(57)【特許請求の範囲】
【請求項１】
導体パターンが形成された熱可塑性樹脂基材を含む複数の熱可塑性樹脂基材を積層し、熱圧着して形成する多層基板の製造方法において、
熱可塑性樹脂基材の主面に実装電極を形成する実装電極形成工程と、
前記実装電極が形成された熱可塑性樹脂基材の主面が最外面となるように前記複数の熱可塑性樹脂基材を積層する積層工程と、
積層した前記複数の熱可塑性樹脂基材に対して、前記最外面の前記実装電極が形成された部分に弾性部材を押し当てて熱圧着する熱圧着工程と、
を備え、
前記積層工程では、
前記熱可塑性樹脂基材の熱圧着時の温度において前記熱可塑性樹脂基材よりも流動性の低い低流動性部材の積層方向における占有率について、積層方向に視て、前記実装電極に重なる領域の占有率が、前記実装電極に重なる領域を囲む領域の占有率より低くなるよう、前記複数の熱可塑性樹脂基材を積層する、
多層基板の製造方法。
【請求項２】
前記低流動性部材は前記導体パターンを含む、
請求項１に記載の多層基板の製造方法。
【請求項３】
前記積層工程では、
積層方向に視て前記実装電極に重なる領域における前記導体パターンの積層数が、前記実装電極に重なる領域を囲む領域より少なくなるよう、前記複数の熱可塑性樹脂基材を積層する、
請求項２に記載の多層基板の製造方法。
【請求項４】
前記熱可塑性樹脂基材に形成された導体パターンは、積層方向を巻回軸とするコイルを構成しており、
前記積層工程では、
積層方向に視て前記コイルの内側領域に前記実装電極が配置されるよう、前記複数の熱可塑性樹脂基材を積層する、
請求項３に記載の多層基板の製造方法。
【請求項５】
前記実装電極形成工程では、異なる熱可塑性樹脂基材それぞれの主面に実装電極を形成し、
前記積層工程では、前記異なる熱可塑性樹脂基材の主面が互いに反対側の最外面となるように前記熱可塑性樹脂基材を積層し、
前記熱圧着工程は、
前記実装電極が形成された両側の前記最外面に弾性部材を押し当てて熱圧着する、
請求項１から４の何れかに記載の多層基板の製造方法。
【請求項６】
導体パターンが形成された熱可塑性樹脂基材を含む複数の熱可塑性樹脂基材を積層し、熱圧着して形成する多層基板において、
複数の熱可塑性樹脂基材が積層された積層体と、
前記積層体の主面に形成された実装電極と、
を備え、
前記積層体は、
前記実装電極が形成された部分に積層方向において内側に凹んだ凹部を有しており、かつ、前記熱可塑性樹脂基材の熱圧着時の温度において前記熱可塑性樹脂基材よりも流動性の低い低流動性部材の積層方向における占有率について、積層方向に視て、前記実装電極に重なる領域が、前記実装電極に重なる領域を囲む領域の占有率より低くなるように前記低流動性部材が配置されている、
多層基板。
【請求項７】
電極が形成された凸部を有する回路基板に対して、前記積層体の前記凹部が前記回路基板の前記凸部に嵌合するように配置され、前記実装電極が半田により前記回路基板の前記電極に接続される、請求項６に記載の多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導体パターンが形成された複数の熱可塑性樹脂基材を積層した多層基板の製造方法、及び多層基板に関する。
【背景技術】
【０００２】
特許文献１には、可撓性材料の絶縁体層が積層された積層体の平坦状の上面及び平坦状の下面に、それぞれ、電子部品を実装するための外部電極及びマザー基板に接続される外部電極を設けた回路基板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１０／１１３５３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の場合、回路基板の上面の外部電極に対して電子部品を正確な位置に配置することは難しく、また、回路基板の下面の外部電極をマザー基板に対して正確な位置に配置することも難しい。このため、回路基板に対して電子部品の実装位置がずれたり、マザー基板に対して回路基板の実装位置がずれたりしてしまうおそれがある。【０００５】
そこで、本発明の目的は、実装位置のずれを抑制できる多層基板の製造方法、及び多層基板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、導体パターンが形成された熱可塑性樹脂基材を含む複数の熱可塑性樹脂基材を積層し、熱圧着して形成する多層基板の製造方法において、熱可塑性樹脂基材の主面に実装電極を形成する実装電極形成工程と、前記実装電極が形成された熱可塑性樹脂基材の主面が最外面となるように前記複数の熱可塑性樹脂基材を積層する積層工程と、積層した前記複数の熱可塑性樹脂基材に対して、前記最外面の前記実装電極が形成された部分に弾性部材を押し当てて熱圧着する熱圧着工程と、を備え、前記積層工程では、前記熱可塑性樹脂基材の熱圧着時の温度において前記熱可塑性樹脂基材よりも流動性の低い低流動性部材の積層方向における占有率について、積層方向に視て、前記実装電極に重なる領域の占有率が、前記実装電極に重なる領域を囲む領域の占有率より低くなるよう、前記複数の熱可塑性樹脂基材を積層することを特徴とする。【０００７】
この構成では、熱圧着時に、低流動性部材の占有率が低い部分は、積層方向において内側に凹むため、多層基板の表面のうち、実装電極が形成された部分に凹部が形成される。この凹部が形成された多層基板を、マザー基板等の回路基板の実装電極に対して実装する際、凹部に回路基板の実装電極が嵌合するように配置することができるため、多層基板は、実装電極に対して精度よく位置合わせができる。【０００８】
また、半田により、多層基板を回路基板に実装する際、半田が、形成された凹部内に溜まるようになり、半田の多層基板からのはみ出し量を少なくできる。これにより、はみ出した半田により他の回路とショートするといった不具合を抑制できる。また、半田の広がりが抑えられるので、セルフアライメントによる効果が高まり、実装位置のずれを抑制できる。【０００９】
前記低流動性部材は前記導体パターンを含むことが好ましい。【００１０】
この構成では、凹部を形成するために別途、低流動性部材を配置する必要がなく、多層基板の低背化が実現できる。【００１１】
前記積層工程では、積層方向に視て前記実装電極に重なる領域における前記導体パターンの積層数が、前記領域を囲む領域より少なくなるよう、前記複数の熱可塑性樹脂基材を積層することが好ましい。【００１２】
この構成では、実装領域と重なる領域の導体パターンの占有率を低くできる。【００１３】
前記熱可塑性樹脂基材に形成された導体パターンは、積層方向を巻回軸とするコイルを構成しており、前記積層工程では、積層方向に視て前記コイルの内側領域に前記実装電極が配置されるよう、前記複数の熱可塑性樹脂基材を積層することが好ましい。【００１４】
この構成では、コイルパターンを低流動性部材として機能させることができるため、別途設ける低流動性部材を無くすことができ、また、減らすことができるようになる。【００１５】
前記実装電極形成工程では、異なる熱可塑性樹脂基材それぞれの主面に実装電極を形成し、前記積層工程では、前記異なる熱可塑性樹脂基材の主面が互いに反対側の最外面となるように前記熱可塑性樹脂基材を積層し、前記熱圧着工程は、前記実装電極が形成された両側の前記最外面に弾性部材を押し当てて熱圧着することが好ましい。【００１６】
この構成では、回路基板に実装する側の主面とは反対側の多層基板の主面に対して、積層方向において内側に凹んだ凹部が形成される。この凹部が形成された多層基板に対し、他の電子部品を実装できる。電子部品の実装する際、電子部品側の実装電極が凹部に嵌合するように配置することができるため、電子部品は、多層基板に対して精度よく位置合わせができる。【００１７】
また、半田により、電子部品を多層基板に実装する際、半田が、形成された凹部内に溜まるようになり、半田の多層基板からのはみ出し量を少なくできる。これにより、はみ出した半田により他の回路とショートするといった不具合を抑制できる。また、半田の広がりが抑えられるので、セルフアライメントによる効果が高まり、実装位置のずれを抑制できる。
【発明の効果】
【００１８】
本発明によれば、多層基板を実装する際、精度よく位置合わせができる。また、多層基板の実装に用いた半田により他の回路とショートするといった不具合を抑制できる。さらに、半田の広がりが抑えることで、セルフアライメントによる効果が高まり、実装位置のずれを抑制できる。
【図面の簡単な説明】
【００１９】
【図１】実施形態１に係る多層基板の分解斜視図
【図２】図１に示すＩＩ−ＩＩ線の断面図
【図３】積層体を熱圧着した状態を示す図
【図４】多層基板を回路基板へ実装した状態を示す断面図
【図５】多層基板を回路基板へ実装した状態を示す断面図
【図６】実施形態２に係る多層基板の分解斜視図
【図７】図６に示すVII−VII線の断面図
【図８】実施形態３に係る多層基板の断面図
【図９】実施形態３に係る多層基板の分解図
【図１０】多層基板３を回路基板へ実装した状態を示す断面図
【図１１】実施形態４に係る多層基板の分解斜視図
【図１２】図１１に示すXII−XII線における多層基板の断面図
【図１３】積層体を熱圧着する際の分解図
【図１４】積層体を熱圧着した状態を示す図
【図１５】多層基板を回路基板へ実装した状態を示す断面図
【発明を実施するための形態】
【００２０】
（実施形態１）
図１は、実施形態１に係る多層基板１の分解斜視図である。図２は、図１に示すＩＩ−ＩＩ線の断面図である。なお、多層基板１は、複数の熱可塑性樹脂が積層された積層体１０が熱圧着されて形成されるが、図１は熱圧着前の多層基板１の分解斜視図であり、図２は熱圧着後の多層基板１の断面図である。
【００２１】
多層基板１は、内部にコイルが形成された積層体１０を備えている。積層体１０は、第１基材層１１、第２基材層１２、第３基材層１３、第４基材層１４及び第５基材層１５が順に積層され、熱圧着されることで形成される。各基材層１１〜１５は長辺及び短辺を有する矩形状であり、積層体１０は略直方体形状を有する。基材層１１〜１５は、絶縁性の熱可塑性樹脂、例えばＬＣＰ樹脂（液晶ポリマ樹脂）を母材として形成されている。
【００２２】
熱可塑性樹脂としては、例えばＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＥＩ（ポリエーテルイミド）、ＰＰＳ（ポニフェニレンスルファイド）、ＰＩ（ポリイミド）等があり、液晶ポリマ樹脂に代えてこれらを用いてもよい。
【００２３】
第１基材層１１の一方主面（図１において上面）には、矩形状の導体パターン１１Ａ，１１Ｂが形成されている。導体パターン１１Ａ，１１Ｂは、本発明に係る「実装電極」の一例であり、また、「低流動性部材」の一例でもある。第１基材層１１は積層体１０の最外層であり、多層基板１は、導体パターン１１Ａ，１１Ｂが形成された第１基材層１１の主面を実装面として、回路基板等に実装される。そして、導体パターン１１Ａ，１１Ｂは、多層基板１の実装電極として用いられる。
【００２４】
また、第１基材層１１には、平面視で導体パターン１１Ａ，１１Ｂと重なる位置に層間接続導体１１Ｃ，１１Ｄが形成されている。この層間接続導体１１Ｃ，１１Ｄは、本発明に係る「低流動性部材」の一例である。
【００２５】
本実施形態では、導体パターン１１Ａ，１１Ｂを囲う領域であって、積層体１０の積層方向において、この領域と重なる領域をＰ１，Ｐ２で表す。
【００２６】
第２基材層１２の一方主面（図１において上面）には、導体パターン１２Ａ，１２Ｂが独立して形成されている。第２基材層１２は、導体パターン１２Ａ，１２Ｂが形成された主面を第１基材層１１側にして、第１基材層１１に積層されている。導体パターン１２Ａ，１２Ｂは帯状であって、領域Ｐ１，Ｐ２に一端を有し、その位置から引き回されて、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。そして、領域Ｐ１，Ｐ２に位置する導体パターン１２Ａ，１２Ｂの一端は、第１基材層１１に形成された層間接続導体１１Ｃ，１１Ｄを介して、導体パターン１１Ａ，１１Ｂと導通している。
【００２７】
導体パターン１２Ａ，１２Ｂは、本発明に係る「低流動性部材」の一例である。導体パターン１２Ａ，１２Ｂは、積層体１０の熱圧着時の温度（例えば、２５０℃〜３５０℃）における基材層１１〜１５よりも流動性が低い部材である。
【００２８】
第３基材層１３の一方主面（図１において上面）には、導体パターン１３Ａ，１３Ｂが独立して形成されている。導体パターン１３Ａ，１３Ｂは、本発明に係る「低流動性部材」の一例である。第３基材層１３は、導体パターン１３Ａ，１３Ｂが形成された主面を第２基材層１２側にして、第２基材層１２に積層されている。導体パターン１３Ａ，１３Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。この導体パターン１３Ａ，１３Ｂには、領域Ｐ１，Ｐ２と重なる部分がない。導体パターン１３Ａ，１３Ｂの一端は、第２基材層１２に形成された層間接続導体（不図示）を介して、導体パターン１２Ａ，１２Ｂの一端に接続している。
【００２９】
第４基材層１４の一方主面（図１において上面）には、導体パターン１４Ａ，１４Ｂが独立して形成されている。導体パターン１４Ａ，１４Ｂは、本発明に係る「低流動性部材」の一例である。第４基材層１４は、導体パターン１４Ａ，１４Ｂが形成された主面を第３基材層１３側にして、第３基材層１３に積層されている。導体パターン１４Ａ，１４Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。この導体パターン１４Ａ，１４Ｂには、領域Ｐ１，Ｐ２と重なる部分がない。導体パターン１４Ａ，１４Ｂの一端は、第３基材層１３に形成された層間接続導体（不図示）を介して、導体パターン１３Ａ，１３Ｂの一端に接続している。
【００３０】
第５基材層１５の一方主面（図１において上面）には、導体パターン１５Ａが形成されている。導体パターン１５Ａは、本発明に係る「低流動性部材」の一例である。第５基材層１５は、導体パターン１５Ａが形成された主面を第４基材層１４側にして、第４基材層１４に積層されている。導体パターン１５Ａは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。この導体パターン１５Ａには、領域Ｐ１，Ｐ２と重なる部分がない。導体パターン１５Ａの一端及び他端は、第４基材層１４に形成された層間接続導体（不図示）を介して、導体パターン１４Ａ，１４Ｂの一端に接続している。
【００３１】
なお、図示しない、各層に形成された層間接続導体は、本発明に係る「低流動性部材」の一例である。
【００３２】
この積層体１０に形成された各導体パターンは、導体パターン１１Ａ，１１Ｂを入出力端として、巻回軸を積層方向とする一つのコイルを形成している。詳しくは、導体パターン１２Ａ，１３Ａ，１４Ａは同方向に巻回し、巻回軸を積層方向とする一のコイルを形成し、導体パターン１２Ｂ，１３Ｂ，１４Ｂは同方向に巻回し、巻回軸を積層方向とする一のコイルを形成している。そして、これら二つのコイルは、導体パターン１５Ａにより接続され、一つのコイルが形成されている。
【００３３】
また、基材層１２〜１５に形成される各導体パターンは、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。より詳しくは、第２基材層１２に形成された導体パターン１２Ａ，１２Ｂの一部がこの領域Ｐ１，Ｐ２に位置し、他の導体パターンは、領域Ｐ１，Ｐ２を囲む領域に位置している。したがって、領域Ｐ１，Ｐ２における導体パターンの積層数は、領域Ｐ１，Ｐ２を囲む領域における導体パターンの積層数より少ない。換言すれば、領域Ｐ１，Ｐ２における導体パターンの占有率は、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率より低い。
【００３４】
多層基板１は、各基材層１１〜１５に各導体パターンを形成した後、各基材層１１〜１５を積層し、積層方向に各基材層１１〜１５を熱圧着することで形成される。図３は、積層体１０を熱圧着した状態を示す図である。熱圧着する場合、第５基材層１５側から金属剛体１００を押し当て、第１基材層１１側から弾性体１０１を押し当てる。弾性体１０１は、例えば、シリコン樹脂又はシリコンゴム等である。
【００３５】
前記のように、第１基材層１１の導体パターン１１Ａ，１１Ｂと積層方向において重なる領域Ｐ１，Ｐ２における導体パターンの占有率は、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率より低い。したがって、領域Ｐ１，Ｐ２の積層方向における流動性は高く、他の領域の積層方向における流動性は低い。この流動性が異なる積層体１０に対して弾性体１０１で第１基材層１１側から積層方向に押圧すると、流動性が低い領域Ｐ１，Ｐ２を囲む領域は、弾性体１０１が変形するが、流動性が高い領域Ｐ１，Ｐ２では、その領域Ｐ１，Ｐ２が積層方向に変形する。
【００３６】
具体的には、領域Ｐ１，Ｐ２以外の流動性が低い領域は、弾性体１０１で押圧されても凹みにくい。これに対し、流動性が高い領域Ｐ１，Ｐ２は、弾性体１０１で押圧されると、押圧部分が積層方向に沿って内側に凹む。このため、領域Ｐ１，Ｐ２に形成されている導体パターン１１Ａ，１１Ｂは積層方向に沿って内側に押し込まれ、導体パターン１１Ａ，１１Ｂは、積層体１０の表面よりも内側に位置するようになる。そして、導体パターン１１Ａ，１１Ｂの周囲には、積層体１０の表面より内側に凹んだ凹部１０Ａ，１０Ｂが形成される。すなわち、導体パターン１１Ａ，１１Ｂは、積層体１０の表面に形成された凹部１０Ａ，１０Ｂの底部に位置する。
【００３７】
なお、熱圧着時に、導体パターン１１Ａ，１１Ｂが積層方向に沿って内側に押し込まれることで、積層方向において重合する位置にある層間接続導体１１Ｃ，１１Ｄ及び導体パターン１２Ａ，１２Ｂの一部も同様に内側に押し込まれるため、導体パターン１２Ａ，１２Ｂの一部は、図２及び図３に示すように、他の部分よりも水平方向（積層方向に直交する方向）に対し傾斜する。
【００３８】
また、弾性体１０１は、シリコン樹脂又はシリコンゴム等であるが、熱圧着時の基材層１１〜１５を押圧する際、前記のように流動性の高低に応じて、変形する弾性率を有する部材が好ましい。
【００３９】
図４及び図５は、多層基板１を回路基板２００へ実装した状態を示す断面図である。回路基板２００は、例えばマザー基板等である。多層基板１の実装電極である導体パターン１１Ａ，１１Ｂが、積層体１０の表面に形成された凹部１０Ａ，１０Ｂの底部に位置することで、多層基板１を回路基板２００の実装電極２００Ａ，２００Ｂに対して実装する際、凹部１０Ａ，１０Ｂに実装電極２００Ａ，２００Ｂが嵌合するよう配置することができるため、多層基板１は、実装電極２００Ａ，２００Ｂに対して精度よく位置合わせができる。
【００４０】
また、導体パターン１１Ａ，１１Ｂを実装電極２００Ａ，２００Ｂに実装する半田２０１Ａ，２０１Ｂが凹部１０Ａ，１０Ｂ内に溜まるようになり、半田２０１Ａ，２０１Ｂの多層基板１からのはみ出し量を少なくできる。これにより、はみ出した半田により他の回路とショートするといった不具合を抑制できる。また、半田２０１Ａ，２０１Ｂの広がりが抑えられるので、セルフアライメントによる効果が高まり、多層基板１の実装位置のずれを抑制できる。
【００４１】
さらに、図５に示すように、実装電極２００Ａ，２００Ｂが形成される回路基板２００の一部に凸部２１０，２１１を形成し、その凸部２１０，２１１が積層体１０の凹部１０Ａ，１０Ｂと嵌合するように配置することができるため、多層基板１は、実装電極２００Ａ，２００Ｂに対してさらに精度よく位置合わせができる。
【００４２】
以下に、多層基板１の製造方法について説明する。
【００４３】
熱可塑性の樹脂シートの一方主面に銅箔を貼り付ける、又は片面銅貼シートを用意する。そして、形成する導体パターンに応じて、銅箔上にレジスト膜のパターニングを行う。エッチングを行って導体パターンを形成し、レジスト膜を除去する。樹脂シートの他方の面（銅箔を貼り付けていない面）から、各箇所（上記のエッチングで銅箔を除去した箇所）にレーザ光を照射して穴開けを行い、この穴（ビアホール）に導電性ペーストを充填する。これらの工程は、本発明に係る「実装電極形成工程」に相当する。
【００４４】
導体パターンの形成時、実装電極となる第１基材層１１に形成した導体パターン１１Ａ，１１Ｂと積層方向において重合する領域Ｐ１，Ｐ２には、導体パターンが少なくなるよう、各導体パターンを各基材層１２〜１５に形成する。具体的には、領域Ｐ１，Ｐ２における導体パターンの占有率が、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率より低くなるよう、各基材層１２〜１５に導体パターンを形成する。これにより、積層方向において、領域Ｐ１，Ｐ２の流動性は、領域Ｐ１，Ｐ２を囲む領域の流動性よりも高くなる。
【００４５】
各基材層１２〜１５に形成する導体パターンは、熱圧着時の温度における基材層１１〜１５よりも流動性が低い低流動性部材である。
【００４６】
次に、導体パターン１１Ａ，１１Ｂが形成された第１基材層１１の一方主面が最外面となるよう、基材層１１〜１５を順に重ねる（積層工程）。このとき、基材層に形成した層間接続導体と、導体パターンとの位置関係を考慮して、位置合わせを行う。このように、各基材層１１〜１５を積層して積層体１０を形成する。そして、その積層体１０を、第５基材層１５側から金属剛体１００を押し当て、第１基材層１１側から弾性体１０１を押し当てて熱圧着する（熱圧着工程）。これにより、流動性が高い領域Ｐ１，Ｐ２が積層方向の内側に押し込まれ、積層体１０の表面に凹部１０Ａ，１０Ｂが形成されると共に、導体パターン１１Ａ，１１Ｂが積層体１０の表面よりも内側に位置するようになる。また、本実施形態では、ビアホールに導電性ペーストが充填されているので、メッキ等で形成したスルーホールと比較して熱圧着時に変形しやすく、積層体１０を凹ませやすい。
【００４７】
樹脂シートは、上述したように熱可塑性であるので、接着剤を使用しなくてもよい。また、この加熱及び加圧処理の際に、層間接続導体とそれに対応する導体とが接合される。このように、簡単な工程で、これにより、図２に示す多層基板１を製造できる。
【００４８】
以上説明したように、多層基板１が凹部１０Ａ，１０Ｂを有し、その凹部１０Ａ，１０Ｂの底部に、実装電極である導体パターン１１Ａ，１１Ｂが形成されることで、多層基板１は、実装電極２００Ａ，２００Ｂに対して精度よく位置合わせができる。また、半田２０１Ａ，２０１Ｂが凹部１０Ａ，１０Ｂ内に溜まるようになるため、半田２０１Ａ，２０１Ｂの多層基板１からのはみ出し量を少なくできる。これにより、はみ出した半田２０１Ａ，２０１Ｂにより他の回路とショートするといった不具合を抑制できる。また、半田２０１Ａ，２０１Ｂの広がりが抑えられるので、セルフアライメントによる効果が高まり、実装位置のずれを抑制できる。
【００４９】
また、この凹部１０Ａ，１０Ｂは、領域Ｐ１，Ｐ２における導体パターンの占有率を低くして、弾性体１０１で圧着すれば形成されるため、製造が容易である。そして、凹部１０Ａ，１０Ｂを形成するために、積層体１０に他の専用部材を設ける必要がないため、多層基板１の低背化が実現できる。さらに、多層基板１はコイルを内在したインダクタ素子であるため、実装位置のずれを抑制できるインダクタ素子を実現できる。
【００５０】
なお、本実施形態では、領域Ｐ１，Ｐ２には、導体パターン１２Ａ，１２Ｂの一部のみが位置するようにしているが、他の導体パターン１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１５Ａが領域Ｐ１，Ｐ２に位置するようにしてもよい。この場合、領域Ｐ１，Ｐ２における導体パターンの占有率が、他の領域における導体パターンの占有率よりも低ければよい。また、領域Ｐ１，Ｐ２に導体パターン１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１５Ａを位置させることで、凹部１０Ａ，１０Ｂの形成時に、凹部１０Ａ，１０Ｂの大きさ（押し込まれ量）を調整できる。
【００５１】
例えば、領域Ｐ１，Ｐ２における導体パターンの占有率を高くすれば、弾性体１０１による領域Ｐ１，Ｐ２の押込み量が小さくなり、凹部１０Ａ，１０Ｂを小さく形成できる。領域Ｐ１，Ｐ２における導体パターンの占有率を低くすれば、弾性体１０１による領域Ｐ１，Ｐ２の押込み量が大きくなり、凹部１０Ａ，１０Ｂを大きく形成できる。
【００５２】
（実施形態２）
図６は、実施形態２に係る多層基板２の分解斜視図である。図７は、図６に示すVII−VII線の断面図である。
【００５３】
実施形態１では、コイルを形成する導体パターンを利用して、積層体１０に凹部１０Ａ，１０Ｂを形成しているのに対し、本実施形態では、ダミーパターン２３Ａ，２３Ｂ，２４Ａ，２４Ｂを用いて、積層体２０に凹部２０Ａ，２０Ｂを形成する。ダミーパターン２３Ａ，２３Ｂ，２４Ａ，２４Ｂは、回路の配線とは関係なく、電気的に独立したパターンであって、熱可塑性樹脂の圧着時の温度において、その熱可塑性樹脂よりも流動性が低い部材であればよい。ダミーパターン２３Ａ，２３Ｂ，２４Ａ，２４Ｂは、導体であってもよいし、セラミックなどの非導体であってもよい。
【００５４】
多層基板２は積層体２０を備えている。積層体２０は、第１基材層２１、第２基材層２２、第３基材層２３、第４基材層２４及び第５基材層２５が順に積層され、熱圧着されることで形成される。各基材層１１〜１５は長辺及び短辺を有する矩形状であり、積層体１０は略直方体形状を有する。基材層１１〜１５は、絶縁性の熱可塑性樹脂、例えばＬＣＰ樹脂（液晶ポリマ樹脂）を母材として形成されている。
【００５５】
第１基材層２１の一方主面（図６において上面）には、矩形状の導体パターン２１Ａ，２１Ｂが形成されている。導体パターン２１Ａ，２１Ｂは、本発明に係る「実装電極」の一例であり、また、「低流動性部材」の一例でもある。第１基材層２１は積層体２０の最外層であり、多層基板２は、導体パターン２１Ａ，２１Ｂが形成された第１基材層２１の主面を実装面として、回路基板等に実装される。そして、導体パターン２１Ａ，２１Ｂは、多層基板１の実装電極として用いられる。
【００５６】
また、第１基材層２１には、平面視で導体パターン２１Ａ，２１Ｂと重なる位置に層間接続導体２１Ｃ，２１Ｄが形成されている。層間接続導体２１Ｃ，２１Ｄは、本発明に係る「低流動性部材」の一例である。
【００５７】
本実施形態においても、実施形態１と同様に、導体パターン２１Ａ，２１Ｂを囲う領域であって、積層体２０の積層方向において、この領域と重なる領域をＰ１，Ｐ２で表す。
【００５８】
第２基材層２２の一方主面（図６において上面）には、導体パターン２２Ａ，２２Ｂが独立して形成されている。第２基材層２２は、導体パターン２２Ａ，２２Ｂが形成された主面を第１基材層２１側にして、第１基材層２１に積層されている。導体パターン２２Ａ，２２Ｂは帯状であって、領域Ｐ１，Ｐ２に一端を有し、その位置から領域Ｐ１，Ｐ２の外側に引き出されている。そして、領域Ｐ１，Ｐ２に位置する導体パターン２２Ａ，２２Ｂの一端は、第１基材層２１に形成された層間接続導体２１Ｃ，２１Ｄを介して、導体パターン２１Ａ，２１Ｂと導通している。
【００５９】
第３基材層２３には、ダミーパターン２３Ａ，２３Ｂが独立して形成されている。ダミーパターン２３Ａ，２３Ｂは、本発明に係る「低流動性部材」の一例である。第３基材層２３は、ダミーパターン２３Ａ，２３Ｂが形成された主面を第２基材層２２側にして、第２基材層２２に積層されている。ダミーパターン２３Ａ，２３Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。ダミーパターン２３Ａ，２３Ｂは、他の基材層２１，２２，２４，２５に形成される導体パターンとは独立している。
【００６０】
第４基材層２４には、ダミーパターン２４Ａ，２４Ｂが独立して形成されている。ダミーパターン２４Ａ，２４Ｂは、本発明に係る「低流動性部材」の一例である。第４基材層２４は、ダミーパターン２４Ａ，２４Ｂが形成された主面を第３基材層２３側にして、第３基材層２３に積層されている。ダミーパターン２４Ａ，２４Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。ダミーパターン２４Ａ，２４Ｂは、他の基材層２１〜２３，２５に形成される導体パターンとは独立している。
【００６１】
第５基材層２５の一方主面（図６の上面）には、領域Ｐ１，Ｐ２の外側に導体パターン２５Ａ，２５Ｂが形成されている。導体パターン２５Ａ，２５Ｂは、本発明に係る「低流動性部材」の一例である。第５基材層２５は、導体パターン２５Ａ，２５Ｂが形成された主面を第４基材層２４側にして、第４基材層２４に積層されている。導体パターン２５Ａ，２５Ｂは、第３基材層２３及び第４基材層２４の不図示の層間接続導体を介して、第２基材層２２の導体パターン２２Ａ，２２Ｂと導通している。
【００６２】
第５基材層２５は、表面に導体パターンが形成された熱可塑性樹脂が複数積層され、内部にコイルが形成されている。第５基材層２５の一方主面に形成された導体パターン２５Ａ，２５Ｂは、内在するコイルの端部に接続している。すなわち、多層基板２の第５基材層２５に内在するコイルは、導体パターン２１Ａ，２１Ｂを入出力端とし、導体パターン２２Ａ，２２Ｂ，２５Ａ，２５Ｂを介して、その導体パターン２１Ａ，２１Ｂに導通している。
【００６３】
なお、第５基材層２５において、領域Ｐ１，Ｐ２に重なる領域では、導体パターンの占有率が低くなるよう、コイルが形成されていることが好ましい。
【００６４】
本実施形態においても、実施形態１と同様、領域Ｐ１，Ｐ２における導体パターンの占有率は、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率より低い。そして、各基材層２１〜２５を積層し、第５基材層２５側から金属剛体を押し当て、第１基材層２１側から弾性体を押し当てて、熱圧着することで、表面に凹部２０Ａ，２０Ｂが形成された多層基板２が製造される。凹部２０Ａ，２０Ｂを形成し、実装電極である導体パターン２１Ａ，２１Ｂを表面より内側に位置させることで、多層基板２を、回路基板の実装電極に対して精度よく位置合わせができる。また、半田が凹部２０Ａ，２０Ｂ内に溜まるようになるため、半田の多層基板２からのはみ出し量を少なくできる。これにより、はみ出した半田により他の回路とショートするといった不具合を抑制できる。また、半田の広がりが抑えられるので、セルフアライメントによる効果が高まり、実装位置のずれを抑制できる。
【００６５】
また、本実施形態では、ダミーパターン２３Ａ，２３Ｂ，２４Ａ，２４Ｂを形成することで、形成しない場合と比べて、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率を高くすることができる。このため、弾性体で第１基材層２１側から押圧したときに、領域Ｐ１，Ｐ２に凹部２０Ａ，２０Ｂを形成し易くなる。
【００６６】
（実施形態３）
図８は、実施形態３に係る多層基板３の断面図である。図９は、実施形態３に係る多層基板３の分解図である。実施形態１，２では、積層体の一方主面にのみ凹部を形成しているのに対し、本実施形態では、積層体３０の両方の主面に凹部を形成している。また、本実施形態に係る多層基板３では、積層体３０に２つのコイルが独立して形成されている。
【００６７】
多層基板３は、第１基材層３１、第２基材層３２、第３基材層３３、第４基材層３４及び第５基材層３５が積層された積層体３０が熱圧着されて形成される。
【００６８】
第１基材層３１の一方主面（図９の上面）には、矩形状の導体パターン３１Ａ，３１Ｂが形成されている。導体パターン３１Ａ，３１Ｂは、本発明に係る「実装電極」の一例であり、「低流動性部材」の一例でもある。第１基材層３１は積層体３０の最外層である。
【００６９】
本実施形態では、実施形態１，２と同様に、導体パターン３１Ａ，３１Ｂを囲う領域であって、積層体３０の積層方向において、この領域と重なる領域をＰ１，Ｐ２で表す。
【００７０】
第２基材層３２の一方主面（図９において上面）には、導体パターン３２Ａ，３２Ｂが独立して形成されている。第２基材層３２は、導体パターン３２Ａ，３２Ｂが形成された主面を第１基材層３１側にして、第１基材層３１に積層されている。導体パターン３２Ａ，３２Ｂは、図示は省略するが、実施形態１と同様に、帯状であって、領域Ｐ１，Ｐ２に一端を有し、その位置から引き回されて、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。そして、領域Ｐ１，Ｐ２に位置する導体パターン３２Ａ，３２Ｂの一端は、第１基材層３１に形成された層間接続導体（不図示）を介して、導体パターン３１Ａ，３１Ｂと導通している。
【００７１】
導体パターン３２Ａ，３２Ｂは、本発明に係る「低流動性部材」の一例である。導体パターン３２Ａ，３２Ｂは、積層体１０の熱圧着時の温度における基材層３１〜３５よりも流動性が低い部材である。
【００７２】
第３基材層３３の一方主面（図９において下面）には、導体パターン３３Ａ，３３Ｂが独立して形成されている。導体パターン３３Ａ，３３Ｂは、本発明に係る「低流動性部材」の一例である。第３基材層３３は、導体パターン３３Ａ，３３Ｂが形成された主面とは反対側の主面（図９において上面）を第２基材層３２側にして、第２基材層３２に積層されている。導体パターン３３Ａ，３３Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。導体パターン３３Ａ，３３Ｂの一端は、第２基材層３２及び第３基材層３３に形成された層間接続導体（不図示）を介して、導体パターン３２Ａ，３２Ｂの一端に接続している。
【００７３】
第４基材層３４の一方主面（図９において下面）には、導体パターン３４Ａ，３４Ｂが独立して形成されている。導体パターン３４Ａ，３４Ｂは、本発明に係る「低流動性部材」の一例である。第４基材層３４は、導体パターン３４Ａ，３４Ｂが形成された主面とは反対側の主面（図９において上面）を第３基材層３３側にして、第３基材層３３に積層されている。導体パターン３４Ａ，３４Ｂは帯状であって、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。導体パターン３４Ａ，３４Ｂの一端は、第４基材層３４に形成された層間接続導体（不図示）を介して、導体パターン３３Ａ，３３Ｂの一端に接続している。
【００７４】
第５基材層３５の一方主面（図９において下面）には、導体パターン３５Ａ，３５Ｂが形成されている。導体パターン３５Ａ，３５Ｂは、積層方向において、導体パターン３１Ａ，３１Ｂと略重なる位置に形成されている。第５基材層３５は積層体３０の最外層である。第５基材層３５は、導体パターン３５Ａ，３５Ｂが形成された主面とは反対側の主面（図９において上面）を第４基材層３４側にして、第４基材層３４に積層されている。導体パターン３５Ａ，３５Ｂは、第５基材層３５に形成される層間接続導体等を介して、導体パターン３４Ａ，３４Ｂの一端に接続している。
【００７５】
この積層体３０の各基材層３１〜３５に形成された導体パターン３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａは、導体パターン３１Ａ，３５Ａを入出力端として、一つのコイルを形成している。また、各基材層３１〜３５に形成された導体パターン３１Ｂ，３２Ｂ，３３Ｂ，３４Ｂ，３５Ｂは、導体パターン３１Ｂ，３５Ｂを入出力端として、一つのコイルを形成している。すなわち、積層体３０には、積層方向を巻回軸とした、独立した二つのコイルが形成されている。
【００７６】
また、本実施形態は、実施形態１，２と同様に、領域Ｐ１，Ｐ２における導体パターンの占有率は、領域Ｐ１，Ｐ２を囲む領域における導体パターンの占有率より低い。そして、各基材層３１〜３５を積層し、第１基材層３１及び第５基材層３５の両方から弾性体１０１Ａ，１０１Ｂを押し当てて、熱圧着することで、表面に凹部３０Ａ，３０Ｂ，３０Ｃ，３０Ｄが形成された多層基板３が製造される。
【００７７】
図１０は、多層基板３を回路基板２００へ実装した状態を示す断面図である。
【００７８】
多層基板３は、導体パターン３１Ａ，３１Ｂが形成された側の積層体３０の主面に対し、他の電子部品３００が実装される。このとき、導体パターン３１Ａ，３１Ｂは、電子部品３００の電極３００Ａ，３００Ｂが半田２０１Ｃ，２０１Ｄにより実装される。また、多層基板３は、導体パターン３５Ａ，３５Ｂが形成された側の層体３０の主面を実装面として、回路基板２００に実装される。このとき、導体パターン３５Ａ，３５Ｂは、回路基板２００の実装電極２００Ａ，２００Ｂに半田２０１Ａ，２０１Ｂにより実装される。
【００７９】
凹部３０Ａ，３０Ｂを形成し、実装電極である導体パターン３５Ａ，３５Ｂを積層体３０の表面より内側に位置させることで、多層基板３を、回路基板２００の実装電極２００Ａ，２００Ｂに対して精度よく位置合わせができる。また、半田２０１Ａ，２０１Ｂが凹部３０Ａ，３０Ｂ内に溜まるようになるため、半田２０１Ａ，２０１Ｂの多層基板３からのはみ出し量を少なくでき、はみ出した半田２０１Ａ，２０１Ｂにより他の回路とショートするといった不具合を抑制できる。
【００８０】
同様に、凹部３０Ｃ，３０Ｄを形成し、実装電極である導体パターン３１Ａ，３１Ｂを積層体３０の表面より内側に位置させることで、多層基板３に対し、電子部品３００を精度よく位置合わせができる。また、半田２０１Ｃ，２０１Ｄが凹部３０Ｃ，３０Ｄ内に溜まるようになるため、半田２０１Ｃ，２０１Ｄの多層基板３からのはみ出し量を少なくでき、はみ出した半田２０１Ｃ，２０１Ｄにより、他の回路とショートするといった不具合を抑制できる。
【００８１】
（実施形態４）
図１１は、実施形態４に係る多層基板４の分解斜視図である。図１２は、図１１に示すXII−XII線における多層基板４の断面図である。本実施形態では、実施形態３と同様に、多層基板４の積層体４０の一方主面に実装電極となる導体パターン４１Ａ，４１Ｂが形成され、他方主面に導体パターン４５Ａ，４５Ｂが形成されている。さらに、導体パターン４１Ａ，４５Ａ、及び、導体パターン４１Ｂ，４５Ｂはそれぞれ、積層方向に異なる位置に形成されている。
【００８２】
積層体４０は、第１基材層４１、第２基材層４２、第３基材層４３、第４基材層４４及び第５基材層４５が積層され、熱圧着されることで形成される。
【００８３】
第１基材層４１の一方主面（図１１において上面）には、矩形状の導体パターン４１Ａ，４１Ｂが形成されている。また、第５基材層４５の一方主面（図１１において下面）には、積層方向において、導体パターン４１Ａ，４１Ｂとは異なる矩形状の導体パターン４５Ａ，４５Ｂが形成されている。第１基材層４１及び第５基材層４５は積層体４０の最外層である。導体パターン４１Ａ，４１Ｂ及び導体パターン４５Ａ，４５Ｂは、本発明に係る「実装電極」の一例であり、「低流動性部材」の一例でもある。
【００８４】
本実施形態では、導体パターン４１Ａ，４１Ｂを囲う領域であって、積層体４０の積層方向において、この領域と重なる領域をＰ１，Ｐ２で表す。また、導体パターン４５Ａ，４５Ｂを囲う領域であって、積層体４０の積層方向において、この領域と重なる領域をＰ３，Ｐ４で表す。
【００８５】
第２基材層４２の一方主面（図１１において上面）には、導体パターン４２Ａ，４２Ｂが独立して形成されている。導体パターン４２Ａ，４２Ｂは、本発明に係る「低流動性部材」の一例である。第２基材層４２は、導体パターン４２Ａ，４２Ｂが形成された主面を第１基材層４１側にして、第１基材層４１に積層されている。
【００８６】
導体パターン４２Ａは帯状であって、領域Ｐ１を内側に囲うように巻回されている部分と、領域Ｐ３を内側に囲うように巻回されている部分とを有し、これら二つの部分は導通している。領域Ｐ１を内側に囲うように巻回されている部分は、一部が領域Ｐ１に位置し、その一部が第１基材層４１に形成された層間接続導体４１Ｃを介して、導体パターン４１Ａと導通している。
【００８７】
導体パターン４２Ｂは帯状であって、領域Ｐ２を内側に囲うように巻回されている部分と、領域Ｐ４を内側に囲うように巻回されている部分とを有し、これら二つの部分は導通している。領域Ｐ２を内側に囲うように巻回されている部分は、一部が領域Ｐ２に位置し、その一部が第１基材層４１に形成された層間接続導体４１Ｄを介して、導体パターン４１Ｂと導通している。
【００８８】
層間接続導体４１Ｃ，４１Ｄは、本発明に係る「低流動性部材」の一例である。
【００８９】
第３基材層４３の一方主面（図１１において上面）には、導体パターン４３Ａ，４３Ｂ，４３Ｃ，４３Ｄが独立して形成されている。導体パターン４３Ａ，４３Ｂ，４３Ｃ，４３Ｄは、本発明に係る「低流動性部材」の一例である。第３基材層４３は、各導体パターン４３Ａ，４３Ｂ，４３Ｃ，４３Ｄが形成された主面を第２基材層４２側にして、第２基材層４２に積層されている。
【００９０】
導体パターン４３Ａは帯状であって、領域Ｐ３を内側に囲うように巻回されている。導体パターン４３Ａは、第２基材層４２に形成された層間接続導体（不図示）を介して、導体パターン４２Ａと導通している。導体パターン４３Ｂは帯状であって、領域Ｐ１を内側に囲うように巻回されている。導体パターン４３Ｂは、第２基材層４２に形成された層間接続導体（不図示）を介して、導体パターン４２Ａと導通している。
【００９１】
導体パターン４３Ｃは帯状であって、領域Ｐ２を内側に囲うように巻回されている。導体パターン４３Ｃは、第２基材層４２に形成された層間接続導体（不図示）を介して、導体パターン４２Ｂと導通している。導体パターン４３Ｄは帯状であって、領域Ｐ４を内側に囲うように巻回されている。導体パターン４３Ｄは、第２基材層４２に形成された層間接続導体（不図示）を介して、導体パターン４２Ｂと導通している。
【００９２】
第４基材層４４の一方主面（図１１において上面）には、導体パターン４４Ａ，４４Ｂ，４４Ｃが独立して形成されている。導体パターン４４Ａ，４４Ｂ，４４Ｃは、本発明に係る「低流動性部材」の一例である。第４基材層４４は、導体パターン４４Ａ，４４Ｂ，４４Ｃが形成された主面を第３基材層４３側にして、第３基材層４３に積層されている。
【００９３】
導体パターン４４Ａは帯状であって、領域Ｐ３を内側に囲うように巻回されている。導体パターン４４Ａは、第３基材層４３に形成された層間接続導体（不図示）を介して、導体パターン４３Ａと導通している。導体パターン４４Ｂは帯状であって、領域Ｐ１を内側に囲うように巻回されている部分と、領域Ｐ２を内側に囲うように巻回されている部分とを有し、これら二つの部分は導通している。領域Ｐ１を内側に囲うように巻回されている部分は、第１基材層４３に形成された層間接続導体（不図示）を介して、導体パターン４３Ｂと導通している。領域Ｐ２を内側に囲うように巻回されている部分は、第１基材層４３に形成された層間接続導体（不図示）を介して、導体パターン４３Ｃと導通している。導体パターン４４Ｃは帯状であって、領域Ｐ４を内側に囲うように巻回されている。導体パターン４４Ｃは、第３基材層４３に形成された層間接続導体（不図示）を介して、導体パターン４３Ｄと導通している。
【００９４】
第５基材層４５の他方主面（図１１の上面）には、熱硬化性樹脂のダミーパターン４５１，４５２，４５３，４５４が形成されている。ダミーパターン４５１，４５２，４５３，４５４は加熱により硬化するので、熱圧着時には基材層４１〜４５よりも流動性が低い。ダミーパターン４５１，４５２，４５３，４５４は、本発明に係る「低流動性部材」の一例である。第５基材層４５は、ダミーパターン４５１，４５２，４５３，４５４が形成された主面を第４基材層４４側にして、第４基材層４４に積層されている。
【００９５】
ダミーパターン４５１，４５２は、領域Ｐ３，Ｐ４を内側に囲うように巻回されている。第５基材層４５の一方主面に形成された導体パターン４５Ａ，４５Ｂは、第４基材層４４に形成された層間接続導体４４Ｄ，４４Ｅ、及び、第５基材層４５に形成された層間接続導体４５Ｃ，４５Ｄを介して、導体パターン４４Ａ，４４Ｃに接続されている。
【００９６】
また、ダミーパターン４５３，４５４は、領域Ｐ１，Ｐ２を内側に囲うように巻回されている。
【００９７】
この積層体４０に形成された各導体パターンは、導体パターン４１Ａ，４１Ｂ，４５Ａ，４５Ｂを入出力端として、三つのコイルを形成している。詳しくは、導体パターン４１Ａ，４５Ａを入出力端として、導体パター４３Ａ，４４Ａ、及び、導体パターン４２Ａであって、領域Ｐ３を内側に囲うように巻回されている部分が同方向に巻回し、積層方向を巻回軸とする第１のコイルを形成している。
【００９８】
また、導体パターン４１Ａ，４１Ｂを入出力端として、導体パターン４２Ａであって、領域Ｐ１を内側に囲うように巻回されている部分と、導体パターン４２Ｂと、導体パターン４４Ｂであって、領域Ｐ１を内側に囲うように巻回されている部分とが同方向に巻回して形成されるコイル、及び、導体パターン４４Ｂであって、領域Ｐ２を内側に囲うように巻回されている部分と、導体パターン４２Ｃと、導体パターン４２Ｂであって、領域Ｐ２を内側に囲うように巻回されている部分とが同方向に巻回して形成されるコイルが形成される。これら二つのコイルは積層方向を巻回軸とし、導体パターン４４Ｂにおいて二つのコイルが接続されて、第２のコイルが形成されている。
【００９９】
さらに、導体パターン４１Ｂ，４５Ｂを入出力端として、導体パター４４Ｃ，４３Ｄ、及び、導体パターン４２Ｂであって、領域Ｐ４を内側に囲うように巻回されている部分が同方向に巻回し、積層方向を巻回軸とする第３のコイルを形成している。
【０１００】
前記のように、各基材層４１〜４５に対し導体パターンを形成することで、本実施形態においても、実施形態１と同様、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４における導体パターンの占有率は、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４を囲む領域における導体パターンの占有率より低い。ここで、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４を囲む領域に形成されたダミーパターン４５１，４５２，４５３，４５４は熱硬化性樹脂であり、熱圧着時の温度における基材層３１〜３５よりも流動性が低い部材である。このため、ダミーパターン４５１，４５２，４５３，４５４は、熱圧着時、他の導体パターンと同様に作用する。そして、実施形態３と同様に、各基材層４１〜４５を積層し、第１基材層４１及び第５基材層４５の両方から弾性体を押し当てて、熱圧着することで、表面に凹部４０Ａ，４０Ｂ，４０Ｃ，４０Ｄが形成された多層基板４が製造される。
【０１０１】
図１３は、積層体４０を熱圧着する際の分解図である。図１４は、積層体４０を熱圧着した状態を示す図である。
【０１０２】
多層基板４は、各基材層４１〜４５に各導体パターンを形成した後、各基材層４１〜４５を積層し、積層方向に各基材層４１〜４５を熱圧着することで形成される。熱圧着する場合、凹部４０Ｃ，４０Ｄが形成される領域Ｐ１，Ｐ２では、第１基材層４１側から弾性体１０１Ｃを押し当て、第５基材層４５側から金属剛体１００Ｂを押し当てる。また、凹部４０Ａ，４０Ｂが形成される領域Ｐ３，Ｐ４では、第５基材層４５側から弾性体１０１Ｄ，１０１Ｅを押し当て、第１基材層４１側から金属剛体１００Ａを押し当てる。
【０１０３】
これにより、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４における導体パターンの占有率は、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４を囲む領域における導体パターンの占有率より低い。したがって、領域Ｐ１，Ｐ２を第１基材層４１側から弾性体１０１Ｃで押圧すると、その押圧部分が積層方向に沿って内側に凹む。このため、領域Ｐ１，Ｐ２に形成されている導体パターン４１Ａ，４１Ｂは積層方向に沿って内側に押し込まれ、導体パターン４１Ａ，４１Ｂは、積層体４０の表面よりも内側に位置するようになる。そして、導体パターン４１Ａ，４１Ｂの周囲には、積層体４０の表面より内側に凹んだ凹部４０Ｃ，４０Ｄが形成される。
【０１０４】
また、領域Ｐ３，Ｐ４を第５基材層４５側から弾性体１０１Ｄ，１０１Ｅで押圧すると、その押圧部分が積層方向に沿って内側に凹む。このため、領域Ｐ３，Ｐ４に形成されている導体パターン４５Ａ，４５Ｂは積層方向に沿って内側に押し込まれ、導体パターン４５Ａ，４５Ｂは、積層体４０の表面よりも内側に位置するようになる。そして、導体パターン４５Ａ，４５Ｂの周囲には、積層体４０の表面より内側に凹んだ凹部４０Ａ，４０Ｂが形成される。
【０１０５】
図１５は、多層基板４を回路基板２００へ実装した状態を示す断面図である。
【０１０６】
多層基板４は、実施形態３と同様、導体パターン４１Ａ，４１Ｂが形成された側の積層体４０の主面に対し、他の電子部品３００が実装される。このとき、導体パターン４１Ａ，４１Ｂは、電子部品３００の実装電極３００Ａ，３００Ｂが半田２０１Ｃ，２０１Ｄにより実装される。また、多層基板４は、導体パターン４５Ａ，４５Ｂが形成された側の積層体４０の主面を実装面として、回路基板２００に実装される。このとき、導体パターン４５Ａ，４５Ｂは、回路基板２００の実装電極２００Ａ，２００Ｂに半田２０１Ａ，２０１Ｂにより実装される。
【０１０７】
凹部４０Ａ，４０Ｂを形成し、実装電極である導体パターン４５Ａ，４５Ｂを積層体４０の表面より内側に位置させることで、多層基板４を、回路基板の実装電極に対して精度よく位置合わせができる。また、位置合わせ時にずれが生じていてもリフロー時に正常な位置へ修復されるため、実装時の位置ずれを小さくできる。さらに、半田２０１Ａ，２０１Ｂが凹部４０Ａ，４０Ｂ内に溜まるようにすることで、半田２０１Ａ，２０１Ｂの多層基板４からのはみ出し量を少なくでき、はみ出した半田２０１Ａ，２０１Ｂが半田ボールとなって剥離し、他の回路とショートするといった不具合を抑制できる。
【０１０８】
同様に、凹部４０Ｃ，４０Ｄを形成し、実装電極である導体パターン４１Ａ，４１Ｂを積層体４０の表面より内側に位置させることで、多層基板４に対し、電子部品３００を精度よく位置合わせができる。また、位置合わせ時にずれが生じていてもリフロー時に正常な位置へ修復されるため、実装時の位置ずれを小さくできる。さらに、半田２０１Ｃ，２０１Ｄが凹部４０Ｃ，４０Ｄ内に溜まるようにすることで、半田２０１Ｃ，２０１Ｄの多層基板４からのはみ出し量を少なくでき、はみ出した半田２０１Ｃ，２０１Ｄが半田ボールとなって剥離し、他の回路とショートするといった不具合を抑制できる。
【０１０９】
なお、上記実施形態では、説明を簡易にするため、基材層の積層数を実際の積層数（例えば、１０層）よりも少ない構成で説明している。このため、低流動性部材の積層方向における占有率について、積層方向に視て、実装電極に重なる領域の占有率と、実装電極に重なる領域を囲む領域の占有率との差が図面上小さく見える。しかしながら、実際の積層数は図示された積層数よりも多く、実装電極に重なる領域を囲む領域に位置する低流動性部材の積層数は図示された積層数よりも多い。このため、実際には、積層方向に視て、実装電極に重なる領域の占有率と、実装電極に重なる領域を囲む領域の占有率との差はより顕著である。
【符号の説明】
【０１１０】
Ｐ１，Ｐ２，Ｐ３，Ｐ４…領域
１，２，３，４…多層基板
１０，２０，３０，４０…積層体
１０Ａ，１０Ｂ…凹部
１１，２１，３１，４１…第１基材層
１１Ａ，１１Ｂ…導体パターン
１１Ｃ，１１Ｄ…層間接続導体
１２，２２，３２，４２…第２基材層
１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１５Ａ…導体パターン
１３，２３，３３，４３…第３基材層
１４，２４，３４，４４…第４基材層
１５，２５，３５，４５…第５基材層
２０Ａ，２０Ｂ…凹部
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２５Ａ，２５Ｂ…導体パターン
２１Ｃ，２１Ｄ…層間接続導体
２３Ａ，２３Ｂ，２４Ａ，２４Ｂ…ダミーパターン
３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ…凹部
３１Ａ，３１Ｂ，３２Ａ，３２Ｂ，３３Ａ，３３Ｂ，３４Ａ，３４Ｂ，３５Ａ，３５Ｂ…導体パターン
４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ…凹部
４１Ａ，４１Ｂ，４２Ａ，４２Ｂ，４２Ｃ，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ，４４Ａ，４４Ｂ，４４Ｃ，４５Ａ，４５Ｂ…導体パターン
４１Ｃ，４１Ｄ，４４Ｄ，４４Ｅ…層間接続導体
４５Ｃ，４５Ｄ…層間接続導体
１００，１００Ａ，１００Ｂ…金属剛体
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ，１０１Ｅ…弾性体（弾性部材）
２００…回路基板
２００Ａ，２００Ｂ…実装電極
２０１Ａ，２０１Ｂ，２０１Ｃ，２０１Ｄ…半田
２３Ａ，２３Ｂ，２４Ａ，２４Ｂ…ダミーパターン
２１０，２１１…凸部
３００…電子部品
３００Ａ，３００Ｂ…実装電極
４５１，４５２，４５３，４５４…ダミーパターン
【要約】
導体パターンが形成された基材層（１１〜１５）を積層し、熱圧着して形成する多層基板（１）の製造方法において、第１基材層（１１）の主面に実装電極である導体パターン（１１Ａ，１１Ｂ）を形成し、基材層（１２〜１５）の主面に導体パターン（１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，１５Ａ）を形成する。第１基材層（１１）の主面が最外面となるように、基材層（１１〜１５）を積層する。積層した基材層（１１〜１５）を、第１基材層（１１）側に弾性体（１０１）を押し当てて熱圧着する。基材層（１１〜１５）を積層した積層体（１０）では、積層方向に視て導体パターン（１１Ａ，１１Ｂ）に重なる領域（Ｐ１，Ｐ２）の導体パターンの占有率が、領域（Ｐ１，Ｐ２）を囲む領域における占有率より低くなるよう、導体パターンが配置されている。これにより、実装位置のずれを抑制できる多層基板の製造方法、及び多層基板を提供することにある。【図１】
0005880802.tif 000002
【図２】
0005880802.tif 000003
【図３】
0005880802.tif 000004
【図４】
0005880802.tif 000005
【図５】
0005880802.tif 000006
【図６】
0005880802.tif 000007
【図７】
0005880802.tif 000008
【図８】
0005880802.tif 000009
【図９】
0005880802.tif 000010
【図１０】
0005880802.tif 000011
【図１１】
0005880802.tif 000012
【図１２】
0005880802.tif 000013
【図１３】
0005880802.tif 000014
【図１４】
0005880802.tif 000015
【図１５】
0005880802.tif 000016