(57)【特許請求の範囲】
【請求項１】
第１の電極を有する基台と、
前記基台における前記第１の電極が形成された面上に配置され、且つ第２の電極を有する第１の半導体チップと、
前記第１の半導体チップの外縁から外側方に延伸するように設けられ、且つ前記第１の半導体チップと共に拡張型半導体チップを構成する拡張部と、
第３の電極を有し、且つ前記第３の電極が形成された面が前記第１の半導体チップにおける前記第２の電極が形成された面と対向するように前記拡張型半導体チップ上に配置された第２の半導体チップと、
前記第２の電極と、前記第３の電極とを接続する第１の導電部材と、
前記第１の半導体チップ上における前記第１の導電部材の配置領域の外側から前記拡張部上に亘って形成された再配線構造と、
前記拡張部上に設けられ、且つ前記第２の電極のうち前記第１の導電部材と接続されていない電極と前記再配線構造を介して接続された接続端子と、
前記第１の電極と前記接続端子とを接続する第２の導電部材とを備え、
前記再配線構造は、前記第１の電極と前記接続端子とを接続する再配線と、前記再配線を覆う層間膜とを有し、少なくとも前記第１の導電部材の配置領域を避けて配置されており、それによって、前記再配線構造は、前記第１の導電部材の配置領域に開口を有している、半導体装置。
【請求項２】
前記再配線構造の前記開口の中心と、前記第１の導電部材の配置領域の中心とは一致していない、請求項１に記載の半導体装置。
【請求項３】
前記再配線構造の前記開口は、前記拡張型半導体チップの外周のうちの１辺に達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項４】
前記再配線構造の前記開口は、前記拡張型半導体チップの外周のうちの２辺に達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項５】
前記再配線構造の前記開口は、前記拡張型半導体チップの外周のうちの３辺に達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項６】
前記再配線構造の前記開口は、前記拡張型半導体チップの外周のうちの４辺に達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項７】
前記再配線構造の前記開口は、前記第２の半導体チップの外周のうちの１辺の外側まで達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項８】
前記再配線構造の前記開口は、前記第２の半導体チップの外周のうちの２辺の外側まで達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項９】
前記再配線構造の前記開口は、前記第２の半導体チップの外周のうちの３辺の外側まで達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項１０】
前記再配線構造の前記開口は、前記第２の半導体チップの外周のうちの４辺の外側まで達するように設けられている、請求項１又は２に記載の半導体装置。
【請求項１１】
前記第１の導電部材はバンプである、請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記接続端子はワイヤボンディング端子であり、
前記第２の導電部材はワイヤである、請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記層間膜は、前記拡張型半導体チップを覆う樹脂材料からなる、請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記樹脂材料は感光性樹脂材料であり、
前記感光性樹脂材料の解像度は、前記第２の半導体チップに用いられている他の感光性樹脂材料の解像度よりも小さい、請求項１３に記載の半導体装置。
【請求項１５】
前記層間膜の少なくとも上部は、ソルダーレジストからなる、請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１６】
前記再配線構造の厚さは、前記拡張型半導体チップと前記第２の半導体チップとの接合ギャップと実質的に同じであるか又は当該接合ギャップよりも小さい、請求項１〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記再配線の配線幅及び配線間隔はそれぞれ、前記第２の半導体チップに形成されている他の配線の配線幅及び配線間隔よりも大きい、請求項１〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記第２の半導体チップの平面形状は、前記第１の半導体チップの平面形状よりも大きく、
前記拡張型半導体チップの平面形状は、前記第２の半導体チップの平面形状よりも大きい、請求項１〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
第１の電極を有する第１の半導体チップと、
前記第１の半導体チップの外縁から外側方に延伸するように設けられ、且つ前記第１の半導体チップと共に拡張型半導体チップを構成する拡張部と、
第２の電極を有し、且つ前記第２の電極が形成された面が前記第１の半導体チップにおける前記第１の電極が形成された面と対向するように前記拡張型半導体チップ上に配置された第２の半導体チップと、
前記第１の電極と、前記第２の電極とを接続する導電部材と、
前記第１の半導体チップ上における前記導電部材の配置領域の外側から前記拡張部上に亘って形成された再配線構造と、
前記拡張部上に設けられ、且つ前記第１の電極のうち前記導電部材と接続されていない電極と前記再配線構造を介して接続された接続端子とを備え、
前記再配線構造は、前記第１の電極と前記接続端子とを接続する再配線と、前記再配線を覆う層間膜とを有し、少なくとも前記導電部材の配置領域を避けて配置されており、それによって、前記再配線構造は、前記導電部材の配置領域に開口を有している、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、特に、チップ・オン・チップ技術を用いてチップを積層することによって構成される半導体装置に関する。
【背景技術】
【０００２】
デジタルテレビやレコーダー等のシステムでは、高機能化に伴い扱うデータ量が飛躍的に増加している。このため、システムに搭載される半導体メモリの容量が増加しているだけではなく、高いデータ転送レートを有する半導体メモリが要求されるようになってきている。また、多くの半導体メモリをシステムに搭載するために、メモリコントローラを実装して半導体論理回路とメモリとを一体とした半導体装置が開発されている。【０００３】
論理回路とメモリとを一体とする方法には、論理回路とメモリとを１つのチップに集積するシステム・オン・チップ（ＳｏＣ）と、論理回路チップとメモリチップとを積層して１つのパッケージに収納するシステム・イン・パッケージ（ＳｉＰ）とがある。このうちＳｉＰによれば、システムに要求される、低コスト化、高機能化、低消費電力化、小型化、軽量化、仕様の柔軟性などにバランス良く応えることができる。従って、システム構成や仕様にも依存するものの、概してＳｉＰが有効なケースが増加しつつある。【０００４】
ＳｉＰは、その構造上の違いから、ＣｏＣ（チップ・オン・チップ）型、チップ・スタック型、パッケージ積層型、基板接続型の４種類に分類される。このうち、ＣｏＣ型のＳｉＰは、半導体チップの上にもう一つ別のチップを重ねて各チップの回路形成面同士を接続した構造を有する（例えば特許文献１参照）。ここで、上下２枚のチップはそれぞれ、回路形成面に多数の接続用バンプを持つ。このバンプは、一般に、フリップチップ接続用のバンプよりもはるかに小さく、マイクロバンプと呼ばれている。ＣｏＣ型のＳｉＰにおいては、上下の各チップに対して最適な設計やプロセスを選択できるので、システム構成選択の自由度が高くなる。【０００５】
また、ＣｏＣ型のＳｉＰにおいては、上下の各チップをマイクロバンプを用いて接合する際に、ＣｏＣ接続部（つまりマイクロバンプ）の配置位置に合わせてチップ電極位置を最適化するために、上下の各チップの少なくとも一方に、チップ電極からＣｏＣ接続部までを再配線した構造が一般的に用いられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１４１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されたＣｏＣ技術は、上側に搭載されるチップが、下側に搭載されるチップと比較して小型であることを前提としている、このため、性能制約等に起因して、下側に搭載すべきチップの方が上側のチップよりも小型である場合、特許文献１に開示されたＣｏＣ技術では、実装基板との電気的接続のために下側のチップに設けられた接続端子から、ワイヤボンド等の簡易な接続方法によって物理的に導電部材を引き出すことができない。【０００８】
また、特許文献１に開示されたＣｏＣ技術では、下側のチップにおけるマイクロバンプ（ＣｏＣ接続部）の周辺及びワイヤボンド部等の他の接続部の周辺を全てレジストで覆う構成を用いている。このような構成においては、接続部の配線幅や配線スペースの精度に加えて、レジスト開口自体の露光精度等が制約となって、先に形成されているＣｏＣ接続部の微細ピッチ化に対応した再配線を実施することが困難となる。特に、上側のチップよりも下側のチップの方に、より高密度な配線が設けられており、下側のチップに微細な再配線処理が必要とされる場合、前述の理由によって、下側のチップの接続部及びその周辺の再配線の微細化対応が困難になってＣｏＣ型構成を実現できないことがある。【０００９】
前記に鑑み、本開示は、下側のチップが上側のチップよりも小さい場合及びＣｏＣ接続部が微細ピッチ化された場合のいずれにも対応可能なＣｏＣ型のＳｉＰを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明者らは、ＣｏＣ型のＳｉＰの実装において、下側のチップの外縁に拡張部を設けて拡張型半導体チップを構成すると共に、上下の各チップを電気的に接続する導電部材の配置領域の外側において拡張部上及び下側のチップ上に再配線構造を設けることにより、上下の各チップを再配線構造を介在させずに電気的に接続するという発明を想到した。【００１１】
具体的には、本開示に係る半導体装置の一態様は、第１の電極を有する基台と、基台における第１の電極が形成された面上に配置され、且つ第２の電極を有する第１の半導体チップと、第１の半導体チップの外縁から外側方に延伸するように設けられ、且つ第１の半導体チップと共に拡張型半導体チップを構成する拡張部と、第３の電極を有し、且つ第３の電極が形成された面が第１の半導体チップにおける第２の電極が形成された面と対向するように拡張型半導体チップ上に配置された第２の半導体チップと、第２の電極と、第３の電極とを接続する第１の導電部材と、第１の半導体チップ上における第１の導電部材の配置領域の外側から拡張部上に亘って形成された再配線構造と、拡張部上に設けられ、且つ第２の電極のうち第１の導電部材と接続されていない電極と再配線構造を介して接続された接続端子と、第１の電極と接続端子とを接続する第２の導電部材とを備えている。【００１２】
本開示に係る半導体装置において、再配線構造は、少なくとも第１の導電部材の配置領域を避けて配置されており、それによって、再配線構造は、第１の導電部材の配置領域に開口を有していてもよい。この場合、再配線構造の開口の中心と、第１の導電部材の配置領域の中心とは一致していなくてもよい。また、再配線構造の開口は、拡張型半導体チップの外周のうちの１辺に達するように設けられていてもよいし、拡張型半導体チップの外周のうちの２辺に達するように設けられていてもよいし、拡張型半導体チップの外周のうちの３辺に達するように設けられていてもよいし、拡張型半導体チップの外周のうちの４辺に達するように設けられていてもよい。また、再配線構造の開口は、第２の半導体チップの外周のうちの１辺の外側まで達するように設けられていてもよいし、第２の半導体チップの外周のうちの２辺の外側まで達するように設けられていてもよいし、第２の半導体チップの外周のうちの３辺の外側まで達するように設けられていてもよいし、第２の半導体チップの外周のうちの４辺の外側まで達するように設けられていてもよい。【００１３】
本開示に係る半導体装置において、第１の導電部材はバンプであってもよい。【００１４】
本開示に係る半導体装置において、接続端子はワイヤボンディング端子であり、第２の導電部材はワイヤであってもよい。【００１５】
本開示に係る半導体装置において再配線構造は、第１の電極と接続端子とを接続する再配線と、再配線を覆う層間膜とを有していてもよい。この場合、層間膜は、拡張型半導体チップを覆う樹脂材料から構成されていてもよい。また、樹脂材料は感光性樹脂材料であり、感光性樹脂材料の解像度は、第２の半導体チップに用いられている他の感光性樹脂材料の解像度よりも小さくてもよい。また、層間膜の少なくとも上部は、ソルダーレジストから構成されていてもよい。【００１６】
本開示に係る半導体装置において、再配線構造の厚さは、拡張型半導体チップと第２の半導体チップとの接合ギャップと実質的に同じであるか又は当該接合ギャップよりも小さくてもよい。【００１７】
本開示に係る半導体装置において、再配線の配線幅及び配線間隔はそれぞれ、第２の半導体チップに形成されている他の配線の配線幅及び配線間隔よりも大きくてもよい。【００１８】
本開示に係る半導体装置において、第２の半導体チップの平面形状は、第１の半導体チップの平面形状よりも大きく、拡張型半導体チップの平面形状は、第２の半導体チップの平面形状よりも大きくてもよい。【００１９】
また、本開示に係る半導体装置の他の態様は、第１の電極を有する第１の半導体チップと、第１の半導体チップの外縁から外側方に延伸するように設けられ、且つ第１の半導体チップと共に拡張型半導体チップを構成する拡張部と、第２の電極を有し、且つ第２の電極が形成された面が第１の半導体チップにおける第１の電極が形成された面と対向するように拡張型半導体チップ上に配置された第２の半導体チップと、第１の電極と、第２の電極とを接続する導電部材と、第１の半導体チップ上における導電部材の配置領域の外側から拡張部上に亘って形成された再配線構造と、拡張部上に設けられ、且つ第１の電極のうち導電部材と接続されていない電極と再配線構造を介して接続された接続端子とを備えている。
【発明の効果】
【００２０】
本開示によれば、下側のチップが上側のチップよりも小さい場合及びＣｏＣ接続部が微細ピッチ化された場合のいずれにも対応可能なＣｏＣ型のＳｉＰを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、実施形態に係る半導体装置を示す断面図である。
【図２】図２は、図１の領域Ａを拡大して示す断面図である。
【図３】図３は、実施形態に係る半導体装置の再配線構造２の開口を模式的に示す平面図である。
【図４】図４（ａ）〜（ｅ）は、実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｅ）は、実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）〜（ｃ）は、実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】図７（ａ）〜（ｅ）は、変形例に係るに係る半導体装置の再配線構造２の開口を模式的に示す平面図である。
【図８】図８（ａ）〜（ｄ）は、変形例に係るに係る半導体装置の再配線構造２の開口を模式的に示す平面図である。
【図９】図９は、変形例に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００２２】
本発明に係る半導体装置は、前述の「課題を解決するための手段」で述べた構成を基本として、以下に述べるような種々の態様をとることができる。
【００２３】
（実施形態）
図１は、本実施形態に係る半導体装置の断面構造を示している。また、図２は、図１の領域Ａを拡大して示している。
【００２４】
図１及び図２に示すように、例えば論理回路チップであるチップ６の外縁から外側方に延伸するように、例えば樹脂からなる拡張部１が設けられており、チップ６と拡張部１とから拡張型半導体チップ３１が構成されている。チップ６の上面には、チップ６中の種々の素子（図示省略）と電気的に接続されている複数の電極２０ａと、チップ６の内部配線（図示省略）を通して複数の電極２０ａと電気的に接続されている複数の電極２０ｂとが形成されている。拡張型半導体チップ３１上には、複数の電極２４を有し且つ例えばメモリチップであるチップ５が搭載されている。ここで、チップ６における電極２０ａが形成された面と、チップ５における電極２４が形成された面とが対向するように、拡張型半導体チップ３１上にチップ５が積層されている。また、チップ５における各電極２４上にはバンプ８ａが形成されていると共にチップ６における各電極２０ａ上にはバンプ８ｂが形成されており、バンプ８ａとバンプ８ｂとが接続することにより、各電極２４と各電極２０ａとが電気的に接続されている。言い換えると、各電極２４と各電極２０ａとは、バンプ８ａとバンプ８ｂとからなる導電部材（ＣｏＣ接続部）８を介して電気的に接続されている。尚、チップ５の複数の電極２４の中に、チップ６の電極２０ａと電気的に接続されていない電極が含まれていてもよい。一方、チップ６の複数の電極２０ａは、導電部材（ＣｏＣ接続部）８の配置領域に存在する。
【００２５】
また、図１及び図２に示すように、拡張部１上には、再配線２２と該再配線２２を覆う再配線層間膜１８とから構成される再配線構造２を介して、複数の接続端子２１が形成されている。ここで、複数の接続端子２１は、チップ６に設けられた複数の電極２０ｂと再配線構造２（具体的には再配線２２）を通して電気的に接続されている。また、再配線層間膜１８は絶縁性樹脂材料から構成されていてもよい。
【００２６】
尚、図２において、チップ６の電極２０ａ、２０ｂはウェハ表面から露出するように示されているが、これは、図示を簡略化したためであり、実際には、ウェハ最上層を覆うように表面保護膜を形成する通常のウェハプロセスを採用してもよい。すなわち、図２に示す構造において、再配線層構造２の下も含め、チップ６表面を覆い且つ電極２０ａ、２０ｂの形成箇所が開口された表面保護膜（図示せず）が形成されていてもよい。
【００２７】
本実施形態の特徴として、再配線構造２は、チップ６上における導電部材８の配置領域（つまり電極２０ａの配置領域）の外側から拡張部１上に亘って形成されている。ここで、再配線構造２が、導電部材８の配置領域を避けて配置されることにより、例えば図３に示すように、再配線構造２が、導電部材８の配置領域に開口１７ａを有していてもよい。図３は、再配線構造２の開口を模式的に示す平面図であり、図３において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００２８】
以上のような再配線構造２の配置の仕方によって、拡張型半導体チップ３１（具体的には例えば論理回路チップである下側のチップ６）と、例えばメモリチップである上側のチップ５とを再配線構造２を介さずに導電部材８によって電気的に接続することができる。
【００２９】
尚、本実施形態において、導電部材８として、バンプ８ａ及び８ｂを形成したが、導電部材８がこれに限られないことは言うまでもない。また、接続端子２１として、ワイヤボンディング用パッドを形成してもよい。ここで、導電部材８としてバンプ８ａ及び８ｂを形成し、接続端子２１としてワイヤボンディング用パッドを形成する場合、既存の製造技術を適用して容易に形成可能である。
【００３０】
また、本実施形態において、チップ５の平面サイズはチップ６の平面サイズよりも大きい一方、拡張型半導体チップ３１の平面サイズがチップ５の平面サイズよりも大きくなるように、チップ６の周縁に拡張部１が形成されている。従って、拡張型半導体チップ３１の各辺の長さは、チップ５のいずれの辺の長さより長い。
【００３１】
また、本実施形態において、図１に示すように、チップ５と拡張型半導体チップ３１との間にアンダーフィル９を注入することにより、チップ５と拡張型半導体チップ３１との接合部を固定してもよい。
【００３２】
また、本実施形態において、図１に示すように、拡張型半導体チップ３１とチップ５とが積層された積層チップは、樹脂基板７上にダイスボンド１９によって固定されていてもよい。ここで、樹脂基板７の下面にはパッケージボール１２が形成されていてもよい。これにより、半導体装置の外部との電気的接続を行うことができる。また、拡張型半導体チップ３１とチップ５とが積層された積層チップの搭載領域の外側の樹脂基板７の上面には複数の電極パッド３が形成されていてもよい。さらに、樹脂基板７上面の複数の電極パッド３と、拡張部１上の複数の接続端子２１とは、ワイヤ４によって電気的に接続されていてもよい。
【００３３】
また、本実施形態において、拡張型半導体チップ３１（つまりチップ６）とチップ５とを接続している導電部材８（つまりバンプ８ａ及び８ｂ）の配置ピッチは、拡張部１上の接続端子２１の配置ピッチよりも小さくてもよい。また、拡張部１上の接続端子２１の配置ピッチは、半導体装置の外部端子であるパッケージボール１２の配置ピッチよりも小さくてもよい。
【００３４】
具体的には、拡張型半導体チップ３１とチップ５とをＣｏＣ接続している導電部材８（つまりバンプ８ａ及び８ｂ）の配置ピッチは、メモリチップであるチップ５における帯域増加及び高速化に伴う多ピン化に対応するために、例えば、２０μｍ〜５０μｍ程度であってもよい。また、拡張部１上の接続端子２１の配置ピッチは、例えば、４０μｍ〜２００μｍ程度であってもよいし、半導体装置の外部端子であるパッケージボール１２の配置ピッチは、例えば、４００μｍ〜１０００μｍであってもよい。
【００３５】
また、本実施形態において、再配線２２の配線幅、配線間隔及び配線ピッチはそれぞれ、チップ５又はチップ６に形成されている配線（図示省略）の配線幅、配線間隔及び配線ピッチよりも大きくてもよい。このような構成により、再配線２２を形成する際に特別に微細なプロセスを適用する必要がなくなるため、工程の簡略化及び低コストでの製造が可能となる。また、再配線２２の配線幅を太くすることにより、電気的にインダクタンスを低減することができるので、電源及びグラウンドを強化して配線ノイズを低減できる。
【００３６】
また、本実施形態において、図示は省略しているが、拡張型半導体チップ３１とチップ５とが積層された積層チップを樹脂によって封止することにより、ＣｏＣ型の積層半導体パッケージを構成してもよい。また、拡張型半導体チップ３１とチップ５とが積層された積層チップを搭載するための機材（基台）として、樹脂基板７に代えて、例えばリードフレーム等を用いてもよい。
【００３７】
以上に説明した本実施形態によると、ＣｏＣ構造を持つ半導体パッケージにおいて、下側のチップ６の外縁に拡張部１を設けて拡張型半導体チップ３１を構成するため、下側のチップ６が上側のチップ５よりも小さい場合にも、拡張型半導体チップ３１を上側のチップ５よりも大きくすることができる。このため拡張型半導体チップ３１に対して再配線処理を施すことにより、外部との電気的接続を行うための接続端子領域を確保することができる。具体的には、樹脂基板７との電気的接続のために拡張型半導体チップ３１の拡張部１に設けた接続端子２１から、特別な半導体プロセスを用いることなく、言い換えると、ワイヤボンド等の簡易な接続方法を用いて、導電部材（例えばワイヤ４）を引き出すことができる。従って、積層されるチップ５及び６のサイズの大小関係の制約を受けることなく、チップ５及び６を積層してＣｏＣ構造を持つ半導体パッケージを構成することができる。
【００３８】
また、本実施形態によると、ＣｏＣ構造を持つ半導体パッケージにおいて、上下の各チップ５及び６を電気的に接続する導電部材（ＣｏＣ接続部）８の配置領域の外側において拡張部１上及び下側のチップ６上に再配線構造２が設けられているため、各チップ５及び６を再配線構造２を介在させずに電気的に接続することができる。このため、導電部材（ＣｏＣ接続部）８が微細ピッチ化された場合にも、それに対応して再配線構造２を微細化する必要がない。従って、再配線プロセスルールの制約を受けることなく、例えば、再配線２２上の絶縁性樹脂材料に開口を設ける際の露光精度等に制約されることなく、微細プロセスを用いて拡張型半導体チップ３１とチップ５との間に微細な接合構造を形成して、チップ面積の縮小を図りつつ、ＣｏＣ構造を持つ半導体パッケージを構成することができる。
【００３９】
また、本実施形態によると、チップ６上の電極２０ａと電極２０ｂとが、チップ６の内部配線を通して電気的に接続されているため、電極２０ａと電極２０ｂとの電気的接続がアンダーフィルや水分などの影響を受けることを防止できるので、リーク電流の発生を抑制して高信頼性を実現することができる。
【００４０】
尚、図２においては、再配線２２が１層設けられた再配線構造２を例示したが、再配線構造２中に再配線２２が複数層形成されていてもよい。再配線２２を２層以上設けることによって、配線密度を向上させて高密度なＣｏＣ構成を実現することができる。
【００４１】
また、本実施形態において、再配線２２を覆う再配線層間膜１８の材料として、絶縁性樹脂材料を用いたが、再配線構造２のうち再配線２２よりも上側の部分が、例えばソルダーレジストやポリミイド等の絶縁性樹脂材料であればよい。
【００４２】
拡張部１上において微細な配線を設ける必要がない場合、再配線２２を覆う絶縁性樹脂材料として、ソルダーレジストを使用することによって、低コストでの製造が可能となる。具体的には、ＣｏＣ接続部（接続部材８）よりもワイヤボンド部のピッチが粗くてもよい場合、該ワイヤボンド部を含む拡張部１上の再配線構造２を、ソルダーレジスト等の低解像度の感光性絶縁材料を用いて形成してもよい。言い換えると、再配線２２を覆う再配線層間膜１８となる感光性絶縁材料の解像度は、チップ５に用いられている感光性樹脂材料の解像度よりも小さくてもよい。このようにすると、微細化とコストの両立を図ることが可能となる。
【００４３】
一方、拡張部１上において微細な配線を設ける必要がある場合には、再配線２２を覆う絶縁性樹脂材料として、例えばポリミイド等の樹脂材料を使用してもよい。
【００４４】
また、本実施形態において、図２に示す、拡張型半導体チップ３１（チップ６）とチップ５との間の接合ギャップ１３は、再配線構造２の厚さよりも大きくてもよいし、小さくてもよい。ここで、接合ギャップ１３と再配線構造２の厚さとを同程度に設定する場合、再配線構造２の厚さによって、接合ギャップ１３の高さ制御を容易に行うことができる。また、再配線構造２の厚さが、拡張型半導体チップ３１とチップ５との接合ギャップ１３と同程度か又は当該接合ギャップ１３よりも小さいと、拡張型半導体チップ３１上へのチップ５の搭載を容易に行うことができる。
【００４５】
また、本実施形態において、拡張部１上の接続端子２１（ワイヤボンディング用パッド）と樹脂基板７上の電極パッド３とをワイヤ４によって電気的に接続した。しかし、これに代えて、拡張部１上に通常の電極端子である接続端子２１を設け、該接続端子２１と樹脂基板７上の電極パッド３とを、拡張部１の側壁面や樹脂基板７の上面に沿って形成された配線を介して、電気的に接続してもよい。
【００４６】
以下、本実施形態に係る半導体装置の製造方法について、図４（ａ）〜（ｅ）、図５（ａ）〜（ｅ）及び図６（ａ）〜（ｃ）を参照しながら説明する。尚、図４（ａ）〜（ｅ）、図５（ａ）〜（ｅ）及び図６（ａ）〜（ｃ）において、図１及び図２に示す本実施形態に係る半導体装置と同じ構成要素には同じ符号を付す。
【００４７】
まず、図４（ａ）に示すように、チップ６の外縁から外側方に延伸するように拡張部１を形成する。これにより、チップ６と拡張部１とから拡張型半導体チップ３１が構成される。ここで、チップ６の上面には、チップ６中の種々の素子（図示省略）と電気的に接続されている複数の電極２０ａと、チップ６の内部配線（図示省略）を通して複数の電極２０ａと電気的に接続されている複数の電極２０ｂとが形成されている。
【００４８】
次に、図４（ｂ）に示すように、拡張型半導体チップ３１上に、各電極２０ａ及び２０ｂを覆うように絶縁性樹脂層１８Ａを形成する。
【００４９】
次に、図４（ｃ）に示すように、電極２０ｂの形成領域及びＣｏＣ接続部形成領域が開口されたマスク５１を用いて露光を行った後、図４（ｄ）に示すように、絶縁性樹脂層１８Ａのうちの感光領域を選択的に除去する。
【００５０】
次に、図４（ｅ）に示すように、残存する絶縁性樹脂層１８Ａ上を含む拡張型半導体チップ３１上に再配線シード層２３を形成した後、図５（ａ）に示すように、再配線シード層２３上にレジスト５０を塗布する。
【００５１】
次に、図５（ｂ）に示すように、ＣｏＣ接続部形成領域が開口されたマスク５２を用いて露光を行った後、図５（ｃ）に示すように、レジスト５０のうちの非感光領域を選択的に除去する。
【００５２】
次に、図５（ｄ）に示すように、残存するレジスト５０によってＣｏＣ接続部形成領域を覆った状態で、再配線シード層２３上においてめっき成長を行うことにより、電極２０ｂと接続する再配線２２を形成した後、図５（ｅ）に示すように、レジスト５０及びその下に残存する再配線シード層２３を除去する。
【００５３】
次に、図６（ａ）に示すように、再配線２２上を含む拡張型半導体チップ３１上の全面に絶縁性樹脂層１８Ｂを形成する。ここで、絶縁性樹脂層１８Ｂは感光性を有する。
【００５４】
次に、図６（ｂ）に示すように、ＣｏＣ接続部形成領域が開口されたマスク５３を用いて露光を行った後、図６（ｃ）に示すように、絶縁性樹脂層１８Ｂのうちの感光領域を選択的に除去する。これにより、再配線２２と該再配線２２を覆う絶縁性樹脂層１８Ａ及び１８Ｂ（以下、合わせて再配線層間膜１８という）とから再配線構造２が形成される。ここで、再配線構造２は、ＣｏＣ接続部形成領域に開口を持つ。
【００５５】
その後、図示は省略しているが、チップ６の各電極２０ａ上にバンプを形成した後、拡張型半導体チップ３１上にチップ５を搭載して、両者をＣｏＣ接合する。その後、拡張型半導体チップ３１とチップ５との積層体を基板上にダイスボンドすると共に、該基板と拡張型半導体チップ３１とをワイヤボンドにより電気的に接続した後、モールドを行うことにより、所望のＣｏＣパッケージを得る。
【００５６】
（第１変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００５７】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａの中心と、導電部材８の配置領域の中心とが実質的に一致していた。
【００５８】
それに対して、本変形例においては、図７（ａ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｂを有しているが、該開口１７ｂの中心は、導電部材８の配置領域の中心と一致していない。具体的には、本変形例の再配線構造２の開口１７ｂは、導電部材８の配置領域及び該配置領域に隣接する領域Ｂに設けられている。ここで、図７（ａ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図７（ａ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００５９】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）を図７（ａ）に示す領域Ｂから注入した場合、アンダーフィル材料のはみ出しを開口１７ｂ内に抑制することができるので、導電部材８の配置領域から拡張型半導体チップ３１（具体的には拡張部１）上の接続端子２１（図示省略）までの距離を縮めることができる。従って、拡張型半導体チップ３１の面積を縮小することができるので、低コストでの半導体装置製造が可能となる。
【００６０】
（第２変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００６１】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、全周囲を再配線構造２によって囲まれていた。
【００６２】
それに対して、本変形例においては、図７（ｂ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｃを有しているが、該開口１７ｃは、拡張型半導体チップ３１の外周のうちの１辺に達するように設けられている。ここで、図７（ｂ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図７（ｂ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００６３】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）を、再配線構造２の開口１７ｃが達している拡張型半導体チップ３１の１辺側から注入した場合、該１辺側からアンダーフィル材料を選択的に排出することができる。従って、拡張型半導体チップ３１の他の３辺側においてアンダーフィル材料のはみ出し対策を講じる必要がなくなるので、言い換えると、アンダーフィル９の充填性を向上させることができるので、低コストでの半導体装置製造が可能となる。
【００６４】
（第３変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００６５】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、全周囲を再配線構造２によって囲まれていた。
【００６６】
それに対して、本変形例においては、図７（ｃ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｄを有しているが、該開口１７ｄは、拡張型半導体チップ３１の外周のうちの２辺に達するように設けられている。ここで、図７（ｃ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図７（ｃ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００６７】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）を、再配線構造２の開口１７ｄが達している拡張型半導体チップ３１の２辺のうちの少なくとも１辺の側から注入した場合、該２辺側からアンダーフィル材料を選択的に排出することができる。従って、拡張型半導体チップ３１の他の２辺側においてアンダーフィル材料のはみ出し対策を講じる必要がなくなるので、言い換えると、アンダーフィル９の充填性を向上させることができるので、低コストでの半導体装置製造が可能となる。
【００６８】
また、本変形例によると、再配線構造２の開口１７ｄが達している拡張型半導体チップ３１の２辺側からアンダーフィル材料を排出できるため、拡張型半導体チップ３１の他の２辺側において、前述の第２変形例と比較して、アンダーフィル材料のはみ出しをより一層抑制することができる。
【００６９】
（第４変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００７０】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、全周囲を再配線構造２によって囲まれていた。
【００７１】
それに対して、本変形例においては、図７（ｄ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｅを有しているが、該開口１７ｅは、拡張型半導体チップ３１の外周のうちの３辺に達するように設けられている。ここで、図７（ｄ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図７（ｄ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００７２】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）を、再配線構造２の開口１７ｅが達している拡張型半導体チップ３１の３辺のうちの少なくとも１辺の側から注入した場合、該３辺側からアンダーフィル材料を選択的に排出することができる。従って、拡張型半導体チップ３１の他の１辺側においてアンダーフィル材料のはみ出し対策を講じる必要がなくなるので、言い換えると、アンダーフィル９の充填性を向上させることができるので、低コストでの半導体装置製造が可能となる。
【００７３】
また、本変形例によると、再配線構造２の開口１７ｄが達している拡張型半導体チップ３１の３辺側からアンダーフィル材料を排出できるため、拡張型半導体チップ３１の他の１辺側において、前述の第２変形例及び第３変形例と比較して、アンダーフィル材料のはみ出しをより一層抑制することができる。
【００７４】
（第５変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００７５】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、全周囲を再配線構造２によって囲まれていた。
【００７６】
それに対して、本変形例においては、図７（ｅ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｆを有しているが、該開口１７ｆは、拡張型半導体チップ３１の外周のうちの４辺に達するように設けられている。ここで、図７（ｅ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図７（ｅ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００７７】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）を、再配線構造２の開口１７ｆが達している拡張型半導体チップ３１の４辺のうちの少なくとも１辺の側から注入した場合、該４辺側からアンダーフィル材料を選択的に排出することができる。従って、拡張型半導体チップ３１における開口１７ｆが設けられていない領域においてアンダーフィル材料のはみ出し対策を講じる必要がなくなるので、言い換えると、アンダーフィル９の充填性を向上させることができるので、低コストでの半導体装置製造が可能となる。
【００７８】
また、本変形例によると、再配線構造２の開口１７ｄが達している拡張型半導体チップ３１の４辺側からアンダーフィル材料を排出できるため、拡張型半導体チップ３１における開口１７ｆが設けられていない領域において、前述の第２〜第４変形例と比較して、アンダーフィル材料のはみ出しをより一層抑制することができる。
【００７９】
（第６変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００８０】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、導電部材８の配置領域に設けられていた。
【００８１】
それに対して、本変形例においては、図８（ａ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｇを有しているが、該開口１７ｇは、チップ５の外周のうちの１辺の外側まで達するように設けられている。ここで、図８（ａ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図８（ａ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００８２】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）の注入時にアンダーフィル材料のはみ出しを開口１７ｇ内に抑制することができるので、導電部材８の配置領域から拡張型半導体チップ３１（具体的には拡張部１）上の接続端子２１（図示省略）までの距離を縮めることができる。従って、拡張型半導体チップ３１の面積を縮小することができるので、低コストでの半導体装置製造が可能となる。
【００８３】
また、本変形例によると、アンダーフィル材料のはみ出しを開口１７ｇ内に抑制することができるので、第２〜第５変形例と比較して、アンダーフィル材料が樹脂基板７（図１参照）まで拡散してしまう事態を回避することができる。
【００８４】
（第７変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００８５】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、導電部材８の配置領域に設けられていた。
【００８６】
それに対して、本変形例においては、図８（ｂ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｈを有しているが、該開口１７ｈは、チップ５の外周のうちの２辺の外側まで達するように設けられている。ここで、図８（ｂ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図８（ｂ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００８７】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）の注入時にアンダーフィル材料のはみ出しを開口１７ｈ内に抑制することができるので、導電部材８の配置領域から拡張型半導体チップ３１（具体的には拡張部１）上の接続端子２１（図示省略）までの距離を縮めることができる。従って、拡張型半導体チップ３１の面積を縮小することができるので、低コストでの半導体装置製造が可能となる。
【００８８】
また、本変形例によると、アンダーフィル材料のはみ出しを開口１７ｈ内に抑制することができるので、第２〜第５変形例と比較して、アンダーフィル材料が樹脂基板７（図１参照）まで拡散してしまう事態を回避することができる。
【００８９】
さらに、本変形例によると、第６変形例の開口１７ｇと比べて、開口１７ｈをより大きくすることができるので、第６変形例と比べて、アンダーフィル材料の樹脂基板７への拡散をより一層抑制することができる。
【００９０】
（第８変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００９１】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、導電部材８の配置領域に設けられていた。
【００９２】
それに対して、本変形例においては、図８（ｃ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｉを有しているが、該開口１７ｉは、チップ５の外周のうちの３辺の外側まで達するように設けられている。ここで、図８（ｃ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図８（ｃ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００９３】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）の注入時にアンダーフィル材料のはみ出しを開口１７ｉ内に抑制することができるので、導電部材８の配置領域から拡張型半導体チップ３１（具体的には拡張部１）上の接続端子２１（図示省略）までの距離を縮めることができる。従って、拡張型半導体チップ３１の面積を縮小することができるので、低コストでの半導体装置製造が可能となる。
【００９４】
また、本変形例によると、アンダーフィル材料のはみ出しを開口１７ｉ内に抑制することができるので、第２〜第５変形例と比較して、アンダーフィル材料が樹脂基板７（図１参照）まで拡散してしまう事態を回避することができる。
【００９５】
さらに、本変形例によると、第６変形例の開口１７ｇ及び第７変形例の開口１７ｈと比べて、開口１７ｉをより大きくすることができるので、第６変形例及び第７変形例と比べて、アンダーフィル材料の樹脂基板７への拡散をより一層抑制することができる。
【００９６】
（第９変形例）
本変形例に係る半導体装置が、図１〜図３に示す前述の実施形態に係る半導体装置と異なっている点は、再配線構造２の開口パターンの形状である。
【００９７】
すなわち、前述の実施形態に係る半導体装置においては、図３に示すように、再配線構造２の開口１７ａは、導電部材８の配置領域に設けられていた。
【００９８】
それに対して、本変形例においては、図８（ｄ）に示すように、再配線構造２は、導電部材８の配置領域に開口１７ｊを有しているが、該開口１７ｊは、チップ５の外周のうちの４辺の外側まで達するように設けられている。ここで、図８（ｄ）は、本変形例の再配線構造２の開口を模式的に示す平面図であり、図８（ｄ）において、図１及び図２に示す半導体装置と同じ構成要素には同じ符号を付している。
【００９９】
以上のような本変形例によると、前述の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、例えばアンダーフィル材料（図１のアンダーフィル９となる材料）の注入時にアンダーフィル材料のはみ出しを開口１７ｊ内に抑制することができるので、導電部材８の配置領域から拡張型半導体チップ３１（具体的には拡張部１）上の接続端子２１（図示省略）までの距離を縮めることができる。従って、拡張型半導体チップ３１の面積を縮小することができるので、低コストでの半導体装置製造が可能となる。
【０１００】
また、本変形例によると、アンダーフィル材料のはみ出しを開口１７ｊ内に抑制することができるので、第２〜第５変形例と比較して、アンダーフィル材料が樹脂基板７（図１参照）まで拡散してしまう事態を回避することができる。
【０１０１】
さらに、本変形例によると、第６変形例の開口１７ｇ、第７変形例の開口１７ｈ及び第８変形例の開口１７ｉと比べて、開口１７ｊをより大きくすることができるので、第６変形例、第７変形例及び第８変形例と比べて、アンダーフィル材料の樹脂基板７への拡散をより一層抑制することができる。
【０１０２】
以上のように本開示によれば、ＣｏＣ構造を持つ半導体パッケージにおいて、下側のチップ（第１の半導体チップ）の外縁に拡張部を設けて拡張型半導体チップを構成するため、下側のチップが上側のチップ（第２の半導体チップ）よりも小さい場合にも、拡張型半導体チップを上側のチップよりも大きくすることができる。このため、例えば実装基板との電気的接続のために拡張型半導体チップの拡張部に設けた接続端子から、特別な半導体プロセスを用いることなく、言い換えると、ワイヤボンド等の簡易な接続方法を用いて、導電部材を引き出すことができる。従って、上側のチップと下側のチップとの間のサイズの大小関係の制約を受けることなく、複数の半導体チップを積層してＣｏＣ構造を持つ半導体パッケージを構成することができる。
【０１０３】
また、本開示によれば、ＣｏＣ構造を持つ半導体パッケージにおいて、上下の各チップを電気的に接続する導電部材（ＣｏＣ接続部）の配置領域の外側において拡張部上及び下側のチップ上に再配線構造が設けられているため、上下の各チップを再配線構造を介在させずに電気的に接続することができる。このため、ＣｏＣ接続部が微細ピッチ化された場合にも、それに対応して再配線構造を微細化する必要がないので、再配線プロセスルールの制約を受けることなく、複数の半導体チップを積層してＣｏＣ構造を持つ半導体パッケージを構成することができる。
【０１０４】
以上、本開示に係る実施形態及びその変形例について説明したが、本開示は、これら説明した構造のみに限られるものではなく、発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、拡張型半導体チップ３１と樹脂基板７との電気的接続を、拡張部１内に設けた貫通電極（図示せず）を介して行う構造、或いは、図９に示すような、バンプ１４を介して拡張型半導体チップ３１を樹脂基板７にフリップチップ接続した構造も本開示に含まれる。
【産業上の利用可能性】
【０１０５】
本開示に係る半導体装置は、半導体チップのサイズ及びプロセス微細度に依存することなく、半導体チップを自由に組み合わせて積層することにより得られるものであり、下側チップの再配線を微細プロセスを用いずに形成することによってコストの大幅な削減を図れるので、ＣｏＣ型のＳｉＰとして好適である。
【符号の説明】
【０１０６】
１    拡張部
２    再配線構造
３    電極パッド
４    ワイヤ
５    チップ
６    チップ
７    樹脂基板
８    導電部材
８ａ、８ｂ    バンプ
９    アンダーフィル
１２    パッケージボール
１３    接合ギャップ
１４    バンプ
１７ａ〜１７ｊ    開口
１８    再配線層間膜
１８Ａ、１８Ｂ    絶縁性樹脂層
１９    ダイスボンド
２０ａ、２０ｂ、２４    電極
２１    接続端子
２２    再配線
２３    再配線シード層
３１    拡張型半導体チップ
５０    レジスト
５１、５２、５３    マスク
【図１】
0005965413.tif 000002
【図２】
0005965413.tif 000003
【図３】
0005965413.tif 000004
【図４】
0005965413.tif 000005
【図５】
0005965413.tif 000006
【図６】
0005965413.tif 000007
【図７】
0005965413.tif 000008
【図８】
0005965413.tif 000009
【図９】
0005965413.tif 000010