(57)【特許請求の範囲】
【請求項１】
第１の電源が接続される第１の電源端子と、
第２の電源が接続される第２の電源端子と、
出力端子と、
第１の入力端子と第２の入力端子を有し、前記第１の入力端子と前記第２の入力端子への信号の入力順に応じて、前記出力端子の出力電圧を、前記第１の電源端子に前記第１の電源が接続されていることを示す第１の電圧に、又は、前記第２の電源端子に前記第２の電源が接続されていることを示す第２の電圧に、切り替える電圧切替部と、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、第１の遅延時間だけ遅らせて、前記第１の入力端子へ出力する第１の遅延部と、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、前記第１の遅延時間より小さい第２の遅延時間だけ遅らせて、前記第２の入力端子へ出力する第２の遅延部と、
前記第２の電源端子への電源供給に基づき、前記第２の遅延時間を前記第１の遅延時間より大きい第３の遅延時間に切り替える遅延時間切替部と
を備える電源識別装置。
【請求項２】
前記第１の遅延部は、前記第１の電源端子または前記第２の電源端子から供給される電圧を、第１の時定数に応じて遅延して前記第１の入力端子へ出力し、
前記第２の遅延部は、前記第１の電源端子または前記第２の電源端子から供給される電圧を、前記第１の時定数より小さい第２の時定数に応じて遅延して前記第２の入力端子へ出力し、
前記遅延時間切替部は、前記第２の電源端子への電源供給に基づき前記第２の時定数を前記第１の時定数より大きい第３の時定数に切り替えることで、前記第２の遅延時間を前記第１の遅延時間より大きい第３の遅延時間に切り替える
請求項１に記載の電源識別装置。
【請求項３】
前記出力端子の出力電圧を、前記第１の電圧から前記第２の電圧に切り替えるように制御する制御信号を、前記電圧切替部に対して出力する回路を、
さらに備える請求項１に記載の電源識別装置。
【請求項４】
前記第１の電源端子および前記第２の電源端子から供給される電圧を降圧する電圧降圧部をさらに備え、
前記電圧切替部は、前記第２の電源端子または前記第１の電源端子から供給される電圧に代えて、前記電圧降圧部が出力する電圧を出力する
請求項１に記載の電源識別装置。
【請求項５】
第１の電源が接続される第１の電源端子と、第２の電源が接続される第２の電源端子と、出力端子とを有する電源装置における、電源識別方法であって、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、第１の遅延時間だけ遅らせて、第１の入力端子へ出力する第１の遅延ステップと、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、前記第１の遅延時間より小さい第２の遅延時間だけ遅らせて、第２の入力端子へ出力する第２の遅延ステップと、
前記第１の入力端子と前記第２の入力端子への信号の入力順に応じて、前記出力端子の出力電圧を、前記第１の電源端子に前記第１の電源が接続されていることを示す第１の電圧に、又は、前記第２の電源端子に前記第２の電源が接続されていることを示す第２の電圧に、切り替える切替ステップと、
前記第２の電源端子への電源供給に基づき、前記第２の遅延時間を前記第１の遅延時間より大きい第３の遅延時間に切り替える遅延時間切替ステップと
を含む電源識別方法。
【請求項６】
前記第１の遅延ステップでは、前記第１の電源端子または前記第２の電源端子から供給される電圧が、第１の時定数に応じて遅延して前記第１の入力端子へ出力され、
前記第２の遅延ステップでは、前記第１の電源端子または前記第２の電源端子から供給される電圧が、前記第１の時定数より小さい第２の時定数に応じて遅延して前記第２の入力端子へ出力され、
前記遅延時間切替ステップでは、前記第２の電源端子への電源供給に基づき前記第２の時定数を前記第１の時定数より大きい第３の時定数に切り替えることで、前記第２の遅延時間が前記第１の遅延時間より大きい第３の遅延時間に切り替えられる
請求項５に記載の電源識別方法。
【請求項７】
前記出力端子の出力電圧を、前記第１の電圧から前記第２の電圧に切り替えるように制御する、制御信号を出力する制御スイッチステップを、前記切替ステップが更に含む、
請求項５に記載の電源識別方法。
【請求項８】
前記第１の電源端子および前記第２の電源端子から供給される電圧を降圧する電圧降圧ステップをさらに含み、
前記切替ステップは、前記第２の電源端子または前記第１の電源端子から供給される電圧に代えて、前記電圧降圧ステップが出力する電圧を出力する
請求項５に記載の電源識別方法。
【請求項９】
第１の電源が接続される第１の電源端子と、
第２の電源が接続される第２の電源端子と、
電気装置への前記第１の電源又は前記第２の電源の電源電圧の供給を制御する出力電圧を出力する出力端子と、
前記第１の電源と前記第２電源のうちどちらの電源が入力されたかを識別し、入力された電源に応じて前記出力端子の出力電圧をハイ又はローとして出力することにより、前記電気装置の初期状態の電源のオンオフを制御する電源識別部と
を備える電源識別装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２種類の電源入力端子を備える電気機器において電源の種類毎に初期のオンオフを制御するための電源識別装置に関する。
【背景技術】
【０００２】
ハードディスク装置等のデータ格納装置には、パソコンに内蔵可能であるとともに、パソコンに外付けされて動作可能であるものがある。このようなデータ格納装置の電源は、パソコンに内蔵される場合にはパソコン本体から供給され、外付けされた場合にはＡＣ電源により供給されるのが一般的である。
【０００３】
このようなデータ格納装置は、パソコン本体から、又はＡＣ電源により、供給された電源で起動する。つまり、パソコンに内蔵される場合には、パソコン本体の電源スイッチにより、データ格納装置が起動する。但しこの場合、パソコン本体の電源スイッチをオンすると共に、データ格納装置の電源スイッチもオンする必要がある。一方、パソコンに外付けされた場合、データ格納装置はＡＣ電源の供給により起動する。この場合も当然ながら、データ格納装置の電源スイッチをオンする必要がある。
【０００４】
特許文献１には、パーソナルコンピュータの立ち上がり後に、ＡＣアダプタ（ＡＣ電源）が抜かれた場合や更に接続された場合に、ＡＣ電源の接続の有無を即時に検出する技術が開示されている。しかしながら、引用文献１に開示されるパーソナルコンピュータは、接続される電源の種別、例えば、ＡＣ電源や他の電源等の種別によって、データ格納装置などの周辺機器のオンオフの制御まで行うものではない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２４１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、２種類の異なる電源入力端子を備える電気機器、例えば、データ格納装置においては、夫々の電源入力端子への電源の接続の有無を検出すること、及び、どちらの電源を用いるか選択することは可能である。しかしながら、現に電源が供給されている電源入力端子の種類に応じて、電気機器を起動するようにしたり、若しくは起動しないようにしたり制御することは不可能であった。
【０００７】
本発明は、２種類の電源のうちどちらの電源が入力されたかを自動で識別し、入力された電源の種類に応じて電気装置全体の起動のオンオフを制御することができる電源識別装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る電源識別装置は、
第１の電源が接続される第１の電源端子と、
第２の電源が接続される第２の電源端子と、
出力端子と、
第１の入力端子と第２の入力端子を有し、前記第１の入力端子と前記第２の入力端子への信号の入力順に応じて、前記出力端子の出力電圧を、前記第１の電源端子に前記第１の電源が接続されていることを示す第１の電圧に、又は、前記第２の電源端子に前記第２の電源が接続されていることを示す第２の電圧に、切り替える電圧切替部と、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、第１の遅延時間だけ遅らせて、前記第１の入力端子へと出力する第１の遅延部と、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、前記第１の遅延時間より小さい第２の遅延時間だけ遅らせて、前記第２の入力端子へと出力する第２の遅延部と、
前記第２の電源端子への電源供給に基づき、前記第２の遅延時間を前記第１の遅延時間より大きい第３の遅延時間に切り替える遅延時間切替部と
を備える。
【０００９】
また、本発明に係る電源識別方法は、
第１の電源が接続される第１の電源端子と、第２の電源が接続される第２の電源端子と、出力端子とを有する電源装置における、電源識別方法であって、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、第１の遅延時間だけ遅らせて、第１の入力端子へと出力する第１の遅延ステップと、
前記第１の電源端子または前記第２の電源端子から供給される電圧を、前記第１の遅延時間より小さい第２の遅延時間だけ遅らせて、第２の入力端子へと出力する第２の遅延ステップと、
前記第１の入力端子と前記第２の入力端子への信号の入力順に応じて、前記出力端子の出力電圧を、前記第１の電源端子に前記第１の電源が接続されていることを示す第１の電圧に、又は、前記第２の電源端子に前記第２の電源が接続されていることを示す第２の電圧に、切り替える切替ステップと、
前記第２の電源端子への電源供給に基づき、前記第２の遅延時間を前記第１の遅延時間より大きい第３の遅延時間に切り替える遅延時間切替ステップと
を含む。
【発明の効果】
【００１０】
本発明に係る電源識別装置は、２種類の異なる電源入力端子のいずれから電源が供給されるかに応じて、電気機器全体の起動のオンオフを制御することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る電源識別装置が組み込まれた半導体メモリーカードドライブをＰＣ内蔵モードで使用する様子を示す模式図である。
【図２】本発明の実施の形態１に係る電源識別装置が組み込まれた半導体メモリーカードドライブを外付けモードで使用する様子を示す模式図である。
【図３】本発明の実施の形態１に係る電源識別装置が組み込まれた半導体メモリーカードドライブを右正面上から見た斜視図である。
【図４】本発明の実施の形態１に係る電源識別装置が組み込まれた半導体メモリーカードドライブを右背面上から見た斜視図である。
【図５】本発明の実施の形態１に係る半導体メモリーカードドライブに組み込まれる電源識別装置の回路図である。
【図６】本発明の実施の形態１に係る半導体メモリーカードドライブがＤＣジャックから電源が供給される場合の起動の動作の流れを説明した図である。
【図７】本発明の実施の形態１に係る半導体メモリーカードドライブがＡＴＸ電源端子から電源が供給される場合の起動の動作の流れを説明した図である。
【図８】本発明の実施の形態２に係る半導体メモリーカードドライブに組み込まれる電源識別装置の回路図である。
【図９】本発明の実施の形態３に係る半導体メモリーカードドライブに組み込まれる電源識別装置の回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明に係る好適な実施形態を説明する。以下では、電源識別装置を備えた電気機器の一例として、半導体メモリーカードドライブを用いて説明する。
【００１３】
[実施の形態１]
１．１．半導体メモリーカードドライブ、及びパソコンとの接続の構成
まず、半導体メモリーカードドライブと、パーソナルコンピュータ（以下、ＰＣと言う。）との接続の構成について説明する。半導体メモリーカードドライブ１１０は、ＰＣ１００に対して内蔵されて、又は外付けされて使用することができる。
【００１４】
図１は、ＰＣ１００が半導体メモリーカードドライブ１１０を内蔵するモード（内蔵モード）で使用する様子を示す模式図である。半導体メモリーカードドライブ１１０は、ＰＣ１００に内蔵されてＰＣ１００と一体となる。半導体メモリーカードドライブ１１０は、ＰＣ１００に内蔵された場合、ＰＣ１００とＡＴＸ（Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  ｅＸｔｅｎｄｅｄ）電源で接続され、ＰＣ１００より電源供給を受ける。ＰＣ１００には、ＡＣ電源（商用電源）により電源が供給される。また、半導体メモリーカードドライブ１１０は、内部配線を介してＰＣ１００と種々のデータの遣り取りを行う。
【００１５】
図２は、ＰＣ１００が半導体メモリーカードドライブ１１０を外付けするモード（外付けモード）で使用する様子を示す模式図である。半導体メモリーカードドライブ１１０は、ＰＣ１００と別体となっている。半導体メモリーカードドライブ１１０は、ＰＣ１００に外付けされた場合、ＡＣ電源により電源が供給される。ＰＣ１００には、別のＡＣ電源により電源が供給される。また、半導体メモリーカードドライブ１１０は、ＵＳＢケーブルを介してＰＣ１００と接続され、種々のデータの遣り取りを行う。
【００１６】
１．２．半導体メモリーカードドライブにおける電源に関する構成
図３は、実施の形態１に係る半導体メモリーカードドライブ１１０を正面側から見た斜視図である。図３に示すように、半導体メモリーカードドライブ１１０は、電源スイッチ１２０を備える。半導体メモリーカードドライブ１１０が外付けモードで使用される際には、電源スイッチ１２０が操作されることにより、半導体メモリーカードドライブ１１０が起動する。一方、半導体メモリーカードドライブ１１０がＰＣ１００の内蔵モードで使用される際には、電源スイッチ１２０の操作に関わらず、ＡＴＸ電源の供給により半導体メモリーカードドライブ１１０が起動する。
【００１７】
図４は、実施の形態１に係る半導体メモリーカードドライブ１１０を背面側から見た斜視図である。半導体メモリーカードドライブ１１０の背面には、外付けモードで使用される際にＡＣ電源が接続されるＤＣジャック１３０が備わる。また、ＰＣ１００の内蔵モードで使用される際にＰＣ１００からのＡＴＸ電源ケーブルが接続されるＡＴＸ電源端子１４０が備わる。さらに、外付けモードで使用される際にＰＣ１００との間でデータを遣り取りするためのＵＳＢケーブルを接続するＵＳＢ端子１５０が備わる。
【００１８】
１．３．電源識別装置の構成
図５は、実施の形態１に係る半導体メモリーカードドライブ１１０に組み込まれる電源識別装置１の回路図である。本実施の形態に係る電源識別装置１には、ＤＣジャック１３０若しくはＡＴＸ電源端子１４０のいずれかにより電源が供給されるが、後で説明するように、夫々の場合において異なる動作を行う。
【００１９】
電源識別装置１は、ＤＣジャック１３０、ＡＴＸ電源端子１４０、レギュレータ１６０、第１の抵抗１７０、第１のコンデンサ１８０、第２の抵抗１９０、第２のコンデンサ２００、第３のコンデンサ２１０、スイッチ素子２２０、及び、フリップフロップ２３０で構成される。
【００２０】
図５に示す電源識別装置１において、ＤＣジャック１３０、及び、ＡＴＸ電源端子１４０に入力された電圧は、レギュレータ１６０に入力するように構成されている。レギュレータ１６０の出力には、第１の抵抗１７０及び第１のコンデンサ１８０が直列に接続され、第１のコンデンサ１８０の一端はグラウンド（ＧＮＤ）に接地している。更に、レギュレータ１６０の出力には、第２の抵抗１９０及び第２のコンデンサ２００も直列に接続され、第２のコンデンサ２００の一端はグラウンド（ＧＮＤ）に接地している。つまり、レギュレータ１６０の出力と、グラウンド（ＧＮＤ）との間で、第１の抵抗１７０及び第１のコンデンサ１８０の直列回路と、第２の抵抗１９０及び第２のコンデンサ２００の直列回路とが、並列に接続されている。なお、レギュレータ１６０は、フリップフロップ２３０への入力電圧がその耐圧を超えないように制限するためのものであり、電源識別装置１に必須のものではない。
【００２１】
また、第２のコンデンサ２００に並列に、直列に接続された第３のコンデンサ２１０とスイッチ素子２２０が設けられている。スイッチ素子２２０の一端はグラウンド（ＧＮＤ）に接地している。スイッチ素子２２０は、外部から所定の電圧が与えられた場合にオンする、トランジスタ等により構成される素子であり、その所定の電圧がＡＴＸ電源端子１４０から与えられるようにＡＴＸ電源端子１４０と接続されている。また、第１の抵抗１７０と第１のコンデンサ１８０との間のノードは、フリップフロップ２３０の備えるＣＬＲ端子に接続し、第２の抵抗１９０と、第２のコンデンサ２００及び第３のコンデンサ２１０との間のノードは、フリップフロップ２３０の備えるＰＲＥ端子に接続されている。
【００２２】
更に詳細に、電源識別装置１の構成を説明する。レギュレータ１６０は、ＤＣジャック１３０又はＡＴＸ電源端子１４０より供給される電圧を入力とし、その入力電圧を降下させた一定の出力電圧を出力する。フリップフロップ２３０が、ＤＣジャック１３０からの入力電圧に対して十分耐圧がある場合には、レギュレータ１６０は省かれてもよい。
【００２３】
フリップフロップ２３０は、Ｌｏｗ−ＡｃｔｉｖｅタイプのＣＬＲ端子（第１の入力端子）と、Ｌｏｗ−ＡｃｔｉｖｅタイプのＰＲＥ端子（第２の入力端子）とを有する。フリップフロップ２３０は、更に、ＣＬＫ端子と、出力端子Ｑとを有する。フリップフロップ２３０は、出力端子Ｑから、Ｈｉｇｈ（以降「Ｈ」と言う。）またはＬｏｗ（以降「Ｌ」と言う。）を出力する。出力端子Ｑには、半導体メモリーカードドライブ１１０の主要回路３００が接続されている。
【００２４】
ここで、フリップフロップ２３０の出力端子ＱのＱ出力が「Ｈ」であるということは、半導体メモリーカードの主要回路３００へ供給されるべき電圧が出力されていることを示し、フリップフロップ２３０のＱ出力が「Ｌ」であるということは、ゼロ出力であること（０Ｖの電圧を出力していること）を示す。
【００２５】
図５に示すフリップフロップ２３０において、ＣＬＲ端子およびＰＲＥ端子の上部に線を記載しているが、これは、これらの端子がＬｏｗ−Ａｃｔｉｖｅで動作することを表すものである。つまり、ＣＬＲ端子に「Ｌ」の信号が入力された場合には、フリップフロップ２３０はクリアされ出力端子Ｑから「Ｌ」が出力される。ＰＲＥ端子に「Ｌ」の信号が入力された場合には、フリップフロップ２３０はプリセットされ出力端子Ｑから「Ｈ」が出力される。
【００２６】
フリップフロップ２３０のＰＲＥ端子およびＣＬＲ端子への信号の入力に際して、信号入力時にフリップフロップ２３０の状態が決定される。そのため、フリップフロップ２３０において、先にＰＲＥ端子に「Ｈ」の信号が入力された場合、ＣＬＲ端子は「Ｌ」となり、先にＣＬＲ端子に「Ｈ」の信号が入力された場合、ＰＲＥ端子は「Ｌ」となるように構成されている。よって、フリップフロップ２３０は、ＰＲＥ端子に先に「Ｈ」の信号が入った場合はＣＬＲ端子が「Ｌ」となり、出力端子Ｑから「Ｌ」を出力し、一方、ＣＬＲ端子に先に「Ｈ」の信号が入った場合はＰＲＥ端子が「Ｌ」となり、出力端子Ｑから「Ｈ」を出力する。
【００２７】
本実施の形態において、第１の抵抗１７０と第１のコンデンサ１８０は、第１の時定数αを有する第１のＲＣ回路を形成する。第１の抵抗１７０の抵抗値は、例えば、１０ｋΩであり、第１のコンデンサ１８０の容量値は０．０１μＦであればよい。また、第２の抵抗１９０と第２のコンデンサ２００は、第１の時定数αより小さい第２の時定数βを有する第２のＲＣ回路を形成する。第２の抵抗１９０の抵抗値は、例えば、１０ｋΩであり、第２のコンデンサ２００の容量値は１０００ｐＦであればよい。
【００２８】
更に、本実施の形態において、スイッチ素子２２０がオンされると、第２のＲＣ回路において、第２のコンデンサ２００に並列に第３のコンデンサ２１０が接続される。これにより、第２のＲＣ回路の時定数は、第１の時定数αより大きい第３の時定数β’に変更される。つまり、スイッチ素子２２０がオンされると、第２のＲＣ回路の時定数は、第２の時定数βから、第３の時定数β’に切り替えられることになる。スイッチ素子２２０は、ＡＴＸ電源端子１４０から電源が供給された場合にオンするように構成されている。なお、スイッチ素子２２０はＦＥＴ等であってもよい。また、第３のコンデンサ２１０の容量値は、例えば、０．１μＦである。
【００２９】
本実施の形態では、第１の抵抗１７０、第２の抵抗１９０、第１のコンデンサ１８０、第２のコンデンサ２００、及び、第３のコンデンサ２１０における、抵抗値及び容量値を、それぞれ前述の値としているが、第１の時定数α、第２の時定数βおよび第３の時定数β’の間の関係が、β＜α＜β’の関係を満たすものであれば、それぞれ、どのような抵抗値または容量値であってもよい。
【００３０】
１．４．電源識別装置の動作
以上のように構成された、本実施の形態に係る半導体メモリーカードドライブ１１０の電源識別装置１の動作を説明する。
【００３１】
１．４．１．外付けモードでの動作
図６は、本実施の形態に係る半導体メモリーカードドライブ１１０が、ＤＣジャック１３０から電源が供給される場合（即ち、外付けモードの場合）の起動の動作の流れを説明した図である。
【００３２】
まず、半導体メモリーカードドライブ１１０のＤＣジャック１３０にＡＣ電源ケーブルが接続されて、ＡＣ電源が供給される（Ｓ６００）。これにより、レギュレータ１６０がオンし（Ｓ６０１）、フリップフロップ２３０に所定の電圧が供給される。この際、ＣＬＲ端子に入力される「Ｈ」の信号の入力タイミングは、第１の抵抗１７０と第１のコンデンサ１８０により形成される第１のＲＣ回路の第１の時定数αによって決定される。一方、ＰＲＥ端子に入力される「Ｈ」の信号の入力タイミングは、第２の抵抗１９０と第２のコンデンサ２００により形成される第２のＲＣ回路の第２の時定数βによって決定される。第１の時定数αと第２の時定数βは、β<αの関係を満たしているので、フリップフロップ２３０のＰＲＥ端子に先に「Ｈ」の信号が入力される。よって、フリップフロップ２３０の出力端子Ｑから「Ｌ」が出力される（Ｓ６０２）。出力端子ＱからのＱ出力が「Ｌ」であるため、半導体メモリーカードドライブの主要回路３００へ駆動電圧は０Ｖであり、よって、半導体メモリーカードドライブ１１０の初期状態は電源オフの状態となる。
【００３３】
このように、半導体メモリーカードドライブ１１０にＡＣ電源を供給する場合には、電源識別装置１の動作により、ＡＣ電源供給直後は、半導体メモリーカードドライブ１１０の電源はオフの状態となる。
【００３４】
その後、半導体メモリーカードドライブ１１０の電源スイッチ１２０が押されると（Ｓ６０３）、半導体メモリーカードドライブの主要回路３００における、電源スイッチ１２０のオンオフ状態を検知する検知部３０２がパルス信号を発する。そのパルス信号は、フリップフロップ２３０のＣＬＫ端子に入力される。フリップフロップ２３０は、ＣＬＫ端子にパルス信号が入力されると、出力端子ＱからのＱ出力を、「Ｌ」から、レギュレータ１６０より出力される電圧「Ｈ」に切り替える（Ｓ６０４）。これにより、半導体メモリーカードドライブ１１０の主要回路３００へ駆動電圧が供給され、半導体メモリーカードドライブ１１０が起動する（Ｓ６０５）。
【００３５】
このように、半導体メモリーカードドライブ１１０は、ＡＣ電源供給直後には電源オフの状態であるが、電源スイッチ１２０が押下されることにより、電源がオンとなり、起動を開始する。
【００３６】
１．４．２．内蔵モードでの動作
本実施の形態に係る半導体メモリーカードドライブ１１０が、ＡＴＸ電源端子１４０から電源が供給される場合（即ち、内蔵モードの場合）の動作を、図７を用いて説明する。
【００３７】
まず、ＡＴＸ電源端子１４０にＰＣ１００からのＡＴＸ電源ケーブルが接続された状態で、ＰＣ１００の電源がオンされると、ＡＴＸ電源端子１４０より半導体メモリーカードドライブ１１０に電源電圧が供給される（Ｓ７００）。ＡＴＸ電源端子１４０から電源電圧が投入されると、レギュレータ１６０がオンし（Ｓ７０１）、フリップフロップ２３０に所定の電圧が供給される。その際、ＡＴＸ電源端子１４０の電圧により、スイッチ素子２２０がオンし（Ｓ７０２）、第３のコンデンサ２１０が第２のコンデンサ２００に並列に接続される。
【００３８】
この際、ＣＬＲ端子に入力される「Ｈ」の信号の入力タイミングは、第１の抵抗１７０と第１のコンデンサ１８０により形成される第１のＲＣ回路の第１の時定数αによって決定される。一方、ＰＲＥ端子に入力される「Ｈ」の信号の入力タイミングは、第２の抵抗１９０、第２のコンデンサ２００および第３のコンデンサ２１０により形成される第２のＲＣ回路の第３の時定数β’によって決定される。第１の時定数αと第３の時定数β´は、α＜β’の関係を満たしているので、フリップフロップ２３０のＣＬＲ端子に先に「Ｈ」の信号が入力される。よって、フリップフロップ２３０の出力端子Ｑから「Ｈ」が出力される（Ｓ７０３）。これにより、半導体メモリーカードドライブの主要回路３００へ駆動電圧が供給され、半導体メモリーカードドライブ１１０は起動する（Ｓ７０４）。
【００３９】
このように、半導体メモリーカードドライブ１１０にＡＴＸ電源を供給した場合、電源識別装置１の動作により、初期状態において半導体メモリーカードドライブ１１０の電源はオンの状態となる。
【００４０】
１．５．まとめ
本実施の形態の電源識別装置１は、ＤＣジャック１３０にＡＣ電源が接続されたか、若しくはＡＴＸ電源端子１４０にＡＴＸ電源が接続されたかにより、フリップフロップ２３０のＣＬＲ端子とＰＲＥ端子の夫々に接続されるＲＣ回路の時定数の大小関係を変化させる。このように、夫々のＲＣ回路の時定数の大小関係を変化させることにより、フリップフロップ２３０のＣＬＲ端子とＰＲＥ端子の夫々に入力する「Ｈ」の信号の入力タイミングの前後関係を変化させる。
【００４１】
このように、ＣＬＲ端子とＰＲＥ端子の夫々に入力する「Ｈ」の信号の入力タイミングの前後関係を変化させることによって、本実施の形態に係る電源識別装置１は、半導体メモリーカードドライブ１１０が有する２種類の電源入力端子（ＤＣジャック１３０およびＡＴＸ電源端子１４０）のいずれから電源が供給されるのかに応じて、半導体メモリーカードドライブ１１０の初期状態のオンオフを制御している。
【００４２】
[実施の形態２]
２．１．電源識別装置の構成
図８は、本発明の実施の形態２に係る、半導体メモリーカードドライブ１１０に組み込まれる電源識別装置２０１の回路図である。実施の形態２に係る電源識別装置２０１は、実施の形態１に係る電源識別装置１と略同様の構成を有して略同様の動作を行う。従って、同一部位には同一符号を付して説明を省略し、両者の差異を中心に説明する。
【００４３】
実施の形態２に係る電源識別装置２０１では、実施の形態１に係る電源識別装置１における第１の抵抗１７０及び第１のコンデンサ１８０の代わりに、第１の遅延ＩＣ素子１８２が設けられている。また、第２の抵抗１９０及び第２のコンデンサ２００の代わりに、第２の遅延ＩＣ素子２０２が設けられている。更に、第２の遅延ＩＣ素子２０２の出力には、第３の抵抗１９２、第３のコンデンサ２１０及びスイッチ素子２２０が直列に接続されている。スイッチ素子２２０の一端はグラウンド（ＧＮＤ）に接地している。
【００４４】
第１の遅延ＩＣ素子１８２は、入力される電圧を第１の遅延時間ｔ１だけ遅延させて出力する遅延素子である。同様に、第２の遅延ＩＣ素子２０２は、入力される電圧を第２の遅延時間ｔ２だけ遅延させて出力する遅延素子である。よって、第１の遅延ＩＣ素子１８２は、レギュレータ１６０の出力電圧を第１の遅延時間ｔ１だけ遅延させてフリップフロップ２３０のＣＬＲ端子に入力し、第２の遅延ＩＣ素子２０２は、レギュレータ１６０の出力電圧を第２の遅延時間ｔ２だけ遅延させてフリップフロップ２３０のＰＲＥ端子に入力する。本実施の形態に係る電源識別装置２０１では、ｔ２＜ｔ１となるように、夫々の遅延ＩＣ素子において遅延時間が設定されている。
【００４５】
スイッチ素子２２０が閉じられた（オンした）際には、第３の抵抗１９２及び第３のコンデンサ２１０は、第４の時定数γを有するＲＣ回路を形成する。第３の抵抗１９２及び第３のコンデンサ２１０は、第４の時定数γを有することにより、所定の遅延時間（以下、第３の遅延時間ｔ３と言う。）だけ、入力される電圧を遅延させて出力する。
【００４６】
そうすると、本実施の形態に係る電源識別装置２０１において、スイッチ素子２２０が閉じられた（オンした）際には、レギュレータ１６０の出力電圧は、フリップフロップ２３０のＰＲＥ端子に対して、第２の遅延ＩＣ素子２０２、並びに、第３の抵抗１９２及び第３のコンデンサ２１０により、第２の遅延時間ｔ２と第３の遅延時間ｔ３の和（ｔ２＋ｔ３）だけ遅延させられて入力する。このとき、前述のように、レギュレータ１６０の出力電圧は、フリップフロップ２３０のＣＬＲ端子に対しては、第１の遅延ＩＣ素子１８２により、第１の遅延時間ｔ１だけ遅延させられて入力する。
【００４７】
ここで、本実施の形態に係る電源識別装置２０１では、「ｔ１＜ｔ２＋ｔ３」となるように、夫々の遅延ＩＣ素子における遅延時間及び第４の時定数γが設定されている。
【００４８】
２．２．電源識別装置の動作
以上のように構成された、本実施の形態に係る半導体メモリーカードドライブ１１０の電源識別装置２０１について、その動作を説明する。
【００４９】
２．２．１．外付けモードでの動作
まず、半導体メモリーカードドライブ１１０のＤＣジャック１３０にＡＣ電源ケーブルが接続されてＡＣ電源が供給される際には、ＣＬＲ端子に入力される「Ｈ」の信号の入力タイミングは、第１の遅延ＩＣ素子１８２による第１の遅延時間ｔ１によって決定される。一方、ＰＲＥ端子に入力される「Ｈ」の信号の入力タイミングは、第２の遅延ＩＣ素子２０２による第２の遅延時間ｔ２によって決定される。第１の遅延時間ｔ１と第２の遅延時間ｔ２は、ｔ２＜ｔ１の関係を満たしているので、フリップフロップ２３０のＰＲＥ端子に先に「Ｈ」の信号が入力される。よって、フリップフロップ２３０の出力端子Ｑから「Ｌ」が出力される。出力端子ＱからのＱ出力が「Ｌ」であるため、半導体メモリーカードドライブの主要回路３００へ駆動電圧は０Ｖであり、よって、半導体メモリーカードドライブ１１０の初期状態は電源オフの状態となる。
【００５０】
その後、半導体メモリーカードドライブ１１０の電源スイッチ１２０が押されると、フリップフロップ２３０のＣＬＫ端子にパルス信号が入力され、これにより、フリップフロップ２３０の出力端子ＱからのＱ出力は、「Ｌ」から、レギュレータ１６０から出力される電圧「Ｈ」に切り替えられる。このことにより、半導体メモリーカードドライブ１１０の主要回路３００へ駆動電圧が供給され、半導体メモリーカードドライブが起動する。
【００５１】
２．２．２．内蔵モードでの動作
半導体メモリーカードドライブ１１０のＡＴＸ電源端子１４０にＡＴＸ電源ケーブルが接続されてＰＣ１００からの電源が供給される際には、ＣＬＲ端子に入力される「Ｈ」の信号の入力タイミングは、第１の遅延ＩＣ素子１８２による第１の遅延時間ｔ１によって決定される。一方、ＰＲＥ端子に入力される「Ｈ」の信号の入力タイミングは、ＡＴＸ電源端子１４０から電源電圧が供給されてスイッチ素子２２０がオンすることにより、第２の遅延ＩＣ素子２０２、並びに、第３の抵抗１９２及び第３のコンデンサ２１０による、第２の遅延時間ｔ２と第３の遅延時間ｔ３の和（ｔ２＋ｔ３）によって決定される。第１の遅延時間ｔ１、並びに、第２及び遅延時間ｔ２及び第３の遅延時間ｔ３は、ｔ１＜ｔ２＋ｔ３の関係を満たしているので、フリップフロップ２３０のＣＬＲ端子に先に「Ｈ」の信号が入力される。よって、フリップフロップ２３０の出力端子Ｑから「Ｈ」が出力され、これにより、半導体メモリーカードドライブの主要回路３００へ駆動電圧が供給され、半導体メモリーカードドライブ１１０は起動する。
【００５２】
２．３．まとめ
本実施の形態の電源識別装置２０１は、ＤＣジャック１３０にＡＣ電源が接続されたか、若しくはＡＴＸ電源端子１４０にＡＴＸ電源が接続されたかにより、フリップフロップ２３０のＣＬＲ端子とＰＲＥ端子の夫々に接続される遅延素子の遅延時間の大小関係を変化させる。このように、夫々の遅延素子の遅延時間の大小関係を変化させることにより、フリップフロップ２３０のＣＬＲ端子とＰＲＥ端子の夫々に入力する「Ｈ」の信号の入力タイミングの前後関係を変化させる。
【００５３】
このように、ＣＬＲ端子とＰＲＥ端子の夫々に入力する「Ｈ」の信号の入力タイミングの前後関係を変化させることによって、本実施の形態に係る電源識別装置２０１は、半導体メモリーカードドライブ１１０が有する２種類の電源端子（ＤＣジャック１３０およびＡＴＸ電源端子１４０）のいずれから電源が供給されるのかに応じて、半導体メモリーカードドライブ１１０の初期状態のオンオフを制御している。
【００５４】
[実施の形態３]
３．１．電源識別装置及びＱ出力判定部の構成
前述の、図５に示す実施の形態１及び図８に示す実施の形態２の電源識別装置におけるフリップフロップ２３０では、出力端子ＱのＱ出力が「Ｈ」であるということは、半導体メモリーカードの主要回路３００へ供給されるべき電圧が出力されていることを示し、フリップフロップ２３０の出力端子ＱのＱ出力が「Ｌ」であるということは、ゼロ出力であることを示していた。本発明の思想は、フリップフロップ２３０の出力端子Ｑがこのような「Ｈ」（即ち、所定の電圧）と「Ｌ」（即ち、０Ｖの電圧）を出力する回路においてのみ、実現されることが限定されるものではない。
【００５５】
即ち、フリップフロップ２３０の出力端子Ｑが、所定の閾値より大きい電圧と、その所定の閾値より小さい電圧とを、出力し分けるものであれば、以下に説明する実施の形態３に係る電源識別装置も、本発明の思想を実現し得る。
【００５６】
図９（１）は、本発明の実施の形態３に係る、半導体メモリーカードドライブ１１０に組み込まれる電源識別装置１’の回路図である。図９（１）に示す実施の形態３に係る電源識別装置１’は、図５に示す実施の形態１に係る電源識別装置１に対して、フリップフロップ２３０のＱ出力を判定するＱ出力判定部３０４が設けられたものである。Ｑ出力判定部３０４には、フリップフロップ２３０の出力端子ＱのＱ出力と、ＤＣジャック１３０又はＡＴＸ電源端子１４０からの電圧とが入力する。その他の構成及び動作については、実施の形態３に係る電源識別装置１’は、実施の形態１に係る電源識別装置１と同様の構成を有して同様の動作を行う。従って、以下では、Ｑ出力判定部３０４の構成及び動作を中心に説明する。
【００５７】
図９（１）に示す、実施の形態３に係る電源識別装置１’のＱ出力判定部３０４は、Ｎチャネルタイプの第１のＦＥＴ３１０、Ｐチャネルタイプの第２のＦＥＴ３２０、第４の抵抗３３０、及び第４の抵抗３４０から構成される。
【００５８】
実施の形態３に係る電源識別装置１’のフリップフロップ２３０のＱ出力は、第１のＦＥＴ３１０のゲートに接続されている。第４の抵抗３３０、第５の抵抗３４０、及び第１のＦＥＴ３１０は、ＤＣジャック１３０又はＡＴＸ電源端子１４０の出力と、グラウンド（ＧＮＤ）との間で、直列に接続されている。ここで、第１のＦＥＴ３１０のドレインが第５の抵抗３４０の一端と接続し、第１のＦＥＴ３１０のソースがグラウンド（ＧＮＤ）に接地するように、第１のＦＥＴ３１０は配置されている。
【００５９】
また、第４の抵抗３３０と第５の抵抗３４０との間のノードが第２のＦＥＴ３２０のゲートに接続し、ＤＣジャック１３０又はＡＴＸ電源端子１４０の出力が第２のＦＥＴ３２０のソースに接続し、更に、第２のＦＥＴ３２０のドレインが、半導体メモリーカードドライブの主要回路３００に接続するように、第２のＦＥＴ３２０が設置されている。この第２のＦＥＴ３２０は、ＤＣジャック１３０又はＡＴＸ電源端子１４０からの電源の供給を、半導体メモリーカードドライブの主要回路３００へ導通する又は遮断する素子である。
【００６０】
Ｎチャネルタイプの第１のＦＥＴ３１０は、ゲート・ソース間電圧が所定の閾値（第１の閾値）よりも高ければドレイン・ソース間が導通し、ゲート・ソース間電圧がその第１の閾値よりも低ければドレイン・ソース間が導通しないように構成されている。これに合わせて、フリップフロップ２３０の出力端子Ｑは、Ｑ出力として「Ｈ」を出力する際には上記第１の閾値よりも高い電圧を出力し、Ｑ出力として「Ｌ」を出力する際には上記第１の閾値よりも低い電圧を出力するように、設定されている。
【００６１】
また、Ｐチャネルタイプの第２のＦＥＴ３２０は、ソース・ゲート間電圧が別の所定の閾値（第２の閾値）よりも高ければソース・ドレイン間が導通し、ソース・ゲート間電圧がその第２の閾値よりも低ければソース・ドレイン間が導通しないように構成されている。これに合わせて、第１のＦＥＴ３１０のドレイン・ソース間が導通する際、第４の抵抗３３０と第５の抵抗３４０に、ＤＣジャック１３０又はＡＴＸ電源端子１４０の出力電圧がかかり、よって第２のＦＥＴ３２０のソース・ゲート間には、第４の抵抗３３０と第５の抵抗３４０とのうちの第４の抵抗３３０による分圧電圧がかかるように、設定されている。更に、この抵抗分圧による電圧は、上記第２の閾値よりも大きくなるように設定されている。
【００６２】
３．２．電源識別装置及びＱ出力判定部の動作
以上のように構成された、本実施の形態に係る電源識別装置１’のＱ出力判定部３０４について、その動作を説明する。
【００６３】
３．２．１．フリッブフロップの出力端子ＱのＱ出力が「Ｈ」である場合
この場合の「Ｈ」の電圧により、前述のように、第１のＦＥＴ３１０のゲート・ソース間に第１の閾値よりも高い電圧がかかることになる。このとき、第１のＦＥＴ３１０のドレイン・ソース間が導通する。この導通により、第２のＦＥＴ３２０のソース・ゲート間には、ＤＣジャック１３０又はＡＴＸ電源端子１４０の出力電圧の、第４の抵抗３３０と第５の抵抗３４０とのうちの第４の抵抗３３０による分圧電圧がかかる。この抵抗分圧による電圧は、上記第２の閾値よりも大きいものであり、よって第２のＦＥＴ３２０のソース・ドレイン間が導通する。このことにより、半導体メモリーカードドライブ主要回路３００に、ＤＣジャック１３０又はＡＴＸ電源端子１４０の電源電圧が供給される。
【００６４】
このように、本実施の形態に係る電源識別装置１’では、フリップフロップ２３０の出力端子Ｑが「Ｈ」の電圧として、第１のＦＥＴ３１０をオン状態にする閾値電圧より高い電圧を出力するのであれば、半導体メモリーカードドライブ主要回路３００には、ＤＣジャック１３０又はＡＴＸ電源端子１４０からの電源電圧が供給されることになる。
【００６５】
なお、初期状態でフリッブフロップの出力端子ＱのＱ出力が「Ｈ」であるということは、実施の形態１及び２で説明したように、電源識別装置１’に対してＡＴＸ電源端子１４０からの電源電圧が供給されているということであるから、半導体メモリーカードドライブ主要回路３００には、ＡＴＸ電源端子１４０からの電源電圧が供給される。
【００６６】
３．２．２．フリップフロップのＱ出力が「Ｌ」である場合
この場合の「Ｌ」の電圧により、前述のように、ゲート・ソース間に第１の閾値よりも低い電圧がかかることになる。このとき、ドレイン・ソース間は導通しない。そうすると、第４の抵抗３３０において電圧降下が発生せず、よって、第２のＦＥＴ３２０のソース・ゲート間には、何ら電圧がかからない。このとき、第２のＦＥＴ３２０のソース・ドレイン間は導通せず、半導体メモリーカードドライブ主要回路３００には何ら電圧が供給されない。
【００６７】
このように、本実施の形態に係る電源識別装置１’では、フリップフロップ２３０の出力端子Ｑが「Ｌ」の電圧として、第１のＦＥＴ３１０をオン状態にする閾値電圧より低い電圧を出力するのであれば、半導体メモリーカードドライブ主要回路３００には、ＤＣジャック１３０又はＡＴＸ電源端子１４０からの電源電圧が供給されないことになる。「Ｌ」の電圧は、第１のＦＥＴ３１０をオン状態にする閾値電圧より低ければよいから、必ずしも０Ｖでなくてもよい。
【００６８】
なお、初期状態でフリッブフロップの出力端子ＱのＱ出力が「Ｌ」であるということは、実施の形態１及び２で説明したように、電源識別装置１’に対してＤＣジャック１３０から電源電圧が供給され得る状態にあるいうことである。
【００６９】
従って、その後、半導体メモリーカードドライブ１１０の電源スイッチ１２０が押下されると、半導体メモリーカードドライブの主要回路３００における、電源スイッチ１２０のオンオフ状態を検知する検知部３０２がパルス信号を発する。そのパルス信号は、フリップフロップ２３０のＣＬＫ端子に入力される。フリップフロップ２３０は、ＣＬＫ端子にパルス信号が入力されると、出力端子ＱからのＱ出力を「Ｌ」から「Ｈ」に切り替える。このことにより、半導体メモリーカードドライブの主要回路３００へ電源電圧が供給される。
【００７０】
３．３．まとめ
以上のように、本実施の形態では、フリップフロップ２３０のＣＬＲ端子とＰＲＥ端子の夫々に入力する「Ｈ」の信号のタイミングの前後関係により、Ｑ出力として「Ｈ」の電圧又は「Ｌ」の電圧を出力するフリップフロップ２３０を備える電源識別装置１’に対して、Ｑ出力の電圧と第１の閾値との大小関係によって、電源電圧を出力する又は出力しないＱ出力判定部３０４を設ける。このようにすることにより、フリップフロップ２３０の出力端子Ｑの出力する電圧が、０Ｖ又は所定値の電圧の２値に限定されなくてもよいことになる。
【００７１】
なお、図９（２）に示す電源識別装置２０１’のように、Ｑ出力判定部３０４が、図８に示す実施の形態２に係る電源識別装置２０１に対して設けられても、図９（１）に示す電源識別装置１’と同様の効果及び利点を得ることができる。
【００７２】
また、Ｑ出力判定部３０４における第１のＦＥＴ３１０及び第２のＦＥＴ３２０として、必ずしもＦＥＴを用いる必要はなく、トランジスタやＬＳＩであっても、本実施の形態に係るＱ出力判定部を構成することができる。
【００７３】
[その他の実施の形態]
本発明の技術的思想は、前述の実施の形態１乃至実施の形態３によってのみ実現されるものではなく、他の様々な実施の形態によっても実現され得る。
【００７４】
例えば、実施の形態２に係る電源識別装置２０１では、第３の抵抗１９２、第３のコンデンサ２１０及びスイッチ素子２２０が設けられているが、これらの代わりに、第２のスイッチ素子と、第３の遅延時間ｔ３だけ信号遅延を行う第３の遅延ＩＣ素子とが、第２の遅延ＩＣ素子２０２の出力とフリップフロップ２３０のＰＲＥ端子との間に、並列して接続されてもよい。この場合、ＤＣジャック１３０にＡＣ電源ケーブルが接続されてＡＣ電源が供給される際には、第２のスイッチ素子がオンとなり第２のスイッチ素子を介して電流が流れ、同時に第３の遅延ＩＣ素子には電流が流れないように構成され、ＡＴＸ電源端子１４０にＡＴＸ電源ケーブルが接続されてＰＣからの電源が供給される際には、第２のスイッチ素子がオフとなり第２のスイッチ素子を介しては電流が流れず、同時に第３の遅延ＩＣ素子に電流が流れるように構成される。このような構成でも、前述の実施の形態２に係る電源識別装置２０１と同様の効果及び利点を得られる。
【産業上の利用可能性】
【００７５】
本実施の形態にかかる電源識別装置は、２種類の電源端子のいずれから電源が供給されるかに応じて、出力状態を制御することができ、各種電子機器に組み込むことができ、有用である
【符号の説明】
【００７６】
１００・・・ＰＣ（パソコン、パーソナルコンピュータ）、１１０・・・半導体メモリーカードドライブ、１２０・・・電源スイッチ、１３０・・・ＤＣジャック、１４０・・・ＡＴＸ電源端子、１５０・・・ＵＳＢ端子、１６０・・・レギュレータ、１７０・第１の抵抗、１８０・・・第１のコンデンサ、１８２・・・第１の遅延ＩＣ素子、１９０・・・第２の抵抗、１９２・・・第３の抵抗、２００・・・第２のコンデンサ、２０２・・・第２の遅延ＩＣ素子、２１０・・・第３のコンデンサ、２２０・・・スイッチ素子、２３０・・・フリップフロップ、３００・・・半導体メモリーカードドライブの主要回路、３０２・・・検知部、３０４・・・Ｑ出力判定部、３１０・・・第１のＦＥＴ、３２０・・・第２のＦＥＴ、３３０・・・第４の抵抗、３４０・・・第５の抵抗。
【図１】
0005899491.tif 000002
【図２】
0005899491.tif 000003
【図３】
0005899491.tif 000004
【図４】
0005899491.tif 000005
【図５】
0005899491.tif 000006
【図６】
0005899491.tif 000007
【図７】
0005899491.tif 000008
【図８】
0005899491.tif 000009
【図９】
0005899491.tif 000010