(57)【特許請求の範囲】
【請求項１】
ノコギリ波を出力する数値制御発振器と、前記数値制御発振器が出力したノコギリ波又は当該ノコギリ波に基づいて得られた信号をデジタル信号からアナログ信号に変換するＤＡＣと、前記ＤＡＣによってアナログ信号に変換された信号が入力され、入力された信号のうち、前記ノコギリ波の基本周波数または整数倍の周波数の信号を通過させることで、当該周波数の正弦波を抽出するバンドパスフィルタと、を備え、前記バンドパスフィルタはそれぞれ異なる周波数の信号を抽出する複数のバンドパスフィルタが並列に配置された構成を備えている、ダイレクトデジタルシンセサイザと、
前記数値制御発振器が生成した信号又はそれに基づく信号とリファレンス信号との位相を比較して、比較結果を前記数値制御発振器に出力する位相比較器と、
を備え、
前記数値制御発振器は、前記比較結果に基づいて前記ノコギリ波を出力し、
前記複数のバンドパスフィルタの出力する信号及び当該信号に基づく信号のうち少なくとも一方の信号を基準周波数信号とし、
前記リファレンス信号は、ＧＮＳＳの衛星からの信号に基づいて設定されている、
ことを特徴とする基準周波数発生装置。
【請求項２】
請求項１に記載の基準周波数発生装置であって、
前記数値制御発振器が出力したノコギリ波を三角波に変換する波形変換部を備えることを特徴する基準周波数発生装置。
【請求項３】
請求項２に記載の基準周波数発生装置であって、
前記波形変換部は、ノコギリ波の半周期分に排他的論理和の演算を行うことで、当該半周期分を反転させる回路を含むことを特徴とする基準周波数発生装置。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載の基準周波数発生装置であって、
前記バンドパスフィルタが出力する正弦波又はこの正弦波に基づく信号をリファレンス信号とする後段位相同期回路を備え、
前記後段位相同期回路は、前記バンドパスフィルタが出力する正弦波又はこの正弦波に基づく信号と同期した信号を出力する電圧制御発振器を備え、
前記電圧制御発振器が出力する信号を基準周波数信号とすることを特徴とする基準周波数発生装置。
【請求項５】
数値制御発振器にノコギリ波を生成させるノコギリ波生成工程と、
前記数値制御発振器が出力したノコギリ波又は当該ノコギリ波に基づいて得られた信号をデジタル信号からアナログ信号に変換するアナログ変換工程と、
前記アナログ変換工程によってアナログ信号に変換された信号のうち、前記ノコギリ波の基本周波数または整数倍の信号をそれぞれに通過させる複数のバンドパスフィルタを適用することで、複数の周波数の正弦波を抽出する正弦波抽出工程と、
前記ノコギリ波生成工程において生成された信号又はそれに基づく信号とリファレンス信号との位相を比較して、比較結果を前記数値制御発振器に出力する位相比較工程と、
を含み、
前記リファレンス信号は、ＧＮＳＳの衛星からの信号に基づいて設定されている、
ことを特徴とする正弦波出力方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主要には、所定の周波数の正弦波を出力可能なダイレクトデジタルシンセサイザに関する。
【背景技術】
【０００２】
従来から、図８（ａ）に示すように、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）と、ＲＯＭと、ＬＰＦ（Ｌｏｗ−ｐａｓｓ  Ｆｉｌｔｅｒ）と、を備えたＤＤＳ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ）が知られている。【０００３】
ＮＣＯは、所定の周波数のノコギリ波を出力する。ＲＯＭは、ＮＣＯの出力値（ノコギリ波の位相）と、この出力値に対応付けて設定された正弦波の振幅（変位）と、をテーブルとして記憶している。このテーブルに基づいて変換を行うことにより、ノコギリ波を正弦波に変換することができる。そして、この正弦波は、ＬＰＦにより高周波成分が取り除かれた後に出力される。【０００４】
特許文献１は、上記ＮＣＯと同等の構成の積算回路部と、乗算回路部と、誤差補正部と、を備える。乗算回路部は、乗算回路部が出力するノコギリ波に所定の演算を行うことにより、このノコギリ波を放物線状の信号に変換する。誤差補正部は、予め記憶装置に記憶された正弦波の理想的な波形に基づいて、乗算回路部から得られた放物線状の信号を補正する。これにより、正弦波を生成することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−４５６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、図８（ａ）に示した構成のＤＤＳは、高分解能なＮＣＯを用いた場合、ＮＣＯの性能を十分に発揮させるためには、ノコギリ波の位相と正弦波の変位との対応関係を多数記憶させる必要がある。この場合、記憶容量の大きなＲＯＭが必要となるので、ＲＯＭのサイズが大きくなり、装置の小型化の妨げとなってしまう。【０００７】
また、特許文献１が開示するＤＤＳは、上記のテーブルを記憶しなくても良いが、複数の周波数の正弦波を出力するためには、正弦波の理想的な波形を複数記憶する（又は演算によってそれらを求める）必要がある。そのため、このＤＤＳは、大型のＲＯＭが必要になったり、演算量が多くなったりすることが考えられる。また、高分解能なＮＣＯを用いた場合、ノコギリ波から放物線状の信号に変換する際の演算量も多くなるため、ＣＰＵに負担が掛かることが考えられる。【０００８】
本発明は以上の事情に鑑みてされたものであり、その目的は、テーブル等を記憶するＲＯＭを備えず、かつ演算量も抑えることで、コンパクト化及び低コスト化を達成したＤＤＳを提供することにある。
【課題を解決するための手段及び効果】
【０００９】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１０】
本発明の第１の観点によれば、以下の構成のダイレクトデジタルシンセサイザが提供される。即ち、このダイレクトデジタルシンセサイザは、数値制御発振器と、ＤＡＣと、バンドパスフィルタと、を備える。前記数値制御発振器は、ノコギリ波を出力する。前記ＤＡＣは、前記数値制御発振器が出力したノコギリ波又は当該ノコギリ波に基づいて得られた信号をデジタル信号からアナログ信号に変換する。前記バンドパスフィルタは、前記ＤＡＣによってアナログ信号に変換された信号が入力され、入力された信号のうち、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波を抽出する。
【００１１】
これにより、従来ＤＤＳで用いられていたテーブル記憶用のＲＯＭを備えることなく、かつ演算量を抑えつつ正弦波を出力することができる。従って、ＤＤＳをコンパクトにすることができるとともに、製造コストを抑えることができる。また、通過させる周波数帯（通過領域）の異なるバンドパスフィルタを使い分けることにより、ノコギリ波と同じ周波数の正弦波だけでなく、様々な周波数の正弦波を出力することができる。
【００１２】
前記のダイレクトデジタルシンセサイザにおいては、前記数値制御発振器が出力したノコギリ波を三角波に変換する波形変換部を備えることが好ましい。
【００１３】
これにより、三角波と正弦波は波形が似ているので、三角波と同じ周波数の正弦波を出力する場合、基となる三角波を有効に活用して（信号強度をあまり落とすことなく）正弦波を出力することができる。
【００１４】
前記のダイレクトデジタルシンセサイザにおいては、前記波形変換部は、ノコギリ波の半周期分に排他的論理和の演算を行うことで、当該半周期分を反転させる回路を含むことが好ましい。
【００１５】
これにより、簡単な構成でノコギリ波を三角波に変換することができる。
【００１６】
前記のダイレクトデジタルシンセサイザにおいては、以下の構成とすることが好ましい。即ち、第１バンドパスフィルタ及び第２バンドパスフィルタが含まれる複数の前記バンドパスフィルタが並列に配置されている。前記第１バンドパスフィルタと前記第２バンドパスフィルタとで、出力する信号の周波数が異なる。
【００１７】
これにより、周波数の異なる複数の信号を同時に生成することができる。従って、接続先の機器の仕様変更や、機器の台数の変化等に柔軟に対応することができる。
【００１８】
本発明の第２の観点によれば、以下の構成の基準周波数発生装置が提供される。即ち、この基準周波数発生装置は、前記のダイレクトデジタルシンセサイザと、位相比較部と、を備える。位相比較部は、前記数値制御発振器が生成した信号又はそれに基づく信号と、リファレンス信号と、の位相を比較し、比較結果を出力する。また、前記数値制御発振器は、前記比較結果に基づいてノコギリ波を出力する。前記バンドパスフィルタの出力する信号及び当該信号に基づく信号のうち少なくとも一方の信号を基準周波数信号とする。
【００１９】
これにより、ＰＬＬ回路が形成されるので、ＮＣＯは、リファレンス信号と同期したノコギリ波を出力することができる。従って、高精度な基準周波数信号を出力することができる。
【００２０】
前記の基準周波数発生装置においては、以下の構成とすることが好ましい。即ち、前記バンドパスフィルタが出力する正弦波又はこの正弦波に基づく信号をリファレンス信号とする後段位相同期回路を備える。前記後段位相同期回路は、前記バンドパスフィルタが出力する正弦波又はこの正弦波に基づく信号と同期した信号を出力する電圧制御発振器を備える。前記電圧制御発振器が出力する信号を基準周波数信号とする。
【００２１】
これにより、デジタル信号に現れるジッタが除去済みであるアナログ信号によるＰＬＬ回路（後段位相同期回路）が形成されるので、安定した基準周波数信号を出力することができる。
【００２２】
本発明の第３の観点によれば、以下の正弦波出力方法が提供される。即ち、この正弦波出力方法は、ノコギリ波生成工程と、アナログ変換工程と、正弦波抽出工程と、を含む。前記ノコギリ波生成工程は、数値制御発振器にノコギリ波を生成させる。前記アナログ変換工程は、前記数値制御発振器が出力したノコギリ波又は当該ノコギリ波に基づいて得られた信号をデジタル信号からアナログ信号に変換する。前記正弦波抽出工程は、前記アナログ変換工程によってアナログ信号に変換された信号のうち、一定範囲の周波数の信号を通過させるバンドパスフィルタを適用することで、所定の周波数の正弦波を抽出する。
【００２３】
これにより、通過させる周波数帯（通過領域）の異なるバンドパスフィルタを使い分けることにより、ノコギリ波と同じ周波数の正弦波だけでなく、様々な周波数の正弦波を出力することができる。また、従来ＤＤＳで用いられていたテーブル記憶用のＲＯＭを備えることなく正弦波を出力することができる。従って、ＤＤＳをコンパクトにすることができるとともに、製造コストを抑えることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る基準周波数発生装置の構成を示すブロック図。
【図２】ノコギリ波から三角波へ変換される仕組みを説明する図。
【図３】ノコギリ波の周波数の整数倍の正弦波が得られる様子を示すグラフ。
【図４】第１変形例に係る基準周波数発生装置の構成を示すブロック図。
【図５】第２変形例に係る基準周波数発生装置の構成を示すブロック図。
【図６】デジタル信号とアナログ信号の違いを示すグラフ。
【図７】第３変形例に係る基準周波数発生装置の構成を示すブロック図。
【図８】従来のＤＤＳの構成と本発明のＤＤＳの構成とを比較する図。
【発明を実施するための形態】
【００２５】
次に発明の実施の形態について説明する。図１は、本発明の一実施形態に係る基準周波数発生装置１０を概略的に示したブロック図である。基準周波数発生装置１０は、接続されるユーザ側の機器に基準周波数信号を提供するためのものである。基準周波数発生装置１０が基準周波数信号を供給する対象としては、例えば、携帯電話の基地局、地上デジタル放送の送信局及びＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）通信設備等がある。
【００２６】
本実施形態の基準周波数発生装置１０は、ＧＰＳ受信機２１と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路３１と、ＤＤＳ（ダイレクトデジタルシンセサイザ）３２と、を備えている。
【００２７】
ＧＰＳ受信機２１には、基準周波数発生装置１０の外部に設置されたＧＰＳアンテナ１１が接続されている。ＧＰＳ受信機２１は、このＧＰＳアンテナ１１が受信した測位用信号に基づいて測位計算を行うことで、リファレンス信号（１秒に１回のパルス信号）を生成する。このリファレンス信号は、協定世界時（ＵＴＣ）の１秒に正確に同期するように適宜較正されている。
【００２８】
次に、ＰＬＬ回路３１について説明する。ＰＬＬ回路３１は、図１に示すように、位相比較器（位相比較部）２２と、ループフィルタ２３と、ＮＣＯ（数値制御発振器）２４と、分周器２５と、で構成されている。このＰＬＬ回路３１では、ＧＰＳ受信機２１が出力したリファレンス信号と、ＮＣＯ２４が出力した信号を分周した信号と、の位相比較を行い、当該比較結果に基づいてＮＣＯ２４が出力する信号の周波数が調整される。以下、ＰＬＬ回路３１を構成する各機器について詳細に説明する。
【００２９】
位相比較器２２には、前記リファレンス信号と、ＮＣＯ２４が出力した信号を分周した信号と、が入力される。位相比較器２２は、これらの信号の位相を比較して位相差を求め、その位相差に基づく信号（位相差信号）を出力するように構成されている。この位相差信号は、ループフィルタ２３へ出力される。
【００３０】
ループフィルタ２３は、位相比較器２２から入力される位相差信号の高周波成分の遮断及び雑音の除去を行うためのローパスフィルタとして構成されている。ループフィルタ２３で高周波成分の遮断及び雑音の除去が行われた位相差信号は、ＮＣＯ２４へ出力される。
【００３１】
ＮＣＯ２４は、基準周波数信号の基となる信号を出力するためのデジタル制御発振器である。ＮＣＯ２４は、図略のレジスタと加算器とを備えている。ＮＣＯ２４は、加算器及びレジスタにより、出力値が徐々に増大するとともに、所定の周期で出力値が０に戻る信号（ノコギリ波、後述の図６（ａ）等を参照）を出力する。なお、以下の説明ではＮＣＯ２４の出力値を、その周期的な変化に着目して、特に「ノコギリ波の位相」と呼ぶことがある。
【００３２】
また、ＮＣＯ２４には、ループフィルタ２３から位相差信号が入力されている。ＮＣＯ２４は、この位相差信号に基づいて、リファレンス信号と、ＮＣＯ２４が出力する信号を分周した信号と、の間の位相差を無くすようにノコギリ波を生成する。ノコギリ波は、ＤＤＳ３２が備える後述の波形変換回路（波形変換部）２６と、分周器２５と、へ出力される。
【００３３】
分周器２５は、ＮＣＯ２４から出力された信号を分周して高い周波数から低い周波数に変換し、得られた信号（位相比較用信号）を位相比較器２２へ出力するように構成されている。例えば、基準周波数信号が１０ＭＨｚである場合、分周器２５は、この１０ＭＨｚの信号を分周比１／１０００００００で分周して、１Ｈｚの位相比較用信号を生成する。そして、この位相比較用信号は、タイミング信号として出力端子から外部のユーザ側のシステムへと出力されるとともに、位相比較器２２へ出力される。
【００３４】
以上に説明した構成によって、ＰＬＬ回路３１のループが構成される。例えば、経時変化や周囲の温度変化及び電源電圧等に起因して、ＮＣＯ２４の加算器が積算を行うタイミングが変わってしまったとする。この場合、ＮＣＯの出力するノコギリ波の位相が変化し、安定した基準周波数信号が出力できなくなる。しかしながら、ＰＬＬ回路３１は、ＧＰＳ受信機２１から入力される正確な１ＰＰＳ信号に基づいて、ノコギリ波の位相のズレがなくなるようにＮＣＯ２４をデジタル制御している。従って、上記のように加算器が積算を行うタイミングが変わった場合であっても、基準周波数発生装置１０から出力される基準周波数を高精度に保つことができる。
【００３５】
次に、ＤＤＳ３２について説明する。ＤＤＳ３２は、図１に示すように、ＮＣＯ２４と、波形変換回路２６と、ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）２７と、ＢＰＦ（Ｂａｎｄ−ｐａｓｓ  Ｆｉｌｔｅｒ、バンドパスフィルタ）２８と、から構成されている。なお、ＮＣＯ２４は、ＰＬＬ回路３１とＤＤＳ３２との両方の構成要素となる機器である。
【００３６】
波形変換回路２６は、ＮＣＯ２４が生成したノコギリ波の後半の半周期分を反転させることにより、ノコギリ波を三角波に変換する回路である。以下、図２を参照して、この波形変換回路２６について具体的に説明する。図２は、ノコギリ波から三角波へ変換される仕組みを説明する図である。なお、説明を単純にするために、図２に示す例では８段階の出力値でノコギリ波の１周期が表現されているが、通常は、より多段階のデータでノコギリ波が表現される。
【００３７】
図２（ａ）に示す表の「変換前」の列には、ＮＣＯ２４が出力するノコギリ波の位相の変化が３ビットの２進数で記されている。この表に示すように、ノコギリ波は出力値を１ずつ増加させる波形を示すことが分かる（図２（ｂ）の左側のグラフを参照）。波形変換回路２６は、このノコギリ波の後半部分（ｄ５〜ｄ８）に対して「１１１」との排他的論理和をとるように構成された論理回路である。排他的論理和をとることにより、図２（ａ）の右側の「変換後」の列に記されているように、後半部分の出力値がビット反転する。
【００３８】
以上のようにして、前半部分（ｄ１〜ｄ４）は徐々に出力値が大きくなり、後半部分（ｄ５〜ｄ８）は徐々に出力値が小さくなる三角波を得ることができる（図２（ｂ）の右側のグラフを参照）。なお、波形変換回路２６は、本発明に必須ではなく、ＮＣＯ２４が出力したノコギリ波が直接ＤＡＣ２７へ出力される構成であっても良い。波形変換回路２６が出力した三角波は、ＤＡＣ２７へ出力される。
【００３９】
ＤＡＣ２７は、波形変換回路２６から入力された三角波をデジタル信号からアナログ信号へ変換する。ＤＡＣ２７がアナログ信号へ変換した三角波は、ＢＰＦ２８へ出力される。
【００４０】
ＢＰＦ２８は、所定の周波数帯（通過帯域）の信号のみを通過させ、それ以外の周波数の信号を通過させない構成のフィルタである。また、三角波は、ある正弦波と、その奇数倍音を重ね合わせた波であることが知られている。一方、ノコギリ波は、ある正弦波と、その偶数倍音及び奇数倍音を重ね合わせた波であることが知られている。従って、ＤＡＣ２７から入力された三角波又はノコギリ波にＢＰＦ２８を適用することにより、通過帯域近傍の周波数の正弦波を抽出することができる。ＢＰＦ２８によって抽出された所定の周波数の正弦波は、出力端子を介して、基準周波数信号として外部の機器に供給される。
【００４１】
なお、ＢＰＦ２８を変更することにより、図３のグラフに示すように、ノコギリ波と同じ周波数の正弦波を抽出したり（図３（ａ））、ノコギリ波の２倍の周波数の正弦波を抽出したり（図３（ｂ））、ノコギリ波の４倍の周波数の正弦波を抽出したり（図３（ｃ））することができる。三角波についても同様にＢＰＦ２８を変更することで、奇数倍音となる正弦波を抽出することができる。以上のように、本発明のＤＤＳを用いることにより、ノコギリ波又は三角波の整数倍の周波数が設定された正弦波を抽出することができる。
【００４２】
以上に示したように、本実施形態のＤＤＳ３２は、ＮＣＯ２４と、ＤＡＣ２７と、ＢＰＦ２８と、を備える。ＮＣＯ２４は、ノコギリ波を出力する（ノコギリ波生成工程）。ＤＡＣ２７は、ＮＣＯ２４が出力したノコギリ波又は当該ノコギリ波に基づいて波形変換回路２６により変換された三角波信号をデジタル信号からアナログ信号に変換する（アナログ変換工程）。ＢＰＦ２８は、ＤＡＣ２７によってアナログ信号に変換された信号が入力され、入力された信号のうち、一定範囲の周波数の信号を通過させることで、所定の周波数の正弦波を抽出する（正弦波抽出工程）。
【００４３】
これにより、従来ＤＤＳで用いられていたテーブル記憶用のＲＯＭを備えることなく、かつ演算量を抑えつつ正弦波を出力することができる。従って、ＤＤＳをコンパクトにすることができるとともに、製造コストを抑えることができる。また、通過させる周波数帯（通過領域）の異なるＢＰＦ２８を使い分けることにより、ノコギリ波と同じ周波数の正弦波だけでなく、様々な周波数の正弦波を出力することができる。
【００４４】
次に、図４を参照して、第１変形例を説明する。図４は、第１変形例に係る基準周波数発生装置１０の構成を示すブロック図である。なお、第１変形例及び後述の第２変形例等の説明においては、前述の実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。また、以下の変形例では、上記の実施形態と異なり、波形変換回路２６を備えない構成（図８（ｃ））としているが、波形変換回路２６を備える構成（図８（ｂ）、上記実施形態と同じ構成）とすることもできる。
【００４５】
本変形例の基準周波数発生装置１０のＤＤＳ３３は、ＢＰＦ２８が並列に複数個並べられた構成である。そして、それぞれのＢＰＦ２８は、通過させる信号の周波数帯が互いに異なるようになっている。従って、このＤＤＳ３３では、ＢＰＦ２８が出力する正弦波の周波数を互いに異ならせることができる。
【００４６】
この構成により、周波数の異なる複数の基準周波数信号を同時に生成することができる。従って、接続先の機器の仕様変更、機器自体の変更、機器の台数の変更等に柔軟に対応することが可能な基準周波数発生装置１０が実現できる。
【００４７】
次に、図５及び図６を参照して、第２変形例を説明する。図５は、第２変形例に係る基準周波数発生装置１０の構成を示すブロック図である。図６は、デジタル信号とアナログ信号の違いを示すグラフである。
【００４８】
第２変形例の基準周波数発生装置１０は、上記実施形態の構成に加え、ＢＰＦ２８が出力する正弦波を用いた後段ＰＬＬ回路４０を備えている。この後段ＰＬＬ回路４０は、位相比較器４２と、ループフィルタ４３と、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、電圧制御発振器）４４と、で構成されている。
【００４９】
位相比較器４２及びループフィルタ４３は、上記で説明した位相比較器２２及びループフィルタ２３と略同様の構成である。また、ＶＣＯ４４は、外部から印加される電圧のレベルによって出力する周波数を変更可能な発振器である。
【００５０】
第２変形例では、図５に示すように、ＢＰＦ２８が出力した正弦波は、第１基準周波数信号として外部に出力されるとともに、位相比較器４２に出力される。位相比較器４２は、このＢＰＦが出力した信号と、ＶＣＯ４４が出力した信号と、の位相を比較し、比較結果をループフィルタ４３へ出力する。
【００５１】
ループフィルタ４３は、前記比較結果を示す信号の電圧レベルを時間的に平均化することで制御電圧信号に変換する。この制御電圧信号は、ＶＣＯ４４へ出力される。
【００５２】
ＶＣＯ４４は、この制御電圧信号に応じた周波数の信号を生成する。この信号は、第２基準周波数信号として外部に出力されるとともに、位相比較器４２及び分周器２５へ出力される。
【００５３】
位相比較器４２は、ＶＣＯ４４が出力した信号を用いて、上記の位相比較を行う。分周器２５は、上記実施形態と同様に、ＶＣＯ４４が出力した信号を分周して１Ｈｚの位相比較用信号を生成する。
【００５４】
このように、第２変形例では、ＮＣＯ２４が出力したデジタル信号を用いた位相比較が行われない。第２変形例では、ＢＰＦ２８が出力したアナログ信号を用いた位相比較が位相比較器４２で行われるとともに、ＶＣＯ４４が出力したアナログ信号を分周した信号を用いた位相比較が位相比較器２２で行われる。アナログ信号を用いて位相比較を行うことにより、デジタル信号に特有のジッタの影響がなくなるため、精度の良い位相比較が可能となる。
【００５５】
以下、デジタル信号に現れるジッタについて説明する。ＮＣＯ２４が生成するノコギリ波は、デジタル信号であるため、厳密には滑らかな波形ではない。ノコギリ波は、図６（ａ）に示すように、階段状の波形となっている。そのため、例えば、ノコギリ波の第１周期の中央における出力値と、第２周期の中央における出力値と、が同じ値を示さずに、一段異なってしまうことがある。このような信号のズレがジッタである。このジッタの影響によって、ＰＬＬ回路３１による同期制御の精度が少し低下してしまう。
【００５６】
一方、ＢＰＦ２８が出力する信号は、ＤＡＣ２７によって階段状の正弦波が補完されてアナログ信号となっているため、図６（ｂ）に示すように、滑らかな曲線となっている。従って、上記のデジタル信号に特有のジッタが発生しない。そのため、このＢＰＦ２８が出力する正弦波を用いて後段ＰＬＬ回路４０を形成することにより、同期制御の精度が低下することを防止できる。これは、同じアナログ信号であるＶＣＯ４４が出力する信号でも同様である。
【００５７】
次に、図７を参照して、第３変形例について説明する。図７は、第３変形例に係る基準周波数発生装置１０の構成を示すブロック図である。
【００５８】
第３変形例では、第２変形例と同様に後段ＰＬＬ回路５０が形成される構成であるが、ＢＰＦ２８の出力する正弦波が分周された後に、当該後段ＰＬＬ回路５０に出力される構成である。なお、ＢＰＦ２８の出力する信号は、第２変形例のように基準周波数信号として出力しても良いし、第３変形例のように出力しなくても良い。
【００５９】
後段ＰＬＬ回路５０は、位相比較器５２と、ループフィルタ５３と、ＶＣＯ５４と、分周器５５と、で構成されている。なお、後段ＰＬＬ回路５０を構成する各部は、上記で説明した同名の機器と略同じ構成であるため、説明を省略する。
【００６０】
位相比較器５２は、ＢＰＦ２８の出力する信号が分周された信号と、ＶＣＯ５４の出力する信号が分周された信号と、の位相比較を行い、比較結果をループフィルタ５３へ出力する。
【００６１】
ループフィルタ５３は、前記比較結果を示す信号を制御電圧信号に変換して、ＶＣＯ５４へ出力する。
【００６２】
ＶＣＯ５４は、この制御電圧信号に応じた周波数の信号を生成する。この信号は、基準周波数信号として外部に出力されるとともに、分周器５５へ出力される。
【００６３】
分周器５５は、ＶＣＯ５４が出力した信号を分周し、分周後の信号をタイミング信号として出力端子から外部の機器へ出力するとともに、位相比較器５２へ出力する。なお、第３変形例においても、後段ＰＬＬ回路５０ではアナログ信号を用いた位相比較が行われるため、デジタル信号に特有のジッタによる精度の低下を防止することができる。
【００６４】
以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
【００６５】
上記実施形態及び変形例は、ＧＰＳ衛星からの信号に基づいてリファレンス信号を生成する構成であるが、ＧＮＳＳ（Ｇｌｏｂａｌ  Ｎａｖｉｇａｔｉｏｎ  Ｓａｔｅｌｌｉｔｅ  Ｓｙｓｔｅｍ）を利用する構成であれば、適宜変更することができる。例えば、ＧＬＯＮＡＳＳ衛星やＧＡＬＩＬＥＯ衛星からの信号に基づいてリファレンス信号を生成する構成に変更することができる。更に、外部装置からのリファレンス信号を取得する構成としても良い。
【００６６】
基準周波数発生装置１０の外部にＧＰＳ受信機を配置し、１ＰＰＳ信号（リファレンス信号）が外部から入力される構成に変更することができる。また、ＧＰＳ受信機が、１ＰＰＳに代えて、ＰＰ２Ｓ等の１Ｈｚ以外の信号をリファレンス信号として基準周波数発生装置１０に供給する構成に変更することができる。
【００６７】
波形変換回路は、排他的論理和を用いる上記の構成に限られず、任意の構成の回路によって実現されていても良い。また、波形変換回路を複数備え、上記で示した三角波の一部（４分割したときの中央の２つ）を反転させて、１周期分の三角波から２周期分の三角波が得られる構成とすることができる。
【００６８】
基準周波数発生装置１０が備える各部は、ハードウェアとして構成することに代えて、ソフトウェアにより構成することもできる。
【符号の説明】
【００６９】
１０  基準周波数発生装置
２２  位相比較器（位相比較部）
２３  ループフィルタ
２４  ＮＣＯ（数値制御発振器）
２５  分周器
２６  波形変換回路（波形変換部）
２７  ＤＡＣ
２８  ＢＰＦ（バンドパスフィルタ）
３１  ＰＬＬ回路
３２  ＤＤＳ（ダイレクトデジタルシンセサイザ）
【図１】
0005899244.tif 000002
【図２】
0005899244.tif 000003
【図３】
0005899244.tif 000004
【図４】
0005899244.tif 000005
【図５】
0005899244.tif 000006
【図６】
0005899244.tif 000007
【図７】
0005899244.tif 000008
【図８】
0005899244.tif 000009