(57)【特許請求の範囲】
【請求項１】
セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法であって、
前記第１内部電極層及び前記第２内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、
前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第１ビア電極及び前記第２ビア電極となる未焼成ビア導体部を形成するビア形成工程と、
前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程と
を含み、
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成するとともに、
前記未焼成セラミック積層体における前記積層方向の上部層と下部層とにおいて、前記クリアランスホールの直径の平均値を等しくした
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項２】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向にそれぞれ等しい層数となるよう形成したことを特徴とする請求項１に記載の積層セラミックコンデンサの製造方法。
【請求項３】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向に規則的に繰り返すように形成したことを特徴とする請求項１または２に記載の積層セラミックコンデンサの製造方法。
【請求項４】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成したことを特徴とする請求項１乃至３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
【請求項５】
セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法であって、
前記第１内部電極層及び前記第２内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、
前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第１ビア電極及び前記第２ビア電極となる未焼成ビア導体部を形成するビア形成工程と、
前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程と
を含み、
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成するとともに、
前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向に規則的に繰り返すように形成した
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項６】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向にそれぞれ等しい層数となるよう形成したことを特徴とする請求項５に記載の積層セラミックコンデンサの製造方法。
【請求項７】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成したことを特徴とする請求項５または６に記載の積層セラミックコンデンサの製造方法。
【請求項８】
セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法であって、
前記第１内部電極層及び前記第２内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、
前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第１ビア電極及び前記第２ビア電極となる未焼成ビア導体部を形成するビア形成工程と、
前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程と
を含み、
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成するとともに、
前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成した
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項９】
前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向にそれぞれ等しい層数となるよう形成したことを特徴とする請求項８に記載の積層セラミックコンデンサの製造方法。
【請求項１０】
セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、
前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層において、直径が異なる２種類以上の前記クリアランスホールが積層方向に配設されているとともに、
前記積層方向の上部層と下部層とにおいて、前記クリアランスホールの直径の平均値を等しくした
ことを特徴とする積層セラミックコンデンサ。
【請求項１１】
前記第１内部電極層及び前記第２内部電極層において、直径の異なるクリアランスホールを前記積層方向に規則的に繰り返すように形成したことを特徴とする請求項１０に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック誘電体層を介して複数の内部電極層が積層配置された構造を有し、セラミック誘電体層及び内部電極層の積層方向に延びて複数の内部電極層に接続されるビア電極が全体としてアレイ状に配置された積層セラミックコンデンサ及びその製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。例えば、樹脂コア基板内にコンデンサを埋め込んだ配線基板（例えば特許文献１参照）が従来提案されている。
【０００３】
特許文献１には、配線基板に内蔵されるコンデンサとして、ビアアレイタイプの積層セラミックコンデンサが開示されている。この積層セラミックコンデンサは、複数のセラミック誘電体層と複数の内部電極層とが交互に積層配置された構造を有する。このセラミックコンデンサには、各セラミック誘電体層を貫通して各内部電極層と電気的に接続される複数のビア電極がアレイ状に配置されている。これらビア電極は、内部電極層を流れる電流によって誘起される磁界を互いに相殺するよう配設されており、積層セラミックコンデンサのインダクタンスを低く抑えることができる。このため、積層セラミックコンデンサは、高周波用のＩＣチップの電源端子近傍に接続され、電源ノイズを低減するためのデカップリングコンデンサとして用いられている。
【０００４】
ビアアレイタイプの積層セラミックコンデンサを製造する場合、先ず、内部電極層となる未焼成導体部とセラミック誘電体層となる未焼成セラミック部とを積層し、それらを積層方向にプレスすることで未焼成セラミック積層体を準備する。さらに、未焼成セラミック積層体をその積層方向に貫通する未焼成ビア導体部を形成した後、焼成工程を行うことで積層セラミックコンデンサが製造されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３９２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述したビアアレイタイプの積層セラミックコンデンサでは、複数の内部電極層においてビア電極が貫通する領域にクリアランスホールが一層おきに設けられている。このため、クリアランスホールが設けられているビア電極の周囲では、内部電極層の層数が半分になる。また、従来の積層セラミックコンデンサにおいて、複数のクリアランスホールの直径は等しく形成されており、積層方向においてクリアランスホールの端部の位置が揃っている。従って、積層セラミックコンデンサを製造する際に、クリアランスホールの部分については、未焼成セラミック積層体における未焼成導体部の重なりが少なくなるため、プレス時に印加される圧力が均一にならず、密度が低くなりやすい。このため、クリアランスホールの近傍では、密度差が生じてしまう。また、未焼成セラミック積層体の焼成時には、クリアランスホールにおける密度差に加えて、未焼成導体部と未焼成セラミック部とで収縮挙動の差が生じることにより、セラミックコンデンサに反りが生じてしまうおそれがある。特に、ビアアレイタイプの積層セラミックコンデンサでは、上述した収縮挙動の差が生じる箇所（クリアランスホール）がアレイ状に複数存在し、チップコンデンサと比較すると平面サイズも大きくなるため、反りが生じやすくなる。
【０００７】
さらに、セラミックコンデンサにおいて、内部電極層の端部よりも外側の領域は、セラミック誘電体層のみにて構成される。従って、内部電極層の端部（内部電極層の形成領域とその外側領域との境界）では、セラミックと導体との割合が急激に変わるため、収縮挙動に差が生じてしまう。この収縮挙動の差によっても積層セラミックコンデンサに反りが生じてしまうことが考えられる。
【０００８】
本発明は上記の課題に鑑みてなされたものであり、その目的は、積層セラミックコンデンサにおける反りを低減することができる積層セラミックコンデンサの製造方法を提供することにある。また別の目的は、反りが少なく接続信頼性に優れた積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００９】
そして上記課題を解決するための手段（手段１Ａ）としては、セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサの製造方法（以下、単に「上記基本構成を有する積層セラミックコンデンサの製造方法」と表現する。）であって、前記第１内部電極層及び前記第２内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第１ビア電極及び前記第２ビア電極となる未焼成ビア導体部を形成するビア形成工程と、前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程とを含み、前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成するとともに、前記未焼成セラミック積層体における前記積層方向の上部層と下部層とにおいて、前記クリアランスホールの直径の平均値を等しくしたことを特徴とする積層セラミックコンデンサの製造方法がある。
上記課題を解決するための別の手段（手段１Ｂ、１Ｃ）としては、上記基本構成を有する積層セラミックコンデンサの製造方法であって、前記第１内部電極層及び前記第２内部電極層となる未焼成導体部と、前記セラミック誘電体層となる未焼成セラミック部とを積層し、積層方向にプレスすることで前記未焼成導体部と前記未焼成セラミック部とを一体化した未焼成セラミック積層体を準備する積層体準備工程と、前記未焼成セラミック積層体をその積層方向に貫通する貫通孔を形成するとともにその貫通孔内に前記第１ビア電極及び前記第２ビア電極となる未焼成ビア導体部を形成するビア形成工程と、前記未焼成セラミック積層体を焼結させて、前記セラミック誘電体層、前記内部電極層及び前記ビア電極を形成する焼成工程とを含み、前記積層体準備工程では、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層となる前記未焼成導体部について、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成するとともに、前記第１内部電極層及び前記第２内部電極層となる前記未焼成導体部において、直径の異なるクリアランスホールを前記積層方向に規則的に繰り返すように形成した（あるいは、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成した）ことを特徴とする積層セラミックコンデンサの製造方法がある。
【００１０】
手段１Ａ〜１Ｃに記載の発明によると、未焼成導体部において、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるようパターン形成されているので、端部の位置が積層方向で異なった状態で各クリアランスホールが形成される。このため、従来のようにクリアランスホールの端部の位置が積層方向に揃っている場合と比較して、各クリアランスホールの端部にて未焼成導体部の重なる層数が段階的に変化する。従って、未焼成セラミック積層体のプレス時において、クリアランスホールの端部近傍での密度差の急激な変化が緩和される。この結果、未焼成セラミック積層体の焼成時には、密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサの反りを低減することができる。
【００１１】
積層体準備工程では、未焼成セラミック積層体における積層方向の上部層と下部層とにおいて、クリアランスホールの直径の平均値を等しくすることが好ましい。また、積層体準備工程では、第１内部電極層及び第２内部電極層となる未焼成導体部において、直径の異なるクリアランスホールを積層方向にそれぞれ等しい層数となるよう形成することがより好ましい。さらに、積層体準備工程では、第１内部電極層及び第２内部電極層となる未焼成導体部において、直径の異なるクリアランスホールを積層方向に規則的に繰り返すように形成することがより好ましい。このようにすると、直径の異なるクリアランスホールが積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサの反りを低減することができる。
【００１２】
積層体準備工程では、第１内部電極層及び第２内部電極層となる未焼成導体部において、外周部に設けられるクリアランスホールの直径を、中央部に設けられるクリアランスホールの直径よりも大きく形成してもよい。この場合、積層セラミックコンデンサにおいて、中央部から外周部に向かって徐々にセラミック誘電体層の割合が増える。このため、内部電極層の端部近傍において、セラミック誘電体層間における電極層の有無に応じた急激な収縮挙動の差が緩和され、積層セラミックコンデンサの反りを低減することができる。
【００１３】
また、上記課題を解決するための別の手段（手段２）としては、セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層において、直径が異なる２種類以上の前記クリアランスホールが積層方向に配設されているとともに、前記積層方向の上部層と下部層とにおいて、前記クリアランスホールの直径の平均値を等しくしたことを特徴とする積層セラミックコンデンサがある。
【００１４】
手段２に記載の発明によると、内部電極層において、直径が異なる２種類以上のクリアランスホールが積層方向に配設されるので、クリアランスホールの端部の位置が積層方向で異なる。この場合、クリアランスホールの端部近傍での密度差の急激な変化が緩和され、セラミック焼成時において、密度に応じた収縮挙動の差が少なくなり、セラミックコンデンサの反りを低減することができる。また、直流電圧を印加すると、電歪現象によって各セラミック誘電体層に伸縮が発生する。このとき、クリアランスホールの端部の位置が積層方向で異なっているため、変位ありなしの境界であるクリアランスホールの端部近傍での応力が分散される。従って、直流電圧の印加時において、クラックやデラミネーションが生じ難くなり、積層セラミックコンデンサの製品信頼性が向上する。
【００１５】
積層セラミックコンデンサは、長さ８ｍｍ以上の辺を含む矩形状かつ反り量が３０μｍ以下であることが好ましい。特に、反り量は２０μｍ以下であることが好ましく、１５μｍ以下であることがより好ましい。このように、比較的サイズが大きな積層セラミックコンデンサにおいて反り量を低く抑えることにより、配線基板の内蔵時における積層セラミックコンデンサの接続信頼性を十分に確保することができる。
【００１６】
セラミック誘電体層としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸バリウム、ジルコン酸カルシウム、酸化チタン、ニオブ酸鉛などのうちの１つまたは２つ以上組み合わせた誘電体セラミックの焼結体を使用することが好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。また、セラミック誘電体層として、アルミナ、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体を使用してもよいし、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。
【００１７】
内部電極層、及びビア電極としては、メタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばチタン酸バリウム等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態における積層セラミックコンデンサの概略構成を示す断面図。
【図２】本実施の形態における積層セラミックコンデンサを示す平面図。
【図３】電源用内部電極層及び第１クリアランスホールを示す断面図。
【図４】電源用内部電極層及び第１クリアランスホールを示す断面図。
【図５】グランド用内部電極層及び第２クリアランスホールを示す断面図。
【図６】グランド用内部電極層及び第２クリアランスホールを示す断面図。
【図７】積層セラミックコンデンサの製造方法における積層体準備工程を示す断面図。
【図８】積層セラミックコンデンサの製造方法における積層体準備工程を示す断面図。
【図９】積層セラミックコンデンサの製造方法におけるビア形成工程を示す断面図。
【図１０】積層セラミックコンデンサの製造方法における表層電極形成工程を示す断面図。
【図１１】コンデンサの反り量の測定ポイントを示す説明図。
【図１２】実施例３の積層体準備工程を示す断面図。
【図１３】実施例４〜８の第１内部電極部を示す断面図。
【図１４】実施例４〜８の第２内部電極部を示す断面図。
【図１５】実施例４〜８の第１内部電極部を示す断面図。
【図１６】実施例４〜８の第２内部電極部を示す断面図。
【発明を実施するための形態】
【００１９】
以下、本発明を積層セラミックコンデンサに具体化した一実施の形態を図面に基づき詳細に説明する。
【００２０】
図１及び図２に示されるように、本実施の形態における積層セラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。積層セラミックコンデンサ１０１を構成するセラミック焼結体１０４は、１つのコンデンサ主面１０２（図１では上面）、１つのコンデンサ裏面１０３（図１では下面）、及び、４つのコンデンサ側面１０６を有している。そのサイズは、例えば、縦１０ｍｍ×横１０ｍｍ×厚さ０．８ｍｍ程度である。
【００２１】
セラミック焼結体１０４は、電極積層部１０７とカバー層部１０８とを備える。電極積層部１０７は、セラミック誘電体層１０５を介して電源用内部電極層１４１Ａ，１４１Ｂ（第１内部電極層）とグランド用内部電極層１４２Ａ，１４２Ｂ（第２内部電極層）とを交互に積層した構造を有する。なお、電極積層部１０７において、電源用内部電極層１４１Ａ，１４１Ｂの層数、及びグランド用内部電極層１４２Ａ，１４２Ｂの層数はそれぞれ５０層となっている。カバー層部１０８は、電極積層部１０７の積層方向の外面を覆うように設けられている。カバー層部１０８は、複数のセラミック絶縁層１５０を積層した構造を有している。なお、カバー層部１０８のセラミック絶縁層１５０は、電極積層部１０７におけるセラミック誘電体層１０５と同じ材料を用いて形成されている。
【００２２】
セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１Ａ，１４１Ｂ及びグランド用内部電極層１４２Ａ，１４２Ｂ間の誘電体（絶縁体）として機能する。つまり、電源用内部電極層１４１Ａ，１４１Ｂとグランド用内部電極層１４２Ａ，１４２Ｂとは、セラミック誘電体層１０５を介して電気的に絶縁されている。電源用内部電極層１４１Ａ，１４１Ｂ及びグランド用内部電極層１４２Ａ，１４２Ｂは、いずれもニッケルを主成分として形成されたメタライズ導体である。本実施の形態において、各セラミック誘電体層１０５の厚さは５μｍ程度であり、各内部電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂの厚さは１．５μｍ〜１．８μｍである。
【００２３】
セラミック焼結体１０４には、多数のビア１３０が形成されている。これらのビア１３０は、セラミック焼結体１０４をその厚さ方向（積層方向）に貫通するとともに、セラミック焼結体１０４の全面にわたってアレイ状に配置されている。各ビア１３０内には、セラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。なお本実施の形態において、ビア１３０の直径は約１００μｍに設定されているため、ビア導体１３１，１３２の直径も約１００μｍに設定されている。また、各ビア導体１３１，１３２のアスペクト比は８程度となっている。さらに、各ビア導体１３１，１３２のピッチは、４００μｍ程度である。
【００２４】
各電源用コンデンサ内ビア導体１３１（第１ビア電極）は、セラミック焼結体１０４の積層方向に延びて各電源用内部電極層１４１Ａ，１４１Ｂを貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２（第２ビア電極）は、セラミック焼結体１０４の積層方向に延びて各グランド用内部電極層１４２Ａ，１４２Ｂを貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。なお、図１及び図２では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を４列×４列で図示したが、実際にはさらに多くの列（本実施の形態では、例えば２０列×２０列）が存在している。
【００２５】
セラミック焼結体１０４のコンデンサ主面１０２となるカバー層部１０８の上面上には、複数の主面側電源用表層電極１１１と複数の主面側グランド用表層電極１１２とが設けられている。主面側電源用表層電極１１１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、主面側グランド用表層電極１１２は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。
【００２６】
セラミック焼結体１０４のコンデンサ裏面１０３となるカバー層部１０８の下面上には、複数の裏面側電源用表層電極１２１と複数の裏面側グランド用表層電極１２２とが設けられている。裏面側電源用表層電極１２１は、電源用コンデンサ内ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用表層電極１２２は、グランド用コンデンサ内ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、電源用表層電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１Ａ，１４１Ｂに導通しており、グランド用表層電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２Ａ，１４２Ｂに導通している。
【００２７】
各表層電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成された円形の島状電極であり、表面が図示しない銅めっき層によって全体的に被覆されている。なお本実施の形態では、各表層電極１１１，１１２，１２１，１２２の直径が約３００μｍに設定されている。
【００２８】
また、電極積層部１０７における複数の内部電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂには、各ビア導体１３１，１３２が貫通する領域にクリアランスホール１３３，１３４が一層おきに設けられている。詳しくは、図１、図３及び図４に示されるように、電源用内部電極層１４１Ａ，１４１Ｂにはグランド用コンデンサ内ビア導体１３２が貫通する領域に第１クリアランスホール１３３が形成されており、第１クリアランスホール１３３によって、電源用内部電極層１４１Ａ，１４１Ｂとグランド用コンデンサ内ビア導体１３２とが電気的に絶縁されている。図１、図５及び図６に示されるように、グランド用内部電極層１４２Ａ，１４２Ｂには電源用コンデンサ内ビア導体１３１が貫通する領域に第２クリアランスホール１３４が形成されており、第２クリアランスホール１３４によって、グランド用内部電極層１４２Ａ，１４２Ｂと電源用コンデンサ内ビア導体１３１とが電気的に絶縁される。各クリアランスホール１３３，１３４内における内部電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂとビア導体１３１，１３２との間には、セラミック誘電体層１０５が介在している。
【００２９】
なお、図３は、複数の電源用内部電極層１４１Ａ，１４１Ｂにおいて、上方から数えて奇数層となる位置に配置される内部電極層１４１Ａを示しており、図４は、上方から数えて偶数層となる位置に配置される内部電極層１４１Ｂを示している。また、図５は、複数のグランド用内部電極層１４２Ａ，１４２Ｂにおいて、上方から数えて奇数層となる位置に配置される内部電極層１４２Ａを示しており、図６は、上方から数えて偶数層となる位置に配置される内部電極層１４２Ｂを示している。なお、電源用内部電極層とグランド用内部電極層とをあわせた全ての内部電極層の積層順においては、１４１Ａ／１４２Ａ／１４１Ｂ／１４２Ｂの順で繰り返し積層されている。
【００３０】
図１、図３〜図６に示されるように、本実施の形態の積層セラミックコンデンサ１０１では、電源用内部電極層とグランド用内部電極層、それぞれにおいて、直径が異なる２種類のクリアランスホール１３３，１３４が積層方向に交互に配設されている。また、外周部に設けられるクリアランスホール１３３，１３４の直径は、中央部に設けられるクリアランスホール１３３，１３４の直径よりも大きくなっている。
【００３１】
具体的には、例えば、奇数層の各電源用内部電極層１４１Ａにおいて、外周部に設けられるクリアランスホール１３３の直径は３５０μｍであり、中央部に設けられるクリアランスホール１３３の直径は３００μｍである（図３参照）。また、偶数層の各電源用内部電極層１４１Ｂにおいて、外周部に設けられるクリアランスホール１３３の直径は３００μｍであり、中央部に設けられるクリアランスホール１３３の直径は２５０μｍである（図４参照）。一方、奇数層の各グランド用内部電極層１４２Ａにおいて、外周部に設けられるクリアランスホール１３４の直径は３５０μｍであり、中央部に設けられるクリアランスホール１３４の直径は３００μｍである（図５参照）。また、偶数層の各グランド用内部電極層１４２Ｂにおいて、外周部に設けられるクリアランスホール１３４の直径は３００μｍであり、中央部に設けられるクリアランスホール１３４の直径は２５０μｍである（図６参照）。
【００３２】
このように、本実施の形態の積層セラミックコンデンサ１０１では、直径の大きなクリアランスホール１３３，１３４と直径の小さなクリアランスホール１３３，１３４とが積層方向に交互に規則正しく配置されている。従って、直径の大きなクリアランスホール１３３，１３４と直径の小さなクリアランスホール１３３，１３４とは積層方向にそれぞれ等しい個数となる。
【００３３】
本実施の形態のセラミックコンデンサ１０１は、以下のように作製される。
【００３４】
チタン酸バリウム（ＢａＴｉＯ３）の粉末を含有するスラリーをキャリアフィルム上に塗布し乾燥させることで、キャリアフィルム上に剥離可能な状態で配置された未焼成セラミックグリーンシートを得る。未焼成セラミックグリーンシートは、厚さが約８μｍ（焼成後では約５μｍ）のシートであり、後に所望の形状に裁断されて未焼成セラミック部となる。
【００３５】
未焼成セラミックグリーンシート上にスクリーンマスクを配置し、内部電極用ペーストをスクリーン印刷して乾燥させ、厚さ２μ〜３μｍの内部電極部をパターン形成する。なお、内部電極用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。
【００３６】
具体的には、図７に示されるように、電源用内部電極層１４１Ａとなる未焼成導体部として、直径が大きなクリアランスホール１３３を形成するパターン１−Ａの第１内部電極部１６１Ａを未焼成セラミックグリーンシート１６０上に形成する。また、電源用内部電極層１４１Ｂとなる未焼成導体部として、直径が小さなクリアランスホール１３３を形成するパターン１−Ｂの第１内部電極部１６１Ｂを未焼成セラミックグリーンシート１６０上に形成する。さらに、グランド用内部電極層１４２Ａとなる未焼成導体部として、直径が大きなクリアランスホール１３４を形成するパターン２−Ａの第２内部電極部１６２Ａを未焼成セラミックグリーンシート１６０上に形成する。また、グランド用内部電極層１４２Ｂとなる未焼成導体部として、直径が小さなクリアランスホール１３４を形成するパターン２−Ｂの第２内部電極部１６２Ｂを未焼成セラミックグリーンシート１６０上に形成する。なお、本実施の形態では、パターン１−Ａ及びパターン１−Ｂの第１内部電極部１６１Ａ，１６１Ｂ、パターン２−Ａ及びパターン２−Ｂの第２内部電極部１６２Ａ，１６２Ｂのそれぞれのパターンを形成した未焼成セラミックグリーンシート１６０を２５枚ずつ、すなわち合計１００枚の未焼成セラミックグリーンシート１６０を用意する。
【００３７】
各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂに形成したクリアランスホール１３３，１３４は、セラミック焼成時に収縮する。そのため、ここでは焼成時の収縮を考慮して、上記セラミックコンデンサ１０１におけるクリアランスホール１３３，１３４の直径（３５０μｍ〜２５０μｍ）の１．１８倍程度大きなクリアランスホール１３３，１３４を各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂに形成している。
【００３８】
そして、電極積層部１０７に対応する部位では、各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂが形成された１００枚のグリーンシート１６０を積層する。本実施の形態では、パターン１−Ａの第１内部電極部１６１Ａが形成されたグリーンシート１６０、パターン２−Ａの第２内部電極部１６２Ａが形成されたグリーンシート１６０、パターン１−Ｂの第１内部電極部１６１Ｂが形成されたグリーンシート１６０、パターン２−Ｂの第２内部電極部１６２Ｂが形成されたグリーンシート１６０の順番（図７参照）で規則正しく積層する。また、カバー層部１０８に対応する部位（積層体の表裏の部分）では、内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂが形成されていない３枚のグリーンシート１６０を積層する。
【００３９】
次いで、ラミネート装置を用い、６０℃〜８０℃の温度条件で３００ｋｇｆ／ｃｍ２〜１０００ｋｇｆ／ｃｍ２の押圧力をシート積層方向に付与することにより、各グリーンシート１６０を一体化する。この結果、図８に示すようなグリーンシート積層体１６５（未焼成セラミック積層体）が形成される（積層体準備工程）。なお、グリーンシート積層体１６５の厚さは約１ｍｍである。
【００４０】
さらに、レーザー加工機（図示略）を用いて、グリーンシート積層体１６５をその積層方向に貫通する直径約１２０μｍのビア１３０（貫通孔）を規則的に穿孔する。その後、図９に示されるように、各ビア１３０内に、ペースト圧入充填装置（図示略）を用いてビア導体用ペーストを２．０ＭＰａ〜７．５ＭＰａの圧力で圧入充填し、未焼成ビア導体部１６６を形成する（ビア形成工程）。なお、ビア導体用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。
【００４１】
次に、グリーンシート積層体１６５をスクリーン印刷装置（図示略）にセットするとともに、グリーンシート積層体１６５の上面上にスクリーンマスクを配置し、表層電極用ペーストをスクリーン印刷により印刷、塗布して乾燥させる。この結果、グリーンシート積層体１６５の上面側に、主面側電源用表層電極１１１及び主面側グランド用表層電極１１２となる未焼成表層電極部１６８をパターン形成する（図１０参照）。また同様に、グリーンシート積層体１６５の下面上にスクリーンマスクを配置し、表層電極用ペーストをスクリーン印刷により印刷、塗布して乾燥させる。この結果、グリーンシート積層体１６５の下面側に、裏面側電源用表層電極１２１及び裏面側グランド用表層電極１２２となる未焼成表層電極部１６８をパターン形成する（図１０参照）。なお、表層電極用ペーストは、導電性粒子としてのニッケル粉末や共素地材料としてのチタン酸バリウム粉末等を含む。
【００４２】
そして、例えばレーザー加工によりグリーンシート積層体１６５にブレーク用の溝を格子状に入れる。その後、グリーンシート積層体１６５を、大気中２５０℃〜３００℃の温度で１０時間〜２０時間脱脂し、さらに水蒸気を含む還元雰囲気下にて１２８０℃の温度で所定時間焼成を行う（焼成工程）。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。具体的には、この焼成工程において、グリーンシート積層体１６５における各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂ、各グリーンシート１６０、未焼成ビア導体部１６６、未焼成表層電極部１６８が焼成されて、内部電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂ、セラミック誘電体層１０５、ビア導体１３１，１３２、表層電極１１１，１１２，１２１，１２２が形成される。
【００４３】
次に、得られたセラミック焼結体１０４が有する各表層電極１１１，１１２，１２１，１２２に対して無電解めっき（厚さ１μｍ〜５０μｍ）を行う。その結果、各表層電極１１１，１１２，１２１，１２２の上に銅めっき層が形成される。なおこの状態のものは、セラミックコンデンサ１０１となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用のセラミック焼結体１０４（パネル状のセラミック焼結体）である。そして、このパネル状のセラミック焼結体１０４をブレーク用の溝に沿って分割することで、複数のセラミックコンデンサ１０１が同時に得られる。
【００４４】
本発明者らは、上記製造方法で製造したセラミックコンデンサ１０１（実施例１）に対して、積層体準備工程での各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂの形成パターン１−Ａ，２-Ａ，１−Ｂ，２−Ｂや各パターン１−Ａ，２-Ａ，１−Ｂ，２−Ｂの積層方法等を変更し、表１及び表２に示すような実施例２〜実施例８及び従来例の積層セラミックコンデンサ１０１を作製した。そして、実施例１〜実施例８及び従来例の積層セラミックコンデンサ１０１における反り量を測定した。その結果を表３に示している。
【００４５】
なお、表１におけるクリアランスホール径は、セラミック焼成後におけるセラミックコンデンサ１０１での数値を示している。また、表３には、積層セラミックコンデンサ１０１において、上部層及び下部層におけるクリアランスホール１３３，１３４の平均径ＣＨ１（直径の平均値）と、外周部及び中央部におけるクリアランスホール１３３，１３４の平均径ＣＨ２（直径の平均値）とを示している。ここで、積層セラミックコンデンサ１０１における上部層とは積層方向の上から半分の部分（電極積層部１０７における上から５０層分）であり、下部層とは積層方向の下から半分の部分（電極積層部１０７における下から５０層分）である。それら上部層及び下部層において各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂに形成されている全てクリアランスホール１３３，１３４について、上部層と下部層とで直径の平均値を求めている。また、積層セラミックコンデンサ１０１には、２０×２０＝４００個のビア導体１３１，１３２が形成されている。従って、外周部のビア導体１３１，１３２は７６個であり、中央部（内部）のビア導体１３１，１３２は３２４個である。そして、外周部のビア導体１３１，１３２の周囲に形成される全てのクリアランスホール１３３，１３４の直径の平均値と、中央部のビア導体１３１，１３２の周囲に形成される全てのクリアランスホール１３３，１３４の直径の平均値を求め、その平均値を表３に示している。
【００４６】
また、反り量は、以下の手法で測定した。具体的には、図１１に示されるように、積層セラミックコンデンサ１０１のコンデンサ主面１０２上において、２．２５ｍｍピッチで設定された２５個の測定ポイントＰ１について、それぞれの高さをレーザーで測定する。なお、各測定ポイントＰ１は、クリアランスホール１３３，１３４が形成される領域以外の位置に設定されている。そして、測定した高さから最小二乗平面を算出し、その平面において最も低い位置から最も高い位置までの高さを反り量として算出した。なお、各実施例１〜８及び従来例ともに１００個のセラミックコンデンサ１０１について測定を行い、その平均値を反り量として求めている。
【表１】
0005893371.tif 000002
【表２】
0005893371.tif 000003
【表３】
0005893371.tif 000004
【００４７】
表１及び表２に示されるように、実施例１のグリーンシート積層体１６５では、各第１内部電極部１６１Ａ，１６１Ｂについて、直径が大きなクリアランスホール１３３（外周部３５０μｍ、中央部３００μｍ）を有するパターン１−Ａの第１内部電極部１６１Ａと、直径が小さなクリアランスホール１３３（外周部３００μｍ、中央部２５０μｍ）を有するパターン１−Ｂの第１内部電極部１６１Ｂとを交互に配置している。また、各第２内部電極部１６２Ａ，１６２Ｂについて、直径が大きなクリアランスホール１３４（外周部３５０μｍ、中央部３００μｍ）を有するパターン２−Ａの第２内部電極部１６２Ａと、直径が小さなクリアランスホール１３４（外周部３００μｍ、中央部２５０μｍ）を有するパターン２−Ｂの第２内部電極部１６２Ｂとを交互に配置している。なお、第一内部電極部と第２内部電極部をあわせた全ての内部電極部の積層順においては、１６１Ａ／１６２Ａ／１６１Ｂ／１６２Ｂの順で繰り返し積層されている。実施例１のグリーンシート積層体１６５では、パターン１−Ａの第１内部電極部１６１Ａ、パターン１−Ｂの第１内部電極部１６１Ｂ、パターン２−Ａの第２内部電極部１６２Ａ、及びパターン２−Ｂの第２内部電極部１６２Ｂのそれぞれのパターンについて２５層ずつ配置している。
【００４８】
実施例２のグリーンシート積層体１６５では、実施例１と比較して、パターン２−Ａの第２内部電極部１６２Ａ及びパターン２−Ｂの第２内部電極部１６２Ｂにおけるクリアランスホール１３４を全て３００μｍの直径に変更している。つまり、第１内部電極部１６１Ａ、１６１Ｂに、直径が異なるクリアランスホール１３３が設けられている。
【００４９】
実施例３のグリーンシート積層体１６５では、直径が大きなクリアランスホール１３３，１３４を有するパターン１−Ａ，２−Ａの内部電極部１６１Ａ，１６２Ａを上部層１６５Ａに配置し、直径が小さなクリアランスホール１３３，１３４を有するパターン１−Ｂ，２−Ｂの内部電極部１６１Ｂ，１６２Ｂを下部層１６５Ｂに配置している（図１２参照）。なお、各パターン１−Ａ，１−Ｂ，２−Ａ，２−Ｂの各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂには、実施例１と同じ直径のクリアランスホール１３３，１３４がそれぞれ形成されている。
【００５０】
実施例４のグリーンシート積層体１６５では、実施例１と比較して、各パターン１−Ａ，１−Ｂ，２−Ａ，２−Ｂの中央部に設けられるクリアランスホール１３３，１３４の直径を外周部のクリアランスホール１３３，１３４の直径と等しくしている。つまり、パターン１−Ａ，２-Ａの各内部電極部１６１Ａ，１６２Ａでは、直径が３５０μｍのクリアランスホール１３３，１３４（図１３及び図１４参照）を形成し、パターン１−Ｂ，２-Ｂの各内部電極部１６１Ｂ，１６２Ｂでは直径が３００μｍのクリアランスホール（図１５及び図１６参照）を形成している。なおこの場合も、実施例１のグリーンシート積層体１６５と同様に、パターン１−Ａ，２−Ａとパターン１−Ｂ，２-Ｂとの各内部電極部１６１Ａ，１６２Ａ，１６１Ｂ，１６２Ｂを交互に積層配置している。
【００５１】
実施例５〜８のグリーンシート積層体１６５では、各パターン１−Ａ，１−Ｂ，２−Ａ，２−Ｂの各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂに形成されるクリアランスホール１３３，１３４（図１３〜図１６参照）は、実施例４の場合と同じであるが、各パターン１−Ａ，１−Ｂ，２−Ａ，２−Ｂの積層方法が、実施例４の場合と異なっている。
【００５２】
具体的には、実施例５の場合、グリーンシート積層体１６５の上部層１６５Ａにおいて、パターン１−Ａ，２-Ａの内部電極部１６１Ａ，１６２Ａ（図１３及び図１４参照）が上から４０層分だけ積層配置されるとともに、パターン１−Ｂ，２-Ｂの内部電極部１６１Ｂ，１６２Ｂ（図１５及び図１６参照）が下から１０層分だけ積層配置される。グリーンシート積層体１６５の下部層１６５Ｂにおいても同様に、パターン１−Ａ，２-Ａの内部電極部１６１Ａ，１６２Ａが上から４０層分だけ積層配置されるとともに、パターン１−Ｂ，２-Ｂの内部電極部１６１Ｂ，１６２Ｂが下から１０層分だけ積層配置される。
【００５３】
実施例６の場合では、グリーンシート積層体１６５の上部層１６５Ａにおいて、パターン１−Ａ，２-Ａの内部電極部１６１Ａ，１６２Ａ（図１３及び図１４参照）が上から２５層分だけ積層配置されるとともに、パターン２−Ｂ，１−Ｂの内部電極部１６２Ｂ，１６１Ｂ（図１５及び図１６参照）が下から２５層分だけ積層配置される。グリーンシート積層体１６５の下部層１６５Ｂにおいても同様に、パターン１−Ａ，２-Ａの内部電極部１６１Ａ，１６２Ａが上から２５層分だけ積層配置されるとともに、パターン２−Ｂ，１−Ｂの内部電極部１６２Ｂ，１６１Ｂが下から２５層分だけ積層配置される。
【００５４】
実施例７の場合では、グリーンシート積層体１６５の上部層１６５Ａにおいて、パターン１−Ａ，２−Ａの内部電極部１６１Ａ，１６２Ａ（図１３及び図１４参照）が積層配置されるとともに、下部層１６５Ｂにおいて、パターン１−Ｂ，２−Ｂの内部電極部１６１Ｂ，１６２Ｂ（図１５及び図１６参照）が積層配置されている。
【００５５】
実施例８の場合では、グリーンシート積層体１６５の上部層１６５Ａにおいて、パターン１−Ｂ，２-Ｂの内部電極部１６１Ｂ，１６２Ｂ（図１５及び図１６参照）が積層配置されるとともに、下部層１６５Ｂにおいて、パターン１−Ａ，２−Ａの内部電極部１６１Ａ，１６２Ａ（図１３及び図１４参照）が積層配置されている。
【００５６】
従来例では、第１内部電極部１６１Ａ，１６１Ｂ及び第２内部電極部１６２Ａ，１６２Ｂにおいて、全て同一の直径（３００μｍ）を有するクリアランスホール１３３，１３４が形成されている。
【００５７】
実施例１〜８では、直径の異なるクリアランスホール１３３，１３４が積層方向に配設されるよう各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂをパターン形成することで、従来例（クリアランスホール１３３，１３４の直径が揃っている場合）と比較して反り量が小さくなった。特に、パターン１−Ａ，２-Ａとパターン１−Ｂ，２−Ｂとを交互に規則正しく配置した実施例１，２，４については、反り量を小さくすることができた。
【００５８】
また、グリーンシート積層体１６５の上部層１６５Ａと下部層１６５Ｂとにおいて、クリアランスホール１３３，１３４の直径に偏りがない（平均径が同じ）実施例１，２，４，５，６の場合には、クリアランスホール１３３，１３４の直径に偏りがある他の実施例３，７，８と比較して反り量が小さくなった。
【００５９】
さらに、外周部のクリアランスホール１３３，１３４の直径を中央部のクリアランスホール１３３，１３４の直径よりも大きくした場合、反り量を低く抑えることができた。具体的には、実施例１と実施例４とを比較する場合、実施例１のセラミックコンデンサ１０１は、外周部のクリアランスホール１３３，１３４の直径を中央部のクリアランスホール１３３，１３４よりも大きく形成しており、反り量を実施例４よりも低く抑えることができた。
【００６０】
従って、本実施の形態によれば以下の効果を得ることができる。
【００６１】
（１）本実施の形態の積層体準備工程では、直径が異なる２種類のクリアランスホール１３３，１３４が積層方向に配設されるようパターン形成されているので、端部の位置が積層方向で異なった状態で各クリアランスホール１３３，１３４が形成される。このため、従来例のようにクリアランスホール１３３，１３４の端部の位置が積層方向に揃っている場合と比較して、各クリアランスホール１３３，１３４の端部にて各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂの重なる層数が段階的に変化する。従って、グリーンシート積層体１６５のプレス時において、クリアランスホール１３３，１３４の端部近傍での密度差の急激な変化が緩和される。この結果、グリーンシート積層体１６５の焼成時には、密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサ１０１の反りを低減することができる。
【００６２】
（２）実施例１，２，４，５，６のグリーンシート積層体１６５では、積層方向の上部層１６５Ａと下部層１６５Ｂとにおいて、各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂのクリアランスホール１３３，１３４の直径の平均値を等しくしている。このようにすると、直径の異なるクリアランスホール１３３，１３４が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ１０１の反りを低減することができる。
【００６３】
（３）実施例１〜４，６〜８のグリーンシート積層体１６５では、各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂにおいて、直径の異なるクリアランスホール１３３，１３４を積層方向にそれぞれ等しい層数となるよう形成している。このようにすると、クリアランスホール端部での内部電極の重なる層数の変化がなだらかになるので、端部近傍での密度差の急激な変化が緩和される。従って、焼成時の密度に応じた収縮挙動の差が少なくなり、積層セラミックコンデンサ１０１の反りを低減することができる。
【００６４】
（４）実施例１，２，４のグリーンシート積層体１６５では、各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂにおいて、直径の異なるクリアランスホール１３３，１３４を積層方向に規則的に繰り返すように形成している。このようにすると、直径の異なるクリアランスホール１３３，１３４が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ１０１の反りを低減することができる。
【００６５】
（５）実施例１〜３のグリーンシート積層体１６５では、外周部に設けられるクリアランスホール１３３，１３４の直径を、中央部に設けられるクリアランスホール１３３，１３４の直径よりも大きく形成している。グリーンシート積層体１６５において、各グリーンシート１６０における外周端部には内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂが設けられておらずセラミック材料のみにて形成されている（図１０等参照）。このため、各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂの外周端近傍では、セラミック材料と導体材料との割合が急激に変化する。従って、実施例１〜３のように、中央部よりも外周部のクリアランスホール１３３，１３４の直径を大きくすることにより、積層セラミックコンデンサ１０１において、中央部から外周部に向かって徐々にセラミック誘電体層１０５の割合が増える。このため、各内部電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂの端部近傍において、セラミック誘電体層１０５間における電極層１４１Ａ，１４１Ｂ，１４２Ａ，１４２Ｂの有無に応じた急激な収縮挙動の差が緩和され、積層セラミックコンデンサ１０１の反りを低減することができる。
【００６６】
（６）本実施の形態の積層セラミックコンデンサ１０１では、反り量を低く抑えることができるため、配線基板内蔵時における積層セラミックコンデンサ１０１の接続信頼性を十分に確保することができる。また、積層セラミックコンデンサ１０１に直流電圧を印加すると、電歪現象によって各セラミック誘電体層１０５に伸縮が発生する。このとき、クリアランスホール１３３，１３４の端部の位置が積層方向で異なっているため、変位ありなしの境界であるクリアランスホール１３３，１３４の端部近傍での応力が分散される。従って、直流電圧の印加時において、クラックやデラミネーションが生じ難くなり、積層セラミックコンデンサ１０１の製品信頼性を向上させることができる。
【００６７】
（７）本実施の形態の積層セラミックコンデンサ１０１では、各表層電極１１１，１１２，１２１，１２２の表面に銅めっき層が施されている。このようにすると、各表層電極１１１，１１２，１２１，１２２のメタライズ導体に含まれる共素地材料のセラミックが電極表面に露出することがない。この結果、各表層電極１１１，１１２，１２１，１２２における濡れ性を向上させることができ、積層セラミックコンデンサ１０１の接続信頼性を十分に確保することができる。
【００６８】
なお、本発明の実施の形態は以下のように変更してもよい。
【００６９】
・上記実施の形態では、直径が異なる２種類のクリアランスホール１３３，１３４が積層方向に配置されるよう各内部電極部１６１Ａ，１６１Ｂ，１６２Ａ，１６２Ｂをパターン形成していたが、直径が異なる３種類以上のクリアランスホールが積層方向に配置されるようにパターン形成してもよい。例えば、クリアランスホール１３３，１３４の直径の異なる３種類のパターンＡ，Ｂ，Ｃの内部電極部を積層する場合、直径の大きい順または小さい順に規則的（Ａ，Ｂ，Ｃ，…Ａ，Ｂ，Ｃの順）に繰り返すように内部電極部を積層配置してグリーンシート積層体１６５を形成する。このようにすると、直径の異なるクリアランスホール１３３，１３４が積層方向に偏りなく配置されるため、積層方向に密度差が生じ難くなり、積層セラミックコンデンサ１０１の反りを低減することができる。
【００７０】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００７１】
（１）セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造を有し、前記セラミック誘電体層及び前記内部電極層の積層方向に延びて複数の前記第１内部電極層に接続される第１ビア電極と、前記積層方向に延びて複数の前記第２内部電極層に接続される第２ビア電極とが全体としてアレイ状に配置され、前記複数の第１内部電極層に第１クリアランスホールが設けられ、前記第１クリアランスホールによって、前記第１内部電極層と前記第２ビア電極とは電気的に絶縁されるとともに、前記複数の第２内部電極層に第２クリアランスホールが設けられ、前記第２クリアランスホールによって、前記第２内部電極層と前記第１ビア電極とは電気的に絶縁される積層セラミックコンデンサであって、前記コンデンサは、長さ８ｍｍ以上の辺を含む矩形状かつ反り量が３０μｍ以下であり、前記第１内部電極層及び前記第２内部電極層の少なくとも一方の内部電極層において、直径が異なる２種類以上の前記クリアランスホールが積層方向に配設されていることを特徴とする積層セラミックコンデンサ。
【符号の説明】
【００７２】
１０１…積層セラミックコンデンサ
１０５…セラミック誘電体層
１３０…貫通孔としてのビア
１３１…第１ビア電極としての電源用コンデンサ内ビア導体
１３２…第２ビア電極としてのグランド用コンデンサ内ビア導体
１３３…第１クリアランスホール
１３４…第２クリアランスホール
１４１Ａ，１４１Ｂ…第１内部電極層としての電源用内部電極層
１４２Ａ，１４２Ｂ…第２内部電極層としてのグランド用内部電極層
１６０…未焼成セラミック部としての未焼成セラミックグリーンシート
１６１Ａ,１６１Ｂ…未焼成導体部としての第１内部電極部
１６２Ａ,１６２Ｂ…未焼成導体部としての第２内部電極部
１６５…未焼成セラミック積層体としてのグリーンシート積層体
１６５Ａ…上部層
１６５Ｂ…下部層
１６６…未焼成ビア導体部
【図１】
0005893371.tif 000005
【図２】
0005893371.tif 000006
【図３】
0005893371.tif 000007
【図４】
0005893371.tif 000008
【図５】
0005893371.tif 000009
【図６】
0005893371.tif 000010
【図７】
0005893371.tif 000011
【図８】
0005893371.tif 000012
【図９】
0005893371.tif 000013
【図１０】
0005893371.tif 000014
【図１１】
0005893371.tif 000015
【図１２】
0005893371.tif 000016
【図１３】
0005893371.tif 000017
【図１４】
0005893371.tif 000018
【図１５】
0005893371.tif 000019
【図１６】
0005893371.tif 000020