(57)【特許請求の範囲】
【請求項１】
制御端子（１２Ｇ）の充電によりオンされるとともに放電によりオフされる半導体スイッチング素子である駆動対象素子（１２）の動作を制御するように構成された、スイッチング制御回路（２０）であって、
当該スイッチング制御回路及び前記駆動対象素子の正常時における前記駆動対象素子のオフ時に前記制御端子を放電するように設けられた通電経路である通常時オフ経路（ＮＰ）に介装された半導体スイッチング素子であって、前記通常時オフ経路を通電状態と遮断状態との間で切換可能に設けられた、第一スイッチング素子（２１４）と、
当該スイッチング制御回路又は前記駆動対象素子における第一種の異常が発生した場合に前記制御端子を放電するように設けられた通電経路であって前記通常時オフ経路よりも低インピーダンスに形成された低インピーダンスオフ経路（ＬＰ）に介装された半導体スイッチング素子であって、前記低インピーダンスオフ経路を通電状態と遮断状態との間で切換可能に設けられた、第二スイッチング素子（２４）と、
当該スイッチング制御回路又は前記駆動対象素子における前記第一種の異常とは異なる第二種の異常が発生した場合に前記制御端子を放電するように設けられた通電経路であって前記通常時オフ経路よりも高インピーダンスに形成された高インピーダンスオフ経路（ＨＰ）に介装された半導体スイッチング素子であって、前記高インピーダンスオフ経路を通電状態と遮断状態との間で切換可能に設けられた、第三スイッチング素子（２１５）と、
前記第一種の異常の検知による前記低インピーダンスオフ経路の通電中は前記高インピーダンスオフ経路の通電を禁止するとともに、前記第二種の異常の検知による前記高インピーダンスオフ経路の通電中は前記低インピーダンスオフ経路の通電を禁止すべく、前記第一スイッチング素子、前記第二スイッチング素子及び前記第三スイッチング素子の駆動を制御するように設けられた、駆動制御部（２１２）と、
を備え、
前記第一種の異常は、前記制御端子の電圧が閾値電圧よりも高く且つ通常の前記駆動対象素子のオン状態時における電圧である通常時オン操作電圧よりも低い中間値電圧状態が、所定時間継続する、中間値電圧異常であり、
前記第二種の異常は、前記駆動対象素子の過電流異常であることを特徴とする、スイッチング制御回路。
【請求項２】
前記制御端子に実際に印加される電圧を検知する端子によって検知された電圧が前記所定時間継続して前記中間値電圧状態となることにより、前記中間値電圧異常の発生を検知することを特徴とする、請求項１に記載のスイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動対象としての半導体スイッチング素子の動作を制御するように構成された、スイッチング制御回路に関する。
【背景技術】
【０００２】
従来のこの種の装置として、特開２００３−１３４７９７号公報に開示されたものが知られている。かかる従来の装置においては、駆動対象であるＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）におけるゲート端子には、オン制御用ＭＯＳＦＥＴ及びオフ制御用ＭＯＳＦＥＴが接続されている。オン制御用ＭＯＳＦＥＴとオフ制御用ＭＯＳＦＥＴとは、互いに直列に接続されている。また、前記ゲート端子には、ソフト遮断用ＭＯＳＦＥＴが接続されている。このソフト遮断用ＭＯＳＦＥＴは、前記オフ制御用ＭＯＳＦＥＴと並列に接続されている。
【０００３】
かかる構成を有する、上述の従来の装置においては、ＩＧＢＴをオフする際に、通常は前記オフ制御用ＭＯＳＦＥＴがオンされる。一方、過電流等の異常を検知した場合には、前記ソフト遮断用ＭＯＳＦＥＴがオンされる。これにより、所謂「ソフト遮断」が実現される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１３４７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この種の装置において、異常の発生状況に応じた、より適切な遮断処理を行うことが求められている。本発明は、上記に例示した事情等に鑑みてなされたものである。
【課題を解決するための手段】
【０００６】
本発明のスイッチング制御回路は、駆動対象素子の動作を制御するように構成されている。ここで、前記駆動対象素子は、制御端子の充電によりオンされるとともに放電によりオフされる半導体スイッチング素子である。前記スイッチング制御回路は、第一スイッチング素子と、第二スイッチング素子と、第三スイッチング素子と、駆動制御部と、を備えている。
【０００７】
前記第一スイッチング素子は、通常時オフ経路に介装された半導体スイッチング素子であって、前記通常時オフ経路を通電状態（通電可能状態）と遮断状態との間で切換可能に設けられている。ここで、前記通常時オフ経路は、当該スイッチング制御回路及び前記駆動対象素子の正常時における、前記駆動対象素子のオフ時に、前記制御端子を放電するように設けられた通電経路である。
【０００８】
前記第二スイッチング素子は、低インピーダンスオフ経路に介装された半導体スイッチング素子であって、前記低インピーダンスオフ経路を通電状態（通電可能状態）と遮断状態との間で切換可能に設けられている。ここで、前記低インピーダンスオフ経路は、当該スイッチング制御回路又は前記駆動対象素子における第一種の異常が発生した場合に前記制御端子を放電するように設けられた通電経路であって、前記通常時オフ経路よりも低インピーダンスに形成されている。具体的には、例えば、前記第一種の異常は、中間値電圧状態が所定時間継続する、中間値電圧異常である。この中間値電圧状態は、前記制御端子の電圧が、閾値電圧よりも高く、且つ通常の前記駆動対象素子のオン状態時における電圧である通常時オン操作電圧よりも低い状態である。
【０００９】
前記第三スイッチング素子は、高インピーダンスオフ経路に介装された半導体スイッチング素子であって、前記高インピーダンスオフ経路を通電状態（通電可能状態）と遮断状態との間で切換可能に設けられている。ここで、前記高インピーダンスオフ経路は、当該スイッチング制御回路又は前記駆動対象素子における前記第一種の異常とは異なる第二種の異常が発生した場合に前記制御端子を放電するように設けられた通電経路であって、前記通常時オフ経路よりも高インピーダンスに形成されている。
【００１０】
前記駆動制御部は、前記第一スイッチング素子、前記第二スイッチング素子及び前記第三スイッチング素子の駆動を制御するように設けられている。本発明の特徴は、この駆動制御部が、前記第一種の異常の検知による前記低インピーダンスオフ経路の通電中は前記高インピーダンスオフ経路の通電を禁止するとともに、前記第二種の異常の検知による前記高インピーダンスオフ経路の通電中は前記低インピーダンスオフ経路の通電を禁止するようになっていることにある。
【発明の効果】
【００１１】
かかる構成を備えた、本発明の前記スイッチング制御回路において、前記駆動対象素子をオフする際、通常は（異常が検知されていない場合は）、前記駆動制御部は、前記第一スイッチング素子をオンする。これにより、前記通常時オフ経路が通電状態となる。
【００１２】
一方、前記第一種の異常が検知された場合、前記駆動制御部は、前記低インピーダンスオフ経路を通電状態（通電可能状態）に設定するように、前記第二スイッチング素子を制御する（具体的には前記第二スイッチング素子をオンする）。このとき、前記駆動制御部は、前記第一種の異常の検知による前記低インピーダンスオフ経路の通電中は、前記高インピーダンスオフ経路の通電（具体的には前記第三スイッチング素子のオン）を禁止する。
【００１３】
また、前記第二種の異常が検知された場合、前記駆動制御部は、前記高インピーダンスオフ経路を通電状態（通電可能状態）に設定するように、前記第三スイッチング素子を制御する（具体的には前記第三スイッチング素子をオンする）。このとき、前記駆動制御部は、前記第二種の異常の検知による前記高インピーダンスオフ経路の通電中は、前記低インピーダンスオフ経路の通電（具体的には前記第二スイッチング素子のオン）を禁止する。
【００１４】
このように、本発明の前記スイッチング制御回路においては、一方の種の異常処理中に、他方の種の異常処理条件が成立しても、当該他方の種の異常処理が禁止される。すなわち、本発明によれば、異常処理の不用意な切換が、良好に抑制される。したがって、本発明によれば、異常の発生状況に応じた、より適切な遮断処理を行うことが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るスイッチング制御回路の概略的な回路構成を示す図。
【図２】図１に示されているスイッチング制御回路の動作の一例を説明するためのタイムチャート。
【図３】図１に示されているスイッチング制御回路の動作の一例を説明するためのタイムチャート。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した一実施形態を、図面を適宜参照しつつ説明する。なお、変形例は、当該実施形態の説明中に挿入されると首尾一貫した一実施形態の説明の理解が妨げられるので、末尾にまとめて記載されている。
【００１７】
＜構成＞
図１に示されている車載電気回路１０は、図示しない所謂ハイブリッドシステムを有する自動車に搭載されたパワーコントロールユニットの一部である。パワーコントロールユニットは、上述のハイブリッドシステムに設けられたモータジェネレータの駆動制御を行うための装置であって、複数組の車載電気回路１０を備えている（かかるパワーコントロールユニットの全体構成については、特開２０１２−３４４５０号公報（米国特許出願公開第２０１２／００２５８７５号明細書）を参照のこと）。
【００１８】
車載電気回路１０には、パワー半導体である駆動対象素子１２が設けられている。駆動対象素子１２は、ＭＯＳゲート構造を有する電圧駆動型の半導体スイッチング素子、具体的にはＩＧＢＴであって、コレクタ端子１２Ｃとエミッタ端子１２Ｅとゲート端子１２Ｇとセンス端子１２Ｓとを備えている。この駆動対象素子１２は、周知の通り、制御端子としてのゲート端子１２Ｇの充電によりオンされるとともに、ゲート端子１２Ｇの放電によりオフされるように構成されている。センス端子１２Ｓは、コレクタ電流（入力端子であるコレクタ端子１２Ｃと出力端子であるエミッタ端子１２Ｅとの間に流れる電流）と相関を有する微少電流を出力するように設けられている。
【００１９】
車載電気回路１０は、主として図示しない高圧バッテリにより電源供給を受ける高電圧システム側に設けられている。一方、上述のハイブリッドシステム全体の動作を統括的に制御するためのメインコントローラＣは、図示しない低圧バッテリにより電源供給を受ける低電圧システム側に設けられている。このため、低電圧システム側（メインコントローラＣ）とスイッチング制御回路２０とは、図示しないインタフェースを介して接続されている。
【００２０】
スイッチング制御回路２０は、駆動対象素子１２の動作を制御するように構成されている。以下、本実施形態のスイッチング制御回路２０の詳細な構成について説明する。スイッチング制御回路２０は、ドライバＩＣ２１と、放電抵抗２３と、オフ状態保持スイッチ２４と、ソフト遮断抵抗２５と、過電流検出抵抗２６と、を備えている。
【００２１】
ドライバＩＣ２１は、上述の図示しないインタフェースを介して低電圧システム側（メインコントローラＣ）に接続するための、端子Ｔ１〜Ｔ４を有している。具体的には、ドライバＩＣ２１は、端子Ｔ１を介して、電源電圧Ｖｆｂが供給されるようになっている。また、ドライバＩＣ２１における端子Ｔ２〜Ｔ４は、メインコントローラＣと信号授受可能に設けられている。
【００２２】
端子Ｔ２は、メインコントローラＣにより生成されたＰＷＭ信号であるゲート駆動信号Ｓｇが入力されるように設けられている。端子Ｔ３は、第一フェール信号ＦＬ１をメインコントローラＣに向けて出力するように設けられている。同様に、端子Ｔ４は、第二フェール信号ＦＬ２をメインコントローラＣに向けて出力するように設けられている。ここで、第一フェール信号ＦＬ１は、後述する中間値電圧異常（第一種の異常）の発生検知を報知するための信号である。また、第二フェール信号ＦＬ２は、この中間値電圧異常とは異なる異常（第二種の異常）の発生検知を報知するための信号である。
【００２３】
また、ドライバＩＣ２１は、端子Ｔ５〜Ｔ１４を有している。端子Ｔ５は、ゲート印加電圧ＶｇＨを出力するように設けられている。端子Ｔ６及びＴ７は、端子Ｔ５から出力されたゲート印加電圧ＶｇＨが入力されるように、外部の電力ラインを介して端子Ｔ５に接続されている。なお、端子Ｔ６は、ゲート印加電圧ＶｇＨの検知用に設けられている。一方、端子Ｔ７は、ドライバＩＣ２１の内部におけるスイッチングを経て端子Ｔ８及び充電抵抗２２を介してゲート端子１２Ｇにゲート電圧（Ｖｇｅ）を印加するための、ゲート印加電圧ＶｇＨの入力端子である。
【００２４】
端子Ｔ８及びＴ９は、駆動対象素子１２におけるゲート端子１２Ｇに接続されている。ここで、上述のように、ゲート端子１２Ｇと端子Ｔ８との間には、充電抵抗２２が設けられている。すなわち、端子Ｔ８は、充電抵抗２２を介してゲート端子１２Ｇに接続されている。また、ゲート端子１２Ｇと端子Ｔ９との間には、後述する通常時オフ経路ＮＰを構成する放電抵抗２３が設けられている。すなわち、端子Ｔ９は、放電抵抗２３を介してゲート端子１２Ｇに接続されている。
【００２５】
駆動対象素子１２におけるゲート端子１２Ｇと、端子Ｔ１０と、の間には、オフ状態保持スイッチ２４が設けられている。本発明の「第二スイッチング素子」に相当するオフ状態保持スイッチ２４は、Ｎチャネル型のＭＯＳＦＥＴであって、そのゲートが端子Ｔ１０に接続されている。また、オフ状態保持スイッチ２４は、そのドレインが駆動対象素子１２におけるゲート端子１２Ｇに接続されていて、そのソースが接地されている（接地点に接続されている）。このオフ状態保持スイッチ２４は、低インピーダンスオフ経路ＬＰを通電状態（通電可能状態）と遮断状態との間で切換可能に、当該低インピーダンスオフ経路ＬＰに介装されている。
【００２６】
ここで、低インピーダンスオフ経路ＬＰは、駆動対象素子１２が本来オフ状態に制御されている際に、端子間の寄生容量に起因してゲート端子１２Ｇに高周波ノイズが重畳することで誤ってオン状態となることを防止するために、後述する通常時オフ経路ＮＰよりも低インピーダンスに形成されている。また、低インピーダンスオフ経路ＬＰは、中間値電圧異常が発生した場合にゲート端子１２Ｇを放電する用途にも利用可能に設けられている。この中間値電圧異常は、中間値電圧状態が所定時間継続する異常である。この中間値電圧状態は、ゲート電圧Ｖｇｅが、閾値電圧（所謂「ゲート閾値電圧」）よりも高く、且つ通常時オン操作電圧（通常の駆動対象素子１２のオン状態中における電圧）よりも低い状態である。
【００２７】
端子Ｔ１１及びＴ１２は、駆動対象素子１２におけるゲート端子１２Ｇに接続されている。端子Ｔ１２は、ゲート電圧Ｖｇｅ（ゲート端子１２Ｇに実際に印加される電圧）の検知用に設けられた端子である。一方、ゲート端子１２Ｇと端子Ｔ１１との間には、後述する高インピーダンスオフ経路ＨＰを構成するソフト遮断抵抗２５が設けられている。すなわち、端子Ｔ１１は、ソフト遮断抵抗２５を介してゲート端子１２Ｇに接続されている。
【００２８】
過電流検出抵抗２６は、センス端子１２Ｓと接地点とを接続する通電経路に介装されている。端子Ｔ１３は、過電流検出用の端子であって、センス端子１２Ｓと過電流検出抵抗２６との接続点に接続されている。端子Ｔ１４は、接地されている（接地点に接続されている）。
【００２９】
次に、ドライバＩＣ２１の内部構成について説明する。ドライバＩＣ２１内には、シリーズレギュレータ２１１と、駆動制御部２１２と、ゲート充電スイッチ２１３と、ゲート放電スイッチ２１４と、ソフト遮断スイッチ２１５と、が設けられている。
【００３０】
シリーズレギュレータ２１１は、端子Ｔ１と端子Ｔ５との間に設けられている。このシリーズレギュレータ２１１は、端子Ｔ１に入力された電源電力（電源電圧Ｖｆｂ）を所定の降圧比で降圧して、ゲート端子１２Ｇへの入力用の電力（ゲート印加電圧ＶｇＨ）を端子Ｔ５に出力するようになっている。
【００３１】
駆動制御部２１２は、端子Ｔ２を介してゲート駆動信号Ｓｇを受け取るように、端子Ｔ２に接続されている。また、駆動制御部２１２は、端子Ｔ６、Ｔ１２及びＴ１３を介して、各種の検知電圧を受け取るように、これらの各端子に接続されている。この駆動制御部２１２は、受け取ったゲート駆動信号Ｓｇ及び各種の検知電圧に基づいて、オフ状態保持スイッチ２４、ゲート放電スイッチ２１４、及びソフト遮断スイッチ２１５の駆動を制御するように設けられている。
【００３２】
ゲート充電スイッチ２１３は、Ｐチャネル型のＭＯＳＦＥＴであって、そのゲートが駆動制御部２１２に接続されている。すなわち、駆動制御部２１２は、ゲート充電スイッチ２１３のゲートに駆動信号を出力することで、このゲート充電スイッチ２１３の動作を制御するように設けられている。また、ゲート充電スイッチ２１３は、そのソースが端子Ｔ７に接続されるとともに、ドレインが端子Ｔ８に接続されている。そして、ゲート充電スイッチ２１３は、オンされることで、「端子Ｔ７−端子Ｔ８−駆動対象素子１２におけるゲート端子１２Ｇ」の通電経路を通電してゲート端子１２Ｇを充電するように設けられている。
【００３３】
本発明の「第一スイッチング素子」に相当するゲート放電スイッチ２１４は、Ｎチャネル型のＭＯＳＦＥＴであって、そのゲートが駆動制御部２１２に接続されている。すなわち、駆動制御部２１２は、ゲート放電スイッチ２１４のゲートに駆動信号を出力することで、このゲート放電スイッチ２１４の動作を制御するように設けられている。また、ゲート放電スイッチ２１４は、そのドレインが端子Ｔ９に接続されるとともに、ソースが端子Ｔ１４に接続されることで接地されている。
【００３４】
ゲート放電スイッチ２１４は、通常時オフ経路ＮＰに介装された半導体スイッチング素子であって、この通常時オフ経路ＮＰを通電状態（通電可能状態）と遮断状態との間で切換可能に設けられている。ここで、通常時オフ経路ＮＰは、スイッチング制御回路２０及び駆動対象素子１２の正常時における、駆動対象素子１２のオフ時に、ゲート端子１２Ｇを放電するように設けられた通電経路である。具体的には、通常時オフ経路ＮＰは、駆動対象素子１２におけるゲート端子１２Ｇから、放電抵抗２３、端子Ｔ９、ゲート放電スイッチ２１４、及び端子Ｔ１４を経て、接地点に至る通電経路である。
【００３５】
本発明の「第三スイッチング素子」に相当するソフト遮断スイッチ２１５は、Ｎチャネル型のＭＯＳＦＥＴであって、そのゲートが駆動制御部２１２に接続されている。すなわち、駆動制御部２１２は、ソフト遮断スイッチ２１５のゲートに駆動信号を出力することで、このソフト遮断スイッチ２１５の動作を制御するように設けられている。また、ソフト遮断スイッチ２１５は、そのドレインが端子Ｔ１１に接続されるとともに、ソースが端子Ｔ１４に接続されることで接地されている。
【００３６】
ソフト遮断スイッチ２１５は、高インピーダンスオフ経路ＨＰに介装された半導体スイッチング素子であって、高インピーダンスオフ経路ＨＰを通電状態（通電可能状態）と遮断状態との間で切換可能に設けられている。ここで、高インピーダンスオフ経路ＨＰは、スイッチング制御回路２０又は駆動対象素子１２における、中間値電圧異常とは異なる異常が発生した場合にゲート端子１２Ｇを放電するように設けられた通電経路であって、通常時オフ経路ＮＰよりも高インピーダンスに形成されている。
【００３７】
なお、上述のような、通常時オフ経路ＮＰ、低インピーダンスオフ経路ＬＰ、及び高インピーダンスオフ経路ＨＰの構成については、本願の出願人は、すでに種々提案している（例えば、特開２０１２−３４４５０号公報（米国特許出願公開第２０１２／００２５８７５号明細書）等参照。）。よって、これらについてのこれ以上の詳細な説明は、本明細書においては省略する（国内法令が許容している場合には、上記の公報の記載内容が、本明細書の一部を構成するものとして適宜援用され得る。）。
【００３８】
ここで、本実施形態においては、駆動制御部２１２は、中間値電圧異常を検知した場合は、オフ状態保持スイッチ２４をオンすることで、低インピーダンスオフ経路ＬＰを通電させるようになっている。また、駆動制御部２１２は、中間値電圧異常以外の異常を検知した場合は、ソフト遮断スイッチ２１５をオンすることで、高インピーダンスオフ経路ＨＰを通電させるようになっている（所謂ソフト遮断）。さらに、駆動制御部２１２は、中間値電圧異常の検知による低インピーダンスオフ経路ＬＰの通電中は高インピーダンスオフ経路ＨＰの通電を禁止するとともに、中間値電圧異常以外の異常の検知による高インピーダンスオフ経路ＨＰの通電中は低インピーダンスオフ経路ＬＰの通電を禁止するようになっている。
【００３９】
＜動作＞
以下、本実施形態の構成における動作及び作用・効果について説明する。
【００４０】
かかる構成を備えた、本実施形態のスイッチング制御回路２０において、駆動対象素子１２をオフ制御する際、通常は（異常が検知されていない場合は）、駆動制御部２１２は、ゲート放電スイッチ２１４をオンする。これにより、通常時オフ経路ＮＰが通電状態となり、ゲート端子１２Ｇが放電される。
【００４１】
中間値電圧異常が検知され且つ他の異常が検知されていない場合は、駆動制御部２１２は、低インピーダンスオフ経路ＬＰを通電状態（通電可能状態）に設定するように、オフ状態保持スイッチ２４を制御する（具体的にはオフ状態保持スイッチ２４をオンする）。このとき、駆動制御部２１２は、中間値電圧異常の検知による低インピーダンスオフ経路ＬＰの通電中は、たとえ他の異常が検知されても（あるいは他の異常の検知条件が成立しても）、高インピーダンスオフ経路ＨＰの通電（具体的にはソフト遮断スイッチ２１５のオン）を禁止する。
【００４２】
一方、中間値電圧異常は検知されていないが、これとは異なる異常が検知された場合、駆動制御部２１２は、高インピーダンスオフ経路ＨＰを通電状態（通電可能状態）に設定するように、ソフト遮断スイッチ２１５を制御する（具体的にはソフト遮断スイッチ２１５をオンする）。このとき、駆動制御部２１２は、当該異常の検知による高インピーダンスオフ経路ＨＰの通電中は、たとえ中間値電圧異常が検知されても（あるいはその検知条件が成立しても）、低インピーダンスオフ経路ＬＰの通電（具体的にはオフ状態保持スイッチ２４のオン）を禁止する。
【００４３】
このように、本実施形態のスイッチング制御回路２０においては、一方の種の異常処理中に、他方の種の異常処理条件が成立しても、当該他方の種の異常処理が禁止される。すなわち、本実施形態の構成によれば、異常処理の不用意な切換が、良好に抑制される。したがって、本実施形態によれば、異常の発生状況に応じた、より適切な遮断処理を行うことが可能となる。
【００４４】
以下、図２及び図３を参照しつつ、上記の作用・効果について詳述する。なお、図２及び図３において、最上段の「ＯＮ／ＯＦＦ」は、駆動制御部２１２にて生成される駆動指令信号である。また、本実施形態においては、中間値電圧異常は、主として以下の要因によって生じるものとする：（１）ゲート放電スイッチ２１４がオン状態とならない異常、（２）ゲート放電スイッチ２１４が導通状態に維持される異常、（３）端子Ｔ７とＴ８との短絡異常（ゲート充電スイッチ２１３が導通状態に維持される異常）。
【００４５】
駆動指令信号が「ＯＦＦ」から「ＯＮ」に変化する際には、オフ状態保持スイッチ２４、ゲート放電スイッチ２１４及びソフト遮断スイッチ２１５がオフ状態に設定される（これらのオフ状態は同期してほぼ同時に行われ得る）とともに、ゲート充電スイッチ２１３がオンされる。このとき、ゲート充電スイッチ２１３は、オフ状態保持スイッチ２４、ゲート放電スイッチ２１４及びソフト遮断スイッチ２１５がオフ状態に確実に設定されている状態でオンされるものとする。
【００４６】
一方、駆動指令信号が「ＯＮ」から「ＯＦＦ」に変化する際には、ゲート充電スイッチ２１３がオフされるとともに、ゲート放電スイッチ２１４がオンされる。このとき、ゲート充電スイッチ２１３がまずオフされてから、ゲート放電スイッチ２１４がオンされるものとする。また、このとき、オフ状態保持スイッチ２４及びソフト遮断スイッチ２１５は、異常の発生状態（第一フェール信号ＦＬ１及び第二フェール信号ＦＬ２の立ち上げ状態）に応じて適宜オンされる。すなわち、通常の場合は、最初にゲート充電スイッチ２１３がまずオフされ、次にゲート放電スイッチ２１４がオンされ、続いてオフ状態保持スイッチ２４がオンされるものとする（この場合ソフト遮断スイッチ２１５はオンされない）。これに対し、異常が発生した場合には、最初にゲート充電スイッチ２１３がまずオフされ、次に異常の発生状態に応じてオフ状態保持スイッチ２４及びソフト遮断スイッチ２１５のうちの一方のみがオンされてから、ゲート放電スイッチ２１４がオンされるものとする。
【００４７】
また、図２及び図３において、各スイッチング素子のスイッチング状態やフェール信号等、「オン／オフ」、「Ｈｉ／Ｌｏｗ」あるいは「１／０」で示されるものについては、上側が「オン、Ｈｉ、１」を示し、下側が「オフ、Ｌｏｗ、０」を示すものとする。また、電圧については、上側に行くほど高電圧であるものとする。
【００４８】
まず、中間値電圧異常発生時の処理について、ゲート充電スイッチ２１３が導通状態に維持される（すなわち短絡する）異常によるものである場合を例として、図２を参照しつつ説明する。時刻ｔ２１（この時点では未だ中間値電圧異常は検知されていないものとする）にて、駆動対象素子１２の駆動状態がオンからオフに切り換えられる。これにより、ゲート充電スイッチ２１３がオフされるとともに、ゲート放電スイッチ２１４がオンされる。すると、ゲート電圧Ｖｇｅは、緩やかに低下する。
【００４９】
但し、本具体例においては、ゲート充電スイッチ２１３が短絡しているので、ゲート電圧Ｖｇｅは所定値までしか低下せず、上述の中間値電圧状態が継続する。よって、時刻ｔ２２にて、中間値電圧異常の検知条件が成立する。すると、駆動制御部２１２は、中間値電圧異常の発生を検知して、第一フェール信号ＦＬ１を立ち上げるとともに、端子Ｔ３を介してこれをメインコントローラＣに通知する。また、駆動制御部２１２は、中間値電圧異常発生時の処理を行う。かかる異常処理においては、オフ状態保持スイッチ２４がオンされることで、低インピーダンスオフ経路ＬＰが通電される。これにより、駆動対象素子１２におけるゲート端子１２Ｇが迅速に放電され、ゲート電圧Ｖｇｅは比較的急速にゼロまで低下する。
【００５０】
ところで、ゲート充電スイッチ２１３が短絡した場合、これに伴って、シリーズレギュレータ２１１の出力電圧すなわちゲート印加電圧ＶｇＨが低下する。すると、ゲート印加電圧ＶｇＨが所定値Ｖ０以下となった時点（時刻ｔ２３）で、第二フェール信号ＦＬ２の立ち上げ原因の１つである電源電圧異常の条件が成立してしまう。
【００５１】
ここで、仮に時刻ｔ２３にて第二フェール信号ＦＬ２が立ち上げられると、これに伴って第一フェール信号ＦＬ１が立ち下げられることで、異常処理が切り換えられる（図中一点鎖線参照）。すると、オフ状態保持スイッチ２４がオフされることで低インピーダンスオフ経路ＬＰが遮断される一方で、ソフト遮断スイッチ２１５がオンされることで高インピーダンスオフ経路ＨＰが通電される。これにより、ゲート電圧Ｖｇｅの予期せぬ上昇が引き起こされてしまうおそれがある（図中一点鎖線参照）。
【００５２】
この点、本実施形態の構成においては、一旦第一フェール信号ＦＬ１が立ち上げられると、これに伴って、第二フェール信号ＦＬ２の立ち上げが禁止される。すなわち、中間値電圧異常の発生が一旦検知された後は、それ以外の異常検知がマスクされる（図中「ＭＡＳＫ＿ＦＬ２」参照）。これにより、上述のような問題の発生が、可及的に抑制される。
【００５３】
次に、図３を用いて、中間値電圧異常以外の異常の発生時の処理について説明する。時刻ｔ３１にて、中間値電圧異常とは異なる異常（過電流の発生等）が検知されると、駆動制御部２１２は、第二フェール信号ＦＬ２を立ち上げて、端子Ｔ４を介してこれをメインコントローラＣに通知するとともに、異常発生時の処理を行う。
【００５４】
かかる異常処理においては、まず、ゲート充電スイッチ２１３がオフされる、続いて、直ちにソフト遮断スイッチ２１５がオンされることで、高インピーダンスオフ経路ＨＰが通電される。これにより、図３に示されているように、駆動対象素子１２におけるコレクタ−エミッタ間電圧Ｖｃｅの上昇が開始する。また、ゲート電圧Ｖｇｅが徐々に低下する。そして、時刻ｔ３１から所定時間経過した時刻ｔ３２にて、ゲート放電スイッチ２１４がオンされる。
【００５５】
ここで、ゲート電圧Ｖｇｅの低下が緩慢すぎると、図３に示されているように、時刻ｔ３３にて、中間値電圧異常の検知条件が成立する。このとき、仮に第一フェール信号ＦＬ１が立ち上げられると、これに伴って低インピーダンスオフ経路ＬＰが通電する。すると、駆動対象素子１２におけるゲート端子１２Ｇが急速に放電されて、ゲート電圧Ｖｇｅが急激に低下するとともに、コレクタ−エミッタ間電圧Ｖｃｅにて急激なサージ電圧が発生するおそれがある（図中一点鎖線参照）。
【００５６】
この点、本実施形態の構成においては、一旦第二フェール信号ＦＬ２が立ち上げられると、これに伴って、第一フェール信号ＦＬ１の立ち上げが禁止される。すなわち、中間値電圧異常とは異なる異常の発生が一旦検知された後は、中間値電圧異常の検知がマスクされる（図中「ＭＡＳＫ＿ＦＬ１」参照）。これにより、上述のような問題の発生が、可及的に抑制される。
【００５７】
＜変形例＞
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成及び機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。もっとも、言うまでもなく、変形例とて、以下に列挙されたものに限定されるものではない。また、上述の実施形態の一部、及び、複数の変形例の全部又は一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
【００５８】
中間値電圧異常の発生時の処理に際しては、最初にソフト遮断スイッチ２１５をオンしてゲート端子１２Ｇを緩やかに或る程度まで放電した後に、ソフト遮断スイッチ２１５をオフする一方でオフ状態保持スイッチ２４をオンするようにしてもよい。これにより、サージの発生等を効果的に抑制することが可能となる。
【００５９】
その他、特段に言及されていない変形例についても、本発明の本質的部分を変更しない範囲内において、本発明の技術的範囲に含まれることは当然である。また、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されている要素は、上述の実施形態や変形例にて開示されている具体的構成及びその均等物の他、当該作用・機能を実現可能ないかなる構成をも含む。
【符号の説明】
【００６０】
１０…車載電気回路、１２…駆動対象素子、１２Ｇ…ゲート端子、２０…スイッチング制御回路、２１…ドライバＩＣ、２４…オフ状態保持スイッチ、２１２…駆動制御部、２１３…ゲート充電スイッチ、２１４…ゲート放電スイッチ、２１５…ソフト遮断スイッチ、ＨＰ…高インピーダンスオフ経路、ＬＰ…低インピーダンスオフ経路、ＮＰ…通常時オフ経路。
【図１】
0005880494.tif 000002
【図２】
0005880494.tif 000003
【図３】
0005880494.tif 000004