(57)【特許請求の範囲】
【請求項１】
ＩｎＰからなる半導体基板の表面に絶縁材料からなるエッチング停止層を形成する工程と、
前記エッチング停止層の上に第１表面配線および第２表面配線を形成する工程と、
前記半導体基板の裏面側に、孔径の異なる前記第１表面配線に到達する第１貫通孔および前記第２表面配線に到達する第２貫通孔を形成するためのマスクパターンを形成する工程と、
前記マスクパターンをマスクとし、ヨウ化水素ガス，臭化水素ガス，またはこれらの混合ガスを用いたドライエッチングにより前記半導体基板を選択的にエッチングして前記第１貫通孔および前記第２貫通孔を前記エッチング停止層まで到達する状態に形成する工程と、
前記エッチング停止層を選択的にエッチングし、前記第１貫通孔および前記第２貫通孔を前記第１表面配線および前記第２表面配線まで到達する状態に形成する工程と、
前記第１貫通孔内に第１貫通配線を形成し、前記第２貫通孔内に第２貫通配線を形成し、前記第１貫通配線に接続する第１裏面配線、および前記第２貫通配線に接続する第２裏面配線を前記半導体基板の裏面に形成する工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１表面配線および前記第２表面配線を形成した後、前記半導体基板の表面側に支持基板を貼り付ける工程と、
前記支持基板を貼り付けた後、前記半導体基板を裏面側より研削して薄くする工程と
を備え、
前記半導体基板を薄くした後で、前記マスクパターンを形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記支持基板を貼り付けた後の工程は、０〜１８０℃の温度範囲で行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、
前記エッチング停止層は、酸化シリコンまたは酸窒化シリコンから構成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記マスクパターンは、少なくとも有機絶縁材料から構成し、
前記有機絶縁材料は、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、アリーレンエーテル系ポリマー、シロキサン系ポリマー、および芳香族炭化水素系ポリマーの中より選択されたものであることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置の製造方法において、
前記第１貫通配線，前記第２貫通配線，前記第１裏面配線，および前記第２裏面配線の形成は、スパッタリング法によりシード層を形成し、前記シード層の上にメッキ法により金属を堆積することで行い、
前記シード層の形成は、０．０５Ｐａ以上０．２Ｐａ以下の低圧力、かつ０．１Ｗ／ｃｍ２以上２Ｗ／ｃｍ２以下の低放電パワー密度のスパッタ条件で行う
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記第１貫通配線，前記第２貫通配線，前記第１裏面配線，および前記第２裏面配線の形成は、選択めっき用レジストパターンを用いたメッキ法により金属を堆積することで行い、  前記選択めっき用レジストパターンは、ネガタイプのフォトレジストをスプレイコート法で塗布することで形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に貫通する貫通孔を形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年の通信技術の高速化・大容量化に対応し、従来より用いられてきたＧａＡｓ系材料の代わりにＩｎＰ系材料を用いて作製された、高速動作可能なトランジスタなどの半導体装置への期待が増大している。このような半導体装置において、ミリ波帯などの高い周波数帯で十分な性能を引き出すためには、グランド強化、半導体装置の放熱性向上、および基板への実装容易化などを可能とする貫通孔（貫通ビア）形成技術が重要になる。
【０００３】
このビア技術を実現するためには、厚さ５０〜１００μｍ程度に薄層化された半導体装置の基板（例えばＩｎＰ基板）に、貫通ビアを形成するエッチング技術と、形成した貫通ビア内に配線となる金属を形成（堆積）する技術が重要となる。ここで、厚さ５０〜１００μｍ程度に薄層化されたＩｎＰ基板は非常に脆弱なため、ガラスなどの支持基板に接着剤を用いて貼り付けて各プロセスを行うようにしている。このような用途に用いられる接着剤の耐熱性は、一般に２００℃以下と低い。このため、プロセスマージンを考えると、上述した貫通ビアの形成プロセスで加わる熱負荷は、１８０℃以下が望ましい。
【０００４】
貫通ビアの形成過程で加わる熱負荷は、貫通ビア形成のためのエッチング処理、金属の堆積処理などで加わることになる。この中で、金属の堆積処理は、スパッタ法およびめっき法などを用いれば、上述した温度上限を超えることなく行える。また、エッチング処理をウエットエッチング法により行えば、室温（２３℃）程度で実施できる。例えば、ＩｎＰ基板の場合であれば、ウエットエッチング法により室温程度でエッチング処理が可能である。
【０００５】
しかしながら、よく知られているように、ウエットエッチング法では、エッチングが基板の平面方向に進んでしまうサイドエッチングの量が多い。また、ＩｎＰなどの結晶基板は、ＧａＡｓと比較して結晶の面方向によるエッチング速度の異方性が強いため、実用的な寸法のビアホール形成が困難である。
【０００６】
これに対し、ドライエッチング法では、よく知られているように、異方性エッチングが可能であり、サイドエッチング量の低減が可能である。また、ドライエッチング法によれば、結晶異方性も問題とならない。しかしながら、例えばＩｎＰのドライエッチングを可能とする塩素ガスを用いる場合、ＩｎＰと塩素ガスの反応生成物である塩化インジウムの蒸気圧が低いため、適当なエッチング速度を得るためには２００℃以上の温度が必要とされる。このため、適当なエッチング速度を得るためには、上述した接着剤の耐熱温度上限を超えてしまう。一方、接着剤の耐熱温度上限を超えない２００℃以下の低温では、十分なエッチング速度が得られないという問題がある。
【０００７】
上述した塩素ガスを用いたドライエッチングの問題に対し、ヨウ化水素ガス、臭化水素ガス、あるいはこれらを含む混合ガスを用い、より低い温度（１００℃程度）で、Ｉｎ基板などのドライエッチングができるようにする技術が提案されている（非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】K.Kotani et.al. , "High Etch Rate and Low Temperature InP Backside Via Etching Using HI-based Inductively Coupled Plasma", 2004 International Conference on Indium Phosphide and Related Materials Conference proceedings, 16th IPRM, pp.717-720, 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ドライエッチングでは、形成しようとする貫通ビアの径によってエッチングレートが異なるという問題がある。例えば、臭化水素を用いたドライエッチングにより、温度条件１００℃でＩｎＰ基板に貫通ビアを形成する場合、貫通ビアの径によってエッチングレートが異なり、図２に示すように、径が小さくなるほどエッチングレートが遅くなる。この現象は、貫通ビア径が小さいほど貫通ビア内の反応生成物が気化しにくくなり、レートが低下するために発生するものと考えられる。
【００１０】
ここで、貫通ビアの形成では、基板の一方の面（表面）に形成してある配線が、エッチング領域に露出する状態となるが、例えば、ヨウ化水素ガスおよび臭化水素ガスを用いるドライエッチングでは、これら配線もエッチングされる。これに対し、配線に到達するまでのエッチング時間が、各貫通ビアにおいて同一であれば、上述した配線のエッチング量は、各貫通ビアの部分で共通であり、エッチング時間を調整することで容易に制御できる。
【００１１】
ところが、一般には、貫通ビアの径は共通ではなく、各々異なっている。このため、前述したように径に対応してエッチング速度が異なり、貫通ビア毎に到達した配線部分のエッチング量が異なることになる。例えば、エッチング時間を最小径の貫通ビアの処理時間に共通させると、より大きい径の貫通ビアではオーバーエッチング状態となる。このような状態で、種々の径の貫通ビアを同時に形成する場合、エッチング時間を最小径にあわせると、大きい径では、既に形成してある配線がより長時間エッチングされることになり、場合によっては配線を貫通するという問題があった。
【００１２】
これを解決する方法として、配線の膜厚を厚くする方法が考えられるが、配線形成の長時間化を招き、また、コストの上昇を招くことになる。特に、配線材料としてＡｕが使用される場合、コストの上昇は顕著である。また、配線が厚くなると配線の凹凸が大きくなるため、加工が難しくなるという問題もある。これに対し、同じ寸法の径の貫通ビア毎に形成する方法も考えられるが、貫通ビアの形成工程が非常に多くなり、生産性の低下を招き、また、製造コストの上昇も招く。
【００１３】
本発明は、以上のような問題点を解消するためになされたものであり、工程の増大やコストの上昇を招くことなく、孔径が異なる複数の貫通孔を半導体基板に形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置の製造方法は、ＩｎＰからなる半導体基板の表面に絶縁材料からなるエッチング停止層を形成する工程と、エッチング停止層の上に第１表面配線および第２表面配線を形成する工程と、半導体基板の裏面側に、孔径の異なる第１表面配線に到達する第１貫通孔および第２表面配線に到達する第２貫通孔を形成するためのマスクパターンを形成する工程と、マスクパターンをマスクとし、ヨウ化水素ガス，臭化水素ガス，またはこれらの混合ガスを用いたドライエッチングにより半導体基板を選択的にエッチングして第１貫通孔および第２貫通孔をエッチング停止層まで到達する状態に形成する工程と、エッチング停止層を選択的にエッチングし、第１貫通孔および第２貫通孔を第１表面配線および第２表面配線まで到達する状態に形成する工程と、第１貫通孔内に第１貫通配線を形成し、第２貫通孔内に第２貫通配線を形成し、第１貫通配線に接続する第１裏面配線、および第２貫通配線に接続する第２裏面配線を半導体基板の裏面に形成する工程とを少なくとも備える。
【００１５】
上記半導体装置の製造方法において、第１表面配線および第２表面配線を形成した後、半導体基板の表面側に支持基板を貼り付ける工程と、支持基板を貼り付けた後、半導体基板を裏面側より研削して薄くする工程とを備え、半導体基板を薄くした後で、マスクパターンを形成すればよい。なお、支持基板の貼り付けは、０〜１８０℃の温度範囲で行えばよい。
【００１６】
また、エッチング停止層は、酸化シリコンまたは酸窒化シリコンから構成することができる。また、マスクパターンは、少なくとも有機絶縁材料から構成し、有機絶縁材料は、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、アリーレンエーテル系ポリマー、シロキサン系ポリマー、および芳香族炭化水素系ポリマーの中より選択されたものであればよい。
【００１７】
また、第１貫通配線，第２貫通配線，第１裏面配線，および第２裏面配線の形成は、スパッタリング法によりシード層を形成し、シード層の上にめっき法により金属を堆積することで行い、シード層の形成は、０．０５Ｐａ以上０．２Ｐａ以下の低圧力、かつ０．１Ｗ／ｃｍ2以上２Ｗ／ｃｍ2以下の低放電パワー密度のスパッタ条件で行うとよい。なお、第１貫通配線，第２貫通配線，第１裏面配線，および第２裏面配線の形成は、選択めっき用レジストパターンを用いためっき法により金属を堆積することで行い、選択めっき用レジストパターンは、ネガタイプのフォトレジストをスプレイコート法で塗布することで形成するとよい。
【発明の効果】
【００１８】
以上説明したことにより、本発明によれば、工程の増大やコストの上昇を招くことなく、孔径が異なる複数の貫通孔を半導体基板に形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１９】
【図１Ａ】図１Ａは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｄ】図１Ｄは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｅ】図１Ｅは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｆ】図１Ｆは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｇ】図１Ｇは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｈ】図１Ｈは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｉ】図１Ｉは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図１Ｊ】図１Ｊは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【図２】図２は、貫通ビアの径とエッチングレートとの関係を示す相関図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図１Ａ〜図１Ｊを参照して説明する。図１Ａ〜図１Ｊは、本発明の実施の形態における半導体装置の製造方法を説明するための各工程における状態を模式的に示す断面図である。
【００２１】
まず、図１Ａに示すように、半導体基板１０１の表面に絶縁材料からなるエッチング停止層１０２を形成し、また、エッチング停止層１０２の上に第１表面配線１０３ａおよび第２表面配線１０３ｂを形成する。半導体基板１０１は、例えば、鉄をドープすることで高抵抗とされたＩｎＰの基板である。エッチング停止層１０２は、例えば、酸化シリコンから構成すればよく、スパッタ法により形成すればよい。エッチング停止層１０２は、層厚０．３μｍ程度とすればよい。
【００２２】
また、第１表面配線１０３ａおよび第２表面配線１０３ｂは、堆積した金属膜を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで形成すればよい。例えば、蒸着法，スパッタ法，およびめっき法などにより、チタン（Ｔｉ），白金（Ｐｔ），および金（Ａｕ）などの金属膜を形成（堆積）し、この金属膜をパターニングすることで、厚さ１μｍ程度の第１表面配線１０３ａおよび第２表面配線１０３ｂとすればよい。例えば、半導体基板１０１の表面上には、トランジスタなどの素子（不図示）が形成され、これらのいずれかの素子に、第１表面配線１０３ａおよび第２表面配線１０３ｂが接続している。また、エッチング停止層１０２は、例えば、上記素子を覆って形成されている層間絶縁層（不図示）の上に形成されている。
【００２３】
次に、図１Ｂに示すように、第１表面配線１０３ａおよび第２表面配線１０３ｂの周辺部を被覆する保護層１０４を形成する。保護層１０４は、例えば、ＳｉＮから構成すればよい。例えば、ＣＶＤ法により堆積したＳｉＮ膜を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、保護層１０４を形成すればよい。
【００２４】
次に、図１Ｃに示すように、第１表面配線１０３ａおよび第２表面配線１０３ｂを形成した半導体基板１０１の表面側に、接着層１０５を用いて支持基板１０６を貼り付ける。支持基板１０６は、例えばガラス基板であればよい。この後、半導体基板１０１を、裏面側より研削して薄くする。例えば、１００μｍ程度の厚さにすればよい。なお、最終製品の用途や仕様、半導体基板１０１の当初の板厚によっては当該研削工程を行う必要がない場合もある。
【００２５】
次に、図１Ｄに示すように、半導体基板１０１の裏面に、第１絶縁層１０７および第２絶縁層１０８を形成する。また、第２絶縁層１０８に開口部１０８ａ，開口部１０８ｂを形成し、第１絶縁層１０７に開口部１０７ａ，開口部１０７ｂを形成する。開口部１０８ａ，開口部１０７ａは、第１表面配線１０３ａに到達する第１貫通孔となる部分に対応して配置し、開口部１０８ｂ，開口部１０７ｂは、第２表面配線１０３ｂに到達する第２貫通孔となる部分に対応して配置する。開口部１０８ａ，開口部１０７ａは、第１表面配線１０３ａに到達する第１貫通孔を形成するために用いられるものであり、例えば、直径１００μｍ程度に形成する。また、開口部１０８ｂ，開口部１０７ｂは、第２表面配線１０３ｂに到達する第２貫通孔を形成するために用いられるものであり、例えば直径５０μｍ程度に形成する。
【００２６】
言い換えると、開口部１０７ａ，開口部１０７ｂを形成した第１絶縁層１０７と、開口部１０８ａ，開口部１０８ｂを形成した第２絶縁層１０８とにより、第１表面配線１０３ａに到達する第１貫通孔および第２表面配線１０３ｂに到達する第２貫通孔を形成するためのマスクパターンが構成されている。
【００２７】
第１絶縁層１０７は、例えば、スパッタ法により堆積した酸化シリコンから構成し、層厚０．２μｍ程度に形成すればよい。また、第２絶縁層１０８は、スピンコート法により形成した有機絶縁材料の膜から構成すればよく、有機絶縁材料としては、感光性を有するポリベンゾオキサゾールを用いればよい。この有機絶縁材料は、例えば、厚さ１５μｍ程度に塗布し、第２絶縁層１０８とすればよい。
【００２８】
上述した感光性を有する有機絶縁材料からなる第２絶縁層１０８を、公知のフォトリソグラフィー技術によりパターニングすることで、開口部１０８ａ，開口部１０８ｂが形成できる。なお、パターニングにより開口部１０８ａ，開口部１０８ｂを形成した後、１８０℃・１時間の処理条件により、第２絶縁層１０８を熱硬化処理する。このようにして形成した開口部１０８ａ，開口部１０８ｂを形成した第２絶縁層１０８をマスクとし、第１絶縁層１０７を選択的にエッチングすれば、開口部１０７ａ，開口部１０７ｂが形成できる。例えば、Ｃ2Ｆ6ガスを用いたＲＩＥ法により第１絶縁層１０７を選択的にエッチングすればよい。
【００２９】
半導体基板１０１を選択的にエッチングするためのマスクパターンとしては、第２絶縁層１０８のみでもよいが、一般に、有機絶縁材料とＩｎＰなどの化合物半導体とは密着性があまりよくない。このため、有機絶縁材料の層を半導体基板１０１に直接接して形成すると、剥離しやすい状態となる。これに対し、第１絶縁層１０７は、半導体基板１０１および第２絶縁層１０８の両者に対して高い密着性が得られるので、上述したように、第１絶縁層１０７を設けることで、第２絶縁層１０８の剥離が抑制できるようになる。このように、第１絶縁層１０７は、密着性向上のために形成するものであり、一様な膜となる厚さに形成すればよく、前述したように、層厚０．２μｍ程度に形成すればよい。
【００３０】
次に、開口部１０７ａ，開口部１０７ｂを形成した第１絶縁層１０７、および開口部１０８ａ，開口部１０８ｂを形成した第２絶縁層１０８をマスクパターンとして半導体基板１０１を選択的にエッチングし、図１Ｅに示すように、第１基板貫通孔１０１ａおよび第２基板貫通孔１０１ｂを、エッチング停止層１０２まで到達する状態に形成する。
【００３１】
例えば、温度条件を１００℃程度とし、臭化水素ガスを用いた反応性イオンエッチング法により、半導体基板１０１を選択的にエッチングすればよい。このエッチングにより、半導体基板１０１に、直径１００μｍの第１基板貫通孔１０１ａと、直径５０μｍの第２基板貫通孔１０１ｂが形成できる。ここで、エッチング時間は、孔径の小さい第２基板貫通孔１０１ｂが形成できる時間とすればよい。この処理時間では、孔径の大きい第１基板貫通孔１０１ａの形成においては、いわゆるオーバーエッチングとなる。しかしながら、エッチング停止層１０２を備えているので、上述したエッチングは、エッチング停止層１０２により停止される。第１基板貫通孔１０１ａが形成されても、このエッチングが行われる領域には、第１表面配線１０３ａが触れることがない。このため、第１基板貫通孔１０１ａが形成されている領域の第１表面配線１０３ａがエッチングされることがない。
【００３２】
次に、上述した第１基板貫通孔１０１ａおよび第２基板貫通孔１０１ｂの形成に続いて、開口部１０７ａ，開口部１０７ｂを形成した第１絶縁層１０７、および開口部１０８ａ，開口部１０８ｂを形成した第２絶縁層１０８をマスクパターンとし、エッチング停止層１０２を選択的にエッチングし、図１Ｆに示すように、第２絶縁層１０８に、第１開口部１０２ａ，第２開口部１０２ｂを形成する。例えば、Ｃ2Ｆ6ガスを用いたＲＩＥ法によりエッチング停止層１０２を選択的にエッチングすればよい。このエッチングでは、第１表面配線１０３ａおよび第２表面配線１０３ｂが、エッチング領域に晒されることになる。しかしながら、上記エッチングによれば、選択的にエッチング停止層１０２がエッチングされ、第１表面配線１０３ａおよび第２表面配線１０３ｂは、ほとんどエッチングされることがない。
【００３３】
このように、第１開口部１０２ａ，第２開口部１０２ｂを形成することで、まず、第１基板貫通孔１０１ａおよび第１開口部１０２ａから構成されて、半導体基板１０１の裏面側より第１表面配線１０３ａに到達する第１貫通孔１０９ａが形成された状態となる。また、第２基板貫通孔１０１ｂおよび第２開口部１０２ｂから構成されて、半導体基板１０１の裏面側より第２表面配線１０３ｂに到達する第２貫通孔１０９ｂが形成された状態となる。なお、上述した貫通孔を形成するためのマスクとして用いた第１絶縁層１０７および第２絶縁層１０８は、公知の半導体装置における層間絶縁層に用いられている材料から構成されており、このまま残した状態として問題がなく、除去する必要はない。
【００３４】
次に、図１Ｇに示すように、第１貫通孔１０９ａおよび第２貫通孔１０９ｂの底面および側壁を含めた第２絶縁層１０８の表面に、シード層１１０を形成する。例えば、ＷおよびＡｕをスパッタ法により堆積することで、シード層１１０を形成すればよい。Ｗ層は、Ａｕ層と半導体基板１０１の部分との密着性を向上させるために用いる。Ａｕ層は層厚１〜２μｍ程度に形成すればよい。
【００３５】
ここで、貫通孔の底部および側壁に、シード層１１０が形成されていることが重要となる。このために、スパッタ法による金属粒子が貫通孔の底部にまで到達するとともに、貫通孔の側壁にもスパッタ法による金属粒が付着する条件で、上述した金属の堆積を行えばよい。具体的には、スパッタ成膜時の圧力を０．１Ｐａ程度とし、スパッタ成膜時のパワー密度を１Ｗ／ｃｍ2程度とすればよい。これらの条件でスパッタ成膜を行えば、貫通孔の底部および側壁に、シード層１１０が形成できる。
【００３６】
一般に、貫通孔内にめっき用シード層をスパッタ法で堆積する場合、孔側壁にもメタルを堆積する必要があるため、横方向成分が多くなる高圧力（例えば、１Ｐａ）をスパッタ条件としている。しかしながら、貫通孔の深さが５０μｍ以上になると、垂直方向成分が少ないため、貫通孔底までスパッタメタルが到達しないという問題がある。これを解決するために、バイアス付きスパッタ法が提案されているが、一般のスパッタ装置に比べバイアス付きスパッタ装置は高価である。
【００３７】
これらに対し、上述したように、０．０５〜０．２Ｐａの範囲でスパッタ成膜時の圧力を低くし、加えて、スパッタ成膜時のパワー密度を０．１Ｗ／ｃｍ2〜０．２Ｗ／ｃｍ2の範囲で適宜に設定することで、貫通孔の底部および側壁に、金属の層が形成できる。スパッタ成膜時の圧力を低くすることで、スパッタ粒子の平均自由行程が長くなり、スパッタ粒子が深い貫通孔の底部にまで届くようになる。また、パワー密度をあまり高くしない条件とすることで、一部のスパッタ粒子が、側壁にも付着する状態とすることができる。
【００３８】
次に、図１Ｈに示すように、選択めっき用レジストパターン１１１を形成する。例えば、スプレイコート法を用い、ネガタイプのフォトレジストを厚さ１０μｍ程度に塗布して塗布膜を形成する。次いで、形成した塗布膜を、公知のフォトリソグラフィー技術によりパターニングすることで、選択めっき用レジストパターン１１１を形成すればよい。
【００３９】
ここで、このようなレジストパターンの形成時に、通常のスピンコート法で液体のレジスト材料を塗布すると、深さ１００μｍの貫通孔がレジストで満たされてしまう。このような状態では、フォトリソグラフィーの現像時に、貫通穴内のレジストが現像しきれずに残留する現象が発生しやすい。レジストが残留すれば、めっきの不良を起こし、断線などの問題を引き起こす。これを解決するために、ドライフィルムレジストが提案されているが、基板にドライフィルムレジストを貼り付ける際にエアーボイドが発生しやすく、パターン欠陥の発生原因となる問題がある。
【００４０】
これらの膜形成技術に対し、スプレイコート法を用いることで、貫通穴内をレジストで充填することなく塗布膜が形成できるので、現像時の貫通穴内におけるレジストの残留が抑制できるようになる。また、ネガタイプのレジストを用いているので、未露光部分が現像により溶解して除去されるようになる。この結果、露光不足が発生しても、現像による除去対象の貫通孔部分においては、現像における溶解不足などが発生することがなく、この点においても、現像時の貫通穴内におけるレジストの残留が抑制できるようになる。
【００４１】
以上のように選択めっき用レジストパターン１１１を形成したら、これにより覆われていない露出しているシード層１１０の上にＡｕを選択的にめっきすることで、第１貫通孔１０９ａに第１貫通配線１１２ａを形成し、第２貫通孔１０９ｂに第２貫通配線１１２ｂを形成する。同時に、第１貫通配線１１２ａに連続する第１裏面配線１１３ａを形成し、第２貫通配線１１２ｂに連続する第２裏面配線１１３ｂを形成する。第１貫通配線１１２ａは、第１貫通孔１０９ａ内で第１表面配線１０３ａに接続し、第２貫通配線１１２ｂは、第２貫通孔１０９ｂ内で第２表面配線１０３ｂに接続する。
【００４２】
次に、選択めっき用レジストパターン１１１を除去した後、図１Ｉに示すように、第１裏面配線１１３ａおよび第２裏面配線１１３ｂをマスクとしシード層１１０を選択的にエッチング除去し、第１貫通孔１０９ａ形成領域のシード層１１０ａと、第２貫通孔１０９ｂ形成領域のシード層１１０ｂとに分離する。
【００４３】
最後に、接着層１０５を除去して支持基板１０６を剥離すれば、図１Ｊに示すように、半導体基板１０１の表面に形成された表面配線と半導体基板１０１の裏面に形成された裏面配線とが、各貫通孔に形成された貫通配線により接続された状態が得られる。第１表面配線１０３ａは、孔径がより大きい第１貫通孔１０９ａに形成された第１貫通配線１１２ａにより第１裏面配線１１３ａに接続する。また、第２表面配線１０３ｂは、孔径がより小さい第２貫通孔１０９ｂに形成された第２貫通配線１１２ｂにより第２裏面配線１１３ｂに接続する。
【００４４】
以上に説明したように、本発明によれば、半導体基板の表面に絶縁材料からなるエッチング停止層を介して表面配線層を形成してから、半導体基板に貫通孔を形成するようにしたので、異なる孔径の複数の貫通孔を同時に形成することが容易であり、貫通孔を有する半導体装置の生産性と設計自由度を向上させることができる。この結果、本発明によれば、工程の増大やコストの上昇を招くことなく、孔径が異なる複数の貫通孔を半導体基板に形成できるようになる。
【００４５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、エッチング停止層および第１絶縁層を、酸化シリコンから構成したが、これに限るものではなく、例えば、酸窒化シリコンなどのシリコンと酸素を含む無機絶縁材料から構成してもよい。
【００４６】
また、上述した実施の形態では、臭化水素ガスを用いたＩｎＰからなる半導体基板のドライエッチングにおいて、温度条件を１００℃としたが、これに限るものではなく、温度条件は０℃〜１８０℃の範囲とすればよい。この温度条件は、半導体基板に貫通孔を形成する工程で、既に形成されている接着層などの最も耐熱温度が低い有機材料からなる層の耐熱温度に合わせて適宜に設定すればよい。なお、この温度条件は、貫通孔形成工程に限るものではなく、支持基板を貼り付けた後の工程に関するものであり、支持基板を貼り付けた後の工程が、０〜１８０℃の温度範囲で行われるようにすればよい。
【００４７】
また、上述した実施の形態では、ＩｎＰからなる半導体基板のドライエッチングを、臭化水素ガスを用いて行う例を示したが、これに限るものではなく、ヨウ化水素ガスまたはヨウ化水素ガスと臭化水素ガスの混合ガスを用いてもよく、また、ヨウ化水素または臭化水素を主ガスとし、アルゴン，ヘリウム，窒素または酸素を添加した混合ガスを用いるようにしてもよい。
【００４８】
また、上述した実施の形態では、有機絶縁材料として、ポリベンゾオキサゾールを用いたが、これに限るものではなく、ポリイミド、ベンゾシクロブテン、アリーレンエーテル系ポリマー、シロキサン系ポリマー、または芳香族炭化水素系ポリマーなどの有機絶縁材料を用いることができる。これらの有機絶縁材料は、感光性でも非感光性でも問題無く、ヨウ化水素ガスまたは臭化水素ガスを用いたＩｎＰ基板のドライエッチング工程における温度条件以上の耐熱温度を有していればよい。
【００４９】
また、上述した実施の形態では、例えば、第２絶縁層に感光性有機絶縁材料を用いたが、これに限るものではなく、第２絶縁層を非感光性材料から構成してもよい。この場合、フォトレジストをマスクに用いたＲＩＥ法を用い、第２絶縁層をパターニングして開口部を形成してもよい。また、貫通配線は、貫通穴内を充填した状態に形成してもよい。また、上述した実施の形態では、半導体基板としてＩｎＰ基板を用いる場合を例に説明したが、これに限るものではなく、本発明は、ＧａＮ基板など他の半導体基板に対しても適用可能であることは言うまでもない。
【符号の説明】
【００５０】
１０１…半導体基板、１０１ａ…第１基板貫通孔、１０１ｂ…第２基板貫通孔、１０２…エッチング停止層、１０３ａ…第１表面配線、１０３ｂ…第２表面配線、１０４…保護層、１０５…接着層、１０６…支持基板、１０７…第１絶縁層、１０７ａ，１０７ｂ…開口部、１０８ａ，１０８ｂ…開口部、１０９ａ…第１貫通孔、１１０，１１０ａ，１１０ｂ…シード層、１１１…選択めっき用レジストパターン、１１２ａ…第１貫通配線、１１２ｂ…第２貫通配線、１１３ａ…第１裏面配線、１１３ｂ…第２裏面配線。
【図１Ａ】
0006026756.tif 000002
【図１Ｂ】
0006026756.tif 000003
【図１Ｃ】
0006026756.tif 000004
【図１Ｄ】
0006026756.tif 000005
【図１Ｅ】
0006026756.tif 000006
【図１Ｆ】
0006026756.tif 000007
【図１Ｇ】
0006026756.tif 000008
【図１Ｈ】
0006026756.tif 000009
【図１Ｉ】
0006026756.tif 000010
【図１Ｊ】
0006026756.tif 000011
【図２】
0006026756.tif 000012