(57)【特許請求の範囲】
【請求項１】
状態のそれぞれが少なくとも1つの干渉変調器に印加される複数の電荷レベルのうちの1つに対応する、複数の状態を有する前記少なくとも1つの干渉変調器であって、前記複数の状態が、少なくとも、リセット電圧を印加することによって高キャパシタンス状態にセットされる第1の状態と、前記第1の状態に続いて所望のデータ状態にセットされる第2の状態とを含む、前記少なくとも1つの干渉変調器と、
駆動アドレス線によってアドレス指定されるときに、前記少なくとも1つの干渉変調器を駆動電圧線に結合する駆動スイッチと、
リセットアドレス線によってアドレス指定されるときに、前記少なくとも1つの干渉変調器をリセット電圧線に結合するリセットスイッチと
を含む装置であって、
前記リセット電圧線が、前記少なくとも1つの干渉変調器に結合されるときに、前記少なくとも1つの干渉変調器を前記第1の状態にセットするように構成されている、装置。
【請求項２】
前記駆動電圧線が、干渉変調器の1つまたは複数の列に結合される、請求項1に記載の装置。
【請求項３】
前記駆動アドレス線が、干渉変調器の1つまたは複数の行に結合される、請求項2に記載の装置。
【請求項４】
前記駆動アドレス線および前記リセットアドレス線のうちの1つまたは両方に選択的に結合されるアドレス線ドライバをさらに含む請求項3に記載の装置。
【請求項５】
前記少なくとも1つの干渉変調器が、双安定干渉変調器を含む、請求項4に記載の装置。
【請求項６】
前記第1の状態が、前記第2の状態のキャパシタンスの5倍以上のキャパシタンスを有する、請求項1に記載の装置。
【請求項７】
前記第1の状態が、前記第2の状態のキャパシタンスの10倍以上のキャパシタンスを有する、請求項1に記載の装置。
【請求項８】
少なくとも1つの干渉変調器を含むアレイを更新する方法であって、
少なくとも、リセット電圧を印加することによって高キャパシタンス状態にセットされる第1の状態と、前記第1の状態に続いて所望のデータ状態にセットされる第2の状態とを有する前記少なくとも1つの干渉変調器を、リセット電圧線に結合するステップと、
前記少なくとも1つの干渉変調器を前記第1の状態にセットするステップと、
前記少なくとも1つの干渉変調器を前記リセット電圧線から切り離すステップと、
前記少なくとも1つの干渉変調器を駆動電圧線に結合するステップと、
前記少なくとも1つの干渉変調器を前記第2の状態に駆動するステップと
を含む方法。
【請求項９】
前記アレイが、干渉変調器の1つまたは複数の行および干渉変調器の1つまたは複数の列を含み、干渉変調器の前記1つまたは複数の列の各々が、それぞれの駆動電圧線に関連付けられ、干渉変調器の前記1つまたは複数の行の各々における各干渉変調器が、それぞれの駆動アドレス線によってそのそれぞれの駆動電圧線に選択的に結合される、請求項8に記載の方法。
【請求項１０】
干渉変調器の前記1つまたは複数の行の各々が、それぞれのリセット電圧線に関連付けられ、干渉変調器の前記1つまたは複数の行の各々における各干渉変調器が、それぞれのリセットアドレス線によってそのそれぞれのリセット電圧線に選択的に結合される、請求項9に記載の方法。
【請求項１１】
前記少なくとも1つの干渉変調器を前記駆動電圧線に結合するステップが、一度に1つの行の前記干渉変調器のみをそれらのそれぞれの駆動電圧線に結合するステップを含む、請求項10に記載の方法。
【請求項１２】
前記少なくとも1つの干渉変調器をリセット電圧線に結合するステップが、第1の行の前記干渉変調器をそれらのそれぞれのリセット電圧線に結合し、一方第2の行の前記干渉変調器をそれらのそれぞれの駆動電圧線に結合するステップを含む、請求項11に記載の方法。
【請求項１３】
前記少なくとも1つの干渉変調器が、双安定干渉変調器を含む、請求項8に記載の方法。
【請求項１４】
干渉変調器の少なくとも1つの行を含むアレイを更新する方法であって、
干渉変調器の少なくとも1つの行をリセット電圧で予備充電するステップであって、前記少なくとも1つの行の前記干渉変調器が、少なくとも、リセット電圧を印加することによって高キャパシタンス状態にセットされる第1の状態と、前記第1の状態に続いて所望のデータ状態にセットされる第2の状態とを有する、予備充電するステップと、
干渉変調器の前記少なくとも1つの行における前記干渉変調器のうちの少なくともいくつかが、前記第1の状態に達するのを待つステップと、
干渉変調器の前記少なくとも1つの行を駆動電圧で充電するステップと、
干渉変調器の前記少なくとも1つの行における前記干渉変調器のうちの少なくともいくつかが、前記第2の状態に達するのを待つステップと
を含む方法。
【請求項１５】
干渉変調器の前記少なくとも1つの行が、1つまたは複数の双安定干渉変調器を含む、請求項14に記載の方法。
【請求項１６】
状態のそれぞれが少なくとも1つの干渉変調器に印加される複数の電荷レベルのうちの1つに対応する、複数の状態を有する前記少なくとも1つの干渉変調器であって、前記複数の状態が、少なくとも、リセット電圧を印加することによって高キャパシタンス状態にセットされる第1の状態と、前記第1の状態に続いて所望のデータ状態にセットされる第2の状態とを含む、少なくとも1つの干渉変調器と、
駆動アドレス線によってアドレス指定されるときに、前記少なくとも1つの干渉変調器を駆動電圧線に結合するための手段と、
前記少なくとも1つの干渉変調器をリセット電圧線に結合するための手段と、
前記少なくとも1つの干渉変調器を前記第1の状態にセットするための手段と
を含む装置。
【請求項１７】
前記装置が、干渉変調器の1つまたは複数の行および干渉変調器の1つまたは複数の列のアレイを含み、干渉変調器の前記1つまたは複数の列の各々が、それぞれの駆動電圧線に関連付けられ、干渉変調器の前記1つまたは複数の行の各々における各干渉変調器が、それぞれの駆動アドレス線によってそのそれぞれの駆動電圧線に選択的に結合される、請求項16に記載の装置。
【請求項１８】
干渉変調器の前記1つまたは複数の行の各々が、それぞれのリセット電圧線に関連付けられ、干渉変調器の前記1つまたは複数の行の各々における各干渉変調器が、それぞれのリセットアドレス線によってそのそれぞれのリセット電圧線に選択的に結合される、請求項17に記載の装置。
【請求項１９】
前記少なくとも1つの干渉変調器を前記駆動電圧線に結合するための前記手段が、一度に1つの行の前記干渉変調器のみをそれらのそれぞれの駆動電圧線に結合するための手段を含む、請求項18に記載の装置。
【請求項２０】
前記少なくとも1つの干渉変調器をリセット電圧線に結合するための前記手段が、第1の行の前記干渉変調器をそれらのそれぞれのリセット電圧線に結合し、一方第2の行の前記干渉変調器をそれらのそれぞれの駆動電圧線に結合するための手段を含む、請求項19に記載の装置。
【請求項２１】
前記少なくとも1つの干渉変調器が、双安定干渉変調器を含む、請求項16に記載の装置。
【請求項２２】
ディスプレイと、
画像データを処理するように構成されており、前記ディスプレイと通信するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスと
をさらに含む請求項16に記載の装置。
【請求項２３】
少なくとも1つの信号を前記ディスプレイに送信するように構成されたドライバ回路と、
前記画像データの少なくとも一部を前記ドライバ回路に送信するように構成されたコントローラと
をさらに含む請求項22に記載の装置。
【請求項２４】
前記画像データを前記プロセッサに送信するように構成された画像源モジュール
をさらに含む請求項22に記載の装置。
【請求項２５】
前記画像源モジュールが、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む、請求項24に記載の装置。
【請求項２６】
入力データを受信し、前記入力データを前記プロセッサに伝達するように構成された入力デバイス
をさらに含む請求項22に記載の装置。
【請求項２７】
前記第1の状態が、前記第2の状態のキャパシタンスの5倍以上のキャパシタンスを有する、請求項16に記載の装置。
【請求項２８】
前記第1の状態が、前記第2の状態のキャパシタンスの10倍以上のキャパシタンスを有する、請求項16に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、アクティブマトリクスアドレス指定方式のエネルギー消費を低下させることに関する。
【背景技術】
【０００２】
電気機械システムには、電気的および機械的な素子、アクチュエータ、トランスデューサ、センサ、光学構成要素(たとえば、ミラー)、ならびに電子機器を有するデバイスが含まれる。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含むさまざまなスケール（scale：規模）で製造することができる。たとえば、マイクロ電気機械システム(MEMS)デバイスは、およそ1ミクロンから数百ミクロン、またはそれ以上の範囲のサイズを有する構造物を含むことができる。ナノ電気機械システム(NEMS)デバイスは、たとえば数百ナノメートル未満のサイズを含む、1ミクロン未満のサイズを有する構造物を含むことができる。電気機械素子は、堆積、エッチング、リソグラフィ、ならびに/あるいは、基板および/または堆積させた材料層の部分をエッチングにより除去するか、または層を追加して電気デバイスおよび電気機械デバイスを形成する他のマイクロ機械加工プロセスを使用して、作成することができる。
【０００３】
電気機械システムデバイスのうちあるタイプは、干渉変調器(IMOD)と呼ばれる。本明細書で使用するとき、用語、干渉変調器または干渉光変調器は、光学干渉の原理を使用して、光を選択的に吸収するか、および/または反射するデバイスを指す。いくつかの実装形態において、干渉変調器は一対の導電プレートを含むことができ、その一方または両方が、全体的もしくは部分的に透過性および/または反射性であってよく、適切な電気信号を印加されると、相対運動を行うことができる。一実装形態において、一方のプレートは、基板上に堆積させた固定層を含んでよく、他方のプレートは、空隙によって固定層から分離された反射膜を含んでもよい。一方のプレートの他方のプレートに対する位置により、干渉変調器に入射する光の光学干渉を変化させることができる。干渉変調器デバイスは、幅広い用途を有し、既存の製品を改善し、新しい製品、特に表示能力を備えた製品を作成する際の使用が期待されている。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示のシステム、方法、およびデバイスは、それぞれいくつかの新規な態様を有しており、そのうちの単一の態様が、単独で本明細書で開示される望ましい属性を担うわけではない。
【０００５】
本開示で説明される主題の1つの新規な態様は、状態のそれぞれが少なくとも1つの表示素子に印加される複数の電荷レベル（charge level）のうちの1つに対応する、複数の状態を有する少なくとも1つの表示素子を含む装置において実施されることができる。複数の状態は、第1の状態と第2の状態とを含み、表示素子のキャパシタンスは、第2の状態よりも第1の状態において高い。装置は、駆動アドレス線によってアドレス指定されるときに、少なくとも1つの表示素子を駆動電圧線に結合する駆動スイッチをさらに含む。装置は、リセットアドレス線によってアドレス指定されるときに、少なくとも1つの表示素子をリセット電圧線に結合するリセットスイッチをさらに含む。リセット電圧線は、少なくとも1つの表示素子に結合されるときに、少なくとも1つの表示素子を第1の状態にセットするように構成されている。
【０００６】
別の新規な態様において、少なくとも1つの表示素子を含むアレイを更新する方法が提供される。方法は、少なくとも第1の状態と第2の状態とを有する少なくとも1つの表示素子をリセット電圧線に結合するステップを含み、少なくとも1つの表示素子のキャパシタンスは、第2の状態よりも第1の状態において高い。方法は、少なくとも1つの表示素子を第1の状態にセットするステップをさらに含む。方法は、少なくとも1つの表示素子をリセット電圧線から切り離すステップをさらに含む。方法は、少なくとも1つの表示素子を駆動電圧線に結合するステップをさらに含む。方法は、少なくとも1つの表示素子を第2の状態に駆動するステップをさらに含む。
【０００７】
別の新規な態様において、表示素子の少なくとも1つの行を含むアレイを更新する方法が提供される。方法は、表示素子の少なくとも1つの行をリセット電圧で予備充電するステップであって、少なくとも1つの行の表示素子が少なくとも第1の状態と第2の状態とを有し、少なくとも1つの行の表示素子のキャパシタンスが、第2の状態よりも第1の状態において高い、予備充電するステップを含む。方法は、表示素子の少なくとも1つの行における表示素子のうちの少なくともいくつかが、第1の状態に達するのを待つステップをさらに含む。方法は、表示素子の少なくとも1つの行を駆動電圧で充電するステップをさらに含む。方法は、表示素子の少なくとも1つの行における表示素子のうちの少なくともいくつかが第2の状態に達するのを待つステップをさらに含む。
【０００８】
別の新規な態様において、装置が提供される。装置は、状態のそれぞれが少なくとも1つの表示素子に印加される複数の電荷レベルのうちの1つに対応する、複数の状態を有する少なくとも1つの表示素子を含み、複数の状態は、少なくとも第1の状態と第2の状態とを含み、表示素子のキャパシタンスは、第2の状態よりも第1の状態において高い。装置は、駆動アドレス線によってアドレス指定されるときに、少なくとも1つの表示素子を駆動電圧線に結合するための手段をさらに含む。装置は、少なくとも1つの表示素子をリセット電圧線に結合するための手段をさらに含む。装置は、少なくとも1つの表示素子を第1の状態にセットするための手段をさらに含む。
【０００９】
本明細書で説明される主題の1つまたは複数の実装形態の詳細は、添付の図面および下記の説明において述べられる。他の特徴、態様、および効果は、本説明、本図面、および特許請求の範囲から明らかになるであろう。下記の図面の相対寸法は、一定の縮尺で描かれていないことがあることに留意されたい。
【図面の簡単な説明】
【００１０】
【図１Ａ】ある状態における干渉変調器(IMOD)表示デバイスの画素を表す等角図の例である。
【図１Ｂ】異なる状態における干渉変調器(IMOD)表示デバイスの画素を表す等角図の例である。
【図２】光学MEMS表示デバイスのための駆動回路アレイを示す概略回路図の例である。
【図３】図2の駆動回路および関連した表示素子の構造の一実装形態を示す概略部分断面図の例である。
【図４】干渉変調器アレイおよび埋め込まれた回路を備えたバックプレートを有する光学MEMS表示デバイスの概略分解部分透視図の例である。
【図５】一実装形態による干渉変調器のアレイをアドレス指定するプロセスの流れ図である。
【図６Ａ】駆動回路に結合された表示素子を示す典型的な回路図である。
【図６Ｂ】駆動回路に結合された表示素子を示す代替の回路図である。
【図６Ｃ】駆動回路に結合された表示素子を示す代替の回路図である。
【図６Ｄ】駆動回路に結合された表示素子を示す代替の回路図である。
【図７】干渉変調器のアレイにおいて使用される図6Aおよび図6Bの回路を示す典型的な回路図である。
【図８】干渉変調器のアレイにおいて使用される図6Cの回路を示す典型的な回路図である。
【図９】干渉変調器のアレイにおいて使用される図6Dの回路を示す典型的な回路図である。
【図１０】図5に示すプロセスによる、図7に示す干渉変調器のアレイをアドレス指定するためのタイミング図である。
【図１１Ａ】複数の干渉変調器を含む表示デバイスを示すシステムブロック図の例である。
【図１１Ｂ】複数の干渉変調器を含む表示デバイスを示すシステムブロック図の例である。
【図１２】光学MEMSディスプレイを有する電子デバイスの概略分解透視図の例である。
【発明を実施するための形態】
【００１１】
さまざまな図面における同様の参照番号および名称は、同様の要素を指す。
【００１２】
下記の詳細な説明は、新規な態様を説明する目的のための特定の実装形態を対象とする。しかしながら、本明細書における教示は、多数の異なるやり方で適用されてよい。説明される実装形態は、動いている(たとえば、ビデオ)か、止まっている(たとえば、静止画)かにかかわらず、およびテキストか、グラフィカルか、絵画的であるかにかかわらず、画像を表示するように構成された任意のデバイスにおいて実装されてよい。より具体的には、実装形態は、限定はしないが、移動電話機、マルチメディアインターネット対応のセルラ式電話機、移動テレビ受像機、ワイヤレスデバイス、スマートフォン、bluetooth（登録商標）デバイス、携帯情報端末(PDA)、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3（登録商標）プレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子読取りデバイス(たとえば、電子リーダ)、コンピュータモニタ、自動車用ディスプレイ(たとえば、オドメータディスプレイなど)、コックピット制御装置および/またはディスプレイ、カメラビューディスプレイ(たとえば、車両における後方視野カメラの表示)、電子写真、電子掲示板または電子標示、プロジェクタ、建築構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはカセットプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯/乾燥機、パーキングメータ、パッケージング(たとえば、電気機械システム(EMS)、MEMSおよび非MEMS、美的構造物(たとえば、1点の宝飾品上の画像の表示)、ならびにさまざまな電気機械システムデバイスなどの、さまざまな電子デバイスにおいて実装されるか、またはそれらの電子デバイスに関連付けられてよいことが企図される。本明細書における教示はまた、限定はしないが、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き感知デバイス、磁気計、消費者用電子機器のための慣性構成要素、消費者用電子機器製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、および電子テスト器具などの非表示用途において使用されてもよい。したがって、本教示は、図に表す実装形態にもっぱら限定されることを意図しておらず、むしろ、当業者には容易に明らかであるように、幅広い適用範囲を有している。
【００１３】
本明細書では、表示素子に所望のデータを書き込むよりも前に、高キャパシタンス状態にリセットされる表示素子に関するデバイスおよび方法が説明される。ディスプレイの電力損失は、一般に、データ線を駆動するのに必要な電力によるものが非常に大きく、一方で、行線（row line：行ライン）でゲートを駆動するのに使用される電力は、はるかに少ない。この主な理由は、データ線を駆動するための電力が、行数の余分な倍数因子を含むことにある。下記で説明する表示デバイスおよび関連する方法は、データ線を駆動するよりも前に、表示素子の状態を高キャパシタンス状態にセットすることによって、データ線を駆動するのに必要な電力を低下させる。これは、行の駆動プロセスによって損失される追加的な電力のコストを招く。しかしながら、全体的な効率の改善にとって、追加された行による損失は、データ線による損失における低下に比べてはるかに少ない。
【００１４】
干渉法MEMS表示素子（interferometric MEMS display element）を含む1つの干渉変調器ディスプレイの実装形態が、図1に示されている。これらのデバイスにおいて、画素は、明るい状態または暗い状態のいずれかにある。明るい(「緩和」または「開」)状態において、表示素子は、入射可視光の大部分をユーザに向けて反射する。暗い(「作動」または「閉」)状態にあるとき、表示素子は、入射可視光をユーザに向けてほとんど反射しない。実装形態に応じて、「オン」状態および「オフ」状態の光反射特性は逆であってもよい。MEMS画素は、黒と白の他にも色表示を考慮して、選択された色で主に反射するように構成されていてよい。
【００１５】
説明される実装形態が適用され得る好適なMEMSデバイスの例は、反射表示デバイスである。反射表示デバイスは、干渉変調器(IMOD)を組み込んで、光学干渉の原理を使用し、干渉変調器に入射する光を選択的に吸収するか、および/または反射することができる。IMODは、吸収体と、吸収体に対して可動する反射体と、吸収体と反射体との間で画定される光学共振キャビティ（cavity：空洞）とを含むことができる。光学共振キャビティのサイズを変化させ、それにより、干渉変調器の反射率に影響してもよい2つ以上の異なる位置に、反射体を動かすことができる。IMODの反射スペクトルは、かなり広いスペクトル帯を作ることができ、このスペクトル帯が、可視波長にわたって移動して異なる色を生成することができる。スペクトル帯の位置は、光学共振キャビティの厚みを変化させることによって、すなわち、反射体の位置を変化させることによって、調整することができる。
【００１６】
図1Aおよび図1Bは、異なる2つの状態における干渉変調器(IMOD)表示デバイスの画素を表す等角図の例を示す。IMOD表示デバイスは、1つまたは複数の干渉法MEMS表示素子を含む。これらのデバイスにおいて、MEMS表示素子の画素は、明るい状態または暗い状態のいずれかであってよい。明るい(「緩和」、「開」、または「オン」)状態において、表示素子は、入射可視光の大部分を、たとえばユーザに向けて反射する。反対に、暗い(「作動」、「閉」、または「オフ」)状態において、表示素子は、入射可視光をほとんど反射しない。いくつかの実装形態において、オン状態およびオフ状態の光反射特性は逆であってもよい。MEMS画素は、黒と白の他にも色表示を考慮して、特定の波長で主に反射するように構成されていてよい。
【００１７】
IMOD表示デバイスは、IMODの行/列アレイを含むことができる。各IMODは、一対の反射層、すなわち、可動反射層と固定された部分反射層とを含むことができ、これらの層は、互いから可変であり制御可能な距離に位置付けられて、空隙(光学ギャップまたはキャビティとも呼ばれる)を形成する。可動反射層は、少なくとも2つの位置の間で動くことができる。第1の位置、すなわち、緩和位置において、可動反射層は、固定された部分反射層から比較的遠い距離に位置付けられてよい。第2の位置、すなわち、作動位置において、可動反射層は、部分反射層により接近して位置付けられてよい。2つの層から反射した入射光は、可動反射層の位置に応じて、建設的にまたは破壊的に干渉して、各画素について、全体的な反射状態または反射しない状態のいずれかを生み出すことができる。いくつかの実装形態において、IMODは、作動しないときに反射状態であり、可視スペクトル内の光を反射してよく、かつ、作動しないときに暗い状態であり、可視範囲外の光(たとえば、赤外光)を反射してよい。しかしながら、いくつかの他の実装形態においては、IMODは、作動しないときに暗い状態であってもよく、作動するときに反射状態であってもよい。いくつかの実装形態において、印加された電圧を導入することによって、画素を駆動して状態を変化させることができる。いくつかの他の実装形態において、印加された電荷によって、画素を駆動して状態を変化させることができる。
【００１８】
図1Aおよび図1Bに表した画素は、IMOD12の2つの異なる状態を表す。図1AのIMOD12において、可動反射層14は、部分反射層を含む光学スタック16から所定の(たとえば、設計された)距離での緩和位置おいて示されている。図1Aでは、IMOD12の両端間に電圧が印加されていないので、可動反射層14は、緩和状態または作動しない状態のままであった。図1BのIMOD12では、可動反射層14は、作動位置に示されており、光学スタック16に隣接、またはほぼ隣接している。図1BにおいてIMOD12の両端間に印加される電圧Vactuateは、可動反射層14を作動位置に作動させるのに十分である。
【００１９】
図1Aおよび図1Bにおいて、画素12の反射特性が、画素12に入射する光13を示す矢印、および左側の、画素12から反射した光15を示す矢印によって、概ね示されている。詳細には示されていないが、当業者は、画素12に入射する光13のほとんどが、光学スタック16に向かって透明基板20を透過することになるのを理解するであろう。光学スタック16に入射する光の一部は、光学スタック16の部分反射層を透過し、一部は、透明基板20を通して反射し戻されることになる。光学スタック16を透過した光13の一部は、可動反射層14において反射され、透明基板20に向かって(かつそれを通して)戻されることになる。光学スタック16の部分反射層から反射した光と、可動反射層14から反射した光との(建設的な、または破壊的な)干渉が、画素12から反射した光15の波長を決定することになる。
【００２０】
光学スタック16は、単層またはいくつかの層を含むことができる。層は、電極層、部分反射および部分透過層、ならびに透明誘電層のうちの1つまたは複数を含むことができる。いくつかの実装形態において、光学スタック16は、導電性であり、部分的に透過性で部分的に反射性であり、たとえば、上記の層のうちの1つまたは複数を透明基板20の上に堆積させることによって、製作されてよい。電極層は、さまざまな金属、たとえば、酸化インジウムスズ(ITO)などの幅広い材料から形成されてよい。部分反射層は、さまざまな金属、たとえば、クロム(Cr)、半導体、および誘電体などの部分的に反射性である幅広い材料から形成されてよい。部分反射層は、材料の1つまたは複数の層から形成されてよく、層のそれぞれは、単一の材料または材料の組合せから形成されてよい。いくつかの実装形態において、光学スタック16は、光学吸収体および導体としての両方の働きをする単一の半透明の厚みの金属または半導体を含むことができ、一方、異なるより多くの導電層または導電部分(たとえば、光学スタック16の、またはIMODの他の構造の導電層もしくは導電部分)が、IMOD画素間で信号を送るバス（bus）の働きをすることができる。光学スタック16はまた、1つまたは複数の導電層または導電/吸収層を覆う、1つまたは複数の絶縁層または誘電層を含むことができる。
【００２１】
いくつかの実装形態において、光学スタック16または下部電極は、各画素で接地される。いくつかの実装形態において、これは、連続した光学スタック16を基板20の上に堆積させ、連続した光学スタック16の少なくとも一部を堆積層の周囲で接地させることによって実現されてよい。いくつかの実装形態において、アルミニウム(Al)などの導電性および反射性の高い材料が、可動反射層14に使用されてもよい。可動反射層14は、ポスト18の上部に堆積させた1つまたは複数の金属層として、およびポスト18同士の間に堆積させた介在する犠牲材として形成されてもよい。犠牲材がエッチングで除去されると、可動反射層14と光学スタック16との間に画定されたギャップ19または光学キャビティを形成することができる。いくつかの実装形態において、ポスト18同士の間の間隔は、およそ1um〜1000umであってよく、一方、ギャップ19は、およそ10000オングストローム(Å)以下であってよい。
【００２２】
いくつかの実装形態において、IMODの各画素は、作動状態にあるにせよ、緩和状態にあるにせよ、本質的に、固定された反射層および動く反射層によって形成されたキャパシタである。電圧が印加されていないとき、図1Aの画素12によって示すように、可動反射層14aは、機械的に緩和された状態のままであり、可動反射層14と光学スタック16との間にはギャップ19が伴う。しかしながら、可動反射層14および光学スタック16のうちの少なくとも1つに、電位差、たとえば電圧が印加されると、対応する画素に形成されたキャパシタは充電されて、静電力が電極を互いに引き寄せる。印加された電圧がしきい値を超えた場合、可動反射層14は変形して、光学スタック16に接近するか、または押し付けられてよい。光学スタック16内の誘電層(図示せず)は、図1Bの作動画素12によって示すように、層14と層16との間の短絡を防止し、これらの層の間の分離距離を制御することができる。この挙動は、印加される電位差の極性にかかわらず、同じである。アレイにおける一連の画素は、いくつかの事例において「行」または「列」と呼ばれることがあるが、当業者であれば、一方向を「行」と呼び、別の方向を「列」と呼ぶことが任意であることを容易に理解するであろう。言い換えれば、いくつかの向きにおいては、行が列とみなされ、列が行とみなされてもよい。さらに、表示素子は、直交する行と列(「アレイ」)に均等に配置されてもよく、または、たとえば、互いに対してある位置ずれを有する非線形構成(「モザイク」)において配置されてもよい。用語「アレイ」および「モザイク」は、どちらの構成を指してもよい。したがって、ディスプレイが「アレイ」または「モザイク」を含むように呼ばれていても、いずれの場合も、素子自体は、互いに直交して配置されたり、均等な配分で配列されたりする必要はなく、非対称な形状および不均等に配分された素子を有する配置を含んでもよい。
【００２３】
一連のIMODまたはIMODのアレイなどにおけるいくつかの実装形態において、光学スタック16は、IMOD12の一方の側に共通電圧を提供する共通電極としての働きをすることができる。可動反射層14は、たとえば、マトリクス形式で配置された別個のプレートのアレイとして形成されてよい。別個のプレートには、IMOD12を駆動するための電圧信号が供給されてよい。
【００２４】
上で述べた原理に従って動作する干渉変調器の構造の詳細は、幅広く異なっていてよい。たとえば、各IMOD12の可動反射層14は、たとえばテザー上で、隅のみで支持体に取り付けられてもよい。図3に示すように、平らで比較的硬質の（rigid）可動反射層14が、可撓性の金属で形成されてよい変形可能層34から吊り下げられ得る。このアーキテクチャは、変調器の電気機械的側面および光学的側面のために使用される構造設計および材料が、選択され、互いに独立して機能するのを可能にする。したがって、可動反射層14に使用される構造設計および材料を、光学的特性に関して最適化することが可能であり、変形可能層34に使用される構造設計および材料を、所望の機械的特性に関して最適化することが可能である。たとえば、可動反射層14部分は、アルミニウムであってよく、変形可能層34部分は、ニッケルであってよい。変形可能層34は、直接的にまたは間接的に、変形可能層34の外周のまわりで基板20に接続することができる。これらの接続部によって支持ポスト18を形成することができる。
【００２５】
図1Aおよび図1Bに示すような実装形態において、IMODは、直視型デバイスとして機能し、この中で画像は、透明基板20の前側から、すなわち、変調器が配置される側とは反対の側から見られる。これらの実装形態において、デバイスの後方部分(すなわち、たとえば、図3に示す変形可能層34を含む可動反射層14の背後の、表示デバイスの任意の部分)を、表示デバイスの画質に衝撃を与えるか、または悪影響を及ぼすことなく、構成し、動作させることができ、これは、反射層14がデバイスのそれらの部分を光学的に遮蔽するからである。たとえば、いくつかの実装形態において、可動反射層の背後にバス構造(図示せず)を含むことができ、バス構造は、変調器の光学的特性を、電圧アドレス指定およびそのようなアドレス指定から生じる移動などの変調器の電気機械的特性から分離する能力を提供する。
【００２６】
図2は、光学MEMS表示デバイスのための駆動回路アレイ200を示す概略回路図の一例を示す。駆動回路アレイ200は、表示アレイアセンブリの表示素子D11〜Dmnに画像データを提供するための、アクティブマトリクスアドレス指定方式を実装するために使用されてよい。
【００２７】
駆動回路アレイ200は、データドライバ210と、ゲートドライバ220と、1番目からm番目のデータ線DL1〜DLmと、1番目からn番目のゲート線GL1〜GLnと、スイッチまたはスイッチ回路のアレイS11〜Smnとを含む。データ線DL1〜DLmの各々は、データドライバ210から延びており、スイッチのそれぞれの列S11〜S1n、S21〜S2n、...、Sm1〜Smnに電気的に接続される。ゲート線GL1〜GLnの各々は、ゲートドライバ220から延びており、スイッチのそれぞれの列S11〜Sm1、S12〜Sm2、...、S1n〜Smnに電気的に接続される。スイッチS11〜Smnは、データ線DL1〜DLmのうちの1つと表示素子D11〜Dmnのうちのそれぞれ1つとの間に電気的に結合されており、ゲート線GL1〜GLnのうちの1つを介して、ゲートドライバ220からスイッチング制御信号を受信する。スイッチS11〜Smnは、単独のFETトランジスタとして示されているが、(双方向の電流フロー用の)2つのトランジスタ伝送ゲート、またはさらには機械的なMEMSスイッチなど、さまざまな形を取ることができる。
【００２８】
データドライバ210は、ディスプレイ外部から画像データを受信することができ、画像データを一行単位で、電圧信号の形式で、データ線DL1〜DLmを介してスイッチS11〜Smnに提供することができる。ゲートドライバ220は、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に関連付けられたスイッチS11〜Sm1、S12〜Sm2、...、S1n〜Smnをオンにすることによって、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの特定の行を選択することができる。選択された行におけるスイッチS11〜Sm1、S12〜Sm2、...、S1n〜Smnがオンにされると、データドライバ210から、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に、画像データが渡される。
【００２９】
動作中、ゲートドライバ220は、ゲート線GL1〜GLnのうちの1つを介して、選択された行におけるスイッチS11〜Smnのゲートに電圧信号を提供し、それにより、スイッチS11〜Smnをオンにすることができる。データドライバ210がデータ線DL1〜DLmのすべてに画像データを提供した後で、選択された行のスイッチS11〜Smnがオンにされて、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に画像データを提供し、それにより、画像の一部を表示することができる。たとえば、行において作動することになる画素に関連付けられたデータ線DLを、たとえば、10ボルト(正であっても負であってもよい)にセットすることができ、行において解放されることになる画素に関連付けられたデータ線DLを、たとえば、0ボルトにセットしてもよい。次いで、所与の行についてゲート線GLがアサートされ、その行のスイッチをオンにし、選択されたデータ線電圧をその行の各画素に印加する。これにより、10ボルトが印加された画素を充電し、作動させ、0ボルトが印加された画素を放電し、解放する。その後、スイッチS11〜Smnがオフにされてよい。絶縁体およびオフ状態のスイッチからのいくらかの漏れを除けば、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnは、スイッチがオフにされるとき、作動画素上の電荷が保有されることになるので、画像データを保持することができる。一般に、この漏れは、別のデータの組がその行に書き込まれるまで画素に画像データを保有するのに、十分に少ない。これらのステップは、行のすべてが選択され、そこに画像データが提供されるまで、それぞれの次の行に対して繰り返されてよい。図2の実装形態において、光学スタック16は、各画素で接地される。いくつかの実装形態において、これは、基板の上に連続した光学スタック16を堆積し、シート全体を堆積層の周囲で接地させることによって実現されてよい。
【００３０】
図3は、図2の駆動回路および関連した表示素子の構造の一実装形態を示す概略部分断面図の一例である。駆動回路アレイ200の一部201は、第2の列および第2の行におけるスイッチS22、および関連した表示素子D22を含む。図示した実装形態において、スイッチS22は、トランジスタ80を含む。駆動回路アレイ200における他のスイッチは、スイッチS22と同じ構成を有してもよいし、または、たとえば構造、極性、もしくは材料を変えることにより異なって構成されていてよい。
【００３１】
図3はまた、表示アレイアセンブリ110の一部と、バックプレート120の一部とを含む。表示アレイアセンブリ110のこの部分は、図2の表示素子D22を含む。表示素子D22は、前面基板20の一部と、前面基板20に形成された光学スタック16の一部と、光学スタック16に形成された支持体18と、支持体18によって支持された可動反射層14(または、変形可能層34に接続された可動電極)と、可動反射層14をバックプレート120の1つまたは複数の構成要素に電気的に接続するインターコネクト（interconnect：相互接続子）126とを含む。
【００３２】
バックプレート120の一部は、バックプレート120に埋め込まれた、図2の第2のデータ線DL2とスイッチS22とを含む。バックプレート120のこの部分はまた、少なくとも部分的にバックプレート120に埋め込まれた第1のインターコネクト128と第2のインターコネクト124とを含む。第2のデータ線DL2は、バックプレート120中を実質的に水平方向に延びている。スイッチS22は、トランジスタ80を含み、トランジスタ80は、ソース82と、ドレイン84と、ソース82とドレイン84との間のチャネル86と、チャネル86の上に重なるゲート88とを有する。トランジスタ80は、たとえば、薄膜トランジスタ(TFT)または金属酸化膜半導体電界効果トランジスタ(MOSFET)であってよい。トランジスタ80のゲートは、データ線DL2に対して直角に（perpendicular）バックプレート120中を延びるゲート線GL2によって形成されてよい。第1のインターコネクト128は、第2のデータ線DL2をトランジスタ80のソース82に電気的に結合する。
【００３３】
トランジスタ80は、バックプレート120中で1つまたは複数のビア160を通して、表示素子D22に結合される。ビア160は、導電性材料で満たされて、表示アレイアセンブリ110の構成要素(たとえば、表示素子D22)とバックプレート120の構成要素との間に電気的接続を提供する。図示する実装形態において、第2のインターコネクト124は、ビア160を通して形成され、トランジスタ80のドレイン84を表示アレイアセンブリ110に電気的に結合する。バックプレート120はまた、駆動回路アレイ200の上記の構成要素を電気的に絶縁する、1つまたは複数の絶縁層129を含むことができる。
【００３４】
図3の光学スタック16は、3つの層、すなわち、上で説明した上部誘電層、やはり上で説明した中間部分反射層(クロムなど)、および透明導体(酸化インジウムスズ(ITO)など)を含む下部層として図示されている。共通電極は、ITO層によって形成され、ディスプレイの周囲で接地するように結合されてよい。いくつかの実装形態において、光学スタック16は、より多くの、またはより少ない層を含むことができる。たとえば、いくつかの実装形態において、光学スタック16は、1つまたは複数の導電層または組み合わせた導電/吸収層を覆う、1つまたは複数の絶縁層または誘電層を含むことができる。
【００３５】
図4は、干渉変調器アレイと、埋め込まれた回路を備えたバックプレートとを有する光学MEMS表示デバイス30の概略分解部分透視図の一例である。表示デバイス30は、表示アレイアセンブリ110と、バックプレート120とを含む。いくつかの実装形態において、表示アレイアセンブリ110およびバクプレート120は、一緒に取り付けられる前に別々に予備形成されてよい。いくつかの他の実装形態において、堆積によって表示アレイアセンブリ110の上にバックプレート120の構成要素を形成することなどによって、表示デバイス30を任意の好適なやり方で製作することができる。
【００３６】
表示アレイアセンブリ110は、前面基板20と、光学スタック16と、支持体18と、可動反射層14と、インターコネクト126とを含むことができる。バックプレート120は、少なくとも部分的にバックプレート120に埋め込まれたバックプレート構成要素122と、1つまたは複数のバックプレートインターコネクト124とを含むことができる。
【００３７】
表示アレイアセンブリ110の光学スタック16は、前面基板20の少なくともアレイ領域を覆う、実質的に連続した層であってよい。光学スタック16は、接地に電気的に接続された、実質的に透明な導電層を含むことができる。反射層14は、互いに分離していてよく、たとえば、正方形または長方形の形状を有することができる。可動反射層14は、可動反射層14の各々が表示素子の一部を形成することができるように、マトリクス形式に配置されてよい。図4に示す実装形態において、可動反射層14は、4つの隅で支持体18によって支持されている。
【００３８】
表示アレイアセンブリ110のインターコネクト126の各々は、可動反射層14のそれぞれ1つを、1つまたは複数のバックプレート構成要素122(たとえば、トランジスタSおよび/または他の回路素子)に電気的に結合する働きをする。図示する実装形態において、表示アレイアセンブリ110のインターコネクト126は、可動反射層14から延びており、バックプレートインターコネクト124に接触するように位置付けられる。別の実装形態において、表示アレイアセンブリ110のインターコネクト126は、支持体18の上面から露出されている一方で、少なくとも部分的には支持体18に埋め込まれていてよい。そのような実装形態において、バックプレートインターコネクト124は、表示アレイアセンブリ110のインターコネクト126の露出した部分に接触するように位置付けられてよい。さらに別の実装形態において、バックプレートインターコネクト124は、可動反射層14に接触し、それにより可動反射層14に電気的に接続するように、可動反射層14に向かってバックプレート120から延びることができる。
【００３９】
上で説明した干渉変調器は、少なくとも第1の状態と第2の状態とを有する双安定素子として説明されており、これらの実装形態において、状態は緩和状態と作動状態とを含む。しかしながら、上記および下記の説明はまた、さまざまな状態を有するアナログ干渉変調器と共に使用されてもよい。たとえば、アナログ干渉変調器は、赤状態、緑状態、青状態、黒状態、および白状態を、他の色状態と共に有することができる。したがって、単一の干渉変調器が、幅広い光学スペクトルにわたって異なる光反射特性を有するさまざまな状態を有するように構成されていてよい。
【００４０】
上で説明した双安定表示素子では、表示素子の状態は、デバイス上の電荷に依存する。さらに、2つの電極が異なる状態によってその相対的な隔たりを変えるので、デバイスのキャパシタンスは一定ではなく、デバイスの状態に応じて、5倍かそれ以上、時には10倍かそれ以上、たとえば、数ピコファラッドから数十ピコファラッドまで、変化することがある。Q=CVであるため、デバイスが高キャパシタンス状態にあるとき、所与の電荷が、より低い入力電圧で表示素子に置かれてよい。下記で説明する実装形態は、データ線で表示素子に書き込むよりも前に、行線を使用して書き込まれることになる表示素子にいくらかの電荷を置いて、素子を、少なくとも1つの他の状態に比べてより高いキャパシタンスを有する状態(これを「高キャパシタンス状態」と呼ぶことができる)に置く。
【００４１】
図5の流れ図は、このプロセスを示しており、ここで図5は、一実装形態に従って、干渉変調器のアレイをアドレス指定するプロセスの流れ図である。次に図5を参照すると、ブロック820で、行における各表示素子にリセット電圧が印加されて、その行における各表示素子を高キャパシタンス状態にセットする。ブロック822で、その行に画像データが書き込まれる。ブロック824で、次の行における各表示素子にリセット電圧が印加されて、次の行における各表示素子を高キャパシタンス状態にセットする。ブロック826で、次の行に画像データが書き込まれる。ブロック828に示すように、このプロセスは、フレームのすべての所望の行が書き込まれるまで続行される。下記でさらに説明するように、ブロック822とブロック824とは、時間的に重なってもよい。
【００４２】
表示素子が高キャパシタンス状態に置かれた後に行われるデータ書き込みプロセスは、表示素子の状態を、高キャパシタンス状態からより低いキャパシタンス状態に変え得ることが理解されるだろう。電力節約を達成するために、電荷を加えているか、または電荷を表示素子から取り除いているとき、データ書き込み期間のほとんどの間、または全期間の間、表示素子は、比較的高キャパシタンス状態のままであってよい。上で説明したような電気機械的表示素子の場合、データ書き込みの間、これらの素子の機械的応答時間が、しばしば電荷移動に必要な時間よりもはるかに遅いことがあるので、これが当てはまることになる。
【００４３】
図6A〜6Dの各々は、駆動回路に結合された表示素子の例を示す、選択的な回路図である。これらの回路は、図5に示したようなプロセスの一例を実装することができる。図6Aは、駆動回路に結合された表示素子の例を示す典型的な回路図である。図6Aに示すように、表示素子805の第2の端部910は、接地に結合される。さらに、第1の端部807は、スイッチ811によって列線（column line：列ライン）815に選択的に結合される。図2に関連して上で論じたように、スイッチ811は、行線813上で送信された信号によって制御されてよい。したがって、行線813のアサート時、表示素子805は、列線815に結合されるとき、列線815上で送信された電圧によって駆動されてよい。
【００４４】
列線815の第1の端部807はまた、スイッチ909によってリセット電圧に選択的に結合されてよい。スイッチ909は、たとえば、スイッチ909を開いたり閉じたりするリセット信号によって制御されてよい。リセット信号は、リセット線819に沿って送信されてよい。リセット信号は、たとえば、図2のゲートドライバ220によって送信されてよい。したがって、表示素子805は、スイッチ909が閉じているとき、Vresetの電圧を受け取ることができる。これを、表示素子805の状態を高キャパシタンス状態にリセットするために使用することができる。一実装形態において、リセット電圧入力線817は、同じアレイにおけるすべての表示素子805に共通である。下記でさらに説明するいくつかの他の実装形態において、リセット電圧入力線817は、同じ行におけるすべての表示素子805に共通である。
【００４５】
図6Bは、駆動回路に結合された表示素子を示す代替の回路図である。図6Bは、図6Aに類似している。しかしながら、スイッチ909が第1の端部807をVresetに選択的に結合する代わりに、スイッチ909は、第1の端部807を接地に選択的に結合する。したがって、表示素子805は、スイッチ909が閉じているとき、接地電圧を受け取ることができる。両方の側を接地させることによって表示素子が高キャパシタンス状態に置かれる場合に、これを、表示素子の状態を高キャパシタンス状態にリセットするために使用することができる。これは、上で詳細に説明した干渉変調器設計については当てはまらないものの、状態依存キャパシタンスを有する他の表示素子設計については当てはまることがある。
【００４６】
線910に接続された表示素子のもう一方の側の電圧を制御することによって、表示素子を高キャパシタンス状態にリセットすることもまた可能である。図6Cは、駆動回路に結合された表示素子を示す代替の回路図である。図6Cに示すように、第1の端部807は、スイッチ811によって列線815に選択的に結合される。スイッチ811は、行線813上で送信された信号によって制御されてよい。さらに、表示素子805の第2の端部910は、スイッチ909によってリセット電圧線に選択的に結合される。一実装形態において、リセット電圧線は、表示素子805と同じ行におけるすべての表示素子805に共通である。したがって、スイッチ811、909が閉じているとき、表示素子805は、列線電圧とリセット電圧との間の差の電圧を受け取ることができる。これを、表示素子805の状態を高キャパシタンス状態にリセットするために使用することができる。データ書き込みおよび保持の期間の間、線910に結合された干渉変調器の側が、スイッチ920を通して適切な書き込みおよび保持電圧に結び付けられてよい。
【００４７】
図6Dは、駆動回路に結合された別の表示素子を示す代替の回路図である。図6Dに示すように、表示素子805の第1の端部807は、スイッチ811によって列線815に選択的に結合される。図2に関連して上で論じたように、スイッチ811は、行線813上で送信された信号によって制御されてよい。さらに、表示素子805の第2の端部910は、行ごとに固有であってよいリセット電圧線に結合され、ゲートドライバ(たとえば、図2の220)によって選択的に印加される。したがって、スイッチ811が閉じているとき、表示素子805は、列線電圧とリセット電圧との間の差の電圧を受け取ることができ、リセット電圧が線910に印加される。データ書き込みおよび保持の期間の間、線910に印加された電圧は、適切な書き込みおよび保持電圧に推移することができる。
【００４８】
図7、図8、および図9は、図6A/6B、6Cおよび6Dそれぞれの、表示素子のアレイに組み込まれる個々の回路を示す回路図であり、これらの図の中において、表示素子は、上で詳細に説明したような干渉変調器である。同じ名称が同類の回路の要素に与えられている。図7は、干渉変調器のアレイにおいて使用される図6Aおよび図6Bの回路を示す典型的な回路図である。図7の実装形態において、スイッチ909の一方の側が、線817上のVresetの電圧源（voltage supply）に結合され、一方スイッチ909のもう一方の側が、線807に結合される。電圧Vresetは、切り換えられなくてもよく、すべての行でスイッチ909に継続的に印加される定電圧であってよい。スイッチ909のゲートは、データ書き込みゲート駆動線GL1A 813と共に行ドライバ(たとえば、図2の回路220)に接続するリセットゲート駆動GL1B 819によって駆動される。トランジスタ909ならびに追加の電圧線および駆動線が、主要な書き込みトランジスタ811と共に、上で説明したように、バックプレートに組み込まれてもよい。動作では、ゲート線GL1Bが最初にアサートされ、表示素子805にリセット電圧を印加し、その行におけるすべての表示素子を高キャパシタンス状態にセットすることができる。次いで、ゲート線GL1Bがアサート解除されてよく、その行についてのデータ線が、その行の画像データに適切な状態に置かれ、ゲート線GL1Aをアサートすることによってデータが書き込まれてよい。表示素子は、既に高キャパシタンス状態にあるので、データ線DL1〜DLNに印加されたデータ電圧は、他の方法で考え得る場合に比べてはるかに低くてよく、結果として大幅な電力節約となる。図6Aおよび図6Bに関連して上で触れたように、電圧Vresetは、関与する表示素子に任意の好適な電圧であってよく、表示素子の性質に適切であれば、接地電圧を含んでもよい。
【００４９】
図8は、干渉変調器のアレイにおいて使用される図6Cの回路を示す典型的な回路図である。この実装形態において、リセット電圧Vresetは、線807に代わって、表示素子のもう一方の側の線910に印加される。第2のスイッチ920は、書き込み動作の間、および場合によってはまたデータ保持期間の間の行が書き込まれた後にも、適切な電圧(たとえば、接地電圧)を線910に印加するのに使用される。この実装形態において、下記でさらに説明するように、リセット電圧は、通常、その前の1つまたは複数の行が書き込まれているのと同時に、両方のスイッチ811および909を閉じることによって印加される。データ線DL1〜DLN上の電圧は、この期間の間に変化していることがあるが、リセット電圧は、表示素子のもう一方の側でこの潜在的な変動があってもなお、表示素子をリセットするために選択されてよい。たとえば、干渉変調器が10ボルト以上で作動し、2ボルト以下で解除される場合、DL1(線815)に印加されるデータ電圧は、書き込み後の所望の状態に応じて0または+10Vであってよく、書き込み期間の間に線819から変調器のもう一方の側に印加される書き込み電圧は、0ボルトであってよく、線817上のリセット電圧は、-10Vにセットされてよい。このケースでは、その前の行の同時データ書き込みサイクルの間のDL1の状態にかかわらず、リセットされる次の行における干渉変調器は、リセットサイクルの間に高キャパシタンス状態へと作動することになり、その理由は、リセットされる行の変調器の両端間の電圧が、10または20ボルトのいずれかであるためである。上で詳細に説明した表示素子では、トランジスタ920および909は、この場合もやはりバックプレートに組み込まれてよく、線910は、たとえば、支持ポスト18の中または上で前面パネルへと通されてもよい。あるいは、この回路を、前面パネルの適切な領域の上に直接堆積させることもできる。
【００５０】
図9は、干渉変調器のアレイにおいて使用される図6Dの回路を示す典型的な回路図である。この実装形態において、図8のトランジスタ909および920は排除され、行線GL1Bは、行ドライバ回路(たとえば、図2のゲートドライバ220)で切り換えられて、その行について、リセット期間の間にはリセット電圧を出力し、書き込みおよび保持期間には書き込みおよび保持電圧を出力することができる。
【００５１】
図10は、図5に示したプロセスに従って、図7に示した干渉変調器のアレイをアドレス指定するためのタイミング図である。図10の実装形態において、干渉変調器805の各々は、第1の時間期間1302の間、所望の高キャパシタンスリセット状態にセットされる。示されるように、行における各干渉変調器805は、行単位で干渉変調器805の状態をセットするのに十分な第1の時間期間1302(たとえば、機械的応答時間)の間、GL1B、GL2B、GL3Bなどをアサートすることによって、この状態にセットされる。これに続き、その行について列線DL1〜DLN上のデータがセットされ、時間期間1303の間、ゲート線GL1A、GL2A、GL3Aなどをアサートすることによって書き込みスイッチが閉じられて、それぞれの行における各干渉変調器805を所望のデータ状態にセットする。リセットするための機械的応答時間は、通常、書き込みプロセスの間の最終電荷状態をセットするのに必要な時間と比較して長いため、時間期間1302は、時間期間1303よりも長くてよい。したがって、リセット電圧が各行に印加される間の時間の期間は、いくつかの前の行(たとえば、2または3行)のための書き込み期間と重なることができる。これにより、リセット期間と書き込み期間との「パイプライン方式」が可能になり、この場合、行Nが書き込まれているとき、行N+1、および/またはN+2、および/またはN+3などが、リセットプロセスにかけられていてよい。これにより、各行がまずリセットされ、そして書き込まれた後で、次の行をリセットして書き込むために先へ進む場合と比べて、早いフレーム更新が可能になる。
【００５２】
図11Aおよび図11Bは、複数の干渉変調器を含む表示デバイス40を示すシステムブロック図の例を示す。表示デバイス40は、たとえば、セルラ式電話機または移動電話機であってよい。しかしながら、表示デバイス40の同じ構成要素、またはその若干の変形例もまた、テレビ、電子リーダ、およびポータブルメディアプレーヤなどのさまざまなタイプの表示デバイスの例となる。
【００５３】
表示デバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロフォン46とを含む。ハウジング41は、射出成形および真空成形を含む、さまざまな製造プロセスのいずれかから形成されてよい。加えて、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、さまざまな材料のいずれかから作られてよい。ハウジング41は、異なる色の、または異なるロゴ、絵、または記号を含む、取外し可能な他の部分と交換することができる取外し可能な部分(図示せず)を含むことができる。
【００５４】
ディスプレイ30は、本明細書で説明したような双安定ディスプレイまたはアナログディスプレイを含む、さまざまなディスプレイのいずれかであってよい。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDなどのフラットパネルディスプレイ、またはCRTもしくは他のチューブデバイスなどのノンフラットパネルディスプレイを含むように構成されていてよい。加えて、ディスプレイ30は、本明細書で説明したような干渉変調器ディスプレイを含むことができる。
【００５５】
表示デバイス40の構成要素が図11Bに概略的に示される。表示デバイス40は、ハウジング41を含み、少なくとも部分的にハウジング41内に封入（enclose）された追加の構成要素を含むことができる。たとえば、表示デバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47は、調整ハードウェア52に接続されたプロセッサ21に接続される。調整ハードウェア52は、信号を調整する(たとえば、信号をフィルタリングする)ように構成されていてよい。調整ハードウェア52は、スピーカ45およびマイクロフォン46に接続される。プロセッサ21はまた、入力デバイス48およびドライバコントローラ29に接続される。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合され、アレイドライバ22は表示アレイ30に結合される。電源50は、特定の表示デバイス40設計による必要に応じて、すべての構成要素に電力を提供することができる。
【００５６】
表示デバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるように、ネットワークインターフェース27は、アンテナ43と、トランシーバ47とを含む。ネットワークインターフェース27はまた、いくつかの処理能力を有して、たとえば、プロセッサ21のデータ処理要件を軽減することができる。アンテナ43は、信号を送受信することができる。いくつかの実装形態において、アンテナ43は、IEEE16.11(a)、IEEE16.11(b)、またはIEEE16.11(g)を含むIEEE16.11標準、あるいはIEEE802.11a、IEEE802.11b、IEEE802.11g、またはIEEE802.11nを含むIEEE802.11標準に従って、RF信号を送受信する。いくつかの他の実装形態において、アンテナ43は、BLUETOOTH（登録商標）標準に従って、RF信号を送受信する。セルラ式電話機の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、移動体通信用グローバルシステム(GSM（登録商標）)、GSM（登録商標）/汎用パケット無線サービス(GPRS)、拡張データGSM（登録商標）環境(EDGE)、地上基盤無線(TETRA)、広帯域CDMA (W-CDMA)、進化データ最適化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアクセス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリンクパケットアクセス(HSUPA)、進化型高速パケットアクセス(HSPA+)、ロングタームエボリューション(LTE)、AMPS、または3G技術もしくは4G技術を利用するシステムなどの、ワイヤレスネットワーク内で通信するのに使用される他の知られている信号を受信するように設計されている。トランシーバ47は、アンテナ43から受信した信号を、プロセッサ21が受信してさらに操作することができるように、前処理することができる。トランシーバ47はまた、プロセッサ21から受信した信号を、表示デバイス40からアンテナ43を介して送信することができるように、処理することができる。
【００５７】
いくつかの実装形態において、トランシーバ47を受信機と置き換えてもよい。加えて、ネットワークインターフェース27を、プロセッサ21に送信すべき画像データを記憶するか、または生成することができる画像源と置き換えてもよい。プロセッサ21は、表示デバイス40の動作全体を制御することができる。プロセッサ21は、ネットワークインターフェース27または画像源から圧縮された画像データなどのデータを受信し、データを処理して、生画像データに、または生画像データに容易に処理されるフォーマットに変換する。プロセッサ21は、処理されたデータを、記憶するためにドライバコントローラ29またはフレームバッファ28に送信することができる。生データは通常、画像内の各位置で画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度、およびグレースケールレベルを含むことができる。
【００５８】
プロセッサ21は、表示デバイス40の動作を制御するためのマイクロコントローラ、CPU、または論理ユニットを含むことができる。調整ハードウェア52は、信号をスピーカ45に送信し、マイクロフォン46から信号を受信するための増幅器およびフィルタを含むことができる。調整ハードウェア52は、表示デバイス40内の離散構成要素であってもよいし、または、プロセッサ21内もしくは他の構成要素内に組み込まれてもよい。
【００５９】
ドライバコントローラ29は、プロセッサ21によって生成された生画像データを、プロセッサ21から直接取り込んでも、またはフレームバッファ28から取り込んでもよく、アレイドライバ22への高速送信用に、生画像データを適切に再フォーマットすることができる。いくつかの実装形態において、ドライバコントローラ29は、生画像データが表示アレイ30を横断してスキャンするのに好適な時間順序を有するように、生画像データをラスタ状フォーマットを有するデータフローに再フォーマットすることができる。次いで、ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送信する。LCDコントローラなどのドライバコントローラ29は、スタンドアロン集積回路(IC)としてのシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは、多くのやり方で実装されてよい。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、またはアレイドライバ22と共にハードウェアに完全に一体化されてもよい。
【００６０】
アレイドライバ22は、ドライバコントローラ29からフォーマットされた情報を受信することができ、ビデオデータを、ディスプレイのx-yマトリクスの画素から届く数百本、時に数千本(またはそれ以上)のリード線に1秒当たり何度も印加される、平行な1組の波形に再フォーマットすることができる。
【００６１】
いくつかの実装形態において、ドライバコントローラ29、アレイドライバ22、および表示アレイ30は、本明細書で説明したディスプレイのタイプのいずれにも適切である。たとえば、ドライバコントローラ29は、従来の表示コントローラ、または双安定表示コントローラ(たとえば、IMODコントローラ)であってよい。加えて、アレイドライバ22は、従来のドライバ、または双安定表示ドライバ(たとえば、IMOD表示ドライバ)であってよい。さらに、表示アレイ30は、従来の表示アレイ、または双安定表示アレイ(たとえば、IMODのアレイを含むディスプレイ)であってよい。いくつかの実装形態において、ドライバコントローラ29は、アレイドライバ22と一体化されてもよい。そのような実装形態は、セルラ式電話機、腕時計、および他の小領域ディスプレイなどの高度に統合されたシステムにおいて一般的である。
【００６２】
いくつかの実装形態において、入力デバイス48は、たとえば、ユーザが表示デバイス40の動作を制御するのを可能にするように構成されていてよい。入力デバイス48は、QWERTYキーボードもしくは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチ感応スクリーン、または圧力感応膜もしくは熱感応膜を含むことができる。マイクロフォン46は、表示デバイス40用の入力デバイスとして構成されていてよい。いくつかの実装形態において、表示デバイス40の動作を制御するための、マイクロフォン46を通した音声コマンドが使用されてもよい。
【００６３】
電源50は、当技術分野において知られているさまざまなエネルギー貯蔵デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池などの、再充電可能な電池であってよい。電源50はまた、再生可能なエネルギー源、キャパシタ、またはプラスチック太陽電池もしくは太陽電池塗料を含む太陽電池であってよい。電源50はまた、壁コンセントから電力を受け取るように構成されていてもよい。
【００６４】
いくつかの実装形態において、電子表示システム内のいくつかの場所に配置されてよいドライバコントローラ29に制御プログラミング性が存在する。いくつかの他の実装形態においては、アレイドライバ22に制御プログラミング性が存在する。上で説明した最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素において、ならびにさまざまな構成において実装されてよい。
【００６５】
図12は、一実装形態に従った、図11Aおよび図11Bの電子デバイス40の概略分解透視図の一例である。図示した電子デバイス40は、表示アレイ30のための凹部41aを有するハウジング41を含む。電子デバイス40はまた、ハウジング41の凹部41aの底部にプロセッサ21を含む。プロセッサ21は、表示アレイ30とデータ通信するためのコネクタ21aを含むことができる。電子デバイス40はまた、少なくともその一部がハウジング41内部にある他の構成要素を含むことができる。他の構成要素には、図11Bに関連して先に説明したように、ネットワーキングインターフェース、ドライバコントローラ、入力デバイス、電源、調整ハードウェア、フレームバッファ、スピーカ、およびマイクロフォンを含むことができるが、それらに限定はしない。
【００６６】
表示アレイ30は、表示アレイアセンブリ110と、バックプレート120と、可撓性の電気ケーブル130とを含むことができる。表示アレイアセンブリ110とバックプレート120とは、たとえばシーラントを使用して互いに取り付けられてよい。
【００６７】
表示アレイアセンブリ110は、表示領域101と周辺領域102とを含むことができる。周辺領域102は、表示アレイアセンブリ110の上から見たとき、表示領域101を取り囲む。表示アレイアセンブリ110はまた、表示領域101を通して画像を表示するように位置付けられ、向きを定められた表示素子のアレイを含む。表示素子は、マトリクス形式に配置されてもよい。いくつかの実装形態において、表示素子の各々は、干渉変調器であってよい。また、いくつかの実装形態においては、用語「表示素子」が、「画素」と呼ばれてもよい。
【００６８】
バックプレート120は、表示アレイアセンブリ110の裏面全体を実質的に覆うことができる。バックプレート120は、たとえば、ガラス、高分子材料、金属材料、セラミック材料、半導体材料、または上述の材料のうちの2つ以上の組合せ、加えて他の同様の材料から形成されてよい。バックプレート120は、同じ材料または異なる材料の1つまたは複数の層を含むことができる。バックプレート120はまた、少なくとも部分的にバックプレート120中に埋め込まれるか、またはバックプレート120上に装着される、さまざまな構成要素を含むことができる。そのような構成要素の例には、ドライバコントローラ、アレイドライバ(たとえば、データドライバおよびスキャンドライバ)、ルーティング線(たとえば、データ線およびゲート線)、スイッチング回路、プロセッサ(たとえば、画像データ処理プロセッサ)、およびインターコネクトが含まれるが、それらに限定はしない。
【００６９】
可撓性の電気ケーブル130は、電子デバイス40の表示アレイ30と他の構成要素(たとえば、プロセッサ21)との間に、データ通信チャネルを提供する働きをする。可撓性の電気ケーブル130は、表示アレイアセンブリ110の1つもしくは複数の構成要素から、またはバックプレート120から延びていてよい。可撓性の電気ケーブル130は、互いに平行に延びる複数の導電ワイヤと、プロセッサ21のコネクタ21aまたは電子デバイス40の任意の他の構成要素に接続されてよいコネクタ130aとを含むことができる。
【００７０】
本明細書で開示された実装形態に関連して説明したさまざまな例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実装されてよい。ハードウェアとソフトウェアとの互換性は、概して機能性に関して説明し、上で説明したさまざまな例示的な構成要素、ブロック、モジュール、回路、およびステップにおいて示してきた。そのような機能性が、ハードウェアにおいて実装されるか、ソフトウェアにおいて実装されるかは、システム全体に課される特定の用途および設計上の制約次第である。
【００７１】
本明細書で開示された態様に関連して説明したさまざまな例示的な論理、論理ブロック、モジュール、および回路を実装するのに使用されるハードウェアおよびデータ処理装置は、本明細書で説明した機能を実施するように設計された、汎用シングルチッププロセッサまたは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、離散ゲートもしくはトランジスタ論理、離散ハードウェア構成要素、またはそれらの任意の組合せによって、実装または実施されてよい。汎用プロセッサは、マイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態マシンであってよい。プロセッサはまた、複数のコンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、またはそのような任意の他の構成として実装されてもよい。いくつかの実装形態において、特定のステップおよび方法は、所与の機能に固有の回路によって実施されてもよい。
【００７２】
1つまたは複数の態様において、説明した機能は、本明細書で開示された構造およびそれらの構造均等物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェアにおいて、またはそれらの任意の組合せにおいて実装されてよい。本明細書で説明した主題の実装形態はまた、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、コンピュータ記憶媒体上で符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実装されてもよい。
【００７３】
ソフトウェアで実装される場合、機能は、1つもしくは複数の命令またはコードとして、コンピュータ可読媒体に記憶されるか、またはコンピュータ記憶媒体上で伝送されてよい。本明細書で開示した方法またはアルゴリズムのステップは、コンピュータ可読媒体に常駐してよいプロセッサ実行可能なソフトウェアモジュールにおいて実装されてよい。コンピュータ可読媒体は、ある場所から別の場所へとコンピュータプログラムを移送するよう可能にされてよい任意の媒体を含む、コンピュータ記憶媒体と通信媒体との両方を含む。記録媒体は、コンピュータがアクセスできる任意の利用可能な媒体であってよい。例として、限定はせずに、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROM、または他の光学ディスク記憶デバイス、磁気ディスク記憶デバイスまたは他の磁気記憶デバイスを含むことができ、あるいは、命令またはデータ構造の形式で所望のプログラムコードを記憶するために使用されてよく、コンピュータがアクセスできる、任意の他の媒体を含むことができる。また、あらゆる接続が、コンピュータ可読媒体と適切に呼ばれてよい。本明細書で使用されるとき、ディスク(diskおよびdisc)は、コンパクトディスク(disc)(CD)、レーザーディスク（登録商標）(disc)、光学ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー（登録商標）ディスク(disk)、およびブルーレイディスク(disc)を含み、ここで、ディスク(disk)は、通常、磁気的にデータを再生し、一方ディスク(disc)はレーザによって光学的にデータを再生する。上記の組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。加えて、方法またはアルゴリズムの演算は、コードおよび命令の1つ、または任意の組合せ、またはセットとして、コンピュータプログラム製品に組み込まれてよいマシン可読媒体およびコンピュータ可読媒体に常駐していてよい。
【００７４】
本開示で説明した実装形態へのさまざまな修正形態は、当業者には容易に明らかであってよく、本明細書で定義された一般原則は、本開示の趣旨または範囲から逸脱せずに、他の実装形態に適用されてよい。したがって、本開示は、本明細書で示した実装形態に限定することは意図されず、特許請求の範囲、本明細書で開示した原則および新規の特徴に一致した最も広い範囲が与えられるべきである。加えて、用語「上部の」および「下部の」は、時に図の説明を容易にするために使用されており、適切な向きに定められたページ上での図の向きに対応する相対的な位置を示しており、実装されるときのIMODの適切な向きを反映しなくてもよいことは、当業者であれば容易に認識するであろう。
【００７５】
本明細書において別々の実装形態のコンテキストで説明した特定の特徴はまた、単一の実装形態における組合せにおいて実装されてもよい。反対に、単一の実装形態のコンテキストで説明したさまざまな特徴がまた、複数の実装形態において別々に実装されても、任意の適切な部分組合せにおいて実装されてもよい。さらに、特徴は、上記では特定の組合せにおいて働くように説明され、最初にそのように請求されることさえあるが、請求された組合せによる1つまたは複数の特徴が、いくつかのケースでは、その組合せから削除されてもよく、請求された組合せが、部分組合せまたは部分組合せの変形を対象としてもよい。
【００７６】
同様に、動作は図面において特定の順序で示されているが、このことは、所望の結果を達成するために、そのような動作を示された特定の順序で、もしくは逐次的順序で実施すること、または図示されたすべての動作を実施することを必要とするものと理解されるべきではない。さらに、図面は、1つまたは複数の例示的なプロセスを流れ図の形式で概略的に示してもよい。しかしながら、示されていない他の動作が、概略的に図示されている例示的なプロセスに組み込まれてもよい。たとえば、1つまたは複数の追加の動作が、図示された動作のうちのいずれかの前もしくは後で、またはその動作と同時に、または動作と動作の間で、実施されてもよい。ある状況では、マルチタスキングおよび並列処理が有利なことがある。さらに、上で説明した実装形態におけるさまざまなシステム構成要素の分離は、すべての実装形態においてそのような分離が必要とするものと理解されるべきではなく、説明したプログラム構成要素およびシステムは、概して単一のソフトウェア製品にまとめて一体化されるか、または複数のソフトウェア製品にパッケージ化されてもよいことを理解されたい。加えて、他の実装形態も特許請求の範囲内である。いくつかのケースでは、特許請求の範囲に記載された行為が異なる順序で実施されてもよく、それでもなお望ましい結果を達成することができる。
【符号の説明】
【００７７】
12  IMOD、画素
13  光
14  可動反射層
15  光
16  光学スタック
18  支持ポスト、支持体
19  ギャップ
20  透明基板、前面基板
21  プロセッサ
21a  コネクタ
22  アレイドライバ
28  フレームバッファ
27  ネットワークインターフェース
29  ドライバコントローラ
30  表示デバイス、ディスプレイ、表示アレイ
34  変形可能層
40  表示デバイス、電子デバイス
41  ハウジング
41a  凹部
43  アンテナ
45  スピーカ
46  マイクロフォン
47  トランシーバ
48  入力デバイス
50  電源
52  調整ハードウェア
80  トランジスタ
82  ソース
84  ドレイン
86  チャネル
88  ゲート
101  表示領域
102  周辺領域
110  表示アレイアセンブリ
120  バックプレート
122  バックプレート構成要素
124  第2のインターコネクト、バックプレートインターコネクト
126  インターコネクト
128  第1のインターコネクト
129  絶縁層
130  電気ケーブル
130a  コネクタ
160  ビア
200  駆動回路アレイ
201  駆動回路アレイの一部
210  データドライバ
220  ゲートドライバ
805  表示素子、干渉変調器
807  第1の端部、線
811  スイッチ、トランジスタ
813  行線、データ書き込みゲート駆動線
815  列線
817  リセット電圧入力線
819  リセット線、リセットゲート駆動線
909  スイッチ、トランジスタ
910  第2の端部、線
920  第2のスイッチ、トランジスタ
1302  第1の時間期間
1303  時間期間
【図１Ａ】
0005934357.tif 000002
【図１Ｂ】
0005934357.tif 000003
【図２】
0005934357.tif 000004
【図３】
0005934357.tif 000005
【図４】
0005934357.tif 000006
【図５】
0005934357.tif 000007
【図６Ａ】
0005934357.tif 000008
【図６Ｂ】
0005934357.tif 000009
【図６Ｃ】
0005934357.tif 000010
【図６Ｄ】
0005934357.tif 000011
【図７】
0005934357.tif 000012
【図８】
0005934357.tif 000013
【図９】
0005934357.tif 000014
【図１０】
0005934357.tif 000015
【図１１Ａ】
0005934357.tif 000016
【図１１Ｂ】
0005934357.tif 000017
【図１２】
0005934357.tif 000018