(57)【特許請求の範囲】
【請求項１】
直流電源に接続され、第１の半導体スイッチング素子の動作に基づき、前記直流電源の直流を電圧の異なる直流に変換して出力し、または前記直流電源の直流を交流に変換して出力する第１の電力変換回路と、
前記直流電源に接続され、第２の半導体スイッチング素子の動作に基づき、前記直流電源の直流を電圧の異なる直流に変換して出力し、または前記直流電源の直流を交流に変換して出力する第２の電力変換回路と、
前記第１の電力変換回路の電力変換過程で生成される第１の電圧および前記第２の電力変換回路の電力変換過程で生成される第２の電圧に基づき、前記第１の半導体スイッチング素子の動作と前記第２の半導体スイッチング素子の動作とのタイミングの誤差を検出するタイミング誤差検出手段と、
前記第１の電力変換回路および前記第２の電力変換回路を並列に動作させ、当該並列動作時に、前記第１の電力変換回路に存在する第１の寄生容量に流れる漏洩電流と前記第２の電力変換回路に存在する第２の寄生容量に流れる漏洩電流とが循環する経路を形成するように、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の動作を制御する制御回路と、
を備え、
前記制御回路は、前記タイミング誤差検出手段が検出した誤差に応じて、前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子とを動作させるタイミングを補正すること
を特徴とする電力変換装置。
【請求項２】
前記第１の電力変換回路は、
前記直流電源に接続され、前記第１の半導体スイッチング素子の動作により前記直流電源の直流を交流に変換し、当該変換出力を第１の変圧器で変圧したのちに直流に変換する第１のＤＣ−ＤＣコンバータで構成し、
前記第２の電力変換回路は、
前記直流電源に接続され、前記第２の半導体スイッチング素子の動作により前記直流電源の直流を交流に変換し、当該変換出力を第２の変圧器で変圧したのちに直流に変換する第２のＤＣ−ＤＣコンバータで構成したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記タイミング誤差検出手段は、
前記第１の電力変換回路の第１のトランスに設けた第１の補助巻線と、
前記第２の電力変換回路の第２のトランスに設けた第２の補助巻線と、を備え、
前記第１の補助巻線と前記第２の補助巻線とを直列に接続し、当該直列に接続した２つの補助巻線の両端に生じる電圧を検出電圧とすることを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記第１の寄生容量と前記第２の寄生容量との間に容量値の差がある場合に、寄生容量が小さい電力変換回路側にその差に応じた容量値を有するコンデンサを設けるようにしたことを特徴とする請求項１乃至請求項３のうちのいずれか１項に記載の電力変換装置。
【請求項５】
前記第１の電力変換回路は少なくとも１つからなり、前記第２の電力変換回路は少なくとも１つからなることを特徴とする請求項１乃至請求項４のうちのいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を用いた電力変換装置に関する。
【背景技術】
【０００２】
この種の電力変換装置としては、例えば図２に示すような絶縁型ＤＣ−ＤＣコンバータが知られている。
この絶縁型ＤＣ−ＤＣコンバータは、図２に示すように、ＭＯＳトランジスタからなる半導体スイッチング素子２〜５と、変圧器６と、ダイオード７〜１０と、インダクタ１１と、コンデンサ１２とを備えている。
【０００３】
半導体スイッチング素子２〜５はブリッジ回路を構成し、このブリッジ回路は直流電源１に接続されている。また、ブリッジ回路の出力側は、変圧器６の１次巻線に接続されている。ダイオード７〜１０は、整流回路を構成する。この整流回路は、入力側が変圧器６の２次巻線に接続され、出力側がインダクタ１１とコンデンサ１２からなる平滑回路に接続されている。コンデンサ１２の両端には、負荷１３が接続されるようになっている。
【０００４】
次に、このような構成の絶縁型ＤＣ−ＤＣコンバータの動作について、図２および図３を参照して説明する。図３は、図２の半導体スイッチング素子のオンオフ動作の一例と、各部の電圧の波形の一例を示す図である。
図２の絶縁型ＤＣ−ＤＣコンバータでは、例えば半導体スイッチング素子２、５を同時にオンし、次に半導体スイッチング素子３、４を同時にオンにする。そして、これらの動作を交互に繰り返す。
【０００５】
ここで、半導体スイッチング素子２、３を同時にオン、あるいは半導体スイッチング素子４、５を同時にオンすると、直流電源１が短絡されて過大な電流が流れる。このため、半導体スイッチング素子２、３、および半導体スイッチング素子４、５に共にオフ指令を与える短い期間、いわゆるデッドタイムを設けている。
このような動作により、Ａ点の直流電圧の中性点Ｍに対する電位は、半導体スイッチング素子２をオンにすると正となり、半導体スイッチング素子３をオンにすると負となる。同様に、Ｂ点のＭ点に対する電位は、半導体スイッチング素子４をオンにすると正となり、半導体スイッチング素子５をオンにすると負となる。
【０００６】
変圧器６の１次電圧Ｅ１は、Ａ点の電位が正でありＢ点の電位が負の場合には正となり、Ａ点の電位が負でありＢ点の電位が正の場合には負となる。また、Ａ点の電位およびＢ点の電位が共に正または共に負の場合には０Ｖとなり、このときＡ−Ｂ間、すなわち変圧器６の１次巻線は短絡状態となる。
このような原理により、変圧器６の１次巻線の両端には正負の電圧が交互に印加され、その１次巻線には高周波の交流が印加される（図３（Ｅ）参照）。この交流の周波数は、変圧器６の小形化、騒音防止のため１０ｋＨｚ以上とするのが一般的である。
【０００７】
変圧器６は、１次巻線に印加された交流電圧を変圧し、変圧電圧が２次巻線から出力される。変圧器６の２次電圧は、ダイオード７〜１０からなる整流回路で整流され、さらにインダクタ１１とコンデンサ１２からなる平滑回路で平滑され、負荷１３に直流電圧が供給される。
図３（Ｆ）に示すように、平滑回路から出力される出力電圧Ｅｏは、整流回路の整流電圧Ｅｒの平均値とほぼ同じであり、したがって整流電圧Ｅｒはパルス幅に比例する。このパルス幅は、変圧器６に正または負の電圧を印加している期間におおむね等しい。このため、変圧器６の電圧印加期間を制御することにより、出力電圧Ｅｏを連続的に制御することができる。
【０００８】
変圧器６の電圧印加期間は、半導体スイッチング素子２、３の動作タイミングと、半導体スイッチング素子４と５の動作タイミングとの差によって決定される。たとえば、半導体スイッチング素子２と半導体スイッチング素子４とが全く同時にオン／オフ、すなわち位相差０°で動作すれば、変圧器６の１次電圧Ｅ１のパルス時比率は０％となる。また、半導体スイッチング素子２と半導体スイッチング素子４とが逆のオン／オフ、すなわち位相差１８０°で動作すれば、電圧Ｅ１のパルス時比率は１００％となる。従って、その位相差を連続的に制御することで、出力電圧Ｅｏの制御が実現できる。
【０００９】
ところで、図２に示す回路は、筐体に収納されて使用されるので、筐体のフレーム１４との間に意図しないキャパシタンス１０１、１０２が存在する。フレーム１４は接地されることが多いので、そのキャパシタンス１０１、１０２は、以下では対地寄生キャパシタンス（対地寄生容量）と称する。一方、図２に示す回路では、回路とフレーム１４との間に意図的に接地コンデンサ１００を設けている。
【００１０】
次に、接地コンデンサ１００の機能について説明する。
まず、接地コンデンサ１００がない場合を考えると、回路側から見た大地すなわちＧ点の電位は、おおむねＡ点の電位とＢ点の電位との間を対地寄生キャパシタンス１０１、１０２で分圧した結果となる。
Ａ点とＢ点の電位が共にＰ点の電位に等しいときは、Ｇ点の電位もＰ点の電位に等しく、このためＭ点から見たＧ点の電位は＋（Ｅ／２）Ｖとなる。Ａ点およびＢ点の電位の一方がＰ点、一方がＮ点の電位に等しいときは、回路側から見たＧ点の電位はＰ点、Ｎ点の中間電位となるので、Ｍ点から見ると０Ｖとなる。また、Ａ点およびＢ点の電位が共にＮ点の電位に等しいときはＧ点の電位もＮ点の電位に等しく、このためＭ点から見たＧ点の電位は−（Ｅ／２）Ｖとなる。
【００１１】
逆に、Ｇ点を基準に考えると、Ｍ点の電位は−（Ｅ／２）Ｖ、０Ｖ、＋（Ｅ／２）Ｖと変化している。すなわち、直流電源１は、対地電位変動を生じることになる。一般に、直流電源１は商用周波数の交流電源（図示しない）を整流して生成することが多く、このような対地電位変動は交流電源側への漏洩電流を発生させる等の弊害を生じさせる。
そこで、図２の回路では、対地寄生キャパシタンス１０１、１０２よりも十分大きな容量値を有する接地コンデンサ１００でＭ点を接地することにより電位を安定化させ、上記の弊害を防止するようにしている。
【００１２】
ところで、Ｍ点の電位変動は対地寄生キャパシタンス１０１、１０２の容量値（キャパシタンス）に対する接地コンデンサ１００の容量値の比に反比例する。すなわち、Ｍ点の電位変動を（Ｅ／２）Ｖの１０分の１に抑制するためには、対地寄生キャパシタンス１０１、１０２の容量値に対して接地コンデンサ１００の容量値を１０倍に、１００分の１に抑制するためには１００倍にする必要がある。
【００１３】
Ｍ点の電位変動を十分に抑制するためには、接地コンデンサ１００の容量値を大きくする必要があるが、接地コンデンサ１００は整流回路を介して交流電源と大地間にも接続されるため、交流電源と接地コンデンサ１００との間で循環する商用周波数の漏洩電流が増加する。この漏洩電流が大きすぎると、漏電ブレーカがトリップするなどの別の問題を引き起こす。すなわち、接地コンデンサ１００のみでは回路動作による高周波漏洩電流の抑制と、接地コンデンサ１００による商用周波漏洩電流の抑制の両立が困難である。
【００１４】
このため、一般的には、接地コンデンサ１００の他にコモンモードチョーク等を併用して漏洩電流を抑制するが、これが装置の小形化や低コスト化の妨げとなる。
このような問題を解消するために、引用文献１に開示される技術を図２の絶縁型ＤＣ−ＤＣコンバータに適用した改良発明が考えられる。
この改良発明は、図４に示すように、図２の絶縁型ＤＣ−ＤＣコンバータを主回路とし、その主回路に補助回路１５を追加したものである。
この補助回路１５は、補助スイッチ２ａ〜５ａと、接地コンデンサ１０１ａ、１０２ａとを備えている。この例では、補助スイッチ２ａ〜５ａは主回路を構成しないので、ごく小容量の半導体スイッチング素子を用いるものとする。
【００１５】
そして、この補助回路１５は、Ａ点とＣ点、Ｂ点とＤ点がそれぞれ逆の電位変動となるように補助スイッチ２ａ〜５ａのオン／オフを制御する。
これにより、たとえばＡ点の電位がＮ点の電位からＰ点の電位となり、対地寄生キャパシタンス１０１からフレーム１４に漏洩電流が流れた場合、同時にＣ点の電位がＰ点の電位からＮ点の電位となり、フレーム１４から接地コンデンサ１０１ａに同じ大きさの漏洩電流が流れる。
したがって、漏洩電流は、回路内においてＡ点、対地寄生キャパシタンス１０１、Ｇ点、接地コンデンサ１０１ａ、およびＣ点の経路で循環し、外部に流出しない。Ｂ点−Ｄ点間に関しても同様である。
また、この場合、主回路から見たＧ点の電位は常にＰ−Ｎ間を均等分圧した点となるのでＭ点の電位と等しくなる。すなわち、Ｇ点から見たＭ点の電位変動も抑制される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平８−３４０６７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかし、改良発明では、補助スイッチのオン／オフ指令を主回路のスイッチング素子の反転とすることになるが、これでは上述したデッドタイムの存在により主回路の電位変動と補助スイッチのオン／オフのタイミングを合わすことができない。
仮に、そのタイミングを補正したとしても、半導体スイッチング素子自身の特性や素子端子間のキャパシタンスと回路の寄生インダクタンスによる共振などの影響で、Ａ、Ｂ点の電位変動波形は純粋な方形波にはならない。実際の電位変動波形を部品や実際の電流の異なる別の回路で再現するのは極めて困難である。
【００１８】
このため、図４に示す改良発明では、漏洩電流のキャンセル効果には限界があるという課題がある。
そこで、本発明は、上記の課題に着目してなされたものであり、装置の小型化と低コスト化の実現を図るとともに、寄生キャパシタンスに伴う漏洩電流の効果的な抑制を図ることができる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、本発明の電力変換装置は、直流電源に接続され、第１の半導体スイッチング素子の動作に基づき、前記直流電源の直流を電圧の異なる直流に変換して出力し、または前記直流電源の直流を交流に変換して出力する第１の電力変換回路と、前記直流電源に接続され、第２の半導体スイッチング素子の動作に基づき、前記直流電源の直流を電圧の異なる直流に変換して出力し、または前記直流電源の直流を交流に変換して出力する第２の電力変換回路と、前記第１の電力変換回路の電力変換過程で生成される第１の電圧および前記第２の電力変換回路の電力変換過程で生成される第２の電圧に基づき、前記第１の半導体スイッチング素子の動作と前記第２の半導体スイッチング素子の動作とのタイミングの誤差を検出するタイミング誤差検出手段と、前記第１の電力変換回路および前記第２の電力変換回路を並列に動作させ、当該並列動作時に、前記第１の電力変換回路に存在する第１の寄生容量に流れる漏洩電流と前記第２の電力変換回路に存在する第２の寄生容量に流れる漏洩電流とが循環する経路を形成するように、前記第１の半導体スイッチング素子および第２の半導体スイッチング素子の動作を制御する制御回路と、を備え、前記制御回路は、前記タイミング誤差検出手段が検出した誤差に応じて、前記第１の半導体スイッチング素子と前記第２の半導体スイッチング素子とを動作させるタイミングを補正する。
【００２０】
また、本発明の電力変換装置において、前記第１の電力変換回路は、前記直流電源に接続され、前記第１の半導体スイッチング素子の動作により前記直流電源の直流を交流に変換し、当該変換出力を第１の変圧器で変圧したのちに直流に変換する第１のＤＣ−ＤＣコンバータで構成し、前記第２の電力変換回路は、前記直流電源に接続され、前記第２の半導体スイッチング素子の動作により前記直流電源の直流を交流に変換し、当該変換出力を第２の変圧器で変圧したのちに直流に変換する第２のＤＣ−ＤＣコンバータで構成するようにした。
【００２２】
また、本発明の電力変換装置において、前記タイミング誤差検出手段は、前記第１の電力変換回路の第１のトランスに設けた第１の補助巻線と、前記第２の電力変換回路の第２のトランスに設けた第２の補助巻線とを備え、前記第１の補助巻線と前記第２の補助巻線とを直列に接続し、当該直列に接続した２つの補助巻線の両端に生じる電圧を検出電圧とする。
【００２３】
さらに、本発明の電力変換装置において、前記第１の寄生容量と前記第２の寄生容量との間に容量値の差がある場合に、寄生容量が小さい電力変換回路側にその差に応じた容量値を有するコンデンサを設けるようにした。
また、本発明の電力変換装置において、前記第１の電力変換回路は少なくとも１つからなり、前記第２の電力変換回路は少なくとも１つからなる。
【発明の効果】
【００２４】
本発明によれば、装置の小型化と低コスト化の実現を図るとともに、寄生キャパシタンスに伴う漏洩電流の効果的な抑制を図ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る電力変換装置の実施形態の構成例を示す回路図である。
【図２】従来の絶縁型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図３】図２の回路の半導体スイッチング素子の動作の状態の一例および各部の波形例を示す図である。
【図４】改良発明の構成を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて説明する。
（実施形態の概要）
図１は本発明に係る電力変換装置の実施形態の構成を示す回路図である。
この実施形態に係る電力変換装置は、図１に示すように、絶縁型ＤＣ−ＤＣコンバータに適用したものである。
この実施形態は、第１の電力変換回路である絶縁型ＤＣ−ＤＣコンバータ１６と、第２の電力変換回路である絶縁型ＤＣ−ＤＣコンバータ１７とを備え、２つのＤＣ−ＤＣコンバータ１６、１７が並列動作してそれぞれ電力変換を行い、同一の負荷１３に電力を供給するようになっている。
【００２７】
また、この実施形態では、絶縁型ＤＣ−ＤＣコンバータ１６、１７の並列動作時に、後述のように、絶縁型ＤＣ−ＤＣコンバータ１６に存在する対地寄生キャパシタンスに流れる漏洩電流と、絶縁型ＤＣ−ＤＣコンバータ１７に存在する対地寄生キャパシタンスに流れる漏洩電流とが循環する経路を形成するようになっている。
さらに、この実施形態は、図２に示す絶縁型ＤＣ−ＤＣコンバータを２つの絶縁型ＤＣ−ＤＣコンバータ１６、１７に分割した場合と同様の構成を採用する。このため、この実施形態は、図２に示す絶縁型ＤＣ−ＤＣコンバータと同じ電流容量とする場合には、絶縁型ＤＣ−ＤＣコンバータ１６、１７をその電流容量の１／２ずつの大きさにすることができる。したがって、この実施形態では、装置全体の大きさを、図２に示す絶縁型ＤＣ−ＤＣコンバータの大きさとほぼ同じにすることができる。
【００２８】
（実施形態の構成）
次に、この実施形態の具体的な構成について、図１を参照して説明する。
絶縁型ＤＣ−ＤＣコンバータ１６は、直流電源１に接続され、ＭＯＳトランジスタからなる半導体スイッチング素子２１〜２４の動作により直流電源１の直流を交流に変換し、その変換出力を変圧器３０で変圧したのちに直流電源１の電圧と異なる直流に変換して出力する。
このため、絶縁型ＤＣ−ＤＣコンバータ１６は、半導体スイッチング素子２１〜２４からなるブリッジ回路２０と、変圧器３０と、ダイオード４１〜４４からなる整流回路４０と、インダクタ５１およびコンデンサ５２からなる平滑回路５０とを備えている。
【００２９】
ここで、絶縁型ＤＣ−ＤＣコンバータ１６は、図示しない筐体内に収容されるので、その回路内のＡ、Ｂの各点と筐体のフレーム１４との間に、寄生容量である対地寄生キャパシタンス１０３、１０４がそれぞれ存在する。
ブリッジ回路２０の入力側は直流電源１に接続され、ブリッジ回路２０の出力側は変圧器３０の１次巻線の両端に接続されている。トランス３０の２次巻線は、整流回路４０の入力側に接続されている。整流回路４０の出力側は、平滑回路５０の入力側に接続されている。半導体スイッチング素子２１〜２４のそれぞれには、ダイオード２５〜２８が並列接続されている。
【００３０】
絶縁型ＤＣ−ＤＣコンバータ１７は、直流電源１に接続され、ＭＯＳトランジスタからなる半導体スイッチング素子６１〜６４の動作により直流電源１の直流を交流に変換し、その変換出力を変圧器７０で変圧したのちに直流電源１の電圧と異なる直流に変換して出力する。
このため、絶縁型ＤＣ−ＤＣコンバータ１７は、半導体スイッチング素子６１〜６４からなるブリッジ回路６０と、変圧器７０と、ダイオード８１〜８４からなる整流回路８０と、平滑回路５０とを備えている。
【００３１】
ここで、絶縁型ＤＣ−ＤＣコンバータ１７は、図示しない筐体内に収容されるので、その回路内のＣ、Ｄの各点と筐体のフレーム１４との間に、対地寄生キャパシタンス１０３、１０４と同様の対地寄生キャパシタンス１０５、１０６がそれぞれ存在する。
ブリッジ回路６０の入力側は直流電源１に接続され、ブリッジ回路６０の出力側は変圧器７０の１次巻線の両端に接続されている。トランス７０の２次巻線は、整流回路８０の入力側に接続されている。整流回路８０の出力側は、平滑回路５０の入力側に接続されている。半導体スイッチング素子６１〜６４のそれぞれには、ダイオード６５〜６８が並列接続されている。
【００３２】
また、この実施形態では、図１に示すように、タイミング誤差検出回路１８と、制御回路１９とを備えている。
タイミング誤差検出回路１８は、絶縁型ＤＣ−ＤＣコンバータ１６の電力変換過程で生成される電圧と絶縁型ＤＣ−ＤＣコンバータ１７の電力変換過程で生成される電圧とに基づき、半導体スイッチング素子２１〜２４のオンオフ動作と、これに対応する半導体スイッチング素子６１〜６４のオンオフ動作とのタイミングの誤差を検出する。
【００３３】
このため、タイミング誤差検出回路１８は、変圧器３０の鉄心に設けた補助巻線３３と変圧器７０の鉄心に設けた補助巻線７３とを備え、補助巻線３３と補助巻線７３とを直列に接続し、この直列に接続した２つの補助巻線３３、７３の両端に生じる電圧Ｖｄを動作タイミングの誤差に係る検出電圧として制御回路１９に出力する。
制御回路１９は、指令信号に基づいて、半導体スイッチング素子２１〜２４をそれぞれオンオフ動作するオンオフ信号Ｓ１〜Ｓ４、および半導体スイッチング素子６１〜６４をそれぞれオンオフ動作するオンオフ信号Ｓ５〜Ｓ８を生成して出力する。
【００３４】
また、制御回路１９は、電力変換の動作時に、タイミング誤差検出回路１８の検出誤差である検出電圧Ｖｄに応じて、半導体スイッチング素子２１〜２４をオンオフ動作するタイミングと、これに対応する半導体スイッチング素子６１〜６４をオンオフ動作するタイミングとの誤差を、後述のように補正する。
【００３５】
（実施形態の動作）
次に、このような構成からなる実施形態の動作例について説明する。
この実施形態では、制御回路１９が、動作指令信号に基づき、絶縁型ＤＣ−ＤＣコンバータ１６の半導体スイッチング素子２１〜２４のオンオフ動作を制御するとともに、絶縁型ＤＣ−ＤＣコンバータ１７の半導体スイッチング素子６１〜６４のオンオフ動作を制御する。
すなわち、制御回路１９は、半導体スイッチング素子２１、２４を同時にオンするときには、半導体スイッチング素子６２、６３を同時にオンする。このときには、半導体スイッチング素子２２、２３、６１、６４は、いずれもオフとする。
【００３６】
一方、半導体スイッチング素子２２、２３を同時にオンするときには、半導体スイッチング素子６１、６４を同時にオンする。このときには、半導体スイッチング素子２１、２４、６２、６３は、いずれもオフとする。
いま、半導体スイッチング素子２１、２４が同時にオンし、半導体スイッチング素子６２、６３が同時にオンしたとする。
この場合には、絶縁型ＤＣ−ＤＣコンバータ１６側では、直流電源１から変圧器３０の１次巻線に電流が流れ、その１次巻線に１次電圧が発生する。この１次電圧が変圧器３０で変圧されて２次電圧となり、この２次電圧は整流回路４０で整流されたのち平滑回路５０で平滑されて出力電圧Ｅｏとなる。
【００３７】
絶縁型ＤＣ−ＤＣコンバータ１７側では、直流電源１から変圧器７０の１次巻線に電流が流れ、その１次巻線に１次電圧が発生する。この１次電圧が変圧器７０で変圧されて２次電圧となり、この２次電圧は整流回路８０で整流されたのち平滑回路５０で平滑されて出力電圧Ｅｏとなる。
このような動作に伴い、Ａ点の電位がＮ点の電位からＰ点の電位となり、対地寄生キャパシタンス１０３からフレーム１４に漏洩電流が流れる。このときには、Ｃ点の電位がＰ点の電位からＮ点の電位となり、フレーム１４から対地寄生キャパシタンス１０５に同じ大きさの漏洩電流が流れる。したがって、漏洩電流は、回路内においてＡ点、対地寄生キャパシタンス１０３、Ｇ点（フレーム１４）、対地寄生キャパシタンス１０５、およびＣ点の経路で循環し、外部に流出しない。
【００３８】
次に、半導体スイッチング素子２２、２３が同時にオンし、半導体スイッチング素子６１、６４が同時にオンしたとする。
この場合には、絶縁型ＤＣ−ＤＣコンバータ１６、１７では、上記と同様な処理がなされ、出力電圧Ｅｏが得られる。
また、この場合には、Ｂ点の電位がＮ点の電位からＰ点の電位となり、対地寄生キャパシタンス１０４からフレーム１４に漏洩電流が流れる。このときには、Ｄ点の電位がＰ点の電位からＮ点の電位となり、フレーム１４から対地寄生キャパシタンス１０６に同じ大きさの漏洩電流が流れる。したがって、漏洩電流は、回路内においてＢ点、対地寄生キャパシタンス１０４、Ｇ点、対地寄生キャパシタンス１０６、およびＤ点の経路で循環し、外部に流出しない。
【００３９】
また、このように動作する場合には、絶縁型ＤＣ−ＤＣコンバータ１６から見たＧ点の電位は、常にＰ点とＮ点との間（Ｐ−Ｎ間）を均等分圧した点となるので、直流電源１の中間点であるＭ点の電位と等しくなる。すなわち、Ｇ点から見たＭ点の電位変動も抑制される。
ところで、制御回路１９は、半導体スイッチング素子２１〜２４および半導体スイッチング素子６１〜６４に対して上記のようにオンオフ動作の制御を行う。このときに、例えば、半導体スイッチング素子２１、６２に同時にオン指令を与えたとしても、信号伝達回路の遅延時間の差や、半導体スイッチング素子２１、６２自身の動作遅延時間の差などにより実際の動作に時間差が生じ得る。これにより、上述の効果が減殺されるため、必要に応じてそのオンオフ動作のタイミング補正を行う必要がある。
【００４０】
そこで、この実施形態では、上記のようにタイミング誤差検出回路１８を設け、制御回路１９の制御動作中に、タイミング誤差検出回路１８の検出電圧Ｖｄに基づいて、以下のようなタイミング補正を行うようにした。
すなわち、半導体スイッチング素子２１、２４をオンするときには変圧器３０の１次巻線には正の電圧が印加され、このとき半導体スイッチング素子６２、６３がオンするので変圧器７０の１次巻線には負の電圧が印加される。このため、変圧器３０の補助巻線３３に発生する電圧と、変圧器７０の補助巻線７３に発生する電圧とは打ち打ち消し合い、タイミング誤差検出回路１８の検出電圧Ｖｄは０Ｖになる。
【００４１】
この状態から半導体スイッチング素子２１、２４をオフにし、変圧器３０の１次巻線の電圧を０Ｖにする場合には、同時に６２、６３がオフして変圧器７０の１次巻線の電圧を０Ｖにする。このため、変圧器３０の補助巻線３３に発生する電圧と変圧器７０の補助巻線７３に発生する電圧とは共に０Ｖとなり、その加算値である検出電圧Ｖｄは０Ｖになる。一方、半導体スイッチング素子２１、２４のオフに対して半導体スイッチング素子６２、６３のオフが遅れた場合には、半導体スイッチング素子２１、２４がオフしてから半導体スイッチング素子６２、６３がオフするまでの期間は検出電圧Ｖｄが負の電圧となり、幅の狭い電圧パルスが発生する。この場合には、制御回路１９は、半導体スイッチング素子２１、２４に与えるオフ指令（オフ信号を与えるタイミング）を、その検出電圧Ｖｄである電圧パルスが発生しなくなるまで除々に遅らせてその時間差をなくす。これにより、上記の遅れを解消できる。
【００４２】
同様に、半導体スイッチング素子２２と半導体スイッチング素子６１との間にオンオフ動作の遅れがあり、半導体スイッチング素子２３と半導体スイッチング素子６４との間にオンオフ動作の遅れがある場合には、上述と同様の補正によりその遅れを解消することができる。
以上のように、この実施形態では、２つの絶縁型ＤＣ−ＤＣコンバータ１６、１７から構成し、両ＤＣ−ＤＣコンバータ１６、１７のそれぞれでは同一部品を使用し、等しい電流を流している。このため、両ＤＣ−ＤＣコンバータ１６、１７のそれぞれの電位変動波形は寄生振動のレベルまで極めて近いものとなり、これらが上記のように漏洩電流をキャンセルし合うので、漏洩電流に対する大きな抑制効果が得られる。
【００４３】
また、この実施形態では、絶縁型のＤＣ−ＤＣコンバータ１６、１７にそれぞれ存在する対地寄生キャパシタンス１０３、１０５の各値は等しく、同様にそれらに存在するそれぞれの対地寄生キャパシタンス１０４、１０６の各値は等しいことが望ましい。同様に、上述した漏洩電流が循環するそれぞれの循環経路は、放射ノイズ発生防止の観点から循環経路の長さができるだけ短いことが望ましい。
このため、ブリッジ回路２０および変圧器３０と、ブリッジ回路６０および変圧器７０とは、できるだけ近接して配置するとともに対称構造とし、対地寄生キャパシタンスの値を揃えるとともに漏洩電流の循環経路を最短化するものとする。
【００４４】
また、結果として対地寄生キャパシタンスの値に差異ができた場合、その値が小さいほうの絶縁型ＤＣ−ＤＣコンバータにその差分に相当する接地コンデンサを設けるようにする。例えば、対地寄生キャパシタンス１０３の値に比べて対地寄生キャパシタンス１０５の値が小さい場合には、対地寄生キャパシタンス１０５に並列になるように接地コンデンサを設け、両者のバランスを取るようにする。
この場合の接地コンデンサは、図３の接地コンデンサ１００に比べ極めて小さい容量値（たとえば千分の1 ）であるので、上述の問題は生じない。
【００４５】
（実施形態の変形例）
（１）第１の変形例
上記の実施形態では、同じ回路からなる２つの絶縁型ＤＣ−ＤＣコンバータ１６、１７で構成するようにしたが、本発明はこれに限るものではなく、以下の第１の変形例のように構成しても良い。
第１の変形例は、図１に示す回路と同じ回路からなる絶縁型ＤＣ−ＤＣコンバータを、４、６、８・・・というように偶数個で構成するようにした。例えば、４つの絶縁型ＤＣ−ＤＣコンバータで構成する場合には、２つの絶縁型ＤＣ−ＤＣコンバータの動作に対し、残りの２つの絶縁型ＤＣ−ＤＣコンバータは逆の動作をさせる。
【００４６】
（２）第２の変形例
第２の変形例は、同じ回路からなる絶縁型ＤＣ−ＤＣコンバータを、奇数個で構成するようにした。この場合には、対地寄生キャパシタンスのバランスが取れればよい。たとえば、３つの絶縁型ＤＣ−ＤＣコンバータで構成する場合には、第１の絶縁型ＤＣ−ＤＣコンバータの動作に対し、第２および第３の絶縁型ＤＣ−ＤＣコンバータが逆極性の動作を行うようにする。そして、第１の絶縁型ＤＣ−ＤＣコンバータの対地寄生キャパシタンスが、第２および第３の絶縁型ＤＣ−ＤＣコンバータのそれぞれの対地寄生キャパシタンスの２倍となるよう調整すれば、両者のバランスを取ることができる。
【００４７】
（３）第３の変形例
上記の実施形態では、整流回路４０と整流回路８０を別個に設け、その２つの整流回路４０、８０の出力を並列接続し、平滑回路５０を共用するようにしたが、これに代えて、インダクタ５１を２つに分割し、コンデンサ５２の部分で並列接続しても良い。あるいは、整流回路４０、８０同士を直列接続してもかまわない。
【００４８】
（４）第４の変形例
上記の実施形態では、絶縁型ＤＣ−ＤＣコンバータ１６、１７を並列接続し、この並列接続部の両端を、直流電源１を両端に接続させるようにした。
しかし、たとえば、図１において、Ｐ点とＭ点との間に絶縁型ＤＣ−ＤＣコンバータ１６を接続し、Ｍ点とＮ点との間に絶縁型ＤＣ−ＤＣコンバータ１７を接続するというように、絶縁型ＤＣ−ＤＣコンバータ１６、１７に直列接続するようにして良く、この場合にも上記の実施形態と同様の漏洩電流のキャンセル効果が得られる。
これは、漏洩電流がキャパシタンスを介して流れる純粋な交流であり、電位変動量には依存するが直流的な電位には影響されず、したがって、絶縁型ＤＣ−ＤＣコンバータ１６と絶縁型ＤＣ−ＤＣコンバータ１７との間に直流電位差があったとしても、漏洩電流のキャンセル効果には無関係なためである。
【符号の説明】
【００４９】
１…直流電源、１３…負荷、１４…フレーム、１６、１７…絶縁型ＤＣ−ＤＣコンバータ１６、１８…タイミング誤差検出回路１８、１９…制御回路、２０、６０…ブリッジ回路、２１〜２４、６１〜６４…半導体スイッチング素子、３０、７０…変圧器、３３、７３…補助巻線、４０、８０…整流回路、４１〜４４、８１〜８４…ダイオード、５０…平滑回路、５１…インダクタ、５２…コンデンサ、１０３〜１０６…対地寄生キャパシタンス
【図１】
0005899658.tif 000002
【図２】
0005899658.tif 000003
【図３】
0005899658.tif 000004
【図４】
0005899658.tif 000005