(57)【特許請求の範囲】
【請求項１】
Ｍ行（Ｍは２以上の自然数）Ｎ列（Ｎは自然数）に配列された複数の表示回路と、
ライトユニットと、を有し、
前記ライトユニットは、赤色を呈する発光ダイオード、緑色を呈する発光ダイオード、及び青色を呈する発光ダイオードを含む複数のＸ行（Ｘは２以上の自然数）の発光ダイオード群と、導光板と、拡散シートと、を有し、
前記複数のダイオード群は、千鳥格子状に配列され、
前記導光板は、Ｘ行の導光部材からなり、
前記導光部材は、断面が長方形の直方体であり、
前記導光部材の一行は、発光ダイオード群の一行に対応して重畳し、
前記表示回路は、酸化物半導体を用いたトランジスタを有し、
前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１０ｚＡ以下であることを特徴とする表示装置。
【請求項２】
Ｍ行（Ｍは２以上の自然数）Ｎ列（Ｎは自然数）に配列された複数の表示回路と、
ライトユニットと、を有し、
前記ライトユニットは、赤色を呈する発光ダイオード、緑色を呈する発光ダイオード、及び青色を呈する発光ダイオードを含む複数のＸ行（Ｘは２以上の自然数）の発光ダイオード群と、導光板と、拡散シートと、を有し、
前記複数のダイオード群は、千鳥格子状に配列され、
前記導光板は、Ｘ行の導光部材からなり、
前記導光部材は、断面が平行四辺形の平行六面体であり、
前記導光部材の一行は、発光ダイオード群の一行に対応して重畳し、
前記表示回路は、酸化物半導体を用いたトランジスタを有し、
前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１０ｚＡ以下であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、表示装置に関する。
【背景技術】
【０００２】
近年、単位期間毎に画素回路（表示回路ともいう）に照射するライトユニット（バックラ
イトを含む）の光の色を異なる色に切り替えることにより、カラーの画像を表示すること
ができる方式（フィールドシーケンシャル方式ともいう）の表示装置の開発が進められて
いる。フィールドシーケンシャル方式を用いることにより、例えば液晶表示装置の場合に
は、カラーフィルタを設ける必要がないため、光の透過率を高くすることができる。
【０００３】
フィールドシーケンシャル方式の表示装置としては、例えば複数の発光ダイオードを備え
るライトユニットを具備し、各行の画素回路毎に順に表示データを書き込み、表示データ
を書き込んだ複数行の画素回路に重畳する発光ダイオードを発光状態にすることにより、
全ての画素回路を表示データに基づく表示状態にして画像を表示する液晶表示装置が挙げ
られる（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３１６０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示す液晶表示装置では、各行の画素回路毎に順に表示データを書き込み、そ
の後表示データを書き込んだ複数行の画素回路に重畳する発光ダイオードを発光させ、該
画素回路に発光ダイオードから光を照射することにより画像を表示する。このため、複数
行の画素回路からなる特定のグループの画素回路において特定の色に対応する表示データ
を書き込んでいる間に、該特定の色とは異なる色を呈する発光ダイオードの光が該特定の
グループの画素回路に照射される場合がある。この場合、表示画像の画質が低下してしま
う。
【０００６】
上記問題を解決するために、例えば黒の画像を表示する期間を設ける方法がある。しかし
ながら、黒の画像を表示する期間では、光の透過率が低くなり、表示画像の輝度が低くな
ってしまう。また、上記画質の低下の問題を解決するために、発光ダイオード及び画素回
路の間隔を調整する方法もある。しかしながら、例えば同じ色を呈する複数の発光ダイオ
ードの輝度にばらつきがあると、発光ダイオード及び画素回路の間隔を調整して上記問題
を解決することは困難である。
【０００７】
本発明の一態様では、表示画像の画質の低下を抑制することを課題の一つとする。また、
表示画像の輝度の低下を抑制することを課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様では、複数行の表示回路毎に分けられた複数の表示領域のそれぞれにおい
て、各行の表示回路に表示選択信号のパルスを入力し、１行以上の表示回路に表示選択信
号のパルスが入力される毎に、発光ダイオード群において発光ダイオードを順次発光させ
、表示選択信号のパルスを入力した各行の表示回路に光を順次照射して画像を表示する。
【０００９】
さらに、本発明の一態様では、複数行に配列された発光ダイオード群及び導光板を有する
ライトユニットを備え、該導光板を複数の導光部材を用いて構成し、各行の発光ダイオー
ドからの光を、それぞれ異なる導光部材を介して表示回路に照射することにより、発光ダ
イオードからの光の拡散方向の制御を図る。
【発明の効果】
【００１０】
本発明の一態様により、発光ダイオードからの光の拡散方向を制御することができるため
、表示画像の画質の低下を抑制することができる。また、表示画像の輝度の低下を抑制す
ることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１における表示装置の例を説明するための図。
【図２】実施の形態１における表示装置の構成例を示す図。
【図３】図１に示す表示装置の駆動方法例を説明するためのタイミングチャート。
【図４】図１に示す表示装置の駆動方法例を説明するためのタイミングチャート。
【図５】実施の形態２のシフトレジスタにおける順序回路の例を説明するための図。
【図６】実施の形態２におけるシフトレジスタの例を説明するための図。
【図７】実施の形態３における表示回路の例を説明するための図。
【図８】実施の形態４におけるトランジスタの構造例を示す断面模式図。
【図９】実施の形態４におけるトランジスタの作製方法例を説明するための断面模式図。
【図１０】実施の形態５における表示装置の構造例を示す図。
【図１１】実施の形態５における表示装置の構造例を示す図。
【図１２】実施の形態６における電子機器の例を示す模式図。
【発明を実施するための形態】
【００１２】
本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。なお
、本発明の趣旨及びその範囲から逸脱することなく実施の形態の内容を変更することは、
当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定
されない。
【００１３】
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互いに置き換えることができる。
【００１４】
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素
の数は、序数の数に限定されない。
【００１５】
（実施の形態１）
本実施の形態では、フィールドシーケンシャル方式の表示装置の例について説明する。
【００１６】
本実施の形態における表示装置の例について、図１を用いて説明する。
【００１７】
まず、本実施の形態における表示装置の構成例について、図１（Ａ）を用いて説明する。
【００１８】
図１（Ａ）に示す表示装置は、表示駆動回路（ＤＩＳＰＤＲＶともいう）１１１と、表示
データ信号出力回路（ＤＤＯＵＴともいう）１１２と、ライトユニット（ＬＩＧＨＴとも
いう）１１４と、複数の表示回路（ＤＩＳＰともいう）１１５と、を具備する。
【００１９】
表示駆動回路１１１は、表示回路１１５を駆動するための回路であり、パルス信号である
複数の表示選択信号（信号ＤＳＥＬともいう）を出力する機能を有する。
【００２０】
表示駆動回路１１１は、例えばシフトレジスタを備える。表示駆動回路１１１は、シフト
レジスタからパルス信号を出力させることにより、表示選択信号を出力することができる
。
【００２１】
表示データ信号出力回路１１２には、画像信号が入力される。表示データ信号出力回路１
１２は、入力された画像信号を元に表示データ信号（信号ＤＤともいう）を生成し、生成
した表示データ信号を出力する機能を有する。
【００２２】
表示データ信号出力回路１１２は、例えばスイッチングトランジスタを備える。
【００２３】
なお、表示装置において、トランジスタは、２つの端子と、印加される電圧により該２つ
の端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限
らず、素子において、互いの間に流れる電流が制御される端子を電流端子ともいい、２つ
の電流端子のそれぞれを第１の電流端子及び第２の電流端子ともいう。
【００２４】
また、表示装置において、トランジスタとしては、例えば電界効果トランジスタを用いる
ことができる。電界効果トランジスタの場合、第１の電流端子は、ソース及びドレインの
一方であり、第２の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲ
ートである。
【００２５】
また、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう
。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されるこ
とがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、あ
る一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として
用いる場合がある。
【００２６】
表示データ信号出力回路１１２は、スイッチングトランジスタがオン状態のときに画像信
号のデータを表示データ信号として出力することができる。スイッチングトランジスタは
、電流制御端子にパルス信号である制御信号を入力することにより制御することができる
。なお、表示回路１１５の数が複数である場合には、複数のスイッチングトランジスタを
選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ
信号として出力してもよい。
【００２７】
ライトユニット１１４は、発光ユニットであり、Ｘ行に配列された複数の発光ダイオード
群と、導光板と、を有する。発光ダイオードは、可視光領域（例えば光の波長が３６０ｎ
ｍ乃至８３０ｎｍである領域）の波長を有する光を発するダイオードである。
【００２８】
発光ダイオード群は、赤色を呈する発光ダイオード（赤色発光ダイオードともいう）、緑
色を呈する発光ダイオード（緑色発光ダイオードともいう）、及び青色を呈する発光ダイ
オード（青色発光ダイオードともいう）を含む。
【００２９】
導光板は、Ｘ個の導光部材を含む。Ｘ個の導光部材のそれぞれは、複数の発光ダイオード
群のうち、互いに異なる行における発光ダイオード群の光を透過する。
【００３０】
なお、例えば発光ダイオードの点灯を制御する制御回路を設け、パルス信号であり、該制
御回路に入力される制御信号に従って、発光ダイオードの点灯を制御することもできる。
【００３１】
さらに、ライトユニット１１４の構成例について、図１（Ｂ−１）及び図１（Ｂ−２）を
用いて説明する。図１（Ｂ−１）及び図１（Ｂ−２）は、図１（Ａ）に示す表示装置にお
けるライトユニットの構成例を説明するための模式図であり、図１（Ｂ−１）は、外観模
式図であり、図１（Ｂ−２）は、上面模式図である。
【００３２】
図１（Ｂ−１）及び図１（Ｂ−２）に示すように、ライトユニットは、複数のＬＥＤチッ
プ１２１と、導光板１２２と、拡散シート１２３と、を備える。なお、本実施の形態にお
ける表示装置のライトユニットにおいて、ＬＥＤチップ１２１、導光板１２２、及び拡散
シート１２３のそれぞれの間隔は、図１（Ｂ−１）に示す間隔に限定されない。
【００３３】
ＬＥＤチップ１２１は、上記発光ダイオード群を含む。また、複数のＬＥＤチップ１２１
は、図１（Ｂ−２）に示すように、格子状に１５行配列されている。つまり、複数の発光
ダイオード群が格子状に配置されている。複数のＬＥＤチップ１２１のそれぞれは、基板
１３１の一平面に設けられる。
【００３４】
導光板１２２は、Ｘ個の導光部材１３２を含む。Ｘ個の導光部材１３２のそれぞれは、Ｌ
ＥＤチップ１２１の列方向に配列され、互いに異なる行の発光ダイオード群の光を透過す
る。言い換えると、Ｘ個の導光部材１３２のそれぞれは、互いに異なる行のＬＥＤチップ
１２１における発光ダイオード群の光を透過する。なお、ＬＥＤチップ１２１における発
光ダイオード群及び導光板１２２の間隔は、適宜設定され、例えばＬＥＤチップ１２１及
び導光板１２２が接していてもよい。
【００３５】
導光部材１３２としては、透光性を有する材料を用いることができ、例えばアクリル樹脂
などを用いることができる。
【００３６】
導光部材１３２としては、例えば断面が長方形である直方体を用いることができる。この
とき、図１（Ｂ−２）に示すように、複数の導光部材１３２のそれぞれ（点線部）は、少
なくとも互いに異なる行の発光ダイオード群に重畳する。言い換えると、複数の導光部材
１３２のそれぞれにおける上面及び下面は、互いに異なる行のＬＥＤチップ１２１におけ
る発光ダイオード群に重畳する。さらに、導光部材１３２の上面及び下面は、透光性を有
し、導光部材１３２の側面は、光反射性を有する。導光部材１３２として、断面が長方形
である直方体を用いることにより、発光ダイオードから入射する光の減衰を抑制すること
ができる。例えば、導光板１２２における導光部材１３２の側面に光反射膜を形成する。
なお、導光部材１３２の上面及び下面に研磨処理を行うことにより、導光部材１３２の上
面及び下面の透光性を高めてもよい。
【００３７】
また、導光部材１３２として、断面が平行四辺形である直方体を用いることもできる。こ
のとき、複数の導光部材１３２のそれぞれにおける少なくとも下面は、互いに異なる行の
ＬＥＤチップ１２１における発光ダイオード群に重畳する。導光部材１３２として、断面
が平行四辺形である直方体を用いることにより、導光部材１３２により光を行方向に拡散
させやすくすることができる。
【００３８】
光反射膜としては、例えばアルミニウムなどの金属膜を用いることができる。例えば、蒸
着法又はメッキ処理（例えば無電解メッキ又はメッキ塗装など）などにより金属膜を形成
することができる。なお、光反射膜の膜厚は、０．２μｍ以上であることが好ましい。光
反射膜の膜厚を０．２μｍ以上にすることにより、光反射膜を介した光漏れを抑制するこ
とができる。
【００３９】
また、例えば接着剤を用いて複数の導光部材１３２を貼り合わせることができる。接着剤
としては、例えばエポキシ樹脂を含む接着剤又はウレタン樹脂を含む接着剤を用いること
ができる。エポキシ樹脂を含む接着剤又はウレタン樹脂を含む接着剤を用いることにより
、導光部材１３２の浸食を抑制することができる。また、接着剤として光反射性を有する
材料を用いてもよい。接着剤として光反射性を有する材料を用いることにより、別途光反
射膜を設けずに導光部材１３２の側面に光反射性の機能を与えることができる。
【００４０】
また、例えば図２（Ａ−１）及び図２（Ａ−２）に示すように、複数のＬＥＤチップ１２
１の配列形状を、複数行のＬＥＤチップ１２１が平面視において重畳する千鳥配列状とし
てもよい。つまり、複数の発光ダイオード群を千鳥配列状に配置してもよい。千鳥配列状
にすることにより、図１（Ｂ−２）に示すライトユニットより複数の導光部材１３２の列
方向の幅Ｐを狭くすることができ、１つの導光部材１３２に重畳する表示回路の行数を少
なくすることができるため、より少ない行数の表示回路１１５毎に照射する光を制御する
ことができる。
【００４１】
拡散シート１２３は、ＬＥＤチップ１２１における発光ダイオード群からの光を拡散する
機能を有する。拡散シート１２３を必ずしも設けなくてもよいが、拡散シート１２３を設
けることにより、表示画像における不要な暗線の発生を抑制することができる。
【００４２】
拡散シート１２３としては、光が円拡散又は楕円拡散するシートを用いることができる。
例えば、光が楕円拡散するシートを用いることにより、ＬＥＤチップ１２１、即ち発光ダ
イオード群の数を少なくすることができる。
【００４３】
拡散シート１２３の拡散係数に応じて、導光板１２２及び拡散シート１２３の間隔を設定
（例えば５ｍｍ以下の範囲で設定）することが好ましい。以上が図１（Ａ）の表示装置に
おけるライトユニット１１４の構成例である。
【００４４】
さらに、図１（Ａ）に示す複数の表示回路１１５は、Ｍ行（Ｍは２以上の自然数）Ｎ列（
Ｎは自然数）に配置され、ライトユニット１１４に重畳する。例えば、各行の表示回路１
１５は、ライトユニット１１４におけるいずれか一つの行の発光ダイオード群に重畳する
。また、表示回路１１５には、パルス信号である表示選択信号が入力され、且つ入力され
た表示選択信号に従って表示データ信号が入力される。表示回路１１５は、入力された表
示データ信号のデータに応じた表示状態になる機能を有する。
【００４５】
なお、１個以上の表示回路１１５により１つの画素が構成される。よって、表示回路１１
５が設けられる領域を画素部（ＰＩＸＡともいう）ともいう。
【００４６】
表示回路１１５は、例えば表示選択トランジスタ及び表示素子を備える。
【００４７】
表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択
する機能を有する。
【００４８】
表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることに
より、表示データ信号のデータに応じた表示状態になる機能を有する。
【００４９】
表示素子としては、例えば液晶素子などを用いることができる。なお、液晶素子に限定さ
れず、表示素子として、例えばエレクトロルミネセンス素子などの他の表示素子を用いる
こともできる。
【００５０】
また、液晶素子を備える表示装置の表示方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａ
ｔｉｃ）モード、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＳＴＮ（Ｓ
ｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉ
ｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅ
ｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉ
ｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  
Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔ
ｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａ
ｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）
モード、又はＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどを用
いてもよい。
【００５１】
次に、本実施の形態における表示装置の駆動方法例として、図１に示す表示装置の駆動方
法例について説明する。
【００５２】
図１に示す表示装置では、入力動作と、発光動作と、をＺ回（Ｚは３以上の自然数）繰り
返し行う。
【００５３】
入力動作では、各行の表示回路１１５に異なる表示選択信号のパルスを順次入力する。例
えば、図１に示す表示装置では、１行以上の表示回路及び１行以上の発光ダイオード群毎
に複数の表示領域に分け、複数の表示領域のそれぞれにおいて、各行の表示回路１１５に
異なる表示選択信号のパルスを順次入力する。
【００５４】
例えば、表示駆動回路１１１がシフトレジスタを備える場合、該シフトレジスタにスター
トパルス信号のパルスを入力し、該シフトレジスタの複数のパルス信号において順次パル
スを出力させる。さらに、上記シフトレジスタの複数のパルス信号において順次パルスが
出力されている間に、再度スタートパルス信号のパルスを入力する。これにより、複数の
表示領域において、各行の表示回路１１５に異なる表示選択信号のパルスを順次入力する
動作を繰り返し行うことができる。
【００５５】
表示選択信号のパルスが表示回路１１５に入力されている間、表示回路１１５に表示デー
タ信号が入力され、表示回路１１５は、書き込み状態（状態ｗｔともいう）になる。さら
に、表示選択信号のパルスが入力された後、表示回路１１５は、入力された表示データに
応じた表示状態（状態ｈｌｄともいう）になる。
【００５６】
発光動作では、１行以上の表示回路１１５に表示選択信号のパルスが入力される毎に、赤
色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数を発光
させる。例えば、１行以上の表示回路１１５に表示選択信号のパルスが入力される毎に、
上記複数の表示領域のそれぞれにおいて、異なる行の発光ダイオード群の赤色発光ダイオ
ード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数のうち、複数の表示
領域で異なる色を呈する発光ダイオードを発光させる。これにより、表示選択信号のパル
スが入力された表示回路に、発光ダイオード群から光が順次照射される。
【００５７】
また、入力動作及び発光動作を複数回繰り返し行う際に、Ｋ回目（Ｋは２以上Ｚ以下の自
然数）の発光動作では、Ｋ−１回目の発光動作のときと異なる色を呈する発光ダイオード
を発光させる。例えば、Ｋ回目の発光動作では、複数の表示領域のそれぞれにおいてＫ−
１回目の発光動作のときと異なる色を呈する発光ダイオードを発光させる。
【００５８】
さらに、図１に示す表示装置の駆動方法例について、図３及び図４を用いて説明する。図
３及び図４は、図１に示す表示装置の駆動方法例を説明するためのタイミングチャートで
ある。
【００５９】
例えば、複数の表示回路１１５により構成される領域を３つの表示領域に分ける。さらに
、図３及び図４に示すように、第１の表示領域における複数の表示回路１１５を、複数の
行の表示回路１１５毎に、第１のグループの表示回路１１５（表示回路ＰＩＸ＿Ｇ（１）
ともいう）乃至第５のグループの表示回路１１５（表示回路ＰＩＸ＿Ｇ（５）ともいう）
に分け、第２の表示領域における複数の表示回路１１５を、複数の行の表示回路１１５毎
に、第６のグループの表示回路１１５（表示回路ＰＩＸ＿Ｇ（６）ともいう）乃至第１０
のグループの表示回路１１５（表示回路ＰＩＸ＿Ｇ（１０）ともいう）に分け、第３の表
示領域における複数の表示回路１１５を、複数の行の表示回路１１５毎に、第１１のグル
ープの表示回路１１５（表示回路ＰＩＸ＿Ｇ（１１）ともいう）乃至第１５のグループの
表示回路１１５（表示回路ＰＩＸ＿Ｇ（１５）ともいう）に分ける。なお、各グループに
おける表示回路１１５の行数は、５行ずつに限定されない。
【００６０】
さらに、入力動作及び発光動作をＺ回繰り返し行う。
【００６１】
入力動作では、各表示領域において、最初のグループの表示回路１１５から順に各グルー
プにおける表示回路１１５を書き込み状態（状態ｗｔ）にしていく。このとき、各グルー
プにおいて、最初の行の表示回路１１５から行毎に順次書き込み状態にし、表示回路１１
５を入力された表示データに応じた表示状態（状態ｈｌｄ）にする。また、発光ダイオー
ド群を適宜消灯状態（状態ｏｆｆともいう）にして書き込み動作を行っている表示回路に
ＬＥＤチップ１２１から光を照射しない。
【００６２】
さらに、発光動作では、第１の表示領域乃至第３の表示領域のそれぞれにおいて、各グル
ープの表示回路１１５を書き込み状態にしていく毎に、異なる行のＬＥＤチップ１２１に
おける発光ダイオード群の赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイ
オードの一つ又は複数のうち、第１の表示領域乃至第３の表示領域のそれぞれで異なる色
を呈する発光ダイオードを発光させて表示データが入力されたグループの表示回路１１５
毎に、ライトユニット１１４から導光部材１３２を介して光を照射する。
【００６３】
また、Ｋ回目（Ｋは２以上Ｚ以下の自然数）の発光動作では、第１の表示領域乃至第３の
表示領域のそれぞれにおいてＫ−１回目の発光動作のときと異なる色を呈する発光ダイオ
ードを発光させる。
【００６４】
例えば、図３に示すように、入力動作毎に、第１の表示領域では、赤色、緑色、青色の順
に各行の発光ダイオード群における発光ダイオードを発光させ、第２の表示領域では、青
色、赤色、緑色の順に各行の発光ダイオード群における発光ダイオードを発光させ、第３
の表示領域では、緑色、青色、赤色の順に各行の発光ダイオード群における発光ダイオー
ドを発光させることにより、発光動作を行ってもよい。
【００６５】
また、一部を図４に示すように、入力動作毎に、第１の表示領域では、赤色、緑色、青色
、赤色及び緑色、緑色及び青色、青色及び赤色の順に各行の発光ダイオード群における発
光ダイオードを発光させ、第２の表示領域では、青色及び赤色、赤色、緑色、青色、赤色
及び緑色、緑色及び青色の順に各行の発光ダイオード群における発光ダイオードを発光さ
せ、第３の表示領域では、緑色及び青色、青色及び赤色、赤色、緑色、青色、赤色及び緑
色の順に各行の発光ダイオード群における発光ダイオードを発光させることにより、発光
動作を行ってもよい。
【００６６】
図１乃至図４に示すように、本実施の形態における表示装置の一例は、複数の表示回路と
、ライトユニットと、を具備し、ライトユニットが複数行に配列された発光ダイオード群
及び複数の導光部材を用いて構成される導光板を有し、各行の発光ダイオードからの光を
、それぞれ異なる導光部材を介して表示回路に照射する構成である。
【００６７】
上記構成にすることにより、発光ダイオード群からの光の拡散方向を制御することができ
るため、ある行の発光ダイオード群からの光が、それぞれの複数行の表示回路からなる複
数のグループの表示回路に照射されることを抑制することができる。よって、表示画像の
画質の低下を抑制することができる。また、上記構成にすることにより、例えば同じ色で
ある複数の発光ダイオードの輝度にばらつきがある場合であっても、同様に表示画像の画
質の低下を抑制することができる。また、上記構成にすることにより、例えば黒の画像を
挿入する必要がなくなるため、表示画像の輝度を向上させることができる。
【００６８】
さらに、本実施の形態における表示装置の一例は、１行以上の表示回路及び１行以上の発
光ダイオード群毎に分けられた複数の表示領域のそれぞれにおいて、各行の表示回路毎に
表示選択信号のパルスを順次入力する入力動作と、複数の表示領域のそれぞれにおいて、
１行以上の表示回路に表示選択信号のパルスが入力される毎に、複数の表示領域のそれぞ
れにおいて、異なる行の発光ダイオード群の赤色発光ダイオード、緑色発光ダイオード、
及び青色発光ダイオードの一つ又は複数のうち、複数の表示領域のそれぞれで異なる色の
発光ダイオードを発光させる発光動作と、をＺ回繰り返し行い、Ｋ回目の発光動作では、
複数の表示領域のそれぞれにおいてＫ−１回目の発光動作のときと異なる色を呈する発光
ダイオードを発光させる構成である。
【００６９】
上記構成にする場合であっても、発光ダイオード群からの光の拡散方向を制御することが
できるため、表示領域を複数の領域に分割して駆動させる場合であっても、分割縞を抑制
することができる。
【００７０】
また、上記構成にすることにより、複数のグループ毎に、表示回路への表示データ信号の
データの書き込み動作を並列に行うため、全ての表示回路におけるデータ書き込み時間を
短縮することができる。よって、表示データの書き込み回数を多くすることが容易になり
、色割れ現象を低減しやすくなる。
【００７１】
また、上記構成にすることにより、あるグループの表示回路に光を照射している間に他の
グループの表示回路に表示データ信号のデータを書き込むことができるため、最低限必要
な動作時間を短縮することができる。よって、表示データの書き込み回数を多くすること
が容易になり、色割れ現象を低減しやすくなる。
【００７２】
以上により、表示画像の画質を向上させることができる。
【００７３】
（実施の形態２）
本実施の形態では、上記実施の形態の表示装置における表示駆動回路を構成するシフトレ
ジスタの一例について説明する。なお、本実施の形態において説明するシフトレジスタは
、一例であり、これに限定されず、他の構成のシフトレジスタ又はシフトレジスタ以外の
回路（例えばデコーダなど）を上記実施の形態の表示装置における表示駆動回路に適用す
ることもできる。
【００７４】
本実施の形態におけるシフトレジスタの一例は、複数の順序回路（ＦＦともいう）を用い
て構成される複数段の順序回路を備える。
【００７５】
複数の順序回路のそれぞれについて、図５を用いて説明する。図５は、本実施の形態のシ
フトレジスタにおける順序回路の例を説明するための図である。
【００７６】
まず、順序回路の回路構成例について、図５（Ａ）を用いて説明する。図５（Ａ）は、順
序回路の回路構成例を示す回路図である。
【００７７】
図５（Ａ）に示す順序回路には、セット信号ＳＴ（信号ＳＴともいう）、リセット信号Ｒ
Ｅ１（信号ＲＥ１ともいう）、リセット信号ＲＥ２（信号ＲＥ２ともいう）、クロック信
号ＣＫ１（信号ＣＫ１ともいう）、クロック信号ＣＫ２（信号ＣＫ２ともいう）、及びパ
ルス幅制御信号ＰＷＣ（信号ＰＷＣともいう）が入力される。また、順序回路は、信号Ｏ
ＵＴ１及び信号ＯＵＴ２を出力する。
【００７８】
なお、パルス幅制御信号ＰＷＣのパルス幅は、クロック信号ＣＫ１又はクロック信号ＣＫ
２におけるパルス幅より短い。
【００７９】
また、リセット信号ＲＥ２は、例えば各出力信号において単位期間毎にパルス信号を出力
する前に、順序回路をリセット状態にするための信号である。
【００８０】
また、図５（Ａ）に示す順序回路は、トランジスタ３０１ａと、トランジスタ３０１ｂと
、トランジスタ３０１ｃと、トランジスタ３０１ｄと、トランジスタ３０１ｅと、トラン
ジスタ３０１ｆと、トランジスタ３０１ｇと、トランジスタ３０１ｈと、トランジスタ３
０１ｉと、トランジスタ３０１ｊと、トランジスタ３０１ｋと、トランジスタ３０１ｌと
、を備える。
【００８１】
なお、図５（Ａ）に示す順序回路において、トランジスタ３０１ａ乃至トランジスタ３０
１ｌのそれぞれは、電界効果トランジスタである。
【００８２】
トランジスタ３０１ａのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ａのゲートには、信号ＳＴが入力される。
【００８３】
トランジスタ３０１ｂのソース及びドレインの一方は、トランジスタ３０１ａのソース及
びドレインの他方に接続され、トランジスタ３０１ｂのソース及びドレインの他方には、
電圧Ｖｂが入力される。
【００８４】
トランジスタ３０１ｃのソース及びドレインの一方は、トランジスタ３０１ａのソース及
びドレインの他方に接続され、トランジスタ３０１ｃのゲートには、電圧Ｖａが入力され
る。
【００８５】
トランジスタ３０１ｄのソース及びドレインの一方は、トランジスタ３０１ａのソース及
びドレインの他方に接続され、トランジスタ３０１ｄのゲートには、電圧Ｖａが入力され
る。
【００８６】
トランジスタ３０１ｅのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ｅのソース及びドレインの他方は、トランジスタ３０１ｂのゲートに接続され
、トランジスタ３０１ｅのゲートには、信号ＲＥ２が入力される。
【００８７】
トランジスタ３０１ｆのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ｆのソース及びドレインの他方は、トランジスタ３０１ｂのゲートに接続され
、トランジスタ３０１ｆのゲートには、信号ＣＫ２が入力される。
【００８８】
トランジスタ３０１ｇのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ｇのソース及びドレインの他方は、トランジスタ３０１ｂのゲートに接続され
、トランジスタ３０１ｇのゲートには、信号ＲＥ１が入力される。
【００８９】
トランジスタ３０１ｈのソース及びドレインの一方は、トランジスタ３０１ｇのソース及
びドレインの他方に接続され、トランジスタ３０１ｈのソース及びドレインの他方には、
電圧Ｖｂが入力され、トランジスタ３０１ｈのゲートには、信号ＳＴが入力される。
【００９０】
トランジスタ３０１ｉのソース及びドレインの一方には、信号ＰＷＣが入力され、トラン
ジスタ３０１ｉのゲートは、トランジスタ３０１ｃのソース及びドレインの他方に接続さ
れる。
【００９１】
トランジスタ３０１ｊのソース及びドレインの一方は、トランジスタ３０１ｉのソース及
びドレインの他方に接続され、トランジスタ３０１ｊのソース及びドレインの他方には、
電圧Ｖｂが入力され、トランジスタ３０１ｊのゲートは、トランジスタ３０１ｂのゲート
に接続される。
【００９２】
トランジスタ３０１ｋのソース及びドレインの一方には、信号ＣＫ１が入力され、トラン
ジスタ３０１ｋのゲートは、トランジスタ３０１ｄのソース及びドレインの他方に接続さ
れる。
【００９３】
トランジスタ３０１ｌのソース及びドレインの一方は、トランジスタ３０１ｋのソース及
びドレインの他方に接続され、トランジスタ３０１ｌのソース及びドレインの他方には、
電圧Ｖｂが入力され、トランジスタ３０１ｌのゲートは、トランジスタ３０１ｂのゲート
に接続される。
【００９４】
なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄであり、電圧Ｖａ及び電圧Ｖｂ
の他方は、低電源電圧Ｖｓｓである。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓよ
り高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電
圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入
れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの差が電源電圧となる。
【００９５】
また、図５（Ａ）において、トランジスタ３０１ｂのゲートと、トランジスタ３０１ｅの
ソース及びドレインの他方と、トランジスタ３０１ｆのソース及びドレインの他方と、ト
ランジスタ３０１ｈのソース及びドレインの一方と、トランジスタ３０１ｊのゲートと、
トランジスタ３０１ｌのゲートとの接続箇所をノードＮＡともいう。
【００９６】
また、トランジスタ３０１ａのソース及びドレインの他方と、トランジスタ３０１ｂのソ
ース及びドレインの一方と、トランジスタ３０１ｃのソース及びドレインの一方と、トラ
ンジスタ３０１ｄのソース及びドレインの一方との接続箇所をノードＮＢともいう。
【００９７】
また、トランジスタ３０１ｃのソース及びドレインの他方と、トランジスタ３０１ｉのゲ
ートとの接続箇所をノードＮＣともいう。
【００９８】
また、トランジスタ３０１ｄのソース及びドレインの他方と、トランジスタ３０１ｋのゲ
ートとの接続箇所をノードＮＤともいう。
【００９９】
また、トランジスタ３０１ｉのソース及びドレインの他方と、トランジスタ３０１ｊのソ
ース及びドレインの一方との接続箇所をノードＮＥともいう。
【０１００】
また、トランジスタ３０１ｋのソース及びドレインの他方と、トランジスタ３０１ｌのソ
ース及びドレインの一方との接続箇所をノードＮＦともいう。
【０１０１】
なお、本実施の形態のシフトレジスタにおける順序回路では、必ずしもトランジスタ３０
１ｃを設けなくてもよいが、トランジスタ３０１ｃを設けることにより、電圧Ｖａが高電
源電圧Ｖｄｄである場合にノードＮＢの電圧における、高電源電圧Ｖｄｄより高い電圧へ
の上昇を抑制することができる。
【０１０２】
また、本実施の形態のシフトレジスタにおける順序回路では、必ずしもトランジスタ３０
１ｄを設けなくてもよいが、トランジスタ３０１ｄを設けることにより、電圧Ｖａが高電
源電圧Ｖｄｄである場合にノードＮＢの電圧における、高電源電圧Ｖｄｄより高い電圧へ
の上昇を抑制することができる。
【０１０３】
さらに、図５（Ａ）に示す順序回路の動作例について、図５（Ｂ）を用いて説明する。図
５（Ｂ）は、図５（Ａ）に示す順序回路の動作例を説明するためのタイミングチャートで
ある。なお、一例として図５（Ａ）に示す順序回路におけるトランジスタ３０１ａ乃至ト
ランジスタ３０１ｌのそれぞれを全てＮ型の導電型とし、トランジスタ３０１ｉ及びトラ
ンジスタ３０１ｋの閾値電圧を同じ電圧Ｖｔｈとし、電圧Ｖａとして高電源電圧Ｖｄｄが
入力され、電圧Ｖｂとして低電源電圧Ｖｓｓが入力されるとする。また、信号ＣＫ１及び
信号ＣＫ２のデューティ比を２５％とし、信号ＰＷＣのデューティ比を３３％とし、信号
ＣＫ１及び信号ＣＫ２のパルス幅は、信号ＰＷＣの１．５倍とする。
【０１０４】
図５（Ａ）に示す順序回路は、まず期間Ｔ３１乃至期間Ｔ３３の間に信号ＳＴのパルスが
入力されることによりセット状態になる。
【０１０５】
例えば、期間Ｔ３１においてトランジスタ３０１ｈがオン状態になり、ノードＮＡの電圧
が電圧Ｖｂと同等の値になり、トランジスタ３０１ｊ及びトランジスタ３０１ｌがオフ状
態になる。
【０１０６】
また、期間Ｔ３１にトランジスタ３０１ａ、トランジスタ３０１ｃ、及びトランジスタ３
０１ｄがオン状態になり、トランジスタ３０１ｂがオフ状態になり、ノードＮＢの電圧が
電圧Ｖａと同等の値まで上昇し、その後トランジスタ３０１ａがオフ状態になる。
【０１０７】
さらに、期間Ｔ３３及び期間Ｔ３４の間に、信号ＰＷＣのパルスが入力され、期間Ｔ３３
に、トランジスタ３０１ｉのゲートとソース及びドレインの他方との間に生じる寄生容量
による容量結合により、ノードＮＣの電圧が電圧Ｖａと電圧Ｖｔｈの和よりもさらに大き
い値、すなわち、Ｖａ＋Ｖｔｈ＋Ｖｘ（Ｖｘは正の任意の値）まで上昇し、トランジスタ
３０１ｉがオン状態になる。これにより、図５（Ａ）に示す順序回路は、期間Ｔ３３及び
期間Ｔ３４の間、ノードＮＥの電圧に従って信号ＯＵＴ１においてパルスを出力する。
【０１０８】
また、期間Ｔ３４乃至期間Ｔ３６において、信号ＣＫ１がハイレベルになり、期間Ｔ３４
に、トランジスタ３０１ｋのゲートとソース及びドレインの他方との間に生じる寄生容量
による容量結合により、ノードＮＤの電圧が電圧Ｖａと電圧Ｖｔｈの和よりもさらに大き
い値、すなわち、Ｖａ＋Ｖｔｈ＋Ｖｘまで上昇し、トランジスタ３０１ｋがオン状態にな
る。これにより、図５（Ａ）に示す順序回路は、期間Ｔ３４乃至期間Ｔ３６の間、ノード
ＮＦの電圧に従って信号ＯＵＴ２においてパルスを出力する。
【０１０９】
その後、図５（Ａ）に示す順序回路は、期間Ｔ３７乃至期間Ｔ３９の間に、信号ＲＥ１の
パルスが入力されることによりリセット状態になり、期間Ｔ３７に、例えばトランジスタ
３０１ｇがオン状態になることにより、ノードＮＡの電圧が電圧Ｖａと同等の値になり、
トランジスタ３０１ｊ及びトランジスタ３０１ｌがオン状態になる。また、期間Ｔ３７乃
至期間Ｔ３９において、信号ＣＫ２がハイレベルになり、期間Ｔ３７に、トランジスタ３
０１ｆがオン状態になることにより、ノードＮＣ及びノードＮＤの電圧が電圧Ｖｂと同等
の値になり、トランジスタ３０１ｉ及びトランジスタ３０１ｊがオフ状態になる。よって
、期間Ｔ３７乃至期間Ｔ３９の間、信号ＯＵＴ１及び信号ＯＵＴ２がローレベルになる。
以上が図５（Ａ）に示す順序回路の動作例である。
【０１１０】
図５（Ｂ）を用いて説明したように、図５（Ａ）に示す順序回路は、セット信号のパルス
が入力されることにより、セット状態になり、信号ＯＵＴ１及び信号ＯＵＴ２においてパ
ルスを出力し、その後リセット信号のパルスが入力されることにより、リセット状態にな
り、信号ＯＵＴ１及び信号ＯＵＴ２がローレベルになる。
【０１１１】
さらに、図５（Ａ）に示す順序回路を用いて構成されるシフトレジスタの例について、図
６を用いて説明する。図６は、本実施の形態におけるシフトレジスタを説明するための図
である。
【０１１２】
まず、図５（Ａ）に示す順序回路を用いて構成されるシフトレジスタの構成例について、
図６（Ａ）を用いて説明する。図６（Ａ）は、本実施の形態におけるシフトレジスタの構
成例を示すブロック図である。
【０１１３】
図６（Ａ）に示すシフトレジスタは、ｒ個（ｒは９以上の自然数）の図５（Ａ）に示す順
序回路（順序回路３００＿１乃至順序回路３００＿ｒ）を用いて構成されるｒ段の順序回
路を備える。
【０１１４】
また、図６（Ａ）に示すシフトレジスタには、スタートパルス信号ＳＰ（信号ＳＰともい
う）、クロック信号ＣＬＫ１（信号ＣＬＫ１ともいう）乃至クロック信号ＣＬＫ４（信号
ＣＬＫ４ともいう）、パルス幅制御信号ＰＷＣ１（信号ＰＷＣ１ともいう）乃至パルス幅
制御信号ＰＷＣ６（信号ＰＷＣ６ともいう）、及びリセットパルス信号ＲＰ１（信号ＲＰ
１ともいう）が入力される。
【０１１５】
信号ＣＬＫ１乃至信号ＣＬＫ４のそれぞれのデューティ比は、２５％であり、信号ＣＬＫ
１乃至信号ＣＬＫ４は、順に４分の１周期ずつ遅れている。
【０１１６】
なお、各順序回路における信号ＣＫ１及び信号ＣＫ２としては、信号ＣＬＫ１乃至信号Ｃ
ＬＫ４のうち、いずれか２つのクロック信号を用いることができる。なお、互いに隣り合
う段の順序回路に入力されるクロック信号の組み合わせは異なり、入力される２つのクロ
ック信号は、４分の１周期ずつずれている。複数のクロック信号を用いることにより、シ
フトレジスタにおける信号の出力動作の速度を向上させることができる。
【０１１７】
パルス幅制御信号ＰＷＣ１乃至パルス幅制御信号ＰＷＣ６のそれぞれは、パルス信号であ
り、デューティ比が３３％である。また、パルス幅制御信号ＰＷＣ１乃至パルス幅制御信
号ＰＷＣ６は、順次６分の１周期ずつ遅れている。
【０１１８】
なお、各順序回路における信号ＰＷＣとしては、信号ＰＷＣ１乃至信号ＰＷＣ６のうち、
いずれか１つのパルス幅制御信号を用いることができる。なお、互いに隣り合う段の順序
回路に入力されるパルス幅制御信号は異なる。また、ｒ個の順序回路が連続する複数の順
序回路毎に分けられた複数のグループの順序回路毎に入力されるパルス幅制御信号は異な
る。複数のパルス幅制御信号を用いることにより、連続する複数段の順序回路毎に出力信
号のパルスを制御することができる。
【０１１９】
例えば、図６（Ａ）に示すように、１段目の順序回路３００＿１乃至ｐ段目（ｐは３以上
ｒ−６未満の自然数）の順序回路３００＿ｐにおいて、奇数段の順序回路には、信号ＰＷ
Ｃ１が入力され、偶数段の順序回路には、信号ＰＷＣ２が入力される。また、ｐ＋１段目
の順序回路３００＿ｐ＋１乃至ｑ段目（ｑはｐ＋３以上ｒ−３以下の自然数）の順序回路
３００＿ｑにおいて、奇数段の順序回路には、信号ＰＷＣ３が入力され、偶数段の順序回
路には、信号ＰＷＣ４が入力される。また、ｑ＋１段目の順序回路３００＿ｑ＋１乃至ｒ
段目の順序回路３００＿ｒにおいて、奇数段の順序回路には、信号ＰＷＣ５が入力され、
偶数段の順序回路には、信号ＰＷＣ６が入力される。
【０１２０】
また、１段目の順序回路３００＿１におけるトランジスタ３０１ａのゲート及びトランジ
スタ３０１ｈのゲートには、信号ＳＴとして信号ＳＰが入力される。
【０１２１】
また、Ｈ＋１段目（Ｈはｒ−２以下の自然数）の順序回路３００＿Ｈ＋１におけるトラン
ジスタ３０１ａのゲート及びトランジスタ３０１ｈのゲートは、Ｈ段目の順序回路３００
＿Ｈにおけるトランジスタ３０１ｉのソース及びドレインの他方に接続される。このとき
、順序回路３００＿Ｈにおける信号ＯＵＴ２が順序回路３００＿Ｈ＋１における信号ＳＴ
になる。
【０１２２】
また、順序回路３００＿Ｈ＋１におけるトランジスタ３０１ｉのソース及びドレインの他
方は、順序回路３００＿Ｈにおけるトランジスタ３０１ｇのゲートに接続される。このと
き、順序回路３００＿Ｈ＋１における信号ＯＵＴ２が順序回路３００＿Ｈの信号ＲＥ１に
なる。
【０１２３】
また、ｒ段目の順序回路３００＿ｒにおけるトランジスタ３０１ｇのゲートには、信号Ｒ
Ｅ１としてリセットパルス信号ＲＰ２（信号ＲＰ２ともいう）が入力される。例えば図５
（Ａ）に示す構成の順序回路からなるダミーの順序回路を設け、該順序回路の信号ＯＵＴ
２を信号ＲＰ２として用いることができる。
【０１２４】
さらに、図６（Ａ）に示すシフトレジスタの駆動方法例について、図６（Ｂ）を用いて説
明する。図６（Ｂ）は、図６（Ａ）に示すシフトレジスタの駆動方法例を説明するための
タイミングチャートである。なお、ここでは、一例として信号ＣＬＫ１乃至信号ＣＬＫ６
のパルス幅は、信号ＰＷＣ１乃至信号ＰＷＣ６のパルス幅の１．５倍とする。
【０１２５】
図６（Ａ）に示すシフトレジスタの動作は、信号ＣＬＫ１乃至信号ＣＬＫ４、信号ＰＷＣ
１乃至信号ＰＷＣ２、及び信号ＳＰに従って、各順序回路（順序回路３００＿１乃至順序
回路３００＿ｒ）における信号ＯＵＴ１及び信号ＯＵＴ２において、順次パルスを出力す
る。例えば、時刻ｔ４１乃至時刻ｔ４３の期間において信号ＳＰのパルスが順序回路３０
０＿１に入力され、時刻ｔ４２乃至時刻ｔ４４の期間において信号ＰＷＣ１のパルスが発
生し、時刻ｔ４３乃至時刻ｔ４５の期間において、信号ＣＬＫ１のパルスが発生すること
により、時刻ｔ４２乃至時刻ｔ４４の期間に、順序回路３００＿１は、信号ＯＵＴ１にお
いてパルスを出力する。なお、信号ＳＰのパルスが入力される前に、信号ＲＰ１において
パルスを各順序回路に入力することにより、各順序回路をリセット状態にしてもよい。
【０１２６】
図５及び図６を用いて説明したように、本実施の形態のシフトレジスタは、複数段の順序
回路を用いて構成され、複数の順序回路のそれぞれは、第１のトランジスタと、第２のト
ランジスタと、第３のトランジスタと、を有し、第１のトランジスタは、ゲートにセット
信号が入力され、セット信号に従って第２のトランジスタをオン状態にするか否かを制御
する機能を有し、第２のトランジスタは、ソース及びドレインの一方にパルス制御信号が
入力され、順序回路の出力信号の電圧をパルス制御信号の電圧に応じた値にするか否かを
制御する機能を有し、第３のトランジスタは、ゲートにリセット信号が入力され、リセッ
ト信号に従って第２のトランジスタをオフ状態にするか否かを制御する機能を有する構成
である。
【０１２７】
また、本実施の形態のシフトレジスタを用いて、上記実施の形態の表示装置における表示
駆動回路を構成することができる。上記構成にすることにより、例えば単位期間に複数回
信号ＳＰにおいてパルスを発生させることにより、画素部を複数行の表示回路による表示
領域に分け、表示領域毎に順序表示選択信号のパルスを順次出力することができる。これ
により、表示領域毎に順序表示選択信号のパルスを出力する場合であっても表示領域の境
界における分割縞の発生を抑制することができるため、表示画像の画質をさらに向上させ
ることができる。
【０１２８】
また、単位期間に複数回信号ＳＰにおいてパルスを発生させることに限定されず、例えば
上記構成のシフトレジスタを表示駆動回路に複数設け、複数行の表示回路による複数の表
示領域毎に異なるシフトレジスタによりパルスを発生させることにより、複数行の表示回
路による複数の表示領域毎に順序表示選択信号のパルスを順次出力することもできる。
【０１２９】
また、上記実施の形態の表示装置における表示データ信号出力回路がシフトレジスタを備
える場合、本実施の形態のシフトレジスタを用いて、上記実施の形態の表示装置における
表示駆動回路を構成することもできる。
【０１３０】
（実施の形態３）
本実施の形態では、上記実施の形態の表示装置における表示回路の例について説明する。
【０１３１】
本実施の形態における表示回路の例について、図７を用いて説明する。図７は、本実施の
形態における表示回路の例を説明するための図である。
【０１３２】
まず、本実施の形態における表示回路の構成例について、図７（Ａ）を用いて説明する。
図７（Ａ）は、本実施の形態における表示回路の構成例を示す図である。
【０１３３】
図７（Ａ）に示す表示回路は、トランジスタ１５１と、液晶素子１５２と、容量素子１５
３と、を備える。
【０１３４】
なお、図７（Ａ）に示す表示回路において、トランジスタ１５１は、電界効果トランジス
タである。
【０１３５】
また、表示装置において、液晶素子は、第１の表示電極、第２の表示電極、及び液晶層に
より構成される。液晶素子は、第１の表示電極及び第２の表示電極の間に印加される電圧
に応じて光の透過率が変化する。
【０１３６】
また、表示装置において、容量素子は、第１の容量電極、第２の容量電極、並びに第１の
容量電極及び第２の容量電極に重畳する誘電体層を含む。容量素子は、第１の容量電極及
び第２の容量電極の間に印加される電圧に応じて電荷が蓄積される。
【０１３７】
トランジスタ１５１のソース及びドレインの一方には、信号ＤＤが入力され、トランジス
タ１５１のゲートには、信号ＤＳＥＬが入力される。
【０１３８】
液晶素子１５２の第１の表示電極は、トランジスタ１５１のソース及びドレインの他方に
電気的に接続され、液晶素子１５２の第２の表示電極には、電圧Ｖｃが入力される。電圧
Ｖｃの値は、適宜設定することができる。
【０１３９】
容量素子１５３の第１の容量電極は、トランジスタ１５１のソース及びドレインの他方に
電気的に接続され、容量素子１５３の第２の容量電極には、電圧Ｖｃが入力される。
【０１４０】
さらに、図７（Ａ）に示す表示回路の各構成要素について説明する。
【０１４１】
トランジスタ１５１は、表示選択トランジスタとしての機能を有する。
【０１４２】
液晶素子１５２としては、第１の表示電極及び第２の表示電極に印加される電圧が０Ｖの
ときに光を透過する液晶素子を用いることができ、例えば電気制御複屈折型液晶（ＥＣＢ
型液晶ともいう）、二色性色素を添加した液晶（ＧＨ液晶ともいう）、高分子分散型液晶
、又はディスコチック液晶を含む液晶素子などを用いることができる。また、液晶層とし
ては、ブルー相を示す液晶層を用いてもよい。ブルー相を示す液晶層は、例えばブルー相
を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、
応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視
野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上
させることができる。例えば、上記実施の形態におけるフィールドシーケンシャル方式の
表示装置では、カラーフィルタを用いた表示装置に比べて速い動作速度が要求されるため
、上記実施の形態におけるフィールドシーケンシャル方式の表示装置における液晶素子に
上記ブルー相を示す液晶を用いることが好ましい。
【０１４３】
容量素子１５３は、トランジスタ１５１に従って第１の容量電極及び第２の容量電極の間
に信号ＤＤに応じた値の電圧が印加される保持容量としての機能を有する。容量素子１５
３を必ずしも設けなくてもよいが、容量素子１５３を設けることにより、表示選択トラン
ジスタのリーク電流に起因する、液晶素子に印加された電圧の変動を抑制することができ
る。
【０１４４】
なお、トランジスタ１５１としては、例えばチャネルが形成され、元素周期表における第
１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジ
スタを用いることができる。
【０１４５】
次に、図７（Ａ）に示す表示回路の駆動方法例について説明する。
【０１４６】
まず、図７（Ａ）に示す表示回路の駆動方法例について、図７（Ｂ）を用いて説明する。
図７（Ｂ）は、図７（Ａ）に示す表示回路の駆動方法例を説明するためのタイミングチャ
ートであり、信号ＤＤ及び信号ＤＳＥＬのそれぞれの状態を示す。
【０１４７】
図７（Ａ）に示す表示回路の駆動方法例では、信号ＤＳＥＬのパルス（ｐｌｓともいう）
が入力されると、トランジスタ１５１がオン状態になる。
【０１４８】
トランジスタ１５１がオン状態になると、表示回路に信号ＤＤが入力され、液晶素子１５
２の第１の表示電極及び容量素子１５３の第１の容量電極の電圧が信号ＤＤの電圧と同等
の値になる。
【０１４９】
このとき、液晶素子１５２は、書き込み状態になり、信号ＤＤに応じた光の透過率になる
ことにより、信号ＤＤのデータ（データＤ１乃至データＤＱ（Ｑは２以上の自然数）のそ
れぞれ）に応じた表示状態になる。
【０１５０】
その後、トランジスタ１５１がオフ状態になり、液晶素子１５２は、入力された表示デー
タに応じた表示状態になり、第１の表示電極及び第２の表示電極の間に印加される電圧を
、次に信号ＤＳＥＬのパルスが入力されるまで、初期値からの変動量が基準値より大きく
ならないように保持する。
【０１５１】
図７を用いて説明したように、本実施の形態における表示回路の一例は、表示選択トラン
ジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示デ
ータ信号に応じた表示状態にすることができる。
【０１５２】
（実施の形態４）
本実施の形態では、上記実施の形態を用いて説明した表示装置におけるトランジスタに適
用可能なトランジスタについて説明する。
【０１５３】
上記実施の形態を用いて説明した表示装置において、トランジスタとしては、例えばチャ
ネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導
体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形
成される層をチャネル形成層ともいう。
【０１５４】
なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質
半導体層でもよい。
【０１５５】
また、上記酸化物半導体層は、例えば層表面に垂直に配向（ｃ軸配向ともいう）した結晶
を含む酸化物半導体層でもよい。このとき、酸化物半導体層は積層であってもよい。例え
ば、基板温度を２５℃より高くして酸化物半導体膜を成膜し、該酸化物半導体膜を用いて
酸化物半導体層を形成することにより、層表面に垂直に配向した結晶を含む酸化物半導体
層を形成することができる。層表面に垂直に配向した結晶を含む酸化物半導体層を用いる
ことにより、光によるトランジスタの電気特性の変化を抑制することができる。
【０１５６】
さらに、上記実施の形態を用いて説明した表示装置において、トランジスタとして適用可
能な酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性
（Ｉ型ともいう）、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用
いることができる。
【０１５７】
上記酸化物半導体層を含むトランジスタの構造例について、図８を用いて説明する。図８
は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。
【０１５８】
図８（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆ス
タガ型トランジスタともいう。
【０１５９】
図８（Ａ）に示すトランジスタは、導電層４０１ａと、絶縁層４０２ａと、酸化物半導体
層４０３ａと、導電層４０５ａと、導電層４０６ａと、を含む。
【０１６０】
導電層４０１ａは、基板４００ａの上に設けられる。
【０１６１】
絶縁層４０２ａは、導電層４０１ａの上に設けられる。
【０１６２】
酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａに重畳する。
【０１６３】
導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設
けられる。
【０１６４】
さらに、図８（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上
面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、絶縁層４０７ａに
接する。
【０１６５】
また、絶縁層４０７ａは、導電層４０５ａ、導電層４０６ａ、及び酸化物半導体層４０３
ａを介して絶縁層４０２ａの上に設けられる。また、絶縁層４０７ａは、導電層４０５ａ
、導電層４０６ａ、及び酸化物半導体層４０３ａが設けられていない部分において絶縁層
４０２ａに接する。
【０１６６】
図８（Ｂ）に示すトランジスタは、図８（Ａ）に示す構造に加え、導電層４０８ａを含む
。
【０１６７】
導電層４０８ａは、絶縁層４０７ａを介して酸化物半導体層４０３ａに重畳する。
【０１６８】
図８（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
【０１６９】
図８（Ｃ）に示すトランジスタは、導電層４０１ｂと、絶縁層４０２ｂと、酸化物半導体
層４０３ｂと、導電層４０５ｂと、導電層４０６ｂと、を含む。
【０１７０】
導電層４０１ｂは、基板４００ｂの上に設けられる。
【０１７１】
絶縁層４０２ｂは、導電層４０１ｂの上に設けられる。
【０１７２】
導電層４０５ｂ及び導電層４０６ｂは、絶縁層４０２ｂの一部の上に設けられる。
【０１７３】
酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂに重畳する。
【０１７４】
さらに、図８（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｂの上面及び
側面は、絶縁層４０７ｂに接する。
【０１７５】
また、絶縁層４０７ｂは、導電層４０５ｂ、導電層４０６ｂ、及び酸化物半導体層４０３
ｂを介して絶縁層４０２ｂの上に設けられる。また、絶縁層４０７ｂは、導電層４０５ｂ
、導電層４０６ｂ、及び酸化物半導体層４０３ｂが設けられていない部分において絶縁層
４０２ｂに接する。
【０１７６】
なお、図８（Ａ）において、絶縁層４０７ａの上に保護絶縁層を設けてもよい。また、図
８（Ｃ）において、絶縁層４０７ｂの上に保護絶縁層を設けてもよい。
【０１７７】
図８（Ｄ）に示すトランジスタは、図８（Ｃ）に示す構造に加え、導電層４０８ｂを含む
。
【０１７８】
導電層４０８ｂは、絶縁層４０７ｂを介して酸化物半導体層４０３ｂに重畳する。
【０１７９】
図８（Ｅ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。
【０１８０】
図８（Ｅ）に示すトランジスタは、導電層４０１ｃと、絶縁層４０２ｃと、酸化物半導体
層４０３ｃと、導電層４０５ｃ及び導電層４０６ｃと、を含む。
【０１８１】
酸化物半導体層４０３ｃは、絶縁層４４７を介して基板４００ｃの上に設けられる。
【０１８２】
導電層４０５ｃ及び導電層４０６ｃは、それぞれ酸化物半導体層４０３ｃの上に設けられ
る。
【０１８３】
絶縁層４０２ｃは、酸化物半導体層４０３ｃ、導電層４０５ｃ、及び導電層４０６ｃの上
に設けられる。
【０１８４】
導電層４０１ｃは、絶縁層４０２ｃを介して酸化物半導体層４０３ｃに重畳する。
【０１８５】
さらに、図８（Ａ）乃至図８（Ｅ）に示す各構成要素について説明する。
【０１８６】
基板４００ａ乃至基板４００ｃとしては、例えば透光性を有する基板を用いることができ
、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることが
できる。
【０１８７】
導電層４０１ａ乃至導電層４０１ｃのそれぞれは、トランジスタのゲートとしての機能を
有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配
線ともいう。
【０１８８】
導電層４０１ａ乃至導電層４０１ｃとしては、例えばモリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材
料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１
ａ乃至導電層４０１ｃの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導
電層４０１ｃを構成することもできる。
【０１８９】
絶縁層４０２ａ乃至絶縁層４０２ｃのそれぞれは、トランジスタのゲート絶縁層としての
機能を有し、ゲート絶縁層ともいう。
【０１９０】
絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば酸化シリコン層、窒化シリコン層、
酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、
酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いること
ができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により
絶縁層４０２ａ乃至絶縁層４０２ｃを構成することもできる。
【０１９１】
また、絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば元素周期表における第１３族
元素及び酸素元素を含む材料の絶縁層を用いることもできる。酸化物半導体層４０３ａ乃
至酸化物半導体層４０３ｃが第１３族元素を含む場合に、酸化物半導体層４０３ａ乃至酸
化物半導体層４０３ｃに接する絶縁層として第１３族元素を含む絶縁層を用いることによ
り、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。
【０１９２】
第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム
、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化
アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原
子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原
子％）がアルミニウムの含有量（原子％）より多い物質のことをいう。例えば、Ａｌ２Ｏ
ｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０
より大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より
小さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。
【０１９３】
例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化ガリウムを含む絶縁層を用いる
ことにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ乃至酸化物
半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減することができる。
【０１９４】
また、例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化アルミニウムを含む絶縁
層を用いることにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ
乃至酸化物半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減すること
ができる。また、酸化アルミニウムを含む絶縁層は、水が通りにくいため、酸化アルミニ
ウムを含む絶縁層を用いることにより、該絶縁層を介して酸化物半導体層への水の侵入を
抑制することができる。
【０１９５】
また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により絶縁層４０
２ａ乃至絶縁層４０２ｃを構成することもできる。例えば、複数のＧａ２Ｏｘで表記され
る酸化ガリウムを含む層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成してもよ
い。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏｘで表記され
る酸化アルミニウムを含む絶縁層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成
してもよい。
【０１９６】
絶縁層４４７は、基板４００ｃからの不純物元素の拡散を防止する下地層としての機能を
有する。なお、絶縁層４４７を図８（Ａ）乃至図８（Ｄ）に示す構造のトランジスタに設
けてもよい。
【０１９７】
絶縁層４４７としては、例えば絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層
を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層
の積層により絶縁層４４７を構成してもよい。
【０１９８】
酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃのそれぞれは、トランジスタのチャ
ネルが形成される層としての機能を有する。酸化物半導体層４０３ａ乃至酸化物半導体層
４０３ｃに適用可能な酸化物半導体としては、例えばＩｎ系酸化物、Ｓｎ系酸化物、又は
Ｚｎ系酸化物などを用いることができる。上記金属酸化物としては、例えば四元系金属酸
化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。なお、上記
酸化物半導体として適用可能な金属酸化物は、特性のばらつきを減らすためのスタビライ
ザーとしてガリウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属
酸化物は、上記スタビライザーとしてスズを含んでいてもよい。また、上記酸化物半導体
として適用可能な金属酸化物は、上記スタビライザーとしてハフニウムを含んでいてもよ
い。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザーとして
アルミニウムを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物
は、上記スタビライザーとして、ランタノイドである、ランタン、セリウム、プラセオジ
ム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム
、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムの一つ又は複数
を含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリ
コンを含んでいてもよい。例えば、四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ
−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、又はＩｎ−Ｈ
ｆ−Ａｌ−Ｚｎ系酸化物などを用いることができる。三元系金属酸化物としては、例えば
Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯともいう）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物（ＩＴＺＯ
ともいう）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ
系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系
酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸
化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化
物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物
、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、
又はＩｎ−Ｌｕ−Ｚｎ系酸化物などを用いることができる。二元系金属酸化物としては、
例えばＩｎ−Ｚｎ系酸化物（ＩＺＯともいう）、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化
物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｓｎ系酸化
物、又はＩｎ−Ｇａ系酸化物などを用いることができる。また、上記酸化物半導体として
適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。
【０１９９】
Ｉｎ−Ｚｎ系金属酸化物を用いる場合、例えば、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚｎ＝
１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝
１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換算す
るとＩｎ２Ｏ３：ＺｎＯ＝１０：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：２）、さらに好ましく
はＩｎ：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝１５：２乃至Ｉｎ２Ｏ３：ＺｎＯ＝３：４）の組成比である酸化物ターゲット
を用いてＩｎ−Ｚｎ系金属酸化物の半導体層を形成することができる。例えば、Ｉｎ−Ｚ
ｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｓ：Ｕ：Ｒ
のとき、Ｒ＞１．５Ｓ＋Ｕとする。Ｉｎの量を多くすることにより、トランジスタの移動
度を向上させることができる。
【０２００】
また、酸化物半導体としては、ＩｎＬＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記さ
れる材料を用いることもできる。ＩｎＬＯ３（ＺｎＯ）ｍのＬは、Ｇａ、Ａｌ、Ｍｎ、及
びＣｏから選ばれた一つ又は複数の金属元素を示す。
【０２０１】
導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃのそれぞれは
、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソー
スとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレイ
ンとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
【０２０２】
導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとしては、例
えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステン
などの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができ
る。また、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４０６ａ乃至導電層４０６ｃ
に適用可能な材料の層の積層により、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４
０６ａ乃至導電層４０６ｃを構成することもできる。
【０２０３】
また、導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとして
は、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、
例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化イ
ンジウム酸化亜鉛合金を用いることができる。なお、導電層４０５ａ乃至導電層４０５ｃ
及び導電層４０６ａ乃至導電層４０６ｃに適用可能な導電性の金属酸化物は、酸化シリコ
ンを含んでいてもよい。
【０２０４】
絶縁層４０７ａ及び絶縁層４０７ｂとしては、絶縁層４０２ａ乃至絶縁層４０２ｃと同様
に、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いるこ
とができる。また、絶縁層４０７ａ及び絶縁層４０７ｂとしては、例えば、Ａｌ２Ｏｘ、
Ｇａ２Ｏｘ、又はＧａｘＡｌ２−ｘＯ３＋αで表記される材料を用いることもできる。
【０２０５】
例えば、絶縁層４０２ａ乃至絶縁層４０２ｃ並びに絶縁層４０７ａ及び絶縁層４０７ｂを
、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層により構成してもよい。また、絶縁
層４０２ａ乃至絶縁層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの一方を、Ｇ
ａ２Ｏｘで表記される酸化ガリウムを含む絶縁層により構成し、絶縁層４０２ａ乃至絶縁
層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの他方を、Ａｌ２Ｏｘで表記され
る酸化アルミニウムを含む絶縁層により構成してもよい。
【０２０６】
導電層４０８ａ及び導電層４０８ｂのそれぞれは、トランジスタのゲートとしての機能を
有する。なお、トランジスタが導電層４０８ａ及び導電層４０８ｂを有する構造である場
合、導電層４０１ａ及び導電層４０８ａの一方、又は導電層４０１ｂ及び導電層４０８ｂ
の一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートと
しての機能を有する層を、チャネル形成層を介して複数設けることにより、トランジスタ
の閾値電圧を制御しやすくすることができる。
【０２０７】
導電層４０８ａ及び導電層４０８ｂとしては、例えばアルミニウム、クロム、銅、タンタ
ル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料
を主成分とする合金材料の層を用いることができる。また、導電層４０８ａ及び導電層４
０８ｂに適用可能な材料の層の積層により導電層４０８ａ及び導電層４０８ｂのそれぞれ
を構成することもできる。
【０２０８】
また、導電層４０８ａ及び導電層４０８ｂとしては、導電性の金属酸化物を含む層を用い
ることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化
亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることがで
きる。なお、導電層４０８ａ及び導電層４０８ｂに適用可能な導電性の金属酸化物は、酸
化シリコンを含んでいてもよい。
【０２０９】
なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導
体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソ
ース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である
場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう
）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば
絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層を用いることができる。また、
絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層によりチャネル保護層と
しての機能を有する絶縁層を構成してもよい。
【０２１０】
なお、図８（Ａ）乃至図８（Ｅ）に示すように、本実施の形態のトランジスタを、必ずし
も酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしな
くてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳す
る構造にすることにより、酸化物半導体層への光の入射を抑制することができる。
【０２１１】
さらに、本実施の形態におけるトランジスタの作製方法例として、図８（Ａ）に示すトラ
ンジスタの作製方法例について、図９（Ａ）乃至図９（Ｅ）を用いて説明する。図９（Ａ
）乃至図９（Ｅ）は、図８に示すトランジスタの作製方法例を説明するための断面模式図
である。
【０２１２】
まず、図９（Ａ）に示すように、基板４００ａを準備し、基板４００ａの上に第１の導電
膜を形成し、第１の導電膜の一部をエッチングすることにより導電層４０１ａを形成する
。
【０２１３】
例えば、スパッタリング法を用いて導電層４０１ａに適用可能な材料の膜を形成すること
により第１の導電膜を形成することができる。また、第１の導電膜に適用可能な材料の膜
を積層させ、第１の導電膜を形成することもできる。
【０２１４】
なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物
が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減する
ことができる。
【０２１５】
なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室に
て予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの
不純物を脱離することができる。
【０２１６】
また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、
又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧
を印加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行って
もよい。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル
、ごみともいう）を除去することができる。
【０２１７】
また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて、
膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては
、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用い
ることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の
残留水分を除去することもできる。
【０２１８】
また、上記導電層４０１ａの形成方法のように、本実施の形態におけるトランジスタの作
製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグ
ラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜を
エッチングすることにより、層を形成することができる。なお、この場合、層の形成後に
レジストマスクを除去する。
【０２１９】
また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を
用いることにより、フォトマスクが不要になるため、製造コストを低減することができる
。また、透過率の異なる複数の領域を有する露光マスク（多階調マスクともいう）を用い
てレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領
域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジス
トマスクの数を低減することができる。
【０２２０】
次に、図９（Ｂ）に示すように、導電層４０１ａの上に第１の絶縁膜を形成することによ
り絶縁層４０２ａを形成する。
【０２２１】
例えば、スパッタリング法やプラズマＣＶＤ法などを用いて絶縁層４０２ａに適用可能な
材料の膜を形成することにより第１の絶縁膜を形成することができる。また、絶縁層４０
２ａに適用可能な材料の膜を積層させることにより第１の絶縁膜を形成することもできる
。また、高密度プラズマＣＶＤ法（例えばμ波（例えば、周波数２．４５ＧＨｚのμ波）
を用いた高密度プラズマＣＶＤ法）を用いて絶縁層４０２ａに適用可能な材料の膜を形成
することにより、絶縁層４０２ａを緻密にすることができ、絶縁層４０２ａの絶縁耐圧を
向上させることができる。
【０２２２】
次に、図９（Ｃ）に示すように、絶縁層４０２ａの上に酸化物半導体膜を形成し、その後
酸化物半導体膜の一部をエッチングすることにより酸化物半導体層４０３ａを形成する。
【０２２３】
例えば、スパッタリング法を用いて酸化物半導体層４０３ａに適用可能な酸化物半導体材
料の膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲
気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよ
い。
【０２２４】
また、スパッタリングターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成すること
ができる。また、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］
の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。
【０２２５】
また、スパッタリング法を用いて酸化物半導体膜を形成する際に、基板４００ａを減圧状
態にし、基板４００ａを１００℃以上６００℃以下、好ましくは２００℃以上４００℃以
下に加熱してもよい。基板４００ａを加熱することにより、酸化物半導体膜の上記不純物
濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減
することができる。
【０２２６】
次に、図９（Ｄ）に示すように、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２
の導電膜を形成し、第２の導電膜の一部をエッチングすることにより導電層４０５ａ及び
導電層４０６ａを形成する。
【０２２７】
例えば、スパッタリング法などを用いて導電層４０５ａ及び導電層４０６ａに適用可能な
材料の膜を形成することにより第２の導電膜を形成することができる。また、導電層４０
５ａ及び導電層４０６ａに適用可能な材料の膜を積層させることにより第２の導電膜を形
成することもできる。
【０２２８】
次に、図９（Ｅ）に示すように、酸化物半導体層４０３ａに接するように絶縁層４０７ａ
を形成する。
【０２２９】
例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混
合雰囲気下で、スパッタリング法を用いて絶縁層４０７ａに適用可能な膜を形成すること
により、絶縁層４０７ａを形成することができる。スパッタリング法を用いて絶縁層４０
７ａを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物
半導体層４０３ａの部分における抵抗の低下を抑制することができる。また、絶縁層４０
７ａを形成する際の基板温度は、室温以上３００℃以下であることが好ましい。
【０２３０】
また、絶縁層４０７ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズ
マ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去
してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層４０７
ａを形成することが好ましい。
【０２３１】
さらに、図８（Ａ）に示すトランジスタの作製方法の一例では、例えば４００℃以上７５
０℃以下、又は４００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物
半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第２の導電膜を形成
した後、第２の導電膜の一部をエッチングした後、又は絶縁層４０７ａを形成した後に上
記加熱処理を行う。
【０２３２】
なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体
からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲ
ＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（
Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａ
ｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装
置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボン
アークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（
電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温の
ガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱
処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。
【０２３３】
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温
する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又
は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよ
い。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。ま
た、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７
Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、酸化物
半導体層４０３ａに酸素が供給され、酸化物半導体層４０３ａ中の酸素欠乏に起因する欠
陥を低減することができる。
【０２３４】
さらに、上記加熱処理とは別に、絶縁層４０７ａを形成した後に、不活性ガス雰囲気下、
又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０
℃以上３５０℃以下）を行ってもよい。
【０２３５】
また、絶縁層４０２ａ形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極とな
る導電層形成後、絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処
理を行ってもよい。例えば２．４５ＧＨｚの高密度プラズマにより酸素ドーピング処理を
行ってもよい。また、イオン注入法又はイオンドーピングを用いて酸素ドーピング処理を
行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特
性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層４０
２ａ及び絶縁層４０７ａの一方又は両方を、化学量論的組成比より酸素が多い状態にする
。これにより、絶縁層中の過剰な酸素が酸化物半導体層４０３ａに供給されやすくなる。
よって、酸化物半導体層４０３ａ中、又は絶縁層４０２ａ及び絶縁層４０７ａの一方又は
両方と、酸化物半導体層４０３ａとの界面における酸素欠陥を低減することができるため
、酸化物半導体層４０３ａのキャリア濃度をより低減することができる。
【０２３６】
例えば、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムを含む
絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をＧａ２Ｏｘにす
ることができる。
【０２３７】
また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化アルミニウムを含
む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をＡｌ２Ｏ
ｘにすることができる。
【０２３８】
また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムアルミニ
ウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給
し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をＧａｘＡｌ２−ｘ
Ｏ３＋αとすることができる。
【０２３９】
以上の工程により、酸化物半導体層４０３ａから、水素、水、水酸基、又は水素化物（水
素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層４０３ａに酸素を供給す
ることにより、酸化物半導体層を高純度化させることができる。
【０２４０】
なお、図８（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例え
ば図８（Ｂ）乃至図８（Ｅ）に示す各構成要素において、名称が図８（Ａ）に示す各構成
要素と同じであり且つ機能の少なくとも一部が図８（Ａ）に示す各構成要素と同じであれ
ば、図８（Ａ）に示すトランジスタの作製方法例の説明を適宜援用することができる。
【０２４１】
図８及び図９を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲ
ートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲー
ト絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳
し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソー
ス及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続さ
れ、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。
【０２４２】
また、本実施の形態におけるトランジスタの一例は、酸化物半導体層、ソース及びドレイ
ンの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を
有する導電層を介して酸化物半導体層に接する絶縁層がゲート絶縁層としての機能を有す
る絶縁層に接する構造である。上記構造にすることにより、酸化物半導体層、ソース及び
ドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての
機能を有する導電層が酸化物半導体層に接する絶縁層及びゲート絶縁層としての機能を有
する絶縁層に囲まれるため、酸化物半導体層、ソース及びドレインの一方としての機能を
有する導電層、並びにソース及びドレインの他方としての機能を有する導電層への不純物
の侵入を抑制することができる。
【０２４３】
また、チャネルが形成される酸化物半導体層に含まれるアルカリ金属の濃度は低いことが
好ましい。例えばチャネルが形成される酸化物半導体層にナトリウムが含まれる場合、チ
ャネルが形成される酸化物半導体層に含まれるナトリウムの濃度は、５×１０１６／ｃｍ
３以下、さらには、１×１０１６／ｃｍ３以下、さらには１×１０１５／ｃｍ３以下であ
ることが好ましい。また、例えばチャネルが形成される酸化物半導体層にリチウムが含ま
れる場合、チャネルが形成される酸化物半導体層に含まれるリチウムの濃度は、５×１０
１５／ｃｍ３以下、さらには、１×１０１５／ｃｍ３以下であることが好ましい。また、
例えばチャネルが形成される酸化物半導体層にカリウムが含まれる場合、チャネルが形成
される酸化物半導体層に含まれるカリウムの濃度は、５×１０１５／ｃｍ３以下、さらに
は、１×１０１５／ｃｍ３以下であることが好ましい。例えば、ナトリウムは、酸化物半
導体層に接する絶縁層が酸化物である場合、酸化物絶縁層内に入り、トランジスタの特性
の劣化（例えば閾値電圧のシフト、移動度の低下など）が起こる。さらに、複数のトラン
ジスタ間における特性のばらつきの原因にもなる。よって、チャネルが形成される酸化物
半導体層に含まれるアルカリ金属の濃度を少なくすることにより、アルカリ金属に起因す
るトランジスタの特性の劣化を抑制することができる。
【０２４４】
以上のように、チャネルが形成される酸化物半導体層は、高純度化させることによりＩ型
又は実質的にＩ型となった酸化物半導体層である。酸化物半導体層を高純度化させること
により、酸化物半導体層のキャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１
０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にすることができ、温
度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャ
ネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下にすること、さらに
はチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャ
ネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、さらにはチャネル
幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下、さらにはチャネル幅１μ
ｍあたりのオフ電流を１００ｙＡ（１×１０−２２Ａ）以下にすることができる。トラン
ジスタのオフ電流は、低ければ低いほどよいが、本実施の形態におけるトランジスタのオ
フ電流の下限値は、約１０−３０Ａ／μｍであると見積もられる。
【０２４５】
本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態における表
示装置の表示回路、表示駆動回路、及び表示データ信号出力回路の一つ又は複数における
トランジスタに用いることにより、表示装置の信頼性を向上させることができる。
【０２４６】
（実施の形態５）
本実施の形態では、上記実施の形態における表示装置の構造例について説明する。
【０２４７】
本実施の形態における表示装置は、トランジスタなどの半導体素子が設けられた第１の基
板（アクティブマトリクス基板）と、第２の基板と、第１の基板及び第２の基板の間に設
けられた液晶層と、を含む。
【０２４８】
まず、本実施の形態の表示装置におけるアクティブマトリクス基板の構造例について、図
１０を用いて説明する。図１０は、本実施の形態の表示装置におけるアクティブマトリク
ス基板の構造例を示す図であり、図１０（Ａ）は、平面模式図であり、図１０（Ｂ）は、
図１０（Ａ）における線分Ａ−Ｂの断面模式図である。なお、図１０では、トランジスタ
の一例として図８（Ａ）を用いて説明した構造のトランジスタを用いる場合を示す。
【０２４９】
図１０に示すアクティブマトリクス基板は、基板５００と、導電層５０１ａと、導電層５
０１ｂと、絶縁層５０２と、半導体層５０３と、導電層５０４ａと、導電層５０４ｂと、
絶縁層５０５と、絶縁層５０９と、導電層５１０と、を含む。
【０２５０】
導電層５０１ａ及び導電層５０１ｂのそれぞれは、基板５００の一平面に設けられる。
【０２５１】
導電層５０１ａは、表示回路における表示選択トランジスタのゲートとしての機能を有す
る。
【０２５２】
導電層５０１ｂは、表示回路における保持容量の第２の容量電極としての機能を有する。
なお、容量素子（保持容量）の第２の容量電極としての機能を有する層を第２の容量電極
ともいう。
【０２５３】
絶縁層５０２は、導電層５０１ａ及び導電層５０１ｂを介して基板５００の一平面に設け
られる。
【０２５４】
絶縁層５０２は、表示回路における表示選択トランジスタのゲート絶縁層及び表示回路に
おける保持容量の誘電体層としての機能を有する。
【０２５５】
半導体層５０３は、絶縁層５０２を介して導電層５０１ａに重畳する。半導体層５０３は
、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。
【０２５６】
導電層５０４ａは、半導体層５０３に電気的に接続される。導電層５０４ａは、表示回路
における表示選択トランジスタのソース及びドレインの一方としての機能を有する。
【０２５７】
導電層５０４ｂは、半導体層５０３に電気的に接続され、絶縁層５０２を介して導電層５
０１ｂに重畳する。導電層５０４ｂは、表示回路における表示選択トランジスタのソース
及びドレインの他方、及び表示回路における保持容量の第１の容量電極としての機能を有
する。
【０２５８】
絶縁層５０５は、導電層５０４ａ及び導電層５０４ｂを介して半導体層５０３に接する。
【０２５９】
絶縁層５０９は、絶縁層５０５に重畳する。絶縁層５０９は、表示回路における平坦化絶
縁層としての機能を有する。なお、必ずしも絶縁層５０９を設けなくてもよい。
【０２６０】
導電層５１０は、絶縁層５０５及び絶縁層５０９を貫通する開口部において導電層５０４
ｂに電気的に接続される。導電層５１０は、表示回路における表示素子の画素電極として
の機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。
【０２６１】
さらに、本実施の形態における表示装置の構造例について、図１１を用いて説明する。図
１１は、図１０に示すアクティブマトリクス基板を用いた表示装置の構造例を示す図であ
り、図１１（Ａ）は、平面模式図であり、図１１（Ｂ）は、図１１（Ａ）における線分Ａ
−Ｂの断面模式図である。なお、一例として表示素子を液晶素子とする。
【０２６２】
図１１に示す表示装置は、図１０に示すアクティブマトリクス基板に加え、基板５１２と
、遮光層５１３と、絶縁層５１６と、導電層５１７と、液晶層５１８と、を含む。なお、
図１１（Ａ）では、便宜のため、導電層５１７を省略する。
【０２６３】
遮光層５１３は、基板５１２の一平面の一部に設けられる。例えば、遮光層５１３は、例
えばトランジスタが形成された部分における基板５１２の一平面に設けられる。
【０２６４】
絶縁層５１６は、遮光層５１３を介して基板５１２の一平面に設けられる。
【０２６５】
導電層５１７は、基板５１２の一平面に設けられる。導電層５１７は、表示回路における
共通電極としての機能を有する。
【０２６６】
液晶層５１８は、導電層５１０及び導電層５１７の間に設けられる。
【０２６７】
なお、導電層５１０、液晶層５１８、及び導電層５１７は、表示回路における表示素子と
しての機能を有する。
【０２６８】
さらに、図１０及び図１１に示す表示装置の各構成要素について説明する。
【０２６９】
基板５００及び基板５１２としては、図８（Ａ）における基板４００ａに適用可能な基板
を用いることができる。
【０２７０】
導電層５０１ａ及び導電層５０１ｂとしては、図８（Ａ）に示す導電層４０１ａに適用可
能な材料の層を用いることができる。また、導電層４０１ａに適用可能な材料の層を積層
して導電層５０１ａ及び導電層５０１ｂを構成してもよい。
【０２７１】
絶縁層５０２としては、図８（Ａ）における絶縁層４０２ａに適用可能な材料の層を用い
ることができる。また、絶縁層４０２ａに適用可能な材料の層を積層して絶縁層５０２を
構成してもよい。
【０２７２】
半導体層５０３としては、図８（Ａ）に示す酸化物半導体層４０３ａに適用可能な材料の
層又は、元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層を用い
ることができる。
【０２７３】
導電層５０４ａ及び導電層５０４ｂとしては、図８（Ａ）における導電層４０５ａ又は導
電層４０６ａに適用可能な材料の層を用いることができる。また、導電層４０５ａ又は導
電層４０６ａに適用可能な材料の層を積層して導電層５０４ａ及び導電層５０４ｂを構成
してもよい。
【０２７４】
絶縁層５０５としては、図８（Ａ）における絶縁層４０７ａに適用可能な材料の層を用い
ることができる。また、絶縁層４０７ａに適用可能な層を積層して絶縁層５０５を構成し
てもよい。
【０２７５】
絶縁層５０９及び絶縁層５１６としては、例えばポリイミド、アクリル、又はベンゾシク
ロブテンなどの有機材料の層を用いることができる。また、絶縁層５０９としては、低誘
電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。
【０２７６】
導電層５１０としては、例えば透光性を有する導電材料の層を用いることができ、透光性
を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混
合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅともいう）、酸化イン
ジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タ
ングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸
化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はグラフェ
ンなどを用いることができる。また、導電層５１０は、導電性高分子（導電性ポリマーと
もいう）を含む導電性組成物を用いて形成することもできる。導電性組成物を用いて形成
した導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７
０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は
、０．１Ω・ｃｍ以下であることが好ましい。
【０２７７】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電
子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール
若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及
びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【０２７８】
遮光層５１３としては、例えば金属材料の層を用いることができる。
【０２７９】
液晶層５１８としては、例えばＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型
液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いること
ができる。
【０２８０】
図１０及び図１１を用いて説明したように、本実施の形態における表示装置の構造例は、
トランジスタと画素電極を含むアクティブマトリクス基板と、対向基板と、アクティブマ
トリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。
【０２８１】
また、図１０及び図１１を用いて説明したように、本実施の形態における表示装置の構造
例は、光を透過させる部分を除き、遮光層が設けられた構造である。上記構造にすること
により、例えばアクティブマトリクス基板に設けられたトランジスタへの光の入射を抑制
することができるため、光によるトランジスタの電気的特性（例えば閾値電圧など）の変
動を抑制することができる。
【０２８２】
また、本実施の形態における表示装置の構造にすることにより、表示回路と同一基板上に
表示駆動回路などの回路を設けることもできる。このとき、表示駆動回路などの回路にお
けるトランジスタの構造を、表示回路におけるトランジスタの構造と同じにしてもよい。
上記構造にすることにより、同一工程により同一基板上に表示回路及び表示駆動回路を作
製することができるため、表示回路及び表示駆動回路の間の接続不良を低減することがで
きる。
【０２８３】
（実施の形態６）
本実施の形態では、上記実施の形態における表示装置を備えた電子機器の例について説明
する。
【０２８４】
本実施の形態における電子機器の構成例について、図１２（Ａ）乃至図１２（Ｄ）を用い
て説明する。図１２（Ａ）乃至図１２（Ｄ）は、本実施の形態における電子機器の構成例
を説明するための模式図である。
【０２８５】
図１２（Ａ）に示す電子機器は、携帯型情報端末の例である。図１２（Ａ）に示す情報端
末は、筐体１００１ａと、筐体１００１ａに設けられた表示部１００２ａと、を具備する
。
【０２８６】
なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、及び図
１２（Ａ）に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい
。
【０２８７】
図１２（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、記憶回路と、
外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、外部機器と
の信号の送受信を行うアンテナと、を備える。
【０２８８】
図１２（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュー
タ、及び遊技機の一つ又は複数としての機能を有する。
【０２８９】
図１２（Ｂ）に示す電子機器は、折り畳み式の携帯型情報端末の例である。図１２（Ｂ）
に示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた表示部１００
２ｂと、筐体１００４と、筐体１００４に設けられた表示部１００５と、筐体１００１ｂ
及び筐体１００４を接続する軸部１００６と、を具備する。
【０２９０】
また、図１２（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は
筐体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることがで
きる。
【０２９１】
なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接
続させるための接続端子、及び図１２（Ｂ）に示す携帯型情報端末を操作するためのボタ
ンの一つ又は複数を設けてもよい。
【０２９２】
また、表示部１００２ｂ及び表示部１００５に、互いに異なる画像又は一続きの画像を表
示させてもよい。なお、表示部１００５を必ずしも設けなくてもよく、表示部１００５の
代わりに、入力装置であるキーボードを設けてもよい。
【０２９３】
図１２（Ｂ）に示す携帯型情報端末は、筐体１００１ｂ又は筐体１００４の中に、ＣＰＵ
と、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェー
スと、を備える。なお、図１２（Ｂ）に示す携帯型情報端末に、外部との信号の送受信を
行うアンテナを設けてもよい。
【０２９４】
図１２（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュー
タ、及び遊技機の一つ又は複数としての機能を有する。
【０２９５】
図１２（Ｃ）に示す電子機器は、設置型情報端末の例である。図１２（Ｃ）に示す設置型
情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた表示部１００２ｃと、を具
備する。
【０２９６】
なお、表示部１００２ｃを、筐体１００１ｃにおける甲板部１００８に設けることもでき
る。
【０２９７】
また、図１２（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、記憶回
路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備
える。なお、図１２（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテ
ナを設けてもよい。
【０２９８】
さらに、図１２（Ｃ）に示す設置型情報端末における筐体１００１ｃの側面１００３ｃに
券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい
。
【０２９９】
図１２（Ｃ）に示す設置型情報端末は、例えば現金自動預け払い機、券などの注文をする
ための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能
を有する。
【０３００】
図１２（Ｄ）は、設置型情報端末の例である。図１２（Ｄ）に示す設置型情報端末は、筐
体１００１ｄと、筐体１００１ｄに設けられた表示部１００２ｄと、を具備する。なお、
筐体１００１ｄを支持する支持台を設けてもよい。
【０３０１】
なお、筐体１００１ｄの側面１００３ｄに外部機器に接続させるための接続端子、及び図
１２（Ｄ）に示す設置型情報端末を操作するためのボタンの一つ又は複数を設けてもよい
。
【０３０２】
また、図１２（Ｄ）に示す設置型情報端末は、筐体１００１ｄの中に、ＣＰＵと、記憶回
路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備
えてもよい。なお、図１２（Ｄ）に示す設置型情報端末に、外部との信号の送受信を行う
アンテナを設けてもよい。
【０３０３】
図１２（Ｄ）に示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテ
レビジョン装置としての機能を有する。
【０３０４】
上記実施の形態の表示装置は、例えば電子機器の表示部として用いられ、例えば図１２（
Ａ）乃至図１２（Ｄ）に示す表示部１００２ａ乃至表示部１００２ｄとして用いられる。
また、図１２（Ｂ）に示す表示部１００５として上記実施の形態の表示装置を用いてもよ
い。
【０３０５】
図１２を用いて説明したように、本実施の形態における電子機器の一例は、上記実施の形
態における表示装置が用いられた表示部を具備する構成である。
【０３０６】
また、本実施の形態における電子機器の一例では、筐体に、光が入射することにより電源
電圧を生成する光電変換部、及び表示装置を操作する操作部のいずれか一つ又は複数を設
けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電
源が無い場所であっても、上記電子機器を長時間使用することができる。
【符号の説明】
【０３０７】
１１１    表示駆動回路
１１２    表示データ信号出力回路
１１４    ライトユニット
１１５    表示回路
１２１    ＬＥＤチップ
１２２    導光板
１２３    拡散シート
１３１    基板
１３２    導光部材
１５１    トランジスタ
１５２    液晶素子
１５３    容量素子
４４７    絶縁層
５００    基板
５０２    絶縁層
５０３    半導体層
５０５    絶縁層
５０９    絶縁層
５１０    導電層
５１２    基板
５１３    遮光層
５１６    絶縁層
５１７    導電層
５１８    液晶層
１００４    筐体
１００５    表示部
１００６    軸部
１００７    側面
１００８    甲板部
３０１ａ    トランジスタ
３０１ｂ    トランジスタ
３０１ｃ    トランジスタ
３０１ｄ    トランジスタ
３０１ｅ    トランジスタ
３０１ｆ    トランジスタ
３０１ｇ    トランジスタ
３０１ｈ    トランジスタ
３０１ｉ    トランジスタ
３０１ｊ    トランジスタ
３０１ｋ    トランジスタ
３０１ｌ    トランジスタ
４００ａ    基板
４００ｂ    基板
４００ｃ    基板
４０１ａ    導電層
４０１ｂ    導電層
４０１ｃ    導電層
４０２ａ    絶縁層
４０２ｂ    絶縁層
４０２ｃ    絶縁層
４０３ａ    酸化物半導体層
４０３ｂ    酸化物半導体層
４０３ｃ    酸化物半導体層
４０５ａ    導電層
４０５ｂ    導電層
４０５ｃ    導電層
４０６ａ    導電層
４０６ｂ    導電層
４０６ｃ    導電層
４０７ａ    絶縁層
４０７ｂ    絶縁層
４０８ａ    導電層
４０８ｂ    導電層
５０１ａ    導電層
５０１ｂ    導電層
５０４ａ    導電層
５０４ｂ    導電層
１００１ａ    筐体
１００１ｂ    筐体
１００１ｃ    筐体
１００１ｄ    筐体
１００２ａ    表示部
１００２ｂ    表示部
１００２ｃ    表示部
１００２ｄ    表示部
１００３ａ    側面
１００３ｂ    側面
１００３ｃ    側面
１００３ｄ    側面
【図１】
0006005241.tif 000002
【図２】
0006005241.tif 000003
【図３】
0006005241.tif 000004
【図４】
0006005241.tif 000005
【図５】
0006005241.tif 000006
【図６】
0006005241.tif 000007
【図７】
0006005241.tif 000008
【図８】
0006005241.tif 000009
【図９】
0006005241.tif 000010
【図１０】
0006005241.tif 000011
【図１１】
0006005241.tif 000012
【図１２】
0006005241.tif 000013