(57)【特許請求の範囲】
【請求項１】
化合物半導体領域と、
前記化合物半導体領域上で素子領域を画定する素子分離構造と、
前記素子領域に形成されたソース電極及びドレイン電極と、
前記素子領域上に形成され、前記素子分離構造上には非形成である第１の絶縁膜と、
少なくとも前記素子分離構造上に形成され、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記第１の絶縁膜の水素含有量は１％以下であり、前記第２の絶縁膜の水素含有量は１％以上であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１の絶縁膜及び前記第２の絶縁膜は、酸化アルミニウム，酸化ハフニウム，酸窒化アルミニウム，酸化タンタルのうちから選ばれた少なくとも１種を材料とすることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記素子領域において、少なくとも一部が前記第１の絶縁膜上に形成された電極を更に含むことを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記電極は、前記素子領域における前記化合物半導体領域の上方に、前記第１の絶縁膜を介して形成されることを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
前記電極は、前記第１の絶縁膜に形成された開口を通じて、前記素子領域における前記化合物半導体領域と接触することを特徴とする請求項４に記載の化合物半導体装置。
【請求項７】
化合物半導体領域上において、素子分離領域を開口して素子領域を覆う第１の絶縁膜を形成する工程と、
前記素子分離領域に素子分離構造を形成する工程と、
少なくとも前記素子分離構造を覆う、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜を形成する工程と、
前記素子領域にソース電極及びドレイン電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、７００℃以上の温度でアニール処理され、前記第２の絶縁膜よりも少ない水素含有量に調節されることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記第２の絶縁膜は、７００℃以下の温度でアニール処理され、前記第１の絶縁膜よりも多い水素含有量に調節されることを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１の絶縁膜の水素含有量は１％以下であり、前記第２の絶縁膜の水素含有量は１％以上であることを特徴とする請求項７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いたデバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２１９２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体デバイスでは、窒化物半導体層を覆うように絶縁物を堆積し、保護膜を形成することが多い。この保護膜をゲート絶縁膜として用い、いわゆるＭＩＳ型のＨＥＭＴを形成することもある。保護膜を形成する場合、その形成後に高温アニール処理することにより、絶縁膜品質を向上させる。
【０００６】
ところが、高温アニール処理により、保護膜の絶縁膜品質が向上する反面、窒化物半導体デバイスにおけるオフリーク電流が大きくなるという問題が見出された。
図１は、保護膜を形成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるオフリーク電流のドレイン電圧との関係を示す特性図である。保護膜としては、原子層堆積法（ＡＬＤ法）により酸化アルミニウムを材料として形成した。低い処理温度（例えば６００℃）の場合では、オフリーク電流は殆ど問題とならない。これに対して、保護膜の絶縁膜品質が有意に向上する高い処理温度（例えば７２０℃）の場合では、ドレイン電圧の上昇と共にオフリーク電流が大きくなることが判った。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、保護膜を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
化合物半導体装置の一態様は、化合物半導体領域と、前記化合物半導体領域上で素子領域を画定する素子分離構造と、前記素子領域に形成されたソース電極及びドレイン電極と、前記素子領域上に形成され、前記素子分離構造上には非形成である第１の絶縁膜と、少なくとも前記素子分離構造上に形成され、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜とを含む。
【０００９】
化合物半導体装置の製造方法の一態様は、化合物半導体領域上において、素子分離領域を開口して素子領域を覆う第１の絶縁膜を形成する工程と、前記素子分離領域に素子分離構造を形成する工程と、少なくとも前記素子分離構造を覆う、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜を形成する工程と、前記素子領域にソース電極及びドレイン電極を形成する工程とを含む。
【発明の効果】
【００１０】
上記の各態様によれば、保護膜を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高い化合物半導体装置が実現する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図８】図７に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１０】図９に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１２】図１１に引き続き、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１３】比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図である。
【図１４】比較例におけるオフリーク電流のＰＤＡ温度との関係について調べた結果を示す特性図である。
【図１５】２ＤＥＧシート抵抗値のＰＤＡ温度との関係について調べた結果を示す特性図である。
【図１６】保護膜中の水分濃度のアニール温度との関係について調べた結果を示す特性図である。
【図１７】実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、オフリーク電流のドレイン電圧との関係について、比較例との比較に基づいて調べた結果を示す特性図である。
【図１８】第１の実施形態の変形例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１９】図１８に引き続き、第１の実施形態の変形例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図２０】第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図２１】図２０に引き続き、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図２２】第２の実施形態の変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図２３】図２２に引き続き、第２の実施形態の変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図２４】第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップを示す概略平面図である。
【図２５】第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを用いたＨＥＭＴチップのディスクリートパッケージを示す概略平面図である。
【図２６】第３の実施形態によるＰＦＣ回路を示す結線図である。
【図２７】第４の実施形態による電源装置の概略構成を示す結線図である。
【図２８】第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１２】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１３】
（第１の実施形態）
本実施形態では、化合物半導体装置として、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図２〜図１２は、第１の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１４】
先ず、図２に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体領域、ここでは化合物半導体積層構造２を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１５】
化合物半導体積層構造２は、核形成層２ａ、電子走行層２ｂ、中間層（スペーサ層）２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。キャップ層２ｅは３層構造とされており、第１のキャップ２ｅ１、第２のキャップ２ｅ２、第３のキャップ２ｅ３が順次積層されて構成される。
【００１６】
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
Ｓｉ基板１上に、核形成層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅとなる各化合物半導体を順次成長する。核形成層２ａは、Ｓｉ基板１上に、ＡｌＮを例えば０．１μｍ程度の厚みに成長することで形成される。電子走行層２ｂは、ｉ（インテンショナリ・アンドープ）−ＧａＮを例えば３μｍ程度の厚みに成長することで形成される。中間層２ｃは、ｉ−ＡｌＧａＮを例えば５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。キャップ層２ｅは、第１のキャップ２ｅ１としてｎ−ＧａＮを例えば７ｎｍ程度に、第２のキャップ２ｅ２としてＡｌＮを例えば２ｎｍ程度に、第３のキャップ２ｅ３としてｎ−ＧａＮを例えば４ｎｍ程度に成長することで形成される。中間層２ｃは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
【００１７】
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１８】
ＡｌＧａＮ、ＧａＮをｎ型として成長する際、即ち電子供給層２ｄ（ｎ−ＡｌＧａＮ）、第１及び第３のキャップ２ｅ１，２ｅ３（ｎ−ＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮ、ＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００１９】
形成された化合物半導体積層構造２では、電子走行層２ｂの電子供給層２ｄとの界面（正確には、中間層２ｃとの界面。以下、ＧａＮ／ＡｌＧａＮ界面と記す。）には、ＧａＮの格子定数とＡｌＧａＮの格子定数との差に起因した歪みによるピエゾ分極が生じる。このピエゾ分極の効果と、電子走行層２ｂ及び電子供給層２ｄの自発分極の効果とが相俟って、ＧａＮ／ＡｌＧａＮ界面に高い電子濃度の２次元電子ガス（２ＤＥＧ）が発生する。
【００２０】
続いて、図３に示すように、ゲート電極の形成予定部位にリセス２Ａを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定部位に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２１】
このレジストマスクを用いて、電子走行層２ｂの表層がエッチングされるまで、ここでは電子走行層２ｂの界面で発生する２ＤＥＧを分断する程度の深さまで、化合物半導体積層構造２をドライエッチングする。これにより、化合物半導体積層構造２には、エッチングされた電子走行層２ｂの一部が底面に露出するリセス２Ａが形成される。このようにリセス２Ａを形成することにより、いわゆるノーマリ・オフの動作が可能となる。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００２２】
続いて、図４に示すように、Ａｌ2Ｏ3膜３Ａを形成する。
詳細には、リセス２Ａを埋め込むように、化合物半導体積層構造２の全面に例えば酸化アルミニウム（Ａｌ2Ｏ3）を堆積する。Ａｌ2Ｏ3は、例えばＡＬＤ法により、３００℃程度の処理温度で膜厚４０ｎｍ程度に堆積される。Ａｌ2Ｏ3の代わりに、酸化ハフニウム（ＨｆＯ2），酸窒化アルミニウム（ＡｌＯＮ），酸化タンタル（Ｔａ2Ｏ5）のうちから選ばれた少なくとも１種を堆積するようにしても良い。
以上により、化合物半導体積層構造２の全面を覆うＡｌ2Ｏ3膜３Ａが形成される。
【００２３】
続いて、図５に示すように、Ａｌ2Ｏ3膜３Ａを高温アニール処理して、第１の絶縁膜３を形成する。
詳細には、Ａｌ2Ｏ3膜３Ａに、後述する低温アニール処理よりも高い７００℃以上の処理温度、ここでは８５０℃で１分間の高温アニール処理を施す。この高温アニール処理により、Ａｌ2Ｏ3膜３Ａは後述する第２の絶縁膜よりも水素含有量の少ない、優れた絶縁膜品質に改質される。高温アニール処理後のＡｌ2Ｏ3膜３Ａを第１の絶縁膜３とする。第１の絶縁膜３の水素含有量は１％以下、ここでは０．５％程度となる。「水素含有量」とは、単位体積当り(1ｃｍ3)のＡｌ原子の量に対する水素原子の量の比を意味する。昇温脱離分析法（ＴＤＳ法）で評価すると、第１の絶縁膜３の水素濃度は５×１０19／ｃｍ3以下、ここでは１×１０19／ｃｍ3程度となる。
【００２４】
続いて、図６に示すように、第１の絶縁膜３に開口３ａを形成する。
詳細には、先ず、第１の絶縁膜３上にレジストを塗布し、リソグラフィーにより加工する。以上により、第１の絶縁膜３の素子分離領域（素子分離構造の形成予定部位）を露出する開口１０ａを有するレジストマスク１０が形成される。
レジストマスク１０を用いて、第１の絶縁膜３をドライエッチングする。エッチングガスには例えばＳＦ6を用いる。これにより、第１の絶縁膜３の素子分離領域上の部分が除去され、第１の絶縁膜３に当該素子分離領域を露出する開口３ａが形成される。
【００２５】
続いて、図７に示すように、素子分離構造４を形成する。
詳細には、レジストマスク１０を再度用いて、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。注入条件は、Ａｒの加速エネルギーを４０ｋｅＶ程度、ドーズ量を１×１０14／ｃｍ2程度とする。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造４が形成される。素子分離構造４により、化合物半導体積層構造２上で素子領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法等既知の他の方法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスク１０は、ウェット処理又は灰化処理等により除去される。
【００２６】
続いて、図８に示すように、Ａｌ2Ｏ3膜５Ａを形成する。
詳細には、素子分離構造４上を含む化合物半導体積層構造２の全面に例えば酸化アルミニウム（Ａｌ2Ｏ3）を堆積する。Ａｌ2Ｏ3は、例えばＡＬＤ法により、３００℃程度の処理温度で膜厚２０ｎｍ程度に堆積される。Ａｌ2Ｏ3の代わりに、酸化ハフニウム（ＨｆＯ2），酸窒化アルミニウム（ＡｌＯＮ），酸化タンタル（Ｔａ2Ｏ5）のうちから選ばれた少なくとも１種を、例えばＡＬＤ法により堆積するようにしても良い。
以上により、素子分離構造４上を含む化合物半導体積層構造２の全面を覆うＡｌ2Ｏ3膜５Ａが形成される。
【００２７】
続いて、図９に示すように、Ａｌ2Ｏ3膜５Ａを低温アニール処理して、第２の絶縁膜５を形成する。
詳細には、Ａｌ2Ｏ3膜５Ａに、上述した高温アニール処理よりも高い７００℃以下の処理温度、ここでは６００℃で１分間の高温アニール処理を施す。この低温アニール処理により、Ａｌ2Ｏ3膜５Ａは上述した第１の絶縁膜よりも水素含有量の多いＡｌ2Ｏ3となる。低温アニール処理後のＡｌ2Ｏ3膜５Ａを第２の絶縁膜５とする。第２の絶縁膜５の水素含有量は、第１の絶縁膜３よりも多い１％以上、ここでは１０％程度となる。昇温脱離分析法（ＴＤＳ法）で評価すると、第２の絶縁膜５の水素濃度は５×１０19／ｃｍ3以上、ここでは５×１０19／ｃｍ3程度となる。
【００２８】
続いて、図１０に示すように、ソース電極６及びドレイン電極７を形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の各形成予定部位に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２９】
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅをドライエッチングする。これにより、キャップ層２ｅには、電子供給層２ｄの表面のソース電極及びドレイン電極の各形成予定部位を露出する電極用リセス２Ｂ，２Ｃが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。なお、電極用リセス２Ｂ，２Ｃは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降の所定深さまでエッチングして形成しても良い。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００３０】
次に、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス２Ｂ，２Ｃを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により電極用リセス２Ｂ，２Ｃ内を含むレジストマスク上に堆積する。Ｔａの厚みは３０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、キャップ層２ｅの電極用リセス２Ｂ，２Ｃを電極材料の一部で埋め込むソース電極６及びドレイン電極７が形成される。
【００３１】
続いて、図１１に示すように、ゲート電極の形成予定部位に電極用リセス８を形成する。
詳細には、先ず、第２の絶縁膜５上を含む全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定部位に相当する第２の絶縁膜５の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３２】
このレジストマスクを用いて、第１の絶縁膜３が底部で所期の厚みに残存するように、リセス２Ａにおける第２の絶縁膜５及び第１の絶縁膜３をドライエッチングする。これにより、リセス２Ａにおける第１の絶縁膜３及び第２の絶縁膜５には、底部で所期の厚みの第１の絶縁膜３が残存する電極用リセス８が形成される。この底部の第１の絶縁膜３がゲート絶縁膜として機能する。ドライエッチングには、ＳＦ6をエッチングガスとして用いる。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００３３】
続いて、図１２に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電極用リセス８を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３４】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、電極用リセス８を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス８内を埋め込み、第２の絶縁膜５上に突出するゲート電極９が形成される。ゲート電極９下の第１の絶縁膜３がゲート絶縁膜となる。
【００３５】
しかる後、ソース電極６、ドレイン電極７、ゲート電極９と接続される配線の形成等の諸工程を経て、本実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３６】
ここで、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図１３は、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図である。図１３では、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については同符号を付す。
【００３７】
比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、本実施形態における第１の絶縁膜３及び第２の絶縁膜５を形成する代わりに、保護膜１５を形成したものである。その他の構成については本実施形態と同様であるため、図１３では図１２と同一の符号を付している。保護膜１０は、素子表面を保護すべく、化合物半導体積層構造２の全面（素子分離構造４上も含む）に形成されている。
【００３８】
保護膜１５を形成した比較例では、図１３において矢印Ａで示すように、素子分離構造４において、隣接するＡｌＧａＮ／ＧａＮ・ＨＥＭＴでドレイン電極７とソース電極８との間で素子分離構造４にオフリーク電流が流れる。
本実施形態では、オフリーク電流の保護膜１５との関係に着目する。図１４は、比較例におけるオフリーク電流のＰＤＡ温度との関係について調べた結果を示す特性図である。ＰＤＡ（Post Deposition Anneal）温度とは、保護膜を形成した後のアニール処理の温度を表す。図１４では、保護膜１５を有する比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて４種のサンプルを作製した。これらのサンプルは、ＡＬＤ法によりＡｌ2Ｏ3膜を形成した後、６００℃、７００℃、７２０℃、７５０℃の各々の処理温度で１分間のアニール処理を施して形成されたものである。各サンプルを順にサンプル１〜４とする。
【００３９】
図１４のように、サンプル１では、オフリーク電流は問題とならない程度に低い値を示した。これに対して、サンプル２，３，４では、オフリーク電流は大きな値を示した。このように、オフリーク電流はＰＤＡ温度と明確な相関があることが判明した。
【００４０】
図１４の結果を踏まえ、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて発生する２ＤＥＧ量のＰＤＡ温度との関係について調べた。２ＤＥＧ量は、シート抵抗値が低いほど、その発生量は多い。
図１５は、２ＤＥＧシート抵抗値のＰＤＡ温度との関係について調べた結果を示す特性図である。図中の破線は、化合物半導体積層構造２をエピタキシャル成長した段階における２ＤＥＧシート抵抗値を示す。図１５では、保護膜１５を有する比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて４種のサンプルを作製した。これらのサンプルは、ＡＬＤ法によりＡｌ2Ｏ3膜を形成した後、６００℃、７００℃、７５０℃、８００℃の各々の処理温度で１分間のアニール処理を施して形成されたものである。各サンプルを順にサンプル１〜４とする。
【００４１】
図１５のように、サンプル１では、２ＤＥＧシート抵抗値は化合物半導体積層構造２の成長時に近い値を示し、２ＤＥＧ量が所期の値に近いことを表している。これに対して、サンプル２，３，４では、２ＤＥＧシート抵抗値は低く、２ＤＥＧ量が所期の値よりも多いことを表している。このように７００℃以上の処理温度で保護膜をアニール処理すると２ＤＥＧ量が増加するのは、高温アニール処理により、素子分離構造の表面におけるエネルギーバンドが低下するためと考えられる。
【００４２】
図１５の結果に基づいて、素子分離構造の表面におけるエネルギーバンド低下が、アニール処理による保護膜中の水素含有量（水分含有量）の変化に起因すると推察し、保護膜中の水分濃度のアニール温度との関係について調べた。その結果を図１６に示す。図示のように、アニール処理を施さない保護膜の水分含有量に対して、アニール処理の温度を高くするほど水分含有量が減少し、アニール処理の温度を７００℃及び８００℃とした場合では、保護膜中の水分は完全に除去される。
【００４３】
本実施形態では、上述のように、素子領域上には、絶縁膜品質の高い、即ち高温アニール処理を施した第１の絶縁膜３を保護膜として形成する。その一方で、素子分離構造４上には、第１の絶縁膜３を形成せず、その代わりに第１の絶縁膜２よりも水素含有量の多い、即ち低温アニール処理を施した第２の絶縁膜５を形成する。
【００４４】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、オフリーク電流のドレイン電圧との関係について、比較例との比較に基づいて調べた。測定結果を図１７に示す。図１７では、比較例は、図１３で保護膜１５を７００℃で高温アニール処理して形成してなるＡｌＧａＮ／ＧａＮ・ＨＥＭＴである。図示のように、比較例では、オフリーク電流は、ドレイン電圧が０Ｖ〜４００Ｖの全測定範囲に亘って高値を示し、ドレイン電圧が増大するほど増加を示した。これに対して本実施形態では、オフリーク電流は、ドレイン電圧が０Ｖ〜４００Ｖの全測定範囲に亘って殆ど変化のない低値を示した。本実施形態では、素子領域の保護膜である第１の絶縁膜３は水素を含有しないため、安定なトランジスタ動作を示すも、素子分離構造４で表面リークパスが形成されず、オフリーク電流が大幅に改善されることが判った。本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、オフリーク電流の改善により、トランジスタ信頼性も向上し、４００Ｖのドレイン電圧で２００℃の高温通電において１×１０6時間の平均寿命が確認された。
【００４５】
以上説明したように、本実施形態によれば、ゲート絶縁膜としても機能する保護膜（第１の絶縁膜３）を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４６】
上記では、第１及び第２の絶縁膜としてＡｌ2Ｏ3を堆積する場合を例示した。第１及び第２の絶縁膜としてＡｌ2Ｏ3の代わりにＨｆＯ2を形成する場合には、例えば以下のようにする。原子層デポジション（ＡＬＤ）法等によりＨｆＯ2膜を形成し、このＨｆＯ2膜に７００℃で１分間の高温アニール処理を施して第１の絶縁膜を形成する。同様に、ＡＬＤ法等によりＨｆＯ2膜を形成し、このＨｆＯ2膜に５００℃で１分間の高温アニール処理を施して第２の絶縁膜を形成する。
【００４７】
第１及び第２の絶縁膜としてＡｌ2Ｏ3の代わりにＡｌＯＮを形成する場合には、例えば以下のようにする。ＡＬＤ法等によりＡｌＯＮ膜を形成し、このＡｌＯＮ膜に７５０℃で１分間の高温アニール処理を施して第１の絶縁膜を形成する。同様に、ＡＬＤ法等によりＡｌＯＮ膜を形成し、このＡｌＯＮ膜に６００℃で１分間の高温アニール処理を施して第２の絶縁膜を形成する。ＡｌＯＮからなる第１及び第２の絶縁膜を有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、Ａｌ2Ｏ3からなる第１及び第２の絶縁膜を有するＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に低いオフリーク電流を示すも、高いオン電流を実現することができた（図１３の比較例の１．５倍程度）。これは、ＡｌＯＮからなる第１及び第２の絶縁膜がトラップの少ない膜に形成され、電子をトラップする深い準位が減少したためである。このように、オン抵抗上昇を抑える副次的効果も確認された。
【００４８】
第１及び第２の絶縁膜としてＡｌ2Ｏ3の代わりにＴａ2Ｏ5を形成する場合には、例えば以下のようにする。スパッタ法等によりＴａ2Ｏ5膜を形成し、このＴａ2Ｏ5膜に６００℃で１分間の高温アニール処理を施して第１の絶縁膜を形成する。同様に、スパッタ法等によりＴａ2Ｏ5膜を形成し、このＴａ2Ｏ5膜に３００℃で１分間の高温アニール処理を施して第２の絶縁膜を形成する。
【００４９】
（変形例）
ここで、本実施形態の変形例について説明する。本実施形態では、製造プロセスの工程削減を考慮して、素子領域上の第２の絶縁膜５を残存させたが、この素子領域上の第２の絶縁膜５を除去しても良い。
図１８及び図１９は、第１の実施形態の変形例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００５０】
本変形例では、先ず第１の実施形態と同様に、図２〜図９の諸工程を実行する。
続いて、図１８に示すように、素子領域上の第２の絶縁膜５を除去する。
詳細には、リソグラフィーにより、第２の絶縁膜５の素子分離構造４上の部分のみを覆うレジストマスクを形成する。このレジストマスクを用いて第２の絶縁膜５を、所定のエッチング液を用いてウェットエッチングする。以上により、素子領域上の第２の絶縁膜５が除去され、第２の絶縁膜５は素子分離構造４上のみに残存する。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００５１】
その後、図１９に示すように、第１の実施形態と同様に、図１０〜図１２の諸工程を実行し、ソース電極６、ドレイン電極７、ゲート電極９を形成する。
しかる後、ソース電極６、ドレイン電極７、ゲート電極９と接続される配線の形成等の諸工程を経て、本変形例によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５２】
本変形例によれば、ゲート絶縁膜としても機能する保護膜（第１の絶縁膜３）を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５３】
（第２の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図２０及び図２１は、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００５４】
本実施形態では、先ず第１の実施形態と同様に、図２〜図１０の諸工程を実行する。
続いて、図２０に示すように、ゲート電極の形成予定部位に電極用リセス１１を形成する。
詳細には、先ず、第２の絶縁膜５上を含む全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定部位に相当する第２の絶縁膜５の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５５】
このレジストマスクを用いて、リセス２Ａの底面の電子走行層２ｂが露出するまで、リセス２Ａにおける第２の絶縁膜５及び第１の絶縁膜３をドライエッチングする。これにより、リセス２Ａにおける第１の絶縁膜３及び第２の絶縁膜５には、底部で電子走行層２ｂが露出する電極用リセス１１が形成される。ドライエッチングには、Ｃｌ2をエッチングガスとして用いる。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００５６】
続いて、図２１に示すように、ゲート電極１２を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電極用リセス１１を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５７】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、電極用リセス１１を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス１１内を埋め込み、第２の絶縁膜５上に突出するゲート電極１２が形成される。ゲート電極１２は、電子走行層２ｂとショットキー接触する。
【００５８】
しかる後、ソース電極６、ドレイン電極７、ゲート電極１２と接続される配線の形成等の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５９】
以上説明したように、本実施形態によれば、化合物半導体積層構造２の保護膜である第１の絶縁膜３を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６０】
（変形例）
ここで、本実施形態の変形例について説明する。本実施形態では、電極用リセス１１の形成に先立って電極用リセス２Ａを形成し、化合物半導体積層構造２の保護膜となる第１の絶縁膜３を埋め込む構成を採ったが、電極用リセス２Ａを形成しなくしても良い。
図２２及び図２３は、第２の実施形態の変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、第１及び第２の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００６１】
本変形例では、先ず第１の実施形態と同様に、図２の工程の後、図３の工程を行わず、図４〜図１０の諸工程を実行する。
続いて、図２２に示すように、ゲート電極の形成予定部位に電極用リセス１３を形成する。
詳細には、先ず、第２の絶縁膜５上を含む全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定部位に相当する第２の絶縁膜５の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００６２】
このレジストマスクを用いて、化合物半導体積層構造２の表面（キャップ層２ｅの表面）が露出するまで、第２の絶縁膜５及び第１の絶縁膜３をドライエッチングする。これにより、第１の絶縁膜３及び第２の絶縁膜５には、底部でキャップ層２ｅの表面が露出する電極用リセス１２が形成される。ドライエッチングには、ＳＦ6をエッチングガスとして用いる。
レジストマスクは、ウェット処理又は灰化処理等により除去される。
【００６３】
続いて、図２３に示すように、ゲート電極１４を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電極用リセス１３を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００６４】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、電極用リセス１１を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス１３内を埋め込み、第２の絶縁膜５上に突出するゲート電極１４が形成される。ゲート電極１４は、キャップ層２ｅとショットキー接触する。
【００６５】
しかる後、ソース電極６、ドレイン電極７、ゲート電極１４と接続される配線の形成等の諸工程を経て、本変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６６】
以上説明したように、本変形例によれば、化合物半導体積層構造２の保護膜である第１の絶縁膜３を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６７】
第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、いわゆるディスクリートパッケージに適用される。
このディスクリートパッケージでは、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップが搭載される。以下、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴのチップ（以下、ＨＥＭＴチップと言う）のディスクリートパッケージについて例示する。
【００６８】
ＨＥＭＴチップの概略構成を図２４に示す。
ＨＥＭＴチップ１００では、その表面に、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴのトランジスタ領域１０１と、ドレイン電極が接続されたドレインパッド１０２と、ゲート電極が接続されたゲートパッド１０３と、ソース電極が接続されたソースパッド１０４とが設けられている。
【００６９】
図２５は、ディスクリートパッケージを示す概略平面図である。
ディスクリートパッケージを作製するには、先ず、ＨＥＭＴチップ１００を、ハンダ等のダイアタッチ剤１１１を用いてリードフレーム１１２に固定する。リードフレーム１１２にはドレインリード１１２ａが一体形成されており、ゲートリード１１２ｂ及びソースリード１１２ｃがリードフレーム１１２と別体として離間して配置される。
【００７０】
続いて、Ａｌワイヤ１１３を用いたボンディングにより、ドレインパッド１０２とドレインリード１１２ａ、ゲートパッド１０３とゲートリード１１２ｂ、ソースパッド１０４とソースリード１１２ｃをそれぞれ電気的に接続する。
その後、モールド樹脂１１４を用いて、トランスファーモールド法によりＨＥＭＴチップ１００を樹脂封止し、リードフレーム１１２を切り離す。以上により、ディスクリートパッケージが形成される。
【００７１】
（第３の実施形態）
本実施形態では、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路を開示する。
図２６は、ＰＦＣ回路を示す結線図である。
【００７２】
ＰＦＣ回路２０は、スイッチ素子（トランジスタ）２１と、ダイオード２２と、チョークコイル２３と、コンデンサ２４，２５と、ダイオードブリッジ２６と、交流電源（ＡＣ）２７とを備えて構成される。スイッチ素子２１に、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが適用される。
【００７３】
ＰＦＣ回路２０では、スイッチ素子２１のドレイン電極と、ダイオード２２のアノード端子及びチョークコイル２３の一端子とが接続される。スイッチ素子２１のソース電極と、コンデンサ２４の一端子及びコンデンサ２５の一端子とが接続される。コンデンサ２４の他端子とチョークコイル２３の他端子とが接続される。コンデンサ２５の他端子とダイオード２２のカソード端子とが接続される。コンデンサ２４の両端子間には、ダイオードブリッジ２６を介してＡＣ２７が接続される。コンデンサ２５の両端子間には、直流電源（ＤＣ）が接続される。なお、スイッチ素子２１には不図示のＰＦＣコントローラが接続される。
【００７４】
ＰＦＣ回路３０について、図１３に示す比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えたＰＦＣ回路との比較に基づいて、その動作効率について調べた。比較例のＰＦＣ回路及びＰＦＣ回路３０について、入力電圧を２００Ｖ、出力電圧を４８Ｖとして、１００ｋＨｚで動作させた。その結果、比較例のＰＦＣ回路では効率が９５％程度であった。これに対してＰＦＣ回路３０では、効率が９７．５％程度であり、損失が半減することが確認された。
【００７５】
本実施形態では、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴをＰＦＣ回路２０に適用する。これにより、信頼性の高いＰＦＣ回路３０が実現する。
【００７６】
（第４の実施形態）
本実施形態では、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図２７は、第４の実施形態による電源装置の概略構成を示す結線図である。
【００７７】
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、第３の実施形態によるＰＦＣ回路２０と、ＰＦＣ回路２０のコンデンサ２５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路３０とを有している。フルブリッジインバータ回路３０は、複数（ここでは４つ）のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄを備えて構成される。
二次側回路３２は、複数（ここでは３つ）のスイッチ素子３５ａ，３５ｂ，３５ｃを備えて構成される。
【００７８】
本実施形態では、一次側回路３１を構成するＰＦＣ回路が第３の実施形態によるＰＦＣ回路２０であると共に、フルブリッジインバータ回路３０のスイッチ素子３４ａ，３４ｂ，３４ｃ，３４ｄが、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチ素子３５ａ，３５ｂ，３５ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００７９】
本実施形態では、第３の実施形態によるＰＦＣ回路２０と、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとを、高圧回路である一次側回路３１に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
【００８０】
（第５の実施形態）
本実施形態では、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図２８は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【００８１】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態、変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図２８では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
【００８２】
本実施形態では、第１、第２の実施形態及びこれらの変形例のうちから選ばれた１種によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００８３】
（他の実施形態）
第１、第２の実施形態及びこれらの変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００８４】
・その他の装置例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１、第２の実施形態及びこれらの変形例では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層の第１及び第３のキャップがｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００８５】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、保護膜（第１の絶縁膜）を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８６】
・その他の装置例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１、第２の実施形態及びこれらの変形例では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層の第１及び第３のキャップがｎ−ＧａＮで形成される。
【００８７】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、保護膜（第１の絶縁膜）を優れた絶縁膜品質に形成するも、オフリーク電流の発生を確実に抑止して電源オフ時の損失を抑えることを可能とする、信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８８】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００８９】
（付記１）化合物半導体領域と、
前記化合物半導体領域上で素子領域を画定する素子分離構造と、
前記素子領域上に形成され、前記素子分離構造上には非形成である第１の絶縁膜と、
少なくとも前記素子分離構造上に形成され、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜と
を含むことを特徴とする化合物半導体装置。
【００９０】
（付記２）前記第１の絶縁膜の水素含有量は１％以下であり、前記第２の絶縁膜の水素含有量は１％以上であることを特徴とする付記１に記載の化合物半導体装置。
【００９１】
（付記３）前記第１の絶縁膜及び前記第２の絶縁膜は、酸化アルミニウム，酸化ハフニウム，酸窒化アルミニウム，酸化タンタルのうちから選ばれた少なくとも１種を材料とすることを特徴とする付記１又は２に記載の化合物半導体装置。
【００９２】
（付記４）前記素子領域において、少なくとも一部が前記第１の絶縁膜上に形成された電極を更に含むことを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【００９３】
（付記５）前記電極は、前記素子領域における前記化合物半導体領域の上方に、前記第１の絶縁膜を介して形成されることを特徴とする付記４に記載の化合物半導体装置。
【００９４】
（付記６）前記電極は、前記第１の絶縁膜に形成された開口を通じて、前記素子領域における前記化合物半導体領域と接触することを特徴とする付記４に記載の化合物半導体装置。
【００９５】
（付記７）化合物半導体領域上において、素子分離領域を開口して素子領域を覆う第１の絶縁膜を形成する工程と、
前記素子分離領域に素子分離構造を形成する工程と、
少なくとも前記素子分離構造を覆う、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００９６】
（付記８）前記第１の絶縁膜は、７００℃以上の温度でアニール処理され、前記第２の絶縁膜よりも少ない水素含有量に調節されることを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００９７】
（付記９）前記第２の絶縁膜は、７００℃以下の温度でアニール処理され、前記第１の絶縁膜よりも多い水素含有量に調節されることを特徴とする付記７又は８に記載の化合物半導体装置の製造方法。
【００９８】
（付記１０）前記第１の絶縁膜の水素含有量は１％以下であり、前記第２の絶縁膜の水素含有量は１％以上であることを特徴とする付記７〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【００９９】
（付記１１）前記第１の絶縁膜及び前記第２の絶縁膜は、酸化アルミニウム，酸化ハフニウム，酸窒化アルミニウム，酸化タンタルのうちから選ばれた少なくとも１種を材料とすることを特徴とする付記７〜１０のいずれか１項に記載の化合物半導体装置の製造方法。
【０１００】
（付記１２）前記素子領域において、少なくとも一部が前記第１の絶縁膜上に存する電極を形成する工程を更に含むことを特徴とする付記７〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０１】
（付記１３）前記電極は、前記素子領域における前記化合物半導体領域の上方に、前記第１の絶縁膜を介して形成されることを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【０１０２】
（付記１４）前記電極は、前記第１の絶縁膜に形成された開口を通じて、前記素子領域における前記化合物半導体領域と接触することを特徴とする付記１２に記載の化合物半導体装置の製造方法。
【０１０３】
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体領域と、
前記化合物半導体領域上で素子領域を画定する素子分離構造と、
前記素子領域上に形成され、前記素子分離構造上には非形成である第１の絶縁膜と、
少なくとも前記素子分離構造上に形成され、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜と
を含むことを特徴とする電源装置。
【０１０４】
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体領域と、
前記化合物半導体領域上で素子領域を画定する素子分離構造と、
前記素子領域上に形成され、前記素子分離構造上には非形成である第１の絶縁膜と、
少なくとも前記素子分離構造上に形成され、前記第１の絶縁膜よりも水素含有量の多い第２の絶縁膜と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【０１０５】
１  Ｓｉ基板
２  化合物半導体積層構造
２ａ  核形成層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
２ｅ１  第１のキャップ
２ｅ２  第２のキャップ
２ｅ３  第３のキャップ
２Ａ  リセス
２Ｂ，２Ｃ，８，１１，１３  電極用リセス
３  第１の絶縁膜
３Ａ，５Ａ  Ａｌ2Ｏ3膜
３ａ，１０ａ  開口
４  素子分離構造
５  第２の絶縁膜
６  ソース電極
７  ドレイン電極
９，１２，１４  ゲート電極
１０  レジストマスク
１５  保護膜
２０  ＰＦＣ回路
２１，３４ａ，３４ｂ，３４ｃ，３４ｄ，３５ａ，３５ｂ，３５ｃ  スイッチ素子
２２  ダイオード
２３  チョークコイル
２４，２５  コンデンサ
２６  ダイオードブリッジ
３０  フルブリッジインバータ回路
３１  一次側回路
３２  二次側回路
３３  トランス
４１  ディジタル・プレディストーション回路
４２ａ，４２ｂ  ミキサー
４３  パワーアンプ
１００  ＨＥＭＴチップ
１０１  トランジスタ領域
１０２  ドレインパッド
１０３  ゲートパッド
１０４  ソースパッド
１１１  ダイアタッチ剤
１１２  リードフレーム
１１２ａ  ドレインリード
１１２ｂ  ゲートリード
１１２ｃ  ソースリード
１１３  Ａｌワイヤ
１１４  モールド樹脂
【図１】
0005888064.tif 000002
【図２】
0005888064.tif 000003
【図３】
0005888064.tif 000004
【図４】
0005888064.tif 000005
【図５】
0005888064.tif 000006
【図６】
0005888064.tif 000007
【図７】
0005888064.tif 000008
【図８】
0005888064.tif 000009
【図９】
0005888064.tif 000010
【図１０】
0005888064.tif 000011
【図１１】
0005888064.tif 000012
【図１２】
0005888064.tif 000013
【図１３】
0005888064.tif 000014
【図１４】
0005888064.tif 000015
【図１５】
0005888064.tif 000016
【図１６】
0005888064.tif 000017
【図１７】
0005888064.tif 000018
【図１８】
0005888064.tif 000019
【図１９】
0005888064.tif 000020
【図２０】
0005888064.tif 000021
【図２１】
0005888064.tif 000022
【図２２】
0005888064.tif 000023
【図２３】
0005888064.tif 000024
【図２４】
0005888064.tif 000025
【図２５】
0005888064.tif 000026
【図２６】
0005888064.tif 000027
【図２７】
0005888064.tif 000028
【図２８】
0005888064.tif 000029