(57)【特許請求の範囲】
【請求項１】
電源を供給する電源部と、
前記電源部から電源が供給される処理部と、
電源投入時にコンフィギュレーションを行うプログラマブルデバイスと、
所定の条件に基づいて電源供給制御を実行するＣＰＵと、を備え、
前記ＣＰＵは、第１の条件が成立した後に前記処理部への通電を停止し前記ＣＰＵをスリープ状態に移行させる第１段階と、第２の条件が成立した後に前記処理部及び前記プログラマブルデバイスへの通電を停止し、スリープ状態に移行させる第２段階と、を含む前記電源供給制御を実行し、
前記第１の条件が成立した後前記第１段階に移行させるまでの移行時間、及び、前記第２の条件が成立した後前記第２段階に移行させるまでの移行時間を変更可能であり、
前記ＣＰＵのスリープ状態は、前記ＣＰＵへの間欠的な通電もしくは前記ＣＰＵの一部のモジュールに対する通電を行う状態であることを特徴とする媒体処理装置。
【請求項２】
前記第２段階から通常動作状態への復帰にかかる時間は、前記第１段階から通常動作状態への復帰にかかる時間より長い、請求項１記載の媒体処理装置。
【請求項３】
外部の装置に接続可能なインターフェース部を備え、
前記ＣＰＵは、前記所定の条件が成立した後前記スリープ状態に移行させるまでの移行時間を、前記インターフェース部から受信したコマンドに従って変更する請求項１または２に記載の媒体処理装置。
【請求項４】
前記ＣＰＵは、前記第１の条件が成立した後に、前記処理部への通電を停止する段階を実行し、その後所定時間が経過した後に、前記ＣＰＵをスリープ状態に移行させる請求項１から３のいずれか１項に記載の媒体処理装置。
【請求項５】
前記処理部は、前記プログラマブルデバイスの制御に従って動作して媒体を処理する処理手段である請求項４に記載の媒体処理装置。
【請求項６】
所定の条件に基づいて、ＣＰＵの制御により、コンフィギュレーションを行うプログラマブルデバイスと電源部から電源が供給される処理部とをスリープ状態に移行させる電源供給制御を実行し、
前記電源供給制御において、前記ＣＰＵは、第１の条件が成立した後に前記処理部への通電を停止し、前記ＣＰＵを前記ＣＰＵへの間欠的な通電もしくは前記ＣＰＵの一部のモジュールに対する通電を行うスリープ状態に移行させる第１段階と、第２の条件が成立した後に前記処理部及び前記プログラマブルデバイスへの通電を停止し前記ＣＰＵをスリープ状態に移行させる第２段階と、を実行し、
前記第１の条件が成立した後前記第１段階に移行させるまでの移行時間、及び、前記第２の条件が成立した後前記第２段階に移行させるまでの移行時間を変更することを特徴とする媒体処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、媒体処理装置、及び、媒体処理装置の制御方法に関する。
【背景技術】
【０００２】
従来、印刷用紙等の処理対象媒体を処理するプリンター等の媒体処理装置において、アイドル時の消費電力を抑制するために、いわゆるスリープモード等、システムコントローラーを含む各部への通電を停止する動作モードに移行するものが知られている（例えば、特許文献１参照）。この種の媒体処理装置は、システムコントローラー等への通電を停止した状態で、外部のホストコンピューターから要求を受け取ると、システムコントローラー等への通電を開始して通常の動作モードに復帰する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−９４９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、上記の媒体処理装置のような装置のコントローラーとして、ＦＰＧＡ（Field-Programmable Gate Array）等のプログラマブルロジックデバイス（ＰＬＤ：Programmable Logic Device）が採用されることが少なくない。多くのプログラマブルロジックデバイスは、起動時にＲＯＭからプログラムやデータをロードして、ＰＬＤ等の回路データをセットするコンフィギュレーションを行う必要がある。この回路データは揮発的に記憶されているため、ＰＬＤへの電源供給を停止した場合には消えてしまい、電源供給復帰後に再度コンフィギュレーションが必要であり、このコンフィギュレーションが完了するまでの待ち時間が発生し、通常の動作モードへの復帰に時間がかかり、利便性を損なう可能性があるという問題があった。
本発明は、上述した事情に鑑みてなされたものであり、ＰＬＤ等のコンフィギュレーションを要するプログラマブルなデバイス（プログラマブルデバイス）を備えた媒体処理装置において、利便性を損なうことなく、消費電力を抑制できるようにすることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の媒体処理装置は、電源を供給する電源部と、前記電源部から電源が供給される処理部と、電源投入時にコンフィギュレーションを行うプログラマブルデバイスと、所定の条件に基づいて、前記プログラマブルデバイスおよび前記処理部をスリープ状態に移行させる電源供給制御を実行し、前記所定の条件が成立した後前記プログラマブルデバイスをスリープ状態に移行させるまでの移行時間を変更可能にするＣＰＵと、を有することを特徴とする。
また、本発明は、上記媒体処理装置において、前記ＣＰＵは、前記プログラマブルデバイスをスリープ状態とするとき前記プログラマブルデバイスへの電源の供給を停止し、前記処理部を、前記スリープ状態とする。
また、本発明は、上記媒体処理装置において、外部の装置に接続可能なインターフェース部を備え、前記ＣＰＵは、前記所定の条件が成立した後前記スリープ状態に移行させるまでの移行時間を、前記インターフェース部から受信したコマンドに従って変更する。
また、本発明は、上記媒体処理装置において、前記ＣＰＵは、前記処理部を前記スリープ状態にする第１段階と、前記プログラマブルデバイスを前記スリープ状態にする第２段階とを含む電源供給制御を実行する。
また、本発明は、上記媒体処理装置において、前記処理部は、前記プログラマブルデバイスの制御に従って動作して媒体を処理する処理手段である。
また、上記目的を達成するために、本発明の媒体処理装置の制御方法は、所定の条件に基づいて、コンフィギュレーションを行うプログラマブルデバイスと電源部から電源が供給される処理部とをスリープ状態に移行させる電源供給制御を実行し、前記所定の条件が成立した後前記プログラマブルデバイスをスリープ状態に移行させるまでの移行時間を変更することを特徴とする。
上記目的を達成するために、本発明は、複数の制御デバイスを備える媒体処理装置であって、少なくとも一つの前記制御デバイスは、ＣＰＵ（Central Processing Unit）で構成され、少なくとも一つの前記制御デバイスは、少なくとも電源投入時にコンフィギュレーションを要するプログラマブルデバイスで構成され、前記ＣＰＵは、所定の条件に基づいて、前記プログラマブルデバイスと、それ以外の前記ＣＰＵを含む前記制御デバイスとを段階的にスリープ状態に移行させる電源供給制御を実行し、少なくとも、前記電源供給制御で前記所定の条件が成立した後前記プログラマブルデバイスをスリープ状態に移行させるまでの移行時間を変更可能に構成されたこと、を特徴とする。
本発明によれば、外部の装置から所定時間データの受信がない、媒体処理動作が終了してから所定時間経過したなど、所定の条件に基づいて制御デバイスをスリープ状態にすることでアイドル時の消費電力を抑制することができ、また、コンフィギュレーションを要するプログラマブルデバイスと、それ以外の制御デバイスとを段階的にスリープ状態に移行させるので、例えばプログラマブルデバイスを、それ以外のＣＰＵなどの制御デバイスよりも遅れてスリープ状態に移行させることで、プログラマブルデバイスがスリープ状態に至る前に外部の装置からデータの受信があるようにするなどの事象が発生する確率を上げて、プログラマブルデバイスのスリープ状態への移行頻度を低下させることができる。これにより、プログラマブルデバイスの復帰時のコンフィギュレーションに要する待ち時間の発生を減らし、装置全体としてのスリープ状態からの復帰を高速化することができ、利便性を損なうことなく消費電力を抑制できる。
【０００６】
また、本発明は、前記ＣＰＵは、前記電源供給制御において、前記プログラマブルデバイスに対する前記スリープ状態は電源の供給を停止する状態とし、前記プログラマブルデバイス以外の前記ＣＰＵを含む前記制御デバイスを、前記スリープ状態とし、或いは、前記制御デバイスの一部のモジュールにのみ電源を供給する、ことを特徴とする。
本発明によれば、プログラマブルデバイスに対するスリープ状態として電源供給を停止させ、それ以外のＣＰＵを含む制御デバイスには間欠的な電源供給または一部のモジュールに対する電源供給を行うことでスリープ状態とする。ＣＰＵなどの制御デバイスがスリープ状態から復帰した後、プログラマブルデバイスの復帰を制御することが可能となる。また、段階的に、プログラマブルデバイスに対してはスリープ状態として電源供給を停止するので、消費電力を抑制できる。
【０００７】
また、本発明は、上記媒体処理装置において、外部の装置に接続可能なインターフェース部を備え、前記ＣＰＵは、前記電源供給制御で前記プログラマブルデバイスを前記所定の条件が成立した後前記スリープ状態に移行させるまでの移行時間を、前記インターフェース部から受信したコマンドに従って変更することを特徴とする。
本発明によれば、外部の装置からのコマンドを受信することによって、プログラマブルデバイスを所定条件が成立した後スリープ状態に移行させるまでの移行時間を設定できるので、スリープ状態に至る頻度、すなわちプログラマブルデバイスのコンフィギュレーションの発生頻度を容易に調整できる。これにより、消費電力の抑制効果とスリープ状態からの復帰に要する時間とのバランスを、媒体処理装置の使用状況に合わせて容易に最適化でき、利便性の向上を図ることができる。
【０００８】
また、本発明は、上記媒体処理装置において、前記ＣＰＵは、前記電源供給制御において、前記プログラマブルデバイス以外の前記ＣＰＵを含む前記制御デバイスを前記スリープ状態にする第１段階と、さらに前記プログラマブルデバイスを前記スリープ状態にする第２段階とを含む複数の段階に移行させることを特徴とする。
本発明によれば、プログラマブルデバイスをスリープ状態に移行させる段階が、それ以外の制御デバイスをスリープ状態に移行させる段階と明確に分離されるように制御される。これにより、ＣＰＵのスリープ状態への移行条件（移行時間等）と独立して異なる移行条件（移行時間等）を設定でき、コンフィギュレーションの発生頻度を適切に調整できる。
【０００９】
また、本発明は、上記媒体処理装置において、前記ＣＰＵは、処理対象の媒体を処理する複数の処理手段を備え、少なくともいずれかの前記処理手段は前記プログラマブルデバイスの制御に従って動作するよう構成され、前記電源供給制御において、前記第１段階の前に、前記処理手段に対する電源供給を停止する段階に移行し、その後に前記第１段階に移行させることを特徴とする。
本発明によれば、プログラマブルデバイスをスリープ状態に移行させる段階と、それ以外の制御デバイスをスリープ状態に移行させる段階とに加え、媒体に対し、搬送する搬送手段、搬送された媒体に担持された情報を読み取る読取手段、搬送された媒体に印刷等の記録をする記録手段等の処理手段への電源供給を停止する段階を設けたことで、処理手段の有するモーターのホールド電流など待機時の消費電流が大きく電源供給停止後の復帰に時間が掛からない処理手段を優先して電源供給を停止することができ、消費電力のより一層の抑制を図ることができ、また、プログラマブルデバイスのコンフィギュレーションの発生頻度を適切に調整できる。
【００１０】
また、上記目的を達成するために、本発明は、少なくとも電源投入時にコンフィギュレーションを要するプログラマブルデバイスと、それ以外のＣＰＵとを含む複数の制御デバイスを備えた媒体処理装置の制御方法であって、所定の条件に基づいて、前記プログラマブルデバイスと、それ以外の前記ＣＰＵを含む前記制御デバイスとを段階的にスリープ状態に移行させる電源供給制御を実行し、少なくとも、前記電源供給制御で前記所定の条件が成立した後前記プログラマブルデバイスをスリープ状態に移行させるまでの移行時間を変更すること、を特徴とする。
本発明によれば、外部の装置から所定時間データの受信がない、媒体処理動作が終了してから所定時間経過したなど、所定の条件に基づいて制御デバイスをスリープ状態にすることでアイドル時の消費電力を抑制することができ、また、コンフィギュレーションを要するプログラマブルデバイスと、それ以外の制御デバイスとを段階的にスリープ状態に移行させるので、例えばプログラマブルデバイスを、それ以外のＣＰＵなどの制御デバイスよりも遅れてスリープ状態に移行させることで、プログラマブルデバイスがスリープモード状態に至る前に外部の装置からデータの受信があるようにするなどの確率を上げて、プログラマブルデバイスのスリープ状態への移行頻度を低下させることができる。これにより、プログラマブルデバイスの復帰時のコンフィギュレーションに要する待ち時間の発生を減らすことで、装置全体としてのスリープ状態からの復帰を高速化し、利便性を損なうことなく消費電力を抑制できる。
【発明の効果】
【００１１】
本発明によれば、プログラマブルデバイスの復帰時のコンフィギュレーションに要する待ち時間の発生を減らすことで、装置全体としてのスリープ状態からの復帰を高速化し、利便性を損なうことなく消費電力を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る媒体処理装置の斜視図である。
【図２】媒体処理装置の平面図である。
【図３】媒体処理システムの構成図である。
【図４】媒体処理装置の動作を示すフローチャートである。
【図５】媒体処理装置の動作を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本実施の形態に係る媒体処理装置１の斜視図である。
図１に示すように、媒体処理装置１は、処理対象媒体であるシート状の小切手や帳票類に対し、この処理対象媒体に記録された磁気インク文字の読み取り、読取対象媒体の両面の光学的読み取り、及び、当該読取対象媒体への文字等の記録を行う装置である。また、媒体処理装置１は、クレジットカード等のカード型の媒体に記録された磁気情報を読み取るリーダーとしての機能、及び、感熱式のロール紙３に画像を記録して切断することにより画像が記録された紙片を発行する機能を備えている。
【００１４】
本実施形態では、処理対象媒体として小切手４（第１の処理対象媒体）及びロール紙３（第２の処理対象媒体）を処理する場合を例に挙げて説明する。
小切手４は、図１に示すように、所定の模様や装飾が施されたシート（用紙）に金額、振出人、通し番号、サインなどが印字または記載された帳票である。これら金額、振出人、通し番号、サインなどは表面４ａにあり、裏面４ｂには裏書き欄が設けられている。この裏書き欄には、後述するインクジェットヘッド１０によって、裏書きに係る所定の文字または画像が記録される。また、表面４ａには小切手４の長辺方向に延びる磁気インク文字列４ｃが形成されている。磁気インク文字列４ｃは、磁気インクで印刷された複数の磁気インク文字（ＭＩＣＲ文字）が並んだものであり、磁気的または光学的に読み取ることができる。
また、ロール紙３は、加熱により発色する感熱紙であり、媒体処理装置１は、サーマルプリンターユニット６０によりロール紙３の記録面を加熱することで文字や画像を記録する。
【００１５】
媒体処理装置１は、媒体処理装置１の下部を覆う下部ケース１１、及び下部ケース１１に被せられるカバー１２からなる外装を有し、外装の内部に媒体処理装置１の本体が収容されている。媒体処理装置１の前面には、小切手４を挿入する挿入口１４が開口しており、挿入口１４の奥には複数の小切手４を積層して貯留できるストッカー１５が設けられている。このストッカー１５は、前面側へ向かって引き出し自在に構成されており、ストッカー１５に貯留すべき小切手４のサイズに応じてストッカー１５を引き出した上で、このストッカー１５に小切手４を貯留させることが可能である。
また、カバー１２には、上面視で略Ｕ字形状に、小切手４の搬送路Ｗとなるスリット１８が形成され、スリット１８は媒体処理装置１の前面側に設けられたポケット１９に達している。ストッカー１５に貯留された小切手４は、後述するように１枚ずつ媒体処理装置１の内部に取り込まれ、スリット１８を通る間に処理されて、処理後の小切手４はポケット１９に排出される。ポケット１９には複数の小切手４を溜めることができる。
図１に示すように、ストッカー１５の側方には、磁気カードリーダーユニット２０が設けられている。磁気カードリーダーユニット２０は、カバー１２に形成されたカードスリット２１と、このカードスリット２１に対応して設けられたＭＣＲヘッド２２（図３）とを備え、カードスリット２１を通るカード類に磁気的に記録された情報をＭＣＲヘッド２２によって読み取る。
【００１６】
図２は、媒体処理装置１の外装内部に収容されている本体の構成を示す平面図である。図２に示すように、ストッカー１５の一側面にはホッパー２５が設けられている。このホッパー２５は、図中矢印方向に回動可能に構成されており、ＡＳＦモーター２７の動力によって移動され、ストッカー１５に貯留された小切手４を他方の側面側に付勢する。
ストッカー１５の他方の側面には、後述するＡＳＦ（Automatically Sheet Feeder）モーター２７（図３）により駆動されるピックアップローラー２８が配置されており、ホッパー２５がピックアップローラー２８側に回動すると、この回動に応じてストッカー１５内の小切手４のうち１枚がピックアップローラー２８に付勢され、当該ローラーに接触して、当該ローラーの回転に応じて搬送路Ｗに引き込まれる。
ストッカー１５の奥には、一対のローラーで構成されるＡＳＦローラー２９が配置されている。ＡＳＦローラー２９の２つのローラーは、搬送路Ｗの両側に配置され、一方は後述するＡＳＦモーター２７の動力により回転し、他方のローラーは従動ローラーである。ピックアップローラー２８に接した小切手４はＡＳＦローラー２９に挟まれて、スリット１８内を下流側へ搬送される。
【００１７】
ストッカー１５の所定の位置には、ＡＳＦ用紙検出器３１（図３）が設けられている。ＡＳＦ用紙検出器３１は、例えば透過型光センサーで構成され、ストッカー１５における小切手４の有無を検出する。
また、ストッカー１５において、ホッパー２５の待機位置には、ホッパー位置検出器３２（図３）が設けられている。ホッパー位置検出器３２は、例えば透過型光センサーで構成され、ホッパー２５が待機位置に位置しているか否かを検出する。
ＡＳＦローラー２９の下流側には、小切手４の表面４ａに接して磁気インク文字列４ｃ（図１）を磁気的に読み取るＭＩＣＲ（Magnetic Ink Character Recognition）ヘッド３５が配置されている。ＭＩＣＲヘッド３５には、ＭＩＣＲローラー３６が対向配置される。ＭＩＣＲローラー３６はＭＩＣＲヘッド３５側に付勢されており、小切手４をＭＩＣＲヘッド３５に押しつけながら回転して、小切手４を、ＭＩＣＲ文字の読み取りに適した定速で搬送する。ＭＩＣＲヘッド３５の上流側には、ＡＳＦローラー２９により繰り出された小切手４をＭＩＣＲヘッド３５に案内する、一対のローラーからなるアシストローラー３７が配置されている。
【００１８】
また、搬送路Ｗ上においてアシストローラー３７とＭＩＣＲヘッド３５との間には、用紙長検出器３８が配置されている。用紙長検出器３８は、例えば反射型光センサーで構成され、搬送路Ｗ上を通る小切手４の検出位置における有無を検出することにより、小切手４の先端及び後端を検出する。用紙長検出器３８の検出値は後述する制御部７０（制御手段）により取得され、この検出値の変化に基づいて小切手４の長さが求められる。
搬送路Ｗ上でＭＩＣＲヘッド３５の下流側には、搬送路Ｗを挟んで対向する一対のローラーを有する第１搬送ローラー４０が設けられ、さらに、この第１搬送ローラー４０の下流側には第２搬送ローラー４１が設けられている。これら第１搬送ローラー４０、及び、第２搬送ローラー４１は、搬送モーター４２（図３）によって回転駆動されるローラーであり、これらローラーによって小切手４はインクジェットプリンターユニット４４（印刷手段）へ搬送される。
【００１９】
インクジェットプリンターユニット４４は、インクジェットヘッド１０（インクジェット式記録ヘッド）を備えている。インクジェットヘッド１０は、媒体処理装置１の前部に収容されているインクカートリッジ４５（インク貯留部）からインクの供給を受けて、小切手４にインクを吐出するインクジェット方式の記録ヘッドである。本実施形態においてインクジェットヘッド１０は小切手４の裏面４ｂに、いわゆる裏書きと呼ばれる文字や画像を記録する。
搬送路Ｗを挟んでインクジェットヘッド１０の正面には、キャップ（図示略）が配置されている。このキャップは、キャップモーター８１（図３）の動力によりインクジェットヘッド１０側に進退可能に構成され、インクの乾燥防止等のため、小切手４を処理していない状態ではインクジェットヘッド１０側に進出して、インクジェットヘッド１０のノズル面を覆う。このキャップの内部にはインク吸引用の穴が設けられ、この穴は図示しない吸引ポンプに連通している。吸引ポンプは、ポンプモーター８２（図３）により駆動され、インクジェットヘッド１０のノズルの吐出不良を解消するためのクリーニング動作が実行される際に、キャップを介してインクジェットヘッド１０のノズルからインクを吸い出す。吸引ポンプが吸い出したインクは廃液タンク（図示略）に貯留される。
また、インクジェットヘッド１０と、第２搬送ローラー４１との間には、中間検出器４６が設けられている。中間検出器４６は、例えば反射型光センサーで構成され、検出位置における小切手４の有無を検出する。
【００２０】
インクジェットヘッド１０の下流には、小切手４を光学的に読み取るＣＩＳ（Contact Image Sensor）ユニットが配置されている。このＣＩＳユニットは、小切手４の表面４ａを読み取る表面ＣＩＳユニット４７と、裏面４ｂを読み取る裏面ＣＩＳユニット４８とを有し、小切手４の両面を光学的に読み取り可能である。表面ＣＩＳユニット４７と裏面ＣＩＳユニット４８は搬送路Ｗを挟んで対向配置されており、これらユニットの上流側には第１ＣＩＳローラー５０が配置され、また、下流側には第２ＣＩＳローラー５１が配置されている。これら第１ＣＩＳローラー５０、及び、第２ＣＩＳローラー５１は、搬送モーター４２によって回転駆動されるローラーであり、これらローラーによってＣＩＳユニットによって読み取り中の小切手４が安定して搬送される。
第２ＣＩＳローラー５１の下流には、排出検出器５２が設けられている。排出検出器５２は、例えば反射型光センサーで構成され、検出位置における小切手４の有無を検出する。
【００２１】
表面ＣＩＳユニット４７、裏面ＣＩＳユニット４８の下流側には上述したポケット１９が設けられている。ポケット１９は、メインポケット１９ａと、サブポケット１９ｂとに区画されており、スリット１８が分岐して、それぞれのポケット１９に繋がっている。これらメインポケット１９ａ、及び、サブポケット１９ｂには、それぞれ複数の小切手４を収容できる。
そして、スリット１８が分岐した位置には、小切手４を排出すべきポケット１９を、メインポケット１９ａとサブポケット１９ｂとのいずれかに切り替える切替板５４が配置されている。切替板５４は、メインポケット１９ａに繋がる経路とサブポケット１９ｂに繋がる経路のいずれか一方を塞ぐことで小切手４を他方に案内するガイドであり、切替板駆動モーター５５によって駆動される。切替板５４からメインポケット１９ａに繋がる経路には排出ローラー５６が設けられ、また、切替板５４からサブポケット１９ｂに繋がる経路には排出ローラー５７が設けられており、小切手４は、これらローラーにより切替板５４に案内されたいずれかのポケット１９にスムーズに排出される。
後述するように、媒体処理装置１は、ＭＩＣＲヘッド３５による磁気インク文字列４ｃの読み取り結果に基づいて、小切手４が正しくセットされていると判別した場合は、小切手４をメインポケット１９ａに排出し、一方、小切手４が正しくセットされていないと判別した場合は、サブポケット１９ｂに排出する。
【００２２】
また、図１及び図２に示すように、媒体処理装置１の中央部には、サーマルプリンターユニット６０が設けられている。
図１に示すように、サーマルプリンターユニット６０は、媒体処理装置１の上部を覆うプリンターカバー６１を備えている。このプリンターカバー６１は、カバー１２に対して開閉自在に取り付けられており、プリンターカバー６１を開くと、ロール紙３を収容可能な空間であるロール紙収容部６２が露出し、ロール紙３の補充や交換が可能となる。プリンターカバー６１には、排紙口６３が形成されており、ロール紙収容部６２に収容されたロール紙３は、排紙口６３を介して、排出される。
【００２３】
サーマルプリンターユニット６０は、ロール紙収容部６２に収容したロール紙３を繰り出して搬送させるローラー状のプラテン（図示略）と、プラテンに対向配置されたサーマルヘッド６５（図３）と、搬送方向に対し直交する方向にロール紙３を切断するカッターユニット６６とを備えている。紙片の発行に際し、サーマルプリンターユニット６０のプラテンは、ロール紙搬送モーター８３（図３）の動力により回転駆動され、ロール紙３を搬送方向に搬送する。また、カッターユニット６６は、ＡＣ（Auto Cutter）モーター８４の動力で動く可動刃（図示略）と固定刃（図示略）とを備え、ロール紙３を挟んで可動刃が固定刃に噛み合うことでロール紙３を切断する。サーマルプリンターユニット６０は、プラテンを回転させてロール紙３を搬送しながら、サーマルヘッド６５によりロール紙３に文字や画像を記録し、カッターユニット６６によって所定の位置でロール紙３を切断して、紙片を発行する。この紙片は、例えば、小切手４を用いた取引に関する取引記録（レシート）である。
【００２４】
図３は、媒体処理装置１と、外部の装置としてのホストコンピューター５とを接続して構成される媒体処理システム８の機能的構成を示すブロック図である。
図３に示すように、媒体処理装置１は、媒体処理装置１全体を制御する制御デバイスとして、ＣＰＵ１０１と、ＦＰＧＡ１０４とを備えている。ＣＰＵ１０１は、フラッシュＲＯＭ１０２に記憶したプログラムを読み出してＲＡＭ１０３に展開して実行することにより、ＦＰＧＡ１０４を含む媒体処理装置１の各部を制御する。ＦＰＧＡ１０４は、ＲＯＭ１０５に格納されたプログラミングファイルにより設定された動作を実行し、後述する各部を制御するプログラマブルデバイスである。
【００２５】
また、媒体処理装置１は、外部から供給される電圧の電圧変換等を行い、媒体処理装置１の各部に対して電源を供給する電源部９５を備えている。電源部９５は、ＣＰＵ１０１の制御に従って、媒体処理装置１の各部に対する電源供給の供給状態を切り替える機能を有する。例えば、ＣＰＵ１０１は、電源部９５の電源供給容量を超えないように、電源部９５からモータードライバー９１、９２、９３への電源供給、ＡＳＦモーター２７、キャップモーター８１、搬送モーター４２、ポンプモーター８２、切替板駆動モーター５５、ロール紙搬送モーター８３、ＡＣモーター８４の各モーターへの電源供給を制御する。また、ＣＰＵ１０１は、後述する省電力制御（電源供給制御）を実行し、媒体処理装置１のアイドル時の消費電力を抑制するため、媒体処理装置１の動作状態に基づいて、電源部９５から各部への電源供給のオン／オフを切り替えさせる。
【００２６】
ＣＰＵ１０１には、ＣＰＵ１０１が実行するプログラム、及びこれらのプログラムに係るデータを記憶したフラッシュＲＯＭ１０２と、ＣＰＵ１０１が実行するプログラムや処理されるデータを一時的に格納するＲＡＭ１０３とが接続されている。
また、ＦＰＧＡ１０４には、ＦＰＧＡ１０４のプログラミングファイル（コンフィギュレーションデータ）を記憶したＲＯＭ１０５が接続されている。
ＦＰＧＡ１０４は、電源部９５からの電源供給が開始されると、コンフィギュレーションを実行する。
このコンフィギュレーションは、以下の手順を含んでおり、電源部９５からＦＰＧＡ１０４への電源供給がオフからオンに切り替わる毎に実行される。
・電源部９５から供給される電源電圧を確認する。
・内蔵するメモリーの初期化等の初期化処理を行う。
・ＲＯＭ１０５に記憶されたプログラミングファイルを検出する。
・検出したプログラミングファイルをＲＯＭ１０５からロードする。
・ロードしたプログラミングファイルに従って回路データを書き込む。
【００２７】
ＦＰＧＡ１０４には、インクジェットヘッド１０が接続されている。ＣＰＵ１０１は、ホストコンピューター５から送信されたコマンドに従って、文字や画像を配置した印刷イメージをＲＡＭ１０３に展開し、この印刷イメージをもとにインクジェットヘッド１０の各ノズルからのインク吐出量データを生成して、ＦＰＧＡ１０４に出力する。ＦＰＧＡ１０４は、ＣＰＵ１０１から入力されるインク吐出量データに基づいてインクジェットヘッド１０を動作させ、インクジェットヘッド１０から小切手４にインクを吐出させ、印刷させる。
【００２８】
また、ＦＰＧＡ１０４には、モータードライバー９１、９２が接続されており、ＦＰＧＡ１０４は、ＣＰＵ１０１から入力される制御データに基づいてモータードライバー９１、９２を制御する。モータードライバー９１は、ＡＳＦモーター２７及びキャップモーター８１に接続され、ＦＰＧＡ１０４の制御に従ってＡＳＦモーター２７及びキャップモーター８１の各々に対して駆動電流を供給し、ＦＰＧＡ１０４が指定した動作方向、動作速度及び動作量に従ってこれら各モーターを回転させる。モータードライバー９２は、小切手４を搬送する各ローラーを回転させる搬送モーター４２、ポンプモーター８２及び切替板駆動モーター５５の各々に対して駆動電流を供給し、ＦＰＧＡ１０４が指定した動作方向、動作速度及び動作量に従ってこれら各モーターを回転させる。
【００２９】
ＦＰＧＡ１０４には、表面ＣＩＳユニット４７及び裏面ＣＩＳユニット４８が接続されている。ＦＰＧＡ１０４は、ＣＰＵ１０１から入力される制御データに従って、表面ＣＩＳユニット４７及び裏面ＣＩＳユニット４８に、小切手４の表面４ａ及び裏面４ｂの読み取りを実行させる。この際、ＦＰＧＡ１０４は、表面ＣＩＳユニット４７及び裏面ＣＩＳユニット４８の各々から出力される信号をＡ／Ｄ変換して、変換後のデジタルデータをＣＰＵ１０１に出力する。
また、ＦＰＧＡ１０４には、ＡＳＦ用紙検出器３１、用紙長検出器３８及び中間検出器４６の各検出器が接続されている。ＦＰＧＡ１０４は、これらＡＳＦ用紙検出器３１、用紙長検出器３８及び中間検出器４６に対して検出パルスを出力し、各検出器の出力値を所定時間周期で取得する。ＦＰＧＡ１０４は、各検出器から取得した出力値をＡ／Ｄ変換して、変換後のデジタルデータを、検出器毎に定められた所定のしきい値と比較することにより、ストッカー１５における小切手４の有無、用紙長検出器３８による小切手４の検出の有無、中間検出器４６による小切手４の検出の有無を判別し、判別結果を内蔵するレジスター（図示略）に格納する。ＣＰＵ１０１は、所定時間周期でＦＰＧＡ１０４のレジスターに格納された各検出器の判別結果のデータを取得する。
【００３０】
ＣＰＵ１０１には、モータードライバー９３が接続されている。モータードライバー９３は、ロール紙３を搬送するプラテンを駆動するロール紙搬送モーター８３と、カッターユニット６６が備える可動刃（図示略）を動かすＡＣモーター８４とに対し、駆動電流を供給して、これら各モーターを、ＣＰＵ１０１が指定した動作方向、動作速度及び動作量に従って回転させる。
【００３１】
ＣＰＵ１０１には、ＭＣＲヘッド２２及びＭＩＣＲヘッド３５が接続されている。ＣＰＵ１０１は、カードスリット２１（図１）にカード類が通される際にＭＣＲヘッド２２によって磁気情報を読み取らせ、ＭＣＲヘッド２２が出力する読取信号を検出する。ＣＰＵ１０１は、ＭＩＣＲヘッド３５によって小切手４に記録された磁気情報を読み取らせ、ＭＩＣＲヘッド３５が出力する読取信号を検出する。また、ＣＰＵ１０１にはホッパー位置検出器３２が接続され、ＣＰＵ１０１はホッパー位置検出器３２に対して検出パルスを出力し、ホッパー位置検出器３２の出力値を取得することでホッパー２５が待機位置にあるか否かを判別する。
さらに、ＣＰＵ１０１には、サーマルヘッド６５を駆動するヘッド駆動回路７２が接続されている。ヘッド駆動回路７２は、ＣＰＵ１０１の制御に従って、サーマルヘッド６５が備える各々の発熱素子への通電を制御し、サーマルヘッド６５によってロール紙３に文字や画像を印刷させる。
ＣＰＵ１０１には、ホストコンピューター５に対して有線または無線で接続されたインターフェース部７６が接続されている。ＣＰＵ１０１は、インターフェース部７６を制御して、ホストコンピューター５との間で制御データを含む各種データを送受信する。ＣＰＵ１０１は、インターフェース部７６によって所定時間周期でホストコンピューター５から送信されるコマンドの受信を試行させ、ホストコンピューター５からコマンドが送信された場合に速やかに受信できるようにする。
【００３２】
ＣＰＵ１０１は、ホストコンピューター５から送信される処理指示コマンドを受信して、小切手４に対する処理を実行する。
ＣＰＵ１０１、小切手４の処理を指示するコマンドに従って、ＡＳＦ用紙検出器３１の出力値の判別結果に基づいて、ストッカー１５における小切手４の有無を判別する。小切手４がセットされていると判別した場合、ＣＰＵ１０１は、ホッパー位置検出器３２の出力値をもとにホッパー２５が待機位置にあることを確認し、ＦＰＧＡ１０４によりＡＳＦモーター２７を動作させ、１枚の小切手４をピックアップして搬送路Ｗに取り込む。次いで、ＣＰＵ１０１は、ＦＰＧＡ１０４を制御して搬送モーター４２を動作させ、ＡＳＦローラー２９、ＭＩＣＲローラー３６、アシストローラー３７、第１搬送ローラー４０、第２搬送ローラー４１、第１ＣＩＳローラー５０、第２ＣＩＳローラー５１、及び、排出ローラー５６、５７を動かして、小切手４を搬送する。さらに、ＣＰＵ１０１はＦＰＧＡ１０４を制御して切替板駆動モーター５５を動作させて、切替板５４を動かし、処理が完了した小切手４の排出先をメインポケット１９ａまたはサブポケット１９ｂのいずれかに設定し、排出ローラー５６、５７により小切手４を排出させる。ここで、ＣＰＵ１０１の制御により動作するロール紙搬送モーター８３、ＡＣモーター８４及びこれらを駆動するモータードライバー９３は、搬送手段として機能する。また、ＦＰＧＡ１０４の制御によって動作するＡＳＦモーター２７、搬送モーター４２、及びこれらを駆動するモータードライバー９１、９２は、搬送手段（第１搬送手段）に相当する。
【００３３】
ＣＰＵ１０１は、小切手４の磁気インク文字列４ｃの読み取りを指示するコマンドに従って、ＭＣＲヘッド２２による読み取りを実行させ、ＭＣＲヘッド２２が読み取った磁気波形を取得し、この磁気波形のデータまたは磁気波形を認識した認識結果をホストコンピューター５に送信する。
また、ＣＰＵ１０１、小切手４への印刷を指示するコマンドに従って、このコマンドとともに送信された印刷データに基づいて、文字や画像を配置した印刷イメージを生成及び展開し、ＦＰＧＡ１０４を制御することにより、印刷イメージに基づく文字や画像をインクジェットヘッド１０によって小切手４の表面４ａまたは裏面４ｂに印刷する。
ＣＰＵ１０１は、小切手４の光学読取を指示するコマンドに従って、ＦＰＧＡ１０４を制御し、表面ＣＩＳユニット４７及び裏面ＣＩＳユニット４８によって小切手４の表面４ａと裏面４ｂを読み取らせ、ＦＰＧＡ１０４から入力される読取画像データをそれぞれホストコンピューター５に送信する。
【００３４】
さらに、ＣＰＵ１０１は、ホストコンピューター５からロール紙３に対する印刷を指示するコマンドを受信した場合、このコマンドに従って、文字や画像を配置した印刷イメージを生成及び展開する。ＣＰＵ１０１は、モータードライバー９３を制御してロール紙搬送モーター８３を回転させ、プラテンによってロール紙３を搬送させるとともに、ヘッド駆動回路７２を制御して印刷イメージに基づく文字や画像をサーマルヘッド６５によってロール紙３に印刷する。印刷後、ＣＰＵ１０１は、モータードライバー９３によりＡＣモーター８４を動作させ、ロール紙３をカッターユニット６６により切断する。
ここで、ＣＰＵ１０１の制御によりロール紙３を搬送するロール紙搬送モーター８３及びモータードライバー９３は、搬送手段（第２搬送手段）として機能する。
【００３５】
ＣＰＵ１０１は、ホストコンピューター５から受信したコマンドに従って媒体処理装置１がロール紙３を処理する場合と、小切手４を処理する場合とで、電源部９５に接続するモータードライバー９１、９２、９３を切り替える制御を行う。電源部９５の仕様によっては、例えば、媒体処理装置１が備えるモータードライバー９１、９２、９３に駆動される複数のモーターが同時に動作すると電源部９５の定格を超える場合がある。この場合、電源部９５が、モータードライバー９１、９２、９３の全てに接続されていると、これらに接続された各モーターが動作可能な状態となってしまい、負荷が定格を超える可能性がある。
そこで、ＣＰＵ１０１は、電源部９５が供給可能な電力に合わせて、電源部９５が接続されるモータードライバーを適宜切り替えさせる制御を行う。本実施形態では、ＣＰＵ１０１の制御により、モータードライバー９１、９２と、モータードライバー９３とを排他的に電源部９５に接続する。すなわち、ＣＰＵ１０１は、ホストコンピューター５から受信したコマンドを判別し、ロール紙３を処理する場合は電源部９５からモータードライバー９３へ通電させ、小切手４を処理する場合は電源部９５からモータードライバー９１、９２に通電させる。
【００３６】
また、ＣＰＵ１０１は、媒体処理装置１の動作状態に基づいて、省電力制御を実行する。この省電力制御は、媒体処理装置１がロール紙３と小切手４のいずれに対する処理も行わず、また、上述したカード型の媒体に記録された磁気情報をＭＣＲヘッド２２により読み取るリーダーとしての機能も実行していない状態で、ホストコンピューター５から送信されるコマンドに対する待機状態で実行される。
媒体処理装置１は、待機状態が継続した場合に、媒体処理装置１の各部に対する通電をオフにする省電力状態に移行する。本実施形態で、媒体処理装置１の省電力状態は、第１省電力状態（第１段階）と第２省電力状態（第２段階）との２段階に設定されている。フラッシュＲＯＭ１０２には、通常の待機状態から第１省電力状態へ移行する時間の設定値と、第１省電力状態から第２省電力状態に移行する時間の設定値とが、予め記憶されている。ＣＰＵ１０１はフラッシュＲＯＭ１０２に記憶された設定値に従って、省電力状態への移行を制御する。
【００３７】
第１省電力状態では、図３に示すモータードライバー９１〜９３及びこれらに接続された各モーターを含む電力制御対象部２０１と、ＣＰＵ１０１で構成される電力制御対象部２０２が、通電制御の対象となる。第２省電力状態では、電力制御対象部２０１、２０２に加え、ＦＰＧＡ１０４で構成される電力制御対象部２０３が通電制御の対象となる。なお、図３に示していないモーターを、電力制御対象部２０１に含めてもよい。モータードライバー９１〜９３は、電源部９５から通電されている間は、待機状態においても電力を消費するので、第１、第２省電力状態に移行すれば、この消費電力を節約することができる。ここで、電力制御対象部２０１、２０２は本発明の処理手段に相当するが、これらに加えて、インクジェットヘッド１０（記録手段）、ＭＩＣＲヘッド３５（読取手段）、表面ＣＩＳユニット４７（読取手段）、裏面ＣＩＳユニット４８（読取手段）、サーマルヘッド６５（記録手段）を処理手段に含めてもよい。
【００３８】
図４は、媒体処理装置１の動作を示すフローチャートであり、ＣＰＵ１０１による省電力制御を示す。
ＣＰＵ１０１は、媒体処理装置１が待機状態になってからの時間を、内蔵するタイマー（図示略）によってカウントし（ステップＳ１１）、イベントの発生を監視する（ステップＳ１２）。ここで、イベントとは、ホストコンピューター５から送信されるコマンドをインターフェース部７６が受信した場合、媒体処理装置１が備える操作パネル（図示略）のスイッチが操作された場合、媒体処理装置１のプリンターカバー６１やカバー１２が開かれたことを、ＣＰＵ１０１に接続されたスイッチ式のカバー検出器（図示略）により検出した場合などである。
待機状態においてイベントを検出した場合（ステップＳ１２；Ｙｅｓ）、ＣＰＵ１０１は、検出したイベントに対応した処理を実行する（ステップＳ１３）。一方、待機状態においてイベントが検出されない場合（ステップＳ１２；Ｎｏ）、ＣＰＵ１０１は、内蔵するタイマーのカウント値が、フラッシュＲＯＭ１０２に記憶している第１省電力状態への移行時間の設定値に達したか否かを判別する（ステップＳ１４）。ここで、第１省電力状態への移行時間の設定値に達していなければ（ステップＳ１４；Ｎｏ）、ＣＰＵ１０１は、ステップＳ１２に戻ってイベントを検出する。このステップＳ１２〜Ｓ１３の処理は、予め設定された周期で実行される。
【００３９】
待機状態に移行してからの経過時間が第１省電力状態への移行時間の設定値に達した場合（ステップＳ１４；Ｙｅｓ）、ＣＰＵ１０１は、第１省電力状態に移行して、モータードライバー９１〜９３への通電を停止し、ＣＰＵ１０１をスリープ状態に移行させる（ステップＳ１５）。ここで、モータードライバー９１〜９３への通電を停止することで、モータードライバー９１〜９３につながる各モーターへの通電も停止される。ＣＰＵ１０１のスリープ状態とは、ＣＰＵ１０１が次に説明する復帰イベントの検出を所定時間毎に行うため、ＣＰＵ１０１に対する電源供給を間欠的に停止する状態である。この場合、ＣＰＵ１０１は、第１省電力状態であることをフラッシュＲＯＭ１０２に記憶して、電源部９５からの通電が再開される毎に復帰イベントの検出を試行する（ステップＳ１６）。具体的には、ＣＰＵ１０１につながる各検出器の出力値を取得し、操作パネルの操作を検出し、インターフェース部７６によりホストコンピューター５からのコマンドの受信の有無を判別する。なお、復帰イベントとは、第１省電力状態及び後述する第２省電力状態から復帰する条件として設定されたイベントであって、ステップＳ１２で検出するイベントと同じであってもよいし、このイベントのうち一部のイベントのみを復帰イベントとしてもよい。また、第１省電力状態から復帰する場合の復帰イベントと、第２省電力状態から復帰する場合の復帰イベントとして別のイベントが設定されていてもよい。さらに、ＣＰＵ１０１に接続されたスイッチ式の検出器が、例えば媒体処理装置１のプリンターカバー６１やカバー１２が開かれたことを検出した場合に、この検出がＣＰＵ１０１に対する割り込み制御として入力される構成としてもよい。さらにまた、ＣＰＵ１０１が、イベントの発生を検出する回路モジュールと、その他の回路モジュールとに対して個別に電源の供給／停止を切り替え可能に構成されていてもよく、この場合、第１省電力状態では、イベントの発生を検出する回路モジュールに対してのみ通電され、その他の回路モジュールに対する通電は停止される。
【００４０】
このように、第１省電力状態では、電力制御対象部２０１への通電が停止されるので、通常動作状態（待機状態を含む）に比べて消費電力を低減できる。さらに、ＣＰＵ１０１への通電が間欠的な通電または一部の回路モジュールに対する通電のみとなるため、通常動作状態に比べて、より一層の消費電力の低減を図ることができる。
【００４１】
また、ＣＰＵ１０１は、ステップＳ１５で第１省電力状態に移行してからの経過時間を、内蔵するタイマーによりカウントする。ＣＰＵ１０１は、ＣＰＵ１０１への間欠的な通電の周期に基づいてカウントを実行すれば、スリープ状態に移行した後もカウントを行える。
第１省電力状態に移行した後、ＣＰＵ１０１は、復帰イベントを検出した場合（ステップＳ１６；Ｙｅｓ）、通常動作状態に復帰する（ステップＳ２０）。このステップＳ２０で、ＣＰＵ１０１は、電力制御対象部２０１、２０２への通電を通常動作の通電状態に戻し、フラッシュＲＯＭ１０２に記憶した第１省電力状態であることを示すデータを消去し、ステップＳ１３に移行してイベントに対応した処理を実行する。
また、復帰イベントが検出されない場合（ステップＳ１６；Ｎｏ）、ＣＰＵ１０１は、内蔵するタイマーのカウント値が、フラッシュＲＯＭ１０２に記憶している第２省電力状態への移行時間の設定値に達したか否かを判別する（ステップＳ１７）。ここで、第２省電力状態への移行時間の設定値に達していなければ（ステップＳ１７；Ｎｏ）、ＣＰＵ１０１は、ステップＳ１６に戻ってイベントを検出する。このステップＳ１６〜Ｓ１７の処理は、予め設定された周期で実行される。
【００４２】
待機状態に移行してからの経過時間が第２省電力状態への移行時間の設定値に達した場合（ステップＳ１７；Ｙｅｓ）、ＣＰＵ１０１は、第２省電力状態に移行して、電力制御対象部２０２すなわちＦＰＧＡ１０４への通電を停止する（ステップＳ１８）。これにより、電力制御対象部２０１〜２０３の全てに対する通電が抑制される。ＣＰＵ１０１は、第２省電力状態に移行してからの経過時間を内蔵するタイマーによりカウントし、第２省電力状態であることをフラッシュＲＯＭ１０２に記憶して、電源部９５からの通電が再開される毎に復帰イベントの検出を試行する（ステップＳ１９）。ＣＰＵ１０１は、復帰イベントを検出した場合（ステップＳ１９；Ｙｅｓ）、ステップＳ２０に移行して、通常動作状態に復帰し、ステップＳ１３に移行してイベントに対応した処理を実行する。
また、復帰イベントが検出されない場合（ステップＳ１９；Ｎｏ）、ＣＰＵ１０１は、ステップＳ１９で復帰イベントの検出を所定時間周期で繰り返し実行する。この間、媒体処理装置１は第２省電力状態を継続し、電力制御対象部２０１〜２０３の消費電力が抑制された状態を保つ。
【００４３】
なお、図４に示した動作例では、ステップＳ１４で第１省電力状態に移行すると、電力制御対象部２０１、２０２に対する通電状態が変更されるものとしたが、例えば、電力制御対象部２０１に対する通電状態が変更される段階と、電力制御対象部２０２に対する通電状態が変更される段階とを分けてもよい。すなわち、第１省電力状態の前に、電力制御対象部２０１に対する通電を停止する段階を設け、その後所定時間が経過した後に、電力制御対象部２０２であるＣＰＵ１０１をスリープ状態に移行させる段階に移行してもよい。この場合、媒体処理装置１における省電力制御をより詳細に切り替えることができ、例えばＣＰＵ１０１が通常動作状態で電力制御対象部２０１に対する通電を停止する段階では、ＣＰＵ１０１の初期化を行わずに極めて短時間で通常動作状態に復帰できる。
【００４４】
また、第２省電力状態に移行した後で、ＣＰＵ１０１が復帰イベントを検出すると、電源部９５から電力制御対象部２０１〜２０３への通電が開始される（ステップＳ２０）。ここで、ＦＰＧＡ１０４に対する通電が開始されると、ＦＰＧＡ１０４は、上述したコンフィギュレーションを実行する。このため、第２省電力状態から通常動作状態への復帰は、第１省電力状態から通常動作状態への復帰よりも時間がかかり、媒体処理装置１を操作するユーザーが待つ待ち時間は長い。その一方で、第２省電力状態は、第１省電力状態よりも深い省電力状態であって、消費電力は大幅に抑制されているので、省電力効果は高い。これに対し、第１省電力状態から通常動作状態への復帰は短時間で済み、復帰に伴うユーザーの待ち時間は短い。
従って、第１省電力状態から第２省電力状態への移行時間の設定値は、媒体処理装置１の使われ方、すなわち広義の使用環境に合わせて最適化されることが好ましい。このため、媒体処理装置１では、第２省電力状態への移行時間の設定値を変更可能となっている。また、媒体処理装置１では、第１省電力状態への移行時間の設定値を変更することも可能である。
【００４５】
図５は、媒体処理装置１の動作を示すフローチャートであり、第２省電力状態への移行時間の設定値を設定・変更する処理を示す。
ＣＰＵ１０１は、ホストコンピューター５からコマンドを受信して、受信したコマンドを解析した結果、受信したコマンドが移行時間設定コマンドであった場合（ステップＳ２１）、受信したコマンドにより指定された段階への移行時間の設定値を、受信したコマンドに付加されたデータに従って更新する（ステップＳ２２）。これにより、フラッシュＲＯＭ１０２が記憶している設定値が変更され、第１省電力状態、第２省電力状態への移行時間の設定値を任意に変えることができる。
【００４６】
以上説明したように、本発明を適用した実施形態に係る媒体処理装置１は、複数の制御デバイスとしてのＣＰＵ１０１、ＦＰＧＡ１０４を備え、少なくとも一つの制御デバイスはＣＰＵ（ＣＰＵ１０１）で構成され、少なくとも一つの制御デバイスは、少なくとも電源投入時にコンフィギュレーションを要するプログラマブルデバイス（ＦＰＧＡ１０４）で構成され、ＣＰＵ１０１は、所定の条件に基づいて、ＦＰＧＡ１０４と、それ以外の制御デバイスであるＣＰＵ１０１とを段階的にスリープ状態に移行させる省電力制御を実行し、少なくとも、省電力制御で上記所定の条件が成立した後ＦＰＧＡ１０４への電源供給を停止するまでの移行時間を変更可能である。このため、ホストコンピューター５から所定時間データの受信がない、小切手４等の媒体を処理する動作が終了してから所定時間が経過した等、所定の条件に基づいて第１省電力状態、第２省電力状態に移行してＣＰＵ１０１、ＦＰＧＡ１０４をスリープ状態にすることでアイドル時の消費電力を抑制することができる。また、コンフィギュレーションを要するＦＰＧＡ１０４への電源供給の停止と、ＣＰＵ１０１のスリープ状態への移行とを段階的に行うので、例えばＦＰＧＡ１０４をＣＰＵ１０１よりも遅れてスリープ状態に移行させることで、ＦＰＧＡがスリープ状態に至る前にホストコンピューター５からのデータの受信等の事象が発生する確率を高め、ＦＰＧＡ１０４のスリープ状態への移行頻度を低下させることができる。これにより、ＦＰＧＡ１０４の復帰時のコンフィギュレーションに要する待ち時間の発生を減らし、媒体処理装置１全体としての省電力状態からの復帰を高速化することができ、利便性を損なうことなく消費電力を抑制できる。
【００４７】
また、ＣＰＵ１０１は、ＦＰＧＡ１０４のスリープ状態では電源の供給を停止し、ＣＰＵ１０１等のＦＰＧＡ１０４以外の制御デバイスに対しては、間欠的に電源が供給され、或いは、ＣＰＵ１０１の一部の回路モジュールにのみ電源が供給される状態とする。これにより、省電力制御の対象であるＣＰＵ１０１がスリープ状態から復帰した後、ＦＰＧＡ１０４の復帰を制御することが可能となる。また、段階的に、ＦＰＧＡ１０４に対してはスリープ状態として電源供給を停止するので、消費電力を抑制できる。
【００４８】
また、媒体処理装置１は、ホストコンピューター５に接続可能なインターフェース部７６を備え、ＣＰＵ１０１は、省電力制御でＦＰＧＡ１０４を上記所定の条件が成立した後第２省電力状態に移行させるまでの移行時間の設定値を、ホストコンピューター５から受信したコマンドに従って変更するので、第２省電力状態への移行時間を設定あるいは変更して、ＦＰＧＡ１０４がスリープ状態に移行する頻度、すなわちＦＰＧＡ１０４のコンフィギュレーションの発生頻度を容易に調整できる。これにより、消費電力の抑制効果と第２省電力状態からの復帰に要する時間とのバランスを、媒体処理装置１の使用状況に合わせて容易に最適化でき、利便性の向上を図ることができる。
【００４９】
また、媒体処理装置１において、ＣＰＵ１０１は、ＣＰＵ１０１をスリープ状態にする第１省電力状態と、さらにＦＰＧＡ１０４への電源供給を停止する第２省電力状態とを含む複数の段階に移行させるので、プログラマブルデバイスであるＦＰＧＡ１０４への電源供給を停止する段階が、ＣＰＵ１０１のスリープ状態への移行と明確に分離されるように制御できる。これにより、ＣＰＵ１０１のスリープ状態への移行条件（移行時間など）と独立して、異なる移行条件（移行時間など）を設定でき、コンフィギュレーションの発生頻度を適切に調整できる。
【００５０】
さらに、媒体処理装置１は、媒体としてのロール紙３を搬送する搬送手段と、小切手４を搬送する搬送手段とを備え、一方の搬送手段はＦＰＧＡ１０４の制御に従って動作するよう構成され、ＣＰＵ１０１は、第１省電力状態でＣＰＵ１０１をスリープ状態に移行させる前に、上記搬送手段を含む電力制御対象部２０３に対する電源供給を停止させてもよい。この場合、ＦＰＧＡ１０４への電源供給を停止する段階と、ＣＰＵ１０１をスリープ状態に移行させる段階とに加え、ロール紙３を搬送する搬送手段、小切手４を搬送する搬送手段、搬送された小切手４に担持された情報を読み取るＭＩＣＲヘッド３５（読取手段）或いは表面ＣＩＳユニット４７（読取手段）及び裏面ＣＩＳユニット４８（読取手段）、搬送された小切手４に印刷等の記録をするインクジェットヘッド１０（記録手段）等の処理手段への電源供給を停止する段階を設けたことで、これら処理手段の有するモーターのホールド電流など待機時の消費電流が大きく電源供給停止後の復帰に時間が掛からない処理手段を優先して電源供給を停止することができ、消費電力のより一層の抑制を図ることができ、また、ＦＰＧＡ１０４のコンフィギュレーションの発生頻度を適切に調整できる。
【００５１】
なお、上記実施形態は本発明を適用した一例を示すものであり、本発明はこれに限定されるものではない。上記実施形態においては、媒体処理装置１のい制御デバイスとして、ＣＰＵ１０１と、コンフィギュレーションを要するプログラマブルデバイスとしてのＦＰＧＡ１０４を備えた構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、広義のＰＬＤ（プログラマブルロジックデバイス）に含まれるデバイスであれば、例えばＣＰＬＤ（Complex Programmable Logic Device）を制御デバイスとして備えた構成としてもよい。また、ＣＰＵ１０１やプログラマブルデバイスの数について特に制限はなく、より多くのプログラマブルデバイス或いはプログラマブルデバイス以外の制御デバイスを備えた構成としてもよい。また、ＦＰＧＡ１０４は、ＲＯＭ１０５が外部接続された構成に限定されず、内蔵するメモリーからコンフィギュレーションデータをロードするものであってもよい。
また、図３のブロック図に示した各機能部の少なくとも一部は機能的構成を示しており、全ての機能部を独立したハードウェアにより構成する必要はなく、ソフトウェアとハードウェアとの協働により、複数の機能部の機能を１つのハードウェアに集約して実現することも、一つの機能部を複数のハードウェアにより実現することも勿論可能である。また、上述の動作を行うＣＰＵ１０１が実行するプログラムはフラッシュＲＯＭ１０２が記憶する構成に限らず、可搬型の記録媒体に記憶されている構成であってもよいし、或いは、通信回線を介して接続された他の装置にダウンロード可能に記憶され、これらの装置から媒体処理装置１が上記プログラムをダウンロードして実行してもよく、その他の構成についても任意に変更可能である。
【符号の説明】
【００５２】
１…媒体処理装置、３…ロール紙（処理対象媒体）、４…小切手（処理対象媒体）、５…ホストコンピューター（外部の装置）、８…媒体処理システム、１０…インクジェットヘッド（記録手段）、３５…ＭＩＣＲヘッド（読取手段）、４４…インクジェットプリンターユニット、４７…表面ＣＩＳユニット（読取手段）、４８…裏面ＣＩＳユニット（読取手段）、６０…サーマルプリンターユニット、６５…サーマルヘッド（記録手段）、９１、９２、９３…モータードライバー、９５…電源部、１０１…ＣＰＵ（制御デバイス）、１０４…ＦＰＧＡ（制御デバイス、プログラマブルデバイス）、２０１、２０２…電力制御対象部、２０３…電力制御対象部（処理手段）。
【図１】
0005899748.tif 000002
【図２】
0005899748.tif 000003
【図３】
0005899748.tif 000004
【図４】
0005899748.tif 000005
【図５】
0005899748.tif 000006