(57)【特許請求の範囲】
【請求項１】
複数の電子部品内蔵基板を積層した積層型電子部品内蔵基板における個々の前記電子部品内蔵基板であって、
配線層と、
前記配線層と電気的に接続する電子部品と、
前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、
前記第１電極の上に設けられた、はんだ又は導電ペーストの金属接合材と、
前記配線層の下に設けられ、前記配線層から下方へ突出し、他の前記電子部品内蔵基板の金属接合材に埋め込まれて接合される第２電極と、
前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部とを有し、
前記金属接合材の表面が前記絶縁部の上面と同一面となるように前記金属接合材が前記絶縁部に埋め込まれ、かつ前記絶縁部の上面から露出していることを特徴とする電子部品内蔵基板。
【請求項２】
前記配線層の下に開口部が設けられた保護絶縁層を有し、
前記第２電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする請求項１に記載の電子部品内蔵基板。
【請求項３】
前記第２電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする請求項１又は２に記載の電子部品内蔵基板。
【請求項４】
配線層と、
前記配線層と電気的に接続する電子部品と、
前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、
前記第１電極の上に設けられた、はんだ又は導電ペーストの金属接合材と、
前記配線層の下に設けられ、前記配線層から下方へ突出した第２電極と、
前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部とを備え、
前記金属接合材の表面が前記絶縁部の上面と同一面となるように前記金属接合材が前記絶縁部に埋め込まれ、かつ前記絶縁部の上面から露出している複数の電子部品内蔵基板を有し、
一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第２電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されていることを特徴とする積層型電子部品内蔵基板。
【請求項５】
前記配線層の下に開口部が設けられた保護絶縁層を有し、
前記第２電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする請求項４に記載の積層型電子部品内蔵基板。
【請求項６】
前記第２電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする請求項４又は５に記載の積層型電子部品内蔵基板。
【請求項７】
前記積層された電子部品内蔵基板の間に接着剤が設けられていることを特徴とする請求項４に記載の積層型電子部品内蔵基板。
【請求項８】
複数の電子部品内蔵基板を積層した積層型電子部品内蔵基板における個々の前記電子部品内蔵基板の製造方法であって、
支持体上に、はんだ又は導電ペーストの金属接合材と接する第１電極を形成する工程と、
前記支持体上に電子部品を搭載する工程と、
前記電子部品、前記第１電極及び前記金属接合材を絶縁材料で埋め込む工程と、
前記支持体を除去する工程と、
前記絶縁材料の下に、前記電子部品と前記第１電極とを電気的に接続する配線層を形成する工程と、
前記配線層の下に設けられ、前記配線層から下方へ突出し、他の前記電子部品内蔵基板の金属接合材に埋め込んで接合する第２電極を形成する工程と、
前記絶縁材料を上面から研磨することにより前記金属接合材を前記絶縁材料の上面に露出させる工程と、
を有することを特徴とする電子部品内蔵基板の製造方法。
【請求項９】
前記金属接合材と接する第１電極を形成する工程は、
前記支持体上に粘着層を介して金属層を貼付する工程と、
前記金属層の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして金属層をエッチングすることにより前記第１電極を得る工程と、
前記レジストパターンを除去する工程と、
前記第１電極の上に前記金属接合材を形成する工程とを含むことを特徴とする請求項８に記載の電子部品内蔵基板の製造方法。
【請求項１０】
前記金属接合材と接する第１電極を形成する工程は、
前記支持体上に粘着層を介してシード層を形成する工程と、
前記第１電極が配置される部分に開口部が設けられたレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記レジストの開口部の深さの途中まで金属めっき層を形成し、続いて、前記金属めっき層の上に前記金属接合材を形成する工程と、
前記レジストを除去する工程と、
前記金属接合材及び前記金属めっき層をマスクにして前記シード層をエッチングする工程とを有することを特徴とする請求項８に記載の電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板に関する。
【背景技術】
【０００２】
従来、デジタルカメラや携帯電話などの電子機器の小型化、薄型化、高性能化などに伴って、それに搭載される半導体パッケージの小型化及び高密度化が進められている。
【０００３】
このため、半導体チップが樹脂に埋め込まれたシート状の半導体パケージを３次元的に積層する技術が開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３５４０１号公報
【特許文献２】特開２００８−２１８９２６号公報
【特許文献３】特開２００６−７３９９５号公報
【特許文献４】特開２０００−２５２４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層型の半導体パッケージでは、シート状の半導体パッケージがはんだボールなどを介して積層されるため、さらなる薄型化の要求に対応することが困難である。
【０００６】
積層する際に薄型化に対応できる新規な構造の電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、複数の電子部品内蔵基板を積層した積層型電子部品内蔵基板における個々の前記電子部品内蔵基板であって、配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、前記第１電極の上に設けられた、はんだ又は導電ペーストの金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出し、他の前記電子部品内蔵基板の金属接合材に埋め込まれて接合される第２電極と、前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部とを有し、前記金属接合材の表面が前記絶縁部の上面と同一面となるように前記金属接合材が前記絶縁部に埋め込まれ、かつ前記絶縁部の上面から露出していることを特徴とする電子部品内蔵基板が提供される。
【０００８】
また、その開示の他の観点によれば、配線層と、前記配線層と電気的に接続する電子部品と、前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、前記第１電極の上に設けられた、はんだ又は導電ペーストの金属接合材と、前記配線層の下に設けられ、前記配線層から下方へ突出した第２電極と、前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部とを備え、前記金属接合材の表面が前記絶縁部の上面と同一面となるように前記絶縁部に前記金属接合材が埋め込まれ、かつ前記絶縁部の上面から露出している複数の電子部品内蔵基板を有し、一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第２電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されていることを特徴とする積層型電子部品内蔵基板が提供される。
【０００９】
さらに、その開示の他の観点によれば、複数の電子部品内蔵基板を積層した積層型電子部品内蔵基板における個々の前記電子部品内蔵基板の製造方法であって、支持体上に、はんだ又は導電ペーストの金属接合材と接する第１電極を形成する工程と、前記支持体上に電子部品を搭載する工程と、前記電子部品、前記第１電極及び前記金属接合材を絶縁材料で埋め込む工程と、前記粘着層及び支持体を除去する工程と、前記絶縁材料の下に、前記電子部品と前記第１電極とを電気的に接続する配線層を形成する工程と、前記配線層の下に設けられ、前記配線層から下方へ突出し、他の前記電子部品内蔵基板の金属接合材に埋め込んで接合する第２電極を形成する工程と、前記絶縁材料を上面から研磨することにより前記金属接合材を前記絶縁材料の上面に露出させる工程とを有することを特徴とする電子部品内蔵基板の製造方法が提供される。
【発明の効果】
【００１０】
以下の開示によれば、電子部品内蔵基板では、一方の面に樹脂部に埋め込まれた金属接合材を備え、他方の面に外側に突出する電極を備える。電子部品内蔵基板を積層する際は、金属接合材に電極が突き刺さって埋め込まれた状態で接合される。これにより、上下の電子部品実装基板の間隔が狭くなって薄型化に対応できると共に、電気接続の高い信頼性が得られる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）〜（ｄ）は予備的事項を説明するための断面図（その１）である。
【図２】図２（ａ）〜（ｄ）は予備的事項を説明するための断面図（その２）である。
【図３】図３（ａ）〜（ｅ）は第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。
【図４】図４（ａ）〜（ｄ）は第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。
【図５】図５は支持体の複数の部品搭載領域の外側に電極ポストが形成された様子を示す平面図である。
【図６】図６（ａ）〜（ｃ）は第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。
【図７】図７（ａ）〜（ｄ）は第１実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。
【図８】図８は樹脂部内の複数の部品搭載領域に半導体チップが埋設された様子を示す平面図である。
【図９】図９（ａ）及び（ｂ）は第１実施形態の電子部品内蔵基板を示す断面図及び平面図である。
【図１０】図１０は第１実施形態の電子部品内蔵基板が積層される様子を示す断面図である。
【図１１】図１１（ａ）及び（ｂ）は第１実施形態の積層型電子部品内蔵基板を示す断面図である。
【図１２】図１２は第１実施形態の第１変形例の積層型電子部品内蔵基板を示す断面図である。
【図１３】図１３（ａ）及び（ｂ）は第１実施形態の第２変形例の積層型電子部品内蔵基板を説明するための断面図である。
【図１４】図１４（ａ）及び（ｂ）は第１実施形態の第３変形例の積層型電子部品内蔵基板の接合部の様子を説明するための部分拡大断面図である。
【図１５】図１５は図１１（ａ）の積層型電子部品内蔵基板の上に上側半導体チップが積層された様子を示す断面図である。
【図１６】図１６（ａ）〜（ｃ）は第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。
【図１７】図１７（ａ）〜（ｃ）は第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。
【図１８】図１８（ａ）〜（ｄ）は第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。
【図１９】図１９（ａ）及び（ｂ）は第２実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。
【図２０】図２０は第２実施形態の電子部品内蔵基板を示す断面図である。
【図２１】図２１は第２実施形態の積層型電子部品内蔵基板を示す断面図である。
【図２２】図２２は第２実施形態の第１変形例の積層型電子部品内蔵基板を示す断面図である。
【図２３】図２３（ａ）及び（ｂ）は第２実施形態の第２変形例の積層型電子部品内蔵基板を説明するための断面図である。
【図２４】図２４は第１実施形態の第３変形例の積層型電子部品内蔵基板の接合部の様子を示す部分拡大断面図である。
【図２５】図２５は図２１の積層型電子部品内蔵基板の上に上側半導体チップが実装された様子を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、実施の形態について、添付の図面を参照して説明する。
【００１３】
本実施形態の説明の前に、予備的事項に係る積層型電子部品内蔵基板について説明する。図１及び図２は予備的事項を説明するための図である。
【００１４】
図１（ａ）に示すように、まず、支持体２００を用意し、その上に粘着層２２０を形成する。次いで、図１（ｂ）に示すように、半導体チップが配置される部品搭載領域Ａの外側の枠状領域に電極ポスト３００を並べて形成する。電極ポスト３００は、銅箔をフォトリソグラフィ及びエッチングによってパターニングするなどして形成される。
【００１５】
さらに、同じく図１（ｂ）に示すように、支持体２００上の粘着層２２０の部品搭載領域Ａに半導体チップ４００を仮接着する。半導体チップ４００はその接続パッド４００ａが下側を向いた状態で配置される。
【００１６】
次いで、図１（ｃ）に示すように、電極ポスト３００及び半導体チップ４００を埋め込むようにモールド樹脂を形成し、それを硬化させることにより樹脂部５００を得る。
【００１７】
その後に、図１（ｄ）に示すように、粘着層２２０と樹脂部５００との界面から粘着層２２０及び支持体２００を引き剥がすことによりそれらを除去する。これにより、下面側に電極ポスト３００の下面及び半導体チップ４００の接続パッド４００ａが露出した状態となる。
【００１８】
次いで、図２（ａ）に示すように、図１（ｄ）の構造体の下面に、半導体チップ４００の接続パッド４００ａと電極ポスト３００とを接続する配線層６００を形成する。さらに、配線層６００の接続部Ｃ上に開口部７００ａが設けられた保護絶縁層７００を形成する。
【００１９】
続いて、図２（ｂ）に示すように、図２（ａ）の構造体の樹脂部５００を上面から研摩して薄くすることにより、電極ポスト３００の上部接続面３００ａを露出させる。
【００２０】
さらに、図２（ｃ）に示すように、電極ポスト３００の上部接続面３００ａの上にフラックス（不図示）を塗布した後に、直径が４００μｍ程度のはんだボール８００を搭載する。これにより、上面側にはんだボール８００が設けられて、下面側に配線層６００の接続部Ｃが設けられた電子部品内蔵基板１００が得られる。
【００２１】
そして、図２（ｄ）に示すように、複数の電子部品内蔵基板１００を用意し、一方の電子部品内蔵基板１００のはんだボール８００の上に他方の電子部品内蔵基板１００の接続部Ｃが配置されるように、電子部品内蔵基板１００を積層する。
【００２２】
さらに、積層された電子部品内蔵基板１００を押圧しながらリフロー加熱することにより、下側の電子部品内蔵基板１５０のはんだボール８００を上側の電子部品内蔵基板１００の接続部Ｃに接合する。
【００２３】
これにより、積層型の電子部品内蔵基板１２０が得られる。
【００２４】
図２（ｄ）に示すように、予備的事項に係る積層型の電子部品内蔵基板１２０では、直径が４００μｍ程度の比較的大きなはんだボール８００を介して電子部品内蔵基板１００が積層される。はんだボール８００は電子部品内蔵基板１００の外面から突出するように配置されるため、積層される電子部品内蔵基板１００の間隔を狭くすることは限界があり、さらなる薄型化の要求に容易に対応できない。
【００２５】
以下に説明する実施形態の電子部品内蔵基板を使用することにより、上記した不具合を解消することができる。
【００２６】
（第１実施形態）
図３〜図８は第１実施形態の電子部品内蔵基板の製造方法を示す図、図９は第１実施形態の電子部品内蔵基板を示す図である。
【００２７】
第１実施形態の電子部品内蔵基板の製造方法では、図３（ａ）に示すように、まず、ステンレス鋼、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、樹脂基板、又はフィルムなどからなる支持体１０を用意する。
【００２８】
次いで、図３（ｂ）に示すように、支持体１０の上に粘着層１２を形成する。粘着層１２としては、両面に粘着層が設けられたフィルムなどが使用され、適度な接着性を有すると共に、後に容易に引き剥がすことができる特性のものが使用される。粘着層１２の代わりに、剥離可能な接着層を使用してもよい。
【００２９】
続いて、図３（ｃ）に示すように、支持体１０上の粘着層１２の上に厚みが１００μｍ程度の銅箔２０ａを貼付する。
【００３０】
次いで、図３（ｄ）に示すように、銅箔２０ａの上にフォトリソグラフィにより電極ポストを得るためのレジストパターン２５を形成する。レジストパターン２５は、ドライフィルムレジストから形成してもよいし、液状レジストから形成してもよい。
【００３１】
さらに、図３（ｅ）に示すように、レジストパターン２５をマスクにして銅箔２０ａをウェットエッチングすることにより、第１電極として電極ポスト２０を得る。銅箔２０ａのウェットエッチャントとしては、塩化第二鉄溶液や塩化第二銅溶液などが使用される。
【００３２】
その後に、図４（ａ）に示すように、レジストパターン２５を除去して電極ポスト２０の上面を露出させる。電極ポスト２０は、半導体チップが搭載される部品搭載領域Ａの外側の枠状領域に並んで配置される。電極ポスト２０の配置は必ずしも枠状でなくてもよい。
【００３３】
図５に示すように、多面取り用の大型の支持体１０を使用する場合は、支持体１０の上に複数の部品搭載領域Ａが画定されており、各部品搭載領域Ａの外側の枠状領域に電極ポスト２０がそれぞれ配置される。
【００３４】
前述した例では、電極ポスト２０は、厚みが１００μｍ程度の銅箔２０ａから形成されるため、電極ポスト２０の高さは１００μｍ程度に設定される。
【００３５】
電極ポスト２０の高さは、後述する半導体チップの厚みより高くなるように調整される。電極ポスト２０の高さをかなり高く設定する場合は、銅箔２０ａの代わりに厚みが６００μｍ〜８００μｍの銅板が粘着層１２の上に配置され、同様にパターニングされて電極ポスト２０が得られる。
【００３６】
銅以外であっても電極として使用できる金属材料であれば使用することができる。つまり、銅箔２０ａは金属層の一例であり、各種の金属箔又は金属板などの金属層をパターニングして電極ポスト２０を形成してもよい。
【００３７】
続いて、図４（ｂ）に示すように、電極ポスト２０の上面にマウンタによってフラックス（不図示）を形成した後に、直径が４００μｍ程度のはんだボール２２ａを搭載する。はんだボール２２ａはフラックスによって電極ポスト２０の上面に粘着される。
【００３８】
はんだボール２２ａの材料としては、好適には、錫―銀系はんだ、又は錫―銀―銅系はんだなどの鉛フリーはんだが使用される。なお、はんだボール２２ａの代わりに、はんだペースト又は銀ペーストなどの導電性ペーストを使用してもよい。導電性ペーストを使用する場合は、スクリーン印刷によってメタルマスクの開口部を通して導電性ペーストが電極ポスト２０の上面に形成される。あるいは、導電性ペーストをディスペンス法などによって形成してもよい。
【００３９】
第１実施形態では、このような方法により、支持体１０上の部品搭載領域Ａの外側に、粘着層１２を介して、電極ポスト２０の上に金属接合材としてはんだボール２２ａが形成された電極構造が得られる。つまり、支持体１０の上に、金属接合材と接する第１電極を形成する。
【００４０】
次いで、図４（ｃ）に示すように、支持体１０上の粘着層１２の部品搭載領域Ａに半導体チップ３０を粘着させて仮接着する。半導体チップ３０はフェイスダウンで配置され、半導体チップ３０の接続パッド３０ａが下側になった状態で粘着層１２の上に配置される。
【００４１】
半導体チップ３０は薄型化されており、その厚みは５０μｍ〜３００μｍ程度である。
【００４２】
電子部品として、ＣＰＵ又はメモリなどの半導体チップ３０（ＬＳＩチップ）を例示するが、その他の各種能動素子、キャパシタや抵抗などの各種受動素子を実装してもよい。
【００４３】
また、複数の電子部品を実装してもよいし、異種の電子部品を混載させて実装してもよい。
【００４４】
さらに、図４（ｄ）に示すように、図４（ｃ）の構造体の上に高粘度の液状のモールド樹脂を配置し、モールド型で押圧して成形しながら１２０℃の温度で加熱処理することにより半硬化状態の樹脂部４０を得る。これにより、半導体チップ３０、はんだボール２２ａ及び電極ポスト２０が樹脂部４０に埋め込まれる。
【００４５】
このようにして、電子部品の一例の半導体チップ３０、第１電極の一例の電極ポスト２０及び金属接合材の一例のはんだボール２２を、絶縁材料の一例である樹脂部４０によって埋め込む。
【００４６】
その後に、図６（ａ）に示すように、図４（ｄ）の構造体の粘着層１２と樹脂部４０との界面から粘着層１２及び支持体１０を引き剥がして除去する。粘着層１２として、加熱処理、紫外線照射又は超音波によって粘着力が低下する特性を有する材料を使用することにより、粘着層１２及び支持体１０をより容易に引き剥がすことができる。
【００４７】
その後に、図６（ａ）の構造体を２５０℃の温度で加熱処理することにより、樹脂部４０を完全に硬化させる。
【００４８】
次いで、図６（ｂ）に示すように、図５（ａ）の構造体を上下反転させた後に、その上面側に銅などからなるシード層５２を形成する。シード層５２の厚みは０．５μｍ程度であり、スパッタ法又は無電解めっきによって形成される。あるいは、配線層の厚みが厚くなっても差し支えない場合は、銅箔を貼付してシード層５２としてもよい。なお、シード層５２の下に密着層として、Ｃｒ層、Ｔｉ層、ＴｉＷ層、又はＴｉＮ層などを形成する場合もある。
【００４９】
続いて、図６（ｃ）に示すように、配線層が配置される領域に開口部２７ａが設けられためっきレジスト２７をフォトリソグラフィによって形成する。さらに、同じく図６（ｃ）に示すように、シード層５２をめっき給電経路に利用する電解めっきにより、めっきレジスト２７の開口部２７ａに銅などからなる金属めっき層５４を形成する。
【００５０】
その後に、図７（ａ）に示すように、めっきレジスト２７を除去した後に、金属めっき層５４をマスクにしてシード層５２をエッチングする。
【００５１】
これにより、シード層５２及び金属めっき層５４により形成される配線層５０が得られる。半導体チップ３０の接続パッド３０ａとその外側に配置された電極ポスト２０とが配線層５０によって電気的に接続される。このようにして、半導体チップ３０の接続パッド３０ａは、ファンアウト配線として機能する配線層５０によって外側に引き出されて電極ポスト２０に電気的に接続される。
【００５２】
前述した例では、配線層５０をセミアディティブ法で形成しているが、サブトラクティブ法などの各種の配線形成方法を採用することができる。
【００５３】
次いで、図７（ｂ）に示すように、配線層５０の接続部Ｃ上に開口部４２ａが設けられた保護絶縁層４２を形成する。保護絶縁層４２としては、感光性のポリイミド樹脂、エポキシ樹脂又はフェノール樹脂が使用され、フォトリソグラフィによって開口部４２ａが形成される。あるいは、非感光性樹脂を使用し、レーザによって開口部４２ａを形成してもよい。
【００５４】
続いて、図７（ｃ）に示すように、保護絶縁層４２の開口部４２ａに第２電極として接続電極５６を形成する。接続電極５６は、保護絶縁層４２の外面から外側に突出する突出電極として形成される。そして、接続電極５６は配線層５０の接続部Ｃに電気的に接続されて形成される。
【００５５】
接続電極５６の保護絶縁層４２からの突出高さｈｘは例えば１０μｍに設定される。接続電極５６は、銅を材料として形成され、銅層単層、又は銅層の上にコンタクト層として金層が形成された積層金属膜などが使用される。また、接続電極５６は、前述した配線層５０の形成方法と同様にセミアディティブ法などで形成される。
【００５６】
次いで、図７（ｄ）に示すように、図７（ｃ）の構造体を上下反転させた後に、樹脂部４０をその上面から研磨し、さらにはんだボール２２ａの直径の途中まで研磨する。これにより、樹脂部４０の上面から厚み方向に埋め込まれたはんだ電極２２が得られる。はんだ電極２２はその下の電極ポスト２０に電気的に接続されている。
【００５７】
研磨方法としては、グラインダー又はＣＭＰ（Chemical Mechanical Polishing）などが使用される。なお、樹脂部４０の研磨は、図４（ｄ）の工程の後、又は図６（ａ）の工程の後で行ってもよい。
【００５８】
はんだボール２２ａの残される高さｈｙは、はんだボール２２ａの直径の２０〜５０％に設定される。本実施形態のようにはんだボール２２ａの直径が４００μｍの場合は、残される高さｈｙは８０μｍ〜２００μｍ、好適には１００μｍ程度に設定される。
【００５９】
図７（ｄ）において、研磨後の全体の厚みＴは４００μｍ〜６００μｍ程度に設定される。
【００６０】
図８に示すように、前述した図５のように、多面取り用の大型の支持体１０を使用する場合は、樹脂部４０内の複数の部品搭載領域Ａに半導体チップ３０が埋設され、その外側領域の樹脂部４０からはんだ電極２２が露出した構造体が得られる。そして、個々の半導体チップ３０が得られるように、樹脂部４０が切断される。
【００６１】
以上により、図９に示すように、第１実施形態の電子部品内蔵基板１が得られる。図９（ａ）が断面図であり、図９（ｂ）が平面図である。
【００６２】
図９に示すように、第１実施形態の電子部品内蔵基板１では、配線層５０に半導体チップ３０の接続パッド３０ａが電気的に接続されて実装されている。半導体チップ３０の外側の配線層５０の上面にそれに電気的に接続された電極ポスト２０が形成されている。電極ポスト２０は第１電極の一例である。このようにして、半導体チップ３０の接続パッド３０ａはファンアウト配線として機能する配線層５０によって外側に引き出されて電極ポスト２０に接続されている。
【００６３】
また、配線層５０の下には下側に突出する接続電極５６が形成されている。接続電極５６は第２電極の一例である。配線層５０の下にはその接続部Ｃに開口部４２ａが設けられた保護絶縁層４２が形成されている。接続電極５６は保護絶縁層４２の開口部４２ａに形成され、保護絶縁層４２の外面から外側に突出する突出電極として形成されている。このようにして、接続電極５６の突出部が保護絶縁層４２から露出している。
【００６４】
さらに、電極ポスト２０の上面に金属接合材としてはんだ電極２２が形成されている。そして、半導体チップ３０、電極ポスト２０及びはんだ電極２２が樹脂部４０に埋め込まれている。樹脂部４０は絶縁部の一例である。はんだ電極２２は、樹脂部４０内に埋め込まれたはんだボール２２ａが直径の途中まで研磨されて形成されるため、側面が球面の一部となったお椀状に形成される。
【００６５】
また、はんだ層２２の上面は樹脂部４０の上面とは同じ高さに配置されて同一面となっている。このようにして、はんだ電極２２は、樹脂部４０に埋め込まれた状態でその上面が樹脂部４０から露出している。
【００６６】
はんだ電極２２は金属接合材の一例であり、はんだ電極２２の代わりに、銀ペーストなどの導電性ペーストを使用してもよい。
【００６７】
図９の平面図を加えて参照すると、電子部品内蔵基板１の中央の部品搭載領域Ａに半導体チップ３０がフェイスダウンで実装されている。そして、部品搭載領域Ａの外側の枠状領域に、上側にはんだ電極２２が形成された多数の電極ポスト２０が半導体チップ３０を取り囲むように並んで配置されている。図９の平面図では、配線層５０などが省略されて描かれている。
【００６８】
このようにして、第１実施形態の電子部品内蔵基板１では、半導体チップ３０が樹脂部４０に埋め込まれており、上面側に、半導体チップ３０に配線層５０及び電極ポスト２０を介して電気的に接続されたはんだ電極２２が露出している。
【００６９】
また、下面側に、半導体チップ３０に配線層５０を介して電気的に接続された銅などの接続電極５６が保護絶縁層４２から突出した状態で露出している。このように、一方の面に露出する金属接合材としてのはんだ電極２２と他方の面に露出する接続電極５６とは、異なる金属の組み合わせで形成される。
【００７０】
第１実施形態では、図１０に示すように、複数の電子部品内蔵基板１が用意され、一方の電子部品内蔵基板１のはんだ電極２２の上に他方の電子部品内蔵基板１の接続電極５６が配置されるように積層される。そして、積層された複数の電子部品内蔵基板１を下側に押圧しなから２６０℃の温度でリフロー加熱する。
【００７１】
これにより、下側の電子部品内蔵基板１のはんだ電極２２が溶融し、上側の電子部品内蔵基板１の接続電極５６が下側の電子部品内蔵基板１のはんだ電極２２に突き刺さって埋め込まれた状態で接合される。
【００７２】
以上により、図１１（ａ）に示すように、第１実施形態の積層型電子部品内蔵基板５が得られる。なお、多面取り用の電子部品内蔵基板１を使用する場合は、電子部品内蔵基板１を積層した後に、個々の積層型電子部品内蔵基板５が得られるように、積層された電子部品内蔵基板１が切断される。あるいは、電子部品内蔵基板１を積層する前に切断し、その後に積層することも可能である。
【００７３】
図１１（ａ）に示すように、第１実施形態の積層型電子部品内蔵基板５は、前述した半導体チップ３０が埋め込まれたシート状の電子部品内蔵基板１が積層されて形成される。
【００７４】
積層型電子部品内蔵基板５の接合部の部分拡大断面図である図１１（ｂ）を加えて参照すると、上側の電子部品内蔵基板１の突出する接続電極５６が下側の電子部品内蔵基板１のはんだ電極２２に埋め込まれて接合されている。これにより、突出電極５２の突出高さが解消されて積層された電子部品内蔵基板１の間隔を狭くすることができる。
【００７５】
従って、予備的事項で説明したような４００μｍ程度の直径が大きなはんだボールを介して電子部品内蔵基板を積層する場合よりも、積層型電子部品内蔵基板の全体の厚みをかなり薄くすることができる。
【００７６】
また、接続電極５６がはんだ電極２２に突き刺さって接合されるので、突出しない平坦な接続電極を使用する場合よりも接続電極５６とはんだ電極２２との間の接続不良の発生が防止される。また、接続電極５６がはんだ電極２２に突き刺さって接合されるので、積層された電子部品内蔵基板１の接続強度を強くすることができ、横方向からの機械的衝撃にも強い構造となる。
【００７７】
このように、電気接続の十分な信頼性が得られる薄型化された積層型電子部品内蔵基板を歩留りよく製造することができる。
【００７８】
図１１（ａ）の例では、２つの電子部品内蔵基板１を積層しているが、積層数は任意に設定することができる。
【００７９】
図１２には、第１実施形態の第１変形例の積層型電子部品内蔵基板５ａが示されている。前述した図１０の工程で、電子部品内蔵基板１を積層する際に、電子部品内蔵基板１の反りなどによってそれら間に微小な隙間が残ることがある。
【００８０】
そのような場合は、図１２に示すように、積層された電子部品内蔵基板１の間に接着剤４４が設けられるようにしてもよい。電子部品内蔵基板１のはんだ層２２を除く領域に接着剤４４が配置されるようにして電子部品内蔵基板１が積層される。接着剤４４としては、例えばエポキシ樹脂系の接着剤が使用される。これより、電子部品内蔵基板１の間の微小な隙間も接着剤４４で埋め込まれるので、水分やガスの侵入が防止されて信頼性を向上させることができる。
【００８１】
また、図１３には、第１実施形態の第２変形例の電子部品内蔵基板１ａを使用した積層型電子部品内蔵基板５ｂが示されている。図１３（ａ）の電子部品内蔵基板１ａのように、接続電極５６とはんだ電極２２との接続不良が問題にならない場合は、接続電極５６を突出電極とせずに、保護絶縁層の４２の外面と同一の高さ又は多少沈み込んだ位置まで接続電極５６が形成されるようにしてもよい。
【００８２】
この場合も、図１３（ｂ）に示すように、電子部品内蔵基板１ａを積層した後に、リフロー加熱によって上側の電子部品内蔵基板１ａの接続電極５６が下側の電子部品内蔵基板１のはんだ電極２２に接合される。
【００８３】
さらに、図１４には、第１実施形態の第３変形例の電子部品内蔵基板１ｂを使用した積層型電子部品内蔵基板５ｃの接合部の様子が示されている。前述した図１１（ａ）の積層型電子部品内蔵基板５において、はんだ電極２２の配置が狭ピッチ化されて、かつ両基板間に隙間が存在すると、横方向にはんだが流れ込んで、近接するはんだ電極２２が電気的にショートする場合が想定される。
【００８４】
図１４（ａ）に示すように、第３変形例の電子部品内蔵基板１ｂでは、接続電極５６の周りに保護絶縁層４２が形成されておらず、接続電極５６と保護絶縁層４２の開口部４２ａの側面との間にリング状の間隔Ｄが設けられて隙間になっている。例えば、保護絶縁層４２の厚みに対応する間隔Ｄの深さは、接続電極５６の突出高さと同等で１０μｍに設定される。
【００８５】
そして、図１４（ｂ）に示すように、電子部品内蔵基板１ｂを積層し、リフロー加熱によって接合する際に、はんだ電極２２から溶融したはんだは接続電極５６の周りの間隔Ｄに流れるため、はんだが横方向に流れることが防止される。
【００８６】
これにより、はんだ層２２の配置が狭ピッチ化される場合であっても、はんだの横方向への流出によるはんだ層２２の電気ショートの発生が防止される。
【００８７】
図１５には、本実施形態の図１１（ａ）の積層型電子部品内蔵基板５にさらに電子部品が実装された形態が示されている。図１５に示すように、図１１（ａ）の積層型電子部品内蔵基板５の樹脂部４０の上に、上側電子部品として第１上側半導体チップ３２とそれより面積が小さい第２上側半導体チップ３４が積層されている。
【００８８】
第１上側半導体チップ３２及び第２上側半導体チップ３４の各周縁部には接続パッド（不図示）が設けられている。そして、第１上側半導体チップ３２の接続パッドがワイヤ２４によって電子部品内蔵基板１の内側のはんだ電極２２に接続されている。また、第２上側半導体チップ３４の接続パッドがワイヤ２４によって電子部品内蔵基板１の外側のはんだ電極２２に接続されている。
【００８９】
さらに、第１上側半導体チップ３２、第２上側半導体チップ３４及びワイヤ２４が封止樹脂４６で封止されている。
【００９０】
例えば、電子部品内蔵基板１に内蔵された半導体チップ３０がＣＰＵチップであり、その上に積層される第１、第２上側半導体チップ３２，３４がメモリチップである。あるいは、その逆で、電子部品内蔵基板１にメモリチップを内蔵させ、その上にＣＰＵチップを積層してもよい。
【００９１】
また、電子部品内蔵基板１に内蔵される電子部品は、半導体チップ３０ばかりではなく、半導体チップ３０の横の領域にキャパシタチップや抵抗チップなどが内蔵されていてもよい。
【００９２】
（第２実施形態）
図１６〜図１９は第２実施形態の電子部品内蔵基板の製造方法を示す図、図２０は第２実施形態の電子部品内蔵基板を示す図である。
【００９３】
第２実施形態では、第１実施形態とは異なる方法で第１実施形態の図４（ｂ）と実質的に同一の電極構造を形成する。
【００９４】
第２実施形態では、第１実施形態と同一要素及び同一工程については、同一符号を付してその詳しい説明を省略する。
【００９５】
第２実施形態の電子部品内蔵基板の製造方法では、図１６（ａ）に示すように、まず、第１実施形態の図３（ｂ）の工程と同様に、支持体１０の上に粘着層１２を形成する。さらに、図１６（ｂ）に示すように、粘着層１２の上に銅などからなるシード層６０ａを形成する。シード層６０ａはスパッタ法又は無電解めっきにより形成され、その厚みは０．５μｍ程度である。あるいは、シード層６０ａを厚く形成しても差しつかえない場合は、粘着層１２の上に銅箔を貼付してシード層６０ａとしてもよい。
【００９６】
次いで、図１６（ｃ）に示すように、シード層６０ａの上に、電極ポストが配置される部分にホール状の開口部２９ａが設けられためっきレジスト２９をフォトリソグラフィによって形成する。めっきレジスト２９は、ドライフィルムレジストを貼付してもよいし、液状レジストを塗布してもよい。
【００９７】
めっきレジスト２９の開口部２９ａに電極ポストが充填されるので、最終的な電極ポストの高さを鑑みてめっきレジスト２９の厚みが設定される。めっきレジスト２９の厚みは、例えば１００μｍ〜５００μｍである。めっきレジスト２９の開口部２９ａは、平面視して円形又は四角形などの多角形で形成される。
【００９８】
続いて、図１７（ａ）に示すように、シード層６０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト２９の開口部２９ａにその深さの途中まで銅めっき層６０ｂを形成する。つまり、めっきレジスト２９の開口部２９ａの全てを銅めっき層６０ｂで埋め込まずに銅めっき層６０ｂの上に開口部２９ａの空間が残るようにする。
【００９９】
続いて、図１７（ｂ）に示すように、はんだ用のめっき液に替えて、同様なシード層６０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト２９の開口部２９ａ内の銅めっき層６０ｂの上にはんだ層６２ａを形成する。これより、めっきレジスト２９の開口部２９ａの全体が銅めっき層６０ｂ及びはんだ層６２ａによって充填される。
【０１００】
その後に、図１７（ｃ）に示すように、めっきレジスト２９を除去した後に、はんだ層６２ａ及び銅めっき層６０ｂをマスクにしてシード層６０ａをエッチングする。これにより、シード層６０ａ及び銅めっき層６０ｂから電極ポスト６０が形成され、電極ポスト６０の上にはんだ層６２ａが配置される。上側にはんだ層６６が形成された電極ポスト６０は、半導体チップが配置される部品搭載領域Ａの外側の枠状領域に並んで配置される。
【０１０１】
なお、第１実施形態と同様に、銅めっき層６０ｂ以外であっても電極として使用できる金属材料であれば使用することができる。つまり、各種の金属めっき層を形成して電極ポスト６０を得てもよい。また、はんだ層６２ａを電解めっきで形成したが、図１７（ａ）〜（ｂ）の工程で、めっきレジスト２９の開口部２９ａ内の銅めっき層６０ｂの上にはんだペースト又は銀ぺーストなどの導電性ペーストをスクリーン印刷やディスペンス法などで充填して金属接合材としてもよい。
【０１０２】
次いで、図１８（ａ）に示すように、第１実施形態の図４（ｃ）の工程と同様に、支持体１０上の粘着層１２の部品搭載領域Ａに半導体チップ３０の接続パッド３０ａを下側に向けて半導体チップ３０を配置する。
【０１０３】
さらに、図１８（ｂ）に示すように、第１実施形態の図４（ｄ）の工程と同様に、半導体チップ３０及びはんだ層６２ａが形成された電極ポスト６０を埋め込む樹脂部４０を形成する。その後に、図１８（ｃ）に示すように、第１実施形態の図６（ａ）の工程と同様に、図１８（ｂ）の構造体から粘着層１２及び支持体１０を引き剥がして除去する。
【０１０４】
次いで、図１８（ｄ）に示すように、第１実施形態の図６（ｂ）〜図７（ａ）の工程と同様な方法により、図１８（ｃ）の構造体の下面に半導体チップ３０の接続パッド３０ａと電極ポスト６０を接続する配線層５０を形成する。
【０１０５】
続いて、図１９（ａ）に示すように、第１実施形態の図７（ｂ）及び（ｃ）の工程と同様に、配線層５０の接続部Ｃに開口部４２ａが設けられた保護絶縁層４２を形成した後に、保護絶縁層４２の開口部４２ａに接続電極５６を突出電極として形成する。
【０１０６】
さらに、図１９（ｂ）に示すように、第１実施形態の図７（ｄ）の工程と同様に、樹脂部４０をその上面から研磨し、続いて、電極ポスト６０上のはんだ層６２ａの厚みの途中まで研磨する。これにより、樹脂部４０の上面から厚み方向に埋め込まれたはんだ電極６２が得られる。はんだ電極６２はその下の電極ポスト６０に電気的に接続されている。
【０１０７】
以上により、図２０に示すように、第２実施形態の電子部品内蔵基板２が得られる。第２実施形態の電子部品内蔵基板２が第１実施形態と異なる点は、電極ポスト６０及びその上に形成されたはんだ電極６２の立体形状にある。
【０１０８】
第２実施形態の電子部品内蔵基板２の電極ポスト６０及びはんだ電極６２は、前述した図１６（ｃ）のめっきレジスト２９の開口部２９ａの形状に沿って形成される。従って、レジスト２９の開口部２９ａが平面視して円形又は四角形などの多角形で形成される場合は、はんだ電極６２の立体形状は、電極ポスト６０の立体形状とほぼ同一で円柱形又は多角柱形で形成される。その他の要素は第１実施形態の図９の電子部品内蔵基板１と実質的に同一である。
【０１０９】
そして、図２１に示すように、第１実施形態と同様に、一方の電子部品内蔵基板２のはんだ電極６２の上に他方の電子部品内蔵基２の接続電極５６が配置されるように積層される。
【０１１０】
さらに、積層体を押圧しながらリフロー加熱することにより、上側の電子部品内蔵基２の接続電極５６が下側の電子部品内蔵基板２のはんだ電極６２に突き刺さって埋め込まれた状態で接合される。これにより、第２実施形態の積層型電子部品内蔵基板６が得られる。
【０１１１】
図２２に示す第２実施形態の第１変形例の積層型電子部品内蔵基板６ａのように、第１実施形態の第１変形例（図１２）と同様に、電子部品内蔵基板２の間の隙間に接着剤４４が充填されるようにしてもよい。
【０１１２】
また、図２３（ａ）に示す第２実施形態の第２変形例の電子部品内蔵基板２ａのように、第１実施形態の第２変形例（図１３（ｂ））と同様に、接続電極５６を突出電極とせずに、保護絶縁層４２の外面と同一の高さ又は多少沈み込んだ位置まで接続電極５６が形成されるようにしてもよい。
【０１１３】
この場合も、図２３（ｂ）に示す第２実施形態の第２変形例の積層型電子部品内蔵基板６ｂのように、リフロー加熱によって上側の電子部品内蔵基２ａの接続電極５６が下側の電子部品内蔵基板２ａのはんだ電極６２に接合される。
【０１１４】
さらに、図２４には、第２実施形態の第３変形例の積層型電子部品内蔵基板６ｃの接合部の様子が示されている。図２４に示すように、第１実施形態の第３変形例（図１４（ｂ））と同様に、接続電極５６と保護絶縁層４２の開口部４２ａの側面との間にリング状の間隔Ｄが設けられて隙間となっている電子部品内蔵基板２ｂを同様に積層してもよい。
【０１１５】
第２実施形態の第３変形例の積層型電子部品内蔵基板６ｃでは、第１実施形態の第３変形例と同様に、はんだ電極６２の配置が狭ピッチ化される場合であっても、はんだの横方向への流出によるはんだ電極６２の電気ショートの発生が防止される。
【０１１６】
また、図２５に示すように、第１実施形態と同様に、図２１の積層型電子部品内蔵基板６の上に、第１上側半導体チップ３２及び第２上側半導体チップ３４を積層してもよい。さらに同様に、第１上側半導体チップ３２及び第２上側半導体チップ３４がワイヤ２４で電子部品内蔵基板５のはんだ電極６２に接続され、それらが封止樹脂４６によって封止される。
【０１１７】
（その他の実施形態）
前述した形態では、同一の電極構造を同一位置に有する電子部品内蔵基板を積層して電気接続している。これと違って、相互に異なる位置に電極が設けられた電子部品内蔵基板を積層して接続するためには、電極を整合させるための配線基板であるインターポーザが必要になる。
【０１１８】
そのような観点から、一方の面に樹脂部に埋め込まれたはんだなどの金属接合材を備え、他方の面に外側に突出する接続電極を備えたインターポーザとして使用してもよい。つまり、前述した電子部品内蔵基板と同様な電極構造を所要の位置に有し、半導体チップなどの電子部品が内蔵されていないインターポーザに適用してもよい。
【０１１９】
電極仕様の異なる電子部品内蔵基板を積層する場合であっても、そのようなインターポーザを介して積層することにより、信頼性よく電気接続することができると共に、薄型化を図ることができる。
【０１２０】
上記実施形態の電子部品内蔵基板を搭載したデジタルカメラや携帯電話などの電子機器では、複数の電子部品内蔵基板を信頼性よく電気的に接続できると共に、薄型化を図ることができる。
【０１２１】
以上の実施形態に関し、さらに以下の付記を開示する。
【０１２２】
（付記１）配線層と、
前記配線層と電気的に接続する電子部品と、
前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、
前記第１電極の上に設けられた金属接合材と、
前記配線層の下に設けられ、前記配線層から下方へ突出した第２電極と、
前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部と、
を有することを特徴とする電子部品内蔵基板。
【０１２３】
（付記２）前記配線層の下に開口部が設けられた保護絶縁層を有し、
前記第２電極は、前記保護絶縁層の前記開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする付記１に記載の電子部品内蔵基板。
【０１２４】
（付記３）前記金属接合材の上面は前記絶縁部の上面と同一の高さに配置されていることを特徴とする付記１又は２に記載の電子部品内蔵基板。
【０１２５】
（付記４）前記金属接合材は、はんだ又は導電性ペーストにより形成され、前記第２電極は銅を材料として形成されることを特徴とする付記１乃至３のいずれかに記載の電子部品内蔵基板。
【０１２６】
（付記５）前記第１電極の高さは、前記電子部品の厚みより高いことを特徴とする付記１乃至４のいずれかに記載の電子部品内蔵基板。
【０１２７】
（付記６）前記第２電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする付記２に記載の電子部品内蔵基板。
【０１２８】
（付記７）前記金属接合材は、お椀形状、円柱形状又は多角柱形状からなることを特徴とする付記１乃至５のいずれかに記載の電子部品内蔵基板。
【０１２９】
（付記８）前記電子部品は、半導体チップであることを特徴とする付記１乃至５のいずれかに記載の電子部品内蔵基板。
【０１３０】
（付記９）前記金属接合材は、所定温度において前記第２電極を当接することにより変形する材料であることを特徴とする付記１乃至５のいずれかの電子部品内蔵基板。
【０１３１】
（付記１０）配線層と、
前記配線層と電気的に接続する電子部品と、
前記配線層の上に設けられ、前記配線層と電気的に接続する第１電極と、
前記第１電極の上に設けられた金属接合材と、
前記配線層の下に設けられ、前記配線層から下方へ突出した第２電極と、
前記電子部品、前記第１電極及び前記金属接合材を埋め込む絶縁部と、
を備えた複数の電子部品内蔵基板を有し、
一方の前記電子部品内蔵基板の前記金属接合材に、他方の前記電子部品内蔵基板の前記第２電極が埋め込まれて接合され、前記複数の電子部品内蔵基板が積層されていることを特徴とする積層型電子部品内蔵基板。
【０１３２】
（付記１１）前記配線層の下に開口部が設けられた保護絶縁層を有し、
前記第２電極は、前記保護絶縁層の開口部に形成され、前記保護絶縁層から外側に突出していることを特徴とする付記１０に記載の積層型電子部品内蔵基板。
【０１３３】
（付記１２）前記第２電極と前記保護絶縁層との間に隙間が設けられていることを特徴とする付記１０又は１１に記載の積層型電子部品内蔵基板。
【０１３４】
（付記１３）前記積層された電子部品内蔵基板の間に接着剤が設けられていることを特徴とする付記１０乃至１２のいずれかに記載の積層型電子部品内蔵基板。
【０１３５】
（付記１４）最上の前記電子部品内蔵基板の上に上側電子部品が実装されており、前記上側電子部品がワイヤで前記電子部品内蔵基板の前記金属接合材に接続されていることを特徴とする付記１０乃至１２のいずれかに記載の積層型電子部品内蔵基板。
【０１３６】
（付記１５）支持体上に、金属接合材と接する第１電極を形成する工程と、
前記支持体の上に電子部品を搭載する工程と、
前記電子部品、前記第１電極及び前記金属接合材を絶縁材料で埋め込む工程と、
前記粘着層及び支持体を除去する工程と、
前記樹脂材料の下に、前記電子部品と前記第１電極とを電気的に接続する配線層を形成する工程と、
前記配線層の下に設けられ、前記配線層から下方へ突出する第２電極を形成する工程と、
前記絶縁材料を研磨する工程と、
を有することを特徴とする電子部品内蔵基板の製造方法。
【０１３７】
（付記１６）前記金属接合材と接する第１電極を形成する工程は、
前記支持体上に粘着層を介して金属層を貼付する工程と、
前記金属層の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記金属層をエッチングすることにより前記第１電極を得る工程と、
前記レジストパターンを除去する工程と、
前記第１電極の上に前記金属接合材を形成する工程とを含むことを特徴とする付記１５に記載の電子部品内蔵基板の製造方法。
【０１３８】
（付記１７）前記金属接合材と接する第１電極を形成する工程は、
前記支持体上に粘着層を介してシード層を形成する工程と、
前記第１電極が配置される部分に開口部が設けられたレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記レジストの開口部の深さの途中まで金属めっき層を形成し、続いて、前記金属めっき層の上に前記金属接合材を形成するする工程と、
前記レジストを除去する工程と、
前記金属接合材及び前記金属めっき層をマスクにして前記シード層をエッチングする工程とを有することを特徴とする付記１５に記載の電子部品内蔵基板の製造方法。
【０１３９】
（付記１８）前記金属接合材は、はんだ又は導電性ペーストにより形成され、前記第２電極は銅を材料として形成されることを特徴とする付記１５乃至１７のいずれかに記載の電子部品内蔵基板の製造方法。
【０１４０】
（付記１９）前記第１電極の高さは、前記電子部品の厚みより高く形成されることを特徴とする付記１５乃至１８のいずれか一項に記載の電子部品内蔵基板の製造方法。
【０１４１】
（付記２０）前記電子部品は半導体チップであることを特徴とする付記１５乃至１８のいずれか一項に記載の電子部品内蔵基板の製造方法。
【符号の説明】
【０１４２】
１，１ａ，１ｂ，２，２ａ，２ｂ…電子部品内蔵基板、５，５ａ，５ｂ，５ｃ，６，６ａ，６ｂ，６ｃ…積層型電子部品内蔵基板、１０…支持体、１２…粘着層、２０，６０…電極ポスト、２０ａ…銅箔、２２，６２…はんだ電極、２２ａ…はんだボール、２４…ワイヤ、２５…レジストパターン、２７，２９…めっきレジスト、２７ａ，２９ａ，４２ａ…開口部、３０…半導体チップ、３２…第１上側半導体チップ、３４…第２上側半導体チップ、３０ａ…接続パッド、４０…樹脂部、４２…保護絶縁層、４６…封止樹脂、５０…配線層、５２，６０ａ…シード層、５４…金属めっき層、５６…接続電極、６０ｂ…銅めっき層、６２ａ…はんだ層、Ａ…部品搭載領域、Ｄ…間隔。
【図１】
0005880036.tif 000002
【図２】
0005880036.tif 000003
【図３】
0005880036.tif 000004
【図４】
0005880036.tif 000005
【図５】
0005880036.tif 000006
【図６】
0005880036.tif 000007
【図７】
0005880036.tif 000008
【図８】
0005880036.tif 000009
【図９】
0005880036.tif 000010
【図１０】
0005880036.tif 000011
【図１１】
0005880036.tif 000012
【図１２】
0005880036.tif 000013
【図１３】
0005880036.tif 000014
【図１４】
0005880036.tif 000015
【図１５】
0005880036.tif 000016
【図１６】
0005880036.tif 000017
【図１７】
0005880036.tif 000018
【図１８】
0005880036.tif 000019
【図１９】
0005880036.tif 000020
【図２０】
0005880036.tif 000021
【図２１】
0005880036.tif 000022
【図２２】
0005880036.tif 000023
【図２３】
0005880036.tif 000024
【図２４】
0005880036.tif 000025
【図２５】
0005880036.tif 000026