(57)【特許請求の範囲】
【請求項１】
１次巻線、２次巻線を有するトランスと、
前記１次巻線に直列接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御して、前記１次巻線を介して前記スイッチング素子に入力される第１の直流電圧をスイッチング制御する制御回路と、
前記スイッチング制御によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に電力供給する出力電圧生成部と、
前記第２の直流電圧の変化を検出し、その変化に応じて生成した前記スイッチング制御のためのフィードバック信号を前記制御回路へ伝達する出力電圧検出回路とを有するスイッチング電源装置であって、
前記制御回路は、
前記出力電圧検出回路からのフィードバック信号により、前記第２の直流電圧を一定値に維持されるように、前記第２の直流電圧に応じて前記スイッチング素子のスイッチング周波数を変化させるフィードバック信号制御回路と、
前記フィードバック信号制御回路により決定された前記スイッチング周波数で前記スイッチング素子をターンオンさせる信号を生成するＰＦＭ制御回路と、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子を流れる電流ピーク値を、第１の電流値から第２の電流値までの電流範囲で、周期的に変化させる形で変調する電流ピーク変調手段を備えた
ことを特徴とするスイッチング電源装置。
【請求項２】
前記制御回路は、
前記フィードバック信号は前記スイッチング素子のターンオンのタイミングを制御し、変調信号は前記スイッチング素子のターンオフのタイミングを制御し、前記フィードバック信号と、前記電流ピーク変調手段からの変調信号を、それぞれ分離して入力制御するように構成した
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路とを備え、
前記第１の基準値を第２の基準値から第３の基準値までの電圧範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項１または請求項２記載のスイッチング電源装置。
【請求項４】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記電流検出回路の出力値が第１の基準値を超えてから第１の遅延時間後に前記スイッチング素子をターンオフさせるターンオフ制御回路とをさらに備え、
前記ターンオフ制御回路による前記スイッチング素子のターンオフさせる信号を第１の遅延時間から第２の遅延時間までの時間範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変化させるよう変調するように構成した
ことを特徴とする請求項１または請求項２記載のスイッチング電源装置。
【請求項５】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路とを備え、
前記電流検出回路の出力値を第１の出力値から第２の出力値までの出力電圧範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項１または請求項２記載のスイッチング電源装置。
【請求項６】
１次巻線、２次巻線を有するトランスと、
前記１次巻線に直列接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御して、前記１次巻線を介して前記スイッチング素子に入力される第１の直流電圧をスイッチング制御する制御回路と、
前記スイッチング制御によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に電力供給する出力電圧生成部と、
前記第２の直流電圧の変化を検出し、その変化に応じて生成した前記スイッチング制御のためのフィードバック信号を前記制御回路へ伝達する出力電圧検出回路とを有するスイッチング電源装置であって、
前記制御回路は、
前記出力電圧検出回路からのフィードバック信号により、前記第２の直流電圧を一定値に維持されるように、前記第２の直流電圧に応じて前記スイッチング素子のスイッチング周波数を変化させるフィードバック信号制御回路と、
前記フィードバック信号制御回路により決定された前記スイッチング周波数で前記スイッチング素子をターンオンさせる信号を生成するＰＦＭ制御回路と、
前記第２の直流電圧の大きさに関わらず、常に固定のオン時間を設定するオン時間生成回路と、
前記スイッチング素子がターンオンしたことを検出し、前記スイッチング素子に電流が流れる時間であるオン時間が前記オン時間生成回路により設定された第１のオン時間に達すると、前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子の前記第１のオン時間を、第２のオン時間から第３のオン時間までの時間範囲で周期的に変化させる形で変調するオン時間変調手段を備えた
ことを特徴とするスイッチング電源装置。
【請求項７】
前記制御回路は、
前記フィードバック信号は前記スイッチング素子のターンオンのタイミングを制御し、
変調信号は前記スイッチング素子のターンオフのタイミングを制御し、前記フィードバック信号と、前記変調信号とを、それぞれ分離して入力制御するように構成した
ことを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記オン時間変調手段として、
前記第２の直流電圧の大きさに関わらず、常に固定のオン時間を設定するオン時間生成回路と、
前記スイッチング素子がターンオンしたことを検出し、前記スイッチング素子に電流が流れる時間であるオン時間がオン時間生成回路により決定された設定オン時間に達すると、前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子のオン時間が、前記オン時間生成回路により設定された第１のオン時間を超えてから第１の遅延時間後に前記スイッチング素子をターンオフさせるターンオフ制御回路とをさらに備え、
前記ターンオフ制御回路による前記スイッチング素子のターンオフさせる信号を第１の遅延時間から第２の遅延時間までの時間範囲で変調する変調信号発生回路を設け、前記スイッチング素子のオン時間を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項６または請求項７記載のスイッチング電源装置。
【請求項９】
１次巻線、２次巻線を有するトランスと、
前記１次巻線に直列接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御して、前記１次巻線を介して前記スイッチング素子に入力される第１の直流電圧をスイッチング制御する制御回路と、
前記スイッチング制御によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に電力供給する出力電圧生成部と、
前記第２の直流電圧の変化を検出し、その変化に応じて生成した前記スイッチング制御のためのフィードバック信号を、前記制御回路へ伝達する出力電圧検出回路とを有するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子がターンオフしてから前記２次巻線を流れ始める２次電流が流れている第１期間を検出する２次電流オン期間検出回路と、
前記第１期間と前記２次電流が流れていない第２期間とからなる第３期間に対する前記第１期間のオンデューティ比が一定値に維持されるように前記スイッチング素子をターンオンさせるクロック信号を出力する２次電流オンデューティ制御回路と、
前記スイッチング素子を流れる電流ピーク値を、第１の電流値から第２の電流値までの電流範囲で、周期的に変化させる形で変調する電流ピーク変調手段を備えた
ことを特徴とするスイッチング電源装置。
【請求項１０】
前記制御回路は、
前記フィードバック信号は前記スイッチング素子のターンオンのタイミングを制御し、変調信号は前記スイッチング素子のターンオフのタイミングを制御し、前記フィードバック信号と、前記変調信号とを、それぞれ分離して入力制御するように
構成した
ことを特徴とする請求項９記載のスイッチング電源装置。
【請求項１１】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路とを備え、
前記第１の基準値を、第２の基準値から第３の基準値までの電圧範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項９または請求項１０記載のスイッチング電源装置。
【請求項１２】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記電流検出回路の出力値が第１の基準値を超えてから第１の遅延時間後に前記スイッチング素子をターンオフさせるターンオフ制御回路とをさらに備え、
前記ターンオフ制御回路による前記スイッチング素子のターンオフさせる信号を第１の遅延時間から第２の遅延時間までの時間範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変調するように構成した
ことを特徴とする請求項９または請求項１０記載のスイッチング電源装置。
【請求項１３】
前記電流ピーク変調手段として、
前記スイッチング素子を流れる電流を検出する電流検出回路と、
前記電流検出回路の出力値が、第１の基準値を超えると前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路とを備え、
前記電流検出回路の出力値を第１の出力値から第２の出力値までの出力電圧範囲で変調する変調信号発生回路を設け、前記スイッチング素子を流れる電流ピーク値を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項９または請求項１０記載のスイッチング電源装置。
【請求項１４】
１次巻線、２次巻線を有するトランスと、
前記１次巻線に直列接続されたスイッチング素子と、
前記スイッチング素子のスイッチング動作を制御して、前記１次巻線を介して前記スイッチング素子に入力される第１の直流電圧をスイッチング制御する制御回路と、
前記スイッチング制御によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に電力供給する出力電圧生成部と、
前記第２の直流電圧の変化を検出し、その変化に応じて生成した前記スイッチング制御のためのフィードバック信号を前記制御回路へ伝達する出力電圧検出回路とを有するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子がターンオフしてから前記２次巻線を流れ始める２次電流が流れている第１期間を検出する２次電流オン期間検出回路と、
前記第１期間と前記２次電流が流れていない第２期間とからなる第３期間に対する前記第１期間のオンデューティ比が一定値に維持されるように前記スイッチング素子をターンオンさせるクロック信号を出力する２次電流オンデューティ制御回路と、
前記第２の直流電圧の大きさに関わらず、常に固定のオン時間を設定するオン時間生成回路と、
前記スイッチング素子がターンオンしたことを検出し、前記スイッチング素子に電流が流れる時間であるオン時間が前記オン時間生成回路により設定された第１のオン時間に達すると、前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子の前記第１のオン時間を、第２のオン時間から第３のオン時間までの時間範囲で周期的に変化させる形で変調するオン時間変調手段を備えた
ことを特徴とするスイッチング電源装置。
【請求項１５】
前記制御回路は、
前記フィードバック信号は前記スイッチング素子のターンオンのタイミングを制御し、
変調信号は前記スイッチング素子のターンオフのタイミングを制御し、前記フィードバック信号と、前記変調信号とを、それぞれ分離して入力制御するように構成した
ことを特徴とする請求項１４記載のスイッチング電源装置。
【請求項１６】
前記オン時間変調手段として、
前記第２の直流電圧の大きさに関わらず、常に固定のオン時間を設定するオン時間生成回路と、
前記スイッチング素子がターンオンしたことを検出し、前記スイッチング素子に電流が流れる時間であるオン時間がオン時間生成回路により決定された設定オン時間に達すると、前記スイッチング素子をターンオフさせる信号を生成する前記スイッチング素子の電流制御回路と、
前記スイッチング素子のオン時間が、前記オン時間生成回路により設定された第１のオン時間を超えてから第１の遅延時間後に前記スイッチング素子をターンオフさせるターンオフ制御回路とをさらに備え、
前記ターンオフ制御回路による前記スイッチング素子のターンオフさせる信号を第１の遅延時間から第２の遅延時間までの時間範囲で変調する変調信号発生回路を設け、前記スイッチング素子のオン時間を、周期的に変化させる形で変調するように構成した
ことを特徴とする請求項１４または請求項１５記載のスイッチング電源装置。
【請求項１７】
負荷が、前記フィードバック信号制御回路で決まる所定値以上の重負荷であると、前記負荷に応じてパルス幅が決定されるＰＷＭ制御あるいは疑似共振制御で動作し、前記負荷が前記フィードバック信号制御回路で決まる所定値未満であると、前記負荷に応じてパルススイッチング周波数が決定されるＰＦＭ制御で動作するスイッチング電源において、
請求項１から請求項１６のいずれかに記載の前記電流ピーク変調手段あるいは前記オン時間変調手段を備えた
ことを特徴とするスイッチング電源装置
【請求項１８】
所定の入力電圧を、前記スイッチング素子をスイッチング制御することにより出力電圧に変換し、上記出力電圧に対応する出力電力を負荷に供給するスイッチング電源装置であって、
前記スイッチング電源装置は、請求項１乃至１７のいずれか１項に記載の前記制御回路と、前記電流ピーク変調手段あるいは前記オン時間変調手段とを備えた
ことを特徴とするスイッチング電源装置。
【請求項１９】
請求項１から請求項１８のいずれかに記載のスイッチング電源装置において、
前記制御回路を、半導体基板上に集積回路として形成した
ことを特徴とするスイッチング電源制御用の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に対してスイッチング素子を通じてスイッチングすることにより出力電圧を制御するスイッチング電源装置およびそれを構成する半導体装置に関するものである。
【背景技術】
【０００２】
従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御する半導体装置を有するスイッチング電源装置が広く用いられている。【０００３】
特に近年、電気電子機器においては、地球温暖化防止のため、消費電力の低減化が要求されている。特に、動作待機（スタンバイ）機能を備えた機器においては、スタンバイ時における消費電力が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。【０００４】
一般的に、スタンバイなどの軽負荷時において、スイッチング電源としてのエネルギー損失は、スイッチング動作によるスイッチング損失が支配的である。そこで、軽負荷時の電源効率を改善するために知られている技術の１つとして、負荷電流に応じてスイッチング周波数を低下させるＰｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ 制御（以下、ＰＦＭ制御）で電源を動作させることが挙げられる。【０００５】
図１７に、従来のＰＦＭ制御回路を有する半導体装置を備えたスイッチング電源装置の一構成例を示す。【０００６】
定格負荷状態から出力の負荷電流が小さくなると、それに伴い出力電圧が上昇するが、その情報は出力電圧検出回路５を介してＦＢ端子にフィードバック信号が入力され、フィードバック信号制御回路１１からの出力信号の大きさに基づきスイッチング素子２に流れる電流を小さくするような電流モードのＰｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ制御（以下、ＰＷＭ制御）で制御される。ＰＷＭ制御状態は、図３の範囲Ａに該当し、例えば、１００ｋＨｚでスイッチング動作しているものとする。【０００７】
一方で、さらに負荷が小さくなると、ＰＷＭ制御からＰＦＭ制御に切り替わり、負荷状態に応じて、スイッチング素子２のスイッチング周波数を変化させるように働く。ＰＦＭ制御状態は、図３の範囲Ｂに該当し、負荷が軽くなればなるほど、フィードバック電流ＩＦＢは増加し、ＥＡＯ電圧は低下し、スイッチング周波数は小さくなるよう制御される。このように、軽負荷時においては、ＰＦＭ制御を行うことによりスイッチング回数を低減し、スイッチング損失の総和を可能な限り低減させ、電源効率を改善している。【０００８】
しかしながら、従来のスイッチング電源装置の場合、負荷が一定であれば、スイッチング素子のスイッチング動作におけるスイッチング周波数が固定されてしまい、スイッチング素子を流れる高周波電流のスペクトル成分が、当該スイッチング周波数およびその高調波成分に偏ってしまい、ノイズ（電気的雑音）が発生しやすくなるという問題があった。なお、このようなノイズは、高周波ノイズもしくは雑音端子ノイズと呼ばれている。このノイズ対策のためには、フィルタ回路などの対ノイズ部品が必要となり、電源の小型化やコストダウンの妨げになっていた。【０００９】
ところで、雑音端子ノイズは、スイッチング電源装置のスイッチング周波数およびその高調波成分がスイッチング電源装置の商用交流電源側から外部に漏れる漏れ電圧を表したものであるが、雑音の最大振幅値である尖頭値、雑音の振幅や頻度に応じた前記最大振幅値に近い準尖頭値（Ｑｐ値）、およびアベレージ値などの指標がある。スイッチング周波数が一定であると、これらは変化することなく同一となる。一方、アベレージ値の規格値は、Ｑｐ値の規格値に対して小さく設定されているが、上述のようにＱｐ値もアベレージ値も同一であれば、Ｑｐ値をアベレージ値まで小さくする必要がある。【００１０】
また、ＰＦＭ制御で動作するスイッチング電源の場合、負荷が軽くなると２０ｋＨｚ以下の可聴周波数領域（以下、「可聴域」と称す。）で動作することがある。特に、スタンバイ時など負荷の変動が小さい場合、この可聴域における特定の周波数でスイッチング周波数が固定されると、当該スイッチング電源において一般に使用されているトランスやセラミック・コンデンサ等から音鳴りが発生してしまうことがある。【００１１】
これに対して、例えば、ＰＦＭ制御における最小スイッチング周波数を可聴域外の２０ｋＨｚ以上に設定することが考えられる。ところが、この場合、トランスやセラミック・コンデンサでの音鳴りの発生を抑制することができるが、最小スイッチング周波数を高く設定していることにより、軽負荷においてもスイッチング回数が多くなってしまい、スイッチング損失が増加し電源効率向上の妨げとなってしまう。【００１２】
また、可聴域をスキップするようなＰＦＭ制御を行うことや、トランスやセラミック・コンデンサを樹脂等に含浸する、といった対策も知られている。ところが、このような対策では、回路面積の増加やコストアップを招いてしまい、性能とコストとのトレードオフ関係を改善することが求められることになる。【００１３】
そこで、以上に説明したような、ノイズ発生抑制の要求に応えるため、従来から、特許文献１や特許文献２に記載されたスイッチング電源装置が提案されている。この特許文献１や特許文献２に記載されたスイッチング電源装置では、スイッチング素子のスイッチング周波数を所定の周波数範囲に拡散させることにより、雑音端子ノイズのアベレージ値の低減を図ることができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第４４６１８４２号公報
【特許文献２】特開２００８−３１２３５９号公報
【特許文献３】特開２００９−１４２０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に記載されたスイッチング電源装置では、負荷が固定と判断されたら、スイッチング周波数に変調信号を与えることにより、周波数スペクトル成分を分散させ、雑音端子ノイズのアベレージを低減させることができるが、そのために必要なＡ／Ｄ変換器を設置する必要があり、回路面積アップやコストアップを招く。さらに、ある程度負荷の大きさが固定されないと効果が出ないという課題もある。【００１６】
また、特許文献２に記載されたスイッチング電源装置では、ＰＦＭ周波数変調回路により、スイッチング周波数に周期的な変調信号を与えることで、周波数スペクトル成分を分散させ雑音端子ノイズのアベレージ値を低減することができる。そして、特許文献１に記載されたスイッチング電源装置に比べると回路面積アップやコストアップは抑えることはできるが、負荷状態に応じて変動するフィードバック信号と変調信号が、共に、スイッチング素子のターンオンタイミングを決定する要素として入力されるため、負荷が周期的に変動している際などは、フィードバック信号と変調信号の各々の信号が相殺するように寄与され、変調効果が打ち消されるケースが発生し、変調の効果を得ることができない、もしくは設定以上の変調がかかることで電源として不安定になることがある。【００１７】
また、特許文献１および特許文献２には、ＰＦＭ制御によりスイッチング周波数が可聴域の特定の周波数帯に偏ってしまうにも関わらず、トランスやセラミック・コンデンサなどといった部品の音鳴り対策を課題とすべき点については言及されていない。【００１８】
本発明は、上記事由に鑑みてなされたものであり、負荷状態においてスイッチング周波数を変化させるＰＦＭ制御等で動作するスイッチング電源において、雑音端子ノイズのアベレージ値を安定かつ効果的に低減し、さらに可聴周波数帯域で動作することによりトランスやセラミック・コンデンサなどから発生する音鳴りを低減するため、スイッチング周波数の変調を制御した半導体装置およびそれを用いたスイッチング電源装置を提供する。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源装置は、１次巻線、２次巻線を有するトランスと、１次巻線に直列接続されたスイッチング素子と、スイッチング素子のスイッチング動作を制御して、１次巻線を介してスイッチング素子に入力される第１の直流電圧をスイッチング制御する制御回路と、スイッチング制御によって２次巻線に発生する交流電圧を第２の直流電圧に変換して負荷に電力供給する出力電圧生成部と、第２の直流電圧の変化を検出し、その変化に応じて生成したスイッチング制御のためのフィードバック信号を制御回路へ伝達する出力電圧検出回路とを有するスイッチング電源装置であって、制御回路が、出力電圧検出回路からのフィードバック信号により、第２の直流電圧を一定値に維持されるように、第２の直流電圧に応じてスイッチング素子のスイッチング周波数を変化させるフィードバック信号制御回路と、フィードバック信号制御回路により決定されたスイッチング周波数でスイッチング素子をターンオンさせる信号を生成するＰＦＭ制御回路と、スイッチング素子を流れる電流を検出する電流検出回路と、電流検出回路の出力値が、第１の基準値を超えるとスイッチング素子をターンオフさせる信号を生成するスイッチング素子の電流制御回路と、スイッチング素子を流れる電流ピーク値を、第１の電流値から第２の電流値までの電流範囲で、周期的に変化させる形で変調する電流ピーク変調手段を備える。【００２０】
ここで、前記制御回路は、前記フィードバック信号は前記スイッチング素子のターンオンのタイミングを制御し、変調信号は前記スイッチング素子のターンオフのタイミングを制御し、前記フィードバック信号と、前記変調信号発生回路からの変調信号を、それぞれ分離して入力制御するように構成したものである。
【発明の効果】
【００２１】
以上のように本発明によれば、ＰＦＭ制御において、スタンバイ時などで負荷変動が小さく、かつ可聴周波数領域に突入したとしても、その時点でのスイッチング周波数が変調されることにより、スイッチング周波数およびその高調波の周波数に対するエネルギーが分散されてピーク値が低下する。この結果、ＰＦＭ制御特有の課題である可聴域での動作におけるトランスやコンデンサからの音鳴りを比較的簡単な構成で、かつ容易に低減することができるため、音鳴りを懸念し、動作周波数範囲を制限していたスイッチング電源においても、広範囲の周波数動作が可能となり、またトランスの接着、含浸といった特別な音鳴り加工や、特別な音鳴り低減制御回路を省くこともできる。【００２２】
また、スイッチング周波数を決定する出力信号と、スイッチング周波数を変調する変調信号が、分離して入力制御されることにより、各々の信号の変化が相殺するように寄与されても、打ち消されることがないため、従来技術と比べ、安定かつ効果的に雑音端子ノイズアベレージの低減を実現でき、ノイズ対策用のフィルタ部品などを削減できる。【００２３】
また、従来のＰＦＭ制御においては、低入力時や重負荷、高出力、あるいは入力の電解コンデンサの容量が大きい場合等では、入力リップル電圧が大きくなり、それにしたがい入力電圧が変動し、結果として変調効果が得られることがあった。しかし、入力の電解コンデンサ容量が小さい場合や、入力のリップル電圧が小さい高入力時、スイッチング周波数が可聴域に偏りやすい軽負荷、低出力時、さらには、入力リップル電圧がほぼ発生しないといえるＤＣ入力のスイッチング電源装置においては、リップル電圧によるスイッチング周波数の拡散がないため、出力負荷が一定であればスイッチング素子のスイッチング周波数が固定となり、雑音端子ノイズのアベレージ値はＱｐ値と等しくなってしまい、ノイズ対策が必要となる。このようなスイッチング電源装置においても、本発明は極めて有効であるといえる。【００２４】
本発明は、いかなる負荷状態においても、それに限らずスイッチング周波数の変調が可能となるため、有効性が高い。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１に係るスイッチング電源装置の回路図である。
【図２】実施の形態１に係るフィードバック信号制御回路の回路図である。
【図３】実施の形態１に係る半導体装置におけるフィードバック電流に対するスイッチング素子に流すことのできるドレイン電流ピーク値とスイッチング周波数との関係例を示す図である。
【図４】実施の形態１に係るＰＦＭ制御回路の回路図である。
【図５】実施の形態１に係る変調信号発生回路の回路図である。
【図６】実施の形態１に係る低周波発振器の回路図である。
【図７】実施の形態１に係るドレイン電流制限回路の回路図である。
【図８】実施の形態１の変形例１に係るターンオフ制御回路の回路図である。
【図９】実施の形態１の変形例２に係るターンオフ制御回路の回路図である。
【図１０】実施の形態１の変形例３に係るターンオフ制御回路の回路図である。
【図１１】実施の形態１に係るスイッチング電源装置におけるスイッチング素子の変調の様子を説明するためのタイミングチャートである。
【図１２】従来例に係るスイッチング電源装置におけるスイッチング素子の変調の様子を説明するためのタイミングチャートである。
【図１３】実施の形態１の変形例４に係る変調信号発生回路の回路図である。
【図１４】実施の形態２に係るスイッチング電源装置の回路図である。
【図１５】実施の形態３に係るスイッチング電源装置の回路図である。
【図１６】ＰＦＭ制御における周波数スペクトル成分とトランス音圧強度の関係例を示す図である。
【図１７】従来例に係るスイッチング電源装置の回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を示すスイッチング電源装置および半導体装置について、図面を参照しながら具体的に説明する。
＜実施の形態１＞
図１は本実施の形態１のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図である。
【００２７】
図１において、トランス１は一次巻線１ａ、二次巻線１ｂ、及び補助巻線１ｃを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。このスイッチング電源装置、すなわち、スイッチング電源装置はフライバック型となっている。
【００２８】
一次巻線１ａには、制御回路３の一部を構成するスイッチング素子２が接続されている。スイッチング素子２の制御電極（ゲート）に印加する電圧を変化させることにより、スイッチング素子２のスイッチング動作が制御される。
【００２９】
スイッチング素子２を含む制御回路３は、同一の半導体基板上に集積化され、１つの半導体装置を構成している。このスイッチング素子２は、パワーＭＯＳＦＥＴなどから構成されている。
【００３０】
なお、制御回路３におけるスイッチング素子２を除く部分とスイッチング素子２とは同一の半導体基板上になくてもよい。例えば、スイッチング素子２と、制御回路３におけるスイッチング素子２を除く部分とを各別の半導体基板上に配置する。また、制御回路３におけるスイッチング素子２を除く部分が配置された一方の半導体基板に、当該部分から出力される信号を出力するためのＯＵＴ端子を設ける。そして、ＯＵＴ端子を他方の半導体基板上に配置されたスイッチング素子２のゲートに接続するようにしてもよい。
【００３１】
制御回路３は、外部入出力端子として、ＤＲＡＩＮ端子、ＦＢ端子、ＧＮＤ端子、及びＶＣＣ端子の４つの端子を有している。なお、ＶＣＣ端子は、制御回路３の電力供給のための電源電圧端子である。
【００３２】
続いて、制御回路３について簡単に説明する。この制御回路３は、ＰＦＭ制御によりスイッチング素子２のスイッチング動作を制御して、当該スイッチング電源装置の出力電圧を一定に制御する。負荷状態に応じて変化するクロック信号ｓｅｔをＲＳフリップフロップ回路１７のＳ（セット）に入力することで、スイッチング素子２をスイッチング動作させる一方で、スイッチング素子２に流れる電流を検出し、あらかじめ設定された電流値に達するとスイッチング素子をターンオフさせるため、ターンオフ信号をＲ（リセット）に入力する。この設定された基準値を周期的に変調することで、ターンオフ信号がＲ（リセット）に入力されるタイミングが周期的に変調されることになり、スイッチング素子２のスイッチング周波数が周期的に変調される。
【００３３】
ＤＲＡＩＮ端子は、トランス１の一次巻線１ａとスイッチング素子２の接続点、つまりスイッチング素子２のドレインに接続される端子である。
【００３４】
ＧＮＤ端子は、スイッチング素子２のソース、及び制御回路３のＧＮＤをグランド（接地）レベルと接続する端子であり、入力直流電圧Ｖｉｎが印加される２端子のうち低電位側の端子に接続されている。
【００３５】
なお、本発明において、スイッチング素子２は、パワーＭＯＳＦＥＴとは異なるパワースイッチング用素子を用いても構わない。例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を使用した場合は、ＤＲＡＩＮ，ＳＯＵＲＣＥではなく、ＣＯＬＬＥＣＴＯＲ（コレクタ）、ＥＭＩＴＴＥＲ（エミッタ）、と表される。
【００３６】
ＶＣＣ端子は、整流ダイオード４ａと平滑コンデンサ４ｂとで構成される整流平滑回路４の出力と、制御回路３に内蔵されたレギュレータ８を接続する端子であり、スイッチング素子２のスイッチング動作により補助巻線１ｃに発生する交流電圧を整流平滑し、補助電源電圧ＶＣＣとして制御回路３に入力する端子である。
【００３７】
ＦＢ端子は、出力電圧検出回路５から出力されるフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路３のフィードバック信号制御回路１１に入力するための端子である。
【００３８】
なお、ここでフィードバック信号をＦＢ端子に入力するのではなく、補助巻線１ｃに発生する交流電圧を整流平滑した補助電源電圧ＶＣＣから出力電圧検出回路５を介して制御回路３のフィードバック信号制御回路１１へ入力してもよい。
【００３９】
レギュレータ８は、スイッチング素子２のＤＲＡＩＮ端子、ＶＣＣ端子、起動・停止回路１０および制御回路３の内部回路電圧源９との間に接続されている。ここで、トランス１を介して入力直流電圧Ｖｉｎがスイッチング素子２のＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からＶＣＣ端子を介して整流平滑回路４のコンデンサ４ｂに電流を供給し、コンデンサ４ｂを充電する。すると、整流平滑回路４の出力電圧である補助電源電圧ＶＣＣが上昇する。
【００４０】
なお、ＶＣＣ端子電圧が制御回路３の起動電圧に達すると、レギュレータ８は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給をカットする。そして、整流平滑回路４のコンデンサ４ｂからＶＣＣ端子を介して制御回路３の内部に電流が供給されるようになる。このとき、補助電源電圧ＶＣＣは、補助巻線１ｃの電圧を整流し平滑して得られる電圧、即ち、コンデンサ４ｂの充電電圧に相当する。また、ＶＣＣ端子電圧が制御回路３の停止電圧まで低下した場合は、起動前と同様に、ＤＲＡＩＮ端子からＶＣＣ端子へ電流供給がなされ、再びＶＣＣ端子電圧は上昇する。内部回路電圧源９は、レギュレータ８により、一定電圧となるように制御されている。
【００４１】
起動・停止回路１０は、ＶＣＣ端子電圧をモニターしており、ＶＣＣ端子電圧の大きさによって、スイッチング素子２の起動および停止を制御している。ＶＣＣ端子電圧が上記起動電圧に達すると、ＮＡＮＤ回路１８の一方にＨレベルを出力し、ＶＣＣ端子電圧が上記停止電圧まで低下すると、Ｌレベルを出力する。ここで、「Ｈレベル」とは、０Ｖよりも大きい所定の電圧レベル（例えば、電源電圧ＶＤＤレベル）に相当し、「Lレベル」はグランドレベル（接地ＧＮＤレベル）に相当する。
【００４２】
フィードバック信号制御回路１１は、出力電圧検出回路５から出力されるフィードバック信号が制御回路３のＦＢ端子に入力され、このフィードバック信号に応じて、出力直流電圧Ｖｏｕｔを一定に安定させるようスイッチング素子２に流れる電流レベルを決定する。そして、フィードバック信号制御回路１１は、決定した電流レベルに応じた大きさの電圧信号ＥＡＯをＰＦＭ制御回路１２へ出力する。なお、フィードバック信号制御回路１１からの出力電圧は、負荷が軽く出力電圧Ｖｏｕｔが上昇すると、スイッチング素子２のスイッチング周波数を低下させ、また、負荷が重く出力電圧Ｖｏｕｔが低下すると、スイッチング素子２のスイッチング周波数を上昇させるよう制御される。
【００４３】
ここで、このフィードバック信号制御回路１１の回路構成を図２に示す。
【００４４】
７１および７２は定電流源、７３および７４はＰ型ＭＯＳＦＥＴ、７５、７６、７７および７９はＮ型ＭＯＳＦＥＴで、７８および８２は定電圧源、８０は抵抗、８１はＮＰＮバイポーラトランジスタであり、７７、８０、８１、８２によってＩ−Ｖコンバータを構成している。また、７３と７４、そして、７６と７７はそれぞれミラー回路となっている。
【００４５】
なお、定電流源７１および７２はＦＢ端子がＧＮＤとショートした際に電流制限をかけるためのものである。Ｉ−Ｖコンバータにより電圧変換された出力ＥＡＯの電圧は、抵抗８０に流れる電流によって決定され、下記式（１）に従い変化する。
【００４６】
【数１】
0005899504.tif 000002
【００４７】
ここで、ＶＥＡＯは、Ｉ−Ｖコンバータの出力電圧、ＶＲは、定電圧源８２の定電圧値、Ｖｂｅは、ＮＰＮバイポーラトランジスタのＢ−Ｅ間電圧、Ｒは、抵抗８０の抵抗値、Ｉは、抵抗Ｒの電流である。
【００４８】
式（１）からわかるように、抵抗Ｒに流れる電流Ｉが大きい程、出力電圧ＥＡＯが低下することがわかる。また、フィードバック信号制御回路１１からの出力電圧ＥＡＯは、ＰＦＭ制御のスイッチング周波数の制御に使用される。
【００４９】
つまり、ＦＢ端子から流出する電流が大きい程ＥＡＯが低下し、それに伴いスイッチング素子２のスイッチング周波数が低下し、また、ＦＢ端子から流出する電流が小さくなるとＥＡＯは上昇し、それに伴いスイッチング素子２のスイッチング周波数が上昇することになる。
【００５０】
フィードバック電流ＩＦＢとスイッチング素子２のスイッチング周波数、また、フィードバック電流ＩＦＢとスイッチング素子２に流れるドレイン電流ピークとの関係例を図３に示す。
【００５１】
図３で示すように、ＰＷＭ制御とＰＦＭ制御の組み合わせのスイッチング電源装置において、フィードバック信号制御回路１１により負荷状態を検出し、所定の負荷を境に、ＰＷＭ制御とＰＦＭ制御を切り替えていることとする。
【００５２】
例えば、図１７に示すようなスイッチング電源装置において、所定の負荷未満（軽負荷）ではＰＦＭ制御、所定の負荷以上（重負荷）ではＰＷＭ制御（もしくは、疑似共振制御など）で動作するスイッチング電源において、ある程度負荷が大きくなり、ＰＦＭ制御からＰＷＭ制御に完全に切り替わると、ＰＷＭ制御回路から出力されるクロック信号Ｓｅｔの周波数は固定値（例えば１００ｋＨｚ）に制御され、出力電圧検出回路５からのフィードバック信号によって、つまり、ＦＢ端子から流出するフィードバック電流ＩＦＢによって、スイッチング素子２に流れる電流は、負荷が大きくなればなるほど高くなるように制御される。
【００５３】
ここで、本実施の形態に係るスイッチング電源装置のようにドレイン電流ピーク変調による周波数変調手段を用いる場合、ドレイン電流ピークが変動することで出力を一定に保とうとフィードバックが働いてスイッチング周波数を補正することになるが、このフィードバック応答（フィードバック信号）がスイッチング周波数に対して大きく遅れる場合は、瞬間的に負荷の出力が変動する場合がある。例えば、ＰＦＭ制御で動作しているが、負荷状態がＰＷＭ制御に移行寸前の場合では、上記に記載した出力の変動により、ＰＦＭ制御にすべき負荷状態であるにも関わらずＰＷＭ制御の負荷と判断されるケースが発生する。
【００５４】
また、ＰＷＭ制御においては、電流ピークを変調しても、スイッチング周波数は固定されており、変調されない。一般的に、ＰＷＭ制御時における変調手段としては、スイッチング周波数自体に変調信号を与えることが行われる。また、疑似共振制御とＰＦＭ制御との組み合わせの場合、疑似共振制御時においても電流ピーク変調によりスイッチング周波数が変調されるので、変調手段を切り替える必要はない。しかし、ＰＷＭ制御とＰＦＭ制御との組み合わせの場合、ＰＦＭ制御時に変調手段として電流ピーク変調を採用してもスイッチング周波数は変調されないので、ＰＷＭ制御時に変調手段を切り替える必要がある。
【００５５】
また、負荷状態によっては、ＰＦＭ制御とＰＷＭ制御が切り替わりを高速に繰り返すことがある。この場合、変調手段も高速に切り替わりを繰り返すことになる。すると、実質的に変調効果が得られないとともに、スイッチング電源装置の動作も不安定となる場合がある。
【００５６】
上記の対策として、たとえばＰＷＭ制御とＰＦＭ制御の移行の際に、動作モードの移行に関してヒステリシス制御を設けることや、また、ドレイン電流ピーク値をクランプさせてやっても良い。
【００５７】
ＰＦＭ制御回路１２は、内部にクロック信号ｓｅｔを出力する発振器を備え、スイッチング素子２をターンオンさせるためのクロック信号ｓｅｔを出力する一方で、そのクロック信号の周波数を、出力電圧Ｖｏが一定値で維持されるように変化させる。ここで、ＰＦＭ制御回路１２は、フィードバック信号制御回路１１から入力される変換電圧ＥＡＯの大きさに応じてクロック信号の周波数を変化させる。具体的には、変換電圧ＥＡＯが大きくなると、ＰＦＭ制御回路１２は、クロック信号ｓｅｔの周波数を高くする。逆に、変換電圧ＥＡＯが小さくなると、ＰＦＭ制御回路１２は、クロック信号ｓｅｔの周波数を低くする。このクロック信号ｓｅｔは、スイッチング素子２のターンオンのタイミングを制御しており、結果的にスイッチング周波数が変動する。この機能により、当該スイッチング電源装置の出力電圧Ｖｏが一定に保たれる。
【００５８】
図４は、実施の形態１に係るＰＦＭ制御回路１２を示す図である。ＰＦＭ制御回路１２は、Ｖ−Ｉコンバータ１１８、定電流源１０１、および発振器１００からなり、図４に示すように各素子が接続されている。Ｖ−Ｉコンバータ１１８は、フィードバック信号に応じた変換電圧ＥＡＯを電流信号ＩＥＡＯに変換し、電流信号ＩＥＡＯは、定電流源１０１の定電流に重畳される。この定電流源１０１の定電流に電流信号ＩＶＥＡＯを重畳した電流信号が、発振器１００に入力され、発振器１００からはパルス発生器を介してクロック信号Ｓｅｔが出力される。したがって、クロック信号ｓｅｔの周波数が負荷７の変動に応じて変化するので、当該スイッチング電源装置の出力電圧Ｖｏは一定に保たれるようにスイッチング素子２のスイッチング周波数も変化する。
【００５９】
フリップフロップ回路１７は、セット（Ｓ）に入力されるクロック信号ｓｅｔが立ち上がるとセット状態になる。また、リセット（Ｒ）に、ＡＮＤ回路１５を介してリセット信号が入力されるとリセット状態になる。フリップフロップ回路１７は、セット状態およびリセット状態に応じて、信号レベルがＨレベルとＬレベルとの間で遷移する出力信号（第１論理信号）を生成する。すなわち、出力信号の信号レベルは、フリップフロップ回路１７がセット状態になるとハイレベルとなり、リセット状態になるとローレベルとなる。
【００６０】
ゲートドライバ１９は、ＮＡＮＤ回路１８からの出力信号をもとに、スイッチング素子２の制御端子（ゲート端子）を駆動する駆動出力信号を生成する。具体的には、ゲートドライバ１９の駆動出力信号の電圧レベルをＨレベルになると、スイッチング素子２をターンオンさせ、Ｌレベルになると、スイッチング素子２をターンオフさせる。
【００６１】
ＮＡＮＤ回路１８は、フリップフロップ回路１７からの出力信号と、後述するレギュレータ８からの出力信号とを演算した結果を示す演算信号を生成する。
【００６２】
一旦起動状態になると、起動・停止回路１０からの出力信号がＨレベルとなるため、ＮＡＮＤ回路１８の一方の入力信号はＨレベルとなっている。また、ＰＦＭ制御回路１２から負荷状態に応じて周期的にクロック信号Ｓｅｔが出力されることで、ＲＳフリップフロップ１７のセット（Ｓ）にはＨレベルのパルス信号が入力されるため、出力（Ｑ）はＨレベルとなり、ＮＡＮＤ回路１８のもう一方の入力信号もＨレベルが入力される。この時、ＮＡＮＤ回路１８の出力信号はＬレベルとなるため、ゲートドライバ１９の出力信号はＨレベルとなり、スイッチング素子２はターンオン状態に移行する。
【００６３】
スイッチング素子電流検出回路であるドレイン電流検出回路２０は、ＤＲＡＩＮ端子に接続しており、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、相対的にスイッチング素子２に流れるドレイン電流を検出して、ドレイン電流の大きさに比例した電圧信号Ｖｉｓを生成し、比較器１４のプラス（＋）側に出力する。比較器１４は、あらかじめ設定された基準値と等しくなった時に、ＡＮＤ回路１５の入力側の一方へＨレベルの信号を出力する。
【００６４】
また、スイッチング素子２と制御回路３が別基板上にあるときは、スイッチング素子２（パワーＭＯＳＦＥＴなど）のソース（接地側）にセンス抵抗を設けて、その抵抗の電位差を検出し、その電圧信号を比較器１４のプラス（＋）側に出力してもよい。
【００６５】
オン時ブランキングパルス発生回路１６は、ゲートドライバ１９によるスイッチング素子２へのターンオン信号出力後、一定のブランキング時間を設け、スイッチング素子２自身の容量による容量性スパイク電流等を誤検出してしまわないようにしている。
【００６６】
なお、ブランキング解除後、オン時ブランキングパルス発生回路１６からＡＮＤ回路１５の入力側の一方にＨレベルの信号が出力される。
【００６７】
ドレイン電流制限回路２１は、あらかじめ設定された基準値電圧とドレイン電流検出回路２０の出力値であるＶｉｓとを比較して、ドレイン電流検出信号の出力値Ｖｉｓが基準値電圧に達し、さらにスイッチング素子２がターンオン時に、オン時ブランキングパルス発生回路１６による設定ブランキング時間後、ＡＮＤ回路１５の入力信号は共にＨレベルとなるため、ＡＮＤ回路１５からの出力信号はＨレベルとなり、ＲＳフリップフロップ１７のリセット（Ｒ）へ入力される。このドレイン電流制限回路２１は、内部にターンオフ制御回路１５０を備えている。
【００６８】
したがって、出力（Ｑ）は、Ｌレベルへと切り替り、ＮＡＮＤ回路１８の一方の入力がＬレベルとなるため、ゲートドライバ１９の出力信号はＬレベルとなり、スイッチング素子２はターンオフ状態となる。
【００６９】
ターンオフ制御回路１５０は、ＶＩＳ信号、基準値信号、およびＪｉｔｔｅｒ信号が入力され、ターンオフ制御信号ＯＦＦを出力する。ここで、Ｊｉｔｔｅｒ信号とは、図５に示す変調信号発生回路により生成され、低周波発振回路によって生成された三角波電圧をＶ−Ｉコンバータで電流信号Ｊｉｔｔｅｒに変換し、周期的な電流変調信号となって出力する。
【００７０】
このターンオフ制御回路１５０の回路構成を図７に示す。
【００７１】
９０はオペアンプ、９１は抵抗、１４は比較器である。フィードバック信号制御回路１１から入力された基準値の電圧はオペアンプ９０によってインピーダンス変換される。一方、変調信号発生回路１３から入力された信号Ｊｉｔｔｅｒは、電流として抵抗９１を流れることによって発生する電圧と基準値の電圧との和として、比較器１４のマイナス（−）側電圧として入力される。比較器１４のプラス側電圧としては、ドレイン電流検出回路２０からドレイン電流検出信号ＶＩＳが入力され、基準側電圧よりも大きくなると、ターンオフ制御信号ＯＦＦが、ＡＮＤ回路１５を介してＲＳフリップフロップ１７のリセット（Ｒ）へ入力され、結果としてスイッチング素子２がターンオフすることになる。
【００７２】
以上のような信号処理により、スイッチング素子２のスイッチング動作が行なわれる。なお、二次巻線１ｂには、整流ダイオード６ａとコンデンサ６ｂで構成される出力電圧生成部６が接続されており、スイッチング素子２のスイッチング動作により二次巻線１ｂに誘起した交流電圧をこの出力電圧生成部６により整流平滑することによって出力直流電圧Ｖｏｕｔが生成され、負荷７に供給印加される。
【００７３】
また、出力電圧検出回路５は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力直流電圧Ｖｏｕｔの電圧レベルを検出し、その出力直流電圧Ｖｏｕｔが所定の電圧に安定するように制御回路３がスイッチング素子２のスイッチング動作を制御するのに必要なフィードバック信号を出力する。
【００７４】
このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、直流電圧Ｖｉｎとされて、電力変換用のトランス１の一次巻線１ａに与えられている。
【００７５】
以上のように構成された図１に示すスイッチング電源装置およびスイッチング電源制御用半導体装置の動作を説明する。
【００７６】
ダイオードブリッジなどの整流器に商用電源からの交流電源が入力されると、整流器と入力コンデンサとにより、整流および平滑化されて、直流電圧Ｖｉｎに変換される。この直流入力電圧Ｖｉｎは、トランス１の一次巻線１ａを介して、ＤＲＡＩＮ端子に印加され、ＤＲＡＩＮ端子から制御回路３内のレギュレータ８を介して、ＶＣＣ端子に接続されているコンデンサ４ｂに起動用充電電流が流れる。この充電電流により制御回路３のＶＣＣ端子電圧が起動・停止回路１０で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。
【００７７】
また、起動時、二次側の出力電圧Ｖｏｕｔは低いため、出力電圧検出回路５からのフィードバック信号はフィードバック信号制御回路１１には入力されない。したがって、フィードバック信号制御回路１１内のＩ−Ｖコンバータの変換電圧ＥＡＯは高く、高いスイッチング周波数およびＰＷＭ制御においては高い電流ピーク値での発振開始となる。これを避けるため、起動時のみ、スイッチング周波数やドレイン電流ピークを徐々に上昇させるソフトスタート機能を設けたりしている。
【００７８】
一旦、スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧Ｖｉｓが比較器１４のプラス（＋）側に入力される。オン時ブランキングパルス発生回路１６によるブランキング時間後、ドレイン電流検出回路２０からの出力信号Ｖｉｓが比較器１４のマイナス（−）側で決まる基準値の電圧以上に上昇すると、ＡＮＤ回路１５には共にＨレベルの信号が入力されるため、ＡＮＤ回路１５からは、ＲＳフリップフロップ１７のリセット（Ｒ）にＨ信号を出力し、スイッチング素子２はターンオフする。
【００７９】
スイッチング素子２がターンオフすると、スイッチング素子２のオン時にトランス１の一次巻線１ａで蓄えられたエネルギーが二次巻線１ｂに伝達される。
【００８０】
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏｕｔが上昇していくが、出力電圧検出回路５で設定された電圧以上になると、出力電圧検出回路５は、フィードバック信号として制御回路３のＦＢ端子から電流を流出するよう制御する。この流出電流の大きさで、フィードバック信号制御回路１１内のＩ−Ｖコンバータによる変換電圧ＥＡＯが低下し、それに応じてクロック信号Ｓｅｔのスイッチング周波数を小さくし、スイッチング素子２のスイッチング周波数を調整する。
【００８１】
このようにして、第二の出力電圧を適切な状態に変化していく。つまり、スイッチング素子２のターンオンは、ＰＦＭ制御回路からの出力パルスであるクロック信号Ｓｅｔにより行なわれ、ターンオフはスイッチング素子２に流れる電流が、ドレイン電流制限回路２１によりあらかじめ設定される基準値に達することにより行なわれる。
【００８２】
すなわち、負荷７への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる回数であるスイッチング周波数が小さくなり、重負荷時には、スイッチング素子２に電流が流れる回数であるスイッチング周波数が大きくなることになる。このように、制御回路３は、スイッチング電源装置の負荷７に供給される電力に応じて、スイッチング素子２のスイッチング周波数を変化させるといった制御を行う。
【００８３】
ここで、比較器１４のマイナス（−）側の基準値電圧は、変調信号発生回路１３から出力される周期的に変調された電流信号Ｊｉｔｔｅｒにより、周期的にある電圧範囲で変動し、結果的にスイッチング素子２のターンオフタイミングを変調する。変調信号発生回路については、後から詳しく説明するため、ここでは省略する。
【００８４】
以上より、基準値電圧が周期的に変調されれば、ドレイン電流のピーク値（もしくはＩＬＩＭＩＴ）が周期的に変調し、その結果、スイッチング周波数を周期的に変調することで、スイッチング周波数のスペクトル成分を分散する。
【００８５】
ここで、電流ピークが周期的に変調されることで、スイッチング素子２のスイッチング周波数が変調されることについて簡単に説明する。
【００８６】
スイッチング素子に流れる電流ＩＬＩＭＩＴについて式（２）で示すような関係式が成立する。
【００８７】
【数２】
0005899504.tif 000003
【００８８】
式（２）において、出力負荷電流ＩＯが一定の場合、上記のようにスイッチング素子２に流れる電流ＩＬＩＭＩＴが変化すると、スイッチング素子２のスイッチング周波数ｆが変化することになる。例えば、ＩＬＩＭＩＴが高くなればスイッチング周波数ｆは低下し、ＩＬＩＭＩＴが低くなればスイッチング周波数ｆは上昇する。したがって、スイッチング素子２を流れる電流ピーク値が第一の電流値から第二の電流値までの電流範囲で周期的に連続変化するとスイッチング周波数ｆはそれに伴い第一のスイッチング周波数から第二のスイッチング周波数までの周波数範囲で周期的に連続に変化することになる。
【００８９】
つまり、ターンオフ制御回路１５０により、スイッチング素子２のターンオフするタイミングを変調することにより、スイッチング素子２に流れる電流ピークを変調することになり、結果として、ＰＦＭ制御における全周波数動作範囲（全負荷範囲）において、一定入力電圧、かつ、一定負荷であっても、スイッチング周波数が一定の周波数に集中することがなく、スイッチングノイズが拡散される。
【００９０】
さらに、本実施の形態では、スイッチング素子２のスイッチング周波数を負荷状態に応じて変化させるようにクロック信号Ｓｅｔを出力するＰＦＭ制御回路を備えたスイッチング電源装置において、スイッチング素子２のターンオンのタイミングは、クロック信号Ｓｅｔにより決まり、ターンオフのタイミングは、スイッチング素子を流れる電流の基準値によって決まる一方で、ターンオフのタイミングに変調信号を加えることで、変調信号によりターンオフを決定、クロック信号によりターンオンを決定となるように、それぞれ分離されて入力制御されることになり、クロック信号Ｓｅｔと変調信号の各々の変化が相殺するように寄与されることがなく、安定的かつ効果的にスイッチング素子２のドレイン電流ピークを変調し、結果的にスイッチング周波数を周期的に変調させることができる。
【００９１】
また、本実施の形態における、ＰＦＭ制御時のスイッチング素子の変調の様子を示したタイミングチャートを図１１に示し、従来のＰＦＭ制御時のスイッチング素子の変調の様子を示したタイミングチャートを図１２に示す。
【００９２】
図１１に示すように、本発明によると、フィードバック信号と変調信号が打ち消されないため、いかなる場合も周波数分散され、図１１に示すように発振周波数周期がＴ１、Ｔ２、Ｔ３・・と変化する。結果、スイッチング素子２に流れる電流ピークをＩｄ１、Ｉｄ２、Ｉｄ３・・と変調することによって、スイッチング周波数を変調し、スイッチング動作に伴うスイッチング周波数およびその高調波成分が、商用電源側から外部に漏れることによる雑音端子電圧（雑音端子ノイズ）のアベレージ値を容易に低減することができる。
さらに、ＰＦＭ制御における可聴域周波数領域のスイッチング動作におけるトランス音鳴りに関しても、上記同様に周波数のスペクトル成分を分散することで、トランス音鳴りノイズを低減することが可能である。
【００９３】
しかしながら図１２に示すように、従来のＰＦＭ制御時では、フィードバック信号と
変調信号が打ち消し合うために、ターンオン信号に変調を加えたとしても、発振周波数周期がＴ１で固定となり、スイッチング周波数およびその高調波成分をうまく分散させることができないケースが度々発生する。
【００９４】
図１６は、ＰＦＭ制御回路１２から出力されるクロック信号Ｓｅｔのスイッチング周波数ｆＩと、トランス１の音圧強度との関係を示す図である。縦軸のトランス音圧強度とは、トランスの音鳴りのレベルを絶対量で示したものである。ここでは、トランス１の音圧強度の基本周波数成分および高調波成分を示している。
【００９５】
図１６に示すように、本実施の形態によれば、従来のスイッチング電源に比べて基本波スイッチング周波数ｆ１の分布が分散し、トランス１の音圧強度のピーク値が低下する。従って、従来のスイッチング電源に比べてトランスの音鳴りが低減される。
【００９６】
また、トランス１の音鳴りに関しては、スイッチング周波数のスペクトル成分が、トランスの共振周波数と一致することで音鳴りが発生するとされている。スイッチング素子２のスイッチング周波数に関して、基本スイッチング周波数（以下、「基本波」と称す。）のみを、一般的に挙げられている可聴周波数領域２ｋＨｚ乃至２０ｋＨｚを避けるだけでは、基本波の整数倍の高調波まで避けることはできないため、音鳴りを抑制できない。基本波に対して、２倍、３倍、ｎ倍といった整数倍の高調波成分が発生し、次数が高くなるにつれてスペクトル強度は弱くなるが、これらの高調波成分が可聴域のどこかに偏ってしまうと、音鳴りが発生してしまう。従って、図１６に示すように、基本波スイッチング周波数成分が可聴域に入るのを避けたとしても、高調波成分が可聴域に入るのを避けないと、音圧が小さくてもトランスの音鳴りが発生してしまうことになる。
【００９７】
これに対して、本実施の形態では、可聴域における基本波の周波数成分の分散や、基本波が可聴域に入るのを避けるといった制御に限定されず、スイッチング周波数の基本波から高調波まで幅広い周波数帯にまで及び周波数分散されるので、従来の音鳴り低減技術と比較しても、効果的にトランス音鳴りを抑制することができる。
【００９８】
ここで、変調信号発生回路１３について図５を用いて詳細に説明する。
【００９９】
低周波発振器５０からの出力である三角波電圧をＮＰＮバイポーラトランジスタ５１、抵抗５２、Ｐ型ＭＯＳＦＥＴ５３および５４から構成されるＶ−Ｉコンバータにより電流に変換した電流信号Ｊｉｔｔｅｒが出力されるようになっている。
【０１００】
この低周波発振器５０について、図６を用いて説明しておく。
【０１０１】
図６において、５９、６０および６１は定電流源、６７はコンデンサ、６２、６３および７０はＰ型ＭＯＳＦＥＴ、６４および６５はＮ型ＭＯＳＦＥＴ、６６はインバータ回路、６８は抵抗、６９は比較器である。また、Ｎ型ＭＯＳＦＥＴ６４および６５はミラー回路となっている。なお、比較器６９において、マイナス側のａ点の電圧Ｖａは、抵抗６８と定電流源６０および６１とで決定され、抵抗６８の抵抗値Ｒ０、定電流源６０および６１の電流値をＩ１およびＩ２とすると、Ｐ型ＭＯＳＦＥＴ７０がオフ時には、Ｖａ＝Ｉ１×Ｒ０となり、Ｐ型ＭＯＳＦＥＴ７０がオン時には、Ｖａ＝（Ｉ１＋Ｉ２）×Ｒ０となる。
【０１０２】
次に、図６に示す構成の低周波発振器５０の動作について説明する。
【０１０３】
比較器６９の出力信号がＬレベルである時、Ｐ型ＭＯＳＦＥＴ６３および７０がオン状態となる。またＰ型ＭＯＳＦＥＴ６２はインバータ回路６６を介してＨレベルの信号がゲートに入力されるため、オフ状態となっている。この時、比較器６９のマイナス側の電圧Ｖａは、Ｖａ＝（Ｉ１＋Ｉ２）×Ｒ０となっている。また、Ｐ型ＭＯＳＦＥＴ６３がオン状態となっているため、定電流源５９からの定電流Ｉ０はＰ型ＭＯＳＦＥＴ６３を介してコンデンサ６７に流れ込む。それに伴い比較器６９のプラス側であるｂ点の電圧が上昇し、ｂ点の電圧Ｖｂがａ点の電圧（Ｉ１＋Ｉ２）×Ｒ０を超えると、比較器６９の出力信号はＨレベルに切り替り、それに伴いＰ型ＭＯＳＦＥＴ６３および７０がオフ状態となる。この時、比較器６９のマイナス側の電圧Ｖａは、Ｖａ＝Ｉ１×Ｒ０へと切り替る。
【０１０４】
またＰ型ＭＯＳＦＥＴ６２はインバータ回路６６を介してＬレベルの信号がゲートに入力されるため、オン状態となっている。Ｐ型ＭＯＳＦＥＴ６２がオン状態に切り替ると、定電流源５９からの定電流Ｉ０はＰ型ＭＯＳＦＥＴ６２を介してＮ型ＭＯＳＦＥＴ６４に流れる。Ｎ型ＭＯＳＦＥＴ６４と６５はミラー回路になっているため、例えばこのミラー回路のミラー比を１とすると、Ｎ型ＭＯＳＦＥＴ６５に流れる電流もＩ０となる。
【０１０５】
したがって、コンデンサ６７に蓄えられた電荷は、この定電流Ｉ０により引き抜かれ、結果としてｂ点の電圧Ｖｂは低下する。ｂ点の電圧Ｖｂがａ点の電圧Ｉ１×Ｒ０まで低下すると、比較器６９の出力信号は再びＬレベルになる。コンデンサ６７の容量値をＣ０とすると、この三角波電圧の一周期の時間ＴＭは、式（３）で表される。
【０１０６】
【数３】
0005899504.tif 000004
【０１０７】
以上のような動作を繰返すことで、低周波発振器５０からの出力三角波電圧は、第一の電圧値（Ｉ１×Ｒ０）と第二の電圧値（（Ｉ１＋Ｉ２）×Ｒ０）までの電圧範囲（Ｉ２×Ｒ０）を周期ＴＭで連続的に変化することになる。
【０１０８】
このように、低周波発振器５０からの出力三角波電圧Ｖｆ（ｔ）を変調させることにより、フィードバック信号変調回路２２内のＶ−Ｉコンバータによる変換電流Ｊｉｔｔｅｒを変調し、それに伴いスイッチング素子２の電流ピークＩＬＩＭＩＴを変調することにより、入力電圧Ｖｉｎおよび負荷電流ＩＯが一定であっても、スイッチング周波数ｆは一定の周波数に集中することがなく、スイッチングノイズが拡散される。
【０１０９】
なお、低周波発振器５０の周期ＴＭは数百Ｈｚ乃至数ｋＨｚが望ましい。
＜実施の形態１の変形例＞
＜変形例１＞
実施の形態１のスイッチング電源装置とほぼ同じであるが、実施の形態１と比較して、スイッチング素子の電流ピーク値の変調方法が異なる。
【０１１０】
図８は、本実施の形態１の変形例１に係るターンオフ制御回路１５０の回路図である。１５１、１５６および１５７はインバータ回路、１５２は定電流源、１５３はＰ型ＭＯＳＦＥＴ、１５４、１５８および１５９はＮ型ＭＯＳＦＥＴ、１５５はコンデンサを示している。また、Ｎ型ＭＯＳＦＥＴ１５８および１５９はミラー回路である。
【０１１１】
実施の形態１に係るターンオフ制御回路１５０では、比較器１４のマイナス（−）側電圧として入力される基準値電圧を変調することでスイッチング素子２を流れる電流ピークを変調していたが、実施の形態１の変形例１に係るターンオフ制御回路１５０では、比較器１４の出力信号ＯＦＦに遅れ時間を設け、その遅れ時間を変調することでスイッチング素子２を流れる電流ピークを変調する。
【０１１２】
以下、このドレイン電流制限回路の動作について説明する。
【０１１３】
遅れ時間生成回路１６０は、比較器１４からスイッチング素子２を流れる電流ピークを制限する信号が入力されると、Ｐ型ＭＯＳＦＥＴ１５３がオンし、コンデンサ１５５に定電流源１５２から充電電流が流れ、インバータ回路１５６が反転するとターンオフ制御信号ＯＦＦが出力する。すなわち、スイッチング素子２を流れる電流ピークがフィードバック信号に対応する値に達してもすぐにはターンオフせず、遅れ時間の分、電流ピークが増加してからターンオフする。
【０１１４】
また、遅れ時間生成回路のコンデンサを充電する電流に対して、変調信号発生回路１３から出力される電流信号Ｊｉｔｔｅｒに対応した電流が減算され、遅れ時間が変調される。その結果、スイッチング素子２のドレイン電流のピーク値が変調される。
【０１１５】
本実施の形態１の変形例１に係るスイッチング電源装置は、実施の形態１のスイッチング装置とほぼ同等の効果が得られる。
【０１１６】
また、遅れ時間生成回路は、比較器１４の後ろではなく、ＡＮＤ回路１５の後ろに設け、ＲＳフリップフロップのリセット（Ｒ）入力信号へ遅延時間を設けても良い。
【０１１７】
ここで、図５に示す変調信号発生回路１３において説明する。
例えば、仮にミラー回路５３と５４のミラー比を１とした場合、低周波発振器５０からの出力電圧をＶｆ（ｔ）、抵抗５２の抵抗値をＲ０、ＮＰＮバイポーラトランジスタ５１のＶｂｅをＶｂｅ０、とすると、Ｐ型ＭＯＳＦＥＴ１５３がオン時にＰ型ＭＯＳＦＥＴ１５３からコンデンサ１５５に流れる電流Ｉｆ（ｔ）は、以下の式（４）で表される。
【０１１８】
【数４】
0005899504.tif 000005
【０１１９】
ここで、Ｖｆ（ｔ）は、第一の電圧値と第二の電圧値までの電圧範囲で周期的に連続変化するため、Ｉｆ（ｔ）は第一の電流値から第二の電流値までの電流範囲で周期的に連続変化することになる。前述してきた電流信号ＪｉｔｔｅｒがこのＩｆ（ｔ）に相当する。
【０１２０】
この時、低周波発振器５０からの出力三角波電圧で決まる電流Ｉｆ（ｔ）がＶ−Ｉコンバータによって生成され、Ｐ型ＭＯＳＦＥＴ１５３を介してコンデンサ１５５へチャージされる。このチャージ電流Ｉｆ（ｔ）によって、コンデンサ１５５の電位は上昇していくが、インバータ回路のしきい値電圧を超えると、インバータ回路１５６の出力はＬレベルに切り替り、インバータ回路１５７を介した出力信号ＯＦＦはＨレベルとなる。
【０１２１】
ここで、インバータ回路１５６のしきい値電圧をＶｔ、コンデンサ１５５の容量値をＣとすると、Ｐ型ＭＯＳＦＥＴ１５３がオン状態となってから、インバータ回路１５６の出力がＨレベルからＬレベルへと切り替るまでの時間、つまりは、電流検出端子にＨレベルの信号が入力され、出力端子ＯＦＦがＨレベルとなるまでの遅延時間ｔｆ（ｔ）は、
【０１２２】
【数５】
0005899504.tif 000006
【０１２３】
で表される。
【０１２４】
上記で述べたように、低周波発振器５０から出力される出力三角波電圧Ｖｆ（ｔ）は、第一の電圧値から第二の電圧値までの電圧範囲を周期的に連続変化するよう動作するため、Ｉｆ（ｔ）は第一の電流値から第二の電流値までの電流範囲で周期的に連続変化することになる。
【０１２５】
したがって、式（５）から、この信号の遅延時間ｔｆ（ｔ）は、第一の遅延時間から第二の遅延時間までの時間範囲を周期的に連続変化する。つまり、比較器１４から出力されたＨレベルの信号は、ターンオフ制御回路１５０を介して遅延時間ｔｆ（ｔ）後にＡＮＤ回路１５に入力され、結果として、スイッチング素子２をターンオフすることになる。
【０１２６】
以上から、スイッチング素子２の電流検出後、直ちにスイッチング素子２がターンオフする訳ではなく、実際は、ターンオフ制御回路１５０で決まる遅延時間ｔｆ（ｔ）後にスイッチング素子２はターンオフすることになる。つまり、実際にスイッチング素子２に流れる電流は、電流検出してからこの遅延時間ｔｆ（ｔ）と入力電圧Ｖｉｎ、それに、トランス１の一次側インダクタンスＬＰにより決定される電流分だけ流れることになる。
【０１２７】
上記で説明したように、遅延時間ｔｆ（ｔ）は第一の遅延時間から第二の遅延時間までの時間範囲を周期的に連続変化するため、スイッチング素子２に流れる電流は第一の電流値から第二の電流値までの電流範囲で周期的に連続変化することになる。
【０１２８】
このように、低周波発振器５０からの出力三角波電圧Ｖｆ（ｔ）を変調させることにより、変調信号発生回路１３内のＶ−Ｉコンバータによる変換電流Ｉｆ（ｔ）を変調し、それに伴いスイッチング素子２の電流検出後の遅延時間ｔｆ（ｔ）が変調され、結果として、スイッチング素子２に流れるドレイン電流ピークを変調することにより、入力電圧Ｖｉｎおよび負荷電流Ｉｏが一定であっても、スイッチング周波数ｆは一定の周波数に集中することがなく、スイッチングノイズが拡散される。
＜変形例２＞
図９は、実施の形態１の変形例２に係るターンオフ制御回路１５０の回路図を示したものである。
【０１２９】
このターンオフ制御回路１５０では、遅れ時間生成回路のコンデンサを充電する電流に対して、変調信号発生回路１３から出力される電流信号Ｊｉｔｔｅｒに対応した電流を加算し、遅れ時間を変調する。
＜変形例３＞
図１０は、実施の形態１の変形例２に係るターンオフ制御回路１５０の回路図を示したものである。
【０１３０】
このターンオフ制御回路１５０では、比較器１４のプラス側電圧として入力される、ドレイン電流検出回路２０の出力信号Ｖｉｓを変調することでスイッチング素子２を流れる電流ピークを変調する。変調の動作原理に関しては、実施の形態１とほぼ同じ原理内容であるので詳しい説明は省略する。
【０１３１】
以上より、本実施の形態１の変形例２に係るスイッチング電源装置は、実施の形態１および実施の形態１の変形例１のスイッチング装置とほぼ同等の効果が得られる。
＜変形例４＞
実施の形態１の変形例３に係るスイッチング電源装置は、実施の形態１のスイッチング電源装置とほぼ同じであるが、実施の形態１に係るスイッチング電源装置と比べて変調信号の生成方法が相違する。
【０１３２】
図１３は、実施の形態１の変形例３に係るスイッチング電源装置における変調信号発生回路１３ａの具体的な回路構成の一例を示したものである。
【０１３３】
２０１および２０３はインバータ回路、２０２および２０４はＤフリップフロップ、２０５および２０７は定電流源、２０６および２０８はＰ型ＭＯＳＦＥＴを示している。
【０１３４】
実施の形態１のスイッチング電源装置の変調信号発生回路１３は、低周波発振回路５０から出力された三角波電圧をそのままＶ−Ｉコンバータで変換して変調信号として出力しており、変調信号の周期は低周波発振回路の周期と同じである。それに対し、本変形例に係る変調信号発生回路１３は、低周波発振回路５０で生成される三角波の上限値に達する回数をＤフリップフロップなどで構成されるカウントアップ回路によってカウントされ、そのカウントに応じた電流を変調信号として出力している。すなわち、変調信号発生回路１３から出力される変調信号の周期は、低周波発振回路５０の周期を整数倍したものになる。
【０１３５】
これにより、変調信号の周期を容易に長くすることができるので、ＰＦＭ制御により低いスイッチング周波数の状態においても、その時点でのスイッチング周波数よりも十分に長い周期を有する変調信号を生成することが容易になる。例えば、低周波発振回路５０内のコンデンサ６７の容量値を小さくできるので、半導体チップサイズを小さくできるなどの効果が得られる。
【０１３６】
なお、低周波発振回路５０内のコンデンサ６７は、半導体装置内に作製せずに外部端子に接続されたコンデンサを利用するような構成でもよい。このようにすることで、比較的長い周期の変調信号を生成することが容易になるだけでなく、スイッチング電源の仕様に応じて外部で調整することができる。
【０１３７】
また、このカウントアップ回路によって、スイッチング素子２がターンオンするたびにカウントすることができるので、実施の形態１および実施の形態１の変形例１乃至２が、スイッチング素子２のスイッチング周波数が周期的に連続的に変調されていたことに対し、変形例３では、スイッチング素子２のスイッチング周波数が周期的に離散的に（デジタル的に）変調される。つまりは、スイッチング回数毎に電流ピークを離散的に（デジタル的に）ステップアップもしくはステップダウンして周期的な変調をすることが可能となる。
【０１３８】
以上のように、本実施の形態１の変形例３に係るスイッチング電源装置では、実施の形態１および実施の形態１の変形例１乃至２に係るスイッチング装置とほぼ同等の効果が得られる。
＜実施の形態２＞
次に、本発明の実施の形態２のスイッチング電源装置を説明する。
【０１３９】
図１４は、本実施の形態に係るスイッチング電源装置を示す回路図である。
【０１４０】
本実施の形態に係るスイッチング電源装置と、図１に示す実施の形態１に係るスイッチング電源装置との相違点について説明すると、実施の形態１に係るスイッチング電源では、ドレイン電流検出回路２０でドレイン電流を検出し、設定された基準値まで電流が流れるとスイッチング素子２をターンオフさせていたことに対して、本実施の形態に係るスイッチング電源装置では、スイッチング素子２に流れる電流の大きさに関係なく、常に固定のオン時間を設定するオン時間生成回路２２を備えており、スイッチング素子２がターンオンしたことを検出し、オン時間生成回路２２へターンオン信号が入力され、スイッチング素子２に電流が流れる時間であるオン時間が、オン時間生成回路２２により決定された設定値に達すると、スイッチング素子２をターンオフさせる信号を生成する。
【０１４１】
このような制御により、オン時間固定のＰＦＭ制御を再現している。また、実施の形態１と同様に、負荷状態（出力状態）に応じて、スイッチング周波数を変化させることで、出力電圧を一定に保つように制御される。
【０１４２】
ここで、オン時間生成回路２２とは、実施例１の変形例１に記載されている遅延時間生成回路と回路構成はほぼは同じで、ターンオンしたことを検出し、ある一定時間経過するとターンオフ信号を出力するように制御される。この一定時間がオン時間である。
【０１４３】
本実施の形態に係るスイッチング電源は、変調信号発生回路からの出力信号Ｊｉｔｔｅｒにより、スイッチング素子２のオン時間が第一の時間値から第二の時間値までの時間範囲で周期的に変調されることで、ドレイン電流ピーク値が変調され、結果的にスイッチング周波数が変調される。
【０１４４】
以上より、本実施の形態に係るスイッチング電源装置は、実施の形態１および実施の形態１の変形例１乃至３のスイッチング装置とほぼ同等の効果が得られる。
【０１４５】
また、本実施の形態１の変形例１のように、ターンオフ信号にある遅延時間を設け、遅延時間を変調することでドレイン電流ピークを変調することや、本実施の形態１の変形例３のように変調信号発生回路１３を用いて、カウントアップ回路によりスイッチング周波数を離散的に変化させてもよい。
＜実施の形態３＞
次に、本実施の形態に係るスイッチング電源装置を説明する。
【０１４６】
図１５は、本実施の形態に係るスイッチング電源装置の回路図を示したものである。
【０１４７】
基本的な回路構成は実施の形態１に係るスイッチング電源装置と同様であるが、実施の形態１に係るスイッチング電源装置との相違点は、ＦＢ端子がＴＲ端子に変更されており、ＴＲ端子により、２次電流オフタイミングを検出し、ある負荷範囲においては、負荷状態が出力電流を一定に維持するように、２次電流のオンデューティを調整することにある。
【０１４８】
補助巻線１ｃには、ダイオード４ａとコンデンサ４ｂとからなる整流平滑化回路が接続している。この整流平滑化回路は、スイッチング素子２のスイッチング動作によって補助巻線１ｃに発生する補助側交流電圧を整流且つ平滑化して補助電源電圧ＶＣＣに変換し、その電圧ＶＣＣを制御回路３のＶＣＣ端子に供給する。すなわち、この整流平滑化回路は、制御回路３の補助電源部として活用される。
【０１４９】
また補助巻線１ｃには、２つの抵抗器２５、２６が接続しており、抵抗器２５、２６の接続点には制御回路３のＴＲ端子が接続している。したがって、ＴＲ端子には、補助側交流電圧を分圧したＴＲ端子電圧であるＶＴＲが印加される。後述するように、制御回路３は、ＶＴＲを基に、スイッチング素子２がターンオフしてからトランス１の２次巻線１ｂを流れ始める電流であるが２次電流が、２次電流の流れ終わるタイミングであるオフタイミングを検出する。
【０１５０】
続いて、制御回路３について説明する。
【０１５１】
制御回路３は、２次電流が流れている第１期間（２次電流のオン期間）と２次電流が流れていない第２期間（２次電流のオフ期間）とからなる第３期間に対する２次電流のオン期間のオンデューティ比（２次電流のオンデューティ）が一定となるようにスイッチング素子２のスイッチング動作を制御して、当該スイッチング電源装置の出力電流を、ある負荷範囲において一定に制御する一方で、スイッチング素子２のスイッチング周波数を周期的に変調してノイズを低減させる。
【０１５２】
２次電流オン期間検出回路２３はＴＲ端子に接続しており、ＴＲ端子電圧ＶＴＲおよび制御回路内部で生成される信号を基に２次電流のオン期間を検出し、その２次電流のオン期間を示す検出信号Ｄ２＿ＯＮを生成する。ここでは、検出信号Ｄ２＿ＯＮは、２次電流のオン期間に信号レベルがハイレベルとなる論理信号である。
【０１５３】
具体的には、制御回路内部で生成される信号を基に、２次電流が流れ始めるタイミング（２次電流のオンタイミング）を検出し、ＴＲ端子電圧ＶＴＲを基に２次電流のオフタイミングを検出する。
【０１５４】
すなわち、フライバック型のスイッチング電源装置では、スイッチング素子２のオン期間に、トランス１の１次巻線１ａに電流が流れてトランス１にエネルギーが蓄えられ、スイッチング素子２のオフ期間に、トランス１に蓄えられたエネルギーが放出されてトランス１の２次巻線１ｂに電流（２次電流）が流れる。その後、２次電流がゼロになると、トランス１のインダクタンスとスイッチング素子２の寄生容量による共振現象が起こる。この共振現象がトランス１の各巻線に現れるので、本実施の形態３では、ＴＲ端子を補助巻線１ｃに接続して、２次電流オン期間検出回路４において、２次電流のオフタイミングとして、スイッチング素子２がターンオフした後に補助側交流電圧の波形に最初に現れる立ち下がりのタイミング（電圧の極性反転のタイミング）を検出する。なお、例えばＴＲ端子を１次巻線１ａに接続して、１次巻線１ａに最初に現れる、電圧の極性反転のタイミングを検出してもよい。
【０１５５】
また、２次電流はスイッチング素子２がターンオフすると流れ始めるので、２次電流オン期間検出回路４は、２次電流のオンタイミングとして、スイッチング素子２がターンオフするタイミングを検出する。ここでは、後述するゲートドライバ９が生成する駆動信号の立ち下りを検出する。
【０１５６】
２次電流オンデューティ制御回路５は、２次電流のオン期間を示す検出信号Ｄ２＿ＯＮを基に、２次電流のオンデューティが所定値（一定値）に維持されるようにスイッチング素子２をターンオンさせるためのクロック信号ｓｅｔを発振する。このクロック信号ｓｅｔが立ち上がる毎に、フリップフロップ回路７はセット状態となり、スイッチング素子２はターンオンする。よって、このクロック信号ｓｅｔによりスイッチング素子２のスイッチング周波数が決まる。このクロック信号ｓｅｔの周波数は、負荷７に流れる電流が大きくなり２次電流のオン期間が長くなるにつれて低くなる。
【０１５７】
ここで、周波数を変調するための手段だが、従来の方法によると、スイッチング素子２のスイッチング周波数よりも十分に低い周波数で発振する低周波発振器を備え、その低い周波数を持った電流信号Ｊｉｔｔｅｒ（変調信号）を生成し、その電流信号Ｊｉｔｔｅｒを２次電流オンデューティ制御回路の２次電流のオンデューティが一定値に維持されるように動作する回路内において、オンデューティを変調するように働いていた。しかし、これによると、ＰＦＭ制御と同様に、ターンオンのタイミングを決めるクロック信号Ｓｅｔと変調信号が打ち消され、効果が相殺される場合がある。そこで、変調信号をドレイン電流検出回路の出力信号Ｖｉｓ、あるいは、ドレイン電流制限回路内の比較器１４のマイナス（−）側に入力される電圧の基準値、を実施の形態１と同様の方法で周期的に変調する。
【０１５８】
なお、ドレイン電流制限から出力されるターンオフ信号の後に、遅延時間生成回路を設けて、この遅延時間を周期に変調する方法でも構わない。
【０１５９】
以上の変調方法により、所定値（一定値）に維持されるドレイン電流ピーク値に変調成分を付与することで、オンデューティは所定値に維持されたまま、スイッチング素子２のスイッチング周波数を周期的に変調することができ、実施の形態１とほぼ同等の効果を得ることができる。
【０１６０】
また、実施の形態１の変形例１および２で説明したようなターンオフ制御回路１５０を用いたものであってもよい。実施の形態２のようなオン時間変調を行う構成であっても同等の効果を得ることができる。或いは、実施の形態１の変形例４のような、変調信号発生回路１３ａを用いてスイッチング周波数を離散的に変化させてもよい。
【０１６１】
以上、本発明に係るスイッチング電源装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０１６２】
なお、上記の各実施の形態では、スイッチング素子２と制御回路３を同一基板上に集積した半導体装置であるとしているが、制御回路３とスイッチング素子２が、特に同一基板上である必要はない。
【０１６３】
また、出力電圧検出回路５からのフィードバック信号として、ＦＢ端子から電流を引き抜く構成としているが、ＦＢ端子に電流を注入して制御しても構わない。また、フィードバック信号を２次側出力電圧から検出するのではなく、ＶＣＣ端子の電圧から検出してもよい。
【０１６４】
また、低周波発振器５０では、三角波の振幅電圧を決める抵抗を内蔵しているが、制御回路３に端子を設けて、この抵抗を外部で調整しても構わない。さらに、周期を決めるコンデンサに対して、同様に端子を設けて、外部にコンデンサを接続するようにしても構わない。
【０１６５】
また、トランス１は一次巻線１ａ、二次巻線１ｂ、及び補助巻線１ｃを有し、一次巻線１ａと二次巻線１ｂの極性は同一極性のものでも構わない。この場合、スイッチング電源装置、すなわちスイッチング電源装置はフォワード型である。
【産業上の利用可能性】
【０１６６】
以上説明したように、本発明に係る半導体装置及びスイッチング電源装置によれば、ＰＦＭ制御を行うスイッチング電源装置において、従来技術に比較して電源効率を悪くすることなく、安定かつ効果的にトランス及びセラミック・コンデンサなどの部品から発生する音と雑音端子ノイズのアベレージ値の低減を実現できる。音鳴り等を懸念し、動作周波数範囲を制限していたスイッチング電源においても、広範囲の周波数動作が可能となる。【０１６７】
また、本発明に係る半導体装置及びスイッチング電源装置は、ＡＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータなどのスイッチング電源装置に利用できる。
【符号の説明】
【０１６８】
１      トランス
１ａ    一次巻線
１ｂ    二次巻線
１ｃ    バイアス補助巻線
２      スイッチング素子
３      制御回路（半導体装置）
４      整流平滑回路
４ａ、６ａ  整流ダイオード
４ｂ、６ｂ、６７、９５、１０６、１５５  コンデンサ
５      出力電圧検出回路
６      出力電圧生成部
７      負荷
８      レギュレータ
９      内部回路電圧源
１０    起動・停止回路
１１    フィードバック信号制御回路
１２    ＰＦＭ制御回路
１４、６６、６９、９０、９２、９６、９７、１０７、１０８、１５１、１５６、１５７、２０１、２０３  比較器
１５    ＡＮＤ回路
１６    オン時ブランキングパルス発生回路
１７、１１２  ＲＳフリップフロップ
１８    ＮＡＮＤ回路
１９    ゲートドライバ
２０    ドレイン電流検出回路
２１    ドレイン電流制限回路
２２    オン時間生成回路
２３    ２次電流オン期間検出回路
２４    ２次電流オンデューティ制御回路
２５、２６、５２、６８、８０、９１、１０９、１１０、１１７  抵抗
２７    補助巻線電圧分圧回路
５０    低周波発振器
５１、８１  ＮＰＮバイポーラトランジスタ
５３、５４、６２、６３、７０、７３、７４、９３、１０２、１０３、１１４，１１５、１５３、２０６、２０８  Ｐ型ＭＯＳＦＥＴ
１１３、１３０、１３１、１３２、１３３  インバータ回路
６４、６５、７５、７６、７７、７９、９４、１０４，１０５、１１６、１５４、１５８、１５９  Ｎ型ＭＯＳＦＥＴ
５９、６０、６１、７１、７２、１０１、１５２、２０５、２０７  定電流源
７８、８２  定電圧源
１００  発振器
１１１  Ｖ−Ｉコンバータ
１３４  ＮＯＲ回路
１５０  ターンオフ制御回路
２０２、２０４  Ｄフリップフロップ
【図１】
0005899504.tif 000007
【図２】
0005899504.tif 000008
【図３】
0005899504.tif 000009
【図４】
0005899504.tif 000010
【図５】
0005899504.tif 000011
【図６】
0005899504.tif 000012
【図７】
0005899504.tif 000013
【図８】
0005899504.tif 000014
【図９】
0005899504.tif 000015
【図１０】
0005899504.tif 000016
【図１１】
0005899504.tif 000017
【図１２】
0005899504.tif 000018
【図１３】
0005899504.tif 000019
【図１４】
0005899504.tif 000020
【図１５】
0005899504.tif 000021
【図１６】
0005899504.tif 000022
【図１７】
0005899504.tif 000023