(57)【特許請求の範囲】
【請求項１】
炭化珪素（ＳｉＣ）で構成される半導体層中に溝が形成された構成を具備する半導体装置の製造方法であって、
光を吸収する吸収層を前記半導体層の表面に局所的に形成する吸収層形成工程と、
前記吸収層が形成された側から前記半導体層に対して光を照射する照射工程と、
前記照射工程によって前記半導体層に形成された非晶質層をウェットエッチングによって除去することによって前記溝を形成する非晶質層除去工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記光の波長を、前記半導体層を構成する材料の禁制帯幅に対応するエネルギーの光の波長を越える波長とし、
前記吸収層の厚さを、前記光を吸収した前記吸収層の発熱が前記半導体層に伝わることによって前記半導体層が非晶質化されるように設定することにより、
前記照射工程において、前記吸収層の直下の前記半導体層に前記非晶質層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記光の波長を、前記半導体層を構成する材料の禁制帯幅に対応するエネルギーの光の波長以下の波長とし、
前記吸収層の厚さを、前記光を吸収した前記吸収層の発熱が前記半導体層に伝わることによって前記半導体層が非晶質化されないように設定することにより、
前記照射工程において、前記吸収層が形成されない領域の直下の前記半導体層に前記非晶質層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記吸収層は黒鉛で構成されることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記照射工程の後に、熱処理又は酸素プラズマ処理によって前記吸収層を除去する吸収層除去工程を具備することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）で構成される半導体層にトレンチが形成された構造をもつ半導体装置の製造方法、及びこの半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴは、各種のスイッチング素子等として使用されている。その中でも、特に大電流で駆動される素子（パワーＭＯＳＦＥＴ）として、トレンチゲート構造のものが知られている。
【０００３】
トレンチゲート構造のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の断面構造の一例を図５に示す。この構造においては、ＭＯＳＦＥＴのドレインとして機能するｎ型の半導体基板９０が用いられる。半導体基板９０は、ｎ＋（不純物濃度の高いｎ型）基板９０ａと、ｎ−（不純物濃度の低いｎ型）層９０ｂの積層構造をなしている。また、ＭＯＳＦＥＴの活性領域となるｐ層９１が更にこの上に形成されている。この構造において、表面からｐ層９１を貫通し、ｎ−層９０ｂに達する形態の溝（トレンチ）が形成され、溝の上端部に隣接するｐ層９１中にｎ＋層９２（ソース領域）が形成され、ｎ＋層９２の間にはｐ＋層９３が形成されている。この溝は、図５中において紙面に垂直な方向に延びて形成されており、図５はこの溝が延伸する方向に垂直な断面となっている。この溝においては、その内部の表面全面にゲート酸化膜（ＳｉＯ２）９４が形成された上で、多結晶シリコンで構成された多結晶シリコン層（ゲート電極）９５で埋め込まれる。これらの構成の上面側には層間絶縁層９６が形成されている。層間絶縁層９６には複数の開口部が設けられており、この開口部を介してゲート配線９７が多結晶シリコン層９５と、ソース配線９８がｎ＋層９２（ソース領域）及びｐ＋層９３とそれぞれ接続されている。ｎ＋基板９０ａの裏面には、ドレイン電極９９が形成されている。なお、溝の形態は任意であり、内部にゲート酸化膜９４や多結晶シリコン層９５を形成できる構造であれば、例えば溝ではなく平面視でドット状の形状とすることもできる。
【０００４】
この構成においては、ゲート配線９７に閾値以上の電圧を印加することによって、溝中において多結晶シリコン層９５とゲート酸化膜９４を挟んで隣接したｐ層９１（ゲート酸化膜９４と接する側）にｎ型のチャンネルが誘起され、ＭＯＳＦＥＴがオン状態となる。すなわち、この場合に、ソース配線９８（ｎ＋層９２）とドレイン電極９９（ドレイン領域：ｎ＋基板９０ａ）間に電流が流れ、ｎチャンネルＭＯＳＦＥＴとして動作する。この構造においては、ソース、ドレインと、これらの間のチャンネルが基板面と垂直方向に並んで形成されるため、小さな面積でもチャンネル領域を広くとることができ、ソースとドレイン間に大電流を流すことができる。このため、この構造は、パワーＭＯＳＦＥＴとして特に好適である。
【０００５】
この際、ＭＯＳＦＥＴのチャンネル長を長くとる場合には、トレンチを深く、例えば１μｍ程度の深さで形成する必要がある。このため、半導体層においてこうした深いトレンチを形成する技術が開発されている。Ｓｉからなる半導体層においてこうしたトレンチを形成するためには、一般的にはフォトレジストをマスクとしたドライエッチングが適用されている。
【０００６】
一方、近年、炭化珪素（ＳｉＣ）がＳｉの代わりに用いられたＭＯＳＦＥＴが開発されている。ＳｉＣはＳｉと比べて禁制帯幅が広く、高耐圧化が容易であるために、このＭＯＳＦＥＴは特にパワー素子として使用されている。ＳｉＣが用いられる場合においても、上記のトレンチゲート型のＭＯＳＦＥＴは有効である。しかしながら、ＳｉＣはＳｉと結晶構造が異なり、原子間距離が密であり、原子間の結合エネルギーが大きいため、そのエッチング加工はＳｉの場合と比べて困難である。
【０００７】
このため、上記のようなトレンチを形成するために必要とされるエッチング時間は長くなる。あるいは、ドライエッチングを行う際にフォトレジストをマスクとして使用する場合におけるマスクのエッチング耐性が不足する。このため、ＳｉＣに対してトレンチのエッチングを行う際には、反応ガスとしてＳＦ６やＨＣｌを用い、マスクとしてニッケル（Ｎｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）等の金属を使用したドライエッチングが行われている。こうした金属材料は、上記の反応ガスを用いたドライエッチングにおいては耐性があるために、マスクとして使用することが可能である。
【０００８】
また、特許文献１には、ＳｉＣで構成された半導体層に局所的にイオン注入を施し、イオン注入によって形成されたイオン照射損傷層をウェットエッチングで化学的に除去する技術が記載されている。この技術においては、Ａｒ等、ＳｉＣ中において電気的に不活性な元素を局所的に多量にイオン注入することにより、結晶配列の秩序が乱れた非晶質相を主成分とするイオン照射損傷層を形成する。このイオン照射損傷層中においては原子間の結合エネルギーが小さくなるため、エッチングを容易に行うことができる。特に、フッ硝酸等を用いたウェットエッチングによって、半導体層に損傷を与えることなくこのイオン照射損傷層のみを選択的に化学的にエッチングすることが可能である。
【０００９】
こうした製造方法を用いて、ＳｉＣを用いたトレンチゲート型のＭＯＳＦＥＴを製造することができる。なお、半導体層におけるトレンチ構造は、トレンチゲート型のＭＯＳＦＥＴ以外にも、例えば素子分離等にも使用されている。こうした場合にもこの製造方法が有効であることは明らかである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５４３６１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
金属をマスクとしたドライエッチングを行う場合には、半導体層のエッチングを行う前に、マスクとなる金属のエッチングを行うことが必要となる。ところが、上記のようなＳｉＣのドライエッチングにおける耐性の高い金属材料のエッチングは容易ではなく、加工を高精度で行うことは特に困難である。また、こうした金属材料はＳｉＣにおいては電気的に活性な不純物となるため、製造工程においてこうした金属材料がＭＯＳＦＥＴの活性領域に拡散しないような構成やプロセスを用いることが必要となる。
【００１２】
一方、イオン注入を用いる特許文献１に記載の技術において、イオン注入によって形成されるイオン照射損傷層の深さは、注入されるイオンのエネルギーに依存する。しかしながら、この深さを例えば１μｍ程度としようとすると、充分なイオン電流が得られないために注入時間が長くなる。このため、実際には、１μｍ程度の深さのトレンチを形成するためには、イオン注入とウェットエッチングを複数回繰り返す必要があった。
【００１３】
このように、ＳｉＣからなる半導体層において、単純な製造工程でトレンチ構造を形成することは困難であった。
【００１４】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で構成される半導体層中に溝が形成された構成を具備する半導体装置の製造方法であって、光を吸収する吸収層を前記半導体層の表面に局所的に形成する吸収層形成工程と、前記吸収層が形成された側から前記半導体層に対して光を照射する照射工程と、前記照射工程によって前記半導体層に形成された非晶質層をウェットエッチングによって除去することによって前記溝を形成する非晶質層除去工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記光の波長を、前記半導体層を構成する材料の禁制帯幅に対応するエネルギーの光の波長を越える波長とし、前記吸収層の厚さを、前記光を吸収した前記吸収層の発熱が前記半導体層に伝わることによって前記半導体層が非晶質化されるように設定することにより、前記照射工程において、前記吸収層の直下の前記半導体層に前記非晶質層を形成することを特徴とする。
本発明の半導体装置の製造方法は、前記光の波長を、前記半導体層を構成する材料の禁制帯幅に対応するエネルギーの光の波長以下の波長とし、前記吸収層の厚さを、前記光を吸収した前記吸収層の発熱が前記半導体層に伝わることによって前記半導体層が非晶質化されないように設定することにより、前記照射工程において、前記吸収層が形成されない領域の直下の前記半導体層に前記非晶質層を形成することを特徴とする。
本発明の半導体装置の製造方法において、前記吸収層は黒鉛で構成されることを特徴とする。
本発明の半導体装置の製造方法は、前記照射工程の後に、熱処理又は酸素プラズマ処理によって前記吸収層を除去する吸収層除去工程を具備することを特徴とする。
【発明の効果】
【００１６】
本発明は以上のように構成されているので、ＳｉＣからなる半導体層において、単純な製造工程でトレンチ構造を形成することができる。
【図面の簡単な説明】
【００１７】
【図１】カーボンキャップ層を半導体層（ＳｉＣ）上に形成した構造にレーザー光を照射した場合における半導体層中の温度分布を計算した結果である。
【図２】第１の実施の形態に係る半導体装置の製造方法を示す工程断面図（その１）である。
【図３】第１の実施の形態に係る半導体装置の製造方法を示す工程断面図（その２）である。
【図４】第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】トレンチゲート型のＭＯＳＦＥＴの構成を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。この製造方法は、炭化珪素（ＳｉＣ）の単結晶で構成される半導体層中に溝（トレンチ）が形成された構成を具備する半導体装置の製造方法である。ここでは、特許文献１に記載の技術と同様に、この半導体層に非晶質層を形成し、この非晶質層をウェットエッチングすることによって溝を形成する。この非晶質層を形成するために、特許文献１に記載の技術においては、イオン注入を用いていたのに対し、本発明の実施の形態となる半導体装置の製造方法では、光（レーザー光）の照射が用いられる。これにより、半導体層（ＳｉＣ）の温度が急上昇して結晶配列秩序が崩れる。更に、レーザー光の照射が終了するとこの加熱された箇所は急冷されるために、非晶質化がなされる。このために必要となる加熱温度は１６００℃以上である。
【００１９】
半導体層の上には、光を吸収する吸収層がパターニングされて形成される。形成される非晶質層（溝）の平面視における形状は、この吸収層によって規定される。ただし、特許文献１に記載の技術のようにイオン注入を用いる場合には、マスクが形成されていない領域においてのみイオン照射損傷層（非晶質層）が形成されるのに対し、この製造方法においては、吸収層のパターンと非晶質層の関係を、（１）吸収層の直下に非晶質層を形成する、（２）吸収層が形成されていない領域の直下に非晶質層を形成する、という二通りの設定とすることができる。
【００２０】
この設定は、吸収層がレーザー光を吸収することによって起こる温度分布と、光の波長を考慮して行うことができる。ここで使用される光としては、特に高輝度が得られ、かつ単色であるために半導体層における吸収を制御しやすいレーザー光が好ましく用いられる。一般に、レーザー光は小さなスポットサイズとされ、これが走査されることによって例えば上記の半導体層の全面を照射することができる。
【００２１】
黒鉛からなる吸収層を半導体層（ＳｉＣ）の上に形成した構成に対して、波長が５３２ｎｍのレーザー光を照射した際の温度分布を算出した。この波長はＳｉＣの禁制帯幅に対応するエネルギーの光の波長（３８０ｎｍ程度）よりも長いため、ＳｉＣでは吸収されず、黒鉛で吸収される。このため、この波長のレーザー光を用いる場合には、吸収層でこのレーザー光を吸収させて発熱させ、その直下の半導体層を非晶質化するという、前記（１）の設定となる。
【００２２】
図１は、厚さが１００ｎｍの吸収層に対してレーザー光を照射した場合の半導体中の温度分布（吸収層／ＳｉＣ界面を原点とする）である。ＳｉＣを非晶質化させることのできる温度は１６００℃程度である。図１の結果より、半導体層の表面を２８００℃程度とすることが可能であり、更に、表面から１μｍ程度の深さまで１６００℃以上とすることが可能であることがわかる。すなわち、吸収層の直下に表面から１μｍ以上の深さの非晶質層を形成することが可能である。特許文献１に記載の通り、この非晶質層はウェットエッチングによって容易に除去することができ、この深さの溝を形成することが可能である。
【００２３】
ただし、ＳｉＣは２８００℃以上の温度で昇華するため、半導体層の表面が２８００℃以上とならない設定とすることが好ましい。こうした設定は、図１より、レーザー光のスポット径の調整によって行うことが可能である。あるいは、レーザー光の他の照射条件（走査速度等）、波長、吸収層の厚さの調整によって行うこともできる。吸収層が厚くなった場合には、レーザー光は吸収層の上部でのみ吸収されるため、発熱部は吸収層の上部のみとなる。この場合には、発熱部から半導体層表面までの距離が長くなるため、半導体層表面の温度が低下することは明らかである。このため、吸収層の厚さは、レーザー光が吸収層で充分吸収される範囲内で薄くすることが好ましい。すなわち、（１）の設定とする場合には、レーザー光の波長を、ＳｉＣでの吸収が小さな波長（ＳｉＣの禁制帯幅に対応するエネルギーをもつ光の波長を越える波長）とし、吸収体は、レーザー光を充分に吸収できる範囲内で薄くすることが好ましい。
【００２４】
一方、レーザー光の波長を、ＳｉＣ中での吸収が大きな波長（ＳｉＣの禁制帯幅に対応するエネルギーの光の波長以下の波長）とする場合には、半導体層におけるレーザー光が直接照射された領域が発熱し、非晶質化する。また、同時に吸収層もこのレーザー光を吸収する場合、吸収層の上部も発熱する。従って、非晶質層を選択的に形成するためには、前記の場合とは逆に、吸収層の直下で非晶質層が形成されないようにすることが好ましい。すなわち、この場合には前記の（２）の設定となる。このためには、吸収層の発熱を半導体層に伝わりにくくするために、吸収層を充分厚くすることが好ましい。すなわち、（２）の設定の場合には、レーザー光の波長を、ＳｉＣでの吸収が大きな波長（ＳｉＣの禁制帯幅に対応するエネルギーをもつ光の波長以下の波長）とし、吸収体を厚くすることが好ましい。
【００２５】
以下に、本発明の実施の形態として、上記の吸収層を用いてトレンチを形成し、トレンチゲート型のＭＯＳＦＥＴを製造する例について説明する。ここで、第１の実施の形態は、前記の（１）の場合、第２の実施の形態は、前記の（２）の場合に対応する。このＭＯＳＦＥＴの基本的構造は図５に示されたものと同様である。また、このＭＯＳＦＥＴを構成する半導体層の材料はＳｉＣである。
【００２６】
（第１の実施の形態）
図２（ａ）〜（ｊ）、図３（ｋ）（ｌ）は、この半導体装置の製造方法を示す工程断面図である。図２、３は、このトレンチゲート型ＭＯＳＦＥＴにおけるゲートが延伸する方向の溝に垂直な方向の断面図であり、同じ形状のＭＯＳＦＥＴが横方向に並んで製造されている。隣接するＭＯＳＦＥＴにおけるソース電極は共用とされている。
【００２７】
まず、図２（ａ）に示されるように、ｎ型（第１の導電型）の半導体基板１０にｐ型（第２の導電型）の半導体層であるｐ層１１が形成される（活性層形成工程）。半導体基板１０は、ｎ＋基板１０ａ上にｎ−層１０ｂをエピタキシャル成長されることによって形成されている。ｎ＋基板１０ａ、ｎ−層１０ｂは、いずれも４Ｈ−ＳｉＣ単結晶で構成される。この半導体基板１０の面方位（図１（ａ）中の上側に向かう側の面方位）は、例えばα−ＳｉＣ（０００１）Ｓｉ面である。ｐ層１１は、アクセプタとなる例えばアルミニウム（Ａｌ）、ホウ素（Ｂ）をイオン注入することによって形成される。ｐ層１１の厚さは例えば０．８μｍ程度であり、Ａｌが注入される場合には、５０〜４００ｋｅＶのエネルギー、２×１０１３ｃｍ−２程度のドーズ量とする。ただし、ｐ層１１を半導体基板１０（ｎ−層１０ｂ）上にエピタキシャル成長させることも可能である。
【００２８】
次に、図２（ｂ）に示されるように、ｐ層１１の表面に局所的にｎ＋層１２を形成する（ソース領域形成工程）。ｎ＋層１２は、ＭＯＳＦＥＴのソースとなる領域であり、ドナーとなる元素（例えば燐（Ｐ）、窒素（Ｎ））がフォトレジスト層をマスクとして５０〜１００ｋｅＶのエネルギー、２×１０１５ｃｍ−２程度のドーズ量でイオン注入されることによって形成される。ｎ＋層１２の深さは、ｐ層１１よりも充分浅く設定され、イオンの加速エネルギーによって調整できる。また、ｎ＋層１２の間には、逆にアクセプタがｐ層１２よりも多くドーピングされたｐ＋層１３が形成される。ｐ＋層１３は、例えばアルミニウム（Ａｌ）を５０〜１００ｋｅＶのエネルギー、２×１０１５ｃｍ−２程度のドーズ量でイオン注入することによって形成される。
【００２９】
なお、上記のように、ｐ層１１、ｎ＋層１２、ｐ＋層１３はイオン注入によって形成される。ここで、ｐ層１１を形成するためのイオン注入、ｎ＋層１２、ｐ＋層１３を形成するためのイオン注入直後において、これらの層に対応する箇所はイオンによる照射損傷のために非晶質化しており、この時点ではｐ層１１、ｎ＋層１２、ｐ＋層１３としては電気的に機能しない。これらの層を再結晶化し、かつ注入されたアクセプタ、ドナーを活性化するために、熱処理工程が行われる。この熱処理工程の温度は例えば１８００℃程度であり、この熱処理工程後によってこれらの層はｐ層１１、ｎ＋層１２、ｐ＋層１３として電気的に機能することができる。なお、この熱処理工程は活性層形成工程後とソース領域形成工程後の２回にわたり行ってもよく、ソース領域形成工程後に１回のみ行ってもよく、これらの層が電気的に機能でき、かつ後述する照射工程前に行われる限りにおいて任意である。
【００３０】
次に、図２（ｃ）に示されるように、カーボンキャップ層（吸収層）３０を、トレンチが形成されるべき箇所（ｎ＋層１２上）に形成する（吸収層形成工程）。カーボンキャップ層３０は、黒鉛（グラファイト）で構成された層である。その形成方法としては、例えば、ｎ＋層１２上の全面にグラファイト材料をスパッタリングで形成し、その後、フォトレジストを塗布して、所定の位置にカーボンキャップ層３０が形成されるように露光、エッチングを行う。その後、形成されたカーボンキャップ層３０上に残ったフォトレジストを有機溶媒などで除去することで形成できる。また、逆にカーボンキャップ層３０が形成されるべき箇所にフォトレジスト層を形成した後に不活性ガス中で高温の熱処理を行ってフォトレジスト層を炭化することによって、フォトレジスト層をカーボンキャップ層３０に変質させることもできる。カーボンキャップ層３０の厚さは例えば１００ｎｍ程度とする。
【００３１】
次に、図２（ｄ）に示されるように、この状態で、上方から半導体基板１１の基板面に垂直にレーザー光１００を照射する（照射工程）。レーザー光１００は、小さなスポットサイズをもったビーム状であり、これが上面全面にわたり走査される。また、レーザー光１００の波長は、カーボンキャップ層３０では吸収されるがＳｉＣには吸収されない程度の波長として、例えばＳｉＣの禁制帯幅に対応するエネルギーの光よりも長波長となる５３２ｎｍ、８０８ｎｍとする。このため、このレーザー光１００は、図２（ｄ）中においてカーボンキャップ層３０でのみ吸収され、露出したｎ＋層１２、ｐ＋層１３、及びこれらの直下の半導体基板１１を透過する。レーザー光１００を吸収したカーボンキャップ層３０の温度は急激に上昇し、この温度が３０００℃以上となる黒鉛の融解点よりも低ければ、カーボンキャップ層３０は、その形態を保ったままで高温となる。この熱は直下のｎ＋層１２、及びその下のｐ層１１に伝わり、これらの層も高温となる。
【００３２】
その結果、カーボンキャップ層３０直下においては、ｎ＋層１２、ｐ層１１、半導体基板１０は、局所的に高温となる。この温度が１６００℃以上であれば、これらの層におけるＳｉＣの結晶性が変化する。更に、レーザー光１００の照射が停止した後に、この領域は急冷される。これにより、この領域におけるＳｉＣは非晶質化する。すなわち、図２（ｅ）に示されるように、前記の（１）の通り、カーボンキャップ層（吸収層）３０の直下に非晶質層４０が形成される。この非晶質層４０の平面視における幅はカーボンキャップ層３０によって規定され、例えばその幅を２μｍ程度とすることができる。非晶質層４０の深さは、前記の通り、１μｍ以上とすることも可能である
【００３３】
次に、図２（ｆ）に示されるように、カーボンキャップ層３０を除去する（吸収層除去工程）。カーボンキャップ層３０は、酸素雰囲気での熱処理、あるいは酸素プラズマ処理によって、ＣＯ２（気体）として除去することが可能である。この際、ＳｉＣで構成された半導体基板１０等は影響を受けない。
【００３４】
特許文献１に記載の技術におけるイオン照射損傷層と同様に、非晶質層４０においては結晶構造が維持されていないため、これをエッチングすることが容易である。このため、図２（ｇ）に示されるように、例えばフッ硝酸を用いたウェットエッチングによって非晶質層４０を選択的に化学的に除去することができる（非晶質層除去工程）。これにより、非晶質層４０が形成されていた箇所にトレンチ２００が形成される。なお、前記のソース領域形成工程後における熱処理（イオン注入後の熱処理）が照射工程以降においても行われていなかった場合には、イオン注入された層（ｎ＋層１２、ｐ＋層１３等に該当する領域）も、非晶質層４０と同時に除去される。また、この熱処理を照射工程の後で非晶質層除去工程よりも前に行った場合には、非晶質層４０が再結晶化し、非晶質層４０をウェットエッチングで除去することが困難となる。このため、この熱処理は、照射工程より前に行うことが必要である。
【００３５】
次に、図２（ｈ）に示されるように、この状態で酸化雰囲気で熱処理を行い、ゲート酸化膜１４を形成する（ゲート酸化工程）。ゲート酸化膜１４は、ＳｉＣがＯ２と高温で反応して形成される。この際に同時にＣＯ、ＣＯ２も形成されるが、これらは気体となって飛散するため、ゲート酸化膜１４はＳｉＯ２を主成分とする層となる。なお、この酸化反応はＳｉＣの全面で生ずるため、トレンチ２００内の側面や底面にもゲート酸化膜１４は形成される。この熱処理は、例えば水蒸気を用いた１３００℃程度の温度のウェット酸化として行われ、ゲート酸化膜１４をＭＯＳのゲート絶縁層として使用するためには、その厚さを例えば５０ｎｍ程度とする。この厚さは熱処理の時間で調整することが可能である。
【００３６】
次に、図２（ｉ）に示されるように、多結晶シリコン層（ゲート電極）１５をトレンチ２００内に形成する（ゲート形成工程）。多結晶シリコン層１５をこの形態で形成するためには、図２（ｈ）の構造の上面側全面に多結晶シリコンを成膜した後に、多結晶シリコンを上側から異方性エッチング（ドライエッチング）するエッチバックを行えばよい。この際、トレンチ２００内が多結晶シリコンで充填されるように、段差被覆性に優れたＣＶＤ法等によって多結晶シリコンの成膜を行うことが好ましい。また、多結晶シリコンにおいては、導電性を付与するために燐等がドーピングされる。この多結晶シリコン層１５は、ＭＯＳのゲートとして機能する。また、多結晶シリコン層１５と半導体基板１０、ｐ層１１、ｎ＋層１２、ｐ＋層１３との間にはゲート酸化膜１４が存在し、多結晶シリコン層１５と半導体基板１０、ｐ層１１、ｎ＋層１２、ｐ＋層１３とは直接接さない構成とされる。
【００３７】
次に、図２（ｊ）に示されるように、上面全面に層間絶縁層１６を形成する（層間絶縁層形成工程）。層間絶縁層１６はゲート酸化膜１４と同様にＳｉＯ２を主成分とするが、層間絶縁層１６は電極間や電極と半導体層との間等の絶縁のために用いられるため、ＣＶＤ法等によってゲート酸化膜１４よりも充分厚く形成する。
【００３８】
次に、図３（ｋ）に示されるように、層間絶縁層１６におけるコンタクトのための開口として、ゲート開口１６１、ソース開口１６２を形成する（コンタクト開口工程）。この工程は、フォトレジストをマスクとしたＳｉＯ２のドライエッチングによって行われる。なお、この際に、層間絶縁層１６直下のゲート酸化膜１４も同時に除去される。このため、ゲート開口１６１の底部には多結晶シリコン層１５が、ソース開口１６２の底部にはｎ＋層１２がそれぞれ露出する構成とされる。
【００３９】
最後に、図３（ｌ）に示されるように、ゲート開口１６１を覆ってゲート配線１７が、ソース開口１６２を覆ってソース配線１８が、裏面側にドレイン電極１９が、それぞれ形成される（電極形成工程）。例えば、ゲート配線１７は、ゲート配線１７を構成する電極材料を全面に形成した後に、フォトレジストをマスクとしたドライエッチングによって図３（ｌ）中に示される形態にパターニングすることによって得られる。ソース配線１８についても同様である。ドレイン電極１９はゲート配線１７、ソース配線１８とは逆に裏面側に設けられ、全面に形成することも可能である。ゲート配線１７は多結晶シリコン層１５と、ソース配線１８はｎ型ＳｉＣ（ｎ＋層１２）及びｐ＋層１３と、ドレイン電極１９はｎ型ＳｉＣ（ｎ＋基板１０ａ）とオーミック接触をする材料でそれぞれ構成される。
【００４０】
上記の製造方法によって、トレンチゲート型のＭＯＳＦＥＴが製造される。ここで、ソース領域形成工程、ゲート酸化工程、ゲート形成工程、層間絶縁層形成工程、コンタクト開口工程、電極形成工程については、従来より知られる製造方法と同様である。
【００４１】
ただし、上記の製造方法においては、トレンチ２００を形成するために、吸収層形成工程、照射工程、吸収層除去工程、非晶質層除去工程を行っている。これにより、ドライエッチングによらずにトレンチ２００を形成することができる。この点については、特許文献１に記載の技術と同様である。しかしながら、特許文献１に記載の技術では半導体層の表面から深くイオンを注入することが困難であるためにイオン照射損傷層を深く形成することが困難であった。これに対して、上記の製造方法においては、カーボンキャップ層３０の膜厚やレーザー光１００の照射条件の設定によって、非晶質層４０を深く形成することが可能である。このため、この非晶質層４０をウェットエッチングすることによって容易にトレンチ２００を形成することができる。
【００４２】
すなわち、単純な製造工程でＳｉＣからなる半導体層におけるトレンチ構造を形成することができ、容易にトレンチゲート型のＭＯＳＦＥＴを製造することができる。これにより、低コストでこのＭＯＳＦＥＴを製造することができる。
【００４３】
なお、上記の例では、吸収層としてカーボンキャップ層３０が用いられていたが、レーザー光１００を吸収し、これによって発生した熱を直下の半導体層に伝えて非晶質化を起こすことができる材料であれば、他の材料からなる吸収層を用いることも可能である。ただし、カーボンキャップ層３０は半導体層（ＳｉＣ）を構成する元素の一つである炭素（Ｃ）で構成されるため、トレンチをドライエッチングで形成する際に従来用いられていた金属マスクと異なり、半導体層に対して不純物としての悪影響を与えることがない。また、前記の吸収層形成工程、吸収層除去工程で示された通り、その形成・除去も極めて容易である。このため、カーボンキャップ層３０を用いることが特に好ましい。
【００４４】
（第２の実施の形態）
上記の製造方法においては、吸収層直下に非晶質層を形成するという（１）の設定とされた。次に、吸収層が形成されない領域の直下に非晶質層を形成するという（２）の設定とした製造方法について説明する。この製造方法においては、図２、３に記載の製造方法における吸収層形成工程と照射工程が特に異なる。図４（ａ）〜（ｄ）は、この吸収層形成工程と照射工程、及び照射工程後の断面形状を、図２（ｃ）〜（ｆ）に対応して示す工程断面図である。これら以外の工程については、図２、３に記載されたものと同様であるために説明を省略する。
【００４５】
ここでは、図４（ａ）に示されるように、カーボンキャップ層（吸収層）１３０を、図２（ｃ）の場合とは逆に、トレンチが形成されない領域に形成する（吸収層形成工程）。カーボンキャップ層１３０は、図２（ｃ）の場合におけるカーボンキャップ層３０と比べて厚くされる。この厚さは、前記の通り、カーボンキャップ層３０で発生した熱によって直下のｎ＋層１２等が非晶質化しない程度である。カーボンキャップ層１３０の形成方法は、第１の実施の形態におけるカーボンキャップ層３０と同様である。
【００４６】
次に、図４（ｂ）に示されるように、レーザー光１００を照射する（照射工程）。ここでは、レーザー光１００の波長は、ＳｉＣにおける吸収が大きな、３８０ｎｍ以下とする。この波長のレーザー光はカーボンキャップ層１３０によっても吸収される。ただし、カーボンキャップ層１３０は厚く形成されており、カーボンキャップ層１３０においてレーザー光１００が吸収されるのは、図４（ｂ）中における破線で囲まれた上部の領域である。カーボンキャップ層１３０の厚さと同様に、レーザー光１００の照射条件は、レーザー光１００の照射による発熱によって直下のｎ＋層１２、ｐ＋層１３が非晶質化しない程度に設定する。
【００４７】
一方、カーボンキャップ層１３０で覆われていない領域では、露出したｎ＋層１２がレーザー光１００で直接照射され、ｎ＋層１２、その直下のｐ層１１、半導体基板１０によってレーザー光１００は吸収される。これにより、図４（ｃ）に示されるように、これらの層を構成するＳｉＣは非晶質化され、図２（ｅ）の場合と同様に非晶質層４０が形成される。ただし、図２（ｅ）の場合にはカーボンキャップ層３０の直下にのみ非晶質層４０が形成されていたのに対し、ここではカーボンキャップ層１３０の直下には非晶質層４０は形成されず、カーボンキャップ層１３０が形成されていない領域にのみ非晶質層４０が形成される。
【００４８】
その後、図４（ｄ）に示されるように、カーボンキャップ層１３０を除去する（吸収層除去工程）。この工程は図２（ｆ）の場合と同様であり、得られる形状も同様である。このため、以降の工程は図２（ｇ）以降と同様に行われる。なお、カーボンキャップ層１３０は図１の場合のカーボンキャップ層３０よりも厚いが、前記と同様に熱処理や酸素プラズマ処理によってｐ層１１等に悪影響を与えることなく除去をすることが可能である。
【００４９】
この製造方法においても、第１の実施の形態に係る製造方法と同様に、ＳｉＣで構成された半導体層にトレンチを容易に形成することができる。
【００５０】
このように、照射する光と吸収層の設定を適宜行うことにより、（１）吸収層の直下に非晶質層を形成する、（２）吸収層が形成されていない領域の直下に非晶質層を形成する、という二通りの設定を行うことができる。この設定は、トレンチの形状等、製造する半導体装置の構成や、照射するレーザー光の特性（波長、ビームサイズ、走査速度）に応じて、適宜行うことが可能である。
【００５１】
また、上記の例では、トレンチゲート型のＭＯＳＦＥＴを製造する例について記載したが、トレンチ構造が用いられた半導体装置であれば、同様に製造することができることは明らかである。
【符号の説明】
【００５２】
１０、９０  半導体基板
１０ａ、９０ａ  ｎ＋基板
１０ｂ、９０ｂ  ｎ−層
１１、９１  ｐ層
１２、９２  ｎ＋層（ソース領域）
１３、９３  ｐ＋層
１４、９４  ゲート酸化膜（ＳｉＯ２）
１５、９５  多結晶シリコン層（ゲート電極）
１６、９６  層間絶縁層
１７、９７  ゲート配線
１８、９８  ソース配線
１９、９９  ドレイン電極
３０、１３０  カーボンキャップ層（吸収層）
４０  非晶質層
１００  レーザー光（光）
１６１  ゲート開口
１６２  ソース開口
２００  トレンチ（溝）
【図２】
0005899730.tif 000002
【図３】
0005899730.tif 000003
【図４】
0005899730.tif 000004
【図５】
0005899730.tif 000005
【図１】
0005899730.tif 000006