(57)【特許請求の範囲】
【請求項１】
一方端が給電ポートに接続され、他方端がアンテナポートに接続された第１インダクタンス素子と、
前記第１インダクタンス素子に電磁界結合し、一方端がグランドに接続され、他方端が前記アンテナポートに接続されている第２インダクタンス素子と、
キャパシタンス素子、第３インダクタンス素子、および前記第１インダクタンス素子に対して直列または並列に接続され、第３インダクタンス素子と電磁界結合する第４インダクタンス素子を含み、前記第１インダクタンス素子に対してシャント接続された付加共振回路と、を備えた、インピーダンス変換素子。
【請求項２】
前記付加共振回路は、前記アンテナポートとグランドとの間に接続された、請求項１に記載のインピーダンス変換素子。
【請求項３】
前記付加共振回路は、前記給電ポートとグランドとの間に接続された、請求項１に記載のインピーダンス変換素子。
【請求項４】
前記第１インダクタンス素子、前記第２インダクタンス素子、前記第３インダクタンス素子、前記第４インダクタンス素子および前記キャパシタンス素子は、複数の絶縁層を積層してなる積層素体に一体化されている、請求項１〜３のいずれかに記載のインピーダンス変換素子。
【請求項５】
前記第１インダクタンス素子、前記第２インダクタンス素子、前記第３インダクタンス素子、前記第４インダクタンス素子および前記キャパシタンス素子のそれぞれは、前記絶縁層に形成された導体パターンで構成されている、請求項４に記載のインピーダンス変換素子。
【請求項６】
給電回路と、前記給電回路に接続されたインピーダンス変換素子と、前記インピーダンス変換素子に接続された放射素子とを有する通信端末装置であって、
前記インピーダンス変換素子は、
一方端が給電ポートに接続され、他方端がアンテナポートに接続された第１インダクタンス素子と、
前記第１インダクタンス素子に電磁界結合し、一方端がグランドに接続され、他方端が前記アンテナポートに接続されている第２インダクタンス素子と、
キャパシタンス素子、第３インダクタンス素子、および前記第１インダクタンス素子に対して直列または並列に接続され、第３インダクタンス素子と電磁界結合する第４インダクタンス素子を含み、前記第１インダクタンス素子に対してシャント接続された付加共振回路と、を備えた、通信端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス変換素子および通信端末装置に関し、特に、携帯電話端末などの通信端末装置に搭載されるインピーダンス変換素子、およびそれを備えた通信端末装置に関する。
【背景技術】
【０００２】
昨今の通信端末装置は、ＧＳＭ（登録商標）(Global System for mobile Communications）、ＤＣＳ(Digital CommunicationSystem)、ＰＣＳ(PersonalCommunication Services)等への対応（マルチバンド化）が進んでいる。そこで、通信端末装置に用いられるアンテナ装置には、ローバンド（８００ＭＨｚ帯）やハイバンド（２ＧＨｚ帯）の広い周波数帯をカバーすることが求められている。
【０００３】
広い周波数帯域をカバーし得るアンテナ装置としては、特許文献１や特許文献２に開示されているように、ＬＣ並列共振回路やＬＣ直列共振回路にて構成された整合回路を備えたものが一般的である。また、広い周波数帯域をカバーし得るアンテナ装置として、例えば特許文献３や特許文献４に開示されているようなチューナブルアンテナも知られている。
【０００４】
しかし、特許文献１や特許文献２に示されている整合回路は、アンテナ素子の形状やその周囲環境によって、整合回路の構成を変える必要があるため、その設計が煩雑になりやすい。また、特許文献３や特許文献４に示されているチューナブルアンテナは、可変容量素子を制御するための回路、すなわち周波数帯域を切り換えるためのスイッチング回路が必要であるため、回路構成が複雑化しやすく、且つ、スイッチング回路での損失や歪みが大きくなりやすい。
【０００５】
一方、特許文献５や特許文献６には、トランス結合を利用した周波数安定化回路（インピーダンス変換回路）が開示されている。この周波数安定化回路は、トランス結合を利用しているため、簡易な構成であるにもかかわらず、周囲環境による影響を受けにくく、広い周波数帯域にて損失が少なく利得の大きなアンテナ装置を実現することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３３６２５０号公報
【特許文献２】特開２００６−１７３６９７号公報
【特許文献３】特開２０００−１２４７２８号公報
【特許文献４】特開２００８−０３５０６５号公報
【特許文献５】特許第４７５２９７９号公報
【特許文献６】特許第４７６１００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年、ＬＴＥ（Long Term Evolution）対応の通信端末装置のように、さらに広い周波数帯域（例えば７００ＭＨｚ〜２．７ＧＨｚ）をカバーするアンテナ装置が求められており、特許文献５や特許文献６の周波数安定化回路では、これに十分に対応できないことがある。
【０００８】
従来の周波数安定化回路は、トランスのインピーダンス変換作用により、ＬＣ共振回路と比較して帯域幅を減少させることなくアンテナのマッチングをとることが可能であった。また、この周波数安定化回路は、トランス比でインピーダンス変換を行うものであるため、広帯域でのマッチングが可能であった。
【０００９】
しかし、アンテナ素子（Radiator）の共振周波数で給電回路をアンテナ素子にマッチングさせたときでもリターンロス特性（Ｓ１１特性）が所望帯域に満たない場合には、整合用の付加回路を設けてマッチングさせる必要がある。トランスはスミスチャート上でインピーダンス軌跡を左右にシフトする作用があるので、トランスによってインピーダンスマッチングは、リターンロスが生じる帯域が狭まらない効果があるのに対し、ＬＣ共振回路の付加によるマッチングでは、リターンロスの生じる帯域は狭いが、ある程度深くできる。そのため、例えばアンテナ素子サイズが小さすぎて、所望の周波数帯域で充分に大きなリターンロスが得られないようなアンテナ素子を用いる場合には、前記周波数安定化回路は従来の一般的なＬＣ共振回路を利用したアンテナマッチング回路に対して優位性をもつことが難しい。
【００１０】
また、結合度が大きい、すなわち大きな相互インダクタンスを有するトランスを構成することはできないので、トランスの前段や後段にＬＣ共振回路を単に付加しても、そのＬＣ共振回路を付加したことによるマッチング効果は殆ど得られない。
【００１１】
また、ＬＣ共振回路をインピーダンス変換回路の外部に単に付加すると、共振回路にエネルギーが蓄積されて、共振回路を構成する部品での損失は非常に大きくなり、これがマッチングロスの原因となる。
【００１２】
さらに、部品としてのインダクタとキャパシタとでＬＣ共振回路を構成する際、素子値定数のステップにより、とびとびの周波数にしか整合できず、所望の特性を得ることが難しい。また、部品の素子値のバラツキが大きい点も問題となる。
【００１３】
そこで、本発明は、従来のトランスによるインピーダンス変換回路の広帯域特性を活かし、且つアンテナのＱ値を引き出すようにした（アンテナのＱ値を低下させることなく）インピーダンス変換素子およびそれを備えた通信端末装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
（１）本発明のインピーダンス変換素子は、
一方端が給電ポートに接続され、他方端がアンテナポートに接続された第１インダクタンス素子と、
前記第１インダクタンス素子に電磁界結合し、一方端がグランドに接続され、他方端が前記アンテナポートに接続されている第２インダクタンス素子と、
キャパシタンス素子、第３インダクタンス素子、および前記第１インダクタンス素子に対して直列または並列に接続され、第３インダクタンス素子と電磁界結合する第４インダクタンス素子を含み、前記第１インダクタンス素子に対してシャント接続された付加共振回路と、を備えたことを特徴としている。
【００１５】
この構成によれば、第１インダクタ素子と第２インダクタ素子とで構成されるトランスにより広帯域でインピーダンス変換がなされ、且つ付加共振回路はトランスの一部として構成されるので、付加共振回路による適正なマッチングが可能となり、付加共振回路での損失も低減できる。また、トランスを構成する第１インダクタンス素子と第２インダクタンス素子との電磁界結合に対して、付加共振回路のインダクタを構成する第３インダクタンス素子と第４インダクタンス素子との電磁界結合を独立させることができるため、トランスとの結合度を抑えることができ、トランス本来の特性および付加共振回路本来の特性を維持できる。
【００１６】
（２）例えば、前記付加共振回路は前記アンテナポートとグランドとの間に接続される。
【００１７】
（３）また、例えば、前記付加共振回路は前記給電ポートとグランドとの間に接続される。
【００１８】
（４）前記第１インダクタンス素子、前記第２インダクタンス素子、前記第３インダクタンス素子、前記第４インダクタンス素子および前記キャパシタンス素子は、複数の絶縁層を積層してなる積層素体に一体化されていることが好ましい。
【００１９】
この構成により、トランス部分と共振回路とが一体化されて、回路素子を積層素体に作り込むことで、半端な素子定数等も用いて最適設計することができる。
【００２０】
（５）前記第１インダクタンス素子、前記第２インダクタンス素子、前記第３インダクタンス素子、前記第４インダクタンス素子および前記キャパシタンス素子のそれぞれは、前記絶縁層に形成された導体パターンで構成されていることが好ましい。
【００２１】
この構造により、積層素体中で電界結合、磁界結合を用いて共振系を構成することになり、また、電界結合、磁界結合を用いることでＱ値の高い共振系を作ることができる。したがって損失の少ない付加共振を構成できる。
【００２２】
（６）本発明の通信端末装置は、
給電回路と、前記給電回路に接続されたインピーダンス変換素子と、前記インピーダンス変換素子に接続された放射素子とを有する通信端末装置であって、
前記インピーダンス変換素子は、
一方端が給電ポートに接続され、他方端がアンテナポートに接続された第１インダクタンス素子と、
前記第１インダクタンス素子に電磁界結合し、一方端がグランドに接続され、他方端が前記アンテナポートに接続されている第２インダクタンス素子と、
キャパシタンス素子、第３インダクタンス素子、および前記第１インダクタンス素子に対して直列または並列に接続され、第３インダクタンス素子と電磁界結合する第４インダクタンス素子を含み、前記第１インダクタンス素子に対してシャント接続された付加共振回路と、を備えたことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、第１インダクタ素子と第２インダクタ素子とで構成されるトランスにより広帯域でインピーダンス変換がなされ、且つ付加共振回路はトランスの一部として構成されるので、付加共振回路による適正なマッチングが可能となり、付加共振回路での損失も低減できる。
【図面の簡単な説明】
【００２４】
【図１】図１は第１の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【図２】図２はインピーダンス変換素子１０の外観斜視図である。
【図３】図３はインピーダンス変換素子１０を構成する積層体の分解平面図である。
【図４】図４は各導体パターンに流れる電流の向きを示す図である。
【図５】図５（Ａ）は第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を構成する導体パターンの全体の構成を模式的に示す斜視図である。図５（Ｂ）は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２（Ｌ２ａ，Ｌ２ｂ）を構成する導体パターンの全体の構成を模式的に示す斜視図である。
【図６】図６は、図１に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図７】図７は第１の実施形態に係る通信端末装置の主要部の斜視図である。
【図８】図８（Ａ）はアンテナ素子４０の斜視図、図８（Ｂ）は通信端末装置内におけるアンテナ素子４０の配置構造を示す断面図である。
【図９】図９は第２の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【図１０】図１０は、図９に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図１１】図１１は第３の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【図１２】図１２は図１１に示したインピーダンス変換素子１０を構成する積層体の分解平面図である。
【図１３】図１３は各導体パターンに流れる電流の向きを示す図である。
【図１４】図１４（Ａ）は第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を構成する導体パターンの全体の構成を模式的に示す斜視図である。図１４（Ｂ）は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２（Ｌ２ａ，Ｌ２ｂ）を構成する導体パターンの全体の構成を模式的に示す斜視図である。
【図１５】図１５は、図１１に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図１６】図１６は第４の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【図１７】図１７は、図１６に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図１８】図１８は第５の実施形態のインピーダンス変換素子１０およびそれを備えた通信端末装置の主要部の回路図である。
【図１９】図１９は、図１８に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図２０】図２０は第６の実施形態のインピーダンス変換素子におけるトランス部の回路図である。
【図２１】図２１は比較例としてのインピーダンス変換回路１０Ａを含む回路図である。
【図２２】図２２は、図２１に示した給電回路２０からインピーダンス変換回路１０Ａの給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【図２３】図２３は比較例としてのインピーダンス変換回路１０Ａを含む回路図である。
【図２４】図２４は、図２３に示した給電回路２０からインピーダンス変換回路１０Ａの給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【発明を実施するための形態】
【００２５】
《第１の実施形態》
図１は第１の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【００２６】
図１において、インピーダンス変換素子１０の給電ポートＰ１に給電回路２０が接続されている。アンテナポートＰ２には整合回路３０を介してアンテナ素子４０が接続されている。
【００２７】
インピーダンス変換素子１０はトランス部１１および付加共振回路１２を備えている。トランス部１１は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２で構成されている。第１インダクタンス素子Ｌ１は、その第１端ｅ１が給電ポートＰ１に接続され、第２端ｅ２がアンテナポートＰ２に接続されている。第２インダクタンス素子Ｌ２は、その第１端ｅ１がグランドに接続されていて、第２端ｅ２がアンテナポートＰ２に接続されている。第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは互いの結合を強め合う方向に電磁界結合する。
【００２８】
付加共振回路１２は第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１を含む。第４インダクタンス素子Ｌ４は第１インダクタンス素子Ｌ１に対して並列に接続されている。付加共振回路１２の第３インダクタンス素子Ｌ３とキャパシタ素子Ｃ１との直列回路は第１インダクタンス素子Ｌ１に対してシャント接続されている。この図１に示す例では、第３インダクタンス素子Ｌ３とキャパシタンス素子Ｃ１との直列回路の一端がグランドに接続されていて、他端がアンテナポートＰ２に接続されている。すなわち、第４インダクタンス素子Ｌ４が給電ポートＰ１とアンテナポートＰ２との間にシリーズに接続されている。このインピーダンス変換素子１０は、付加共振回路１２が給電回路側に接続されていて、トランス部１１がアンテナ側に接続されているものと見なせる。すなわち、給電回路２０側から視ると、共振回路が付加された後にトランス部１１でインピーダンス変換される構造である。
【００２９】
この構成によれば、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とで構成されるトランス部１１により、広帯域でインピーダンス変換がなされ、且つ付加共振回路１２はトランスの一部として構成されるので、付加共振回路による適正なマッチングが可能となり、付加共振回路での損失も低減できる。
【００３０】
また、第１インダクタンス素子Ｌ１に対して並列に第４インダクタンス素子Ｌ４が接続されている。そして、第３インダクタンス素子Ｌ３と第４インダクタンス素子Ｌ４とは互いの結合を強め合う方向に電磁界結合する。第３インダクタンス素子Ｌ３はトランス部１１の第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２とは電磁気的には結合しない。
【００３１】
各素子の値は例えば次のとおりである。
Ｌ１：1.5nH
Ｌ２：6.3nH
Ｌ３：20.0nH
Ｌ４：11.7nH
Ｃ１：0.51pF
ｋ１：0.60
ｋ２：0.21
この構成により、付加共振回路１２の第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４がトランス部１１の第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２と結合することがなく、トランス本来の特性および共振回路本来の特性を維持できる。
【００３２】
図１において、整合回路３０はインダクタＬ１１とキャパシタＣ１１との並列回路およびそれに対して直列接続されたインダクタＬ１２で構成されている。図１に示す高周波回路を備える通信端末装置はローバンド（例えば９００ＭＨｚ帯）とハイバンド（例えば１．８ＧＨｚ帯）のデュアルバンドに対応している。ローバンドの信号はインダクタＬ１１を通過し、ハイバンドの信号はキャパシタＣ１１を通過する。この整合回路３０をアンテナ素子４０の直下に接続することにより、アンテナ素子４０はローバンドとハイバンドのそれぞれで整合する。
【００３３】
図２は前記インピーダンス変換素子１０の外観斜視図である。図１に示した第１インダクタンス素子Ｌ１、第２インダクタンス素子Ｌ２、第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１は、複数の絶縁層を積層してなる積層素体に一体化されている。このインピーダンス変換素子１０の下面には給電ポートＰ１、アンテナポートＰ２に相当する端子および４つのグランド端子が設けられている。
【００３４】
図３はインピーダンス変換素子１０を構成する積層体の分解平面図である。各層は非磁性誘電体シート、BaO−Al2O3−SiO2（BAS）を主成分とした低温焼結セラミックである。各基材層に導体パターンが形成されている。図３において基材層（１）は最下層、基材層（１５）は最上層である。基材層（１）〜（１５）については各層の下面に形成されている導体パターンを示している。最下層の基材層（１）については積層体として構成された後に形成された外部電極のパターンを示している。
【００３５】
図３において、基材層（２）にグランド導体ＧＮＤが形成されている。基材層（８）、（９）には第１インダクタンス素子Ｌ１の導体パターンが形成されている。基材層（４）〜（７），（９），（１０）には第２インダクタンス素子Ｌ２の導体パターンＬ２ａ，Ｌ２ｂが形成されている。基材層（５）〜（１０）には第３インダクタンス素子Ｌ３の導体パターンが形成されている。基材層（１３），（１４）には第４インダクタンス素子Ｌ４の導体パターンが形成されている。また、積層体の下面には給電ポートＰ１、アンテナポートＰ２に相当する端子および４つのグランド端子Ｇが設けられている。
【００３６】
図４は前記各導体パターンに流れる電流の向きを示す図である。この図４はアンテナポートＰ２側から電流が流れるとした場合の電流の方向を矢印で示す図である。
【００３７】
図５（Ａ）は第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を構成する導体パターンの全体の構成を模式的に示す図である。また、図５（Ｂ）は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２（Ｌ２ａ，Ｌ２ｂ）を構成する導体パターンの全体の構成を模式的に示す図である。
【００３８】
このように、第２インダクタンス素子Ｌ２を構成する導体パターンＬ２ａとＬ２ｂとで第１インダクタンス素子Ｌ１が同軸上で挟まれるように配置されているので、第１インダクタンス素子Ｌ１を通る磁束の殆どは第２インダクタンス素子Ｌ２を通ることになり、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは高い結合度で結合する。また、第３インダクタンス素子Ｌ３と第４インダクタンス素子Ｌ４は平面視で「８の字」形状の導体パターンが重なった構造であるので、第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を通過する磁束が閉ループを形成し、第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４は高い結合度で結合する。
【００３９】
図３、図４に示したように、第１インダクタンス素子Ｌ１の線長は短く且つ導体パターンの線幅は広いので、第１インダクタンス素子Ｌ１による導体損失は小さく、低損失化が図れる。
【００４０】
図４の（８）（９）層から明らかなように、第１インダクタンス素子Ｌ１の導体パターンの巻回軸と第３インダクタンス素子Ｌ３の導体パターンの巻回軸とは重なっていない。また、図５（Ａ）、図５（Ｂ）に示したように、インダクタンス素子Ｌ３，Ｌ４を通る磁束と、インダクタンス素子Ｌ１，Ｌ２を通る磁束とは独立している。より詳細には、インダクタンス素子Ｌ１，Ｌ２を通る磁束がインダクタンス素子Ｌ３，Ｌ４に対してそれぞれ鎖交しても、両者の結合は相殺される。したがって、インダクタンス素子Ｌ３，Ｌ４とインダクタンス素子Ｌ１，Ｌ２とは殆ど結合しない。
【００４１】
この第１の実施形態のように、インダクタンス素子Ｌ１，Ｌ２，Ｌ３，Ｌ４およびキャパシタンス素子Ｃ１を積層素体内に導体パターンで構成することで、各インダクタンス素子およびキャパシタンス素子の素子値を任意に定めることができ、素子値のばらつきも抑制できるので、最適設計することができる。
【００４２】
図６は、図１に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。図６において、ローバンド（９００ＭＨｚ帯）とハイバンド（１．８ＧＨｚ帯）でリターンロスが生じているのは、図１に示した整合回路３０による作用である。
【００４３】
ここで、第１の実施形態に対する比較例を示す。図２１は比較例としてのインピーダンス変換回路１０Ａを含む回路図である。インピーダンス変換回路１０Ａは、独立したトランス１１Ａと付加共振回路１２とで構成されている。トランス１１Ａは第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２で構成されている。第１インダクタンス素子Ｌ１は、その第１端ｅ１が給電ポートＰ１に接続され、第２端ｅ２がグランドに接続されている。第２インダクタンス素子Ｌ２は、その第１端ｅ１がアンテナポートＰ２に接続されていて、第２端ｅ２がグランドに接続されている。第２インダクタンス素子Ｌ２は第１インダクタンス素子Ｌ１と電磁界結合する。
【００４４】
付加共振回路１２は第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１を含む。第４インダクタンス素子Ｌ４は第１インダクタンス素子Ｌ１に対して並列に接続されている。付加共振回路１２は第１インダクタンス素子Ｌ１に対してシャント接続されている。
【００４５】
図２２は、図２１に示した給電回路２０からインピーダンス変換回路１０Ａの給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【００４６】
図６と図２２とを対比すれば明らかなように、第１の実施形態によれば、ハイバンドにおけるＳ１１（リターンロス）は広くなっている。これは、図１に示した付加共振回路１２の共振周波数が約１．９ＧＨｚにあって、この付加共振回路によりハイバンドで整合する帯域が広くなったことに起因している。
【００４７】
一方、図２２に示す比較例の特性では、ハイバンドでのリターンロス特性が広くなっていない。これは、トランス１１Ａのインダクタンス素子Ｌ１，Ｌ２のインダクタンスが小さく、相互インダクタンスも小さいので、アンテナポートからインピーダンス変換回路１０Ａ側を視たとき、殆どショートのように見えて、付加共振回路１２を付加したことによる効果がでていないためである。
【００４８】
本発明によれば、付加共振回路によるインピーダンスの調整（スミスチャート上の回転）とトランス部によるインピーダンスの調整（スミスチャート上の横移動）との組み合わせにより最短でインピーダンスマッチングを行うことができる。そのため、必要なリアクタンス素子の数が少なくて済み、低損失化（Ｑ値の向上）が図れる。
【００４９】
なお、第１インダクタンス素子Ｌ１は、給電ポートＰ１とアンテナポートＰ２間に直列に入るので、低損失化の点で、Ｌ１のインダクタンス値（導体パターン長）はなるべく小さくすることが好ましい。
【００５０】
図７は第１の実施形態に係る通信端末装置の主要部の斜視図である。プリント配線板５０にはグランド導体５１が形成されている。プリント配線板５０は通信端末装置の筐体内に収納される。プリント配線板５０のグランド導体非形成部にはアンテナ素子４０が配置されている。このグランド導体非形成部は筐体の手元部（使用者が把持する部分）に対応する。アンテナ素子４０は、その放射部４１がプリント配線板５０に対して垂直に立つように搭載されている。
【００５１】
プリント配線板５０には給電回路２０、インピーダンス変換素子１０、整合回路３０が設けられている。アンテナ素子４０の引き出し部４２は整合回路３０から延びる給電パターン５２に接続されている。
【００５２】
図８（Ａ）はアンテナ素子４０の斜視図、図８（Ｂ）は通信端末装置内におけるアンテナ素子４０の配置構造を示す断面図である。図８（Ｂ）に示すように、プリント配線板５０の下面（通信端末装置の使用状態では上面側）および、これに対向する筐体６０のキーパッド６１の位置にキー接点５３がそれぞれ形成されている。アンテナ素子４０の引き出し部４２はキーパッドの操作やそれに近接する指の影響を受けないように、キー接点の位置からなるべく離れるように、プリント配線板５０の表面から離れた空間を通っている。
【００５３】
アンテナ素子４０は、放射部４１の長手方向の両端が開放端となっていて、放射部４１の中央から引き出し部４２が引き出されている。放射部４１は開放端より内側の固定部４４，４５でプリント配線板５０に固定される。引き出し部４２の固定部４３は給電パターン５２に接続される。
【００５４】
アンテナ素子４０は中央給電される単純な線状アンテナとして作用するが、長手方向の寸法はハイバンドにおける１／２波長に満たない小型のアンテナ素子である。このような単純で且つ小型のアンテナ素子であっても、デュアルバンドで整合するアンテナ装置が構成できる。
【００５５】
《第２の実施形態》
図９は第２の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【００５６】
図９において、インピーダンス変換素子１０の給電ポートＰ１に給電回路２０が接続されている。アンテナポートＰ２には整合回路３０を介してアンテナ素子４０が接続されている。
【００５７】
インピーダンス変換素子１０はトランス部１１および付加共振回路１２を備えている。トランス部１１は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２で構成されている。第１インダクタンス素子Ｌ１は、その第１端ｅ１が給電ポートＰ１に接続され、第２端ｅ２がアンテナポートに接続されている。第２インダクタンス素子Ｌ２は、その第１端ｅ１がグランドに接続されていて、第２端ｅ２がアンテナポートＰ２に接続されている。第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは互いの結合を強め合う方向に電磁界結合する。
【００５８】
付加共振回路１２は第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１を含む。第４インダクタンス素子Ｌ４は第２インダクタンス素子Ｌ２に対して並列で、第１インダクタンス素子Ｌ１に対して直列に接続されている。第３インダクタンス素子Ｌ３と第４インダクタンス素子Ｌ４とは互いの結合を強め合う方向に電磁界結合する。付加共振回路１２は第１インダクタンス素子Ｌ１の第２端ｅ２に対してシャント接続されている。この図９に示す例では、第３インダクタンス素子Ｌ３とキャパシタンス素子Ｃ１との直列回路の一端がグランドに接続されていて、他端がアンテナポートＰ２に接続されている。
【００５９】
第１の実施形態で第１に示した例では、第４インダクタンス素子Ｌ４が給電ポートＰ１とアンテナポートＰ２との間にシリーズに接続されていたが、この図９に示す例では、第４インダクタンス素子Ｌ４がアンテナポートＰ２に対してシャントに接続されている。
【００６０】
図９に示すインピーダンス変換素子１０は、付加共振回路１２がアンテナ側に接続されていて、トランス部１１が給電回路２０側に接続されているものと見なせる。すなわち、給電回路２０側から視ると、トランス部１１でインピーダンス変換された後に共振回路が付加される構造である。
【００６１】
なお、図９のように、アンテナポートＰ２に接続される第２インダクタンス素子Ｌ２に第４インダクタンス素子Ｌ４を並列接続する構成では、アンテナポートＰ２とグランドとの間のインダクタンスが小さくなりすぎないようにするために、Ｌ２，Ｌ４の巻回数を多くする必要がある。
【００６２】
図１０は、図９に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。図１０において、ローバンド（９００ＭＨｚ帯）とハイバンド（１．８ＧＨｚ帯）でリターンロスが生じているのは、図９に示した整合回路３０による作用である。
【００６３】
ここで、第２の実施形態に対する比較例を示す。図２３は比較例としてのインピーダンス変換回路１０Ａを含む回路図である。インピーダンス変換回路１０Ａは、独立したトランス１１Ａと付加共振回路１２とで構成されている。この比較例では、トランス１１Ａの二次側に付加共振回路１２が接続されている。その他は第１の実施形態の比較として示した図２１の構成と同じである。
【００６４】
図２４は、図２３に示した給電回路２０からインピーダンス変換回路１０Ａの給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。
【００６５】
図１０と図２４とを対比すれば明らかなように、第２の実施形態によれば、ハイバンドにおけるＳ１１（リターンロス）は広くなっている。これは、図９に示した付加共振回路１２の共振周波数が約１．９ＧＨｚにあって、この付加共振回路によりハイバンドで整合する帯域が広くなったことに起因している。
【００６６】
一方、図２４に示す比較例の特性では、ハイバンドでのリターンロス特性が広くなっていない。これは、トランス結合の相互インダクタンスＭ（M=k√(L1・L2)（但し、kは結合係数、L1は第１インダクタンス素子の自己インダクタンス、L2は第２インダクタンス素子の自己インダクタンス））が小さすぎるためである。
【００６７】
《第３の実施形態》
図１１は第３の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【００６８】
図１１において、インピーダンス変換素子１０の給電ポートＰ１に給電回路２０が接続されている。アンテナポートＰ２には整合回路３０を介してアンテナ素子４０が接続されている。
【００６９】
インピーダンス変換素子１０はトランス部１１および付加共振回路１２を備えている。トランス部１１は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２で構成されている。第１インダクタンス素子Ｌ１は、その第１端ｅ１がアンテナポートＰ２に接続され、第２端ｅ２が給電ポートＰ１に接続されている。第２インダクタンス素子Ｌ２は、その第１端ｅ１がグランドに接続されていて、第２端ｅ２が給電ポートＰ１に接続されている。第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは電磁界結合する。
【００７０】
付加共振回路１２は第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１を含む。第４インダクタンス素子Ｌ４は第１インダクタンス素子Ｌ１に対して並列に接続されている。付加共振回路１２の第３インダクタンス素子Ｌ３とキャパシタ素子Ｃ１との直列回路は第１インダクタンス素子Ｌ１に対してシャント接続されている。
【００７１】
この図１１に示したインピーダンス変換素子１０は、第１の実施形態で図１に示した回路において給電ポートＰ１とアンテナポートＰ２を交換した回路に相当する。但し、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは互いの結合を弱め合う方向に電磁界結合する。
【００７２】
図１２は図１１に示したインピーダンス変換素子１０を構成する積層体の分解平面図である。図１３は前記各導体パターンに流れる電流の向きを示す図である。図１４（Ａ）は第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を構成する導体パターンの全体の構成を模式的に示す図である。また、図１４（Ｂ）は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２（Ｌ２ａ，Ｌ２ｂ）を構成する導体パターンの全体の構成を模式的に示す図である。
【００７３】
このように、第２インダクタンス素子Ｌ２を構成するコイルＬ２ａとＬ２ｂとで第１インダクタンス素子Ｌ１が同軸上で挟まれるように配置されているので、第１インダクタンス素子Ｌ１を通る磁束の殆どは第２インダクタンス素子Ｌ２を通ることになり、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは高い結合度で結合する。また、第３インダクタンス素子Ｌ３と第４インダクタンス素子Ｌ４は平面視で「８の字」形状の導体パターンが重なった構造であるので、第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４を通過する磁束が閉ループを形成し、第３インダクタンス素子Ｌ３および第４インダクタンス素子Ｌ４は高い結合度で結合する。
【００７４】
図１３の（８）層から明らかなように、第１インダクタンス素子Ｌ１の導体パターンの巻回軸と第３インダクタンス素子Ｌ３の導体パターンの巻回軸とは重なっていない。また、図１４（Ａ）、図１４（Ｂ）に示したように、インダクタンス素子Ｌ３，Ｌ４を通る磁束のループはインダクタンス素子Ｌ１，Ｌ２を通る磁束とは鎖交しない。そのため、インダクタンス素子Ｌ３，Ｌ４はインダクタンス素子Ｌ１，Ｌ２とは殆ど結合しない。
【００７５】
図１５は、図１１に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。この図から明らかなように、ハイバンドにおけるＳ１１（リターンロス）が広く確保できている。
【００７６】
《第４の実施形態》
図１６は第４の実施形態のインピーダンス変換素子およびそれを備えた通信端末装置の主要部の回路図である。
【００７７】
図１６において、インピーダンス変換素子１０の給電ポートＰ１に給電回路２０が接続されている。アンテナポートＰ２には整合回路３０を介してアンテナ素子４０が接続されている。
【００７８】
インピーダンス変換素子１０はトランス部１１および付加共振回路１２を備えている。トランス部１１は第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２で構成されている。第１インダクタンス素子Ｌ１は、その第１端ｅ１がアンテナポートＰ２に接続され、第２端ｅ２が給電ポートＰ１に接続されている。第２インダクタンス素子Ｌ２は、その第１端ｅ１がグランドに接続されていて、第２端ｅ２が給電ポートＰ１に接続されている。第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは電磁界結合する。
【００７９】
付加共振回路１２は第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１を含む。第４インダクタンス素子Ｌ４は第２インダクタンス素子Ｌ２に対して並列で、第１インダクタンス素子Ｌ１に対して直列に接続されている。付加共振回路１２は第１インダクタンス素子Ｌ１に対してシャント接続されている。
【００８０】
この図１６に示したインピーダンス変換素子１０は、第２の実施形態で図９に示した回路において給電ポートＰ１とアンテナポートＰ２を交換した回路に相当する。但し、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは互いの結合を弱め合う方向に電磁界結合する。
【００８１】
図１７は、図１６に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。この図から明らかなように、ハイバンドにおけるＳ１１（リターンロス）が広く確保できている。
【００８２】
《第５の実施形態》
図１８は第５の実施形態のインピーダンス変換素子１０およびそれを備えた通信端末装置の主要部の回路図である。このインピーダンス変換素子１０は、二つの付加共振回路１２Ａ，１２Ｂを備えている。付加共振回路１２Ａは第３インダクタンス素子Ｌ３、第４インダクタンス素子Ｌ４およびキャパシタンス素子Ｃ１で構成されている。同様に、付加共振回路１２Ｂは第３インダクタンス素子Ｌ５、第４インダクタンス素子Ｌ６およびキャパシタンス素子Ｃ２で構成されている。その他の構成は第１の実施形態で示したとおりである。
【００８３】
図１９は、図１８に示した給電回路２０からインピーダンス変換素子１０の給電ポートＰ１側を視た、ＳパラメータのＳ１１およびＳ２１の周波数特性図である。前記付加共振回路１２Ａの共振周波数はローバンド（０．９ＧＨｚ帯）にあって、図１９において“Ａ”で示すように、ローバンドのリターンロス特性が広くなっている。また、付加共振回路１２Ｂの共振周波数はハイバンド（１．９ＧＨｚ帯）にあって、図１９において“Ｂ”で示すように、ハイバンドのリターンロス特性が広くなっている。
【００８４】
このようにして、トランス部１１に接続されたインダクタンス素子（Ｌ４，Ｌ６）を複数の付加共振回路に含むことにより、複数の所望の帯域でマッチングさせることができる。
【００８５】
図１８に示した例では、トランス部１１に接続されたインダクタンス素子（Ｌ４，Ｌ６）がアンテナポートＰ２にシャントに接続された例を示したが、トランス部１１に接続されたインダクタンス素子が給電ポートＰ１とアンテナポートＰ２との間にシリーズに接続された構成を採ることもできる。また、図１８に示した例では、給電回路２０側から視ると、共振回路が付加された後にトランス部でインピーダンス変換される構造であるが、給電回路２０側から視て、トランス部でインピーダンス変換された後に共振回路が付加された構造にも同様に適用できる。
【００８６】
《第６の実施形態》
図２０は第６の実施形態のインピーダンス変換素子におけるトランス部の回路図である。この図においては磁界結合と電界結合の様子を示す各種矢印も書き入れている。
【００８７】
図２０に示すように、給電ポートＰ１から図中矢印ａ方向に電流が供給されたとき、導体パターンＬ１ａに図中矢印ｂ方向に電流が流れるとともに、導体パターンＬ１ｂには図中矢印ｃ方向に電流が流れる。そして、これらの電流により、図中矢印Ａで示される磁束（閉磁路を通る磁束）が形成される。
【００８８】
導体パターンＬ１ａと導体パターンＬ２ａとは互いに巻回軸および導体パターンが重なるように配置されているので、導体パターンＬ１ａに電流ｂが流れて生じる磁界が導体パターンＬ２ａに結合して、導体パターンＬ２ａに誘導電流ｄが逆方向に流れる。同様に、導体パターンＬ１ｂと導体パターンＬ２ｂとは互いに巻回軸および導体パターンが重なるように配置されているので、導体パターンＬ１ｂに電流ｃが流れて生じる磁界が導体パターンＬ２ｂに結合して、導体パターンＬ２ｂに誘導電流ｅが逆方向に流れる。そして、これらの電流により、図中矢印Ｂで示されるように、閉磁路を通る磁束が形成される。
【００８９】
導体パターンＬ１ａ，Ｌ１ｂによる第１インダクタンス素子Ｌ１に生じる磁束Ａの閉磁路と、導体パターンＬ２ａ，Ｌ２ｂによる第２インダクタンス素子Ｌ２に生じる磁束Ｂの閉磁路とは独立しているので、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２との間には等価的な磁気障壁ＭＷが生じることになる。
【００９０】
また、導体パターンＬ１ａと導体パターンＬ２ａとは電界によっても結合されている。同様に、導体パターンＬ１ｂと導体パターンＬ２ｂとは電界によっても結合されている。したがって、導体パターンＬ１ａおよび導体パターンＬ１ｂに交流信号が流れるとき、導体パターンＬ２ａおよび導体パターンＬ２ｂには電界結合により電流が励起される。図２０中のキャパシタＣａ，Ｃｂは前記電界結合のための結合容量を表象的に表した記号である。
【００９１】
第１インダクタンス素子Ｌ１に交流電流が流れるとき、前記磁界を介した結合により第２インダクタンス素子Ｌ２に流れる電流の向きと、前記電界を介した結合により第２インダクタンス素子Ｌ２に流れる電流の向きとは同じである。したがって、第１インダクタンス素子Ｌ１と第２インダクタンス素子Ｌ２とは磁界と電界の両方で強く結合することになる。
【００９２】
このように、第１インダクタンス素子Ｌ１に交流電流が流れるとき、磁界を介した結合により第２インダクタンス素子Ｌ２に流れる電流の向きと、電界を介した結合により第２インダクタンス素子Ｌ２に流れる電流の向きとが同じになるようトランス部１１が構成されていてもよい。この構成により、結合係数の非常に大きなトランスとして作用させることができる。
【００９３】
また、第２インダクタンス素子Ｌ２を、上下に分割した第１インダクタンス素子Ｌ１で挟み込む３層構造にしてもよい。同様に、第１インダクタンス素子Ｌ１を、上下に分割した第２インダクタンス素子Ｌ２で挟み込む３層構造にしてもよい。
【００９４】
また、第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２の層構造が異なっていてもよい。
【００９５】
なお、以上に示した各実施形態では、低温焼結セラミック（ＢＡＳ）の積層体に構成した例を示したが、積層素体の各絶縁層の全体または一部が磁性体層であってもよい。
【００９６】
また、必要に応じてインダクタンス素子Ｌ１，Ｌ２，Ｌ３，Ｌ４およびキャパシタンス素子Ｃ１のいずれかは実装部品で構成されていて、積層素体に搭載されていてもよい。
【符号の説明】
【００９７】
Ｃ１，Ｃ２…キャパシタンス素子
ｅ１…第１端
ｅ２…第２端
Ｇ…グランド端子
ＧＮＤ…グランド導体
Ｌ１…第１インダクタンス素子
Ｌ２…第２インダクタンス素子
Ｌ３，Ｌ５…第３インダクタンス素子
Ｌ４，Ｌ６…第４インダクタンス素子
Ｌ１ａ，Ｌ１ｂ…導体パターン
Ｌ２ａ，Ｌ２ｂ…導体パターン
Ｐ１…給電ポート
Ｐ２…アンテナポート
１０…インピーダンス変換素子
１０Ａ…インピーダンス変換回路
１１…トランス部
１１Ａ…トランス
１２…付加共振回路
１２Ａ，１２Ｂ…付加共振回路
２０…給電回路
３０…整合回路
４０…アンテナ素子
４１…放射部
４３，４４，４５…固定部
５０…プリント配線板
５１…グランド導体
５２…給電パターン
５３…キー接点
６０…筐体
６１…キーパッド
【図１】
0005838846.tif 000002
【図２】
0005838846.tif 000003
【図３】
0005838846.tif 000004
【図４】
0005838846.tif 000005
【図５】
0005838846.tif 000006
【図６】
0005838846.tif 000007
【図７】
0005838846.tif 000008
【図８】
0005838846.tif 000009
【図９】
0005838846.tif 000010
【図１０】
0005838846.tif 000011
【図１１】
0005838846.tif 000012
【図１２】
0005838846.tif 000013
【図１３】
0005838846.tif 000014
【図１４】
0005838846.tif 000015
【図１５】
0005838846.tif 000016
【図１６】
0005838846.tif 000017
【図１７】
0005838846.tif 000018
【図１８】
0005838846.tif 000019
【図１９】
0005838846.tif 000020
【図２０】
0005838846.tif 000021
【図２１】
0005838846.tif 000022
【図２２】
0005838846.tif 000023
【図２３】
0005838846.tif 000024
【図２４】
0005838846.tif 000025