(57)【特許請求の範囲】
【請求項１】
半導体基板の主面に、該半導体基板に構成された素子と電気的に接続される下地電極を形成する下地電極形成工程と、
前記下地電極を覆う保護膜を形成するとともに、該保護膜に前記下地電極を露出させる開口部を形成する保護膜形成工程と、
前記保護膜及び前記開口部から臨む下地電極の表面を覆うように第１金属膜を形成する第１金属膜形成工程と、
前記第１金属膜が形成された半導体基板を、前記主面と反対の裏面を搭載面として、吸着ステージに吸着固定した状態で、前記吸着ステージと平行に設定された基準面上に位置する前記保護膜の部分及び前記第１金属膜の部分を、切削又は研削により除去して、前記第１金属膜をパターニングするパターニング工程と、
前記パターニング工程後、前記裏面から半導体基板を研削し、前記半導体基板の厚さを所定厚さまで薄くする裏面研削工程と、を備え、
前記下地電極に接触して配置される外部接続用の金属電極を形成する工程として、前記第１金属膜形成工程及び前記パターニング工程を含むとともに、さらに、前記第１金属膜を構成する金属よりもはんだに対する濡れ性が良好な貴金属からなる第２金属膜を、前記開口部から臨む下地電極の表面を覆う第１金属膜の部分に形成する第２金属膜形成工程を含み、
前記裏面研削工程では、厚さを薄くした前記半導体基板の裏面に、前記貴金属による前記半導体基板の汚染を抑制するための裏面バリア層を含んで裏面電極を形成し、
前記第２金属膜形成工程は、前記裏面研削工程後に、前記開口部から臨む下地電極の表面を覆う第１金属膜の部分に対応して開口部を有するマスクを用いたスパッタにより行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１金属膜は、その表面に、不動態を形成できる金属又は該金属を含む合金からなる金属層を有し、
前記パターニング工程後であって前記裏面研削工程の前に、前記第１金属膜の表面に、不動態膜として前記不動態を形成できる金属の酸化膜を形成する不動態膜形成工程を備え、
前記第２金属膜形成工程では、前記不動態膜を除去し、その後に前記第２金属膜を前記第１金属膜上に成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１金属膜は、その表面に、前記金属層としてＮｉ又はＮｉ合金層を有し、Ｎｉ又はＮｉ合金層の単層構造、又は、Ｎｉ又はＮｉ合金層と前記下地電極との間に表面バリア層を有する２層構造をなすことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記裏面研削工程後、前記半導体基板をチップ単位にダイシングするダイシング工程を備えることを特徴とする請求項１〜３いずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、下地電極上に形成された外部接続用の金属電極を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体基板に構成される素子として、半導体基板の厚さ方向に電流が流れる縦型素子、換言すれば、電流の流れる一対の電極が半導体基板の主面と該主面の裏面に分けて配置された両面電極素子、を備える半導体装置が知られている。このような半導体装置では、半導体基板を裏面から研削し、所定の厚さまで薄くすることで、縦型素子の低オン抵抗化を図るのが一般的である。
【０００３】
一方、特許文献１に記載のように、パターニングにホトリソグラフィー工程を用いずに、外部接続用の金属電極を形成する技術が示されている。特許文献１では、半導体基板の主面上に下地電極を形成し、下地電極の上に保護膜を形成し、保護膜に開口部を形成するとともに、開口部から臨む下地電極の表面上に、金属電極を形成してなる半導体装置において、切削又は研削加工により、保護膜上の金属膜の部分を、保護膜の一部とともに除去することで、金属電極を形成している。
【０００４】
ところが、半導体基板の裏面研削後に、切削又は研削加工を用いて金属電極を形成すると、以下の問題が生じる。この問題を、図７及び図８を用いて説明する。なお、図７及び図８では、後述の［発明を実施するための形態］中で示す構成要素と同一乃至関連する要素について、同一の符号を付与している。
【０００５】
先ず図７（ａ）に示すように、半導体基板１２の主面１２ａ上に、例えばアルミニウム系材料を用いて下地電極１４を形成する。次いで、下地電極１４を覆うように主面１２ａ全面に、例えばポリイミドからなる保護膜１６を形成するとともに、保護膜１６における金属電極の形成位置に開口部１６ａを形成する。これにより、下地電極１４が開口部１６ａの底をなす。
【０００６】
このように下地電極１４及び保護膜１６を形成した後、半導体基板１２を裏面１２ｂから研削する裏面研削を行う。裏面研削は、半導体基板１２の主面１２ａ側に、保護テープ３２を貼り付けた状態で行う。保護テープ３２は、平板状のベース樹脂層３２ａと該ベース樹脂層３２ａの一面に設けられた糊層３２ｂを有する。この裏面研削では、砥石３８により半導体基板１２を削るときの圧力で、半導体基板１２の主面１２ａ側の凹凸のうち、凹部が保護テープ３２の糊層３２ｂに食い込み、主面凹凸が半導体基板１２の裏面１２ｂに転写される。具体的には、半導体基板１２の主面１２ａ側が平坦となるように、保護膜１６の上面１６ｂに対して凹んだ位置にある、例えば開口部１６ａ内に位置する下地電極１４の部分が、図７（ｃ）に示すように、糊層３２ｂに食い込む。したがって、裏面研削後において、半導体基板１２の厚さは場所によって異なり、図７（ｄ）に示すように、保護テープ３２を剥がした状態で、主面１２ａ側において、半導体基板１２の主面１２ａからの高さが高い部分ほど、半導体基板１２の厚さが薄く、高さの低い部分ほど、厚さが厚くなる。なお、図７（ｃ）に示す符号Ｐ２は、研削の基準面である。
【０００７】
そして、裏面研削後に、金属電極１８を形成する。先ず図８（ａ）に示すように、開口部１６ａから臨む下地電極１４及び保護膜１６を覆うように、半導体基板１２の主面１２ａ上に金属膜４０を形成する。次いで、開口部１６ａ内に金属電極１８が形成されるように、金属膜４０を切削又は研削加工によりパターニングする。このパターニングでは、保護膜１６上の金属膜４０の部分を、保護膜１６の一部（上部）とともに除去する。このとき、図８（ｂ）に示すように、裏面１２ｂを搭載面として半導体基板１２を吸着ステージ３０に吸着固定すると、裏面１２ｂが吸着ステージ３０に沿って平坦となる反面、裏面１２ｂの凹凸が主面１２ａ側に転写される。このため、金属膜４０をパターニングするための基準面Ｐ１を、保護膜１６上の金属膜４０の部分を除去しつつ開口部１６ａ内に金属膜４０を残すように設定するのが困難である。換言すれば、切削又は研削の切り込み量の余裕がなくなる。なお、図８（ｃ）では、バイト２８を用い、基準面Ｐ１にて切削加工する例を示している。開口部１６ａ内において、その殆どで下地電極１４が露出し、下地電極１４の周囲に、金属膜４０をパターニングしてなる金属電極１８が僅かに存在している。
【０００８】
これに対し、特許文献２では、裏面研削工程で、半導体基板主面の凹凸が裏面に転写されるのを抑制するため、半導体基板の主面上に、フォトレジスト、ポリイミド、若しくはシリコンゴムからなる層間膜を形成し、該層間膜上に保護テープを形成するようにしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１８６３０４号公報
【特許文献２】特開平５−１０９６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の方法を用いると、半導体基板の主面凹凸の転写を防ぐために、例えばフォトレジストを形成し、裏面研削工程後にフォトレジストを除去しなければならない。このように、半導体装置として不要な部材を半導体基板上に形成するとともに、後に除去しなければならず、コストが増大してしまう。
【００１１】
本発明は上記問題点に鑑み、切削又は研削加工を用いつつ、低コストで金属電極を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１に記載の半導体装置の製造方法は、
半導体基板の主面に、該半導体基板に構成された素子と電気的に接続される下地電極を形成する下地電極形成工程と、
下地電極を覆う保護膜を形成するとともに、該保護膜に下地電極を露出させる開口部を形成する保護膜形成工程と、
保護膜及び開口部から臨む下地電極の表面を覆うように第１金属膜を形成する第１金属膜形成工程と、
第１金属膜が形成された半導体基板を、主面と反対の裏面を搭載面として、吸着ステージに吸着固定した状態で、吸着ステージと平行に設定された基準面上に位置する保護膜の部分及び第１金属膜の部分を、切削又は研削により除去して、第１金属膜をパターニングするパターニング工程と、
パターニング工程後、裏面から半導体基板を研削し、半導体基板の厚さを所定厚さまで薄くする裏面研削工程と、を備え、
下地電極に接触して配置される外部接続用の金属電極を形成する工程として、第１金属膜形成工程及びパターニング工程を含むとともに、さらに、第１金属膜を構成する金属よりもはんだに対する濡れ性が良好な貴金属からなる第２金属膜を、開口部から臨む下地電極の表面を覆う第１金属膜の部分に形成する第２金属膜形成工程を含み、
裏面研削工程では、厚さを薄くした半導体基板の裏面に、貴金属による半導体基板の汚染を抑制するための裏面バリア層を含んで裏面電極を形成し、
第２金属膜形成工程は、裏面研削工程後に、開口部から臨む下地電極の表面を覆う第１金属膜の部分に対応して開口部を有するマスクを用いたスパッタにより行うことを特徴とする。
【００１３】
本発明では、第１金属膜を形成した後、裏面研削により半導体基板を薄くする前に、切削又は研削加工により、第１金属膜のパターニングを実施する。このように、半導体基板が厚い状態で、切削又は研削加工による第１金属膜のパターニングを実施するため、従来に較べて切削又は研削の切り込み量に余裕がある。換言すれば、切削又は研削の基準面と開口部に位置する下地電極の表面との間に所定の隙間がある。したがって、切削又は研削を用いて、第１金属膜、ひいては金属電極を精度よく形成することができる。
【００１４】
また、従来のように、フォトレジストなどの層間膜を必要としないため、製造コストを低減することができる。
【００１６】
また、金属電極が第２金属膜を含む。金属電極が第１金属膜のみからなる構成に較べて、金属電極とはんだとの濡れ性を向上し、はんだ接続信頼性を向上することができる。
【００１７】
その反面、第２金属膜を構成するＡｕなどの貴金属は、第１金属膜を構成する金属（合金含む）よりも半導体基板への拡散が早い。したがって、第１金属膜上に第２金属膜を積層して金属電極を形成する構成において、第２金属膜の形成後に裏面研削を実施すると、第２金属膜により半導体基板が汚染され、素子の特性に影響を及ぼすこととなる。これに対し、本発明では、裏面研削工程において、半導体基板の厚さを薄くした後に、裏面バリア層を含む裏面電極を形成し、裏面研削工程後に、第２金属膜をマスクスパッタにより形成する。このように、第１金属膜の形成及びパターニングは、半導体基板が厚い状態で行い、汚染の虞のある第２金属膜の形成は、半導体基板を薄くして裏面バリア層（裏面電極）を形成した後に行うと、切り込み量に余裕をもたせつつ、Ａｕなどの貴金属が素子に悪影響を及ぼすのを抑制することができる。
【００１８】
請求項２に記載のように、
第１金属膜が、その表面に、不動態を形成できる金属又は該金属を含む合金からなる金属層を有する場合には、
パターニング工程後であって裏面研削工程の前に、第１金属膜の表面に、不動態膜として不動態を形成できる金属の酸化膜を形成する不動態膜形成工程を備え、
第２金属膜形成工程では、不動態膜を除去し、その後に第２金属膜を第１金属膜上に成膜することが好ましい。
【００１９】
第１金属膜の表面に、該金属膜を構成する金属の水酸化物膜が形成されると、大気下（酸素の存在下）において水酸化物膜が成長し、これにより第１金属膜の厚さが薄くなる。このため、放熱性の低下など、金属電極が所望の特性を果たせなくなる。このような水酸化物膜は、高温多湿環境で形成される。そこで、本発明では、パターニング工程後から第２金属膜を形成するまでの間、すなわち裏面研削工程において、第１金属膜の表面に水酸化物膜が形成されるのを防ぐべく、裏面研削工程の前に、不動態膜である酸化膜を形成する。酸化膜は、水酸化物膜のように成長することはない。したがって、金属電極に要求される特性を確保することができる。また、第２金属膜形成工程では、先ず不動態膜を除去し、その後、第２金属膜を第１金属膜上に成膜するため、第１金属膜上に第２金属膜を積層してなる金属電極を形成することができる。
【００２０】
請求項３に記載のように、
第１金属膜は、その表面に、金属層としてＮｉ又はＮｉ合金層を有し、Ｎｉ又はＮｉ合金層の単層構造、又は、Ｎｉ又はＮｉ合金層と下地電極との間に表面バリア層を有する２層構造をなす構成を採用することができる。
【００２１】
なお、本発明の第１金属膜によれば、不動態膜であるＮｉＯを形成することができる。
【００３０】
請求項４に記載のように、
裏面研削工程後、半導体基板をチップ単位にダイシングするダイシング工程を備えても良い。
【００３１】
このように、上記した半導体基板は、ウエハ状態の半導体基板でも良い。なお、半導体基板としては、ウエハ状態に限定される、ダイシング後のチップ状態の半導体基板を用いることもできる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態に係る製造方法により形成された半導体装置の概略構成を示す断面図である。
【図２】半導体装置を形成する工程のうち、（ａ）は下地電極及び保護膜形成工程、（ｂ）は第１金属膜形成工程、（ｃ）はパターニング工程を示す断面図である。
【図３】半導体装置を形成する工程のうち、（ａ）は不動態膜形成工程、（ｂ）は裏面研削工程、（ｃ）は裏面電極形成工程、（ｄ）第２金属膜としての貴金属膜の形成工程を示す断面図である。
【図４】パターニング工程を示す断面図であり、（ａ）本実施形態のように半導体基板が厚い状態、（ｂ）は比較例としての半導体基板が薄い状態を示す。
【図５】第２実施形態に係る製造方法により形成された半導体装置の概略構成を示す断面図である。
【図６】第３実施形態に係る製造方法により形成された半導体装置の概略構成を示す断面図である。
【図７】半導体装置を形成する従来の工程のうち、（ａ）は下地電極及び保護膜形成工程、（ｂ）〜（ｄ）は裏面研削工程を示す断面図である。（ｂ）は保護テープを張り付けた状態（研削前）、（ｃ）は砥石による裏面研削中の状態、（ｄ）は裏面研削が終了し、保護テープを剥がした状態を示している。
【図８】半導体装置を形成する従来の工程のうち、（ａ）は金属膜形成工程、（ｂ），（ｃ）はパターニング工程を示す断面図である。（ｂ）は吸着ステージに半導体基板を吸着させた状態、（ｃ）はバイトにより切削した状態を示している。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各図において、共通乃至関連する要素には同一の符号を付与するものとする。また、半導体基板の厚さ方向を単に厚さ方向と示し、該厚さ方向に垂直な方向を単に垂直方向と示す。
【００３４】
（第1実施形態）
図１に示すように、半導体装置１０は、シリコン等からなり、素子が構成された半導体基板１２と、素子の電極であり、半導体基板１２の主面１２ａに形成された下地電極１４と、絶縁材料からなり、主面１２ａと下地電極１４の一部とを覆う保護膜１６と、保護膜１６に形成された開口部１６ａを介して下地電極１４と接続された金属電極１８と、半導体基板１２の主面１２ａと反対の裏面１２ｂに形成された裏面電極２０を備える。
【００３５】
半導体基板１２に構成される素子（半導体素子）としては、特に限定されるものではない。本実施形態では、単結晶シリコンからなる厚さ５０μｍ〜２００μｍ程度の半導体基板１２に対し、厚み方向に電流が流れる縦型トランジスタ素子としてのＩＧＢＴが構成されている。なお、縦型トランジスタ素子としては、ＩＧＢＴ以外にも、縦型のＭＯＳＦＥＴがある。これらゲートを有する縦型トランジスタ素子は、例えば負荷を駆動するためのインバータを構成するパワーデバイスとして用いられる。また、このような半導体基板１２を備える半導体装置１０は、所謂パワーカードなどに用いられる。
【００３６】
下地電極１４は、半導体基板１２に構成された素子と電気的に接続される電極のうち、素子と直接的に接続される部分である。本実施形態では、シリコンからなる半導体基板１２に対し、純Ａｌや、Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−ＣｕなどのＡｌ合金といったＡｌ系材料を用い、５μｍ程度の厚さを有して形成されている。また、半導体基板１２に構成されたＩＧＢＴのエミッタやゲートと接続されている。なお、図１に示す下地電極１４は全てエミッタと接続されたものである。以下においても、エミッタと接続されたもののみを例示する。
【００３７】
保護膜１６は、半導体基板１２に形成された素子や配線を保護するためのものであり、ポリイミド等の有機樹脂膜、及び、ＳｉＮやＳｉＯ２などの無機膜のいずれかを用いて形成されている。なお、単層構造、多層構造のいずれを採用することもできる。この保護膜１６には、下地電極１４を露出させる開口部１６ａが形成されている。保護膜１６は、下地電極１４の周縁部を全周にわたって被覆しており、保護膜１６の上面１６ｂに対して、開口部１６ａから臨む下地電極１４の上面１４ａが引っ込むように段差が形成されている。本実施形態では、保護膜１６として、厚さ１０μｍ〜２０μｍ程度のポリイミド系樹脂を採用している。
【００３８】
金属電極１８は、素子と電気的に接続される電極のうち、はんだやボンディングワイヤなどの部材により、他の部材と接続される部分である。本実施形態では、金属電極１８が、垂直方向において開口部１６ａ内のみに形成されており、開口部１６ａ内に位置する下地電極１４の上面１４ａと、開口部１６ａを構成する保護膜１６の側壁とを覆って形成されている。また、金属電極１８が、下地電極１４側から、第１金属膜２２、第２金属膜としての貴金属膜２４、の順に積層して形成されている。
【００３９】
第１金属膜２２としては、下地電極１４及び貴金属膜２４（第２金属膜）のそれぞれと良好な接合を形成できる構成を採用することができる。本実施形態では、下地電極１４側から、Ｔｉ層、Ｎｉ層の順に積層して第１金属膜２２を採用している．この第１金属膜２２は、０．５μｍ〜５μｍ程度の厚さを有している。
【００４０】
Ｔｉ層は、下地電極１４を構成するＡｌと、第１金属膜２２を構成するＮｉ膜との両方と、良好な接合を形成する。このＴｉ層は、はんだ接合する際に、はんだ中の例えばＳｎが下地電極１４を構成するアルミニウムへ拡散するのをブロックする表面バリア層としての機能も果たす。なお、表面バリア層として、Ｔｉ層に代えて、Ｃｒ、Ｖなど周知のバリアメタルからなる層を採用することができる。ただし、Ｔｉ層を用いると、Ｔｉが下地電極１４表面の酸化膜（Ａｌの酸化膜）を還元し、自らを酸化することによって良好な界面が形成されるため、上記酸化膜の除去工程を不要とすることができる。
【００４１】
一方、Ｎｉ層は、純Ｎｉ、又は、Ｎｉ合金（例えばＮｉＶ）からなる。このＮｉは、周知のごとく、その表面に不動態である酸化膜（ＮｉＯ）を形成することが金属である。このＮｉ層も、Ｔｉ層同様、はんだ接合する際に、はんだ中の例えばＳｎが下地電極１４を構成するアルミニウムへ拡散するのをブロックする機能を果たす。本実施形態では、Ｎｉ層が純Ｎｉからなる。
【００４２】
第２金属膜としての貴金属膜２４は、金属電極１８のはんだ濡れ性を向上するための膜であり、第１金属膜２２、より詳しくは第１金属膜２２を構成する上層（Ｎｉ層）よりも、はんだの濡れ性が良好な膜である。この貴金属膜２４を形成する材料としては、Ａｕ、Ａｇ、Ｐｔ、Ｐｄなどがある。本実施形態では、貴金属膜２４がＡｕからなり、０．０５μｍ〜０．２μｍ程度の厚さを有している。このように、金属電極１８は、Ｔｉ／Ｎｉ／Ａｕの多層膜構造となっている。
【００４３】
裏面電極２０は、半導体基板１２に構成された素子と電気的に接続される電極である。本実施形態では、半導体基板１２に構成されたＩＧＢＴのコレクタと接続されたコレクタ電極となっている。また、半導体基板１２の裏面１２ｂ側から、Ａｌ／Ｔｉ／Ｎｉ／Ａｕの順に積層された多層膜構造となっている。すなわち、主面１２ａ側に形成された下地電極１４と金属電極１８を合わせた構造となっている。
【００４４】
なお、図１に示す半導体装置１０において、半導体基板１２は、ウエハをダイシングしてなるチップ状態となっており、垂直方向において保護膜１６よりも外側の外周部分が、半導体基板１２の主面１２ａ上に、下地電極１４及び保護膜１６の位置しないスクライブ領域（スクライブライン）となっている。このスクライブ領域には、第１金属膜２２の残渣２２ｃが形成されており、この残渣２２ｃの表面には、不動態膜２６が形成されている。なお、残渣２２ｃは、主面１２ａ側からＴｉ／Ｎｉの多層膜構造をなしており、不動態膜２６はＮｉの酸化膜（ＮｉＯ）である。これら残渣２２ｃ及び不動態膜２６は、保護膜１６により、下地電極１４及び金属電極１８と分離されている。
【００４５】
次に、半導体装置１０の製造方法のうち、特に金属電極１８の形成方法について説明する。
【００４６】
まず、図示しない素子が構成された半導体基板１２を準備する。本実施形態では、ウエハ状態の半導体基板１２に対し、その主面１２ａ表層に、ＩＧＢＴの主面１２ａ側の部分（エミッタ、ゲートなど）を形成しておく。
【００４７】
次いで、例えばスパッタ法により、図２（ａ）に示すように、半導体基板１２の主面１２ａ全面にＡｌ−Ｓｉ膜を成膜し、このＡｌ−Ｓｉ膜をホトリソグラフィー法によりパターニングして下地電極１４を形成する。
【００４８】
下地電極１４の形成後、例えばスピンコート法により、下地電極１４を覆うように、半導体基板１２の主面１２ａ全面にポリイミド系樹脂からなる厚さ１０μｍの保護膜１６を形成する。そして、ホトリソグラフィー法により、下地電極１４の一部を露出させるべく、保護膜１６の所定部位に開口部１６ａを形成する。このように、保護膜１６として樹脂系材料を用いることにより、厚さがある下地電極１４を適切に覆うことができる。また、開口部１６ａが形成された状態で、厚さ方向において、保護膜１６の上面１６ｂのほうが、開口部１６ａから臨む下地電極１４の上面１４ａよりも、高い位置（主面１２ａから離れた位置）となり、保護膜１６の内側の側面と下地電極１４の上面１４ａとで凹部（段差）が形成される。
【００４９】
開口部１６ａを有する保護膜１６の形成後、例えばスパッタ法により、図２（ｂ）に示すように、半導体基板１２の主面１２ａ全面に、下地電極１４及び保護膜１６を覆って第１金属膜２２を形成する。本実施形態では、Ｔｉ膜、Ｎｉ膜の順に積層して、多層構造の第１金属膜２２を形成する。このように、金属電極１８を形成する第１金属膜２２及び貴金属膜２４のうち、先に第１金属膜２２のみを形成する。
【００５０】
第１金属膜２２の形成後、図２（ｃ）に示すように、吸着ステージ３０の吸着面３０ａに、裏面１２ｂを搭載面として半導体基板１２を吸着固定する。そして、吸着ステージ３０の吸着面３０ａと平行に設定された切削面Ｐ１（基準面に相当）に沿って、バイト２８により切削加工を行う。この切削加工では、切削面Ｐ１上に位置する保護膜１６の部分及び第１金属膜２２の部分を除去し、第１金属膜２２をパターニングする。より詳しくは、開口部１６ａ内に金属電極１８を形成すべく、開口部１６ａ内において下地電極１４上に第１金属膜２２を残し、保護膜１６の上面１６ｂ上に位置する第１金属膜２２を除去するため、切削面Ｐ１を、切削前の保護膜１６の上面１６ｂと下地電極１４の上面１４ａとの間に設定する。本実施形態では、図２（ｃ）に示すように、第１金属膜２２のうち、開口部１６ａ内に位置して下地電極１４の上面１４ａと略平行とされた上面２２ａよりも高い位置に切削面Ｐ１を設定する。このため、切削後の第１金属膜２２は、保護膜１６の切削後の上面１６ｂと略面一な上面２２ｂの部分を有し、上面２２ｂに対して上面２２ａが凹んだ形状をなす。
【００５１】
なお、吸着ステージ３０には、真空ポンプなどの図示しない吸着装置を用いて生じる吸着力を、半導体基板１２に作用させる吸着孔３０ｂが形成されており、吸着面３０ａには、図示しない複数のピンが、所定ピッチで剣山状に形成されている。また、バイト２８としては、ダイヤモンドやｃＢＮ（cubic Boron Nitride：立方晶窒化ホウ素）からなるものを採用する。本実施形態では、バイト２８と半導体基板１２との相対速度は２０ｍ／ｓ、切削加工のピッチは７０μｍに設定した。また、バイト２８の第１金属膜２２に対する高さ精度は０．１μｍ以下とした。
【００５２】
切削加工による第１金属膜２２のパターニング後、後述する裏面研削の前に、第１金属膜２２の表面に、不動態膜２６を形成する。この不動態膜２６は、第１金属膜２２の表層に位置する、不動態膜を形成できる金属（合金を含む）の酸化膜であり、第１金属膜２２を構成する表層の金属が残るように、その一部を用いて薄膜形成される。本実施形態では、不動態膜２６として、厚さ数ｎｍ程度のＮｉの酸化膜（ＮｉＯ）を形成する。
【００５３】
不動態膜２６の形成後、半導体基板１２を裏面１２ｂから研削し、半導体基板１２の厚さを所定厚さまで薄くする。このように、本実施形態では、第１金属膜２２の切削加工を行った後に、図示しない砥石（図７（ｂ）参照）を用いて半導体基板１２の裏面研削を行う。この裏面研削は、上記（図７（ｂ）参照）のごとく、図３（ｂ）に示すように、半導体基板１２の主面１２ａ側に、保護テープ３２を貼り付けた状態で行う。保護テープ３２は、平板状のベース樹脂層３２ａと該ベース樹脂層３２ａの一面に設けられた糊層３２ｂを有し、糊層３２ｂが半導体基板１２の主面１２ａに密着される。この裏面研削により、半導体基板１２を、例えば７２５μｍの厚さから９０μｍの厚さとなるまで薄くする。このように、半導体基板１２を薄くすることで、例えば半導体基板１２に構成された素子のオン抵抗を低減することができる。
【００５４】
そして、裏面研削後、スパッタ法などにより、図３（ｃ）に示すように、厚さを薄くした半導体基板１２の裏面１２ｂに、裏面電極２０を形成する。この裏面電極２０は、後述する貴金属膜２４の形成において、半導体基板１２の汚染を抑制するための裏面バリア層を含む。本実施形態では、半導体基板１２の裏面１２ｂ側から、Ａｌ／Ｔｉ／Ｎｉ／Ａｕの順に積層して、多層膜構造の裏面電極２０を形成する。この裏面電極２０のうち、主としてＴｉ層が、半導体基板１２に貴金属が拡散するのをブロックする裏面バリア層として機能する。なお、本実施形態に示すように、半導体基板１２を構成するシリコンへの拡散が、第１金属膜２２を構成する金属よりも早い貴金属膜２４を形成する場合、上記した裏面研削工程及び裏面電極形成工程が、特許請求の範囲に記載の裏面研削工程に相当する。
【００５５】
裏面電極２０の形成後、開口部１６ａから臨む下地電極１４の上面１４ａを覆う第１金属膜２２の部分に、貴金属膜２４（第２金属膜）を形成する。貴金属膜２４（第２金属膜）の形成は、開口部１６ａ内に位置する第１金属膜２２に対応して開口部３４ａを有するマスク３４を用いたスパッタ、所謂マスクスパッタにより行う。また、開口部１６ａ内に位置する第１金属膜２２の表面に形成された不動態膜２６を除去してから、マスクスパッタを行う。この不動態膜２６の除去は、例えばＡｒを用いたプラズマエッチングにより行う。
【００５６】
マスクスパッタに用いるマスク３４としては、ＳＵＳ４３０、ＳＵＳ３０４、コバール、４２アロイ、インバー等からなるメタルマスク、又は、石英、有機樹脂、金属酸化物などからなる絶縁性マスクを採用することができる。そして、図示しない金属ターゲットと、半導体基板１２との間に、図３（ｄ）に示すようにマスク３４を配置し、スパッタ法により、貴金属膜２４としてのＡｕ膜を成膜する。なお、マスク３４は、第１金属膜２２などが形成された半導体基板１２に接触させても良いし、半導体基板１２と離間して設けても良い。これにより、垂直方向において、開口部１６ａ内に第１金属膜２２と接して貴金属膜２４が形成され、第１金属膜２２と貴金属膜２４が積層してなる金属電極１８が形成される。以上でウエハ状態の半導体装置１０を得ることができる。そして、図示しないダイシング工程を経ることで、図１に示すチップ状態の半導体装置１０を得ることができる。
【００５７】
次に、上記した半導体装置１０の製造方法（金属電極１８の形成方法）について、特徴部分の効果を説明する。
【００５８】
本実施形態では、金属電極１８を構成する第１金属膜２２を形成した後、裏面研削により半導体基板１２を薄くする前に、切削加工により、第１金属膜２２のパターニングを実施する。このように、半導体基板１２が厚い状態で、切削加工による第１金属膜２２のパターニングを実施するため、図７及び図８に示した従来構成のように、切削加工の前に、半導体基板１２の裏面１２ｂに凹凸があり、半導体基板１２の厚さが面内でばらついている場合に較べて、切削の切り込み量に余裕がある。換言すれば、切削の基準面Ｐ１と開口部１６ａ内に位置する下地電極１４の上面１４ａとの間に所定の隙間がある。したがって、切削を用いて、精度よく第１金属膜２２、ひいては金属電極１８を形成することができる。具体的には、開口部１６ａ内に位置する下地電極１４を、第１金属膜２２で被覆しつつ、保護膜１６の上面１６ｂ上に位置する第１金属膜２２を除去することができる。
【００５９】
なお、半導体基板１２の厚さが薄い状態、すなわち裏面研削後に、切削加工により、第１金属膜２２のパターニングを実施すると、半導体基板１２の厚さが薄く、その剛性が低いため、図４（ｂ）に示すように、吸着ステージ３０の吸着面３０ａに、剣山状に設けられたピン３０ｃ間において、半導体基板１２が撓んでしまう。これにより、第１金属膜２２のパターニングの精度が低下する。一方、図４（ａ）に示すように、半導体基板１２の厚さが厚い状態、すなわち本実施形態に示すように、裏面研削前に第１金属膜２２のパターニングを実施すると、ピン３０ｃのピッチが同じであっても、ピン３０ｃ間において半導体基板１２の撓みが生じるのを抑制することができる。この点においても、本実施形態によれば、精度よく第１金属膜２２、ひいては金属電極１８を形成することができる。
【００６０】
また、本実施形態では、従来のように、フォトレジストなどの層間膜を必要としないため、製造コストを低減することもできる。
【００６１】
また、本実施形態では、第１金属膜２２と貴金属膜２４とにより、金属電極１８を構成している。Ａｕなどの貴金属は、第１金属膜２２を構成する表層のＮｉよりもはんだに対する濡れ性に優れるため、金属電極１８とはんだとの濡れ性を向上し、はんだ接続信頼性を向上することができる。
【００６２】
その反面、Ａｕなどの貴金属は、第１金属膜２２を構成する金属（Ｎｉなど）よりも半導体基板１２への拡散が早い。したがって、第１金属膜２２上に貴金属膜２４を積層して金属電極１８を形成する構成において、貴金属膜２４の形成後に裏面研削を実施すると、貴金属により半導体基板１２が裏面１２ｂ側から汚染され、素子の特性に影響を及ぼすこととなる。これに対し、本実施形態では、裏面研削により、半導体基板１２の厚さを薄くした後に、裏面バリア層を含む裏面電極２０を形成し、その後、貴金属膜２４をマスクスパッタにより形成する。このように、第１金属膜２２の形成及びパターニングは、半導体基板１２が厚い状態で行い、汚染の虞のある貴金属膜２４の形成は、半導体基板１２を薄くして裏面バリア層（裏面電極２０）を形成した後に行うため、切り込み量に余裕をもたせつつ、Ａｕなどの貴金属が素子に悪影響を及ぼすのを抑制することができる。
【００６３】
また、本実施形態では、第１金属膜２２として、その表層に、不動態を形成できる金属（Ｎｉ）層を形成する。このように、第１金属膜２２の表面に、不動態を形成できる金属層を有する場合、金属層の表面に該金属層を構成する金属の水酸化物膜（例えば水酸化ニッケル）が形成されると、大気下（酸素の存在下）において水酸化物膜が成長し、これにより第１金属膜２２の厚さが薄くなる。このため、放熱性の低下など、金属電極１８が所望の特性を果たせなくなる。このような水酸化物膜は、高温多湿環境で形成される。
【００６４】
これに対し、本実施形態では、第１金属膜２２のパターニング後、貴金属膜２４が形成されるまでの間、すなわち裏面研削及び裏面電極２０の形成において、第１金属膜２２の表面に水酸化物膜が形成されるのを防ぐべく、裏面研削工程の前（例えば第１金属膜２２のパターニングの直後）に、不動態膜である酸化膜（ＮｉＯ）を形成する。この酸化膜は、水酸化物膜のように成長することはない。したがって、金属電極１８に要求される特性を確保することができる。また、貴金属膜２４を形成する際には、上記したように先ず不動態膜を除去し、その後、貴金属膜２４を第１金属膜２２上に成膜するため、第１金属膜２２上に貴金属膜２４を積層してなる金属電極１８を形成することができる
（変形例）
上記した製造方法を、ウエハ状態の半導体基板１２のみでなく、チップ状態の半導体基板１２に適用しても良い。
【００６５】
第１金属膜２２を、表面バリア層を有さないＮｉ層のみの単層構造としても良い。
【００６６】
第１金属膜２２を、不動態膜２６の形成されない金属（合金含む）を用いて形成しても良い。
【００６７】
切削加工に代えて、研削加工により、第１金属膜２２をパターニングしても良い。その場合、研削の砥石として、ダイヤモンド又はｃＢＮからなる砥石を採用すると良い。
【００６８】
（第２実施形態）
本実施形態において、上記実施形態に示した半導体装置１０及び半導体装置１０の製造方法と共通する部分についての説明は割愛する。第１実施形態では、第２金属膜として貴金属膜２４の例を示した。また、貴金属膜２４を形成する際に、開口部１６ａにおける第１金属膜２２上の不動態膜２６を除去してから、貴金属膜２４を形成する例を示した。
【００６９】
これに対し、本実施形態では、図５に示すように、第２金属膜として、はんだ膜３６を形成する点を第１の特徴とする。また、はんだ膜３６を形成する前に、開口部１６ａにおける第１金属膜２２上の不動態膜２６を除去しない点を第２の特徴とする。すなわち、半導体装置１０は、開口部１６ａにおける第１金属膜２２とはんだ膜３６の間に、不動態膜２６を有している。
【００７０】
はんだ膜３６も、貴金属膜２４同様、少なくとも裏面研削工程後に形成する。また、貴金属膜２４同様、マスクスパッタにより形成することができる。本実施形態では、第１実施形態同様、裏面電極２０の形成後に、開口部１６ａにおける第１金属膜２２上の不動態膜２６を除去せず、不動態膜２６を覆うように、第２金属膜であるはんだ膜３６を形成する。また、はんだ膜３６は、リフロー時に溶融して、不動態膜２６を破壊できる金属、例えばＳｎやＳｎ合金からなる。
【００７１】
本実施形態によれば、第１金属膜２２上に、第２金属膜としてはんだ膜３６を形成するため、金属電極１８がはんだを有する。したがって、金属電極１８の一部を用いて、半導体装置１０を他の部材と接合することができる。
【００７２】
また、リフロー時に、加圧しつつ加熱することで、はんだ膜３６が不動態膜２６を突き破り、第１金属膜２２に拡散する。これにより、はんだ膜３６と第１金属膜２２が電気的に接続される。したがって、本実施形態では、リフロー前の半導体装置１０の状態で、開口部１６ａにおける第１金属膜２２とはんだ膜３６の間に、不動態膜２６を有していても良い。この形態を採用すると、不動態膜２６の除去工程を不要とできるので、製造工程を簡素化することができる。なお、第１実施形態同様、不動態膜２６を除去してからはんだ膜３６を形成しても良い。
【００７３】
（第３実施形態）
本実施形態において、上記実施形態に示した半導体装置１０及び半導体装置１０の製造方法と共通する部分についての説明は割愛する。上記実施形態では、金属電極１８が第２金属膜（貴金属膜２４、はんだ膜３６）を有する例を示した。
【００７４】
これに対し、本実施形態では、図６に示すように、金属電極１８が、第１金属膜２２のみを有し、第２金属膜を有さない点を第１の特徴とする。この場合、第２金属膜の形成工程を不要とすることができる。
【００７５】
また、図６に示す構成では、上記実施形態同様、第１金属膜２２の表層に、不動態を形成できる金属（例えばＮｉ）からなる金属層を有しており、第１金属膜２２上に不動態膜２６を形成している。この不動態膜２６は、第１実施形態同様、第１金属膜２２のパターニング後、裏面研削の前に形成する。
【００７６】
このように、半導体装置１０は、開口部１６ａにおいて、金属電極１８を構成する第１金属膜２２上に不動態膜２６を有している。しかしながら、図示しないボンディングワイヤを金属電極１８に接続する際に、ボンディングワイヤが、不動態膜２６を突き破り、第１金属膜２２（金属電極１８）に到達する。したがって、不動態膜２６を除去しなくとも、外部と電気的に接続することができる。
【００７７】
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００７８】
本実施形態では、半導体基板１２に素子としてＩＧＢＴが構成される例を示した。しかしながら、縦型のパワーＭＯＳＦＥＴを採用しても良い。さらには、半導体基板１２を裏面研削するものであれば、ＬＤＭＯＳトランジスタ素子やバイポーラトランジスタ素子などの横型の素子を採用しても良い。
【符号の説明】
【００７９】
１０・・・半導体装置
１２・・・半導体基板
１２ａ・・・主面
１２ｂ・・・裏面
１４・・・下地電極
１４ａ・・・上面
１６・・・保護膜
１６ａ・・・開口部
１８・・・金属電極
２０・・・裏面電極
２２・・・第１金属膜
２４・・・貴金属膜（第２金属膜）
２６・・・不動態膜
２８・・・バイト
３０・・・吸着ステージ
３２・・・保護テープ
３４・・・マスク
【図１】
0005899740.tif 000002
【図２】
0005899740.tif 000003
【図３】
0005899740.tif 000004
【図４】
0005899740.tif 000005
【図５】
0005899740.tif 000006
【図６】
0005899740.tif 000007
【図７】
0005899740.tif 000008
【図８】
0005899740.tif 000009