(57)【特許請求の範囲】
【請求項１】
行列状に配置され、入射光を電気信号に変換する画素と、
複数の前記画素と列方向に接続され、ノイズ成分を含む暗信号と受光成分を含む明信号とを前記画素から読み出す複数の垂直信号線と、
前記垂直信号線に読み出された信号を増幅するカラムアンプと、
前記カラムアンプの入力側で前記垂直信号線に接続され、所定電圧外の信号をクリップするクリップ部と、
前記カラムアンプの出力側に配置され、信号をＡ／Ｄ変換して出力するカラムＡ／Ｄ変換部と、
前記カラムアンプから出力される前記暗信号のレベルが閾値よりも大きいときに前記カラムＡ／Ｄ変換部に報知信号を出力する検出部と、を備え、
前記カラムＡ／Ｄ変換部は、前記報知信号の受信時に画素値の情報として白レベルに相当するコードを出力し、
前記カラムアンプおよび前記カラムＡ／Ｄ変換部の電源電圧は、前記画素および前記クリップ部の電源電圧よりも低い撮像素子。
【請求項２】
請求項１に記載の撮像素子において、
前記明信号と前記暗信号とを保持するサンプルホールド部を、前記カラムアンプの後段にさらに備え、
前記検出部は、前記サンプルホールド部から出力された前記暗信号のレベルと、前記閾値とを比較して前記報知信号を出力し、
前記カラムＡ／Ｄ変換部は、前記報知信号の受信時に前記カラムアンプからの出力に拘わらず、前記白レベルに相当するコードを出力する撮像素子。
【請求項３】
請求項１または請求項２に記載の撮像素子において、
前記カラムＡ／Ｄ変換部は、前記報知信号の受信時に前記暗信号の階調値を所定の黒基準値に置換し、前記明信号の階調値と前記黒基準値との差分を求めることで、前記白レベルに相当するコードを出力する撮像素子。
【請求項４】
請求項１から請求項３のいずれか１項に記載の撮像素子において、
前記閾値を規定する黒基準電圧を前記検出部に供給する電圧生成部をさらに備え、
前記電圧生成部は、
電源電圧と前記カラムアンプの基準電圧との間に接続された抵抗器群と、
前記抵抗器群との接続を切り替えて、抵抗分割比の変化により前記黒基準電圧を調整する調整部と、を含む撮像素子。
【請求項５】
請求項１から請求項４のいずれか１項に記載の撮像素子を備える撮像装置。
【請求項６】
画素部から読み出された信号を出力する信号線と、
前記信号及び基準信号を比較して、前記信号が前記基準信号よりも大きい場合に報知信号を出力する検出部と、
前記信号線及び前記検出部に接続される信号変換部であって、前記報知信号が入力された場合、前記信号を一定のデジタル信号として出力する信号変換部と、を備え、
前記信号変換部の電源電圧は、前記画素部の電源電圧よりも低い撮像素子。
【請求項７】
請求項６に記載の撮像素子において、
前記画素部及び前記検出部の間の前記信号線に接続され、前記信号線の電圧が所定の閾値を超えないように調整するクリップ部を備え、
前記信号変換部の電源電圧は、前記クリップ部の電源電圧よりも低い撮像素子。
【請求項８】
請求項６または請求項７に記載の撮像素子において、
前記信号線に接続され、前記信号を増幅する増幅部を備え、
前記検出部は、前記増幅部により増幅された前記信号と前記基準信号を比較して、前記信号が前記基準信号よりも大きい場合に前記報知信号を出力する撮像素子。
【請求項９】
請求項８に記載の撮像素子において、
前記増幅部の電源電圧は、前記画素部の電源電圧よりも低い撮像素子。
【請求項１０】
請求項８または請求項９に記載の撮像素子において、
前記増幅部の電源電圧は、前記クリップ部の電源電圧よりも低い撮像素子。
【請求項１１】
請求項６から請求項１０のいずれか１項に記載の撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（相補性金属酸化膜半導体）型の固体撮像素子に高輝度の光が入射すると、受光素子の電荷転送トランジスタがオフであってもフローティングディフュージョンに電荷がオーバーフローする場合がある。上記の場合、画素の暗信号のレベルが非常に大きくなるため、画素の明信号から暗信号を減算した後の画素値が小さくなってしまう（例えば、太陽等の高輝度被写体が画像上で黒く表現される）。
【０００３】
上記の対策として、例えば、カラムアンプの入力側および出力側にそれぞれクリップ回路を設けた固体撮像素子が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開ＷＯ２００９／０４７８８３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、信号処理の高速化のために、カラムアンプやクリップ回路を低電圧駆動させると、明信号と暗信号とのレベル差が非常に小さくなる。そして、従来の技術におけるカラムアンプの出力側のクリップ回路を低電圧駆動させると、クリップ回路の不感帯の分も考慮した明信号と暗信号との差が十分確保できず、その結果、画像上で高輝度被写体が黒化する現象を十分に抑制できない可能性がある。
【課題を解決するための手段】
【０００６】
本発明の一態様である撮像素子は、行列状に配置され、入射光を電気信号に変換する画素と、複数の垂直信号線と、カラムアンプと、クリップ部と、カラムＡ／Ｄ変換部と、検出部と、を備える。垂直信号線は、複数の画素と列方向に接続され、ノイズ成分を含む暗信号と受光成分を含む明信号とを画素から読み出す。カラムアンプは、垂直信号線に読み出された信号を増幅する。クリップ部は、カラムアンプの入力側で垂直信号線に接続され、所定電圧外の信号をクリップする。カラムＡ／Ｄ変換部は、カラムアンプの出力側に配置され、信号をＡ／Ｄ変換して出力する。検出部は、カラムアンプから出力される暗信号のレベルが閾値よりも大きいときにカラムＡ／Ｄ変換部に報知信号を出力する。そして、カラムＡ／Ｄ変換部は、報知信号の受信時に画素値の情報として白レベルに相当するコードを出力する。カラムアンプおよびカラムＡ／Ｄ変換部の電源電圧は、画素およびクリップ部の電源電圧よりも低い。
本発明の他の態様である撮像素子は、画素部から読み出された信号を出力する信号線と、信号及び基準信号を比較して、信号が基準信号よりも大きい場合に報知信号を出力する検出部と、信号線及び検出部に接続される信号変換部であって、報知信号が入力された場合、信号を一定のデジタル信号として出力する信号変換部と、を備え、信号変換部の電源電圧は、画素部の電源電圧よりも低い。
【発明の効果】
【０００７】
本発明の一態様または他の態様の撮像素子によれば、低電圧駆動時においても、画像上で高輝度被写体が黒化する現象を抑制できる。
【図面の簡単な説明】
【０００８】
【図１】一の実施形態での固体撮像素子の構成例を示すブロック図
【図２】画素ＰＸの回路構成例を示す図
【図３】第１信号出力回路の回路構成例を示す図
【図４】バイアス回路における電圧生成部の構成例を示す図
【図５】一の実施形態での固体撮像素子の動作例を示すタイミングチャート
【図６】他の実施形態での第１信号出力回路の回路構成例を示す図
【図７】他の実施形態での固体撮像素子の動作例を示すタイミングチャート
【図８】撮像装置の構成例を示す図
【図９】画素の変形例を示す図
【図１０】画素の変形例を示す図
【発明を実施するための形態】
【０００９】
＜一の実施形態の説明＞
図１は、一の実施形態での固体撮像素子の構成例を示すブロック図である。一の実施形態での固体撮像素子は、シリコン基板上にＣＭＯＳ（相補性金属酸化膜半導体）プロセスを使用して形成されたＸＹアドレス型の固体撮像素子である。一の実施形態の固体撮像素子は、例えば、デジタルスチルカメラやビデオカメラなどの撮像装置に実装される（なお、撮像装置の構成例は後述する）。
【００１０】
固体撮像素子１１は、画素アレイ１２と、複数の水平制御信号線１３と、複数の垂直信号線１４と、第１信号出力回路１５と、第２信号出力回路１６と、駆動回路１７と、バイアス回路１８とを有している。ここで、駆動回路１７は、例えば撮像装置の制御部からの指示を受けて、画素アレイ１２、第１信号出力回路１５、第２信号出力回路１６に対して各種の制御信号を供給する。また、バイアス回路１８は、電圧生成部の一例であって、第１信号出力回路１５、第２信号出力回路１６に対して各種の基準電圧を供給する。
【００１１】
また、一の実施形態では、画素アレイ１２、駆動回路１７およびバイアス回路１８の電源電圧は、フォトダイオードからの信号読み出しの容易性と、画像信号のダイナミックレンジを広げる点とを考慮して比較的高い第１電圧に設定される。一方、第１信号出力回路１５および第２信号出力回路１６の電源電圧は、回路を高速駆動させるために、第１電圧よりも低い第２電圧に設定されている。一例として、第１電圧は５Ｖであり、第２電圧は３Ｖ以下である。
【００１２】
画素アレイ１２は、入射光を電気信号に変換する複数の画素ＰＸを有している。画素アレイ１２の画素ＰＸは、受光面上で第１方向Ｄ１および第２方向Ｄ２にマトリクス状に配置されている。以下、第１方向Ｄ１および第２方向Ｄ２を、行方向Ｄ１および列方向Ｄ２ともそれぞれ称する。なお、図１では画素ＰＸの配列を簡略化して示すが、実際の固体撮像素子の受光面にはさらに多数の画素が配列されることはいうまでもない。
【００１３】
ここで、各々の画素ＰＸの前面には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが公知のベイヤ配列で配置されている。そのため、画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。すなわち、画素アレイ１２の奇数行には緑（Ｇｂ），青（Ｂ）のカラーフィルタが交互に配列され、画素アレイ１２の偶数行には赤（Ｒ），緑（Ｇｒ）のカラーフィルタが交互に配列される。そして、画素アレイ１２の全体では緑色のフィルタが市松模様をなすように配列される。これにより、固体撮像素子１１は、撮像時にカラーの画像を取得できる。
【００１４】
また、画素アレイ１２の各行には、駆動回路１７に接続された水平制御信号線１３がそれぞれ配置されている。各々の水平制御信号線１３は、駆動回路１７から出力される制御信号（後述の選択信号φＳＥＬ、リセット信号φＲＳＴ、転送信号φＴＸ）を、行方向Ｄ１に並ぶ画素群にそれぞれ供給する。
【００１５】
また、画素アレイ１２の各列には、垂直信号線１４がそれぞれ配置されている。列方向Ｄ２に配置された複数の画素ＰＸは、列毎に設けられた垂直信号線１４により互いに接続されている。すなわち、画素アレイ１２において、同じ列に配置された複数の画素ＰＸからの出力信号は共通の垂直信号線１４を介して出力される。
【００１６】
なお、一の実施形態では、緑画素（Ｇｂ）および赤画素（Ｒ）に対応する奇数列の垂直信号線１４は、図１の下側に位置する第１信号出力回路１５にそれぞれ接続される。また、青画素（Ｂ）および緑画素（Ｇｒ）に対応する偶数列の垂直信号線１４は、図１の上側に位置する第２信号出力回路１６にそれぞれ接続される。
【００１７】
ここで、図２を参照しつつ、画素ＰＸの回路構成例を説明する。
【００１８】
画素ＰＸは、フォトダイオードＰＤと、転送トランジスタＴＸと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、フローティングディフュージョンＦＤとをそれぞれ有している。
【００１９】
フォトダイオードＰＤは、入射光の光量に応じて光電変換により信号電荷を生成する。転送トランジスタＴＸは、転送信号φＴＸの高レベル期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。
【００２０】
転送トランジスタＴＸのソースはフォトダイオードＰＤであり、転送トランジスタＴＸのドレインはフローティングディフュージョンＦＤである。フローティングディフュージョンＦＤは、例えば、半導体基板に不純物を導入して形成された拡散領域である。なお、フローティングディフュージョンＦＤは、増幅トランジスタＡＭＰのゲートと、リセットトランジスタＲＳＴのソースとにそれぞれ接続されている。
【００２１】
リセットトランジスタＲＳＴは、リセット信号φＲＳＴの高レベル期間にオンし、フローティングディフュージョンＦＤを電源電圧ＶＤＤにリセットする。また、増幅トランジスタＡＭＰは、ドレインが電源電圧ＶＤＤに接続され、ゲートがフローティングディフュージョンＦＤにそれぞれ接続され、ソースが選択トランジスタＳＥＬのドレインに接続されており、垂直信号線１４に接続された定電流源１９（図１では不図示）を負荷とするソースフォロア回路を構成する。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して読み出し電流を出力する。選択トランジスタＳＥＬは、選択信号φＳＥＬの高レベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線１４に接続する。
【００２２】
なお、画素ＰＸのリセットトランジスタＲＳＴがオンした状態では、ノイズ成分を含む暗信号が垂直信号線１４に読み出される。また、上記のフォトダイオードＰＤからフローティングディフュージョンＦＤに転送された電荷に基づいて、ノイズ成分および受光成分を含む明信号が垂直信号線１４に読み出される。
【００２３】
図１に戻って、第１信号出力回路１５および第２信号出力回路１６は、画素アレイ１２を隔てて上下に並列して配置されている。第１信号出力回路１５は、図１の下側に配置されており、画素アレイ１２の奇数列の画像信号（ＧｂまたはＲ）を行方向Ｄ１に向けて色毎に読み出す。また、第２信号出力回路１６は、図１の上側に配置されており、画素アレイ１２の偶数列の画像信号（ＢまたはＧｒ）を行方向Ｄ１に向けて色毎に読み出す。このように、画素アレイ１２の両側（上下）にそれぞれ信号出力回路を設けることで、画素アレイ１２から画像信号を高速に読み出すことができる。なお、第２信号出力回路１６は偶数列の垂直信号線１４が接続される点を除いて第１信号出力回路１５と基本構成が同一である。そのため、本明細書では第１信号出力回路１５の構成例のみを説明し、第２信号出力回路１６に関する重複説明は省略する。
【００２４】
第１信号出力回路１５は、それぞれ複数のカラムアンプ２２およびカラムＡ／Ｄ変換部２５（以下、カラムＡＤＣとも称する）と、水平データバス２６とを含む。カラムアンプ２２およびカラムＡＤＣ２５は、１本の垂直信号線１４に対してそれぞれ１ペアずつ設けられており、各ペアにおいてカラムアンプ２２の後段にカラムＡＤＣ２５がそれぞれ接続される。そして、第１信号出力回路１５では、カラムアンプ２２およびカラムＡＤＣ２５のペアが行方向Ｄ１に沿って複数配置される。また、水平データバス２６は、第１信号出力回路１５内に１つのみ設けられる。水平データバス２６は、各々のカラムＡＤＣ２５の出力と接続されており、カラムアンプ２２およびカラムＡＤＣ２５で処理された後の画像信号を行単位で外部に出力する。
【００２５】
次に、図３を参照しつつ、第１信号出力回路１５の詳細な回路構成例を説明する。簡単のため、図３では、１本の垂直信号線１４に対応する要素のうち、画素ＰＸからカラムＡＤＣ２５までの構成例を示す。
【００２６】
図３に示すように、第１信号出力回路１５では、１本の垂直信号線１４ごとに、定電流源１９、クリップ部２１、カラムアンプ２２、サンプルホールド部２３、検出部２４、カラムＡＤＣ２５がそれぞれ設けられている。
【００２７】
クリップ部２１は、カラムアンプ２２の入力側で垂直信号線１４に接続されている。このクリップ部２１は、画素ＰＸから暗信号を読み出すときに、所定電圧外の暗信号をクリップする。
【００２８】
例えば、クリップ部２１は、カスコード接続されたクリップ電圧生成トランジスタＭＣＬ１とクリップ電圧制御トランジスタＭＣＬ２とを有している。トランジスタＭＣＬ１は、ドレインが電源電圧ＶＤＤに接続され、ソースがトランジスタＭＣＬ２のドレインに接続され、ゲートでクリップ電圧Ｖｒｅｆｄｃｌｐを受けている。また、トランジスタＭＣＬ２のソースは垂直信号線１４に接続され、トランジスタＭＣＬ２のゲートは制御信号φＤｃｌｐ＿ＥＮを受けている。なお、制御信号φＤｃｌｐ＿ＥＮが高レベルであるときに、クリップ部２１は、接続されている垂直信号線１４の電圧を所定値にクリップする。なお、クリップ部２１の電源電圧は、第１電圧であってもよい。
【００２９】
カラムアンプ２２は、画素ＰＸから垂直信号線１４に読み出された信号を列ごとに反転増幅する反転増幅器である。カラムアンプ２２は、垂直信号線１４に一端が接続された入力容量Ｃｉと、演算増幅器ＯＰと、帰還容量Ｃｆ１，Ｃｆ２と、スイッチＡＺＳＷ，ＳＷ１，ＳＷ２とを有している。
【００３０】
演算増幅器ＯＰの非反転入力端子（＋）には、ＰＧＡ基準電圧Ｖｒｅｆｐｇａが供給される。一方、演算増幅器ＯＰの反転入力端子（−）は、入力容量Ｃｉの他端と接続されている。なお、演算増幅器ＯＰの出力端子は、後段のサンプルホールド部２３に接続される。
【００３１】
また、スイッチＡＺＳＷは、一端が演算増幅器ＯＰの出力端子に接続され、他端が演算増幅器ＯＰの反転入力端子に接続されている。スイッチＡＺＳＷは、制御信号φＰＧＡ＿ＡＺが高レベルのときにオンとなり、スイッチＡＺＳＷのオンによりカラムアンプ２２のリセットが行われる。
【００３２】
また、帰還容量Ｃｆ１は、一端が演算増幅器ＯＰの出力端子に接続され、他端がスイッチＳＷ１を介して演算増幅器ＯＰの反転入力端子に接続されている。また、帰還容量Ｃｆ２は、一端が演算増幅器ＯＰの出力端子に接続され、他端がスイッチＳＷ２を介して演算増幅器ＯＰの反転入力端子に接続されている。スイッチＳＷ１，ＳＷ２は、カラムアンプ２２のゲインを調整するためのスイッチであり、それぞれ制御信号φＰＧＡｇａ１，φＰＧＡｇａ２が高レベルのときにオンとなる。そして、帰還容量Ｃｆ１、Ｃｆ２は、スイッチＳＷ１，ＳＷ２のオンオフに応じて可変する合成容量を形成する。
【００３３】
サンプルホールド部２３は、入力されたアナログ信号を所定のタイミングでサンプリングし、サンプリングしたアナログ信号を所定の期間ホールドして後段のカラムＡＤＣ２５に出力する。このサンプルホールド部２３は、明信号選択スイッチＭＳ１と、明信号出力スイッチＭＳ２と、暗信号選択スイッチＭＮ１と、暗信号出力スイッチＭＮ２と、容量ＣＴＳ，ＣＴＤと、サンプルホールドアンプＳＨＡとを有している。
【００３４】
例えば、明信号選択スイッチＭＳ１は、制御信号φＳＨ＿Ｓ＿ｉｎが高レベルの期間にオンし、カラムアンプ２２から入力された明信号（受光成分およびノイズ成分を含む画像信号）を容量ＣＴＳに出力する。また、明信号出力スイッチＭＳ２は、制御信号φＳＨ＿Ｓ＿ｏが高レベルの期間にオンし、容量ＣＴＳに保持された電圧をサンプルホールドアンプＳＨＡに出力する。
【００３５】
一方、例えば、暗信号選択スイッチＭＮ１は、制御信号φＳＨ＿Ｄ＿ｉｎが高レベルの期間にオンし、カラムアンプ２２から入力された暗信号を容量ＣＴＤに出力する。また、暗信号出力スイッチＭＮ２は、制御信号φＳＨ＿Ｄ＿ｏが高レベルの期間にオンし、容量ＣＴＤに保持された電圧をサンプルホールドアンプＳＨＡに出力する。
【００３６】
また、サンプルホールドアンプＳＨＡは、非リセット時に明信号または暗信号の電圧をホールドして出力するアンプである。このサンプルホールドアンプＳＨＡのリセットは、制御信号φＳＨ＿ＲＳＴが高レベルになったときに行われる。なお、サンプルホールドアンプＳＨＡの出力は、検出部２４およびカラムＡＤＣ２５にそれぞれ接続されている。
【００３７】
検出部２４は、カラムアンプ２２で増幅後の暗信号のレベルが閾値以上であるかを検出する回路であって、コンパレータＣＯＭとラッチ回路ＬＡとを有する。
【００３８】
コンパレータＣＯＭは、サンプルホールドアンプＳＨＡの暗信号の出力と、黒レベルの閾値となる基準電圧（黒基準電圧Ｖｒｅｆｄｃｏｍｐ）とを比較し、暗信号の出力が黒基準電圧Ｖｒｅｆｄｃｏｍｐよりも大きいときに報知信号を出力する。また、ラッチ回路ＬＡは、制御信号φＤａｒｋｃｏｍｐ＿ＥＮの高レベルのときに、コンパレータＣＯＭの出力をラッチし、ラッチした電圧をカラムＡＤＣ２５に出力する。
【００３９】
なお、リセット動作時のインジェクションやフィードスルーを考慮すると、一般的に暗信号は、カラムアンプ２２のＰＧＡ基準電圧Ｖｒｅｆｐｇａよりも高い電圧となる。つまり、暗信号のレベルを判定するためには、黒基準電圧ＶｒｅｆｄｃｏｍｐとしてＰＧＡ基準電圧Ｖｒｅｆｐｇａよりも若干高い電圧をコンパレータＣＯＭに供給する必要がある。一の実施形態でのバイアス回路１８は、抵抗分割により黒基準電圧Ｖｒｅｆｄｃｏｍｐを生成する。
【００４０】
一例として、図４に、バイアス回路１８における電圧生成部の構成例を示す。電圧生成部は、抵抗器群２７と、調整部２８とを有している。抵抗器群２７は、電源電圧ＶＤＤとＰＧＡ基準電圧Ｖｒｅｆｐｇａとの間に複数の抵抗器を直列接続して形成される。抵抗器群２７の各抵抗器間では、抵抗分割のレベルがそれぞれ異なっている。また、調整部２８は、各抵抗器間の接続点のうちから任意の接続点を選択し、黒基準電圧Ｖｒｅｆｄｃｏｍｐの出力と接続するセレクタである。上記の調整部２８により、抵抗器群２７との接続点が切り替わることで抵抗分割比が変化し、黒基準電圧Ｖｒｅｆｄｃｏｍｐが調整される。かかる構成により、セレクタの設定のみで黒基準電圧Ｖｒｅｆｄｃｏｍｐを所望の値に調整できる。
【００４１】
図３に戻って、カラムＡＤＣ２５は、入力された明信号および暗信号をＡ／Ｄ変換する。また、カラムＡＤＣ２５は、Ａ／Ｄ変換後に明信号のレベルから暗信号のレベルを減算し、ノイズ成分を除去した画素値の情報を水平データバス２６に出力する。なお、一の実施形態でのカラムＡＤＣ２５は、検出部２４から報知信号を受信したときには、カラムアンプ２２からの出力に拘わらず、画素値の情報として白レベルに相当するコード（最終的な画素値となる階調範囲での最大値を示すコード）を出力する。
【００４２】
以下、図５のタイミングチャートを参照しつつ、一の実施形態での固体撮像素子の動作例を説明する。図５では、固体撮像素子の任意のカラム（列）において、垂直ブランギング期間（１Ｈ）での各制御信号の挙動を示す。また、図５では、制御信号の変化とともに、垂直信号線の出力波形の一例と、カラムアンプ２２からの出力波形の一例とを併せて示す。
【００４３】
（タイミングＴ０）：画素ＰＸのリセットトランジスタＲＳＴのゲートにリセット信号φＲＳＴが入力され、画素ＰＸのフローティングディフュージョンＦＤがリセット電圧にリセットされる。また、画素ＰＸの選択トランジスタＳＥＬのゲートに選択信号φＳＥＬが入力され、フローティングディフュージョンＦＤに蓄積されている電荷は、増幅トランジスタＡＭＰを介して垂直信号線１４に読み出される。
【００４４】
（タイミングＴ１）：リセット信号φＲＳＴが低レベルになってフローティングディフュージョンＦＤのリセットが解除された後、制御信号φＤｃｌｉｐ＿ＥＮが高レベルとなる。これにより、垂直信号線１４のクリップが行われる。
【００４５】
なお、Ｔ１の段階で、制御信号φＳＨ＿Ｄ＿ｉｎ，φＳＨ＿Ｓ＿ｉｎ，φＳＨ＿Ｄ＿ｏ，φＳＨ＿Ｓ＿ｏはいずれも低レベルであり、制御信号φＳＨ＿ＲＳＴは高レベルである。
【００４６】
（タイミングＴ２）：制御信号φＰＧＡ＿ＡＺが高レベルとなり、カラムアンプ２２のスイッチＡＺＳＷがオンされる。これにより、帰還容量Ｃｆ１，Ｃｆ２が短絡されてカラムアンプ２２がリセット状態となり、カラムアンプ２２の出力はＰＧＡ基準電圧Ｖｒｅｆｐｇａに等しくなる。なお、カラムアンプ２２がリセットされている期間は、制御信号φＰＧＡ＿ＡＺが高レベルの期間である。
【００４７】
（タイミングＴ３）：制御信号φＰＧＡ＿ＡＺが低レベルになってカラムアンプ２２のリセットが解除された後、制御信号φＳＨ＿Ｄ＿ｉｎが高レベルになる。これにより、カラムアンプ２２によって垂直信号線１４に読み出された暗信号が増幅された後、サンプルホールド部２３の容量ＣＴＤへ暗信号が蓄積されることとなる。
【００４８】
（タイミングＴ４）：制御信号φＳＨ＿Ｄ＿ｉｎが低レベルとなって、容量ＣＴＤへの暗信号の蓄積が終了する。このとき、制御信号φＤｃｌｉｐ＿ＥＮが低レベルとなって、垂直信号線１４のクリップが解除される。
【００４９】
（タイミングＴ５）：画素ＰＸの転送トランジスタＴＸのゲートに転送信号φＴＸが入力され、フォトダイオードＰＤに蓄積されている信号電荷がフローティングディフュージョンＦＤに転送される。このとき、フローティングディフュージョンＦＤの電圧は、フォトダイオードＰＤから転送される電荷量に応じて低下し、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線１４に読み出される信号電圧も低下する。
【００５０】
（タイミングＴ６）：制御信号φＳＨ＿Ｓ＿ｉｎが高レベルとなる。これにより、カラムアンプ２２によって垂直信号線１４に読み出された明信号が増幅された後、サンプルホールド部２３の容量ＣＴＳへ明信号が蓄積されることとなる。なお、サンプルホールド部２３の容量ＣＴＳへ明信号が蓄積される期間は、制御信号φＳＨ＿Ｓ＿ｉｎが高レベルの期間である。
【００５１】
（タイミングＴ７）：制御信号φＳＨ＿Ｓ＿ｉｎが低レベルとなった後、制御信号φＳＨ＿ＲＳＴが低レベルとなり、サンプルホールドアンプＳＨＡのリセットが解除される。このとき、制御信号φＳＨ＿Ｄ＿ｏが高レベルとなり、容量ＣＴＤに保持された電圧がサンプルホールドアンプＳＨＡに出力される。これにより、カラムＡＤＣ２５および検出部２４に暗信号が出力される。なお、検出部２４のコンパレータＣＯＭは、暗信号の出力と黒基準電圧Ｖｒｅｆｄｃｏｍｐとを比較し、暗信号の出力が黒基準電圧Ｖｒｅｆｄｃｏｍｐよりも大きいときに報知信号（例えば高レベルの信号）を出力する。
【００５２】
（タイミングＴ８）：制御信号φＳＨ＿Ｓ＿ｏが高レベルの期間において、制御信号φＤａｒｋｃｏｍｐ＿ＥＮが高レベルとなる。これにより、検出部２４のラッチ回路ＬＡは、コンパレータＣＯＭの出力電圧をラッチしてカラムＡＤＣ２５に出力する。
【００５３】
（タイミングＴ９）：制御信号φＳＨ＿Ｓ＿ｏが低レベルとなった後、制御信号φＳＨ＿ＲＳＴが高レベルとなり、サンプルホールドアンプＳＨＡが再びリセットされる。
【００５４】
（タイミングＴ１０）：制御信号φＳＨ＿ＲＳＴが低レベルとなり、サンプルホールドアンプＳＨＡのリセットが解除された後、制御信号φＳＨ＿Ｓ＿ｏが高レベルとなり、容量ＣＴＳに保持された電圧がサンプルホールドアンプＳＨＡに出力される。これにより、カラムＡＤＣ２５に明信号が出力される。
【００５５】
そして、カラムＡＤＣ２５は、上記の期間（１Ｈ）に読み出された画素の信号を、次の画素の信号読み出し期間中にＡ／Ｄ変換する。また、カラムＡＤＣ２５は、Ａ／Ｄ変換後に明信号から暗信号を減算して画素値の情報を取得する。なお、上記のタイミングＴ８でラッチされた報知信号が高レベルであるときには、カラムＡＤＣ２５は、カラムアンプ２２からの出力に拘わらず、画素値の情報として白レベルに相当するコードを出力する。
【００５６】
次に、一の実施形態の固体撮像素子に、高輝度の光が入射した場合について説明する。
【００５７】
固体撮像素子１１に高輝度の光が入射すると、画素ＰＸの転送トランジスタＴＸがオフであってもフローティングディフュージョンＦＤに電荷がオーバーフローする場合がある。このとき、フローティングディフュージョンＦＤの電圧は低下し、暗信号を読み出すときの垂直信号線１４の電圧も徐々に低下していく。上記のケースでは、通常、カラムアンプ２２の入力側に接続されたクリップ部２１の動作によって所定電圧外の暗信号がクリップされるため、カラムアンプ２２から出力される暗信号は小さな値となる（なお、この場合の垂直信号線およびカラムアンプの波形は、図５中破線で示す）。つまり、明信号から暗信号を減算した後の画素値はほぼ正常な値となり、画像上において被写体の明るい部分は明るく、暗い部分は暗く表現される。
【００５８】
しかし、例えば、カラムアンプ２２のゲインが高倍率の場合、垂直信号線１４で扱う信号は比較的小振幅の信号（例えば０．１〜０．５Ｖ以下）となり、かつ上記の撮影環境下で発生するオーバーフローは比較的小さなレベルとなる可能性がある。一方、アナログのクリップ回路には不感帯が必ず存在する。
【００５９】
よって、カラムアンプ２２のゲインが高倍率であるときに、クリップ部２１の不感帯にかかる暗信号が高いゲインで増幅されると、暗信号のレベルが本来のレベルよりも非常に大きくなってしまう（この場合の垂直信号線およびカラムアンプの波形は、図５中実線で示す）。つまり、かかるケースでは、明信号から暗信号をそのまま減算して画素値を求めると、高輝度被写体であっても画素値が小さくなって、画像上での高輝度被写体が黒く表現されてしまう。
【００６０】
上記の対策として、一の実施形態の固体撮像素子１１では、暗信号の出力が黒基準電圧Ｖｒｅｆｄｃｏｍｐよりも大きいときに検出部２４が報知信号を出力する。そして、カラムＡＤＣ２５は、報知信号を受信したときに、画素値の情報として白レベルに相当するコードを出力する。これにより、一の実施形態では、暗信号の出力が浮き上がるケースにおいて画素値が白レベルになるので、高輝度被写体が黒く表現されることを防止できる。
【００６１】
特に、一の実施形態では、信号読みだしの高速化のために撮像素子の周辺回路を低電圧駆動させた場合にも、カラムアンプ２２の入力側に接続されたクリップ部２１で対処しきれない高輝度被写体の黒化現象を防止できる。
【００６２】
＜他の実施形態の説明＞
図６は、他の実施形態での第１信号出力回路１５の回路構成例を示す図である。図６は、上述した一の実施形態における図４の構成に対応する。そのため、他の実施形態において、一の実施形態と共通する要素については同一符号を付して重複説明を省略する。
【００６３】
他の実施形態の構成はデジタルＣＤＳ（相関二重サンプリング）を行う場合の回路構成例である。図６に示す第１信号出力回路１５は、サンプルホールド部２３がなく、カラムアンプ２２の出力が検出部２４およびカラムＡＤＣ２５に接続される点で図４の例と相違する。また、図６の例では、カラムＡＤＣ２５の入力側にはスイッチＡＤＣ＿ｉｎが設けられている。スイッチＡＤＣ＿ｉｎは、制御信号φＡＤＣ＿ｉｎが高レベルのときにオンとなり、カラムアンプ２２の出力をカラムＡＤＣ２５に入力する。なお、他の実施形態でのカラムＡＤＣ２５は、検出部２４から報知信号を受信したときには、暗信号の階調値を予め設定された黒基準値に置換する。この黒基準値は、例えば通常の撮影条件下で得られる暗信号のレベルに相当する値であって、比較的小さな値である。
【００６４】
以下、図７のタイミングチャートを参照しつつ、他の実施形態での固体撮像素子の動作例を説明する。なお、図７に示すタイミングＴ１１〜Ｔ１３の説明は、図５の例でのタイミングＴ０〜Ｔ２の説明とそれぞれ共通であるので、重複説明は省略する。
【００６５】
（タイミングＴ１４）：制御信号φＰＧＡ＿ＡＺが低レベルになってカラムアンプ２２のリセットが解除された後、制御信号φＡＤＣ＿ｉｎが高レベルになる。これにより、垂直信号線１４に読み出された暗信号は、カラムアンプ２２によって増幅された後、カラムＡＤＣ２５に入力される。
【００６６】
なお、上記の暗信号は検出部２４にも入力される。そのため、検出部２４のコンパレータＣＯＭは、暗信号の出力と黒基準電圧Ｖｒｅｆｄｃｏｍｐとを比較し、暗信号の出力が黒基準電圧Ｖｒｅｆｄｃｏｍｐよりも大きいときに報知信号（例えば高レベルの信号）を出力する。
【００６７】
（タイミングＴ１５）：暗信号読み出し時（制御信号φＡＤＣ＿ｉｎが高レベルの期間）において、制御信号φＤａｒｋｃｏｍｐ＿ＥＮが高レベルとなる。これにより、検出部２４のラッチ回路ＬＡは、コンパレータＣＯＭの出力電圧をラッチしてカラムＡＤＣ２５に出力する。
【００６８】
（タイミングＴ１６）：制御信号φＡＤＣ＿ｉｎが低レベルとなって、カラムＡＤＣ２５への暗信号の入力が終了する。このとき、制御信号φＤｃｌｉｐ＿ＥＮが低レベルとなって、垂直信号線１４のクリップが解除される。
【００６９】
Ｔ１６の後に、カラムＡＤＣ２５は暗信号のＡ／Ｄ変換を実行し、上記の暗信号をラッチして保持する。なお、上記のタイミングＴ１５でラッチされた報知信号が高レベルであるときには、カラムＡＤＣ２５は入力された暗信号の出力を使用せず、暗信号の階調値を予め設定された黒基準値に置換する。
【００７０】
（タイミングＴ１７）：画素ＰＸの転送トランジスタＴＸのゲートに転送信号φＴＸが入力され、フォトダイオードＰＤに蓄積されている信号電荷がフローティングディフュージョンＦＤに転送される。このとき、フローティングディフュージョンＦＤの電圧は、フォトダイオードＰＤから転送される電荷量に応じて低下し、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線１４に読み出される信号電圧も低下する。
【００７１】
（タイミングＴ１８）：制御信号φＡＤＣ＿ｉｎが高レベルになり、垂直信号線１４に読み出された明信号は、カラムアンプ２２によって増幅された後、カラムＡＤＣ２５に入力される。
【００７２】
なお、Ｔ１８から所定期間経過後に制御信号φＡＤＣ＿ｉｎは低レベルとなる。その後にカラムＡＤＣ２５は明信号のＡ／Ｄ変換を実行し、上記の明信号をラッチして保持する。
【００７３】
そして、他の実施形態の第１信号出力回路１５では、各カラムＡＤＣ２５に保持された画素ＰＸの明信号および暗信号が水平データバス２６によって行方向Ｄ１に走査される。そして、水平データバス２６の一端に設けられた差動アンプにより、画素ごとに明信号から暗信号が減算される。これにより、第１信号出力回路１５から画素値の情報が出力される。
【００７４】
他の実施形態においては、暗信号の出力が黒基準電圧Ｖｒｅｆｄｃｏｍｐよりも大きく、暗信号の出力が浮き上がるケースにおいて、カラムＡＤＣ２５が暗信号を小さな値の黒基準値に置換する。上記のケースでは明信号は非常に大きな値となるので、置換後の暗信号を明信号から減算すると、画素値の情報としては白レベルに相当するコードが出力されることとなる。
【００７５】
したがって、他の実施形態の構成によっても、一の実施形態とほぼ同様の効果を得ることができる。
【００７６】
＜撮像装置の構成例＞
図８は、撮像装置の一例である電子カメラの構成例を示す図である。
【００７７】
電子カメラは、撮像光学系３１と、上述した一の実施形態または他の実施形態の固体撮像素子３２と、アナログフロントエンド回路３３（ＡＦＥ回路）と、画像処理部３４と、モニタ３５と、記録Ｉ／Ｆ３６と、制御部３７と、操作部３８とを有している。ここで、固体撮像素子３２、アナログフロントエンド回路３３、画像処理部３４、操作部３８はそれぞれ制御部３７と接続されている。
【００７８】
撮像光学系３１は、例えばズームレンズやフォーカスレンズを含む複数のレンズで構成されている。なお、簡単のため、図８では撮像光学系３１を１枚のレンズで図示する。
【００７９】
固体撮像素子３２は、撮像光学系３１を通過した光束による被写体の結像を撮像する。この撮像素子の出力はアナログフロントエンド回路３３に接続されている。
【００８０】
電子カメラの撮影モードにおいて、固体撮像素子３２は、操作部３８の入力に応じて、不揮発性の記憶媒体（３９）への記録を伴う記録用静止画像や動画像を撮影する。また、固体撮像素子３２は、記録用静止画像の撮影待機時にも所定間隔ごとに観測用の画像（スルー画像）を連続的に撮影する。時系列に取得されたスルー画像のデータ（あるいは上記の動画像のデータ）は、モニタ３５での動画表示や制御部３７による各種の演算処理に使用される。なお、動画撮影時に、電子カメラはスルー画像を記録するようにしてもよい。
【００８１】
アナログフロントエンド回路３３は、パイプライン式に入力される画像信号に対して、アナログ信号処理、Ａ／Ｄ変換処理を順次施す回路である。アナログフロントエンド回路３３の出力は画像処理部３４に接続される。
【００８２】
画像処理部３４は、アナログフロントエンド回路３３から入力されるデジタルの画像信号に対して画像処理（色補間処理、階調変換処理、輪郭強調処理、ホワイトバランス調整など）を行う。なお、画像処理部３４には、モニタ３５および記録Ｉ／Ｆ３６が接続される。
【００８３】
モニタ３５は、各種の画像を表示する表示デバイスである。例えば、モニタ３５は、制御部３７の制御により、撮影モード下でのスルー画像の動画表示（ビューファインダ表示）を行う。
【００８４】
記録Ｉ／Ｆ３６は、不揮発性の記憶媒体３９を接続するためのコネクタを有している。そして、記録Ｉ／Ｆ３６は、コネクタに接続された記憶媒体３９に対してデータの書き込み／読み込みを実行する。上記の記憶媒体３９は、ハードディスクや、半導体メモリを内蔵したメモリカードなどで構成される。なお、図８では記憶媒体３９の一例としてメモリカードを図示する。
【００８５】
制御部３７は、電子カメラの動作を統括的に制御するプロセッサである。操作部３８は、記録用静止画像の取得指示（例えばレリーズ釦の全押し操作）をユーザから受け付ける。
【００８６】
上記の電子カメラは、上述した一の実施形態または他の実施形態の固体撮像素子３２を用いるので、低電圧駆動による高速な信号読み出しを行いつつ、高輝度被写体が黒く表現されることを防止できる。
【００８７】
＜実施形態の補足事項＞
（補足１）：上記した他の実施形態において、カラムＡＤＣ２５が明信号と暗信号との減算を水平走査の前に行うようにしてもよい。
【００８８】
（補足２）：上記の各実施形態において、第１信号出力回路１５、第２信号出力回路１６にそれぞれ全ての垂直信号線を接続してもよい。このとき、第１信号出力回路１５、第２信号出力回路１６にそれぞれカラムセレクタを設け、第１信号出力回路１５、第２信号出力回路１６との間で、奇数列の読み出しと偶数列の読み出しとを１行毎に交互に切り替えてもよい。この場合、例えば、緑画素（Ｇｒ、Ｇｂ）の信号を、同じカラムアンプ２２を介して読み出すことができるので、緑画素（Ｇｒ、Ｇｂ）の信号のレベル差を小さくできる。
【００８９】
（補足３）：上記実施形態では、１画素が４つのトランジスタで構成される例を説明した。しかし、本発明の固体撮像素子は、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを複数の画素間で共有するもの（例えば、２画素で５つのトランジスタを有する２．５Ｔｒ構成、または４画素で７つのトランジスタを有する１．７５Ｔｒ構成）であってもよい。
【００９０】
図９は、画素ＰＸの変形例を示している。図９に示した画素ＰＸの構成は、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびフローティングディフュージョンＦＤが、画素アレイの列方向Ｄ２に隣接する２画素（ＰＸ１〜ＰＸ２）で共用されている点を除いて、上述した図２の画素ＰＸと同様である。なお、図に示す画素ＰＸについて、列方向Ｄ２に隣接する複数のフローティングディフュージョンＦＤをスイッチで接続し、さらに列方向Ｄ２での加算読み出しを可能としてもよい（この場合の図示は省略する）。
【００９１】
図１０は、画素ＰＸの変形例を示している。図１０に示した画素ＰＸの構成は、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびフローティングディフュージョンＦＤが、画素アレイの列方向Ｄ２に隣接する４画素（ＰＸ１〜ＰＸ４）で共用されている点を除いて、上述した図２の画素ＰＸと同様である。
【００９２】
（補足４）：上記実施形態では、撮像装置の一例として電子カメラの構成を説明した。しかし、本発明の撮像装置は、固体撮像素子と各種の信号処理回路とをオンチップで一体化したものであってもよい。
【００９３】
（補足５）：上記実施形態において、固体撮像素子のカラーフィルタアレイはベイヤ配列に限定されることなく、他のカラーフィルタアレイ（例えば、マゼンタ、グリーン、シアンおよびイエローを用いる補色系カラーフィルタなど）であってもよい。
【００９４】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲が、その精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図する。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物によることも可能である。
【符号の説明】
【００９５】
１１…固体撮像素子、１２…画素アレイ、１３…水平制御信号線、１４…垂直信号線、１５…第１信号出力回路、１６…第２信号出力回路、１７…駆動回路、１８…バイアス回路、１９…定電流源、２１…クリップ部、２２…カラムアンプ、２３…サンプルホールド部、２４…検出部、２５…カラムＡ／Ｄ変換部（カラムＡＤＣ）、２６…水平データバス、２７…抵抗器群、２８…調整部
【図１】
0005966357.tif 000002
【図２】
0005966357.tif 000003
【図３】
0005966357.tif 000004
【図４】
0005966357.tif 000005
【図５】
0005966357.tif 000006
【図６】
0005966357.tif 000007
【図７】
0005966357.tif 000008
【図８】
0005966357.tif 000009
【図９】
0005966357.tif 000010
【図１０】
0005966357.tif 000011