(57)【特許請求の範囲】
【請求項１】
素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Biを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Biを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層をさらに有する
ことを特徴とする半導体装置。
【請求項２】
前記第１のはんだ及び前記第２のはんだの融点は前記Sn-Ga合金の融点よりも低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Sn-Ga合金は、Snの原子量比が６０％〜８０％であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
素子上に形成した第１電極と、基板上に形成した第２電極とに、Sn-Biを含む第１のはんだ及び第２のはんだをそれぞれ形成する工程と、
前記第１のはんだの上にSn-Ga合金を配置する工程と、
前記第１のはんだを介して前記第１の電極に前記Sn-Ga合金をリフロー接合する工程と、
前記Sn-Ga合金が接合された素子を、前記Sn-Ga合金が前記第２のはんだと接触するようにして前記基板上に配置する工程と、
前記第２のはんだを介して前記第２電極に前記Sn-Ga合金をリフロー接合する工程と、
を有し、
前記リフロー接合温度は、前記第１のはんだ、及び、前記第２のはんだの融点よりも高く、かつ前記Sn-Ga合金の融点よりも低く、
前記リフロー接合により、前記Sn-Ga合金と前記第１のはんだとの界面、及び、前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項５】
素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Biを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Biを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層をさらに有する半導体装置を
備えたことを特徴とする電子機器。
【請求項６】
素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Inを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Inを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-In-Ga合金層をさらに有する
ことを特徴とする半導体装置。
【請求項７】
前記第１のはんだ及び前記第２のはんだの融点は前記Sn-Ga合金の融点よりも低いことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記Sn-Ga合金は、Snの原子量比が６０％〜８０％であることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
素子上に形成した第１電極と、基板上に形成した第２電極とに、Sn-Inを含む第１のはんだ及び第２のはんだをそれぞれ形成する工程と、
前記第１のはんだの上にSn-Ga合金を配置する工程と、
前記第１のはんだを介して前記第１の電極に前記Sn-Ga合金をリフロー接合する工程と、
前記Sn-Ga合金が接合された素子を、前記Sn-Ga合金が前記第２のはんだと接触するようにして前記基板上に配置する工程と、
前記第２のはんだを介して前記第２電極に前記Sn-Ga合金をリフロー接合する工程と、
を有し、
前記リフロー接合温度は、前記第１のはんだ、及び、前記第２のはんだの融点よりも高く、かつ前記Sn-Ga合金の融点よりも低く、
前記リフロー接合により、前記Sn-Ga合金と前記第１のはんだとの界面、及び、前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-In-Ga合金層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Inを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Inを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-In-Ga合金層をさらに有する半導体装置を
備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法及び電子機器に関する。
【背景技術】
【０００２】
近年、電子機器への鉛の使用が規制され、これに伴い半導体素子のフリップチップ接合には、Sn-Ag-Cu（スズ・銀・銅）系の無鉛はんだが広く用いられている。しかし、Sn-Ag-Cu系はんだは融点が２１７℃と比較的高いため、耐熱限界温度がリフロー温度にほとんど近い半導体素子や回路基板への悪影響が大きい。
【０００３】
そこで、より低い温度で接合できるはんだ材料として、Sn-Bi（スズ・ビスマス）系はんだ、Sn-In（スズ・インジウム）系はんだが提案されている。また、低融点金属としては、Sn-Ga（スズ・ガリウム）系合金が知られている。
【０００４】
ところが、Sn-In系はんだはIn（インジウム）を含むため高価であり、限られた用途でしか使用できない。
【０００５】
また、Sn-Bi系はんだは、Sn-In系はんだに比べて安価であるが、硬くてもろい性質があり、外部からの衝撃や振動に脆弱なため、接合部の信頼性が得られない。この場合、はんだ接合部の耐衝撃性を向上させるべく、アンダーフィル樹脂を半導体素子と回路基板との間に充填する方法がある。しかし、アンダーフィル樹脂を充填すると半導体素子と回路基板とが強固に接合されてしまうため、その後に半導体素子に不良があることが判明した際に半導体素子を交換できないという欠点がある。
【０００６】
さらに、Sn-Ga系合金はGa（ガリウム）を含む融液が電極の金属膜を腐食するため、接続部の信頼性が低下する問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−２０４０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、比較的低いリフロー温度で信頼性良く接合を行える接合部を備えた半導体装置、半導体装置の製造方法及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
下記開示の一観点によれば、素子上に形成された第１電極と、前記第１電極上に配置されたSn-Biを含む第１のはんだと、基板上に形成された第２電極と、前記第２電極上に配置されたSn-Biを含む第２のはんだと、前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金とを具備し、前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層をさらに有することを特徴とする半導体装置が提供される。
【００１０】
別の一観点によれば、素子上に形成した第１電極と、基板上に形成した第２電極とに、Sn-Biを含む第１のはんだ及び第２のはんだをそれぞれ形成する工程と、前記第１のはんだの上にSn-Ga合金を配置する工程と、前記第１のはんだを介して前記第１の電極に前記Sn-Ga合金をリフロー接合する工程と、前記Sn-Ga合金が接合された素子を、前記Sn-Ga合金が前記第２のはんだと接触するようにして前記基板上に配置する工程と、前記第２のはんだを介して前記第２電極に前記Sn-Ga合金をリフロー接合する工程とを有し、前記リフロー接合温度は、前記第１のはんだ、及び、前記第２のはんだの融点よりも高く、かつ前記Sn-Ga合金の融点よりも低く、前記リフロー接合により、前記Sn-Ga合金と前記第１のはんだとの界面、及び、前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層を形成することを特徴とする半導体装置の製造方法が提供される。
【００１１】
さらに別の一観点によれば、素子上に形成された第１電極と、前記第１電極上に配置されたSn-Bi又はSn-Inを含む第１のはんだと、基板上に形成された第２電極と、前記第２電極上に配置されたSn-Bi又はSn-Inを含む第２のはんだと、前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金とを具備し、前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層又はSn-In-Ga合金層をさらに有する半導体装置を備えた電子機器が提供される。
【発明の効果】
【００１２】
開示の半導体装置、半導体装置の製造方法及び電子機器によれば、Sn-Bi系はんだ又はSn-In系はんだを含む第１のはんだ及び第２のはんだを用いるので、リフロー接合の温度を下げることができる。また、第１のはんだ及び第２のはんだの間に接合されたSn-Ga合金が外部からの衝撃や振動を吸収するため、Sn-Bi系はんだのみ又はSn-Inはんだのみで接合する場合に比べて衝撃や振動に対する耐久性に優れる。さらに、Sn-Ga合金と第１のバンプとの界面及びSn-Ga合金と第２のバンプとの界面に形成されたSn-Bi-Ga合金層又はSn-In-Ga合金層によりGaの拡散を防ぐことができるので、第１電極及び第２電極の腐食を防止できる。
【図面の簡単な説明】
【００１３】
【図１】図１（ａ）、（ｂ）は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である（その１）。
【図２】図２（ａ）、（ｂ）は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である（その２）。
【図３】図３（ａ）、（ｂ）は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である（その３）。
【図４】図４（ａ）、（ｂ）は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である（その４）。
【図５】図５は、Sn-Ga系合金の状態図である。
【図６】図６は、実施形態に係る半導体装置の接合部を拡大した断面図である。
【発明を実施するための形態】
【００１４】
以下、実施形態に係る半導体装置についてその製造方法と共に説明する。
【００１５】
図１〜図４は、実施形態に係る半導体装置の製造方法を工程順に表す断面図である。
【００１６】
先ず、図１（ａ）のように、半導体素子１１を用意する。この半導体素子１１は、例えばシリコン単結晶基板上に半導体デバイス（不図示）を形成したものであり、その上面には半導体デバイスと電気的に接続された複数の第１電極１２が形成されている。第１電極１２は、例えばCu（銅）、Pt（白金）及びPd（パラジウム）等の金属膜又はこの金属膜の表面にNi（ニッケル）やAu（金）等のめっきを施したものである。第１電極１２は、半導体素子１１に必要とされる端子数等に応じて種々のサイズに形成され得るが、ここでは一例として、直径が６００μｍ程度の円形に形成されているものとする。
【００１７】
次に、この半導体素子１１の上面に、第１電極１２に対応する部分に開口３１ａが形成されたメタルマスク３１を配置する。このメタルマスク３１は、はんだと反応しにくいSUS（ステンレス鋼）等を材料とし、その厚さは例えば１５０μｍ程度である。
【００１８】
次に、図１（ｂ）のように、メタルマスク３１を用いたスクリーン印刷により開口３１ａ内にはんだペーストを塗布して、第１電極１２の上に第１のはんだ層１３を形成する。第１のはんだ層１３は、メタルマスク３１とほぼ同じ１５０μｍ程度の厚さに形成される。
【００１９】
なお、本実施形態では第１のはんだ層１３を、SnとBiとを重量比でそれぞれ４２：５８の割合で含む共晶組成のSn-Bi系はんだペーストを用いて形成する。この組成のSn-Bi系はんだは、Sn-Ag-Cu系はんだよりも低い温度１３８℃で融解するため、リフロー接合の温度を下げることができる。
【００２０】
その後、第１のはんだ層１３の形成に用いたメタルマスク３１を除去する。
【００２１】
次に、図２（ａ）のように、半導体素子１１の上に、第１電極１２に対応する部分に位置決め孔３２ａが形成されたボール配置用マスク３２を配置する。ボール配置用マスク３２の厚さは例えば５００μｍ以上とする。
【００２２】
次いで、Sn-Ga合金を球状に形成したSn-Ga合金ボール１４を用意する。そして、このSn-Ga合金ボール１４をボール配置用マスク３２の位置決め孔３２ａ内に入れて、第１のはんだ層１３の上にSn-Ga合金ボール１４を配置する。Sn-Ga合金ボール１４の直径は、第１のはんだ層１３との接触面積を広く取るために第１電極１２の直径よりも大きくすることが好ましい。ここではその直径を７００μｍ程度とする。
【００２３】
次に、図２（ｂ）のように、Sn-Ga合金ボール１４が配置された半導体素子１１を、第１のはんだ層１３の融点よりも高く、かつSn-Ga合金ボール１４よりも低い温度に加熱して、Sn-Ga合金ボール１４を半導体素子１１にリフロー接合する。ここでは、１４０℃〜１５０℃の温度でリフロー接合を行うものとする。
【００２４】
これにより、第１のはんだ層１３が融解し、この第１のはんだ層１３を介してSn-Ga合金ボール１４が第１電極１２に接合される。このリフロー接合の際に、第１のはんだ層１３に含まれるSn-Bi系はんだとSn-Ga合金ボール１４とが反応して、第１のはんだ層１３とSn-Ga合金ボール１４との界面にSn-Bi-Ga合金層１５が生成される。
【００２５】
このSn-Bi-Ga合金層１５はGaを含むことで融点が上昇するため、リフロー接合の温度では固相の膜状となり、第１のはんだ層１３とSn-Ga合金ボール１４とを仕切る。そのため、Sn-Ga合金ボール１４のGaを含んだ融液の第１のはんだ層１３側への拡散を阻止でき、Gaによる第１電極１２の腐食を防止できる。
【００２６】
次に、図３（ａ）のように、パッケージ等の回路基板２１を用意する。この回路基板２１の材料は、例えばセラミックやエポキシ樹脂等であり、その表面には第１電極１２に対応する部分に複数の第２電極２２が形成されている。この第２電極２２の材料は、第１電極１２と同様である。
【００２７】
次いで、この回路基板２１の上面に、第２電極２２に対応する部分に開口３３ａが形成されたメタルマスク３３を配置する。
【００２８】
次に、図３（ｂ）のように、メタルマスク３３を用いたスクリーン印刷により、開口３３ａ内にはんだペーストを塗布し、第２電極２２の上に第２のはんだ層２３を形成する。第２のはんだ層２３は、第１のはんだ層１３と同様のはんだペーストを用いて、１５０μｍ程度の厚さに形成される。その後、メタルマスク３３を除去する。
【００２９】
次に、図４（ａ）のように、半導体素子１１のSn-Ga合金ボール１４が形成された面を、回路基板２１の第２のはんだ層２３が形成された面と向かい合わせ、Sn-Ga合金ボール１４と第２のはんだ層２３とを接触させる。
【００３０】
次いで、図４（ｂ）のように、半導体素子１１及び回路基板２１を、第２のはんだ層２３の融点よりも高く、且つSn-Ga合金ボール１４の融点よりも低い温度に加熱して、Sn-Ga合金ボール１４と第２電極２２とを第２のはんだ層２３でリフロー接合する。ここでは、リフロー接合の温度を１４０℃〜１５０℃とする。
【００３１】
このリフロー接合の際に、第２のはんだ層２３とSn-Ga合金ボール１４との界面にSn-Bi-Ga合金層１５が形成され、Sn-Ga合金ボール１４のGaを含んだ融液が、第２電極２２側に拡散するのを阻止できる。
【００３２】
以上の工程により、半導体素子１１の第１電極１２と回路基板２１の第２電極２２とが第１、第２のはんだ層１３、２３及びSn-Ga合金ボール１４を介して接合された半導体装置１０が完成する。
【００３３】
ここで、本実施形態のSn-Ga合金ボール１４の好適な組成について説明する。
【００３４】
図５は、Sn-Ga合金の状態図であり、図６は本実施形態に係る半導体装置１０の接合部を拡大した断面図である。
【００３５】
図５において、固相線４１はSn-Ga合金が完全に凝固する凝固点を表し、液相線４２はSn-Ga合金が完全に融解する融点を表している。そして、矢印Ａは本実施形態のSn-Ga合金ボール１４の好適な組成範囲を表している。
【００３６】
Sn-Ga合金は、固相線４１と液相線４２に挟まれる領域で、固体のSn粒子と、液体のGaを含む融液とが混在した半固体状態（半溶融状態ともいう）となっている。この状態では、Sn粒子同士が粒界部分の融液を介して滑ることで粘弾性を示し、外部からの応力に対して変形できる。
【００３７】
そのため、図６のように衝撃や振動による急激な応力Ｆが作用すると、Sn-Ga合金ボール１４が変形してその応力を吸収し、接合部の破断や疲労を防ぐことができる。これにより、Sn-Bi系はんだのみで接合を行う場合に比べて、衝撃や振動に対する耐久性に優れる。
【００３８】
但し、Sn-Ga合金中のSn成分が８０％を超えると液相成分の割合が減少して粘弾性が失われ、振動や衝撃に対して脆弱となる。そのため、図５のように、本実施形態では、Sn-Ga系合金のSnの原子量比の上限を８０％とする。
【００３９】
一方、液相線４２に示すように、Sn-Ga合金の融点はSn成分が減少するほど低くなる。Sn-Ga合金ボール１４の融点がSn-Bi系はんだの融点である１３８℃に近い場合には、リフロー接合の際にSn-Ga合金ボール１４の形が崩れて、Gaを含む融液が第１電極１２及び第２電極２２と接触するおそれがある。そのため、第１電極１２及び第２電極２２がGaを含む融液によって腐食されて接合部の信頼性が低下する。
【００４０】
そこで、本実施形態ではSn-Ga系合金のSn原子量比の下限を６０％とする。これにより、Sn-Ga系合金の融点を１６０℃以上とすることができ、Sn-Ga合金ボール１４の融液と第１電極１２及び第２電極２２との接触を防止できる。
【００４１】
上記の理由により、本実施形態では、Sn-Ga合金ボール１４の材料として、Snを原子量比で６０at％〜８０at％含むSn-Ga合金を用いるものとする。
【００４２】
以上のように、本実施形態に係る半導体装置１０は、Sn-Bi系はんだを含む第１のはんだ層１３及び第２のはんだ層２３とを融解させてリフロー接合を行うため、１４０℃〜１５０℃と比較的低い温度で接合を行うことができる。そのため、半導体装置の熱による劣化を防止できる。
【００４３】
また、粘弾性を示すSn-Ga合金ボール１４を介して接合するので、衝撃や振動に対する耐久性に優れる。
【００４４】
さらに、第１のはんだ層１３及び第２のはんだ層２３と、Sn-Ga合金ボール１４との界面に形成されたSn-Bi-Ga合金層１５によりGaの拡散が阻止され、Gaによる第１電極１２、第２電極２２の腐食を防止でき、長期間にわたって接合部の信頼性を維持できる。
【００４５】
なお、上記の説明では、半導体素子１１をパッケージ等の回路基板２１上に接合する場合を例に説明したが、本実施形態はこれに限定されるものではない。例えば、パーソナルコンピュータやサーバー等の電子機器の配線基板と回路基板２１との接合部に適用してもよい。
【００４６】
また、第１のはんだ層１３及び第２のはんだ層２３には、Sn-Bi系はんだに代えて、Sn-In系はんだを用いてもよい。この場合は、リフロー接合の際に、Sn-Ga合金ボール１４との界面にSn-Bi-Ga合金層１５に代えてSn-In-Ga合金層が形成される。Sn-Bi-Ga合金層１５と同様に、Sn-In-Ga合金層はGaを含むことで融点が各はんだ１３、２３の融点よりも上昇するため、リフロー接合の温度では固相の膜状となり、第１のはんだ層１３及び第２のはんだ層２３とSn-Ga合金ボール１４とを仕切る。そのため、Sn-Ga合金ボール１４からのGaを含んだ融液の拡散を阻止できる。また、共晶組成のSn-In系はんだは、融点が１１７℃と、Sn-Bi系はんだの融点１３８℃よりも低いため、より低い温度でリフロー接合を行うことができる。
【００４７】
以上の実施形態に関し、更に以下の付記を開示する。
【００４８】
（付記１）素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Bi又はSn-Inを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Bi又はSn-Inを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層又はSn-In-Ga合金層をさらに有する
ことを特徴とする半導体装置。
【００４９】
（付記２）前記第１のはんだ及び第２のはんだの融点は前記Sn-Ga合金の融点よりも低いことを特徴とする付記１に記載の半導体装置。
【００５０】
（付記３）前記Sn-Ga合金は、Snの原子量比が６０％〜８０％であることを特徴とする付記１又は２に記載の半導体装置。
【００５１】
（付記４）前記第１のはんだ及び第２のはんだは、共晶組成のSn-Bi又は共晶組成のSn-Inを含むことを特徴とする付記３に記載の半導体装置。
【００５２】
（付記５）前記Sn-Bi-Ga合金層及びSn-In-Ga合金層の融点は、前記第１のはんだ及び第２のはんだの融点よりも高いことを特徴とする付記１乃至４の何れか１項に記載の半導体装置。
【００５３】
（付記６）前記第１電極及び第２電極は、Cu（銅）、Pt（白金）及びPd（パラジウム）の何れかの金属膜を含むことを特徴とする付記１乃至５の何れか１項に記載の半導体装置。
【００５４】
（付記７）素子上に形成した第１電極と、基板上に形成した第２電極とに、Sn-Bi又はSn-Inを含む第１のはんだ及び第２のはんだをそれぞれ形成する工程と、
前記第１のはんだの上にSn-Ga合金を配置する工程と、
前記第１のはんだを介して前記第１電極に前記Sn-Ga合金をリフロー接合する工程と、
前記Sn-Ga合金が接合された素子を、前記Sn-Ga合金が前記２のはんだと接触するようにして前記基板上に配置する工程と、
前記第２のはんだを介して前記第２電極に前記Sn-Ga合金をリフロー接合する工程と、を有し、
前記リフロー接合温度は、前記第１のはんだ、及び、前記第２のはんだの融点よりも高く、かつ前記Sn-Ga合金の融点よりも低く、
前記リフロー接合により、前記Sn-Ga合金と前記第１のはんだとの界面、及び、前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層又はSn-In-Ga合金層を形成する
ことを特徴とする半導体装置の製造方法。
【００５５】
（付記８）前記第１のはんだ及び第２のはんだは、共晶組成のSn-Bi又は共晶組成のSn-Inを含むことを特徴とする付記７に記載の半導体装置の製造方法。
【００５６】
（付記９）前記Sn-Ga合金はSnの原子量比が６０％〜８０％であることを特徴とする付記８に記載の半導体装置の製造方法。
【００５７】
（付記１０）素子上に形成された第１電極と、
前記第１電極上に配置されたSn-Bi又はSn-Inを含む第１のはんだと、
基板上に形成された第２電極と、
前記第２電極上に配置されたSn-Bi又はSn-Inを含む第２のはんだと、
前記第１のはんだと前記第２のはんだとの間に配置されたSn-Ga合金と
を具備し、
前記Sn-Ga合金と前記第１のはんだとの界面、及び前記Sn-Ga合金と前記第２のはんだとの界面に、Sn-Bi-Ga合金層又はSn-In-Ga合金層をさらに有する半導体装置を
備えたことを特徴とする電子機器。
【符号の説明】
【００５８】
１０…半導体装置、１１…半導体素子、１２…第１電極、１３…第１のはんだ層、１４…Sn-Ga合金ボール、１５…Sn-Bi-Ga合金層、２１…回路基板、２２…第２電極、２３…第２のはんだ層、３１、３３…メタルマスク、３２…ボール配置用マスク、３１ａ、３３ａ…開口、３２ａ…位置決め孔、４１…液相線、４２…固相線。
【図１】
0005899701.tif 000002
【図２】
0005899701.tif 000003
【図３】
0005899701.tif 000004
【図４】
0005899701.tif 000005
【図５】
0005899701.tif 000006
【図６】
0005899701.tif 000007