(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられた画素回路を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する二端子型の発光素子と、
前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、
前記第１トランジスターにおけるゲートとドレインとの間でオンまたはオフする第３トランジスターと、
前記第１トランジスターによって前記発光素子に供給される電流の経路でオンまたはオフする第４トランジスターと、
前記発光素子における二端子のうち、前記第１トランジスター側の端子と、所定のリセット電位を給電する第１給電線との間でオンまたはオフする第５トランジスターと、
を含み、
前記第１トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、
前記画素回路が形成される領域は第１領域および第２領域を含み、
前記第１領域には、前記第１トランジスター、前記第２トランジスターおよび前記第３トランジスターが配置され、
前記第２領域には、前記第４トランジスターおよび前記第５トランジスターが配置され、
前記第１領域と第２領域との間にシールド配線が設けられ、
前記発光素子に電流が流れないときに、前記シールド配線の電位が固定され、
前記シールド配線には、前記リセット電位が給電される
ことを特徴とする電気光学装置。
【請求項２】
一端が前記データ線に接続された第１保持容量と、
一端が前記データ線に接続され、他端が前記第１給電線に接続された第２保持容量と、
前記画素回路を駆動する駆動回路を、有し、
前記駆動回路は、
第１期間に、
前記データ線と初期電位を給電する第２給電線とを電気的に接続し、前記第１保持容量の他端と所定電位を給電する第３給電線とを電気的に接続し、
前記第１期間に続く第２期間に、
前記データ線と前記第２給電線とを電気的に非接続とし、前記第１保持容量の他端と第３給電線とを電気的に接続した状態で前記第２トランジスターおよび前記第３トランジスターをオンさせ、
前記第２期間に続く第３期間に、
前記第１保持容量の他端と第３給電線とを電気的に非接続として、前記輝度に応じた電位の信号を前記第１保持容量の他端に供給し、
前記第３期間の終了時に前記第２トランジスターをオフさせ、
前記第３期間に続く第４期間に、前記第４トランジスターをオンさせ、
前記第３トランジスターを、前記第３期間の終了時までにオフさせ、
前記第５トランジスターを、第１期間の開始時から第４期間の開始時までの一部または全部の期間でオンさせる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１トランジスターと前記第４トランジスターとは、導電配線を介して互いに接続された
ことを特徴とする請求項１又は請求項２に記載の電気光学装置。
【請求項４】
複数の走査線と複数のデータ線との交差に対応して設けられた画素回路を有し、
前記画素回路は、
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する二端子型の発光素子と、
前記データ線と前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、
前記発光素子における二端子のうち、前記第１トランジスター側の端子と、所定のリセット電位を給電する第１給電線との間でオンまたはオフする第３トランジスターと、
を有し、
前記第１トランジスターと前記発光素子とは、高位側の電源と低位側の電源との間で直列に接続され、
前記画素回路が形成される領域は第１領域および第２領域を含み、
前記第１領域には、前記第１トランジスターおよび前記第２トランジスターが配置され、
前記第２領域には、前記第３トランジスターが配置され、
前記第１領域と第２領域との間にシールド配線が設けられ、
前記発光素子に電流が流れないときに、前記シールド配線の電位が固定され、
前記シールド配線には、前記リセット電位が給電される
ことを特徴とする電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば画素回路が微細化されたときに有効な電気光学装置および電子機器に
関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という
）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置で
は、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画
素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。このような
構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲー
トに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光
素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。こ
のとき、トランジスターの閾値電圧などの特性が画素回路毎にばらついていると、表示画
面の一様性を損なうような表示ムラが発生する。このため、トランジスターの特性を補償
する技術が提案されている（例えば特許文献１参照）。
また、電気光学装置に対して、表示サイズの小型化や表示の高精細化が要求されること
が多い。表示サイズの小型化と表示の高精細化とを両立するためには、画素回路を微細化
する必要があるので、電気光学装置を例えばシリコン集積回路に設ける技術が提案されて
いる（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１６４６２号公報
【特許文献２】特開２００９−２８８４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、画素回路には、発光素子に電流を供給するトランジスターのほかに、様々な
トランジスターが存在する。画素回路が微細化されたとき、トランジスター同士が接近す
るので、互いに容量カップリングしやすくなる。このため、あるトランジスターで発生し
たノイズが、他のトランジスターに影響を及ぼすことになり、結果的に、表示品位を低下
させる要因になり得る。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素回路が微細
化されてトランジスター同士が接近しても、表示品位の低下を防止することが可能な電気
光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る電気光学装置にあっては、複数の走査線と複数
のデータ線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、ゲート
・ソース間の電圧に応じた電流を供給する第１トランジスターと、前記第１トランジスタ
ーにより供給された電流に応じた輝度で発光する二端子型の発光素子と、前記データ線と
前記第１トランジスターのゲートとの間でオンまたはオフする第２トランジスターと、前
記第１トランジスターのゲートとドレインとの間でオンまたはオフする第３トランジスタ
ーと、前記第１トランジスターによって前記発光素子に供給される電流経路でオンまたは
オフする第４トランジスターと、前記発光素子における二端子のうち、前記第１トランジ
スター側の端子と、所定のリセット電位を給電する第１給電線との間でオンまたはオフす
る第５トランジスターと、を含み、前記第１トランジスターと前記発光素子とは、高位側
の電源と低位側の電源との間で直列に接続され、前記画素回路が形成される領域は第１領
域および第２領域を含み、前記第１領域には、前記第１トランジスター、前記第２トラン
ジスターおよび前記第３トランジスターが配置され、前記第２領域には、前記第４トラン
ジスターおよび前記第５トランジスターが配置されたことを特徴とする。本発明によれば
、第１トランジスターを含む第１領域が、第４トランジスターおよび第５トランジスター
を含む第２領域から分離されている。このため、第４トランジスターおよび第５トランジ
スターのオンオフ動作に伴うノイズが第１トランジスターにおけるゲートに重畳され難い
ので、表示品位の低下を防止することができる。
なお、第１領域と第２領域とは、画素回路が形成される領域を走査線の延在方向である
行方向に沿って分割した構成が好ましい。
【０００６】
本発明において、一端が前記データ線に接続された第１保持容量と、一端が前記データ
線に接続され、他端が前記第１給電線に接続された第２保持容量と、前記画素回路を駆動
する駆動回路を、有し、前記駆動回路は、第１期間に、前記データ線と初期電位を給電す
る第２給電線とを電気的に接続し、前記第１保持容量の他端と所定電位を給電する第３給
電線とを電気的に接続し、前記第１期間に続く第２期間に、前記データ線と前記第２給電
線とを電気的に非接続とし、前記第１保持容量の他端と第３給電線との接続を維持した状
態で前記第２トランジスターおよび前記第３トランジスターをオンさせ、前記第２期間に
続く第３期間に、前記第１保持容量の他端と第３給電線とを電気的に非接続として、前記
輝度に応じた電位の信号を前記第１保持容量の他端に供給し、前記第３期間の終了時に前
記第２トランジスターをオフさせ、前記第３期間に続く第４期間に、前記第４トランジス
ターをオンさせ、前記第３トランジスターを、前記第３期間の終了時までにオフさせ、前
記第５トランジスターを、第１期間の開始時から第４期間の開始時までの一部または全部
の期間でオンさせる構成が好ましい。この構成によれば、第１期間に、データ線、第１保
持容量および第２保持容量が初期化される。第２期間に、第２トランジスターおよび第３
トランジスターがそれぞれオンしたとき、データ線および第１トランジスターのゲートは
、当該第１トランジスターの閾値電圧に対応した電位となる。第３期間において、第２ト
ランジスターをオンさせた状態で、輝度に応じた電位の信号が第１保持容量の他端に供給
されたとき、データ線および第１トランジスターのゲートは、閾値電圧に応じた電位から
、当該第１保持容量の他端における電位変動を容量比で分圧した分だけシフトする。この
ため、第１トランジスターのゲートにおける電位範囲は、第１保持容量の他端における電
位範囲に対し狭められる。したがって、この構成によれば、細かい精度のデータ信号を必
要としない一方で、トランジスターの特性を補償しつつ、発光素子に供給する電流を精度
良く供給することができる。
【０００７】
本発明において、前記第１領域と第２領域との間にシールド配線が設けられ、前記発光
素子に電流が流れないときに、前記シールド配線の電位が固定されていても良い。これに
よれば、第１領域および第２領域の一方で発生したノイズ等が他方に伝播するのを、より
確実に抑えることができる。
ここで、前記シールド配線には、前記電源の一方が給電される態様としても良いし、前
記リセット電位が給電される態様としても良い。いずれの態様においても、別途の画素回
路に給電される電位を流用するので、構成の複雑化を避けることができる。
また、本発明において、前記第１トランジスターと前記第４トランジスターとは、導電
配線を介して互いに接続された構成としても良い。この構成によれば、発光素子への電流
経路の低抵抗化を図ることができる。なお、導電配線としては、例えばアルミニウム単体
またはアルミニウム合金などが好ましい。
なお、本発明は、電気光学装置のほか、当該電気光学装置を有する電子機器として概念
することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（
ＨＭＤ）や電子ビューファイダーなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の電気的な構成を示す図である。
【図３】同電気光学装置における画素回路の等価回路を示す図である。
【図４】同画素回路の構成を示す平面図である。
【図５】同画素回路の構成を示す平面図である。
【図６】同画素回路の接続状態を示す図である。
【図７】同電気光学装置の動作を示すタイミングチャートである。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置の動作説明図である。
【図１１】同電気光学装置の動作説明図である。
【図１２】同電気光学装置におけるデータ信号の振幅圧縮を示す図である。
【図１３】同電気光学装置におけるトランジスターの特性を示す図である。
【図１４】応用・変形例に係る画素回路の構成を示す平面図である。
【図１５】応用・変形例に係る画素回路の構成を示す平面図である。
【図１６】実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図１７】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態について図面を参照して説明する。
【００１０】
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマ
イクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画
素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機Ｅ
Ｌ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰ
Ｃ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４に
は、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとと
もに、複数の端子７６が設けられて、上位回路（図示省略）に接続される。当該上位回路
から複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には
、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは
、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用する
ものである。詳細には、制御回路５は、同期信号にしたがって生成した各種の制御信号や
各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ
信号に変換して、電気光学装置１０に供給する。
【００１１】
図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示され
るように、電気光学装置１０は、走査線駆動回路２０と、デマルチプレクサ３０と、レベ
ルシフト回路４０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマト
リクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図に
おいて横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ
線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って
設けられている。そして、ｍ行の走査線１２と（３ｎ）列のデータ線１４との交差部に対
応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０
は、縦ｍ行×横（３ｎ）列でマトリクス状に配列されている。
【００１２】
ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリ
クスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ
−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクス
の列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）
、（３ｎ）列と呼ぶ場合がある。また、データ線１４のグループを一般化して説明するた
めに、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−
２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線１４が属している、というこ
とになる。
なお、同一行の走査線１２と同一グループに属する３列のデータ線１４との交差に対応
した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して
、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態
では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する
構成となっている。
【００１３】
本実施形態では、列毎に給電線１６がデータ線１４に沿ってそれぞれ設けられている。
各給電線１６にはリセット電位としての電位Ｖorstが給電されているので、当該給電線１
６が第１給電線として機能する。また、列毎に保持容量５０が設けられている。詳細には
、保持容量５０の一端はデータ線１４に接続され、他端が給電線１６に接続されている。
このため、保持容量５０は、第２保持容量として機能する。
なお、保持容量５０については、データ線１４を構成する配線と、給電線１６を構成す
る配線とで、絶縁体（誘電体）を挟持することによって形成される構成が好ましい。また
、保持容量５０については、図２では表示部１００の外側に設けられているが、これはあ
くまでも等価回路であり、表示部１００の内側に、または、内側から外側にわたって設け
られても良いのはもちろんである。また、図２では省略しているが、保持容量５０の容量
をＣdtとする。
【００１４】
さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。
詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtrと
、デマルチプレクサ３０での選択を制御するための制御信号Ｓel(1)、／Ｓel(1)、Ｓel(2
)、／Ｓel(2)、Ｓel(3)、／Ｓel(3)と、レベルシフト回路４０を制御するための制御信号
／Ｇini、Ｇref、Ｇcpl、／Ｇcplとが供給される。
なお、制御信号Ｃtrには、実際にはパルス信号や、クロック信号、イネーブル信号など
、複数の信号が含まれる。また、制御信号Ｓel(1)および／Ｓel(1)は互いに論理反転の関
係にある。同様に、制御信号Ｓel(2)および／Ｓel(2)と、制御信号Ｓel(3)および／Ｓel(
3)と、制御信号Ｇcplおよび／Ｇcplとについても、互いに論理反転の関係にある。
【００１５】
電気光学装置１０には、デマルチプレクサ３０での選択タイミングに合わせてデータ信
号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ番目のグループに対応して制御回路５
によって供給される。なお、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位の最高値をＶmax
とし、最低値をＶminとする。
【００１６】
走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査す
るための走査信号を、制御信号Ｃtrにしたがって生成するものである。ここで、１、２、
３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、
Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に
同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図
示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分
の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波
数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００１７】
デマルチプレクサ３０は、列毎に設けられたトランスミッションゲート３４の集合体で
あり、各グループを構成する３列に、データ信号を順番に供給するものである。
ここで、ｊ番目のグループに属する（３ｊ−２）列、（３ｊ−１）列、（３ｊ）列に対
応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子に
それぞれデータ信号Ｖd(j)が供給される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたトランスミッショ
ンゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベル
であるとき）にオン（導通）する。同様に、ｊ番目のグループにおいて中央列である（３
ｊ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベル
であるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｊ番目のグループに
おいて右端列である（３ｊ）列に設けられたトランスミッションゲート３４は、制御信号
Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
【００１８】
レベルシフト回路４０は、保持容量４１、４４と、トランスミッションゲート４２と、
ＮチャネルＭＯＳ型のトランジスター４３と、ＰチャネルＭＯＳ型のトランジスター４５
との組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデー
タ信号を一旦保持した後に、電位をシフトしてデータ線１４に供給するものである。
各列において保持容量４４の一端は、対応する列のデータ線１４とトランジスター４５
のドレインノードとに接続される一方、保持容量４４の他端は、トランスミッションゲー
ト３４の出力端とトランジスター４３のソースノードとに接続される。このため、保持容
量４４は、一端がデータ線１４に接続された第１保持容量として機能する。
一方、各列においてトランスミッションゲート４２の入力端はトランスミッションゲー
ト３４の出力端に接続され、トランスミッションゲート４２の出力端は保持容量４４の他
端に接続されている。
【００１９】
各列においてトランジスター４５のソースノードは、初期電位として電位Ｖiniを給電
する第２給電線としての給電線６１に各列にわたって共通に接続され、ゲートノードには
、制御信号／Ｇiniが各列にわたって共通に供給される。このため、トランジスター４５
は、データ線１４と給電線６１とを、制御信号／ＧiniがＬレベルのときに電気的に接続
し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする構成となっている。
各列においてトランジスター４３のドレインノードは、電位Ｖrefを給電する第３給電
線としての給電線６２に各列にわたって共通に接続され、ゲートノードには、制御信号Ｇ
refが各列にわたって共通に供給される。このため、トランジスター４３は、保持容量４
４の他端（ノードｈ）と給電線６２とを、制御信号ＧrefがＨレベルのときに電気的に接
続し、制御信号ＧrefがＬレベルのときに電気的に非接続とする構成となっている。
各列においてトランスミッションゲート４２は、制御信号ＧcplがＨレベルであるとき
（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
【００２０】
なお、図２では省略しているが、保持容量４４の容量をＣrf1とする。
また、保持容量４１の他端は、固定電位、例えば電位Ｖssに共通に接地されている。な
お、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当する。
図２では省略しているが、保持容量４１の容量をＣrf2とする。
【００２１】
本実施形態では、便宜的に走査線駆動回路２０、デマルチプレクサ３０およびレベルシ
フト回路４０に分けているが、これらについては、画素回路１１０を駆動する駆動回路と
してまとめて概念することが可能である。
【００２２】
図３を参照して画素回路１１０の電気的な構成について説明する。図３は、画素回路１
１０の等価回路を示す図である。各画素回路１１０については電気的にみれば互いに同一
構成なので、ここでは、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）
列目に位置するｉ行（３ｊ−２）列の画素回路１１０を例にとって説明する。
なお、図３は、画素回路１１０の等価回路を示すに留まり、実際の回路レイアウトを反
映させた図ではない。また、ｉは、画素回路１１０が配列する行を一般的に示す場合の記
号であって、１以上ｍ以下の整数である。
【００２３】
図３に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２
１〜１２５と、保持容量１４０と、ＯＬＥＤ１５０と、を含む。この画素回路１１０には
、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)が供給される。ここで、走
査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、それぞれｉ行目に対応して
走査線駆動回路２０によって供給されるものである。このうち、制御信号Ｇel(i)は制御
線１３４を介して供給され、同様に、制御信号Ｇcmp(i)、Ｇorst(i)は、それぞれ制御線
１３３、１３５を介して供給される。
なお、走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)は、ｉ行目に対応し
て供給されるので、ｉ行目であれば、着目している（３ｊ−２）列以外の他の列の画素回
路にも共通に供給される。
【００２４】
さて、ｉ行（３ｊ−２）列の画素回路１１０におけるトランジスター１２２にあっては
、ゲートノードがｉ行目の走査線１２に接続され、ドレインまたはソースノードの一方が
（３ｊ−２）列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲー
トノードと、保持容量１４０の一端と、トランジスター１２３のドレインノードとにそれ
ぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノ
ードと区別するためにｇと表記する。
トランジスター１２１にあっては、ソースノードが給電線１１６に接続され、ドレイン
ノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノード
とにそれぞれ接続されている。ここで、給電線１１６には、画素回路１１０において電源
の高位側となる電位Ｖelが給電される。
トランジスター１２３にあっては、ゲートノードがｉ行目の制御線１３３に接続されて
制御信号Ｇcmp(i)が供給される。
トランジスター１２４にあっては、ゲートノードがｉ行目の制御線１３４に接続されて
制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２５のソースノードと
ＯＬＥＤ１５０のアノードＡdとにそれぞれ接続されている。
トランジスター１２５にあっては、ゲートノードがｉ行目の制御線１３５に接続されて
ｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードが（３ｊ−２）列目に
対応した給電線１６に接続されて電位Ｖorstに保たれている。
【００２５】
ここで、トランジスター１２１が第１トランジスターに相当し、トランジスター１２２
が第２トランジスターに相当し、トランジスター１２３が第３トランジスターに相当する
。また、トランジスター１２４が第４トランジスターに相当し、トランジスター１２５が
第５トランジスターに相当する。
【００２６】
保持容量１４０の他端は、給電線１１６に接続される。このため、保持容量１４０は、
トランジスター１２１のソース・ドレイン間の電圧を保持することになる。ここで、保持
容量１４０の容量をＣpixと表記したとき、保持容量５０の容量Ｃdtと、保持容量４４の
容量Ｃrf1と、保持容量１４０の容量Ｃpixとは、
Ｃdt＞Ｃrf1＞＞Ｃpix
となるように設定される。
すなわち、ＣdtはＣrf1よりも大きく、ＣpixはＣdtおよびＣrf1よりも十分に小さくな
るように設定される。なお、Ｃrf2は、Ｃrf1と同程度であるか、Ｃrf1よりもやや小さい
程度である。また、保持容量１４０としては、トランジスター１２１のゲートノードｇに
寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟
持することによって形成される容量を用いても良い。
【００２７】
ＯＬＥＤ１５０のアノードＡdは、画素回路１１０毎に個別に設けられる画素電極であ
る。これに対して、ＯＬＥＤ１５０のカソードＣtは、画素回路１１０のすべてにわたっ
て共通の共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに
保たれている。
ＯＬＥＤ１５０は、上記シリコン基板において、アノードＡdと光透過性を有するカソ
ードＣtとで白色有機ＥＬ層を挟持した二端子型素子である。そして、ＯＬＥＤ１５０の
出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１５０において、アノードＡdからカソードＣtに電流が流れると、
アノードＡdから注入された正孔とカソードＣtから注入された電子とが有機ＥＬ層で再結
合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基
板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観
察者側に視認される構造（トップエミッション構造）となっている。
【００２８】
本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスタ
ー１２１〜１２５の基板電位については電位Ｖelとしている。
【００２９】
ここで、画素回路１１０の製造工程を簡易的に説明する。
まず、Ｐ型のシリコン基板において画素回路１１０が形成される予定領域に、トランジ
スター１２１〜１２５の基礎となる島状のＮウェル（Ｎ−）が形成された後、ゲート絶縁
膜を介し、多結晶シリコン膜などがパターニングされてゲート配線が形成される。この後
、ゲート配線をマスクとしたイオンの打ち込み等によって、ソースノードまたはドレイン
ノードとなるＰ型拡散層（Ｐ＋）が形成される。
この後、第１層間絶縁膜を介して、アルミニウムや銅などの導電配線層（第１配線層）
がパターニングされて、後述する各種の配線が第１配線として設けられる。このとき、ソ
ースノードまたはドレインノードと、第１配線とは、第１層間絶縁膜を開孔するコンタク
トホールを介して接続される。
続いて、第２層間絶縁膜を介して、同じくアルミニウムや銅などの導電配線層（第２配
線層）がパターニングされて、各種の配線が第２配線として設けられる。このとき、第１
配線と、第２配線とは、第２層間絶縁膜を開孔するコンタクトホールを介して接続される
。
そして、第３層間絶縁膜および遮光層を介して、矩形形状の画素電極が、ＯＬＥＤ１５
０のアノードＡdとして形成される。以降については上述した通りである。
【００３０】
図４は、トップエミッション構造の画素回路１１０を観察側から平面視したときにのト
ランジスター１２１〜１２５の配置を示す平面図であり、配線についてはゲート配線まで
を示している。図５は、図４に対してさらに第１配線層および第２配線層による各種の配
線を付加したときの構造を示す平面図である。なお、図６は、図５における構造を回路で
置き換えて示す説明図であり、回路的には図３と同一である。
【００３１】
図４および図５に示されるように、画素回路１１０が形成される領域は、図において横
方向（走査線１２の延在方向）に沿って、下側の第１領域１１０ａと上側の第２領域１１
０ｂとに分離されている。このうち、第１領域１１０ａには、トランジスター１２１〜１
２３が設けられ、第２領域１１０ｂには、トランジスター１２４、１２５が設けられる。
【００３２】
トランジスター１２１は、図４に示されるように、平面視で列方向に長手の矩形形状と
なっており、島状のＮウェルに対して絶縁膜を介して形成されたゲート配線１２１ｇと、
当該ゲート配線１２１ｇをマスクとして形成された２つのＰ型拡散層（図においてハッチ
ングで示した領域）とを有する。トランジスター１２１における２つの拡散層のうち、図
において下側がソースノードであり、上側がドレインノードである。
【００３３】
トランジスター１２２、１２３は、図においてトランジスター１２１の右側に配置し、
共通化された島状のＮウェルが、平面視で列方向に長手の矩形形状となっている。トラン
ジスター１２２、１２３の共通Ｎウェルには、互いに分離したゲート配線１２２ｇ、１２
３ｇが形成され、これをマスクとして３つのＰ型拡散層が形成される。これらの３つの拡
散層のうち、図において下側がトランジスター１２２におけるドレインまたはソースノー
ドの一方であり、中央がトランジスター１２２におけるドレインまたはソースノードの他
方と、トランジスター１２３におけるドレインノードとの共通ノードであり、上側がトラ
ンジスター１２３におけるソースノードである。
【００３４】
トランジスター１２４は、図４に示されるように、平面視で列方向に長手の矩形形状と
なっており、トランジスター１２２、１２３に対して列方向で揃った地点に位置している
。トランジスター１２４における島状のＮウェルには、ゲート配線１２４ｇが形成されて
、これをマスクとして２つのＰ型拡散層が形成されている。２つの拡散層のうち、図にお
いて下側がトランジスター１２４におけるソースノードであり、上側がドレインノードで
ある。
トランジスター１２５は、図においてトランジスター１２４の左側であって、トランジ
スター１２１に対して列方向で揃った地点に位置している。トランジスター１２５におけ
る島状のＮウェルには、ゲート配線１２５ｇが形成されて、これをマスクとして２つのＰ
型拡散層が形成されている。２つの拡散層のうち、図において下側がトランジスター１２
５におけるドレインノードであり、上側がソースノードである。
【００３５】
このように設けられるトランジスター１２１〜１２５に対して、第１層間絶縁膜が設け
られた後、第１配線層がパターニングされて、図５に示されるように走査線１２、配線８
１〜８６、給電線１１６、配線１１６ｂ、制御線１３３〜１３５が上記第１配線として設
けられる。このうち、走査線１２、給電線１１６、制御線１３３〜１３５は、それぞれ上
述したように行方向に延在して設けられる。
走査線１２は、ゲート配線１２２ｇの上面側（紙面において手前側）を通過する。走査
線１２は、第１層間絶縁膜を開孔するコンタクトホール（図における□）１２ｆを介して
ゲート配線１２２ｇに接続される。制御線１３３は、ゲート配線１２３ｇの上面側を通過
するとともに、コンタクトホール１３３ｆを介してゲート配線１２３ｇに接続される。
給電線１１６は、第１領域１１０ａと第２領域１１０ｂとの境界を含むように設けられ
る。制御線１３４、１３５は、いずれもゲート配線１２４ｇ、１２５ｇの上面側を通過す
るとともに、このうち、制御線１３４がコンタクトホール１３４ｆを介してゲート配線１
２４ｇに接続され、制御線１３５がコンタクトホール１３５ｆを介してゲート配線１２５
ｇに接続される。
【００３６】
配線８１は、データ線１４とトランジスター１２２におけるドレインまたはソースノー
ドの一方とを接続する。
配線８２は、トランジスター１２２におけるドレインまたはソースノードの他方と、ト
ランジスター１２３におけるドレインノードとの共通ノードを、トランジスター１２１に
おけるゲート配線１２１ｇに、コンタクトホール８２ｆを介して接続する。配線８２は、
ゲート配線１２１ｇの上面側において幅広となっており、保持容量１４０における一対の
電極のうち、一方を構成する。
配線８３は、トランジスター１２１におけるドレインノードとトランジスター１２３に
おけるソースノードとを接続する。
配線８４は、トランジスター１２４におけるソースノードを、後述する第２配線層の配
線９１に接続するための中継電極である。配線８５は、トランジスター１２５におけるド
レインノードと、給電線１６とを接続する。配線８６は、トランジスター１２４における
ドレインノードと、トランジスター１２５におけるソースノードと、ＯＬＥＤ１５０（図
５において図示省略）におけるアノードＡdとを接続する。
配線１１６ｂは、トランジスター１２１におけるソースノードを、後述する第２配線層
の配線１１６ａを介して、給電線１１６に接続するための中継配線である。
【００３７】
続いて、第２層間絶縁膜が設けられた後、第２配線層がパターニングされて、図５に示
されるようにデータ線１４、給電線１６、配線９１、１１６ａが上記第２配線として設け
られる。
データ線１４、給電線１６は、それぞれ列方向に延在して設けられる。データ線１４は
、平面視でトランジスター１２２、１２３、１２４の右側に位置し、第２層間絶縁膜を開
孔するコンタクトホール１４ｆを介して、配線８１に接続される。これにより、データ線
１４は、配線８１を介して、トランジスター１２２におけるドレインまたはソースノード
の一方に接続されることになる。
給電線１６は、平面視でトランジスター１２２、１２３、１２４と、トランジスター１
２１、１２５との間に位置し、コンタクトホール１６ｆを介して配線８５に接続される。
これにより、給電線１６は、配線８５を介して、トランジスター１２５におけるドレイン
ノードに接続されることになる。
【００３８】
一方、配線１１６ａは、平面視でトランジスター１２１の左側に設けられ、制御線１３
３および走査線１２を跨いだ状態で、給電線１１６とコンタクトホール１１６ｅを介して
接続され、配線１１６ｂとはコンタクトホール１１６ｆを介して接続される。配線１１６
ａは、平面視で配線８２と重なる領域を有し、保持容量１４０における一対の電極のうち
、他方を構成する。これにより、保持容量１４０は、配線８２と配線１１６ａとで第２層
間絶縁膜を挟持した構成になる。また、給電線１１６は、配線１１６ａ、１１６ｂを介し
て、トランジスター１２１におけるソースノードに接続されることになる。
配線９１は、配線８３、８４同士を、給電線１１６を跨いだ状態で接続する。
【００３９】
このように画素回路１１０では、第１領域１１０ａと第２領域１１０ｂとに、固定電位
の給電線１１６によって隔てられる。また、トランジスター１２１におけるドレインノー
ドと、トランジスター１２３におけるドレインノードと、トランジスター１２４における
ソースノードは、配線８３、８４、９１によって互いに接続される。一方、トランジスタ
ー１２１のゲートノードｇにあっては、配線１１６ａによって図において左側がシールド
されるとともに、給電線１６によって右側がシールドされた構成となる。
【００４０】
＜第１実施形態の動作＞
図７を参照して電気光学装置１０の動作について説明する。図７は、電気光学装置１０
における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて
、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に
走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこ
で以下については、ｉ行目が水平走査される走査期間において、特にｉ行（３ｊ−２）列
の画素回路１１０について着目して動作を説明する。
【００４１】
本実施形態ではｉ行目の走査期間について大別すると、図７において（ｂ）で示される
初期化期間と、（ｃ）で示される補償期間と、（ｄ）で示される書込期間とに分けられる
。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フ
レームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発
光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しと
なる。
なお、図７において、ｉ行目に対し１行前の（ｉ−１）行目に対応する走査信号Ｇwr(i
-1)、制御信号Ｇel(i-1)、Ｇcmp(i-1)、Ｇorst(i-1)の各々については、ｉ行目に対応す
る走査信号Ｇwr(i)、制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)よりも、それぞれ時間的に
１水平走査期間（Ｈ）だけ時間的に先行した波形となる。
【００４２】
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図７に示されるように
、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、また、論理信号である制
御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御
信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図８に示されるようにｉ行（３ｊ−２）列の画素回路１１０においては、ト
ランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする
。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流Ｉds
をＯＬＥＤ１５０に供給する。後述するように、本実施形態において発光期間での電圧Ｖ
gsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトし
た値である。このため、ＯＬＥＤ１５０には、階調レベルに応じた電流がトランジスター
１２１の閾値電圧を補償した状態で供給されることになる。
【００４３】
なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１
４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター
１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。また
、図８においては、動作説明で重要となる経路を太線で示している（以下の図９〜図１１
においても同様である）。
【００４４】
＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する
。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇors
t(i)がＬレベルに、それぞれ変化する。
このため、図９に示されるように、ｉ行（３ｊ−２）列の画素回路１１０においてはト
ランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ
１５０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１５０のアノードＡdが
電位Ｖorstにリセットされる。
ＯＬＥＤ１５０は、上述したようにアノードＡdとカソードＣtとで有機ＥＬ層を挟持し
た構成であるので、アノードＡd・カソードＣtの間には、図において破線で示されるよう
に容量Ｃoledが並列に寄生する。発光期間においてＯＬＥＤ１５０に電流が流れていたと
きに、当該ＯＬＥＤ１５０のアノード・カソード間の両端電圧が当該容量Ｃoledによって
保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。
このため、本実施形態では、後の発光期間においてＯＬＥＤ１５０に再び電流が流れると
きに、当該容量Ｃoledで保持されている電圧の影響を受けにくくなる。
【００４５】
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットし
ない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので
、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさ
せることができなくなる。これに対して、本実施形態では、トランジスター１２５のオン
によってＯＬＥＤ１５０のアノードＡdの電位がリセットされるので、低輝度側の再現性
が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８
の電位Ｖctとの差がＯＬＥＤ１５０の発光閾値電圧を下回るように設定される。このため
、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１５０はオフ
（非発光）状態である。
【００４６】
一方、初期化期間では、制御信号／ＧiniがＬレベルになり、制御信号ＧrefがＨレベル
になるとともに、制御信号ＧcplがＬレベルになる。このため、レベルシフト回路４０に
おいては、図９に示されるようにトランジスター４５、４３がそれぞれオンするとともに
、トランスミッションゲート４２がオフする。したがって、保持容量４４の一端であるデ
ータ線１４は電位Ｖiniに、保持容量４４の他端であるノードｈは電位Ｖrefに、それぞれ
初期化される。
ここで、電位Ｖiniについては、（Ｖel−Ｖini）がトランジスター１２１の閾値電圧｜
Ｖth｜よりも大きくなるように設定される。なお、トランジスター１２１はＰチャネル型
であるので、ソースノードの電位を基準とした閾値電圧Ｖthは負である。そこで、高低関
係の説明で混乱が生じるのを避けるために、閾値電圧については、絶対値の｜Ｖth｜で表
し、大小関係で規定することにする。
また、電位Ｖrefについては、データ信号Ｖd(1)〜Ｖd(n)が取り得る電位に対して、後
の書込期間においてノードｈの電位が上昇変化するような値に、例えば最低値Ｖminより
も低くなるように設定される。
【００４７】
また、制御回路５は、初期化期間および補償期間にわたってデータ信号を供給する。す
なわち、制御回路５は、ｊ番目のグループでいえばデータ信号Ｖd(j)を順番に、ｉ行（３
ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の画素の階調レベルに応じた電位に切
り替える一方、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel
(3)を順番に排他的にＨレベルとする。これによって、デマルチプレクサ３０では、各グ
ループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番
でオンする。
ここで、初期化期間において、ｊ番目のグループに属する左端列のトランスミッション
ゲート３４が制御信号Ｓel(1)によってオンする場合、図９に示されるように、データ信
号Ｖd(j)が保持容量４１の一端に供給されるので、当該データ信号は、保持容量４１によ
って保持される。
【００４８】
＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初
期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方
、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベ
ルになる。
このため、図１０に示されるように、ｉ行（３ｊ−２）列の画素回路１１０ではトラン
ジスター１２２がオンして、ゲートノードｇがデータ線１４に電気的に接続される一方、
トランジスター１２３のオンによって、トランジスター１２１がダイオード接続となる。
したがって、電流が、給電線１１６→トランジスター１２１→トランジスター１２３→
トランジスター１２２→（３ｊ−２）列目のデータ線１４という経路で流れるので、ゲー
トノードｇは、電位Ｖiniから上昇する。ただし、上記経路に流れる電流は、ゲートノー
ドｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に
至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。
したがって、保持容量１４０は、補償期間の終了に至るまでにトランジスター１２１の閾
値電圧｜Ｖth｜を保持することになる。
【００４９】
一方、レベルシフト回路４０においては、制御信号ＧrefがＨレベルを維持した状態で
制御信号／ＧiniがＨレベルになるので、レベルシフト回路４０においてノードｈは電位
Ｖrefに固定される。
また、補償期間において、ｊ番目のグループに属する左端列のトランスミッションゲー
ト３４が制御信号Ｓel(1)によってオンする場合、図１０に示されるように、データ信号
Ｖd(j)が保持容量４１によって保持される。
【００５０】
すでに初期化期間において、ｊ番目のグループに属する左端列のトランスミッションゲ
ート３４が制御信号Ｓel(1)によってオンした場合には、補償期間において、当該トラン
スミッションゲート３４はオンすることはないが、保持容量４１にデータ信号Ｖd(j)が保
持されている点において変わりはない。
また、補償期間が終了すると、制御信号Ｇcmp(i)がＨレベルになるので、トランジスタ
ー１２１のダイオード接続が解除される。
【００５１】
なお、補償期間が終了してから次の書込期間が開始するまでの間において制御信号Ｇre
fがＬレベルになるので、トランジスター４３がオフになる。このため、（３ｊ−２）列
目のデータ線１４からｉ行（３ｊ−２）列の画素回路１１０におけるゲートノードｇに至
るまでの経路は、フローティング状態になるものの、当該経路の電位は、保持容量５０、
１４０によって（Ｖel−｜Ｖth｜）に維持される。
【００５２】
＜書込期間＞
ｉ行目の走査期間では、補償期間の後に、第３期間として（ｃ）の書込期間となる。書
込期間では、制御信号Ｇcmp(i)がＨレベルになる一方、補償期間では、制御信号Ｇrefが
Ｌレベルとなった状態で制御信号／ＧiniがＨレベル（制御信号／ＧcplがＬレベルとなる
）。
このため、図１１に示されるようにレベルシフト回路４０においては、トランスミッシ
ョンゲート４２がオンするので、保持容量４１に保持されたデータ信号が保持容量４４の
他端であるノードｈに供給される。すなわち、ノードｈには、ＯＬＥＤ１５０の輝度に応
じた電位の信号が供給される。このため、ノードｈは、補償期間における電位Ｖrefから
シフトする。このときのノードｈの電位変化分をΔＶとして、変化後の電位を（Ｖref＋
ΔＶ）として表すことにする。
【００５３】
一方、ゲートノードｇは、保持容量４４の一端にデータ線１４を介して接続されている
ので、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量
比ｋ2を乗じた値だけ上昇する方向にシフトした値となる。すなわち、ゲートノードｇの
電位は、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容
量比ｋ2を乗じた値だけ、上昇方向にシフトした値（Ｖel−｜Ｖth｜＋ｋ2・ΔＶ）となる
。これをトランジスター１２１の電圧Ｖgsで絶対値で表現すると、閾値電圧｜Ｖth｜から
ゲートノードｇの電位上昇したシフト分だけ減じた値（｜Ｖth｜−ｋ2・ΔＶ）となる。
なお、容量比ｋ2とは、Ｃdt、Ｃrf1、Ｃrf2の容量比である。厳密にいえば、保持容量
１４０の容量Ｃpixも考慮しなければならないが、容量Ｃpixは、容量Ｃdt、Ｃrf1、Ｃrf2
と比較して十分に小さくなるように設定しているので、無視している。
【００５４】
図１２は、書込期間におけるデータ信号の電位とゲートノードｇの電位との関係を示す
図である。制御回路５から供給されるデータ信号は、上述したように画素の階調レベルに
応じて最小値Ｖminから最大値Ｖmaxまでの電位範囲を取り得る。本実施形態では、当該デ
ータ信号が直接ゲートノードｇに書き込まれるのではなく、図に示されるようにレベルシ
フトされて、ゲートノート゛ｇに書き込まれる。
このとき、ゲートノードｇの電位範囲ΔＶgateは、データ信号の電位範囲ΔＶdata（＝
Ｖmax−Ｖmin）に容量比ｋ2を乗じた値に圧縮される。
また、ゲートノードｇの電位範囲ΔＶgateを、データ信号の電位範囲ΔＶdataに対して
どの方向にどれだけシフトさせるかについては、電位Ｖp（＝Ｖel−｜Ｖth｜）、Ｖrefで
定めることができる。これは、データ信号の電位範囲ΔＶdataが、電位Ｖrefを基準にし
て容量比ｋ2で圧縮されるとともに、その圧縮範囲が電位Ｖpを基準にシフトされたものが
、ゲートノードｇの電位範囲ΔＶgateとなるためである。
【００５５】
このようにｉ行目の書込期間において、ｉ行目の画素回路１１０のゲートノードｇには
、補償期間における電位（Ｖel−｜Ｖth｜）から、ノードｈの電位変化分ΔＶに容量比ｋ
2を応じた分だけシフトした電位（Ｖel−｜Ｖth｜＋ｋ2・ΔＶ）が書き込まれる。
やがて走査信号Ｇwr(i)がＨレベルになり、トランジスター１２２がオフする。これに
よって書込期間が終了して、ゲートノードｇの電位は、シフトされた値に確定する。
【００５６】
＜発光期間＞
本実施形態では、ｉ行目の書込期間の終了後、１水平走査期間（Ｈ）経過後において第
４期間として発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬ
レベルになるので、ｉ行（３ｊ−２）列の画素回路１１０においては、トランジスター１
２４がオンする。ゲート・ソース間の電圧Ｖgsは、（｜Ｖth｜−ｋ2・ΔＶ）であるから
、ＯＬＥＤ１５０には、先の図８に示したように、階調レベルに応じた電流がトランジス
ター１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、（３ｊ−２）列目の画素回路１１０以
外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、この
ようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１
）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。
【００５７】
本実施形態によれば、ゲートノードｇにおける電位範囲ΔＶgateは、データ信号の電位
範囲ΔＶdataに対し狭められるので、データ信号を細かい精度で刻まなくても、階調レベ
ルを反映した電圧を、トランジスター１２１のゲート・ソース間に印加することができる
。このため、微細な画素回路１１０においてトランジスター１２１のゲート・ソース間の
電圧Ｖgsの変化に対しＯＬＥＤ１５０に流れる微小電流が相対的に大きく変化する場合で
あっても、ＯＬＥＤ１５０に供給する電流を精度良く制御することが可能になる。
【００５８】
また、図３において破線で示されるようにデータ線１４と画素回路１１０におけるゲー
トノードｇとの間には容量Ｃprsが実際には寄生する。このため、データ線１４の電位変
化幅が大きいと、当該容量Ｃprsを介してゲートノードｇに伝播し、いわゆるクロストー
クやムラなどが発生して表示品位を低下させてしまう。当該容量Ｃprsの影響は、画素回
路１１０が微細化されたときに顕著に現れる。
これに対して、本実施形態においては、データ線１４の電位変化範囲についても、デー
タ信号の電位範囲ΔＶdataに対し狭められるので、容量Ｃprsを介した影響を抑えること
ができる。
【００５９】
本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１５
０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保するこ
とができるので、発光期間においてＯＬＥＤ１５０の寄生容量に保持された電圧を十分に
初期化することができる。
【００６０】
また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１５０に供給され
る電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジ
スター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて
、階調レベルに応じた電流がＯＬＥＤ１５０に供給されるので、表示画面の一様性を損な
うような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。
【００６１】
この相殺について図１３を参照して説明する。この図に示されるように、トランジスタ
ー１２１は、ＯＬＥＤ１５０に供給する微小電流を制御するために、弱反転領域（サブス
レッショルド領域）で動作する。
図において、Ａは閾値電圧｜Ｖth｜が大きいトランジスターを、Ｂは閾値電圧｜Ｖth｜
が小さいトランジスターを、それぞれ示している。なお、図１３において、ゲート・ソー
ス間の電圧Ｖgsは、実線で示される特性と電位Ｖelとの差である。また、図１３において
、縦スケールの電流は、ソースからドレインに向かう方向を正（上）とした対数で示され
ている。
補償期間においてゲートノードｇは、電位Ｖiniから電位（Ｖel−｜Ｖth｜）となる。
このため、閾値電圧｜Ｖth｜が大きいトランジスターＡは、動作点がＳからＡａに移動す
る一方、閾値電圧｜Ｖth｜が小さいトランジスターＢは、動作点がＳからＢａに移動する
。
次に、２つのトランジスターが属する画素回路１１０へのデータ信号の電位が同じ場合
、つまり同じ階調レベルが指定された場合に、書込期間においては、動作点Ａａ、Ｂａか
らの電位シフト量は、ともに同じｋ2・ΔＶである。このため、トランジスターＡについ
ては動作点がＡａからＡｂに移動し、トランジスターＢについては動作点がＢａからＢｂ
に移動するが、電位シフト後の動作点における電流は、トランジスターＡ、Ｂともに、ほ
ぼ同じＩdsで揃うことになる。
これにより、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０
毎にばらついても、そのばらつきが補償されるのである。
【００６２】
また、本実施形態によれば、初期化期間から補償期間までにわたって制御回路５から供
給されるデータ信号を、一旦、保持容量４１に保持させた後、書込期間にその保持電位を
レベルシフトした上でデータ線１４に供給する。このため、制御回路５からみれば、デー
タ信号を、書込期間ではなく、初期化期間から補償期間までの比較的長い期間にわたって
供給すれば良いので、データ信号の供給動作について低速化することができる。
【００６３】
ところで、トランジスター１２１におけるドレインノードと、トランジスター１２３に
おけるドレインノードと、トランジスター１２４におけるソースノードとは、電気的に互
いに接続される。このため、トランジスター１２１、１２４、１２５については、トラン
ジスター１２２、１２３のようにＮウェル領域およびＰ型拡散層を一部供用化した構成と
することも可能ではある。
しかしながら、本実施形態では、図４または図５に示されるように画素回路１１０が第
１領域１１０ａと第２領域１１０ｂとに分けられるとともに、第１領域１１０ａにトラン
ジスター１２１〜１２３が設けられ、第２領域１１０ｂにトランジスター１２４、１２５
が設けられる。このため、トランジスター１２１と、トランジスター１２４、１２５とは
、領域的に分離されている。これは、次の理由による。
【００６４】
すなわち、ｉ行目でいえば、（ａ）の発光期間に至る際に、制御信号Ｇel(i)がＬレベ
ルに変化してトランジスター１２４がオンになり、制御信号Ｇorst(i)がＨレベルに変化
してトランジスター１２５がオフになる。このオンオフ動作（制御信号の電位変化）に伴
うノイズが、トランジスター１２１におけるゲートノードｇに重畳されると、（ｄ）の書
込期間での電位から変動してしまうことになり、表示品位が低下してしまう。
本実施形態では、トランジスター１２１を含む第１領域１１０ａが、トランジスター１
２４、１２５を含む第２領域１１０ｂから分離されている。このため、トランジスター１
２４、１２５のオンオフ動作に伴うノイズがトランジスター１２１におけるゲートノード
ｇに重畳され難い構成としているのである。
【００６５】
一方、（ｄ）の書込期間において、データ線１４からゲートノードｇに至る書込経路は
第１領域１１０ａの範囲内に限られている。このため、トランジスター１２４、１２５か
らみれば、書込期間における第１領域１１０ａでの電界変動による影響が低減されること
になる。
また、アノードＡd（トランジスター１２５のソースノード、トランジスター１２４の
ドレインノード）は、（ｂ）の初期化期間から（ｄ）の書込期間に至るまで、電位Ｖorst
に固定されるが、ノイズ等によって、当該電位Ｖorstから変動してしまうと、閾値補償と
ゲートノードｇへのデータ書き込みとが正確に実行できなくなる。
本実施形態によれば、アノードＡdを含むトランジスター１２４、１２５が、トランジ
スター１２１を含む第１領域１１０ａから分離されているので、当該第１領域１１０ａで
発生するノイズ等の影響を受けにくくなる。このため、閾値補償やデータ書き込みを、分
離しない構成と比較して、より正確に実行することができる。
【００６６】
さらに、本実施形態では、第１領域１１０ａと第２領域１１０ｂとの間に、固定電位の
給電線１１６が配置している。このため、第１領域１１０ａおよび第２領域１１０ｂのう
ち、一方から他方へのノイズや電界変動の影響がシールドされる、という効果も期待でき
る。
【００６７】
トランジスター１２１のドレインノードからトランジスター１２４のソースノードまで
は、ＯＬＥＤ１５０への電流経路の一部である。ここで、トランジスター１２１、１２４
について一部供用化した構成とした場合、特に拡散層部分での抵抗損失が大きくなる。そ
こで、本実施形態では、第１領域１１０ａに設けられたトランジスター１２１のドレイン
ノードから第２領域１１０ｂに設けられたトランジスター１２４のソースノードまでを、
導電配線層である第１配線としての配線８３、８４、および、同じく導電配線層である第
２配線としての配線９１を介して接続した構成としている。配線８３、８４、９１で接続
した構成では、コンタクトホールでの抵抗増加分を考慮しても、トランジスター１２１、
１２４について一部供用化した構成と比較して、トランジスター１２１のドレインノード
からトランジスター１２４のソースノードまでの経路の低抵抗化を図ることができる。
なお、実施形態では、第２領域１１０ｂにおいてトランジスター１２４が右側に、トラ
ンジスター１２５が左側に、それぞれ配置しているが、トランジスター１２４をトランジ
スター１２１と同じ左側に配置させて電流経路をほぼ一直線化しても良い。
【００６８】
＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例
えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に
選択された一または複数を適宜に組み合わせることもできる。
【００６９】
＜第１領域と第２領域との境界＞
実施形態では、第１領域１１０ａと第２領域１１０ｂとの境界に、シールド配線として
の給電線１１６が配置された構成であったが、なんらかの固定電位を給電する配線が設け
られていれば、シールド配線として機能させることができる。このため、例えば図１４に
示されるように、当該境界を含むように配線１６ａを設けるとともに、電位Ｖorstを給電
する構成として、配線１６ａをシールド配線として機能させても良い。
ここで、配線１６ａは、行方向に延在するように形成され、給電線１６とは、第２層間
絶縁膜を開孔するコンタクトホール１６ｅを介して接続される。このため、電位Ｖorstは
、列方向に延在する給電線１６と行方向に延在する配線１６ａとのメッシュ状の配線によ
って給電されることになる。なお、配線１６ａは、短冊状であっても良い。
給電線１１６は、図において第１領域１１０ａの下側に位置し、当該給電線１１６から
分岐した部分がトランジスター１２１のソースノードに接続されている。また、配線１１
６ｃは、第２配線層をパターニングしたものであり、一端がトランジスター１２１のソー
スノードに接続される一方、他端が走査線１２を跨いで、平面視で配線８２と重なってい
る。すなわち、図１４の例において保持容量１４０は、配線８２と配線１１６ｃとで第２
層間絶縁膜を挟持した構成である。
【００７０】
また、トランジスター１２１におけるゲート・ドレイン間には寄生容量が少なからず存
在する。このため、ｉ行目でいえば、制御信号Ｇel(i)がＨレベルであってトランジスタ
ー１２４がオフしているとき（ＯＬＥＤ１５０に電流が流れていないとき）であっても、
トランジスター１２１のドレインノードは、発光期間で電流が流れていたときの電位に当
該寄生容量によって保たれる。
このため、図１５に示されるように、第１領域１１０ａと第２領域１１０ｂとの境界に
、給電線１１６や配線１６ａを設けなくても、トランジスター１２１のドレインノードに
接続される配線８３を、シールド配線として機能させることができる。
【００７１】
なお、保持容量１４０については、第１配線層の配線８２と、第２配線層の配線１１６
ａ（１１６ｃ）とで第２層間絶縁膜を挟持する構成に限られず、トランジスター１２１の
ソースノードとなる拡散層を拡大して、当該拡散層と第１配線層からなる配線とで第１層
間絶縁膜を挟持する構成としても良い。
【００７２】
＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは
別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レ
ベルシフト回路４０とともに、シリコン基板に集積化しても良い。
【００７３】
＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の
半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基
板等に形成しても良い。いずれにしても、画素回路１１０が微細化した構成に有効である
。
【００７４】
＜制御信号Ｇcmp(i)＞
実施形態等において、ｉ行目でいえば、書込期間において制御信号Ｇcmp(i)をＨレベル
としたが、Ｌレベルとしても良い。すなわち、トランジスター１２３をオンさせることに
よる閾値補償とノードゲートｇへの書き込みとを並行して実行する構成としても良い。
【００７５】
＜デマルチプレクサ＞
実施形態等では、データ線１４を３列毎にグループ化するとともに、各グループにおい
てデータ線１４を順番に選択して、データ信号を供給する構成としたが、グループを構成
するデータ線数については「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサ３０を用いないで各列のデータ線
１４にデータ信号を一斉に線順次で供給する構成でも良い。
【００７６】
＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１〜１２５をＰ
チャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮ
チャネル型を適宜組み合わせても良い。
【００７７】
＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無
機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光する
ものであれば良い。
【００７８】
＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明す
る。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、
電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００７９】
図１６は、ヘッドマウント・ディスプレイの外観を示す図であり、図１７は、その光学
的な構成を示す図である。
まず、図１６に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には
、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒ
を有する。また、ヘッドマウント・ディスプレイ３００は、図１７に示されるように、ブ
リッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左
眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１７において左側となるように配置している。
これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図にお
いて９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画
像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように
配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒ
を介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０
Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過さ
せる。
【００８０】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１
０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察すること
ができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち
、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示
させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知
覚させることができる（３Ｄ表示）。
【００８１】
なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも
、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー
にも適用可能である。
【符号の説明】
【００８２】
１０…電気光学装置、１２…走査線、１４…データ線、１６…給電線、２０…走査線駆動
回路、３０…デマルチプレクサ、４０…レベルシフト回路、４１、４４、５０…保持容量
、１００…表示部、１１０…画素回路、１１０ａ…第１領域、１１０ｂ…第２領域、１１
６…給電線、１１８…共通電極、１２１〜１２５…トランジスター、１４０…保持容量、
１５０…ＯＬＥＤ、３００…ヘッドマウント・ディスプレイ。
【図１】
0005929121.tif 000002
【図２】
0005929121.tif 000003
【図３】
0005929121.tif 000004
【図４】
0005929121.tif 000005
【図５】
0005929121.tif 000006
【図６】
0005929121.tif 000007
【図７】
0005929121.tif 000008
【図８】
0005929121.tif 000009
【図９】
0005929121.tif 000010
【図１０】
0005929121.tif 000011
【図１１】
0005929121.tif 000012
【図１２】
0005929121.tif 000013
【図１３】
0005929121.tif 000014
【図１４】
0005929121.tif 000015
【図１５】
0005929121.tif 000016
【図１６】
0005929121.tif 000017
【図１７】
0005929121.tif 000018