(57)【特許請求の範囲】
【請求項１】
１次側コイル及び１次側スイッチング素子を含む１次側電圧変換部と複数の１次側ポートとを備える１次側回路、並びに２次側コイル及び２次側スイッチング素子を含む２次側電圧変換部と２次側ポートとを備える２次側回路を備える、電源回路において、前記１次側コイルと前記２次側コイルとが磁気結合しており、前記１次側回路の前記１次側スイッチング素子のスイッチングと前記２次側回路の前記２次側スイッチング素子のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整し、且つ、前記１次側回路又は前記２次側回路のスイッチングのデューティ比を変更する、電力変換方法であって、
前記電源回路が最大限の電力を伝送しようとしている状態で、前記位相差が、設計された所定の範囲の上限値であるか否かを判定する判定ステップと、
第１の１次側ポートの検出電圧が、第２の１次側ポートの目標電圧と１００／α（但し、αは０より大きく１００より小さい、前記伝送電力が最大となる場合の前記デューティ比）との積より小さいか否かを判定する判定ステップと、
前記位相差が前記上限値であり、且つ前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さい場合に、前記デューティ比をαに固定する固定ステップと、を有する、電力変換方法。
【請求項２】
前記デューティ比が５０％以下であるか否かを判定する判定ステップと、
前記デューティ比が５０％以下である場合に、αを増加させる増加ステップと、
増加させたαが、５０％より大きいか否かを判定する判定ステップと、
増加させたαが、５０％以下である場合に、前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さいか否かを判定する判定ステップと、を有する、請求項１に記載の電力変換方法。
【請求項３】
前記デューティ比が５０％以下であるか否かを判定する判定ステップと、
前記デューティ比が５０％より大きい場合に、αを減少させる減少ステップと、
減少させたαが、５０％より小さいか否かを判定する判定ステップと、
減少させたαが、５０％以上である場合に、前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さいか否かを判定する判定ステップと、を有する、請求項１に記載の電力変換方法。
【請求項４】
増加させたαが、５０％より大きい場合に、増加させたαを５０％に固定する固定ステップと、を有する、請求項２に記載の電力変換方法。
【請求項５】
減少させたαが、５０％より小さい場合に、減少させたαを５０％に固定する固定ステップと、を有する、請求項３に記載の電力変換方法。
【請求項６】
１次側コイル及び１次側スイッチング素子を含む１次側電圧変換部と、複数の１次側ポートと、を備える１次側回路と、
前記１次側コイルと磁気結合する２次側コイル及び２次側スイッチング素子を含む２次側電圧変換部と、２次側ポートと、を備える、２次側回路と、
前記１次側回路の前記１次側スイッチング素子のスイッチングと前記２次側回路の前記２次側スイッチング素子のスイッチングとの位相差を変更することによって、前記１次側回路と前記２次側回路との間で伝送される伝送電力を制御し、且つ、前記１次側回路又は前記２次側回路のスイッチングのデューティ比を制御する制御部と、を備える電力変換装置であって、
前記制御部は、最大限の電力を伝送しようとしている状態で、前記位相差が、設計された所定の範囲の上限値であるか否かを判定し、
第１の１次側ポートの検出電圧が、第２の１次側ポートの目標電圧と１００／α（但し、αは０より大きく１００より小さい、前記伝送電力が最大となる場合の前記デューティ比）との積より小さいか否かを判定し、
前記位相差が上限値であり、且つ前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さい場合に、前記デューティ比をαに固定する、電力変換装置。
【請求項７】
前記デューティ比が５０％以下であるか否かを判定し、
前記デューティ比が５０％以下である場合に、αを増加させ、
増加させたαが、５０％より大きいか否かを判定し、
増加させたαが、５０％以下である場合に、前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さいか否かを判定する、請求項６に記載の電力変換装置。
【請求項８】
前記デューティ比が５０％以下であるか否かを判定し、
前記デューティ比が５０％より大きい場合に、αを減少させ、
減少させたαが、５０％より小さいか否かを判定し、
減少させたαが、５０％以上である場合に、前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さいか否かを判定する、請求項６に記載の電力変換装置。
【請求項９】
増加させたαが、５０％より大きい場合に、増加させたαを５０％に固定する、請求項７に記載の電力変換装置。
【請求項１０】
減少させたαが、５０％より小さい場合に、減少させたαを５０％に固定する、請求項８に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置及び電力変換方法に関する。
【背景技術】
【０００２】
従来、複数の１次側ポートを含む１次側変換回路と、複数の２次側ポートを含み、１次側変換回路と変圧器で磁気結合する２次側変換回路との間で伝送される伝送電力を、位相差φに応じて調整する電力変換装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
位相差φに応じて調整される伝送電力は、１次側変換回路又は２次側変換回路のスイッチングのデューティ比Ｄの値によっても影響を受ける。
【０００５】
しかしながら、位相差φとデューティ比Ｄとは、独立に制御されているため、伝送電力を最大にする値に、位相差φが設定されても、デューティ比Ｄが適切に設定されないと、伝送電力の低下を招いてしまう。
【０００６】
そこで、伝送電力が最大値から低下するのを防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、一態様によれば、
１次側コイル及び１次側スイッチング素子を含む１次側電圧変換部と複数の１次側ポートとを備える１次側回路、並びに２次側コイル及び２次側スイッチング素子を含む２次側電圧変換部と２次側ポートとを備える２次側回路を備える、電源回路において、前記１次側コイルと前記２次側コイルとが磁気結合しており、前記１次側回路の前記１次側スイッチング素子のスイッチングと前記２次側回路の前記２次側スイッチング素子のスイッチングとの位相差を変更して、前記１次側回路と前記２次側回路との間で伝送される伝送電力を調整し、且つ、前記１次側回路又は前記２次側回路のスイッチングのデューティ比を変更する、電力変換方法であって、
前記電源回路が最大限の電力を伝送しようとしている状態で、前記位相差が、設計された所定の範囲の上限値であるか否かを判定する判定ステップと、
第１の１次側ポートの検出電圧が、第２の１次側ポートの目標電圧と１００／α（但し、αは０より大きく１００より小さい、前記伝送電力が最大となる場合の前記デューティ比）との積より小さいか否かを判定する判定ステップと、
前記位相差が前記上限値であり、且つ前記第１の１次側ポートの検出電圧が、前記第２の１次側ポートの目標電圧と１００／αとの積より小さい場合に、前記デューティ比をαに固定する固定ステップと、
を有する、電力変換方法が提供される。
【発明の効果】
【０００８】
一態様によれば、伝送電力が最大値から低下するのを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】電力変換装置の実施形態である電源装置の構成例を示したブロック図
【図２】制御部の構成例を示したブロック図
【図３】１次側回路及び２次側回路のスイッチング例を示したタイミングチャート
【図４】伝送電力Ｐと位相差φとデューティ比Ｄとの関係を示したグラフ
【図５】制御部の一構成例を示したブロック図
【図６】電力変換方法の一例を示したフローチャート
【発明を実施するための形態】
【００１０】
＜電源装置１０１の構成＞
図１は、電力変換装置の実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、電源回路１０と、制御部５０と、センサ部７０とを備えた電源システムである。電源装置１０１は、例えば、自動車等の車両に搭載され、車載の各負荷に配電するシステムである。このような車両の具体例として、ハイブリッド車、プラグインハイブリッド車、電気自動車などが挙げられる。
【００１１】
電源装置１０１は、例えば、１次側高電圧系負荷（例えば、電動パワーステアリング装置（ＥＰＳ）、等）６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷（例えば、電子制御装置（ＥＣＵ）、電子制御ブレーキシステム（ＥＣＢ）、等）６１ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。
【００１２】
電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び２次側高電圧系電源６２ｂ（例えば、主機バッテリ）が接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する。また、２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１０に構成される２次側変換回路３０によって降圧された電力を供給する。２次側高電圧系電源６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。
【００１３】
電源回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換回路である。なお、電源回路１０を備えた電源装置１０１は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な装置でもよい。例えば、電源回路１０は、第４入出力ポート６０ｄが無い３つの入出力ポートを有する回路でもよい。
【００１４】
ポート電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。ポート電圧Ｖａ，Ｖｃ，Ｖｂ，Ｖｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。ポート電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。
【００１５】
電源回路１０は、第１入出力ポート６０ａに設けられるキャパシタＣ１と、第２入出力ポート６０ｃに設けられるキャパシタＣ３と、第３入出力ポート６０ｂに設けられるキャパシタＣ２と、第４入出力ポート６０ｄに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
【００１６】
キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６１３と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６１６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６１８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６２２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。
【００１７】
キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源回路１０の内部に設けられてもよいし、電源回路１０の外部に設けられてもよい。
【００１８】
電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、１次側磁気結合リアクトル２０４及び２次側磁気結合リアクトル３０４を介して接続され、且つ、変圧器４００（センタータップ式変圧器）で磁気結合されている。第１入出力ポート６０ａ及び第２入出力ポート６０ｃから構成される１次側ポートと、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄから構成される２次側ポートとは、変圧器４００を介して接続されている。
【００１９】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６０ａと、第２入出力ポート６０ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２０】
１次側フルブリッジ回路２００は、第１入出力ポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有している。
【００２１】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。
【００２２】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００２３】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００２４】
第１入出力ポート６０ａは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａは、端子６１３と端子６１４とを含んで構成される。第２入出力ポート６０ｃは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃは、端子６１４と端子６１６とを含んで構成される。
【００２５】
センタータップ２０２ｍは、第２入出力ポート６０ｃの高電位側の端子６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００２６】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６０ｂと、第４入出力ポート６０ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２７】
２次側フルブリッジ回路３００は、第３入出力ポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有している。
【００２８】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。
【００２９】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００３０】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００３１】
第３入出力ポート６０ｂは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂは、端子６１８と端子６２０とを含んで構成される。第４入出力ポート６０ｄは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄは、端子６２０と端子６２２とを含んで構成される。
【００３２】
第３入出力ポート６０ｂのポート電圧Ｖｂ及び第４入出力ポート６０ｄのポート電圧Ｖｄは、２次側低電圧系電源６２ｂの電圧に依存して変動する。
【００３３】
センタータップ３０２ｍは、第４入出力ポート６０ｄの高電位側の端子６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００３４】
図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００３５】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、入出力電圧Ｖａと入出力電圧Ｖｃの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、入出力電圧Ｖｂと入出力電圧Ｖｄの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。
【００３６】
センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。
【００３７】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、入出力電流Ｉａと入出力電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、入出力電流Ｉｂと入出力電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。
【００３８】
センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。
【００３９】
電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００４０】
制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１０で行われる電力変換動作をフィードバック制御し、電源回路１０の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。
【００４１】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。
【００４２】
これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１０の各入出力ポートにおける入出力値Ｙを変化させる。
【００４３】
制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙｏに収束する値に、位相差φ又はデューティ比Ｄが変化するように、電源回路１０による電力変換動作をフィードバック制御する。目標値Ｙｏは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙｏは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値でもよいし、目標電流値でもよいし、目標電力値でもよい。
【００４４】
また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｐが、設定された目標伝送電力に収束する値に、位相差φが変化するように、電源回路１０による電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力は、例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。
【００４５】
図２は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０等を含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００４６】
電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差を表す信号）に基づいて、次に述べる電源回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。
【００４７】
そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。
【００４８】
さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。
【００４９】
それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。
【００５０】
位相差φ決定処理部５０４は、電源回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。
【００５１】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００５２】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００５３】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００５４】
制御部５０は、図２に示す処理に限定されず、１次側変換回路２０と２次側変換回路３０との間で伝送される伝送電力を制御するために必要とされる様々な処理を行うことが可能である。
【００５５】
＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１及び図２を用いて説明する。例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６０ｃに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧の電力が電源回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６０ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６０ｄから出力される。
【００５６】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６０ｃと第１入出力ポート６０ａについて着目すると、第２入出力ポート６０ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には昇降圧回路が取り付けられていることとなる。
【００５７】
さらに、第２入出力ポート６０ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６０ｄの端子６２２と第３入出力ポート６０ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００５８】
次に、電源回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６０ａと第３入出力ポート６０ｂについて着目すると、第１入出力ポート６０ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６０ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが結合係数ｋＴで磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６０ａに入力された電力を変換して第３入出力ポート６０ｂに伝送させ、あるいは、第３入出力ポート６０ｂに入力された電力を変換して第１入出力ポート６０ａに伝送させることができる。
【００５９】
図３は、制御部５０の制御によって、電源回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００６０】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００６１】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１１＝２次側オン時間δ１２＝時間値β）。
【００６２】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６０ｂと第４入出力ポート６０ｄとの間の変圧比である。
【００６３】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６０ｃの電圧／第１入出力ポート６０ａの電圧
＝δ１１／Ｔ＝β／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６０ｄの電圧／第３入出力ポート６０ｂの電圧
＝δ１２／Ｔ＝β／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝β／Ｔ）である。
【００６４】
なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ１２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００６５】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力伝送量Ｐを調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。
【００６６】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１と２次側第２アーム回路３１１との間でのスイッチングタイミングのずれである。それらのずれは互いに等しいまま制御される。つまり、Ｕ１とＵ２の位相差φ及びＶ１とＶ２の位相差φは、同じ値に制御される。
【００６７】
したがって、例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６０ｃに入力された電圧を昇圧して第１入出力ポート６０ａに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６０ｂに入力された電圧を降圧して第４入出力ポート６０ｄに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６０ａに入力された電力を所望の電力伝送量Ｐで第３入出力ポート６０ｂに伝送するための位相差φを設定する。
【００６８】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００６９】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００７０】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００７１】
制御部５０により位相差φ、等価インダクタンスＬ、等に応じて調整される伝送電力Ｐ（電力伝送量Ｐともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｐ＝（Ｎ×Ｖａ×Ｖｂ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。
【００７２】
なお、Ｎは、変圧器４００の巻き数比、Ｖａは、第１入出力ポート６０ａの入出力電圧（１次側変換回路２０の１次側正極母線２９８と１次側正極母線２９９との間の電圧）、Ｖｂは、第３入出力ポート６０ｂの入出力電圧（２次側変換回路３０の１次側正極母線３９８と１次側正極母線３９９との間の電圧）である。πは、円周率、ω（＝２π×ｆ＝２π／Ｔ）は、１次側変換回路２０及び２次側変換回路３０のスイッチングの角周波数である。ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、磁気結合リアクトル２０４，３０４と変圧器４００の電力伝送に関わる等価インダクタンスである。Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。デューティ比Ｄ及び位相差φは、所定の上下限値に挟まれた範囲内で変化するように設計された制御パラメータである。
【００７３】
等価インダクタンスＬは、１次側磁気結合リアクトル２０４及び／又は２次側磁気結合リアクトル３０４が接続された変圧器４００の簡易等価回路上で定義できる。等価インダクタンスＬは、簡易等価回路において、１次側磁気結合リアクトル２０４の漏れインダクタンス及び／又は２次側磁気結合リアクトルの漏れインダクタンスと、変圧器４００の漏れインダクタンスとを合成した合成インダクタンスである。
【００７４】
例えば、２次側変換回路３０側から測定される等価インダクタンスＬ（２次側換算値ＬＥＱ２）は、
ＬＥＱ２ ＝ ２Ｌ１（１−ｋ１）Ｎ２ ＋ ２Ｌ２（１−ｋ２） ＋ ＬＴ２（１−ｋＴ２）
・・・式２
と表すことができる。
【００７５】
Ｌ１は、１次側磁気結合リアクトル２０４の自己インダクタンス、ｋ１は、１次側磁気結合リアクトル２０４の結合係数、Ｎは、変圧器４００の巻き数比、Ｌ２は、２次側磁気結合リアクトル３０４の自己インダクタンス、ｋ２は、２次側磁気結合リアクトル３０４の結合係数、ＬＴ２は、変圧器４００の２次側の励磁インダクタンス、ｋＴは、変圧器４００の結合係数である。なお、第２入出力ポート６０ｃ又は第４入出力ポート６０ｄを使用しない場合、式２において、第１項又は第２項で表される漏れインダクタンスが無い場合もありうる。
【００７６】
ところで、伝送電力Ｐは、制御部５０による位相差φの変更によって調整されるが、式１及び図４に示されるように、デューティ比Ｄの影響を受ける。図４は、伝送電力Ｐと位相差φとデューティ比Ｄとの関係を示したグラフである。伝送電力Ｐは、位相差φを大きくするにつれて大きくなる（φ１１＜φ１２＜φ１３＜φ１４）。しかしながら、位相差φが同じ値に固定されていても、伝送電力Ｐは、デューティ比Ｄが０．５（＝５０％）よりも大きい場合、デューティ比Ｄが大きくなるにつれて小さくなり、デューティ比Ｄが０．５よりも小さい場合、デューティ比Ｄが小さくなるにつれて小さくなる。なお、図５は、伝送電力Ｐが最大となるデューティ比Ｄが５０％である例を示す図である。
【００７７】
そのため、制御部５０は、伝送電力Ｐが目標伝送電力Ｐｏに収束するように位相差φの指令値φｏを変更しても、デューティ比Ｄの指令値Ｄｏによっては、伝送電力Ｐを目標伝送電力Ｐｏに精度良く調整できないことがある。同様に、制御部５０は、所定の入出力ポートにおける入出力値Ｙが目標値Ｙｏに収束するように位相差φの指令値φｏを変更しても、デューティ比Ｄの指令値Ｄｏによっては、入出力値Ｙを目標値Ｙｏに精度良く調整できないことがある。
【００７８】
例えば、伝送電力Ｐを最大にする上限値に位相差φが設定されても、デューティ比Ｄが適切に設定されないと、伝送電力Ｐが最大値から低下するおそれがある。
【００７９】
そこで、制御部５０は、ポート電圧Ｖａ、ポート電圧Ｖｃを検出し、位相差φが上限値である場合、デューティ比Ｄを、適切に設定する。なお、位相差φが上限値である場合とは、電源装置１０１が最大限の電力を伝送しようとしている状態（例えば、伝送先ポートの電力不足等）を指す。
【００８０】
例えば、制御部５０は、位相差φが上限値であり、且つ、（ポート電圧Ｖａの検出電圧）＜（ポート電圧Ｖｃの目標電圧×（１００／α））の関係式を満たす場合、デューティ比Ｄをαに固定する。但し、αは、０より大きく１００より小さい、伝送電力Ｐが最大となる場合のデューティ比である。なお、αは、ηを最大とする場合のデューティ比であっても良い。ηとは、伝送電力Ｐの伝送効率である。
【００８１】
このような場合に、デューティ比Ｄを固定することで、伝送電力Ｐが最大値から低下するのを防止できるという効果が得られる。
【００８２】
ここで、（ポート電圧Ｖａの検出電圧）＜（ポート電圧Ｖｃの目標電圧×（１００／α））の関係式と、デューティ比Ｄの設定について、具体例を挙げて説明する。例えば、ポート電圧Ｖａの検出電圧＝１０Ｖ、α＝２５％とする。
【００８３】
まず、ポート電圧Ｖｃの目標電圧＝４．０Ｖの場合について、考える。
【００８４】
この場合、本来であれば、制御部５０は、デューティ比Ｄを、４０％（＝（４．０／１０）×１００）に設定しなければならない。しかしながら、伝送電力Ｐは、α＝２５％で最大となるため、デューティ比Ｄが４０％に設定されてしまうと、伝送電力Ｐ又は効率ηを最大化することができない。
【００８５】
そこで、制御部５０は、位相差φが上限値であり、且つポート電圧Ｖａの検出電圧が、ポート電圧Ｖｃの目標電圧と１００／αとの積より小さいとき、デューティ比Ｄを、α＝２５％に固定する。デューティ比Ｄが、α＝２５％に固定されても、ポート電圧Ｖｃの検出電圧２．５Ｖ（＝１０Ｖ×２５％）は、ポート電圧Ｖｃの目標電圧（４．０）を超えず、（ポート電圧Ｖａの検出電圧）＜（ポート電圧Ｖｃの目標電圧×１００／α）の関係式を満たす（∵１０Ｖ＜＝１６Ｖ（＝４．０×｛１００／２５｝））。
【００８６】
従って、上記関係式を満たす場合には、制御部５０が、デューティ比Ｄを、２５％に固定しても、回路に不具合（例えば、第２入出力ポート６０ｃが過電圧状態になり、第２入出力ポート６０ｃに接続された負荷が故障する、等）を生じさせることなく、伝送電力Ｐ又は効率ηを最大化することができる。
【００８７】
次に、ポート電圧Ｖｃの目標電圧＝２．０Ｖの場合について、考える。
【００８８】
この場合、上記関係式を満たさず（∵１０Ｖ＜＝８Ｖ（＝２．０×｛１００／２５｝））、ポート電圧Ｖｃの検出電圧（２．５Ｖ）は、ポート電圧Ｖｃの目標電圧（２．０）を超えてしまう。このため、制御部５０は、デューティ比Ｄを、α＝２５％に固定することができない。
【００８９】
従って、（ポート電圧Ｖａの検出電圧）≧（ポート電圧Ｖｃの目標電圧×１００／α）を満たす場合には、制御部５０は、デューティ比ＤをＰＩＤ算出値に設定する。
【００９０】
図５は、ＰＩＤ算出値を算出する制御部５０の構成例を示したブロック図である。制御部５０は、ＰＩＤ制御部５１、等を有している。ＰＩＤ算出値は、例えば、位相差φの指令値φｏ、デューティ比Ｄの指令値Ｄｏである。
【００９１】
ＰＩＤ制御部５１は、ＰＩＤ制御によって、１次側ポートと２次側ポートの少なくとも一つのポートのポート電圧を目標電圧に収束させるための位相差φの指令値φｏを、スイッチング周期Ｔ毎に生成する位相差指令値生成部を有する。例えば、ＰＩＤ制御部５１の位相差指令値生成部は、ポート電圧Ｖａの目標電圧とセンサ部７０によって取得されたポート電圧Ｖａの検出電圧との偏差に基づいてＰＩＤ制御を行うことによって、当該偏差を零に収束させるための指令値φｏをスイッチング周期Ｔ毎に生成する。
【００９２】
制御部５０は、ＰＩＤ制御部５１によって生成された指令値φｏに従って、１次側変換回路２０及び２次側変換回路３０のスイッチング制御を行うことによって、ポート電圧が目標電圧に収束するように、式１によって定められる伝送電力Ｐを調整する。
【００９３】
また、ＰＩＤ制御部５１は、ＰＩＤ制御によって、１次側ポートと２次側ポートの少なくとも一つのポートのポート電圧を目標電圧に収束させるためのデューティ比Ｄの指令値Ｄｏを、スイッチング周期Ｔ毎に生成するデューティ比指令値生成部を有する。例えば、ＰＩＤ制御部５１のデューティ比指令値生成部は、ポート電圧Ｖｃの目標電圧とセンサ部７０によって取得されたポート電圧Ｖｃの検出電圧との偏差に基づいてＰＩＤ制御を行うことによって、当該偏差を零に収束させるための指令値Ｄｏをスイッチング周期Ｔ毎に生成する。
【００９４】
なお、ＰＩＤ制御部５１は、デューティ比Ｄの指令値Ｄｏに代えて、オン時間δの指令値δｏを生成するオン時間指令値生成部を有してもよい。
【００９５】
ＰＩＤ制御部５１は、積分ゲインＩ１、微分ゲインＤ１、比例ゲインＰ１に基づいて、位相差φの指令値φｏを調整し、積分ゲインＩ２、微分ゲインＤ２、比例ゲインＰ２に基づいて、デューティ比Ｄの指令値Ｄｏを調整する。
【００９６】
なお、ポート電圧Ｖａ、ポート電圧Ｖｃ、デューティ比Ｄの間には、ポート電圧Ｖａ×デューティ比Ｄ＝ポート電圧Ｖｃという関係が成立する。従って、一定のポート電圧Ｖａ（例えば、１０Ｖ）を降圧して、ポート電圧Ｖｃを増やしたい場合（例えば、１Ｖから５Ｖ）は、デューティ比Ｄを増加させれば良い（例えば、１０％から５０％）。逆に、一定のポート電圧Ｖｃ（例えば、５Ｖ）を昇圧して、ポート電圧Ｖａを増やしたい場合（例えば、１０Ｖから５０Ｖ）は、デューティ比Ｄを減少させれば良い（例えば、５０％から１０％）。つまり、ＰＩＤ制御部５１は、制御対象（第１入出力ポート６０ａ又は第２入出力ポート６０ｃ）を切り替えることによって、デューティ比Ｄの制御方向（デューティ比Ｄを増減させる方向）を、昇圧動作する場合と、降圧動作する場合とで、逆にする。
【００９７】
＜電源装置１０１の動作のフローチャート＞
図６は、電力変換方法の一例を示したフローチャートである。図６の電力変換方法は、制御部５０によって実行される。
【００９８】
ステップＳ１０において、制御部５０は、位相差φが上限値であるか否かを判定する。位相差φが上限値である場合（ＹＥＳ）、制御部５０は、ステップＳ２０の処理を行う。位相差φが上限値ではない場合（ＮＯ）、制御部５０は、ステップＳ１１０の処理を行う。
【００９９】
ステップＳ１０における判定により、制御部５０は、伝送電力を最大にする値に、位相差φが設定されているか否かを判定することができる。
【０１００】
ステップＳ２０において、制御部５０は、デューティ比Ｄが５０％以下であるか否かを判定する。デューティ比Ｄが５０％以下である場合（ＹＥＳ）、制御部５０は、ステップＳ３０の処理を行う。デューティ比Ｄが５０％より大きい場合（ＮＯ）、制御部５０は、ステップＳ８０の処理を行う。
【０１０１】
ステップＳ２０における判定により、制御部５０は、デューティ比Ｄを増加させるべきか、デューティ比Ｄを減少させるべきかを判定することができる。
【０１０２】
ステップＳ３０において、制御部５０は、現在のデューティ比Ｄに変数Δを加算した値をαとする。
【０１０３】
ステップＳ４０において、制御部５０は、ステップＳ３０で設定したαが５０％より大きいか否かを判定する。ステップＳ３０で設定したαが５０％より大きい場合（ＹＥＳ）、制御部５０は、ステップＳ５０の処理を行う。ステップＳ３０で設定したαが５０％以下である場合（ＮＯ）、制御部５０は、ステップＳ６０の処理を行う。
【０１０４】
ステップＳ４０における判定により、制御部５０は、ステップＳ３０で設定したαを、強制的に５０％に固定するべきか否かを判定することができる。
【０１０５】
ステップＳ５０において、制御部５０は、ステップＳ３０で設定したαを、強制的に５０％に固定する。
【０１０６】
ステップＳ６０において、制御部５０は、ポート電圧Ｖａの検出電圧が、ポート電圧Ｖｃの目標電圧と１００／αとの積より小さいか否かを判定する。ポート電圧Ｖａの検出電圧が、ポート電圧Ｖｃの目標電圧と１００／αとの積より小さい場合（ＹＥＳ）、制御部５０は、ステップＳ７０の処理を行う。ポート電圧Ｖａの検出電圧が、ポート電圧Ｖｃの目標電圧と１００／αとの積以上である場合（ＮＯ）、制御部５０は、ステップＳ１１０の処理を行う。なお、ステップＳ６０における判定式は、ポート電圧Ｖａ×デューティ比Ｄ＝ポート電圧Ｖｃの関係式より導かれる。
【０１０７】
ステップＳ６０における判定により、制御部５０は、ポート電圧Ｖａの検出電圧と、ポート電圧Ｖｃの目標電圧との関係を比較して、デューティ比Ｄを、固定値（α）に設定するか、ＰＩＤ算出値に設定するかを判定することができる。
【０１０８】
ステップＳ７０において、制御部５０は、位相差φをＰＩＤ算出値、デューティ比Ｄをαに設定し、再び、ステップＳ１０へ戻る。
【０１０９】
ステップＳ８０において、制御部５０は、現在のデューティ比Ｄから変数Δを減算した値をαとする。
【０１１０】
ステップＳ９０において、制御部５０は、ステップＳ８０で設定したαが５０％より小さいか否かを判定する。ステップＳ８０で設定したαが５０％より小さい場合（ＹＥＳ）、制御部５０は、ステップＳ１００の処理を行う。ステップＳ８０で設定したαが５０％以上である場合（ＮＯ）、制御部５０は、ステップＳ６０の処理を行う。
【０１１１】
ステップＳ９０における判定により、制御部５０は、ステップＳ８０で設定したαを、強制的に５０％に固定するべきか否かを判定することができる。
【０１１２】
ステップＳ１００において、制御部５０は、ステップＳ８０で設定したαを、強制的に、５０％に固定する。
【０１１３】
ステップＳ１１０において、制御部５０は、位相差φをＰＩＤ算出値、デューティ比ＤをＰＩＤ算出値に設定し、再び、ステップＳ１０へ戻る。制御部５０は、デューティ比Ｄが５０％に満たない状態、又は、デューティ比Ｄが５０％を超える状態であっても、そのまま制御を続ける。
【０１１４】
上述の様に、制御部５０は、ステップＳ１０での制御により、位相差φが上限値であるか否かを判定し、ステップＳ２０での制御により、αを増加又は減少させ、ステップＳ３０からＳ５０まで、及びステップＳ８０からＳ１００までの制御により、強制的にαを固定すべきか否かを判定し、ステップＳ６０での制御により、ポート電圧Ｖａの検出電圧、ポート電圧Ｖｃの目標電圧、αの大小関係を判定する。
【０１１５】
判定結果に基づいて、制御部５０は、デューティ比Ｄを適切に設定し、伝送電力又は効率を最大化する。
【０１１６】
以上、電力変換装置及び電力変換方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１１７】
例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【０１１８】
また、第４入出力ポート６０ｄに電源が接続されてもよい。
【０１１９】
また、２次側を１次側と定義し、１次側を２次側と定義してもよい。
【０１２０】
また、本発明は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な電力変換装置に適用できる。例えば、本発明は、図１に例示された４つの入出力ポートのうちいずれか一つの入出力ポートが無い構成を有する電源装置に対しても適用できる。
【符号の説明】
【０１２１】
２０  １次側変換回路
３０  ２次側変換回路
５０  制御部
６０ａ  第１入出力ポート（第１の１次側ポート）
６０ｂ  第３入出力ポート（２次側ポート）
６０ｃ  第２入出力ポート（第２の１次側ポート）
６２ｂ  ２次側高電圧系電源
６２ｃ  １次側低電圧系電源
１０１  電源装置（電力変換装置の一例）
４００  変圧器
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
0005929943.tif 000002
【図２】
0005929943.tif 000003
【図３】
0005929943.tif 000004
【図４】
0005929943.tif 000005
【図５】
0005929943.tif 000006
【図６】
0005929943.tif 000007