(57)【特許請求の範囲】
【請求項１】
第１のプロセッサ及び第２のプロセッサを備える携帯型端末装置に於いて、
前記第１のプロセッサは、
第１の無線方式による通信を実現するための第１の通信処理を実行するとともに、前記第１の無線方式による通信中に前記第１のプロセッサにリセット処理の契機となる割り込み要求が生じた場合、前記リセット処理前に前記第１の無線方式による通信を実現するための回線設定情報を出力し、
前記第２のプロセッサは、
第２の無線方式による通信を実現するための第２の通信処理を実行するとともに、前記第１のプロセッサからの前記回線設定情報を取得した場合に、前記第２の無線方式による通信の接続要求を出力する携帯型端末装置。
【請求項２】
請求項１に記載の携帯型端末装置に於いて、さらに、
前記第１のプロセッサから出力される回線設定情報を格納するメモリを備え、
前記第２のプロセッサは、前記第１の無線方式による通信中に前記第１のプロセッサに前記リセット処理の契機となる割り込み要求が生じた場合、前記メモリに格納された回線設定情報を取得する携帯型端末装置。
【請求項３】
請求項１又は２に記載の携帯型端末装置に於いて、
前記第１の無線方式による通信中に前記第１のプロセッサに前記リセット処理の契機となる割り込み要求が生じた場合、前記第１のプロセッサは、前記第１の無線方式による通信の切断要求を出力する携帯型端末装置。
【請求項４】
請求項１乃至３の何れかに記載の携帯型端末装置に於いて、
前記第１のプロセッサは、前記第１の無線方式による通信を実現するための回線設定情報の出力後、前記リセット処理を実行する携帯型端末装置。
【請求項５】
請求項１乃至３の何れかに記載の携帯型端末装置に於いて、
前記第１のプロセッサは、前記第２の無線方式による通信の接続要求の出力後、前記リセット処理を実行する携帯型端末装置。
【請求項６】
請求項１乃至５の何れかに記載の携帯型端末装置に於いて、さらに、
前記第１の無線方式による通信中に前記第１のプロセッサに前記リセット処理の契機となる割り込みが生じた場合、前記第１の通信処理のタスクを生成する第３のプロセッサを備え、
前記第２のプロセッサは、前記第３のプロセッサによる前記タスクの生成後に、前記第１の無線方式による通信の接続要求を出力する携帯型端末装置。
【請求項７】
請求項６に記載の携帯型端末装置に於いて、さらに、
前記第１の通信処理を規定する通信プログラムを格納するメモリを備え、
前記第３のプロセッサは、前記第１の無線方式による通信中に前記第１のプロセッサに前記リセット処理の契機となる割り込みが生じた場合、前記メモリから前記通信プログラムを読み込むとともに、前記通信プログラムに基づき、前記第１の通信処理のタスクを生成する携帯型端末装置。
【請求項８】
請求項１乃至７の何れかに記載の携帯型端末装置に於いて、
前記第１のプロセッサは、前記第１の無線方式による通信の切断要求の出力後、前記切断要求の完了通知を出力し、
前記第２のプロセッサは、前記第１のプロセッサから出力された完了通知を契機に前記第２の無線方式による通信の接続要求を出力する携帯型端末装置。
【請求項９】
第１のプロセッサ及び第２のプロセッサを備える携帯型端末装置の制御方法に於いて、
前記第１のプロセッサは、
第１の無線方式による通信を実現するための第１の通信処理を実行するとともに、前記第１の無線方式による通信中に前記第１のプロセッサにリセット処理の契機となる割り込み要求が生じた場合、前記リセット処理前に前記第１の無線方式による通信を実現するための回線設定情報を出力し、
前記第２のプロセッサは、
第２の無線方式による通信を実現するための第２の通信処理を実行するとともに、前記第１のプロセッサからの前記回線設定情報を取得した場合に、前記第２の無線方式による通信の接続要求を出力する携帯型端末装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、携帯型端末装置及び携帯型端末装置の制御方法に関する。
【背景技術】
【０００２】
例えばＬＴＥやＷ−ＣＤＭＡ等の複数の無線方式により接続できる携帯型端末装置として、所謂マルチモード端末が開発されている。複数の無線方式を切り替える技術としては、例えばファストリダイレクション（Fast Redirection）という方式が開示されている。
【０００３】
以下、Fast Redirectionを簡単に説明する。
【０００４】
Fast Redirectionに於いて、携帯型端末装置は、先ず、第１の無線方式の基地局に、接続要求と、携帯型端末装置がサポートする無線方式と、を報告する。
【０００５】
次に、第１の無線方式の基地局は、携帯型端末装置がサポートする無線方式に第２の無線方式が含まれ、かつ、第１の無線方式の基地局の近傍に第２の無線方式の基地局が位置するか判断する。条件を満足する第２の基地局が存在すると判断した場合、第１の無線方式の基地局は、携帯型端末装置との無線接続を拒否するとともに、携帯型端末装置に第２の無線方式の基地局の伝送帯域の中心周波数を通知する。
【０００６】
次に、携帯型端末装置は、第１の無線方式の基地局から通知された中心周波数により第２の無線方式の基地局を探知する。そして、携帯型端末装置は、第２の無線方式の基地局に無線接続する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２４５８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、従来技術にかかるマルチモード端末では、１つのプロセッサをタスク分割して、複数の無線方式に割り当てている。このため、通信中にリセット処理の契機となる割り込みが生じると、プロセッサがリセット処理を終了させるまで、通信が切断されることとなる。即ち、携帯型端末装置が複数の無線方式をサポートしていても、プロセッサがリセットを開始すると、通信が切断されるため、通信の信頼性を確保できていなかった。
【０００９】
開示の技術は、通信中の無線方式が割り当てられたプロセッサに、リセット処理の契機となる割り込みが生じても、通信の信頼性を十分に確保できる携帯型端末装置を提供する。
【課題を解決するための手段】
【００１０】
開示の技術の一観点によれば、第１のプロセッサ及び第２のプロセッサを備える携帯型端末装置に於いて、前記第１のプロセッサは、第１の無線方式による通信を実現するための第１の通信処理を実行するとともに、前記第１の無線方式による通信中に前記第１のプロセッサにリセット処理の契機となる割り込み要求が生じた場合、前記リセット処理前に前記第１の無線方式による通信を実現するための回線設定情報を出力し、前記第２のプロセッサは、第２の無線方式による通信を実現するための第２の通信処理を実行するとともに、前記第１のプロセッサからの前記回線設定情報を取得した場合に、前記第２の無線方式による通信の接続要求を出力する携帯型端末装置が提供される。
【発明の効果】
【００１１】
開示の技術によれば、通信中の無線方式が割り当てられたプロセッサに、リセット処理の契機となる割り込みが生じても、通信の信頼性を十分に確保することができる。
【図面の簡単な説明】
【００１２】
【図１】一実施形態にかかる携帯型端末装置のハードウェア構成の概略図である。
【図２】一実施形態にかかる携帯型端末装置の電源投入時に実行される各ＣＰＵの起動処理のフローチャートである。
【図３】一実施形態にかかる携帯型端末装置の電源投入時の動作シーケンスの概略図である。
【図４】一実施形態にかかるメモリのアドレスマップの概略図である。
【図５】一実施形態にかかる予備用ＣＰＵにより実行されるランデブ処理を説明する概略図である。
【図６】一実施形態にかかるＬＴＥ用のＣＰＵにリセット処理の契機となる割り込みが生じた場合に実行される各ＣＰＵの切り替え処理のフローチャートである。
【図７】一実施形態にかかるＬＴＥ用のＣＰＵにリセット処理の契機となる割り込みが生じた場合の動作シーケンスの概略図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、一実施形態を説明する。
【００１４】
（携帯型端末装置のハードウェア）
図１は、一実施形態にかかる携帯型端末装置のハードウェア構成の概略図である。
【００１５】
図１に示すように、本実施形態にかかる携帯型端末装置は、ＣＰＵ１、ＣＰＵ２、ＣＰＵ３、ＤＳＰ４、ＤＳＰ５、ＲＦモジュール６、セマフォ７、メモリ８、フラッシュメモリ９、ウォッチドッグタイマ１０、ウォッチドッグタイマ１１、ウォッチドッグタイマ１２、割り込みレジスタ１３、割り込みレジスタ１４、割り込みレジスタ１５、リセット解除装置１６を備える。なお、ウォッチドッグタイマ１０、１１、１２は、それぞれ図中のＷＤＴ１０、１１、１２に相当する。
【００１６】
ＣＰＵ１、ＣＰＵ２、ＣＰＵ３、ＤＳＰ４、ＤＳＰ５、セマフォ７、メモリ８、フラッシュメモリ９、ウォッチドッグタイマ１０、ウォッチドッグタイマ１１、ウォッチドッグタイマ１２、割り込みレジスタ１３、割り込みレジスタ１４、割り込みレジスタ１５、リセット解除装置１６は、例えばメインバスＢ１により相互に接続されている。ＤＳＰ４、ＤＳＰ５、ＲＦモジュール６は、例えばローカルバスＢ２により相互に接続されている。
【００１７】
各ＣＰＵ１〜３は、フラッシュメモリ９に格納された各種プログラムを読み出して、メモリ８にロードするとともに、該メモリ８にロードされた各種プログラムを実行することで、各種機能を実現する。
【００１８】
ＣＰＵ１〜３は、何れも同じハードウェア構成であり、それぞれ制御装置（図示しない）、演算装置（図示しない）、内部レジスタ１Ｒ、２Ｒ、３Ｒ等を備える。内部レジスタ１Ｒ、２Ｒ、３Ｒは、自身が予備用ＣＰＵとして起動された場合に実行するランデブプログラムの、メモリ８に於ける格納先アドレス「ＰＧｘｘｘｘ（ｈ）」（後述する）を記憶している。
【００１９】
各ＤＳＰ４、５は、例えばメモリ８にロードされたプログラムを実行することで、ベースバンド信号処理部を実現する。なお、本実施形態では、ＤＳＰ４がＬＴＥ用のベースバンド処理部を実現し、ＤＳＰ５がＷ−ＣＤＭＡ用のベースバンド信号処理部を実現している。
【００２０】
本実施形態にかかるＤＳＰ４、５は、何れもＣＰＵ１〜３とは独立して動作できるように構築されている。このため、例えばＣＰＵ１〜３がリセット処理を開始しても、ＤＳＰ４、５に影響が及ぶことはない。
【００２１】
なお、本実施形態にかかるＤＳＰ４、５は、メモリ８にロードされたプログラムに基づき、ベースバンド信号処理部を実現しているが、本発明は、これに限定されるものではない。例えば、各ＤＳＰ４、５は、自身が内蔵するメモリ（図示しない）にロードされたプログラムに基づき、ベースバンド信号処理部を実現しても良い。さらに、ＤＳＰ４、５により実行されるプログラムは、フラッシュメモリ９とは別個に用意されたフラッシュメモリに格納していても良い。
【００２２】
セマフォ７は、ＣＰＵ１〜３の何れかによる取得操作（いわゆるＰ操作）が実行されると、セマフォカウントＮを１つインクリメントする。セマフォカウントＮの初期値は、特に限定されるものではないが、本実施形態では「０」としている。又、本実施形態では、ＣＰＵ１〜３による取得操作が実行されるごとに、セマフォカウントＮをカウントアップしているが、これに代えて、カウントダウンしても良い。
【００２３】
メモリ８は、ＣＰＵ１〜３の何れかによりフラッシュメモリ９から読み出された各種プログラムを記憶する。メモリ８としては、例えばＳＤＲＡＭなどの揮発性メモリを用いても良い。
【００２４】
フラッシュメモリ９は、携帯型端末装置の動作するための各種プログラムを記憶する。本実施形態にかかる制御プログラムもフラッシュメモリ９に記憶されている。フラッシュメモリ９に格納されるプログラムの具体例としては、ＣＰＵ１〜３を起動するためのブートプログラム、ＲＴＯＳ（Real Time Operating System）を起動するためのＩＰＬ（Initial Program Loader）、ＣＰＵ１〜３への割り込みが生じた場合に起動されるハンドラ（例えばリセットハンドラ）、ＬＴＥ（Long Term Evolution）による通信を実現するための通信プログラム（以下、ＬＴＥプログラムとする）、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）による通信を実現するための通信プログラム（以下、Ｗ−ＣＤＭＡプログラムとする）、ランデブ処理（後述する）を実行するためのランデブプログラムが挙げられる。なお、ＲＴＯＳは、ＬＴＥプログラム、Ｗ−ＣＤＭＡプログラム、ランデブプログラムごとに、フラッシュメモリ９に格納されている。
【００２５】
各ウォッチドッグタイマ１０〜１２は、それぞれＣＰＵ１〜３に対応づけられている。ウォッチドッグタイマ１０〜１２は、それぞれクロックを基準としてカウントを実行して、事前に決められた時間以内にタイマカウント値がクリアされない場合、自身に対応づけられた割り込みレジスタ１３〜１５のステータスレジスタ（図示しない）の何れかのビットにフラグを立てる。なお、ウォッチドッグタイマ１０〜１２のタイマカウント値のクリアは、それぞれに対応づけられたＣＰＵ１〜３により実行される。
【００２６】
割り込みレジスタ１３〜１５は、それぞれウォッチドッグタイマ１０〜１３に対応づけられている。割り込みレジスタ１３〜１５は、複数のビットで構成されるステータスレジスタ（図示しない）を備え、それぞれのステータスレジスタの各ビットには、割り込み要因が対応づけられている。例えばウォッチドッグタイマ１０がオーバーフローした場合、該ウォッチドッグタイマ１０に対応づけられた割り込みレジスタ１３のステータスレジスタのビットのうち、ウォッチドッグタイマ要因に割り当てられたビットにフラグが立てられる。
【００２７】
リセット解除装置１６は、例えば携帯型端末装置の電源ボタンが押下されたときに出力される電源投入信号に基づき、ＣＰＵ１〜３等の各種ハードウェアにリセット解除信号を出力する。
【００２８】
（携帯型端末装置の電源投入時プロセス）
次に、図２、図３を参照して、携帯型端末装置の電源投入時プロセスを説明する。
【００２９】
図２は、一実施形態にかかる携帯型端末装置の電源投入時に実行される各ＣＰＵの起動処理のフローチャートである。図３は、一実施形態にかかる携帯型端末装置の電源投入時の動作シーケンスの概略図である。
【００３０】
携帯型端末装置の電源ボタンが押下され、リセット解除装置１６から各ＣＰＵ１〜３にリセット解除信号が通知されると、各ＣＰＵ１〜３は、フラッシュメモリ９にアクセスして、該フラッシュメモリ９に格納されたブートプログラムに基づき、自ＣＰＵ１〜３の内部情報を初期化する（ステップＳ１０１）。例えば、各ＣＰＵ１〜３の内部レジスタ１Ｒ〜３Ｒ及びバス・アービタ（図示しない）等の初期化を実行する。
【００３１】
又、フラッシュメモリ９に最先にアクセスするＣＰＵ（ここではＣＰＵ１とする）は、ブートプログラムに基づき、フラッシュメモリ９に格納された全プログラムをメモリ８にコピーする。後続のＣＰＵ２、３は、該コピー処理を省略する。
【００３２】
各ＣＰＵ１〜３が該コピー処理を実行するかどうかの判断は、特に限定されるものではないが、例えばフラッシュメモリ９に格納されたフラグのＯＮ／ＯＦＦ情報を利用しても良い。即ち、各ＣＰＵ１〜３は、ブートプログラムの実行時、先ず、フラッシュメモリ９のフラグ情報を確認し、フラグがＯＦＦである場合のみ、該コピー処理を実行すれば良い。
【００３３】
該コピー処理を実行するＣＰＵ１は、該コピー処理後に、読み込み先アドレスをフラッシュメモリ９からメモリ８に変更する。このため、各ＣＰＵ１〜３は、該コピー処理後、メモリ８にロードされたブートプログラムを実行することとなる。
【００３４】
次に、各ＣＰＵ１〜３は、メモリ８にロードされたブートプログラムに基づき、セマフォ７にアクセスして、セマフォ取得操作を実行するとともに、該セマフォカウントＮを１つインクリメントする（ステップＳ１０２）。
【００３５】
例えば、セマフォカウントＮがデフォルトの「０」であるときに、ＣＰＵ１がセマフォ７にアクセスする場合、ＣＰＵ１は、セマフォカウント「０」を認識するとともに、セマフォカウントＮを「１」にインクリメントする。後続するＣＰＵ２がセマフォ７にアクセスする場合、ＣＰＵ２は、セマフォカウント「１」を認識するとともに、セマフォカウントＮを「２」にインクリメントする。
【００３６】
但し、本実施形態では、セマフォカウントＮの最大値を「２」としている。このため、セマフォカウントＮが「２」である場合、各ＣＰＵ１〜３は、セマフォカウントＮのインクリメントを実行しない。従って、さらに後続するＣＰＵ３がセマフォ７にアクセスしても、セマフォカウントＮは「２」のまま変化しない。
【００３７】
又、セマフォカウントは、携帯型端末装置の電源が落とされるまで減算されることはない。このため、ＣＰＵ１〜３の起動後は、携帯型端末装置の電源が落とされない限り、セマフォカウントＮは「２」のまま維持される。
【００３８】
次に、各ＣＰＵ１〜３は、セマフォカウントＮ≠２であるかを判断する（ステップＳ１０３）。ここで、セマフォカウントＮ≠２であると判断された場合（ステップＳ１０３のＹｅｓ）、各ＣＰＵ１〜３は、後述する現用処理を実行することとなる（ステップＳ１０４）。一方、セマフォカウントＮ≠２であると判断されない場合（ステップＳ１０３のＮｏ）、各ＣＰＵ１〜３は、後述する予備用処理を実行することとなる（ステップＳ１１４）。
【００３９】
以下、現用処理及び予備用処理を説明する。
【００４０】
ここでは、ＣＰＵ１及びＣＰＵ２が現用処理を実行し、ＣＰＵ３が予備用処理を実行するものとして、現用ＣＰＵ（現用処理を実行するＣＰＵ）及び予備用ＣＰＵ（予備用処理を実行するＣＰＵ）の起動プロセスを説明する。
【００４１】
（現用ＣＰＵの起動プロセス）
現用ＣＰＵの起動プロセスの開始後（ステップＳ１０４）、各ＣＰＵ１、２は、セマフォカウントＮを用いて、読み込み先アドレスを、ＬＴＥプログラムもしくはＷ−ＣＤＭＡプログラムの先頭アドレスに変更する（ステップＳ１０５）。読み込み先アドレスの決定方法は、後述することとする。
【００４２】
次に、各ＣＰＵ１、２は、ＬＴＥプログラムもしくはＷ−ＣＤＭＡプログラムに基づき、自ＣＰＵ１、２の周辺部を初期化する（ステップＳ１０６）。ここでは、各ＣＰＵ１、２は、各ＤＳＰ４、５に、ＬＴＥ用のベースバンド信号処理部及びＷ−ＣＤＭＡ用のベースバンド信号処理部を構築することを指示する。各ＤＳＰ４、５は、各ＣＰＵ１、２からの指示に基づき、それぞれＬＴＥ用のベースバンド信号処理部及びＷ−ＣＤＭＡ用の信号処理部を構築する。
【００４３】
次に、各ＣＰＵ１、２は、メモリ８にロードされたＩＰＬを実行して（ステップＳ１０７）、メモリ８にロードされたＲＴＯＳのカーネルを起動する（ステップＳ１０８）。さらに、各ＣＰＵ１、２は、ＲＴＯＳのカーネルに基づき、それぞれＬＴＥプログラム及びＷ−ＣＤＭＡプログラムを実行するための通信タスクを生成する（ステップＳ１０９）。
【００４４】
次に、各ＣＰＵ１、２は、各ＤＳＰ４、５に構築されたＬＴＥ用ベースバンド信号処理部及びＷ−ＣＤＭＡ用ベースバンド信号処理部からの無線品質通知に基づき、それぞれの無線方式による接続が可能であるか判断する（ステップＳ１１０）。
【００４５】
それぞれの無線方式による接続が可能であると判断されなければ（ステップＳ１１０のＮｏ）、各ＣＰＵ１、２は、それぞれの無線方式による接続が可能であるかの判断を継続する（ステップＳ１１０）。一方、それぞれの無線方式による接続が可能であると判断されたら（ステップＳ１１０のＹｅｓ）、各ＣＰＵ１、２は、自ＣＰＵ１、２に割り当てられた無線方式で接続すべきか判断する（ステップＳ１１１）。例えば、ＬＴＥを割り当てられたＣＰＵ１は、ＬＴＥ方式による接続を実行すべきか判断する。
【００４６】
各ＣＰＵ１、２に割り当てられた無線方式で接続すべきと判断されたら（ステップＳ１１１のＹｅｓ）、該ＣＰＵ１、２は、事前に生成していた通信タスクを起動する（ステップＳ１１２）。こうして、ＣＰＵ１は、現用ＣＰＵとしての起動処理を終了する。
【００４７】
一方、各ＣＰＵ１、２に割り当てられた無線方式で接続すべきと判断されなければ（ステップＳ１１１のＮｏ）、各ＣＰＵ１、２は、アイドルタスクを起動する（ステップＳ１１３）。こうして、ＣＰＵ２は、現用ＣＰＵとしての起動処理を終了する。
【００４８】
（予備用ＣＰＵの起動プロセス）
予備用ＣＰＵの起動プロセスの開始後（ステップＳ１１４）、ＣＰＵ３は、セマフォカウントＮを用いて、読み込み先アドレスを、ランデブプログラムの先頭アドレスに変更する（ステップＳ１１５）。これにより、ＣＰＵ３は、メモリ８にロードされたランデブプログラムを実行して、ランデブ処理を開始することとなる。読み込み先アドレスの決定方法は、後述することとする。こうして、ＣＰＵ３は、予備用ＣＰＵとしての起動処理を終了する（ステップＳ１１６）。
【００４９】
（読み込み先アドレスの決定方法）
次に、図４を参照して、各ＣＰＵ１〜３によるメモリ８の読み込み先の決定方法を説明する。
【００５０】
図４は、一実施形態にかかるメモリ８のアドレスマップの概略図である。
【００５１】
図４に示すように、フラッシュメモリ９からメモリ８にロードされた各プログラムは、例えばｎ［ＭＢ］ごとに区切られたメモリ領域に格納されている。このため、各プログラムの先頭アドレスは、以下の数式にオフセットサイズ［ＭＢ］及びセマフォカウントＮを代入すれば算出することができる。
【００５２】
数式：  先頭アドレス＝オフセットサイズ＋セマフォカウントＮ×領域サイズｎ
例えば、ＣＰＵ１が最先にセマフォ７にアクセスする場合、セマフォカウントＮが「０」であるため、ＣＰＵ１が読み込むべき先頭アドレス、即ち読み込み先アドレスは、オフセットサイズ［ＭＢ］となる。これにより、ＣＰＵ１は、ＬＴＥプログラムを読み込むこととなる。
【００５３】
同様に、続いてＣＰＵ２がセマフォ７にアクセスする場合、セマフォカウントＮが「１」であるため、ＣＰＵ２が読み込むべき先頭アドレス、即ち読み込み先アドレスは、オフセットサイズ［ＭＢ］＋ｎ［ＭＢ］となる。これにより、ＣＰＵ２は、Ｗ−ＣＤＭＡプログラムを読み込むこととなる。
【００５４】
更に、続いてＣＰＵ３がセマフォ７にアクセスする場合、セマフォカウントＮが「２」であるため、ＣＰＵ３が読み込むべき先頭アドレス、即ち読み込み先アドレスは、オフセット［ＭＢ］＋２ｎ［ＭＢ］となる。これにより、ＣＰＵ３は、ランデブプログラムを読み込むこととなる。
【００５５】
（ランデブ処理の詳細）
次に、図５を参照して、ランデブ処理の詳細を説明する。
【００５６】
図５は、一実施形態にかかる予備用ＣＰＵにより実行されるランデブ処理を説明する概略図であって、（ａ）はメモリ８のアドレスＬの書き換え前、（ｂ）はメモリ８のアドレスＬの書き換え後を示している。ここでは、ＣＰＵ３が予備用ＣＰＵであると想定する。
【００５７】
ランデブプログラムは、予備用ＣＰＵ３にランデブ処理を実行させるプログラムであって、（１）メモリ８のアドレスＬに記憶されているアドレスをリードする第１の処理と、（２）内部レジスタ３Ｒに格納されたメモリ８のアドレスを、メモリ８のアドレスＬに記憶されているアドレスに書き換える第２の処理と、（３）内部レジスタ３Ｒに格納されたメモリ８のアドレスに記憶されているプログラムを読み込む第３の処理と、を含む。
【００５８】
このため、メモリ８のアドレスＬに記憶されているアドレスが「ＰＧｘｘｘｘ（ｈ）」であり、内部レジスタ３Ｒに格納されているアドレスが「ＰＧｘｘｘｘ（ｈ）」である場合、ランデブ処理は、以下のようになる。
【００５９】
即ち、図５（ａ）に示すように、先ず、第１の処理に於いて、予備用ＣＰＵ３は、メモリ８のアドレスＬに記憶されているアドレス「ＰＧｘｘｘｘ（ｈ）」をリードする。
【００６０】
次に、第２の処理に於いて、予備用ＣＰＵ３は、内部レジスタ３Ｒに格納されているアドレス「ＰＧｘｘｘｘ（ｈ）」を、メモリ８のアドレスＬに記憶されているアドレス「ＰＧｘｘｘｘ（ｈ）」に書き換える。このとき、メモリ８のアドレスＬに記憶されているアドレス及び内部レジスタ３Ｒに格納されているアドレスは、何れも「ＰＧｘｘｘｘ（ｈ）」であるため、内部レジスタ３Ｒに格納されているアドレスは、「ＰＧｘｘｘｘ（ｈ）」のままである。
【００６１】
次に、第３の処理に於いて、予備用ＣＰＵ３は、内部レジスタ３Ｒに格納されているアドレス、即ちメモリ８のアドレス「ＰＧｘｘｘｘ（ｈ）」に記憶されているプログラムを読み込む。メモリ８のアドレス「ＰＧｘｘｘｘ（ｈ）」に記憶されているプログラムは、ランデブプログラムである。このため、予備用ＣＰＵ３は、再度ランデブプログラムを実行することになる。
【００６２】
又、ランデブプログラムが繰り返されている最中に、メモリ８のアドレスＬに記憶されているアドレス「ＰＧｘｘｘｘ（ｈ）」が「ＰＧｙｙｙｙ（ｈ）」に書き換えられると、ランデブ処理は、以下のようになる。
【００６３】
即ち、図５（ｂ）に示すように、先ず、第１の処理に於いて、予備用ＣＰＵ３は、メモリ８のアドレスＬに記憶されているアドレス「ＰＧｙｙｙｙ（ｈ）」をリードする。
【００６４】
次に、第２の処理に於いて、予備用ＣＰＵ３は、内部レジスタ３Ｒに格納されているアドレス「ＰＧｘｘｘｘ（ｈ）」を、メモリ８のアドレスＬに記憶されているアドレス「ＰＧｙｙｙｙ（ｈ）」に書き換える。
【００６５】
次に、第３の処理に於いて、予備用ＣＰＵ３は、内部レジスタ３Ｒに格納されているアドレス、即ちメモリ８のアドレス「ＰＧｙｙｙｙ（ｈ）」に記憶されているプログラムを読み込む。メモリ８のアドレス「ＰＧｙｙｙｙ（ｈ）」に記憶されているプログラムは、ＬＴＥプログラムである。このため、予備用ＣＰＵ３は、それまで実行していたランデブプログラムの代わりに、ＬＴＥプログラムを実行することとなる。
（ＣＰＵ１〜３の切り替えプロセス）
次に、図６、図７を参照して、ＣＰＵ１がリセット処理を開始した場合に各ＣＰＵ１〜３により実行される切り替え処理を説明する。
【００６６】
図６は、一実施形態にかかるＬＴＥ用のＣＰＵ１にリセット処理の契機となる割り込みが生じた場合に実行される各ＣＰＵ１〜３の切り替え処理のフローチャートである。図７は、一実施形態にかかるＬＴＥ用のＣＰＵ１にリセット処理の契機となる割り込みが生じた場合の動作シーケンスの概略図である。
【００６７】
ＬＴＥ接続中に、即ちＬＴＥ用のＣＰＵ１がＬＴＥタスクを実行している最中に、ウォッチドッグタイマ１０がオーバーフローすると、ＣＰＵ１は、メモリ８に格納されているリセットハンドラを実行し、図６、図７に示すように、リセット前処理を開始する（ステップＳ２１１）。
【００６８】
リセット前処理に於いて、ＣＰＵ１は、事前に決められたメモリ８のアドレスに、ＬＴＥ接続のＰＤＰコンテキスト（回線設定情報）を格納する（ステップＳ２１２）。ＰＤＰコンテキストとしては、例えばパケット転送パス上のノードのアドレス、ＱｏＳパラメータ（容量、誤り特性、遅延など）、転送すべきＩＰフロー判断のための情報等を含む。
【００６９】
次に、ＣＰＵ１は、メモリ８のアドレスＬに記憶されたアドレス「ＰＧｘｘｘｘ（ｈ）」を、ＬＴＥプログラムが格納されたメモリ８のアドレス「ＰＧｙｙｙｙ（ｈ）」に書き換える（ステップＳ２１３）。
【００７０】
次に、ＣＰＵ１は、ＤＳＰ４に構築されたベースバンド信号処理部にＲｅｌｅａｓｅ要求を通知する（ステップＳ２１４）。ＤＳＰ４のベースバンド信号処理部は、ＣＰＵ１からのＲｅｌｅａｓｅ要求に基づき、携帯型端末装置及び基地局（ｅＮＢ）間でＲｅｌｅａｓｅシーケンスを実行し、ＬＴＥ接続を切断する。
【００７１】
次に、ＣＰＵ１は、事前に決められたメモリ８のアドレスにＲｅｌｅａｓｅ要求完了メッセージを格納する（ステップＳ２１５）。Ｒｅｌｅａｓｅ要求完了メッセージは、Ｒｅｌｅａｓｅ要求の通知完了を意味する。
【００７２】
以上で、リセット前処理が終了する。
【００７３】
次に、ＣＰＵ１は、リセット処理を実行する（ステップＳ２１６）。
【００７４】
リセット処理に於いて、ＣＰＵ１は、フラッシュメモリ９に格納されたブートプログラムを読み込み、携帯型端末装置の起動時と同様、起動シーケンスを実行する。起動シーケンスに於いて、ＣＰＵ１は、セマフォ７にアクセスすることとなるが、このとき、セマフォカウントＮが「２」であるため、ＣＰＵ１は、前述した予備用処理を実行して、予備用ＣＰＵとしての起動処理を実行する。これにより、ＣＰＵ１は、予備用ＣＰＵとしてランデブ処理を実行することとなる。
【００７５】
ＣＰＵ２は、Ｗ−ＣＤＭＡプログラムに基づき、事前に決められたメモリ８のアドレスにメッセージが格納されているか判断する（ステップＳ２３１）。ここで、メモリ８にメッセージが格納されていると判断したら（ステップＳ２３１のＹｅｓ）、ＣＰＵ２は、該メッセージがＲｅｌｅａｓｅ要求完了メッセージであるか判断する（ステップＳ２３２）。
【００７６】
ここで、該メッセージがＲｅｌｅａｓｅ要求完了メッセージであると判断したら（ステップＳ２３２のＹｅｓ）、ＣＰＵ２は、メモリ８からＰＤＰコンテキストを取得して（ステップＳ２３３）、ＤＳＰ５のベースバンド信号処理部に、Ｗ−ＣＤＭＡへのアタッチ要求を指示する（ステップＳ２３４）。
【００７７】
アタッチ要求を指示されたＤＳＰ５のベースバンド信号処理部は、基地局（ＢＴＳ）との間でアタッチシーケンスを実施して、携帯型端末装置及び基地局（ＢＴＳ）間で、Ｗ−ＣＤＭＡ接続による通信を開始する。
【００７８】
一方、メモリ８にメッセージが格納されたと判断しない場合（ステップＳ２３１のＮｏ）、もしくは、該メッセージがＲｅｌｅａｓｅ要求完了メッセージであると判断しない場合（ステップＳ２３２のＮｏ）、ＣＰＵ２は、メッセージの監視を継続する（ステップＳ２３１）。
【００７９】
ＣＰＵ３は、当初、ランデブ処理を実行しているが、メモリ８のアドレスＬに記憶された「ＰＧｘｘｘｘ（ｈ）」が、ＬＴＥプログラムが格納されたアドレス「ＰＧｙｙｙｙ（ｈ）」に書き換えられると（ステップＳ２２１のＹｅｓ）、ＬＴＥプログラムを読み込み（ステップＳ２２２）、ＬＴＥ接続のための準備を開始する。
【００８０】
次に、ＣＰＵ３は、ＬＴＥ接続のための準備が完了したか判断する（ステップＳ２２３）。ＬＴＥ接続のための準備が完了したと判断しなければ（ステップＳ２２３のＮｏ）、ＬＴＥ接続のための準備が完了したかどうかの判断を継続する（ステップＳ２２３）。
【００８１】
一方、ＬＴＥ接続のための準備が完了したと判断したら（ステップＳ２２３のＹｅｓ）、事前に決められたメモリ８のアドレスにＬＴＥ接続準備完了メッセージを格納する（ステップＳ２２４）。
【００８２】
ＣＰＵ２は、Ｗ−ＣＤＭＡへのアタッチ要求の指示後（ステップＳ２３４）、事前に決められたメモリ２のアドレスにメッセージが格納されているか判断する（ステップＳ２３５）。事前に決められたメモリ８のアドレスにメッセージが格納されたと判断したら（ステップＳ２３５のＹｅｓ）、該メッセージがＬＴＥ接続準備完了メッセージであるか判断する（ステップＳ２３６）。
【００８３】
ここで、該メッセージがＬＴＥ接続準備完了メッセージであると判断したら（ステップＳ２３６のＹｅｓ）、ＣＰＵ２は、事前に決められたメモリ８のアドレスにハンドオーバ（ＨＯ）の実施メッセージを格納する（ステップＳ２３７）。
【００８４】
次に、ＣＰＵ２は、ＤＳＰ５のベースバンド信号処理部にハンドオーバ実施要求を通知する（ステップＳ２３８）。ＤＳＰ５のベースバンド信号処理部は、ＣＰＵ２からのハンドオーバ実施要求に基づき、基地局（ＢＴＳ）にFast Redirection指示を通知する。基地局（ＢＴＳ）は、ＤＳＰ５からのFast Redirection指示に基づき、ＤＳＰ５のベースバンド信号処理部に、例えばＬＴＥ接続の中心周波数等を通知する。
【００８５】
次に、ＣＰＵ２は、事前に決められたメモリ８のアドレスにＰＤＰコンテキストを格納する（ステップＳ２３９）。ＰＤＰコンテキストは、基地局（ＢＴＳ）からのＬＴＥ接続の中心周波数等を含む。
【００８６】
なお、ＰＤＰコンテキストの格納アドレスは、事前に決められていなくても良い。但し、格納アドレスが事前に決められていない場合、ＣＰＵ２は、ＰＤＰコンテキストの格納とともに、格納アドレスをＣＰＵ３に通知することとなる。他のメッセージの受け渡しもて同様である。
【００８７】
一方、事前に決められたメモリ８のアドレスにメッセージが格納されたと判断しない場合（ステップＳ２３５のＮｏ）、もしくは、該メッセージがＬＴＥ接続準備完了メッセージであると判断しない場合（ステップＳ２３６のＮｏ）、ＣＰＵ２は、メッセージの監視を継続する（ステップＳ２３５）。
【００８８】
ＣＰＵ３は、ＬＴＥ接続準備完了メッセージの格納後（ステップＳ２２４）、事前に決められたメモリ８のアドレスにメッセージが格納されているか判断する（ステップＳ２２５）。
【００８９】
事前に決められたメモリ８のアドレスにメッセージが格納されていると判断したら（ステップＳ２２５のＹｅｓ）、該メッセージがハンドオーバの実施メッセージであるか判断する（ステップＳ２２６）。
【００９０】
ここで、該メッセージがハンドオーバの実施メッセージと判断すれば（ステップＳ２２６のＹｅｓ）、ＣＰＵ３は、事前に決められたメモリ８のアドレスに格納されたＰＤＰコンテキストを取得する（ステップＳ２２７）。
【００９１】
次に、ＣＰＵ３は、取得したＰＤＰコンテキストを用いて、携帯型端末装置及び基地局（ＬＴＥ）間でハンドオーバシーケンスを実行して、ＬＴＥ接続を実施するとともに（ステップＳ２２８）、事前に決められたメモリ８のアドレスにＬＴＥ接続完了メッセージを通知する（ステップＳ２２９）。
【００９２】
ＣＰＵ２は、ＰＤＰコンテキストの格納後（ステップＳ２３９）、事前に決められたメモリ８のアドレスにメッセージが格納されているか判断する（ステップＳ２４０）。事前に決められたメモリ８のアドレスにメッセージが格納されていると判断したら（ステップＳ２４０のＹｅｓ）、該メッセージがＬＴＥ接続完了メッセージであるか判断する（ステップＳ２４１）。
【００９３】
ここで、該メッセージがＬＴＥ接続完了メッセージであると判断したら（ステップＳ２４１のＹｅｓ）、ＣＰＵ２は、自身をＷ−ＣＤＭＡの現用ＣＰＵとして、アイドルタスクを起動し、現用待機モードに遷移する。
【００９４】
メモリ８にメッセージが格納されたと判断しない場合（ステップＳ２４０のＮｏ）、もしくは、該メッセージがＬＴＥ接続完了メッセージであると判断しない場合（ステップＳ２４１のＮｏ）、ＣＰＵ２は、メッセージの監視を継続する（ステップＳ２４０）。
【００９５】
以上のように、本実施形態によれば、ＬＴＥ接続のためのＬＴＥプログラムを実行中のＣＰＵ１に、リセット処理の契機となる割り込みが生じた場合、直接ＣＰＵ１から予備用ＣＰＵ３にＬＴＥ接続を移管するのではなく、一時的にＷ−ＣＤＭＡ接続に切り替えることとしている。
【００９６】
このため、予備用ＣＰＵ３は、Ｗ−ＣＤＭＡ接続中にＬＴＥ接続のための準備をすることができるから、ＬＴＥ接続の準備時間に起因する通信切断を防止することができる。これにより、例えばストリーミング等の各種データ転送や通話等が途切れにくくなるので、利用者がストレスを感じることがない。
【００９７】
なお、ＬＴＥ接続からＷ−ＣＤＭＡ接続に切り替える際に、僅かに切断時間が生じるが、該切断時間は、直接ＣＰＵ１から予備用ＣＰＵ３にＬＴＥ接続を切り替える際の切断時間に比べて遙かに短いので、利用者は、一時的に通信が切断されたことに気づくことがない。
【００９８】
又、ＣＰＵ１は、リセット処理の実行前に、リセット前処理として、事前に決められたメモリ８のアドレスに、ＬＴＥ接続のＰＤＰコンテキスト（ベアラ）を格納する。このため、ＣＰＵ２は、事前に決められたメモリ８のアドレスからＰＤＰコンテキストを取得することで、それまでＣＰＵ１により実現されていた通信接続を引き継いで、Ｗ−ＣＤＭＡ接続を開始することができる。
【００９９】
さらに、本実施形態によれば、Ｗ−ＣＤＭＡ接続後に再度ＬＴＥ接続を開始する際に、ＣＰＵ１ではなく、予備用ＣＰＵ３を利用している。このため、リセット処理の契機となる割り込みがＣＰＵ１のハードウェア障害に起因していたとしても、再度ハードウェア障害中のＣＰＵ１にＬＴＥ接続を実施させないことで、より安定したデータ転送を実現できる。
【０１００】
なお、本実施形態では、ＣＰＵ１〜３を用いているが、本発明は、これに限定されるものではなく、さらに多くのＣＰＵを用いても良い。例えば、さらに１つのＣＰＵを追加して、該ＣＰＵにGlobal System for Mobile Communications，即ちＧＳＭ（登録商標）等の無線方式を割り当てても良い。
【０１０１】
又、本実施形態では、Ｗ−ＣＤＭＡ接続からＬＴＥ接続に切り替える際に、予備用ＣＰＵ３にＬＴＥ接続を移管している。しかし、本発明は、これに限定されるものではない。例えば、Ｗ−ＣＤＭＡ接続からＬＴＥ接続に切り替える際に、再度ＣＰＵ１にＬＴＥ接続を割り当てても良い。ＣＰＵ１にＬＴＥ接続を割り当てる場合、予備用ＣＰＵ３を削除しても良い。このとき、セマフォカウントＮの最大値を「１」とすれば、ＣＰＵ１は、リセッ処理後にＬＴＥプログラムを実行することとなる。
【０１０２】
又、本実施形態では、複数のＣＰＵを用いているが、例えば、複数のコアが搭載された、いわゆるマルチコアＣＰＵを用いても良い。
【符号の説明】
【０１０３】
１：ＣＰＵ（第１のプロセッサ）
２：ＣＰＵ（第２のプロセッサ）
３：ＣＰＵ（第３のプロセッサ）
【図１】
0005880177.tif 000002
【図２】
0005880177.tif 000003
【図３】
0005880177.tif 000004
【図４】
0005880177.tif 000005
【図５】
0005880177.tif 000006
【図６】
0005880177.tif 000007
【図７】
0005880177.tif 000008