(57)【特許請求の範囲】
【請求項１】
被処理物の表面に形成された凹部にＣｕを埋め込み形成するＣｕ層形成方法において、
前記凹部の内面を含む被処理物表面にＣｕ膜を形成すると共に前記凹部の開口端にＣｕ膜のオーバーハング部を形成する第１工程と、このＣｕ膜をリフロー処理により流動させて凹部内をＣｕで埋め込む第２工程とを含み、
前記第２工程の途中で前記Ｃｕ原子及びＣｕイオンの少なくとも一方を、前記第１工程で形成された前記オーバーハング部に供給し、
前記Ｃｕ原子及びＣｕイオンの少なくとも一方を前記オーバーハング部に供給する供給速度を、前記リフロー処理時の前記オーバーハング部表面の流動速度より遅くすることを特徴とするＣｕ層形成方法。
【請求項２】
前記Ｃｕ原子及びＣｕイオンの少なくとも一方の前記オーバーハング部への供給を、Ｃｕをターゲットとするスパッタリング法にて行うことを特徴とする請求項１記載のＣｕ層形成方法。
【請求項３】
前記第２工程を、１００℃〜３００℃の温度範囲で行うことを特徴とする請求項１または請求項２記載のＣｕ層形成方法。
【請求項４】
請求項１〜３のいずれか１項に記載のＣｕ層形成方法を利用した半導体装置の製造方法であって、
被処理物を半導体基板の一方の面側に有する絶縁膜中に形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、
前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、
前記溝部内面にバリア層を形成するバリア層形成工程と、を含み、
このバリア層が形成された溝部を凹部とし、上記Ｃｕ層形成方法を実施することを特徴とする半導体装置の製造方法。
【請求項５】
前記バリア層は、Ｔａ，Ｔｉ，Ｗ，Ｒｕ，Ｖ，Ｃｏ，Ｎｂのうち、少なくとも一種を含む材料で構成されることを特徴とする請求項４項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕ層形成方法及び半導体装置の製造方法に関し、より詳しくは、半導体基板の一方の面に形成された溝部（トレンチ）に効率よく微細なＣｕ配線層を形成するためのものに関する。
【背景技術】
【０００２】
近年では、融点が高く、しかも、耐マイグレーション性に優れる等の理由から、半導体装置の配線材料として、Ｃｕ（銅）が注目されている。従来、シリコンウエハ等の半導体基板の一方の面に有する絶縁膜中の溝部（トレンチ）内面（内壁面）にバリア膜を形成した後、当該溝部内にスパッタリング法にてＣｕを埋め込み、その後、溝部から上方にはみ出した余分なＣｕを除去してＣｕ配線層を得る方法は、例えば特許文献１で知られている。このものでは、溝部内に隙間無くＣｕを埋め込むことが困難であるという課題がある。つまり、スパッタリング法でＣｕ層を形成すると、溝部内までＣｕが付着して堆積せず、溝部内に、空洞（ボイド）のまま溝部の上側の開口端付近だけにＣｕが堆積してしまう（所謂、オーバーハング）。
【０００３】
他方、バリア膜で覆われた溝部内面を覆うようにスパッタリング法にてＣｕを付着、堆積させ、リフロー処理によりこの堆積させたＣｕを流動させて溝部内をＣｕで埋め込み、Ｃｕ配線層を得ることが知られている（例えば、特許文献２参照）。然し、この従来例の方法では、金属または金属化合物からなるバリア膜とＣｕとの濡れ性がよく、かつ、密着性が高いので、リフロー処理時、特にバリア膜側のＣｕが流動し難くなる。結果として、溝部内での流動性が異なることで埋め込み特性が悪化、つまり、トレンチ内部に空洞が生じた状態でＣｕが固化するという不具合が生じる。
【０００４】
このように溝部内に形成したＣｕ配線層に空洞が生じていると、銅配線の抵抗値が高くなり、断線の虞がある。そこで、溝部内に空洞が残らないように真空雰囲気内で上記処理を複数回繰り返することが考えられるが、これでは生産性が悪い。しかも、Ｃｕを流動させる際、４００℃以上に加熱することが必要であり、半導体基板に形成した素子が熱でダメージを受ける虞もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特公平６−１０３６８１号公報
【特許文献２】特開２００８−７１８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上の点に鑑み、微細な凹部の内部に、隙間無く導電材料たるＣｕを埋め込み形成でき、導電性に優れた配線層を生産性よく得ることに最適なＣｕ膜形成方法及び半導体装置の製造方法を提供することをその課題とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、被処理物の表面に形成された凹部にＣｕを埋め込む本発明のＣｕ層形成方法は、前記凹部の内面を含む被処理物の表面にＣｕ膜を形成すると共に前記凹部の開口端にＣｕ膜のオーバーハング部を形成する第１工程と、このＣｕ膜をリフロー処理により流動させて凹部内をＣｕで埋め込む第２工程とを含み、前記第２工程の途中で前記Ｃｕ原子及びＣｕイオンの少なくとも一方を、前記第１工程で形成された前記オーバーハング部に供給し、前記Ｃｕ原子及びＣｕイオンの少なくとも一方を前記オーバーハング部に供給する供給速度を、前記リフロー処理時の前記オーバーハング部表面の流動速度より遅くすることを特徴とする。
【０００８】
本発明によれば、リフロー処理時、凹部の内面でのＣｕの流動性が異なる場合でも、その途中で前記Ｃｕ原子及びＣｕイオンの少なくとも一方を供給するようにしたため、予め形成された被処理物から流動するＣｕに、Ｃｕ原子またはＣｕイオンが更に付着し、流動するＣｕと共に凹部内へと埋め込まれることで、一度のリフロー処理で、凹部内に空洞が生じることなくＣｕが埋め込まれていく。この場合、前記Ｃｕ原子及びＣｕイオンの少なくとも一方の被処理物表面への供給は、リフロー処理によりＣｕの流動が開始した後であれば、特に制限されないが、Ｃｕの流動開始直後に被処理物表面への供給を開始することが好ましい。これにより、凹部が高アスペクト比のものであっても、上記従来例のものと比較して低い温度で、Ｃｕが凹部の隅々まで空洞を生じることなく行き渡って、凹部に隙間無く導電材料たるＣｕを埋め込み形成でき、その結果、局所的な断線部分のない高精度なＣｕからなる導電体を得ることができる。
【０００９】
本発明において、Ｃｕが凹部の隅々まで空洞を生じることなく確実に行き渡さらせるには、前記前記Ｃｕ原子及びＣｕイオンの少なくとも一方の被処理物表面への供給速度を、前記Ｃｕ層のリフロー処理時の流動速度より遅くすることが好ましい。この場合、流動速度は、リフロー時間と凹部（トレンチ）の深さを考慮して適宜設定され、また、供給速度は、例えば、所定の基板にＣｕ原子またはＣｕイオンを供給して付着、堆積させたときの膜厚と成膜時間から定まるレートを基に決定すればよい。
【００１０】
また、本発明において、強い直進性を持ってＣｕ原子またはＣｕイオンを被処理物、ひいては、流動するＣｕに供給するために、前記Ｃｕ原子及びＣｕイオンの少なくとも一方を、Ｃｕをターゲットとするスパッタリング法にて行うことが好ましい。なお、前記第２工程を、１００℃〜３００℃の温度範囲で行えば、Ｃｕが凹部の隅々まで空洞を生じることなく確実に行き渡らせることが確認された。
【００１１】
また、上記課題を解決するために、請求項１〜４のいずれか１項に記載のＣｕ層形成方法を利用した本発明の半導体装置の製造方法は、被処理物を半導体基板の一方の面側に有する絶縁膜中に形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、前記溝部内面にバリア層を形成するバリア層形成工程と、を含み、このバリア層が形成された溝部を凹部とし、上記Ｃｕ層形成方法を実施することを特徴とする。
【００１２】
これによれば、溝部内に、隙間無くかつ効率よく導電材料たるＣｕが埋め込まれ、導電性に優れた配線層を持つ半導体装置を得ることができる。この場合、バリア膜は、Ｔａ，Ｔｉ，Ｗ，Ｒｕ，Ｖ，Ｃｏ，Ｎｂのうち、少なくとも一種を含む材料からなるものとすればよい。
【図面の簡単な説明】
【００１３】
【図１】本発明のＣｕ層形成方法を実施してＣｕ配線層が形成される半導体装置の一例を示す拡大断面図。
【図２】本発明の半導体装置の製造方法を実施する真空処理装置の構成を模式的に説明する図。
【図３】リフロー処理が実施される真空処理室の内部構造を模式的に説明する断面図。
【図４】比較実験で得たＣｕ配線層を模式的に示す断面図。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、被処理物を、シリコンウエハ等の半導体基板であってその表面に形成した絶縁膜中に凹部たる溝部（トレンチ）を形成したものとし、この溝部内にＣｕ配線層を形成する場合を例に、本発明の実施形態のＣｕ層形成方法及びこれを利用した半導体装置の製造方法を説明する。
【００１５】
図１を参照して、Ｓは、本発明の実施形態の製造方法を実施してＣｕ層が埋め込み形成される半導体装置である。半導体装置Ｓは、トランジスタ等の素子が形成されたシリコンウエハからなる基板１１の素子形成面側に、例えばＳｉＯ２からなる層間絶縁膜１２を形成した後、基板１１に達する状態の接続孔１３が形成され、接続孔１３内に、例えばタングステンからなる配線層１４が埋め込み形成される。その後、層間絶縁膜１２上に、例えばＳｉＯ２からなる他の層間絶縁膜１５が形成される。そして、層間絶縁膜１５上に図示省略のレジストパターンが形成され、このレジストパターンをマスクとし、ドライエッチングにより層間絶縁膜１５に、配線用の溝部１６が形成される（図１（ａ）参照）。
【００１６】
ここで、溝部１６は、その底部の幅Ｗが例えば１０ｎｍ〜４０ｎｍ程度になるように形成され、その深さＤは、例えば８０ｎｍ〜１００ｎｍ程度になるように形成されたものである。そして、このような溝部１６の内部に、例えば半導体素子の配線材料となる導電体たるＣｕが埋め込み形成される。以下に、Ｃｕ層形成方法を具体的に説明する。
【００１７】
図２を参照して、２は、Ｃｕ層形成方法を実施する真空処理装置を示している。真空処理装置２は、中央の搬送室２１を備え、搬送室２１には、上記基板１１を搬送する搬送ロボットＲが設置されている。搬送ロボットＲは、回転及び上下動自在な回転軸２２ａと、回転軸２２ａの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム２２ｂと、両ロボットアーム２２ｂの先端に取り付けた、基板１１を支持するロボットハンド２２ｃとを備えている。
【００１８】
搬送室２１の周囲前側（図２中、下側）には、２つのロードロック室Ｌ１，Ｌ２が左右対称に設けられている。そして、ロードロック室Ｌ１，Ｌ２を起点として反時計まわりに、脱ガス処理を行う第１真空処理室Ｆ１と、水素プラズマを用いたクリーニング処理を行う第２真空処理室Ｆ２と、基板１１を冷却する第３真空処理室Ｆ３と、バリア膜の形成を行う第４真空処理室Ｆ４と、Ｃｕシート層の形成を行う第５真空処理室Ｆ５と、リフロー処理を行う第６真空処理室Ｆ６とが配置されている。これら各ロードロック室Ｌ１，Ｌ２及び各処理室Ｆ１〜Ｆ６には、搬送ロボットＲによりゲートバルブＧＶを介して基板１１が搬入、搬出される。
【００１９】
ここで、第１真空処理室Ｆ１としては、特に図示して説明しないが、基板１１を保持するステージと、基板を所定温度に加熱する赤外線ランプ等を備えたものが利用され、第２真空処理室Ｆ２としては、例えば誘導結合型のプラズマを発生させる機構を備えるものが利用され、第３真空処理室Ｆ３としては、基板が載置されるステージに冷媒循環機構を内蔵して熱交換で基板１１を冷却するものが利用され、これらは、公知のものであるため、ここでは、詳細な説明を省略する。また、バリア膜の形成及びＣｕシード層の形成（第４及び第５の真空処理室）には、公知の構造のマグネトロンスパッタリング装置が利用でき、これらもまた公知のものであるため、ここでは、成膜条件を含め、詳細な説明を省略する。なお、バリア膜の形成及びＣｕシード層の形成方法を上記に限定されるものではなく、蒸着装置やＣＶＤ装置を用いることもできる。
【００２０】
図３を参照して、３は、本実施形態の第２工程を実施する、第６真空処理室Ｆ６を構成するリフロー装置を示している。リフロー装置３は、第６真空処理室Ｆ６を画成する真空チャンバ３１を備え、その天井部にはカソードユニットが取付けられている。以下においては、図３中、真空チャンバ３１の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。
【００２１】
カソードユニットは、ターゲットＴと、このターゲットＴの上方に配置された磁石ユニットＭｇとから構成されている。ターゲットＴは、Ｃｕ製で、基板１１の輪郭より大きな表面積でかつ公知の方法で平面視円形や矩形に形成されたものであり、バッキングプレートＢＰに装着した状態で、そのスパッタ面Ｔ１を下方にして絶縁体Ｉを介して真空チャンバ３１の上部に取り付けられる。また、ターゲットＴは、ＤＣ電源Ｅ１に接続され、Ｃｕ原子やＣｕイオンを供給する際にターゲットＴに負の電位を持った電力が投入される。
【００２２】
ターゲットＴの上方に配置される磁石ユニットＭｇは、ターゲットＴのスパッタ面Ｔ１の下方空間に磁場を発生させ、スパッタ時にスパッタ面Ｔ１の下方でのプラズマ密度を高める公知の閉鎖磁場若しくはカスプ磁場構造を有するものであり、ここでは詳細な説明を省略する。なお、磁石ユニットＭｇは、一定のＴ−Ｓ間距離の下、未使用状態のターゲットＴにて、所定条件（圧力、ターゲットＴへの投入電力等）で基板１１に対して成膜したときに、基板１１表面における膜厚分布がその全面に亘って均等になるように設計されている。
【００２３】
第６真空処理室Ｆ６内には、導電性を有するアノードシールド３２ｄ，３２ｕが配置され、その底部には、ターゲットＴに対向させてステージ３３が絶縁体Ｉを介して設けられている。ステージ３３は、熱伝導のよい金属製の基台３３ａと、その上面に設けられた、正負のチャック電極Ｃｐ，Ｃｐを埋設したセラミックスプレート３３ｂとで構成され、正負のチャック電極Ｃｐ，Ｃｐに図外のチャック電源から所定の電圧を印加することで、セラミックスプレート３３ｂ表面に基板１１が吸着保持される。また、基台３３ａには、抵抗加熱式ヒータ等の加熱手段３４が内蔵され、ステージ３３に吸着された基板１１を所定温度（例えば、１００℃〜３００℃）に加熱保持できるようになっている。なお、特に図示して説明しないが、ステージ３３に高周波電源８を接続し、Ｃｕ原子やＣｕイオンを供給する際に基板１１にバイアス電圧を印加する構造にしてもよい。
【００２４】
真空チャンバ３１の側壁には、所定のガスを導入するガス管３５が接続され、このガス管３５がマスフローコントローラ３５ａを介してガス源３５ｂに連通する。この場合、本実施形態では、アルゴンガスが導入されるようになっているが、窒素やヘリウム等の他の不活性ガスを用いることもできる。真空チャンバ３１の側壁にはまた、ターボ分子ポンプやロータリポンプなどからなる図示省略の真空排気装置に通じる排気管の接続口３６が形成されている。
【００２５】
以下に、再び図１及び図２を参照して、本実施形態のＣｕ層形成を具体的に説明する。以下では、基板１１は、上記の如く、半導体装置Ｓとして層間絶縁膜１５中に配線用の溝部１６が形成されたものとし、基板１１は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットＲにより一方のロードロック室Ｌ１から第１真空処理室Ｆ１に未処理の基板１１を搬送し、第１真空処理室Ｆ１で脱ガス処理を施す。この場合、脱ガス処理では、基板１１を１００℃〜２００℃に所定時間（１ｍｉｎ）加熱保持する。そして、脱ガス処理済みの基板１１を第２真空処理室Ｆ２に搬送し、水素プラズマでクリーニング処理を施す。そして、第３真空処理室Ｆ３にクリーニング済みの基板１１を搬送し、基板１１を１００℃以下の温度まで冷却する。
【００２６】
冷却完了後、第４真空処理室Ｆ４に基板１１を搬送し、溝部１６の内面をその全体に亘って覆うように、スパッタリング法によりバリア層（バリアメタル）１７が形成される（図１（ｂ）参照）。バリア層１７は、例えば、Ｔａ（タンタル）窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ（ルテニウム）、およびＲｕ酸化物、Ｖ（バナジウム）酸化物、Ｃｏ（コバルト）酸化物，Ｎｂ（ニオブ）酸化物などから構成される。この場合、バリア層１７をＴａで構成する場合、その厚みが２ｎｍ〜７ｎｍ程度になるように形成される。
【００２７】
バリア層１７が形成されると、第５真空処理室Ｆ５にバリア層１７形成済みの基板１１を搬送し、バリア層１７を覆うように、スパッタリング法によりＣｕ膜（Ｃｕシード層）１８が形成される（図１（ｃ）参照）。この場合、スパッタリングによる成膜中、基板１１を、例えば室温以下の温度、好ましくは−２０℃に保持する。これにより、膜中のグレインサイズが小さいＣｕ膜を形成することができ、また、凝集を抑制できるという利点がある。Ｃｕ膜１８が形成されると、第６真空処理室Ｆ６にＣｕ膜形成済みの基板１１を搬送し、リフロー処理が施される。
【００２８】
第６処理室Ｆ６では、先ず、基板１１をステージ３３上に吸着保持させた後、不活性ガス、好ましくはアルゴンガスを導入し、不活性ガス雰囲気中で加熱手段３４を稼働して基板１１を急速加熱する。この場合、第６真空処理室内の圧力が０．１Ｐａ〜０．２Ｐａの範囲に設定され、また、昇温速度は、２０℃〜４０℃／ｓｅｃの範囲、好ましくは４０℃／ｓｅｃに設定される。この場合、基板温度を１００℃〜３００℃の範囲、好ましくは基板１１の面内平均温度が３００℃となるように設定される。１００℃より低い温度ではＣｕの流動が起きず、また、３００℃より高い温度では、製品（素子）がダメージを受けるという問題が生じる。そして、基板１１が上記温度に達すると、Ｃｕ膜１８が流動し始める。
【００２９】
Ｃｕ膜１８が流動し始めると、ターゲットＴに所定電力（２ｋＷ〜５ｋＷ）を投入し、既に導入しているアルゴンガスのイオンでターゲットＴをスパッタリングする。これにより、ターゲットＴのスパッタリングで生じたＣｕ原子やＣｕ＋，Ｃｕ２＋といったＣｕイオンが、流動しているＣｕ膜１８に供給される（図１（ｄ）参照）。この場合、ターゲットＴのスパッタリングレートを、Ｃｕ膜の流動速度より低く設定する。基板温度を３００℃に設定する場合、スパッタリングレートは１ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃに設定すればよい。これにより、溝部１６内にＣｕが隙間なく埋め込まれ、当該溝部１８内にＣｕ配線層１９が形成される（図１（ｅ）参照）。
【００３０】
上記実施形態によれば、リフロー処理時、溝部１６の内面でのＣｕの流動性が異なる場合でも、その途中でスパッタリング法にて強い直進性を持ってＣｕ原子またはＣｕイオンを供給するようにしたため、被処理物から流動するＣｕ膜１８に、Ｃｕ原子またはＣｕイオンが更に付着しながら流動するＣｕ膜１８と共に溝部１６内へと埋め込まれることで、一度のリフロー処理で、凹部１６内に空洞が生じることなくＣｕが埋め込まれていく。これにより、溝部１６が高アスペクト比のものであっても、上記従来例のものと比較して低い温度で、Ｃｕが溝部１６の隅々まで空洞を生じることなく行き渡って、溝部１６に隙間無く導電材料たるＣｕを埋め込み形成でき、その結果、局所的な断線部分のない高精度なＣｕ配線層１９が得られ、導電性に優れた配線を持つ半導体装置Ｓとなる。
【００３１】
ところで、上記のような真空処理装置２を用いる場合、いずれかの真空処理室Ｆ１〜Ｆ６やロードロック室Ｌ１，Ｌ２でプロセス異常や搬送不良が生じた場合、異常のない各真空処理室Ｆ１〜Ｆ６での処理が終了した後、大気開放を適宜行い、復帰操作が行われる。このとき、上記従来の如く、Ｃｕシード層の形成とリフロー処理とを繰り返してＣｕを埋め込み形成するような場合には、最終的にＣｕが埋め込まれた基板１１のみが製品となり得るが、その他の基板１１は製品不良として扱われる。それに対して、上記実施形態では、一度の処理でＣｕの埋め込み形成が行われるので、第６真空処理室Ｆ６でプロセス異常が生じた場合のみ製品不良となるだけであり、製品歩留まりを高める上で有利である。
【００３２】
次に、上記効果を確認するために次の実験を行った。被処理物を、厚み０．７７５ｍｍのシリコン酸化膜付シリコン基板１１の一方の面に、フォトリソグラフィーによるエッチング加工により、深さ１００ｎｍの溝部をパターニング形成し、当該溝部の内壁面含むシリコン基板１１表面に、スパッタリング法にて厚みの３ｎｍ〜５ｎｍのＴａからなるバリア層１７を形成したものとした。そして、公知のスパッタリング装置を用い、バリア層１７を覆うように厚み１５ｎｍのＣｕからなるＣｕ膜１８を形成した。このとき、シリコン基板１１の温度を−２０℃に制御した。
【００３３】
以上の如く、溝部１６にバリア層１７及びＣｕ膜１８が形成されたシリコン基板１１に対して、上記リフロー装置３を用いてリフロー処理を行った。この場合、真空雰囲気内の第６真空処理室内Ｆ６で、正負の電極Ｃｐ，Ｃｐへの印加電圧を０．６ｋＶに設定してシリコン基板１１をセラミックスプレート３３ｂに吸着し、基板１１の加熱温度を２７５℃に設定して加熱した。この場合、昇温速度を４０℃／ｓｅｃとした。また、加熱開始と共に、第６真空処理室内にアルゴンガスを      １５ｓｃｃｍの流量で導入し、圧力を０．１ａとした。そして、基板の加熱開始から基板温度が２７５℃に到達すると、ターゲットに２．５ｋＷの直流電力を投入し、ターゲットＴをスパッタリングすることとした。この場合のスパッタレートは、約１ｎｍ／ｓｅｃであった。そして、スパッタリング開始後、３０ｓｅｃ〜４０ｓｅｃ間、Ｃｕ原子やＣｕイオンを供給しながらシリコン基板１１に対してリフロー処理を施した（発明実験）。
【００３４】
比較実験として、溝部にバリア層及びＣｕシード層が形成されたシリコン基板に対して、上記リフロー装置を用いてリフロー処理を施した。この場合、基板の加熱温度を４００℃に設定し、リフロー時にＣｕ原子やＣｕイオンの供給は行わず、３０ｓｅｃ〜４０ｓｅｃの間熱処理を施した。
【００３５】
以上の実験により夫々作製したものに対して、走査型電子顕微鏡（ＳＥＭ）を用いて、溝部１６の充填率（溝部がＣｕで充填されている割合、体積％）を確認したところ、比較実験のものは、一度の処理では、その充填率が８０％未満であり、また、ＳＥＭ像を模式的に示す図４の如く、溝部の中央領域にボイド（空洞）Ｖが発生しているものが多いことが確認された。それに対して、発明実験のものでは、一度の処理で、充填率が略１００％になり、ＳＥＭ像で確認すると、図１（ｅ）に示すように、基板全面に亘ってパターニングされた溝部１６にＣｕが埋め込まれていることが確認された。
【００３６】
以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、半導体基板に形成した溝部にＣｕを埋め込み形成するものを例に説明したが、他の用途にもの本発明は適用できる。また、上記実施形態では、リフロー処理中のＣｕ原子またはＣｕイオンの供給をスパッタリング法を用いるものを例に説明したが、これに限定されるものではなく、蒸着法やＣＶＤ法等の他の方法を用いることができる。
【符号の説明】
【００３７】
Ｓ…半導体装置、１１…基板（被処理物）、１６…溝部（トレンチ：凹部）、１７…バリア層（バリアメタル）、１８…Ｃｕ膜（Ｃｕシード層）、１９…Ｃｕ配線層、３…リフロー装置、３３…ステージ、３４…加熱手段、Ｔ…Ｃｕ製ターゲット。
【図１】
0005965628.tif 000002
【図２】
0005965628.tif 000003
【図３】
0005965628.tif 000004
【図４】
0005965628.tif 000005