(57)【特許請求の範囲】
【請求項１】
揮発性選択装置と電気的に直列の不揮発性メモリに格納されたデータを検出する方法であって、
前記揮発性選択装置のアクティブ化値よりも大きい値を有する第１の電圧を、前記不揮発性メモリの第１の電極と第２の電極との間に印加し、それによって、前記揮発性選択装置を高選択抵抗から低選択抵抗へと切り替えること、
前記揮発性選択装置の前記アクティブ化値よりも小さい第２の値を有する第２の電圧を、前記第１の電極と前記第２の電極との間に印加すること、および
前記不揮発性メモリに応じて、前記不揮発性メモリによって格納されているデータ値を決定すること、
を含むことを特徴とする方法。
【請求項２】
前記第１の電圧を印加することが、さらに、約２Ｖ〜約２．５Ｖから前記第１の電圧を選択することを含む、請求項１に記載の方法。
【請求項３】
前記第２の電圧を印加することが、さらに、約０．５Ｖ〜約１．５Ｖから前記第２の電圧を選択することを含む、請求項１に記載の方法。
【請求項４】
前記データ値を決定することが、さらに、前記第２の電圧に応じて、前記不揮発性メモリを通じて読み取り電流の値を測定すること、および、前記読み取り電流の値から前記不揮発性メモリの抵抗状態を決定すること、ならびに、
第１の読み取り電流値を有する前記読み取り電流に応じて、前記抵抗状態が高メモリ抵抗であると決定すること、または、
第２の読み取り電流値を有する前記読み取り電流に応じて、前記抵抗状態が低メモリ抵抗であると決定すること、の少なくとも一方を、
を含む請求項１に記載の方法。
【請求項５】
前記第２の読み取り電流値に対する前記第１の読み取り電流値の比が、約１０３〜約１０４の範囲内である請求項４に記載の方法。
【請求項６】
前記不揮発性メモリが非導電状態にあるオフ状態電流値に対する前記不揮発性メモリが導電状態にあるオン状態電流値のオンオフ読み取り電流の比が、前記第１の電極と前記第２の電極との間への前記第１の電圧の印加に応じて、約１０２〜約１０３．５であり、
前記オフ状態電流値に対する前記オン状態電流値の前記オンオフ読み取り電流の比が、前記第１の電極と前記第２の電極との間への前記第２の電圧の印加に応じて、約１０４．５〜約１０９である、請求項４に記載の方法。
【請求項７】
前記第１の電極と前記第２の電極との間に、前記アクティブ化値よりも低い第３の値を有するプリチャージ電圧を印加することをさらに含む、請求項４に記載の方法。
【請求項８】
前記プリチャージ電圧を印加することが、前記第１の電圧を印加することに先立って行われる請求項７に記載の方法。
【請求項９】
前記プリチャージ電圧を印加することが、前記不揮発性メモリを流れる初期電流を生じさせ、前記読み取り電流の値に対する前記初期電流の値の比が、約１０６〜約１０９の範囲内である請求項７に記載の方法。
【請求項１０】
約５０ナノ秒（ｎｓ）〜約２００ｎｓから選択される期間にわたって前記プリチャージ電圧を印加することをさらに含む、請求項７に記載の方法。
【請求項１１】
約５０ｎｓ〜約２００ｎｓから選択される期間にわたって前記第１の電圧を印加することをさらに含む、請求項１に記載の方法。
【請求項１２】
抵抗変化型メモリの一トランジスタ複数抵抗（１ＴｎＲ）アレイを読み取る方法であって、
１ＴｎＲメモリセルアレイの非標的ビットラインに妨害抑止電圧を印加すること、
前記１ＴｎＲメモリセルアレイの非標的ワードラインに第２の妨害抑止電圧を印加すること、
前記１ＴｎＲ抵抗変化型メモリセルアレイの、標的メモリセルにそれぞれ接続された、標的ビットラインと標的ワードラインとの間にアクティブ化電圧を印加すること、
前記標的ビットラインと前記標的ワードラインとの間に、前記アクティブ化電圧よりも低い値を有する保持電圧を印加すること、および、
前記保持電圧を印加することに応じて、前記標的メモリセルを流れる読み取り電流値を測定すること、
を含むことを特徴とする方法。
【請求項１３】
前記アクティブ化電圧を印加することが、さらに、約２Ｖ〜約３Ｖの範囲内の電圧を印加することを含む、請求項１２に記載の方法。
【請求項１４】
前記保持電圧を印加することが、さらに、約０．５Ｖ〜約２Ｖの範囲内の電圧を印加することを含む、請求項１２に記載の方法。
【請求項１５】
前記保持電圧を印加することが、さらに、前記アクティブ化電圧を、約２．２Ｖ〜約２．６Ｖの第１の範囲から約０．５Ｖ〜約１．５Ｖの第２の範囲に、低下させることを含む、請求項１２に記載の方法。
【請求項１６】
前記妨害抑止電圧または前記第２の前記妨害抑止電圧を印加することが、さらに、約１Ｖ〜約２Ｖの範囲内の電圧を印加することを含む、請求項１２に記載の方法。
【請求項１７】
前記アクティブ化電圧を印加することに先立って、前記標的ビットラインと前記標的ワードラインとの間にプリチャージ電圧を印加することをさらに含む、請求項１２に記載の方法。
【請求項１８】
前記プリチャージ電圧を約５０ナノ秒（ｎｓ）〜約２００ｎｓの期間にわたって維持することをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記アクティブ化電圧を約５０ｎｓ〜約２００ｎｓの期間にわたって維持することをさらに含む、請求項１７に記載の方法。
【請求項２０】
前記保持電圧を印加することに応じて、前記読み取り電流値を測定するために、１０６以上の検出マージンを用いることをさらに含む請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、「特性を保持する選択装置を利用する抵抗変化型メモリ装置の検出（SENSING A RESISTIVE MEMORY DEVICE UTILIZING SELECTOR DEVICE HOLDING CHARACTERISTICS）」という名称で２０１５年６月５日出願の米国仮特許出願第６２／１７１，７２８号、および、「電界支援超線形閾値（ＦＡＳＴ（商標））（FIELD ASSISTED SUPERLINEAR THRESHOLD (FASTTM)）」という名称で２０１４年７月７日出願の米国仮特許出願第６２／０２１，６６０号に基づく優先権を主張しており、これらの出願の全体が、あらゆる目的のために、参照によって本明細書に組み込まれる。
【０００２】
本明細書は、概して電子メモリに関し、たとえば、本明細書は、抵抗変化型メモリの選択装置の特性を保持することを利用する不揮発性抵抗変化型メモリの検出について記載する。
【背景技術】
【０００３】
集積回路技術の分野における近年の革新は、二端子メモリである。二端子メモリ技術は、たとえば、２つの端子間の導電性がゲート端子と呼ばれる第３の端子によって媒介されるゲート制御メモリと対比される。二端子メモリ装置は、機能のみならず構造において、三端子装置と相違し得る。たとえば、いくつかの二端子装置は、一連の導電端子に隣接する第３の端子を有することとは対照的に、１対の導電接点の間に構成され得る。第３の端子に加えられる刺激を通じて制御可能であるのではなく、二端子メモリ装置は、１対の導電接点の一方または両方に刺激を加えることによって制御され得る。本明細書の発明者らは、さらに、相変化メモリ、磁気抵抗メモリなどの、種々の二端子メモリ技術を認識している。
【０００４】
有望な物理特性を有すると期待される二端子メモリの１つは、抵抗変化型メモリである。抵抗変化型メモリ技術の多くは開発段階にあるが、抵抗変化型メモリのためのさまざまな技術概念が、本発明の譲受人によって示されており、また、関連する理論が正しいこと、または誤っていることを証明するための、１つ以上の検証の段階にある。このような状況であっても、抵抗変化型メモリ技術は、半導体電子産業における競合技術に比べて、かなりの利点を有する見込みがある。
【０００５】
抵抗変化型メモリ技術のモデルが試験され結果が得られるにつれて、結果は、抵抗変化型メモリが従来のメモリに取って代わったメモリ装置に、推論的に外挿される。たとえば、本発明の譲受人は、相補型金属酸化物半導体（ＣＭＯＳ）ＮＡＮＤまたはＮＯＲメモリに代えて、抵抗変化型メモリを含むメモリアレイのソフトウェアモデルに関連する研究を行った。ソフトウェア予測は、二端子メモリアレイが、電子装置に大きな利益を、とりわけ、電力消費の低減、メモリ密度の向上、テクノロジーノードの進歩、または性能の向上を、もたらし得ることを示唆する。上記に鑑みて、発明者らは、二端子メモリが電子装置に現実的利益をもたらし得る適用を発見すべく努力している。
【発明の概要】
【０００６】
以下の記載は、本明細書のいくつかの特徴の基本的理解を提供するために、本明細書の簡単な概要を示す。この概要は本明細書の広範な概観ではない。この概要は、本明細書のキーまたは重要な要素を特定することも、本明細書の特定の実施形態の範囲または請求項のいずれかの範囲を説明することも、意図するものではない。その目的は、本明細書に示されるより詳細な説明の序として、本明細書のいくつかの概念を単純な形態で、提示することである。
【０００７】
本明細書は、種々の実施形態において、不揮発性抵抗変化型メモリを検出することが、より高い検出マージンを達成することを提供する。検出は、抵抗変化型メモリ内の選択装置の電流−電圧（Ｉ−Ｖ）特性を利用し得る。たとえば、１つ以上の実施形態において、検出は、アクティブ化電圧で選択装置をアクティブにし、次いで、アクティブ化電圧を、選択装置が、オフ状態のメモリセルについてはアクティブでなくなり、オン状態のメモリセルについてはアクティブのままになる保持電圧まで、低下させることを含み得る。したがって、抵抗変化型メモリを検出するために、選択装置の非常に高いオン−オフ比特性が用いられ得、不揮発性メモリについてはこれまで達成することができなかった検出マージンが提供される。
【０００８】
揮発性選択装置と電気的に直列の不揮発性メモリに格納されたデータを検出する方法は、前記揮発性選択装置のアクティブ化値よりも大きい値を有する第１の電圧を、前記不揮発性メモリの第１の電極と第２の電極との間に印加し、それによって、前記揮発性選択装置を高選択抵抗から低選択抵抗へと切り替えること、前記揮発性選択装置の前記アクティブ化値よりも小さい第２の値を有する第２の電圧を、前記第１の電極と前記第２の電極との間に印加すること、および、前記不揮発性メモリに応じて、前記不揮発性メモリによって格納されているデータ値を決定することを含む。
【０００９】
さらなる実施形態において、抵抗変化型メモリの一トランジスタ複数抵抗（１ＴｎＲ）アレイを読み取る方法が提供される。この方法は、１ＴｎＲメモリセルアレイの非標的ビットラインに妨害抑止電圧を印加すること、および、前記１ＴｎＲメモリセルアレイの非標的ワードラインに第２の妨害抑止電圧を印加することを含み得る。さらに、この方法は、前記１ＴｎＲ抵抗変化型メモリセルアレイの、標的ビットラインと標的ワードラインとの間にアクティブ化電圧を印加することを含み得、標的ビットラインおよび標的ワードラインは標的メモリセルにそれぞれ接続されている。前記に加えて、この方法は、前記標的ビットラインと前記標的ワードラインとの間に、前記アクティブ化電圧よりも低い値を有する保持電圧を印加すること、および、前記保持電圧を印加することに応じて、前記標的メモリセルを流れる読み取り電流値を測定することを含み得る。
【００１０】
以下の記述および図面は、本明細書のいくつかの例示的特徴を示す。ただし、これらの特徴は、本明細書の原理が採用されてよいさまざまな方法の少数を示すに過ぎない。本明細書の他の利点および新規な特徴は、図面と共に考慮するとき、以下の本明細書の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００１１】
本明細書のさまざまな側面または特徴を、図面を参照して説明するが、図面全体を通じて、同様の要素には同様の参照番号を使用する。本明細書においては、本明細書の十分な理解を提供するために、多くの具体的な詳細を示す。ただし、本明細書のいくつかの特徴は、これらの具体的な詳細を伴うことなく、または、他の方法、構成要素、材料などで実施してもよいことを、理解すべきである。他の例では、本明細書の説明を容易にするために、周知の構造および装置が、ブロック図の形態で示す。
【００１２】
図１は、１つ以上の開示の実施形態に従う例示のメモリセルアレイおよび標的検出操作の略図を示す。
【００１３】
図２は、さらなる実施形態における開示の検出操作のための例示の検出信号の略図を示す。
【００１４】
図３は、さまざまな実施形態に従う、選択装置を含む例示の不揮発性抵抗変化型メモリセルのブロック図を示す。
【００１５】
図４は、選択装置を含む不揮発性抵抗変化型メモリの例示のＩ−Ｖ応答の略図を示す。
【００１６】
図５は、１つの実施形態における、不揮発性抵抗変化型メモリに関連した、選択装置の例示の保持特性の略図を示す。
【００１７】
図６は、さらなる実施形態における、特性を保持する選択装置を用いるメモリセルの検出の見本の方法のフローチャートを示す。
【００１８】
図７は、追加の実施形態に従う、１ＴｎＲメモリセルアレイを検出する見本の方法のフローチャートを示す。
【００１９】
図８は、他の実施形態に従う、１ＴｎＲメモリセルアレイを検出する際に検出マージンを上昇させる見本の方法のフローチャートを示す。
【００２０】
図９は、開示の実施形態に従う、メモリ装置の例示的操作および制御環境のブロック図を示す。
【００２１】
図１０は、さまざまな実施形態に関連して実施され得る例示的な計算環境のブロック図を示す。
【発明を実施するための形態】
【００２２】
本明細書の実施形態は、選択装置を含む二端子メモリ装置の改善された検出に関する。開示の検出技術は、二端子メモリ装置内の選択装置の特性を利用して、改善された検出を達成することができる。たとえば、大きく増大した検出マージンが達成され得る。一方、増大した検出マージンは、クロスポイントアレイ内のリーク電流の影響を軽減することができて、より大きくより高密度のメモリアレイ、より大きい操作バンド幅（たとえば、より多数のメモリセルを同時に読み取りまたは書き込む能力）のみならず、他の利点を促進する。
【００２３】
本明細書で利用されるとき、選択装置は、不揮発性のメモリセルと電気的に直列の揮発性のスイッチィング部品であり得る。さらに、選択装置は、一般に、オフ電流（たとえば、選択装置が高い電気抵抗を有するとき）に対するオン電流（たとえば、選択装置が低い電気抵抗を有するとき）の比が非常に高い。このオフ電流に対するオン電流の比は、本明細書において、オン／オフ電流比とも呼ばれる。具体的な例として、選択装置は、本特許出願の現譲受人によって開発中のＦＡＳＴ（商標）選択装置であり得るが、他の選択装置（たとえば、オボニックスイッチ、金属絶縁体転移（ＭＩＴ）装置、ＭＯＴＴ絶縁体など）も１つ以上の実施形態で矛盾なく用いることができる。
【００２４】
さらなる実施形態において、改善された検出は、標的メモリセルの選択装置を低セレクタ抵抗状態にするに足る値を有するアクティブ化電圧で標的メモリセルをアクティブにすることによって達成され得る。アクティブ化期間の後、アクティブ化電圧よりも値の小さい保持電圧が印加される。さらに、保持電圧は、選択装置を、不揮発性メモリ装置が高メモリ抵抗状態にあることに応じて、高セレクタ抵抗状態とするように、また、選択装置を、不揮発性メモリ装置が低メモリ抵抗状態にあることに応じて、低セレクタ抵抗状態に留めるように、選択され得る。したがって、保持電圧では、標的メモリセルのオン／オフ電流比は、不揮発性メモリ装置によってではなく、選択装置によって駆動される。選択装置は、不揮発性メモリ装置よりもはるかに大きいオン／オフ電流比を有し得るので、保持電圧での検出は、標的メモリセルについての大きく向上した検出マージンを容易にする。
【００２５】
検出操作および改善された検出マージンを、以下により詳しく説明するが、要するに、アクティブ化電圧および選択装置が低セレクタ抵抗状態にあることに応じて、標的メモリセルを流れる電流は、標的メモリセルの不揮発性メモリ装置のメモリ抵抗によって決定される。たとえば、標的メモリセルでの電流は、不揮発性メモリ装置が低メモリ抵抗を有することに応じて、比較的高い値の電流となり、不揮発性メモリ装置が高メモリ抵抗を有することに応じて、比較的低い値の電流となる。検出マージンは、一般に、少なくとも単一のメモリセルのレベルに基づいて、標的セルのオン／オフ電流比によって支配され、不揮発性メモリ装置は、約１０３〜約１０６のオン／オフ電流比を有することが多い。したがって、不揮発性メモリ装置が標的セルのオン／オフ電流比を決定するとき、検出マージンはこの１０３〜１０６という比によって制限される。しかし、その一方で、アクティブ化電圧が保持電圧まで低下されるとき、選択装置は、標的セルのオン／オフ電流比を決定することができる。さらに、選択装置は、約１０９〜約１０１２の範囲のオン／オフ電流比を有することができ、不揮発性メモリ装置が標的セルのオン／オフ電流比を決定するときに達成される検出マージンよりも、はるかに大きい検出マージンを容易にする。
【００２６】
本明細書は、メモリセルのアレイの改善された検出に関し、このアレイの個々のメモリセルは、選択装置および二端子メモリ装置を含む。より一般的に開示の実施形態に言及すれば、二端子メモリセルは、抵抗スイッチング二端子メモリセルなどの抵抗技術を含み得る。本明細書で利用される、抵抗スイッチング二端子メモリセル（抵抗スイッチングメモリセルまたは抵抗スイッチングメモリとも呼ばれる）は、１対の導電接点を有する回路部品であって、導電接点間に活性領域を有する回路部品を含む。二端子メモリ装置の活性領域は、抵抗スイッチングメモリとの関連で、複数の安定または準安定な抵抗状態を示し、各抵抗状態は別個の電気抵抗を有する。さらに、複数の状態の個々のものは、導電接点に印加される適切な電気信号に応じて、形成またはアクティブ化され得る。これらの電気信号は、電圧または電流の値、電圧または電流の極性、電界強度、電界極性など、または、これらの適切な組み合わせなどの、適切な特性を有するように選択され得る。抵抗スイッチング二端子メモリ装置の例は、網羅的ではないが、抵抗変化型メモリ（ＲＲＡＭ）、相変化ＲＡＭ（Ｐ
ＣＲＡＭ）および磁気ＲＡＭ（ＭＲＡＭ）を含み得る。
【００２７】
上記に加え、本明細書の実施形態は、不揮発性二端子メモリ装置と一体化され得る揮発性選択装置を提供する。選択装置および不揮発性メモリ装置は、異なる向きを取ることができるが、一般に、電気的に直列に構成される。さまざまな実施形態において、揮発性選択装置または不揮発性メモリセルは、フィラメント系装置であり得る。フィラメント系装置の１つの例は、導電層、たとえば、金属、ドープしたｐ型（またはｎ型）シリコン（Ｓｉ）担持層（たとえば、ｐ型またはｎ型ポリシリコン、ｐ型またはｎ型多結晶ＳｉＧｅなど）、抵抗スイッチング層（ＲＳＬ）、および、イオン化し得る活性金属層を含み得る。適切な条件下で、活性金属層は、フィラメント形成イオンをＲＳＬに提供し得る。このような実施形態において、導電フィラメント（たとえば、イオンによって形成される）は、少なくともＲＳＬのサブセットを通じた導電性を促進し得、フィラメント系装置の抵抗は、１つの例として、フィラメントと導電層との間のトンネル抵抗によって決定され得る。
【００２８】
本明細書のメモリセルのさまざまな実施形態において、ｐ型またはｎ型のＳｉ担持層は、ｐ型またはｎ型ポリシリコン、ｐ型またはｎ型多結晶ＳｉＧｅなどを含み得る。ＲＳＬ（当技術分野において抵抗スイッチング媒体（ＲＳＭ）とも呼ばれる）は、たとえば、未ドープの非晶質Ｓｉ層、真性特性を有する半導体層、Ｓｉ亜酸化物（たとえば、ＳｉＯｘ、ここでｘは０．１〜２の値を有する）などを含み得る。ＲＳＬに適する材料の他の例は、ＳｉＸＧｅＹＯＺ（ここで、Ｘ、ＹおよびＺは、それぞれ適切な正の数である）、酸化シリコン（たとえば、ＳｉＯＮ、ここでＮは適切な正の数である）、非晶質Ｓｉ（ａ−Ｓｉ）、非晶質ＳｉＧｅ（ａ−ＳｉＧｅ）、ＴａＯＢ（ここでＢは適切な正の数である）、ＨｆＯＣ（ここでＣは適切な正の数である）、ＴｉＯＤ（ここでＤは適切な数である）、Ａｌ２ＯＥ（ここでＥは適切な正の数である）など、または、これらの適切な組み合わせ、を含み得る。
【００２９】
いくつかの実施形態において、不揮発性メモリ装置の一部として用いられるＲＳＬは、ＲＳＬ内に粒子を（少なくとも低電圧にて）捕捉する材料空隙または欠陥を有し得る。これらの捕捉された粒子は、外部刺激（たとえば、電力）の非存在下で、不揮発性メモリ装置を低抵抗状態に維持し、それによって、不揮発性動作を達成する。他の実施形態において、揮発性選択装置に用いられるＲＳＬは、ごく僅かな材料空隙または欠陥を有し得る。したがって、選択装置は、粒子を捕捉する能力をごく僅か有するか、または、有しない。よって、選択装置は、適切な外部刺激に応じて、導電フィラメントを形成することができ、外部刺激の非存在下で、フィラメント粒子はＲＳＬ内を、またはＲＳＬから外に、自由に拡散または漂流し、それによって導電フィラメントを変形させる。選択装置のＲＳＬおよび導電フィラメントは、不揮発性メモリ装置の導電フィラメントおよびＲＳＬとは異なる電気特性を有し得ることに留意すべきである。たとえば、選択装置ＲＳＬは、とりわけ、より高い材料電気抵抗を有し得、より高いオン／オフ電流比を有し得る。
【００３０】
フィラメント系メモリセルの活性金属層は、とりわけ、銀（Ａｇ）、金（Ａｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）またはチタンの他の適する化合物、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、タングステン（Ｗ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、白金（Ｐｔ）、ハフニウム（Ｈｆ）、およびパラジウム（Ｐｄ）を含み得る。他の好適な導電性材料および化合物、合金、または、これらの、もしくは同様の材料の組み合わせは、本明細書のいくつかの特徴において、活性金属層として用いられ得る。前述の例に類似した、本明細書の実施形態に関連するいくつかの詳細は、本特許出願の譲受人に権利が与えられた次の米国特許出願：２００７年１０月１９日出願の特許出願第１１／８７５，５４１号および２００９年１０月８日出願の特許出願第１２／５７５，９２１号、ならびに、本特許出願の譲受人に譲渡された次の米国特許出願：２０１４年１２月３１日出願の特許出願第１４／５８８，１８５号に見られ、これらの特許出願の各々は、あらゆる目的のために、それらの各々の全体が、参照によって本明細書に組み込まれる。
【００３１】
フィラメント性選択装置は、適切な外部刺激の非存在下で、第１の状態（たとえば、第１の電気抵抗、または、他の適切な測定可能な特性）を示し得る。この刺激は、刺激が加えられている間に、フィラメント性選択装置を誘導して第１の状態から第２の状態へと変化させる閾値、または、そのような値の範囲を有し得る。刺激が閾値（または値の閾範囲）を下回ることに応じて、フィラメント性選択装置は第１の状態に戻る。いくつかの開示の実施形態において、フィラメント性選択装置は、バイポーラ態様で動作して、異なる極性（または方向、エネルギー流、エネルギー源配向など）の外部刺激に応じて、異なる挙動を示し得る。具体的な例として、第１の閾値電圧（または、いくつかの電圧）を超える第１の極性の刺激に応じて、フィラメント性選択装置は、第１の状態から第２の状態に変化し得る。さらに、第２の閾値電圧を超える第２の極性の刺激に応じて、フィラメント性選択装置は、第１の状態から第３の状態に変化し得る。いくつかの実施形態において、第３の状態は、第１の状態と実質的に同じであり得、同じまたは類似の測定可能な固有の特性（たとえば、導電性など）を有し、閾値刺激（逆の極性または方向であるが）の同じまたは類似の値などを有する。他の実施形態において、第３の状態は、測定可能な特性（たとえば、順方向極性への応答と逆方向極性への応答で、導電性値が異なる）の点、または、第１の状態からの遷移（たとえば、第２の状態へと遷移するのに要する正電圧の値が、第３の状態へと遷移するのに要する負電圧の値とは異なる）に関連する閾値刺激の点、のいずれかにおいて、第２の状態から区別され得る。
【００３２】
いくつかの実施形態において、および例示として、開示のフィラメント系選択装置は、適切な外部刺激に応じて、比較的高抵抗部位を通る導電経路またはフィラメントを形成し得る。この外部刺激は、活性金属層内の金属粒子を、フィラメント性選択装置のＲＳＬ層内で遊走（またはイオン化）させ得る。前述のように、ＲＳＬは、揮発性フィラメント性スイッチング装置のために、比較的僅かな物理欠陥箇所を有するように選択されて、ＲＳＬ内での金属粒子の比較的良好な可動性を容易にし得る。したがって、関連する閾値刺激（または、閾値の狭い範囲）よりも下では、金属粒子は、ＲＳＬ内で分散しして、第１の状態に関連する高抵抗を下げるのに十分な、ＲＳＬを通る導電経路の形成を妨げ得る。閾値より上では、外部刺激は、導電経路を提供するのに十分なように形成された状態に金属粒子を保ち、第２の状態の比較的低抵抗に導く。類似の機構が、第３の状態の動作をバイポーラ態様で制御し得る。
【００３３】
不揮発性フィラメント系メモリセルについて、ＲＳＬは、適切な外部刺激の非存在下で、粒子を適切な位置に捕捉して、漂流または拡散などの粒子の可動性を低減するように、内部に十分な物理欠陥位置を有するように選択され得る。適切なプログラム電圧がメモリセルに印加されるのに応じて、ＲＳＬを通る導電経路またはフィラメントが生じる。特に、プログラムバイアス電圧が印加されると、活性金属層から金属イオンが生成されて、ＲＳＬ層へと移動する。より具体的には、金属イオンは、ＲＳＬ層内の空隙または欠陥位置へと移動する。いくつかの実施形態において、バイアス電圧を取り除くと、金属イオンは、中性の金属粒子になって、ＲＳＬ層の空隙または欠陥内に留まる。十分な粒子が捕捉されると、フィラメントが形成され、メモリセルは、比較的高抵抗状態から比較的低抵抗状態に切り替わる。より具体的には、捕捉された金属粒子は、ＲＳＬ層を通る導電経路またはフィラメントをもたらし、抵抗は、一般に、ＲＳＬ層を通るトンネル抵抗によって決定される。いくつかの抵抗スイッチング装置において、消去プロセスは、導電フィラメントを少なくとも部分的に変形させて、メモリセルを低抵抗状態から高抵抗状態に戻すように、実施し得る。より具体的には、消去バイアス電圧が印加されると、ＲＳＬの空隙または欠陥に捕捉された金属粒子は、可動になって活性金属層に向かって戻る。状態のこの変化は、メモリに関しては、二値ビットの個々の状態に関連し得る。多重メモリセルのアレイについては、メモリセルのワード、バイト、ページ、ブロックなどが、二値情報の「０」または「１」を表すように、プログラムされまたは消去され得、実効時間にわたってこれらの状態を維持することによって、二値情報の格納がなされる。種々の実施形態において、複数レベルの情報（たとえば、多重ビット）が、そのようなメモリセルに格納されてよい。
【００３４】
本明細書のさまざまな実施形態は、異なる物理特性を有する種々のメモリセル技術を利用してよいことに留意すべきである。たとえば、異なる抵抗スイッチングメモリセル技術は、異なる個別のプログラマブル抵抗、異なる関連プログラム／消去電圧のほか、他の識別的な特性を有し得る。たとえば、本明細書のさまざまな実施形態は、第１の極性の電気信号に対する第１のスイッチング応答（たとえば、プログラミングして１組のプログラム状態の中の１つにする）および第２の極性の電気信号に対する第２のスイッチング応答（たとえば、消去して消去状態にする）を示すバイポーラスイッチング装置を用いることができる。バイポーラスイッチング装置は、たとえば、同じ極性で異なる値の電気信号に対して、第１のスイッチング応答（たとえば、プログラミング）および第２のスイッチング応答（消去）の両方を示すユニポーラ装置と対照的である。
【００３５】
本明細書のさまざまな特徴および実施形態について、特定のメモリセル技術またはプログラム／消去電圧が指定されない場合、当業者に知られているように、あるいは、本明細書に提供された文脈によって当業者に知られるように、そのような特徴および実施形態は、あらゆる適切なメモリセル技術を取り込み、その技術に適したプログラム／消去電圧によって操作されることが、意図されている。さらに、異なるメモリセル技術を代用することは、当業者が知っている回路変更、または、当業者が知っている操作信号レベルの変更を必要とし、代用したメモリセル技術または信号レベル変化を含む実施形態は、本明細書の範囲内であることを理解すべきである。
【００３６】
本出願の発明者らは、抵抗変化型メモリに加えて、追加の不揮発性二端子メモリ構造を熟知している。たとえば、強誘電体メモリ（ＲＡＭ）が１つの例である。他には、磁気抵抗ＲＡＭ、有機ＲＡＭ、相変化ＲＡＭおよび導電性ブリッジ型ＲＡＭなどがある。二端子メモリ技術は異なる長所と短所を有し、その長所と短所の相殺が普通である。抵抗スイッチングメモリ技術は、本明細書に開示の多くの実施形態で言及されるが、他の二端子メモリ技術が、当業者に適する、開示の実施形態のいくつかで利用され得る。
【００３７】
図面を参照すると、図１は、さまざまな開示の実施形態に従う、二端子メモリセル１０８のクロスポイントアレイの例の略図を示す。図１のクロスポイントアレイは、一トランジスタ複数抵抗（１ＴｎＲ、ここでｎは適切な正の数である）メモリアレイ１００である。これは、複数のメモリセルに接続されており、単一のビットライントランジスタ１０２Ａまたはワードライントランジスタ１０４Ａによってそれぞれアクティブ化される、各ビットライン１０２およびワードライン１０４によって表されている。単一のトランジスタが複数のメモリセル１０８をアクティブ化または非アクティブ化するので、１ＴｎＲアレイ１００は、１ＴｎＲアレイ１００のビットライン１０２とワードライン１０４との間にリーク電流を有し得る。たとえば、ビットライン１０２の１つに印加される信号は、そのビットライン１０２に接続された各メモリセル１０８によって観測され、このことは、その１つのビットライン１０２上のメモリセル１０８に接続された各ワードライン１０４でのリーク電流となり得る。加えて、１つのビットライン１０２と隣接するビットライン１０２との間の容量結合が、その隣接するビットライン１０２に電圧を誘起し得、その結果、それらの隣接するビットライン上のメモリセルを流れる追加のリーク電流が生じる。１ＴｎＲアレイ１００におけるリーク電流を低減するために、メモリセル１０８の各々は、不揮発性メモリ装置に加えて、リーク電流を非常に小さな値とするように構成された、選択装置を含み得る（後述の図３参照）。
【００３８】
１ＴｎＲアレイ１００は種々の電子配線図に従って構成され得る。いくつかの実施形態において、ビットライン１０２は、第１の数、ｎ個のメモリセルに接続され得、一方、ワードライン１０４は、第２の数、ｍ個のメモリセルに接続され得、ここで、ｍも適切な正の数である。少なくとも１つの実施形態において、ｎ＝ｍであるが、本明細書はそのように限定されず、ｎおよびｍは、さまざまな実施形態において、異なる整数値であり得る。
【００３９】
１ＴｎＲアレイ１００は、アレイ操作に関連するいくつかの標的セル１０６を表している。３つの標的セル１０６が１ＴｎＲアレイ１００に示されているが、アレイ操作のために他の数の標的セル１０６を選択し得ることを理解すべきである。ビットラインＡ，ＢおよびＣはアレイ操作のために選択されたビットラインであり、それらの個々のビットライントランジスタ１０２Ａがアクティブ化される。適切な操作信号が選択ビットラインＡ，ＢおよびＣに印加され、その操作信号は、読み取り信号、書き込み信号、消去信号などを含み得る。個々のビットライントランジスタ１０２Ａに隣接する抑止信号Ｉｖで示した非選択ビットライン１０２のサブセットは、いくつかの実施形態において、アレイ操作のために抑止信号を印加され得る。これは、選択ビットラインＡ，ＢおよびＣの１つに直接隣接する（または、選択ビットラインＡ，ＢおよびＣの１つから、正整数ｘよりも小さいビットライン数だけ離れた）非選択ビットライン１０２について実施することができる。抑止信号は、１つ以上の実施形態において、選択ビットラインＡ，ＢおよびＣによって隣接するビットラインに誘起される容量結合電圧を低減するように選択され得る。
【００４０】
標的セル１０６に接続されたワードライン１０４は接地されて、標的セル１０６に印加される操作信号に等しい電圧となっている。操作信号電圧は、標的セル１０６を通る個々の電流経路を生じさせ、この電流経路は、選択ビットラインＡ，ＢおよびＣおよび接地されたワードライン１０４に沿う点線で表されている。抑止信号Ｉｖは、標的セル１０６に接続されていないワードライン１０４にも印加され得る。これは、非選択ビットライン１０２と非選択ワードライン１０４との間の低電圧（たとえば、隣接するビットラインからの容量結合電圧で変化する）を促進して、１ＴｎＲアレイ１００のアレイ操作の電力消費を低減し得る。
【００４１】
さまざまな開示の実施形態において、アレイ操作は検出操作であり得る。たとえば、アレイ操作は、１ＴｎＲアレイ１００などのメモリアレイにおけるメモリセル１０８の読み取り操作について、検出マージンを増大させる改善された検出操作であり得る。改善された検出マージンは、少なくとも部分的に、個々のメモリセル１０８に用いられる選択装置の特性を利用することによって、達成される。検出信号は、本明細書で単一の標的メモリセルに関連して述べられることが多いが、本明細書の実施形態は、標的セル１０６またはメモリアレイの標的セルの他のサブセットなどの、複数の標的セルについて実施され得ることを理解すべきである。
【００４２】
図２は、１つ以上の実施形態において、図１の１ＴｎＲアレイ１００のための開示の検出操作に用い得る、例示の検出信号２００の略図を示す。検出信号２００は、縦軸が電圧値を表し、横軸が時間を表す２次元軸上に表されている。電圧値は、非選択ビットラインに印加される信号については縦軸の上方側に、選択ビットラインＡ，ＢおよびＣに印加される信号について縦軸の下方側に、分けてプロットされている。
【００４３】
読み取りサイクルは横軸上のｔ＝０に始まり、ここで、非選択ビットラインに印加される電圧が０ボルトから抑止電圧Ｉｖ２０２へと上げられ得る。抑止電圧２０２は、１ＴｎＲアレイ１００のメモリセルにとっての妨害エラーを低減しまたは回避するように選択された特性（たとえば、値、パルス幅など）を有し得る。１つの例として、抑止電圧２０２の電圧値は、１ＴｎＲアレイ１００の非選択ビットラインと選択ビットラインとの間の容量結合電圧を低減するように選択され得るが、当業者は、妨害エラーの低減が本明細書の範囲内でなされ得る追加の例を、見出すかも知れない。少なくとも１つの実施形態において、抑止電圧２０２は、約１．２ボルト〜約１．６ボルトから選択され得るが、本明細書の範囲内で他の値または範囲が用いられ得る。開始されると、抑止電圧２０２は、少なくとも１つの実施形態において、読み取りサイクルの期間中、維持され得る。
【００４４】
選択ビットラインＡ，ＢおよびＣについては、検出信号２００は、時間ｔ＝０にて０ボルトで始まり得る。いくつかの実施形態において、検出信号２００は、選択ビットラインに印加されるプリチャージ電圧２０４を含み得る。少なくとも１つの実施形態において、プリチャージ電圧２０４の値は、抑止電圧２０２の値とほぼ同じであり得るが、本明細書はこの実施形態に限定されない。このような実施形態では、プリチャージ電圧２０４は、抑止電圧２０２を含むことができ、換言すれば、そのような実施形態において、プリチャージ電圧２０４は、選択ビットラインＡ，ＢおよびＣに接続されたセルの状態変化の抑止を容易にし得る。
【００４５】
プリチャージ電圧２０４は、適切なプリチャージ期間の間、維持され得る。特定の実施形態において、プリチャージ期間は、約５０ナノセコンド（ｎｓ）〜約１５０ｎｓ（たとえば、７５ｎｓ，１００ｎｓ、１２５ｎｓなど）から選択される長さを有するように選択され得るが、他の長さまたは長さの範囲が代わりに用いられ得る。少なくとも１つの実施形態において、検出信号２００は、プリチャージ電圧２０４を有さず、代わりに、選択ビットラインが０ボルトからアクティブ化電圧２０６まで上げられる。
【００４６】
アクティブ化電圧２０６は、選択ビットラインに接続されたメモリセルの選択装置をアクティブにするように、選択された特性を有し得る。さまざまな実施形態において、アクティブ化電圧特性は、電圧値およびアクティブ化期間を含み得る。アクティブ化電圧２０６の値は、いくつかの実施形態において、約１．４ボルト〜約３ボルトから選択され得、アクティブ化期間は、追加の実施形態において、約５０ｎｓ〜約１５０ｎｓに選択され得るが、さらに別の実施形態では、他の値または範囲が用いられ得る。少なくとも１つの実施形態において、電圧値は約２．４ボルトに選択され得、アクティブ化期間は約１００ｎｓに選択され得る。さらなる実施形態において、アクティブ化電圧２０６は、アクティブ化期間の始めに、（たとえば、いくつかの実施形態においてはプリチャージ電圧２０４から、または、少なくとも１つの実施形態においては０ボルトから）上昇させることができ、したがって、アクティブ化期間の開始の後のいずれかの時点で、アクティブ化電圧２０６の選択された値に到達する。代替のまたは追加の実施形態において、アクティブ化電圧２０６は、アクティブ化期間の終了までに、選択された電圧値から低下させることができ、したがって、アクティブ化期間の終わりには、アクティブ化電圧２０６は選択された電圧値よりも低くなる。
【００４７】
アクティブ化期間の終わりには、検出信号２０２は、選択ビットラインに印加される読み取り電圧２０８を含む。読み取り電圧２０８は、適切な読み取り電圧の範囲２１０から選択することができる。１つ以上の実施形態において、読み取り電圧２０８は、１ＴｎＲアレイ１００のメモリセルに用いられる選択装置の特性に従って選択され得る。１つの例として、読み取り電圧２０８は、メモリセルの選択装置に関連する固有の電流−電圧応答特性に対応する値を有し得る。少なくとも１つの実施形態において、読み取り電圧２０８は、選択装置と対をなす二端子メモリ装置が高抵抗状態にあることに応じて、選択装置の脱アクティブ化または少なくとも部分的脱アクティブ化に対応し、選択装置と対をなす二端子メモリ装置が低抵抗状態にあるときに、選択装置のアクティブ化または少なくともより小さい部分的脱アクティブ化に対応する値を有し得る（後述の図４および図５参照）。この例に従えば、選択装置は、二端子メモリ装置がプログラムされまたは消去されることに応じて、それぞれ、アクティブ化され（もしくは、アクティブ化されることに関連する少なくとも８０〜９０％の導電性）、または脱アクティブ化される（もしくは、脱アクティブ化されることに関連する少なくとも８０〜９０％の電気抵抗）。この実施形態は、選択装置が非常に高いオン／オフ電流比（たとえば、１０９以上）を有しており、選択装置の状態はメモリ装置の状態の目安となるので、メモリセルにかなりの利点をもたらす。その結果、メモリセルを読み取るための検出マージンが、選択装置のオン／オフ電流比から決定され得、ほかの方法で得られる検出マージンよりもはるかに大きい検出マージンとなる。
【００４８】
上記に加えて、上昇した検出マージンは、１ＴｎＲアレイ１００などの、メモリのアレイに大きな利点をもたらし得る。たとえば、より大きな検出マージンは、１つのトランジスタ当たり、より多数のメモリセルを容易にして（たとえば、ｎがより大きな整数になる）、１ＴｎＲアレイ１００のメモリ密度を高め得る。これに代えてまたは加えて、より大きな検出マージンは、検出信頼性を高め、ビットエラーを少なくし、または、メモリ寿命を長くするなどの、さまざまな利点をもたらす結果となり得る。
【００４９】
上述のように、読み取り電圧２０８の値は、適切な読み取り電圧の範囲２１０に入るように選択され得る。適切な読み取り電圧の範囲２１０は、いくつかの実施形態において、メモリセルに用いられる選択装置または二端子メモリ装置の物理特性に関連し得る。よって、たとえば、選択装置が消去されたメモリ装置については脱アクティブ化する（または、もともとアクティブでない）が、プログラムされたメモリ装置についてはアクティブ化する（または、もともとアクティブである）電圧の範囲は、当業者が読み取り電圧２０８の値として使用するであろう適切な電圧の範囲２１０を決定し得る。少なくとも１つの実施形態において、適する電圧の範囲２１０は約０．８ボルト〜約１．５ボルトであり得、読み取り電圧２０８はこの範囲から選択され得るが、他の範囲も本明細書の範囲内であり、（たとえば、１ＴｎＲアレイ１００に用いられるメモリセルのスイッチング特性に基づいて）当業者に好まれ得る。１つ以上の代替のまたは追加の実施形態において、読み取り期間も、アクティブ化電圧２０６が低下して読み取り電圧２０８になり、（低メモリ導通状態のメモリ装置に関連した）選択装置が、読み取り電圧２０８に応じてアクティブでなくなるのを可能にするように、選択され得る。
【００５０】
本明細書で使用する、メモリ導電性またはメモリ抵抗の用語は、二端子メモリ装置の導電性および電気抵抗をそれぞれ指すことに留意すべきである。さらに、セレクタ導電性またはセレクタ抵抗の用語は、選択装置の導電性および電気抵抗をそれぞれ指す。ただし、メモリ導電性／抵抗とセレクタ導電性／抵抗との差異が、定量的差異を意味するという意図ではない。一般に、定量的差異が存在するかも知れないが、これらの用語は、量表現句ではなく結合性の質表現句として使用される。
【００５１】
図３は、本明細書の1つ以上の実施形態に従う、例示の二端子メモリセル３００のブロック図を示している。二端子メモリセル３００は、第１の電気接点３０２Ａと第２の電気接点３０２Ｂとの間に位置する不揮発性メモリ装置３０４および揮発性選択装置を含み得る。電気接点３０２Ａおよび３０２Ｂは、二端子メモリセル３００への電気信号の印加を容易にし得、マルチプレクサ、スイッチなどの出力点を含み得る。
【００５２】
メモリ装置３０４は、不揮発性メモリであり、抵抗スイッチングメモリ（たとえば、抵抗変化型メモリ（ＲＲＡＭ））、導電性ブリッジ型メモリ、磁気抵抗メモリ、相変化メモリ、有機メモリなどを含み得る。メモリ装置３０４は、第１の電極３０６および不揮発性スイッチング層３０８を含み得る。選択装置３１０は、揮発性スイッチング装置である。いくつかの実施形態において、選択装置３１０はＦＡＳＴ（商標）選択装置、オボニックスイッチ、金属絶縁体転移（ＭＩＴ）装置、ＭＯＴＴ絶縁体、または、さまざま実施形態における他の適する揮発性スイッチング装置であり得る。以下に記し図３に示したメモリ装置３０４および選択装置３１０のより詳細な例は、不揮発性抵抗スイッチング装置および揮発性ＦＡＳＴ選択装置を参照するものであるが、他の不揮発性メモリ装置または揮発性選択装置が使用され得ることを理解すべきである。
【００５３】
いくつかの実施形態（たとえば、メモリ装置３０４が抵抗スイッチング不揮発性メモリであるもの）において、第１の電極３０６は、第１の刺激（たとえば、接点３０２Ａ，３０２Ｂに印加される信号、電圧、電界など）に応じてイオン化し得る粒子を含み得る。さらに、粒子は、さまざまな実施形態において、第１の電極３０６から不揮発性スイッチング層３０８へと漂流または拡散して出て、不揮発性スイッチング層３０８の内部にまたはこれを貫通する導電フィラメントを形成し得る。導電フィラメントは、少なくともイオン化したとき、メモリ装置３０４の電気抵抗（たとえば、メモリ装置３０４のメモリ抵抗）を下げて、メモリ装置３０４を高メモリ抵抗状態から低メモリ抵抗状態に切り替え得る。
【００５４】
さらに、不揮発性スイッチング層３０８は、不揮発性スイッチング層３０８の材料内に、第１の電極３０６の粒子を適切な位置に可逆的に捕捉するのに適する適切な数または比の空隙、欠陥、亀裂、間隙などを含み得る。よって、たとえば、第１の刺激またはより弱い刺激に応じて、第１の電極３０６の粒子がイオン化して不揮発性スイッチング層３０８へと漂流し、そのうちのいくつかがその空隙／欠陥などに捕捉される。捕捉された粒子は、上記で紹介した導電フィラメントを形成し、少なくともイオン化しているとき、メモリ装置３０４を低メモリ抵抗状態へと切り替え得る。第２の刺激（たとえば、逆極性電圧もしくは電界、第１の刺激よりも高いか低い値の電流もしくは電圧、または、メモリ装置３０４に用いられるメモリ技術の種類に基づき適切な他の刺激）に応じて、導電フィラメントを変形させ、少なくとも不揮発性スイッチング層３０８にわたる電気的導通を断って、メモリ装置３０４を低メモリ抵抗状態から高メモリ抵抗状態へと切り替えるのに十分な粒子が、少なくとも空隙／欠陥のサブセットから排出され得る。低電圧、低電強度などの第２の刺激がないと、粒子は不揮発性メモリ層３０８内に捕捉されたままになり得る。したがって、電力が供給されないときには、メモリ装置３０４のメモリ状態は保存され、メモリ装置３０４の不揮発性操作が容易になる。
【００５５】
選択装置３１０は、導体３１２、セレクタ層３１４および第２の電極３１６を含み得る。導体３１２は、第１の極性の第１の外部刺激に応じてイオン化して、セレクタ層３１４へと漂流または拡散し得る第１のセットの粒子を含み得る。加えて、第１のセットの粒子は、第１の外部刺激に応じて、セレクタ層３１４を貫通して導体３１２から第２の電極３１６に至る第１の導電経路を形成し得る。セレクタ層３１４は、導体３１２（または、第２の電極３１６）からの粒子を捕捉することになる空隙、欠陥、間隙などを、ほとんど有しないように構成され得、よって、第１の外部刺激の非存在下では、第１の導電経路は少なくとも部分的に変形して、第１の導電経路の電気的連続性を断ち（または、電気的連続性を大きく低下させ）得る。セレクタ層３１４を通る導電経路が変形して電気的導通を失う電圧（または電圧の範囲）は、変形閾値電圧と呼ばれる。さまざまな実施形態において、この変形閾値電圧の（第１の極性の）値が、メモリ装置３０４の導電状態に少なくとも部分的に依存し得ることに、注目すべきである。たとえば、メモリ装置３０４が導電メモリ状態にある場合、第１の導電経路の変形は、メモリ装置３０４が抵抗メモリ状態（たとえば、約１．５ボルト〜約２．０ボルトの範囲内の変形閾値電圧に相当する）にある場合よりも、低い電圧（たとえば、約０．５ボルト〜約１．０ボルトの範囲内）で生じ得る。１つ以上の実施形態において、導体３１２は、適切な活性金属、または、本明細書に記載の他の適切な導電性粒子ドナー層であり得る。さらに、導体３１２は、さまざまな実施形態において、外部電源への接続も接地もされておらず、その代わり、電気接点３０２Ａおよび３０２Ｂに印加される信号に影響される、浮遊導体であり得る。
【００５６】
第２の電極３１６は、第２の極性の第２の外部刺激に応じてイオン化して、セレクタ層３１４へと漂流または拡散する、第２のセットの粒子を含み得る。さまざまな実施形態に従うと、第２の外部刺激は、第１の外部刺激と比べて逆の極性を有し得る（たとえば、第１の極性が正であるのに対し第２の極性は負である、またはその逆である）。上述の第１のセットの粒子と同様に、第２の電極３１６からの第２のセットの粒子は、セレクタ層３１４内に導電経路を形成して、セレクタ層３１４を高セレクタ抵抗から低セレクタ抵抗へと切り替え得る。第２の外部刺激が、第２の変形電圧よりも低い値に落ちると、第２のセットの粒子によって形成される導電経路は、電気的に不連続になって、セレクタ層３１４を低セレクタ抵抗から高セレクタ抵抗へと切り替え得る。さらに、変形電圧は、メモリ装置３０４の状態に依存し得、（第２の極性の）より低い値の変形電圧は、メモリ装置３０４が導電メモリ状態にあるときに導電経路を変形させ、より高い値の電圧は、メモリ装置３０４が抵抗メモリ状態にあるときに導電経路を変形させる。
【００５７】
操作に際し、メモリ装置３０４は、正極性信号に応じてアクティブ化（プログラム）され、負極性信号に応じて脱アクティブ化（消去）される、バイポーラ装置であり得る。ただし、プログラム信号または消去信号が、メモリ装置３０４を１つの状態から他の状態へと切り替えるのに十分な電流を有するためには、選択装置３１０が、アクティブ化し（および、低セレクタ抵抗になって電流を流し得）なければならない。したがって、メモリ装置３０４とは対照的に、選択装置３１０は、（十分な正極性値を有する）正極性信号に応じて、アクティブ化され（たとえば、高セレクタ抵抗状態から低セレクタ抵抗状態に切り替えられ）得、また、（十分な負極性値を有する）負極性信号に応じて、アクティブ化され得る。いくつかの実施形態において、選択装置３１０をアクティブ化するのに十分な電圧または電界の値は、正極性信号および負極性信号について同じであり得る。ただし、他の実施形態においては、１つの例として、導体３１２または第２の電極３１６に用いられる材料に依存して、正極性信号値は負極性信号値とは相違し得る。
【００５８】
少なくとも１つの実施形態において、二端子メモリセル３００は、ここには図示していない１つ以上の追加の層を含み得る。たとえば、１つの層から他の層への原子または粒子の拡散を低減しまたは防止するために、バリア層が設けられ得る。詳細な例として、導体３１２の粒子が不揮発性スイッチング層３０８へと漂流または拡散するのを軽減または防止するために、好適なバリア層が導体３１２と不揮発性スイッチング層３０８との間に設けられ得る。他の実施形態において、バリア層は、他のそのような層の間に設けられ得る。さらなる実施形態において、二端子メモリセル３００は、リソグラフマスクおよびエッチング工程の効率を改善するのに適するエッチングストップ層（たとえば、Ｗ，ＴｉＮ，ＴａＮなど）、１つの層を他の層に機械的（または化学的）に固定するための付着層、２つの層間の良好なオーミック接触を助長するための導通層、１つ以上の層の化学的分解（たとえば、酸化など）を低減または防止するための不活性化層などを含み得る。
【００５９】
図４は、さらなる開示の実施形態に従う二端子メモリセルについての、例示の電流−電圧応答４００の略図を示す。１つ以上の実施形態において、電流−電圧応答４００に関連する二端子メモリセルは、上記で図３にて説明したものに類似する。ただし、本明細書はそのように限定されるものではなく、電流−電圧応答４００は、ここには明示していないが、本明細書の文脈から当業者が知るようにされたメモリセルの実施形態に対応し得ることを理解すべきである。
【００６０】
電流−電圧応答４００は、縦軸に相対電流を（アンペア、Ａで）、横軸に絶対電圧を（ボルト、Ｖで）示す。低下した保持電圧での選択装置のオン／オフ比をより直接的に示すために、図４（および後述の図５）は、関連するメモリ装置が低メモリ抵抗状態にある場合に、選択装置が脱アクティブ化する電圧付近の電流を、規格化している。縦軸の目盛は対数目盛であり、したがって、縦軸の１目盛当たりで電流の変化の値の１オーダーを表す。
【００６１】
０ボルトから始めてセレクタアクティブ化４０２の前に、メモリセルの選択装置は、高セレクタ抵抗状態になる。選択装置は、アクティブでないときは、非常な高電気抵抗を有する傾向があり、よって、電流は、電圧の上昇に応じて、ごく僅か上昇する。アクティブでない間、電流は、電圧の約２ボルトの上昇に応じて、値が約２オーダーのみ上昇する。
【００６２】
セレクタアクティブ化４０２に続いて、選択装置は、低セレクタ抵抗状態に入る。ここで、電流は電圧の上昇に伴って非常に速やかに上昇し、メモリ装置は二端子メモリセルにとっての支配的な抵抗になる。よって、メモリ装置がセレクタアクティブ化４０２に続く高メモリ抵抗状態（オフセル４０４）にある場合、電流は、１０分の１未満の電圧上昇に応じて、値が約５．５オーダー上昇する。メモリ装置が低メモリ抵抗状態にある場合（オンセル４０６）、電流は、１０分の１未満の電圧上昇で、値が９オーダーも上昇する。
【００６３】
約２ボルトより上では、電流は安定し、電圧の上昇に伴って比較的ゆっくり上昇する。１つ以上の実施形態において、電圧に対する電流の上昇は、約２ボルトと３ボルト未満の間では、オフセル４０４とオンセル４０６とでかなり似ているが、電流の絶対的な値は、オフセル４０４に比べてオンセル４０６について、値が３〜４オーダー高くなり得ることに留意すべきである。約３ボルトで、メモリ装置をオフセル４０４からオンセル４０６へと変化させる（たとえば、メモリ装置を高メモリ抵抗状態から低メモリ抵抗状態へと切り替える）、オフセルのプログラミング４０８が生じ得る。この電圧より下では、オフセルのプログラミング４０８は避け得る。
【００６４】
図４に示されるように、二端子メモリセルは、オフセルの降下電圧４１４およびオンセルの降下電圧４１２に対して、大きく異なる電流応答を有し得る。詳しくは、選択装置は、オフセル４０４メモリ装置については、セレクタアクティブ化４０２に関連する電圧の僅かに下（たとえば、約２ボルトの下）で、脱アクティブ化し始め得る。しかし、選択装置は、オンセル４０６メモリ装置については、セレクタアクティブ化４０２に関する電圧未満で、アクティブのままである。オンセルの降下電圧４１２に対する電流応答とオフセルの降下電圧４１４に対する電流応答とが、二端子メモリ装置の材料および層の選択に依存して変わり得るということは（たとえば、上述の図３で説明したように）、注目に値する。しかし、オンセルの降下電圧４１２およびオフセルの降下電圧４１４に対する電流応答の差異は、開示した二端子メモリセルの一般的な特徴である。降下電圧に対する電流応答のこの差異が、選択装置の脱アクティブ化によって、または脱アクティブ化がないことによって、メモリ装置の状態が推論されることを可能にする。その結果、メモリ装置の状態を検出するために、選択装置のオン／オフ電流比が、メモリ装置そのもののオン／オフ電流比の代わりに、用いられ得る。
【００６５】
負電圧については、選択装置は、負のアクティブ化閾値を超える電圧に応じて、アクティブ化し得る。図４に示されるように、負のアクティブ化閾値は、セレクタアクティブ化４０２に関する正のアクティブ化閾値とは、異なる電圧値であり得る。ただし、少なくともいくつかの実施形態において、負のアクティブ化閾値は、正のアクティブ化閾値に実施的に類似し得る。選択装置がアクティブ化すると、降下負電圧に伴って電流が増加し、最大電流はメモリ装置の状態によって決定される。図示したように、消去電圧４１６にて、オンセル４０６メモリ装置は、消去されてオフセルメモリ装置になる。（ゼロに戻る）上昇負電圧は、負のアクティブ化閾値にて、再び０ボルトに達するまで、選択装置を脱アクティブ化する。
【００６６】
図５は、本明細書のさらなる実施形態に従う、開示の検出信号に応じた二端子メモリ装置の例示の電流−電圧応答５００の略図を示す。いくつかの実施形態において、電流−電圧応答５００は、前述の図２の検出信号２００および図３の二端子メモリ装置３００に対応し得る。ただし、本明細書は、これらの実施形態に限定されるものではない。
【００６７】
０ボルトから始めて、電圧は上昇し得る。いくつかの実施形態において、電圧はプリチャージ電圧まで上げられる。プリチャージ電圧は、適するさまざまな実施形態において、約０．８ボルト〜約２．０ボルトの電圧から選択され得る。詳細な例として、プリチャージ電圧は約１．４ボルトであり得る。代替の実施形態において、プリチャージ電圧は省略され得、電圧は０ボルトから選択装置アクティブ化電圧まで上げられる。選択装置アクティブ化電圧に達すると、選択装置はアクティブ化し、電流は電圧上昇に伴って、選択装置のアクティブ化前と比べて急速に上昇する。
【００６８】
選択装置アクティブ化電圧よりも上かつプログラム電圧５０２よりも下では、二端子メモリセルのオン／オフ電流比は、メモリ装置のオン／オフ電流比によって決定される。アクティブ化電圧よりも上のメモリ装置のオフ状態電流５１４は、メモリ装置のオン状態電流５１６と比較し得る。メモリ装置オン／オフ電流比は、値が３オーダーより僅かに大きい。ここでの二端子メモリセルの検出は、メモリセルについての検出マージンにおいて、約３オーダーの値を与える。
【００６９】
アクティブ化電圧よりも低い降下電圧は、降下電圧５０８に対するオフセル応答および降下電圧５０６に対するオンセル応答の、２つの電流応答の一方という結果になる。図示したように、オンセル応答５０６およびオフセル応答５０８は、オフセルの選択装置がアクティブでなくなり始めるが、オンセルの選択装置はアクティブのままである電圧で、急速に離れ得る。オフセル選択装置がアクティブでなくなっている、または、少なくともアクティブでなくなり始める電圧（たとえば、いくつかの実施形態においては、アクティブ化電圧未満、または、他の実施形態においては、アクティブ化電圧未満の電圧範囲）の範囲内で、保持電圧５０４が選択され得る。たとえば図５に示した例では、保持電圧５０４は、オフセル応答５０８が、選択装置のアクティブ化前の二端子メモリセルの初期の電圧−電流応答に近づく（または、同化する）電圧に、選択される。この保持電圧５０４において、オフ状態セレクタ電流５１０は、オン状態セレクタ電流５１２よりも、値が約９オーダー小さい。少なくともいくつかの開示の実施形態において、オフ状態セレクタ電流５１０は、オン状態セレクタ電流５１２よりも、１２オーダーまでも大きい値であり得る。保持電圧５０４は、選択装置脱アクティブ化電圧よりも低い他の電圧に選択され得、図５に示した保持電圧５０４に限定されないということを理解すべきである。
【００７０】
前述の図は、メモリセルのいくつかの構成要素（たとえば、層）間の相互作用、メモリセルの層、または、そのようなメモリセル／導電層を含むメモリアーキテクチャに関して説明したものである。本明細書のいくつかの適切な代替の特徴において、そのような図が、それに記載されている構成要素および層、いくつかの特定の構成要素／層、または、追加の構成要素／層を含み得ることを理解すべきである。従属構成要素が、親構成要素／層に含まれるのではなく、他の従属構成要素に電気的に接続されるものとして、実施され得る。たとえば、開示の１つ以上の層に隣接して中間層が設けられ得る。１つの例として、意図しない酸化を低減または抑制する適切なバリア層が、開示の１つ以上の層の間に位置し得る。さらに別の実施形態において、開示のメモリスタックまたは膜層のセットは、図示したものよりも少ない層を有し得る。たとえば、スイッチング層は、間に電極層を有することなく、導電ワイヤに電気的に直接接続され得る。加えて、１つ以上の開示のプロセスは、統合された機能をもたらす１つのプロセスにまとめ得ることに留意すべきである。開示のアーキテクチャの構成要素は、ここには明示的に記載していないが当業者に知られている、他の１つ以上の構成要素と相互作用することも可能である。
【００７１】
上述の例示的な図に鑑みて、開示の主題に関連して実施され得るプロセス方法は、図６〜図８のフローチャートを参照することでよりよく理解されよう。説明を簡潔にするために、図６〜図８の方法は、一連のブロックとして示され説明されているが、いくつかのブロックは、ここに示し説明するものとは別の順序で、または他のブロックと同時に生じてよいので、特許請求する主題は、ブロックの順序によって限定されるものではないことを理解し留意すべきである。さらに、開示の方法を実施するために、図示したすべてのブロックが必ずしも必要ではない。加えて、本明細書全体に開示されている方法のいくつかまたはすべては、そのような方法を電子装置に移送し移転するのを容易にするために、製品に格納され、または、装置もしくは電子装置と一体化（たとえば、消去可能メモリに格納され、読み取り専用メモリに格納され、または、プログラマブルもしくは非プログラマブルな論理アレイで実施されるなど）され、または、製品に部分的に格納され部分的に装置もしくは電子装置と一体化され得ることをさらに理解すべきである。使用した製品の用語は、あらゆるコンピュータ読み取り可能な装置からアクセス可能なコンピュータプログラム、担体に関連した装置、またはストレージ媒体を包含する意図である。
【００７２】
図６は、さまざまな開示の実施形態に従って、二端子メモリセルを検出する見本の方法６００のフローチャートを示す。いくつかの実施形態において、方法６００は、第１の電極、第２の電極、および、第１の電極と第２の電極との間に配置された選択装置と電気的に直列な、抵抗スイッチング媒体を含む、抵抗変化型メモリに格納されたデータを検出する方法を含み得る。６０２において、方法６００は、第１の電極と第２の電極との間に第１の電圧を印加することを含み得る。たとえば、第１の電圧は選択装置のアクティブ化値よりも大きい値を有し得る。少なくとも１つの実施形態において、第１の電圧は、約２ボルト〜約２．５ボルトから選択され得る。さらに、第１の電圧に応じて、選択装置は、高選択抵抗から低選択抵抗に切り替わり得る。
【００７３】
６０４において、方法６００は、第２の電圧を第１の電極と第２の電極との間に印加することを含み得る。第２の電圧は、選択装置のアクティブ化値よりも低い第２の値を有し得る。１つ以上の実施形態において、第２の電圧は、約０．５ボルト〜約１．５ボルトであり得る。６０６において、方法６００は、第２の電圧に応じて抵抗スイッチング媒体を流れる読み取り電流の値を測定することを含み得る。一般に、その電圧を選択装置のアクティブ化値未満に下げることは、従来から、選択装置を脱アクティブ化すると考えられおり、よって、読み取り電流の測定は、従来から、選択装置のアクティブ化値よりも低い電圧を用いては行われていないであろう。関連するメモリ装置の状態に部分的に基づいて脱アクティブ化する選択装置に関して、アクティブ化電圧未満のメモリセルを検出することは、ここに説明するように、メモリセルの状態の決定に利用され得る。
【００７４】
６０６において、方法６００は、第２の電圧に応じて抵抗スイッチング媒体を流れる読み取り電流の値を測定することを含み得る。加えて、この方法は、読み取り電流の値に応じた抵抗スイッチング媒体の抵抗状態を決定することを含み得る。たとえば、抵抗状態は、第１の読み取り電流値（たとえば、閾値電流よりも低い）を有する読み取り電流に応じて、高メモリ抵抗であると決定され得、または、抵抗状態は、第２の読み取り電流値（たとえば、閾値電流よりも高い）を有する読み取り電流に応じて、低メモリ抵抗であると決定され得る。追加の実施形態において、第２の読み取り電流値に対する第１の読み取り電流値の比は、約１０３〜約１０４の範囲内であり得る。
【００７５】
さらなる実施形態において、非導電状態にある抵抗スイッチング媒体についてのオフ状態電流値に対する、導電状態にある抵抗スイッチング媒体についてのオン状態電流値のオン／オフ読み取り電流比は、第１の電極と第２の電極との間への第１の電圧の印加に応じて、約１０２〜約１０３．５である。加えて、オフ状態電流値に対するオン状態電流値のオン／オフ読み取り電流比は、第１の電極と第２の電極との間への第２の電圧の印加に応じて、約１０４．５〜約１０９であり得る。
【００７６】
追加の実施形態において、方法６００は、第１の電極と第２の電極との間にプリチャージ電圧を印加することを含み得る。プリチャージ電圧は、アクティブ化値よりも低い第３の値を有し得る。プリチャージ電圧は、さまざまな実施形態において、第１の電圧に先立って印加され得る。さらに、プリチャージ電圧を印加することは、抵抗スイッチング媒体を流れる初期電流を生じさせ、ここで、読み取り電流の値に対する初期電流の値の比は、約１０６〜約１０９の範囲内であり得る。１つの実施形態において、プリチャージ電圧は、約５０ｎｓ〜約２００ｎｓから選択される期間にわたって印加され得る。代替のまたは追加の実施形態に従うと、第１の電圧は、約５０ｎｓ〜約２００ｎｓから選択される期間にわたって印加され得る。
【００７７】
図７は、本明細書の１つ以上の実施形態に従う、二端子メモリセルのアレイを検出する見本の方法７００のフローチャートを示す。７０２において、方法７００は、１ＴｎＲメモリセルアレイの非標的ビットラインに、妨害抑止電圧を印加することを含み得る。７０４において、方法７００は、１ＴｎＲメモリセルアレイの非標的ワードラインに、第２の妨害抑止電圧を印加すること含み得る。上記に加えて、７０６において、方法７００は、１ＴｎＲ抵抗変化型メモリセルアレイの標的ビットラインと標的ワードラインとの間に、アクティブ化電圧を印加することを含み得、ここで、標的ビットラインおよび標的ワードラインはそれぞれ、標的メモリセルに接続されている。７０８において、方法７００は、標的ビットラインと標的ワードラインとの間に保持電圧を印加することを含み得、ここで、保持電圧は、アクティブ化電圧よりも小さい値を有する。前述のアクティブ化電圧および保持電圧の１つの例として、保持電圧は、約０．５ボルト〜約２．０ボルトの範囲内であり得、アクティブ化電圧は、約２．０ボルト〜約３．０ボルトの範囲内であり得る。他の実施形態においては、他の適する範囲が用いられ得る。７１０において、方法７００は、保持電圧の印加に応じて標的メモリセルを流れる読み取り電流値を測定することを含み得る。
【００７８】
１つ以上の実施形態において、アクティブ化電圧を印加することは、約２ボルト〜約３ボルトの範囲内の電圧を印加することを含み得る。加えて、保持電圧を印加することは、約０．５ボルト〜約２ボルトの範囲内の電圧を印加することを含み得る。いくつかの実施形態において、保持電圧を印加することは、アクティブ化電圧を、約２．２ボルト〜約２．６ボルトの第１の範囲から約０．５ボルト〜約１．５ボルトの第２の範囲に、低下させることを含み得る。
【００７９】
さらなる実施形態において、妨害抑止電圧または第２の妨害抑止電圧を印加することは、約１ボルト〜約２ボルトの範囲内の電圧を印加することを含み得る。さらなる実施形態において、方法７００は、アクティブ化電圧の印加に先立って、標的ビットラインと標的ワードラインとの間にプリチャージ電圧を印加することを、さらに含み得る。他の実施形態において、方法７００は、約５０ｎｓ〜約２００ｎｓの期間にわたって、プリチャージ電圧を維持することを含み得る。加えて、プリチャージ電圧は、約５０ｎｓ〜約２００ｎｓの期間にわたって維持され得る。１つ以上の追加の実施形態において、方法７００は、保持電圧の印加に応じた読み取り電流値を測定するために、１０６以上の検出マージンを用いることを含み得る。
【００８０】
図８は、本明細書のさらに他の実施形態に従う、メモリアレイを検出する見本の方法８００のフローチャートを示す。８０２において、方法８００は、読み取るメモリセルを選択することを含み得、８０４において、方法８００は、選択メモリセルの選択ビットラインにプリチャージ電圧を印加することを含み得る。加えて、８０６において、方法８００は、メモリアレイの非選択ビットラインに抑止電圧を印加することを含み得る。
【００８１】
８０８において、方法８００は、選択ビットラインにアクティブ化電圧を印加することを含み得、８１０において、選択装置アクティブ化期間にわたってアクティブ化電圧を維持することを含み得る。８１２において、方法８００は、選択ビットラインのアクティブ化電圧を保持電圧に低下させることを含み得る。８１４において、方法８００は、選択メモリセルに１０６以上の検出マージンを用いることを含み得る。
【００８２】
８１６において、方法８００は、選択ビットラインの電流値を検出することを含み得る。８１８において、方法８００は、電流値を検出マージンと比較することをさらに含み得、８２０において、方法８００は、比較結果に応じて選択メモリセルの状態を出力することを含み得る。８２２において、方法８００は、抑止電圧および保持電圧を終了することによって、終了し得る。
【００８３】
本明細書のさまざまな実施形態において、開示のメモリアーキテクチャは、スタンドアロンメモリ装置またはＣＰＵもしくはマイクロコンピュータとの一体化組込みメモリ装置として用いられ得る。いくつかの実施形態は、たとえば、コンピュータメモリ（たとえば、ランダムアクセスメモリ、キャッシュメモリ、読み取り専用メモリ、ストレージメモリなど）の一部として実施され得る。他の実施形態は、たとえば、携帯式メモリ装置として実施され得る。適する携帯式メモリ装置の例は、セキュアデジタル（ＳＤ）カード、ユニバーサルシリアルバス（ＵＳＢ）メモリスティック、コンパクトフラッシュ（ＣＦ）カードなどの着脱式メモリ、または、これらの適切な組み合わせを含み得る（後述の図９および図１０を参照）。
【００８４】
ＮＡＮＤフラッシュは、コンパクトフラッシュ装置、ＵＳＢ装置、ＳＤカード、ソリッドステートドライブ（ＳＳＤ）およびストレージクラスメモリのほか、他のフォームファクタに用いられている。ＮＡＮＤは、より小さい装置へのスケールダウンおよびより高いチップ密度の促進に成功した技術であることを、過去１０年にわたって証明しているが、技術が２５ナノメートル（ｎｍ）メモリセル技術を超えてスケールダウンするにつれて、本発明者らは、それらにとって明らかになった、いくつかの構造上の、性能上の、および信頼性の問題を特定している。これらの考察または類似の考察の１つ以上が、開示された特徴のいくつかまたはすべてによって、対処され得る。
【００８５】
開示した主題のさまざまな特徴のための状況を提供するために、図９は、以下の説明と共に、開示した主題のさまざまな特徴が実施されまたは処理され得る好適な環境の、簡潔な概説を提供することを意図したものである。主題は、電子メモリを作製しまたは操作するための電子メモリおよびプロセス方法の一般的な状況において、上記で説明してきたが、当業者は、本明細書がメモリの他の構成要素／層、メモリアーキテクチャ、またはプロセス技法との組み合わせにおいて実施され得ることを認識するであろう。さらに、当業者は、開示のプロセスが、プロセッシングシステムまたはコンピュータプロセッサ内で、単独またはホストコンピュータとの組み合わせのいずれかで、実施され得ることを理解するであろうが、そのホストコンピュータは、単一プロセッサまたはマルチプロセッサのコンピュータシステム、ミニコンピューティング装置、メインフレームコンピュータのほか、パーソナルコンピュータ、手持ち式コンピュータ装置（たとえば、ＰＤＡ、スマートフォン、時計）、マイクロプロセッサ系のまたはプログラマブルの消費者もしくは産業的な電子機器などを含み得る。例示した特徴は、通信ネットワークを介して連結された遠隔処理装置によってタスクが実行される、分散コンピューティング環境において実施されてもよい。ただし、特許請求される発明の特徴の、すべてではないにしろいくつかは、メモリカード、フラッシュメモリモジュール、着脱式メモリなどのスタンドアロンの電子装置上で実施し得る。分散コンピューティング環境において、プログラムモジュールは、ローカルの、または遠隔の、メモリストレージモジュールもしくは装置に位置し得る。
【００８６】
本明細書の１つ以上の実施形態において、本明細書と同時に提出された、付属物Ａおよび付属物Ｂを含む２つの付属物は、あらゆる目的のために、それらの各々の全体が、参照によって組み込まれる。
【００８７】
図９は、本明細書の特徴に従う、メモリセルアレイ９０２の例示的な操作および制御環境９００のブロック図を示す。本明細書の少なくとも１つの特徴において、メモリセルアレイ９０２は、種々のメモリセル技術を含み得る。特に、メモリセルアレイ９０２は、ここに説明するように、不揮発性メモリ装置および揮発性選択装置を有する抵抗変化型メモリセルなどの、二端子メモリを含み得る。
【００８８】
列コントローラ９０６が、メモリセルアレイ９０２に隣接して形成され得る。さらに、列コントローラ９０６は、メモリセルアレイ９０２のビットラインと電気的に結合され得る。列コントローラ９０６は、選択ビットラインに適切なプログラム、消去電圧または読み取り電圧を印加して、個々のビットラインを制御し得る。
【００８９】
加えて、操作および制御環境９００は、行コントローラ９０４を含み得る。行コントローラ９０４は、列コントローラ９０６に隣接して形成され、メモリセルアレイ９０２のワードラインと電気的に結合され得る。行コントローラ９０４は、メモリセルの特定の列を、適切な選択電圧で選択し得る。さらに、行コントローラ９０４は、選択ワードラインに適切な電圧を印加することによって、プログラム、消去または読み取り操作を容易にする。
【００９０】
クロック源９０８が、行コントローラ９０４および列コントローラ９０６の読み取り操作、書き込み操作、およびプログラム操作のタイミングを容易にするための、個々のクロックパルスを提供し得る。クロック源９０８は、さらに、操作および制御環境９００が受ける外部命令または内部命令に応じて、ワードラインまたはビットラインの選択を容易にし得る。入力／出力バッファ９１２が、コンピュータまたは他の処理装置（不図示）などの外部ホスト装置に、Ｉ／Ｏバッファまたは他のＩ／Ｏ通信インターフェイスを介して、接続され得る。入力／出力バッファ９１２は、書き込みデータを受け、消去命令を受け、読み出しデータを出力し、および、アドレスデータ、コマンドデータに加えて個々の命令のためのアドレスデータを受けるように、構成され得る。アドレスデータは、アドレスレジスタ９１０によって、行コントローラ９０４および列コントローラ９０６に、渡され得る。加えて、入力データが、信号入力ライン経由でメモリセルアレイ９０２に伝送され、出力データが、信号出力ライン経由でメモリセルアレイ９０２から受け取られる。入力データはホスト装置から受け取られ得、出力データはＩ／Ｏバッファ経由でホスト装置に送られる。
【００９１】
ホスト装置から受けた命令は、コマンドインターフェイス９１４に提供され得る。コマンドインターフェイス９１４は、ホスト装置から、外部制御信号を受けて、入力／出力バッファ９１２へのデータ入力が、書き込みデータ、命令またはアドレスであるかを判断するように構成され得る。入力命令はステートマシン９１６に転送され得る。
【００９２】
ステートマシン９１６は、メモリセルアレイ９０２のプログラミングまたは再プログラミングを扱うように構成され得る。ステートマシン９１６は、入力／出力バッファ９１２およびコマンドインターフェイス９１４経由でホスト装置から命令を受け取り、読み取り、書き込み、消去、データ入力、データ出力、および、メモリセルアレイ９０２に関連する類似の機能を扱う。いくつかの特徴において、ステートマシン９１６は、種々の命令の受信または実行の成功に関する確認応答および否定応答を送受信し得る。
【００９３】
１つの実施形態において、ステートマシン９１６は、読み取り／書き込み信号およびプログラム／消去信号を行コントローラ９０４および列コントローラ９０６に提供する、アナログ電圧波形生成器９１８を制御し得る。
【００９４】
読み取り、書き込み、消去、入力、出力などを実行するために、機能ステートマシン９１６は、クロック源９０８を制御し得る。クロック源９０８の制御は、特定の機能を実行する行コントローラ９０４および列コントローラ９０６を促すように構成された、出力パルスを生じ得る。出力パルスは、たとえば列コントローラ９０６によって選択ビットラインに、または、たとえば行コントローラ９０４によってワードラインに転送可能である。
【００９５】
本明細書の例示の特徴は、何らかのタスクが通信ネットワークを介して連結された遠隔処理装置によって実行される、分散コンピューティング環境において実施されてもよい。分散コンピューティング環境において、プログラムモジュールまたは、格納された情報、命令などは、ローカルのまたは遠隔のメモリストレージ装置に位置し得る。
【００９６】
さらに、本明細書に記載のさまざまな構成要素は、主題の革新の実施形態を実行するのに適する値の構成要素および回路素子を含み得る、電気回路を含み得ることを理解すべきである。さらに、さまざまな構成要素の多くが、１つ以上のＩＣチップに実装され得ることに、注目し得る。たとえば、１つの実施形態において、１セットの構成要素が単一のＩＣチップ上に実装され得る。他の実施形態においては、１つ以上の個々の構成要素が、別個のＩＣチップに作製または実装される。
【００９７】
図１０に関して、以下に記載するシステムおよび処理は、単一の集積回路（ＩＣ）チップ、複数のＩＣ、特定用途向け集積回路（ＡＳＩＣ）などの、ハードウェア内に埋め込まれ得る。さらに、各処理内でいくつかまたはすべての処理ブロックが現れる順序は、限定的なものと考えるべきでない。むしろ、すべてはここに明示的に図示されていないかも知れない、いくつかの処理ブロックが、さまざまな順序で実行され得ることを理解すべきである。
【００９８】
図１０を参照すると、特許請求の主題のさまざまな特徴を実行するために適切な環境１０００は、コンピュータ１００２を含む。コンピュータ１００２は、処理ユニット１００４、システムメモリ１００６、コーデック１０３５、およびシステムバス１００８を含む。システムバス１００８は、システムメモリ１００６を含むがこれに限定されないシステム構成要素を、処理ユニット１００４に結合する。処理ユニット１００４は、種々の利用可能なプロセッサのいずれかであり得る。デュアルマイクロプロセッサおよび他の多重プロセッサアーキテクチャも、処理ユニット１００４として用いられ得る。
【００９９】
システムバス１００８は、業界標準アーキテクチャ（ＩＳＡ）、マイクロチャネルアーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェントドライブエレクトロニクス（ＩＤＥ）、ＶＥＳＡローカルバス（ＶＬＢ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）、カードバス、ユニバーサルシリアルバス（ＵＳＢ）、アドバンストグラフィックスポート（ＡＧＰ）、パーソナルコンピュータメモリカードインターナショナルアソシエーションバス（ＰＣＭＣＩＡ）、ファイアワイヤ（ＩＥＥＥ １３９４）、および、小規模コンピュータシステムインターフェイス（ＳＣＳＩ）を含むが、これらに限られない、利用可能な多様なバスアーキテクチャを使用する、メモリバスもしくはメモリコントローラ、周辺バスもしくは外部バス、または、ローカルバスを含むさまざまな種類のバス構造のいずれかであり得る。
【０１００】
システムメモリ１００６は、さまざまな実施形態に開示のメモリアーキテクチャの１つ以上を用い得る、揮発性メモリ１０１０および不揮発性メモリ１０１２を含む。起動時などにコンピュータ１００２内の構成要素間で情報を伝達するためのベーシックルーチンを含む、基本入出力システム（ＢＩＯＳ）は、不揮発性メモリ１０１２に格納される。加えて、本革新に従うと、コーデック１０３５は、エンコーダまたはデコーダの少なくとも一方を含んでよく、ここで、エンコーダまたはデコーダの少なくとも一方は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせで構成されてよい。コーデック１０３５は別個の構成要素と図示されているが、コーデック１０３５は、不揮発性メモリ１０１２に包含されてもよい。限定ではなく例示として、不揮発性メモリ１０１２は、読み取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、またはフラッシュメモリを含み得る。不揮発性メモリ１０１２は、少なくともいくつかの実施形態において、１つ以上の開示のメモリ装置を用い得る。さらに、不揮発性メモリ１０１２は、コンピュータメモリ（たとえば、コンピュータ１００２またそのメインボードと物理的に一体化される）、または、取り外し可能なメモリであり得る。開示の実施形態を実施することが可能な、適する取り外し可能なメモリの例は、セキュアデジタル（ＳＤ）カード、コンパクトフラッシュ（ＣＦ）カード、ユニバーサルシリアルバス（ＵＳＢ）メモリスティックなどを含み得る。揮発性メモリ１０１０は、外部キャッシュメモリとして動作するランダムアクセスメモリ（ＲＡＭ）を含み、さまざまな実施形態に開示のメモリ装置を１つ以上を用い得る。限定でなく例示として、ＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、倍データレートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）およびエンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）などの、多くの形態で利用可能である。
【０１０１】
コンピュータ１００２は、取り外し可能／取り外し不能な揮発性／不揮発性のコンピュータストレージ媒体も含んでよい。図１０は、たとえば、ディスクストレージ１０１４を示す。ディスクストレージ１０１４は、磁気ディスクドライブ、ソリッドステートディスク（ＳＳＤ）、フロッピーディスクドライブ、テープドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュメモリカード、またはメモリスティックのなどの装置を含むが、これらに限られない。加えて、ディスクストレージ１０１４は、ストレージ媒体を、別個に、または、コンパクトディスクＲＯＭ装置（ＣＤ−ＲＯＭ）、ＣＤ記録可能ドライブ（ＣＤ−Ｒドライブ）、ＣＤ書き換え可能ドライブ（ＣＤ−ＲＷドライブ）、または、デジタルバーサタイルディスクＲＯＭドライブ（ＤＶＤ−ＲＯＭ）などの他の光学ディスクドライブとの組み合わせで含み得るが、これらに限られることのない、他のストレージ媒体と組み合わせて含み得る。ディスクストレージ装置１０１４のシステムバス１００８への接続を容易にするために、インターフェイス１０１６などの取り外し可能または取り外し不能のインターフェイスが一般的に用いられる。ストレージ装置１０１４がユーザに関する情報を格納し得ることを理解すべきである。そのような情報は、サーバーに、もしくは、ユーザの装置で動作するアプリケーションに、格納または提供されるかも知れない。１つの実施形態において、ユーザは、ディスクストレージ１０１４に格納され、または、サーバーまたはアプリケーションに送られる情報の種類を、（たとえば、出力装置１０３６経由で）知らされ得る。ユーザは、収集され、または、サーバーもしくはアプリケーションと共有される情報を有することを、オプトインまたはオプトアウトする機会を、（たとえば、入力装置１０２８からの入力経由で）提供され得る。
【０１０２】
図１０は、ユーザと、適する操作環境１０００中の記載された基本的コンピュータ資源との間で、媒介として動作するソフトウェアを説明していることを理解すべきである。このようなソフトウェアは、オペレーティングシステム１０１８を含む。オペレーティングシステム１０１８は、ディスクストレージ１０１４に格納し得るが、コンピュータシステム１００２の資源を制御し割り当てるよう動作する。アプリケーション１０２０は、プログラムモジュール１０２４、および、システムメモリ１００６またはディスクストレージ１０１４に格納された、ブート／シャットダウントランザクションテーブルなどの、プログラムデータ１０２６を通じて、オペレーティングシステム１０１８による資源の管理を利用する。特許請求する主題は、種々のオペレーティングシステムまたはオペレーティングシステムの組み合わせで実施され得ることを理解すべきである。
【０１０３】
ユーザは、入力装置１０２８を通じて、命令または情報をコンピュータ１００２に入力する。入力装置１０２８は、マウス、トラックボール、スタイラス、タッチパッド、キーボード、マイクロフォン、ジョイスティック、ゲームパッド、サテライトディッシュ、スキャナ、ＴＶチューナカード、デジタルカメラ、デジタルビデオカメラ、ウェブカメラなどの、ポインティングデバイスを含むが、これに限られない。これらのおよび他の入力装置は、インターフェイスポート１０３０経由でシステムバス１００８を通じて、処理ユニット１００４に接続する。インターフェイスポート１０３０は、たとえば、シリアルポート、パラレルポート、ゲームポート、およびユニバーサルシリアルバス（ＵＳＢ）を含む。出力装置１０３６は、入力装置１０２８と同じ種類のポートのいくつかを使用する。よって、たとえば、ＵＳＢポートが、コンピュータ１００２に入力を提供するために、および、コンピュータ１００２から出力装置１０３６に情報を出力するために、使用されてよい。他の出力装置１０３６のほかに、モニタ、スピーカ、およびプリンタなどの、特別なアダプタを必要とするいくつかの出力装置１０３６があることを示すために、出力アダプタ１０３４が設けられる。出力アダプタ１０３４は、限定ではなく例示のために、出力装置１０３６とシステムバス１００８との接続の手段を提供する、ビデオおよびサウンドカードを含む。リモートコンピュータ１０３８などの、他の装置または装置のシステムが、入力能力および出力能力の双方を提供することに留意すべきである。
【０１０４】
コンピュータ１００２は、リモートコンピュータ１０３８などの、１つ以上のリモートコンピュータへの論理結合を使用するネットワーク環境において動作し得る。リモートコンピュータ１０３８は、パーソナルコンピュータ、サーバー、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ系機器、ピア装置、スマートフォン、タブレット、または他のネットワークノードであり得、一般に、コンピュータ１００２に関して説明した要素の多くを含む。簡潔さのために、メモリストレージ装置１０４０のみが、リモートコンピュータ１０３８と共に図示されている。リモートコンピュータ１０３８は、ネットワークインターフェイス１０４２を通じてコンピュータ１００２に論理結合され、次いで、通信接続１０４４経由で接続される。ネットワークインターフェイス１０４２は、ローカルエリアネットワーク（ＬＡＮ）およびワイドエリアネットワーク（ＷＡＮ）ならびにセルラーネットワークなどの、有線または無線の通信ネットワークを包含する。ＬＡＮ技術は、光ファイバ分散データインターフェイス（ＦＤＤＩ）、より線分散データインターフェイス（ＣＤＤＩ）、イーサネット、トークンリングなどを含む。ＷＡＮ技術は、ポイントツウポイントリンク、総合デジタル通信網（ＩＳＤＮ）およびその変形物などのサーキットスイッチングネットワーク、パケット交換ネットワーク、ならびに、デジタル加入者線（ＡＤＳＬ）を含むが、これらに限られない。
【０１０５】
通信接続１０４４は、ネットワークインターフェイス１０４２をバス１００８に接続するために用いられるハードウェア／ソフトウェアを指す。通信接続１０４４は、明瞭化のために、コンピュータ１００２の内側に示されているが、コンピュータ１００２の外部にも存在し得る。ネットワークインターフェイス１０４２への接続に必要なハードウェア／ソフトウェアは、例示のみの目的で、通常の電話等級モデム、ケーブルモデムおよびＤＳＬモデムを含むモデム、ＩＳＤＮアダプタ、有線および無線のイーサネットカード、ハブ、ならびに、ルータなどの内部技術および外部技術を含む。
【０１０６】
ここで使用する、「構成要素」、「システム」、「アーキテクチャ」などの用語は、ハードウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア（たとえば、実行時）、またはファームウェアのいずれかの、コンピュータまたはエレクトロニクス関連物を指すことが意図されている。たとえば、構成要素は、１つ以上のトランジスタ、メモリセル、トランジスタまたはメモリセルの配置、ゲートアレイ、プログラマブルゲートアレイ、特定用途向け集積回路、コントローラ、プロセッサ、プロセッサ上で動作するプロセス、オブジェクト、実行可能ファイル、プログラム、もしくは、半導体メモリにアクセスするまたは干渉するアプリケーション、コンピュータなど、または、これらの適切な組み合わせであり得る。構成要素は、消去可能なプログラミング（たとえば、消去可能メモリに少なくとも部分的に格納されたプロセス命令）、または、ハードプログラミング（たとえば、製造時に消去不能メモリに焼かれたプロセス命令）を含み得る。
【０１０７】
例示のために、メモリから実行されるプロセスおよびプロセッサは、共に構成要素であり得る。他の例として、アーキテクチャは、電子ハードウェア（たとえば、パラレルトランジスタまたはシリアルトランジスタ）の配置、プロセス命令およびプロセッサを含み得、プロセッサは、プロセス命令を電子ハードウェアの配置に適する態様で実行する。加えて、アーキテクチャは、単一の構成要素（たとえば、トランジスタ、ゲートアレイなど）、または、構成要素の配置（たとえば、トランジスタのシリアルまたはパラレル配置、プログラム回路に接続されたゲートアレイ、電力リード線、電気的接地、入力信号線、および出力信号線など）を含み得る。システムは、１つ以上の構成要素に加えて、１つ以上のアーキテクチャを含み得る。１つのシステムの例は、交差した入力／出力線およびパスゲートトランジスタのほか、電源、信号生成器、通信バス、コントローラ、Ｉ／Ｏインターフェイス、アドレスレジスタなどを含むスイッチングブロックアーキテクチャを含み得る。定義においてはいくらかの重複が予期され、アーキテクチャまたはシステムは、スタンドアロンの構成要素、または、他のアーキテクチャ、システムなどの構成要素であり得る、ことを理解すべきである。
【０１０８】
上記に加えて、開示の主題は、開示の主題を実施する電子装置を制御するための、ハードウェア、ファームウェア、ソフトウェア、もしくは、それらの適切な組み合わせを生産するための、一般的な製造技術、プログラミング技術またはエンジニアリング技術を使用した、方法、装置または製品として実施され得る。ここで使用する「装置」および「製品」の用語は、電子装置、半導体装置、コンピュータ、コンピュータ読み取り可能なあらゆる装置からアクセス可能なコンピュータプログラム、担体、または媒体、を包含することが意図されている。コンピュータ読み取り可能な媒体は、ハードウェア媒体またはソフトウェア媒体を含み得る。加えて、媒体は、非一時的媒体または輸送媒体を含み得る。１つの例において、非一時的媒体は、コンピュータ読み取り可能なハードウェア媒体を含み得る。コンピュータ読み取り可能なハードウェア媒体の具体的な例は、磁気ストレージ装置（たとえば、ハードディスク、フロッピーディスク、磁気ストリップなど）、光学ディスク（たとえば、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）など）、スマートカード、および、フラッシュメモリ装置（たとえば、カード、スティック、キードライブなど）を含み得るが、これらに限定されない。コンピュータ読み取り可能な輸送媒体は、搬送波などを含み得る。もちろん、当業者は、開示の主題の範囲および精神から逸脱することなく、この構成に多くの変更が加えられ得ることを認識するであろう。
【０１０９】
上記で説明したことは、本革新の例を含む。本革新を説明するために、構成要素または技法の考えられるあらゆる組み合わせを記載することは、当然、不可能であるが、当業者は、本革新の他のさらなる組み合わせおよび並べ替えが、可能であることを認識し得る。したがって、開示の主題は、本明細書の精神および範囲に入る修正、変更、および変化をすべて包含すると意図されている。さらに、「含む（includes）」、「含んでいる（including）」、「有する（has）」または「有している（having）」の用語およびそれらの変化形が、発明の詳細な説明または特許請求の範囲のいずれかで使用されている範囲内で、それらの用語は、「含む（comprising）」という用語が特許請求の範囲の転換語として用いられるときに解釈されるように、「含む（comprising）」と同様に包括的であることが意図されている。
【０１１０】
さらに、「例示の（exemplary）」の用語は、本明細書では、例（example）、例（instance）または例（illustration）として役立つという意味で、使用されている。本明細書において「例示の（exemplary）」として記載されたあらゆる特徴または設計は、他の特徴または設計よりも好ましいまたは有利であると、必ずしも解釈すべきでない。むしろ、「例示の（exemplary）」の用語の使用は、概念を具体的な形態で提示することが意図されている。本出願で使用する「または」の用語は、排他的「または」ではなく包括的「または」の意味であると意図されている。つまり、他に規定されず、または、文脈から明瞭ない限り、「ＸがＡまたはＢを用いる」は、あらゆる自然な包括的配置を意味する意図である。すなわち、「ＸがＡを用いる」、「ＸがＢを用いる」、または「ＸがＡとＢの両方を用いる」場合、これらのいずれの例においても、「ＸがＡまたはＢを用いる」は満たされる。加えて、本出願明細書および添付の特許請求の範囲で使用する冠詞「ａ」および「ａｎ」は、単数形を示すことが他に規定されず、または、文脈から明瞭ない限り、一般に、「１つ以上」を意味すると解釈すべきである。
【０１１１】
加えて、発明の詳細な説明のいくつかの部分は、アルゴリズムまたは電子メモリ内のデータビットの処理操作の観点で表されている。これらの処理の説明または記載は、自分の仕事の実体を同等に熟練した他の人に効果的に伝達することを知っている当技術分野の人によって用いられる機構である。処理とは、ここでは、一般に、所望の結果に至る首尾一貫した一連の行為であると考えられる。その行為とは、物理量の物理的操作を必要とする行為である。必ずではないが、一般に、これらの量は、格納、移転、結合、比較、および／または他の態様で操作され得る、電気的または磁気的信号の形態を取る。
【０１１２】
主に普通の使用という理由で、これらの信号を、ビット、値、要素、符号、文字、用語、数などと呼ぶことが便利であることが判っている。しかし、これらのまたは類似の用語のすべては、適切な物理量に関連しており、それらの物理量に付される便利な標識に過ぎないことを、覚えておくべきである。他に具体的に述べず、前述の説明から明らかでない限り、開示の主題全体を通じて、処理する、計算する、複製する、模倣する、決定する、または伝達するなどの用語を用いた説明は、電子装置の回路、レジスタまたはメモリ内の物理（電気的または電子的）量として表されるデータまたは信号を操作または変形して、機械またはコンピュータシステムの、メモリもしくはレジスタまたは他のそのような情報格納装置、伝達装置および／または表示装置内の物理量として同様に表される他のデータまたは信号とする、処理システムおよび／または類似の消費者のまたは産業上の電子装置もしくは機械の、動作および処理を述べていることを理解すべきである。
【０１１３】
上述の構成要素、アーキテクチャ、回路、プロセスなどによってなされる種々の機能に関して、それらの構成要素を説明するために使用される用語（「手段」への言及を含む）は、他に示されない限り、実施形態の例示の特徴に示した機能を行う開示の構造と構造的には等価でなくても、記載の構成要素の規定の機能を行うあらゆる構成要素に相当する（たとえば、機能的同等性）と意図されている。加えて、特定の特徴が、いくつかの実施態様の中の1つのみに関して開示されてきたかも知れないが、そのような特徴は、所望のとおりに、また、あらゆる所与のまたは特定の用途に有利になるように、他の実施態様の1つ以上の他の特徴と組み合わされてよい。実施形態は、システムのみならず、種々の処理の動作および／またはイベントを行うためのコンピュータ実行可能な命令を含む、コンピュータ読み取り可能な媒体を含むことも、認識すべきである。
【図１】
0005982539.tif 000002
【図２】
0005982539.tif 000003
【図３】
0005982539.tif 000004
【図４】
0005982539.tif 000005
【図５】
0005982539.tif 000006
【図６】
0005982539.tif 000007
【図７】
0005982539.tif 000008
【図８】
0005982539.tif 000009
【図９】
0005982539.tif 000010
【図１０】
0005982539.tif 000011