(57)【特許請求の範囲】
【請求項１】
源信号を生成する源信号発生部と、
１段又は複数段の増幅器を含む１つの発振部であり、活性化されると前記源信号発生部により生成された源信号の中から所望の周波数成分を抽出し、抽出した信号の振幅を成長させる第一の発振部と、
前記第一の発振部の後段に配置され、１段又は複数段の増幅器を含む１つの発振部であり、前記第一の発振部が成長させた信号の入力を受け、活性化されると入力された信号の振幅を前記第一の発振部と一体となって成長させ、インパルス被変調波を出力する第二の発振部と、
前記源信号発生部により生成された信号が前記第一の発振部に入力された後に前記第一の発振部を活性化させ、所定期間が経過して発振振幅が成長した後、前記第二の発振部を活性化させる活性化部と
を備えたことを特徴とするインパルス発生装置。
【請求項２】
前記第一の発振部に及び前記第二の発振部は、ＬＣ共振回路を用いた発振部であることを特徴とする請求項１に記載のインパルス発生装置。
【請求項３】
前記活性化部は、グランドと前記第一の発振部又は前記第二の発振部とを接続するトランジスタのゲート又はベースバイアスを制御して導通状態にすることで前記第一の発振部又は前記第二の発振部を活性化することを特徴とする請求項１又は請求項２に記載のインパルス発生装置。
【請求項４】
前記源信号発生部は、階段状の波形を有する源信号を生成することを特徴とする請求項１〜３のいずれか一つに記載のインパルス発生装置。
【請求項５】
前記源信号発生部は、プリチャージコンデンサの充放電を繰り返すことにより動作するダイナミック論理回路を用いて階段状の波形を有する源信号を生成することを特徴とする請求項４に記載のインパルス発生装置。
【請求項６】
前記源信号発生部、前記第一の発振部及び前記第二の発振部は、差動回路であり、
入力されたデータに合わせて前記源信号発生部の差動入力の一方と他方の選択を切り替えることで前記第一の発振部への信号の入力を切替える差動入力切替部を
さらに備えたことを特徴とする請求項１〜５のいずれか一つに記載のインパルス発生装置。
【請求項７】
前記活性化部は、前記第一の発振器部及び前記第二の発振部の活性化時間を変調することでインパルス幅を調整することを特徴とする請求項１〜６のいずれか一つに記載のインパルス発生装置。
【請求項８】
タイミング発生回路をさらに備え、
前記活性化部は、前記タイミング発生回路が発生する第１タイミングパルスを基に前記第一の発振部を活性化し、前記タイミング発生回路が発生する前記第１タイミングパルスとは異なるタイミングを示す第２タイミングパルスを基に前記第二の発振部を活性化する
ことを特徴とする請求項１〜７のいずれか一つに記載のインパルス発生装置。
【請求項９】
ベースバンド信号を生成するベースバンド処理部、インパルス発生回路及びアンテナを有し、
インパルス発生回路は、
源信号を生成する源信号発生部と、
１段又は複数段の増幅器を含む１つの発振部であり、活性化されると前記源信号発生部により生成された源信号の中から所望の周波数成分を抽出し、抽出した信号の振幅を成長させる第一の発振部と、
前記第一の発振部の後段に配置され、１段又は複数段の増幅器を含む１つの発振部であり、前記第一の発振部が成長させた信号の入力を受け、活性化されると入力された信号の振幅を前記第一の発振部と一体となって成長させ、インパルス被変調波を出力する第二の発振部とを備え、
前記ベースバンド処理部は、
前記源信号発生部により生成された信号が前記第一の発振部に入力された後に前記第一の発振部を活性化させ、所定期間が経過して発振振幅が成長した後、前記第二の発振部を活性化させる活性化部を備えた
ことを特徴とする送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インパルス発生装置及び送信装置に関する。
【背景技術】
【０００２】
インターネットなどの通信ネットワークの利用者の増大や高精細画像などコンテンツの大容量化・多様化にともない、無線通信においても伝送容量の増大が望まれている。大容量の無線伝送方法としては、商用無線局による利用が少なく広い周波数帯域を確保しやすいミリ波帯の利用が考えられる。そこで、パルス幅の極小さい信号（瞬間的に電圧が上下する信号）であるインパルスを用いたインパルス無線通信が注目されている。
【０００３】
インパルス無線通信における無線通信装置は、連続搬送波方式による狭帯域通信装置と比較して、高精度の局部発振器やミキサが必ずしも必要なく、無線部の構成が簡素・低コストにできる特徴を有しながら広い帯域幅を利用して毎秒１０ギガビット（１０Ｇｂｐｓ）を超える大容量無線伝送の実現手段として期待されている。
【０００４】
インパルス通信に用いる無線信号は、中心周波数に関して広い帯域を持つバンドパス信号であり、このインパルス被変調波を発生する基礎的な原理を次の２つで例示することができる。
【０００５】
１．一般の連続波通信と同様にローカル信号を短いＲＺ（Return  to  Zero）データ信号で変調してインパルス被変調信号を得る。
【０００６】
２．ローカル発振器をＲＺデータ信号の高レベルの期間にだけ動作させる。
【０００７】
従来の無線通信装置では、発振出力レベルが立ち上がるまでに時間が掛かる。そのため、単一のインパルスを発生させる場合であっても長時間の給電が必要となり、消費電力を効果的に削減することは困難である。
【０００８】
また、１番目の原理を用いた場合、高い精度のインパルス被変調波を発生することができるが、全ての回路がインパルスを送信しないときにも動作している必要がある。また、２番目の原理を用いた場合、インパルスを送信しないときには発振器を停止させるが、次にインパルスを送信するまでには発振の立ち上がりに長い時間を要する。このため高速通信をまかなうことができない。
【０００９】
そこで、より現実的なインパルス無線通信の技術として以下のような技術が提案されている。例えば、ベースバンド部から入力された１０Ｇｂｐｓのデータ信号を基にインパルスを生成し、生成したインパルスがもつ広帯域周波数成分の中から、帯域制限フィルタを用いて通信に使用する周波数成分を抽出する従来技術がある。
【００１０】
また、その他にも、ＤＬＬ（Delay  Locked  Loop）のバイアスを調整して基準信号にロックすることで、所望のキャリア周波数の倍のサンプリングクロックを生成し、このサンプリングクロックで逐次反転した送信信号を標本化してインパルス被変調波を生成する従来技術がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−２０５７３３号公報
【特許文献２】特開２００８−２８８８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、帯域制限フィルタを用いる従来技術では、帯域制限フィルタを通過することでインパルスの時間的幅が広がり、大量の高速データを通信するための変調速度が制限されてしまう。
【００１３】
また、基準信号により外部からキャリア周波数を調整し、生成したサンプリングクロックを用いて逐次反転した送信データを標本化してインパルス被変調波を生成する従来技術では、サンプリング回路が動作する周波数、例えば２ＧＨｚ程度を上限とするインパルス被変調波しか生成できず、変調速度はこの数分の１以下にとどまる。
【００１４】
開示の技術は、上記に鑑みてなされたものであって、広帯域且つ時間の短いインパルスを低い消費電力で生成するインパルス発生装置及び送信装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本願の開示するインパルス発生装置及び送信装置は、一つの態様において、源信号発生部は、源信号を生成する。第一の発振部は、１段又は複数段の増幅器を含む１つの発振部であり、活性化されると前記源信号発生部により生成された源信号の中から所望の周波数成分を抽出し、抽出した信号の振幅を成長させる。第二の発振部は、前記第一の発振部の後段に配置され、１段又は複数段の増幅器を含む１つの発振部であり、前記第一の発振部が成長させた信号の入力を受け、活性化されると入力された信号の振幅を前記第一の発振部と一体となって成長させ、インパルス被変調波を出力する。活性化部は、前記源信号発生部により生成された信号が前記第一の発振部に入力された後に前記第一の発振部を活性化させ、所定期間が経過して発振振幅が成長した後、前記第二の発振部を活性化させる。
【発明の効果】
【００１６】
本願の開示するインパルス発生装置及び送信装置の一つの態様によれば、広帯域且つ時間の短いインパルスを低い消費電力で生成することができるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１に係る送信装置のブロック図である。
【図２】図２は、実施例１に係るインパルス発生回路の回路図である。
【図３】図３は、制御信号と出力信号を表すタイミングチャートである。
【図４】図４は、実施例１での振幅成長期間における１段目発振部と２段目発振部との間の中間設定を外部から見た場合の反射係数を表す図である。
【図５】図５は、出力期間の発振器３００の出力端子における反射信号の反射係数を表す図である。
【図６】図６は、実施例１に係るインパルス発生回路１が出力した単一インパルスのスペクトルを表す図である。
【図７】図７は、信号ｄ０を入力してから次の信号ｄ１を入力する場合の制御信号の遷移を表す図である。
【図８】図８は、インパルス発生までのタイミングダイヤグラムである。
【図９】図９は、ベースバンド処理部におけるタイミング発生部の回路図である。
【発明を実施するための形態】
【００１８】
以下に、本願の開示するインパルス発生装置及び送信装置の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示するインパルス発生装置及び送信装置が限定されるものではない。本実施例では、２４ＧＨｚを中心周波数とするインパルス被変調波を発生する回路を例として説明する。ただし、インパルスの中心周波数はこれに限らず、２−１０ＧＨｚ、６０ＧＨｚ、７７ＧＨｚ、８０ＧＨｚなど、ここで示した例とは異なる周波数でも用いることができる。
【実施例１】
【００１９】
図１は、実施例１に係る送信装置のブロック図である。図１に示すように、本実施例に係る送信装置は、インパルス発生回路１、ベースバンド処理部２及びアンテナ３を有している。
【００２０】
ベースバンド処理部２は、送信信号の符号化処理を行う。さらに、ベースバンド処理部２は、送信信号に対してＡ／Ｄ（Analog  to  Digital）変換を行う。そして、ベースバンド処理部２は、デジタル化した送信信号をインパルス発生回路１に送る。また、ベースバンド処理部２は、タイミング制御部２１を有している。タイミング制御部２１は、後述するように、インパルス発生回路１に対してプリチャージ信号を入力するとともに、インパルス発生回路１が有する発振部を活性化させる信号の入力などを行うことで、インパルス発生回路１の動作やそのタイミングを制御する。
【００２１】
インパルス発生回路１は、ベースバンド処理部２からデジタル化された送信信号の入力を受ける。そして、インパルス発生回路１は、受信したデジタル信号を表すインパルスを生成する。この、インパルスの生成処理は次に詳細に説明する。その後、インパルス発生回路１は、アンテナ３を介して生成したインパルスを送信先の装置へ送信する。
【００２２】
（インパルス発生回路の回路構成）
図２は、実施例１に係るインパルス発生回路の回路図である。図２に示すように、本実施例に係るインパルス発生回路１は、源信号発生部１０を有している。さらに、インパルス発生回路１は、源信号発生部１０の後段に、発振器１００を有している。また、インパルス発生回路１は、発振器１００の後段に、発振器２００を有している。発振器２００は、発振器１００と直列に接続されている。さらに、インパルス発生回路１は、発振器２００の後段に発振器３００を有している。発振器３００は、発振器２００に直列に接続されている。
【００２３】
源信号発生部１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）１１、１２、１３及び１４を有している。
【００２４】
ＭＯＳＦＥＴ１１及び１２は、Ｐチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ１１及び１２には、プリチャージ信号が入力される。プリチャージ信号は、ＬｏｗでＭＯＳＦＥＴ１１及び１２に入力され、ＭＯＳＦＥＴ１１及び１２のゲートにマイナス電圧をかけ、Ｐチャネル型のＭＯＳＦＥＴ１１及び１２をＯＮにする。
【００２５】
ＭＯＳＦＥＴ１３及び１４は、Ｎチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ１３及び１４には、データが入力される。具体的には、データは、１の場合にはＭＯＳＦＥＴ１３に入力され、０の場合にはＭＯＳＦＥＴ１４に入力される。データは、ＨｉｇｈでＭＯＳＦＥＴ１３に入力され、ＭＯＳＦＥＴ１３のゲートにプラス電圧をかけ、Ｎチャネル型のＭＯＳＦＥＴ１３をＯＮにする。データの入力によるＭＯＳＦＥＴ１４の動作は、ＭＯＳＦＥＴ１４と同様である。
【００２６】
発振器１００は、キャパシター１０１及び１０２、インダクタ１０３及び１０４、ＭＯＳＦＥＴ１０５及び１０６、インダクタ１０７、インダクタ１０８及び１０９、ＭＯＳＦＥＴ１１０、並びに、抵抗１１１を有している。
【００２７】
キャパシター１０１は、ＭＯＳＦＥＴ１１及び１３と接続されている。さらに、キャパシター１０１には、ＭＯＳＦＥＴ１１及び１３とは逆側にインダクタ１０７が直列に接続されている。また、キャパシター１０１とインダクタ１０７との間の経路上の接続点と外部からの入力端子との間にインダクタ１０３が設けられている。さらに、インダクタ１０３の接続点とインダクタ１０７との間の点を接続点としてＭＯＳＦＥＴ１０５がキャパシター１０１に直列に接続されている。すなわち、ＭＯＳＦＥＴ１０５は、インダクタ１０７と並列に接続されている。また、インダクタ１０３には、第１活性化信号がベースバンド処理部２から入力される。ＭＯＳＦＥＴ１０５の電源電圧側には、インダクタ１０８が直列に接続されている。またＭＯＳＦＥＴ１０５のグランド側には、抵抗１１１が直列に接続されている。ＭＯＳＦＥＴ１０５とインダクタ１０８との間の点を接続点として発振器１００に経路が延びている。
【００２８】
キャパシター１０２は、ＭＯＳＦＥＴ１２及び１４と接続されている。さらに、キャパシター１０２には、ＭＯＳＦＥＴ１２及び１４とは逆側にインダクタ１０７が直列に接続されている。すなわち、キャパシター１０１とキャパシター１０２との間にインダクタ１０７が直列に接続されている。また、キャパシター１０２とインダクタ１０７との間の経路上の接続点と外部からの入力端子との間にインダクタ１０４が設けられている。さらに、インダクタ１０４の接続点とインダクタ１０７との間の点を接続点としてＭＯＳＦＥＴ１０６がキャパシター１０２に直列に接続されている。すなわち、ＭＯＳＦＥＴ１０６は、インダクタ１０７と並列に接続されている。また、インダクタ１０４には、第１活性化信号がベースバンド処理部２から入力される。ＭＯＳＦＥＴ１０６の電源電圧側には、インダクタ１０９が直列に接続されている。また、ＭＯＳＦＥＴ１０６のグランド側は、抵抗１１１が直列に接続されている。また、ＭＯＳＦＥＴ１０６のグランド側と、ＭＯＳＦＥＴ１０５のグランド側とは接続されている。そして、抵抗１１１のＭＯＳＦＥＴ１０５、１０６とは逆側がＭＯＳＦＥＴ１１０の電源電圧側に接続されている。そして、ＭＯＳＦＥＴ１１０には、第１活性化信号が入力される。ＭＯＳＦＥＴ１０６とインダクタ１０９との間の点を接続点として発振器２００に経路が延びている。
【００２９】
発振器２００及び発振器３００は、発振器１００と同様の構成を有する発振器である。ただし、発振器２００のインダクタ２０３及び２０４、並びに発振器３００のインダクタ３０３及び３０４は、第２活性化信号がベースバンド処理部２から入力される。また、発振器２００のＭＯＳＦＥＴ２１０及び発振器３００のＭＯＳＦＥＴ３１０にも、第２活性化信号がベースバンド処理部２から入力される。そして、発振器３００の発振器２００の逆側の接続端子はアンテナに接続されている。
【００３０】
後で詳細に説明するが、本実施例に係るインパルス発生回路１では、源信号発生部１０により生成された源信号を用いて２４ＧＨｚの周波数を有する信号のパワーを発振器１００で増幅し振幅を成長させる。その後、発振器１００で振幅が成長させられた信号を発振器２００及び３００に入力し、発振器２００及び３００で２４ＧＨｚの周波数を有する信号の振幅を成長させることで、短いインパルスを出力し、さらに良好なアイソレーションを得る。本実施例では、源信号の振幅を成長させる発振部の一群を「１段目発振部」という。また、１段目発振部から入力された信号の振幅を成長させインパルスを出力する発振部の一群を「２段目発振部」という。本実施例では、１段目発振部には発振器１００が含まれ、２段目発振部には発振器２００及び３００が含まれる。
【００３１】
ここで、源信号発生部１０と発振器１００とは、第１活性化信号が発振器１００に入力されず、発振器１００が不活性の状態でインピーダンスが整合するように構成されている。言い換えれば、発振器１００が活性化した状態では、源信号発生部１０と発振器１００との間では整合が取れていない状態となる。
【００３２】
また、発振器１００と発振器２００及び３００は、第１活性化信号が発振器１００に入力され、且つ第２活性化信号が発振器２００及び３００に入力されて、発振器１００〜３００が活性化した状態でインピーダンスが整合するように構成されている。言い換えれば、発振器１００が活性化し、発振器２００及び３００が不活性の状態では、発振器１００と発振器２００及び３００との間では整合が取れていない状態となる。
【００３３】
発振器１００で振幅を成長させている場合、発振器１００と発振器２００との間からの反射波を、振幅の成長に寄与させることができる。そこで、発振器１００と発振器２００との間のインピーダンスの整合が取れていない状態で、発振器１００が出力した２４ＧＨｚの周波数を有する信号が発振器２００によってなるべく多く反射されるように１段目発振部に含まれる発振部の段数を決定している。そして、１段目発振部に含まれる発振部の段数は時間内に要求されるゲインを得ることができるように決定される。
【００３４】
さらに、２段目発振部は、含まれる発振部の段数が多くなるほどアイソレーションが良くなる。しかし、発振部の段数を多くすると、回路の消費電力が増加してしまう。また、発振器２００及び３００で振幅を成長させている場合、発振器３００とアンテナとの間からの反射波を、振幅の成長に寄与させることができる。そこで、２段目発振部に含まれる発振部の段数は、アイソレーションを良好にし、消費電力をなるべく抑え、且つアンテナからの反射波が２４ＧＨｚの周波数成分が多くするといった条件を考慮して決定されることが好ましい。
【００３５】
例えば、本実施例のように１段目発振部が１つの発振部を含み、２段目発振部が２つの発振部を含む構成は、２４ＧＨｚの周波数を有する信号を増幅する場合に、好適な反射波となり、信号を所要のゲインを有するように時間内に生成できる一例である。さらに、本実施例の構成は、アイソレーションが良好で、消費電力をなるべく抑えることができる一例である。
【００３６】
（インパルス発生回路の動作）
次に、本実施例に係るインパルス発生回路１の動作について説明する。以下の説明では、１のデータが入力された場合、すなわち、ＭＯＳＦＥＴ１３に電圧がかけられた場合で説明する。０のデータが入力された場合、すなわち、ＭＯＳＦＥＴ１４に信号が入力された場合については、以下の説明と同様の動作を行うので説明を省略する。
【００３７】
ベースバンド処理部２は、データ信号を入力していないときに、プリチャージ信号を入力し、ＭＯＳＦＥＴ１１及び１２にＬｏｗのゲート電圧を印加する。Ｐチャネル型のＭＯＳＦＥＴであるＭＯＳＦＥＴ１１及び１２は、Ｌｏｗのゲート電圧が印加されることでＯＮになる。ＭＯＳＦＥＴ１１及び１２がＯＮになると電源電圧から電力が供給され、キャパシター１０１及び１０２に電荷が蓄えられる。
【００３８】
図３は、制御信号と出力信号を表すタイミングチャートである。図３のグラフ４０１で表される源信号ｓ０は、発振器１００に係る電圧を表す。グラフ４０２で表されるｐｃｉは、ＭＯＳＦＥＴ１１及び１２に入力されるプリチャージ信号を表す。グラフ４０３で表されるｄ０は、ＭＯＳＦＥＴ１３に入力される信号を表す。グラフ４０４で表されるｐ０は、発振器１００に入力される第１活性化信号を表す。グラフ４０５で表されるｐ１及びｐ２は、それぞれ発振器２００及び発振器３００に入力される第２活性化信号を表す。グラフ４０６は、発振器１００の出力信号である。グラフ４０７は、発振器２００の出力信号である。グラフ４０８は、発振器３００の出力信号である。ここで、グラフ４０６〜４０８は、シミュレーション結果であり、各タイミングで各発振部の出力を計測した場合の出力を表している。図３の縦軸は、信号ｓ０、ｄ０、ｐｃｉ、ｐ０、ｐ１及びｐ２では、各信号がＨｉｇｈレベルかＬｏｗレベルかを表し、発振器１００〜３００の出力信号では、振幅を表している。また、横軸は、経過時間を表している。以下の説明では、分かり易いように図３で用いた信号の符号ｓ０、ｄ０、ｐｃｉ、ｐ０、ｐ１及びｐ２を信号に添付して各信号を表す。
【００３９】
図３の時刻ｔ１で、プリチャージ信号ｐｃｉは、Ｈｉｇｈに変わりチャージを停止する。
【００４０】
プリチャージ信号ｐｃｉがＨｉｇｈに変わると、時刻ｔ２で、ベースバンド処理部２は、ＭＯＳＦＥＴ１３に信号ｄ０を入力する。ＭＯＳＦＥＴ１３に信号ｄ０が入力されると、ＭＯＳＦＥＴ１３がＯＮになる。ＭＯＳＦＥＴ１３がＯＮになると、グランドに接続されるため、キャパシター１０１から電荷が引き抜かれ電圧がＨｉｇｈからＬｏｗに変わる。
【００４１】
キャパシター１０１から電荷が引き抜かれ電圧がＨｉｇｈからＬｏｗに変わることで、時刻ｔ３で、発振器１００に発振の種となる源信号ｓ０が注入される。源信号は階段状の遷移波形（以下では、「階段波形」という。）を有している。ここで、プリチャージ信号によってキャパシター１０１はチャージされているため、ＭＯＳＦＥＴ１３がＯＮになると、源信号ｓ０は急峻な階段波形となる。これにより、短時間で目的の周波数を発振器１００に注入することができる。また、この時、発振器１００は第１活性化信号ｐ１が入力されていないので活性化していない、そのため、源信号発生部１０と発振器１００との間はインピーダンスの整合が取れている。そのため、源信号ｓ０は、ほぼロスなく発振器１００に注入される。
【００４２】
源信号ｓ０が発振器１００に入力されることで、発振器１００は、源信号ｓ０の立ち下がりに含まれる２４ＧＨｚの周波数を有する信号成分の入力を受ける。その後、ベースバンド処理部２は、時刻ｔ４で発振器１００のインダクタ１０３、１０４及びＭＯＳＦＥＴ１１０に第１活性化信号ｐ０を入力する。ベースバンド処理部２は、時刻ｔ１から時刻ｔ４までの時間を予め記憶しており、信号ｄ０を入力してから記憶している時間が経過した後、第１活性化信号ｐ０を発振器１００へ入力する。これにより、ＭＯＳＦＥＴ１０５、１０６及び１１０にゲート電圧がかけられ、それぞれＯＮになる。ＭＯＳＦＥＴ１０５、１０６、１１０がＯＮになることで、２４ＧＨｚの周波数を有する信号成分は、キャパシター１０１、インダクタ１０７及びキャパシター１０２の共振によって振幅が増幅されていく。この時、発振器１００が活性化しているので、源信号発生部１０と発振器１００との間はインピーダンスの整合が取れていない。そのため、発振器１００から源信号発生部１０への出力に対して源信号発生部１０は反射器となり、出力信号を一部反射する。また、発振器２００及び３００は不活性の状態であり、発振器１００と発振器２００及び３００との間はインピーダンスの整合が取れていない。そのため、発振器１００から発振器２００への出力に対して発振器２００は反射器となり、出力信号を一部反射する。これらの反射信号は、キャパシター１０１、インダクタ１０７及びキャパシター１０２が増幅している信号に加わり信号の増幅に寄与する。
【００４３】
その後、ベースバンド処理部２は、時刻ｔ５で発振器２００のインダクタ２０３、２０４及びＭＯＳＦＥＴ２１０に第２活性化信号ｐ１を入力する。また、ベースバンド処理部２は、発振器３００のインダクタ３０３、３０４及びＭＯＳＦＥＴ３１０に第２活性化信号ｐ２を入力する。ベースバンド処理部２は、時刻ｔ４から時刻ｔ５までの時間を予め記憶しており、第１活性化信号ｐ０を入力してから記憶している時間が経過した後、第２活性化信号ｐ１及びｐ２をそれぞれ発振器２００及び３００へ入力する。ここで、時刻ｔ４から時刻ｔ５までの時間は、図３のグラフ４０６に示すように発振器１００の中で振幅が十分に成長するまでの時間を設定することが好ましい。第２活性化信号が発振器２００及び３００へ入力されると、発振器２００及び３００は活性化する。この時、発振器１００と発振器２００及び３００との間のインピーダンスは整合した状態となるので、発振器１００から２４ＧＨｚの周波数を有する出力信号が発振器２００に流れ込む。
【００４４】
図３のグラフ４０６に示すように時刻ｔ５の時点で発振器１００では既に振幅が成長しているため、発振器２００は、振幅が大きくなった信号の入力を受ける。そのため図３のグラフ４０７に示すように、発振器２００では、信号の振幅が急速に立ち上がる。そして、発振器２００のキャパシター２０１、インダクタ２０７及びキャパシター２０２は、２４ＧＨｚの周波数を有する信号の振幅を成長させる。さらに、発振器３００がアンテナから信号を出力している間は、アンテナと発振器３００との間で出力信号の一部が反射し返ってくる。これらの反射信号は、キャパシター２０１、インダクタ２０７及びキャパシター２０２が振幅を成長させている信号に加わり振幅の成長に寄与する。
【００４５】
図４は、実施例１での振幅成長期間における１段目発振部と２段目発振部との間の中間設定を外部から見た場合の反射係数を表す図である。ここで振幅成長期間とは、発振器２００及び３００が活性化しておらず、発振器１００で振幅の成長が行われている期間である。図４は、図２の点ａにおける反射波をシミュレートして反射係数を求めたものである。図４の縦軸は反射係数を表し、横軸は周波数を表している。図４に示すように、２４ＧＨｚの付近で反射係数が最大になっている。すなわち、振幅成長期間では、発振器１００と発振器２００との間では２４ＧＨｚの周波数を有する反射波が多いことになり、反射波が２４ＧＨｚの周波数を有する信号の振幅の成長に大きく寄与することが分かる。
【００４６】
さらに、発振器３００は、２４ＧＨｚの周波数を有する出力信号の入力を発振器２００から受ける。ここで、発振器３００は、発振器２００においてさらに振幅が成長させられた信号の入力を受ける。そのため、発振器３００は、発振器２００よりもさらに急峻に信号の振幅を立ち上げることができる。そして、発振器３００のキャパシター３０１、インダクタ３０７及びキャパシター３０２は、共振により２４ＧＨｚの周波数を有する信号の振幅を成長させる。発振器３００は、振幅を成長させながら信号をアンテナから出力する。すなわち、発振部３００は、図３のグラフ４０８に示すようなインパルスをアンテナから出力する。また、上述したように、発振器３００がアンテナから信号を出力している間は、アンテナと発振器３００との間で出力信号の一部が反射し返ってくる。これらの反射信号は、キャパシター３０１、インダクタ３０７及びキャパシター３０２が振幅を成長させている信号に加わり振幅の成長に寄与する。
【００４７】
図５は、出力期間の発振器３００の出力端子における反射信号の反射係数を表す図である。ここで、出力期間とは発振器３００からアンテナを介してインパルスが出力されている期間である。図５は、図２の点ｂにおける反射波をシミュレートして反射係数を求めたものである。図５の縦軸は反射係数を表し、横軸は周波数を表している。図５に示すように、２４ＧＨｚの付近で反射係数が最大になっている。すなわち、出力期間では発振器３００とアンテナとの間では２４ＧＨｚの周波数を有する反射波が多いことになり、反射波が２４ＧＨｚの周波数を有する信号の振幅の成長に大きく寄与することが分かる。
【００４８】
その後、ベースバンド処理部２は、時刻ｔ６で第１活性化信号ｐ０の発振器１００への入力を停止する。例えば、ベースバンド処理部２は、時刻ｔ４から時刻ｔ６までの時間を予め記憶しており、第１活性化信号ｐ０を入力してから記憶している時間が経過した後、第１活性化信号ｐ０の入力を停止する。これにより、グラフ４０６に示すように、発振器１００からの出力信号は収束していく。
【００４９】
また、ベースバンド処理部２は、時刻ｔ６とほぼ同時刻である時刻ｔ７で第２活性化信号ｐ１及びｐ２の発振器２００及び３００への入力を停止する。例えば、ベースバンド処理部２は、時刻ｔ５から時刻ｔ７までの時間を予め記憶しており、第２活性化信号ｐ１及びｐ２をそれぞれ発振器２００及び３００へ入力してから記憶している時間が経過した後、第２活性化信号ｐ１及びｐ２の入力を停止する。これにより、グラフ４０７及び４０８に示すように、発振器２００及び３００からの信号は収束していく。
【００５０】
図３のグラフ４０８に示すように、発振器３００から出力される２４ＧＨｚの周波数を有する信号はアイソレーションが良くなっている。また、発振器３００から出力される２４ＧＨｚの周波数を有する信号は、立ち上がりの時間が、例えば、発振器１００や発振器２００からの出力信号に比べて短くなっている。さらに、発振器３００から出力される２４ＧＨｚの周波数を有する信号は、立ち上がりから終了までの時間が、例えば、発振器１００や発振器２００からの出力信号に比べて短くなっている。
【００５１】
さらに、図６は、実施例１に係るインパルス発生回路１が出力した単一インパルスのスペクトルを表す図である。具体的には、図６は、本実施例に係るインパルス発生回路１が出力した単一インパルスをフーリエ変換した値を図に表したものである。図６の縦軸は信号強度を表し、横軸は周波数を表している。
【００５２】
図６に示すように、本実施例に係るインパルス発生回路１から出力したインパルスには、２４ＧＨｚの周波数の信号成分が最も強い成分として含まれている。このように、本実施例に係るインパルス発生回路１を用いた場合、２４ＧＨｚの周波数のインパルスを送信先の装置に送ることができていることが分かる。
【００５３】
図３に戻り説明を続ける。グラフ４０３に示すように、ベースバンド処理部２は、第１活性化信号ｐ０及び第２活性化信号ｐ１、ｐ２が停止された後の時刻ｔ８で、データである信号ｄ０を停止する。これにより、源信号ｓ０の発振器１００への入力は停止する。さらに、信号ｄ０の入力の停止を受けて、ベースバンド処理部２は、時刻ｔ９で、ＭＯＳＦＥＴ１１及び１２に入力するプリチャージ信号ｐｃｉの電圧をＬｏｗにする。これにより、ＭＯＳＦＥＴ１１及び１２がＯＮになる。その後、ベースバンド処理部２は、次の信号を入力するまでプリチャージ信号ｐｃｉの電圧をＬｏｗのまま維持し、キャパシター１０１及び１０２に電荷を蓄える。
【００５４】
ここで、ベースバンド処理部２によりＭＯＳＦＥＴ１３へ入力される信号を信号ｄ０としたのに対応させて、以下では、ベースバンド処理部２によりＭＯＳＥＴＥ１４へ入力される信号を信号ｄ１と呼ぶ。ベースバンド処理部２は、１回のデータ入力が終わると、次のデータ入力において、１のデータ入力であれば信号ｄ０をＭＯＳＦＥＴ１３へ入力し、０のデータであれば信号ｄ１をＭＯＳＦＥＴ１４へ入力する。このようにして、本実施例に係るインパルス発生回路１は、ベースバンド処理部２により入力されたデータを表す信号ｄ０又はｄ１から、入力されたデータを表すインパルスを生成し送信していく。
【００５５】
さらに、図７を参照して、データの入力と制御信号の入力の全体的な流れを説明する。図７は、信号ｄ０を入力してから次の信号ｄ１を入力する場合の制御信号の遷移を表す図である。
【００５６】
プリチャージ信号ｐｃｉはＬｏｗの状態で、キャパシター１０１及び１０２をプリチャージしている。そして、タイミングｑ１でプリチャージ信号がＨｉｇｈに変わり、タイミングｑ４で信号ｄ０が入力される。これにより、プリチャージされた電荷が引き抜かれ、源信号ｓ０が発振器１００へ入力される。その後、矢印ｑ７で示されるように、プリチャージ信号ｐｃｉがＨｉｇｈに変わったことをトリガとして、第１活性化信号ｐ０が発振器１００に入力される。そして、時間Ｔ１が経過した後、第２活性化信号ｐ１及びｐ２が発振器２００及び３００に入力される。この時間Ｔ１の間に源信号発生部１０と発振器２００とからの反射波及び発振器１００自体による振幅の増大により、源信号ｓ０の振幅が成長する。
【００５７】
さらに、第２活性化信号ｐ１及びｐ２が発振器２００及び３００に入力された後、発振器２００及び３００において時間Ｔ１より短い時間Ｔ２の間に所望のゲインとなるように信号の振幅が成長させられる。そして、発振器２００及び３００により生成された短い幅のインパルスが、発振器３００から出力される。この時、発振器３００から出力されるインパルスは、信号ｄ０が表す内容、例えば「０」のデータを表している。
【００５８】
その後、信号ｄ０が、タイミングｑ５で停止する。その後、矢印ｑ８で示されるように、信号ｄ０の停止をトリガとして、プリチャージ信号ｐｃｉがタイミングｑ２でＬｏｗに変わる。これにより、プリチャージ信号により、キャパシター１０１及び１０２へのプリチャージが再開される。信号ｄ０が入力されている間、信号ｄ１の入力はなされない。
【００５９】
続いて、プリチャージ信号ｐｃｉはＬｏｗの状態で、キャパシター１０１及び１０２をプリチャージしつづける。その後、プリチャージ信号ｐｃｉは、タイミングｑ３でＨｉｇｈに変わる。その後、矢印ｑ９で示されるように、プリチャージ信号ｐｃｉがＨｉｇｈに変わったことをトリガとして、信号ｄ１がタイミングｑ６で入力される。
【００６０】
その後、信号ｄ０の場合と同様に、第１活性化信号ｐ０の入力が行われ、インパルス発生回路１は、源信号の振幅を成長させた後、第２活性化信号ｐ１及びｐ２を入力する。そして、発振器２００及び３００により生成された短い幅のインパルスが、発振器３００から出力される。この時、発振器３００から出力されるインパルスは、信号ｄ１が表す内容、例えば「１」のデータを表している。
【００６１】
さらに、図８を参照して、源信号発生部１０及び発振器１００〜３００の動作のタイミングの概要についてまとめて説明する。図８は、インパルス発生までのタイミングダイヤグラムである。図８は、動作する対象及び各信号の種類を表し、横軸は時間を表している。
【００６２】
まず、波形５０１で表されるような階段波形を有する源信号ｓ０が１段目発振部に入力される。本実施例では、源信号ｓ０は、発振器１００に入力される。
【００６３】
そして、源信号が入力された後、第１活性化信号が１段目発振部に入力され１段目発振部が活性化する。そして、第１活性化信号が停止するまでの間、すなわちグラフ５０２における期間Ｔ３の間、１段目発振部は、活性化している。本実施例では、第１活性化信号ｐ０が発振器１００に入力され、期間Ｔ３の間、発振器１００が活性化している。
【００６４】
その後、第２活性化信号が２段目発振部に入力され２段目発振部が活性化する。そして、第２活性化信号が停止するまでの間、すなわちグラフ５０３における期間Ｔ４の間、２段目発振部は、活性化している。本実施例では、第２活性化信号ｐ１及びｐ２が発振器２００及び３００に入力され、期間Ｔ３の間、発振器２００及び３００が活性化している。
【００６５】
そして、２段目発振部が活性化している間、出力信号の振幅は成長し、２段目発振部が不活性化すると振幅が減少していく。これにより、出力信号の包絡線は信号５０４のようになる。この信号５０４が一つのインパルスとなる。
【００６６】
図９は、ベースバンド処理部におけるタイミング発生部の回路図である。タイミング制御部２１は、ｓｉｎｖ（send  inverted）をＬｏｗにすることで、インパルス発生回路１へ入力するプリチャージ信号ｐｃｉがＬｏｗになる。タイミング制御部２１は、プリチャージ信号ｐｃｉをＬｏｗにすることで、インパルス発生回路１におけるインパルス発生シーケンスを開始させる。さらに、ベースバンド処理部２が有するベースバンドプロセッサ（不図示）が、ｓｉｎｖと同時にデータｄ０＊及びｄ１＊を送信する。そして、タイミング制御部２１は、ベースバンドプロセッサが送信したｓｉｎｖ、データｄ０＊及びｄ１＊を用いて、信号ｄ０又はｄ１をインパルス発生回路１へ入力する。そして、ベースバンド処理部２は、クロック（clk：clock）及びＤＦＦ（Delay  Flip  Flop）によるゲート遅延で遅延時間を調整して制御信号をインパルス発生回路１へ出力する。
【００６７】
以上に説明したように、本実施例に係るインパルス発生回路は、１段目発振部で源信号のパワーを増幅させて振幅を成長させる。その後に、２段目発振部を活性化させて、２段目発振部において短時間で信号の振幅を成長させて立ち上がりが短いインパルスをつくり、且つ良好なアイソレーションを得ている。これにより、立ち上がりが速く時間の短いインパルスを生成することができる。１つ１つのインパルスが短くなることで、インパルスの密度を上げることができ、多くの情報を短時間で送信することが可能となる。
【００６８】
また、本実施例に係るインパルス発生回路は、信号を送信しない期間には、プリチャージを行うだけで、発振器を動作させないので、休止期間における電力消費を抑えることができ、インパルスあたりの消費電力を小さくすることができる。
【００６９】
ここで、本実施例では、差動回路の２系統のいずれかに電気を流すことで、０及び１のデータを生成したが、これに限らず、２系統のうちのいずれか一方だけ動作させ、例えば信号が送られた場合には１、信号が送られない場合には０などとしてデータを生成しても良い。
【００７０】
また、本実施例では、２４ＧＨｚの周波数のインパルスを生成するために、１段目発振部の発振器を１段とし配置し、２段目発振部の発振器を２段とした。これは、２４ＧＨｚの周波数の振幅の成長に合わせて、要求されるゲインを時間内に取得でき、且つ各発振部における反射波の効率を上げ、アイソレーションを良好にし、さらに消費電力をなるべく抑えるように決定したものである。そのため、各段の発振部に配置される発振器の段数は、生成するインパルスの周波数によって変えることが好ましい。例えば、６０ＧＨｚの周波数のインパルスを生成する場合には、１段目発振部の発振器を４段とし、２段目発振部の発振器を４段とした場合に、適当なインパルスが生成される。
【実施例２】
【００７１】
本実施例に係る送信装置は、インパルス発生回路における２段目発振部の活性化時間を調整してインパルスを変調することが実施例１と異なるものである。本実施例に係る送信装置も、図１に示すブロック図で表される。また、本実施例に係るインパルス発生回路１も図２に示す回路構成を有する。以下では、実施例１と同様の機能を有する部分については、説明を省略する。
【００７２】
ベースバンド処理部２は、実施例１と同様に、インパルス発生回路１へ入力するプリチャージ信号ｐｃｉをＬｏｗにすることでインパルス発生回路１のプリチャージを行う。プリチャージ完了後、ベースバンド処理部２は、プリチャージ信号ｐｃｉをＬｏｗにする。そして、ベースバンド処理部２は、信号ｄ０をインパルス発生回路１へ入力する。
【００７３】
その後、ベースバンド処理部２は、第１活性化信号ｐ０をインパルス発生回路１の発振器１００へ入力する。これにより、発振器１００が活性化し、源信号の振幅の成長が行われる。そして、第１活性化信号ｐ０を入力してから所定時間経過後、ベースバンド処理部２は、第２活性化信号ｐ１及びｐ２を発振器２００及び３００へ入力する。これにより、短時間で振幅が成長させられる。ここまでは、実施例１と同様である。
【００７４】
その後、ベースバンド処理部２は、送信したいデータの内容に応じて発振器１００〜３００の活性化を終了する時間を調整することで、信号を変調する。例えば、実施例１で生成した長さのインパルスをデータが「１」であることを表す信号とする。そして、ベースバンド処理部２は、その倍の長さのインパルスを生成するように発振器１００〜３００の活性化の終了時間を調整する。そして、ベースバンド処理部２は、データが「２」であることを表す信号として、実施例１で生成した長さのインパルスの倍の長さを有するインパルスを送信する。
【００７５】
また、ここでは、倍の長さのインパルスを生成する場合で説明したが、変調はこれに限らず、ベースバンド処理部２は、発振器１００〜３００の活性化の終了時間を調整することで、適当な長さのインパルスを生成することができる。また、ベースバンド処理部２は、２段目発振部の活性化を行わずに１段目発振部の活性化を終了することで、インパルスを送らないこともできる。
【００７６】
以上に説明したように、本実施例に係る送信装置は、２段目発振部の活性化の時間を調整することで、高度な変調を行うことができる。
【００７７】
以上の各実施例に係るインパルス発生回路は、ＵＷＢ（Ultra  Wide  Band）インパルス通信、インパルスレーダ及びＵＷＢイメージングなどに用いることができる。
【００７８】
さらに、以上の各実施例では、スイッチとしてＭＯＳＦＥＴを用いたが、電圧や電流によりＯＮ／ＯＦＦを行えるスイッチであれば、他のスイッチを用いても良い。例えば、ハイポーラ・トラジスタなどの他のトランジスタをスイッチとして用いることも可能である。ハイポーラ・トランジスタなどを用いる場合、ベースバイアスを制御してＯＮ／ＯＦＦを行う。
【符号の説明】
【００７９】
１  インパルス発生回路
２  ベースバンド処理部
３  アンテナ
１０  源信号発生部
２１  タイミング制御部
１００  発振器
２００  発振器
３００  発振器
【図１】
0005966590.tif 000002
【図２】
0005966590.tif 000003
【図３】
0005966590.tif 000004
【図４】
0005966590.tif 000005
【図５】
0005966590.tif 000006
【図６】
0005966590.tif 000007
【図７】
0005966590.tif 000008
【図８】
0005966590.tif 000009
【図９】
0005966590.tif 000010