(57)【特許請求の範囲】
【請求項１】
高周波（ＲＦ）スイッチであって、
第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含み、前記ＦＥＴの各々がそれぞれのゲートおよびボディを有し、前記ＲＦスイッチはさらに、
前記少なくとも１つのＦＥＴの前記ゲートに接続された調整抵抗回路を含み、前記調整抵抗回路は、第１の抵抗器を含み、前記第１の抵抗器は、第２の抵抗器と第１のバイパススイッチとの並列な組合せと直列であり、
前記少なくとも１つのＦＥＴの前記ボディに接続された第２の調整抵抗回路を含み、前記調整抵抗回路は、第３の抵抗器を含み、前記第３の抵抗器は、第４の抵抗器と第２のバイパススイッチとの並列な組合せと直列であり、前記第２のバイパススイッチは、前記第１のバイパススイッチがオフのときにはオンし、前記第１のバイパススイッチがオンのときにはオフすることが可能である、ＲＦスイッチ。
【請求項２】
前記ＦＥＴがシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴである、請求項１に記載のＲＦスイッチ。
【請求項３】
前記バイパススイッチが閉じられることにより、結果として、前記第２の抵抗器がバイパスされて、調整可能な抵抗のための第１の抵抗を与え、前記バイパススイッチが開かれることにより、結果として、第２の抵抗が、ほぼ前記第２の抵抗器の値だけ前記第１の抵抗よりも大きくなる、請求項１に記載のＲＦスイッチ。
【請求項４】
前記第１の抵抗がバイアス抵抗を含む、請求項３に記載のＲＦスイッチ。
【請求項５】
前記第２の抵抗が相互変調歪（ＩＭＤ）性能を改善させるように選択され、前記第１の抵抗が、前記ＦＥＴのスイチッング時間に対する影響を低減させるように選択される、請求項４に記載のＲＦスイッチ。
【請求項６】
前記第１のノードは、電力値を有するＲＦ信号を受信するように構成され、前記第２のノードは、前記ＦＥＴがオン状態である場合に前記ＲＦ信号を出力するように構成される、請求項１に記載のＲＦスイッチ。
【請求項７】
前記少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み、数量Ｎは、スイッチ回路が前記ＲＦ信号の電力を処理することを可能にするように選択される、請求項１に記載のＲＦスイッチ。
【請求項８】
高周波（ＲＦ）スイッチを動作させるための方法であって、
第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、前記少なくとも１つのＦＥＴの各々がオン状態またはオフ状態となるように制御するステップと、
前記少なくとも１つのＦＥＴの各ＦＥＴのゲートに接続された回路の抵抗を調整するステップとを含み、前記抵抗が第１の抵抗器および第２の抵抗器を含み、前記回路の前記抵抗を調整するステップは、直列に接続された前記第１の抵抗器および前記第２の抵抗器のうちの１つをバイパスするステップを含み、
前記方法は、
前記少なくとも１つのＦＥＴの各ＦＥＴのボディに接続された第２の回路の抵抗を調整するステップとを含み、前記第２の回路の前記抵抗が第３の抵抗器および第４の抵抗器を含み、前記第２の回路の前記抵抗を調整するステップは、前記第１の抵抗器および前記第２の抵抗器のうちの１つをバイパスするときには、直列に接続された前記第３の抵抗器および前記第４の抵抗器のうちの１つをバイパスしない一方、前記第１の抵抗器および前記第２の抵抗器のうちの１つをバイパスしないときには、直列に接続された前記第３の抵抗器および前記第４の抵抗器のうちの１つをバイパスするステップをさらに含む、方法。
【請求項９】
高周波（ＲＦ）スイッチモジュールであって、
複数のコンポーネントを収容するように構成されたパッケージング基板と、
前記パッケージング基板上に実装された半導体ダイとをさらに含み、前記ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含み、前記ＲＦスイッチモジュールはさらに、
前記少なくとも１つのＦＥＴの各ＦＥＴのゲートに接続された調整抵抗回路を含み、前記調整抵抗回路は、第１の抵抗器を含み、前記第１の抵抗器は、第２の抵抗器と第１のバイパススイッチとの並列な組合せと直列であり、
前記ＲＦスイッチモジュールはさらに、
前記少なくとも１つのＦＥＴの各ＦＥＴのボディに接続された第２の調整抵抗回路を含み、前記第２の調整抵抗回路は、第３の抵抗器を含み、前記第３の抵抗器は、第４の抵抗器と第２のバイパススイッチとの並列な組合せと直列であり、前記第２のバイパススイッチは、前記第１のバイパススイッチがオフのときにはオンし、前記第１のバイパススイッチがオンのときにはオフすることが可能である、ＲＦスイッチモジュール。
【請求項１０】
前記半導体ダイがシリコン・オン・インシュレータ（ＳＯＩ）ダイである、請求項９に記載のＲＦスイッチモジュール。
【請求項１１】
前記調整抵抗回路が、前記少なくとも１つのＦＥＴと同じ半導体ダイの一部である、請求項９に記載のＲＦスイッチモジュール。
【請求項１２】
前記調整抵抗回路が前記パッケージング基板上に実装された第２のダイの一部である、請求項９に記載のＲＦスイッチモジュール。
【請求項１３】
前記調整抵抗回路が前記半導体ダイの外側の位置に配置される、請求項９に記載のＲＦスイッチモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本願は、米国特許法第１１９条（ｅ）に基づき、以下の出願の優先権の利益を主張する。すなわち、２０１２年７月７日に提出され、「ダイナミックボディカップリングを有する高周波スイッチ（RADIO-FREQUENCY SWITCH HAVING DYNAMIC BODY COUPLING）」と題された米国仮出願第６１／６６９，０３４号；２０１２年７月７日に提出され、「電界効果トランジスタの非線形補償によるスイッチ線形化（SWITCH LINEARIZATION BY NON-LINEAR COMPENSATION OF A FIELD-EFFECT TRANSISTOR)」と題された米国仮出願第６１／６６９，０３５号；２０１２年７月７日に提出され、「ダイナミックゲートバイアス抵抗およびボディコンタクトを有する高周波スイッチ（RADIO-FREQUENCY SWITCH HAVING DYNAMIC GATE BIAS RESISTANCE AND BODY CONTACT）」題された米国仮出願第６１／６６９，０３７号；２０１２年７月７日に提出され、「周波数調整されたボディバイアスを有する高周波スイッチ」と題された米国仮出願第６１／６６９，０３９号；２０１２年７月７日に提出され、「高周波スイッチにおける歪みを低減させるためのボディ・ゲート・カップリング（BODY-GATE COUPLING TO REDUCE DISTORTION IN RADIO-FREQUENCY SWITCH）」と題された米国仮出願第６１／６６９，０５４号；２０１３年２月４日に提出され、「電圧振幅の均一性が高められたＲＦスイッチ（RF SWITCHES HAVING INCREASED VOLTAGE SWING UNIFORMITY）」と題された米国仮出願第６１／７６０，５６１号；２０１２年７月７日に提出され、「相互変調歪み特性改善のための放電回路を有するスイッチングデバイス（SWITCHING DEVICE HAVING A DISCHARGE CIRCUIT FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE）」と題された米国仮出願第６１／６６９，０４２号；２０１２年７月７日に提出され、「高周波スイッチの相互変調歪み特性を改善させるためのフィードフォワード回路（FEED-FORWARD CIRCUIT TO IMPROVE INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH）」と題された米国仮出願第６１／６６９，０４４号；２０１２年７月７日に提出され、「相互変調歪み特性が改善された高周波スイッチシステム（RADIO-FREQUENCY SWITCH SYSTEM HAVING IMPROVED INTERMODULATION DISTORTION PERFORMANCE）」と題された米国仮出願第６１／６６９，０４５号；２０１２年７月７日に提出され、「高周波スイッチの相互変調歪み特性改善のための調整可能なゲートおよび／またはボディ抵抗（ADJUSTABLE GATE AND/OR BODY RESISTANCE FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH）」と題された米国仮出願第６１／６６９，０４７号；２０１２年７月７日に提出され、「ゲートノード電圧補償ネットワークを有する高周波スイッチ（RADIO-FREQUENCY SWITCH HAVING GATE NODE VOLTAGE COMPENSATION NETWORK）」と題された米国仮出願第６１／６６９，０４９号；２０１２年７月７日に提出され、「高周波スイッチの直線性を改善させるためのボディ・ゲート・カップリング（BODY-GATE COUPLING TO IMPROVE LINEARITY OF RADIO-FREQUENCY SWITCH）」と題された米国仮出願第６１／６６９，０５０号；ならびに、２０１２年７月７日に提出され、「シリコン・オン・インシュレータベースの高周波スイッチに関する回路、デバイス、方法および用途（CIRCUITS, DEVICES, METHODS AND APPLICATIONS RELATED TO SILICON-ON-INSULATOR BASED RADIO-FREQUENCY SWITCHES）」と題された米国仮出願第６１／６６９，０５５号であって、それらの開示全体が引用によりこの明細書中に明確に援用されている。
【０００２】
背景
分野
本開示は、概して、電子機器の分野に関し、より特定的には高周波スイッチに関する。
【背景技術】
【０００３】
関連技術の説明
トランジスタスイッチなどの高周波（ＲＦ：radio frequency）スイッチは、１つ以上の極と１つ以上の投との間で信号を切換えるのに用いることができる。トランジスタスイッチまたはその構成部分はトランジスタバイアシングおよび／またはカップリングによって制御することができる。ＲＦスイッチに関連するバイアス回路および／またはカップリング回路の設計および用途はスイッチング性能に影響を及ぼす可能性がある。
【発明の概要】
【課題を解決するための手段】
【０００４】
概要
特に、電界効果トランジスタ（ＦＥＴ：field-effect transistor）のさまざまな部分および／またはさまざまなＦＥＴを結合してＲＦスイッチシステムのために所望の性能向上をもたらすさまざまな回路の例が開示されている。いくつかの実施形態においては、所与の例のうち１つ以上の特徴はこのような性能向上を提供することができる。いくつかの実施形態においては、さまざまな例から得られる特徴を組合わせて、このような性能向上をもたらすことができる。たとえば、後者の文脈においては、この明細書中に開示されるいくつかの実施形態は、複数の電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチを提供しており、これら複数の電界効果トランジスタ（ＦＥＴ）は第１のノードと第２のノードとの間に直列に接続され、各ＦＥＴはゲートおよびボディを有する。ＲＦスイッチはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するゲート・カップリング回路を含む補償ネットワークを含んでもよく、補償ネットワークはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するボディ・カップリング回路を含んでもよい。いくつかの実施形態においては、ＦＥＴのうち少なくともいくつかはシリコン・オン・インシュレータ（ＳＯＩ：silicon-on-insulator）ＦＥＴである。ゲート・カップリング回路は、キャパシタ、および場合によってはキャパシタと直列な抵抗器を含んでもよい。
【０００５】
いくつかの実施形態においては、ゲート・カップリング回路は抵抗器を含む。ボディ・カップリング回路はキャパシタを含み得る。ボディ・カップリング回路はさらに、キャパシタと直列な抵抗器を含み得る。いくつかの実施形態においては、ボディ・カップリング回路は抵抗器を含む。
【０００６】
この明細書中に開示されるいくつかの実施形態は、高周波（ＲＦ）スイッチを動作させるためのプロセスを提供する。当該プロセスは、第１のノードと第２のノードとの間に直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を、これら複数のＦＥＴがまとめてオン状態またはオフ状態となるように制御するステップを含み得る。各々のＦＥＴはゲートおよびボディを有する。当該プロセスはさらに、複数のＦＥＴの各々にわたる電圧振幅を低減させるために隣接するＦＥＴの各々のゲート同士を結合するステップと、複数のＦＥＴの各々にわたる電圧振幅を低減させるために隣接するＦＥＴの各々のボディ同士を結合するステップとを含み得る。
【０００７】
この明細書中に開示されるいくつかの実施形態は、半導体基板と、半導体基板上に形成され、直列に接続される複数の電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイを提供する。各ＦＥＴはゲートおよびボディを含む。半導体ダイはさらに、半導体基板上に形成された補償ネットワークを含み得る。補償ネットワークは、隣接するＦＥＴからなる対の各々のゲート同士を結合するゲート・カップリング回路を含み得る。補償ネットワークはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するボディ・カップリング回路を含み得る。
【０００８】
半導体ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。いくつかの実施形態においては、ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイである。
【０００９】
いくつかの実施形態は、半導体ダイを作製するためのプロセスを提供する。当該プロセスは、半導体基板を設けるステップと、複数の電界効果トランジスタ（ＦＥＴ）を直列に接続させるように半導体基板上に形成するステップとを含み得る。各々のＦＥＴはゲートおよびボディを有する。当該プロセスはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するように半導体基板上にゲート・カップリング回路を形成するステップと、隣接するＦＥＴからなる対の各々のボディ同士を結合するように半導体基板上にボディ・カップリング回路を形成するステップとを含み得る。いくつかの実施形態においては、当該プロセスは、ＦＥＴと半導体基板との間に絶縁体層を形成するステップをさらに含む。
【００１０】
この明細書中に開示されるいくつかの実施形態は、複数のコンポーネントを収容するように構成されたパッケージング基板と、パッケージング基板上に実装された半導体ダイとを含む高周波（ＲＦ）スイッチモジュールを提供する。ダイは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含み、各々のＦＥＴはゲートおよびボディを含む。ＲＦスイッチモジュールはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するゲート・カップリング回路を含む補償ネットワークを含む。補償ネットワークはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するボディ・カップリング回路を含む。
【００１１】
半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、補償ネットワークは複数のＦＥＴと同じ半導体ダイの一部である。補償ネットワークは、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、補償ネットワークは、半導体ダイの外側の位置に配置される。
【００１２】
この明細書中に開示されるいくつかの実施形態は、ＲＦ信号を処理するように構成されたトランシーバと、増幅されたＲＦ信号の送信を促進するように構成されて、トランシーバと通信するアンテナとを含むワイヤレスデバイスを提供する。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプと、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチとを含む。スイッチは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含み、各々のＦＥＴはゲートおよびボディを含む。スイッチはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するゲート・カップリング回路と、隣接するＦＥＴからなる対の各々のボディ同士を結合するボディ・カップリング回路とを有する補償ネットワークを含む。
【００１３】
図面の簡単な説明
さまざまな実施形態は、説明を目的として添付の図面に示されたものであり、本発明の範囲を限定するものと解釈されるべきではない。加えて、開示される別個の実施形態のさまざまな特徴を組合わせて、この開示の一部をなす付加的な実施形態を形成することができる。図面全体にわたって、参照番号は参照要素同士の対応関係を示すために繰り返し用いられる可能性がある。
【図面の簡単な説明】
【００１４】
【図１】１つ以上の極と１つ以上の投との間で１つ以上の信号を切換えるように構成された高周波（ＲＦ）スイッチを概略的に示す図である。
【図２】図１のＲＦスイッチ１００がＲＦコアおよびエネルギ管理（ＥＭ：energy management）コアを含み得ることを示す図である。
【図３】単極双投（ＳＰＤＴ：single-pole-double-throw）構成において実現されるＲＦコアの例を示す図である。
【図４】各スイッチアームが直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含み得るＳＰＤＴ構成において実現されるＲＦコアの例を示す図である。
【図５】ＲＦスイッチにおける１つ以上のＦＥＴの制御が、ＦＥＴのうち１つ以上の部分にバイアスをかけるようにおよび／または１つ以上の部分を結合するように構成された回路によって促進され得ることを概略的に示す図である。
【図６】スイッチアームにおける複数のＦＥＴの別々の部分上において実現されるバイアス／カップリング回路の例を示す図である。
【図７Ａ】シリコン・オン・インシュレータ（ＳＯＩ）構成において実現される例示的なフィンガベースのＦＥＴデバイスを示す平面断面図である。
【図７Ｂ】シリコン・オン・インシュレータ（ＳＯＩ）構成において実現される例示的なフィンガベースのＦＥＴデバイスを示す側断面図である。
【図８Ａ】ＳＯＩ構成において実現されるマルチフィンガＦＥＴデバイスの例を示す平面断面図である。
【図８Ｂ】ＳＯＩ構成において実現されるマルチフィンガＦＥＴデバイスの例を示す側断面図である。
【図９】ＦＥＴのソース端子に接続され、たとえばＦＥＴによってもたらされる非線形効果を相殺するかまたは低減させるように構成された非線形キャパシタを有するＲＦスイッチ回路の第１の例を示す図である。
【図１０】図９の１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１１Ａ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１１Ｂ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１１Ｃ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１１Ｄ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１１Ｅ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１１Ｆ】たとえば、結合されたゲートおよび／またはボディからの界面電荷の放出を可能にするために、ＦＥＴのゲート端子およびボディ端子のいずれかまたは両方が、抵抗器と直列なキャパシタを有する１つ以上のカップリング回路によってソース端子と結合され得る、ＲＦスイッチ回路の第２の例の変形例を示す図である。
【図１２Ａ】図１１Ａの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１２Ｂ】図１１Ｂの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１２Ｃ】図１１Ｃの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１２Ｄ】図１１Ｄの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１２Ｅ】図１１Ｅの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１２Ｆ】図１１Ｆの１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現され得ることを示す図である。
【図１３】たとえば、スイッチ回路がオンである場合に挿入損失を低減させるかまたは最小限にするよう構成可能であり、かつ、スイッチ回路がオフである場合にＤＣ短絡または一定のＤＣ電圧をボディに与えるように構成可能であるＬＣ回路を含むボディバイアス回路を有するＲＦスイッチ回路の第３の例を示す図である。
【図１４】図１３の１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現可能であることを示す図である。
【図１５】たとえばボディからの過剰電荷の分布の改善を促進するように、抵抗器と直列なダイオードを介してＦＥＴのボディとゲートとを結合するカップリング回路を有するＲＦスイッチ回路の第４の例を示す図である。
【図１６】図１５の１つ以上の特徴が複数のＦＥＴを有するスイッチアームにおいて実現可能であることを示す図である。
【図１７Ａ】たとえば、相互変調歪（ＩＭＤ：intermodulation distortion）性能を改善させるために、ＦＥＴのゲートおよびボディのいずれかまたは両方のために追加の抵抗を切換え可能な態様で設けることのできるＲＦスイッチ回路の第５の例の変形例を示す図である。
【図１７Ｂ】たとえば相互変調歪（ＩＭＤ）性能を改善させるために、ＦＥＴのゲートおよびボディのいずれかまたは両方のために追加の抵抗を切換え可能な態様で設けることのできるＲＦスイッチ回路の第５の例の変形例を示す図である。
【図１８Ａ】複数のＦＥＴを有するスイッチアームにおいて図１７Ａの１つ以上の特徴が実現可能であることを示す図である。
【図１８Ｂ】複数のＦＥＴを有するスイッチアームにおいて図１７Ｂの１つ以上の特徴が実現可能であることを示す図である。
【図１９】たとえば相互変調歪（ＩＭＤ）性能を改善させるために、抵抗器と直列なキャパシタを介してＦＥＴのボディとゲートとを結合するカップリング回路を有するＲＦスイッチ回路の第６の例を示す図である。
【図２０】複数のＦＥＴを有するスイッチアームにおいて図１９の１つ以上の特徴が実現可能であることを示す図である。
【図２１】たとえば、スイッチ回路がオンである場合に挿入損失を最小限にするかまたは低減させ、かつ、ＦＥＴのボディおよびゲートの両方にＤＣ電圧を供給して寄生接合ダイオードがオンにされるのを防ぐかまたは抑制するために、ＦＥＴのボディが切換え可能な態様でゲートに抵抗結合されているＲＦスイッチ回路の第７の例を示す図である。
【図２２】複数のＦＥＴを有するスイッチアームにおいて図２１の１つ以上の特徴が実現可能であることを示す図である。
【図２３Ａ】たとえばＩＭＤ３およびＩＭＤ２を含む、高調波管理の改善を促進するために、キャパシタによってまたはキャパシタとダイオードとの並列な組合わせによって結合可能なボディおよびゲートを有するＦＥＴを備えたＲＦスイッチ回路の第８の例の変形例を示す図である。
【図２３Ｂ】たとえばＩＭＤ３およびＩＭＤ２を含む、高調波管理の改善を促進するために、キャパシタによってまたはキャパシタとダイオードとの並列な組合わせによって結合可能なボディおよびゲートを有するＦＥＴを備えたＲＦスイッチ回路の第８の例の変形例を示す図である。
【図２４Ａ】複数のＦＥＴを有するスイッチアームにおいて図２３Ａの１つ以上の特徴が実現可能であることを示す図である。
【図２４Ｂ】複数のＦＥＴを有するスイッチアームにおいて図２３Ｂの１つ以上の特徴が実現可能であることを示す図である。
【図２５Ａ】図２３および図２４の構成によって提供することができる改善された性能の例を示す図である。
【図２５Ｂ】図２３および図２４の構成によって提供することができる改善された性能の例を示す図である。
【図２５Ｃ】図２３および図２４の構成によって提供することができる改善された性能の例を示す図である。
【図２５Ｄ】図２３および図２４の構成によって提供することができる改善された性能の例を示す図である。
【図２６】たとえば、スイッチがオンである場合に挿入損失を最小限にするかまたは低減させ、かつ、大きな電圧振幅に関連付けられる歪みを低減させるために、ＦＥＴのボディとゲートとの間を切換え可能に結合するＲＦスイッチ回路の第９の例を示す図である。
【図２７】複数のＦＥＴを有するスイッチアームにおいて図２６の１つ以上の特徴が実現可能であることを示す図である。
【図２８】たとえば、各ＦＥＴにわたる電圧分布を改善させるために電圧補償することのできるゲートを有するＦＥＴを備えたＲＦスイッチ回路の第１０の例の変形例を示す図である。
【図２９】たとえば、各ＦＥＴにわたる電圧分布を改善させるために電圧補償することのできるゲートを有するＦＥＴを備えたＲＦスイッチ回路の第１０の例の変形例を示す図である。
【図３０】たとえば、各ＦＥＴにわたる電圧分布を改善させるために電圧補償することのできるゲートを有するＦＥＴを備えたＲＦスイッチ回路の第１０の例の変形例を示す図である。
【図３１】図２８〜図３０のゲート補償特徴で達成することができる性能向上の例を示す図である。
【図３２】たとえば、低周波ブロッカが基本周波数と混合することを阻止するために、ＲＦスイッチング構成が１つ以上のキャパシタを含み得る第１１の例を示す図である。
【図３３】図３２のスイッチング構成が送信モードである場合の例を示す図である。
【図３４】電圧分布等化回路を有するスイッチング回路を含むスイッチングデバイスであって、第１の状態であるときに高周波（ＲＦ）信号などの信号が第１のポートと第２のポートとの間を通過することを可能にするように構成されているスイッチングデバイスを概略的に示す図である。
【図３５】直列に接続されて入力端と出力端との間にＲＦ信号経路を規定する５つのＦＥＴを含むスイッチング回路を示す図である。
【図３６】直列に接続されて入力端および出力端を規定する５つのＦＥＴを含み、ボディノード電圧補償技術の実現例を含むスイッチング回路を示す図である。
【図３７】ボディノード電圧補償技術の実施形態を含むスイッチング回路のＦＥＴにわたる電圧振幅性能と、この技術を含まないスイッチング回路の電圧振幅性能との比較を示すグラフである。
【図３８】直列に接続されて入力端と出力端との間にＲＦ信号経路を規定する５つのＦＥＴを含み、ボディノード電圧補償技術の実現例を含むスイッチング回路を示す図である。
【図３９】直列に接続されて入力端と出力端との間にＲＦ信号経路を規定する５つのＦＥＴを含み、ボディノード電圧補償技術の実現例を含むスイッチング回路を示す図である。
【図４０】直列に接続されて入力端と出力端との間にＲＦ信号経路を規定する２つのＦＥＴを含み、ボディノード電圧補償技術の実現例を含む例示的なスイッチング回路を示す図である。
【図４１】この明細書中に記載される１つ以上の特徴を有するスイッチング回路を作製するために適用することができるプロセスを示す図である。
【図４２】図１０のプロセスのより具体的な例として適用することができるプロセスを示す図である。
【図４３Ａ】図９〜図４２の例示的な構成にバイアスをかけるための、例示的な構成を結合するためのおよび／または例示的な構成を容易にするためのさまざまなコンポーネントが如何に実現可能であるかについての例を示す図である。
【図４３Ｂ】図９〜図４２の例示的な構成にバイアスをかけるための、例示的な構成を結合するためのおよび／または例示的な構成を容易にするためのさまざまなコンポーネントが如何に実現可能であるかについての例を示す図である。
【図４３Ｃ】図９〜図４２の例示的な構成にバイアスをかけるための、例示的な構成を結合するためのおよび／または例示的な構成を容易にするためのさまざまなコンポーネントが如何に実現可能であるかについての例を示す図である。
【図４３Ｄ】図９〜図４２の例示的な構成にバイアスをかけるための、例示的な構成を結合するためのおよび／または例示的な構成を容易にするためのさまざまなコンポーネントが如何に実現可能であるかについての例を示す図である。
【図４４Ａ】この明細書中に記載される１つ以上の特徴を含み得るパッケージモジュールの例を示す図である。
【図４４Ｂ】この明細書中に記載される１つ以上の特徴を含み得るパッケージモジュールの例を示す図である。
【図４５】いくつかの実施形態において、本開示の１つ以上の特徴が、マルチバンド・マルチモードワイヤレス動作を促進するように構成された単極多投（ＳＰＭＴ：single-pole-multi-throw）スイッチなどのスイッチデバイスにおいて実現可能であることを示す図である。
【図４６】この明細書中に記載される１つ以上の特徴を含み得るワイヤレスデバイスの例を示す図である。
【図４７】いくつかの実現例において、所与の例示的な構成に関連付けられる１つ以上の特徴が別の例示的な構成に関連付けられる１つ以上の特徴と組合わせ可能であることを示す図である。
【発明を実施するための形態】
【００１５】
詳細な説明
この明細書中に設けられる標題は、単に便宜的なものに過ぎす、主張される発明の範囲または意味に必ずしも影響を与えるものではない。
【００１６】
スイッチングデバイスの例示的なコンポーネント：
図１は、１つ以上の極１０２と１つ以上の投１０４との間で１つ以上の信号を切換えるように構成された高周波（ＲＦ）スイッチ１００を概略的に示す。いくつかの実施形態においては、このようなスイッチは、シリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴなどの１つ以上の電界効果トランジスタ（ＦＥＴ）に基づき得る。特定の極が特定の投に接続されると、このような経路は、一般に、閉じられるかまたはオン状態になると称されている。極と投との間の所与の経路が接続されていない場合、このような経路は、一般に、開かれるかまたはオフ状態になると称されている。
【００１７】
図２は、いくつかの実現例において、図１のＲＦスイッチ１００がＲＦコア１１０およびエネルギ管理（ＥＭ）コア１１２を含み得ることを示す。ＲＦコア１１０は、第１のポートと第２のポートとの間にＲＦ信号をルーティングするように構成することができる。図２に示される例示的な単極双投（ＳＰＤＴ）構成においては、このような第１のポートおよび第２のポートは、極１０２ａおよび第１の投１０４ａ、または極１０２ａおよび第２の投１０４ｂを含み得る。
【００１８】
いくつかの実施形態においては、ＥＭコア１１２は、たとえば、ＲＦコアに電圧制御信号を供給するように構成することができる。ＥＭコア１１２はさらに、ＲＦスイッチ１００に対して論理復号および／または電源調整機能を与えるように構成することができる。
【００１９】
いくつかの実施形態においては、ＲＦコア１１０は、スイッチ１００の１つ以上の入力と１つ以上の出力との間をＲＦ信号が通過することを可能にするように１つ以上の極および１つ以上の投を含み得る。たとえば、ＲＦコア１１０は、図２に示されるように単極双投（ＳＰＤＴまたはＳＰ２Ｔ）構成を含んでもよい。
【００２０】
例示的なＳＰＤＴの文脈においては、図３は、ＲＦコア１１０のより詳細な例示的構成を示す。ＲＦコア１１０は、第１のトランジスタ１２０ａおよび第２のトランジスタ１２０ｂ（たとえばＦＥＴ）を介して第１の投ノード１０４ａおよび第２の投ノード１０４ｂに結合された単極１０２ａを含むように図示されている。第１の投ノード１０４ａは、ノード１０４ａに分路機能を与えるためにＦＥＴ  １２２ａを介してＲＦ接地に結合されるように図示されている。同様に、第２の投ノード１０４ｂは、ノード１０４ｂに分路機能を与えるためにＦＥＴ  １２２ｂを介してＲＦ接地に結合されるように図示されている。
【００２１】
例示的な動作では、ＲＦコア１１０が、極１０２ａと第１の投１０４ａとの間にＲＦ信号を通過させている状態である場合、極１０２ａと第１の投ノード１０４ａとの間のＦＥＴ  １２０ａはオン状態になり得、極１０２ａと第２の投ノード１０４ｂとの間のＦＥＴ  １２０ｂはオフ状態になり得る。シャントＦＥＴ  １２２ａおよび１２２ｂに関して、シャントＦＥＴ  １２２ａは、ＲＦ信号が極１０２ａから第１の投ノード１０４ａにまで移動したときに接地へと分路されなくなるように、オフ状態になり得る。第２の投ノード１０４ｂに関連付けられるシャントＦＥＴ  １２２ｂは、極と第１の投との間の動作（pole-to-first-throw operation）に対する不所望な干渉作用を低減させるために、第２の投ノード１０４ｂを通ってＲＦコア１１０に到達するＲＦ信号または雑音がいずれも接地へと分路されるように、オン状態になり得る。
【００２２】
上述の例は単極双投構成の文脈において説明されているが、ＲＦコアを他の極数および投数で構成できることが理解されるだろう。たとえば、２つ以上の極があってもよく、投の数は、例示的な数である２未満であってもよく、または２よりも大きくてもよい。
【００２３】
図３の例においては、極１０２ａと２つの投ノード１０４ａおよび１０４ｂとの間のトランジスタはシングルトランジスタとして示されている。いくつかの実現例においては、極と投との間のこのようなスイッチング機能は、スイッチアームセグメントによって提供することができる。スイッチアームセグメントの各々は、ＦＥＴなどの複数のトランジスタを含む。
【００２４】
このようなスイッチアームセグメントを有するＲＦコアの例示的なＲＦコア構成１３０を図４に示す。この例においては、極１０２ａおよび第１の投ノード１０４ａは、第１のスイッチアームセグメント１４０ａを介して結合されるように図示されている。同様に、極１０２ａおよび第２の投ノード１０４ｂは、第２のスイッチアームセグメント１４０ｂを介して結合されるように図示されている。第１の投ノード１０４ａは、第１のシャントアームセグメント１４２ａを介してＲＦ接地にまで分路され得るように図示されている。同様に、第２の投ノード１０４ｂは、第２のシャントアームセグメント１４２ｂを介してＲＦ接地にまで分路され得るように図示されている。
【００２５】
例示的な動作では、ＲＦコア１３０が、極１０２ａと第１の投ノード１０４ａとの間にＲＦ信号を通過させている状態である場合、第１のスイッチアームセグメント１４０ａにおけるＦＥＴはすべてオン状態になり得、第２スイッチアームセグメント１０４ｂにおけるＦＥＴはすべてオフ状態になり得る。第１の投ノード１０４ａのための第１のシャントアーム１４２ａは、ＲＦ信号が、極１０２ａから第１の投ノード１０４ａにまで移動したときに接地へと分路されないように、そのＦＥＴがすべてオフ状態になり得る。第２の投ノード１０４ｂに関連付けられる第２のシャントアーム１４２ｂにおけるＦＥＴはすべてオン状態になり得る。このため、第２の投ノード１０４ｂを通ってＲＦコア１３０に到達するＲＦ信号または雑音はいずれも接地へと分路されて、極と第１の投との間の動作に対する不所望な干渉作用を低減させることとなる。
【００２６】
また、ＳＰ２Ｔ構成の文脈において記載されていたが、他の極数および投数を有するＲＦコアも実現可能であることが理解されるだろう。
【００２７】
いくつかの実現例においては、スイッチアームセグメント（たとえば１４０ａ、１４０ｂ、１４２ａ、１４２ｂ）はＦＥＴなどの１つ以上の半導体トランジスタを含み得る。いくつかの実施形態においては、ＦＥＴは、第１の状態または第２の状態になり得るものであってもよく、ゲート、ドレイン、ソースおよびボディ（基板と称されることもある）を含み得る。いくつかの実施形態においては、ＦＥＴは金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal-oxide-semiconductor field effect transistor）を含み得る。いくつかの実施形態においては、１つ以上のＦＥＴは直列に接続されて第１の端部および第２の端部を形成することができる。このため、ＦＥＴが第１の状態（たとえばオン状態）である場合に第１の端部と第２の端部との間にＲＦ信号をルーティングすることができるようになる。
【００２８】
本開示の少なくともいくつかは、スイッチング機能を望ましい態様で提供するためにＦＥＴまたはＦＥＴの群をどのように制御するかに関する。図５は、いくつかの実現例において、ＦＥＴ  １２０の１つ以上の部分にバイアスをかけるようにおよび／または１つ以上の部分を結合するように構成された回路１５０によってＦＥＴ  １２０のこのような制御が促進され得ることを概略的に示す。いくつかの実施形態においては、このような回路１５０は、ＦＥＴ  １２０のゲートにバイアスをかけるおよび／もしくはＦＥＴ  １２０のゲートを結合するように構成され、ＦＥＴ  １２０のボディにバイアスをかけるおよび／もしくはＦＥＴ  １２０のボディを結合するように構成され、ならびに／または、ＦＥＴ  １２０のソース／ドレインを結合するように構成された１つ以上の回路を含み得る。
【００２９】
１つ以上のＦＥＴのうちさまざまな部分に対するこのようにバイアスかけおよび／または結合を如何に行うかについての概略的な例を図６を参照して説明する。図６においては、ノード１４４とノード１４６との間の（たとえば、図４の例における例示的なスイッチアームセグメント１４０ａ、１４０ｂ、１４２ａ、１４２ｂのうちの１つであり得る）スイッチアームセグメント１４０は複数のＦＥＴ  １２０を含むように図示されている。このようなＦＥＴの動作は、ゲートバイアス／カップリング回路１５０ａおよびボディバイアス／カップリング回路１５０ｃおよび／またはソース／ドレインカップリング回路１５０ｂによって、制御および／または促進され得る。
【００３０】
ゲートバイアス／カップリング回路
図６に示される例においては、ＦＥＴ  １２０の各々のゲートは、ゲートバイアス信号を受信するために、および／または、ＦＥＴ  １２０の別の部分もしくはスイッチアーム１４０にゲートを結合するために、ゲートバイアス／カップリング回路１５０ａに接続することができる。いくつかの実現例においては、ゲートバイアス／カップリング回路１５０ａの設計または特徴はスイッチアーム１４０の性能を改善させることができる。性能についてのこのような改善は、デバイスの挿入損失、絶縁性能、電力処理能力および／またはスイッチングデバイスの直線性を含み得るが、これらに限定されない。
【００３１】
ボディバイアス／カップリング回路
図６に図示のとおり、各々のＦＥＴ  １２０のボディは、ボディバイアス信号を受信するために、および／または、ＦＥＴ  １２０の別の部分もしくはスイッチアーム１４０にボディを結合するために、ボディバイアス／カップリング回路１５０ｃに接続することができる。いくつかの実現例においては、ボディバイアス／カップリング回路１５０ｃの設計または特徴は、スイッチアーム１４０の性能を改善させることができる。性能についてのこのような改善は、デバイスの挿入損失、絶縁性能、電力処理能力および／またはスイッチングデバイスの直線性を含み得るがこれらに限定されない。
【００３２】
ソース／ドレインカップリング回路
図６に図示のとおり、各々のＦＥＴ  １２０のソース／ドレインをカップリング回路１５０ｂに接続して、ＦＥＴ  １２０の別の部分またはスイッチアーム１４０にソース／ドレインを結合することができる。いくつかの実現例においては、カップリング回路１５０ｂの設計または特徴によりスイッチアーム１４０の性能を改善させることができる。性能についてのこのような改善は、デバイスの挿入損失、絶縁性能、電力処理能力および／またはスイッチングデバイスの直線性を含み得るが、これらに限定されない。
【００３３】
スイッチング性能パラメータの例：
挿入損失
スイッチングデバイスの性能パラメータは、挿入損失の基準を含み得る。スイッチングデバイスの挿入損失は、ＲＦスイッチングデバイスを介してルーティングされるＲＦ信号の減衰の基準になり得る。たとえば、スイッチングデバイスの出力ポートにおけるＲＦ信号の大きさは、スイッチングデバイスの入力ポートにおけるＲＦ信号の大きさよりも小さくてもよい。いくつかの実施形態においては、スイッチングデバイスは、スイッチングデバイス挿入損失増加の一因となる寄生容量、インダクタンス、抵抗またはコンダクタンスをデバイスにもたらすデバイスコンポーネントを含む可能性がある。いくつかの実施形態においては、スイッチングデバイスの挿入損失は、スイッチングデバイスの出力ポートにおけるＲＦ信号の電力または電圧に対する入力ポートにおけるＲＦ信号の電力または電圧の比として測定することができる。ＲＦ信号送信の改善を可能にするには、スイッチングデバイスの挿入損失を低減させることが望ましいだろう。
【００３４】
絶縁
スイッチングデバイス性能パラメータは、絶縁の基準も含み得る。スイッチングデバイス絶縁は、ＲＦスイッチングデバイスの入力ポートと出力ポートとの間のＲＦ絶縁の基準になり得る。いくつかの実施形態においては、これは、スイッチングデバイスの入力ポートと出力ポートとが電気的に絶縁状態である間の、たとえば、スイッチングデバイスがオフ状態である間の、スイッチングデバイスのＲＦ絶縁の基準になり得る。スイッチングデバイスの絶縁性が高まると、ＲＦ信号インテグリティを改善させることができる。いくつかの実施形態においては、絶縁性が高まるとワイヤレス通信デバイスの性能を改善させることができる。
【００３５】
相互変調歪
スイッチングデバイス性能パラメータはさらに、相互変調歪（ＩＭＤ）性能の基準を含み得る。相互変調歪（ＩＭＤ）はＲＦスイッチングデバイスにおける非線形性の基準になり得る。
【００３６】
ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。たとえば、２つの信号が周波数空間において互いに比較的近い基本周波数ｆ１およびｆ２（ｆ２＞ｆ１）を有すると仮定する。このような信号を混合することにより、結果として、２つの信号の基本周波数と高調波周波数とのさまざまな積に対応する周波数で周波数スペクトルがピークになる可能性がある。たとえば、二次相互変調歪（ＩＭＤ２とも称する）は、典型的には、周波数ｆ１＋ｆ２、ｆ２−ｆ１、２ｆ１および２ｆ２を含むものと見なされる。三次ＩＭＤ（ＩＭＤ３と称される）は、典型的には、２ｆ１＋ｆ２、２ｆ１−ｆ２、ｆ１＋２ｆ２、ｆ１−２ｆ２を含むものと見なされる。より高次の積は同様の態様で形成することができる。
【００３７】
概して、ＩＭＤ次数が大きくなると、電力レベルが低下する。したがって、二次数および三次数は、特に問題となる不所望な作用をもたらす可能性がある。四次数および五次数などの高次数も、いくつかの状況において問題となる可能性がある。
【００３８】
いくつかのＲＦ応用例においては、ＲＦシステム内における干渉に対する感受性を低下させることが望ましいかもしれない。ＲＦシステムにおける非線形性は、結果として、システムにスプリアス信号の投入をもたらす可能性がある。ＲＦシステムにおけるスプリアス信号は、結果として、システム内に干渉をもたらし、ＲＦ信号によって送信される情報の品質低下をもたらす可能性がある。非線形性が高いＲＦシステムは、干渉に対して高い感受性を示し得る。システムコンポーネント、たとえば例示的なスイッチングデバイス、の非線形性は、ＲＦシステムにスプリアス信号が投入される一因となり、これにより、全体的なＲＦシステム線形性およびＩＭＤ性能の低下をもたらす可能性がある。
【００３９】
いくつかの実施形態においては、ＲＦスイッチングデバイスは、ワイヤレス通信システムを含むＲＦシステムの一部として実現することができる。システムのＩＭＤ性能は、ＲＦスイッチングデバイスの線形性などのシステムコンポーネントの線形性を高めることによって改善させることができる。いくつかの実施形態においては、ワイヤレス通信システムはマルチバンドおよび／またはマルチモード環境において動作させることができる。相互変調歪（ＩＭＤ）性能の改善は、マルチバンドおよび／またはマルチモード環境において動作するワイヤレス通信システムにおいて望ましいものとなり得る。いくつかの実施形態においては、スイッチングデバイスＩＭＤの性能を改善させることにより、マルチモードおよび／またはマルチバンド環境において動作するワイヤレス通信システムのＩＭＤ性能を改善させることができる。
【００４０】
改善されたスイッチングデバイスＩＭＤの性能は、さまざまなワイヤレス通信規格で動作するワイヤレス通信デバイスにとって、たとえばＬＴＥ通信規格で動作するワイヤレス通信デバイスにとって望ましいものであり得る。いくつかのＲＦ応用例においては、データおよび音声通信の同時伝送を可能にするワイヤレス通信デバイスにおいて動作するスイッチングデバイスの線形性を改善することが所望され得る。たとえば、スイッチングデバイスにおけるＩＭＤ性能の改善は、ＬＴＥ通信規格で動作して音声およびデータ通信の同時伝送（たとえばＳＶＬＴＥ）を実行するワイヤレス通信デバイスにとって望ましいものとなり得る。
【００４１】
高電力処理能力
いくつかのＲＦ応用例においては、他のデバイス性能パラメータの低下を抑制しつつ高電力下でＲＦスイッチングデバイスを動作させることが所望され得る。いくつかの実施形態においては、相互変調歪、挿入損失および／または絶縁性能を改善させた状態で高電力下でＲＦスイッチングデバイスを動作させることが所望され得る。
【００４２】
いくつかの実施形態においては、トランジスタの数は、スイッチングデバイスのスイッチアームセグメントにおいて増やすことができ、これにより、スイッチングデバイスの電力処理能力の改善を可能にし得る。たとえば、高電力下でのデバイス性能の改善を可能にするために、スイッチアームセグメントが含み得るＦＥＴの数を増やして直列に接続してもよく、すなわちＦＥＴスタックを高くしてもよい。しかしながら、いくつかの実施形態においては、ＦＥＴスタックを高くすると、スイッチングデバイスの挿入損失性能が低下する可能性がある。
【００４３】
ＦＥＴ構造および作製プロセス技術の例：
スイッチングデバイスは、オンダイ（on-die）、オフダイ（off-die）またはそれらのいくつかの組合せで実現することができる。スイッチングデバイスはまたさまざまな技術を用いて作製することができる。いくつかの実施形態においては、ＲＦスイッチングデバイスはシリコンまたはシリコン・オン・インシュレータ（ＳＯＩ）技術で作製することができる。
【００４４】
この明細書中に記載されるように、ＲＦスイッチングデバイスはシリコン・オン・インシュレータ（ＳＯＩ）技術を用いて実現することができる。いくつかの実施形態においては、ＳＯＩ技術は、シリコンデバイス層の下に埋込み酸化物層などの電気絶縁材料からなる埋込み層を有する半導体基板を含み得る。たとえば、ＳＯＩ基板はシリコン層の下に埋込まれた酸化物層を含んでもよい。当該技術において公知の他の絶縁材料を用いることもできる。
【００４５】
ＲＦスイッチングデバイスなどのＲＦ応用例をＳＯＩ技術を用いて実現すると、スイッチングデバイスの性能を改善させることができる。いくつかの実施形態においては、ＳＯＩ技術は電力消費の低減を可能にし得る。電力消費の低減は、ワイヤレス通信デバイスに関連するものを含めて、ＲＦ応用例においては望ましいものとなり得る。ＳＯＩ技術は、トランジスタの寄生容量の低下およびシリコン基板に対する相互接続金属化により、デバイス回路類の電力消費を低減させることができる。埋込み酸化物層が存在しているため、接合容量を低下させるかまたは高抵抗基板の使用を減らすことができ、基板に関連するＲＦ損失を低減させることができる。電気的に絶縁されたＳＯＩトランジスタは、積層を容易にし、チップサイズの縮小に寄与し得る。
【００４６】
いくつかのＳＯＩ  ＦＥＴ構成においては、各々のトランジスタはフィンガベースのデバイスとして構成することができる。この構成においては、ソースおよびドレインが（平面視で）長方形に形作られ、ソースとドレインとの間においてゲート構造が長方形の指状に延在している。図７Ａおよび図７Ｂは、それぞれ、ＳＯＩ上で実現された例示的なフィンガベースのＦＥＴデバイスの平面断面図および側断面図を示す。図示のとおり、この明細書中に記載されるＦＥＴデバイスは、ｐ型ＦＥＴまたはｎ型ＦＥＴを含み得る。このため、いくつかのＦＥＴデバイスはこの明細書中においてはｐ型デバイスとして記載されているが、このようなｐ型デバイスに関連付けられるさまざまな概念がｎ型デバイスにも適用され得ることが理解されるだろう。
【００４７】
図７Ａおよび図７Ｂに図示のとおり、ｐＭＯＳＦＥＴは、半導体基板上に形成された絶縁体層を含み得る。絶縁体層は二酸化ケイ素またはサファイアなどの材料から形成することができる。ｎウェルは、露光面が概して長方形領域を規定するように絶縁体に形成されるように図示されている。ソース（Ｓ）およびドレイン（Ｄ）は、概して長方形を規定する露光面を有するｐドープ領域として図示されている。図示のとおり、Ｓ／Ｄ領域は、ソースおよびドレインの機能が逆になるように構成することができる。
【００４８】
図７Ａおよび図７Ｂはさらに、ゲート（Ｇ）がソースとドレインとの間に位置決めされるようにｎウェル上に形成可能であることを示す。ソースおよびドレインとともに延在する長方形状を有する例示的なゲートが図示される。また、ｎ型ボディコンタクトが示される。長方形のウェル領域、ソース領域およびドレイン領域、ならびにボディコンタクトはいくつかの公知の技術によって形成することができる。いくつかの実施形態においては、ソース領域およびドレイン領域は、それぞれの上部絶縁体層の端部に隣接して形成することができ、ボディと、ボディの反対側にあるソース／ドレイン領域との間の接合は、実質的に埋込み絶縁体層の上部にまで延在し得る。このような構成により、たとえば、ソース／ドレイン接合容量を低減させることができる。このような構成のためのボディコンタクトを形成するために、たとえば、絶縁されたＰ＋領域がＰウェルと接触することを可能にするような側に付加的なゲート領域が設けられてもよい。
【００４９】
図８Ａおよび図８Ｂは、それぞれ、ＳＯＩ上で実現されるマルチフィンガＦＥＴデバイスの例の平面断面図および側断面図を示す。長方形のｎウェル、長方形のｐドープ領域、長方形のゲート、およびｎ型ボディコンタクトは、図７Ａおよび図７Ｂを参照して説明されるものと同様の態様で形成することができる。
【００５０】
図８Ａおよび図８Ｂの例示的なマルチフィンガＦＥＴデバイスは、１つのＦＥＴのドレインがその隣接するＦＥＴのソースとして作用するように動作させることができる。このため、マルチフィンガＦＥＴデバイスは全体として分圧機能を提供することができる。たとえば、ＲＦ信号は、最も外側のｐドープ領域（たとえば左端のｐドープ領域）のうちの１つに供給することができ、信号がＦＥＴの列を通過すると、信号の電圧をＦＥＴ間で分割することができる。このような例においては、最も右側のｐドープ領域は、マルチフィンガＦＥＴデバイスの全体的なドレインとして作用し得る。
【００５１】
いくつかの実現例においては、複数の上述のマルチフィンガＦＥＴデバイスは、たとえば、分圧機能をさらに促進するために、スイッチとして直列に接続することができる。いくつかのこのようなマルチフィンガＦＥＴデバイスは、たとえばスイッチの電力処理要件に基づいて選択することができる。
【００５２】
改善された性能のためのバイアスおよび／またはカップリング構成の例：
１つ以上の性能改善例をもたらすためにＦＥＴベースのスイッチ回路に如何にバイアスがかけられるかおよび／またはＦＥＴベースのスイッチ回路が如何に結合されるかについてのさまざまな例をこの明細書中に記載する。いくつかの実施形態においては、このようなバイアシング／カップリング構成は、ＳＯＩ  ＦＥＴベースのスイッチ回路において実現することができる。例示的なバイアシング／カップリング構成のうちのいくつかを組合わせて、個々の構成には利用できないかもしれない所望の特徴の組合せをもたらし得ることが理解されるだろう。ＲＦスイッチング応用例の文脈において記載してきたが、この明細書中に記載される１つ以上の特徴もＳＯＩ  ＦＥＴなどのＦＥＴを利用する他の回路およびデバイスに適用可能であることも理解されるだろう。
【００５３】
例１の説明
いくつかの高周波（ＲＦ）応用例においては、ＩＭＤ３およびＩＭＤ２などの相互変調歪（ＩＭＤ）の管理に加えて高い線形性を有するスイッチを利用することが望ましい。このようなスイッチ関連の性能特徴は、携帯端末のシステムレベル性能に有意に寄与し得る。シリコン・オン・オキサイド（ＳＯＩ：silicon-on-oxide）スイッチの文脈においては、（基板寄生成分とも称されることのある）基板カップリングなどのファクタおよびＳＯＩプロセスによって、達成可能な性能が制限されてしまう可能性がある。
【００５４】
ＳＯＩスイッチの性能のこのような制限は、容量性ガードリングなどの広範な基板クロストーク低減技術によって、および／または、トラップリッチもしくはディープトレンチ絶縁技術によって対処することができる。このような技術は、典型的には、費用がかかり、比較的広い面積を必要とし、追加のプロセスステップを必要とする等の不所望な特徴を伴ってきた。また、このような技術がもたらし得る望ましい作用は絶縁特徴に限定されてしまう。
【００５５】
いくつかの実現例においては、ＳＯＩスイッチの性能は、基板寄生成分および／またはプロセス変数に関連付けられる上述の影響をなくすかまたは低減させることによって改善させることができる。一例として、図９は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有するスイッチ回路２００を示す。ＦＥＴ  １２０のゲート端子が、ゲートバイアス回路によって供給されるバイアス電圧Ｖｇによってバイアスがかけられるように図示されており、ＦＥＴ  １２０のボディ端子が、ボディバイアス回路によって供給されるバイアス電圧Ｖｓｂ１によってバイアスがかけられるように図示されている。いくつかの実施形態においては、ボディ端子はソース端子に接続することができ、このため、両方の端子にはバイアス電圧Ｖｓｂ１が供給されることとなる。
【００５６】
いくつかの実施形態においては、ＦＥＴ  １２０のソース端子は非線形キャパシタ２０２に接続することができる。ＦＥＴ  １２０がＭＯＳＦＥＴデバイスである実施形態においては、キャパシタ２０２は、１つ以上の所望の容量値を与えるように構成されたＭＯＳＦＥＴキャパシタであってもよい。ＭＯＳキャパシタ２０２は、ＭＯＳＦＥＴ  １２０によってもたらされる非線形効果を相殺するかまたは低減させるために１つ以上の高調波を生成するように構成することができる。ＭＯＳキャップ２０２は、Ｖｓｂ２によってバイアスがかけられるように図示されている。いくつかの実施形態においては、Ｖｓｂ１およびＶｓｂ２のいずれかまたは両方は、非線形性を所望のレベルにまで相殺するように調整することができる。ＦＥＴ  １２０のソース側の文脈において説明してきたが、ＭＯＳキャップ２０２をＦＥＴのドレイン側にも実現できることが理解されるだろう。
【００５７】
図１０は、図９を参照して説明された複数のスイッチ回路２００を有するスイッチアーム２１０を示す。この例においては、Ｎ個のこのようなスイッチ回路が、端子１４４と端子１４６との間にスイッチング機能をもたらすように積層して直列に接続されるように図示されている。いくつかの実施形態においては、このように積重ねられたＦＥＴの数（Ｎ）は端子１４４と端子１４６との間で転送される電力に基づいて選択することができる。たとえば、Ｎはより高い電力を必要とする状況ではより大きくなり得る。
【００５８】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって供給することができる。このような共通ゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。同様に、複数のＦＥＴ  １２０のためのボディバイアス電圧（Ｖｓｂ１）は実質的に同じであってもよく、共通のボディバイアス回路によって与えることができる。同様に、複数のＭＯＳキャパシタ２０２のためのボディバイアス電圧（Ｖｓｂ２）は実質的に同じであってもよく、共通のボディバイアス回路（図示せず）によって与えることができる。いくつかの実現例においては、ＦＥＴ  １２０のボディおよび／またはＭＯＳキャパシタ２０２のうちのいくつかまたはすべてに対して別個にバイアスをかけることができる。このような構成は、いくつかの状況においては、動作周波数に応じて有用になり得る。
【００５９】
いくつかの実現例においては、図９および図１０を参照して説明された上述の例示的な構成により、１つ以上のＳＯＩ  ＦＥＴベースのＲＦスイッチに関連付けられる非線形効果の実質的な相殺または実質的に完全な相殺を可能にすることができる。いくつかの実施形態においては、このような構成は、領域の追加が最小限ですむように、または比較的わずかな領域を追加するだけで済むように、実現することできる。
【００６０】
例１の概要
いくつかの実現例に従うと、例１は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々はそれぞれのソースおよびドレインを有する。スイッチはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに接続された補償回路を含む。補償回路は、少なくとも１つのＦＥＴによってもたらされる非線形効果を補償するように構成される。
【００６１】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、補償回路は非線形キャパシタを含み得る。非線形キャパシタは、金属酸化膜半導体（ＭＯＳ）キャパシタを含み得る。ＭＯＳキャパシタは、ＦＥＴによってもたらされる非線形効果を実質的に相殺するために１つ以上の高調波を生成するように構成することができる。ＭＯＳキャパシタはＦＥＴ構造を含み得る。ＭＯＳキャパシタによって生成される１つ以上の高調波は、ＭＯＳキャパシタのＦＥＴ構造に与えられるボディバイアス信号によって少なくとも部分的に制御することができる。
【００６２】
いくつかの実施形態においては、非線形キャパシタは、ＦＥＴのソースに接続することができる。
【００６３】
いくつかの実施形態においては、スイッチはさらに、ＦＥＴのゲートに接続されてＦＥＴのゲートにバイアス信号を供給するように構成されたゲートバイアス回路を含み得る。
【００６４】
いくつかの実施形態においては、スイッチはさらに、ＦＥＴのボディに接続されてＦＥＴのボディにバイアス信号を供給するように構成されたボディバイアス回路を含み得る。
【００６５】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成される。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択される。
【００６６】
いくつかの実現例においては、例１は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その少なくとも１つのＦＥＴの各々がオン状態またはオフ状態になるように制御するステップを含む。当該方法はさらに、少なくとも１つのＦＥＴのうち各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに別の非線形信号を印加することによって少なくとも１つのＦＥＴの非線形効果を補償するステップを含む。
【００６７】
いくつかの実現例に従うと、例１は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに接続された補償回路を含む。補償回路は、少なくとも１つのＦＥＴによってもたらされる非線形効果を補償するように構成される。
【００６８】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【００６９】
いくつかの実現例においては、例１は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含み、少なくとも１つのＦＥＴの各々は、それぞれのソースおよびそれぞれのドレインを有する。当該方法はさらに、半導体基板上に補償回路を形成するステップを含む。当該方法はさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに補償回路を接続することにより、補償回路が少なくとも１つのＦＥＴによってもたらされる非線形効果を補償することを可能にするステップを含む。
【００７０】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【００７１】
いくつかの実現例に従うと、例１は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらに、パッケージング基板上に実装された半導体ダイを含む。当該ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに接続された補償回路を含む。補償回路は、少なくとも１つのＦＥＴによってもたらされる非線形効果を補償するように構成される。
【００７２】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、補償回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、補償回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、補償回路は半導体ダイの外側の位置に配置することができる。
【００７３】
いくつかの実現例においては、例１は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されるパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのソースまたはそれぞれのドレインに接続された補償回路を含む。補償回路は、少なくとも１つのＦＥＴによってもたらされる非線形効果を補償するように構成される。
【００７４】
例２の説明
この明細書中に記載されるように、相互変調歪（ＩＭＤ）は、他の高周波（ＲＦ）信号からの積を混合することで所望の信号に加えられる不要な信号の基準となる可能性がある。このような歪みは、マルチモード・マルチバンド環境において特に顕著になる可能性がある。
【００７５】
ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。いくつかの実現例においては、このような干渉に対する感受性は、システムの線形性を改善させることによって抑制することができる。というのも、システムの線形性がどれだけのＩＭＤ（さらには干渉）が発生し得るかを管理できるからである。（ＲＦスイッチなどの）システムの構築ブロックの線形性を改善させることにより、干渉に対するシステムの全体的な感受性を低下させることができる。
【００７６】
ＲＦスイッチにおけるＩＭＤをより低下させたいという要望は、さまざまなワイヤレスシステム設計において重要な役割を果たし得る。スイッチにおけるＩＭＤを低下させるために無線産業界では多大な労力が果たされてきた。たとえば、ロング・ターム・エボリューション（ＬＴＥ：Long Term Evolution）システムは、低ＩＭＤのＲＦスイッチによりかなりの恩恵を受けることができる。より具体的な例として、ＬＴＥ上での同時音声／データ通信サービス（ＳＶＬＴＥ：simultaneous voice and data on LTE）のためのシステム設計は、極めて低レベルのＩＭＤを有するＲＦスイッチから有意に恩恵を受けることができる。
【００７７】
いくつかの実現例においては、ＦＥＴのゲート端子と、ソース端子およびドレイン端子のいずれかとを回路によって結合して、ＩＭＤ性能を向上させることができる。説明を目的として、このような回路がゲート端子とソース端子とを結合するものと想定する。しかしながら、当該回路がゲート端子とドレイン端子とを結合できることも理解されるだろう。
【００７８】
いくつかの実現例においては、ＦＥＴのボディ端子と、ソース端子およびドレイン端子のいずれかとを回路によって結合して、ＩＭＤ性能を向上させることができる。説明を目的として、このような回路がボディ端子とソース端子とを結合するものと想定する。しかしながら、当該回路がボディ端子とドレイン端子とを結合できることも理解されるだろう。
【００７９】
いくつかの実現例においては、ＦＥＴのゲート端子およびボディ端子の各々と、ソース端子およびドレイン端子のいずれかとは、ＩＭＤ性能を向上させるための回路によって結合することができる。説明を目的として、このような回路がゲート端子およびボディ端子の各々をソース端子に結合するものと想定する。しかしながら、ドレイン端子にもこのような結合がなされ得ることが理解されるだろう。
【００８０】
図１１Ａ〜図１１Ｆは、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路２２０を示す。ＦＥＴ  １２０のゲート端子は、ゲート抵抗器Ｒｇを介してバイアスがかけられるように図示されている。ゲート抵抗器Ｒｇは、ゲートを浮動させるように構成することができる。図１１Ａ、図１１Ｃおよび図１１Ｅは、抵抗性ボディ接続を備えた（ボディを浮動させるように構成可能なボディ抵抗器Ｒｂを備えた）構成を示し、図１１Ｂ、図１１Ｄおよび図１１Ｆは、ダイオード・ボディ接続を備えた（ダイオード２２６を備えた）構成を示す。
【００８１】
図１１Ａ〜図１１Ｆに示される例の各々においては、ゲート端子およびボディ端子のいずれかまたは両方は、抵抗器２２４と直列なキャパシタ２２２を有する１つ以上のカップリング回路によってソース端子と結合させることができる。図１１Ａ〜図１１Ｆを説明する目的で、カップリング回路をＲＣ回路と称する。
【００８２】
このような結合により、結合されたゲートおよび／またはボディから界面電荷を放出させることができる。界面電荷をこのように放出することにより、特に低周波ブロッカのためにＩＭＤ性能を改善させることができる。ＲＣ回路がゲートに結合されている構成の場合、ＲＣ回路によって低周波信号に高インピーダンスを与えることができ、これにより、低周波信号がゲートに漏れるのを防ぐかまたは抑制し得る。同様に、ＲＣ回路がボディに結合されている構成の場合、ＲＣ回路によって低周波信号に高インピーダンスを与えることができ、これにより、低周波信号がボディに漏れるのを防ぐかまたは抑制し得る。
【００８３】
図１１Ａは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のゲート端子とソース端子を結合しているスイッチ回路２２０を示す。この例においては、ゲートおよびボディの両方がそれぞれの抵抗器ＲｇおよびＲｂによって浮動させられる。
【００８４】
図１１Ｂは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のゲート端子とソース端子を結合しているスイッチ回路２２０を示す。この例においては、ゲートを抵抗器Ｒｇによって浮動させて、ダイオード・ボディ接続をもたらす。
【００８５】
図１１Ｃは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のボディ端子とソース端子を結合しているスイッチ回路２２０を示す。この例においては、ゲートおよびボディがともに、それぞれの抵抗器ＲｇおよびＲｂによって浮動させられる。
【００８６】
図１１Ｄは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のボディ端子とソース端子を結合しているスイッチ回路２２０を示す。この例においては、ゲートを抵抗器Ｒｇによって浮動させて、ダイオード・ボディ接続をもたらす。
【００８７】
図１１Ｅは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のボディ端子とソース端子を結合しているスイッチ回路２２０を示す。抵抗器２２４′（抵抗Ｒ′）と直列なキャパシタ２２２′（キャパシタンスＣ′）を有する別のＲＣ回路がＦＥＴ  １２０のゲート端子とソース端子を結合している。この例においては、ゲートおよびボディがともに、それぞれの抵抗器ＲｇおよびＲｂによって浮動させられる。
【００８８】
図１１Ｆは、抵抗器２２４（抵抗Ｒ）と直列なキャパシタ２２２（キャパシタンスＣ）を有するＲＣ回路がＳＯＩ  ＦＥＴ  １２０のボディ端子とソース端子を結合しているスイッチ回路２２０を示す。抵抗器２２４′（抵抗Ｒ′）と直列なキャパシタ２２２′（キャパシタンスＣ′）を有する別のＲＣ回路がＦＥＴ  １２０のゲート端子とソース端子を結合している。この例においては、ゲートを抵抗器Ｒｇによって浮動させて、ダイオード・ボディ接続をもたらす。
【００８９】
図１２Ａ〜図１２Ｆは、それぞれ、図１１Ａ〜図１１Ｆを参照して説明されたスイッチ回路２２０を有するスイッチアーム２３０を示す。例の各々においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。
【００９０】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに供給されるように図示されている。同様に、複数のＦＥＴ  １２０のためのボディバイアス電圧（Ｖｂ）は実質的に同じであってもよく、抵抗性ボディ接続を有する例のために共通のボディバイアス回路によって供給することができる。
【００９１】
いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに対して別々にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ゲートにこのように別々にバイアスをかけることは有利であり得る。同様に、いくつかの実施形態においては、ＦＥＴ  １２０のボディのうちのいくつかまたはすべてに対して別々にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ボディにこのように別々にバイアスをかけることは有利であり得る。
【００９２】
いくつかの実現例においては、この明細書中に記載されるように、図１１および図１２を参照して説明された上述の例示的な構成は、特に低周波ブロッカのためにＩＭＤ性能を改善させることができる。
【００９３】
例２の概要
いくつかの実現例においては、例２は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのソース、ドレイン、ゲートおよびボディを有する。ＲＦスイッチはさらに、第１の経路および第２の経路のうち少なくとも１つを有するカップリング回路を含み、第１の経路は、各ＦＥＴのそれぞれのソースまたはドレインと対応するゲートとの間にあり、第２の経路は、各ＦＥＴのそれぞれのソースまたはドレインと対応するボディとの間にある。カップリング回路は、結合されたゲートおよびボディのいずれかまたは両方から界面電荷を放出することを可能にするように構成される。
【００９４】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、カップリング回路は、第２の経路ではなく第１の経路を含み得る。カップリング回路は、抵抗器と直列なキャパシタを有するＲＣ回路を含み、これにより、ゲートからの放電を可能にし得る。いくつかの実施形態においては、カップリング回路は、第１の経路ではなく第２の経路を含み得る。カップリング回路は、抵抗器と直列なキャパシタを有するＲＣ回路を含み、これによりボディからの放電を可能にし得る。いくつかの実施形態においては、カップリング回路は、第１の経路および第２の経路をともに含み得る。カップリング回路は、第１のＲＣ回路および第２のＲＣ回路を含み得る。第１のＲＣ回路は、第１の抵抗器と直列な第１のキャパシタを有し、これにより、ゲートからの放電を可能にし得る。第２のＲＣ回路は、第２の抵抗器と直列な第２のキャパシタを有し、これにより、ボディからの放電を可能にし得る。
【００９５】
いくつかの実施形態においては、第１の経路および第２の経路の各々はドレインに接続することができる。いくつかの実施形態においては、ＲＦスイッチは、ゲートに接続されてゲートを浮動させるように構成されたゲート抵抗器をさらに含み得る。いくつかの実施形態においては、ＲＦスイッチは、ボディに接続されてボディを浮動させるように構成されたボディ抵抗器をさらに含み得る。いくつかの実施形態においては、ＲＦスイッチはさらに、ボディとゲートとの間にダイオード・ボディ接続を含み得る。
【００９６】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含んでもよく、数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択される。
【００９７】
いくつかの実現例に従うと、例２は、高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置される少なくとも１つの電界効果トランジスタ（ＦＥＴ）を制御するステップを含む。当該方法はさらに、第１の経路および第２の経路のうち少なくとも１つを設けることによって、各ＦＥＴのゲートおよびボディのうち少なくとも１つから界面電荷を放出するステップを含む。第１の経路は、各ＦＥＴのソースまたはドレインとゲートとの間にあり、第２の経路は、各ＦＥＴのソースまたはドレインとボディとの間にある。
【００９８】
いくつかの実現例に従うと、例２は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、第１の経路および第２の経路のうち少なくとも１つを有するカップリング回路を含む。第１の経路は、各ＦＥＴのソースまたはドレインとゲートとの間にあり、第２の経路は、各ＦＥＴのソースまたはドレインとボディとの間にある。カップリング回路は、結合されたゲートおよびボディのいずれかまたは両方から界面電荷を放出することを可能にするように構成される。
【００９９】
いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを有する少なくとも１つのＲＣ回路を含み得る。いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０１００】
いくつかの実現例においては、例２は、半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含む。少なくとも１つのＦＥＴの各々は、それぞれのゲート、ボディ、ソース、およびドレインを有する。当該方法はさらに、半導体基板上にカップリング回路を形成するステップを含む。当該方法はさらに、カップリング回路で第１の経路および第２の経路のうち少なくとも１つを形成するステップを含む。第１の経路は、各ＦＥＴのそれぞれのソースまたはドレインとそれぞれのゲートとの間にあり、第２の経路は、各ＦＥＴのそれぞれのソースまたはドレインとそれぞれのボディとの間にある。カップリング回路は、結合されたゲートおよびボディのいずれかまたは両方から界面電荷を放出することを可能にするように構成される。
【０１０１】
いくつかの実施形態においては、当該方法は、ＦＥＴと半導体基板との間に絶縁体層を形成するステップをさらに含み得る。
【０１０２】
いくつかの実現例に従うと、例２は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらに、パッケージング基板上に実装された半導体ダイを含む。当該ダイは、少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、第１の経路および第２の経路のうち少なくとも１つを有するカップリング回路を含む。第１の経路は、各ＦＥＴのソースまたはドレインとゲートとの間にあり、第２の経路は、各ＦＥＴのソースまたはドレインとボディとの間にある。カップリング回路は、結合されたゲートおよびボディのいずれかまたは両方から界面電荷を放出することを可能にするように構成される。
【０１０３】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを有する少なくとも１つのＲＣ回路を含み得る。いくつかの実施形態においては、ＲＣ回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、ＲＣ回路のうち少なくとものいくらかの部分は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、ＲＣ回路のうち少なくとものいくらかの部分は、半導体ダイの外側の位置に配置することができる。
【０１０４】
いくつかの実現例においては、例２は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナにルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、第１の経路および第２の経路のうち少なくとも１つを有するカップリング回路を含む。第１の経路は、各ＦＥＴのソースまたはドレインとゲートとの間にあり、第２の経路は、各ＦＥＴのソースまたはドレインとボディとの間にある。カップリング回路は、結合されたゲートおよびボディのいずれかまたは両方から界面電荷を放出することを可能にするように構成される。
【０１０５】
いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを有する少なくとも１つのＲＣ回路を含み得る。いくつかの実施形態においては、ワイヤレスデバイスは、ＬＴＥ通信システムにおいて動作するように構成することができる。
【０１０６】
例３の説明
ロング・ターム・エボリューション（ＬＴＥ）、ワールドワイド・インターオペラビリティ・フォー・マイクロウェーブ・アクセス（ＷｉＭＡｘ：Worldwide Interoperability for Microwave Access）および符号分割多重アクセス方式（ＣＤＭＡ：Code Division Multiple Access）などのいくつかのワイヤレスシステムは、極めて線形性の高い高周波（ＲＦ）スイッチを必要とする可能性がある。いくつかの実施形態においては、このようなＲＦスイッチはＳＯＩ  ＦＥＴなどのＦＥＴに基づいて実現することができる。
【０１０７】
このような高線形性のＦＥＴスイッチに伴う課題として、所望の低周波数ＩＭＤ２およびＩＭＤ３の性能仕様を提供することが挙げられ得る。いくつかの状況においては、このようなスイッチのためのＦＥＴは、ＦＥＴのボディに一定の電荷があるために、ＭＯＳキャパシタのように作用する可能性があり、このようなＭＯＳキャパシタは極めて非線形になる可能性がある。このような影響は、より低い周波数としてはるかに顕著になり得る。ＩＭＤの文脈においては、低周波数ＩＭＤは、たとえばプロセスに制限があるために、管理するのがはるかに困難になる可能性がある。
【０１０８】
いくつかの解決策はアンテナ端子における低域フィルタに依拠している。他の解決策では、ガードリング、トラップリッチまたは分離ディープトレンチを利用する。これらの解決策は、比較的高価であり、典型的には余分な間隔およびプロセスステップを必要とする可能性がある。
【０１０９】
いくつかの実現例においては、上述の課題のうち１つ以上は、ＦＥＴのボディに周波数同調回路を接続することによって対処することができる。いくつかの実施形態においては、このような回路はオンまたはオフに切換えることができる。したがって、このような構成により、周波数依存性コンポーネントを用いてボディを制御するダイナミックな方法を提供することができる。
【０１１０】
いくつかの実施形態においては、周波数同調回路は、低周波数で短絡回路のように動作し、動作周波数で開回路のように動作し得る。このような構成では、低周波歪みを有効にＲＦ接地に短絡させながらも、同時に、動作周波数でのスイッチング回路の動作に影響を与えないようにすることにより、低周波数でボディ内の一定の表面電荷を除去することができる。説明を目的として、動作周波数は、たとえば、約７００ＭＨｚから６，０００ＭＨｚの範囲の周波数を含み得る。このような動作周波数に対応する低周波数は、たとえば、約２００ＭＨｚよりも低い周波数（たとえば９０ＭＨｚ〜１８０ＭＨｚ）を含み得る。
【０１１１】
図１３は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路３００を示す。ＦＥＴ  １２０のゲート端子は、ゲートバイアス回路からバイアスがかけられるように図示されている。
【０１１２】
図１３に図示のとおり、ボディバイアス回路３０２は、インダクタ３０８（インダクタンスＬ）およびキャパシタ３１０（キャパシタンスＣ）を有するＬＣ回路を含み得る。ＬおよびＣの値は、ＬＣ回路の所望の共振周波数を発生させるように選択することができる。ＬＣ回路は、スイッチ３０６（たとえば「Ｍ２」として示される別のＦＥＴ）によって接地に接続可能であるように図示される。ＦＥＴ  Ｍ２のゲート制御は、そのゲート抵抗器Ｒを介してそのゲートバイアス電圧Ｖ＿ｃｏｎｔｒｏｌによってもたらされるように図示されている。
【０１１３】
（「Ｍ１」として示される）ＳＯＩ  ＦＥＴ  １２０がオンになると、スイッチ３００はノード１４４とノード１４６との間でオンになり、Ｍ２はオフにされる。この構成では、Ｍ１のボディを浮動させることによって挿入損失を低減させるかまたは最小限にすることができる。Ｍ１がオフである場合、スイッチ３００は、ノード１４４とノード１４６との間でオフになり、Ｍ２はオンにされる。この構成により、（図１３の例に示されるように）ＤＣ短絡または一定のＤＣ電圧をボディ基板に与えることができる。このため、この構成では、寄生接合ダイオードがオンにされる可能性をなくすかまたは低くすることができ、これにより、大きな電圧振幅に伴う歪みを減らすことができる。より高い周波数では、ＬＣ回路は高インピーダンスを示すことができ、そして、スイッチ３００の挿入損失を増加させる可能性のあるローディング効果を最小限にすることができる。
【０１１４】
図１４は、図１３を参照して説明された複数のスイッチ回路３００を有するスイッチアーム３１０を示す。例示的な構成３１０においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。
【０１１５】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに対して別個にバイアスをかけることができる。ＦＥＴにわたる分圧が実質的に等しい場合、または、ＦＥＴ間に追加の絶縁が所望される場合などのいくつかの状況においては、ゲートにこのように別個にバイアスをかけることは有利であるかもしれない。
【０１１６】
図１４の例示的な構成３１０においては、各々のスイッチング回路３００は、周波数同調型ボディバイアス回路を含むように図示されている。いくつかの実施形態においては、共通の周波数同調型ボディバイアス回路は、ＦＥＴ  １２０のうちのいくつかまたはすべてのために共通のバイアス接続をもたらすことができる。いくつかの実施形態においては、ＦＥＴ  １２０のボディのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ボディに対してこのように別個にバイアスをかけることが有利であり得る。
【０１１７】
いくつかの実現例においては、この明細書中に記載されるように、図１３および図１４を参照して説明された上述の例示的な構成により、動作周波数性能にさほど影響を及ぼすことなく、より低い周波数で改善をもたらすことができる。提供できる別の利点として、スイッチがオンである場合にボディを浮動させるためにボディバイアスをオフに切換えることにより、挿入損失性能を改善させ得るという特徴が含まれる。
【０１１８】
例３の概要
いくつかの実現例に従うと、例３は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々はそれぞれのボディを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのボディを基準ノードに接続する共振回路を含む。共振回路は、選択された値よりも低い低周波数ではほぼ閉じられた回路として動作し、動作周波数ではほぼ開かれた回路として動作するように構成される。ほぼ閉じられた回路は、それぞれのボディから基準ノードまでの表面電荷を除去することを可能にする。
【０１１９】
いくつかの実施形態においては、ＦＥＴは、シリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、共振回路は、キャパシタと電気的に並列なインダクタを有するＬＣ回路を含み得る。共振回路はさらに、ボディを基準ノードに接続するかまたはボディを基準ノードから切断するように構成されたボディスイッチを含み得る。ボディスイッチは第２のＦＥＴを含み得る。第２のＦＥＴは、第１のＦＥＴがオンである場合にオフにされることにより、第１のＦＥＴのボディを浮動させるように構成することができる。第２のＦＥＴはさらに、第１のＦＥＴがオフである場合にオンにされることにより、ボディから基準ノードまでの表面電荷の除去を促進するように構成することができる。
【０１２０】
いくつかの実施形態においては、基準ノードは接地ノードを含み得る。いくつかの実施形態においては、ＲＦスイッチはさらに、ＦＥＴのゲートに接続されて、ＦＥＴのゲートにバイアス信号を供給するように構成されたゲートバイアス回路を含み得る。
【０１２１】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０１２２】
いくつかの実現例においては、例３は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置される少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その少なくとも１つのＦＥＴの各々がオン状態またはオフ状態になるように制御するステップを含む。当該方法はさらに、選択された値よりも低い低周波数で少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディから表面電荷を選択的に除去するステップを含む。この選択的な除去は、低周波数ではほぼ閉じられた回路として動作する共振回路によって促進される。
【０１２３】
いくつかの実施形態においては、共振回路はさらに、動作周波数ではほぼ開いた回路として動作し得る。いくつかの実施形態においては、共振回路はＬＣ回路を含み得る。
【０１２４】
いくつかの実現例においては、例３は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディを基準ノードに接続する共振回路を含む。共振回路は、選択された値よりも低い低周波数ではほぼ閉じられた回路として動作し、動作周波数ではほぼ開いた回路として動作するように構成される。ほぼ閉じられた回路は、それぞれのボディから基準ノードまでの表面電荷を除去することを可能にする。
【０１２５】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０１２６】
いくつかの実現例に従うと、例３は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含む。少なくとも１つのＦＥＴの各々はボディを有する。当該方法はさらに、半導体基板上に共振回路を形成するステップを含む。共振回路は、選択された値よりも低い低周波数ではほぼ閉じられた回路として動作し、動作周波数ではほぼ開いた回路として動作するように構成される。当該方法はさらに、少なくとも１つのＦＥＴのそれぞれのボディと基準ノードとの間に共振回路を接続して、共振回路がほぼ閉じられている場合に、それぞれのボディから基準ノードまでの表面電荷を除去することを可能にするステップを含む。
【０１２７】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０１２８】
いくつかの実現例に従うと、例３は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらにパッケージング基板上に実装された半導体ダイを含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディを基準ノードに接続する共振回路を含む。共振回路は、選択された値よりも低い低周波数ではほぼ閉じられた回路として動作し、動作周波数ではほぼ開いた回路として動作するように構成される。ほぼ閉じられた回路は、それぞれのボディから基準ノードまでの表面電荷を除去することを可能にする。
【０１２９】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、共振回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、共振回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、共振回路は半導体ダイの外側の位置に配置することができる。
【０１３０】
いくつかの実現例においては、例３は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディを基準ノードに接続する共振回路を含む。共振回路は、選択された値よりも低い低周波数ではほぼ閉じられた回路として動作し、動作周波数ではほぼ開いた回路として動作するように構成される。ほぼ閉じられた回路は、それぞれのボディから基準ノードまでの表面電荷を除去することを可能にする。
【０１３１】
例４の説明
多くの高周波（ＲＦ）送信応用例においては、スイッチ設計は、典型的には、特に不整合の状態では、高出力の動作能力を必要とする。たとえば、アンテナ調整のために用いられるスイッチは、＋３５ｄＢｍの入力電力下では２０：１ほどの高い不整合に耐えるものと予想される。また、ＧＳＭ（登録商標）などのワイヤレスシステムにおいて利用されるいくつかのスイッチは、＋３５ｄＢｍの入力電力下では５：１の不整合に耐えるものと予想される。高電力に耐えて圧縮点（compression point）を改善させるために、一般に、スタック高がより高い電界効果トランジスタ（ＦＥＴ）が用いられる。
【０１３２】
線形性についての別の重要な測定基準として相互変調歪（ＩＭＤ）がある。ＩＭＤは、他のＲＦ信号からの積を混合することによって所望の信号に加えられた不要な信号の基準となる。このような影響は、マルチモード・マルチバンド環境においては特に顕著になり得る。ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。
【０１３３】
システム設計者は、典型的には、たとえば線形性を改善させることによって干渉感受性を低下させようとしている。所与のシステムの線形性は、どれくらいのＩＭＤがその範囲内で発生して干渉をもたらし得るかを管理することができる。ＲＦスイッチなどのシステム構築ブロックの線形性を改善させることにより、干渉に対するシステムの全体的な感受性を低下させることができる。
【０１３４】
図１５は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路３２０を示す。ゲート抵抗器Ｒｇを介してＦＥＴ  １２０のゲート端子にバイアスをかけることができる。
【０１３５】
いくつかの実施形態においては、電力処理およびＩＭＤ改善のためにＦＥＴ  １２０のボディ端子が利用されるように、スイッチ回路３２０を実現することができる。一例として、抵抗器３２４（抵抗Ｒ）と直列なダイオード３２２を有する回路は、ＦＥＴ  １２０のボディとゲートとを結合することができる。この例においては、ダイオード３２２のアノードは、ＦＥＴ  １２０のボディに接続することができ、カソードは、抵抗器端子のうち一方に接続することができる。抵抗器３２４の他方の端子はＦＥＴ  １２０のゲートに接続される。このような構成では、ボディからの過剰な電荷をより適切に分布することが容易になり、これにより、たとえば、圧縮ロールオフ特性（たとえばより高いＰ１ｄＢ）およびＩＭＤ性能の改善をもたらすことができる。ダイオード３２２のサイズおよび抵抗器３２４の値は、Ｐ１ｄＢおよびＩＭＤに付随する望ましい性能を最適化するかまたは得られるように選択することができる。
【０１３６】
図１６は、図１５を参照して説明された複数のスイッチ回路３２０を有するスイッチアーム３３０を示す。例示的な構成３３０においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。数Ｎは、電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０１３７】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ゲートに対してこのように別個にバイアスをかけることが有利になり得る。
【０１３８】
図１６の例示的な構成３３０においては、図１５を参照して説明されるダイオードおよび抵抗器を有する回路は、Ｎ個の個々のスイッチ回路３２０の各々のために設けることができ、ＦＥＴのＮ個のボディとＮ個のゲートとの間、またはそれらのいずれかの組合せ、に共通の結合をもたらすことができる。
【０１３９】
いくつかの実施形態においては、図１５および図１６を参照して説明されるダイオードおよび抵抗器は、スイッチ回路３２０と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０１４０】
いくつかの実現例においては、この明細書中に記載されるように、図１５および図１６を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術では、ＲＦスイッチの圧縮ロールオフ特性を改善させることができる（たとえば滑らかなロールオフ）。別の例においては、この技術は、ＲＦスイッチのＩＭＤ性能を改善させることができる。さらに別の例においては、この技術では、ＲＦスイッチ設計により、たとえば、ボディ抵抗器、制御ラインおよびレベルシフタに関連付けられる追加領域のオーバーヘッドを必要とする可能性のある抵抗体（resistive body）コンタクトのトポロジをなくすことができる。
【０１４１】
例４の概要
いくつかの実現例に従うと、例４は、第１のノードと第２のノードとの間に配置される少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのボディおよびゲートを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路は抵抗器と直列なダイオードを含み、それぞれのボディからの過剰な電荷の除去を促進するように構成される。
【０１４２】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、ダイオードのアノードはボディに接続することができ、ダイオードのカソードは抵抗器の一方の端部に接続することができ、抵抗器の他方の端部はゲートに接続することができる。ダイオードおよび抵抗器は、スイッチのＰ１ｄＢおよびＩＭＤ性能を改善させるように構成することができる。
【０１４３】
いくつかの実施形態においては、ＲＦスイッチはさらに、ゲートの浮動を促進するようにゲートに接続されたゲート抵抗器を含み得る。いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含んでもよく、数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０１４４】
いくつかの実現例においては、例４は、高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その各々のＦＥＴがオン状態またはオフ状態となるように制御するステップを含む。当該方法はさらに、ＦＥＴのゲートにボディを結合するカップリング回路を介して各ＦＥＴのボディから過剰な電荷を除去するステップを含む。カップリング回路は抵抗器と直列なダイオードを含む。
【０１４５】
いくつかの実現例に従うと、例４は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、各ＦＥＴのボディとゲートとを結合するカップリング回路を含む。カップリング回路は抵抗器と直列なダイオードを含み、各ＦＥＴのボディからの過剰な電荷の除去を促進するように構成される。
【０１４６】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０１４７】
いくつかの実現例においては、例４は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含み、ＦＥＴの各々はそれぞれのゲートおよびボディを有する。当該方法はさらに、半導体基板上にカップリング回路を形成するステップを含む。カップリング回路は抵抗器と直列なダイオードを含む。当該方法はさらに、ボディからの過剰な電荷の除去を促進するように各ＦＥＴのボディとゲートとの間にカップリング回路を接続するステップを含む。
【０１４８】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０１４９】
いくつかの実現例に従うと、例４は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはパッケージング基板上に実装された半導体ダイをさらに含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、各ＦＥＴのボディとゲートとを結合するカップリング回路を含む。カップリング回路は抵抗器と直列なダイオードを含み、各々のＦＥＴのボディからの過剰な電荷の除去を促進するように構成される。
【０１５０】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は半導体ダイの外側の位置に配置することができる。
【０１５１】
いくつかの実現例においては、例４は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、各々のＦＥＴのボディとゲートとを結合するカップリング回路を含む。カップリング回路は抵抗器と直列なダイオードを含み、各々のＦＥＴのボディからの過剰な電荷の除去を促進するように構成される。
【０１５２】
例５の説明
相互変調歪（ＩＭＤ）は、他のＲＦ信号からの積を混合することにより所望の信号に加えられた不要な信号の基準となる。このような影響は、マルチモード・マルチバンド環境において特に顕著になる可能性がある。ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。
【０１５３】
システム設計者は、典型的には、たとえば線形性を改善させることによって干渉感受性を低下させようとしている。所与のシステムの線形性は、どれくらいのＩＭＤがその範囲内で発生して干渉をもたらし得るかを管理することができる。ＲＦスイッチなどのシステム構築ブロックの線形性を改善させることにより、干渉に対するシステムの全体的な感受性を低下させることができる。
【０１５４】
ＲＦスイッチにおける低ＩＭＤなどの性能特徴は、ワイヤレスデバイス設計における重要なファクタになり得る。たとえば、ロング・ターム・エボリューション（ＬＴＥ）システムは、ＩＭＤを低下させたＲＦスイッチからかなりの恩恵を受けることができる。より具体的な例として、ＬＴＥ上での同時音声／データ通信サービス（ＳＶＬＴＥ）のためのシステム設計は、極低レベルのＩＭＤを有するＲＦスイッチから有意に恩恵を受けることができる。
【０１５５】
図１７Ａは、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路３４０を示す。ＦＥＴ  １２０のゲートには、ゲート抵抗器（抵抗Ｒｇ）を介してゲートバイアス信号を供給することができる。ＦＥＴ  １２０のボディには、ボディ抵抗器（抵抗Ｒｂ）を介してボディバイアス信号を供給することができる。
【０１５６】
いくつかの実現例においては、余分なゲートおよび／またはボディ抵抗をＦＥＴ  １２０のために設けることができる。例示的な構成３４０においては、余分なゲート抵抗器（抵抗Ｒ１）はゲート抵抗器Ｒｇと直列に接続されるように図示されている。いくつかの実施形態においては、このような余分なゲート抵抗は、たとえばスイッチＳ１（たとえば別のＦＥＴ）によって、選択的に導入することができる。たとえば、スイッチＳ１を開くことにより、結果として、余分な抵抗器Ｒ１がＲｇと直列になり、（たとえばスイチッング時間の改善のために）余分な抵抗が不要であるかまたは所望されない場合には、Ｓ１を閉じることにより、結果として、余分な抵抗器Ｒ１がバイパスされることとなる。
【０１５７】
例示的な構成３４０においては、余分なボディ抵抗器（抵抗Ｒ２）は、ボディ抵抗器Ｒｂと直列に接続されるように図示されている。いくつかの実施形態においては、このような余分なボディ抵抗は、たとえばスイッチＳ２（たとえば別のＦＥＴ）によって選択的に導入することができる。たとえば、スイッチＳ２を開くことにより、結果として、余分な抵抗器Ｒ２がＲｂと直列になり、（たとえばスイチッング時間の改善のために）余分な抵抗が不要であるかまたは所望されない場合には、Ｓ２を閉じることにより、結果として、余分な抵抗器Ｒ２がバイパスされることとなる。
【０１５８】
いくつかの実現例においては、ゲートおよびボディのための余分な抵抗が、ともにオンもしくはオフにされ得るかまたは互いとは別個にオンもしくはオフにされ得る。いくつかの実施形態においては、余分な抵抗のうち１つだけをゲートまたはボディに与えることができる。たとえば、図１７Ｂは、図１７Ａを参照して説明されたように余分なゲート抵抗が設けられているがボディがダイオード（Ｄ）ボディコンタクトで構成されている例示的な構成３４０を示す。
【０１５９】
図１８Ａおよび図１８Ｂは、それぞれ、図１７Ａおよび図１７Ｂを参照して説明されたスイッチ回路を有するスイッチアーム３５０を示す。図１８Ａの例示的な構成３５０においては、ゲート抵抗Ｒｇおよびボディ抵抗Ｒｂを有するＮ個のスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続される。共通の余分な抵抗Ｒ１は、ＦＥＴ  １２０のゲートに設けられるように図示されており、このような余分な抵抗Ｒ１は、共通のスイッチＳ１によってオンおよびオフに切換えることができる。共通の余分な抵抗Ｒ２はＦＥＴ  １２０のボディに設けられるように図示されており、このような余分な抵抗Ｒ２は、共通のスイッチＳ２によってオンおよびオフに切換えることができる。いくつかの実施形態においては、このような切換え可能な余分な抵抗は、スイッチアーム３５０におけるＦＥＴのゲートおよび／またはボディの個々に、またはいくつかに別個に設けることができる。
【０１６０】
図１８Ｂの例示的な構成３５０においては、ゲート抵抗Ｒｇおよびダイオードボディコンタクトを有するＮ個のスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続される。共通の余分な抵抗Ｒ１は、ＦＥＴ  １２０のゲートに与えられるように図示されており、このような余分な抵抗Ｒ１は、共通のスイッチＳ１によってオンおよびオフに切換えることができる。いくつかの実施形態においては、このような切換え可能な余分な抵抗は、スイッチアーム３５０におけるＦＥＴのゲートおよび／またはボディの個々に、またはいくつかに別個に設けることができる。
【０１６１】
スイッチアーム３５０におけるスイッチ回路の数（Ｎ）は、電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０１６２】
いくつかの実施形態においては、図１７および図１８を参照して説明された余分な抵抗器（Ｒ１および／またはＲ２）ならびにそれぞれのスイッチは、スイッチ回路３４０と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０１６３】
いくつかの実施形態においては、余分な抵抗（Ｒ１および／またはＲ２）の値は、スイッチ回路３４０のスイチッング時間に対する影響を最小限にするかまたは低減させながらもＩＭＤ性能を最適化するかまたは改善させるように選択することができる。このような構成により、低周波のブロッカのための改善を含めて、ＩＭＤ性能の改善をもたらすことができる。たとえば、余分な抵抗（Ｒ１およびＲ２）は、ゲートおよびボディにおける低周波信号に対して高インピーダンスを与えるように選択することができ、これにより、このような低周波信号がゲートおよびボディに漏れるのを防止するかまたは抑制することができる。
【０１６４】
いくつかの実現例においては、この明細書中に記載されるように、図１７および図１８を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、低周波数の場合のＩＭＤ性能を含めて、ＲＦスイッチのＩＭＤ性能を改善させることができる。
【０１６５】
例５の概要
いくつかの実現例に従うと、例５は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのゲートおよびボディのうち少なくとも１つに接続された調整抵抗回路を含む。
【０１６６】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、調整抵抗回路は、第２の抵抗器とバイパススイッチとの並列な組合せと直列な第１の抵抗器を含んでもよい。バイパススイッチが閉じられていることにより、結果として、第２の抵抗器がバイパスされて調整可能な抵抗のための第１の抵抗をもたらすことができ、バイパススイッチが開かれていることにより、結果として、第２の抵抗を、第２の抵抗器のおおよその値だけ第１の抵抗よりも大きくすることができる。第１の抵抗器はバイアス抵抗器を含んでもよい。第２の抵抗は、相互変調歪（ＩＭＤ）性能を改善させるように選択することができ、第１の抵抗は、ＦＥＴのスイチッング時間に対する影響を小さくするように選択することができる。
【０１６７】
いくつかの実施形態においては、調整抵抗回路はゲートに接続することができる。いくつかの実施形態においては、ＲＦスイッチはさらに、ボディに接続された第２の調整抵抗回路を含み得る。いくつかの実施形態においては、ＲＦスイッチはさらに、ボディに接続されたダイオードボディコンタクトを含み得る。
【０１６８】
いくつかの実施形態においては、調整抵抗回路はゲートではなくボディに接続することができる。いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成される。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含んでもよく、数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０１６９】
いくつかの実現例においては、例５は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その各ＦＥＴがオン状態またはオフ状態となるように制御するステップを含む。当該方法はさらに、各々のＦＥＴのゲートおよびボディのうち少なくとも１つに接続された回路の抵抗を調整するステップを含む。
【０１７０】
いくつかの実施形態においては、調整するステップは、直列に接続された第１の抵抗器および第２の抵抗器のうちの１つをバイパスするステップを含み得る。
【０１７１】
いくつかの実現例に従うと、例５は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、各々のＦＥＴのゲートおよびボディのうち少なくとも１つに接続された調整抵抗回路を含む。
【０１７２】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含んでもよい。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０１７３】
いくつかの実現例においては、例５は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含み、少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。当該方法はさらに、半導体基板上に調整抵抗回路を形成するステップを含む。当該方法はさらに、各々のＦＥＴのゲートおよびボディのうち少なくとも１つに調整抵抗回路を接続するステップを含む。
【０１７４】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０１７５】
いくつかの実現例に従うと、例５は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはパッケージング基板上に実装された半導体ダイをさらに含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、各々のＦＥＴのゲートおよびボディのうち少なくとも１つに接続された調整抵抗回路を含む。
【０１７６】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、調整抵抗回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、調整抵抗回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、調整抵抗回路は半導体ダイの外側の位置に配置することができる。
【０１７７】
いくつかの実現例においては、例５は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、各々のＦＥＴのゲートおよびボディのうち少なくとも１つに接続された調整抵抗回路を含む。
【０１７８】
例６の説明
相互変調歪（ＩＭＤ）は、他のＲＦ信号からの積を混合することにより所望の信号に加えられた不要な信号の基準となる。このような影響は、マルチモード・マルチバンド環境において特に顕著になる可能性がある。ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。
【０１７９】
システム設計者は、典型的には、たとえば線形性を改善させることによって干渉感受性を低下させようとしている。所与のシステムの線形性は、どれくらいのＩＭＤがその範囲内で発生して干渉をもたらし得るかを管理することができる。ＲＦスイッチなどのシステム構築ブロックの線形性を改善させることにより、干渉に対するシステムの全体的な感受性を低下させることができる。
【０１８０】
ＲＦスイッチにおける低ＩＭＤなどの性能特徴は、ワイヤレスデバイス設計における重要なファクタになり得る。たとえば、ロング・ターム・エボリューション（ＬＴＥ）システムは、ＩＭＤを低下させたＲＦスイッチから有意に恩恵を受けることができる。より具体的な例として、ＬＴＥ上での同時音声／データ通信サービス（ＳＶＬＴＥ）のためのシステム設計は、極低レベルのＩＭＤを有するＲＦスイッチから有意に恩恵を受けることができる。
【０１８１】
図１９は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路３６０を示す。たとえばゲートを浮動させるために、ゲート抵抗器Ｒｇを介してＦＥＴ  １２０のゲート端子にバイアスをかけることができる。たとえばボディを浮動させるために、ボディ抵抗器Ｒｂを介してＦＥＴ  １２０のボディ端子にバイアスをかけることができる。
【０１８２】
いくつかの実施形態においては、スイッチ回路３６０は、ＦＥＴ  １２０のボディ端子を利用してＩＭＤ性能を改善させるように実現することができる。スイッチ回路３６０においては、抵抗器３６４（抵抗Ｒ）と直列なキャパシタ３６２（キャパシタンスＣ）を含むＲＣ回路は、ＦＥＴ  １２０のボディとゲートとを結合することができる。このような結合により、ボディからの界面電荷の放出を可能にし得る。いくつかの実施形態においては、キャパシタンスＣおよび抵抗Ｒについての値は、スイッチ回路３６０のＩＭＤ性能を最適化するかまたは改善させるように選択することができる。
【０１８３】
図２０は、図１９を参照して説明された複数のスイッチ回路３６０を有するスイッチアーム３７０を示す。例示的な構成３７０においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。数Ｎは、電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０１８４】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ゲートに対してこのように別個にバイアスをかけることが有利になり得る。
【０１８５】
図２０の例示的な構成３７０においては、図１９を参照して説明されたキャパシタ（キャパシタンスＣ）および抵抗器（抵抗Ｒ）を有する回路はＮ個の個々のスイッチ回路３６０の各々のために設けることができ、ＦＥＴのＮ個のボディとＮ個のゲートとの間、またはそれらのいずれかの組合せ、に共通の結合をもたらすことができる。
【０１８６】
いくつかの実施形態においては、図１９および図２０を参照して説明されたキャパシタおよび抵抗器は、スイッチ回路３６０と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０１８７】
いくつかの実現例においては、この明細書中に記載されるように、図１９および図２０を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、ＲＦスイッチのＩＭＤ性能を改善させることができる。別の例においては、この技術により、Ｐ１ｄＢについて改善されたロールオフ特性を提供することができる。
【０１８８】
例６の概要
いくつかの実現例に従うと、例６は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのボディとゲートを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのボディとゲートとの間に配置されたカップリング回路を含む。カップリング回路は、それぞれのボディからの界面電荷の放出を可能にするように構成される。
【０１８９】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを含んでもよい。キャパシタおよび抵抗器は、スイッチの相互変調歪（ＩＭＤ）性能を改善させるように選択することができる。
【０１９０】
いくつかの実施形態においては、ＲＦスイッチはさらに、ゲートに接続されたゲートバイアス抵抗器を含み得る。いくつかの実施形態においては、ＲＦスイッチはさらに、ボディに接続されたボディバイアス抵抗器を含んでもよい。
【０１９１】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０１９２】
いくつかの実現例に従うと、例６は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、当該ＦＥＴがオン状態またはオフ状態になるように制御するステップを含む。当該方法はさらに、各ＦＥＴのそれぞれのボディから、当該ＦＥＴのそれぞれのボディと対応するゲートとの間に配置されたカップリング回路を介して界面電荷を放出するステップを含む。
【０１９３】
いくつかの実現例においては、例６は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、各々のＦＥＴのボディとゲートとの間に配置されたカップリング回路を含む。カップリング回路は、ボディからの界面電荷の放出を可能にするように構成される。
【０１９４】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含んでもよい。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０１９５】
いくつかの実現例においては、例６は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含む。少なくとも１つのＦＥＴの各々はゲートおよびボディを有する。当該方法はさらに、それぞれのボディからの界面電荷の放出を可能にするために、各ＦＥＴのそれぞれのボディおよびゲートに接続されるカップリング回路を半導体基板上に形成するステップを含む。
【０１９６】
いくつかの実施形態においては、当該方法は、ＦＥＴと半導体基板との間に絶縁体層を形成するステップをさらに含み得る。いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを含み得る。
【０１９７】
いくつかの実現例に従うと、例６は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはパッケージング基板上に実装された半導体ダイをさらに含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、各々のＦＥＴのボディとゲートとの間に配置されたカップリング回路を含む。カップリング回路は、ボディからの界面電荷の放出を可能にするように構成される。
【０１９８】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、抵抗器と直列なキャパシタを含み得る。
【０１９９】
いくつかの実施形態においては、カップリング回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は半導体ダイの外側の位置に配置することができる。
【０２００】
いくつかの実現例に従うと、例６は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、各々のＦＥＴのボディとゲートとの間に配置されたカップリング回路を含む。カップリング回路は、ボディからの界面電荷の放出を可能にするように構成される。
【０２０１】
例７の説明
多くの高周波（ＲＦ）応用例においては、低挿入損失および高絶縁値を有するスイッチを利用することが望ましい。このようなスイッチの線形性が高いものであることも望ましい。この明細書中に記載されるように、このような有利な性能特徴はＲＦスイッチの信頼性を著しく低下させることなく実現することができる。
【０２０２】
図２１は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路３８０を示す。たとえばゲートを浮動させるために、ゲート抵抗器Ｒｇを介してＦＥＴ  １２０のゲートにバイアスをかけることができる。ＦＥＴ  １２０のボディは、抵抗器３８４（抵抗Ｒ）によってゲートに抵抗結合されるように図示されており、このような結合は（Ｍ２として示される）第２のＦＥＴ  ３８２によってオンまたはオフにすることができる。Ｍ２の動作は、ゲート抵抗器Ｒｇ２を介してＭ２に与えられるゲートバイアス電圧によって制御することができる。
【０２０３】
（Ｍ１として示される）ＦＥＴ  １２０がオンである場合に、スイッチ回路３８０はオンとなり、Ｍ２はオフにすることができる。このような構成では、Ｍ１のボディを浮動させることによってスイッチ回路３８０の挿入損失を最小限にするかまたは低減させることができる。Ｍ１がオフである場合、スイッチ回路３８０はオフとなり、Ｍ２はオンにすることができる。このような構成により、同じノード（たとえばゲートノード「Ｇ」）からＭ１のボディとゲート両方に対してＤＣ電圧を供給することができる。このような構成により、寄生接合ダイオードがオンになるのを防ぐかまたは抑制することができ、大きな電圧振幅を伴う歪みを減らすことができる。いくつかの実施形態においては、このような構成により、Ｍ１のボディに余分なバイアス／制御がもたらされるのを排除することができる。
【０２０４】
図２２は、図２１を参照して説明された複数のスイッチ回路３８０を有するスイッチアーム３９０を示す。例示的な構成３９０においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。数Ｎは、電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０２０５】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ゲートに対してこのように別個にバイアスをかけることが有利になり得る。
【０２０６】
図２２の例示的な構成３９０においては、図２１を参照して説明された各ＦＥＴ  １２０のボディとゲートとの間における（Ｍ２によって）切換え可能な抵抗カップリング回路は、Ｎ個の個々のスイッチ回路３８０の各々のために設けることができ、ＦＥＴのＮ個のボディとＮ個のゲートとの間、またはそれらのいずれかの組合せ、に共通の結合をもたらすことができる。いくつかの実施形態においては、ＦＥＴ  １２０のボディのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ボディに対してこのように別個にバイアスをかけることが有利になり得る。
【０２０７】
いくつかの実施形態においては、図２１および図２２を参照して説明された第２のＦＥＴおよび抵抗器は、スイッチ回路３８０と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０２０８】
いくつかの実現例においては、この明細書中に記載されるように、図２１および図２２を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、スイッチ回路３８０またはアーム３９０の挿入損失を最小限にするかまたは低減させることができる。別の例においては、この技術により、寄生接合ダイオードがオンになるのを防ぐかまたは抑制することができ、大きな電圧振幅を伴う歪みを減らすことができる。
【０２０９】
例７の概要
いくつかの実現例においては、例７は、第１のノードと第２のノードとの間に配置された少なくとも１つの第１の電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つの第１のＦＥＴの各々は、それぞれのボディおよびゲートを有する。ＲＦスイッチはさらに、少なくとも１つの第１のＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路は、抵抗結合モードとボディ浮動モードとの間で切換え可能となるように構成される。
【０２１０】
いくつかの実施形態においては、第１のＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、カップリング回路はカップリングスイッチと直列な抵抗を含み得る。カップリングスイッチは第２のＦＥＴを含み得る。ボディ浮動モードにするために、第１のＦＥＴがオンである場合に第２のＦＥＴをオフにすることができる。抵抗結合モードにするために、第１のＦＥＴがオフである場合に第２のＦＥＴをオンにすることができる。
【０２１１】
いくつかの実施形態においては、ＲＦスイッチはさらに、ゲートに接続されたゲートバイアス抵抗器を含み得る。いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、第１のＦＥＴがオン状態である場合にＲＦ信号を出力するように構成される。少なくとも１つの第１のＦＥＴは、直列に接続されたＮ個のＦＥＴを含んでもよく、数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０２１２】
いくつかの実現例に従うと、例７は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その少なくとも１つのＦＥＴの各々がオン状態またはオフ状態となるように制御するステップを含む。当該方法はさらに、各ＦＥＴがオンである場合のボディ浮動モードと、各ＦＥＴがオフである場合の抵抗結合モードとを切換えるステップを含む。
【０２１３】
いくつかの実現例においては、例７は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路は、抵抗結合モードとボディ浮動モードとの間で切換え可能に構成される。
【０２１４】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含んでもよい。いくつかの実施形態においては、ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０２１５】
いくつかの実現例に従うと、例７は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含む。少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。当該方法はさらに、半導体基板上にカップリング回路を形成するステップを含む。当該方法はさらに、カップリング回路を少なくとも１つのＦＥＴのそれぞれのボディおよびゲートと接続するステップを含む。カップリング回路は、抵抗結合モードとボディ浮動モードとの間で切換え可能に構成される。
【０２１６】
いくつかの実施形態においては、当該方法は、ＦＥＴと半導体基板との間に絶縁体層を形成するステップをさらに含み得る。
【０２１７】
いくつかの実現例においては、例７は、複数のコンポーネントを収容するように構成されたパッケージング基板と、パッケージング基板上に実装された半導体ダイとを含む高周波（ＲＦ）スイッチモジュールに関する。ダイは、少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。スイッチモジュールはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路は、抵抗結合モードとボディ浮動モードとの間で切換え可能に構成される。
【０２１８】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は半導体ダイの外側の位置に配置することができる。
【０２１９】
いくつかの実現例に従うと、例７は、ＲＦ信号を処理するように構成されたトランシーバと、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナとを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは、少なくとも１つの電界効果トランジスタ（ＦＥＴ）と、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路とを含む。カップリング回路は、抵抗結合モードとボディ浮動モードとの間で切換え可能に構成される。
【０２２０】
例８の説明
ＣＭＯＳ／ＳＯＩ（complementary metal-oxide-semiconductor/silicon-on-insulator：相補型金属酸化膜半導体／シリコン・オン・インシュレータ）またはｐＨＥＭＴ（pseudomorphic high electron mobility transistor：擬似格子整合型高電子移動度トランジスタ）トランジスタを用いるいくつかの高周波スイッチは、ＦＣＣ規格を満たすことができない等の悪影響をもたらす非線形の歪みを発生させる可能性がある。このような歪みを減じるためにさまざまな技術が用いられてきたが、これらの技術は概して、高調波に関連付けられる根本的な問題（たとえば、三次相互変調歪（ＩＭＤ３）および二次相互変調歪（ＩＭＤ２））のうちのいくつかに必ずしも対処するものではない。たとえば、（ＩＭＤ３およびＩＭＤ２のうちの）どちらか一方を改善させることにより、結果として、他方を悪化させる可能性がある。
【０２２１】
図２３Ａは、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有する例示的なスイッチ回路４００を示す。たとえば、ゲートを浮動させるために、ゲート抵抗器Ｒｇを介してＦＥＴ  １２０のゲートにバイアスをかけることができる。ＦＥＴ  １２０のボディは、ダイオード４０４に対して電気的に並列に配置されたキャパシタ４０２（キャパシタンスＣ）を有する回路によってゲートに結合されるように図示されている。この例においては、ダイオード４０４のアノードがＦＥＴ  １２０のボディに接続され、ダイオード４０４のカソードがＦＥＴ  １２０のゲートに接続される。いくつかの実施形態においては、ダイオード４０４はＰＭＯＳダイオードであってもよく、結果としてキャパシタ４０２とＰＭＯＳダイオードとが並列に組合されることにより、ＩＭＤ３およびＩＭＤ２を含む高調波管理の改善を促進することができる。
【０２２２】
図２３Ｂは、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０を有するスイッチ回路４００の別の例を示す。たとえばゲートを浮動させるために、ゲート抵抗器Ｒｇを介してＦＥＴ  １２０のゲートにバイアスをかけることができる。ＦＥＴ  １２０のボディは、キャパシタ４０２（キャパシタンスＣ）を有する回路によってゲートに結合されるように図示されている。この例においては、キャパシタ４０２を用いてボディとゲートとを結合することができるが、ボディ抵抗器Ｒｂを介して別個のボディバイアスを与えることができる。いくつかの実施形態においては、このようなボディ抵抗器がボディを浮動させ得る。
【０２２３】
図２４Ａは、図２３Ａを参照して説明された複数のスイッチ回路４００を有するスイッチアーム４１０を示す。同様に、図２４Ｂは、図２３Ｂを参照して説明された複数のスイッチ回路４００を有するスイッチアーム４１０を示す。例示的な構成４１０の各々においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。数Ｎは電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０２２４】
いくつかの実施形態においては、複数のＦＥＴ  １２０のためのゲートバイアス電圧（Ｖｇ）は実質的に同じであってもよく、共通のゲートバイアス回路によって与えることができる。このような共通のゲートバイアス電圧Ｖｇは、ゲート抵抗器Ｒｇを介してゲートに与えられるように図示されている。いくつかの実施形態においては、ＦＥＴ  １２０のゲートのうちのいくつかまたはすべてに別個にバイアスをかけることができる。ＦＥＴにわたって実質的に等しい分圧が所望されるようないくつかの状況においては、ゲートに対してこのように別個にバイアスをかけることが有利になり得る。
【０２２５】
図２４Ａおよび図２４Ｂの例示的な構成４１０においては、それぞれ、図２３Ａおよび２３Ｂを参照して説明された各ＦＥＴ  １２０のボディとゲートとの間のカップリング回路はＮ個の個々のスイッチ回路４００の各々のために設けることができる。いくつかの実施形態においては、ＦＥＴのＮ個のボディのうち少なくともいくつかとＮ個のゲートのうち少なくともいくつかとの間に共通の結合を実現することもできる。
【０２２６】
いくつかの実施形態においては、図２３および図２４を参照して説明されたキャパシタおよびダイオードは、スイッチ回路４００と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０２２７】
いくつかの実現例においては、この明細書中に記載されるように、図２３および図２４を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、図２３Ａおよび図２４Ａの構成は余分な外部バイアスネットワーク無しでも実現することができる。別の例においては、この技術は、ＩＭＤ３性能を実質的に維持しつつもＩＭＤ２性能を改善させることができる。いくつかの実現例においては、抵抗（たとえば抵抗器）は、各々のＦＥＴのソースとドレインとの間に設けることができる。このような構成は、積層して配置されたＦＥＴにわたる分圧を安定させる助けになり得る。
【０２２８】
図２５Ａ〜図２５Ｄは、図２３および図２４を参照して説明されたＲＦスイッチ構成によって与えることができる有利な特徴のうちのいくつかを表わすシミュレーション結果の例を示す。図２５Ａは、３つの例示的なスイッチ構成に関するシミュレートされたＩＭＤ２対位相シフトのプロットを示す。プロット４１２ａは、キャパシタ無しの標準的なスイッチのＩＭＤ２に関するものである。プロット４１２ｂは、キャパシタ（図２３Ａにおける４０２）を備えた標準的なスイッチのＩＭＤ２に関するものである。プロット４１２ｃは、キャパシタ（図２３Ａにおける４０２）を備えた「ＴＲ」（「Trap Rich（トラップリッチ）」構成）スイッチのＩＭＤ２に関するものである。キャパシタを備えた２つのスイッチ構成（４１２ｂ、４１２ｃ）は、位相シフト範囲全体にわたってキャパシタ無しの構成（４１２ａ）の場合よりも著しく改善されたＩＭＤ２値を有するように図示されている。
【０２２９】
図２５Ａは、上述の３つの例示的なスイッチ構成に関するシミュレートされたＩＭＤ３対位相シフトのプロットをさらに示す。プロット４１４ａは、キャパシタ無しの標準的なスイッチのＩＭＤ３に関するものである。プロット４１２ｂは、キャパシタ（図２３Ａにおける４０２）を備えた標準的なスイッチのＩＭＤ３に関するものである。プロット４１２ｃは、キャパシタ（図２３Ａにおける４０２）を備えた「ＴＲ」（「トラップリッチ」構成）スイッチのＩＭＤ３に関するものである。３例の各々に関して、ＩＭＤ３の性能が概ね維持されることが分かる。このため、キャパシタ４０２を追加することによってもたらされるＩＭＤ３の劣化は、ＩＭＤ２の著しい改善に比べてわずかなものとなる。
【０２３０】
図２５Ｂ〜図２５Ｄは、シミュレートされた高調波歪み対ｄＢｍでの入力電力（Ｐ＿ｉｎ）のプロットを示す。図２５Ｂは、標準的なダイオードボディバイアス（「ｗ／ｏキャップ」）を有しダイオード・並列キャパシタ構成（「ｗ／キャップ」）を備えた例示的なＳＰ８Ｔスイッチについての第２および第３の高調波およびゲインを合成したものである。図２５Ｃは、上述のダイオード・並列キャパシタ構成についてのプロットを示す。図２５Ｄは、上述のダイオード専用構成についてのプロットを示す。３２ｄＢｍのＰ＿ｉｎにおけるさまざまなグラフマーカーを見ると、第２の高調波が、「ｗ／ｏキャップ」の場合には約−３４．５ｄＢｍの値を有し、「ｗ／キャップ」の場合には約−４８．４ｄＢｍの値を有することが分かる。第３の高調波に関して、「ｗ／ｏキャップ」の場合、約−５０．７ｄＢｍの値を有し、「ｗ／キャップ」の場合、約−５１．８ｄＢｍの値を有する。ゲインを比較すると、「ｗ／ｏキャップ」の場合、約０．５３６ｄＢの値を有し、「ｗ／キャップ」の場合、約０．６０６ｄＢの値を有することにも留意されたい。上述の例に基づき、キャパシタを追加することによって、第２の高調波性能が約１４ｄＢだけ改善されており、この場合、第３の高調波に対する影響は比較的小さく、かつ、ハイバンド挿入損失に対する影響は予想される程度（約０．０７ｄＢ）となることが分かる。
【０２３１】
例８の概要
いくつかの実現例においては、例８は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのボディおよびゲートを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路はダイオードと電気的に並列なキャパシタを含む。
【０２３２】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、カップリング回路は、三次相互変調歪（ＩＭＤ３）性能を著しく低下させることなく、二次相互変調歪（ＩＭＤ２）性能を改善させるように構成することができる。いくつかの実施形態においては、ダイオードはＰＭＯＳダイオードを含み得る。ダイオードのアノードはボディに接続することができ、ダイオードのカソードはゲートに接続することができる。
【０２３３】
いくつかの実施形態においては、ＲＦスイッチはさらに、ゲートに接続されたゲートバイアス抵抗器を含み得る。いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０２３４】
いくつかの実現例に従うと、例８は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その少なくとも１つのＦＥＴの各々がオン状態またはオフ状態となるように制御するステップを含む。当該方法はさらに、キャパシタとダイオードとを並列に組合わせることによって少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するステップを含む。
【０２３５】
いくつかの実現例に従うと、例８は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路はダイオードと電気的に並列なキャパシタを含む。
【０２３６】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含む。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０２３７】
いくつかの実現例においては、例８は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップとを含み、少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。当該方法はさらに、各ＦＥＴのそれぞれのボディとゲートとの間にあるカップリング回路を半導体基板上に形成するステップを含む。カップリング回路はダイオードと電気的に並列なキャパシタを含む。
【０２３８】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０２３９】
いくつかの実現例においては、例８は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールは、パッケージング基板上に実装された半導体ダイをさらに含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路はダイオードと電気的に並列なキャパシタを含む。
【０２４０】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は半導体ダイの外側の位置に配置することができる。
【０２４１】
いくつかの実現例に従うと、例８は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路はダイオードと電気的に並列なキャパシタを含む。
【０２４２】
いくつかの実現例においては、例８は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのボディおよびゲートを有する。ＲＦスイッチはさらに、各ＦＥＴのそれぞれのボディとゲートとを結合するカップリング回路を含む。カップリング回路はキャパシタを含む。
【０２４３】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、カップリング回路は、三次相互変調歪（ＩＭＤ３）性能をさほど低下させることなく、二次相互変調歪（ＩＭＤ２）性能を改善させるように構成することができる。
【０２４４】
いくつかの実施形態においては、ＲＦスイッチはさらに、ゲートに接続されたゲートバイアス抵抗器を含んでもよい。いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０２４５】
例９の説明
高周波（ＲＦ）スイッチが低挿入損失、高絶縁および非常に高い線形性を有することが極めて望ましい。これらの性能パラメータは、通常、互いに競合し合う可能性がある。いくつかの状況においては、これらの競合し合うパラメータは、ＦＥＴのボディのためにゲートバイアス抵抗器およびバイアス電圧を調整することによって動的に調整することができる。
【０２４６】
いくつかの状況においては、上述の課題は高値のゲート抵抗器で対処することができる。しかしながら、ＦＥＴがオフ状態である場合、および信号を接地に短絡させる必要がある場合、このような高値ゲート抵抗が一定であることが問題になる可能性がある。また、いくつかの状況においては、ボディバイアスは、ＦＥＴがオン状態である場合にボディを浮動させるために加えられ、オフ状態であれば接地されて、挿入損失、絶縁および線形性を改善させることができる。
【０２４７】
図２６は、第１のノード１４４と第２のノード１４６との間にスイッチング機能をもたらすように構成されたＳＯＩ  ＦＥＴ  １２０（Ｍ１とも示される）を有する例示的なスイッチ回路５００を示す。ＦＥＴ  １２０のゲートには、以下に記載されるように、第２のＦＥＴ  ５０２（Ｍ２とも示される）によって切換え可能な態様で抵抗器Ｒ１を通じてＶｃｔｒｌでバイアスをかけることができる。ＦＥＴ  １２０のボディは、以下に同様に記載されるように、第３のＦＥＴ  ５０６（Ｍ３とも示される）によって切換え可能な態様で接地に抵抗結合されるように図示されている。Ｍ２の動作は、そのゲート抵抗器Ｒ２を介してＭ２に与えられるそのゲートバイアス電圧Ｖ＿ｃｔｒｌ＿ｃｏｍｐによって制御することができる。Ｍ３の動作は、ゲート抵抗器無しで、Ｍ３に与えられる同じゲートバイアス電圧Ｖｃｔｒｌ＿ｃｏｍｐによって制御することができる。
【０２４８】
スイッチ回路５００がオンである場合、Ｍ１はオンであり、Ｍ２およびＭ３の各々はオフにされ得る。このような構成により、ボディを浮動させて高インピーダンスをＭ１のゲートに与えることにより（たとえばオフである場合にＭ２を高値抵抗器のように動作させることにより）、挿入損失を最小限にするかまたは低減させることができる。
【０２４９】
スイッチ回路５００がオフである場合、Ｍ１はオフであり、Ｍ２およびＭ３の各々はオンにされ得る。このような構成により、Ｍ１のボディに接地バイアスを与え、Ｍ１のゲートにＲＦ接地を与えることができ、これにより、寄生接合ダイオードの影響が現われるのを防ぐかまたは抑制し、かつ、大きな電圧振幅に関連付けられる歪みを減らすことができる。Ｍ１がオフである場合、Ｍ１のゲートのＲＦ短絡によっても絶縁性能を改善させることができる。
【０２５０】
図２７は、図２６を参照して説明された複数のスイッチ回路５００を有するスイッチアーム５１０を示す。例示的な構成５１０においては、Ｎ個のこのようなスイッチ回路は、端子１４４と端子１４６との間にスイッチング機能をもたらすように直列に接続されるように図示されている。数Ｎは電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０２５１】
いくつかの実施形態においては、図２６を参照して説明されたＲ１、Ｒ２、Ｒ３、Ｍ２およびＭ３のうちのいくつかまたはすべてを含む回路は、Ｎ個の個々のスイッチ回路５００の各々のために設けることができ、Ｎ個のスイッチ回路５００のすべてに対して共通回路として設けることができるか、またはそのいずれかの組合せで設けることができる。
【０２５２】
いくつかの実施形態においては、図２６および図２７を参照して説明されたＲ１、Ｒ２、Ｒ３、Ｍ２およびＭ３は、スイッチ回路５００と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０２５３】
いくつかの実現例においては、この明細書中に記載されるように、図２６および図２７を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、スイッチ回路５００またはアーム５１０がオンである場合に挿入損失を最小限にするかまたは低減させることができ、スイッチ回路５００またはアーム５１０がオフである場合に、寄生接合ダイオード影響の低減、大きな電圧振幅を伴う歪みの抑制および絶縁性能の改善などの所望の特徴を与えることができる。
【０２５４】
例９の概要
いくつかの実現例に従うと、例９は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。ＲＦスイッチはさらに、それぞれのゲートに接続された切換え可能な抵抗カップリング回路と、少なくとも１つのＦＥＴの対応するボディに接続された切換え可能な抵抗接地回路とを含む。
【０２５５】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、切換え可能な抵抗カップリング回路は、第１のカップリングスイッチと直列なバイアス抵抗器を含み得る。切換え可能な抵抗接地回路は、第２のカップリングスイッチと直列なボディ抵抗器を含み得る。ＦＥＴがオンである場合に第１および第２のカップリングスイッチの各々をオフにすることができ、これにより、ボディおよびゲートを浮動させることによって挿入損失を低減させることができる。ＦＥＴがオフである場合に第１および第２のカップリングスイッチの各々をオンにすることができ、これにより、ボディに接地バイアスを与え、ゲートにＲＦ接地を与えることにより、ＲＦスイッチの絶縁性能を改善させることができる。
【０２５６】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０２５７】
いくつかの実現例においては、例９は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に配置された少なくとも１つの電界効果トランジスタ（ＦＥＴ）を、その少なくとも１つのＦＥＴの各々がオン状態またはオフ状態となるように制御するステップを含む。当該方法はさらに、各ＦＥＴがオン状態である場合に少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのゲートおよびボディを浮動させるステップを含む。当該方法はさらに、各ＦＥＴがオフ状態である場合に、それぞれのボディに接地バイアスを与え、それぞれのゲートにＲＦ接地を与えるステップを含む。
【０２５８】
いくつかの実現例においては、例９は、半導体基板と、半導体基板上に形成された少なくとも１つの電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。ダイはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのゲートに接続された切換え可能な抵抗回路を有するカップリング回路を含む。カップリング回路はさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディに接続された切換え可能な抵抗接地回路を含む。
【０２５９】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含んでもよい。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０２６０】
いくつかの実現例に従うと、例９は半導体ダイを作製するための方法に関する。当該方法は半導体基板を設けるステップを含む。当該方法はさらに、半導体基板上に少なくとも１つの電界効果トランジスタ（ＦＥＴ）を形成するステップを含む。少なくとも１つのＦＥＴの各々は、それぞれのゲートおよびボディを有する。当該方法はさらに、少なくとも１つのＦＥＴのそれぞれのゲートに接続される切換え可能な抵抗カップリング回路を半導体基板上に形成するステップを含む。当該方法はさらに、少なくとも１つのＦＥＴのそれぞれのボディに接続される切換え可能な抵抗接地回路を半導体基板上に形成するステップを含む。
【０２６１】
いくつかの実施形態においては、当該方法は、ＦＥＴと半導体基板との間に絶縁体層を形成するステップをさらに含み得る。
【０２６２】
いくつかの実現例においては、例９は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはパッケージング基板上に実装された半導体ダイをさらに含み、ダイは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を有する。モジュールはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのゲートに接続された切換え可能な抵抗回路を有するカップリング回路を含む。カップリング回路はさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディに接続された切換え可能な抵抗接地回路を含む。
【０２６３】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、カップリング回路は、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、カップリング回路は半導体ダイの外側の位置に配置することができる。
【０２６４】
いくつかの実現例においては、例９は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む。スイッチはさらに、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのゲートに接続された切換え可能な抵抗回路と、少なくとも１つのＦＥＴの各ＦＥＴのそれぞれのボディに接続された切換え可能な抵抗接地回路とを有するカップリング回路を含む。
【０２６５】
例１０の説明
多くの高周波（ＲＦ）送信応用例においては、スイッチ設計は、典型的には、特に不整合がある場合には、高出力動作能力を必要とする。たとえば、アンテナ調整のために用いられるスイッチは、＋３５ｄＢｍの入力電力下では２０：１ほどの高い不整合に耐えると予想される。また、ＧＳＭなどのワイヤレスシステムにおいて利用されるいくつかのスイッチは、＋３５ｄＢｍの入力電力では５：１の不整合に耐えると予想される。不整合の状態で高電力に耐えるためには、一般に、スタック高がより高い電界効果トランジスタ（ＦＥＴ）が用いられる。しかしながら、ＦＥＴスタックにわたる電圧分布が不均等であれば、高調波ピーキング、圧縮点の低下および／またはＳＯＩベースのスイッチの相互変調歪（ＩＭＤ）をもたらす可能性がある。
【０２６６】
図２８は、第１のノード１４４と第２のノード１４６との間でＲＦ信号を切換えるように構成されたＦＥＴスタック５２０の例示的な構成を示す。第１のノード１４４および第２のノード１４６は、たとえば、それぞれＲＦ入力およびＲＦ出力であってもよい。
【０２６７】
いくつかの実現例においては、スタック５２０は、ノード１４４とノード１４６との間に直列に接続された（Ｍ１、Ｍ２、…、ＭＮと示される）Ｎ個のＳＯＩ  ＦＥＴを含んでもよい。数Ｎは電力処理要件に基づいて選択することができる。たとえば、Ｎを大きくすることによって、より高い電力を処理することができる。
【０２６８】
例示的なスタック構成５２０においては、ＦＥＴの各ゲートは、ゲート抵抗器Ｒｇを介してバイアスがかけられるように図示されている。Ｎ個のＦＥＴに対応するＮ個のこのようなゲート抵抗器は、共通のゲートバイアス電圧源「Ｇ」に接続されるように図示されている。
【０２６９】
例示的なスタック構成５２０においては、ＦＥＴの各ボディは、ボディ抵抗器Ｒｂを介してバイアスがかけられるように図示されている。Ｎ個のＦＥＴに対応するＮ個のこのようなボディ抵抗器は、共通のボディバイアス電圧源「Ｂ」に接続されるように図示されている。
【０２７０】
いくつかの実現例においては、ＦＥＴのゲートのうちのいくつかまたはすべては、スタック５２０における各ＦＥＴにわたる電圧分布を改善させるように電圧補償することができる。電圧分布をこのように改善させることにより、結果として、圧縮点、高調波および／またはＩＭＤ性能を改善させることできる。
【０２７１】
図２８に示される例においては、ゲートの上述の電圧補償は、ＦＥＴのゲートを容量性素子Ｃｇｇ（たとえばキャパシタ）と結合することによって達成することができる。たとえば、Ｃｇｇ１は、Ｍ１のゲートとＭ２のゲートとを結合し、Ｃｇｇ２は、Ｍ２のゲートとＭ３のゲートとを結合する、等であり、Ｃｇｇ（Ｎ−２）はＭ（Ｎ−２）のゲートとＭ（Ｎ−１）のゲートとを結合し、Ｃｇｇ（Ｎ−１）はＭ（Ｎ−１）のゲートとＭＮのゲートとを結合する。
【０２７２】
いくつかの実施形態においては、結合容量性素子Ｃｇｇは実質的に同じ値を有し得る。いくつかの実施形態においては、容量性素子Ｃｇｇは、Ｃｇｇ１、Ｃｇｇ２、Ｃｇｇ３などについてさまざまな値でスタック５２０内においてスケーリングおよび／または最適化され得る。所望の結果を得るためにＣｇｇ値をこのようにスケーリングする例が、図３１を参照してより詳細に説明される。
【０２７３】
いくつかの実施形態においては、端のＦＥＴ（たとえばＭ１）のソース／ドレインとゲートとを結合するために、フィードフォワードキャパシタＣｆｗｄを設けてもよい。いくつかの実施形態においては、フィードフォワードキャパシタＣｆｗｄは、ＦＥＴスタック内において端以外のＦＥＴのソース／ドレインとゲートとを結合することができる。フィードフォワードキャパシタＣｆｗｄは、ノード１４４とノード１４６との間のＲＦ信号経路がＦＥＴのゲートのうち少なくとも１つに結合されることを確実にし得る。
【０２７４】
図２９は、いくつかの実現例において、抵抗素子Ｒｇｇ（たとえば抵抗器）とＦＥＴのゲートを結合することによってゲートの電圧補償が実現可能であることを示す。たとえば、Ｒｇｇ１は、Ｍ１のゲートとＭ２のゲートとを結合し、Ｒｇｇ２は、Ｍ２のゲートとＭ３のゲートとを結合する、等であり、Ｒｇｇ（Ｎ−２）はＭ（Ｎ−２）のゲートとＭ（Ｎ−１）のゲートとを結合し、Ｒｇｇ（Ｎ−１）はＭ（Ｎ−１）のゲートとＭＮのゲートとを結合する。図２９の例においては、ＦＥＴ（たとえばＭ１）のソース／ドレインとゲートとの間におけるフィードフォワード結合が抵抗器Ｒｆｗｄと直列なキャパシタＣｆｗｄを含むように図示されている。
【０２７５】
いくつかの実施形態においては、結合抵抗素子Ｃｇｇは実質的に同じ値を有し得る。いくつかの実施形態においては、抵抗素子Ｒｇｇは、所望の結果を達成するように選択されるさまざまな値を有し得る。
【０２７６】
図３０は、いくつかの実現例において、容量性素子Ｃｇｇ（たとえばキャパシタ）および抵抗素子Ｒｇｇ（たとえば抵抗器）とＦＥＴのゲートを結合することによって、ゲートの電圧補償を達成することができることを示す。たとえば、直列なＣｇｇ１およびＲｇｇ１は、Ｍ１のゲートとＭ２のゲートとを結合し、直列なＣｇｇ２およびＲｇｇ２は、Ｍ２のゲートとＭ３のゲートとを結合する、等であり、直列なＣｇｇ（Ｎ−２）およびＲｇｇ（Ｎ−２）はＭ（Ｎ−２）のゲートとＭ（Ｎ−１）のゲートとを結合し、直列なＣｇｇ（Ｎ−１）およびＲｇｇ（Ｎ−１）はＭ（Ｎ−１）のゲートとＭＮのゲートとを結合する。図３０の例においては、ＦＥＴ（たとえばＭ１）のソース／ドレインとゲートとの間のフィードフォワード結合が抵抗器Ｒｆｗｄと直列なキャパシタＣｆｗｄを含むように図示されている。
【０２７７】
いくつかの実施形態においては、結合容量性素子Ｃｇｇは実質的に同じ値を有し得る。いくつかの実施形態においては、容量性素子Ｃｇｇは、所望の結果を達成するように選択されるさまざまな値を有し得る。同様に、結合抵抗素子Ｒｇｇは実質的に同じ値を有し得るか、または所望の結果を達成するように選択されたさまざまな値を有し得る。
【０２７８】
図３１は、１６個のＦＥＴを有する例示的なスタックにおけるＦＥＴの各々にわたる電圧振幅のプロットを示す。「ベースライン」構成は、ゲートが電圧補償されない場合のスタックに対応する。「ゲート補償」構成は、図２８を参照して説明されるように、ゲートが電圧補償される場合のスタックに対応する。図３１に示されるプロットに関して、Ｃｇｇの値はＣｇｇ１＞Ｃｇｇ２＞Ｃｇｇ３＞…＞ＣｇｇＮとなるように選択されている。このような構成に関連付けられる電圧振幅は、ベースラインの場合よりも著しく小さくなるように図示されている。
【０２７９】
いくつかの実施形態においては、図２８および図３０を参照して説明された容量性素子Ｃｇｇは、ＦＥＴ（Ｍ１、Ｍ２など）と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。容量性素子Ｃｇｇのこのようなオンダイおよび／またはオフダイの実現例は、たとえば、ＭＩＭキャパシタおよび／または容量性金属トレースを含み得る。
【０２８０】
いくつかの実施形態においては、図２９および図３０を参照して説明された抵抗素子Ｒｇｇは、ＦＥＴ（Ｍ１、Ｍ２など）と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０２８１】
いくつかの実現例においては、この明細書中に記載されるように、図２８〜図３１を参照して説明された上述の例示的な構成は、実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、スイッチスタックにおける各々のＦＥＴにわたる電圧振幅の変動を小さくすることができる。このような特徴により、高調波およびＩＭＤ性能の改善とともに、圧縮点の改善などの他の所望の特徴を与えることができる。
【０２８２】
いくつかの実現例においては、ゲート間補償に関するさまざまな例示的な構成を、所与のスタックにおけるＦＥＴのうち１つ以上のＦＥＴの性能を改善させることのできる１つ以上の特徴と組合わせてもよい。
【０２８３】
例１０の概要
いくつかの実現例においては、例１０は、第１のノードと第２のノードとの間に直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。各ＦＥＴはゲートを有する。ＲＦスイッチはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するカップリング回路を有する補償ネットワークを含む。
【０２８４】
いくつかの実施形態においては、ＦＥＴのうち少なくともいくつかはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、補償ネットワークは、複数のＦＥＴの各々にわたる電圧振幅を低減させるように構成することができる。いくつかの実施形態においては、スイッチはさらに、端のＦＥＴのゲートに端のＦＥＴのソースを結合するフィードフォワード回路を含み得る。フィードフォワード回路はキャパシタを含み得る。フィードフォワード回路はさらに、キャパシタと直列な抵抗器を含み得る。
【０２８５】
いくつかの実施形態においては、カップリング回路はキャパシタを含み得る。複数のキャパシタが有する容量値は、ＦＥＴが第１のノードから第２のノードにまで横断するのに応じて連続的に小さくなり得る。カップリング回路はさらに、キャパシタと直列な抵抗器を含み得る。
【０２８６】
いくつかの実施形態においては、カップリング回路は抵抗器を含み得る。いくつかの実施形態においては、スイッチはさらに、ＦＥＴのゲートに接続されてＦＥＴのゲートにバイアス信号を供給するように構成されたゲートバイアスネットワークを含み得る。ゲートバイアスネットワークは、すべてのゲートが共通のバイアス信号を受信するように構成することができる。
【０２８７】
いくつかの実施形態においては、スイッチはさらに、ＦＥＴのボディに接続されてＦＥＴのボディにバイアス信号を供給するように構成されたボディバイアスネットワークを含み得る。ボディバイアスネットワークは、すべてのボディが共通のバイアス信号を受信するように構成することができる。
【０２８８】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０２８９】
いくつかの実現例に従うと、例１０は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を、これらＦＥＴがまとめてオン状態またはオフ状態になるように制御するステップを含む。各々のＦＥＴはゲートを有する。当該方法はさらに、複数のＦＥＴの各々にわたる電圧振幅を低減させるように、隣接するＦＥＴの各々のゲート同士を結合するステップを含む。
【０２９０】
いくつかの実現例に従うと、例１０は、半導体基板と、半導体基板上に形成されて直列に接続される複数の電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。各々のＦＥＴはゲートを有する。ダイはさらに、半導体基板上に形成された補償ネットワークを含み、補償ネットワークは、隣接するＦＥＴからなる対の各々のゲート同士を結合するカップリング回路を含む。
【０２９１】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０２９２】
いくつかの実現例においては、例１０は、半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、複数の電界効果トランジスタ（ＦＥＴ）を半導体基板上に直列に接続されるように形成するステップとを含む。各々のＦＥＴはゲートを有する。当該方法はさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するように半導体基板上にカップリング回路を形成するステップを含む。
【０２９３】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０２９４】
いくつかの実現例においては、例１０は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらに、パッケージング基板上に実装された半導体ダイを含む。ダイは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む。各々のＦＥＴはゲートを有する。モジュールはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するカップリング回路を有する補償ネットワークを含む。
【０２９５】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、補償ネットワークは、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、補償ネットワークは、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、補償ネットワークは半導体ダイの外側の位置に配置することができる。
【０２９６】
いくつかの実現例に従うと、例１０は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む。各々のＦＥＴはゲートを有する。スイッチはさらに、隣接するＦＥＴからなる対の各々のゲート同士を結合するカップリング回路を有する補償ネットワークを含む。
【０２９７】
例１１の説明
相互変調歪（ＩＭＤ）は、他のＲＦ信号からの積を混合することにより所望の信号に加えられた不要な信号の基準となる。このような影響は、マルチモード・マルチバンド環境において特に顕著になる可能性がある。ＩＭＤを発生させる可能性のある２つ以上の信号は、混合されると高調波周波数ではない周波数を発生させ得る。
【０２９８】
システム設計者は、典型的には、たとえば線形性を改善させることによって干渉感受性を低下させようとしている。所与のシステムの線形性は、どれくらいのＩＭＤがその範囲内で発生して干渉をもたらし得るかを管理することができる。ＲＦスイッチなどのシステム構築ブロックの線形性を改善させることにより、干渉に対するシステムの全体的な感受性を低下させることができる。
【０２９９】
ＲＦスイッチにおける低ＩＭＤなどの性能特徴はワイヤレスデバイス設計における重要なファクタになり得る。たとえば、ロング・ターム・エボリューション（ＬＴＥ）システムは、ＩＭＤを低下させたＲＦスイッチからかなりの恩恵を受けることができる。より具体的な例として、ＬＴＥ上での同時音声／データ通信サービス（ＳＶＬＴＥ）のためのシステム設計は、極低レベルのＩＭＤを有するＲＦスイッチから有意に恩恵を受けることができる。
【０３００】
図３２は、単極双投（ＳＰＤＴ）応用例の例示的な文脈におけるスイッチング構成２５０を示す。単極は、アンテナ２５２に接続されるように図示されている。双投のうちの一方は、スイッチ回路Ｓを介して受信（Ｒｘ）ポートに結合されるように図示されている。Ｒｘポートはシャントスイッチ回路を介して接地に結合することができる。
【０３０１】
同様に、他方の投は、スイッチ回路Ｓを介して送信（Ｔｘ）ポートに結合されるように図示されている。Ｔｘポートはシャントスイッチ回路を介して接地に結合することができる。
【０３０２】
いくつかの実施形態においては、スイッチ回路（「Ｓ」および「シャント」）の各々はＳＯＩ  ＦＥＴなどの１つ以上のＦＥＴを含み得る。単一のＦＥＴは、この明細書中においては、参照番号１２０または１２２と称されることもあり、このようなＦＥＴのスタックは、この明細書中においては、参照番号１４０または１４２と称されることもある。いくつかの実施形態においては、「Ｓ」および「シャント」スイッチは、さまざまな有利な機能を与えるために、この明細書中において記載される１つ以上の特徴を含んでもよい。
【０３０３】
図３２のスイッチング構成は、低周波ブロッカが基本周波数と混合することを抑制するためにキャパシタを含むように図示されている。たとえば、キャパシタＣ１は、アンテナノードとＴｘ投のスイッチアームＳとの間に設けられる。同様に、キャパシタＣ２は、アンテナノードとＲｘ投のスイッチアームＳとの間に設けられる。シャントアームの場合、キャパシタＣ３は、Ｔｘノードとそのシャントスイッチアームとの間に設けられる。同様に、キャパシタＣ４は、Ｒｘノードとそのシャントスイッチアームとの間に設けられる。いくつかの実施形態においては、シャントアームはＲｘノードのために設けられても設けられなくてもよい。上述のキャパシタを用いると、低周波数ジャマー信号がいずれかのオン経路またはオフ経路と混合するのを阻止または抑制することができる。これにより、特に低周波数ブロッカ信号のためにＩＭＤ性能を改善させることができる。
【０３０４】
図３３は、上述のキャパシタのうちのいくつかが所望のスイッチング機能を提供することのできる例示的な動作構成を示す。この例においては、スイッチング構成は送信モードである。したがって、送信スイッチアームはオンであり（閉じられている）、受信スイッチアームはオフである（開かれている）。Ｔｘノードのためのシャントアームはオフである（開かれている）。
【０３０５】
いくつかの実施形態においては、図３２および図３３を参照して説明されたキャパシタＣ１〜Ｃ４は、それらのそれぞれのスイッチ回路と同じダイ上で、ダイから離れた箇所で、またはそのいずれかの組合せで実現することができる。
【０３０６】
いくつかの実現例においては、この明細書中に記載されるように、図３２および図３３を参照して説明された上述の例示的な構成は実現するのが比較的より単純かつ容易であり得、いくつかの改善をもたらし得る。たとえば、この技術により、低周波数ブロッカ信号が基本周波数信号と混合するのを防ぐことによって、ＩＭＤ性能を改善させることができる。
【０３０７】
例１１の概要
いくつかの実現例においては、例１１は、第１のノードと第２のノードとの間に直列に接続された電界効果トランジスタ（ＦＥＴ）のスタックを有するスイッチを含む高周波（ＲＦ）スイッチシステムに関する。当該システムはさらに、スイッチと直列に接続されたキャパシタであって、スイッチにおいて低周波数ブロッカ信号が基本周波数信号と混合することを抑制するように構成されたキャパシタを含む。
【０３０８】
いくつかの実施形態においては、ＦＥＴはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、第１のノードはアンテナノードであってもよい。キャパシタは、スイッチとアンテナノードとの間に配置することができる。スイッチは、スイッチの第２のノードが増幅されたＲＦ信号のための入力ノードとなるように、送信経路の一部であってもよい。スイッチは、スイッチの第２のノードがアンテナから受信されたＲＦ信号のための出力ノードとなるように、受信経路の一部であってもよい。
【０３０９】
いくつかの実現例に従うと、例１１は、半導体基板と、半導体基板上に形成されたスイッチとを有する半導体ダイに関する。当該スイッチは、直列に接続された電界効果トランジスタ（ＦＥＴ）のスタックを有する。ダイはさらに、半導体基板上に形成されてスイッチと直列に接続されたキャパシタを含む。キャパシタは、スイッチにおいて低周波数ブロッカ信号が基本周波数信号と混合することを抑制するように構成される。
【０３１０】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含み得る。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０３１１】
いくつかの実現例においては、例１１は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、電界効果トランジスタ（ＦＥＴ）のスタックを直列に接続されるように半導体基板上に形成するステップとを含む。当該方法はさらに、スタックの端と直列に接続されるように半導体基板上にキャパシタを形成するステップを含む。キャパシタは、スタックにおいて低周波数ブロッカ信号が基本周波数信号と混合することを抑制するように構成される。
【０３１２】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０３１３】
いくつかの実現例に従うと、例１１は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらに、パッケージング基板上に実装された半導体ダイを含む。ダイは、直列に接続された電界効果トランジスタ（ＦＥＴ）のスタックを有するスイッチを含む。モジュールはさらに、スイッチと直列に接続されたキャパシタを含む。キャパシタは、スイッチにおいて低周波数ブロッカ信号が基本周波数信号と混合することを抑制するように構成される。
【０３１４】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、キャパシタは、ＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、キャパシタは、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、キャパシタ回路は半導体ダイの外側の位置に配置することができる。
【０３１５】
いくつかの実現例においては、例１１は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、トランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、アンテナおよびトランシーバに相互接続されたスイッチモジュールであって、アンテナとの間でＲＦ信号を選択的にルーティングするように構成されたスイッチモジュールを含む。スイッチモジュールは、直列に接続された電界効果トランジスタ（ＦＥＴ）のスタックを有するスイッチを含む。スイッチモジュールはさらに、スイッチと直列に接続されたキャパシタを含む。キャパシタは、スイッチにおいて低周波数ブロッカ信号が基本周波数信号と混合することを抑制するように構成される。
【０３１６】
例１２の説明
いくつかの実現例においては、ボディ間の補償技術を、ＳＯＩ  ＦＥＴなどのＦＥＴのスタックに適用することができる。このような技術により、たとえば、スイッチスタックにおける各ＦＥＴにわたる電圧振幅の変動を小さくすることができる。このような特徴により、高調波およびＩＭＤ性能の改善とともに、圧縮点の改善などの他の所望の特徴を得ることができる。
【０３１７】
いくつかの高周波（ＲＦ）応用例においては、高不整合状態で動作する応用例を含めて、高電力下で送信スイッチを動作させることが望ましい場合もある。たとえば、ＧＳＭスイッチは、５：１の不整合では３５ｄＢｍ未満で動作させてもよく、アンテナ調整において用いられるスイッチは、２０：１ほどの高い不整合では３５ｄＢｍ未満で動作させてもよい。
【０３１８】
いくつかのＲＦ応用例においては、高電力下で動作する送信スイッチは、当該スイッチにわたる電圧分布が不均一になる可能性がある。スイッチにわたる電圧振幅が不均一であれば、デバイス性能に対して、高調波ピーキング、圧縮点の低下、およびスイッチの相互変調歪（ＩＭＤ）性能の低下を含む悪影響がもたらされる可能性がある。
【０３１９】
デバイス性能を改善させるために送信スイッチにわたる電圧振幅をより均一にするための回路、デバイスおよび方法がこの明細書中に記載される。いくつかの実現例においては、送信スイッチにわたる電圧振幅の均一性を高めることにより、結果として、圧縮点、高調波および相互変調歪性能が改善される可能性がある。
【０３２０】
スイッチングデバイスは、当該スイッチングデバイスが第１の状態および第２の状態のうちの一方の状態である間に第１のポートと第２のポートとの間でのＲＦ信号の送信を可能にし得るように、第１の状態または第２の状態になることが可能であり得る。たとえば、オン状態などの第１の状態である場合、ＲＦスイッチングデバイスは、入力ポートなどの一方のポートから出力ポートなどの第２のポートにＲＦ信号を送信することを可能にし得る。オフ状態などの第２の状態である場合、ＲＦスイッチングデバイスは、入力ポートから出力ポートへのＲＦ信号の送信を阻止し、これにより、入力ポートを出力ポートから電気的に絶縁させ得る。
【０３２１】
図３４を参照すると、第１のポートおよび第２のポートを有するスイッチングデバイス１０はスイッチング回路１１を含み得る。いくつかの実施形態においては、スイッチング回路１１はさらに電圧分布等化回路１２を含み得る。電圧分布等化回路１２は、ＲＦ信号を入力ポートと出力ポートとの間で伝送することができるようなスイッチング回路オン状態の場合、スイッチング回路１１にわたるより均一な電圧分布を可能にし得る。いくつかの実施形態においては、電圧分布等化回路１２は、高電力下で動作するスイッチング回路１１にわたる電圧分布を改善させ得る。スイッチング回路１１にわたる電圧振幅の均一性が高められると、圧縮点、高調波および相互変調歪性能の改善を含む、スイッチングデバイス１０の性能の改善が可能になり得る。
【０３２２】
スイッチングデバイス１０は半導体基板上において実現されてもよい。半導体基板の文脈においては、スイッチングデバイス１０は、ＦＥＴスタックを有するスイッチング回路１１を含み得る。いくつかの実施形態においては、ＦＥＴスタックは１つ以上のＦＥＴを含み得る。この場合、各ＦＥＴはソース、ドレイン、ボディノードまたはゲートノードを有する。付加的なＦＥＴが、入力端と出力端との間にＲＦ信号経路を規定するように直列に接続されてもよい。いくつかの実施形態においては、ＦＥＴスタックは、第１または第２状態にすることが可能であり、このため、第１の状態である場合、たとえばオン状態である場合に、ＲＦ信号を入力端から出力端に送信することができ、これにより、スイッチングデバイス１０が入力ポートから出力ポートにＲＦ信号を送信することを可能にする。これに対し、ＦＥＴが第２の状態、たとえばオフ状態である場合、ＦＥＴは、入力端と出力端との間におけるＲＦ信号の送信を阻止することにより、スイッチングデバイス１０の出力ポートから入力ポートを電気的に絶縁させ得る。図３５は、直列に接続されて入力端および出力端を規定する５つのＦＥＴ、すなわちＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５、を含むＦＥＴスタックを有する例示的なスイッチング回路を示す。
【０３２３】
スイッチング回路におけるＦＥＴスタックの高さを増すかまたはＦＥＴの数を増やすと、高電力下での動作中の性能を含め、スイッチングデバイス性能が改善される可能性がある。しかしながら、スイッチングデバイスがオン状態であり、その入力ポートでＲＦ信号を受けた場合、このスイッチングデバイスはスイッチングデバイスＦＥＴスタックにわたって不均一な電圧分布を呈する可能性がある。いくつかの実施形態においては、スイッチングデバイスは、高電力下での動作中にスイッチングデバイスＦＥＴスタックにわたって不均一な電圧分布を呈する可能性がある。ＦＥＴスタックにわたる電圧振幅が不均一であれば、デバイス性能に対して、高調波ピーキング、相互変調歪（ＩＭＤ）または圧縮点低下を含む悪影響が及ぼされる可能性がある。
【０３２４】
スイッチング回路にわたる電圧振幅の均一性を改善させるために電圧分布等化回路がスイッチング回路に結合されてもよい。ＦＥＴスタックを有するスイッチング回路は電圧分布等化回路を含んでもよい。この電圧分布等化回路は、電圧補償のためにボディ接触型ＦＥＴのボディノードを利用し、これにより、ＦＥＴスタックにわたる電圧分布の均一性を改善させるかまたは電圧分布変動を抑制する。いくつかの実施形態においては、電圧分布等化回路は、ボディノード電圧補償技術を含んでもよい。たとえば、スイッチング回路の電圧分布等化回路は、ＦＥＴスタックにおいてＦＥＴのボディノードに結合された容量性素子を含んでもよい。いくつかの実施形態においては、容量性素子が、ＦＥＴスタックにおける各ＦＥＴのボディノードに結合される。電圧分布等化回路はまた、任意には、ＦＥＴスタックにおけるＦＥＴのボディノードに結合された抵抗素子を含み得る。いくつかの実施形態においては、抵抗素子は、ＦＥＴスタックにおける各ＦＥＴのボディノードに結合される。さらに、主ＲＦ信号は、ＦＥＴスタックにおけるＦＥＴのボディノードに結合されてもよい。いくつかの実施形態においては、ＲＦ信号は、フィードフォワード容量性素子Ｃｆｗｄまたはフィードフォワード抵抗素子Ｒｆｗｄを介してＦＥＴスタックにおけるＦＥＴのボディノードに結合される。
【０３２５】
図３６を参照すると、ＦＥＴスタックを有するスイッチング回路の電圧分布等化回路は、任意には、容量性素子ＣｂｂをＦＥＴスタックにおけるＦＥＴのボディノードで結合し得る。５つのＦＥＴ、すなわちＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５、を含む図３６の例示的なスイッチング回路においては、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５のボディノードが容量性素子Ｃｂｂ１、Ｃｂｂ２、Ｃｂｂ３およびＣｂｂ４に結合される。容量性素子Ｃｂｂの容量値は、スイッチングデバイス性能を改善させるためにスケーリングされてもよい。Ｃｂｂの容量値は、ＦＥＴスタックにわたる電圧振幅の均一性を高めるように選択することができる。いくつかの実施形態においては、容量性素子Ｃｂｂのキャパシタンスはまた、任意には、別個の値を有してもよい。加えて、いくつかの実施形態においては、容量性素子Ｃｂｂは、Ｃｂｂ素子のキャパシタンスがＦＥＴスタックにおける第１のＦＥＴに結合されたＣｂｂから始めて降順になるように実現することができる。図３６に示される実施形態を参照すると、Ｃｂｂ１、Ｃｂｂ２、Ｃｂｂ３およびＣｂｂ４の容量値は互いに異なっていてもよい。Ｃｂｂ１、Ｃｂｂ２、Ｃｂｂ３またはＣｂｂ４の容量値は各々、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５にわたる電圧分布の均一性を高めるように選択され得る。さらに、素子Ｃｂｂは各々、Ｃｂｂ１の容量値がＣｂｂ２の容量値よりも大きくなり、Ｃｂｂ２の容量値がＣｂｂ３の容量値よりも大きくなり、Ｃｂｂ３の容量値がＣｂｂ４の容量値よりも大きくなるように、別個の容量値を有してもよい。
【０３２６】
いくつかの実施形態においては、ＦＥＴスタックを有するスイッチング回路におけるボディノード電圧補償技術の実現例はまた、ボディノードに主ＲＦ信号経路を結合するフィードフォワード容量性素子Ｃｆｗｄを含む。ＲＦ信号経路は、ＦＥＴスタックにおけるＦＥＴを介してボディノードに結合されてもよい。例示的な実施形態においては、図３６に示されるように、フィードフォワード容量性素子Ｃｆｗｄは、ＦＥＴスタックにおける第１のＦＥＴのボディノードにＲＦ信号経路を結合することができる。このような実施形態においては、ＲＦ信号経路が第１のＦＥＴのソースまたはドレインを介して第１のＦＥＴのボディノードに結合される。代替例においては、ＲＦ信号経路は、任意には、ＦＥＴスタック内において別のＦＥＴのソースまたはドレインを介して結合することができる。
【０３２７】
さらに、図３６に示されるように、ボディノード電圧補償技術はまた、ＦＥＴスタックにおける各ＦＥＴのボディノードを浮動させるように実現される図３６の抵抗素子Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４およびＲｂ５などの抵抗素子Ｒｂを含んでもよい。これに対し、図３６における抵抗素子Ｒｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４、Ｒｇ５などの抵抗素子Ｒｇは、ＦＥＴスタックにおける各ＦＥＴのゲートノードを浮動させるように実現することができる。
【０３２８】
電圧分布等化回路の実施形態を実現するスイッチング回路のＦＥＴスタックにわたる電圧振幅性能の改善例が図３７に示される。図３７は、２０：１の不整合状態で３５ｄＢｍで動作する２つの例示的なスイッチングデバイスのＦＥＴスタックにわたる電圧振幅性能を比較する。グラフ化された比較に関して、ボディノード電圧補償技術の実施形態を含むスイッチングデバイスにわたる電圧振幅性能が、ボディノード電圧補償技術の実施形態を含まないスイッチングデバイスの電圧振幅性能と比較される。ボディノード電圧補償技術の実施形態に結合されたスイッチングデバイスは、Ｃｂｂ１のキャパシタンスがＣｂｂ２のキャパシタンスよりも大きくなり、Ｃｂｂ２のキャパシタンスがＣｂｂ３のキャパシタンスよりも大きくなる等のように、別個の容量値を有するＣｂｂ素子を備える。図３７を参照すると、ボディノード電圧補償技術の実施形態を含む例示的なスイッチングデバイスの各ＦＥＴにわたる電圧振幅は、ボディノード電圧補償技術を含まないスイッチングデバイスよりもはるかに狭い範囲内に留まる。したがって、ボディノード電圧補償技術の実施形態を実現する例示的なスイッチングデバイスは、電圧分布等化回路を実現しない例示的なＦＥＴスタックと比べて、構成要素であるＦＥＴにわたる電圧振幅の均一性が高くなっている。
【０３２９】
図３８を参照すると、抵抗素子Ｒｂｂは、デバイス性能を改善させるためにスイッチング回路のＦＥＴスタックにおけるＦＥＴのボディノードに結合されてもよい。いくつかの実施形態においては、スイッチング回路のＦＥＴスタックにわたる電圧分布の均一性を高めるために、抵抗素子Ｒｂｂが、ＦＥＴスタックにおける各ＦＥＴのボディノードに結合されてもよい。たとえば、より低周波数でのＲＦ信号の送信に用いられるスイッチング回路は、任意には、ボディノード電圧補償技術の実施形態を実現し得る。この技術では、ＦＥＴスタックにわたる電圧振幅の均一性を高めるために、抵抗素子ＲｂｂがＦＥＴスタックにおける各ＦＥＴのボディノードに結合される。抵抗素子Ｒｂｂの抵抗は、ＦＥＴスタックにわたる電圧振幅の均一性を高めるように選択され得る。スイッチング回路のＦＥＴスタックにおけるＦＥＴのボディノードに結合される抵抗素子Ｒｂｂは別個の抵抗値を有し得る。いくつかの実施形態においては、抵抗素子Ｒｂｂは、ＦＥＴスタックにおける第１のＦＥＴに結合された抵抗素子Ｒｂｂから始めて降順となるように抵抗値を有してもよい。
【０３３０】
たとえば、図３８に示されるように、直列に接続された５つのＦＥＴからなるＦＥＴスタックを有するスイッチング回路のいくつかの実施形態においては、抵抗素子Ｒｂｂ１、Ｒｂｂ２、Ｒｂｂ３およびＲｂｂ４は、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５のボディノードの各々に結合することができる。ＦＥＴスタックにわたる電圧振幅分布の均一性を改善させるために、抵抗素子Ｒｂｂ１、Ｒｂｂ２、Ｒｂｂ３およびＲｂｂ４はまた、Ｒｂｂ１の抵抗値がＲｂｂ２の抵抗値よりも大きくなり、Ｒｂｂ２の抵抗値がＲｂｂ３の抵抗値よりも大きくなり、Ｒｂｂ３の抵抗値がＲｂｂ４の抵抗値よりも大きくなるように、抵抗値を降順で有してもよい。
【０３３１】
図３８を参照すると、ボディノード電圧補償技術のいくつかの実施形態においては、フィードフォワード抵抗素子が、任意には、主ＲＦ信号経路からＦＥＴスタックのボディノードにいたるまで用いられてもよい。さらに、抵抗素子ＲｂｂがＦＥＴスタックにおけるＦＥＴのボディノードに結合されているボディノード電圧補償技術のいくつかの実施形態においては、フィードフォワード容量性素子Ｃｆｗｄは、主ＲＦ信号経路からＦＥＴスタックのボディノードにいたるまで用いることができる。ＲＦ信号経路は、ＦＥＴスタックにおけるＦＥＴを介してボディノードに結合されてもよい。フィードフォワード容量性素子およびフィードフォワード抵抗素子の両方が実現されているいくつかの実施形態においては、フィードフォワード容量性素子は、フィードフォワード抵抗素子と直列に接続されてもよい。図３８を参照すると、フィードフォワード抵抗素子と直列に接続されたフィードフォワード容量性素子Ｃｆｗｄを用いて、ＦＥＴスタックにおける第１のＦＥＴのボディノードにＲＦ信号を結合することができる。このような実施形態においては、ＲＦ信号経路は、第１のＦＥＴのソースまたはドレインを介して第１のＦＥＴのボディノードに結合される。代替例においては、ＲＦ信号経路は、任意には、ＦＥＴスタック内における別のＦＥＴのソースまたはドレインを介して結合することができる。
【０３３２】
図３８を参照すると、抵抗素子ＲｂｂがＦＥＴスタックにおけるＦＥＴのボディノードに結合されているボディノード電圧補償技術のいくつかの実施形態においては、スイッチング回路はまた、ＦＥＴスタックにおける各ＦＥＴのボディノードを浮動させるために実現される図３８の抵抗素子Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４およびＲｂ５などの抵抗素子Ｒｂを含み得る。これに対し、図３８における抵抗素子Ｒｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４、Ｒｇ５などの抵抗素子Ｒｇは、ＦＥＴスタックにおける各ＦＥＴのゲートノードを浮動させるように実現することができる。
【０３３３】
電圧分布等化回路を有するスイッチング回路は、ＦＥＴスタックにおけるＦＥＴが抵抗素子Ｒｂｂと直列に接続される容量性素子Ｃｂｂに結合されているボディノード電圧補償技術の実施形態を実現し得る。図３９を参照すると、ボディノード電圧補償技術の実施形態を実現する例示的なスイッチング回路は、ＦＥＴスタックにおける各ＦＥＴのボディノードを、抵抗素子Ｒｂｂと直列に接続されている容量性素子Ｃｂｂに結合し得る。たとえば、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４およびＦＥＴ５のボディノードは、それぞれ、Ｒｂｂ１に直列に接続されたＣｂｂ１、Ｒｂｂ２に直列に接続されたＣｂｂ２、Ｒｂｂ３に直列に接続されたＣｂｂ３、およびＲｂｂ４に直列に接続されたＣｂｂ４と結合される。
【０３３４】
図３９を参照すると、ＦＥＴスタックにおけるＦＥＴのボディノードが抵抗素子Ｒｂｂと直列に接続された容量性素子Ｃｂｂに結合されているいくつかの実施形態においては、フィードフォワード容量性素子Ｃｆｗｄは、主ＲＦ信号経路からＦＥＴスタックのボディノードにいたるまで用いることができる。フィードフォワード抵抗素子Ｒｆｗｄはまた、任意には、主ＲＦ信号経路からＦＥＴスタックのボディノードにいたるまで用いられてもよい。フィードフォワード容量性素子Ｃｆｗｄおよびフィードフォワード抵抗素子Ｒｆｗｄの両方が実現されているいくつかの実施形態においては、フィードフォワード容量性素子Ｃｆｗｄはフィードフォワード抵抗素子Ｒｆｗｄと直列に接続されてもよい。図３９を参照すると、フィードフォワード抵抗素子Ｒｆｗｄと直列に接続されたフィードフォワード容量性素子Ｃｆｗｄを用いて、ＦＥＴスタックにおける第１のＦＥＴのボディノードにＲＦ信号を結合することができる。このような実施形態においては、ＲＦ信号経路は、第１のＦＥＴのソースまたはドレインを介して、ＦＥＴスタック内における第１のＦＥＴのボディノードに結合される。代替例においては、ＲＦ信号経路は、任意には、ＦＥＴスタック内における別のＦＥＴのソースまたはドレインを介して結合することができる。
【０３３５】
さらに、図３９に示されるように、ＦＥＴスタックにおけるＦＥＴのボディノードが抵抗素子Ｒｂｂと直列に接続された容量性素子Ｃｂｂに結合されているボディノード電圧補償技術のいくつかの実現例においては、図３９における抵抗素子Ｒｂ１、Ｒｂ２、Ｒｂ３、Ｒｂ４およびＲｂ５などの抵抗素子Ｒｂは、ＦＥＴスタックにおける各ＦＥＴのボディノードを浮動させるように実現され得る。これに対して、図３９における抵抗素子Ｒｇ１、Ｒｇ２、Ｒｇ３、Ｒｇ４、Ｒｇ５などの抵抗素子Ｒｇは、ＦＥＴスタックにおける各ＦＥＴのゲートノードを浮動させるように実現することができる。
【０３３６】
電圧分布等化回路は、ＦＥＴスタックにおけるさまざまな数のＦＥＴを含むスイッチング回路のために実現されてもよい。たとえば、図４０は、２つのＦＥＴ、すなわちＦＥＴ１およびＦＥＴ２を有するスイッチング回路を示す。この明細書中に記載される特徴を有するボディノード電圧補償技術の実施形態を含む電圧分布等化回路が、このようなスイッチング回路のために実現され得る。このようなスイッチング回路のいくつかの実施形態においては、ボディノード電圧補償技術の実現例は、ＦＥＴ１およびＦＥＴ２のボディノードに結合された容量性素子Ｃｂｂ１を含み得る。例示的なスイッチング回路のボディノード電圧補償技術はさらに、任意には、ＦＥＴスタックにおけるＦＥＴ、たとえば第１のＦＥＴ、すなわちＦＥＴ１など、のボディノードに主ＲＦ信号経路を結合するフィードフォワード容量性素子Ｃｆｗｄを含んでもよい。加えて、抵抗素子Ｒｂ１およびＲｂ２は、それぞれ、ＦＥＴ１およびＦＥＴ２のボディノードを浮動させるように実現され得る。これに対し、抵抗素子Ｒｇ１およびＲｇ２は、ＦＥＴ１およびＦＥＴ２のゲートノードを浮動させるように実現され得る。
【０３３７】
図４１は、この明細書中に記載される１つ以上の特徴を有する電圧振幅分布等化回路を作製するために実現可能なプロセス７００を示す。ブロック７０２においては、スイッチのアレイを形成し得る。スイッチが半導体基板上に形成されている実施形態においては、ＦＥＴなどの半導体スイッチを基板上に形成することができる。ブロック７０４においては、スイッチの各々に結合された抵抗素子を形成することができる。半導体基板の文脈においては、抵抗素子は、ＦＥＴのボディノードまたはゲートノードに結合することができる。ブロック７０６に示されるように、スイッチに結合された容量性素子を形成することができる。ＦＥＴを含むスイッチを半導体基板上に形成する文脈においては、ＦＥＴのボディノードに結合された容量性素子を形成することができる。ブロック７０８においては、容量性素子がまた、ＲＦ経路からアレイにおけるスイッチにまで形成され得る。このような容量性素子は、任意には、ＲＦ経路からアレイにおける第１のスイッチを含む任意のスイッチにまで形成されてもよい。スイッチのアレイが半導体基板上に形成されたＦＥＴを含んでいるいくつかの実施形態においては、ブロック７０８の容量性素子は、第１のＦＥＴのソースまたはドレインから第１のＦＥＴのボディノードにまで形成することができる。
【０３３８】
図４２は、図４１に示されるプロセスのより具体的な例であり得るプロセス８００を示す。ブロック８０２においては、複数のＦＥＴを半導体基板上に形成することができる。ブロック８０４においては、入力端および出力端を規定するように複数のＦＥＴを直列に接続することができる。ブロック８０６においては、抵抗素子は、入力端および出力端を規定する直列なＦＥＴの各々のボディノードまたはゲートノードに結合することができる。ブロック８０８においては、各ＦＥＴのボディノードに結合された容量性素子を形成することができる。さらに、ブロック８１０においては、容量性素子をＦＥＴのソースまたはドレインからＦＥＴのボディノードにまで形成して、ＦＥＴのボディノードに主ＲＦ信号を結合することができる。容量性素子は、任意には、入力端および出力端を規定するＦＥＴの列において第１のＦＥＴのソースまたはドレインから第１のＦＥＴのボディノードにまで形成することができる。
【０３３９】
例１２の概要
いくつかの実現例においては、例１２は、第１のノードと第２のノードとの間に直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む高周波（ＲＦ）スイッチに関する。各々のＦＥＴはボディを有する。ＲＦスイッチはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するカップリング回路を有する補償ネットワークを含む。
【０３４０】
いくつかの実施形態においては、ＦＥＴのうち少なくともいくつかはシリコン・オン・インシュレータ（ＳＯＩ）ＦＥＴであってもよい。いくつかの実施形態においては、補償ネットワークは、複数のＦＥＴの各々にわたる電圧振幅を小さくするように構成することができる。いくつかの実施形態においては、スイッチはさらに、端のＦＥＴのボディに端のＦＥＴのソースを結合するフィードフォワード回路を含み得る。フィードフォワード回路はキャパシタを含み得る。フィードフォワード回路はさらに、キャパシタと直列な抵抗器を含み得る。
【０３４１】
いくつかの実施形態においては、カップリング回路はキャパシタを含み得る。カップリング回路はさらに、キャパシタと直列な抵抗器を含み得る。
【０３４２】
いくつかの実施形態においては、カップリング回路は抵抗器を含み得る。いくつかの実施形態においては、スイッチはさらに、ＦＥＴのボディに接続されてＦＥＴのボディにバイアス信号を供給するように構成されたボディバイアスネットワークを含み得る。ボディバイアスネットワークは、すべてのボディが共通のバイアス信号を受信するように構成することができる。
【０３４３】
いくつかの実施形態においては、スイッチはさらに、ＦＥＴのゲートに接続されてＦＥＴのゲートにバイアス信号を供給するように構成されたゲートバイアスネットワークを含み得る。ゲートバイアスネットワークは、すべてのゲートが共通のバイアス信号を受信するように構成することができる。
【０３４４】
いくつかの実施形態においては、第１のノードは、電力値を有するＲＦ信号を受信するように構成することができ、第２のノードは、ＦＥＴがオン状態である場合にＲＦ信号を出力するように構成することができる。少なくとも１つのＦＥＴは、直列に接続されたＮ個のＦＥＴを含み得る。数量Ｎは、スイッチ回路がＲＦ信号の電力を処理することを可能にするように選択され得る。
【０３４５】
いくつかの実現例に従うと、例１２は高周波（ＲＦ）スイッチを動作させるための方法に関する。当該方法は、第１のノードと第２のノードとの間に直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を、それらＦＥＴがまとめてオン状態またはオフ状態になるように制御するステップを含む。各々のＦＥＴはボディを有する。当該方法はさらに、複数のＦＥＴの各々にわたる電圧振幅を低減させるように、隣接するＦＥＴの各々のボディ同士を結合するステップを含む。
【０３４６】
いくつかの実現例に従うと、例１２は、半導体基板と、半導体基板上に形成されて直列に接続された複数の電界効果トランジスタ（ＦＥＴ）とを含む半導体ダイに関する。各々のＦＥＴはボディを有する。ダイはさらに、半導体基板上に形成された補償ネットワークを含み、補償ネットワークは、隣接するＦＥＴからなる対の各々のボディ同士を結合するカップリング回路を含む。
【０３４７】
いくつかの実施形態においては、ダイはさらに、ＦＥＴと半導体基板との間に配置された絶縁体層を含んでもよい。ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。
【０３４８】
いくつかの実現例においては、例１２は半導体ダイを作製するための方法に関する。当該方法は、半導体基板を設けるステップと、半導体基板上に直列に接続されるように複数の電界効果トランジスタ（ＦＥＴ）を形成するステップとを含む。各々のＦＥＴはボディを有する。当該方法はさらに、半導体基板上において、隣接するＦＥＴからなる対の各々のボディ同士を結合するようにカップリング回路を形成するステップを含む。
【０３４９】
いくつかの実施形態においては、当該方法はさらに、ＦＥＴと半導体基板との間に絶縁体層を形成するステップを含み得る。
【０３５０】
いくつかの実現例においては、例１２は、複数のコンポーネントを収容するように構成されたパッケージング基板を含む高周波（ＲＦ）スイッチモジュールに関する。モジュールはさらに、パッケージング基板上に実装された半導体ダイを含む。ダイは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む。各々のＦＥＴはボディを有する。モジュールはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するカップリング回路を有する補償ネットワークを含む。
【０３５１】
いくつかの実施形態においては、半導体ダイはシリコン・オン・インシュレータ（ＳＯＩ）ダイであってもよい。いくつかの実施形態においては、補償ネットワークは、少なくとも１つのＦＥＴと同じ半導体ダイの一部であってもよい。いくつかの実施形態においては、補償ネットワークは、パッケージング基板上に実装された第２のダイの一部であってもよい。いくつかの実施形態においては、補償ネットワークは半導体ダイの外側の位置に配置することができる。
【０３５２】
いくつかの実現例に従うと、例１２は、ＲＦ信号を処理するように構成されたトランシーバを含むワイヤレスデバイスに関する。ワイヤレスデバイスはさらに、増幅されたＲＦ信号の送信を促進するように構成されてトランシーバと通信するアンテナを含む。ワイヤレスデバイスはさらに、トランシーバに接続されたパワーアンプであって、増幅されたＲＦ信号を生成するように構成されたパワーアンプを含む。ワイヤレスデバイスはさらに、アンテナおよびパワーアンプに接続されたスイッチであって、増幅されたＲＦ信号をアンテナに選択的にルーティングするように構成されたスイッチを含む。スイッチは、直列に接続された複数の電界効果トランジスタ（ＦＥＴ）を含む。各々のＦＥＴはボディを有する。スイッチはさらに、隣接するＦＥＴからなる対の各々のボディ同士を結合するカップリング回路を有する補償ネットワークを含む。
【０３５３】
いくつかの実現例においては、例１２は、高周波（ＲＦ）信号を受信するように構成された入力ポートとＲＦ信号を出力するように構成された出力ポートとを含むスイッチング回路に関する。スイッチング回路はまた、入力ポートと出力ポートとの間にＲＦ信号経路を規定する１つ以上の電界効果トランジスタ（ＦＥＴ）を含み得る。各々のＦＥＴは、ソース、ドレイン、ゲートノードおよびボディノードを有する。スイッチは、第１の状態および第２の状態となり得るように構成され得る。第１の状態は、入力ポートおよび出力ポートがそれらの間をＲＦ信号が通過できるように電気的に接続されている状態に対応し、第２の状態は、入力ポートおよび出力ポートが電気的に絶縁されている状態に対応する。スイッチング回路はさらに、スイッチにわたる電圧分布変動を低減させるように構成された電圧分布回路を含んでもよく、電圧分布回路は、スイッチが第１の状態であり入力ポートでＲＦ信号を受けた場合に、スイッチにわたる電圧分布変動を抑制するために、１つ以上のＦＥＴのうちの選択されたボディノードに結合された１つ以上の素子を含んでもよい。
【０３５４】
いくつかの実施形態においては、１つ以上のＦＥＴのうちの選択されたボディノードに結合された１つ以上の素子は容量性素子を含み得る。１つ以上のＦＥＴのうちの選択されたボディノードに結合された１つ以上の素子は抵抗素子を含み得る。さらに、いくつかの実施形態においては、１つ以上のＦＥＴのうちの選択されたボディノードに結合された１つ以上の素子は、抵抗素子に直列に接続された容量性素子を含み得る。
【０３５５】
いくつかの実施形態においては、電圧分布回路は、ＲＦ信号経路を規定する第１のＦＥＴのボディノードを含むＲＦ信号経路を規定するＦＥＴのボディノードに対してＲＦ信号経路を結合するように構成されたフィードフォワード容量性素子を含み得る。いくつかの実施形態においては、電圧分布回路は、ＲＦ信号経路を規定するＦＥＴのボディノードにＲＦ信号経路を結合するように構成された、フィードフォワード抵抗素子に直列に接続されたフィードフォワード容量性素子を含む。
【０３５６】
いくつかの実施形態においては、電圧分布回路は、ＲＦ信号経路を規定するＦＥＴのゲートノードに結合されることによってＦＥＴのゲートノードの浮動を可能にする抵抗素子を含んでもよい。抵抗素子はまた、ＲＦ信号経路を規定するＦＥＴのボディノードに結合されることによってＦＥＴのボディノードの浮動を可能にし得る。
【０３５７】
いくつかの実現例に従うと、例１２はダイ上に形成された集積回路（ＩＣ：integrated circuit）に関する。ＩＣは、入力ポートと出力ポートとの間にＲＦ信号経路を規定する１つ以上の電界効果トランジスタ（ＦＥＴ）を有するスイッチを含み得る。各々のＦＥＴはボディノードを有する。スイッチは、オン状態およびオフ状態になり得るように構成され得る。いくつかの実施形態においては、電圧分布回路はスイッチに結合され、スイッチにわたる電圧分布変動を低減させるように構成されてもよい。電圧分布回路は、スイッチがオン状態であり入力ポートでそれぞれのＲＦ信号を受けた場合に、スイッチにわたる電圧分布変動を低減させるために、１つ以上のＦＥＴのうちの選択されたボディノードに結合された１つ以上の素子を含み得る。
【０３５８】
いくつかの実施形態においては、トランシーバ回路が、スイッチに電気的に接続され、ＲＦ信号を処理するように構成され得る。
【０３５９】
いくつかの実現例において教示されるように、例１２は高周波（ＲＦ）デバイスのためのパッケージモジュールに関する。モジュールは、パッケージング基板と、半導体ダイ上に形成され、パッケージング基板上に実装される集積回路（ＩＣ）とを含む。ＩＣは、入力ポートと出力ポートとの間にＲＦ信号経路を規定する１つ以上の電界効果トランジスタ（ＦＥＴ）を有するスイッチを含み得る。各々のＦＥＴはボディノードを有し、スイッチは、オン状態およびオフ状態になり得るように構成され得る。電圧分布回路は、スイッチがオン状態であり入力ポートでそれぞれのＲＦ信号を受けた場合に、スイッチにわたる電圧分布変動を低減させるために、スイッチに結合されてもよい。いくつかの実施形態においては、電圧分布回路は、ＲＦ信号経路を規定する１つ以上のＦＥＴのうち選択されたボディノードに結合された１つ以上の素子を含み得る。
【０３６０】
いくつかの実施形態においては、パッケージモジュールはまた、スイッチへの信号の送達およびスイッチからの信号の送達を促進するように構成された少なくとも１つの接続を含み得る。いくつかの実施形態においては、パッケージモジュールはまた、スイッチを保護するように構成されたパッケージング構造を含んでもよい。
【０３６１】
いくつかの実現例に従うと、例１２はワイヤレスデバイスに関する。ワイヤレスデバイスは、高周波（ＲＦ）信号の送信および受信を促進するように構成された少なくとも１本のアンテナを含み得る。さらに、ワイヤレスデバイスはまた、アンテナに結合されて高周波（ＲＦ）信号を処理するように構成されたトランシーバを含み得る。いくつかの実施形態においては、ワイヤレスデバイスは、入力ポートと出力ポートとの間にＲＦ信号経路を規定する１つ以上の電界効果トランジスタ（ＦＥＴ）を有するスイッチを含み得る。各々のＦＥＴはボディノードを有する。加えて、スイッチは、オン状態およびオフ状態になり得るように構成されてもよい。いくつかの実施形態においては、電圧分布回路は、スイッチがオン状態であり入力ポートでＲＦ信号を受けた場合に、スイッチにわたる電圧分布変動を低減させるために、スイッチに結合され得る。電圧分布回路は、ＲＦ信号経路を規定する１つ以上のＦＥＴのうち選択されたボディノードに結合された１つ以上の素子を含み得る。
【０３６２】
いくつかの実施形態においては、ワイヤレスデバイスはまた、バッテリを収容し、バッテリとスイッチとの間に電気的接続をもたらすように構成されたレセプタクルを含んでもよい。
【０３６３】
いくつかの実現例に従うと、例１２は、高周波（ＲＦ）スイッチング回路を作製するための方法に関する。当該方法は、基板を設けるかまたは形成するステップと、入力端と出力端との間にＲＦ信号経路を規定するように直列に接続された１つ以上のＦＥＴを基板上に形成するステップとを含む。各々のＦＥＴは、ソース、ドレイン、ゲートノードおよびボディノードを有する。当該方法はさらに、直列に接続された１つ以上のＦＥＴのうちの選択されたボディノードに結合されることにより、スイッチング回路にわたる電圧分布変動を低減させる素子を形成するステップを含み得る。
【０３６４】
いくつかの実施形態においては、１つ以上のＦＥＴのうちの選択されたボディノードに結合された素子を形成するステップは、容量性素子を形成するステップを含む。１つ以上のＦＥＴのうちの選択されたボディノードに結合された素子を形成するステップはまた、抵抗素子を形成するステップを含み得る。いくつかの実施形態においては、基板は半導体基板を含み得る。いくつかの実施形態においては、当該方法は、ＲＦ信号経路から、入力端と出力端との間にＲＦ信号経路を規定する選択されたＦＥＴのボディノードにまでフィードフォワード容量性素子を形成するステップをさらに含み得る。当該方法はさらに、入力端および出力端を規定するＦＥＴのゲートノードに結合されることによりＦＥＴのゲートノードの浮動を可能にする抵抗素子を形成するステップを含み得る。いくつかの実施形態においては、当該方法は、入力端および出力端を規定するＦＥＴのボディノードに結合されることにより、ＦＥＴのボディノードの浮動を可能にする抵抗素子を形成をステップを任意に含んでもよい。
【０３６５】
製品の実現例：
この明細書中に記載されるＦＥＴベースのスイッチ回路およびバイアス／カップリング構成のさまざまな例は、いくつかのさまざまな方法で、かつさまざまな製品レベルで実現することができる。このような製品の実現例のうちのいくつかを一例として説明する。
【０３６６】
半導体ダイの実現例
図４３Ａから図４３Ｄは、１つ以上の半導体ダイ上におけるこのような実現例の非限定的な例を概略的に示す。図４３Ａは、いくつかの実施形態において、この明細書中に記載される１つ以上の特徴を有するスイッチ回路１２０およびバイアス／カップリング回路１５０がダイ８００上で実現可能であることを示す。図４３Ｂは、いくつかの実施形態において、バイアス／カップリング回路１５０のうちの少なくともいくらかが図４３Ａのダイ８００の外側で実現可能であることを示す。
【０３６７】
図４３Ｃは、いくつかの実施形態において、この明細書中に記載される１つ以上の特徴を有するスイッチ回路１２０が第１のダイ８００ａ上で実現可能であり、この明細書中に記載される１つ以上の特徴を有するバイアス／カップリング回路１５０が第２のダイ８００ｂ上で実現可能であることを示す。図４３Ｄは、いくつかの実施形態において、バイアス／カップリング回路１５０のうちの少なくともいくらかが図４３Ｃの第１のダイ８００ａの外側で実現可能であることを示す。
【０３６８】
パッケージモジュール実現例
いくつかの実施形態においては、この明細書中に記載される１つ以上の特徴を有する１つ以上のダイは、パッケージモジュールにおいて実現することができる。このようなモジュールの一例が図４４Ａ（平面図）および図４４Ｂ（側面図）において示される。同じダイ上にあるスイッチ回路およびバイアス／カップリング回路の両方（たとえば図４４Ａの例示的な構成）の文脈において記載されているが、パッケージモジュールが他の構成にも基づき得ることが理解されるだろう。
【０３６９】
モジュール８１０はパッケージング基板８１２を含むように図示されている。このようなパッケージング基板は、複数のコンポーネントを収容するように構成することができ、たとえばラミネート基板を含み得る。パッケージング基板８１２上に実装されたコンポーネントは１つ以上のダイを含み得る。図示される例においては、スイッチング回路１２０およびバイアス／カップリング回路１５０を有するダイ８００はパッケージング基板８１２上に実装されるように図示されている。ダイ８００は、接続ワイヤボンド８１６などの接続を介して、モジュールのうちの他の部分に（２つ以上のダイが利用されている場合には、互いに）電気的に接続することができる。このような接続ワイヤボンドは、ダイ８００上に形成されたコンタクトパッド８１８と、パッケージング基板８１２上に形成されたコンタクトパッド８１４との間に形成することができる。いくつかの実施形態においては、１つ以上の表面実装デバイス（ＳＭＤ：surface mounted device）８２２をパッケージング基板８１２上に実装して、モジュール８１０のさまざまな機能を促進することができる。
【０３７０】
いくつかの実施形態においては、パッケージング基板８１２は、さまざまなコンポーネントを互いに相互接続するおよび／または外部接続のための接続パッドと相互接続するための電気接続経路を含み得る。たとえば、接続経路８３２は、例示的なＳＭＤ  ８２２とダイ８００とを相互接続するものとして示されている。別の例においては、接続経路８３２はＳＭＤ  ８２２を外部接続コンタクトパッド８３４と相互接続するものとして示されている。さらに別の例においては、接続経路８３２は、ダイ８００を接地接続コンタクトパッド８３６と相互接続するものとして示されている。
【０３７１】
いくつかの実施形態においては、パッケージング基板８１２およびその上に実装されるさまざまなコンポーネントの上方の空間は、オーバーモールド構造８３０で充填することができる。このようなオーバーモールド構造により、外部素子からコンポーネントおよびワイヤボンドを保護すること、およびパッケージモジュール８１０をより容易に操作することを含むいくつかの望ましい機能を提供することができる。
【０３７２】
図４５は、図４４Ａおよび図４４Ｂを参照して説明されたモジュール８１０において実現することのできる例示的なスイッチング構成の概略図を示す。この例においては、スイッチ回路１２０は、極がアンテナに接続可能であり、投がさまざまなＲｘ経路およびＴｘ経路に接続可能であるＳＰ９Ｔスイッチとして示されている。このような構成により、たとえば、ワイヤレスデバイスにおけるマルチモード・マルチバンド動作が容易になり得る。
【０３７３】
モジュール８１０はさらに、スイッチ回路１２０および／またはバイアス／カップリング回路１５０の動作を促進するために電力（たとえば供給電圧ＶＤＤ）および制御信号を受信するためのインターフェイスを含み得る。いくつかの実現例においては、供給電圧および制御信号は、バイアス／カップリング回路１５０を介してスイッチ回路１２０に印加することができる。
【０３７４】
ワイヤレスデバイスの実現例
いくつかの実現例においては、この明細書中に記載される１つ以上の特徴を有するデバイスおよび／または回路をワイヤレスデバイスなどのＲＦデバイスに含めることができる。このようなデバイスおよび／または回路は、ワイヤレスデバイスにおいて直接、この明細書中に記載されるようなモジュラー形式で、またはこれらのいくつかの組合せで実現することができる。いくつかの実施形態においては、このようなワイヤレスデバイスは、たとえば、携帯電話、スマートフォン、電話機能付きまたは電話機能無しの携帯型ワイヤレスデバイス、ワイヤレスタブレットなどを含み得る。
【０３７５】
図４６は、この明細書中に記載される１つ以上の有利な特徴を有する例示的なワイヤレスデバイス９００を概略的に示す。この明細書中に記載されるさまざまなスイッチおよびバイアシング／カップリング構成の文脈においては、スイッチ１２０およびバイアス／カップリング回路１５０はモジュール８１０の一部であってもよい。いくつかの実施形態においては、このようなスイッチモジュールにより、たとえば、ワイヤレスデバイス９００のマルチバンド・マルチモード動作を促進することができる。
【０３７６】
例示的なワイヤレスデバイス９００においては、複数のパワーアンプ（ＰＡ：power amplifier）を有するＰＡモジュール９１６は、増幅されたＲＦ信号を（デュプレクサ９２０を介して）スイッチ１２０に供給することができ、スイッチ１２０は、増幅されたＲＦ信号をアンテナにルーティングすることができる。ＰＡモジュール９１６は、既知の態様で構成および動作が可能であるトランシーバ９１４から未増幅のＲＦ信号を受信することができる。トランシーバはまた、受信した信号を処理するように構成することができる。トランシーバ９１４は、ユーザにとって適したデータおよび／または音声信号と、トランシーバ９１４にとって適したＲＦ信号とを変換するように構成されたベースバンドサブシステム９１０と連携動作するように図示されている。トランシーバ９１４はさらに、ワイヤレスデバイス９００の動作のための電力を管理するように構成される電力管理コンポーネント９０６に接続されることが示される。このような電力管理コンポーネントはさらに、ベースバンドサブシステム９１０およびモジュール８１０の動作を制御し得る。
【０３７７】
ベースバンドサブシステム９１０は、音声および／またはデータのさまざまな入力および出力がユーザに提供されることおよびユーザから受信されることを促進するよう、ユーザインターフェイス９０２に接続されるように図示されている。ベースバンドサブシステム９１０はさらにメモリ９０４に接続され得、メモリ９０４は、ワイヤレスデバイスの動作を促進し、ならびに／または、ユーザのために情報の格納を提供するようデータおよび／もしくは指示を格納するように構成される。
【０３７８】
いくつかの実施形態においては、デュプレクサ９２０は、送信動作および受信動作が共通のアンテナ（たとえば９２４）を用いて同時に行なわれることを可能にし得る。図４６においては、受信された信号は、たとえば低ノイズアンプ（ＬＮＡ：low-noise amplifier）を含み得る「Ｒｘ」経路（図示せず）にルーティングされるように図示されている。
【０３７９】
いくつかの他のワイヤレスデバイス構成は、この明細書に記載される１つ以上の特徴を利用し得る。たとえば、ワイヤレスデバイスはマルチバンドデバイスである必要はない。別の例においては、ワイヤレスデバイスは、ダイバーシティアンテナなどの付加的なアンテナと、Ｗｉ−Ｆｉ（登録商標）、ブルートゥース（登録商標）およびＧＰＳなどの付加的な接続機能とを含み得る。
【０３８０】
さまざまな例の特徴の組合せ：
この明細書中に記載されるように、各々の例に関連付けられる１つ以上の特徴は１つ以上の望ましい構成をもたらすことができる。いくつかの実現例においては、この明細書中に記載されたさまざまな例からのさまざまな特徴を組合わせて、１つ以上の所望の構成をもたらすことができる。図４７は、第１の特徴（ｉ、ｘ）が第２の特徴（ｊ、ｙ）と組合わされていることが示されている組合せ構成１０００を概略的に示す。指数「ｉ」および「ｊ」はＮ個の例のうち例示的な番号に関するものであり、ｉ＝１、２、…、Ｎ−１、Ｎおよびｊ＝１、２、…、Ｎ−１、Ｎである。いくつかの実現例においては、ｉ≠ｊは、組合せ構成１０００の第１の特徴および第２の特徴に関するものである。指数「ｘ」は、ｉ番目の例に関連付けられる個々の特徴を表わし得る。指数「ｘ」はまた、ｉ番目の例に関連付けられる特徴の組合せを表わし得る。同様に、指数「ｙ」は、ｊ番目の例に関連付けられる個々の特徴を表わし得る。指数「ｙ」はまた、ｊ番目の例に関連付けられる特徴の組合せを表わし得る。この明細書中に記載されるように、Ｎの値は１２であってもよい。
【０３８１】
２つの異なる例からの特徴を組合わせる文脈において記載してきたが、２例未満または３例以上の例の特徴も組合わせ可能であることが理解されるだろう。たとえば、１例、３例、４例、５例などの特徴を組合わせて組合わせ構成を得ることができる。
【０３８２】
概略的解説：
文脈が明確に他の態様を必要としなければ、明細書および請求の範囲の全体にわたって、「備える」および「備え」などといった文言は、排他的または網羅的な意味ではない包括的な意味、すなわち、「を含むがこれらに限定されない」という意味で解釈されるべきである。本願明細書に全体において使用される「結合される」という文言は、直接的に接続されるかまたは１つ以上の中間要素を経由して接続され得る２つ以上の要素を指す。さらに、「本願明細書において」、「上で」、「以下に」および同様の主旨の文言は、本願において使用される場合、本願の任意の特定の部分ではなく、本願を全体として指す。文脈が許容する場合、単数または複数を使用する、上記の詳細な説明における文言は、それぞれ複数または単数を含んでもよい。２つ以上の項目のリストを参照する「または」という文言は、リストにおける項目のいずれか、リストにおける項目のすべて、およびリストにおける項目の任意の組合せを含む当該文言の以下の解釈のすべてをカバーする。
【０３８３】
本発明のいくつかの実施形態の上記の詳細な説明は、網羅的であるよう意図されず、または、本発明を上に開示されたそのものの形態に限定するよう意図されない。本発明の特定の実施形態および本発明についての例は、上で例示的な目的のために記載されているが、関連する技術における当業者が認識し得るように、本発明の範囲内でさまざまな同等な修正が可能である。たとえば、プロセスまたはブロックが所与の順番で提示されているが、代替的な実施形態は、異なる順番でステップを有するルーチンを実行するか、または異なる順番でブロックを有するシステムを使用してもよく、いくつかのプロセスまたはブロックは、削除、移動、付加、細分、組み合わせ、および／または修正されてもよい。これらのプロセスまたはブロックの各々は、さまざまな異なる態様で実行されてもよい。さらに、プロセスまたはブロックは時に、連続して行なわれるものとして示されているが、これらはその代わりに並列に行なわれてもよく、または異なる時間に行なわれてもよい。
【０３８４】
本願明細書において提供される本発明の教示は、必ずしも上に記載されたシステムではなく、他のシステムに適用されてもよい。上に記載されるさまざまな実施形態の要素および動作は、さらに別の実施形態を提供するよう組み合わせられてもよい。
【０３８５】
本発明のいくつかの実施形態を記載してきたが、これらの実施形態は例示のためにのみ提示されたものであって、開示の範囲を限定するようには意図されたものではない。実際には、この明細書中に記載される新規な方法およびシステムは他のさまざまな形態で具体化され得る。さらに、この明細書中に記載される方法およびシステムの形態に対して、開示の精神から逸脱することなくさまざまな省略、置換えおよび変更がなされてもよい。添付の特許請求の範囲およびそれらの同等例は、開示の範囲および精神の範囲内に収まるような形態または変更例を包含するように意図されたものである。
【図１】
0006026654.tif 000002
【図２】
0006026654.tif 000003
【図３】
0006026654.tif 000004
【図４】
0006026654.tif 000005
【図５】
0006026654.tif 000006
【図６】
0006026654.tif 000007
【図７Ａ】
0006026654.tif 000008
【図７Ｂ】
0006026654.tif 000009
【図８Ａ】
0006026654.tif 000010
【図８Ｂ】
0006026654.tif 000011
【図９】
0006026654.tif 000012
【図１０】
0006026654.tif 000013
【図１１Ａ】
0006026654.tif 000014
【図１１Ｂ】
0006026654.tif 000015
【図１１Ｃ】
0006026654.tif 000016
【図１１Ｄ】
0006026654.tif 000017
【図１１Ｅ】
0006026654.tif 000018
【図１１Ｆ】
0006026654.tif 000019
【図１２Ａ】
0006026654.tif 000020
【図１２Ｂ】
0006026654.tif 000021
【図１２Ｃ】
0006026654.tif 000022
【図１２Ｄ】
0006026654.tif 000023
【図１２Ｅ】
0006026654.tif 000024
【図１２Ｆ】
0006026654.tif 000025
【図１３】
0006026654.tif 000026
【図１４】
0006026654.tif 000027
【図１５】
0006026654.tif 000028
【図１６】
0006026654.tif 000029
【図１７Ａ】
0006026654.tif 000030
【図１７Ｂ】
0006026654.tif 000031
【図１８Ａ】
0006026654.tif 000032
【図１８Ｂ】
0006026654.tif 000033
【図１９】
0006026654.tif 000034
【図２０】
0006026654.tif 000035
【図２１】
0006026654.tif 000036
【図２２】
0006026654.tif 000037
【図２３Ａ】
0006026654.tif 000038
【図２３Ｂ】
0006026654.tif 000039
【図２４Ａ】
0006026654.tif 000040
【図２４Ｂ】
0006026654.tif 000041
【図２５Ａ】
0006026654.tif 000042
【図２５Ｂ】
0006026654.tif 000043
【図２５Ｃ】
0006026654.tif 000044
【図２５Ｄ】
0006026654.tif 000045
【図２６】
0006026654.tif 000046
【図２７】
0006026654.tif 000047
【図２８】
0006026654.tif 000048
【図２９】
0006026654.tif 000049
【図３０】
0006026654.tif 000050
【図３１】
0006026654.tif 000051
【図３２】
0006026654.tif 000052
【図３３】
0006026654.tif 000053
【図３４】
0006026654.tif 000054
【図３５】
0006026654.tif 000055
【図３６】
0006026654.tif 000056
【図３７】
0006026654.tif 000057
【図３８】
0006026654.tif 000058
【図３９】
0006026654.tif 000059
【図４０】
0006026654.tif 000060
【図４１】
0006026654.tif 000061
【図４２】
0006026654.tif 000062
【図４３Ａ】
0006026654.tif 000063
【図４３Ｂ】
0006026654.tif 000064
【図４３Ｃ】
0006026654.tif 000065
【図４３Ｄ】
0006026654.tif 000066
【図４４Ａ】
0006026654.tif 000067
【図４４Ｂ】
0006026654.tif 000068
【図４５】
0006026654.tif 000069
【図４６】
0006026654.tif 000070
【図４７】
0006026654.tif 000071