(57)【特許請求の範囲】
【請求項１】
電気負荷（３）の一方の端部が接続される第１端子（７）と、
前記電気負荷の他方の端部が接続される第２端子（９）と、
電源（５）の高電位側と低電位側との一方である第１電位と前記第１端子との間の第１電流経路に直列に設けられ、該第１電流経路に流れる電流に比例した電圧差が両端に生じる第１電流検出用抵抗（１１）と、
前記電源の高電位側と低電位側とのうちで前記第１電位とは異なる方である第２電位と前記第２端子との間の第２電流経路に直列に設けられ、オンすることで該第２電流経路を接続し、オフすることで該第２電流経路を切断する通電用スイッチング素子（１３）と、
前記第１電流検出用抵抗の両端の電圧差を表す電圧が、入力電圧として入力される入力部（１９）を有する制御手段（３７）と、を備え、
前記制御手段は、前記入力部への入力電圧が、上側閾値電流に相当する上側閾値電圧以上になったことを検知すると、前記通電用スイッチング素子をオンからオフさせ、前記入力部への入力電圧が、前記上側閾値電流よりも小さい下側閾値電流に相当する下側閾値電圧以下になったことを検知すると、前記通電用スイッチング素子をオフからオンさせることにより、前記電気負荷に流れる電流の平均値を、前記上側閾値電流と前記下側閾値電流との間の値に制御する、電気負荷駆動装置において、
前記第２電流経路に直列に設けられ、該第２電流経路に流れる電流に比例した電圧差が両端に生じる第２電流検出用抵抗（１５）と、
前記第２電流経路に流れる電流が前記上側閾値電流よりも大きい異常判定電流以上になって、前記第２電流検出用抵抗の両端の電圧差が所定値以上になると、前記入力部への入力電圧を、前記第１電流検出用抵抗の両端の電圧差とは無関係の電圧であって、前記上側閾値電圧よりも大きい所定電圧に変更する入力電圧変更手段（３９）と、
を備えることを特徴とする電気負荷駆動装置。
【請求項２】
請求項１に記載の電気負荷駆動装置において、
前記入力部への入力電圧が、前記上側閾値電圧よりも大きく且つ前記所定電圧よりは小さい過電流判定電圧以上になったか否かを判定し、前記入力電圧が前記過電流判定電圧以上になったと判定したならば、前記制御手段に前記通電用スイッチング素子を強制的にオフさせる、強制オフ手段（２５，Ｓ１１０，Ｓ１２０）を備えること、
を特徴とする電気負荷駆動装置。
【請求項３】
請求項２に記載の電気負荷駆動装置において、
前記強制オフ手段は、ＣＰＵ（２５）がメモリ（２７）内のプログラムを実行することで実現される手段であること、
を特徴とする電気負荷駆動装置。
【請求項４】
請求項１ないし請求項３の何れか１項に記載の電気負荷駆動装置において、
前記入力電圧変更手段が前記入力部への入力電圧を前記所定電圧に変更する変更動作を開始した後、前記第２電流検出用抵抗の両端の電圧差が前記所定値未満になってからも、所定時間の間、前記入力電圧変更手段に前記変更動作をさせ続ける延長手段（５７）、を備えること、
を特徴とする電気負荷駆動装置。
【請求項５】
請求項４に記載の電気負荷駆動装置において、
前記入力電圧変更手段は、
前記入力部に、オンすることで、前記所定電圧を印加する電圧印加用スイッチング素子（４４）と、
前記第２電流検出用抵抗の両端の電圧差が前記所定値以上になった場合に、前記電圧印加用スイッチング素子をオンさせて、前記入力部への入力電圧を前記所定電圧に変更するオン駆動回路（４１，４２，４３）と、を備え、
前記延長手段は、
前記電圧印加用スイッチング素子がオンした後、前記第２電流検出用抵抗の両端の電圧差が前記所定値未満になってからも、所定時間の間、前記電圧印加用スイッチング素子をオンさせ続けるコンデンサ（５７）であること、
を特徴とする電気負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気負荷駆動装置に関する。
【背景技術】
【０００２】
電気負荷駆動装置として、電気負荷の上流側と下流側との各々にスイッチング素子と電流検出用抵抗とを備え、その電流検出用抵抗によって検出される電流が目標値となるように、スイッチング素子をオン／オフさせる、電流フィードバック制御を行うものがある。
【０００３】
電気負荷に電流を流すための電源の高電位側と低電位側とのうち、一方を「Ｖａ」とし、他方を「Ｖｂ」とすると、この種の電気負荷駆動装置においては、Ｖａと電気負荷との間にスイッチング素子が設けられ、Ｖｂと電気負荷との間に電流検出用抵抗が設けられる。そして、電流検出用抵抗には、電気負荷に流れる電流（以下、負荷電流ともいう）と同じ電流が流れるため、電流検出用抵抗の両端には、負荷電流に比例した電圧差が生じる。
【０００４】
このため、電気負荷駆動装置において、スイッチング素子を制御する制御部には、電流検出用抵抗の両端の電圧差を表す電圧（即ち、負荷電流を表す電圧）が入力される。そして、制御部は、その入力電圧が上側閾値電流に相当する上側閾値電圧以上になったことを検知すると、スイッチング素子をオンからオフさせ、入力電圧が下側閾値電流に相当する下側閾値電圧以下になったことを検知すると、スイッチング素子をオフからオンさせる。このような動作が繰り返されることにより、負荷電流の平均値が上側閾値電流と下側閾値電流との間の値に制御される。
【０００５】
尚、こうした電気負荷駆動装置の構成は、例えば、車両のエンジンに燃料を噴射するインジェクタのコイルに目標の一定電流を流すための構成として既知である。
一方、例えば特許文献１には、負荷に直列に接続されたスイッチング素子への駆動信号の供給開始から所定時間経過した時点で、負荷に電圧が印加されたことを示す検出信号が発生しない場合には、スイッチング素子への駆動信号の供給を強制的に遮断する短絡保護回路、を追加することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１３６８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、電流フィードバック制御を行う電気負荷駆動装置は、電気負荷の両端の各々に接続される端子を備えることとなる。一方の端子は、電気負荷の一端とスイッチング素子とを接続する端子であり、他方の端子は、電気負荷の他端と電流検出用抵抗とを接続する端子である。そして、それらの端子のうち、スイッチング素子側の端子と電気負荷との間の経路が、前述のＶｂ（即ち、電流検出用抵抗の電気負荷側とは反対側の電位）に短絡した場合には、以下の不具合が生じる。
【０００８】
その場合には、スイッチング素子の２つの出力端子間に電源の電圧（高電位側と低電位側との電圧差）が直接印加された状態となり、また、スイッチング素子がオンしても電流検出用抵抗には電流が流れないため、制御部はスイッチング素子をオンさせたままにすることとなる。このため、スイッチング素子に過大な電流が流れる状態が続き、その結果、スイッチング素子が破壊してしまう。
【０００９】
また、特許文献１の短絡保護回路は、制御部からスイッチング素子に出力された後の駆動信号を無効化させる回路であるため、スイッチング素子をオン／オフさせる回路の構成に応じて、その短絡保護回路の構成も変更しなければならず汎用性がない。
【００１０】
そこで、本発明は、電流フィードバック制御を行う電気負荷駆動装置において、新しい手法でスイッチング素子の過電流保護を実現することを目的としている。
【課題を解決するための手段】
【００１１】
第１発明の電気負荷駆動装置は、電気負荷の一方の端部が接続される第１端子と、電気負荷の他方の端部が接続される第２端子と、第１電流検出用抵抗と、通電用スイッチング素子と、制御手段と、を備える。
【００１２】
第１電流検出用抵抗は、電源の高電位側と低電位側との一方である第１電位と、第１端子との間の第１電流経路に直列に設けられる。このため、第１電流検出用抵抗の両端には、第１電流経路に流れる電流に比例した電圧差が生じる。
【００１３】
通電用スイッチング素子は、電源の高電位側と低電位側とのうちで第１電位とは異なる方である第２電位と、第２端子との間の第２電流経路に直列に設けられる。そして、通電用スイッチング素子は、オンすることで第２電流経路を接続し、オフすることで第２電流経路を切断する。通電用スイッチング素子がオンすることで、電気負荷に電流が流れると共に、その電流は第１電流検出用抵抗にも流れる。
【００１４】
制御手段は、入力部を有し、その入力部には、第１電流検出用抵抗の両端の電圧差を表す電圧が、入力電圧として入力される。そして、制御手段は、入力部への入力電圧が、上側閾値電流に相当する上側閾値電圧以上になったことを検知すると、通電用スイッチング素子をオンからオフさせ、入力部への入力電圧が、上側閾値電流よりも小さい下側閾値電流に相当する下側閾値電圧以下になったことを検知すると、通電用スイッチング素子をオフからオンさせることにより、電気負荷に流れる電流の平均値を、上側閾値電流と下側閾値電流との間の値に制御する。
【００１５】
更に、この電気負荷駆動装置は、第２電流検出用抵抗と、入力電圧変更手段と、を備える。
第２電流検出用抵抗は、第２電流経路に直列に設けられる。このため、第２電流検出用抵抗の両端には、第２電流経路に流れる電流に比例した電圧差が生じる。
【００１６】
そして、入力電圧変更手段は、第２電流経路に流れる電流が上側閾値電流よりも大きい異常判定電流以上になって、第２電流検出用抵抗の両端の電圧差が所定値以上になると、制御手段の入力部への入力電圧を、第１電流検出用抵抗の両端の電圧差とは無関係の電圧であって、上側閾値電圧よりも大きい所定電圧に変更する。すると、制御手段は、通電用スイッチング素子をオフさせることとなる。
【００１７】
この電気負荷駆動装置では、第２端子と電気負荷との間の経路が第１電位に短絡して、通電用スイッチング素子の２つの出力端子間に電源の電圧（第１電位と第２電位との電圧差）が直接印加された状態になった場合、通電用スイッチング素子のオンにより、第１電流検出用抵抗には電流が流れないものの、第２電流検出用抵抗には電流が流れる。そして、第２電流検出用抵抗の両端の電圧差が所定値以上になって、制御手段の入力部への入力電圧が、入力電圧変更手段により上側閾値電圧よりも大きい所定電圧に変更される。すると、制御手段は、通電用スイッチング素子をオフさせることとなる。
【００１８】
よって、第２端子と電気負荷との間の経路が第１電位に短絡した場合に、通電用スイッチング素子がオンされたままになってしまうことが防止され、延いては、通電用スイッチング素子の過電流による破壊を防ぐことができる。また、通電用スイッチング素子をオン／オフさせる回路の構成が様々に異なったとしても、入力電圧変更手段の構成としては同じ構成で済むため、汎用性が高い。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の電気負荷駆動装置の構成を表す構成図である。
【図２】正常時におけるオン／オフ制御部の動作を説明するタイムチャートである。
【図３】過電流保護処理を表すフローチャートである。
【図４】第１実施形態の電気負荷駆動装置の作用を説明するタイムチャートである。
【図５】第２実施形態の電気負荷駆動装置の構成を表す構成図である。
【図６】第３実施形態の電気負荷駆動装置の構成を表す構成図である。
【図７】第３実施形態の電気負荷駆動装置の作用を説明するタイムチャートである。
【発明を実施するための形態】
【００２０】
以下に、本発明が適用された実施形態の電気負荷駆動装置について説明する。尚、本実施形態では、例えば、車両に搭載されたバッテリを、電気負荷を駆動するための電源としている。また、駆動対象（通電対象）の電気負荷は、例えば、インジェクタのコイルやリニアソレノイドのコイルであるが、他の種類の電気負荷でも良い。
【００２１】
［第１実施形態］
図１に示す第１実施形態の電気負荷駆動装置（以下単に、駆動装置という）１は、電気負荷３の上流側のスイッチング素子をオン／オフさせるハイサイド駆動形態の装置である。この第１実施形態では、バッテリ５の低電位側の電位（即ち、マイナス端子の電位であり、以下、グランド電位ＶＧという）が、第１電位に該当し、バッテリ５の高電位側の電位（即ち、プラス端子の電位であり、以下、バッテリ電圧ＶＢという）が、第２電位に該当する。また、以下の説明において、各電圧は、グランド電位ＶＧを０Ｖとした電圧である。
【００２２】
駆動装置１は、電気負荷３の一方の端部が接続される第１端子７と、電気負荷３の他方の端部が接続される第２端子９と、を備える。
駆動装置１において、グランド電位ＶＧと第１端子７との間の電流経路である第１電流経路には、第１電流検出用抵抗（以下単に、抵抗ともいう）１１が直列に設けられている。このため、抵抗１１の両端には、第１電流経路に流れる電流（電気負荷３に流れる電流でもある）に比例した電圧差が生じる。
【００２３】
また、駆動装置１において、バッテリ電圧ＶＢと第２端子９との間の電流経路である第２電流経路には、通電用スイッチング素子としてのＦＥＴ（電界効果トランジスタ）１３が直列に設けられている。このため、第２電流経路は、ＦＥＴ１３がオンすることで接続され、ＦＥＴ１３がオフすることで切断される。尚、本実施形態において、ＦＥＴ１３は、Ｐチャネル型のＭＯＳＦＥＴである。
【００２４】
そして、ＦＥＴ１３のバッテリ電圧ＶＢ側とは反対側の端子であるドレインと、グランド電位ＶＧとの間には、ダイオード１４が、アノードをグランド電位ＶＧ側にして接続されている。そのダイオード１４は、ＦＥＴ１３がオンからオフされた際に、電気負荷３に電流を還流させるためのダイオードである。
【００２５】
更に、第２電流経路には、第２電流検出用抵抗（以下単に、抵抗ともいう）１５が直列に設けられている。このため、抵抗１５の両端には、第２電流経路に流れる電流に比例した電圧差が生じる。尚、本実施形態において、抵抗１５は、第２電流経路のうち、ＦＥＴ１３と第２端子９との間の経路に設けられているが、抵抗１５は、ＦＥＴ１３とバッテリ電圧ＶＢとの間の経路に設けられていても良い。
【００２６】
そして、駆動装置１は、マイコン１７を備えている。
マイコン１７の端子のうち、入力電圧をＡ／Ｄ（アナログ／デジタル）変換して検出するための入力端子１９（入力部に相当）には、抵抗１１の上流側端部の電圧（グランド電位ＶＧ側とは反対側の電圧）が、抵抗２１及びコンデンサ２２からなるノイズフィルタを介して、検出対象の入力電圧Ｖｍとして入力される。抵抗１１の下流側端部はグランド電位ＶＧに接続されているため、抵抗１１の上流側端部の電圧は、抵抗１１の両端の電圧差を表す電圧である。
【００２７】
マイコン１７は、ＣＰＵ２５と、ＣＰＵ２５が実行するプログラム等が記憶されたＲＯＭ２７と、ＣＰＵ２５による演算結果等が記憶されるＲＡＭ２９とを備える。更に、マイコン１９は、電気負荷３に流す電流を制御するためのハードウェアとして、Ａ／Ｄ変換器（ＡＤＣ）３１と、比較部３３と、オン／オフ制御部３５とを備える。
【００２８】
Ａ／Ｄ変換器３１は、入力端子１９への入力電圧Ｖｍを一定時間毎にＡ／Ｄ変換することにより、その入力電圧Ｖｍの電圧値を検出する。Ａ／Ｄ変換器３１は、入力電圧Ｖｍを検出する電圧検出部として機能するが、入力電圧Ｖｍは、電気負荷３に流れる電流（以下、負荷電流ともいう）を表すため、負荷電流を検出する電流検出部として機能しているとも言える。
【００２９】
比較部３３は、Ａ／Ｄ変換器３１による入力電圧Ｖｍの検出結果と、２つの閾値電圧ＶＨ，ＶＬとの大小比較を行う。
２つの閾値電圧ＶＨ，ＶＬのうち、大きい方の閾値電圧ＶＨは、抵抗１１に所定の上側閾値電流ＩＨが流れた場合の、抵抗１１の上流側端部の電圧と同じ値に設定されており、以下では、上側閾値電圧という。
【００３０】
２つの閾値電圧ＶＨ，ＶＬのうち、小さい方の閾値電圧ＶＬは、抵抗１１に上側閾値電流ＩＨよりも小さい所定の下側閾値電流ＩＬが流れた場合の、抵抗１１の上流側端部の電圧と同じ値に設定されており、以下では、下側閾値電圧という。
【００３１】
オン／オフ制御部３５は、図２に示すように、入力電圧Ｖｍが上側閾値電圧ＶＨ以上になったことが比較部３３によって検知されると、ＦＥＴ１３をオンからオフさせ、入力電圧Ｖｍが下側閾値電圧ＶＬ以下になったことが比較部３３によって検知されると、ＦＥＴ１３をオフからオンさせる。オン／オフ制御部３５によってＦＥＴ１３がオン／オフされることにより、図２に示すように、負荷電流の平均値が、上側閾値電流ＩＨと下側閾値電流ＩＬとの間の値に制御される。
【００３２】
本実施形態では、マイコン１７における入力端子１９、Ａ／Ｄ変換器３１、比較部３３及びオン／オフ制御部３５により、電気負荷３に流す電流を一定に制御するための定電流制御部３７が構成されている。
【００３３】
尚、図２における「電流」の段は、第２端子９に流れる電流を表しており、正常においては、負荷電流と同じである。このことは、後述する他の図（図４，図７）についても同様である。
【００３４】
また、図２に示すように、入力電圧Ｖｍが上側閾値電圧ＶＨ以上になってからＦＥＴ１３がオフするまでには、所定の遅れ時間ｔａがあり、同様に、入力電圧Ｖｍが下側閾値電圧ＶＬ以下になってからＦＥＴ１３がオンするまでには、所定の遅れ時間ｔｂがある。それらの遅れ時間ｔａ，ｔｂは、例えば、Ａ／Ｄ変換器３１による入力電圧ＶｍのＡ／Ｄ変換遅れと、比較器３３及びオン／オフ制御部３５の動作遅れと、ＦＥＴ１３のターンオフ時間及びターンオン時間とによって生じる。
【００３５】
そして更に、駆動装置１は、上記入力端子１９への入力電圧Ｖｍを、抵抗１１の両端の電圧差とは無関係で且つ上側閾値電圧ＶＨよりも大きい所定電圧Ｖｃｃ（本実施形態では例えば５Ｖ）に変更する入力電圧変更回路３９を備える。
【００３６】
入力電圧変更回路３９は、抵抗１５の上流側端部にエミッタが接続され、抵抗１５の下流側端部にベースが接続されたＰＮＰトランジスタ（以下単に、トランジスタともいう）４１と、ＰＮＰトランジスタ４１のコレクタに一端が接続された抵抗４２と、抵抗４２の他端にベースが接続され、グランド電位ＶＧにエミッタが接続されたＮＰＮトランジスタ（以下単に、トランジスタともいう）４３と、ＮＰＮトランジスタ４３のコレクタにベースが接続され、所定電圧Ｖｃｃにエミッタが接続されたＰＮＰトランジスタ（以下単に、トランジスタともいう）４４と、抵抗４２の上記他端とグランド電位ＶＧとの間に接続されたコンデンサ４５とを備える。そしてＰＮＰトランジスタ４４のコレクタが、入力端子１９への入力電圧Ｖｍのライン４７に接続されている。
【００３７】
尚、ＰＮＰトランジスタ４１は、ベース電流制限抵抗が内蔵されたトランジスタである。そして、ＮＰＮトランジスタ４３とＰＮＰトランジスタ４４との各々は、ベース電流制限抵抗と、エミッタ・ベース間の抵抗（誤動作防止用抵抗）とが内蔵されたトランジスタである。また、抵抗４２とコンデンサ４５はノイズフィルタを形成している。
【００３８】
この入力電圧変更回路３９では、ＦＥＴ１３を介して第２電流経路に流れる電流（＝抵抗１５に流れる電流）が上側閾値電流ＩＨよりも大きい異常判定電流Ｉｎｇ以上になって、抵抗１５の両端の電圧差が所定値Ｖｓ（＝抵抗１５の抵抗値×Ｉｎｇ）以上になると、ＰＮＰトランジスタ４１がオンする。そして、ＰＮＰトランジスタ４１がオンすると、ＮＰＮトランジスタ４３がオンし、ＮＰＮトランジスタ４３がオンすると、ＰＮＰトランジスタ４４がオンする。ＰＮＰトランジスタ４４がオンすることで、入力端子１９に所定電圧Ｖｃｃが印加され、その結果、入力端子１９への入力電圧Ｖｍが、抵抗１１の上流側端部の電圧から、所定電圧Ｖｃｃに変更される。
【００３９】
一方、マイコン１７のＣＰＵ２５は、ＲＯＭ２７内のプログラムを実行することにより、図３に示す過電流保護処理を実行する。尚、図３の過電流保護処理は、例えば、Ａ／Ｄ変換器３１による入力電圧ＶｍのＡ／Ｄ変換が完了する毎に実行されるが、Ａ／Ｄ変換間隔とは異なる一定時間毎に実行されても良い。
【００４０】
図３に示すように、ＣＰＵ２５は、過電流保護処理を開始すると、まずＳ１１０にて、Ａ／Ｄ変換器３１による入力電圧Ｖｍの検出結果と、過電流判定電圧Ｖｔｈとを比較して、入力電圧Ｖｍが過電流判定電圧Ｖｔｈ以上であるか否かを判定する。過電流判定電圧Ｖｔｈは、上側閾値電圧ＶＨよりも大きく且つ所定電圧Ｖｃｃよりは小さい電圧である（図４の２段目参照）。
【００４１】
そして、ＣＰＵ２５は、入力電圧Ｖｍが過電流判定電圧Ｖｔｈ以上ではないと判定した場合には（Ｓ１１０：ＮＯ）、そのまま当該過電流保護処理を終了する。また、ＣＰＵ２５は、入力電圧Ｖｍが過電流判定電圧Ｖｔｈ以上であると判定したならば（Ｓ１１０：ＹＥＳ）、Ｓ１２０に進み、オン／オフ制御部３５に対して、制御停止指令を与えることにより、ＦＥＴ１３を強制的にオフさせ、その後、当該過電流保護処理を終了する。尚、ＣＰＵ２５からの制御停止指令によるＦＥＴ１３の強制的なオフは、例えば、一定時間が経過するまでとか、マイコン１７がリセットされるまでといった、所定の条件が成立するまで継続される。
【００４２】
以上のような駆動装置１において、抵抗１５及び入力電圧変更回路３９が設けられていないと仮定して、第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡したとする。
【００４３】
その場合、ＦＥＴ１３の２つの出力端子（ソースとドレイン）間にバッテリ５の電圧（詳しくはＶＢとＶＧとの電圧差）が直接印加された状態となるが、ＦＥＴ１３がオンしても抵抗１１には電流が流れないため、マイコン１７の入力端子１９への入力電圧Ｖｍは上側閾値電圧ＶＨ以上とならず０Ｖのままとなる。
【００４４】
よって、オン／オフ制御部３５は、ＦＥＴ１３をオンさせたままにすることとなる。また、ＣＰＵ２５も、過電流保護処理（図３）のＳ１１０で「Ｖｍ≧Ｖｔｈ」とは判定しないため、ＣＰＵ２５によるＦＥＴ１３の強制オフも実施されない。このため、図２にて「ショート時電流」と記載した点線で示すように、ＦＥＴ１３に過大な電流が流れる状態が続くこととなり、その結果、ＦＥＴ１３が破壊してしまう。
【００４５】
一方、実際には、駆動装置１に抵抗１５及び入力電圧変更回路３９が設けられているため、ＦＥＴ１３の破壊が防止される。
第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡した場合、ＦＥＴ１３のオンにより、第１電流検出用抵抗１１には電流が流れないものの、第２電流検出用抵抗１５には電流が流れる。
【００４６】
そして、図４に示すように、第２電流経路に流れる電流（＝抵抗１５に流れる電流）が異常判定電流Ｉｎｇ以上になって、抵抗１５の両端の電圧差が所定値Ｖｓ以上になると、入力電圧変更回路３９により、マイコン１７の入力端子１９への入力電圧Ｖｍが所定電圧Ｖｃｃ（＞ＶＨ）に変更される。すると、マイコン１７におけるオン／オフ制御部３５は、ＦＥＴ１３をオフさせることとなる。
【００４７】
また、ＦＥＴ１３がオフされると、抵抗１５に電流が流れなくなり、入力電圧変更回路３９におけるトランジスタ４１，４３，４４がオフする。トランジスタ４４がオフすることで、入力電圧変更回路３９の電圧変更動作（即ち、入力電圧Ｖｍを所定電圧Ｖｃｃに変更する動作）が停止する。すると、入力端子１９への入力電圧Ｖｍが、所定電圧Ｖｃｃから、抵抗１１の上流側端部の電圧（この場合は０Ｖであり、下側閾値電圧ＶＬよりも小さい電圧）に戻るため、マイコン１７におけるオン／オフ制御部３５は、ＦＥＴ１３をオンさせることとなる。
【００４８】
そして、ＦＥＴ１３がオンして、抵抗１５の両端の電圧差が所定値Ｖｓ以上になると、再び、入力電圧変更回路３９が動作して、入力端子１９への入力電圧Ｖｍが所定電圧Ｖｃｃに変更される。すると、オン／オフ制御部３５がＦＥＴ１３をオフさせることとなる。
【００４９】
こうした動作が繰り返されることにより、ＦＥＴ１３はオンしたままにならず、オンとオフとを繰り返すことになる。尚、この場合も、入力電圧Ｖｍが所定電圧ＶｃｃになってからＦＥＴ１３がオフするまでには、前述の遅れ時間ｔａがあり、同様に、入力電圧Ｖｍが０ＶになってからＦＥＴ１３がオンするまでには、前述した遅れ時間ｔｂがある。また、図４では、図示の簡略化のため、電流の変化状態を矩形にしているが、実際の電流は、立ち上がり、立ち下がりともに、ある傾きをもって変化することとなる。
【００５０】
よって、第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡して、「ＦＥＴ１３の２つの出力端子間にバッテリ５の電圧が直接印加された状態であるのに、第１電流検出用抵抗１１には電流が流れない」という状況になっても、ＦＥＴ１３がオンされたままになってしまうことが防止され、ＦＥＴ１３の過電流による破壊を防ぐことができる。
【００５１】
また特に、マイコン１７では、入力電圧Ｖｍが所定電圧Ｖｃｃになると、ＣＰＵ２５が、過電流保護処理にて、「Ｖｍ≧Ｖｔｈ」と判定し、オン／オフ制御部３５にＦＥＴ１３を強制的にオフさせることとなる。
【００５２】
このため、第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡した場合、ＦＥＴ１３のオンとオフとが繰り返される状態は、図４における「ＦＥＴ」の段と「ソフト処理」の段に示すように、ＣＰＵ２５によるＦＥＴ１３の強制オフが実施されることで終了する。よって、ＦＥＴ１３をより確実に保護することができる。
【００５３】
逆に言うと、ＦＥＴ１３を強制的にオフさせる強制オフ手段は、ＣＰＵ２５がＲＯＭ２７内のプログラムを実行することで実現される手段であるため、特別なハードウェアが不要という利点がある。また、その反面、第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡して、入力電圧Ｖｍが過電流判定電圧Ｖｔｈ以上になっても、ＦＥＴ１３の強制オフが実施されるまでには処理遅れが生じる（図４参照）。しかし、本実施形態の駆動装置１では、その処理遅れの間においても、ＦＥＴ１３はオンしたままにならないため、ＦＥＴ１３を破壊から保護することができる。
【００５４】
尚、「Ｖｍ≧Ｖｔｈ」になったと判定するとＦＥＴ１３を強制的にオフさせる強制オフ手段は、ソフト処理を利用しないハードウェアで構成しても良い。
一方、図１においては、ＦＥＴ１３をオン／オフさせる駆動回路の構成の図示を省略しているが、その駆動回路の構成は様々なものが考えられる。また、電気負荷３に電流を流す通電用スイッチング素子としては、ＦＥＴに限らず、バイポーラトランジスタやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の他種類のスイッチング素子を用いることも考えられ、そのスイッチング素子の種類によっても、駆動回路の構成は異なる。本実施形態の駆動装置１では、抵抗１５及び入力電圧変更回路３９を設ける手法のため、通電用スイッチング素子をオン／オフさせる駆動回路の構成が様々に異なったとしても、抵抗１５及び入力電圧変更回路３９の構成としては同じ構成で済む。よって、汎用性が高いという利点がある。
【００５５】
［第２実施形態］
次に、第２実施形態の駆動装置について説明するが、第１実施形態と同様の構成要素等については、第１実施形態と同じ符号を用いる。そして、このことは、後述する他の実施形態についても同様である。
【００５６】
第１実施形態の駆動装置１がハイサイド駆動形態の装置であったのに対して、図５に示す第２実施形態の駆動装置５１は、電気負荷３の下流側のスイッチング素子をオン／オフさせるローサイド駆動形態の装置である。
【００５７】
このため、第２実施形態では、バッテリＶＢが第１電位に該当し、グランド電位ＶＧが第２電位に該当している。つまり、駆動装置５１の構成は、第１実施形態の駆動装置１における「グランド電位ＶＧ」と「バッテリ電圧ＶＢ」とを、逆にした構成になっている。
【００５８】
具体的には、駆動装置１と比較すると、下記《１》〜《３》の点が異なっている。
《１》電気負荷３に接続される端子７，９のうち、電気負荷３の上流側端部が接続される端子が、第１端子７となっており、電気負荷３の下流側端部が接続される端子が、第２端子９となっている。そして、バッテリ電圧ＶＢと第１端子７との間の電流経路である第１電流経路に、第１電流検出用抵抗１１が直列に設けられている。
【００５９】
また更に、抵抗１１の両端の電圧差を所定のゲインで増幅して出力する差動増幅回路５３が追加されており、その差動増幅回路５３の出力電圧が、抵抗２１及びコンデンサ２２からなるノイズフィルタを介して、マイコン１７の入力端子１９に入力電圧Ｖｍとして入力される。差動増幅回路５３を設けているのは、抵抗１１の両端の電圧差を、グランド電位ＶＧを基準にした電圧に変換するためである。
【００６０】
《２》グランド電位ＶＧと第２端子９との間の電流経路である第２電流経路に、ＦＥＴ１３と第２電流検出用抵抗１５とが直列に設けられている。そして、ＦＥＴ１３は、Ｎチャネル型のＭＯＳＦＥＴである。尚、抵抗１５は、ＦＥＴ１３とグランド電位ＶＧとの間の経路に設けられていても良い。
【００６１】
《３》電気負荷３に電流を還流させるためのダイオード１４は、ＦＥＴ１３のグランド電位ＶＧ側とは反対側の端子であるドレインとバッテリ電圧ＶＢとの間に、カソードをバッテリ電圧ＶＢ側にして接続されている。
【００６２】
その他は、第１実施形態の駆動装置１と同じである。
以上のような駆動装置５１によっても、第１実施形態の駆動装置１と同じ効果が得られる。尚、駆動装置５１はローサイド駆動形態であるため、「ＦＥＴ１３の２つの出力端子間にバッテリ５の電圧が直接印加された状態であるのに、第１電流検出用抵抗１１には電流が流れない」という状況は、第２端子９と電気負荷３との間の経路がバッテリ電圧ＶＢに短絡した場合に生じることとなる。そして、その場合でも、ＦＥＴ１３がオンされたままになってしまうことが防止され、ＦＥＴ１３の過電流による破壊を防ぐことができる。
【００６３】
［第３実施形態］
図６に示す第３実施形態の駆動装置５５は、第１実施形態の駆動装置１と比較すると、入力電圧変更回路３９におけるトランジスタ４４のベースとグランド電位ＶＧとの間に、該トランジスタ４４のオン状態を延長するためのコンデンサ５７が追加されている。
【００６４】
このため、駆動装置５５では、抵抗１５の両端の電圧差が前述の所定値Ｖｓ（＝抵抗１５の抵抗値×Ｉｎｇ）以上になって、トランジスタ４１，４３がオンすると、トランジスタ４４がオンすると共に、コンデンサ５７がトランジスタ４３により放電される。
【００６５】
その後、抵抗１５の両端の電圧差が所定値Ｖｓ未満になって、トランジスタ４１，４３がオフすると、コンデンサ５７は、トランジスタ４４に内蔵のベース電流制限抵抗を介して充電される。そして、コンデンサ５７の充電電流が、トランジスタ４４をオンさせることが可能なベース電流の最小値Ｉｂｍｉｎよりも小さくなると、その時点でトランジスタ４４がオフし、入力電圧変更回路３９の電圧変更動作が停止する。
【００６６】
よって、入力電圧変更回路３９が電圧変更動作を開始した後（トランジスタ４４がオンした後）、抵抗１５の両端の電圧差が所定値Ｖｓ未満になってからも、コンデンサ５７の充電電流が上記Ｉｂｍｉｎより小さくなるまでの所定時間ｔｄ（図７参照）の間は、入力電圧変更回路３９が電圧変更動作をし続ける（トランジスタ４４がオンし続ける）こととなる。
【００６７】
この駆動装置５５において、第２端子９と電気負荷３との間の経路がグランド電位ＶＧに短絡した場合には、ＦＥＴ１３のオン／オフの変化が、図７のようになる。
図７に示すように、短絡の発生により第２電流経路に流れる電流が異常判定電流Ｉｎｇ以上になって、入力電圧変更回路３９により入力電圧Ｖｍが所定電圧Ｖｃｃに変更された後、ＦＥＴ１３がオンからオフされて、第２電流経路に電流が流れなくなってからも、前述の所定時間ｔｄの間は、入力電圧Ｖｍが所定電圧Ｖｃｃのままになる。よって、その所定時間ｔｄの間、ＦＥＴ１３はオフしたままになる。
【００６８】
このため、第１実施形態の駆動装置１と比較すると、ＦＥＴ１３がオフされる時間を長くすることができる。よって、ＦＥＴ１３の過電流による破壊を一層確実に防ぐことができるようになる。また、入力電圧変更回路３９の電圧変更動作を延長させる手段がコンデンサ４７であるため、追加部品が最小であり装置の大型化を抑制できる。
【００６９】
尚、ＣＰＵ２５が過電流保護処理によってＦＥＴ１３を強制的にオフさせるまでの処理遅れ時間よりも、上記所定時間ｔｄの方が長くなるように、コンデンサ５７の静電容量を設定すれば、短絡発生時にＦＥＴ１３がオンされる延べ時間を最小にすることができるため、過電流保護の面で更に有利である。
【００７０】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく、種々の形態を採り得る。また、前述した数値も一例である。
例えば、上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合させたりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の一部を、課題を解決できる限りにおいて省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。具体例として、第２実施形態の駆動装置５１に対しても、第３実施形態と同様のコンデンサ５７を設けても良い。
【００７１】
尚、特許請求の範囲に記載した文言によって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。また、上述した駆動装置の他、当該駆動装置を構成要素とするシステム、当該駆動装置としてコンピュータを機能させるためのプログラム、このプログラムを記録した媒体、電気負荷駆動方法など、種々の形態で本発明を実現することもできる。
【符号の説明】
【００７２】
３…電気負荷、５…バッテリ（電源）、７…第１端子、９…第２端子、１１…第１電流検出用抵抗、１３…ＦＥＴ（通電用スイッチング素子）、１５…第２電流検出用抵抗、１９…入力端子（入力部）、３７…定電流制御部（制御手段）、３９…入力電圧変更回路（入力電圧変更手段）
【図１】
0005880502.tif 000002
【図２】
0005880502.tif 000003
【図３】
0005880502.tif 000004
【図４】
0005880502.tif 000005
【図５】
0005880502.tif 000006
【図６】
0005880502.tif 000007
【図７】
0005880502.tif 000008