(57)【特許請求の範囲】
【請求項１】
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記メモリは、複数の第１メモリと、第２メモリと、を有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、
前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置。
【請求項２】
前記センサ回路は、光センサ回路であり、入射される光の照度を検知するように構成され、前記入射される光の照度を検知した際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成される、請求項１に記載の表示装置。
【請求項３】
前記第１メモリは、
前記書き込みスイッチに接続された入力端子を有した第１インバータと、
前記第１インバータの出力端子に接続された入力端子及び出力端子を有した第２インバータと、
前記第１インバータの入力端子及び前記第２インバータの出力端子間に接続され、前記第１インバータ及び第２インバータをループする電流を制御するように構成されたループ電流制御スイッチと、を備える、請求項２に記載の表示装置。
【請求項４】
前記第２メモリは、
前記センサ回路に接続された入力端子を有した第１インバータと、
前記第１インバータの出力端子に接続された入力端子及び出力端子を有した第２インバータと、
前記第１インバータの入力端子及び前記第２インバータの出力端子間に接続され、前記第１インバータ及び第２インバータをループする電流を制御するように構成されたループ電流制御スイッチと、を備える、請求項１又は請求項２に記載の表示装置。
【請求項５】
前記複数の画素の各々は、前記第１メモリと前記画素制御スイッチとの間に接続され、前記第１メモリから与えられる前記表示信号のデータに応じて、前記画素制御スイッチに与える制御信号の電圧レベルを切替えるように構成された表示信号制御回路をさらに備え、
前記画素制御スイッチは、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記表示信号制御回路を介して間接的に与えられる前記制御信号及び直接与えられる前記制御信号の何れか一方を前記画素電極に与えるように構成される、請求項１に記載の表示装置。
【請求項６】
前記センサ回路は、
入射される光の照度に応じてリーク電流が生じるように構成された光センサと、
前記光センサに接続され、前記検知信号を前記第２メモリに出力するかどうかを切替えるように構成された書き換えスイッチと、
前記光センサに接続され、前記光センサに生じるリーク電流のパスを形成するかどうかを切替えるように構成されたリークパス制御スイッチと、を備える、請求項１乃至請求項５の何れか１に記載の表示装置。
【請求項７】
前記画素群は、前記第２メモリに接続され、前記第２メモリのデータを初期化するかどうか切替えるように構成されたリセットスイッチをさらに有している、請求項１乃至請求項６の何れか１に記載の表示装置。
【請求項８】
前記画素群は、前記第２メモリと同様に構成された複数の他の第２メモリと、前記センサ回路と同様に構成された複数の他のセンサ回路と、をさらに有し、
前記複数の画素の各々は、前記第２メモリ及び前記複数の他の第２メモリの何れか１つと、前記センサ回路及び前記複数の他のセンサ回路の何れか１つと、をさらに有している、請求項１乃至請求項７の何れか１に記載の表示装置。
【請求項９】
前記画素群は、前記第２メモリに接続された入力端子、及び前記信号線に接続された出力端子を有し、前記第２メモリのデータを前記信号線に出力するように構成された出力インバータをさらに有する請求項１乃至請求項８の何れか１に記載の表示装置。
【請求項１０】
前記複数の信号線と接続され、前記複数の信号線に前記表示信号を与えるように構成されたＸドライバと、
前記書き込みスイッチ、前記第１メモリ及び前記出力インバータを駆動するように構成されたＹドライバと、
前記第２メモリ及び前記センサ回路の動作を制御するように構成されたメモリ動作回路と、
前記複数の信号線と接続され、前記複数の信号線から並列に供給された信号を直列に変換して出力するように構成された変換回路と、
前記Ｘドライバ、前記Ｙドライバ、前記メモリ動作回路及び前記変換回路の動作を制御するように構成されたコントローラと、をさらに備える、請求項９に記載の表示装置。
【請求項１１】
前記センサ回路は、交流センサ回路であり、交流信号の入力の有無を検知するように構成され、前記交流信号が入力された際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成される、請求項１に記載の表示装置。
【請求項１２】
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記複数の信号線には、前記表示信号である第１表示信号及び第２表示信号の少なくとも一方が与えられるように構成され、
前記メモリは、それぞれ与えられる信号のデータを保持するように構成された複数の第１メモリ及び第２メモリを有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記第１表示信号が与えられる信号線及び第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された第１書き込みスイッチと、をさらに有し、
前記画素群は、前記第２表示信号が与えられる信号線及び第２メモリ間に接続され、前記第２表示信号のデータを前記第２メモリに書き込むかどうかを切替えるように構成された第２書き込みスイッチをさらに有し、
前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリ及び第２メモリと、前記画素電極との間に接続され、前記第１メモリから入力される前記第１表示信号のデータと、前記第２メモリから入力される前記第２表示信号若しくは検知信号のデータとに応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置。
【請求項１３】
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記メモリは、与えられる信号のデータを保持するように構成された複数の第１メモリを有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記信号線及び前記第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、
前記センサ回路は、前記第１メモリに接続され、前記入力情報を検知した際に前記第１メモリのデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリと前記画素電極との間に接続され、前記第１メモリから入力される前記表示信号のデータ及び前記検知信号のデータの何れか一方に応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置。
【請求項１４】
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記メモリは、複数の第１メモリと、第２メモリと、を有し、前記複数の画素の各々は、前記複数の第１メモリの１つと、前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置の駆動方法において、
前記表示信号の書き込み期間に、前記信号線に前記表示信号を与え、前記書き込みスイッチを導通状態に切替え、前記表示信号のデータが前記第１メモリに書き込まれ、前記第１メモリから入力される前記表示信号のデータに応じて前記画素電極の電圧レベルを切替え、
前記表示信号の書き込み期間の後の前記入力情報の検知期間に、前記入力情報を検知した際に前記検知信号のデータを前記第２メモリに記憶させ、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える、表示装置の駆動方法。
【請求項１５】
前記表示信号の書き込み期間に、前記画素電極の電圧レベルを切替え、前記表示信号に応じて白表示又は黒表示を行う、請求項１４に記載の表示装置の駆動方法。
【請求項１６】
前記入力情報の検知期間に含まれる光書き込み期間に、前記入力情報を検知した際に黒表示を行う、請求項１５に記載の表示装置の駆動方法。
【請求項１７】
前記入力情報の検知期間に含まれる光消去期間に、前記入力情報を検知した際に前記第２メモリのデータを初期化し、前記表示信号に応じて白表示又は黒表示を行う、請求項１６に記載の表示装置の駆動方法。
【請求項１８】
前記センサ回路は、入射される光の照度に応じてリーク電流が生じるように構成された光センサと、前記光センサに接続され、前記検知信号を前記第２メモリに出力するかどうかを切替えるように構成された書き換えスイッチと、前記光センサに接続され、前記光センサに生じるリーク電流のパスを形成するかどうかを切替えるように構成されたリークパス制御スイッチと、を備える表示装置の駆動方法において、
前記入力情報の検知期間に、前記光センサに光が入力され、前記光センサに前記リーク電流が生じた際に、前記検知信号のデータを前記第２メモリに記憶させ、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える、請求項１４に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置等の表示装置は、軽量・薄型等の特徴を備えることから様々な電子機器に搭載されている。アクティブマトリクス型の表示装置は、マトリクス状に配置された表示画素からなる表示部を備えている。
【０００３】
表示装置を搭載する装置では消費電力を抑えることが望まれている。従来、消費電力が小さく、画質が良好で製造の容易な小型の液晶表示装置として、画素スイッチを介して信号線から画素電極に供給される書き込み電圧の状態をデータとして保持するメモリ素子を備えた液晶表示装置が提案されている。
【０００４】
一方で、例えば、パーソナルコンピュータや携帯電子機器等のような表示装置が搭載された装置では、表示部に文字や図形等を表示させるときに、操作ボタンやキーボード、マウス等を操作することによって情報の入力を行うことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−２８６１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、表示部に表示させる文字や図形等を、キーボードやマウス等によって入力するような装置は、キーボードやマウス等の操作に不慣れなユーザにとっては、利用することが困難な場合があった。
【０００７】
また、キーボードやマウス等の使用が困難な場面、例えば、思いついた事を即座にメモしたいような場面では、キーボードやマウスのような入力インタフェースは操作が複雑であって、利用が困難であった。近年、入力インタフェースとしてタッチパネルを使う場合もある。しかしながら、タッチパネルを使う場合、タッチパネルから外部のＩＣ（集積回路）に一旦情報を伝送し、ＩＣで処理することとなる。この場合、処理速度は、遅く、手書き入力には不十分であった。
【０００８】
この発明は以上の点に鑑みなされたもので、その目的は、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置及び表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
一実施形態に係る表示装置は、
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記メモリは、複数の第１メモリと、第２メモリと、を有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、
前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される。
【００１０】
また、一実施形態に係る表示装置の駆動方法は、
表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成され、
前記メモリは、複数の第１メモリと、第２メモリと、を有し、前記複数の画素の各々は、前記複数の第１メモリの１つと、前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置の駆動方法において、
前記表示信号の書き込み期間に、前記信号線に前記表示信号を与え、前記書き込みスイッチを導通状態に切替え、前記表示信号のデータが前記第１メモリに書き込まれ、前記第１メモリから入力される前記表示信号のデータに応じて前記画素電極の電圧レベルを切替え、
前記表示信号の書き込み期間の後の前記入力情報の検知期間に、前記入力情報を検知した際に前記検知信号のデータを前記第２メモリに記憶させ、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係る表示装置を概略的に示す平面図である。
【図２】図２は、上記第１の実施形態に係る表示装置の画素を概略的に示す回路図である。
【図３】図３は、上記第１の実施形態に係る画素の等価回路を示す図である。
【図４】図４は、上記第１の実施形態に係る表示装置の駆動方法における映像信号、光書き込み信号、その他の各種信号、及び対向電圧を示すタイミングチャートである。
【図５】図５は、第２の実施形態に係る表示装置の画素の構成を示す概略図であり、４画素毎に１個の光センサ制御回路が設けられている状態を示す図である。
【図６】図６は、上記第２の実施形態に係る映像表示画素回路を示す回路図であり、図５に示した映像表示画素回路を示す図である。
【図７】図７は、上記第２の実施形態に係る光センサ制御回路を示す回路図であり、図５に示した光センサ制御回路を示す図である。
【図８】図８は、第３の実施形態に係る表示装置を概略的に示す平面図である。
【図９】図９は、上記第３の実施形態に係る表示装置の画素を概略的に示す回路図である。
【図１０】図１０は、上記第３の実施形態に係る画素の等価回路を示す図である。
【図１１】図１１は、上記第３の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示すタイミングチャートである。
【図１２】図１２は、上記第３の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示す他のタイミングチャートである。
【図１３】図１３は、第４の実施形態に係る表示装置の画素の等価回路を示す図である。
【図１４】図１４は、第５の実施形態に係る表示装置のメモリ動作回路の構成を示す回路図である。
【図１５】図１５は、第６の実施形態に係る表示装置の画素の等価回路を示す図である。
【図１６】図１６は、上記第６の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示すタイミングチャートである。
【図１７】図１７は、第７の実施形態に係る表示装置の画素の等価回路を示す図である。
【図１８】図１８は、上記第７の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示すタイミングチャートである。
【図１９】図１９は、上記第３、第４、第５、第６及び第７の実施形態に係る表示装置の使用例を示すフローチャートである。
【図２０】図２０は、上記第３、第４、第５、第６及び第７の実施形態に係る表示装置の画素の変形例を概略的に示す回路図である。
【図２１】図２１は、上記第３、第４、第５、第６及び第７の実施形態に係る表示装置の画素の他の変形例を概略的に示す回路図である。
【図２２】図２２は、第８の実施形態に係る表示装置の画素の等価回路を示す図である。
【図２３】図２３は、上記第８の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示すタイミングチャートである。
【図２４】図２４は、第９の実施形態に係る表示装置の映像表示画素回路を示す回路図である。
【図２５】図２５は、上記第９の実施形態に係る表示装置の光センサ制御回路を示す回路図である。
【図２６】図２６は、上記第９の実施形態に係る表示装置の画素の構成の変形例を示す概略図であり、６画素毎に１個の光センサ制御回路が設けられている状態を示す図である。
【図２７】図２７は、第１０の実施形態に係る表示装置を概略的に示す平面図である。
【図２８】図２８は、上記第１０の実施形態に係る表示装置及びＡＣペンを示す概略図であり、表示装置の画素電極、検知電極、液晶層、対向基板及び偏光板を示す断面図である。
【図２９】図２９は、上記第１０の実施形態に係る画素の等価回路を示す図である。
【図３０】図３０は、上記第１０の実施形態に係る表示装置の駆動方法における各種の制御信号及び対向電圧を示すタイミングチャートである。
【図３１】図３１は、第１１の実施形態に係る表示装置の画素の等価回路を示す図である。
【図３２】図３２は、上記第１１の実施形態に係る表示装置の駆動方法における各種の制御信号、ＡＣ信号、出力信号及びノード電位を示すタイミングチャートである。
【図３３】図３３は、上記第１１の実施形態の変形例に係る画素の等価回路を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら第１の実施形態に係る表示装置及び表示装置の駆動方法について詳細に説明する。この実施形態において、表示装置は、反射型の液晶表示装置であり、ノーマリーホワイトモードを採る。
【００１３】
図１に示すように、本実施形態に係る表示装置１００は、アレイ基板ＳＢ１と、対向基板ＳＢ２と、マトリクス状に配置された複数の画素（表示画素）ＰＸからなる表示部ＤＹＰと、を備えている。アレイ基板ＳＢ１及び対向基板ＳＢ２は、互いに対向するように配置された一対の透明な絶縁基板である。アレイ基板ＳＢ１と対向基板ＳＢ２との間には液晶層ＬＣ（図２）が挟持されている。
【００１４】
アレイ基板ＳＢ１の表示部ＤＹＰを囲む領域には、電源１２、Ｉ／Ｆ処理回路１４、ＸドライバＸＤ、ＹドライバＹＤ、変換回路１６、メモリ動作回路１８、タイミングコントローラＴＣＯＮ、ＣＯＭドライバＣＤ及び光センサタイミング自動調整回路３０が配置されている。アレイ基板ＳＢ１の一端にはフレキシブル基板２０が電気的に接続されている。表示装置１００はフレキシブル基板２０を介して外部からの信号を受信するとともに外部へ信号を出力する。メモリ動作回路１８は、後述する第２メモリＭ２の動作を制御する。
【００１５】
図１、図２及び図３に示すように、アレイ基板ＳＢ１側において、表示部ＤＹＰの複数の画素ＰＸは、それぞれ画素電極ＰＥと、第１メモリＭ１と、第２メモリＭ２と、センサ回路としての光センサ回路ＳＳと、表示信号制御回路Ｎ１と、画素制御スイッチ（ＳＷ１１、ＳＷ１２）とを有している。
【００１６】
画素電極ＰＥは、表面が凹凸状の下地層（図示せず）上に配置され、下地層に沿って表面が凹凸状であり、光を反射する導電性材料で形成されている。画素電極ＰＥは、例えばアルミニウムで形成されている。画素電極ＰＥは、後述するフォトダイオードＰＤと対向した開口部（図示せず）を有している。
【００１７】
このような画素電極ＰＥを設けることによって、対向基板ＳＢ２側から液晶層ＬＣを透過してアレイ基板ＳＢ１の表示部ＤＹＰに向かって入射した光は、画素電極ＰＥで対向基板ＳＢ２側に反射される。各画素ＰＸに設けられるフォトダイオードＰＤの個数は１個であるため、画素電極ＰＥの開口部のサイズの拡大を抑えることができ、すなわち、光反射面積の縮小を抑えることができる。
【００１８】
反射型の液晶表示装置は、バックライトユニットが不要であるため、小型、軽量であって消費電力を低く抑えることができる。また、反射型の液晶表示装置では、例えば第１メモリＭ１や第２メモリＭ２の上層に画素電極ＰＥを形成することも可能となり、設計自由度が制約されることがなくなる。
【００１９】
対向基板ＳＢ２において、表示部ＤＹＰは、複数の画素電極ＰＥと対向するように対向電極ＣＥが配置されている。対向電極ＣＥには、アレイ基板ＳＢ１側のＣＯＭドライバＣＤから対向電圧Ｖｃｏｍが供給される。
【００２０】
アレイ基板ＳＢ１上には、複数の第１書き込みスイッチとしての複数の第１トランジスタＴＲ１１と、複数の画素ＰＸが配列する列方向に沿って延在して配置された複数の信号線ＸＬと、複数の第１制御配線ＣＬ１と、複数の第１インバータＩＮ１１と、複数の第２インバータＩＮ１２とが形成されている。
【００２１】
複数の信号線ＸＬは、複数の画素ＰＸに接続されている。複数の信号線ＸＬは、一端がＸドライバＸＤ及び変換回路１６と電気的に接続されている。信号線ＸＬには、ＸドライバＸＤから、映像データ用の映像信号Ｖｓｉｇ、又は光書き込みデータ用の書き込み信号としての光書き込み信号ＶＬが与えられる。映像信号Ｖｓｉｇは、第１表示信号として利用される。光書き込み信号ＶＬは、第２表示信号として利用される。
【００２２】
なお、第１表示信号は、映像信号Ｖｓｉｇに限らず、過去に書き込まれた文字や図形等を示す画像信号（映像信号）であったり、白表示に対応した信号であったりしてもよい。また、この実施形態において、光書き込み信号ＶＬは白表示に対応した信号である。  
後述するが、画素電極ＰＥに印加される電圧（信号）に相当（対応）する電圧（信号）は、後述するクロックドインバータＩＳＷＡ、及び信号線ＸＬを介して変換回路１６に供給される。第１制御配線ＣＬ１は一端がＹドライバＹＤと電気的に接続されている。
【００２３】
第１トランジスタＴＲ１１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１トランジスタＴＲ１１において、ゲート電極は第１制御配線ＣＬ１と、ソース電極は信号線ＸＬと、ドレイン電極は第１メモリＭ１と、それぞれ電気的に接続されている。ＹドライバＹＤから出力される、第１トランジスタＴＲ１１の動作を制御する制御信号ＳＳＴ１は、第１制御配線ＣＬ１を介して第１トランジスタＴＲ１１のゲート電極に与えられる。これにより、第１トランジスタＴＲ１１は、映像信号Ｖｓｉｇを第１メモリＭ１に与え、映像信号Ｖｓｉｇのデータを第１メモリＭ１に書き込むかどうかを切替える。
【００２４】
第１メモリＭ１は、スタティックメモリとしてのＳＲＡＭ（static random access memory）である。第１メモリＭ１は、映像信号Ｖｓｉｇのデータを保持するものである。第１メモリＭ１は、第１インバータＩＮ１１及び第２インバータＩＮ１２を備えている。第１インバータＩＮ１１は、入力端子と、第１トランジスタＴＲ１１のドレイン電極及び表示信号制御回路Ｎ１に接続された出力端子とを有している。
【００２５】
第２インバータＩＮ１２は、第１インバータＩＮ１１の出力端子に接続された入力端子と、第１インバータＩＮ１１の入力端子に接続された出力端子とを有している。第２インバータＩＮ１２は、第１インバータＩＮ１１に環状（ループ状）に接続されている。  
第１メモリＭ１が表示信号制御回路Ｎ１に出力する映像信号Ｖｓｉｇの電圧レベルは、白表示に対応した０Ｖ又は黒表示に対応した５Ｖである。
【００２６】
アレイ基板ＳＢ１上には、複数の第２書き込みスイッチとしての複数の第２トランジスタＴＲ１２と、複数の第２制御配線ＣＬ２と、複数の第３制御配線ＣＬ３と、複数の第３インバータＩＳＷ１１と、複数の第４インバータＩＳＷ１２と、複数のループ電流制御スイッチとしての複数の第３トランジスタＴＲ１３とが形成されている。第２制御配線ＣＬ２は、一端がＹドライバＹＤと電気的に接続されている。第３制御配線ＣＬ３は、一端がメモリ動作回路１８と電気的に接続されている。
【００２７】
第２トランジスタＴＲ１２は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第２トランジスタＴＲ１２において、ゲート電極は第２制御配線ＣＬ２と、ソース電極は信号線ＸＬと、ドレイン電極は第２メモリＭ２と、それぞれ電気的に接続されている。ＹドライバＹＤから出力される、第２トランジスタＴＲ１２の動作を制御する制御信号ＳＳＴ２は、第２制御配線ＣＬ２を介して第２トランジスタＴＲ１２のゲート電極に与えられる。これにより、第２トランジスタＴＲ１２は、光書き込み信号ＶＬを第２メモリＭ２に与え、光書き込み信号ＶＬのデータを第２メモリＭ２に書き込むかどうかを切替える。
【００２８】
この実施形態において、映像信号Ｖｓｉｇが与えられる信号線ＸＬ及び光書き込み信号ＶＬが与えられる信号線ＸＬは、共用されている。第１トランジスタＴＲ１１及び第２トランジスタＴＲ１２は、独立に制御される。
【００２９】
第２メモリＭ２は、スタティックメモリとしてのＳＲＡＭである。第２メモリＭ２は、光書き込み信号ＶＬのデータを保持するものである。第２メモリＭ２は、ループ状に接続された第３インバータＩＳＷ１１、第４インバータＩＳＷ１２及び第３トランジスタＴＲ１３を備えている。
【００３０】
第３インバータＩＳＷ１１は、第２トランジスタＴＲ１２のドレイン電極及び光センサ回路ＳＳに接続された入力端子及び出力端子を有している。第４インバータＩＳＷ１２は、第３インバータＩＳＷ１１の出力端子に接続された入力端子及び表示信号制御回路Ｎ１に接続された出力端子を有している。
【００３１】
第３トランジスタＴＲ１３は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第３トランジスタＴＲ１３において、ゲート電極は第３制御配線ＣＬ３と、ソース電極は第３インバータＩＳＷ１１の入力端子と、ドレイン電極は第４インバータＩＳＷ１２の出力端子と、それぞれ電気的に接続されている。
【００３２】
メモリ動作回路１８から出力される、第３トランジスタＴＲ１３の動作を制御する第２メモリ制御信号ＩＮＶ１２は、第３制御配線ＣＬ３を介して第３トランジスタＴＲ１３のゲート電極に与えられる。これにより、第３トランジスタＴＲ１３は、第３インバータＩＳＷ１１及び第４インバータＩＳＷ１２をループする電流を制御する。
【００３３】
第２メモリＭ２が表示信号制御回路Ｎ１に出力する光書き込み信号ＶＬ又は制御信号ＲＣＬの電圧レベルは、白表示に対応した０Ｖ又は黒表示に対応した５Ｖである。ここで、制御信号ＲＣＬは、検知信号として利用される。
【００３４】
アレイ基板ＳＢ１上には、ラッチ回路としての複数の第５インバータＩＮＶ１１と、複数のＮＯＲ回路ＮＲ１と、画素制御スイッチの第１出力スイッチＳＷ１１及び第２出力スイッチＳＷ１２が形成されている。
【００３５】
表示信号制御回路Ｎ１は、第１メモリＭ１及び第２メモリＭ２、並びに画素制御スイッチ間に接続され、映像信号Ｖｓｉｇのデータ、並びに光書き込み信号ＶＬ若しくは制御信号（光ペン切替制御信号）ＲＣＬのデータを基に論理演算し、論理演算結果である出力信号ＶＣ１、ＶＣ２を出力する。
【００３６】
詳しくは、表示信号制御回路Ｎ１は、第５インバータＩＮＶ１１及びＮＯＲ回路ＮＲ１を有している。第５インバータＩＮＶ１１は、画素制御スイッチに接続された出力端子と、入力端子とを有している。第５インバータＩＮＶ１１の出力端子は、第１出力スイッチＳＷ１１のＰ型トランジスタのゲート電極及び第２出力スイッチＳＷ１２のＮ型トランジスタのゲート電極に接続されている。
【００３７】
ＮＯＲ回路ＮＲ１は、第２メモリＭ２に接続された第１入力端子、第１メモリＭ１に接続された第２入力端子、並びに第５インバータＩＮＶ１１の入力端子及び画素制御スイッチに接続された出力端子を有している。
【００３８】
ＮＯＲ回路ＮＲ１の第１入力端子は、第４インバータＩＳＷ１２の出力端子に接続されている。ＮＯＲ回路ＮＲ１の第２入力端子は、第１インバータＩＮ１１の出力端子に接続されている。ＮＯＲ回路ＮＲ１の出力端子は、第１出力スイッチＳＷ１１のＮ型トランジスタのゲート電極及び第２出力スイッチＳＷ１２のＰ型トランジスタのゲート電極に接続されている。
【００３９】
ＮＯＲ回路ＮＲ１が画素制御スイッチに出力する出力信号ＶＣ１の電圧レベルは、黒表示に対応した０Ｖ又は白表示に対応した５Ｖである。また、第５インバータＩＮＶ１１が画素制御スイッチに出力する出力信号ＶＣ２の電圧レベルは、黒表示に対応した０Ｖ又は白表示に対応した５Ｖである。
【００４０】
アレイ基板ＳＢ１上には、複数の第５制御配線ＣＬ５と、複数の第６制御配線ＣＬ６とが形成されている。第５制御配線ＣＬ５及び第６制御配線ＣＬ６は、それぞれの一端がＹドライバＹＤと電気的に接続されている。
【００４１】
画素制御スイッチ（ＳＷ１１、ＳＷ１２）は、表示信号制御回路Ｎ１（第１メモリＭ１及び第２メモリＭ２）、並びに画素電極ＰＥ間に接続されている。画素制御スイッチ（ＳＷ１１、ＳＷ１２）は、表示信号制御回路Ｎ１から入力される出力信号ＶＣ１、ＶＣ２のデータ（第１メモリＭ１から入力される映像信号Ｖｓｉｇのデータ、又は第２メモリＭ２から入力される光書き込み信号ＶＬ若しくは制御信号ＲＣＬのデータ）に応じて、画素電極ＰＥに与える制御信号の電圧レベルを切替える。
【００４２】
詳しくは、第１出力スイッチＳＷ１１のＮ型トランジスタのソース電極及びＰ型トランジスタのソース電極は、第５制御配線ＣＬ５に接続されている。第２出力スイッチＳＷ１２のＮ型トランジスタのソース電極及びＰ型トランジスタのソース電極は、第６制御配線ＣＬ６に接続されている。
【００４３】
第１出力スイッチＳＷ１１は、ＮＯＲ回路ＮＲ１から入力される出力信号ＶＣ１及び第５インバータＩＮＶ１１から入力される出力信号ＶＣ２に応じて、ＹドライバＹＤから第５制御配線ＣＬ５を介して入力される制御信号ＶＬＣ＿ａを画素電極ＰＥに与えるかどうかを切替える。
【００４４】
第２出力スイッチＳＷ１２は、ＮＯＲ回路ＮＲ１から入力される出力信号ＶＣ１及び第５インバータＩＮＶ１１から入力される出力信号ＶＣ２に応じて、ＹドライバＹＤから第６制御配線ＣＬ６を介して入力される制御信号ＶＬＣ＿ｂを画素電極ＰＥに与えるかどうかを切替える。
【００４５】
画素電極ＰＥには、制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂが与えられる。ここで、制御信号ＶＬＣ＿ａは対向電圧Ｖｃｏｍに対して同相波形を採り白表示に対応し、制御信号ＶＬＣ＿ｂは対向電圧Ｖｃｏｍに対して逆相波形を採り黒表示に対応している。
【００４６】
アレイ基板ＳＢ１上には、複数のセンサとして、複数の光センサである複数のフォトダイオードＰＤと、複数の書き換えスイッチとしての複数の第４トランジスタＴＲ１４と、リークパスを制御するためのスイッチとしての複数の第５トランジスタＴＲ１５と、複数の制御配線ＳＷＬとが形成されている。制御配線ＳＷＬは、一端がＹドライバＹＤと電気的に接続されている。
【００４７】
光センサ回路ＳＳは、第２メモリＭ２に接続されている。光センサ回路ＳＳは、入力情報を検知する。光センサ回路ＳＳは、入力情報を検知した際に制御信号ＲＣＬのデータを第２メモリＭ２に与える。すなわち、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。詳しくは、光センサ回路ＳＳは、入射される光の照度を検知することにより、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。
【００４８】
光センサ回路ＳＳは、フォトダイオードＰＤ、第４トランジスタＴＲ１４及び第５トランジスタＴＲ１５を備えている。  
フォトダイオードＰＤは、アノードと、電源としての高電位電源ＶＤＤに接続されたカソードとを有している。フォトダイオードＰＤは、入射される光の照度に応じてリーク電流が生じるものである。
【００４９】
第４トランジスタＴＲ１４は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第４トランジスタＴＲ１４において、ゲート電極は、フォトダイオードＰＤのアノードと、ソース電極は制御配線ＳＷＬと、ドレイン電極は第３インバータＩＳＷ１１の入力端子と、それぞれ電気的に接続されている。第４トランジスタＴＲ１４は、制御信号ＲＣＬを第２メモリＭ２に出力するかどうかを切替える。
【００５０】
制御信号ＲＣＬは、第３表示信号又は第４表示信号としても利用される。  
第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換える際、光センサ回路ＳＳは、第２メモリＭ２のデータを第３表示信号のデータに書き換える。又は、光センサ回路ＳＳは、光書き込み信号ＶＬと同レベルの第４表示信号を書き込み、第２メモリＭ２に書き換えられた第３表示信号のデータを消去し、第２メモリＭ２のデータを光書き込み信号ＶＬのデータに回復させる。
【００５１】
フォトダイオードＰＤにリーク電流が生じることにより、第４トランジスタＴＲ１４のゲート電極に高電位電源ＶＤＤから電源電圧（ハイレベルの電圧）が与えられる。これにより、第４トランジスタＴＲ１４は、導通状態となり、制御配線ＳＷＬから入力される制御信号ＲＣＬを第３インバータＩＳＷ１１の入力端子に出力する。
【００５２】
第５トランジスタＴＲ１５は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第５トランジスタＴＲ１５において、ゲート電極は第３制御配線ＣＬ３と、ソース電極は電源としての低電位電源ＶＳＳ（接地電位）と、ドレイン電極はフォトダイオードＰＤのアノードと、それぞれ電気的に接続されている。第５トランジスタＴＲ１５は、フォトダイオードＰＤに生じるリーク電流のパスを形成するかどうかを切替える。第５トランジスタＴＲ１５が導通状態となることにより、第４トランジスタＴＲ１４を非導通状態にすることができる。
【００５３】
アレイ基板ＳＢ１上には、複数の出力インバータとしての複数のクロックドインバータＩＳＷＡと、複数の第４制御配線ＣＬ４とが形成されている。第４制御配線ＣＬ４は、一端がＹドライバＹＤと電気的に接続されている。
【００５４】
クロックドインバータＩＳＷＡは、第２メモリＭ２の第４インバータＩＳＷ１２の出力端子に接続された入力端子と、信号線ＸＬに接続された出力端子とを有している。
【００５５】
ＹドライバＹＤから出力される制御信号ＳＳＴ３は、クロックドインバータＩＳＷＡに入力され、クロックドインバータＩＳＷＡの動作が制御される。クロックドインバータＩＳＷＡは、第２メモリＭ２のデータを信号線ＸＬに出力可能である。信号線ＸＬに出力された第２メモリＭ２のデータは、ＸドライバＸＤ及び変換回路１６を介してパネル外部に出力される。
【００５６】
上記のように構成された画素ＰＸは、大まかに、映像表示画素回路Ｓ１と、センサ制御回路としての光センサ制御回路ＰＨとに分類できる。映像表示画素回路Ｓ１は、第１トランジスタＴＲ１１、第１メモリＭ１、表示信号制御回路Ｎ１及び画素制御スイッチ（ＳＷ１１、ＳＷ１２）を有している。光センサ制御回路ＰＨは、第２トランジスタＴＲ１２、第２メモリＭ２及び光センサ回路ＳＳを有している。
【００５７】
次に、表示装置１００の動作について説明する。表示装置１００の動作は、タイミングコントローラＴＣＯＮによって制御されている。本実施形態に係る表示装置１００には、光ペン（ペン型ライト）ＬＰにより表示部ＤＹＰに光を照射することによって入力される位置情報を基に、表示部ＤＹＰに文字や図形等が書き込まれるものである。電源が起動された場合には、信号線ＸＬには初期信号として、白表示に対応した信号（０Ｖ）が供給される。なお、初期信号は、映像信号Ｖｓｉｇ及び光書き込み信号ＶＬとは異なるものである。
【００５８】
図４に示すように、表示装置１００の動作は、表示信号書き込み期間Ｐ１の表示信号書き込み動作と、制御信号ＲＣＬ書き換え期間Ｐ２の制御信号ＲＣＬ書き換え動作と、読出し期間Ｐ３の読出し動作とに分けられる。表示信号書き込み動作は、第１表示信号書き込み期間Ｐ１ａの第１表示信号書き込み動作と、第２表示信号書き込み期間Ｐ１ｂの第２表示信号書き込み動作とに分けられる。
【００５９】
制御信号ＲＣＬ書き換え期間Ｐ２は、入力情報の検知期間と言うことができる。制御信号ＲＣＬ書き換え動作は、光書き込み期間Ｐ２ａ（書き込み期間）の光書き込み動作（書き込み動作）と、光消去期間Ｐ２ｂ（消去期間）の光消去動作（消去動作）とに分けられる。
【００６０】
なお、図４において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、後述するが、光書き込み動作と、光消去動作とは、ユーザによって切替えて行われるものである。このため、例えば、表示装置１００は、光消去動作無しに動作してもよく、光書き込み動作と、光消去動作とを交互に複数回繰り返すように動作してもよい。
【００６１】
図３及び図４に示すように、光ペンＬＰで書き込みを行なう場合は、光書き込み期間Ｐ２ａに制御配線ＳＷＬに与えられる制御信号ＲＣＬは、ハイレベル（５Ｖ）となる。制御配線ＳＷＬにハイレベルの制御信号ＲＣＬが与えられると、第４トランジスタＴＲ１４のソース電極にハイレベルの制御信号ＲＣＬが与えられる。
【００６２】
対向電極ＣＥに印加される対向電圧Ｖｃｏｍの電圧レベルは、ハイレベルの電圧とローレベルの電圧とが一定周期で交互に切替わる。制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂの電圧レベルは、対向電圧Ｖｃｏｍの電圧レベルが切替わる周期と対応するように、ハイレベルの電圧とローレベルの電圧とに一定周期で交互に切替わる。
【００６３】
制御信号ＶＬＣ＿ａと、制御信号ＶＬＣ＿ｂとは、互いに逆のレベルとなるように制御される。すなわち、対向電圧Ｖｃｏｍの電圧レベルがハイレベルとなる期間では、制御信号ＶＬＣ＿ａの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ｂの電圧レベルがローレベルとなる。対向電圧Ｖｃｏｍの電圧レベルがローレベルとなる期間では、制御信号ＶＬＣ＿ｂの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ａの電圧レベルがローレベルとなる。光書き込み期間Ｐ２ａに、クロックドインバータＩＳＷＡに与えられる制御信号ＳＳＴ３の電圧レベルは、ローレベルとなっている。
【００６４】
光ペンＬＰによる書き込みを行なう際には、最初に、制御信号ＳＳＴ１により第１トランジスタＴＲ１１が導通状態に切替えられ第１メモリＭ１に白表示に対応した０Ｖの映像信号Ｖｓｉｇが供給され、一方、制御信号ＳＳＴ２により第２トランジスタＴＲ１２が導通状態に切替えられ第２メモリＭ２に白表示に対応した０Ｖの光書込み信号ＶＬが供給される。第１トランジスタＴＲ１１及び第２トランジスタＴＲ１２は、信号線ＸＬから第１メモリＭ１及び第２メモリＭ２へそれぞれ信号が与えられた後に非導通状態（オフ）に切替えられる。
【００６５】
第３制御配線ＣＬ３に与えられる第２メモリ制御信号ＩＮＶ１２の電圧レベルがハイレベルに切替えられると、第５トランジスタＴＲ１５が導通状態に切替えられ、第４トランジスタＴＲ１４のゲート電極及びフォトダイオードＰＤのアノードは、低電位電源ＶＳＳ（接地電位）に接続される。
【００６６】
すると、第４トランジスタＴＲ１４は、非導通状態に切替えられ（ソース電極及びドレイン電極間が絶縁され）、制御配線ＳＷＬから第２メモリＭ２へ制御信号ＲＣＬは供給されない。そのとき、第２メモリＭ２の第３トランジスタＴＲ１３は、導通状態に切替えられるため、第２メモリＭ２はループ状態となりデータが保持される。
【００６７】
次に、第２メモリ制御信号ＩＮＶ１２の電圧レベルがローレベル切替わると、例えば、光ペンＬＰから光センサ回路ＳＳのフォトダイオードＰＤに光が照射された場合、光の照度に応じてフォトダイオードＰＤにリーク電流が流れ、第４トランジスタＴＲ１４のゲート電極に高電位電源ＶＤＤからハイレベルの電圧が与えられ、第４トランジスタＴＲ１４が導通状態となり、制御配線ＳＷＬから第２メモリＭ２にハイレベル（５Ｖ）の制御信号ＲＣＬが与えられる。
【００６８】
そのとき、第３制御配線ＣＬ３に与えられる第２メモリ制御信号ＩＮＶ１２の電圧レベルがローレベルに切替えられると、第３トランジスタＴＲ１３が非導通状態に切替えられるため、第３インバータＩＳＷ１１の入力端子（ゲート電極）側の電圧レベルが白表示用のローレベル（０Ｖ）であれば、第２メモリＭ２に、容易に制御信号ＲＣＬのハイレベル（５Ｖ）が書き込まれ、第２メモリＭ２が黒表示用のデータに書き換えられる。
【００６９】
その後、第２メモリ制御信号ＩＮＶ１２の電圧レベルがハイレベルとなると、第３トランジスタＴＲ１３が導通状態に切替わり、第２メモリＭ２がループ状となり、データ（５Ｖ）が保持される。
【００７０】
電源投入の際に、信号線ＸＬに初期信号として白表示に対応した信号（０Ｖ）が供給されたとき、第１メモリＭ１（第１インバータＩＮ１１の出力端子）からローレベル（０Ｖ）の白表示に対応した信号が、また、第２メモリＭ２（第４インバータＩＳＷ１２の出力端子）からローレベル（０Ｖ）の白表示に対応した信号が、表示信号制御回路Ｎ１のＮＯＲ回路ＮＲ１の第１及び第２入力端子に与えられる。ＮＯＲ回路ＮＲ１は出力端子からハイレベル（５Ｖ）の出力信号ＶＣ１を出力し、第５インバータＩＮＶ１１は出力端子からローレベル（０Ｖ）の出力信号ＶＣ２を出力し、第１出力スイッチＳＷ１１及び第２出力スイッチＳＷ１２を制御して、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが画素電極ＰＥに与えられる。
【００７１】
また、光ペンＬＰを用いた入力により第２メモリＭ２（第４インバータＩＳＷ１２）の出力信号がローレベル（０Ｖ）からハイレベル（５Ｖ）に書き換わった場合、ＮＯＲ回路ＮＲ１の第１入力端子にハイレベルの信号が与えられる。すると、ＮＯＲ回路ＮＲ１はローレベル（０Ｖ）の出力信号ＶＣ１を出力し、第５インバータＩＮＶ１１はハイレベル（５Ｖ）の出力信号ＶＣ２を出力し、第１出力スイッチＳＷ１１及び第２出力スイッチＳＷ１２を制御して、制御信号ＶＬＣ＿ｂが選択され、黒表示に対応した電圧レベル（５Ｖ）の制御信号ＶＬＣ＿ｂが画素電極ＰＥに与えられる。
【００７２】
ＮＯＲ回路ＮＲ１の第１入力端子及び第２入力端子のどちらかに、ハイレベル（５Ｖ）の信号が与えられた場合、黒表示となるよう画素制御スイッチ（ＳＷ１１、ＳＷ１２）が制御され、画素電極ＰＥに制御信号ＶＬＣ＿ｂが与えられる。もし、第１メモリＭ１の映像信号Ｖｓｉｇのデータがハイレベル（５Ｖ）となっている場合、光ペンＬＰで書き込む前から黒表示となる。
【００７３】
表示装置１００は、通常では画素メモリ（第１メモリＭ１及び第２メモリＭ２）にデータを記憶できる為、例えば周波数を１Ｈｚ以下に低下させることができる。これにより、表示装置１００の低消費電力化を実現することができる。光ペンＬＰでの書き換えは制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂと独立した第２メモリ制御信号ＩＮＶ１２で制御できる。第２メモリ制御信号ＩＮＶ１２の周波数は、制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂのそれぞれの周波数と異なる為、手書き入力に適した周波数に設定する事ができる。また、第２メモリ制御信号ＩＮＶ１２を光ペンＬＰの使用に対応付ける事で、光ペンＬＰ使用時のみ第２メモリ制御信号ＩＮＶ１２の周波数を上げればよく、低消費電力化と手書き入力とを両立する事ができる。
【００７４】
表示部ＤＹＰに光ペンＬＰ等で書込まれた文字や図形等を消去する場合には、光消去期間Ｐ２ｂに、制御配線ＳＷＬを介して第４トランジスタＴＲ１４のソース電極に、ローレベル（０Ｖ）の制御信号ＲＣＬが与えられる。
【００７５】
ここで、表示部ＤＹＰへの書き込みと消去との切替えは、ユーザが表示装置１００に搭載された（表示装置１００に設けられた）ボタン等のインタフェースを操作することによって行なうことができる。ユーザの操作に対応した外部からの指令信号は、フレキシブル基板２０を介してタイミングコントローラＴＣＯＮに与えられる。タイミングコントローラＴＣＯＮは、与えられた指令信号にしたがって制御信号ＲＣＬを切り替える。
【００７６】
光ペンＬＰで書き込み（黒表示）を行う時と基本的には同じあり、第４トランジスタＴＲ１４のソース電極に与えられる制御信号ＲＣＬの電圧レベルが、光書き込み用のハイレベル（５Ｖ）であるのか、光消去用のローレベル（０Ｖ）であるのか、の違いである。
【００７７】
第２メモリ制御信号ＩＮＶ１２がハイレベルの場合、第２メモリＭ２の保持データは光ペン書き込み（黒表示）時と同等の状態であり、第４トランジスタＴＲ１４は非導通状態であり、第２メモリＭ２へ書き込まれることはない。また、第２メモリＭ２の第３トランジスタＴＲ１３は導通状態であるため、第２メモリＭ２はループ状態にあり、データが保持されている。
【００７８】
次に、第２メモリ制御信号ＩＮＶ１２がローレベルの場合、たとえば、光ペンＬＰから光センサ回路ＳＳのフォトダイオードＰＤに光が照射される。光の照度に応じてフォトダイオードＰＤにリーク電流が流れ、第４トランジスタＴＲ１４のゲート電極に高電位電源ＶＤＤからハイレベルの電圧が与えられ、第４トランジスタＴＲ１４が導通状態となる。そして、制御配線ＳＷＬから第２メモリＭ２に、ローレベルの制御信号ＲＣＬが与えられる。
【００７９】
そのとき、第３制御配線ＣＬ３にローレベルの第２メモリ制御信号ＩＮＶ１２が与えられ、第３トランジスタＴＲ１３は非導通状態となる。第３インバータＩＳＷ１１の入力端子には、ローレベル（０Ｖ）の制御信号ＲＣＬが与えられる。このため、第３インバータＩＳＷ１１の入力端子側の電圧レベルが黒表示用のハイレベル（５Ｖ）であれば、第２メモリＭ２のデータが白表示用のデータに書き換えられる。その後、第２メモリ制御信号ＩＮＶ１２がハイレベルとなると、第３トランジスタＴＲ１３が導通状態となり、第２メモリＭ２がループ状となり、データが保持される。
【００８０】
次に、第２メモリＭ２の第４インバータＩＳＷ１２からＮＯＲ回路ＮＲ１の第１入力端子にローレベル（０Ｖ）の信号が与えられ、出力信号ＶＣ１、ＶＣ２により画素制御スイッチの第１出力スイッチＳＷ１１及び第２出力スイッチＳＷ１２が制御され、白表示に対応した制御信号ＶＬＣ＿ａが画素電極ＰＥに与えられる。
【００８１】
なお、第１メモリＭ１に黒表示用のデータが保持されていた場合、ＮＯＲ回路ＮＲ１の第２入力端子にハイレベルの映像信号Ｖｓｉｇが与えられ、出力信号ＶＣ１、ＶＣ２により、黒表示に対応した制御信号ＶＬＣ＿ｂが画素電極ＰＥに与えられる。このため、ＮＯＲ回路ＮＲ１の第１入力端子にローレベルの信号を与えても、画素電極ＰＥには白表示に対応した制御信号ＶＬＣ＿ａは与えられない。
【００８２】
上記のように、映像信号Ｖｓｉｇによる黒表示を、光ペンＬＰ等で消去できないような構成にすることで、マンガ、電子新聞等の画像の上に光ペンＬＰで書いたものを、元の画像（映像信号Ｖｓｉｇ）を消去することなく、光ペンＬＰで書いた文字（データ）のみを消去することが可能となる。
【００８３】
このように、画素電極ＰＥに供給される信号が黒表示に対応する制御信号ＶＬＣ＿ｂから白表示に対応する制御信号ＶＬＣ＿ａに切り替えられる。したがって、書込まれた文字や図形等に光ペンＬＰから光を照射することによって、表示部ＤＹＰに書込まれていた文字や図形等が消去される。上記のことは、制御信号ＲＣＬの電圧レベルの変更で対応できるため、画素回路の簡略化が可能となる。
【００８４】
次に、光ペンＬＰで書き込み／消去した第２メモリＭ２の信号を出力する（読み出す）ときには、第２メモリＭ２内のデータを固定するために、第２メモリ制御信号ＩＮＶ１２の電圧レベルをハイレベルとし、第２メモリＭ２をループ状とする。次に、クロックドインバータＩＳＷＡにハイレベルの制御信号ＳＳＴ３が与えられ、第２メモリＭ２に記憶された信号が、クロックドインバータＩＳＷＡを介して信号線ＸＬに与えられ、変換回路１６に与えられる。
【００８５】
ＹドライバＹＤは、制御信号ＳＳＴ３の電圧レベルを画素ＰＸの行毎に順次ハイレベルに切り替え、第２メモリＭ２に記憶された信号は画素ＰＸの行毎に変換回路１６に与えられる。変換回路１６は、画素ＰＸの行毎にパラレル（並列）に入力された信号をシリアル（直列）に変換する。解像度を高くする場合、複数ビットに分割して処理してもよい。変換回路１６で変換されたシリアル信号は、フレキシブル基板２０を介して外部に出力される。
【００８６】
そして、外部に出力された信号を図示しない記憶媒体に記憶することによって、表示部ＤＹＰに書込まれた文字や図形等を保存することができ、外部に出力された信号が例えばプリンタに供給されると、表示部ＤＹＰに書込まれた文字や図形等を、用紙に印刷して出力することも可能となる。
【００８７】
なお、上記説明では、光ペンＬＰによる書き込みの際に、最初に、画素電極ＰＥに白表示に対応した信号を供給する場合について説明したが、最初に画素電極ＰＥに供給する信号は白表示に対応した信号以外の信号であっても良い。
【００８８】
例えば、フレキシブル基板２０を介して外部に出力された信号が外部メモリに記憶されている場合、外部メモリに記憶された信号を、フレキシブル基板２０及びＩ／Ｆ処理回路１４を介してＸドライバＸＤに与え、マンガ、電子新聞等の映像表示データや、過去に書込まれた文字や図形等の光書き込み用データを用いて初期画面を形成してもよい。
【００８９】
画素ＰＸ内の第１メモリＭ１と第２メモリＭ２へのデータ書き込みは、信号線ＸＬを介して行なわれるため、映像信号Ｖｓｉｇ及び光書き込み信号ＶＬについては時間を分割して転送する。先に、映像信号Ｖｓｉｇを与えるため、制御信号ＳＳＴ１により第１トランジスタＴＲ１１を導通状態に切り替え、信号線ＸＬから映像表示用の白表示に対応した電圧レベル（０Ｖ）の映像信号Ｖｓｉｇが第１メモリＭ１へ与えられる。ＹドライバＹＤは、制御信号ＳＳＴ１の電圧レベルを表示画素ＰＸの行毎に順次ハイレベルに切り替え、画素ＰＸの行毎に第１メモリＭ１に映像信号Ｖｓｉｇのデータを転送する。第１トランジスタＴＲ１１は、信号線ＸＬから第１メモリＭ１へ映像信号Ｖｓｉｇが与えられた後に非導通状態（オフ）に切り替えられる。
【００９０】
その後、光書き込み信号ＶＬのデータを供給するため、制御信号ＳＳＴ２により第２トランジスタ回路ＴＲ１２を導通状態に切り替え、信号線ＸＬから光書き込み用の白表示に対応した電圧レベル（０Ｖ）の光書き込み信号ＶＬが第２メモリＭ２へあたえられる。ＹドライバＹＤは、制御信号ＳＳＴ２の電圧レベルを画素ＰＸの行毎に順次ハイレベルに切り替え、画素ＰＸの行毎に第２メモリＭ２に光書き込み信号ＶＬのデータを転送する。第２トランジスタＴＲ１２は、信号線ＸＬから第２メモリＭ２へ光書き込み信号ＶＬが与えられた後に非導通状態（オフ）に切り替えられる。
【００９１】
例えば、映像信号Ｖｓｉｇのデータは、画素ＰＸへは与えず、光書き込みした信号（光書き込み信号ＶＬ）のデータのみを第２メモリＭ２へ与えることで、光書き込みしたデータのみをページ送りすることも可能である。上記のように、映像信号Ｖｓｉｇのデータ及び光書き込み信号ＶＬのデータを独立して管理することで、ユーザは過去に光書き込みした文字や図形等の一部を消去できたり、上書きしてさらに書き込みを追加したりすることも可能となる。
【００９２】
上記のように構成された第１の実施形態に係る表示装置及び表示装置の駆動方法によれば、画素電極ＰＥへの信号の書き込みは、光ペンＬＰで表示部ＤＹＰに光を照射することにより行われるため、信号線ＸＬは表示画面を切り替える際に駆動されるのみである。したがって、静止画像を表示させる場合、ＸドライバＸＤは最初の画面書き込み時のみ信号線ＸＬを駆動すればよいため、電力消費を低く抑えることができる。
【００９３】
各画素ＰＸにフォトダイオードＰＤ（光センサ制御回路ＰＨ）が配置されているため、入力位置情報を精度よく検出することができる。フォトダイオードＰＤで検知した情報を外部ＩＣに伝送しなくとも画素ＰＸ内部で処理できるため、処理速度を向上することができる。そして、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【００９４】
次に、第２の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【００９５】
図５に示すように、昨今、電子書籍、スマートフォンなどの表示装置は高精細化が必須であり、本表示装置１００も更なる高精細化に向けて、画素回路の簡略化が必須である。光書き込み信号ＶＬの入力解像度が映像信号Ｖｓｉｇほど高精細の要求が無いとした場合、１個の光センサ制御回路ＰＨで、４個の画素ＰＸ（映像表示画素回路Ｓ１）を制御する構成としてもよい。
【００９６】
これにより、光書き込み信号ＶＬや光ペンＬＰ入力に基づく映像（画像）の解像度は上記第１の実施形態に比べて１／２となるものの、映像信号Ｖｓｉｇに基づく映像の解像度を高くすることができる。
【００９７】
複数の画素ＰＸは、複数の画素群の何れかに分類される。すなわち、複数の画素ＰＸは、それぞれ隣合う複数の画素ＰＸからなる複数の画素群を形成している。この実施形態において、画素群は、４個の画素ＰＸからなる。画素群の複数（４個）の画素ＰＸは、光センサ制御回路ＰＨを共用している。
【００９８】
以下に、表示装置１００の回路構成について説明する。  
図５、図６及び図７に示すように、映像表示画素回路Ｓ１は、第１トランジスタＴＲ１１と、映像信号Ｖｓｉｇのデータを保持する第１メモリＭ１と、第１メモリＭ１及び第２メモリＭ２から与えられる信号を制御して、画素制御スイッチ（ＳＷ１１、ＳＷ１２）を制御する信号を出力する表示信号制御回路Ｎ１と、画素電極ＰＥの電圧レベルを制御する画素制御スイッチ（ＳＷ１１、ＳＷ１２）と、を有している。
【００９９】
光センサ制御回路ＰＨは、第２トランジスタＴＲ１２と、光書き込み信号ＶＬ又は制御信号ＲＣＬを保持する第２メモリＭ２と、フォトダイオードＰＤを含むとともにフォトダイオードＰＤを制御する光センサ回路ＳＳと、第２メモリＭ２の保持データを外部に与えるクロックドインバータＩＳＷＡと、を有している。  
例として、画素群の各画素ＰＸは映像表示画素回路Ｓ１を１つずつ有し、各画素群は光センサ制御回路ＰＨを１つずつ有している。
【０１００】
以下に、映像信号Ｖｓｉｇと光書き込み信号ＶＬとについて説明する。制御信号ＳＳＴ１により映像表示画素回路Ｓ１の第１トランジスタＴＲ１１が導通状態に切り替えられ、信号線ＸＬから映像信号Ｖｓｉｇが、映像表示画素回路Ｓ１の第１メモリＭ１へ与えられる。ＹドライバＹＤは、制御信号ＳＳＴ１の電圧レベルを表示画素ＰＸの行毎に順次ハイレベルに切り替え、画素ＰＸの行毎に第１メモリＭ１にデータを転送する。
【０１０１】
その後、制御信号ＳＳＴ２により光センサ制御回路ＰＨの第２トランジスタＴＲ１２が導通状態に切り替えられ、信号線ＸＬから光書き込み信号ＶＬが第２メモリＭ２へ与えられる。ＹドライバＹＤは、制御信号ＳＳＴ２の電圧レベルを表示画素ＰＸの行毎に順次ハイレベルに切り替え、画素ＰＸの行毎に第２メモリＭ２にデータを転送する。光書き込み信号ＶＬが与えられる信号線ＸＬの数は、映像信号Ｖｓｉｇが与えられる信号線ＸＬの数の１／２である。
【０１０２】
また、信号線ＸＬから第２メモリＭ２に黒表示に対応した光書き込み信号ＶＬが与えられ、又は、光ペンＬＰによる光照射により光センサ回路ＳＳから第２メモリＭ２に黒表示に対応した制御信号ＲＣＬが与えられた場合、１個の光センサ制御回路ＰＨの第４インバータＩＳＷ１２から、４個の映像表示画素回路Ｓ１のＮＯＲ回路ＮＲ１の第１入力端子に黒表示に対応したハイレベル（５Ｖ）の信号が与えられる。この場合、各映像表示画素回路Ｓ１からＮＯＲ回路ＮＲ１の第２入力端子に与えられる映像信号Ｖｓｉｇの電圧レベル関係なく、ＮＯＲ回路ＮＲ１の出力信号ＶＣ１及び第５インバータＩＮＶ１１の出力信号ＶＣ２は黒表示用の電圧レベル（０Ｖ）となり、画素制御スイッチ（ＳＷ１１、ＳＷ１２）が制御され、黒表示に対応した制御信号ＶＬＣ＿ｂが画素電極ＰＥに与えられる。
【０１０３】
また、信号線ＸＬから第２メモリＭ２に白表示に対応した光書き込み信号ＶＬが与えられ、又は、光ペンＬＰによる光照射により光センサ回路ＳＳから第２メモリＭ２に白表示に対応した制御信号ＲＣＬが与えられた場合、１個の光センサ制御回路ＰＨの第４インバータＩＳＷ１２から、４個の映像表示画素回路Ｓ１のＮＯＲ回路ＮＲ１の第１入力端子に白表示に対応したローレベル（０Ｖ）の信号が与えられる。
【０１０４】
この場合、各映像表示画素回路Ｓ１からＮＯＲ回路ＮＲ１の第２入力端子に与えられる映像信号Ｖｓｉｇの電圧レベルによって、ＮＯＲ回路ＮＲ１の出力信号ＶＣ１及び第５インバータＩＮＶ１１の出力信号ＶＣ２は黒表示用の電圧レベル（０Ｖ）又は白表示用の電圧レベル（５Ｖ）となり、画素制御スイッチ（ＳＷ１１、ＳＷ１２）が制御され、白表示に対応した制御信号ＶＬＣ＿ａ、又は黒表示に対応した制御信号ＶＬＣ＿ｂが画素電極ＰＥに与えられる。
【０１０５】
上記構成により、光センサ制御回路ＰＨが簡略化され、更なる映像信号Ｖｓｉｇによる高解像度の映像（画像）への対応が可能となる。
【０１０６】
表示装置１００は、外部のメモリ等に光ペンＬＰで入力された第２メモリＭ２のデータと第１メモリＭ１のデータとを独立して管理しているため、図示しない外部表示装置（ＰＣ）等で観覧する際、第１メモリＭ１のデータ（映像表示データ）と第２メモリＭ２のデータ（光書き込みデータ）とを合成したデータを作成する必要がある。
【０１０７】
上記のように構成された第２の実施形態に係る表示装置及び表示装置の駆動方法によれば、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０１０８】
なお、上述した第１及び第２の実施形態は、例にすぎなく、発明の範囲を限定することを意図したものではない。上記第１及び第２の実施形態は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０１０９】
例えば、表示装置１００は、バックライトユニットを必要としない反射型の液晶表示装置に限定されるものではなく、透過型の液晶表示装置であってもよい。なお、光センサ制御回路ＰＨの備えるセンサは、１個のフォトダイオードＰＤだけでよく、他のセンサを必要としないため、画素の開口率の向上に寄与している。  
表示装置１００は、ノーマリーホワイトモードを採る液晶表示装置に限定されるものではなく、ノーマリブラックモードを採る液晶表示装置にも適用可能である。
【０１１０】
また、表示装置１００は、液晶表示装置に限定されるものではなく、有機ＥＬ表示装置等、各種の表示装置に適用可能であり、この場合も、上述した実施形態と同様の効果を得ることができる。
【０１１１】
例えば、有機ＥＬ表示装置の場合、初期画面として、表示部ＤＹＰ全体を黒表示させ、光ペンＬＰによって照射された部分の画素ＰＸが例えば白表示となるように構成される。この場合、光ペンＬＰによって照射されると、光センサ回路を介して赤、青、緑の有機ＥＬ素子が発光するように電圧が印加される。なお、有機ＥＬ表示装置の場合には、画素電極と対向する共通電極を交流駆動する必要がなくなるものである。
【０１１２】
第１メモリＭ１及び第２メモリＭ２は、記憶素子（例えば、１ビットのＳＲＡＭ）に限らず、メモリ数を増やすことによって、白表示及び黒表示以外の階調表示を行うことができる。さらに第１メモリＭ１及び第２メモリＭ２をＤＲＡＭ（dynamic random access memory）により構成することによって、多階調表示を行うことも可能である。
【０１１３】
表示装置への入力手段は、光ペンＬＰに限定されるものではなく、光を発するものであればよい。  
光センサ制御回路ＰＨの備えるセンサとしては、フォトダイオードに限定されるものではなく、フォトダイオードに代用できるセンサであれば適用可能である。  
各画素群は、２個の画素ＰＸ、３個の画素ＰＸ、又は５個以上の画素ＰＸを有していてもよい。
【０１１４】
次に、上述した第１及び第２の実施形態、並びにこれらの変形例に関する事項を、以下の（１）乃至（１６）に示す。  
（１）第１表示信号及び第２表示信号の少なくとも一方が与えられる複数の信号線と、
前記複数の信号線に接続された複数の画素と、を備え、
前記画素は、
画素電極と、
前記第１表示信号のデータを保持する第１メモリと、
前記第１表示信号が与えられる信号線及び第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに書き込むかどうかを切替える第１書き込みスイッチと、
前記第２表示信号のデータを保持する第２メモリと、
前記第２表示信号が与えられる信号線及び第２メモリ間に接続され、前記第２表示信号のデータを前記第２メモリに書き込むかどうかを切替える第２書き込みスイッチと、
前記第２メモリに接続され、入力情報を検知することにより、前記第２メモリのデータを検知信号のデータに書き換え可能なセンサ回路と、
前記第１メモリ及び第２メモリ、並びに前記画素電極間に接続され、前記第１メモリから入力される前記第１表示信号のデータ、並びに前記第２メモリから入力される前記第２表示信号又は検知信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える画素制御スイッチと、を備える表示装置。
【０１１５】
（２）前記第１メモリ及び第２メモリ、並びに前記画素制御スイッチ間に接続され、前記第１表示信号のデータ、並びに前記第２表示信号又は検知信号のデータを基に論理演算し、論理演算結果である出力信号を出力する表示信号制御回路をさらに備え、
前記画素制御スイッチは、前記表示信号制御回路から入力される前記出力信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える、（１）に記載の表示装置。
【０１１６】
（３）前記センサ回路は、光センサ回路であり、入射される光の照度を検知することにより、前記第２メモリのデータを前記検知信号のデータに書き換え可能である、（１）又は（２）に記載の表示装置。
【０１１７】
（４）前記センサ回路は、前記第２メモリのデータを前記検知信号のデータに書き換える際、
前記第２メモリのデータを第３表示信号のデータに書き換え、又は
前記第２表示信号と同レベルの第４表示信号を書き込み、前記第２メモリに書き換えられた前記第３表示信号のデータを消去し、前記第２メモリのデータを前記第２表示信号のデータに回復させる、（１）乃至（３）の何れか１に記載の表示装置。
【０１１８】
（５）前記第１表示信号は、映像信号であり、
前記第２表示信号は、書き込み信号であり、
前記第１表示信号が与えられる信号線及び前記第２表示信号が与えられる信号線は、共用され、
前記第１書き込みスイッチ及び第２書き込みスイッチは、独立に制御される、（１）乃至（４）の何れか１に記載の表示装置。
【０１１９】
（６）前記第１メモリは、前記第１書き込みスイッチ及び前記画素制御スイッチに接続された出力端子を有した第１インバータと、前記第１インバータに環状に接続された第２インバータと、を有する、（１）乃至（４）の何れか１に記載の表示装置。
【０１２０】
（７）前記第２メモリは、
前記第２書き込みスイッチ及び前記センサ回路に接続された入力端子を有した第１インバータと、
前記第１インバータの出力端子に接続された入力端子及び前記画素制御スイッチに接続された出力端子を有した第２インバータと、
前記第１インバータの入力端子及び前記第２インバータの出力端子間に接続され、前記第１インバータ及び第２インバータをループする電流を制御するループ電流制御スイッチと、を備える、（１）乃至（５）の何れか１に記載の表示装置。
【０１２１】
（８）前記センサ回路は、
入射される光の照度に応じてリーク電流が生じる光センサと、
前記光センサに接続され、前記検知信号を前記第２メモリに出力するかどうかを切替える書き換えスイッチと、
前記光センサに接続され、前記光センサに生じるリーク電流のパスを形成するかどうかを切替えるリークパス制御スイッチと、を備える（１）乃至（４）の何れか１に記載の表示装置。
【０１２２】
（９）前記表示信号制御回路は、
前記画素制御スイッチに接続された出力端子を有したインバータと、
前記第２メモリに接続された第１入力端子、前記第１メモリに接続された第２入力端子、並びに前記インバータの入力端子及び前記画素制御スイッチに接続された出力端子を有したＮＯＲ回路と、を備える、（２）に記載の表示装置。
【０１２３】
（１０）前記第２メモリに接続された入力端子、及び前記第２表示信号が与えられる信号線に接続された出力端子を有し、前記第２メモリのデータを前記信号線に出力可能な出力インバータをさらに備える（１）乃至（４）の何れか１に記載の表示装置。
【０１２４】
（１１）前記複数の画素は、それぞれ隣合う複数の画素からなる複数の画素群を形成し、
前記画素群の複数の画素は、前記第２メモリ、前記第２書き込みスイッチ、及び前記切替えるセンサ回路を共用している、（１）に記載の表示装置。
【０１２５】
（１２）前記複数の信号線と接続され、前記複数の信号線に前記第１信号及び第２信号を切替えて与えるＸドライバと、
前記第１書き込みスイッチ、前記第２メモリ、前記第２書き込みスイッチ、前記センサ回路、及び前記出力インバータを駆動するＹドライバと、
前記第２メモリの動作を制御するメモリ動作回路と、
前記複数の信号線と接続され、前記複数の信号線から並列に供給された信号を直列に変換して出力する変換回路と、
前記Ｘドライバ、前記Ｙドライバ、及び前記変換回路の動作を制御するコントローラと、をさらに備える、（１０）に記載の表示装置。
【０１２６】
（１３）第１表示信号及び第２表示信号の少なくとも一方が与えられる複数の信号線と、前記複数の信号線に接続された複数の画素と、を備え、前記画素は、画素電極と、前記第１表示信号のデータを保持する第１メモリと、前記第１表示信号が与えられる信号線及び第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに書き込むかどうかを切替える第１書き込みスイッチと、前記第２表示信号のデータを保持する第２メモリと、前記第２表示信号が与えられる信号線及び第２メモリ間に接続され、前記第２表示信号のデータを前記第２メモリに書き込むかどうかを切替える第２書き込みスイッチと、前記第２メモリに接続され、入力情報を検知することにより、前記第２メモリのデータを検知信号のデータに書き換え可能なセンサ回路と、前記第１メモリ及び第２メモリ、並びに前記画素電極間に接続され、前記第１メモリから入力される前記第１表示信号のデータ、並びに前記第２メモリから入力される前記第２表示信号又は検知信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える画素制御スイッチと、を備える表示装置の駆動方法において、
前記第１表示信号の書き込み期間に、
前記第１表示信号が与えられる信号線に前記第１表示信号を与え、
前記第１書き込みスイッチを導通状態に切替え、前記第１表示信号のデータが前記第１メモリに書き込まれ、前記第１メモリから入力される前記第１表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替える、表示装置の駆動方法。
【０１２７】
（１４）前記画素制御スイッチに接続された出力端子を有したインバータと、前記第２メモリに接続された第１入力端子、前記第１メモリに接続された第２入力端子、並びに前記インバータの入力端子及び前記画素制御スイッチに接続された出力端子を有したＮＯＲ回路と、を含む表示信号制御回路をさらに備える表示装置の駆動方法において、
前記第２表示信号の書き込み期間に、
前記第２表示信号が与えられる信号線に前記第２表示信号を与え、
前記第２書き込みスイッチを導通状態に切替え、前記第２表示信号のデータが前記第２メモリに書き込まれ、前記第２メモリから入力される前記第２表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替え、
前記第１表示信号の書き込み期間及び前記第２表示信号の書き込み期間の後の前記検知信号の書き換え期間に、前記入力情報を検知することにより、前記第２メモリのデータを検知信号のデータに書き換え、
前記検知信号の書き換え期間に、前記表示信号制御回路に与えられる前記第１表示信号、並びに前記第２表示信号又は検知信号の一方が黒表示信号の場合、前記ＮＯＲ回路及び前記インバータは、黒表示に対応した前記出力信号を前記画素制御スイッチに出力する、（１３）に記載の表示装置の駆動方法。
【０１２８】
（１５）前記検知信号の書き換え期間に、前記第１表示信号が白表示信号であり、前記第２表示信号が黒表示信号であり、前記検知信号が白表示信号の場合、前記第２メモリのデータは白表示に対応した前記検知信号のデータに書き換えられ、
前記ＮＯＲ回路及び前記インバータは、白表示に対応した前記出力信号を前記画素制御スイッチに出力する、（１４）に記載の表示装置の駆動方法。
【０１２９】
（１６）第１表示信号及び第２表示信号の少なくとも一方が与えられる複数の信号線と、前記複数の信号線に接続された複数の画素と、を備え、前記画素は、画素電極と、前記第１表示信号のデータを保持する第１メモリと、前記第１表示信号が与えられる信号線及び第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに書き込むかどうかを切替える第１書き込みスイッチと、前記第２表示信号のデータを保持する第２メモリと、前記第２表示信号が与えられる信号線及び第２メモリ間に接続され、前記第２表示信号のデータを前記第２メモリに書き込むかどうかを切替える第２書き込みスイッチと、前記第２メモリに接続され、入力情報を検知することにより、前記第２メモリのデータを検知信号のデータに書き換え可能なセンサ回路と、前記第１メモリ及び第２メモリ、並びに前記画素電極間に接続され、前記第１メモリから入力される前記第１表示信号のデータ、並びに前記第２メモリから入力される前記第２表示信号又は検知信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える画素制御スイッチと、を備える表示装置の駆動方法において、
前記第２表示信号の書き込み期間に、
前記第２表示信号が与えられる信号線に前記第２表示信号を与え、
前記第２書き込みスイッチを導通状態に切替え、前記第２表示信号のデータが前記第２メモリに書き込まれ、前記第２メモリから入力される前記第２表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替え、
前記第２表示信号の書き込み期間の後の前記検知信号の書き換え期間に、前記入力情報を検知することにより、前記第２メモリのデータを前記検知信号のデータに書き換え、
前記前記第２メモリのデータが前記検知信号のデータに書き換えられた場合、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極に印加する電圧レベルを切替える、表示装置の駆動方法。
【０１３０】
以下、図面を参照しながら第３の実施形態に係る表示装置及び表示装置の駆動方法について詳細に説明する。この実施形態において、表示装置は、反射型の液晶表示装置であり、ノーマリーホワイトモードを採る。
【０１３１】
図８に示すように、本実施形態に係る表示装置１００は、図１と異なり、アレイ基板ＳＢ１の表示部ＤＹＰを囲む領域に配置されたリセット回路ＲＳＴをさらに備えている。メモリ動作回路１８は、後述する第１メモリＭ１の動作を制御する。上記の他、図８の説明は、図１の説明と同じであり、省略する。
【０１３２】
図８、図９及び図１０に示すように、アレイ基板ＳＢ１側において、表示部ＤＹＰの複数の画素ＰＸは、それぞれ画素電極ＰＥと、第１メモリＭ１と、第２メモリＭ２と、センサ回路としての光センサ回路ＳＳと、信号制御スイッチＮ２１と、画素制御スイッチ（ＳＷ２３、ＳＷ２４）とを有している。
【０１３３】
画素電極ＰＥは、後述する第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２と対向した開口部（図示せず）を有している。その他、画素電極ＰＥは、上記第１の実施形態と同様に構成されている。  
このような反射型の液晶表示装置（画素電極ＰＥ）を利用することにより、上記第１の実施形態と同様の効果を得ることができる。  
対向基板ＳＢ２は、上記第１の実施形態と同様に構成されている。
【０１３４】
アレイ基板ＳＢ１上には、複数の第１書き込みスイッチＴＲ２１と、複数の画素ＰＸが配列する列方向に沿って延在して配置された複数の信号線ＸＬと、複数の第１制御配線ＣＬ１と、複数の第３制御配線ＣＬ３と、複数の第４制御配線ＣＬ４と、複数の第１インバータＩＳＷ２１と、複数の第２インバータＩＳＷ２２とが形成されている。
【０１３５】
複数の信号線ＸＬは、複数の画素ＰＸに接続されている。複数の信号線ＸＬは、一端がＸドライバＸＤ及び変換回路１６と電気的に接続されている。信号線ＸＬには、ＸドライバＸＤから、第１表示信号Ｖ１が与えられる。ＸドライバＸＤから与えられる第１表示信号Ｖ１としては、映像データ用の映像信号Ｖｓｉｇを挙げることができる。
【０１３６】
なお、ＸドライバＸＤから与えられる第１表示信号Ｖ１は、上記の信号に限らず、過去に書き込まれた文字や図形等を示す画像信号（映像信号）など、各種の信号を用いることが可能である。
【０１３７】
複数の信号線ＸＬは、他端がリセット回路ＲＳＴと電気的に接続されている。信号線ＸＬには、リセット回路ＲＳＴから、第１表示信号Ｖ１が与えられる。リセット回路ＲＳＴから与えられる第１表示信号Ｖ１としては、白表示に対応した信号である初期信号Ｖｉｎｉを挙げることができる。なお、ＸドライバＸＤやリセット回路ＲＳＴが出力する第１表示信号Ｖ１は、表示信号として利用される。
【０１３８】
画素電極ＰＥに印加される電圧（信号）に相当（対応）する電圧（信号）は、第１メモリＭ１から、後述する出力インバータＩＳＷＡ２及び信号線ＸＬを介して変換回路１６に供給される。第１制御配線ＣＬ１は一端がＹドライバＹＤと電気的に接続されている。
【０１３９】
第１書き込みスイッチＴＲ２１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１書き込みスイッチＴＲ２１において、ゲート電極は第１制御配線ＣＬ１と、ソース電極は信号線ＸＬと、ドレイン電極は第１メモリＭ１と、それぞれ電気的に接続されている。ＹドライバＹＤから出力される、第１書き込みスイッチＴＲ２１の動作を制御する制御信号ＳＳＴ１は、第１制御配線ＣＬ１を介して第１書き込みスイッチＴＲ２１のゲート電極に与えられる。これにより、第１書き込みスイッチＴＲ２１は、第１表示信号Ｖ１のデータを第１メモリＭ１に与えるかどうかを切替える。
【０１４０】
第１メモリＭ１は、スタティックメモリとしてのＳＲＡＭ（static random access memory）である。第１メモリＭ１は、与えられる第１表示信号Ｖ１又は後述する第２表示信号Ｖ２のデータに書き換えられ、そのデータを保持するものである。第１メモリＭ１は、第１インバータＩＳＷ２１及び第２インバータＩＳＷ２２を備えている。
【０１４１】
第１インバータＩＳＷ２１は、第１書き込みスイッチＴＲ２１のドレイン電極及び光センサ回路ＳＳに接続された入力端子と、信号制御スイッチＮ２１に接続された出力端子とを有している。
【０１４２】
第２インバータＩＳＷ２２は、信号制御スイッチＮ２１に接続された入力端子と、第１書き込みスイッチＴＲ２１のドレイン電極及び光センサ回路ＳＳに接続された出力端子とを有している。第２インバータＩＳＷ２２は、第１インバータＩＳＷ２１に環状（ループ状）に接続されたクロックドインバータである。  
第１メモリＭ１は、信号制御スイッチＮ２１に、出力信号ＶＣ１及び出力信号ＶＣ２を出力する。出力信号ＶＣ１は、白表示に対応した０Ｖ若しくは黒表示に対応した５Ｖの第１表示信号Ｖ１、又は黒表示に対応した５Ｖの第２表示信号Ｖ２である。出力信号ＶＣ２の波形は、出力信号ＶＣ１の逆相波形である。ここでは、出力信号ＶＣ１の電圧レベルが０Ｖの期間、出力信号ＶＣ２の電圧レベルは５Ｖであり、出力信号ＶＣ１の電圧レベルが５Ｖの期間、出力信号ＶＣ２の電圧レベルは０Ｖである。
【０１４３】
第３制御配線ＣＬ３及び第４制御配線ＣＬ４は、一端がメモリ動作回路１８と電気的に接続されている。第３制御配線ＣＬ３及び第４制御配線ＣＬ４は、第２インバータＩＳＷ２２に接続されている。第２インバータＩＳＷ２２には、メモリ動作回路１８から第３制御配線ＣＬ３及び第４制御配線ＣＬ４を介して第１制御信号ＩＮＶ２及び第２制御信号／ＩＮＶ２が与えられる。第２制御信号／ＩＮＶ２の波形は、第１制御信号ＩＮＶ２の逆相波形である。これにより、第１インバータＩＳＷ２１及び第２インバータＩＳＷ２２は、第１制御信号ＩＮＶ２及び第２制御信号／ＩＮＶ２により、駆動制御される。
【０１４４】
アレイ基板ＳＢ１上には、複数の第２書き込みスイッチＴＲ２２と、複数の第２制御配線ＣＬ２と、複数の第３インバータＩＮ２１と、複数の第４インバータＩＮ２２とが形成されている。第２制御配線ＣＬ２は、一端がＹドライバＹＤと電気的に接続されている。
【０１４５】
第２書き込みスイッチＴＲ２２は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第２書き込みスイッチＴＲ２２において、ゲート電極は第２制御配線ＣＬ２と、ソース電極は信号線ＸＬと、ドレイン電極は第２メモリＭ２と、それぞれ電気的に接続されている。ＹドライバＹＤから出力される、第２書き込みスイッチＴＲ２２の動作を制御する制御信号ＳＳＴ２は、第２制御配線ＣＬ２を介して第２書き込みスイッチＴＲ２２のゲート電極に与えられる。これにより、第２トランジスタＴＲ２２は、第１表示信号Ｖ１を第２メモリＭ２に与えるかどうかを切替える。
【０１４６】
この実施形態において、第１書き込みスイッチＴＲ２１及び第２書き込みスイッチＴＲ２２は、制御信号ＳＳＴ１、ＳＳＴ２により独立に制御されるが、共通に制御されてもよい。
【０１４７】
第２メモリＭ２は、スタティックメモリとしてのＳＲＡＭである。第２メモリＭ２は、与えられる第１表示信号Ｖ１のデータを保持するものである。第２メモリＭ２は、第３インバータＩＮ２１及び第４インバータＩＮ２２を備えている。
【０１４８】
第３インバータＩＮ２１は、第２書き込みスイッチＴＲ２２のドレイン電極及び光センサ回路ＳＳに接続された入力端子及び出力端子を有している。第４インバータＩＮ２２は、第３インバータＩＮ２１の出力端子に接続された入力端子、並びに第３インバータＩＮ２１の入力端子、第２書き込みスイッチＴＲ２２のドレイン電極及び光センサ回路ＳＳに接続された出力端子を有している。第４インバータＩＮ２２は、第３インバータＩＮ２１にループ状に接続されている。  
第２メモリＭ２は、光センサ回路ＳＳに、白表示に対応した０Ｖ若しくは黒表示に対応した５Ｖの第１表示信号Ｖ１を出力する。
【０１４９】
アレイ基板ＳＢ１上には、複数の信号制御スイッチＮ２１と、画素制御スイッチの第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４と、複数の第５制御配線ＣＬ５と、複数の第６制御配線ＣＬ６とが形成されている。第５制御配線ＣＬ５及び第６制御配線ＣＬ６は、それぞれの一端がＹドライバＹＤと電気的に接続されている。
【０１５０】
信号制御スイッチＮ２１は、第１メモリＭ１及び画素制御スイッチ間に接続され、第１メモリＭ１から出力される第１表示信号Ｖ１又は第２表示信号Ｖ２を画素制御スイッチに与えるかどうかを切替える。
【０１５１】
詳しくは、信号制御スイッチＮ２１は、第１スイッチＳＷ２１及び第２スイッチＳＷ２２を有している。  
第１スイッチＳＷ２１は、Ｎ型の薄膜トランジスタで形成され、第２インバータＩＳＷ２１２の出力端子に接続されたソース電極と、第２出力スイッチＳＷ２４に接続されたドレイン電極と、第３制御配線ＣＬ３及び第４制御配線ＣＬ４に接続されたゲート電極とを有している。第１スイッチＳＷ２１は出力信号ＶＣ１を第２出力スイッチＳＷ２４に与えるかどうかを切替える。
【０１５２】
第２スイッチＳＷ２２は、Ｎ型の薄膜トランジスタで形成され、第１インバータＩＳＷ２１の出力端子に接続されたソース電極と、第１出力スイッチＳＷ２３に接続されたドレイン電極と、第３制御配線ＣＬ３及び第４制御配線ＣＬ４に接続されたゲート電極とを有している。第２スイッチＳＷ２２は出力信号ＶＣ２を第１出力スイッチＳＷ２３に与えるかどうかを切替える。
【０１５３】
第１スイッチＳＷ２１及び第２スイッチＳＷ２２には、メモリ動作回路１８から第３制御配線ＣＬ３及び第４制御配線ＣＬ４を介して第１制御信号ＩＮＶ２及び第２制御信号／ＩＮＶ２が与えられる。これにより、第１スイッチＳＷ２１及び第２スイッチＳＷ２２は、第１制御信号ＩＮＶ２及び第２制御信号／ＩＮＶ２により、駆動制御される。  
上記のように、信号制御スイッチＮ２１及び第２インバータＩＳＷ２２は、共通の制御信号（第１制御信号ＩＮＶ２及び第２制御信号／ＩＮＶ２）により駆動制御される。
【０１５４】
画素制御スイッチは、信号制御スイッチＮ２１（第１メモリＭ１）及び画素電極ＰＥ間に接続されている。画素制御スイッチは、信号制御スイッチＮ２１（第１メモリＭ１）から入力される第１表示信号Ｖ１のデータ又は第２表示信号Ｖ２のデータに応じて、画素電極ＰＥに与える制御信号の電圧レベルを切替える。
【０１５５】
詳しくは、第１出力スイッチＳＷ２３は、Ｎ型の薄膜トランジスタで形成され、第５制御配線ＣＬ５に接続されたソース電極と、画素電極ＰＥに接続されたドレイン電極と、第２スイッチＳＷ２２のドレイン電極に接続されたゲート電極とを有している。
【０１５６】
第１出力スイッチＳＷ２３は、第１メモリＭ１から第２スイッチＳＷ２２を介して入力される出力信号ＶＣ２に応じて、ＹドライバＹＤから第５制御配線ＣＬ５を介して入力される制御信号ＶＬＣ＿ａを画素電極ＰＥに与えるかどうかを切替える。
【０１５７】
第２出力スイッチＳＷ２４は、Ｎ型の薄膜トランジスタで形成され、第６制御配線ＣＬ６に接続されたソース電極と、画素電極ＰＥに接続されたドレイン電極と、第１スイッチＳＷ２１のドレイン電極に接続されたゲート電極とを有している。
【０１５８】
第２出力スイッチＳＷ２４は、第１メモリＭ１から第１スイッチＳＷ２１を介して入力される出力信号ＶＣ１に応じて、ＹドライバＹＤから第６制御配線ＣＬ６を介して入力される制御信号ＶＬＣ＿ｂを画素電極ＰＥに与えるかどうかを切替える。
【０１５９】
画素電極ＰＥには、制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂが与えられる。ここで、制御信号ＶＬＣ＿ａは対向電圧Ｖｃｏｍに対して同相波形を採り白表示に対応し、制御信号ＶＬＣ＿ｂは対向電圧Ｖｃｏｍに対して逆相波形を採り黒表示に対応している。
【０１６０】
アレイ基板ＳＢ１上には、複数のセンサとして、複数の光センサである複数の第１フォトダイオードＰＤ１及び複数の第２フォトダイオードＰＤ２と、複数の第１出力制御スイッチＴＲＡ１と、複数の第２出力制御スイッチＴＲＡ２と、複数の第３出力制御スイッチＴＲＡ３と、複数の制御配線ＳＷＬと、が形成されている。制御配線ＳＷＬは、一端がＹドライバＹＤと電気的に接続されている。
【０１６１】
光センサ回路ＳＳは、第１メモリＭ１に接続されている。この実施形態において、光センサ回路ＳＳは、第２メモリＭ２にも接続されている。光センサ回路ＳＳは、入力情報を検知する。光センサ回路ＳＳは、入力情報を検知した際に第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。詳しくは、光センサ回路ＳＳは、入射される光の照度を検知することにより、第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。
【０１６２】
光センサ回路ＳＳは、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２、第１出力制御スイッチＴＲＡ１、第２出力制御スイッチＴＲＡ２及び第３出力制御スイッチＴＲＡ３を備えている。
【０１６３】
第１フォトダイオードＰＤ１は、第１出力制御スイッチＴＲＡ１に接続されたアノード及び第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続されたカソードを有している。第２フォトダイオードＰＤ２は、第２出力制御スイッチＴＲＡ２に接続されたカソード及び第３出力制御スイッチＴＲＡ３に接続されたアノードを有している。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、入射される光の照度に応じてリーク電流が生じるものである。
【０１６４】
第１出力制御スイッチＴＲＡ１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１出力制御スイッチＴＲＡ１において、ソース電極は第４インバータＩＮ２２の出力端子（第２メモリＭ２）に接続され、ドレイン電極は第１フォトダイオードＰＤ１のアノードに接続され、ゲート電極は制御配線ＳＷＬに接続されている。第１出力制御スイッチＴＲＡ１は、制御配線ＳＷＬを介して与えられる制御信号ＲＣＬに応じて、第２メモリＭ２の保持する第１表示信号Ｖ１のデータを第１フォトダイオードＰＤ１のアノードに与えるかどうかを切替える。
【０１６５】
第２出力制御スイッチＴＲＡ２は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第２出力制御スイッチＴＲＡ２において、ソース電極は電源としての高電位電源ＶＤＤに接続され、ドレイン電極は第２フォトダイオードＰＤ２のカソードに接続され、ゲート電極は制御配線ＳＷＬに接続されている。第２出力制御スイッチＴＲＡ２は、制御配線ＳＷＬを介して与えられる制御信号ＲＣＬに応じて、高電位電源ＶＤＤから与えられる５Ｖの電源電圧、すなわち第２表示信号Ｖ２を第２フォトダイオードＰＤ２のカソードに与えるかどうかを切替える。ここでは、第２表示信号Ｖ２は検知信号として利用される。
【０１６６】
第３出力制御スイッチＴＲＡ３は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第３出力制御スイッチＴＲＡ３において、ソース電極は第２フォトダイオードＰＤ２のアノードに接続され、ドレイン電極は第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続され、ゲート電極は制御配線ＳＷＬに接続されている。第３出力制御スイッチＴＲＡ３は、制御配線ＳＷＬを介して与えられる制御信号ＲＣＬに応じて、第２フォトダイオードＰＤ２のアノード及び第１インバータＩＳＷ２１の入力端子間を導通させるかどうかを切替える。
【０１６７】
第１出力制御スイッチＴＲＡ１、並びに第２出力制御スイッチＴＲＡ２及び第３出力制御スイッチＴＲＡ３は、互いに異なる期間に導通状態に切替えられる。  
制御配線ＳＷＬにローレベル（０Ｖ）の制御信号ＲＣＬが与えられることにより、第１出力制御スイッチＴＲＡ１は非導通状態に切替えられ、第２出力制御スイッチＴＲＡ２及び第３出力制御スイッチＴＲＡ３は導通状態に切替えられる。
【０１６８】
この際、第２フォトダイオードＰＤ２にリーク電流が生じることにより、第２表示信号（検知信号）Ｖ２は、第２出力制御スイッチＴＲＡ２、第２フォトダイオードＰＤ２及び第３出力制御スイッチＴＲＡ３を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第２表示信号Ｖ２のデータに書き換えられる。
【０１６９】
制御配線ＳＷＬにハイレベル（５Ｖ）の制御信号ＲＣＬが与えられることにより、第１出力制御スイッチＴＲＡ１は導通状態に切替えられ、第２出力制御スイッチＴＲＡ２及び第３出力制御スイッチＴＲＡ３は非導通状態に切替えられる。
【０１７０】
この際、第１フォトダイオードＰＤ１にリーク電流が生じることにより、第１表示信号Ｖ１は、第２メモリＭ２から、第１出力制御スイッチＴＲＡ１及び第１フォトダイオードＰＤ１を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第１表示信号Ｖ１のデータに書き換えられる。例えば、第１メモリＭ１に書き換えられた第２表示信号Ｖ２のデータを消去し、第１メモリＭ１のデータを第１表示信号Ｖ１のデータに回復させることができる。
【０１７１】
アレイ基板ＳＢ１上には、複数の出力インバータＩＳＷＡ２と、複数の第７制御配線ＣＬ７とが形成されている。第７制御配線ＣＬ７は、一端がＹドライバＹＤと電気的に接続されている。
【０１７２】
出力インバータＩＳＷＡ２は、クロックドインバータである。出力インバータＩＳＷＡ２は、第１メモリＭ１の第２インバータＩＳＷ２２の出力端子に接続された入力端子と、信号線ＸＬに接続された出力端子とを有している。
【０１７３】
ＹドライバＹＤから出力される制御信号ＳＳＴ３は、第７制御配線ＣＬ７を介して出力インバータＩＳＷＡ２に入力され、出力インバータＩＳＷＡ２の動作が制御される。出力インバータＩＳＷＡ２は、第１メモリＭ１のデータを信号線ＸＬに出力可能である。信号線ＸＬに出力された第１メモリＭ１のデータは、ＸドライバＸＤ及び変換回路１６を介してパネル外部に出力される。変換回路１６は、信号線ＸＬから並列に供給された信号を直列に変換して出力する。
【０１７４】
なお、上記ＹドライバＹＤは、第１、第２書き込みスイッチＴＲ２１、ＴＲ２２、第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３及び出力インバータＩＳＷＡ２を駆動する。コントローラとしてのタイミングコントローラＴＣＯＮは、ＸドライバＸＤ、ＹドライバＹＤ、及び変換回路１６の動作を制御する。
【０１７５】
上記のように構成された画素ＰＸは、大まかに、映像表示画素回路Ｓ１と、センサ制御回路としての光センサ制御回路ＰＨとに分類できる。映像表示画素回路Ｓ１は、第１書き込みスイッチＴＲ２１、第１メモリＭ１、信号制御スイッチＮ２１及び画素制御スイッチ（ＳＷ２３、ＳＷ２４）を有している。光センサ制御回路ＰＨは、第２トランジスタＴＲ２２、第２メモリＭ２及び光センサ回路ＳＳを有している。
【０１７６】
次に、表示装置１００の動作について説明する。表示装置１００の動作は、タイミングコントローラＴＣＯＮによって制御されている。本実施形態に係る表示装置１００には、光ペン（ペン型ライト）ＬＰにより表示部ＤＹＰに光を照射することによって入力される位置情報を基に、表示部ＤＹＰに文字や図形等が書き込まれるものである。電源が起動された場合には、信号線ＸＬには、白表示に対応した０Ｖの初期信号Ｖｉｎｉが供給される。
【０１７７】
図１１に示すように、表示装置１００の動作は、第１表示信号Ｖ１の書き込み期間ＰＷの第１表示信号書き込み動作と、メモリ期間ＰＭのメモリ動作と、光書き換え期間ＰＬ（書き換え期間）の光書き換え動作（書き換え動作）と、読出し期間ＰＲの読出し動作とに分けられる。
【０１７８】
光書き換え期間ＰＬは、入力情報の検知期間と言うことができる。光書き換え動作は、光書き込み期間ＰＬａ（第２表示信号Ｖ２の書き換え期間）の光書き込み動作（第２表示信号書き換え動作）と、光消去期間ＰＬｂ（第２表示信号Ｖ２の消去期間）の光消去動作（第２表示信号消去動作）とに分けられる。
【０１７９】
なお、図１１において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、後述するが、光書き込み動作と、光消去動作とは、ユーザによって切替えて行われるものである。このため、例えば、表示装置１００は、光消去動作無しに動作してもよく、光書き込み動作と、光消去動作とを交互に複数回繰り返すように動作してもよい。
【０１８０】
図１０及び図１１に示すように、書き込みを行なう場合は、書き込み期間ＰＷに、制御配線ＳＷＬに与えられる制御信号ＲＣＬは、ローレベル（０Ｖ）となる。ローレベルの制御信号ＲＣＬが第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３に与えられると、第１出力制御スイッチＴＲＡ１は非導通状態に、第２、第３出力制御スイッチＴＲＡ２、ＴＲＡ３は導通状態に切替えられる。
【０１８１】
対向電極ＣＥに印加される対向電圧Ｖｃｏｍの電圧レベルは、ハイレベルの電圧とローレベルの電圧とが一定周期で交互に切替わる。制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂの電圧レベルは、対向電圧Ｖｃｏｍの電圧レベルが切替わる周期と対応するように、ハイレベルの電圧とローレベルの電圧とに一定周期で交互に切替わる。
【０１８２】
制御信号ＶＬＣ＿ａと、制御信号ＶＬＣ＿ｂとは、互いに逆のレベルとなるように制御される。すなわち、対向電圧Ｖｃｏｍの電圧レベルがハイレベルとなる期間では、制御信号ＶＬＣ＿ａの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ｂの電圧レベルがローレベルとなる。対向電圧Ｖｃｏｍの電圧レベルがローレベルとなる期間では、制御信号ＶＬＣ＿ｂの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ａの電圧レベルがローレベルとなる。
【０１８３】
書き込み期間ＰＷに、出力インバータＩＳＷＡ２に与えられる制御信号ＳＳＴ３の電圧レベルは、ローレベルとなっている。第２インバータＩＳＷ２２に与えられる第１制御信号ＩＮＶ２は、一定周期毎に電圧レベルがローレベルとなるように制御される。
【０１８４】
書き込みを行なう際には、最初に、制御信号ＳＳＴ１及び制御信号ＳＳＴ２により、第１書き込みスイッチＴＲ２１及び第２書き込みスイッチＴＲ２２が導通状態に切替えられ、第１メモリＭ１及び第２メモリＭ２に白表示に対応した０Ｖの第１表示信号Ｖ１が供給される。第１書き込みスイッチＴＲ２１及び第２書き込みスイッチＴＲ２２は、信号線ＸＬから第１メモリＭ１及び第２メモリＭ２へそれぞれ第１表示信号Ｖ１が与えられた後に非導通状態（オフ）に切替えられる。
【０１８５】
このとき、第１制御信号ＩＮＶ２の電圧レベルがハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０１８６】
すると、第１出力スイッチＳＷ２３が導通状態に、第２出力スイッチＳＷ２４が非導通状態に、切替えられ、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが第１出力スイッチＳＷ２３を介して画素電極ＰＥに与えられる。
【０１８７】
また、光書き込みを行なう場合は、光書き込み期間ＰＬａに、制御配線ＳＷＬに与えられる制御信号ＲＣＬは、ローレベル（０Ｖ）となる。ローレベルの制御信号ＲＣＬが第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３に与えられると、第１出力制御スイッチＴＲＡ１は非導通状態に、第２、第３出力制御スイッチＴＲＡ２、ＴＲＡ３は導通状態に切替えられる。
【０１８８】
光書き込み期間ＰＬａに、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２にリーク電流が流れる。これにより、５Ｖの第２表示信号Ｖ２のデータは、第２出力制御スイッチＴＲＡ２、第２フォトダイオードＰＤ２及び第３出力制御スイッチＴＲＡ３を介して第１メモリＭ１に与えられる。このとき、第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ２の電圧レベルがローレベルに切替わることにより実行される。
【０１８９】
その後、第１制御信号ＩＮＶ２の電圧レベルがハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０１９０】
すると、第１出力スイッチＳＷ２３が非導通状態に、第２出力スイッチＳＷ２４が導通状態に、切替えられ、制御信号ＶＬＣ＿ｂが選択され、黒表示に対応した電圧レベルの制御信号ＶＬＣ＿ｂが第２出力スイッチＳＷ２４を介して画素電極ＰＥに与えられる。
【０１９１】
このように、光ペンＬＰから光センサ回路ＳＳへ光が照射されると、第１制御信号ＩＮＶ２の周期に従って、画素電極ＰＥに印加される信号が黒表示に対応する制御信号ＶＬＣ＿ｂに切り替えられる。  
なお、第１メモリＭ１の第１表示信号Ｖ１のデータがハイレベル（５Ｖ）となっている場合、光ペンＬＰで書き込む前から黒表示となる。
【０１９２】
表示装置１００は、通常では画素メモリ（第１メモリＭ１及び第２メモリＭ２）によりデータを保持できる為、例えば周波数を１Ｈｚ以下に低下させることができる。これにより、表示装置１００の低消費電力化を実現することができる。図１２に示すように、光ペンＬＰでの書き換えは制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂと独立した第１制御信号ＩＮＶ２で制御できる。第１制御信号ＩＮＶ２の周波数は、制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂのそれぞれの周波数と異なる為、手書き入力に適した周波数に設定する事ができる。また、第１制御信号ＩＮＶ２を光ペンＬＰの使用と対応付ける事で、光ペンＬＰ使用時のみ第２制御信号ＩＮＶ２の周波数を上げればよく、低消費電力化と手書き入力とを両立する事ができる。
【０１９３】
また、光消去を行なう場合は、光消去期間ＰＬｂに、制御配線ＳＷＬに与えられる制御信号ＲＣＬは、ハイレベル（５Ｖ）となる。ハイレベルの制御信号ＲＣＬが第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３に与えられると、第１出力制御スイッチＴＲＡ１は導通状態に、第２、第３出力制御スイッチＴＲＡ２、ＴＲＡ３は非導通状態に切替えられる。
【０１９４】
ここで、表示部ＤＹＰへの光書き込みと光消去との切替は、ユーザが表示装置１００に搭載された（表示装置１００に設けられた）ボタン等のインタフェースを操作することによって行なうことができる。ユーザの操作に対応した外部からの指令信号は、フレキシブル基板２０を介してタイミングコントローラＴＣＯＮに与えられる。タイミングコントローラＴＣＯＮは、与えられた指令信号にしたがって制御信号ＲＣＬを切り替える。
【０１９５】
表示部ＤＹＰに書込まれた文字や図形等を消去する場合には、光消去期間ＰＬｂに、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２にリーク電流が流れる。これにより、第２メモリＭ２から、第１出力制御スイッチＴＲＡ１及び第１フォトダイオードＰＤ１を介して第１メモリＭ１に、白表示に対応した０Ｖの第１表示信号Ｖ１が与えられる。このとき、第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ２の電圧レベルがローレベルに切替わることにより実行される。
【０１９６】
第１メモリＭ１が保持するデータの電圧レベルが５Ｖから０Ｖに書き換わった後（第１表示信号Ｖ１のデータに回復させた後）、第１制御信号ＩＮＶ２がハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０１９７】
すると、第１出力スイッチＳＷ２３が導通状態に、第２出力スイッチＳＷ２４が非導通状態に、切替えられ、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが第１出力スイッチＳＷ２３を介して画素電極ＰＥに与えられる。
【０１９８】
上記のように、画素電極ＰＥに供給される信号が黒表示に対応する制御信号ＶＬＣ＿ｂから白表示に対応する制御信号ＶＬＣ＿ａに切り替えられる。したがって、光ペンＬＰから書込まれた文字や図形等に光を照射することによって、表示部ＤＹＰに書込まれていた文字や図形等を消去することができる。
【０１９９】
光ペンＬＰで行う光消去（白表示）は、光書き込み（黒表示）を行う時と基本的には同じであり、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルが、光書き込み用のローレベル（０Ｖ）であるのか、光消去用のハイレベル（５Ｖ）であるのか、の違いである。
【０２００】
上記のように、第１表示信号Ｖ１による黒表示を、光ペンＬＰ等で消去できないような構成にすることで、マンガ、電子新聞等の画像の上に光ペンＬＰで書いたものを、元の画像（第１表示信号Ｖ１）を消去することなく、光ペンＬＰで書いた文字（データ）のみを消去することが可能となる。  
上記のことは、制御信号ＲＣＬの電圧レベルの変更で対応できるため、画素回路の簡略化を可能とするものである。
【０２０１】
また、読出しは、読出し期間ＰＲに行う。第１メモリＭ１に記憶された信号のデータ、特に、光ペンＬＰで書き込み／消去した後の第１メモリＭ１に記憶された信号のデータを出力する（読み出す）ときには、第１メモリＭ１のデータを保持するため、第１制御信号ＩＮＶ２の電圧レベルをハイレベルにして、データをループ状態にする。読出し期間ＰＲにおいて、ユーザが誤って光ペンＬＰを使用しても、第１制御信号ＩＮＶ２で制御しているので第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２はオフ状態となり、第１メモリＭ１に書き込まれることは無い。
【０２０２】
この状態で、出力インバータＩＳＷＡ２に入力される制御信号ＳＳＴ３の電圧レベルがハイレベルとなり第１メモリＭ１に記憶された第１表示信号Ｖ１又は第２表示信号Ｖ２のデータが、出力インバータＩＳＷＡ２を介して信号線ＸＬに与えられ、変換回路１６に与えられる。
【０２０３】
ＹドライバＹＤは、制御信号ＳＳＴ３の電圧レベルを画素ＰＸの行毎に順次ハイレベルに切り替え、第１メモリＭ１に記憶された信号は、画素ＰＸの行毎に変換回路１６に与えられる。変換回路１６は、画素ＰＸの行毎にパラレル（並列）に入力された信号をシリアル（直列）に変換する。解像度を高くする場合、複数ビットに分割して処理してもよい。変換回路１６で変換されたシリアル信号は、フレキシブル基板２０を介して外部に出力される。
【０２０４】
そして、外部に出力された信号を図示しない記憶媒体に記憶することによって、表示部ＤＹＰに書込まれた文字や図形等を保存することができ、外部に出力された信号が例えばプリンタに供給されると、表示部ＤＹＰに書込まれた文字や図形等を、用紙に印刷して出力することも可能となる。
【０２０５】
なお、上記説明では、光ペンＬＰによる書き込みの際に、最初に、画素電極ＰＥに白表示に対応した信号を供給する場合について説明したが、最初に画素電極ＰＥに供給する信号は白表示に対応した信号以外の信号であっても良い。
【０２０６】
例えば、フレキシブル基板２０を介して外部に出力された信号が外部メモリに記憶されている場合、外部メモリに記憶された信号を、フレキシブル基板２０及びＩ／Ｆ処理回路１４を介してＸドライバＸＤに与え、初期画面を形成してもよい。これにより、過去に書き込まれた文字や図形等を画面に表示させてもよい。この場合、ユーザは、過去に書き込まれた文字や図形等に上書きし、上書きした情報を画面に追加表示することもできる。
【０２０７】
上記のように構成された第３の実施形態に係る表示装置及び表示装置の駆動方法によれば、画素電極ＰＥへの信号の書き込みは、光ペンＬＰで表示部ＤＹＰに光を照射することにより行われるため、第１表示信号Ｖ１のデータが静止画像データである場合、信号線ＸＬは最初の画面を書き込む際に駆動されるのみである。したがって、ＸドライバＸＤは最初の画面書き込み時のみ信号線ＸＬを駆動するのみとなるため、電力消費を低く抑えることができる。
【０２０８】
各画素ＰＸに第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２（光センサ制御回路ＰＨ）が配置されているため、入力位置情報を精度よく検出することができる。第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で検知した情報を外部ＩＣに伝送しなくとも画素ＰＸ内部で処理できるため、処理速度を向上することができる。そして、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０２０９】
次に、第４の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第３の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０２１０】
図１３に示すように、画素ＰＸの構成が第３の実施形態に係る表示装置１００と異なっており、特に光センサ回路ＳＳの回路構成が異なる。フォトセンサ（フォトダイオード）が第１メモリＭ１のデータを直接書き換えるのではなく、フォトセンサがスイッチ（トランジスタ）を介して第１メモリＭ１のデータを書き換えるものである。
【０２１１】
アレイ基板ＳＢ１上には、第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３に替えて、複数の第１出力制御スイッチＴＲＢ１、複数の第２出力制御スイッチＴＲＢ２、複数の第３出力制御スイッチＴＲＢ３、複数の第４出力制御スイッチＴＲＢ４、複数の第５出力制御スイッチＴＲＢ５及び複数の第６出力制御スイッチＴＲＢ６が形成されている。
【０２１２】
さらに、アレイ基板ＳＢ１上には、複数の第８制御配線ＣＬ８、複数の第９制御配線ＣＬ９、複数の第１０制御配線ＣＬ１０及び複数の第１１制御配線ＣＬ１１が形成されている。第８制御配線ＣＬ８、第９制御配線ＣＬ９、第１０制御配線ＣＬ１０及び第１１制御配線ＣＬ１１は、一端がＹドライバＹＤと電気的に接続されている。
【０２１３】
光センサ回路ＳＳは、第１メモリＭ１に接続されている。この実施形態において、光センサ回路ＳＳは、第２メモリＭ２にも接続されている。光センサ回路ＳＳは、入力情報を検知した際に第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。詳しくは、光センサ回路ＳＳは、入射される光の照度を検知することにより、第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。
【０２１４】
光センサ回路ＳＳは、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２、第１出力制御スイッチＴＲＢ１、第２出力制御スイッチＴＲＢ２、第３出力制御スイッチＴＲＢ３、第４出力制御スイッチＴＲＢ４、第５出力制御スイッチＴＲＢ５及び第６出力制御スイッチＴＲＢ６を備えている。
【０２１５】
第１フォトダイオードＰＤ１は、第２出力制御スイッチＴＲＢ２に接続されたアノード及び高電位電源ＶＤＤに接続されたカソードを有している。第１フォトダイオードＰＤ１のカソードには、高電位電源ＶＤＤから第２出力制御スイッチＴＲＢ２を導通状態に切替え可能な電圧レベル（５Ｖ）の信号が与えられる。
【０２１６】
第２フォトダイオードＰＤ２は、第５出力制御スイッチＴＲＢ５に接続されたカソード及び電源としての低電位電源ＶＳＳ（接地電位）に接続されたアノードを有している。第２フォトダイオードＰＤ２のアノードには、低電位電源ＶＳＳから第５出力制御スイッチＴＲＢ５を導通状態に切替え可能な電圧レベル（０Ｖ）の信号が与えられる。  
第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、入射される光の照度に応じてリーク電流が生じるものである。
【０２１７】
第１出力制御スイッチＴＲＢ１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１出力制御スイッチＴＲＢ１において、ソース電極は第２出力制御スイッチＴＲＢ２に接続され、ドレイン電極は第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続され、ゲート電極は制御配線ＳＷＬに接続されている。第１出力制御スイッチＴＲＢ１は、制御配線ＳＷＬを介して与えられる制御信号ＲＣＬに応じて、第２出力制御スイッチＴＲＢ２及び第１メモリＭ１間を導通させるかどうかを切替える。
【０２１８】
第２出力制御スイッチＴＲＢ２は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第２出力制御スイッチＴＲＢ２において、ソース電極は第４インバータＩＮ２２の出力端子（第２メモリＭ２）に接続され、ドレイン電極は第１出力制御スイッチＴＲＢ１のソース電極に接続され、ゲート電極は第１フォトダイオードＰＤ１のアノードに接続されている。第２出力制御スイッチＴＲＢ２は、第１フォトダイオードＰＤ１にリーク電流が生じ、高電位電源ＶＤＤからゲート電極に５Ｖの信号が与えられることにより、第２メモリＭ２及び第１出力制御スイッチＴＲＢ１間を導通させるように切替える。
【０２１９】
第３出力制御スイッチＴＲＢ３は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第３出力制御スイッチＴＲＢ３において、ソース電極は第９制御配線ＣＬ９に接続され、ドレイン電極は第２出力制御スイッチＴＲＢ２のゲート電極に接続され、ゲート電極は第１０制御配線ＣＬ１０に接続されている。
【０２２０】
第９制御配線ＣＬ９に与えられる制御信号ＳＳＴ５の電圧レベルは、通常、０Ｖ（接地電位）である。第３出力制御スイッチＴＲＢ３は、第１０制御配線ＣＬ１０を介して与えられる第１制御信号ＩＮＶ２に応じて、第２出力制御スイッチＴＲＢ２のゲート電極及び０Ｖの第９制御配線ＣＬ９間を導通させるかどうかを切替える。  
なお、第９制御配線ＣＬ９に与えられる制御信号ＳＳＴ５は、０Ｖに限らず、第３出力制御スイッチＴＲＢ３のリークを抑えるようなレベルの信号（制御信号Ｗｒｉｔｅ２）に切替え可能である。
【０２２１】
第４出力制御スイッチＴＲＢ４は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第４出力制御スイッチＴＲＢ４において、ソース電極は第５出力制御スイッチＴＲＢ５に接続され、ドレイン電極は第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続され、ゲート電極は制御配線ＳＷＬに接続されている。第４出力制御スイッチＴＲＢ４は、制御配線ＳＷＬを介して与えられる制御信号ＲＣＬに応じて、第５出力制御スイッチＴＲＢ５及び第１メモリＭ１間を導通させるかどうかを切替える。
【０２２２】
第５出力制御スイッチＴＲＢ５は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第５出力制御スイッチＴＲＢ５において、ソース電極は高電位電源ＶＤＤに接続され、ドレイン電極は第４出力制御スイッチＴＲＢ４のソース電極に接続され、ゲート電極は第２フォトダイオードＰＤ２のカソードに接続されている。第５出力制御スイッチＴＲＢ５は、第２フォトダイオードＰＤ２にリーク電流が生じ、低電位電源ＶＳＳからゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤ及び第４出力制御スイッチＴＲＢ４間を導通させるように切替える。
【０２２３】
すなわち、第５出力制御スイッチＴＲＢ５は、ゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤから与えられる５Ｖの電源電圧、すなわち第２表示信号Ｖ２を第４出力制御スイッチＴＲＢ４に与えるように切替える。なお、第２表示信号Ｖ２は、検知信号として利用される。
【０２２４】
第６出力制御スイッチＴＲＢ６は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第６出力制御スイッチＴＲＢ６において、ソース電極は第８制御配線ＣＬ８に接続され、ドレイン電極は第５出力制御スイッチＴＲＢ５のゲート電極に接続され、ゲート電極は第１１制御配線ＣＬ１１に接続されている。
【０２２５】
第８制御配線ＣＬ８に与えられる制御信号ＳＳＴ４の電圧レベルは、通常、５Ｖである。第６出力制御スイッチＴＲＢ６は、第１１制御配線ＣＬ１１を介して与えられる制御信号ＩＮＶ３に応じて、第５出力制御スイッチＴＲＢ５のゲート電極及び５Ｖの第８制御配線ＣＬ８間を導通させるかどうかを切替える。ここで、制御信号ＩＮＶ３の波形は、第１制御信号ＩＮＶ２の逆相波形である。  
なお、第８制御配線ＣＬ８に与えられる制御信号ＳＳＴ４は、５Ｖの信号に限らず、第６出力制御スイッチＴＲＢ６のリークを抑えるようなレベルの信号（制御信号Ｗｒｉｔｅ１）に切替え可能である。
【０２２６】
第１出力制御スイッチＴＲＢ１、第２出力制御スイッチＴＲＢ２及び第３出力制御スイッチＴＲＢ３、並びに第４出力制御スイッチＴＲＢ４、第５出力制御スイッチＴＲＢ５及び第６出力制御スイッチＴＲＢ６は、互いに異なる期間に導通状態に切替えられる。
【０２２７】
制御配線ＳＷＬにローレベル（０Ｖ）の制御信号ＲＣＬが与えられることにより、第１出力制御スイッチＴＲＢ１は非導通状態に切替えられ、第４出力制御スイッチＴＲＢ４は導通状態に切替えられる。
【０２２８】
この際、第２フォトダイオードＰＤ２にリーク電流が生じることにより、第５出力制御スイッチＴＲＢ５が導通状態に切替えられ、第２表示信号Ｖ２は、第５出力制御スイッチＴＲＢ５及び第４出力制御スイッチＴＲＢ４を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第２表示信号Ｖ２のデータに書き換えられる。
【０２２９】
制御配線ＳＷＬにハイレベル（５Ｖ）の制御信号ＲＣＬが与えられることにより、第１出力制御スイッチＴＲＢ１は導通状態に切替えられ、第４出力制御スイッチＴＲＢ４は非導通状態に切替えられる。
【０２３０】
この場合において、第１フォトダイオードＰＤ１にリーク電流が生じることにより第２出力制御スイッチＴＲＢ２が導通状態に切替えられた際、第１表示信号Ｖ１は、第２メモリＭ２から、第２出力制御スイッチＴＲＢ２及び第１出力制御スイッチＴＲＢ１を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第１表示信号Ｖ１のデータに書き換えられる。例えば、第１メモリＭ１に書き換えられた第２表示信号Ｖ２のデータを消去し、第１メモリＭ１のデータを第１表示信号Ｖ１のデータに回復させることができる。
【０２３１】
上記のように構成された第４の実施形態に係る表示装置及び表示装置の駆動方法によれば、上述した第３の実施形態と同様の効果を得ることができる。また、光ペンＬＰでの第１メモリＭ１のデータを書き換えるときの動作が上述の第１実施形態に係る動作と異なっており、より安定した動作を実現できる。
【０２３２】
第１フォトダイオードＰＤ１は、第２出力制御スイッチＴＲＢ２のゲート電極を制御し、第２フォトダイオードＰＤ２は、第５出力制御スイッチＴＲＢ５のゲート電極を制御するものである。これにより、第１メモリＭ１の書き換えが容易となり、また、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２のサイズの小型化が可能となる。  
上記したことから、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０２３３】
次に、第５の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第１の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０２３４】
図１４に示すように、メモリ動作回路１８の構成が第１の実施形態と異なっている。メモリ動作回路１８は、表示装置１００周囲の環境光に応じて、第１制御信号ＩＮＶ２のローレベルの期間を調整可能に形成されている。
【０２３５】
アレイ基板ＳＢ１上には、第５インバータＩＶ１、第６インバータＩＶ２、第３フォトダイオードＰＤ３、第１制御スイッチＴＲＣ１、第２制御スイッチＴＲＣ２、第３制御スイッチＴＲＣ３、第４制御スイッチＴＲＣ４、及び制御回路としてのＮＡＮＤ回路ＮＤ１が形成されている。第３フォトダイオードＰＤ３は、センサとしての光センサである。
【０２３６】
第３メモリＭ３は、スタティックメモリとしてのＳＲＡＭである。第３メモリＭ３は、与えられる判定信号のデータに書き換えられ、そのデータを保持するものである。判定信号は、０Ｖ（接地電位）の信号又は５Ｖの信号である。第３メモリＭ３は出力信号Ｖｄを出力可能である。判定信号の波形は、出力信号Ｖｄの逆相波形である。第３メモリＭ３は、第５インバータＩＶ１及び第６インバータＩＶ２を備えている。第３メモリＭ３は、第１メモリＭ１を構成する素子と同様の素子を用いて形成されている。
【０２３７】
第５インバータＩＶ１及び第６インバータＩＶ２は、ループ状に接続されている。第６インバータＩＶ２は、クロックドインバータである。第６インバータＩＶ２は、第５インバータＩＶ１の出力端子に接続された入力端子と、第５インバータＩＶ１の入力端子に接続された出力端子とを有している。第３メモリＭ３のデータの書き換えは、制御信号ＩＮＶ２Ａの電圧レベルがローレベルに切替わることにより実行される。
【０２３８】
環境光センサ回路ＥＳＳは、第３フォトダイオードＰＤ３、第１制御スイッチＴＲＣ１、第２制御スイッチＴＲＣ２、第３制御スイッチＴＲＣ３、及び第４制御スイッチＴＲＣ４を有している。環境光センサ回路ＥＳＳは、光センサ回路ＳＳを構成する素子と同様の素子を用いて形成されている。
【０２３９】
第３フォトダイオードＰＤ３は、低電位電源ＶＳＳ（接地電位）に接続されたアノードと、第３制御スイッチＴＲＣ３に接続されたカソードとを有している。第３フォトダイオードＰＤ３のアノードには、低電位電源ＶＳＳから第３制御スイッチＴＲＣ３を導通状態に切替え可能な電圧レベル（０Ｖ）の信号が与えられる。第３フォトダイオードＰＤ３は、入射される環境光の照度に応じてリーク電流が生じるものである。
【０２４０】
第１制御スイッチＴＲＣ１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１出力制御スイッチＴＲＢ１において、ソース電極は低電位電源ＶＳＳに接続され、ドレイン電極は第５インバータＩＶ１の入力端子（第３メモリＭ３）に接続されている。第１制御スイッチＴＲＣ１は、ゲート電極にハイレベルの制御信号ＩＮＶ２Ａが与えられることにより、低電位電源ＶＳＳから与えられる０Ｖの信号を第３メモリＭ３に与えるように切替える。
【０２４１】
第２制御スイッチＴＲＣ２は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第２制御スイッチＴＲＣ２において、ソース電極は第３制御スイッチＴＲＣ３に接続され、ドレイン電極は第５インバータＩＶ１の入力端子（第３メモリＭ３）に接続されている。第２制御スイッチＴＲＣ２は、ゲート電極にローレベルの制御信号ＩＮＶ２Ａが与えられることにより、第３制御スイッチＴＲＣ３及び第３メモリＭ３間を導通させるように切替える。
【０２４２】
第３制御スイッチＴＲＣ３は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第３制御スイッチＴＲＣ３において、ソース電極は高電位電源ＶＤＤに接続され、ドレイン電極は第２制御スイッチＴＲＣ２のソース電極に接続され、ゲート電極は第３フォトダイオードＰＤ３のカソードに接続されている。第３制御スイッチＴＲＣ３は、第３フォトダイオードＰＤ３にリーク電流が生じ、低電位電源ＶＳＳからゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤ及び第２制御スイッチＴＲＣ２間を導通させるように切替える。
【０２４３】
すなわち、第３制御スイッチＴＲＣ３は、ゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤから与えられる５Ｖの信号を第２制御スイッチＴＲＣ２に与えるように切替える。  
第２制御スイッチＴＲＣ２が導通状態に切替えられている場合、高電位電源ＶＤＤから与えられる５Ｖの信号は、第３制御スイッチＴＲＣ３及び第２制御スイッチＴＲＣ２を介して第３メモリＭ３に与えられる。
【０２４４】
第４制御スイッチＴＲＣ４は、半導体層としてポリシリコン層を備えたＰ型であり、ダブルゲート型の薄膜トランジスタである。第４制御スイッチＴＲＣ４において、ソース電極は高電位電源ＶＤＤに接続され、ドレイン電極は第３制御スイッチＴＲＣ３のゲート電極に接続されている。第４制御スイッチＴＲＣ４は、ゲート電極にローレベルの制御信号ＩＮＶ３Ａが与えられることにより、高電位電源ＶＤＤから与えられる５Ｖの信号を第３制御スイッチＴＲＣ３のゲート電極に与えるように切替える。  
上記環境光センサ回路ＥＳＳは、入射される環境光の照度に応じた判定信号のデータを第３メモリＭ３に与えることが可能である。
【０２４５】
ＮＡＮＤ回路ＮＤ１は、第１入力端子、第２入力端子及び出力端子を有している。ＮＡＮＤ回路ＮＤ１の第１入力端子には、第１制御信号ＩＮＶ２を自動調整するための基準となる基準信号として制御信号／ＩＮＶ２Ａが与えられる。制御信号／ＩＮＶ２Ａの波形は、制御信号ＩＮＶ２Ａの逆相波形である。
【０２４６】
ＮＡＮＤ回路ＮＤ１の第２入力端子は、第５インバータＩＶ１の出力端子（第３メモリＭ３）と接続されている。ＮＡＮＤ回路ＮＤ１の第２入力端子には、第３メモリＭ３から出力信号Ｖｄが与えられる。
【０２４７】
ＮＡＮＤ回路ＮＤ１は、制御信号／ＩＮＶ２Ａのデータと、第３メモリＭ３から与えられる出力信号Ｖｄのデータと、を基に論理演算し、自動調整を行い、自動調整を行った第１制御信号ＩＮＶ２を出力する。
【０２４８】
メモリ動作回路１８は、環境光に応じて自動調整を行った第１制御信号ＩＮＶ２を出力し、第１メモリＭ１の動作を制御する。メモリ動作回路１８は、表示装置１００周囲の環境光の照度が高い程、第１制御信号ＩＮＶ２のローレベルの期間が短くなるように調整するものである。
【０２４９】
上記のように構成された第５の実施形態に係る表示装置及び表示装置の駆動方法によれば、上述した第３の実施形態と同様の効果を得ることができる。  
また、メモリ動作回路１８は、環境光に応じて自動調整を行った第１制御信号ＩＮＶ２を出力し、第１メモリＭ１の動作を制御する。
【０２５０】
上記したことから、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０２５１】
次に、第６の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第３の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０２５２】
図１５に示すように、画素ＰＸの構成が第３の実施形態に係る表示装置１００と異なっており、特に光センサ回路ＳＳの回路構成が異なる。フォトセンサ（フォトダイオード）が第１メモリＭ１のデータを直接書き換えるのではなく、フォトセンサがスイッチ（トランジスタ）を介して第１メモリＭ１のデータを書き換えるものである。また、各画素ＰＸに設けられるフォトダイオードの個数は１個であるため、画素電極ＰＥの開口部のサイズの拡大を抑えることができ、すなわち、光反射面積の縮小を抑えることができる。
【０２５３】
アレイ基板ＳＢ１上には、第１乃至第３出力制御スイッチＴＲＡ１乃至ＴＲＡ３に替えて、複数の第１出力制御スイッチＴＲＤ１、複数の第２出力制御スイッチＴＲＤ２、複数の第３出力制御スイッチＴＲＤ３、複数の第４出力制御スイッチＴＲＤ４及び複数の第５出力制御スイッチＴＲＤ５が形成されている。アレイ基板ＳＢ１上には、上記第２フォトダイオードＰＤ２は形成されていない。
【０２５４】
さらに、アレイ基板ＳＢ１上には、複数の第８制御配線ＣＬ８、複数の第９制御配線ＣＬ９、複数の第１２制御配線ＣＬ１２、複数の第１３制御配線ＣＬ１３、及び複数の第１４制御配線ＣＬ１４が形成されている。第８制御配線ＣＬ８、第９制御配線ＣＬ９、第１２制御配線ＣＬ１２、第１３制御配線ＣＬ１３及び第１４制御配線ＣＬ１４は、一端がＹドライバＹＤと電気的に接続されている。
【０２５５】
制御信号ＲＣＬと制御信号（一括消去制御信号）Ｗｒｉｔｅ３は、ＹドライバＹＤ内で第１制御信号ＩＮＶ２と演算される。これにより、制御信号ＩＮＶ３、ＩＮＶ４はＹドライバＹＤから供給される。
【０２５６】
光センサ回路ＳＳは、第１メモリＭ１に接続されている。この実施形態において、光センサ回路ＳＳは、第２メモリＭ２にも接続されている。光センサ回路ＳＳは、入力情報を検知した際に第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。詳しくは、光センサ回路ＳＳは、入射される光の照度を検知することにより、第２表示信号Ｖ２のデータ又は第１表示信号Ｖ１のデータを第１メモリＭ１に与えることが可能である。なお、第１表示信号Ｖ１が表示信号として利用され、第２表示信号Ｖ２が検知信号として利用されることは言うまでもない。
【０２５７】
光センサ回路ＳＳは、第１フォトダイオードＰＤ１、第１出力制御スイッチＴＲＤ１、第２出力制御スイッチＴＲＤ２、第３出力制御スイッチＴＲＤ３、第４出力制御スイッチＴＲＤ４、及び第５出力制御スイッチＴＲＤ５を備えている。
【０２５８】
第１フォトダイオードＰＤ１は、第１出力制御スイッチＴＲＤ１、第２出力制御スイッチＴＲＤ２及び第５出力制御スイッチＴＲＤ５に接続されたアノード、並びに第３出力制御スイッチＴＲＤ３及び第４出力制御スイッチＴＲＤ４に接続されたカソードを有している。
【０２５９】
第１フォトダイオードＰＤ１のアノードには、第２出力制御スイッチＴＲＤ２（第９制御配線ＣＬ９）から第３出力制御スイッチＴＲＤ３を導通状態に切替え可能な電圧レベル（０Ｖ）の制御信号ＳＳＴ５、又は第５出力制御スイッチＴＲＤ５（高電位電源ＶＤＤ）から第３出力制御スイッチＴＲＤ３を非導通状態に切替え可能な電圧レベル（５Ｖ）の信号が与えられる。
【０２６０】
第１フォトダイオードＰＤ１のカソードには、第４出力制御スイッチＴＲＤ４（第８制御配線ＣＬ８）から第１出力制御スイッチＴＲＤ１を導通状態に切替え可能な電圧レベル（５Ｖ）の制御信号ＳＳＴ４が与えられる。  
第１フォトダイオードＰＤ１は、入射される光の照度に応じてリーク電流が生じるものである。
【０２６１】
第１出力制御スイッチＴＲＤ１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１出力制御スイッチＴＲＤ１において、ソース電極は第４インバータＩＮ２２の出力端子（第２メモリＭ２）に接続され、ドレイン電極は第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続され、ゲート電極は第２出力制御スイッチＴＲＤ２及び第５出力制御スイッチＴＲＤ５に接続されている。
【０２６２】
第１出力制御スイッチＴＲＤ１は、第１フォトダイオードＰＤ１（５Ｖの第８制御配線ＣＬ８）からゲート電極に５Ｖの信号が与えられることにより、第２メモリＭ２及び第１メモリＭ１間を導通させるように切替える。上記のことは、後述する光消去動作に相当する。
【０２６３】
また、第１出力制御スイッチＴＲＤ１は、第５出力制御スイッチＴＲＤ５（高電位電源ＶＤＤ）からゲート電極に５Ｖの信号が与えられることにより、第２メモリＭ２及び第１メモリＭ１間を導通させるように切替える。上記のことは、後述する一括消去動作に相当する。
【０２６４】
第２出力制御スイッチＴＲＤ２は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第２出力制御スイッチＴＲＤ２において、ソース電極は第９制御配線ＣＬ９に接続され、ドレイン電極は第１出力制御スイッチＴＲＤ１のゲート電極に接続され、ゲート電極は第１２制御配線ＣＬ１２に接続されている。
【０２６５】
第９制御配線ＣＬ９に与えられる制御信号ＳＳＴ５の電圧レベルは、通常、０Ｖ（接地電位）である。第２出力制御スイッチＴＲＤ２は、第１２制御配線ＣＬ１２を介して与えられる制御信号ＩＮＶ３に応じて、０Ｖの第９制御配線ＣＬ９、並びに第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノード間を導通させるかどうかを切替える。  
なお、第９制御配線ＣＬ９に与えられる制御信号ＳＳＴ５は、０Ｖに限らず、第２出力制御スイッチＴＲＤ２のリークを抑えるようなレベルの信号（制御信号Ｗｒｉｔｅ２）に切替え可能である。
【０２６６】
第３出力制御スイッチＴＲＤ３は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第３出力制御スイッチＴＲＤ３において、ソース電極は高電位電源ＶＤＤに接続され、ドレイン電極は第１インバータＩＳＷ２１の入力端子（第１メモリＭ１）に接続され、ゲート電極は第１フォトダイオードＰＤ１のカソードに接続されている。第３出力制御スイッチＴＲＤ３は、第１フォトダイオードＰＤ１にリーク電流が生じ、第２出力制御スイッチＴＲＤ２（０Ｖの第９制御配線ＣＬ９）からゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤ及び第１メモリＭ１間を導通させるように切替える。
【０２６７】
すなわち、第３出力制御スイッチＴＲＤ３は、ゲート電極に０Ｖの信号が与えられることにより、高電位電源ＶＤＤから与えられる５Ｖの電源電圧、すなわち第２表示信号Ｖ２を第１メモリＭ１に与えるように切替える。
【０２６８】
第４出力制御スイッチＴＲＤ４は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第４出力制御スイッチＴＲＤ４において、ソース電極は第８制御配線ＣＬ８に接続され、ドレイン電極は第３出力制御スイッチＴＲＤ３のゲート電極に接続され、ゲート電極は第１３制御配線ＣＬ１３に接続されている。
【０２６９】
第８制御配線ＣＬ８に与えられる制御信号ＳＳＴ４の電圧レベルは、通常、５Ｖである。第４出力制御スイッチＴＲＤ４は、第１３制御配線ＣＬ１３を介して与えられる制御信号ＩＮＶ４に応じて、５Ｖの第８制御配線ＣＬ８、並びに第３出力制御スイッチＴＲＤ３のゲート電極及び第１フォトダイオードＰＤ１のカソード間を導通させるかどうかを切替える。
【０２７０】
なお、第８制御配線ＣＬ８に与えられる制御信号ＳＳＴ４は、５Ｖの信号に限らず、第４出力制御スイッチＴＲＤ４のリークを抑えるようなレベルの信号（制御信号Ｗｒｉｔｅ１）に切替え可能である。
【０２７１】
第５出力制御スイッチＴＲＤ５は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第５出力制御スイッチＴＲＤ５において、ソース電極は高電位電源ＶＤＤに接続され、ドレイン電極は第１出力制御スイッチＴＲＤ１のゲート電極に接続され、ゲート電極は第１４制御配線ＣＬ１４に接続されている。
【０２７２】
第１４制御配線ＣＬ１４に与えられる制御信号Ｗｒｉｔｅ３の電圧レベルは、通常、５Ｖである。第５出力制御スイッチＴＲＤ５は、第１４制御配線ＣＬ１４を介して与えられる制御信号Ｗｒｉｔｅ３に応じて、高電位電源ＶＤＤ、並びに第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノード間を導通させるかどうかを切替える。  
第１出力制御スイッチＴＲＤ１及び第３出力制御スイッチＴＲＤ３は、互いに異なる期間に導通状態に切替えられる。
【０２７３】
第２出力制御スイッチＴＲＤ２が導通状態に切替えられ、第９制御配線ＣＬ９にローレベル（０Ｖ）の制御信号ＳＳＴ５が与えられることにより、第１出力制御スイッチＴＲＤ１は非導通状態に切替えられる。
【０２７４】
この際、第１フォトダイオードＰＤ１にリーク電流が生じることにより、第３出力制御スイッチＴＲＤ３が導通状態に切替えられ、第２表示信号Ｖ２は、第３出力制御スイッチＴＲＤ３を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第２表示信号Ｖ２のデータに書き換えられる。
【０２７５】
また、第４出力制御スイッチＴＲＤ４が導通状態に切替えられ、第８制御配線ＣＬ８にハイレベル（５Ｖ）の制御信号ＳＳＴ４が与えられることにより、第３出力制御スイッチＴＲＤ３は非導通状態に切替えられる。
【０２７６】
この際、第１フォトダイオードＰＤ１にリーク電流が生じることにより、第１出力制御スイッチＴＲＤ１が導通状態に切替えられ、第２メモリＭ２の第１表示信号Ｖ１は、第１出力制御スイッチＴＲＤ１を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第１表示信号Ｖ１のデータに書き換えられる（光消去）。例えば、第１メモリＭ１に書き換えられた第２表示信号Ｖ２のデータを消去し、第１メモリＭ１のデータを第１表示信号Ｖ１のデータに回復させることができる。
【０２７７】
さらにまた、第５出力制御スイッチＴＲＤ５が導通状態に切替えられることにより、第１出力制御スイッチＴＲＤ１は導通状態に切替えられ、第２メモリＭ２の第１表示信号Ｖ１は、第１出力制御スイッチＴＲＤ１を介して第１メモリＭ１与えられる。これにより、第１メモリＭ１のデータが第１表示信号Ｖ１のデータに書き換えられる（一括消去）。しかも、光の照射無しに行うことができる。例えば、第１メモリＭ１に書き換えられた第２表示信号Ｖ２のデータを消去し、第１メモリＭ１のデータを第１表示信号Ｖ１のデータに回復させることができる。
【０２７８】
次に、表示装置１００の動作について説明する。表示装置１００の動作は、タイミングコントローラＴＣＯＮによって制御されている。本実施形態に係る表示装置１００には、光ペン（ペン型ライト）ＬＰにより表示部ＤＹＰに光を照射することによって入力される位置情報を基に、表示部ＤＹＰに文字や図形等が書き込まれるものである。電源が起動された場合には、信号線ＸＬには、白表示に対応した０Ｖの初期信号Ｖｉｎｉが供給される。
【０２７９】
図１６に示すように、表示装置１００の動作は、第１表示信号Ｖ１の書き込み期間ＰＷの第１表示信号書き込み動作と、光書き換え期間ＰＬ（書き換え期間）の光書き換え動作（書き換え動作）と、一括消去期間ＰＴの一括消去動作と、読出し期間ＰＲの読出し動作とに分けられる。
【０２８０】
光書き換え期間ＰＬは、入力情報の検知期間と言うことができる。光書き換え動作は、光書き込み期間ＰＬａ（第２表示信号Ｖ２の書き換え期間）の光書き込み動作（第２表示信号書き換え動作）と、光消去期間ＰＬｂ（第２表示信号Ｖ２の消去期間）の光消去動作（第２表示信号消去動作）とに分けられる。
【０２８１】
なお、図１６において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、後述するが、光書き込み動作と、光消去動作とは、ユーザによって切替えて行われるものである。さらにまた、一括消去動作はユーザによって選択させることで行われるものである。このため、例えば、表示装置１００は、光消去動作無しに動作してもよく、光書き込み動作と、光消去動作とを交互に複数回繰り返すように動作してもよい。
【０２８２】
図１５及び図１６に示すように、書き込みを行なう場合は、書き込み期間ＰＷに、制御信号ＲＣＬがローレベル（０Ｖ）となると、第１２制御配線ＣＬ１２にハイレベルの制御信号ＩＮＶ３が与えられ、第２出力制御スイッチＴＲＤ２が導通状態に切替えられ、第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノードにローレベル（０Ｖ）の制御信号ＳＳＴ５が与えられる。これにより、第１出力制御スイッチＴＲＤ１は非導通状態に切替えられる。
【０２８３】
また、第１３制御配線ＣＬ１３にローレベルの制御信号ＩＮＶ４が与えられ、第４出力制御スイッチＴＲＤ４が導通状態に切替えられ、第３出力制御スイッチＴＲＤ３のゲート電極にハイレベル（５Ｖ）の制御信号ＳＳＴ４が与えられる。これにより、第３出力制御スイッチＴＲＤ３は非導通状態に切替えられる。
【０２８４】
なお、第１制御信号ＩＮＶ２がハイレベル、制御信号ＩＮＶ４がローレベルの期間、第１メモリＭ１はメモリ動作を行う。
【０２８５】
対向電極ＣＥに印加される対向電圧Ｖｃｏｍの電圧レベルは、ハイレベルの電圧とローレベルの電圧とが一定周期で交互に切替わる。制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂの電圧レベルは、対向電圧Ｖｃｏｍの電圧レベルが切替わる周期と対応するように、ハイレベルの電圧とローレベルの電圧とに一定周期で交互に切替わる。
【０２８６】
制御信号ＶＬＣ＿ａと、制御信号ＶＬＣ＿ｂとは、互いに逆のレベルとなるように制御される。すなわち、対向電圧Ｖｃｏｍの電圧レベルがハイレベルとなる期間では、制御信号ＶＬＣ＿ａの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ｂの電圧レベルがローレベルとなる。対向電圧Ｖｃｏｍの電圧レベルがローレベルとなる期間では、制御信号ＶＬＣ＿ｂの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ａの電圧レベルがローレベルとなる。
【０２８７】
書き込み期間ＰＷに、出力インバータＩＳＷＡ２に与えられる制御信号ＳＳＴ３の電圧レベルは、ローレベルとなっている。第２インバータＩＳＷ２２に与えられる第１制御信号ＩＮＶ２は、一定周期毎に電圧レベルがローレベルとなるように制御される。
【０２８８】
書き込みを行なう際には、最初に、制御信号ＳＳＴ１及び制御信号ＳＳＴ２により、第１書き込みスイッチＴＲ２１及び第２書き込みスイッチＴＲ２２が導通状態に切替えられ、第１メモリＭ１及び第２メモリＭ２に白表示に対応した０Ｖの第１表示信号Ｖ１が供給される。第１書き込みスイッチＴＲ２１及び第２書き込みスイッチＴＲ２２は、信号線ＸＬから第１メモリＭ１及び第２メモリＭ２へそれぞれ第１表示信号Ｖ１が与えられた後に非導通状態（オフ）に切替えられる。
【０２８９】
このとき、第１制御信号ＩＮＶ２の電圧レベルがハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０２９０】
すると、第１出力スイッチＳＷ２３が導通状態に、第２出力スイッチＳＷ２４が非導通状態に、切替えられ、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが第１出力スイッチＳＷ２３を介して画素電極ＰＥに与えられる。
【０２９１】
また、光書き込みを行なう場合は、光書き込み期間ＰＬａに、制御信号ＩＮＶ３により第２出力制御スイッチＴＲＤ２が導通状態に切替えられ、制御信号ＩＮＶ４により第４出力制御スイッチＴＲＤ４が導通状態に切替えられ、制御信号Ｗｒｉｔｅ３により第５出力制御スイッチＴＲＤ５が非導通状態に切替えられる。
【０２９２】
第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノードには、ローレベル（０Ｖ）の制御信号ＳＳＴ５が与えられる。これにより、第１出力制御スイッチＴＲＤ１は非導通状態に切替えられる。
【０２９３】
光書き込み期間ＰＬａに、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、第１フォトダイオードＰＤ１にリーク電流が流れる。これにより、ローレベルの制御信号ＳＳＴ５が第１フォトダイオードＰＤ１を介して第３出力制御スイッチＴＲＤ３のゲート電極に与えられ、第３出力制御スイッチＴＲＤ３が導通状態に切替えられ、５Ｖの第２表示信号Ｖ２のデータは、第３出力制御スイッチＴＲＤ３を介して第１メモリＭ１に与えられる。このとき、第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ２の電圧レベルがローレベルに切替わることにより実行される。
【０２９４】
その後、第１制御信号ＩＮＶ２の電圧レベルがハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０２９５】
すると、第１出力スイッチＳＷ２３が非導通状態に、第２出力スイッチＳＷ２４が導通状態に、切替えられ、制御信号ＶＬＣ＿ｂが選択され、黒表示に対応した電圧レベルの制御信号ＶＬＣ＿ｂが第２出力スイッチＳＷ２４を介して画素電極ＰＥに与えられる。
【０２９６】
このように、光ペンＬＰから光センサ回路ＳＳへ光が照射されると、第１制御信号ＩＮＶ２の周期に従って、画素電極ＰＥに印加される信号が黒表示に対応する制御信号ＶＬＣ＿ｂに切り替えられる。  
なお、第１メモリＭ１の第１表示信号Ｖ１のデータがハイレベル（５Ｖ）となっている場合、光ペンＬＰで書き込む前から黒表示となる。
【０２９７】
表示装置１００は、通常では画素メモリ（第１メモリＭ１及び第２メモリＭ２）によりデータを保持できる為、例えば周波数を１Ｈｚ以下に低下させることができる。これにより、表示装置１００の低消費電力化を実現できる。光ペンＬＰでの書き換えは制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂと独立した第１制御信号ＩＮＶ２で制御できる。第１制御信号ＩＮＶ２の周波数は、制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂのそれぞれの周波数と異なる為、手書き入力に適した周波数に設定する事ができる。また、第１制御信号ＩＮＶ２を光ペンＬＰの使用と対応付ける事で、光ペンＬＰ使用時のみ第２制御信号ＩＮＶ２の周波数を上げればよく、低消費電力化と手書き入力とを両立する事ができる。
【０２９８】
また、表示部ＤＹＰに書き込まれた文字や図形等の光消去を行なう場合は、光消去期間ＰＬｂにおいて、制御信号ＲＣＬはハイレベル（５Ｖ）となる。これにより、第１３制御配線ＣＬ１３にローレベルの制御信号ＩＮＶ４が与えられ、第４出力制御スイッチＴＲＤ４が導通状態に切替えられる。
【０２９９】
第３出力制御スイッチＴＲＤ３のゲート電極及び第１フォトダイオードＰＤ１のカソードには、ハイレベル（５Ｖ）の制御信号ＳＳＴ４が与えられる。これにより、第３出力制御スイッチＴＲＤ３は非導通状態に切替えられる。
【０３００】
ここで、表示部ＤＹＰへの光書き込みと光消去との切替えは、ユーザが表示装置１００に搭載された（表示装置１００に設けられた）ボタン等のインタフェースを操作することによって行なうことができる。ユーザの操作に対応した外部からの指令信号は、フレキシブル基板２０を介してタイミングコントローラＴＣＯＮに与えられる。タイミングコントローラＴＣＯＮは、与えられた指令信号にしたがって制御信号ＲＣＬを切り替える。
【０３０１】
なお、制御信号ＩＮＶ３は、第１制御信号ＩＮＶ２と同期して供給される。第１制御信号ＩＮＶ２及び制御信号ＩＮＶ３がそれぞれハイレベルの期間は、第１メモリＭ１はメモリ動作となり、第１２制御配線ＣＬ１２にハイレベルの制御信号ＩＮＶ３与えて第２出力制御スイッチＴＲＤ２を導通状態に切替え、第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノードにローレベル（０Ｖ）の制御信号ＳＳＴ５を与える。
【０３０２】
そして、光消去期間ＰＬｂに、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、第１フォトダイオードＰＤ１にリーク電流が流れる。これにより、第１出力制御スイッチＴＲＤ１のゲート電極にハイレベル（５Ｖ）の制御信号ＳＳＴ４が与えられ、第１出力制御スイッチＴＲＤ１が導通状態に切替えられ、第２メモリＭ２から、第１出力制御スイッチＴＲＤ１を介して第１メモリＭ１に、白表示に対応した０Ｖの第１表示信号Ｖ１が与えられる。このとき、第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ２の電圧レベルがローレベルに切替わることにより実行される。
【０３０３】
第１メモリＭ１の保持電圧が５Ｖから０Ｖに書き換わった後（第１表示信号Ｖ１のデータに回復させた後）、第１制御信号ＩＮＶ２がハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０３０４】
すると、第１出力スイッチＳＷ２３が導通状態に、第２出力スイッチＳＷ２４が非導通状態に、切替えられ、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが第１出力スイッチＳＷ２３を介して画素電極ＰＥに与えられる。
【０３０５】
上記のように、画素電極ＰＥに供給される信号が黒表示に対応する制御信号ＶＬＣ＿ｂから白表示に対応する制御信号ＶＬＣ＿ａに切り替えられる。したがって、光ペンＬＰから書込まれた文字や図形等に光を照射することによって、表示部ＤＹＰに書込まれていた文字や図形等を消去することができる。
【０３０６】
上述したことからも分かるように、画素ＰＸを上記の構成とすることにより、光書き込み用のフォトダイオードと、光消去用のフォトダイオードとを共通化することが可能となり、高精細画素への対応を可能とするものである。また、１画素ＰＸ当たり１個分のフォトダイオードのリーク電流を削減可能となるため、さらなる低消費電力化を図ることができる。
【０３０７】
光ペンＬＰで行う光消去（白表示）は、光書き込み（黒表示）を行う時と基本的には同じあり、制御信号ＲＣＬの電圧レベルが、光書き込み用のローレベル（０Ｖ）であるのか、光消去用のハイレベル（５Ｖ）であるのか、の違いである。
【０３０８】
上記のように、第１表示信号Ｖ１による黒表示を、光ペンＬＰ等で消去できないような構成にすることで、マンガ、電子新聞等の画像の上に光ペンＬＰで書いたものを、元の画像（第１表示信号Ｖ１）を消去することなく、光ペンＬＰで書いた文字（データ）のみを消去することが可能となる。  
上記のことは、制御信号ＲＣＬの電圧レベルの変更で対応できるため、画素回路の簡略化を可能とするものである。
【０３０９】
また、表示部ＤＹＰに書き込まれた文字等を一括して消去する一括消去を行なう場合は、一括消去期間ＰＴに、制御信号ＩＮＶ３により第２出力制御スイッチＴＲＤ２が非導通状態に切替えられ、制御信号ＩＮＶ４により第４出力制御スイッチＴＲＤ４が導通状態に切替えられ、制御信号Ｗｒｉｔｅ３により第５出力制御スイッチＴＲＤ５が導通状態に切替えられる。
【０３１０】
第３出力制御スイッチＴＲＤ３のゲート電極及び第１フォトダイオードＰＤ１のカソードには、ハイレベル（５Ｖ）の制御信号ＳＳＴ４が与えられる。これにより、第３出力制御スイッチＴＲＤ３は非導通状態に切替えられる。
【０３１１】
一方、第１出力制御スイッチＴＲＤ１のゲート電極及び第１フォトダイオードＰＤ１のアノードにも、高電位電源ＶＤＤからハイレベル（５Ｖ）の信号が与えられる。第１フォトダイオードＰＤ１には、アノード及びカソードの両方にハイレベル（５Ｖ）の信号が与えられるため、第１フォトダイオードＰＤ１が動作することはない。
【０３１２】
そして、第１出力制御スイッチＴＲＤ１は導通状態に切替えられるため、第２メモリＭ２から第１メモリＭ１に第１表示信号Ｖ１のデータが書き込まれ、第１メモリＭ１は、光書き込み前の初期状態となる。
【０３１３】
上記一括消去動作において、全画素ＰＸに対して上記一括消去を行ってもよいが、選択した画素ＰＸに対してのみ上記一括消去を行ってもよい。
【０３１４】
第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ２の電圧レベルがローレベルに切替わることにより実行される。
【０３１５】
その後、第１制御信号ＩＮＶ２の電圧レベルがハイレベルに切替えられると、第１スイッチＳＷ２１及び第２スイッチＳＷ２２が導通状態に切替えられる。このため、第１メモリＭ１から、第２出力スイッチＳＷ２４のゲート電極にローレベル（０Ｖ）の出力信号ＶＣ１を与え、第１出力スイッチＳＷ２３のゲート電極にハイレベル（５Ｖ）の出力信号ＶＣ２を与え、第１出力スイッチＳＷ２３及び第２出力スイッチＳＷ２４を制御する。
【０３１６】
すると、第１出力スイッチＳＷ２３が導通状態に、第２出力スイッチＳＷ２４が非導通状態に、切替えられ、制御信号ＶＬＣ＿ａが選択され、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが第１出力スイッチＳＷ２３を介して画素電極ＰＥに与えられる。
【０３１７】
また、読出しは、読出し期間ＰＲに行う。第１メモリＭ１に記憶された信号のデータ、特に、光ペンＬＰで書き込み／消去した後の第１メモリＭ１に記憶された信号のデータを出力する（読み出す）場合には、第１制御信号ＩＮＶ２、制御信号ＩＮＶ３及び制御信号Ｗｒｉｔｅ３の電圧レベルがハイレベルとなり、制御信号ＩＮＶ４の電圧レベルがローレベルとなる。これにより、第１出力制御スイッチＴＲＤ１及び第３出力制御スイッチＴＲＤ３は非導通状態に切替えられ、第１メモリＭ１はメモリ動作となり、書き込み／読み込み機能が停止状態となる。
【０３１８】
この状態で、出力インバータＩＳＷＡ２に入力される制御信号ＳＳＴ３の電圧レベルがハイレベルとなり第１メモリＭ１に記憶された第１表示信号Ｖ１又は第２表示信号Ｖ２のデータが、出力インバータＩＳＷＡ２を介して信号線ＸＬに与えられ、変換回路１６に与えられる。
【０３１９】
ＹドライバＹＤは、制御信号ＳＳＴ３の電圧レベルを画素ＰＸの行毎に順次ハイレベルに切り替え、第１メモリＭ１に記憶された信号は、画素ＰＸの行毎に変換回路１６に与えられる。変換回路１６は、画素ＰＸの行毎にパラレル（並列）に入力された信号をシリアル（直列）に変換する。解像度を高くする場合、複数ビットに分割して処理してもよいことは言うまでもない。変換回路１６で変換されたシリアル信号は、フレキシブル基板２０を介して外部に出力される。
【０３２０】
そして、外部に出力された信号を図示しない記憶媒体に記憶することによって、表示部ＤＹＰに書込まれた文字や図形等を保存することができ、外部に出力された信号が例えばプリンタに供給されると、表示部ＤＹＰに書込まれた文字や図形等を、用紙に印刷して出力することも可能となる。
【０３２１】
なお、上記説明では、光ペンＬＰによる書き込みの際に、最初に、画素電極ＰＥに白表示に対応した信号を供給する場合について説明したが、最初に画素電極ＰＥに供給する信号は白表示に対応した信号以外の信号であっても良い。
【０３２２】
例えば、フレキシブル基板２０を介して外部に出力された信号が外部メモリに記憶されている場合、外部メモリに記憶された信号を、フレキシブル基板２０及びＩ／Ｆ処理回路１４を介してＸドライバＸＤに与え、初期画面を形成してもよい。これにより、過去に書き込まれた文字や図形等を画面に表示させてもよい。この場合、ユーザは、過去に書き込まれた文字や図形等に上書きし、上書きした情報を画面に追加表示することもできる。
【０３２３】
上記のように構成された第６の実施形態に係る表示装置及び表示装置の駆動方法によれば、上述した第３の実施形態と同様の効果を得ることができる。光センサ制御回路ＰＨの備えるセンサは、１個のフォトダイオードＰＤ１だけでよく、他のセンサを必要としないため、画素の開口率の向上に寄与することができる。
【０３２４】
上記したことから、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０３２５】
次に、第７の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第６の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０３２６】
図１７に示すように、画素ＰＸの構成が第６の実施形態に係る表示装置１００と異なっている。画素ＰＸは、第１書き込みスイッチＴＲ２１無しに形成されている。これに伴い、アレイ基板ＳＢ１上に、制御信号ＳＳＴ１が与えられる第１制御配線ＣＬ１は形成されていない。
【０３２７】
図１８に示すように、表示装置１００の動作は、第１表示信号Ｖ１の書き込み期間ＰＷの第１表示信号書き込み動作と、第１メモリＭ１のフォーマット期間ＰＦのフォーマット動作と、光書き換え期間ＰＬ（書き換え期間）の光書き換え動作（書き換え動作）と、読出し期間ＰＲの読出し動作とに分けられる。
【０３２８】
光書き換え期間ＰＬは、入力情報の検知期間と言うことができる。光書き換え動作は、光書き込み期間ＰＬａ（第２表示信号Ｖ２の書き換え期間）の光書き込み動作（第２表示信号書き換え動作）と、光消去期間ＰＬｂ（第２表示信号Ｖ２の消去期間）の光消去動作（第２表示信号消去動作）とに分けられる。
【０３２９】
なお、図１８において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、光書き込み動作と、光消去動作とは、ユーザによって切替えて行われるものである。このため、例えば、表示装置１００は、光消去動作無しに動作してもよく、光書き込み動作と、光消去動作とを交互に複数回繰り返すように動作してもよい。
【０３３０】
図１７及び図１８に示すように、書き込みを行なうときは、書き込み期間ＰＷに、制御信号ＳＳＴ２により第２書き込みスイッチＴＲ２２が導通状態に切替えられ、第２メモリＭ２に白表示に対応した０Ｖの第１表示信号Ｖ１が供給される。
【０３３１】
そして、次のタイミングとしてフォーマット期間ＰＦに、上記第６の実施形態で示した一括消去機能を用いることにより、第２メモリＭ２から第１メモリＭ１に、一括して第１表示信号Ｖ１のデータを与え、第１メモリＭ１のデータを、一括して更新する。第１メモリＭ１のデータの更新は、全画素ＰＸで行うことができる。
【０３３２】
上記のように構成された第７の実施形態に係る表示装置及び表示装置の駆動方法によれば、上述した第６の実施形態と同様の効果を得ることができる。上記フォーマット動作により、メモリ（第１メモリＭ１及び第２メモリＭ２）への書き込み負荷を低減することができ、書き込みムラなどの表示不良を改善することができる。また、画素ＰＸの素子（第１書き込みスイッチＴＲ２１）数や、配線（第１制御配線ＣＬ１）数の削減など多くの改善効果を得ることができる。
【０３３３】
上記したことから、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０３３４】
次に、上述した第３、第４、第５、第６及び第７の実施形態に係る表示装置１００の使用例を挙げて説明する。例えば、表示装置１００は、アンケート用紙や、申し込み記入用紙の代わりとなる電子文具として使用することができる。図１９に示す例では、表示装置１００をアンケート用紙の代わりに用いるものである。
【０３３５】
図１９に示すように、表示装置１００の使用が開始されると、まず、ステップＳＴ１において、アンケート用紙データを、画素ＰＸの第１メモリＭ１及び第２メモリＭ２に入力する。これにより、画面にアンケート用紙を表示することができる。
【０３３６】
続いて、ステップＳＴ２において、光ペンＬＰによるデータ入力により、データの書き込みや、データの消去を行う。これにより、アンケート用紙への記入を完成させる。次いで、光ペンＬＰによる入力が完了した後のステップＳＴ３において、第１メモリＭ１に入力したデータを表示パネルの外部のメモリに保存するかどうかを判断する。
【０３３７】
第１メモリＭ１に入力したデータを表示パネルの外部のメモリに保存する場合（ステップＳＴ３）、ステップＳＴ４に移行し、ステップＳＴ４において、第１メモリＭ１に入力したデータを外部のメモリに保存（データ保存）する。その後、ステップＳＴ５において、アンケート用紙を初期化（アンケート用紙に記入したデータを消去）するために、画素ＰＸ内の第２メモリＭ２から第１メモリＭ１にデータを与え、第１メモリＭ１のデータを初期化する。これにより、再度アンケート用紙として使用できる状態（画面）となり、表示装置１００の使用が終了する。
【０３３８】
第１メモリＭ１に入力したデータを表示パネルの外部のメモリに保存しない場合（ステップＳＴ３）、ステップＳＴ５に移行し、表示装置１００の使用を終了する。  
上記表示装置１００は、アンケート用紙のデータを更新しない限りデータを構築することが可能となるため、低消費電力の電子文具として利用することができる。
【０３３９】
なお、上述した第３、第４、第５、第６及び第７の実施形態は、例にすぎなく、発明の範囲を限定することを意図したものではない。第３、第４、第５、第６及び第７の実施形態は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０３４０】
例えば、図２０に示すように、画素ＰＸは、信号制御スイッチＮ２１を用いること無しに形成されていてもよい。また、図２１に示すように、画素ＰＸは、第２メモリＭ２（第２書き込みスイッチＴＲ２２）を用いること無しに形成されていてもよい。
【０３４１】
上述した表示装置１００が、複数の画面の情報を記憶することが可能なメモリを備える装置に搭載された場合、過去に文字や図形等が書込まれた複数の画面を順次メモリから呼び出して、ノートの頁を捲るように表示部ＤＹＰの表示（画面）を切り替えることも可能である。
【０３４２】
その場合には、表示装置１００が搭載された装置のインタフェースとして、頁を進めるボタンと、頁を戻すボタンとが設けられ、ユーザがこれらのボタンを操作することによって、複数の画面の表示を切り替えるように、メモリから表示装置１００に信号が供給される。
【０３４３】
複数の画素ＰＸは、それぞれ隣合う複数の画素ＰＸからなる複数の画素群を形成し、各画素群は、１個の光センサ制御回路ＰＨを共用してもよい。この場合、１個の光センサ制御回路ＰＨで、複数の画素ＰＸ（映像表示画素回路Ｓ１）を制御することとなる。高精細の要求が無いとした場合に特に有効であり、画素回路の簡略化を図ることができる。この場合、各画素群は、２個以上の画素ＰＸで形成されていればよい。
【０３４４】
表示装置１００は、バックライトユニットを必要としない反射型の液晶表示装置に限定されるものではなく、透過型の液晶表示装置であってもよい。  
表示装置１００は、ノーマリーホワイトモードを採る液晶表示装置に限定されるものではなく、ノーマリブラックモードを採る液晶表示装置にも適用可能である。
【０３４５】
また、表示装置１００は、液晶表示装置に限定されるものではなく、有機ＥＬ表示装置等、各種の表示装置に適用可能であり、この場合も、上述した実施形態と同様の効果を得ることができる。
【０３４６】
例えば、有機ＥＬ表示装置の場合、初期画面として、表示部ＤＹＰ全体を黒表示させ、光ペンＬＰによって照射された部分の画素ＰＸが例えば白表示となるように構成される。この場合、光ペンＬＰによって照射されると、光センサ回路を介して赤、青、緑の有機ＥＬ素子が発光するように電圧が印加される。なお、有機ＥＬ表示装置の場合には、画素電極と対向する共通電極を交流駆動する必要がなくなるものである。
【０３４７】
第１メモリＭ１及び第２メモリＭ２は、記憶素子（例えば、１ビットのＳＲＡＭ）に限らず、メモリ数を増やすことによって、白表示及び黒表示以外の階調表示を行うことができる。さらに第１メモリＭ１及び第２メモリＭ２をＤＲＡＭ（dynamic random access memory）により構成することによって、多階調表示を行うことも可能である。
【０３４８】
第１インバータＩＳＷ２１は、クロックドインバータであってもよい。  
表示装置への入力手段は、光ペンＬＰに限定されるものではなく、光を発するものであればよい。  
光センサ制御回路ＰＨの備えるセンサとしては、フォトダイオードに限定されるものではなく、フォトダイオードに代用できるセンサであれば適用可能である。
【０３４９】
次に、上述した第３、第４、第５、第６及び第７の実施形態、並びにこれらの変形例に関する事項を、以下の（１）乃至（１６）に示す。  
（１）第１表示信号が与えられる複数の信号線と、
前記複数の信号線に接続された複数の画素と、を備え、
前記画素は、
画素電極と、
与えられる前記第１表示信号又は第２表示信号のデータに書き換え、保持する第１メモリと、
前記信号線及び前記第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに与えるかどうかを切替える書き込みスイッチと、
前記第１メモリに接続され、入力情報を検知することにより、前記第２表示信号のデータを前記第１メモリに与えることが可能なセンサ回路と、
前記第１メモリ及び前記画素電極間に接続され、前記第１メモリから入力される前記第１表示信号のデータ又は前記第２表示信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える画素制御スイッチと、を備える表示装置。
【０３５０】
（２）前記センサ回路に接続され、与えられる前記第１表示信号のデータを保持する第２メモリと、
前記信号線及び前記第２メモリ間に接続され、前記第１表示信号のデータを前記第２メモリに与えるかどうかを切替える他の書き込みスイッチと、をさらに備え、
前記センサ回路は、前記入力情報を検知することにより、前記第２表示信号のデータ又は前記第１表示信号のデータを前記第１メモリに与えることが可能である、（１）に記載の表示装置。
【０３５１】
（３）前記第１メモリ及び前記画素制御スイッチ間に接続され、前記第１メモリから出力される前記第１表示信号又は前記第２表示信号を前記画素制御スイッチに与えるかどうかを切替える信号制御スイッチをさらに備える、（２）に記載の表示装置。
【０３５２】
（４）前記第１メモリは、前記書き込みスイッチに接続された入力端子を有した第１インバータと、前記書き込みスイッチに接続された出力端子を有し、前記第１インバータに環状に接続されたクロックドインバータである第２インバータと、を備え、
前記信号制御スイッチ及び前記第２インバータは、共通の制御信号により駆動制御される、（３）に記載の表示装置。
【０３５３】
（５）前記センサ回路は、前記第１メモリに接続されたアノード及び前記第２表示信号が与えられるカソードを有したフォトダイオードを備え、入射される光の照度を検知することにより、前記第２表示信号のデータを前記第１メモリに与えることが可能である、（１）に記載の表示装置。
【０３５４】
（６）前記センサ回路は、
アノード及び前記第１メモリに接続されたカソードを有した第１フォトダイオードと、
カソード及び前記第１メモリに接続されたアノードを有した第２フォトダイオードと、
前記第２メモリ及び前記第１フォトダイオードのアノード間に接続され、前記第２メモリの保持する前記第１表示信号のデータを前記第１フォトダイオードのアノードに与えるかどうかを切替える第１出力制御スイッチと、
前記第２フォトダイオードのカソードに接続され、与えられる前記第２表示信号を前記前記第２フォトダイオードのカソードに与えるかどうかを切替える第２出力制御スイッチと、
前記第２フォトダイオードのアノード及び前記第１メモリ間に接続された第３出力制御スイッチと、を備え、
前記第１出力制御スイッチ、並びに前記第２出力制御スイッチ及び第３出力制御スイッチは、互いに異なる期間に導通状態に切替えられる、（２）乃至（４）の何れか１に記載の表示装置。
【０３５５】
（７）前記センサ回路は、
トランジスタで形成され、前記第２メモリに接続されたソース電極、前記第１メモリに接続されたドレイン電極及びゲート電極を有した第１出力制御スイッチと、
トランジスタで形成され、前記第２表示信号が与えられるソース電極、第１メモリに接続されたドレイン電極及びゲート電極を有した第２出力制御スイッチと、
前記第１出力制御スイッチのゲート電極に接続されたアノード及び前記第１出力制御スイッチを導通状態に切替え可能な信号が与えられるカソードを有した第１フォトダイオードと、
前記第２出力制御スイッチのゲート電極に接続されたカソード及び前記第２出力制御スイッチを導通状態に切替え可能な信号が与えられるアノードを有した第２フォトダイオードと、を備え、
前記第１出力制御スイッチ及び前記第２出力制御スイッチは、互いに異なる期間に導通状態に切替えられる、（２）乃至（４）の何れか１に記載の表示装置。
【０３５６】
（８）前記複数の信号線と接続され、前記複数の信号線に前記第１表示信号を与えるＸドライバと、
前記書き込みスイッチ及び前記画素制御スイッチを駆動するＹドライバと、
前記第１メモリの動作を制御するメモリ動作回路と、
前記複数の信号線と接続され、前記複数の信号線から並列に供給された信号を直列に変換して出力する変換回路と、
前記Ｘドライバ、前記Ｙドライバ、及び前記変換回路の動作を制御するコントローラと、をさらに備える、（４）に記載の表示装置。
【０３５７】
（９）環境光に応じて自動調整を行った前記制御信号を出力し、前記第１メモリの動作を制御するメモリ動作回路をさらに備える、（４）に記載の表示装置。
【０３５８】
（１０）前記メモリ動作回路は、
前記第１メモリを構成する素子と同様の素子を用いて形成され、与えられる検知信号のデータを保持する第３メモリと、
前記センサ回路を構成する素子と同様の素子を用いて形成され、フォトダイオードを有し、入射される環境光の照度に応じた前記検知信号のデータを前記第３メモリに与えることが可能な環境光センサ回路と、
前記第３メモリに接続され、前記制御信号を自動調整するための基準となる基準信号のデータと、前記第３メモリから与えられる出力信号のデータとを基に論理演算し、自動調整を行い、前記自動調整を行った制御信号を出力する制御回路と、を備える、（９）に記載の表示装置。
【０３５９】
（１１）前記センサ回路は、
トランジスタで形成され、前記第２メモリに接続されたソース電極、前記第１メモリに接続されたドレイン電極及びゲート電極を有した第１出力制御スイッチと、
トランジスタで形成され、前記第２表示信号が与えられるソース電極、第１メモリに接続されたドレイン電極及びゲート電極を有した第２出力制御スイッチと、
前記第２出力制御スイッチのゲート電極に接続されたカソード及び前記第２出力制御スイッチを導通状態に切替え可能な信号が与えられるアノードを有したフォトダイオードと、
与えられる前記第１出力制御スイッチを導通状態に切替え可能な信号を、前記第１出力制御スイッチのゲート電極に与えるかどうかを切替える第３出力制御スイッチと、を備え、
前記第１出力制御スイッチ及び前記第２出力制御スイッチは、互いに異なる期間に導通状態に切替えられる、（２）乃至（４）の何れか１に記載の表示装置。
【０３６０】
（１２）前記センサ回路は、前記書き込みスイッチ及び前記第１メモリ間に接続され、与えられる前記第１表示信号のデータ又は前記第２表示信号のデータを前記第１メモリに与えることが可能である、（１）に記載の表示装置。
【０３６１】
（１３）第１表示信号が与えられる複数の信号線と、前記複数の信号線に接続された複数の画素と、を備え、前記画素は、画素電極と、与えられる前記第１表示信号又は第２表示信号のデータに書き換え、保持する第１メモリと、前記信号線及び前記第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに与えるかどうかを切替える書き込みスイッチと、前記第１メモリに接続され、入力情報を検知することにより、前記第２表示信号のデータを前記第１メモリに与えることが可能なセンサ回路と、前記第１メモリ及び前記画素電極間に接続され、前記第１メモリから入力される前記第１表示信号のデータ又は前記第２表示信号のデータに応じて、前記画素電極に印加する電圧レベルを切替える画素制御スイッチと、を備える表示装置の駆動方法において、
前記第１表示信号の書き込み期間に、
前記信号線に前記第１表示信号を与え、
前記書き込みスイッチを導通状態に切替え、前記第１表示信号のデータが前記第１メモリに書き込まれ、前記第１メモリから入力される前記第１表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替え、
前記第１表示信号の書き込み期間の後の前記第２表示信号の書き換え期間に、
前記書き込みスイッチを非導通状態に切替え、前記入力情報を検知することにより、前記センサ回路は前記第２表示信号のデータを前記第１メモリに与え、前記第１メモリのデータが前記第２表示信号のデータに書き換えられ、前記第１メモリから入力される前記第２表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替える、表示装置の駆動方法。
【０３６２】
（１４）前記センサ回路に接続され、与えられる前記第１表示信号のデータを保持する第２メモリと、前記信号線及び前記第２メモリ間に接続され、前記第１表示信号のデータを前記第２メモリに与えるかどうかを切替える他の書き込みスイッチと、をさらに備える表示装置の駆動方法において、
前記第１表示信号の書き込み期間に、
さらに、前記他の書き込みスイッチを導通状態に切替え、前記第１表示信号のデータが前記第２メモリに書き込まれ、
前記第２表示信号の書き換え期間の後の前記第２表示信号の消去期間に、
前記入力情報を検知することにより、前記センサ回路は前記第２メモリの前記第１表示信号のデータを前記第１メモリに与え、前記第１メモリに書き換えられた前記第２表示信号のデータを消去し、前記第１メモリのデータを前記第１表示信号のデータに回復させ、前記第１メモリから入力される前記第１表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替える、（１３）に記載の表示装置の駆動方法。
【０３６３】
（１５）前記第１メモリに接続された入力端子、及び前記信号線に接続された出力端子を有し、前記第１メモリのデータを前記信号線に出力可能な出力インバータをさらに備える表示装置の駆動方法において、
読出し期間に、
前記出力インバータは前記第１メモリの前記第１表示信号又は第２表示信号のデータを前記信号線に出力し、前記信号線を介して前記第１表示信号又は第２表示信号のデータを外部に出力する、（１３）に記載の表示装置の駆動方法。
【０３６４】
（１６）前記センサ回路に接続され、与えられる前記第１表示信号のデータを保持する第２メモリと、前記信号線及び前記第２メモリ間に接続され、前記第１表示信号のデータを前記第２メモリに与えるかどうかを切替える他の書き込みスイッチと、をさらに備える表示装置の駆動方法において、
前記第１表示信号の書き込み期間に、
さらに、前記他の書き込みスイッチを導通状態に切替え、前記第１表示信号のデータが前記第２メモリに書き込まれ、
前記第２表示信号の書き換え期間の後の前記第２表示信号の消去期間に、
前記書き込みスイッチ及び前記他の書き込みスイッチを非導通状態に切替え、前記センサ回路は前記第２メモリの前記第１表示信号のデータを前記第１メモリに与えるように切替えられ、前記第１メモリに書き換えられた前記第２表示信号のデータを消去し、前記第１メモリのデータを前記第１表示信号のデータに回復させ、前記第１メモリから入力される前記第１表示信号のデータに応じて前記画素電極に印加する電圧レベルを切替える、（１３）に記載の表示装置の駆動方法。
【０３６５】
以下、図面を参照しながら第８の実施形態に係る表示装置及び表示装置の駆動方法について詳細に説明する。この実施形態において、表示装置は、反射型の液晶表示装置であり、ノーマリーホワイトモードを採る。なお、上記図１及び図１の説明は、本実施形態の説明にも適用でき得る。但し、この実施形態において、メモリ動作回路１８は、後述する第２メモリＭ２の動作を制御する。
【０３６６】
図１及び図２２に示すように、アレイ基板ＳＢ１側において、表示部ＤＹＰの複数の画素ＰＸは、それぞれ画素電極ＰＥと、第１メモリＭ１と、第２メモリＭ２と、センサ回路としての光センサ回路ＳＳと、表示信号制御回路Ｎ１と、画素制御スイッチ（ＳＷ３、ＳＷ４）とを有している。
【０３６７】
画素電極ＰＥは、上記第１の実施形態と同様に構成されている。  
このような反射型の液晶表示装置（画素電極ＰＥ）を利用することにより、上記第１の実施形態と同様の効果を得ることができる。  
対向基板ＳＢ２は、上記第１の実施形態と同様に構成されている。
【０３６８】
アレイ基板ＳＢ１上には、複数の書き込みスイッチとしての複数の第１トランジスタＴＲ１と、複数の画素ＰＸが配列する列方向に沿って延在して配置された複数の信号線ＸＬと、複数の第１制御配線ＣＬ１と、複数のループ電流制御スイッチとしての複数の第２トランジスタＴＲ２と、複数の第１インバータＩＮ１と、複数の第２インバータＩＮ２とが形成されている。
【０３６９】
複数の信号線ＸＬは、複数の画素ＰＸに接続されている。複数の信号線ＸＬは、一端がＸドライバＸＤ及び変換回路１６と電気的に接続されている。信号線ＸＬには、ＸドライバＸＤから、映像データ用の映像信号Ｖｓｉｇが与えられる。映像信号Ｖｓｉｇは、表示信号として利用される。
【０３７０】
なお、表示信号は、映像信号Ｖｓｉｇに限らず、過去に書き込まれた文字や図形等を示す画像信号（映像信号）であったり、白表示に対応した信号であったりしてもよい。  
後述するが、画素電極ＰＥに印加される電圧（信号）に相当（対応）する電圧（信号）は、後述するクロックドインバータＩＳＷＡ、及び信号線ＸＬを介して変換回路１６に供給される。第１制御配線ＣＬ１は一端がＹドライバＹＤと電気的に接続されている。
【０３７１】
第１トランジスタＴＲ１は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第１トランジスタＴＲ１において、ゲート電極は第１制御配線ＣＬ１と、ソース電極は信号線ＸＬと、ドレイン電極は第１メモリＭ１と、それぞれ電気的に接続されている。ＹドライバＹＤから出力される、第１トランジスタＴＲ１の動作を制御する制御信号ＳＳＴ１は、第１制御配線ＣＬ１を介して第１トランジスタＴＲ１のゲート電極に与えられる。これにより、第１トランジスタＴＲ１は、映像信号Ｖｓｉｇを第１メモリＭ１に与え、映像信号Ｖｓｉｇのデータを第１メモリＭ１に書き込むかどうかを切替える。
【０３７２】
第１メモリＭ１は、スタティックメモリとしてのＳＲＡＭである。第１メモリＭ１は、映像信号Ｖｓｉｇのデータを保持するものである。第１メモリＭ１は、ループ状に接続された第１インバータＩＮ１、第２インバータＩＮ２及び第２トランジスタＴＲ２を備えている。
【０３７３】
第１インバータＩＮ１は、第１トランジスタＴＲ１のドレイン電極に接続された入力端子と、出力端子とを有している。第２インバータＩＮ２は、第１インバータＩＮ１の出力端子に接続された入力端子と、出力端子とを有している。
【０３７４】
第２トランジスタＴＲ２は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第２トランジスタＴＲ２において、ゲート電極は第１制御配線ＣＬ１と、ソース電極は第１インバータＩＮ１の入力端子と、ドレイン電極は第２インバータＩＮ２の出力端子と、それぞれ電気的に接続されている。
【０３７５】
制御信号ＳＳＴ１は、第１制御配線ＣＬ１を介して第２トランジスタＴＲ２のゲート電極に与えられる。これにより、第２トランジスタＴＲ２は、第１インバータＩＮ１及び第２インバータＩＮ２をループする電流を制御する。
【０３７６】
第１メモリＭ１は、表示信号制御回路Ｎ１に、出力信号ＶＣ１及び出力信号ＶＣ２を出力する。出力信号ＶＣ１の電圧レベルは、白表示に対応した５Ｖ若しくは黒表示に対応した０Ｖである。出力信号ＶＣ２の波形は、出力信号ＶＣ１の逆相波形である。ここでは、出力信号ＶＣ１の電圧レベルが０Ｖの期間、出力信号ＶＣ２の電圧レベルは５Ｖであり、出力信号ＶＣ１の電圧レベルが５Ｖの期間、出力信号ＶＣ２の電圧レベルは０Ｖである。
【０３７７】
アレイ基板ＳＢ１上には、複数の表示信号制御回路Ｎ１と、複数の第５制御配線ＣＬ５と、複数の第６制御配線ＣＬ６と、画素制御スイッチの第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４と、が形成されている。第５制御配線ＣＬ５及び第６制御配線ＣＬ６は、それぞれの一端がＹドライバＹＤと電気的に接続されている。
【０３７８】
表示信号制御回路Ｎ１は、第１メモリＭ１及び画素制御スイッチ間に接続され、第１メモリＭ１から出力される映像信号Ｖｓｉｇを画素制御スイッチに与えるかどうかを切替える。
【０３７９】
詳しくは、表示信号制御回路Ｎ１は、第１スイッチＳＷ１及び第２スイッチＳＷ２を有している。  
第１スイッチＳＷ１は、Ｎ型の薄膜トランジスタで形成され、第１インバータＩＮ１の出力端子に接続されたゲート電極と、第５制御配線ＣＬ５に接続されたソース電極と、第１出力スイッチＳＷ３に接続されたドレイン電極とを有している。第１スイッチＳＷ１は、第１メモリＭ１から入力される出力信号ＶＣ１に応じて、ＹドライバＹＤから第５制御配線ＣＬ５を介して入力される制御信号ＶＬＣ＿ａを第１出力スイッチＳＷ３に与えるかどうかを切替える。
【０３８０】
第２スイッチＳＷ２は、Ｎ型の薄膜トランジスタで形成され、第２インバータＩＮ２の出力端子に接続されたゲート電極と、第６制御配線ＣＬ６に接続されたソース電極と、第１出力スイッチＳＷ３に接続されたドレイン電極とを有している。第２スイッチＳＷ２は、第１メモリＭ１から入力される出力信号ＶＣ２に応じて、ＹドライバＹＤから第６制御配線ＣＬ６を介して入力される制御信号ＶＬＣ＿ｂを第１出力スイッチＳＷ３に与えるかどうかを切替える。
【０３８１】
画素制御スイッチは、表示信号制御回路Ｎ１（第１メモリＭ１）及び画素電極ＰＥ間に接続されている。画素制御スイッチは、第２メモリＭ２から入力される出力信号ＶＣ１及び出力信号ＶＣ２に応じて、画素電極ＰＥに印加する電圧レベルを切替える。
【０３８２】
詳しくは、第１出力スイッチＳＷ３は、Ｎ型の薄膜トランジスタで形成され、第１及び第２スイッチＳＷ１及びＳＷ２のドレイン電極に接続されたソース電極と、画素電極ＰＥに接続されたドレイン電極と、出力配線ＯＵＴ２に接続されたゲート電極とを有している。
【０３８３】
第１出力スイッチＳＷ３は、第２メモリＭ２から出力配線ＯＵＴ２を介して入力される出力信号ＶＣ４に応じて、制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂを画素電極ＰＥに与えるかどうかを切替える。
【０３８４】
第２出力スイッチＳＷ４は、Ｎ型の薄膜トランジスタで形成され、第６制御配線ＣＬ６に接続されたソース電極と、画素電極ＰＥに接続されたドレイン電極と、出力配線ＯＵＴ１に接続されたゲート電極とを有している。
【０３８５】
第２出力スイッチＳＷ４は、第２メモリＭ２から出力配線ＯＵＴ１を介して入力される出力信号ＶＣ３に応じて、ＹドライバＹＤから第６制御配線ＣＬ６を介して入力される制御信号ＶＬＣ＿ｂを画素電極ＰＥに与えるかどうかを切替える。
【０３８６】
画素電極ＰＥには、制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂが与えられる。ここで、制御信号ＶＬＣ＿ａは対向電圧Ｖｃｏｍに対して同相波形を採り白表示に対応し、制御信号ＶＬＣ＿ｂは対向電圧Ｖｃｏｍに対して逆相波形を採り黒表示に対応している。
【０３８７】
アレイ基板ＳＢ１上には、複数のセンサとして、複数の光センサである複数のフォトダイオードＰＤと、複数の書き換えスイッチとしての複数の第４トランジスタＴＲ４と、リークパスを制御するためのスイッチとしての複数の第５トランジスタＴＲ５と、複数の制御配線ＳＷＬと、複数の第２制御配線ＣＬ２とが形成されている。制御配線ＳＷＬは、一端がＹドライバＹＤと電気的に接続されている。第２制御配線ＣＬ２は、一端がメモリ動作回路１８と電気的に接続されている。
【０３８８】
光センサ回路ＳＳは、第２メモリＭ２に接続されている。光センサ回路ＳＳは、入力情報を検知する。光センサ回路ＳＳは、入力情報を検知した際に制御信号ＲＣＬのデータを第２メモリＭ２に与える。すなわち、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。詳しくは、光センサ回路ＳＳは、入射される光の照度を検知することにより、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。
【０３８９】
光センサ回路ＳＳは、フォトダイオードＰＤ、第４トランジスタＴＲ４及び第５トランジスタＴＲ５を備えている。  
フォトダイオードＰＤは、アノードと、電源としての高電位電源ＶＤＤに接続されたカソードとを有している。フォトダイオードＰＤは、入射される光の照度に応じてリーク電流が生じるものである。
【０３９０】
第４トランジスタＴＲ４は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第４トランジスタＴＲ４において、ゲート電極はフォトダイオードＰＤのアノードと、ソース電極は制御配線ＳＷＬと、ドレイン電極は第２メモリＭ２と、それぞれ電気的に接続されている。第４トランジスタＴＲ４は、制御信号ＲＣＬを第２メモリＭ２に出力するかどうかを切替える。
【０３９１】
フォトダイオードＰＤにリーク電流が生じることにより、第４トランジスタＴＲ４のゲート電極に高電位電源ＶＤＤから電源電圧（ハイレベルの電圧）が与えられる。これにより、第４トランジスタＴＲ４は、導通状態となり、制御配線ＳＷＬから入力される制御信号ＲＣＬを第２メモリＭ２に出力する。
【０３９２】
ここで、制御信号ＲＣＬは、検知信号として利用される。制御信号ＲＣＬの電圧レベルは、後述する光書き込み期間にローレベル（例えば０Ｖ）であり、後述する光消去期間にハイレベル（例えば５Ｖ）に切替えられる。
【０３９３】
第５トランジスタＴＲ５は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第５トランジスタＴＲ５において、ゲート電極は第２制御配線ＣＬ２と、ソース電極は電源としての低電位電源ＶＳＳ（接地電位）と、ドレイン電極はフォトダイオードＰＤのアノードと、それぞれ電気的に接続されている。第５トランジスタＴＲ５は、フォトダイオードＰＤに生じるリーク電流のパスを形成するかどうかを切替える。第５トランジスタＴＲ５が導通状態となることにより、第４トランジスタＴＲ４を非導通状態にすることができる。
【０３９４】
アレイ基板ＳＢ１上には、複数のループ電流制御スイッチとしての複数の第３トランジスタＴＲ３と、複数の第３インバータＩＮ３と、複数の第４インバータＩＮ４とが形成されている。
【０３９５】
第２メモリＭ２は、スタティックメモリとしてのＳＲＡＭである。第２メモリＭ２は、制御信号ＲＣＬ（検知信号）のデータを保持するものである。第２メモリＭ２は、ループ状に接続された第３インバータＩＮ３、第４インバータＩＮ４及び第３トランジスタＴＲ３を備えている。
【０３９６】
第３インバータＩＮ３は、第４トランジスタＴＲ４のドレイン電極に接続された入力端子と、出力配線ＯＵＴ１に接続された出力端子とを有している。第４インバータＩＮ４は、第３インバータＩＮ３の出力端子に接続された入力端子と、出力配線ＯＵＴ２に接続された出力端子とを有している。
【０３９７】
第３トランジスタＴＲ３は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第３トランジスタＴＲ３は、第２制御配線ＣＬ２に接続されたゲート電極と、第４インバータＩＮ４の出力端子に接続されたソース電極と、第３インバータＩＮ３の入力端子に接続されたドレイン電極とを有している。
【０３９８】
メモリ動作回路１８から出力される、第３トランジスタＴＲ３の動作を制御する第２メモリ制御信号ＩＮＶは、第３制御配線ＣＬ３を介して第３トランジスタＴＲ３のゲート電極に与えられる。第３トランジスタＴＲ３は、第３インバータＩＮ３及び第４インバータＩＮ４をループする電流を制御する。第２メモリ制御信号ＩＮＶの電圧レベルがハイレベル（例えば５Ｖ）となる期間、第２メモリＭ２は、電流がループする状態となり、データを保持することができる。
【０３９９】
第２メモリＭ２は、画素制御スイッチに、出力信号ＶＣ３及び出力信号ＶＣ４を出力する。出力信号ＶＣ３及び出力信号ＶＣ４の電圧レベルは、ハイレベル（例えば５Ｖ）若しくはローレベル（例えば０Ｖ）である。出力信号ＶＣ４の波形は、出力信号ＶＣ３の逆相波形である。出力信号ＶＣ３の電圧レベルがハイレベルの期間、出力信号ＶＣ４の電圧レベルはローレベルであり、出力信号ＶＣ３の電圧レベルがハイレベルの期間、出力信号ＶＣ４の電圧レベルはローレベルである。
【０４００】
アレイ基板ＳＢ１上には、複数のリセットスイッチとしての複数の第６トランジスタＴＲ６と、複数の第３制御配線ＣＬ３と、とが形成されている。第３制御配線ＣＬ３は、一端がＹドライバＹＤと電気的に接続されている。
【０４０１】
第６トランジスタＴＲ６は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第６トランジスタＴＲ６において、ゲート電極は第３制御配線ＣＬ３と、ソース電極は電源としての低電位電源ＶＳＳ（接地電位）と、ドレイン電極は出力配線ＯＵＴ１及び第２メモリＭ２の第４インバータＩＮ４の入力端子と、それぞれ電気的に接続されている。
【０４０２】
ＹドライバＹＤから出力される、リセット信号ＲＥＳＥＴは、第３制御配線ＣＬ３を介して第６トランジスタＴＲ６のゲート電極に与えられる。リセット信号ＲＥＳＥＴの電圧レベルがハイレベル（例えば、５Ｖ）に切替わることにより、第６トランジスタＴＲ６は、導通状態となる。すると、第２メモリＭ２（第４インバータＩＮ４の入力端子）には、低電位電源ＶＳＳから第２メモリＭ２のデータを初期化する電圧レベル（０Ｖ）の信号が与えられる。このため、第２メモリＭ２は、リセット信号ＲＥＳＥＴの電圧レベルがハイレベルに切替わると、初期化される。上記のことは、後述する一括消去動作に相当する。
【０４０３】
上記のことから、第２メモリＭ２は、初期状態又は初期化状態において、ローレベルの出力信号ＶＣ３と、ハイレベルの出力信号ＶＣ４とを出力し、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。そして、第１メモリＭ１に記憶された映像信号Ｖｓｉｇのデータに対応付けられた信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０４０４】
また、光書き込み期間にローレベルの制御信号ＲＣＬが第２メモリＭ２に入力された際、第２メモリＭ２は、ハイレベルの出力信号ＶＣ３と、ローレベルの出力信号ＶＣ４とを出力し、第１出力スイッチＳＷ３を非導通状態に切替え、第２出力スイッチＳＷ４を導通状態に切替える。そして、第２メモリＭ２に記憶された制御信号ＲＣＬのデータに対応付けられた信号（制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０４０５】
またさらに、光消去期間にハイレベルの制御信号ＲＣＬが第２メモリＭ２に入力された際、第２メモリＭ２は、ローレベルの出力信号ＶＣ３と、ハイレベルの出力信号ＶＣ４とを出力し、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。そして、第１メモリＭ１に記憶された映像信号Ｖｓｉｇのデータに対応付けられた信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０４０６】
アレイ基板ＳＢ１上には、複数の出力インバータとしての複数のクロックドインバータＩＳＷＡと、複数の第４制御配線ＣＬ４とが形成されている。第４制御配線ＣＬ４は、一端がＹドライバＹＤと電気的に接続されている。
【０４０７】
クロックドインバータＩＳＷＡは、第２メモリＭ２の第４インバータＩＮ４の出力端子に接続された入力端子と、信号線ＸＬに接続された出力端子とを有している。
【０４０８】
ＹドライバＹＤから出力される制御信号ＳＳＴ２は、クロックドインバータＩＳＷＡに入力され、クロックドインバータＩＳＷＡの動作が制御される。クロックドインバータＩＳＷＡは、第２メモリＭ２のデータを信号線ＸＬに出力可能である。信号線ＸＬに出力された第２メモリＭ２のデータは、ＸドライバＸＤ及び変換回路１６を介してパネル外部に出力され、例えば図示しない記憶媒体（例えばＳＤカード）に記憶される。
【０４０９】
上記のように構成された画素ＰＸは、大まかに、映像表示画素回路Ｓ１と、センサ制御回路としての光センサ制御回路ＰＨとに分類できる。映像表示画素回路Ｓ１は、第１トランジスタＴＲ１、第１メモリＭ１、表示信号制御回路Ｎ１及び画素制御スイッチ（ＳＷ３、ＳＷ４）を有している。光センサ制御回路ＰＨは、光センサ回路ＳＳ、第２メモリＭ２及び第６トランジスタＴＲ６を有している。
【０４１０】
次に、表示装置１００の動作について説明する。表示装置１００の動作は、タイミングコントローラＴＣＯＮによって制御されている。本実施形態に係る表示装置１００には、光ペン（ペン型ライト）ＬＰにより表示部ＤＹＰに光を照射することによって入力される位置情報を基に、表示部ＤＹＰに文字や図形等が書き込まれるものである。電源が起動された場合には、信号線ＸＬには初期信号として、白表示に対応した信号（０Ｖ）が供給される。なお、初期信号は、映像信号Ｖｓｉｇとは異なるものである。
【０４１１】
図２３に示すように、表示装置１００の動作は、表示信号（映像信号Ｖｓｉｇ）の書き込み期間ＰＷの表示信号書き込み動作と、メモリ期間ＰＭのメモリ動作と、光書き換え期間ＰＬ（書き換え期間）の光書き換え動作（書き換え動作）と、読出し期間ＰＲの読出し動作とに分けられる。
【０４１２】
光書き換え期間ＰＬは、入力情報の検知期間と言うことができる。光書き換え動作は、光書き込み期間ＰＬａ（書き込み期間）の光書き込み動作（書き込み動作）と、光消去期間ＰＬｂ（消去期間）の光消去動作（消去動作）とに分けられる。
【０４１３】
なお、図２３において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、後述するが、光書き込み動作と、光消去動作とは、ユーザによって切替えて行われるものである。このため、例えば、表示装置１００は、光消去動作無しに動作してもよく、光書き込み動作と、光消去動作とを交互に複数回繰り返すように動作してもよい。
【０４１４】
図２２及び図２３に示すように、書き込みを行なう場合は、書き込み期間ＰＷに、第２制御配線ＣＬ２に与えられる第２メモリ制御信号ＩＮＶは、ハイレベルとなる。すると、第３及び第５トランジスタＴＲ３及びＴＲ５は導通状態に切替えられる。初期状態において、第２メモリＭ２は、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。
【０４１５】
対向電極ＣＥに印加される対向電圧Ｖｃｏｍの電圧レベルは、ハイレベルの電圧とローレベルの電圧とが一定周期で交互に切替わる。制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂの電圧レベルは、対向電圧Ｖｃｏｍの電圧レベルが切替わる周期と対応するように、ハイレベルの電圧とローレベルの電圧とに一定周期で交互に切替わる。
【０４１６】
制御信号ＶＬＣ＿ａと、制御信号ＶＬＣ＿ｂとは、互いに逆のレベルとなるように制御される。すなわち、対向電圧Ｖｃｏｍの電圧レベルがハイレベルとなる期間では、制御信号ＶＬＣ＿ａの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ｂの電圧レベルがローレベルとなる。対向電圧Ｖｃｏｍの電圧レベルがローレベルとなる期間では、制御信号ＶＬＣ＿ｂの電圧レベルがハイレベルとなり、制御信号ＶＬＣ＿ａの電圧レベルがローレベルとなる。
【０４１７】
書き込み期間ＰＷに、クロックドインバータＩＳＷＡに与えられる制御信号ＳＳＴ２の電圧レベルは、ローレベルとなっている。  
書き込みを行なう際には、最初に、制御信号ＳＳＴ１の電圧レベルがハイレベルに切替わることにより第１トランジスタＴＲ１が導通状態に切替えられ、第１メモリＭ１に映像信号Ｖｓｉｇが供給される。信号線ＸＬから第１メモリＭ１に映像信号Ｖｓｉｇが与えられた後、制御信号ＳＳＴ１の電圧レベルはローレベルに切替わる。
【０４１８】
すると、第１トランジスタＴＲ１は非導通状態（オフ）に切替えられ、第２トランジスタＴＲ２は導通状態（オン）に切替えられる。このため、第１メモリＭ１はループ状態となり、第１メモリＭ１に映像信号Ｖｓｉｇのデータが保持される。映像信号Ｖｓｉｇの電圧レベルとしては、白表示に対応したローレベル（例えば０Ｖ）と、黒表示に対応したハイレベル（例えば５Ｖ）とが挙げられる。
【０４１９】
例えば、ローレベルの映像信号Ｖｓｉｇが第１メモリＭ１に保持された場合を仮定すると、第１メモリＭ１は、第１スイッチＳＷ１のゲート電極にハイレベルの出力信号ＶＣ１を与え、第２スイッチＳＷ２のゲート電極にローレベルの出力信号ＶＣ２を与え、第１スイッチＳＷ１及び第２スイッチＳＷ２を制御する。
【０４２０】
すると、第１スイッチＳＷ１が導通状態に、第２スイッチＳＷ２が非導通状態に、切替えられ、白表示に対応した電圧レベルの制御信号ＶＬＣ＿ａが選択される。制御信号ＶＬＣ＿ａは、第１スイッチＳＷ１及び導通状態の第１出力スイッチＳＷ３を介して画素電極ＰＥに与えられる。この状態は、メモリ動作により維持される。
【０４２１】
また、光書き込み期間ＰＬａに光書き込みを行なう場合は、第２制御配線ＣＬ２に与えられる第２メモリ制御信号ＩＮＶの電圧レベルは、ローレベルとなる。すると、第３及び第５トランジスタＴＲ３及びＴＲ５は非導通状態に切替えられる。
【０４２２】
この状態で、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、フォトダイオードＰＤにリーク電流が流れる。これにより、ローレベルの制御信号ＲＣＬは、第４トランジスタＴＲ４を介して第２メモリＭ２に与えられる。
【０４２３】
その後、第２メモリ制御信号ＩＮＶの電圧レベルがハイレベルに切替えられると、第３及び第５トランジスタＴＲ３及びＴＲ５は導通状態に切替えられる。このため、第２メモリＭ２はループ状態となり、第２メモリＭ２にローレベルの制御信号ＲＣＬのデータが保持される。また、第４トランジスタＴＲ４は非導通状態に保持される。
【０４２４】
ローレベルの制御信号ＲＣＬのデータを保持した第２メモリＭ２は、第２出力スイッチＳＷ４のゲート電極にハイレベルの出力信号ＶＣ３を与え、第１出力スイッチＳＷ３のゲート電極にローレベルの出力信号ＶＣ４を与え、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御する。
【０４２５】
すると、第１出力スイッチＳＷ３が非導通状態に、第２出力スイッチＳＷ４が導通状態に、切替えられ、黒表示に対応した電圧レベルの制御信号ＶＬＣ＿ｂが選択される。そして、制御信号ＶＬＣ＿ｂは、第２出力スイッチＳＷ４を介して画素電極ＰＥに与えられる。
【０４２６】
このように、光ペンＬＰから光センサ回路ＳＳへ光が照射されると、第２メモリ制御信号ＩＮＶの周期に従って、画素電極ＰＥに印加される信号が黒表示に対応する制御信号ＶＬＣ＿ｂに切り替えられる。  
なお、予め第２メモリＭ２にローレベルの制御信号ＲＣＬのデータが記憶されている場合、光ペンＬＰで書き込む前から黒表示となる。
【０４２７】
表示装置１００は、通常では画素メモリ（第１メモリＭ１及び第２メモリＭ２）によりデータを保持できる為、例えば周波数を１Ｈｚ以下に低下させることができる。これにより、表示装置１００の低消費電力化を実現することができる。図２３に示すように、光ペンＬＰでの書き換えは制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂと独立した第２メモリ制御信号ＩＮＶで制御できる。第２メモリ制御信号ＩＮＶの周波数は、制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂのそれぞれの周波数と異なる為、手書き入力に適した周波数に設定する事ができる。また、第２メモリ制御信号ＩＮＶを光ペンＬＰの使用に対応付ける事で、光ペンＬＰ使用時のみ第２メモリ制御信号ＩＮＶの周波数を上げればよく、低消費電力化と手書き入力とを両立する事ができる。
【０４２８】
また、光消去期間ＰＬｂに光消去を行なう場合は、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルは、ハイレベルとなる。  
ここで、表示部ＤＹＰへの光書き込みと光消去との切替は、ユーザが表示装置１００に搭載された（表示装置１００に設けられた）ボタン等のインタフェースを操作することによって行なうことができる。ユーザの操作に対応した外部からの指令信号は、フレキシブル基板２０を介してタイミングコントローラＴＣＯＮに与えられる。タイミングコントローラＴＣＯＮは、与えられた指令信号にしたがって制御信号ＲＣＬを切り替える。
【０４２９】
表示部ＤＹＰに書込まれた文字や図形等を消去する場合には、光消去期間ＰＬｂに、光ペンＬＰを用いた入力により光センサ回路ＳＳに光が照射されると、フォトダイオードＰＤにリーク電流が流れる。さらに、第２メモリ制御信号ＩＮＶの電圧レベルがローレベルに切替えられる。これにより、第２メモリＭ２に、制御配線ＳＷＬ及び第４トランジスタＴＲ４を介してハイレベルの制御信号ＲＣＬが与えられる。
【０４３０】
その後、第２メモリ制御信号ＩＮＶの電圧レベルがハイレベルに切替えられると、第３及び第５トランジスタＴＲ３及びＴＲ５は導通状態に切替えられる。このため、第２メモリＭ２はループ状態となり、第２メモリＭ２にハイレベルの制御信号ＲＣＬのデータが保持される。すなわち、第２メモリＭ２のデータは、光入力される前の状態に回復される。なお、第４トランジスタＴＲ４は非導通状態に保持される。
【０４３１】
ハイレベルの制御信号ＲＣＬのデータを保持した第２メモリＭ２は、第２出力スイッチＳＷ４のゲート電極にローレベルの出力信号ＶＣ３を与え、第１出力スイッチＳＷ３のゲート電極にハイレベルの出力信号ＶＣ４を与え、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御する。
【０４３２】
すると、第１出力スイッチＳＷ３が導通状態に、第２出力スイッチＳＷ４が非導通状態に、切替えられる。このため、第１メモリＭ１に記憶された映像信号Ｖｓｉｇのデータに対応付けられた信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０４３３】
上記のように、第２メモリＭ２は、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御することができる。したがって、光ペンＬＰから書込まれた文字や図形等に光を照射することによって、表示部ＤＹＰに書込まれていた文字や図形等を消去することができる。
【０４３４】
光ペンＬＰで行う光消去は、光書き込みを行う時と基本的には同じである。但し、上述したように、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルは異なる。光書き込みの際は、制御配線ＳＷＬにローレベルの制御信号ＲＣＬが与えられる。光消去の際は、制御配線ＳＷＬにハイレベルの制御信号ＲＣＬが与えられる。
【０４３５】
上記のように、第１メモリＭ１のデータを、光ペンＬＰ等で消去できないような構成にすることで、マンガ、電子新聞等の画像の上に光ペンＬＰで書いたものを、元の画像（映像信号Ｖｓｉｇ）を消去することなく、光ペンＬＰで書いた文字（データ）のみを消去することが可能となる。  
上記のことは、制御信号ＲＣＬの電圧レベルの変更で対応できるため、画素回路の簡略化を可能とするものである。
【０４３６】
また、読出しは、読出し期間ＰＲに行う。第２メモリＭ２に記憶された信号のデータを出力する（読み出す）ときには、第２メモリＭ２のデータを保持するため、第２メモリ制御信号ＩＮＶの電圧レベルはハイレベルに維持される。読出し期間ＰＲにおいて、ユーザが誤って光ペンＬＰを使用しても、第４トランジスタＴＲ４は非導通状態であるため、新たなデータが第２メモリＭ２に書き込まれることは無い。
【０４３７】
この状態で、クロックドインバータＩＳＷＡに入力される制御信号ＳＳＴ２の電圧レベルがハイレベルとなり第２メモリＭ２に記憶されたデータが、クロックドインバータＩＳＷＡ及び信号線ＸＬを介して変換回路１６に与えられる。
【０４３８】
ＹドライバＹＤは、制御信号ＳＳＴ２の電圧レベルを画素ＰＸの行毎に順次ハイレベルに切り替え、第２メモリＭ２に記憶された信号は、画素ＰＸの行毎に変換回路１６に与えられる。変換回路１６は、画素ＰＸの行毎にパラレル（並列）に入力された信号をシリアル（直列）に変換する。解像度を高くする場合、複数ビットに分割して処理してもよい。変換回路１６で変換されたシリアル信号は、フレキシブル基板２０を介して外部に出力される。
【０４３９】
そして、外部に出力された信号を図示しない記憶媒体に記憶することによって、表示部ＤＹＰに書込まれた文字や図形等を保存することができ、外部に出力された信号が例えばプリンタに供給されると、表示部ＤＹＰに書込まれた文字や図形等を、用紙に印刷して出力することも可能となる。
【０４４０】
なお、上記説明では、光ペンＬＰによる書き込みの際に、最初に、画素電極ＰＥに白表示に対応した信号を供給する場合を仮定して説明したが、最初に画素電極ＰＥに供給する信号は白表示に対応した信号以外の信号であっても良い。
【０４４１】
例えば、フレキシブル基板２０を介して外部に出力された信号が外部メモリに記憶されている場合、外部メモリに記憶された信号を、フレキシブル基板２０及びＩ／Ｆ処理回路１４を介してＸドライバＸＤに与え、初期画面を形成してもよい。これにより、過去に書き込まれた文字や図形等を画面に表示させてもよい。この場合、ユーザは、過去に書き込まれた文字や図形等に上書きし、上書きした情報を画面に追加表示することもできる。
【０４４２】
また、ユーザは、表示部ＤＹＰに書き込まれた文字等を一括して消去する一括消去動作を選択することができる。一括消去動作が選択されると、第２メモリ制御信号ＩＮＶの電圧レベルがローレベルに切替えられ、リセット信号ＲＥＳＥＴの電圧レベルがハイレベルに切替えられる。これにより、第６トランジスタＴＲ６が導通状態に切替えられ、第２メモリＭ２には、低電位電源ＶＳＳから第２メモリＭ２のデータを初期化する電圧レベル（０Ｖ）の信号が与えられる。
【０４４３】
その後、第２メモリ制御信号ＩＮＶの電圧レベルがハイレベルに切替えられると、第３トランジスタＴＲ３は導通状態に切替えられる。このため、第２メモリＭ２はループ状態となり、第２メモリＭ２のデータは初期化される。すなわち、第２メモリＭ２のデータは、光入力される前の初期状態に回復される。  
上記一括消去動作において、全画素ＰＸに対して上記一括消去を行ってもよいが、選択した画素ＰＸに対してのみ上記一括消去を行ってもよい。
【０４４４】
上記のように構成された第８の実施形態に係る表示装置及び表示装置の駆動方法によれば、画素電極ＰＥへの信号の書き込みは、光ペンＬＰで表示部ＤＹＰに光を照射することにより行われるため、信号線ＸＬは画像を切り替える際に駆動されるのみである。したがって、静止画像を表示させる場合、ＸドライバＸＤは最初の画面書き込み時のみ信号線ＸＬを駆動すればよいため、電力消費を低く抑えることができる。
【０４４５】
各画素ＰＸにフォトダイオードＰＤ（光センサ制御回路ＰＨ）が配置されているため、入力位置情報を精度よく検出することができる。フォトダイオードＰＤで検知した情報を外部ＩＣに伝送しなくとも画素ＰＸ内部で処理できるため、処理速度を向上することができる。そして、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０４４６】
次に、第９の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、他の構成は上述した第８の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０４４７】
昨今、電子書籍、スマートフォンなどの表示装置は高精細化が必須であり、本表示装置１００も更なる高精細化に向けて、画素回路の簡略化が必須である。制御信号ＲＣＬ（検知信号）の入力解像度が映像信号Ｖｓｉｇほど高精細の要求が無いとした場合、図５に示したように、１個の光センサ制御回路ＰＨで、４個の画素ＰＸ（映像表示画素回路Ｓ１）を制御する構成としてもよい。
【０４４８】
これにより、光ペンＬＰ入力に基づく映像（画像）の解像度は上記第８の実施形態に比べて１／２となるものの、映像信号Ｖｓｉｇに基づく映像の解像度を高くすることができる。
【０４４９】
複数の画素ＰＸは、複数の画素群の何れかに分類される。すなわち、複数の画素ＰＸは、それぞれ隣合う複数の画素ＰＸからなる複数の画素群を形成している。この実施形態において、画素群は、４個の画素ＰＸからなる。画素群の複数（４個）の画素ＰＸは、光センサ制御回路ＰＨを共用している。
【０４５０】
以下に、表示装置１００の回路構成について説明する。  
図５、図２４及び図２５に示すように、映像表示画素回路Ｓ１は、第１トランジスタＴＲ１と、映像信号Ｖｓｉｇのデータを保持する第１メモリＭ１と、第１メモリＭ１から与えられる信号に基づいて第１出力スイッチＳＷ３に与える信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）を制御する表示信号制御回路Ｎ１と、画素電極ＰＥの電圧レベルを制御する画素制御スイッチ（ＳＷ３、ＳＷ４）と、を有している。
【０４５１】
光センサ制御回路ＰＨは、制御信号ＲＣＬを保持し、画素制御スイッチ（ＳＷ３、ＳＷ４）を制御する信号を出力する第２メモリＭ２と、フォトダイオードＰＤを含むとともにフォトダイオードＰＤを制御する光センサ回路ＳＳと、第２メモリＭ２のデータを初期状態に回復させるかどうかを切り替える第６トランジスタＴＲ６と、第２メモリＭ２の保持データを外部に与えるクロックドインバータＩＳＷＡと、を有している。
【０４５２】
例として、画素群の各画素ＰＸは映像表示画素回路Ｓ１を１つ有し、各画素群は光センサ制御回路ＰＨを１つ有している。また、上記の構成を応用すれば、画素電極ＰＥの面積に応じて、階調表示することが可能となる。
【０４５３】
以下に、映像信号Ｖｓｉｇに基づいて画像を表示する場合について説明する。まず、制御信号ＳＳＴ１により映像表示画素回路Ｓ１の第１トランジスタＴＲ１が導通状態に切替えられ、信号線ＸＬから映像信号Ｖｓｉｇが、映像表示画素回路Ｓ１の第１メモリＭ１へ与えられる。ＹドライバＹＤは、制御信号ＳＳＴ１の電圧レベルを表示画素ＰＸの行毎に順次ハイレベルに切替え、画素ＰＸの行毎に第１メモリＭ１にデータを転送する。
【０４５４】
第１メモリＭ１は、映像信号Ｖｓｉｇの電圧レベルに応じて第１スイッチＳＷ１及び第２スイッチＳＷ２を制御し、第１出力スイッチＳＷ３に制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂを与える。初期状態の第２メモリＭ２は、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。このため、第１メモリＭ１のデータに対応付けられた信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０４５５】
次に、光ペンＬＰによる光照射により光センサ回路ＳＳから第２メモリＭ２に黒表示に対応したローレベルの制御信号ＲＣＬが与えられた場合について説明する。  
この場合、１個の光センサ制御回路ＰＨの第２メモリＭ２は、４個の映像表示画素回路Ｓ１の画素制御スイッチ（ＳＷ３、ＳＷ４）にハイレベルの出力信号ＶＣ３と、ローレベルの出力信号ＶＣ４とを出力する。すると、第１出力スイッチＳＷ３は非導通状態に切替えられ、第２出力スイッチＳＷ４は導通状態に切替えられるため、黒表示に対応した制御信号ＶＬＣ＿ｂが画素電極ＰＥに与えられる。
【０４５６】
上記構成により、光センサ制御回路ＰＨが簡略化され、更なる映像信号Ｖｓｉｇによる高解像度の映像（画像）への対応が可能となる。
【０４５７】
表示装置１００は、外部のメモリ等に光ペンＬＰで入力された第２メモリＭ２のデータと映像信号Ｖｓｉｇのデータとを独立して管理しているため、図示しない外部表示装置（ＰＣ）等で観覧する際、映像信号Ｖｓｉｇのデータと第２メモリＭ２のデータ（光書き込みデータ）とを合成したデータを作成する必要がある。
【０４５８】
上記のように構成された第９の実施形態に係る表示装置及び表示装置の駆動方法によれば、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０４５９】
なお、上述した第８及び第９の実施形態は、例にすぎなく、発明の範囲を限定することを意図したものではない。上記第８及び第９の実施形態は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０４６０】
例えば、表示装置１００は、バックライトユニットを必要としない反射型の液晶表示装置に限定されるものではなく、透過型の液晶表示装置であってもよい。なお、光センサ制御回路ＰＨの備えるセンサは、１個のフォトダイオードＰＤだけでよく、他のセンサを必要としないため、画素の開口率の向上に寄与している。  
表示装置１００は、ノーマリーホワイトモードを採る液晶表示装置に限定されるものではなく、ノーマリブラックモードを採る液晶表示装置にも適用可能である。
【０４６１】
また、表示装置１００は、液晶表示装置に限定されるものではなく、有機ＥＬ表示装置等、各種の表示装置に適用可能であり、この場合も、上述した実施形態と同様の効果を得ることができる。
【０４６２】
例えば、有機ＥＬ表示装置の場合、初期画面として、表示部ＤＹＰ全体を黒表示させ、光ペンＬＰによって照射された部分の画素ＰＸが例えば白表示となるように構成される。この場合、光ペンＬＰによって照射されると、光センサ回路を介して赤、青、緑の有機ＥＬ素子が発光するように電圧が印加される。なお、有機ＥＬ表示装置の場合には、画素電極と対向する共通電極を交流駆動する必要がなくなるものである。
【０４６３】
第１メモリＭ１及び第２メモリＭ２は、記憶素子（例えば、１ビットのＳＲＡＭ）に限らず、メモリ数を増やすことによって、白表示及び黒表示以外の階調表示を行うことができる。さらに第１メモリＭ１及び第２メモリＭ２をＤＲＡＭ（dynamic random access memory）により構成することによって、多階調表示を行うことも可能である。
【０４６４】
表示装置への入力手段は、光ペンＬＰに限定されるものではなく、光を発するものであればよい。  
光センサ制御回路ＰＨの備えるセンサとしては、フォトダイオードに限定されるものではなく、フォトダイオードに代用できるセンサであれば適用可能である。  
各画素群は、２個の画素ＰＸ、３個の画素ＰＸ、又は５個以上の画素ＰＸを有していてもよい。例えば、図２６に示すように、各画素群は、６個の画素ＰＸを有していてもよい。
【０４６５】
以下、図面を参照しながら第１０の実施形態に係る表示装置及び表示装置の駆動方法について詳細に説明する。この実施形態において、表示装置は、反射型の液晶表示装置であり、ノーマリーホワイトモードを採る。
【０４６６】
図２７に示すように、本実施形態に係る表示装置１００は、図１と異なり、光センサタイミング自動調整回路３０無しに形成されている。上記のことは、本実施形態において、光ペンＬＰの替りにＡＣペンＡＰを利用しているためである。本実施形態において、環境光（外光）が情報の入力に与える影響はない。メモリ動作回路１８は、後述する第２メモリＭ２の動作を制御する。上記の他、図２７の説明は、図１の説明と同じであり、省略する。
【０４６７】
図２８は、表示装置１００の一部及びＡＣペンＡＰを示している。図２８に示すように、表示装置１００への情報の入力は、ＡＣペンＡＰの先から出力されるＡＣ（alternating current）信号ＶＡを、画素群の有する検知電極ＤＴに転送することにより行われる。この実施形態において、対向基板ＳＢ２の外面に配置された偏光板ＰＯの外面が入力面である。検知電極ＤＴは、画素電極ＰＥと異なり、ＩＴＯ（インジウム・ティン・オキサイド）などの透明な導電材料により形成されている。
【０４６８】
ＡＣ信号ＶＡや外部ノイズの影響により、不所望な電圧やノイズが、画素電極ＰＥ及び検知電極ＤＴに供給される。但し、画素電極ＰＥ及び検知電極ＤＴは、後述する第１メモリＭ１及び第２メモリＭ２に接続されている。このため、表示装置１００は、ノイズなどの影響を受けても、良好に画像を表示することができる。
【０４６９】
図２７及び図２９に示すように、アレイ基板ＳＢ１側において、表示部ＤＹＰの複数の画素ＰＸは、それぞれ画素電極ＰＥと、第１メモリＭ１と、第２メモリＭ２と、センサ回路としてのＡＣセンサ回路（交流センサ回路）ＤＳと、表示信号制御回路Ｎ１と、画素制御スイッチ（ＳＷ３、ＳＷ４）と、第１トランジスタＴＲ１と、第６トランジスタＴＲ６と、クロックドインバータＩＳＷＡとを有している。
【０４７０】
画素電極ＰＥは、検知電極ＤＴへのＡＣ信号ＶＡの入力を許可するように形成されている。その他、画素電極ＰＥは、上記第１の実施形態と同様に構成されている。  
このような反射型の液晶表示装置（画素電極ＰＥ）を利用することにより、上記第１の実施形態と同様の効果を得ることができる。  
対向基板ＳＢ２は、上記第１の実施形態と同様に構成されている。
【０４７１】
第１トランジスタＴＲ１、第１メモリＭ１、表示信号制御回路Ｎ１、画素制御スイッチ（ＳＷ３、ＳＷ４）、第６トランジスタＴＲ６及びクロックドインバータＩＳＷＡは、上記第８の実施形態と同様に構成されている。
【０４７２】
アレイ基板ＳＢ１上には、複数の第５インバータＩＮ５と、複数の書き換えスイッチとしての複数の第４トランジスタＴＲ４と、複数の第６トランジスタＴＲ６と、複数の第７トランジスタＴＲ７と、複数の第８トランジスタＴＲ８と、複数の検知電極ＤＴと、複数のプルアップ抵抗Ｒ１と、複数の制御配線ＳＷＬと、複数の第８制御配線ＣＬ８と、複数の制御配線ＰＲＶとが形成されている。制御配線ＳＷＬ及び制御配線ＰＲＶは、一端がＹドライバＹＤと電気的に接続されている。第８制御配線ＣＬ８は、一端がメモリ動作回路１８と電気的に接続されている。
【０４７３】
ＡＣセンサ回路ＤＳは、第２メモリＭ２に接続されている。ＡＣセンサ回路ＤＳは、入力情報を検知する。ＡＣセンサ回路ＤＳは、入力情報を検知した際に制御信号ＲＣＬのデータを第２メモリＭ２に与える。すなわち、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。詳しくは、ＡＣセンサ回路ＤＳは、ＡＣ信号（交流信号）ＶＡの入力の有無を検知することにより、第２メモリＭ２のデータを制御信号ＲＣＬのデータに書き換え可能である。
【０４７４】
ＡＣセンサ回路ＤＳは、第５インバータＩＮ５、第４トランジスタＴＲ４、第６トランジスタＴＲ６、第７トランジスタＴＲ７、第８トランジスタＴＲ８、検知電極ＤＴ及びプルアップ抵抗Ｒ１を備えている。
【０４７５】
第４トランジスタＴＲ４は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第４トランジスタＴＲ４において、ゲート電極は第５インバータＩＮ５の出力端子と、ソース電極は制御配線ＳＷＬと、ドレイン電極は第２メモリＭ２と、それぞれ電気的に接続されている。第４トランジスタＴＲ４は、制御信号ＲＣＬを第２メモリＭ２に出力するかどうかを切替える。
【０４７６】
ここで、制御信号ＲＣＬは、検知信号として利用される。制御信号ＲＣＬの電圧レベルは、後述するＡＣ書き込み期間にローレベル（例えば０Ｖ）であり、後述するＡＣ消去期間にハイレベル（例えば５Ｖ）に切替えられる。
【０４７７】
第６トランジスタＴＲ６は、半導体層としてポリシリコン層を備えたＰ型の薄膜トランジスタである。第６トランジスタＴＲ６において、ゲート電極は検知電極ＤＴと、ソース電極は電源としての高電位電源ＶＤＤと、ドレイン電極は第５インバータＩＮ５の入力端子と、それぞれ電気的に接続されている。第６トランジスタＴＲ６は、電源電圧（ハイレベルの電圧）を第５インバータＩＮ５に出力するかどうかを切替える。
【０４７８】
第７トランジスタＴＲ７は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第７トランジスタＴＲ７において、ゲート電極は検知電極ＤＴと、ソース電極は第８トランジスタＴＲ８と、ドレイン電極は第５インバータＩＮ５の入力端子と、それぞれ電気的に接続されている。第７トランジスタＴＲ７は、第８トランジスタＴＲ８を介して与えられる電源電圧（ローレベルの電圧、０Ｖ）を第５インバータＩＮ５に出力するかどうかを切替える。
【０４７９】
第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とは、電気的に接続されている。第６トランジスタＴＲ６のドレイン電極と、第７トランジスタＴＲ７のドレイン電極とは、電気的に接続されている。第６トランジスタＴＲ６及び第７トランジスタＴＲ７は、インバータを構成している。第６トランジスタＴＲ６及び第７トランジスタＴＲ７には、常時、貫通電流が流れるため、第８トランジスタＴＲ８が設けられている。
【０４８０】
第８トランジスタＴＲ８は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第８トランジスタＴＲ８において、ゲート電極は第８制御配線ＣＬ８と、ソース電極は電源としての低電位電源ＶＳＳ（接地電位）と、ドレイン電極は第７トランジスタＴＲ７のソース電極と、それぞれ電気的に接続されている。第８トランジスタＴＲ８は、第８制御配線ＣＬ８を介して与えられる第２制御信号／ＩＮＶ５に応じて、低電位電源ＶＳＳと第７トランジスタＴＲ７とを導通させるかどうかを切替える。
【０４８１】
プルアップ抵抗Ｒ１は、検知電極ＤＴと制御配線ＰＲＶとの間に接続されている。プリチャージ電圧ＰＲＥＶＤＤ（例えば５Ｖ）は、制御配線ＰＲＶを介してプルアップ抵抗Ｒ１に与えられる。プリチャージ電圧ＰＲＥＶＤＤがプルアップ抵抗Ｒ１を介して検知電極ＤＴに与えられることにより、検知電極ＤＴの電位はプルアップされる。
【０４８２】
検知電極ＤＴは、ＡＣペンＡＰによるＡＣ信号ＶＡの入力の有無を検知する。検知電極ＤＴは、プルアップされた電圧を第６トランジスタＴＲ６及び第７トランジスタＴＲ７に与え、ＡＣ信号ＶＡの入力を待つ。
【０４８３】
アレイ基板ＳＢ１上には、複数の第７制御配線ＣＬ７と、複数の第３インバータＩＮ３と、複数のクロックドインバータＩＳＷＢとが形成されている。第７制御配線ＣＬ７は、一端がメモリ動作回路１８と電気的に接続されている。
【０４８４】
第２メモリＭ２は、スタティックメモリとしてのＳＲＡＭである。第２メモリＭ２は、制御信号ＲＣＬ（検知信号）のデータを保持するものである。第２メモリＭ２は、ループ状に接続された第３インバータＩＮ３及びクロックドインバータＩＳＷＢを備えている。
【０４８５】
第３インバータＩＮ３は、第４トランジスタＴＲ４のドレイン電極に接続された入力端子と、出力配線ＯＵＴ１に接続された出力端子とを有している。クロックドインバータＩＳＷＢは、第３インバータＩＮ３の出力端子に接続された入力端子と、出力配線ＯＵＴ２及び第３インバータＩＮ３の入力端子に接続された出力端子とを有している。
【０４８６】
第７制御配線ＣＬ７及び第８制御配線ＣＬ８は、クロックドインバータＩＳＷＢに接続されている。クロックドインバータＩＳＷＢには、メモリ動作回路１８から第７制御配線ＣＬ７及び第８制御配線ＣＬ８を介して第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５が与えられる。第２制御信号／ＩＮＶ５の波形は、第１制御信号ＩＮＶ５の逆相波形である。これにより、クロックドインバータＩＳＷＢは、第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５により、駆動制御される。
【０４８７】
第１制御信号ＩＮＶ５の電圧レベルがハイレベルの期間、第２メモリＭ２は、電流がループする状態となり、データを保持する。第１メモリＭ１のデータの書き換えは、第１制御信号ＩＮＶ５の電圧レベルがローレベルに切替わることにより実行される。
【０４８８】
第２メモリＭ２は、画素制御スイッチに、出力信号ＶＣ３及び出力信号ＶＣ４を出力する。出力信号ＶＣ３及び出力信号ＶＣ４の電圧レベルは、ハイレベル（例えば５Ｖ）若しくはローレベル（例えば０Ｖ）である。出力信号ＶＣ４の波形は、出力信号ＶＣ３の逆相波形である。
【０４８９】
次に、ＡＣセンサ回路ＤＳから第２メモリＭ２に制御信号ＲＣＬ（検知信号）のデータを与える際のＡＣセンサ回路ＤＳの動作について説明する。  
まず、第１制御信号ＩＮＶ５の電圧レベルがハイレベルであり、第２制御信号／ＩＮＶ５の電圧レベルがローレベルである場合について説明する。  
この場合、第８トランジスタＴＲ８は非導通状態に切替えられるため、第６トランジスタＴＲ６及び第７トランジスタＴＲ７に貫通電流は流れない。第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とには、検知電極ＤＴからプルアップされた電圧が与えられる。第６トランジスタＴＲ６は導通状態に、第７トランジスタＴＲ７は非導通状態に、切替えられる。電源電圧（ハイレベルの電圧）が第６トランジスタＴＲ６を介して第５インバータＩＮ５に与えられる。第４トランジスタＴＲ４は非導通状態となるため、制御信号ＲＣＬは第２メモリＭ２に供給されない。
【０４９０】
次いで、第１制御信号ＩＮＶ５の電圧レベルがローレベルに、第２制御信号／ＩＮＶ５の電圧レベルがハイレベルに、切替わった場合について説明する。  
この場合、第６トランジスタＴＲ６は導通状態に、第７トランジスタＴＲ７は非導通状態に、それぞれ維持され、第８トランジスタＴＲ８は導通状態に切替えられる。この状態で、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡが入力されると、第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とに、ＡＣ信号ＶＡのハイレベルが与えられる。すると、第６トランジスタＴＲ６は非導通状態に、第７トランジスタＴＲ７は導通状態に、切替えられる。
【０４９１】
電源電圧（ローレベルの電圧）が第８トランジスタＴＲ８及び第７トランジスタＴＲ７を介して第５インバータＩＮ５に与えられる。第４トランジスタＴＲ４は導通状態となるため、制御信号ＲＣＬは第２メモリＭ２に供給される。第２メモリＭ２のデータは、制御信号ＲＣＬのデータに書き換えられる。ここで、制御信号ＲＣＬの電圧レベルは、後述するＡＣ書き込み動作の際にローレベルに、後述するＡＣ消去動作の際にハイレベルに、切替えられる。
【０４９２】
その後、第１制御信号ＩＮＶ５の電圧レベルがハイレベルに、第２制御信号／ＩＮＶ５の電圧レベルがローレベルに、切替わることにより、書き換えられた第２メモリＭ２のデータは保持される。
【０４９３】
上記のように構成された画素ＰＸは、大まかに、映像表示画素回路Ｓ１と、センサ制御回路としてのＡＣセンサ制御回路ＤＨとに分類できる。映像表示画素回路Ｓ１は、第１トランジスタＴＲ１、第１メモリＭ１、表示信号制御回路Ｎ１及び画素制御スイッチ（ＳＷ３、ＳＷ４）を有している。ＡＣセンサ制御回路ＤＨは、ＡＣセンサ回路ＤＳ、第２メモリＭ２及び第６トランジスタＴＲ６を有している。
【０４９４】
次に、表示装置１００の動作について説明する。表示装置１００の動作は、タイミングコントローラＴＣＯＮによって制御されている。本実施形態に係る表示装置１００には、ＡＣペンＡＰにより表示部ＤＹＰにＡＣ信号ＶＡを与えることによって入力される位置情報を基に、表示部ＤＹＰに文字や図形等が書き込まれるものである。電源が起動された場合には、信号線ＸＬには初期信号として、白表示に対応した信号（０Ｖ）が供給される。なお、初期信号は、映像信号Ｖｓｉｇとは異なるものである。
【０４９５】
図３０に示すように、表示装置１００の動作は、表示信号（映像信号Ｖｓｉｇ）の書き込み期間ＰＷの表示信号書き込み動作と、メモリ期間ＰＭのメモリ動作と、ＡＣ書き換え期間ＰＡ（書き換え期間）のＡＣ書き換え動作（書き換え動作）と、読出し期間ＰＲの読出し動作とに分けられる。
【０４９６】
ＡＣ書き換え期間ＰＬは、入力情報の検知期間と言うことができる。ＡＣ書き換え動作は、ＡＣ書き込み期間ＰＡａ（書き込み期間）のＡＣ書き込み動作（書き込み動作）と、ＡＣ消去期間ＰＡｂ（消去期間）のＡＣ消去動作（消去動作）とに分けられる。
【０４９７】
なお、図３０において、上記一連の動作（動作期間）は、便宜的に並べて示されたものであり、図に示す順番で繰り返し行われることを限定的に示したものではない。また、後述するが、ＡＣ書き込み動作と、ＡＣ消去動作とは、ユーザによって切替えて行われるものである。このため、例えば、表示装置１００は、ＡＣ消去動作無しに動作してもよく、ＡＣ書き込み動作と、ＡＣ消去動作とを交互に複数回繰り返すように動作してもよい。
【０４９８】
図２９及び図３０に示すように、書き込みを行なう場合は、書き込み期間ＰＷに、第７制御配線ＣＬ７に与えられる第１制御信号ＩＮＶ５はハイレベルとなり、第８制御配線ＣＬ８に与えられる第２制御信号／ＩＮＶ５はローレベルとなる。すると、第８トランジスタＴＲ８は非導通状態に切替えられ、第２メモリＭ２はデータを保持する。初期状態において、第２メモリＭ２は、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。
【０４９９】
上記の他、書き込み期間ＰＷの書き込み動作は、上述した第８の実施形態と同様に行われる。
【０５００】
また、ＡＣ書き込み期間ＰＡａにＡＣ書き込みを行なう場合は、第７制御配線ＣＬ７に与えられる第１制御信号ＩＮＶ５はローレベルとなり、第８制御配線ＣＬ８に与えられる第２制御信号／ＩＮＶ５はハイレベルとなる。すると、第８トランジスタＴＲ８は導通状態に切替えられる。
【０５０１】
この状態で、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡが入力されると、第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とに、ＡＣ信号ＶＡのハイレベルが与えられる。第７トランジスタＴＲ７は導通状態に切替えられ、第４トランジスタＴＲ４もまた導通状態に切替えられる。これにより、ローレベルの制御信号ＲＣＬは、第４トランジスタＴＲ４を介して第２メモリＭ２に与えられる。
【０５０２】
その後、第１制御信号ＩＮＶ５の電圧レベルがハイレベルに、第２制御信号／ＩＮＶ５の電圧レベルがローレベルに、切替えられると、第２メモリＭ２はループ状態となる。このため、第２メモリＭ２にローレベルの制御信号ＲＣＬのデータが保持される。また、第８トランジスタＴＲ８は非導通状態に切替えられるため、第４トランジスタＴＲ４は非導通状態に保持される。
【０５０３】
ローレベルの制御信号ＲＣＬのデータを保持した第２メモリＭ２は、第２出力スイッチＳＷ４のゲート電極にハイレベルの出力信号ＶＣ３を与え、第１出力スイッチＳＷ３のゲート電極にローレベルの出力信号ＶＣ４を与え、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御する。
【０５０４】
すると、第１出力スイッチＳＷ３が非導通状態に、第２出力スイッチＳＷ４が導通状態に、切替えられ、黒表示に対応した電圧レベルの制御信号ＶＬＣ＿ｂが選択される。そして、制御信号ＶＬＣ＿ｂは、第２出力スイッチＳＷ４を介して画素電極ＰＥに与えられる。
【０５０５】
このように、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡが入力されると、第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５の周期に従って、画素電極ＰＥに印加される信号が黒表示に対応する制御信号ＶＬＣ＿ｂに切り替えられる。  
なお、予め第２メモリＭ２にローレベルの制御信号ＲＣＬのデータが記憶されている場合、ＡＣペンＡＰで書き込む前から黒表示となる。
【０５０６】
表示装置１００は、通常では画素メモリ（第１メモリＭ１及び第２メモリＭ２）によりデータを保持できる為、例えば周波数を１Ｈｚ以下に低下させることができる。これにより、表示装置１００の低消費電力化を実現することができる。図３０に示すように、ＡＣペンＡＰでの書き換えは制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂと独立した第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５で制御できる。第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５の周波数は、制御信号ＶＬＣ＿ａ、ＶＬＣ＿ｂのそれぞれの周波数と異なる為、手書き入力に適した周波数に設定する事ができる。また、第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５をＡＣペンＡＰの使用に対応付ける事で、ＡＣペンＡＰ使用時のみ第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５の周波数を上げればよく、低消費電力化と手書き入力とを両立する事ができる。
【０５０７】
また、ＡＣ消去期間ＰＡｂにＡＣ消去を行なう場合は、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルは、ハイレベルとなる。  
ここで、表示部ＤＹＰへのＡＣ書き込みとＡＣ消去との切替は、ユーザが表示装置１００に搭載された（表示装置１００に設けられた）ボタン等のインタフェースを操作することによって行なうことができる。ユーザの操作に対応した外部からの指令信号は、フレキシブル基板２０を介してタイミングコントローラＴＣＯＮに与えられる。タイミングコントローラＴＣＯＮは、与えられた指令信号にしたがって制御信号ＲＣＬを切り替える。
【０５０８】
表示部ＤＹＰに書込まれた文字や図形等を消去する場合には、ＡＣ消去期間ＰＡｂに、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡが入力されると、第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とに、ＡＣ信号ＶＡのハイレベルが与えられる。第７トランジスタＴＲ７は導通状態に切替えられ、第４トランジスタＴＲ４もまた導通状態に切替えられる。これにより、ハイレベルの制御信号ＲＣＬは、第４トランジスタＴＲ４を介して第２メモリＭ２に与えられる。
【０５０９】
その後、第１制御信号ＩＮＶ５の電圧レベルがハイレベルに、第２制御信号／ＩＮＶ５の電圧レベルがローレベルに、切替えられると、第２メモリＭ２はループ状態となる。このため、第２メモリＭ２にハイレベルの制御信号ＲＣＬのデータが保持される。また、第８トランジスタＴＲ８は非導通状態に切替えられるため、第４トランジスタＴＲ４は非導通状態に保持される。
【０５１０】
ハイレベルの制御信号ＲＣＬのデータを保持した第２メモリＭ２は、第２出力スイッチＳＷ４のゲート電極にローレベルの出力信号ＶＣ３を与え、第１出力スイッチＳＷ３のゲート電極にハイレベルの出力信号ＶＣ４を与え、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御する。
【０５１１】
すると、第１出力スイッチＳＷ３が導通状態に、第２出力スイッチＳＷ４が非導通状態に、切替えられる。このため、第１メモリＭ１に記憶された映像信号Ｖｓｉｇのデータに対応付けられた信号（制御信号ＶＬＣ＿ａ又は制御信号ＶＬＣ＿ｂ）が画素電極ＰＥに与えられる。
【０５１２】
上記のように、第２メモリＭ２は、第１出力スイッチＳＷ３及び第２出力スイッチＳＷ４を制御することができる。したがって、ＡＣペンＡＰから書込まれた文字や図形等にＡＣ信号ＶＡを入力することによって、表示部ＤＹＰに書込まれていた文字や図形等を消去することができる。
【０５１３】
ＡＣペンＡＰで行うＡＣ消去は、ＡＣ書き込みを行う時と基本的には同じである。但し、上述したように、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルは異なる。ＡＣ書き込みの際は、制御配線ＳＷＬにローレベルの制御信号ＲＣＬが与えられる。ＡＣ消去の際は、制御配線ＳＷＬにハイレベルの制御信号ＲＣＬが与えられる。
【０５１４】
上記のように、第１メモリＭ１のデータを、ＡＣペンＡＰ等で消去できないような構成にすることで、マンガ、電子新聞等の画像の上にＡＣペンＡＰで書いたものを、元の画像（映像信号Ｖｓｉｇ）を消去することなく、ＡＣペンＡＰで書いた文字（データ）のみを消去することが可能となる。  
上記のことは、制御信号ＲＣＬの電圧レベルの変更で対応できるため、画素回路の簡略化を可能とするものである。
【０５１５】
また、読出しは、読出し期間ＰＲに行う。第２メモリＭ２に記憶された信号のデータを出力する（読み出す）ときには、第２メモリＭ２のデータを保持するため、第１制御信号ＩＮＶ５の電圧レベルはハイレベルに、第２制御信号／ＩＮＶ５の電圧レベルはローレベルに、維持される。読出し期間ＰＲにおいて、ユーザが誤ってＡＣペンＡＰを使用しても、第４トランジスタＴＲ４は非導通状態であるため、新たなデータが第２メモリＭ２に書き込まれることは無い。
【０５１６】
この状態で、クロックドインバータＩＳＷＡに入力される制御信号ＳＳＴ２の電圧レベルがハイレベルとなり第２メモリＭ２に記憶されたデータが、クロックドインバータＩＳＷＡ及び信号線ＸＬを介して変換回路１６に与えられる。
【０５１７】
なお、上記説明では、ＡＣペンＡＰによる書き込みの際に、最初に、画素電極ＰＥに白表示に対応した信号を供給する場合を仮定して説明したが、最初に画素電極ＰＥに供給する信号は白表示に対応した信号以外の信号であっても良い。  
読みだした第２メモリＭ２のデータは、上述した第８の実施形態と同様に処理することができる。
【０５１８】
また、ユーザは、表示部ＤＹＰに書き込まれた文字等を一括して消去する一括消去動作を選択することができる。一括消去動作は、上述した第８の実施形態と同様に行うことができる。
【０５１９】
上記のように構成された第１０の実施形態に係る表示装置及び表示装置の駆動方法によれば、画素電極ＰＥへの信号の書き込みは、ＡＣペンＡＰで表示部ＤＹＰにＡＣ信号ＶＡを入力することにより行われるため、信号線ＸＬは画像を切り替える際に駆動されるのみである。したがって、静止画像を表示させる場合、ＸドライバＸＤは最初の画面書き込み時のみ信号線ＸＬを駆動すればよいため、電力消費を低く抑えることができる。
【０５２０】
各画素ＰＸに検知電極ＤＴ（ＡＣセンサ回路ＤＳ）が配置されているため、入力位置情報を精度よく検出することができる。検知電極ＤＴで検知した情報を外部ＩＣに伝送しなくとも画素ＰＸ内部で処理できるため、処理速度を向上することができる。
【０５２１】
ＡＣペンＡＰを利用する場合は、光ペンＬＰを利用する場合に比べて次に挙げる利点を有している。
【０５２２】
・外光強度の変動によるセンサの誤動作がないため、表示品位の低下を防止することができる。
【０５２３】
・アレイ基板ＳＢ１の製造工程において、１ＰＥＰ（Photo Engraving Process）削減できる。
【０５２４】
・製造コストの高騰を招く、光ペンＬＰ用のフォトダイオード（高輝度ＬＥＤ）を作成しなくともよい。
【０５２５】
・光で書き込みする違和感無しに、書き込みを行うことができる。
【０５２６】
・手軽に書き込みを行うことができる。
【０５２７】
そして、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０５２８】
次に、第１１の実施形態に係る表示装置及び表示装置の駆動方法について説明する。なお、この実施形態において、第２メモリＭ２の構成が上記第１０の実施形態と異なっている。上記第１０の実施形態に係るプルアップ抵抗Ｒ１は、第９トランジスタＴＲ９に替えられている。画素ＰＸは、第６トランジスタＴＲ６無しに形成されている。この実施形態において、他の構成は上述した第１０の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。
【０５２９】
図３１に示すように、アレイ基板ＳＢ１上には、複数のループ電流制御スイッチとしての複数の第３トランジスタＴＲ３と、複数の第３インバータＩＮ３と、複数の第４インバータＩＮ４とが形成されている。
【０５３０】
第２メモリＭ２は、スタティックメモリとしてのＳＲＡＭである。第２メモリＭ２は、制御信号ＲＣＬ（検知信号）のデータを保持するものである。第２メモリＭ２は、ループ状に接続された第３インバータＩＮ３、第４インバータＩＮ４及び第３トランジスタＴＲ３を備えている。
【０５３１】
第３インバータＩＮ３は、第４トランジスタＴＲ４のドレイン電極に接続された入力端子と、出力配線ＯＵＴ１に接続された出力端子とを有している。第４インバータＩＮ４は、第３インバータＩＮ３の出力端子に接続された入力端子と、出力配線ＯＵＴ２に接続された出力端子とを有している。
【０５３２】
第３トランジスタＴＲ３は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第３トランジスタＴＲ３は、第７制御配線ＣＬ７に接続されたゲート電極と、第４インバータＩＮ４の出力端子に接続されたソース電極と、第３インバータＩＮ３の入力端子に接続されたドレイン電極とを有している。
【０５３３】
メモリ動作回路１８から出力される、第３トランジスタＴＲ３の動作を制御する第１制御信号ＩＮＶ５は、第７制御配線ＣＬ７を介して第３トランジスタＴＲ３のゲート電極に与えられる。第３トランジスタＴＲ３は、第３インバータＩＮ３及び第４インバータＩＮ４をループする電流を制御する。第１制御信号ＩＮＶ５の電圧レベルがハイレベル（例えば５Ｖ）となる期間、第２メモリＭ２は、電流がループする状態となり、データを保持することができる。第２メモリＭ２は、画素制御スイッチに、出力信号ＶＣ３及び出力信号ＶＣ４を出力する。
【０５３４】
ＡＣセンサ回路ＤＳは、プルアップ抵抗Ｒ１の替りに第９トランジスタＴＲ９を備えている。  
第９トランジスタＴＲ９は、半導体層としてポリシリコン層を備えたＮ型の薄膜トランジスタである。第９トランジスタＴＲ９において、ゲート電極は第７制御配線ＣＬ７と、ソース電極は制御配線ＰＲＶと、ドレイン電極は検知電極ＤＴと、それぞれ電気的に接続されている。第９トランジスタＴＲ９は、プリチャージ電圧ＰＲＥＶＤＤを検知電極ＤＴに出力するかどうかを切替える。
【０５３５】
次に、表示装置１００の動作について説明する。表示装置１００は、上記第１０の実施形態とほぼ同様に動作する。但し、本実施形態において、第９トランジスタＴＲ９が新たに動作することがポイントとなる。また、ＡＣ信号ＶＡを入力するタイミングがポイントとなる。以下、上記のポイントを中心に、表示装置１００の動作について説明する。
【０５３６】
図３０及び図３１に示すように、書き込みを行なう場合は、書き込み期間ＰＷに、第７制御配線ＣＬ７に与えられる第１制御信号ＩＮＶ５はハイレベルとなり、第８制御配線ＣＬ８に与えられる第２制御信号／ＩＮＶ５はローレベルとなる。すると、第８トランジスタＴＲ８は非導通状態に切替えられ、第２メモリＭ２はデータを保持する。初期状態において、第２メモリＭ２は、第１出力スイッチＳＷ３を導通状態に切替え、第２出力スイッチＳＷ４を非導通状態に切替える。
【０５３７】
また、第９トランジスタＴＲ９は導通状態に切替えられ、プリチャージ電圧ＰＲＥＶＤＤは、制御配線ＰＲＶ及び第９トランジスタＴＲ９を介して検知電極ＤＴに与えられる。これにより、ノードｎｏ１の電位ＶＮは、第７トランジスタＴＲ７の閾値電圧の中間電位となる。上記のように第７トランジスタＴＲ７に電圧が書き込まれる。
【０５３８】
第６トランジスタＴＲ６は導通状態、第７トランジスタＴＲ７は非導通状態となるため、電源電圧（ハイレベルの電圧）は第６トランジスタＴＲ６を介して第５インバータＩＮ５に与えられ、第４トランジスタＴＲ４は非導通状態となる。なお、第６トランジスタＴＲ６から第７トランジスタＴＲ７にかけて貫通電流が流れる。但し、上記貫通電流は、第８トランジスタＴＲ８を流れることはない。  
上記の他、書き込み期間ＰＷの書き込み動作は、上述第１０の実施形態と同様に行われる。
【０５３９】
図３０、図３１及び図３２に示すように、また、ＡＣ書き込み期間ＰＡａにＡＣ書き込みを行なう場合は、第７制御配線ＣＬ７に与えられる第１制御信号ＩＮＶ５をローレベルに、第８制御配線ＣＬ８に与えられる第２制御信号／ＩＮＶ５をハイレベルに、切替える。すると、第８トランジスタＴＲ８は導通状態に切替えられる。
【０５４０】
その後、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡを入力し、第６トランジスタＴＲ６のゲート電極と、第７トランジスタＴＲ７のゲート電極とに、ＡＣ信号ＶＡのハイレベルを与える。検知電極ＤＴにＡＣ信号ＶＡを入力した場合、検知電極ＤＴ（ノードｎｏ１）の電位は、偏光板ＰＯ（図２８）、ガラス基板（対向基板ＳＢ２）等によるカップリング容量により急激に上昇し、第７トランジスタＴＲ７の閾値電圧レベルまで到達する。
【０５４１】
また、第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５の電圧レベルが切替わるタイミングと、検知電極ＤＴにＡＣ信号ＶＡを入力するタイミングとに時間差をつけている。これにより、検知電極ＤＴ（ノードｎｏ１）に最大限の突き抜け電圧を発生させることができる。
【０５４２】
ＡＣ信号ＶＡの検知精度を向上させることができる。このため、ＡＣ信号ＶＡの振幅を小さくすることができ、ＡＣペンＡＰの低消費電力化を図ることができる。また、検知電極ＤＴの小型化を図ることができる。
【０５４３】
第７トランジスタＴＲ７は導通状態に切替えられ、第４トランジスタＴＲ４もまた導通状態に切替えられる。これにより、ローレベルの制御信号ＲＣＬは、第４トランジスタＴＲ４を介して第２メモリＭ２に与えられる。  
上記の他、ＡＣ書き込み期間ＰＡａのＡＣ書き込み動作は、上述第１０の実施形態と同様に行われる。
【０５４４】
また、ＡＣ消去期間ＰＡｂに行うＡＣ消去動作は、基本的にはＡＣ書き込み動作と同じである。但し、ＡＣ消去期間ＰＡｂにおいて、制御配線ＳＷＬに与えられる制御信号ＲＣＬの電圧レベルは、ハイレベルとなる。
【０５４５】
表示部ＤＹＰに書込まれた文字や図形等をＡＣペンＡＰを利用して消去する場合には、ＡＣ消去期間ＰＡｂに、第１制御信号ＩＮＶ５をローレベルに、第２制御信号／ＩＮＶ５をハイレベルに、切替えた後、ＡＣペンＡＰから検知電極ＤＴにＡＣ信号ＶＡを入力する。
【０５４６】
ＡＣ消去動作においても、第１制御信号ＩＮＶ５及び第２制御信号／ＩＮＶ５の電圧レベルが切替わるタイミングと、検知電極ＤＴにＡＣ信号ＶＡを入力するタイミングとに時間差をつけている。これにより、検知電極ＤＴ（ノードｎｏ１）に最大限の突き抜け電圧を発生させることができる。
【０５４７】
第７トランジスタＴＲ７は導通状態に切替えられ、第４トランジスタＴＲ４もまた導通状態に切替えられる。これにより、ハイレベルの制御信号ＲＣＬは、第４トランジスタＴＲ４を介して第２メモリＭ２に与えられる。  
上記の他、ＡＣ消去期間ＰＡｂのＡＣ消去動作は、上述第１０の実施形態と同様に行われる。  
なお、本実施形態においても、上記第１０の実施形態に係る第６トランジスタＴＲ６などを利用すれば、ユーザは、上記一括消去動作を選択することも可能である。
【０５４８】
上記のように構成された第１１の実施形態に係る表示装置及び表示装置の駆動方法は、上記第１０の実施形態と同様の効果を得ることができる。さらに、ＡＣペンＡＰからの入力情報を検知する際に、検知電極ＤＴに生じる突き抜け電圧を利用することができる。これにより、ＡＣ信号ＶＡの検知精度の向上を図ることができる。  
そして、入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置１００及び表示装置の駆動方法を得ることができる。
【０５４９】
なお、上述した第１０及び第１１の実施形態は、例にすぎなく、発明の範囲を限定することを意図したものではない。上記第１０及び第１１の実施形態は、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【０５５０】
例えば、図３３に示すように、画素ＰＸを構成してもよい。これにより、上記第１１の実施形態より、画素ＰＸの構成を簡略化することができる。上記第１１の実施形態（図３１）とは異なり、この例では、表示装置１００は、第７制御配線ＣＬ７及び第５インバータＩＮ５無しに形成されている。第３トランジスタＴＲ３、第４トランジスタＴＲ４及び第９トランジスタＴＲ９は、Ｐ型の薄膜トランジスタである。
【０５５１】
第４トランジスタＴＲ４のゲート電極は、第６トランジスタＴＲ６及び第７トランジスタＴＲ７のドレイン電極に接続されている。第３トランジスタＴＲ３及び第９トランジスタＴＲ９のゲート電極は、第８制御配線ＣＬ８に接続されている。  
上記のように画素ＰＸを構成しても、上記第１１の実施形態と同様に動作させることができる。
【０５５２】
１個のＡＣセンサ制御回路ＤＨで、複数の画素ＰＸ（映像表示画素回路Ｓ１）を制御する構成としてもよい。複数の画素ＰＸは、複数の画素群の何れかに分類される。すなわち、複数の画素ＰＸは、それぞれ隣合う複数の画素ＰＸからなる複数の画素群を形成している。例えば、画素群が４個の画素ＰＸで形成されている場合、各画素群の４個の画素ＰＸは、ＡＣセンサ制御回路ＤＨを共用している。
【０５５３】
表示装置１００は、バックライトユニットを必要としない反射型の液晶表示装置に限定されるものではなく、透過型の液晶表示装置であってもよい。  
表示装置１００は、ノーマリーホワイトモードを採る液晶表示装置に限定されるものではなく、ノーマリブラックモードを採る液晶表示装置にも適用可能である。
【０５５４】
また、表示装置１００は、液晶表示装置に限定されるものではなく、有機ＥＬ表示装置等、各種の表示装置に適用可能であり、この場合も、上述した実施形態と同様の効果を得ることができる。
【０５５５】
例えば、有機ＥＬ表示装置の場合、初期画面として、表示部ＤＹＰ全体を黒表示させ、ＡＣペンＡＰによって入力された部分の画素ＰＸが例えば白表示となるように構成される。この場合、ＡＣペンＡＰによって情報が入力されると、ＡＣセンサ回路ＤＳを介して赤、青、緑の有機ＥＬ素子が発光するように電圧が印加される。なお、有機ＥＬ表示装置の場合には、画素電極と対向する共通電極を交流駆動する必要がなくなるものである。
【０５５６】
第１メモリＭ１及び第２メモリＭ２は、記憶素子（例えば、１ビットのＳＲＡＭ）に限らず、メモリ数を増やすことによって、白表示及び黒表示以外の階調表示を行うことができる。さらに第１メモリＭ１及び第２メモリＭ２をＤＲＡＭ（dynamic random access memory）により構成することによって、多階調表示を行うことも可能である。  
表示装置への入力手段は、ＡＣペンＡＰに限定されるものではなく、ＡＣ信号を出力するものであればよい。
【０５５７】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成される、表示装置。
［２］前記メモリは、複数の第１メモリと、第２メモリと、を有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、
前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される、［１］に記載の表示装置。
［３］前記センサ回路は、光センサ回路であり、入射される光の照度を検知するように構成され、前記入射される光の照度を検知した際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成される、［２］に記載の表示装置。
［４］前記第１メモリは、
前記書き込みスイッチに接続された入力端子を有した第１インバータと、
前記第１インバータの出力端子に接続された入力端子及び出力端子を有した第２インバータと、
前記第１インバータの入力端子及び前記第２インバータの出力端子間に接続され、前記第１インバータ及び第２インバータをループする電流を制御するように構成されたループ電流制御スイッチと、を備える、［２］又は［３］に記載の表示装置。
［５］前記第２メモリは、
前記センサ回路に接続された入力端子を有した第１インバータと、
前記第１インバータの出力端子に接続された入力端子及び出力端子を有した第２インバータと、
前記第１インバータの入力端子及び前記第２インバータの出力端子間に接続され、前記第１インバータ及び第２インバータをループする電流を制御するように構成されたループ電流制御スイッチと、を備える、［２］又は［３］に記載の表示装置。
［６］前記複数の画素の各々は、前記第１メモリと前記画素制御スイッチとの間に接続され、前記第１メモリから与えられる前記表示信号のデータに応じて、前記画素制御スイッチに与える制御信号の電圧レベルを切替えるように構成された表示信号制御回路をさらに備え、
前記画素制御スイッチは、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記表示信号制御回路を介して間接的に与えられる前記制御信号及び直接与えられる前記制御信号の何れか一方を前記画素電極に与えるように構成される、［２］に記載の表示装置。
［７］前記センサ回路は、
入射される光の照度に応じてリーク電流が生じるように構成された光センサと、
前記光センサに接続され、前記検知信号を前記第２メモリに出力するかどうかを切替えるように構成された書き換えスイッチと、
前記光センサに接続され、前記光センサに生じるリーク電流のパスを形成するかどうかを切替えるように構成されたリークパス制御スイッチと、を備える、［２］乃至［６］の何れか１に記載の表示装置。
［８］前記画素群は、前記第２メモリに接続され、前記第２メモリのデータを初期化するかどうか切替えるように構成されたリセットスイッチをさらに有している、［２］乃至［７］の何れか１に記載の表示装置。
［９］前記画素群は、前記第２メモリと同様に構成された複数の他の第２メモリと、前記センサ回路と同様に構成された複数の他のセンサ回路と、をさらに有し、
前記複数の画素の各々は、前記第２メモリ及び前記複数の他の第２メモリの何れか１つと、前記センサ回路及び前記複数の他のセンサ回路の何れか１つと、をさらに有している、［２］乃至［８］の何れか１に記載の表示装置。
［１０］前記画素群は、前記第２メモリに接続された入力端子、及び前記信号線に接続された出力端子を有し、前記第２メモリのデータを前記信号線に出力するように構成された出力インバータをさらに有する［２］乃至［９］の何れか１に記載の表示装置。
［１１］前記複数の信号線と接続され、前記複数の信号線に前記表示信号を与えるように構成されたＸドライバと、
前記書き込みスイッチ、前記第１メモリ及び前記出力インバータを駆動するように構成されたＹドライバと、
前記第２メモリ及び前記センサ回路の動作を制御するように構成されたメモリ動作回路と、
前記複数の信号線と接続され、前記複数の信号線から並列に供給された信号を直列に変換して出力するように構成された変換回路と、
前記Ｘドライバ、前記Ｙドライバ、前記メモリ動作回路及び前記変換回路の動作を制御するように構成されたコントローラと、をさらに備える、［１０］に記載の表示装置。
［１２］前記複数の信号線には、前記表示信号である第１表示信号及び第２表示信号の少なくとも一方が与えられるように構成され、
前記メモリは、それぞれ与えられる信号のデータを保持するように構成された複数の第１メモリ及び第２メモリを有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記第１表示信号が与えられる信号線及び第１メモリ間に接続され、前記第１表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された第１書き込みスイッチと、をさらに有し、
前記画素群は、前記第２表示信号が与えられる信号線及び第２メモリ間に接続され、前記第２表示信号のデータを前記第２メモリに書き込むかどうかを切替えるように構成された第２書き込みスイッチをさらに有し、
前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリ及び第２メモリと、前記画素電極との間に接続され、前記第１メモリから入力される前記第１表示信号のデータと、前記第２メモリから入力される前記第２表示信号若しくは検知信号のデータとに応じて、前記画素電極の電圧レベルを切替えるように構成される、［１］に記載の表示装置。
［１３］前記メモリは、与えられる信号のデータを保持するように構成された複数の第１メモリを有し、
前記複数の画素の各々は、
前記複数の第１メモリの１つと、
前記信号線及び前記第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、
前記センサ回路は、前記第１メモリに接続され、前記入力情報を検知した際に前記第１メモリのデータを前記検知信号のデータに書き換えるように構成され、
前記画素制御スイッチは、前記第１メモリと前記画素電極との間に接続され、前記第１メモリから入力される前記表示信号のデータ及び前記検知信号のデータの何れか一方に応じて、前記画素電極の電圧レベルを切替えるように構成される、［１］に記載の表示装置。
［１４］前記センサ回路は、交流センサ回路であり、交流信号の入力の有無を検知するように構成され、前記交流信号が入力された際に前記第２メモリのデータを前記検知信号のデータに書き換えるように構成される、［２］に記載の表示装置。
［１５］表示信号が与えられるように構成された複数の信号線と、
それぞれ画素電極と、画素制御スイッチと、を有し、前記複数の信号線の１つに接続され、複数の画素群の何れかに分類される複数の画素と、を備え、
前記画素群は、メモリと、入力情報を検知するように構成され、前記入力情報を検知した際に検知信号のデータを前記メモリに与えるように構成されたセンサ回路と、を有し、
前記画素制御スイッチは、前記信号線を介して入力される前記表示信号のデータと、前記メモリから入力される前記検知信号のデータと、に応じて前記画素電極の電圧レベルを切替えるように構成される、表示装置の駆動方法において、
前記表示信号の書き込み期間に、前記信号線に前記表示信号を与え、前記表示信号のデータに応じて前記画素電極の電圧レベルを切替え、
前記表示信号の書き込み期間の後の前記入力情報の検知期間に、前記入力情報を検知した際に前記検知信号のデータを前記メモリに記憶させ、前記メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える、表示装置の駆動方法。
［１６］前記メモリは、複数の第１メモリと、第２メモリと、を有し、前記複数の画素の各々は、前記複数の第１メモリの１つと、前記信号線及び第１メモリ間に接続され、前記表示信号のデータを前記第１メモリに書き込むかどうかを切替えるように構成された書き込みスイッチと、をさらに有し、前記センサ回路は、前記第２メモリに接続され、前記入力情報を検知した際に前記第２メモリの初期状態のデータを前記検知信号のデータに書き換えるように構成され、前記画素制御スイッチは、前記第１メモリと、前記画素電極との間に接続され、前記第２メモリから入力される前記初期状態のデータ若しくは前記検知信号のデータに応じて、前記画素電極の電圧レベルを切替えるように構成される、表示装置の駆動方法において、
前記表示信号の書き込み期間に、前記信号線に前記表示信号を与え、前記書き込みスイッチを導通状態に切替え、前記表示信号のデータが前記第１メモリに書き込まれ、前記第１メモリから入力される前記表示信号のデータに応じて前記画素電極の電圧レベルを切替え、
前記入力情報の検知期間に、前記入力情報を検知した際に前記検知信号のデータを前記第２メモリに記憶させ、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える、［１５］に記載の表示装置の駆動方法。
［１７］前記表示信号の書き込み期間に、前記画素電極の電圧レベルを切替え、前記表示信号に応じて白表示又は黒表示を行う、［１６］に記載の表示装置の駆動方法。
［１８］前記入力情報の検知期間に含まれる光書き込み期間に、前記入力情報を検知した際に黒表示を行う、［１７］に記載の表示装置の駆動方法。
［１９］前記入力情報の検知期間に含まれる光消去期間に、前記入力情報を検知した際に前記第２メモリのデータを初期化し、前記表示信号に応じて白表示又は黒表示を行う、［１８］に記載の表示装置の駆動方法。
［２０］前記センサ回路は、入射される光の照度に応じてリーク電流が生じるように構成された光センサと、前記光センサに接続され、前記検知信号を前記第２メモリに出力するかどうかを切替えるように構成された書き換えスイッチと、前記光センサに接続され、前記光センサに生じるリーク電流のパスを形成するかどうかを切替えるように構成されたリークパス制御スイッチと、を備える表示装置の駆動方法において、
前記入力情報の検知期間に、前記光センサに光が入力され、前記光センサに前記リーク電流が生じた際に、前記検知信号のデータを前記第２メモリに記憶させ、前記第２メモリから入力される前記検知信号のデータに応じて前記画素電極の電圧レベルを切替える、［１６］に記載の表示装置の駆動方法。
【符号の説明】
【０５５８】
ＬＰ…光ペン、ＡＰ…ＡＣペン、１００…表示装置、ＳＢ１…アレイ基板、１６…変換回路、ＸＤ…Ｘドライバ、ＹＤ…Ｙドライバ、１８…メモリ動作回路、ＲＳＴ…リセット回路、ＸＬ…信号線、ＰＥ…画素電極、ＳＢ２…対向基板、ＣＥ…対向電極、ＬＣ…液晶層、ＤＹＰ…表示部、ＰＸ…画素（表示画素）、Ｓ１…映像表示画素回路、Ｍ１…第１メモリ、Ｍ２…第２メモリ、Ｍ３…第３メモリ、Ｎ１…表示信号制御回路、Ｎ２１…信号制御スイッチ、ＰＨ…光センサ制御回路、ＳＳ…光センサ回路、ＰＤ…フォトダイオード、ＰＤ１…第１フォトダイオード、ＰＤ２…第２フォトダイオード、ＰＤ３…第３フォトダイオード、ＥＳＳ…環境光センサ回路、ＤＨ…ＡＣセンサ制御回路、ＤＳ…ＡＣセンサ回路、ＤＴ…検知電極。
【図１】
0005982141.tif 000002
【図２】
0005982141.tif 000003
【図３】
0005982141.tif 000004
【図４】
0005982141.tif 000005
【図５】
0005982141.tif 000006
【図６】
0005982141.tif 000007
【図７】
0005982141.tif 000008
【図８】
0005982141.tif 000009
【図９】
0005982141.tif 000010
【図１０】
0005982141.tif 000011
【図１１】
0005982141.tif 000012
【図１２】
0005982141.tif 000013
【図１３】
0005982141.tif 000014
【図１４】
0005982141.tif 000015
【図１５】
0005982141.tif 000016
【図１６】
0005982141.tif 000017
【図１７】
0005982141.tif 000018
【図１８】
0005982141.tif 000019
【図１９】
0005982141.tif 000020
【図２０】
0005982141.tif 000021
【図２１】
0005982141.tif 000022
【図２２】
0005982141.tif 000023
【図２３】
0005982141.tif 000024
【図２４】
0005982141.tif 000025
【図２５】
0005982141.tif 000026
【図２６】
0005982141.tif 000027
【図２７】
0005982141.tif 000028
【図２８】
0005982141.tif 000029
【図２９】
0005982141.tif 000030
【図３０】
0005982141.tif 000031
【図３１】
0005982141.tif 000032
【図３２】
0005982141.tif 000033
【図３３】
0005982141.tif 000034