(57)【特許請求の範囲】
【請求項１】
集積VCOの第1の対と第2の対を備える発振アレイであって、各VCOが、共振回路要素と、ほぼ平面の基板上に配置されたシングルターンコイルから形成されたインダクタとを備え、前記VCOが並列接続され、前記第1の対と前記第2の対とは、反対の磁束極性を有する少なくとも2つの近傍VCOを前記第1の対と前記第2の対の各VCOが有し、反対の磁束極性を有する少なくとも4つの近傍VCOを少なくとも1つのVCOが有するように、配置される、発振アレイ。
【請求項２】
VCOの前記第1の対の各々が、同じ面で相互に隣接して配置された、請求項1に記載の発振アレイ。
【請求項３】
各VCOの前記シングルターンコイルの少なくとも1つのセグメントが共有される、請求項2に記載の発振アレイ。
【請求項４】
前記シングルターンコイルの前記共有セグメント部分が各シングルターンコイルの少なくとも約25%である、請求項3に記載の発振アレイ。
【請求項５】
前記基板が半導体を含む、請求項1に記載の発振アレイ。
【請求項６】
各VCOの前記共振回路要素が、各VCOの前記シングルターンコイルによって画定されるエリア内、およびほぼ同じ面内に配置された、請求項5に記載の発振アレイ。
【請求項７】
各VCOの前記シングルターンコイルの下の前記半導体基板の下方金属層に形成された複数の相互接続をさらに備え、前記相互接続が各VCOの前記共振回路要素を電気的に接続する、請求項6に記載の発振アレイ。
【請求項８】
VCOの前記第1の対が反対の磁束極性を有する、請求項1に記載の発振アレイ。
【請求項９】
前記第1の対のVCOと前記第2の対のVCOがほぼ同じ面に配置され、VCOの前記第2の対がVCOの前記第1の対と並列接続された、請求項3に記載の発振アレイ。
【請求項１０】
VCOの前記第1の対の前記シングルターンコイルのセグメントがVCOの前記第2の対の前記シングルターンコイルのセグメントと共有される、請求項9に記載の発振アレイ。
【請求項１１】
前記シングルターンコイルの前記共有セグメント部分が各シングルターンコイルの少なくとも約50%である、請求項10に記載の発振アレイ。
【請求項１２】
前記第2の対の各VCOの前記共振回路要素が、各VCOの前記シングルターンコイルによって画定されるエリア内、およびほぼ同じ面内に配置された、請求項9に記載の発振アレイ。
【請求項１３】
前記第1の対および前記第2の対の各VCOが、反対の磁束極性を有する少なくとも2つの近傍VCOを有する、請求項9に記載の発振アレイ。
【請求項１４】
複数の集積VCOを備える発振アレイであって、各VCOが、共振回路要素と、ほぼ平面の基板上に配置されたシングルターンコイルから形成されたインダクタとを備え、前記VCOが並列接続され、反対の磁束極性を有する少なくとも2つの近傍VCOを各VCOが有し、少なくとも1つのVCOが、前記シングルターンコイルの少なくとも1つのセグメントを少なくとも4つの近傍VCOのシングルターンコイルの少なくとも1つのセグメントと共有する、発振アレイ。
【請求項１５】
16個のVCOを備える、請求項14に記載の発振アレイ。
【請求項１６】
前記VCOが対称グリッド構成で相互に隣接して配置された、請求項14に記載の発振アレイ。
【請求項１７】
各VCOが、前記シングルターンコイルの少なくとも1つのセグメントを、少なくとも2つの近傍VCOの前記シングルターンコイルの少なくとも1つのセグメントと共有する、請求項16に記載の発振アレイ。
【請求項１８】
少なくとも1つのVCOが、前記シングルターンコイルの少なくとも1つのセグメントを、少なくとも4つの近傍VCOの前記シングルターンコイルの少なくとも1つのセグメントと共有する、請求項17に記載の発振アレイ。
【請求項１９】
前記少なくとも1つのVCOの前記共有セグメント部分が前記シングルターンコイルの少なくとも約25%である、請求項18に記載の発振アレイ。
【請求項２０】
各VCOが、反対の磁束極性を有する少なくとも2つの近傍VCOを有する、請求項16に記載の発振アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、電圧制御発振器(VCO)に関し、より詳細には、低位相雑音を有する集積インダクタコンデンサタンクVCO(LC VCO)に関する。
【背景技術】
【０００２】
電圧制御発振器(VCO)は、現代の電子デバイス中で広く使用されている重要な種類の回路である。たとえば、VCOを採用する位相ロックループ(PLL)を使用して、ワイヤレス通信の応用例では、信号が分離され復調されて周波数が合成され、また、コンピューティングプロセッサおよびデータストリーム中では、クリティカルなタイミング機能が提供される。その名称が示すように、回路に加わる電圧を変動させることによって、VCOの周波数出力を同調させることができる。よく使用されるタイプの調波VCOは、インダクタとコンデンサとによって形成された共振回路を利用するものであり、それに対応してLC VCOと呼ばれる。
【０００３】
集積回路(IC)製造技法が成熟するのに伴い、より多くの回路要素がチップ上に直接に実装され、そのような要素をディスクリートアイテムとして提供することに関連するコストおよび複雑さが回避されてきた。これらの傾向は、システムオンチップ(SoC)および特定用途向けIC(ASIC)技術の開発に例示されるが、これらの技術では、アナログ、ディジタル、混合、およびRF機能を含めた、電子システムの複数の面が、単一のチップに統合される。VCOが重要であるとすれば、それに対応して、半導体製造プロセスを用いてそのような回路をICに効果的に組み込む必要がある。したがって、ICに組み込むのに適したVCOは通常、IC中の1つまたは複数の金属層から形成されたほぼ平面のインダクタコイルを必要とする。しかし、ワイヤレス通信に関連する周波数など、より高い周波数では特に、集積VCOの設計に関するいくつかの困難が存在する。
【０００４】
特に、位相雑音は、時間領域におけるジッタに対応する周波数領域の特性であり、VCOの発振周波数の望ましくない変調と考えることができる。位相雑音は、システムのタイプに応じた混合性能、ノイズフロア、雑音伝達、干渉、およびビット誤り率を含めた、VCOを採用するシステムの多くの面に影響を与える。このように、位相雑音は、所望の性能レベルを得るために最小限に抑えなければならない、VCOの重要なパラメータである。したがって、低位相雑音を有する、ICへの組込みに適したVCO設計を提供することが必要とされている。本開示のシステムは、これらおよび他の必要を満たすものである。
【発明の概要】
【課題を解決するための手段】
【０００５】
上記の目的、および以下で言及され明らかになる目的によれば、本開示は、集積VCOの第1の対を有する発振アレイを対象とし、各VCOは、共振回路要素と、ほぼ平面の基板上に配置されたシングルターンコイルから形成されたインダクタとを備え、VCOは並列接続される。VCOの第1の対の各々は、同じ面で相互に隣接して配置されることが好ましい。また、各VCOのシングルターンコイルの少なくとも1つのセグメントは、共有されることが好ましい。そのような実施形態では、シングルターンコイルの共有セグメント部分は、各シングルターンコイルの少なくとも約25%である。別の好ましい実施形態は、反対の磁束極性を有するVCOを対象とする。
【０００６】
本開示の一態様では、各VCOの共振回路要素は、各VCOのシングルターンコイルによって画定されるエリア内、およびほぼ同じ面内に配置される。好ましくは、複数の相互接続が、各VCOのシングルターンコイルの下の半導体基板の下方金属層に形成され、これらの相互接続は、各VCOの共振回路要素を電気的に伝達する。
【０００７】
別の実施形態では、発振アレイはまた、VCOの第2の対も備え、第2の対の各VCOは、共振回路要素と、VCOの第1の対に隣接してほぼ同じ面に配置されたほぼ平面の基板上に配置されたシングルターンコイルから形成されたインダクタとを備え、VCOの第2の対は、VCOの第1の対と並列接続される。好ましくは、VCOの第1の対のシングルターンコイルのセグメントが、VCOの第2の対のシングルターンコイルのセグメントと共有される。望むように、シングルターンコイルの共有セグメント部分は、各シングルターンコイルの少なくとも約25%とすることができる。さらに、第2の対の各VCOの共振回路要素は、各VCOのシングルターンコイルによって画定されるエリア内、およびほぼ同じ面内に配置されてよい。別の好ましい態様では、第1の対および第2の対の各VCOは、反対の磁束極性を有する少なくとも2つの近傍VCOを有する。
【０００８】
本開示のさらに別の態様は、複数の集積VCOを備える発振アレイを対象とし、各VCOは、共振回路要素と、ほぼ平面の基板上に配置されたシングルターンコイルから形成されたインダクタとを備え、VCOは並列接続される。VCOは、対称グリッド構成で相互に隣接して配置されることが好ましい。一実施形態では、発振アレイは、16個のVCOを有する。
【０００９】
別の実施形態では、各VCOは、シングルターンコイルの少なくとも1つのセグメントを、少なくとも2つの近傍VCOのシングルターンコイルの少なくとも1つのセグメントと共有し、さらに、少なくとも1つのVCOは、シングルターンコイルの少なくとも1つのセグメントを、少なくとも4つの近傍VCOのシングルターンコイルの少なくとも1つのセグメントと共有する。少なくとも1つのVCOの共有セグメント部分は、シングルターンコイルの少なくとも約25%であることが好ましい。
【００１０】
さらに別の実施形態では、各VCOは、反対の磁束極性を有する少なくとも2つの近傍VCOを有し、さらに、少なくとも1つのVCOは、反対の磁束極性を有する少なくとも4つの近傍VCOを有する。
【００１１】
さらに他の特徴および利点は、添付の図面に示す本発明の好ましい実施形態に関する後続のより具体的な記述から明らかになるであろう。図を通して、同じ参照符号は一般に、同じ部分または要素を指す。
【図面の簡単な説明】
【００１２】
【図１】本発明で使用するのに適したLC VCOの概略図である。
【図２】本発明による、発振アレイを形成する1対のLC VCOの概略図である。
【図３】本発明による、16個のLC VCOのアレイの概略図である。
【発明を実施するための形態】
【００１３】
初めに、本開示は、特に例示する材料、方法、または構造に限定されず、そのようなものは当然ながら変動し得ることを理解されたい。したがって、本明細書に述べるものと類似するかまたは等価ないくつかの材料および方法を本開示の実施形態の実践において使用することができるが、本明細書では、好ましい材料および方法について述べる。
【００１４】
また、本明細書で使用する用語は、本開示の特定の実施形態を記述するためのものにすぎず、限定とするものではないことも理解されたい。
【００１５】
別段に定義しない限り、本明細書で使用するすべての技術用語および科学用語は、本開示が関係する技術分野の当業者によって一般に理解されるのと同じ意味を有する。
【００１６】
さらに、これ以前であろうと以降であろうと、本明細書で引用するすべての刊行物、特許、および特許出願は、その全体が参照により本明細書に組み込まれる。
【００１７】
最後に、本明細書および添付の特許請求の範囲においては、単数形「a」、「an」、および「the」は、内容によって明確に指定されない限り、複数形の指示対象も含む。
【００１８】
本開示は、低位相雑音を特徴とした集積VCO構成を対象とする。LC VCOは、他のインダクタレスVCOトポロジよりも位相雑音が低いので、RF応用例によく使用される。しかし、LC VCOを採用するデバイスの性能は、その位相雑音をさらに最小限に抑えることによって、なお改善することができる。以下に詳細に述べるように、本発明のVCOアレイは、ICにおけるオンチップ実装に適したインダクタ設計を特徴とし、この結果、位相雑音が低減された発振器がもたらされる。
【００１９】
図1に目を移すと、本開示の実施形態で使用するのに適したVCO10が概略的に示されており、VCO10は一般に、半導体基板14を有するICの上部金属層に形成されたシングルターンインダクタコイル12を備える。コイル12によって画定されるエリア内に、共振回路要素16が配置される。理解されるであろうが、VCO10を駆動するのに使用される特定のLCタンク回路の設計に応じて、回路要素16は、トランジスタ、コンデンサ、バラクタなどを含む可能性がある。さらに、これらの回路要素16は、従来の半導体製造技法を用いて形成されることが好ましい。相互接続18、20、および22が、コイル12の下の金属層に形成されることが好ましく、供給線や制御信号などのための適切な接続を提供する。望むなら、相互接続18〜22は、発振器出力への必要な接続も提供することができる。
【００２０】
図1に示すように、インダクタコイル12は、4つの主要な辺と角度の付いたコーナとを含む、ほぼ四角の構成を有する。他の実施形態では、コイルの適切な形状は、望むように、ほぼ円形、真四角、矩形、または多角形の幾何形状を含み得る。
【００２１】
LC VCOの位相雑音はしばしば、リーソン(Leeson)の式を使用してモデル化される。この式の公式化の1つは、以下のとおりである。
【００２２】
【数１】
0005893148.tif 000002
【００２３】
上式で、
LPMは単側波帯位相雑音密度、
Fは、動作電力レベルAにおけるデバイス雑音係数、
kは、ボルツマンの定数すなわち1.38×10-23J/K、
Tは温度、
Aは発振器出力電力、
QRは負荷Q、
f0は発振器搬送波周波数、
fmは、搬送波からの周波数オフセットである。
【００２４】
特に、QRは、LC共振回路の品質係数であり、発振周期ごとの、回路中の蓄積されるエネルギーと放散されるエネルギーとの比率に依存する。式(1)から、位相雑音がQRに逆相関することが明白である。したがって、高い品質係数QLを有するインダクタ設計をインダクタに対して選択することによって、位相雑音を最小限に抑えることができる。当技術分野で知られているように、コイル12などのシングルターンコイルは、所与のインダクタンス値に対して、最高の品質係数を提供する。
【００２５】
コイル12によって形成されるエリア内に回路要素16を配置すると、渦電流などの電磁干渉のせいでQLが劣化する可能性があるが、慎重な設計レイアウトによってこの影響を最小限に抑えることができる。たとえば、インダクタ内部で相互接続によってループを形成するのを回避すべきであることは、当業者なら認識するであろう。そうしなければ、インダクタ磁束がループ中で電流を誘導し、損失を招くことになる。それにもかかわらず、後述するVCO10の設計を使用して達成できる利益は、どんな劣化コストをも補って余りある。さらに、コイル12によって画定されるエリア内に回路要素16を配置することによって、ICの全体的な面積の大幅な節約を達成することができる。
【００２６】
LC VCO10の共振周波数は、次の式に従って、インダクタ値とコンデンサ値との積に依存する。
【００２７】
【数２】
0005893148.tif 000003
【００２８】
したがって、インダクタとコンデンサとに異なる値を選択して、なお同じ周波数f0を達成することができる。また、式(1)から、より小さいインダクタ値およびより大きいキャパシタンス値を使用して所与の周波数を達成することによって、位相雑音特性の改善が得られることもわかる。
【００２９】
したがって、好ましい一実施形態では、図2に示すように、並列接続されたVCO26と28との相補的な対によって発振アレイ24が形成される。各VCO26および28は、シングルターンインダクタコイル30および32をそれぞれ備える。並列の回路の全体的なインダクタンスは、個々のインダクタンスの逆数の合計の逆数なので、2つのVCO26と28とを並列接続する結果、全体的なインダクタンスは、個々のVCOの各々のインダクタンスの半分となる(VCO26と28とは同じL値を有するので)。また、キャパシタンスの並列接続は個々の値の合計に等しく、この結果、全体的なキャパシタンスは2倍になる(この場合もやはり、VCO26と28とは同じC値を有するので)。キャパシタンスを2倍にしてインダクタンスを半分にすることによって、共振周波数f0は不変だが、位相雑音の3dBの低減が達成される。
【００３０】
図2に示すように、近傍インダクタコイル30および32の隣接セグメント34が共有されることが好ましい。この構成はまた、コイル30および32の各インダクタのQLを改善し、その結果、位相雑音がさらに改善される。コイルの幾何形状に応じて、共有セグメントの種々の割合を達成することができる。一般に、共有セグメントがより高いパーセンテージを占める構成では、QLはより高くなり、それに対応して位相雑音性能はよりよくなる。図2に示す2つのVCOを含む実施形態では、各コイル30および32の約25%が、共有セグメント34を構成する。所与のVCO幾何形状の場合に、後で論じるような複数の対を採用することによって、コイルのより高いパーセンテージを共有することができる。
【００３１】
さらに、図2に示すように、インダクタコイル30および32中の電流の流れは対向する向きであり、この結果、コイル30と32とで反対の磁束極性となる。コイル30と32とは隣接するので、各コイル30および32は、通常なら無駄にされることになる、他方のコイルのエリア外で生成された磁束の一部を利用することができ、これによってまた、品質係数が増大し位相雑音が低減される。この構成のさらに別の利益は、一方のコイルが受ける可能性のあるどんな磁界干渉も、ほぼ相殺されることである。というのは、同じ干渉が、近傍コイル中で反対の極性の位相誤差を生成するからである。
【００３２】
集積VCOの複数の対が採用されるように、並列接続されるVCOの数を増やすことによって、位相雑音の追加の改善を達成することができる。一般に、VCOの数が倍になるたびに、位相雑音は3dB低減される。たとえば、図3に、対称グリッド構成の16個のVCOのアレイ36を示す。これは個別VCOを4回倍加したものを表すので、アレイ36は、図1の単一VCOに対して、12dBの位相雑音低減を表す。
【００３３】
さらに、上に論じた追加的な利益は、近傍VCOの数が増加するにつれて高まる。具体的には、内側のVCOには各辺に近傍があるので、各インダクタコイルのより多くの部分を近傍コイルと共有することができる。たとえば、VCO46のインダクタコイルのセグメント38、40、42、および44は、近傍VCO48、50、52、および54のインダクタコイルによってそれぞれ共有される。わかるように、内側のコイルについて共有されるコイルのパーセンテージは、75%よりも高くなることができ、100%に近付くことができる。アレイ36のエッジに位置するVCOは、それほどまでは利益を得ないが、アレイの一部でないVCOと比較すると、改善されたQLを有する。エッジVCO54は、3つの近傍すなわちVCO56、46、および58を有し、好ましくは、図示のようにコイルセグメント60、40、および62を共有する。コーナVCO58もなお、2つの近傍すなわちVCO54および48を有する利益を受け、コイルセグメント62および64を共有することができる。
【００３４】
結果として、より多くの相互作用は、アレイ36のQLの増大と、位相雑音特性の追加の改善とをもたらす。他の構成を、望むように使用することもできる。たとえば、4つのVCOのアレイを採用する一実施形態では、各VCOが2つの近傍を有することになり、コイルの共有セグメントは約50%の範囲内とすることができる。
【００３５】
同様に、これらの構成はまた、コイルによって生成される磁束のより効率的な使用につながる。たとえば、アレイ36の第1のVCO46に関して、このVCO46は、図示の電流の流れにより反対の磁束極性を有する4つのVCO48、50、52、および54に囲まれている。したがって、その4つの近傍の各々によって生成される余分な磁束を利用することができる。さらに、VCO46の外で作られる余分な磁束も、4つの近傍によって効率的に使用される。この場合もやはり、アレイ36の内側に位置しないVCOについては、利益はそれほどまで大きくはないが、なお改善がもたらされる。わかるように、エッジVCOが2つの近傍を有し、コーナVCOが3つの近傍を有するので、アレイ36中のあらゆるVCOは、反対の磁束極性を有する少なくとも2つの近傍を有する。
【００３６】
本明細書に述べたのは現時点での好ましい実施形態だが、適切な修正を加えて本開示の原理を他の応用例にも容易に拡張できることは、本発明に関係する技術分野の当業者なら理解するであろう。たとえば、VCO対の任意の数の適切な組合せを利用して、所望の位相雑音レベルを達成することができる。さらに、種々のコイル幾何形状を望むように使用してアレイのVCO間の相互作用を増大させ、全体的な品質係数を改善し、それに対応して位相雑音を低減することができる。
【符号の説明】
【００３７】
10  VCO
12  コイル
14  半導体基板
16  共振回路要素
18  相互接続
20  相互接続
22  相互接続
24  発振アレイ
26  VCO
28  VCO
30  シングルターンインダクタコイル
32  シングルターンインダクタコイル
34  セグメント
36  VCOのアレイ
38  セグメント
40  セグメント
42  セグメント
44  セグメント
46  VCO
48  VCO
50  VCO
52  VCO
54  VCO
56  VCO
58  VCO
60  セグメント
62  セグメント
64  セグメント
【図１】
0005893148.tif 000004
【図２】
0005893148.tif 000005
【図３】
0005893148.tif 000006