(57)【特許請求の範囲】
【請求項１】
基板の上の金属被覆層上に複数の伝導性トレースを設ける段階と；
前記伝導性トレースの上および間に誘電体層を加える段階と；
前記複数の伝導性トレースへの電気的結合を容易にするために前記誘電体層の一部を除去する段階と；
前記金属被覆層の上に発光要素を設け、前記伝導性トレースは前記発光要素に電気的に結合される、段階と；
前記伝導性トレース上の選択位置に除去可能要素を設けることを、前記除去可能要素の上に前記誘電体層を加える前に、行なう段階とを含む方法であって、
前記誘電体層の一部を除去する前記段階は前記除去可能要素を露わにするよう構成されており、当該方法は、前記複数の伝導性トレースへの前記電気的結合を容易にするよう前記除去可能要素を除去する段階を含み、
前記伝導性トレースおよび前記誘電体層は反射性である、
方法。
【請求項２】
前記誘電体層の一部を除去する前記段階が平削り処理を含む、請求項１記載の方法。
【請求項３】
前記発光要素からの第一の波長の光の少なくとも一部を第二の波長の光に変換するよう構成された、前記発光要素の上の波長変換要素を設ける段階を含む、請求項１記載の方法。
【請求項４】
基板の上の金属被覆層上に複数の伝導性トレースを設ける段階と；
前記伝導性トレースの上および間に誘電体層を加える段階と；
前記複数の伝導性トレースへの電気的結合を容易にするために前記誘電体層の一部を除去する段階と；
前記金属被覆層の上に発光要素を設け、前記伝導性トレースは前記発光要素に電気的に結合される、段階を含む方法であって、
前記伝導性トレースおよび前記誘電体層は反射性であり、
前記伝導性トレースが前記誘電体層の一部を除去する前記段階によって露わにされる基台要素を含む、方法。
【請求項５】
前記基台要素の外の前記伝導性トレースは前記誘電体層の一部を除去する前記段階によって露わにされない、請求項４記載の方法。
【請求項６】
前記除去可能要素の外の前記伝導性トレースが前記除去可能要素を除去する前記段階によって露わにされない、請求項１記載の方法。
【請求項７】
前記反射性誘電体がセラミックおよび半導体の少なくとも一つを含む、請求項１記載の方法。
【請求項８】
前記反射性誘電体がホストとなるケイ酸塩ネットワーク内のセラミックおよび半導体の少なくとも一つを含む、請求項１記載の方法。
【請求項９】
前記反射性誘電体がエポキシ、シリコーンおよびゾル・ゲル樹脂の一つの中のセラミックおよび半導体の少なくとも一つを含む、請求項１記載の方法。
【請求項１０】
前記反射性誘電体が基質内の粒子要素を含み、前記粒子要素と前記基質との間の屈折率コントラストを介して反射性が与えられる、請求項１記載の方法。
【請求項１１】
前記伝導性トレースの少なくとも一部にめっきする段階を含む、請求項１記載の方法。
【請求項１２】
前記誘電体が反射性であり、実質的に前記基板の表面領域の全体を覆う、請求項１記載の方法。
【請求項１３】
基板ならびに伝導性トレースおよび該伝導性トレースの間の領域を埋める平面誘電体層を含む金属被覆層を含むサブマウントと；
前記サブマウント上の多層積層体とを有する発光デバイスであって、
前記積層体は前記金属被覆層に結合されている発光要素を含み、
前記伝導性トレースおよび前記誘電体層は反射性であり、
前記伝導性トレースが基台要素を含み、該基台要素は、該基台要素の外の前記伝導性トレースによって形成される平面より上まで延びており、前記誘電体層は前記基台要素の上面と実質的に同平面である、
発光デバイス。
【請求項１４】
前記誘電体層が前記伝導性トレースの実質的な部分を覆う、請求項１３記載の発光デバイス。
【請求項１５】
前記発光要素によって放出される第一の波長の光を第二の波長の光に変換するよう構成された、前記発光要素の上の波長変換要素を含む、請求項１３記載の発光デバイス。
【請求項１６】
前記誘電体層がセラミックおよび半導体の少なくとも一つを含む、請求項１３記載の発光デバイス。
【請求項１７】
前記誘電体層がホストとなるケイ酸塩ネットワーク内のセラミックおよび半導体の少なくとも一つを含む、請求項１３記載の発光デバイス。
【請求項１８】
前記誘電体層がエポキシ、シリコーンおよびゾル・ゲル樹脂の一つの中のセラミックおよび半導体の少なくとも一つを含む、請求項１３記載の発光デバイス。
【請求項１９】
前記誘電体が基質内の粒子要素を含み、前記粒子要素と前記基質との間の屈折率コントラストを介して反射性が与えられる、請求項１３記載の発光デバイス。
【請求項２０】
前記伝導性トレースの少なくとも一部がニッケルおよび金の少なくとも一方でめっきされている、請求項１３記載の発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光デバイスの分野に、より詳細には発光デバイスを支持する基板上に高反射性コーティングを設けることによって改善された効率をもつ発光デバイスに関する。
【背景技術】
【０００２】
エネルギー効率のよい照明に対する必要性は、特に、半導体発光デバイスが今では複数の波長の光を混合することによって白色光を提供できるという事実に鑑み、効率的な発光デバイスに対する需要を加速してきた。
【０００３】
典型的な半導体多波長発光デバイスでは、発光構造の能動要素が第一の波長の光を提供し、波長変換要素がこの光の一部を第二の波長の光に変換する。発光要素の光および諸波長変換要素によって与えられる複数の波長ならびに各波長の比率は、これらの光の所望される組み合わせ、たとえば所望される色温度（CCT）での白色光を生成するよう設計／選択される。
【０００４】
図１のＡは、多波長発光デバイスの通常の構造を示している。このデバイスは、第一の波長の光を放出する能動要素１１２を含む要素の積層体〔スタック〕１１０と、前記第一の波長の光の一部を第二の波長の光に変換する、典型的には蛍光体（phosphor）含む波長変換要素１１４とを有する。要素１１２および１１４の材料は、二つの波長の光の混合に基づいて所望される光出力特性を提供するよう選択される。積層体１１０は、典型的にはアルミナのようなセラミックである基板１２０上に構築され、光学要素１３０によって包まれる。
【０００５】
放出されたおよび変換された光の大半は光学要素１３０から出力されるが、光の一部１０１は内部反射されたり、他の仕方で誤った方向に向かい、その結果、効率が下がる。たいていの照明適用物では、所望される光出力は特定方向向けであり、光をその方向に向け直すために反射器が用いられる。LEDの光出力を方向付けるために一般的に使われる技法は、LEDチップを反射体カップ内に含めることである。しかしながら、ダイ・オン・セラミック（DoC:  die  on  ceramic）LEDパッケージングの到来とともに、反射体カップの使用は一般には経済的に有望ではない。
【０００６】
基板上の発光デバイスの効率を向上させるためにいくつかの技法が提案されてきた。たとえば特許文献１は、図１のＢに示されるような、基板上で、積層体１０１に隣接して反射層１４０を配置することを開示している。このようにして、内部反射された光１０１は再びレンズ要素１３０に向けて上向きに反射され、それにより内部反射光１０１によって引き起こされる効率低下が軽減される可能性がある。しかしながら、積層体１１０中に反射される光１０１の少なくとも一部は積層体１１０または基板１２０の要素によって吸収されるであろう。
【０００７】
図１のＣに示されるように、基板１２０が透明または半透明であれば、反射性層１５０が基板１２０の下に位置されることができ、それがなければ基板１２０を通じて逃げ去っていくはずの光（図１のＡの１０２）を反射する。しかしながら、たいていの基板１２０はそれ自身透明ではないので、基板１２０を透過するたびにいくらかの光が失われる／吸収される。
【０００８】
特許文献２では、図１のＤに示されるように、発光デバイス内に複数の積層体１１０をマウントするために反射性空洞１６０が形成される。しかしながら、この構成は、スタック１１０が基板１２０上にマウントされることを許容しない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願第2010/0038655号、REFLECTIVE  LAYER  FOR  LIGHT  EMITTING  DIODES、2008年11月13日出願、Chen  et  al.
【特許文献２】米国特許出願第2008/0062701号、LIGHT  EFFICIENT  LED  ASSEMBLY  INCLUDING  A  SHARED  REFLECTIVE  CAVITY  AND  METHOD  FOR  MAKING  SAME、2007年8月29日出願、Harrah  et  al.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
向上した発光出力をもつ発光デバイスを生産する方法を提供することが有利であろう。また、向上した発光出力をもつそのような発光デバイスを提供することも有利であろう。また、発光要素および光変換要素をマウントするために使われる基板を通じた光の損失および／または吸収を最小限にすることも有利であろう。
【課題を解決するための手段】
【００１１】
これらの利点およびその他は、基板ならびに回路トレースおよび該回路トレースの間の領域を埋める平面誘電体層を有する金属被覆層（metallization  layer）を含むサブマウントを提供することによって実現できる。平面誘電体層は、基板によって失われる／吸収される光の量を最小限にするはたらきをし、好ましくは、内部反射された光を所望される光出力要素に向けて反射し戻す。効率的な製造を容易にするため、誘電体ペーストが金属被覆層上に塗布され、硬化され、次いで平削りされて発光積層体とのその後の結合のために金属導体の少なくとも一部を露わにする。好ましくは、前記回路トレース上の選択位置に基台〔ペデスタル〕要素が設けられ、回路トレースの残りの部分が誘電体層で覆われることを許容しつつこの結合を容易にする。
【図面の簡単な説明】
【００１２】
本発明について、例として、付属の図面を参照してさらに詳細に説明する。
【図１】Ａ〜Ｄは、例示的な従来技術の発光デバイスを示す図である。
【図２】Ａ〜Ｃは、反射性側壁をもつ発光デバイスを示す図である。
【図３】Ａ〜Ｄは、反射性サブマウントをもつ発光デバイスの例示的な製造を示す図である。
【図４】反射性サブマウントをもつ発光デバイスを製造するための例示的な流れ図である。
【図５】Ａ〜Ｄは、反射性サブマウントをもつ発光デバイスの代替的な構造を示す図である。
【図６】Ａ〜Ｂは、反射性サブマウントにおける基台要素の使用を示す図である。  図面を通じて、同じ参照符号は同様のまたは対応する特徴または機能を示す。図面は例解のために収録しているのであって、本発明の範囲を限定することは意図されていない。
【発明を実施するための形態】
【００１３】
以下の記述では、限定ではなく説明のために、本発明の概念の十全な理解を提供するために具体的な構造、インターフェース、技術などといった個別的な詳細が述べられる。しかしながら、本発明が、これらの個別的な詳細から外れる他の実施形態で実施されてもよいことは当業者には明白であろう。同様に、本記述の文言は図面に示される例示的実施形態に向けられているのであって、特許請求される発明を、請求項に明示的に含まれている限界以上に限定することは意図されていない。簡明のため、不必要な詳細で本発明の記述を埋没させないよう、よく知られた装置、回路および方法の詳細な記述は省略される。
【００１４】
同時係属中の、Serge  BierhuizenおよびGregory  Engのための2009年7月23日に出願され、参照によってここに組み込まれる米国特許出願第12/508,238号「LED  WITH  MOLDED  REFLECTIVE  SIDEWALL  COATING」は、発光積層体のエッジからの光および発光デバイス内で内部反射された光を光出力表面に向けて反射するために、基板上で、各発光積層体の外側エッジを上って誘電物質の層をモールドすることを開示している。
【００１５】
同時係属中の、Grigoriy  Basin、Jeffrey  KmetecおよびPaul  Martinのための2009年9月2日に出願され、参照によってここに組み込まれる米国特許出願第12/552,328号「LED  PACKAGE  WITH  PHOSPHOR  PLATE  AND  REFLECTIVE  SUBSTRATE」は、同様に、図２のＡ〜Ｃに示されるように、発光・変換積層体を反射性物質で囲むことを開示している。図２のＡはセラミック・タイル２２０を示しており、その上に製造工程の間に積層体１１０が位置付けられる。この同時係属出願によれば、反射性誘電体２４０が積層体１１０の上およびまわりに加えられる。その後、誘電体２４０は平削りされ、それにより図２のＢに示されるように積層体１１０の頂部を露わにする。平削りされた誘電体は２４０′の符号が付けられている。その後、タイルは、図２のＣに示されるような個々の基板要素１２０に切断／ダイシングされる。このようにして、各積層体１１０は効果的に反射性材料２４０′で囲まれ、それにより従来では積層体の側面から逃げていた光およびレンズ・キャップ１３０によって内部反射された光がレンズ・キャップ１３０のほうに反射される。
【００１６】
しかしながら、これら同時係属出願のそれぞれでは、上方から積層体１１０にはいる反射光は、その光が、積層体内の金属回路トレースのような反射性要素に遭遇するかどうかに依存して、レンズ・キャップに向けて反射されることもあれば、反射されないこともある。少なくとも一部の光は、スタック全体１１０を通過して基板１２０に入射する可能性が高い。それにより発光デバイスの発光効率が低下する。
【００１７】
本発明のある実施形態では、発光スタックのためのサブマウントは、基板ならびに回路トレースおよび該回路トレースの間の領域を埋める平面誘電体層を有する金属被覆層（metallization  layer）を含む。平面誘電体層は、基板に入射し、吸収されるかまたは他の仕方で失われる光の量を最小限にするはたらきをする。図３のＡ〜Ｂは、そのようなサブマウントを創り出す例示的な工程を示している。図３のＡは、基板１２０上への回路トレース３１１の配置を示している。これは典型的には通常の光リソグラフィー・プロセスによる。これらの回路トレース３１１は典型的には発光デバイスへの外部接続を容易にするよう設計され、典型的には基板タイルに加えられる。その基板タイルの上に複数の発光デバイスが構築される。
【００１８】
回路トレース３１１が基板１２０上に形成されたのち、反射性誘電体材料３２０の層が回路トレース３１１の上に加えられ、少なくとも部分的に硬化させられる。その後、反射性誘電体材料は平削りされて回路トレース３１１を露わにする。この平削り（planing）は、研削、マイクロビード・ブラストまたは他の機械的手段を含む多様な技法のいずれを使って達成することもできる。
【００１９】
好ましくは、平削りプロセスは、反射特性を改善するために回路トレースをも平削りして凹凸を除去する。下記で詳述するように、回路トレースはその後、反射特性をさらに高めるためにめっきされてもよい。図３のＢに示されるように、金属被覆層３１６は仕上げされた誘電体材料３２０′および仕上げされた回路トレース３１１′を有し、それぞれの表面は好ましくは、最適な反射性のため、他方と同一平面になっている。誘電体材料３２０′と回路トレース３１１′の組み合わせは実質的に基板を覆うので、金属被覆層より上の光は基板にはいることを実質的に妨げられる。出力発光における利得は、誘電体材料３２０′および回路トレースの反射性の度合いに依存する。
【００２０】
反射性の金属被覆層３１６を形成したのち、発光積層体３１０の残りの諸層が加えられてもよい。たとえば、図３のＣに示されるような、発光要素３１２および任意的に波長変換要素３１４である。これらの層は、金属被覆層３１６上に直接堆積させられてもよいし、あるいはこれらの層の一部または全部が成長基板上のような他所で形成されて次いで金属被覆層３１６に取り付けられてもよい。図示していないが、積層体３１０の中間層は、発光要素の電極を金属被覆層３１６中の回路トレース３１１′に接続するために回路トレースおよびビアを含んでいてもよい。
【００２１】
積層体３１０の完成後、レンズ・キャップ１３０が加えられてもよい。これは、透明なシリコーンまたはエポキシ樹脂をタイル全体にわたる所望される形状にモールドすることによってなされてもよい。次いでタイルはダイシングされて、図３のＤに示されるような個別の発光デバイス３００を提供してもよい。
【００２２】
特記すべきこととして、平面誘電体３２０′は好ましくは、タイル状の積層体３１０どうしの間に延在し、よって任意的なレンズ・キャップ１３０が形成されるとき、レンズ・キャップ１３０の下の領域が反射性になる。試験によって、積層体３１０の下に反射性誘電体を加えることにより約5%以上の発光増が可能となりうることが示されている。
【００２３】
図４は、反射性サブマウントをもつ発光デバイスを生産するための例示的な流れ図を示している。
【００２４】
４１０において、複数の発光デバイスを取り付けうる基板の表面に、金属被覆シード層が加えられる。基板はセラミック、たとえばアルミナまたは窒化アルミニウムであってもよいが、半導体および陽極酸化された（anodized）導体のような他の好適な材料から形成されてもよい。ケイ素および陽極酸化されたアルミニウムがこの基板のために好適な材料である。
【００２５】
４１５において、この金属被覆層の上に、各サブマウントのための回路トレースのためのルーティング（routing）・パターンが形成される。これはたとえば、感光材料の光リソグラフィー適用による。感光材料のパターンをもつタイルを光にさらし、およびその後エッチングにかけたのちに、パターンをもつ回路トレースが基板上に現れる。
【００２６】
シード層は、パターン作成を容易にするために薄くてもよい。次いで４２０において、金属、たとえば銅の厚い層が現れた回路トレース上にめっきされる。４２５では、回路トレースの間に残っているフォトレジストが除去され、それにより回路トレースの間のシード層が露わになる。４３０において、露わになったシード層が除去され、意図された回路トレースだけが基板上に残る。この代わりに、他のパターン作成および／またはめっき技法および材料が使用されてもよい。たとえば、金、銀またははんだが堆積されてもよい。
【００２７】
４３５では、反射性誘電体材料の層が加えられる。誘電体材料は、好ましくは少なくとも約85%の反射性をもついかなる非伝導性材料であることもできる。TiO2、Al2O3、Y2O3、ZrO2、SiO2、AlN、AlON、GGG、PLZT、PZT、SiAlON、SiC、SiON、YAG、BaTiO3、SrTiO3、ダイヤモンド、ZnSe、ZnS、ZnTe、BaSo3、立方晶ジルコニウムなどといった誘電体、セラミックまたは半導体の材料や、これらの化合物の一つまたは複数のゾルゲル、すなわち該化合物がホストとなるケイ酸塩ネットワークに含まれるものが一般に好適である。同様にして、上に挙げた材料の粒子をもつシリコーンまたはエポキシ樹脂のような粒子添加樹脂も好適であろう。一般に、反射性材料は、粒子とホストとなる基質との間に高い屈折率〔インデックス〕コントラストを与えることによって作ることができる。同様に、多孔性の度合いの高い単一材料が反射性になる。これは空気がたいていの固体と高い屈折率コントラストをなすからである。
【００２８】
好ましくは、誘電体は、回路トレースの上も含めタイル全体にわたってスラリーの形で加えられる。次いで４４０において誘電体材料は硬化させられる。４４５では、硬化した誘電体材料は研削または平削りされ、回路トレースと同一面にされる。上記のように、平削りは、回路トレースをも平面化するよう拡大されてもよい。それにより、高い反射性の一様な表面が提供される。
【００２９】
回路トレースは、腐食を防止する、外部接続を容易にするなどのため、さらにめっき４５０、４６０されてもよい。好ましくは、少なくともめっきの最終層は少なくとも約80%の反射率を与えうる。電解めっきが実行される場合、回路トレースは典型的にはタイル上の複数のデバイスを相互接続する結合棒を含み、それが電解めっきプロセスを容易にする。これらの結合棒がダイシング後の完成製品において望ましくない場合には、４５５においてこれらの結合棒はめっきプロセスの完了後にタイルから除去される。デバイスが無電解プロセスの使用向けに設計されている場合には、そのような結合棒は回路トレースに存在しない。
【００３０】
めっきプロセスの完了時には、基板タイルの表面が好ましくは完全に反射性誘電体および反射性回路トレースで覆われる。これにより、基板を通じた発光デバイスからの光の損失または吸収が最小限にされる。
【００３１】
４７０では、発光要素を形成する残りの層および任意的には波長変換要素が、基板および反射性金属被覆誘電体層を有するサブマウントに取り付けられる。上記のように、これらの層の一部または全部は、直接サブマウント上に形成されることも、あるいは別のプロセスから移転されることもできる。
【００３２】
４７５では、たとえばカプセル封入、試験、ダイシングなどを含む残りの処理ステップがあればそれが実行されて、反射性サブマウントをもつ発光デバイスの生産が完了する。
【００３３】
当業者は、反射性サブマウントの構造は図３のＡ〜Ｄの例や図４のプロセスに制約されないことを認識するであろう。たとえば、図５のＡ〜Ｄは、回路トレース５１１の平削りをなくし、より一様な反射性誘電体層を提供する代替を示している。図５のＣおよびＤにおける線A-Aはそれぞれ図５のＡおよびＢに示される断面にほぼ対応する。
【００３４】
誘電体材料５２０が回路トレース５１１の上に加えられる前に、回路トレース５１１上の諸領域を選択するために、フォトレジストのような除去可能材料５６０が加えられてもよい。選択領域はたとえば、外部コンポーネントへの結合のためおよび発光デバイスへの結合のための接触領域であってもよい。誘電体材料５２０は、図５のＡに示されるように、回路トレース５１１および除去可能材料５６０を覆うようスラリーの形で加えられてもよい。次いで誘電体５２０は少なくとも部分的に硬化させられてもよく、次いで回路トレース５１１のすぐ上のところまで平削りされてもよい。その後、除去可能材料５６０が除去されて、回路トレース５１１上で選択領域５７０を露わにしてもよい。
【００３５】
図５のＣは、二つの回路トレース５１１および除去可能材料５６０が位置される三つの選択領域５６１、５６２、５６３のパターンを示している。この例では、選択領域は二つの接触領域５６１、５６２および発光積層体を受け入れるに十分な大きさの領域５６３に対応する。
【００３６】
図５のＤは、誘電体材料５２０′を配置し、除去可能材料５６０を除去したのちの結果として得られるサブマウントを示している。誘電体材料は網掛けパターンで示されており、下にある回路トレース５１１は破線で示されている。この例では、除去可能材料５６０が領域５６３全体にわたって広がっていたので、この領域５６３における回路トレース５１１間のスペース５１２は誘電体材料５２０′を含まない。任意的に、この領域５６３における除去可能材料５６０は、二つの領域に分割されていてもよかった。そうすればスペース５１２は誘電体材料５２０′で満たされることができる。
【００３７】
領域５６１、５６２および５６３における露わにされた回路トレース５１１は任意的にたとえばニッケルまたは金でめっきされることができる。腐食保護および信頼できる接触を与えるためである。めっきは、誘電体材料５２０′の表面と同一面の表面を与えるよう構成されてもよい。
【００３８】
領域５６１、５６２および５６３のみを暴露することによって、発光効率が改善できる。誘電体材料５２０′の角度領域およびスペクトル領域両方における反射率が、回路トレース５１１において使用される金属の反射率よりも高くできるからである。反射性誘電体材料のコストも、同じ反射率をもつ金属のコストより実質的に低くできる。そして回路トレース５１１は平削りされないので、金属廃棄物の量も実質的に削減できる。
【００３９】
特記すべきこととして、誘電体材料５２０′で覆われる回路トレース５１１は環境から保護され、従来のニッケルおよび／または金のような保護めっきを施す必要がなくなる。回路トレース５１１の領域の大半は、比較的高価なめっき金属のコストを被る必要がないので、回路トレース５１１の領域は意図的に大きくすることができ、発光要素からの熱伝達および散逸を容易にすることができる。
【００４０】
図６のＡ〜Ｂは、代替的な「基台」構造を示している。上記の諸例のように、回路トレース６１１は基板１２０上に形成される。だがこの例では、伝導性基台６６１が回路トレース６１１の上に含められてもよい。これらの基台６６１はたとえば、外部コンポーネントとの結合および発光デバイスとの結合を容易にするなどのために、回路トレース６１１の選択位置において追加的な金属層を形成することによって与えられてもよい。これらの基台６６１の高さは、約50ミクロンの厚さでありうる回路トレース６１１の上約5ミクロン程度の小ささであってもよい。これらの基台を形成する材料は、回路トレース６６１と同じ材料であっても、異なる伝導性材料であってもよい。
【００４１】
上記の諸例のように、誘電体材料６２０は回路トレース６１１および基台６６１を覆うようスラリーの形で加えられ、少なくとも部分的に硬化させられ、次いで平削りされてもよい。この例において、誘電体材料は、基台６６１のレベルまで平削りされ、基台６６１′の表面と同平面の誘電体層６２０′を形成する。任意的に、露わにされた基台６６１′は腐食を防止する、反射率を改善するなどのためにさらにめっきされてもよい。
【００４２】
拡大された連続的な誘電体層６２０′および同平面の基台６６１′は、発光積層体をマウントするためのより平坦な表面をも提供してもよい。これは、TFFC（thin-film  flip-chip［薄膜フリップチップ］）LEDのような薄膜LEDに関して特に有意である。
【００４３】
基台６６１′は、回路トレースよりずっと小さいことができるので、特に発光積層体の接続に関して接続の信頼性を容易にするために好ましくは使われる金の使用に関して、著しい節約が達成できる。
【００４４】
上記は本発明の原理を単に例解するものである。よって、当業者は、本稿に明示的に記載または図示されてはいなくても本発明の原理を具現するものであり、よってその精神および範囲内であるさまざまな構成を考案できるであろうことは理解されるであろう。たとえば、上記の諸例は反射性層が基板上の最初の層として構築されることを例示しているが、当業者は、反射性層が発光要素と基板の間のどこであってもよいことを認識するであろう。しかしながら、誘電体を基板上に配置することにより、基板領域全体が単一処理において反射性コーティングできる。同様に、上記の諸例は外部コンポーネントとの結合のための上面における接触を示しているが、当業者は、たとえば基板１２０が基板の底面から外部コンポーネントへの接続を許容し、これらの接続のための接点を上面に配置する必要をなくす内部ビア、相互接続およびパッドを含んでいてもよいことを認識するであろう。これらおよび他のシステム構成および最適化特徴は、本開示に鑑み、当業者には明らかであろう。それらは付属の請求項の範囲に含まれる。
【００４５】
請求項の解釈に当たって、以下のことが理解される。
ａ）「有する／含む」の語は所与の請求項に挙げられている以外の要素や工程の存在を排除するものではない；
ｂ）要素の単数形の表現はそのような要素の複数の存在を排除するものではない；
ｃ）請求項に参照符号があったとしても、その範囲を限定するものではない；
ｄ）いくつかの「手段」が同じ項目またはハードウェアまたはソフトウェア実装された構造または機能によって表されてもよい；
ｅ）開示される各要素はハードウェア部分（たとえば離散的なおよび集積された電子回路を含む）、ソフトウェア部分（たとえばコンピュータ・プログラミング）およびそれらの任意の組み合わせから構成されていてもよい；
ｆ）ハードウェア部分はプロセッサを含んでいてもよく、ソフトウェア部分は非一時的コンピュータ可読媒体上に記憶されていてもよく、プロセッサに開示される要素の一つまたは複数の機能の一部または全部を実行させるよう構成されていてもよい；
ｇ）ハードウェア部分はアナログ部分およびデジタル部分の一方または両方で構成されていてもよい；
ｈ）開示されるデバイスの任意のものまたはその一部は、そうでないことが明記されていない限り、一緒に組み合わされたり、さらなる部分に分離されたりしてもよい；
ｉ）明示的に示されていない限り、工程の特定の順序が必要とされることは意図されていない；
ｊ）「複数の」要素という表現は特許請求される要素の二つ以上を含み、要素の数のいかなる特定の範囲も含意しない；すなわち、複数の要素はたった二つの要素でもよいし、数え切れないくらいたくさんの要素を含んでいてもよい。
【図１】
0005893633.tif 000002
【図２Ａ】
0005893633.tif 000003
【図２Ｂ】
0005893633.tif 000004
【図２Ｃ】
0005893633.tif 000005
【図３Ａ】
0005893633.tif 000006
【図３Ｂ】
0005893633.tif 000007
【図３Ｃ】
0005893633.tif 000008
【図３Ｄ】
0005893633.tif 000009
【図４】
0005893633.tif 000010
【図５Ａ】
0005893633.tif 000011
【図５Ｂ】
0005893633.tif 000012
【図５Ｃ】
0005893633.tif 000013
【図５Ｄ】
0005893633.tif 000014
【図６Ａ】
0005893633.tif 000015
【図６Ｂ】
0005893633.tif 000016