(57)【特許請求の範囲】
【請求項１】
設定インタフェース（１６）及び構成回路を有する時計用モータドライバ（１４）を備える、モータドライバデバイスであって、
前記設定インタフェース（１６）は、前記構成回路から構成データを受信するために配設され、
前記時計用モータドライバ（１４）は、前記構成データに従って、モータ（Ｍ）を制御及び前記モータ（Ｍ）に給電するために配設され、
前記構成回路は不揮発性メモリ（１７）、メモリコントローラ（１０）、前記設定インタフェースに接続された構成レジスタ（１８1、１８2、…、１８N）を備え、
前記構成回路は、前記時計用モータドライバ（１４）が前記メモリコントローラ（１０）に提供するリフレッシュ信号（２２）に応答して、前記構成回路が前記構成データを前記不揮発性メモリ（１７）から前記構成レジスタを介して前記設定インタフェース（１６）に転送できるように配設される
モータドライバデバイスにおいて、
前記構成回路は、前記構成レジスタにおける変化を検出するための追加の回路構成（１１、１２、１３、１５）を備え、
前記追加の回路構成は、前記時計用モータドライバ（１４）に接続され、前記時計用モータドライバに前記構成レジスタにおける変化が検出されたかどうかを示す変化信号（２０）を提供するために配設され、
前記時計用モータドライバは、前記時計用モータドライバが、前記変化信号が前記構成レジスタにおける変化を示す場合にのみ前記リフレッシュ信号（２２）をトリガできるように配設される
ことを特徴とする、モータドライバデバイス。
【請求項２】
前記追加の回路構成は、各前記構成レジスタ（１８1、１８2、…、１８N）に対して遅延セル（１２1、１２2、…、１２N）及びＸＯＲゲート（１１1、１１2、…、１１N）を備え、
各前記ＸＯＲゲートは、対応する前記構成レジスタ及び対応する前記遅延セルに接続され、
各前記ＸＯＲゲートの出口は、前記構成レジスタにおける前記変化を示すために、マスターＯＲゲート（１５）に接続される
ことを特徴とする、請求項１に記載のモータドライバデバイス。
【請求項３】
前記追加の回路構成は、変化検出器（１３）を更に備え、
前記変化検出器（１３）は前記マスターＯＲゲート（１５）の前記出口に接続され、
前記マスターＯＲゲート（１５）の前記出口は、前記変化信号（２０）を生成するために配設された前記変化検出器をトリガするために配設される
ことを特徴とする、請求項２に記載のモータドライバデバイス。
【請求項４】
前記変化検出器（１３）はフリップフロップで形成され、
前記フリップフロップは、前記不揮発性メモリ（１７）内に保存された前記構成データの前記構成レジスタへの転送が実行された後に、前記時計用モータドライバ（１４）によって送信された消去／リセット信号（２１）によってリセットできる
ことを特徴とする、請求項３に記載のモータドライバデバイス。
【請求項５】
前記メモリコントローラ（１０）は、前記構成レジスタ（１８1、１８2、…、１８N）と前記不揮発性メモリ（１７）との間に配設される、請求項１〜４のいずれか１項に記載のモータドライバデバイス。
【請求項６】
前記構成レジスタ（１８1、１８2、…、１８N）はフリップフロップとして実装される、請求項１〜５のいずれか１項に記載のモータドライバデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時計用モータドライバ及び関連する構成回路、特に時計用モータドライバ用の低電力構成回路を有する、モータドライバデバイスに関する。
【背景技術】
【０００２】
アナログディスプレイを有する電子腕時計は、時間表示針を駆動する電気モータを含む。電気モータは、構成レジスタのセットに保存された構成データに従って、モータドライバ論理又はモータドライバによって制御／給電される。ＥＥＰＲＯＭメモリの内容は、電源が入った際に、及び全てのモータのターン／ステップの前に、構成データとしての構成レジスタを介して、モータドライバの設定インタフェースに転送される。これは正確なタイミングを保証するために行われる。というのは、構成レジスタの状態／内容は特定のイベント下で影響され得るため、構成レジスタ及び設定インタフェースの内容が偶発的に変化するためである。このような外部イベントの典型的な例は、ＥＳＤ（静電放電）イベントである。
【０００３】
起こり得るＥＳＤイベント又はその他の外部の電磁的影響が原因で、正確なタイミングのために、各ターン／ステップの前に上述の構成データの転送が行われるという事実により、時計用モータのモータドライバは電気エネルギの重要な部分を消費する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
時計用モータの制御のための電力消費を低減する必要がある。この目的のために本発明は、ＥＥＰＲＯＭメモリに保存された構成データの、構成レジスタのセットへの転送を、これら構成レジスタにおいてこれら構成データの変化が実際に起こった場合にのみ行うことを提案する。
【課題を解決するための手段】
【０００５】
従って本発明は、設定インタフェース及び構成回路を有するモータドライバを備える、モータドライバデバイスを提供する。上記設定回路は、構成回路から構成データを受信するために配設され、上記モータドライバは、構成データに従って、モータを制御及びモータに給電するために配設され、上記構成回路は不揮発性メモリ、メモリコントローラ、設定インタフェースに接続された構成レジスタを備え、この構成回路は、モータドライバがメモリコントローラに提供するリフレッシュ信号に応答して、構成回路が構成データを不揮発性メモリから構成レジスタを介して設定インタフェースに転送できるように配設される。本発明によると、構成回路は、構成レジスタにおける変化を検出するための追加の回路構成を備える。この追加の回路構成は、モータドライバに接続され、このモータドライバに構成レジスタにおける変化が検出されたかどうかを示す変化信号を提供するために配設される。上記モータドライバは、モータドライバが、変化信号が構成レジスタにおける変化を示す場合にのみリフレッシュ信号をトリガできるように配設される。
【０００６】
よって本発明は、構成レジスタにおける構成データの変化の検出を可能とし、また本発明は、上記変化が検出された場合にのみこれら構成レジスタ内のこれら構成データをリフレッシュするために配設される、モータドライバを提供する。これにより、モータドライバの構成回路及びモータドライバ自体の電力消費も大幅に低減される。
【０００７】
本発明のある実施形態によると、構成レジスタのうちの少なくとも１つにおける変化を検出するために、単純な回路構成を設ける。この単純な回路構成は好ましくは、遅延セル及びＸＯＲゲートのような基本的な構成要素の組み合わせであり、変化の検出は大量のエネルギを消費しない。
【０００８】
好ましい変形例では、本発明は、構成レジスタのうちのいずれの変化を検出するための単純な回路を提案する。この単純な回路は検出フリップフロップを有し、この検出フリップフロップの状態は、構成レジスタのうちのいずれの状態が変化した場合に変化する。
【０００９】
以下、添付の図面を参照して、本発明の作動原理をより詳細に説明する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の主要な実施形態の主要な構成要素のブロック図である。
【図２】図２は、少なくとも１つの構成レジスタが外部イベントによって変化した場合に、構成データをリフレッシュするためのタイミングチャートである。
【発明を実施するための形態】
【００１１】
図１を参照する。モータＭは、モータドライバ１４によって制御／給電される。モータＭのターン／ステップは、モータドライバ１４の設定インタフェース１６の状態によって決まる。構成データを構成レジスタ１８1、１８2、…、１８Nから設定インタフェース１６に転送するために、Ｎ本のラインのセットが設けられる。モータドライバ１４は、構成レジスタ内に保持された構成データのアップデートを要求するための、ＥＥＰＲＯＭコントローラ１０に対する出力２２を備える。これを図１に概略的に示しているが、個々のラインを示す参照番号は付していない。各構成レジスタ１８1、１８2、…、１８Nは、フリップフロップの形態で実装される。
【００１２】
設定インタフェース１６における、又は対応する構成レジスタ１８1、１８2、…、１８Nのうちの１つにおける内容の変化を検出するために、各構成レジスタ１８1、１８2、…、１８Nの各出口Ｑは、独立した遅延セル１２1、１２2、…、１２N及び対応するＸＯＲゲート１１1、１１2、…、１１Nに接続される。各遅延セルの出口ピンは更に、ＸＯＲゲート１１1、１１2、…、１１Nに接続される。各ＸＯＲゲート１１1、１１2、…、１１Nの出口は、以下では「マスターＯＲゲート（ｍａｓｔｅｒ  ＯＲ−ｇａｔｅ）」１５と呼ばれるＯＲゲート１５に接続される。このマスターＯＲゲート１５はＮ個の入口を有する。このマスターＯＲゲート１５の出口は、「変化検出器（ｃｈａｎｇｅ  ｄｅｔｅｃｔｏｒ）」１３と呼ばれるユニットに接続され、これもまたフリップフロップの形態で実現される。上記変化検出器１３の出口Ｑは、モータドライバ１４に、構成レジスタ１８Xの内容の変化を示す変化信号２０を提供する。この変化信号２０によりモータドライバ１４は、構成レジスタ１８1、１８2、…、１８Nの内容をアップデートするために、ＥＥＰＲＯＭコントローラ１０にリフレッシュ要求を送る。リフレッシュ処理の直後に、変化検出器１３は、リセット信号２１を提供するモータドライバ１４によってリセットされる。このリセットにより、変化検出器１３は変化信号２０を無効にし、また変化検出器１３は、構成レジスタ１８1、１８2、…、１８Nのうちの少なくとも１つにおける更なる変化を信号送信する準備ができた状態となる。
【００１３】
図２に移ると、タイミングチャートは以下の通りである：ＥＳＤイベントが構成レジスタ１８2に対して影響を有すると想定する（ＥＳＤイベントは図２では矢印ＥＳＤで示す）。対応するＸＯＲゲート１１2は、構成レジスタ１８2及び遅延セル１２2からの異なる入力により、その出口Ｑにおいてパルスを生成する。このパルス自体により、マスターＯＲゲート１５は、変化検出器１３に送られるパルスを生成する。最終的に、この変化検出器１３は、変化検出器１３の状態を変えるために変化信号２０を提供し、これによってモータドライバに構成レジスタにおける変化を通知する。
【００１４】
破損した構成レジスタの元の状態の復旧Ｒが起こった場合、このイベントはマスターＯＲゲート１５の出口において論理「１」信号２３も生成する。しかしながら、この変化信号２０は既に「１」にあるため、これは無影響（ｎＥ）を有する。
【００１５】
構成レジスタ１８1、１８2、…、１８Nを形成するビット数Ｎは、モータドライバ１４のタスクの複雑さによって決まる。いわゆる単純なモータドライバの場合、Ｎは典型的には１６である。例えば熱影響又は衝撃検出を更に補償するより洗練されたモータドライバの場合、数Ｎは５１２まで上昇する。
【００１６】
実装のために、モータドライバ１４を、変化信号２０のための２つの追加のピン及び変化検出器１３を消去／リセットするための消去／リセット信号２１によって僅かに修正しなければならない。
【００１７】
本発明は提案した回路構成に限定されるものではなく、他の論理的に等価な解決策も同様に適している。また、構成レジスタ１８1、１８2、…、１８Nはフリップフロップとして実装する必要はない。しかしながらフリップフロップは、このような構成レジスタの好ましい構成要素の代表である。
【符号の説明】
【００１８】
１０       ＥＥＰＲＯＭコントローラ、メモリコントローラ
１１；１１1、１１2、…、１１N          ＸＯＲゲート
１２；１２1、１２2、…、１２N          遅延セル
１３       変化検出器
１４       モータドライバ
１５       ＯＲゲート；マスターＯＲゲート
１６       設定インタフェース
１７ ＥＥＰＲＯＭメモリ、不揮発性メモリ
１８；１８1、１８2、…、１８N     構成レジスタ  
２０       変化信号
２１       消去／リセット信号
２２       リフレッシュ信号
２３       マスターＯＲゲートの出口信号  
ＥＥＰＲＯＭ 電気的に消去可能なプログラマブル読み出し専用メモリ
ＥＳＤ     静電放電
Ｍ         モータ
Ｎ         構成レジスタの数
ｎＥ       無影響
Ｒ         構成レジスタ１８の内容の復旧
【図１】
0006026616.tif 000002
【図２】
0006026616.tif 000003