(57)【特許請求の範囲】
【請求項１】
入力信号に重畳されるノイズの周期に応じた第１カウンタ値が設定され、前記入力信号の信号レベルに応じて前記第１カウンタ値までカウントする第１カウンタと、
前記第１カウンタからの出力信号に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力する出力信号調整部と、
を備え、
前記カウンタは、０から設定された前記第１カウンタ値までカウントアップした後、再度０から前記第１カウンタ値までのカウントアップを繰り返し、
前記出力信号調整部は、前記カウンタからの出力信号をデコードしたデコード値と予め設定されている２つの変数により決定される幅を有するパルス信号を生成するデコーダと、
前記パルス信号に応じて、前記入力信号に重畳されたノイズをマスクするマスクとを備える、
信号受信回路。
【請求項２】
前記カウンタが複数設けられ、
複数のカウンタに対応して、前記デコーダが複数設けられていることを特徴とする請求項１に記載の信号受信回路。
【請求項３】
前記デコーダに設定される２つの変数は、外部から設定可能であることを特徴とする請求項１又は２に記載の信号受信回路。
【請求項４】
前記入力信号に重畳されたノイズと、前記カウンタの出力信号との位相差を検出し、当該位相差に応じて前記デコーダに設定される２つの変数を決定する位相差検出回路をさらに備える請求項１又は２に記載の信号受信回路。
【請求項５】
入力信号の信号レベルに応じて、前記入力信号に重畳されるノイズの周期に応じて設定された第１カウンタ値までカウントし、
前記第１カウンタ値までカウントした結果に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力し、
前記入力信号の信号レベルに応じて、０から設定された前記第１カウンタ値までカウントアップした後、再度０から前記第１カウンタ値までのカウントアップを繰り返し、
カウンタからの出力信号をデコードしたデコード値と、予め設定されている２つの変数により決定される幅を有するパルス信号を生成し、
前記パルス信号に応じて、前記入力信号に重畳されたノイズをマスクする、
信号受信方法。
【請求項６】
前記入力信号に重畳されたノイズと、前記カウンタの出力信号との位相差を検出し、当該位相差に応じてデコーダに設定される２つの変数を決定する請求項５に記載の信号受信方法。
【請求項７】
入力信号の信号レベルに応じて、前記入力信号に重畳されるノイズの周期に応じて設定された第１カウンタ値までカウントする処理と、
前記第１カウンタ値までカウントした結果に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力する処理と、
前記入力信号の信号レベルに応じて、０から設定された前記第１カウンタ値までカウントアップした後、再度０から前記第１カウンタ値までのカウントアップを繰り返す処理と、
カウンタからの出力信号をデコードしたデコード値と、予め設定されている２つの変数により決定される幅を有するパルス信号を生成する処理と、
前記パルス信号に応じて、前記入力信号に重畳されたノイズをマスクする処理と、
をコンピュータに実行させるプログラム。
【請求項８】
前記入力信号に重畳されたノイズと、前記カウンタの出力信号との位相差を検出し、当該位相差に応じてデコーダに設定される２つの変数を決定する処理をコンピュータに実行させる請求項７に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号受信回路、信号受信方法及びプログラムに関し、特に、ノイズ信号除去機能を有する信号受信回路、信号受信方法及びプログラムに関する。
【背景技術】
【０００２】
一般的に、信号受信回路において、入力される電気信号には反射や周辺デバイスの動作スイッチングノイズ等のノイズが重畳されることがあり、このノイズの影響により回路誤動作を引き起こすという問題がある。
【０００３】
このノイズに対して、例えば、入力信号を取り込む信号受信回路の前段に、アナログ的なノイズフィルタ回路を配置することで、ノイズを除去する方法がある。また、ノイズが重畳しない安定した信号を入力するような回路設計が行われる。しかし、それでもノイズ信号を完全に除去することは困難であり、信号受信回路においてもノイズ信号の影響を受けないための回路構成を取ることが必要である。
【０００４】
一般的なノイズ除去機能を有する信号受信回路として、特許文献１に記載の回路がある。特許文献１には、直列接続された複数の遅延回路の出力信号の論理積又は論理和をＲＳ（Reset Set）ラッチ回路の入力信号とすることにより、ノイズを除去する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２７８４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の回路のような構成では、複数の遅延回路による遅延時間に比べて重畳されているノイズの重畳周期が短いと、ＲＳラッチ回路から信号が出力されないことがある。結果、本来取り込むべき入力信号を出力信号として正常に取り出すことが出来ない。
【０００７】
このように周期の短いノイズは、回路設計後に判明する場合がある。この場合、除去すべきノイズの周期に対応するように遅延回路の個数を調整しなければならず、回路構成の設計変更が必要である。従って、ノイズが判明する都度、回路構成を設計変更しなければならないという問題がある。
【０００８】
本発明は上記のような問題を背景としてなされたものであり、本発明の目的は、入力信号に重畳される様々な周期のノイズにも柔軟に対応が可能で、回路構成の設計変更が不要である、ノイズ除去機能を有する信号受信回路、信号受信方法及びプログラムを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る信号受信回路は、入力信号に重畳されるノイズの周期に応じた第１カウンタ値が設定され、前記入力信号の信号レベルに応じて前記第１カウンタ値までカウントする第１カウンタと、前記第１カウンタからの出力信号に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力する出力信号調整部とを備える。
【００１０】
本発明の他の態様に係る信号受信方法は、入力信号の信号レベルに応じて、前記入力信号に重畳されるノイズの周期に応じて設定された第１カウンタ値までカウントし、前記第１カウンタ値までカウントした結果に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力する。
【００１１】
本発明の他の態様に係るプログラムは、入力信号の信号レベルに応じて、前記入力信号に重畳されるノイズの周期に応じて設定された第１カウンタ値までカウントする処理と、前記第１カウンタ値までカウントした結果に応じて、前記入力信号のノイズを除去し、前記入力信号の信号レベルに応じた出力信号を出力する処理とをコンピュータに実行させる。
【発明の効果】
【００１２】
本発明によれば、入力信号に重畳される様々な周期のノイズにも柔軟に対応が可能で、回路構成の設計変更が不要である、ノイズ除去機能を有する信号受信回路、信号受信方法及びプログラムを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の課題を説明するための図である。
【図２】図１に示す信号受信回路の動作を説明するタイムチャートである。
【図３】図１に示す信号受信回路の動作を説明するタイムチャートである。
【図４】本発明に係る信号受信回路の概要を説明する図である。
【図５】実施の形態１に係る信号受信回路の構成を示す図である。
【図６】図５に示す信号受信回路の動作を説明するタイムチャートである。
【図７】図５に示す信号受信回路の動作を説明するタイムチャートである。
【図８】実施の形態２に係る信号受信回路の構成を示す図である。
【図９】図８に示す信号受信回路の動作を説明するタイムチャートである。
【図１０】実施の形態３に係る信号受信回路の構成を示す図である。
【図１１】図１０に示す信号受信回路の動作を説明するタイムチャートである。
【図１２】実施の形態４に係る信号受信回路の構成を示す図である。
【図１３】実施の形態４に係る信号受信回路の他の構成を示す図である。
【図１４】実施の形態４に係る信号受信回路の他の構成を示す図である。
【図１５】実施の形態４に係る信号受信回路の他の構成を示す図である。
【図１６】実施の形態４に係る信号受信回路の他の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００１５】
まず、図１を参照して本発明の課題について説明する。図１は、本発明の課題を説明するため、複数のフリップフロップ（以下、ＦＦとする）１〜ｎを備える信号受信回路の構成を示す図である。図１に示す信号受信回路は、多段に接続されたＦＦ１〜ｎ、クロック生成部６、判定部７を備えている。
【００１６】
クロック生成部６により生成されたクロックにて、各ＦＦ１〜ｎは同期動作を行い、入力信号Ｉｎｐｕｔを取り込む。各ＦＦの出力信号は、次段のＦＦに入力されるとともに、判定部７に入力される。判定部７は、各ＦＦ１〜ｎから入力される信号レベルを監視し、全てのＦＦ１〜ｎからの信号レベルが一致した場合に、はじめて有効な信号レベルが入力信号Ｉｎｐｕｔとして入力されたと判定し、その信号を出力信号Ｏｕｔｐｕｔとして出力する。このような回路構成を、ｎ段保護回路と呼ぶ。
【００１７】
このような信号受信回路において、一例として、ＦＦが５つ設けられている５段保護回路の動作について図２、３を参照して説明する。図２、３は、ＦＦが５つ設けられている場合の信号受信回路の動作を説明するタイムチャートである。図２は、入力信号Ｉｎｐｕｔに、周期的なノイズが重畳されていない場合のタイムチャートである。
【００１８】
図２に示すように、入力信号Ｉｎｐｕｔは、クロック生成部６で生成されるクロック周期を基準に１クロックずつシフトされる形で各ＦＦ１〜ＦＦ５に取り込まれる。各ＦＦからの出力信号は、判定部７にてその信号レベルが一致するか否かが判定される。図２では、５クロック連続して安定した入力信号が取り込まれた時点で有効な入力信号Ｉｎｐｕｔが入力されたと判定され、出力信号Ｏｕｔｐｕｔが出力される。
【００１９】
一方、図３では、図２に示す入力信号Ｉｎｐｕｔと同様の入力信号に対し、ある一定の周期でノイズ信号が重畳された場合のタイムチャートを示す。図３に示すように、入力信号Ｉｎｐｕｔには外部からの混入ノイズが発生している。ここで、重畳されたノイズ信号により、本来の入力信号Ｉｎｐｕｔの信号レベルが反転されてＦＦに取り込まれるものとする。
【００２０】
この場合、ＦＦ１はノイズ信号を有効な信号レベルとして誤取り込みする。その誤取り込み信号が順次、後段のＦＦを伝搬していく。このため、判定部７では、各ＦＦ１〜ＦＦ５からの出力信号のレベル一致を判定することが不可能となる。結果として、本来取り込むべき入力信号Ｉｎｐｕｔを出力信号Ｏｕｔｐｕｔとして正常に取り出すことが出来なくなる。
【００２１】
このように、複数のＦＦ１〜ＦＦ５による遅延時間に比べて重畳されているノイズ周期が短いと、判定部７から信号が出力されないことがある。このように周期の短いノイズが回路設計後に判明すると、除去すべきノイズの周期に対応するように遅延回路の個数を調整しなければならず、回路構成の設計変更が必要であるという問題がある。
【００２２】
本発明は、入力信号の信号レベル（ハイレベル又はローレベル）を判定する信号受信回路において、入力信号に周期的なノイズが重畳している場合でも、そのノイズの影響を受けることなく、入力信号レベルを正常に取り出すことを可能とする。
【００２３】
実施の形態に係る信号受信回路は、入力信号に重畳される既知のノイズの周期に応じたカウンタ値が設定され、入力信号の信号レベルに応じて当該カウンタ値までカウントするカウンタを有し、カウンタからの出力信号に応じて、入力信号のノイズを除去した出力信号を生成することを特徴とする。
【００２４】
図４を参照して、実施の形態に係る信号受信回路の概要を説明する。図４は、本実施の形態に係る信号受信回路の概要を説明するブロック図である。図４に示すように、信号受信回路１０は、カウンタ１１、出力信号調整部１２を備える。カウンタ１１には、入力信号Ｉｎｐｕｔが入力される。入力信号Ｉｎｐｕｔには、既知の周期のノイズが重畳されている。カウンタ１１には、このノイズ周期に対応したカウンタ値が設定されている。
【００２５】
カウンタ１１は、入力信号Ｉｎｐｕｔの信号レベル（ハイレベル又はローレベル）に応じて、設定されたカウンタ値までカウントし、後段の出力信号調整部１２に出力信号を出力する。出力信号調整部１２は、カウンタ１１からの信号に応じて、入力信号のノイズを除去し、入力信号Ｉｎｐｕｔのレベルに応じた出力信号Ｏｕｔｐｕｔを出力する。以下、具体的な回路構成について、詳細に説明する。
【００２６】
実施の形態１．
本発明の実施の形態１に係る信号受信回路の構成について、図５を参照して説明する。図５は、実施の形態１に係る信号受信回路２０の構成を示す図である。図５に示すように、信号受信回路２０は、クロック生成部２１、カウンタ値設定部２２、アップダウンカウンタ２３、アップカウンタ判定部２４、ダウンカウンタ判定部２５、信号出力部２６を有している。
【００２７】
クロック生成部２１は、信号受信回路２０を構成する各部が動作するためのクロックを生成する。クロック生成部２１により生成されたクロックは、アップダウンカウンタ２３、アップカウンタ判定部２４、ダウンカウンタ判定部２５に分配される。入力信号Ｉｎｐｕｔは、アップダウンカウンタ２３に入力される。入力信号は、例えば、アラーム（ＡＬＭ）信号や制御信号等である。
【００２８】
カウンタ値設定部２２は、アップダウンカウンタ２３及びアップカウンタ判定部２４に対して、カウンタ値Ｘを設定する。カウンタ値Ｘは、ＣＰＵ等の外部装置により変更が可能である。
【００２９】
アップダウンカウンタ２３は、入力信号Ｉｎｐｕｔの信号レベルに応じて、０〜Ｘの間でカウントアップ及びカウントダウンを行う。すなわち、アップダウンカウンタ２３は、０を下限、Ｘを上限として、入力信号Ｉｎｐｕｔがハイレベルのときにカウントアップ、入力信号Ｉｎｐｕｔがローレベルのときにカウントダウンする。アップダウンカウンタ２３は、カウントした値をカウンタ値Ｃとして、後段のアップカウンタ判定部２４、ダウンカウンタ判定部２５に出力する。
【００３０】
アップカウンタ判定部２４は、アップダウンカウンタ２３から入力されるカウンタ値Ｃを監視し、その値に応じた信号を後段の信号出力部２６のＳＥＴ端子に出力する。ダウンカウンタ判定部２５は、アップダウンカウンタ２３から入力されるカウンタ値Ｃを監視し、その値に応じた信号を後段の信号出力部２６のＲＥＳＥＴ端子に出力する。
【００３１】
信号出力部２６は、アップカウンタ判定部２４からの入力信号をＳＥＴ信号、ダウンカウンタ判定部２５からの入力信号をＲＥＳＥＴ信号とした、ＲＳ−ＦＦ（Reset Set Flip-Flop）動作を行い、出力信号Ｏｕｔｐｕｔを生成する。
【００３２】
ここで、信号受信回路２０の動作について図６を参照して説明する。図６は、信号受信回路２０の動作を説明するタイムチャートである。図５に示す信号受信回路２０に対し、図６に示す、１クロック目の立下りでハイレベルとなり、８クロック目の立下りでローレベルとなり、１６クロック目の立下りエッジで再度ハイレベルとなる入力信号Ｉｎｐｕｔが入力されたものとする。
【００３３】
また、カウンタ値設定部２２により設定されるカウンタ値Ｘは"３"とする。この場合、アップダウンカウンタ２３は、０を下限、３を上限として、入力信号Ｉｎｐｕｔの信号レベルに応じて、入力信号Ｉｎｐｕｔがハイレベルの場合にカウントアップ、入力信号Ｉｎｐｕｔがローレベルの場合にカウントダウンを行う。
【００３４】
アップダウンカウンタ２３から出力されるカウンタ値Ｃは、入力信号Ｉｎｐｕｔに追従して、図６に示すカウンタ値となる。具体的には、アップダウンカウンタ２３は、１〜４クロックの間に"０"から"３"までカウントアップし、５〜８クロックまでカウンタ値"３"を保持する。
【００３５】
アップカウンタ判定部２４、ダウンカウンタ判定部２５は、アップダウンカウンタ２３から入力されるカウンタ値Ｃを監視している。アップカウンタ判定部２４では、カウンタ値設定部２２によりカウンタ値Ｘ＝３が設定されている。アップカウンタ判定部２４は、カウンタ値Ｃが"３"の場合に、次に続くクロック信号の立ち上がりに応じてハイレベル信号を出力する。また、アップカウンタ判定部２４は、カウンタ値Ｃが"３"以外（カウンタ値Ｃ＝０〜２）の場合には、次に続くクロック信号の立ち上がりに応じてローレベル信号を出力する。
【００３６】
一方、ダウンカウンタ判定部２５は、カウンタ値Ｃが"０"の場合に、次に続くクロック信号の立ち上がりに応じて、ハイレベル信号を出力する。また、ダウンカウンタ判定部２５は、カウンタ値が"０"以外（カウンタ値Ｃ＝１〜３）の場合に、次に続くクロック信号の立ち上がりに応じてローレベル信号を出力する。
【００３７】
信号出力部２６では、アップカウンタ判定部２４からの信号をＳＥＴ信号、ダウンカウンタ判定部２５からの信号をＲＥＳＥＴ信号とした、ＲＳ−ＦＦ動作を行う。すなわち、ＳＥＴ信号が１となったときにＳＥＴされ、ＲＥＳＥＴ信号が１となったときにＲＥＳＥＴされる。カウンタ値Ｃとの関係を見ると、カウンタ値Ｃが"３"の場合にＳＥＴされ、カウンタ値Ｃが"０"の場合にＲＥＳＥＴされる動作となる。
【００３８】
図６に示すように、カウンタ値"０"から、カウンタ値が"３"となるまでには、入力信号Ｉｎｐｕｔは、少なくとも３クロック間の安定したハイレベル信号となっている必要がある。カウンタ値が"３"となった後、ＳＥＴ信号がハイレベルになると、信号出力部２６はＳＥＴされ、ハイレベルの出力信号Ｏｕｔｐｕｔを出力する。
【００３９】
カウンタ値が"３"となった状態から、再びカウンタ値が"０"に戻るには、入力信号Ｉｎｐｕｔが少なくとも３クロック間の安定したローレベル信号となっている必要がある。カウンタ値が"０"となった後、ＲＥＳＥＴ信号がハイレベルになると、信号出力部２６はＲＥＳＥＴされローレベルの出力信号Ｏｕｔｐｕｔを出力する。
【００４０】
これにより、図６に示すように、入力信号Ｉｎｐｕｔから３クロック分遅れた出力信号Ｏｕｔｐｕｔが、信号出力部２６から出力されることとなる。これは、入力信号Ｉｎｐｕｔが、３段保護回路を通過した場合の出力信号と同様である。すなわち、カウンタ値設定部２２より設定されるカウンタ値Ｘが３の場合、信号受信回路２０は、３段保護回路として動作していることが分かる。
【００４１】
次に、上述した図６のタイムチャートに示したものと同様のタイミングで入力される入力信号Ｉｎｐｕｔに周期的なノイズが重畳されている場合の信号受信回路２０の動作を、図７に示す。ここで、重畳しているノイズ周期は４クロック周期であるものとし、カウンタ値設定部２２により設定されるカウンタ値Ｘは図６の場合と同様に"３"とする。また、アップダウンカウンタ２３は、入力信号Ｉｎｐｕｔに重畳されている周期的なノイズにより、本来の正しい入力信号Ｉｎｐｕｔの信号レベルとは反転したレベルを誤って取り込むものとする。
【００４２】
図７に示すように、アップダウンカウンタ２３は、４クロック目でノイズ信号を誤取り込みしカウントダウンする。しかし、ノイズ信号のない５クロック目からカウントアップを再開し、６クロック目ではカウンタ値は設定値の"３"に到達する。これにより、アップカウンタ判定部２４から信号出力部２６に出力されるＳＥＴ信号がハイレベルとなり、信号出力部２６から、入力信号Ｉｎｐｕｔの信号レベルを、出力信号Ｏｕｔｐｕｔとして正常に取り出すことが可能となる。
【００４３】
また、以降の動作においても、アップダウンカウンタ２３はノイズ信号を誤取り込みしてカウントダウン動作を行うものの、ノイズ信号発生以降の入力信号Ｉｎｐｕｔにより、目的のカウンタ値を得ることができる。このカウンタ値に基づいて、信号出力部２６へのＳＥＴ信号、ＲＥＳＥＴ信号を生成することができ、信号出力部２６から入力信号Ｉｎｐｕｔの信号レベルを出力信号Ｏｕｔｐｕｔとして正常に取り出すことが可能となる。
【００４４】
上記の動作説明では、重畳しているノイズ周期が４クロック周期、カウンタ値設定部２２からのカウンタ値が"３"の場合を例としたが、これに限定されない。信号受信回路２０において、クロック周期：Ｔ、ノイズ周期：ｍＴとすれば、カウンタ値設定部２２からの設定値Ｘを１＜Ｘ≦ｍ−１を満たす値とすることで、周期的なノイズが重畳されている入力信号であっても、そのレベルを正常に判定し、出力信号として取り出すことが可能となる。
【００４５】
実施の形態２．
本発明の実施の形態２に係る信号受信回路３０の構成ついて、図８を参照して説明する。図８は、信号受信回路３０の構成を示す図である。図８に示すように、信号受信回路３０は、カウンタ部３１、デコーダ部３２、マスク３３を有している。入力信号Ｉｎｐｕｔは、カウンタ部３１、マスク３３に入力される。
【００４６】
カウンタ部３１は、入力信号Ｉｎｐｕｔに重畳されている周期的なノイズの周期に対応した動作を行うための機能を有する。カウンタ部３１は、予め設定されているカウンタ値Ｃ（Ｃ＝０〜Ｍ）までのアップカウンタとして動作する。カウンタ部３１は、カウンタ値Ｍまでカウントアップした後一旦カウンタ値をリセットし、再びカウンタ値０からカウントアップ動作を開始する。すなわち、カウンタ部３１は、０→Ｍ→０→Ｍ→・・・のカウントアップを繰り返す。換言すると、カウンタ部３１は、所定のリセット周期でそのカウンタ値をリセットする。カウンタ部３１は、そのカウンタ値を後段のデコーダ部３２に出力する。
【００４７】
デコーダ部３２は、入力信号Ｉｎｐｕｔに重畳されている周期的なノイズのノイズ幅に対応したパルス信号を生成する機能を有する。デコーダ部３２は、カウンタ部３１から入力されるカウンタ値をデコードしたデコード値と、デコーダ部３２に予め設定された２つの値ｘ、ｙとを比較し、デコード値がｘ〜ｙの間パルス信号を生成し、後段のマスク３３に出力する。
【００４８】
マスク３３は、入力信号Ｉｎｐｕｔに重畳されている周期ノイズをマスクし、正しく入力信号を取り出すための機能を有する。デコーダ部３２で生成されたパルス信号に基づいて、入力信号Ｉｎｐｕｔに重畳しているノイズ信号をマスクして、入力信号Ｉｎｐｕｔからノイズを除去した出力信号Ｏｕｔｐｕｔを出力する。
【００４９】
ここで、図９を参照して、信号受信回路３０の動作について説明する。図９は、信号受信回路３０の動作を説明するためのタイムチャートである。図９に示すように、入力信号Ｉｎｐｕｔには、周期的なノイズが重畳されているものとする。なお、重畳されているノイズのノイズ周期Ｔ、ノイズ信号幅ｓは予め判明しており、重畳しているノイズ周期Ｔが４クロック周期、ノイズ幅ｓが１クロック周期以下とする。
【００５０】
カウンタ部３１は、カウンタ値０からカウントアップを開始し、予め設定されているカウンタ値Ｍまでカウントアップ後、カウンタ値をリセットして、再度０からＭまでのカウントアップを繰り返し行っている。ここで、入力信号Ｉｎｐｕｔに重畳されているノイズ信号の周期Ｔは予め判明しているため、カウンタのリセット周期ｔを決定するカウンタ値Ｍは、予め設定されている。本例の場合には、カウンタ部３１に設定されているカウンタ値は、Ｍ＝３である。
【００５１】
デコーダ部３２には、カウンタ部３１からのカウンタ値が入力される。デコーダ部３２は、そのカウンタ値をデコード後、そのデコード値と設定されている２つの変数ｘ、ｙ（ｘ＜ｙ）の値を照合し、幅ｙ−ｘを持つパルス信号を生成し、後段のマスク３３へそのパルス信号を出力する。ここで、入力信号Ｉｎｐｕｔに重畳されているノイズ信号幅ｓは予め判明しているため、２つの変数ｘ、ｙは予め設定されている。本例では、ｘ＝０、ｙ＝２としている。
【００５２】
マスク３３では、デコーダ部３２から入力されるパルス信号で、入力信号Ｉｎｐｕｔに重畳された周期ノイズをマスクすることにより、本来の入力信号レベルを正常に取り出すことが可能となる。
【００５３】
上記の動作説明では、Ｍ＝３、ｘ＝０、ｙ＝２の場合について説明したが、これに限定されない。信号受信回路３０において、クロック周期：Ｔ１、ノイズ周期：ｍＴ１、ノイズ幅：ｎＴ１以下、とすれば、Ｍ、ｘ、ｙを１＜Ｍ≦ｍ−１、ｙ−ｘ≧ｎを満たす値とすることで、周期的なノイズが重畳されている入力信号Ｉｎｐｕｔであっても、正常に出力信号Ｏｕｔｐｕｔとして取り出すことが可能となる。
【００５４】
実施の形態３．
実施の形態３に係る信号受信回路２０Ａについて、図１０を参照して説明する。図１０は、信号受信回路２０Ａの構成を示す図である。実施の形態３に係る信号受信回路２０Ａは、図５に示す信号受信回路２０を基本構成とした他の例である。実施の形態３に係る信号受信回路２０Ａは、実施の形態１に係る信号受信回路２０と基本的な考え方は同一であるが、回路構成を拡張性の点でさらに工夫している。図１０において、図５と同一の構成要素には同一の符号を付し、説明を省略する。
【００５５】
図１０に示すように、信号受信回路２０Ａは、クロック生成部２１、カウンタ値設定部２２−１、２２−２、信号出力部２６、カウンタ２７−１、２７−２、インバーター２８、２９を有している。クロック生成部２１は、カウンタ２７−１、２７−２にそれぞれクロックを供給する。信号受信回路２０Ａを構成する各ブロックは、クロック生成部２１から分配されるクロックで同期動作を行う。
【００５６】
カウンタ２７−１には、カウンタ値設定部２２−１によりカウンタ値Ｘが設定される。カウンタ２７−１は、０からＸまでのアップカウンタとして動作する。カウンタ２７−２には、カウンタ値設定部２２−２によりカウンタ値Ｙが設定される。カウンタ２７−２は、０からＹまでのアップカウンタとして動作する。
【００５７】
入力信号Ｉｎｐｕｔは、カウンタ２７−１のＲＥＳＥＴ信号として入力される。カウンタ２７−１に入力される信号を、Ｉｎｐｕｔ１とする。また、入力信号Ｉｎｐｕｔは、インバーター２８によりその信号レベルが反転され、カウンタ２７−２のＲＥＳＥＴ信号として入力される。カウンタ２７−２に入力される信号をＩｎｐｕｔ２とする。
【００５８】
信号出力部２６は、カウンタ２７−１からの信号をＳＥＴ信号、カウンタ２７−２からの信号をＲＥＳＥＴ信号としたＲＳ−ＦＦ動作を行う。信号出力部２６からの出力信号は、後段のインバーター２９を介して、出力信号Ｏｕｔｐｕｔとして出力される。
【００５９】
上述のように、インバーター２８を設けることで、一方のカウンタ２７−２のＲＥＳＥＴ信号を他方のカウンタ２７−１のＲＥＳＥＴ信号に対して反転している。これにより、ＲＥＳＥＴ信号の信号レベルに応じて、一方のカウンタを動作させるとともに、他方のカウンタをリセット状態とすることが可能となる。
【００６０】
このようにすることで、入力信号Ｉｎｐｕｔの信号レベルに応じ、一方のカウンタを動作させ、同時にもう一方のカウンタはリセット状態とさせておくことができ、Ｉｎｐｕｔに重畳されている周期的なノイズの影響によって後段の信号出力部２６へのＳＥＴ信号、ＲＥＳＥＴ信号が不用意に変動することを防止することが可能となる。
【００６１】
また、カウンタ２７−１、２７−２には、外部（ＣＰＵなど）から、カウンタ値Ｘ、Ｙをそれぞれ個別に、任意な値として設定することが可能である。これは、例えば、入力信号Ｉｎｐｕｔがアラーム信号である場合、アラーム検出・解除の保護段数をそれぞれ独立に変更可能であることを意味する。
【００６２】
ここで、図１１を参照して、信号受信回路２０Ａの動作について説明する。図１１は、信号受信回路２０Ａの動作を説明するタイムチャートである。図１１に示す例では、Ｘ＝２、Ｙ＝３としている。また、入力信号Ｉｎｐｕｔには、カウンタ２７−１、２７−２が本来の信号レベルと反転した信号レベルを取り込むような、周期的なノイズが重畳されているものとする。カウンタ２７−１のカウンタ値をカウンタ値１とし、カウンタ２７−２のカウンタ値をカウンタ値２とする。
【００６３】
上述したように、カウンタ２７−２に入力される信号Ｉｎｐｕｔ２は、カウンタ２７−１に入力される信号Ｉｎｐｕｔ１のレベルを反転した信号となる。このため、カウンタ２７−１、２７−２は、いずれか一方しかカウントアップ動作を行わない。
【００６４】
Ｉｎｐｕｔ１がハイレベルのときにはカウンタ２７−１はリセット状態となり、信号出力部２６のＳＥＴ信号となるカウンタ２７−１からの出力信号はローレベルとなる。このとき、カウンタ２７−２に入力される信号Ｉｎｐｕｔ２はローレベル信号であるため、カウンタ２７−２は、カウントアップ動作を行う。カウンタ２７−２の設定値Ｙは"３"であるため、カウンタ値２が"３"に達したところで、信号出力部２６のＲＥＳＥＴ信号となるカウンタ２７−２からの出力信号はハイレベルとなる。この結果、信号出力部２６はリセットされ、出力信号Ｏｕｔｐｕｔとしてハイレベル信号が取り出される。
【００６５】
Ｉｎｐｕｔ１がローレベルのとき、カウンタ２７−１はカウントアップ動作を行う。カウンタ２７−１の設定値Ｘは"２"であるため、カウンタ値１が"２"に達したところで、信号出力部２６のＳＥＴ信号となるカウンタ２７−１からの出力信号はハイレベルとなる。このとき、カウンタ２７−２はリセット状態であるため、信号出力部２６のＲＥＳＥＴ信号となるカウンタ２７−２からの出力信号はローレベルとなる。この結果、出力信号Ｏｕｔｐｕｔとしてローレベル信号が取り出される。
【００６６】
このように、２つのカウンタがカウントアップ動作、リセット動作を交互に繰り返すことで、信号出力部２６が、外部より設定されたカウンタ値に応じたＳＥＴ／ＲＥＳＥＴ動作を行うことが可能となる。これにより、周期的なノイズの影響を受けることなく、入力信号Ｉｎｐｕｔの信号レベルを正常に取り出すことが可能となる。なお、本例では、ノイズ周期は４クロック周期のため、外部から設定される設定値Ｘ、Ｙいずれも３以下としている。
【００６７】
実施の形態４．
実施の形態４に係る信号受信回路について、図１２〜１６を参照して説明する。図１２〜１６は、信号受信回路の構成を示す図である。実施の形態４に係る信号受信回路は、図８に示す信号受信回路３０を基本構成とした他の例であり、実施の形態２に係る信号受信回路３０と基本的な考え方は同一である。図１２〜１６において、図８と同一の構成要素には同一の符号を付し、説明を省略する。
【００６８】
図１２に示す信号受信回路３０Ａは、実施の形態２と同様に、カウンタ部３１、デコーダ部３２、マスク３３を備えている。各ブロックの動作は、図８における動作と同様である。この信号受信回路３０Ａでは、デコーダ部３２の２値（ｘ、ｙ）は外部から設定可能である。これにより、パルス信号のパルス幅を可変とすることができ、周期ノイズのノイズ幅が異なる場合にも柔軟に対応が可能となる。
【００６９】
図１３に示す信号受信回路３０Ｂは、複数のカウンタ部３１−ｍ（ｍ＝１〜ｎ）、複数のデコーダ部３２−ｍ（ｍ＝１〜ｎ）、マスク３３を有している。各ブロックの動作は、図８における動作と同様である。信号受信回路３０Ｂでは、複数のカウンタ部３１−ｍ、デコーダ部３２−ｍを備えることで、夫々異なる周期ノイズに対応したノイズ除去への対応が可能となる。
【００７０】
図１４に示す信号受信回路３０Ｃは、図１３に示す回路構成において、複数のデコーダ部３２−ｍ（ｍ＝１〜ｎ）の２値［（ｘ、ｙ）・・・（ｉ、ｊ）］は外部からそれぞれ設定される。これにより、それぞれのデコーダ部３２−ｍで生成するパルス信号のパルス幅を可変とすることができ、ｎ個の異なる周期ノイズ、ノイズ幅に対して柔軟に対応が可能となる。
【００７１】
図１５に示す信号受信回路３０Ｄは、図８に示す回路構成に加えて、さらに位相差検出回路３４を備えている。位相差検出回路３４には、入力信号Ｉｎｐｕｔ、カウンタ部３１から出力されるカウンタ値が入力される。位相差検出回路３４は、カウンタ値と入力信号Ｉｎｐｕｔに重畳されるノイズ周期との位相差を常時監視する。位相差検出回路３４は、この位相差に対応した２値（ｘ、ｙ）をデコーダ部３２に出力することで、周期ノイズの変動に対して柔軟に対応することが可能となる。
【００７２】
図１６に示す信号受信回路３０Ｅは、複数のカウンタ部３１−ｍ（ｍ＝１〜ｎ）、複数のデコーダ部３２−ｍ（ｍ＝１〜ｎ）、マスク３３、複数の位相差検出回路３４−ｍ（ｍ＝１〜ｎ）を備えている。複数の位相差検出回路３４−ｍは、複数のカウンタ部３１−ｍにそれぞれ対応して設けられている。なお、複数のカウンタ部３１−ｍ、複数のデコーダ部３２−ｍ、マスク３３の動作は図８における各ブロックの動作と同様であり、複数の位相差検出回路３４−ｍは図１５における位相差検出回路３４の動作と同様である。
【００７３】
このように、カウンタ部３１−ｍ、デコーダ部３２−ｍ、位相差検出回路３４−ｍをそれぞれ複数備えることで、ｎ個のそれぞれ異なる周期ノイズの対応に加え、重畳されているノイズの周期が変動した場合にも柔軟に対応することが可能となる。
【００７４】
以上説明した本実施の形態によれば、以下に記載する効果を奏する。
（１）信号受信回路において、従来行われているアナログ的なノイズフィルタ回路では除去し切れないノイズ信号、或いは、想定外のノイズ信号が入力信号に重畳されている場合であっても、ノイズ信号の影響を受けることなくその入力信号レベルを正しく出力信号として取り出すことが可能である。
（２）上記の効果が、簡単なデジタル回路のみで実現可能である。
（３）（２）のように、簡単なデジタル回路のみで実現可能であることから、従来のアナログ的なノイズフィルタ回路に比べ、格段に回路規模を縮小が可能であり、且つ、ノイズ信号除去効果を拡張できる。
（４）信号取り込み保護段数を外部から設定可能とすることで、重畳されるいかなる周期のノイズ信号にも柔軟に対応が可能となり、都度の回路変更が不要となる。
（５）（４）の効果に加え、ノイズ信号の重畳周期およびパルス幅も設定可能とすることで、重畳されるいかなる周期および幅のノイズ信号に対しても柔軟に対応が可能となり、回路変更が不要となる。
（６）本願回路が組み込まれたシステムが動作後にはじめて知り得たような、回路設計時には想定出来なかったノイズ信号が入力信号に重畳されていた場合であっても、外部からの設定で回路動作の変更を可能とすることで、従来のような都度の回路変更を必要とすることなく柔軟に対応可能となり、回路、システムとしての可容性、拡張性、柔軟性を高められる。
（７）入力信号ラインに直接影響を与えない回路構成となっているため、本実施の形態に係る信号受信回路を複数個用意するだけで、あらゆる周期のノイズ信号に対する対応が可能となる。
【００７５】
上述の実施の形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。また、発明は、ＦＰＧＡ（Field Programmable Gate Array）又はＣＰＬＤ（Complex Programmable Logic Device）により実現することも可能である。
【００７６】
プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００７７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００７８】
１０  信号受信回路
１１  カウンタ
１２  出力信号調整部
２０  信号受信回路
２０Ａ  信号受信回路
２１  クロック生成部
２２  カウンタ値設定部
２２−１  カウンタ値設定部
２２−２  カウンタ値設定部
２３  アップダウンカウンタ
２４  アップカウンタ判定部
２５  ダウンカウンタ判定部
２６  信号出力部
２７−１  カウンタ
２７−２  カウンタ
２８  インバーター
２９  インバーター
３０  信号受信回路
３０Ａ  信号受信回路
３０Ｂ  信号受信回路
３０Ｃ  信号受信回路
３０Ｄ  信号受信回路
３０Ｅ  信号受信回路
３１  カウンタ部
３１−１〜３１−ｎ  カウンタ部
３２  デコーダ部
３２−１〜３２−ｎ  デコーダ部
３３  マスク
３４  位相差検出回路
３４−１〜３４−ｎ  位相差検出回路
【図１】
0005888778.tif 000002
【図２】
0005888778.tif 000003
【図３】
0005888778.tif 000004
【図４】
0005888778.tif 000005
【図５】
0005888778.tif 000006
【図６】
0005888778.tif 000007
【図７】
0005888778.tif 000008
【図８】
0005888778.tif 000009
【図９】
0005888778.tif 000010
【図１０】
0005888778.tif 000011
【図１１】
0005888778.tif 000012
【図１２】
0005888778.tif 000013
【図１３】
0005888778.tif 000014
【図１４】
0005888778.tif 000015
【図１５】
0005888778.tif 000016
【図１６】
0005888778.tif 000017