(57)【特許請求の範囲】
【請求項１】
絶縁ゲート型デバイスと、ダイオードチップと、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、
前記ドライバICのグランド電極と前記絶縁ゲート型デバイスの第２の主電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。
【請求項２】
絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、
前記ドライバICのグランド電極、前記チップコンデンサの第２電極、および前記絶縁ゲート型デバイスの第２の主電極をワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。
【請求項３】
絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、
前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続し、
前記チップ抵抗の両端を前記チップコンデンサの第２電極と前記外部導出電極との間に接続したことを特徴とするパワー半導体モジュール。
【請求項４】
絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、
前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、
前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記チップコンデンサの第１電極とをワイヤで接続し、
前記チップ抵抗の第１電極と前記チップコンデンサの第１電極とを電気的に接続し、前記チップ抵抗の第２電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、
前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、
前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、
前記チップコンデンサの第２電極と外部導出電極とを直接ワイヤで接続し、前記ダイオードチップのアノード電極と前記外部導出電極とを直接ワイヤで接続したことを特徴とするパワー半導体モジュール。
【請求項５】
請求項１乃至請求項４のうちのいずれか１項に記載のパワー半導体モジュールにおいて、前記ダイオードチップのアノード電極と前記外部導出電極とを接続するワイヤに替えて、前記絶縁ゲート型デバイスの第２の主電極と前記外部導出電極とを直接ワイヤで接続することを特徴とするパワー半導体モジュール。
【請求項６】
請求項１乃至請求項５のうちの何れか１項に記載のパワー半導体モジュールを備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型デバイスをモジュール化したパワー半導体モジュール、およびそのパワー半導体モジュールを適用した電力変換装置に関する。
【背景技術】
【０００２】
従来、この種のパワー半導体モジュールとしては、例えば特許文献１に記載のものが知られている。
このパワー半導体モジュールは、図５に示すように、ＩＧＢＴ素子とダオイードが並列に接続されるＩＧＢＴチップＣＰと、ゲート電極Ｇと、コレクタ電極Ｃと、エミッタ電極Ｅと、補助電極Ｓとを備え、ゲート回路により駆動される。
また、ＩＧＢＴチップＣＰと各電極とは、以下のように電気的に接続されている。すなわち、ゲート電極ＧはＩＧＢＴチップＣＰのゲートと接続され、コレクタ電極ＣはＩＧＢＴチップＣＰのコレクタと接続され、エミッタ電極ＥはインダクタＬ１を介してＩＧＢＴチップＣＰのエミッタと接続されている。
【０００３】
次に、このような構成のパワー半導体モジュールの動作例について説明する。
いま、ＩＧＢＴチップＣＰが導通状態とする。すなわち、ＩＧＢＴチップのゲートと接続されるゲート電極Ｇと、ＩＧＢＴチップのエミッタと接続されるエミッタ電極Ｅとの間に高電位が印加されている状態である。
この状態において、ＩＧＢＴチップＣＰのコレクタと接続されるコレクタ電極ＣとＩＧＢＴチップのエミッタと接続されるエミッタ電極Ｅが、ある負荷インピーダンスで短絡事故が発生したとすると、ＩＧＢＴチップＣＰのコレクタに流れる短絡電流は急激に増加する。この短絡電流（コレクタ電流）は、ＩＧＢＴチップＣＰの過電流を制限するリミッタ保護機能があれば、図６（Ａ）に示すように、電流制限値まで増加し、一定電流となる。ＩＧＢＴチップＣＰに流れる短絡電流は、インダクタＬ１を介してエミッタ電極Ｅへ流れる。
【０００４】
この場合、エミッタ電極ＥとＩＧＢＴチップＣＰのエミッタとの間の電位差ΔＶは、短絡電流をＩｃとすると、次の（１）式が成立する。
ΔＶ＝Ｌ１×ｄＩｃ／ｄｔ  ・・・（１）
ただし、インダクタＬ１のインダクタンスである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２２９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ゲート回路の出力ライン間に、図５の破線で示すようにコンデンサＣの接続が必要な場合がある。
この場合に、コンデンサＣ、ＩＧＢＴチップＣＰのゲートとエミッタ間の寄生容量、およびインダクタＬ１からなる閉回路を考えると、短絡時に（１）式で示す電位差ΔＶがインダクタＬ１に発生するので、コンデンサＣの両端の電位差が影響を受け、図６（Ｂ）で示すような高周波ノイズが発生する。
このような事態は、図５のＩＧＢＴチップＣＰを駆動するゲート回路の出力ライン間にコンデンサＣを接続しない場合であって、その出力ライン間の寄生容量が無視できない場合にも発生しうる。
【０００７】
上記のように高周波ノイズが発生する場合には、そのノイズの振幅は短絡時のコレクタ電流Ｉｃの変化幅が大きいほど大きくなり、場合によってはゲート回路の耐圧を超え、ゲート回路を損傷することがある。
そこで、本発明は、上記の課題に着目し、ドライバＩＣにより駆動される絶縁ゲート型デバイスに短絡電流が流れる場合に、その短絡電流に基づくドライバＩＣの損傷を防止するようにしたパワー半導体モジュールおよび電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明は、以下のような構成からなる。
本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、前記ドライバICのグランド電極と前記絶縁ゲート型デバイスの第２の主電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とする。
【０００９】
また、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、前記ドライバICのグランド電極、前記チップコンデンサの第２電極、および前記絶縁ゲート型デバイスの第２の主電極をワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続したことを特徴とする。
【００１０】
さらに、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極、前記チップコンデンサの第１電極、および前記絶縁ゲート型デバイスの入力電極をワイヤで接続し、前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記ダイオードチップのアノード電極と外部導出電極とを直接ワイヤで接続し、前記チップ抵抗の両端を前記チップコンデンサの第２電極と前記外部導出電極との間に接続したことを特徴とする。
【００１１】
また、本発明のパワー半導体モジュールは、絶縁ゲート型デバイスと、ダイオードチップと、第１電極と第２電極とを有するチップコンデンサと、チップ抵抗と、を備え、前記絶縁ゲート型デバイスの第１の主電極と前記ダイオードチップのカソードとを電気的に接続し、前記絶縁ゲート型デバイスを駆動するドライバICの出力電極と前記チップコンデンサの第１電極とをワイヤで接続し、前記チップ抵抗の第１電極と前記チップコンデンサの第１電極とを電気的に接続し、前記チップ抵抗の第２電極と前記絶縁ゲート型デバイスの入力電極とをワイヤで接続し、前記ドライバICのグランド電極と前記チップコンデンサの第２電極とをワイヤで接続し、前記絶縁ゲート型デバイスの第２の主電極と前記ダイオードチップのアノード電極をワイヤで接続し、前記チップコンデンサの第２電極と外部導出電極とを直接ワイヤで接続し、前記ダイオードチップのアノード電極と前記外部導出電極とを直接ワイヤで接続したことを特徴とする。
【発明の効果】
【００１２】
このような構成の本発明によれば、ドライバＩＣにより駆動される絶縁ゲート型デバイスに短絡電流が流れる場合に、その短絡電流に基づくドライバＩＣの損傷を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の電力変換装置の実施形態を説明する図である。
【図２】本発明のパワー半導体モジュールの第１実施形態の構成を説明する図である。
【図３】本発明のパワー半導体モジュールの第２実施形態の構成を説明する図である。
【図４】本発明のパワー半導体モジュールの第３実施形態の構成を説明する図である。
【図５】従来のパワー半導体モジュールの構成を説明する図である。
【図６】（Ａ）は短絡時のＩＧＢＴチップのコレクタ電流の一例を示す図であり、（Ｂ）は短絡時のコンデンサの両端の電位の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。
（電力変換装置の実施形態）
図１は、本発明の電力変換装置の実施形態であり、直流を交流に変換する３相のＤＣ／ＡＣ変換装置に適用した場合である。
この実施形態では、図１に示すように、主回路１０００と、６つのドライバＩＣチップ０、１０、２０、３０、４０、５０と、を備えている。
主回路１０００は、直流を交流に変換する回路であり、６つの絶縁ゲートバイポーラトランジスタチップ（以下、ＩＧＢＴチップという）と、これらに並列に接続される６つのダイオードチップと、を備えている。
ここで、絶縁ゲート型デバイスであるＩＧＢＴチップと、このＩＧＢＴチップに並列に接続されるダイオードチップとは、本発明に係るパワー半導体モジュールを構成する。
【００１５】
６つのＩＧＢＴチップは、ＩＧＢＴチップ１０１とＩＧＢＴチップ２０１とを直列に接続して３つのスイッチングアームを構成し、この３つのスイッチングアームが高電圧母線４００とグランド４０１との間に接続されている。また、３つのスイッチングアームの共通接続部のそれぞれは、出力端子４０２、４０３、４０４に接続されている。さらに、ＩＧＢＴチップ１０１にダイオードチップ１０２が並列に接続され、ＩＧＢＴチップ２０１にダイオードチップ２０２が並列に接続されている。
【００１６】
ドライバＩＣチップ０、１０、２０、３０、４０、５０のそれぞれは、対応する６つのＩＧＢＴチップを駆動するようになっている。このため、ドライバＩＣチップ０は、入力端子０ｉ、出力端子３、およびグランド端子２を備えている。また、ドライバＩＣチップ１０は、入力端子１０ｉ、出力端子１３、およびグランド端子１２を備えている。さらに、２０、３０、４０、５０のそれぞれは、入力端子２０ｉ、３０ｉ、４０ｉ、５０ｉと、出力端子（図示せず）と、グランド端子（図示せず）とを備えている。
このような構成要素からなるＤＣ／ＡＣ変換装置は、６つのドライバＩＣチップ０、１０、２０、３０、４０、５０と、６つのＩＧＢＴチップと、６つのダイオードチップとは所定の絶縁基板などに配置され、電気的な接続が行われ、モジュール化されている。
【００１７】
このような構成からなる電力変換装置は、ＩＰＭ（インテリジェント・パワー・モジュール）と呼ばれる。そして、このＩＰＭでは、ドライバＩＣチップ０、１０、２０、３０、４０、５０が、入力端子０ｉ、１０ｉ、２０ｉ、３０ｉ、４０ｉ、５０ｉに入力される制御信号を基に、６つのＩＧＢＴチップの導通、非道通の制御を行う。この制御により、高電圧母線４００とグランド４０１との間に印加される直流電圧から、３相の交流電圧が出力される。
なお、上記の説明では、本発明の電力変換装置の実施形態として、ＤＣ／ＡＣ変換装置に適用した場合としたが、本発明の電力変換装置はＡＣ／ＤＣ変換装置、ＤＣ／ＤＣ変換装置、またはＡＣ／ＡＣ変換装置などの各種の電力変換装置に適用できる。
【００１８】
（パワー半導体モジュールの第１実施形態）
本発明のパワー半導体モジュールの第１実施形態の構成について、図２を参照しながら説明する。
図２は、図１の構成の一部を示し、例えば、２つのドライバＩＣチップ０、１０、２つのＩＧＢＴチップ１０１、２０１、および２つのダイオードチップ１０２、２０２について、その具体的なレイアウト（配置）とそれらの接続などを示す。
ここで、絶縁ゲート型デバイスであるＩＧＢＴチップ１０１およびダイオードチップ１０２などはパワー半導体モジュールを構成し、同様に、絶縁ゲート型デバイスであるＩＧＢＴチップ２０１およびダイオードチップ２０２などはパワー半導体モジュールを構成する。
【００１９】
この第１実施形態では、図２に示すように、上記の各チップの他に、チップコンデンサ１０７、２０７、導電性の電極１００、１０６、１０８、２００、２０６、２０８、３００などを備えている。
電極１００は、ワイヤ６０３を介してグランド端子４０１に接続されている。電極２００は、ワイヤ６０２を介して出力端子４０２に接続されている。電極３００は、ワイヤ６０１を介して高電圧端子４００に接続されている。
【００２０】
次に、ＩＧＢＴチップ１０１、ダイオードチップ１０２、ドライバＩＣチップ０、チップコンデンサ１０７などの構成や接続例について説明する。
ＩＧＢＴチップ１０１の裏面はＩＧＢＴのコレクタになっており、その裏面（コレクタ）が電極２００に半田により接続されている。ＩＧＢＴチップ１０１の表面には、導電型性のゲート電極パッド１０５とエミッタ電極パッド１０３とを設けている。
【００２１】
ダイオードチップ１０２の裏面はカソードになっており、その裏面（カソード）が電極２００と半田により接続されている。ダイオードチップ１０２の表面には、導電性のアノード電極パッド１０４を設けている。
ＩＧＢＴチップ１０１のエミッタ電極パッド１０３とダイオードチップ１０２のアノード電極パッド１０４とは、ワイヤ５０１で接続されている。ダイオードチップ１０２のアノード電極パッド１０４と電極１００は、ワイヤ５０２で接続されている。
【００２２】
ドライバＩＣチップ０は、図２の例では出力パワー回路のみが記載されている。ドライバＩＣチップ０の表面には、導電性の出力電極パッド３と、導電性のグランド電極パッド２とを設けている。ドライバＩＣチップ０は、出力パワー回路としてＰＭＯＳＦＥＴ４とＮＭＯＳＦＥＴ５で構成されるインバータからなり、このインバータが電源端子１とグランド電極パッド２との間に接続されている。また、そのインバータの出力端子は、出力電極パッド３と接続されている。
【００２３】
ドライバＩＣチップ０の出力電極パッド３は、電極１０６とワイヤ１２１で接続されている。ドライバＩＣチップ０のグランド電極パッド２は、電極１０８とワイヤ１２２で接続されている。電極１０６と電極１０８との間にはチップコンデンサ１０７が接続されている。チップコンデンサ１０７は、ＩＧＢＴチップ１０１のゲート電圧の立ち上がり、立ち下がりスピードの調整用として使用される。
電極１０６は、ＩＧＢＴチップ１０１のゲート電極パッド１０５とワイヤ５０４で接続されている。電極１０８は、ＩＧＢＴチップ１０１のエミッタ電極パッド１０３とワイヤ５０６で接続されている。
【００２４】
次に、ＩＧＢＴチップ２０１、ダイオードチップ２０２、ドライバＩＣチップ１０、チップコンデンサ２０７などの構成や接続例について説明する。
ＩＧＢＴチップ２０１の裏面はＩＧＢＴのコレクタになっており、その裏面（コレクタ）が電極３００に半田により接続されている。ＩＧＢＴチップ２０１の表面には、導電型性のゲート電極パッド２０５とエミッタ電極パッド２０３とを設けている。
ダイオードチップ２０２の裏面はカソードになっており、その裏面（カソード）が電極３００と半田により接続されている。ダイオードチップ２０２の表面には、導電性のアノード電極パッド２０４を設けている。
【００２５】
ＩＧＢＴチップ２０１のエミッタ電極パッド２０３とダイオードチップ２０２のアノード電極パッド２０４とは、ワイヤ５２１で接続されている。ダイオードチップ２０２のアノード電極パッド２０４と電極２００は、ワイヤ５２２で接続されている。
ドライバＩＣチップ１０は、図２の例では出力パワー回路のみが記載されている。ドライバＩＣチップ１０の表面には、導電性の出力電極パッド１３と、導電性のグランド電極パッド１２とを設けている。ドライバＩＣチップ１０は、出力パワー回路としてＰＭＯＳＦＥＴ１４とＮＭＯＳＦＥＴ１５で構成されるインバータからなり、このインバータが電源端子１１とグランド電極パッド１２との間に接続されている。また、そのインバータの出力端子は、出力電極パッド１３と接続されている。
【００２６】
ドライバＩＣチップ１０の出力電極パッド１３は、電極２０６とワイヤ２２１で接続されている。ドライバＩＣチップ１０のグランド電極パッド１２は、電極２０８とワイヤ２２２で接続されている。電極２０６と電極２０８との間にはチップコンデンサ２０７が接続されている。チップコンデンサ２０７は、ＩＧＢＴチップ２０１のゲート電圧の立ち上がり、立ち下がりスピードの調整用として使用される。
電極２０６は、ＩＧＢＴチップ２０１のゲート電極パッド２０５とワイヤ５２４で接続されている。電極２０８は、ＩＧＢＴチップ２０１のエミッタ電極パッド２０３とワイヤ５０８で接続されている。
【００２７】
次に、第１実施形態の動作例について、図１および図２を参照して説明する。
いま、ＩＧＢＴチップ１０１が導通状態とする。すなわち、ＩＧＢＴチップ１０１のゲート電極パッド１０５とエミッタ電極パッド１０３には、高電位が印加されている状態である。
この状態において、図１の主回路１０００の高電位端子４００と出力端子４０２が、ある負荷インピーダンスで短絡事故が発生したとすると、ＩＧＢＴチップのコレクタに流れる短絡電流は急激に増加する。この短絡電流（コレクタ電流）は、ＩＧＢＴチップ１０１の過電流を制限するリミッタ保護機能があれば、例えば図６（Ａ）に示すように、電流制限値まで増加し、一定電流となる。
【００２８】
ＩＧＢＴチップ１０１に流れる短絡電流は、ワイヤ５０１、ワイヤ５０２、およびワイヤ６０３を経由してグランド端子４０１に流れる。
この場合、電極１００とＩＧＢＴチップ１０１のエミッタ電極パッド１０３との電位差ΔＶは、短絡電流をＩｃとすると、次の（２）式が成立する。
ΔＶ＝Ｌ×ｄＩｃ／ｄｔ  ・・・（２）
ただし、Ｌはワイヤ５０１とワイヤ５０２のインダクタンスの合計の値である。
【００２９】
ここで、電極１０８が、ワイヤ５０６でＩＧＢＴチップ１０１のエミッタ電極パッド１０３に接続されずに、仮に破線で示すようにワイヤ５３０で電極１００に接続されている場合について考察する。
この場合には、チップコンデンサ１０７、ワイヤ５３０、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、およびワイヤ５０４からなる閉回路（閉ループ）が形成される。
【００３０】
このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、（２）式で示されるワイヤ５０１、５０２の両端に電圧変化が発生する。これにより、閉回路内に含まれるチップコンデンサ１０７の両端の電位は、例えば図６（Ｂ）のように高周波ノイズを含むようになる。この高周波ノイズの振幅は、短絡電流Ｉｃの変化幅が大きなほど大きく、場合によっては、ドライバＩＣチップ０の耐圧を越え、ドライバＩＣチップ０を損傷するおそれがある。
【００３１】
しかし、第１実施形態では、電極１０８をワイヤ５０６でＩＧＢＴチップ１０１のエミッタ電極パッド１０３に接続するようにしたので、ワイヤ５０１、５０２はＩＧＢＴチップ１０１の入力経路側に上記のような閉回路を形成することはない。
このため、第１実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。
【００３２】
（パワー半導体モジュールの第１実施形態の変形例）
上記のように第１実施形態では、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間にチップコンデンサ１０７を配置し、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間にチップコンデンサ２０７を配置するようにした。しかし、チップコンデンサ１０７、２０７は必ずしも必要ではなく、省略しても良い。
【００３３】
この場合には、ドライバＩＣチップ０の出力電極パッド３は、ワイヤを介してＩＧＢＴチップ１０１のゲート電極パッド１０５と接続する。ドライバＩＣチップ０のグランド電極パッド２は、ワイヤを介してＩＧＢＴチップ１０１のエミッタ電極パッド１０３と接続する。また、ドライバＩＣチップ１０の出力電極パッド１３は、ワイヤを介してＩＧＢＴチップ２０１のゲート電極パッド２０５と接続する。さらに、ドライバＩＣチップ１０のグランド電極パッド１２は、ワイヤを介してＩＧＢＴチップ２０１のエミッタ電極パッド２０３と接続する。
【００３４】
（パワー半導体モジュールの第２実施形態）
本発明のパワー半導体モジュールの第２実施形態の構成について、図３を参照しながら説明する。
この第２実施形態は、図２に示す第１実施形態の構成を基本にし、電極１０８とＩＧＢＴチップ１０１のエミッタ電極パッド１０３とのワイヤ５０６の接続、および電極２０８とＩＧＢＴチップ２０１のエミッタ電極パッド２０３とのワイヤ５０８の接続を、以下の構成に変更した。
【００３５】
すなわち、第２実施形態では、図３に示すように、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間に新たに電極１０９を設け、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間に新たに電極２０９を設けるようにした。
また、電極１０８と電極１０９との間に新たなチップ抵抗３００を接続させ、電極１０９と電極１００はワイヤ５０９で接続させた。さらに、電極２０８と電極２０９との間に新たなチップ抵抗３０１を接続させ、電極２０９と電極２００はワイヤ５１０で接続させた。
【００３６】
なお、第２実施形態の他の部分の構成は第１実施形態の構成と同じであるので、同一部分には同一符号を付してその説明は省略する。
このような構成からなる第２実施形態によれば、例えば、チップコンデンサ１０７、チップ抵抗３００、ワイヤ５０９、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、およびワイヤ５０４からなる閉回路が形成される。
【００３７】
このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、ワイヤ５０１、５０２の両端に電圧変化が発生し、チップコンデンサ１０７の両端の電位に高周波ノイズ（振動）を含むおそれがある。しかし、閉回路内にチップ抵抗３００を含むので、チップ抵抗３００によりその振動を減衰させることができる。
したがって、第２実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。
【００３８】
（パワー半導体モジュールの第３実施形態）
本発明のパワー半導体モジュールの第３実施形態の構成について、図４を参照しながら説明する。
この第３実施形態は、図２に示す第１実施形態の構成を基本にし、電極１０８とＩＧＢＴチップ１０１のエミッタ電極パッド１０３とのワイヤ５０６の接続、および電極１０６とＩＧＢＴチップ１０１のベース電極パッド１０５とのワイヤ５０４の接続を、以下の構成に変更した。また、電極１２８とＩＧＢＴチップ２０１のエミッタ電極パッド２０３とのワイヤ５０８の接続、および電極２０６とＩＧＢＴチップ２０１のベース電極パッド２０５とのワイヤ５２４の接続を、以下の構成に変更した。
【００３９】
すなわち、第３実施形態では、図４に示すように、ドライバＩＣチップ０とＩＧＢＴチップ１０１との間に新たに電極１１０を設け、ドライバＩＣチップ１０とＩＧＢＴチップ２０１との間に新たに電極２１０を設けるようにした。
そして、電極１０６と電極１１０との間に新たなチップ抵抗３０２を接続させ、電極１１０とＩＧＢＴチップ１０１のベース電極パッド１０５とをワイヤ５１１で接続させた。また、電極１０８と電極１００をワイヤ５０５で接続させた。
【００４０】
さらに、電極２０６と電極２１０との間に新たなチップ抵抗３０３を接続させ、電極２１０とＩＧＢＴチップ２０１のベース電極パッド２０５とをワイヤ５１２で接続させた。また、電極２０８と電極２００をワイヤ５０７で接続させた。
なお、第３実施形態の他の部分の構成は第１実施形態の構成と同じであるので、同一部分には同一符号を付してその説明は省略する。
このような構成からなる第３実施形態によれば、例えば、チップコンデンサ１０７、ワイヤ５０５、５０２、５０１、ＩＧＢＴチップ１０１のゲートとエミッタとの間の寄生容量、ワイヤ５１１、およびチップ抵抗３０２からなる閉回路が形成される。
【００４１】
このため、短絡時には、閉回路内のワイヤ５０１、５０２に短絡電流が流れ、ワイヤ５０１、５０２の両端に電圧変化が発生し、チップコンデンサ１０７の両端の電位に高周波ノイズ（振動）を含むおそれがある。しかし、閉回路内にチップ抵抗３０２を含むので、チップ抵抗３０２によりその振動を減衰させることができる。
したがって、第３実施形態によれば、ＩＧＢＴチップ１０１に短絡電流が流れた場合に、その短絡電流に起因してドライバＩＣチップ０が耐圧を越え、ドライバＩＣチップ０を損傷することはない。
【００４２】
（電力変換装置およびパワー半導体モジュールの他の実施形態）
上記の各実施形態では、ＩＧＢＴとダイオードとを並列に接続してモジュール化したパワー半導体モジュールと、このパワー半導体モジュールを適用した電力変換装置について説明した。
しかし、本発明のパワー半導体モジュールは、ＩＧＢＴの他に．ＭＯＳＦＥＴなどの絶縁ゲート型デバイスに適用可能である。ＭＯＳＦＥＴに適用する場合には、ＩＧＢＴがＭＯＳＦＥＴに置き換わる。
また、本発明のパワー半導体モジュールに適用される絶縁ゲートデバイスは、シリコン基板に形成されるデバイスの他に、ＧａＮやＳｉＣなどの基板に形成するデバイスにも適用可能である。
【００４３】
さらに、上記のパワー半導体モジュールの第１実施形態では、図２に示すように、ダイオードチップ１０２のアノード電極パッド１０４と電極１００とをワイヤ５０２で接続するようにした。しかし、これに代えてＩＧＢＴチップ１０１のエミッタ電極パッド１０３と電極１００とをワイヤ５０２で接続するようにしても良い。同様に、ＩＧＢＴチップ２０１のエミッタ電極パッド２０３と電極２００とをワイヤ５２２で接続するようにしても良い。
これらの接続の置き換えは、上記のパワー半導体モジュールの第２実施形態および第３実施形態についても同様である（図３および図４参照）。
【符号の説明】
【００４４】
０、１０、２０、３０、４０、５０…ドライバＩＣチップ、２、１２…出力端子、３、１３…グランド端子、１００、１０６、１０７、１０９、２００、２０６、２０８、２０９、３００…電極、１０１、２０１…ＩＧＢＴチップ、１０２、２０２…ダイオードチップ、１０３、２０３…エミッタ電極パッド、１０５、２０５…ゲート電極パッド、１０７、２０７…チップコンデンサ、３００、３０１、３０２、３０３…チップ抵抗、４００…高電圧端子、４０１…グランド端子、４０２…出力端子、５００〜５１０…ワイヤ
【図１】
0005899947.tif 000002
【図２】
0005899947.tif 000003
【図３】
0005899947.tif 000004
【図４】
0005899947.tif 000005
【図５】
0005899947.tif 000006
【図６】
0005899947.tif 000007