(57)【特許請求の範囲】
【請求項１】
第１基板と第２基板とが、それぞれの貼合せ面で貼り合わせられた半導体装置であって、
前記第１基板の貼合せ面は、第１電極と、当該第１電極の拡散防止材料からなり当該貼合せ面から当該第１電極の周囲を連続して覆う第１絶縁膜とで構成され、
前記第２基板の貼合せ面は、前記第１電極に接合された第２電極と、当該第２電極の拡散防止材料からなり当該貼合せ面から当該第２電極の周囲を連続して覆う第２絶縁膜とで構成された
半導体装置。
【請求項２】
前記第１電極と前記第２電極とは、それぞれが単一の材料層で構成されている
請求項１記載の半導体装置。
【請求項３】
前記第１基板の貼合せ面と前記第２基板の貼合せ面は、それぞれが平坦化された面として構成されている
請求項１または２に記載の半導体装置。
【請求項４】
前記第１電極は、前記第１絶縁膜に形成された溝パターン内に埋め込まれ、
前記第２電極は、前記第２絶縁膜に形成された溝パターン内に埋め込まれている
請求項１〜３の何れかに記載の半導体装置。
【請求項５】
前記第１電極が埋め込まれた溝パターンを有する第１層間絶縁膜と、前記第２電極が埋め込まれた溝パターンを有する第２層間絶縁膜とを備え、
前記第１絶縁膜は、前記第１層間絶縁膜の溝パターンの内壁を含む当該第１層間絶縁膜上を覆う状態で設けられ、
前記第２絶縁膜は、前記第２層間絶縁膜の溝パターンの内壁を含む当該第２層間絶縁膜上を覆う状態で設けられた
請求項１〜３の何れかに記載の半導体装置。
【請求項６】
前記第１基板の貼合せ面は、前記第１電極および前記第１絶縁膜のみで構成され、
前記第２基板の貼合せ面は、前記第２電極および前記第２絶縁膜のみで構成されている
請求項１〜５の何れかに記載の半導体装置。
【請求項７】
前記第１絶縁膜は、前記第１電極と共に前記第２電極を構成する材料に対する拡散防止材料で構成され、
前記第２絶縁膜は、前記第２電極と共に前記第１電極を構成する材料に対する拡散防止材料で構成される
請求項１〜６の何れかに記載の半導体装置。
【請求項８】
前記第１電極と前記第２電極とは同一材料で構成されている
請求項１〜７の何れかに記載の半導体装置。
【請求項９】
前記第１絶縁膜と前記第２絶縁膜とは同一材料で構成されている
請求項１〜８の何れかに記載の半導体装置。
【請求項１０】
電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、
前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、
前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、
前記電極が形成された２枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う
半導体装置の製造方法。
【請求項１１】
前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う
請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う
請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
固体撮像装置と、前記固体撮像装置に入射光を導く光学系と、前記固体撮像装置を駆動する駆動回路とを有し、
前記固体撮像装置は、
第１基板と第２基板とが、それぞれの貼合せ面で貼り合わせられ、
前記第１基板の貼合せ面は、第１電極と、当該第１電極の拡散防止材料からなり当該貼合せ面から当該第１電極の周囲を連続して覆う第１絶縁膜とで構成され、
前記第２基板の貼合せ面は、前記第１電極に接合された第２電極と、当該第２電極の拡散防止材料からなり当該貼合せ面から当該第２電極の周囲を連続して覆う第２絶縁膜とで構成された
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置、半導体装置の製造方法、および電子機器に関し、特には２枚の基板を貼り合わせることによって電極間接合がなされた半導体装置、およびこのような半導体装置の製造方法、さらにはこの半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
半導体装置のさらなる高集積化を達成するための構造の一つとして、それぞれに素子や配線が形成された２枚の基板を積層させて貼り合わせた三次元構造が提案されている。このような三次元構造の半導体装置を製造する場合、先ず、それぞれに素子が形成された2枚の基板を用意し、それぞれの基板の貼合せ面側に、接合用の電極（ボンディングパッド）を引き出した状態とする。この際、例えば埋込配線技術（いわゆるダマシン処理）を適用することにより、銅（Ｃｕ）からなる接合用の電極が絶縁膜で囲まれた構成の貼合せ面を形成する。その後、貼合せ面を対向させて２枚の基板を配置し、さらに各貼合せ面に設けた電極同士を対応させて２枚の基板を積層させ、この状態で熱処理を施す。これにより、電極間を接合させた基板同士の貼り合わせを行なう（以上、例えば下記特許文献１参照）。
【０００３】
ここで、一般的な埋込配線技術による電極の形成は、例えば次のように行われる。先ず、基板の表面を覆う絶縁膜に溝パターンを形成し、次いで溝パターンの内壁を覆う状態で、銅（Ｃｕ）に対してバリア性を有する導電性の下地層（バリアメタル層）を絶縁膜上に成膜する。次に、バリアメタル層の上部に、溝パターンを埋め込む状態で銅（Ｃｕ）を用いた電極膜を成膜した後、バリアメタル層が露出するまで電極膜を研磨し、さらに絶縁膜が露出するまでバリアメタル層と電極膜とを研磨する。これにより、絶縁膜に形成した溝パターン内にバリアメタル層を介して電極膜が埋め込まれた埋込電極が形成される。
【０００４】
以上の埋込配線技術においては、電極膜を研磨してバリアメタル層が露出した時点で電極膜の研磨を自動的に停止できるものの、続いて行われる電極膜とバリアメタル層との研磨においては絶縁膜が露出した時点で電極膜の研磨を自動的に停止することができない。このため、研磨面内においては、溝パターン内の電極膜が過剰に研磨されるディッシングや、電極レイアウトに依存して溝パターン内の電極膜が過剰に研磨されるエロージョンが発生し易く、平坦な研磨面を得ることが困難である。そこで、電極膜を成膜する前に、絶縁膜上のバリアメタル層を除去して溝パターンの内壁のみにバリアメタル層を残し、この上部に電極膜を成膜して研磨を行う方法が提案されている（以上、下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１９１０８１号公報
【特許文献２】特開２０００−１２５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで上述したような貼り合わせによって得られる三次元構造の半導体装置においては、絶縁膜中への電極材料の拡散を防止しつつ、２枚の基板同士の貼り合わせ強度、および電極間の接合強度が確保された構造が望まれている。しかしながら、上記特許文献１に示された半導体装置の製造方法では、絶縁膜中への電極材料の拡散を防止することができない。
【０００７】
一方、上記特許文献２に示された埋込配線技術では、バリアメタル層（下地層）を介して電極膜を設けたことにより、絶縁膜中への電極材料の拡散は防止できる。しかしながら、この埋込配線技術は、基板同士の貼り合わせを考慮したものではなく、研磨によって得られた平坦化面に電極および絶縁膜と共にバリアメタル層が露出した状態になる。このため、平坦化面の全面において十分な貼り合わせ強度を確保することは困難である。
【０００８】
そこで本技術は、２枚の基板の貼り合わせによって電極間接合がなされた構成において、絶縁膜中への電極材料の拡散を防止しつつも貼り合わせ強度が確保され、これによって信頼性の向上が図られた三次元構造の半導体装置を提供することを目的とする。また本技術はこのような半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以上のような目的を達成するための本技術の半導体装置は、第１基板と、この第１基板に貼り合わせて設けられた第２基板とを備えている。そして特に、第１基板は、第１電極、および当該第１電極の拡散防止材料で構成され当該第１電極の周囲を覆う第１絶縁膜を含む。また第１基板は、第１電極と第１絶縁膜とで貼合せ面が構成されたものである。一方第２基板は、第１電極に接合された第２電極、および当該第２電極の拡散防止材料で構成され当該第２電極の周囲を覆う第２絶縁膜を含む。また第２基板は、第２電極と第２絶縁膜とで、第１基板に対する貼合せ面が構成されたものである。
【００１０】
以上のような本技術によれば、電極に対する拡散防止材料で構成された絶縁膜によって電極の周囲を覆った構造であるため、絶縁膜と電極との間にバリアメタル層を設ける必要はない。このため、２枚の基板（第１基板と第２基板）の貼合せ面を、絶縁膜と電極のみで構成して接合強度を確保しつつも、電極材料の絶縁膜への拡散を防止することができる。
【００１１】
さらに本技術は、上述した本技術の半導体装置の製造方法でもあり、次の手順を含む。先ず、電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成する。次に、絶縁膜に形成された溝パターンを埋め込む状態で、電極材料によって構成された電極膜を絶縁膜上に成膜する。さらに、絶縁膜が露出するまで電極膜を研磨し、溝パターン内に電極膜が埋め込まれた電極をパターン形成する。その後、以上のようにして電極が形成された２枚の基板を、当該電極同士を接合させる状態で貼り合わせる。
【発明の効果】
【００１２】
以上説明したように本技術によれば、２枚の基板の貼り合わせによって電極間接合がなされた構成において、電極材料の拡散を防止しつつも貼り合わせ強度が確保され、これによって信頼性の向上が図られた三次元構造の半導体装置を得ることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本技術が適用される半導体装置の一例を示す概略構成図である。
【図２】実施形態の半導体装置の構成を示す要部断面図である。
【図３】実施形態の半導体装置の製造におけるセンサ基板の作製手順（その１）を示す断面工程図である。
【図４】実施形態の半導体装置の製造におけるセンサ基板の作製手順（その２）を示す断面工程図である。
【図５】実施形態の半導体装置の製造における回路基板の作製手順（その１）を示す断面工程図である。
【図６】実施形態の半導体装置の製造における回路基板の作製手順（その２）を示す断面工程図である。
【図７】実施形態の半導体装置の製造における貼り合わせを示す断面図（その１）である。
【図８】実施形態の半導体装置の製造における貼り合わせを示す断面図（その２）である。
【図９】本技術の比較となる半導体装置の製造方法の一例を示す要部断面図である。
【図１０】本技術の変形例となる半導体装置の構成を示す要部断面図である。
【図１１】本技術を適用して得られた半導体装置を用いた電子機器の構成図である。
【発明を実施するための形態】
【００１４】
以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．実施形態の半導体装置の概略構成例
２．実施形態の半導体装置の構成
３．実施形態の半導体装置の製造におけるセンサ基板の作製手順
４．実施形態の半導体装置の製造における回路基板の作製手順
５．実施形態の半導体装置の製造における基板の貼り合わせ
６．実施形態の半導体装置の変形例
７．実施形態の半導体装置を用いた電子機器の一例
【００１５】
≪１．実施形態の半導体装置の概略構成例≫
図１に、本技術が適用される三次元構造の半導体装置の一例として、固体撮像装置の概略構成を示す。この図に示す半導体装置１は、第１基板としてのセンサ基板２と、第２基板としての回路基板７とを含み、このセンサ基板２に対して積層させた状態で貼り合わされた第２基板としての回路基板７とを備えた、いわゆる３次元構造の半導体装置（固体撮像装置）である。以下、第１基板としてのセンサ基板２を単にセンサ基板２と称し、第２基板としての回路基板７を単に回路基板７と称する。
【００１６】
センサ基板２の一面側には、光電変換部を含む複数の画素３が規則的に２次元的に配列された画素領域４が設けられている。画素領域４には、複数の画素駆動線５が行方向に配線され、複数の垂直信号線６が列方向に配線されており、１つの画素３が１本の画素駆動線５と１本の垂直信号線６とに接続される状態で配置されている。これらの各画素３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、複数の画素で画素回路の一部を共有している場合もある。
【００１７】
また回路基板７の一面側には、センサ基板２に設けられた各画素３を駆動するための垂直駆動回路８、カラム信号処理回路９、水平駆動回路１０、およびシステム制御回路１１などの周辺回路が設けられている。
【００１８】
≪２．実施形態の半導体装置の構成≫
図２は、実施形態の半導体装置の構成を示す要部断面図であり、図１における３画素分の断面図である。以下、この要部断面図に基づいて実施形態の半導体装置の詳細な構成を説明する。
【００１９】
図２に示す半導体装置１は、上述したようにセンサ基板２と回路基板７とを積層させた状態で貼り合わせた３次元構造の固体撮像装置である。センサ基板２は、半導体層２ａと、半導体層２ａにおける回路基板７側の面上に配置された配線層２ｂおよび電極層２ｃとで構成されている。回路基板７は、半導体層７ａと、半導体層７ａにおけるセンサ基板２側の面上に配置された第１配線層７ｂ、第２配線層７ｃ、および電極層７ｄとで構成されている。
【００２０】
以上のようなセンサ基板２と回路基板７とは、電極層２ｃの表面と電極層７ｄの表面とを貼合せ面として貼り合わせられており、本実施形態においては以降に詳細に説明するように、これらの電極層２ｃおよび電極層７ｄの構成が特徴的である。
【００２１】
またセンサ基板２における回路基板７と反対側の面には、保護膜１５、カラーフィルタ層１７、およびオンチップレンズ１９がこの順に積層されている。
【００２２】
次に、センサ基板２および回路基板７を構成する各層の詳細な構成を順次説明し、さらに保護膜１５、カラーフィルタ層１７、およびオンチップレンズ１９の構成を順に説明する。
【００２３】
［半導体層２ａ（センサ基板２側）］
センサ基板２側の半導体層２ａは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層２ａにおいて、カラーフィルタ層１７やオンチップレンズ１９等が配置されている第１面側には、例えばｎ型不純物層（またはｐ型不純物層）からなる光電変換部２１が画素毎に設けられている。また、半導体層２ａの第２面側には、ｎ＋型不純物層からなるフローティングディフュージョンＦＤおよびトランジスタＴｒのソース／ドレイン２３、さらにはここでの図示を省略した他の不純物層などが設けられている。
【００２４】
[配線層２ｂ（センサ基板２側）］
センサ基板２において半導体層２ａ上に設けられた配線層２ｂは、半導体層２ａとの界面側に、ゲート絶縁膜２５を介して設けられた転送ゲートＴＧおよびトランジスタＴｒのゲート電極２７、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートＴＧおよびゲート電極２７は、層間絶縁膜２９で覆われており、この層間絶縁膜２９に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線３１が設けられている。
【００２５】
この場合、層間絶縁膜２９は、例えば酸化シリコンを用いて構成される。また、埋込配線３１のレイアウトが密である場合、埋込配線３１間の容量を低減するために酸化シリコンよりも誘電率の低い材料を用いて構成されていても良い。このような層間絶縁膜２９には、回路基板７側に開口する溝パターンが形成され、溝パターンの一部が転送ゲートＴＧやゲート電極２７に達する構成となっている。
【００２６】
このような溝パターン内に、バリアメタル層３１ａを介して銅（Ｃｕ）からなる配線層３１ｂが設けられ、これらの２層によって埋込配線３１が構成されている。ここでバリアメタル層３１ａは、酸化シリコンやこれよりも誘電率の低い材料からなる層間絶縁膜２９に対する銅（Ｃｕ）の拡散を防止するための層であり、例えばタンタル（Ｔａ）や窒化タンタル（ＴａＮ）を用いて構成される。
【００２７】
尚、以上のような配線層２ｂは、さらに積層された多層配線層として構成されていても良い。
【００２８】
［電極層２ｃ（センサ基板２側）］
配線層２ｂ上に設けられたセンサ基板２側の電極層２ｃは、センサ基板２において、回路基板７側の表面に引き出された第１電極３３と、第１電極３３の周囲を覆う第１絶縁膜３５とを有している。これらの第１電極３３および第１絶縁膜３５は、センサ基板２において回路基板７に対する貼合せ面４１を構成している。
【００２９】
このうち第１電極３３は、単一の材料層で構成されたもので、例えば銅（Ｃｕ）を用いて構成されている。このような第１電極３３は、第１絶縁膜３５に埋め込まれた埋込配線として構成されている。
【００３０】
また第１絶縁膜３５は、配線層２ｂを覆う状態で設けられており、回路基板７側に開口する溝パターン３５ａを備え、この溝パターン３５ａ内に第１電極３３が埋め込まれている。つまり、第１絶縁膜３５は、第１電極３３の周囲に接して設けられている。尚、ここでの図示は省略したが、第１絶縁膜３５に設けられた溝パターン３５ａの一部は、配線層２ｂに設けた埋込配線３１に達しており、この内部に埋め込まれた第１電極３３が必要に応じて埋込配線３１に接続された状態となっている。
【００３１】
以上のような第１絶縁膜３５は、第１電極３５を構成する材料に対する拡散防止材料で構成されている。このような拡散防止材料としては、第１電極３５を構成する材料に対する拡散係数が小さいものが用いられる。特に本実施形態においては、拡散防止材料を用いた単一の材料層として第１絶縁膜３５が構成されている。また本実施形態において、第１絶縁膜３５は、第１電極３３に対する拡散防止材料であると共に、回路基板７においてセンサ基板２側の表面に引き出された第２電極６７を構成する材料に対する拡散防止材料で構成されている。
【００３２】
例えば第１電極３３および第２電極６７が銅（Ｃｕ）を用いて構成されたものである場合、第１絶縁膜３５を構成する拡散防止材料としては、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）が例示される。また有機絶縁性材料としては、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ポリアリルエーテル（ＰＡＥ）が例示される。尚、電極層２ｃは、センサ基板２側の最上層であるため、第1電極３３のレイアウトもラフである。このため、第1電極３３間に容量が付き難く、第1絶縁膜３５に対して低誘電率が求められることはない。
【００３３】
以上のように、センサ基板２における回路基板７側の表面は、回路基板７との貼合せ面４１として構成され、第１電極３３および第１絶縁膜３５のみで構成された状態となっている。この貼合せ面４１は、平坦化された面として構成されている。
【００３４】
［半導体層７ａ（回路基板７側）］
回路基板７側の半導体層７ａは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層７ａにおいて、センサ基板２側の表面層には、トランジスタＴｒのソース／ドレイン５１、さらにはここでの図示を省略した不純物層などが設けられている。
【００３５】
[第１配線層７ｂ（回路基板７側）］
回路基板７側の第１配線層７ｂは、半導体層７ａとの界面側に、ゲート絶縁膜５３を介して設けられたゲート電極５５、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極５５および他の電極は、層間絶縁膜５７で覆われており、この層間絶縁膜５７に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線５９が設けられている。
【００３６】
層間絶縁膜５７および埋込配線５９の構成は、センサ基板２側の配線層２ｂと同様である。すなわち、層間絶縁膜５７には、センサ基板２側に開口する溝パターンが形成され、溝パターンの一部がゲート電極５５やソース／ドレイン５１に達する構成となっている。また、このような溝パターン内に、バリアメタル層５９ａを介して銅（Ｃｕ）からなる配線層５９ｂが設けられ、これらの２層によって埋込配線５９が構成されている。
【００３７】
[第２配線層７ｃ（回路基板７側）］
回路基板７側の第２配線層７ｃは、第１配線層７ｂとの界面側に、拡散防止絶縁膜６１を介して積層された層間絶縁膜６３を備えている。これらの拡散防止絶縁膜６１および層間絶縁膜６３に設けられた溝パターン内にはたとえば銅（Ｃｕ）を用いた埋込配線６５が設けられている。
【００３８】
拡散防止絶縁膜６１は、第１配線層７ｂに設けられた埋込配線５９を構成する材料に対する拡散防止材料で構成されている。このような拡散防止絶縁膜６１は、例えば窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）からなる。
【００３９】
層間絶縁膜６３および埋込配線６５の構成は、センサ基板２側の配線層２ｂと同様である。すなわち、層間絶縁膜６３には、センサ基板２側に開口する溝パターンが形成され、溝パターンの一部が第１配線層７ｂの埋込配線５９に達する構成となっている。また、このような溝パターン内に、バリアメタル層６５ａ介して銅（Ｃｕ）からなる配線層６５ｂが設けられ、これらの２層によって埋込配線６５が構成されている。
【００４０】
尚、以上のような第１配線層７ｂ、第２配線層７ｃは、さらに積層された多層配線層として構成されていても良い。
【００４１】
［電極層７ｄ（回路基板７側）］
第２基板である回路基板７側の電極層７ｄは、回路基板７において、センサ基板２側の表面に引き出されて第１電極３３に接合された第２電極６７と、第２電極６７の周囲を覆う第２絶縁膜６９とを有している。これらの第２電極６７および第２絶縁膜６９は、回路基板７においてセンサ基板２に対する貼合せ面７１を構成しており、以下に説明するようにセンサ基板２側の電極層２ｃと同様に構成されている。
【００４２】
すなわち第２電極６７は、単一の材料層で構成されたもので、センサ基板２側に設けた第１電極３３と良好な接合性が保たれる材料で構成されている。このため、第２電極６７は、第１電極３３と同一材料で構成されていて良く、例えば銅（Ｃｕ）を用いて構成されている。このような第２電極６７は、第２絶縁膜６９に埋め込まれた埋込配線として構成されている。
【００４３】
また第２絶縁膜６９は、第２配線層７ｃを覆う状態で設けられており、センサ基板２側に開口する溝パターン６９ａを備え、この溝パターン６９ａ内に第２電極６７が埋め込まれている。つまり、第２絶縁膜６９は、第２電極６７の周囲に接して設けられている。尚、ここでの図示は省略したが、第２絶縁膜６９に設けられた溝パターン６９ａの一部は、下層の埋込配線６５に達しており、この内部に埋め込まれた第２電極６７が必要に応じて埋込配線６５に接続された状態となっている。
【００４４】
以上のような第２絶縁膜６９は、第２電極６７を構成する材料に対する拡散防止材料で構成されている。特に本実施形態においては、拡散防止材料を用いた単一の材料層として第２絶縁膜６９が構成されている。また本実施形態において、第２絶縁膜６９は、第２電極６７と共に、センサ基板２において回路基板７との貼合せ面に引き出された第１電極３３を構成する材料に対する拡散防止材料で構成されていて良い。
【００４５】
このような第２絶縁膜６９は、センサ基板２側に設けた第１絶縁膜３５として例示した材料の中から選択した材料を用いることができる。尚、第２絶縁膜６９は、センサ基板２側における第１絶縁膜３５と良好な接合性が保たれる材料で構成されている。このため、第２絶縁膜６９は、第１絶縁膜３５と同一材料で構成されていて良い。また、電極層７ｄは、回路基板７側の最上層であるため、第２電極６７のレイアウトもラフである。このため、第２電極６７間に容量が付き難く、第２絶縁膜６９に対して低誘電率が求められることはない。
【００４６】
以上のように、回路基板７におけるセンサ基板２側の表面は、センサ側基板２との貼合せ面７１として構成され、第２電極６７および第２絶縁膜６９のみで構成された状態となっている。この貼合せ面７１は、平坦化された面として構成されている。
【００４７】
［保護膜１５］
センサ基板２の光電変換部２１を覆う保護膜１５は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。
【００４８】
［カラーフィルタ層１７］
カラーフィルタ層１７は、各光電変換部２１に対応して１：１で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。
【００４９】
［オンチップレンズ１９］
オンチップレンズ１９は、各光電変換部２１およびカラーフィルタ層１７を構成する各色のカラーフィルタに対応して１：１で設けられ、各光電変換部２１に入射光が集光されるように構成されている。
【００５０】
［実施形態の半導体装置の作用効果］
以上のように構成された半導体装置１によれば、第１電極３３に対する拡散防止材料で構成された第１絶縁膜３５によって第１電極３３の周囲を覆った構造であるため、第１電極３３と第１絶縁膜３５との間にバリアメタル層を設ける必要はない。同様に、第２電極６７に対する拡散防止材料で構成された第２絶縁膜６９によって第２電極６７の周囲を覆った構造であるため、第２電極６７と第２絶縁膜６９との間にバリアメタル層を設ける必要はない。
【００５１】
このため、センサ基板２の貼合せ面４１と、回路基板７の貼合せ面７１とのそれぞれを、絶縁膜３５，６９と電極３３，６７のみで構成して接合強度を確保しつつ、電極３３，６７を構成する材料の絶縁膜３５，６９への拡散を防止することができる。
【００５２】
この結果、センサ基板２と回路基板７との貼り合わせによって電極３３−６７間接合がなされた三次元構造の半導体装置１において、電極材料の絶縁膜３５，６９中への拡散を防止しつつも貼り合わせ強度が確保され、信頼性の向上を図ることが可能になる。
【００５３】
≪３．実施形態の半導体装置の製造におけるセンサ基板の作製手順≫
図３は、実施形態で説明した構成の半導体装置の製造に用いるセンサ基板の作製手順を説明するための断面工程図（その１）であり、図４は断面工程図（その２）である。以下、これらの図に基づいて実施形態に用いるセンサ基板の作製手順を説明する。
【００５４】
［図３Ａ］
先ず、図３Ａに示すように、例えば単結晶シリコンからなる半導体基板２０を用意する。この半導体基板２０の所定深さにｎ型不純物層からなる光電変換部２１を形成し、さらに光電変換部２１の表面層に、ｎ＋型不純物層からなる電荷転送部やｐ＋型不純物層からなる正孔用の電荷蓄積部を形成する。また半導体基板２０の表面層に、ｎ＋型不純物層からなるフローティングディユージョンＦＤ、およびソース／ドレイン２３、さらにはここでの図示を省略した他の不純物層を形成する。
【００５５】
また半導体基板２０の表面上に、ゲート絶縁膜２５を成膜し、さらにこの上部に転送ゲートＴＧおよびゲート電極２７を形成する。転送ゲートＴＧはフローティングディユージョンＦＤと光電変換部２１との間に形成され、ゲート電極２７は、ソース／ドレイン２３間に形成される。またこれと同一工程で、ここでの図示を省略した他の電極を形成する。
【００５６】
その後、半導体基板２０上に、転送ゲートＴＧおよびゲート電極２７を覆う状態で、例えば酸化シリコンからなる層間絶縁膜２９を成膜する。
【００５７】
［図３Ｂ］
次に図３Ｂに示すように、層間絶縁膜２９に溝パターン２９ａを形成する。この溝パターン２９ａは、必要に応じた箇所で転送ゲートＴＧに達する形状で形成される。またここでの図示は省略したが、層間絶縁膜２９およびゲート絶縁膜２５には、必要箇所においてソース／ドレイン２３に達する溝パターンを形成する。
【００５８】
次に溝パターン２９ａの内壁を覆う状態で、バリアメタル層３１ａを成膜し、この上部に溝パターン２９ａを埋め込む状態で銅（Ｃｕ）からなる配線層３１ｂを成膜する。
【００５９】
［図３Ｃ］
その後図３Ｃに示すように、化学的機械研磨（chemical mechanical polishing：以下ＣＭＰ）法によって、バリアメタル層３１ａが露出するまで配線層３１ｂを平坦化除去し、さらに、層間絶縁膜２９が露出するまでバリアメタル層３１ａを平坦化除去する。これにより、溝パターン２９ａ内にバリアメタル層３１ａを介して配線層３１ｂを埋め込んでなる埋込配線３１を形成し、埋込配線３１を備えた配線層２ｂを得る。
【００６０】
以上までの工程は、特に工程手順が限定されることはなく、適宜選択された通常の工程手順で行えば良い。本技術では、次の工程からが特徴的な工程となる。
【００６１】
［図４Ａ］
すなわち先ず、図４Ａに示すように、配線層２ｂ上に、第１絶縁膜３５を成膜する。第１絶縁膜３５は、次に成膜する第１電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第１電極膜が銅（Ｃｕ）からなる場合、第１絶縁膜３５は、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、酸窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）が例示される。また有機絶縁性材料としては、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、ポリイミド、ポリアリルエーテル（ＰＡＥ）が例示される。
【００６２】
以上のような各材料からなる第１絶縁膜３５は、それぞれの材料に適する成膜方法で成膜される。例えば、無機絶縁性材料であれば、化学気相成長法（chemical vapor deposition：ＣＶＤ）が適用され、有機絶縁性材料であればＣＶＤ法や塗布法が適用される。
【００６３】
次に、第１絶縁膜３５に、溝パターン３５ａを形成する。この溝パターン３５ａは、電極パッドが埋め込まれる形状を有し、ここでは図示されない必要箇所において下層の埋込配線３１に達している。
【００６４】
このような溝パターン３５ａは、次のようにして形成する。例えば第１絶縁膜３５が無機絶縁材料からなるものであれば、先ずフォトリソグラフィー法によって第１絶縁膜３５上にレジストパターンを形成し、これをマスクにして第１絶縁膜３５をエッチングする。これにより溝パターン３５ａを形成する。一方、第１絶縁膜３５が有機絶縁材料からなるものであれば、先ず第１絶縁膜３５上に無機材料層を形成し、この上部にレジストパターンを形成する。次に、レジストパターンをマスクにして無機材料層をエッチングして無機マスクを形成した後、無機マスク上から第１絶縁膜３５をエッチングする。これによって溝パターン３５ａを形成し、溝パターン３５ａを形成した後に、第１絶縁膜３５上から無機マスクを除去する。
【００６５】
［図４Ｂ］
次に図４Ｂに示すように、第１絶縁膜３５上に、溝パターン３５ａを埋め込む状態で、第１電極膜３３ａを直接成膜する。第１電極膜３３ａは、第１絶縁膜３５に対しての拡散が防止された材料からなり、例えば銅（Ｃｕ）を用いて構成される。このような第１電極膜３３ａの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。
【００６６】
［図４Ｃ］
次いで図４Ｃに示すように、ＣＭＰ法によって、第１絶縁膜３５が露出するまで第１絶縁膜３５上に直接成膜された第１電極膜３３ａを平坦化除去する。この際、第１絶縁膜３５を研磨ストッパとし、研磨面内において周囲に第１絶縁膜３５が露出した第１電極膜３３ａ部分から順に、研磨が自動的に停止するようなＣＭＰを行う。このようなＣＭＰは、第１電極膜３３ａが銅（Ｃｕ）に代表される化学的に活性な材料であれば良く、次のような様々な方法が例示される。
【００６７】
例えば、第１電極膜３３ａのＣＭＰによる研磨の進行によって周囲に第１絶縁膜３５が露出した部分では、研磨スラリーの局所的な温度変化や、研磨面における第１絶縁膜３３ａの占有率の局所的な変化が発生する。そこで、これらの局所的な変化を利用した化学的作用により、周囲に第１絶縁膜３５が露出した第１電極膜３３ａ部分において、局所的にＣＭＰによる研磨の進行を自動的に停止させる方法が例示される。
【００６８】
また電極膜３３ａの表面だけを変質させ、化学的なエッチング作用を用いず、研磨パッドが接触する部分でのみ研磨を進行させる方法が例示される。この場合、第１電極膜３３ａのＣＭＰによる研磨の進行によって周囲に第１絶縁膜３５が露出した第１電極膜３３ａ部分では、第１絶縁膜３５の表面が基準面となり、それ以上研磨が進むことはない。このため、周囲に第１絶縁膜３５が露出した第１電極膜３３部分から順に、研磨が自動手に停止する。具体的には、研磨スラリーとして砥粒レスCu用研磨スラリー「HS-C430」(日立化成工業社製商品名)を用いることにより、このようなＣＭＰが行われる。
【００６９】
以上により、溝パターン３５ａ内に第１電極膜３３ａを埋め込んでなる第１電極３３を埋込電極として形成し、第１電極３３を備えた電極層２ｃを得る。またこれにより、第１電極３３と第１絶縁膜３５とで構成された平坦な貼合せ面４１を有するセンサ基板２が、第１基板として作製される。
【００７０】
≪４．実施形態の半導体装置の製造における回路基板の作製手順≫
図５は、実施形態で説明した構成の半導体装置の製造に用いる回路基板の作製手順を説明するための断面工程図（その１）であり、図６は断面工程図（その２）である。以下、これらの図に基づいて実施形態に用いる回路基板の作製手順を説明する。
【００７１】
［図５Ａ］
先ず、図５Ａに示すように、例えば単結晶シリコンからなる半導体基板５０を用意する。この半導体基板５０の表面層に、各導電型のソース／ドレイン５１、およびここでの図示を省略した他の不純物層を形成する。また半導体基板５０の表面上に、ゲート絶縁膜５３を成膜し、さらにこの上部にゲート電極５５を形成する。ゲート電極５５は、ソース／ドレイン５１間に形成される。またこれと同一工程で、ここでの図示を省略した他の電極を形成する。
【００７２】
その後、半導体基板５０上に、ゲート電極５５を覆う状態で、例えば酸化シリコンからなる層間絶縁膜５７を成膜する。
【００７３】
次に、層間絶縁膜５７に溝パターン５７ａを形成する。この溝パターン５７ａは、必要に応じた箇所でゲート電極５５に達する形状で形成される。またここでの図示は省略したが、層間絶縁膜５７およびゲート絶縁膜５３には、必要箇所においてソース／ドレイン５１に達する溝パターンを形成する。次に溝パターン５７ａの内壁を覆う状態で、バリアメタル層５９ａを成膜し、この上部に溝パターン５７ａを埋め込む状態で銅（Ｃｕ）からなる配線層５９ｂを成膜した後、ＣＭＰによって配線層５９ｂおよびバリアメタル層５９ａを順次平坦化除去する。これにより、溝パターン５７ａ内にバリアメタル層５９ａを介して配線層５９ｂを埋め込んでなる埋込配線５９を形成し、埋込配線５９を備えた第１配線層７ｂを得る。
【００７４】
［図５Ｂ］
次に、図５Ｂに示すように、第１配線層７ｂ上に拡散防止絶縁膜６１を介して層間絶縁膜６３を積層させて成膜し、この層間絶縁膜６３および拡散防止絶縁膜６１に溝パターン６３ａする。この溝パターン６３ａは、必要に応じた箇所で下層の埋込配線５９に達して形成される。その後は、第１配線層７ｂの形成手順と同様にして、溝パターン６３ａ内にバリアメタル層６５ａを介して配線層６５ｂを埋め込んでなる埋込配線６５を形成し、第２配線層７ｃを得る。
【００７５】
以上までの工程は、通常の工程手順で行えばよく、また特に工程手順が限定されることはなく、適宜の手順で行うことができる。本技術では、次の工程からが特徴的な工程となる。
【００７６】
［図５Ｃ］
すなわち先ず、図５Ｃに示すように、第２配線層７ｃ上に、第２絶縁膜６９を成膜する。第２絶縁膜６９は、次に成膜する第２電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第２電極膜が銅（Ｃｕ）からなる場合、第２絶縁膜６９は、先に説明したセンサ基板（２）側の第１絶縁膜（３５）と同様の材料が用いられ、同様に成膜される。
【００７７】
次に、第２絶縁膜６９に、溝パターン６９ａを形成する。この溝パターン６９ａは、電極パッドが埋め込まれる形状を有し、必要箇所において第２配線層７ｃに形成された埋込配線６５に達している。このような溝パターン６９ａの形成は、先に説明したセンサ基板（２）側の第１絶縁膜（３５）に形成した溝パターン３５ａと同様に形成される。
【００７８】
［図６Ａ］
次に図６Ａに示すように、第２絶縁膜６９上に、溝パターン６９ａを埋め込む状態で、第２電極膜６７ａを直接成膜する。第２電極膜６７ａは、第２絶縁膜６９に対しての拡散が防止された材料からなり、例えば銅（Ｃｕ）を用いて構成される。このような第２電極膜６７ａの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。
【００７９】
［図６Ｂ］
次いで図６Ｂに示すように、ＣＭＰ法によって、第２絶縁膜６９が露出するまで第２電極膜６７ａを平坦化除去する。第２電極膜６７ａの平坦化は、図４Ｃを用いて説明した第１電極膜３３ａの平坦化と同様に、第２絶縁膜６９を研磨ストッパとし、研磨面内において周囲に第２絶縁膜６９が露出した第２電極膜６７ａ部分から順に、研磨が自動的に停止するようなＣＭＰによって行う。
【００８０】
以上により、溝パターン６９ａ内に第２電極膜６７ａを埋め込んでなる第２電極６７を形成し、埋込電極としての第２電極６７を備えた電極層７ｄを得る。またこれにより、第２電極６７と第２絶縁膜６９とで構成された平坦な貼合せ面７１を有する回路基板７が、第２基板として作製される。
【００８１】
≪５．実施形態の半導体装置の製造における基板の貼り合わせ≫
次に図７および図８を用いて、平坦な貼合せ面４１が形成されたセンサ基板２と、平坦な貼合せ面７１が形成された回路基板７との貼り合わせ手順を説明する。
【００８２】
［図７］
先ず図７に示すように、上述した手順で作製したセンサ基板２と回路基板７とを、平坦な貼合せ面４１−貼合せ面７１同士を向かい合わせて対向配置する。またさらに、センサ基板２側の第１電極３３と、回路基板７側の第２電極６７とが対応するように、センサ基板２と回路基板７とを位置合わせする。図示した例では、第１電極３３と第２電極６７とが１：１で対応している状態を示したが、対応状態はこれに限定されることはない。
【００８３】
尚、センサ基板２の貼合せ面４１、および回路基板７の貼合せ面７１に対しては、必要に応じてウェット処理またはプラズマ処理による貼合せの前処理を施しておく。
【００８４】
［図８］
次に図８に示すように、センサ基板２と回路基板７とを、貼合せ面４１−貼合せ面７１同士を接触させて積層させる。この状態で熱処理を行うことにより、貼合せ面４１の第１電極３３と、貼合せ面７１の第２電極６７とを接合させる。貼合せ面４１の第１絶縁膜３５と貼合せ面７１の第２絶縁膜６９とを接合させる。このような熱処理は、第１電極３３と第２電極６７とを構成する材料により、センサ基板２および回路基板７に形成された素子や配線に影響のない範囲でこれらの電極３３，６７が十分に接合する温度および時間で行われる。
【００８５】
例えば、第１電極３３および第２電極６７が、銅（Ｃｕ）を主とする材料で構成される場合、２００℃〜６００℃で１〜５時間程度の熱処理が行われる。このような熱処理は、加圧雰囲気下で行っても良く、センサ基板２と回路基板７とを両面側から押し圧した状態で行っても良い。一例として、４００℃で４時間の熱処理を行うことで、Ｃｕ−Ｃｕ接合を行う。
【００８６】
以上のようにしてセンサ基板２と回路基板７とを積層させ、これらの間を接合面４１−７１間で貼り合わせた後、センサ基板２側の半導体基板２０を薄膜化して半導体層２ａとし、光電変換部２１を露出させる。また必要に応じて回路基板７側の半導体基板５０を薄膜化して半導体層７ａとする。
【００８７】
［図２］
その後は図２に示したように、センサ基板２における光電変換部２１の露出面上に保護膜１５を成膜し、さらに保護膜１５上にカラーフィルタ層１７およびオンチップレンズ１９を形成し、半導体装置（固体撮像装置）１を完成させる。
【００８８】
［実施形態の半導体装置の製造方法の作用効果］
以上説明した実施形態の製造方法によれば、図４Ｃを用いて説明したように、センサ基板２の形成において、第１絶縁膜３５上に直接成膜された第１電極膜３３ａを、第１絶縁膜３５を研磨ストッパとしたＣＭＰによって平坦化除去している。この際、周囲に第１絶縁膜３５が露出した第１電極膜３３ａ部分から順に、研磨を自動的に停止させたＣＭＰを行うことにより、研磨面の全面においてディッシングやエロージョンの発生を防止でき、平坦な研磨面を貼合せ面４１として得ることが可能になる。
【００８９】
また、図６Ｂを用いて説明した工程においても、上述と同様に平坦な研磨面を貼合せ面７１として得ることが可能になる。
【００９０】
したがって、図７および図８を用いて説明した貼合せの工程においては、センサ基板２と回路基板７との貼合せを、互いに平坦な貼合せ面４１と貼合せ面７１との間で行うことができる。これにより、貼合せ面４１−貼合せ面７１の全面間で、良好な電極３３−６７間接合がなされた貼合せが行われ、センサ基板２と回路基板７との貼り合わせ強度を保つことが可能になる。
【００９１】
さらに、センサ基板２側の貼合せ面４１を構成する第１絶縁膜３５は、第１電極３３に対する拡散防止材料で構成されている。このため、第１絶縁膜３５への第１電極３３の拡散を防止できる。同様に、回路基板７側の貼合せ面７１を構成する第２絶縁膜６９は、第２電極６７に対する拡散防止材料で構成されている。このため、第２電極６７の第２絶縁膜６９への拡散を防止できる。したがって、上述したような電極３３−６７間の接合強度を保った貼り合わせを実現可能な構成となっている。
【００９２】
しかも、回路基板７側の第２電極６７に対する拡散防止材料によってセンサ基板２側の第１絶縁膜３５を構成し、センサ基板２側の第１電極３３に対する拡散防止材料によって回路基板７側の第２絶縁膜６９を構成する。これにより、センサ基板２と回路基板７との間での電極材料の相互拡散をも防止できる。
【００９３】
加えて、センサ基板２側の貼合せ面４１が第１電極３３と第１絶縁膜３５のみで構成され、回路基板７側の貼合せ面７１が第２電極６７と第２絶縁膜６９のみで構成されている。このため、化学的に不活性で接合強度を保ち難いバリアメタル層によって貼合せ面４１，７１が構成されることはなく、貼合せ面の構成が単純化され、これによっても接合強度を保つことが可能になる。
【００９４】
ここで図９には、比較例となる半導体装置の製造手順を示す。図９に示した比較例の手順は、次のように行う。
【００９５】
先ず図９Ａに示すように、一方の基板表面を覆う第１絶縁膜１０１に溝パターン１０１ａを形成し、この溝パターン１０１ａに沿って電極材料に対するバリアメタル層１０２を成膜した後、この上部に銅（Ｃｕ）からなる第１電極膜１０３ａを成膜する。次いで図９Ｂに示すように、第１電極膜１０３ａをＣＭＰによって平坦化除去し、バリアメタル層１０２を露出させる。この際、バリアメタル層１０２を研磨ストッパとしたＣＭＰを行う。またこのＣＭＰにおいては、研磨面内において周囲にバリアメタル層１０２が露出した第１電極膜１０３ａ部分から順に、研磨が自動的に停止するようなＣＭＰを行う。
【００９６】
その後、図９Ｃに示すように、バリアメタル層１０２を研磨によって平坦化除去し、第１絶縁膜１０１を露出させる。以上により、第１絶縁膜１０１の溝パターン１０１ａ内に、バリアメタル層１０２を介して銅（Ｃｕ）からなる第１電極膜１０３ａが埋め込まれた第１電極１０３を形成する。
【００９７】
一方、図９Ａ’〜図９Ｃ’に示すように、他方の基板の表面側にも、同様の手順で第２絶縁膜２０１の溝パターン２０１ａ内に、バリアメタル層２０２を介して銅（Ｃｕ）からなる第２電極膜２０３ａが埋め込まれた第２電極２０３を形成する。
【００９８】
その後は、図９Ｄに示すように、それぞれの研磨面を対向配置し、第１電極１０３と第２電極２０３とを対応させて接合させ、２つの基板の貼合せを行う。
【００９９】
このような比較例の手順では、図９Ｂから図９Ｃに至るバリアメタル層１０２と第１電極膜１０３ａの研磨において、化学的に活性である銅（Ｃｕ）からなる第１電極膜１０３ａの急激な露出面積の変化が生じることがない。このため、周囲に第１絶縁膜１０１が露出した第１電極膜１０３ａ部分から順に、研磨を自動的に停止させるＣＭＰを行うことはできない。したがって、研磨面内においてのディッシングやエロージョンの発生を防止できず、平坦な研磨面を得ることが困難である。これは、図９Ｃ’に示される工程も同様である。
【０１００】
しがたって、図９Ｄに示したように、平坦性に劣る研磨面同士を対向させて基板同士貼り合わせても、十分な貼合せ強度を得ることはできず、しかも第１電極１０３と第２電極２０３との接合強度も十分に得ることはできない。
【０１０１】
また、図９Ｃに示した研磨面は、第１絶縁膜１０１、バリアメタル層１０２、および第１電極１０３で構成される。一方、図９Ｃ’に示した研磨面も、第２絶縁膜２０１、バリアメタル層２０２、および第２電極２０３で構成される。このため、研磨面同士の貼合せ界面には、第１絶縁膜１０１および第１電極１０３とバリアメタル層２０２との接合界面、第２絶縁膜２０１および第２電極２０３とバリアメタル層１０２との接合界面も発生する。しかしながら、バリアメタル層１０２，２０２は、化学的に不活性であるため、貼合せ際にしてのプラズマ処理やウェット処理での前処理が困難である。このため貼合せ面においてバリアメタル層１０２，２０２が露出している部分では、接合強度を得ることができず、基板同士の貼合せ強度の低下を招く要因になる。
【０１０２】
以上のような比較例に対して、図２に示した本実施形態の半導体装置では、第１電極３３および第１絶縁膜３５、第２電極６７および第２絶縁膜６９の、それぞれ２種類に単純化された平坦な貼合せ面４１と貼合せ面７１との間で貼合せが行われる。そして、第１電極３３−第２電極６７間、第１絶縁膜３５−第２絶縁膜６９間、第１電極３３−第２絶縁膜６９間、および第２電極−第１絶縁膜３５間は、それぞれ十分な接合強度を得ることが可能である。このためセンサ基板（第１基板）２−回路基板（第２基板）７間には、十分な貼合せ強度を得ることが可能なのである。
【０１０３】
≪６．実施形態の半導体装置の変形例≫
図１０は、実施形態の変形例となる半導体装置の要部断面図である。この図に示すように、第1基板としてのセンサ基板２には、層間絶縁膜３５-1と拡散防止絶縁膜３５-2とを用いた第1絶縁膜３５’を設けても良い。この場合、例えば酸化シリコンや低誘電率材料を用いた層間絶縁膜３５-1に、溝パターン３５ａが設けられ、この溝パターン３５ａの内壁を含む層間絶縁膜３５-1上を覆う状態で、拡散防止絶縁膜３５-2が設けられている。そして、溝パターン３５ａ内に、拡散防止絶縁膜３５-2を介して第１電極３３が設けられている。これにより、第１電極３３の周囲は拡散防止絶縁膜３５-2で囲まれ、第１電極３３と拡散防止絶縁膜３５-2とで貼合せ面４１が構成された状態となっている。
【０１０４】
また第２基板としての回路基板７にも、同様にして層間絶縁膜６９-1と拡散防止絶縁膜６９-2とを用いた第２絶縁膜６９’を設けても良い。これにより、第２電極６７の周囲は拡散防止絶縁膜６９-2で囲まれ、第２電極６７と拡散防止絶縁膜６９-2とで貼合せ面７１が構成された状態となっている。
【０１０５】
このような構成の半導体装置１’であっても、センサ基板２の貼合せ面４１と、回路基板７の貼合せ面７１とを、拡散防止絶縁膜３５-2，６９-2と電極３３，６７のみで構成して接合強度を確保することが可能である。しかも、電極３３，６７を構成する材料の層間絶縁膜３５-1，６９-1への拡散を防止することができる。
【０１０６】
この結果、２枚の基板２−７の貼り合わせによって第１電極３３−第２電極６７間の接合がなされた三次元構造の半導体装置１’において、電極材料の拡散を防止しつつも貼り合わせ強度が確保され、信頼性の向上を図ることが可能になる。
【０１０７】
また以上のような構成の半導体装置1’の製造において、第1基板であるセンサ基板２を作製する場合、拡散防止絶縁膜３５-2をストッパにして第１電極３３を構成する膜をＣＭＰによって研磨すれば良い。このため、拡散防止絶縁膜３５-2が露出した時点を研磨の終点として正確に検出することができ、ディッシングを発生させることなくＣＭＰを終了させて平坦な研磨面を貼合せ面４１として得ることが可能になる。
【０１０８】
また第２基板である回路基板７を作製する場合も同様に、拡散防止絶縁膜６９-2をストッパにして第２電極６７を構成する膜をＣＭＰによって研磨すれば良い。このため、同様に平坦な研磨面を貼合せ面７１として得ることが可能になる。
【０１０９】
この結果、先の実施形態の製造方法と同様に、貼合せ面４１−貼合せ面７１の全面間で接合がなされた貼り合わせが行われ、センサ基板２と回路基板７との貼り合わせ強度を保つことが可能になる。しかも、回路基板７側の第２電極６７に対する拡散防止材料によってセンサ基板２側の拡散防止絶縁膜３５-2を構成し、センサ基板２側の第１電極３３に対する拡散防止材料によって回路基板７側の拡散防止絶縁膜６９-2を構成しても良い。これにより、センサ基板２と回路基板７との間での電極材料の拡散をも防止できる。加えて、センサ基板２側の貼合せ面４１が第１電極３３と拡散防止絶縁膜３５-2のみで構成され、回路基板７側の貼合せ面７１が第２電極６７と拡散防止絶縁膜６９-2のみで構成されている。このため、貼合せ面の構成が単純化され、これによっても接合強度を保つことが可能になる。
【０１１０】
≪７．実施形態の半導体装置を用いた電子機器の一例≫
上述の実施形態で説明した本技術に係る半導体装置（固体撮像装置）は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
【０１１１】
図１１は、本技術に係る電子機器の一例として、固体撮像装置を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９０は、固体撮像装置９１と、固体撮像装置９１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置９１を駆動する駆動回路９５と、固体撮像装置９１の出力信号を処理する信号処理回路９６とを有する。
【０１１２】
固体撮像装置９１は、上述した実施形態および変形例で説明した構成の半導体装置（１，１’）が適用される。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置９１の撮像面上に結像させる。これにより、固体撮像装置９１内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置９１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置９１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置９１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置９１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置９１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【０１１３】
以上説明した本実施形態に係る電子機器によれば、センサ基板と回路基板とを積層させた信頼性の高い３次元構造の半導体装置１を固体撮像装置として用いたことにより、撮像機能を有する電子機器の小型化および信頼性の向上を図ることが可能になる。
【０１１４】
尚、本技術は以下のような構成も取ることができる。
（１）
第１電極、および当該第１電極の拡散防止材料で構成され当該第１電極の周囲を覆う第１絶縁膜を含むと共に、当該第１電極と当該第１絶縁膜とで貼合せ面が構成された第１基板と、
前記第１基板に貼り合わせて設けられ、前記第１電極に接合された第２電極、および当該第２電極の拡散防止材料で構成され当該第２電極の周囲を覆う第２絶縁膜を含むと共に、当該第２電極と当該第２絶縁膜とで前記第１基板に対する貼合せ面が構成された第２基板とを備えた
半導体装置。
【０１１５】
（２）
前記第１電極と前記第２電極とは、それぞれが単一の材料層で構成されている
（１）記載の半導体装置。
【０１１６】
（３）
前記第１基板の貼合せ面と前記第２基板の貼合せ面は、それぞれが平坦化された面として構成されている
（１）または（２）記載の半導体装置。
【０１１７】
（４）
前記第１電極は、前記第１絶縁膜に形成された溝パターン内に埋め込まれ、
前記第２電極は、前記第２絶縁膜に形成された溝パターン内に埋め込まれている
（１）〜（３）の何れかに記載の半導体装置。
【０１１８】
（５）
前記第１基板の貼合せ面は、前記第１電極および前記第１絶縁膜のみで構成され、
前記第２基板の貼合せ面は、前記第２電極および前記第２絶縁膜のみで構成されている
（１）〜（４）の何れかに記載の半導体装置。
【０１１９】
（６）
前記第１絶縁膜は、前記第１電極と共に前記第２電極を構成する材料に対する拡散防止材料で構成され、
前記第２絶縁膜は、前記第２電極と共に前記第１電極を構成する材料に対する拡散防止材料で構成される
（１）〜（５）の何れかに記載の半導体装置。
【０１２０】
（７）
前記第１電極と前記第２電極とは同一材料で構成されている
（１）〜（６）の何れかに記載の半導体装置。
【０１２１】
（８）
前記第１絶縁膜と前記第２絶縁膜とは同一材料で構成されている
（１）〜（７）の何れかに記載の半導体装置。
【０１２２】
（９）
電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、
前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、
前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、
前記電極が形成された２枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う
半導体装置の製造方法。
【０１２３】
（１０）
前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う
（９）記載の半導体装置の製造方法。
【０１２４】
（１１）
前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う
（９）または（１０）記載の半導体装置の製造方法。
【符号の説明】
【０１２５】
１，１’…半導体装置、２…センサ基板（第１基板）、７…回路基板（第２基板）、３３…第１電極、３３ａ…第１電極膜、３５，３５’…第１絶縁膜、３５ａ…溝パターン（第１基板側）、３５-1…層間絶縁膜（第１絶縁膜）、３５-2…拡散防止絶縁膜（第1絶縁膜）、４１…貼合せ面（第１基板側）、６７…第２電極、６７ａ…第２電極膜、６９，６９’…第２絶縁膜、６９ａ…溝パターン（第２基板側）、６９-1…層間絶縁膜（第２絶縁膜）、６９-2…拡散防止絶縁膜（第２絶縁膜）、７１…貼合せ面
【図１】
0005982748.tif 000002
【図２】
0005982748.tif 000003
【図３】
0005982748.tif 000004
【図４】
0005982748.tif 000005
【図５】
0005982748.tif 000006
【図６】
0005982748.tif 000007
【図７】
0005982748.tif 000008
【図８】
0005982748.tif 000009
【図９】
0005982748.tif 000010
【図１０】
0005982748.tif 000011
【図１１】
0005982748.tif 000012