(57)【特許請求の範囲】
【請求項１】
インバータ装置の制御方法であって、
該インバータ装置は、複数のレベルの第１出力電圧を生成可能な第１のインバータと、前記第１のインバータと並列に接続され、複数のレベルの第２出力電圧を生成可能な第２のインバータと、前記第１出力電圧及び前記第２出力電圧を合成して正弦波形を有する出力電圧を生成するフィルター回路と、前記第１のインバータ及び前記第２のインバータを制御して、前記フィルター回路にて予め定められた正弦波形を有する出力電圧が生成されるように、前記第１のインバータに複数のレベルの第１出力電圧を生成させ、前記第２のインバータに複数のレベルの第２出力電圧を生成させる制御回路とを含み、
前記制御回路により、第１出力電圧のレベルを切り替えるように前記第１のインバータを高周波でデューティー制御すること、
前記制御回路により、第２出力電圧のレベルを切り替えるように前記第２のインバータを制御すること
を備え、
前記第２のインバータを制御することは、前記第２のインバータが前記第２出力電圧のレベルを切り替える時に、前記第２のインバータを高周波でデューティー制御することを含み、
前記制御回路により、前記第２のインバータを高周波でデューティー制御している間、前記高周波でデューティー制御されている前記第１のインバータのデューティー制御を停止させることを備える、インバータ装置の制御方法。
【請求項２】
請求項１に記載のインバータ装置の制御方法において、
前記第１及び第２のインバータの各々は、３レベルインバータであり、直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとの間の接続点に接続されており、
前記第１及び第２のインバータが、前記接続点における電圧を用いて、３レベルの前記第１及び第２出力電圧を生成することを備える、インバータ装置の制御方法。
【請求項３】
インバータ装置であって、
複数のレベルの第１出力電圧を生成可能な第１のインバータと、
前記第１のインバータと並列に接続され、複数のレベルの第２出力電圧を生成可能な第２のインバータと、
前記第１のインバータ及び前記第２のインバータに接続され、前記第１出力電圧及び前記第２出力電圧を合成して正弦波形を有する出力電圧を生成するフィルター回路と、
前記第１のインバータ及び前記第２のインバータを制御して、前記フィルター回路にて予め定められた正弦波形を有する出力電圧が生成されるように、前記第１のインバータに複数のレベルの第１出力電圧を生成させ、前記第２のインバータに複数のレベルの第２出力電圧を生成させる制御回路と
を備え、
前記制御回路は、前記第１出力電圧のレベルを切り替えるように前記第１のインバータを高周波でデューティー制御するとともに、前記第２出力電圧のレベルを切り替えるように前記第２のインバータを制御し、
前記制御回路は、前記第２のインバータが前記第２出力電圧のレベルを切り替える時に、前記第２のインバータを高周波でデューティー制御し、
前記制御回路は、前記第２のインバータを高周波でデューティー制御している間、前記高周波でデューティー制御させている前記第１のインバータのデューティー制御を停止させる、インバータ装置。
【請求項４】
インバータ装置であって、
複数のレベルの第１出力電圧を生成可能な第１のインバータと、
前記第１のインバータと並列に接続され、複数のレベルの第２出力電圧を生成可能な第２のインバータと、
前記第１のインバータ及び前記第２のインバータに接続され、前記第１出力電圧及び前記第２出力電圧を合成して正弦波形を有する出力電圧を生成するフィルター回路と、
前記第１のインバータ及び前記第２のインバータを制御して、前記フィルター回路にて予め定められた正弦波形を有する出力電圧が生成されるように、前記第１のインバータに複数のレベルの第１出力電圧を生成させ、前記第２のインバータに複数のレベルの第２出力電圧を生成させる制御回路と
を備え、
前記制御回路は、前記第１出力電圧のレベルを切り替えるように前記第１のインバータを高周波でデューティー制御するとともに、前記第２出力電圧のレベルを切り替えるように前記第２のインバータを制御し、
前記制御回路は、前記第２のインバータが前記第２出力電圧のレベルを切り替える時に、前記第２のインバータを高周波でデューティー制御し、
前記制御回路は、
前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータを高周波でデューティー制御する第１制御モードと、
前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータのデューティー制御を停止させる第２制御モードと
を有している、インバータ装置。
【請求項５】
請求項３又は４に記載のインバータ装置において、
直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとを備え、前記第１及び第２のインバータの各々は、３レベルインバータであり、かつ前記第１コンデンサと前記第２コンデンサとの間の接続点に接続され、前記第１及び第２のインバータは、前記接続点における電圧を用いて、３レベルの前記第１及び第２出力電圧を生成する、インバータ装置。
【請求項６】
請求項４に記載のインバータ装置において、
直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとを備え、前記制御回路は、前記第１コンデンサと前記第２コンデンサとの間の接続点における電圧に基づいて、制御モードを前記第１制御モード及び前記第２制御モードのいずれかに切り替える、インバータ装置。
【請求項７】
請求項５又は６に記載のインバータ装置において、
前記制御回路は、前記第１コンデンサと前記第２コンデンサとの間の接続点の電圧に基づいて、前記第２のインバータの高周波でのデューティー制御を開始し、前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータのデューティー制御を停止させる、インバータ装置。
【請求項８】
請求項５〜７のいずれか１つに記載のインバータ装置において、
前記第１及び第２のインバータの各々は、
直列に接続された４個のスイッチング素子を含む第１の直列回路と、
直列に接続された２個のクランプダイオードを含む第２の直列回路と
を含み、
前記４個のスイッチング素子は、上側アーム側の２個のスイッチング素子と、下側アーム側の２個のスイッチング素子とを含み、前記２個のクランプダイオードは、上側アーム側のクランプダイオードと、下側アーム側のクランプダイオードとを含み、
上側アーム側のクランプダイオードは、前記上側アーム側の２個のスイッチング間の接続点に接続されたカソード端子を有し、前記下側アーム側のクランプダイオードは、前記下側アーム側の２個のスイッチング素子間の接続点に接続されたアノード端子を有し、
前記２個のクランプダイオード間の接続点に、前記第１コンデンサと前記第２コンデンサとの間の接続点が接続され、前記上側アーム側の２個のスイッチング素子と前記下側アーム側の２個のスイッチング素子との間の接続点に前記フィルター回路が接続される、インバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置の制御方法及びインバータ装置に関するものである。
【背景技術】
【０００２】
近年、マルチレベルインバータを含むインバータ装置は、インバータモータや太陽光発電システムおけるパワーコンディショナーに益々利用されている（例えば、特許文献１）。殊に、３レベルインバータは、２レベルインバータに比べて低い耐圧のスイッチング素子を用いることができることから、注目されている。【０００３】
３レベルインバータは、直列に接続された４個のスイッチング素子と、直列接続された２個のクランプダイオードとを含む。４個のスイッチング素子からなる直列回路は、直流電源の電圧を分担する直列に接続された２個のコンデンサに対して並列に接続されている。そして、４個のスイッチング素子の内、正極側の２個のスイッチング素子を上側アームのスイッチング素子といい、負極側の２個のスイッチング素子を下側アームのスイッチング素子という。【０００４】
また、２個のクランプダイオードの接続点は、２個のコンデンサの接続点と接続されている。一方、正極側のクランプダイオードのカソード端子は、上側アームの２個のスイッチング素子の接続点に接続されている。負極側のクランプダイオードのアノード端子は、下側アームの２個のスイッチング素子の接続点に接続されている。【０００５】
そして、４個のスイッチング素子のオン・オフを切り替えることによって、インバータ装置は、上側アームと下側アームとの接続点において、３レベルの出力電圧を生成する。【０００６】
ところで、並列に接続された２個の３レベルインバータを含むインバータ装置も提案されている。このインバータ装置は、２個の３レベルインバータの上側アームと下側アームの接続点から出力された２つの３レベルの出力電圧を、フィルター回路に供給し、そのフィルター回路にて２つの３レベルの出力電圧を合成して正弦波を作ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１９９７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、この種の３レベルインバータは、直流電源の電圧を分担する直列に接続された２個のコンデンサにて等分に分割された電圧を受信し、該電圧から３レベルの出力電圧を生成することから、コンデンサの容量が出力電力に対して、十分に大きな値を有する必要があった。その結果、コンデンサが大型化しインバータ装置が大型化する問題があった。【０００９】
また、出力レベルを段階的に切り替える時に生じる出力波形の歪みを抑えるために、フィルター回路に設けられているＡＣ（交流）リアクトルを大きくする必要があった。その結果、ＡＣリアクトルが大型化しインバータ装置が大型化する問題があった。【００１０】
複数個の並列に接続された３レベルインバータを含むインバータ装置においては、一方の３レベルインバータを高周波動作させ、他方の３レベルインバータを低周波動作させて、その出力の差分を出力電圧として用いて出力電圧を増加させる。この方法によって、電流を平滑化するＡＣリアクトルを小型化したり、低周波動作する３レベルインバータのスイッチング回数を減らしたりして、スイッチングロスを少なくしインバータ装置の動作を高効率化することができる。【００１１】
しかし、上記インバータ装置において、出力レベルを段階的に切り替える時には、その出力波形に歪みが発生していた。また、この種のインバータ装置においても、直流電源の電圧を分担する２個のコンデンサの値を大きくする必要があり、コンデンサの大型化、ひいては、インバータ装置の大型化につながっていた。【００１２】
本発明は、上記問題を解決するためになされたものであり、その目的は、出力波形の歪みを小さくでき、しかも、高効率で、小型化を実現できるインバータ装置の制御方法及びインバータ装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１の側面によれば、インバータ装置の制御方法であって、該インバータ装置は、複数のレベルの第１出力電圧を生成可能な第１のインバータと、前記第１のインバータと並列に接続され、複数のレベルの第２出力電圧を生成可能な第２のインバータと、前記第１出力電圧及び前記第２出力電圧を合成して正弦波形を有する出力電圧を生成するフィルター回路と、前記第１のインバータ及び前記第２のインバータを制御して、前記フィルター回路にて予め定められた正弦波形を有する出力電圧が生成されるように、前記第１のインバータに複数のレベルの第１出力電圧を生成させ、前記第２のインバータに複数のレベルの第２出力電圧を生成させる制御回路とを含み、前記制御回路により、第１出力電圧のレベルを切り替えるように前記第１のインバータを高周波でデューティー制御すること、前記制御回路により、第２出力電圧のレベルを切り替えるように前記第２のインバータを制御することを備え、前記第２のインバータを制御することは、前記第２のインバータが前記第２出力電圧のレベルを切り替える時に、前記第２のインバータを高周波でデューティー制御することを含み、 前記制御回路により、前記第２のインバータを高周波でデューティー制御している間、前記高周波でデューティー制御されている前記第１のインバータのデューティー制御を停止させることを備える、インバータ装置の制御方法が提供される。
【００１５】
また、上記方法において、前記第１及び第２のインバータの各々は、３レベルインバータであり、直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとの間の接続点に接続されており、前記第１及び第２のインバータが、前記接続点における電圧を用いて、３レベルの前記第１及び第２出力電圧を生成することを備えることが好ましい。【００１６】
上記課題を解決するために、本発明の第２の側面によれば、インバータ装置であって、複数のレベルの第１出力電圧を生成可能な第１のインバータと、前記第１のインバータと並列に接続され、複数のレベルの第２出力電圧を生成可能な第２のインバータと、前記第１のインバータ及び前記第２のインバータに接続され、前記第１出力電圧及び前記第２出力電圧を合成して正弦波形を有する出力電圧を生成するフィルター回路と、前記第１のインバータ及び前記第２のインバータを制御して、前記フィルター回路にて予め定められた正弦波形を有する出力電圧が生成されるように、前記第１のインバータに複数のレベルの第１出力電圧を生成指せ、前記第２のインバータに複数のレベルの第２出力電圧を生成させる制御回路とを備え、前記制御回路は、前記第１出力電圧のレベルを切り替えるように前記第１のインバータを高周波でデューティー制御するとともに、前記第２出力電圧のレベルを切り替えるように前記第２のインバータを制御し、前記制御回路は、前記第２のインバータが前記第２出力電圧のレベルを切り替える時に、前記第２のインバータを高周波でデューティー制御し、前記制御回路は、前記第２のインバータを高周波でデューティー制御している間、前記高周波でデューティー制御させている前記第１のインバータのデューティー制御を停止させる、インバータ装置が提供される。
【００１８】
また、上記インバータ装置において、前記制御回路は、前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータを高周波でデューティー制御する第１制御モードと、前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータのデューティー制御を停止させる第２制御モードとを有していることが好ましい。【００１９】
また、上記インバータ装置において、直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとを備え、前記第１及び第２のインバータの各々は、３レベルインバータであり、かつ前記第１コンデンサと前記第２コンデンサとの間の接続点に接続され、前記第１及び第２のインバータは、前記接続点における電圧を用いて、３レベルの前記第１及び第２出力電圧を生成することが好ましい。【００２０】
また、上記インバータ装置において、直列接続され、かつ直流電圧を等分に分担する第１コンデンサと第２コンデンサとを備え、前記制御回路は、前記第１コンデンサと前記第２コンデンサとの間の接続点における電圧に基づいて、制御モードを前記第１制御モード及び前記第２制御モードのいずれかに切り替えることが好ましい。【００２１】
また、上記インバータ装置において、前記制御回路は、前記第１コンデンサと前記第２コンデンサとの間の接続点の電圧に基づいて、前記第２のインバータの高周波でのデューティー制御を開始し、前記第２のインバータを高周波でデューティー制御している間、前記第１のインバータのデューティー制御を停止させることが好ましい。【００２２】
また、上記インバータ装置において、前記第１及び第２のインバータの各々は、直列に接続された４個のスイッチング素子を含む第１の直列回路と、直列に接続された２個のクランプダイオードを含む第２の直列回路とを含み、前記４個のスイッチング素子は、上側アーム側の２個のスイッチング素子と、下側アーム側の２個のスイッチング素子とを含み、前記２個のクランプダイオードは、上側アーム側のクランプダイオードと、下側アーム側のクランプダイオードとを含み、上側アーム側のクランプダイオードは、前記上側アーム側の２個のスイッチング間の接続点に接続されたカソード端子を有し、前記下側アーム側のクランプダイオードは、前記下側アーム側の２個のスイッチング素子間の接続点に接続されたアノード端子を有し、前記２個のクランプダイオード間の接続点に、前記第１コンデンサと前記第２コンデンサとの間の接続点が接続され、前記上側アーム側の２個のスイッチング素子と前記下側アーム側の２個のスイッチング素子との間の接続点に前記フィルター回路が接続されることが好ましい。
【発明の効果】
【００２３】
本発明によれば、インバータ装置において、出力波形の歪みを小さくでき、しかも、高効率で、小型化を実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態のインバータ装置の電気回路図。
【図２】本発明の第１実施形態のインバータ装置の作用を説明するための波形図であって、（ａ）は第１のインバータの第１出力電圧の波形図、（ｂ）は第２のインバータの第２出力電圧の波形図、（ｃ）はインバータ装置の出力電圧の波形図を示す。
【図３】本発明の第２実施形態のインバータ装置の作用を説明するための波形図であって、（ａ）は時刻ｔ１付近の電圧波形図、（ｂ）は時刻ｔ２付近の電圧波形図、（ｃ）は時刻ｔ４付近の電圧波形図、（ｄ）は時刻ｔ５付近の電圧波形図を示す。
【図４】本発明の第３実施形態のインバータ装置の電気回路図。
【発明を実施するための形態】
【００２５】
（第１実施形態）
以下、本発明の第１実施形態によるインバータ装置を図面に従って説明する。
【００２６】
図１に示すように、インバータ装置１は、第１のインバータ１０と第２のインバータ２０とを含む。第１のインバータ１０と第２のインバータ２０とは、並列に接続されて、並列回路を形成し、その並列回路は、電源電圧Ｖｉｎを生成する直流電源２の正極出力端子Ｐ１と負極出力端子Ｐ２との間に接続されている。
【００２７】
また、正極出力端子Ｐ１と負極出力端子Ｐ２との間には、同じ容量値を有する第１コンデンサＣ１及び第２コンデンサＣ２の直列回路が接続されている。第１及び第２コンデンサＣ１，Ｃ２の直列回路は、第１コンデンサＣ１の一方の端子が正極出力端子Ｐ１に接続され、第２コンデンサＣ２の一方の端子が負極出力端子Ｐ２に接続されるように、直流電源２と直列に接続されている。第１コンデンサＣ１及び第２コンデンサＣ２は、同じ容量値を有するので、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１及び第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２の各々は、直流電源２の電源電圧Ｖｉｎの半分（＝Ｖｉｎ／２）に等しい。
【００２８】
つまり、第１コンデンサＣ１と第２コンデンサＣ２との接続点を基準として、第１コンデンサＣ１及び第２コンデンサＣ２の各々は、直流電源２の電源電圧Ｖｉｎを半分（＝Ｖｉｎ／２）ずつ分担している。以下、電源電圧Ｖｉｎの半分を、入力電圧Ｖｃという。
【００２９】
（第１のインバータ１０）
第１のインバータ１０は、３レベルインバータであって、第１、第２、第３、及び第４スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４を有している。各スイッチング素子Ｑ１１〜Ｑ１４は、ＮチャネルのＭＯＳトランジスタにて形成され、各ＭＯＳトランジスタのソース・ドレイン間にボディーダイオードＤが接続されている。なお、第１実施形態では、各スイッチング素子Ｑ１１〜Ｑ１４は、ＭＯＳトランジスタに具体化されているが、転流電流を流せるようにダイオードと並列に接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）等、他のスイッチング素子で実施してもよい。
【００３０】
第１〜第４スイッチング素子Ｑ１１〜Ｑ１４は、第１スイッチング素子Ｑ１１、第２スイッチング素子Ｑ１２、第３スイッチング素子Ｑ１３、第４スイッチング素子Ｑ１４の順で直列に接続され、第１スイッチング素子Ｑ１１は、正極出力端子Ｐ１に接続されている。そして、第１〜第４スイッチング素子Ｑ１１〜Ｑ１４は、それらのドレイン端子が正極出力端子Ｐ１側に、また、ソース端子が負極出力端子Ｐ２側に配置されるように直列接続されている。
【００３１】
ちなみに、４個の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４の内、正極側の第１及び第２スイッチング素子Ｑ１１，Ｑ１２を上側アームのスイッチング素子という。また、負極側の第３及び第４スイッチング素子Ｑ１３，Ｑ１４を下側アームのスイッチング素子という。そして、上側アームの第２スイッチング素子Ｑ１２と下側アームの第３スイッチング素子Ｑ１３の接続点（ノードＮ１）が出力端子として形成され、出力端子（ノードＮ１）がフィルター回路３０に接続されている。
【００３２】
第１スイッチング素子Ｑ１１のゲート端子には、第１駆動信号ＣＴ１１が供給される。第１スイッチング素子Ｑ１１は、ハイ・レベルの第１駆動信号ＣＴ１１でオンし、ロウ・レベルの第１駆動信号ＣＴ１１でオフする。
【００３３】
第２スイッチング素子Ｑ１２のゲート端子には、第２駆動信号ＣＴ１２が供給される。第２スイッチング素子Ｑ１２は、ハイ・レベルの第２駆動信号ＣＴ１２でオンし、ロウ・レベルの第２駆動信号ＣＴ１２でオフする。
【００３４】
第３スイッチング素子Ｑ１３のゲート端子には、第３駆動信号ＣＴ１３が供給される。第３スイッチング素子Ｑ１３は、ハイ・レベルの第３駆動信号ＣＴ１３でオンし、ロウ・レベルの第３駆動信号ＣＴ１３でオフする。
【００３５】
第４スイッチング素子Ｑ１４のゲート端子には、第４駆動信号ＣＴ１４が供給される。第４スイッチング素子Ｑ１４は、ハイ・レベルの第４駆動信号ＣＴ１４でオンし、ロウ・レベルの第４駆動信号ＣＴ１４でオフする。
【００３６】
第１のインバータ１０は、第１クランプダイオードＤ１１と第２クランプダイオードＤ１２とを含む。第１クランプダイオードＤ１１と第２クランプダイオードＤ１２とは、互いに直列に接続されている。
【００３７】
第１クランプダイオードＤ１１は、上側アームの第１スイッチング素子Ｑ１１と第２スイッチング素子Ｑ１２の接続点（ノードＮ２）に接続されたカソード端子と、第２クランプダイオードＤ１２のカソード端子に接続されたアノード端子とを有する。第２クランプダイオードＤ１２は、第１クランプダイオードＤ１１のアノード端子と接続されたカソード端子と、下側アームの第３スイッチング素子Ｑ１３と第４スイッチング素子Ｑ１４の接続点（ノードＮ３）に接続されたアノード端子とを有する。
【００３８】
第１クランプダイオードＤ１１と第２クランプダイオードＤ１２の接続点は、第１コンデンサＣ１と第２コンデンサＣ２との接続点に接続されている。従って、第１クランプダイオードＤ１１と第２クランプダイオードＤ１２の接続点には、第１コンデンサＣ１と第２コンデンサＣ２との接続点からの入力電圧Ｖｃ（＝Ｖｉｎ／２）が印加される。
【００３９】
第１のインバータ１０は、第１〜第４スイッチング素子Ｑ１１〜Ｑ１４のオン・オフが、適宜、切り替えられることにより、０ボルト、入力電圧Ｖｃ、及び電源電圧Ｖｉｎの３段階の第１出力電圧Ｖ１を、出力端子（ノードＮ１）において生成することができる。
【００４０】
つまり、第１及び第２スイッチング素子Ｑ１１，Ｑ１２がオフ、第３及び第４スイッチング素子Ｑ１３，Ｑ１４がオンの時には、出力端子（ノードＮ１）において生成される第１出力電圧Ｖ１は、０ボルトである。
【００４１】
また、第１及び第４スイッチング素子Ｑ１１，Ｑ１４がオフ、第２及び第３スイッチング素子Ｑ１２，Ｑ１３がオンの時には、出力端子（ノードＮ１）において生成される第１出力電圧Ｖ１は、入力電圧Ｖｃと同じである。
【００４２】
さらに、第１及び第２スイッチング素子Ｑ１１，Ｑ１２がオン、第３及び第４スイッチング素子Ｑ１３，Ｑ１４がオフの時には、出力端子（ノードＮ１）において生成される第１出力電圧Ｖ１は電源電圧Ｖｉｎと同じである。
【００４３】
（第２のインバータ２０）
第２のインバータ２０は、３レベルインバータであって、第５、第６、第７、及び第８スイッチング素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４を含む。各スイッチング素子Ｑ２１〜Ｑ２４は、ＮチャネルのＭＯＳトランジスタにて形成され、各ＭＯＳトランジスタのソース・ドレイン間にボディーダイオードＤが接続されている。なお、第１実施形態では、各スイッチング素子Ｑ２１〜Ｑ２４は、ＭＯＳトランジスタに具体化されているが、転流電流を流せるようにダイオードと並列に接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）等、他のスイッチング素子で実施してもよい。
【００４４】
第５〜第８スイッチング素子Ｑ２１〜Ｑ２４は、第５スイッチング素子Ｑ２１、第６スイッチング素子Ｑ２２、第７スイッチング素子Ｑ２３、第８スイッチング素子Ｑ２４の順で直列に接続され、第５スイッチング素子Ｑ２１は、正極出力端子Ｐ１に接続されている。そして、第５〜第８スイッチング素子Ｑ２１〜Ｑ２４は、それらのドレイン端子が正極出力端子Ｐ１側に、また、ソース端子が負極出力端子Ｐ２側に配置されるように直列接続されている。
【００４５】
ちなみに、４個の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４の内、正極側の第５及び第６スイッチング素子Ｑ２１，Ｑ２２を上側アームのスイッチング素子という。また、負極側の第７及び第８スイッチング素子Ｑ２３，Ｑ２４を下側アームのスイッチング素子という。そして、上側アームの第６スイッチング素子Ｑ２２と下側アームの第７スイッチング素子Ｑ２３の接続点（ノードＮ４）が出力端子として形成され、出力端子（ノードＮ４）がフィルター回路３０に接続されている。
【００４６】
第５スイッチング素子Ｑ２１のゲート端子には、第５駆動信号ＣＴ２１が供給される。第５スイッチング素子Ｑ２１は、ハイ・レベルの第５駆動信号ＣＴ２１でオンし、ロウ・レベルの第５駆動信号ＣＴ２１でオフする。
【００４７】
第６スイッチング素子Ｑ２２のゲート端子には、第６駆動信号ＣＴ２２が供給される。第６スイッチング素子Ｑ２２は、ハイ・レベルの第６駆動信号ＣＴ２２でオンし、ロウ・レベルの第６駆動信号ＣＴ２２でオフする。
【００４８】
第７スイッチング素子Ｑ２３のゲート端子には、第７駆動信号ＣＴ２３が供給される。第７スイッチング素子Ｑ２３は、ハイ・レベルの第７駆動信号ＣＴ２３でオンし、ロウ・レベルの第７駆動信号ＣＴ２３でオフする。
【００４９】
第８スイッチング素子Ｑ２４のゲート端子には、第８駆動信号ＣＴ２４が供給される。第８スイッチング素子Ｑ２４は、ハイ・レベルの第８駆動信号ＣＴ２４でオンし、ロウ・レベルの第８駆動信号ＣＴ２４でオフする。
【００５０】
第２のインバータ２０は、第３クランプダイオードＤ２１と第４クランプダイオードＤ２２とを含む。第３クランプダイオードＤ２１と第４クランプダイオードＤ２２とは、互いに直列に接続されている。
【００５１】
第３クランプダイオードＤ２１は、上側アームの第５スイッチング素子Ｑ２１と第６スイッチング素子Ｑ２２の接続点（ノードＮ５）に接続されたカソード端子と、第４クランプダイオードＤ２２のカソード端子に接続されたアノード端子とを有する。第４クランプダイオードＤ２２は、第３クランプダイオードＤ２１のアノード端子と接続されたカソード端子と、下側アームの第７スイッチング素子Ｑ２３と第８スイッチング素子Ｑ２４の接続点（ノードＮ６）に接続されたアノード端子とを有する。
【００５２】
第３クランプダイオードＤ２１と第４クランプダイオードＤ２２の接続点は、第１コンデンサＣ１と第２コンデンサＣ２との接続点に接続されている。従って、第３クランプダイオードＤ２１と第４クランプダイオードＤ２２の接続点には、第１コンデンサＣ１と第２コンデンサＣ２との接続点からの入力電圧Ｖｃ（＝Ｖｉｎ／２）が印加される。
【００５３】
第２のインバータ２０は、第５〜第８スイッチング素子Ｑ２１〜Ｑ２４のオン・オフが、適宜、切り替えられることにより、０ボルト、入力電圧Ｖｃ、及び電源電圧Ｖｉｎの３段階の第２出力電圧Ｖ２を、出力端子（ノードＮ４）において生成することができる。
【００５４】
つまり、第５及び第６スイッチング素子Ｑ２１，Ｑ２２がオフ、第７及び第８スイッチング素子Ｑ２３，Ｑ２４がオンの時には、出力端子（ノードＮ４）において生成される第２出力電圧Ｖ２は０ボルトである。
【００５５】
また、第５及び第８スイッチング素子Ｑ２１，Ｑ２４がオフ、第６及び第７スイッチング素子Ｑ２２，Ｑ２３がオンの時には、出力端子（ノードＮ４）において生成される第２出力電圧Ｖ２は入力電圧Ｖｃと同じである。
【００５６】
さらに、第５及び第６スイッチング素子Ｑ２１，Ｑ２２がオン、第７及び第８スイッチング素子Ｑ２３，Ｑ２４がオフの時には、出力端子（ノードＮ４）において生成される第２出力電圧Ｖ２は電源電圧Ｖｉｎと同じである。
【００５７】
そして、第１のインバータ１０にて生成された第１出力電圧Ｖ１と、第２のインバータ２０にて生成された第２出力電圧Ｖ２とがフィルター回路３０に供給される。
【００５８】
（フィルター回路３０）
フィルター回路３０は、図２（ａ）に示される第１のインバータ１０から供給される第１出力電圧Ｖ１と、図２（ｂ）に示される第２のインバータ２０から供給される第２出力電圧Ｖ２を合成し、図２（ｃ）に示される出力電圧Ｖｔを生成する。フィルター回路３０は、図２（ｃ）に１点鎖線で示される、第１出力電圧Ｖ１と第２出力電圧Ｖ２との差分である合成波形Ｗ１をフィルタリングして、図２（ｃ）に実線で示される正弦波形Ｗ２の出力電圧Ｖｔ（＝Ｖ１−Ｖ２）を供給する。
【００５９】
フィルター回路３０は、第１交流リアクトルＬ１、第２交流リアクトルＬ２及び平滑用コンデンサＣｘを含む。第１交流リアクトルＬ１は、第１のインバータ１０の出力端子（ノードＮ１）と、第１出力端子Ｐ３との間に接続されている。第２交流リアクトルＬ２は、第２のインバータ２０の出力端子（ノードＮ４）と、第２出力端子Ｐ４との間に接続されている。平滑用コンデンサＣｘは、第１出力端子Ｐ３と第２出力端子Ｐ４との間に接続されている。
【００６０】
そして、第１交流リアクトルＬ１に第１のインバータ１０からの第１出力電圧Ｖ１が印加され、第２交流リアクトルＬ２に第２のインバータ２０からの第２出力電圧Ｖ２が印加される。そして、フィルター回路３０は、第１出力電圧Ｖ１と第２出力電圧Ｖ２とを合成し、第１及び第２出力端子Ｐ３，Ｐ４間から、図２（ｃ）に示される正弦波形Ｗ２を有する出力電圧Ｖｔを供給する。
【００６１】
インバータ装置１は、制御回路４０を含む。
【００６２】
制御回路４０は、フィルター回路３０の第１及び第２出力端子Ｐ３，Ｐ４間から、図２（ｃ）に示される正弦波形Ｗ２の出力電圧Ｖｔを供給するための第１〜第８駆動信号ＣＴ１１〜ＣＴ１４，ＣＴ２１〜ＣＴ２４を生成する。
【００６３】
制御回路４０は、第１のインバータ１０の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４を、高周波にてオン・オフ動作させて、第１のインバータ１０から３段階のレベルの第１出力電圧Ｖ１を供給するための第１〜第４駆動信号ＣＴ１１〜ＣＴ１４を生成する。
【００６４】
詳述すると、図２（ａ）に示すように、制御回路４０は、正弦波形Ｗ２の出力電圧Ｖｔを生成するために、１周期Ｔの前半周期において、入力電圧Ｖｃと電源電圧Ｖｉｎとの間で、第１出力電圧Ｖ１がデューティー制御されるように、第１〜第４駆動信号ＣＴ１１〜ＣＴ１４を生成する。また、制御回路４０は、正弦波形Ｗ２の出力電圧Ｖｔを生成するために、残り後半周期において、０ボルトと入力電圧Ｖｃとの間で、第１出力電圧Ｖ１がデューティー制御されるように、第１〜第４駆動信号ＣＴ１１〜ＣＴ１４を生成する。
【００６５】
そして、第１実施形態では、正弦波形Ｗ２の出力電圧Ｖｔの１周期Ｔである時刻ｔ０から時刻ｔ６は予め決められている。この時刻ｔ０〜ｔ６は、フィルター回路３０に接続された負荷（図示せず）に対して供給される出力電圧Ｖｔの図２（ｃ）に示される正弦波形Ｗ２から予め理論的に、又は実験、試験等により求められる。ここで、正弦波形Ｗ２の半周期の時刻は、時刻ｔ３（＝ｔ６／２）である。
【００６６】
制御回路４０は、第１のインバータ１０の第１出力電圧Ｖ１が、第２のインバータ２０の第２出力電圧Ｖ２と合成されて、予め定められた正弦波形Ｗ２の出力電圧Ｖｔを生成すべく、第１出力電圧Ｖ１が高周波でデューティー制御されるように第１のインバータ１０を制御する。そこで、制御回路４０は、図２（ａ）に示すように、時刻ｔ０〜ｔ３の期間では、第１出力電圧Ｖ１が入力電圧Ｖｃと電源電圧Ｖｉｎの間でデューティー制御されるように第１のインバータ１０を制御する。また、制御回路４０は、時刻ｔ３〜ｔ６の期間では、第１出力電圧Ｖ１が０ボルトと入力電圧Ｖｃの間でデューティー制御されるように第１のインバータ１０を制御する。
【００６７】
ここで、時刻ｔ０〜ｔ６の期間での、第１のインバータ１０のデューティー制御は、高周波のデューティー制御である。
【００６８】
第１実施形態では、その時々の、第１のインバータ１０に対するデューティー制御のパターンが決められている。このパターンは、フィルター回路３０に接続された負荷に供給される出力電圧Ｖｔが、図２（ｃ）に示す正弦波形Ｗ２を有するように、予め理論的に、又は実験、試験等により求められる。そして、そのパターンのデータが制御回路４０のメモリに記憶されている。
【００６９】
第１実施形態では、予め定められたパターンにてデューティー制御が行なわれている。これを、出力電圧Ｖｔが、図２（ｃ）に実線で示される予め定められた正弦波形Ｗ２となるように、その時々の出力電圧Ｖｔをモニタし、フィードバックすることにより、デューティー制御を行うようにしてもよい。
【００７０】
一方、制御回路４０は、第１のインバータ１０の第１出力電圧Ｖ１と第２のインバータ２０の第２出力電圧Ｖ２との合成により正弦波形Ｗ２の出力電圧Ｖｔを出力するために、１周期Ｔ中の所定のタイミングで、第２出力電圧Ｖ２のレベルを３段階に切り替えるように第２のインバータ２０を制御する。
【００７１】
制御回路４０は、０ボルト、入力電圧Ｖｃ、電源電圧Ｖｉｎの３種類の第２出力電圧Ｖ２を生成するように第２のインバータ２０を制御する。ここで、第２出力電圧Ｖ２のレベルの切り替えは、正弦波形Ｗ２を有する出力電圧Ｖｔが、＋Ｖｃ及び−Ｖｃに近づく（通過する）タイミングで行なわれる。
【００７２】
第２出力電圧Ｖ２のレベルの切り替えのタイミングは、以下のように設定する。図２（ｃ）に示されるように、出力電圧Ｖｔの正弦波形Ｗ２について、時刻ｔ０から時刻ｔ６で１周期Ｔが設定され（すなわち、Ｔ＝ｔ６−ｔ０）、時刻ｔ０から時刻ｔ３で半周期が設定される（すなわち、Ｔ／２＝ｔ３−ｔ０）。
【００７３】
そして、時刻ｔ１において、正弦波形Ｗ２の出力電圧Ｖｔが、最大値に向かって入力電圧Ｖｃのレベルを通過する。
【００７４】
また、時刻ｔ２において、正弦波形Ｗ２の出力電圧Ｖｔが、０ボルトに向かって入力電圧Ｖｃのレベルを通過する。
【００７５】
さらに、時刻ｔ４において、正弦波形Ｗ２の出力電圧Ｖｔが、最小値に向かって負の入力電圧−Ｖｃのレベルを通過する。
【００７６】
さらにまた、時刻ｔ５において、正弦波形Ｗ２の出力電圧Ｖｔが、０ボルトに向かって負の入力電圧−Ｖｃのレベルを通過する。
【００７７】
この時刻ｔ１、ｔ２、ｔ４、ｔ５の直前又は直後では、第１のインバータ１０のデューティー制御だけでは、正弦波形Ｗ２の出力電圧Ｖｔを生成できない。そのため、第２出力電圧Ｖ２のレベルを切り替える時、第２のインバータ２０においてもデューティー制御を行うことにより、正弦波形Ｗ２の出力電圧Ｖｔが生成される。ここでの、第２のインバータ２０のデューティー制御は、高周波のデューティー制御である。
【００７８】
つまり、制御回路４０は、第２のインバータ２０の第２出力電圧Ｖ２が、第１のインバータ１０の第１出力電圧Ｖ１と合成されることにより、フィルター回路３０から供給される出力電圧Ｖｔが予め定められた正弦波形Ｗ２を有するように、第２のインバータ２０を高周波でデューティー制御する。
【００７９】
第１実施形態では、第２のインバータ２０の、高周波でのデューティー制御のパターンが決められている。このパターンは、フィルター回路３０に接続された負荷に供給される出力電圧Ｖｔが、図２（ｃ）に示す正弦波形Ｗ２を有するように、予め理論的に、又は実験、試験等により求められる。そして、そのパターンのデータが、制御回路４０のメモリに記憶されている。
【００８０】
詳述すると、図２（ｂ）に示すように、制御回路４０は、時刻ｔ０〜ｔ６で設定された１周期Ｔにおける、時刻ｔ１、時刻ｔ２、時刻ｔ４、時刻ｔ５の各時刻において、該時刻を基準に予め定められた時間幅Δｔを設定している。そして、制御回路４０は、その各時刻ｔ１，ｔ２，ｔ４，ｔ５を基準に予め定められた時間幅Δｔで、第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波で動作させた後に、第２出力電圧Ｖ２のレベルを切り替える。
【００８１】
この時間幅Δｔは、フィルター回路３０に接続された負荷に対して、フィルター回路３０の出力電圧Ｖｔが、図２（ｃ）に示される正弦波形Ｗ２を有するように、予め理論的に、又は実験、試験等により求められる。
【００８２】
そして、制御回路４０は、時刻ｔ０〜ｔ１までの間、第２出力電圧Ｖ２が入力電圧Ｖｃに維持されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。続いて、制御回路４０は、時刻ｔ１〜ｔ１ａ（＝ｔ１＋Δｔ）までの間、０ボルトと入力電圧Ｖｃの間で、第２出力電圧Ｖ２が高周波でデューティー制御されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。
【００８３】
次に、制御回路４０は、時刻ｔ１ａ〜ｔ２ａ（＝ｔ２−Δｔ）までの間、第２出力電圧Ｖ２が０ボルトに維持されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。続いて、制御回路４０は、時刻ｔ２ａ〜ｔ２までの間、０ボルトと入力電圧Ｖｃの間で、第２出力電圧Ｖ２が高周波でデューティー制御されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。
【００８４】
次に、制御回路４０は、時刻ｔ２〜ｔ４ａ（＝ｔ４−Δｔ）までの間、第２出力電圧Ｖ２が入力電圧Ｖｃに維持されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。続いて、制御回路４０は、時刻ｔ４ａ〜ｔ４までの間、入力電圧Ｖｃと電源電圧Ｖｉｎの間で、第２出力電圧Ｖ２が高周波でデューティー制御されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。
【００８５】
次に、制御回路４０は、時刻ｔ４〜ｔ５ａ（＝ｔ５−Δｔ）までの間、第２出力電圧Ｖ２が電源電圧Ｖｉｎに維持されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。続いて、制御回路４０は、時刻ｔ５ａ〜ｔ５までの間、入力電圧Ｖｃと電源電圧Ｖｉｎの間で、第２出力電圧Ｖ２が高周波でデューティー制御されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。
【００８６】
最後に、制御回路４０は、時刻ｔ５〜ｔ６（＝ｔ０）の間、第２出力電圧Ｖ２が入力電圧Ｖｃに維持されるように、第５〜第８駆動信号ＣＴ２１〜ＣＴ２４を生成する。
【００８７】
そして、第１のインバータ１０の第１出力電圧Ｖ１と第２のインバータ２０の第２出力電圧Ｖ２とが、フィルター回路３０に供給される。これによって、フィルター回路３０の第１及び第２出力端子Ｐ３，Ｐ４の間に生成される出力電圧Ｖｔは、第１出力電圧Ｖ１と第２出力電圧Ｖ２の差分に等しい。その結果、図２（ｃ）に示されるように、出力電圧Ｖｔ（＝Ｖ１−Ｖ２）は、正弦波形Ｗ２を有する。
【００８８】
次に、上記のように構成されたインバータ装置１の作用について説明する。
【００８９】
（第１のインバータ１０）
（時刻ｔ０〜ｔ３）
今、時刻ｔ０〜ｔ３の間、制御回路４０は、第１のインバータ１０に対して高周波で第１〜第４スイッチング素子Ｑ１１〜Ｑ１４をデューティー制御して、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第１出力電圧Ｖ１を生成する。
【００９０】
つまり、時刻ｔ０〜ｔ３間においては、第２スイッチング素子Ｑ１２がオンに保持され、第４スイッチング素子Ｑ１４がオフに保持されている。そして、第１スイッチング素子Ｑ１１と第３スイッチング素子Ｑ１３が、相補的にオン・オフされる。
【００９１】
ちなみに、第１スイッチング素子Ｑ１１がオフされ、第３スイッチング素子Ｑ１３がオンされた時、第１出力電圧Ｖ１は入力電圧Ｖｃと同じである。反対に、第１スイッチング素子Ｑ１１がオンされ、第３スイッチング素子Ｑ１３がオフされた時、第１出力電圧Ｖ１は電源電圧Ｖｉｎと同じである。
【００９２】
（時刻ｔ３〜ｔ６）
そして、時刻ｔ３〜ｔ６間、制御回路４０は、第１のインバータ１０に対しては、高周波で第１〜第４スイッチング素子Ｑ１１〜Ｑ１４をデューティー制御して、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第１出力電圧Ｖ１を生成する。
【００９３】
つまり、時刻ｔ３〜ｔ６間においては、第１スイッチング素子Ｑ１１がオフに保持され、第３スイッチング素子Ｑ１３がオンに保持されている。そして、第２スイッチング素子Ｑ１２と第４スイッチング素子Ｑ１４が、相補的にオン・オフされる。
【００９４】
ちなみに、第２スイッチング素子Ｑ１２がオフされ、第４スイッチング素子Ｑ１４がオンされた時、第１出力電圧Ｖ１は０ボルトである。反対に、第２スイッチング素子Ｑ１２がオンされ、第４スイッチング素子Ｑ１４がオフされた時、第１出力電圧Ｖ１は入力電圧Ｖｃと同じである。
【００９５】
このように、制御回路４０は、時刻ｔ０〜ｔ６を１周期Ｔとして、第１のインバータ１０の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４を繰り返し駆動制御し、図２（ａ）に示される波形の第１出力電圧Ｖ１を繰り返し、フィルター回路３０に供給する。
【００９６】
（第２のインバータ２０）
（時刻ｔ０〜ｔ１）
一方、時刻ｔ０〜ｔ１の間、制御回路４０は、第２のインバータ２０に、入力電圧Ｖｃと同じ第２出力電圧Ｖ２を生成させる。
【００９７】
つまり、時刻ｔ０〜ｔ１においては、制御回路４０は、第５及び第８スイッチング素子Ｑ２１，Ｑ２４をオフに固定し、第６及び第７スイッチング素子Ｑ２２，Ｑ２３をオンに固定する。
【００９８】
（時刻ｔ１〜ｔ１ａ）
時刻ｔ１〜ｔ１ａの間（ｔ１ａ−ｔ１＝Δｔ）、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。そして、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第２出力電圧Ｖ２が生成される。
【００９９】
つまり、時刻ｔ１〜ｔ１ａにおいては、第５スイッチング素子Ｑ２１がオフに保持され、第７スイッチング素子Ｑ２３がオンに保持される。一方、第６スイッチング素子Ｑ２２と第８スイッチング素子Ｑ２４とが、相補的にオン・オフされる。
【０１００】
ちなみに、第６スイッチング素子Ｑ２２がオフされ、第８スイッチング素子Ｑ２４がオンされた時、第２出力電圧Ｖ２は０ボルトである。反対に、第６スイッチング素子Ｑ２２がオンされ、第８スイッチング素子Ｑ２４がオフされた時、第２出力電圧Ｖ２は入力電圧Ｖｃと同じである。
【０１０１】
これによって、第１のインバータ１０のデューティー制御に加えて、第２のインバータ２０においてもデューティー制御が行なわれることから、第２出力電圧Ｖ２が切り替わっても、出力電圧Ｖｔは、出力電圧Ｖｔの正弦波形Ｗ２が歪むことなく、緩やかに入力電圧Ｖｃを通過する。
【０１０２】
（時刻ｔ１ａ〜ｔ２ａ）
時刻ｔ１ａ〜ｔ２ａの間、制御回路４０は、第２のインバータ２０に、０ボルトである第２出力電圧Ｖ２を生成させる。つまり、時刻ｔ１ａ〜ｔ２ａにおいては、制御回路４０は、第５及び第６スイッチング素子Ｑ２１，Ｑ２２をオフに固定し、第７及び第８スイッチング素子Ｑ２３，Ｑ２４をオンに固定する。
【０１０３】
（時刻ｔ２ａ〜ｔ２）
時刻ｔ２ａ〜ｔ２の間（ｔ２−ｔ２ａ＝Δｔ）、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。そして、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第２出力電圧Ｖ２が生成される。
【０１０４】
つまり、時刻ｔ２ａ〜ｔ２においては、第５スイッチング素子Ｑ２１がオフに保持され、第７スイッチング素子Ｑ２３がオンに保持されている。一方、第６スイッチング素子Ｑ２２と第８スイッチング素子Ｑ２４とが、相補的にオン・オフされる。
【０１０５】
ちなみに、第６スイッチング素子Ｑ２２がオフされ、第８スイッチング素子Ｑ２４がオンされた時、第２出力電圧Ｖ２は０ボルトである。反対に、第６スイッチング素子Ｑ２２がオンされ、第８スイッチング素子Ｑ２４がオフされた時、第２出力電圧Ｖ２は入力電圧Ｖｃと同じである。
【０１０６】
これによって、第１のインバータ１０のデューティー制御に加えて、第２のインバータ２０においてもデューティー制御が行なわれることから、第２出力電圧Ｖ２が切り替わっても、出力電圧Ｖｔは、出力電圧Ｖｔの正弦波形Ｗ２が歪むことなく、緩やかに入力電圧Ｖｃを通過する。
【０１０７】
（時刻ｔ２〜ｔ４）
時刻ｔ２〜ｔ４の間、制御回路４０は、第２のインバータ２０に、入力電圧Ｖｃと同じ第２出力電圧Ｖ２を生成させる。つまり、時刻ｔ２〜ｔ４ａにおいては、制御回路４０は、第５及び第８スイッチング素子Ｑ２１，Ｑ２４をオフに固定し、第６及び第７スイッチング素子Ｑ２２，Ｑ２３をオンに固定する。
【０１０８】
（時刻ｔ４〜ｔ４ａ）
時刻ｔ４〜ｔ４ａの間（ｔ４ａ−ｔ４＝Δｔ）、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。そして、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第２出力電圧Ｖ２が生成される。
【０１０９】
つまり、時刻ｔ４〜ｔ４ａにおいては、第６スイッチング素子Ｑ２２がオンに保持され、第８スイッチング素子Ｑ２４がオフに保持されている。一方、第５スイッチング素子Ｑ２１と第７スイッチング素子Ｑ２３とが、相補的にオン・オフされる。
【０１１０】
ちなみに、第５スイッチング素子Ｑ２１がオフされ、第７スイッチング素子Ｑ２３がオンされた時、第２出力電圧Ｖ２は入力電圧Ｖｃと同じである。反対に、第５スイッチング素子Ｑ２１がオンされ、第７スイッチング素子Ｑ２３がオフされた時、第２出力電圧Ｖ２は電源電圧Ｖｉｎと同じである。
【０１１１】
これによって、第１のインバータ１０のデューティー制御に加えて、第２のインバータ２０においてもデューティー制御が行なわれることから、第２出力電圧Ｖ２が切り替わっても、出力電圧Ｖｔは、出力電圧Ｖｔの正弦波形Ｗ２が歪むことなく、緩やかに負の入力電圧−Ｖｃを通過する。
【０１１２】
（時刻ｔ４ａ〜ｔ５ａ）
時刻ｔ４ａ〜ｔ５ａの間、制御回路４０は、第２のインバータ２０に、電源電圧Ｖｉｎと同じ第２出力電圧Ｖ２を生成させる。つまり、時刻ｔ４〜ｔ５ａにおいては、制御回路４０は、第５及び第６スイッチング素子Ｑ２１，Ｑ２２をオンに固定し、第７及び第８スイッチング素子Ｑ２３，Ｑ２４をオフに固定する。
【０１１３】
（時刻ｔ５ａ〜ｔ５）
時刻ｔ５ａ〜ｔ５の間（ｔ５−ｔ５ａ＝Δｔ）、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。そして、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第２出力電圧Ｖ２が生成される。
【０１１４】
つまり、時刻ｔ５ａ〜ｔ５においては、第６スイッチング素子Ｑ２２がオンに保持され、第８スイッチング素子Ｑ２４がオフに保持されている。一方、第５スイッチング素子Ｑ２１と第７スイッチング素子Ｑ２３とが、相補的にオン・オフされる。
【０１１５】
ちなみに、第５スイッチング素子Ｑ２１がオフされ、第７スイッチング素子Ｑ２３がオンされた時、第２出力電圧Ｖ２は入力電圧Ｖｃと同じである。反対に、第５スイッチング素子Ｑ２１がオンされ、第７スイッチング素子Ｑ２３がオフされた時、第２出力電圧Ｖ２は電源電圧Ｖｉｎと同じである。
【０１１６】
これによって、第１のインバータ１０のデューティー制御に加えて、第２のインバータ２０においてもデューティー制御が行なわれることから、第２出力電圧Ｖ２が切り替わっても、出力電圧Ｖｔは、出力電圧Ｖｔの正弦波形Ｗ２が歪むことなく、緩やかに負の入力電圧−Ｖｃを通過する。
【０１１７】
（時刻ｔ５〜ｔ６）
時刻ｔ５〜ｔ６（＝ｔ０）の間、制御回路４０は、第２のインバータ２０に、入力電圧Ｖｃと同じ第２出力電圧Ｖ２を生成させる。つまり、時刻ｔ５〜ｔ６においては、制御回路４０は、第５及び第８スイッチング素子Ｑ２１，Ｑ２４をオフに固定し、第６及び第７スイッチング素子Ｑ２２，Ｑ２３をオンに固定する。
【０１１８】
このように、制御回路４０は、時刻ｔ０〜ｔ６を１周期Ｔとして、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を繰り返し駆動制御し、図２（ｂ）に示される波形を有する第２出力電圧Ｖ２を繰り返し、フィルター回路３０に供給する。
【０１１９】
フィルター回路３０は、第１出力電圧Ｖ１と第２出力電圧Ｖ２を受信して合成し、出力電圧Ｖｔを生成する。そして、フィルター回路３０は、図２（ｃ）に破線で示される第１出力電圧Ｖ１と第２出力電圧Ｖ２との差分である合成波形Ｗ１をフィルタリングして、図２（ｃ）に実線で示される正弦波形Ｗ２を有する出力電圧Ｖｔを生成する。
【０１２０】
この時、制御回路４０は、第２出力電圧Ｖ２のレベルをあるレベルから別のレベルに切り替える時に、第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波で動作させたので、このレベルの切り替えに起因して発生する出力電圧Ｖｔの正弦波形Ｗ２の歪みが抑えられる。
【０１２１】
次に、上記のように構成されたインバータ装置１の効果について以下に記載する。
【０１２２】
（１）第１実施形態によれば、予め定められた正弦波形Ｗ２の出力電圧Ｖｔを生成するために、高周波でデューティー制御される第１のインバータ１０に対して、第２のインバータ２０の第２出力電圧Ｖ２が、０ボルト、入力電圧Ｖｃ、電源電圧Ｖｉｎの３種類の間で切り替えられる。そのため、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４のスイッチング回数を少なくでき、スイッチングロスを低減させることができ、高効率のインバータ装置１を実現できる。
【０１２３】
（２）第１実施形態によれば、第２出力電圧Ｖ２のレベルの切り替えが行なわれる時刻ｔ１〜ｔ１ａ、時刻ｔ２ａ〜ｔ２、時刻ｔ４〜ｔ４ａ、時刻ｔ５ａ〜ｔ５に、第２のインバータ２０が高周波動作させられる。その結果、第２出力電圧Ｖ２のレベルが段階的に大きく変化することに起因して生じる出力電圧Ｖｔの正弦波形Ｗ２の歪を小さく抑えることができる。
【０１２４】
（３）第１実施形態によれば、第１のインバータ１０の第１出力電圧Ｖ１と第２のインバータ２０の出力電圧Ｖ２とを合成することで、５種類のレベルの出力電圧Ｖｔ（＝Ｖ１−Ｖ２）が生成された。つまり、電源電圧Ｖｉｎ、入力電圧Ｖｃ、０ボルト、負の入力電圧−Ｖｃ、負の電源電圧−Ｖｉｎを含む５つの出力レベルの出力電圧Ｖｔを生成することにより正弦波形Ｗ２を形成するようにしたので、フィルター回路３０の第１及び第２交流リアクトルＬ１，Ｌ２を小さくできる。その結果、インバータ装置１を小型化することができる。
【０１２５】
（第２実施形態）
次に、本発明の第２実施形態のインバータ装置について図３に従って説明する。
【０１２６】
第２実施形態のインバータ装置は、第１のインバータ１０の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４と第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４の駆動制御において、第１実施形態のインバータ装置と相違している。
【０１２７】
第２実施形態のインバータ装置においては、第１及び第２出力電圧Ｖ１，Ｖ２のその時々の変動に対して、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃが変動しても、出力電圧Ｖｔの歪みが抑えられるように、第１〜第８スイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４が駆動制御される。
【０１２８】
従って、第２実施形態は、制御回路４０による、第１のインバータ１０の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４、及び第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４の制御方法においてのみ、第１実施形態と相違し、他の構成は基本的に同じである。そのため、説明の便宜上、異なる制御回路４０の制御方法のみ詳細に説明し、共通する部分の説明は省略する。
【０１２９】
（時刻ｔ０〜ｔ１ｂ（＝ｔ１−Δｔ））（図３（ａ）参照）
制御回路４０は、第１実施形態と同様に、第１のインバータ１０の第１〜第４スイッチング素子Ｑ１１〜Ｑ１４を高周波でデューティー制御する。そして、制御回路４０は、第１のインバータ１０に、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第１出力電圧Ｖ１を生成させる。一方、制御回路４０は、第１実施形態と同様に、第５及び第８スイッチング素子Ｑ２１，Ｑ２４をオフに固定し、第６及び第７スイッチング素子Ｑ２２，Ｑ２３をオンに固定する。そして、制御回路４０は、第２のインバータ２０に、入力電圧Ｖｃと同じ第２出力電圧Ｖ２を生成させる。
【０１３０】
この時、第１コンデンサＣ１と第２コンデンサＣ２の容量値が小さいと、第１コンデンサＣ１の電荷が放電され、時刻ｔ１に近づくにつれて、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が下がり、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が上がる。
【０１３１】
これによって、図３（ａ）に示すように、デューティー制御された第１のインバータ１０の第１出力電圧Ｖ１の振幅は次第に小さくなり、反対に、第２のインバータ２０の第２出力電圧Ｖ２のレベルは次第に大きくなる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１にならなくなり、それ以上に高くなる。
【０１３２】
（時刻ｔ１ｂ〜ｔ１）
制御回路４０は、時刻ｔ１ｂに到達すると、第１及び第４スイッチング素子Ｑ１１，Ｑ１４をオフ、第２及び第３スイッチング素子Ｑ１２，Ｑ１３をオンに固定して、第１のインバータ１０に、入力電圧Ｖｃと同じ第１出力電圧Ｖ１を生成させる。この制御は、時刻ｔ１になるまで実行される。一方、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御して、第２のインバータ２０に、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第２出力電圧Ｖ２を生成させる。
【０１３３】
これによって、第１コンデンサＣ１の電荷の放電が停止され、第２コンデンサＣ２の電荷が放電されて、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が下がり、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が上がる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１（＝Ｖｉｎ／２）に戻る。
【０１３４】
（時刻ｔ１〜ｔ２ａ（図３（ｂ）参照））
制御回路４０は、第１のインバータ１０に対して、第１実施形態と同様に、高周波で第１〜第４スイッチング素子Ｑ１１〜Ｑ１４をデューティー制御する。そして、制御回路４０は、第１のインバータ１０に、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第１出力電圧Ｖ１を生成させる。一方、制御回路４０は、第１実施形態と同様に、第５及び第６スイッチング素子Ｑ２１，Ｑ２２をオフに固定し、第７及び第８スイッチング素子Ｑ２３，Ｑ２４をオンに固定する。そして、制御回路４０は、第２のインバータ２０に、０ボルトの第２出力電圧Ｖ２を生成させる。
【０１３５】
この時、第１コンデンサＣ１と第２コンデンサＣ２の容量値が小さいと、第１コンデンサＣ１の電荷が放電され、時刻ｔ２ａに近づくにつれて、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が下がり、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が上がる。
【０１３６】
これによって、図３（ｂ）に示すように、デューティー制御された第１のインバータ１０の第１出力電圧Ｖ１の振幅は次第に小さくなり、反対に、第２のインバータ２０の第２出力電圧Ｖ２のレベルは次第に大きくなる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１にならなくなり、それ以上に高くなる。
【０１３７】
（時刻ｔ２ａ〜ｔ２）
制御回路４０は、時刻ｔ２ａに到達すると、第１及び第４スイッチング素子Ｑ１１，Ｑ１４をオフ、第２及び第３スイッチング素子Ｑ１２，Ｑ１３をオンに固定する。そして、制御回路４０は、第１のインバータ１０に、入力電圧Ｖｃと同じ第１出力電圧Ｖ１を生成させる。この制御は、時刻ｔ２になるまで実行される。一方、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。そして、制御回路４０は、第２のインバータ２０に、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第２出力電圧Ｖ２を生成させる。
【０１３８】
これによって、第１コンデンサＣ１の電荷の放電が停止され、第２コンデンサＣ２の電荷が放電されて、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が下がり、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が上がる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１（＝Ｖｉｎ／２）に戻る。
【０１３９】
（時刻ｔ３〜ｔ４（図３（ｃ）参照））
制御回路４０は、時刻ｔ３〜ｔ４において、第１のインバータ１０に対して、高周波で第１〜第４スイッチング素子Ｑ１１〜Ｑ１４をデューティー制御する。そして、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第１出力電圧Ｖ１が生成される。一方、制御回路４０は、第１実施形態と同様に、第５及び第８スイッチング素子Ｑ２１，Ｑ２４をオフに固定し、第６及び第７スイッチング素子Ｑ２２，Ｑ２３をオンに固定する。そして、制御回路４０は、第２のインバータ２０に、入力電圧Ｖｃと同じ第２出力電圧Ｖ２を生成させる。
【０１４０】
この時、第１コンデンサＣ１と第２コンデンサＣ２の容量値が小さいと、第１コンデンサＣ１の電荷が放電され、時刻ｔ２ａに近づくにつれて、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が下がり、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が上がる。
【０１４１】
これによって、図３（ｃ）に示すように、デューティー制御された第１のインバータ１０の第１出力電圧Ｖ１の振幅も次第に小さくなり、反対に、第２のインバータ２０の第２出力電圧Ｖ２のレベルは次第に大きくなる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１にならなくなり、それ以上に高くなる。
【０１４２】
（時刻ｔ４〜ｔ４ａ）
制御回路４０は、時刻ｔ４に到達すると、第１及び第２スイッチング素子Ｑ１１，Ｑ１２をオフ、第３及び第４スイッチング素子Ｑ１３，Ｑ１４をオンに固定する。そして、制御回路４０は、第１のインバータ１０に、０ボルトの第１出力電圧Ｖ１を生成させる。この制御は、時刻ｔ４になるまで実行される。一方、制御回路４０は、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御して、第２のインバータ２０に、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第２出力電圧Ｖ２を生成させる。
【０１４３】
これによって、第１コンデンサＣ１の電荷の放電が停止され、第２コンデンサＣ２の電荷が放電されて、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が下がり、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が上がる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１（＝Ｖｉｎ／２）に戻る。
【０１４４】
（時刻ｔ４ａ〜ｔ５ａ（図３（ｄ）参照））
制御回路４０は、時刻ｔ４ａ〜ｔ５ａにおいて、第１のインバータ１０に対して、第１実施形態と同様に、高周波で第１〜第４スイッチング素子Ｑ１１〜Ｑ１４をデューティー制御する。そして、０ボルトと入力電圧Ｖｃの間のレベルでデューティー制御された第１出力電圧Ｖ１が生成される。一方、制御回路４０は、第１実施形態と同様に、第５及び第６スイッチング素子Ｑ２１，Ｑ２２をオフに固定し、第７及び第８スイッチング素子Ｑ２３，Ｑ２４をオンに固定する。そして、制御回路４０は、第２のインバータ２０に、電源電圧Ｖｉｎと同じ第２出力電圧Ｖ２を生成させる。
【０１４５】
この時、第１コンデンサＣ１と第２コンデンサＣ２の容量値が小さいと、第１コンデンサＣ１の電荷が放電され、時刻ｔ５ａに近づくにつれて、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が下がり、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が上がる。
【０１４６】
これによって、図３（ｄ）に示すように、デューティー制御された第１のインバータ１０の第１出力電圧Ｖ１の振幅は次第に小さくなり、反対に、第２のインバータ２０の第２出力電圧Ｖ２のレベル値は次第に大きくなる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１にならなくなり、それ以上に高くなる。
【０１４７】
（時刻ｔ５ａ〜ｔ５）
制御回路４０は、時刻ｔ５ａに到達すると、第１及び第２スイッチング素子Ｑ１１，Ｑ１２をオフ、第３及び第４スイッチング素子Ｑ１３，Ｑ１４をオンに固定する。そして、制御回路４０は、第１のインバータ１０に、０ボルトの第１出力電圧Ｖ１を生成させる。この制御は、時刻ｔ５になるまで実行される。一方、制御回路４０は、第１実施形態と同様に、第２のインバータ２０の第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御して、第２のインバータ２０に、入力電圧Ｖｃと電源電圧Ｖｉｎの間のレベルでデューティー制御された第２出力電圧Ｖ２を生成させる。
【０１４８】
これによって、第１コンデンサＣ１の電荷の放電が停止され、第２コンデンサＣ２の電荷が放電されて、第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２が下がり、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１が上がる。その結果、第１コンデンサＣ１と第２コンデンサＣ２との接続点の入力電圧Ｖｃは、電源電圧Ｖｉｎの２分の１（＝Ｖｉｎ／２）に戻る。
【０１４９】
このように、第２実施形態では、第２のインバータ２０のレベルを切り替えるとき、第１のインバータ１０の高周波でのデューティー制御を停止させた。そして、第２のインバータ２０が高周波でデューティー制御された。第２のインバータ２０が高周波でデューティー制御されている短時間の切り替えの間において、第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１と第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２を等しくすることができる。
【０１５０】
従って、第２実施形態によれば、第１実施形態の効果に加えて、直流電源２の電源電圧Ｖｉｎを半分ずつ分担している第１コンデンサＣ１と第２コンデンサＣ２の容量値を小さくできる。その結果、より小型化が図れるインバータ装置１を実現することができる。
【０１５１】
（第３実施形態）
次に、本発明の第３実施形態のインバータ装置について図４に従って説明する。
【０１５２】
第１及び第２実施形態のインバータ装置では、制御回路４０が予め定められたパターンに基づいて第１及び第２のインバータ１０，２０に対してデューティー制御を行なう。
【０１５３】
これに対して、第３実施形態のインバータ装置では、第２のインバータ２０の第２出力電圧Ｖ２の切り替え時における時間幅Δｔに依存せずに、図２（ｃ）に示される出力電圧Ｖｔの正弦波形Ｗ２が生成される。つまり、第３実施形態のインバータ装置では、インバータ装置１のその時々の状態に応じて第１及び第２のインバータ１０，２０がデューティー制御される。
【０１５４】
従って、説明の便宜上、第１及び第２実施形態と相違する点を詳細に説明し、同じ構成部分の詳細な説明は省略する。
【０１５５】
図４において、第１コンデンサＣ１には、第１電圧検出器ＤＶ１が並列に接続されている。第１電圧検出器ＤＶ１は、第１コンデンサＣ１のその時々の第１端子間電圧Ｖｃｈ１を検出し、検出された第１端子間電圧Ｖｃｈ１を示す第１電圧検出信号ＳＶ１を制御回路４０に供給する。
【０１５６】
また、第２コンデンサＣ２には、第２電圧検出器ＤＶ２が並列に接続されている。第２電圧検出器ＤＶ２は、第２コンデンサＣ２のその時々の第２端子間電圧Ｖｃｈ２を検出し、検出された第２端子間電圧Ｖｃｈ２を示す第２電圧検出信号ＳＶ２を制御回路４０に供給する。
【０１５７】
フィルター回路３０の第１及び第２出力端子Ｐ３，Ｐ４間には、第３電圧検出器ＤＶ３が接続されている。第３電圧検出器ＤＶ３は、フィルター回路３０から供給されるその時々の出力電圧Ｖｔを検出し、検出された出力電圧Ｖｔを示す第３電圧検出信号ＳＶ３を制御回路４０に供給する。
【０１５８】
また、フィルター回路３０の第２交流リアクトルＬ２と第２出力端子Ｐ４との間には、電流検出器ＤＩ１が接続されている。電流検出器ＤＩ１は、フィルター回路３０から図示しない負荷に流れる電流を検出し、検出された電流を示す電流検出信号ＳＩ１を制御回路４０に出力する。
【０１５９】
制御回路４０は、第１〜第３電圧検出器ＤＶ１〜ＤＶ３から第１〜第３電圧検出信号ＳＶ１〜ＳＶ３を受信するとともに、電流検出器ＤＩ１から電流検出信号ＳＩ１を受信する。そして、制御回路４０は、第１電圧検出器ＤＶ１の第１電圧検出信号ＳＶ１に基づいて、その時々の第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１を算出する。また、制御回路４０は、第２電圧検出器ＤＶ２の第２電圧検出信号ＳＶ２に基づいて、その時々の第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２を算出する。
【０１６０】
さらに、制御回路４０は、第３電圧検出器ＤＶ３の第３電圧検出信号ＳＶ３及び電流検出器ＤＩ１の電流検出信号ＳＩ１に基づいて、その時々のフィルター回路３０から供給される出力電圧Ｖｔ、出力電流Ｉｔ及び出力電力ＰＷ（＝Ｖｔ×Ｉｔ）を算出する。
【０１６１】
制御回路４０は、その時々に求められた第１端子間電圧Ｖｃｈ１、第２端子間電圧Ｖｃｈ２、出力電圧Ｖｔ、出力電流Ｉｔ及び出力電力ＰＷに基づいて、第１のインバータ１０及び第２のインバータ２０を、種々の態様で制御することができる。
【０１６２】
以下、その制御態様の実施例について記載する。
【０１６３】
（実施例１）
第１実施形態では、第２出力電圧Ｖ２のレベルを切り替える時に、制御回路４０は、第２のインバータ２０に対して、予め定められた時間幅Δｔにて第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。
【０１６４】
一方、実施例１では、制御回路４０は、第２のインバータ２０の高周波でのデューティー制御を、出力電力ＰＷが予め定められた値になった時に開始させる。また、制御回路４０は、第２のインバータ２０の高周波でのデューティー制御を、出力電力ＰＷが予め定められた値になった時に終了させる。
【０１６５】
この時、この第２のインバータ２０の高周波でのデューティー制御は、制御回路４０内に設けられた比較器を使って行われる。制御回路４０は、その時々の出力電圧Ｖｔと予め定められた基準値（例えば、予め定められた三角波形）とを比較することによってデューティー比（％）を決定する。そして、制御回路４０は、決定されたデューティー比（％）に基づいて第２のインバータ２０を高周波でデューティー制御する。
【０１６６】
また、第１実施形態では、時刻ｔ０〜ｔ６の期間での、第１のインバータ１０の高周波のデューティー制御は、予め決められたデューティー制御のパターンを用いて行なわれる。
【０１６７】
一方、実施例１では、制御回路４０は、時刻ｔ０〜ｔ６の期間でのその時々の出力電力ＰＷに基づいてデューティー比を決定し、その決定されたデューティー比に基づいて第１のインバータ１０を高周波でデューティー制御する。
【０１６８】
この時刻ｔ０〜ｔ６の期間での、第１のインバータ１０の高周波でのデューティー制御は、同様に、制御回路４０内に設けられた比較器を使って行われる。制御回路４０は、その時々の出力電圧Ｖｔと予め定められた基準値（例えば、予め定められた三角波形）とを比較することによってデューティー比（％）を決定する。そして、制御回路４０は、決定されたデューティー比（％）に基づいて第１のインバータ１０を高周波でデューティー制御する。
【０１６９】
従って、この場合、その時々にフィルター回路３０から供給される実際の出力電力ＰＷに基づいて第２のインバータ２０の高周波のデューティー制御の開始と終了が決定され、出力電圧Ｖｔに基づいて高周波のデューティー制御におけるデューティー比が決定される。
【０１７０】
その結果、本実施例１では、第１実施形態の効果に加えて、現実に即した制御が行えるため、より歪みの少ない正弦波形Ｗ２を有する出力電圧Ｖｔを生成することができる。
【０１７１】
（実施例２）
上記実施例１（第２実施形態も同様）では、第２出力電圧Ｖ２のレベルを切り替える時に、制御回路４０は、第２のインバータ２０に対して、予め定められた時間幅Δｔにて第５〜第８スイッチング素子Ｑ２１〜Ｑ２４を高周波でデューティー制御する。
【０１７２】
これに対して、第１実施形態では、第１のインバータ１０は、高周波でデューティー制御されていた。これを、第２実施形態のように、第２のインバータ２０が高周波でデューティー制御されている間、第１のインバータ１０を第１出力電圧Ｖ１が一定の電圧値に維持されるよう制御させる。
【０１７３】
実施例２では、制御回路４０は、その時々に求めた第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１と第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２に基づいて、第１のインバータ１０を制御して、第１出力電圧Ｖ１が一定の電圧値に維持されるようにする。制御回路４０は、第１コンデンサＣ１と第２コンデンサＣ２とが電源電圧Ｖｉｎを等分に分担できない場合がある。そして、第１コンデンサＣ１と第２コンデンサＣ２との接続点の電圧が、電源電圧Ｖｉｎの１／２である基準から予め定められた規定値を超えて変動する時、制御回路４０は、第１のインバータ１０に対して、第１出力電圧Ｖ１を一定の電圧値に維持する制御を開始させる。
【０１７４】
この時、制御回路４０は、第２のインバータ２０に対して、高周波でのデューティー制御を開始させる。この時、高周波での第２のインバータ２０のデューティー制御は、実施例１と同様に、制御回路４０内の比較器を使って得られたデューティー比に基づいて行なわれる。そして、制御回路４０は、実施例１と同様に、第２のインバータ２０の高周波によるデューティー制御が終了すると、第１のインバータ１０を高周波でデューティー制御させる。
【０１７５】
従って、この場合、その時々の実際の第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１と第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２とに基づいて、第１のインバータ１０の第１出力電圧Ｖ１を一定の電圧値に維持する制御の開始タイミングが決定される。
【０１７６】
その結果、本実施例２では、第２実施形態の効果に加えて、現実に即した制御が行えるため、より歪みの少ない正弦波形Ｗ２を有する出力電圧Ｖｔを生成することができる。
【０１７７】
（実施例３）
上記実施例１では、第２のインバータ２０の第２出力電圧のレベルを切り替える時、制御回路４０は、第２のインバータ２０を高周波でデューティー制御してから第２出力電圧のレベルを切り替えた。そして、その第２のインバータ２０が高周波でデューティー制御されている間においても、第１のインバータ１０は、高周波でデューティー制御された。
【０１７８】
一方、上記実施例２では、第２のインバータ２０の第２出力電圧のレベルを切り替える時、制御回路４０は、第２のインバータ２０を高周波でデューティー制御してから第２出力電圧のレベルを切り替えた。そして、第２のインバータ２０が高周波でデューティー制御される時、第１のインバータ１０は、第１出力電圧Ｖ１を一定の電圧値に維持するように制御された。
【０１７９】
これを、実施例３では、実施例１の制御態様（第１制御という）と、実施例２の制御態様（第２制御という）とが、状況に応じて切り替え可能である。
【０１８０】
つまり、制御回路４０は、その時々の第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１と第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２に基づいて、第１コンデンサＣ１と第２コンデンサＣ２との接続点の電圧が、電源電圧Ｖｉｎの１／２を基準として予め定められた規定値の範囲内にある時、第１制御を実行する。
【０１８１】
反対に、制御回路４０は、その時々の第１コンデンサＣ１の第１端子間電圧Ｖｃｈ１と第２コンデンサＣ２の第２端子間電圧Ｖｃｈ２に基づいて、第１コンデンサＣ１と第２コンデンサＣ２との接続点の電圧が、電源電圧Ｖｉｎの１／２を基準として予め定められた規定値を超えた時に、第２制御を実行する。
【０１８２】
従って、この実施例３の場合、その時々の負荷の変動に応じて、第１制御及び第２制御の中から最適な制御が選択される。また、このインバータ装置１においては、用途に応じて、第１及び第２コンデンサＣ１，Ｃ２の容量値が変更されても対応することができる。
【０１８３】
その結果、本実施例３では、実施例１及び実施例２の効果に加えて、より現実に即した制御が行えるため、より歪みの少ない正弦波形Ｗ２を有する出力電圧Ｖｔを生成することができる。
【０１８４】
尚、上記実施形態は以下のように変更してもよい。
【０１８５】
上記各実施形態の第１及び第２インバータ１０，２０は、３レベルインバータであったが、これを、例えば４レベルインバータ、５レベルインバータを用いて具体化してもよい。
【図１】
0005899454.tif 000002
【図２】
0005899454.tif 000003
【図３】
0005899454.tif 000004
【図４】
0005899454.tif 000005