(57)【特許請求の範囲】
【請求項１】
（ａ）炭化珪素半導体層上に、半導体素子の終端部となる領域上に第１の開口部および第２の開口部を有するレジストパターンを形成する工程と、
（ｂ）前記レジストパターンをマスクとするエッチングにより、前記第１の開口部の下の炭化珪素半導体層に深さ５０ｎｍ以下のリセスを、前記第２の開口部の下の炭化珪素半導体層に深さ５０ｎｍ以下のアライメントマークをそれぞれ形成する工程と、
（ｃ）前記工程（ｂ）の後に、前記レジストパターンをマスクにして不純物をイオン注入することにより、前記リセスの下に終端領域を形成する工程と、
（ｄ）前記炭化珪素半導体層にマーク検出用照射光を照射し、前記マーク検出用照射光が前記アライメントマークのエッジ部分で反射した反射光であり、当該エッジ部分以外での反射光の方向とは異なる特定の光学経路へ進入するマーク検出用回折光を検出することによって、前記アライメントマークを検出する工程と
を備え、
前記工程（ｄ）の際に前記アライメントマーク上に形成されている膜の屈折率の最大値をｎｍａｘ、前記アライメントマークの検出のために前記炭化珪素半導体層に照射する前記マーク検出用照射光の波長をλとすると、
前記アライメントマークの深さは、λ／ｎｍａｘ／６以下である
ことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記アライメントマークの深さは、前記半導体素子の外周に形成された前記リセスの深さと同等である
請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記リセスの深さは、５ｎｍより深い
請求項１または請求項２記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記リセスおよび前記アライメントマークは、上部よりも底部が狭いテーパー状である
請求項１から請求項３のいずれか一項記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に半導体素子の終端構造およびアライメントマークの形成技術に関するものである。
【背景技術】
【０００２】
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、炭化珪素（ＳｉＣ）を用いた半導体素子が有望視されており、インバータなどのパワー半導体装置への適用が期待されている。しかしＳｉＣ半導体装置には、多くの解決すべき課題が残されている。その一つは、半導体素子の外周部である終端部（例えばショットキーバリアダイオードのショットキー電極の端部や、ｐｎダイオードやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のｐｎ接合の端部）における電界集中により半導体装置の耐電圧特性が低下する問題である。【０００３】
半導体素子の終端部に生じる電界を緩和する終端構造の代表例としては、ガードリング構造や、ＪＴＥ（Junction Termination Extension）構造、ＦＬＲ（Field Limiting Ring）構造等がある（例えば特許文献１、２）。これらはいずれも半導体素子を囲むように形成される不純物領域である。一般に、ＪＴＥ構造は表面電界を低減する目的で設けられ、半導体素子の終端部から外へ向けて段階的に不純物濃度が低くなる構造を有している。これに対し、ＦＬＲ構造は、同じ濃度の複数の不純物領域から成る。【０００４】
例えば下記の特許文献１には、ガードリングとＪＴＥとを組み合わせた終端構造が開示されている。特許文献１の終端構造は、ガードリングの外側に、当該ガードリングよりも不純物濃度を低くしたＪＴＥが配設された構造である。また特許文献１では、ガードリングおよびＪＴＥを、半導体層表面に設けたリセスの下に形成することにより、電界集中が生じ易いガードリングおよびＪＴＥの底端部と半導体層表面との距離を長くし、半導体層表面の電界を更に緩和させる技術が提案されている。【０００５】
また、特許文献３〜５には、半導体ウェハの位置合わせに用いるアライメントマークの深さを、アライメントマークの検出光の波長に応じて決定する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００９／１１６４４４号
【特許文献２】特開２０１０−６８００８号公報
【特許文献３】特開平７−２８３１０３号公報
【特許文献４】特開平８−６４５００号公報
【特許文献５】特開昭６３−１５３８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一般に、シリコン（Ｓｉ）にイオン注入された不純物はある程度拡散するが、ＳｉＣにイオン注入された不純物はほとんど拡散しない。そのため特許文献１のようにＳｉＣ半導体装置のガードリングやＪＴＥ等の不純物領域（以下「終端領域」）をリセスの下に形成すると、リセスの底部の極近傍に、不純物濃度の高い終端領域が形成される。終端領域の不純物濃度が高いと、高電圧が印加されたときの空乏層の伸びが小さく、終端領域内に高電界が生じる。特に、終端領域上のリセスの底端部では電界集中が生じ易いため、その部分で絶縁破壊を引き起こす原因となる。【０００８】
その対策として、特許文献１の終端構造では、終端領域をその上のリセスの外縁部にまで広げて形成している（すなわち各終端領域の幅がその上のリセスの幅よりも広い）。それにより、終端領域の縦断面積が大きくなるので、リセス底端部での電界集中が緩和される。しかし終端領域をリセスよりも幅広に形成するためには、リセスを形成するエッチング用のマスク（エッチングマスク）と、終端領域を形成するイオン注入用のマスク（注入マスク）とをそれぞれ個別に用意する必要があり、製造工程が複雑化するため、製造時間の長期化とコストの増大が問題となる。【０００９】
そのためＳｉＣ半導体装置においては、製造工程の簡略化と終端領域の高耐圧化との両立の観点から、特許文献２のように、リセスを有さず上面が平坦な終端構造が好ましい場合がある。しかし、ＳｉＣ半導体の製造では各注入マスクの位置合わせのためのリセス状のアライメントマークを基板上に直接形成する必要があるため、従来の製造方法では、上面が平坦な終端構造を用いる場合でも、終端領域形成用の注入マスクとは別に、アライメントマーク形成用のエッチングマスクが必要となっていた。【００１０】
また従来はリセス状のアライメントマークの深さが最適化されておらず、アライメントマークを覆う膜の屈折率が製造工程の途中で変化すると、アライメントマーク検出用の回折光の強度が大きく変化する。その場合、アライメントマークを用いたマスクの位置決め精度が低下して、重ね合わせ誤差が大きくなることがあった。その結果、半導体装置の製造の歩留まりが低下するという問題が生じる。【００１１】
本発明は以上のような課題を解決するためになされたものであり、終端領域の耐圧低下を抑えつつ、製造時におけるマスク数の削減およびアライメントマークの検出精度向上を図ることが可能な炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る炭化珪素半導体装置の製造方法は、（ａ）炭化珪素半導体層上に、半導体素子の終端部となる領域上に第１の開口部および第２の開口部を有するレジストパターンを形成する工程と、（ｂ）前記レジストパターンをマスクとするエッチングにより、前記第１の開口部の下の炭化珪素半導体層に深さ５０ｎｍ以下のリセスを、前記第２の開口部の下の炭化珪素半導体層に深さ５０ｎｍ以下のアライメントマークをそれぞれ形成する工程と、（ｃ）前記工程（ｂ）の後に、前記レジストパターンをマスクにして不純物をイオン注入することにより、前記リセスの下に終端領域を形成する工程と、（ｄ）前記炭化珪素半導体層にマーク検出用照射光を照射し、前記マーク検出用照射光が前記アライメントマークのエッジ部分で反射した反射光であり、当該エッジ部分以外での反射光の方向とは異なる特定の光学経路へ進入するマーク検出用回折光を検出することによって、前記アライメントマークを検出する工程とを備え、前記工程（ｄ）の際に前記アライメントマーク上に形成されている膜の屈折率の最大値をｎｍａｘ、前記アライメントマークの検出のために前記炭化珪素半導体層に照射する前記マーク検出用照射光の波長をλとすると、前記アライメントマークの深さは、λ／ｎｍａｘ／６以下であるものである。
【発明の効果】
【００１３】
本発明に係る炭化珪素半導体装置の終端領域上に形成されるリセスは、アライメントマークと同時に形成できる。つまり、終端領域のパターンとアライメントマークのパターンとを同一のマスクを用いて同時に形成できるため、従来よりも必要なマスク数を減らすことができ、製造コストの削減に寄与できる。また、終端領域上のリセスの深さを５０ｎｍ以下とすることにより、終端領域上面の段差が小さくなるので、終端領域のリセスの底面部での電界集中が抑制され、終端領域の高耐圧化を図ることができる。【００１４】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。
【図２】本発明の実施の形態１に係る半導体装置の製造工程図（レジストパターン形成工程）である。
【図３】本発明の実施の形態１に係る半導体装置の製造工程図（ＳｉＣエッチング工程）である。
【図４】本発明の実施の形態１に係る半導体装置の製造工程図（イオン注入工程）である。
【図５】本発明の実施の形態１に係る半導体装置の製造工程図（レジスト除去および高温アニール工程）である。
【図６】終端領域上のリセスの深さと、該リセスの底部での電界強度との関係を示すグラフである。
【図７】アライメントマークのエッジ部の拡大断面図である。
【図８】マーク段差（０〜５００ｎｍ）とアライメントマークのエッジの上部および下部からの回折光の正規化された強度との関係を示すグラフである。
【図９】マーク段差（０〜１００ｎｍ）とアライメントマークのエッジの上部および下部からの回折光の正規化された強度との関係を示すグラフである。
【図１０】アライメントマークの深さを変えて、当該アライメントマークの検出可否を確認する実験結果示す図である。
【図１１】終端領域上のリセスの深さと、半導体装置の各破壊要因の割合との関係を示す図である。
【図１２】本発明の実施の形態２に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。
【図１３】本発明の実施の形態２に係る半導体装置の製造工程図（レジストパターン形成工程）である。
【図１４】本発明の実施の形態２に係る半導体装置の製造工程図（ＳｉＣエッチング工程）である。
【図１５】本発明の実施の形態２に係る半導体装置の製造工程図（イオン注入工程）である。
【図１６】本発明の実施の形態２に係る半導体装置の製造工程図（レジスト除去および高温アニール工程）である。
【発明を実施するための形態】
【００１６】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。ここではその一例として、炭化珪素（ＳｉＣ）半導体を用いて形成したショットキーバリアダイオードの外周部に、終端領域としてガードリングを配設した構成を示している。
【００１７】
当該半導体装置は、ｎ型のＳｉＣ基板１と、当該ＳｉＣ基板１の上面（第１主面）上に成長させたｎ型のＳｉＣエピタキシャル層２とから成るエピタキシャル基板を用いて形成されている。ＳｉＣエピタキシャル層２の上面には、当該ＳｉＣエピタキシャル層２とショットキー接続するショットキー電極３を介して表面電極４が配設される。当該半導体装置の上面はポリイミド等の表面保護膜７で覆われるが、表面電極４は配線を接続するためのパッド電極として機能するため、表面保護膜７における表面電極４上の部分は除去されている。またＳｉＣ基板１の下面（第２主面）には、ＳｉＣ基板１とオーミック接続するオーミック電極５を介して裏面電極６が配設される。
【００１８】
ＳｉＣエピタキシャル層２の上面部分におけるショットキー電極３の端部下を含む領域には、水平方向の耐圧を確保するため、ｐ型の不純物領域８ａである終端領域８（ガードリング）が形成されている。
【００１９】
またＳｉＣエピタキシャル層２の上面には、各種マスクの位置合わせに用いられるリセス状のアライメントマーク９が形成されている。
【００２０】
図１の如く、終端領域８の上面には、リセス１０が形成されている。このリセス１０は、アライメントマーク９と同時に形成されるため、アライメントマーク９とリセス１０とはほぼ同じ深さである。また、アライメントマーク９およびリセス１０は非常に浅く形成されており、その深さは、５０ｎｍ以下と、λ／ｎｍａｘ／６以下（ｎｍａｘは製造過程におけるＳｉＣエピタキシャル層２上に形成されるレジスト等の膜の最大の屈折率、λはアライメントマーク９の検出光の波長である）とのいずれか小さいものとなっている。
【００２１】
詳細は後述するが、上の条件を満たす程度にアライメントマーク９およびリセス１０が浅い場合、アライメントマーク９においては、当該アライメントマーク９の検出の際、常に強いマーク検出用回折光が得られ、その検出精度が向上する。また、終端領域８においては、リセス１０の底面での電界強度が、リセス１０が無い場合に近い程度に小さく抑えられる。つまり、アライメントマーク９の検出精度の向上によるマスクの位置合わせ精度を向上、並びに、終端領域８における電界集中の抑制による耐圧向上の両立を図ることができる。
【００２２】
図２〜図５は、図１に示したショットキーバリアダイオードおよびその終端構造、並びにアライメントマークの形成方法を示す工程図である。以下、これらの図に基づいて、実施の形態１に係る半導体装置の製造方法を説明する。
【００２３】
まず、ｎ型のＳｉＣ基板１を用意し、その上にｎ型のＳｉＣエピタキシャル層２を成長させる。ＳｉＣ基板１としては、例えば４Ｈのポリタイプを有し、上面（第１主面）が面方位（０００１）から一定のオフ角だけ傾いたものを使用することができる。ＳｉＣエピタキシャル層２は、ドーピング濃度が１〜２０×１０１５／ｃｍ３、膜厚が３〜５０μｍ程度とする。ＳｉＣ基板１およびＳｉＣエピタキシャル層２に導入するｎ型不純物は例えば窒素（Ｎ）等である。
【００２４】
ＳｉＣエピタキシャル層２上に酸化膜（図示せず）を形成した上で、終端領域８を形成するための注入マスクと、アライメントマーク９を形成するためのエッチングマスクを兼ねたレジストパターン１１を転写工程により形成する（図２）。つまりレジストパターン１１は、終端領域８の形成領域上に位置する開口部１２ｂ（第１の開口部）と、アライメントマーク９の形成領域上に位置する開口部１２ａ（第２の開口部）とを有する形状となっている。
【００２５】
次に、レジストパターン１１をマスクに用いるエッチングにより、開口部１２ａの下のＳｉＣエピタキシャル層２にリセス状のアライメントマーク９を形成する（図３）。このとき、開口部１２ｂに露出したＳｉＣエピタキシャル層２の部分（終端領域８の形成領域）もエッチングされるため、図３に示すように、アライメントマーク９と同時にリセス１０が形成される。このとき、アライメントマーク９およびリセス１０は極浅く形成する。
【００２６】
終端領域の上面に深いリセス（高い段差）があると、その段差部分（リセスの底端部）に電界集中が生じやすく耐圧が劣化する要因となり得る。特に、ＳｉＣ半導体では、その材料特性上、Ｓｉ半導体より絶縁耐圧が約１０倍高くなり、また、不純物が拡散しにくく、終端領域の上面部の不純物濃度が高くなるため、その問題が顕著に現れる。本実施の形態では、終端領域８上に位置するリセス１０を極めて浅くすることで、その問題を回避している。
【００２７】
アライメントマーク９およびリセス１０を形成した後、残存するレジストパターン１１をマスクに用いてｐ型不純物をイオン注入することにより、ＳｉＣエピタキシャル層２の上面部分に終端領域８となる不純物領域８ａを形成する（図４）。このとき、ｐ型不純物は、開口部１２ａ、１２ｂに露出したＳｉＣエピタキシャル層２の部分にイオン注入されるので、アライメントマーク９の底部にも終端領域８と同様の不純物領域８ａが形成される。ｐ型不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。
【００２８】
続いてレジストパターン１１を除去し、終端領域８に導入したｐ型不純物を活性化させるために、ＳｉＣ基板１およびＳｉＣエピタキシャル層２を１５００℃以上の温度に加熱する（図５）。
【００２９】
その後、ＳｉＣ基板１の下面（裏面）に、例えばニッケル（Ｎｉ）等の金属膜を形成してアニールを行うことで、シリサイド（例えばＮｉＳｉ）のオーミック電極５を形成する。さらに、オーミック電極５上に裏面電極６を形成する。裏面電極６としては、例えばＮｉ層とＡｕ層の二層構造を用いることができ、その場合、半導体装置の裏面を、半田を用いてダイボンドする際、半田の濡れ性が良好になる。
【００３０】
また、ＳｉＣ基板１の上面に例えばチタン（Ｔｉ）等の金属膜を形成して、ショットキー電極３を形成する。さらに、その上にアルミニウム等の金属膜を成膜することで、ショットキー電極３の上に表面電極４を形成する。そしてＳｉＣエピタキシャル層２および表面電極４上に、ポリイミド等の表面封止材料を塗布して焼成することで表面保護膜７を形成する。
【００３１】
以上の工程により、図１に示したショットキーバリアダイオード、および上面にリセス１０を有する終端領域８、並びにリセス状のアライメントマーク９が形成される。
【００３２】
ここで、実施の形態１の半導体装置における終端領域８の上面のリセス１０およびアライメントマーク９は、深さが非常に浅い点に特徴がある。以下、リセス１０およびアライメントマーク９の深さ（段差の高さ）について説明する。
【００３３】
まず、終端領域８上のリセス１０の深さについて説明する。上記したように、終端領域上のリセスの深さ（段差）が大きいほど、リセス底部の電界強度が高くなり、リセスの底端部における電界集中によって終端領域の耐圧が劣化する傾向にある。特に、ＳｉＣ半導体では不純物が拡散しにくく、終端領域の底部近傍の不純物濃度が高くなるため、この傾向は顕著になる。
【００３４】
本発明者は、終端領域上のリセスの深さと、当該リセスの底部における電界強度との関係を実験により検証した。図６は、そのシミュレーション結果を示す図であり、終端領域上に形成されたリセスの深さと、当該リセスの底部における電界強度との関係を示すグラフである。図６において、リセスの深さが大きいほどリセス底部の電界強度が高くなるが、その一方で、終端領域上のリセスの深さを５０ｎｍ以下にすると、その電界強度が大幅に小さくなり、リセス無しの状態に極めて近くなることが分かった。
【００３５】
従って、本実施の形態のように、終端領域８上のリセス１０の深さを５０ｎｍ以下にすれば、リセス１０の底部における電界強度を小さく抑えることができ、その底端部における電界集中が緩和されて、リセスが無い状態に近い状態にすることができる。それにより、半導体素子の終端部の高耐圧化を図ることができる。特に、終端領域８の底部近傍の不純物濃度が高くなりやすいＳｉＣ半導体装置に対して効果的である。
【００３６】
なお、終端部での電界分布は、半導体素子自体の耐圧にはそれほど依存しないため、この効果は、例えば数百Ｖの低耐圧の半導体装置から３０００Ｖ以上の高耐圧の半導体装置まで、幅広い耐圧の半導体装置において得ることができる。
【００３７】
次に、アライメントマーク９の深さについて説明する。一般に半導体装置の製造の露光工程にはステッパーが用いられている。ステッパーで使用されるアライメントマークは、例えば特公平６−７２７６６号公報に示されているように矩形パターンを複数個並べた構成となっている。その場合、アライメントマークの検出は、それら複数の矩形パターンからの回折光が重畳した光を検出することによって行われる。
【００３８】
図７は、ひとつのアライメントマーク９のエッジ部分の拡大断面図である。アライメントマーク９の位置を検出する際、ＳｉＣエピタキシャル層２の上面にはマーク検出用のレーザ光（マーク検出用照射光）が照射される。
【００３９】
図７のように、ＳｉＣエピタキシャル層２の上面に垂直な方向から、マーク検出用照射光４０がアライメントマーク９に入射したとする。ＳｉＣエピタキシャル層２に到達したマーク検出用照射光４０の大半は反射光４１となるが、その一部はアライメントマーク９のエッジ部で反射して回折光４１ａとなる。さらに回折光４１ａの一部は、アライメントマーク９の位置を検出するための光学経路に進入する、マーク検出用回折光４１ｂとなる。
【００４０】
アライメントマーク９のエッジの上部で回折されたマーク検出用回折光４１ｂ１と、下部で回折されたマーク検出用回折光４１ｂ１とが干渉するため、結果として、それらを含むマーク検出用回折光４１ｂの強度は、そのマーク検出用回折光４１ｂ１、４１ｂ２の位相差によって決まる。２つのマーク検出用回折光４１ｂ１、４１ｂ２の位相差は両者の経路差に依存するため、マーク検出用回折光４１ｂの強度はアライメントマーク９のエッジの段差によって決まることになる。
【００４１】
図８は、ＳｉＣエピタキシャル層２の上面に形成されるアライメントマーク９のエッチング深さ（アライメントマーク段差）と、マーク検出用回折光４１ｂ１、４１ｂ２によるマーク検出用回折光４１ｂの正規化された光強度（正規化光強度）との関係を示すグラフである。図８に示す実線のグラフは、アライメントマーク９が、屈折率が１．６のレジストで覆われている場合を示し、破線のグラフは、アライメントマーク９が、屈折率が４のポリシリコンで覆われている場合を示している。またどちらの場合もマーク検出用照射光４０の波長は６３３ｎｍであるとする。
【００４２】
図８から分かるように、マーク検出用回折光４１ｂの正規化された光強度が１に近づくためのアライメントマーク９の段差は、アライメントマーク９を覆う膜の材質によって異なる。図８に示す例では、アライメントマーク９の段差が０ｎｍ付近と４００ｎｍ付近のときに、アライメントマーク９がレジストとポリシリコンのどちらで覆われていても、マーク検出用回折光４１ｂが強くなる。特に、アライメントマーク９の段差が５０ｎｍ以下、望ましくは２０ｎｍ以下の場合は、マーク検出用回折光４１ｂ１、４１ｂ２の経路差が小さいので、アライメントマーク９がレジストやポリシリコン以外のあらゆる膜で覆われていても、マーク検出用回折光４１ｂは強くなる。
【００４３】
図９は、図８のグラフのアライメントマーク段差が０〜１００ｎｍの部分に対応するグラフである。マーク検出用回折光４１ｂの光強度が、干渉の無い場合より強くなるのは正規化光強度が０．２５以上のときである。アライメントマーク９が屈折率１．６のレジストで覆われている場合、マーク検出用回折光４１ｂ１、４１ｂ２の干渉により、マーク検出用回折光４１ｂの正規化光強度が０．２５以上になるのは、アライメントマーク９の深さが約５０ｎｍ以下のときである。また、アライメントマーク９が屈折率４のポリシリコン膜で覆われている場合、マーク検出用回折光４１ｂの正規化光強度が０．２５以上になるのは、アライメントマーク９の深さが約２０ｎｍ以下のときである。
【００４４】
また、アライメントマーク９のエッジの段差が深い時には、エッチングにより段差が逆テーパー形状になったり、段差下の形状がくぼんだりすることにより、段差の下部からのマーク検出用回折光４１ｂ２をアライメントマーク９の検出に利用できない場合がある。このような場合には、段差の上部および下部からのマーク検出用回折光４１ｂ１、４１ｂ２の干渉は生じることがなく、アライメントマーク９検出のための光の強度が低下し、アライメント精度が劣化する。
【００４５】
よって本実施の形態のように、アライメントマーク９のエッジの段差を極めて浅くすると、アライメントマーク９を覆う膜の材質を問わず、常に強いマーク検出用回折光４１ｂを得ることができる。具体的には、半導体装置の製造におけるアライメントマーク９を検出する工程の際にアライメントマーク９上に形成されている膜（例えばレジスト、酸化膜、ポリシリコンなど）の屈折率の最大値をｎｍａｘとし、マーク検出用照射光４０の波長をλとすると、アライメントマーク９の深さ（段差）がλ／ｎｍａｘ／６以下であれば、アライメントマーク９それらの膜のどれで覆われていてもマーク検出用回折光４１ｂ１、４１ｂ２の位相差λ／３以下になるので、マーク検出用回折光４１ｂ１、４１ｂ２は互いに強め合うことになり、常に強いマーク検出用回折光４１ｂを得ることができる。その結果、マスクの位置合わせずれを防止でき、歩留まりの向上を図ることができる。
【００４６】
なお、通常、半導体装置の製造ではアライメントマーク９の検出工程は複数回行われ、その工程が行われるたびにアライメントマーク９上に形成されている膜が異なる場合があるが、上記のｎｍａｘは、それら複数回の検出工程を通しての最大値である。
【００４７】
また、アライメントマーク９のエッジの段差がＳｉＣエピタキシャル層２の平坦な部分における表面粗さ（５ｎｍ程度）よりも小さいと、アライメントマーク９と他の部分との区別がつかないため、その段差はＳｉＣエピタキシャル層２の表面粗さよりも大きくなければならない。つまり本実施の形態のアライメントマーク９の深さは、それが形成されるＳｉＣエピタキシャル層２の表面粗さ（５ｎｍ）よりも大きく、且つ、λ／ｎｍａｘ／６以下とするとよい。
【００４８】
このように、終端領域８上のリセス１０の深さは、終端領域８の耐圧確保の観点から５０ｎｍ以下であることが好ましく、アライメントマーク９の深さは、アライメントマーク９の検出精度確保の観点から、λ／ｎｍａｘ／６以下であることが好ましいことが分かる。本実施の形態では、終端領域８の耐圧確保とアライメントマーク９の検出精度確保を両立するために、終端領域８およびアライメントマーク９の深さを、５０ｎｍ以下、且つ、λ／ｎｍａｘ／６以下としている。
【００４９】
以上のように、実施の形態１によれば、終端領域８上のリセス１０が極めて浅いため、当該終端領域８での電界集中を抑制でき、高耐圧な終端構造が得られる。また、終端領域８を形成する際の注入マスクと、アライメントマーク９を形成する際のエッチングマスクとが、同一のレジストパターン１１によって実現されるため、必要なマスク数を減らすことができ、製造コストの削減に寄与できる。さらに、アライメントマーク９も極めて浅く形成されることにより、半導体装置の製造過程でアライメントマーク９を覆う膜が変化しても、マーク検出用回折光４１ｂの強度を高く維持でき、複数回のマスクの位置合わせを常に良好にでき、ＳｉＣ半導体装置の製造における歩留まりが向上する。
【００５０】
なお、レジストは基本的に紫外線領域のｇ線（波長４３６ｎｍ）やｉ線（波長３６５ｎｍ）で感光するため、アライメントマーク９の検出光（マーク検出用照射光）の波長は、レジストを感光させる恐れの無い長波長側の赤色もしくは赤外領域であることが望ましく、一般的にはＨｅ−Ｎｅレーザー（波長６３３ｎｍ）が用いられている。上の説明で、アライメントマーク９の検出光の波長を６３３ｎｍと仮定したのは、それが理由である。但し、本発明に適用可能なマーク検出用照射光はこれに限られず、赤色や赤外域の半導体レーザー（波長６５０ｎｍや７８０ｎｍ）を用いても問題はない。
【００５１】
ここで、アライメントマーク９およびリセス１０の深さに関する実験結果を示す。図１０は、アライメントマーク９の深さを変えて行った、アライメントマークの検出実験の結果を示す図である。この実験では、アライメントマーク９の深さを２０ｎｍ〜８０ｎｍの範囲で変化させ、各場合でのアライメントマーク９の検出可否を確認した。
【００５２】
一般的に、半導体装置の製造過程には、アライメントマークがレジストで覆われる工程や、金属膜で覆われる工程などがある。本実験では、そのような半導体装置の製造工程を模擬して、（１）アライメントマーク９上に何ら膜が形成されていない場合、（２）アライメントマーク９上に厚さ２．３μｍのレジストが形成されている場合、（３）アライメントマーク９上に厚さ２００ｎｍのＴｉが形成されている場合、（４）アライメントマーク９上に厚さ２００ｎｍのＴｉと厚さ２．３μｍのレジストが重ねて形成されている場合の４種類の構造について、アライメントマーク９の検出可否を確認した。
【００５３】
図１０に示すように、アライメントマーク９の深さを２０ｎｍまで浅くしても、上記４種類の構造の全ての場合で、アライメントマーク９を検出することができた。これは、アライメントマーク９を浅くしても、アライメントマーク９検出用の光学系で受光される回折光の強度の低下がなく、むしろ増加しているためと考えられる。
【００５４】
図１１は、終端領域上のリセスの深さを変化させ、各場合における半導体装置の破壊要因を調べた実験結果であり、終端領域上のリセスの深さと半導体装置の各破壊要因の割合との関係を示している。ＳｉＣ半導体装置に高電圧を印加したときに発生する破壊の原因としては、終端部の電界集中による破壊の他、主にＳｉＣエピタキシャル層に含まれるキャロット欠陥や三角欠陥などの各種の欠陥に起因する破壊や、製造プロセス中に生じた異物に起因する破壊などがある。
【００５５】
本実験は、終端領域８上のリセス１０の深さを２０ｎｍとした本発明に係る炭化珪素ショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）に対し、その逆方向Ｉ−Ｖ（電流−電圧）特性を調べることにより行った。また、比較のため、終端領域８上にリセス１０を有さないＳｉＣ−ＳＢＤと、終端領域８上のリセス１０の深さを３００ｎｍ以上に深くしたＳｉＣ−ＳＢＤについても同特性を調べた。
【００５６】
図１１に示すように、リセス１０の深さを３００ｎｍ以上に深くしたＳｉＣ−ＳＢＤでは、終端部の電界集中が原因となって破壊したものが３０％程度存在した。しかし、リセス１０を有さないＳｉＣ−ＳＢＤならびにリセス１０の深さが２０ｎｍのＳｉＣ−ＳＢＤでは、それと同じ原因で破壊したものはなかった。この結果から、本発明のように終端領域８上のリセス１０の深さを浅くすると、終端領域８における電界分布はリセス１０が無い状態に近くなり、終端部が高耐圧化されることが確認された。
【００５７】
＜実施の形態２＞
図１２は、本発明の実施の形態２に係る半導体装置の終端構造およびアライメントマークの構成を示す図である。ここでもその一例として、炭化珪素（ＳｉＣ）半導体を用いて形成したショットキーバリアダイオードの外周部に、終端領域としてガードリングを配設した構成を示す。図１２において、図１に示したものと同様の機能を有する要素には、同一符号を付してあるので、ここではそれらの要素についての説明は省略する。
【００５８】
実施の形態２に係る半導体装置の構成は、実施の形態１（図１）とほぼ同様であるが、終端領域８上のリセス１０およびアライメントマーク９のエッジ部分が、実施の形態１よりも緩やかな傾斜となっている。つまりリセス１０およびアライメントマーク９は、上部よりも底部が狭いテーパー状（順テーパー状）となっている。また、終端領域８（不純物領域８ａ）も、上部よりも底部が狭いテーパー状になっている。この終端領域８の形状により、終端領域８の両端部においては、ｐ型不純物濃度の横方向のプロファイルが、実施の形態１と比べて急峻でないようになっている。
【００５９】
なお、本実施の形態でも、実施の形態１と同様に、アライメントマーク９およびリセス１０は非常に浅く形成されており、その深さは、５０ｎｍ以下、且つ、λ／ｎｍａｘ／６以下（ｎｍａｘは製造過程におけるＳｉＣエピタキシャル層２上に形成されるレジスト等の膜の最大の屈折率、λはアライメントマーク９の検出光の波長である）となっている。
【００６０】
この構成によれば、実施の形態１と同様の効果に加え、終端領域８の両端部にけるｐ型不純物濃度の注入濃度の水平方向のプロファイルが急峻でないことにより、終端領域８の端部での電界集中を抑えられ、終端領域８をさらに高耐圧化できるという効果が得られる。
【００６１】
図１３〜図１６は、図１２に示したショットキーバリアダイオードおよびその終端構造、並びにアライメントマークの形成方法を示す工程図である。以下、これらの図に基づいて、実施の形態２に係る半導体装置の製造方法を説明する。
【００６２】
まず、実施の形態１と同様に、ｎ型のＳｉＣ基板１を用意し、その上にｎ型のＳｉＣエピタキシャル層２を成長させる。
【００６３】
その後、ＳｉＣエピタキシャル層２上に酸化膜（図示せず）を形成した上で、終端領域８を形成するための注入マスクと、アライメントマーク９を形成するためのエッチングマスクを兼ねたレジストパターン１１を転写工程により形成する（図１３）。つまりレジストパターン１１は、終端領域８の形成領域上に位置する開口部１２ｂと、アライメントマーク９の形成領域上に位置する開口部１２ａとを有する形状となっている。
【００６４】
本実施の形態では、形成したレジストパターン１１を加熱したり、エッチングしたりすることにより、図１３のようにレジストパターン１１の側面に傾斜をつける。開口部１２ａ、１２ｂは、それぞれ上部よりも底部が狭いテーパー状となる。
【００６５】
なお、側面が傾斜したレジストパターン１１は、その形成の過程で、例えばフォトレジストの露光時に転写装置のフォーカスを大きくずらしたり、解像性の悪いフォトレジストを用いたりして、レジストパターン１１の側面の垂直性をわざと悪くすることによっても形成可能である。その場合、レジストパターン１１に対する上記の加熱またはエッチングを省略することができる。
【００６６】
次に、レジストパターン１１をマスクに用いるエッチングにより、ＳｉＣエピタキシャル層２にアライメントマーク９およびリセス１０を形成する（図１４）。本実施の形態でも、アライメントマーク９およびリセス１０は極浅く形成する。それにより、実施の形態１と同様に、アライメントマーク９の検出精度向上と、終端領域８における電界集中抑制という効果が得られる。
【００６７】
本実施の形態では、レジストパターン１１の側面が傾斜しているので、このエッチング工程の際、レジストパターン１１の側面が徐々に後退する。そのため、形成されるアライメントマーク９およびリセス１０の側面も傾斜することになり、アライメントマーク９およびリセス１０はテーパー状となる。
【００６８】
続いて、残存するレジストパターン１１をマスクに用いてｐ型不純物をイオン注入することにより、ＳｉＣエピタキシャル層２の上面部分に終端領域８となる不純物領域８ａを形成する（図１５）。このとき、アライメントマーク９の底部にも終端領域８と同様の不純物領域８ａが形成される。ｐ型不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。
【００６９】
本実施の形態では、注入マスクであるレジストパターン１１の側面が傾斜しているため、当該側面に注入されたｐ型不純物の一部がＳｉＣエピタキシャル層２まで達する。その結果、終端領域８（不純物領域８ａ）の形状がテーパー状になり、またその端部において、ｐ型不純物濃度の横方向のプロファイルが緩やかになる。これにより、終端領域８の端部での電界集中が抑制される効果が得られる。
【００７０】
その後は実施の形態１と同様に、レジストパターン１１を除去し、終端領域８に導入したｐ型不純物を活性化させるために、ＳｉＣ基板１およびＳｉＣエピタキシャル層２を１５００℃以上の温度に加熱する（図１６）。
【００７１】
そして、ＳｉＣ基板１の下面（裏面）にオーミック電極５および裏面電極６を形成し、ＳｉＣ基板１の上面にショットキー電極３、表面電極４および表面保護膜７を形成することにより、図１２に示したショットキーバリアダイオード、および上面にリセス１０を有する終端領域８、並びにリセス状のアライメントマーク９が形成される。
【００７２】
以上のように、実施の形態２によれば、終端領域８上のリセス１０が極めて浅く、且つ、終端領域８の不純物濃度の横方向のプロファイルが急峻でないため、実施の形態１よりもさらに終端領域８での電界集中を抑制でき、高耐圧な終端構造が得られる。また、実施の形態１と同様に、終端領域８を形成する際の注入マスクと、アライメントマーク９を形成する際のエッチングマスクとが、同一のレジストパターン１１によって実現されるため、必要なマスク数を減らすことができ、製造コストの削減に寄与できる。さらに、アライメントマーク９も極めて浅く形成されることにより、半導体装置の製造過程でアライメントマーク９を覆う膜が変化しても、マーク検出用回折光４１ｂの強度を高く維持でき、複数回のマスクの位置合わせを常に良好にでき、ＳｉＣ半導体装置の製造における歩留まりが向上する。
【００７３】
なお、本実施の形態において終端領域８はガードリングであったが、上記の製造工程はＦＬＲの形成にも適用可能である。ＦＬＲは、不純物濃度が複数あることを除けば基本的にガードリングと同じ構造である。従って、レジストパターン１１の形成工程（図２、図１３）おいて、レジストパターン１１を複数にすれば、ＦＬＲを形成することができる。
【００７４】
また以上の説明では、半導体素子としてショットキーバリアダイオードを例示したが、本発明はＩＧＢＴやＭＯＳＦＥＴ等の例えばＪＴＥなどの終端構造に対しても適用可能である。
【００７５】
さらに、本発明の適用は、炭化珪素（ＳｉＣ）を用いて形成する半導体装置に限られるものではなく、不純物が拡散しにくい性質を持つ半導体材料を用いる半導体装置の製造にも適用可能である。例えばＳｉＣと並んでワイドバンドギャップ半導体として知られるＧａＮも不純物が拡散しにくい性質がある。本発明を、ＧａＮを用いて形成する半導体装置に対しても、上記と同様の効果が得られる。
【００７６】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【００７７】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７８】
１  ＳｉＣ基板、２  ＳｉＣエピタキシャル層、３  ショットキー電極、４  表面電極、５  オーミック電極、６  裏面電極、７  表面保護膜、８  終端領域、８ａ  不純物領域、９  アライメントマーク、１１  レジストパターン、４０  マーク検出用照射光、４１  反射光、４１ａ  回折光、４１ｂ  マーク検出用回折光。
【図１】
0005882363.tif 000002
【図２】
0005882363.tif 000003
【図３】
0005882363.tif 000004
【図４】
0005882363.tif 000005
【図５】
0005882363.tif 000006
【図６】
0005882363.tif 000007
【図７】
0005882363.tif 000008
【図８】
0005882363.tif 000009
【図９】
0005882363.tif 000010
【図１０】
0005882363.tif 000011
【図１１】
0005882363.tif 000012
【図１２】
0005882363.tif 000013
【図１３】
0005882363.tif 000014
【図１４】
0005882363.tif 000015
【図１５】
0005882363.tif 000016
【図１６】
0005882363.tif 000017