(57)【特許請求の範囲】
【請求項１】
入射された電磁波の大きさに対応する信号電荷を生成する電荷生成部と前記電荷生成部で生成された前記信号電荷を転送するための電荷転送部とを含む少なくとも1つ以上の単位セル部と、前記電荷転送部によって転送された前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部をリセットするリセット部と、前記電荷蓄積部の電圧に応じた画素信号を生成する信号生成部と、を有する画素が複数、行列状に配列された撮像部と、
前記撮像部の1つの行の行方向に配置された複数の画素を選択し、選択した前記複数の画素の動作を制御する第1の選択部と、
前記第1の選択部によって選択された前記複数の画素から出力される複数の前記画素信号を順次選択する第2の選択部と、
前記撮像部の各列に対応したカラム部の外に配置され、入力された信号を後段の回路に出力する出力部と、
を有し、
前記行方向に配置された前記複数の画素において、
第1の期間に前記第1の選択部が前記複数の画素の前記電荷蓄積部を同時にリセットした後、前記第1の期間に前記第2の選択部は前記複数の画素の前記電荷蓄積部の電圧に応じた複数の第1の画素信号を順次選択して前記出力部に入力し、
前記第1の期間よりも後の第2の期間に前記第1の選択部が前記複数の画素の前記電荷生成部で生成された前記信号電荷を前記電荷蓄積部に同時に転送した後、前記第2の期間に前記第2の選択部は前記複数の画素の前記電荷蓄積部の電圧に応じた複数の第2の画素信号を順次選択して前記出力部に入力し、
前記第1の選択部は、1つの行の前記行方向に配置された前記複数の画素の前記複数の第1の画素信号と前記複数の第2の画素信号とが前記出力部に入力された後、他の1つの行の前記行方向に配置された複数の画素を選択し、
前記後段の回路は、前記第1の画素信号と前記第2の画素信号との差分を算出し、
前記複数の前記画素信号を保持する容量素子が前記カラム部に配置されていない
ことを特徴とする撮像装置。
【請求項２】
前記第1の画素信号および前記第2の画素信号は、前記撮像部の行方向に出力されることを特徴とする請求項1に係る撮像装置。
【請求項３】
前記出力部は、入力された信号の電流値を電圧値に変換することを特徴とする請求項1または請求項2に係る撮像装置。
【請求項４】
請求項1から請求項3の何れか1項に係る撮像装置を有することを特徴とする内視鏡装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置およびこれを用いた内視鏡装置に関する。
【背景技術】
【０００２】
撮像装置に関して、これまでにMOS（Metal Oxide Semiconductor）型やCCD（Charge Coupled Devices）型など様々な方式の撮像装置が提案され、実用化に至っている。また、MOS型の中には、電荷生成部で生成された信号電荷に応じた画素信号を増幅して出力する増幅型固体撮像素子（APS：Active Pixel Sensor）構成の画素を備えた、所謂（C）MOS型撮像装置がある。
【０００３】
最初に、第1の従来例に係る（C）MOS型撮像装置（例えば、特許文献1参照）の構成について説明する。図15は、第1の従来例に係る（C）MOS型撮像装置の概略構成を示している。図15に示す撮像装置1001aは、撮像部1002、垂直選択部1004、列回路部1005、水平選択部1006、および出力部1007で構成されている。
【０００４】
撮像部1002は、電荷生成部PD（例えば、フォトダイオード）、転送トランジスタTx、電荷蓄積部FD（例えば、フローティングディフュージョン）、リセットトランジスタRst、増幅トランジスタDrv、および選択トランジスタSelで構成される画素1003が複数、行列状に配列されて構成されている。図15の例では、撮像部1002は、2行2列に配列された画素1003（M11，M12，M21，M22）を有する。
【０００５】
電荷生成部PDは、入射された電磁波の大きさに応じた信号電荷を生成する。転送トランジスタTxは、電荷生成部PDで生成された信号電荷を電荷蓄積部FDに転送する。電荷蓄積部FDは、転送された信号電荷を蓄積する。リセットトランジスタRstは、電荷蓄積部FDを所定の電圧にリセットする。増幅トランジスタDrvは、電荷蓄積部FDの電圧に応じた信号を増幅し、画素信号を生成する。選択トランジスタSelは、撮像部1002の列毎に配置された垂直信号線1030に画素信号を出力する。周知のように画素1003からは画素信号としてリセットレベルおよび信号レベルが出力される。
【０００６】
転送トランジスタTxは、垂直選択部1004から出力される転送パルスにより制御される。図15では、1行目の画素1003（M11，M12）に出力される転送パルスをφTx_1とし、2行目の画素1003（M21，M22）に出力される転送パルスをφTx_2とする。リセットトランジスタRstは、垂直選択部1004から出力されるリセットパルスにより制御される。図15では、1行目の画素1003（M11，M12）に出力されるリセットパルスをφRst_1とし、2行目の画素1003（M21，M22）に出力されるリセットパルスをφRst_2とする。選択トランジスタSelは、垂直選択部1004から出力される選択パルスにより制御される。図15では、1行目の画素1003（M11，M12）に出力される選択パルスをφSel_1とし、2行目の画素1003（M21，M22）に出力される選択パルスをφSel_2とする。
【０００７】
垂直選択部1004は、撮像部1002の行方向に配置された複数の画素1003を選択し、選択した画素1003の動作を制御する。列回路部1005は列毎に配置され、垂直信号線1030に接続されている。列回路部1005は、ロードトランジスタSW1、スイッチトランジスタSW2，SW3，SW4，SW5、容量素子CR，CSを有し、容量素子CR，CSにリセットレベルおよび信号レベルの画素信号をそれぞれ保持する。
【０００８】
ロードトランジスタSW1はバイアス電圧LMBによりバイアスされる。スイッチトランジスタSW2，SW3はそれぞれ制御パルスφSHR，φSHSによって制御され、リセットレベルの画素信号および信号レベルの画素信号の転送時にオンとなる。スイッチトランジスタSW4，SW5は列毎に制御される。スイッチトランジスタSW4は、出力部1007に接続された水平信号線1031に接続され、スイッチトランジスタSW5は、出力部1007に接続された水平信号線1032に接続されている。
【０００９】
1列目のスイッチトランジスタSW4，SW5は、水平選択部1006から出力される選択パルスHSR[0]によって制御され、1列目の容量素子CR，CSに保持されているリセットレベルの画素信号および信号レベルの画素信号の転送時にオンとなる。2列目のスイッチトランジスタSW4，SW5は、水平選択部1006から出力される選択パルスHSR[1]によって制御され、2列目の容量素子CR，CSに保持されているリセットレベルの画素信号および信号レベルの画素信号の転送時にオンとなる。水平選択部1006は、選択パルスHSR[0]，HSR[1]によりスイッチトランジスタSW4，SW5を順次選択し、容量素子CR，CSに保持された画素信号を出力部1007に転送する。出力部1007は、転送された画素信号を後段の回路に出力する。
【００１０】
次に、第1の従来例に係る（C）MOS型撮像装置の動作について説明する。図16は、第1の従来例に係る（C）MOS型撮像装置の動作を示している。まず、1行目の画素1003に出力される選択パルスφSel_1がL（Low）状態からH（High）状態になることで選択トランジスタSelがON（導通状態）となり、1行目の画素1003が選択される。略同時に、1行目の画素1003に出力されるリセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線1030に出力される。
【００１１】
続いて、リセットパルスφRst_1がH状態からL状態になることでリセットトランジスタRstがOFF（非導通状態）となる。略同時に、スイッチトランジスタSW2に出力される制御パルスφSHRがL状態からH状態になることでスイッチトランジスタSW2がONとなり、1行目の画素1003（M11，M12）のリセットレベルの画素信号が容量素子CRに保持される。
【００１２】
続いて、制御パルスφSHRがH状態からL状態になることでスイッチトランジスタSW2がOFFとなる。略同時に、1行目の画素1003に出力される転送パルスφTx_1がL状態からH状態になることで転送トランジスタTxがONとなり、電荷生成部PDの信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線1030に出力される。
【００１３】
続いて、転送パルスφTX_1がH状態からL状態になることで転送トランジスタTxがOFFとなる。略同時に、スイッチトランジスタSW3に出力される制御パルスφSHSがL状態からH状態になることでスイッチトランジスタSW3がONとなり、1行目の画素1003（M11，M12）から出力された信号レベルの画素信号が容量素子CSに保持される。
【００１４】
続いて、制御パルスφSHSがH状態からL状態になることでスイッチトランジスタSW3がOFFとなると共に、1行目の画素1003に出力される選択パルスφSel_1がH状態からL状態になることで選択トランジスタSelがOFFとなる。略同時に、1列目のスイッチトランジスタSW4，SW5に出力される選択パルスHSR[0]がL状態からH状態になることでスイッチトランジスタSW4，SW5がONとなり、容量素子CRに保持された1行1列目の画素1003（M11）のリセットレベルの画素信号が水平信号線1031に出力されると共に、容量素子CSに保持された1行1列目の画素1003（M11）の信号レベルの画素信号が水平信号線1032に出力される。リセットレベルおよび信号レベルの画素信号は出力部1007に入力され、例えばリセットレベルおよび信号レベルの差分をとった信号が出力部1007から出力される。
【００１５】
続いて、選択パルスHSR[0]がH状態からL状態になることでスイッチトランジスタSW4，SW5がOFFとなる。略同時に、2列目のスイッチトランジスタSW4，SW5に出力される選択パルスHSR[1]がL状態からH状態になることでスイッチトランジスタSW4，SW5がONとなり、容量素子CRに保持された1行2列目の画素1003（M12）のリセットレベルの画素信号が水平信号線1031に出力されると共に、容量素子CSに保持された1行2列目の画素1003（M12）の信号レベルの画素信号が水平信号線1032に出力される。リセットレベルおよび信号レベルの画素信号は出力部1007に入力され、例えばリセットレベルおよび信号レベルの差分をとった信号が出力部1007から出力される。
【００１６】
続いて、選択パルスHSR[1]がH状態からL状態になることでスイッチトランジスタSW4，SW5がOFFとなり、1行目の画素1003から画素信号を読み出す動作が終了する。続いて、1行目の画素1003から画素信号を読み出す動作と同様にして、2行目の画素1003から画素信号を読み出す動作が行われる。
【００１７】
次に、第2の従来例に係る（C）MOS型撮像装置（例えば、特許文献2参照）の構成について説明する。図17は、第2の従来例に係る（C）MOS型撮像装置の概略構成を示している。図17に示す撮像装置1001bは、撮像部1002、垂直選択部1004、スイッチ部1008、水平選択部1006、および出力部1009で構成されている。
【００１８】
撮像部1002、垂直選択部1004、および水平選択部1006の構成は図15の各構成と略同様である。ただし、画素1003において、転送トランジスタTxを制御するための制御トランジスタCntが追加されている。制御トランジスタCntは、垂直選択部1004から出力される選択パルスにより制御される。また、転送トランジスタTxは、水平選択部1006から出力される転送パルスにより制御される。1列目の画素1003における転送トランジスタTxに水平選択部1006から転送パルスφCnt_1が出力され、2列目の画素1003における転送トランジスタTxに水平選択部1006から転送パルスφCnt_2が出力される。
【００１９】
スイッチ部1008は、列毎に配置されたスイッチトランジスタSWを有する。スイッチトランジスタSWは垂直信号線1030および水平信号線1031に接続されており、垂直信号線1030に出力された画素信号を水平信号線1031に出力する。1列目のスイッチトランジスタSWは、水平選択部1006から出力される選択パルスHSR[0]により制御され、2列目のスイッチトランジスタSWは、水平選択部1006から出力される選択パルスHSR[1]により制御される。水平信号線1031は出力部1009に接続されている。水平選択部1006は、選択パルスHSR[0]，HSR[1]によりスイッチトランジスタSWを順次選択し、画素信号を出力部1009に転送する。この画素信号は電流信号として出力部1009に入力される。出力部1009は、画素信号を電圧信号に変換し、後段の回路に出力する。
【００２０】
次に、第2の従来例に係る（C）MOS型撮像装置の動作について説明する。図18は、第2の従来例に係る（C）MOS型撮像装置の動作を示している。まず、1行目の画素1003に出力される選択パルスφSel_1がL状態からH状態になることで選択トランジスタSelおよび制御トランジスタCntがONとなり、1行目の画素1003が選択される。略同時に、1行目の画素1003に出力されるリセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線1030に出力される。略同時に、1列目のスイッチトランジスタSWに出力される選択パルスHSR[0]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線1030に出力された1行1列目の画素1003（M11）のリセットレベルの画素信号が水平信号線1031に出力され、出力部1009に入力される。出力部1009は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００２１】
続いて、リセットパルスφRst_1がH状態からL状態になることでリセットトランジスタRstがOFFとなる。続いて、1列目の転送トランジスタTxに出力される制御パルスφCnt_1がL状態からH状態になることで転送トランジスタTxがONとなり、電荷生成部PDの信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線1030に出力される。1列目のスイッチトランジスタSWに出力される選択パルスHSR[0]がH状態であり、スイッチトランジスタSWがONであるため、垂直信号線1030に出力された1行1列目の画素1003（M11）の信号レベルの画素信号が水平信号線1031に出力され、出力部1009に入力される。出力部1009は、電流信号として入力される信号レベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００２２】
続いて、転送パルスφCnt_1がH状態からL状態になることで転送トランジスタCntがOFFとなる。続いて、選択パルスHSR[0]がH状態からL状態になることでスイッチトランジスタSWがOFFとなり、1行1列目の画素1003から画素信号を読み出す動作が終了する。
【００２３】
続いて、1行2列目の画素1003（M12）から画素信号を読み出す動作が行われる。1行2列目の画素1003から画素信号を読み出す動作は、転送パルスHSR[0]の代わりに転送パルスHSR[1]によって2列目のスイッチトランジスタSWが選択される点を除いて、1行1列目の画素1003から画素信号を読み出す動作と同様であるので、説明を省略する。選択パルスφSel_1がH状態からL状態になることで選択トランジスタSelおよび制御トランジスタCntがOFFとなり、1行目の画素1003から画素信号を読み出す動作が終了する。続いて、2行目の画素1003から画素信号を読み出す動作が行われる。2行目の画素1003から画素信号を読み出す動作は、選択パルスφSel_1の代わりに選択パルスφSel_2によって2行目の画素1003が選択される点を除いて、1行目の画素1003から画素信号を読み出す動作と同様であるので、説明を省略する。最後に、後段の回路は、減算（CDS処理）を行うことで信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開2000-1399号公報
【特許文献２】特開2001-8109号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、上述した従来の撮像装置には以下に示す課題がある。
【００２６】
＜第1の従来例の問題点＞
一般的に、撮像部の各列に対応したカラム部に容量素子CR，CSを設ける構成では、ランダムノイズ、カラムFPN（カラム固定パターンノイズ）等のノイズを抑圧するために容量値の大きな容量素子が必要となるため、カラム部の面積が大きくなり、チップ面積の小型化が難しい。特に、内視鏡装置のように画素ピッチが狭い撮像装置を用いる場合、撮像部を小型化できたとしても、チップ面積の制限により、結果的にスコープの細径化が難しい。
【００２７】
＜第2の従来例の問題点＞
図15の撮像装置1001aの画素1003は、電荷生成部PD、電荷蓄積部FD、および4個のトランジスタで構成されるのに対して、図17の撮像装置1001bの画素1003は、電荷生成部PD、電荷蓄積部FD、および5個のトランジスタで構成される。つまり、図17の画素1003では、図15の画素1003と比較して、画素を構成するトランジスタが1個余計に必要となる。
【００２８】
内視鏡装置では、撮像部を小型化するため、複数の画素で素子を共通に使用するシェアード画素が好適である。図19は、4×1のシェアード画素を構成した場合にシェアード画素に含まれるトランジスタの数を図15の構成と図17の構成とで比較した結果を示している。図15の構成の場合、4×1のシェアード画素は、4個の電荷生成部PD、4個の転送トランジスタTx、4個の電荷蓄積部FD、およびシェアード画素内で共有される3個のトランジスタ（リセットトランジスタRst、増幅トランジスタDrv、選択トランジスタSel）で構成される。また、図17の構成の場合、4×1のシェアード画素は、4個の電荷生成部PD、4個の転送トランジスタTx、4個の制御トランジスタCnt、4個の電荷蓄積部FD、およびシェアード画素内で共有される3個のトランジスタ（リセットトランジスタRst、増幅トランジスタDrv、選択トランジスタSel）で構成される。
【００２９】
つまり、図15の構成の場合はシェアード画素に7個のトランジスタが必要となり、図17の構成の場合はシェアード画素に11個のトランジスタが必要となるため、図17の構成でシェアード画素に必要なトランジスタの数は、図17の構成でシェアード画素に必要なトランジスタの数よりも約50%多くなる。このように、内視鏡装置に好適なシェアード画素を構成する場合、図17の構成では図15の構成よりもトランジスタの数が増加する割合がより顕著になる。
【００３０】
上記のように、図17の構成では、図15の構成と比較して、1個の電荷生成部FDと1個の転送トランジスタを含む単位セル部毎にトランジスタの数が1個（4×1のシェアード画素の場合、合計4個）多く必要になることで、画素面積が大きくなり、例え容量素子を不要にできたとしても、撮像部の面積が大きいためにチップ面積が増加してしまい、やはりスコープの細径化が難しい。
【００３１】
本発明は、上述した課題に鑑みてなされたものであって、より小型化することができる撮像装置および内視鏡装置を提供することを目的とする。
【課題を解決するための手段】
【００３２】
本発明は、上記の課題を解決するためになされたもので、入射された電磁波の大きさに対応する信号電荷を生成する電荷生成部と前記電荷生成部で生成された前記信号電荷を転送するための電荷転送部とを含む少なくとも1つ以上の単位セル部と、前記電荷転送部によって転送された前記信号電荷を蓄積する電荷蓄積部と、前記電荷蓄積部をリセットするリセット部と、前記電荷蓄積部の電圧に応じた画素信号を生成する信号生成部と、を有する画素が複数、行列状に配列された撮像部と、前記撮像部の1つの行の行方向に配置された複数の画素を選択し、選択した前記複数の画素の動作を制御する第1の選択部と、前記第1の選択部によって選択された前記複数の画素から出力される複数の前記画素信号を順次選択する第2の選択部と、前記撮像部の各列に対応したカラム部の外に配置され、入力された信号を後段の回路に出力する出力部と、を有し、前記行方向に配置された前記複数の画素において、第1の期間に前記第1の選択部が前記複数の画素の前記電荷蓄積部を同時にリセットした後、前記第1の期間に前記第2の選択部は前記複数の画素の前記電荷蓄積部の電圧に応じた複数の第1の画素信号を順次選択して前記出力部に入力し、前記第1の期間よりも後の第2の期間に前記第1の選択部が前記複数の画素の前記電荷生成部で生成された前記信号電荷を前記電荷蓄積部に同時に転送した後、前記第2の期間に前記第2の選択部は前記複数の画素の前記電荷蓄積部の電圧に応じた複数の第2の画素信号を順次選択して前記出力部に入力し、前記第1の選択部は、1つの行の前記行方向に配置された前記複数の画素の前記複数の第1の画素信号と前記複数の第2の画素信号とが前記出力部に入力された後、他の1つの行の前記行方向に配置された複数の画素を選択し、前記後段の回路は、前記第1の画素信号と前記第2の画素信号との差分を算出し、前記複数の前記画素信号を保持する容量素子が前記カラム部に配置されていないことを特徴とする撮像装置である。
【００３３】
また、本発明の撮像装置において、前記第1の画素信号および前記第2の画素信号は、前記撮像部の行方向に出力されることを特徴とする。
【００３４】
また、本発明の撮像装置において、前記出力部は、入力された信号の電流値を電圧値に変換することを特徴とする。
【００３５】
また、本発明は、上記の撮像装置を有することを特徴とする内視鏡装置である。
【発明の効果】
【００３６】
本発明によれば、画素信号を保持するための容量素子が必要なくなると共に、画素を構成する素子の数を削減することが可能となるので、撮像装置をより小型化することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第1の実施形態に係る撮像装置の構成を示す構成図である。
【図２】本発明の第1の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図３】本発明の第1の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図４】本発明の第2の実施形態に係る撮像装置の構成を示す構成図である。
【図５】本発明の第2の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図６】本発明の第2の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図７】本発明の第3の実施形態に係る撮像装置が有する画素の構成を示す回路図である。
【図８】本発明の第3の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図９】本発明の第3の実施形態に係る撮像装置の動作を示すタイミングチャートである。
【図１０】本発明の第4の実施形態に係る撮像装置の構成を示す構成図である。
【図１１】本発明の第4の実施形態に係る撮像装置が有する出力部の構成を示す回路図である。
【図１２】本発明の第5の実施形態に係る撮像装置の構成を示す構成図である。
【図１３】本発明の第6の実施形態に係る撮像装置の構成を示す構成図である。
【図１４】本発明の第7の実施形態に係る内視鏡装置の構成を示す構成図である。
【図１５】第1の従来例に係る撮像装置の構成を示す構成図である。
【図１６】第1の従来例に係る撮像装置の動作を示すタイミングチャートである。
【図１７】第2の従来例に係る撮像装置の構成を示す構成図である。
【図１８】第2の従来例に係る撮像装置の動作を示すタイミングチャートである。
【図１９】第1の従来例および第2の従来例においてシェアード画素に含まれるトランジスタの数を示す参考図である。
【発明を実施するための形態】
【００３８】
以下、図面を参照し、本発明の実施形態を説明する。
【００３９】
（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、本実施形態に係る撮像装置の構成を示している。以下、本例の構成について説明する。図1に示す撮像装置1aは、撮像部2、垂直選択部4（第1の選択部）、スイッチ部5、水平選択部6（第2の選択部）、および出力部7で構成されている。
【００４０】
撮像部2は、電荷生成部PD（例えば、フォトダイオード）、転送トランジスタTx、電荷蓄積部FD（例えば、フローティングディフュージョン）、リセットトランジスタRst、増幅トランジスタDrv、および選択トランジスタSelで構成される画素3が複数、行列状に配列されて構成されている。図1の例では、撮像部2は、2行2列に配列された画素3（M11，M12，M21，M22）を有する。
【００４１】
電荷生成部PDは、入射された電磁波の大きさに応じた信号電荷を生成する。転送トランジスタTxは、電荷生成部PDで生成された信号電荷を電荷蓄積部FDに転送する。電荷生成部PDおよび転送トランジスタTxで単位セル部が構成されている。電荷蓄積部FDは、転送された信号電荷を蓄積する。リセットトランジスタRstは、電荷蓄積部FDを所定の電圧にリセットする。増幅トランジスタDrvは、電荷蓄積部FDの電圧に応じた信号を増幅し、画素信号を生成する。選択トランジスタSelは、撮像部2の列毎に配置された垂直信号線30に画素信号を出力する。周知のように画素3からは画素信号としてリセットレベルおよび信号レベルが出力される。
【００４２】
電荷生成部PDの一端はグランドGNDに接続され、他端は転送トランジスタTxに接続されている。転送トランジスタTxは例えば、電荷生成部PDの他端にドレイン端子が接続され、電荷蓄積部FDにソース端子が接続され、垂直選択部4から行方向に伸びる制御信号線にゲート端子が接続されたNMOSトランジスタで構成されている。リセットトランジスタRstは例えば、電源電圧VDDを供給する電源線にドレイン端子が接続され、電荷蓄積部FDにソース端子が接続され、垂直選択部4から行方向に伸びる制御信号線にゲート端子が接続されたNMOSトランジスタで構成されている。
【００４３】
増幅トランジスタDrvは例えば、電源電圧VDDを供給する電源線にドレイン端子が接続され、選択トランジスタSelにソース端子が接続され、電荷蓄積部FDにゲート端子が接続されたNMOSトランジスタで構成されている。選択トランジスタSelは例えば、増幅トランジスタDrvにドレイン端子が接続され、垂直信号線30にソース端子が接続され、垂直選択部4から行方向に伸びる制御信号線にゲート端子が接続されたNMOSトランジスタで構成されている。
【００４４】
転送トランジスタTxは、垂直選択部4から出力される転送パルスにより制御される。図1では、1行目の画素3（M11，M12）に出力される転送パルスをφTx_1とし、2行目の画素3（M21，M22）に出力される転送パルスをφTx_2とする。リセットトランジスタRstは、垂直選択部4から出力されるリセットパルスにより制御される。図1では、1行目の画素3（M11，M12）に出力されるリセットパルスをφRst_1とし、2行目の画素3（M21，M22）に出力されるリセットパルスをφRst_2とする。選択トランジスタSelは、垂直選択部4から出力される選択パルスにより制御される。図1では、1行目の画素3（M11，M12）に出力される選択パルスをφSel_1とし、2行目の画素3（M21，M22）に出力される選択パルスをφSel_2とする。
【００４５】
垂直選択部4は、撮像部2の行方向に配置された複数の画素3を選択し、選択した画素3の動作を制御する。スイッチ部5は、列毎に配置されたスイッチトランジスタSWを有する。スイッチトランジスタSWは垂直信号線30および水平信号線31に接続されており、垂直信号線30に出力された画素信号を水平信号線31に出力する。スイッチトランジスタSWは例えば、垂直信号線30にドレイン端子が接続され、水平信号線31にソース端子が接続され、水平選択部6から列方向に伸びる制御信号線にゲート端子が接続されたNMOSトランジスタで構成されている。1列目のスイッチトランジスタSWは、水平選択部6から出力される選択パルスHSR[0]により制御され、2列目のスイッチトランジスタSWは、水平選択部6から出力される選択パルスHSR[1]により制御される。水平信号線31は出力部7に接続されている。
【００４６】
水平選択部6は、選択パルスHSR[0]，HSR[1]によりスイッチトランジスタSWを順次選択し、画素信号を出力部7に転送する。この画素信号は電流信号として出力部7に入力される。出力部7は、画素信号を電圧信号に変換し、後段の回路に出力する。出力部7は例えば、水平信号線31にドレイン端子が接続され、グランドにソース端子が接続され、バイアス電圧LMBにゲート端子が接続されたNMOSトランジスタで構成されている。出力部7はバイアス電圧LMBによりバイアスされる。
【００４７】
次に、本実施形態に係る撮像装置の動作について説明する。図2は、本実施形態に係る撮像装置の動作を示している。まず、1行目の画素3に出力される選択パルスφSel_1がL（Low）状態からH（High）状態になることで選択トランジスタSelがON（導通状態）となり、1行目の画素3が選択される。略同時に、1行目の画素3に出力されるリセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線30に出力される。
【００４８】
続いて、リセットパルスφRst_1がH状態からL状態になることでリセットトランジスタRstがOFF（非導通状態）となる。略同時に、1列目のスイッチトランジスタSWに出力される選択パルスHSR[0]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力された1行1列目の画素3（M11）のリセットレベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００４９】
続いて、選択パルスHSR[0]がH状態からL状態になることでスイッチトランジスタSWがOFFとなる。略同時に、2列目のスイッチトランジスタSWに出力される選択パルスHSR[1]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力された1行2列目の画素3（M12）のリセットレベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００５０】
続いて、選択パルスHSR[1]がH状態からL状態になることでスイッチトランジスタSWがOFFとなる。略同時に、1行目の転送トランジスタTxに出力される転送パルスφTx_1がL状態からH状態になることで転送トランジスタTxがONとなり、電荷生成部PDの信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線30に出力される。
【００５１】
続いて、転送パルスφTx_1がH状態からL状態になることで転送トランジスタTxがOFFとなる。略同時に、1列目のスイッチトランジスタSWに出力される選択パルスHSR[0]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力された1行1列目の画素3（M11）の信号レベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力される信号レベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００５２】
続いて、選択パルスHSR[0]がH状態からL状態になることでスイッチトランジスタSWがOFFとなる。略同時に、2列目のスイッチトランジスタSWに出力される選択パルスHSR[1]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力された1行2列目の画素3（M12）の信号レベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００５３】
続いて、選択パルスHSR[1]がH状態からL状態になることでスイッチトランジスタSWがOFFとなり、1行目の画素3から画素信号を読み出す動作が終了する。
【００５４】
続いて、2行目の画素3から画素信号を読み出す動作が行われる。2行目の画素3から画素信号を読み出す動作は、選択パルスφSel_1の代わりに選択パルスφSel_2によって2行目の画素3が選択される点を除いて、1行目の画素3から画素信号を読み出す動作と同様であるので、説明を省略する。最後に、後段の回路は、減算（CDS処理）を行うことで信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００５５】
図1に示す撮像装置1aでは2×2の合計4個の画素3が配列されているが、画素3の数はこれに限らない。図3は、画素3の配列がより一般的なn×n（nは3以上の自然数）である場合の撮像装置の動作を示している。図3では、1行分の画素3から画素信号を読み出す動作のみが示されている。以下、より一般的な配列の画素3を備えた撮像装置の動作を説明する。
【００５６】
選択パルスφSelによって選択トランジスタSelがONとなり、所定の行の画素3が選択されると共に、リセットパルスφRstによってリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされる。続いて、各列のスイッチトランジスタSWに出力される選択パルスφHSR[*]（*は0〜n-1）が順次L状態からH状態になることで各列のスイッチトランジスタSWが順次ONとなる。これによって、垂直信号線30に出力された各列の画素3のリセットレベルの画素信号が水平信号線31に順次出力され、出力部7に入力される。出力部7は、電流信号として入力される各列の画素3のリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００５７】
続いて、転送パルスφTxによって転送トランジスタTxがONとなり、電荷生成部PDの信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線30に出力される。続いて、各列のスイッチトランジスタSWに出力される選択パルスφHSR[*]（*は0〜n-1）が順次L状態からH状態になることで各列のスイッチトランジスタSWが順次ONとなる。これによって、垂直信号線30に出力された各列の画素3の信号レベルの画素信号が水平信号線31に順次出力され、出力部7に入力される。出力部7は、電流信号として入力される各列の画素3の信号レベルの画素信号を電圧信号に変換し、後段の回路に出力する。その後、後段の回路は、減算（CDS処理）を行うことで信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００５８】
図15に示す撮像装置1001aでは、出力部1007でリセットレベルの画素信号と信号レベルの画素信号の差分をとるため、異なるタイミングで読み出されたリセットレベルの画素信号と信号レベルの画素信号が容量素子CR，CSに一旦保持された後、同じタイミングで出力部1007に出力される。これに対して、本実施形態の撮像装置1aでは、出力部7の後段の回路において、リセットレベルの画素信号と信号レベルの画素信号の差分をとる処理が行われるため、撮像部2の各列に対応したカラム部にリセットレベルの画素信号と信号レベルの画素信号を保持しておく必要がない。このため、本実施形態の撮像装置1aでは、リセットレベルの画素信号と信号レベルの画素信号を保持する容量素子が必要なくなり、図15に示す撮像装置1001aと比較して、より小型化することができる。
【００５９】
図17に示す撮像装置1001bでは、図18に示すように、選択パルスφSelによって所定の行の画素1003が選択された状態で、選択パルスHSRによって列毎にスイッチトランジスタSWが順次選択され、列毎に対応する期間においてリセットレベルの画素信号と信号レベルの画素信号が読み出される。また、列毎に対応する期間において電荷生成部PDの信号電荷が電荷蓄積部FDに転送される。このように、図17に示す撮像装置1001bでは、各列の電荷生成部PDの信号電荷の転送を列毎に対応した期間に行うため、転送トランジスタTxを列毎に制御するための制御トランジスタCntが必要となる。
【００６０】
これに対して、本実施形態の撮像装置1aでは、図2に示すように、選択パルスφSelによって所定の行の画素3が選択された状態で、所定の行の電荷蓄積部FDが同時にリセットされた後、選択パルスHSRによって各列のスイッチトランジスタSWが順次選択され、各列のリセットレベルの画素信号が順次読み出される。さらに、選択パルスφSelによって所定の行の画素3が選択された状態で、所定の行の電荷生成部PDの信号電荷が電荷蓄積部FDに同時に転送された後、選択パルスHSRによって各列のスイッチトランジスタSWが順次選択され、各列の信号レベルの画素信号が順次読み出される。この動作では、転送トランジスタTxを列毎に制御する必要がない。このため、本実施形態の撮像装置1aでは、転送トランジスタTxを列毎に制御するための制御トランジスタが必要なくなり、図17に示す撮像装置1001bと比較して、より小型化することができる。
【００６１】
上述したように、本実施形態によれば、画素信号を保持するための容量素子が必要なくなると共に、画素を構成するトランジスタの数を削減することが可能となるので、撮像装置をより小型化することができる。また、電流信号として入力される画素信号を電圧信号に変換する出力部7を設けることによって、後段の回路との整合性が容易となると共に、カラム部に設ける定電流源を不要にできるので撮像装置をさらに小型化することができる。
【００６２】
（第2の実施形態）
次に、本発明の第2の実施形態を説明する。図4は、本実施形態に係る撮像装置の構成を示している。以下、本例の構成について説明する。図4に示す撮像装置1bにおいて、第1の実施形態の撮像装置1aと異なるのは、撮像部2である。具体的には、撮像部2を構成する画素3の選択トランジスタSelを削除し、電源電圧VDDを電源パルスφVDDによりクロック動作させることである。それ以外の構成は、第1の実施形態と略同様であるので説明を省略する。
【００６３】
次に、本実施形態に係る撮像装置の動作について説明する。図5は、本実施形態に係る撮像装置の動作を示している。図2に示した動作と異なる点は、選択トランジスタSelによる選択動作を電源パルスφVDDによるクロック動作で代替している点である。画素3の非選択動作は、電源パルスφVDDをL状態（例えば、グランドレベル）とし、リセットトランジスタRstをONさせ、電荷蓄積部FDの電位をグランドレベルにすることで実現される。また、画素3の選択動作は、電源パルスφVDDをHigh状態とし、リセットトランジスタRstをONさせることで実現される。
【００６４】
より具体的には、1行目の画素3から画素信号を読み出す期間において、電源パルスφVDDがH状態であるとき、1行目の画素3に出力されるリセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、1行目の画素3が選択状態となる。また、これによって電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線30に出力される。
【００６５】
第1の実施形態と同様にして1行目の画素3からリセットレベルの画素信号と信号レベルの画素信号が読み出された後、電源パルスφVDDがH状態からL状態になる。略同時に、リセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、1行目の画素3が非選択状態となる。
【００６６】
続いて、電源パルスφVDDがL状態からH状態になると共に、リセットパルスφRst_1がH状態からL状態になる。略同時に、2行目の画素3に出力されるリセットパルスφRst_2がL状態からH状態になることでリセットトランジスタRstがONとなり、2行目の画素3が選択状態となる。また、これによって電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線30に出力される。
【００６７】
第1の実施形態と同様にして2行目の画素3からリセットレベルの画素信号と信号レベルの画素信号が読み出された後、電源パルスφVDDがH状態からL状態になる。略同時に、リセットパルスφRst_2がL状態からH状態になることでリセットトランジスタRstがONとなり、2行目の画素3が非選択状態となる。最後に、後段の回路は、減算（CDS処理）を行うことで信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００６８】
図4に示す撮像装置1bでは2×2の合計4個の画素3が配列されているが、画素3の数はこれに限らない。図6は、画素3の配列がより一般的なn×n（nは3以上の自然数）である場合の撮像装置の動作を示している。図6では、1行分の画素3から画素信号を読み出す動作のみが示されている。以下、より一般的な配列の画素3を備えた撮像装置の動作を説明する。
【００６９】
電源パルスφVDDがH状態であるとき、所定の行の画素3に出力されるリセットパルスφRstがL状態からH状態になることでリセットトランジスタRstがONとなり、所定の行の画素3が選択されると共に電荷蓄積部FDがリセットされる。続いて、第1の実施形態と同様にして、各列の画素3のリセットレベルの画素信号が順次読み出され、その後、各列の画素3の信号レベルの画素信号が順次読み出される。続いて、電源パルスφVDDがH状態からL状態になる。略同時に、リセットパルスφRstがL状態からH状態になることでリセットトランジスタRstがONとなり、所定の行の画素3が非選択状態となる。その後、後段の回路は、減算（CDS処理）を行うことで信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００７０】
上述したように、本実施形態によれば、画素信号を保持するための容量素子が必要なくなると共に、画素を構成するトランジスタの数を削減することが可能となるので、撮像装置をより小型化することができる。
【００７１】
（第3の実施形態）
次に、本発明の第3の実施形態を説明する。本実施形態に係る撮像装置において、第1の実施形態の撮像装置1aと異なるのは、撮像部2の構成である。具体的には、撮像部2を構成する画素3の単位セル部の個数である。
【００７２】
図7は、本実施形態の画素3の構成を示している。図7では1行目の画素3のみの構成が示されており、2行目の画素3の構成も同様である。画素3は、2×1のシェアード画素である。具体的には、画素3は、行方向に隣接する2つの単位セル部（単位セル部3_1，3_2）を有する。それ以外は、第1の実施形態での画素3と略同様であるので、説明を省略する。また、垂直信号線30は2列目にのみ配置され、同様にスイッチ部5のスイッチトランジスタSWは2列目にのみ配置されている。上記以外の構成は、第1の実施形態と略同様であるので説明を省略する。
【００７３】
単位セル部3-1は、電荷生成部PD_1および転送トランジスタTx_1で構成される。単位セル部3-1は、電荷生成部PD_2、転送トランジスタTx_2、電荷蓄積部FD、リセットトランジスタRst、増幅トランジスタDrv、および選択トランジスタSelで構成される。電荷蓄積部FD、リセットトランジスタRst、増幅トランジスタDrv、および選択トランジスタSelは、単位セル部3-1から画素信号を読み出す際、および単位セル部3-2から画素信号を読み出す際に共通に使用される。また、転送トランジスタTx_1は、垂直選択部4から出力される転送パルスφTx_1により制御され、転送トランジスタTx_2は、垂直選択部4から出力される転送パルスφTx_2により制御される。
【００７４】
次に、本実施形態に係る撮像装置の動作について説明する。図8は、本実施形態に係る撮像装置の動作を示している。図8では、1行目の画素3に係る動作のみが示されている。単位セル部3-1および単位セル部3-2の一方のリセットレベルの画素信号および信号レベルの画素信号が読み出された後、単位セル部3-1および単位セル部3-2の他方のリセットレベルの画素信号および信号レベルの画素信号が読み出される。具体的な動作は以下の通りである。
【００７５】
まず、1行目の画素3に出力される選択パルスφSel_1がL状態からH状態になることで選択トランジスタSelがONとなり、1行目の画素3（単位セル部3-1，3-2）が選択される。略同時に、1行目の画素3（単位セル部3-1，3-2）に出力されるリセットパルスφRst_1がL状態からH状態になることでリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされ、リセットレベルの画素信号が垂直信号線30に出力される。
【００７６】
続いて、リセットパルスφRst_1がH状態からL状態になることでリセットトランジスタRstがOFFとなる。略同時に、2列目のスイッチトランジスタSWに出力される選択パルスHSR[1]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力されたリセットレベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。この画素信号は、1行目の単位セル部3-1に対応したリセットレベルの画素信号として使用される。
【００７７】
続いて、選択パルスHSR[1]がH状態からL状態になることでスイッチトランジスタSWがOFFとなる。略同時に、1行目の単位セル部3-1の転送トランジスタTx_1に出力される転送パルスφTx_1がL状態からH状態になることで転送トランジスタTx_1がONとなり、電荷生成部PD_1の信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線30に出力される。
【００７８】
続いて、転送パルスφTx_1がH状態からL状態になることで転送トランジスタTx_1がOFFとなる。略同時に、2列目のスイッチトランジスタSWに出力される選択パルスHSR[1]がL状態からH状態になることでスイッチトランジスタSWがONとなり、垂直信号線30に出力された単位セル部3-1の信号レベルの画素信号が水平信号線31に出力され、出力部7に入力される。出力部7は、電流信号として入力される信号レベルの画素信号を電圧信号に変換し、後段の回路に出力する。
【００７９】
続いて、選択パルスHSR[1]がH状態からL状態になることでスイッチトランジスタSWがOFFとなり、単位セル部3-1から画素信号を読み出す動作が終了する。その後、後段の回路は、減算（CDS処理）を行うことで、単位セル部3-1に関する信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００８０】
続いて、単位セル部3-2から画素信号を読み出す動作が行われる。単位セル部3-2から画素信号を読み出す動作は、転送パルスφTx_1の代わりに転送パルスφTx_2によって電荷生成部PD_2から電荷蓄積部FDに信号電荷が転送される点を除いて、単位セル部3-1から画素信号を読み出す動作と同様であるので、説明を省略する。
【００８１】
図7は、2×2の合計4個の画素3が配列されている場合のシェアード画素の構成を示しているが、画素3の数はこれに限らない。図9は、画素3の配列がより一般的なn×n（nは3以上の自然数）であり、2×1の画素3でシェアード画素が構成される場合の撮像装置の動作を示している。図9では、1行分の画素3から画素信号を読み出す動作のみが示されている。以下、より一般的な配列の画素3を備えた撮像装置の動作を説明する。尚、撮像部2の行方向には、2×1のシェアード画素が複数配列されている。
【００８２】
所定の行の各シェアード画素を構成する単位セル部3-1および単位セル部3-2の一方のリセットレベルの画素信号および信号レベルの画素信号が読み出された後、所定の行の各シェアード画素を構成する単位セル部3-1および単位セル部3-2の他方のリセットレベルの画素信号および信号レベルの画素信号が読み出される。具体的な動作は以下の通りである。
【００８３】
選択パルスφSelによって選択トランジスタSelがONとなり、所定の行の画素3が選択されると共に、リセットパルスφRstによってリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされる。続いて、2列毎に配置された垂直信号線30に接続された単位セル部3-2のスイッチトランジスタSWに出力される選択パルスφHSR[*]（*は1〜n-1）が順次L状態からH状態になることでスイッチトランジスタSWが順次ONとなる。これによって、垂直信号線30に出力されたリセットレベルの画素信号が水平信号線31に順次出力され、出力部7に入力される。出力部7は、電流信号として入力されるリセットレベルの画素信号を電圧信号に変換し、後段の回路に出力する。この画素信号は、単位セル部3-1に対応したリセットレベルの画素信号として使用される。
【００８４】
続いて、転送パルスφTx_1によって転送トランジスタTx_1がONとなり、電荷生成部PD_1の信号電荷が電荷蓄積部FDに転送され、信号レベルの画素信号が垂直信号線30に出力される。続いて、2列毎に配置された垂直信号線30に接続された単位セル部3-2のスイッチトランジスタSWに出力される選択パルスφHSR[*]（*は1〜n-1）が順次L状態からH状態になることでスイッチトランジスタSWが順次ONとなる。これによって、垂直信号線30に出力された単位セル部3-1の信号レベルの画素信号が水平信号線31に順次出力され、出力部7に入力される。出力部7は、電流信号として入力される単位セル部3-1の信号レベルの画素信号を電圧信号に変換し、後段の回路に出力する。その後、後段の回路は、減算（CDS処理）を行うことで、単位セル部3-1に関する信号成分（リセットレベルと信号レベルの差分をとった信号）を取得する。
【００８５】
続いて、単位セル部3-2から画素信号を読み出す動作が行われる。単位セル部3-2から画素信号を読み出す動作は、転送パルスφTx_1の代わりに転送パルスφTx_2によって電荷生成部PD_2から電荷蓄積部FDに信号電荷が転送される点を除いて、単位セル部3-1から画素信号を読み出す動作と同様であるので、説明を省略する。
【００８６】
上述したように、本実施形態によれば、画素信号を保持するための容量素子が必要なくなると共に、画素を構成するトランジスタの数を削減することが可能となるので、シェアード画素構成の撮像部を有する撮像装置をより小型化することができる。
【００８７】
（第4の実施形態）
次に、本発明の第4の実施形態を説明する。図10は、本実施形態に係る撮像装置の構成を示している。以下、本例の構成について説明する。図10に示す撮像装置1cにおいて、第1の実施形態の撮像装置1aと異なるのは、出力部7の代わりに出力部8が配置されていることである。それ以外の構成は、第1の実施形態と略同様であるので説明を省略する。
【００８８】
図11は、出力部8の構成を示している。出力部8は、カレントミラー部CMおよび増幅部I／Vで構成される。カレントミラー部CMはNMOSトランジスタN1，N2で構成される。NMOSトランジスタN1のドレイン端子は、スイッチ部5を構成するスイッチトランジスタSWのソース端子に接続され、ソース端子はグランドに接続され、ゲート端子はドレイン端子に接続されている。NMOSトランジスタN2のドレイン端子は増幅部I/Vに接続され、ソース端子はグランドに接続され、ゲート端子はNMOSトランジスタN1のゲート端子に接続されている。増幅部I／Vは、電流信号を電圧信号に変換して出力するための電流電圧変換用アンプであり、抵抗RおよびオペアンプOPで構成されている。
【００８９】
カレントミラー部CMは、電流信号として入力される画素信号を折り返して、増幅部I／Vに出力する。NMOSトランジスタN1を流れる電流と、NMOSトランジスタN2を流れる電流との比は、任意の比となるように調整することが可能である。増幅部I／Vは、折り返された画素信号を電圧信号にして後段の回路に出力する。カレントミラー構成を用いることで、電流値を容易に増幅することが可能となる。
【００９０】
上述したように、本実施形態によれば、撮像装置をより小型化することができ、かつ、容易な回路構成で画素信号の電流値を増幅することができる。
【００９１】
（第5の実施形態）
次に、本発明の第5の実施形態を説明する。図12は、本実施形態に係る撮像装置の構成を示している。以下、本例の構成について説明する。図12に示す撮像装置1dにおいて、第4の実施形態の撮像装置1cと異なるのは、スイッチ部5の代わりに列回路部9が配置されていることである。それ以外の構成は、第1の実施形態と略同様であるので説明を省略する。
【００９２】
列回路部9はNMOSトランジスタN0およびPMOSトランジスタP1，P2を有する。NMOSトランジスタN0のドレイン端子は垂直信号線30に接続され、ソース端子はグランドに接続され、ゲート端子はバイアス電圧LMBに接続されている。PMOSトランジスタP1のドレイン端子はグランドに接続され、ソース端子はPMOSトランジスタP2のドレイン端子に接続され、ゲート端子はNMOSトランジスタN0のドレイン端子に接続されている。PMOSトランジスタP2のドレイン端子はPMOSトランジスタP1のソース端子に接続され、ソース端子は水平信号線31に接続され、ゲート端子は水平選択部6に接続されている。
【００９３】
PMOSトランジスタP2は、水平選択部6から出力される選択パルスHSR[0]，HSR[1]により制御される。水平選択部6からPMOSトランジスタP2に出力される選択パルスHSR[0]，HSR[1]は、図2に示される選択パルスHSR[0]，HSR[1]のH状態をL状態とし、L状態をH状態としたパルスとなる。
【００９４】
上述したように、本実施形態によれば、撮像装置をより小型化することができる。また、PMOSトランジスタP1，P2のサイズを調整することで、電流値を容易に増幅して、出力部8に画素信号を転送することができる。
【００９５】
（第6の実施形態）
次に、本発明の第6の実施形態を説明する。図13は、本実施形態に係る撮像装置の構成を示している。以下、本例の構成について説明する。図13に示す撮像装置1eにおいて、第4の実施形態の撮像装置1cと異なるのは、画素3の構成である。
【００９６】
選択トランジスタSelのゲート端子は水平選択部6に接続されており、水平選択部6から出力される選択パルスにより制御される。図13では、1列目の画素3の選択トランジスタSelに出力される選択パルスをφSel_1とし、2列目の画素3の選択トランジスタSelに出力される選択パルスをφSel_2とする。垂直信号線30は水平に配置されており、画素3から出力された画素信号は水平に出力される。
【００９７】
垂直信号線30を水平に配置したことに伴い、水平信号線31は垂直に配置されている。スイッチ部5を構成するスイッチトランジスタSWのゲート端子は垂直選択部4に接続されており、垂直選択部4から出力される選択パルスにより制御される。図13では、1行目のスイッチトランジスタSWに出力される選択パルスをHSR[0]とし、2行目のスイッチトランジスタSWに出力される選択パルスをHSR[1]とする。上記以外の構成は、第1の実施形態と略同様であるので説明を省略する。
【００９８】
本実施形態に係る撮像装置1eの動作は、第1の実施形態に係る撮像装置1aの動作を示した図2における選択パルスφSel_1と選択パルスHSR[0]の波形を入れ替え、図2における選択パルスφSel_2と選択パルスHSR[1]の波形を入れ替えたものとなる。つまり、本実施形態では、1行目の選択パルスHSR[0]によってスイッチトランジスタSWがONとなっている状態で、リセットパルスφRst_1によってリセットトランジスタRstがONとなり、電荷蓄積部FDがリセットされる。続いて、選択パルスφSel_1，φSel_2によって1列目、2列目の選択トランジスタSelが順次ONとなり、各列のリセットレベルの画素信号が読み出される。続いて、転送パルスφTX_1によって転送トランジスタTxがONとなり、電荷生成部PDの信号電荷が電荷蓄積部FDに転送される。続いて、選択パルスφSel_1，φSel_2によって1列目、2列目の選択トランジスタSelが順次ONとなり、各列の信号レベルの画素信号が読み出される。その後、2行目の選択パルスHSR[1]によってスイッチトランジスタSWがONとなっている状態で、上記と同様にして2行目の画素信号が読み出される。
【００９９】
図2に示した撮像装置1aの動作では、1行の画素3から画素信号を読み出す期間において、1個のスイッチトランジスタSWをOFFからONにする回数およびONからOFFにする回数はそれぞれ2回ずつである。これに対して、本実施形態の撮像装置1eの動作では、1行の画素3から画素信号を読み出す期間において、1個のスイッチトランジスタSWをOFFからONにする回数およびONからOFFにする回数はそれぞれ1回ずつである。つまり、垂直信号線30に接続されている寄生容量を充電および放電する回数は第1の実施形態よりも本実施形態の方が少ない。垂直信号線30に接続されている寄生容量を充電および放電する回数を低減することによって、撮像装置の高速化または低消費電力化が可能となる。
【０１００】
上述したように、本実施形態によれば、撮像装置をより小型化することができる。また、垂直信号線を水平に配置し、水平信号線を垂直に配置することによって、レイアウトの自由度を向上させることができる。さらに、垂直信号線の寄生容量の充放電動作を軽減することができるので撮像装置を高速化または低消費電力化することができる。
【０１０１】
（第7の実施形態）
次に、本発明の第7の実施形態を説明する。図14は、本実施形態に係る内視鏡装置の構成を示している。以下、本例の構成について説明する。
【０１０２】
図14に示すように内視鏡装置100はスコープ102と筐体107を備える。スコープ102は、さらに本発明の適用例である撮像装置101と、被写体からの反射光を撮像装置101に結像するレンズ103と、被写体への照明光を通過させるファイバー106と、被写体に照明光を照射するためのレンズ104とを有する。また、筐体107は、被写体に照射する照明光を生成する光源を備える光源装置109と、撮像装置101から出力される信号に所定の処理を行い、撮影画像を生成する画像処理部108と、内視鏡装置の撮影（観察）モードを設定する設定部110とを有する。撮像装置101としては、例えば第3の実施形態の撮像装置を用いる。
【０１０３】
上述したように、本実施形態によれば、小型化した撮像装置を用いることで内視鏡装置のスコープを細径化することができる。
【０１０４】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【０１０５】
1a，1b，1c，1d，1e，101，1001a，1001b・・・撮像装置、2，1002・・・撮像部、4，1004・・・垂直選択部、5，1008・・・スイッチ部、6，1006・・・水平選択部、7，8，1007，1009・・・出力部、9，1005・・・列回路部、100・・・内視鏡装置、102・・・スコープ、103，104・・・レンズ、106・・・ファイバー、107・・・筐体、108・・・画像処理部、109・・・光源装置、110・・・設定部
【図１】
0005893329.tif 000002
【図２】
0005893329.tif 000003
【図３】
0005893329.tif 000004
【図４】
0005893329.tif 000005
【図５】
0005893329.tif 000006
【図６】
0005893329.tif 000007
【図７】
0005893329.tif 000008
【図８】
0005893329.tif 000009
【図９】
0005893329.tif 000010
【図１０】
0005893329.tif 000011
【図１１】
0005893329.tif 000012
【図１２】
0005893329.tif 000013
【図１３】
0005893329.tif 000014
【図１４】
0005893329.tif 000015
【図１５】
0005893329.tif 000016
【図１６】
0005893329.tif 000017
【図１７】
0005893329.tif 000018
【図１８】
0005893329.tif 000019
【図１９】
0005893329.tif 000020