(57)【特許請求の範囲】
【請求項１】
（Ｉ）デジタル同相（Ｉ）信号を量子化Ｉ信号へ変換し、並びに、（ＩＩ）デジタルＱ信号を量子化Ｑ信号へ変換し、前記量子化Ｉ信号および前記量子化Ｑ信号はサンプル毎に所望の量子化ビット数で量子化される少なくとも１つのオーバーサンプリングノイズシェーピング変調器と、
前記量子化Ｉ信号および前記量子化Ｑ信号をアナログＩ信号およびアナログＱ信号へそれぞれ変換する、少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）と、
フィルタリングされたＩ信号およびＱ信号を形成するために、前記アナログＩ信号および前記Ｑ信号のノイズ成分を所定のレベルに低減する少なくとも１つのフィルターと、
前記フィルタリングされたＩ信号およびＱ信号、並びに、局部発信器信号を送信出力信号に変換するアナログ直交変調器であって、前記送信出力信号は無線受信機へ送信される前記アナログ直交変調器と、
前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器は、シグマ−デルタ変調器を含み、
前記シグマ−デルタ変調器は、
少なくとも二次以上の伝達関数によって特徴付けられる変調器フィルターと、
前記デジタルＩ信号と、前記変調器フィルターからのフィルタリングされた信号を加算して、第１の和信号を形成する第１の信号結合器と、
Ｎ量子化ビットに従って第１の和信号を量子化して前記量子化Ｉ信号を形成するＮ−ビット量子化器と、
前記第１の和信号から前記量子化Ｉ信号を減算し第２の和信号を形成する第２の信号結合器と、を含み、
前記変調器フィルターは、前記伝達関数に従って前記第２の和信号をフィルタリングして前記第２の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得て、前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器および前記少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）は同一の電子チップに取り込まれ、前記少なくとも１つのフィルターは前記電子チップの外部に設け、前記アナログ直交変調器はディスクリートであり、前記少なくとも１つのフィルターは差動信号によって接続される装置。
【請求項２】
入力信号を受信し、および、前記入力信号をデジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号へ変換する同相／直交位相（Ｉ／Ｑ）コンバータをさらに含む請求項１に記載の装置。
【請求項３】
前記入力信号は、無線オーディオ機器で受信される請求項２に記載の装置。
【請求項４】
前記無線オーディオ機器は、無線マイクロフォンを含む請求項３に記載の装置。
【請求項５】
前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器、および、前記Ｉ／Ｑコンバータは、同一電子デバイスに含まれる請求項２に記載の装置。
【請求項６】
前記少なくとも１つのＤＡＣ、前記少なくとも１つのフィルター、および前記アナログ直交変調器は、同一電子デバイスに含まれる請求項１に記載の装置。
【請求項７】
前記同一電子デバイスは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）で構成される請求項５に記載の装置。
【請求項８】
前記アナログ直交変調器は、
前記局部発信器信号から同相局部発信器信号および直交位相局部発信器信号を形成するディスクリート位相分割器と、
フィルタリングされたＩ信号を前記同相局部発信器信号と混合し、第１の混合信号を形成する第１のディスクリートミキサと、
フィルタリングされたＱ信号を前記直交位相局部発信器信号と混合し、第２の混合信号を形成する第２のディスクリートミキサと、
前記第１の混合信号と前記第２の混合信号を加算し、前記送信出力信号を形成するディスクリート加算器とを含む請求項１に記載の装置。
【請求項９】
コンピュータ実行可能な命令が記憶されたコンピュータ読取可能な記憶媒体であって、
前記コンピュータ実行可能な命令が実行されるとプロセッサに、
オーバーサンプリングノイズシェーピング変調器によって、デジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号をオーバサンプリングして振幅分解能を大きくする工程、並びに、デジタルＩ信号を量子化Ｉ信号に変換し、及び、デジタルＱ信号を量子化Ｑ信号へ変換する工程であって、前記量子化Ｉ信号および前記量子化Ｑ信号は、サンプル毎に所望の量子化ビット数で量子化される工程と、
少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）によって、前記量子化Ｉ信号および前記量子化Ｑ信号をアナログＩ信号およびアナログＱ信号へそれぞれ変換する工程と、
フィルタリングされたＩ信号およびＱ信号を形成するために、少なくとも１つのフィルターによって前記アナログＩ信号および前記アナログＱ信号のノイズ成分を所定のレベルに低減する工程と、
アナログ直交変調器によって、前記フィルタリングされたＩ信号およびＱ信号、並びに、局部発信器信号を送信出力信号に変換する工程であって、前記送信出力信号は無線受信機へ送信される工程と、
前記デジタルＩ信号、および、変調器フィルターからのフィルタリングされた信号を加算して第１の和信号を形成する工程であって、前記変調器フィルターは少なくとも二次以上の伝達関数を持つ工程と、
Ｎ量子化ビットに従って前記第１の和信号を量子化して前記量子化Ｉ信号を形成する工程と、
前記第１の和信号から前記量子化Ｉ信号を減算し第２の和信号を形成する工程と、
前記第２の和信号をフィルタリングして前記第２の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得る工程を実施させ、
前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器および前記少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）は同一の電子チップに取り込まれ、前記少なくとも１つのフィルターは前記電子チップの外部に設け、前記アナログ直交変調器はディスクリートであり、前記少なくとも１つのフィルターは差動信号によって接続されるコンピュータ読取可能な記憶媒体。
【請求項１０】
無線マイクロフォンシステムで入力信号を受信する工程、および、前記入力信号を前記デジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号に変換する工程をさらに含む請求項９に記載のコンピュータ読取可能な記憶媒体。
【請求項１１】
オーバーサンプリングノイズシェーピング変調器によって、デジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号をオーバサンプリングして振幅分解能を大きくする工程、並びに、前記デジタルＩ信号を量子化Ｉ信号に変換し、及び、前記デジタルＱ信号を量子化Ｑ信号へ変換する工程であって、前記量子化Ｉ信号および前記量子化Ｑ信号は、サンプル毎に所望の量子化ビット数で量子化される工程と、
少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）によって、前記量子化Ｉ信号および前記量子化Ｑ信号をアナログＩ信号およびアナログＱ信号へそれぞれ変換する工程と、
フィルタリングされたＩ信号およびＱ信号を形成するために、少なくとも１つのフィルターによって前記アナログＩ信号および前記アナログＱ信号のノイズ成分を所定のレベルに低減する工程と、
アナログ直交変調器によって、前記フィルタリングされたＩ信号およびＱ信号、並びに、局部発信器信号を送信出力信号に変換する工程であって、前記送信出力信号は無線受信機へ送信される工程と、
前記デジタルＩ信号、および、変調器フィルターからのフィルタリングされた信号を加算して第１の和信号を形成する工程であって、前記変調器フィルターは少なくとも二次以上の伝達関数を持つ工程と、
Ｎ量子化ビットに従って前記第１の和信号を量子化して前記量子化Ｉ信号を形成する工程と、
前記第１の和信号から前記量子化Ｉ信号を減算し第２の和信号を形成する工程と、
前記第２の和信号をフィルタリングして前記第２の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得る工程を含み、前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器および前記少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）は同一の電子チップに取り込まれ、前記少なくとも１つのフィルターは前記電子チップの外部に設け、前記アナログ直交変調器はディスクリートであり、前記少なくとも１つのフィルターは差動信号によって接続される方法。
【請求項１２】
無線マイクロフォンシステムで入力信号を受信する工程、および、前記入力信号を前記デジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号に変換する工程をさらに含む請求項１１に記載の方法。
【請求項１３】
無線マイクロフォンシステムの入力信号を受信し、および、前記入力信号をデジタル同相（Ｉ）信号およびデジタル直交位相（Ｑ）信号に変換する同相／直交位相（Ｉ／Ｑ）コンバータと、
前記デジタルＩ信号を量子化Ｉ信号に変換し、および、デジタルＱ信号を量子化Ｑ信号に変換する、少なくとも１つのオーバーサンプリングノイズシェーピング変調器であって、前記量子化Ｉ信号および前記量子化Ｑ信号は、サンプル毎に１つの量子化ビットに量子化される前記１つのオーバーサンプリングノイズシェーピング変調器と、
前記量子化Ｉ信号および前記量子化Ｑ信号をアナログＩ信号およびアナログＱ信号へそれぞれ変換する少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）と、
フィルタリングされたＩ信号およびＱ信号を形成するために、前記アナログＩ信号および前記アナログＱ信号のノイズ成分を所定のレベルに低減する少なくとも１つのフィルターと、
前記フィルタリングされたＩ信号およびＱ信号、並びに、局部発信器信号を送信出力信号に変換し、前記送信出力信号が無線受信機へ送信されるアナログ直交変調器と、を含み、
前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器は、シグマ−デルタ変調器を含み、
前記シグマ−デルタ変調器は、
少なくとも二次以上の伝達関数によって特徴付けられる変調器フィルターと、
前記デジタルＩ信号と、前記変調器フィルターからのフィルタリングされた信号を加算して、第１の和信号を形成する第１の信号結合器と、
Ｎ量子化ビットに従って第１の和信号を量子化して前記量子化Ｉ信号を形成するＮ−ビット量子化器と、
前記第１の和信号から前記量子化Ｉ信号を減算し第２の和信号を形成する第２の信号結合器と、を含み
前記変調器フィルターは、前記伝達関数に従って前記第２の和信号をフィルタリングして前記第２の和信号のノイズレベルを低減し、前記フィルタリングされた信号を得て、前記少なくとも１つのオーバーサンプリングノイズシェーピング変調器および前記少なくとも１つのデジタル−アナログコンバータ（ＤＡＣ）は同一の電子チップに取り込まれ、前記少なくとも１つのフィルターは前記電子チップの外部に設け、前記アナログ直交変調器はディスクリートであり、前記少なくとも１つのフィルターは差動信号によって接続される無線マイクロフォンシステム。
【請求項１４】
前記アナログＩ信号は差動出力であって、前記差動出力は３つの異なる状態のうちの１つの状態を有し、前記３つの異なる状態の１つは高インピーダンス状態に対応する請求項１に記載の装置。
【請求項１５】
前記シグマ−デルタ変調器は、２次ではないＮ次シグマ−デルタ変調器を含む請求項１に記載の装置。
【請求項１６】
前記シグマ−デルタ変調器は、複数の１次シグマ−デルタ変調器を含む請求項１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の態様は、無線通信チャンネルを介した入力信号の処理、および、デジタル変調技術を使用する信号受信処理装置を含む。特に、本発明の態様は、無線オーディオ機器（たとえば、無線マイクロフォン）に関する。
【背景技術】
【０００２】
無線マイクロフォン（ラジオマイクロフォンとも称される）は、典型的には、無線マイクロフォンを録音装置または増幅装置に直接接続する、物理ケーブルが無いマイクロフォンである。数多くの標準が存在し、それらの異なる送信スペクトルおよび送信技術は、無線マイクロフォンを対応する受信機器に接続するために使用される。たとえば、該接続には、周波数変調（ＦＭ）あるいは振幅変調（ＡＭ）などのアナログ変調技術を用いた、極超短波（ＵＨＦ）あるいは超短波（ＶＨＦ）周波数が使用される場合がある。いくつかの低価格無線モデルでは、一般に無線マイクロフォンと受信装置とが直線で見られることが要求される、近赤外光が使用される。しかし、コストのかかる無線周波数モデルでは、直線で見られることが要求されない無線周波数信号が使用される。いくつかのモデルは単一の固定周波数で動作するが、より高度なモデルでは、ユーザが選択可能な周波数で動作することができ、いくつかの無線マイクロフォンを同時に使用するときに発生する干渉を避けることができる。
【０００３】
無線マイクロフォンは、アーティストまたはスピーカの移動に関して大きな自由度があり、有線マイクロフォンに共通のケーブル接続問題を避けることができ、および、実演空間でのケーブルによる“つまずく危険（ｔｒｉｐ  ｈａｚａｒｄｓ）”を回避できるので有利な場合が多い。しかしながら、動作範囲が制限されること、過剰な動作範囲は他の無線機器への／からの干渉を生じること、および、動作時間が制限されることから生じる欠点を無線マイクロフォンは有する。動作時間は電池寿命によって制限され、および、回路から回路に特別な特徴を提供するために送信することによるバッテリの大きな消費電力によって、概して通常のコンデンサマイクロフォンよりも動作時間は短い。
【０００４】
無線マイクロフォン技術は、ＦＭなどのアナログアプローチからデジタルアプローチへ現在移行している。しかしながら、デジタルアプローチには、複素変調（すなわち、送信される搬送波形を同時に振幅変調および位相変調する）が含まれる場合が多い。該複素変調は、アナログアプローチと比較して変調器を複雑にすることが多い。たとえば、従来のＦＭシステムは、電池寿命（すなわち、消費電力）および金銭的コストの点で高度に最適化されている。
（要約）
【０００５】
この要約は、以下の詳細な説明中にさらに記載される概念の一部を、簡略化された形態で紹介するものである。しかしながら、この要約は、重要な特徴または開示の本質的特徴を特定することを意図していない。
【発明の概要】
【課題を解決するための手段】
【０００６】
通信システムは直交変調器システムを組み込み、従来のアプローチに比べて消費電力を低減し、および、すべての二次元デジタル技術をサポートできる。直交変調器システムは、デジタル−アナログ変換回路、ベースバンドフィルター、および直交変調器を含む異なるサブシステムを含む。離散時間サンプルを連続信号に変換するデジタル−アナログ変換回路、および、シグマ−デルタ変調器などのオーバーサンプリングノイズシェーピング変調器をさらに含む。ベースバンドフィルターは、サンプリング画像および量子化ノイズに含まれる帯域外エネルギーを除去する。実施形態は、無線マイクロフォンおよびオーディオボディパック（ａｕｄｉｏ  ｂｏｄｙ  ｐａｃｋｓ）を含む、異なるタイプの無線オーディオ機器を支援できる。
【０００７】
開示の別の態様では、オーバーサンプリングノイズシェーピング変調器は、デジタル同相（Ｉ）信号およびデジタル直交（Ｑ）信号を量子化Ｉ信号に変換し、および、デジタルＱ信号を量子化Ｑ信号にそれぞれ変換する。ここで、量子化信号は、サンプル毎に所望の量子化ビット数で量子化される。次にデジタル−アナログコンバータ（ＤＡＣ）が、量子化信号を対応するアナログ信号に変換し、アナログ信号はさらにフィルタリングされて、ノイズ信号成分を低減する。次に直交変調器は、フィルタリングされた信号および局部発信器信号を、無線受信機に伝送される送信出力信号に変換する。
【０００８】
開示の別の態様では、いくつかの電子部品は、直交変調器システムでの消費電力を低減させるディスクリートデバイスを含むことができる。
【０００９】
開示の別の態様では、電子部品の一部または全部を、同一の電子デバイスに組み込むことができる。たとえば、同相／直交位相（Ｉ／Ｑ）コンバータおよびオーバーサンプリングノイズシェーピング変調器を、１つのフィールド・プログラマブル・ゲート・アレイに実装することができる。
【００１０】
例示的な実施形態本発明およびその利点のより完全な理解は、同様の参照番号は同様の特徴部を示す添付図面を考慮した以下の記載を参照することによって得られるであろう。
【図面の簡単な説明】
【００１１】
【図１】開示の態様による無線マイクロフォンを有する通信システムを示す。
【図２】開示の態様による直交変調器システムを示す。
【図３】開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用されるシグマ−デルタ変調器のブロック図を示す。
【図４】開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用されるシグマ−デルタ変調器のブロック図を示す、
【図５】開示の態様による低分解能デジタル−アナログコンバータ（ＤＡＣ）のブロック図を示す。
【図６】開示の態様によるシグマ−デルタＤＡＣのローパス二次スペクトル密度を示す。
【図７】開示の態様による図６に示されるスペクトル密度の拡大版を示す。
【図８】開示の態様によるディスクリート直交変調器のブロック図を示す。
【図９】入力信号を処理し、および、無線チャンネルを通じて処理信号を開示の態様による無線受信および信号処理装置へ送信する装置を示す。
【発明を実施するための形態】
【００１２】
実施形態の一部を構成する添付図面を参照し、および、本発明を実施できる種々の実施形態を参照して、多様な例示的な実施形態を以下に説明する。本発明の範囲から逸脱しない範囲内で、他の実施形態を利用することができ、並びに、構造上の変更および機能変更が可能であることが理解されるべきである。
【００１３】
図１は、無線チャンネル１５３および無線チャンネル１５４で、それぞれ、無線受信および信号処理装置１０３と通信する無線マイクロフォンを有する、開示の態様による通信システム１０１および１０２を示す。いくつかの実施形態では、２つ以上の無線マイクロフォン（たとえば、いくつかのミュージカル劇作品には４０個以上の無線マイクロフォン）がパフォーマンスグループの異なるメンバー（入力信号１５１および１５２に対応する）をサポートするために使用されてもよい。該場合には、無線装置１０３は、ラック構成の半分に収容されてもよく、その結果２つの装置をラックシステムに一緒に収容できる。図１は、無線マイクロフォン１０１、無線マイクロフォン１０２並びに無線受信および信号処理装置１０３の間で、たった１つの通信チャンネルを示す。しかし、いくつかの実施形態では、ロバスト性を向上させるために、各マイクロフォンからの伝送を複数のチャンネルで受信するダイバーシティ受信機をサポートしてもよい。
【００１４】
実施形態は、ユーザに取り付けられ（たとえば、ボディパック）、および、分離したマイクロフォンから得られる入力信号を処理するる無線オーディオ機器をサポートできる。
【００１５】
限られた帯域幅が存在する、ＵＨＦ帯（しばしばＴＶ用ホワイトスペースと呼ばれる）で動作させるためにスペクトル効率（ｂｐｓ／Ｈｚ）が重要な条件である場合には、スペクトル的に効率的な複素変調が使用されてもよい。複素変調は、通信チャンネル１５３および１５４で、送信された搬送信号を同時に振幅変調および位相変調させる。したがって、たとえば、周波数変調などのアナログ変調と比較して、複素変調では変調器が典型的には複雑となる。従来のＦＭシステムは、電池寿命（すなわち、消費電力）、および、産業的にある種の期待感を抱かせる金銭的コストの点で高度に最適化されている。さらに議論されるように、いくつかの実施形態では、デジタル搬送波変調をサポートするために。経費検討に取り組む（たとえば、電力、金銭、およびサイズ）。
【００１６】
無線マイクロフォン１０１は、デジタルＩ／Ｑコンバータ１０４、オーバーサンプリングノイズシェーピング変調器１０５ａ、低分解能デジタル−アナログコンバータ（ＤＡＣ）１０５ｂ、フィルター１０６、および、アナログ直交変調器１０７を含む。オーバーサンプリングノイズシェーピング変調器１０５ａおよびＤＡＣ１０５ｂは、図１では２つの構成要素として示されているが、オーバーサンプリングノイズシェーピング変調器１０５ａはいくつかの共通する特徴をＤＡＣ１０５ｂと共有してもよく、および、部分的に１つの電子デバイスに実装されてもよい。該電子デバイスは、たとえば、デジタル信号プロセッサ（ＤＳＰ）、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、またはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）である。
【００１７】
デジタル変調された波形を二次元で表現するために、デジタルＩ／Ｑコンバータ１０４は、入力信号１５１（アナログ波形に対応する）を、同相（Ｉ）信号成分および直交位相（Ｑ）信号成分（Ｉ信号成分に対して９０度位相が変位する）を含むデジタル変調された波形に変換する。
【００１８】
次に、デジタル変調された波形は、直交変調システム１０８によって処理される。直交変調システム１０８には、オーバーサンプリングノイズシェーピング変調器１０５ａ、低分解能デジタル−アナログコンバータ（ＤＡＣ）１０５ｂ、フィルター１０６、およびアナログ直交変調器１０７が含まれる。いくつかの実施形態では、さらに議論されるように、直交変調システム１０８は消費電力を最適化する。直交変調システム１０８は、デジタル変調された波形（Ｉ信号成分およびＱ信号成分を含む）を処理し、および、式１で表現されるアナログ変調搬送波を形成する。
ｓ（ｔ）＝Ｒｅ（ｅｊｗｔ×（Ｉ（ｔ）＋ＪＱ（ｔ））・・・（式１）
【００１９】
無線受信および信号処理装置１０３は、チャンネル１５３および１５４を介して受信された信号を処理し、および、信号１５５を形成し、この信号は記録媒体に記録され、または、音響システム（たとえば、スピーカシステム）を介して演奏されてもよい。
【００２０】
図２は、開示の態様による直交変調器システム２００を示す。直交変調器システム２００は、サブシステムの集合体であって、最適直交変調器を生成する。ここでは従来のシステムと比較した、電力コスト、製造コスト、および、サイズコストが重要な基準である。いくつかの実施形態では、構成要素のいくつかは、たとえば、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいは特定用途向け集積回路（ＡＳＩＣ）等の電子デバイス  ２０１に実装されてもよい。
【００２１】
従来のシステムでは、外部高速電流動作デジタル−アナログコンバータ集積回路がしばしば使用される。しかしながら、いくつかの実施形態では、直交変調器システム２００は、Ｉ成分のためにシグマ−デルタ変調器２０３および低分解能ＤＡＣ２０４を使用し、並びに、Ｑ成分のためにシグマ−デルタ変調器２０６および低分解能ＤＡＣ２０７を使用する。さらに議論されるように、シグマ−デルタ変調器２０３および２０６、並びに、低分解能ＤＡＣ２０４および２０７は、同一フィールド・プログラマブル・ロジック・アレイ（ＦＰＧＡ）あるいは特定用途向け集積回路（ＡＳＩＣ）に実装されてもよい。これらは無線オーディオ機器の入力信号の離散時間処理を実施するために使用される場合が多い。
【００２２】
シグマ−デルタ変調器２０３は、パルス密度変調を使用して高分解能信号を低分解能信号に符号化するために、シグマ−デルタ（ΣΔ）（しばしば  デルタ−シグマ（ΔΣ）と称される）変調をサポートする。
【００２３】
シグマ−デルタ変調を使用すると、直交変調システム２００は、典型的には、従来のデジタル−アナログコンバータと比較して、消費電力が小さくなり、および、コストが低減される。たとえば、高速電流動作ＤＡＣ集積回路を使用する従来のシステムと比較して、直交変調システム２００は、消費電力が約７０％少なくなり、コストが約５０％低減され、および、サイズコストが約３０％低減される。加えて、直交変調システム２００の一部または全部は、既存の無線システム１０１である既存のデジタルロジック（たとえば、ＡＳＩＣまたはＦＰＧＡ）に含ませることができ、それらのコストおよび電力をさらに低減する。
【００２４】
さらに従来のシステムで多用される外部ＤＡＣを置き換え、ＤＡＣを同一電子チップに取り込みむことで、前述のデジタル処理のように、直交変調システム２００はデジタル配線（Ｉ／Ｏ要求を低減させることに対応する）も低減する。
【００２５】
実施形態では、異なるオンーオフチップの組み合わせを取り入れてもよい。たとえば、直交変調システム２００のすべての機能がワンチップ（電子デバイス）に組み込まれてもよい。あるいは、いくつかの実施形態では、デジタルＩ／Ｑ発生器、オーバーサンプリングノイズシェーピング変調器、および、デジタル−アナログコンバータだけをワンチップに取り込んでもよい。他の実施形態では、ベースバンドフィルターをチップの外部に設け、デジタルＩ／Ｑ発生器、オーバーサンプリングノイズシェーピング変調器、デジタル−アナログコンバータ、および、アナログ直交変調器をワンチップに取り込んでもよい。他の実施形態では、ベースバンドフィルターおよびアナログ直交変調器を第２のチップに位置させ、デジタルＩ／Ｑ発生器、オーバーサンプリングノイズシェーピング変調器、およびデジタル−アナログコンバータをワンチップに取り込んでもよい。
【００２６】
クロック２０８によってサンプリングが駆動される、直交変調システム２００は、デジタル−アナログ変換回路２１３、ベースバンドフィルター２０９、およびアナログ直交変調器２１２を含む３つの電子部品（サブシステム）を含む。離散時間サンプルを連続信号に変換するデジタル−アナログ変換回路２１３は、さらに、オーバーサンプリングノイズシェーピング変調器（たとえば、シグマ−デルタ変調器）２０３およびＤＡＣ２０４を含む。次にベースバンド（ＢＢ）フィルター２０９は、サンプリング画像、量子化ノイズ、およびその他に含まれる帯域外エネルギーを除去する。いくつかの実施形態では、フィルター２０９は、能動フィルターを含む。フィルター次数、フィルター形状、および、フィルターカットオフ周波数は、典型的には、シグマ−デルタ変調器の仕様によって異なる。たとえば、特定のシグマ−デルタ変調器がモデル化され、および、スペクトル密度プロットが形成される。スペクトル密度プロットから、振幅周波数応答は、帯域外ノイズレベルが所望のレベルに低減されるように規定できる。この振幅周波数応答から、適切な次数、形状（たとえば、バターワース、チェビシェフ等）、および、カットオフ周波数を有するフィルターを選択できる。電子部品２０２〜２０４および２０９はＩ信号処理に関連しているが、類似の電子部品２０５〜２０７および２１０はＱ信号処理に関連している。
【００２７】
アナログ直交変調器２１２は、同相（Ｉ）および直交位相（Ｑ）波形が生成されたアナログ信号と、式１によるＲＦ発信器２１１に基づく所望の搬送波周波数のアナログ複素正弦波を乗算する。
【００２８】
直交変調システム２００は、搬送波を振幅および位相の両方で同時に（すなわち同相および直交位相を等価に）変調でき、実現されるべきすべての二次元変調デジタルスキームを支援する。それらには、デジタル直交振幅変調（ＱＡＭ）、位相シフトキーイング（ＰＳＫ）、直交周波数分割多重（ＯＦＤＭ）、および連続位相変調（ＣＰＭ）が挙げられる。直交変調システム２００は、無線マイクロフォンシステムを含む異なる有線および無線通信システムに組み込まれてもよい。
【００２９】
デジタルアップコンバータ（ＤＵＣｓ）２０２および２０５は、追加のサンプルをデジタルＩ信号２５１およびデジタルＱ信号２５２に、それぞれ加える。たとえば、それぞれのサンプルはサンプルレートが増大するように繰り返される。
【００３０】
オーバーサンプリングノイズシェーピング変調器２０３では、入力信号をオーバーサンプリングすることによって、時間分解能が振幅分解能（すなわち、量子化レベル）と交換される。いくつかの実施形態では、オーバーサンプリングノイズシェーピング変調器２０３は、シグマ−デルタ変調器（デルタ−シグマ変調器とも称する）を含んでもよい。
【００３１】
ベースバンドフィルター２０９および２１０は、アナログＩおよびＱ信号を、それぞれフィルタリングし、サンプリング画像ノイズおよび帯域外量子化ノイズを低減する。ベースバンドフィルター２０９および２１０は、インダクタの大きさが極めて大きい低バンド幅フィルターを形成するために、能動フィルター構成が想定される。
【００３２】
アナログ直交変調器２１２のディスクリート実装によって、消費電力を最小化することが促進される。これによって、アナログ直交変調器２１２の各素子を最適化することができる。主な素子には、図８に示すように、平衡ミキサ８０１および８０２、位相分割器８０３、および、アナログ加算器８０４が挙げられる。アナログ直交変調器２１２はＲＦ出力信号２５７を形成する（図１に示すように、通信チャンネル１５３および１５４を介して搬送される送信信号に対応する）。
【００３３】
いくつかの実施形態では、いくつかのサブシステムは差動信号を使用して接続２５３〜２５６間で相互に接続されてもよく、その中で送信出力信号は、信号混入を低減するために、対応する非反転信号および反転信号を含む。
【００３４】
図３は、開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用される、シグマ−デルタ変調器３０１のブロック図（図２に示すシグマ−デルタ変調器２０３に対応する）を示す。上述したように、シグマ−デルタ変調器３０１は、先行する処理ロジック（たとえば、デジタルＩ／Ｑコンバータ１０４）と同一電子回路（たとえば、ＦＰＧＡ２０１）内に位置してもよい。さらに、低分解能ＤＡＣ３０６の一部または全部は、同一の電子デバイスに組み込まれることができる。
【００３５】
変調器フィルター３０３の伝達関数であるＨ（ｚ）、および、量子化器３０４に関する量子化器ビット数は、シグマ−デルタ変調器３０１の主要な調整可能なパラメータである。
【００３６】
変調器フィルター３０３の伝達関数Ｈ（ｚ）は、ノイズ伝達関数（ＮＴＦ）および信号伝達関数（ＳＴＦ）によって決定できる。
ＮＴＦ＝Ｙ（ｚ）／Ｎ（ｚ）＝１／（１＋Ｈ（ｚ））          （式２）
ＳＴＦ＝Ｙ（ｚ）／Ｘ（ｚ）＝Ｈ（ｚ）／（１＋Ｈ（ｚ））    （式３）
【００３７】
たとえば、ＮＴＦ＝（１−ｚ−１）２＝１−２ｚ−１＋ｚ−２の場合の二次フィルター伝達関数Ｈ（ｚ）は以下の式である。
Ｈ（ｚ）＝（１−ＮＴＦ）／ＮＴＦ＝（２ｚ−１−ｚ−２）／（１−２ｚ−１＋ｚ−２）    （式４）
上記のＮＴＦは２次のＨ（ｚ）となり、性能と複雑度との間で良好な妥協点を低供する。高次変調器は安定性に問題がある。低次数では量子化ノイズとの相関性が高い（すなわち、音である）。
【００３８】
シグマ−デルタ変調器３０１は、信号結合器（加算器と称する）３０２、変調器フィルター３０３、および、量子化器３０４を含む。図３に示すように、信号結合器３０２は、デジタルアップコンバータ２０２からのデジタルＩ信号（図２に示すように）から、量子化器３０４の量子化出力を減算する。デジタルＩ信号がＭビット（たとえば、図２に示すように１２ビット）を有するように記載され、および、量子化器３０４からの量子化Ｉ信号がＮ量子化ビットを有するように記載されていると、信号−デルタ変調器３０１は、量子化器３０４からのビット数をデジタルＩ信号に関するビット数と一致するように調節するので、信号結合器３０２は二つの数字を減算できる。たとえば、量子化ビット数がＮに等しい場合には、量子化状態の数は２Ｎに等しい。デジタルＩ信号のビット数は、量子化器３０４からのビット数に一致するように低減できる。
【００３９】
シグマ−デルタ変調器３０１は離散時間で実行されるので、デジタルロジックに実装することができる。量子化器のビット数が１（すなわち、Ｎ＝１）に選択されると、シグマ−デルタ変調器３０１の出力と結合する低分解能ＤＡＣ３０６の設計は（たった２つの量子化状態しか持たないので）単純化され、および、標準デジタルロジックＩ／Ｏを使用して図５に示すような低分解能ＤＡＣを実装してもよい。シグマ−デルタ変調器３０１からの量子化器状態数が２より大きい場合であっても、いくつかのデジタルＩ／Ｏ回路が組み合わされて、３つの状態よりも大きい状態を形成できる。シグマ−デルタ変調器３０１およびＤＡＣ３０６を同一電子デバイス内に取り込むと、関連コストは著しく低減できる。
【００４０】
図４は、開示の態様によるオーバーサンプリングノイズシェーピング変調器として使用されるシグマ−デルタ変調器４０１のブロック図を示し、ここでブロック図４０１は、図２に示すシグマ−デルタ変調器２０３の代替実施形態である。
【００４１】
変調器フィルター４０５の伝達関数であるＨｆ（ｚ）、および、量子化器４０３に関する量子化器ビット数は、シグマ−デルタ変調器４０１の主要な調整可能なパラメータである。
【００４２】
変調器フィルター４０５の伝達関数Ｈｆ（ｚ）は、ノイズ伝達関数（ＮＴＦ）および信号伝達関数（ＳＴＦ）から決定できる。
ＮＴＦ＝Ｙ（ｚ）／Ｎ（ｚ）＝１−Ｈｆ（ｚ）          （式５）
【００４３】
たとえば、ＮＴＦ＝（１−ｚ−１）２＝１−２ｚ−１＋ｚ−２の場合の二次フィルター伝達関数Ｈｆ（ｚ）は以下の式で表される。
Ｈｆ（ｚ）＝（１−ＮＴＦ）＝（２ｚ−１−ｚ−２）        （式６）
【００４４】
シグマ−デルタ変調器４０１は、第１の信号結合器（加算器）４０２、Ｎ−ビット量子化器４０３、第２の結合器（加算器）４０４、および、変調器フィルター４０５を含む。第１の信号結合器４０２は、変調器フィルター４０５からのフィルタリングされた信号と、デジタルアップコンバータ２０２からのデジタルＩ信号（図２に示す）とを加算する。次に第２の信号結合器４０４は、第１の信号結合器４０２の出力から量子化出力を減算する。
【００４５】
これまでの議論と一致するように、信号−デルタ変調器４０１は量子化器４０３からのビット数を調節して、デジタルアップコンバータ２０２からのデジタルＩ信号（図２に示すように）に関するビット数と一致させる。
【００４６】
いくつかの実施形態では二次シグマ−デルタ変調器を組み込むことができるが、他の実施形態ではＮ次シグマ−デルタ変調器を組み込むことができ、ここで次数は２よりも大きくまたは小さい。高次変調器では、バンド中の信号対ノイズ比（ＳＮＲ）を増加させることができる。
【００４７】
シグマ−デルタ変調器３０１および４０１（それぞれ図３および図４に示すように）は、単一段を含むが、他の実施形態では多段ノイズシェーピング（ＭＡＳＨ）構成を使用することができ、ここで一次シグマ−デルタ変調器は、カスケード接続されて、高次ノイズシェーピングを形成する。高次単一段シグマ−デルタ変調器は不安定な特性を招くが、各一次ループが安定なので多段一次シグマ−デルタ変調器構成で安定性が確保される。
【００４８】
図５は、開示の態様による低分解能デジタル−アナログコンバータ（ＤＡＣ）２０４のブロック図を示す。ＤＡＣ２０４は、非反転出力５５１および反転出力５５２から差動出力を提供する。非反転出力５５１および反転出力５５２は、それぞれレジスタ５０１および５０２から得られ、ここでレジスタはＤＡＣクロック２０８によってクロックされ（図２に示すように）、および、レジスタ５０２への入力はインバータ５０３によって反転される。
【００４９】
ＤＡＣ２０４は、１量子化器ビットに対応する２つの量子化器状態（すなわち、’１’に等しい出力５５１／’０’に等しい出力５５２、および、’０’に等しい出力５５１／’１’に等しい出力５５２）サポートできるが、さらにＤＡＣ２０４は、バッファ５０４および５０５を高インピーダンス状態に活性化することで、第３の状態をサポートする。トライステートバッファでは、第３の状態はＨｉ−Ｚ（高インピーダンス）状態である。各出力バッファが高インピーダンス、および、外部回路がバイアスを生成しない場合には、差動出力（Ｙ（ｔ）＝Ｐ１−Ｐ２）は‘０’になる。したがって異なる状態の集合は＋１、−１、および０である。このアプローチによって、シグマ−デルタ変調器の動作に有用なもう１つのレベル（２状態に比べて３状態）が量子化器で可能になる。
【００５０】
能動フィルターへの入力ノード（フィルター２０９またはフィルター２１０が、能動フィルターを含む場合）が加算ノードである場合、能動フィルターの前で複数の異なる入力信号が一緒に加算される。二進数ＤＡＣ、すなわちいわゆる“Ｒ−２Ｒ”ＤＡＣが実装される場合には、複数の信号が抵抗を介して加算ノード（能動フィルターに固有）に接続されることができる。
【００５１】
図６は、開示の態様による、シグマ−デルタ変調器２０３のローパス二次スペクトル密度応答６００を示す。しかしながら、デジタル−アナログ変換回路２１３（すなわち、図２に示すようにＤＡＣ２０４と協働するシグマ−デルタ変調器２０３）に対応する応答は、零次ホールド補間を組み込んだ場合と類似し、ここでデジタル−アナログ変換回路２１３は帯域外量子化ノイズを形成する。図６は、フルスケールトーンおよびオーバサンプリングレート＝９６０での、ローパス２次単一ビットシグマ−デルタ変調器の電力スペクトル密度プロットを示す。
【００５２】
ベースバンドフィルター２０９および２１０（図２に示すように）は増大した帯域外ノイズを除去するので、典型的なナイキストＤＡＣが使用される（たとえば、従来のシステムに使用される高速電流動作ＤＡＣ）場合よりも、より積極的なフィルター要件が要求される。
【００５３】
フィルター２０９および２１０のベースバンドフィルター要件は、典型的には、対象とする用途、および、他のシステムパラメータによって異なる。たとえば、シグマ−デルタ変調器２０３およびＤＡＣ２０４のオーバサンプリングレート（ＯＳＲ）が２の倍数で増加すると、ベースバンドフィルターコーナ周波数も２の倍数で移動する。極めて効率の良い抵抗−コンデンサ（ＲＣ）、インダクタ−コンデンサ（ＬＣ）、および能動フィルターを要求に応じて設計できる。コーナ周波数が１ＭＨｚ以下になると、ＬＣフィルターの大きなインダクタサイズのために、能動フィルタリングが概して好ましくなる。
【００５４】
図７は、開示の態様による、図６に示されるスペクトル密度の拡大版７００を示す。図６は、１２ＭＨｚを超えるスペクトル密度を示すが、拡大版７００は２ＭＨｚに及ぶ。無線マイクロフォンチャンネルの典型的なバンド幅は約２００ＫＨｚであり、ここではＩおよびＱ成分は、０から１００ＫＨｚの間で有意義な情報である。従って、高忠実度の領域は０から１００ＫＨｚであり、これはプロット７００の左側である。残りの信号エネルギー（すなわち、１００ＫＨｚよりも大きい周波数）は、フィルター２０９および２１０によって除去される。
【００５５】
図８は、開示の態様による、ディスクリート直交変調器（たとえば、図２に示すアナログ直交変調器２１２）のブロック図８００を示す。
【００５６】
従来のシステムでは、アナログ直交変調器は、典型的には、いくつかの製造業者から集積回路として供給されていた。多くの入手可能な変調器は、高性能（およびしたがって高電力）が必要とされる携帯電話インフラ市場をターゲットとしている。加えて、携帯通信向けの周波数バンドは、典型的にはＵＨＦ（４７０ＭＨｚ〜９００ＭＨｚ）バンドである。たとえば、従来の直交変調器の消費電力が約１２６ｍＷだとすると、ディスクリート直交変調器の消費電力は約３６ｍＷである。これによって、電池寿命を測定可能なほど節約できる（いくつかの無線マイクロフォンシステムで約２時間）。
【００５７】
ディスクリート直交変調器８００の主な構成要素は、極めて高効率のダブル平衡ミキサ８０１および８０２、並びに、９０度位相分割器８０３である。しかしながら、他のミキサ（たとえば、能動ミキサ、受動ミキサ、シングル平衡ミキサ等）が、いくつかの実施形態に取り込まれてもよい。ミキサのＲＦポートで、局部発信器（ＬＯ）８０５の成分を減衰させることが望ましい場合には、平衡ミキサが考慮に入れられるべきである。直交変調器８００のＬＯ除去は、各ミキサ８０１および８０２自体がＬＯ信号をどのようにうまく除去するかに関連する。従って、直交結合はＬＯ成分信号を除去しない。直交変調器８００はディスクリート構成であるので、各ミキサ８０１および８０２のバイアス点（受動ミキサのＬＯ駆動レベル）は特定の用途に対して調整できるので、ミキサの性能と消費電力との関係が存在する。
【００５８】
ディスクリート加算器８０４は、ミキサ８０１および８０２からのミキサ出力を結合させて、図２に示すＲＦ出力２５７に対応するＲＦ出力信号を形成する。
【００５９】
いくつかの実施形態では、位相分割器８０３は受動位相分割器であり、コストを低減できることが多い。それぞれが関連特性を有する受動位相分割器を構成するには様々な方法がある。位相分割器８０３の１つの重要なパラメータは、位相分割器の動作バンド幅を決定する位相バランスである。振幅バランスも重要であるが、ＬＯ駆動レベルを変化させるにはミキサゲインによる感度が鈍いので、概してそれほどの重要性はない。
【００６０】
いくつかの実施形態ではディスクリート形態の少なくともいくつかの構成要素を示すが、他の実施形態では同一電子デバイスに複数の構成要素が含まれてもよい。
【００６１】
図９は、入力信号を処理し、および、無線チャンネルを通じて処理信号を開示の態様による無線受信および信号処理装置へ送信する装置９００を示す。処理デバイス９０１は、コンピュータ読み取り可能な媒体からのコンピュータ実行可能な命令を実施でき、たとえば、メモリ９０３は、データ送信プロセス（本明細書に記載の送信プロセスのいずれか、または、全部）を順番に実施する。コンピュータ記憶媒体には、コンピュータ読み取り可能な命令、データ構造、プログラムモジュールまたは他のデータなどの情報を記憶するすべての方法または技術に実装される、揮発性および不揮発性、取り外し可能および固定式媒体が含れる。コンピュータ記憶媒体には、これらに限定されるわけではないが、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、電気的に消却プログラム可能型読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリまたは他のメモリ技術、ＣＤ−ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）または他の光ディスク記憶媒体、磁気カセット、磁気テープ、磁気ディスク記憶デバイスまたは他の磁気記憶デバイス、若しくは、所望の情報を記憶するために使用でき、および処理デバイス９０１がアクセスできる他のいずれかの媒体が挙げられる。実行可能な命令は、本明細書に記載のすべてまたはいずれかの方法のステップを実施できる。
【００６２】
いくつかの実施形態では、処理デバイス９０１は、１つまたは複数のプロセッサを含んでもよい。たとえば、１つの密閉技術し、別のマイクロプロセッサには別の密閉技術を実施する、１つまたは複数のコアを使用するデジタル信号プロセッサ（ＤＳＰ）または他のマイクロプロセッサを処理デバイス  ９０１は含んでもよい。
【００６３】
いくつかの実施形態では、装置９００は、非順次および／または平行処理を実行する１つまたは複数の処理デバイスとして実装されてもよく、それらには、本明細書に記載の実施形態の１つまたは複数に記載されている動作を実行するための、プログラム可能ロジックデバイス（ＰＬＤｓ）、フィールド・プログラマブル・ロジック・アレイ（ＦＰＧＡｓ）、特定用途向け集積回路（ＡＳＩＣｓ）、または、他の集積回路などが挙げられる。前記命令は、機械読み取り可能な媒体に記憶されているソフトウェアおよび／またはファームウェア命令であってもよく、並びに／若しくは、１つまたは複数の集積回路および／または他の回路要素と組み合わせた１つまたは複数の集積回路の一連のロジックゲートおよび／またはステートマシン回路でハードコーディングされてもよい。
【００６４】
本発明は本発明を実施する本明細書に記載のモードを含む特定の実施例に関して記載されたが、添付の特許請求の範囲に記載の本発明の例示的な実施形態の精神および範囲内で、上述のシステムおよび技術には多くの変形形態および置換形態があることを当業者であれば理解するであろう。
【図１】
0005899240.tif 000002
【図２】
0005899240.tif 000003
【図３】
0005899240.tif 000004
【図４】
0005899240.tif 000005
【図５】
0005899240.tif 000006
【図６】
0005899240.tif 000007
【図７】
0005899240.tif 000008
【図８】
0005899240.tif 000009
【図９】
0005899240.tif 000010