(57)【特許請求の範囲】
【請求項１】
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板。
【請求項２】
請求項１に記載の積層焼結セラミック配線基板であって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
積層焼結セラミック配線基板。
【請求項３】
請求項１又は２の何れか１項に記載の積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
積層焼結セラミック配線基板。
【請求項４】
請求項３に記載の積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、１０８０℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板。
【請求項５】
請求項３に記載の積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、９６０℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板。
【請求項６】
半導体素子と第１基板とを含んでなる半導体パッケージであって、
前記第１基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第１基板とが、前記第１表面電極を介して電気的に接続されている、
半導体パッケージ。
【請求項７】
請求項６に記載の半導体パッケージであって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
半導体パッケージ。
【請求項８】
請求項６又は７の何れか１項に記載の半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
半導体パッケージ。
【請求項９】
請求項８に記載の半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、１０８０℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。
【請求項１０】
請求項８に記載の半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、９６０℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。
【請求項１１】
請求項６乃至１０の何れか１項に記載の半導体パッケージであって、
前記半導体素子が半導体ＩＣチップである、
半導体パッケージ。
【請求項１２】
請求項６乃至１１の何れか１項に記載の半導体パッケージであって、
第２基板を更に含み、
前記第１基板と前記第２基板とが、前記第２表面電極を介して電気的に接続されている、
半導体パッケージ。
【請求項１３】
請求項１２に記載の半導体パッケージであって、
前記第２基板の基材が樹脂を含んでなる、
半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層焼結セラミック配線基板に関する。具体的には、本発明は、ファインライン化された内層配線を有する積層焼結セラミック配線基板に関する。更に、本発明は、当該積層焼結セラミック配線基板を含む半導体パッケージにも関する。
【背景技術】
【０００２】
従来、例えばＩＣチップ等の半導体素子を配線基板にフリップチップ実装する等して、例えば樹脂等のモールド剤で封止した、所謂フリップチップＢＧＡパッケージ等の半導体パッケージが多く用いられている。かかる半導体パッケージ用の樹脂配線基板は、配線層と絶縁層とが複数積層された多層基板からなるのが一般的であり、当該配線層と、絶縁層を貫通する貫通導体とによって、基板の一方の面に配設された半導体素子等を実装するための電気端子と、基板の他方の面に配設された当該パッケージを例えばマザーボード等の回路基板に実装するためのボールグリッドアレイ（ＢＧＡ）型の電気端子との間を電気的に接続している（例えば、特許文献１を参照）。
【０００３】
半導体パッケージにおいて、上記のような樹脂製のパッケージ基板を用いる場合、半導体素子を構成する材質（例えば、シリコン等）とパッケージ基板の基材を構成する材質（例えば、エポキシ樹脂等）との間の熱膨張率の違いにより、例えば、パッケージ基板への半導体素子の実装時や半導体パッケージの使用時等における温度変化に伴う半導体素子とパッケージ基板との間の寸法変化量に差が生じる場合がある。その結果、半導体素子とパッケージ基板との間に熱応力が生じ、当該応力に起因して、例えば、半導体素子の破壊や半導体素子とパッケージ基板との接合部（例えば、はんだによる接合部）における亀裂の発生等の問題を生じ、半導体パッケージとしての信頼性の低下に繋がる虞がある。
【０００４】
そこで、近年においては、半導体素子と樹脂配線基板との間に、例えばシリコンやセラミック等、半導体素子の熱膨張率に近い熱膨張率を有する材質を基材とする中間配線基板（インタポーザ）を用いたパッケージ構成も提案されている。かかる構成により、上記のように温度変化に伴って半導体素子と中間基板との間に作用する熱応力を低減することができる。その結果、半導体素子の接合部に作用する熱応力に起因する上記のような問題を軽減して、半導体パッケージとしての信頼性の低下を防止することができる。
【０００５】
上記のような中間配線基板は、通常、絶縁層と配線層とを積層した多層基板からなるのが一般的であり、当該配線層と、絶縁層を貫通する貫通導体とによって、基板の一方の面に配設された半導体素子等を実装するための電気端子と、基板の他方の面に配設されたパッケージ基板（樹脂配線基板）に中間基板を実装する為の電気端子との間を電気的に接続している(例えば、特許文献２及び３を参照）。
【０００６】
ところで、様々な電子機器等において使用される回路素子パッケージ（例えば、ＩＣパッケージ等の半導体パッケージ等）に対する市場からのニーズは、電子機器等の高性能化及び小型化の流れを受け、高速化、小型化、及び低背化（薄型化）の一途を辿っている。その結果、回路素子パッケージを構成する回路素子（例えば、ＩＣチップ等の半導体素子、抵抗素子、容量素子、インダクタ素子等）、特に半導体素子においては、信号伝送の高速化、配線ピッチ（間隔）の微細化、及び素子の薄型化への要求が益々高まっている。具体的には、従来、上記のような半導体パッケージ用の配線基板や中間配線基板の配線層の線幅及び線間隔としては、２５〜１５０μｍ程度のものが求められていたが、上記のような背景や、例えばＩＣチップ等の半導体素子の端子数の増加に伴い、５〜１５μｍ程度の微細な線幅及び線間隔が要求されるようになってきている。
【０００７】
上記のように、半導体素子や半導体パッケージ用の配線基板や中間配線基板においてはファインライン化が益々進行している。これにより、半導体素子や半導体パッケージ用基板が益々高密度化している。その結果、例えば、半導体パッケージ用基板への半導体素子の実装時や半導体パッケージの使用時等に半導体素子や当該基板が受ける熱量が益々大きくなってきている。また、半導体素子や半導体パッケージ用基板における端子や配線の幅や間隔が益々微細化している。その結果、半導体素子や半導体パッケージ用基板における端子や配線の機械的強度（剛性）が益々低下してきている。更に、半導体パッケージの低背化に伴い、半導体素子や半導体パッケージ用基板もまた低背化（薄型化）が進んでいることから、半導体素子自体や半導体パッケージ用基板自体の機械的強度（剛性）も益々低下してきている。
【０００８】
加えて、半導体パッケージ用基板の益々の高密度化及び当該基板における端子や配線の幅や間隔の益々の微細化により、特に半導体パッケージ用基板の半導体素子が接合される側の領域においては、当該基板の表面や内部に配設される導体が占める割合（導体密度）が益々増大している。かかる導体は、基板の基材（例えば、樹脂やセラミック等）よりも高い熱膨張率を有する材料（例えば、金属等）を含んでなる。従って、半導体パッケージ用基板の半導体素子が接合される側の領域における平均熱膨張率が、その反対側の領域と比較して、相対的に高くなりがちである。その結果、例えば、半導体パッケージ用基板への半導体素子の実装時や半導体パッケージの使用時等に受ける熱量により、当該基板が半導体素子が接合される側の面が凸になるように反ったり、変形したりする虞が高まっている。
【０００９】
以上のように、半導体パッケージ用の配線基板や中間配線基板の益々のファインライン化により、例えば、半導体素子の当該基板への実装時や半導体パッケージの使用時等に当該基板が受ける熱量が益々増大し、当該基板の端子や配線の機械的強度（剛性）が益々低下し、且つ当該基板の一方の表面の側と他方の表面の側とでの導体密度の差が益々大きくなってきている。加えて、半導体パッケージの低背化の進行に伴う当該基板の益々の薄型化により、当該基板自体の機械的強度（剛性）も益々低下してきている。その結果、半導体パッケージ用の配線基板や中間配線基板においては、ファインライン化の進行に伴い、半導体素子の当該基板への実装時や半導体パッケージの使用時における温度変化に伴う熱応力に起因する当該基板の反りや変形等の問題が生ずる虞が益々高まっている。
【００１０】
一方、上述のように、半導体素子の端子や配線及び半導体素子自体の機械的強度（剛性）も、ファインライン化の進行に伴って益々低下してきている。従って、上記のような半導体パッケージ用の配線基板や中間配線基板の反りや変形等の問題が生ずると、例えば、半導体素子の破壊、半導体素子と基板との接合部における亀裂等の問題がより顕著に発生する傾向にある。
【００１１】
従って、当該技術分野においては、上述のように高度にファインライン化された半導体パッケージ用基板において、例えば、半導体素子の当該基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる技術に対する継続的な要求が存在する。かかる技術が適用された基板を用いて、例えば、半導体素子の破壊、半導体素子と基板との接合部における亀裂等の問題を抑制することにより、より高い信頼性を有する、高度にファインライン化された半導体パッケージを提供することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平５−２４３３３０号公報
【特許文献２】特公平２−４５３５７号公報
【特許文献３】特許２０１０−０３４４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
前述のように、当該技術分野においては、高度にファインライン化された半導体パッケージ用基板において、例えば、半導体素子の当該基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる技術に対する継続的な要求が存在する。
【００１４】
本発明は、かかる要求に応えるために為されたものである。即ち、本発明は、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる、積層セラミック配線基板を提供することを１つの目的とする。更に、本発明は、かかる配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージを提供することをもう１つの目的とする。
【課題を解決するための手段】
【００１５】
上記１つの目的は、
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板によって達成される。
【００１６】
更に、上記もう１つの目的は、
半導体素子と第１基板とを含んでなる半導体パッケージであって、
前記第１基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第１基板とが、前記第１表面電極を介して電気的に接続されている、
半導体パッケージによって達成される。
【発明の効果】
【００１７】
上記のように、本発明に係る積層焼結セラミック配線基板が備える面内導体の少なくとも一部がファインライン化（微細配線化）されており、当該部分における当該面内導体の幅及び当該面内導体と隣り合う面内導体との間隔が所定の値より小さくなるように構成されている。具体的には、本発明に係る積層焼結セラミック配線基板が備える面内導体の少なくとも一部は、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されている。
【００１８】
前述のように、上記のような細い面内導体が狭い間隔で多数埋設されている領域においては導体密度が高く、結果として、当該領域における平均熱膨張率が、他の領域における熱膨張係数と比較して、相対的に高くなる。その結果、例えば、当該基板への半導体素子の実装時や半導体パッケージの使用時等に受ける熱量により、当該基板が導体密度の高い側（一般的には、半導体素子が接合される側）の面が凸になるように反ったり、変形したりする虞がある。
【００１９】
しかしながら、本発明に係る積層焼結セラミック配線基板においては、上記のようにファインライン化された面内導体が埋設されている誘電体層を構成するセラミックの熱膨張係数が、ファインライン化された面内導体が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい。これにより、上述のような導体密度の差に起因する平均熱膨張係数の差が少なくとも部分的には相殺されるので、上述のような温度変化に伴って当該基板が反ったり、変形したりする問題を抑制することができる。その結果、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を抑制することができる。
【００２０】
即ち、本発明によれば、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる、積層セラミック配線基板が提供される。また、かかる配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージが提供される。
【図面の簡単な説明】
【００２１】
【図１】本発明の１つの実施態様に係る積層焼結セラミック配線基板の主面に垂直な面による断面の構成を表す模式図である。
【図２】本発明の幾つかの実施態様に係る積層焼結セラミック配線基板における内層配線のオープン不良及びショート不良の発生率と微細面内配線の構成との関係を調べるための検証用サンプル基板の構成を模式的に表す模式図である。
【発明を実施するための形態】
【００２２】
前述のように、本発明は、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる、積層セラミック配線基板を提供することを１つの目的とする。更に、本発明は、かかる配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージを提供することをもう１つの目的とする。
【００２３】
本発明者は、上記目的を達成すべく鋭意研究の結果、前述のように、積層焼結セラミック配線基板において、ファインライン化された面内導体が埋設されている誘電体層を構成するセラミックの熱膨張係数が、ファインライン化された面内導体が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さくなるように構成することにより、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を抑制することができることを見出すに至ったものである。
【００２４】
即ち、本発明の第１の実施態様は、
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板である。
【００２５】
上記のように、本実施態様に係る積層焼結セラミック配線基板は、セラミックを含んでなる複数の誘電体層からなる基材を備える。前述のように、セラミックは、半導体素子を構成するシリコンの熱膨張率に近い熱膨張率を有する。従って、本実施態様に係る積層焼結セラミック配線基板においては、半導体素子が接合された状態において当該基板が前述のような温度変化に曝されても、半導体素子の寸法変化と当該基板の寸法変化との差が小さい。その結果、本実施態様に係る積層焼結セラミック配線基板においては、半導体素子と当該基板との間に作用する熱応力を抑制することができる。
【００２６】
上記により、例えば、フリップチップ接合等によって半導体素子を当該基板にはんだ付けする際、ＢＧＡリフローによって当該基板を含む半導体パッケージを回路基板（例えば、マザーボード等）にはんだ付けする際等に、半導体素子及び当該基板が被る温度変化に伴って半導体素子と当該基板との間に作用する熱応力に起因して半導体素子と当該基板との間の接合部が破壊される等の問題が低減される。
【００２７】
また、前述のように、セラミックは、従来の基板材料（例えば、樹脂等）と比較して、機械的強度が高い。従って、本実施態様に係る積層焼結セラミック配線基板においては、前述のような回路素子パッケージの低背化等を目的として、当該基板の厚みを薄くした場合においても、十分な剛性を維持することができる。これにより、半導体素子及び当該基板が被る温度変化に伴って半導体素子と当該基板との間に作用する熱応力に起因して当該基板が反る等の問題が低減される。
【００２８】
前述のように、本実施態様に係る積層焼結セラミック配線基板においては、導体を含んでなる１つ以上の第１表面電極が、当該基板の２つの主面の一方の表面である第１主面に露出するように配設され、且つ、導体を含んでなる１つ以上の第２表面電極が、当該基板の２つの主面の他方の表面である第２主面に露出するように配設される。換言すれば、本実施態様に係る積層焼結セラミック配線基板の２つの主面（即ち、第１主面及び第２主面）の各々には、それぞれの主面に接合される対象物（例えば、半導体素子やパッケージ基板等）と接合して電気的接続を確立するための表面電極（即ち、それぞれ第１表面電極及び第２表面電極）がそれぞれ１つ以上設けられる。
【００２９】
具体的には、本実施態様に係る積層焼結セラミック配線基板の第１主面には、第１主面側に接合される対象物（例えば、半導体素子等）が備える電気的接合のための端子又は電極（例えば、バンプ等）に対応する位置において、当該対象物と接合して電気的接続を確立するのに必要な大きさ及び形状を有する導体が露出するように、１つ以上の第１表面電極が設けられる。一方、本実施態様に係る積層焼結セラミック配線基板の第２主面には、第２主面側に接合される対象物（例えば、パッケージ基板等）が備える電気的接合のための端子又は電極（例えば、ランド等）に対応する位置において、当該対象物と接合して電気的接続を確立するのに必要な（バンプ等を設けることができる）大きさ及び形状を有する導体が露出するように、１つ以上の第２表面電極が設けられる。
【００３０】
上記のように、本実施態様に係る積層焼結セラミック配線基板の第１主面に複数の第１表面電極が設けられる場合は、第１主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第１表面電極が第１主面に設けられる。同様に、本実施態様に係る積層焼結セラミック配線基板の第２主面に複数の第２表面電極が設けられる場合は、第２主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第２表面電極が第２主面に設けられる。
【００３１】
尚、本実施態様に係る積層焼結セラミック配線基板の第１主面及び第２主面において露出している第１表面電極及び第２表面電極と、それぞれの主面側に接合される対象物との電気的接続は、例えば、はんだ付けによって達成することができるが、これらを電気的に接続する方法は特定の手法に限定されるものではなく、当該技術分野において知られている何れの手法を使用して達成してもよい。かかる手法の例としては、はんだ付けの他にも、例えば、Ｃｕ-Ｃｕ３Ｓｎ-Ｃｕ等の金属間化合物接合や、Ｃｕ−Ｃｕ、Ｗ−Ｗ等の拡散接合等を挙げることができる。積層焼結セラミック配線基板は、耐熱性と剛性が高いので、従来の樹脂配線基板には適用できなかったような３００℃以上の高温や或いは圧力の印加が必要な端子接合プロセスも適用することができ、端子接合方法の選択肢が広くなる。
【００３２】
前述のように、本実施態様に係る積層焼結セラミック配線基板においては、導体を含んでなる内層配線が前記基材中に埋設される。また、前記内層配線は、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続する。更に、前記内層配線は、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体（ビア）、及び前記主面に平行な複数の面内において延在する面内導体を含んでなる。
【００３３】
一方、上述のように、本実施態様に係る積層焼結セラミック配線基板の第１主面に複数の第１表面電極が設けられる場合は、第１主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する第１表面電極が第１主面に設けられる。同様に、本実施態様に係る積層焼結セラミック配線基板の第２主面に複数の第２表面電極が設けられる場合は、第２主面の側に接合される対象物が備える電気的接合のための端子又は電極のピッチに応じたピッチを有する複数の第２表面電極が第２主面に設けられる。
【００３４】
従って、複数の第１表面電極のピッチと複数の第２表面電極のピッチとが異なる場合、前記内層配線の少なくとも一部（例えば、前記主面に平行な複数の面内において延在する面内導体を含む領域）は、前述の多層配線層のように、第１表面電極側のピッチを第２表面電極側のピッチに変換する機能、又は第２表面電極側のピッチを第１表面電極側のピッチに変換する機能を担うことができる。
【００３５】
尚、前述のように、前記内層配線は、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続する。換言すれば、第１表面に設けられた第１表面電極の中には、第２表面に設けられた第２表面電極の何れにも電気的に接続されていないものがあってもよい。このように第２表面電極と電気的に接続されていない第１表面電極は、内層配線を介して他の第１表面電極と電気的に接続されていてもよい。あるいは、このように第２表面電極と電気的に接続されていない第１表面電極は、他の何れの表面電極にも電気的に接続されていない内層配線の導体にのみ電気的に接続されていてもよい（例えば、グランド電極）。また、同様のことが、第２表面に設けられた第２表面電極にも当てはまる。このように、本実施態様に係る積層焼結セラミック配線基板において、第１表面電極、第２表面電極、及び内層配線の間での電気的接続パターンは、当該基板が使用される回路素子パッケージの設計仕様等に従って、様々な構成とすることができる。
【００３６】
更に、本実施態様に係る積層焼結セラミック配線基板においては、前述のように、前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されている。
【００３７】
上記において、（面内導体の）延在方向に垂直な断面の前記主面に平行な面内における寸法とは、前記内層配線の少なくとも一部を構成する面内導体の太さに対応する概念である。面内導体の延在方向とは、前記内層配線の少なくとも一部を構成する面内導体の長手方向（延びる方向）であり、当該面内導体中を流れる電流の方向であると言うこともできる。また、前記主面に平行な面内とは、基板の厚み方向に対して垂直な面内であり、前記複数の誘電体層の積層方向に対して垂直な面内である。従って、上記「寸法」は、前記内層配線の少なくとも一部を構成する面内導体の特定の部分の断面の前記主面に平行な面内における「幅」であると言うこともできる。
【００３８】
また、上記において、前記主面に平行な面内において隣り合う面内導体の間隔とは、前記内層配線の少なくとも一部を構成する隣り合う２つの面内導体の間の隔たりに対応する概念である。前記主面に平行な面内とは、上記と同様に、基板の厚み方向に対して垂直な面内であり、前記複数の誘電体層の積層方向に対して垂直な面内である。即ち、上記隣り合う２つの面内導体は、基板の厚み方向において同じ位置（深さ）に埋設されている。従って、上記「間隔」は、前記内層配線の少なくとも一部を構成する隣り合う２つの面内導体の間に存在する基材（誘電体）の前記主面に平行な面内における最小寸法であると言うこともできる。
【００３９】
冒頭で述べたように、様々な電子機器等において使用される回路素子パッケージ（例えば、ＩＣパッケージ等の半導体パッケージ等）に対する市場からのニーズは、電子機器等の高性能化及び小型化の流れを受け、高速化、小型化、及び低背化（薄型化）の一途を辿っている。その結果、回路素子パッケージを構成する回路素子（例えば、ＩＣチップ等の半導体素子、抵抗素子、容量素子、インダクタ素子等）、特に半導体素子においては、信号伝送の高速化、配線ピッチ（間隔）の微細化、及び素子の薄型化への要求が益々高まっている。従って、かかる半導体素子が接合される基板においても、配線ピッチ（間隔）の微細化が求められている。
【００４０】
かかる観点から、本実施態様に係る積層焼結セラミック配線基板が備える第１表面電極及び第２表面電極、並びに内層配線を構成する配線（導体）のピッチもまた、微細化されていることが望ましい。具体的には、本実施態様に係る積層焼結セラミック配線基板においては、前述のように、前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下、より好ましくは１０μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下、より好ましくは１０μｍ以下である、微細面内配線として構成されていることが望ましい。
【００４１】
上記のような微細面内配線が埋設されている誘電体層においては、相対的に大きい熱膨張係数を有する導体が占める体積分率が大きく、一方、上記のような微細面内配線が埋設されていない誘電体層においては、相対的に大きい熱膨張係数を有する導体が占める体積分率が小さい。従って、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層を同じ熱膨張係数を有する材料（セラミック）で構成すると、上記のような微細面内配線が埋設されている誘電体層を含む領域の平均熱膨張係数は、上記のような微細面内配線が埋設されている誘電体層を含む領域の平均熱膨張係数よりも大きくなる。その結果、かかる構成を有する基板は、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されると、基板の反りや変形等の問題を生ずる虞が高くなる。
【００４２】
しかしながら、本実施態様に係る積層焼結セラミック配線基板においては、上記のように、当該基板の基材を構成する誘電体層が複数の誘電体層によって形成され、これらの複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小くなるように構成される。
【００４３】
従って、本実施態様に係る積層焼結セラミック配線基板においては、上述のような、相対的に大きい熱膨張係数を有する導体が占める体積分率（導体密度）の差に起因する基板内の領域間での平均熱膨張係数の差が、少なくとも部分的には相殺される。その結果、本実施態様に係る積層焼結セラミック配線基板においては、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、当該基板が反ったり、変形したりする問題を抑制することができる。結果として、本実施態様に係る積層焼結セラミック配線基板においては、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を抑制することができる。
【００４４】
即ち、本実施態様に係る積層焼結セラミック配線基板においては、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、セラミックを含んでなる複数の誘電体層からなる基材を備えることから、当該基板と半導体素子との間での熱膨張の程度の差が小さいのみならず、当該基板の反りや変形等も小さくすることができる。その結果、本実施態様によれば、例えば、当該基板と半導体素子との間において温度変化時に発生する熱膨張の程度の差及び当該基板の反りや変形等に起因する半導体素子の破壊や半導体素子と当該基板との接合部（例えば、はんだによる接合部）における亀裂の発生等の問題をより有効に低減することができる。従って、本実施態様に係る積層セラミック配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージを提供することができる。
【００４５】
尚、オープン不良とは、設計上は良好な導通が確保されるべき配線経路において導通を確保することができないという問題（例えば、導通不良、断線等の問題）を指す。従って、オープン不良率とは、かかるオープン不良（例えば、導通不良、断線等）の発生率を指す。また、ショート不良とは、設計上は電気的絶縁が確保されるべき異なる配線経路の間において絶縁を確保することができない（導通状態となる）という問題（例えば、絶縁不良、短絡等の問題）を指す。従って、ショート不良率とは、かかるショート不良（例えば、絶縁不良、短絡等）の発生率を指す。
【００４６】
ところで、本実施態様に係る積層焼結セラミック配線基板を製造する方法は、当該方法によって製造される積層焼結セラミック配線基板が前述の要件を満たす限り、如何なる方法であってもよく、当該技術分野においてセラミック製の配線基板の製造に使用される種々の方法から適宜選択することができる。本実施態様に係る積層焼結セラミック配線基板を製造する方法の具体例としては、例えば、所謂「ゲルキャスト法」や「ドクターブレード法」等を挙げることができる。
【００４７】
上記ゲルキャスト法を採用する場合は、例えば、フィルム状または薄板状の保護基材の表面に、例えばスクリーン印刷法等の印刷法やフィルム転写法等の転写法によって、第１表面電極、第２表面電極、及び／又は内層配線を構成する導体パターンを配設し、導体パターンが配設されなかった部分にはセラミックを含んでなる誘電体材料のスラリーを注入し、当該スラリーを固化させた後に保護基材を剥離して、導体パターンが埋設された誘電体材料のシート（誘電体層）を製造し、斯くして製造された誘電体層を必要な枚数だけ積層して、導体パターンを表面電極や内層配線として構成し、これを焼成することによって、本実施態様に係る積層焼結セラミック配線基板を得ることができる。
【００４８】
上記保護基材としては、ポリエチレンテレフタレート（ＰＥＴ）フィルム、ポリエチレンナフタレート（ＰＥＮ）フィルム等の樹脂フィルムを用いることが望ましく、また樹脂フィルム以外にも、ガラス板や紙、金属などのフィルム状または板状の種々の材料を用いることができる。但し、保護基材としては、剥離操作の容易性の観点から、可撓性を備えたものを用いることが好ましい。
【００４９】
また、例えば、上記誘電体材料のシートを保護基材から容易に剥離することができるようにすること等を目的として、上記保護基材の表面には、例えば、剥離剤等が塗布されていてもよい。かかる剥離剤には、例えば、当該技術分野において離型剤として知られている各種薬剤が含まれる。より具体的には、かかる剥離剤としては、公知のシリコーン系剥離剤、フッ素系剥離剤等を使用することができる。
【００５０】
上記導体パターンは、主成分として、例えば、金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷法等の印刷法やフィルム転写法等の転写法により上記保護基材の表面上に形成することによって配設されることが望ましい。かかる熱硬化性樹脂前駆体としては、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂であることが特に好ましい。かかる導体ペーストを上記保護基材の表面上に配設した後、この導体ペーストに含まれるバインダーを硬化させることによって、導体パターンを得ることができる。
【００５１】
上記誘電体材料のスラリーとしては、例えば、樹脂、セラミック粉末、及び溶剤を含んでなるスラリーを挙げることができる。ここで、樹脂は所謂「バインダー」として機能するものであり、例えば、フェノール樹脂、レゾール樹脂、若しくはポリウレタン樹脂等の熱硬化性樹脂、又はポリオール及びポリイソシアネートを含んでなるポリウレタン前駆体等を使用することができる。これらの中では、ポリオール及びポリイソシアネートを含んでなる熱硬化性樹脂前駆体が特に好ましい。
【００５２】
セラミック粉末として使用されるセラミック材料としては、酸化物系セラミック又は非酸化物系セラミックの何れを使用してもよい。例えば、アルミナ（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）、チタン酸バリウム（ＢａＴｉＯ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、炭化珪素をシリコンと共に焼結した複合材料（Ｓｉ−ＳｉＣ）、酸化バリウム（ＢａＯ）、酸化チタン（ＴｉＯ２）、酸化ケイ素（ＳｉＯ２）、酸化亜鉛（ＺｎＯ２）、酸化ネオジム（Ｎｄ２Ｏ３）等を使用することができる。また、これらの材料は、１種類単独で、または２種以上を組み合わせて使用してもよい。更に、スラリーを調製可能な限りにおいて、セラミック材料の粒子径は特に限定されない。
【００５３】
但し、本実施態様に係る積層焼結セラミック配線基板においては、上述のように高度に微細化された内層配線（微細面内配線）を備える。従って、セラミック材料の粒子径が過度に大きい場合、導体パターンの断線等の問題に繋がる虞がある。かかる観点から、セラミック材料の粒子径は、特定の値より小さくすることが望ましい。例えば、本実施態様に係る積層焼結セラミック配線基板においては、セラミック粉末として使用されるセラミック材料の平均粒径は、前記微細面内導体の延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下である場合には１．８μｍ未満、同寸法が１０μｍ以下である場合には１．５μｍ未満であることが望ましい
【００５４】
また、上記溶剤としては、上記バインダーとしての樹脂（及び、使用する場合には分散剤）を溶解するものであれば特に限定されない。溶剤の具体例としては、例えば、多塩基酸エステル（例えば、グルタル酸ジメチル等）、多価アルコールの酸エステル（例えば、トリアセチン（グリセリルトリアセテート）等）等の、２以上のエステル結合を有する溶剤を挙げることができる。
【００５５】
更に、上記誘電体材料のスラリーは、上述の樹脂、セラミック粉末、及び溶剤以外に、分散剤を含んでいてもよい。分散剤の具体例としては、例えば、ポリカルボン酸系共重合体、ポリカルボン酸塩等を挙げることができる。かかる分散剤を添加することにより、成形前のスラリーを低粘度とし、且つ高い流動性を有するものとすることができる。
【００５６】
ところで、本実施態様に係る積層焼結セラミック配線基板においては、上記のように、当該基板の基材を構成する誘電体層が複数の誘電体層によって形成され、これらの複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小くなるように構成される。これにより、前述のような、相対的に大きい熱膨張係数を有する導体が占める体積分率（導体密度）の差に起因する基板内の領域間での平均熱膨張係数の差が、少なくとも部分的には相殺される。その結果、本実施態様に係る積層焼結セラミック配線基板においては、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、当該基板が反ったり、変形したりする問題を抑制することができる。
【００５７】
しかしながら、現実には、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層の間では、それぞれの誘電体層に埋設された導体の体積分率が異なる場合が多い。その結果として、それぞれの誘電体層の平均熱膨張係数も互いに異なる場合が多い。従って、積層焼結セラミック配線基板において、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝された際に当該基板が反ったり変形したりする問題をより有効に抑制するためには、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層のそれぞれについて、誘電体層に埋設された導体の体積分率に応じた熱膨張係数を有するセラミックをそれぞれ選択して、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層の平均熱膨張係数をできるだけ等しくすることがより好ましい。
【００５８】
従って、本発明の第２の実施態様は、
本発明の前記第１の実施態様に係る積層焼結セラミック配線基板であって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
積層焼結セラミック配線基板である。
【００５９】
上記のように、本実施態様に係る積層焼結セラミック配線基板においては、前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど小さい熱膨張係数を有するセラミックを含んでなる。これにより、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層において、誘電体層に埋設された導体の体積分率の違いに起因する熱膨張係数の違いが少なくとも部分的には均一化されるので、本実施態様に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層の平均熱膨張係数のばらつきをより小さくすることができる。その結果、本実施態様に係る積層焼結セラミック配線基板によれば、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝された際に当該基板が反ったり変形したりする問題をより有効に抑制することができる。
【００６０】
尚、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層において、異なる熱膨張係数を有する導体を含んでなる表面電極や内層配線が使用される誘電体層が含まれる場合も想定することができる。かかる場合においては、本発明の更により好ましい実施態様として、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層のそれぞれについて、誘電体層に埋設された導体の体積分率及び熱膨張係数に応じた熱膨張係数を有するセラミックをそれぞれ選択して、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層の平均熱膨張係数をできるだけ等しくすることができる。
【００６１】
即ち、本発明の上記実施態様は、本発明の前記第１の実施態様に係る積層焼結セラミック配線基板であって、前記複数の誘電体層において、個々の誘電体層が、当該誘電体層に埋設された導体の体積分率が高いほど、又は当該誘電体層に埋設された導体の熱膨張係数が大きいほど、より小さい熱膨張係数を有するセラミックを含んでなる、
積層焼結セラミック配線基板である。
【００６２】
ところで、上記実施態様に係る積層焼結セラミック配線基板においては、上述のように高度に微細化された内層配線（微細面内配線）を備える。従って、例えば当該基板を使用する半導体パッケージにおける抵抗損失の低減という観点からは、前記第１表面電極及び第２表面電極、並びに前記内層配線を構成する導体の電気抵抗を可能な限り小さくして、配線抵抗を低くすることが望ましい。従って、上述の導体パターンの主成分としては、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を使用することが望ましい。
【００６３】
即ち、本発明の第３の実施態様は、
本発明の前記第１又は第２の実施態様の何れか１つに係る積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
積層焼結セラミック配線基板である。
【００６４】
本実施態様に係る積層焼結セラミック配線基板においては、上記のように、前記第１表面電極及び第２表面電極、並びに前記内層配線を構成する導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる。これにより、本実施態様に係る積層焼結セラミック配線基板においては、前述のように高度に微細化された内層配線（微細面内配線）を備えるにもかかわらず、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができる。
【００６５】
ところで、上記のように配線抵抗を低減することを目的として使用される金、銀、銅、及びこれらの金属を含む合金等の低抵抗導体は、他の金属と比較して、相対的に低い融点を有する。このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート（誘電体層）を当該金属の融点以上の温度において焼成すると、当該金属が融解し、導体パターンの所望の形状を維持することが困難となる虞がある。従って、かかる低抵抗導体を前記第１表面電極及び第２表面電極、並びに前記内層配線を構成する導体において使用する場合、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックを使用することが望ましい。
【００６６】
尚、上記のように、使用される低抵抗導体の融点未満の温度において焼成することができるセラミックとしては、所謂「低温焼成基板材料（ＬＴＣＣ：Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）を使用することが望ましい。ＬＴＣＣを使用することにより、低抵抗導体である金、銀、銅、及びこれらの金属を含む合金等を前記導体として使用することができる。これにより、前述のように高度に微細化された内層配線（微細面内配線）を備える積層焼結セラミック配線基板においても、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができるのみならず、このような低い融点を有する金属を含んでなる導体パターンが埋設された誘電体材料のシート（誘電体層）を焼成する際に、当該金属が融解して、導体パターンの所望の形状を維持することが困難となる問題を回避することができる。
【００６７】
具体的には、本発明の第４の実施態様は、
本発明の前記第３の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、１０８０℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板である。
【００６８】
また、本発明の第５の実施態様は、
本発明の前記第３の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、９６０℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板である。
【００６９】
上述のように、上記２つの実施態様に係る積層焼結セラミック配線基板の基材を構成するセラミックとしては、例えば、ＬＴＣＣを挙げることができる。かかるＬＴＣＣとしては、例えば、ガラス粉末と、例えば、アルミナ、窒化アルミ、窒化珪素、シリカ、ムライト等の無機粉末とを混合したものを原料とするものや、例えば、ＢａＯ、Ａｌ２Ｏ３、ＳｉＯ２を主成分とする無機組成物等を挙げることができる。
【００７０】
ガラス粉末と無機粉末の混合物を原料とするものの具体例としては、例えば、Ｂ２Ｏ３−ＳｉＯ２を主成分とする硼珪酸系ガラスや、当該硼珪酸系ガラスに、例えばＣａＯやＭｇＯ等のアルカリ土類金属元素酸化物、アルカリ金属酸化物を主成分とし、ＺｎＯ、ＺｒＯ２等を副成分として含むものや、ＳｉＯ２及びアルカリ金属酸化物を主成分とし、上記と同様に、ＺｎＯ、ＺｒＯ２等を副成分として含むガラス等を使用することができる。上記ガラスとしては、例えば、ディオプサイド組成系、コージェライト組成系、スポジュメン組成系等の結晶化ガラスを使用してもよい。また、結晶化ガラスについては、結晶化させることにより高い強度を得ることができるので、ガラス粉末を単体で使用する場合もある。
【００７１】
上述のように、上記２つの実施態様に係る積層焼結セラミック配線基板においては、前記第１表面電極及び第２表面電極、並びに前記内層配線を構成する導体として低抵抗導体を選び、且つ当該低抵抗導体の融点未満の温度において焼成することができるセラミックを使用する。これにより、これらの実施態様に係る積層焼結セラミック配線基板においては、前述のように高度に微細化された内層配線（微細面内配線）を備えるにもかかわらず、配線抵抗を抑制して、当該基板を使用する半導体パッケージにおける抵抗損失を低減することができる。
【００７２】
更に、これらの実施態様に係る積層焼結セラミック配線基板においては、当該基板の基材を構成するセラミックを低抵抗導体の融点未満の温度において焼成することができるので、当該セラミックを含んでなる誘電体層からなる基材を焼成する際に当該金属が融解して導体パターンの所望の形状を維持することが困難となる問題を回避することができる。
【００７３】
ところで、前述のように、本発明のもう１つの目的は、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる、積層セラミック配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージを提供することである。
【００７４】
上記もう１つの目的は、前述のような本発明の幾つかの実施態様及びその他の実施態様に係る積層焼結セラミック配線基板と半導体素子とが電気的に接続されてなる半導体パッケージによって達成される。そこで、前述のような本発明の幾つかの実施態様に係る積層焼結セラミック配線基板と半導体素子とが電気的に接続されてなる半導体パッケージとしての幾つかの実施態様につき、以下に列挙する。但し、前述のような本発明の幾つかの実施態様に係る積層焼結セラミック配線基板についての説明において既に述べた事項については、重複を避けるために説明を割愛する場合がある。
【００７５】
即ち、本発明の第６の実施態様は、
半導体素子と第１基板とを含んでなる半導体パッケージであって、
前記第１基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
２つの主面の一方の表面である第１主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第１表面電極と、
２つの主面の他方の表面である第２主面に露出するように配設され、且つ導体を含んでなる、１つ以上の第２表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第１表面電極の少なくとも一部と前記第２表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも１つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第１表面電極、前記第２表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が１５μｍ以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層の熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第１基板とが、前記第１表面電極を介して電気的に接続されている、
半導体パッケージである。
【００７６】
また、本発明の第７の実施態様は、
本発明の前記第６の実施態様に係る半導体パッケージであって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
半導体パッケージである。
【００７７】
尚、前述のように、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層において、異なる熱膨張係数を有する導体を含んでなる表面電極や内層配線が使用される誘電体層が含まれる場合も想定することができる。かかる場合においては、本発明の更により好ましい実施態様として、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層のそれぞれについて、誘電体層に埋設された導体の体積分率及び熱膨張係数に応じた熱膨張係数を有するセラミックをそれぞれ選択して、本発明に係る積層焼結セラミック配線基板の基材を構成する複数の誘電体層の平均熱膨張係数をできるだけ等しくすることができる。
【００７８】
即ち、本発明の上記実施態様に対応する半導体パッケージとしての実施態様は、本発明の前記第６の実施態様に係る半導体パッケージであって、前記複数の誘電体層において、個々の誘電体層が、当該誘電体層に埋設された導体の体積分率が高いほど、又は当該誘電体層に埋設された導体の熱膨張係数が大きいほど、より小さい熱膨張係数を有するセラミックを含んでなる、
半導体パッケージである。
【００７９】
更に、本発明の第８の実施態様は、
本発明の前記第６又は第７の実施態様の何れか１つに係る半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも１種の金属を含んでなる、
半導体パッケージである。
【００８０】
また更に、本発明の第９の実施態様は、
本発明の前記第８の実施態様に係る半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、１０８０℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
【００８１】
加えて、本発明の第１０の実施態様は、
本発明の前記第８の実施態様に係る半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、９６０℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
【００８２】
ところで、上述の各実施態様に係る半導体パッケージに含まれる半導体素子は、特に限定されるものではないが、具体例としては、例えば、集積回路（ＩＣ）及び大規模集積回路（ＬＳＩ）等の半導体チップを挙げることができる。尚、本明細書においては、集積回路（ＩＣ）及び大規模集積回路（ＬＳＩ）等の半導体チップを「半導体ＩＣチップ」と総称する。
【００８３】
かかる半導体ＩＣチップは、冒頭で述べたように、電子機器等の高性能化及び小型化の流れを受け、信号伝送の高速化、配線ピッチ（間隔）の微細化、及び素子の薄型化への要求が益々高まっている。従って、かかる半導体ＩＣチップを含む半導体パッケージにおいて使用される基板（例えば、パッケージ基板や中間基板（インタポーザ）等）として、本発明に係る積層焼結セラミック配線基板を使用することが非常に望ましい。
【００８４】
従って、本発明の第１１の実施態様は、
本発明の前記第６乃至第１０の実施態様の何れか１つに係る半導体パッケージであって、
前記半導体素子が半導体ＩＣチップである、
半導体パッケージである。
【００８５】
上記において説明してきた各種実施態様を含む本発明に係る半導体パッケージにおいては、前述の各種実施態様を含む本発明に係る積層焼結セラミック配線基板（第１基板）と半導体素子とが第１表面電極を介して電気的に接続されている。この第１基板は、半導体パッケージにおけるパッケージ基板としての役割を果たすことができる。この場合、当該半導体パッケージは、第１基板の半導体素子が接続された面とは反対側の面にて、例えばマザーボード等の回路基板に接続され得る。
【００８６】
あるいは、この第１基板は、半導体パッケージにおける中間基板（インタポーザ）としての役割を果たすこともできる。この場合、当該半導体パッケージは、第１基板とは異なる別の基板（第２基板）を更に含み、第１基板の半導体素子が接続された面とは反対側の面にて、第１基板と第２基板とが電気的に接続される。このように構成された半導体パッケージは、第２基板の第１基板が接続された面とは反対側の面にて、例えばマザーボード等の回路基板に接続され得る。即ち、後者の場合、第２基板が、半導体パッケージにおけるパッケージ基板としての役割を果たすことができる。
【００８７】
上記のように、本発明の第１２の実施態様は、
本発明の前記第６乃至第１１の実施態様の何れか１つに係る半導体パッケージであって、
第２基板を更に含み、
前記第１基板と前記第２基板とが、前記第２表面電極を介して電気的に接続されている、
半導体パッケージである。
【００８８】
上述のように、本実施態様に係る半導体パッケージにおいては、本発明に係る積層焼結セラミック配線基板である第１基板は中間基板（インターポーザ）としての役割を果たすことができ、第２基板はパッケージ基板としての役割を果たすことができる。当該技術分野において、パッケージ基板の基材としては、ガラスエポキシ等の樹脂が使用されるのが一般的である。前述のように、パッケージ基板の基材である樹脂と半導体素子を構成するシリコンとの間の熱膨張率の差異は大きい。従って、樹脂製のパッケージ基板に半導体素子を直接接合する場合は、両者の熱膨張率の違いに起因して温度変化時に両者の接合部に作用する熱応力により、両者の接合部が破壊される虞がある。
【００８９】
従って、樹脂製のパッケージ基板を用いる場合は、半導体素子とパッケージ基板との間に配設され、温度変化時に半導体素子の接合部に作用する熱応力を低減することができる中間基板を設けることが望ましい。しかしながら、かかる中間基板を追加することは半導体パッケージとしての厚みを増大されることに繋がる。従って、中間基板としては可能な限り薄い厚みを有するものが望ましいが、前述のように、中間基板の薄型化は中間基板の機械的強度（剛性）の低下に繋がり、基板全体の機械的強度（剛性）の低下に繋がる。
【００９０】
しかしながら、本発明に係る積層焼結セラミック配線基板は、前述のように、セラミックを含んでなる複数の誘電体層からなる基材を備える。即ち、当該基板は半導体素子との熱膨張率の差異が小さく、温度変化時に半導体素子の接合部に作用する熱応力を低減することができる。これに加えて、本発明に係る積層焼結セラミック配線基板は、前述のように、樹脂等と比べて高い機械的強度（剛性）を有するセラミックを含んでなる複数の誘電体層からなる基材を備えるので、上記のように基板を薄型化しても、基板全体の機械的強度（剛性）を十分高く維持することができる。
【００９１】
即ち、本発明に係る積層焼結セラミック配線基板を中間基板として使用することにより、樹脂製のパッケージ基板を用いる半導体パッケージにおいても、機械的強度（剛性）及び信頼性が高く、高速化、小型化、及び低背化された半導体パッケージを提供することができる。
【００９２】
従って、本発明の第１３の実施態様は、
本発明の前記第１２の実施態様に係る半導体パッケージであって、
前記第２基板の基材が樹脂を含んでなる、
半導体パッケージである。
【００９３】
以下、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板の構成や特性等につき、添付図面等を参照しつつ説明する。但し、以下に述べる説明はあくまでも例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。
【実施例】
【００９４】
（１）本発明の１つの実施態様に係る積層焼結セラミック配線基板の構成
図１は、前述のように、本発明の１つの実施態様に係る積層焼結セラミック配線基板の主面に垂直な面による断面の構成を表す模式図である。図１において、向かって上方向が第１主面側、下方向が第２主面側である。
【００９５】
第１主面側（図１における上側）には、第１表面電極３０として埋め込みランドが相対的に狭いピッチで配設されている。尚、図１に示すように、本実施例に係る積層焼結セラミック配線基板が備える複数の誘電体層５０の各々が、当該誘電体層５０の第１主面側の表面に露出するように形成された表層導体１０、及び当該誘電体層の第２主面側の表面に露出するように形成された貫通導体２０を備える。但し、実施態様によっては、表層導体１０のみ、又は貫通導体２０のみを備える誘電体層が含まれていてもよい。また、本実施態様に係る積層焼結セラミック配線基板においては、貫通導体２０と接続された表層導体１０及び貫通導体２０と接続されていない表層導体１０が存在するが、この他に、表層導体１０と接続されていない貫通導体２０が存在していてもよい。
【００９６】
図１に示すように、本実施例に係る積層焼結セラミック配線基板が備える複数の誘電体層５０のうち、第１主面側の４層の誘電体層５０（図１における領域Ｈ）においては、これらの誘電体層５０に占める導体の体積分率（導体密度）が相対的に高い。一方、第２主面側の１層の誘電体層５０（図１における領域Ｌ）においては、当該誘電体層５０に占める導体の体積分率（導体密度）が相対的に低い。これらの誘電体層５０に埋設された導体は、前述のように、誘電体層５０を構成するセラミックよりも高い熱膨張率を有するので、もしも当該基板の基材を構成する複数の誘電体層５０の全てにおいて、同じ熱膨張係数を有するセラミックを使用した場合は、導体密度が相対的に高い領域Ｈの平均熱膨張係数の方が、導体密度が相対的に低い領域Ｌの平均熱膨張係数よりも高くなる。
【００９７】
そこで、本実施態様に係る積層焼結セラミック配線基板においては、導体密度が相対的に高い領域Ｈにおいては、相対的に小さい熱膨張係数を有するセラミックを使用する一方で、導体密度が相対的に低い領域Ｌにおいては、相対的に大きい熱膨張係数を有するセラミックを使用する。これにより、本実施態様に係る積層焼結セラミック配線基板においては、領域Ｈ及び領域Ｌの平均熱膨張係数の差が少なくとも部分的には相殺される。その結果、本実施態様に係る積層焼結セラミック配線基板においては、例えば、当該基板への半導体素子の実装時や半導体パッケージの使用時等に当該基板が受ける熱量により、当該基板が半導体素子が接合される側の面が凸になるように反ったり、変形したりする問題を低減することができる。
（２）評価用サンプル基板の作成
前述のように、図２は、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板における内層配線のオープン不良及びショート不良の発生率と微細面内配線の構成との関係を調べるための評価用サンプル基板の構成を模式的に表す模式図である。本実施例に係る評価用サンプル基板は、前述のゲルキャスト法によって作成した。
【００９８】
図２に示すように、上記評価用サンプル基板においては、一方の主面に設けられた表面パッド（表面電極）と、基板内部に設けられた４層の配線層（内層配線）を有する。即ち、個々の評価用サンプル基板は、図２に示す表面パッド、第１配線層、第２配線層、第３配線層、及び第４配線層（それぞれ、第１誘電体層、第２誘電体層、第３誘電体層、及び第４誘電体層に対応）が上から順に積層された構成を有する。
【００９９】
尚、図２においては８列×５行のビア（貫通導体）と、それらのビアのうち幾つかを相互に接続する配線（面内導体）とが描かれているが、実際には同様のパターンを１０行繰り返して配置した。即ち、実際の評価用サンプル基板においては、８０個のビアを配置した。従って、実際の評価用サンプル基板においては、端子Ｐ１とＰ２とが４０個のビアを含む内層配線によって結線されており、同様に、端子Ｎ１とＮ２とが４０個のビアを含む内層配線によって結線されている。
【０１００】
図２における第１配線層の平面図に隣接して示したＣ−Ｃ断面図は、図２における表面パッドの平面図に示した破線Ｃ−Ｃを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。Ｃ−Ｃ断面図に示すように、評価用サンプル基板の中央部（図２における第１配線層の平面図の破線で囲まれている部分）の内層配線（第１配線層及び第２配線層）においては、それぞれの配線層の面内において面内導体が互いに近接して配置されている。
【０１０１】
上記のように、評価用サンプル基板の中央部においては、第１配線層及び第２配線層のそれぞれの面内において隣り合う面内導体が配置されている。従って、評価用サンプル基板の中央部は、前述の微細面内配線に対応する面内導体を含む領域である。即ち、当該領域に含まれる面内導体の延在方向に垂直な断面の当該基板の主面に平行な面内における寸法（幅）は１５μｍ以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔は１５μｍ以下である。尚、本実施例においては、これらの面内導体の幅及び間隔を何れも５μｍとした。
【０１０２】
また、図２における第３配線層の平面図に隣接して示したＢ−Ｂ断面図は、図２における表面パッドの平面図に示した破線Ｂ−Ｂを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。破線Ｂ−Ｂは、図２において向かって右端に位置するビアの列から４つめのビアの列に沿った直線である。図２に示すように、評価用サンプル基板のＢ−Ｂ断面図においては、第１配線層、第２配線層、及び第３配線層を貫通する貫通導体としてのビアが５本配置されているが、上述のように、実際の評価用サンプル基板においては、当該ビアは１０本配置されている。
【０１０３】
更に、図２における第４配線層の平面図に隣接して示したＡ−Ａ断面図は、図２における表面パッドの平面図に示した破線Ａ−Ａを含む当該評価用サンプル基板の主面に垂直な平面による断面図である。破線Ａ−Ａは、図２において向かって上端に位置するビアの行から２つめのビアの行に沿った直線である。図２に示すように、評価用サンプル基板のＡ−Ａ断面図においては、第１配線層乃至第３配線層を貫通する貫通導体としてのビアが４本、第１配線層乃至第４配線層を貫通する貫通導体としてのビアが４本、それぞれ配置されている。
【０１０４】
上記設計通りの配線が良好に形成されている場合は、端子Ｐ１と端子Ｐ２との間、及び端子Ｎ１と端子Ｎ２との間は、それぞれ導通が確保され、一方、端子Ｐ１と端子Ｎ１との間、及び端子Ｐ２と端子Ｎ２との間は、それぞれ絶縁状態になる筈である。そこで、本実施例においては、以下の表１に示すように、上述の第１誘電体層、第２誘電体層、第３誘電体層、及び第４誘電体層に含まれるセラミックの熱膨張係数（熱膨張率）を種々に変更して、種々の評価用サンプル基板を作成した。尚、何れの評価用サンプル基板においても、第１及び第２表面電極、並びに内層配線に含まれる導体として、銅（Ｃｕ）を採用した。
【０１０５】
【表１】
0005893975.tif 000002
【０１０６】
（２）評価用サンプル基板のオープン不良率
上記のように作成された各種評価用サンプル基板につき、上述のオープン不良率の評価を行った。評価用サンプル基板のオープン不良率の測定においては、先ず、各種評価用サンプルを恒温槽に入れ、２５℃から１２５℃まで１５分かけて昇温させた後、１２５℃から−４５℃まで３０分かけて降温させる。その後、−４５℃から２５℃まで１５分かけて昇温させる温度サイクルを５００回繰り返した。その後、個々の評価用サンプル基板において、端子Ｐ１と端子Ｐ２との間、及び端子Ｎ１と端子Ｎ２との間の導通状態を検査し、いずれかが導通しないものはオープン不良とした。
【０１０７】
尚、オープン不良率の評価に当たっては、表１に示す第１誘電体層、第２誘電体層、第３誘電体層、及び第４誘電体層に含まれるセラミックの熱膨張率の組み合わせ（実験例１及び２、並びに比較例１及び２）毎に、１００個の評価用サンプル基板を作成した。これらの評価用サンプル基板の導通状態を検査し、オープン不良が発生した評価用サンプル基板の評価用サンプル基板の全数（１００個）に対する比率をオープン不良率として求めた。
【０１０８】
（３）評価用サンプル基板の高温高湿信頼性
評価用サンプル基板の高温高湿信頼性の評価においては、８５±２℃の温度及び８０〜９０％の湿度を有する環境に５００時間に亘って個々の評価用サンプル基板を暴露した後の端子Ｐ１と端子Ｎ１との間、端子Ｐ２と端子Ｎ２との間の絶縁状態を検査し、これらの端子間の絶縁抵抗が１ＧΩ（１０９Ω）以上あるか否かを調べた。上記絶縁抵抗の測定は、例えば、検査対象となる端子間に所定の電圧を印加し、当該端子間における電流の検出の有無を調べることにより行うことができる。
【０１０９】
尚、高温高湿信頼性の評価に当たっては、第１誘電体層、第２誘電体層、第３誘電体層、及び第４誘電体層に含まれるセラミックの熱膨張率の組み合わせ（実験例１及び２、並びに比較例１及び２）毎に、１０個の評価用サンプル基板を作成した。これらの評価用サンプル基板を上記条件における環境下に暴露した後の上記端子間の絶縁抵抗を測定し、１ＧΩ未満の絶縁抵抗を呈する評価用サンプル基板の全数（１０個）に対する比率を絶縁抵抗不良率として求めた。
【０１１０】
（４）各種評価項目の評価結果
以上のようにして得られた実験例１及び２、並びに比較例１及び２に係る評価用サンプル基板のそれぞれについてのオープン不良率及びショート不良率、並びに高温高湿信頼性についての評価結果を、以下の表２に列挙する。
【０１１１】
【表２】
0005893975.tif 000003
【０１１２】
上記表２に示す評価結果からも明らかであるように、本発明に係る実験例１及び実験例２の評価用サンプルにおいては、各誘電体層において導体密度が高いほど低い熱膨張率を有するセラミックを使用したことにより、オープン不良率及び高温高湿信頼性の低下を抑制することができた。これは、これらの評価用サンプルにおいては、各誘電体層において導体密度が高いほど低い熱膨張率を有するセラミックを使用したことにより、高温への暴露時における基板の反りや変形が抑制されたためと考えられる。
【０１１３】
一方、比較例１及び比較例２の評価用サンプルにおいては、各誘電体層における導体密度とセラミックの熱膨張率との関係が本発明の規定に適合していない。その結果、比較例１及び比較例２の評価用サンプルにおいては、オープン不良率及び高温高湿信頼性の低下を抑制することはできなかった。これは、これらの評価用サンプルにおいては、各誘電体層における導体密度とセラミックの熱膨張率との関係が本発明の規定に適合していないことから、高温への暴露時における基板の反りや変形が抑制されなかっためと考えられる。
【０１１４】
以上の結果からも明らかであるように、本発明に係る積層焼結セラミック配線基板によれば、ファインライン化された面内導体が埋設されている誘電体層を構成するセラミックの熱膨張係数を、ファインライン化された面内導体が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さくなるように構成することにより、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を低減することができる。
【０１１５】
従って、本発明によれば、高密度且つ微細な内層配線を有するにもかかわらず、例えば、半導体素子の基板への実装時や半導体パッケージの使用時等における温度変化に曝されても、基板の反りや変形等の問題を抑制することができる、積層セラミック配線基板を提供することができる。また、かかる配線基板を使用することにより、低いオープン不良率及び高い高温高湿信頼性を有する、高速化、小型化、及び低背化（薄型化）された半導体パッケージを提供することができる。
【０１１６】
以上、本発明を説明することを目的として、特定の構成有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。
【図１】
0005893975.tif 000004
【図２】
0005893975.tif 000005