(57)【特許請求の範囲】
【請求項１】
同期パルス（Ｐｓｙｎｃ）を発生させるための電圧発生器（３０，３０’）を備え、該電圧発生器が第１の電圧源（３．１）と電流源（３．５）とカレントシンク（３．６）とを含んでいる車両内の制御器のための受信装置であって、前記電圧発生器（３０，３０’）が前記同期パルス（Ｐｓｙｎｃ）を所定の規格限界値（Ｖｏ，Ｖｕ）の範囲内で所定の形状と所定の時間的挙動を備えるように発生させ、前記受信装置（３，３’）が、信号伝送を同期させるために、前記同期パルス（Ｐｓｙｎｃ）をデータバス（５）を介して少なくとも１つのセンサ（７）へ出力するようにした前記受信装置において、前記電圧発生器（３０，３０’）が前記同期パルス（Ｐｓｙｎｃ）を前記電流源（３．５）と前記カレントシンク（３．６）とを介してバス負荷の充電および／または放電により実質的に正弦波振動として発生させ、
前記電圧発生器（３０，３０’）が、少なくとも１つのデジタル制御回路（３２，４２）と、少なくとも１つのデジタルアナログ変換器（３４，４４）とを含み、前記デジタル制御回路と前記デジタルアナログ変換器とが実質的に正弦波状の参照電流を発生させて前記電流源（３．５）と前記カレントシンク（３．６）とへ出力し、
第１のデジタル制御回路（４２）と第１のデジタルアナログ変換器（４４）とが実質的に正弦波状の参照電流を発生させて前記電流源（３．５）へ出力し、
第２のデジタル制御回路（３２）と第２のデジタルアナログ変換器（３４）とが実質的に正弦波状の参照電流を発生させて前記カレントシンク（３．６）へ出力する
ことを特徴とする受信装置。
【請求項２】
１つの共通のデジタル制御回路（３２）と１つの共通のデジタルアナログ変換器（３４）とが実質的に正弦波状の参照電流を発生させて前記電流源（３．５）と前記カレントシンク（３．６）とへ出力する
ことを特徴とする請求項１に記載の受信装置。
【請求項３】
前記電流源（３．５）が０ｍＡよりも大きいかこれに等しい電流値を提供し、前記カレントシンク（３．６）が０ｍＡよりも小さな電流値を提供する
ことを特徴とする請求項１又は２に記載の受信装置。
【請求項４】
前記少なくとも１つのデジタル制御回路（３２，４２）が前記同期パルス（Ｐｓｙｎｃ）の前記所定の形状と前記所定の時間的挙動を記憶および／または算出し、その際前記少なくとも１つのデジタル制御回路（３２，４２）は対応するデジタルデータ語を前記少なくとも１つのデジタルアナログ変換器（３４，４４）へ出力する
ことを特徴とする請求項１から３のいずれか一項に記載の受信装置。
【請求項５】
前記少なくとも１つのデジタル制御回路（３２，４２）が、静電流（Ｉ０）と前記バス負荷とをベースにして前記同期パルス（Ｐｓｙｎｃ）を制御し、この場合静電流制御は前記静電流（Ｉ０）に対する基準を提供し、達成された同期パルス振幅（Ｍａｘ）は前記バス負荷に対する基準を提供し、前記同期パルス振幅（Ｍａｘ）がバス電圧（ＵＢｕｓ）の分析によって検出可能である
ことを特徴とする請求項１から４のいずれか一項に記載の受信装置。
【請求項６】
前記バス電圧（ＵＢｕｓ）を分析するため、判定閾値（Ｕｒｅｇ）とタイムウィンドウ（Δｔｒｅｇ）とが定義され、前記少なくとも１つのデジタル制御回路（３２，４２）は、前記タイムウィンドウ（Δｔｒｅｇ）の前にある時点（ｔｒｅｇ１）で前記同期パルス（Ｐｓｙｎｃ）が前記判定閾値（Ｕｒｅｇ）に達したときに同期パルス振幅（Ｍａｘ１）が高すぎると認識し、前記少なくとも１つのデジタル制御回路（３２，４２）は、前記同期パルス（Ｐｓｙｎｃ）の周期（ｔｓｙｎｃ）の間に前記同期パルス（Ｐｓｙｎｃ）が前記判定閾値（Ｕｒｅｇ）に達しないときに同期パルス振幅（Ｍａｘ２）が低すぎると認識し、前記少なくとも１つのデジタル制御回路（３２，４２）は、前記タイムウィンドウ（Δｔｒｅｇ）内にある時点（ｔｒｅｇ２）で前記同期パルス（Ｐｓｙｎｃ）が前記判定閾値（Ｕｒｅｇ）に達したときに同期パルス振幅（Ｍａｘ）が正確であると認識する
ことを特徴とする請求項５に記載の受信装置。
【請求項７】
同期パルスを発生させ、次に車両内のデータバス（５）を介して受信装置（３，３’）と少なくとも１つのセンサ（７）との間での信号伝送を同期化するために前記同期パルスを発生させる方法であって、前記同期パルス（Ｐｓｙｎｃ）を所定の規格限界値（Ｖｏ，Ｖｕ）の範囲内で所定の形状および所定の時間的挙動を備えるように発生させて、前記受信装置（３）から前記少なくとも１つのセンサ（７）へ伝送させるようにした前記方法において、前記同期パルス（Ｐｓｙｎｃ）を実質的に正弦波振動として発生させ、
電圧発生器（３０，３０’）が、少なくとも１つのデジタル制御回路（３２，４２）と、少なくとも１つのデジタルアナログ変換器（３４，４４）とを含み、前記デジタル制御回路と前記デジタルアナログ変換器とが実質的に正弦波状の参照電流を発生させて電流源（３．５）とカレントシンク（３．６）とへ出力し、
第１のデジタル制御回路（４２）と第１のデジタルアナログ変換器（４４）とが実質的に正弦波状の参照電流を発生させて前記電流源（３．５）へ出力し、
第２のデジタル制御回路（３２）と第２のデジタルアナログ変換器（３４）とが実質的に正弦波状の参照電流を発生させて前記カレントシンク（３．６）へ出力する
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立請求項１の前文に記載の車両内の制御器のための受信装置、および、これに付随する、独立請求項１０の前文に記載の同期パルスの発生方法に関する。
【背景技術】
【０００２】
センサデータを車両内の中央制御器（ＥＣＵ）に伝送するため、乗員保護システム用の周辺センサを利用し、ほとんどの場合電流インターフェース（たとえばＰＡＳ４，ＰＳＩ５）を利用する。最新世代の電流インターフェース（ＰＳＩ５）の場合、同期により、受信器に設けた複数のセンサとのバス作動が可能になる。同期の機能のため、中央制御器（ＥＣＵ）によって電圧パルスの形態で作業サイクルが発生せしめられ、該電圧パルスはバスに設けたセンサによって検出されて、データ伝送のための新たなサイクルの開始を指示する。この電圧パルスは同期パルスと呼ばれ、バス負荷を充電または放電させる電流源およびカレントシンクを用いて生じる。典型的には、この電圧パルスは５００μｓごとに反復される。
【０００３】
１つのセンサまたは複数のセンサを備えた同期バスシステムが機能するには、同期パルスが可能なすべてのバス構成に対し且つ可能なすべての作動条件のもとで特定の形状と特定の時間的挙動とを有していることが重要である。それ故、公知の同期バスシステムでは、図３に図示した、所定のエッジ勾配を備えた台形状同期パルスＰＴを使用するのが常である。この場合、エッジ勾配は、下限値Ｖｕを表わす第１の特性曲線のエッジ勾配と上限値Ｖｏを表わす第２の特性曲線のエッジ勾配との間にある。同期バス作動の間、同期パルスＰＴの台形状は高い高調波成分によって信号伝送の周波数スペクトルでの電磁放射（ＥＭＣ）を増大させる。これは、たとえば図４に図示した、４つのコーナーが丸い台形状を有する同期パルスＰＴｒによって、ある程度阻止することができる。
【０００４】
特許文献１には、電流信号を受けるための受信装置と、このような受信装置を備えた回路装置と、バスシステムを介して電流信号を伝送するための方法とが記載されている。記載された受信装置は、複数の送信器の電流信号を受けるための少なくとも２つのバス接続装置であって、各バス接続装置がそれぞれ少なくとも１つのバスコネクタへ接続するように構成された前記２つのバス接続装置と、同期パルスをバス接続装置に出力して送信器を同期化するための制御装置とを含んでいる。前記２つのバス接続装置は同期パルスを互いに少なくとも１つのタイムラグでもって複数の送信器へ出力し、その際同期パルスはそれぞれコーナーが丸い台形状を有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】独国特許出願公開第１０２００９００１３７０Ａ１号明細書
【発明の概要】
【０００６】
これに対し、独立請求項１の構成を備えた、車両内の制御器のための本発明による受信装置と、独立請求項１０の構成を備えた、同期パルスを発生させるための本発明による方法とは、所定の限界値内で同期パルスを正弦波状に形成することにより、特に信号伝送のスペクトル範囲（１００ｋＨｚないし３００ｋＨｚ）で可能な限り少ない電磁放射を達成できるという利点を有している。
【０００７】
本発明の本質および利点は、同期パルスのコーナーのみを丸くするのではなく、電磁放射が同期パルスの基本波の範囲にできるだけ限定的に留まるように形状全体を最適化することにある。
【０００８】
本発明の実施態様は、同期パルスを発生させるための電圧発生器を有し、該電圧発生器が第１の電圧源と電流源とカレントシンクとを含んでいるような、車両内の制御器のための受信装置を提供する。電圧発生器は、所定の規格限界値の範囲内で所定の形状と所定の時間的挙動とを備えた同期パルスを発生させ、受信装置は、信号伝送を同期化するための同期パルスをデータバスを介して少なくとも１つのセンサへ出力する。本発明によれば、電圧発生器は、同期パルスを電流源とカレントシンクとを介してバス負荷の充電および／または放電により実質的に正弦波振動として発生させる。この場合電流源は、たとえば０ｍＡよりも大きいかこれに等しい電流値を提供し、カレントシンクはたとえば０ｍＡよりも小さな電流値を提供することができる。
【０００９】
さらに、同期パルスを発生させ、次に車両内のデータバスを介して受信装置と少なくとも１つのセンサとの間での信号伝送を同期化するために前記同期パルスを発生させる方法が提案される。同期パルスを所定の規格限界値の範囲内で所定の形状および所定の時間的挙動を備えるように発生させて、受信装置から少なくとも１つのセンサへ伝送させる。本発明によれば、同期パルスを実質的に正弦波振動として発生させる。
【００１０】
同期パルスは、好ましくは、少なくとも１つのセンサと受信装置との間での信号伝送開始前または開始時に受信装置により少なくとも１つのセンサへ伝送させることができる。
【００１１】
従属請求項で述べられている処置および更なる構成により、独立請求項１に記載した車両内の制御器のための受信装置の有利な改善が可能である。
【００１２】
電圧発生器が、少なくとも１つのデジタル制御回路と、少なくとも１つのデジタルアナログ変換器とを含み、デジタル制御回路とデジタルアナログ変換器とが実質的に正弦波状の参照電流を発生させて電流源とカレントシンクとへ出力するのが特に有利である。
【００１３】
本発明による受信装置の有利な構成では、第１のデジタル制御回路と第１のデジタルアナログ変換器とが実質的に正弦波状の参照電流を発生させて電流源へ出力する。第２のデジタル制御回路と第２のデジタルアナログ変換器とは同様に実質的に正弦波状の参照電流を発生させてカレントシンクへ出力する。これは、同期パルスの非常に確実な実現と電磁放射の低減とを有利な態様で可能にする。加えて、同期パルスの制御部は回路のデジタル部分に完全にスワップすることができ、このことは、半導体技術のスケーリングが常に進歩しているので、面積を効率化させる解決手段になりうる。受信器の電圧供給部は同期パルスの間にデータバスから切り離してよく、他方電圧発生器を同期パルスの発生のために起動させる。電圧発生器は同期パルスを発生させるために電流源とカレントシンクとを含んでいるので、電流源およびカレントシンクと直列の付加的なスイッチを設ける必要がなくなる。
【００１４】
本発明による受信装置の他の有利な構成では、１つの共通のデジタル制御回路と１つの共通のデジタルアナログ変換器とが実質的に正弦波状の参照電流を発生させて電流源とカレントシンクとへ出力する。デジタル制御回路とデジタルアナログ変換器とを共通に利用することにより、電圧発生器の部品数を低減させ、レイアウト面積を節減できる。
【００１５】
同期パルスの形状はデジタル部分内またはデジタル制御回路内にファイルすることができ、或いは、アルゴリズムを用いて算出することができる。デジタルアナログ変換器はＮビットデータ語から参照電流を発生させ、該参照電流は電流源またはカレントシンクを介してデータバスへ誘導されて、データバスに隣接している負荷を充電または放電させる。実質的に正弦波状の同期パルス、すなわち正弦波状またはほぼ正弦波状の同期パルスを発生させるため、電流源およびカレントシンクの双方を正弦波状またはほぼ正弦波状に制御する。データ語の分解能は、放射上の理由から、同期パルスを著しい跳躍なしに描くことができるように選定されている。バス負荷の容量はバス電流を積分し、このようにしてデータバスでの電圧を平滑化させる。
【００１６】
本発明による受信装置の他の有利な構成では、少なくとも１つのデジタル制御回路は、静電流とバス負荷とをベースにして同期パルスを制御し、この場合静電流制御は静電流に対する基準を提供し、達成された同期パルス振幅はバス負荷に対する基準を提供する。同期パルス振幅はバス電圧の分析によって検出することができる。達成された同期パルス振幅に関する情報は、バス電圧の分析を介して得られる。静電流の検知は、同期パルスのスタート時に電圧発生器の電流源による静電流の正確な受け渡しを保証するために必要である。バス電圧を分析するため、判定閾値を定義して所定のタイムウィンドウ内でたとえばコンパレータによって監視する。少なくとも１つのデジタル制御回路は、タイムウィンドウの前にある時点で同期パルスが判定閾値に達したときに同期パルス振幅が高すぎると認識する。少なくとも１つのデジタル制御回路は、同期パルスの周期の間に同期パルスが判定閾値に達しないときに同期パルス振幅が低すぎると認識する。少なくとも１つのデジタル制御回路は、タイムウィンドウ内にある時点で同期パルスが判定閾値に達したときに同期パルス振幅が正確であると認識する。原理的には、同期パルス振幅の分析は同期パルスの任意の個所で行うことができ、たとえば上昇エッジまたは下降エッジに沿って行うことができる。しかしながら、最も小さな公差、よって確実な制御は、パルス電圧の最大値付近に期待される。というのは、ここでの電圧は変化が最も小さいからである。同期パルスの継続時間は一定に保持され、他方デジタルアナログ変換器から出力される参照電流の波高は、振幅分析からの情報に応じてスケーリングしてよい。波高はたとえば可能な最小波高とスケーリング因子との乗積から算出することができる。最小波高は電流源またはカレントシンクからの最小電流から生じる。スケーリング因子は、適正な高さが達成されてタイムウィンドウ内で判定閾値を越えるまで、同期パルスが低すぎるときに大きくされ、同期パルスが高すぎるときに小さくされる。
【００１７】
本発明の実施形態が図面に図示されており、以下の説明で詳細に述べる。図面において、同一の参照符号は同一の機能または対応する機能を行なう構成部材または構成要素を表わしている。
【図面の簡単な説明】
【００１８】
【図１】最適化した同期パルスを発生し出力する、車両内の制御器のための本発明による受信装置の第１実施形態を備えたセンサ回路のブロック構成図である。
【図２】最適化した同期パルスを発生し出力する、車両内の制御器のための本発明による受信装置の第２実施形態を備えたセンサ回路のブロック構成図である。
【図３】所定限界値内での従来の台形状同期パルスの形状および時間的挙動の図である。
【図４】所定限界値内での従来の丸みを帯びた台形状同期パルスの形状および時間的挙動の図である。
【図５】所定限界値内で本発明に従って最適化した同期パルスの形状および時間的挙動の図である。
【図６】本発明に従って最適化した同期パルスの継続時間中のバス電圧を示す図である。
【図７】本発明に従って最適化した同期パルスの継続時間中のバス電流を示す第１の図である。
【図８】中央の曲線のみが指定限界値内にある異なる振幅の３つの同期パルスで同期パルス振幅を制御する原理を示す図である。
【図９】本発明に従って最適化した同期パルスの継続時間中のバス電流を示す第２の図である。
【発明を実施するための形態】
【００１９】
図１および図２から明らかなように、図示したセンサ装置１，１’は、データバス５と、少なくとも１つのセンサ７と、車両内の制御器のための本発明による受信装置３，３’のそれぞれ１つの実施形態とを含んでいる。本発明による受信装置３，３’はそれぞれ、第１の電圧源３．１と電流源３．５とカレントシンク３．６とを用いて同期パルスＰｓｙｎｃを発生させるための電圧発生器３０，３０’を含んでいる。本発明によれば、電圧発生器３０，３０’は、バス負荷を充電および／または放電することにより電流源３．５とカレントシンク３．６とを介して同期パルスＰｓｙｎｃを実質的に正弦波振動として発生させる。
【００２０】
図５から明らかなように、電圧発生器３０，３０’は、所定の形状と所定の時間的挙動とを備えた所定の規格限界値Ｖｏ，Ｖｕの範囲内で同期パルスＰｓｙｎｃを発生させる。受信装置３，３’は、次の信号伝送を同期させるために、同期パルスＰｓｙｎｃをデータバス５を介して少なくとも１つのセンサ７へ出力する。同期バスシステムが１つのセンサ７または複数のセンサとともに機能するように、図示した同期パルスＰｓｙｎｃは、可能なすべてのバス構成のために、可能なすべての作動条件のもとで、特定の形状と特定の時間的挙動とを有している。図５からさらにわかるように、同期パルスＰｓｙｎｃはエッジ勾配を有し、このエッジ勾配は、下限値Ｖｕを表わす第１の特性曲線のエッジ勾配と、上限値Ｖｏを表わす第２の特性曲線のエッジ勾配とによって設定される。同期パルスＰｓｙｎｃは、その正弦波形状または正弦波状形状により、所定の限界値Ｖｕ，Ｖｏ内で次のように最適化されており、すなわち特に信号伝送のスペクトル範囲（１００ｋＨｚないし３００ｋＨｚ）内で可能な限り少ない電磁放射を達成でき、この電磁放射が同期パルスＰｓｙｎｃの基本波の範囲に限定的に留まるように、最適化されている。
【００２１】
さらに図１および図２から明らかなように、電圧発生器３０，３０’は、少なくとも１つのデジタル制御回路３２，４２と、少なくとも１つのデジタルアナログ変換器３４，４４とを含み、これらは実質的に正弦波状の参照電流を発生させて電流源３．５とカレントシンク３．６とに送出する。図示した実施形態は、同期パルスＰｓｙｎｃの非常に確実な実現と、電磁放射の低減とを可能にする。さらに、同期パルスＰｓｙｎｃを発生させるための電流源３．５とカレントシンク３．６との制御を受信装置３，３’のデジタル部分に完全にスワップすることができ、このことは、半導体技術のスケーリングが常に進歩しているので、面積を効率化させる解決手段になる。
【００２２】
さらに図１および図２から明らかなように、受信装置３，３’の残りの回路３．３の電圧供給部３．２は、同期パルスＰｓｙｎｃの発生および出力の間、スイッチユニット３．４を介してデータバス５から切り離され、他方同期パルスＰｓｙｎｃを発生させるために電圧発生器３０，３０’が起動される。電圧発生器３０，３０’は電流源３．５とカレントシンク３．６とを含んでいるので、電流源３．５とカレントシンク３．６とに直列に付加的なスイッチを必要としない。
【００２３】
さらに図１から明らかなように、本発明による受信装置３の図示した第１実施形態は第１の電圧発生器３０を含み、該第１の電圧発生器は、実質的に正弦波状の参照電流を発生させて電流源３５へ出力する第１のデジタル制御回路４２および第１のデジタルアナログ変換器４４と、実質的に正弦波状の参照電流を発生させてカレントシンク３．６へ出力する第２のデジタル制御回路３２および第２のデジタルアナログ変換器３４とを含んでいる。
【００２４】
さらに図２から明らかなように、本発明による受信装置３’の図示した第２実施形態は、実質的に正弦波状の参照電流を発生させて電流源３．５およびカレントシンク３．６とへ出力する共通のデジタル制御回路３２および共通のデジタルアナログ変換器３４を含んでいる。デジタル制御回路３２とデジタルアナログ変換器３４とを電流源３．５およびカレントシンク３．６用に共通に利用することにより、図１の電圧発生器３０の構成要素の数量を減らすことができる。これにより図１の電圧発生器３０’は図１の電圧発生器３０に比べてレイアウト面積またはシリコン面積を節減している。
【００２５】
同期パルスＰｓｙｎｃの形状は、デジタル部分内またはデジタル制御回路３２，４２内にファイルされるか、或いは、デジタル部分内またはデジタル制御回路３２，４２内でアルゴリズムを用いて演算される。少なくとも１つのデジタルアナログ変換器３４，４４はＮビットデータ語から参照電流を発生させ、該参照電流は電流源３．５またはカレントシンク３．６を介してデータバスへ誘導されて、データバスに隣接する負荷を充電または放電させる。図５の正弦波状またはほぼ正弦波状の同期パルスＰｓｙｎｃを発生させるため、電流源３．５もカレントシンク３．６も正弦波状にまたはほぼ正弦波状に制御される。図６と図７は同期パルスＰｓｙｎｃを発生させるための原理的なシーケンス制御を略図化したもので、図６は電圧パルスＵｓｙｎｃを示し、図７は対応する電流パルスＩｓｙｎｃを示している。同期パルスＰｓｙｎｃの開始点ｔ１では、電流源３．５は受信装置３，３’の電圧供給部３．２から静電流Ｉ０を提供する。電流源３．５は、静電流Ｉ０に関する情報を、技術水準から公知の静電流再調整部から得る。電圧パルスＵｓｙｎｃの第１の転向点で電流源３．５から最大電流Ｉｓｙｎｃが流れ、電圧パルスＵｓｙｎｃの最大値Ｍａｘでは電流源３．５から再び静電流Ｉ０のみが流れる。同期パルスＰｓｙｎｃの下降エッジを実現するため、電流Ｉｓｙｎｃを、電圧最大値Ｍａｘに到達した後に、該電流が最終的にゼロになってカレントシンク３．６が放電過程を開始するまで、電流源３．５によって減少させる。その後、電圧パルスＵｓｙｎｃの第２の転向点でカレントシンク３．６に最大電流Ｉｓｙｎｃが流れ、電流源３．５が新たに介入して同期パルスＰｓｙｎｃの最後の段階で最終時点ｔ２まで電流Ｉｓｙｎｃを提供するまで、再び減少する。最終時点ｔ２では、受信装置３，３’の電圧供給部３．２から再び静電流が得られる。このようにして、同期パルスＰｓｙｎｃの継続時間ｔｓｙｎｃの間、電流源３．５は０ｍＡよりも大きいかこれに等しい電流値を提供し、カレントシンク３．６は０ｍＡよりも小さな電流値を提供する。
【００２６】
データ語の分解能は、放射上の理由から、同期パルスＰｓｙｎｃを著しい跳躍なしに描くことができるように選定されている。バス負荷の容量はバス電流ＩＢｕｓを積分し、このようにしてデータバス５での電圧ＵＢｕｓを平滑化させる。バス負荷はバス作動に依存して強く変化することがあり、電流源３．５およびカレントシンク３．６のある程度のドライバ能力を必要とさせる。このことは、信号破壊および信号変形のない同期パルスＰｓｙｎｃの所望の形状を可能にするために、電流源３．５とカレントシンク３．６とが十分に高い電流を提供または受け入れることができるということを意味している。このドライバ能力は、デジタルアナログ変換器３４，４４の適当な分解能を選定する際の重要な影響量である。
【００２７】
図５から明らかなように、同期パルスＰｓｙｎｃの形状およびエッジ勾配に対して要求が課せられる。一方では、エッジ勾配は小さすぎてはならない。というのは、センサ７の検知時間の公差が大きくなるからである。これはセンサ７の最大数量を制限し、よってデータ伝送速度を低下させる。他方、エッジ勾配は大きすぎてはならない。というのは、電磁放射が強くなりすぎるからである。同期パルスＰｓｙｎｃの挙動に大きく影響する２つの量は、バス負荷とセンサ７または複数のセンサの静電流Ｉ０とである。バスの構成とセンサの構成とが異なると、負荷と静電流Ｉ０とはかなり異なる。このようにバス負荷と静電流とがかなり異なっていても所定の限界値Ｖｕ，Ｖｏの範囲内で同期パルスＰｓｙｎｃを具現できるようにするため、バス電流ＩＢｕｓまたはバス電圧ＵＢｕｓの制御を実施する。
【００２８】
デジタル制御回路３２，４２は、静電流再調整部からの静電流Ｉ０に関する情報と、達成された同期パルス振幅Ｍａｘとに関する情報とを、同期パルスＰｓｙｎｃの制御に使用する。静電流Ｉ０の検知が必要なのは、同期パルスＰｓｙｎｃのスタート時に、電圧同期パルス発生器の電流源３．５による静電流Ｉ０の正確な受け渡しを保証するためである。同期パルス発生器と呼ばれる電圧発生器３０，３０’は、同期パルスＰｓｙｎｃを発生させ、前記少なくとも１つのデジタル制御部３２，４２と、前記少なくとも１つのデジタルアナログ変換器３４，４４と、前記電流源３．５と、前記カレントシンク３．６と、電流源３．５のための電圧供給部３．１とを含んでいる。同期パルス振幅Ｍａｘはバス電圧ＵＢｕｓの分析によって検出される。バス電圧ＵＢｕｓを分析するため、判定閾値ＵｒｅｇとタイムウィンドウΔｔｒｅｇとを定義する。少なくとも１つのデジタル制御回路３２，４２は、同期パルスＰｓｙｎｃがタイムウィンドウΔｔｒｅｇよりも前にある時点ｔｒｅｇ１で判定閾値Ｕｒｅｇにあるときに、同期パルス振幅Ｍａｘ１が高すぎると認識する。この状態は図８において第１の特性曲線Ｋ１によって表わされる。少なくとも１つのデジタル制御回路３２，４２は、同期パルスＰｓｙｎｃの周期ｔｓｙｎｃの間に同期パルスＰｓｙｎｃが判定閾値Ｕｒｅｇに到達しなければ、同期パルス振幅Ｍａｘ２が低すぎると認識する。この状態は図８において第２の特性曲線Ｋ２によって表わされる。少なくとも１つのデジタル制御回路３２，４２は、タイムウィンドウΔｔｒｅｇの範囲内にある時点ｔｒｅｇ２で同期パルスＰｓｙｎｃが判定閾値Ｕｒｅｇに到達すると、同期パルス振幅Ｍａｘが正確であると認識する。この状態は図８において第３の特性曲線Ｋ３によって表わされる。判定閾値Ｕｒｅｇはたとえばコンパレータによって監視することができる。判定閾値Ｕｒｅｇが早すぎると、すなわち監視ウィンドウΔｔｒｅｇの前で判定閾値を越えると、高すぎる同期パルスＰｓｙｎｃが発生する。判定閾値Ｕｒｅｇを越えなければ、低すぎる同期パルスＰｓｙｎｃが発生する。監視タイムウィンドウΔｔｒｅｇ内で判定閾値Ｕｒｅｇを越えたときに初めて、正確な高さをもった同期パルスＰｓｙｎｃが存在する。原理的には、同期パルス振幅の分析は同期パルスＰｓｙｎｃの任意の個所で行うことができ、たとえば上昇エッジまたは下降エッジに沿って行うことができる。しかしながら最小公差は、よって確実な制御は、パルス電圧Ｕｓｙｎｃの最大値付近で期待される。というのは、ここでは電圧の変化が最小だからである。
【００２９】
図９から明らかなように、同期パルスの継続時間ｔｓｙｎｃは一定に保持され、他方少なくとも１つのデジタルアナログ変換器３４，４４をベースにした、出力される電流パルスＩｓｙｎｃの波高Ｓｈは、振幅分析からの情報に応じてスケーリングしてよい。波高Ｓｈは、可能な最小波高とスケーリング因子との乗積から算出される。最小波高は、電流源３．５またはカレントシンク３．６の出力可能な最小電流値から生じる。スケーリング因子は、適正な高さが達成されてタイムウィンドウΔｔｒｅｇ内で判定閾値Ｕｒｅｇを越えるまで、同期パルスＰｓｙｎｃが低すぎるときに大きくされ、同期パルスＰｓｙｎｃが高すぎるときに小さくされる。
【００３０】
同期パルスＰｓｙｎｃを発生させ、次に車両内のデータバス５を介して受信装置３，３’と少なくとも１つのセンサ７との間での信号伝送を同期化するための本発明による方法の実施形態は、所定の形状と所定の時間的挙動とを備えた同期パルスＰｓｙｎｃを所定の規格限界値Ｖｏ，Ｖｕの範囲内で発生させる。少なくとも１つのセンサ７と受信装置３，３’との間での信号伝送の開始時に、同期パルスＰｓｙｎｃは受信装置３，３’から少なくとも１つのセンサ７へ伝送される。本発明によれば、同期パルスＰｓｙｎｃは実質的に正弦波振動として発生される。
【符号の説明】
【００３１】
３，３’      受信装置
３．１        第１の電圧源
３．５        電流源
３．６        カレントシンク
５            データバス
７            センサ
３０，３０’  電圧発生器
３２          第２のデジタル制御回路
３４          第２のデジタルアナログ変換器
４２          第１のデジタル制御回路
４４          第１のデジタルアナログ変換器
Ｉ０          静電流
Ｐｓｙｎｃ      同期パルス
ｔｒｅｇ１      タイムウィンドウの前にある時点
ｔｒｅｇ２      タイムウィンドウ内にある時点
ｔｓｙｎｃ      同期パルスの周期
ＵＢｕｓ        バス電圧
Ｕｒｅｇ        判定閾値
Ｖｏ，Ｖｕ      規格限界値
Δｔｒｅｇ      タイムウィンドウ
【図１】
0005980958.tif 000002
【図２】
0005980958.tif 000003
【図３】
0005980958.tif 000004
【図４】
0005980958.tif 000005
【図５】
0005980958.tif 000006
【図６】
0005980958.tif 000007
【図７】
0005980958.tif 000008
【図８】
0005980958.tif 000009
【図９】
0005980958.tif 000010