(57)【特許請求の範囲】
【請求項１】
第１グランドパターンと、
前記第１グランドパターン上に形成される第１誘電体層と、
前記第１誘電体層上に形成され、前記第１グランドパターンと絶縁される第２グランドパターンと、
前記第１誘電体層上に形成される第２誘電体層と、
前記第２誘電体層上に形成され、前記第２グランドパターンに電気的に接続される第３グランドパターンと、
を備え、
前記第２グランドパターンは、フレームグランドに電気的に接続するための接続部を有し、
前記第１グランドパターンは、前記接続部を有さず、前記第１誘電体層の略全面に渡って形成され、
前記第１グランドパターン及び前記第３グランドパターンは、相互に対向して平行平板を形成する、
配線板。
【請求項２】
前記第２グランドパターン上に形成される第３誘電体層と、
前記第３誘電体層上に形成され、前記第１グランドパターンに電気的に接続される第４グランドパターンと、
を備え、
前記第２グランドパターン及び前記第４グランドパターンは、相互に対向して平行平板を形成する、
請求項１に記載の配線板。
【請求項３】
前記接続部は、
フレームグランドに電気的に接続するための部材を着脱可能である、
請求項１又は２に記載の配線板。
【請求項４】
前記第１グランドパターンに電気的に接続され、露出されている第１パッドと、
前記第２グランドパターンに電気的に接続され、露出されている第２パッドと、
を備える請求項１から３のいずれか１項に記載の配線板。
【請求項５】
請求項１から４のいずれか１項に記載の配線板と、
前記配線板に実装され、前記第１グランドパターン及び前記第２グランドパターンに電気的に接続されるコンデンサと、
を有する電子ユニット。
【請求項６】
第１誘電体層の第１面上に、該第１面の略全面に渡って第１グランドパターンを形成する工程と、
前記第１誘電体層の前記第１面とは反対側の第２面上に、前記第１グランドパターンと絶縁される第２グランドパターンを形成する工程と、
前記第１誘電体層の前記第２面上に第２誘電体層を形成する工程と、
前記第２誘電体層上に、前記第２グランドパターンに電気的に接続される第３グランドパターンを形成する工程と、
を含み、
前記第２グランドパターンは、フレームグランドに電気的に接続するための接続部を有し、
前記第１グランドパターンは、前記接続部を有さず、
前記第１グランドパターン及び前記第３グランドパターンは、相互に対向して平行平板を形成する、
配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板、電子ユニット及び配線板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の低電圧化や高周波化が進展するとともに、電子機器のＥＭＣ（Electro-Magnetic Compatibility）性能を向上させる技術が注目されている（例えば、特許文献１、２を参照）。
【０００３】
電子機器のＥＭＣ性能は、例えば、配線板のグランドの設計に左右される。配線板のグランドは、信号グランドとフレームグランドに大別することができる。通常、信号グランドは、フレームグランドに短絡され、フレームグランドは、大地に接地（アース）される。これにより、信号線から信号グランドへ流入した高周波電流は、アースへ流れて、配線板の外部に影響を与えることがない。
【０００４】
しかし、信号グランドがフレームグランドに短絡される場合には、アースから信号グランドに、直流電流・低周波電流がノイズとして侵入してしまう。そこで、信号グランドとフレームグランドとを、コンデンサを介して接続する手法が知られている（例えば特許文献３、４を参照）。
【０００５】
コンデンサのインピーダンスは、基本的に、低周波領域において高く、高周波領域において低い。このため、上記手法では、フレームグランドから流入する直流電流・低周波電流を遮断しつつ、高周波電流をフレームグランドへ通過させることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−２４０５９５号公報
【特許文献２】特開平９−１６２５９４号公報
【特許文献３】特開２００５−２４９６７３号公報
【特許文献４】特開２０１１−１５１５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、コンデンサのインピーダンスは、寄生インダクタンスに依存する特定の周波数で最小となり、この特定の周波数よりも高い高周波領域では大きい値を示す。したがって、配線板に実装される電子部品の動作周波数帯域が比較的高い場合に、本来はフレームグランドへ流入する高周波電流は、コンデンサを通過することが困難となる。その結果、配線板自体がノイズの発生源となるおそれがあった。
【０００８】
また、上記手法では、グランドを流れる電流がコンデンサに集中するため、コンデンサの近傍において電流密度が高くなる。これにより、グランド内に高い電位差が生じる結果、配線板がノイズの発生源となるおそれがあった。
【０００９】
本発明は、上記の事情に鑑みてなされたもので、相互に異なるグランドの間に静電容量を確保しつつ、配線板がノイズの発生源とならないようにすることを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の配線板は、
第１グランドパターンと、
前記第１グランドパターン上に形成される第１誘電体層と、
前記第１誘電体層上に形成され、前記第１グランドパターンと絶縁される第２グランドパターンと、
前記第１誘電体層上に形成される第２誘電体層と、
前記第２誘電体層上に形成され、前記第２グランドパターンに電気的に接続される第３グランドパターンと、
を備え、
前記第２グランドパターンは、フレームグランドに電気的に接続するための接続部を有し、
前記第１グランドパターンは、前記接続部を有さず、前記第１誘電体層の略全面に渡って形成され、
前記第１グランドパターン及び前記第３グランドパターンは、相互に対向して平行平板を形成する。
【発明の効果】
【００１１】
本発明によれば、第１グランドパターン及び第２グランドパターン自体がコンデンサを形成する。これにより、相互に異なるグランドの間に静電容量を確保することができる。また、形成されたコンデンサに流れる電流の経路が短くなるため、高周波領域におけるインピーダンスが低くなる。また、グランドパターン上を電流がより均一に流れるため、電流密度が低くなる。これにより、配線板がノイズの発生源にならないようにすることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る配線板の断面図である。
【図２】配線板の変形例を示す図である。
【図３】パターンコンデンサの静電容量を示す図である。
【図４】誘電体層を用意する工程を説明するための図である。
【図５】誘電体層の両面にパターンを形成する工程を説明するための図である。
【図６】プリプレグを接着する工程を説明するための図である。
【図７】接着されたプリプレグを硬化させる工程を説明するための図である。
【図８】レーザ光を照射する工程を説明するための図である。
【図９】誘電体層の上面に信号層を形成する工程を説明するための図である。
【図１０】パターンコンデンサが有するインピーダンスの周波数特性を示す図である。
【図１１】第２の実施形態に係る配線板の断面図である。
【図１２】誘電体層にスルーホールを形成する工程を説明するための図である。
【図１３】誘電体層の両面に導体層を形成する工程を説明するための図である。
【図１４】第３の実施形態に係る配線板の断面図である。
【図１５】第４の実施形態に係る電子ユニットの断面図である。
【図１６】第５の実施形態に係る配線板の断面図である。
【図１７】第５の実施形態に係る配線板の下面を示す平面図である。
【図１８】第６の実施形態に係る配線板の断面図である。
【図１９】第６の実施形態に係る配線板の下面を示す平面図である。
【図２０】取り付け金具が取り付けられた状態を示す平面図である。
【図２１】第７の実施形態に係る配線板の断面図である。
【図２２】他の実施形態に係る配線板の断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００１４】
（第１の実施形態）
本実施形態に係る配線板１０は、図１に示されるように、誘電体層２０、２１、２２、ＦＧパターン３０、ＳＧパターン４０、及び信号層５０を有している。
【００１５】
誘電体層２０、２１、２２は、絶縁体から形成され、例えば、ＦＲ（Flame Retardant）グレードが４のガラス基材エポキシ樹脂（ＦＲ−４）から形成される。誘電体層２１は、誘電体層２０及びＦＧパターン３０の下面（−Ｚ側の面）を覆うように形成される。また、誘電体層２２は、誘電体層２０及びＳＧパターン４０の上面（＋Ｚ側の面）を覆うように形成される。
【００１６】
ＦＧパターン３０は、例えば銅からなるグランドパターンである。また、ＦＧパターン３０は、誘電体層２０の下面に形成されるプレーンパターンである。ＦＧパターン３０の形状は、ノイズ電流の経路を考慮して設計される。例えば、ＦＧパターン３０は、誘電体層２０の下面のほぼ全面に渡る形状を有する。ＦＧパターン３０は、フレームグランド（ＦＧ）に接続するための複数の接続部３１を有している。
【００１７】
接続部３１は、例えばＦＧパターン３０が有するランドである。接続部３１それぞれは、誘電体層２１に形成されたビア導体３２ａによって、接続部３２と電気的に接続される。
【００１８】
接続部３２は、例えば誘電体層２１の下面に形成されるパッドである。接続部３２は、配線板１０が電子機器等に実装される際に、電子機器の筐体等を介して大地に接地される。これにより、ＦＧパターン３０は、配線板１０の電子回路のフレームグランドとして用いられる。
【００１９】
なお、本実施形態に係るＦＧパターン３０は、配線板１０の内層に形成されるが、これには限られない。例えば、ＦＧパターン３０は、図２に示されるように、配線板１０の表層に形成されてもよい。この場合、ＦＧパターン３０は、フレームグランドに接続するための接続部３２を有する。
【００２０】
ＳＧパターン４０は、例えば銅からなるグランドパターンである。また、ＳＧパターン４０は、誘電体層２０の上面のほぼ全面に渡って形成されるプレーンパターンである。ＳＧパターン４０は、配線板１０の電子回路の信号グランド（ＳＧ）として用いられる。
【００２１】
ＦＧパターン３０及びＳＧパターン４０は、誘電体層２０によって絶縁されている。また、ＦＧパターン３０及びＳＧパターン４０は、相互に対向して平行平板を形成する。すなわち、ＦＧパターン３０及びＳＧパターン４０は、コンデンサを構成する。以下では、グランドパターンにより構成されるコンデンサを、パターンコンデンサという。
【００２２】
一般的に、コンデンサの容量Ｃ、誘電体の誘電率ε、平行平板の面積Ｓ、及び平行平板間の距離ｄは、式Ｃ＝ε・Ｓ／ｄで表される関係にある。図３には、配線板１０の仕様を変更したときにおける、ＦＧパターン３０及びＳＧパターン４０から構成されるパターンコンデンサの静電容量Ｃが示されている。なお、図３に示される値は、ＦＲ−４から形成される誘電体層を用いた場合の値である。
【００２３】
信号層５０は、パッド５１、信号パターン及び電源パターンを有している。パッド５１は、誘電体層２２に形成されたビア導体５０ａによって、ＳＧパターン４０と電気的に接続されている。信号パターン及び電源パターンは、銅からなる導体パターンである。電源パターンは、配線板１０の電子回路の電源として用いられる。
【００２４】
続いて、本実施形態に係る配線板１０の製造方法を、図４〜９を用いて説明する。
【００２５】
まず、図４に示されるように、誘電体層２０を用意する。この誘電体層２０は、例えば両面銅張積層板（コア基板）である。
【００２６】
次に、図５に示されるように、例えばサブトラクティブ法により、接続部３１を含むＦＧパターン３０を、誘電体層２０の下面に形成する。また、サブトラクティブ法により、誘電体層２０の上面にＳＧパターン４０を形成する。
【００２７】
次に、図６に示されるように、プレスにより、誘電体層２０及びＦＧパターン３０の下面に誘電体層２１（プリプレグ）を接着する。また、誘電体層２１の下面に銅箔６１を接着する。また、誘電体層２０及びＳＧパターン４０の上面に誘電体層２２（プリプレグ）を接着し、誘電体層２２上に銅箔６２を接着する。
【００２８】
次に、加熱により誘電体層２１、２２を硬化させる。これにより、図７に示されるように、誘電体層２０及びＦＧパターン３０の下面に、誘電体層２１及び銅箔６１が形成される。また、誘電体層２０及びＳＧパターン４０の上面に、誘電体層２２及び銅箔６２が形成される。
【００２９】
次に、図８に示されるように、銅箔６２の表面に黒化処理を施して、レーザ光を照射する。これにより、誘電体層２２及び銅箔６２を貫通するビアホールＨ１を形成する。
【００３０】
次に、例えばパラジウムを含む触媒を、銅箔６２の表面と、ビアホールＨ１の内壁面に塗布した後、無電解めっき処理を施す。これにより、図９に示されるように、誘電体層２２の上面に信号層５０が形成される。また、信号層５０とＳＧパターン４０とを電気的に接続するビア導体５０ａが形成される。
【００３１】
次に、信号層５０にエッチング処理を施してパターニングする。これにより、パッド５１、信号パターン及び電源パターンが形成される。
【００３２】
そして、信号層５０及びビア導体５０ａの形成と同様に、誘電体層２０の下面側に、接続部３２及びビア導体３２ａを形成する。これにより、図１に示される配線板１０が形成される。
【００３３】
以上説明したように、ＦＧパターン３０及びＳＧパターン４０は、相互に対向するように形成される。これにより、ＦＧパターン３０及びＳＧパターン４０自体がコンデンサ（パターンコンデンサ）を形成する。したがって、配線板１０の電子回路のフレームグランド−信号グランド間に静電容量が確保される。
【００３４】
また、パターンコンデンサに流れる電流の経路は、例えばチップコンデンサ等の電子部品を介して、グランドパターン同士を接続する場合よりも短くなる。そのため、パターンコンデンサの等価直列抵抗及び等価直列インダクタンスは小さくなり、寄生インダクタンスを低減することができる。
【００３５】
また、寄生インダクタンスが低減するため、パターンコンデンサのインピーダンスは、例えば図１０に示されるように、高周波領域においてチップコンデンサ等のインピーダンスよりも低い値を示す。なお、図１０中の線Ｌ１は、本実施形態に係るパターンコンデンサのインピーダンスを示し、線Ｌ２は、チップコンデンサ等のインピーダンスを示している。
【００３６】
高周波領域におけるインピーダンスが低くなると、ＳＧパターン４０からＦＧパターン３０へ還流される電流の周波数帯域が広くなる。これにより、配線板１０がノイズの発生源とならないようにすることができる。ひいては、配線板１０のＥＭＣ性能を向上することができる。
【００３７】
また、チップコンデンサ等がグランドパターンに接続される場合に、グランドパターンを流れる電流の電流密度は、チップコンデンサ等の近傍において高くなる。そして、電流密度の高い部分は、電磁波の発生源となってしまうことがある。
【００３８】
しかし、本実施形態に係るＦＧパターン３０及びＳＧパターン４０は、チップコンデンサ等に接続されない。また、ＦＧパターン３０は複数のビア導体３２ａを介してフレームグランドに接続され、ＳＧパターン４０は複数のビア導体５０ａを介して信号層５０に接続される。
【００３９】
このため、グランドパターンに流れる電流の電流密度はより均一化され、電流密度の上昇が抑えられる。これにより、配線板１０は、チップコンデンサ等が実装される場合よりも、電磁波等のノイズの発生を抑えて、ＥＭＣ性能を向上することができる。
【００４０】
また、配線板１０は、チップコンデンサ等の立体部品を必要としないため、小型化が可能であり、安価に構成することができる。
【００４１】
（第２の実施形態）
続いて、第２の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００４２】
本実施形態に係る配線板１２は、図１１に示されるように、誘電体層２０の上面にＦＧパターン３３を有している。
【００４３】
本実施形態では、誘電体層２０の下面にＳＧパターン４０が形成される。また、誘電体層２１は、誘電体層２０及びＳＧパターン４０の下面を覆うように形成される。また、ＦＧパターン３０は、誘電体層２１の下面に形成される。このＦＧパターン３０は、フレームグランドに接続するための接続部３２を含むグランドパターンである。
【００４４】
誘電体層２０の上面には、ＦＧパターン３３が形成される。このＦＧパターン３３は、例えば銅からなるグランドパターンであって、誘電体層２０の上面のほぼ全面に渡って形成されるプレーンパターンである。また、ＦＧパターン３３は、誘電体層２０及び誘電体層２１に形成されたビア導体３３ａによって、ＦＧパターン３０と電気的に接続されている。
【００４５】
ＦＧパターン３３及びＳＧパターン４０は、相互に対向して平行平板（パターンコンデンサ）を形成する。
【００４６】
信号層５０が有するパッド５１は、誘電体層２０、２２に形成されたビア導体５０ｂによって、ＳＧパターン４０と電気的に接続されている。
【００４７】
続いて、本実施形態に係る配線板１２の製造方法を、図１２、１３を用いて説明する。
【００４８】
まず、誘電体層２０を用意する。次に、図１２に示されるように、誘電体層２０の両面からレーザ光を照射することにより、孔Ｈ２、Ｈ３を形成する。孔Ｈ２、Ｈ３は、誘電体層２０を貫通するスルーホールである。
【００４９】
次に、例えばパラジウムを含む触媒を、誘電体層２０の両面と、孔Ｈ２、Ｈ３の内壁面に塗布した後、無電解めっき処理を施す。これにより、図１３に示されるように、誘電体層２０の下面に導体層７０が形成され、誘電体層２０の上面に導体層７１が形成される。また、導体層７０と導体層７１とを電気的に接続するスルーホール導体７０ａ、７０ｂが形成される。
【００５０】
次に、エッチング処理により、導体層７０にＳＧパターン４０を形成し、導体層７１にＦＧパターン３３を形成する。その後、第１の実施形態に係る配線板１０の製造方法と同様の手順により、誘電体層２１をＳＧパターン４０の下面に接着した後に硬化させる。また、誘電体層２２をＦＧパターン３３の上面に接着した後に硬化させる。そして、ＦＧパターン３０、ビア導体３３ａ、信号層５０、及びビア導体５０ｂを形成する。
【００５１】
以上説明したように、本実施形態に係る配線板１２は、ＦＧパターン３０及びＳＧパターン４０から構成されるパターンコンデンサに加えて、ＦＧパターン３３及びＳＧパターン４０から構成されるパターンコンデンサを有している。これにより、フレームグランド−信号グランド間の静電容量を、第１の実施形態に係るパターンコンデンサの静電容量よりも大きくすることができる。
【００５２】
また、配線板１２は、パターンコンデンサのインピーダンスが低い周波数帯域を拡大することができる。これにより、ＥＭＣ性能を向上することができる
【００５３】
（第３の実施形態）
続いて、第３の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００５４】
本実施形態に係る配線板１３は、図１４に示されるように、誘電体層２１の下面にＦＧパターン３４を有している。このＦＧパターン３４は、銅からなるグランドパターンである。また、ＦＧパターン３４は、ビア導体３４ａによりＦＧパターン３０と電気的に接続される。
【００５５】
ＦＧパターン３４及びＳＧパターン４０は、相互に対向して平行平板を形成する。この平行平板間の距離は、ＦＧパターン３０及びＳＧパターン４０の間の距離と異なっている。
【００５６】
また、本実施形態に係るＦＧパターン３０は、第１の実施形態に係るＦＧパターン３０よりも面積が小さい。これにより、ＦＧパターン３４のうちビア導体３４ａの近傍以外の部分とＳＧパターン４０との間には、絶縁体のみからなる誘電体層が形成される。
【００５７】
以上説明したように、本実施形態に係る配線板１３は、ＦＧパターン３０及びＳＧパターン４０により構成されるパターンコンデンサと、ＦＧパターン３４及びＳＧパターン４０により構成されるパターンコンデンサと、を有している。このパターンコンデンサそれぞれは、厚さが互いに異なる誘電体層を有している。これにより、ＦＧパターン３０、３４の面積を変更することで、フレームグランド−信号グランド間の静電容量を任意の値に設計することができる。
【００５８】
また、静電容量を変更することで、所望の周波数帯域におけるインピーダンスを低減することができる。したがって、所望の諸元のＥＭＣ性能を有する配線板１３を設計することができる。
【００５９】
（第４の実施形態）
続いて、第４の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００６０】
本実施形態に係る電子ユニット１４は、図１５に示されるように、配線板１４１と、この配線板１４１の下面に実装されたチップコンデンサ８０とを有している。
【００６１】
配線板１４１は、誘電体層２１の下面にパッド３５及びパッド４１を有している。パッド３５は、誘電体層２１に形成されたビア導体３５ａによって、ＦＧパターン３０と電気的に接続されている。また、パッド４１は、誘電体層２０、２１に形成されたビア導体４１ａによって、ＳＧパターン４０と電気的に接続されている。
【００６２】
チップコンデンサ８０は、例えば積層セラミックコンデンサである。チップコンデンサ８０の一方の端子８０ａは、はんだ８１によってパッド３５と電気的に接続されている。また、チップコンデンサ８０の他方の端子８０ｂは、はんだ８２によってパッド４１と電気的に接続されている。
【００６３】
以上説明したように、本実施形態に係る電子ユニット１４は、フレームグランド及び信号グランドに電気的に接続されるチップコンデンサ８０を有している。このチップコンデンサ８０は、ＦＧパターン３０及びＳＧパターン４０から構成されるパターンコンデンサと並列に接続されている。
【００６４】
これにより、適当な特性のチップコンデンサ８０を用いることで、電子ユニット１４のフレームグランド−信号グランド間に、所望のインピーダンスを設計することができる。例えば、低周波用コンデンサをチップコンデンサ８０として用いることで、フレームグランド−信号グランド間のインピーダンスを、低周波領域から高周波領域に渡って低いものとすることができる。ひいては、電子ユニット１４のＥＭＣ性能を向上することができる。
【００６５】
（第５の実施形態）
続いて、第５の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００６６】
本実施形態に係る配線板１５は、図１６に示されるように、誘電体層２１の下面に形成される導体層７２を有している。この導体層７２には、ＦＧパターン３６、３７及びＳＧパターン４２が形成される。ＦＧパターン３６、３７、及びＳＧパターン４２は、いずれも銅からなるグランドパターンである。
【００６７】
ＳＧパターン４２は、誘電体層２０、２１に形成されたビア導体４２ａによって、ＳＧパターン４０と電気的に接続されている。ＳＧパターン４２及びＦＧパターン３０は、相互に対向して平行平板（パターンコンデンサ）を形成してもよい。
【００６８】
ＦＧパターン３６は、誘電体層２１に形成されたビア導体３６ａによって、ＦＧパターン３０と電気的に接続されている。また、ＦＧパターン３６は、図１７に示されるように、コネクタ部品を実装するための接続部３２を有している。接続部３２に実装されるコネクタ部品は、配線板１５が電子機器等に実装された際に、フレームグランドと電気的に接続される。
【００６９】
ＦＧパターン３７は、図１６に示されるように、誘電体層２１に形成されたビア導体３７ａによって、ＦＧパターン３０と電気的に接続されている。また、ＦＧパターン３７とＳＧパターン４２との間は、図１７に示されるように、所定の幅を有するスリットＳ１が形成される。スリットＳ１は、ＦＧパターン３７とＳＧパターン４２の間の間隙を形成する。
【００７０】
また、配線板１５が電子機器等に実装された際に、ＦＧパターン３６、３７は、電子機器等の筐体９０と接触して、この筐体９０と電気的に接続される。これにより、ＦＧパターン３６、３７は、大地に接地される。
【００７１】
また、配線板１５が電子機器等に実装された際には、外来ノイズが、接続部３２からＦＧパターン３６に侵入して、筐体９０へ流入する。この外来ノイズが静電気放電によるものである場合には、間接放電（電磁界放射）により、ＳＧパターン４２にもノイズが発生する。
【００７２】
以上説明したように、本実施形態に係るＦＧパターン３７は、ＳＧパターン４２から絶縁されている。また、ＦＧパターン３７及びＳＧパターン４２は、スリットＳ１を介して対向する。これにより、ＦＧパターン３７及びＳＧパターン４２は、導体層７２内でパターンコンデンサを形成する。
【００７３】
外来ノイズによりＳＧパターン４２に生じたノイズは、このパターンコンデンサを経由して、ＦＧパターン３７へ流入する。これにより、配線板１５は、ＳＧパターン４２に生じたノイズをフレームグランドへ還流することができる。
【００７４】
なお、ＦＧパターン３６及びＳＧパターン４２は、スリット（間隙）を挟んで互いに対向し、導体層７２内でパターンコンデンサを形成してもよい。
【００７５】
（第６の実施形態）
続いて、第６の実施形態について、上述の第５の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００７６】
本実施形態に係る配線板１６は、図１８に示されるように、第５の実施形態に係るＦＧパターン３７に代えて、導体パターン６３を有している。配線板１６が電子機器等に実装された際に、導体パターン６３は、図１９に示されるように、筐体９０に接触せずに、フレームグランドから絶縁される。
【００７７】
導体パターン６３は、接続部６４を有している。本実施形態に係る接続部６４は、孔Ｈ４の周囲に形成されたランドである。
【００７８】
孔Ｈ４は、図１８に示されるように、誘電体層２０、２１、２２、及び導体パターン６３を貫通するスルーホールである。孔Ｈ４は、例えばドリルによって形成される。
【００７９】
また、図１９に示されるように、孔Ｈ５が筐体９０に形成されている。
【００８０】
接続部６４には、図２０に示されるように、ネジ９１、９２を用いて部材９３を取り付けたり、取り外したりすることができる。部材９３は、例えば、ネジ９１、９２によって配線板１６及び筐体９０に固定される取り付け金具である。
【００８１】
部材９３が固定された場合、導体パターン６３は、この部材９３を介して筐体９０と電気的に接続され、フレームグランドとして用いられる。
【００８２】
以上説明したように、着脱可能な部材９３が取り付けられた場合に、導体パターン６３はグランドパターンとなる。この場合、ＳＧパターン４２に生じたノイズは、導体パターン６３及び部材９３を介してフレームグランドへ還流する。一方、部材９３が取り付けられていない場合に、導体パターン６３は、筐体９０と絶縁される。このため、ＳＧパターン４２に生じたノイズは、フレームグランドへ還流しない。
【００８３】
これにより、ＳＧパターン４２に生じたノイズを、導体パターン６３を介してフレームグランドへ還流させるか否かを、配線板１６の使用者等が選択することができる。例えば、導体パターン６３をフレームグランドとして用いる場合の効果を、使用者が試験することができる。
【００８４】
（第７の実施形態）
続いて、第７の実施形態について、上述の第１の実施形態との相違点を中心に説明する。なお、上記実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。
【００８５】
本実施形態に係る配線板１７は、図２１に示されるように、誘電体層２１の下面に接続部４３を有している。接続部４３は、誘電体層２１に形成されたビア導体４３ａによって、ＳＧパターン４０と電気的に接続されるパッドである。また、この接続部４３は、露出されている。
【００８６】
また、本実施形態に係るＦＧパターン３０は、誘電体層２１の下面に形成されている。このＦＧパターン３０は、露出されている接続部３２を有している。
【００８７】
以上説明したように、配線板１７の表層に、ＦＧパターン３０に電気的に接続される接続部３２と、ＳＧパターンに電気的に接続される接続部４３とが形成される。これにより、ＦＧパターン３０及びＳＧパターン４０から構成されるパターンコンデンサの静電容量やインピーダンス等を、配線板１７の使用者等が容易に測定することができる。
【００８８】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。
【００８９】
例えば、図２２に示される配線板１８のように、導体層７３に混在するＦＧパターン３０及びＳＧパターン４４それぞれが、導体層７４に混在するＳＧパターン４０及びＦＧパターン３８それぞれと対向してパターンコンデンサを形成してもよい。
【００９０】
例えば、第２の実施形態では、ＦＧパターン３０とＦＧパターン３３との間に、ＳＧパターン４０が配置された。これには限られず、２個のＳＧパターンの間にＦＧパターンが配置されていてもよい。
【００９１】
例えば、第４の実施形態では、チップコンデンサ８０が配線板１４１の表層に実装された。これには限られず、例えば、基板に内蔵されるチップコンデンサの端子が、フレームグランド及び信号グランドに電気的に接続されていてもよい。
【００９２】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【産業上の利用可能性】
【００９３】
本発明の配線板、電子ユニット及び配線板の製造方法は、優れたＥＭＣ性能を有する電子機器等に適している。
【符号の説明】
【００９４】
１０、１２、１３、１４１、１５、１６、１７、１８  配線板
１４    電子ユニット
２０、２１、２２  誘電体層
３０、３３、３４、３６、３７、３８  ＦＧパターン
３１、３２、４３  接続部
３５、４１、５１  パッド
３２ａ、３３ａ、３４ａ、３５ａ、３６ａ、３７ａ、４１ａ、４２ａ、４３ａ、５０ａ、５０ｂ  ビア導体
４０、４２、４４  ＳＧパターン
５０    信号層
６１、６２  銅箔
６３    導体パターン
６４    接続部
７０、７１、７２、７３、７４  導体層
７０ａ、７０ｂ  スルーホール導体
８０    チップコンデンサ
８０ａ、８０ｂ  端子
８１、８２  はんだ
９０    筐体
９１、９２  ネジ
９３  部材
Ｃ    容量
ｄ    距離
ε    誘電率
Ｈ１  ビアホール
Ｈ２、Ｈ３、Ｈ４、Ｈ５  孔
Ｌ１、Ｌ２  線
Ｓ    面積
Ｓ１  スリット
【図１】
0006016376.tif 000002
【図２】
0006016376.tif 000003
【図３】
0006016376.tif 000004
【図４】
0006016376.tif 000005
【図５】
0006016376.tif 000006
【図６】
0006016376.tif 000007
【図７】
0006016376.tif 000008
【図８】
0006016376.tif 000009
【図９】
0006016376.tif 000010
【図１０】
0006016376.tif 000011
【図１１】
0006016376.tif 000012
【図１２】
0006016376.tif 000013
【図１３】
0006016376.tif 000014
【図１４】
0006016376.tif 000015
【図１５】
0006016376.tif 000016
【図１６】
0006016376.tif 000017
【図１７】
0006016376.tif 000018
【図１８】
0006016376.tif 000019
【図１９】
0006016376.tif 000020
【図２０】
0006016376.tif 000021
【図２１】
0006016376.tif 000022
【図２２】
0006016376.tif 000023