(57)【特許請求の範囲】
【請求項１】
基板上に絶縁体膜を形成し、前記絶縁体膜上に密着層を積層し、前記密着層上に下部電極を形成することにより、前記基板と、前記基板上に形成された前記絶縁体膜と、前記絶縁体膜上に前記密着層を介して形成された前記下部電極を有する支持体を得る工程と、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がＢａ：Ｓｒ：Ｔｉ＝１−ｘ：ｘ：ｙとなるように有機溶媒中に溶解してなるＢａ1-xＳｒxＴｉyＯ3薄膜形成用組成物を前記下部電極上に塗布して乾燥し、塗膜を形成する工程と、前記塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、前記誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、
前記支持体は、前記下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、
前記下部電極の残留応力が−２０００〜−１００ＭＰａであり、
前記下部電極の厚さが５０〜６００ｎｍであり、
前記下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、前記組成物を前記下部電極上に塗布し、
前記乾燥は室温〜５００℃の範囲内の所定の温度で行い、
前記焼成は前記乾燥温度よりも高い５００〜８００℃の範囲内の所定の温度で行い、
前記塗布から焼成までの工程は前記塗布から焼成までの工程を１回又は２回以上行うか或いは前記塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、
初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍにすることを特徴とする薄膜キャパシタの製造方法。
【請求項２】
下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とする請求項１記載の薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する方法に関する。更に詳しくは、薄膜キャパシタの製造工程において発生するヒロック（hillock）を抑制し、これに起因するリーク電流密度の上昇及び絶縁耐圧の低下を防止することにより、これらの諸特性に優れた薄膜キャパシタを製造する方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＲＦ回路等の電子デバイスには、コンデンサとしての役割を担うキャパシタを備えるが、近年のデバイスの小型化や高集積化への要望に伴い、キャパシタのデバイス内に占め得る面積も一層狭くなりつつある。キャパシタは、上部電極及び下部電極とこの両電極間に誘電体層が挟持された基本構造を有し、キャパシタが持つ静電容量は、誘電体層の比誘電率と電極の表面積に比例し、一方、両電極間距離、即ち誘電体層等の厚さに反比例する。誘電体層の厚さを制限するには限界があるため、限られた占有面積において高い静電容量を確保するためには、誘電体層に比誘電率がより高い誘電体材料を用いることが必要とされる。
【０００３】
このため、従来のＳｉＯ2、Ｓｉ3Ｎ4等を用いた低誘電率の材料に代わり、チタン酸ストロンチウム（ＳｒＴｉＯ3）、チタン酸バリウムストロンチウム（以下、「ＢＳＴ」という）、チタン酸ジルコン酸鉛（以下、「ＰＺＴ」という）等のペロブスカイト型酸化物から形成される誘電体薄膜が注目されている。また、誘電体薄膜を形成する方法としては、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的気相成長法、ＣＶＤ（Chemical Vapor Deposition）法等の化学的気相成長法の他に、ゾルゲル法等の化学溶液法が用いられる（例えば、特許文献１参照。）。特にゾルゲル法は、ＣＶＤ法やスパッタリング法等に比べ、真空プロセスを必要としないため、製造コストも低く、広い面積の基板上に形成することも容易であるという利点がある。しかも、誘電体薄膜の形成に用いる組成物中の組成を変えることによって、膜中の組成を理論的比率にすることが容易で、かつ極めて薄い誘電体薄膜が得られるため、大容量の薄膜キャパシタを形成する方法として期待されている。
【０００４】
その一方で、このような薄膜キャパシタの分野では、製造工程における高温焼成が原因と考えられるリーク電流特性、絶縁耐圧特性の低下等の問題が未だ課題として残っている。例えば、薄膜キャパシタは、次に示すような一般的な製造工程により製造される。先ず、図１に示すように、ＳｉＯ2膜等の絶縁体膜１２を有する基板１１上に密着層１３を形成する。次に、この密着層１３上にＰｔ等の貴金属を原料とした下部電極１４を形成する。次いで、形成した下部電極１４上に薄膜形成用の組成物を塗布して乾燥し、塗膜を形成した後、この塗膜を有する基板１１を焼成して結晶化することにより、誘電体薄膜１６を形成する。そして、形成された誘電体薄膜１６上に上部電極１７を形成する。
【０００５】
上記製造工程において、特に、誘電体薄膜の成膜プロセスにおける結晶化のための焼成温度は、８００℃を超える温度にも達する。このため、高温焼成による膜の急激な収縮や下部電極の劣化により、誘電体薄膜に微細な亀裂や気泡が発生し、リーク電流特性、絶縁耐圧特性の低下を招く。このような高温焼成に起因する不具合を解消するため、従来よりも低い焼成温度により誘電体薄膜を成膜する技術が開示されている（例えば、特許文献２及び特許文献３参照。）。これらの技術では、薄膜形成用組成物中に、Ｂａ、Ｓｒ、Ｔｉ等の主成分以外に所定の割合でＳｉ成分を添加することによって、４５０〜８００℃程度の低温焼成による成膜を実現している。
【０００６】
また、このような高温による熱処理を行うと、誘電体薄膜と下部電極との界面（下部電極側）にヒロックと呼ばれる下部電極の厚さと同程度の半球状の突起が発生するという不具合が生じる。このヒロックも上記誘電体薄膜に生じる亀裂や気泡と同様に、リーク電流特性、絶縁耐圧特性を低下させる原因となる。ヒロックが発生すると、その発生箇所における誘電体薄膜の膜厚が他の部分に比べて極端に薄くなり、誘電体薄膜の膜厚が不均一になる。その結果、キャパシタを形成した際に上部電極及び下部電極間のリーク電流も大きくなり、絶縁耐圧も低下する。
【０００７】
ところで、薄膜キャパシタの製造工程では、上記塗膜の結晶化のための焼成以外にも、密着層と下部電極の密着性を向上させるため、密着層を形成する際、或いは下部電極を形成した後、薄膜形成用の組成物を塗布する前に所定温度によるアニール処理が行われる（例えば、特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６０−２３６４０４号公報（６ページの右上欄１０行目〜左下欄３行目）
【特許文献２】特許３１４６９６１号公報（請求項１、請求項３及び段落［００１５］）
【特許文献３】特許３１２９１７５号公報（請求項１、請求項２及び段落［００１７］）
【特許文献４】特開２００８−２２７１１５号公報（段落［００２４］、段落［００２７］）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記従来の特許文献２，３に示された技術は、薄膜キャパシタを製造する際に用いられる材料を改善することに依拠する。即ち、材料の改善によって、従来よりも低い焼成温度での誘電体薄膜の形成を可能とし、従来の高温焼成によって生じていた亀裂や気泡に起因するリーク電流特性、絶縁耐圧特性の低下を抑えるというものである。
【００１０】
また、ヒロックについても、誘電体薄膜の成膜プロセスにおける焼成温度が高いほど発生し易いという事実が明らかになっているため、低温焼成による誘電体薄膜の形成が可能であればヒロックの抑制効果もある程度期待できると考えられる。一方、本発明者らは、ヒロックを発生させる要因が、必ずしも、この誘電体薄膜の成膜プロセスのみに存在するのではなく、上述した下部電極形成後のアニール処理等、他のプロセスにおいてもその要因が存在する可能性があるという観点に基づき本発明に至った。
【００１１】
本発明の目的は、誘電体薄膜の成膜プロセス以外にも存在するヒロックの発生要因を解明し、その際の条件を制御することでヒロックを抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造する方法を提供することにある。
【００１２】
本発明の別の目的は、ヒロックの発生が少なく、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタ及び該薄膜キャパシタを備えた電子デバイスを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の観点は、基板上に絶縁体膜を形成し、絶縁体膜上に密着層を積層し、密着層上に下部電極を形成することにより、基板と、基板上に形成された絶縁体膜と、絶縁体膜上に密着層を介して形成された下部電極を有する支持体を得る工程と、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がＢａ：Ｓｒ：Ｔｉ＝１−ｘ：ｘ：ｙとなるように有機溶媒中に溶解してなるＢａ1-xＳｒxＴｉyＯ3薄膜形成用組成物を下部電極上に塗布して乾燥し、塗膜を形成する工程と、塗膜が形成された基板を焼成することにより誘電体薄膜を形成する工程と、誘電体薄膜上に上部電極を形成する工程とを含む薄膜キャパシタの製造方法において、支持体は、下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、下部電極の残留応力が−２０００〜−１００ＭＰａであり、下部電極の厚さが５０〜６００ｎｍであり、下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、組成物を下部電極上に塗布し、乾燥は室温〜５００℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い５００〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍにすることを特徴とする。
【００１４】
本発明の第２の観点は、第１の観点に基づく発明であって、更に下部電極の厚さと初回の焼成後に形成される誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とすることを特徴とする。
【発明の効果】
【００１７】
本発明の第１の観点の製造方法では、支持体は、下部電極中の平均結晶粒径が１００ｎｍ以下であり、かつ（１１１）面、（００１）面又は（１１０）面に優先配向し、下部電極の残留応力が−２０００〜−１００ＭＰａであり、下部電極の厚さが５０〜６００ｎｍであり、下部電極を形成した後に３００℃よりも高い温度のアニール処理を行わずに、組成物を下部電極上に塗布し、乾燥は室温〜５００℃の範囲内の所定の温度で行い、焼成は乾燥温度よりも高い５００〜８００℃の範囲内の所定の温度で行い、塗布から焼成までの工程は塗布から焼成までの工程を１回又は２回以上行うか或いは塗布から乾燥までの工程を２回以上行った後、焼成を１回行い、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍにする。これにより、ヒロックの発生を抑制し、リーク電流特性及び絶縁耐圧特性に優れた薄膜キャパシタを製造することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明実施形態の薄膜キャパシタの断面構成図である。
【発明を実施するための形態】
【００２１】
次に本発明を実施するための形態を図面に基づいて説明する。
【００２２】
本発明の薄膜キャパシタの製造方法では、先ず、図１に示すように基板１１上に絶縁体膜１２を形成する。基板１１としては、Ｓｉ基板等が挙げられ、絶縁体膜１２には、例えばこのＳｉ基板表面に酸化性ガス雰囲気下、ドライ酸化又はウェット酸化を施すことにより形成された熱酸化膜（ＳｉＯ2）等が挙げられる。
【００２３】
次に、上記絶縁体膜１２上に密着層１３を積層する。密着層１３としては、Ｔｉ、Ｔａ等の酸化親和性が高い金属薄膜又はそれらの酸化物を用いることができる。通常、この密着層１３は、上記Ｔｉ等の金属薄膜をスパッタリング法等により成膜した後、密着性を高めるために６００〜８００℃で１〜６０分間熱処理することにより、金属酸化物の状態にしておく。密着層１３の厚さは、１０〜５０ｎｍの範囲が好ましい。なお、密着層１３は、後述の下部電極１４とその下層との接着が十分であれば、特に設けなくてもよい。
【００２４】
次いで、上記密着層１３上に下部電極１４を形成する。下部電極１４の形成には、熱処理による酸化反応を起こしにくいＰｔ、Ｒｕ又はＩｒ等の貴金属材料が好適に用いられ、スパッタリング法、真空蒸着法等の気相成長法や、電極用ペーストを用いたスクリーン印刷法、スプレー法又は液滴吐出法等の種々の方法によって形成することができる。本発明の製造方法では、成膜後の良好な表面平滑性を得る理由から、スパッタリング法が好ましい。下部電極１４の厚さは、キャパシタを搭載するデバイスの種類によっても異なるが、５０〜６００ｎｍとするのが好ましい。下限値未満では膜が島状に形成されてしまい、平面方向に連続的な膜を得るのが難しく、上限値を越えると材料コストの面から好ましくない。
【００２５】
以上の工程によって得られる基板１１と、基板１１上に形成された絶縁体膜１２と、絶縁体膜１２上に密着層１３を介して形成された下部電極１４とを有する支持体２０は、具体的にはＰｔ／Ｔｉ／ＳｉＯ2／Ｓｉ、Ｐｔ／ＴｉＯ2／ＳｉＯ2／Ｓｉ、Ｐｔ／ＩｒＯ／Ｉｒ／ＳｉＯ2／Ｓｉ、Ｐｔ／ＴｉＮ／ＳｉＯ2／Ｓｉ、Ｐｔ／Ｔａ／ＳｉＯ2／Ｓｉ、Ｐｔ／Ｉｒ／ＳｉＯ2／Ｓｉの積層構造の例に示される。本発明の薄膜キャパシタの製造方法において、この支持体２０は、下部電極１４中の平均結晶粒径が、１００ｎｍ以下であることが好ましい。それは下部電極１４における良好な表面平滑性を得るためである。ここで、本明細書中、平均結晶粒径は、走査型顕微鏡（ＳＥＭ）により観察し、測定される値である。また、（１１１）面、（００１）面又は（１１０）面に優先配向する結晶配向性を有するのが好ましい。結晶配向性は、成膜温度や成膜速度等の成膜条件を最適化することによって、所望の面に優先配向させることができる。また、ヒロックの発生を抑制するために、下部電極１４の残留応力が−２０００〜−１００ＭＰａであるものが好ましい。下部電極１４の残留応力は、上記結晶配向性と同様、成膜条件を最適化することによって、上記範囲内に調整することができる。
【００２６】
次に、上記下部電極１４の形成に続いて、薄膜形成用組成物の塗布を行うが、本発明の製造方法では、下部電極１４の形成後、３００℃よりも高い温度のアニール処理を行わずに、下部電極１４上に薄膜形成用組成物を塗布する。ここで「３００℃よりも高い温度のアニール処理を行わず」とは、アニール処理を全く行わないか、又は３００℃以下のアニール処理を行うことを意味する。通常、下部電極１４を形成した後は、上述のように、密着層１３と下部電極１４との密着性を向上させる目的で、或いは後述する誘電体薄膜１６を形成する際の焼成時に発生する亀裂を抑制するため、下部電極１４の残留応力を低減させる目的で、所定の温度によりアニール処理を行う。しかしながら、ここでのアニール処理は、下部電極１４の表面が剥き出しの状態であって上からの押さえ付け効果が皆無であることから、ヒロックの発生を促進させる原因になると考えられる。そのため、本発明では、後述の誘電体薄膜１６の成膜プロセスにおける焼成において、このアニール処理を兼ねることにより、ヒロックの発生を抑制している。ここでのアニール処理を行った場合に、ヒロックの発生を促進させる処理温度は３００℃よりも高い温度である。
【００２７】
薄膜形成用組成物としては、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、モル比がＢａ：Ｓｒ：Ｔｉ＝１−ｘ：ｘ：ｙとなるように有機溶媒中に溶解してなるＢａ1-xＳｒxＴｉyＯ3薄膜形成用組成物が挙げられる。高い比誘電率を得るため、組成物中のモル比は、即ちｘ値及びｙ値は、０．２＜ｘ＜０．６、かつ０．９＜ｙ＜１．１の範囲にするのが好ましい。有機バリウム化合物及び有機ストロンチウム化合物は、一般式ＣnＨ2n+1ＣＯＯＨ（ただし、３≦ｎ≦７）で表されるカルボン酸の金属塩であって、次の式（１）の構造をとり得るカルボン酸塩を用いるのが好ましい。ただし、式（１）において、Ｒ１〜Ｒ６は水素、メチル基又はエチル基であり、ＭはＢａ又はＳｒである。
【００２８】
【化１】
0005861278.tif 000002
薄膜形成用組成物の塗布については、スピンコーティング法、ディップコーティング法又はスプレーコーティング法等の従来からの塗布法を好適に用いることができるが、膜厚の調整が容易であることから、スピンコーティング法が特に好ましい。
【００２９】
上記薄膜形成用組成物を下部電極１４上に塗布した後、これを乾燥し、塗膜を形成する。次いで、塗膜が形成された基板１１を焼成することにより誘電体薄膜１６を形成する。乾燥は、大気圧雰囲気下、室温〜５００℃の範囲内の所定の温度で行う。乾燥の際の所定の温度が上限値を越えると、膜密度の面において不具合を生じる。また、焼成は乾燥温度よりも高い５００〜８００℃の範囲内の所定の温度で行う。焼成温度が下限値未満では、形成される誘電体薄膜１６の結晶化が不十分になる。一方、焼成温度が上限値を越えると、電極を劣化させる不具合が生じる。このうち、好ましい焼成温度は、５５０〜７５０℃の範囲内の所定の温度である。また、焼成温度までの昇温速度は５０〜８００℃／分の範囲内とするのが好ましく、焼成温度での保持時間は１〜１２０分の範囲内が好ましい。焼成後に形成される誘電体薄膜１６の総厚は、好ましくは１００〜６００ｎｍである。
【００３０】
下部電極１４上に上記所望の厚さの誘電体薄膜１６を形成するに際し、本発明では、次の第１〜第３の実施の形態のいずれかにより形成する。第１の実施の形態は、上記塗布から焼成までの工程を１回で行って形成する方法である。この形態では、第２及び第３の実施の形態と比較して、工程を短縮できるという利点がある。第２の実施の形態は、上記塗布から焼成までの工程を２回以上行って形成する方法である。この形態では、第１及び第３の実施の形態と比較して、誘電体薄膜１６の表面に発生する亀裂を抑制することができる。第３の実施の形態は、上記塗布から乾燥までの工程を２回以上行った後、焼成を１回行い形成する方法である。この形態では、第１の実施の形態と比較して、より厚い膜を形成しやすいという利点がある。また、高温による焼成を１回のみ行うため、生産コストの面で優れる。
【００３１】
上記いずれの形態においても、初回の焼成後に形成される誘電体薄膜の厚さは２０〜６００ｎｍの範囲内になるように形成する。このように、初回の焼成によって形成される誘電体薄膜１６の厚さをある程度厚みのある厚さに形成することによって、比較的硬質の材料で形成される誘電体薄膜１６による下部電極１４の押さえ付け効果により、ヒロックの発生を抑制することができる。初回の焼成後に形成される誘電体薄膜１６の厚さが２０ｎｍ未満では、ヒロックの発生を抑制する効果が十分に得られない。一方、上限値を越えると、最終的に得られる誘電体薄膜１６の厚さが厚くなり、静電容量低下のため、デバイスの小型化又は高集積化が不十分となる。
【００３２】
上記範囲のうち、塗布から焼成までの工程を１回で行って誘電体薄膜１６を形成する第１の実施の形態、及び塗布から乾燥までの工程を２回以上行った後、焼成を１回行って誘電体薄膜１６を形成する第３の実施の形態では、初回の焼成後に形成される誘電体薄膜１６の厚さは、上述した誘電体薄膜１６の総厚の好ましい範囲に等しく、１００〜６００ｎｍの範囲内とするのが好ましい。一方、塗布から焼成までの工程を２回以上行って形成する第２の実施の形態では、最終的に得られる誘電体薄膜１６の厚さを考慮して、初回の焼成後に形成される誘電体薄膜１６の厚さは２０〜３００ｎｍの範囲内にするのが好ましい。
【００３３】
更に、下部電極１４の厚さと初回の焼成後に形成される誘電体薄膜１６の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を０．１０〜１５．０の範囲とするのが好ましい。厚さの比をこの範囲にすれば、上記誘電体薄膜１６による下部電極１４の押さえ付け効果により、ヒロックの発生を十分に抑制することができる。このうち、焼成を１回のみ行う第１及び第３の実施の形態では、下部電極１４の厚さと初回の焼成後に形成される誘電体薄膜１６の厚さの比は、下部電極１４の厚さと誘電体薄膜１６の総厚の比（下部電極の厚さ／誘電体薄膜の厚さ）に等しく、０．５０〜６．０の範囲とするのが特に好ましい。一方、焼成を２回以上行って形成する第２の実施の形態では、０．５０〜１０．０の範囲とするのが特に好ましい。
【００３４】
上記誘電体薄膜１６の形成に続いて、誘電体薄膜１６上に上部電極１７を形成し、薄膜キャパシタ１０を得ることができる。この上部電極１７も、上記下部電極１４の形成に用いた貴金属材料が好適に用いられ、上記種々の方法によって形成することができるが、成膜後の良好な表面平滑性を得る理由から、スパッタリング法により形成するのが好ましい。
【００３５】
以上の工程により製造された薄膜キャパシタ１０は、下部電極１４に発生するヒロックは１平方ミリメートル当り好ましくは２０００個以下、更に好ましくは５００個以下に抑えられる。これにより、上部電極１７及び下部電極１４間に生じる短絡を防止できると同時にリーク電流特性、絶縁耐圧特性の低下も阻止することができる。なお、上述した薄膜キャパシタ１０の構成は、薄膜キャパシタの基本的な構造を示すものであり、この例に示す構成に限定されるものではない。
【００３６】
本発明の製造方法により得られた薄膜キャパシタ１０は、リーク電流特性及び絶縁耐圧特性に優れ、ＤＲＡＭ、ＦｅＲＡＭ、ＲＦ回路、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ又はＬＣノイズフィルタ素子等の電子デバイスに好適に用いることができる。そして、この薄膜キャパシタ１０を備える電子デバイスは、長寿命である点で優れる。
【実施例】
【００３７】
次に本発明の実施例を比較例とともに詳しく説明する。
【００３８】
＜実施例１＞
先ず、図１に示すように、基板１１上に絶縁体膜１２を形成した。具体的には、厚さ５００μｍのＳｉ基板を酸化性ガスの乾燥した雰囲気下、熱処理することにより、厚さ５００ｎｍのＳｉＯ2膜を形成した。次に、上記ＳｉＯ2膜上に、スパッタリング法により金属Ｔｉ膜を成膜し、７００℃の温度で１分間熱処理することにより、厚さ３０ｎｍの密着層１３を形成した。
【００３９】
次に、Ｐｔを貴金属材料として用い、スパッタリング法により、上記密着層１３上に厚さ１００ｎｍの下部電極１４を形成した。下部電極１４における結晶配向性は（１１１）面に優先配向するように形成した。また、下部電極１４の平均結晶粒径は４０ｎｍとなるように調整した。これにより、基板１１と、基板１１上に形成された絶縁体膜１２と、絶縁体膜１２上に密着層１３を介して形成された下部電極１４とから構成される支持体２０を得た。
【００４０】
続いて、有機バリウム化合物、有機ストロンチウム化合物及びチタンアルコキシドを、Ｂａ、Ｓｒ、Ｔｉのモル比が７０：３０：１００となるように有機溶媒中に溶解して薄膜形成用組成物を調製した。この薄膜形成用組成物を、上記得られた支持体２０、即ち下部電極１４上に、アニール処理を行わずに、スピンコーティング法により塗布し、３５０℃で５分間維持して乾燥し塗膜を形成した。更に、塗膜が形成された基板１１を、昇温速度６０℃／分で７００℃まで昇温させ、この温度（焼成温度）で５分間維持することにより、誘電体薄膜１６を形成した。なお、上記薄膜形成用組成物の塗布から焼成までの工程は初回を含めて計３回繰り返し行い、初回の焼成後の厚さは５０ｎｍとし、２回目以降の各回の焼成後の厚さはそれぞれ１２５ｎｍとし、総厚は３００ｎｍとした。
【００４１】
次いで、形成した誘電体薄膜１６上に、メタルマスクを用いて厚さ１００ｎｍ、約２５０×２５０μｍ角のＰｔ上部電極１７をスパッタリング法にて形成することにより、薄膜キャパシタ１０を得た。この薄膜キャパシタを実施例１とした。
【００４２】
＜実施例２＞
厚さが２００ｎｍであり、残留応力が次の表１に示す値の下部電極上に誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例２とした。
【００４３】
＜実施例３＞
厚さが３００ｎｍであり、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例３とした。
【００４４】
＜実施例４＞
厚さが５００ｎｍであり、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例４とした。
【００４５】
＜実施例５＞
残留応力が、次の表１に示す値であり、結晶配向性が（００１）面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例５とした。
【００４６】
＜実施例６＞
平均結晶粒径及び残留応力が次の表１に示す値であり、結晶配向性が（１１０）面に優先配向する下部電極上に、誘電体薄膜を形成したこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例６とした。
【００４７】
＜実施例７＞
初回の焼成後の誘電体薄膜の厚さを３０ｎｍとし、総厚を２８０ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例７とした。
【００４８】
＜実施例８＞
薄膜形成用組成物の塗布から焼成までの工程を１回で行い、初回の焼成後の誘電体薄膜の厚さ、即ち総厚を３６０ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例８とした。
【００４９】
＜実施例９＞
初回の焼成後の誘電体薄膜の厚さを２０ｎｍとし、総厚を３９５ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例９とした。
【００５０】
＜実施例１０＞
初回の焼成後の誘電体薄膜の厚さを１００ｎｍとし、総厚を３５０ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例１０とした。
【００５１】
＜実施例１１＞
初回の焼成後の誘電体薄膜の厚さを２００ｎｍとし、総厚を３２５ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例１１とした。
【００５２】
＜実施例１２＞
薄膜形成用組成物の塗布から焼成までの工程を１回で行い、初回の焼成後の誘電体薄膜の厚さ、即ち総厚を６００ｎｍとしたこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを実施例１２とした。
【００５３】
＜比較例１＞
下部電極を形成した後、薄膜形成用組成物を塗布する前に７００℃で１分間アニール処理を行ったこと、また、平均結晶粒径及び残留応力が次の表１に示す値の下部電極上に、誘電体薄膜を形成したこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例１とした。
【００５４】
＜比較例２＞
初回の焼成後の誘電体薄膜の厚さを１０ｎｍ、２回目以降の各回の焼成後の厚さをそれぞれ１００ｎｍ、総厚を３１０ｎｍとし、薄膜形成用組成物の塗布から焼成までの工程を初回を含めて計４回繰り返し行ったこと以外は実施例３と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例２とした。
【００５５】
＜比較例３＞
初回の焼成後の誘電体薄膜の厚さを６ｎｍ、２回目以降の各回の焼成後の厚さをそれぞれ１００ｎｍ、総厚を３０６ｎｍとし、薄膜形成用組成物の塗布から焼成までの工程を初回を含めて計４回繰り返し行ったこと以外は実施例１と同様に薄膜キャパシタを得た。この薄膜キャパシタを比較例３とした。
【００５６】
＜比較試験及び評価＞
実施例１〜１２及び比較例１〜３で得られた支持体又は薄膜キャパシタについて、次の項目における評価を行った。これらの結果を以下の表１に示す。
【００５７】
(1) 膜厚及び膜厚比：下部電極及び初回の焼成後の誘電体薄膜の厚さを走査型顕微鏡（ＳＥＭ）により計測し、これらの値から、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）を算出した。
【００５８】
(2) 平均結晶粒径：下部電極を走査型顕微鏡（ＳＥＭ）により観察し、その顕微鏡写真を用い、個々の結晶子で重心を通る最も長い径をその結晶子の粒径とし、それぞれ１００個の結晶子においてこの値を得、その平均値を平均結晶粒径とした。
【００５９】
(3) 結晶配向性：下部電極について、Ｘ線回折装置によりＸ線パターンを得て、結晶配向性を評価した。
【００６０】
(4) 残留応力：Ｘ線回折装置を用いた並傾法により、薄膜形成用組成物を塗布する前の下部電極について、その残留応力を算出した。このとき、Ｐｔの物性値としてヤング率１６８０００ＭＰａ、ポアソン比０．３８を用いた。
【００６１】
(5) ヒロック数：薄膜キャパシタの上部電極及び誘電体薄膜をエッチングによって除去した下部電極の表面について、光学顕微鏡により任意の１００μｍ×１００μｍ角の範囲に観察されたヒロックの個数を測定し、１平方ミリメートル当りの個数に換算した。
【００６２】
(6) リーク電流密度及び絶縁耐圧：薄膜キャパシタの下部電極と上部電極間に、直流電圧を印加し、Ｉ−Ｖ特性を評価した。具体的には、電流電圧測定装置（ケースレー社製  型式名：２３６ ＳＭＵ）を用い、温度２３℃にて印加電圧を５Ｖとしたときのリーク電流密度を測定した。また、同装置を用い、温度２３℃にて０．５Ｖ単位で上昇させ、リーク電流密度が１Ａ／ｃｍ2超える１つ手前の電圧の値を、薄膜キャパシタの絶縁耐圧とした。
【００６３】
【表１】
0005861278.tif 000003
表１から明らかなように、実施例１〜６と比較例１〜３を比較すると、下部電極を形成した後にアニール処理を行わずに、組成物を塗布し、初回の焼成後に形成される誘電体薄膜の厚さを５０ｎｍとした、実施例１〜６では、下部電極に発生するヒロックの数が極めて少なく、リーク電流密度、絶縁耐圧の評価において十分に優れた結果が得られた。
【００６４】
一方、比較例１では、組成物を塗布する前に既に下部電極にはある程度ヒロックが存在していたため、リーク電流密度、絶縁耐圧の評価が大きく低下した。
【００６５】
また、初回の焼成後に形成される誘電体薄膜の厚さが２０ｎｍに満たず、下部電極の厚さと初回の焼成後の誘電体薄膜の厚さの比（下部電極の厚さ／誘電体薄膜の厚さ）が、１５．０を超える比較例２，３では、実施例１〜１２と比べて、誘電体薄膜によるヒロック抑制効果が不十分となり、ヒロックが多く発生し、リーク電流密度、絶縁耐圧の評価ともに大きく低下した。
【符号の説明】
【００６６】
１０   薄膜キャパシタ
１１   基板
１２   絶縁体膜
１３   密着層
１４   下部電極
１６   誘電体薄膜
１７   上部電極
２０   支持体
【図１】
0005861278.tif 000004