(57)【特許請求の範囲】
【請求項１】
受光素子と発光素子とが基板の一方主面に設けられている受発光一体型素子を用いた受発光装置であって、
前記基板は一導電型半導体からなり、
前記基板における他方主面の少なくとも前記受光素子および前記発光素子に対応する領域に少なくとも１つの電極層が配置され、
前記受光素子は、前記基板の一方主面側に形成された第１の他導電型半導体層と、該第１の他導電型半導体層の上面に形成された第１のアノード電極と、前記基板の一方主面に形成された第１のカソード電極とを有し、
反転入力端子が前記第１のアノード電極に接続され、非反転入力端子が前記第１のカソード電極および前記電極層に接続されている演算増幅器をさらに備え、
前記電極層、前記第１のアノード電極および前記第１のカソード電極が同電位とされており、
前記同電位が接地電位または正電位であることを特徴とする受発光装置。
【請求項２】
前記発光素子は、前記基板の一方主面の上に真性半導体層および該真性半導体層の上方に少なくとも第２の一導電型半導体層ならびに第２の他導電型半導体層を含む半導体層を有し、
前記第２の他導電型半導体層は、前記第２の一導電型半導体層の上面の一部が露出するように該第２の一導電型半導体層よりも小さく形成されており、
前記第２の一導電型半導体層の上面に形成された第２のカソード電極と、前記第２の他導電型半導体層の上面に形成された第２のアノード電極とを有し、
前記電極層、前記第１のアノード電極、前記第１のカソード電極および前記第２のカソード電極が同電位とされていることを特徴とする請求項１に記載の受発光装置。
【請求項３】
前記同電位が正電位である場合に、
第１の電源端子が前記第１のカソード電極および前記電極層に接続され、第２の電源端子が接地電位とされている電源をさらに備えていることを特徴とする請求項１または２に記載の受発光装置。
【請求項４】
前記基板の一方主面に前記受光素子と前記発光素子との間に位置する溝を有し、
該溝の両端は、前記受光素子と前記発光素子とで挟まれた領域の外側に位置していることを特徴とする請求項１乃至３のいずれか１項に記載の受発光装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の受発光装置を用いたセンサ装置であって、
前記発光素子から被照射物に向けて光を照射し、前記被照射物からの反射光に応じて出力される前記受光素子からの出力電流に応じて前記被照射物の距離情報および濃度情報のうち少なくとも１つを検出することを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子および受光素子が同一基板上に一体形成された受発光一体型素子を備えた受発光装置およびセンサ装置に関する。
【背景技術】
【０００２】
従来、発光素子から被照射物へ光を照射し、被照射物へ入射する光に対する正反射光と拡散反射光とを受光素子によって受光することで、被照射物の特性を検出するセンサ装置が種々提案されている。このセンサ装置は広い分野で利用されており、例えば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、ＩｒＤＡ（Infrared Data Association）通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。【０００３】
このようなセンサ装置において、例えば、発光素子から被照射物に照射した光の正反射光を受光素子で受光する場合など、受光素子によってより正確な正反射光を受光するためには、発光素子と受光素子とがより近い位置に配置されていることが好ましい。【０００４】
例えば、特開平８−４６２３６号公報には、シリコンからなる半導体基板の一方の表面に不純物をドーピングし、受光機能を担う浅いｐｎ接合領域と、発光機能を担う深いｐｎ接合領域とを隣接して形成した受発光素子アレイが記載されている。【０００５】
しかし、同一のシリコン基板上に受光素子と発光素子とを一体的に形成した場合には、発光素子を駆動させると漏れ電流（いわゆるノイズ電流）が発生し、シリコン基板を介して受光素子に流れ込む場合がある。この漏れ電流は、受光素子からの出力電流（受光強度に応じて出力される電流）に誤差成分（ノイズ）として混入する。そのため、従来の受発光素子では、このようなノイズ電流の発生によって、受光素子による反射光の検知精度が低下してしまうという課題があった。受光素子と発光素子とを近づけて配置するほど、この漏れ電流は大きくなる。すなわち、受光素子によって正確な正反射光を受光するためには、発光部分と受光部分とがより近いことが望まれるが、反面、漏れ電流が比較的大きくなる。このため、従来の受発光素子アレイでは、検出精度を比較的高くすることができないといった課題があった。【０００６】
本発明は、上記問題に鑑みてなされたものであり、同一のシリコン基板上に、近接して受光素子と発光素子とが一体的に形成された受発光一体型素子を用いた受発光装置であっても、発光素子の駆動によって発生した漏れ電流が受光素子に流れ込むのを比較的抑制し、受光素子による反射光の検知精度が比較的高い受発光装置を提供することを目的とする。
【発明の概要】
【０００７】
本発明の一実施形態に係る受発光装置は、受光素子と発光素子とが基板の一方主面に設けられている受発光一体型素子を用いた受発光装置であって、前記基板は一導電型半導体からなり、前記基板における他方主面の少なくとも前記受光素子および前記発光素子に対応する領域に少なくとも１つの電極層が配置され、前記受光素子は、前記基板の一方主面側に形成された第１の他導電型半導体層と、該第１の他導電型半導体層の上面に形成された第１のアノード電極と、前記基板の一方主面に形成された第１のカソード電極とを有し、反転入力端子が前記第１のアノード電極に接続され、非反転入力端子が前記第１のカソード電極および前記電極層に接続されている演算増幅器をさらに備え、前記電極層、前記第１のアノード電極および前記第１のカソード電極が同電位とされていることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る受発光装置の概略図である。
【図２】図１に示した受発光装置を構成する受発光一体型素子の断面図である。
【図３】図1に示す受発光装置を構成する受光素子と演算増幅器との概略接続図である。
【図４】図１に示す受発光装置をセンサ装置として使用する場合の使用方法を説明する図である。
【図５】図１に示す受発光装置の第１変形例を示す概略図である。
【図６】図５に示す受発光装置の第１変形例を構成する受光素子、演算増幅器および電源の概略接続図である。
【図７】図１に示す受発光装置の第２変形例を構成する受発光一体型素子の断面図である。
【図８】受発光一体型素子を構成する受光素子と発光素子とで挟まれた領域を説明するための図である。
【発明を実施するための形態】
【０００９】
（受発光装置）
以下、本発明の受発光装置について、図面を参照しつつ説明する。以下の例は本発明の実施の形態を例示するものであって、本発明はこれらの実施の形態に限定されるものではない。
【００１０】
図１に示す受発光装置１は、ページプリンター等の電子写真装置に組み込まれ、センサ装置として機能する。
【００１１】
受発光装置１は、ベース基板２の上面に受発光一体型素子３および演算増幅器４を備えている。受発光一体型素子３および演算増幅器４は、ベース基板２の上面にエポキシ系樹脂などの熱硬化性の接着材を介して実装されている。
【００１２】
ベース基板２は、受発光一体型素子３および演算増幅器４を支持する支持体として、また受発光一体型素子３と演算増幅器４との電気的な接続および受発光一体型素子３と外部に設けられた電源などとの電気的な接続を行なう回路基板として機能する。
【００１３】
ベース基板２の構成材料としてはいかなる材料であってもよいが、本実施形態ではガラスエポキシ樹脂からなる回路基板を用いている。本実施形態ではベース基板２は矩形状であるが、このような形状に限られない。
【００１４】
受発光一体型素子３は、図２に示すように、基板１０と、基板１０の上面に設けられた受光素子２０ならびに発光素子３０および基板１０の下面に設けられた電極層５を備えている。
【００１５】
基板１０は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）および窒化ガリウム（ＧａＮ）などの単結晶で形成されている。また、基板１０は、ｎ型不純物またはｐ型不純物がドープされることで、ｎ型半導体基板またはｐ型半導体基板となっている。ｎ型不純物としては、例えば、シリコン（Ｓｉ）、セレン（Ｓｅ）および燐（Ｐ）などが挙げられ、その濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされている。ｐ型不純物としては、例えば、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、炭素（Ｃ）およびホウ素（Ｂ）などが挙げられ、その濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされている。本例における基板１０は、シリコン（Ｓｉ）に燐（Ｐ）が１×１０１５ａｔｏｍｓ／ｃｍ３の濃度でドープされたｎ型半導体基板を用いている。
【００１６】
受光素子２０は、ベース基板１０の上面側にｐ型不純物またはｎ型不純物がドープされた半導体層２１と、この半導体層の上面に配置された第１のアノード電極２２と、この半導体層２１に近接して基板１０の上面に配置された第１のカソード電極２３とを備えている。
【００１７】
受光素子２０は、ベース基板１０の上面側にｐ型不純物またはｎ型不純物がドープされた半導体層２１を形成することでｐｎ接合が構成されている。つまり、ベース基板１０がｎ型半導体であるときはｐ型不純物をドープさせ、ベース基板１０がｐ型半導体であるときはｎ型不純物をドープさせることでｐｎ接合が形成される。このｐｎ接合部に光が入射すると、電子と正孔とが生じて光電流が発生する。
【００１８】
半導体層２１は、例えば、ｐ型不純物として亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、炭素（Ｃ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）およびガリウム（Ｇａ）などの原子を、ｎ型不純物としてアンチモン（Ｓｂ）、燐（Ｐ）、砒素（Ａｓ）、シリコン（Ｓｉ）およびセレン（Ｓｅ）などの原子を、１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度で、０．５〜３μｍの厚さとなるようにドープされることで形成されている。本実施形態の半導体層２１は、シリコン（Ｓｉ）にホウ素（Ｂ）が１×１０１８ａｔｏｍｓ／ｃｍ３ドープされたｐ型半導体層である。
【００１９】
半導体層２１の上面には、第１のアノード電極２２が配置されている。第１のアノード電極２２は、例えば、金（Ａｕ）とクロム（Ｃｒ）との合金、アルミニウム（Ａｌ）とクロム（Ｃｒ）との合金および白金（Ｐｔ）とチタン（Ｔｉ）との合金などで形成され、その厚さは０．５〜５μｍとされている。
【００２０】
そして、半導体層２１に近接して、ベース基板１０の上面に第１のカソード電極２３が配置されている。第１のカソード電極は、例えば、金（Ａｕ）とアンチモン（Ｓｂ）との合金などで形成され、その厚さは０．５〜５μｍとされている。
【００２１】
一方、発光素子３０は、ベース基板１０の上面に形成された真性半導体層３１ａと、真性半導体層３１ａの上面に形成されたｎ型半導体層３１ｂと、ｎ型半導体層３１ｂの上面に形成されたｐ型半導体層３１ｃおよび第２のカソード電極３３と、ｐ型半導体層３１ｃの上面に形成された第２のアノード電極３２とを備えている。
【００２２】
ｎ型半導体層３１ｂとｐ型半導体層３１ｃとによって半導体のｐｎ接合が形成され、このｐｎ接合部に電流を供給し、電子と正孔とを再結合させることによって発光素子３０が発光する。
【００２３】
真性半導体層３１ａは、不純物がドープされていないガリウム砒素（ＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、ガリウムインジウム燐（ＧａＩｎＰ）、アルミニウムガリウムインジウム燐（ＡｌＧａＩｎＰ）および窒化ガリウム（ＧａＮ）などの単結晶で形成され、その厚さが０．１〜２μｍとされている。本実施形態の真性半導体層３１ａはインジウムガリウム砒素（ＩｎＧａＡｓ）である。
【００２４】
なお、本実施形態の真性半導体層３１ａには不純物が意図的にドープされてはいないが、半導体の製造過程などで不可避不純物としてＳｉなどが１×１０１４ａｔｏｍｓ／ｃｍ３の濃度で混入する場合がある。
【００２５】
なお、基板１０と真性半導体層３１ａとの格子定数の不整合に基づくミスフィット転位を防止するために、ベース基板１０の上面にバッファ層を設けて、バッファ層の上面に真性半導体層３１ａを形成してもよい。この場合のバッファ層としては、ガリウム砒素（ＧａＡｓ）などの単結晶で形成され、その厚さが０．１〜１μｍとされる。
【００２６】
ｎ型半導体層３１ｂは、例えば、ｎ型不純物として硫黄（Ｓ）、シリコン（Ｓｉ）、セレン（Ｓｅ）、錫（Ｓｎ）および燐（Ｐ）などの原子をドープしたガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、ガリウムインジウム燐（ＧａＩｎＰ）、アルミニウムガリウムインジウム燐（ＡｌＧａＩｎＰ）および窒化ガリウム（ＧａＮ）などの単結晶で形成し、その厚さが１〜４μｍとされている。ｎ型不純物の濃度は、例えば、１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされている。本実施形態のｎ型半導体層３１ｂは、ガリウム砒素（ＧａＡｓ）にシリコン（Ｓｉ）が１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でドープされている。
【００２７】
ｎ型半導体層３１ｂの上面に形成された第２のカソード電極３３は、例えば、金（Ａｕ）とアンチモン（Ｓｂ）との合金、金（Ａｕ）、ゲルマニウム（Ｇｅ）との合金またはニッケル系合金などを用いて形成され、その厚さが０．５〜５μｍとされている。
【００２８】
ｐ型半導体層３１ｃは、例えば、ｐ型不純物として亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）および炭素（Ｃ）などの原子をドープしたガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、ガリウムインジウム燐（ＧａＩｎＰ）、アルミニウムガリウムインジウム燐（ＡｌＧａＩｎＰ）および窒化ガリウム（ＧａＮ）などの単結晶で形成され、その厚さが１〜４μｍとされている。ｐ型不純物の濃度は、例えば、１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされている。本実施形態のｐ型半導体層３１ｃは、ガリウム砒素（ＧａＡｓ）に亜鉛（Ｚｎ）が１×１０１８ａｔｏｍｓ／ｃｍ３の濃度でドープされている。
【００２９】
ｐ型半導体層３１ｃの上面に形成された第２のアノード電極３２は、金（Ａｕ）とニッケル（Ｎｉ）との合金、金（Ａｕ）とクロム（Ｃｒ）との合金、金（Ａｕ）とチタン（Ｔｉ）とおよびアルミニウム（Ａｌ）とクロム（Ｃｒ）との合金などで形成され、その厚さが０．５〜５μｍとされている。
【００３０】
発光素子３０の有する第２のアノード電極３２および第２のカソード電極３３は、図示しない外部電源と金（Ａｕ）およびアルミニウム（Ａｌ）などのワイヤーを介して接続されており、第２のアノード電極３２と第２のカソード電極３３との間に順方向電圧を印加することによってｐ型半導体層３１ｃおよびｎ型半導体層３１ｂに電流が供給され、発光素子３０が発光される。なお、第２のアノード電極３２および第２のカソード電極３３と外部電源との接続は、ワイヤーを介したものに限られず、従来周知のフリップチップ接続や導電性ペーストによる接続などであってもよく、特に限定されるものではない。
【００３１】
電極層５は、金（Ａｕ）およびアルミニウム（Ａｌ）などの導電性材料などで形成され、その厚さが０．２〜３μｍとされている。電極層５は、少なくとも基体１０の下面における受光素子２０および発光素子３０に対応する領域に少なくとも１つが形成されている。ここで対応する領域とは、受光素子２０の場合は、図２のＡに示す半導体層２１に対応する領域と、第１のカソード電極２３に対応する領域と、これらの領域にはさまれた領域に対応する領域とを含む領域であり、発光素子３０の場合は、図２のＢに示す真性半導体層３１ａに対応する領域である。なお、発光素子３０の有する第２のアノード電極３２や第２のカソード電極３３が真性半導体層３１ａよりも外側の領域に存在する場合は、上述の受光素子２０の場合と同様に、真性半導体層３１ａに対応する領域と、真性半導体層３１ａよりも外側の領域に存在する電極に対応する領域と、これらの領域にはさまれた領域がある場合にはこの領域に対応する領域とを含む領域である。本実施形態の電極層５は、基板１０の下面の全面を覆うように金（Ａｕ）で形成されており、その厚さが１μｍとされている。
【００３２】
上述した受発光一体型素子３は、従来周知の熱酸化法、スパッタリング法、プラズマＣＶＤ法、フォトリソグラフィ法、エッチング法および抵抗加熱蒸着法などの半導体製造方法によって形成される。本実施形態では受光素子２０や発光素子３０を構成する種々の半導体層の上に形成される絶縁層の説明は省略したが、必要に応じて絶縁層の形成を行なうことは言うまでもない。
【００３３】
演算増幅器４は、反転入力端子４０ａ、非反転入力端子４０ｂおよび出力端子４０ｃを備え、反転入力端子４０ａと非反転入力端子４０ｂとの間に発生する電位差に比例した電圧の出力を行なう差動増幅器として機能する。
【００３４】
図３の概略接続図に示すように、反転入力端子４０ａは受光素子２０の有する第１のカソード電極２３および基体１０の有する電極層５に、非反転入力端子４０ｂは受光素子２０の有する第１のアノード電極２２にワイヤー、バンプ、ＡｇペーストおよびＣｕ配線などを介して接続されている。そして、第１のアノード電極２２、第１のカソード電極２３および電極層５は同電位とされている。つまり、演算増幅器４の反転入力端子４０ａに接続される受光素子２０の第１のアノード電極２２と、非反転入力端子４０ｂに接続される第１のカソード電極および電極層５とは、いわゆるイマジナルショート（バーチャルショートともいう）の状態とされている。本実施形態では、演算増幅器４の反転入力端子４０ａに接続される受光素子２０の第１のアノード電極２２と、非反転入力端子４０ｂに接続される第１のカソード電極および電極層５とはいずれも接地電位とされている。つまり、本実施形態の受発光素子２０はゼロバイアスモードで駆動される。
【００３５】
なお、図示はしていないが、演算増幅器４は、反転入力端子４０ａと出力端子４０ｃとの間に接続されるフィードバック抵抗、および演算増幅器４を駆動するための電源を有していることは言うまでもない。フィードバック抵抗には１Ｋ〜１０ＭΩの抵抗が採用される。
【００３６】
上述のように、受光素子２０と演算増幅器４とを接続することによって、発光素子３０が駆動されることによって漏れ電流（いわゆるノイズ電流）が発生したとしても、基板１０を介して受光素子２０に流れ込むことを比較的抑制することができる。
【００３７】
この点を詳しく説明する。まず、発光素子３０が駆動されることによって漏れ電流が発生するメカニズムであるが、発光素子３０をＯＮもしくはＯＦＦした際に、発光素子３０の有する第２のカソード電極３３が接続されるｎ型半導体層３１ｂおよび真性半導体層３１ａの接合界面と、真性半導体層３１ａおよび基体１０の接合界面と、これらの間に存在する真性半導体３１ａとがコンデンサを形成し、容量結合によって漏れ電流のソースとなるキャリア（電子または空孔）が真性半導体層３１ａおよび基体１０の接合界面の直下に発生する。これらのキャリアが基体１０の内部を拡散することによって漏れ電流（いわゆるノイズ電流）となる。
【００３８】
この漏れ電流が、発光素子３０側から受光素子２０側に流れると、受光素子２０からの出力電流（第１のアノード電極２２から取り出される受光強度に応じて出力される電流）に誤差成分（ノイズ）として混入する。
【００３９】
受光素子２０の第１のカソード電極２３を接地電位とすることで、上述の発生したキャリアは基体１０から外部へ排出されるが、受光素子２０の第１のカソード電極２３における面積や厚さなどの寸法的な制約から、全ての漏れ電流が基体１０から外部へ排出されるわけではない。そこで、基体１０の下面に少なくとも受光素子２０および発光素子３０の対応する領域に、比較的大面積の電極層５を形成して接地電位とすることで、上述の発生したキャリアを基体１０から電極層５を介して外部へ速やかに排出することが可能となる。よって、発光素子３０が駆動されることで容量結合によって発生した漏れ電流は、受光素子２０に流れることを比較的抑制され、電極層５を介して外部へ排出されることとなる。
【００４０】
（センサ装置）
次に、本実施形態の受発光装置をセンサ装置として使用する場合の使用方法について説明する。なお、以下では、このセンサ装置をコピー機やプリンタなどの電子写真装置における中間転写ベルトＶ上に付着したトナーＴ（被照射物）の濃度を検出するセンサ装置に適用する場合を例に挙げて説明する。
【００４１】
図4に示すように、本実施形態のセンサ装置は、受発光装置１の受光素子２０および発光素子３０が形成された面が中間転写ベルトＶと対向するように配置される。そして、発光素子３０から中間転写ベルトＶ上のトナーＴへ光が照射される。なお、本実施形態では受光素子２０の上方にプリズムＰ２、発光素子３０の上方にプリズムＰ１を配置し、発光素子３０のｐｎ接合領域の直上に出射される光がプリズムＰ１で屈折して、中間転写ベルトＶ上のトナーに入射する。そして、この入射光Ｌ１に対する正反射光Ｌ２がプリズムＰ２で屈折して、受光素子２０によって受光される。この受光素子２０には、受光した光の強度に応じて光電流が発生し、第１のアノード電極２２を介して外部の駆動回路でこの光電流が検出される。
【００４２】
本実施形態のセンサ装置では、以上のようにトナーＴからの正反射光の強度に応じた光電流を検出することができる。正反射光の強度はトナーＴの濃度にも対応するため、発生した光電流の大きさに応じてトナーＴの濃度を検出することができる。
【００４３】
なお、トナーＴの濃度を一定とした場合には、中間転写ベルトのセンサ装置からの距離の情報として検出することができる。
【００４４】
以上、本発明の具体的な実施形態を示したが、本発明の受発光装置はこれに限定されるものではなく、発明の要旨から逸脱しない範囲内で種々の変更が可能である。
【００４５】
例えば、本実施形態では、受光素子２０の有する第１のアノード電極２２、第１のカソード電極および電極層５が同電位とされているが、さらに発光素子３０の有する第２のカソード電極３３も同電位とされていてもよい。このような構成とすることで、発光素子３０が駆動されることで、ｎ型半導体層３１ｂおよび真性半導体層３１ａの接合界面と、真性半導体層３１ａおよび基体１０の接合界面との間に発生する電位差を比較的小さくすることが可能となり、つまり誘導電圧を小さくすることが可能となるので、漏れ電流の発生を比較的抑制することが可能となる。
【００４６】
また、図５に示す第１変形例のように、本実施形態の受発光装置１にさらに電源６を備えていてもよい。このような構成とすることで、本実施形態では受光素子２０の有する第１のアノード電極２２、第１のカソード電極２３および電極層５が接地電位とされているが、これらの電位を正の同電位とすることが可能となる。これらの電位を正の電位とすることで、演算増幅器４を駆動するための電源を単電源とすることが可能となり、受発光装置の小型化が図れる。上述のように受光素子２０の有する第１のアノード電極２２、第１のカソード電極２３および電極層５が接地電位とされている場合には、演算増幅器４を駆動する電源は正電源および負電源の２つの電源から構成されるが、受光素子２０の有する第１のアノード電極２２、第１のカソード電極２３および電極層５が正の同電位とされている場合には、演算増幅器４を駆動する電源は正電源のみの単電源でよい。なぜなら、前者の場合には、受光素子２０に光が入射したときと入射していないときに流れる明電流と暗電流をそれぞれ電圧に変換すると、負電位と接地電位となるため、正電源と負電源が必要となる。それに対して後者の場合には、明電流と暗電流をそれぞれ電圧に変換すると、いずれも正電位とすることが可能となるため、電源を正電源のみの単電源とすることが可能になるのである。
【００４７】
第１のアノード電極２２、第１のカソード電極２３および電極層５を正の同電位とする具体的な方法を説明する。図６に示すように、電源６は第１の電源端子６１と第２の電源端子６２とを有しており、第１の電源端子６１は第１のカソード電極２３および電極層５に接続されており、第２の電源端子６２は接地電位とされている。
【００４８】
さらに、図７に示す第２変形例のように、受発光一体型素子３の受光素子２０と発光素子３０との間に位置する溝７０を有していてもよい。溝７０の両端は受光素子２０と発光素子３０とで挟まれた領域の外側に位置している。ここで、受光素子２０と発光素子３０とで挟まれた領域について、図８（ａ）、（ｂ）を用いて説明する。受光素子２０の中心と発光素子３０の中心とを結ぶ線分から、この線分の両側のそれぞれにおいて垂線距離が最も長くなる一端と他端を求める。受光素子２０と発光素子３０との一端同士および他端同士を最短距離で結ぶ直線と、受光素子２０および発光素子３０の一端から他端に沿った外縁とで囲まれる領域（斜線部）を受光素子２０と発光素子３０とで挟まれた領域と定義する。
【００４９】
溝７０は、基板１０にダイヤモンドブレード等によって切り込みを入れることによって形成する。この溝７０により、上述した発光素子３０が駆動されることによって発生する漏れ電流が、仮に発光素子３０側から受光素子２０側に流れようとしても、溝７０を避けるように溝７０と電極層５との間を流れなければならないことから、漏れ電流の移動する物理的な距離が長くなるため、受光素子２０に比較的影響を与えることが少なくなる。または、溝７０と電極層５との間を流れようとする際に、近くに配置されている電極層５を介して外部へ電流が流れることによって、漏れ電流の受光素子２０への影響を比較的小さくすることができる。
【符号の説明】
【００５０】
１  受発光装置
２  ベース基板
３  受発光一体型素子
４  演算増幅器
５  電極層
６  電源
１０  ベース基板
２０  受光素子
２１  半導体層
２２  第１のアノード電極
２３  第１のカソード電極
３０  発光素子
３１ａ  真性半導体層
３１ｂ  ｎ型半導体層
３１ｃ  ｐ型半導体層
３２  第２のアノード電極
３３  第２のカソード電極
４０ａ  反転入力端子
４０ｂ  非反転入力端子
４０ｃ  出力端子
６１  第１の電源端子
６２  第２の電源端子
７０  溝
【図１】
0005926278.tif 000002
【図２】
0005926278.tif 000003
【図３】
0005926278.tif 000004
【図４】
0005926278.tif 000005
【図５】
0005926278.tif 000006
【図６】
0005926278.tif 000007
【図７】
0005926278.tif 000008
【図８】
0005926278.tif 000009