(57)【特許請求の範囲】
【請求項１】
絶縁表面上に設けられたソース電極層又はドレイン電極層と、
前記ソース電極層又は前記ドレイン電極層上に設けられた第１の酸化物半導体層と、
前記第１の酸化物半導体層に接し、前記第１の酸化物半導体層よりも小さいエネルギーギャップを有する第２の酸化物半導体層と、
前記第２の酸化物半導体層に接し、前記第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、
前記第３の酸化物半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第１の酸化物半導体層、前記第２の酸化物半導体層及び前記第３の酸化物半導体層と重畳する領域を有するゲート電極層と、を有し、
前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆って、前記第２の酸化物半導体層上に設けられている半導体装置。
【請求項２】
絶縁表面上に設けられた第１の酸化物半導体層と、
前記第１の酸化物半導体層に接し、前記第１の酸化物半導体層よりも小さいエネルギーギャップを有する第２の酸化物半導体層と、
前記第２の酸化物半導体層に接し、前記第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、
前記第３の酸化物半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第１の酸化物半導体層、前記第２の酸化物半導体層及び前記第３の酸化物半導体層と重畳する領域を有するゲート電極層と、を有し、
前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆って、前記第２の酸化物半導体層上に設けられている半導体装置。
【請求項３】
酸化物絶縁膜上に、ソース電極層及びドレイン電極層を形成し、
前記ソース電極層及び前記ドレイン電極層上に、第１の酸化物半導体層と、前記第１の酸化物半導体層より小さいエネルギーギャップを有する第２の酸化物半導体層と、前記第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、を形成し、
前記第３の酸化物半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して、前記第１の酸化物半導体層、前記第２の酸化物半導体層及び前記第３の酸化物半導体層と重畳するゲート電極層を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆うように前記第３の酸化物半導体層を形成する半導体装置の作製方法。
【請求項４】
酸化物絶縁膜上に、第１の酸化物半導体層と、前記第１の酸化物半導体層より小さいエネルギーギャップを有する第２の酸化物半導体層と、前記第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、を形成し、
前記第３の酸化物半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜を介して、前記第１の酸化物半導体層、前記第２の酸化物半導体層及び前記第３の酸化物半導体層と重畳するゲート電極層を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層の側面及び前記第２の酸化物半導体層の側面を覆うように前記第３の酸化物半導体層を形成する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トランジスタのオン特性（例えば、オン電流や電界効果移動度）が向上すると、半導体装置において入力信号に対する高速応答、高速駆動が可能になり、より高性能な半導体装置が実現できる。一方、半導体装置の低消費電力化には、トランジスタのオフ電流が十分低いことが求められる。このように、トランジスタに求められる電気特性は用途や目的に合わせて様々であり、該電気特性をより精度よく制御することは有益である。
【０００７】
そこで、本発明の一態様では、酸化物半導体をチャネル形成領域に用いたトランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現するトランジスタ構造およびその作製方法を課題の一つとする。
【０００８】
トランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。ＬＳＩやＣＰＵやメモリにおいては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が半導体装置の消費電力を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、半導体装置の集積回路に用いるトランジスタとしては不向きである。
【０００９】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値がマイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づける構成およびその作製方法を提供することも課題の一つとする。
【００１０】
また、より高性能な半導体装置を実現するため、トランジスタのオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現する構成およびその作製方法を提供することも課題の一つとする。
【００１１】
上記のように、用途に合わせて要求される電気的特性を備えた酸化物半導体層を用いたトランジスタ、及び該トランジスタを有する半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
ソース電極層又はドレイン電極層と、半導体層と、ゲート絶縁膜と、ゲート電極層と、が順に積層されたトランジスタにおいて、半導体層として異なるエネルギーギャップを有する少なくとも２層の酸化物半導体を積層させた酸化物半導体層（以下、酸化物半導体積層とも表記する）を用いる。
【００１３】
例えば、ソース電極層又はドレイン電極層に接する第１の酸化物半導体層と、第１の酸化物半導体層上に設けられ第１の酸化物半導体層とは異なるエネルギーギャップを有する第２の酸化物半導体層と、を含む酸化物半導体積層を用いてトランジスタを構成する。ここで、第１の酸化物半導体層と第２の酸化物半導体層とは互いに異なるエネルギーギャップを有すればよく、その積層順は問わない。より具体的には、一方の酸化物半導体層のエネルギーギャップを３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とすればよい。
【００１４】
なお、本明細書等において、「エネルギーギャップ」という用語は、「バンドギャップ」や「禁制帯幅」と同じ意味で用いている。
【００１５】
また、酸化物半導体積層を３層以上の酸化物半導体層を含む構成としてもよい。酸化物半導体積層を３層以上の酸化物半導体層を有する構成とする場合には、全ての酸化物半導体層同士が異なるエネルギーギャップを有する構成としてもよいし、同等のエネルギーギャップを有する酸化物半導体層を複数酸化物半導体積層中に用いてもよい。
【００１６】
例えば、ソース電極層又はドレイン電極層に接する第１の酸化物半導体層と、第１の酸化物半導体層上に設けられ、電子親和力が第１の酸化物半導体層の電子親和力よりも大きく、またはエネルギーギャップが第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層と、第２の酸化物半導体層上に設けられた第３の酸化物半導体層とを含む構成とすることができる。なお、第３の酸化物半導体層の電子親和力とエネルギーギャップは、第１の酸化物半導体層の電子親和力とエネルギーギャップと同等とするのが好ましい。ここで、電子親和力とは真空準位と酸化物半導体の伝導帯下端のエネルギー差を表す。エネルギーギャップの小さい第２の酸化物半導体層を、エネルギーギャップの大きい第１の酸化物半導体層及び第３の酸化物半導体層により挟む構造とすることによって、よりトランジスタのオフ電流（リーク電流）を低減する効果が得られる。
【００１７】
具体的には、第１の酸化物半導体層及び第３の酸化物半導体層のエネルギーギャップは、３ｅＶ以上とし、第２の酸化物半導体層のエネルギーギャップは、３ｅＶ未満とする。酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップは、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジスタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オン電流や電界効果移動度）を向上させることができる。一方、酸化物半導体層のエネルギーギャップが大きいと、オフ電流を低減させることができる。
【００１８】
単層の酸化物半導体層では該酸化物半導体層のエネルギーギャップの大きさで、トランジスタの電気特性はほぼ決定してしまうため、所望の電気的特性をトランジスタに付与することは難しい。しかしながら、本発明の一態様に係るトランジスタは、異なるエネルギーギャップを有する複数の酸化物半導体層を用いた酸化物半導体積層を用いることによって、その電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。
【００１９】
従って、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【００２０】
本発明の一態様は、絶縁表面上に形成されたソース電極層又はドレイン電極層と、ソース電極層又はドレイン電極層上に設けられ、第１の酸化物半導体層及び第１の酸化物半導体層と異なるエネルギーギャップを有する第２の酸化物半導体層を含む酸化物半導体積層と、酸化物半導体積層上に設けられたゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体積層と重畳するゲート電極層と、を有する半導体装置である。
【００２１】
また、本発明の他の一態様は、絶縁表面上に形成されたソース電極層又はドレイン電極層と、ソース電極層又はドレイン電極層上に設けられ、第１の酸化物半導体層と、第１の酸化物半導体層に接し、第１の酸化物半導体層よりも小さいエネルギーギャップを有する第２の酸化物半導体層と、第２の酸化物半導体層に接し、第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、を含む酸化物半導体積層と、酸化物半導体積層上に設けられたゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体積層と重畳するゲート電極層と、を有する半導体装置である。
【００２２】
上記の半導体装置において、第３の酸化物半導体層は、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆って、第２の酸化物半導体層上に設けられていてもよい。
【００２３】
また、上記の半導体装置のいずれかにおいて、酸化物半導体積層において、ゲート電極層と重畳しない領域は、ドーパントを含むのが好ましい。このような構成とすることで、酸化物半導体積層は、ゲート絶縁膜を介してゲート電極層と重なるチャネル形成領域を有し、チャネル長方向にそのチャネル形成領域を挟んで一対の低抵抗領域を有する。
【００２４】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を形成することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。また、低抵抗領域は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低減することに繋がる。
【００２５】
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【００２６】
また、本発明の他の一態様は、酸化物絶縁膜上に、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、第１の酸化物半導体層と、第１の酸化物半導体層と異なるエネルギーギャップを有する第２の酸化物半導体層と、を含む酸化物半導体積層を形成し、ソース電極層、ドレイン電極層及び酸化物半導体積層上にゲート絶縁膜を形成し、ゲート絶縁膜を介して、酸化物半導体積層と重畳するゲート電極層を形成する半導体装置の作製方法である。
【００２７】
また、本発明の他の一態様は、酸化物絶縁膜上に、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、第１の酸化物半導体層と、第１の酸化物半導体層より小さいエネルギーギャップを有する第２の酸化物半導体層と、第２の酸化物半導体層より大きいエネルギーギャップを有する第３の酸化物半導体層と、を含む酸化物半導体積層を形成し、ソース電極層、ドレイン電極層及び酸化物半導体積層上にゲート絶縁膜を形成し、ゲート絶縁膜を介して、酸化物半導体積層と重畳するゲート電極層を形成する半導体装置の作製方法である。
【００２８】
上記の半導体装置の作製方法において、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆うように第３の酸化物半導体層を積層させてもよい。
【００２９】
また、上記の半導体装置の作製方法のいずれか一において、ゲート絶縁膜を成膜した後に、ゲート絶縁膜上から酸化物半導体積層に酸素を導入してもよい。
【００３０】
また、上記の半導体装置の作製方法のいずれか一において、ゲート電極層を形成した後、ゲート電極層をマスクとして、酸化物半導体積層に自己整合的にドーパントを導入してもよい。
【発明の効果】
【００３１】
互いに異なるエネルギーギャップを有する複数の酸化物半導体層を含む酸化物半導体積層を適用することによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。
【００３２】
したがって、高性能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一態様の半導体装置を説明する平面図及び断面図。
【図２】本発明の一態様の半導体装置の作製方法を説明する図。
【図３】本発明の一態様の半導体装置を説明する平面図、断面図及びエネルギーバンド図。
【図４】本発明の一態様の半導体装置の作製方法を説明する図。
【図５】本発明の一態様の半導体装置を説明する断面図。
【図６】本発明の一態様の半導体装置を説明する図。
【図７】本発明の一態様の半導体装置を説明する図。
【図８】本発明の一態様の半導体装置を説明する図。
【図９】電子機器を示す図。
【図１０】実施例試料のＴＥＭ写真図及びその模式図。
【図１１】実施例試料のＴＥＭ写真図及びその模式図。
【図１２】イオン化ポテンシャルの測定結果を示す図。
【図１３】エネルギーバンド図。
【図１４】イオン化ポテンシャルの測定結果を示す図。
【図１５】エネルギーバンド図。
【図１６】計算によって求めたトランジスタのオフ電流特性を示す図。
【図１７】計算によって求めたトランジスタの電界効果移動度を示す図。
【発明を実施するための形態】
【００３４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３５】
なお、以下に説明する本発明の構成において、同一部分または同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００３６】
なお、本明細書等で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００３７】
なお、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００３８】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を、図１及び図２を用いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体積層を有するトランジスタを示す。
【００３９】
図１（Ａ）、図１（Ｂ）及び図１（Ｃ）に示すトランジスタ５１０は、トップゲート構造のトランジスタの一例である。図１（Ａ）は平面図であり、図１（Ａ）中の鎖線ＸＹで切断した断面が図１（Ｂ）に相当し、図１（Ａ）中の鎖線ＶＷで切断した断面が図１（Ｃ）に相当する。
【００４０】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ５１０は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ソース電極層４０５ａと、ドレイン電極層４０５ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられ、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を含む酸化物半導体積層４０３と、ゲート絶縁膜４０２と、ゲート電極層４０１と、を有する。トランジスタ５１０上には、絶縁膜４０７が形成されている。
【００４１】
なお、図１（Ｂ）及び図１（Ｃ）において、酸化物半導体積層４０３に含まれる各酸化物半導体層の界面を模式的に点線で図示している。これは、酸化物半導体積層に含まれる各酸化物半導体層の界面が不明確（不明瞭）となる場合のことを模式的に示したものであり、本明細書の他の図面においても同様である。なお、界面が不明確とは、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いた酸化物半導体積層の断面観察像（ＴＥＭ像）において酸化物半導体層間に連続的な境界が確認できない場合を指す。
【００４２】
酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２は、それぞれの有するエネルギーギャップが異なればよく、エネルギーギャップの大小による積層順は限定されない。
【００４３】
具体的には、酸化物半導体積層４０３において、一方の酸化物半導体層のエネルギーギャップを３ｅＶ以上とし、他方の酸化物半導体層のエネルギーギャップを３ｅＶ未満とする。エネルギーギャップが３ｅＶ以上の酸化物半導体としては、例えばＩｎ−Ｇａ−Ｚｎ系酸化物半導体（エネルギーギャップ３．０ｅＶ〜３．４ｅＶ、代表的には３．２ｅＶ）を用いることができる。また、エネルギーギャップが３ｅＶ未満の酸化物半導体としては、例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体（エネルギーギャップ２．６ｅＶ〜２．９ｅＶ、代表的には２．８ｅＶ）を用いることができる。
【００４４】
図２に、トランジスタ５１０の作製方法の一例を示す。
【００４５】
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６を形成する。
【００４６】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
【００４７】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体積層を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体積層を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体積層を含むトランジスタとの間に剥離層を設けるとよい。
【００４８】
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化酸化シリコン、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
【００４９】
酸化物絶縁膜４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリコン膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子比のＩｎ−Ｚｒ−Ｚｎ系酸化物膜を順に積層してもよいし、基板４００上に酸化シリコン膜、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子比のＩｎ−Ｇｄ−Ｚｎ系酸化物膜を順に積層してもよい。
【００５０】
トランジスタ５１０において、酸化物絶縁膜４３６は、酸化物半導体積層４０３の最下層と接するため、膜中（バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような酸化物絶縁膜４３６を用いることで、上方に形成する酸化物半導体積層に酸素を供給することができ、特性を良好にすることができる。酸化物半導体積層へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００５１】
次いで、酸化物絶縁膜４３６上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成し、これを選択的にエッチングしてソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。ソース電極層４０５ａ及びドレイン電極層４０５ｂに用いる導電膜としては、後の加熱処理に耐えられる材料を用いるものとし、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００５２】
本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン電極層４０５ｂの膜厚が薄いと、上に形成される酸化物半導体積層４０３の被覆性が良好とすることができる。
【００５３】
次いで、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２となる第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を成膜する（図２（Ａ）参照）。
【００５４】
第１の酸化物半導体膜１９１と、第２の酸化物半導体膜１９２とは互いに異なるエネルギーギャップを有する酸化物半導体膜とする。例えば、一方の酸化物半導体膜のエネルギーギャップを３ｅＶ以上とし、他方の酸化物半導体膜のエネルギーギャップを３ｅＶ未満とすればよい。
【００５５】
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２の作製工程において、当該酸化物半導体膜に水素、又は水分がなるべく含まれないようにするため、成膜前処理としてスパッタリング装置の予備加熱室で酸化物絶縁膜４３６、ソース電極層４０５ａ及びドレイン電極層４０５ｂが形成された基板を予備加熱し、基板及び酸化物絶縁膜４３６等に吸着した水素、水分等の不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００５６】
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
【００５７】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５８】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００５９】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。なお、同じ材料でも単結晶と、非単結晶ではエネルギーギャップが異なることがあるため、適宜選択することが重要である。
【００６０】
また、酸化物半導体積層として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
【００６１】
例えば、結晶性酸化物半導体膜として、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いることができる。
【００６２】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、ＴＥＭによる観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は粒界に起因する電子移動度の低下が抑制される。
【００６３】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００６４】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００６５】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６６】
ＣＡＡＣ−ＯＳ膜を含むトランジスタは、可視光や紫外光の照射による電気的特性変化をより抑制することができるため、該トランジスタを含む半導体装置を信頼性の高い半導体装置とすることができる。
【００６７】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【００６８】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００６９】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００７０】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【００７１】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【００７２】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【００７３】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００７４】
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２の膜厚は、５ｎｍ以上１０ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００７５】
なお、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００７６】
なお、本実施の形態において、第１の酸化物半導体膜１９１は、スパッタリング法で作製するためのターゲットとして、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
【００７７】
第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００７８】
また、酸化物絶縁膜４３６と酸化物半導体積層とを大気に解放せずに連続的に形成することが好ましい。酸化物絶縁膜４３６と酸化物半導体積層とを大気に曝露せずに連続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができる。
【００７９】
次いで、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２をフォトリソグラフィ工程により島状に加工し、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２よりなる酸化物半導体積層４０３を形成する。
【００８０】
酸化物半導体積層４０３（第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２）を形成するためのレジストマスクをインクジェットで形成してもよい。レジストマスクをインクジェットで形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【００８１】
なお、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２のエッチングは、ドライエッチングでもウェットエッチングでもよく、双方を適用してもよい。
【００８２】
本実施の形態では、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を同じマスクを用いてエッチング加工するため、加工後の第１の酸化物半導体層１０１と第２の酸化物半導体層１０２とは側面の端部が一致した同形状の酸化物半導体層となる。島状に加工後の酸化物半導体積層４０３において第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面（端部）は露出している。
【００８３】
酸化物半導体積層４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体積層４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【００８４】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００８５】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００８６】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８７】
また、加熱処理で酸化物半導体積層４０３を加熱した後、加熱温度を維持、またはその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体積層４０３を高純度化及びｉ型（真性）化することができる。
【００８８】
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜の形成後であって、後に形成する絶縁膜４０７の成膜前であればトランジスタ５１０の作製工程におけるどのタイミングで行ってもよい。例えば、第２の酸化物半導体膜１９２の成膜後であって島状に加工する前、又はゲート絶縁膜４０２形成後に行うことができる。
【００８９】
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。例えば、第１の酸化物半導体膜１９１成膜後と、第２の酸化物半導体膜１９２成膜後の２回加熱処理を行ってもよい。
【００９０】
なお、脱水化又は脱水素化のための加熱処理を、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を島状に加工する前に行うと、酸化物絶縁膜４３６に含まれる酸素が加熱処理によって放出されるのを防ぐことができるため好ましい。
【００９１】
また、酸素を含む絶縁膜である酸化物絶縁膜４３６と少なくとも一部が接する状態で、脱水化又は脱水素化のための加熱処理を行うことで、酸化物絶縁膜４３６から酸化物半導体積層４０３へ酸素を供給することができる。または、ゲート絶縁膜４０２を、酸素を含む絶縁膜として、ゲート絶縁膜４０２の成膜後に脱水化又は脱水素化のための加熱処理を行い、ゲート絶縁膜４０２から酸化物半導体積層４０３へ酸素を供給してもよい。酸化物半導体積層４０３に接する絶縁膜から酸素を供給することにより、酸化物半導体積層４０３中の酸素欠損を補填し、酸化物半導体積層４０３を高純度化及びｉ型（真性）化することができる。なお、脱水化又は脱水素化のための加熱処理を行う際に酸化物半導体積層４０３に接する絶縁膜中（バルク中）には、少なくとも化学量論的組成比を超える量の酸素が存在することが好ましい。
【００９２】
次いで、酸化物半導体積層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを覆うゲート絶縁膜４０２を形成する（図２（Ｂ）参照）。
【００９３】
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【００９４】
ゲート絶縁膜４０２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
【００９５】
また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４０２は、単層構造としても良いし、積層構造としても良い。
【００９６】
次いで、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート絶縁膜４０２上に形成する（図２（Ｃ）参照）。これにより、本実施の形態のトランジスタ５１０が作製される。
【００９７】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
【００９８】
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【００９９】
また、ゲート絶縁膜４０２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物膜や、窒素を含むＩｎ−Ｓｎ系酸化物膜や、窒素を含むＩｎ−Ｇａ系酸化物膜や、窒素を含むＩｎ−Ｚｎ系酸化物膜や、窒素を含むＳｎ系酸化物膜や、窒素を含むＩｎ系酸化物膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１００】
なお、トランジスタ５１０を覆うように、ゲート絶縁膜４０２及びゲート電極層４０１上に絶縁膜４０７を形成してもよい（図２（Ｄ）参照）。
【０１０１】
絶縁膜４０７は、酸化シリコン膜の他に、代表的に酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。例えば、絶縁膜４０７として酸化シリコン膜と酸化アルミニウム膜との積層を用いることができる。
【０１０２】
絶縁膜４０７として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
【０１０３】
また、絶縁膜４０７として平坦化絶縁膜を用いてもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１０４】
本実施の形態で示したトランジスタ５１０は、互いに異なるエネルギーギャップを有する２層の酸化物半導体層を含む酸化物半導体積層４０３を用いて構成される。酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層のエネルギーギャップは、トランジスタの電気特性に影響を与える。例えば、酸化物半導体層を用いたトランジスタにおいて、酸化物半導体層のエネルギーギャップが小さいと、オン特性（例えば、オン電流や電界効果移動度）を向上させることができる。一方、酸化物半導体層のエネルギーギャップが大きいと、オフ電流を低減することができる。トランジスタ５１０においては、互いに異なるエネルギーギャップを有する複数の酸化物半導体層を含む酸化物半導体積層４０３を用いることによって、その電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ５１０に付与することが可能となる。
【０１０５】
また、トランジスタ５１０に用いられる酸化物半導体積層４０３は、脱水化又は脱水素化、及びその後の酸素供給によって、高純度化され、酸素欠損が低減された酸化物半導体積層とすることができる。酸化物半導体積層４０３は、水素、水などの不純物が十分に除去され、酸化物半導体積層４０３中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下とすることができる。なお、酸化物半導体積層４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【０１０６】
高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体積層４０３を用いたトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
【０１０７】
こうして得られる電気特性の高いトランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
【０１０８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１０９】
（実施の形態２）
本実施の形態では、実施の形態１の工程を一部変更して得られるトランジスタの例を図３乃至図５を用いて説明する。但し、本実施の形態において、実施の形態１と同一部分又は同様の機能を有する部分、及び工程は、実施の形態１と同様に行うことができ、繰り返しの説明は省略する。
【０１１０】
図３（Ａ）、図３（Ｂ）及び図３（Ｃ）に示すトランジスタ５２０は、トップゲート構造のトランジスタの一例である。図３（Ａ）は平面図であり、図３（Ａ）中の鎖線ＸＹで切断した断面が図３（Ｂ）に相当し、図３（Ａ）中の鎖線ＶＷで切断した断面が図３（Ｃ）に相当する。
【０１１１】
チャネル長方向の断面図である図３（Ｂ）に示すように、トランジスタ５２０は酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ソース電極層４０５ａと、ドレイン電極層４０５ｂと、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層を含む酸化物半導体積層４０３と、ゲート絶縁膜４０２と、ゲート電極層４０１と、を有する。トランジスタ５２０上には、絶縁膜４０７が形成されている。
【０１１２】
トランジスタ５２０において第１の酸化物半導体層は、酸化物絶縁膜４３６、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に接して形成され、第２の酸化物半導体層は、第１の酸化物半導体層上に形成される。また、トランジスタ５２０において、酸化物半導体積層４０３は、第３の酸化物半導体層を有し、第３の酸化物半導体層は、第１の酸化物半導体層の側面及び第２の酸化物半導体層の側面を覆って設けられている。なお、第３の酸化物半導体層のチャネル長方向の周縁部は、ソース電極層４０５ａ及びドレイン電極層４０５ｂと接する。
【０１１３】
酸化物半導体積層４０３において、ゲート絶縁膜４０２を介してゲート電極層４０１と重畳するチャネル形成領域は、３層で形成され、基板４００側から順に、第１のチャネル形成領域１２１ｃ、第２のチャネル形成領域１２２ｃ、及び第３のチャネル形成領域１２３ｃが積層されている。
【０１１４】
また、チャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂを有する。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂを有する。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂを有する。
【０１１５】
図３に示すトランジスタ５２０において、酸化物半導体積層４０３は、第１の低抵抗領域１２１ａ、１２１ｂ、及び第１のチャネル形成領域１２１ｃを含む第１の酸化物半導体層と、第２の低抵抗領域１２２ａ、１２２ｂ、及び第２のチャネル形成領域１２２ｃを含む第２の酸化物半導体層と、第３の低抵抗領域１２３ａ、１２３ｂ、及び第３のチャネル形成領域１２３ｃを含む第３の酸化物半導体層と、が順に積層されて構成される。
【０１１６】
また、トランジスタ５２０において、第２の酸化物半導体層は、第１の酸化物半導体層より小さいエネルギーギャップを有し、第３の酸化物半導体層は、第２の酸化物半導体層よりも大きいエネルギーギャップを有する。また、第１の酸化物半導体層と、第３の酸化物半導体層とは同等のエネルギーギャップを有するのが好ましい。
【０１１７】
図３（Ｃ）は、チャネル幅方向の断面図であり、図３（Ｂ）と同様に第２の酸化物半導体層の端部、即ち、第２の低抵抗領域１２２ａ、１２２ｂの側面が第３の酸化物半導体層の端部、即ち、第３の低抵抗領域１２３ａ、１２３ｂで覆われた構造とするのが好ましい。このような構造とすることで、トランジスタのソース電極層４０５ａおよびドレイン電極層４０５ｂのリーク電流（寄生チャネル）の発生を低減することができる。図３（Ｃ）において、第３の酸化物半導体層のチャネル幅方向の周縁部は、酸化物絶縁膜４３６と接している。
【０１１８】
また、図３（Ｄ）は、図３（Ｂ）における膜厚方向（Ｄ−Ｄ’間）のエネルギーバンド図を示す図である。本実施の形態では、図３（Ｄ）に示すエネルギーバンド図となるように、第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料を選択する。但し、伝導帯に埋め込みチャネルが形成されれば十分な効果が得られるため、必ずしも図３（Ｄ）に示すエネルギーバンド図のように伝導帯と価電子帯の両方に凹部を有するエネルギーバンド図に限定しなくともよい。例えば、伝導帯のみに凹部を有するエネルギーバンド図が得られる構成としてもよい。
【０１１９】
例えば、トランジスタ５２０における第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）、第２の酸化物半導体層１０２としてはＩｎ−Ｓｎ−Ｚｎ系酸化物膜（エネルギーギャップ２．８ｅＶ）、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物膜（エネルギーギャップ３．２ｅＶ）を用いることができる。
【０１２０】
また、トランジスタ５２０におけるような３層積層の酸化物半導体積層４０３としては、第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２としてＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層させた構造、第１の酸化物半導体層１０１としてＧａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２としてＩｎ−Ｓｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＧａ−Ｚｎ系酸化物膜を積層させた構造、第１の酸化物半導体層１０１としてＧａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２としてＩｎ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＧａ−Ｚｎ系酸化物膜を積層させた構造、第１の酸化物半導体層１０１としてＩｎ−Ｇａ系酸化物膜、第２の酸化物半導体層１０２としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ系酸化物膜を積層させた構造、又は第１の酸化物半導体層１０１としてＩｎ−Ｇａ−Ｚｎ系酸化物膜、第２の酸化物半導体層１０２として酸化インジウム（Ｉｎ系酸化物）膜、第３の酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物膜を積層させた構造などを用いることができる。
【０１２１】
エネルギーギャップの小さい第２の酸化物半導体層１０２を、エネルギーギャップの大きい第１の酸化物半導体層１０１及び第３の酸化物半導体層１０３により挟む構造とすることによって、よりトランジスタ５２０のオフ電流（リーク電流）を低減する効果が得られる。
【０１２２】
図４にトランジスタ５２０の作製方法の一例を示す。
【０１２３】
まず、実施の形態１と同様に、絶縁表面を有する基板４００上に酸化物絶縁膜４３６、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する。ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に、第１の酸化物半導体膜及び第２の酸化物半導体膜を成膜し、第１のフォトリソグラフィ工程により島状に加工して、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を形成する。
【０１２４】
次いで、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面を覆って、第２の酸化物半導体層１０２上に第３の酸化物半導体膜を成膜し、当該第３の酸化物半導体膜を第２のフォトリソグラフィ工程により島状に加工して、第３の酸化物半導体層１０３を形成する（図４（Ａ）参照）。これによって、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２及び第３の酸化物半導体層１０３を含む酸化物半導体積層４０３が形成される。
【０１２５】
第３の酸化物半導体層１０３は、第１の酸化物半導体層１０１と同じターゲットを用いて形成するのが好ましい。第３の酸化物半導体層１０３の成膜条件は、第１の酸化物半導体層１０１と同じであるため、ここでは説明を省略する。なお、第２のフォトリソグラフィ工程により第２の酸化物半導体層１０２と重なり、且つ、第２の酸化物半導体層１０２の平面面積よりも広い上面形状の第３の酸化物半導体層１０３を形成する。
【０１２６】
次いで、酸化物半導体積層４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。脱水化又は脱水素化のための加熱処理の条件は、トランジスタ５１０と同じであるため、ここでは説明を省略する。
【０１２７】
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ及び酸化物半導体積層４０３を覆うゲート絶縁膜４０２を形成する。その後、ゲート絶縁膜４０２上から酸化物半導体積層４０３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、少なくとも第３の酸化物半導体層１０３中に酸素を供給する（図４（Ｂ）参照）。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
【０１２８】
酸化物半導体積層４０３へ酸素を導入することで、酸化物半導体積層４０３における酸素の含有量を、その化学量論的組成比を超える程度とするのが好ましい。例えば、酸素導入処理によって導入された酸素濃度のピークを１×１０１８／ｃｍ３以上５×１０２１／ｃｍ３以下とするのが好ましい。
【０１２９】
酸素４３１は、少なくとも第３の酸化物半導体層１０３と、ゲート絶縁膜４０２の界面において含有されればよい。よって、酸素４３１の導入深さによっては、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２における酸素濃度は、化学量論的組成比と同等である場合もある。酸化物半導体積層４０３への酸素の導入深さは、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁膜４０２膜厚を適宜設定して制御すればよい。
【０１３０】
なお、酸素４３１の導入のタイミングは、ゲート絶縁膜４０２の形成後に限られるものではない。但し、酸素の導入を、酸化物半導体積層４０３に積層された膜越しに行うと、酸素の導入深さ（導入領域）がより制御しやすくなるため、酸化物半導体積層４０３へ酸素を効率よく注入できるという利点がある。
【０１３１】
また、酸素４３１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度２５０℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１３２】
酸化物半導体積層４０３の少なくとも一層を結晶性酸化物半導体膜とした場合、酸素４３１の導入により、一部非晶質化する場合がある。この場合、酸素４３１の導入後に加熱処理を行うことによって、結晶性を回復してもよい。
【０１３３】
また、酸化物半導体積層４０３に酸素過剰領域を形成することで、酸素欠損を補填することができるため、酸化物半導体積層４０３中の電荷捕獲中心を低減することができる。酸化物半導体積層４０３において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。酸素を導入することにより、膜中の酸素欠損を補填することができるため、このような酸化物半導体積層をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリーオフ化することもできる。
【０１３４】
次いで、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート絶縁膜４０２上に形成する。
【０１３５】
次に、ドーパント４２１を選択的に導入する処理を行うのが好ましい。この処理で、ゲート電極層４０１をマスクとして、ゲート絶縁膜４０２を通過して、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂを形成する（図４（Ｃ）参照）。この処理でチャネル長方向に第１のチャネル形成領域１２１ｃを挟んで第１の低抵抗領域１２１ａ、１２１ｂが自己整合的に形成される。また、チャネル長方向に第２のチャネル形成領域１２２ｃを挟んで第２の低抵抗領域１２２ａ、１２２ｂが自己整合的に形成される。また、チャネル長方向に第３のチャネル形成領域１２３ｃを挟んで第３の低抵抗領域１２３ａ、１２３ｂが自己整合的に形成される。
【０１３６】
本実施の形態のトランジスタ５２０において、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂは、ドーパントと、酸素を過剰に含む領域となる。
【０１３７】
ドーパント４２１を導入してチャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体積層４０３を形成することにより、トランジスタ５２０のオン特性を向上させ、高速動作、高速応答が可能なトランジスタとすることができる。また、低抵抗領域は、自己整合的に形成され、ゲート電極層と重ならないため、寄生容量を小さくすることができる。寄生容量を小さくすることは、半導体装置全体の消費電力を低減することに繋がる。
【０１３８】
ドーパント４２１の導入処理は、加速電圧、ドーズ量などの注入条件、また通過させるゲート絶縁膜４０２の膜厚を適宜設定して制御すればよい。例えば、ホウ素を用いて、イオン注入法でホウ素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１３９】
第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂにおけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
【０１４０】
ドーパントを導入する際に、基板４００を加熱しながら行ってもよい。
【０１４１】
なお、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、第３の低抵抗領域１２３ａ、１２３ｂを形成する際に行うドーパント４２１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
【０１４２】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
【０１４３】
酸化物半導体積層の少なくとも一層を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入により、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うことによって、酸化物半導体積層の結晶性を回復することができる。
【０１４４】
本実施の形態では、ドーパントとしてホウ素を用いる。よって、第１の低抵抗領域１２１ａ、１２１ｂ、第２の低抵抗領域１２２ａ、１２２ｂ、及び第３の低抵抗領域１２３ａ、１２３ｂはホウ素と、過剰な酸素とが含まれる。
【０１４５】
以上の工程で、本実施の形態のトランジスタ５２０が作製される。
【０１４６】
なお、トランジスタ５２０を覆うように、絶縁膜４０７を形成してもよい（図４（Ｄ）参照）。
【０１４７】
本実施の形態で示すトランジスタ５２０は、第１の酸化物半導体層１０１の側面及び第２の酸化物半導体層１０２の側面を覆うように、第３の酸化物半導体層１０３が形成されている。このような構成とすることで、第２の酸化物半導体層１０２の酸素欠損の増加を抑制し、トランジスタのしきい値電圧をゼロに近づける構成とすることができる。さらには、第２の酸化物半導体層１０２が埋め込みチャネルとなることでキャリアの散乱が低減され、高い電界効果移動度を実現することができる。
【０１４８】
また、エネルギーギャップの小さい第２の酸化物半導体層１０２を、エネルギーギャップの大きい第１の酸化物半導体層１０１及び第３の酸化物半導体層１０３により挟む構造とすることによって、よりトランジスタのオフ電流（リーク電流）を低減する効果が得られる。
【０１４９】
なお、上述したように、酸化物半導体積層に含まれる各酸化物半導体層同士の界面は不明確となる場合もある。また、界面が不明確となる場合、異なる複数の酸化物半導体層の混合領域と呼ぶことのできる箇所が形成されることもある。図５（Ａ）及び図５（Ｂ）に、混合領域を含む酸化物半導体積層４０３を有するトランジスタ５３０及びトランジスタ５４０を示す。
【０１５０】
図５（Ａ）に示すトランジスタ５３０は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ソース電極層４０５ａと、ドレイン電極層４０５ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた酸化物半導体積層４０３と、ゲート絶縁膜４０２と、ゲート電極層４０１と、を有する。トランジスタ５３０上には、絶縁膜４０７が形成されている。
【０１５１】
トランジスタ５３０において、酸化物半導体積層４０３は、第１の酸化物半導体層１０１と、第２の酸化物半導体層１０２とを含み、且つ、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２との間に混合領域２０１を有する。
【０１５２】
混合領域２０１は、積層する第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に含まれる元素が混合する領域であり、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２とは少なくとも構成する元素の組成が異なる。例えば、酸化物半導体積層４０３をインジウム、スズ、及び亜鉛を含む酸化物半導体層及びインジウム、ガリウム、及び亜鉛を含む酸化物半導体層の積層構造とする場合、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２との間に、インジウム、スズ、ガリウム、及び亜鉛を含む混合領域２０１を形成することができる。また、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２と含まれる元素は同じでも、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２の組成（組成比）とは異なる組成の混合領域２０１を形成することができる。よって、混合領域２０１の有するエネルギーギャップも、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２のエネルギーギャップとは異なり、混合領域２０１のエネルギーギャップは、第１の酸化物半導体層１０１のエネルギーギャップ及び第２の酸化物半導体層１０２のエネルギーギャップの間の値となる。
【０１５３】
従って、混合領域２０１を設けることで、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の境界が不明瞭となり、酸化物半導体積層４０３の中での界面散乱を抑制することができる。すなわち、混合領域２０１が設けられた酸化物半導体積層４０３を用いたトランジスタは、電界効果移動度を向上させることができる。
【０１５４】
混合領域２０１を設けることでエネルギーバンド図において、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２との間に勾配を形成できる。該勾配は、複数段の階段状であってもよい。
【０１５５】
第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２を形成後（又は第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２成膜後）、酸化物半導体積層に対して加熱処理を行うことで、混合領域２０１を形成することができる。加熱処理は、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２中の元素が熱により拡散できる温度とし、かつ第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２とが酸化物半導体積層４０３全領域において、組成が均一な混合領域とならない条件で行う。
【０１５６】
加熱処理は減圧下、窒素雰囲気下、酸素雰囲気下、又は大気（超乾燥エア）下、希ガス雰囲気下などで行うことができる。また、加熱処理は条件（温度、雰囲気、時間など）を変えて複数回行ってもよい。例えば、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に対して温度を６５０℃とし、窒素雰囲気下で１時間加熱した後、酸素雰囲気下で１時間加熱することで、混合領域２０１を含む酸化物半導体積層４０３を形成することができる。
【０１５７】
混合領域２０１を形成するための加熱処理を行う工程は、第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２を形成した後であれば特に限定されず、膜状の第１の酸化物半導体膜１９１及び第２の酸化物半導体膜１９２に行ってもよいし、島状の第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２に行ってもよい。また、加熱処理はトランジスタの作製工程中で行う他の加熱処理（例えば、脱水化または脱水素化するための加熱処理、又は結晶化のための加熱処理など）と兼ねてもよい。
【０１５８】
また、トランジスタ５３０において、第２の酸化物半導体層１０２は、第１の酸化物半導体層１０１と重なり、且つ第１の酸化物半導体層１０１の面積よりも広い面積とすることで、第１の酸化物半導体層１０１を包むような構成とすることができる。このような構成とすることで、第１の酸化物半導体層１０１の酸素欠損の増加を抑制し、トランジスタのしきい値電圧をゼロに近づける構成とすることができる。なお、トランジスタ５３０において酸化物絶縁膜４３６として酸化アルミニウム膜を含む構成することで、第１の酸化物半導体層１０１に接する絶縁膜の酸素の脱離を防止することができるため、好ましい。
【０１５９】
また、図５（Ｂ）に示すトランジスタ５４０は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、ソース電極層４０５ａと、ドレイン電極層４０５ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた酸化物半導体積層４０３と、ゲート絶縁膜４０２と、ゲート電極層４０１と、を有する。トランジスタ５４０上には、絶縁膜４０７が形成されている。
【０１６０】
トランジスタ５４０において、酸化物半導体積層４０３は、第１の酸化物半導体層１０１と、第２の酸化物半導体層１０２と、第３の酸化物半導体層１０３とを含み、且つ、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２との間に混合領域２０１を有し、第２の酸化物半導体層１０２と第３の酸化物半導体層１０３との間に混合領域２０２を有する。
【０１６１】
混合領域２０１と同様に混合領域２０２は、積層する第２の酸化物半導体層１０２及び第３の酸化物半導体層１０３に含まれる元素が混合する領域であり、第２の酸化物半導体層１０２及び第３の酸化物半導体層１０３とは少なくとも構成する元素の組成が異なる。また、混合領域２０２のエネルギーギャップは、第２の酸化物半導体層１０２のエネルギーギャップ及び第３の酸化物半導体層１０３のエネルギーギャップの間の値となる。
【０１６２】
混合領域２０２は、混合領域２０１と同様に加熱処理によって形成することができる。なお、混合領域２０２を形成するための加熱処理を、混合領域２０１を形成するための加熱処理と兼ねることも可能である。また、トランジスタ５４０においては、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２の間と、第２の酸化物半導体層１０２と第３の酸化物半導体層１０３の間の双方に混合領域を有する構成を示したが、これに限られない。例えば、第１乃至第３の酸化物半導体層を含む酸化物半導体積層４０３であって、第１の酸化物半導体層１０１と第２の酸化物半導体層１０２との間にのみ混合領域２０１を有する構成としてもよい。
【０１６３】
また、図５（Ｂ）に示すトランジスタ５４０は、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２及び第３の酸化物半導体層１０３を同じマスクを用いて１回のフォトリソグラフィ工程により酸化物半導体積層４０３を形成した構成である。トランジスタ５４０に含まれる酸化物半導体積層４０３においては、第１の酸化物半導体層１０１、第２の酸化物半導体層１０２、及び第３の酸化物半導体層１０３は端部が一致した同形状の酸化物半導体層となる。すなわち、酸化物半導体積層４０３において、第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面（端部）は露出している。
【０１６４】
酸化物半導体積層４０３を１回のフォトリソグラフィ工程によって形成することで、工程数を削減することができ、半導体装置のコストを低減することができる。
【０１６５】
なお、図３（Ｂ）に示すトランジスタ５２０のように、第３の酸化物半導体層１０３が第１の酸化物半導体層１０１及び第２の酸化物半導体層１０２の側面を覆う構成とする場合には、混合領域を形成するための加熱処理によって、第１の酸化物半導体層１０１の側面であって、第３の酸化物半導体層１０３との間に、混合領域（第１の酸化物半導体層１０１と第３の酸化物半導体層１０３に含まれる元素が混合する領域）が形成されることもある。
【０１６６】
本実施の形態で示すトランジスタ５２０、５３０、５４０は、互いに異なるエネルギーギャップを有する複数の酸化物半導体層を含む酸化物半導体積層４０３を含むことによって、トランジスタの電気特性をより精度よく制御することができる。よって、所望の電気特性を付与することができるトランジスタを得ることができる。当該トランジスタを適用することによって、高性能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【０１６７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６８】
（実施の形態３）
実施の形態１または実施の形態２に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１６９】
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０１７０】
図６（Ｂ）、及び図６（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図６（Ｂ）、及び（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１７１】
また図６（Ｂ）、及び図６（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【０１７２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１７３】
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１７４】
すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけではなく、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１７５】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１または実施の形態２に例示したトランジスタを適用することができる。
【０１７６】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１７７】
半導体装置の一形態について、図６及び図７を用いて説明する。図７は、図６（Ｂ）のＭ−Ｎにおける断面図に相当する。
【０１７８】
図７に示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１７９】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０１８０】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図７（Ａ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。また、図７（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図７（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、図７（Ｂ）では、トランジスタ４０１０上に絶縁膜４０２０及び絶縁膜４０２１が、トランジスタ４０１１上に絶縁膜４０２０設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
【０１８１】
トランジスタ４０１０及びトランジスタ４０１１としては、実施の形態１または実施の形態２で示したトランジスタを適用することができる。本実施の形態では、実施の形態２で示したトランジスタ５２０と同様な構造を有するトランジスタを適用する例を示す。
【０１８２】
トランジスタ４０１０及びトランジスタ４０１１は、互いに異なるエネルギーギャップを有する少なくとも２層の酸化物半導体積層を含むトランジスタである。このような酸化物半導体積層をトランジスタに適用することによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタ４０１０及びトランジスタ４０１１に付与することが可能となる。
【０１８３】
よって、図６及び図７で示す本実施の形態の半導体装置として、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【０１８４】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０１８５】
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）において、液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
【０１８６】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０１８７】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶は低分子化合物でも高分子でもよい。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１８８】
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０１８９】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
【０１９０】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１９１】
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１９２】
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、電界効果移動度を高く制御することができるため、走査線駆動回路４００４の高速駆動が可能である。本実施の形態によると、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。
【０１９３】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１９４】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１９５】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１９６】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１９７】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１９８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１９９】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２００】
図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお、図７（Ｂ）に示した発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
【０２０１】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２０２】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０２０３】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２０４】
また、発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０２０５】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２０６】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート共重合体）を用いることができる。
【０２０７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２０８】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２０９】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０２１０】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２１１】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２１２】
なお、図６及び図７において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２１３】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。本実施の形態において酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０２１４】
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【０２１５】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２１６】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０２１７】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０２１８】
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２１９】
以上のように実施の形態１または実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【０２２０】
（実施の形態４）
実施の形態１または実施の形態２に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２２１】
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォトセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
【０２２２】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２２３】
なお、本明細書における回路図において、酸化物半導体膜を含有するトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図８（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１または実施の形態２に示したトランジスタが適用でき、酸化物半導体積層を用いるトランジスタである。本実施の形態では、実施の形態２で示したトランジスタ５２０と同様な構造を有するトランジスタを適用する例を示す。
【０２２４】
図８（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２２５】
トランジスタ６４０上には、絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ及び電極層６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
【０２２６】
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して電極層６４５と電気的に接続している。電極層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０２２７】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０２２８】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０２２９】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０２３０】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０２３１】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０２３２】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０２３３】
絶縁膜６３２、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、スクリーン印刷、オフセット印刷等を用いて形成することができる。
【０２３４】
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２３５】
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
【０２３６】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
【０２３７】
絶縁膜６３２としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
【０２３８】
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
【０２３９】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２４０】
以上のように、半導体層として、互いに異なるエネルギーギャップを有する複数の酸化物半導体層を含む酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。よって、該トランジスタを用いることで、高機能、高信頼性、又は低消費電力など、種々の目的に応じた半導体装置を提供することができる。
【０２４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４２】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図９に示す。
【０２４３】
図９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９００３に用いることが可能であり、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０２４４】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態４に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０２４５】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０２４６】
図９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれている。本発明の一態様を用いて作製される半導体装置は、表示部９１０３に用いることが可能であり、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０２４７】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０２４８】
図９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２４９】
先の実施の形態に示した埋め込みチャネルを有する半導体装置を利用すれば、当該半導体装置をテレビジョン装置の表示部９１０３に用いることで、従来に比べて表示品質の高いテレビジョン装置とすることができる。
【０２５０】
図９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。
【０２５１】
また、先の実施の形態に示した半導体装置を利用すれば、当該半導体装置をコンピュータの表示部９２０３に用いることで、従来に比べて表示品質の高い表示部とすることが可能となる。
【０２５２】
図９（Ｄ）は、携帯電話機の一例を示している。携帯電話機９５００は、筐体９５０１に組み込まれた表示部９５０２の他、操作ボタン９５０３、操作ボタン９５０７、外部接続ポート９５０４、スピーカ９５０５、マイク９５０６などを備えている。携帯電話機９５００は、本発明の一態様を用いて作製される半導体装置を表示部９５０２に用いることにより作製される。
【０２５３】
図９（Ｄ）に示す携帯電話機９５００は、表示部９５０２を指などで触れることで、情報を入力する、電話を掛ける、またはメールを作成するなどの操作を行うことができる。
【０２５４】
表示部９５０２の画面は、主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合したものである。
【０２５５】
例えば、電話を掛ける、またはメールを作成する場合は、表示部９５０２を文字の入力を主とする入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部９５０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２５６】
また、携帯電話機９５００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機９５００の向き（縦向きか横向きか）を判断して、表示部９５０２の画面表示を自動的に切り替えるようにすることができる。
【０２５７】
また、画面モードの切り替えは、表示部９５０２を触れる、または筐体９５０１の操作ボタン９５０３の操作により行われる。また、表示部９５０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２５８】
また、入力モードにおいて、表示部９５０２の光センサで検出される信号を検知し、表示部９５０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２５９】
また、表示部９５０２は、イメージセンサとして機能させることもできる。例えば、表示部９５０２に掌や指を触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２６０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２６１】
本実施例では、第１の酸化物半導体層上に、第１の酸化物半導体層のエネルギーギャップよりも小さい第２の酸化物半導体層を形成し、さらに第２の酸化物半導体層上に第３の酸化物半導体層を形成したサンプル（試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂ）を作製し、試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂの断面構造を観察した。また、試料１Ａ及び試料２Ａのイオン化ポテンシャルの測定を行い、その結果に基づきエネルギーバンド図を計算した。本明細書において、イオン化ポテンシャルの値は、バンドギャップと電子親和力を加算した値であり、バンドギャップの値は、材料の単膜を分光エリプソメーターで測定して得られる値を用いる。
【０２６２】
試料１Ａとして、基板１０００である石英基板上に第１の酸化物半導体層１００１として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層１００２として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜、第３の酸化物半導体層１００３として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を積層成膜した。それぞれの成膜条件は、スパッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３［原子数比］の酸化物ターゲットを用いる。
【０２６３】
試料１Ｂは、試料１Ａと同様に成膜した酸化物半導体積層に加熱処理を行い、混合領域を有する酸化物半導体積層を作製し、試料１Ｂとした。加熱処理は、温度６５０℃、窒素雰囲気下で１時間行った後、温度６５０℃、酸素雰囲気下で１時間行った。
【０２６４】
試料２Ａとして、基板１０００である石英基板上に第１の酸化物半導体層１００１として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層１００２として膜厚５ｎｍのＩｎ−Ｚｎ−Ｏ膜、第３の酸化物半導体層１００３として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を積層成膜した。それぞれの成膜条件は、スパッタリング法を用いて基板温度３００℃、酸素雰囲気（酸素１００％）下で成膜を行った。ターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、Ｉｎ−Ｚｎ−Ｏ膜は、Ｉｎ：Ｚｎ＝２：１［原子数比］の酸化物ターゲットを用いる。
【０２６５】
試料２Ｂは、試料２Ａと同様に成膜した酸化物半導体積層に加熱処理を行い、混合領域を有する酸化物半導体積層を作製し、試料２Ｂとした。加熱処理は、温度６５０℃、窒素雰囲気下で１時間行った後、温度６５０℃、酸素雰囲気下で１時間行った。
【０２６６】
試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂにおいて、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジー製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂの断面観察を行った。図１０（Ｂ）に試料１Ａ、図１０（Ｃ）に試料１Ｂ、図１１（Ｂ）に試料２Ａ、図１１（Ｃ）に試料２ＢのＴＥＭ像を示す。なお、試料１Ａ及び試料２Ａの模式図を図１０（Ａ）及び図１１（Ａ）に示す。図１０（Ａ）及び図１１（Ａ）において、積層する酸化物半導体層の界面を点線で図示しているが、模式的に示したものである。
【０２６７】
図１０（Ｂ）（Ｃ）に示す試料１Ａ及び試料１ＢのＴＥＭ像は、基板１０００上に第１の酸化物半導体層１００１である膜厚５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層１００２である膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜、第３の酸化物半導体層１００３である膜厚５ｎｍの第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を積層成膜した酸化物半導体積層である。図１０（Ｂ）の試料１ＡのＴＥＭ像は、積層する酸化物半導体層間に界面が確認できる。一方、酸化物半導体積層を形成後、加熱処理を行った試料１ＢのＴＥＭ像は、図１０（Ｃ）に示すように積層する酸化物半導体層の間は明確な界面は確認できず、混合領域となっている。
【０２６８】
図１１（Ｂ）（Ｃ）に示す試料２Ａ及び試料２ＢのＴＥＭ像は、基板１０００上に第１の酸化物半導体層１００１である膜厚５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層１００２である膜厚５ｎｍのＩｎ−Ｚｎ−Ｏ膜、第３の酸化物半導体層１００３である膜厚５ｎｍの第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を積層成膜した酸化物半導体積層である。図１１（Ｂ）の試料２ＡのＴＥＭ像は、積層する酸化物半導体層間に界面が確認できる。一方、酸化物半導体積層を形成後、加熱処理を行った試料２ＢのＴＥＭ像は、図１１（Ｃ）に示すように積層する酸化物半導体層の間は明確な界面は確認できず、混合領域となっている。
【０２６９】
なお、図１０（Ｂ）（Ｃ）及び図１１（Ｂ）（Ｃ）に示すように、試料１Ａ、試料１Ｂ、試料２Ａ、及び試料２Ｂは、第１の酸化物半導体層１００１である第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層１００２であるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜及びＩｎ−Ｚｎ−Ｏ膜、並びに第３の酸化物半導体層１００３である第２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、結晶を含んでおり、ＣＡＡＣ−ＯＳ膜であることが確認できる。また、第１の酸化物半導体層１００１である第１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜は非晶質構造も含んでいる。
【０２７０】
なお、酸化物半導体積層において、それぞれの酸化物半導体層の結晶状態は特に限定されず、すべて結晶構造を有している酸化物半導体層でもよいし、すべて非晶質構造であってもよいし、結晶構造を有する酸化物半導体層と非晶質構造である酸化物半導体層とが混在してもよい。
【０２７１】
また、基板を単結晶シリコン基板として、同じ成膜条件で積層成膜して得られた試料１Ａ及び試料２Ａの表面からスパッタリングしながら紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によるイオン化ポテンシャルを測定した結果を図１２及び図１４に示す。
【０２７２】
図１２及び図１４において、横軸はサンプル表面からのスパッタリング時間を表し、縦軸はイオン化ポテンシャルを表している。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とＩｎ−Ｓｎ−Ｚｎ−Ｏ膜のスパッタレート、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とＩｎ−Ｚｎ−Ｏ膜のスパッタレートは等しいと仮定して試料の境界を表示している。
【０２７３】
図１２から、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に挟まれたＩｎ−Ｓｎ−Ｚｎ−Ｏ膜でイオン化ポテンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
【０２７４】
イオン化ポテンシャルの値から分光エリプソメーターで測定したバンドギャップを引くことで伝導帯のエネルギーを算出し、この積層膜のバンド構造を作成した。ただし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とＩｎ−Ｓｎ−Ｚｎ−Ｏ膜のバンドギャップはそれぞれ３．２ｅＶ、２．８ｅＶとした。その結果が図１３になる。図１３には、図３（Ｄ）に示したエネルギーバンド図のように埋め込みチャネルが形成されていることがわかる。
【０２７５】
図１４から、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に挟まれたＩｎ−Ｚｎ−Ｏ膜でイオン化ポテンシャルが低下することがわかる。なお、イオン化ポテンシャルは真空準位から価電子帯までのエネルギー差を表す。
【０２７６】
イオン化ポテンシャルの値から分光エリプソメーターで測定したバンドギャップを引くことで伝導帯のエネルギーを算出し、この積層膜のバンド構造を作成した。ただし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とＩｎ−Ｚｎ−Ｏ膜のバンドギャップはそれぞれ３．２ｅＶ、２．６ｅＶとした。その結果が図１５になる。図１５には、図３（Ｄ）に示したエネルギーバンド図のように埋め込みチャネルが形成されていることがわかる。
【０２７７】
本実施例において、第１の酸化物半導体層及び第３の酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用い、第１の酸化物半導体層及び第３の酸化物半導体層よりも小さいイオン化ポテンシャルを有し、且つ、小さいエネルギーギャップを有する第２の酸化物半導体層としてＩｎ−Ｓｎ−Ｚｎ−Ｏ膜、又はＩｎ−Ｚｎ−Ｏ膜を用いた積層は、図１３、図１５、又は図３（Ｄ）に示すエネルギーバンド図で表すことができることを確認した。第１の酸化物半導体層、第２の酸化物半導体層、及び第３の酸化物半導体層の材料の組み合わせは、特に限定されず、図１３、図１５、又は図３（Ｄ）に示すエネルギーバンド図となるように、実施者が用いる材料のエネルギーギャップを考慮して適宜材料を選択し、組み合わせればよい。
【実施例２】
【０２７８】
本実施例では、実施の形態１においてトランジスタ５１０として示した、第１の酸化物半導体層と第２の酸化物半導体層の積層よりなる酸化物半導体積層を有するトランジスタの特性について計算を行った。
【０２７９】
本実施例の計算には、シノプシス社製シミュレーションソフトＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を用いた。
【０２８０】
計算に用いたトランジスタは、ソース電極層及びドレイン電極層上に設けられた第１の酸化物半導体層及び第１の酸化物半導体層上に設けられた第２の酸化物半導体層の積層よりなる酸化物半導体積層と、酸化物半導体積層上に設けられた膜厚１００ｎｍのゲート絶縁膜と、を有するトップゲート型のトランジスタとした。また、Ｌ長及びＷ長を共に１０μｍとして、ドレイン電圧（Ｖｄ）を１Ｖとして計算した。
【０２８１】
また、トランジスタに含まれる酸化物半導体積層の構成は、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜、第２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を有するトランジスタＡと、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を有するトランジスタＢと、比較例として、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、第２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を有する（すなわち、酸化物半導体積層がＩｎ−Ｇａ−Ｚｎ−Ｏ膜の単層でなる）トランジスタＣと、第１の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜、第２の酸化物半導体層として膜厚５ｎｍのＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を有する（すなわち、酸化物半導体積層がＩｎ−Ｓｎ−Ｚｎ−Ｏ膜の単層でなる）トランジスタＤの４サンプルとした。
【０２８２】
トランジスタＡ乃至トランジスタＣに含まれるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、バンドギャップを３．１５ｅＶ、キャリアライフタイムを１ｎｓｅｃ、バルク移動度を１０ｃｍ２／Ｖｓ、電子親和力を４．６ｅＶとして計算した。また、トランジスタＡ、トランジスタＢ及びトランジスタＤに含まれるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜は、バンドギャップを２．８ｅＶ、キャリアライフタイムを１ｎｓｅｃ、バルク移動度を３５ｃｍ２／Ｖｓ、電子親和力を４．６ｅＶとして計算した。
【０２８３】
計算によって得られたオフ電流値を図１６（Ａ）及び図１６（Ｂ）に示す。なお、図１６（Ｂ）は、図１６（Ａ）においてドレイン電流が１．０×１０−３３Ａ乃至１．０×１０−２８Ａの範囲を拡大して示したグラフである。図１６（Ａ）及び図１６（Ｂ）において、縦軸はドレイン電流（Ａ）、横軸は、ゲート電圧（Ｖ）を示す。
【０２８４】
また、計算によって得られたトランジスタの電界効果移動度を図１７に示す。図１７において、縦軸は電界効果移動度（ｃｍ２／Ｖｓ）、横軸はゲート電圧（Ｖ）を示す。
【０２８５】
図１６及び図１７より、比較例のトランジスタＤは、高い電界効果移動度を有するものの、他の３サンプルと比較して高いオフ電流値を示した。また、比較例のトランジスタＣは、良好なオフ電流値特性を有するものの、電界効果移動度が低く、オン電流が低い。一方、本実施例のトランジスタであるトランジスタＡ及びトランジスタＢは、トランジスタＤと比較して低いオフ電流値を有し、且つ、トランジスタＣと比較して高い電界効果移動度を有している。
【０２８６】
具体的には、トランジスタＣのオフ電流値がおよそ１．３×１０−２９〜２．０×１０−３２Ａであるのに対して、トランジスタＡのオフ電流値はおよそ０．６×１０−２９Ａであり、トランジスタＢのオフ電流値はおよそ０．６×１０−２９Ａであった。また、トランジスタＤの電界効果移動度がおよそ３５ｃｍ２／Ｖｓであるのに対して、トランジスタＡの電界効果移動度はおよそ１５〜２０ｃｍ２／Ｖｓであり、トランジスタＢの電界効果移動度はおよそ２５〜３０ｃｍ２／Ｖｓであった。
【０２８７】
なお、トランジスタＢの電界効果移動度は、トランジスタＡの電界効果移動度と比較して高い値を示した。これは、トランジスタＢにおいては電界効果移動度の高い膜であるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜が第２の酸化物半導体層としてゲート絶縁膜に接しており、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜においてチャネルが形成されたためと考えられる。
【０２８８】
以上より、酸化物半導体積層を有するトランジスタは、その積層状態によって、特性（本実施例においては電界効果移動度及びオフ電流特性）を様々に変更できることが示された。したがって酸化物半導体積層を用いることによって、トランジスタの電気特性をより精度よく制御することができ、所望の電気特性をトランジスタに付与することが可能となる。
【符号の説明】
【０２８９】
１０１    酸化物半導体層
１０２    酸化物半導体層
１０３    酸化物半導体層
１２１ａ    低抵抗領域
１２１ｂ    低抵抗領域
１２１ｃ    チャネル形成領域
１２２ａ    低抵抗領域
１２２ｂ    低抵抗領域
１２２ｃ    チャネル形成領域
１２３ａ    低抵抗領域
１２３ｂ    低抵抗領域
１２３ｃ    チャネル形成領域
１９１    第１の酸化物半導体膜
１９２    第２の酸化物半導体膜
２０１    混合領域
２０２    混合領域
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁膜
４０３    酸化物半導体積層
４０５ａ    ソース電極層
４０５ｂ    ドレイン電極層
４０７    絶縁膜
４２１    ドーパント
４３１    酸素
４３６    酸化物絶縁膜
５１０    トランジスタ
５２０    トランジスタ
５３０    トランジスタ
５４０    トランジスタ
６０１    基板
６０２    フォトダイオード
６０６ａ    半導体膜
６０６ｂ    半導体膜
６０６ｃ    半導体膜
６０８    接着層
６１３    基板
６３１    絶縁膜
６３２    絶縁膜
６３３    層間絶縁膜
６３４    層間絶縁膜
６４０    トランジスタ
６４１ａ    電極層
６４１ｂ    電極層
６４２    電極層
６４３    導電層
６４５    電極層
６５６    トランジスタ
６５８    フォトダイオードリセット信号線
６５９    ゲート信号線
６７１    フォトセンサ出力信号線
６７２    フォトセンサ基準信号線
１０００    基板
１００１    酸化物半導体層
１００２    酸化物半導体層
１００３    酸化物半導体層
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１９    異方性導電膜
４０２０    絶縁膜
４０２１    絶縁膜
４０２３    絶縁膜
４０３０    電極層
４０３１    電極層
４０３２    絶縁膜
４０３３    絶縁膜
４５１０    隔壁
４５１１    電界発光層
４５１３    発光素子
４５１４    充填材
９０００    テーブル
９００１    筐体
９００２    脚部
９００３    表示部
９００４    表示ボタン
９００５    電源コード
９１００    テレビジョン装置
９１０１    筐体
９１０３    表示部
９１０５    スタンド
９１０７    表示部
９１０９    操作キー
９１１０    リモコン操作機
９２０１    本体
９２０２    筐体
９２０３    表示部
９２０４    キーボード
９２０５    外部接続ポート
９２０６    ポインティングデバイス
９５００    携帯電話機
９５０１    筐体
９５０２    表示部
９５０３    操作ボタン
９５０４    外部接続ポート
９５０５    スピーカ
９５０６    マイク
９５０７    操作ボタン
【図１】
0005980015.tif 000002
【図２】
0005980015.tif 000003
【図３】
0005980015.tif 000004
【図４】
0005980015.tif 000005
【図５】
0005980015.tif 000006
【図６】
0005980015.tif 000007
【図７】
0005980015.tif 000008
【図８】
0005980015.tif 000009
【図９】
0005980015.tif 000010
【図１２】
0005980015.tif 000011
【図１３】
0005980015.tif 000012
【図１４】
0005980015.tif 000013
【図１５】
0005980015.tif 000014
【図１６】
0005980015.tif 000015
【図１７】
0005980015.tif 000016
【図１０】
0005980015.tif 000017
【図１１】
0005980015.tif 000018