(57)【特許請求の範囲】
【請求項１】
少なくともデータ信号と該データ信号に同期したクロック信号とを高周波信号としてＬＶＤＳラインにより外部からシリアル受信し、前記高周波信号により複数の記録素子を駆動して記録動作を行うヘッド基板であって、
前記データ信号を受信する入力端子に接続された第１のＬＶＤＳレシーバと、
前記クロック信号を受信する入力端子に接続された第２のＬＶＤＳレシーバと、
前記第２のＬＶＤＳレシーバで受信し復調したクロック信号を分周して前記クロック信号の周波数より低い周波数の内部クロック信号を生成するクロック生成部と、
前記第１のＬＶＤＳレシーバで受信し復調したデータ信号を、前記内部クロック信号に従って入力してシフト処理を行うシフトレジスタと、
前記シフトレジスタに保持されたデータ信号をラッチするラッチ回路と、
前記データ信号を受信する入力端子と前記クロック信号を受信する入力端子とは別に、ヒートイネーブル信号を受信するヒートイネーブル入力端子と、
前記ラッチ回路にラッチされたデータ信号と前記ヒートイネーブル信号に従って前記複数の記録素子を駆動する駆動回路とを有することを特徴とするヘッド基板。
【請求項２】
前記データ信号にはヒートイネーブル信号を含まないことを特徴とする請求項１に記載のヘッド基板。
【請求項３】
前記データ信号は、前記複数の記録素子を駆動するために記録データ信号と前記複数の記録素子は時分割駆動するための分割駆動信号とを含み、
前記シフトレジスタは、前記記録データ信号を保持するためにシフトレジスタと、前記分割駆動信号を保持するためのシフトレジスタとを含み、
前記ラッチ回路は、前記記録データ信号を保持するためにラッチ回路と前記分割駆動信号を保持するためのラッチ回路とを含むことを特徴とする請求項１又は２に記載のヘッド基板。
【請求項４】
前記クロック生成部は、前記第２のＬＶＤＳレシーバで受信したクロック信号の周波数を半分以下の周波数まで落とした内部クロック信号を生成することを請求項１乃至３のいずれか１項に記載のヘッド基板。
【請求項５】
外部から供給されるインクを前記複数の記録素子に供給するインク供給口をさらに備えることを特徴とする請求項１乃至４のいずれか１項に記載のヘッド基板。
【請求項６】
請求項５に記載のヘッド基板を用いたインクジェット記録ヘッド。
【請求項７】
請求項５に記載のヘッド基板を複数、備えたインクジェット記録ヘッド。
【請求項８】
前記複数のヘッド基板に記録データ信号やクロック信号を供給するヘッドコントローラをさらに有することを特徴とする請求項７に記載のインクジェット記録ヘッド。
【請求項９】
前記ヘッドコントローラは、少なくともデータ信号と該データ信号に同期したクロック信号とを高周波信号としてＬＶＤＳラインにより外部からシリアル受信して、受信した高周波信号を復調する第３のＬＶＤＳレシーバをさらに備えること特徴とする請求項８に記載のインクジェット記録ヘッド。
【請求項１０】
請求項６乃至９のいずれか１項に記載のインクジェット記録ヘッドを用いた記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヘッド基板、そのヘッド基板を用いた記録ヘッド、及び、その記録ヘッドを用いた記録装置に関する。特に、本発明は、例えば、記録素子の数が数千個程度配置されたヘッド基板、そのヘッド基板を用い、インクジェット方式で記録を行なう記録ヘッド、及び、その記録ヘッドを用いる記録装置に関するものである。
【背景技術】
【０００２】
例えば、ワードプロセッサ、パーソナルコンピュータ、ファクシミリ等における情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置が広く使用されている。これらの記録装置は、現代のビジネスオフィスやその他の事務処理部門に用いられている。さらにはパーソナルユースの記録装置として使用される。また、これらの記録装置には、高密度及び高速記録が強く望まれている一方で、更なるコストダウンも求められている。従って、これらの要求を満たすために、開発、改良が試みられている。
【０００３】
上述した記録装置の中で、低騒音なノンインパクト記録としてインクを記録素子に配置した吐出口から吐出させて記録を行うインクジェット記録装置（以下、記録装置）が知られている。その記録装置はその構造的な特徴から、高密度及び高速記録が可能であり、ローコストなカラープリンタ等として広く普及している。その記録装置は、吐出口及びこの吐出口からインクを吐出するための吐出エネルギーを発生する電気熱変換素子を有する記録素子（ノズル）を備えた記録ヘッドを用い、所望される記録情報に応じてインクを吐出して記録を行う。
【０００４】
その記録ヘッドの構成としては、従来から、複数個の記録素子を一列、もしくは複数列に配置してなる記録ヘッドが知られている。このような記録ヘッドでは、記録素子Ｎ個を１ブロックとして同時駆動可能な駆動用集積回路を同一基板上に数個または数十個搭載している。画像データを各記録素子に対応させて整列させ、その画像データに基づいて記録素子を駆動することにより、記録紙等の記録媒体に任意の記録を行うことができる。
【０００５】
近年の記録の高精細化、高画質化に伴い、記録ヘッドの性能は格段に向上した。一方、その高精細化、高画質化に伴って記録素子の個数が増加したことや、或は、高速記録を達成する目的のために、記録素子の同時駆動数も増大する。そして、記録素子の性能も進歩しており、１μ秒程度のパルス幅で、数ピコリットルのインクを吐出させることが可能となっている。これは大電流を高速にスイッチングする機能素子（ＭＯＳ−ＦＥＴドライバ等）によって達成される。
【０００６】
これに加えて、記録素子を選択的に通電駆動するための画像データ転送においても同様に改善が図られた。既に、画像データの転送周波数は１０ＭＨｚを超え、更に高速のデータ転送を達成するために、画像データ転送クロックの立ち上がりエッジだけでなく、立ち下がりエッジでも画像データをシフトできるよう工夫されてきている。それでも、記録素子からのインク吐出周期内に画像データの転送が完了しない場合には、画像データラインの転送をパラレルにして、同一クロック周波数での並行処理を行うようにしている。
【０００７】
また、画像データだけでなく各種データや制御情報を高速転送する必要性も生じている。例えば、記録ヘッドの機種もその記録装置本体の性能に合わせて多機種にわたり、機種を識別する情報を持つ記録ヘッドも現れた。更にインクジェット記録ヘッドの場合、消耗品となるインクカートリッジのインク使用量等、記録装置本体が必要とする記録ヘッドに関する情報は多岐にわたる。
【０００８】
記録ヘッドでは、同時駆動の記録素子数が多くなれば、駆動に必要なエネルギーも大きなものとなる。そのため、記録装置本体の性能の１つである電源回路の容量に合わせた記録素子の駆動方法が必要になる。更に、熱エネルギーを利用して記録を行う記録素子の場合、１つの記録素子が連続駆動されると熱が蓄積され、記録濃度に変化を及ぼしたり、あるいは記録素子そのものを破壊してしまう可能性がある。特に、製造ばらつき等の要因があると、記録素子に印加されるエネルギーが適正なものとならず、記録ヘッドの耐久性等を低下させる要因ともなる。
【０００９】
また、記録素子は、これに隣接する記録素子からも影響を受ける。例えば、インクジェット記録ヘッド（以下、記録ヘッド）では、隣接する記録素子を同時駆動すると、インク吐出の際に生じる圧力により、各々のノズルに相互的な圧力による干渉を受ける。この圧力干渉（クロストーク）により、記録濃度に変化が生じる場合がある。このために、記録素子を駆動した後に、ある程度放熱、もしくはクロストークを避ける休止時間を設けるように制御を行うことが望ましい。
【００１０】
その他、インクや処理液を収容するカートリッジの使用量、特に、記録ヘッドにインクを供給するインクカートリッジの使用量にあわせて駆動制御する要求も多くなってきている。この要求は、インクの色情報や製造年月日による違い、インクの粘度による違い、使用用途による違い等多岐にわたるものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平７−２４１９９２号公報
【特許文献２】特開平１０−１６６５８３号公報
【特許文献３】特開２００２−３２６３４８号公報
【特許文献４】特開２００５−１９９６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のような問題や要求に対処するため、記録ヘッド内部に、ヘッド温度を検出する手段、駆動方法を外部入力信号で任意に変更できる手段、製造ばらつきによる記録ヘッド較差を検知できる手段を具備したものがある。そして、それらの情報を必要に応じて取り出して制御することが提案されている（例えば、特許文献１参照）。また、記録素子群を所定個の記録素子からなる複数のブロックに分けて、このブロック毎に時分割駆動する回路構成が実用化されている。このようにヘッドユニット周辺の制御は、記録装置の高機能化に伴い、様々な制御方法が採用され、処理体系が煩雑化してきているのが現状である。
【００１３】
また、上記のような記録ヘッドを用いた記録装置においては、記録の高速化や記録密度の高精細化のために、記録ヘッド内に設けられる記録素子数が増大する傾向にある。このため、前述の時分割駆動のブロック数が増加し、デコーダ回路等を用いても制御信号線の数は増加してしまう。例えば、論理レベルが５Ｖ、或いは、３．３Ｖのクロック信号を数１０ＭＨｚで転送すると、その放射ノイズが周辺機器へ及ぼす影響、記録装置の制御信号ラインに与える影響は大きくなる。
【００１４】
更に記録装置は、記録素子に通電する大電流を高速スイッチングしなければならない。機能素子によるスイッチングノイズ（誘導起電力）は、電源端子から論理レベルを超えて発生し、付近の論理信号系列配線に影響を及ぼす。これは、画像データやクロック信号をはじめ、制御データライン等にも論理回路の誤動作による異常記録という形で顕在化し、記録装置の構成上問題となっていた。このようなノイズが発生した場合の対策を講じる構成として、できる限り論理回路の接地端子と電源ラインの接地端子を分離し、記録装置の電源供給末端部で短絡させる等の方法がある。しかしながら、記録装置の小型化も相まって飛び込みノイズの影響が多くなってきた。記録ヘッドを搭載するキャリッジは、記録装置内でキャリッジモータにより高速移動し、その移動とともにキャリッジと記録装置本体とを接続するフレキシブルケーブルの配線基板の形状の変化で飛び込むノイズレベルも変化する。画像品質や機能が向上すればするほど、このような記録ヘッドの構成やその周辺装置の制御が複雑化する。記録装置本体の制御部はノイズによる誤動作対策等、その制御も煩雑になってくるため、その記録ヘッドを搭載する記録装置本体の制御部には大きな負荷が生じてくる。
【００１５】
例えば、記録ヘッドの動作モードに含わせて駆動パターンを変化させる等の制御シーケンスの管理／実行を行う必要がある。記録ヘッドの製造ばらつきやロット差が大きい場合には、その記録状態の差が顕著に画像に反映されてくる場合もあるのでこれらを管理して較正することが必要になる。更に、記録ヘッドの機種判別や駆動状況を逐次モニタするなど、記録装置と記録ヘッドとの間で常にデータ通信を行うことも必要になってくる。このような制御データラインに飛び込むノイズは、記録装置にとって致命的な誤動作要因となっている。更に、記録装置全体が放射するノイズにより、周辺機器に影響を与えるという相互的なＥＭＩ（電磁妨害）対策が必要である。
【００１６】
上記の問題に対処するために、特許文献２に記載のような各端子差動の２入力端子を設ける方法がある。この場合、コモンモードの飛び込みノイズは相殺される。この方法によれば、記録装置本体部、キャリッジまたは記録ヘッド内の論理回路の制御論理レベルと同等な信号レベルで、２端子の伝送ラインを通過させることになる。この場合、伝送ラインのインダクタンス、インピーダンスによる信号波形の劣化によりデータレートが低くなることが避けられない。このことで、高周波転送によるＥＭＩの影響が大きくなる等、記録装置だけでなくその周辺機器をも誤動作させる放射ノイズが発生するという問題が生じてしまう。
【００１７】
この点を鑑みて、特許文献３、特許文献４では低電圧差動伝送（ＬＶＤＳ）ラインを用いた記録装置の構成が開示されている。ＬＶＤＳ技術に順ずる方法はＥＭＩ対策としての観点から有効である方法といえる。
【００１８】
さて、この技術を、記録ヘッドと記録装置との間の転送に用いた場合における、一般的な構成は次のようなものである。
【００１９】
図９は従来のＬＶＤＳ技術を用いたヘッド基板び回路構成図である。このヘッド基板はインクジェット記録ヘッドに組み込まれて使用され、その記録ヘッドには記録装置から制御信号やデータ信号がＬＶＤＳラインにより転送される。
【００２０】
図９に示すヘッド基板１は、２つの矩形状のインク供給口１７を挟んでその長辺に沿った両側に複数の記録素子（ヒータ）１６を６４０個つづ列状に配置している。インク供給口１７は半導体基板を貫通して開口している。さらに、これら６４０個の記録素子に沿って、これらの記録素子を駆動する駆動回路１５が設けられる。またさらに、駆動回路１５に対して駆動信号を入力する６４０個のＡＮＤ回路１４が設けられる。各駆動回路には記録データ信号１ビット分に対応した駆動信号が入力されるので、駆動回路１５は６４０ビットドライバとも言われる。
【００２１】
また、ヘッド基板には２つのＬＶＤＳレシーバ２−ａ、２−ｂが備えられ、これらＬＶＤＳレシーバからの出力は４ビットシフトレジスタ４に入力され、その一部の信号が４ビットラッチ回路６を経て、４→１６デコーダ１１に入力される。４→１６デコーダ１１では、記録素子を時分割駆動するための分割駆動信号が生成され、ＡＮＤ回路１４の一方の端子に入力される。残りの信号は１６０ビットシフトレジスタ６、１６０ビットラッチ回路７を経て、ＡＮＤ回路１４のもう一方の端子に入力される。
【００２２】
なお、ＡＮＤ回路１４には、反転バッファ回路１２、１３のいずれかから入力されたヒートイネーブル信号が入力される。
【００２３】
さて、図９から分かるように、ヘッド基板１にはＬＶＤＳレシーバ２−ａに入力されるＤＡＴＡ＋、ＤＡＴＡ−と、ＬＶＤＳレシーバ２−ｂに入力されるＣＬＫ＋、ＣＬＫ−に示される二系統のＬＶＤＳラインが存在する。記録データ信号をラッチ回路６、７に保持するラッチ信号を入力する端子（ＬＴ）、記録装置本体側から記録素子１６を同一列内の奇数、偶数位置を別々に駆動するヒートイネーブル信号を入力する２つの端子（ＨＥ１、ＨＥ２）がある。
【００２４】
以上の構成は高周波データ転送が必要な端子に対してＬＶＤＳを適用したものであり、ＬＶＤＳを採用したヘッド基板の典型的な構成ともいえる。
【００２５】
図１０は、図９に示したヘッド基板を駆動するための各信号のタイミングチャートである。記録データ信号（ＤＡＴＡ）とクロック信号（ＣＬＫ）にＬＶＤＳを適用した構成では、記録装置本体側からＬＶＤＳドライバにより伝送された記録データやクロック信号等をヘッド基板のＬＶＤＳレシーバで受信する。この信号は各々ヘッド制御部に入力され、ヘッド基板の駆動制御を行う。この構成は高周波データ転送がなされる伝送経路において、ＥＭＩ対策として効果的な構成である。即ち、ＬＶＤＳライン内、および他の通信ラインに及ぼすノイズ等に起因する記録ヘッド、記録装置のトラブルを低減する効果がある。
【００２６】
この構成を記録装置に適用する際の課題は、記録装置本体部から記録ヘッドに対して送信されるＬＶＤＳ信号の速度である。ＬＶＤＳ信号はシングルエンド信号に比べて１０倍以上高速でデータ転送できる特徴がある。
【００２７】
記録ヘッド内部に用いられる半導体基板（ヘッド基板）は数１０Ｖ程度の高耐圧なスイッチング素子が記録素子数に相当する分配置されている。これらの高耐圧なスイッチング素子の最大応答周波数は１０数ＭＨｚ程度である。従来の記録ヘッドを製造する半導体プロセスでは、数１００ＭＨｚでも対応可能なＬＶＤＳレシーバのような高速対応が十分なされていない。
【００２８】
このため、記録データ、クロック信号の転送速度は依然として１０数ＭＨｚ程度に留まり、実質的な高周波対応は進んでいない。従って、高速に記録データやクロック信号を転送すると半導体特性上、内部のシフトレジスタのデータシフトがクロック信号波形のなまり等によりうまく動作せず、ＬＶＤＳの十分な性能を発揮できないという問題があった。
【００２９】
更にこの種のヘッド基板では高周波ノイズや記録素子への通電により、回路動作の信頼性を低下させるノイズが発生するという問題もある。コモンモードでない飛び込みノイズにはＬＶＤＳ信号であっても充分に注意する必要があった。また更に、ヘッド基板をサーマルヘッドやサーマルインクジェット記録ヘッドに使用する場合、記録素子の発熱による温度変分があり、温度変化に対応する信頼性が求められている。記録データ信号（ＤＡＴＡ）のクロック信号（ＣＬＫ）に対するセットアップ、ホールドタイムが、高周波データ転送で短くなっている状況で、温度の特性変化による信頼性の低下は避けられないものになる。これらの課題は大電流を通電する記録ヘッドを制御する記録装置に独特のものである。
【００３０】
今後ますます記録素子数の増加により、高周波データを必要とする記録ヘッドでは、このような問題を解決することが求められている。特に、記録装置においては、記録素子の増大に伴う記録情報量を、ＬＶＤＳのような少ない端子数で高速に転送するかが重要である。記録ヘッドにおいては、その記録情報を記録素子駆動に効果的に展開処理することが重要である。
【００３１】
本発明は上記従来例に鑑みてなされたもので、ＬＶＤＳにより、より少ない信号線で高速データ転送と高信頼性の信号処理が可能なヘッド基板、それを用いたインクジェット記録ヘッド、及び、その記録ヘッドを用いた記録装置を提供することを目的としている。
【課題を解決するための手段】
【００３２】
上記目的を達成するために本発明の記録装置は次のような構成を有する。
【００３３】
即ち、少なくともデータ信号と該データ信号に同期したクロック信号とを高周波信号としてＬＶＤＳラインにより外部からシリアル受信し、前記高周波信号により複数の記録素子を駆動して記録動作を行うヘッド基板であって、前記データ信号を受信する入力端子に接続された第１のＬＶＤＳレシーバと、前記クロック信号を受信する入力端子に接続された第２のＬＶＤＳレシーバと、前記第２のＬＶＤＳレシーバで受信し復調したクロック信号を分周して前記クロック信号の周波数より低い周波数の内部クロック信号を生成するクロック生成部と、前記第１のＬＶＤＳレシーバで受信し復調したデータ信号を、前記内部クロック信号に従って入力してシフト処理を行うシフトレジスタと、前記シフトレジスタに保持されたデータ信号をラッチするラッチ回路と、前記データ信号を受信する入力端子と前記クロック信号を受信する入力端子とは別に、ヒートイネーブル信号を受信するヒートイネーブル入力端子と、前記ラッチ回路にラッチされたデータ信号と前記ヒートイネーブル信号に従って前記複数の記録素子を駆動する駆動回路とを有することを特徴とする。
【００３４】
また本発明を他の側面から見れば、以上の構成のヘッド基板を用いたインクジェット記録ヘッドを備える。
【００３５】
さらに本発明を他の側面から見れば、その記録ヘッドを用いた記録装置を備える。
【発明の効果】
【００３６】
従って本発明によれば、大容量な高周波データをＬＶＤＳにてヘッド基板に転送する場合でも、ヘッド基板内部では従来と同等の速度で展開されるので、信頼性の高いヘッド基板を提供できるという効果がある。また、低周波数の内部クロックを用いてシフトレジスタへのシフト動作を行うので、高周波クロックを別供給する場合に比べて十分なＥＭＩ対策がなされる。高周波データの入力にはＬＶＤＳを用いることで、例えば、複数のデータ信号をシリアル構成とすることでヘッド端子数を低減すると共に、高耐圧スイッチング素子によるノイズの影響が少なく、飛び込みノイズにも強い信頼性の高い記録ヘッドを構成できる。
【００３７】
さらに、このようなヘッド基板を複数配置したマルチチップ構成の記録ヘッドの場合、ＬＶＤＳにて大容量の高周波データ転送がなされるので、従来の記録ヘッドよりも端子数は著しく低減でき、高精細かつローコストな長尺の記録ヘッドが提供できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の代表的な実施例であるインクジェット記録装置の構成を示す斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】フルライン記録ヘッドを備えたインクジェット記録装置の構成を示す斜視図である。
【図４】本発明の実施例１に従うヘッド基板の構成を示す回路図である。
【図５】図４に示すシフトレジスタとラッチ回路の具体的な内部構成を示す回路図である。
【図６】記録ヘッドの駆動タイミングチャートである。
【図７】図６に示す点線で囲まれた部分Ａの信号を詳細に説明した駆動タイミングチャートである。
【図８】本発明のヘッド基板を複数配置したフルライン記録ヘッドの構成を示すブロック図である。
【図９】従来のＬＶＤＳを適用したヘッド基板の構成を示すブロック図である。
【図１０】従来のＬＶＤＳを適用したヘッド基板の駆動タイミングチャートである。
【発明を実施するための形態】
【００３９】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、以下の実施例で開示する構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００４０】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００４１】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００４２】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００４３】
またさらに、「記録素子」（「ノズル」という場合もある）とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４４】
＜記録装置の説明（図１〜図３）＞
図１は本発明の代表的な実施例であるインクジェット記録装置の概観図である。図１において、リードスクリュー５００４は、キャリッジモータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１，５００９を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って矢印ａ，ｂ方向に往復移動される。キャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、インクジェット記録ヘッド（以下、記録ヘッド）ＩＪＨ及び記録用のインクを貯蔵するインクタンクＩＴを備える。
【００４５】
なお、記録ヘッドＩＪＨにはモノクロ記録用とカラー記録用の記録ヘッドがあり、いずれの記録ヘッドでもユーザがその用途に応じて適宜選択してキャリッジＨＣに搭載することができる。モノクロ記録用の記録ヘッドを利用するときには、モノクロ用インク（ブラックインク）を収容したインクタンクＩＴを搭載する。カラー記録用の記録ヘッドを利用するときには、イエロ、マゼンタ、シアン、ブラックの４種類のインクを夫々収容した４つのインクタンクＩＴを搭載する。
【００４６】
また、インクジェットカートリッジＩＪＣはインクタンクと記録ヘッドとが一体のなった構成のものでも良いし、インクタンクと記録ヘッドとが分離可能な構成のものでも良い。
【００４７】
５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。プラテン５０００は搬送モータ（不図示）により回転し、記録紙Ｐを搬送する。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。
【００４８】
次に、上述した装置の記録制御を実行するための制御構成について説明する。
【００４９】
図２は図１に示す記録装置の制御回路の構成を示すブロック図である。
【００５０】
図２において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭである。１７０３は各種データ（上記記録データや記録ヘッドに供給される記録データ信号等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データ信号の供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。以上は、記録装置本体側の制御回路１０１が有する構成である。
【００５１】
１７０９は記録紙Ｐを搬送するための搬送モータ（図１では不図示）である。１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ５０１３を駆動するためのモータドライバである。
【００５２】
上記制御構成の動作を説明すると、インタフェース１７００に記録データが入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録データが記録用の記録データ信号に変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データ信号に従ってキャリッジ側の制御部１０２を介して記録ヘッドＩＪＨが駆動され、記録紙Ｐ上への画像の記録が行われる。
【００５３】
なお、記録ヘッドＩＪＨに備えられた記録素子を最適な駆動条件で駆動するために、記録ヘッドＩＪＨ内のヘッド基板１のメモリ１３１に保持されている特性情報が参照され、各記録素子の駆動条件が決定される。なお、ヘッド基板１には複数の記録素子、その記録素子を駆動するための機能素子（例えば、パワートランジスタ）が実装されている。その機能素子を選択駆動するために、シフトレジスタ、ラッチ回路、ＡＮＤ回路、デコーダなどで構成される論理回路などが実装されている。なお、記録素子としてはインクを吐出するための熱エネルギーを発生する電気熱変換素子であっても、ピエゾ素子であっても良い。
【００５４】
＜記録装置と記録ヘッドアセンブリの概要＞
図３は後述する記録ヘッドアセンブリ２５を用いたフルライン記録装置の概観斜視図である。図３において、２０１Ａおよび２０１Ｂは記録紙のような記録媒体Ｒを搬送方向ＶＳに挾持搬送するために設けたローラ対である。２００はキャップ、インク吸収体、ワイピングブレード等を含む吐出回復ユニットである。吐出回復処理にあたっては記録媒体Ｒに代わって記録ヘッドアセンブリ２５に吐出回復ユニット２００が対向する。
【００５５】
次に上記構成の記録装置と記録ヘッド（或いは記録ヘッドアセンブリ）に用いられるヘッド基板の実施例について説明する。
【実施例１】
【００５６】
図４は本発明の代表的な実施例のヘッド基板の回路構成を示す図である。なお、図４において、既に従来例の課題において、図９を用いて説明したヘッド基板に含まれるのと同じ構成要素や信号には同じ参照番号や記号を付している。
【００５７】
ヘッド基板１は半導体製造工程によってつくられる。また、ヘッド基板１の端子については、図４に示されるヘッド基板１の外周上の各端子をインナーボンディングして構成されるフレキシブル基板によって更に延長される部分を含む（図４では不図示）。
【００５８】
また、ヘッド基板１の外周（矩形状基板の短辺）に複数存在するＶＨ、ＧＮＤＨは夫々、記録素子に通電する電源端子とその帰還電流の接地端子である。一記録素子当りの記録電流は数１０ｍＡで、数１０以上の記録素子に同時通電した際は、１Ａを越えるため、記録素子列単位に２系統、分散させて配置している。ＶＤＤは半導体回路を駆動するための電源端子、ＧＮＤＬはその接地端子である。この実施例では一つずつ図示しているが、半導体回路の構成にあわせて、適宜追加することもある。
【００５９】
この実施例の構成では、ＤＡＴＡ＋及びＤＡＴＡ−と、ＣＬＫ＋及びＣＬＫ−に示される二系統のＬＶＤＳラインを備える。ここで、ＬＶＤＳラインのデータを高周波データとし、対応するＬＶＤＳレシーバ２−ａ、２−ｂの後段以降、記録素子へ対応する信号データを従来から用いられている記録データ信号とする。これらのＬＶＤＳレシーバは、ヘッド基板上において、ＤＡＴＡ＋及びＤＡＴＡ−と、ＣＬＫ＋及びＣＬＫ−とを受信する各２つの入力端子の近傍に配置される。その他の信号端子としては、記録データ信号をヘッド基板内のラッチ回路６〜１０に保持するラッチ信号の入力端子ＬＴ、記録装置側から記録素子を駆動するエネルギーを与えるパルス状のヒートイネーブル信号の入力端子ＨＥ１、ＨＥ２があるのみである。
【００６０】
入力端子ＨＥ１、ＨＥ２は、同一列内の奇数番目、偶数番目の記録素子１６を別々に駆動することが可能な端子となっている。この端子は負論理信号のため、反転バッファ１２、１３を介してヘッド基板１内のＡＮＤ回路１４に接続される。ヘッド基板１は２色分（１色でもよい）に対応可能なインク供給口１７が半導体基板を貫通して開口している。
【００６１】
入力端子ＨＥ１、ＨＥ２は複数の記録素子列に共通に機能する。図４では、記録素子番号Ａ１、Ａ３、……、Ａ１２７９で６４０個からなる一列の記録素子群を構成する。同様に、Ａ２、Ａ４、……、Ａ１２８０で６４０個からなる一列の記録素子群を、Ｂ１、Ｂ３、……、Ｂ１２７９で６４０個からなる一列の記録素子群を、Ｂ２、Ｂ４、……、Ｂ１２８０で６４０個からなる一列の記録素子群を構成する。そして、その数（６４０個）に対応する機能素子アレイ（６４０ビットドライバ）１５がＡＮＤ回路１４に入力される記録データ信号、分割駆動信号、入力端子ＨＥ１、ＨＥ２から入力されるヒートイネーブル信号のパルス幅に応じて駆動される。記録データ信号は各列に対応したラッチ回路７、８、９、１０からの出力である。分割駆動信号は記録データ信号に続いて４ビットの信号としてラッチ回路６に入力され、これを４→１６デコーダ１１が１６種類の出力信号に変換する。
【００６２】
さらに、ラッチ回路６、７、８、９、１０に分割駆動信号と記録データ信号を入力するシフトレジスタ４、５が備えられるで。シフトレジスタ４、５に入力されるシフトクロック信号を内部的に生成し、その展開された記録デー信号タをラッチ回路に保持する制御は、本発明のヘッド基板の特徴的な構成である。
【００６３】
従来のヘッド基板（不図示）では、このシフトレジスタに用いるシフトクロックは数１０ＭＨｚ程度であったが、本発明ではその２倍以上となる。従来、数１０ＭＨｚを越えるクロック信号入力は、半導体回路の入力バッファサイズの増大を招いた。このため５０ＭＨｚ以上の記録データ信号の転送に関しては、周波数を落として２系統以上のデータラインを設けていた。しかしながら、このような従来の方法では、記録素子数が数千個になると、その分、データラインをパラレル構成とするので、基板の端子数が増加した。
【００６４】
本発明では、このデータラインの受信部をＬＶＤＳラインとし、図４に示すように、この実施例ではＬＶＤＳレシーバ２−ａ（第１のＬＶＤＳレシーバ）を備える。ＤＡＴＡ＋とＤＡＴＡ−による差動入力信号は低電圧で数１００ｍＶ程度である。これらの低電圧信号はケーブル上の消費電力を抑え、ＥＭＩ対策にも寄与するとともに、入力段の差動バッファサイズを低減できる。半導体回路内に高周波データが入力された後は、内部回路は小さく構成することで高周波特性に見合う機能を引き出すことができる。
【００６５】
一方、ＬＶＤＳレシーバ２−ｂ（第２のＬＶＤＳレシーバ）からヘッド基板内で論理レベルまで復調されたクロック信号は内部のクロック生成部３で半分以下の速度に分周される。ＬＶＤＳレシーバ２−ａで同様に復調された記録データ信号と分割駆動信号は、シフトレジスタ４、５には高速入力されるが、上記分周クロックにてシフトされる。このようにして、入力クロック信号の周波数の半分以下の速度まで落としてデータシフトすることにより、ヘッド基板内部のデータ展開の信頼性が高まる。更に、記録データ信号と分割駆動信号を分周しパラレルにデータシフトすることも信頼性を高める方法の一つである。
【００６６】
ヘッド基板の内部構成として、ＬＶＤＳレシーバに入力された高周波信号を復調した信号を直近でシフトレジスタに供給する回路レイアウトも信頼性を高めるのに重要である。クロック生成部３で生成された内部クロックによりシフトされた記録データ信号と分割駆動信号をラッチ回路６〜１０へ保持する際には、その動作速度を従来の転送速度まで落としているため、従来通りの信頼性を保ちながら展開処理できる。以降、記録素子への記通電までの処理は従来技術と同様に行われる。
【００６７】
図５は、高周波データを内部クロックにてシフトするシフトレジスタと記録データ信号と分割駆動信号をラッチするラッチ回路の内部構成と配置構成とを示す回路図である。図４では、ラッチ回路６、７、シフトレジスタ４、５、そして、ラッチ回路８の一部が図示されている。
【００６８】
記録データ信号と分割駆動信号のシリアル信号であるデータ信号ＤＡＴＡは、分割駆動信号のためのシフトレジスタ４とその分割タイミングで同時駆動する記録素子数を決定する記録データ信号のためのシフトレジスタ５に対し整列する。このために、シフトクロックＩＣＬＫ０〜３が用いられる。
【００６９】
前述のようにこの実施例では、高周波データの最後の４ビットをシフトレジスタ４を使用してラッチ回路６に保持し、その出力を４→１６デコーダ１１で１６種類のタイミング出力に変換する。これで分割駆動順序を設定する。各記録素子列に対応するラッチ回路７〜１０（図５では７、８のみ図示）を有する構成はヘッド基板１の特徴的な構成である。毎回分割駆動順序を指定することでヘッド基板１の全記録素子２５６０個分に対応するシフトレジスタとラッチ回路を備えなくてもよいため、シフトレジスタとラッチ回路の規模を１／１６にすることができる。つまり、全ての記録素子を駆動するために１６回、シフトレジスタとラッチ回路の記録データ信号、分割駆動信号を更新する。この構成は従来から適用されているもので、半導体基板面積の低減によるコストダウンに貢献している重要な技術である。
【００７０】
図６〜図７は、ヘッド基板１に用いる各信号のタイミングチャートである。図６は駆動の概要を示し、図７は図６の特に点線Ａで囲まれた部分を詳細に説明したものである。
【００７１】
これらのタイミングチャートでは時間的に先に転送した記録データ信号と分割駆動信号とが図４〜図５に示すシフトレジスタ５の終端から整列し、対応したラッチ回路１０の終端に保持される構成である。一般的には高周波データには開始ビットや終了ビット等が付加されているが、シフトレジスタ上ではこれらに相当するビットを扱わず、ここではあくまでも記録素子に対応したビット数ということで説明する。
【００７２】
図６によれば、高周波データＤＡＴＡ±が最初にデコーダ１１が扱う分割駆動信号４ビットと時分割駆動１ブロック分の記録データ信号に相当する１６０ビット分のデータ長を持って、ヘッド基板１にシリアル入力される。これは、点線Ａで囲まれた領域の信号が対応する。これらシリアル受信した記録データ信号と分割駆動信号は、次の同時分割ブロック期間までにラッチされる。同じデータ長の更新データが同タイミングで入力され、１６回繰り返して２５６０個分の記録素子に対しての時分割駆動の記録動作が完了する。
【００７３】
各分割駆動ブロックでは、入力端子ＨＥ１、ＨＥ２から記録素子を駆動するためのヒートイネーブル信号が入力される。入力端子ＨＥ１、ＨＥ２各々からの入力タイミングがずれているのは、隣接する記録素子をクロストークなくインクに作用させるためである。
【００７４】
なお、この実施例では、入力端子ＨＥ１、ＨＥ２を用いてヒートイネーブル信号を外部から入力する構成としたが、これは記録装置本体部からの制御に関し自由度を持たせるためである。従って、ヘッド基板１自体がヒートイネーブル信号を内部発生する構成にしてもよいことは言うまでもない。この場合には、更に入力信号端子を削減でき、ヘッド基板１のコストダウンに大きく寄与する。
【００７５】
図７は、図６に点線Ａで囲まれた部分Ａの入力と内部信号の関係を示すタイミングチャートである。この実施例では、図７に示すように、高周波データＤＡＴＡ±をＬＶＤＳレシーバにより再現されたＤＡＴＡに対し、内部クロックＩＣＬＫ０〜３が十分なＤＡＴＡのセットアップ、ホールドタイムポイント（中心位置）にクロック立ち上がり位置を合わせこむ。そして、ラッチ信号によって、先に転送された１６０ビット分の記録データ信号を分割駆動信号とともにラッチ回路に保持する。そして、入力端子ＨＥ１、ＨＥ２から供給されたヒートイネーブル信号に従って記録素子が個別に駆動される。
【００７６】
以上説明した実施例によれば、ＬＶＤＳライン入力のクロック信号を再生し、これを分周して内部クロック信号を生成するクロック生成部をヘッド基板内部に設け、内部クロック信号により、後段のシフトレジスタとラッチ回路におけるシフト処理を行う。従って、ＬＶＤＳにより高周波のクロック信号を入力しても、ヘッド基板内部で低速のクロック信号によりシフトレジスタとラッチ回路におけるシフト処理が行われるので、ＥＭＩ対策にも寄与しつつ、信頼性の高いデータ信号展開をヘッド内部で実現できる。
【実施例２】
【００７７】
ここでは、実施例１で説明したヘッド基板１を複数配置した、マルチチップ記録ヘッド構成の例について説明する。
【００７８】
図８は、マルチチップ記録ヘッドアセンブリとその記録装置本体部の周辺回路構成の一例を示す機能ブロック図である。
【００７９】
図８において、左側に示すブロックは記録装置の制御回路１０１とＬＶＤＳトランシーバ（パラレルシリアル変換（Ｐ／Ｓ））１３０を示している。前述のように、記録装置本体側には記録用紙の搬送のためのモータ等のモータドライバや、インク供給機構制御のための駆動回路等、多岐に渡る回路がその他にも存在することは言うまでもない。右側に示すブロックはヘッドコントローラ１１０とＬＶＤＳレシーバ（シリアルパラレル変換（Ｓ／Ｐ））１４０（第３のＬＶＤＳレシーバ）を含む周辺回路構成である。右側のブロックは、図８の右下のブロックである記録ヘッドアセンブリ２５を制御する。なお、ヘッドコントローラ１１０、記録ヘッドアセンブリ２５、ＬＶＤＳレシーバ１４０は一体的に構成されても良いし、もしくは別体で構成されても良い。なお、記録ヘッドアセンブリ２５には、内部の温度を測定ためのセンサ１３２なども備えられる。
【００８０】
記録装置本体側には電源１５０が備えられる。制御回路１０１の構成については、既に図２を参照して説明したので、ここでの説明は省略する。
【００８１】
また、図８から分かるように、制御回路１０１とヘッドコントローラ１１０とは夫々の前段にＬＶＤＳトランシーバ、ＬＶＤＳレシーバを配置し、ＬＶＤＳにより信号の送受信を行う。なお、互いの物理的な接続部分はケーブル、もしくはフレキシブルケーブル（ＦＰＣ）であり、接続するコネクタ付近（好ましくは１インチ以内）にＬＶＤＳドライバを配置する。これにより、ペア配線の引き回しを限りなく抑えることでＬＶＤＳラインの効果を最大限に引き出すようにしている。記録ヘッドアセンブリ２５には前述の実施例で説明したヘッド基板１を複数配置し、これらのヘッド基板夫々とヘッドコントローラ１１０ともＬＶＤＳにより信号が送受信される。
【００８２】
ＬＶＤＳドライバが扱う高周波データは記録データ信号の他に記録ヘッドの制御コマンド等を含んでもよい。この場合、記録ヘッドアセンブリ側にはコマンドレジスタを用意することによって、コマンドプロトコルにあわせた制御機能を有することになる。これらデータを生成するにあたり、記録装置側でも並列処理によって得られたデータを高周波データに変換する必要がある。この機能はパラレル−シリアル変換回路によって達成される。この段階においてクロックと高周波データの多重化が必要になるため、同様にＰＬＬを用いてタイミング制御が必要になる。このような回路については、記録装置側の制御回路１０１も含めてワンチップのゲートアレイにて構成するのが機能的にも優れることはいうまでもない。この場合、ゲートアレイの配置は伝送ラインのコネクタに近くすることが必要不可欠である。
【００８３】
ヘッドコントローラ１１０に接続されるＬＶＤＳレシーバ１４０側では、記録ヘッドアセンブリ２５も含め様々な構成が考えられる。ここでは、記録ヘッドアセンブリ２５よりも高速なＬＶＤＳレシーバ１４０とヘッドコントローラ１１０を有する構成を例に挙げ説明する。
【００８４】
この場合もケーブルが接続されるコネクタ付近（好ましくは１インチ以内）にＬＶＤＳレシーバを配置する。ヘッド基板の構成は図４で説明した通りであり、図８に示す記録ヘッドアセンブリ２５では４つのヘッド基板１を千鳥配置した構成としている。
【００８５】
ＬＶＤＳレシーバ付近には多重化されたクロックを生成するためのクロックリカバリやエッジ検出回路等が適用される。高周波データはシリアル／パラレル（Ｓ／Ｐ））変換によってヘッドコントローラ１１０内に展開されるが、クロック信号、ラッチ信号は内部生成するために記録装置側から入力されるクロックやラッチ信号入力端子を備えない構成とするのが望ましい。
【００８６】
ヘッド基板１に転送する高周波データの転送速度を必要以上に多く要求しない場合、クロック同期のパラレルＬＶＤＳラインを構成しても良い。このような高周波データ信号ラインをケーブルやフレキシブルケーブル（ＦＰＣ）内に配置する場合、電源ラインとはその距離を離して配置する。できれば間に接地導電体（ＧＮＤＬ）の仕切りがあるとよい。本来、低電圧ＬＶＤＳラインはシールド線が望ましいが、記録装置内ではシールド線は使いにくい。よってフレキシブルケーブルを用いる構成が最適である。ＬＶＤＳラインのペア部は近接させ、他のＬＶＤＳラインペア部や通常の信号ラインとは接地導電体（ＧＮＤＬ）によって仕切られる構成とする。フレキシブル基板の端部に相当する配線に、ＬＶＤＳラインのペア部は使用せずグランド配線とすることが望ましい。これはＬＶＤＳラインペア部の平衡を保つためである。
【００８７】
ヘッドコントローラ１１０内部で生成された各ヘッド基板へのＬＶＤＳ高周波データや他の信号はコネクタ等で接続される。ヘッドコントローラ１１０は高速なＬＶＤＳ高周波信号をヘッド基板で対応可能な低速ＬＶＤＳへデータ展開を持つ機能の他、マルチチップの記録ヘッドアセンブリ２５に関する特性データ、センサ制御が可能な機能を有している。記録装置本体からのコマンドに従い、ヘッドコントローラ１１０を介して、記録ヘッドアセンブリ２５の駆動制御に関するデータが送受信されることになる。例えば、ヘッドコントローラ１１０を４つのヘッド基板を備えるマルチチップ対応にしておけば、記録ヘッドアセンブリが更に長尺化しても、ヘッドコントローラ１１０を追加することによって対処できる。
【００８８】
従って以上説明した実施例のような構成を採用することで、マルチチップ構成の長尺の記録ヘッド、フルライン記録ヘッドにも容易に対応できる。そして、このようなヘッド基板を複数配置したマルチチップ構成の記録ヘッドの場合、従来のヘッド基板よりもヘッド基板の端子数を著しく低減できる。
【００８９】
なお、以上説明した実施例の構成に関し、得られる効果は、電気的、機械的な構成の違いやソフトウェアシーケンス等の違いに左右されないことはいうまでもない。
【００９０】
また、ヘッド基板や記録ヘッドは様々な態様で実施されるが、ヘッド基板内で行われるシフトレジスタへの展開処理は記録素子列毎の記録データ信号を含むヘッド駆動情報のＰ／Ｓ変換（シフトレジスタからラッチ回路への転送）に先立って行われる。
【００９１】
さらに、ＬＶＤＳ信号入力は、記録データ信号やクロック信号のような高周波伝送が要求される信号に適用し、高速な伝送速度が要求されない場合はシングルエンド信号との混在があってもよい。
【図１】
0005906066.tif 000002
【図２】
0005906066.tif 000003
【図３】
0005906066.tif 000004
【図４】
0005906066.tif 000005
【図５】
0005906066.tif 000006
【図６】
0005906066.tif 000007
【図７】
0005906066.tif 000008
【図８】
0005906066.tif 000009
【図９】
0005906066.tif 000010
【図１０】
0005906066.tif 000011