(57)【特許請求の範囲】
【請求項１】
画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、
平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、
前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、
前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え、
前記画素電極は画素電極第１部と画素電極第２部を有し、
前記画素電極第１部は前記サブ画素領域内で前記電位供給ラインの上側の層に配置されて前記走査線と略平行をなして線状に形成され、
前記画素電極第２部は前記画素電極第１部と連なり前記データ線と平行に形成されて前記電位供給ラインに接続され、
前記共通電極は共通電極第１部と共通電極第２部を有し、
前記共通電極第１部は前記画素電極第１部と対向しながら配列してそれぞれが前記画素電極第１部と等しい距離だけ離間して前記基板と略平行な電界を形成し、
前記共通電極第２部は前記共通電極第１部と連なり前記蓄積容量電極の上側に絶縁層を介して設けられる、ことを特徴とする液晶表示装置。
【請求項２】
前記電位供給ラインと前記蓄積容量電極とが前記データ線と前記走査線との交差部近傍で連なる略Ｌ字形状に形成したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記蓄積容量電極が前記走査線を覆い、前記共通電極第２部が前記蓄積容量電極を覆うように形成したことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
複数の前記データ線の間隔を、複数の前記走査線の間隔に比べて大きく配置したことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、液晶表示装置に関し、特に、薄膜トランジスタ基板に略垂直な電界で液晶分子を駆動させるアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
従来から広く用いられているＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式は、高コントラストである反面、液晶の分子軸が垂直電界によって立ち上がることから視角依存性が著しいという問題があった。近年ではＴＶなど大型モニター向けの需要が高まっており、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式やＦＦＳ方式といった薄膜トランジスタ（以降、ＴＦＴという）が設けられる基板に対して略平行な電界を液晶分子に付与して駆動させる、いわゆる横電界方式の液晶パネルが普及している。横電界方式の液晶パネルとして、例えばＩＰＳ方式は、基板上のデータ線もしくは走査線に略平行な複数の画素電極と、この画素電極と対をなす共通電極とを備え、これら画素電極と共通電極との間に形成される上記基板に略平行な電界によって上記基板に対して平行な面内で液晶分子を回転させて表示を制御している。この方式で液晶分子を駆動することにより、分子軸の立ち上がり角に対する視角依存性がなくなるため、ＴＮ方式よりも視角特性が大幅に有利となる。
【０００３】
このような液晶表示装置において、より広い範囲で液晶分子を駆動されることが好ましく、例えば、ＴＦＴが設けられる基板とこの基板に対向配置されカラーフィルタを備える対向基板との間に層設される液晶材料をより広いエリアで駆動させる技術が特許文献１などに記載されている。例えば特許文献１では、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術が示されている。また、特許文献２には、画素電極と対向電極を走査線と略平行にし、データ線とソース画素電極を隣接させ、また走査線上に蓄積容量電極を形成し、輝度を向上させた横電界方式の液晶表示装置が開示されている（図１０）。一方、特許文献３には、走査線及びデータ線が層間絶縁膜を介して共通電極に覆われ、開口率を向上させた横電界方式の液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２１２４３６号公報
【特許文献２】特開２００２−１２２８７６号公報
【特許文献３】特開２００４−０６２１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１では、基板と略平行な電界を形成するためには、基板上に画素電極と共通電極とを配置する必要があり、例えばデータ線と画素電極との間にはデータ信号伝達の遅延が発生しないようにクリアランスを設ける必要があるが、このクリアランスのためにデータ線から電極を離さなければならず、サブ画素内で液晶分子の駆動範囲を広げられず開口率を高められないといった課題があった。
【０００６】
また、特許文献２に対して、横電界方式の液晶表示装置では、データ線と画素電極との間にはデータ信号伝達の遅延が発生しないようにクリアランスを設ける必要があるが、例えば上記のような液晶表示装置においては、データ線と画素電極が同層にあるため、画素電極の結束部分をデータ線から離さなければならず、サブ画素内で液晶分子の駆動範囲を広げられないという課題があった。
【０００７】
一方、特許文献３において、この液晶表示装置では蓄積容量は、画素電極と共通電極配線及び画素電極と共通電極の間で形成されている。この蓄積容量は構造上画素の短辺側に形成されるため、面積が大きく取れず、十分な蓄積容量を確保できないという課題があった。
【０００８】
本発明は上記の事情に鑑みてなされたものであり、液晶分子の駆動エリアをサブ画素内で拡大しつつ蓄積容量を十分に確保することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の液晶表示装置は、画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え、前記画素電極は画素電極第１部と画素電極第２部を有し、前記画素電極第１部は前記サブ画素領域内で前記電位供給ラインの上側の層に配置されて前記走査線と略平行をなして線状のパタンで形成されて画素電極と一定距離だけ離間して形成され、前記画素電極第２部は前記画素電極第１部と連なり前記データ線と平行に形成され前記電位供給ラインに接続され、前記共通電極は共通電極第１部と共通電極第２部を有し、前記共通電極第１部は前記画素電極第１部と対向しながら配列してそれぞれが前記画素電極第１部と等しい距離だけ離間して前記基板と略平行な電界を形成し、前記共通電極第２部は前記共通電極第１部と連なり前記蓄積容量電極の上側に絶縁層を介して設けられる、ことを特徴とする。
【発明の効果】
【００１２】
本願発明により、基板と垂直な方向から観察して、画素電極もしくは共通電極をデータ線側により近づけて配置することができ液晶分子を駆動するための電界をサブ画素内でより広く形成しながら、蓄積容量を十分に確保することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図２】本発明の第１の実施例からなる液晶表示装置を示す図１におけるＡ−Ａ’における断面図を示す図である。
【図３】本発明の第１の実施例からなる液晶表示装置のデータ線の延びる方向と略垂直な平面で基板を切断した断面図である。
【図４】本発明の第１の実施例からなる液晶表示装置を示す図１のサブ画素を３つ並べた態様を示す説明図である。
【図５】本発明の第２の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図６】本発明の第２の実施例からなる液晶表示装置を示す図５におけるＡ−Ａ’における断面図を示す図である。
【図７】本発明の第３の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図８】本発明の第３の実施例からなる液晶表示装置を示す図７におけるＡ−Ａ’における断面図を示す図である。
【図９】本発明の第３の実施例からなる液晶表示装置のデータ線の延びる方向と垂直な平面で基板を切断した断面図である。
【図１０】従来の液晶表示装置の平面図である。
【発明を実施するための形態】
【００１４】
本発明の実施の形態について実施例に沿って説明する。
【実施例１】
【００１５】
図１に示すように、液晶表示装置は、複数のデータ線１が互いに平行をなして透明な基板（第１基板）上に配置されている。このデータ線１と略垂直をなして複数の走査線２が配置され、これら複数のデータ線１と走査線２とによってマトリクス上に配列された複数のサブ画素領域が区画されている。
【００１６】
データ線と交差する近傍付近の走査線上にはゲート電極が設けられ、走査線と交差するデータ線からはドレイン電極が接続されている。このような構造により、データ線１と走査線２との近傍には薄膜トランジスタを形成して配置することができる。
【００１７】
データ線の一方の横側には、データ線１に沿ってソース画素電極（ソース電極と接続された電位供給ライン）が配置され、ＴＦＴからのソース電極はこのソース画素電極に接続されている。
【００１８】
ソース画素電極９の上層には、画素電極が配置され、画素電極は櫛歯状に形成されている。
【００１９】
例えば、画素電極は、走査線と略平行な複数の第１の部分３（画素電極の第１部）と、この第１の部分３と連なる第２の部分４（画素電極の第２部）とから構成される。
【００２０】
画素電極に対応し、共通電極も走査線と略平行な複数の第１の部分５（共通電極の第１部）と、この第１の部分５と連なる第３、第２の部分７、６（共通電極の第３部、第２部）とを有する。
【００２１】
共通電極の第１の部分５と、画素電極の第１の部分３とは互いに一定間隔を隔てて配置され、基板と略平行な電界を形成することができる。
【００２２】
図１および図２に示す第１の実施例の画素を以下、作成順を追って、詳細に説明する。
【００２３】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【００２４】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【００２５】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【００２６】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成し、画素電極を接続するスルーホール２５を形成する。
【００２７】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、画素電極の第１の部分３、画素電極の第１の部分どうしを接続する第２の部分４、共通電極の第１の部分５、走査線をシールドする共通電極の第２の部分６、データ線をシールドする共通電極の第３の部分７からなるパタンを形成する。ＩＴＯで形成された画素電極は第２の部分４において、スルーホール２５を介して、第２の金属層で形成したソース画素電極９に接続される。
【００２８】
以上の方法により、ＴＦＴアレイを形成する。
【００２９】
次にカラーフィルタ基板の製造方法を述べる。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート膜１８を形成し、その上に、柱状スペーサ３５を形成する。
【００３０】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【００３１】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【００３２】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例１の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【００３３】
櫛歯状の電極を構成する画素電極の第１の部分３と共通電極の第１の部分５、および走査線をシールドする共通電極の第２の部分６は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。画素電極の第１の部分３の右側半分は、液晶配向方向から時計回りにθ、左側下側半分は−θだけ傾いている。
【００３４】
このように、走査線２およびこの延在方向に延在する櫛歯電極を構成する画素電極３および共通電極５が液晶の配向方向に関して対称に屈曲していることにより、画素電極３と共通電極５との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向の電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【００３５】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝１５°とした。
【００３６】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【００３７】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【００３８】
蓄積容量電極８は、共通電極の第２の部分６にも覆われているため、蓄積容量電極８と共通電極の第２の部分６との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【００３９】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極３と等電位を有するため、走査線２からの電界をシールドする機能を有する。このため、走査線２をシールドする共通電極の第２の部分６は、幅をそれほど広く取る必要がない。
【００４０】
第２の金属層からなる蓄積容量電極６がない場合、走査線２の電界をシールドするための共通電極６は、走査線２のエッジから７μｍ張り出させる必要であったが、このように第２の金属層からなる蓄積容量電極８で覆うことにより、張り出し幅は６μｍに減ずることができた。
【００４１】
上述の説明の通り、本願の第１の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。
【００４２】
図３に示すように、ソース画素電極９の上側に画素電極を設けることにより、画素電極をデータ線１側により近づけることができ、液晶駆動用の電界をより広いエリアで形成することができる。
【００４３】
また、薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【００４４】
また、ソース画素電極９と蓄積容量電極とを略Ｌ字形状の形成したことで、開口率を高めることができる。
【００４５】
本画素構造においては、共通電極電位は、全て最上層のＩＴＯで形成されており、最上層ＩＴＯをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【００４６】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線２およびデータ線１からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。
【００４７】
図４には、図１に示された１サブ画素をデータ線の延在方向に３サブ画素並べることにより１画素を形成した例を示す。３つのサブ画素はそれぞれＲ２０、Ｇ１９、Ｂ２１の色層に対応させた。このようにＲＧＢが同じデータ線に接続するようにサブ画素を配置する場合のように、横長のサブ画素において、本画素構造は高い開口率を有する。このように、ＲＧＢのサブ画素を同じデータ線に接続することにより、データ線を駆動するドライバーＩＣの個数を減らすことができ、より低コストで、液晶表示装置を作製することができる。
【００４８】
データ線の延在方向には、ブラックマトリクス３４を配置して、データ線１の近傍およびＴＦＴに対向する部分を遮光する。ＲＧＢの色層は走査線２の延在方向に延在したパタンとして、色層の境界においては、６μｍ程度の色層どうしが重なるように色重ね遮光部３６を配置した。走査線２上は第２の金属層からなる蓄積容量電極８およびＩＴＯで形成された共通電極の第２の部分６によってシールドされているため、走査線２からの電界により液晶が動くことがないので、それほど遮光性能を高くする必要はなく、色重ね遮光部３６を６μｍ幅でとることにより、色層間の混色を防ぐことができ、かつ開口部に遮光部がはみ出すことがなく、高い透過率を維持できる。
【実施例２】
【００４９】
本願発明の第６の実施例について、図５、図６を用いて説明する。図５は本願発明の第２の実施例に係る液晶表示装置の１サブ画素の構成を示す平面図である。図６に図１２のＡ−Ａ’における断面図を示す。
【００５０】
図５および図６に示す第２の実施例の画素を以下、作成順を追って、詳細に説明する。
【００５１】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【００５２】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【００５３】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【００５４】
次に、透明電極ＩＴＯ  ８００Ａにより、平面状の画素電極４１を形成する。
【００５５】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成し、画素電極を接続するスルーホール２５を形成する。
【００５６】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、共通電極の第１の部分５、走査線をシールドする共通電極の第２の部分６、データ線をシールドする共通電極の第３の部分７からなるパタンを形成する。
【００５７】
以上の方法により、ＴＦＴアレイを形成する。
【００５８】
次にカラーフィルタ基板の製造方法を述べる。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート膜１８を形成し、その上に、柱状スペーサ３５を形成する。
【００５９】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【００６０】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【００６１】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例５の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【００６２】
共通電極の第１の部分５、および走査線をシールドする共通電極の第２の部分６は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。
このように、走査線２およびこの延在方向に延在する櫛歯電極を構成する共通電極５が液晶の配向方向に関して対称に屈曲していることにより、画素電極４１と共通電極５との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【００６３】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝８°とした。
【００６４】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【００６５】
このように薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【００６６】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【００６７】
蓄積容量電極８は、共通電極の第２の部分６にも覆われているため、蓄積容量電極８と共通電極の第２の部分６との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【００６８】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極４１と等電位を有するため、走査線２からの電界をシールドする機能を有する。このため、走査線２をシールドする共通電極の第２の部分６は、幅をそれほど広く取る必要がない。
【００６９】
第２の金属層からなる蓄積容量電極６がない場合、走査線２の電界をシールドするための共通電極６は、走査線２のエッジから７μｍ張り出させる必要であったが、このように第２の金属層からなる蓄積容量電極８で覆うことにより、張り出し幅は６μｍに減ずることができた。
【００７０】
データ線１をシールドする共通電極の第３の部分７は、データ線１と第２の金属層からなるソース画素電極部分９との間をシールドするように形成されている。これにより、データ線１と画素電極４１との間に印加される電界により、液晶が変形することによるその部分からの光漏れによるクロストークを抑えることができる。
【００７１】
柱状スペーサ３５は、Ｂサブ画素のブラックマトリクス上で、アレイ基板上のソース画素電極９近傍に当接する位置に配置した。このようにすることにより、開口部に影響を与えることなく、高い開口率を維持できた。
【００７２】
上述の説明の通り、本願の第２の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。
【００７３】
本画素構造においては、共通電極電位は、全て最上層のＩＴＯで形成されており、最上層ＩＴＯをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【００７４】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線２およびデータ線１からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。
【実施例３】
【００７５】
本願発明の第２の実施例について、図７、図８、図９を用いて説明する。図７は本願発明の第３の実施例に係る液晶表示装置の１サブ画素の構成を示す平面図である。図８に図７のＡ−Ａ’における断面図を示す。
【００７６】
図７〜図９に示す第２の実施例の画素を以下、作成順を追って、詳細に説明する。
【００７７】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【００７８】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【００７９】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【００８０】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成する。
【００８１】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、平面状の共通電極４３を形成する。平面状の共通電極４３には、画素電極を接続するためのスルーホール４４を形成しておく。
【００８２】
次に、第２の保護絶縁膜４５として、ＳｉＮｘ  ３０００Ａを形成する。
【００８３】
ここで、ゲート絶縁膜１３、保護絶縁膜１４、第２の保護絶縁膜４５にスルーホール２５を形成する。
【００８４】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、複数のストライプ状の画素電極４２およびこれらを連結する画素電極の第２の部分４６からなるパタンを形成し、スルーホール２５、４４を介して、画素電極の第２の部分４６の箇所で、ソース画素電極９に接続される。
【００８５】
以上の方法により、ＴＦＴアレイを形成する。
【００８６】
カラーフィルタ基板の製造方法を述べる（図４参照）。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート膜１８を形成し、その上に、柱状スペーサ３５を形成する。
【００８７】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【００８８】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【００８９】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例６の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【００９０】
このように、走査線２およびこの延在方向に延在するストライプ状の画素電極４２が液晶の配向方向に関して対称に屈曲していることにより、ストライプ状の画素電極４２と平面状の共通電極４３との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【００９１】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝８°とした。
【００９２】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【００９３】
このように薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【００９４】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【００９５】
蓄積容量電極８は、共通電極４３にも覆われているため、蓄積容量電極８と共通電極４３との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【００９６】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極４１と等電位を有するため、走査線２からの電界をシールドする機能を有する。
【００９７】
上述の説明の通り、本願の第３の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。
【００９８】
本画素構造においては、共通電極電位は、平面状の共通電極４３を構成するＩＴＯの層で形成されており、この共通電極をマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【００９９】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となる。
【産業上の利用可能性】
【０１００】
本願発明は、横電界方式のアクティブマトリクス型液晶表示装置及び該液晶表示装置を表示装置として利用する任意の機器に利用可能である。
【符号の説明】
【０１０１】
１  データ線
２  走査線
３  画素電極の第１の部分（画素電極の第１部）
４，４６  画素電極の第２の部分（画素電極の第２部）
５  共通電極の第１の部分（共通電極の第１部）
６  共通電極の第２の部分（共通電極の第２部）
７  共通電極の第３の部分（共通電極の第３部）
８  蓄積容量電極
９  ソース画素電極
１０  薄膜半導体層
１１  入射側偏光板
１２  第１の透明絶縁性基板
１３  ゲート絶縁膜
１４  保護絶縁膜
１５、１６  配向膜
１７  液晶
１８  オーバーコート膜
１９  緑（Ｇ）の色層
２０  赤（Ｒ）の色層
２１  青（Ｂ）の色層
２２  第２の透明絶縁性基板
２３  ＩＴＯ膜
２４  出射側偏光板
２５  画素電極を接続するスルーホール
３２  液晶の初期配向方向
３４  ブラックマトリクス
３５  柱状スペーサ
３６  色重ね遮光部
４１  平面状の画素電極
４２  画素電極
４３  平面状の共通電極
４４  平面状の共通電極に形成した画素電極を接続するスルーホール
４５  第２の保護絶縁膜
【図１】
0005888557.tif 000002
【図２】
0005888557.tif 000003
【図３】
0005888557.tif 000004
【図４】
0005888557.tif 000005
【図５】
0005888557.tif 000006
【図６】
0005888557.tif 000007
【図７】
0005888557.tif 000008
【図８】
0005888557.tif 000009
【図９】
0005888557.tif 000010
【図１０】
0005888557.tif 000011