(57)【特許請求の範囲】
【請求項１】
遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう主制御手段と、該主制御手段の処理に用いられるデータを不揮発的に保持可能な第１ＲＡＭと、前記主制御手段からの指令に基づき、当該遊技機の遊技者に対して価値担体を払い出す制御を行なう払出制御手段と、該払出制御手段の処理に用いられるデータを不揮発的に保持可能な第２ＲＡＭと、前記第１ＲＡＭおよび前記第２ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、
前記主制御手段は、通電時にセキュリティーチェックが行われた後、投入時処理が実行され、前記当否判定制御をはじめとするメイン処理を行なうものであり、
前記払出制御手段は、通電時にセキュリティーチェックが行われた後、投入時処理が実行され、当該遊技機の遊技者に対して価値担体を払い出す制御をはじめとするメイン処理を、前記主制御手段におけるメイン処理よりも早い時点で行なうものであり、
前記主制御手段および前記払出制御手段の各前記投入時処理において、前記通電された際に前記クリアスイッチが操作されていたか否かを推定する推定手段と、
該推定手段により前記クリアスイッチが操作されていたと推定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定し、該状態に遷移したと判定した場合に非操作信号を出力する非操作信号出力手段と、
当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、
前記非操作信号出力手段により非操作信号が出力されると、前記第２乱数発生手段が発生した乱数に基づいて算出した数値を、当否判定に用いる乱数の初期値として設定する初期値設定手段と
前記推定手段により、前記クリアスイッチが操作されていたと推定されると、少なくとも前記非操作信号出力手段により前記非操作信号が出力された後に、前記第１ＲＡＭに保持されたデータをクリアする第１ＲＡＭクリア手段と、
前記推定手段により、前記クリアスイッチが操作されていたと推定されると、前記非操作信号出力手段により前記非操作信号が出力されるのを待つことなく、前記第２ＲＡＭに保持されたデータをクリアする第２ＲＡＭクリア手段と、
前記推定手段により、前記クリアスイッチが操作されていなかったと推定されると、前記第１ＲＡＭおよび前記第２ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段と、
を備え、
前記非操作信号出力手段は、前記クリアスイッチが操作されていない状態に遷移したと判定してから所定時間後に前記非操作信号を出力するものであって、該所定時間は、少なくとも、当該遊技機の通電後、前記初期値設定手段が正常に稼動するまでに要する時間であり、
前記推定手段は、
当該遊技機に通電された際に前記クリアスイッチが操作されていると、ＲＡＭクリア信号を予め定められた時間、出力するＲＡＭクリア信号発生回路と、
該ＲＡＭクリア信号発生回路によりＲＡＭクリア信号が出力されている場合に、当該遊技機に通電された際に前記クリアスイッチが操作されていたと判定する判定手段と
を備えたことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関するものであり、特に、遊技状態を不揮発的に記憶し、電源を投入すると、電源断時の遊技状態を前記記憶に基づいて復旧可能に構成された遊技機に関するものである。
【背景技術】
【０００２】
パチンコ機やパチスロ機と呼ばれる遊技機においては、内部で乱数を発生させ、始動入賞やレバー操作時に取得した乱数カウンタの値（以下単に乱数と言う）に応じて当否判定が主制御基板において行なわれている。例えばパチンコ機においては、始動入賞時に乱数を取得し、この値が予め定められた大当たり値（例えば７）であると、大当たり遊技を発生させるといったことが行なわれている。乱数カウンタは、所定の確率で大当たり値が発生するように構成されているが、狙い撃ちされないように、非周期的に大当たり値が発生するように設計されている。しかしながら、電源投入時などには、乱数カウンタに特有の初期値で乱数を生成する遊技機が多く、これでは大当たり値が発生するタイミングが初回に限り分かることになる。これを悪用して、遊技機に不正基板を取り付け、電源を遮断・再投入することにより大当たり値を狙い打つという不正行為が行なわれることがある。
【０００３】
こうした不正行為を防止するために特許文献１では、乱数カウンタの値がパチンコ機固有の識別番号に一致するまで待機させることにより、電源投入から大当たり値が生成されるまでのタイミングをパチンコ機ごとに変化させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０４０５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の発明においても、そのパチンコ機の識別番号が一旦特定されると、識別番号は変化しないので、その遊技機においては従来と同様に不正行為が繰り返し行なわれる可能性がある。遊技状態をＲＡＭなどに不揮発的に記憶して、電源が遮断された後に再投入されると、電源断時の遊技状態を前記ＲＡＭなどに基づいて復旧する遊技機が多いが、こうした機種においても、ＲＡＭクリア操作を受けることにより、乱数が初期化されてしまい、前記と同様の不正行為が行なわれることがある。
また、ＲＡＭクリア操作が行なわれると、主制御基板の備えるＲＡＭだけでなく、払出制御基板（パチンコ機においては、遊技球を遊技者に払い出す制御を行なう回路基板）のＲＡＭもクリアされる。払出制御基板は、主制御基板から受信した払出指令信号に基づいて、払出装置を駆動して払出動作（パチンコ機においては、遊技球を遊技者に払い出す）を制御するものであるが、払出指令信号以外にも主制御基板から信号（例えば、払出制御基板が起動していることを確認するための信号）を受信することも考えられるので、ＲＡＭクリアを受けた払出制御基板が速やかに起動することも重要である。
本発明は係る課題に鑑みなされたものであり、遊技機の電源の入切を悪用した不正行為を防止するとともに、ＲＡＭクリア後も払出制御基板が速やかに起動可能にすることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するためになされた本発明の請求項１記載の遊技機は、遊技における当否判定に用いられる第１乱数を発生させる第１乱数発生手段と、少なくとも、前記第１乱数に基づく当否判定制御を行なう主制御手段と、該主制御手段の処理に用いられるデータを不揮発的に保持可能な第１ＲＡＭと、前記主制御手段からの指令に基づき、当該遊技機の遊技者に対して価値担体を払い出す制御を行なう払出制御手段と、該払出制御手段の処理に用いられるデータを不揮発的に保持可能な第２ＲＡＭと、前記第１ＲＡＭおよび前記第２ＲＡＭの保持内容をクリアする時に操作されるクリアスイッチとを備えた遊技機において、前記主制御手段は、通電時にセキュリティーチェックが行われた後、投入時処理が実行され、前記当否判定制御をはじめとするメイン処理を行なうものであり、前記払出制御手段は、通電時にセキュリティーチェックが行われた後、投入時処理が実行され、当該遊技機の遊技者に対して価値担体を払い出す制御をはじめとするメイン処理を、前記主制御手段におけるメイン処理よりも早い時点で行なうものであり、 前記主制御手段および前記払出制御手段の各前記投入時処理において、前記通電された際に前記クリアスイッチが操作されていたか否かを推定する推定手段と、該推定手段により前記クリアスイッチが操作されていたと推定された場合に、該クリアスイッチが操作されていない状態に遷移したか否かを判定し、該状態に遷移したと判定した場合に非操作信号を出力する非操作信号出力手段と、当該遊技機に通電されると起動して、前記第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させる第２乱数発生手段と、前記非操作信号出力手段により非操作信号が出力されると、前記第２乱数発生手段が発生した乱数に基づいて算出した数値を、当否判定に用いる乱数の初期値として設定する初期値設定手段と、前記推定手段により、前記クリアスイッチが操作されていたと推定されると、少なくとも前記非操作信号出力手段により前記非操作信号が出力された後に、前記第１ＲＡＭに保持されたデータをクリアする第１ＲＡＭクリア手段と、前記推定手段により、前記クリアスイッチが操作されていたと推定されると、前記非操作信号出力手段により前記非操作信号が出力されるのを待つことなく、前記第２ＲＡＭに保持されたデータをクリアする第２ＲＡＭクリア手段と、前記推定手段により、前記クリアスイッチが操作されていなかったと推定されると、前記第１ＲＡＭおよび前記第２ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧する復旧手段と、を備え、前記非操作信号出力手段は、前記クリアスイッチが操作されていない状態に遷移したと判定してから所定時間後に前記非操作信号を出力するものであって、該所定時間は、少なくとも、当該遊技機の通電後、前記初期値設定手段が正常に稼動するまでに要する時間であり、前記推定手段は、当該遊技機に通電された際に前記クリアスイッチが操作されていると、ＲＡＭクリア信号を予め定められた時間、出力するＲＡＭクリア信号発生回路と、該ＲＡＭクリア信号発生回路によりＲＡＭクリア信号が出力されている場合に、当該遊技機に通電された際に前記クリアスイッチが操作されていたと判��する判定手段とを備えたことを特徴とする。
【０００８】
本発明の参考例１は、請求項１に記載の本発明において、前記非操作信号は、前記ＲＡＭクリア信号の出力停止により実現されることを特徴とする。
【発明の効果】
【０００９】
請求項１に記載の遊技機において、ＲＡＭクリアを行なうには、遊技機が通電されていない状態からクリアスイッチを操作し、そのまま通電させる。すると、推定手段が、「通電された際にクリアスイッチが操作されていた」と推定する。すると非操作信号出力手段が、クリアスイッチが操作されていない状態に遷移したか否かを判定し、該状態に遷移したと判定した場合に非操作信号を出力する。そして初期値設定手段が、当否判定に用いる第１乱数の初期値として、第２乱数発生手段が発生した第２乱数に基づいて算出した数値を設定する。第２乱数発生手段は、第１乱数とは独立した第２乱数を、時間経過と共に更新させつつ発生させるものである。このため、非操作信号が発生された時点に応じて第２乱数の値は変化する。この第２乱数の値に基づいて算出された値を第１乱数の初期値として設定するので、ＲＡＭクリアの都度、第１乱数は異なる値となることが期待できる。これにより、大当たり値が発生するタイミングは同じ遊技機においてもＲＡＭクリアをする度、変わることとなり、前述のような不正行為が極めて困難となる。
また、通電された際にクリアスイッチが操作されていたか否かは、推定手段が推定するので、非通電状態においてもクリアスイッチが操作されているか否かを常時監視している必要が無い。なお、推定手段が「通電された際にクリアスイッチが操作されていなかった」と推定した場合には、復旧手段が、第１ＲＡＭおよび第２ＲＡＭに保持されたデータに基づいて当該遊技機の遊技状態を復旧するので、第１乱数の値も電源断時の値に復旧することになり、不正行為をするのはやはり困難である。
【００１０】
クリアスイッチが操作されていた場合は、主制御手段のデータを記憶する第１ＲＡＭ、ならびに払出御装置のデータを記憶する第２ＲＡＭの双方がクリアされるが、そのタイミングが異なる。第１ＲＡＭ内のデータは、非操作信号出力手段によって非操作信号が出力された後（直後とは限らない）に第１ＲＡＭクリア手段によってクリアされ、第２ＲＡＭに保持されたデータは、非操作信号が出力されるのを待たずに第２ＲＡＭクリア手段によってクリアされる。ＲＡＭがクリアされる場合、各制御手段が本来行う処理（メイン処理）は、当然、ＲＡＭクリア後でないと適切に実行できない。従って、払出制御手段においても非操作信号の出力を待ってＲＡＭをクリアする構成に比べ、早い時点で払出制御手段が起動することが可能となる。
【００１１】
なお、主制御手段や払出制御手段を構成するコンピュータシステムでは、一般に起動時にセキュリティーチェックを行なうが、払出制御手段は価値担体（パチンコ機ならば遊技球、回胴式遊技機ならばメダル）を払い出すという単純な作業を行なうのに対し、主制御手段は前記乱数の発生、当否判定制御、払出制御手段に対する指令の出力など様々な処理（前述していない当選後の遊技動作全般を制御するのも通常、主制御手段が行なう）を行なう。このため、これらのプログラムを格納する主制御手段のＲＯＭは、一般に払出制御手段のＲＯＭよりも大容量となり、セキュリティーチェックには払出制御手段よりも時間が掛かる。主制御手段ではこのセキュリティーチェックに加え、前述のように非操作信号の出力を待つので、主制御手段のメイン処理が起動した時点では、既に払出制御手段のメイン処理が起動されている可能性は極めて高い。従って、払出制御手段は主制御手段より送信されてくる信号を着実に受信することができる。
【００１２】
なお、第１乱数の初期値は、第１乱数として出力されうる最初の値に限らない。例えば、一般に乱数を生成するに際し用いられるシード（乱数種）と呼ばれる値も第１乱数の初期値に含まれる。また、設定される値は第２乱数の値から算出されるわけだが、この「算出」には、第２乱数の値をそのまま用いる態様も含む。そのまま用いる場合の値は、元の値に０を加えたり、１倍したりしたものと解釈できるからである。また、第２乱数の値と、これに対応する第１乱数の初期値として設定すべき数値とを対応づけたテーブルを予め用意しておき、このテーブルを参照することも、ここでは「算出」と呼ぶこととする。この態様では、テーブルを参照することにより第２乱数から算出された値を、第１乱数の初期値を設定することになる。
また、クリアスイッチに対する「操作」としては、クリアスイッチのタイプにより様々な態様が考えられる。クリアスイッチがモーメンタリ動作をする押しボタンであれば、押すことが操作であり、スライドスイッチであれば、そのつまみを一方向にスライドさせることが操作であり、レバーであれば、そのレバーをいずれか一方に回動させることが操作である。なお、本発明の遊技機に対してＲＡＭクリアを行なう操作者は、操作していたクリアスイッチの操作をやめる必要があるのだが、これは、クリアスイッチがスライドスイッチならスライドさせたつまみを元に戻す、レバーなら一方向に回動させたレバーを逆方向に回動させるという自然な動作である。特にクリアスイッチがモーメンタリ動作の押しボタンであれば、手や指をボタンから離すだけで非操作状態になるので好適である。
【００１３】
しかも非操作信号出力手段は、クリアスイッチが操作されていない状態に遷移したと判定してから所定時間後に非操作信号を出力するものとなっている。この所定時間は、少なくとも、当該遊技機の通電後、初期値設定手段が正常に稼動するまでに要する時間となっている。
これに反し、クリアスイッチが操作されている状態から操作されていない状態に遷移すると直ちに非操作信号が出力されるように構成すると、第２乱数発生手段が発生した第２乱数に基づいて、当否判定に用いる第１乱数の初期値を初期値設定手段が設定しようとしても、初期値設定手段自体が正常に稼動していない可能性がある。なぜなら、操作者が通電とクリアスイッチに対する非操作をほぼ同時に行なう可能性があるからである。こうした場合には、非操作信号が出力されても、その際には通電後、間もないので、初期値設定手段が正常に動作せず、初期値が適切に設定されない恐れがある。
【００１４】
この点、請求項１に記載の遊技機では、たとえクリアスイッチが操作されていない状態に遷移しても、初期値設定手段が正常に稼動するまでに要する時間が経過するまでは非操作信号が出力されない。従って、非操作信号が検出されたときには、初期値設定手段は正常に稼動しているので、確実に初期値の設定を行なうことができる。なお、「当該遊技機の通電後、初期値設定手段が正常に稼動するまでに要する時間」とは、通電してから初期値設定手段が正常に稼動するまでに要する時間の全体を指しているのではない。前述のように、遊技機に通電すると、クリアスイッチが操作されているか否かを判定したり、その操作が停止されたか否かを判定したり等、様々な処理（前述したものに限らない）が初期値設定手段の稼動前に行なわれる。こうした様々な処理に要する時間は、「通電してから初期値設定手段が正常に稼動するまでに要する時間の全体」から差し引いてよい。
【００１５】
推定手段は、ＲＡＭクリア信号発生回路と、判定手段とを備えている。ＲＡＭクリア信号発生回路は、当該遊技機に通電された際にクリアスイッチが操作されていると、ＲＡＭクリア信号を予め定められた時間、出力する（クリアスイッチが操作されていないと、ＲＡＭクリア信号は出力されない）。判定手段は、このＲＡＭクリア信号が出力されている場合に、「当該遊技機に通電された際にクリアスイッチが操作されていた」と判定する。
【００１６】
遊技機が通電されていない状態からクリアスイッチを操作し、そのまま通電させれば、ＲＡＭクリア信号発生回路が、予め定められた時間、ＲＡＭクリア信号を発生させるので、判定手段は、このＲＡＭクリア信号を検出することにより「遊技機が通電された際に、クリアスイッチが操作されていた」と判定することができる。ＲＡＭクリア信号発生回路は、タイマー回路や順序回路等により容易に構成できるので、遊技機の非通電状態において、クリアスイッチが操作されているか否かをソフトウェア等で常時監視したり、クリアスイッチの立ち上がり（または立ち下がり。以下、立ち上がりで代表）を検知したりする必要が無い。本発明も立ち上がり検出であるが、それは「遊技機への通電」という遊技機の動作において必然的に発生する立ち上がり信号であるため、遊技機への通電状態が遮断された状態において、クリアスイッチへの操作の有無などを検出するための通電状態を別途用意する必要は無い。
【００１７】
参考例１の遊技機では、非操作信号を、非操作信号を、ＲＡＭクリア信号の出力停止により実現している。これに反し、非操作信号をＲＡＭクリア信号とは別に構成しても構わないが、こうすると入力ポートなどにおいて、非操作信号のための設定が必要となる。この点、参考例１の遊技機によれば、ＲＡＭクリア信号で非操作信号を兼用することになるので、ＲＡＭクリア信号さえ監視すればよい。例えば、当該遊技機に通電された際にクリアスイッチが操作されていると、ＲＡＭクリア信号をオンにし、クリアスイッチが操作されなくなるとＲＡＭクリア信号をオフにすることが考えられる。また、クリアスイッチが操作されたことを、確実に判定手段に検知させるために、クリアスイッチが操作されなくなった時点から一定時間（例えば１００ｍｓ）はＲＡＭクリア信号をオンのままにしておいてもよい。こうすれば、判定手段がＲＡＭクリア信号を確実に検出することと、クリアスイッチが非操作状態に遷移したことをＲＡＭクリア信号だけで検出することと、非操作状態に遷移した時点に応じて第１乱数の初期値を変化させることとを全て成立させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る遊技機の正面図
【図２】遊技機の遊技盤の正面図
【図３】遊技機の裏面図
【図４】遊技機の電気ブロック図
【図５】遊技機の要部の詳細電気構成を示すブロック図
【図６】遊技機の動作を示すタイミングチャート
【図７】遊技機の電源基板の正面図
【図８】遊技機を構成する主制御装置のＣＰＵが電源投入時に実行する処理のフローチャート
【図９】主制御装置のＣＰＵが実行するメイン処理のフローチャート
【図１０】主制御装置のＣＰＵが実行する初期値乱数設定処理のフローチャート
【図１１】遊技機が備える払出制御装置のＣＰＵが電源投入時に実行する処理のフローチャート
【図１２】（ａ）が従来の主制御装置と払出制御装置にてＲＡＭクリアを行なう際にそれぞれ行なわれる処理の概略を示すタイムチャート、（ｂ）がＲＡＭクリアを行なう際に主制御装置および払出制御装置の双方にてＲＡＭクリア信号がオフとなるのを待つ場合の処理の概略を示すタイムチャート、（ｃ）がＲＡＭクリアを行なう際に主制御装置のみＲＡＭクリア信号がオフとなるのを待つ場合の処理の概略を示すタイムチャート
【発明を実施するための形態】
【００１９】
以下に本発明の好適な実施形態について説明する。尚、本発明の実施の形態は下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する種々の形態を採ることができ、各実施例に記載された内容を適宜組み合わせることが可能なことはいうまでもない。
［実施例１］
【００２０】
図１に示すように、弾球遊技機の一種であるパチンコ機５０は、縦長の固定外郭保持枠をなす外枠５１にて構成の各部を保持する構造である。外枠５１の左側上下には、ヒンジ５３が設けられており、該ヒンジ５３の他方側には図３に記載する内枠７０が取り付けられており、内枠７０は外枠５１に対して開閉可能な構成になっている。前枠５２には、板ガラス６１が取り外し自在に設けられており、板ガラス６１の奥には図２に記載する遊技盤１が内枠７０に取り付けられている。
【００２１】
前枠５２の上側左右及び外枠５１の下側左右には、スピーカ６６が設けられており、パチンコ機５０から発生する遊技音が出力され、遊技者の趣向性を向上させる。また、遊技者の趣向性を向上させるために前枠５２に遊技状態に応じて発光する枠側装飾ランプ６５も複数設けられている。前枠５２の下方には、上皿５５と下皿６３が一体に形成されている。下皿６３の右側には発射ハンドル６４が取り付けられており、該発射ハンドル６４を時計回りに回動操作することによって発射装置（図示省略）が稼働して、上皿５５から供給された遊技球が遊技盤１に向けて発射される。
【００２２】
下皿６３の左側には、遊技者が操作可能な演出ボタン６７が備えられており、遊技者が所定期間中に、該演出ボタン６７を操作することで後述する演出図柄表示装置６に表示される内容が変化したり、スピーカ６６より出力される遊技音が変化したりする。また、このパチンコ機５０はいわゆるＣＲ機であって、プリペイドカードの読み書き等を行うためのプリペイドカードユニット（ＣＲユニット）５６が付属しており、パチンコ機５０には、貸出ボタン５７、精算ボタン５８及び残高表示器５９を有するＣＲ精算表示装置が備わっている。
【００２３】
図２は、本実施例のパチンコ機５０の遊技盤１の正面図である。なお、このパチンコ機５０の全体的な構成は公知技術に従っているので図示及び説明は省略する。図２に示すように遊技盤１には、公知のガイドレール２ａ、２ｂによって囲まれた略円形の遊技領域３が設けられている。この遊技領域３には多数の遊技釘４が打ち付けられている。
【００２４】
遊技領域３のほぼ中央部には、センターケース５が配されている。センターケース５は、公知のものと同様に、ワープ入口、ワープ通路、ステージ、演出図柄表示装置６（液晶表示装置であり擬似図柄を表示する。）の画面６ａを臨ませる窓５ａ等を備えている。
窓５ａの上側にはドットマトリクスの普通図柄表示装置７及び７セグメントの第１特別図柄表示装置９と第２特別図柄表示装置１０と４個のＬＥＤからなる普通図柄保留記憶表示装置８が設置され、下側には第１特別図柄保留記憶表示装置１８と第２特別図柄保留数示装置１９が設置されている。
センターケース５の向かって左横には普通図柄作動ゲート１７が配置されている  センターケース５の下方には、第１始動口１１と第２始動口１２とがユニット化された複合入賞装置１３が配置されている。
【００２５】
第１始動口１１は、いわゆるチャッカーであり、常時入球可能である。
第２始動口１２は電動チューリップであり、周知の電動チューリップと同様に開閉変化するが、上方に第１始動口１１があるために図示の閉鎖状態では遊技球を入球させることができない。しかし、遊技球が普通図柄作動ゲート１７を通過すると行われる普通図柄抽選で当り、普通図柄表示装置７に当りの普通図柄が確定表示されると、第２始動口１２は開放されて入球容易になる。
【００２６】
複合入賞装置１３の下方にはアタッカー式の大入賞口１４が配置され、その下方にはアウト穴１５が設けられている。また、複合入賞装置１３の左側には第１左入賞口３１と第２左入賞口３２が、右側には第１右入賞口３３と第２右入賞口３４がガイドレール２ｂに沿うように設けられている。なお、この第１左入賞口３１、第２左入賞口３２、第１右入賞口３３、第２右入賞口３４が、常時、入球率が変化しない普通入賞口である。
【００２７】
パチンコ機５０の裏面は図３に示すとおり、前述した遊技盤１を脱着可能に取り付ける内枠７０が前述した外枠５１に収納されている。この内枠７０には、上方から、球タンク７１、タンクレール７２及び払出装置７３が設けられている。この構成により、遊技盤１上の入賞口に遊技球の入賞があれば球タンク７１からタンクレール７２を介して所定個数の遊技球を払出装置７３により前述した上皿５５に排出することができる。また、パチンコ機５０の裏側には、主制御装置８０、払出制御装置８１、演出図柄制御装置８２、サブ統合制御装置８３、発射制御装置８４、電源基板８５が設けられている。なお、演出図柄制御装置８２、サブ統合制御装置８３がサブ制御装置に該当する。
【００２８】
主制御装置８０、演出図柄制御装置８２、サブ統合制御装置８３は遊技盤１に設けられており、払出制御装置８１、発射制御装置８４、電源基板８５が内枠７０に設けられている。なお、図３では、発射制御装置８４が描かれていないが、発射制御装置８４は払出制御装置８１の下に設けられている。また、球タンク７１の右側には、外部接続端子７８が設けられており、この外部接続端子７８より、遊技状態や遊技結果を示す信号が図示しないホールコンピュータに送られる。なお、従来はホールコンピュータへ信号を送信するための外部接続端子７８には、盤用（遊技盤側から出力される信号をホールコンピュータへ出力するための端子）と枠用（枠側（前枠５２、内枠７０、外枠５１）から出力される信号をホールコンピュータへ出力するための端子）の２種類を用いているが、本実施例では、一つの外部接続端子７８を介してホールコンピュータへ遊技状態や遊技結果を示す信号を送信している。
【００２９】
このパチンコ機５０の電気的構成は、図４のブロック図に示すとおり、主制御装置８０を中心にして構成されている。なお、このブロック図には、単に信号を中継するだけのためのいわゆる中継基板及び電源回路等は記載していない。また、詳細の図示は省略するが、主制御装置８０、払出制御装置８１、演出図柄制御装置８２、サブ統合制御装置８３のいずれもＣＰＵ、ＲＯＭ、ＲＡＭ、入力ポート、出力ポート等を備えているが、本実施例では発射制御装置８４にはＣＰＵ、ＲＯＭ、ＲＡＭは設けられていない。しかし、これに限るわけではなく、発射制御装置８４にＣＰＵ、ＲＯＭ、ＲＡＭ等を設けてもよい。
【００３０】
主制御装置８０には、第１始動口１１に入球した遊技球を検出する第１始動口スイッチ１１ａ、第２始動口１２に入球した遊技球を検出する第２始動口スイッチ１２ａ、普通図柄作動ゲート１７に進入した遊技球を検出する普通図柄作動スイッチ１７ａ、大入賞口１４に入球した遊技球を計数するためのカウントスイッチ１４ａ、第１左入賞口３１、第２左入賞口３２に入球した遊技球を検出する左入賞口スイッチ３１ａ、第１右入賞口３３、第２右入賞口３４に入球した遊技球を検出する右入賞口スイッチ３３ａ等の検出信号が入力される。
【００３１】
主制御装置８０は搭載しているプログラムに従って動作して、上述の検出信号などに基づいて遊技の進行に関わる各種のコマンドを生成して払出制御装置８１及びサブ統合制御装置８３に出力する。
また主制御装置８０は、図柄表示装置中継端子板９０を介して接続されている第１特別図柄表示装置９、第２特別図柄表示装置１０及び普通図柄表示装置７の表示、第１特別図柄保留記憶表示装置１８、第２特別図柄保留数表示装置１９及び普通図柄保留記憶表示装置８の点灯を制御する。
【００３２】
更に、主制御装置８０は、大入賞口ソレノイド１４ｂを制御することで大入賞口１４の開閉を制御し、普通電動役物ソレノイド（図４では普電役物ソレノイドと表記）１２ｂを制御することで第２始動口１２の開閉を制御する。
主制御装置８０からの出力信号は試験信号端子にも出力される他、図柄変動や大当り等の管理用の信号が外部接続端子７８に出力されてホールメインコンピュータに送られる。主制御装置８０と払出制御装置８１とは双方向通信が可能である。
【００３３】
払出制御装置８１は、主制御装置８０から送られてくるコマンドに応じて払出モータ２０を稼働させて賞球を払い出させる。本実施例においては、賞球として払い出される遊技球を計数するための払出センサ２１の検出信号は払出制御装置８１に入力され、払出制御装置８１で賞球の計数が行われる構成を用いる。この他にも主制御装置８０と払出制御装置８１に払出センサ２１の検出信号が入力され、主制御装置８０と払出制御装置８１の双方で賞球の計数を行う構成を用いることも考えられる。
【００３４】
なお、払出制御装置８１はガラス枠開放スイッチ３５、内枠開放スイッチ３６、満杯スイッチ２２、球切れスイッチ２３からの信号が入力され、満杯スイッチ２２により下皿６３が満タンであることを示す信号が入力された場合及び球切れスイッチ２３により球タンクに遊技球が少ないあるいは無いことを示す信号が入力されると払出モータ２０を停止させ、賞球の払出動作を停止させる。なお、満杯スイッチ２２、球切れスイッチ２３も、その状態が解消されるまで信号を出力し続ける構成になっており、払出制御装置８１は、その信号が出力されなくなることに起因して払出モータ２０の駆動を再開させる。
【００３５】
また、払出制御装置８１は遊技球等貸出装置接続端子２４を介してプリペイドカードユニットと交信することで払出モータ２０を作動させ、貸し球を排出する。払出された貸し球は払出センサ２１に検出され、検出信号は払出制御装置８１に入力される。なお、遊技球等貸出装置接続端子２４は精算表示基板２５とも双方向通信可能に接続されており、精算表示基板２５には、遊技球の貸出しを要求するための球貸ボタン、精算を要求するための返却ボタン、残高表示器が接続されている。
【００３６】
また、払出制御装置８１は、外部接続端子７８を介して賞球に関する情報、枠（内枠、前枠）の開閉状態を示す情報などをホールコンピュータに送信するほか、発射制御装置８４に対して発射停止信号を送信する。
なお本実施例では遊技球を払い出す構成であるが、入賞等に応じて発生した遊技球を払い出さずに記憶する封入式の構成にしても良い。
【００３７】
発射制御装置８４は発射モータ３０を制御して、遊技球を遊技領域３に遊技球を発射させる。なお、発射制御装置８４には払出制御装置８１以外に発射ハンドルからの回動量信号、タッチスイッチ２８からのタッチ信号、発射停止スイッチ２９から発射停止信号が入力される。
回動量信号は、遊技者が発射ハンドルを操作することで出力され、タッチ信号は遊技者が発射ハンドルを触ることで出力され、発射停止スイッチ信号は、遊技者が発射停止スイッチ２９を押すことで出力される。なお、タッチ信号が発射制御装置８４に入力されていなければ、遊技球は発射できないほか、発射停止スイッチ信号が入力されているときには、遊技者が発射ハンドルを触っていても遊技球は発射できないようになっている。
【００３８】
サブ統合制御装置８３はサブ制御装置に該当し、主制御装置８０から送信されてくるデータ及びコマンドを受信し、それらを演出表示制御用、音制御用及びランプ制御用のデータに振り分けて、演出表示制御用のコマンド等は演出図柄制御装置８２に送信し、音制御用及びランプ制御用は自身に含まれている各制御部位（音声制御装置及びランプ制御装置としての機能部）に分配する。そして、音声制御装置としての機能部は、音声制御用のデータに基づいて音ＬＳＩを作動させることによってスピーカからの音声出力を制御し、ランプ制御装置としての機能部はランプ制御用のデータに基づいてランプドライバを作動させることによって各種ＬＥＤ、ランプ２６を制御する。  また、サブ統合制御装置８３には、演出ボタン６７が接続されており、遊技者が演出ボタン６７を操作した際には、その信号がサブ統合制御装置８３に入力される。
【００３９】
サブ統合制御装置８３と演出図柄制御装置８２とは双方向通信が可能である。
演出図柄制御装置８２は、サブ統合制御装置８３から受信したデータ及びコマンド（共に主制御装置８０から送信されてきたものとサブ統合制御装置８３が生成したものとがある）に基づいて演出図柄表示装置６を制御して、擬似図柄等の演出画像を画面６ａに表示させる。
【００４０】
図５に電源基板８５と、主制御装置８０、払出制御装置８１を含む遊技機各部との間の給電および信号系を示す。各パチンコ遊技機の電源基板８５は、パチンコ店側に設けられたＡＣ２４Ｖ電源を電源スイッチ６７１を介して電源生成回路６７２が受けており、電源生成回路６７２が、図示の主制御装置８１、払出制御装置８１を含む遊技機各部に給電する。電源スイッチ６７１はオンまたはオフの操作をするとその状態を保持するタイプが用いられる。
【００４１】
電源生成回路６７２における全波２４Ｖ出力は電源電圧監視回路６７３に入力し、電源電圧監視回路６７３による全波２４Ｖ出力の有無の検出結果に基づいてリセット信号発生回路６７４がリセット信号を出力もしくは解除する。すなわち、電源電圧監視回路６７３は所定の基準電圧以上の非出力状態が所定の時間、維持すれば全波２４Ｖ出力停止と判断し、リセット信号発生回路６７４は全波２４Ｖ出力停止との判断に応じてリセット信号を出力する。一方、全波２４Ｖ出力が開始されるとリセット信号は解除される。ここで、リセット信号の出力とはロウレベルの信号を出力することであり、解除とはロウレベルからハイレベルに変化することをいう。なお、リセット信号の解除は、全波２４Ｖ出力の検出時点から遅延時間Ｔa の後なされる。
【００４２】
リセット信号発生回路６７４の出力は主制御装置８１、払出制御装置８１それぞれのＣＰＵ６１１、６２１のリセット端子に出力される。
【００４３】
電源電圧監視回路６７３の出力を入力として停電信号発生回路６７５が設けてあり、停電等の電源遮断時に停電信号を各制御装置ＣＰＵ６１１、６２１のＮＭＩ端子に出力するようになっている。停電信号は電源遮断に伴ってハイレベルからロウレベルに変化する信号であり、リセット信号が出力するに先立って出力するように出力タイミングが設定されている。
【００４４】
また、電源基板８５は、コンデンサを含み構成されたバックアップ電源生成回路６７８によりＤＣ５Ｖのバックアップ電源（ＶBB）を生成する構成となっており、バックアップ電源（ＶBB）出力は各制御基板ＣＰＵ６１１、６２１のバックアップ端子（ＶBB) に出力され、停電時には後述するように各制御装置ＣＰＵ６１１、６２１のＲＡＭの記憶内容を保持する。
【００４５】
電源基板８５はまた、ＲＡＭクリアスイッチ６７６を備えている。ＲＡＭクリアスイッチ６７６はＣＰＵ６１１、６２１の各ＲＡＭ６１５，６２５に記憶されている内容をクリアするために設けられる。
【００４６】
ＲＡＭクリアスイッチ６７６には押下時のみオンする押し釦タイプのものが用いられ、上記リセット信号の解除時にＲＡＭクリアスイッチ６７６がオンであれば、ＲＡＭクリア信号発生回路６７７が、ハイレベルの信号であるＲＡＭクリア信号を主制御装置８０、払出制御装置８１それぞれの入力ポート６１３、６２３に所定時間（後述）の間、出力する。すなわち、ＲＡＭクリア信号はリセット信号が解除される電源投入時のみ出力される。ここで電源スイッチ６７１のオンからリセット信号解除までの遅延時間Ｔa は例えば１００ｍｓに設定され、ＲＡＭクリア信号を発生せしめるにはＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンすることになる。なお、各制御装置ＣＰＵ６１１、６２１は入力ポート６１３、６２３におけるＲＡＭクリア信号の有無をデータバスを介して監視する。
【００４７】
図６にＲＡＭクリアスイッチ６７６を押下しながら電源スイッチ６７１をオンし電源基板８５から給電を開始した時の電源基板８５、および主制御装置８０の各部の作動状態を示す。
【００４８】
電源スイッチ６７１のオン（電源投入時）から時間Ｔa 経過後にリセット信号が解除され、このリセット信号解除が有効になると、主制御装置ＣＰＵ６１１がセキュリティーチェックを開始する。図示はされていないが、払出制御装置８１のＣＰＵ６２１もリセット信号解除が有効になった時点からセキュリティーチェックを行なう。セキュリティーチェック時間Ｔ1 はＣＰＵの種類、システムクロック周波数等にもよるが、本具体例において主制御装置ＣＰＵ６１１では１８５ｍｓとした。なお、セキュリティーチェックとは、周知のごとくワンチップマイコンである各ＣＰＵ６１１、６２１等が遊技の進行内容を書き込んだＲＯＭの内容が正規の内容であるか否かをチェックすることである。
【００４９】
パチンコ機５０においては、主制御装置ＣＰＵ６１１のセキュリティーチェック時間Ｔ1 は、払出制御装置ＣＰＵ６２１のセキュリティーチェックに要する時間より長く掛かる。このため、主制御装置ＣＰＵ６１１のセキュリティーチェック完了時には払出制御装置ＣＰＵ６２１はセキュリティーチェックが完了し、主制御装置ＣＰＵ６１１がＲＯＭに書き込まれたプログラムにしたがって遊技の制御を開始する時には、払出制御装置ＣＰＵ６２１は既に遊技の制御を実行している。この結果、電源投入後、主制御装置ＣＰＵ６１１が直ちに払出制御装置ＣＰＵ６２１にデータを送信しても、払出制御装置ＣＰＵ６２１はセキュリティーチェックを終え自身の制御を実行しているので確実にデータを受信することができる。
【００５０】
一方、ＲＡＭクリアスイッチ６７６を押しながら電源スイッチ６７１をオンしているので、リセット信号が解除された時点から所定時間の間、ＲＡＭクリア信号が出力されることになる。この「所定時間」は、リセット信号が解除された時点からＲＡＭクリアスイッチ６７６が押されるのが停止（一般には、操作者がＲＡＭクリアスイッチ６７６から手を離すことにより実現）されるまでの時間に、Ｔ3 を加えた時間である。ここで、Ｔ3 とは、電源投入時にＲＡＭクリアスイッチ６７６が押されていた場合に、主制御装置ＣＰＵ６１１のセキュリティーチェックが終了して、後述する電源投入時の処理を開始する（正確には同処理のＳ１０（図８参照）を実行する）時点で、主制御装置ＣＰＵ６１１がＲＡＭクリア信号を確実に検知するために確保された時間である。一般に、操作者が電源スイッチ６７１をオンしてからＲＡＭクリアスイッチ６７６から手を離すまでの時間は、主制御装置ＣＰＵ６１１のセキュリティーチェックに要する時間よりも十分長いと考えられるが、操作者が性急にＲＡＭクリアスイッチ６７６から手を離した場合を考慮して、主制御装置ＣＰＵ６１１のセキュリティーチェックに要する１８５ｍｓよりも長い時間である３００ｍｓをＴ3 としている。これは、ＲＡＭクリア信号発生回路６７７が、ＲＡＭクリアスイッチ６７６が押されるのが停止されるのを検知すると、そこから更にＴ3 の後にＲＡＭクリア信号を停止することにより実現される。これにより、ＲＡＭクリア信号が停止される時点は、操作者がＲＡＭクリアスイッチ６７６から手を離した時点に対応して変化する。
【００５１】
また、電源スイッチ６７１、ＲＡＭクリアスイッチ６７６は、図７に示すように、いずれも電源基板８５の一方の面に固定されており、電源基板８５は、これらスイッチ６７１、６７６固定面側から樹脂を成形した箱状のカバーにより覆われている。電源スイッチ６７１およびＲＡＭクリアスイッチ６７６はカバーから露出されて互いに近接配置されている。このため、カバーを外すことなく、片手で両スイッチ６７１，６７６を同時に操作可能となっている。
【００５２】
電源投入時に主制御装置８０のＣＰＵ６１１により実行される処理について図８を用いて説明する。電源スイッチ６７１が操作されてパチンコ機５０が通電状態になり、リセット信号が解除され、ＣＰＵ６１１自身のセキュリティーチェックが終了すると、本処理が起動され、電源投入の初期処理を実行する（Ｓ５）。そしてＲＡＭクリア信号がオンか否かを判定する（Ｓ１０）。ＲＡＭクリア信号は、上述したように、リセット信号の解除時にＲＡＭクリアスイッチ６７６がオン状態であればＨ（オン）になるものなので、これは実質的に、電源投入時にＲＡＭクリアスイッチ６７６がオン状態だったか否かを判定していることになる。
【００５３】
ＲＡＭクリア信号がオンではなかったとき（Ｓ１０：ｎｏ）は、主制御装置８０を電源断時の状態に復旧する。そのためにまず、電源断時の発生情報が正常か否かを判定し（Ｓ１５）、正常であれば（Ｓ１５：ｙｅｓ）、ＲＡＭの判定値を算出し（Ｓ２０）、その判定値が正常か否かを判定する（Ｓ２５）。ここでＲＡＭの判定値とは、電源断時にＲＡＭに保存された値で、Ｓ２５では、Ｓ２０で算出された値と、ＲＡＭに保存された値が一致するか否かを判定する。判定値が正常、すなわち判定値が保存された値と一致していれば（Ｓ２５：ｙｅｓ）、電源復帰時の処理（例えば、電源断時の発生情報をクリアしたり、サブ統合制御装置８３を電源断時の遊技状態に復帰させるためのコマンドを送信したりする）を行なう（Ｓ３０）。そして割り込み設定を行い（Ｓ３５）、メインルーチンに移行する。
【００５４】
ＲＡＭクリア信号がオンだったとき（Ｓ１０：ｙｅｓ）は、主制御装置８０を初期状態に戻す。そのためにまず、Ｓ４０の無限ループにてＲＡＭクリア信号がオフになるのを待つ。オフになったらＲＡＭの全てを０クリアし（Ｓ４５）、初期値乱数設定処理を実行する（Ｓ５０）。こうして初期値乱数設定処理が終了するとＲＡＭの初期設定を行い（Ｓ５５）、割り込み設定を行い（Ｓ６０）、メインルーチンに移行する。
【００５５】
初期値乱数設定処理を図１０に示す。本処理が起動すると、まずハード乱数を取得する（Ｓ２００）。ハード乱数とは、主制御装置８０のＣＰＵ６１１が備える乱数生成回路６１６（図５参照）により発生される乱数値である。乱数生成回路６１６は、ＣＰＵ６１１の通電と略同時に起動（図６も参照）し、０〜６５５３５の値を、１周期内では重複なく一定の規則（例えば０→１→２→・・・→６５５３５→０→・・・）で更新し生成する。なお、ＣＰＵ６１１の乱数生成回路６１６の周期は５０ｍｓとなっている。電源投入から初期値乱数設定処理（Ｓ５０）を実行するまでの時間は、Ｓ４０の無限ループを何回繰り返すかによって変化する。この繰り返し回数は、ＲＡＭクリアスイッチ６７６を押しながら電源スイッチ６７１をオンにしてから、ＲＡＭクリアスイッチ６７６を押すのをやめるまでの時間（以下、操作時間という）によって決まることになる。これ以外の要因としては、温度変化などによるＣＰＵ６１１の動作クロックの周期変化も考えられるが、操作時間のばらつきの方が圧倒的に大きいので、操作時間が支配的となる。操作時間は上記操作の都度、変化すると考えられるので、初期値乱数設定処理でソフト乱数の初期値として設定される値は毎回異なると期待できる。
【００５６】
こうして取得したハード乱数を、大当り決定用乱数の最大値＋１で割った余り（αとする）を算出する（Ｓ２０５）。パチンコ機５０では大当り決定用乱数の最大値は３４９となっており（後述）、Ｓ２０５では３４９＋１、すなわち３５０でハード乱数の取得値を割ることになる。例えばＳ２００で取得したハード乱数が６５０００だった場合、３５０で割ると商が１８５、余りが２５０となるので、α＝２５０である。Ｓ２１０では、このαをソフト乱数の初期値として設定し、終了（図８の処理にリターン）する。
【００５７】
メインルーチンを図９に従って説明する。なお、図８ではメインルーチンを、電源投入時の処理に引き続き実行される処理であるかのように示したが、実際にはメインルーチンは、Ｓ３５またはＳ６０までの処理を実行した後、約２ｍｓ毎のハード割り込みにより繰り返し実行される。本実施形態では、当該メインルーチンが１回起動されるごとにＳ１００〜Ｓ１５５までの１回だけ実行される処理を「本処理」と称し、この本処理を実行して余った時間内に時間の許す限り繰り返し実行されるＳ１６０の処理を「残余処理」と称する。「本処理」は上記割り込みにより定期的に実行されることになる。
【００５８】
マイコンによるハード割り込みが実行されると、まず正常割り込みであるか否かが判断される（Ｓ１００）。この判断処理は、メモリとしてのＲＡＭの所定領域の値が所定値であるか否かを判断することにより行われ、マイコンにより実行される処理が本処理に移行したとき、通常の処理を実行して良いのか否かを判断するためのものである。正常割り込みでない場合としては、電源投入時又はノイズ等によるマイコンの暴走等が考えられるが、マイコンの暴走は近年の技術の向上によりほとんど無いものと考えて良いので、たいていが電源投入時である。電源投入時にはＲＡＭの所定領域の値が所定値と異なる値となっている。
【００５９】
正常割り込みでないと判断されると（Ｓ１００：ｎｏ）、初期設定(例えば前記メモリの所定領域への所定値を書き込み、特別図柄及び普通図柄を初期図柄とする等のメモリの作業領域への各初期値の書き込み等）が為され（Ｓ１０５）、残余処理（Ｓ１６０）に移行する。
【００６０】
正常割り込みとの肯定判断がなされると（Ｓ１００：ｙｅｓ）、初期値乱数更新処理が実行される（Ｓ１１０）。この処理は、初期値乱数の値についてこの処理を実行する毎に＋１するインクリメント処理であり、この処理実行前の初期値乱数の値に＋１するが、この処理を実行する前の乱数値が最大値である「３４９」のときには次回の処理で初めの値である「０」に戻り、「０」〜「３４９」までの３５０個の整数を繰り返し昇順に作成する。
【００６１】
Ｓ１１０に続く大当り決定用乱数更新処理（Ｓ１１５）は、初期値乱数更新処理と同様に処理を実行する毎に＋１するインクリメント処理であり、最大値である「３４９」のときは次回の処理で初めの値である「０」に戻り、「０」〜「３４９」までの３５０個の整数を繰り返し昇順に作成する。なお、大当たり決定用乱数の最初の値は、初期値乱数設定処理で設定された値となる。前述の例では、α＝２５０であったから、大当り決定用乱数は「２５０」「２５１」「２５２」・・・「３４９」「０」「１」・・・と更新されていく。
【００６２】
なお、大当り決定用乱数が１巡（３５０回、更新されること）すると、そのときの前記初期値乱数の値を大当り決定用乱数の初期値にし、大当り決定用乱数は、その初期値から＋１するインクリメント処理を行う。そして、再び大当り決定用乱数が１巡すると、その時の初期値乱数の値を大当り決定用乱数の初期値にする動作を行なう。つまり、この一連の動作を繰り返し続けることになる。前述の例では大当り決定用乱数が「２４９」になると１巡であるから、「２４９」の次は前記初期値乱数の値となる。仮に初期値乱数の値が「８７」だったとすると、「２４９」「８７」「８８」・・・「３４９」「０」「１」・・・「８６」と変化していき、「８６」の次は新たな前記初期値乱数の値となる。
大当り図柄決定用乱数更新処理（Ｓ１２０）は「０」〜「９」の１０個の整数を繰り返し作成するカウンタとして構成され、本処理毎に＋１され最大値を超えると初めの値である「０」に戻る。
【００６３】
Ｓ１２０に続く当り決定用乱数更新処理（Ｓ１２５）は、「０」〜「５」の６個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、当選することとなる値の数は通常確率状態時、高確率状態時ともに３であり、値は「０」、「３」、「５」である。  なお、この当り決定用乱数更新処理は普通図柄の抽選に使用し、その他の初期値乱数、大当り決定用乱数、大当り図柄決定用乱数、リーチ判定用乱数、変動パターン決定用乱数は特別図柄の抽選に使用する。
【００６４】
リーチ判定用乱数更新処理（Ｓ１３０）は、「０」〜「２２８」の２２９個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、通常確率状態時で変動時間短縮機能未作動時に当選する値の数は２１で、値は「０」〜「２０」であり、通常確率状態時で変動時間短縮機能作動時に当選する値の数は５で、値は「０」〜「４」であり、高確率状態時に当選する値の数は６で、値は「０」〜「５」である。
【００６５】
変動パターン決定用乱数更新処理（Ｓ１３５）は、「０」〜「１０２０」の１０２１個の整数を繰り返し作成するカウンタとして構成され、本処理毎で＋１され最大値を超えると初めの値である「０」に戻る。なお、大当り決定用乱数、大当り図柄決定用乱数、当り決定用乱数、リーチ判定用乱数、変動パターン決定用乱数を、前述のハード乱数に対してソフト乱数と呼ぶ（図６も参照）。
【００６６】
続く入賞確認処理（Ｓ１４０）では、第１始動口１１、第２始動口１２の入賞の確認及びパチンコ機５０に設けられ主制御装置８０に接続された各スイッチ類の入力処理が実行される。
本実施例では、遊技球が第１始動口１１、第２始動口１２に入賞すると大当り決定用乱数、大当り図柄決定用乱数、変動パターン決定用乱数、リーチ判定用乱数など複数の乱数を取得されるのだが、保留記憶できる数を第１始動口１１と第２始動口１２それぞれ４個までとしており、第１保留記憶が満タンである４個のときに遊技球が第１始動口１１に入賞又は第２保留記憶が満タンである４個のときに遊技球が第２始動口１２に入賞しても賞球が払出されるだけで、前記複数の乱数は保留記憶されない構成になっている。
【００６７】
続いて、大当りか否かを判定する条件成立判定手段としての当否判定処理（Ｓ１４５）を行う。この当否判定処理（Ｓ１４５）が終了すると、続いて画像出力処理等の各出力処理（Ｓ１５０）が実行される。
【００６８】
各出力処理（Ｓ１５０）では、遊技の進行に応じて主制御装置８０は演出図柄制御装置８２、払出制御装置８１、発射制御装置８４、サブ統合制御装置８３、大入賞口ソレノイド１４ｂ等に対して各々出力処理を実行する。即ち、入賞確認処理（Ｓ１４０）により遊技盤１上の各入賞口に遊技球の入賞があることが検知されたときには賞球としての遊技球を払い出すべく払出制御装置８１に賞球データを出力する処理を、遊技状態に対応したサウンドデータをサブ統合制御装置８３に出力する処理を、パチンコ機５０に異常があるときにはエラー中であることを報知すべく演出図柄制御装置８２にエラー信号を出力する処理を各々実行する。
【００６９】
続く不正監視処理（Ｓ１５５）は、普通入賞口（第１左入賞口３１、第２左入賞口３２、第１右入賞口３３、第２右入賞口３４）に対する不正が行われていないか監視する処理であり、所定時間内における入賞口への遊技球の入球が予め決定された規定数よりも多いか否かを判断して、多かった場合には不正と判断され、その旨を報知する処理である。つまり、不正判断手段は、主制御装置８０に設けている。
【００７０】
本処理に続く前述の残余処理は、初期値乱数更新処理（Ｓ１６０）から構成されるが、前述したＳ１１０と全く同じ処理である。この処理は無限ループを形成し、次の割り込みが実行されるまで時間の許される限り繰り返し実行される。前述したＳ１００〜Ｓ１５５までの本処理を実行するのに必要とされる時間は、大当り処理を実行するか否か、特別図柄の表示態様の相違等により割り込み毎に異なる。この結果、残余処理を実行する回数も割り込み毎に異なり、図９に示された割り込み処理が１回実行されることにより初期値乱数に更新される値も一律ではなくなる。これにより、初期値乱数が大当り決定用乱数と同期する可能性は極めて小さくなる。大当たり決定用乱数が１巡したときの、初期値乱数の値（０〜３４９の３５０通り）が、同程度に発生するとすれば、同期する確率はわずか１／３５０である。また、前述した当り決定用乱数更新処理（Ｓ１２５）も残余処理内において実行するよう構成しても良い。
【００７１】
電源投入時に払出制御装置８１のＣＰＵ６２１により実行される処理について図１１を用いて説明する。電源スイッチ６７１が操作されてパチンコ機５０が通電状態になり、リセット信号が解除され、ＣＰＵ６２１自身のセキュリティーチェックが終了すると、本処理が起動され、電源投入の初期処理を実行する（Ｓ２００）。そしてＲＡＭクリア信号がオンか否かを判定する（Ｓ２０５）。上述したように、これは実質的に、電源投入時にＲＡＭクリアスイッチ６７６がオン状態だったか否かを判定していることになる。
【００７２】
ＲＡＭクリア信号がオンではなかったとき（Ｓ２０５：ｎｏ）は、払出制御装置８１を電源断時の状態に復旧する。そのためにまず、停電復旧情報が設定されているか否かを判定し（Ｓ２１０）、設定されていれば（Ｓ２１０：ｙｅｓ）、現在のＲＡＭに記録されているデータのチェックサムを算出し（Ｓ２１５）、その値が電源断時に同様に算出したチェックサムと一致している（チェックサムが正常）か否かを判定する（Ｓ２２０）。保存したチェックサムと一致していれば（Ｓ２２０：ｙｅｓ）、保存対象を除いた部分のＲＡＭ領域をクリアする（Ｓ２２５）。そしてクリアした領域に初期値を書き込み（Ｓ２４０）、台ＲＥＡＤＹ信号をオンし（Ｓ２４５）、ＣＴＣを設定する（Ｓ２５０）。ここで台ＲＥＡＤＹ信号とは、ＣＲユニット５６に払い出し動作が可能であることを伝達する信号である。ＣＴＣとは、払出制御装置８１で行なうタイマ割込みの割込み周期を設定するもので、ＣＴＣの設定が終了すると、割り込み設定を行い（Ｓ２５５）、払出制御装置８１のメインルーチン（図示省略）に移行する。
【００７３】
ＲＡＭクリア信号がオンだったとき（Ｓ２０５：ｙｅｓ）は、払出制御装置８１を初期状態に戻す。そのためにまず、ＲＡＭの全てを０クリアし（Ｓ２３０）、保存の対象のＲＡＭの初期設定（Ｓ２３５）を行なってからＳ２４０に移行する。
つまり、図８に示した主制御装置８０における電源投入時処理では、ＲＡＭクリア信号がオンだった場合に、再びそのＲＡＭクリア信号がオフになるのをＳ４０（図８）の無限ループを実行することにより待ったが、図１１に示す払出制御装置８１における電源投入時処理では、ＲＡＭクリア信号がオンだったときに、ＲＡＭクリア信号がオフになるのを待たずにすぐに全てのＲＡＭをクリアする。
【００７４】
この結果、主制御装置８０と払出制御装置８１の電源投入時の処理の実行タイミングは図１２のようになる。図１２（ａ）が通常の電源投入の場合のタイムチャート、図１２（ｂ）がＲＡＭクリアを行なう際に主制御装置および払出制御装置の双方にてＲＡＭクリア信号がオフとなるのを待つ場合のタイムチャート、図１２（ｃ）がＲＡＭクリアを行なう際に主制御装置のみＲＡＭクリア信号がオフとなるのを待つ場合のタイムチャートである。
通常の電源オンでは、図１２（ａ）に示すように、主制御装置８０、払出制御装置８１とも電源が投入されるとそれぞれセキュリティーチェックを行い、引き続き電源投入時の処理を行い、各制御装置８０，８１本来の処理（メイン処理）を行なう。主制御装置８０のＣＰＵ６１１は払出制御装置８１のＣＰＵ６２１よりもクロック周波数が高い等の理由で高性能のものが用いられるが、主制御装置８０のＲＯＭ６１４が払出制御装置８１のＲＯＭ６２４よりも容量が大きいため、セキュリティーチェックに時間が掛かる。これにより払出制御装置８１の投入時処理の方が主制御装置８０の投入時処理よりも早く開始され、且つ早く終了する。この結果、主制御装置８０がメイン処理を開始したときには、既に払出制御装置８１は自身のメイン処理を開始した状態となっており、払出制御装置８１は主制御装置８０から送信されるコマンドを取りこぼすことなく処理を行なうことが可能にされている。
【００７５】
一方、ＲＡＭクリアを行なった際には、図１２（ｂ）に示すように、主制御装置８０は、セキュリティーチェックの後、ＲＡＭクリア信号がオンの間、無限ループ（図８のＳ４）を行なう分だけ処理が遅延する。そしてＲＡＭクリア信号がオフ（ＲＡＭクリアスイッチ６７６から手を離す。図１２では「非操作」と記載）となると、電源投入時の処理を開始し、主制御装置８０本来の処理（メイン処理）を行なう。このとき、払出制御装置８１も同様に、ＲＡＭクリア信号がオフとなるのを待つと、主制御装置８０と略同時に電源投入時の処理を行なうことになるため、主制御装置８０がメイン処理を行なう時点では、払出制御装置８１が本来の処理（メイン処理）を開始していない可能性が生じる。これでは、払出制御装置８１は主制御装置８０から送信されるコマンドを取りこぼす恐れがある。
この点、本発明の払出制御装置８１のＲＡＭクリアを行なった際には、図８のＳ４０に相当する処理が無いので、セキュリティーチェックが終了すると、図１２（ｃ）に示すように、直ちに電源投入時の処理を開始し、払出制御装置８１のメイン処理を行なう。この結果、主制御装置８０がメイン処理を行なう際には、既に払出制御装置８１はメイン処理を開始していることとなり、払出制御装置８１は主制御装置８０から送信されるコマンドを取りこぼすことなく処理を行なうことができる。
【００７６】
以上のように構成されたパチンコ機５０によれば、たとえＲＡＭクリアスイッチ６７６を押しながら電源スイッチ６７１をオンにしても、ＲＡＭクリアスイッチ６７６を押すのをやめた際（より正確には、ＲＡＭクリアスイッチ６７６を押すのをやめてからＴ3 後。更に正確には、この時間Ｔ3 が経過し、ＲＡＭクリア信号がオフになったことを主制御装置ＣＰＵ６１１が検知（図８のＳ４０参照）して、更にＲＡＭの全てを０クリア（図８のＳ４５参照）した後）のハード乱数の値に基づいて、大当たり決定用乱数の初期値が決定される。ＴａやＴ3 の値はＲＡＭクリアの操作ごとにほぼ一定であるが、リセット信号が解除されてからＲＡＭクリアスイッチ６７６がオフになる（操作者がＲＡＭクリアスイッチ６７６を押すのをやめる）までの時間は毎回異なる。このため、ハード乱数の値が、以前と同じハード乱数の値になることは殆ど無く、大当たり決定用乱数の初期値もＲＡＭクリア操作を行なうごとに異なると期待することができる。従って、ＲＡＭクリア操作を行なうことにより大当たりを狙うという不正行為が極めて困難になる。
【００７７】
ハード乱数は、５０ｍｓで０〜６５５３５の値を一巡するという極めて高速な更新を行なうため、操作者が、電源スイッチ６７１のオン操作と同時にＲＡＭクリアスイッチ６７６から手を離す癖を持っていたとしても、同じ値になることは殆ど無い。なお、操作者が電源スイッチ６７１のオン操作よりも先にＲＡＭクリアスイッチ６７６から手を離してしまった場合は、Ｓ１０でｎｏと判定されてパチンコ機５０の復旧動作が始まるので、ＲＡＭクリアを利用した不正行為が行なわれる心配は無い。ＲＡＭクリアが必須ならば、そのパチンコ機５０の通電を再び遮断し（例えば電源スイッチ６７１をオフにし）、ＲＡＭクリア操作を行なえばよい。
【００７８】
また、払出制御装置８１のＲＡＭクリアについては、ＲＡＭクリアスイッチ６７６がオフになるのを待たずに（つまりＴ3 の経過も待つことなく）、ＲＯＭ６２４のセキュリティーチェックが終わるとＲＡＭ６２５をクリアして、電源投入時処理を行なう。従って、主制御装置８０のメイン処理が起動した時点では、払出制御装置８１のメイン処理は既に起動されており、払出制御装置８１は主制御装置８０より送信されてくる指令を着実に受信することができる。
【００７９】
ここで本実施例の構成と、本発明の構成要件との対応関係を示す。Ｓ１１０〜Ｓ１１５の処理が本発明の「第１乱数発生手段」に相当し、主制御装置８０のＣＰＵ６１１が本発明の「主制御手段」に相当し、主制御装置８０のＲＡＭ６１５が本発明の「第１ＲＡＭ」に相当し、払出制御装置８１のＣＰＵ６２１が本発明の「払出制御手段」に相当し、払出制御装置８１のＲＡＭ６２５が本発明の「第２ＲＡＭ」に相当し、ＲＡＭクリアスイッチ６７６が本発明の「クリアスイッチ」に相当し、Ｓ１０の処理が本発明の「判定手段」に相当（Ｓ１０の処理およびＲＡＭクリア信号発生回路６７７が本発明の「推定手段」に相当）し、乱数生成回路６１６が本発明の「第２乱数発生手段」に相当し、Ｓ５０の処理が本発明の「初期値設定手段」に相当し、Ｓ４０の処理を経て行なうＳ４５の処理が本発明の「第１ＲＡＭクリア手段」に相当し、Ｓ２３０の処理が本発明の「第２ＲＡＭクリア手段」に相当し、Ｓ３０の処理が本発明の「復旧手段」に相当する。なお、ＲＡＭクリア信号発生回路６７７は本発明の「非操作信号出力手段」にも相当する。
【００８０】
［他の実施例］
上記実施例では、ハード乱数を用いて大当り決定用乱数の初期値を決定していたが、これに替えてハード乱数で初期値乱数の初期値を決定しても良い。こうすると、ハード乱数の値が初期値乱数に影響を与えるので、１巡目だけではなく、２巡目以降の大当たり決定乱数にも影響を与えることになる。この場合、１巡目の大当り決定用乱数の初期値は、初期値乱数の値とするとよい。また、ハード乱数の値を大当り乱数の初期値に設定する際の算出を、Ｓ２０５で行なった演算以外の方法にて行なってもよい。例えば、第２乱数の値と、これに対応する第１乱数の初期値として設定すべき数値とを対応づけたテーブルを予め用意しておき、このテーブルを参照することにより第１乱数の初期値を設定してもよい。ただしこうすると、第１乱数の初期値として設定し得る数（前記実施例では３５０通り）だけテーブルのデータも用意する必要があり、このテーブルを格納するためのＲＯＭ等が容量を圧迫する可能性がある。この点、前記実施例では、ハード乱数の値を大当たり決定用乱数の最大値＋１で割った際の余りを算出しているので、記憶容量が少なくて済む。なお、この算出を行なう際には、ハード乱数の値を大当たり決定用乱数の最大値＋１で実際に除算してもよいが、ハード乱数の値から大当たり決定用乱数の最大値＋１を繰り返し減算し、算出値がマイナスになったら大当たり決定用乱数の最大値＋１を加えることにより算出してもよい。
ＲＡＭクリアにより０クリアされるのは、ＣＰＵ６１１のＲＡＭ６１５及びＣＰＵ６２１のＲＡＭ６２５であったが、それ以外の箇所にある不揮発性のＲＡＭ（例えば主制御装置６１にあるが、ＣＰＵ６１１の外部に設けられた不揮発性のＲＡＭや、他の図示しない基板に設けられた不揮発性のＲＡＭ）やＲＡＭ以外の記憶媒体の記憶内容をクリアしてもよい。
【００８１】
リセット信号は、リセット信号発生回路６７４から直接、主制御装置８０および払出制御装置８１に入力していたが、所定の遅延回路を介して双方もしくは一方に入力するように構成してもよい。
また、上記実施例ではいずれも信号をハイアクティブとして構成したが、一部（または全て）の信号をローアクティブとして構成し直しても構わない。例えば、ＲＡＭクリア信号をローアクティブとし、ＲＡＭクリアを行なう時点を、ＲＡＭクリア信号の立ち上がりを待って行なうように構成してもよい。
【００８２】
また、上記実施例では、ＲＡＭクリア信号を、電源スイッチ６７１をオンにした際にＲＡＭクリアスイッチ６７６がオンになっていたか否かの判定と、ＲＡＭクリアスイッチ６７６がオフになったか否かの判定との、双方に用いていたが、それぞれ別の信号を用いて判定するようにしても良い。例えば、ＲＡＭクリア信号は、上記と同様、リセット信号の解除時にＲＡＭクリアスイッチ６７６がオンであれば、ＲＡＭクリア信号発生回路６７７が発生させるものとし、これとは別に、このＲＡＭクリア信号がハイの状態において、ＲＡＭクリアスイッチ６７６がオフになると、Ｔ3 の後に所定の信号を発生し、ＣＰＵ６１１がこの信号を検出するとＲＡＭの全てを０クリアしてハード乱数を取得するように構成してもよい。
また、前記実施例では、電源スイッチ６７１およびＲＡＭクリアスイッチ６７６を、電源基板８５に設けていたが、別の箇所（例えば主制御装置６１や払出制御装置６２など）に双方または一方を設けてもよい。
【符号の説明】
【００８３】
８０ 主制御装置
８１ 払出制御装置
８５ 電源基板
６７１ 電源スイッチ
６７４ リセット信号発生回路
６７６ ＲＡＭクリアスイッチ
【図１】
0005861139.tif 000002
【図２】
0005861139.tif 000003
【図３】
0005861139.tif 000004
【図４】
0005861139.tif 000005
【図５】
0005861139.tif 000006
【図６】
0005861139.tif 000007
【図７】
0005861139.tif 000008
【図８】
0005861139.tif 000009
【図９】
0005861139.tif 000010
【図１０】
0005861139.tif 000011
【図１１】
0005861139.tif 000012
【図１２】
0005861139.tif 000013