(57)【特許請求の範囲】
【請求項１】
電力変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用スイッチング素子のソース・ドレイン電圧を監視して該素子のオンタイミングを検出するオンタイミング検出回路と、
前記同期整流用スイッチング素子のソース・ドレイン電圧とスレッショルド電圧とを比較して該素子のオフタイミングを検出するオフタイミング検出回路と、
を備え、前記同期整流用スイッチング素子のオン時点から所定期間を経過するまでは、前記スレッショルド電圧として所定の基準電圧に所定のオフセット電圧を加算した電圧を前記オフタイミング検出回路へ供給し、前記所定期間が経過した後、前記同期整流用スイッチング素子が次にオンされるまでは、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記二次側制御回路は、
前記同期整流用スイッチング素子がオンされたことに応じて起動され前記所定期間を計時するタイマー回路を備え、
前記タイマー回路が計時動作をしている間は、前記スレッショルド電圧として前記基準電圧に所定のオフセット電圧を加算した電圧を前記オフタイミング検出回路へ供給し、前記タイマー回路が計時動作を停止している間は、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン電圧を監視してスイッチング周波数を検出するスイッチング周波数検出回路を備え、
前記タイマー回路は、前記スイッチング周波数検出回路により検出された周波数に応じて、該周波数が高いほど短い計時時間を計時し周波数が低いほど長い計時時間を計時するように構成されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記二次側制御回路は、負荷状態を判定する負荷判定回路を備え、該負荷判定回路が無負荷状態であると判定している間は、前記タイマー回路の動作状態に関わらず、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成されていることを特徴とする請求項２または３に記載のスイッチング電源装置。
【請求項５】
前記トランスの一次側には、前記トランスの一次側コイルと直列形態に接続された共振インダクタおよび共振コンデンサを有する直列共振回路と、直流電圧入力端子から前記直列共振回路に流す電流を制御する一対の主スイッチング素子と、該一対の主スイッチング素子を交互にオン、オフ制御する一次側制御回路とが設けられ、
前記トランスの二次側回路は、前記同期整流用スイッチング素子および前記二次側制御回路と、出力電圧を検出して出力電圧に応じたフィードバック信号を生成する出力電圧検出手段と、を備え、
前記フィードバック信号が前記一次側制御回路へ伝達され、前記一次側制御回路は前記フィードバック信号に応じてスイッチング周波数を変化させることを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換用のトランスを備えたスイッチング制御方式の電源装置に関し、例えばトランスの一次側に直列共振回路を備え二次側に同期整流スイッチを設けた電流共振型スイッチング電源装置に利用して有効な技術に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の１つとして、トランスの一次側に直列共振回路を使用した電流共振型コンバータがある。電流共振型コンバータは、トランスの一次側コイルと直列に接続された共振インダクタおよび共振コンデンサを有する直列共振回路と、直流電圧入力端子から直列共振回路に流す電流を制御する一対のスイッチング素子とを備え、該スイッチング素子を共振周波数の近傍の周波数で交互にオン、オフして制御することによって、トランスの一次側コイルに正弦波状の電流を流す。そして、トランスの二次側コイルに誘起された電流をダイオードにより整流しコンデンサで平滑して出力するもので、高効率・低ノイズのスイッチング電源装置として知られている。
【０００３】
ところで、二次側回路に整流用ダイオードを用いた電流共振型コンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。そこで、例えば特許文献１に記載されているように、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳＦＥＴ）を設けるとともに、二次側制御回路によって二次側スイッチング素子の端子電圧を検出し、一次側回路のスイッチング素子のオンタイミングに同期して二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６１９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている電流共振型スイッチング電源装置にあっては、二次側の逆流電流を防止する制御を行うために、電気的に絶縁されている一次側回路から二次側回路へ一次側のスイッチング制御信号を伝送している。そのため、この信号の伝送のためにトランス（パルストランス）やフォトカプラが別途必要となり、それによって部品点数が増加し、装置の大型化やコストアップを招くという課題がある。
本発明者らは、図５に示すように、同期整流用のＭＯＳＦＥＴ（絶縁ゲート型電界効果型トランジスタ：以下、ＭＯＳトランジスタ）Ｑｓ１，Ｑｓ２のソース・ドレイン間電圧を監視してＱｓ１，Ｑｓ２をオン、オフするタイミングを検出して制御し、一次側回路から二次側回路へ制御信号を伝送する必要をなくし、それによってトランス（パルストラン）やフォトカプラを不要にすることを検討した。
【０００６】
同期整流用のＭＯＳトランジスタＱｓ１，Ｑｓ２をオン、オフするタイミングは、Ｑｓ１，Ｑｓ２のソース・ドレイン間電圧が逆転するポイントであり、これを検出するためにＱｓ１，Ｑｓ２のソース・ドレイン間電圧と所定の基準電圧（スレッショルド電圧）とを比較するコンパレータを設けることが考えられる。
ところで、同期整流スイッチ（Ｑｓ１，Ｑｓ２）にＭＯＳトランジスタを使用する場合、オン時は等価的にＬＲ直列回路と見なせ、スイッチ（Ｑｓ１，Ｑｓ２）の両端電圧は電流に依存した電圧波形となる。電源の方式により電流波形は様々であり、検出される電圧波形も異なる。
【０００７】
図５のような回路の場合、軽負荷時に二次側の同期整流用ＭＯＳトランジスタＱｓ１，Ｑｓ２に、図６（ａ）に示すような波形の電流ＩＤが流れる。そして、この電流ＩＤが流れている間、同期整流用ＭＯＳトランジスタＱｓ１，Ｑｓ２が常にオンしているとすると、このトランジスタのソース・ドレイン間電圧ＶDSは図６（ｂ）のような波形となる。ここで、通常の負荷時に最適なオフタイミングを検出できるように所定のオフスレッショルドＶth_offを設定して、コンパレータによりＶDSとＶth_offとを比較して、スイッチＱｓ１，Ｑｓ２をオフするように設定した場合、軽負荷時には図６に示すように、toff1とtoff2の二か所にオフタイミングが存在する。
【０００８】
そのため、この場合、トランジスタＱｓ１，Ｑｓ２が二か所のオフタイミングを行き来する場合があり、オフタイミングによりトランジスタＱｓ１，Ｑｓ２の電圧降下に違いが出ることで、出力電圧出力電圧ＶOUTを振動させてしまうという不具合がある。また、toff1でオフすると、残りの電流（ハッチングの部分）がＭＯＳトランジスタＱｓ１，Ｑｓ２に寄生する基体ダイオードで整流されることになり、損失が大きくなって電力効率が悪化するという不具合もある。なお、図６（ｂ）は、同期整流用ＭＯＳトランジスタに順方向の電流（図ではコイルへ向かう電流）が流れる期間の波形のみを示しており、実際は、上記順方向の電流が流れる期間以外は、主スイッチング素子Ｓ１，Ｓ２のオン、オフの状態が切り替わり、トランス１０の極性が反転することにより、同期整流用ＭＯＳトランジスタＱｓ１，Ｑｓ２のソース・ドレイン間には逆方向電圧が発生するが、説明の簡略化のため省略する。
【０００９】
ところで、図５の電源装置の二次側回路において、図６のタイミングtoff1で同期整流用ＭＯＳトランジスタ（同期整流スイッチ）Ｑｓ１，Ｑｓ２がオフしてしまうのを回避するための工夫として、同期整流スイッチのオン制御回路にタイマーを持たせて、図６（ｄ）に示すように、タイミングｔ０でタイマーを起動させてタイマー動作中はオフ信号をマスクすることによって、toff1のオフ信号を無視する方法が考えられる（最小オン時間Ｔon_minの保証）。
しかし、このような方法では、一次側のスイッチ素子が突然停止したり負荷が急に軽くなったりして、図７（ａ）に示すように同期整流スイッチＱｓ１，Ｑｓ２に逆流電流が流れる状態が発生した場合に不具合が発生する。
【００１０】
具体的には、図７（ａ）のような逆流電流が流れる状態が発生すると、図７（ｂ）に示すようにＱｓ１，Ｑｓ２のソース・ドレイン電圧ＶDSが変化して、図７（ｃ）に示すように、ｔ１でＱｓ１，Ｑｓ２のゲートオフ信号ＶG_OFFがオフ方向へ変化する。しかるに、タイマーの出力（ｄ）でゲートオフ信号をマスクすると、図７（ｅ）に示すように、最小オン時間Ｔon_minが過ぎるｔ２までは同期整流スイッチＱｓ１，Ｑｓ２がオン状態を維持することとなる。そのため、逆流電流が大きくなるまで同期整流スイッチをオフできず、同期整流スイッチや制御回路の破損を招くおそれがある。
【００１１】
この発明は上記のような背景の下になされたもので、その目的とするところは、電力変換用のトランスを備えたスイッチング制御方式の電源装置において、装置の大型化やコストアップを招くことなくしかも二次側の同期整流スイッチに逆流電流が流れる状態が発生することによる不具合を回避しつつ、同期整流スイッチにおける損失を減らし高効率化を図ることができるようにすることにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、この発明は、
電力変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用スイッチング素子の端子電圧を監視して該素子のオンタイミングを検出するオンタイミング検出回路と、
前記同期整流用スイッチング素子の端子電圧とスレッショルド電圧とを比較して該素子のオフタイミングを検出するオフタイミング検出回路と、
を備え、前記同期整流用スイッチング素子のオン時点から所定期間を経過するまでは、前記スレッショルド電圧として所定の基準電圧に所定のオフセット電圧を加算した電圧を前記オフタイミング検出回路へ供給し、前記所定期間が経過した後、前記同期整流用スイッチング素子が次にオンされるまでは、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成した。
【００１３】
上記した手段によれば、同期整流用スイッチング素子がオンされた直後には、同期整流用スイッチング素子の端子電圧がオフタイミングを検出するためのスレッショルド電圧を超えるようなことがあっても、基準電圧に所定のオフセット電圧を加算した電圧がスレッショルド電圧としてオフタイミング検出回路へ供給されるため、オン直後に同期整流用スイッチング素子がオフされるのを回避することができ、それによって出力電圧が振動するという不具合が発生するのを防止することができる。
また、同期整流用スイッチング素子がオンされた直後にオフされることで、寄生ダイオードを通して電流が流れて損失が発生するのを回避し、電力効率を高めることができるようになる。
さらに、同期整流用ＭＯＳトランジスタをオンさせた後、所定期間の間、スレッショルドレベルを基準電圧にオフセット電圧を加算した電圧に切り替えたとしても、比較的大きな逆流電流が同期整流用ＭＯＳトランジスタに流れた場合には、同期整流用ＭＯＳトランジスタの端子電圧がスレッショルドレベルを超えるため、逆流状態を検出して同期整流用ＭＯＳトランジスタをオフさせることができる。
【００１４】
また、望ましくは、
前記二次側制御回路は、前記同期整流用スイッチング素子がオンされたことに応じて起動され前記所定期間を計時するタイマー回路を備え、
前記タイマー回路が計時動作をしている間は、前記スレッショルド電圧として前記基準電圧に所定のオフセット電圧を加算した電圧を前記オフタイミング検出回路へ供給し、前記タイマー回路が計時動作を停止している間は、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成する。
このようにタイマー回路を設けて、基準電圧に所定のオフセット電圧を加算した電圧をスレッショルド電圧としてオフタイミング検出回路へ供給する期間を決定することにより、スレッショルド電圧として基準電圧にオフセット電圧を加算した電圧を供給する期間を比較的容易に設定することができる。
【００１５】
さらに、望ましくは、
前記二次側制御回路は、前記同期整流用スイッチング素子の端子電圧を監視してスイッチング周波数を検出するスイッチング周波数検出回路を備え、
前記タイマー回路は、前記スイッチング周波数検出回路により検出された周波数に応じて、該周波数が高いほど短い計時時間を計時し周波数が低いほど長い計時時間を計時するように構成する。
このようにタイマー回路が計時動作する時間すなわちスレッショルド電圧として基準電圧にオフセット電圧を加算した電圧を供給するシフト期間を、スイッチング周波数検出回路により検出された周波数に応じて可変とすることによって、シフト期間の最適化が可能となり、スイッチング周波数の変動により誤動作が生じるのを回避することができる。
【００１６】
また、望ましくは、
前記二次側制御回路は、負荷状態を判定する負荷判定回路を備え、該負荷判定回路が無負荷状態であると判定している間は、前記タイマー回路の動作状態に関わらず、前記スレッショルド電圧として前記基準電圧を前記オフタイミング検出回路へ供給するように構成する。
これにより、無負荷状態ではスレッショルド電圧がシフトされなくなるので、無負荷時には早いタイミングで同期整流用スイッチング素子をオフさせることができ、該スイッチング素子に逆方向電流が流れて電力効率が低下するのを防止することができる。
【００１７】
さらに、望ましくは、
前記トランスの一次側には、前記トランスの一次側コイルと直列形態に接続された共振インダクタおよび共振コンデンサを有する直列共振回路と、直流電圧入力端子から前記直列共振回路に流す電流を制御する一対の主スイッチング素子と、該一対の主スイッチング素子を交互にオン、オフ制御する一次側制御回路とが設けられ、
前記トランスの二次側回路は、前記同期整流用スイッチング素子および前記二次側制御回路と、出力電圧を検出して出力電圧に応じたフィードバック信号を生成する出力電圧検出手段と、を備え、
前記フィードバック信号が前記一次側制御回路へ伝達され、前記一次側制御回路は前記フィードバック信号に応じてスイッチング周波数を変化させるように構成する。
このような電流共振型スイッチング電源装置においては、軽負荷時に、同期整流用スイッチング素子がオンした直後にそのスイッチング素子の端子電圧がスレッショルド電圧に達してスイッチング素子がオフされてしまうのを回避することができ、それによって出力電圧が振動するという不具合が発生するのを防止することができる。 
【発明の効果】
【００１８】
本発明によると、電力変換用のトランスを備えたスイッチング制御方式の電源装置において、装置の大型化やコストアップを招くことなくしかも二次側の同期整流スイッチに逆流電流が流れる状態が発生することによる不具合を回避しつつ、同期整流スイッチにおける損失を減らし高効率化を図ることができるようになるという効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明を適用した電流共振型スイッチング電源装置の一実施形態を示す回路構成図である。
【図２】実施形態の電流共振型スイッチング電源装置における通常動作時の二次側の同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電流とソース・ドレイン間電圧およびゲートオフ信号の変化の様子を示す波形図である。
【図３】実施形態の電流共振型スイッチング電源装置における無負荷時の二次側の同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電流とソース・ドレイン間電圧およびゲートオフ信号の変化の様子を示す波形図である。
【図４】本発明を適用して有効なフライバック型スイッチング電源装置における二次側の同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電流とソース・ドレイン間電圧およびゲートオフ信号の変化の様子を示す波形図である。
【図５】従来の電流共振型スイッチング電源装置の一構成例を示す回路構成図である。
【図６】従来の電流共振型スイッチング電源装置における通常動作時の二次側の同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電流とソース・ドレイン間電圧およびゲートオフ信号の変化の様子を示す波形図である。
【図７】従来の電流共振型スイッチング電源装置における逆流電流発生時の二次側のスイッチング素子（ＭＯＳトランジスタ）のドレイン電流とソース・ドレイン間電圧およびゲートオフ信号、タイマーの出力信号、同期整流用スイッチング素子のゲートオン信号の変化の様子を示す波形図である。
【図８】本発明を適用したフライバック型スイッチング電源装置の一実施形態を示す回路構成図である
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した電流共振型スイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、電力変換用のトランス１０を備え、該トランス１０の一次側にハーフブリッジ型の直列共振回路２０を設け、二次側に同期整流スイッチを備えた全波整流回路３０を設けた電流共振型スイッチング電源装置として構成されている。
【００２１】
一次側の直列共振回路２０は、トランス１０の一次側コイルＬｐと直列に接続された共振インダクタＬｒおよび共振コンデンサＣｒ備える。また、直列共振回路２０は、図示しない直流電圧源（交流電圧を直流電圧にするダイオードブリッジ回路を含む）からの直流電圧が印加される電圧入力端子ＶＩＮと、接地電位のような基準電位が印加される端子ＧＮＤとの間に、直列形態に接続されたＮチャネルＭＯＳトランジスタからなる主スイッチング素子Ｓ１，Ｓ２を備える。また、直列共振回路２０は、該主スイッチング素子Ｓ１，Ｓ２をオン、オフ制御する一次側制御回路２１を備え、Ｓ１，Ｓ２を共振周波数の近傍の周波数で交互にオン、オフすることによって、トランス１０の一次側コイルＬｐに正弦波状の電流を流す。
【００２２】
さらに、この実施例の直列共振回路２０は、二次側の回路（誤差アンプ３３）からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路２１はフィードバック信号に応じて主スイッチング素子Ｓ１，Ｓ２のスイッチング周波数を変化させて、負荷の変動に対応するように構成されている。
一方、二次側の全波整流回路３０は、トランス１０の二次側の第１コイルＬｓ１と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＱｓ１と、二次側の第２コイルＬｓ２と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＱｓ２と、Ｑｓ１のソース・ドレイン電圧を検出してＱｓ１のオン、オフ制御信号を生成する二次側第１制御回路３１と、Ｑｓ２のドレイン電圧（ソース・ドレイン電圧）を検出してＱｓ２のオン、オフ制御信号を生成する二次側第２制御回路３２と、を備える。
【００２３】
二次側第１制御回路３１と二次側第２制御回路３２は、それぞれ同期整流用ＭＯＳトランジスタＱｓ１とＱｓ２を相補的にオン、オフ制御する。すなわち、一次側制御回路２１のスイッチング制御の１周期の前半または後半に二次側第１制御回路３１が同期整流用ＭＯＳトランジスタＱｓ１をオンさせ、１周期の後半または前半に二次側第２制御回路３２が同期整流用ＭＯＳトランジスタＱｓ２をオンさせる制御を行う。
また、二次側の全波整流回路３０は、出力端子ＯＵＴ１−ＯＵＴ２間に接続され出力電圧ＶOUTを安定化させる平滑コンデンサＣ０と、出力電圧ＶOUTを検出してフィードバック用のフォトダイオードＰＤに出力電圧ＶOUTの電位に応じた電流を流す誤差アンプ３３を備える。出力端子ＯＵＴ１は、トランス１０の二次側コイルの中点（第１コイルＬｓ１と第２コイルＬｓ２との接続ノードＮｃ）に接続されている。
【００２４】
次に、二次側第２制御回路３２の詳細について説明する。なお、二次側第１制御回路３１は二次側第２制御回路３２と同一構成を有し同一の動作をする（タイミングは半周期ずれている）ので、二次側第１制御回路３１については図示および説明を省略する。
図１に示されているように、本実施例の二次側第２制御回路３２は、同期整流用ＭＯＳトランジスタＱｓ２のドレイン電圧を監視してＱｓ２のオンタイミングを検出するコンパレータなどからなるオンタイミング検出回路３２１と、Ｑｓ２のドレイン電圧を監視してスイッチング周波数を検出するスイッチング周波数検出回路３２２と、Ｑｓ２のオンタイミングで起動されて所定時間を計時するタイマー回路３２３を備える。
【００２５】
上記タイマー回路３２３は、スイッチング周波数検出回路３２２からの信号によって、検出された周波数に応じて計時時間を変化させる。具体的には、周波数が低いほどつまり周期が長いほど計時時間を長くし、周波数が高いほど計時時間を短くするように構成されている。タイマー回路３２３は、アナログ回路でもデジタル回路でも良い。スイッチング周波数検出回路３２２は、同期整流用ＭＯＳトランジスタＱｓ２のドレイン電圧を監視しているので、スイッチング周波数の他にＱｓ２がオンされたタイミングも検出することができる。
【００２６】
また、二次側第２制御回路３２は、基準となる電圧Ｖth_offを生成する基準電圧源３２４と、同期整流用ＭＯＳトランジスタＱｓ２のドレイン電圧と基準電圧Ｖth_offとを比較してＱｓ２のオフタイミング（ゲートオフ信号ＶG_OFF）を検出するコンパレータ３２５と、前記基準となる電圧Ｖth_offに加算されるオフセット電圧Ｖoffsetを生成する電圧源３２６とを備える。
さらに、二次側第２制御回路３２は、該電圧源３２６と並列に設けられたスイッチＳＷと、前記コンパレータ３２５の出力がリセット端子に入力されオンタイミング検出回路３２１の出力がセット端子に入力されたＲＳフリップフロップ３２７と、例えばＱｓ２のゲート制御信号ＶGCを監視して負荷ＬＤの状態を判定する負荷判定回路３２８と、前記タイマー回路３２３の出力と負荷判定回路３２８の出力とを入力とするＮＡＮＤゲート３２９とを備える。そして、該ＮＡＮＤゲート３２９の出力によって前記スイッチＳＷがオン、オフ制御され、スイッチＳＷがオフ状態にされると、基準電圧Ｖth_offにオフセット電圧Ｖoffsetを加算した電圧がスレッショルド電圧として前記コンパレータ３２５へ供給されるように構成されている。
なお、スイッチＳＷは、ＮＡＮＤゲート３２９の出力がハイレベルの時にオンし、ロウレベルの時にオフする。
【００２７】
ここで、上記オフセット電圧Ｖoffsetの値は、図２に示す期間Ｔaddにおける電圧ＶDSのピーク値よりも高くなるように設定される。この値Ｖoffsetは、同期整流用ＭＯＳトランジスタＱｓ２のオン抵抗の値とＱｓ２に流れる電流の大きさ（最大電流）の積と、同期整流用ＭＯＳトランジスタＱｓ２の寄生インダクタンスとＱｓ２に流れる電流の傾きの積によって決まる。しかし、Ｑｓ２に流れる電流は電源装置の方式や構成によって異なるので、所定の数値で一般化することはできない。ただし、Ｑｓ２に流れる電流は、出力電圧ＶOUTの電圧値やトランス１０の二次側コイルのインダクタンス、一次側のスイッチング周波数に依存する。従って、オフセット電圧Ｖoffsetの値は、電源装置の構成が決まれば、同期整流用ＭＯＳトランジスタＱｓ２のオン抵抗の値、出力電圧ＶOUTの電圧値、トランス１０の二次側コイルのインダクタンス、一次側のスイッチング周波数をパラメータとして決定することができる。
【００２８】
負荷判定回路３２８は、無負荷状態を検出するもので、無負荷状態になるとその出力が例えばロウレベルに変化してタイマー回路３２３の出力がハイレベルであってもスイッチＳＷをオン状態のままとし、基準電圧Ｖth_offにオフセット電圧Ｖoffsetが加算されないようにする。
なお、負荷が軽くなると同期整流用ＭＯＳトランジスタＱｓ２のオフタイミングが早くなるので、この実施例では、負荷判定回路３２８によってＱｓ２のゲート制御信号ＶGCのオフタイミングを監視して、負荷の状態を判定するようにしているが、コンパレータ３２５の出力を監視しても良い。また、これらの信号を監視する代わりに、負荷へ流れる電流を検出するセンス抵抗を設け、該センス抵抗における電圧の降下量を監視して無負荷状態を検出するように構成しても良い。
【００２９】
以下、二次側第２制御回路３２の動作について、図２および図３の波形図を用いて説明する。なお、図２は「通常動作時（軽負荷）」の二次側の同期整流用ＭＯＳトランジスタＱｓ２のドレイン電流ＩＤとソース・ドレイン間電圧ＶDSおよびゲートオフ信号ＶG_OFF（コンパレータ３２５の出力）の変化の様子を、図３は「無負荷時」の二次側の同期整流用ＭＯＳトランジスタＱｓ２のドレイン電流ＩＤとソース・ドレイン間電圧ＶDSおよびゲートオフ信号ＶG_OFFの変化の様子を示す。また、図２（ａ）および図３（ａ）は、同期整流用ＭＯＳトランジスタＱｓ２を連続してオン状態にしたと仮定した場合のＱｓ２におけるドレイン電流ＩＤの変化を示す。なお、負荷判定回路３２８の出力は、「通常動作時」はハイレベルで、「無負荷時」はロウレベルであるものとする。
【００３０】
本実施例の二次側第２制御回路３２は、通常動作時には図２に示すように、トランス１０の一次側コイルの印加電圧が反転することにより、トランジスタＱｓ２のソース・ドレイン間電圧ＶDSが立ち下がるタイミングｔ０でタイマー回路３２３が起動される（このとき負荷判定回路３２８の出力はハイレベルである）。すると、タイマー回路３２３の出力がロウレベルからハイレベルに変化してスイッチＳＷがオフされ、図２（ｂ）に破線で示すように、コンパレータ３２５へ供給されるスレッショルドレベルが、基準電圧Ｖth_offにオフセット電圧Ｖoffsetを加算した電圧（Ｖth_off＋Ｖoffset）に変化される。
そして、タイマー回路３２３の計時時間Ｔaddが経過すると、タイマー回路３２３の出力がハイレベルからロウレベルに変化し、それによってスイッチＳＷがオン状態にされ、コンパレータ３２５へ供給されるスレッショルドレベルが、基準電圧Ｖth_offに切り替えられる。
【００３１】
その結果、図２（ｂ）に実線で示すように、Ｔaddの期間において、Ｑｓ２のソース・ドレイン間電圧ＶDSが上昇してＶth_offよりも高くなったとしても、基準電圧Ｖth_offにオフセット電圧Ｖoffsetを加算した電圧（Ｖth_off＋Ｖoffset）を超えないようになる。そのため、コンパレータ３２５の出力すなわちＱｓ２のゲートオフ信号ＶG_OFFは、図２（ｃ）に示すようにタイミングｔ０−ｔoffの間、ロウレベルのまま変化せず、フリップフロップ３２７の出力すなわちＱｓ２のゲート制御信号ＶGCも変化しなくなる。これにより、期間Ｔaddにおける電圧ＶDSの変化で同期整流用ＭＯＳトランジスタＱｓ２が短時間でオフすることによる、損失の発生やＶOUTの振動を防止することができる。
【００３２】
また、タイマー回路３２３の計時時間Ｔaddが経過すると、コンパレータ３２５へ供給されるスレッショルドレベルが基準電圧Ｖth_offに切り替えられるため、同期整流用ＭＯＳトランジスタＱｓ２をオフしたい本来のタイミングｔoffでＱｓ２のゲートオフ信号ＶG_OFFをハイレベルに変化させて、Ｑｓ２をオフさせることができる。
しかも、本実施例では、タイマー回路３２３の計時時間Ｔaddがスイッチング周波数に応じて変化されるように構成されているため、スイッチング周波数が高くなって図２（ｂ）のソース・ドレイン間電圧ＶDSの周期が短くなり、オフタイミングｔoffが計時時間Ｔaddの中に入ってしまって、所望のタイミングでＱｓ２をオフされなくなる事態が発生するのを回避することができる。
【００３３】
さらに、本実施例では、無負荷時には負荷判定回路３２８が無負荷状態であることを検出してその出力がロウレベルに変化して、ＮＡＮＤゲート３２９の出力をハイレベルに固定するため、スイッチＳＷがオンのままとなる。その結果、図３（ｂ）に破線で示すように、コンパレータ３２５へ供給されるスレッショルドレベルが基準電圧Ｖth_offのままにされる。
これにより、本実施例のように、タイマー回路３２３を設けて一時的にスレッショルドレベルを切り替えるように構成しても、図３（ｃ）に示すように、無負荷時には早いタイミングｔoffで同期整流用ＭＯＳトランジスタＱｓ２をオフさせることができ、Ｑｓ２に逆方向電流が流れて効率が低下するのを防止することができる。なお、図３（ａ）にはＱｓ２の逆流電流も示されているが、実際にはタイミングｔoffでＱｓ２がオフされるので逆流電流は流れず、図３（ａ）のＩＤはｔoff以降、一点鎖線Ｂのような電流波形となる。
また、本実施例のように、同期整流用ＭＯＳトランジスタＱｓ２をオンさせた後、所定時間Ｔaddの間、スレッショルドレベルを、Ｖth_offにＶoffsetを加算した（Ｖth_off＋Ｖoffset）にシフトしたとしても、Ｑｓ２のドレイン電流ＩＤに図７に示すような逆流電流が発生した場合には、Ｑｓ２のドレイン電圧ＶDSが（Ｖth_off＋Ｖoffset）を超えることで逆流電流状態を検出し、Ｑｓ２をオフさせることができる。
【００３４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、二次側回路に全波整流回路を使用しているが、半波整流回路（Ｑｓ１と制御回路３１がない回路）としてもよい。
また、前記実施形態では、無負荷時にはスレッショルド電圧の切り替えを行わないようにするため、負荷判定回路３２８を設けているが、この負荷判定回路３２８は必ずしも設ける必要はなく、負荷判定回路３２８とＮＡＮＤゲート３２９を省略するようにしてもよい。また、前記実施形態では、負荷判定回路３２８の出力とタイマー回路３２３の出力との論理積をとるＮＡＮＤゲート３２９を設けて、スレッショルド電圧を切り替えるスイッチＳＷを制御しているが、負荷判定回路３２８が無負荷状態を検出している間はタイマー回路３２３が動作しないように構成しても良い。
【００３５】
さらに、前記実施形態では、コンパレータ３２５に供給されるスレッショルド電圧としてＶth_offまたはＶth_offにオフセット電圧Ｖoffsetを加算したものを供給するようにしているが、複数の抵抗を直列に接続してなる分圧回路で基準電圧を分圧したものをスレッショルド電圧として供給し、タイマー回路３２３の出力によって分圧比を切り替えてＶth_offまたは（Ｖth_off＋Ｖoffset）に相当する電圧を供給するようにしても良い。
あるいは、Ｖth_offを生成する第１基準電圧源と、（Ｖth_off＋Ｖoffset）に相当する電圧を生成する第２基準電圧源と、セレクタとを設けておいて、タイマー回路３２３の出力によってセレクタを切り替えていずれか一方を選択してコンパレータ３２５に供給するようにしても良い。
【００３６】
また、以上の説明では、本発明を一次側回路に直列共振回路を設けた電流共振型スイッチング電源装置に適用した例を説明したが、本発明にそれに限定されるものではなく、図８に示すように、一次側にコイルと直列のスイッチング素子Ｓ０と、該スイッチング素子Ｓ０をオン、オフ制御する制御回路２１とを設け、一次側コイルに間欠的に電流を流すことによって二次側コイルに誘起されて交流電流を整流する回路を設けたフライバック方式のスイッチング電源装置にも適用することができる。なお、二次側制御回路３２は、図１の実施例のものと同じであるので、同一の符号を付して説明は省略する。
ここで、本発明をフライバック方式のスイッチング電源装置に適用した場合の利点について、図４と図８を用いて説明する。図４には、二次側のスイッチング素子の電流ＩＤとソース・ドレイン間電圧ＶDSおよびゲートオフ信号ＶG_OFFの変化の様子を示している。
【００３７】
フライバック方式のスイッチング電源装置においては、図４（ａ），（ｂ）に示すように、同期整流用ＭＯＳトランジスタＱｓ３がオンされるタイミングｔ１の直後に、ドレイン電流ＩＤおよびソース・ドレイン間電圧ＶDSにリンギングが発生する。そのため、スレッショルド電圧が一定のままであるとＶDSのリンギングによりオフタイミングを検出するコンパレータが誤検出するおそれがある。オフタイミングを検出するコンパレータの誤検出により、同期整流用ＭＯＳトランジスタＱｓ３のオン期間が短くなり、寄生ダイオードを通して電流が流れる期間が増加し損失が発生する。しかるに、本発明を適用して、基準電圧Ｖth_offにオフセットＶoffsetを加算する回路を設け、図４（ｂ）に破線で示すように、ｔ１後の所定期間Ｔaddだけ、スレッショルド電圧をＶth_offから（Ｖth_off＋Ｖoffset）に切り替えることで、ＶDSのリンギングによりオフタイミングを検出するコンパレータの誤検出を回避することができる。そして、これによって寄生ダイオードを通して電流が流れる期間を抑制し、損失の発生を防止することができる。
【符号の説明】
【００３８】
１０  トランス
２０  直列共振回路（一次側回路）
３０  全波整流回路（二次側回路）
３１  二次側第１制御回路
３２  二次側第２制御回路
３２１  オンタイミング検出回路
３２２  スイッチング周波数検出回路
３２３  タイマー回路
３２４  基準電圧源
３２５  コンパレータ（オフタイミング検出回路）
３２６  オフセット用電圧源
３２８  負荷判定回路
Ｑｓ１，Ｑｓ２  同期整流用スイッチング素子（ＭＯＳトランジスタ）
【図１】
0005867141.tif 000002
【図２】
0005867141.tif 000003
【図３】
0005867141.tif 000004
【図４】
0005867141.tif 000005
【図５】
0005867141.tif 000006
【図６】
0005867141.tif 000007
【図７】
0005867141.tif 000008
【図８】
0005867141.tif 000009