(57)【特許請求の範囲】
【請求項１】
差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、
前記差動信号の正相成分が入力される第１の信号端子と、
前記差動信号の逆相成分が入力される第２の信号端子と、
前記発光素子が備える前記駆動電流の入力端子に接続されている接続端子と、
前記第１の信号端子及び前記接続端子に接続されており、第１の電圧にバイアスされた前記正相成分に応じて前記駆動電流を増加させるように前記接続端子を介して前記駆動電流を制御する第１の回路と、
前記第２の信号端子及び前記接続端子に接続されており、前記第１の電圧よりも低い第２の電圧にバイアスされた前記逆相成分に応じて前記駆動電流を減少させるように前記接続端子を介して前記駆動電流を制御する第２の回路と、
を備える、駆動回路。
【請求項２】
前記第１の回路は、前記第１の電圧にバイアスされた前記正相成分で駆動される第１のＮ型トランジスタと、該第１のＮ型トランジスタに直列に接続されたＰ型トランジスタとを有し、
前記第２の回路は、前記第２の電圧にバイアスされた前記逆相成分で駆動される第２のＮ型トランジスタを有し、
前記Ｐ型トランジスタの一方の電流端子と前記第２のＮ型トランジスタの一方の電流端子とが前記接続端子に接続されている、請求項１に記載の駆動回路。
【請求項３】
前記Ｐ型トランジスタは、第３の電圧にバイアスされた前記逆相成分により駆動される、請求項２に記載の駆動回路。
【請求項４】
前記第１のＮ型トランジスタを駆動する前記正相成分は、当該駆動回路の内部にて前記第１の電圧にバイアスされ、
前記第２のＮ型トランジスタを駆動する前記逆相成分は、当該駆動回路の内部にて前記第２の電圧にバイアスされる、請求項２又は３に記載の駆動回路。
【請求項５】
前記入力端子を有し、前記駆動電流に応じて光信号を出力する発光素子と、
前記接続端子が前記入力端子に接続されている請求項１〜請求項４の何れか一項に記載の駆動回路と、
を備える、光送信装置。
【請求項６】
前記入力端子にインダクタを介して接続されているバイアス電流源を更に備える、請求項５に記載の光送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び光送信装置に関する。
【背景技術】
【０００２】
特許文献１には、光変調器用の駆動回路が記載されている。この駆動回路は、光変調器に流れる電流のバイパス路の抵抗を半固定化することなく、抵抗値を流動的に調整して変調電圧を一定にし、光変調を安定化することを目的としている。このような目的の特許文献１の駆動回路は、ｐ型の半導体層とｎ型の半導体層とに挟まれた変調活性層を有し、どちらか一方の半導体層が、同じ導電型を有する半導体レーザダイオードの半導体層と電気的に共通にされる光変調器を駆動する回路であって、外部から入力される光変調用信号に基づいて光変調器に駆動信号を出力する出力回路と、この駆動信号によって光変調器に流れる電流のバイパス路の抵抗を光変調用信号に基づいて調整し、この駆動信号の電圧レベルを一定に補償する補償回路と、を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−５６０３３号公報
【特許文献２】特開２００５−０３３０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来では、駆動回路にシャント方式が用いられる場合がある。しかし、シャント方式では、変調電流振幅を大きくする（相互コンダクタンスを高くする）ことは容易ではない。相互コンダクタンスが大きいと前段のドライバ回路が必要とされる駆動能力が小さくて済むので、相互コンダクタンスが大きいことが望まれる。しかし、シャント方式では、ＮＭＯＳトランジスタ（n-type Metal-Oxide-Semiconductor Field-Effect Transistor）を使用した場合、相互コンダクタンスを増やすためにＮＭＯＳトランジスタのゲート幅を大きくせねばならず、入出力寄生容量の増加や出力抵抗の減少により高速応答性が損なわれる場合がある。ＮＰＮトランジスタを用いた場合は、ＮＭＯＳトランジスタを用いた場合に比べて同じ高速応答性に対して高い相互コンダクタンスを得ることができるが、レーザアノードとの接続に使用される金ワイヤの寄生インダクタンスによって電流変調時（引き抜き時）にコレクタ電圧が低下し、コレクタ-ベース間が一瞬順バイアスされてしまうことでコレクタ-ベース間容量が増大して大信号応答としての高速応答性が劣化し波形が乱れてしまう場合がある。このことは、並列接続されるＬＤ（laser diode）のフォワード電圧がそれほどには高くない事（１．２Ｖ〜１．５Ｖ程度）も原因であり、シャント方式でこの類の問題を回避することは容易ではない。また、変調電流が大きくなればなるほどワイヤインダクタンスによるコレクタ電圧の低下は大きくなってしまい、ＮＰＮトランジスタの高速応答性が失われることになる。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る駆動回路は、差動信号の入力に応じて発光素子の駆動電流を増減する駆動回路であって、前記差動信号の正相成分が入力される第１の信号端子と、前記差動信号の逆相成分が入力される第２の信号端子と、前記発光素子が備える駆動電流の入力端子に接続されている接続端子と、前記第１の信号端子及び前記接続端子に接続されている第１の回路と、前記第２の信号端子及び前記接続端子に接続されている第２の回路と、を備え、前記第１の回路は、前記第１の信号端子に入力する前記正相成分に応じて、前記駆動電流を増加するように前記接続端子を介して前記駆動電流を制御し、前記第２の回路は、前記第２の信号端子に入力する前記逆相成分に応じて、前記駆動電流を減少するように前記接続端子を介して前記駆動電流を制御する。第１及び第２の回路の相互コンダクタンスの和が駆動回路の全体の相互コンダクタンスを与えるので、全体の相互コンダクタンスが比較的大きく、よって、変調信号の大きさが増加可能となる。また、第１及び第２の回路のそれぞれの相互コンダクタンスを増加させなくとも、駆動回路の全体の相互コンダクタンスが増加可能となるので、相互コンダクタンスの増加に伴って生じる応答速度の劣化が抑制される。
【０００６】
本発明では、前記第１の回路は、前記第１の信号端子に入力される前記差動信号の正相成分に応じて前記駆動電流を増加する第１の電圧制御電流源回路と、前記第１の電圧制御電流源回路と前記第１の信号端子との間に設けられている第１のエミッタフォロワ回路とを有し、前記第１の電圧制御電流源回路は、前記第１のエミッタフォロワ回路と前記接続端子とに接続され、前記第１のエミッタフォロワ回路は、前記第１の信号端子と前記第１の電圧制御電流源回路とに接続され、前記第２の回路は、前記第２の信号端子に入力される前記差動信号の逆相成分に応じて前記駆動電流を減少する第２の電圧制御電流源回路と、前記第２の電圧制御電流源回路と前記第２の信号端子との間に設けられている第２のエミッタフォロワ回路とを有し、前記第２の電圧制御電流源回路は、前記第２のエミッタフォロワ回路と前記接続端子とに接続され、前記第２のエミッタフォロワ回路は、前記第２の信号端子と前記第２の電圧制御電流源回路とに接続されている。エミッタフォロワ回路を備えることにより、駆動回路の入力側が、寄生容量の比較的大きな電圧制御電流源回路から分離されるので、駆動回路の入力側における周波数帯域の劣化が抑制可能となる。
【０００７】
本発明では、前記第１の回路は、前記差動信号の正相成分で駆動される第１のＮ型トランジスタと、このＮ型トランジスタに直列に接続されたＰ型トランジスタとを有し、前記第２の回路は、前記差動信号の逆相成分で駆動される第２のＮ型トランジスタを有し、前記Ｐ型トランジスタの一方の電流端子と前記第２のＮ型トランジスタの一方の電流端子とが前記接続端子に接続されていることが好ましい。このように、Ｐ型トランジスタと第１のＮ型トランジスタとが直列に接続されているので、第２のＮ型トランジスタが、第１のＮ型トランジスタから分離される。
【０００８】
本発明では、前記Ｐ型トランジスタは、前記差動信号の逆相成分により駆動されることが好ましい。差動信号の正相成分により駆動される第１のＮ型トランジスタからＰ型トランジスタに出力される信号は、この正相成分に応じた信号であるが、Ｐ型トランジスタから受ける影響によって信号幅が低減する場合がある。しかし、本発明によれば、Ｐ型トランジスタが逆相成分によって駆動するので、信号幅の低減が改善され、良好な品質の信号を生成できる。
【０００９】
本発明では、本発明に係る光送信装置は、駆動電流が入力される入力端子を有し、当該駆動電流に応じて光信号を出力する発光素子と、上記特徴を有する駆動回路と、を備え、前記駆動回路の前記接続端子は、前記入力端子に接続されており、更に、前記入力端子にインダクタを介して接続されているバイアス電流源を更に備える。上記特徴を有する駆動回路を備えるので、インダクタによる応答速度の劣化が抑制でき、変調信号の大きさ及び応答速度が向上される。
【発明の効果】
【００１０】
本発明によれば、変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施形態に係る光送信装置の構成を説明するための図である。
【図２】図２は、実施形態に係る光送信装置の動作を説明するための図である。
【図３】図３は、実施形態に係る光送信装置の構成を示す図である。
【図４】図４は、実施形態に係る駆動回路の具体例を示す図である。
【図５】図５は、実施形態に係る駆動回路の具体例を示す図である。
【図６】図６は、実施形態に係る駆動回路の具体例を示す図である。
【図７】図７は、実施形態に係る駆動回路の具体例を示す図である。
【図８】図８は、実施形態に係る駆動回路の具体例を示す図である。
【図９】図９は、実施形態に係る駆動回路の具体例を示す図である。
【図１０】図１０は、実施形態に係る駆動回路の具体例を示す図である。
【図１１】図１１は、実施形態に係る駆動回路の効果を説明するための図である。
【図１２】図１２は、実施形態に係る駆動回路の効果を説明するための図である。
【図１３】図１３は、実施形態に係る駆動回路の効果を説明するための図である。
【図１４】図１４は、実施形態に係る駆動回路の効果を説明するための図である。
【図１５】図１５は、実施形態に係る駆動回路の他の具体例を説明するための図である。
【図１６】図１６は、ハイサイドドライバにおける相互コンダクタンスが低減する原因を説明するための図である。
【図１７】図１７は、ハイサイドドライバ及びローサイドドライバのそれぞれに印加するＤＣバイアスを説明するための図である。
【図１８】図１８は、図１９に示す変形例の構成による効果を、信号波形によって示す図である。
【図１９】図１９は、変形例の構成を説明するための図である。
【図２０】図２０は、図１９に示す変形例の具体的な構成の一例を示す図である。
【図２１】図２１は、図１９に示す変形例の具体的な構成の一例を示す図である。
【図２２】図２２は、図１９に示す変形例の具体的な構成の一例を示す図である。
【図２３】図２３は、図１９に示す変形例の効果を説明するための図である。
【図２４】図２４は、図１９に示す変形例の効果を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。本実施形態に係る光送信装置１は、外部装置から入力される電気信号を受けると、この電気信号に応じて光信号を出力するＴＯＳＡ（Transmitter Optical Sub-Assembly）である。光送信装置１は、プッシュプル方式を用いて光信号の出力を行うプッシュプル構成を有する駆動回路３を備える。
【００１３】
光送信装置１に用いられているプッシュプル方式の基本的な概念を、図１を参照して説明する。図１に示すように、光送信装置１は、発光素子ＬＤ及び駆動回路３を主に備える。発光素子ＬＤはレーザダイオードである。駆動回路３は、プッシュプル方式に基づいて発光素子ＬＤに変調電流を供給する回路である。駆動回路３は、電圧制御電流源回路ＶＣＣＳ１及び電圧制御電流源回路ＶＣＣＳ２（ＶＣＣＳ：Voltage Controlled Current Source）を含む。電圧制御電流源回路ＶＣＣＳ１は電源ＶＣＣ側に設けられ、電圧制御電流源回路ＶＣＣＳ２はグラウンド（ＧＮＤ）側に設けられている。発光素子ＬＤには、図示しない光データリンク内のＡＰＣ回路によって制御された直流のバイアス電流Ｉｂｉａｓが供給される。バイアス電流Ｉｂｉａｓは、Ｈｉｇｈレベルのバイアス電流を用いるシャント駆動方式の場合と異なり、Ｍｉｄｄｌｅレベルである。発光素子ＬＤのカソードは、ＧＮＤに接続されている。発光素子ＬＤのアノードは、ボンディングワイヤＢ１を介して電圧制御電流源回路ＶＣＣＳ１及び電圧制御電流源回路ＶＣＣＳ２に接続されている。
【００１４】
電圧制御電流源回路ＶＣＣＳ１は、正相信号Ｖｉｎｐ（差動信号の正相成分）が入力されると、正相信号Ｖｉｎｐの入力に応じて電流Ｉｐを出力する。電流Ｉｐは、ボンディングワイヤＢ１を介して、発光素子ＬＤに入力する。発光素子ＬＤに入力される駆動電流ＩＬＤは、電流Ｉｐによって、バイアス電流Ｉｂｉａｓ及び電流Ｉｐからなる。よって、発光素子ＬＤの駆動電流ＩＬＤはバイアス電流Ｉｂｉａｓよりも増加する。電圧制御電流源回路ＶＣＣＳ２は、逆相信号Ｖｉｎｎ（差動信号の逆相成分）が入力されると、逆相信号Ｖｉｎｎの入力に応じて電流Ｉｎを流す。電流Ｉｎは、ボンディングワイヤＢ１を介して、発光素子ＬＤから引き抜かれる。発光素子ＬＤに入力される駆動電流ＩＬＤは、電流Ｉｎによって、バイアス電流Ｉｂｉａｓから電流Ｉｎが差し引かれたものとなる。よって、発光素子ＬＤの駆動電流ＩＬＤはバイアス電流Ｉｂｉａｓよりも減少する。
【００１５】
図２（Ａ）に入力信号Ｖｉｎ（正相信号Ｖｉｎｐ及び逆相信号Ｖｉｎｎ）と発光素子ＬＤに流れる駆動電流ＩＬＤとの関係を示す。電流Ｉｐは、正相信号Ｖｉｎｐのオン・オフに応じて、オン・オフされる。電流Ｉｎは、逆相信号Ｖｉｎｎのオン・オフに応じて、オン・オフされる。
【００１６】
正相信号ＶｉｎｐがＨｉｇｈ（逆相信号ＶｉｎｎはＬｏｗ）のとき、電流ＩｐがボンディングワイヤＢ１を介して発光素子ＬＤに流れ込むので、発光素子ＬＤに流れる駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓ＋電流Ｉｐ、となる。逆相信号ＶｉｎｎがＨｉｇｈ(正相信号ＶｉｎｐはＬｏｗ)のときは、電流ＩｎがボンディングワイヤＢ１を介して発光素子ＬＤから引き抜かれるので、発光素子ＬＤに流れる駆動電流ＩＬＤは、バイアス電流Ｉｂｉａｓ−電流Ｉｎ、となる。このように、電流Ｉｐ及び電流Ｉｎによって発光素子ＬＤに流れる駆動電流ＩＬＤは変調されるので、図２（Ｂ）に示すように、駆動電流ＩＬＤと発光素子ＬＤからの光出力（Ｌ）との関係に沿って、光信号の１レベル（Ｈｉｇｈ）と０レベル（Ｌｏｗ）とが生成される。
【００１７】
図３に、光送信装置１の構成を示す。光送信装置１は、駆動回路３、発光素子ＬＤ、及び、光検出素子ＰＤを備える。光送信装置１は、ＴＯＳＡであり、駆動回路３、発光素子ＬＤ、及び、光検出素子ＰＤは、光送信装置１のパッケージ内に実装される。駆動回路３は、正相信号Ｖｉｎｐ及び逆相信号Ｖｉｎｎの入力を受けて電流Ｉｐと電流Ｉｎとを発生させる(プッシュプル動作する)。発光素子ＬＤはレーザダイオードである。光検出素子ＰＤは、発光素子ＬＤの光出力をモニタする。
【００１８】
光送信装置１は、端子Ｔ１〜Ｔ６を備える。端子Ｔ１には、光データリンク基板上のＬＤ駆動ＩＣから正相信号Ｖｉｎｐが入力される。端子Ｔ２には、光データリンク基板上のＬＤ駆動ＩＣから逆相信号Ｖｉｎｎが入力される。端子Ｔ３は、駆動回路３の電源ＶＣＣに接続されている。端子Ｔ４は、ＧＮＤに接続されている。端子Ｔ５は、光送信器の外部、光データリンク基板からインダクタ（例えば図１に示すボンディングワイヤＢ１であり、以下同様。）を介してバイアス電流Ｉｂｉａｓが加えられる。端子Ｔ６は発光素子ＬＤの発光パワーをモニタするために用いられる端子であり、ＡＰＣ回路に接続されている。発光素子ＬＤのカソードは、駆動回路３のＧＮＤとともに光送信器内の共通ＧＮＤに接続されている。
【００１９】
駆動回路３は、差動信号の入力に応じて発光素子ＬＤの駆動電流ＩＬＤを増減する。駆動回路３は、差動信号に基づいて発光素子ＬＤに供給される駆動電流ＩＬＤの変調成分を制御する。駆動回路３は、端子Ｔ１ａ，Ｔ２ａ，Ｔ３ａ，Ｔ４ａ，Ｔ５ａを有する。端子Ｔ１ａは、端子Ｔ１に接続されている。端子Ｔ２ａは、端子Ｔ２に接続されている。端子Ｔ１ａ及び端子Ｔ２ａは、差動信号の入力端子（信号端子）となっている。端子Ｔ１ａは、差動信号の正相信号Ｖｉｎｐが入力される。端子Ｔ２ａは、差動信号の逆相信号Ｖｉｎｎが入力される。端子Ｔ３ａは、端子Ｔ３に接続されている。端子Ｔ４ａは、端子Ｔ４に接続されている。端子Ｔ５ａは、端子Ｔ５に接続されている。端子Ｔ５ａは、発光素子ＬＤが備える駆動電流ＩＬＤの入力端子（アノード端子）にも接続されており、発光素子ＬＤに対し駆動電流ＩＬＤの変調成分を出力する端子（接続端子）である。
【００２０】
駆動回路３は、正相信号処理回路、及び、逆相信号処理回路、を有する。正相信号処理回路は、端子Ｔ１ａ及び端子Ｔ５ａに接続されている。正相信号処理回路は、端子Ｔ１ａに入力する正相信号Ｖｉｎｐに応じて、駆動電流ＩＬＤを増加するように端子Ｔ５ａを介して駆動電流ＩＬＤを制御する。正相信号処理回路は、端子Ｔ１ａに入力される正相信号Ｖｉｎｐに応じて駆動電流ＩＬＤを増加する電圧制御電流源回路ＶＣＣＳ１と、電圧制御電流源回路ＶＣＣＳ１と端子Ｔ１ａとの間に設けられているエミッタフォロワ回路とを有する。電圧制御電流源回路ＶＣＣＳ１は、正相信号処理回路のエミッタフォロワ回路と端子Ｔ５ａとに接続されている。正相信号処理回路のエミッタフォロワ回路は、端子Ｔ１ａと電圧制御電流源回路ＶＣＣＳ１とに接続されている。
【００２１】
逆相信号処理回路は、端子Ｔ２ａ及び端子Ｔ５ａに接続されている。逆相信号処理回路は、端子Ｔ２ａに入力する逆相信号Ｖｉｎｎに応じて、駆動電流ＩＬＤを減少するように端子Ｔ５ａを介して駆動電流ＩＬＤを制御する。逆相信号処理回路は、端子Ｔ２ａに入力される逆相信号Ｖｉｎｎに応じて駆動電流ＩＬＤを減少する電圧制御電流源回路ＶＣＣＳ２と、電圧制御電流源回路ＶＣＣＳ２と端子Ｔ２ａとの間に設けられているエミッタフォロワ回路と、を有する。電圧制御電流源回路ＶＣＣＳ２は、逆相信号処理回路のエミッタフォロワ回路と端子Ｔ５ａとに接続されている。逆相信号処理回路のエミッタフォロワ回路は、端子Ｔ２ａと電圧制御電流源回路ＶＣＣＳ２とに接続されている。
【００２２】
従来のシャント方式等を用いた駆動回路は１つの入力端子及び１つの入出力端子を具備する構成を有するが、駆動回路３は、上述のように、差動信号の入力端子（端子Ｔ１ａ及び端子Ｔ２ａ）及び１つの入出力端子（端子Ｔ５ａ）を具備するプッシュプル方式の構成（プッシュプル構成）を有する。このように、光送信装置１は、差動信号が用いられ、かつ駆動回路３が相互コンダクダンスを持つために入力振幅が小さくて済むので低ＥＭＩが実現される。また、光送信装置１は、発光素子ＬＤのカソードを共通ＧＮＤに接続できるので実装性に優れている。また、駆動回路３は、差動信号によるプッシュプル方式の構成を有するので、出力電流がＬＤ変調電流の半分で済むことになり、よって、出力電流がＬＤ変調電流分だけ必要となる一般的なＬＤ駆動ＩＣを使用する場合に比べて、消費電力を低減できる。また、光送信装置１は、比較的大きな相互コンダクタンスを有するので、例えばＮＭＯＳトランジスタを有する駆動回路の場合のように、相互コンダクタンスを増加させるために、このＮＭＯＳトランジスタのゲート幅を大きくして入力帯域の減少を招くことがない。
【００２３】
次に、駆動回路３の具体的な構成を説明する。駆動回路３は、具体的には、例えば、図４〜図９に示す駆動回路３ａ〜駆動回路３ｆの何れかである。まず、図４に示す駆動回路３ａの構成について説明する。駆動回路３ａは、端子Ｔ１ａ〜端子Ｔ５ａを有する。駆動回路３ａは、抵抗素子Ｒ１〜抵抗素子Ｒ４を有する。駆動回路３ａは、トランジスタＱ１及びトランジスタＱ２を有する。トランジスタＱ１及びトランジスタＱ２は、何れも、ＮＰＮトランジスタである。駆動回路３ａは、トランジスタＭ１、トランジスタＭ２、及び、トランジスタＭ３を有する。トランジスタＭ１は、ＮＭＯＳトランジスタ（n-type Metal-Oxide-Semiconductor Field-Effect Transistor）であり、トランジスタＭ２は、ＰＭＯＳトランジスタ（p-type Metal-Oxide-Semiconductor Field-Effect Transistor）であり、トランジスタＭ３は、ＮＭＯＳトランジスタである。駆動回路３ａは、キャパシタＣ１及びキャパシタＣ２を有する。駆動回路３ａは、電源Ｖｂｉａｓ１及び電源Ｖｂｉａｓ２を有する。駆動回路３ａは、電源Ｖｐｇを有する。駆動回路３ａは、電流源Ｉ１及び電流源Ｉ２を有する。
【００２４】
駆動回路３ａの正相信号処理回路は、トランジスタＱ１、トランジスタＭ１、トランジスタＭ２、キャパシタＣ１、抵抗素子Ｒ３、電流源Ｉ１、電源Ｖｂｉａｓ１、及び、電源Ｖｐｇを含む。駆動回路３ａの正相信号処理回路のエミッタフォロワ回路は、トランジスタＱ１及び電流源Ｉ１を含む。駆動回路３ａの正相信号処理回路の電圧制御電流源回路ＶＣＣＳ１は、トランジスタＭ１、トランジスタＭ２、キャパシタＣ１、抵抗素子Ｒ３、電源Ｖｂｉａｓ１、及び、電源Ｖｐｇを含む。
【００２５】
駆動回路３ａの逆相信号処理回路は、トランジスタＱ２、トランジスタＭ３、キャパシタＣ２、抵抗素子Ｒ４、電流源Ｉ２、電源Ｖｂｉａｓ２を含む。駆動回路３ａの逆相信号処理回路のエミッタフォロワ回路は、トランジスタＱ２及び電流源Ｉ２を含む。駆動回路３ａの逆相信号処理回路の電圧制御電流源回路ＶＣＣＳ２は、トランジスタＭ３、キャパシタＣ２、抵抗素子Ｒ４、電源Ｖｂｉａｓ２を含む。
【００２６】
トランジスタＱ１のベース端子は端子Ｔ１ａ及び抵抗素子Ｒ１に接続されている。トランジスタＱ１のコレクタ端子は端子Ｔ３ａに接続されている。トランジスタＱ１のエミッタ端子は電流源Ｉ１を介して端子Ｔ４ａに接続されており、キャパシタＣ１を介してトランジスタＭ１のゲート端子にＡＣ接続されている。トランジスタＱ２のベース端子は端子Ｔ２ａ及び抵抗素子Ｒ２に接続されている。トランジスタＱ２のコレクタ端子は端子Ｔ３ａに接続されている。トランジスタＱ２のエミッタ端子は電流源Ｉ２を介して端子Ｔ４ａに接続されており、キャパシタＣ２を介してトランジスタＭ３のゲート端子にＡＣ接続されている。抵抗素子Ｒ１と抵抗素子Ｒ２とは、端子Ｔ１ａ及び端子Ｔ２ａの間で直列に接続されている。
【００２７】
トランジスタＭ１、トランジスタＭ２及びトランジスタＭ３は、端子Ｔ３ａと端子Ｔ４ａとの間で直列に接続されている。トランジスタＭ１のドレイン端子は端子Ｔ３ａに接続され、トランジスタＭ１のソース端子はトランジスタＭ２のソース端子に接続されている。トランジスタＭ１のゲート端子は、キャパシタＣ１を介してトランジスタＱ１のエミッタ端子にＡＣ接続されている。トランジスタＭ１のゲート端子は、抵抗素子Ｒ３を介して電源Ｖｂｉａｓ１に接続されている。
【００２８】
トランジスタＭ２のゲート端子は、電源Ｖｐｇに接続され、トランジスタＭ２のソース端子はトランジスタＭ１のソース端子に接続されている。トランジスタＭ２のドレイン端子は、端子Ｔ５ａに接続されている。トランジスタＭ２のドレイン端子は、トランジスタＭ３のドレイン端子に接続されている。
【００２９】
トランジスタＭ３のドレイン端子は端子Ｔ５ａに接続されている。トランジスタＭ３のドレイン端子はトランジスタＭ２のドレイン端子に接続されている。トランジスタＭ３のソース端子は端子Ｔ４ａに接続されている。トランジスタＭ３のゲート端子は、キャパシタＣ２を介してトランジスタＱ２のエミッタ端子にＡＣ接続されている。トランジスタＭ３のゲート端子は、抵抗素子Ｒ４を介して電源Ｖｂｉａｓ２に接続されている。
【００３０】
更に詳細に駆動回路３ａを説明する。端子Ｔ１ａ〜端子Ｔ５ａは駆動回路３ａのＩＣ上のパッドである。入力部（端子Ｔ１ａ及び端子Ｔ２ａ）は、二つの抵抗素子Ｒ１及び抵抗素子Ｒ２によって差動の１００オームとして終端され、正相信号処理回路及び逆相信号処理回路のそれぞれのエミッタフォロワ回路につながっている。エミッタフォロワ回路は比較的大きな寄生容量(Ｃｇｓ，Ｃｇｂ，Ｃｇｄ)を有する駆動部（トランジスタＭ１〜トランジスタＭ３）と入力部とを分離して入力終端抵抗部（抵抗素子Ｒ１及び抵抗素子Ｒ２）における帯域を損なわないようにする役目を果たしている。トランジスタＭ１とトランジスタＭ３に対しそれぞれ個別に適切なゲートバイアス電圧が加えられる必要がある。このため、電源Ｖｂｉａｓ１が供給する電圧をＶｂｉａｓ１’、電源Ｖｂｉａｓ２が供給する電圧をＶｂｉａｓ２’、電源Ｖｐｇが供給する電圧をＶｐｇ’とすると、抵抗素子Ｒ３を介してトランジスタＭ１のゲート端子に電圧Ｖｂｉａｓ１’が印加され、抵抗素子Ｒ４を介してトランジスタＭ３のゲート端子に電圧Ｖｂｉａｓ２’が印加され、トランジスタＭ２のゲート端子には電圧Ｖｐｇ’が印加されている。電圧Ｖｂｉａｓ１’が印加されるトランジスタＭ１のゲート端子は、キャパシタＣ１によって、駆動回路３ａのＩＣ内において正相信号処理回路のエミッタフォロワ回路とＡＣ結合されている。電圧Ｖｂｉａｓ２’が印加されるトランジスタＭ３のゲート端子は、キャパシタＣ２によって、駆動回路３ａのＩＣ内において逆相信号処理回路のエミッタフォロワ回路とＡＣ結合されている。
【００３１】
電源Ｖｂｉａｓ１及び電源Ｖｂｉａｓ２は駆動回路３ａのＩＣの内部で生成される。電源Ｖｂｉａｓ１及び電源Ｖｂｉａｓ２は、駆動回路３ａのＩＣの外部にあっても良いが、ＴＯＳＡの端子が更に必要となり、サイズ及びコストの面で適さない。
【００３２】
また、抵抗素子Ｒ３及び抵抗素子Ｒ４はメガオーム（mega ohm）のオーダーの大きな抵抗でなければならない。なぜなら、光通信で用いる為には１０〜１００ｋＨｚ前後の低域カットオフが必要であるが、駆動回路３ａのＩＣ内部で作るキャパシタＣ１及びキャパシタＣ２の容量の大きさには限界があるからである。トランジスタＭ１及びトランジスタＭ３のゲート端子での低域カットオフ周波数は、概ね、（２×π×（抵抗素子Ｒ３の抵抗値）×（キャパシタＣ１の容量））−１（＝（２×π×（抵抗素子Ｒ４の抵抗値）×（キャパシタＣ２の容量））−１）、の計算式で得られる量によって決まるので、キャパシタＣ１及びキャパシタＣ２をＩＣ内で作製可能な数ｐＦとすると、抵抗素子Ｒ３及び抵抗素子Ｒ４は数メガオームでなければならない。
【００３３】
トランジスタＭ２はＰＭＯＳトランジスタであり、トランジスタＭ２のゲート端子には駆動回路３ａのＩＣ内部で生成される電圧Ｖｐｇ’が加えられ、トランジスタＭ１のソースに直列に接続されている。このため、プッシュ側（正相信号処理回路）の出力インピーダンスは比較的高い。これは、トランジスタＭ１がドレイン接地回路（ソースフォロワ）を構成しており、トランジスタＭ１の出力インピーダンスが低いので、トランジスタＭ３が発光素子ＬＤ(端子Ｔ５ａ側)からではなく端子Ｔ３ａ（電源Ｖｃｃに接続されている端子）から電流を引き、発光素子ＬＤを変調できなくなることを防ぐためである。消費電力に関しては、変調電流を供給する為のトランジスタＭ１、トランジスタＭ２及びトランジスタＭ３に流す一定の電流と、エミッタフォロワ回路の電流源Ｉ１及び電流源Ｉ２に流す電流とが必要であるが、バイアス電流Ｉｂｉａｓが従来のシャント方式の約半分となるので、結局、光送信装置１としては、従来のシャント方式の場合の消費電力と略同等である。駆動回路３ａの相互コンダクタンスが比較的高い分、光データリンク基板上のＬＤ駆動ＩＣの消費電力をさらに削減可能である点は優位である。
なお、駆動回路３ａにおいて、端子Ｔ１ａ及び端子Ｔ２ａは、差動終端ではなくそれぞれが独立に終端されていてもよい。
【００３４】
図５に示す駆動回路３ｂについて説明する。駆動回路３ｂは、駆動回路３ａの構成のトランジスタＭ３に替えて、トランジスタＱ３及び抵抗素子Ｒｅを有する。従って、駆動回路３ｂの逆相信号処理回路の電圧制御電流源回路ＶＣＣＳ２は、トランジスタＱ３、抵抗素子Ｒｅ、キャパシタＣ２、抵抗素子Ｒ４、電源Ｖｂｉａｓ２を含む。トランジスタＱ３および抵抗素子Ｒｅはエミッタ接地回路を構成する。トランジスタＱ３はＮＰＮトランジスタである。トランジスタＱ３のベース端子は、抵抗素子Ｒ４を介して電源Ｖｂｉａｓ２に接続され、キャパシタＣ２を介してトランジスタＱ２にＡＣ接続されている。トランジスタＱ３のコレクタ端子は、トランジスタＭ２のドレイン端子と、端子Ｔ５ａ端子とに接続されている。トランジスタＱ３のエミッタ端子は、抵抗素子Ｒｅを介して端子Ｔ４ａに接続されている。
【００３５】
図６に示す駆動回路３ｃについて説明する。駆動回路３ｃは、図４に示す駆動回路３ａの構成において、キャパシタＣ２及び抵抗素子Ｒ４で構成される電圧制御電流源回路ＶＣＣＳ２のバイアス回路が除かれており、トランジスタＭ３のゲート端子がトランジスタＱ２のエミッタ端子に直接接続されている。更に、駆動回路３ｃは、電源Ｖｃｏｍを有する。
【００３６】
電源Ｖｃｏｍは、抵抗素子Ｒ１を介してトランジスタＱ１のベース端子に接続されている。電源Ｖｃｏｍは、抵抗素子Ｒ２を介してトランジスタＱ２のベース端子に接続されている。トランジスタＭ３のゲート端子には、キャパシタＣ２及び抵抗素子Ｒ４で構成される電圧制御電流源回路ＶＣＣＳ２のバイアス回路を用いなくとも、入力差動終端抵抗（抵抗素子Ｒ１及び抵抗素子Ｒ２）の間の電源Ｖｃｏｍ(“ｃｏｍ”は正相と逆相のコモン電圧を意味する）によっても適切な電圧を印加できる。電源Ｖｃｏｍは、駆動回路３ｃのＩＣ内部で生成される。トランジスタＭ３のゲート端子に電圧を印加するための電源Ｖｃｏｍは、端子Ｔ２ａに抵抗素子Ｒ２を介して接続されている。トランジスタＭ３のゲート端子は、逆相信号処理回路のエミッタフォロワ回路を介して、電源Ｖｃｏｍによって電圧が印加される。
【００３７】
トランジスタＭ３のゲート端子に印加されるバイアス電圧は、トランジスタＱ２のベース-エミッタ間の電圧をＶｂｅ２とすると、およそ（電源Ｖｃｏｍの電圧）−Ｖｂｅ２となる。トランジスタＭ３のゲート端子のバイアス電圧の適合値が０．７Ｖ〜１．０Ｖ程度であることから可能なことである。適合値が、おおよそ、２．７Ｖ以上であり端子Ｔ３ａを介して電源ＶＣＣから印加される電圧以下のバイアス電圧が印加されるトランジスタＭ１のゲート端子に対しては電源Ｖｃｏｍを使用することはできないので、駆動回路３ｃにおいても、キャパシタＣ１及び抵抗素子Ｒ３で構成される電圧制御電流源回路ＶＣＣＳ１のバイアス回路は必要となる。トランジスタＭ１のゲート端子に印加されるバイアス電圧が上記のような値になるのは、トランジスタＭ１のゲート端子に印加されるバイアス電圧が端子Ｔ３ａを介して電源ＶＣＣから印加される電圧以下の電圧であり(回路としては、端子Ｔ３ａを介して電源ＶＣＣから印加される電圧より高くても動作するが別電源が必要となる)、発光素子ＬＤのフォワード電圧（Ｖｆ）約１．４Ｖが端子Ｔ５ａの電圧に必要であり、トランジスタＭ２のサイズを極端に大きくしない場合、トランジスタＭ２のドレイン−ソース間の電圧に約０．６Ｖが必要であり、トランジスタＭ１のゲート−ソース間電圧に約０．７Ｖ程度が必要である、という条件が満たされなければならないからである。
【００３８】
図７に示す駆動回路３ｄについて説明する。駆動回路３ｄは、図５に示す駆動回路３ｂの構成において、キャパシタＣ２及び抵抗素子Ｒ４で構成される電圧制御電流源回路ＶＣＣＳ２のバイアス回路が除かれており、トランジスタＱ３のベース端子がトランジスタＱ２のエミッタ端子に直接接続されている。更に、駆動回路３ｄは、電源Ｖｃｏｍを有する。電源Ｖｃｏｍは、抵抗素子Ｒ１を介してトランジスタＱ１のベース端子に接続されている。電源Ｖｃｏｍは、抵抗素子Ｒ２を介してトランジスタＱ２のベース端子に接続されている。電源Ｖｃｏｍの作用は、上記した駆動回路３ｃの電源Ｖｃｏｍの作用と同様である。
【００３９】
図８に示す駆動回路３ｅについて説明する。駆動回路３ｅは、図６に示す駆動回路３ｃの構成において、電源Ｖｂｉａｓ１が除かれており、トランジスタＭ１のゲート端子は、抵抗素子Ｒ３を介して、電源ＶＣＣが供給される端子Ｔ３ａに接続されている。電源Ｖｂｉａｓ１は個別に生成される必要はないからである。トランジスタＭ１のゲート端子の電圧をＶｇ０、トランジスタＭ１のソース端子の電圧（トランジスタＭ２のソース端子の電圧)をＶｘ、トランジスタＭ１の閾値電圧をＶｔｈｎ、電源ＶＣＣの電圧（端子Ｔ３ａから印加される電圧）をＶｃｃ１とすると、トランジスタＭ１が飽和領域で動作するためには、Ｖｃｃ１−Ｖｘ≧Ｖｇ０−（Ｖｘ＋Ｖｔｈｎ）、すなわち、Ｖｃｃ１≧Ｖｇ０−Ｖｔｈｎ、の条件（不等式）が成り立たねばならない。抵抗素子Ｒ３を端子Ｔ３ａに接続するとＶｇ０＝Ｖｃｃ１なので上式は常に成立することになり、抵抗素子Ｒ３を端子Ｔ３ａに接続してトランジスタＭ１のゲート端子に電源ＶＣＣからの電圧Ｖｃｃ１を供給することは可能である。従って、Ｖｃｃ１は、トランジスタＭ１の適合値の下限である略２．７Ｖまで下げることが可能となる。この場合、トランジスタＭ２も飽和領域で動作するように電源Ｖｐｇから印加される電圧は適切な値でなければならない。
【００４０】
図９に示す駆動回路３ｆは、図７に示す駆動回路３ｄの構成において、電源Ｖｂｉａｓ１が除かれており、トランジスタＭ１のゲート端子は、抵抗素子Ｒ３を介して、電源ＶＣＣが供給される端子Ｔ３ａ（トランジスタＭ１のドレイン端子）に接続されている。電源Ｖｂｉａｓ１は個別に生成される必要はないからである。抵抗素子Ｒ３を端子Ｔ３ａに接続してトランジスタＭ１のゲート端子に電源ＶＣＣからの電圧Ｖｃｃ１を供給することは、駆動回路３ｅの場合と同様に、可能である。
【００４１】
また、抵抗素子Ｒ３は数百キロオーム（kiloohm）〜数メガオームであるために、通常、ＩＣ内で用いられるポリ抵抗で作製すると大きな面積を必要とする。したがって抵抗素子Ｒ３の面積削減のために、三極間領域で動作するＭＯＳを高抵抗体として用いることも考えられる。図１０に示すように、抵抗素子Ｒ３に替えて、抵抗回路Ｒ２ａを用いてもよい。図１０には、駆動回路３ｂ、駆動回路３ｄ及び駆動回路３ｆにおいて、抵抗素子Ｒ３に替えて、抵抗回路Ｒ２ａが用いられている構成が示されている。抵抗回路Ｒ２ａは、トランジスタＭ４、トランジスタＭ５、抵抗素子Ｒ４、及び電流源Ｉ３を有する。トランジスタＭ４及びトランジスタＭ５は、何れも、ＰＭＯＳトランジスタである。トランジスタＭ４のゲート端子と、トランジスタＭ５のゲート端子とは接続されている。トランジスタＭ５のドレイン端子は、トランジスタＭ５のゲート端子と、接続されている。トランジスタＭ４のドレイン端子は、抵抗素子Ｒ４を介してトランジスタＭ１のゲート端子に接続されている。トランジスタＭ４のソース端子は、トランジスタＭ５のソース端子に接続されている。トランジスタＭ４のソース端子とトランジスタＭ５のソース端子とは、電源ＶＣＣに接続されている端子Ｔ３ａに接続されている。トランジスタＭ５のドレイン端子は、ＧＮＤに接続されている端子Ｔ４ａに電流源Ｉ３を介して接続されている。
【００４２】
トランジスタＭ５はＷ／Ｌ＝２μｍ／１μｍ程度、トランジスタＭ４は０．３μｍ/４０μｍ程度、等のようにトランジスタＭ４のＬを長くしておき、トランジスタＭ５を電流源Ｉ３でバイアスする。“Ｗ”はＭＯＳトランジスタのゲート幅であり、“Ｌ”はＭＯＳトランジスタのゲート長である。本実施形態において、“Ｗ”は、ＰＭＯＳのトランジスタＭ４及びトランジスタＭ５のゲート幅であり、“Ｌ”は、ＰＭＯＳのトランジスタＭ４及びトランジスタＭ５のゲート長である。電流源Ｉ３は数μＡ（マイクロ・アンペア）の比較的小さな電流である。トランジスタＭ４は三極管領域でバイアスされ、トランジスタＭ４の出力抵抗は、トランジスタＭ５へのバイアス電流Ｉ３、及び、トランジスタＭ５、トランジスタＭ４のそれぞれのＷ／Ｌの比によって決まる。抵抗素子Ｒ４は、トランジスタＭ４の寄生容量（Ｃｄｓ，Ｃｇｓ，Ｃｄｂ）を信号ライン（トランジスタＭ１のゲート接続）からアイソレートするための抵抗であり、例えば、数百オームである。
【００４３】
以上説明した本実施形態に係る光送信装置１は、駆動回路３（駆動回路３ａ〜駆動回路３ｆ）が、差動信号を用いて変調信号を制御するプッシュプル構成を有しているので、消費電力及びＥＭＩが低減され、高い変調能力（比較的大きな相互コンダクタンス）及び広帯域性、を有しており、更に、実装が容易である。図１５を参照すると、プッシュ側（正相信号処理回路）の相互コンダクタンスをｇｍ１（図１５のグラフＧ４に対応）とし、プル側（逆相信号処理回路）の相互コンダクタンスをｇｍ２（図１５のグラフＧ５に対応）とすると、駆動回路３の全体の相互コンダクタンス（ｍＡ／Ｖ）はｇｍ１＋ｇｍ２（図１５のグラフＧ３に対応）となり、プル側のｇｍ２を増やさずに（帯域劣化なし）、駆動回路３の全体の相互コンダクタンスを増やすことが可能となる。相互コンダクタンスが比較的大きいので、変調信号を比較的大きくすることができる。また、トランジスタ１つ当たりのｇｍ（相互コンダクタンス）を増やさずに済むので、高速応答性が損なわれることがない。高速応答性は、トランジスタの相互コンダクタンスが大きい程、損なわれる。例えば、トランジスタＱ３のベース端子の電圧をＶｂ３とし、端子Ｔ５ａの電圧（トランジスタＱ３のコレクタ端子の電圧）をＶｏｕｔとすると、トランジスタＱ３と抵抗素子Ｒｅからなる回路部分の相互コンダクタンスが比較的小さい場合（図１１に示すグラフＧ１はＶｏｕｔに対応し、グラフＧ２はＶｂ３に対応）、ＶｏｕｔとＶｂ２とのオーバーラップ（例えば、図１１の図中符号ＯＬ１によって示されている領域）が０．１Ｖ以下と比較的小さく、よって、図１２に示すように、Ｉｐｕｌｌ（トランジスタＱ３のコレクタ−エミッタ間の電流）のアイパターンも良好となる。これに対し、トランジスタＱ３と抵抗素子Ｒｅからなる回路部分の相互コンダクタンスが比較的大きい場合（図１３に示すグラフＧ１ａはＶｏｕｔに対応し、グラフＧ２ａはＶｂ３に対応）、ＶｏｕｔとＶｂ２とのオーバーラップ（例えば、図１３の図中符号ＯＬ２によって示されている領域）が０．２Ｖ程度と比較的大きく、よって、図１４に示すように、Ｉｐｕｌｌのアイパターンのアイが十分に開ききらない。
【００４４】
（変形例）
以上のように、光送信装置１は、入力信号に対して電流Ｉｐを出力する（ＬＤ駆動電流を吐き出す）ハイサイドドライバと、電流Ｉｎを引き込む（ＬＤ駆動電流を引き込む）ローサイドドライバとが併用されたプッシュプル構成を有する。光送信装置１のハイサイドドライバは、Ｎ型トランジスタであるトランジスタＭ１（ＮＭＯＳ）のソース接地増幅回路にカスコード接続されているＰ型トランジスタであるトランジスタＭ２（ＰＭＯＳ）とからなる。光送信装置１のローサイドドライバは、Ｎ型トランジスタであるＮＭＯＳのトランジスタＭ３（又はＮＰＮのトランジスタＱ３）からなる。これにより、低消費電力で高速高利得な光送信が実現できる。しかし、上記した光送信装置１の回路構成では、ハイサイドドライバの相互コンダクタンスｇｍｓがトランジスタＭ１（ＮＭＯＳ）の大きさから見積もられる値よりも減ぜられるので、利得を高める効果が限定的になる場合がある。そこで、次に、ハイサイドドライバの相互コンダクタンスｇｍｓを改善できるような光送信装置１の駆動回路３の構成について説明する。
【００４５】
まず、図１６および図１７を参照して、ハイサイドドライバにおける相互コンダクタンスｇｍｓが低減される原因について説明する。図１６には、ハイサイドドライバＨＳＤ１およびローサイドドライバＬＳＤ１が記載されている。ハイサイドドライバＨＳＤ１は、トランジスタＭ１とトランジスタＭ２とを有する。ローサイドドライバＬＳＤ１は、トランジスタＱ３と抵抗素子Ｒｅとを有し、図５、図７及び図９のそれぞれの場合のローサイドドライバに対応し、図２０及び図２２に示す。なお、図４、図６及び図８のそれぞれの場合のローサイドドライバは、図２１に示すローサイドドライバＬＳＤ２に対応する。
【００４６】
Ｖｇｎは、トランジスタＭ１のゲート電圧であり、Ｖｘは、点Ｘ（トランジスタＭ１のソース端子とトランジスタＭ２のソース端子との接続点）における電圧（Ｖｏｕｔ＋Ｖｄｓｐ）であり、Ｖｏｕｔは、ＯＵＴ端子（端子Ｔ５ａ）の電圧であり、Ｖｂは、トランジスタＱ３のベース電圧である。Ｖｄｓｎは、トランジスタＭ１のソース−ドレイン間の電圧（Ｖｃｃ−Ｖｘ）であり、Ｖｇｓｎは、トランジスタＭ１のゲート−ソース間の電圧（Ｖｇｎ−Ｖｘ）であり、Ｖｄｓｐは、トランジスタＭ２のソース−ドレイン間の電圧（Ｖｘ−Ｖｏｕｔ）であり、Ｖｇｓｐは、トランジスタＭ２のゲート−ソース間の電圧（Ｖｘ−Ｖｇｐ）であり、Ｖｆは、発光素子ＬＤのフォワード電圧である。図１７に示すように、ＶｇｎおよびＶｂは、それぞれにおいて予め設定されたＤＣバイアス値を中心とした信号が入力する。Ｖｂは、ＤＣバイアス値Ｖｄｃ１を中心とした信号であり、Ｖｇｎは、ＤＣバイアス値Ｖｄｃ２を中心とした信号である。
【００４７】
まず、図１６に示す構成において、正相信号ＶｉｎｐにＨｉｇｈの信号が入力され、且つ、逆相信号ＶｉｎｎにＬｏｗの信号が入力された場合（それぞれ、ハイサイドＯＮ、ローサイドＯＦＦ）を考える。正相信号ＶｉｎｐがＨｉｇｈの場合、Ｉｓｏｕｒｃｅが増加するので、Ｖｇｓｐも増加する。Ｖｇｐは一定なので、トランジスタＭ１のソース端子の電位Ｖｘが増加することになる。このため、Ｖｇｎが正相信号Ｖｉｎｐの１／２倍だけ増加しても、トランジスタＭ１の変調に寄与するＶｇｓｎ（＝Ｖｇｎ−Ｖｘ）は減少し（帰還効果）、この結果、相互コンダクタンスｇｍｓが減少することになる。
【００４８】
次に、図１６に示す構成において、正相信号ＶｉｎｐにＬｏｗの信号が入力され、且つ、逆相信号ＶｉｎｎにＨｉｇｈの信号が入力された場合（それぞれ、ハイサイドＯＦＦ、ローサイドＯＮ）を考える。正相信号ＶｉｎｐがＬｏｗであり、逆相信号ＶｉｎｎがＨｉｇｈの場合、Ｉｓｏｕｒｃｅが減少するので、Ｖｇｓｐも減少する。Ｖｇｐは一定なので、Ｖｇｓｐの減少に応じてＶｘも減少する。このため、Ｖｇｓｎは、正相信号Ｖｉｎｐの振幅ほどには小さくなりきらないことになる。図１８の（Ａ）部に、図１６の構成におけるＶｇｎ，Ｖｘ，Ｖｇｓｎ，Ｖｇｐ，Ｖｏｕｔ，Ｖｂの変化の様子を模式的に記す。
【００４９】
この帰還効果は、Ｖｘが変動することによって生じる。Ｖｘの変動を抑制するには、図１９に示す本実施形態に係る変形例のように、トランジスタＭ２のゲートを、Ｖｇｎと逆相の信号（逆相信号Ｖｉｎｎと同相の信号）で変調する。図１９の構成（本実施形態に係る変形例の構成）において、Ｖｇｐは、Ｖｇｎ及びＶｂと同様に（図１７に示すように）、予め設定されたＤＣバイアスが印加されている。Ｖｇｐは、このＤＣバイアス値を中心とした信号である。
【００５０】
まず、図１９の構成において、ハイサイドＯＮ、且つ、ローサイドＯＦＦの場合を考える。正相信号ＶｉｎｐがＨｉｇｈの場合、Ｉｓｏｕｒｃｅが増加するので、トランジスタＭ２のＶｇｓｐが増加する。一方、ＶｇｐはＬｏｗとなっているので、Ｖｘ（＝Ｖｇｐ＋Ｖｇｓｐ）の増加は、図１６の構成に比べて抑制される（この場合、Ｖｇｐは、Ｖｉｎｎの１／２倍だけＤＣバイアス値から下がっているが、ＩｓｏｕｒｃｅにＶｄｓｐ依存性があるので、ＶｘはＶｉｎｎの１／２倍ほども下がらない)。Ｖｘの増加が抑制されることによって、Ｖｇｓｎ（＝Ｖｇｎ−Ｖｘ）の減少量も、図１６の場合に比べて抑制される。
【００５１】
次に、図１９の構成において、ハイサイドＯＦＦ、且つ、ローサイドＯＮの場合を考える。正相信号ＶｉｎｐがＬｏｗの場合、Ｉｓｏｕｒｃｅが減少するので、Ｖｇｓｐを抑制するためにＶｘがＶｇｐに近づこうとするが、ＶｇｐはＨｉｇｈなので、図１６の構成に比較して、Ｖｘは減少しない。したがって、図１６の構成に比較して、Ｖｇｓｎの減少が抑制され（図１８の（Ｂ）部）、よって、相互コンダクタンスｇｍｓが回復する。図１８の（Ｂ）部に、図１９の構成におけるＶｇｎ，Ｖｘ，Ｖｇｓｎ，Ｖｇｐ，Ｖｏｕｔ，Ｖｂの変化の様子を模式的に記す。
【００５２】
図１９の構成に係る複数の実施例を、図２０〜図２２に示す。図２０〜図２２のそれぞれは、図５、図８及び図９のそれぞれの構成に、トランジスタＭ２（ＰＭＯＳ）のゲートに変調を加えるためのゲート変調回路５を追加したものである。ゲート変調回路５は、比較的に高い抵抗値の抵抗素子Ｒ５とキャパシタＣ３とを有する。トランジスタＱ２のエミッタ端子とトランジスタＭ２のゲート端子とは、キャパシタＣ３を介して接続され、かつ、トランジスタＭ２のゲート端子は、抵抗素子Ｒ５を介して電源Ｖｂｉａｓ３によって適切にＤＣバイアスされている。また、トランジスタＭ２のドレイン端子（電流端子）と、トランジスタＱ３のエミッタ端子（電流端子）又はトランジスタＭ３のドレイン端子（電流端子）とは、端子Ｔ５ａに接続されている。
【００５３】
図２０に示す駆動回路３ｂ１は、図５に示す駆動回路３ｂの構成に、ゲート変調回路５と電源Ｖｃｏｍとが追加されている。電源Ｖｃｏｍは、抵抗素子Ｒ１を介してトランジスタＱ１のベース端子に接続されている。電源Ｖｃｏｍは、抵抗素子Ｒ２を介してトランジスタＱ２のベース端子に接続されている。ゲート変調回路５は、抵抗素子Ｒ５とキャパシタＣ３とを有する。抵抗素子Ｒ５の一方の端子は、電源Ｖｂｉａｓ３に接続され、抵抗素子Ｒ５の他方の端子は、トランジスタＱ３のゲート端子に接続されている。キャパシタＣ３の一方の端子は、トランジスタＭ２のゲート端子に接続され、キャパシタＣ３の他方の端子は、トランジスタＱ２のエミッタ端子に接続されている。トランジスタＭ２のゲート端子には、抵抗素子Ｒ５を介して電源Ｖｂｉａｓ３から適切なＤＣバイアスが印加される。トランジスタＭ２のゲート端子は、キャパシタＣ３を介してトランジスタＱ２のエミッタ端子にＡＣ接続されているので、トランジスタＭ２のゲート端子には、逆相信号Ｖｉｎｎと同相（正相信号Ｖｉｎｐの逆相）の信号Ｖｇｐが入力される。
【００５４】
図２１に示す駆動回路３ｅ１、及び、図２２に示す駆動回路３ｆ１のそれぞれにおけるゲート変調回路５の構成も、上記した駆動回路３ｂ１におけるゲート変調回路５の構成と同様である。なお、図２１に示すローサイドドライバは、抵抗素子ＲｅとトランジスタＱ３とからなる図２０及び図２２に示すローサイドドライバＬＳＤ１ではなく、トランジスタＭ３からなるローサイドドライバＬＳＤ２である。また、図１９の構成に係る実施例としては、図４、図６、図７のそれぞれの構成にゲート変調回路５を適用したものも考えられる。
【００５５】
以上説明したように、ゲート変調回路５を用いれば、ハイサイドドライバＨＳＤ１の相互コンダクタンスｇｍｓを回復（変調に寄与するハイサイドドライバＨＳＤ１のＶｇｓｎの低減を抑制）することができる。正相信号Ｖｉｎｐにより駆動されるトランジスタＭ１からトランジスタＭ２に出力される信号は、この正相信号Ｖｉｎｐに応じた信号であるが、Ｖｇｐが一定のトランジスタＭ２から受ける影響よって信号幅が低減する場合がある。しかし、Ｖｇｐを変調するためのゲート変調回路５を用いれば、トランジスタＭ２が逆相成分によって駆動するので、信号幅の低減が改善され、良好な品質の信号を生成できる。
【００５６】
このようなゲート変調回路５による効果を、図２３および図２４に示す。図２３は、Ｖｇｓｎの時間波形に対するシミュレーション結果である。波形Ｇ６ａは、Ｖｇｐが一定に保たれている図１６の構成におけるシミュレーション結果であり、波形Ｇ６ｂは、Ｖｇｐが変調される図１９の構成におけるシミュレーション結果である。
【００５７】
図２３のシミュレーション結果によれば、図１９の構成のようにＶｇｐが変調されることによって、Ｖｇｐが一定の図１６の構成に比較して、Ｖｇｓｎの振幅が増加していることがわかる。
【００５８】
図２４は、相互コンダクタンスｇｍｓの周波数特性に対するシミュレーション結果である。グラフＧ７ａは、Ｖｇｐが一定に保たれている図１６の構成におけるシミュレーション結果であり、グラフＧ７ｂは、Ｖｇｐが変調される図１９の構成におけるシミュレーション結果である。図２４のシミュレーション結果によれば、図１９の構成のようにＶｇｐが変調されることによって、Ｖｇｐが一定の図１６の構成に比較して、相互コンダクタンスｇｍｓが増加していることがわかる。
【００５９】
以上説明した構成を有する駆動回路３を備える光送信装置１は、バイアス電流Ｉｂｉａｓ（バイアス電流源）と発光素子ＬＤの入力端子との間のインダクタによる応答速度の劣化が抑制でき、変調信号の大きさ及び応答速度が向上される。
【００６０】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００６１】
光送信装置…１、駆動回路…３，３ａ，３ｂ，３ｂ１，３ｃ，３ｄ，３ｅ，３ｅ１，３ｆ，３ｆ１、ゲート変調回路…５、キャパシタ…Ｃ１，Ｃ２，Ｃ３、ハイサイドドライバ…ＨＳＤ１、ローサイドドライバ…ＬＳＤ１，ＬＳＤ２、電流源…Ｉ１，Ｉ２，Ｉ３、バイアス電流…Ｉｂｉａｓ、駆動電流…ＩＬＤ、電流…Ｉｎ，Ｉｐ、発光素子…ＬＤ、トランジスタ…Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｑ１，Ｑ２，Ｑ３、光検出素子…ＰＤ、抵抗素子…Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒｅ、抵抗回路…Ｒ２ａ、端子…Ｔ１，Ｔ１ａ，Ｔ２，Ｔ２ａ，Ｔ３，Ｔ３ａ，Ｔ４，Ｔ４ａ，Ｔ５，Ｔ５ａ，Ｔ６、電圧制御電流源回路…ＶＣＣＳ１，ＶＣＣＳ２、電源…Ｖｃｏｍ，Ｖｐｇ，Ｖｂｉａｓ１，Ｖｂｉａｓ２，Ｖｂｉａｓ３、逆相信号…Ｖｉｎｎ、正相信号…Ｖｉｎｐ。
【図１】
0005861337.tif 000002
【図２】
0005861337.tif 000003
【図３】
0005861337.tif 000004
【図４】
0005861337.tif 000005
【図５】
0005861337.tif 000006
【図６】
0005861337.tif 000007
【図７】
0005861337.tif 000008
【図８】
0005861337.tif 000009
【図９】
0005861337.tif 000010
【図１０】
0005861337.tif 000011
【図１１】
0005861337.tif 000012
【図１２】
0005861337.tif 000013
【図１３】
0005861337.tif 000014
【図１４】
0005861337.tif 000015
【図１５】
0005861337.tif 000016
【図１６】
0005861337.tif 000017
【図１７】
0005861337.tif 000018
【図１９】
0005861337.tif 000019
【図２０】
0005861337.tif 000020
【図２１】
0005861337.tif 000021
【図２２】
0005861337.tif 000022
【図１８】
0005861337.tif 000023
【図２３】
0005861337.tif 000024
【図２４】
0005861337.tif 000025