(57)【特許請求の範囲】
【請求項１】
ｎ型のＳｉＣからなる基板と、
前記基板の表面上に形成され、ｎ型で、かつ前記基板よりも不純物濃度の低いＳｉＣからなるドリフト層と、
アクティブ領域の前記ドリフト層内の表面側に形成され、ｎ型と異なるｐ型のＳｉＣからなる複数の第１領域と、
前記アクティブ領域の前記ドリフト層内の表面側に形成され、ｐ型のＳｉＣからなり、前記第１領域とは分離された複数の第２領域と、
前記ドリフト層の表面上に形成され、前記ドリフト層の表面にショットキー接触し、かつ前記第１領域にオーミック接触し、かつ前記第２領域にオーミック接触しないアノード電極と、
前記基板の裏面上に形成されたカソード電極と、
を含み、
前記アクティブ領域を（１１−２０）面に射影したときに、前記複数の第１領域は、＜１−１００＞方向に正孔の拡散長の２倍よりも広い間隔を置いて配置され、
＜１−１００＞方向に配置された前記第１領域と前記第１領域との間に、前記第２領域が配置されていることを特徴とする炭化珪素ダイオード。
【請求項２】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の＜１−１００＞方向の間隔は２０μｍより広いことを特徴とする炭化珪素ダイオード。
【請求項３】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の＜１−１００＞方向の間隔は４０μｍ以上であることを特徴とする炭化珪素ダイオード。
【請求項４】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の＜１−１００＞方向の間隔は８０μｍ以上であることを特徴とする炭化珪素ダイオード。
【請求項５】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の＜１−１００＞方向の間隔は２００μｍ以上であることを特徴とする炭化珪素ダイオード。
【請求項６】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の不純物濃度は１×１０20ｃｍ-3程度であり、前記複数の第２領域の不純物濃度は１×１０19ｃｍ-3以下であることを特徴とする炭化珪素ダイオード。
【請求項７】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第２領域は、前記アノード電極とショットキー接触していることを特徴とする炭化珪素ダイオード。
【請求項８】
請求項１記載の炭化珪素ダイオードにおいて、さらに、
前記アクティブ領域の周囲の前記ドリフト層内の表面側に形成され、ｐ型のＳｉＣからなるガードリングと、
を含み、
前記ガードリングは前記アノード電極とショットキー接触しており、かつ前記ガードリングは前記複数の第１領域とは分離されていることを特徴とする炭化珪素ダイオード。
【請求項９】
請求項８記載の炭化珪素ダイオードにおいて、さらに、
前記ガードリングの外側の前記ドリフト層内の表面側に形成され、ｐ型のＳｉＣからなるフローティングガードリングと、
を含み、
前記フローティングガードリングは前記アノード電極および前記ガードリングと接触していないことを特徴とする炭化珪素ダイオード。
【請求項１０】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の平面形状は、＜１１−２０＞方向に延びるストライプ状であることを特徴とする炭化珪素ダイオード。
【請求項１１】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の平面形状は、＜１１−２０＞方向に配置された複数の島状であることを特徴とする炭化珪素ダイオード。
【請求項１２】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の＜１−１００＞方向に沿った幅は１０μｍ以下であることを特徴とする炭化珪素ダイオード。
【請求項１３】
請求項１記載の炭化珪素ダイオードにおいて、前記複数の第１領域の前記ドリフト層の表面からの深さは０．３〜１．０μｍ、前記複数の第２領域の前記ドリフト層の表面からの深さは０．３〜１．０μｍであることを特徴とする炭化珪素ダイオード。
【請求項１４】
請求項１記載の炭化珪素ダイオードにおいて、＜１−１００＞方向に配置された前記第１領域と前記第１領域との間に、＜１−１００＞方向に沿って複数の前記第２領域が配置されていることを特徴とする炭化珪素ダイオード。
【請求項１５】
請求項１記載の炭化珪素ダイオードにおいて、前記アクティブ領域の平面面積に対する前記複数の第１領域の総平面面積の割合が５％以上であることを特徴とする炭化珪素ダイオード。
【請求項１６】
ｎ型のＳｉＣからなる基板と、
前記基板の表面上に形成され、ｎ型で、かつ前記基板よりも不純物濃度の低いＳｉＣからなるドリフト層と、
前記ドリフト層の表面上に形成され、ｎ型で、かつ前記ドリフト層よりも不純物濃度の高いＳｉＣからなる電流拡散層と、
アクティブ領域の前記電流拡散層内の表面側に形成され、ｎ型と異なるｐ型のＳｉＣからなる複数の第１領域と、
前記アクティブ領域の前記電流拡散層内の表面側に形成され、ｐ型のＳｉＣからなり、前記第１領域とは分離された複数の第２領域と、
前記電流拡散層の表面上に形成され、前記電流拡散層の表面にショットキー接触し、かつ前記第１領域にオーミック接触し、かつ前記第２領域にオーミック接触しないアノード電極と、
前記基板の裏面上に形成されたカソード電極と、
を含み、
前記アクティブ領域を（１１−２０）面に射影したときに、前記複数の第１領域は、＜１−１００＞方向に正孔の拡散長の２倍よりも広い間隔を置いて配置され、
＜１−１００＞方向に配置された前記第１領域と前記第１領域との間に、前記第２領域が配置されていることを特徴とする炭化珪素ダイオード。
【請求項１７】
ｎ型のＳｉＣからなる基板と、
前記基板の表面上に形成され、ｎ型で、かつ前記基板よりも不純物濃度の低いＳｉＣからなるドリフト層と、
アクティブ領域の前記ドリフト層内の表面側に形成され、ｎ型と異なるｐ型のＳｉＣからなる複数の第１領域と、
前記アクティブ領域の前記ドリフト層内の表面側に形成され、ｐ型のＳｉＣからなり、前記第１領域とは分離された複数の第２領域と、
前記ドリフト層の表面上に形成され、前記ドリフト層の表面にショットキー接触し、かつ前記第１領域にオーミック接触し、かつ前記第２領域にオーミック接触しないアノード電極と、
前記基板の裏面上に形成されたカソード電極と、
を含み、
前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも高く、
前記アクティブ領域を（１１−２０）面に射影したときに、前記複数の第１領域は、＜１−１００＞方向に２０μｍよりも広い間隔を置いて配置され、
＜１−１００＞方向に配置された前記第１領域と前記第１領域との間に、前記第２領域が配置されていることを特徴とする炭化珪素ダイオード。
【請求項１８】
ｎ型のＳｉＣからなる基板と、
前記基板の表面上に形成され、ｎ型で、かつ前記基板よりも不純物濃度の低いＳｉＣからなるドリフト層と、
前記ドリフト層の表面上に形成され、ｎ型で、かつ前記ドリフト層よりも不純物濃度の高いＳｉＣからなる電流拡散層と、
アクティブ領域の前記電流拡散層内の表面側に形成され、ｎ型と異なるｐ型のＳｉＣからなる複数の第１領域と、
前記アクティブ領域の前記電流拡散層内の表面側に形成され、ｐ型のＳｉＣからなり、前記第１領域とは分離された複数の第２領域と、
前記電流拡散層の表面上に形成され、前記電流拡散層の表面にショットキー接触し、かつ前記第１領域にオーミック接触し、かつ前記第２領域にオーミック接触しないアノード電極と、
前記基板の裏面上に形成されたカソード電極と、
を含み、
前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも高く、
前記アクティブ領域を（１１−２０）面に射影したときに、前記複数の第１領域は、＜１−１００＞方向に２０μｍよりも広い間隔を置いて配置され、
＜１−１００＞方向に配置された前記第１領域と前記第１領域との間に、前記第２領域が配置されていることを特徴とする炭化珪素ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素製のダイオードに関し、特に、ショットキーバリアダイオード（Schottky Barrier diode）とｐｎダイオードとを複合したジャンクションバリアショットキーダイオード（Junction Barrier Schottky diode：以下、ＪＢＳダイオードと称する）に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）の絶縁破壊電界がＳｉ（珪素）の絶縁破壊電界よりも約１０倍大きいことから、ＳｉＣ製のダイオードは、Ｓｉ製のダイオードと比べて、耐圧を維持するドリフト層を薄く、かつ高濃度にすることができる。これにより、高耐圧で、かつ低オン電圧のショットキーバリアダイオードを作製することができる。さらに、ｐｎダイオードと比べてスイッチング時のリカバリ損失の少ないショットキーバリアダイオードを作製することができる。
【０００３】
例えば、P. A. Ivanov、他６名、“High hole lifetime (3.8μs) in 4H-SiC diodes with 5.5kV blocking voltage”、Electronics Letters、１９９９年、第３５巻、第１６号、ｐ．１３８２〜１３８３（非特許文献１）には、５．５ｋＶ耐圧の４Ｈ−ＳｉＣダイオードにおける正孔の寿命が０．６〜３．８μｓ（３００〜５５０Ｋ）、正孔の拡散長が１６〜２２μｍ（不純物濃度６×１０１４ｃｍ−３）であることが記載されている。
【０００４】
しかし、ショットキーバリアダイオードには、ブロッキング状態における逆方向リーク電流が大きいという問題がある。そこで、逆方向リーク電流の低減を目的として、図２０に示すＪＢＳダイオードと呼ばれる半導体装置が提案されている。図２０において、符号５１はｎ型のＳｉＣからなる基板、符号５２はｎ型のＳｉＣからなるドリフト層、符号５３はｐ型のＳｉＣからなる領域（以下、ｐ領域と記す）、符号５４はアノード電極、符号５５はカソード電極である。ここで、ドリフト層５２に添加されたｎ型不純物の濃度は基板５１に添加されたｎ型不純物の濃度よりも低いことから、基板５１をｎ＋基板またはｎ＋型基板、ドリフト層５２をｎ−ドリフト層またはｎ−型ドリフト層と記載する場合もある。また、アノード電極５４とドリフト層５２とはショットキー接触であり、アノード電極５４とｐ領域５３とはオーミック接触である。
【０００５】
このＪＢＳダイオードは、アノード電極５４に正の電圧が印加された順方向導通状態においては、アノード電極５４からショットキー接触したｎ−ドリフト層５２へ電流が流れ、ショットキーバリアダイオードとして動作する。一方、カソード電極５５に正の電圧が印加されたブロッキング状態においては、ｐ領域５３から拡がる空乏層が、ｎ−ドリフト層５２とアノード電極５４との間のショットキー接触面にかかる電界を緩和して、逆方向リーク電流を低減する。
【０００６】
ところで、順方向導通状態においては、ｐ領域５３とｎ−ドリフト層５２との接合間にも順方向電圧が印加されるので、ｐ領域５３からｎ−ドリフト層５２に正孔が注入される。通常、ｐ領域５３とｎ−ドリフト層５２との接合間に、例えば約２．６Ｖ以上の順方向電圧が印加されると、多量の正孔が注入される。しかし、多量の正孔が注入されないように構造設計されているため、ｐ領域５３からｎ−ドリフト層５２に注入される正孔は、スイッチング時のリカバリ電流には影響を及ぼさない。
【０００７】
しかし、ｎ−ドリフト層５２に正孔が注入され、ｎ−ドリフト層５２内に存在する基底面転位において電子と正孔とが再結合すると、放出されたエネルギーによって、基底面転位を核とした積層欠陥が成長する。この積層欠陥の成長によって、オン電圧が経時的に上昇し、また、逆方向リーク電流も経時的に増加するという問題が生じる。この現象は、ＳｉＣ等の化合物半導体で見られる現象であり、通電劣化現象と呼ばれる（非特許文献２参照）。ＪＢＳダイオードにおける通電劣化現象は、特に、オン電圧が高い高耐圧ダイオードにおいて顕著に現れる。なぜなら、オン電圧が高いと、ｐ領域５３とｎ−ドリフト層５２との接合間に大きな電圧が印加され、ｐ領域５３からｎ−ドリフト層５２に正孔が注入されやすいからである。
【０００８】
そこで、例えば特表２００８−５４１４５９号公報（特許文献１）では、アノード電極とｐ領域とをショットキー接触とすることによって、ＪＢＳダイオードにおける上記通電劣化現象を抑制する方法が開示されている。アノード電極に正の電圧が印加された順方向導通状態において、アノード電極とｐ領域との接合間は逆方向電圧が印加された状態となり、ｐ領域とｎ−ドリフト層との接合間に十分な電圧が印加されないので、ｐ領域からｎ−ドリフト層に正孔が注入されない。
【０００９】
また、P. Brosselard、他６名、“Bipolar Conduction Impact on Electrical Characteristics and Reliability of 1.2- and 3.5-kV 4H-SiC JBS Diodes”、IEEE Transactions on Electron Devices、２００８年、第５５巻、第８号、ｐ．１８４７〜１８５６（非特許文献２）では、１．２ｋＶ耐圧のＪＢＳダイオードおよび３．５ｋＶ耐圧のＪＢＳダイオードに、それぞれ順方向にＤＣストレスを印加した場合、３．５ｋＶ耐圧のＪＢＳダイオードにおいてオン電圧の増大および逆方向リーク電流の増大が生じたが、１．２ｋＶ耐圧のＪＢＳダイオードにおいてはこれら劣化が生じなかったことが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００８−５４１４５９号公報
【非特許文献】
【００１１】
【非特許文献１】P. A. Ivanov, M. E. Levinshtein, K. G. Irvine, O. Kordina, J. W. Palmour, S. L. Rumyantsev, and R. Singh, “High hole lifetime (3.8μs) in 4H-SiC diodes with 5.5kV blocking voltage,” Electronics Letters、１９９９年、第３５巻、第１６号、ｐ．１３８２〜１３８３
【非特許文献２】P. Brosselard, N. Camara, V. Banu, X. Jorda, M. Vellvehi, P. Godignon, and J. Millan, “Bipolar Conduction Impact on Electrical Characteristics and Reliability of 1.2- and 3.5-kV 4H-SiC JBS Diodes,” IEEE Transactions on Electron Devices、２００８年、第５５巻、第８号、ｐ．１８４７〜１８５６
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、通電劣化現象を回避するために、アノード電極とｐ領域とをショットキー接触にする上記特許文献１に記載された方法では、ｐ領域からドリフト層に正孔が注入されないため、伝導度変調が起こらず、サージ耐量が低いという問題がある。通常動作時より大きなサージ電流が瞬間的に流れる際に伝導度変調が起こらずに、アノード電極とカソード電極との間の電位差が大きくなると、ＪＢＳダイオード自身、または、対となるＩＧＢＴ（Insulated Gate Bipolar Transistor）が破壊に至る可能性がある。
【００１３】
本発明の目的は、ＳｉＣ製のＪＢＳダイオードにおいて、サージ耐量を低下させることなく、通電劣化現象を抑制することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
【００１６】
この実施の形態は、ｎ型のＳｉＣからなる基板と、基板の表面上に形成され、基板よりも不純物濃度の低いｎ型のＳｉＣからなるドリフト層と、アクティブ領域のドリフト層内の表面側に形成され、ＳｉＣからなる複数の第１ｐ領域と、アクティブ領域のドリフト層内の表面側に形成され、ＳｉＣからなり、第１ｐ領域とは分離された複数の第２ｐ領域と、ドリフト層の表面上に形成され、ドリフト層の表面にショットキー接触し、かつ第１ｐ領域にオーミック接触し、かつ第２ｐ領域にオーミック接触しないアノード電極と、基板の裏面上に形成されたカソード電極と、を含むＪＢＳダイオードであって、アクティブ領域を（１１−２０）面に射影したときに、複数の第１ｐ領域は、＜１−１００＞方向に正孔の拡散長の２倍よりも広い間隔を置いて配置され、＜１−１００＞方向に配置された第１ｐ領域と第１ｐ領域との間に、第２ｐ領域が配置されている。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
ＳｉＣ製のＪＢＳダイオードにおいて、サージ耐量を低下させることなく、通電劣化現象を抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１によるＪＢＳダイオードチップのアノード電極を透視した全体平面図である。
【図２】本発明の実施の形態１によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図（図１のＡ−Ａ′線に沿った要部断面図）である。
【図３】本発明の実施の形態１によるＪＢＳダイオードの終端領域を（１１−２０）面に射影した要部断面図（図１のＢ−Ｂ′線に沿った要部断面図）である。
【図４】本発明の実施の形態１によるＪＢＳダイオードのアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）である。
【図５】本発明の実施の形態１によるＪＢＳダイオードの変形例のアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）である。
【図６】本発明の実施の形態１によるＪＢＳダイオードの製造工程中のアクティブ領域を（１１−２０）面に射影した要部断面図である。
【図７】図６に続くＪＢＳダイオードの製造工程中の図６と同じ箇所の要部断面図である。
【図８】図７に続くＪＢＳダイオードの製造工程中の図６と同じ箇所の要部断面図である。
【図９】本発明の実施の形態２によるＪＢＳダイオードのアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）である。
【図１０】本発明の実施の形態４によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図である。
【図１１】本発明の実施の形態４によるＪＢＳダイオードの製造工程中のアクティブ領域を（１１−２０）面に射影した要部断面図である。
【図１２】図１１に続くＪＢＳダイオードの製造工程中の図１１と同じ箇所の要部断面図である。
【図１３】図１２に続くＪＢＳダイオードの製造工程中の図１１と同じ箇所の要部断面図である。
【図１４】ドリフト層内に存在する基底面転位を説明するためのドリフト層の（１−１００）面の要部断面図である。
【図１５】基底面転位において電子と正孔とが再結合しないために必要なＪＢＳダイオードの構造を説明するためのアクティブ領域の要部平面図である。
【図１６】基底面転位が１個の場合における＜１−１００＞方向のｐ領域の幅をパラメータとした通電劣化しない確率と＜１−１００＞方向に隣接するｐ領域の間隔との関係を示すグラフ図である。
【図１７】基底面転位が５個の場合における＜１−１００＞方向のｐ領域の幅をパラメータとした通電劣化しない確率と＜１−１００＞方向に隣接するｐ領域の間隔との関係を示すグラフ図である。
【図１８】アノード電極とオーミック接触しているｐ領域がないＪＢＳダイオード、およびアノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードのそれぞれの順方向の電流と電圧との関係（順方向の電流−電圧特性）を示すグラフ図である。
【図１９】アノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードが破壊するまでに流せる電流と、アクティブ領域内のｐ領域の総面積（アクティブ領域の平面面積に対するｐ領域の総平面面積の割合）との関係を示すグラフ図である。
【図２０】比較例として、本発明者によって検討された本発明が適用される前のＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図である。
【発明を実施するための形態】
【００２０】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２２】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２３】
本発明の諸形態を具体例に説明するに先立ち、本発明者によって見出されたＪＢＳダイオードの通電劣化現象の原因およびその回避手段、ならびにＪＢＳダイオードにおけるｐ領域の効果について、図１４〜図１９を用いて詳細に説明する。ここでは、前述の図２０に示したＪＢＳダイオードの構造を参照しながら説明する。
【００２４】
まず、本発明者によって見出されたＪＢＳダイオードの通電劣化現象の原因およびその回避手段について図１４〜図１７を用いて説明する。図１４は、ドリフト層内に存在する基底面転位を説明するためのドリフト層の（１−１００）面の要部断面図、図１５は、基底面転位において電子と正孔とが再結合しないために必要なＪＢＳダイオードの構造を説明するためのアクティブ領域の要部平面図、図１６は、基底面転位が１個の場合における＜１−１００＞方向のｐ領域の幅をパラメータとした通電劣化しない確率と＜１−１００＞方向に隣接するｐ領域の間隔との関係を示すグラフ図、図１７は、基底面転位が５個の場合における＜１−１００＞方向のｐ領域の幅をパラメータとした通電劣化しない確率と＜１−１００＞方向に隣接するｐ領域の間隔との関係を示すグラフ図である。
【００２５】
例えば前述の図２０に示したＪＢＳダイオードにおいて、ＳｉＣからなるｎ−ドリフト層５２をエピタキシャル成長法によって形成する場合、通常、（０００１）面より＜１１−２０＞方向に４度、または８度傾いた面上に成長させる。これは、ステップ端からステップフロー成長させて単結晶を得るためである。
【００２６】
このように傾いた面を用いるため、図１４に示すように、ｎ−ドリフト層５２内に存在する基底面転位は、ｎ＋基板５１とｎ−ドリフト層５２との界面からｎ−ドリフト層５２の表面まで、（０００１）面上を＜１１−２０＞方向に伸びる。基底面転位の長さはｎ−ドリフト層５２の厚さに依存し、例えば４度傾いた面上に３０μｍのｎ−ドリフト層５２を成長させた場合、基底面転位の長さは約４３０μｍ（＝３０／ｓｉｎ４度）となる。
【００２７】
ｐ領域５３からｎ−ドリフト層５２に注入された正孔が基底面転位において電子と再結合する確率を低減するためには、＜１１−２０＞方向に対して垂直な方向である＜１−１００＞方向に隣接するｐ領域５３，５３の間隔を広くすればよい。このことを、図１５を用いて以下に説明する。
【００２８】
図１５は、＜１−１００＞方向に隣接するｐ領域５３，５３が必要とする間隔を説明するためのＪＢＳダイオードの要部平面図である。
【００２９】
順方向導通状態において、ｐ領域５３から注入された正孔は、電子と再結合するまでに拡散長程度拡がる。このため、＜１−１００＞方向に隣接するｐ領域５３，５３の間隔Ｓが正孔の拡散長の２倍より広ければ、基底面転位が＜１−１００＞方向に隣接するｐ領域５３，５３間の中間程度の位置に存在する場合、ｐ領域５３から注入された正孔は、基底面転位に到達する前に電子と再結合する。すなわち、基底面転位における電子と正孔との再結合の有無は、基底面転位およびp領域５３の配置により決まる。以上の理由により、＜１−１００＞方向に隣接するｐ領域５３，５３の間隔Ｓが正孔の拡散長の２倍より広ければ、基底面転位において電子と正孔とが再結合する確率を低減することができる。
【００３０】
拡散長は、拡散係数Ｄとライフタイムτを用いて
【００３１】
【数１】
0005926893.tif 000002
【００３２】
で表わされる。従って、不純物濃度および温度に依存するが、４Ｈ−ＳｉＣの場合、正孔の拡散長は１０〜２０μｍとなる（非特許文献１参照）。＜１−１００＞方向に隣接するｐ領域５３，５３の＜１−１００＞方向の幅をＬ、＜１−１００＞方向に隣接するｐ領域５３，５３の間隔をＳ、ＪＢＳダイオード内の基底面転位の数をｍとすると、基底面転位において電子と正孔とが再結合しない確率、すなわち通電劣化しない確率Ｐは、下の式で与えられる。ここで、正孔の拡散長は１０μｍとしている。
【００３３】
【数２】
0005926893.tif 000003
【００３４】
図１６および図１７に、ｐ領域の＜１−１００＞方向の幅Ｌをパラメータとした、通電劣化しない確率と＜１−１００＞方向に隣接するｐ領域の間隔Ｓとの関係を示すグラフ図を示す。図１６は、基底面転位の個数ｍが１の場合の通電劣化しない確率を示し、図１７は、基板面転位の個数ｍが５の場合の通電劣化しない確率を示している。＜１−１００＞方向に隣接するｐ領域の間隔Ｓが２０μｍ以下の場合、通電劣化しない確率Ｐは０となる。しかし、正孔が注入されれば必ず通電劣化現象は起きるが、少なくとも間隔Ｓを２０μｍより広くすれば、基底面転位において電子と正孔とが再結合せず、通電劣化しない確率Ｐを有する。
【００３５】
次に、本発明者によって見出されたＪＢＳダイオードにおけるｐ領域の効果（ＪＢＳダイオードを高サージ耐量とするための方法）について図１８および図１９を用いて説明する。図１８は、アノード電極とオーミック接触しているｐ領域がないＪＢＳダイオード、およびアノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードのそれぞれの順方向の電流と電圧との関係（順方向の電流−電圧特性）を示すグラフ図、図１９は、アノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードが破壊するまでに流せる電流と、アクティブ領域内のｐ領域の総面積（アクティブ領域の平面面積に対するｐ領域の総平面面積の割合）との関係を示すグラフ図である。
【００３６】
図１８に示すように、アノード電極とオーミック接触しているｐ領域がないＪＢＳダイオード、およびアノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードではどちらも、アノード電極とカソード電極との間の電圧（順方向電圧）を上げていくと、１Ｖ程度でｎショットキー領域に電流が流れ始める。
【００３７】
アノード電極とオーミック接触しているｐ領域がないＪＢＳダイオードの場合、電流が大きくなると、自己発熱で温度が上昇し、抵抗が増大する。このため、流せる電流には上限があり、それ以上の電流を流そうとすると、アノード電極とカソード電極との間の電圧（順方向電圧）が大きくなって、いずれ破壊に至る。一方、アノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードの場合、ｐ領域とドリフト層との接合間に高い電圧が印加されると、ｐ領域からドリフト層に正孔が注入されて伝導度変調が起きる。これによって抵抗が下がり、より電流が流れやすくなる。
【００３８】
図１９は、アノード電極とオーミック接触しているｐ領域があるＪＢＳダイオードが破壊するまでに流せる電流と、アクティブ領域内のｐ領域の総面積（アクティブ領域の平面面積に対するｐ領域の総平面面積の割合）との関係を調べたものである。ＪＢＳダイオードが破壊するまでに流せる電流はｐ領域の総面積に依存し、ｐ領域の総面積が大きいほど、より大きな電流を流すことができることが分かる。
【００３９】
（実施の形態１）
本発明の実施の形態１によるＳｉＣからなるＪＢＳダイオードについて、図１〜図５を用いて具体的に説明する。図１は、本実施の形態１によるＪＢＳダイオードチップのアノード電極を透視した全体平面図、図２は、本実施の形態１によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図（図１のＡ−Ａ′線に沿った要部断面図）、図３は、本実施の形態１によるＪＢＳダイオードの終端領域を（１１−２０）面に射影した要部断面図（図１のＢ−Ｂ′線に沿った要部断面図）、図４は、本実施の形態１によるＪＢＳダイオードのアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）、図５は、本実施の形態１によるＪＢＳダイオードの変形例のアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）である。
【００４０】
図１および図２に示すように、ＪＢＳダイオードのアクティブ領域は、ｎ型のＳｉＣからなる基板１と、基板１の表面上に形成されたｎ型のＳｉＣからなるドリフト層２と、ドリフト層２内の表面（基板１と接する面と反対側の面）側に形成されたｐ型のＳｉＣからなる複数の第１領域（以下、第１ｐ領域と記す）６と、ドリフト層２内の表面側に形成されたｐ型のＳｉＣからなる複数の第２領域（以下、第２ｐ領域と記す）７と、ドリフト層２の表面上に形成され、ドリフト層２および第２ｐ領域７にそれぞれショットキー接触し、かつ第１ｐ領域６にオーミック接触するアノード電極４と、基板１の裏面（ドリフト層２と接する面と反対側の面）上に形成されたカソード電極５と、を備える。
【００４１】
ここで、ドリフト層２に添加されたｎ型不純物の濃度は基板５１に添加されたｎ型不純物の濃度よりも低いことから、基板１をｎ＋基板またはｎ＋型基板、ドリフト層２をｎ−ドリフト層またはｎ−型ドリフト層と記載する場合もある。また、第２ｐ領域７は、アノード電極４とショットキー接触する構成を示しているが、アノード電極４と接触せず、アノード電極４と、例えば０．５μｍ程度の間隔を置いた構成であってもよい。
【００４２】
アノード電極４とオーミック接触する第１ｐ領域６と、アノード電極４とショットキー接触する第２ｐ領域７とは、所定の間隔を置いて、＜１−１００＞方向に交互に配置されている。隣接する第１ｐ領域６と第２ｐ領域７との間は、アノード電極４とショットキー接触するｎ−ドリフト層２である。
【００４３】
第１ｐ領域６のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第１ｐ領域６の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．３〜１．０μｍである。また、第２領域７のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下、第２ｐ領域７の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．３〜１．０μｍである。ｎ−ドリフト層２の不純物濃度は、例えば２×１０１５ｃｍ−３程度、ｎ−ドリフト層２の厚さは、例えば３０μｍ程度である。
【００４４】
さらに、図１および図３に示すように、ＪＢＳダイオードの終端領域（アクティブ領域の外側の領域）は、アノード電極４にショットキー接触し、かつ第１ｐ領域６とは分離されたｐ型のＳｉＣからなるガードリング３０と、アノード電極４およびガードリング３０と接触せず、ｐ型のＳｉＣからなるフローティングガードリング３１と、パッシベーション膜３２と、を備えている。
【００４５】
ガードリング３０は、アクティブ領域の周囲のｎ−ドリフト層２内の表面側に形成されている。ガードリング３０のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下、ガードリング３０の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜２．０μｍ程度である。ガードリング３０は第２ｐ領域７と同時に形成してもよい。
【００４６】
また、フローティングガードリング３１は、アクティブ領域の周囲で、ガードリング３０の外側のｎ−ドリフト層２内の表面側に形成されている。フローティングガードリング３１のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下、フローティングガードリング３１の深さ（ｎ−ドリフト層２の表面からの深さ）は、例えば０．５〜２．０μｍ程度である。フローティングガードリング３１は第２ｐ領域７と同時に形成してもよい。
【００４７】
また、パッシベーション膜３２は、終端領域のｎ−ドリフト層２の表面上を覆うように形成されている。パッシベーション膜３２の厚さは、例えば５μｍ程度である。
【００４８】
さらに、図１および図４に示すように、ＪＢＳダイオードのアクティブ領域における第１ｐ領域６および第２ｐ領域７の平面形状は、それぞれ＜１１−２０＞方向に延びるストライプ状であり、前述したように、第１ｐ領域６と第２ｐ領域７とは、所定の間隔を置いて、＜１−１００＞方向に交互に配置されている。
【００４９】
なお、第１ｐ領域６の平面形状は、ストライプ状に限定されるものではなく、例えば図５に示すように、複数の島状でもよい。第１ｐ領域６の平面形状が複数の島状の場合は、これら第１領域６は＜１１−２０＞方向に配置され、その配置は、規則的な配置でなくてもよい。
【００５０】
また、第２ｐ領域７は、第１ｐ領域６と分離し、かつアノード電極４とオーミック接触していなければよく、どのような形状または配置であってもよい。第２ｐ領域７からｎ−ドリフト層２へ正孔が流れないので、基底面転位を含んでもよい。
【００５１】
なお、本実施の形態１において、ＪＢＳダイオードのアクティブ領域とは、全体として順方向に電流が流れる領域であり、例えば＜１−１００＞方向に２０μｍ以下の狭い間隔で配置された第１ｐ領域６が局所的に存在しても、順方向に電流が流れる領域の大部分（例えば９０％）において、第１ｐ領域６の＜１−１００＞方向の間隔（図４に示す間隔Ｓｐ１）が所定の間隔（例えば２０μｍ）よりも広く離れていればよい。
【００５２】
本実施の形態１によるＪＢＳダイオードの第１例では、第１ｐ領域６を＜１−１００＞方向に２０μｍより広い間隔を置いて配置する。第１ｐ領域６は＜１−１００＞方向に２０μｍより広い間隔を置いて配置されるので、基底面転位において電子と正孔とが再結合しない確率、すなわち、通電劣化しない確率を有する。
【００５３】
本実施の形態１によるＪＢＳダイオードの第２例では、第１ｐ領域６を＜１−１００＞方向に４０μｍ以上の間隔を置いて配置する。第１ｐ領域６は＜１−１００＞方向に４０μｍ以上の間隔を置いて配置されるので、第１ｐ領域６の幅が２μｍの場合、基底面転位がＪＢＳダイオード内に１個存在するときの通電劣化しない確率は４８％以上となる。
【００５４】
本実施の形態１によるＪＢＳダイオードの第３例では、第１ｐ領域６を＜１−１００＞方向に８０μｍ以上の間隔を置いて配置する。第１ｐ領域６は＜１−１００＞方向に８０μｍ以上の間隔を置いて配置されるので、第１ｐ領域６の幅が２μｍの場合、基底面転位がＪＢＳダイオード内に１個存在するときの通電劣化しない確率は７３％以上となる。
【００５５】
本実施の形態１によるＪＢＳダイオードの第４例では、第１ｐ領域６を＜１−１００＞方向に２００μｍ以上の間隔を置いて配置する。第１ｐ領域６は＜１−１００＞方向に２００μｍ以上の間隔を置いて配置されるので、第１ｐ領域６の幅が２μｍの場合、基底面転位がＪＢＳダイオード内に１個存在するときの通電劣化しない確率は８９％以上となる。また、基底面転位がＪＢＳダイオード内に５個存在しても、通電劣化しない確率は５６％以上となる。
【００５６】
次に、本実施の形態１によるＪＢＳダイオードの動作について前述の図２を用いて説明する。
【００５７】
アノード電極４に正の電圧が印加される順方向導通状態においては、アノード電極４からショットキー接触したｎ−ドリフト層２へ電流が流れ、ショットキーバリアダイオードとして動作する。通常動作時より大きなサージ電流が瞬間的に流れる際に、アノード電極４の電位が高くなり、第１ｐ領域６とｎ−ドリフト層２との接合間に大きな電圧が印加されても、第１ｐ領域６からｎ−ドリフト層２に正孔が注入されて伝導度変調が起きるので、大きなサージ電流を吸収することができる。このとき、アノード電極４の電位が高くなっても、第２ｐ領域７とｎ−ドリフト層２との接合間には大きな電圧が印加されず、第２ｐ領域７からｎ−ドリフト層２へは正孔は注入されない。また、第１ｐ領域６と第２ｐ領域７とは分離されているので、第１ｐ領域６を介して第２ｐ領域７からｎ−ドリフト層２に正孔が注入されることもない。従って、通電劣化する確率は第１ｐ領域６だけで決まる。
【００５８】
一方、カソード電極５に正の電圧が印加されるブロッキング状態においては、第１ｐ領域６および第２ｐ領域７から拡がる空乏層が、アノード電極４とｎ−ドリフト層２との間のショットキー接触界面にかかる電界を緩和して、逆方向リーク電流を低減する。
【００５９】
次に、本実施の形態１によるＪＢＳダイオードチップの周囲に設けられたガードリング３０の動作について説明する。
【００６０】
製造プロセスにおける合わせずれを考慮して、ガードリング３０は幅広く、例えば２０μｍ以上の幅で形成される。このため、ガードリング３０とアノード電極４とがオーミック接触している場合、アノード電極４に正の電圧が印加されると、ガードリング３０とｎ−ドリフト層２との接合間には、第１ｐ領域６とｎ−ドリフト層２との接合間よりも大きな電圧が印加される。この場合、第１ｐ領域６から正孔が注入されるよりも早く、ガードリング３０からｎ−ドリフト層２に正孔が注入されうる。また、ガードリング３０とアノード電極４とがショットキー接触している場合、ガードリング３０と第１ｐ領域６とが接続していると、第１ｐ領域６を経由して、ガードリング３０からｎ−ドリフト層２に正孔が注入されうる。
【００６１】
しかし、本実施の形態１におけるＪＢＳダイオードにおいては、ガードリング３０はアノード電極４とショットキー接触しており、かつ第１ｐ領域６とは接続していないので、ガードリング３０からｎ−ドリフト層２に正孔が注入されることがなく、終端領域における通電劣化現象を抑制することができる。
【００６２】
次に、本発明の実施の形態１によるＳｉＣからなるＪＢＳダイオードの製造方法について、前述の図２、前述の図３、および図６〜図８を用いて説明する。図６〜図８は、本実施の形態１によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図である。
【００６３】
まず、図６に示すように、ＳｉＣからなるｎ＋基板１の表面上にｎ−ドリフト層２が積層された基体を準備する。ｎ−ドリフト層２は、例えばエピタキシャル成長法により形成され、その不純物濃度は、例えば２×１０１５ｃｍ−３程度、その厚さは、例えば３０μｍ程度である。次に、ｎ−ドリフト層２の表面上にイオン注入用マスク材１０を塗布した後、＜１−１００＞方向に所定の間隔を置いて開口するように、イオン注入用マスク材１０をパターニングする。
【００６４】
次に、ｐ型不純物、例えばＡｌ（アルミニウム）１１をｎ−ドリフト層２にイオン注入して、第１ｐ領域６を形成する。第１ｐ領域６のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第１ｐ領域６の深さは、例えば０．３〜１．０μｍ程度である。第１ｐ領域６の幅は、通常動作時に第１ｐ領域６からｎ−ドリフト層２へ多量の正孔が注入されないように、ｎ−ドリフト層２の不純物濃度、第１ｐ領域６の深さ、およびアノード電極４とショットキー接触するｎ−ドリフト層２との面積割合などにより設計されるが、例えば１０μｍ以下が望ましい。
【００６５】
次に、図７に示すように、イオン注入用マスク材１０を除去した後、ｎ−ドリフト層２の表面上にイオン注入用マスク材２０を塗布する。続いて、開口部が第１ｐ領域６にかからないように、イオン注入用マスク材２０をパターニングする。
【００６６】
次に、ｐ型不純物、例えばＡｌ２１をｎ−ドリフト層２にイオン注入して、第２ｐ領域７を形成する。第２ｐ領域７のｎ−ドリフト層２の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下、第２ｐ領域７の深さは、例えば０．３〜１．０μｍ程度である。続いて、終端領域のｎ−ドリフト層２にｐ型不純物をイオン注入して、ガードリング３０およびフローティングガードリング３１（前述の図３参照）を形成する。ガードリング３０およびフローティングガードリング３１は、第２ｐ領域７と同時に形成してもよい。
【００６７】
次に、図８に示すように、イオン注入用マスク材２０を除去した後、イオン注入されたＡｌ１１，２１を活性化するために、例えば１７００℃の温度で熱処理を施す。
【００６８】
次に、前述の図２に示すように、ｎ＋基板１の裏面上にカソード電極５を形成する。カソード電極５は、例えばＮｉ（ニッケル）またはＴｉ（チタン）からなる。また、ｎ−ドリフト層２の表面上に、ｎ−ドリフト層２、第１ｐ領域６、および第２ｐ領域７に接触するようにアノード電極４を形成する。アノード電極４は、例えばＮｉからなる。
【００６９】
その後、前述の図３に示すように、パッシベーション膜３２を形成することにより、本実施の形態１によるＪＢＳダイオードが略完成する。
【００７０】
第１ｐ領域６の不純物濃度を高濃度（例えば１×１０２０ｃｍ−３程度）としたため、第１ｐ領域６はアノード電極４とオーミック接触する。一方、第２ｐ領域７の不純物濃度を低濃度（例えば１×１０１９ｃｍ−３以下）としたため、第２ｐ領域７はアノード電極４とショットキー接触する。なお、第２ｐ領域７がｎ−ドリフト層２の表面に露出しないようにｐ型不純物をイオン注入した場合は、第２ｐ領域７はアノード電極４とは接触しない。
【００７１】
本実施の形態１によれば、以下の効果を得ることができる。
【００７２】
ｎ−ドリフト層２内に基底面転位が存在しても、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間隔（前述の図４に示す間隔Ｓｐ１）を２０μｍよりも広く設けているので、基板面転位における電子と正孔とが再結合する確率が低減することから、積層欠陥の成長を抑えることができる。従って、積層欠陥に起因する順方向導通状態におけるオン電圧の上昇およびブロッキング状態における逆リーク電流の増加を防止することができる。
【００７３】
また、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に、ｎ−ドリフト層２とオーミック接触しない第２ｐ領域７を設けることにより、露出するｎ−ドリフト層２の面積を低減できるので、ブロッキング状態における逆方向リーク電流を低減することができる。一方、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に、ｎ−ドリフト層２とオーミック接触しない第２ｐ領域７を設けることにより、露出するｎ−ドリフト層２の面積が低減すると、順方向導通状態において露出するｎ−ドリフト層２が高電流密度になるので、通常、サージ耐量が低くなる。しかし、本実施の形態１によるＪＢＳダイオードでは、アノード電極４とオーミック接触する第１ｐ領域６が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。
【００７４】
これらのことから、サージ耐量を低下させることなく、通電劣化現象を抑制することができる。
【００７５】
（実施の形態２）
本発明の実施の形態２によるＳｉＣからなるＪＢＳダイオードについて、図９を用いて具体的に説明する。図９は、本実施の形態２によるＪＢＳダイオードのアクティブ領域の要部平面図（アノード電極を透視して示すｐ領域およびドリフト層の要部平面図）である。
【００７６】
本実施の形態２によるＪＢＳダイオードの基本的な構造は、前述した実施の形態１によるＪＢＳダイオードと同様であるが、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に配置される第２ｐ領域７の数が異なる。すなわち、前述した実施の形態１では、＜１−１００＞方向に第１領域６と第２領域７とを交互に配置したが、これに限定されるものではない。
【００７７】
本実施の形態２によるＪＢＳダイオードでは、図９に示すように、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に、＜１−１００＞方向に沿ってストライプ状の第２ｐ領域７が複数（図９では３つの第２ｐ領域７を記載）配置されている。ｎ−ドリフト層２に成長する積層欠陥の影響を避けるために、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間隔を広くした場合でも、その間に複数の第２ｐ領域７を配置することにより、ｎ−ドリフト層２の露出した表面（アノード電極４と接触する面）の面積を縮小することができる。これにより、本実施の形態２では、逆方向リーク電流の低減に効果的なＪＢＳダイオードを得ることができる。
【００７８】
（実施の形態３）
本発明の実施の形態３によるＳｉＣからなるＪＢＳダイオードについて具体的に説明する。
【００７９】
＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間隔を２０μｍよりも広くし、かつアクティブ領域の平面面積に対する第１ｐ領域６の総平面面積の割合を５％以上とする。第１ｐ領域６の総面積が大きいほどＪＢＳダイオードのサージ耐量を高くすることができるが（前述の図１９参照）、通常動作時には第１ｐ領域６からｎ−ドリフト層２に多量の正孔が注入される。そこで、通常動作時には第１ｐ領域６からｎ−ドリフト層２に多量の正孔が注入されない第１ｐ領域６の幅と、通電劣化現象を抑制できる第１ｐ領域６の間隔とを考慮して、アクティブ領域の平面面積に対する第１ｐ領域６の総平面面積の割合を５％以上とする。これにより、本実施の形態３では、第１ｐ領域６がないＪＢＳダイオードに比べて、２倍以上のサージ電流を吸収できるＪＢＳダイオードを得ることができる。
【００８０】
（実施の形態４）
本発明の実施の形態４によるＳｉＣからなるＪＢＳダイオードについて、図１０を用いて具体的に説明する。図１０は、本実施の形態４によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図である。
【００８１】
本実施の形態４によるＪＢＳダイオードの基本的な構造は、前述した実施の形態１によるＪＢＳダイオードと同様であるが、第１ｐ領域６および第２領域７がｎ−ドリフト層２よりも不純物濃度の高い電流拡散層８内に形成されている。
【００８２】
図１０に示すように、本実施の形態４によるＪＢＳダイオードは、ＳｉＣからなるｎ＋基板１と、ｎ＋基板１の表面上に形成されたＳｉＣからなるｎ−ドリフト層２と、ｎ−ドリフト層２内の表面側に形成され、ｎ−ドリフト層２の不純物濃度よりも高濃度のｎ型のＳｉＣからなる電流拡散層８と、電流拡散層８内の表面（ｎ−ドリフト層２と接する面と反対側の面）側に形成されたＳｉＣからなる複数の第１ｐ領域６と、電流拡散層８内の表面側に形成されたＳｉＣからなる複数の第２ｐ領域７と、ｎ−ドリフト層２および第２ｐ領域７にショットキー接触し、かつ第１ｐ領域６にオーミック接触するアノード電極４と、ｎ＋基板１の裏面上に形成されたカソード電極５と、を備える。なお、第２ｐ領域７は、アノード電極４とショットキー接触する構成を示しているが、アノード電極４と接触せず、アノード電極４と、例えば０．５μｍ程度の間隔を置いた構成であってもよい。
【００８３】
アノード電極４とオーミック接触する第１ｐ領域６と、アノード電極４とショットキー接触する第２ｐ領域７とは、所定の間隔を置いて、＜１−１００＞方向に交互に配置されている。隣接する第１ｐ領域６と第２ｐ領域７との間は、アノード電極４とショットキー接触する電流拡散層８である。ｎ−ドリフト層２の不純物濃度は、例えば２×１０１５ｃｍ−３程度、電流拡散層８の不純物濃度は、例えば１×１０１６ｃｍ−３程度、第１ｐ領域６の電流拡散層８の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第２ｐ領域７の電流拡散層８の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下である。
【００８４】
次に、本発明の実施の形態４によるＳｉＣからなるＪＢＳダイオードの製造方法について、前述の図１０および図１１〜図１３を用いて説明する。図１１〜図１３は、本実施の形態４によるＪＢＳダイオードのアクティブ領域を（１１−２０）面に射影した要部断面図である。
【００８５】
まず、図１１に示すように、ＳｉＣからなるｎ＋基板１の表面上にｎ−ドリフト層２が積層され、ｎ−ドリフト層２の表面上に電流拡散層８が積層された基体を準備する。電流拡散層８の不純物濃度は、ｎ−ドリフト層２よりも高濃度で、ｎ＋基板１よりも低濃度である。次に、電流拡散層８の表面上にイオン注入用マスク材１０を塗布した後、＜１−１００＞方向に所定の間隔を置いて開口するように、イオン注入用マスク材１０をパターニングする。
【００８６】
次に、ｐ型不純物、例えばＡｌ１１を電流拡散層８にイオン注入して、第１ｐ領域６を形成する。第１ｐ領域６の電流拡散層８の表面に露出する部分の不純物濃度は、例えば１×１０２０ｃｍ−３程度、第１ｐ領域６の深さは、例えば０．３〜１．０μｍ程度である。第１ｐ領域６の幅は、通常動作時に第１ｐ領域６からｎ−ドリフト層２および電流拡散層８へ多量の正孔が注入されないように、ｎ−ドリフト層２の不純物濃度、電流拡散層８の不純物濃度、第１ｐ領域６の深さ、およびアノード電極４とショットキー接触する電流拡散層８との面積割合などにより設計されるが、例えば１０μｍ以下が望ましい。
【００８７】
次に、図１２に示すように、イオン注入用マスク材１０を除去した後、電流拡散層８の表面上にイオン注入用マスク材２０を塗布する。続いて、開口部が第１ｐ領域６にかからないように、イオン注入用マスク材２０をパターニングする。
【００８８】
次に、ｐ型不純物、例えばＡｌ２１を電流拡散層８にイオン注入して、第２ｐ領域７を形成する。第２領域７の電流拡散層８の表面に露出する部分の不純物濃度は、例えば１×１０１９ｃｍ−３以下、第２領域７の深さは、例えば０．３〜１．０μｍ程度である。
【００８９】
次に、図１３に示すように、イオン注入用マスク材２０を除去した後、イオン注入されたＡｌ１１，２１を活性化するために、例えば１７００℃の温度で熱処理を施す。
【００９０】
次に、前述の図１０に示すように、ｎ＋基板１の裏面上にカソード電極５を形成する。カソード電極５は、例えばＮｉまたはＴｉからなる。また、電流拡散層８の表面上に、第１ｐ領域６、第２ｐ領域７、および電流拡散層８に接触するようにアノード電極４を形成する。アノード電極４は、例えばＮｉからなる。以上の製造工程により、本実施の形態４によるＪＢＳダイオードが略完成する。
【００９１】
第１ｐ領域６の不純物濃度を高濃度（例えば１×１０２０ｃｍ−３程度）としたため、第１ｐ領域６はアノード電極４とオーミック接触する。一方、第２ｐ領域７の不純物濃度を低濃度（例えば１×１０１９ｃｍ−３以下）としたため、第２ｐ領域７はアノード電極４とショットキー接触する。なお、第２ｐ領域７が電流拡散層８の表面に露出しないようにｐ型不純物をイオン注入した場合は、第２ｐ領域７はアノード電極４とは接触しない。
【００９２】
本実施の形態４によれば、前述した実施の形態１の効果に加えて、以下の効果を得ることができる。
【００９３】
前述した実施の形態１では、＜１−１００＞方向に配置された第１ｐ領域６と第２ｐ領域７との間が狭くなるに従い、第１ｐ領域６と第２ｐ領域７とで挟まれたｎ領域（ｎ−ドリフト層２）の抵抗率が増加して、オン抵抗が増加することが懸念される。しかし、本実施の形態４では、ｎ−ドリフト層２よりも不純物濃度が高い電流拡散層８を設け、この電流拡散層８内に第１ｐ領域６および第２ｐ領域７が配置されているので、第１ｐ領域６と第２ｐ領域７とで挟まれたｎ領域（電流拡散層８）の抵抗率を低減することができる。これにより、オン抵抗の増大を伴うことなく、露出する電流拡散層８の面積を低減することにより、逆方向リーク電流を低減することができる。また、＜１−１００＞方向に配置された第１ｐ領域６と第１ｐ領域６との間に第２ｐ領域７を設けることによって、露出する電流拡散層８の面積が低減すると、順方向導通状態において電流拡散層８が高電流密度になるので、通常、サージ耐量が低くなる。しかし、本実施の形態４によるＪＢＳダイオードでは、前述した実施の形態１によるＪＢＳダイオードと同様に、アノード電極４とオーミック接触する第１ｐ領域６が大きなサージ電流を吸収するので、高いサージ耐量を得ることができる。
【００９４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９５】
例えば前述した実施の形態では、＜１−１００＞方向に配置された第１ｐ領域と第１ｐ領域との間に、１つまたは３つの第２ｐ領域を配置したが、これに限定されるものではない。また、第１ｐ領域および第２ｐ領域の深さまたは不純物濃度も実施の形態に記載した値に限定されるものではない。
【産業上の利用可能性】
【００９６】
本発明は、半導体デバイス、特にダイオードに適用することができる。
【符号の説明】
【００９７】
１  ｎ型の基板（ｎ＋基板、ｎ＋型基板）
２  ｎ型のドリフト層（ｎ−ドリフト層、ｎ−型ドリフト層）
４  アノード電極
５  カソード電極
６  ｐ型の第１領域（第１ｐ領域）
７  ｐ型の第２領域（第２ｐ領域）
８  電流拡散層
１０，２０  イオン注入用マスク材
１１，２１  Ａｌ（アルミニウム）
３０  ガードリング
３１  フローティングガードリング
３２  パッシベーション膜
５１  ｎ型の基板（ｎ＋基板、ｎ＋型基板）
５２  ｎ型のドリフト層（ｎ−ドリフト層、ｎ−型ドリフト層）
５３  ｐ型の領域（ｐ領域）
５４  アノード電極
５５  カソード電極
【図１】
0005926893.tif 000004
【図２】
0005926893.tif 000005
【図３】
0005926893.tif 000006
【図４】
0005926893.tif 000007
【図５】
0005926893.tif 000008
【図６】
0005926893.tif 000009
【図７】
0005926893.tif 000010
【図８】
0005926893.tif 000011
【図９】
0005926893.tif 000012
【図１０】
0005926893.tif 000013
【図１１】
0005926893.tif 000014
【図１２】
0005926893.tif 000015
【図１３】
0005926893.tif 000016
【図１４】
0005926893.tif 000017
【図１５】
0005926893.tif 000018
【図１６】
0005926893.tif 000019
【図１７】
0005926893.tif 000020
【図１８】
0005926893.tif 000021
【図１９】
0005926893.tif 000022
【図２０】
0005926893.tif 000023