(57)【特許請求の範囲】
【請求項１】
ベース静電容量を有するタッチセンサと通信するように構成されるインタフェースと、
クロック信号を受け取り、前記インタフェースに結合される静電容量−電圧コンバータと、
を含む装置であって、
前記静電容量−電圧コンバータが、利得制御信号とオフセット制御信号とを生成し、
前記静電容量−電圧コンバータが、前記クロック信号の第１の位相の間に前記利得制御信号を前記タッチセンサに印加するように構成され、
前記利得制御信号と前記オフセット制御信号とが、前記ベース静電容量を補償するように調節され、
前記静電容量−電圧コンバータが、前記ベース静電容量を補償してタッチ静電容量測定を提供するために、前記クロック信号の第２の位相の間に前記利得制御信号と前記オフセット制御信号とを用いる、装置。
【請求項２】
請求項１に記載の装置であって、
前記静電容量−電圧コンバータが、調節可能であるように構成されるキャパシタを含む出力回路を更に含む、装置。
【請求項３】
請求項１に記載の装置であって、
前記静電容量−電圧コンバータが、
前記インタフェースに結合され、前記クロック信号を受け取る利得制御回路と、
前記利得制御回路に結合され、調整可能であるように構成されるキャパシタを含む出力回路と、
前記出力回路に結合され、前記クロック信号を受け取るオフセット制御回路と、
を更に含む、装置。
【請求項４】
請求項３に記載の装置であって、
前記利得制御回路が、
前記インタフェースと前記出力回路との間に結合され、前記クロック信号の前記第２の位相の間にアクティブにされる第１の送信ゲートと、
前記インタフェースに結合され、前記クロック信号の前記第１の位相の間にアクティブにされる第２の送信ゲートと、
前記第２の送信ゲートに結合され、前記利得制御信号を生成するデジタルアナログコンバータ（ＤＡＣ）と、
を更に含む、装置。
【請求項５】
請求項４に記載の装置であって、
前記ＤＡＣが第１のＤＡＣを更に含み、
前記オフセット制御回路が、
前記オフセット制御信号を生成する第２のＤＡＣと、
前記第２のＤＡＣと前記出力回路との間に結合され、前記クロック信号の前記第２の位相の間にアクティブにされる第３の送信ゲートと、
前記出力回路に結合され、前記クロック信号の前記第１の位相の間にアクティブにされる第４の送信ゲートと、
を更に含む、装置。
【請求項６】
請求項５に記載の装置であって、
前記クロック信号が第１のクロック信号を更に含み、
前記キャパシタが第１のキャパシタを更に含み、
前記出力回路が、
前記第３及び第４の送信ゲートに結合される第２のキャパシタと、
第１の入力端子と第２の入力端子と出力端子とを有する増幅器であって、前記増幅器の前記第１の入力端子が、前記第２のキャパシタと前記第１の送信ゲートとに結合され、前記第１のキャパシタが、前記増幅器の前記第１の入力端子と前記増幅器の前記出力端子との間に結合され、前記増幅器の前記第２の入力端子が同相電圧を受け取る、前記増幅器と、
第２のクロック信号により制御され、前記増幅器の前記第１の入力端子と前記増幅器の前記出力端子との間に結合される第５の送信ゲートと、
を更に含む、装置。
【請求項７】
請求項５に記載の装置であって、
前記キャパシタが第１のキャパシタを更に含み、
前記出力回路が、
前記オフセット制御回路に結合される第２のキャパシタと、
第１の入力端子と第２の入力端子と出力端子とを有する増幅器であって、前記増幅器の前記第１の入力端子が、前記第２のキャパシタと前記利得制御回路とに結合され、前記第１のキャパシタが、前記増幅器の前記第１の入力端子と前記増幅器の前記出力端子との間に結合され、前記増幅器の前記第２の入力端子が同相電圧を受け取る、前記増幅器と、
を更に含む、装置。
【請求項８】
請求項７に記載の装置であって、
前記クロック信号が第１のクロック信号を更に含み、
前記出力回路が、
前記オフセット制御回路に結合される第２のキャパシタと、
第１の入力端子と第２の入力端子と出力端子とを有する増幅器であって、前記第１の入力端子が前記第２のキャパシタと前記利得制御回路とに結合され、前記第１のキャパシタが前記第１の入力端子と前記出力端子との間に結合され、前記第２の入力端子が同相電圧を受け取る、前記増幅器と、
第２のクロック信号により制御され、前記増幅器の前記第１の入力端子と前記増幅器の前記出力端子との間に結合される第１の送信ゲートと、
を更に含む、装置。
【請求項９】
請求項８に記載の装置であって、
前記オフセット制御回路が、
前記オフセット制御信号を生成するＤＡＣと、
前記ＤＡＣと前記第２のキャパシタとの間に結合され、前記第１のクロック信号の前記第２の位相の間にアクティブにされる第２の送信ゲートと、
前記第２のキャパシタに結合され、前記第１のクロック信号の前記第１の位相の間にアクティブにされる第３の送信ゲートと、
を更に含む、装置。
【請求項１０】
請求項９に記載の装置であって、
前記ＤＡＣが第１のＤＡＣを更に含み、
前記利得制御回路が、
前記インタフェースと前記増幅器の前記第１の入力端子との間に結合され、前記第１のクロック信号の前記第２の位相の間にアクティブにされる第４の送信ゲートと、
前記インタフェースに結合され、前記第１のクロック信号の前記第１の位相の間にアクティブにされる第５の送信ゲートと、
前記第５の送信ゲートに結合され、前記利得制御信号を生成する第２のＤＡＣと、
を更に含む、装置。
【請求項１１】
請求項１０に記載の装置であって、
前記増幅器の前記出力端子に結合されるアナログデジタルコンバータ（ＡＤＣ）と、
前記ＡＤＣに結合されるデジタルフロントエンド（ＤＦＥ）と、
前記ＤＦＥと、前記第１及び第２のＤＡＣと、前記第１、第２、第３、第４及び第５の送信ゲートとに結合される制御ロジックと、
を更に含む、装置。
【請求項１２】
請求項１１に記載の装置であって、
前記ＡＤＣが逐次比較レジスタ（ＳＡＲ）ＡＤＣである、装置。
【請求項１３】
請求項１２に記載の装置であって、
前記ＤＦＥが、相関二重サンプリング（ＣＤＳ）を用いてノイズ相殺を提供する、装置。
【請求項１４】
各タッチセンサがベース静電容量を有する複数のタッチセンサを有するタッチパネルと、
各タッチセンサに結合されるインタフェースを有するタッチパネルコントローラと、
静電容量−電圧コンバータと、
を含む装置であって、
前記静電容量−電圧コンバータが、
前記インタフェースに結合され、クロック信号を受け取る利得制御回路であって、前記利得制御回路が利得制御信号を生成し、前記利得制御回路が、前記クロック信号の第１の位相の間に前記利得制御信号を前記複数のタッチセンサからの選択されたタッチセンサに印加するように構成される、前記利得制御回路と、
前記利得制御回路に結合される出力回路であって、前記クロック信号の第２の位相の間前記タッチセンサに結合されるように構成される、前記出力回路と、
前記出力回路に結合され、前記クロック信号を受け取るオフセット制御回路であって、前記オフセット制御回路がオフセット制御信号を生成し、前記オフセット制御回路が、前記クロック信号の前記第２の位相の間に前記オフセット制御信号を前記出力回路に印加し、前記利得制御信号と前記オフセット制御信号とが、前記選択されたタッチセンサのベース静電容量を補償するように調節される、前記オフセット制御回路と、
を有する、装置。
【請求項１５】
請求項１４に記載の装置であって、
前記出力回路が、調節可能であるように構成されるキャパシタを含む、装置。
【請求項１６】
利得制御信号とオフセット制御信号とを生成することであって、前記利得制御信号と前記オフセット制御信号とが、タッチセンサのベース静電容量を補償するように調節される、前記生成することと、
クロック信号の第１の位相の間に前記利得制御信号をタッチセンサに印加することと、
前記クロック信号の第２の位相の間に前記オフセット制御信号を出力回路に印加することと、
前記クロック信号の前記第２の位相の間に前記出力回路を前記タッチセンサに結合することと、
タッチ静電容量測定値を生成するために前記利得制御信号と前記オフセット制御信号とで前記ベース静電容量を補償することと、
利得を前記タッチ静電容量測定値に印加することと、
を含む、方法。
【請求項１７】
請求項１６に記載の方法であって、
前記利得制御信号を印加することが、前記クロック信号の前記第１の位相の間にＤＡＣを前記タッチセンサに結合することを更に含む、方法。
【請求項１８】
請求項１７に記載の方法であって、
デジタル信号に印加された利得でタッチ測定値を変換することを更に含む、方法。
【請求項１９】
請求項１８に記載の方法であって、
ノイズを補償するために前記デジタル信号に対してＣＤＳオペレーションを実行することを更に含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概して容量性タッチセンサに関し、更に特定して言えば、容量性タッチセンサの小さな変化を感知することに関連する。
【背景技術】
【０００２】
容量性タッチセンサ（タッチボタンなど）は、ヒューマンインタフェースデバイスにおいて益々多く用いられてきてれる。これらのタッチセンサは通常、ベース静電容量を有し、センサに近接する誘電体（即ち、指）の存在に起因するベース静電容量の増加の検出に基づいて機能する。幾つかのタッチセンサがある場合、ベース静電容量（これはタッチ静電容量と呼ばれ得る）のこの変化又は変動は０．５％程度に小さい場合がある。これは、測定をデジタル化するために１０ビット逐次比較レジスタ（ＳＡＲ）アナログデジタルコンバータ（ＡＤＣ）が用いられる場合、タッチ静電容量測定は約５最下位ビットまで制限され得ることを意味する。そのため、ノイズに起因するエラー感受性が高い。また、ベース静電容量は時間にわたってドリフトし得、これが更にエラーをつくり得る。従って、小さなタッチ静電容量を正確に測定することができる改善されたタッチコントローラが求められている。
【０００３】
従来のシステムの幾つかの例が下記文献に記載されている。
【特許文献１】米国特許番号第５，４６３，３８８号
【特許文献２】米国特許番号第７，７６４，２７４号
【特許文献３】米国特許公開番号２００７／００７４９１３
【特許文献４】米国特許公開番号２００８／０１１６９０４
【特許文献５】米国特許公開番号２００９／００６６６７４
【特許文献６】米国特許公開番号２００９／０１５３１５２
【特許文献７】米国特許公開番号２０１０／０２０１３８２
【特許文献８】ＰＣＴ公開番号ＷＯ２００７０４４３６０
【０００４】
一実施例が或る装置を提供する。この装置は、ベース静電容量を有するタッチセンサと通信するように構成されるインタフェース、及びクロック信号を受け取り、且つ、インタフェースに結合される静電容量‐電圧コンバータを含む。静電容量‐電圧コンバータは、利得制御信号及びオフセット制御信号を生成する。静電容量‐電圧コンバータは、クロック信号の第１の位相の間、利得制御信号をタッチセンサに印加するように構成される。利得及びオフセット制御信号は、ベース静電容量を補償するように調節される。静電容量‐電圧コンバータは、ベース静電容量を補償するため及びタッチ静電容量測定を提供するため、クロック信号の第２の位相の間、利得及びオフセット制御信号を用いる。
【０００５】
一実施例に従って、出力回路は、調節可能であるように構成されるキャパシタを含む。
【０００６】
一実施例に従って、静電容量‐電圧コンバータは、インタフェースに結合され、且つ、クロック信号を受け取る利得制御回路と、利得制御回路に結合され、キャパシタを含む出力回路と、出力回路に結合され、且つ、クロック信号を受け取るオフセット制御回路とを更に含む。
【０００７】
一実施例に従って、利得制御回路は、インタフェースと出力回路との間に結合され、且つ、クロック信号の第２の位相の間アクティブにされる第１の送信ゲートと、インタフェースに結合され、且つ、クロック信号の第１の位相の間アクティブにされる第２の送信ゲートと、第２の送信ゲートに結合され、且つ、利得制御信号を生成するデジタルアナログコンバータ（ＤＡＣ）とを更に含む。
【０００８】
一実施例に従って、ＤＡＣは第１のＤＡＣを更に含む。利得制御回路は、オフセット制御信号を生成する第２のＤＡＣと、第２のＤＡＣと出力回路との間に結合され、且つ、クロック信号の第２の位相の間アクティブにされる第３の送信ゲートと、出力回路に結合され、且つ、クロック信号の第１の位相の間アクティブにされる第４の送信ゲートとを更に含む。
【０００９】
一実施例に従って、クロック信号は第１のクロック信号を更に含む。キャパシタは第１のキャパシタを更に含む。出力回路は、第３及び第４の送信ゲートに結合される第２のキャパシタ、第１の入力端子と、第２の入力端子と、出力端子とを有する増幅器、及び第２のクロック信号により制御され、且つ、増幅器の第１の入力端子と増幅器の出力端子との間に結合される第５の送信ゲートを更に含む。増幅器の第１の入力端子は、第２のキャパシタ及び第１の送信ゲートに結合される。第１のキャパシタは、増幅器の第１の入力端子と増幅器の出力端子との間に結合される。増幅器の第２の入力端子は同相電圧を受け取る。
【００１０】
一実施例に従って或る装置が提供される。この装置は、各タッチセンサがベース静電容量を有する、複数のタッチセンサを有するタッチパネル、各タッチセンサに結合されるインタフェースを有するタッチパネルコントローラ、及び静電容量‐電圧コンバータを含む。静電容量‐電圧コンバータは、インタフェースに結合され、且つ、クロック信号を受け取る利得制御回路と、利得制御回路に結合される出力回路と、出力回路に結合され、且つ、クロック信号を受け取るオフセット制御回路とを有する。利得制御回路は利得制御信号を生成する。利得制御回路は、クロック信号の第１の位相の間、利得制御信号を複数のタッチセンサからの選択されたタッチセンサに印加するように構成される。出力回路は、クロック信号の第２の位相の間タッチセンサに結合されるように構成される。オフセット制御回路はオフセット制御信号を生成する。オフセット制御回路は、クロック信号の第２の位相の間オフセット制御信号を出力回路に印加する。利得及びオフセット制御信号は、選択されたタッチセンサのベース静電容量を補償するように調節される。
【００１１】
一実施例に従って、キャパシタは第１のキャパシタを更に含む。出力回路は、オフセット制御回路に結合される第２のキャパシタ、及び第１の入力端子と、第２の入力端子と、出力端子とを有する増幅器を更に含む。増幅器の第１の入力端子は、第２のキャパシタ及び利得制御回路に結合される。第１のキャパシタは、増幅器の第１の入力端子と増幅器の出力端子との間に結合される。増幅器の第２の入力端子は同相電圧を受け取る。
【００１２】
一実施例に従って、クロック信号は第１のクロック信号を更に含む。出力回路は第１の送信ゲートを更に含む。第１の送信ゲートは、第２のクロック信号により制御され、且つ、増幅器の第１の入力端子と増幅器の出力端子との間に結合される第１の送信ゲートを更に含む。
【００１３】
一実施例に従って、利得制御回路は、オフセット制御信号を生成するＤＡＣと、ＤＡＣと第２のキャパシタとの間に結合され、且つ、クロック信号の第２の位相の間アクティブにされる第２の送信ゲートと、第２のキャパシタに結合され、且つ、クロック信号の第１の位相の間アクティブにされる第３の送信ゲートとを更に含む。
【００１４】
一実施例に従って、ＤＡＣは第１のＤＡＣを更に含む。利得制御回路は、インタフェースと増幅器の第１の入力端子との間に結合され、且つ、クロック信号の第２の位相の間アクティブにされる第４の送信ゲートと、インタフェースに結合され、且つ、クロック信号の第１の位相の間アクティブにされる第５の送信ゲートと、第２の送信ゲートに結合され、且つ、利得制御信号を生成する第２のＤＡＣとを更に含む。
【００１５】
一実施例に従って、タッチパネルコントローラは、増幅器の出力端子に結合されるアナログデジタルコンバータ（ＡＤＣ）と、ＡＤＣに結合されるデジタルフロントエンド（ＤＦＥ）と、ＤＦＥ、第１及び第２のＤＡＣ、及び第１、第２、第３、第４、及び第５の送信ゲートに結合される制御ロジックとを更に含む。
【００１６】
一実施例に従って、ＡＤＣは逐次比較レジスタ（ＳＡＲ）ＡＤＣである。
【００１７】
一実施例に従って、ＤＦＥは相関二重サンプリング（ＣＤＳ）を用いてノイズ相殺を提供する。
【００１８】
一実施例に従って或る方法が提供される。この方法は、利得制御信号及びオフセット制御信号を生成すること、クロック信号の第１の位相の間、利得制御信号をタッチセンサに印加すること、クロック信号の第２の位相の間、オフセット制御信号を出力回路に印加すること、クロック信号の第２の位相の間、出力回路をタッチセンサに結合すること、タッチ静電容量測定値を生成するため利得及びオフセット制御信号でベース静電容量を補償すること、及び利得をタッチ静電容量測定値に印加することを含む。利得及びオフセット制御信号は、タッチセンサのベース静電容量を補償するように調節される。
【００１９】
一実施例に従って、利得制御信号を印加する工程は、クロック信号の第１の位相の間、ＤＡＣをタッチセンサに結合することを更に含む。
【００２０】
一実施例に従って、この方法は、デジタル信号に印加された利得でタッチ測定値を変換することを更に含む。
【００２１】
一実施例に従って、この方法は、ノイズを補償するためデジタル信号に対しＣＤＳオペレーションを実行することを更に含む。
【図面の簡単な説明】
【００２２】
【図１】図１は、一実施例に従ったシステムの一例の図である。
【００２３】
【図２】図２は、図１のシステムのためのアナログフロントエンド（ＡＦＥ）及びタッチセンサの一部の詳細な一例の図である。
【００２４】
【図３】図３は、図２のＡＦＥ及びタッチセンサのオペレーションの一例の図である。
【発明を実施するための形態】
【００２５】
図１は、例示の実施例に従ったシステム１００を図示する。図示するように、システム１００は概して、タッチパネル１０２及びタッチパネルコントローラ１０４を含む。タッチパネル１０２は概して、種々の方式（即ち、アレイ又はライン）で配置される１つ又は複数のタッチセンサ（タッチボタンなど）を含み、タッチパネルコントローラ１０４は概して、インタフェース又はI／F１０６、ＡＦＥ１０８、デジタルフロントエンド（ＤＦＥ）１１０、ホストコントローラ１１２、及び制御ロジック１１４を含む。
【００２６】
オペレーションにおいて、タッチパネルコントローラ１１４は、タッチパネル１０６上のタッチ事象を検出することができる。これを達成するため、タッチパネルコントローラ１０４は、タッチパネル１０２上の種々のタッチセンサを「スキャン」又は選択することができる。スキャン又は選択は通常、適切な又は選択されたタッチセンサがＡＦＥ１０８に結合され得るように、インタフェース１０６（これはマルチプレクサを含み得る）で達成される。インタフェース１０６を介して選択されたタッチセンサに結合されると、ＡＦＥ１０８は、選択されたタッチセンサを備えたタッチ事象が、制御ロジック１１４によって提供される制御信号（即ち、クロック信号）の利用と共に生じているかを判定する。ＡＦＥ１０８は、ＤＦＥ１１０に対するタッチ事象のための測定値（これはタッチ静電容量の測定値であるはずである）をデジタル化することができる。ＤＦＥ１１０（これは、制御ロジック１１４から制御信号を受け取ることもできる）はその後、デジタル化された測定値に対するエラー補正だけでなくホストコントローラ１１２のための他のオペレーションを実行することができる。
【００２７】
タッチ静電容量の測定を実行することは困難となり得るが、ＡＦＥ１０８（これは図２に更に詳細に示す）は比較的容易にこの測定を実行することができる。図２における例に示すように、タッチパネル１０２からのタッチセンサ２０２の一つが、インタフェース１０６を介してＡＦＥ１０８の静電容量‐電圧コンバータ２０３に結合され、このタッチセンサ２０２は、２つのキャパシタＣＢ及びΔＣＢ（これらは、それぞれ、ベース静電容量及びタッチ静電容量を表す）で形成されるように示されている。ＡＦＥ１０８は概して、利得制御回路２０５、オフセット制御回路２０７、及び出力回路２０９で構成される。利得及びオフセット制御回路２０５及び２０７は概して、制御ロジック１１４からクロック信号ＣＬＫ１及び反転クロック信号
【数１】
0005980922.tif 000002
を受け取り、出力回路２０９は、制御ロジック１１４からクロック信号ＣＬＫ２及び反転クロック信号
【数２】
0005980922.tif 000003
を受け取る。これらの信号ＣＬＫ１、
【数３】
0005980922.tif 000004
、ＣＬＫ２、及び
【数４】
0005980922.tif 000005
は、クロック信号ＣＬＫ１が論理高（即ち、クロック信号ＣＬＫ１の１つの位相）であるとき送信ゲート２０６−２及び２０６−４が開であり、クロック信号ＣＬＫ１が論理低（即ち、クロック信号ＣＬＫ１の別の位相）であるとき送信ゲート２０６−１及び２０６−３が開であり、クロック信号ＣＬＫ２が論理高であるとき送信ゲート２０６−５が開であるように、送信ゲート２０６−１〜２０６−５により用いられる。この構成の場合、デジタルアナログコンバータ（ＤＡＣ）２０４−２（これは制御ロジック１１４により制御される）が、クロック信号ＣＬＫ１の１つの位相の間（即ち、ＣＬＫ１が論理高であるとき）タッチセンサ２０２に利得制御信号ＶＧを提供することができ、この同じ位相の間キャパシタＣＯＳに基準電圧ＲＥＦが印加される。これによりキャパシタＣＢ、ΔＣＢ、及びＣＯＳがチャージされ得る。その後、クロック信号ＣＬＫ１の別の位相の間（即ち、クロック信号ＣＬＫ１が論理低であるとき）、キャパシタＣＢ及びΔＣＢが、増幅器２０８に（好ましくはその反転端子で）結合され、オフセット制御信号ＶＯＳがＤＡＣ２０４−１からキャパシタＣＯＳに印加される。また、増幅器２０８は、同相電圧ＶＣＭを（好ましくはその非反転端子で）受け取る。キャパシタＣＦ（これは調整可能である）及び送信ゲート２０６−５の利用で、増幅器２０８は、利得を印加し、ＡＤＣ２１０（これは例えば１０ビットＳＡＲ  ＡＤＣとし得る）に対し出力信号ＶＯＵＴ（これはタッチ静電容量の増幅された測定値又はキャパシタΔＣＢに対する静電容量に対応する）を生成する。
【００２８】
典型的に、図３に示すように、利得及びオフセット制御信号ＶＧ及びＶＯＳは、ベース静電容量を補償するように調節される変調された信号である。典型的に、これらの信号ＶＧ及びＶＯＳは下記のように表すことができる。
（１）  ＶＧ＝ΔＶＧ±ＶＣＭ
（２）  ＶＯＳ＝ΔＶＯＳ±ＶＣＭ
キャリブレーション前の位相（即ち、利得及びオフセット制御信号ＶＧ及びＶＯＳの調節前）に示されるように、オフセット制御信号ＶＯＳは同相電圧ＶＣＭに設定され、これは下記のような出力信号ＶＯＵＴとなる。
【数５】
0005980922.tif 000006
また、キャリブレーション後位相においてオフセット電圧ＶＯＳが印加されるとき、出力信号ＶＯＵＴは下記の通りである。
【数６】
0005980922.tif 000007
キャリブレーション前位相に対する出力電圧ＶＯＵＴは（数式（３）に示すように）、キャパシタＣＢの静電容量の関数であるため、システム１００（即ち、ホストコントローラ１１２又は制御ロジック１１４）は、オフセット制御信号ＶＯＳを下記のように調節することができる。
【数７】
0005980922.tif 000008
これは、キャパシタＣＢの静電容量を効率的に「相殺する」ためにキャパシタΔＣＢの静電容量が約ゼロであるとき同相電圧ＶＣＭにほぼ等しい出力信号ＶＯＵＴとなる。キャパシタΔＣＢの静電容量がノンゼロであるとき（即ち、タッチ事象が起こるとき）、出力信号ＶＯＵＴは下記の通りであり、
【数８】
0005980922.tif 000009
これは、キャパシタΔＣＢの静電容量の関数である。そのため、キャリブレートされると、静電容量‐電圧コンバータ２０３は、タッチ静電容量又はキャパシタΔＣＢの静電容量を正確に測定することができる。また、数式（６）で示すように、キャパシタＣＦは、ブースト感度に対する利得制御要素として動作し得る。
【００２９】
タッチ静電容量の正確な測定があると、ＤＦＥ１１０は、システム１００において他のノイズ（即ち、６０サイクルノイズ）を補償するためキャリブレーション後の位相相関二重サンプリング（ＣＤＳ）オペレーションを実行することができる。図３に示されるＣＤＳ期間の間、タッチ導通されるノイズカップリングが存在するタッチ事象の間のＣＤＳ出力は、下記のように表すことができ、
【数９】
0005980922.tif 000010
下記のようになる。
【数１０】
0005980922.tif 000011
数式（９）から分かるように、ノイズ構成要素はＶｎ（Ｔ１）−Ｖｎ（Ｔ２）であるため、サンプリング期間（即ち、Ｔｓ＝Ｔ１−Ｔ２）を増大することにより、ノイズを非常に小さくすることができる。
【００３０】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図１】
0005980922.tif 000012
【図２】
0005980922.tif 000013
【図３】
0005980922.tif 000014