(57)【特許請求の範囲】
【請求項１】
半導体基板上の活性領域に設けられた複数本のゲートフィンガと、前記活性領域に設けられ、前記ゲートフィンガを挟んで交互に配置された複数本のソースフィンガ及び複数本のドレインフィンガと、全ての前記ゲートフィンガの一端側を束ねるゲートバスとを備えた半導体装置において、
前記ゲートバスに接続された入力端子から入力される信号の周波数において誘導性インピーダンスとなり、当該ゲートバスの両端に接続された終端回路を備えた
ことを特徴とする半導体装置。
【請求項２】
前記終端回路は、前記入力端子の接続位置から最も離れた位置に接続された
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記終端回路は、前記ゲートバスに複数設けられた
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記終端回路は、
線路長が前記入力端子から入力される信号の周波数における半波長以下の長さである伝送線路と、
前記伝送線路に直列接続されたコンデンサとを有し、
前記終端回路の端部が接地された
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記終端回路は、
端部が開放され、線路長が前記入力端子から入力される信号の周波数における四分の一波長以上且つ半波長以下の長さである伝送線路を有する
ことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波電力増幅器に用いられる電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）等の半導体装置に関するものである。
【背景技術】
【０００２】
従来から、一本以上のゲートフィンガを挟んでソースフィンガ及びドレインフィンガが交互に平行に配置されたＦＥＴが知られている（例えば非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】福田益美著”ＧａＡｓ電界効果トランジスタの基礎”
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＦＥＴでは、非特許文献１にも示されている通り、１セル内において、信号の波長に起因する電圧分布が生じるという課題があった。その結果、セル内の一部分が動作せず、ＦＥＴの性能が低下する場合があった。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、半導体装置の１セル内の電圧を均一化することができる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係る半導体装置は、半導体基板上の活性領域に設けられた複数本のゲートフィンガと、活性領域に設けられ、ゲートフィンガを挟んで交互に配置された複数本のソースフィンガ及び複数本のドレインフィンガと、全てのゲートフィンガの一端側を束ねるゲートバスとを備えた半導体装置において、ゲートバスに接続された入力端子から入力される信号の周波数において誘導性インピーダンスとなり、当該ゲートバスの両端に接続された終端回路を備えたものである。
【発明の効果】
【０００７】
この発明によれば、上記のように構成したので、半導体装置の１セル内の電圧を均一化することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１に係るＦＥＴの構成を示す斜視図である。
【図２】この発明の実施の形態１に係るＦＥＴの構造パターンを示す図である。
【図３】この発明の実施の形態１における終端回路の構成例を示す図である。
【図４】この発明の実施の形態１に係るＦＥＴの効果を示す図である。
【図５】従来のＦＥＴでの１ゲートフィンガ内の電圧分布の解析結果例を示す図である。
【図６】この発明の実施の形態１に係るＦＥＴでの１ゲートフィンガ内の電圧分布の解析結果例を示す図である。
【図７】この発明の実施の形態１に係るＦＥＴでの入力アドミタンスの解析結果例を示す図である。
【図８】この発明の実施の形態１における終端回路の別の構成例を示す図である。
【図９】図８に示す終端回路において、規格化した入力インピータンスの虚部と、線路波長との関係を示す図である。
【図１０】図８に示す終端回路において、入力インピーダンスの虚部が正となる線路波長の下限及び上限をＺ０ωＣに関して求めた結果を示す図である。
【図１１】この発明の実施の形態１における終端回路の別の構成例を示す図である。
【図１２】この発明の実施の形態１における終端回路の別の構成例を示す図である。
【図１３】この発明の実施の形態１における終端回路の別の構成例を示す図である。
【図１４】図１３に示す終端回路の抵抗及びインダクタンスの電圧不均一性とＭＡＧＭＳＧの解析結果例を示す図である。
【図１５】この発明の実施の形態１における終端回路の入力インピーダンスに関して効果のある範囲をスミスチャート上に投射した図である。
【図１６】この発明の実施の形態１に係るＦＥＴでの極低周波領域のＫ値の解析結果例を示す図である。
【図１７】この発明の実施の形態２に係るＦＥＴの構造パターンを示す図である。
【図１８】この発明の実施の形態２に係るＦＥＴでの１ゲートフィンガ内の電圧分布の解析結果例を示す図である。
【図１９】この発明の実施の形態２における終端回路の接続方法及び接続位置を変更した場合の高周波特性の解析結果例を示す図である。
【図２０】この発明の実施の形態２に係るＦＥＴの別の構造パターンを示す図である。
【図２１】図２０に示す半導体装置における高周波特性の解析結果例を示す図である。
【図２２】この発明の実施の形態２における終端回路の構成例を示す図である。
【図２３】この発明の実施の形態３に係るＦＥＴの構造パターンを示す図である。
【図２４】この発明の実施の形態３に係るＦＥＴでの１ゲートフィンガ内の電圧分布の解析結果例を示す図である。
【図２５】この発明の実施の形態３に係るＦＥＴでの高周波特性の解析結果例を示す図である。
【図２６】この発明の実施の形態４に係るＦＥＴの構造パターンを示す図である。
【図２７】この発明の実施の形態５に係るＦＥＴの構造パターンを示す図である。
【図２８】この発明の実施の形態５に係るＦＥＴでの１ゲートフィンガ内の電圧分布の解析結果例を示す図である。
【発明を実施するための形態】
【０００９】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係るＦＥＴの構成を示す斜視図である。なお以下では、半導体装置として、高周波電力増幅器に用いられるＦＥＴを例に説明を行うが、これに限るものではない。
【００１０】
このＦＥＴの半導体基板１上には、活性領域に、一本以上のゲートフィンガ２０が配置され、ソースフィンガ３０とドレインフィンガ４０がゲートフィンガ２０を挟んで交互に平行に配置されている。図１では、ゲートフィンガ２０、ソースフィンガ３０及びドレインフィンガ４０が一本ずつ平行に配置されている。なお図１において、符号２はグランドである。また、ゲートフィンガ２０のゲート幅をＷｇｕとしている。
【００１１】
ゲートフィンガ２０は、一端側（フィンガ方向ｘ＝０）に入力端子２１ａを有し、この入力端子２１ａが信号源５０に電気的に接続されている。また、ソースフィンガ３０は、一端側（フィンガ方向ｘ＝０）の端子３１ａを介して接地されている。また、ドレインフィンガ４０は、他端側（フィンガ方向ｘ＝Ｗｇｕ）に、外部回路（不図示）に電気的に接続される接続端子４１ｂを有し、この接続端子４１ｂから増幅された信号が出力される。
【００１２】
さらに、ゲートフィンガ２０は、他端側（フィンガ方向ｘ＝Ｗｇｕ）の端子２１ｂが、すなわち入力端子２１ａの接続位置から離れた端部が、本願発明の特徴である終端回路６０に接続されている。この終端回路６０は、入力端子２１ａからゲートフィンガ２０に入力される信号の周波数において、誘導性インピーダンスとなる回路である。すなわち、上記信号周波数において、入力インピーダンスの虚部が正となる回路である。
【００１３】
図２はこの発明の実施の形態１に係るＦＥＴの構造パターンを示す図である。図２では、ＦＥＴの半導体基板１上の活性領域に、一本のゲートフィンガ２０が配置され、それぞれ一本ずつのソースフィンガ３０とドレインフィンガ４０がゲートフィンガ２０を挟んで平行に配置されている。すなわち、図２では、ＦＥＴが１フィンガトランジスタに構成された場合を示している。
【００１４】
この図２に示すＦＥＴにおいて、ソースフィンガ３０は、ソース電極３２（図１に示す端子３１ａに相当）を介して接地されている。また、ゲートフィンガ２０は、ゲートパッド２２（図１に示す入力端子２１ａに相当）を介して信号源５０（図２では不図示）に電気的に接続される。また、ドレインフィンガ４０は、ドレインパッド４２（図１に示す接続端子４１ｂに相当）を介して外部回路に電気的に接続される。
【００１５】
図２に示す構成は、一般的な１フィンガトランジスタである。これに対し、必要な出力電力を得るため、上記１フィンガトランジスタを、フィンガ方向又はそれとは垂直な方向に周期的に配置した構成としてもよい。
【００１６】
そして、図２に示すように、実施の形態１に係るＦＥＴでは、１フィンガトランジスタのゲートフィンガ２０、又は周期的に配置された１フィンガトランジスタの１周期分のゲートフィンガ２０において、ゲートパッド２２の接続位置から離れた端部に、終端回路６０が接続されている。
【００１７】
次に、終端回路６０の構成例を図３に示す。
図３に示す終端回路６０は、コイル６０１及びコンデンサ（ＤＣブロック用コンデンサ）６０２から構成されている。図２では、図３に示す終端回路６０を用いた場合を示している。
【００１８】
コイル６０１は、一端にゲートフィンガ２０側（図２の例ではゲートフィンガ２０の端部）に接続される接続端子６０３を有するものである。このコイル６０１は、コイル６０１自身が有するインダクタンスを用いて、終端回路６０のインピーダンスを信号周波数において誘導性にする機能を有する。
コンデンサ６０２は、一端がコイル６０１の接続端子６０３側とは反対側である他端に直列接続され、他端が接地されたものである。このコンデンサ６０２は、主として、ゲートに加えるバイアス直流電圧が短絡されないよう機能する。
なお図３に示す配置に限るものではなく、コイル６０１とコンデンサ６０２の配置を反対にしてもよい。
【００１９】
なお実施の形態１では、信号周波数において誘導性インピーダンスとなる終端回路６０を、ゲートフィンガ２０の端部（フィンガ方向ｘ＝Ｗｇｕ）で接続することを特徴としている。そのため、終端回路６０の構成は様々な形態があり、図３以外の構成例については後述する。
【００２０】
次に、実施の形態１に係るＦＥＴによる高周波特性の一例として、ＦＥＴが安定に実現できる最大の利得（以下、ＭＡＧＭＳＧ）の解析結果例を図４に示す。図４の解析では、図３に示す終端回路６０を用いた。また、図４において、実線は実施の形態１に係るＦＥＴによる周波数特性であり、破線は従来のＦＥＴによる周波数特性である。
この図４に示すように、従来のＦＥＴにおいて高周波領域（約３０ＧＨｚ以上）で低下していた利得が、実施の形態１に係るＦＥＴでは改善していることがわかる。
【００２１】
次に、従来のＦＥＴでの１ゲートフィンガ２０内の電圧分布の解析結果例を図５に示す。図５の解析では、ＳｉＣ基板上のＧａＮにゲート長０．２５μｍ、ゲート幅（Ｗｇｕ）１００ｕｍのＦＥＴを形成し、解析周波数を３０ＧＨｚとした場合を示している。また、図５において、実線は規格化した電圧振幅の分布であり、破線は規格化した電圧位相の分布である。
この図５に示すように、従来のＦＥＴでは、ゲートフィンガ２０内での電圧振幅の変動が約０．５となり、電圧位相の変動が約４０°となっている。
【００２２】
次に、実施の形態１に係るＦＥＴでの１ゲートフィンガ２０内の電圧分布の解析結果例を図６に示す。図６の解析では、図５の解析条件と同じとしてあるが、図３に示す終端回路６０を用い、静電容量無限大のコンデンサ６０２と、０．３ｎＨのインダクタンスのコイル６０１を用いた。また、図６において、実線は規格化した電圧振幅の分布であり、破線は規格化した電圧位相の分布である。
この図６に示すように、実施の形態１に係るＦＥＴでは、ゲートフィンガ２０内での電圧振幅の変動が約０．２となり、電圧位相の変動が約１０°となっている。すなわち、図５に示す従来のＦＥＴでの解析結果例と比較して、ゲートフィンガ２０内の電圧分布が一様になっている。そして、その一つの効果として、図４に示した高周波領域での利得の改善が得られる。
【００２３】
また、実施の形態１に係るＦＥＴの副次的効果として、入力アドミタンスの低減がある。
ＦＥＴは、高周波において、ＦＥＴ自身が有するゲート−ソース間容量の影響によって入力アドミタンスが高くなる。ＦＥＴを増幅器として用いる場合、入力アドミタンスが高いＦＥＴではインピーダンス整合比が高くなり、増幅器が良好な特性を示す周波数範囲に悪影響を及ぼす。
【００２４】
実施の形態１に係るＦＥＴでの入力アドミタンスの計算結果例を図７に示す。図７において、一点鎖線は従来のＦＥＴでの入力アドミタンス（０．０５３Ｓ）であり、実線は実施の形態１に係るＦＥＴでの入力アドミタンスの計算結果例であり、横軸は終端回路６０におけるコイル６０１のインダクタンスである。
この図７に示すように、実施の形態１のＦＥＴでは、従来のＦＥＴに対して、入力アドミタンスを低下できることがわかる。また、実施の形態１のＦＥＴでは、入力アドミタンスを最も下げることができるインダクタンスが存在する。そして、コイル６０１として、この入力アドミタンスを最低とするインダクタンスより高い値のものを選定することで、面積効率を向上させることができる。
【００２５】
次に、終端回路６０の別の構成例を図８，１１〜１３に示す。
図８に示す終端回路６０は、図３において誘導性負荷を実現するために用いたコイル６０１を、伝送線路６０４に置き換えたものである。
伝送線路６０４は、一端にゲートフィンガ２０側に接続される接続端子６０３を有し、線路長ｌが信号周波数における半波長以下の長さ（０＜ｌ＜λｇ／２）に構成されたものである。
なお、コンデンサ６０２は、一端が伝送線路６０４の他端に直列接続されている。
【００２６】
ここで、伝送線路６０４の線路長ｌは、伝送線路理論に基づき設計される。
すなわち、線路長ｌの低損失な伝送線路６０４の終端に容量Ｃのコンデンサ６０２が接続された場合、入力インピーダンスの虚部Ｉｍ｛Ｚｉｎ｝は下式（１）で表される。
0005989264.tif 000002
なお式（１）において、Ｚ０は特性インピーダンスであり、ωは角周波数であり、βは位相定数である。
【００２７】
さらに、式（１）の入力インピーンダンスの虚部を特性インピーダンスで規格化すると、下式（２）となる。
0005989264.tif 000003
この式（２）からも明らかなように、Ｚ０ωＣの値によって入力インピーダンスの虚部が正となる範囲βｌが変動する。
【００２８】
図８に示す終端回路６０において、規格化したインピータンスの虚部と伝送線路６０４の線路波長との関係を図９に示す。図９において、実線は容量の大きいコンデンサ６０２を想定した場合（Ｚ０ωＣ＝１００）、破線は容量が中くらいのコンデンサ６０２を想定した場合（Ｚ０ωＣ＝１）、二点鎖線は容量が小さいコンデンサ６０２を想定した場合（Ｚ０ωＣ＝０．０１）を示している。
この図９に示すように、コンデンサ６０２の容量によって、入力インピーダンスの虚部が正となる範囲が変動する。
【００２９】
また、図８に示す終端回路６０において、入力インピーダンスの虚部が正となる伝送線路６０４の線路波長の下限及び上限をＺ０ωＣに関して求めた結果を図１０に示す。なお図１０において線路波長の下限を破線で示し、上限を実線で示している。
この図１０に示すように、使用するコンデンサ６０２の容量が決定していない状態では、線路長ｌの範囲は０＜ｌ＜λｇ／２となる。
【００３０】
コンデンサ６０２に半波長以下の線路長の伝送線路６０４を接続した回路は、静電容量と線路長を適切に選択することで、図３と同等の動作をする。これによって、終端回路６０の誘導性インピーダンスを実現することができる。
なお図８に示す配置に限るものではなく、伝送線路６０４とコンデンサ６０２の配置を反対にしてもよい。
【００３１】
図１１に示す終端回路６０は、伝送線路６０５から構成されている。
伝送線路６０５は、一端にゲートフィンガ２０側に接続される接続端子６０３を有し、他端が開放され、線路長ｌが信号周波数における四分の一波長以上且つ半波長以下の長さ（λｇ／２＜ｌ＜λｇ／４）に構成されたものである。この構成によっても、終端回路６０の誘導性インピーダンスを実現することができる。
【００３２】
図１２に示す終端回路６０は、図３に示す構成に、抵抗６０６及びゲートバイアス端子６０７を追加したものである。
抵抗６０６は、一端がコイル６０１とコンデンサ６０２との接続点に接続されたものである。また、ゲートバイアス端子６０７は、抵抗６０６の他端に接続され、ゲートバイアスを供給するものである。
図１２に示す終端回路６０を用いることで、ＦＥＴでの低周波領域における発振に対して安定性が改善される。
【００３３】
図１３に示す終端回路６０は、図３に示す構成に、抵抗（第２の抵抗）６０８を追加したものである。
抵抗６０８は、終端回路６０の主回路部分に直列接続されたものである。図１３では、コイル６０１とコンデンサ６０２との間に挿入されている。
図１３に示す終端回路６０は、信号周波数の入力電力の一部を抵抗６０８で消費する構成であり、図３，８，１１，１２に示す終端回路６０より高周波特性が低下する。しかしながら、従来の半導体装置のように終端回路６０がない構成と比較して、図１３に示す終端回路６０を設けることで、ゲート電圧の分布が低減するため、高周波特性が改善される。
【００３４】
ここで、図１３に示す終端回路６０のコンデンサ６０２を無限大とし、抵抗６０８（Ｒ）及びコイル６０１のインダクタンスＬを変数として解析した結果を図１４に示す。図１４（ａ）はＦＥＴ内のゲート電圧の不均一性を算出して等高線で示した図である。図１４（ｂ）はＭＡＧＭＳＧを解析して等高線で示した図である。
なお、図１４（ａ）に示すゲート電圧の不均一性とは、ゲート電圧の標準偏差をゲート電圧の平均値で規格化した値である。このゲート電圧の不均一性は、小さいことが望ましく、理想状態で０となる評価値である。なお、Ｒ＝０の極限が、図３に示す終端回路６０と同値となる条件である。また、図１４上の破線は、ゲートフィンガ２０における特性インピーダンスの実部を示している。
【００３５】
図３に示す終端回路６０を用いた場合には、ゲート電圧の不均一性の限界値は０．１０４であり、ＭＡＧＭＳＧは１０．８８ｄＢである。一方、従来の半導体装置のように終端回路６０を接続しない場合には、ゲート電圧の不均一性は０．５９５であり、ＭＡＧＭＳＧは９．１５ｄＢである。
これに対して、図１３に示す構成では、抵抗６０８が０ではない場合も、終端回路６０を接続しない場合と比較して、概ね、ゲート電圧の不均一性が少なく、ＭＡＧＭＳＧを高くすることができている。
【００３６】
ゲート電圧の不均一性に関しては、図１３に示す終端回路６０の抵抗６０８（Ｒ）を、ゲートフィンガ２０における特性インピーダンスの実部より小さい範囲とすることで、特に高い改善が確認できる。また、ＭＡＧＭＳＧについても、図１３に示す終端回路６０の抵抗６０８（Ｒ）を、ゲートフィンガ２０における特性インピーダンスの実部より小さい範囲とすることで、特に高い改善が確認できる。
【００３７】
次に、図１３に示す終端回路６０において、本願発明の効果として確認できたインピーダンス範囲と、特に強い効果を確認できたインピーダンス範囲を、スミスチャート上に反映させた図を図１５に示す。
この図１５に示すように、終端回路６０のインピーダンスが、実軸を含むスミスチャートの上半分（図１５の範囲１３０１，１３０３）にあるときに本願発明の効果がある。また、特に効果が高いのは、終端回路６０のインピーダンスが、ゲートフィンガ２０における特性インピーダンスの実部１３０２以下となる範囲１３０３である。上記ゲートフィンガ２０における特性インピーダンスは、ＦＥＴの真正部の単位ゲート幅あたりのＹパラメータの成分（１，１）ｙ１１とゲートフィンガ２０の単位ゲート幅あたりのインピーダンスＺＦｉｎを用いて下式（１）によって定義される。
√（ＺＦｉｎ・ｙ１１）    （１）
【００３８】
次に、図１３に示す終端回路６０での副次的効果について説明する。
図１３に示す終端回路６０を用いた場合、抵抗６０８が安定化の役割を果たす。
信号周波数の周辺の周波数では、入力電力を抵抗６０８が消費するために想像が容易であるが、極低周波の安定性が改善されることがわかっている。例として、信号周波数より十分に低いと考えられる１ＭＨｚの安定性（Ｋ値）について解析した結果を図１６に示す。
【００３９】
図１６では、図１３に示す終端回路６０の抵抗６０８を１０Ωとし、終端回路６０のコンデンサ６０２の静電容量を横軸としている。また、図１６において、実線は本願発明の適用となるｘ＝Ｗｇｕに終端回路６０を接続した場合であり、破線は本願発明の非適用となるｘ＝０に終端回路６０を接続した場合である。
この図１６に示すように、同じ静電容量を用いた場合には、本願発明の適用により安定性が高くなる。別の言い方をすれば、同じ安定性を得るためのコンデンサ６０２の静電容量を低く実現でき、コンデンサ６０２の静電容量を実現するスペースを小さくできる効果がある。図１６の例では、本願発明の適用により、同じ安定性を得るためのコンデンサ６０２の静電容量を約１／３とすることができる。
【００４０】
また、終端回路６０のコンデンサ６０２に関して、半導体の接合容量を用いた場合にも同様に本願発明の効果が得られる。半導体の接合容量を用いた場合、ＦＥＴを作るプロセスにおいて必要な静電容量が得られるため、製造の簡易化という効果が得られる。
【００４１】
以上のように、この実施の形態１によれば、１フィンガトランジスタにおいて、ゲートフィンガ２０の入力端子２１ａから入力される信号の周波数において誘導性インピーダンスとなり、ゲートフィンガ２０の入力端子２１ａの接続位置から離れた端部に接続された終端回路６０を備えたので、ＦＥＴの１セル内の電圧を均一化することができる。
【００４２】
なお図１３では、図３に示すコイル６０１とコンデンサ６０２との間に抵抗６０８を挿入した場合について示したが、これに限るものではなく、終端回路６０の主回路部分に抵抗６０８を直列接続したものであればよい。例えば、図８，１２に示す終端回路６０又は後述する図２２に示す終端回路６０の主回路部分に抵抗６０８を直列接続してもよく、同様の効果を得ることができる。また、主回路部分における抵抗６０８の接続箇所はどの箇所でよく、図１３に示すようにコイル６０１とコンデンサ６０２との間である必要はない。
【００４３】
実施の形態２．
図２に示す実施の形態１では１フィンガトランジスタの場合について説明を行った。それに対し、実施の形態２ではマルチフィンガトランジスタの場合について説明を行う。図１７はこの発明の実施の形態２に係るＦＥＴの構造パターンを示す図である。
【００４４】
図１７に示すＦＥＴでは、半導体基板１上の活性領域に、複数本のゲートフィンガ２０が平行に配置され、複数本のソースフィンガ３０と複数本のドレインフィンガ４０がゲートフィンガ２０を挟んで交互に平行に配置されている。なお図１７では、簡略化のため、ソースフィンガ３０の接地については図示を省略している。
【００４５】
また、全てのゲートフィンガ２０は、一端がゲートバス２３により束ねられ、ゲートパッド２２（図１に示す入力端子２１ａに相当）に接続されている。そして、ゲートフィンガ２０は、このゲートパッド２２を介して信号源５０（図１７では不図示）に電気的に接続される。また、全てのドレインフィンガ４０は、一端がドレインエアブリッジ４３を介してドレインバス４４（図１に示す接続端子４１ｂに相当）により束ねられている。そして、ドレインフィンガ４０は、このドレインバス４４を介して外部回路に電気的に接続される。
【００４６】
また、全てのゲートフィンガ２０は、活性領域を挟んでゲートパッド２２が配置された領域とは反対側の領域において、ドレインエアブリッジ４３の下を通る連結線路２４により連結されている。そして、連結線路２４には、終端回路６０が接続されている。この際、連結線路２４のうち、ゲートパッド２２の接続位置から最も離れた位置に終端回路６０を接続することが望ましい。
【００４７】
図１７に示す終端回路６０は、実施の形態１で示した終端回路６０のうち最も単純な回路である、コイル６０１とコンデンサ６０２を直列接続した図３に示す回路を例にとっている。しかしながら、実施の形態２における終端回路６０は、図３に示す構成に限るものではなく、信号周波数において誘導性インピーダンスとなる回路であればよく、図８，１１〜１３に示す終端回路６０でもよい。但し、実施の形態２におけるマルチフィンガトランジスタの場合には、ゲートフィンガ２０の特性インピーダンスが、１フィンガトランジスタの場合と比較して並列数に応じて概ね反比例になることに注意する必要がある。
【００４８】
このように、図１７に示すマルチフィンガトランジスタ構成であっても、実施の形態１と同様に、終端回路６０を用いて、ゲートフィンガ２０を誘導性インピーダンスで終端することで、ゲートフィンガ２０内の電圧分布を改善でき、高周波特性を改善することができる。
【００４９】
また、図１７に示す構成では、ゲートフィンガ２０内の電圧分布を改善できる効果に加え、ゲートフィンガ２０間の電圧分布も改善することができる。
ゲートフィンガ２０を複数本用いるマルチフィンガトランジスタでは、実施の形態１で述べたフィンガ方向の電圧分布に加え、図１７に示すフィンガ間方向にも電圧が分布する。このゲートフィンガ２０間の電圧分布は、ゲートフィンガ２０間に発生する位相差に影響される。マルチフィンガトランジスタにおけるゲートフィンガ２０間の位相差は、下式（２）で求めることができる。
Ｉｍ｛ｃｏｓｈ−１（１−（Ψ１１・ＺＢＵＳ／２））｝  （２）
ここで、Ψ１１は１フィンガトランジスタの入力アドミタンスであり、ＺＢＵＳはゲートバス２３におけるゲートフィンガ２０間に寄生するインピーダンスである。
【００５０】
この式（２）に示すように、ゲートフィンガ２０間の位相差を低減させるためには、１フィンガトランジスタの入力アドミタンスとゲートフィンガ２０間のインピーダンスの積を低減することが望ましい。１フィンガトランジスタの入力アドミタンスは、実施の形態１の副次的効果で述べたとおり、ゲートフィンガ２０の端部（ｘ＝Ｗｇｕ）で誘導性インピーダンスを有する終端回路６０により終端することで低減することができる。
したがって、図１７に示すＦＥＴでは、ゲートフィンガ２０内の電圧分布の均一性の改善と、ゲートフィンガ２０間の電圧分布の均一性の改善との両方に対して効果を発揮し、ＦＥＴの高周波特性を改善することができる。
【００５１】
次に、実施の形態２に係るＦＥＴでの１ゲートフィンガ２０内の電圧分布の解析結果例を図１８に示す。図１８の解析では、８フィンガのマルチフィンガトランジスタを用いている。
また、図１８では、ゲートフィンガ２０をｘ＝Ｗｇｕで連結し、図３に示す終端回路６０のコイル６０１のインダクタンスを０．０２７ｎＨ、コンデンサ６０２の静電容量を無限大とし、ゲートバス２３の各ゲートフィンガ２０との接続位置における電圧を解析した。図１８（ａ）はゲートバス２３における規格化した電圧振幅であり、図１８（ｂ）はゲートバス２３における規格化した電圧位相である。図１８（ａ），（ｂ）において、実線は実施の形態２に係るＦＥＴの解析結果であり、破線は従来のＦＥＴの解析結果である。
図１８に示すように、電圧振幅については、従来のＦＥＴの場合では約０．６の電圧振幅偏差があるが、実施の形態２に係るＦＥＴでは約０．２の電圧振幅偏差である。また、電圧位相についても、従来のＦＥＴでは約８０°の電圧位相偏差があるのに対して、実施の形態２に係るＦＥＴでは約３０°程度となっている。この電圧偏差の改善によりマルチフィンガトランジスタの高周波特性が改善される。
【００５２】
なお図１７では、全てのゲートフィンガ２０を連結し、誘導性インピーダンスを有する終端回路６０を、連結線路２４のゲートパッド２２から最も離れた位置に接続した場合を示した。しかしながら、これに限るものではなく、ゲートフィンガ２０毎に終端回路６０を設け、各終端回路６０を連結線路２４の対応するゲートフィンガ２０の接続位置に接続してもよく、同様の効果を得ることができる。
なお、現実的には、回路サイズの制約上等で、ゲートフィンガ２０毎に終端回路６０が配置できない場合がしばしばある。その場合には、数個の終端回路６０をまとめて一つにする。
【００５３】
また図１７では、全てのゲートフィンガ２０を連結し、誘導性インピーダンスを有する終端回路６０を、連結線路２４のゲートパッド２２から最も離れた位置に接続した場合を示した。しかしながら、これに限るものではなく、連結線路２４のゲートパッド２２に最も近い位置に接続した場合にも類似の効果が得られる。
【００５４】
実施の形態２における終端回路６０の接続方法及び接続位置を変更した場合でのＭＡＧＭＳＧの高周波特性の解析結果例を図１９に示す。図１９（ａ）はゲートフィンガ２０毎に終端回路６０を接続した場合を示し、図１９（ｂ）は連結線路２４のゲートパッド２２から最も離れた位置に終端回路６０を接続した場合を示し、図１９（ｃ）は連結線路２４のゲートパッド２２に最も近い位置に終端回路６０を接続した場合を示している。なお図１９において、実線は実施の形態２に係るＦＥＴの解析結果例であり、破線は従来のＦＥＴの解析結果例である。
この場合、図１９（ａ）に示すゲートフィンガ２０毎に終端回路６０を接続した場合が、最も高周波まで高い利得が実現できている。そして、図１９（ｂ）に示す連結線路２４のゲートパッド２２から最も離れた位置に終端回路６０を接続した場合が、二番目に高周波特性が改善できている。そして、図１９（ｃ）に示す連結線路２４のゲートパッド２２に最も近い位置に終端回路６０を接続した場合が、高周波特性を改善する量が最も少ない。すなわち、図１９（ｃ）の構成では、連結線路２４内にも電圧分布が生じてしまう。そのため、上記のような終端回路６０の接続方法及び接続位置の違いによって優位性が生じる。
【００５５】
また、マルチフィンガトランジスタのゲートフィンガ２０のうち数本のみを連結線路２４で束ね、終端回路６０を接続した場合にも同様の効果が得られる。例として、１０本のゲートフィンガ２０を有するマルチフィンガトランジスタにおいて、両端の２本のゲートフィンガ２０を端部（ｘ＝Ｗｇｕ）において連結線路２４で連結し、図３に示す終端回路６０を接続した構成を図２０に示す。また、図２０に示す構成において、終端回路６０のコイル６０１のインダクタンスを０．０４ｎＨ、コンデンサ６０２の静電容量を無限大とした場合でのＭＡＧＭＳＧの解析結果例を図２１に示す。なお図２１において、実線は図２０に示すＦＥＴでの解析結果例であり、破線は従来のＦＥＴでの解析結果例である。
この図２１に示すように、図２０に示す構成においても、高周波特性が大きく改善していることがわかる。
【００５６】
次に、マルチフィンガトランジスタに用いる終端回路６０として、特に有効な構成例を図２２に示す。
マルチフィンガトランジスタでは、極めて高い周波数（ミリ波帯等）においてＦＥＴ内で帰還ループができてしまい、発振することがある。この発振周波数が信号周波数よりも高いときには、図２２に示す終端回路６０を用いることが有効である。
【００５７】
図２２に示す終端回路６０は、図３に示す構成に、コイル６０１に並列接続された抵抗６０９を追加したものである。図２２に示す終端回路６０は、信号周波数においてコイル６０１の有するインダクタンスによって誘導性の入力インピーダンスとなる。さらに高い周波数では、コイル６０１のインピーダンスが高くなり、並列接続した抵抗６０６が優勢となり大きい損失を起こす。したがって、図２２に示す終端回路６０では、周波数が高くなるにつれて損失が増大し、不要な高い周波数の利得を低減させる効果がある。これによって発振が生じるリスクが低減される。当然ではあるが、図２２に示す回路に直列に抵抗６０８を入れた回路は実施の形態１で述べた通り低周波領域の安定性を向上させる効果がある。
なお、図２２に示す終端回路６０は、１フィンガトランジスタにも適用可能である。
【００５８】
以上のように、この実施の形態２によれば、マルチフィンガトランジスタにおいて、活性領域を挟んでゲートバス２３が設けられた領域とは反対側の領域に設けられ、ゲートフィンガ２０の他端側を連結する連結線路２４と、ゲートバス２３に接続された入力端子２１ａから入力される信号の周波数において誘導性インピーダンスとなり、連結線路２４に接続された終端回路６０とを備えても、ＦＥＴの１セル内の電圧を均一化することができる。
【００５９】
実施の形態３．
図２３はこの発明の実施の形態３に係るＦＥＴの構造パターンを示す図である。この図２３に示す実施の形態３に係るＦＥＴは、図１７に示す実施の形態２に係るＦＥＴから連結線路２４を取除き、終端回路６０の接続位置を変更したものである。また、ドレインエアブリッジ４３も不要であり、各ドレインフィンガ４０はドレインバス４４に直接接続されている。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
【００６０】
図２３に示す実施の形態３に係るＦＥＴでは、終端回路６０が、マルチフィンガトランジスタのゲートバス２３に接続されている。この際、ゲートバス２３のゲートパッド２２の接続位置から最も離れた位置に終端回路６０を接続することが望ましい。
【００６１】
実施の形態２で述べたように、マルチフィンガトランジスタではゲートフィンガ２０間に位相差があり、それが電圧分布を引き起こし、高周波特性を劣化させる。したがって、ゲートパッド２２の接続位置である給電点から離れた位置であるゲートバス２３の両端において、境界条件を変更することで、ゲートフィンガ２０間に生じる電圧分布を変更できる。解析によって、ゲートフィンガ２０間の電圧分布を改善するのは、誘導性インピーダンスであることがわかっている。
【００６２】
次に、実施の形態３に係るＦＥＴでの１ゲートフィンガ２０内の電圧分布の解析結果例を図２４に示す。図２４では、図２２に示す終端回路６０のコイル６０１のインダクタンスを０．０６３ｎＨとし、コンデンサ６０２の静電容量を無限大とし、ゲートバス２３の各ゲートフィンガ２０との接続位置における電圧を解析した。図２４（ａ）はゲートバス２３における規格化した電圧振幅であり、図２４（ｂ）はゲートバス２３における規格化した電圧位相である。図２４（ａ），（ｂ）において、実線は実施の形態３に係るＦＥＴの解析結果であり、破線は従来のＦＥＴの解析結果である。
この図２４に示すように、電圧振幅については、従来のＦＥＴの場合では約０．６の電圧振幅偏差があるが、実施の形態３に係るＦＥＴでは約０．３の電圧振幅偏差である。また、電圧位相についても、従来のＦＥＴでは約８０°の電圧位相偏差があるのに対して、実施の形態３に係るＦＥＴでは約５０°程度となっている。この電圧偏差の改善によりマルチフィンガトランジスタの高周波特性が改善される。また、このときの周波数特性を図２５に示す。この図２５から、わずかではあるが、高周波特性が改善していることがわかる。なお図２５において、実線は実施の形態３に係るＦＥＴの解析結果例であり、破線は従来のＦＥＴの解析結果例である。
【００６３】
以上のように、この実施の形態３によれば、マルチフィンガトランジスタにおいて、ゲートバス２３に接続された入力端子２１ａから入力される信号の周波数において誘導性インピーダンスとなり、当該ゲートバス２３に接続された終端回路６０を備えても、ＦＥＴの１セル内の電圧を均一化することができる。
【００６４】
実施の形態４．
図２６はこの発明の実施の形態４に係るＦＥＴの構造パターンを示す図である。この図２６に示す実施の形態４に係るＦＥＴは、図２３に示す実施の形態３に係るＦＥＴの終端回路６０をゲートフィンガ２０毎に設けたものである。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
【００６５】
図２６に示す実施の形態４に係るＦＥＴでは、終端回路６０がゲートフィンガ２０の数と同数設けられ、各終端回路６０が、ゲートバス２３の対応するゲートフィンガ２０の接続位置に接続されている。
【００６６】
ここで、終端回路６０の入力アドミタンスは、信号周波数における虚部が、１フィンガトランジスタの入力アドミタンスの虚部と符号が逆であり且つ絶対値が同じであるように選定するのが望ましい。式（２）からフィンガ間の位相差を低減するためには１フィンガトランジスタの入力アドミタンスを下げるのが効果的であることは、前述の通りである。
そして、１フィンガトランジスタの入力アドミタンスを等価的に下げる方法として、１フィンガトランジスタの入力アドミタンスの虚部と符号が異なり且つ絶対値が等しい入力アドミタンスの虚部を有する回路を並列に接続する。これにより、１フィンガトランジスタと負荷した回路の入力アドミタンスの虚部が互いに打ち消し合い、低いアドミタンスを実現できる。
【００６７】
しかしながら、現実的には、回路サイズの制約上等で、ゲートフィンガ２０毎に終端回路６０が配置できない場合がしばしばある。その場合には、数個の終端回路６０をまとめて一つにする。
【００６８】
以上のように、この実施の形態４によれば、ゲートバス２３に複数の終端回路６０を接続したので、実施の形態３における効果に加え、終端回路６０の入力アドミタンスを低下させることができる。
【００６９】
実施の形態５．
図２７はこの発明の実施の形態５に係るＦＥＴの構造パターンを示す図である。図２７に示す実施の形態５に係るＦＥＴは、図１７に示す実施の形態２に係るＦＥＴの構成と、図２３に示す実施の形態３に係るＦＥＴの構成とを組み合わせたものである。
【００７０】
図１７に示す実施の形態２の構成では、ゲートフィンガ２０間の位相差を低減させる効果がある。しかしながら、実施の形態２の構成でゲートフィンガ２０間の位相差及び電圧分布が全くなくなるわけではない。そこで、実施の形態５では、実施の形態２で解消しきれなかったゲートフィンガ２０間の電圧分布を、実施の形態３の構成を用いてさらに改善するものである。
【００７１】
実施の形態５に係るＦＥＴでの１ゲートフィンガ２０内の電圧分布の解析結果例を図２８に示す。図２８では、図２７に示す連結線路２４に接続された終端回路６０のコイル６０１のインダクタンスを０．０２７ｎＨとし、ゲートバス２３に接続された終端回路６０のコイル６０１のインダクタンスを０．３１６ｎＨとし、両終端回路６０のコンデンサ６０２の静電容量を無限大とし、ゲートバス２３の各ゲートフィンガ２０との接続位置における電圧を解析した。図２８（ａ）はゲートバス２３における規格化した電圧振幅であり、図２８（ｂ）はゲートバス２３における規格化した電圧位相である。図２８（ａ），（ｂ）において、実線は実施の形態５に係るＦＥＴの解析結果であり、破線は従来のＦＥＴの解析結果である。
この図２８に示すように、電圧振幅については、従来のＦＥＴの場合では約０．６の電圧振幅偏差があるが、実施の形態５に係るＦＥＴでは約０．１の電圧振幅偏差である。電圧位相についても、従来のＦＥＴでは約８０°の電圧位相偏差があるのに対して、実施の形態５に係るＦＥＴでは約２０°程度となっている。この電圧偏差の改善によりマルチフィンガトランジスタの高周波特性が改善される。
【００７２】
以上のように、この実施の形態５によれば、実施の形態２，３の構成を組み合わせるように構成したので、実施の形態２に対し、ゲートフィンガ２０間の電圧分布をより改善することができる。
【００７３】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００７４】
この発明に係る半導体装置は、半導体装置の１セル内の電圧を均一化することができ、高周波電力増幅器に用いられる電界効果型トランジスタ等の半導体装置等に用いるのに適している。
【符号の説明】
【００７５】
１  半導体基板、２  グランド、２０  ゲートフィンガ、２１ａ，２１ｂ  端子、２２  ゲートパッド、２３  ゲートバス、２４  連結線路、３０  ソースフィンガ、３１ａ，３１ｂ  端子、３２  ソース電極、４０  ドレインフィンガ、４１ａ，４１ｂ  端子、４２  ドレインパッド、４３  ドレインエアブリッジ、４４  ドレインバス、５０  信号源、６０  終端回路、６０１  コイル、６０２  コンデンサ、６０３  接続端子、６０４  伝送線路、６０５  伝送線路、６０６  抵抗、６０７  ゲートバイアス端子、６０８  抵抗（第２の抵抗）、６０９  抵抗。
【要約】
半導体基板（１）上の活性領域に設けられた一本以上のゲートフィンガ（２０）と、活性領域に設けられ、ゲートフィンガ（２０）を挟んで交互に配置されたソースフィンガ（３０）及びドレインフィンガ（４０）とを備えた半導体装置において、ゲートフィンガ（２０）の入力端子（２１ａ）から入力される信号の周波数において誘導性インピーダンスとなり、当該ゲートフィンガ（２０）の当該入力端子（２１ａ）の接続位置から離れた箇所で当該ゲートフィンガに直接又は間接的に接続された終端回路（６０）を備えた。【図１】
0005989264.tif 000004
【図２】
0005989264.tif 000005
【図３】
0005989264.tif 000006
【図４】
0005989264.tif 000007
【図５】
0005989264.tif 000008
【図６】
0005989264.tif 000009
【図７】
0005989264.tif 000010
【図８】
0005989264.tif 000011
【図９】
0005989264.tif 000012
【図１０】
0005989264.tif 000013
【図１１】
0005989264.tif 000014
【図１２】
0005989264.tif 000015
【図１３】
0005989264.tif 000016
【図１４】
0005989264.tif 000017
【図１５】
0005989264.tif 000018
【図１６】
0005989264.tif 000019
【図１７】
0005989264.tif 000020
【図１８】
0005989264.tif 000021
【図１９】
0005989264.tif 000022
【図２０】
0005989264.tif 000023
【図２１】
0005989264.tif 000024
【図２２】
0005989264.tif 000025
【図２３】
0005989264.tif 000026
【図２４】
0005989264.tif 000027
【図２５】
0005989264.tif 000028
【図２６】
0005989264.tif 000029
【図２７】
0005989264.tif 000030
【図２８】
0005989264.tif 000031