(57)【特許請求の範囲】
【請求項１】
行方向と列方向にマトリクス状に配置された複数の画素を有するアクティブマトリクス表示パネルであって、
前記複数の画素の各々が、発光色が異なる複数の第１副画素からなり、
前記複数の第１副画素の各々が、発光色が同じ複数の第２副画素からなり、
前記複数の第２副画素の各々は、
第１電極領域と、
前記第１電極領域と対向する第２電極領域と、
前記第１電極領域と前記第２電極領域との間に設けられた発光層と、
前記第１電極領域に給電するための画素回路と、を有し、
前記画素回路の各々が、ゲート線およびデータ線を有し、
前記第１電極領域は、前記第１副画素毎に個別に設けられた画素電極の一部の領域であり、
前記第２電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極の一部の領域に対向する領域である、
ことを特徴とする表示パネル。
【請求項２】
前記複数の第１副画素の少なくとも１つにおいて、
前記第１副画素を構成する複数の第２副画素のうちの少なくとも１つが表示欠陥を有する、
請求項１に記載の表示パネル。
【請求項３】
前記表示欠陥は、画素回路の欠陥に起因し、
前記表示欠陥を有しない第２副画素の各々では、前記画素回路と前記第１電極領域とが電気的に接続されており、
前記表示欠陥を有する第２副画素の各々では、前記画素回路と前記第１電極領域との電気的接続が遮断されている、
請求項２に記載の表示パネル。
【請求項４】
前記画素回路の各々は、薄膜トランジスタ素子を有する、
請求項３に記載の表示パネル。
【請求項５】
前記表示欠陥は、滅点および暗点の少なくともひとつである、
請求項３に記載の表示パネル。
【請求項６】
前記第２副画素の数は、前記第１副画素の数の整数倍である、
請求項１に記載の表示パネル。
【請求項７】
基板を準備する基板準備工程と、
前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、
を有するアクティブマトリクス表示パネルの製造方法であって、
前記基板準備工程は、
薄膜トランジスタ素子、ゲート線およびデータ線を含む画素回路を行方向と列方向にマトリクス状に複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、
前記薄膜トランジスタアレイ基板形成工程後に薄膜トランジスタアレイ基板の表示欠陥を検査する検査工程と、を含み、
前記画素形成工程は、
前記検査工程で薄膜トランジスタアレイ基板の表示欠陥が許容範囲内でなければ、２以上の整数倍の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、
前記各画素電極上に発光層を形成する発光層形成工程と、
前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含む、
表示パネルの製造方法。
【請求項８】
前記画素電極形成工程では、各画素電極の面積を前記画素回路の面積の２以上の整数倍とする、
請求項７に記載の表示パネルの製造方法。
【請求項９】
前記基板準備工程は、さらに、前記薄膜トランジスタアレイ基板形成工程の後であって前記検査工程の前に、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程を有する、
請求項７に記載の表示パネルの製造方法。
【請求項１０】
基板を準備する基板準備工程と、
前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、
を有するアクティブマトリクス表示パネルの製造方法であって、
前記基板準備工程は、
薄膜トランジスタ素子、ゲート線およびデータ線を含む画素回路を行方向と列方向にマトリクス状に複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、
前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、
前記画素形成工程は、
前記絶縁膜上に、１個の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、
前記画素電極の欠陥を検査する検査工程と、
前記絶縁膜上に、開口部を有する隔壁を形成する隔壁形成工程と、
前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、
前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、
前記隔壁形成工程では、
前記検査工程で画素電極の表示欠陥が許容範囲内でなければ、２以上の整数倍の画素電極に対して１個の開口部が割り当てられるように、開口部を形成する、
表示パネルの製造方法。
【請求項１１】
前記隔壁形成工程では、各開口部の面積を前記画素電極の面積の２以上の整数倍とする、
請求項１０に記載の表示パネルの製造方法。
【請求項１２】
基板を準備する基板準備工程と、
前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、
を有するアクティブマトリクス表示パネルの製造方法であって、
前記基板準備工程は、
薄膜トランジスタ素子、ゲート線およびデータ線を含む画素回路を行方向と列方向にマトリクス状に複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、
前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、
前記画素形成工程は、
前記絶縁膜上に、１個の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、
前記絶縁膜上に、画素電極毎に設けられた開口部を有する隔壁を形成する隔壁形成工程と、
前記画素電極または前記隔壁の欠陥を検査する検査工程と、
前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、
前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、
前記発光層形成工程では、
前記画素電極または隔壁の欠陥が許容範囲内でなければ、隣接して並んだ複数の開口部を単位とし、各単位内の開口部に発光色が同じ発光層を形成するとともに、隣接する単位内の開口部に発光色が異なる発光層を形成する、
表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro-Luminescence）パネル等の表示パネルおよびその製造方法に関する。
【背景技術】
【０００２】
近年、有機材料の電界発光現象を利用した有機ＥＬパネルの開発が盛んに進められている。有機ＥＬパネルは、行方向と列方向にマトリクス状に配置された複数の画素（ピクセル）を有する。画素数は解像度に応じて異なり、例えば、フルＨＤで１９２０×１０８０であり、４Ｋ２Ｋで約４０００×約２０００である。各画素は、発光色が異なる複数の副画素（サブピクセル）からなる。発光色は、一般的には、Ｒ（Red）、Ｇ（Green）、Ｂ（Blue）の３色である。現在のところ、デジタルテレビの解像度の規格としてはフルＨＤが一般的であるが、次世代の規格として、より解像度の高い４Ｋ２Ｋが提案されている。４Ｋ２Ｋでは、画素数がフルＨＤの約４倍となる。【０００３】
ところで、表示パネルには滅点、暗点、輝点と呼ばれる表示欠陥が発生することがある。滅点とは副画素の発光素子が常時消灯している場合、暗点とは副画素の発光素子が常時暗く点灯している場合、輝点とは副画素の発光素子が常時明るく点灯している場合を言う。これらの表示欠陥を完全にゼロにするのは表示パネルの製造上極めて困難である。そのため、通常は、表示欠陥が発生している場合でも、その数量および分布の仕方が許容範囲内であれば、その表示パネルは良品として出荷されている。表示欠陥の許容範囲は、例えば、ＩＳＯ１３４０６−２等に定められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２８１８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の通り、現状では、表示パネルの表示欠陥が許容範囲内であれば良品として出荷されるので、ある程度の歩留まりは確保されている。しかしながら、今後、解像度の高い規格が採用されると、加工精度の問題等で表示欠陥が発生しやすくなり、表示欠陥が許容範囲内に収まらないケースが増加することが想定される。そうすると、表示パネルの歩留まりが低下してしまい、製造コストが増大してしまう。【０００６】
そこで、本発明は、表示パネルの歩留まりの低下を抑制することができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る表示パネルは、行方向と列方向にマトリクス状に配置された複数の画素を有する表示パネルであって、前記複数の画素の各々が、発光色が異なる複数の第１副画素からなり、前記複数の第１副画素の各々が、発光色が同じ複数の第２副画素からなり、前記複数の第２副画素の各々は、第１電極領域と、前記第１電極領域と対向する第２電極領域と、前記第１電極領域と前記第２電極領域との間に設けられた発光層と、を有する。
【発明の効果】
【０００８】
第１副画素を構成する第２副画素のひとつに表示欠陥が発生したとしても、残りの第２副画素が正常であれば、その第１副画素は正常に動作する。そのため、第２副画素を副画素とする解像度の高い表示パネルでは表示欠陥が許容範囲に収まらない場合でも、複数の第２副画素からなる第１副画素を副画素とする解像度の低い表示パネルでは表示欠陥が許容範囲に収まる可能性が高い。したがって、解像度の高い表示パネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程では解像度の低い表示パネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。本発明の一態様の表示パネルは、そのような製造工程で製造可能な構成を有するので、製造の歩留まりの低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る有機ＥＬパネルの部分断面図
【図２】ＴＦＴ層に形成された画素回路を示す回路図
【図３】ＴＦＴ層のレイアウトを示す平面図
【図４】画素電極のレイアウトを示す平面図
【図５】隔壁のレイアウトを示す平面図
【図６】発光層のレイアウトを示す平面図
【図７】本発明の実施形態に係る有機ＥＬパネルの製造工程を示すフロー図
【図８】図７に示した製造工程で製造されていく様子を模式的に表した図
【図９】図７に示した製造工程で製造されていく様子を模式的に表した図
【図１０】図７に示した製造工程で製造されていく様子を模式的に表した図
【図１１】図７に示した製造工程で製造されていく様子を模式的に表した図
【図１２】画素電極のレイアウトを示す平面図
【図１３】図１２の有機ＥＬパネルの部分断面図であり、（ａ）は図１２のＡ−Ａ線断面図、（ｂ）は図１２のＢ−Ｂ線断面図
【図１４】ＴＦＴ層のレイアウトを示す平面図
【図１５】表示装置の一例を示す外観図
【発明を実施するための形態】
【００１０】
［本発明の一態様の概要］
本発明の一態様に係る表示パネルは、行方向と列方向にマトリクス状に配置された複数の画素を有する表示パネルであって、前記複数の画素の各々が、発光色が異なる複数の第１副画素からなり、前記複数の第１副画素の各々が、発光色が同じ複数の第２副画素からなり、前記複数の第２副画素の各々は、第１電極領域と、前記第１電極領域と対向する第２電極領域と、前記第１電極領域と前記第２電極領域との間に設けられた発光層と、を有する。
【００１１】
第１副画素を構成する第２副画素のひとつに表示欠陥が発生したとしても、残りの第２副画素が正常であれば、その第１副画素は正常に動作する。そのため、第２副画素を副画素とする解像度の高い表示パネルでは表示欠陥が許容範囲に収まらない場合でも、複数の第２副画素からなる第１副画素を副画素とする解像度の低い表示パネルでは表示欠陥が許容範囲に収まる可能性がある。したがって、解像度の高い表示パネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程では解像度の低い表示パネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。本発明の一態様の表示パネルは、そのような製造工程で製造可能な構成を有するので、製造の歩留まりの低下を抑制することができる。
【００１２】
また、前記表示パネルは、アクティブマトリクス表示パネルおよびパッシブマトリクス表示パネルのいずれかである、としてもよい。
【００１３】
また、前記表示パネルは、アクティブマトリクス表示パネルであって、前記複数の第２副画素の各々は、さらに、前記第１電極領域に給電するための画素回路を有する、としてもよい。
【００１４】
また、前記第１電極領域は、前記第２副画素毎に個別に設けられた画素電極であり、前記第２電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極に対向する領域である、としてもよい。
【００１５】
また、前記第１画素領域は、前記第１副画素毎に個別に設けられた画素電極の一部の領域であり、前記第２電極領域は、前記複数の画素に共通に形成された共通電極の前記画素電極の一部の領域に対向する領域である、としてもよい。
【００１６】
また、前記複数の第１副画素の少なくとも１つにおいて、前記第１副画素を構成する複数の第２副画素のうちの少なくとも１つが表示欠陥を有する、としてもよい。
【００１７】
また、前記表示欠陥は、画素回路の欠陥に起因し、前記表示欠陥を有しない第２副画素の各々では、前記画素回路と前記第１電極領域とが電気的に接続されており、前記表示欠陥を有する第２副画素の各々では、前記画素回路と前記第１電極領域との電気的接続が遮断されている、としてもよい。
【００１８】
また、前記画素回路の各々は、薄膜トランジスタ素子を有する、としてもよい。
【００１９】
また、前記表示欠陥は、滅点および暗点の少なくともひとつである、としてもよい。
【００２０】
また、前記表示パネルは、パッシブマトリクス表示パネルであって、前記第１電極領域は、前記行方向に形成された複数の帯形状の行方向電極配線と前記列方向に形成された複数の帯形状の列方向電極配線とが各々交差する交差領域に対応する行方向電極配線の領域であり、前記第２電極領域は、前記交差領域に対応する前記列方向電極配線の領域である、としてもよい。
【００２１】
また、前記第２副画素の数は、前記第１副画素の数の整数倍である、としてもよい。
【００２２】
また、前記複数の第１副画素の各々を構成する複数の第２副画素が、それぞれ隣接配置されている、としてもよい。
【００２３】
また、前記複数の第１副画素の各々を構成する複数の第２副画素が、発光色の異なる第２副画素を挟んで配置されている、としてもよい。
【００２４】
本発明の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記画素形成工程は、前記画素毎に、発光色が異なる複数の第１副画素を形成する第１副画素形成工程を含み、前記第１副画素形成工程は、前記第１副画素毎に、発光色が同じ複数の第２副画素を形成する第２副画素形成工程を含み、前記第２副画素形成工程は、第１電極領域を形成する工程と、前記第１電極領域と対向する第２電極領域を形成する工程と、前記第１電極領域と前記第２電極領域との間の発光層を形成する工程と、を含む。
【００２５】
また、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板形成工程後に薄膜トランジスタアレイ基板の表示欠陥を検査する検査工程と、を含み、前記画素形成工程は、前記検査工程で薄膜トランジスタアレイ基板の表示欠陥が許容範囲内でなければ、２以上の整数倍の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記各画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含む。
【００２６】
また、前記画素電極形成工程では、各画素電極の面積を前記画素回路の面積の２以上の整数倍とすることとしてもよい。
【００２７】
また、前記基板準備工程は、さらに、前記薄膜トランジスタアレイ基板形成工程の後であって前記基板検査工程の前に、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程を有することとしてもよい。
【００２８】
さらに、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、１個の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記画素電極の欠陥を検査する検査工程と、前記絶縁膜上に、開口部を有する隔壁を形成する隔壁形成工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記隔壁形成工程では、前記検査工程で画素電極の表示欠陥が許容範囲内でなければ、２以上の整数倍の画素電極に対して１個の開口部が割り当てられるように、開口部を形成する。
【００２９】
また、前記隔壁形成工程では、各開口部の面積を前記画素電極の面積の２以上の整数倍とすることとしてもよい。
【００３０】
さらに、本発明の別の一態様に係る表示パネルの製造方法は、基板を準備する基板準備工程と、前記基板上に行方向と列方向にマトリクス状に複数の画素を形成する画素形成工程と、を有する表示パネルの製造方法であって、前記基板準備工程は、行方向と列方向にマトリクス状に薄膜トランジスタ素子を含む画素回路を複数配置した薄膜トランジスタアレイ基板を形成する薄膜トランジスタアレイ基板形成工程と、前記薄膜トランジスタアレイ基板上にコンタクトホールを有する絶縁膜を形成する絶縁膜形成工程と、を含み、前記画素形成工程は、前記絶縁膜上に、１個の画素回路に対して１個の画素電極が割り当てられるように、画素電極を形成する画素電極形成工程と、前記絶縁膜上に、画素電極毎に設けられた開口部を有する隔壁を形成する隔壁形成工程と、前記画素電極または前記隔壁の欠陥を検査する検査工程と、前記各開口部内の画素電極上に発光層を形成する発光層形成工程と、前記各発光層上に前記複数の画素に共通の共通電極を形成する共通電極形成工程と、を含み、前記発光層形成工程では、前記画素電極または隔壁の欠陥が許容範囲内でなければ、隣接して並んだ複数の開口部を単位とし、各単位内の開口部に発光色が同じ発光層を形成するとともに、隣接する単位内の開口部に発光色が異なる発光層を形成する。
【００３１】
［有機ＥＬパネルの構成］
以下、解像度の高い規格（例えば、４Ｋ２Ｋ）の副画素４個を、それよりも解像度の低い規格（例えば、フルＨＤ）の副画素１個として利用した有機ＥＬパネルについて説明する。
【００３２】
図１は、本発明の実施形態に係る有機ＥＬパネルの部分断面図である。
【００３３】
有機ＥＬパネル１００は、第１基板１１、ＴＦＴ層１２ａ〜１２ｄ、層間絶縁膜１３、画素電極１４ａ，１４ｂ、隔壁１５、発光層１６ａ，１６ｂ、共通電極１７、封止層１８、ブラックマトリクス１９、カラーフィルタ２０ａ，２０ｂ、第２基板２１を備える。
【００３４】
ＴＦＴ層では参照符号にアルファベットが付記されているが、これは、構造は同じであるが属する副画素が異なることを示している。これらを区別しない場合は、以下、単に「ＴＦＴ層１２」と表記することとする。画素電極、発光層、カラーフィルタについても同様である。
【００３５】
＜第１基板＞
第１基板１１は、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、アルミナ等の絶縁性材料からなる。
【００３６】
＜ＴＦＴ層＞
ＴＦＴ層１２は、４Ｋ２Ｋの副画素毎に設けられており、各々には薄膜トランジスタ素子を含む画素回路が形成されている。ＴＦＴ層１２の上面には、画素回路に電気的に接続された引出電極が形成されている。なお、第１基板１１上にＴＦＴ層１２を形成したものを、薄膜トランジスタアレイ基板ともいう。
【００３７】
＜層間絶縁膜＞
層間絶縁膜１３は、例えば、ＴＦＴ層１２上に形成されたパッシベーション膜と、その上に形成された平坦化膜とからなる。パッシベーション膜は、ＳｉＯ（酸化シリコン）またはＳｉＮ（窒化シリコン）からなる薄膜であって、ＴＦＴ層および引出電極を被覆し、これらを保護している。平坦化膜は、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料からなり、パッシベーション膜の上面の段差を平坦化している。層間絶縁膜１３の各引出電極上には引出電極の上面の一部を露出するためのコンタクトホールが形成されている。
【００３８】
＜画素電極＞
画素電極１４は、フルＨＤの副画素毎に個別に設けられており、層間絶縁膜１３に設けられたコンタクトホール内に入り込んで引出電極に電気的に接続されている。画素電極１４は、例えば、Ａｇ（銀）、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等の光反射性導電材料からなる。
【００３９】
＜隔壁＞
隔壁１５（「バンク」とも称される）は、画素電極上に形成されており、フルＨＤの副画素毎に設けられた開口部を有する。隔壁１５は、例えば、絶縁性の有機材料（例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等）からなる。隔壁１５は、発光層を塗布法で形成する場合には塗布されたインクがあふれ出ないようにするための構造物として機能し、発光層を蒸着法で形成する場合には蒸着マスクを載置するための構造物として機能する。
【００４０】
＜発光層＞
発光層１６は、隔壁１５の開口部にそれぞれ形成されており、そのため、フルＨＤの副画素毎に形成されていることになる。発光層１６は、少なくとも有機発光層を含み、さらに必要に応じて、正孔注入層、正孔輸送層、電子注入層、電子輸送層を含む。有機発光層は、例えば、特開平５−１６３４８８号公報に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等を挙げることができる。
【００４１】
＜共通電極＞
共通電極１７は、各画素共通に設けられており、例えば、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の光透過性材料で形成されている。
【００４２】
＜封止層＞
封止層１８は、共通電極１７上に形成されており、発光層１６を水分や酸素から保護している。
【００４３】
＜ブラックマトリクス＞
ブラックマトリクス１９は、パネル内部への外光の入射を防止したり、基板２１越しに内部部品が透けて見えるのを防止したり、外光の照り返しを抑えて有機ＥＬパネル１００のコントラストを向上させたりする目的で形成されている黒色樹脂層であって、例えば光吸収性および遮光性に優れる黒色顔料を含む紫外線硬化樹脂材料からなる。
【００４４】
＜カラーフィルタ＞
カラーフィルタ２０は、フルＨＤの副画素毎に設けられ、Ｒ、ＧまたはＢに対応する波長の可視光を透過する。カラーフィルタ２０は、例えば、公知の樹脂材料（例えば市販製品として、ＪＳＲ株式会社製カラーレジスト）からなる。
【００４５】
＜第２基板＞
第２基板２１は、第１基板１１と同様に、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、アルミナ等の絶縁性材料からなる。
【００４６】
［各層のレイアウト］
以下、ＴＦＴ層１２、画素電極１４、隔壁１５、発光層１６のレイアウトについて説明する。
【００４７】
図２は、ＴＦＴ層に形成された画素回路を例示する回路図である。図２に示すように、画素回路は、ゲート線１２１、データ線１２２、電源線１２３、スイッチングトランジスタ１２４、駆動トランジスタ１２５、保持容量１２６を備える。スイッチングトランジスタ１２４および駆動トランジスタ１２５は、薄膜トランジスタ素子である。
【００４８】
図３は、ＴＦＴ層のレイアウトを示す平面図である。図３のＡ−Ａ線の位置の断面図が図１に相当する。ＴＦＴ層１２ａ〜１２ｌは、行方向（Ｘ方向）および列方向（Ｙ方向）にマトリクス状に区画された領域に形成されている。各区画のサイズは、有機ＥＬパネルのサイズと解像度で決まる。ＴＦＴ層１２は、４Ｋ２Ｋの規格で形成されており、例えば、１区画が、行方向に約５０μｍ、列方向に約１５０μｍである。
【００４９】
図３に示すように、ゲート線１２１が各行に配され、データ線１２２と電源線１２３が各列に配されている。そして、４Ｋ２Ｋの規格で定まる１区画に、１個のＴＦＴ層１２が形成されている。ＴＦＴ層１２ａに着目すると、スイッチングトランジスタ１２４、駆動トランジスタ１２５および保持容量１２６が１区画に形成されていることが分かる。駆動トランジスタ１２５のソースドレイン電極は引出電極１２７に電気的に接続されており、引出電極１２７はコンタクト部分１４１ａを介して画素電極に電気的に接続されている。
【００５０】
図４は、画素電極のレイアウトを示す平面図である。画素電極１４ａ〜１４ｄは、行方向（Ｘ方向）および列方向（Ｙ方向）にマトリクス状に区画された領域に形成されている。画素電極１４は、フルＨＤの規格で形成されており、例えば、１区画が、行方向に約１００μｍ、列方向に約３００μｍである。画素電極１４ａに着目すると、画素電極１４ａは、ＴＦＴ層１２ａ、１２ｂ、１２ｅ、１２ｆに、それぞれコンタクト部分１４１ａ、１４１ｂ、１４１ｅ、１４１ｆを介して電気的に接続されている。即ち、画素電極１４ａには、４個のＴＦＴ層１２ａ、１２ｂ、１２ｅ、１２ｆから電力が供給される。
【００５１】
図５は、隔壁のレイアウトを示す平面図である。隔壁１５は、行方向（Ｘ方向）および列方向（Ｙ方向）にマトリクス状に設けられた開口部１５ａ〜１５ｄを有する。開口部１５ａ〜１５ｄは、フルＨＤの規格で形成されており、例えば、１個が、行方向に約７０μｍ、列方向に約２１０μｍである。
【００５２】
図６は、発光層のレイアウトを示す平面図である。発光層１６ａ〜１６ｄは、それぞれ隔壁の開口部に設けられている。隔壁の開口部がフルＨＤの規格で形成されているので、発光層もフルＨＤの規格で形成されることになる。なお、列方向に隣接する発光層（例えば、発光層１６ａと１６ｃ）は同じ発光色であり、行方向に隣接する発光層（例えば、発光層１６ａと１６ｂ）は異なる発光色である。
【００５３】
このように、本実施形態では、ＴＦＴ層１２は４Ｋ２Ｋの規格で形成され、それよりも上層の画素電極１４、隔壁１５、発光層１６はフルＨＤの規格で形成されている。そして、１個の発光層１６は、４個のＴＦＴ層１２により駆動されている。このことから、１個のフルＨＤの副画素が、発光色が同じ４個の４Ｋ２Ｋの副画素で構成されていると言える。これにより、フルＨＤの副画素の数が４Ｋ２Ｋの副画素の数の１／４となる。逆に言うと、４Ｋ２Ｋの副画素の数はフルＨＤの副画素の数の整数倍（４倍）となる。
【００５４】
上記構成によれば、４個のＴＦＴ層のうちのひとつに表示欠陥が発生したとしても、残りの３個のＴＦＴ層が正常であれば、それに接続された発光層は正常に発光する。そのため、４Ｋ２Ｋの規格では表示欠陥が許容範囲に収まらない場合でも、フルＨＤの規格では表示欠陥が許容範囲に収まる可能性が高い。したがって、４Ｋ２Ｋの有機ＥＬパネルの製造工程中に検査を行い、表示欠陥が許容範囲に収まらなければ、それ以降の工程ではフルＨＤの有機ＥＬパネルとして作り変えることにより、製造の歩留まりの低下を抑制することができる。
【００５５】
また、表示欠陥は、製造過程だけでなく製品出荷後においても経年劣化により発生することがある。このような場合でも、４個のＴＦＴ層のうちの１個のＴＦＴ層が劣化したとしても、残りの３個のＴＦＴ層が正常であれば、それに接続された発光層は正常に発光する。そのため、製品寿命を延ばすことができる。
【００５６】
なお、４Ｋ２Ｋの有機ＥＬパネルをフルＨＤの有機ＥＬパネルに作り変えた場合、行方向に隣接する２個、列方向に隣接する４個の合計４個のＴＦＴ層を同じ時刻に同じように駆動させればよい。例えば、隣接する２行のゲート線１２１の両方にオン信号を与え、隣接する２列のデータ線１２２に同じデータ信号を与えればよい。これにより、４Ｋ２Ｋの４個の副画素をフルＨＤの１個の副画素として機能させることができる。
【００５７】
［有機ＥＬパネルの製造方法］
図７は、本発明の実施形態に係る有機ＥＬパネルの製造工程を示すフロー図である。
【００５８】
まず、基板１１上にＴＦＴ層１２を４Ｋ２Ｋの規格で形成することにより、薄膜トランジスタアレイ基板を形成する（ステップＳ１０１）。
【００５９】
次に、薄膜トランジスタアレイ基板に対して、アレイテスタによる表示欠陥の検査を実施する（ステップＳ１０２）。ここでは、例えば、薄膜トランジスタ素子の電気特性に異常があるか否かを検査する。検査の結果、表示欠陥が許容範囲内であれば、薄膜トランジスタアレイ基板上に層間絶縁膜を形成し（ステップＳ１０３）、そのまま４Ｋ２Ｋの規格で画素電極を形成する（ステップＳ１０４）。
【００６０】
そして、画素電極に対して、パターン検査による表示欠陥の検査を実施する（ステップＳ１０５）。ここでは、例えば、隣接する画素電極が結合していないか、画素電極上に異物が存在していないか、画素電極の形状に欠損部が生じていないか、などを検査する。検査の結果、表示欠陥が許容範囲内であれば、そのまま４Ｋ２Ｋの規格で隔壁を形成する（ステップＳ１０６）。
【００６１】
そして、隔壁に対して、パターン検査による表示欠陥の検査を実施する（ステップＳ１０７）。ここでは、例えば、隔壁の開口部に異物が存在していないか、隔壁の開口部の形状に欠損部が生じていないか、などを検査する。検査の結果、表示欠陥が許容範囲内であれば、そのまま４Ｋ２Ｋの規格で発光層を形成する（ステップＳ１０８）。
【００６２】
一方、ステップＳ１０２の検査の結果、表示欠陥が許容範囲外であれば、薄膜トランジスタアレイ基板上に層間絶縁膜を形成し（ステップＳ１０９）、フルＨＤの規格で画素電極を形成する（ステップＳ１１０）。即ち、画素電極を形成する工程では、４個のＴＦＴ層に対して１個の画素電極が割り当てられるように画素電極が形成される。フルＨＤの規格の画素電極の面積は、４Ｋ２Ｋの規格の画素電極の面積の約４倍である。そのため、１個の画素電極の面積は、４個のＴＦＴ層の面積とほぼ同じとなる。なお、層間絶縁膜は、４Ｋ２ＫでもフルＨＤでも同じように形成すればよい。その後、フルＨＤの規格で隔壁を形成し（ステップＳ１１１）、フルＨＤの規格で発光層を形成する（ステップＳ１１２）。
【００６３】
また、ステップＳ１０５の検査の結果、表示欠陥が許容範囲外であれば、４Ｋ２Ｋの規格で形成された画素電極上にフルＨＤの規格で隔壁を形成し（ステップＳ１１３）、その後、フルＨＤの規格で発光層を形成する（ステップＳ１１４）。即ち、隔壁を形成する工程では、４個の画素電極に対して１個の開口部が割り当てられるように開口部が形成される。フルＨＤ規格の開口部の面積は、４Ｋ２Ｋの規格の開口部の面積の約４倍である。そのため、１個の開口部の面積は、４個の画素電極の面積とほぼ同じとなる。
【００６４】
また、ステップＳ１０７の検査の結果、表示欠陥が許容範囲外であれば、４Ｋ２Ｋの規格で形成された隔壁にフルＨＤの規格で発光層を形成する（ステップＳ１１５）。即ち、発光層を形成する工程では、行方向に隣接する２個、列方向に隣接する２個の合計４個の発光層が、同じ発光色になるように形成される。
【００６５】
このように、４Ｋ２Ｋの有機ＥＬパネルの製造過程で表示欠陥の検査を３回実施し、３回とも表示欠陥が許容範囲であれば４Ｋ２Ｋの有機ＥＬパネルを完成させ、１回でも表示欠陥が許容範囲外になればフルＨＤの有機ＥＬパネルに作り変える。このようにすることで、製造の歩留まりの低下を抑制することができる。
【００６６】
なお、本実施形態では、有機ＥＬパネルは表示欠陥の検査結果に応じて製造工程が異なることとなる。そのため、最終的に出来上がる有機ＥＬパネルの構造も異なる。図８、９、１０、１１は、それぞれ異なる製造工程で製造されていく様子を模式的に表した図である。
【００６７】
具体的には、図８は、図７のステップＳ１０２、Ｓ１０５、Ｓ１０７の全てで表示欠陥が許容範囲内であると判定され、最終的には図７のステップＳ１０８にたどり着いた場合の有機ＥＬパネルを示している。
【００６８】
また、図９は、図７のステップＳ１０２で表示欠陥が許容範囲外であると判定され、最終的には図７のステップＳ１１２にたどり着いた場合の有機ＥＬパネルを示している。なお、図１〜６を用いて説明した有機ＥＬパネルは、この製造工程で製造されたものである。この場合は、１個のフルＨＤの副画素が、４Ｋ２Ｋサイズの４個のＴＦＴ層、フルＨＤサイズの１個の画素電極、フルＨＤサイズの１個の発光層で構成される。
【００６９】
また、図１０は、図７のステップＳ１０５で表示欠陥が許容範囲外であると判定され、最終的には図７のステップＳ１１４にたどり着いた場合の有機ＥＬパネルを示している。この場合は、１個のフルＨＤの副画素が、４Ｋ２Ｋサイズの４個のＴＦＴ層、４Ｋ２Ｋサイズの４個の画素電極、フルＨＤサイズの１個の発光層で構成される。
【００７０】
また、図１１は、図７のステップＳ１０７で表示欠陥が許容範囲外であると判定され、最終的には図７のステップＳ１１５にたどり着いた場合の有機ＥＬパネルを示している。この場合は、１個のフルＨＤの副画素が、４Ｋ２Ｋサイズの４個のＴＦＴ層、４Ｋ２Ｋサイズの４個の画素電極、４Ｋ２Ｋサイズの４個の発光層で構成される。
【００７１】
［変形例］
（１）表示欠陥があるＴＦＴ層の取り扱い
上記実施形態では、表示欠陥の発生の有無にかかわらず全てのＴＦＴ層が画素電極に電気的に接続されている。これにより、表示欠陥の発生したＴＦＴ層と画素電極との電気的接続を遮断させるための特別な工程を設けなくてもよいので、製造工程の簡易化を図ることができる。しかしながら、本発明は、これに限らない。表示欠陥の発生したＴＦＴ層と画素電極との電気的接続を遮断させることとしてもよい。図１２は、画素電極のレイアウトを示す平面図であり、図１３（ａ）は、図１２のＡ−Ａ線の位置での断面図、図１３（ｂ）は、図１２のＢ−Ｂ線の位置での断面図である。この例では、ＴＦＴ層１２ｂに表示欠陥が発生していることとし、ＴＦＴ層１２ｂの引出電極と画素電極１４ａとの間に絶縁材料２２を挟むことで、これらの電気的接続を遮断している。これは、例えば、層間絶縁膜１３を形成した後に、ディスペンサを用いて目的のコンタクトホールに絶縁材料を注入することにより実現することができる。このように、表示欠陥の発生したＴＦＴ層と画素電極との電気的接続を遮断させることにより、欠陥のＴＦＴ層が発光輝度に与える悪影響を低減することができる。なお、電気的接続の遮断は、この方法に限らず、ＴＦＴ層の特定の配線パターンをレーザーで焼き切る方法でもよい。
【００７２】
（２）薄膜トランジスタアレイ基板
上記実施形態では、各ＴＦＴ層は、２個の薄膜トランジスタ素子と１個の保持容量を備えた構成であるが、本発明は、これに限らない。例えば、図１４に示すように、各ＴＦＴ層が、１個の薄膜トランジスタ素子を備えた構成でもよい。この例では、ゲート線５１１が各行に配され、電源線５１３が各列に配されている。そして、ＴＦＴ層５１ａに着目すると、４Ｋ２Ｋの規格で定まる１区画に１個の駆動トランジスタ５１４ａが形成されている。駆動トランジスタ５１４ａのソースドレイン電極は引出電極５１７ａに電気的に接続されており、引出電極１２７はコンタクト部分５４１ａを介して画素電極に電気的に接続されている。
【００７３】
（３）駆動方式
上記実施形態では、有機ＥＬパネルは、副画素毎に画素回路を備えたアクティブマトリクス方式の有機ＥＬパネルであるが、本発明は、これに限らない。例えば、パッシブマトリクス方式の有機ＥＬパネルであってもよい。パッシブマトリクス方式では、第１電極配線層と第２電極配線層との間に発光層が形成されており、第１電極配線層には行方向に形成された複数の帯形状の行方向電極配線が設けられ、第２電極配線層には列方向に形成された複数の帯形状の列方向電極配線が設けられている。そして、行方向電極配線と列方向電極配線とが各々交差する交差領域が１個の副画素となる。このようなパッシブマトリクス方式の有機ＥＬパネルに本発明を適用した場合、例えば、第１電極配線層は４Ｋ２Ｋの規格で形成され、第２電極配線層はフルＨＤの規格で形成される、ということになる。
【００７４】
（４）副画素の結合数
上記実施形態では、解像度の高い規格の副画素４個をそれよりも解像度の低い規格の副画素１個として用いているが、本発明は、これに限らない。２以上の整数個の副画素を１個の副画素として用いれば、表示欠陥が許容範囲内に収まる可能性を高める効果を得ることができる。
【００７５】
（５）副画素の結合レイアウト
上記実施形態では、結合する４個の副画素として、行方向に隣接した２個、列方向に隣接した２個の合計４個が選択されているが、本発明は、これに限らない。例えば、行方向に隣接した４個が選択されてもよいし、列方向に隣接した４個が選択されてもよい。また、例えば、図８（ｄ）のような場合、同色で行方向に隣接した２個、列方向に隣接した２個の合計４個が選択されてもよい。この場合、行方向に３色が並んでいるので、同色で行方向に隣接した２個を選択すると、これらの間に異なる色が２個挟まる形となる。このように、必ずしも結合する副画素が隣接していなくてもよい。
【００７６】
（６）解像度
上記実施形態では、解像度の高い規格として４Ｋ２Ｋ、解像度の低い規格としてフルＨＤを挙げているが、本発明は、これに限らない。デジタルテレビ用途、パソコンのモニター用途、携帯電話機や携帯型音楽プレーヤー等の携帯端末用途など、用途に応じて種々の規格が提案されている。本発明は、これらの種々の規格に適用可能である。
【００７７】
（７）隔壁の形状
上記実施形態では、隔壁に形成された開口部は副画素毎に個別に設けられているが、本発明は、これに限られない。開口部が複数の副画素に共通に設けられていてもよい。例えば、いわゆるラインバンクのように、開口部が１列分の副画素に共通に設けられてもよい。
【００７８】
（８）光取り出し方法
上記実施形態では、画素電極に光反射性の材料を用い、共通電極に透光性の材料を用いた、トップエミッション型の有機ＥＬパネルを説明しているが、本発明は、これに限らない。ボトムエミッション型の有機ＥＬパネルであっても適用可能である。
【００７９】
（９）製品形態
上記実施形態の有機ＥＬパネルは、そのまま販売経路に流通する場合もあるし、デジタルテレビ（図１５参照）等の表示装置に組み込まれて流通する場合もある。
【００８０】
（１０）欠陥検査
上記実施形態では、３回の検査を実施しているが、本発明は、これに限らない。例えば、この３回の中の何れか１回だけでもよいし、何れか２回だけでもよい。
【産業上の利用可能性】
【００８１】
本発明は、例えば、デジタルテレビ等の表示装置に利用可能である。
【符号の説明】
【００８２】
１１    基板
１２ａ〜１２ｌ  ＴＦＴ層
１３    層間絶縁膜
１４ａ〜１４ｄ  画素電極
１５    隔壁
１５ａ〜１５ｄ  開口部
１６ａ〜１６ｄ  発光層
１７    共通電極
１８    封止層
１９    ブラックマトリクス
２０ａ，２０ｂ  カラーフィルタ
２１    基板
２２    絶縁材料
５１ａ〜５１ｄ  ＴＦＴ層
１００    有機ＥＬパネル
１２１    ゲート線
１２２    データ線
１２３    電源線
１２４    スイッチングトランジスタ
１２５    駆動トランジスタ
１２６    保持容量
１２７    引出電極
１４１ａ〜１４１ｌ  コンタクト部分
５１１    ゲート線
５１３    電源線
５１４ａ〜５１４ｌ  駆動トランジスタ
５１７ａ  引出電極
５４１ａ  コンタクト部分
【図１】
0005850472.tif 000002
【図２】
0005850472.tif 000003
【図３】
0005850472.tif 000004
【図４】
0005850472.tif 000005
【図５】
0005850472.tif 000006
【図６】
0005850472.tif 000007
【図７】
0005850472.tif 000008
【図８】
0005850472.tif 000009
【図９】
0005850472.tif 000010
【図１０】
0005850472.tif 000011
【図１１】
0005850472.tif 000012
【図１２】
0005850472.tif 000013
【図１３】
0005850472.tif 000014
【図１４】
0005850472.tif 000015
【図１５】
0005850472.tif 000016