(57)【特許請求の範囲】
【請求項１】
複数の画素および前記複数の画素から信号を読み出すための信号線を有し、第１基板と第２基板とを結合して構成された固体撮像装置であって、
前記複数の画素のそれぞれは、
前記第１基板に配された光電変換部と、
前記第１基板に配され、電荷を保持するための保持部と、
前記第１基板に配され、前記光電変換部において生じた電荷を前記保持部に転送する転送部と、
前記第１基板に配され、前記保持部に所定の電圧を供給して前記保持部の電位をリセットする第１リセットトランジスタと、
前記第１基板に配され、前記保持部に接続された第１電極と、
前記第２基板に配され、前記第１電極とは異なる第２電極と、
前記第２基板に配され且つ前記第２電極に接続された増幅部であって、前記保持部の信号を増幅する増幅部と、
前記第２基板に配され、所定の電圧が供給された電源線から前記増幅部の入力ノードに該所定の電圧を供給して前記入力ノードの電位をリセットする第２リセットトランジスタと、
を含んでおり、
前記保持部と前記増幅部とは、前記第１電極と前記第２電極とにより形成された容量によって電気的に接続されている、
ことを特徴とする固体撮像装置。
【請求項２】
複数の画素および前記複数の画素からの信号を出力するための信号線を有し、第１基板と第２基板とを結合して構成された固体撮像装置であって、
前記複数の画素のそれぞれは、
前記第１基板に配された光電変換部と、
前記第１基板に配され、電荷を保持するための保持部と、
前記第１基板に配され、前記光電変換部において生じた電荷を前記保持部に転送する転送部と、
前記第１基板に配され、前記保持部に所定の電圧を供給して前記保持部の電位をリセットする第１リセットトランジスタと、
前記第１基板に配され、前記保持部に接続された第１電極と、
前記第２基板に配され、前記第１電極とは異なる第２電極と、
前記第２基板に配され且つ前記第２電極に接続された増幅部であって、前記保持部の信号を増幅する増幅部と、
前記第２基板に配され、所定の電圧が供給された電源線から前記増幅部の入力ノードに該所定の電圧を供給して前記入力ノードの電位をリセットする第２リセットトランジスタと、
を含んでおり、
前記第１電極と前記第２電極との間では、これらの容量性結合によって、前記転送部により前記保持部に転送された電荷に基づく信号が伝達される、
ことを特徴とする固体撮像装置。
【請求項３】
前記第１基板は、前記転送部を制御するための制御信号を伝搬する第１配線を有し、
前記第２基板は、前記制御信号を伝搬する第２配線を有し、
前記第１配線に接続された電極と前記第２配線に接続された電極とは、直接又は導電体を介して接触している、
ことを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記第１基板は、前記複数の画素を駆動するための駆動信号を伝搬する第３配線を有し、
前記第２基板は、前記駆動信号を伝搬する第４配線を有し、
前記第３配線に接続された電極と前記第４配線に接続された電極とは、直接又は導電体を介して接触している
ことを特徴とする請求項１から請求項３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第１電極と前記第２電極との間には絶縁体が配されている、
ことを特徴とする請求項１から請求項４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第１基板及び前記第２基板のうちの前記第２基板は、前記転送部と前記増幅部と前記第１リセットトランジスタと前記第２リセットトランジスタとをそれぞれ制御するための制御部を有する、
ことを特徴とする請求項１から請求項５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第１基板及び前記第２基板のうちの前記第２基板は、前記複数の画素からの信号を処理する信号処理部を有する、
ことを特徴とする請求項１から請求項６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記第１基板において、前記転送部はＭＯＳＦＥＴで構成され、前記第１リセットトランジスタはＪ−ＦＥＴで構成されている、
ことを特徴とする請求項１から請求項７のいずれか１項に記載の固体撮像装置。
【請求項９】
請求項１から請求項８のいずれか１項に記載の固体撮像装置を備える
ことを特徴とするカメラ。
【請求項１０】
複数の画素および前記複数の画素からの信号を出力するための信号線を有し、第１基板と第２基板とを結合して構成された固体撮像装置の製造方法であって、
前記複数の画素のそれぞれは、
前記第１基板に配された光電変換部と、
前記第１基板に配され、電荷を保持するための保持部と、
前記第１基板に配され、前記光電変換部において生じた電荷を前記保持部に転送する転送部と、
前記第１基板に配され、前記保持部に所定の電圧を供給して前記保持部の電位をリセットする第１リセットトランジスタと、
前記第１基板に配され、前記保持部に接続された第１電極と、
前記第２基板に配され、前記第１電極とは異なる第２電極と、
前記第２基板に配され且つ前記第２電極に接続された増幅部であって、前記保持部の信号を増幅する増幅部と、
前記第２基板に配され、所定の電圧が供給された電源線から前記増幅部の入力ノードに該所定の電圧を供給して前記入力ノードの電位をリセットする第２リセットトランジスタと、
を含んでおり、
固体撮像装置の製造方法は、前記第１基板と前記第２基板とを結合し、前記第１電極と前記第２電極とが容量を形成することによって、前記保持部と前記増幅部とを電気的に接続する接続工程を含む、
ことを特徴とする固体撮像装置の製造方法。
【請求項１１】
前記接続工程は、前記第１基板の前記第１電極が配された面及び前記第２基板の前記第２電極が配された面の少なくともいずれか一方に絶縁体を堆積してから為される、
ことを特徴とする請求項１０に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、その製造方法、及びカメラに関する。
【背景技術】
【０００２】
半導体チップの大規模化や製造工程の複雑化のため、複数の基板を個別に製造し、これらをバンプによって接続する技術が用いられうる。
【０００３】
特許文献１の図２には、画素セル１６の信号を受信回路１７に出力するための電極及び画素セル１６の信号を受信回路１７に入力するための電極で容量を形成することによって、画素セル１６と受信回路１７とが電気的に接続された構造が開示されている。ここで、画素セル１６は、光電変換部と、光電変換部において生じた電荷を転送するための転送部、及びその電荷の量の応じた信号を増幅する増幅部等を含む。また、特許文献１の図６乃至１０に開示されているように、２つの電極が形成する容量は、この画素セル１６より後段（インバータやマルチプレクサ等の後）に配されてもよい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８５７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１によると、固体撮像装置は、画素セル１６を含む基板（固体撮像素子１１）と、受信回路１７を含む基板（信号処理素子１２）とが結合して形成されている。画素セル１６を含む基板には光電変換部と転送部と増幅部とが配置されているため、光電変換部の面積を確保して各画素の開口率を向上することが困難になっている。
【０００６】
本発明は、発明者による上記課題の認識を契機として為されたものであり、固体撮像装置の高画素化に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、複数の画素および前記複数の画素から信号を読み出すための信号線を有し、第１基板と第２基板とを結合して構成された固体撮像装置であって、前記複数の画素のそれぞれは、前記第１基板に配された光電変換部と、前記第１基板に配され、電荷を保持するための保持部と、前記第１基板に配され、前記光電変換部において生じた電荷を前記保持部に転送する転送部と、前記第１基板に配され、前記保持部に所定の電圧を供給して前記保持部の電位をリセットする第１リセットトランジスタと、前記第１基板に配され、前記保持部に接続された第１電極と、前記第２基板に配され、前記第１電極とは異なる第２電極と、前記第２基板に配され且つ前記第２電極に接続された増幅部であって、前記保持部の信号を増幅する増幅部と、前記第２基板に配され、所定の電圧が供給された電源線から前記増幅部の入力ノードに該所定の電圧を供給して前記入力ノードの電位をリセットする第２リセットトランジスタと、を含んでおり、前記保持部と前記増幅部とは、前記第１電極と前記第２電極とにより形成された容量によって電気的に接続されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、固体撮像装置の高画素化に有利である。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の固体撮像装置の構成の例を説明する図。
【図２】第１実施形態の固体撮像装置の回路構成の例について説明する図。
【図３】第２実施形態の固体撮像装置の回路構成の例について説明する図。
【発明を実施するための形態】
【００１０】
＜第１実施形態＞
図１及び２を参照しながら、第１実施形態の固体撮像装置１０を説明する。図１は、第１基板１１と第２基板１２とを結合して構成された固体撮像装置１０を示している。図１（ａ）は、固体撮像装置１０の上面図を模式的に示している。図１（ｂ）は、固体撮像装置１０の側面図を模式的に示している。第１基板１１の電極Ｎｍと第２基板１２の電極Ｎｍとは、例えば、導電体（ここでは、マイクロバンプ１５）を介して接触している。第１基板１１の電極Ｎｍと第２基板１２の電極Ｎｍとは、直に（直接）接触していてもよく、電気的に導通する状態であればよい。また、第１基板１１の電極Ｎ１と第２基板１２の電極Ｎ２とは、これら２つの電極により形成された容量によって電気的に接続されている。別の観点で言えば、電極Ｎ１と電極Ｎ２との間で容量性結合（Ｃａｐａｃｉｔｉｖｅ  Ｃｏｕｐｌｉｎｇ）により信号が伝達される。このような容量による接続は、後述のように、複数の画素が配された撮像部３０において用いられうる。このようにして、第１基板１１と第２基板１２とは結合しているが、固体撮像装置１０は、この結合を補助するための部材、又は第１基板１１と第２基板１２との間に接着性を有する充填剤をさらに含んでもよい。以下、図２を参照しながら、固体撮像装置１０の回路構成について述べる。
【００１１】
第１基板１１は、光電変換部ＰＤ１及びＰＤ２と、保持部としてのＦＤ容量ＣＦＤ（フローティングディフュージョン容量）と、転送部としての転送トランジスタＭＴＸ１及びＭＴＸ２と、第１電極Ｎ１と、を備える。光電変換部ＰＤ１及びＰＤ２には、ここでは、フォトダイードを用いている。ＦＤ容量ＣＦＤは、光電変換部ＰＤ１及びＰＤ２の少なくともいずれか一方において生じた電荷を保持する。転送トランジスタＭＴＸ１は、光電変換部ＰＤ１において生じた電荷をＦＤ容量ＣＦＤに転送する。転送トランジスタＭＴＸ２は、光電変換部ＰＤ２において生じた電荷をＦＤ容量ＣＦＤに転送する。ＦＤ容量ＣＦＤは、ここでは、転送トランジスタＭＴＸ１及び転送トランジスタＭＴＸ２で共用されている。第１電極Ｎ１は、ＦＤ容量ＣＦＤに接続されている。
【００１２】
第２基板１２は、第２電極Ｎ２と、増幅部として増幅トランジスタＭＳＦと、固体撮像装置２０を駆動するための垂直走査回路４０とを備える。増幅トランジスタＭＳＦは、第２電極Ｎ２に接続され、保持部の信号を増幅する。ここで、ＦＤ容量ＣＦＤと増幅トランジスタＭＳＦとは、第１電極Ｎ１と第２電極Ｎ２とが容量ＣＴＸを形成することによって電気的に接続されている。
【００１３】
第１基板１１は、転送トランジスタＭＴＸ１を制御するための制御信号ＴＸ１を伝搬する配線ＬＴＸ１１（第１配線）を有する。また、第２基板１２は、制御信号ＴＸ１を伝搬する配線ＬＴＸ１２（第２配線）を有する。配線ＬＴＸ１１に接続された電極Ｎｍと配線ＬＴＸ１２に接続された電極Ｎｍとは、例えば、マイクロバンプ１５を介して接触している。同様にして、第１基板１１は、転送トランジスタＭＴＸ２を制御するための制御信号ＴＸ２を伝搬する配線ＬＴＸ２１を有する。また、第２基板１２は、制御信号ＴＸ２を伝搬する配線ＬＴＸ２２を有する。配線ＬＴＸ２１に接続された電極Ｎｍと配線ＬＴＸ２２に接続された電極Ｎｍとは、例えば、マイクロバンプ１５を介して接触している。また、制御信号ＴＸ１及びＴＸ２は、例えば、垂直走査回路４０から出力されうる。
【００１４】
また、第１基板１１は、ＦＤ容量ＣＦＤの電位をリセットするリセットトランジスタＭＲＥＳ１（第１リセット部）を備えうる。第２基板１２は、増幅トランジスタＭＳＦのゲート（入力）の電位をリセットするリセットトランジスタＭＲＥＳ２（第２リセット部）を備えうる。ＦＤ容量ＣＦＤと増幅トランジスタＭＳＦのゲートとが容量を介して接続されているため、それぞれのノードの電位をリセットできるように、２つのリセットトランジスタＭＲＥＳ１及びＭＲＥＳ２が設けられることが好ましい。ここで、リセットトランジスタＭＲＥＳ１に電源ＶＲＥＳ１を供給する電源配線と、リセットトランジスタＭＲＥＳ２に電源ＶＲＥＳ２を供給する電源配線とは個別に配されている。ここで、容量ＣＴＸは、ＦＤ容量ＣＦＤの電位の変動（ＡＣ成分）を増幅トランジスタＭＳＦに伝搬するため、ＦＤ容量ＣＦＤの電位と、増幅トランジスタＭＳＦのゲートの電位とは、異なる電位であっても問題ない。
【００１５】
例えば、転送トランジスタＭＴＸ１のゲートに与えられる制御信号ＴＸ１が活性化されると、光電変換部ＰＤ１において受光によって発生し蓄積された電荷が、転送トランジスタＭＴＸ１によって、ＦＤ容量ＣＦＤに転送される。ここで、容量ＣＴＸは、前述のとおり、ＦＤ容量ＣＦＤの電位の変動（ＡＣ成分）を増幅トランジスタＭＳＦに伝搬する。よって、増幅トランジスタＭＳＦに流れる電流量は、ＦＤ容量ＣＦＤに転送された電荷量の変動に応じて変化しうる。したがって、固体撮像装置１０は、容量ＣＴＸの容量値が大きくなるように設計されるとよい。具体的には、第１電極Ｎ１と第２電極Ｎ２との間（間隙Ｓ）には、誘電率の高い絶縁体が配されるとよい。また、選択トランジスタＭＳＥＬのゲートに与えられる制御信号ＳＥＬが活性化されると、選択トランジスタＭＳＥＬは、増幅トランジスタＭＳＦの電流量に応じた画素信号を列信号線ＬＨに出力しうる。画素信号は、その後、第２基板１２が備える水平走査回路（不図示）によって画像信号として処理されうる。ここで、増幅トランジスタＭＳＦは、電流源（不図示）から定電流が供給される列信号線ＬＨに接続されており、即ち、ソースフォロア回路を構成しうる。これにより、増幅トランジスタＭＳＦのソースの電位は、ＦＤ容量ＣＦＤに転送された電荷の量に応じて変化しうる。
【００１６】
ここでは、画素信号の読出動作を高速化するため、また、ダイナミックレンジを広くするため、選択トランジスタＭＳＥＬを用いた回路構成にしたが、選択トランジスタＭＳＥＬを用いない構成にしてもよい。また、ここでは、２つの光電変換部ＰＤ１及びＰＤ２に対して、１つの画素信号の読出部（増幅トランジスタＭＳＦ及び選択トランジスタＭＳＥＬを含む。）が配置されているが、本実施形態はこの構成には限られない。例えば、１つの光電変換部に対して１つの読出部が配置されてもよいし、３つ以上の光電変換部に対して１つの読出部が配置されてもよい。
【００１７】
固体撮像装置１０の製造方法は、第１基板１１と第２基板１２とを結合し、第１電極Ｎ１と第２電極Ｎ２とが容量を形成することによって、ＦＤ容量ＣＦＤと増幅トランジスタＭＳＦとを電気的に接続する接続工程を含む。ここで、図２に示されるように、第１基板１１の第１電極Ｎ１が配された面をＡ面とし、第２基板１２の第２電極Ｎ２が配された面をＢ面とする。この接続工程は、Ａ面及びＢ面の少なくともいずれか一方において、例えば、容量ＣＴＸが形成されるべき領域に絶縁体を堆積してから為されうる。また、この接続工程は、接着性を有する絶縁体を用いて、Ａ面とＢ面とを貼り合わせることによっても為されうる。接着性を有する絶縁体として、例えば、ＯＨ基を有する部材が用いられ、例えば、酸化シリコンが用いられうる。また、ハフニウムオキサイド等の誘電率の高い部材を用いてもよい。
【００１８】
以上のように、本実施形態によると、第１基板１１と第２基板１２とは、それぞれ個別に製造されるため、それぞれに適した半導体製造プロセスを選択して、それぞれを製造することが可能である。例えば、光電変換部ＰＤ１等を含む第１基板１１の製造については、光電変換部の面積を確保して各画素の開口率を向上することが可能になり、固体撮像装置１０の高画素化に有利である。また、第１基板１１については、ノイズを抑制する設計及び製造に注力することが可能になり、撮像部３０の設計に有利である。一方で、増幅トランジスタＭＳＦやバッファ回路（不図示）を含む第２基板１２の製造については、例えば、高速動作を優先した設計に注力すること、及びそれに有利な製造プロセスを選択することが可能になる。例えば、第１基板１１及び第２基板１２のうち第２基板１２の製造においては、シリサイドプロセスを用いることができる。例えば、シリサイドを形成するための金属は、光電変換部においては白傷などのノイズの原因になりうるため、第１基板１１の製造においては、シリサイドプロセスを行わないこととすることができる。一方、第２基板１２の製造においてはシリサイドプロセスを用いて、画質の低下を抑制しつつ、固体撮像装置の動作の高速化を図ることができる。また、マイクロバンプで２つの基板を接続する場合は、貼り合わせの位置ずれ等によって隣接する画素との間でショート不良等が生じうる。しかし、本実施形態によると、第１基板１１と第２基板１２とを絶縁体を介して貼り合わせるため、このようなショート不良等の発生を低減し、歩留まりの向上を図ることができる。
【００１９】
＜第２実施形態＞
図３を参照しながら、第２実施形態の固体撮像装置２０を説明する。固体撮像装置２０は、第１実施形態と同様にして、第１基板２１と第２基板２２とを結合して構成される。本実施形態は、ＦＤ容量ＣＦＤの電位をリセットするためのトランジスタとして、トランジスタＭＲＥＳ１（ＭＯＳＦＥＴ）ではなく、トランジスタＪＲＥＳ１（Ｊ−ＦＥＴ）を用いる点で第１実施形態と異なる。これにより、第１基板２１においては、ＭＯＳＦＥＴは転送トランジスタＭＴＸ１及びＭＴＸ２にのみ用いられうる。よって、第１基板２１におけるＭＯＳＦＥＴの設計については、光電変換部において生じた電荷を転送するための設計に特化できる点で有利である。例えば、転送トランジスタＭＴＸ１及びＭＴＸ２は、その導通状態における抵抗値と光電変換部ＰＤ１及びＰＤ２の容量値との関係から、画素信号の読み出しに要する時間が目標値に収まるように設計されればよい。よって、例えば、転送トランジスタＭＴＸ１及びＭＴＸ２のゲートの幅及び長さや、そのゲート絶縁膜の膜厚及び材料等を、固体撮像装置２０の仕様にしたがって設計すればよい。このように、本実施形態によると、固体撮像装置２０の高画素化に有利である。また、本実施形態においては、リセットトランジスタＪＲＥＳ１（Ｊ−ＦＥＴ）のゲートとドレインとがショートされている。これにより、リセットトランジスタの駆動に必要な配線の数を低減することが可能である。前述の第１実施形態においても、同様にして、リセットトランジスタのゲートとドレインとがショートされてもよく、リセットトランジスタの駆動に必要な配線の数を低減することが可能である。
【００２０】
以上の２つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途、機能、およびその他の仕様の変更が適宜可能であり、他の実施形態によっても実施されうることは言うまでもない。センサ部は、例えば、ＣＭＯＳイメージセンサとして構成され、その他の如何なるセンサでもよい。
【００２１】
また、以上の実施形態は、カメラに含まれる固体撮像装置について述べたが、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
0006016434.tif 000002
【図２】
0006016434.tif 000003
【図３】
0006016434.tif 000004