(57)【特許請求の範囲】
【請求項１】
第１の物理量を示す第１チャネルの信号を構成する第１チャネル第１信号および第１チャネル第２信号と、第２の物理量を示す第２チャネルの信号を構成する第２チャネル第１信号および第２チャネル第２信号と、を出力する物理量トランスデューサーと、
前記第１チャネル第１信号と、前記第２チャネル第１信号とが入力され、第１チャネル計測期間においては前記第１チャネル第１信号を第１信号として出力し、第２チャネル計測期間においては前記第２チャネル第１信号を前記第１信号として出力する第１マルチプレクサーと、
前記第１チャネル第２信号と、前記第２チャネル第２信号とが入力され、前記第１チャネル計測期間においては前記第１チャネル第２信号を第２信号として出力し、前記第２チャネル計測期間においては前記第２チャネル第２信号を前記第２信号として出力する第２マルチプレクサーと、
前記第１チャネル計測期間および前記第２チャネル計測期間の第１期間において前記第１マルチプレクサーからの前記第１信号が入力され、前記第１チャネル計測期間および前記第２チャネル計測期間の第２期間において前記第２マルチプレクサーからの前記第２信号が入力され、前記第１信号と前記第２信号の差分に対応する信号を出力し、スイッチドキャパシター回路により構成される増幅回路と、
前記増幅回路からの出力信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
を含み、
前記増幅回路は、
演算増幅器と、
第２入力ノードにアナロググランド電圧が設定された前記演算増幅器の第１入力ノードと、第１ノードとの間に設けられ、前記演算増幅器のオフセット電圧に対応する電荷を蓄積するオフセットキャンセル用キャパシターと、
前記増幅回路の入力ノードと前記演算増幅器の前記第１入力ノードとの間に設けられるサンプリング用キャパシターと、
前記第１ノードと前記アナロググランド電圧のノードとの間に設けられ、前記第１期間においてオンになり、前記第２期間においてオフになる第１スイッチ素子と、
前記第１ノードと前記演算増幅器の前記出力ノードとの間に設けられ、前記第１期間に
おいてオフになり、前記第２期間においてオンになる第２スイッチ素子と、
前記演算増幅器の前記出力ノードと前記第１入力ノードとの間に設けられ、前記第１期間においてオンになり、前記第２期間においてオフになる第３スイッチ素子と、
前記演算増幅器の前記出力ノードと前記増幅回路の出力ノードとの間に設けられ、前記第１期間においてオフになり、前記第２期間においてオンになる第４スイッチ素子と、を含むことを特徴とする物理量測定装置。
【請求項２】
請求項１において、
前記第１の物理量は、第１軸回りの角速度又は角加速度であり、
前記第２の物理量は、前記第１軸と異なる軸回りの角速度又は角加速度であることを特徴とする物理量測定装置。
【請求項３】
請求項１または２において、
前記オフセットキャンセル用キャパシターは、前記増幅回路のゲインを調整するための複数のユニットキャパシターにより構成されることを特徴とする物理量測定装置。
【請求項４】
請求項１ないし３のいずれか一項において、
前記増幅回路は、
前記Ａ／Ｄ変換器のＡ／Ｄ変換範囲のセンター電圧となるアナロググランド電圧に対して、前記第１信号と前記第２信号の差分に対応する電圧を加算した電圧信号を出力することを特徴とする物理量測定装置。
【請求項５】
請求項１乃至４のいずれか一項において、
第２の物理量トランスデューサーと、
前記第２の物理量トランスデューサーからの信号、および前記増幅回路からの出力信号が入力され、第３信号を出力する第３マルチプレクサーを含み、
前記Ａ／Ｄ変換器は、
前記第３マルチプレクサーからの前記第３信号についてのＡ／Ｄ変換を行うことを特徴とする物理量測定装置。
【請求項６】
請求項５において、
前記第２の物理量トランスデューサーは、第４の物理量を示す第４チャネルの信号と、第５の物理量を示す第５チャネルの信号と、を出力し、
前記第３マルチプレクサーは、
前記第４チャネルの信号および前記第５チャネルの信号が入力され、第４チャネル計測期間においては前記第４チャネルの信号を前記第３信号として出力し、第５チャネル計測期間においては前記第５チャネルの信号を前記第３信号として出力することを特徴とする物理量測定装置。
【請求項７】
請求項６において、
前記第４の物理量は、第２軸方向の加速度であり、
前記第５の物理量は、前記第２軸と異なる軸方向の加速度であることを特徴とする物理量測定装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記第１チャネル第１信号は、前記第１チャネルの第１検出電圧の信号であり、
前記第１チャネル第２信号は、前記第１検出電圧の基準となる第１基準電圧の信号であり、
前記第２チャネル第１信号は、前記第２チャネルの第２検出電圧の信号であり、
前記第２チャネル第２信号は、前記第２検出電圧の基準となる第２基準電圧の信号であ
ることを特徴とする物理量測定装置。
【請求項９】
請求項１乃至７のいずれか一項において、
前記第１チャネル第１信号と前記第１チャネル第２信号は、所定電圧レベルを基準に平衡な関係にある第１差動信号であり、
前記第２チャネル第１信号と前記第２チャネル第２信号は、所定電圧レベルを基準に平衡な関係にある第２差動信号であることを特徴とする物理量測定装置。
【請求項１０】
請求項１乃至９のいずれかに記載の物理量測定装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
近年、ジャイロセンサーや加速度センサーなどのモーションセンサーが脚光を浴びている。このようなモーションセンサーを用いることで、例えば、カメラの手ブレ補正や、ゲーム機における直感的な操作入力などを実現できる。このようなセンサーデバイスからの検出信号を受けて、Ａ／Ｄ変換処理やフィルター処理を行う装置の従来技術としては、例えば特許文献１に開示される技術がある。
【０００３】
ところで、ジャイロセンサーや加速度センサーでは、角速度（或いは角加速度）や加速度の検出信号が、ＤＣ電圧の検出電圧信号として出力される。そして、アプリケーション側は、検出電圧信号により得られた角速度、加速度をソフトウェア処理により積算して、角度、速度、距離などを求める。
【０００４】
しかしながら、ジャイロセンサーや加速度センサーからの検出電圧信号のＤＣ電圧レベルには、プロセスバラツキ等に起因するＤＣオフセットが存在する。従って、このようなＤＣオフセットが存在する検出電圧信号を、上述のように積算して角度、速度、距離を求めると、誤差が非常に大きくなってしまう。
【０００５】
この点、上述の特許文献１の従来技術では、複数の増幅器と複数のオフセット調整レジスターと複数のＤ／Ａ変換器を設けて、演算増幅器のオフセット電圧等をキャンセルしている。
【０００６】
しかしながら、このように複数のＤ／Ａ変換器等を設けてオフセットキャンセルを行う手法では、集積回路装置が大規模化したり、オフセット調整処理の負荷が過大になってしまうという問題がある。特に、精度の高いオフセット調整を行うためには、Ｄ／Ａ変換器のビット数を大きくする必要があり、これは集積回路装置の更なる大規模化を招く。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２００８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の幾つかの態様によれば、センサーデバイスからのチャネル信号が第１、第２信号により構成される場合に、第１、第２信号の差分に対応する信号の精度の高いＡ／Ｄ変換を実現できる集積回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００９】
本発明の一態様は、センサーデバイスからの第１信号が第１期間において入力され、前記第１信号とペアーとなって前記センサーデバイスのチャネル信号を構成する第２信号が第２期間において入力され、前記第１信号と前記第２信号の差分に対応する信号を出力する増幅回路と、前記増幅回路の出力信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器とを含み、前記増幅回路は、前記増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される集積回路装置に関係する。
【００１０】
本発明の一態様によれば、センサーデバイスからの第１信号、第２信号が、各々、第１期間、第２期間において増幅回路により入力される。これらの第１信号、第２信号は、ペアーとなってセンサーデバイスのチャネル信号を構成する。そして増幅回路は、第１信号と第２信号の差分に対応する信号を出力し、Ａ／Ｄ変換器は、出力された信号についてのＡ／Ｄ変換を行う。そして本発明の一態様では、この増幅回路が、その演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。従って、第１信号と第２信号の差分に対応する信号に対して演算増幅器のオフセット電圧が重畳することによる測定誤差を低減できる。従って、センサーデバイスからのチャネル信号が第１、第２信号により構成される場合に、第１、第２信号の差分に対応する信号の精度の高いＡ／Ｄ変換を実現できるようになる。
【００１１】
また本発明の一態様では、前記増幅回路は、前記演算増幅器と、第２入力ノードにアナロググランド電圧が設定された前記演算増幅器の第１入力ノードと、前記アナロググランド電圧のノードとの間に設けられ、前記演算増幅器の前記オフセット電圧に対応する電荷を記憶するオフセットキャンセル用キャパシターを含んでもよい。
【００１２】
このようにすれば、演算増幅器のオフセット電圧に対応する電荷をオフセットキャンセル用キャパシターに記憶（蓄積）することで、第１信号と第２信号の差分に対応する信号に対してオフセット電圧が重畳することによる測定誤差を低減できる。
【００１３】
また本発明の一態様では、前記増幅回路は、前記増幅回路の入力ノードと前記演算増幅器の前記第１入力ノードとの間に設けられるサンプリング用キャパシターを含んでもよい。
【００１４】
このようにすれば、増幅回路の入力ノードに印加された電圧に対応する電荷をサンプリング用キャパシターに記憶すると共にオフセット電圧に対応する電荷をオフセットキャンセル用キャパシターに記憶することで、スイッチドキャパシター回路のオフセットキャンセル機能を実現できるようになる。
【００１５】
また本発明の一態様では、前記オフセットキャンセル用キャパシターは、前記演算増幅器の前記第１入力ノードと第１ノードとの間に設けられ、前記増幅回路は、前記第１ノードと前記アナロググランド電圧のノードとの間に設けられ、前記第１期間においてオンになり、前記第２期間においてオフになる第１スイッチ素子と、前記第１ノードと前記演算増幅器の前記出力ノードとの間に設けられ、前記第１期間においてオフになり、前記第２期間においてオンになる第２スイッチ素子と、前記演算増幅器の前記出力ノードと前記第１入力ノードとの間に設けられ、前記第１期間においてオンになり、前記第２期間においてオフになる第３スイッチ素子を含んでもよい。
【００１６】
このように、第１期間において第３スイッチ素子がオンになることでボルテージフォロワ接続の演算増幅器が実現される。そして第１期間においてサンプリング用キャパシターの一端に第１信号が入力されることで、第１信号の電圧と、アナロググランド電圧にオフセット電圧を加算した電圧との差分電圧に対応した電荷が、サンプリング用キャパシターに蓄積されるようになる。また第１期間において第１スイッチ素子がオンになることで、第１ノードがアナロググランド電圧に設定され、オフセットキャンセル用キャパシターに、オフセット電圧に対応する電荷を記憶できるようになる。そして第２期間において、サンプリング用キャパシターの一端に第２信号が入力され、第２スイッチ素子がオンになることで、第１信号と第２信号の差分に対応する信号を、出力ノードに出力できるようになる。
【００１７】
また本発明の一態様では、前記増幅回路は、前記演算増幅器の前記出力ノードと前記増
幅回路の出力ノードとの間に設けられ、前記第１期間においてオフになり、前記第２期間においてオンになる第４スイッチ素子を含んでもよい。
【００１８】
このようにすれば、第１期間においては第４スイッチ素子がオフになることで、演算増幅器の出力ノードと増幅回路の出力ノードの間の電気的接続を遮断し、第２期間において第４スイッチ素子がオンになることで、演算増幅器の出力ノードの電圧を、増幅回路の出力電圧として出力できるようになる。
【００１９】
また本発明の一態様では、前記オフセットキャンセル用キャパシターは、前記増幅回路のゲインを調整するための複数のユニットキャパシターにより構成されてもよい。
【００２０】
このようにすることで、オフセットキャンセル用キャパシターを構成する複数のユニットキャパシターの接続・非接続を設定することで、増幅回路のゲインを可変に調整できるようになる。
【００２１】
また本発明の一態様では、前記増幅回路は、前記Ａ／Ｄ変換器のＡ／Ｄ変換範囲のセンター電圧となるアナロググランド電圧に対して、前記第１信号と前記第２信号の差分に対応する電圧を加算した電圧信号を出力してもよい。
【００２２】
このようにすれば、第１信号と第２信号の差分電圧によりセンサーデバイスの検出信号が伝えられる場合にも、Ａ／Ｄ変換範囲を、アナロググランド電圧を中心にした広い範囲に設定して、Ａ／Ｄ変換を行うことが可能になる。
【００２３】
また本発明の一態様では、前記センサーデバイスの第１チャネルの信号を構成する第１チャネル第１信号と、前記センサーデバイスの第２チャネルの信号を構成する第２チャネル第１信号とが入力され、第１チャネル計測期間においては前記第１チャネル第１信号を第１信号として出力し、第２チャネル計測期間においては前記第２チャネル第１信号を前記第１信号として出力する第１マルチプレクサーと、前記第１チャネルの信号を構成する第１チャネル第２信号と、前記第２チャネルの信号を構成する第２チャネル第２信号とが入力され、前記第１チャネル計測期間においては前記第１チャネル第２信号を第２信号として出力し、前記第２チャネル計測期間においては前記第２チャネル第２信号を前記第２信号として出力する第２マルチプレクサーとを含み、前記増幅回路には、前記第１チャネル計測期間、前記第２チャネル計測期間の前記第１期間において前記第１マルチプレクサーからの前記第１信号が入力され、前記第１チャネル計測期間、前記第２チャネル計測期間の前記第２期間において前記第２マルチプレクサーからの前記第２信号が入力されてもよい。
【００２４】
このように本発明の一態様では、第１チャネル計測期間においては、第１マルチプレクサーから第１チャネル第１信号が出力され、第２マルチプレクサーから第１チャネル第２信号が出力される。そして増幅回路が、第１チャネル第１信号と第１チャネル第２信号の差分に対応する信号を出力し、Ａ／Ｄ変換器が、出力された信号のＡ／Ｄ変換を行う。一方、第２チャネル計測期間においては、第１マルチプレクサーから第２チャネル第１信号が出力され、第２マルチプレクサーから第２チャネル第２信号が出力される。そして増幅回路は、第２チャネル第１信号と第２チャネル第２信号の差分に対応する信号を出力し、Ａ／Ｄ変換器が、出力された信号のＡ／Ｄ変換を行う。
【００２５】
このようにすれば、各チャネルの信号が第１、第２信号により構成される場合に、各チャネルの第１、第２信号の差分に対応する信号が、時分割でＡ／Ｄ変換されるようになる。従って、第１、第２信号の差分に対応する信号のＡ／Ｄ変換を、少ない回路規模で実現できる。
【００２６】
また本発明の一態様では、第２センサーデバイスからの信号と、前記増幅回路からの出力信号が入力され、第３信号を出力する第３マルチプレクサーを含み、前記Ａ／Ｄ変換器は、前記第３マルチプレクサーからの前記第３信号についてのＡ／Ｄ変換を行ってもよい。
【００２７】
このようにすれば、センサーデバイスからの信号のみならず、第２センサーデバイスからの信号についても、時分割でＡ／Ｄ変換することが可能になる。
【００２８】
また本発明の一態様では、前記第１マルチプレクサーは、前記センサーデバイスからの第３チャネルの信号を構成する第３チャネル第１信号が入力され、第３チャネル計測期間においては前記第３チャネル第１信号を前記第１信号として出力し、前記第２マルチプレクサーは、前記センサーデバイスからの前記第３チャネルの信号を構成する第３チャネル第２信号が入力され、前記第３チャネル計測期間においては前記第３チャネル第２信号を前記第２信号として出力し、前記増幅回路には、前記第１チャネル計測期間、前記第２チャネル計測期間、前記第３チャネル計測期間の前記第１期間において前記第１マルチプレクサーからの前記第１信号が入力され、前記第１チャネル計測期間、前記第２チャネル計測期間、前記第３チャネル計測期間の前記第２期間において前記第２マルチプレクサーからの前記第２信号が入力されてもよい。
【００２９】
このようにすれば、第３チャネル計測期間においては、第１マルチプレクサーから第３チャネル第１信号が出力され、第２マルチプレクサーから第３チャネル第２信号が出力されて、第３チャネル第１信号と第３チャネル第２信号の差分に対応する信号のＡ／Ｄ変換が行われるようになる。
【００３０】
また本発明の一態様では、前記第３マルチプレクサーは、前記第２センサーデバイスからの第４チャネルの信号と第５チャネルの信号と第６チャネルの信号が入力され、第４チャネル計測期間においては前記第４チャネルの信号を前記第３信号として出力し、第５チャネル計測期間においては前記第５チャネルの信号を前記第３信号として出力し、第６チャネル計測期間においては前記第６チャネルの信号を前記第３信号として出力してもよい。
【００３１】
このようにすれば、第１チャネル計測期間〜第３チャネル計測期間では、センサーデバイスからの第１、第２信号の差分に対応する信号を時分割でＡ／Ｄ変換し、第４チャネル計測期間〜第６チャネル計測期間においては、第２センサーデバイスからの信号を時分割でＡ／Ｄ変換できるようになる。
【００３２】
また本発明の一態様では、前記センサーデバイスは、ジャイロセンサーデバイスであり、前記第２センサーデバイスは、加速度センサーデバイスであり、前記ジャイロセンサーデバイスからの前記第１チャネルの信号、前記第２チャネルの信号、前記第３チャネルの信号は、各々、Ｘ軸回りの角速度又は角加速度検出信号、Ｙ軸回りの角速度又は角加速度検出信号、Ｚ軸回りの角速度又は角加速度検出信号であり、前記加速度センサーデバイスからの前記第４チャネルの信号、前記第５チャネルの信号、前記第６チャネルの信号は、各々、Ｘ軸方向の加速度検出信号、Ｙ軸方向の加速度検出信号、Ｚ軸方向の加速度検出信号であってもよい。
【００３３】
このようにすれば、３軸ジャイロセンサーからの角速度又は角加速度検出信号を構成する第１、第２信号については、増幅回路においてその差分信号を生成して、Ａ／Ｄ変換器によりＡ／Ｄ変換できる。一方、３軸加速度センサーからの加速度検出信号については、そのままＡ／Ｄ変換器に入力してＡ／Ｄ変換できるようになる。従って、３軸ジャイロセ
ンサーと３軸加速度センサーからなる６軸モーションセンサーに好適な計測システムを提供できる。
【００３４】
また本発明の一態様では、前記第１チャネル第１信号は、前記第１チャネルの第１検出電圧の信号であり、前記第１チャネル第２信号は、前記第１検出電圧の基準となる第１基準電圧の信号であり、前記第２チャネル第１信号は、前記第２チャネルの第２検出電圧の信号であり、前記第２チャネル第２信号は、前記第２検出電圧の基準となる第２基準電圧の信号であってもよい。
【００３５】
このようにすれば、各チャネルの検出電圧と基準電圧の差分電圧をＡ／Ｄ変換できるため、チャネル間において基準電圧が異なっていても、高精度の測定を実現できるようになる。
【００３６】
また本発明の一態様では、前記第１チャネル第１信号と前記第１チャネル第２信号は、所定電圧レベルを基準に平衡な関係にある第１差動信号であり、前記第２チャネル第１信号と前記第２チャネル第２信号は、所定電圧レベルを基準に平衡な関係にある第２差動信号であってもよい。
【００３７】
このようにすれば、各チャネルの信号が差動信号である場合にも、高精度の測定を実現できるようになる。
【００３８】
また本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００３９】
【図１】本実施形態の集積回路装置の基本的な構成例。
【図２】図２（Ａ）、図２（Ｂ）はスイッチドキャパシター回路により構成される増幅回路の構成例。
【図３】スイッチドキャパシター回路により構成される増幅回路の動作説明図。
【図４】スイッチドキャパシター回路により構成される増幅回路の変形例。
【図５】本実施形態の集積回路装置の詳細な第１の構成例。
【図６】第１の構成例の動作説明図。
【図７】本実施形態の集積回路装置の詳細な第２の構成例。
【図８】第２の構成例の動作説明図。
【図９】図９（Ａ）〜図９（Ｃ）は各チャネル信号を構成する第１、第２信号の説明図。
【図１０】図１０（Ａ）は増幅回路の動作説明図であり、図１０（Ｂ）は各チャネル信号を構成する第１、第２信号が差動信号である場合の例。
【図１１】本実施形態の集積回路装置の詳細な第３の構成例。
【図１２】第３の構成例の動作説明図。
【図１３】本実施形態の詳細な動作説明図。
【図１４】サンプリング用スイッチ素子とマルチプレクサーのスイッチ素子を共用する場合の構成例。
【図１５】本実施形態の集積回路装置を含む電子機器の構成例。
【発明を実施するための形態】
【００４０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４１】
１．構成例
図１に本実施形態の集積回路装置（回路装置）の基本的な構成例を示す。この集積回路装置は、増幅回路ＡＭＰとＡ／Ｄ変換器ＡＤＣを含む。
【００４２】
センサーデバイス１０からのチャネル信号は第１信号ＳＧ１と第２信号ＳＧ２により構成される。即ち、第１信号ＳＧ１と第２信号ＳＧ２がペアーとなってセンサーデバイス１０のチャネル信号が構成され、センサーデバイス１０が検知した物理量の検出信号が伝達される。
【００４３】
増幅回路ＡＭＰには、センサーデバイス１０からの第１信号ＳＧ１が第１期間Ｔ１において入力される。また第１信号ＳＧ１とペアーとなってセンサーデバイス１０のチャネル信号を構成する第２信号ＳＧ２が第２期間Ｔ２において入力される。そして増幅回路ＡＭＰは、第１信号ＳＧ１と第２信号の差分（差分電圧）に対応する信号ＡＭＱを出力する。ここで、第１、第２信号ＳＧ１、ＳＧ２の差分に対応する信号とは、第１、第２信号ＳＧ１、ＳＧ２の差分信号そのものや、差分信号をゲイン倍した信号などである。なおセンサーデバイス１０と増幅回路ＡＭＰの間や増幅回路ＡＭＰとＡ／Ｄ変換器ＡＤＣの間に、後述するマルチプレクサーなどの他の回路素子が介在してもよい。
【００４４】
Ａ／Ｄ変換器ＡＤＣは、増幅回路ＡＭＰの出力信号ＡＭＱについてのＡ／Ｄ変換を行う。ここで出力信号ＡＭＱについてのＡ／Ｄ変換とは、増幅回路ＡＭＰから直接出力される信号ＡＭＱそのもののＡ／Ｄ変換や、増幅回路ＡＭＰからマルチプレクサー等の他の回路素子を介してＡ／Ｄ変換器ＡＤＣに入力された信号のＡ／Ｄ変換などである。
【００４５】
Ａ／Ｄ変換器ＡＤＣとしては例えば逐次比較型のＡ／Ｄ変換器（例えば１０〜１６ビット）を採用できる。逐次比較型のＡ／Ｄ変換器は、例えば、比較回路と、逐次比較レジスターと、Ｄ／Ａ変換器を備え、入力信号をサンプリング（サンプル・ホールド）した信号を逐次比較動作によりＡ／Ｄ変換することでデジタルデータを出力する。なおＡ／Ｄ変換器ＡＤＣとして、逐次比較型以外のＡ／Ｄ変換器を採用することも可能である。
【００４６】
図２（Ａ）に増幅回路ＡＭＰの構成例を示す。この増幅回路ＡＭＰは、増幅回路ＡＭＰが有する演算増幅器ＯＰのオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。ここで演算増幅器ＯＰのオフセット電圧は、入力換算オフセット電圧であり、例えば演算増幅器ＯＰの第１、第２入力ノードＮＩ１、ＮＩ２の間のオフセット電圧である。
【００４７】
なお本実施形態の増幅回路ＡＭＰは図２（Ａ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、その接続関係を変更するなどの種々の変形実施が可能である。
【００４８】
図２（Ａ）の増幅回路ＡＭＰは、演算増幅器ＯＰと、オフセットキャンセル用キャパシターＣＯＦを含む。オフセットキャンセル用キャパシターＣＯＦは、その第２入力ノードＮＩ２（非反転入力ノード）にアナロググランド電圧ＡＧＮＤが設定された演算増幅器ＯＰ（ボルテージフォロワ接続の演算増幅器）の第１入力ノードＮＩ１（反転入力ノード）と、ＡＮＧＤノードとの間に設けられる。そして演算増幅器ＯＰのオフセット電圧に対応する電荷を記憶（蓄積）する。具体的には、キャパシターＣＯＦの一端は、第１入力ノードＮＩ１に接続されると共に、スイッチ素子ＳＷ３を介して演算増幅器ＯＰの出力ノードＮＰＱに接続される。一方、キャパシターＣＯＦの他端は、スイッチ素子ＳＷ１を介してＡＧＮＤノードに接続される。
【００４９】
なお演算増幅器ＯＰの第２入力ノード（非反転入力ノード）はアナロググランド電圧Ａ
ＧＮＤに設定される。このようにすることで、後述する図１０（Ａ）に示すように、増幅回路ＡＭＰは、Ａ／Ｄ変換範囲ＲＡＤのセンター電圧ＶＣＴとなるアナロググランド電圧ＡＧＮＤに対して、第１、第２信号の差分電圧を加算した電圧信号を出力することが可能になる。
【００５０】
また増幅回路ＡＭＰは、増幅回路ＡＭＰの入力ノードＮＩと演算増幅器ＯＰの第１入力ノードＮＩ１との間に設けられるサンプリング用キャパシターＣＳを含む。具体的には、サンプリング用キャパシターＣＳの一端は、演算増幅器ＯＰの第１入力ノードＮＩ１に接続され、サンプリング用キャパシターＣＳの他端は、第１サンプリング用スイッチ素子ＳＷＳ１及び第２サンプリング用スイッチ素子ＳＷＳ２の他端に接続される。そして第１サンプリング用スイッチ素子ＳＷＳ１、第２サンプリング用スイッチ素子ＳＷＳ２の一端には、各々、第１信号ＳＧ１、第２信号ＳＧ２が入力される。
【００５１】
また図２（Ａ）に示すように、オフセットキャンセル用キャパシターＣＯＦは、演算増幅器ＯＰの第１入力ノードＮＩ１と第１ノードＮＯＦとの間に設けられる。そして増幅回路ＡＭＰは、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、第３スイッチ素子ＳＷ３を更に含む。
【００５２】
第１スイッチ素子ＳＷ１は、第１ノードＮＯＦとアナロググランド電圧ＡＧＮＤのノードとの間に設けられる。そして第１スイッチ素子ＳＷ１は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。
【００５３】
第２スイッチ素子ＳＷ２は、第１ノードＮＯＦと演算増幅器ＯＰの出力ノードＮＰＱとの間に設けられる。そして第２スイッチ素子ＳＷ２は、第１期間Ｔ１においてオフになり、第２期間Ｔ２においてオンになる。
【００５４】
第３スイッチ素子ＳＷ３は、演算増幅器ＯＰの出力ノードＮＰＱと第１入力ノードＮＩ１との間に設けられる。そして第３スイッチ素子ＳＷ３は、第１期間Ｔ１においてオンになり、第２期間Ｔ２においてオフになる。
【００５５】
また増幅回路ＡＭＰは第４スイッチ素子ＳＷ４を含む。第４スイッチ素子ＳＷ４は、演算増幅器ＯＰの出力ノードＮＰＱと増幅回路ＡＭＰの出力ノードＮＱとの間に設けられる。そして第４スイッチ素子ＳＷ４は、第１期間Ｔ１においてオフになり、第２期間Ｔ２においてオンになる。
【００５６】
なおスイッチ素子ＳＷ１〜ＳＷ４、ＳＷＳ１、ＳＷＳ２は、例えばＣＭＯＳのトランジスター（Ｎ型トランジスター）やトランスファーゲートなどにより実現される。また本実施形態では、第１期間Ｔ１に続く期間が第２期間Ｔ２である場合を例にとり説明するが、第２期間Ｔ２に続く期間が第１期間Ｔ１であってもよい。
【００５７】
図３は増幅回路ＡＭＰは動作を説明する信号波形図である。図３において、信号のＨレベルは、それに対応するスイッチ素子がオンであることを示し、信号のＬレベルは、それに対応するスイッチ素子がオフであることを示す。
【００５８】
図２（Ａ）は、スイッチドキャパシター回路のサンプリング期間である第１期間Ｔ１での各スイッチ素子のオン・オフ状態を示しており、図２（Ｂ）は、ホールド期間（出力期間）である第２期間Ｔ２での各スイッチ素子のオン・オフ状態を示している。
【００５９】
図２（Ａ）、図３に示すように第１期間Ｔ１では、スイッチ素子ＳＷＳ１、ＳＷ１、ＳＷ３がオンになり、スイッチ素子ＳＷＳ２、ＳＷ２、ＳＷ４がオフになる。スイッチ素子
ＳＷＳ１、ＳＷ１がオンになることで、信号ＳＧ１の電圧と、アナロググランド電圧ＡＧＮＤに演算増幅器ＯＰのオフセット電圧を加算した電圧との差分電圧に対応する電荷が、キャパシターＣＳに蓄積される。またスイッチ素子ＳＷ３がオンになることで、演算増幅器ＯＰが、いわゆるボルテージフォロワ接続になり、演算増幅器ＯＰのオフセット電圧に対応する電荷がキャパシターＣＯＦに蓄積される。またスイッチ素子ＳＷ４がオフになることで、演算増幅器ＯＰの出力ノードＮＰＱと増幅回路ＡＭＰの出力ノードＮＱとの間の接続が遮断される。
【００６０】
図２（Ｂ）、図３に示すように第２期間Ｔ２では、スイッチ素子ＳＷＳ２、ＳＷ２、ＳＷ４がオンになり、スイッチ素子ＳＷＳ１、ＳＷ１、ＳＷ３がオフになる。スイッチ素子ＳＷＳ２、ＳＷ２、ＳＷ４がオンになることで、信号ＳＧ１と信号ＳＧ２の差分電圧をアナロググランド電圧ＡＧＮＤに加算した電圧が、増幅回路ＡＭＰの出力ノードＮＱに出力されるようになる。
【００６１】
例えば図２（Ａ）において、信号ＳＧ１、ＳＧ２の電圧を、各々、ＶＱ、ＶＲと表し、キャパシターＣＳ、ＣＯＦの容量値をＣ１、Ｃ２と表す。また演算増幅器ＯＰのオフセット電圧をＶＯＦと表し、アナロググランド電圧をＡＧＮＤと表す。
【００６２】
すると図２（Ａ）の第１期間Ｔ１では、ノードＮＩの電位はＶＱになり、ノードＮＩ１の電位はＡＧＮＤ＋ＶＯＦになり、ノードＮＯＦの電位はＡＧＮＤになる。従って、キャパシターＣＳ、ＣＯＦに蓄積される電荷Ｑ１、Ｑ２は、下式（１）（２）のように表される。
【００６３】
Ｑ１＝Ｃ１・（ＶＱ−ＡＧＮＤ−ＶＯＦ）    （１）
Ｑ２＝−Ｃ２・ＶＯＦ                      （２）
一方、図２（Ａ）の第２期間Ｔ２でのノードＮＱの出力電圧をＶＰＱと表す。すると第２期間Ｔ２では、ノードＮＩの電位はＶＲになり、ノードＮＩ１の電位はＡＧＮＤ＋ＶＯＦになり、ノードＮＯＦの電位はＶＰＱになる。従って、キャパシターＣＳ、ＣＯＦに蓄積される電荷Ｑ１’、Ｑ２’は、下式（３）（４）のように表される。
【００６４】
Ｑ１’＝Ｃ１・（ＶＲ−ＡＧＮＤ−ＶＯＦ）    （３）
Ｑ２’＝Ｃ２・（ＶＰＱ−ＡＧＮＤ−ＶＯＦ）  （４）
そして電荷保存の法則により下式（５）が成立する。
【００６５】
Ｑ１＋Ｑ２＝Ｑ１’＋Ｑ２’      （５）
そして上式（５）に上式（１）〜（４）を代入することで、下式（６）が得られる。
【００６６】
ＶＰＱ＝（Ｃ１／Ｃ２）・（ＶＱ−ＶＲ）＋ＡＧＮＤ    （６）
従って、後述する図１０（Ａ）に示すように、増幅回路ＡＭＰの出力ノードＮＱには、信号ＳＧ１、ＳＧ２の差分に対応する電圧ＶＤＦ＝（Ｃ１／Ｃ２）・（ＶＱ−ＶＲ）がＡＧＮＤに加算された電圧ＶＰＱが出力されるようになる。
【００６７】
また上式（６）から明らかなように、演算増幅器ＯＰのオフセット電圧ＶＯＦはキャンセルされ、出力電圧ＶＰＱには現れないようになる。従って、いわゆるオフセットフリーの増幅回路ＡＭＰを実現できる。
【００６８】
即ち、前述の特許文献１の従来技術では、演算増幅器等のオフセット電圧をキャンセルするために、複数のＤ／Ａ変換器と複数のオフセット調整レジスターが必要になり、回路規模が大きくなるという問題がある。特に計測の精度を高めるためには、Ｄ／Ａ変換器のビット数が大きくなってしまい、これは回路の更なる大規模化を招く。更に、従来技術で
はオフセットキャンセル処理が複雑になり、制御部の処理負荷が過大になるという問題もある。
【００６９】
この点、図２（Ａ）の構成の増幅回路ＡＭＰによれば、アナログ処理により演算増幅器ＯＰのオフセット電圧がキャンセルされる。このように演算増幅器ＯＰのオフセット電圧をキャンセルすることで、計測電圧である出力電圧ＶＰＱも高精度になり、センサー出力を高精度に計測できるようになる。また、Ｄ／Ａ変換器やオフセット調整レジスターが不要になるため、回路規模を大幅に削減できると共に省電力化も実現できる。また、ビット数が大きなＤ／Ａ変換器を用いなくても、高精度な計測が可能になるという利点もある。
【００７０】
特にセンサーデバイス１０のチャネル数が多い場合に、図２（Ａ）のようなスイッチドキャパシター回路の増幅回路ＡＭＰを用いることは効果的である。即ち増幅回路ＡＭＰとして、オフセットキャンセル機能を有するスイッチドキャパシター回路を用いることで、複数チャネルの信号を時分割に高精度に計測できるようになる。また、従来技術のように各チャネルに対応して増幅回路を設ける必要がなく、１つの増幅回路ＡＭＰを設けるだけで済むため、回路の小規模化や低消費電力を実現できる。また制御部５０の制御処理は、後述するマルチプレクサーの信号選択の切り替えや、増幅回路ＡＭＰ、Ａ／Ｄ変換器ＡＤＣの動作制御だけで済むため、制御部５０の処理負荷も軽減できる。
【００７１】
なお本実施形態の増幅回路ＡＭＰの構成は図２（Ａ）に限定されず、例えばスイッチ素子やキャパシターの接続構成としては種々の変形実施が可能である。
【００７２】
例えば図４に、スイッチドキャパシター回路により構成される増幅回路ＡＭＰの変形例を示す。この変形例は、上式（６）のキャパシター比ＣＲ＝Ｃ１／Ｃ２を調整することで、増幅回路ＡＭＰの信号増幅のゲインＧＡが調整可能になっている。
【００７３】
図４では、図２（Ａ）のサンプリング用キャパシターＣＳが、複数のユニットキャパシターＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４により構成される。これらのユニットキャパシターＣＳ１〜ＣＳ４は、増幅回路ＡＭＰの入力ノードＮＩと演算増幅器ＯＰの第１入力ノードＮＩ１の間に並列接続される。
【００７４】
また図４では、図２（Ａ）のオフセットキャンセル用キャパシターＣＯＦも、複数のユニットキャパシターＣＯＦ１、ＣＯＦ２、ＣＯＦ３、ＣＯＦ４により構成される。即ち、オフセットキャンセル用キャパシターＣＯＦは、増幅回路ＡＭＰのゲインＧＡを調整するための複数のユニットキャパシターＣＯＦ１〜ＣＯＦ４により構成される。これらのユニットキャパシターＣＯＦ１〜ＣＯＦ４は、演算増幅器ＯＰの第１入力ノードＮＩ１とノードＮＯＦとの間に並列接続される。そして第１入力ノードＮＩ１とノードＮＯＦとの間でのユニットキャパシターＣＯＦ１〜ＣＯＦ４の接続・非接続を設定することで、増幅回路ＡＭＰのゲインＧＡが可変に調整される。具体的には、ユニットキャパシターＣＯＦ１の両端にはゲイン切替用のスイッチ素子ＳＬ１１及びＳＬ１２が設けられる。同様に、ユニットキャパシターＣＯＦ２、ＣＯＦ３、ＣＯＦ４の両端にも、各々、ゲイン切替用のスイッチ素子ＳＬ２１及びＳＬ２２、スイッチ素子ＳＬ３１及びＳＬ３２、スイッチ素子ＳＬ４１及びＳＬ４２が設けられる。
【００７５】
例えば図４のユニットキャパシターＣＳ１〜ＣＳ４及びＣＯＦ１〜ＣＯＦ４は、同一の容量値Ｃに設定されている。従って、ユニットキャパシターＣＳ１〜ＣＳ４により構成されるサンプリング用キャパシターＣＳの容量値はＣ１＝４Ｃになる。
【００７６】
また図４では、スイッチ素子ＳＬ１１及びＳＬ１２、ＳＬ２１及びＳＬ２２がオンになっており、スイッチ素子ＳＬ３1及びＳＬ３２、ＳＬ４１及びＳＬ４２がオフになってい
る。従って、オフセットキャンセル用キャパシターＣＯＦの容量値はＣ２＝２Ｃになる。従って、上式（６）のキャパシター比ＣＲ＝Ｃ１／Ｃ２＝４Ｃ／２Ｃ＝２になる。従って、増幅回路ＡＭＰの信号増幅のゲインはＧＡ＝２に設定される。
【００７７】
このように図４の変形例では、スイッチ素子ＳＬ１１〜ＳＬ４２のオン・オフ設定により、増幅回路ＡＭＰの信号増幅のゲインＧＡを可変に調整することが可能になる。
【００７８】
２．第１の構成例
図５に本実施形態の集積回路装置（回路装置）の詳細な第１の構成例を示す。この集積回路装置は、第１マルチプレクサーＭＵＸ１と、第２マルチプレクサーＭＵＸ２と、増幅回路ＡＭＰと、Ａ／Ｄ変換器ＡＤＣを含む。
【００７９】
第１チャネルＣＨ１の信号は、第１チャネル第１信号ＶＱ１と第１チャネル第２信号ＶＲ１により構成される。即ちＶＱ１とＶＲ１の信号がペアーになってＣＨ１の信号が構成される。同様に、第２チャネルＣＨ２の信号は、第２チャネル第１信号ＶＱ２と第２チャネル第２信号ＶＲ２により構成される。即ちＶＱ２とＶＲ２の信号がペアーになってＣＨ２の信号が構成される。なお、後述するようにチャネル数は２チャネルに限定されず、３チャネル以上であってもよい。
【００８０】
ここで第１チャネル第１信号ＶＱ１及び第１チャネル第２信号ＶＲ１は、センサーデバイスの第１チャネルＣＨ１から出力される信号である。また第２チャネル第１信号ＶＱ２及び第２チャネル第２信号ＶＲ２は、センサーデバイスの第２チャネルＣＨ２から出力される信号である。例えばセンサーデバイスが、複数の座標軸の各座標軸での物理量（例えば加速度）又は各座標軸周りでの物理量（例えば角速度、角加速度）を検出する場合に、各座標軸又は各座標軸周りで検出された物理量を示す信号が、各チャネルの信号として出力される。
【００８１】
例えば第１チャネル第１信号ＶＱ１は、後述するように、チャネルＣＨ１の第１検出電圧（第１センサー検出電圧）の信号であり、第１チャネル第２信号ＶＲ１は、第１検出電圧の基準となる第１基準電圧の信号である。また第２チャネル第１信号ＶＱ２は、チャネルＣＨ２の第２検出電圧（第２センサー検出電圧）の信号であり、第２チャネル第２信号ＶＲ２は、第２検出電圧の基準となる第２基準電圧の信号である。なお、信号ＶＱ１とＶＲ１が、所定電圧レベル（センター電圧）を基準に平衡な関係にある第１差動信号であり、信号ＶＱ２とＶＲ２が、所定電圧レベルを基準に平衡な関係にある第２差動信号であってもよい
これらの信号ＶＱ１、ＶＲ１、ＶＱ２、ＶＲ２は、センサーデバイスから出力されて、集積回路装置の端子（パッド）を介して集積回路装置の内部に入力される。なお、センサーデバイスと集積回路装置の間に他の回路素子（例えば後述するパッシブフィルターの回路素子等）が介在していてもよい。
【００８２】
第１マルチプレクサーＭＵＸ１は、第１チャネルＣＨ１の信号を構成する第１チャネル第１信号ＶＱ１と、第２チャネルＣＨ２の信号を構成する第２チャネル第１信号ＶＱ２が入力され、第１信号ＳＧ１を出力する。具体的には、第１チャネル計測期間においては、第１チャネル第１信号ＶＱ１を第１信号ＳＧ１として出力する。一方、第２チャネル計測期間においては、第２チャネル第１信号ＶＱ２を第１信号ＳＧ１として出力する。
【００８３】
第２マルチプレクサーＭＵＸ２は、第１チャネルＣＨ１の信号を構成する第１チャネル第２信号ＶＲ１と、第２チャネルＣＨ２の信号を構成する第２チャネル第２信号ＶＲ２が入力され、第２信号ＳＧ２を出力する。具体的には、第１チャネル計測期間においては、第１チャネル第２信号ＶＲ１を第２信号ＳＧ２として出力する。一方、第２チャネル計測
期間においては、第２チャネル第２信号ＶＲ２を第２信号ＳＧ２として出力する。
【００８４】
増幅回路ＡＭＰは、第１マルチプレクサーＭＵＸ１からの第１信号ＳＧ１と、第２マルチプレクサーＭＵＸ２からの第２信号ＳＧ２とが入力される。そして第１信号ＳＧ１と第２信号ＳＧ２の差分（差分電圧）に対応する信号ＡＭＱを出力する。ここで、第１、第２信号ＳＧ１、ＳＧ２の差分に対応する信号とは、第１、第２信号ＳＧ１、ＳＧ２の差分信号そのものや、差分信号をゲイン倍した信号などである。
【００８５】
Ａ／Ｄ変換器ＡＤＣは、増幅回路ＡＭＰの出力信号ＡＭＱについてのＡ／Ｄ変換を行う。ここで出力信号ＡＭＱについてのＡ／Ｄ変換とは、増幅回路ＡＭＰから直接出力される信号ＡＭＱそのもののＡ／Ｄ変換や、増幅回路ＡＭＰから他のマルチプレクサー等の回路素子を介してＡ／Ｄ変換器ＡＤＣに入力された信号のＡ／Ｄ変換などである。
【００８６】
図６は、図５の集積回路装置の動作説明図である。図６に示すように第１チャネル計測期間ＴＣＨ１においては、マルチプレクサーＭＵＸ１により、第１チャネル第１信号ＶＱ１が選択され、第１信号ＳＧ１として増幅回路ＡＭＰに出力される。またマルチプレクサーＭＵＸ２により、第１チャネル第２信号ＶＲ１が選択され、第２信号ＳＧ２として増幅回路ＡＭＰに出力される。
【００８７】
一方、第２チャネル計測期間ＴＣＨ２においては、マルチプレクサーＭＵＸ１により、第２チャネル第１信号ＶＱ２が選択され、第１信号ＳＧ１として増幅回路ＡＭＰに出力される。またマルチプレクサーＭＵＸ２により、第２チャネル第２信号ＶＲ２が選択され、第２信号ＳＧ２として増幅回路ＡＭＰに出力される。
【００８８】
具体的には、増幅回路ＡＭＰには、第１チャネル計測期間ＴＣＨ１、第２チャネル計測期間ＴＣＨ２の第１期間Ｔ１において、マルチプレクサーＭＵＸ１からの第１信号ＳＧ１が入力される。即ち図６に示すように、第１チャネル計測期間ＴＣＨ１の第１期間Ｔ１では、ＳＧ１＝ＶＱ１が増幅回路ＡＭＰに入力される。また第２チャネル計測期間ＴＣＨ２の第１期間Ｔ１では、ＳＧ１＝ＶＱ２が入力される。
【００８９】
また増幅回路ＡＭＰには、第１チャネル計測期間ＴＣＨ１、第２チャネル計測期間ＴＣＨ２の第２期間Ｔ２において、マルチプレクサーＭＵＸ２からの第２信号ＳＧ２が入力される。即ち図６に示すように、第１チャネル計測期間ＴＣＨ１の第２期間Ｔ２では、ＳＧ２＝ＶＲ１が増幅回路ＡＭＰに入力される。また第２チャネル計測期間ＴＣＨ２の第２期間Ｔ２では、ＳＧ２＝ＶＲ２が入力される。
【００９０】
以上のように本実施形態の集積回路装置では、ＣＨ１、ＣＨ２の各チャネルの信号を構成する第１信号ＶＱ１、ＶＱ２（例えば検出電圧信号又は差動信号の正極側信号）については、マルチプレクサーＭＵＸ１を介して信号ＳＧ１として増幅回路ＡＭＰに入力される。一方、ＣＨ１、ＣＨ２の各チャネルの信号を構成する第２信号ＶＲ１、ＶＲ２（例えば基準電圧信号又は差動信号の負極側信号）については、マルチプレクサーＭＵＸ２を介して信号ＳＧ２として増幅回路ＡＭＰに入力される。
【００９１】
すると増幅回路ＡＭＰは、第１チャネル計測期間では、信号ＶＱ１、ＶＲ１が入力されて、ＶＱ１とＶＲ１の差分に対応する信号をＡ／Ｄ変換器ＡＤＣに出力する。一方、第２チャネル計測期間では、信号ＶＱ２、ＶＲ２が入力されて、ＶＱ２とＶＲ２の差分に対応する信号をＡ／Ｄ変換器ＡＤＣに出力する。
【００９２】
このようにすれば、各チャネルの信号がペアーとなる第１、第２信号により構成される場合に、第１信号についてはマルチプレクサーＭＵＸ１を介して増幅回路ＡＭＰに入力し
、第２信号についてはマルチプレクサーＭＵＸ２を介して増幅回路ＡＭＰに入力できる。そして、増幅回路ＡＭＰにより第１信号、第２信号の差分信号を生成して、Ａ／Ｄ変換器ＡＤＣに入力できる。この場合に、第１チャネルの第１、第２信号の差分信号については、第１チャネル計測期間においてＡ／Ｄ変換器ＡＤＣに入力し、第２チャネルの第１、第２信号の差分信号については、第２チャネル計測期間においてＡ／Ｄ変換器ＡＤＣに入力でき、時分割で差分信号をＡ／Ｄ変換器ＡＤＣに入力できるようになる。従って、各チャネルの信号が第１、第２信号により構成される場合に、第１、第２信号の差分に対応する信号のＡ／Ｄ変換を、少ない回路規模で実現できる。
【００９３】
３．第２の構成例
図７に本実施形態の集積回路装置の詳細な第２の構成例を示す。この第２の構成例では、センサーデバイス１０としてジャイロセンサーのデバイスが用いられている。ジャイロセンサーとしては、振動子が回転することによるコリオリ力から角速度を検出する振動型などの角速度センサーや、静電容量の変化や慣性力の変化から角加速度を検出する角加速度センサーなどを採用できる。
【００９４】
図７では、Ｘ軸回りでの角速度（又は角加速度）の検出信号、Ｙ軸回りでの角速度（又は角加速度）の検出信号、Ｚ軸回りでの角速度（又は角加速度）の検出信号が、各々、チャネルＣＨ１、ＣＨ２、ＣＨ３の検出電圧信号ＶＱ１、ＶＱ２、ＶＱ３として、センサーデバイス１０から出力される。またＣＨ１、ＣＨ２、ＣＨ３の検出電圧信号ＶＱ１、ＶＱ２、ＶＱ３の基準電圧となる基準電圧信号ＶＲ１、ＶＲ２、ＶＲ３が、センサーデバイス１０から出力される。
【００９５】
ＣＨ１の信号ＶＱ１、ＶＲ１と、ＣＨ２の信号ＶＱ２、ＶＲ２と、ＣＨ３の信号ＶＱ３、ＶＲ３は、センサーデバイス１０から、集積回路装置の端子（パッド）を介して集積回路装置の内部に入力される。なお図７では、集積回路装置のＶＱ１、ＶＲ１の端子とセンサーデバイス１０のチャネルＣＨ１の端子の間には、各々、抵抗Ｒ１１及びキャパシターＣ１１からなるパッシブのローパスフィルター、抵抗Ｒ１２及びキャパシターＣ１２からなるパッシブのローパスフィルターが設けられている。集積回路装置のＶＱ２、ＶＲ２の端子とセンサーデバイス１０のチャネルＣＨ２の端子や、集積回路装置のＶＱ３、ＶＲ３の端子とセンサーデバイス１０のチャネルＣＨ３の端子の間にも、同様の構成のパッシブのローパスフィルターが設けられている。これらの各ローパスフィルター（アンチエリアスフィルター）は、例えば集積回路装置の外付け部品となる抵抗及びキャパシターにより構成される。
【００９６】
図７に示すように第２の構成例の集積回路装置は、マルチプレクサーＭＵＸ１、ＭＵＸ２、増幅回路ＡＭＰ、Ａ／Ｄ変換器ＡＤＣ、制御部５０、電源回路６０を含む。また制御部５０はデジタルフィルター５２を含む。なお本実施形態の集積回路装置は図７に示す構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９７】
図５の第１の構成例と図７の第２の構成例の違いは、図５ではチャネル数が２チャネルであるのに対して図７ではチャネル数が３チャネルである点である。
【００９８】
具体的には図７のマルチプレクサーＭＵＸ１には、センサーデバイス１０からのチャネルＣＨ１、ＣＨ２の信号を構成する第１チャネル第１信号ＶＱ１、第２チャネル第１信号ＶＱ２に加えて、チャネルＣＨ３の信号を構成する第３チャネル第１信号ＶＱ３が入力される。そしてマルチプレクサーＭＵＸ１は、第３チャネル計測期間においては第３チャネル第１信号ＶＱ３を第１信号ＳＧ１として出力する。
【００９９】
またマルチプレクサーＭＵＸ２には、センサーデバイス１０からのチャネルＣＨ１、ＣＨ２の信号を構成する第１チャネル第２信号ＶＲ１、第２チャネル第２信号ＶＲ２に加えて、チャネルＣＨ３の信号を構成する第３チャネル第２信号ＶＲ３が入力される。そしてマルチプレクサーＭＵＸ２は、第３チャネル計測期間においては第３チャネル第２信号ＶＲ３を第２信号ＳＧ２として出力する。
【０１００】
増幅回路ＡＭＰは、信号ＳＧ１、ＳＧ２が入力され、これらの信号の差分に対応する信号ＡＭＱをＡ／Ｄ変換器ＡＤＣに出力する。Ａ／Ｄ変換器ＡＤＣは、信号ＡＭＱのＡ／Ｄ変換を行い、得られたデジタルデータＤＱを制御部５０に出力する。
【０１０１】
制御部５０は、Ａ／Ｄ変換器ＡＤＣからのデジタルデータＤＱに基づいて種々のデジタル処理を行う。具体的には制御部５０のデジタルフィルター５２がデジタルデータＤＱに基づいてデジタルフィルター処理を行う。この制御部５０の機能は、例えばゲートアレイ（Ｇ／Ａ）などのロジック回路により実現できる。
【０１０２】
デジタルフィルター５２は、Ａ／Ｄ変換器ＡＤＣのサンプリング周波数の１／２以下のカットオフ周波数のローパスフィルター処理を行うものであり、所望信号の周波数成分以外の周波数成分の信号を除去する。例えばＡ／Ｄ変換器ＡＤＣが１ｋＨｚの周波数でサンプリングを行っている場合には、デジタルフィルター５２は、例えば２５０Ｈｚや１２５Ｈｚのカットオフ周波数のローパスフィルター処理を行う。このように集積回路装置内でローパスフィルター処理を行うことで、集積回路装置に接続される後段のマイクロコンピューター（ＭＣＵ）等の処理負荷を軽減することが可能になる。
【０１０３】
また制御部５０は、集積回路装置内の各回路ブロックの制御を行う。例えば制御部５０は、制御信号ＳＣＡＭ、ＳＣＡＤを出力して、増幅回路ＡＭＰ、Ａ／Ｄ変換器ＡＤＣを制御する。また制御信号ＳＣＭ１、ＳＣＭ２を出力して、マルチプレクサーＭＵＸ１、ＭＵＸ２での信号選択の制御を行う。
【０１０４】
電源回路６０は、アナログ回路用の電源電圧ＶＤＤＡやアナロググランド電圧ＡＧＮＤ（アナログ基準電圧）を生成する。この電源回路６０は、例えば、基準電圧を生成する基準電圧生成回路と、生成された基準電圧に基づいて電源電圧ＶＤＤＡを生成するレギュレーターを含むことができる。またレギュレーターは、電源回路６０の電源電圧ＶＤＤＡの出力ノードとＶＳＳノード（低電位側電源ノード）との間に設けられる電圧分割回路と、第１入力ノードに基準電圧が供給され、電圧分割回路の電圧微調整用タップからの電圧が第２入力ノードに供給される演算増幅器を含むことができる。そしてアナロググランド電圧ＡＧＮＤは、この電圧分割回路のアナロググランド用タップからの電圧に基づいて生成できる。
【０１０５】
増幅回路ＡＭＰ、Ａ／Ｄ変換器ＡＤＣは、電源回路６０から供給される電源電圧ＶＤＤＡに基づいて動作する。また増幅回路ＡＭＰは、Ａ／Ｄ変換器ＡＤＣのＡ／Ｄ変換範囲のセンター電圧となるアナロググランド電圧ＡＧＮＤに対して、第１、第２信号ＳＧ１、ＳＧ２の差分に対応する電圧を加算した電圧信号を、信号ＡＭＱとして出力する。
【０１０６】
図８は第２の構成例の動作説明図である。図８に示すように第１チャネル計測期間ＴＣＨ１においては、マルチプレクサーＭＵＸ１、ＭＵＸ２により、各々、信号ＶＱ１、ＶＲ１が選択され、信号ＳＧ１、ＳＧ２として増幅回路ＡＭＰに出力される。また第２チャネル計測期間ＴＣＨ２においては、マルチプレクサーＭＵＸ１、ＭＵＸ２により、各々、信号ＶＱ２、ＶＲ２が選択され、信号ＳＧ１、ＳＧ２として増幅回路ＡＭＰに出力される。また第３チャネル計測期間ＴＣＨ３においては、マルチプレクサーＭＵＸ１、ＭＵＸ２により、各々、信号ＶＱ３、ＶＲ３が選択され、信号ＳＧ１、ＳＧ２として増幅回路ＡＭＰ
に出力される。
【０１０７】
具体的には図８に示すように、増幅回路ＡＭＰには、第１チャネル計測期間ＴＣＨ１、第２チャネル計測期間ＴＣＨ２、第３チャネル計測期間ＴＣＨ３の第１期間Ｔ１において、マルチプレクサーＭＵＸ１からの第１信号ＳＧ１が入力される。即ち、図８に示すように、第１チャネル計測期間ＴＣＨ１の第１期間Ｔ１では、ＳＧ１＝ＶＱ１が増幅回路ＡＭＰに入力さ、第２チャネル計測期間ＴＣＨ２の第１期間Ｔ１では、ＳＧ１＝ＶＱ２が入力され、第３チャネル計測期間ＴＣＨ３の第１期間Ｔ１では、ＳＧ１＝ＶＱ３が入力される。
【０１０８】
また図８に示すように、増幅回路ＡＭＰには、第１チャネル計測期間ＴＣＨ１、第２チャネル計測期間ＴＣＨ２、第３チャネル計測期間ＴＣＨ３の第２期間Ｔ２において、マルチプレクサーＭＵＸ２からの第２信号ＳＧ２が入力される。即ち、図８に示すように、第１チャネル計測期間ＴＣＨ１の第１期間Ｔ２では、ＳＧ２＝ＶＲ１が増幅回路ＡＭＰに入力さ、第２チャネル計測期間ＴＣＨ２の第２期間Ｔ２では、ＳＧ２＝ＶＲ２が入力され、第３チャネル計測期間ＴＣＨ３の第２期間Ｔ２では、ＳＧ２＝ＶＲ３が入力される。
【０１０９】
図９（Ａ）は、信号ＶＱ１、ＶＱ２と信号ＶＲ１、ＶＲ２の関係を示す説明図である。同図に示すように第１チャネル第１信号ＶＱ１は、チャネルＣＨ１の第１検出電圧の信号であり、第１チャネル第２信号ＶＲ１は、第１検出電圧の基準となる第１基準電圧の信号である。また第２チャネル第１信号ＶＱ２は、第２チャネルの第２検出電圧の信号であり、第２チャネル第２信号ＶＲ２は、第２検出電圧の基準となる第２基準電圧の信号である。第３チャネル第１信号ＶＱ３と第３チャネル第２信号ＶＲ３の関係も同様である。
【０１１０】
なお、以下では、信号ＶＱ１、ＶＱ２、ＶＱ３で示される検出電圧を、適宜、検出電圧ＶＱ１、ＶＱ２、ＶＱ３と表記し、信号ＶＲ１、ＶＲ２、ＶＲ３で示される基準電圧を、適宜、基準電圧ＶＲ１、ＶＲ２、ＶＲ３と表記する。
【０１１１】
図７のセンサーデバイス１０は、Ｘ軸回りの角速度を検出するＸ軸用センサー、Ｙ軸回りの角速度を検出するＹ軸用センサー、Ｚ軸回りの角速度を検出するＺ軸用センサーを内蔵する。即ち、これらの独立したＸ軸用センサー、Ｙ軸用センサー、Ｚ軸用センサーが、１つのパッケージ（筐体）内に実装される。そしてＸ軸用センサーがチャネルＣＨ１の信号ＶＱ１、ＶＲ１を出力し、Ｙ軸用センサーがチャネルＣＨ２の信号ＶＱ２、ＶＲ２を出力し、Ｚ軸用センサーがチャネルＣＨ３の信号ＶＱ３、ＶＲ３を出力する。
【０１１２】
そしてＸ軸回りの角速度は、検出電圧ＶＱ１と基準電圧ＶＲ１の差分電圧ＶＤＦ１で表され、Ｙ軸回りの角速度は、検出電圧ＶＱ２と基準電圧ＶＲ２の差分電圧ＶＤＦ２で表される。Ｚ軸回りの角速度も同様である。
【０１１３】
この場合にＸ軸用、Ｙ軸用、Ｚ軸用の各センサーは、独立のセンサーユニットにより構成されるため、検出電圧の基準となる基準電圧（各センサーユニットのアナロググランド電圧）は、プロセスバラツキ等が原因で異なった電圧になってしまう。例えば図９（Ａ）では、チャネルＣＨ１の基準電圧ＶＲ１は、チャネルＣＨ２の基準電圧ＶＲ２よりも低くなっており、ＶＲ１とＶＲ２の間には電圧差ΔＶＲが存在する。
【０１１４】
例えば図９（Ｂ）に、Ｘ軸用、Ｙ軸用、Ｚ軸用の各センサーの構成例を示す。各センサーは、振動子３１０（広義には物理量トランスデューサ）、駆動回路３２０、検出回路３３０を含み、検出回路３３０は、増幅回路３３２、同期検波回路３３４、フィルター部３３６を含む。そして駆動回路３２０が駆動信号により振動子３１０を駆動し、振動子３１０からの検出信号が検出回路３３０の増幅回路（ＱＶ変換回路）３３２に入力される。同
期検波回路３３４は、駆動回路３２０からの同期信号に基づいて、増幅回路３３２の出力信号に対して同期検波を行い、所望信号を抽出する。そしてフィルター部３３６が不要信号を除去するためのローパスフィルター処理を行い、検出電圧ＶＱ（ＶＱ１、ＶＱ２、ＶＱ３）の信号と基準電圧ＶＲ（ＶＲ１、ＶＲ２、ＶＲ３）の信号を出力する。
【０１１５】
ここで図９（Ｃ）に示すように、検出電圧ＶＱは角速度（ｄｐｓ）に比例するＤＣ電圧になっており、例えば角速度が速くなるほどＶＱの電圧が高くなる。
【０１１６】
そして図７のＸ軸用、Ｙ軸用、Ｚ軸用の各センサーは、検出電圧と基準電圧をペアーとして出力し、図９（Ｃ）に示すように、検出電圧と基準電圧の差分電圧が、角速度の大きさを表すものになる。
【０１１７】
このため図７のマルチプレクサーＭＵＸ１が、図８に示すようにチャネルＣＨ１、ＣＨ２、ＣＨ３の各計測期間において、各々、検出電圧ＶＱ１、ＶＱ２、ＶＱ３を選択して、増幅回路ＡＭＰに出力する。またマルチプレクサーＭＵＸ２が、チャネルＣＨ１、ＣＨ２、ＣＨ３の各計測期間において、各々、基準電圧ＶＲ１、ＶＲ２、ＶＲ３を選択して、増幅回路ＡＭＰに出力する。そして増幅回路ＡＭＰが、チャネルＣＨ１、ＣＨ２、ＣＨ３の各計測期間において、各々、ＶＤＦ１＝ＶＱ１−ＶＲ１、ＶＤＦ２＝ＶＱ２−ＶＲ２、ＶＤＦ３＝ＶＱ３−ＶＲ３の差分電圧を生成して、Ａ／Ｄ変換器ＡＤＣに出力する。
【０１１８】
このように本実施形態によれば、図７のＸ軸用、Ｙ軸用、Ｚ軸用の各センサーが検出電圧と基準電圧をペアーとして出力する場合にも、検出電圧と基準電圧の差分電圧を、Ａ／Ｄ変換器ＡＤＣにより適正にＡ／Ｄ変換できる。従って、図９（Ａ）のように、チャネル間で基準電圧が異なっていても、高い精度の測定を実現できる。
【０１１９】
また本実施形態によれば、センサーデバイス１０が３チャネルの信号を出力する場合にも、３つの増幅回路を設けなくてもよく、１つの増幅回路ＡＭＰだけを設ければ済むようになる。即ち、マルチプレクサーＭＵＸ１、ＭＵＸ２を用いた時分割処理を行うことで、増幅回路ＡＭＰの個数を減らすことができる。これにより、集積回路装置の回路規模を大幅に削減することが可能になり、検出精度の向上と集積回路装置の小規模化を両立できるようになる
また図７では増幅回路ＡＭＰには、アナロググランド電圧ＡＧＮＤが供給される。図１０（Ａ）に示すように、このアナロググランド電圧ＡＧＮＤは、Ａ／Ｄ変換器ＡＤＣのＡ／Ｄ変換範囲ＲＡＤのセンター電圧ＶＣＴとなっている。ここでＡ／Ｄ変換範囲ＲＡＤは、その上限電圧が電源電圧ＶＤＤＡであり、下限電圧が低電位側電源電圧ＶＳＳ（＝０Ｖ）になっている。
【０１２０】
そして増幅回路ＡＭＰは、センター電圧ＶＣＴであるアナロググランド電圧ＡＧＮＤに対して、信号ＳＧ１、ＳＧ２の差分に対応する電圧ＶＤＦ（検出電圧と基準電圧の差分電圧）を加算した電圧信号ＡＭＱを出力する。
【０１２１】
このようにすれば、検出電圧と基準電圧の差分電圧により角速度検出信号が伝えられる場合にも、Ａ／Ｄ変換範囲ＲＡＤを、ＡＧＮＤを中心にした広い範囲に設定して、差分電圧をＡ／Ｄ変換することが可能になる。これによりＡ／Ｄ変換器ＡＤＣのダイナミックレンジを最大限に活用した角速度検出信号のＡ／Ｄ変換が可能になり、検出精度の向上等を図れる。
【０１２２】
なお、以上では、センサーデバイス１０の各チャネルから出力される第１、第２信号が、図９（Ａ）に示すような検出電圧の信号と基準電圧の信号である場合について説明したが、本実施形態はこれに限定されない。例えば図１０（Ｂ）に示すように、第１信号と第
２信号は、所定電圧レベル（センター電圧）を基準に平衡な関係にある差動信号ＶＰ、ＶＮであってもよい。即ち第１信号は差動信号を構成する正極性の信号であり、第２信号は差動信号を構成する負極性の信号であってもよい。図７を例にとれば、第１チャネル第１信号ＶＱ１と第１チャネル第２信号ＶＲ１が、所定電圧レベルを基準に平衡な関係にある第１差動信号であり、第２チャネル第１信号ＶＱ２と第２チャネル第２信号ＶＲ２が、所定電圧レベルを基準に平衡な関係にある第２差動信号であってもよい。ＶＱ３、ＶＲ３の信号も同様である。
【０１２３】
このように第１、第２信号が差動信号である場合にも、マルチプレクサーＭＵＸ１、ＭＵＸ２を設け、増幅回路ＡＭＰが差分電圧を出力して、Ａ／Ｄ変換器ＡＤＣがＡ／Ｄ変換することで、検出精度の向上と集積回路装置の小規模化を両立して実現することが可能になる。
【０１２４】
４．第３の構成例
図１１に本実施形態の集積回路装置の詳細な第３の構成例を示す。この第３の構成例では、センサーデバイス１０としてジャイロセンサーのデバイスが用いられ、センサーデバイス２０（第２センサーデバイス）として加速度センサーのデバイスが用いられている。加速度センサーとしては、梁構造で支えられた可動部での位置変化を静電容量の変化として検出する静電容量型のセンサーや、ダイヤフラムの位置変化をピエゾ抵抗素子によって検出するピエゾ抵抗型のセンサーや、ガス温度分布型のセンサーなどを採用できる。なおセンサーデバイス１０とセンサーデバイス２０は、同じパッケージ（筺体）内に一体に実装されるものであってもよいし、異なるパッケージに実装されるものであってもよい。
【０１２５】
図１１の第３の構成例では、このようなセンサーデバイス２０（加速度センサー）からの信号を計測するために第３マルチプレクサーＭＵＸ３が更に設けられている。この第３マルチプレクサーＭＵＸ３は、センサーデバイス２０（第２センサーデバイス）からの信号ＶＱ４、ＶＱ５、ＶＱ６と、増幅回路ＡＭＰからの出力信号ＡＭＱが入力され、第３信号ＳＧ３を出力する。そしてＡ／Ｄ変換器ＡＤＣは、第３マルチプレクサーＭＵＸ３からの第３信号ＳＧ３についてのＡ／Ｄ変換を行う。
【０１２６】
具体的には第３マルチプレクサーＭＵＸ３には、センサーデバイス２０からの第４チャネルＣＨ４の信号ＶＱ４と第５チャネルＣＨ５の信号ＶＱ５と第６チャネルＣＨ６の信号ＶＱ６が入力される。そして第３マルチプレクサーＭＵＸ３は、第４チャネル計測期間においては第４チャネルＣＨ４の信号ＶＱ４を第３信号ＳＧ３として出力し、第５チャネル計測期間においては第５チャネルＣＨ５の信号ＶＱ５を第３信号ＳＧ３として出力する。また第６チャネル計測期間においては第６チャネルＣＨ６の信号を第３信号ＳＧ３として出力する。
【０１２７】
そして図１１のようにセンサーデバイス２０が加速度センサーデバイスである場合には、センサーデバイス２０からの第４チャネルＣＨ４の信号ＶＱ４、第５チャネルＣＨ５の信号ＶＱ５、第６チャネルＣＨ６の信号ＶＱ６は、各々、Ｘ軸方向の加速度検出信号、Ｙ軸方向の加速度検出信号、Ｚ軸方向の加速度検出信号になる。
【０１２８】
なお図１１では、集積回路装置のＶＱ４、ＶＱ５、ＶＱ６の端子とセンサーデバイス２０の各端子との間には、各々、電位安定化用のキャパシターＣ４、Ｃ５、Ｃ６が設けられている。これにより、キャパシターＣ４、Ｃ５、Ｃ６とセンサーデバイス２０の出力抵抗からなるパッシブのローパスフィルター（アンチエリアスフィルター）が構成される。
【０１２９】
図１２は第３の構成例の動作説明図である。図１２に示すように第１チャネル計測期間ＴＣＨ１では、マルチプレクサーＭＵＸ１、ＭＵＸ２により、各々、信号ＶＱ１、ＶＲ１
が選択され、増幅回路ＡＭＰが、出力信号ＡＭＱとしてＶＱ１、ＶＲ１の差分電圧信号ＶＤＦ１を出力する。そしてマルチプレクサーＭＵＸ３は、この差分電圧信号ＶＤＦ１を第３信号ＳＧ３としてＡ／Ｄ変換器ＡＤＣに出力する。同様に、第２チャネル計測期間ＴＣＨ２においては、マルチプレクサーＭＵＸ３は、信号ＶＱ２、ＶＲ２の差分電圧信号ＶＤＦ２を第３信号ＳＧ３としてＡ／Ｄ変換器ＡＤＣに出力する。また第３チャネル計測期間ＴＣＨ３においては、マルチプレクサーＭＵＸ３は、信号ＶＱ３、ＶＲ３の差分電圧信号ＶＤＦ３を第３信号ＳＧ３としてＡ／Ｄ変換器ＡＤＣに出力する。
【０１３０】
一方、マルチプレクサーＭＵＸ３は、第４チャネル計測期間ＴＣＨ４においては、センサーデバイス２０からの信号ＶＱ４を選択して、第３信号ＳＧ３としてＡ／Ｄ変換器ＡＤＣに出力する。同様にマルチプレクサーＭＵＸ３は、第５、第６チャネル計測期間ＴＣＨ５、ＴＣＨ６においては、各々、信号ＶＱ５、ＶＱ６を選択して、第３信号ＳＧ３としてＡ／Ｄ変換器ＡＤＣに出力する。
【０１３１】
図１１の構成によれば、３軸ジャイロセンサーと３軸加速度センサーからなる６軸モーションセンサーに最適な計測システムを提供できる。即ち、６軸モーションセンサーからの角速度検出信号を構成する第１、第２信号については、増幅回路ＡＭＰにおいてその差分電圧信号を生成して、Ａ／Ｄ変換器ＡＤＣによりＡ／Ｄ変換できる。一方、モーションセンサーからのシングルエンドの加速度検出信号については、マルチプレクサーＭＵＸ３を介してＡ／Ｄ変換器ＡＤＣに入力してＡ／Ｄ変換できるようになる。そして、モーションセンサーからの３チャネルの角速度検出信号と３チャネルの加速度検出信号を図１２に示すように時分割に計測してＡ／Ｄ変換することで、集積回路装置の小規模化を実現できる。また図９（Ａ）等で説明したように、角速度検出信号や加速度検出信号を高精度で検出できるようになる。
【０１３２】
例えば後段のマイクロコンピューター等により角速度、加速度を積算して、角度、速度、距離を求める場合に、角速度、加速度のＤＣオフセットが大きいと、そのＤＣオフセットが積算されて、角度、速度、距離の誤差が大きくなってしまう事態が生じる。このような事態が生じると、モーションセンサーが搭載される電子機器が、実際には回転や移動をしていなくても、回転や移動をしているものとして検出されてしまう。
【０１３３】
この点、本実施形態によれば、角速度、加速度のＤＣオフセットを最小限に抑えることができる。従って、電子機器が実際には回転や移動をしていなくても回転や移動をしているものとして検出されてしまう事態を抑止できる。
【０１３４】
図１３に本実施形態の集積回路装置の詳細な動作説明図を示す。図１３のＡ１、Ａ２に示すように、スイッチドキャパシター回路により構成される増幅回路ＡＭＰは、第１チャネル計測期間ＴＣＨ１において、入力信号のサンプリング動作を行い、その後にホールド（出力）動作を行う。そしてＡ３、Ａ４に示すように、Ａ／Ｄ変換器ＡＤＣが、増幅回路ＡＭＰの出力信号のサンプリング動作を行い、その後にホールド＆コンバージョン動作を行う。その後に、Ａ５、Ａ６に示すようにチャネルＣＨ１、ＣＨ２についても同様の動作が行われる。なお、図１３の「ＳＡ１」、「ＳＡ２」、「ＳＡ３」は、チャネルＣＨ１、ＣＨ２、ＣＨ３での増幅回路ＡＭＰのサンプリング動作を表し、「ＨＬ」はホールド動作を表す。また「ＳＡ」はＡ／Ｄ変換器ＡＤＣのサンプリング動作を表し、「ＨＬ＆Ｃ」はホールド＆コンバージョン動作を表す。
【０１３５】
図１３のＡ７に示すように制御部５０のデジタルフィルター５２は、Ａ／Ｄ変換器ＡＤＣからのデジタルデータＤＱのデジタルフィルター処理ＤＦＬＴ１、ＤＦＬＴ２等を行う。そしてＡ８に示すように、デジタルフィルター処理後のデジタルデータＤＡＴＡ１、ＤＡＴＡ２等が後段のマイクロコンピューター等に出力される。
【０１３６】
このように本実施形態では、増幅回路ＡＭＰ、Ａ／Ｄ変換器ＡＤＣ、デジタルフィルター５２での各チャネルの処理が、パイプライン処理により時分割に行われる。
【０１３７】
５．スイッチ素子の共用
図２（Ａ）、図２（Ｂ）のサンプリング用のスイッチ素子ＳＷＳ１、ＳＷＳ２は、図１１のマルチプレクサーＭＵＸ１、ＭＵＸ２のスイッチ素子と共用することができる。図１４は、このようにマルチプレクサーＭＵＸ１、ＭＵＸ２のスイッチ素子と共用した場合の構成例を示す図である。
【０１３８】
例えば第１チャネル計測期間ＴＣＨ１では、図１４のマルチプレクサーＭＵＸ１、ＭＵＸ２のスイッチ素子ＳＷＱ１、ＳＷＲ１により、図２（Ａ）、図２（Ｂ）のスイッチ素子ＳＷＳ１、ＳＷＳ２の機能が実現される。
【０１３９】
即ち第１チャネル計測期間ＴＣＨ１の第１期間Ｔ１では、図１４のスイッチ素子ＳＷＱ１がオンになり、スイッチ素子ＳＷＲ１がオフになる。これにより図２（Ａ）に示すスイッチ素子ＳＷＳ１のオンとスイッチ素子ＳＷＳ２のオフが実現され、検出電圧ＶＱ１がキャパシターＣＳの一端に印加されるようになる。
【０１４０】
また第１チャネル計測期間ＴＣＨ１の第２期間Ｔ２では、図１４のスイッチ素子ＳＷＱ１がオフになり、スイッチ素子ＳＷＲ１がオンになる。これにより図２（Ｂ）に示すスイッチ素子ＳＷＳ１のオフとスイッチ素子ＳＷＳ２のオンが実現され、基準電圧ＶＲ１がキャパシターＣＳの一端に印加されるようになる。
【０１４１】
また第２チャネル計測期間ＴＣＨ２では、マルチプレクサーＭＵＸ１、ＭＵＸ２のスイッチ素子ＳＷＱ２、ＳＷＲ２により、図２（Ａ）、図２（Ｂ）のスイッチ素子ＳＷＳ１、ＳＷＳ２の機能が実現される。
【０１４２】
即ち第２チャネル計測期間ＴＣＨ２の第１期間Ｔ１では、スイッチ素子ＳＷＱ２がオンになり、スイッチ素子ＳＷＲ２がオフになる。これにより図２（Ａ）に示すスイッチ素子ＳＷＳ１のオンとスイッチ素子ＳＷＳ２のオフが実現され、検出電圧ＶＱ２がキャパシターＣＳの一端に印加されるようになる。
【０１４３】
また第２チャネル計測期間ＴＣＨ２の第２期間Ｔ２では、スイッチ素子ＳＷＱ２がオフになり、スイッチ素子ＳＷＲ２がオンになる。これにより図２（Ｂ）に示すスイッチ素子ＳＷＳ１のオフとスイッチ素子ＳＷＳ２のオンが実現され、基準電圧ＶＲ２がキャパシターＣＳの一端に印加されるようになる。
【０１４４】
また第３チャネル計測期間ＴＣＨ３も上述と同様であり、マルチプレクサーＭＵＸ１、ＭＵＸ２のスイッチ素子ＳＷＱ３、ＳＷＲ３によりスイッチ素子ＳＷＳ１、ＳＷＳ２の機能が実現される。
【０１４５】
このようにマルチプレクサーのスイッチ素子とスイッチドキャパシター回路のサンプリング用スイッチ素子を共用することで、回路の更なる小規模化や簡素化を図れる。
【０１４６】
６．電子機器
次に本実施形態の集積回路装置を含む電子機器の構成例について、図１５を用いて説明する。なお本実施形態の電子機器は図１５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１４７】
図１５の電子機器は、センサーデバイス１０、２０と本実施形態の集積回路装置５００を含む。また処理部５１０、記憶部５２０、無線回路５３０、アンテナ５４０を含むことができる。
【０１４８】
センサーデバイス１０、２０（物理量トランスデューサ）が、各種の物理量（角速度、加速度、角加速度、力、質量等）を検出する。そして物理量を電流（電荷）や電圧等に変換して、検出信号として出力する。
【０１４９】
集積回路装置５００は、センサーデバイス１０、２０からの検出信号を受け、検出信号のＡ／Ｄ変換を行ったり、必要であればＡ／Ｄ変換後のデジタルデータに対する演算処理（信号処理）を行う。そして、得られたデジタルデータを、処理部５１０などに出力する。
【０１５０】
処理部５１０は、デジタルデータに対する種々のデジタル処理を行う。この処理部５１０の機能は、例えばマイクロコンピューターなどにより実現される。記憶部５２０は、デジタルデータ等を一時的に記憶する。この記憶部５２０の機能は、ＲＡＭなどのメモリーにより実現される。
【０１５１】
無線回路５３０は、集積回路装置５００により得られたデジタルデータに対して変調処理などを行い、アンテナ５４０を用いて外部機器（相手側の電子機器）に送信する。またアンテナ５４０を用いて、外部機器からのデータを受信し、ＩＤ認証を行ったり、センサーデバイス１０、２０の制御等を行ってもよい。
【０１５２】
図１５の構成によれば、センサーデバイス１０、２０により検出された情報を、外部機器に送信することが可能になり、無線機能とセンサー機能を有する種々の電子機器を実現できる。
【０１５３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０１５４】
ＡＭＰ  増幅回路、ＡＤＣ  Ａ／Ｄ変換器、
ＯＰ  演算増幅器、ＳＷ１〜ＳＷ４、ＳＷＳ１、ＳＷＳ２  スイッチ素子、
ＣＳ  サンプリング用キャパシター、ＣＯＦ  オフセットキャンセル用キャパシター、
ＡＧＮＤ  アナロググランド電圧、Ｔ１  第１期間、Ｔ２  第２期間、
ＶＤＤＡ  電源電圧、ＲＡＤ  Ａ／Ｄ変換範囲、
ＭＵＸ１〜ＭＵＸ３  第１マルチプレクサー〜第３マルチプレクサー、
ＣＨ１〜ＣＨ６  第１チャネル〜第６チャネル、
ＶＱ１〜ＶＱ３  第１チャネル第１信号〜第３チャネル第１信号、
ＶＲ１〜ＶＲ３  第１チャネル第２信号〜第３チャネル第２信号、
ＶＱ４〜ＶＱ６  第４チャネル〜第６チャネルの信号、
ＴＣＨ１〜ＴＣＨ６  第１チャネル計測期間〜第６チャネル計測期間、
１０、２０  センサーデバイス、５０  制御部、５２  デジタルフィルター、
６０  電源回路、３１０  振動子、３２０  駆動回路、３３０  検出回路、
３３２  増幅回路、３３４  同期検波回路、３３６  フィルター部、
５００  集積回路装置、５１０  処理部、５２０  記憶部、５３０  無線回路、
５４０  アンテナ
【図１】
0005850121.tif 000002
【図２】
0005850121.tif 000003
【図３】
0005850121.tif 000004
【図４】
0005850121.tif 000005
【図５】
0005850121.tif 000006
【図６】
0005850121.tif 000007
【図７】
0005850121.tif 000008
【図８】
0005850121.tif 000009
【図９】
0005850121.tif 000010
【図１０】
0005850121.tif 000011
【図１１】
0005850121.tif 000012
【図１２】
0005850121.tif 000013
【図１３】
0005850121.tif 000014
【図１４】
0005850121.tif 000015
【図１５】
0005850121.tif 000016