(57)【特許請求の範囲】
【請求項１】
単結晶炭化珪素基板（１１）を用意し、前記単結晶炭化珪素基板（１１）の主表面から水素イオンを注入して水素イオン注入層（１３）を形成する水素イオン注入層形成工程と、
前記単結晶炭化珪素基板（１１）の主表面に支持基板（１）を接合する接合工程と、
熱処理することにより、前記水素イオン注入層（１３）で前記単結晶炭化珪素基板（１１）を剥離し、前記単結晶炭化珪素基板（１１）の一部によって構成される単結晶炭化珪素層（２）を前記支持基板（１）上に備えた構造とする剥離工程と、
前記単結晶炭化珪素層（２）上に、炭化珪素をエピタキシャル成長させて活性層（３）を形成する工程と、
半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程と、を含み、
前記支持基板（１）として、多結晶または非晶質炭化珪素を用い、
前記接合工程は、前記単結晶炭化珪素基板（１１）と前記支持基板（１）を真空チャンバ内に搬送して当該真空チャンバ内を真空引きする工程と、前記単結晶炭化珪素基板（１１）の主表面と前記支持基板（１）のうちの前記単結晶炭化珪素基板（１１）と接合される側の一面に不活性ガスのイオンビームを照射することにより、前記単結晶炭化珪素基板（１１）の主表面および前記支持基板（１）のうちの前記単結晶炭化珪素基板（１１）と接合される側の一面に付着している不純物を除去すると共に、前記単結晶炭化珪素基板（１１）の主表面および前記支持基板（１）のうちの前記単結晶炭化珪素基板（１１）と接合される側の一面に露出した原子の化学結合を形成する結合手の一部が結合相手を失った状態とする工程と、２００℃以下の温度において、真空中で前記単結晶炭化珪素基板（１１）の主表面と前記支持基板（１）のうちの前記単結晶炭化珪素基板（１１）と接合される側の一面とを対向させて貼り合せることにより、前記単結晶炭化珪素基板（１１）の主表面および前記支持基板（１）のうちの前記単結晶炭化珪素基板（１１）と接合される側の一面に露出した原子の結合相手を失った結合手同士を化学結合させることで前記単結晶炭化珪素基板（１１）と前記支持基板（１）とを直接接合する工程と、を行うことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記剥離工程は、真空中あるいは不活性ガス雰囲気中で行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記剥離工程は、７５０℃以上の温度で行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記支持基板（１）として、炭化珪素からなる粉末を焼結することにより構成された多結晶炭化珪素を用いることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程では、縦型電流駆動用の構成要素（６〜１０、１４〜１７）を形成し、
前記支持基板（１）として、単結晶炭化珪素よりも比抵抗の低いものを用いることを特徴とする請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法に使用される炭化珪素半導体基板の製造方法であって、
前記水素イオン注入層形成工程と、前記接合工程と、前記剥離工程と、前記活性層（３）を形成する工程と、を行うことを特徴とする炭化珪素半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶の炭化珪素（以下、ＳｉＣという）を含むＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、単結晶ＳｉＣ基板を半導体材料として用いたＳｉＣ半導体装置は、パワーデバイスとして期待されている。従来のシリコン（以下では、単にＳｉという）基板を用いた通常のパワーデバイスでは、もはやＳｉ単結晶の物性値に依存する特性限界に近づいており、ＳｉＣはＳｉに比べて絶縁破壊強度が一桁高く、バンドギャップが２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍のように物性値の優位性からＳｉをはるかに凌ぐ特性限界が期待できるためである。
【０００３】
このため、最近では、単結晶ＳｉＣ基板を用いたＳｉＣ半導体装置が知られており、例えば、厚い単結晶ＳｉＣ基板上にＳｉＣをエピタキシャル成長させて活性層を形成し、当該活性層にソース領域等を形成してＭＯＳトランジスタ等の半導体素子を形成したものが知られている。
【０００４】
しかしながら、単結晶ＳｉＣ基板を用いたＳｉＣ半導体装置の問題点は、単結晶Ｓｉ基板を用いた半導体装置に比べて高価なことである。具体的には、エピタキシャル成長させるためのシードとなる厚い単結晶ＳｉＣ基板の材料コストの占める比率が高いことが問題となる。したがって、高品質の単結晶ＳｉＣ基板を有効に活用することが必要となる。
【０００５】
このため、例えば、非特許文献１には、厚い単結晶ＳｉＣ基板から薄い単結晶ＳｉＣ層を剥離し、単結晶ＳｉＣと異なる材料の支持基板上に薄い単結晶ＳｉＣ層を貼り合せて基板を製造する方法が開示されている。この方法は、ＳｉにおいてＳＯＩ（Silicon On Insulator）基板の作製技術として知られるスマートカット（Smart Cut：登録商標）法を用い、厚い単結晶ＳｉＣ基板から薄い単結晶ＳｉＣ層を剥離して、別に用意した多結晶ＳｉＣ基板上にＷＳｉ２層を介して貼り付ける方法である。
【０００６】
具体的には、まず、厚い単結晶ＳｉＣ基板の主表面から水素イオンを注入し、水素イオンの加速電圧に対応した深さ（例えば加速電圧が２００ｋＶであれば、約１．３μｍ程度）に高密度の水素イオン注入層を形成する。そして、この水素イオンが注入されたＳｉＣ基板上にタングステン（以下では、単にＷという）膜を物理的気相成長法または化学的気相成長法によって成膜する。また、別に用意した多結晶ＳｉＣ基板上にＳｉ膜を同様に物理的気相成長法あるいは化学的気相成長法によって成膜する。そして、Ｓｉ膜とＷ膜とが対向するように単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを配置する。その後、加圧しながら約１０００℃で熱処理することにより、Ｓｉ膜とＷ膜とを熱によって反応させて化合物であるＷＳｉ２を形成すると同時に単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを接合する。続いて、加圧を解除した状態で再び熱処理を行うことにより、単結晶ＳｉＣ基板中の水素イオン注入層において単結晶ＳｉＣ基板を剥離し、多結晶ＳｉＣ基板にＷＳｉ２層を介して単結晶ＳｉＣ基板の一部によって構成される単結晶ＳｉＣ層が接合された基板が製造される。
【０００７】
また、例えば、特許文献１には、次の製造方法が開示されている。すなわち、この製造方法では、まず単結晶ＳｉＣ基板を用意し、単結晶ＳｉＣ基板の主表面から酸素イオンを注入する。次に、酸素を微量に含む不活性ガス雰囲気で１３００℃〜１３９０℃の温度で４時間の熱処理を行い、埋め込み酸化膜を形成する。その後、単結晶ＳｉＣ基板の主表面に、メタンあるいはプロパンを原料として化学的気相成長法により１０００℃、１３．３ｋＰａで２０時間加熱してグラファイトを２００μｍ堆積する。次にモノシラン、プロパンを原料として、化学的気相成長法によりグラファイト上に１４００℃で１μｍ以下の多結晶あるいは非晶質ＳｉＣ膜をグラファイトが覆われるように堆積する。続いて、１％以下のモノシランを含むアルゴン雰囲気で１７００℃に加熱して埋め込み酸化膜を蒸発除去して、グラファイト層上に単結晶ＳｉＣ基板の一部によって構成される単結晶ＳｉＣ層が接合された基板が製造される。
【０００８】
したがって、非特許文献１および特許文献１の製造方法により製造された基板のうち、単結晶ＳｉＣ層上にＳｉＣをエピタキシャル成長させて活性層を形成し、当該活性層にソース領域等を形成してＭＯＳトランジスタ等の半導体素子を形成することにより、ＳｉＣ半導体装置が製造される。すなわち、これら特許文献１および２の製造方法では、以上説明したようにして、高価で高品質な単結晶ＳｉＣ基板の使用量を減らすことで低コスト化を図っている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−６２３４８号公報
【非特許文献】
【００１０】
【非特許文献１】「Epitaxial Growth on Metal Bonded SiC Substrates:Transmission Electron Microscopy and Photoluminesence」, Materials Science Forum Vols. ５５６−５５７、２００７年、ｐ．２５５-２５８
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記非特許文献１の製造方法では、単結晶ＳｉＣ基板と多結晶ＳｉＣ基板との接合を約１０００℃の高温で行っている。このため、１０００℃の状態では応力フリーとなるが、実際にＳｉＣ半導体装置が使用される室温から２００℃の温度環境下、つまり半導体素子の動作温度では、ＳｉＣとＷＳｉ２との熱膨張係数の差によって半導体素子に常に応力が印加された状態となり、信頼性が低下してしまうという問題がある。
【００１２】
また、特許文献１の製造方法では、化学的気相成長法によってメタンもしくはプロパンを１０００℃で熱分解してグラファイトを堆積している。このため、上記非特許文献１の製造方法と同様に、実際にＳｉＣ半導体装置が使用される室温から２００℃の温度環境下では、ＳｉＣとグラファイトとの熱膨張係数の差によって半導体素子に常に応力が印加された状態となり、ＳｉＣ半導体装置の信頼性が低下してしまうという問題がある。
【００１３】
さらに、化学的気相成長法により約２００μｍのグラファイト層を形成するためには約２０時間もの時間が必要となる。これは、プロセスコストの増大を引き起こし、本来の目的である低コスト化を妨げることになる。
【００１４】
本発明は、高品質な単結晶ＳｉＣ基板の使用量を減らすことが可能であり、信頼性を向上させることができるＳｉＣ半導体基板の製造方法およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、請求項１に記載の発明では、単結晶ＳｉＣ基板（１１）を用意し、単結晶ＳｉＣ基板（１１）の主表面から水素イオンを注入して水素イオン注入層（１３）を形成する水素イオン注入層形成工程と、単結晶ＳｉＣ基板（１１）の主表面に支持基板（１）を接合する接合工程と、熱処理することにより、水素イオン注入層（１３）で単結晶ＳｉＣ基板（１１）を剥離し、単結晶ＳｉＣ基板（１１）の一部によって構成される単結晶ＳｉＣ層（２）を支持基板（１）上に備えた構造とする剥離工程と、単結晶ＳｉＣ層（２）上に、ＳｉＣをエピタキシャル成長させて活性層（３）を形成する工程と、半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程と、を含み、支持基板（１）として、多結晶または非晶質炭化珪素を用い、接合工程は、単結晶ＳｉＣ基板（１１）と支持基板（１）を真空チャンバ内に搬送して当該真空チャンバ内を真空引きする工程と、単結晶ＳｉＣ基板（１１）の主表面と支持基板（１）のうちの単結晶ＳｉＣ基板（１１）と接合される側の一面に不活性ガスのイオンビームを照射することにより、単結晶ＳｉＣ基板（１１）の主表面および支持基板（１）のうちの単結晶ＳｉＣ基板（１１）と接合される側の一面に付着している不純物を除去すると共に、単結晶ＳｉＣ基板（１１）の主表面および支持基板（１）のうちの単結晶ＳｉＣ基板（１１）と接合される側の一面に露出した原子の化学結合を形成する結合手の一部が結合相手を失った状態とする工程と、２００℃以下の温度において、真空中で単結晶ＳｉＣ基板（１１）の主表面と支持基板（１）のうちの単結晶ＳｉＣ基板（１１）と接合される側の一面とを対向させて貼り合せることにより、単結晶ＳｉＣ基板（１１）の主表面および支持基板（１）のうちの単結晶ＳｉＣ基板（１１）と接合される側の一面に露出した原子の結合相手を失った結合手同士を化学結合させることで単結晶ＳｉＣ基板（１１）と支持基板（１）とを直接接合する工程と、を行うことを特徴としている。
【００１６】
このような製造方法では、単結晶ＳｉＣ基板（１１）を剥離することにより単結晶ＳｉＣ層（２）を構成しているため、高品質な単結晶ＳｉＣ基板（１１）の使用量を減らすことができる。また、支持基板（１）と単結晶ＳｉＣ基板（１１）とを２００℃以下の温度で直接接合しているため、半導体素子の動作時において支持基板（１）と単結晶ＳｉＣ基板（１１）との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
【００１７】
例えば、請求項２に記載の発明のように、剥離工程を真空中あるいは不活性ガス雰囲気中で行うことができる。このような製造方法では、単結晶ＳｉＣ基板（１１）を水素イオン注入層（１３）で剥離したときに、単結晶ＳｉＣ層（２）の表面、つまり単結晶ＳｉＣ層（２）のうちの支持基板（１）と接合された一面と反対側の一面に酸化膜が形成されることを抑制することができる。
【００１８】
そして、請求項３に記載の発明のように、剥離工程は７５０℃以上の温度で行うことができる。この製造方法では、接合工程の際の接合温度が剥離工程の際の剥離温度に比べて十分に低いので、接合工程の際に水素イオン注入層（１３）で剥離が生じることを抑制することができる。
【００２０】
さらに、請求項４に記載の発明のように、支持基板（１）としてＳｉＣからなる粉末を焼結することにより構成された多結晶ＳｉＣを用いることができる。この製造方法では、焼結により支持基板（１）を形成しており、物理的気相成長法または化学的気相成長法により支持基板（１）を形成する場合と比較して、プロセスコストを低減することができる。
【００２１】
そして、請求項５に記載の発明のように、半導体素子の構成要素（４〜１０、１４〜１７）を形成する工程では縦型電流駆動用の構成要素（６〜１０、１４〜１７）を形成し、支持基板（１）として単結晶ＳｉＣよりも比抵抗の低いものを用いることができる。
【００２２】
このような製造方法では、支持基板（１）として単結晶ＳｉＣより比抵抗の低いものを用いているため、支持基板（１）を単結晶ＳｉＣで構成した場合と比較して、オン抵抗を低くすることができ、低消費電力動作が可能なＳｉＣ半導体装置を製造することができる。
【００２３】
また、請求項６に記載の発明は、本発明をＳｉＣ半導体基板の製造方法についての発明として把握したものであり、請求項１ないし５のいずれか１つに記載のＳｉＣ半導体装置の製造方法に使用されるＳｉＣ半導体基板の製造方法であって、水素イオン注入層形成工程と、接合工程と、剥離工程と、活性層（３）を形成する工程と、を行うことを特徴としている。
【００２８】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態におけるＳｉＣ半導体装置の断面構成を示す図である。
【図２】図１に示すＳｉＣ半導体装置の製造工程を示す図である。
【図３】支持基板と単結晶ＳｉＣ基板との直接接合について評価した結果を示す図である。
【図４】本発明の第２実施形態におけるＳｉＣ半導体装置の断面構成を示す図であり、（ａ）はゲートがＯＦＦである状態を示す図、（ｂ）はゲートがＯＮである状態を示す図である。
【発明を実施するための形態】
【００３０】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図である。
【００３１】
図１に示されるように、本実施形態のＳｉＣ半導体装置は、支持基板１の主表面に単結晶ＳｉＣ基板から剥離したＳｉＣ層２が備えられ、ＳｉＣ層２の表面にＳｉＣからなるｎ−型ドリフト層３がエピタキシャル成長させられたＳｉＣ半導体基板を用いて構成されている。なお、本実施形態では、ＳｉＣ層２が本発明の単結晶ＳｉＣ層に相当しており、ｎ−型ドリフト層３が本発明の活性層に相当している。
【００３２】
ｎ−型ドリフト層３の表層部における所定領域には、所定深さを有するｐ＋型ソース領域４とｐ＋型ドレイン領域５とが離間して形成されている。さらに、ｐ＋型ソース領域４とｐ＋型ドレイン領域５との間におけるｎ−型ドリフト層３の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６を介してゲート電極７が形成されている。また、ゲート電極７は層間絶縁膜８によって覆われており、層間絶縁膜８に形成されたコンタクトホールを通じてｐ＋型ソース領域４と電気的に接続されるソース電極９およびｐ＋型ドレイン領域５と電気的に接続されるドレイン電極１０が形成されている。
【００３３】
すなわち、本実施形態のＳｉＣ半導体装置は、ｐ＋型ソース領域４やｐ＋型ドレイン領域５等の上記構成要素を含んで構成される半導体素子としてのＭＯＳトランジスタが構成されたものである。なお、本実施形態では、半導体素子としてＭＯＳトランジスタを例に挙げて説明するが、例えば、ダイオードやキャパシタ等が形成されたものであってもよい。
【００３４】
支持基板１は、ｎ−型ドリフト層３が形成されるとき（エピタキシャル成長させられるとき）の温度および半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料を用いて構成されている。言い換えると、これらの温度以上の温度に融点を有する材料を用いて構成されている。具体的には、多結晶または非晶質ＳｉＣ、炭素、金属炭化物、金属窒化物、金属硼化物、導電性セラミックス、高融点金属等の少なくともいずれか一つを主成分とする材料を用いて構成されている。
【００３５】
そして、これらの材料の中でもより好ましくは、単結晶ＳｉＣと熱膨張係数が近いものを用いるのがよい。ｎ−型ドリフト層３を形成するときや半導体素子の構成要素を形成するときに発生する熱応力により、支持基板１とＳｉＣ層２との接合界面が剥離したり、支持基板１およびＳｉＣ層２の反りや割れを抑制するためである。具体的な材料としては、多結晶ＳｉＣ、非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン等が挙げられる。
【００３６】
特に、支持基板１として、多結晶または非晶質ＳｉＣを用いる場合には、熱膨張係数が単結晶ＳｉＣに近いために、ｎ−型ドリフト層３を形成するときや半導体素子の構成要素を形成するときに支持基板１とＳｉＣ層２との間に発生する応力を極めて小さくすることができる。また、支持基板１として多結晶または非晶質ＳｉＣを用いる場合には、単結晶ＳｉＣ基板を用いる場合と比較して、欠陥等の発生を考慮せずに高速で成長させたものを利用することができるため、製造コストを抑制することができる。
【００３７】
なお、炭素、金属タングステンおよびその炭化物、金属モリブデンおよびその炭化物等については溶融・固化、焼結などの手段によって支持基板を形成できるのでそのプロセスコストを抑えられる。すなわち、支持基板１としては、上記材料を主成分として構成されるものであればよく、その製造方法は特に限定されず、例えば、材料の溶融・固化、焼結等により製造されたものを用いることができる。また、本実施形態のＳｉＣ半導体装置は、ｎ−型ドリフト層３の表層部を平面（横）方向に電流が流れるため、支持基板１としては、単結晶ＳｉＣより比抵抗の高いセラミック等を用いることもできる。
【００３８】
次に、このようなＳｉＣ半導体装置の製造工程について説明する。図２は、本実施形態におけるＳｉＣ半導体装置の製造工程を示す図である。
【００３９】
まず、図２（ａ）に示されるように、欠陥が極めて少なく、板厚が約４００μｍ〜６００μｍの単結晶ＳｉＣ基板１１を用意し、主表面を表面粗度Ｒａが約０．３ｎｍ程度になるように研削・研磨する。その後、図２（ｂ）に示されるように、単結晶ＳｉＣ基板１１を熱酸化し、主表面に約３０ｎｍ程度の酸化膜１２を形成する。この酸化膜１２は、後述のイオン注入時のチャネリングを防止するものであり、また、単結晶ＳｉＣ基板１１の主表面にコンタミネーションが付着することを抑制するものである。
【００４０】
続いて、図２（ｃ）に示されるように、単結晶ＳｉＣ基板１１の主表面から水素イオンを約２００ｋｅＶの加速エネルギー、２×１０１７／ｃｍ３のドーズ量で酸化膜１２を介してイオン注入し、主表面から約１．３μｍの深さに水素イオン注入層１３を形成する。その後、図２（ｄ）に示されるように、単結晶ＳｉＣ基板１１の主表面に形成した酸化膜１２をウェットエッチング等により除去する。
【００４１】
また、図２（ａ）〜図２（ｄ）とは別工程にて、図２（ｅ）に示されるように、板厚が約４００μｍ〜６００μｍであり、単結晶ＳｉＣと異なる材料で構成された支持基板１を用意する。具体的には、後述の図２（ｈ）の工程におけるｎ−型ドリフト層３を形成するときの温度、および後述の図２（ｉ）の工程におけるｐ＋型ソース領域４やｐ＋型ドレイン領域５等の半導体素子の構成要素が形成されるときの温度以上の耐熱性を有する材料を主成分として構成されたものを用意する。より好ましくは、上記のように単結晶ＳｉＣと熱膨張係数が近い材料を主成分として構成されたものを用意する。例えば、支持基板１として、上記のように、多結晶ＳｉＣ、非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン等で構成された支持基板１を用意する。そして、支持基板１のうち一方の面を表面粗度Ｒａが約５ｎｍ以下となるように研削を行ったり、メカノケミカル研磨を行ったりする平坦化工程を行う。
【００４２】
なお、支持基板１として多結晶材料にて構成されるものを用いた場合には、主表面に対して化学的なエッチングを行うと、粒界の方が結晶部よりもエッチングレートが速くなる。すなわち、支持基板１として多結晶材料にて構成されるものを用いた場合には、研削の後にメカノケミカル研磨を行うと研削後より表面粗度Ｒａが大きくなってしまう。したがって、支持基板１として多結晶材料で構成されるものを用いる場合には、メカノケミカル研磨工程を行わずに、表面粗度Ｒａが約５ｎｍ以下となるまで研削工程を行う。
【００４３】
続いて、図２（ｆ）に示されるように、支持基板１のうちの平坦化工程を行った側の一面と、単結晶ＳｉＣ基板１１の主表面（水素イオン注入層１３を形成する水素イオンの注入を行った面）とを、半導体素子の動作温度以下の温度で直接接合する。なお、本明細書において、半導体素子の動作温度以下とは、ＳｉＣ半導体装置が使用される温度以下のことであり、２００℃以下のことである。
【００４４】
基板同士を直接接合する方法としては、次の接合方法が提案されている（例えば、文献１：「MEMS/NEMSの最前線」、表面化学第２６巻、２００５年、第２号、ｐ.８２−８７や、文献２：「Room-temperature bonding of Lithium niobate and silicon wafers by argon-beam surface activation」、Appl.Phys,Lett.７４、２３８７、１９９９年等参照）。具体的には、まず、二つの基板を用意する。基板は、一般的に、大気中では表面が自然酸化膜や吸着分子により覆われており、基板表面と基板内部とは組成も化学結合も異なる状態にある。このため、真空中で各基板に対して不活性ガスのイオンビーム等を照射することにより、各基板の表面層をそれぞれ除去する。これにより表面に露出した原子は化学結合を形成する結合手の一部が結合相手を失った状態となり、他の原子に対する強い結合力を持った状態となる。したがって、表面層が除去された２つの基板を真空中で貼り合せ、強い結合力をもつ結合手同士に化学結合を形成させて２つの基板同士を常温で接合する。すなわち、二つの基板を１０００℃程度の高温に加熱しないで接合する。
【００４５】
以上より、本実施形態では、まず、支持基板１および水素イオン注入層１３が形成された単結晶ＳｉＣ基板１１を真空チャンバ内に搬送する。そして、真空チャンバ内の圧力を２×１０−６Ｐａ以下になるまで真空引きする。続いて、支持基板１のうちの平坦化工程を行った側の一面、および単結晶ＳｉＣ基板１１の主表面（水素イオン注入層１３を形成する水素イオンの注入を行った側の一面）にアルゴンイオンを照射し、それぞれの面を約４ｎｍエッチングして不純物の除去および活性化を行う。次に、真空中でアルゴンイオンを照射した面同士を対向させ、半導体素子の動作温度以下、つまり、２００℃以下で貼り合せて直接接合する。なお、直接接合するときには、支持基板１および単結晶ＳｉＣ基板１１が破壊されない範囲内で加圧力を印加すれば、より良好な接合状態を形成できる。
【００４６】
図３は、支持基板１と単結晶ＳｉＣ基板１１との直接接合について、支持基板１の表面粗度Ｒａに着目して評価した結果を示す図である。なお、図３は、図２（ｆ）と同様に、支持基板１および単結晶ＳｉＣ基板１１の各接合面にアルゴンイオンを照射し、２００℃以下の温度で貼り合わせを行ったときの結果である。
【００４７】
図３に示されるように、支持基板１として化学的気相成長（ＣＶＤ）法および焼結により構成した多結晶ＳｉＣ基板を用意し、表面粗度を変化させて単結晶ＳｉＣ基板１１との直接接合を行ったところ、接合可否は表面粗度に起因していることが確認される。具体的には、化学的気相成長法により形成した多結晶ＳｉＣ基板の表面粗度Ｒａを５．９ｎｍにした場合には直接接合を行うことができなかったが、焼結により形成した多結晶ＳｉＣ基板の表面粗度Ｒａを１．２ｎｍにした場合には直接接合を行うことができている。
【００４８】
すなわち、図３および上記文献１および文献２等によれば、基板の接合面に対して十分なクリーニングと活性化が行われていれば、支持基板１の形成方法には制約はなく、表面粗度Ｒａが所定の値以下であればよいことが確認される。そして、接合面の表面粗度を約５ｎｍ以下とすることにより支持基板１と単結晶ＳｉＣ基板１１とを２００℃以下の温度で直接接合することができる。つまり、支持基板１は、プロセスコストの高い化学的気相成長法により形成しなくても、例えば、焼結により形成することができる。
【００４９】
その後、図２（ｇ）に示されるように、一体化した支持基板１と単結晶ＳｉＣ基板１１とを真空チャンバから取り出し、真空中またはアルゴン等の不活性ガス雰囲気中にて９００℃の温度で数十分間加熱することにより、単結晶ＳｉＣ基板１１を水素イオン注入層１３で剥離する。これにより、ＳｉＣ層２が接合された支持基板１が得られる。また、真空中または不活性ガス雰囲気中にて剥離工程を行うことにより、ＳｉＣ層２の表面に酸化膜が形成されることを抑制することができる。
【００５０】
なお、本発明者らは、アルゴンガス雰囲気中にて７５０℃の温度で数十分間加熱することにより、単結晶ＳｉＣ基板１１が水素イオン注入層１３で剥離することを確認しているが、確実に単結晶ＳｉＣ基板１１を剥離するために９００℃で数十分間加熱することが好ましい。また、水素イオン注入層１３で剥離された残りの単結晶ＳｉＣ基板１１は再び図２（ａ）の工程に戻して再利用することが可能である。すなわち、ＳｉＣ層２は剥離により形成されるため、欠陥の極めて少ない貴重な単結晶ＳｉＣ基板１１の使用量を減らすことができ、基板コストの低減を図ることができる。
【００５１】
次に、図２（ｈ）に示されるように、支持基板１に接合されたＳｉＣ層２側の表面、つまりＳｉＣ層２のうち支持基板１と接合された一面と反対側の一面に対して研磨や水素エッチング等を行い、ダメージ領域を除去する。そして、ＳｉＣ層２をシードとして低不純物濃度のＳｉＣを約１６００℃の成長温度にてエピタキシャル成長させ、厚さが約１０μｍ〜３０μｍであり、活性領域を構成するｎ−型ドリフト層３を形成する。このとき、単結晶のＳｉＣ層２の表面にｎ−型ドリフト層３を形成しているため、ｎ−型ドリフト層３の結晶性はＳｉＣ層２の結晶性が引き継がれ、単結晶のＳｉＣとなる。
【００５２】
以上の工程により、素子の活性領域となる単結晶のＳｉＣで構成されたＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となったＳｉＣ半導体基板が製造される。
【００５３】
そして、図２（ｉ）に示されるように、このような構成のＳｉＣ半導体基板を用いて周知のデバイス形成プロセスを実施して半導体素子を形成する。すなわち、ｎ−型ドリフト層３に対してマスクを用いて不純物をイオン注入し、約１６５０℃で活性化熱処理工程を行うことでｐ＋型ソース領域４およびｐ＋型ドレイン領域５を形成する。その後、熱酸化等によってゲート絶縁膜６を形成すると共に、ドープトＰｏｌｙ−Ｓｉの成膜およびパターニングによりゲート電極７を形成する。そして、層間絶縁膜８の形成工程、コンタクトホールの形成工程、ソース電極９の形成工程、ドレイン電極１０の形成工程、ゲート配線のパターニング工程等を行うことにより、図１に示すＳｉＣ半導体装置が製造される。
【００５４】
以上説明したように、本実施形態の製造方法によれば、素子の活性領域となる単結晶のＳｉＣで構成されたＳｉＣ層２およびｎ−型ドリフト層３と、支持基板１とが一体となったＳｉＣ半導体基板を製造することができる。このようなＳｉＣ半導体基板は、単結晶ＳｉＣ基板１１を剥離することによってＳｉＣ層２を構成したものであるため、高品質な単結晶ＳｉＣ基板１１の使用量を減らすことが可能となり、製造コストの低減を図ることができる。
【００５５】
さらに、支持基板１と単結晶ＳｉＣ基板１１とを半導体素子の動作温度以下の温度で直接接合している。このため、従来のＳｉＣ半導体装置の製造方法と比較して、支持基板１と単結晶ＳｉＣ基板１１との接合界面で発生する応力を小さくすることができ、ＳｉＣ半導体装置が使用される際に半導体素子に印加される応力を小さくすることができる。すなわち、ＳｉＣ半導体装置の信頼性が低下することを抑制することができる。
【００５６】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のＳｉＣ半導体装置は、第１実施形態に対して縦型電流駆動用の半導体素子が形成されたものでり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４は、本実施形態におけるＳｉＣ半導体装置の断面構成を示す図であり、（ａ）はゲートがＯＦＦの状態を示す図、（ｂ）はゲートがＯＮの状態を示す図である。
【００５７】
図４（ａ）に示されるように、ＳｉＣ半導体装置は、ＳｉＣ層２としてｎ＋型ＳｉＣ層が用いられ、縦型電流駆動用の半導体素子が形成されている。具体的には、ｎ−型ドリフト層３の表層部には、所定深さを有するｐ＋型ベース領域１４が離間して形成されている。また、ｐ＋型ベース領域１４の表層部には、ｐ＋型ベース領域１４よりも浅い高不純物濃度のｎ＋型ソース領域１５が形成されている。また、ｎ−型ドリフト層の表面にはｎ型表面層１６が形成されており、ｐ＋型ベース領域１４の表面には隣接するｎ＋型ソース領域１５とｎ型表面層１６とを繋ぐようにチャネル領域を構成するｐ型の表面チャネル層１７が形成されている。
【００５８】
さらに、ｎ型表面層１６およびｐ型の表面チャネル層１７の表面には、シリコン酸化膜等で構成されたゲート絶縁膜６を介してゲート電極７が形成されている。また、ゲート電極７を覆う層間絶縁膜８に形成されたコンタクトホールを通じてｎ＋型ソース領域１５およびｐ＋型ベース領域１４に電気的に接続されるソース電極９が形成されている。そして、支持基板１の裏面側には、ドレイン電極１０が形成されている。
【００５９】
このような半導体装置では、図４（ａ）に示されるように、ゲートがＯＦＦである場合には、表面チャネル層１７がｐ型であるためにドレイン−ソース間の電流経路が表面チャネル層１７の部分で遮断されて電流は流れない。しかしながら、図４（ｂ）に示されるように、ゲートがＯＮされると、表面チャネル層１７がｎ型に反転してドレイン−ソース間に電流経路が形成されるため、電流が流れる。つまり、本実施形態のＳｉＣ半導体装置は、基板の縦方向に電流を流し、支持基板１が電流経路となる縦型電流駆動用の半導体素子が形成されたものである。
【００６０】
支持基板１は、本実施形態では、単結晶ＳｉＣに熱膨張係数が近く、かつ、単結晶ＳｉＣよりも比抵抗の小さい材料を用いて構成されている。支持基板１を比抵抗が低い材料を用いて構成することにより、オン抵抗を低くすることができ、低消費電力動作が可能となるためである。具体的には、支持基板１は、例えば、高濃度ドープ多結晶ＳｉＣ、高濃度ドープ非晶質ＳｉＣ、金属タングステンおよびその炭化物、金属モリブデン炭化物等を主成分とする材料にて構成されている。
【００６１】
このようなＳｉＣ半導体装置は、例えば、次のように製造される。すなわち、上記図２（ｅ）の工程において、支持基板１として、ＳｉＣに熱膨張係数が近く、かつ、単結晶のＳｉＣよりも比抵抗の小さい材料を用いて構成されたものを用意する。そして、上記図２（ｉ）の工程において、周知のデバイス製造プロセスを行うことにより、ｎ−型ドリフト層３にｐ＋型ベース領域１４等を形成したり、支持基板１の裏面にドレイン電極１０を形成したりして縦型電流駆動用の半導体素子を形成すればよい。
【００６２】
以上説明したように、本実施形態のＳｉＣ半導体装置は縦型電流駆動用の半導体素子が形成されたものであり、支持基板１を単結晶ＳｉＣより比抵抗の小さい材料を主成分として構成している。このため、従来のように厚い単結晶ＳｉＣ基板上にｎ−型ドリフト層３を形成してＳｉＣ半導体装置を形成した場合には、基板抵抗を低くするために基板を研削等したりして薄板化する工程が行われるが、本実施形態では、薄板化する工程を無くすことができる。また、仮に薄板化する場合であっても、支持基板１として単結晶ＳｉＣより硬度が低い材料を選択することにより、研削にかかる時間を短縮することができる。
【００６３】
（他の実施形態）
上記第２実施形態では、ｎ＋型ＳｉＣ層２の上にｎ−型ドリフト層３を形成したＳｉＣ半導体装置について説明したが、ｐ＋型ＳｉＣ層の上にｎ−型ドリフト層を形成したＳｉＣ半導体装置を上記のような製造方法によって製造することもできる。また、上記第１実施形態ではｐチャネルタイプのＳｉＣ半導体装置を例に挙げて説明し、上記第２実施形態ではｎチャネルタイプのＳｉＣ半導体装置を例に挙げて説明したが、各部の導電型を逆にしたチャネルタイプのＳｉＣ半導体装置とすることもできる。
【００６４】
また、上記各実施形態では、単結晶ＳｉＣ基板１１に水素イオンをイオン注入する際に単結晶ＳｉＣ基板１１の主表面に酸化膜１２を形成する例について説明したが、酸化膜１２を形成しなくてもよい。
【００６５】
さらに、上記各実施形態では、真空中または不活性ガス雰囲気中で剥離工程を行う例について説明したが、例えば、大気中で剥離工程を行うこともできる。
【符号の説明】
【００６６】
１      支持基板
２      ｎ＋型ＳｉＣ層
３      ｎ−型ドリフト層
４      Ｐ＋型ソース領域
５      Ｐ＋型ドレイン領域
６      ゲート絶縁膜
７      ゲート電極
８      層間絶縁膜
９      ソース電極
１０    ドレイン電極
１４    ｐ＋型ベース領域
１５    ｎ＋型ソース領域
１６    ｎ型表面層
１７    表面チャネル層
【図１】
0005840366.tif 000002
【図２】
0005840366.tif 000003
【図３】
0005840366.tif 000004
【図４】
0005840366.tif 000005