(57)【特許請求の範囲】
【請求項１】
入射された光パルスに応じて電気信号を生成する光電子回路と、
第１主電極が第１固定電位に接続された第１トランジスタと、
前記第１トランジスタの第２主電極と前記第１固定電位よりも低い第２固定電位との間に接続された抵抗と、
第１主電極が前記第１トランジスタ第２主電極に接続され、第２主電極が前記第２固定電位以下の第３固定電位に接続された第２トランジスタと、
前記光電子回路によって電気信号が生成されていない場合に、前記第１トランジスタおよび前記第２トランジスタをオフさせ、前記光電子回路によって電気信号が生成された場合に、生成された電気信号に基づいて前記第１トランジスタおよび前記第２トランジスタをオンさせる駆動回路と、を有し、
前記駆動回路は、前記第１トランジスタおよび前記第２トランジスタをオンさせるとき、前記第１トランジスタをオンさせてから前記第２トランジスタをオンさせる
ことを特徴とするパルス生成回路。
【請求項２】
請求項１に記載のパルス生成回路において、
前記駆動回路は、
第１バイアス電圧に前記光電子回路で生成された電気信号を重畳させることによって生成した第１駆動信号を前記第１トランジスタの制御電極に供給する第１駆動信号生成回路と、
前記第１バイアス電圧よりも低い第２バイアス電圧に前記光電子回路で生成された電気信号を重畳させることによって生成した第２駆動信号を前記第２トランジスタの制御電極に供給する第２駆動信号生成回路と、を有する
ことを特徴とするパルス生成回路。
【請求項３】
請求項２に記載のパルス生成回路において、
前記光電子回路は、
２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器と、
前記光検出器の他方の端子と入力固定電位との間に接続された入力抵抗と、
前記光検出器の他方の端子と前記第２固定電位との間に接続された入力キャパシタと、を含み、
前記第１駆動信号生成回路は、
前記第１バイアス電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて前記第１トランジスタの制御電極に出力する第１出力回路を含み、
前記第２駆動信号生成回路は、
直流電圧に前記光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路と、
前記第２バイアス電圧に前記第２出力回路から出力された電気信号の極性を反転させて前記第２トランジスタの制御電極に供給するインバータ回路と、を含む
ことを特徴とするパルス生成回路。
【請求項４】
請求項２に記載のパルス生成回路において、
前記光電子回路は、
２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器と、
直流電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路と、
前記光検出器の他方の端子と入力固定電位との間に接続された入力抵抗と、
前記光検出器の他方の端子と前記第２固定電位との間に接続された入力キャパシタと、を含み、
前記第１駆動信号生成回路は、
前記第１バイアス電圧に前記第１出力回路から出力された電気信号を重畳させて前記第１トランジスタの制御電極に出力するバッファ回路を含み、
前記第２駆動信号生成回路は、
直流電圧に前記光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路と、
前記第２バイアス電圧に、前記第２出力回路から出力された電気信号の極性を反転した信号を重畳させて前記第２トランジスタの制御電極に供給するインバータ回路と、を含む
ことを特徴とするパルス生成回路。
【請求項５】
請求項１に記載のパルス生成回路において、
前記光電子回路は、
２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器と、
直流電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路と、
前記光検出器の他方の端子と入力固定電位との間に接続された入力抵抗と、
前記光検出器の他方の端子と前記第２固定電位との間に接続された入力キャパシタと、を含み、
前記駆動回路は、
前記第１出力回路から出力された電気信号を前記第１トランジスタの制御電極に供給する第１バッファ回路と、
直流電圧に前記光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路と、
前記第２出力回路から出力された電気信号を第２トランジスタの第２主電極に供給する第２バッファ回路と、を含み、
前記第２トランジスタの制御電極には、直流電圧が供給され、
前記第２バッファ回路から前記第２トランジスタの第２主電極に供給される信号の直流レベルは、前記第２固定電位よりも低い
ことを特徴とするパルス生成回路。
【請求項６】
請求項１に記載のパルス生成回路において、
前記光電子回路は、
２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器と、
直流電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路と、
前記光検出器の他方の端子と入力固定電位との間に接続された入力抵抗と、
前記光検出器の他方の端子と前記第２固定電位との間に接続された入力キャパシタと、を含み、
前記駆動回路は、
前記第１出力回路から出力された電気信号を前記第１トランジスタの制御電極に供給する第１バッファ回路と、
直流電圧に前記光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路と、
前記第２出力回路から出力された電気信号を遅延させて出力する遅延回路と、
前記遅延回路から出力された電気信号の極性を反転させて前記第２トランジスタの制御電極に供給するインバータ回路と、を含む
ことを特徴とするパルス生成回路。
【請求項７】
請求項１に記載のパルス生成回路において、
前記第１トランジスタ、前記第２トランジスタ、および抵抗を複数組有し、
前記駆動回路は、前記光電子回路によって生成された一つの前記電気信号に基づいて、各組の前記第１トランジスタおよび前記第２トランジスタを駆動する
ことを特徴とするパルス生成回路。
【請求項８】
請求項７に記載のパルス生成回路において、
前記光電子回路は、
２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器と、
直流電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路と、
前記光検出器の他方の端子と入力固定電位との間に接続された入力抵抗と、
前記光検出器の他方の端子と前記第２固定電位との間に接続された入力キャパシタと、を含み、
前記駆動回路は、
前記第１出力回路から出力された電気信号を夫々の前記第１トランジスタの制御電極に供給する第１バッファ回路と、
直流電圧に前記光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路と、
前記第２トランジスタ毎に対応して設けられ、前記第２出力回路から出力された電気信号を対応する前記第２トランジスタの第２主電極に供給する第２バッファ回路と、を含み、
夫々の前記第２トランジスタの制御電極には、直流電圧が供給され、
前記第２バッファ回路から夫々の前記第２トランジスタの第２主電極に供給される信号の直流レベルは、前記第２固定電位よりも低い
ことを特徴とするパルス生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを駆動するためのパルスを生成するパルス生成回路に関し、例えば光パケットを用いた通信において用いられる高速電気パルスのシリアル／パラレル変換器またはパラレル／シリアル変換器のトランジスタを駆動するパルスを光検出器を用いて生成するパルス生成回路に関する。
【背景技術】
【０００２】
近年、超高速ビットのデータ処理が幅広い分野で必須の技術となりつつある。特に、光通信の分野では、通信トラフィックの増大に対応するため、数十Ｇビット秒を超える超高速ビットの光パケットを用いた通信が採用されつつあり、それに対応した高速のデータ処理が必要となってきている。
【０００３】
しかしながら、このような超高速ビットのデータ通信では、データ処理を実行するための最も信頼性の高い手段が依然として電子回路であるにもかかわらず、電力消費量やワット損などの物理的要因により、電子回路の処理速度が制限されている。そのため、超高速ビットのデータ通信の通信速度が電子回路の動作上限速度を超える場合には、データの通信速度を電子回路の動作速度に合わせる必要がある。
【０００４】
具体的には、図１０に示すように、高速の光信号をシリアル電気信号に変換した上で、そのシリアル電気信号をパラレル電気信号に変換して電子回路に入力する処理と、当該電子回路によって処理されたパラレル電気信号をシリアル電気信号に変換して再び高速な光信号に変換する処理が必要となる。
【０００５】
より具体的には、超高速ビットのデータを所定のグループ毎に１対Ｎのシリアル／パラレル変換処理を行うことにより、グループ内の各単一ビットの時間はＮ倍に増加し、超高速ビットのデータを後段の低速の電子回路で処理可能な速度のデータに変換する。また、電子回路によるデータ処理が完了したデータに対して、Ｎ対１のパラレル／シリアル変換処理を行うことにより、低速のデータを超高速ビットのデータに戻す。これらの処理により、エネルギー効率の高い低速の電子回路と超高速ビットの光通信網との間のデータ通信をビット毎に行うことができる。
【０００６】
ここで、シリアル／パラレル変換器およびパラレル／シリアル変換器の一例として、パケット単位で光スイッチングを行う光パケットスイッチング（ＯＰＳ：  Ｏｐｔｉｃａｌ  Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｉｎｇ）による光通信に利用されるシリアル／パラレル変換器およびパラレル／シリアル変換器について説明する。
【０００７】
先ず、光パケットスイッチングによる光通信スキームについて簡単に説明する。光パケットスイッチングによる光通信では、超高速ビットで構成されたパケット単位（光パケット）でデータ（情報）が送信される。光パケットの送信はバーストモードで行われ、連続する２つのパケットの間において信号の送信は行われない。また、光パケットには、主にパケットの送信先やパケットの特性（パケットレベルの優先順位等）が定義されたビットのグループから成るパケットラベル（光ラベル）が装備されている。光パケットスイッチングネットワークの各ノードでは、光ドメイン内で光パケットのペイロードを保持しながら、パケットラベル内の情報によって指定された送信先に光パケットを転送する。
【０００８】
光パケットスイッチングによる光通信では、ＯＰＳラベルプロセッサによって、光パケットのパケットラベルを更新する処理が行われる。このＯＰＳラベルプロセッサは、エネルギー効率の高い電子回路によって構成されるため、光パケットのパケットラベルをＯＰＳラベルプロセッサで処理可能な低速ビットのデータに変換した上でＯＰＳラベルプロセッサに入力する必要がある。その際に、シリアル／パラレル変換器が用いられる。また、ＯＰＳラベルプロセッサによって更新されたパケットラベルは、処理される前のパケットラベルと交換され、再び光パケットとして送信される。その際に、パラレル／シリアル変換器が必要となる。
【０００９】
また、光パケットスイッチングによる光通信では、パケットのバッファリングにもシリアル／パラレル変換器およびパラレル／シリアル変換器が必要となる。なお、パケットのバッファリングは、例えば、競合する光パケット間の競合の回避や、パケット再現性およびサービス品質（ＱｏＳ）のプロビジョニング、パケットのマルチキャスティング等の上位ネットワーキング機能を有効にするために行われる。また、パケットのバッファリングは、特定の変調形式と通信規則を備えた特定のＯＰＳドメインに属するパケットと、ＯＰＳ／イーサネット（登録商標）変換等の異なる通信規則と変調形式に基づく別の通信ドメインとの間のインターフェースとしての役割も重要である。
【００１０】
これらのシリアル／パラレル変換器およびパラレル／シリアル変換器は、主にエネルギー効率の高い処理を実現するために使用されるため、一般的に電力消費量が少ないことが求められる。例えば、光パケットスイッチングによる光通信では、電力消費を抑えて効率を高めるために、シリアル／パラレル変換器およびパラレル／シリアル変換器をバーストモード動作に対応した構成とする必要がある。すなわち、光通信に利用されるシリアル／パラレル変換器およびパラレル／シリアル変換器には、動作が要求されないときはノーマリーオフモードを維持し、トリガーが入力されたら直ちに動作状態に切り替わることが要求される。
以下、光パケットスイッチングによる光通信に利用されるシリアル／パラレル変換器およびパラレル／シリアル変換器の構成について説明する。
【００１１】
図１１は、シリアル／パラレル変換器を用いた光パケットスイッチングによる光通信システムの基本的な構成を示す図である。
図１１に示される光通信システム９００において、送信された光パケットは、バーストモード動作に対応した超高速の光検知器（図示せず）によって電気信号に変換される。光検知器によって変換された電気信号は、高速の信号を送信するのに十分な帯域幅が得られるように構成された伝送線路（通信回線）ＴＬ０に出力される。伝送線路ＴＬ０には、シリアル／パラレル変換器９のｎ（ｎは２以上の整数）個の変換チャネルＣＨ１〜ＣＨｎが並列に接続されており、光検知器から伝送線路ＴＬ０に出力された電気信号は、各変換チャネルＣＨ１〜ＣＨｎに夫々入力される。各変換チャネルＣＨ１〜ＣＨｎは、夫々時間的に連続して動作する。これにより、伝送線路ＴＬ０に沿って伝搬するＮ個の連続したビット（データ）が各変換チャネルＣＨ１〜ＣＨｎに順次取り込まれる。各変換チャネルＣＨ１〜ＣＨｎによって順次行われるデータの取り込みを（Ｎ＋１）ビット毎に繰り返し行うことにより、光パケットに含まれる全てのビット（シリアルデータ）をパラレルデータに変換することができる。
【００１２】
シリアル／パラレル変換器９の各変換チャネルＣＨ１〜ＣＨｎによって変換されたｎチャネル分のデータは、後段の低速の電子回路９１に入力され、バッファリングされる。バッファリングされたデータは、超高速の光パケットに再変換するため、ｎチャネルのパラレル／シリアル変換器（図示せず）に入力される。ｎチャネルのパラレル／シリアル変換器は、各チャネルが時間的に連続して動作することにより、バッファリングされた各ビット（パラレルデータ）が時間的に連続して順次出力され、シリアルデータに変換される。パラレル／シリアル変換器の各変換チャネルからの出力されたビット（データ）は、共有の伝送線路（通信回線）に沿って伝播され、光パケットの再生成が行われる。
【００１３】
図１１に示されるように、シリアル／パラレル変換器９の各変換チャネルＣＨ１〜ＣＨｎは、共通の伝送線路ＴＬ０と低速の電子回路９１との間に接続されたノーマリーオフのトランジスタ（以下、「主要トランジスタ」とも称する。）ＴＲ０を有している。また、パラレル／シリアル変換器も同様のトランジスタを有している。シリアル／パラレル変換器の場合、主要トランジスタＴＲ０がオンすると、共通の伝送線路ＴＬ０を伝搬するデータから変換の対象のビットが取り込まれ、低速の電子回路９１に入力される。また、パラレル／シリアル変換器の場合、主要トランジスタがオンすると、低速の電子回路９１から出力されたデータ（ビット）が開放され、共通の伝送線路に出力される。
【００１４】
光パケットスイッチングによる光通信では、シリアル／パラレル変換器およびパラレル／シリアル変換器のどちらについても、主要トランジスタをオンさせる時間は、１つのビットの時間（パルス幅）よりも短くする必要がある。そのため、主要トランジスタの制御電極（ゲート）には、シリアル／パラレル変換処理またはパラレル／シリアル変換処理が行われるタイミングと正確に同期し、且つ短いパルス幅で振幅が十分に大きい電気パルスを供給する必要がある。以下、主要トランジスタを駆動するためにゲート電極に供給される電気パルスを「ゲートパルス」と称する。
【００１５】
図１１に示すように、シリアル／パラレル変換器およびパラレル／シリアル変換器は、パルス生成回路（以下、「マスターゲート回路」とも称する。）９０によってゲートパルスを生成し、そのゲートパルスを主要トランジスタに供給している。
【００１６】
マスターゲート回路９０は、厳格な時間の同期化の要件を満たしたゲートパルスを生成するために、光トリガーを電気トリガーに変換する光電子回路（光トリガー回路）を有している。これにより、変換処理を実行するタイミングの精度を大幅に向上させることができる。これは、電気的なパルスは遅延に伴って消失しやすいのに対して、光パルスの遅延は非常に正確に制御することができることに起因している。
【００１７】
このような光トリガー回路を用いたマスターゲート回路は、例えば、非特許文献１および非特許文献２に開示されている。非特許文献１には、金属−半導体−金属（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）構造のフォトディテクタ（以下、「ＭＳＭ−ＰＤ」と称する。）を用い、そのＭＳＭ−ＰＤの一方の出力端子に入力抵抗と電荷保持用のキャパシタとを接続した構成の光トリガー回路が開示されている。また、非特許文献２には、非特許文献１に開示された光トリガー回路から成るマスターゲート回路で生成したゲートパルスによって、主要トランジスタを駆動するシリアル／パラレル変換器が開示されている。
【００１８】
ここで、上記非特許文献２に開示された従来のマスターゲート回路の構成と動作原理について説明する。
図１２は、従来のマスターゲート回路の構成を示す図である。
同図に示されるマスターゲート回路９０において、ＭＳＭ−ＰＤ９１は光検出信号に応じて発生した電気信号を出力する端子を二つ有している。ＭＳＭ−ＰＤの一方の端子は、直流の入力電圧Ｖｉｎｐｕｔが供給される入力抵抗ＲｉｎおよびキャパシタＣｉｎから成るＲＣ回路に接続され、ＭＳＭ−ＰＤ９１の他方の端子は、主要トランジスタの制御端子（ゲート）に接続されるとともに、バイアス電圧Ｖｂｉａｓと基準電圧（グラウンド電圧）との間に配置された２つの抵抗Ｒｂｉａｓが接続されるノードに接続されている。このバイアス電圧Ｖｂｉａｓを低く抑えることにより、トランジスタＴＲ０がノーマリーオフモードに設定される。
【００１９】
ＭＳＭ−ＰＤ９１は、他の回路コンポーネントとの統合が容易なプレーナー構造を有している。ＭＳＭ−ＰＤ９１に光トリガーパルスを入射すると、ＭＳＭ−ＰＤ９１からパルス幅の狭い電気パルス９２が発生し、その電気パルス９２がＭＳＭ−ＰＤ９１の他方の端子から出力され、主要トランジスタＴＲ０のゲートにゲートパルスとして入力される。このマスターゲート回路９０によれば、短時間での反復処理が可能であるため、１ナノ秒未満の時間間隔で光トリガーが出力された場合であっても、適切なゲートパルスを生成することができる。
【００２０】
ＭＳＭ−ＰＤ９１に十分なエネルギーを持つ光トリガーパルスを照射することにより、ＭＳＭ−ＰＤ９１で十分な担体が生成され、これが低抵抗として機能する。これにより、キャパシタＣｉｎに電荷を蓄積し、抵抗Ｒｂｉａｓを経由してすばやく放電することができる。具体的には、時定数（Ｒｉｎ×Ｃｉｎ）として、（Ｒｂｉａｓ×Ｃｉｎ）より長い値を設定することにより、キャパシタＣｉｎは短時間で放電し、再充電に比較的長い時間を要する。これにより、パルス幅の狭い電気パルス（ゲートパルス）９２を生成することができるとともに、マスターゲート回路９０における回路定数（設計パラメータ）を調整することにより、異なる条件の電気パルスを発生させることができる。更に、これらの設計パラメータを最適化することにより、十分な振幅と適度に狭いパルス幅の電気パルスを繰り返し生成することができる。また、この場合に、回路の最適化のためにＣｉｎを完全に再充電する必要はない。例えば、上述の非特許文献２に示されるように、マスターゲート回路９０によれば、６４０ｐｓという短い時間のゲートパルスを生成できることが実証されている。
【先行技術文献】
【非特許文献】
【００２１】
【非特許文献１】“3.3ps electrical pulse generation from a discharge-based metal-semiconductor-metal photodetector”,K.Takahara,R.Takahashi,T.Nakahara,H.Takenouchi and H.Suzuki,ELECTRONICS LETTERS 6th January 2005 Vol. 41 No. 1.
【非特許文献２】“A novel optoelectronic serial-to-parallel converter for 25-Gbps burst-mode optical packets”,Salah Ibrahim, Hiroshi Ishikawa,Tatsushi Nakahara, and Ryo Takahashi, OPTICS EXPRESS  Vol.22, No. 1, 13th January 2014.
【発明の概要】
【発明が解決しようとする課題】
【００２２】
従来のマスターゲート回路９０によれば、図１２に示すように、立ち上がり時間の短い電気パルス９２を生成することができる。しかしながら、電気パルス９２の立ち下がり時の波形は、最初は高速でその後徐々に減速する比較的長いテール状の波形となり、電気パルス９２の立ち下がり時間は短いとは言い難い。
【００２３】
そこで、従来は、主要トランジスタの短いオン時間を実現するために、電気パルスの波形の上側の部分（有益な振幅）９００を主要トランジスタのゲートパルスとして利用し、波形の残り部分９０１を除去していた。具体的には、バイアス電圧Ｖｂｉａｓを調整することにより、電気パルス９２の有益でない部分９０１が主要トランジスタの閾値電圧よりも低くなるように電気パルス９２のＤＣレベルを調整し、電気パルス９２の一部のみが主要トランジスタを駆動するためのゲートパルスとして利用されていた。そのため、従来のマスターゲート回路では、ＭＳＭ−ＰＤ９１で発生した電気パルスの有益な振幅が制限されるという問題があった。
【００２４】
電気パルスの有益な振幅を大きくするためには、光トリガーパルスのエネルギーを大きくする必要がある。しかしながら、上述のシリアル／パラレル変換器およびパラレル／シリアル変換器では、変換処理を行うたびに各変換チャネルのＭＳＭ−ＰＤに光トリガーパルスを入射する必要があるため、光トリガーパルスのエネルギーの増大は、光通信のシステム全体のエネルギー効率の低下を招く。
【００２５】
一方で、光トリガーパルスのエネルギーを増大させずに、ゲートパルスとして利用可能な電気パルスの有益な振幅を大きくすることは容易ではない。これは、ＭＳＭ−ＰＤに照射する光トリガーパルスの振幅と、ＭＳＭ−ＰＤ９１から発生する電気パルスのパルス幅とがトレードオフの関係にあるからである。例えば、バイアス用の抵抗Ｒｂｉａｓの値を大きくすることにより、光トリガーパルスの振幅を抑えて光トリガーエネルギーを削減しつつ、電気パルスの振幅を維持することができるが、同時に電気パルスのパルス幅が大きくなるという問題がある。この場合に、バイアス電圧Ｖｂｉａｓを調節して電気パルスのＤＣレベルを再調整するというアプローチにより、電気パルスにおけるパルス幅が狭い部分をゲートパルスとして利用することもできるが、電気パルスの立ち下がり時間は抵抗Ｒｂｉａｓの増大に伴って遅くなるため、ゲートパルスとして利用可能な電気パルスの有益な振幅が低下してしまう。
【００２６】
光トリガーパルスのエネルギーを増大させずに、ゲートパルスとして利用可能な電気パルスの有益な振幅を大きくする方法としては、例えば、ＭＳＭ−ＰＤの反応性を高めること、または反応性の高い別のタイプの光検知器（ＰＤ）を採用することが考えられる。しかしながら、これらの方法を実現するには、新しいＰＤ構成と最終的には異なる製造工程が必要となり、製造コストの増大を招く。また、仮にＭＳＭ−ＰＤの反応性の向上や反応性の高い統合ＰＤを実現することができたとしても、マスターゲート回路における上述したトレードオフの問題は未解決のままであり、依然として電気パルスの一部しかゲートパルスとして使用することができないことに変わりはない。
【００２７】
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、光検出器を用いたパルス生成回路において、光パルスのエネルギーを抑えつつ、狭いパルス幅と大きな振幅を有する電気パルスを生成できるようにすることにある。
【課題を解決するための手段】
【００２８】
本発明に係るパルス生成回路（１〜４）は、入射された光パルスに応じて電気信号を生成する光電子回路（１１）と、第１主電極が第１固定電位（Ｖｈ）に接続された第１トランジスタ（ＴＲ１）と、第１トランジスタの第２主電極と第１固定電位よりも低い第２固定電位（Ｖｓｒｃ１＝ＧＮＤ）との間に接続された負荷抵抗（ＲＬ）と、第１主電極が第１トランジスタ第２主電極に接続され、第２主電極が第２固定電位以下の第３固定電位（ＴＲ２）に接続された第２トランジスタ（ＴＲ２）と、光電子回路によって電気信号が生成されていない場合に、第１トランジスタおよび第２トランジスタをオフさせ、光電子回路によって電気信号が生成された場合に、生成された電気信号に基づいて第１トランジスタおよび第２トランジスタをオンさせる駆動回路（１０〜４０）とを有し、駆動回路は、第１トランジスタおよび第２トランジスタをオンさせるとき、第１トランジスタをオンさせてから第２トランジスタをオンさせることを特徴とする。
【００２９】
上記パルス生成回路（２）において、駆動回路（２０）は、第１バイアス電圧に光電子回路で生成された電気信号を重畳させることによって生成した第１駆動信号（Ｖｓｒｃ１）を第１トランジスタの制御電極に供給する第１駆動信号生成回路（２１）と、第１バイアス電圧よりも低い第２バイアス電圧に光電子回路で生成された電気信号を重畳させることによって生成した第２駆動信号（ＶＥＰ２）を第２トランジスタの制御電極に供給する第２駆動信号生成回路（２２）とを有してもよい。
【００３０】
上記パルス生成回路（２）において、光電子回路は、２つの端子を有し、入射された光パルスに応じて生成した電気信号を端子から出力する光検出器（１１０）と、光検出器の他方の端子（Ｐ２）と入力固定電位（Ｖｉｎ）との間に接続された入力抵抗（Ｒｉｎ）と、光検出器の他方の端子と第２固定電位との間に接続された入力キャパシタ（Ｃｉｎ）と、を含み、第１駆動信号生成回路は、第１バイアス電圧に光検出器の一方の端子（Ｐ１）から出力された電気信号を重畳させて第１トランジスタの制御電極に出力する第１出力回路（１１１）を含み、第２駆動信号生成回路は、直流電圧に光検出器の他方の端子（Ｐ２）から出力された電気信号を重畳させて出力する第２出力回路（１４）と、第２バイアス電圧に第２出力回路から出力された電気信号の極性を反転させて第２トランジスタの制御電極に供給するインバータ回路（１３）とを含んでもよい。
【００３１】
上記パルス生成回路（２）において、光電子回路は、２つの端子を有し、入射された光パルスに応じて生成した電気信号を端子から出力する光検出器（１１０）と、直流電圧に光検出器の一方の端子（Ｐ１）から出力された電気信号を重畳させて出力する第１出力回路（１１１）と、光検出器の他方の端子（Ｐ２）と入力固定電位との間に接続された入力抵抗（Ｒｉｎ）と、光検出器の他方の端子と第２固定電位との間に接続された入力キャパシタ（Ｃｉｎ）と、を含み、第１駆動信号生成回路は、第１バイアス電圧に第１出力回路から出力された電気信号を重畳させて第１トランジスタの制御電極に出力するバッファ回路（１２）を含み、第２駆動信号生成回路は、直流電圧に光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路（１４）と、第２バイアス電圧に、第２出力回路から出力された電気信号の極性を反転した信号を重畳させて第２トランジスタの制御電極に供給するインバータ回路（１３）とを含んでもよい。
【００３２】
上記パルス生成回路（３）において、光電子回路は、２つの端子を有し、入射された光パルスに応じて生成した電気信号を端子から出力する光検出器（１１０）と、直流電圧に光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路（１１１）と、光検出器の他方の端子と入力固定電位との間に接続された入力抵抗（Ｒｉｎ）と、光検出器の他方の端子と第２固定電位との間に接続された入力キャパシタ（Ｃｉｎ）と、を含み、駆動回路は、第１出力回路から出力された電気信号を第１トランジスタの制御電極に供給する第１バッファ回路（１２）と、直流電圧に光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路（１４）と、第２出力回路から出力された電気信号を第２トランジスタの第２主電極に供給する第２バッファ回路（１６）とを含み、第２トランジスタの制御電極には、直流電圧（Ｖｂ８）が供給され、第２バッファ回路から第２トランジスタの第２主電極に供給される信号（ＶＥＰ２）の直流レベルは、第２固定電位（Ｖｓｒｃ１）よりも低くしてもよい。
【００３３】
上記パルス生成回路（１）において、光電子回路は、２つの端子を有し、入射された光パルスに応じて生成した電気信号を前記端子から出力する光検出器（１１０）と、直流電圧に前記光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路（１１１）と、光検出器の他方の端子と入力固定電位との間に接続された入力抵抗（Ｒｉｎ）と、光検出器の他方の端子と第２固定電位との間に接続された入力キャパシタ（Ｃｉｎ）とを含み、駆動回路は、第１出力回路から出力された電気信号を第１トランジスタの制御電極に供給する第１バッファ回路（１２）と、直流電圧に光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路（１４）と、第２出力回路から出力された電気信号を遅延させて出力する遅延回路（１５）と、遅延回路から出力された電気信号の極性を反転させて第２トランジスタの制御電極に供給するインバータ回路（１６）と、を含んでもよい。
【００３４】
上記パルス生成回路（４）において、第１トランジスタ（ＴＲ１Ａ、ＴＲ１Ｂ）、第２トランジスタ（ＴＲ２Ａ、ＴＲ２Ｂ）、および負荷抵抗（ＲＬ）を複数組有し、駆動回路（４０）は、光電子回路によって生成された一つの電気信号に基づいて、各組の第１トランジスタおよび第２トランジスタを駆動するようにしてもよい。
【００３５】
上記パルス生成回路（４）において、光電子回路は、２つの端子を有し、入射された光パルスに応じて生成した電気信号を端子から出力する光検出器（１１０）と、直流電圧に光検出器の一方の端子から出力された電気信号を重畳させて出力する第１出力回路（１１１）と、光検出器の他方の端子と入力固定電位との間に接続された入力抵抗（Ｒｉｎ）と、光検出器の他方の端子と第２固定電位との間に接続された入力キャパシタ（Ｃｉｎ）とを含み、駆動回路は、第１出力回路から出力された電気信号を夫々の第１トランジスタの制御電極に供給する第１バッファ回路（１２）と、直流電圧に光検出器の他方の端子から出力された電気信号を重畳させて出力する第２出力回路（１４）と、第２トランジスタ毎に対応して設けられ、第２出力回路から出力された電気信号を対応する第２トランジスタの第２主電極に供給する第２バッファ回路（１６Ａ、１６Ｂ）とを含み、夫々の第２トランジスタの制御電極には、直流電圧（Ｖｂ８）が供給され、第２バッファ回路から夫々の第２トランジスタの第２主電極に供給される信号の直流レベルは、第２固定電位よりも低くしてもよい。
【００３６】
なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって表している。
【発明の効果】
【００３７】
本発明によれば、光検出器を用いたパルス生成回路において、光パルスのエネルギーを抑えつつ、狭いパルス幅と大きな振幅を有する電気パルスを生成することができる。
【図面の簡単な説明】
【００３８】
【図１】図１は、実施の形態１に係るマスターゲート回路を用いたデータ変換器の構成を示す図である。
【図２】図２は、実施の形態１に係るマスターゲート回路によるゲートパルスと従来のマスターゲート回路によるゲートパルスとの比較例を示す図である。
【図３】図３は、実施の形態２に係るマスターゲート回路を用いたデータ変換器の構成を示す図である。
【図４】図４は、２つのトランジスタのゲート電極に同一の電圧を印加したときの各トランジスタの動作を説明するための図である。
【図５】図５は、２つのトランジスタのゲート電極に異なる電圧を印加したときの各トランジスタの動作を説明するための図である。
【図６Ａ】図６Ａは、実施の形態２に係るマスターゲート回路の具体的な回路構成を示す図である。
【図６Ｂ】図６Ｂは、図６Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
【図７Ａ】図７Ａは、実施の形態２に係るマスターゲート回路の別の具体的な回路構成を示す図である。
【図７Ｂ】図７Ｂは、図７Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
【図８Ａ】図８Ａは、実施の形態３に係るマスターゲート回路の具体的な回路構成を示す図である。
【図８Ｂ】図８Ｂは、図８Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
【図９】図９は、実施の形態４に係るマスターゲート回路の具体的な回路構成を示す図である。
【図１０】図１０は、高速の光通信網と低速の電子回路との間のデータ変換を説明するための図である。
【図１１】図１１は、シリアル／パラレル変換器を用いた光パケットスイッチングによる光通信システムの基本的な構成を示す図である。
【図１２】図１２は、従来のマスターゲート回路の構成を示す図である。
【発明を実施するための形態】
【００３９】
以下、本発明の実施の形態について図を参照して説明する。
【００４０】
≪実施の形態１≫
図１は、本発明の一実施の形態に係るマスターゲート回路を用いたデータ変換器の構成を示す図である。
同図に示されるデータ変換器１０１は、例えば、光パケットスイッチングによる光通信システムにおけるシリアル／パラレル変換器またはパラレル／シリアル変換器を構成する機能部である。具体的に、データ変換器１０１は、伝送線路（通信回線）ＴＬ１伝搬する、超高速の光検出器によって光信号（光パケット）から電気信号に変換された高速のシリアル信号を複数ビットのパラレル信号に変換して低速な電子回路８に供給するシリアル／パラレル変換器、または電子回路８から出力される複数ビットのパラレル信号をシリアル信号に変換して伝送線路ＴＬ１に供給するパラレル／シリアル変換器において、１ビット分の変換チャネルを構成する回路である。
【００４１】
図１に示されるように、データ変換器１０１は、マスターゲート回路１と主要トランジスタＴＲ０から構成されている。例えば、ｎビットのシリアル／パラレル変換器（またはパラレル／シリアル変換器）の場合、ｎ組のマスターゲート回路１および主要トランジスタＴＲ０が設けられ、ｎ個の主要トランジスタＴＲ０が並列に伝送線路ＴＬ１に接続される。
【００４２】
主要トランジスタＴＲ０は、例えばＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であり、一方の主要電極（例えばドレイン電極）が伝送線路ＴＬ１に接続され、他方の主要電極（例えばソース電極）が電子回路８に接続される。
【００４３】
マスターゲート回路１は、照射された光パルスに基づいて、主要トランジスタＴＲ０のゲートを駆動するための電気パルス（ゲートパルス）ＶＧを生成する回路である。ゲートパルスＶＧは、主要トランジスタＴＲ０のゲート電極に供給される。
【００４４】
実施の形態１に係るマスターゲート回路１は、光パルスの入射に応じて、直列に接続された２つのトランジスタＴＲ１，ＴＲ２を時間差を設けてオンさせることにより、パルス幅が狭く、且つ振幅の大きいゲートパルスを生成するものである。以下、マスターゲート回路１について詳細に説明する。
【００４５】
図１に示されるように、マスターゲート回路１は、トランジスタＴＲ１、ＴＲ２と、抵抗ＲＬと、光電子回路１１と、駆動回路１とを有する。
【００４６】
トランジスタＴＲ１，ＴＲ２は、例えばＨＥＭＴである。トランジスタＴＲ１とトランジスタＴＲ２とは、固定電位（例えば電源電圧）Ｖｈと固定電位Ｖｈよりも低い固定電位Ｖｓｒｃ２との間に直列に接続され、トランジスタＴＲ１とトランジスタＴＲ２とが接続されるノードが主要トランジスタＴＲ０のゲート電極に接続されている。具体的には、トランジスタＴＲ１は、第１主電極としてのドレイン電極が固定電位（例えば電源電圧）Ｖｈに接続され、第２主電極としてのソース電極が主要トランジスタＴＲ０のゲート電極に接続されている。また、トランジスタＴＲ２は、第１主電極としてのドレイン電極が主要トランジスタＴＲ０のゲート電極およびトランジスタＴＲ１のソース電極に接続され、第２主電極としてのソース電極が固定電位Ｖｓｒｃ２に接続されている。
なお、以下の説明では、トランジスタＴＲ１、ＴＲ２を含む全てのトランジスタがＨＥＭＴである場合を一例として説明するが、これに限定されるものではない。
【００４７】
抵抗ＲＬは、一端が主要トランジスタＴＲ０のゲート電極に接続され、他端がグラウンド電位ＧＮＤに接続されている。
【００４８】
ここで、固定電位Ｖｈ、Ｖｓｒｃ２、およびグラウンド電圧ＧＮＤの関係は、Ｖｓｒｃ２≦ＧＮＤ＜Ｖｈである。
【００４９】
光電子回路１１は、入射された光パルスに応じて電気信号を生成する回路である。例えば、図１に示されるように、光電子回路１１は、光検出器１１０、出力回路１１１、抵抗Ｒｉｎ、およびキャパシタＣｉｎを有している。
【００５０】
光検出器１１０は、２つの端子Ｐ１、Ｐ２を有し、入射された光パルスに応じて生成した電気信号を上記端子から出力する素子である。光検出器１１０は、例えば、前述したＭＳＭ−ＰＤである。以下、光検出器１１０をＭＳＭ−ＰＤ１１０と表記する。
ＭＳＭ−ＰＤ１１０は、光トリガーとなる光パルスが照射されると、ＭＳＭ−ＰＤ１１０の一方の端子Ｐ１から電気パルスが生成され、他方の端子Ｐ２から当該電気パルスと逆の極性の別の電気パルスが生成される。例えば、ＭＳＭ−ＰＤ１１０に光パルスを照射すると、端子Ｐ１から照射された光パルスのパルス幅に応じた正の極性の電気パルスが出力され、端子Ｐ２から照射された光パルスのパルス幅に応じた負の極性の電気パルスが出力される。
【００５１】
出力回路１１１は、直流（ＤＣ）電圧にＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号を重畳させて出力する回路である。例えば、出力回路１１１は、バイアス電位Ｖｂ１とグラウンド電位ＧＮＤとの間に直列に接続された抵抗Ｒｂ１と抵抗Ｒｂ２から構成されている。これにより、バイアス電位Ｖｂ１とグラウンド電位ＧＮＤとの間の電圧が抵抗Ｒｂ１、Ｒｂ２の抵抗比によって分圧され、その分圧された電圧にＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号（交流成分）が重畳させて出力される。
【００５２】
入力抵抗Ｒｉｎは、一方の端子が入力バイアス電位Ｖｉｎに接続され、他方の端子がＭＳＭ−ＰＤ１１０の端子Ｐ２に接続されている。入力キャパシタＣｉｎは、一方の端子がＭＳＭ−ＰＤ１１０の端子Ｐ２に接続され、他方の端子がグラウンド電位ＧＮＤに接続されている。
【００５３】
駆動回路１０は、光電子回路１１によって生成された電気信号に基づいて、トランジスタＴＲ１、ＴＲ２を駆動する回路である。具体的に、駆動回路１０は、光電子回路１１によって電気信号が生成されていない場合に、トランジスタＴＲ１およびトランジスタＴＲ２をオフさせ、光電子回路１１によって電気信号が生成された場合に、生成された電気信号に基づいてトランジスタＴＲ１およびトランジスタＴＲ２をオンさせる。駆動回路１０は、トランジスタＴＲ１およびトランジスタＴＲ２をオンさせるとき、最初にトランジスタＴＲ１をオンさせてから、続けてトランジスタＴＲ２をオンさせる。
【００５４】
図１に示されるように、駆動回路１０は、例えば、バッファ回路１２、出力回路１４、遅延回路１５、およびインバータ回路１３から構成されている。
【００５５】
バッファ回路１２は、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号、すわなち、出力回路１１１から出力された電気信号を、トランジスタＴＲ１のゲート電極に供給する回路である。
【００５６】
出力回路１４は、直流電圧に、ＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号を重畳させて出力する回路である。出力回路１４は、例えば、キャパシタＣ１と抵抗Ｒｂ３とから構成されている。キャパシタＣ１は、一端がＭＳＭ−ＰＤ１１０の端子Ｐ２に接続され、他端が抵抗Ｒｂ３の一端に接続されている。また、抵抗Ｒｂ３の他端は、固定電位Ｖｂ２に接続されている。これによれば、ＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号の交流成分がキャパシタＣ１の容量結合によって検出され、検出された電気信号が固定電位Ｖｂ２に基づく直流電圧に重畳されて出力される。
【００５７】
遅延回路１５は、ＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号、すなわち出力回路１４から出力された電気信号を遅延させて出力する回路である。遅延回路１５としては、必要な遅延時間ΔＴを発生させる回路であれば特に制限されない。例えば、インバータやバッファ回路等を必要な個数だけ直列接続した回路であってもよいし、キャパシタＣ１および抵抗Ｒｂ３が接続されるノードと後段のインバータ回路１３の入力端子との間の配線長を調整した回路であってもよい。
【００５８】
インバータ回路１３は、遅延回路１５から出力された電気信号の極性を反転させてトランジスタＴ２のゲート電極に供給する回路である。
【００５９】
上記の回路構成を有するマスターゲート回路１に光パルスを照射すると、ＭＳＭ−ＰＤ１１０の端子Ｐ１から電気信号（正極性）が発生し、その電気信号に応じた駆動信号Ｖｇ１がトランジスタＴＲ１のゲート電極に供給される。また、ＭＳＭ−ＰＤ１１０の端子Ｐ２から電気信号（負極性）が発生し、その電気信号の極性を反転した駆動信号Ｖｇｓ２（正極性）が、駆動信号Ｖｇ１よりも遅れてトランジスタＴＲ２のゲート電極に供給される。
【００６０】
駆動信号Ｖｇ１がトランジスタＴＲ１のゲート電極に供給されると、トランジスタＴＲ１がオンし、固定電位ＶｈからトランジスタＴＲ１を介して電流が流れる。このとき、トランジスタＴＲ２はオフしている（ノーマリーオフの状態）ので、固定電位ＶｈからトランジスタＴＲ１を介して流れ出た電流は、抵抗ＲＬに流れ込む。これにより、ゲートパルスＶＧが急峻に立ち上がる。
【００６１】
遅延時間ΔＴの経過後、駆動信号Ｖｇ２がトランジスタＴＲ２のゲート電極に供給されると、トランジスタＴＲ２がオンし、主要トランジスタＴＲ０のゲート電極と固定電位Ｖｓｒｃ２との間に電流経路が形成される。これにより、トランジスタＴＲ１から流れ出た電流は、トランジスタＴＲ２を経由して固定電位Ｖｓｒｃ２に流れ込む。このとき、固定電位Ｖｓｒｃ２やトランジスタＴＲ２のサイズ等の動作条件を調整して、トランジスタＴＲ１から流れ出た電流が、抵抗ＲＬを流れずにトランジスタＴＲ２に流れ込むようにすることにより、ゲートパルスＶＧを最初の電圧レベル（例えば０Ｖ）まで急峻に立ち下げることができる。
【００６２】
また、バッファ回路１２による信号遅延の時間とインバータ回路１３による信号遅延の時間とが等しくなるようにバッファ回路１２およびインバータ回路１３を設計することにより、駆動信号Ｖｇ１と駆動信号Ｖｇ２との時間間隔、すなわちトランジスタＴＲ１がターンオンするタイミングとトランジスタＴＲ２がターンオンするタイミングとの間の遅延時間ΔＴは遅延回路１５によって決定される。
【００６３】
図２は、実施の形態１に係るマスターゲート回路によるゲートパルスと従来のマスターゲート回路によるゲートパルスとの比較例を示す図である。
同図の（ａ）には、上述した従来のマスターゲート回路９０によって生成されるゲートパルスの波形が示されている。また、同図の（ｂ）には、本実施の形態に係るマスターゲート回路１によって生成されるゲートパルスの波形が示されている。
【００６４】
上述したように、従来のマスターゲート回路９０によって生成されるゲートパルスは、立ち上がり波形は急峻であるが、立ち下がり波形は比較的緩やかになる。そのため、図２の（ａ）に示されるように、主要トランジスタＴＲ０を駆動するのに有効な振幅Ｖｗ０が小さくなるとともに、パルス幅Ｔｐ０が広がってしまう。
【００６５】
これに対し、本実施の形態に係るマスターゲート回路１によって生成されるゲートパルスＶＧは、図２の（ｂ）に示されるように、立ち上がり波形および立ち下がり波形がとともに急峻となるので、従来のマスターゲート回路９０によるゲートパルスに比べて、有効な振幅Ｖｗ１を大きく取ることができ、且つパルス幅Ｔｐ１を狭くすることができる。
【００６６】
以上、実施の形態１に係るマスターゲート回路によれば、直列に接続された２つのトランジスタを時間差を設けてオンさせることによってゲートパルスを生成するので、従来のマスターゲート回路のように立ち下がり波形が緩やかなゲートパルスではなく、立ち上がり波形および立ち下がり波形がとともに急峻なゲートパルスを生成することができる。これによれば、ゲートパルスとして有効となる振幅を大きくするために、光検出器（ＭＳＭ−ＰＤ）に照射する光パルスのエネルギーを増大させる必要はない。すなわち、本実施の形態に係るマスターゲート回路によれば、光パルスのエネルギーを抑えつつ、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスを生成することができる。
【００６７】
また、前述の図１１で示した光パケットスイッチングによる光通信システム９００において、従来のマスターゲート回路９０の代わりに実施の形態１に係るマスターゲート回路１を適用することにより、各主要トランジスタＴＲ０を駆動するためのゲートパルスを生成するために必要な光パルスのエネルギーを抑えることができるので、光通信システム全体のエネルギー効率を向上させることが可能となる。
【００６８】
≪実施の形態２≫
上述したように、実施の形態１に係るマスターゲート回路１では、遅延回路１５によって、主要トランジスタＴＲ０を駆動するための２つのトランジスタＴＲ１、ＴＲ２のオンするタイミング（遅延時間ΔＴ）をずらしている。上述したように遅延時間ΔＴを配線長の調整によって実現する場合、例えば１ｐｓの遅延時間ΔＴを得るために、概算で８０μｍの配線長が必要となり、最終的な回路のサイズが非常に大きくなる。また、１０ｐｓ以上の遅延時間ΔＴを得る場合には、配線長が長くなりすぎてその配線を伝搬する電気信号が消失（消散）してしまうため、実現可能な遅延時間が制限される。したがって、実施の形態１に係るマスターゲート回路１のように、遅延回路１５によって２つのトランジスタＴＲ１、ＴＲ２のオンするタイミングをずらす場合には、設定可能な遅延時間が制限され、回路規模が大きくなる可能性がある。
【００６９】
実施の形態２に係るマスターゲート回路は、上記のように遅延回路によって遅延時間ΔＴを生成するのではなく、２つのトランジスタＴＲ１、ＴＲ２のバイアス状態を相違させることによって遅延時間ΔＴを発生させるものである。
【００７０】
図３は、実施の形態２に係るマスターゲート回路を用いたデータ変換器の構成を示す図である。
同図に示されるデータ変換器１０２は、実施の形態１に係るデータ変換器１０１と同様に、光パケットスイッチングによる光通信システムのシリアル／パラレル変換器またはパラレル／シリアル変換器において、１ビット分の変換チャネルを構成する回路である。
【００７１】
図３に示されるように、データ変換器１０２は、マスターゲート回路２と主要トランジスタＴＲ０を有する。なお、実施の形態２に係るマスターゲート回路２において、実施の形態１に係るマスターゲート回路１と同様の構成要素については、同一の符号を付し、その詳細な説明を省略する。
【００７２】
マスターゲート回路２は、トランジスタＴＲ１、ＴＲ２と、抵抗ＲＬと、光電子回路１１と、駆動回路２０とを有している。
駆動回路２０は、２つの駆動信号生成回路２１、２２から構成されている。
【００７３】
駆動信号生成回路２１は、光電子回路１１で生成された電気信号を第１バイアス電圧に重畳させることによって駆動信号ＶＥＰ１を生成し、トランジスタＴＲ１のゲート電極に供給する回路である。
【００７４】
駆動信号生成回路２２は、光電子回路１１で生成された電気信号を第１バイアス電圧よりも低い第２バイアス電圧に重畳させることによって駆動信号ＶＥＰ２を生成し、トランジスタＴＲ２のゲート電極に供給する回路である。
【００７５】
駆動信号生成回路２１によって生成される駆動信号ＶＥＰ１と駆動信号生成回路２２によって生成される駆動信号ＶＥＰ２とは異なる電圧である。すなわち、マスターゲート回路２では、２つのトランジスタＴＲ１、ＴＲ２のゲート電極に異なる電圧が印加される。
【００７６】
このマスターゲート回路２によれば、実施の形態１に係るマスターゲート回路１と同様に、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスを生成することができる。以下、マスターゲート回路２について詳細に説明する。
【００７７】
ここでは、実施の形態２に係るマスターゲート回路２の動作原理を説明する前に、先ず、比較例として、２つのトランジスタのゲート電極に同一の電圧を印加する場合について考える。
図４は、２つのトランジスタのゲート電極に同一の電圧を印加したときの各トランジスタの動作を説明するための図である。
図４には、トランジスタＴＲ１、ＴＲ２のサイズおよび閾値電圧Ｖｔｈを同一とし、２つのトランジスタＴＲ１、ＴＲ２のソース電極を異なる電位に接続した場合に、トランジスタＴＲ１、ＴＲ２のゲート電極に同一の電圧を印加したときの、トランジスタＴＲ１、ＴＲ２がオンするタイミングが示されている。
【００７８】
具体的には、トランジスタＴＲ１のソース電極を固定電位Ｖｓｒｃ１に接続し、トランジスタＴＲ１のドレイン電極を固定電位Ｖｈに接続し、トランジスタＴＲ１のゲート電極に電圧ＶＥＰを印加する。また、トランジスタＴＲ２のソース電極を固定電位Ｖｓｒｃ２に接続し、トランジスタＴＲ２のドレイン電極を固定電位Ｖｈに接続し、トランジスタＴＲ２のゲート電極に電圧ＶＥＰを印加する。ここで、Ｖｓｒｃ１＜Ｖｓｒｃ２である。
【００７９】
夫々のトランジスタＴＲ１、ＴＲ２がターンオンするタイミングは、夫々のトランジスタのゲート電極とソース電極との間のゲート・ソース間電圧Ｖｇｓと閾値電圧Ｖｔｈとによって決まる。例えば、電圧ＶＥＰを時間に比例して増加させた場合、Ｖｓｒｃ１＜Ｖｓｒｃ２であるため、先ず、トランジスタＴＲ１のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを超えた時刻ｔ１において、トランジスタＴＲ１がオンする。その後、トランジスタＴＲ２のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを超えた時刻ｔ２において、トランジスタＴＲ２がオンする。
【００８０】
なお、２つのトランジスタのターンオン時間の対象時間差（ΔＴ）が小さい場合、各トランジスタＴＲ１、ＴＲ２のゲート電極に印加する電気パルスの立ち上がり波形をできるだけ急勾配にする必要がある。これによれば、最初にオンするトランジスタＴＲ１のゲート電極に供給される電圧が十分に増加し、他方のトランジスタＴＲ２がターンオン時間に達する前に余裕を持ってトランジスタＴＲ１をオンさせることができる。
【００８１】
このように、２つのトランジスタＴＲ１、ＴＲ２の夫々のソース電極の電位を相違させ、夫々のゲート電極に共通の電圧ＶＥＰを印加することにより、遅延回路１５を設けることなく、トランジスタＴＲ１とトランジスタＴＲ２のオンするタイミングをずらすことができる。
しかしながら、図４の場合、Ｖｓｒｃ１＜Ｖｓｒｃ２にしなければトランジスタＴＲ１、トランジスタＴＲ２の順にオンさせることができない。そのため、仮に図４の原理を図３のマスターゲート回路に適用した場合、抵抗ＲＬの一端の電圧（Ｖｓｒｃ１）よりもトランジスタＴＲ２のソース電極の電圧（Ｖｓｒｃ２）の方が大きくなるため、ゲートパルスＶＧの立ち下がり時間を短くすることに限界がある。
そこで、実施の形態２に係るマスターゲート回路２では、２つのトランジスタＴＲ１、ＴＲ２のゲート電極に共通の電圧を印加するのではなく、異なる電圧を印加することによって、トランジスタＴＲ１、ＴＲ２の夫々のソース電極の電圧がＶｓｒｃ１≧Ｖｓｒｃ２となるようにする。
【００８２】
図５は、２つのトランジスタのゲート電極に異なる電圧を印加したときの各トランジスタの動作を説明するための図である。
図５には、トランジスタＴＲ１、ＴＲ２のサイズおよび閾値電圧Ｖｔｈが同一であり、２つのトランジスタＴＲ１、ＴＲ２のソース電極を異なる電位に接続し、トランジスタＴＲ１、ＴＲ２のゲート電極に異なる電圧を印加した場合に、各トランジスタＴＲ１、ＴＲ２がオンするタイミングが示されている。
【００８３】
例えば、トランジスタＴＲ１のソース電極を固定電位Ｖｓｒｃ１に接続し、トランジスタＴＲ１のドレイン電極を固定電位Ｖｈに接続し、トランジスタＴＲ１のゲート電極に電圧ＶＥＰ１を印加する。また、トランジスタＴＲ２のソース電極を固定電位Ｖｓｒｃ２に接続し、トランジスタＴＲ２のドレイン電極を固定電位Ｖｈに接続し、トランジスタＴＲ２のゲート電極に電圧ＶＥＰ２を印加する。ここで、図５に示すように、Ｖｓｒｃ１＞Ｖｓｒｃ２であり、電圧ＶＥＰ１の直流（ＤＣ）レベルは、電圧ＶＥＰ２のＤＣレベルよりも大きい。
【００８４】
この場合に、図５に示すように、電圧ＶＥＰ１、ＶＥＰ２を夫々、時間に比例して増加させると、先ず、トランジスタＴＲ１の電圧Ｖｇｓが閾値電圧Ｖｔｈを超えた時刻ｔ１において、トランジスタＴＲ１がオンする。その後、トランジスタＴＲ２の電圧Ｖｇｓが閾値電圧Ｖｔｈを超えた時刻ｔ２において、トランジスタＴＲ２がオンする。
【００８５】
このように、マスターゲート回路２における２つのトランジスタＴＲ１、ＴＲ２の夫々のゲート電極にＤＣレベルの異なる電圧ＶＥＰ１、ＶＥＰ２を夫々印加することにより、遅延回路１５を設けることなく、トランジスタＴＲ１とトランジスタＴＲ２のオンするタイミングをずらすことができる。また、これによれば、ゲート電極に同一の電圧を印加する場合（図４参照）とは異なり、Ｖｓｒｃ１＞Ｖｓｒｃ２とすることができるので、図３において抵抗の一端の電圧（Ｖｓｒｃ１）よりもトランジスタＴＲ２のソース電極の電圧（Ｖｓｒｃ２）を小さくすることができ、ゲートパルスＶＧの立ち下がりを十分に早めることができる。また、一般的に電圧ＶＥＰ２のＤＣレベルと固定電位Ｖｓｒｃ２との間のＤＣ電位差が等しければ、電圧ＶＥＰ２と固定電位Ｖｓｒｃ２の値を変えても遅延時間ΔＴは変わらないので、ゲートパルス回路２の動作状態の調整が容易となる。すなわち、他の回路設計の要件を満たすために、固定電位Ｖｓｒｃ２の値を自由に設定することができる。なお、上述したように電圧ＶＥＰ１と電圧ＶＥＰ２と同じ電圧にする必要はないが、両方の電圧ＶＥＰ１，ＶＥＰ２は十分に急な勾配と振幅を有している必要がある。
【００８６】
次に、上述した図５に示した動作原理に基づくマスターゲート回路２の具体的な動作について説明する。
先ず、図５における時刻ｔ１以前のＭＳＭ−ＰＤ１１０に光パルスが照射されていない状態では、駆動信号生成回路２２によって生成される駆動信号ＶＥＰ２のＤＣレベルは、駆動信号生成回路２１によって生成される駆動信号ＶＥＰ１のＤＣレベルよりも低くなっている。このとき、２つのトランジスタＴＲ１、ＴＲ２はノーマリーオフの状態であり、抵抗ＲＬに電流が流れていないため、トランジスタＴＲ１のソース端子は接地されている（Ｖｓｒｃ１＝ＧＮＤ）。
【００８７】
次に、ＭＳＭ−ＰＤ１１０に光パルスが照射されると、駆動信号生成回路２１、２２が駆動信号ＶＥＰ１、ＶＥＰ２を夫々生成する。このとき、上述したようにＶＥＰ１のＤＣレベルの方がＶＥＰ２のＤＣレベルより高いため、先ず、駆動信号ＶＥＰ１がトランジスタＴＲ１の閾値Ｖｔｈになる時刻ｔ１において、トランジスタＴＲ１がオンする。このとき、トランジスタＴＲ２はノーマリーオフのままである。トランジスタＴＲ１がオンすることにより、固定電位ＶｈからトランジスタＴＲ１を介して抵抗ＲＬに電流が流れる。これにより、図５に示すように、出力電圧（ゲート電圧ＶＧ）が急激に増加する。
【００８８】
次に、駆動信号ＶＥＰ２が上昇し、トランジスタＴＲ２の閾値Ｖｔｈになった時刻ｔ２において、トランジスタＴＲ２がオンする。これにより、固定電位ＶｈからトランジスタＴＲ１を介して流れていた電流は、トランジスタＴＲ２を介して固定電離Ｖｓｒｃ２に流れ込む。すなわち、トランジスタＴＲ１の電流がトランジスタＴＲ２の電流によって相殺される。これにより、図５に示すようにゲート電圧ＶＧが急激に低下する。
【００８９】
図５に示すように、適切なゲートパルスＶＧを生成するためには、ＶＥＰ２のＤＣレベルと固定電位Ｖｓｒｃ２を適切に定めておく必要がある。具体的には、第１の条件として、抵抗ＲＬによるゲートパルスＶＧの正確な立ち上がり時間が得られるように、トランジスタＴ１のターンオン時間とトランジスタＴ２のターンオン時間との間の遅延時間ΔＴを適切になるように、ＶＥＰ２のＤＣレベルと固定電位Ｖｓｒｃ２を定める必要がある。また、第２の条件として、トランジスタＴＲ１の電流を相殺するために、トランジスタＴＲ２のターンオン時にトランジスタＴＲ２に適切な電流が通るように、ＶＥＰ２のＤＣレベルと固定電位Ｖｓｒｃ２を定める必要がある。これらの２つの条件を満足するように、ＶＥＰ２のＤＣレベルと固定電位Ｖｓｒｃ２とを定めることにより、振幅が“０Ｖ（ＧＮＤ）”まで低下し、且つパルス幅が同様のトランジスタを使用した場合の“ΔＴ”の約２倍となるゲートパルスＶＧを生成することができる。
【００９０】
次に、実施の形態２に係るマスターゲート回路２の具体的な回路構成例を以下に示す。
図６Ａは、実施の形態２に係るマスターゲート回路２の具体的な回路構成を示す図である。図６Ｂは、図６Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
図６Ａに示すように、駆動信号生成回路２１として光電子回路１１における出力回路１１１を利用し、駆動信号生成回路２２を出力回路１４とインバータ回路１３とによって実現する。
【００９１】
図６Ｂに示すように、インバータ回路１３は、例えば、抵抗Ｒｂ４およびトランジスタＴＲ３によって実現することができる。抵抗Ｒｂ４の一端は固定電位Ｖｂ４に接続され、他端はトランジスタＴＲ２のゲート電極に接続される。また、トランジスタＴＲ３のゲート電極はキャパシタＣ１と抵抗Ｒｂ３とが接続されるノードに接続され、トランジスタＴＲ３のソース電極は固定電位Ｖｂ５に接続され、トランジスタＴＲ３のドレイン電極はトランジスタＴＲ２のゲート電極に接続される。
【００９２】
ここで、固定電位Ｖｂ１、Ｖｂ２、Ｖｂ４、Ｖｂ５、および抵抗Ｒｂ４等の値は、駆動信号ＶＥＰ１、ＶＥＰ２が上述した図５の関係を満たすように調整されている。
【００９３】
図６Ａ、６Ｂの回路によれば、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号は、出力回路１１１を介して駆動信号ＶＥＰ１としてトランジスタＴＲ１のゲート電極に供給され、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号は、インバータ回路１３によって極性が反転されて、駆動信号ＶＥＰ２としてトランジスタＴＲ２のゲート電極に供給される。
これにより、トランジスタＴＲ１がターンオンするタイミングとトランジスタＴＲ２がターンオンするタイミングをずらすことができるので、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスを生成することができる。
【００９４】
図７Ａは、実施の形態２に係るマスターゲート回路２の具体的な別の回路構成を示す図である。図７Ｂは、図７Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
図７Ａに示すように、駆動信号生成回路２１をバッファ回路１２によって実現し、駆動信号生成回路２２を出力回路１４とインバータ回路１３とによって実現する。
図７Ｂに示すように、バッファ回路１２は、例えば、抵抗Ｒｂ５およびトランジスタＴＲ４によって実現することができる。抵抗Ｒｂ５の一端は固定電位Ｖｂ６に接続され、他端はトランジスタＴＲ１のゲート電極に接続される。また、トランジスタＴＲ４のゲート電極は抵抗Ｒｂ１と抵抗Ｒｂ２とが接続されるノードに接続され、トランジスタＴＲ４のドレイン電極は固定電位Ｖｂ３に接続され、トランジスタＴＲ３のソース電極はトランジスタＴＲ１のゲート電極に接続される。
【００９５】
ここで、固定電位Ｖｂ１、Ｖｂ２、Ｖｂ３、Ｖｂ４、Ｖｂ５、抵抗Ｒｂ４、および抵抗Ｒｂ５等の値は、駆動信号ＶＥＰ１、ＶＥＰ２が上述した図５の関係を満たすように調整されている。
【００９６】
図７Ａ、７Ｂの回路によれば、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号は、バッファ回路１２を介して、駆動信号ＶＥＰ１としてトランジスタＴＲ１のゲート電極に供給され、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号は、インバータ回路１３によって極性が反転されて、駆動信号ＶＥＰ２としてトランジスタＴＲ２のゲート電極に供給される。
これにより、図６Ａ、６Ｂと同様に、トランジスタＴＲ１がターンオンするタイミングとトランジスタＴＲ２がターンオンするタイミングをずらすことができるので、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスを生成することができる。また、図７Ａ、７Ｂの回路によれば、インバータ回路１３だけでなくバッファ回路１２を設けているので、インバータ回路１３のみを設ける場合に比べて駆動信号ＶＥＰ１と駆動信号ＶＥＰ２との間に生じる相対的な遅延を小さくすることができる。これにより、パルス幅が１０ｐｓ未満のゲートパルスを実現することが可能となる。
【００９７】
以上、実施の形態２に係るマスターゲート回路２によれば、実施の形態１に係るマスターゲート回路１と同様に、光パルスのエネルギーを抑えつつ、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスを生成することができる。
【００９８】
また、実施の形態１に係るマスターゲート回路１のように遅延時間ΔＴを設けるために遅延回路１５を設ける必要がないので、回路規模の増大を抑えつつ、遅延時間を容易に設定することができる。
【００９９】
≪実施の形態３≫
図８Ａは、実施の形態３に係るマスターゲート回路の具体的な回路構成を示す図である。
図８Ｂは、図８Ａに示したマスターゲート回路の更に具体的な回路構成を示す図である。
実施の形態３に係るマスターゲート回路３は、トランジスタＴＲ２のゲート電極の電圧を変化させるのではなく、トランジスタＴＲ２のソース電極の電圧を変化させることによってゲートパルスＶＧを生成する点において、実施の形態２に係るマスターゲート回路２と相違し、その他の点はマスターゲート回路２と同様である。
【０１００】
図８Ａ、８Ｂに示されるように、マスターゲート回路３は、トランジスタＴＲ１、ＴＲ２、抵抗ＲＬ、および光電子回路１１に加えて、出力回路１４、およびバッファ回路１２、１６を備えている。なお、実施の形態３に係るマスターゲート回路３において、実施の形態１、２に係るマスターゲート回路１、２と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１０１】
図８Ｂに示すように、バッファ回路１６は、例えば、抵抗Ｒｂ６およびトランジスタＴＲ５よって実現することができる。抵抗Ｒｂ６の一端は固定電位Ｖｂ５に接続され、他端はトランジスタＴＲ２のソース電極に接続される。また、トランジスタＴＲ５のゲート電極は抵抗Ｒｂ３とキャパシタＣ１とが接続されるノードに接続され、トランジスタＴＲ５のドレイン電極は固定電位Ｖｂ７に接続され、トランジスタＴＲ５のソース電極はトランジスタＴＲ２のソース電極に接続される。また、トランジスタＴＲ２のゲート電極は、固定電位Ｖｂ８に接続される。
【０１０２】
図８Ａ、８Ｂの回路によれば、実施の形態２に係るマスターゲート回路２と同様に、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号は、バッファ回路１２を介して、駆動信号ＶＥＰ１としてトランジスタＴＲ１のゲート電極に供給される。一方、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号は、バッファ回路１６を介して、駆動信号ＶＥＰ２としてトランジスタＴＲ２のソース電極に供給される。これにより、駆動信号ＶＥＰ１と駆動信号ＶＥＰ２との間で遅延時間を最小にすることが可能となる。
【０１０３】
この場合、トランジスタＴＲ２のソース電極に供給される駆動信号ＶＥＰ２のＤＣレベルが固定電圧Ｖｓｒｃ１よりも小さくなるように、固定電位Ｖｂ５、Ｖｂ７、抵抗Ｒｂ６、およびトランジスタＴＲ５の定数が設定されている。また、固定電位Ｖｂ８とトランジスタＴＲ２のソース電極に供給される駆動信号ＶＥＰ２のＤＣレベルとの電位差は、前述の図５における固定電位Ｖｓｒｃ２とトランジスタＴＲ２のゲート電極に供給される駆動信号（ＶＥＰ２）のＤＣレベルとの差と同様である。
【０１０４】
これによれば、実施の形態２に係るマスターゲート回路２と同様に、トランジスタＴＲ１がターンオンするタイミングとトランジスタＴＲ２がターンオンするタイミングをずらすことができるので、パルス幅が狭く、且つ有効な振幅が大きいゲートパルスＶＧを生成することができる。
【０１０５】
なお、図８Ａ、８Ｂの回路では、トランジスタＴＲ２がオンした場合に、トランジスタＴＲ２から抵抗Ｒｂ６を介して電流が流れるため、パルス幅の狭いゲートパルスＶＧを生成するには、抵抗Ｒｂ６の抵抗値をより小さくする必要がある。
【０１０６】
≪実施の形態４≫
図９は、実施の形態４に係るマスターゲート回路の具体的な回路構成を示す図である。
同図に示されるマスターゲート回路４は、一つの光パルスに基づいて２つのゲートパルスを生成する点において、実施の形態１〜３に係るマスターゲート回路と相違し、その他の点は実施の形態１〜３と同様である。
【０１０７】
具体的に、マスターゲート回路４は、Ｍ（Ｍは２以上の整数）個の主要トランジスタＴＲ０を駆動するためのトランジスタＴＲ１、トランジスタＴＲ２、および抵抗ＲＬをＭ組有している。また、マスターゲート回路４は、光電子回路１１および駆動回路４０を有している。駆動回路４０は、光電子回路１１によって生成された一つの電気信号に基づいて、各組のトランジスタＴＲ１およびトランジスタＴＲ２を駆動するための駆動信号ＶＥＰ１、ＶＥＰ２を夫々生成する。
【０１０８】
駆動回路４０としては、上述した実施の形態１〜３に係る駆動回路１０〜３０の何れかをベースとした回路を例示することができる。例えば、図９には、駆動回路３０をベースとした駆動回路４０が例示されている。
【０１０９】
図９に示されるように、駆動回路４０は、バッファ回路１２、出力回路１４、バッファ回路１６Ａ、１６Ｂを有している。なお、図９には、Ｍ＝２とした場合のマスターゲート回路４が一例として示されている。
【０１１０】
バッファ回路１２は、出力回路１１１から出力された電気信号を、駆動信号ＶＥＰ１としてトランジスタＴＲ１Ａ、ＴＲ１Ｂの各ゲート電極に供給する。
【０１１１】
出力回路１４は、固定電位Ｖｂ２にＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号を重畳させて、バッファ回路１６Ａ、１６Ｂに夫々供給する。
【０１１２】
バッファ回路１６Ａ、１６Ｂは、トランジスタＴＲ２毎に対応して設けられ、出力回路１４から出力された電気信号を対応するトランジスタＴＲ２Ａ、ＴＲ２Ｂのソース電極に供給する。また、各トランジスタＴＲ２Ａ、ＴＲ２Ｂのゲート電極には、固定電位の電圧ＶＥＰ２が供給されている。バッファ回路１６Ａ、１６Ｂは、例えばバッファ回路１６と同様の回路構成を有している。
【０１１３】
図９のマスターゲート回路４によれば、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ１から出力された電気信号は、バッファ回路１２を介して各トランジスタＴＲ１Ａ、ＴＲ１Ｂのゲート電極に供給される。一方、光電子回路１１におけるＭＳＭ−ＰＤ１１０の端子Ｐ２から出力された電気信号は、バッファ回路１６Ａ、１６Ｂを介してトランジスタＴＲ２Ａ、ＴＲ２Ｂのソース電極に夫々供給される。
【０１１４】
これによれば、光電子回路１１に一つの光パルスを照射することによって、夫々の主要トランジスタＴＲ０に供給するゲートパルスＶＧＡ、ＶＧＢを生成することができ、且つ夫々ゲートパルスＶＧＡ、ＶＧＢのパルス幅を狭く、且つ有効な振幅を大きくすることができる。これによれば、例えば、２種類の伝送線路（通信回線）ＴＬ１、ＴＬ２に対する変換処理（シリアル／パラレル変換処理またはパラレル／シリアル変換処理）を１つの光パルスの照射によって実現することができる。すなわち、実施の形態４に係るマスターゲート回路によれば、光パルスのエネルギーを更に低減することができる。
【０１１５】
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１１６】
例えば、実施の形態４において、Ｍ＝２である場合を例示したが、これに限られず、Ｍ≧３とした場合も同様に、Ｍ個のゲートパルスＶＧを生成するマスターゲート回路を実現することができる。
【０１１７】
また、実施の形態４において、駆動回路４０として、駆動回路３０をベースとした駆動回路４０を例示したが（図９参照）、これに限られず、駆動回路４０を、実施の形態１、２に係る駆動回路１０、２０をベースとして構成することも可能である。例えば、駆動回路４０を、図７Ａ，７Ｂに示した駆動回路２０をベースとして実現することも可能である。具体的には、図９において、トランジスタＴＲ２Ａ、ＴＲ２Ｂのソース電極を固定電位Ｖｓｒｃ２（＜Ｖｓｒｃ１）に接続し、且つバッファ回路１６Ａ、１６Ｂを夫々インバータ回路１３に置き換えた上で、各インバータ回路１３からの出力信号を対応するトランジスタＴＲ２Ａ、ＴＲ２Ｂのゲート電極に供給する。これによれば、実施の形態４（図９）の場合と同様に、光パルスのエネルギーを更に低減することができる。
【符号の説明】
【０１１８】
１，２，３，４…マスターゲート回路、８…電子回路、ＴＲ０，ＴＲ０Ａ，ＴＲ０Ｂ…主要トランジスタ、１０１…データ変換器、ＴＲ１，ＴＲ２，ＴＲ１Ａ，ＴＲ１Ｂ，ＴＲ２Ａ，ＴＲ２Ｂ…トランジスタ、１０，２０，３０，４０…駆動回路、１１…光電子回路、１２…バッファ回路、１３…インバータ回路、１４，１１１…出力回路、１５…遅延回路，ＲＬ，Ｒｂ１，Ｒｂ２，Ｒｂ３，Ｒｂ４，Ｒｂ５，Ｒｂ６…抵抗、Ｒｉｎ…入力抵抗、Ｃｉｎ…入力キャパシタ、Ｃ１…キャパシタ、１１０…ＭＳＭ−ＰＤ、Ｐ１，Ｐ２…ＭＳＭ−ＰＤの端子、Ｖｇ１，Ｖｇ２，ＶＥＰ１，ＶＥＰ２…駆動信号，ＶＧ，ＶＧ１，ＶＧ２…ゲートパルス、Ｖｈ，Ｖｓｒｃ１，Ｖｓｒｃ２，Ｖｂ１，Ｖｂ２，Ｖｂ３，Ｖｂ４，Ｖｂ５，Ｖｂ６，Ｖｂ７，Ｖｂ８…固定電位、ＧＮＤ…グラウンド電位、ＴＬ１，ＴＬ２…伝送線路。
【要約】
【課題】光パルスのエネルギーを抑えつつ、より狭いパルス幅とより大きな振幅を有する電気パルスを生成する。
【解決手段】本発明に係るパルス生成回路（２）は、入射された光パルスに応じて電気信号を生成する光電子回路（１１）と、第１主電極が第１固定電位（Ｖｈ）に接続された第１トランジスタ（ＴＲ１）と、第１トランジスタの第２主電極と第１固定電位よりも低い第２固定電位（Ｖｓｒｃ１）との間に接続された負荷抵抗（ＲＬ）と、第１主電極が第１トランジスタ第２主電極に接続され、第２主電極が第２固定電位以下の第３固定電位（ＴＲ２）に接続された第２トランジスタ（ＴＲ２）と、駆動回路（２０）とを有し、駆動回路は、光電子回路によって電気信号が生成された場合に、第１トランジスタをオンさせてから第２トランジスタをオンさせることを特徴とする。
【選択図】図３【図１】
0005945027.tif 000002
【図２】
0005945027.tif 000003
【図３】
0005945027.tif 000004
【図６Ａ】
0005945027.tif 000005
【図６Ｂ】
0005945027.tif 000006
【図７Ａ】
0005945027.tif 000007
【図７Ｂ】
0005945027.tif 000008
【図８Ａ】
0005945027.tif 000009
【図８Ｂ】
0005945027.tif 000010
【図９】
0005945027.tif 000011
【図１２】
0005945027.tif 000012
【図４】
0005945027.tif 000013
【図５】
0005945027.tif 000014
【図１０】
0005945027.tif 000015
【図１１】
0005945027.tif 000016