(57)【特許請求の範囲】
【請求項１】
複数のトランジスタを含み、液晶または他の媒体が付される前の状態のアクティブマトリクスアレイをテストするシステムであって、
前記アクティブマトリクスアレイの選択されたトランジスタに駆動電圧を印加する働きをする注入素子と、
出力信号を選択的に検出する働きをする増幅器を有する読み出し回路と、
前記注入素子及び前記読み出し回路を制御する働きをする制御回路と、を含み、
前記注入素子は、導電体である金属電極シートを誘電体で被覆したプレートであって前記アクティブマトリクスアレイ上を取り外し自在に覆ったプレートについてのプレート駆動回路であり、
前記プレート駆動回路は、電圧を前記プレートに印加して、前記プレートと前記トランジスタのパッドとが結合してプレートキャパシタンスが媒体キャパシタンスと取って代わる働きをし、
前記読み出し回路は、前記アクティブマトリクスアレイのトランジスタの出力信号を検出する働きをする、システム。
【請求項２】
請求項１に記載のシステムにおいて、前記トランジスタは、液晶ディスプレイにおける画素素子である、システム。
【請求項３】
液晶または他の媒体が付される前の状態のトランジスタアレイのテスト方法であって、
前記トランジスタアレイからテスト対象のトランジスタ行を選択し、
導電体である金属電極シートを誘電体で被覆したプレートを前記トランジスタアレイ上に取り外し自在に覆って配置し、前記プレートに駆動電圧を注入して、前記プレートと前記トランジスタのパッドとが結合してプレートキャパシタンスが媒体キャパシタンスと取って代り、
前記トランジスタ行の出力を選択的に検出し、
前記出力を処理し、
前記処理は、前記トランジスタ行の充電時間及び振幅の測定、及び前記トランジスタ行の放電時間及び振幅の測定を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタアレイのテスト方法及びテストシステムに関する。
【背景技術】
【０００２】
液晶ディスプレイなどの用途に用いられるアクティブマトリクスアレイは、一般的に、非常に厳しい基準に基づいて生産される。完成したディスプレイは、人の目やカメラによって、大欠陥（gross defect）が検出されるという特徴があるが、これまで、ディスプレイ媒体を貼り付ける前、または、アレイが完全に製造される前に、欠陥を判定することは、困難、及び／または、非現実的だった。そのため、欠陥のあるアレイを梱包し、市場に投入する可能性があるので、加工費の増大を招いていた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
上記のような実現の困難性や利用の非現実性にもかかわらず、アクティブマトリクスアレイのテストには、大面積電子テスタが用いられてきた。短絡バーが除去される前、または、液晶（ＬＣ）セルが構築される前に、画素欠陥、線欠陥及び面欠陥（ムラ）をディスプレイガラス上に検出できる。数種類のこのようなテスタが用いられている。
【０００４】
例えば、多数のヘッドを有する１１，５２０ピンテスタが知られている。ピンによるテストにより、トランジスタアレイの完全な曲線追跡が可能になる。しかし、このタイプのテスタは、ピンまたはプローブの使用により、ディスプレイを傷つける恐れがあるため、生産において普及していない。
【０００５】
ディスプレイ上に電気光学シートを配置し、テストベクトル及びカメラを用いる、別のテスタが知られている。このシートは、ブラッグ反射鏡で被覆された高分子分散液晶（PDLC）から作られる。基本的に、この暫定シートは、液晶ディスプレイをエミュレート（emulate）する。その後、活性化されたシート（activated sheet）のイメージが得られる。この方法は、あらゆるタイプの視覚的な欠陥が容易に観察されるため、ピンテスタよりも頻繁に、ディスプレイガラステストに用いられる。しかし、この方法ではトランジスタ特性は、直接測定できない。この方法は、PDLCシートをアレイに貼り付ける必要があり、その結果、損傷が生じる可能性があるので、一般的に生産において用いられていない。
【０００６】
更に別の既知の方法では、二次電子放出ビームが用いられる。この方法により、エネルギ分析器を用いて既知の導電体の静的ポテンシャルを判定することにより、露出した金属を有するアレイをプローブする（probe）ことができる。画素の充電及び放電を、直接観測してもよいが、これは、非常に複雑で高価なプロセスである。
【課題を解決するための手段】
【０００７】
本実施形態は、少なくとも１つの形態において、画素ごとにアレイの内部と直接接触せずに、アクティブマトリクスアレイの性能を測定するための一連の駆動電子回路、検出電子回路及びアルゴリズムを有する。電荷感応型カラム増幅器、または、電流感応型カラム増幅器（charge- or current-sensitive column amplifiers）、及び、行駆動回路（row driver circuits）は、可変タイミング及び／または可変電圧で用いられ、アレイ全体の測定量のマップを生成する。測定量は、トランジスタオン電流、トランジスタオフ電流、及び、トランジスタ閾値電圧を含む。
【０００８】
本実施形態によれば、少なくとも1つの形態において、少なくとも2組の電子機器がアレイと接触して配置される。ドライバを含む第１組の機器は、アレイの各行をストローブ（strobe）するのに用いられる。１つ以上の行ライン（row line）に接続される画素設計もあるので、行ドライバの波形は、それぞれが可変タイミング及び可変振幅を有する１つ以上の信号で構成される。
【０００９】
本実施形態では、少なくとも１つの形態において、第２組の電子機器が、アレイカラム（列）に接続された電荷増幅器または電流増幅器を有する。この電子機器の組は、駆動信号及びプレートを変化させることによって生成される画素応答（pixel response）の測定に用いられる。
【００１０】
本実施形態では、少なくとも１つの形態において、グランド電極または共通電極がアレイデザインの一部でもよく、この共通素子は、プレートドライバにより、信号をアレイ全体に注入するのに用いられてもよい。アレイデザインが共通電極を備えない場合、容量性フィルムをアレイの本体全体に付けることにより、共通電極を導入してもよい。このフィルムは、アレイの全ての画素に容量性共通素子を提供する。また、このフィルムは、プレートドライバにより駆動されてもよい。さらに、アレイ共通素子または容量性共通素子に取り付けられたプレートドライバをどちらも必要としないアルゴリズムを説明する。
【００１１】
本実施形態では、アナログドライバまたはデジタルドライバを有する任意の第３組の電子機器が、アレイデータラインに接続されている。これらのドライバは、読み出しの前に、画素を任意の状態に駆動するために用いられてもよい。
【００１２】
本実施形態は、少なくとも１つの形態において、アクティブマトリクスアレイの画素回路性能を測定するために用いられる。このようなアレイは、液晶ディスプレイ、焦点面イメージセンサ（focal-plane image sensors）、発光ディスプレイ、または、画素のアクティブマトリクスを必要とする他の用途に用いられてもよい。本実施形態の範囲はこのアクティブマトリクスの列挙された用途に限定されない。
【００１３】
本実施形態は、様々なアクティブマトリクス構成に適用されてもよい。一般に、１つのトランジスタが各画素で用いられる。シンプルなアクティブマトリクスにおけるこのトランジスタの主要パラメータは、オン電流、オフ電流、閾値電圧、及び、キャパシタンスである。これらのパラメータは全て、前述の電子機器及び測定結果を用いて、様々なアルゴリズムによって測定されてもよい。別の種類の単純アクティブマトリクス設計では、画素素子にデュアルゲートトランジスタを用いる。画素ごとに、いくつか、または、多数のトランジスタを有する、より複雑な複合アクティブマトリクスデザインは、本発明により測定してもよい。
【００１４】
本実施形態の１態様において、システムは、アレイの選択されたトランジスタに駆動電圧を印加する働きをする（operative)注入素子と、出力信号を選択的に検出する働きをする（operative）増幅器を有する読み出し回路と、注入素子及び読み出し回路を制御する働きをする（operative）制御回路とを含む。本実施形態の別の態様において、注入素子は、ゲートドライバである。
【００１５】
本実施形態の別の態様において、ゲートドライバは、電圧を第１トランジスタに印加する働きをし、読み出し回路は、第２トランジスタの出力信号を検出する働きをする。
【００１６】
本実施形態の別の態様において、注入素子は、プレート駆動回路である。
【００１７】
本実施形態の別の態様において、プレート駆動回路は、電圧をアレイに配置されたプレートに印加する働きをし、読み出し回路は、アレイのトランジスタの出力信号を検出する働きをする。
【００１８】
本実施形態の別の態様において、制御装置は、駆動電圧の印加を選択的に開始させる働きをする。
【００１９】
本実施形態の別の態様において、制御装置は、出力信号を選択的に処理する働きをする。
【００２０】
本実施形態の別の態様において、トランジスタは、液晶ディスプレイの画素素子である。
【００２１】
本実施形態の別の態様において、増幅器は、電荷感応型カラム増幅器または電流感応型カラム増幅器である。
【００２２】
本実施形態の別の態様において、注入素子は、トランジスタを充電する働きをするデータドライバである。
【００２３】
本実施形態の別の態様において、注入素子は、トランジスタを充電するためにバイアスレベルをシフトさせる読み出し回路を有する。
【００２４】
本実施形態の別の態様において、トランジスタアレイのテスト方法は、アレイにおけるテスト対象の第１トランジスタ行を選択し、第１トランジスタ行に動作可能に接続された第２トランジスタ行のゲート端子に、駆動電圧を注入し、第１トランジスタ行の出力を選択的に検出し、当該出力を処理する。
【００２５】
本実施形態の別の態様において、前述の処理は、第１トランジスタの充電時間の測定を含む。
【００２６】
本実施形態の別の態様において、前述の処理は、第１トランジスタの放電時間の測定を含む。
【００２７】
本実施形態の別の態様において、前述の処理は、第１トランジスタのリーク時間の測定を含む。
【００２８】
本実施形態の別の態様において、トランジスタアレイのテスト方法は、アレイからテスト対象のトランジスタ行を選択し、トランジスタのプレート端子に駆動電圧を注入し、トランジスタ行の出力を選択的に検出し、当該出力を処理する、方法である。
【００２９】
本実施形態の別の態様において、前述の処理は、トランジスタの充電時間の測定を含む。
【００３０】
本実施形態の別の態様において、前述の処理は、トランジスタの放電時間の測定を含む。
【００３１】
本実施形態の別の態様において、前述の処理は、トランジスタのリーク時間の測定を含む。
【００３２】
本実施形態の別の態様において、前述の処理は、トランジスタのオン電圧（ターンオン（turn-on）電圧の測定を含む。
【００３３】
本実施形態の別の態様において、トランジスタのプレート端子への駆動電圧の印加は、アレイ上に配されたプレートへの駆動電圧の印加を含む。
【００３４】
本実施形態の別の態様において、トランジスタアレイのテスト方法は、アレイからテスト対象のトランジスタ行を選択し、選択されたデータラインを介して上記トランジスタを充電するためにトランジスタ行に駆動電圧を注入し、トランジスタ行の出力を選択的に検出し、当該出力を処理する、方法である。
【００３５】
本実施形態の別の態様において、前述の処理は、第１トランジスタの充電時間の測定を含む。
【００３６】
本実施形態の別の態様において、前述の処理は、第１トランジスタの放電時間の測定を含む。
【００３７】
本実施形態の別の態様において、前述の処理は、第１トランジスタのリーク時間の測定を含む。
【００３８】
本実施形態の別の態様において、前述の処理は、第１トランジスタのターンオン電圧の測定を含む。
【００３９】
本実施形態の別の態様において、トランジスタアレイのテスト方法は、アレイからテスト対象のトランジスタ行を選択し、トランジスタ行の読み出し回路のバイアスレベルをシフトすることでトランジスタ行を充電し、トランジスタ行の出力を選択的に検出し、当該出力を処理する。
【００４０】
本実施形態の別の態様において、前述の処理は、第１トランジスタの充電時間の測定を含む。
【００４１】
本実施形態の別の態様において、前述の処理は、第１トランジスタの放電時間の測定を含む。
【００４２】
本実施形態の別の態様において、前述の処理は、第１トランジスタのリーク時間の測定を含む。
【００４３】
本実施形態の別の態様において、前述の処理は、第１トランジスタのターンオン電圧の測定を含む。
【００４４】
本発明の範囲内で、様々な異なる測定が可能である。アクティブマトリクスは、様々な用途に用いられる。本発明は、異なる測定及び用途に適応することができる。
【図面の簡単な説明】
【００４５】
【図１】充電と放電の両方を、明確にするために重ね合わせた、画素の充電波形及び放電波形のアイダイアグラムである。
【図２】基本構成要素と任意構成要素を有するシステム構成を示す図である。
【図３】単純なアクティブマトリクスの一部及び関連した電荷読み出し電子回路を示す図である。
【図４（ａ）】単純なアクティブマトリクスを測定するサンプルアルゴリズムを示すフロー図である。
【図４（ｂ）】アレイ刺激として採用可能な方法の一覧を示す図である。
【図５】アレイが第１バイアス条件で設定され、第２バイアス条件で読み出されるサンプルアルゴリズムを示すフロー図である。
【図６】ストローブタイミングの変化がどのようにトランジスタ充電電流の測定に用いられるかを示すタイミング図である。
【図７】ストローブタイミングの変化がどのようにトランジスタ放電電流の測定に用いられるかを示すタイミング図である。
【図８】プレート電圧の変化がどのように画素リーク電流の測定に用いられるかを示すタイミング図である。
【図９】ストローブ電圧の変化がどのように画素コンダクタンス及びトランジスタ閾値電圧の測定に用いられるかを示すタイミング図である。
【発明を実施するための形態】
【００４６】
本実施形態は、液晶ディスプレイ、焦点面イメージセンサ、発光ディスプレイ及び電子ペーパーなどのアクティブマトリクスアレイのテスト方法及びテストシステムを提供する。本実施形態において述べる技術により、液晶または他の媒体がアクティブマトリクスに付される前に、及び、システムの製造が完了する前に、アクティブマトリクスの各画素またはトランジスタをテストすることができる。これにより、高い生産環境につながる早期検出テストシステムが実現される。
【００４７】
電荷感応型増幅器及び選択された電圧ドライバ（及び他の装置）を、可変タイミング及び可変電圧とともに、（注入素子として）使用し、アレイ全体における個々の画素の特性、または、トランジスタの特性をたった数秒間で判定することができる。例えば、容量性エラストマ積層（elastomer laminate）（あるいはプレート）、または、選択されたトランジスタのゲートラインを用いて、画素またはトランジスタに電荷を注入してもよい。システム内の要素間の接続は、フレックスコネクタ（flex connector）を介して実現される。最終的に、トランジスタ又は画素への出力信号が、測定または検出される。上記出力の特性を決定する、データの読み出し及び処理は、トランジスタのデータラインを電荷増幅器に接続し、読み出しタイミングを変化させることにより、達成してもよい。このように、出力信号に基づいて、アレイ全体に対して、トランジスタの充電時間及びリーク時間が特徴づけられる。
【００４８】
図１を参照して、シンプルなアクティブマトリクス画素の基本的な動作を説明する。ここで、グラフ１０は、アレイの1行の読み出しを可能にするために印加されるストローブ（strobe）電圧１２を示す。データライン電圧１４及び対応する画素電圧１６が示される。また、データライン電圧１３及び対応する出力電圧１５も示される。アクティブマトリクスアレイの基本特性解析には、１）電圧１６及び１５の傾きによってそれぞれ表される充電時間または放電時間の測定、２）グラフ１０の左右端の電圧１６と電圧１５との差の変化によって示されるリークの測定、及び、３）ストローブ１２の高電圧及び低電圧に対する充電／放電及びリークの依存関係の測定を含む。
【００４９】
図１において、出力電圧１６は、例えば、アレイにおける前段のトランジスタのゲートをストローブし（strobing）、信号１２に示すように、解析対象のトランジスタが同じようにストローブされることによって生成される。これにより、画素が、データ電圧、例えば、電圧１４の大きさに応じて充電されまたは放電する。図示するように、データ電圧１３が図示されたようになると、出力電圧１５が生じる。
【００５０】
次に、図２を参照して、本実施形態のシステム２００を示す。ここではアレイ２０２がテストされている。図示するように、システム２００は、ゲートドライバをアレイ２０２に接続する働きをするコネクタ２０５を有する、ゲートドライバまたは回路２０４を内蔵する。コネクタ２０５は、１つの形態において、可撓性を有する。また、任意のプレートドライバまたは回路２０６も、適切なコネクタ２０７を有する。同様に、コネクタ２０７は、１つの形態において、可撓性を有する。プレートドライバ２０６は、プレート２１３に接続されている。
【００５１】
電荷読み出し装置２０８などの読み出し装置または回路は、アレイの画素の出力電圧を適切に読み出す位置に配置される。装置または回路２０８には、それに設けられたコネクタ２０９が設けられている。便宜上、１つの形態において、コネクタ２０９は、可撓性を有する。また、図２は、制御装置または制御回路２１０も示されている。
【００５２】
データドライバ２１１は、基本的な画素特性を測定する必要はないが、画素の詳細な測定のために、個々の画素を連続状態に駆動するのに用いられてもよい。各画素が単一のトランジスタを含む、単純なアクティブマトリクス２０２の場合、トランジスタの完全な電流電圧特性は、アナログデータドライバ２１１を用いて特徴づけられてもよい。
【００５３】
ゲートドライバ２０４及びプレートドライバ２０６（及び必要であれば他の要素）は、用いられる所望の電圧注入方法（以下に詳細に説明する）によって、システムと組み合わせて設けてもよいし、別個に設けてもよいということが理解されるべきである。これらのドライバは、様々な既知の形態をとってもよい。
【００５４】
プレートドライバ２０６が用いられる場合、アレイ上の対応するプレート２１３は、１つの形態において、電圧を各トランジスタに供給することができる誘電体で被覆された、取り外し可能な金属電極シートである。また、全てのドライバ及び読み出し要素は、オプトカプラ（opto-couplers）または差動信号（differential signaling）を用いることで、互いに相対的にフローティング状態にあるということが理解されるべきである。これにより、読み出し要素によってグランド（接地）されたデータボード２０８に対して一定に保たれたデータ電圧を、ゲート２０４及びプレート２０６の電圧に対して変化させることができる。
【００５５】
プレートドライバまたは回路２０６は、アレイの表面に接した、プレート２１３などの液状部材、エラストマ部材または固体部材を駆動するために用いられてもよい。また、プレートドライバ２０６は、アレイのグランドを駆動するために用いられ、アレイのグランドは、アクティブマトリクスアレイにおいて、共通参照（common reference）またはキャパシタンスを提供するために一般に用いられるネットである。
【００５６】
１つの形態において、ゲートドライバ２０４は、（電圧レベルを変化させる）アナログ駆動回路として機能すると同時に、多数のゲートラインを動作させることができる。画素の特定の行への刺激（stimulus）は、プレート電圧により、または、前段のゲートラインを用いて与えられてもよい。後者の場合、ゲートドライバ回路は、電荷マッピングに用いられる回路と実質的に異なる。
【００５７】
制御装置または制御回路２１０は、様々な形態をとってよい。この点において、制御装置は、ドライバ２０４、２０６（用いられている場合）及び２１１（用いられている場合）だけでなく、電荷読み出し装置２０８を適切に制御するのであれば、様々な異なるハードウェア構成及び／またはソフトウェア技術を用いて実現されてもよい。例えば、制御回路２１０は、駆動電圧の印加を開始する、及び／または、出力信号を処理する働きをする。制御方法の例を、図４及び図５に関して、以下に詳述する。１つの形態における電荷読み出し装置２０８は、図３を参照して、より詳細に説明する。
【００５８】
データドライバ２１１は、規定（provision）がなければ、電荷検出器２０８を短絡させる。データドライバ２１１を動作させる方法はいくつかある。ドライバ２１１へトライステート出力する方法や、２０８へ高インピーダンス入力する方法、または、ドライバ２１１によるアレイのバイアス期間中、アレイ２０２上の使用可能なトランジスタにより電荷検出器２０８を切断し、電荷検出器２０８の動作期間中、アレイ上の他の使用可能なトランジスタの組によりドライバ２１１を切断する方法がある。
【００５９】
次に、図３を参照して、図２に示された構成の部分３００を説明する。より詳細には、部分３００は、アレイ２０２上に含まれる画素３０２及び画素３１２を示す。上述のように、これらの画素は、少なくとも１つの形態において、薄膜トランジスタ（ＴＦＴ）デバイスが用いられたトランジスタに相当する。読み出し装置３２０は、１つの形態において、図２の電荷読み出し装置２０８に含まれる。
【００６０】
図３をより詳細に参照すると、画素３０２がゲート端子３０４、プレート端子３０８への接続部３０６、及び、データライン３１０を有する。また、画素３１２は、ゲート端子３１４、プレート端子３０８への接続部３１６、及び、データライン３１０への接続部３１８を含むことが示されている。
【００６１】
読み出し装置３２０は、少なくとも１つのキャパシタ３２４及びリセットスイッチ３２６に並列接続する増幅器３２２（例えば、電流感応型カラム増幅器または電荷感応型カラム増幅器）を含む。また、読み出し装置には、少なくとも１つのキャパシタ３３０と直列のスイッチ３２８も示される。さらに、スイッチ３３２及び少なくとも１つのキャパシタ３３４が回路内に示される。正確な電荷読み出し回路３２０は、多くの形態をとりうるが、一般的に、電荷検出器または電流検出器、１つ以上のサンプルホールドスイッチ、及び、シフトレジスタまたはマルチプレクサを有し、シリアル読み出しを可能にしている。
【００６２】
キャパシタの値は、変化してもよいということが理解されるべきである。１つの形態において、値は、アレイ上のキャパシタの値、例えば、０．１ｐＦから２．０ｐＦに相当する。
【００６３】
動作中は、信号注入のいくつかの方法が、図２及び図３のシステムに使われてもよい。以下の説明から分かるように、様々な注入素子が信号を注入するために実現されてもよい。
【００６４】
第１の方法では、トランジスタ３０２のゲート電極３０４がストローブされ、画素電荷を画素３１２に注入または印加する。ストローブ電圧は、通常のゲートパルスと、大きさ、極性及びタイミングが異なってもよいし、ディスプレイデータドライバに似た特殊ゲートドライバ回路を必要としてもよい。
【００６５】
信号注入の第２の方法では、導電体及び（プレート２１３のような）任意の誘電体で形成されたシートまたはプレートが、画素パッドと結合（couple）させるためにアレイ２０２を覆うように配される。プレートキャパシタンスは、ディスプレイ媒体よりも著しく高いか、または、低いが、この「プレート」電極は、媒体キャパシタンスに取って代わる。ゲートドライバは、同時に１つ以上駆動する必要がないので、通常のディスプレイのドライバに似ていてもよい。
【００６６】
信号注入の第３の方法において、接続部３０６及び３１６は、アレイのグランドに接続されている。このグランドは、プレートドライバ２０６により駆動されてもよい。
【００６７】
信号注入の第４の方法では、アレイ２０２は、あるバイアス条件で、１フレームの間、動作してもよく、２回目は、異なるバイアス条件で動作してもよい。バイアス条件の変化の例は、データ電圧、ストローブハイ（strobe high）電圧またはストローブロー電圧、プレート電圧またはグランド電圧、または、ボード２１１からの駆動電圧の変化を含む。
【００６８】
最初に記述した方法のように、いくつかのアレイでは、一連の「共通」電極は、前段のゲートラインよりも、画素キャパシタとして用いられる。これは、より簡易なゲート制御装置の使用を可能にするハイブリッド型の場合である。
【００６９】
システム全体の動作の方法の例を図４（ａ）、図４（ｂ）及び図５に関して説明する。本実施形態のこのような方法では、少なくとも１つの形態において、テスト対象のトランジスタ行を選択し、例えば、上記の方法により駆動電圧または駆動電荷を注入し、選択的にトランジスタまたはトランジスタ行の出力を検出し、当該出力を処理する。出力の処理は、充電時間、放電時間、リーク時間、または、ターンオン電圧の測定または特徴解析を含む。
【００７０】
次に、図４（ａ）及び図４（ｂ）を参照して、方法４００を説明する。上述したように、この方法は、特定の画素またはトランジスタの出力が、有益な方法で特徴付けられるように、図２の制御装置２１０によって実現されてもよい。この方法は、様々なハードウェア構成及び／またはソフトウェア技術を用いて実現されてもよい。さらに、この方法を実施するルーチンは、制御装置２１０に記憶されていてもよいし、システムエレメントに割り当てられてもよい。
【００７１】
基本的なアレイ読み出しは、方法４００に示されている。アレイ２０２は、装置に搭載されており、接続部２０５、２０９、２１２及び／または２０７が形成されている。その後、アレイは、当該アレイに適したレベルにバイアスされる。そして、アレイは、読み出され、各行が（４０２で）順々に選択され、（図４（ｂ）に示される４０３で）幾つかの手段によって刺激され（stimulated）、次に、２回、サンプリングされる（ストローブ４０５の前の４０４で１回、４０５の後の４０６で１回）。その後、これらの値は、４０７での更なる処理のため、サンプリングされ、シフトされ／デジタル化される。シーケンスは、全ての読み出しが４０８及び４１０で完了するまで、４０９で継続する。方法４００は、アレイの完全な読み出しを示すが、必要に応じてサブセットを読み出してもよい。
【００７２】
出力の特徴解析は、様々な方法で達成されてもよいということが理解されるべきである。これらを、図６から図９に関して説明する。簡潔に言うと、特徴解析は、充電時間、放電時間、リーク時間及びターンオン時間などの、トランジスタの様々な異なる特徴を判定するための出力信号の処理を含んでもよい。
【００７３】
図４（ｂ）は、ステップ４０３で必要とされる、ｋ行を刺激する多くの方法を示す。アクティブマトリクスでは多くの場合、隣接ストローブ電極が画素回路の一部として用いられることがある。ｋ行は、隣接行４５２をストローブすることによって刺激されてもよい。プレートまたはグランド電極が用いられる場合、これら（４５４及び４５６それぞれ）を駆動して、ｋ行を刺激してもよい。データ電圧を、（関連するシステム電圧に整合した（commensurate）シフトにより）シフトし、（４５３で）ｋ行を刺激してもよい。最後に、ストローブ「オン」（４５５）とストローブ「オフ」（４５７）をシフトし、ｋ行を刺激してもよい。一連の刺激方法４５８は、簡単に採用される方法を示すが、アレイ全体のバイアス条件を変更したり、ｋ行を刺激する方法は、特定の画素設計用に開発されてもよい。
【００７４】
図５を参照すると方法５００は（５０１で始まる）アレイテストを示している。この方法では、アレイが第１バイアス条件５０２に設定され、各行が（５０３で）ストローブされ、バイアスは画素に伝達される。全ての列が（５０４で）ストローブされなければ、シーケンスは単に（５０５で）継続する。アレイが（５０４で）完全にストローブされれば、アレイは、第２バイアス条件５０６に設定される。その後、図４の方法４００のように、アレイには２回目のストローブが施される。これらのラインに沿って、アレイは、各行が（５０７で）順々に選択されるように読み出され、（図４（ｂ）に示す５０８で）幾つかの手段により刺激され、２回、サンプリングされる（１回はストローブ５１０の前（５０９で）、もう１回は５１０の後（５１１で）。その後、これらの値は、更なる処理のために（５１２で）サンプリングされ、シフト／デジタル化される。シーケンスは、全ての読み出しが（５１３及び５１４で）完了するまで（５１５で）継続する。方法５００は、アレイの完全な読み出しを示すが、必要に応じてサブセットを読み出してもよい。
【００７５】
バイアス条件の違いは、図６から図９に示すような閾値電圧またはリークの測定に用いてもよい。
【００７６】
方法４００と同様に、方法５００は、様々な異なる方法で特性付けられる出力電圧を生じさせる。これらの特性解析の方法を、図６から図９と関連させて説明する。簡潔に言うと、読み出し装置の出力は、充電時間、放電時間、リーク時間及び／またはターンオン時間など、トランジスタの異なる特性を特徴付けるのに用いられてもよい。
【００７７】
図６から図９に関して、ＲＥＳＥＴ、Ｓ１、Ｓ２、ＧＡＴＥ  ｎ−１  ｏｒ  ＰＬＡＴＥ、ＤＡＴＡ、Ｖｐ及びＧＡＴＥ  ｎの参照符号は、少なくとも１実施形態において、図３の同様の参照符号に対応する。また、図６から図９において、関連する電圧または出力が、ある期間にわたって示されている。
【００７８】
図６及び図７を参照すると、線６０２及び７０２で表される出力電圧、すなわち、画素電圧（Ｖｐ）に示されるように、画素の充電時間及び放電時間は、ゲートが「オン」である期間の長さ変化させ、収集された電荷量を測定することによって、推測されてもよい。電荷は、画素キャパシタの他方に印加されるパルスによって注入される、または、画素から取り除かれる。ゲートが活性化されている場合、充電または放電が起こり、続いて測定が行われる。測定の後、画素は前の状態に復元される。その後の別の期間、ゲートが活性化され、完全にサイクルが繰り返される。測定値は、ゼロ（ゲート活性化なし）及び無限大（フル充電またはフル放電の漸近線）に囲まれてもよい。これらのファクタでスケーリングすることで、充電時間及び放電時間が測定されてもよい。
【００７９】
リーク電流の測定は、図８の線８０２で表される。画素キャパシタを介した充電と画素上の電荷の測定との遅延は変化する。非常に短い時間及び長い時間と比較することにより、放電時間を測定してもよい。
【００８０】
また、ターンオン電圧は、図９の線９０２に示されるように測定されてもよい。この測定は、充電または放電を測定するための一般的アウトラインに従っているが、ゲート信号とデータ信号との間のオフセットが変化する。
【００８１】
本システムによって、他の測定も実現することができる。充電／放電時間及びリーク時間は、注入信号の測定較正電荷への割合によって算出した画素キャパシタンスで割ることにより得られる、等価抵抗に変換されてもよい。ゲート電圧オフセットの関数としての充電抵抗の測定により、トランジスタの相互コンダクタンスの概略がわかる。明らかに、他の測定もこのフレームワーク内で可能である。トランジスタでのバイアスストレスは、例えば、画素充電時間を、予めストレスを与えるシーケンスと組み合わせることにより、特定方法で測定されてもよい。バイアスストレスをごく一般的に測定することはできないが、ターンオン電圧変化の測定は、ゲートパルスの大きさ及びオフセットが制御されれば、簡単に行われる。
【図２】
0005840340.tif 000002
【図３】
0005840340.tif 000003
【図４（ａ）】
0005840340.tif 000004
【図４（ｂ）】
0005840340.tif 000005
【図５】
0005840340.tif 000006
【図６】
0005840340.tif 000007
【図７】
0005840340.tif 000008
【図８】
0005840340.tif 000009
【図９】
0005840340.tif 000010
【図１】
0005840340.tif 000011