(57)【特許請求の範囲】
【請求項１】
圧電素子の製造方法であって、
粘着シートに貼り付けられた半製品に電圧を印加するステップを有しており、
粘着シートには、貫通孔が形成されており、
半製品は、圧電体基板と、圧電体基板の一方の表面に形成された第１電極と、圧電体基板の他方の表面に形成された第２電極を有しており、
前記ステップでは、第２電極が粘着シートに貼り付けられており、半製品によって貫通孔の少なくとも一部が塞がれている状態で、第１電極と第２電極の間に電圧を印加しており、
前記ステップにおいて粘着シートに貼り付けられた状態の半製品を粘着シートに対して垂直に見た場合に、半製品の面積に対する半製品によって塞がれている部分の貫通孔の面積の割合が、１５％以上であり、かつ、６０％以下である、
ことを特徴とする製造方法。
【請求項２】
前記ステップにおいて粘着シートに貼り付けられた状態の半製品を粘着シートに対して垂直に見た場合に、半製品の重心が貫通孔と重複する位置に存在する請求項１の製造方法。
【請求項３】
半製品によって貫通孔の全体が塞がれている状態で前記ステップを実施する請求項１または２の製造方法。
【請求項４】
半製品の重心位置を一対の端子で挟んだ状態で第１電極と第２電極の間に交流電圧を印加する請求項２または３の製造方法。
【請求項５】
前記ステップの実施後に粘着シートを第２電極から剥離した場合に、その剥離の前後における第１電極と第２電極の間の静電容量の変化率が２５％以下である請求項１〜４の何れか一項の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、圧電素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、圧電体基板に対する分極処理が開示されている。分極処理とは、圧電体基板に電界を印加して、方向の異なる自発分極領域（ドメイン）を一方向に揃えることで圧電現象が発現可能な状態にする処理である。圧電体基板に分極処理を施すことで、圧電体内の自発分極領域（ドメイン）の方向が揃う。これによって、静電容量が変化し、外部応力で電荷を発生（圧電効果）させることや、電界を印加することで歪む（逆圧電効果）ことが可能な圧電素子を製造することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１９０４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
分極処理時には、電界の印加によって、圧電体基板が変形する。サイズが大きい圧電体基板に対して分極処理を行うと、圧電体基板の大きさに比例して歪量が大きくなる。その時の歪量が大きすぎると、圧電体基板が破損してしまう。したがって、ダイシング等によって小さいサイズに分割された圧電体基板に対して分極処理が行われる場合がある。サイズが小さい圧電体基板は、一般に、粘着シートに貼り付けられた状態で管理される。したがって、サイズが小さい圧電体基板に対する分極処理は、粘着シートに貼り付けられた状態で実施される。しかしながら、この方法では、粘着シートによって圧電体基板の歪による変形が妨げられる。このため、分極処理時に圧電体基板中で生じる応力（圧電効果により生じる応力）が大きくなり、その応力によって圧電体基板にクラックが入ることがある。例えば、圧電体基板の厚さ方向の変形量の不均一さにより、分極処理時に圧電体基板が反ることがあるが、図１１に示すように粘着シート２００に対して圧電体基板２１０が貼り付けられている状態で分極処理を行うと、粘着シート２００によって圧電体基板２１０の変形が阻害される。このように圧電体基板２１０の変形が阻害されると、圧電体基板２１０の上面側で高い応力が生じてクラック２３０が生じることがある。図１１で説明したものとは異なる応力が圧電体基板に生じる場合でも、粘着シートにより圧電体基板の変形が阻害されることで、圧電体基板にクラックが生じる場合がある。このように、粘着シートを用いる分極処理では、圧電体基板にクラックが生じ易いという問題があった。このため、圧電体基板に対してクラックが生じない程度の弱い電界しか印加することができず、圧電体基板を十分に分極させることができなかった。したがって、本明細書では、圧電体基板にクラックが生じ難い分極処理方法を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する圧電素子の製造方法は、粘着シートに貼り付けられた半製品に電圧を印加するステップを有している。粘着シートには、貫通孔が形成されている。半製品は、圧電体基板と、圧電体基板の一方の表面に形成された第１電極と、圧電体基板の他方の表面に形成された第２電極を有している。前記ステップでは、第２電極が粘着シートに貼り付けられており、半製品によって貫通孔の少なくとも一部が塞がれている状態で、第１電極と第２電極の間に電圧を印加する。
【０００６】
第１電極と第２電極の間に電圧を印加すると、これらの間に位置する圧電体基板に電界が印加される。これにより、圧電体基板が分極される。半製品は、粘着シートの貫通孔の少なくとも一部を塞いでいる。したがって、貫通孔に重なる範囲の半製品（すなわち、圧電体基板）は、粘着シートに貼り付けられておらず、粘着シートに阻害されることなく変形することができる。このように、この製造方法では、圧電体基板の一部分が粘着シートによる阻害を受けることなく変形することができるので、圧電体基板にクラックが生じ難い。すなわち、この製造方法によれば、分極処理時に、クラックの発生を抑制することができる。このように、この製造方法では分極処理においてクラックが発生し難い。したがって、例えば、分極処理時に、より高い電界を圧電体基板に印加することもできる。高い電界を圧電体基板に印加することによって、圧電体基板を十分に分極させることができる。圧電体基板の分極処理が進むと、圧電体基板の静電容量の変化量が大きくなる。すなわち、十分に分極された圧電体基板は、十分に分極されなかった圧電体基板より静電容量の変化量が大きくなる。このように、高い電界により分極処理を行う場合には、静電容量を大きく変化させることができる。したがって、十分に分極処理された圧電素子を得ることができる。
【図面の簡単な説明】
【０００７】
【図１】半製品２０と粘着シート１０の縦断面図。
【図２】半製品２０と粘着シート１０の上面図。
【図３】実施例１の分極処理の説明図。
【図４】貫通孔形状が丸である場合の面積比率Ａ２／Ａ１とクラック発生率との関係を示すグラフ。
【図５】貫通孔形状が四角である場合の面積比率Ａ２／Ａ１とクラック発生率との関係を示すグラフ。
【図６】素子Ｂ１〜Ｂ４の寸法を示す図。
【図７】寸法Ｌ、Ｗ及びＨの説明図。
【図８】粘着シートの剥離前後における静電容量の変化を示すグラフ。
【図９】実施例２の分極処理の説明図。
【図１０】他の実施形態における貫通孔１６を示す図。
【図１１】粘着シートを用いる分極方法の一例を示す断面図。
【発明を実施するための形態】
【０００８】
最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。
【０００９】
（特徴１）半製品に電圧を印加するステップにおいて粘着シートに貼り付けられた状態の半製品を粘着シートに対して垂直に見た場合に、半製品の面積に対する半製品によって塞がれている部分の貫通孔の面積の割合が、１５％以上であり、かつ、６０％以下である。
【００１０】
特徴１の構成によれば、クラックの発生率をより低減することができる。
【００１１】
（特徴２）半製品に電圧を印加するステップにおいて粘着シートに貼り付けられた状態の半製品を粘着シートに対して垂直に見た場合に、半製品の重心が貫通孔と重複する位置に存在する。
【００１２】
特徴２の構成によれば、半製品を安定して保持しながら分極処理を実施できる。
【００１３】
（特徴３）半製品によって貫通孔の全体が塞がれている状態で前記ステップを実施する。
【００１４】
特徴３の構成によれば、半製品をより安定して保持しながら分極処理を実施できる。
【００１５】
（特徴４）半製品の重心位置を一対の端子で挟んだ状態で第１電極と第２電極の間に交流電圧を印加する。
【００１６】
交流電圧により分極を行う場合、半製品（すなわち、圧電体基板）が振動する。特徴４の構成によれば、分極処理時に生じる振動を阻害することなく安定させることができる。
【００１７】
（特徴５）半製品に電圧を印加するステップの実施後に粘着シートを第２電極から剥離した場合に、その剥離の前後における第１電極と第２電極の間の静電容量の変化率が２５％以下である。
【００１８】
特徴５の構成によれば、より大きく静電容量を変化させて、圧電素子を製造することができる。
【実施例１】
【００１９】
実施例１の圧電素子の製造方法では、図１に示す圧電素子の半製品２０に対して分極処理を実施する。分極処理は、図１に示すように粘着シート１０に貼り付けられている複数の半製品２０に対して実施される。最初に、粘着シート１０と半製品２０について説明する。
【００２０】
図１に示す粘着シート１０は、接着剤層１２と、基材となる樹脂フィルム１４を有している。接着剤層１２は、樹脂フィルム１４の一方の表面に形成されている。粘着シート１０には、その表面から裏面に連通する貫通孔１６が複数個形成されている。粘着シート１０は、加熱によって接着力が低下する熱発泡シートである。但し、他の実施例において、粘着シート１０は、熱発泡シート以外の粘着シート（例えば、紫外線の照射によって粘着力が低下する粘着シート等）であってもよい。
【００２１】
半製品２０は、圧電体基板２２と、圧電体基板２２の両表面に形成された電極２４、２６により構成されている。電極２６の表面は、粘着シート１０の接着剤層１２に貼り付けられている。これによって、各半製品２０が粘着シート１０上に固定されている。図２は、粘着シート１０に貼り付けられている半製品２０を上側から見た平面図を示している。図示するように、各半製品２０が各貫通孔１６の全体を塞ぐように、各半製品２０が粘着シート１０に貼り付けられている。すなわち、１つの半製品２０が、対応する１つの貫通孔１６の全体を塞いでいる。粘着シート１０に対して垂直に見た時に、各半製品２０の重心２０ａは、貫通孔１６と重複する位置に存在している。
【００２２】
図１に示すように、粘着シート１０に複数の半製品２０が貼り付けられている構造は、以下のようにして形成される。まず、半製品２０の材料であるセラミックスウエハを、ガラス板上に固定する。セラミックスウエハは、圧電セラミックスからなるウエハと、その両表面に形成されている電極等により構成されている。次に、ガラス板上においてセラミックスウエハをダイシングする。これによって、セラミックスウエハを、複数の半製品２０に分割する。この段階では、各半製品２０は、ガラス板上に固定されている。次に、各半製品２０のガラス板に対して反対側の表面に、粘着シート１０を貼り付ける。このとき、粘着シート１０の各貫通孔１６が、各半製品２０によって塞がれるようにする。次に、各半製品２０をガラス板から分離する。これによって、図１に示す構造が得られる。
【００２３】
なお、図１に示す構造の形成方法は、上記の方法に限られない。例えば、上記のセラミックスウエハを粘着シート１０に貼り付け、粘着シート１０上においてセラミックスウエハをダイシングしてもよい。ダイシングラインが粘着シート１０の貫通孔１６と重複しないようにしてダイシングを行うことで、図１に示すように、分割された各半製品２０を貫通孔１６上に配置することができる。
【００２４】
次に、各半製品２０に対する分極処理について説明する。分極処理においては、最初に、図３に示すように、各半製品２０の上面側の電極２４に対して弾性変形可能な共通電極板３０を接触させるとともに、各半製品２０の下面側の電極２６に対してプローブピン３２を接触させる。なお、プローブピン３２は、貫通孔１６内で電極２６と接触させる。次に、共通電極板３０とプローブピン３２の間に、直流電圧を印加する。すなわち、各半製品２０の電極２４と電極２６の間に、直流電圧を印加する。これによって、各半製品２０の圧電体基板２２に対して直流の電界が印加される。電界が印加されると、圧電体基板２２の逆圧電効果によって、圧電体基板２２に電界に比例した歪が発生する。このとき、貫通孔１６と重複する範囲の圧電体基板２２（すなわち、半製品２０）は、粘着シート１０に貼り付けられていないので、電界に応じて自由に変形することができる。すなわち、貫通孔１６と重複する範囲では、圧電体基板２２の変形が粘着シート１０に阻害されない。これによって、圧電体基板２２中で極端に高い応力が生じることが抑制され、圧電体基板２２にクラックが生じることが抑制される。特に、圧電体基板２２内で最も応力が集中し易い重心２０ａが貫通孔１６と重複する位置に存在するため、圧電体基板２２にクラックが生じ難い。分極処理を実施することで、電極２４と電極２６の間の静電容量が変化する。分極処理が完了することで、圧電素子が完成する。
【００２５】
以上に説明したように、実施例１の圧電素子の製造方法では、分極処理時に圧電体基板２２にクラックが生じ難い。このため、貫通孔が形成されていない粘着シートを用いる分極処理に比べて、圧電体基板２２に対して高い電界を印加することができる。これによって、圧電体基板２２を十分に分極することが可能である。これによって、電極２４と電極２６の間の静電容量を大きく変化させることができる。したがって、実施例１の製造方法によれば、より高い圧電効果が得られる圧電素子を製造することができる。
【００２６】
分極処理におけるクラックの発生率は、粘着シート１０に対して垂直に見た場合における、半製品２０の面積Ａ１に対する、貫通孔１６の面積Ａ２の比率Ａ２／Ａ１に応じて変化する。図４、５は、面積比率Ａ２／Ａ１とクラックの発生率との関係を示している。図４は、貫通孔１６が円形である場合の結果を示しており、図５は、貫通孔１６が四角形である場合の結果を示している。また、図４、５の実験は、素子Ｂ１〜素子Ｂ４の４種類のサイズを有する半製品２０を用いて行った。図６は、素子Ｂ１〜素子Ｂ４のサイズを示している。また、図７は、図６の寸法Ｌ、Ｗ、Ｈを示している。また、図４、５において、面積比率Ａ２／Ａ１が０％のデータは、貫通孔１６が形成されていない場合（すなわち、半製品の下面全体が粘着シートに貼り付けられている場合）の結果を示している。
【００２７】
図４、５から、面積比率Ａ２／Ａ１を０％よりも高くすることで、面積比率Ａ２／Ａ１が０％の場合よりも、クラック発生率が低くなることが分かる。但し、面積比率Ａ２／Ａ１を大きくし過ぎると、粘着シート１０で半製品２０を安定して保持することが困難となり、クラック発生率が上昇する傾向がある。面積比率Ａ２／Ａ１を、１５％以上であり、６０％以下にすると、クラック発生率を略ゼロとすることができる。
【００２８】
なお、分極処理後の圧電素子を粘着シート１０から剥離すると、剥離の前後で圧電素子の静電容量（すなわち、電極２４と電極２６の間の静電容量）が変化する。これは、圧電素子を粘着シート１０から剥離すると、圧電体基板２２内の応力を開放するように圧電体基板２２が変形するためである。図８は、実施例１の製造方法により製造した圧電素子Ｃ１（すなわち、貫通孔１６を塞ぐように貼り付けられた状態で分極された圧電素子）と、貫通孔が形成されていない粘着テープに貼り付けられた状態で分極された圧電素子Ｃ２の静電容量を示している。図８では、粘着シートの剥離前と剥離後のそれぞれの静電容量が示されている。図８に示すように、粘着シートの剥離前においては、実施例１の圧電素子Ｃ１の方が、圧電素子Ｃ２よりも静電容量が大きい。これは、実施例１の製造方法では、圧電体基板２２にクラックが入り難いために、より高い電界で分極処理を行うことができるためである。粘着シートを剥離すると、何れの圧電素子でも静電容量が上昇する。このとき、圧電素子Ｃ２では、実施例１の圧電素子Ｃ１よりも静電容量の変化率が大きくなる（但し、剥離後の静電容量は、実施例１の圧電素子Ｃ１の方が大きい）。これは、圧電素子Ｃ２に対する分極処理では粘着テープによって圧電体基板の変形が抑制されるため、粘着テープの剥離前に圧電素子Ｃ２の圧電体基板中に高い応力が残存しており、粘着テープを剥離するときにその応力が開放されて圧電体基板のドメインの整列状態が変化するためだと考えられる。圧電素子Ｃ２では粘着テープの剥離の前後における静電容量の変化率が２５％よりも大きいのに対し、実施例１の圧電素子では粘着テープの剥離の前後における静電容量の変化率が２５％以下である。実施例１の圧電素子のように、粘着テープの剥離の前後における静電容量変化率が２５％以下となるように分極処理を行うことで、より静電容量が高い圧電素子を製造することができる。つまり十分に分極処理された圧電素子を製造することができる。また、このように粘着テープの剥離時の静電容量の変化率が小さいと、圧電素子の製造工程における特性の管理が容易となる。
【実施例２】
【００２９】
次に、実施例２の圧電素子の製造方法について説明する。実施例２でも、図１、２に示すように粘着シート１０に貼り付けられた半製品２０に対して分極処理を行う。実施例２では、図９に示すように、上面側の各電極２４に対してプローブピン３４を接触させ、下面側の各電極２６に対してプローブピン３２を接触させる。ここでは、プローブピン３２、３４によって半製品２０の重心２０ａを挟み込むように、プローブピン３２、３４をセットする。次に、プローブピン３２、３４の間に交流電圧を印加する。すなわち、各半製品２０の電極２４と電極２６の間に、交流電圧を印加する。これによって、各半製品２０の圧電体基板２２に対して交流の電界が印加される。すなわち、実施例２の製造方法では、交流電界によって圧電体基板２２を分極させる。交流電界による分極を行う場合にも、貫通孔１６上に圧電体基板２２を配置することで、粘着シート１０によって圧電体基板２２が拘束されることを抑制することができる。これによって、圧電体基板２２中に高い応力が生じることを抑制し、圧電体基板２２にクラックが生じることを抑制することができる。したがって、この製造方法によれば、より大きい交流電界によって圧電体基板２２を分極させることが可能である。これによって、電極２４と電極２６の間の静電容量を大きく変化させることができる。したがって、高い圧電効果が得られる圧電素子を製造することができる。
【００３０】
なお、図９に示すように、交流電界を圧電体基板２２に印加すると、圧電体基板２２（すなわち、半製品２０）は重心２０ａを中心にして対象に歪が発生する。プローブピン３２、３４によって各半製品２０の重心２０ａを挟み込むと、プローブピンが接触した部分は歪まないため、プローブピン３２、３４を半製品２０に好適に接触させることができ、適切に分極処理を実施することができる。
【００３１】
なお、上述した実施例１、２では、図２に示すように貫通孔１６の全体が半製品２０によって塞がれている場合について説明したが、図１０に示すように貫通孔１６が部分的に半製品２０によって塞がれていてもよい。このような構成でも、分極処理時に圧電体基板２２の変形が許容されて、圧電体基板２２にクラックが生じ難くなる。なお、このような構成においては、半製品２０によって塞がれている部分の貫通孔１６の面積Ａ２は、図１０においてハッチングされている部分の面積となる。この面積Ａ２から得られる面積比率Ａ２／Ａ１が１５％以上であり、かつ、６０％以下であれば、クラックの発生率をより低減することができる。
【００３２】
また、圧電体基板２２の厚みが１５０μｍ以下である場合には、分極処理時に圧電体基板２２にクラックが特に生じ易い。したがって、本明細書に開示の技術は、厚みが１５０μｍ以下の圧電体基板２２を有する半製品２０に対して特に有用である。
【００３３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３４】
１０：粘着シート
１２：接着剤層
１４：樹脂フィルム
１６：貫通孔
２０：半製品
２２：圧電体基板
２４、２６：電極
３０：共通電極板
３２：プローブピン
３４：プローブピン
【図１】
0005926063.tif 000002
【図２】
0005926063.tif 000003
【図３】
0005926063.tif 000004
【図４】
0005926063.tif 000005
【図５】
0005926063.tif 000006
【図６】
0005926063.tif 000007
【図７】
0005926063.tif 000008
【図８】
0005926063.tif 000009
【図９】
0005926063.tif 000010
【図１０】
0005926063.tif 000011
【図１１】
0005926063.tif 000012