(57)【特許請求の範囲】
【請求項１】
酸化物層と、
ゲート絶縁膜と、
前記ゲート絶縁膜を介して、前記酸化物層と重なるゲート電極と、
前記酸化物層と電気的に接続された、ソース電極と、
前記酸化物層と電気的に接続された、ドレイン電極と、を有し、
前記酸化物層は、第１の層と、第２の層とを有し、
前記第１の層及び前記第２の層は、それぞれ、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記ゲート電極と遠い側に配置された、前記第１の層は、ＩｎとＧａの含有率をＩｎ≦Ｇａとし、
前記ゲート電極と近い側に配置された、前記第２の層は、ＩｎとＧａの含有率をＩｎ＞Ｇａとし、
前記酸化物層は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間にあるチャネル形成領域と、を有し、
前記チャネル形成領域は、前記ゲート電極と重なり、
前記第１の領域及び前記第２の領域は、それぞれ、絶縁膜が接し、
前記絶縁膜は、端部に第１のテーパを有し、
前記酸化物層は、前記第１のテーパと連続した領域に、第２のテーパを有することを特徴とする半導体装置。
【請求項２】
酸化物層と、
ゲート絶縁膜と、
前記ゲート絶縁膜を介して、前記酸化物層と重なるゲート電極と、
前記酸化物層と電気的に接続された、ソース電極と、
前記酸化物層と電気的に接続された、ドレイン電極と、を有し、
前記酸化物層は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間にあるチャネル形成領域と、を有し、
前記チャネル形成領域は、前記ゲート電極と重なり、
前記第１の領域及び前記第２の領域は、それぞれ、絶縁膜が接し、
前記絶縁膜は、端部に第１のテーパを有し、
前記酸化物層は、前記第１のテーパと連続した領域に、第２のテーパを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜の作製方法に関する。本発明は半導体装置、及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ、ＴＦＴともいう）を構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体として、シリコン系半導体が広く知られている。
【０００４】
また他の半導体として、酸化物半導体が注目されている。例えば、酸化物半導体として、Ｚｎ−Ｏ系酸化物半導体、又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００５】
また、非特許文献１では、露出した酸化物半導体にアルゴンプラズマ処理をおこなう自己整合プロセスにより、その部分の酸化物半導体の抵抗率を低下させてソース領域及びドレイン領域とした酸化物半導体トランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【非特許文献】
【０００７】
【非特許文献１】Ｓ．  Ｊｅｏｎ  ｅｔ  ａｌ．  ”１８０ｎｍ  Ｇａｔｅ  Ｌｅｎｇｔｈ  Ａｍｏｒｐｈｏｕｓ  ＩｎＧａＺｎＯ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  ｆｏｒ  Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  Ａｐｐｌｉｃａｔｉｏｎ”，  ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．，  ｐ．５０４，  ２０１０．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
画像表示装置の高精細化や、集積回路の大規模化に伴い、回路の高速駆動が求められている。トランジスタはそのオン特性（例えば、オン電流や電界効果移動度）が高いほど、回路の高速動作に適している。
【０００９】
しかしながら、ソース電極とドレイン電極の間の寄生抵抗が高いと、十分に高いオン特性が得られないといった問題がある。
【００１０】
非特許文献１に開示された方法では、酸化物半導体表面を露出させて、アルゴンプラズマ処理を行うことにより、ソース領域及びドレイン領域となるべき部分の酸化物半導体も同時にエッチングされ、ソース領域及びドレイン領域が薄層化する（非特許文献１の図８参照）。その結果、ソース領域及びドレイン領域の抵抗が増加し、また、薄層化に伴うオーバーエッチングによる不良品発生の確率も増加する。
【００１１】
本発明は、このような技術的背景のもとでなされたものである、したがって、本発明の一態様は、ソース電極とドレイン電極間の寄生抵抗が低減され、オン特性が改善された半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明はチャネルが形成される酸化物半導体膜の形成方法に着眼した。不純物元素が添加された酸化物半導体を含む導電性の酸化物膜に対して、当該酸化物膜の一部の領域における不純物元素を酸素と置換して半導体領域を形成する。そして酸化物膜における不純物元素が酸素と置換されていない低抵抗領域をソース領域及びドレイン領域として用い、不純物元素が酸素と置換された半導体領域をチャネル形成領域として用いればよい。
【００１３】
すなわち、本発明の一態様の半導体膜の形成方法は、被形成面上に不純物元素が添加された酸化物半導体を含む酸化物層を形成し、酸化物層の上面の一部を露出させるように、酸化物層上に保護層を形成し、酸化物層の当該露出した領域に対して不純物元素を酸素と置換する置換処理を施して、酸化物層の一部に半導体領域を形成する工程を有する。
【００１４】
このような方法により、低抵抗な酸化物層の一部に半導体領域が形成された、半導体膜を形成できる。また、上記本発明の一態様の方法を用いることで低抵抗領域が薄膜化することがないため、当該領域の抵抗を十分に低減することができる。
【００１５】
このような半導体膜はトランジスタ以外にも、例えば高抵抗な半導体領域を抵抗として用いた抵抗素子として応用することも可能である。半導体領域への置換処理の条件を変えることにより、当該半導体領域における抵抗率の値を自由に設定することができる。さらに、不純物元素が添加された酸化物半導体を含む低抵抗領域によって寄生抵抗が極めて低減されているため、抵抗率の値の設計値からのずれを抑制することができる。
【００１６】
また、上記半導体膜の形成方法における上記不純物元素は窒素であることが好ましい。
【００１７】
窒素が含有した酸化物半導体を含む薄膜は、極めて高い導電性を示す導電膜として用いることができる。さらに、窒素原子は酸素原子と原子半径が近く、置換処理により比較的容易に酸素原子と置換することが可能なため好ましい。
【００１８】
また、上記半導体膜の形成方法における、上記置換処理として、酸素ラジカル処理、酸素イオン注入処理、酸素プラズマ処理、又は熱酸化処理の、いずれか１つ以上の処理を施すことが好ましい。
【００１９】
不純物元素の置換は、高エネルギーの酸素を酸化物層に接触させることにより行うことができる。上述した処理方法は、従来の半導体プロセスとの親和性が高いため、特別な設備投資を行うことなく上述の方法を適用できるため好ましい。
【００２０】
また、上述の処理方法のうち２つ以上を用いてもよい。例えば不純物元素が添加された酸化物層に酸素ラジカル処理と酸素イオン注入処理を施すことにより、酸化物層の表層から下層にかけて均一に置換が行える。
【００２１】
また、本発明の一態様の半導体装置の作製方法は、被形成面上に不純物元素が添加された酸化物半導体を含む酸化物層を形成し、酸化物層の上面の一部を露出させるように、酸化物層上に保護層を形成し、酸化物層の当該露出した領域に対して不純物元素を酸素と置換する置換処理を施して、酸化物層に、第１の低抵抗領域及び第２の低抵抗領域に挟持された半導体領域を形成する工程と、ゲート絶縁層を形成する工程と、ゲート電極層を形成する工程と、を有する。さらに、ゲート絶縁層と半導体領域とは接して形成され、ゲート電極層とゲート絶縁層とは接して形成され、ゲート電極層と半導体領域とは重なるように形成されることを特徴とする。
【００２２】
このような方法により、半導体領域を挟持する低抵抗領域をソース領域又はドレイン領域として用いることにより、ソース電極又はドレイン電極との接触抵抗も十分に低減できる。したがって、ソース電極とドレイン電極の間の寄生抵抗が低減され、オン特性が改善された半導体装置を作製することができる。
【００２３】
また、本発明の他の一態様の半導体装置の作製方法は、被形成面上に不純物元素が添加された酸化物半導体を含む酸化物層を形成し、酸化物層の上面の一部を露出させるように、酸化物層上に保護層を形成し、当該露出した領域における酸化物層の上部の一部をエッチングし、酸化物層の露出した領域に対して不純物元素を酸素と置換する置換処理を施して、酸化物層の一部に半導体領域を形成する工程と、ゲート絶縁層を形成する工程と、ゲート電極層を形成する工程と、を有する。さらに、ゲート絶縁層と半導体領域とは接して形成され、ゲート電極層とゲート絶縁層とは接して形成され、ゲート電極層と半導体領域とは重なるように形成されることを特徴とする。
【００２４】
このような方法により、低抵抗領域の厚さを半導体領域よりも厚く形成できるため、当該領域の抵抗をより低減できる。また、同時に半導体領域を薄膜化できるため、半導体装置を微細化した場合でも短チャネル効果を効果的に抑制することができる。
【００２５】
また、上記いずれかの半導体装置の作製方法における上記不純物元素は窒素であることが好ましい。
【００２６】
また、上記いずれかの半導体装置の作製方法における上記置換処理として、酸素ラジカル処理、酸素イオン注入処理、酸素プラズマ処理、又は熱酸化処理の、いずれか１つ以上の処理を施すことが好ましい。
【００２７】
また、本発明の一態様の半導体装置は、同一面上に第１の低抵抗領域と、第２の低抵抗領域と第１の低抵抗領域と第２の低抵抗領域に挟持された半導体領域と、半導体領域と重なるゲート電極層と、半導体領域とゲート電極層に挟持されたゲート絶縁層と、を有する。また半導体領域の厚さは、第１の低抵抗領域及び第２の低抵抗領域よりも薄く、第１の低抵抗領域、第２の低抵抗領域、及び半導体領域は、不純物元素を含む酸化物半導体を含み、さらに半導体領域は、第１の低抵抗領域及び第２の低抵抗領域よりも、酸素の含有量が多く、且つ、不純物元素の含有量が少ないことを特徴とする。
【００２８】
このような構成とすることにより、低抵抗領域の厚さが半導体領域よりも厚いため、当該領域の抵抗をより低減できる。また、同時に半導体領域が薄膜化されているため、半導体装置が微細化された場合であっても短チャネル効果を効果的に抑制することができる。またこのように半導体領域に十分に低減された量の窒素が含有されていることにより、オン電流を高めることができ、オン特性が向上した半導体装置とすることができる。
【００２９】
また、上記半導体装置において、半導体領域は、第１の低抵抗領域又は第２の低抵抗領域と接する端部に向かって、連続的に厚さが増すように設けられることが好ましい。
【００３０】
このような構成では、半導体領域の端部において電流密度を緩和することができるため、チャネルとソース又はドレインの境界における発熱が抑制され、信頼性の高い半導体装置とすることができる。
【００３１】
また特に、トップゲート型のトランジスタでは、厚さの異なる半導体領域と低抵抗領域の境界において、ゲート絶縁層の被覆性が高まるため、ゲート絶縁層が局所的に薄くなることによるゲートリークや絶縁破壊といった不具合が抑制され、信頼性の高い半導体装置とすることができる。
【００３２】
また、上記いずれかの半導体装置における不純物元素は、窒素であることが好ましい。
【００３３】
特に、不純物元素として窒素を用いることにより、高い導電性を有する低抵抗領域とすることができる。
【００３４】
また、上記いずれかの半導体装置における酸化物半導体は、インジウム、ガリウム、及び亜鉛を含む酸化物であることが好ましい。
【００３５】
このような酸化物半導体をトランジスタ等の半導体装置に用いた場合では、比較的低温で形成されたアモルファス状態の酸化物半導体であっても、他の酸化物半導体に比べて良好な電気的特性（高い電界効果移動度や小さいＳ値など）と高い信頼性を兼ね備えているため好ましい。ここで、例えば酸化物半導体の一つである酸化亜鉛は低温で多結晶状態となりやすく、その結晶粒界により所望の電界効果移動度やＳ値などの電気特性を得ることが困難である。
【発明の効果】
【００３６】
本発明によれば、ソース電極とドレイン電極間の寄生抵抗が低減され、オン特性が改善された半導体装置を提供できる。また、信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一態様の、半導体装置の構成例を説明する図。
【図２】本発明の一態様の、半導体装置の作製工程例を説明する図。
【図３】本発明の一態様の、半導体装置の構成例を説明する図。
【図４】本発明の一態様の、半導体装置の作製工程例を説明する図。
【図５】本発明の一態様の、半導体装置の構成例を説明する図。
【図６】本発明の一態様の、半導体装置の作製工程例を説明する図。
【図７】本発明の一態様の、半導体装置の構成例を説明する図。
【図８】本発明の一態様の、半導体装置の構成例を説明する図。
【図９】本発明の一態様の、抵抗素子の構成例を説明する図。
【図１０】本発明の一態様の、抵抗素子の構成例を説明する図。
【図１１】本発明の一態様の、ＣＰＵの構成例を説明する図。
【図１２】本発明の一態様の、電子機器の構成例を説明する図。
【図１３】本発明の一態様の、電子機器の構成例を説明する図。
【図１４】実施例にかかる、シート抵抗の測定結果。
【図１５】実施例にかかる、断面観察像。
【図１６】実施例にかかる、断面観察像。
【図１７】実施例にかかる、ＥＤＸ分析の測定結果。
【図１８】実施例にかかる、ＸＰＳ分析の測定結果。
【発明を実施するための形態】
【００３８】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３９】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００４０】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通又は非導通を制御するスイッチング動作等を実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００４１】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００４２】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子等が含まれる。
【００４３】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及びその作製方法について、図面を参照して説明する。本実施の形態では、半導体装置の一例としてトランジスタの構成例及び作製方法例について説明する。
【００４４】
＜構成例＞
図１（Ａ）は、本構成例で例示するトランジスタ１００の上面概略図であり、図１（Ｂ）は、図１（Ａ）中の切断線Ａ−Ｂで切断した断面概略図である。なお、明瞭化のため図１（Ａ）には構成要素の一部（保護層１０９、ゲート絶縁層１１１等）は明示していない。
【００４５】
基板１０１上に形成されるトランジスタ１００は、低抵抗領域１０５ａ、低抵抗領域１０５ｂ、及び半導体領域１０７を備える酸化物層１０３と、低抵抗領域１０５ａ及び低抵抗領域１０５ｂを覆う保護層１０９と、少なくとも半導体領域１０７の上面に接するゲート絶縁層１１１と、ゲート絶縁層１１１の上面に接し、且つ半導体領域１０７と重なるゲート電極層１１３と、酸化物層１０３及びゲート電極層１１３を覆う絶縁層１１７と、絶縁層１１７に設けられた開口部を介してそれぞれ低抵抗領域１０５ａ又は低抵抗領域１０５ｂに電気的に接続するソース電極層１１５ａ及びドレイン電極層１１５ｂと、を有する。
【００４６】
酸化物層１０３は、不純物元素が添加された酸化物半導体を含んで構成されている。
【００４７】
低抵抗領域１０５ａ及び低抵抗領域１０５ｂは上記不純物元素により十分に低抵抗化された領域であり、トランジスタ１００のソース領域又はドレイン領域をなしている。したがって、ソース電極層１１５ａとドレイン電極層１１５ｂの間の寄生抵抗が十分に低減されている。
【００４８】
半導体領域１０７は、トランジスタ１００のチャネルが形成される領域を含み、低抵抗領域１０５ａ及び低抵抗領域１０５ｂよりも、酸素の含有量が多く、且つ上記不純物元素の含有量が少ない。
【００４９】
半導体領域１０７には十分に低減された量の上記不純物元素が含まれていると、トランジスタ１００のオン特性（電界効果移動度やオン電流等）が向上するため好ましい。
【００５０】
さらに、半導体領域１０７に低抵抗領域１０５ａ及び低抵抗領域１０５ｂと同一の微量な不純物元素が含まれていることにより、半導体領域１０７と、低抵抗領域１０５ａ又は低抵抗領域１０５ｂの境界におけるショットキー障壁を小さくすることができるため、ソース電極層１１５ａとドレイン電極層１１５ｂの間の寄生抵抗を低減できる。
【００５１】
ゲート電極層１１３は、少なくとも半導体領域１０７の一部と重なるように設けられていればよいが、図１に示すように半導体領域１０７の全部と重なるように設けることにより、半導体領域１０７中のチャネルが形成されない領域（Ｌｏｆｆ領域ともいう）をなくすことができるため、トランジスタ１００のオン電流を増大させることができる。
【００５２】
また、ゲート電極層１１３と低抵抗領域１０５ａ又は低抵抗領域１０５ｂとが重なる領域には、保護層１０９が形成されている。当該保護層１０９によりゲート電極層１１３と低抵抗領域１０５ａ又は低抵抗領域１０５ｂとの間の寄生容量を低減できるため、低消費電力駆動が可能なトランジスタ１００が実現できる。また、当該保護層１０９を設けることにより当該寄生容量を低減しつつ、ゲート絶縁層１１１を薄膜化できる。ゲート絶縁層１１１を薄膜化することで、さらにオン特性を向上させることができる。
【００５３】
なお、上記では一つのゲート電極層１１３を半導体領域１０７の上層に設ける構成としたが、図１（Ｃ）のように、半導体領域１０７よりも基板１０１側に第２のゲート絶縁層として機能する絶縁層１１８を介して第２のゲート電極層１１６を設ける構成としてもよい。一方のゲートに適切な電位を与えることにより、トランジスタのしきい値電圧を自由に設定することができる。例えば一方のゲートにトランジスタをオフ状態とする電位を与えることにより、確実にノーマリーオフのトランジスタを実現できる。
【００５４】
またこのとき、第２のゲート電極層１１６を被覆する絶縁層１１８の表面は、当該第２のゲート電極層１１６の厚さを反映して形成される段差を無くすように、当該表面が平坦化されていることが好ましい。例えば、絶縁層１１８の表面に対して、ＣＭＰ法などの研磨処理、ドライエッチング処理、又はプラズマ処理などの平坦化処理を行えばよい。
【００５５】
本構成例で例示したトランジスタ１００は、ソース電極層１１５ａとドレイン電極層１１５ｂの間の寄生抵抗が低減され、オン特性が向上したトランジスタである。
【００５６】
＜作製方法例＞
以下では、上記トランジスタ１００の作製方法の一例について説明する。図２は本実施の形態で例示するトランジスタの作製方法にかかる断面概略図である。
【００５７】
まず、基板１０１上に絶縁層１１９を形成する。
【００５８】
絶縁表面を有する基板１０１に使用することのできる基板に大きな制限はないが、少なくとも後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイア基板等を用いることができる。また、シリコンや炭化シリコン等の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい。
【００５９】
また、基板１０１として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタ１００を直接作製してもよいし、他の作製基板にトランジスタ１００を作製し、その後可撓性基板に転置してもよい。なお、トランジスタ１００を作製基板から剥離し、可撓性基板に転置するために、作製基板とトランジスタ１００の間に剥離層を設けるとよい。
【００６０】
絶縁層１１９は、基板１０１に含まれる不純物がトランジスタ１００に拡散しないための保護膜として機能する。絶縁層１１９としては、プラズマＣＶＤ法又はスパッタリング法等により形成することができ、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を含む膜の単層又は積層構造とすることができる。但し、絶縁層１１９は、酸化物絶縁層を含む単層又は積層構造として、該酸化物絶縁層が後に形成される酸化物層１０３と接する構造とすることが好ましい。なお、絶縁層１１９は、必ずしも設けなくともよい。
【００６１】
絶縁層１１９は酸素過剰領域を有すると、絶縁層１１９に含まれる過剰な酸素によって、後に形成される半導体領域１０７のチャネル形成領域の酸素欠損を補填することが可能であるため好ましい。絶縁層１１９が積層構造の場合は、少なくとも酸化物層１０３と接する層（好ましくは酸化物絶縁層）において酸素過剰領域を有することが好ましい。絶縁層１１９に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１９を成膜すればよい。又は、成膜後の絶縁層１１９に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法（イオンドーピング法、イオンインプランテーション法ともいう。）や、プラズマ処理等を用いることができる。
【００６２】
また、絶縁層１１９は、酸素過剰領域を有する層の下側に接して、窒化シリコン膜、窒化酸化シリコン膜又は酸化アルミニウム膜を有することが好ましい。絶縁層１１９が窒化シリコン膜、窒化酸化シリコン膜又は酸化アルミニウム膜を有することで、トランジスタ１００への不純物の拡散を防止することができる。
【００６３】
絶縁層１１９において酸化物層１０３が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００６４】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素等を用いてもよい。逆スパッタリングを行うと、絶縁層１１９の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【００６５】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁層１１９表面の凹凸状態に合わせて適宜設定すればよい。
【００６６】
また、絶縁層１１９を水素（水や水酸基を含む）等の不純物が低減され、かつ酸素過剰な状態とするために、絶縁層１１９に水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための加熱処理（脱水化又は脱水素化処理）及び／又は酸素ドープ処理を行ってもよい。脱水化又は脱水素化処理と、酸素ドープ処理は複数回行ってもよく、両方を繰り返し行ってもよい。
【００６７】
続いて、絶縁層１１９上に不純物元素が添加された酸化物半導体を含む導電性の酸化物膜を成膜し、当該酸化物膜を島状に加工して酸化物層１０３を形成する（図２（Ａ）参照）。
【００６８】
酸化物膜の成膜方法として、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌｅｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、プラズマＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。好適にはスパッタリング法を用いる。
【００６９】
酸化物膜は、添加する不純物元素を含む雰囲気下、好ましくは不純物元素と酸素を含む雰囲気下で成膜する。不純物元素を含む雰囲気下で成膜することで、成膜された膜中に均一に不純物元素を添加することができる。
【００７０】
また、スパッタリング法を用いて成膜する場合には、上記に加えて不純物元素を含むターゲットを用いて成膜することで不純物元素が添加された酸化物半導体を含む酸化物膜を成膜してもよい。また、酸化物半導体を含むターゲットと、不純物元素を含むターゲットの２つのターゲットを用い、２つのターゲットから同時に、又は交互に成膜することにより、酸化物膜を成膜してもよい。
【００７１】
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、トランジスタ１００の電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）のうち、少なくとも一を有することが好ましい。
【００７２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００７３】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等のターゲットを用いてスパッタリング法等により形成することができる。なお、スパッタリング法に限らず、上述の酸化物半導体を真空蒸着法、パルスレーザ堆積法、ＣＶＤ法等を用いて形成することができる。
【００７４】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００７５】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏのうちの１つ又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００７６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００７７】
インジウムを含む酸化物半導体は、これらの組成に限られず、必要とする電気的特性（電界効果移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００７８】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体を用いたトランジスタでは比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いたトランジスタでも、バルク内欠陥密度を低くすることにより電界効果移動度を上げることができる。
【００７９】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成のｒだけ近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００８０】
本実施の形態において、酸化物膜は単層構造を有する。但し、酸化物膜は、不純物が添加された酸化物半導体を含む酸化物膜が複数積層された構造としてもよい。例えば、酸化物膜を、第１の酸化物膜と第２の酸化物膜の積層として、第１の酸化物膜と第２の酸化物膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物膜に三元系金属の酸化物を用い、第２の酸化物膜に二元系金属の酸化物を用いてもよい。また、例えば、第１の酸化物膜と第２の酸化物膜を、どちらも三元系金属の酸化物としてもよい。
【００８１】
また、第１の酸化物膜と第２の酸化物膜の構成元素を同一とし、両者の組成比を異ならせてもよい。例えば、第１の酸化物膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
【００８２】
この時、第１の酸化物膜と第２の酸化物膜のうち、ゲート電極に近い側（チャネル側）の酸化物膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
【００８３】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
【００８４】
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度及び信頼性をさらに高めることが可能となる。
【００８５】
また、第１の酸化物膜と第２の酸化物膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体を適宜組み合わせた構成としてもよい。また、第１の酸化物膜と第２の酸化物膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
【００８６】
酸化物半導体に添加する不純物元素としては、例えば、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、窒素（Ｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、炭素（Ｃ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
【００８７】
また不純物元素として、窒素を用いることが好ましい。窒素は酸素と原子半径が近く、酸化物半導体内の酸素原子のサイトに容易に置換可能なため、酸化物半導体内の結合を破壊することなく（結晶性を有する場合にはその結晶構造を維持したまま）低抵抗な酸化物膜を得ることができる。また、後の置換処理によって容易に窒素を酸素と置換させることができるため、半導体領域１０７中の不純物元素濃度を十分に低減でき、トランジスタ１００は良好な電気的特性を得ることができる。
【００８８】
酸化物膜の成膜時、上述した元素を含む気体雰囲気下で成膜を行う。又は、上述した元素を含むターゲットを用いてスパッタリング法により成膜する。
【００８９】
不純物元素が添加された酸化物半導体中には酸素欠損が生成される。酸化物半導体において酸素欠損はドナーとなり、酸化物半導体中にキャリアである電子を生成する。よって、酸化物半導体の酸素欠損を生成するための不純物元素を導入された酸化物膜は、不純物元素が添加されていない酸化物半導体と比較して低抵抗となり、後のトランジスタ１００のソース領域又はドレイン領域として機能する。
【００９０】
酸化物膜中の不純物元素の濃度は、用いる不純物元素の種類や、目的とする酸化物膜の抵抗率に応じて適宜設定すればよい。例えば、不純物元素として窒素を用いる場合には、酸化物膜中に含まれる窒素濃度が、０．１原子％以上３０ａｔｏｍｉｃ％以下、より好ましくは１ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下とする。酸化物膜に含まれる窒素濃度が０．１ａｔｏｍｉｃ％よりも低いと、キャリア密度が不十分であり、酸化物膜に含まれる窒素濃度が３０ａｔｏｍｉｃ％より高いと、後の置換処理によって窒素と酸素の置換が不十分となり、半導体領域１０７の半導体としての機能が損なわれてしまう恐れがある。
【００９１】
また、他の酸化物膜の形成方法として、酸化物半導体を含む半導体膜を成膜した後、上述した不純物元素を導入して酸化物膜を形成することもできる。
【００９２】
半導体膜へ不純物元素を導入する方法の一つとして、イオン注入法を用いることができる。また、不純物元素を含む雰囲気化で半導体膜表面をプラズマに曝す処理（プラズマ処理）、又は半導体膜表面を不純物元素のラジカルに曝す処理（ラジカル処理）等により、半導体膜中に不純物元素を導入してもよい。
【００９３】
また、半導体膜へ不純物元素を導入した後、不純物元素を半導体膜中に拡散させるための熱処理を行ってもよい。当該熱処理により不純物元素が膜中に均一に分布し、形成される酸化物膜の抵抗のばらつきを低減できる。
【００９４】
本実施の形態では酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ系酸化物をターゲットとして用い、成膜ガスとして窒素ガスを用いた減圧雰囲気下でスパッタリング法により形成する。
【００９５】
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子、水（Ｈ２Ｏ）等水素原子を含む化合物等の排気能力が高いため、当該成膜室で成膜した酸化物膜に含まれる意図しない不純物の濃度を低減できる。
【００９６】
また、酸化物膜をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物膜を緻密な膜とすることができる。
【００９７】
また、被形成面を加熱した状態で成膜することでも、水や水素等の意図しない不純物の、膜中への混入を抑制できる。被形成面を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性を有する酸化物膜を形成することができる。
【００９８】
上述の方法により成膜した酸化物膜をフォトリソグラフィ工程により島状に加工して、酸化物層１０３を形成することができる。島状の酸化物層１０３を形成するためのレジストマスクはインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【００９９】
続いて、酸化物層１０３上に絶縁膜を成膜し、当該絶縁膜を加工して酸化物層１０３の上面の一部を露出させる開口部を有する保護層１０９を形成する（図２（Ｂ））。
【０１００】
保護層１０９は、酸化物層１０３の保護層１０９と重なる領域が、後の置換処理に曝されないために設けられる。したがって、保護層１０９の材料や厚さは、後の置換処理に用いる方法や条件に応じて適宜選択する。
【０１０１】
例えば、保護層１０９としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を含む膜の単層又は積層構造とすることができる。ここで、保護層１０９は、酸化物絶縁層を含む単層又は積層構造として、該酸化物絶縁層が酸化物層１０３と接する構造とすることが好ましい。
【０１０２】
また、保護層１０９の少なくとも酸化物層１０３と接する層には、絶縁層１１９と同様に酸素過剰な領域を有する酸化絶縁膜を用いることが好ましい。
【０１０３】
保護層１０９となる絶縁膜は、プラズマＣＶＤ法又はスパッタリング法等により成膜することができる。
【０１０４】
保護層１０９の有する開口部は、酸化物層１０３の対向する一対の端部にかからないように形成する。さらに当該開口部は、酸化物層１０３の他の対向する一対の端部において、それぞれ端部の一部を含むように酸化物層１０３を横断するように形成する。このような開口部を設けることで、酸化物層１０３には、上面が露出した領域と、当該領域を挟持する２つの保護層１０９と重なる領域が形成される。なお、当該開口部の形成は、フォトリソグラフィ法等を用いればよい。
【０１０５】
続いて、酸化物層１０３の露出した領域に対して、置換処理を施すことにより、酸化物層１０３の一部に半導体領域１０７を形成する（図２（Ｃ））。またこのとき、酸化物層１０３の保護層１０９と重なる一対の領域は、それぞれ低抵抗領域１０５ａ、低抵抗領域１０５ｂとなる。
【０１０６】
置換処理は、高エネルギーの酸素１２１を酸化物層１０３に導入することにより、酸化物層１０３中の不純物元素を酸素と置換する処理である。置換処理としては、酸素ラジカル処理、イオン注入法により酸素を導入する処理（酸素イオン注入処理）、酸素プラズマ処理、熱酸化処理等を用いることができる。
【０１０７】
酸素１２１としては、少なくとも、酸素ラジカル、オゾン、酸素原子、酸素イオン（分子イオン、クラスタイオンを含む）、のいずれかが含まれている。
【０１０８】
置換処理により酸化物層１０３を構成する酸化物半導体中の不純物元素の一部が酸素と置換する。したがって酸化物半導体中の酸素欠損が低減されることに伴い、酸化物半導体内のキャリア濃度が低減する。よって、置換処理が施された半導体領域１０７はトランジスタ１００のチャネルが形成される半導体として機能する。一方、置換処理が施されていない低抵抗領域１０５ａ及び低抵抗領域１０５ｂは、キャリア濃度が高い状態が維持されるため低抵抗な領域であり、トランジスタ１００のソース領域又はドレイン領域として機能する。
【０１０９】
酸素ラジカル処理を施す場合、酸素雰囲気下で高周波により励起された高密度プラズマを発生させ、当該高密度プラズマにより励起された酸素ラジカルを、被処理面に接触させる。当該酸素ラジカルにより、酸化物層１０３中の不純物元素を酸素と置換することができる。
【０１１０】
より具体的には、減圧された処理室内に酸素を含むガスを導入し、基板１０１を室温若しくは１００℃〜５５０℃の温度に加熱した状態で、マイクロ波を導入することにより高密度なプラズマを生じさせることができる。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）によって、酸化物層１０３に対して置換処理を行うことができる。プラズマ処理用ガスにアルゴン等の希ガスを混合させると、希ガスの励起種により酸素ラジカルを効率よく生成することができる。この方法は、プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応を起こすことができる。
【０１１１】
酸素イオン注入処理に用いるイオン注入法として、プラズマイマージョンイオンインプランテーション法や、ガスクラスタイオンビームを用いた注入法等を用いてもよい。
【０１１２】
酸素イオン注入処理を用いる場合、酸素１２１の導入は、基板１０１の全面を一度に処理してもよいし、例えば線状のイオンビームを用いてもよい。線状のイオンビームを用いる場合には、基板１０１とイオンビームを相対的に走査する。
【０１１３】
酸素の供給ガスとしては、酸素を含有するガスを用いることができる。例えば、Ｏ２ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガス等を用いることができる。酸素イオン注入処理に用いる装置が質量分析器を備える場合には、上述した窒素や炭素を含むガスを用板としても、酸素１２１のみを導入することができる。なお、酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。
【０１１４】
また、酸素の注入深さは、酸化物層１０３の厚さに応じて適宜設定すればよいが、酸化物層１０３の厚さ方向の中央付近に酸素濃度のピークが形成されるように設定することが好ましい。また、処理中に酸素の注入深さが可変な場合には、酸化物層１０３の厚さ方向に均一に注入されるように設定することがより好ましい。
【０１１５】
また、酸素イオン注入処理により酸化物層１０３に酸素１２１を導入した後、熱処理を施してもよい。熱処理を施すことにより、半導体領域１０７中に残留する不純物元素と、当該不純物元素置換されていない酸素１２１との置換の反応を促進することができる。
【０１１６】
酸素プラズマ処理を施す場合には、酸素を含む雰囲気下でプラズマを発生させて、当該プラズマにより酸素イオン、又は酸素ラジカルを生成させる。当該酸素イオンや酸素ラジカルが、バイアス電位が印加された電極上に配置された基板１０１の表面に衝突することにより、酸化物層１０３に酸素１２１を導入することができる。なお、酸素の供給ガスに希ガス（例えばＡｒ）を含有させると、プラズマを安定させつつ供給する酸素の濃度を制御できるため好ましい。
【０１１７】
なお、当該酸素プラズマ処理により、酸化物層１０３の露出した領域の上層の一部がエッチングされ、半導体領域１０７の厚さが低抵抗領域１０５ａ及び低抵抗領域１０５ｂの厚さよりも薄くなる場合がある。
【０１１８】
熱酸化処理を施す場合には、酸素を含む雰囲気下で加熱することにより、酸化物層１０３中に酸素１２１を導入することができる。
【０１１９】
なお、熱処理装置は電気炉に限られず、抵抗発熱体等の発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプ等のランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
【０１２０】
熱酸化処理は、酸素雰囲気下、又は酸素と希ガスの混合雰囲気下で行うことが好ましい。このとき、酸素ガス及び希ガス中に、水、水素等が含まれないことが好ましい。例えば、熱処理装置に導入する酸素ガス及び希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２１】
また、熱処理で酸化物層１０３を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスに、水、水素等が含まれないことが好ましい。又は、熱処理装置に導入する酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２２】
また熱酸化処理の他の方法として、酸素雰囲気下で基板１０１に対してレーザ光を照射し、酸化物層１０３を加熱することにより、酸化物層１０３中に酸素１２１を導入してもよい。
【０１２３】
続いて、保護層１０９及び半導体領域１０７上にゲート絶縁層１１１を形成する。
【０１２４】
ゲート絶縁層１１１は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて形成することができる。
【０１２５】
ゲート絶縁層１１１の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等の向き絶縁材料を用いることができる。ゲート絶縁層１１１は、半導体領域１０７と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層１１１は、膜中（バルク中）に少なくとも化学量的組成論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１１１として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
【０１２６】
また、ゲート絶縁層１１１の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタン等の材料を用いてもよい。さらに、ゲート絶縁層１１１は、単層構造としてもよいし、積層構造としてもよい。
【０１２７】
ゲート絶縁層１１１を水素（水や水酸基を含む）等の不純物が低減され、かつ酸素過剰な状態とするために、ゲート絶縁層１１１に水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための加熱処理（脱水化又は脱水素化処理）や酸素ドープ処理を行ってもよい。脱水化又は脱水素化処理と、酸素ドープ処理は複数回行ってもよく、両方を繰り返し行ってもよい。
【０１２８】
続いて、ゲート絶縁層１１１上に導電膜を形成し、当該導電膜の一部をエッチングしてゲート電極層１１３を形成する（図２（Ｄ））。
【０１２９】
ゲート電極層１１３の材料としては、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いることができる。また、ゲート電極層１１３としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層１１３は、単層構造としてもよいし、積層構造としてもよい。
【０１３０】
また、ゲート電極層１１３の材料として、インジウムスズ酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物等の導電性の金属酸化物材料を用いることもできる。また、当該金属酸化物材料と、上記金属材料の積層構造とすることもできる。
【０１３１】
また、ゲート絶縁層１１１と接するゲート電極層１１３の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮ等）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層１１３として用いた場合、トランジスタのしきい値電圧を正の電圧にすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１３２】
続いて、ゲート絶縁層１１１及びゲート電極層１１３上に絶縁層１１７を形成する。その後、絶縁層１１７、ゲート絶縁層１１１及び保護層１０９に低抵抗領域１０５ａ又は低抵抗領域１０５ｂに到達する開口部を形成する。次いで、当該開口部を介して低抵抗領域１０５ａ又は低抵抗領域１０５ｂと電気的に接続するソース電極層１１５ａ及びドレイン電極層１１５ｂを形成する（図２（Ｅ））。
【０１３３】
絶縁層１１７は、プラズマＣＶＤ法、スパッタリング法、蒸着法、塗布法等により形成することができる。絶縁層１１７に用いる材料としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化マグネシウム、酸化ジルコニウム、酸化ランタン、酸化バリウム等の無機絶縁膜を単層で又は積層構造で用いることができる。又は、絶縁層１１７として、トランジスタ起因の表面凹凸を低減するために平坦化が容易な絶縁膜（平坦化絶縁膜）を形成してもよく、無機絶縁膜と平坦化絶縁膜を積層させてもよい。平坦化絶縁膜としては、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂等の有機材料と用いることができる。又は、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。
【０１３４】
ソース電極層１１５ａ及びドレイン電極層１１５ｂに用いる材料としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン等の金属、又は上述した金属の窒化物（窒化チタン、窒化モリブデン、窒化タングステン）等を用いることができる。また、アルミニウム、銅等の金属膜の下側又は上側の一方又は双方にチタン、モリブデン、タングステン等の高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜等）を積層させた構成としてもよい。また、ソース電極層１１５ａ及びドレイン電極層１１５ｂに用いる導電膜を、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウムスズ酸化物、インジウム亜鉛酸化物、又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１３５】
例えば、ソース電極層１１５ａ及びドレイン電極層１１５ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層膜、又は窒化タンタル膜とタングステン膜の積層膜等を用いることができる。
【０１３６】
ソース電極層１１５ａ及びドレイン電極層１１５ｂは、それぞれ酸化物層１０３の低抵抗領域１０５ａ又は低抵抗領域１０５ｂと接して設けられるため、これらの接触抵抗を低減することができる。
【０１３７】
以上の工程により、基板１０１上にトランジスタ１００を作製することができる。
【０１３８】
本作製工程例で例示した方法によれば、不純物元素が添加され、十分に低抵抗な低抵抗領域をソース領域又はドレイン領域として用いることにより、ソース電極とドレイン電極の間の寄生抵抗が十分に低減され、オン特性が改善されたトランジスタを作製することができる。
【０１３９】
また、不純物元素が添加された酸化物半導体を含む酸化物層の一部の不純物元素を酸素と置換することにより、チャネルが形成される半導体領域を形成する。したがって、低抵抗領域を形成するための処理（例えばアルゴンプラズマ処理）によってソース領域及びドレイン領域が薄膜化することがなく、ソース領域及びドレイン領域を低抵抗な領域とすることができる。
【０１４０】
＜変形例１＞
以下では、上記構成例で例示したトランジスタとは異なる構成のトランジスタの構成例及び作製工程例について説明する。
【０１４１】
図３（Ａ）に本変形例で例示するトランジスタ１１０の断面概略図を示す。トランジスタ１１０は半導体領域１０７内に、低抵抗領域１０５ａ及び低抵抗領域１０５ｂよりも厚さが薄い領域を備える点で、上記構成例で例示したトランジスタ１００と相違している。
【０１４２】
半導体領域１０７の一部は、低抵抗領域１０５ａ又は低抵抗領域１０５ｂよりも薄く形成されている。
【０１４３】
このように、半導体領域１０７の一部が低抵抗領域１０５ａ及び低抵抗領域１０５ｂよりも薄く設けられていることにより、トランジスタ１１０のしきい値電圧を正の電圧にすることが容易であり、所謂ノーマリーオフのスイッチング素子を実現できる。また、半導体領域１０７の厚さを薄くできるため短チャネル効果を抑制できる。さらに、低抵抗領域１０５ａ及び低抵抗領域１０５ｂの厚さを厚く形成できるため、ソース電極とドレイン電極の間の寄生抵抗を低減することができる。
【０１４４】
また半導体領域１０７は、低抵抗領域１０５ａ又は低抵抗領域１０５ｂと接する端部に近いほど厚さが増す、いわゆるテーパ形状を有している。さらに、半導体領域１０７の低抵抗領域１０５ａ又は低抵抗領域１０５ｂと接する端部の厚さは、低抵抗領域１０５ａ及び低抵抗領域１０５ｂの厚さと等しい厚さであることが好ましい。
【０１４５】
図３（Ｂ）には、図３（Ａ）中の破線で示す半導体領域１０７とドレインとして機能する低抵抗領域１０５ｂの境界付近を拡大した図を示す。ここで図３（Ｂ）には、トランジスタ１１０がオン状態のときのキャリア１２３が低抵抗領域１０５ｂに向かって流れる様子を模式的に示している。
【０１４６】
図３（Ｂ）に示すように半導体領域１０７の端部がテーパ形状をなしていることにより、半導体領域１０７の端部において、キャリア１２３は厚さ方向に広がって低抵抗領域１０５ｂに流れることができ、半導体領域１０７と低抵抗領域１０５ｂの境界での電流密度を緩和することができる。したがって当該端部における発熱が抑制され、信頼性の高いトランジスタ１１０とすることができる。
【０１４７】
またこのとき、酸化物層１０３は、半導体領域１０７と低抵抗領域１０５ａ又は低抵抗領域１０５ｂの境界で段差が生じないように連続的に厚さが増すように設けると、これらの境界における電流密度の緩和が促進されるため好ましい。
【０１４８】
また特に、トップゲート型のトランジスタでは、厚さの異なる半導体領域１０７と低抵抗領域１０５ａ又は低抵抗領域１０５ｂの境界において、ゲート絶縁層１１１の被覆性が高まるため、ゲート絶縁層１１１が局所的に薄くなることによるゲートリークや絶縁破壊といった不具合が抑制され、信頼性の高いトランジスタ１１０とすることができる。
【０１４９】
このような形状の半導体領域１０７を備える酸化物層１０３を有するトランジスタ１１０を作製する場合について図４を用いて以下に説明する。
【０１５０】
まず、上記作製工程例と同様に、基板１０１上に絶縁層１１９、酸化物層１０３、及び保護層１０９となる絶縁膜１０８を形成する（図４（Ａ））。続いて、絶縁膜１０８の一部をエッチングして保護層１０９を形成する（図４（Ｂ））。
【０１５１】
このとき、絶縁膜１０８のエッチングの際に酸化物層１０３の上層をエッチングするように、オーバーエッチングを施すことにより、図４（Ｂ）に示すように酸化物層１０３の後の半導体領域１０７となる領域の一部を薄膜化させることができる。
【０１５２】
又は、絶縁膜１０８をエッチングした後に、同一のレジストマスクを用いてさらに酸化物層１０３の上層のエッチングを行うことで、酸化物層１０３の加工を行ってもよい。又は、絶縁膜１０８をエッチングして保護層１０９を形成してレジストマスクを除去した後、保護層１０９をエッチングマスク（ハードマスクともいう）として用いて、酸化物層１０３の上層をエッチングしてもよい。
【０１５３】
続いて、酸化物層１０３の露出した領域に対して還元処理を施し、当該領域に酸素１２１を導入して不純物元素を酸素と置換することにより、酸化物層１０３の一部に半導体領域１０７を形成する（図４（Ｃ））。
【０１５４】
以降、上述の作製工程例に倣い、ゲート絶縁層１１１、ゲート電極層１１３、絶縁層１１７、ソース電極層１１５ａ及びドレイン電極層１１５ｂを形成する（図４（Ｄ））。
【０１５５】
なお上記では、酸化物層１０３の半導体領域１０７となる領域を薄膜化させた後に、当該領域に対して還元処理を施す方法について説明したが、還元処理と酸化物層１０３の上層のエッチング処理を同時に行ってもよい。例えば、絶縁膜１０８をエッチングして保護層１０９を形成した後、酸化物層１０３の露出した領域に対する還元処理として、酸化物層１０３に酸素プラズマ処理等、酸化物層１０３の一部がエッチングされる処理を施すことにより、酸化物層１０３の半導体領域１０７となる領域に酸素１２１を導入しつつ、当該領域を薄膜化する。
【０１５６】
以上の工程により、トランジスタ１１０を作製することができる。
【０１５７】
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
【０１５８】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の他の例として、上記実施の形態とは異なる構成のトランジスタの構成例、及びその作製方法例について説明する。なお以下では、上記実施の形態と重複する部分については説明を省略し、相違点について詳細に説明する。
【０１５９】
＜構成例＞
図５（Ａ）は本実施の形態で例示するトランジスタ１５０の上面概略図であり、図５（Ｂ）は、図５（Ａ）中の切断線Ｃ−Ｄで切断した断面概略図である。なお、明瞭化のため図５（Ａ）には構成要素の一部（ゲート絶縁層１１１等）は明示していない。
【０１６０】
トランジスタ１５０は実施の形態１で例示したトランジスタ１１０と比較して、保護層１０９を有していない点、またソース電極層１１５ａ又はドレイン電極層１１５ｂが酸化物層１０３の上面及び側面に接して設けられている点で相違している。
【０１６１】
ソース電極層１１５ａ及びドレイン電極層１１５ｂは、それぞれ低抵抗領域１０５ａ又は低抵抗領域１０５ｂを覆い、且つこれらの上面及び側面に接して設けられている。したがって、トランジスタ１１０と比較してソース電極層１１５ａ及びドレイン電極層１１５ｂの低抵抗領域１０５ａ又は低抵抗領域１０５ｂとの接触面積を極めて大きくできるため、ソース電極層１１５ａとドレイン電極層１１５ｂとの間の寄生抵抗を極めて小さいものとすることができる。
【０１６２】
＜作製工程例＞
以下では、トランジスタ１５０の作製工程例について、図６を用いて説明する。図６は本実施の形態で例示するトランジスタの作製方法にかかる断面概略図である。
【０１６３】
まず、実施の形態１で例示した方法により、基板１０１上に絶縁層１１９、酸化物層１０３を形成する。
【０１６４】
続いて、絶縁層１１９及び酸化物層１０３上に後のソース電極層１１５ａ及びドレイン電極層１１５ｂとなる導電膜１１４を成膜する（図６（Ａ））。
【０１６５】
続いて、導電膜１１４の一部をエッチングしてソース電極層１１５ａ及びドレイン電極層１１５ｂを形成する（図６（Ｂ））。
【０１６６】
このとき、図６（Ｂ）に示すように、酸化物層１０３の露出した領域の上層をエッチングし、後の半導体領域１０７となる領域を薄膜化させてもよい。酸化物層１０３の上層をエッチングする方法は、実施の形態１の変形例１を参酌すればよい。
【０１６７】
続いて、酸化物層１０３の露出した領域に対して還元処理を施し、当該領域に酸素１２１を導入して不純物元素を酸素と置換することにより、酸化物層１０３の一部に半導体領域１０７を形成する（図６（Ｃ））。
【０１６８】
このとき、置換処理の方法によってはソース電極層１１５ａ及びドレイン電極層１１５ｂの上面の一部が酸化され、絶縁化する場合がある。したがって、ソース電極層１１５ａ及びドレイン電極層１１５ｂを構成する導電膜１１４は、用いる置換処理の方法に応じて、あらかじめ厚く形成しておくことが好ましい。
【０１６９】
また、置換処理によってソース電極層１１５ａ及びドレイン電極層１１５ｂの上面に酸化膜が形成されることにより、当該酸化膜をソース電極層１１５ａ及びドレイン電極層１１５ｂの腐食やマイグレーションを抑制するバリア膜として用いることができる。
【０１７０】
以降、実施の形態１に倣い、ゲート絶縁層１１１、ゲート電極層１１３、及び絶縁層１１７を形成する（図６（Ｄ））。
【０１７１】
以上の工程により、トランジスタ１５０を作製することができる。
【０１７２】
このような方法によれば、ソース電極層１１５ａ及びドレイン電極層１１５ｂが実施の形態１における保護層１０９としての機能を兼ねるため、作製工程を簡略化でき、歩留まりよく作製することができる。
【０１７３】
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
【０１７４】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の他の例として、上記実施の形態とは異なる構成のトランジスタの構成例について説明する。なお以下では、上記実施の形態と重複する部分については説明を省略し、相違点について詳細に説明する。
【０１７５】
＜構成例１＞
図７（Ａ）は、本構成例で例示するトランジスタ１７０の上面概略図であり、図７（Ｂ）は図７（Ａ）中の切断線Ｅ−Ｆで切断した断面概略図である。なお、明瞭化のため図７（Ａ）には構成要素の一部（保護層１０９、ゲート絶縁層１１１等）は明示していない。
【０１７６】
トランジスタ１７０は、実施の形態１で例示したトランジスタ１１０と比較して、ソース電極層１１５ａ及びドレイン電極層１１５ｂが酸化物層１０３よりも基板１０１側に配置されている点で相違している。
【０１７７】
ソース電極層１１５ａ及びドレイン電極層１１５ｂは、絶縁層１１９上に互いに離間して設けられ、ソース電極層１１５ａ及びドレイン電極層１１５ｂ上に接して酸化物層１０３が設けられている。またソース電極層１１５ａ及びドレイン電極層１１５ｂのそれぞれは、低抵抗領域１０５ａ又は低抵抗領域１０５ｂと電気的に接続している。また酸化物層１０３の半導体領域１０７は、ソース電極層１１５ａとドレイン電極層１１５ｂの間の領域と重なるように設けられている。
【０１７８】
ここで、ソース電極層１１５ａ又はドレイン電極層１１５ｂは、ゲート電極層１１３と重ねて設けられていてもよい。本構成例では、ゲート電極層１１３とソース電極層１１５ａ又はドレイン電極層１１５ｂの間に保護層１０９が設けられているため、これらが重なって設けられたとしても電極間の寄生容量を十分に低減することができる。
【０１７９】
また、ソース電極層１１５ａ及びドレイン電極層１１５ｂの対向する端部は、半導体領域１０７と重なる領域にまで延在していてもよい。またこのとき、ソース電極層１１５ａ及びドレイン電極層１１５ｂの一部が半導体領域１０７の下面と接していてもよい。このようにソース電極層１１５ａ及びドレイン電極層１１５ｂを、低抵抗領域１０５ａ又は低抵抗領域１０５ｂとの接触面積を大きくするように設けることにより、ソース電極層１１５ａとドレイン電極層１１５ｂの間の寄生抵抗をより低減することができる。
【０１８０】
また、上記トランジスタ１１０のような構成では、ソース電極層１１５ａ又はドレイン電極層１１５ｂとゲート電極層１１３とが接する恐れがあるため、ソース電極層１１５ａとドレイン電極層１１５ｂとの間の距離を十分に小さくすることができないが、本構成例で例示したトランジスタ１７０ではこのような必要がないため、微細なトランジスタを実現できる。
【０１８１】
＜構成例２＞
図８（Ａ）は本構成例で例示するトランジスタ１８０の上面概略図であり、図８（Ｂ）は図８（Ａ）中の切断線Ｇ−Ｈで切断した断面概略図である。なお、明瞭化のため図８（Ａ）には構成要素の一部（ゲート絶縁層１１１、絶縁層１１７等）は明示していない。
【０１８２】
トランジスタ１８０は、実施の形態２で例示したトランジスタ１５０と比較して、ゲート電極層１１３及びゲート絶縁層１１１が酸化物層１０３よりも基板１０１側に設けられている点で相違している。
【０１８３】
具体的には、ゲート電極層１１３は絶縁層１１９上に設けられ、ゲート電極層１１３を覆ってゲート絶縁層１１１が設けられている。またゲート絶縁層１１１上に接して、ゲート電極層１１３と重なるように酸化物層１０３が設けられている。また酸化物層１０３の低抵抗領域１０５ａ及び低抵抗領域１０５ｂのそれぞれの上面に接して、ソース電極層１１５ａ又はドレイン電極層１１５ｂが設けられている。また、酸化物層１０３のソース電極層１１５ａ及びドレイン電極層１１５ｂと重ならない領域に、半導体領域１０７が設けられている。
【０１８４】
ここで、図８に示すように、ゲート電極層１１３がソース電極層１１５ａ及びドレイン電極層１１５ｂの一部と重なるように設けられていることにより、トランジスタ１８０をオン状態としたときに、半導体領域１０７の端部を含めた全域にチャネルが形成されるため、トランジスタ１８０のオン電流を増大させることができる。
【０１８５】
また、図８（Ｃ）に示すように半導体領域１０７の上面に接する第２のゲート絶縁層１８１と、当該第２のゲート絶縁層１８１上に接し、半導体領域１０７と重なる第２のゲート電極層１８３を設ける構成としてもよい。一方のゲートに適切な電位を与えることにより、トランジスタのしきい値電圧を自由に設定することができる。また、図８（Ｃ）に示すように半導体領域１０７を２つのゲート絶縁層で挟持する構成とすることにより、半導体領域１０７への不純物の拡散が抑制され、信頼性の高いトランジスタを実現できる。
【０１８６】
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
【０１８７】
（実施の形態４）
本実施の形態では、上述した半導体装置の作製方法により作製可能な抵抗素子の例について、図面を参照して説明する。なお以下では、上記実施の形態と重複する部分については説明を省略し、相違点について詳細に説明する。
【０１８８】
また本実施の形態で例示する抵抗素子は、上記実施の形態で例示したトランジスタと同一の作製工程により作製できる。したがって工程を増やすことなくトランジスタと抵抗素子を同一基板上に作製することができる。また、本実施の形態で例示する抵抗素子を構成する層が、上記実施の形態で例示したトランジスタを構成するいずれかの層と共通する機能を有している場合には、名称や符号として共通のものを用いる場合がある。
【０１８９】
＜構成例１＞
図９（Ａ）は、本構成例で例示する抵抗素子２００の上面概略図であり、図９（Ｂ）は図９（Ａ）中の切断線Ｉ−Ｊで切断した断面概略図である。なお明瞭化のため、図９（Ａ）には構成要素の一部（絶縁層１１７等）を明示していない。
【０１９０】
抵抗素子２００は、実施の形態１で例示したトランジスタ１００と比較して、ゲート電極層１１３を有していない点で相違している。
【０１９１】
抵抗素子２００は、低抵抗領域１０５ａと低抵抗領域１０５ｂに挟持された半導体領域１０７を備える酸化物層１０３を有する。また低抵抗領域１０５ａ及び低抵抗領域１０５ｂのそれぞれの上面に接して、保護層１０９が設けられている。また、絶縁層１１７、ゲート絶縁層１１１、及び保護層１０９に設けられた開口部を介して、絶縁層１１７上に設けられた第１の電極層１２５ａ及び第２の電極層１２５ｂが、低抵抗領域１０５ａ又は低抵抗領域１０５ｂと電気的に接続されている。
【０１９２】
抵抗素子２００は、半導体領域１０７の抵抗成分を利用した抵抗素子である。ここで低抵抗領域１０５ａ及び低抵抗領域１０５ｂは十分に低抵抗化され、且つ当該領域と第１の電極層２１５ａ又は第２の電極層２１５ｂとの接触抵抗も十分に低減されている。第１の電極層２１５ａ又は第２の電極層２１５ｂの間の寄生抵抗が極めて小さいため、実質的に抵抗素子２００の抵抗値は、半導体領域１０７の抵抗成分で決定される。
【０１９３】
ここで、半導体領域１０７を形成する際の置換処理の条件を変えることにより、半導体領域１０７の導電性を変化させることができる。したがって、同一の形状で抵抗素子２００を形成したとしても、要求される抵抗値に応じて置換処理条件を変化させることで、様々な抵抗値の抵抗素子を作製することができる。
【０１９４】
なお、ゲート絶縁層１１１及び絶縁層１１７を設けない構成としてもよい。またゲート絶縁層１１１又は絶縁層１１７のうち少なくとも一方を、半導体領域１０７の上面に接して設けると、半導体領域１０７への不純物の拡散が抑制されるため信頼性の高い抵抗素子２００とすることができ好ましい。
【０１９５】
＜構成例２＞
図１０（Ａ）は、本構成例で例示する抵抗素子２１０の上面概略図であり、図１０（Ｂ）は図１０（Ａ）中の切断線Ｋ−Ｌで切断した断面概略図である。なお明瞭化のため、図１０（Ａ）には構成要素の一部（絶縁層１１７等）を明示していない。
【０１９６】
抵抗素子２１０は、実施の形態２で例示したトランジスタ１５０と比較して、ゲート電極層１１３を有していない点で相違している。
【０１９７】
第１の電極層２１５ａ及び第２の電極層２１５ｂは、それぞれ低抵抗領域１０５ａ又は低抵抗領域１０５ｂを覆い、且つこれらの上面及び側面に接して設けられている。したがって、抵抗素子２００と比較して第１の電極層２１５ａ及び第２の電極層２１５ｂの低抵抗領域１０５ａ又は低抵抗領域１０５ｂとの接触面積を極めて大きくできるため、第１の電極層２１５ａと第２の電極層２１５ｂの間の接触抵抗を極めて小さいものとすることができる。
【０１９８】
また、上記構成例１と同様に、ゲート絶縁層１１１及び絶縁層１１７を設けない構成としてもよいが、これらの少なくとも一方を設けると信頼性の高い抵抗素子２１０とすることができるため好ましい。
【０１９９】
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
【０２００】
（実施の形態５）
上記実施の形態で例示した酸化物層１０３に適用可能な酸化物半導体として、結晶性を有する酸化物半導体膜を用いると、トランジスタの電気特性を向上できる。好ましくは、酸化物半導体膜としてＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いることが好ましい。以下では、ＣＡＡＣ−ＯＳ膜が適用された半導体装置について説明する。
【０２０１】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０２０２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０２０３】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０２０４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線方向又は表面の法線方向に平行な方向となる。結晶部は、成膜することにより、又は成膜後に熱処理等の結晶化処理を行うことにより形成される。
【０２０５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【０２０６】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【０２０７】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０２０８】
なお、Ｒａは、ＪＩＳ  Ｂ  ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式（１）にて定義される。
【０２０９】
【数１】
0006016455.tif 000002
【０２１０】
なお、上記において、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０２１１】
上記のようなＣＡＡＣ−ＯＳ膜を得る方法としては、例えば、基板を加熱して（例えば、基板温度を１７０℃として）酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法がある。
【０２１２】
なお、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよく、第１の酸化物半導体膜と第２の酸化物半導体膜に、ＣＡＡＣ−ＯＳとは異なる結晶性の酸化物半導体を適用してもよい。すなわち、ＣＡＡＣ−ＯＳと、単結晶酸化物半導体、多結晶酸化物半導体、又は非晶質酸化物半導体を適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、積層された酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。一方で、非晶質酸化物半導体は水素等のドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体膜は、ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物半導体を適用することが好ましい。
【０２１３】
また、酸化物半導体膜を３層以上の積層構造とし、複数層の結晶性を有する酸化物半導体膜で非晶質酸化物半導体膜を挟む構造としてもよい。また、結晶性を有する酸化物半導体膜と非晶質酸化物半導体膜を交互に積層する構造としてもよい。また、酸化物半導体膜を複数の膜の積層構造とする場合の上記構成は、それぞれを適宜組み合わせて用いることができる。
【０２１４】
以上のように、酸化物半導体膜としてＣＡＡＣ−ＯＳ膜を用いることにより、熱処理（脱水素化処理）において、ＣＡＡＣ−ＯＳ膜の上面から容易に水素を離脱させることができる。また、当該熱処理において、酸素の離脱を低減して選択的に水素を多く離脱させることができる。
【０２１５】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２１６】
（実施の形態６）
本実施の形態では、半導体装置の一例として、上記実施の形態に開示した半導体装置を少なくとも一部に用いたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）について説明する。
【０２１７】
図１１（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１１（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板等を用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１１（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０２１８】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０２１９】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０２２０】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０２２１】
図１１（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、論理を反転させる論理素子（以降、反転素子と呼ぶ。）と不揮発性記憶素子の両方を備える。
【０２２２】
図１１（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、反転素子によるデータの保持を行うか、不揮発性記憶素子によるデータの保持を行うかを、選択する。反転素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。不揮発性記憶素子におけるデータの保持が選択されている場合、不揮発性記憶素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０２２３】
電源停止に関しては、図１１（Ｂ）又は図１１（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１１（Ｂ）及び図１１（Ｃ）の回路の説明を行う。
【０２２４】
図１１（Ｂ）及び図１１（Ｃ）では、レジスタ１１９６は、メモリセルへの電源電位の供給を制御するスイッチング素子を備える。
【０２２５】
図１１（Ｂ）に示すレジスタ１１９６は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、反転素子と不揮発性記憶素子の両方を備えている。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０２２６】
図１１（Ｂ）では、スイッチング素子１１４１として、トランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０２２７】
なお、図１１（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０２２８】
また、図１１（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、レジスタ１１９６の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０２２９】
メモリセル群と、電源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボード等の入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０２３０】
また、このようなＣＰＵが適用された電子機器は、消費電力が低減されているため、例えば太陽電池や非接触給電（ワイヤレス給電ともいう）によって得られる比較的小さな電力でも十分に動作させることができる。例えば、電子機器に太陽電池モジュール又は非接触給電モジュールと、このようなモジュールによって得られた電力を蓄電する２次電池（リチウムイオン電池等）を備える構成とする。
【０２３１】
このようなＣＰＵを構成するスイッチング素子や抵抗素子に、上記実施の形態で例示した半導体装置を適用することにより、高いオン特性により高速動作が実現されたＣＰＵとすることができる。
【０２３２】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０２３３】
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナー等の空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、等が挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体等も、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図１２及び図１３に示す。
【０２３４】
図１２（Ａ）は、携帯音楽プレーヤであり、本体３０２１には表示部３０２３と、耳に装着するための固定部３０２２と、スピーカ、操作ボタン３０２４、外部メモリスロット３０２５等が設けられている。上記実施の形態で例示した半導体装置を、本体３０２１に内蔵されているＣＰＵ等に適用することにより、より省電力化された携帯音楽プレイヤー（ＰＤＡ）とすることができる。
【０２３５】
さらに、図１２（Ａ）に示す携帯音楽プレーヤにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車等を運転しながらワイヤレスによるハンズフリーでの会話も可能である。
【０２３６】
図１２（Ｂ）はコンピュータであり、ＣＰＵを含む本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。上記実施の形態に示したＣＰＵ等の半導体装置を利用すれば、省電力化されたコンピュータとすることが可能となる。
【０２３７】
図１３（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。上記実施の形態で例示した半導体装置を筐体８００１に組み込まれた表示部８００２を動作するための駆動回路に用いることが可能である。
【０２３８】
表示部８００２は、液晶表示装置、有機ＥＬ素子等の発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の、半導体表示装置を用いることができる。
【０２３９】
テレビジョン装置８０００は、受信機やモデム等を備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能である。
【０２４０】
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上記実施の形態で例示したＣＰＵ等の半導体装置を用いることが可能である。
【０２４１】
図１３（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、上記実施の形態で例示したＣＰＵ等の半導体装置を用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１３（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上記実施の形態で例示したＣＰＵを用いることにより、省電力に優れたエアコンディショナーを実現できる。
【０２４２】
図１３（Ａ）において、電気冷凍冷蔵庫８３００は、上記実施の形態で例示したＣＰＵ等の半導体装置を備える電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１３（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上記実施の形態で例示したＣＰＵ等の半導体装置を電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
【０２４３】
図１３（Ｂ）、及び図１３（Ｃ）において、電子機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上記実施の形態で例示したＣＰＵ等の半導体装置を電気自動車９７００の処理装置９７０４に用いることによって省電力化が図れる。
【０２４４】
駆動装置９７０３は、直流電動機若しくは交流電動機単体、又は電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止等）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報等）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【０２４５】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０２４６】
本実施例では、不純物元素が添加された酸化物半導体を含む酸化物膜に対して置換処理を行い、置換処理前後でシート抵抗の測定を行った結果と、置換処理後に断面観察を行った結果について示す。
【０２４７】
＜試料の作製＞
まず、１２６ｍｍ×１２６ｍｍのガラス基板上に厚さが１００ｎｍとなるように、酸化シリコン膜をスパッタリング法により成膜した。
【０２４８】
続いて、酸化シリコン膜上に厚さが３０ｎｍとなるように、窒素が添加されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜（以降ＩＧＺＯ−Ｎ膜ともいう）をスパッタリング法により成膜した。
【０２４９】
ＩＧＺＯ−Ｎ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、窒素（Ｎ２流量４０ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２５０】
ＩＧＺＯ−Ｎ膜に対し、置換処理として酸素ラジカル処理を行った試料（試料１）と、酸素イオン注入処理を行った試料（試料２）を作製した。
【０２５１】
酸素ラジカル処理の条件は、アルゴンと酸素（Ａｒ流量９００ｓｃｃｍ、Ｏ２流量５ｓｃｃｍ）雰囲気下、電力３．８ｋＷ（周波数２．４５ＧＨｚ）、基板温度２００℃、処理室内圧力１０６Ｐａ、電極間隔６０ｍｍとし、１０分間処理を行った。
【０２５２】
酸素イオン注入処理としては、イオンインプランテーション法を用いた。酸素イオン注入処理の条件は、酸素イオンのドーズ量５．０×１０１５ｃｍ−２、加速電圧５ｋＶとした。
【０２５３】
以上の工程により、ＩＧＺＯ−Ｎ膜に対して置換処理として酸素ラジカル処理を行った試料１、置換処理として酸素イオン注入処理を行った試料２を、それぞれ作製した。また置換処理を施していないものを比較例として用いた。
【０２５４】
ここで、試料１、試料２について、置換処理の工程の前後において、シート抵抗測定を行った。測定は、１００ｍｍ×１００ｍｍの領域内の２５点について行った。
【０２５５】
＜シート抵抗測定＞
続いて、試料１及び試料２における、置換処理の前後で測定したシート抵抗測定の結果を示す。
【０２５６】
［試料１］
試料１のシート抵抗の測定結果を図１４（Ａ）に示す。置換処理を施す前の段階ではシート抵抗値が０．４３ＭΩ／□〜１．６３ＭΩ／□の範囲であったのに対し、置換処理を施した後では、シート抵抗値は装置の検出上限以上（１ＧΩ／□以上）であった。
【０２５７】
［試料２］
試料２のシート抵抗の測定結果を図１４（Ｂ）に示す。置換処理を施す前の段階ではシート抵抗値が０．４０ＭΩ／□〜１．３９ＭΩ／□の範囲であったのに対し、置換処理を施した後では、異常値を除くと装置の検出上限以上（１ＧΩ／□以上）であった。ここで、置換処理を施した後において、極端にシート抵抗値が低く見積もられた点は基板の端部に偏って分布していたため、ここでは異常値として対象から除外した。
【０２５８】
＜断面像の観察結果＞
続いて、作製した３つの試料について、走査型透過電子顕微鏡（ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ））により断面観察を行った。なお、観察の前処理として各試料に対してカーボンとＰｔをコーティングした。
【０２５９】
［比較例］
比較例の断面観察像を図１５に示す。酸化シリコン膜上にＩＧＺＯ−Ｎ膜が、約３２．６ｎｍの厚さで成膜されていることが確認できた。
【０２６０】
［試料１］
試料１の断面観察像を図１６（Ａ）に示す。酸化シリコン膜上にＩＧＺＯ−Ｎ膜が約３５．３ｎｍの厚さで成膜されていることが確認できた。また、ＩＧＺＯ−Ｎ膜の上層約１２．１ｎｍの領域（図中の矢印で示す領域）に、異層が形成されていることが確認できた。
【０２６１】
［試料２］
試料２の断面観察像を図１６（Ｂ）に示す。酸化シリコン膜上にＩＧＺＯ−Ｎ膜が約３３．７ｎｍの厚さで成膜されていることが確認できた。また、ＩＧＺＯ−Ｎ膜の上層約６．２ｎｍの領域（図中の矢印で示す領域）に、異層が形成されていることが確認できた。
【０２６２】
＜ＥＤＸ分析＞
続いて、試料１及び試料２で見られたＩＧＺＯ−Ｎ膜中の異層について、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行った結果を示す。なお、比較例についても同様の分析を行った。
【０２６３】
比較例のＩＧＺＯ−Ｎ膜と、試料１及び試料２のＩＧＺＯ−Ｎ膜中の異層における、ＥＤＸ分析結果を図１７に示す。図１７には、Ｉｎに対するＧａ、Ｚｎ、Ｎ、Ｏの相対濃度を示している。
【０２６４】
試料１、試料２共に、窒素濃度が低減し、酸素濃度が上昇していることが確認できた。
【０２６５】
以上の一連の結果から、置換処理によってＩＧＺＯ−Ｎ膜中の不純物元素である窒素が酸素に置換されたことが確認できた。さらに、置換処理によってＩＧＺＯ−Ｎ膜の上層の一部を酸素に置換することにより抵抗率が大幅に上昇することが確認できた。
【０２６６】
ここで、本実施例ではＩＧＺＯ−Ｎ膜の上層の一部のみで置換処理の効果が見られたが、本実施例の結果から、ＩＧＺＯ−Ｎ膜の薄膜化、または置換処理の条件のさらなる最適化により、ＩＧＺＯ−Ｎ膜の全層に渡って置換処理が可能なことが示唆された。
【実施例２】
【０２６７】
＜ＸＰＳ分析による組成分析結果＞
本実施例では、実施例１で作製した３つの試料について、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、さらに詳細に組成分析を行った結果を示す。
【０２６８】
比較例、試料１、及び試料２について、ＩＧＺＯ−Ｎ膜の最表面におけるＸＰＳ分析による組成分析結果を図１８に示す。図１８には、Ｉｎ、Ｇａ、Ｚｎ、Ｎ、Ｏの濃度を示している。
【０２６９】
窒素濃度について、置換処理を施していない比較例では約１０．５ａｔｏｍ％であるのに対し、試料１では約１．４ａｔｏｍ％、試料２では約５．１ａｔｏｍ％であった。
【０２７０】
一方、酸素濃度については、比較例では約４７．８ａｔｏｍ％であるのに対し、試料１では５９．５ａｔｏｍ％、試料２では約５５．５ａｔｏｍ％であった。
【０２７１】
以上のように、置換処理を施すことで窒素の大幅な濃度の低下と、酸素の大幅な濃度の上昇がみられたことから、膜中の窒素が酸素に置換されたことが確認できた。
【符号の説明】
【０２７２】
１００      トランジスタ
１０１      基板
１０３      酸化物層
１０５ａ    低抵抗領域
１０５ｂ    低抵抗領域
１０７      半導体領域
１０８      絶縁膜
１０９      保護層
１１０      トランジスタ
１１１      ゲート絶縁層
１１３      ゲート電極層
１１４      導電膜
１１５ａ    ソース電極層
１１５ｂ    ドレイン電極層
１１６      ゲート電極層
１１７      絶縁層
１１８      絶縁層
１１９      絶縁層
１２１      酸素
１２３      キャリア
１２５ａ    電極層
１２５ｂ    電極層
１５０      トランジスタ
１７０      トランジスタ
１８０      トランジスタ
１８１      ゲート絶縁層
１８３      ゲート電極層
２００      抵抗素子
２１０      抵抗素子
２１５ａ    電極層
２１５ｂ    電極層
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
３０２１    本体
３０２２    固定部
３０２３    表示部
３０２４    操作ボタン
３０２５    外部メモリスロット
８０００    テレビジョン装置
８００１    筐体
８００２    表示部
８００３    スピーカ部
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９２０１    本体
９２０２    筐体
９２０３    表示部
９２０４    キーボード
９２０５    外部接続ポート
９２０６    ポインティングデバイス
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図１】
0006016455.tif 000003
【図２】
0006016455.tif 000004
【図３】
0006016455.tif 000005
【図４】
0006016455.tif 000006
【図５】
0006016455.tif 000007
【図６】
0006016455.tif 000008
【図７】
0006016455.tif 000009
【図８】
0006016455.tif 000010
【図９】
0006016455.tif 000011
【図１０】
0006016455.tif 000012
【図１１】
0006016455.tif 000013
【図１２】
0006016455.tif 000014
【図１３】
0006016455.tif 000015
【図１４】
0006016455.tif 000016
【図１７】
0006016455.tif 000017
【図１８】
0006016455.tif 000018
【図１５】
0006016455.tif 000019
【図１６】
0006016455.tif 000020