(57)【特許請求の範囲】
【請求項１】
少なくとも１つのダウンリンク信号を受信し、少なくとも１つのアップリンク信号を送信するように配置された電子装置であって、前記電子装置は、
ダウンリンク経路に配置され、ヘッドエンドユニット（ＨＥＵ）からのダウンリンク信号に基づいて、結合されたダウンリンク信号を生成するカプラ、
制御信号に基づいて前記ダウンリンク信号の送信と前記アップリンク信号の受信とを切り替えるトランシーバ、および
制御回路を含み、
前記制御回路は、前記結合されたダウンリンク信号を受信し、前記結合されたダウンリンク信号の電力に基づいて、ステータスカウンティング信号を生成し、前記ステータスカウンティング信号に基づいて前記制御信号を生成し、前記結合されたダウンリンク信号のレベルが振幅しきい値より低く、且つステータスカウンティング時間より長いか、または等しい時にのみ、前記ステータスカウンティング信号を第１の論理レベルから前記第１の論理レベルに相対する第２の論理レベルに切り替えるか、でなければ、前記ステータスカウンティング信号を前記第１の論理レベルで維持し、
前記制御回路は、制御信号発生器を含み、
前記制御信号発生器は、受信したレベル比較信号が前記第１の論理レベルから前記第２の論理レベルに切り替えられるか判断し前記ステータスカウンティング信号を生成するステータスカウンタを含み、
前記ステータスカウンティング信号は、前記結合されたダウンリンク信号に基づいて生成され、
前記ステータスカウンティング信号は、前記レベル比較信号が前記第１の論理レベルにある時、前記第１の論理レベルで維持され、
前記ステータスカウンティング信号は、前記レベル比較信号が前記第２の論理レベルにあり、且つ前記ステータスカウンティング時間より長いか、または等しい時、前記第１の論理レベルから前記第２の論理レベルに切り替えられ、
前記ステータスカウンティング信号は、前記レベル比較信号が前記第２の論理レベルにあり、且つ前記ステータスカウンティング時間より長くない時、前記第１の論理レベルで維持され、
前記制御信号発生器は更に時系列調整器を含み、
前記時系列調整器は、前記ステータスカウンタに接続され、時系列調整時間によって、前記第１の論理レベルから前記第２の論理レベルに切り替えられた前記ステータスカウンティング信号の時間を進め、時系列調整信号を生成する、電子装置。
【請求項２】
前記制御信号発生器は、前記時系列調整器に接続され、遅延時間によって前記時系列調整信号を遅らせ、前記ダウンリンク信号と同期した前記制御信号を生成する遅延回路を更に含む、請求項１に記載の電子装置。
【請求項３】
前記ステータスカウンティング時間は、リソースブロックの期間より長いか、または等しく、複数のパイロット信号が前記リソースブロック内にインターレースされる、請求項１又は２に記載の電子装置。
【請求項４】
前記時系列調整時間の範囲は、
【数１】
0005926237.tif 000006
であり、τ２は、前記時系列調整時間であり、τ１は、前記ステータスカウンティング時間であり、ＧＡＰ１は、前記少なくとも１つのアップリンク信号の任意の１つが前記少なくとも１つのダウンリンク信号の任意の１つに切り替えられた期間であり、ＧＡＰ２は、前記少なくとも１つのダウンリンク信号の任意の１つが前記少なくとも１つのアップリンク信号の任意の１つに切り替えられた期間である、請求項２に記載の電子装置。
【請求項５】
前記遅延時間の範囲は、
【数２】
0005926237.tif 000007
であり、τ３は、前記遅延時間であり、Ｔｓは、フレームの周期であり、ＧＡＰ１は、前記少なくとも１つのアップリンク信号の任意の１つが前記少なくとも１つのダウンリンク信号の任意の１つに切り替えられた期間である、請求項２に記載の電子装置。
【請求項６】
前記制御信号の開始時間は、第１の時間によって前記結合されたダウンリンク信号の開始時間を進め、前記制御信号の終了時間は、第２の時間によって前記結合されたダウンリンク信号の終了時間を遅らせ、前記第１の時間と前記第２の時間の範囲は、
【数３】
0005926237.tif 000008
【数４】
0005926237.tif 000009
であり、Δ１は、第１の時間であり、Δ２は、第２の時間であり、ＧＡＰ２は、前記少なくとも１つのダウンリンク信号の任意の１つが前記少なくとも１つのアップリンク信号の任意の１つに切り替えられた期間である、請求項５に記載の電子装置。
【請求項７】
前記制御回路は、前記カプラに接続され、前記結合されたダウンリンク信号の電力を検出して電力検出信号を生成する電力検出器を更に含む、請求項１に記載の電子装置。
【請求項８】
前記制御回路は、前記電力検出器と前記制御信号発生器との間に接続され、前記電力検出信号に基づいて前記レベル比較信号を生成するレベルコンパレータを更に含み、
前記レベルコンパレータは、前記電力検出信号のレベルが前記振幅しきい値より大きいか、または等しい時、前記第１の論理レベルで前記レベル比較信号を維持し、
前記レベルコンパレータは、前記電力検出信号のレベルが前記振幅しきい値より小さい時、前記第２の論理レベルで前記レベル比較信号を維持する、請求項７に記載の電子装置。
【請求項９】
前記トランシーバに接続されたアンテナを更に含み、前記トランシーバによって送信されたダウンリンク信号を受信するか、または前記トランシーバに前記受信されたアップリンク信号を送信する、請求項１に記載の電子装置。
【請求項１０】
前記制御信号発生器は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはマイクロプロセッサによって実現される、請求項２に記載の電子装置。
【請求項１１】
前記電子装置は、リモートアンテナユニット（ＲＡＵ）である、請求項１に記載の電子装置。
【請求項１２】
少なくとも１つのダウンリンク信号を受信し、少なくとも１つのアップリンク信号を送信する電子装置であって、ダウンリンク経路に配置されたカプラ、トランシーバ、および制御回路を含む電子装置に用いられる制御方法であって、
前記制御方法は、
ヘッドエンドユニット（ＨＥＵ）からのダウンリンク信号に基づいて、結合されたダウンリンク信号を生成するステップ、
前記結合されたダウンリンク信号の電力に基づいて、ステータスカウンティング信号を生成し、前記結合されたダウンリンク信号のレベルが振幅しきい値より低く、且つステータスカウンティング時間より長いか、または等しい時にのみ、前記ステータスカウンティング信号を第１の論理レベルから前記第１の論理レベルに相対する第２の論理レベルに切り替えるか、でなければ、前記ステータスカウンティング信号を前記第１の論理レベルで維持するステップ、を含み、
前記結合されたダウンリンク信号の電力に基づいて、前記ステータスカウンティング信号を生成するステップは、
前記結合されたダウンリンク信号に基づいて生成されるレベル比較信号が、前記第１の論理レベルから前記第２の論理レベルに切り替えられるかどうかを判断するステップ、
前記レベル比較信号が前記第１の論理レベルにある時、前記ステータスカウンティング信号を前記第１の論理レベルで維持するステップ、
前記レベル比較信号が前記第２の論理レベルにあり、前記ステータスカウンティング時間より長いか、または等しい時、前記ステータスカウンティング信号を前記第１の論理レベルから前記第２の論理レベルに切り替えるステップ、
前記レベル比較信号が前記第２の論理レベルにあり、前記ステータスカウンティング時間より長くない時、前記ステータスカウンティング信号を前記第１の論理レベルで維持するステップ、および
時系列調整時間によって、前記第１の論理レベルから前記第２の論理レベルに切り替えられた前記ステータスカウンティング信号の時間を進め、時系列調整信号を生成するステップを含み、
前記ステータスカウンティング信号に基づいて制御信号を発生するステップ、および
前記制御信号に基づいて、前記ダウンリンク信号の送信と前記アップリンク信号の受信とを切り替えるステップを更に含む制御方法。
【請求項１３】
遅延時間によって前記時系列調整信号を遅らせ、前記ダウンリンク信号と同期した前記制御信号を生成するステップを更に含む請求項１２に記載の制御方法。
【請求項１４】
前記ステータスカウンティング時間は、リソースブロックの期間より長いか、または等しく、複数のパイロット信号が前記リソースブロック内にインターレースされる、請求項１３に記載の制御方法。
【請求項１５】
前記時系列調整時間の範囲は、
【数５】
0005926237.tif 000010
であり、τ２は、前記時系列調整時間であり、τ１は、前記ステータスカウンティング時間であり、ＧＡＰ１は、前記少なくとも１つのアップリンク信号の任意の１つが前記少なくとも１つのダウンリンク信号の任意の１つに切り替えられた期間であり、ＧＡＰ２は、前記少なくとも１つのダウンリンク信号の任意の１つが前記少なくとも１つのアップリンク信号の任意の１つに切り替えられた期間である請求項１３に記載の制御方法。
【請求項１６】
前記遅延時間の範囲は、
【数６】
0005926237.tif 000011
であり、τ３は、前記遅延時間であり、Ｔｓは、フレームの周期であり、ＧＡＰ１は、前記少なくとも１つのアップリンク信号の任意の１つが前記少なくとも１つのダウンリンク信号の任意の１つに切り替えられた期間である請求項１３に記載の制御方法。
【請求項１７】
前記制御信号の開始時間は、第１の時間によって前記結合されたダウンリンク信号の開始時間を進め、前記制御信号の終了時間は、第２の時間によって前記結合されたダウンリンク信号の終了時間を遅らせ、前記第１の時間と前記第２の時間の範囲は、
【数７】
0005926237.tif 000012
【数８】
0005926237.tif 000013
であり、Δ１は、第１の時間であり、Δ２は、第２の時間であり、ＧＡＰ２は、前記少なくとも１つのダウンリンク信号の任意の１つが前記少なくとも１つのアップリンク信号の任意の１つに切り替えられた期間である請求項１６に記載の制御方法。
【請求項１８】
前記結合されたダウンリンク信号を検出して電力検出信号を生成するステップを更に含む請求項１２に記載の制御方法。
【請求項１９】
前記制御回路は、レベルコンパレータを含み、
前記制御方法は、前記電力検出信号に基づいて前記レベル比較信号を生成するステップを更に含み、
前記レベルコンパレータは、前記電力検出信号のレベルが前記振幅しきい値より大きいか、または等しい時、前記第１の論理レベルで前記レベル比較信号を維持し、
前記レベルコンパレータは、前記電力検出信号のレベルが前記振幅しきい値より小さい時、前記第２の論理レベルで前記レベル比較信号を維持する請求項１８に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割複信（ＴＤＤ：Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘｉｎｇ）通信システムの電子装置および制御方法に関するものである。
【背景技術】
【０００２】
光ファイバ無線（ＲｏＦ：Ｒａｄｉｏ  ｏｖｅｒ  Ｆｉｂｅｒ）技術を用いた分散アンテナシステム（ＤＡＳ：Ｄｉｓｔｒｉｂｕｔｅｄ  Ａｎｔｅｎｎａ  Ｓｙｓｔｅｍ）が高速環境における無線通信に広く用いられている。一般的に、ＲｏＦシステムは、ヘッドエンドユニット（ＨＥＵ：Ｈｅａｄ−Ｅｎｄ  Ｕｎｉｔ）およびリモートアンテナユニット（ＲＡＵ：Ｒｅｍｏｔｅ  Ａｎｔｅｎｎａ  Ｕｎｉｔ）で構成されている。しかしながら、ＴＤＤシステムでは、ＲＡＵが好適な時間で信号送信と信号受信間で切り替わらない場合、ダウンリンク信号またはアップリンク信号のパケットを失う可能性がある。よって、信号送信と信号受信間で効果的に切り替わる電子装置および制御方法が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、時分割複信（ＴＤＤ）通信システムの電子装置および制御方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の実施形態では、ダウンリンク信号を制御信号発生器に結合し、制御信号を生成する電子装置が提供される。制御信号発生器は、ダウンリンク信号が終了されているかどうかを判断し、時系列を調整して制御信号とダウンリンク信号を同期する。本発明によって提供された電子装置は、通信システムのアップリンク信号とダウンリンク信号に高い隔離性を提供し、全ての種類の通信システム、特に、第４世代の無線通信システム（例えばＩＥＥＥ８０２．１６）およびＴＤＤ通信システムに用いるのに適合する。
【０００５】
本発明は、少なくとも１つのダウンリンク信号を受信し、少なくとも１つのアップリンク信号を送信する電子装置を提供する。電子装置は、カプラ、トランシーバ、および制御回路を含む。カプラは、ダウンリンク経路に配置され、ヘッドエンドユニットからのダウンリンク信号に基づいて、結合されたダウンリンク信号を生成する。トランシーバは、制御信号に基づいてダウンリンク信号の送信とアップリンク信号の受信とを切り替える。制御回路は、結合されたダウンリンク信号を受信し、結合されたダウンリンク信号の電力状態に基づいて、ステータスカウンティング（ｓｔａｔｕｓ  ｃｏｕｎｔｉｎｇ）信号を生成し、ステータスカウンティング信号に基づいて制御信号を生成する。結合されたダウンリンク信号のレベルが振幅しきい値より低く、且つステータスカウンティング時間より長いか、または等しい期間の時にのみ、制御回路はステータスカウンティング信号を第１の論理レベルから第１の論理レベルに相対する第２の論理レベルに変換する。でなければ、制御回路はステータスカウンティング信号を第１の論理レベルで維持する。
【０００６】
本発明は、少なくとも１つのダウンリンク信号を受信し、少なくとも１つのアップリンク信号を送信する電子装置を制御する方法を提供する。電子装置は、カプラ、トランシーバ、および制御回路を含む。カプラは、ダウンリンク経路に配置される。制御方法は、ヘッドエンドユニットからのダウンリンク信号に基づいて、結合されたダウンリンク信号を生成するステップ、結合されたダウンリンク信号の電力状態に基づいて、ステータスカウンティング信号を生成し、ステータスカウンティング信号に基づいて制御信号を生成するステップを含む。結合されたダウンリンク信号のレベルが振幅しきい値より低く、且つステータスカウンティング時間より長いか、または等しい期間の時にのみ、制御回路はステータスカウンティング信号を第１の論理レベルから第１の論理レベルに相対する第２の論理レベルに変換する。でなければ、制御回路はステータスカウンティング信号を第１の論理レベルで維持する。
【０００７】
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。添付の図面とともに以下の本発明の様々な実施形態の詳細な説明を検討することで、本発明はより完全に理解できる。
【図面の簡単な説明】
【０００８】
【図１Ａ】本発明の実施形態に基づいた電子装置の概略図である。
【図１Ｂ】本発明の実施形態に基づいた制御信号発生器の概略図である。
【図２Ａ】本発明の実施形態に基づいた電力検出器の出力の概略図である。
【図２Ｂ】本発明の実施形態に基づいたレベルコンパレータの出力の概略図である。
【図２Ｃ】本発明の実施形態に基づいたステータスカウンタ（ｓｔａｔｕｓ  ｃｏｕｎｔｅｒ）の出力の概略図である。
【図２Ｄ】本発明の実施形態に基づいた時系列調整器（ｔｉｍｅ−ｓｅｑｕｅｎｃｅ  ａｄｊｕｓｔｅｒ）の出力の概略図である。
【図２Ｅ】本発明の実施形態に基づいた遅延回路の出力の概略図である。
【図３】本発明の実施形態に基づいた電子装置の制御方法のフローチャート図である。
【発明を実施するための形態】
【０００９】
以下の説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
【００１０】
図１Ａは、本発明の実施形態に基づいた電子装置の概略図である。図１を参照すると、ＲｏＦシステム２００は、ＨＥＵ１６０およびＲＡＵ１００を含む。具体的に言えば、基地局１８０は、信号をＨＥＵ１６０に送信する。ＨＥＵ１６０は、ダウンリンク信号Ｓｄに光電変換を行い、光電変換したダウンリンク信号ＳｄをファイバによってＲＡＵ１００に送信する。ＲＡＵ１００は、光−電気（Ｏ／Ｅ：Ｏｐｔｉｃａｌ−ｔｏ−Ｅｌｅｃｔｒｉｃａｌ）コンバータ１０２、ローノイズアンプ（ＬＮＡ：Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）１０４、カプラ１０６、高出力増幅器（ＨＰＡ：Ｈｉｇｈ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）１０８、トランシーバ１１０、ローノイズアンプ１１４、電気−光（Ｅ／Ｏ：Ｅｌｅｃｔｒｉｃａｌ−ｔｏ  Ｏｐｔｉｃａｌ）コンバータ１１６、および制御回路１２０を含む。ＲＡＵ１００のＯ／Ｅコンバータ１０２は、受信したダウンリンク信号Ｓｄを無線周波数（ＲＦ）信号に変換し、それをＬＮＡ１０４に順次に送信し、ＲＦ信号を増幅する。次いで、ＬＮＡ１０４によって増幅されたＲＦ信号は、カプラ１０６に送信される。次いで、カプラ１０６は、結合されたダウンリンク信号をＨＰＡ１０８に送信する。ＨＰＡ１０８は、結合されたダウンリンク信号を増幅する。次いで、ＨＰＡ１０８によって増幅されたダウンリンク信号は、トランシーバ１１０に送信される。トランシーバ１１０では、伝送の切り替えが行われる。最後に、アンテナ１１２は、ＨＰＡ１０８によって増幅されたダウンリンク信号を送信する。
【００１１】
一方、ＲＡＵ１００は、アンテナ１１２を通してアップリンク信号Ｓｕを受信し、それをＬＮＡ１１４に順次に送信する。ＬＮＡ１１４は、アップリンク信号Ｓｕを増幅し、次いで、それをＥ／Ｏコンバータ１１６に送信する。Ｅ／Ｏコンバータ１１６は、増幅されたアップリンク信号を光学信号に変換し、次いでそれをファイバによってＨＥＵ１６０に送信する。ＨＥＵ１６０はその信号を基地局１８０に送信する。この実施形態では、Ｏ／Ｅコンバータ１０２、ＬＮＡ１０４、カプラ１０６、制御回路１２０、およびＨＰＡ１０８は、ダウンリンク経路を構成する。ＬＮＡ１１４およびＥ／Ｏコンバータ１１６は、アップリンク経路を構成するがこれに限定されるものではない。いくつかの実施形態では、アップリンク経路とダウンリンク経路のいくつかの構成要素は、省略または変更されることができる。
【００１２】
注意するのは、カプラ１０６は、ダウンリンク信号ＳｄをＨＰＡ１０８とトランシーバ１１０に送信し、結合されたダウンリンク信号Ｓｄ１を制御回路１２０に送信する。図１Ａに表されるように、制御回路１２０は、カプラ１０６とトランシーバ１１０との間に結合される。制御回路１２０は、結合されたダウンリンク信号Ｓｄ１の電力状態に基づいて、ステータスカウンティング信号（ｓｔａｔｕｓ  ｃｏｕｎｔｉｎｇ）Ｓｄ３１を生成する（図１Ｂに表されるように）。制御回路１２０はまた、信号Ｓｄ３１に基づいて制御信号Ｓｄ４を生成し、制御信号Ｓｄ４をトランシーバ１１０に送信する。具体的に言えば、制御回路１２０は、電力検出器１２２、レベルコンパレータ１２４、および制御信号発生器１３０を含む。電力検出器１２２は、カプラ１０６とレベルコンパレータ１２４との間に接続され、カプラ１０６によって送信された結合されたダウンリンク信号Ｓｄ１を受信し、結合されたダウンリンク信号Ｓｄ１の電力を検出して電力検出信号Ｓｄ２を生成する。
【００１３】
１つの実施形態では、レベルコンパレータ１２４は、電力検出器１２２と制御信号発生器１３０との間に接続され、電力検出信号Ｓｄ２に基づいてレベル比較信号Ｓｄ３を生成する。具体的に言えば、レベルコンパレータ１２４は、電力検出信号Ｓｄ２のレベルが振幅しきい値λ１より大きいか、または等しい時、第１の論理レベルでレベル比較信号Ｓｄ３を維持し、電力検出信号Ｓｄ２のレベルが振幅しきい値λ１より小さい時、第２の論理レベルでレベル比較信号Ｓｄ３を維持する。また、制御信号発生器１３０は、図１Ｂに表されるように、ステータスカウンタ（ｓｔａｔｕｓ  ｃｏｕｎｔｅｒ）１３２、時系列調整器（ｔｉｍｅ−ｓｅｑｕｅｎｃｅ  ａｄｊｕｓｔｅｒ）１３４、および遅延回路１３６を含む。制御信号発生器１３０は、受信したレベル比較信号Ｓｄ３に基づいて制御信号Ｓｄ４を生成するため、トランシーバ１１０は、ダウンリンク信号Ｓｄの送信とアップリンク信号Ｓｕの受信とを切り替えることができる。もう１つの実施形態では、制御信号発生器１３０は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）によって実現される。もう１つの実施形態では、制御信号発生器１３０は、マイクロコントローラによって実現される。
【００１４】
図２Ａと図２Ｂは、本発明の実施形態に基づいた電力検出器１２２およびレベルコンパレータ１２４の出力の概略図である。ＲＡＵ１００は、ＨＥＵ１６０によって送信されたダウンリンク信号を受信するか、または、受信したアップリンク信号をＨＥＵ１６０に送信する。よって、アップリンクとダウンリンク間を切り替える時、受信／送信切り換え間隔（ＧＡＰ１）と送信／受信切り替え間隔（ＧＡＰ２）がある。図２Ａに表されるように、ＧＡＰ１は、アップリンク信号がダウンリンク信号に切り替えられる第１のスイッチング時間、即ち受信／送信切り替え間隔である。ＧＡＰ２は、ダウンリンク信号がアップリンク信号に切り替えられる第２のスイッチング時間、即ち送信／受信切り替え間隔である。１つの実施形態では、レベルコンパレータ１２４は、電力検出信号Ｓｄ２を受信し、電力検出信号Ｓｄ２の振幅と振幅しきい値λ１を比較し、レベル比較信号Ｓｄ３を生成する。レベルコンパレータ１２４は、電力検出信号Ｓｄ２のレベルが振幅しきい値λ１より大きいか、または等しい時、第１の論理レベルでレベル比較信号Ｓｄ３を維持し、電力検出信号Ｓｄ２のレベルが振幅しきい値λ１より小さい時、第２の論理レベルでレベル比較信号Ｓｄ３を維持する。この実施形態では、第１の論理レベルは高レベルであり、第２の論理レベルは低レベル（例えば０ボルト）であるが、これに限定されるものではない。いくつかの実施形態では、第１の論理レベルは低レベルであり、第２の論理レベルは高レベルである。最後に、図２Ｂに表されるように、レベルコンパレータ１２４は、第１の論理レベルと第２の論理レベルを有するレベル比較信号Ｓｄ３を制御信号発生器１３０に送信する。注意するのは、振幅しきい値λ１は、ダウンリンク信号Ｓｄの最小電力値より小さく、最小電力値は、非ゼロ値である。
【００１５】
図１Ｂは、本発明の実施形態に基づいた制御信号発生器の概略図である。図１Ｂに表されるように、制御信号発生器１３０は、ステータスカウンタ１３２、時系列調整器１３４、および遅延回路１３６を含む。１つの実施形態では、ステータスカウンタ１３２は、受信したレベル比較信号Ｓｄ３が第１の論理レベルから第１の論理レベルに相対する第２の論理レベルに切り替えられるか判断し、ステータスカウンティング信号Ｓｄ３１を生成する。図２Ｃに表されるように、レベル比較信号Ｓｄ３が第１の論理レベルにある時、ステータスカウンタ１３２は、第１の論理レベルでステータスカウンティング信号Ｓｄ３１を維持する。レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間（ｓｔａｔｕｓ  ｃｏｕｎｔｉｎｇ  ｔｉｍｅ）τ１より長いか、または時間τ１と等しい時（即ちτ”≧τ１）、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルから第２の論理レベルに切り替えるかまたは変換する。レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長くない時（即ちτ”＜τ１）、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルで維持する。注意するのは、ステータスカウンティング時間τ１は、リソースブロックの期間より長いかまたは等しい。複数のパイロット信号がリソースブロック内にインターレースされる（ｉｎｔｅｒｌａｃｅｄ）ため、ダウンリンク信号Ｓｄによって伝送されたダウンリンクサブキャリアがデータを搬送しなくても、データを伝送しないダウンリンク信号Ｓｄの伝送時間は、リソースブロックの期間を超えない。リソースブロックの期間を超える場合、ＲｏＦシステム２００によって送信された信号は、ダウンリンク信号Ｓｄでなくアップリンク信号Ｓｕでなければならない。もう１つの実施形態では、レベル比較信号Ｓｄ３が第１の論理レベルにある時、ステータスカウンタ１３２のカウント値は、ゼロにリセットされ、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルで維持する。レベル比較信号Ｓｄ３が第２の論理レベルにある時、ステータスカウンタ１３２は、カウントを開始し、カウント値が増加し始める。カウント値によって示された時間がステータスカウンティング時間τ１より長いか、または等しい場合、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルから第２の論理レベルに切り替えるかまたは変換する。カウント値によって示された時間がステータスカウンティング時間τ１より短い場合、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルで維持する。
【００１６】
もう１つの実施形態では、レベル比較信号Ｓｄ３が第１の論理レベルにある時、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第３の論理レベルで維持する。レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長いか、または等しい時、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第３の論理レベルから第３の論理レベルに相対する第４の論理レベルに切り替えるかまたは変換する。レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長くない時、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第３の論理レベルで維持する。この実施形態では、第１と第３の論理レベルは、高レベルであり、第２と第４の論理レベルは、低レベル（例えば０ボルト）であるが、これに限定されるものではない。１つの実施形態では、第１と第３の論理レベルは、低レベルであり、第２と第４の論理レベルは、高レベルである。もう１つの実施形態では、第１と第４の論理レベルは、低レベルであり、第２と第３の論理レベルは、高レベルである。
【００１７】
次いで、時系列調整器１３４は、ステータスカウンティング信号Ｓｄ３１を受信する。図２Ｄに表されるように、時系列調整器１３４は、時系列調整時間τ２によって、第１の論理レベルから第２の論理レベルに切り替えられたステータスカウンティング信号Ｓｄ３１の時間を進め、時系列調整信号Ｓｄ３２を生成する。注意するのは、時系列調整時間τ２の範囲は、
【数１】
0005926237.tif 000002
で表される。ここで、τ２は、時系列調整時間であり、τ１は、ステータスカウンティング時間である。ＧＡＰ１は、少なくとも１つのアップリンク信号の任意の１つが少なくとも１つのダウンリンク信号の任意の１つに切り替えられた期間であり、ＧＡＰ２は、少なくとも１つのダウンリンク信号の任意の１つが少なくとも１つのアップリンク信号の任意の１つに切り替えられた期間である。具体的に言えば、レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長いか、または等しい時、ステータスカウンタ１３２は、ステータスカウンティング信号Ｓｄ３１を第１の論理レベルから第２の論理レベルに切り替えるかまたは変換する。よって、時系列調整器１３４によって受信されたステータスカウンティング信号Ｓｄ３１は、第１の論理レベルでステータスカウンティング時間τ１の遅延を含む。言い換えれば、時系列調整器１３４は、時系列調整時間τ２によって、第１の論理レベルから第２の論理レベルに切り替えられたステータスカウンティング信号Ｓｄ３１の時間を進め、ステータスカウンティング時間τ１の遅延が補正される。
【００１８】
１つの実施形態では、遅延回路１３６は、時系列調整信号Ｓｄ３２を受信する。図２Ｅに示されるように、遅延回路１３６は、遅延時間τ３によって時系列調整信号Ｓｄ３２を遅らせ、結合されたダウンリンク信号Ｓｄ１と同期した制御信号Ｓｄ４を生成する。もう１つの実施形態では、結合されたダウンリンク信号Ｓｄ１は、ダウンリンク信号Ｓｄと同期されるため、制御信号Ｓｄ４は、ダウンリンク信号Ｓｄと同期される。注意するのは、遅延時間τ３の範囲は、
【数２】
0005926237.tif 000003
で表され、Ｔｓは、フレームの周期である。具体的に言えば、フレームは、アップリンク信号Ｓｕおよびダウンリンク信号Ｓｄを含む。１つの実施形態では、フレームの周期は、アップリンク信号Ｓｕの時間、ダウンリンク信号Ｓｄの時間、第１の切り替え時間ＧＡＰ１、および第２の切り替え時間ＧＡＰ２の総和である。
【００１９】
遅延回路１３６は、遅延時間τ３によって時系列調整信号Ｓｄ３２を遅らせるため、制御信号Ｓｄ４の開始時間は、第１の時間Δ１によって結合されたダウンリンク信号Ｓｄ１の開始時間を進め（即ちより早い）、制御信号Ｓｄ４の終了時間は、第２の時間Δ２によって結合されたダウンリンク信号Ｓｄ１の終了時間を遅らせる（即ちより遅い）。図２Ｅに表されるように、ｔ１は制御信号Ｓｄ４の開始時刻、即ち、制御信号Ｓｄ４が第２の論理レベルから第１の論理レベルに切り替えられた時刻、ｔ２は結合されたダウンリンク信号Ｓｄ１の開始時刻、ｔ３は結合されたダウンリンク信号Ｓｄ１の終了時刻、且つｔ４は、制御信号Ｓｄ４の終了時刻、即ち、制御信号Ｓｄ４が第１の論理レベルから第２の論理レベルに切り替えられた時刻である。また、第１の時間Δ１と第２の時間Δ２の範囲は、
【数３】
0005926237.tif 000004
【数４】
0005926237.tif 000005
で表される。注意するのは、この実施形態では、ＨＥＵ１６０は、少なくとも１つのダウンリンク信号Ｓｄを送信する。よって、結合されたダウンリンク信号Ｓｄ１に基づいた制御回路１２０によって生成された制御信号Ｓｄ４は、次の周期のダウンリンク信号Ｓｄ１と同期される。
【００２０】
図３は、本発明の実施形態に基づいた電子装置の制御方法のフローチャート図である。図３を参照して、制御方法は、次のステップを含む。ステップＳ３００では、カプラ１０６は、結合されたダウンリンク信号Ｓｄ１と電力検出器１２２を結合する。ステップＳ３０２では、電力検出器１２２は、結合されたダウンリンク信号Ｓｄ１の電力を検出する。ステップＳ３０４では、レベルコンパレータ１２４は、電力検出信号Ｓｄ２の振幅が振幅しきい値λ１より大きいか、または等しいかどうかを判断する。電力検出信号Ｓｄ２の振幅が振幅しきい値λ１より大きい、または等しい時、ステップＳ３０６が実行される。電力検出信号Ｓｄ２の振幅が振幅しきい値λ１より小さい時、ステップＳ３０８が実行される。
【００２１】
ステップＳ３０６では、レベルコンパレータ１２４は、レベル比較信号Ｓｄ２１を第１の論理レベルで維持する。ステップＳ３０８では、レベルコンパレータ１２４は、レベル比較信号Ｓｄ２１を第２の論理レベルで維持する。次いでステップＳ３１０が実行される。ステップＳ３１０では、ステータスカウンタ１３２は、レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長いかどうかを判断する。レベル比較信号Ｓｄ３が第２の論理レベルにあり、且つステータスカウンティング時間τ１より長いか、または等しい場合、ステップＳ３１４が実行される。レベル比較信号Ｓｄ３が第２の論理レベルになく、且つステータスカウンティング時間τ１より長くない場合、ステップＳ３１２が実行される。ステップＳ３１２では、ステータスカウンタ１３２は、第１の論理レベルでステータスカウンティング信号Ｓｄ３１を維持する。ステップＳ３１４では、ステータスカウンタ１３２は、第２の論理レベルでステータスカウンティング信号Ｓｄ３１を維持する。ステップＳ３１６では、時系列調整器１３４は、時系列調整時間τ２によって、第１の論理レベルから第２の論理レベルに切り替える時間を進める。次いでステップＳ３１８では、遅延回路１３６は、遅延時間τ３によって時系列調整信号Ｓｄ３２を遅らせる。最後に、制御方法は、ステップＳ３２０で終了する。制御方法のステップの詳細の説明は、前述を参照できるため、ここでの説明は省略する。
【００２２】
以上、実施例を示して本発明を説明しているが、当業者は、本発明の思想と技術的範囲から逸脱しない種々の修正及び変更を行い得る。実施形態および実施例は、例示的なものであるに過ぎず、本発明の範囲は、特許請求の範囲の請求項及びその均等のものによって規定されて保護される。
【符号の説明】
【００２３】
１００  リモートアンテナユニット（ＲＡＵ）
１０２  光−電気（Ｏ／Ｅ）コンバータ
１０４、１１４  ローノイズアンプ（ＬＮＡ）
１０６  カプラ
１０８  高出力増幅器（ＨＰＡ）
１１０  トランシーバ
１１２  アンテナ
１１６  電気−光（Ｅ／Ｏ）コンバータ
１２０  制御回路
１２２  電力検出器
１２４  レベルコンパレータ
１３０  制御信号発生器
１３２  ステータスカウンタ
１３４  時系列調整器
１３６  遅延回路
１６０  ヘッドエンドユニット（ＨＥＵ）
１８０  基地局
２００  ＲｏＦシステム
Ｓｄ  ダウンリンク信号
Ｓｕ  アップリンク信号
Ｓｄ１  結合されたダウンリンク信号
Ｓｄ２  電力検出信号
Ｓｄ３  レベル比較信号
Ｓｄ３１  ステータスカウンティング信号
Ｓｄ３２  時系列調整信号
Ｓｄ４  制御信号
τ’、τ”  レベル比較信号が第２の論理レベルにある時間
τ１  ステータスカウンティング時間
τ２  時系列調整時間
τ３  遅延時間
Δ１  第１の時間
Δ２  第２の時間
λ１  振幅しきい値
ＧＡＰ１  第１の切り替え時間
ＧＡＰ２  第２の切り替え時間
【図１Ａ】
0005926237.tif 000014
【図１Ｂ】
0005926237.tif 000015
【図２Ａ】
0005926237.tif 000016
【図２Ｂ】
0005926237.tif 000017
【図２Ｃ】
0005926237.tif 000018
【図２Ｄ】
0005926237.tif 000019
【図２Ｅ】
0005926237.tif 000020
【図３】
0005926237.tif 000021