(57)【特許請求の範囲】
【請求項１】
電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路であって、
電源電圧入力端子と、基準電圧入力端子と、出力端子と、定電流回路部と、コンデンサと、を備えており、
前記定電流回路部は、前記電源電圧入力端子と前記出力端子の間に接続されており、
前記コンデンサは、前記定電流回路部と前記出力端子の接続点と前記基準電圧入力端子の間に接続されており、
前記定電流回路部は、第１トランジスタとゲート電圧生成部を有しており、
前記第１トランジスタでは、一方の入出力電極が前記電源電圧入力端子に接続されており、他方の入出力電極が前記出力端子に接続されており、ゲート電極が前記ゲート電圧生成部に接続されており、
前記ゲート電圧生成部は、前記第１トランジスタが飽和領域で動作するように、前記第１トランジスタのゲート電極に入力するゲート電圧を生成可能に構成されており、
前記第１トランジスタは、ｎ型チャネルの電界効果型トランジスタであり、
前記第１トランジスタでは、ドレイン電極が前記電源電圧入力端子に接続されており、ソース電極が前記出力端子に接続されており、
前記ゲート電圧生成部は、前記第１トランジスタのゲート電極からソース電極に向けて順方向に接続されたダイオード接続を有しており、
前記ゲート電圧生成部は、ｎ型チャネルの電界効果型トランジスタであるとともにゲート電極とドレイン電極が短絡している第２トランジスタと、第１抵抗素子と、を有しており、
前記第２トランジスタのゲート電極が、前記第１トランジスタのゲート電極に接続されており、
前記第２トランジスタのドレイン電極が、前記第１抵抗素子を介して前記第１トランジスタのドレイン電極と前記電源電圧入力端子の接続点に接続されており、
前記第２トランジスタのソース電極が、前記第１トランジスタのソース電極に接続されているフィルタ回路。
【請求項２】
前記ゲート電圧生成部は、前記第２トランジスタのゲート電極とソース電極の間に接続されているコンデンサをさらに有している請求項１に記載のフィルタ回路。
【請求項３】
前記ゲート電圧生成部は、前記第２トランジスタのドレイン電極とゲート電極の間に接続されている第２抵抗素子をさらに有している請求項２に記載のフィルタ回路。
【請求項４】
電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路であって、
電源電圧入力端子と、基準電圧入力端子と、出力端子と、定電流回路部と、コンデンサと、を備えており、
前記定電流回路部は、前記電源電圧入力端子と前記出力端子の間に接続されており、
前記コンデンサは、前記定電流回路部と前記出力端子の接続点と前記基準電圧入力端子の間に接続されており、
前記定電流回路部は、第１トランジスタとゲート電圧生成部を有しており、
前記第１トランジスタでは、一方の入出力電極が前記電源電圧入力端子に接続されており、他方の入出力電極が前記出力端子に接続されており、ゲート電極が前記ゲート電圧生成部に接続されており、
前記ゲート電圧生成部は、前記第１トランジスタが飽和領域で動作するように、前記第１トランジスタのゲート電極に入力するゲート電圧を生成可能に構成されており、
前記第１トランジスタは、ｐ型チャネルの電界効果型トランジスタであり、
前記第１トランジスタでは、ソース電極が前記電源電圧入力端子に接続されており、ドレイン電極が前記出力端子に接続されており、
前記ゲート電圧生成部は、前記第１トランジスタのソース電極からゲート電極に向けて順方向に接続されたダイオード接続を有しており、
前記ゲート電圧生成部は、ｐ型チャネルの電界効果型トランジスタであるとともにゲート電極とドレイン電極が短絡している第２トランジスタと、第１抵抗素子と、を有しており、
前記第２トランジスタのゲート電極が、前記第１トランジスタのゲート電極に接続されており、
前記第２トランジスタのドレイン電極が、前記第１抵抗素子を介して前記第１トランジスタのドレイン電極に接続されており、
前記第２トランジスタのソース電極が、前記第１トランジスタのソース電極と前記電源電圧入力端子の接続点に接続されているフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路に関する。
【背景技術】
【０００２】
電源電圧に重畳するノイズを除去するために、ローパスフィルタ回路が用いられる。通常、図１５に示すＲＣ回路１００が用いられることが多い。例えば、このようなＲＣ回路１００をＩＣに内蔵しようとすると、内蔵可能な面積を考慮すれば、コンデンサＣ１００の容量が約１００ｐＦが上限と考えられる。この場合、例えばＩＣの消費電流を約６ｍＡとし、抵抗素子Ｒ１００に約１５０Ωを用いると、遮断周波数が約１０ＭＨｚとなる。なお、微小直流信号に重畳するノイズを除去しようとすると、抵抗素子Ｒ１００にはＧΩオーダーの抵抗値が必要となる。
【０００３】
特許文献１及び特許文献２には、高抵抗な抵抗素子を実現するために、トランジスタを利用したフィルタ回路の一例が開示されている。これら特許文献の技術では、トランジスタのゲート電極にトランジスタの閾値電圧よりも低い電圧を印加し、トランジスタをサブスレッショルド領域で動作させることで、トランジスタが高抵抗な抵抗素子として用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１８９８７４号公報
【特許文献２】特開２０１１−２２６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、これら特許文献の技術では、抵抗素子として用いられるトランジスタの抵抗値が極めて高いことから、微小電流しか扱うことができない。このため、電源ラインのような高電流を扱う場合に対応することが難しい。本明細書で開示される技術では、従来のＲＣ回路とは異なる技術思想を用いることにより、電源電圧に重畳するノイズを除去して出力するフィルタ回路を提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示される技術では、定電流回路部が設けられていることを特徴とする。定電流回路部は、電源電圧にノイズが重畳していても、略一定の電流に変換して出力することができるので、出力にノイズが伝達されることが抑制される。
【０００７】
すなわち、本明細書で開示される技術は、電源電圧を入力し、その電源電圧に重畳するノイズを除去して出力するフィルタ回路に具現化される。フィルタ回路は、電源電圧入力端子と、基準電圧入力端子と、出力端子と、定電流回路部と、コンデンサと、を備えている。定電流回路部は、電源電圧入力端子と出力端子の間に接続されている。コンデンサは、定電流回路部と出力端子の接続点と基準電圧入力端子の間に接続されている。このフィルタ回路では、ノイズが重畳している電源電圧が電源電圧入力端子に入力する。定電流回路部は、入力した電源電圧から略一定の電流を生成する。生成された略一定の電流はコンデンサによってさらに安定化され、定電圧が出力端子に出力される。このように、定電流回路部を利用して電源電圧から定電流を生成することにより、ノイズが除去された定電圧が出力される。
【０００８】
定電流回路部は、第１トランジスタとゲート電圧生成部を有していてもよい。この場合、第１トランジスタでは、一方の入出力電極が電源電圧入力端子に接続されており、他方の入出力電極が出力端子に接続されており、ゲート電極がゲート電圧生成部に接続されている。ゲート電圧生成部は、第１トランジスタが飽和領域で動作するように、第１トランジスタのゲート電極に入力するゲート電圧を生成可能に構成されている。飽和領域で使用される第１トランジスタは、入力する電源電圧にノイズが重畳していても、略一定の電流を生成することができる。
【０００９】
第１トランジスタは、ｎ型チャネルの電界効果型トランジスタであってもよい。この場合、第１トランジスタでは、ドレイン電極が電源電圧入力端子に接続されており、ソース電極が出力端子に接続されていてもよい。さらに、ゲート電圧生成部は、第１トランジスタのゲート電極からソース電極に向けて順方向に接続されたダイオード接続を有していてもよい。この態様によると、第１トランジスタのゲート電極の電位が、ソース電極の電位よりもダイオード接続により閾値電圧に相当する分だけ高くなる。第１トランジスタが、ダイオード接続による閾値電圧によって飽和領域で動作することが保証される。
【００１０】
ゲート電圧生成部は、ｎ型チャネルの電界効果型トランジスタであるとともにゲート電極とドレイン電極が短絡している第２トランジスタと、第１抵抗素子とを有していてもよい。この場合、第２トランジスタのゲート電極が第１トランジスタのゲート電極に接続されており、第２トランジスタのドレイン電極が第１抵抗素子を介して第１トランジスタのドレイン電極と電源電圧入力端子の接続点に接続されており、第２トランジスタのソース電極が第１トランジスタのソース電極に接続されている。この態様によると、第２トランジスタによって構成されるダイオードが、第１トランジスタのゲート電極からソース電極に向けて順方向に接続される。
【００１１】
ゲート電圧生成部は、第２トランジスタのゲート電極とソース電極の間に接続されているコンデンサをさらに有していてもよい。この態様によると、第１抵抗素子とコンデンサが協調してＲＣ回路を構成する。これにより、第２トランジスタを流れる微小電流からノイズが除去され、この結果、第１トランジスタのゲート電極に印加されるゲート電圧が安定する。
【００１２】
ゲート電圧生成部は、第２トランジスタのドレイン電極とゲート電極の間に接続されている第２抵抗素子をさらに有していてもよい。この態様によると、ＲＣ回路によりさらに低いノイズ周波数から除去され、第１トランジスタのゲート電極に印加されるゲート電圧が安定する。
【００１３】
第１トランジスタは、ｐ型チャネルの電界効果型トランジスタであってもよい。この場合、第１トランジスタでは、ソース電極が電源電圧入力端子に接続されており、ドレイン電極が出力端子に接続されていてもよい。ゲート電圧生成部は、第１トランジスタのソース電極からゲート電極に向けて順方向に接続されたダイオード接続を有していてもよい。この態様によると、第１トランジスタのゲート・ソース間の電圧が、ダイオード接続によって閾値電圧に固定される。
【図面の簡単な説明】
【００１４】
【図１】図１は、フィルタ回路の構成の概要を示す。
【図２】図２は、フィルタ回路とそれに設けられている定電流回路部の構成の概要を示す。
【図３】図３は、フィルタ回路のフィルタリング動作の概要を示す。
【図４】図４は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図５】図５は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図６】図６は、本実施例と比較例のフィルタ回路の特性を評価した結果を示す。
【図７】図７は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図８】図８は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図９】図９は、同相ノイズに対策可能なフィルタ回路の一例の構成を示す。
【図１０】図１０は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図１１】図１１は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図１２】図１２は、ｎ型の電界効果型トランジスタのソース電極がバルク（Ｂ）に短絡する場合、ｐ型の半導体基板上に形成されるｎ型の電界効果型トランジスタとｐ型の電界効果型トランジスタの一例の構成を示す。
【図１３】図１３は、ｎ型の電界効果型トランジスタのソース電極が基準電圧（一例では接地電圧）に短絡する場合、ｐ型の半導体基板上に形成されるｎ型の電界効果型トランジスタとｐ型の電界効果型トランジスタの一例の構成を示す。
【図１４】図１４は、フィルタ回路とそれに設けられている定電流回路部の一例の構成を示す。
【図１５】図１５は、従来のＲＣ回路の構成を示す。
【発明を実施するための形態】
【００１５】
図１に例示されるフィルタ回路１は、ＩＣに内蔵して用いられており、外部の電源から供給される電源電圧Ｖinを入力し、その電源電圧Ｖinに重畳するノイズを除去してＩＣの内部回路に出力電圧Ｖoutを提供する。
【００１６】
フィルタ回路１は、電源電圧入力端子ＩＮ１と基準電圧入力端子ＩＮ２と出力端子ＯＵＴ１と定電流回路部２とコンデンサＣ１を備えている。電源電圧入力端子ＩＮ１には、外部の電源から電源電圧Ｖinが入力する。基準電圧入力端子ＩＮ２には、固定された基準電圧が入力しており、一例では接地電圧が入力する。出力端子ＯＵＴ１には、電源電圧Ｖinからノイズが除去された電圧が提供される。定電流回路部２は、電源電圧入力端子ＩＮ１と出力端子ＯＵＴ１の間に接続されている。定電流回路部２は、電源電圧入力端子ＩＮ１に入力する電源電圧Ｖinに依存せずに、定電流を生成することが可能に構成されている。コンデンサＣ１は、定電流回路部２と出力端子ＯＵＴ１の接続点Ｐ１と基準電圧入力端子ＩＮ２の間に接続されている。コンデンサＣ１の容量は、ＩＣに内蔵可能な程度に小さい容量である。
【００１７】
図２に示されるように、定電流回路部２は、メイントランジスタＭ１（第１トランジスタの一例である）とゲート電圧生成部３を有しているのが望ましい。メイントランジスタＭ１は、ｎ型又はｐ型の電界効果型トランジスタである。例えば、メイントランジスタＭ１がｎ型の電界効果型トランジスタの場合、ドレイン電極が電源電圧入力端子ＩＮ１に接続されており、ソース電極が出力端子ＯＵＴ１に接続されており、ゲート電極がゲート電圧生成部３に接続されている。メイントランジスタＭ１がｐ型の効果型トランジスタの場合、ソース電極が電源電圧入力端子ＩＮ１に接続されており、ドレイン電極が出力端子ＯＵＴ１に接続されており、ゲート電極がゲート電圧生成部３に接続されている。ゲート電圧生成部３は、メイントランジスタＭ１が飽和領域で動作するように、メイントランジスタＭ１のゲート電極に入力する固定されたゲート電圧を生成可能に構成されている。なお、以下では、メイントランジスタＭ１がｎ型の電界効果型トランジスタの場合について主に説明する。
【００１８】
図３を参照し、フィルタ回路１の特徴を説明する。図３には、定電流回路部２のメイントランジスタＭ１のＩ−Ｖ曲線が示されている。また、参考のために、抵抗素子のＩ−Ｖ曲線も併せて示されている。なお、このＩ−Ｖ曲線では、横軸がメイントランジスタＭ１のドレイン電極に入力する電源電圧Ｖinに対応し、縦軸がメイントランジスタＭ１のソース電極から出力する電流に対応する。
【００１９】
メイントランジスタＭ１は、ゲート電圧生成部３によって飽和領域で動作するように制御されているので、その動作点が飽和領域に位置している。図３に示されるように、電源電圧入力端子ＩＮ１に入力する電源電圧Ｖinにノイズが重畳していても、メイントランジスタＭ１を通過した電流には、対応するノイズが抑制されている。一方、抵抗素子の場合、電源電圧Ｖinに重畳するノイズに対応して、出力される電流も大きく振幅する。
【００２０】
さらに、フィルタ回路１では、メイントランジスタＭ１の直流抵抗値が小さいことから、大電流を扱うことができる。このため、フィルタ回路１は、電源ラインのように大電流を扱う場面において特に有用である。
【実施例１】
【００２１】
以下、図面を参照し、上記実施形態で開示された定電流回路部２の技術思想を具体化したいくつかの例を例示する。なお、上記実施形態と重複する構成要素に関しては共通の符号を付し、その説明を省略することがある。
【００２２】
図４に示されるように、定電流回路部２は、メイントランジスタＭ１とゲート電圧生成部３を有している。ゲート電圧生成部３は、ダイオード接続された制御用トランジスタＭ２（第２トランジスタの一例である）と、第１抵抗素子Ｒ１とを有している。
【００２３】
メイントランジスタＭ１は、ｎ型の電界効果型トランジスタである。メイントランジスタＭ１では、ドレイン電極が電源電圧入力端子ＩＮ１に接続されており、ソース電極が出力端子ＯＵＴ１に接続されている。
【００２４】
制御用トランジスタＭ２は、ドレイン電極とゲート電極が短絡したｎ型の電界効果型トランジスタである。制御用トランジスタＭ２では、ドレイン電極がメイントランジスタＭ１のドレイン電極と電源電圧入力端子ＩＮ１の接続点Ｐ２に第１抵抗素子Ｒ１を介して接続されており、ソース電極がメイントランジスタＭ１のソース電極に接続されており、ゲート電極がメイントランジスタＭ１のゲート電極に接続されている。この例によると、制御用トランジスタＭ２で構成されるダイオードが、メイントランジスタＭ１のゲート電極からソース電極に向けて順方向に接続されている。なお、制御用トランジスタＭ２のＷ／Ｌ比は、メイントランジスタＭ１のＷ／Ｌ比よりも十分に小さい。このため、制御用トランジスタＭ２を流れる電流は微小なものである。
【００２５】
メイントランジスタＭ１のゲート電極とソース電極の間に制御用トランジスタＭ２で構成されるダイオードが接続されているので、メイントランジスタＭ１のゲート電極の電位が、メイントランジスタＭ１の閾値電圧に相当する分だけソース電極の電位よりも高く固定される。メイントランジスタＭ１の特性が、この閾値電圧に相当するゲート電圧によって飽和領域で動作するように構成されている。このため、メイントランジスタＭ１のゲート電極には、飽和領域で動作するのに必要な固定されたゲート電圧が常に印加されるので、定電流回路部２の定電流動作が安定する。
【００２６】
ゲート電圧生成部３の制御用トランジスタＭ２は、メイントランジスタＭ１に比較して十分に小さい。このため、ゲート電圧生成部３に入力する電源電圧Ｖinのノイズが、出力端子ＯＵＴ１の出力電圧Ｖoutに与える影響は実質的に無視することができる。しかしながら、このようなノイズにも対策したい場合、図５に示されるように、ゲート電圧生成部３が、制御用トランジスタＭ２のゲート電極とソース電極の間に接続されている制御用コンデンサＣ２をさらに有していてもよい。この例では、第１制御用抵抗素子Ｒ１と制御用コンデンサＣ２によってＲＣ回路が構成される。このため、ゲート電圧生成部３に入力する電源電圧Ｖinのノイズの影響がさらに抑制される。
【００２７】
図５のフィルタ回路１において、特性評価をシミュレーションした。フィルタ回路１をＩＣに内蔵する場合を想定し、電源電圧Ｖinが５Ｖ、電源電流が約６．５ｍＡとなる条件でシミュレーションを行った。ここで、比較例は、従来のＲＣ回路１００（図１５参照）である。コンデンサＣ１，Ｃ１００の容量は、ＩＣ化が可能な１００ｐＦとした。また、本実施例の制御用コンデンサＣ２の容量は５０ｐＦであり、第１制御用抵抗素子Ｒ１の抵抗値は１２０ＫΩである。また、本実施例の制御用トランジスタＭ２は、メイントランジスタＭ１の１／２００００の電流比となるＷ／Ｌで構成されている。なお、比較例の抵抗素子の抵抗値は１５０Ωである。
【００２８】
図６に示されるように、本実施例のフィルタ回路１は、従来のＲＣ回路１００（図１５参照）と比較すると、約１０ＭＨｚ以上の帯域において、減衰度が約２０ｄＢも改善された。例えば、本実施例のフィルタ回路１と同等の減衰度を従来のＲＣ回路１００（図１５参照）で達成しようとすると、コンデンサＣ１００には２０００ｐＦもの容量が必要になる。このような容量のコンデンサＣ１００を実現するためには、３ｆＦ／μｍ２のコンデンサを形成できる半導体プロセスにおいては、約８１５×８１５μｍの面積が必要となり、ＩＣに内蔵することはコスト面から大きな不利益となる。このように、本実施例のフィルタ回路１は、ＩＣに内蔵する場合に特に有用な構造であることが検証された。
【００２９】
図７に示されるように、この例のフィルタ回路１では、図５の例と比較すると、ゲート電圧生成部３が、制御用トランジスタＭ２のドレイン電極とゲート電極の間に接続されている第２制御用抵抗素子Ｒ２をさらに有していることを特徴とする。この例では、第１抵抗素子Ｒ１と第２制御用抵抗素子Ｒ２と制御用コンデンサＣ２によってもＲＣ回路が構成され、ゲート電圧生成部３に入力する電源電圧Ｖinのノイズの影響をさらに抑制することができる。
【００３０】
図８に示されるように、この例のフィルタ回路１では、図５の例と比較すると、定電流回路部２が、電源電圧入力端子ＩＮ１とメイントランジスタＭ１の間に接続されているダイオードＤ１を備えていることを特徴としている。ダイオードＤ１は、電源電圧入力端子ＩＮ１からメイントランジスタＭ１に向けて順方向に接続されている。この例では、電源電圧Ｖinが短時間だけ低下するようなノイズを除去することが可能になる。
【００３１】
図９に示されるように、この例のフィルタ回路１は、図５の例と比較すると、基準電圧ライン側に設けられた第３トランジスタＭ３と基準電圧側コンデンサＣ３と基準電圧出力端子ＯＵＴ２を備えていることを特徴としている。第３トランジスタＭ３では、ソース電極が基準電圧入力端子ＩＮ２に接続されており、ドレイン電極が基準電圧出力端子ＯＵＴ２に接続されており、ゲート電極が電源ラインのメイントランジスタＭ１のゲート電極に接続されている。基準電圧側コンデンサＣ３は、第３トランジスタＭ３と基準電圧出力端子ＯＵＴ２の接続点Ｐ３と基準電圧入力端子ＩＮ２の間に接続されている。この例では、電源電圧入力端子ＩＮ１と基準電圧入力端子ＩＮ２に入力する同相ノイズを除去することができる。このため、基準電圧出力端子ＯＵＴ２には、同相ノイズが除去された基準電圧が出力される。
【実施例２】
【００３２】
図１０に示されるフィルタ回路１０では、定電流回路部２のメイントランジスタＭ１が、ｐ型の電界効果型トランジスタであることを特徴としている。メイントランジスタＭ１では、ソース電極が電源電圧入力端子ＩＮ１に接続されており、ドレイン電極が出力端子ＯＵＴ１に接続されている。
【００３３】
また、定電流回路部２のゲート電圧生成部３は、上記したメイントランジスタＭ１がｎ型の電界効果型トランジスタの場合と同様に、制御用トランジスタＭ２と制御用コンデンサＣ２と制御用抵抗素子Ｒ１を備えている。なお、これら制御用トランジスタＭ２と制御用コンデンサＣ２と制御用抵抗素子Ｒ１は、ｐ型のメイントランジスタＭ１に対応して接続されている以外は、その作用効果が図５のものと等価である。
【００３４】
図１１に示されるように、この例のフィルタ回路１０では、図１０の例と比較すると、ゲート電圧生成部３が、制御用定電流回路部４をさらに備えていることを特徴とする。なお、制御用定電流回路部４の回路構成は、図５等で例示した定電流回路部２の回路構成を利用することができる。制御用定電流回路部４は、制御用トランジスタＭ２に定電流を供給することで、制御用トランジスタＭ２を通過する電流を安定させる。この結果、メイントランジスタＭ１には、安定したゲート電圧が印加され、メイントランジスタＭ１の定電流の生成動作が安定する。
【００３５】
また、図１１に示されるフィルタ回路１０では、制御用定電流回路部４を構成するｎ型の電界効果型トランジスタのバルク（Ｂ）に接地電圧が印加されていることを特徴としている。例えば、図４，５，７，８及び９のフィルタ回路１では、メイントランジスタＭ１と制御用トランジスタＭ２のバルク（Ｂ）がソース電極に接続されている。一般的に使用されるｐ型の半導体基板上にこれらメイントランジスタＭ１と制御用トランジスタＭ２のｎ型の電界効果型トランジスタを形成しようとすると、図１２に示すように、ディープｎ型ウェルによってｐ型半導体基板から分離されたｐ型ウェル領域を形成し、その内部にｎ型の電界効果型トランジスタを形成する必要がある。
【００３６】
一方、図１１に示されるフィルタ回路１０では、メイントランジスタＭ１と制御用トランジスタＭ２にｐ型の電界効果型トランジスタが用いられ、制御用定電流回路部４を構成するｎ型の電界効果型トランジスタのバルク（Ｂ）に接地電圧が印加されている。このため、図１３に示すように、ディープｎ型ウェルを省略することが可能になる。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、図１４に示されるように、ｎ型のメイントランジスタＭ１に対して、ｐ型のトランジスタＭ４を用いてゲート電圧生成部３を構成してもよい。また、エンハンスメント型のトランジスタによる接続を中心に説明したが、デプレッション型のトランジスタであっても同様の考え方で構成できる。
【００３８】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１，１０：フィルタ回路
２：定電流回路部
３：ゲート電圧生成部
Ｃ１：コンデンサ
ＩＮ１：電源電圧入力端子
ＩＮ２：基準電圧入力端子
Ｍ１：メイントランジスタ（第１トランジスタの一例）
Ｍ２：制御用トランジスタ（第２トランジスタの一例）
ＯＵＴ１：出力端子
Ｐ１：接続点
【図１】
0005985186.tif 000002
【図２】
0005985186.tif 000003
【図３】
0005985186.tif 000004
【図４】
0005985186.tif 000005
【図５】
0005985186.tif 000006
【図６】
0005985186.tif 000007
【図７】
0005985186.tif 000008
【図８】
0005985186.tif 000009
【図９】
0005985186.tif 000010
【図１０】
0005985186.tif 000011
【図１１】
0005985186.tif 000012
【図１２】
0005985186.tif 000013
【図１３】
0005985186.tif 000014
【図１４】
0005985186.tif 000015
【図１５】
0005985186.tif 000016