(57)【特許請求の範囲】
【請求項１】
抵抗素子と容量素子と誘導素子とを要素として構成されるコンデンサの等価回路モデルをコンピュータによって導出するコンデンサの等価回路モデルの導出方法において、
コンピュータは、
前記コンデンサへの直流電圧印加によって変化する前記要素の特性値の変化率を、前記コンデンサの材質に起因する前記コンデンサの特性変化率を基にして表した無次元係数と、前記コンデンサへの直流印加電圧に応じて特性値が変化する前記要素の直流電圧無印加時の特性値とを掛け合わせ、前記要素の特性値を前記コンデンサへの直流印加電圧に応じた値に補正し、
補正した前記要素の特性値を用いて、前記等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを直列に接続した主共振回路を前記コンデンサの自己共振周波数付近の周波数における特性にフィッティングし、前記主共振回路に直列に接続されて前記等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを並列に接続した副共振回路を前記コンデンサの自己共振周波数を超える副共振周波数付近の周波数における特性にフィッティングし、前記主共振回路に直列に接続されて前記等価回路モデルを構成する抵抗素子と容量素子とを並列に接続した容量性回路を前記コンデンサの自己共振周波数より低域側の周波数における特性にフィッティングし、前記主共振回路に直列に接続されて前記等価回路モデルを構成する抵抗素子と誘導素子とを並列に接続した誘導性回路を前記コンデンサの自己共振周波数より高域側の周波数における特性にフィッティングする
ことを特徴とするコンデンサの等価回路モデルの導出方法。
【請求項２】
抵抗素子と容量素子と誘導素子とを要素として構成されるコンデンサの等価回路モデルをコンピュータによって導出するコンデンサの等価回路モデルの導出方法において、
コンピュータは、
前記コンデンサへの直流電圧印加によって変化する前記要素の特性値の変化率を、前記コンデンサの材質に起因する前記コンデンサの特性変化率を基にして表した無次元係数と、前記コンデンサへの直流印加電圧に応じて特性値が変化する前記要素の直流電圧無印加時の特性値とを掛け合わせ、前記要素の特性値を前記コンデンサへの直流印加電圧に応じた値に補正し、
補正した前記要素の特性値を用いて、前記等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを並列に接続した主共振回路を前記コンデンサの自己共振周波数付近の周波数における特性にフィッティングし、前記主共振回路に並列に接続されて前記等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを直列に接続した副共振回路を前記コンデンサの自己共振周波数を超える副共振周波数付近の周波数における特性にフィッティングし、前記主共振回路に並列に接続されて前記等価回路モデルを構成する抵抗素子と容量素子とを直列に接続した容量性回路を前記コンデンサの自己共振周波数より低域側の周波数における特性にフィッティングし、前記主共振回路に並列に接続されて前記等価回路モデルを構成する抵抗素子と誘導素子とを直列に接続した誘導性回路を前記コンデンサの自己共振周波数より高域側の周波数における特性にフィッティングする
ことを特徴とするコンデンサの等価回路モデルの導出方法。
【請求項３】
前記無次元係数は、前記コンデンサへ直流電圧を印加して測定される前記コンデンサの容量変化率および誘電損失変化率の一方または双方を基に、前記コンデンサへの直流電圧印加に応じて特性値が変化する前記容量素子または前記抵抗素子について表され、
前記補正は、前記コンデンサへの直流印加電圧に応じて容量値が変化する前記容量素子の直流電圧無印加時の容量値または前記コンデンサへの直流印加電圧に応じて抵抗値が変化する前記抵抗素子の直流電圧無印加時の抵抗値に前記無次元係数を掛け合わせて行われることを特徴とする請求項１または請求項２に記載のコンデンサの等価回路モデルの導出方法。
【請求項４】
前記無次元係数は、前記主共振回路および前記副共振回路を構成する前記容量素子に対しては前記容量変化率に設定され、前記容量性回路を構成する前記容量素子に対しては前記容量変化率を前記誘電損失変化率で除算した値に設定され、前記容量性回路または前記誘導性回路を構成する前記抵抗素子に対しては前記誘電損失変化率を前記容量変化率で除算した値に設定されることを特徴とする請求項３に記載のコンデンサの等価回路モデルの導出方法。
【請求項５】
前記要素の特性値の変化率は、前記コンデンサへ印加される直流電圧の近似関数として表されることを特徴とする請求項１から請求項４のいずれか１項に記載のコンデンサの等価回路モデルの導出方法。
【請求項６】
前記近似関数は、前記コンデンサの定格電圧以下で零以上の直流電圧範囲で表され、かつ、関数値が常に正の値をとって前記コンデンサへの直流印加電圧が零のときには１となることを特徴とする請求項５に記載のコンデンサの等価回路モデルの導出方法。
【請求項７】
前記コンデンサの種類を入力する第１のステップと、前記コンデンサへ印加する直流電圧の値を入力する第２のステップと、前記第１のステップで入力された種類の前記コンデンサについて予め用意された前記無次元係数を、前記第１のステップで入力された種類の前記コンデンサの等価回路モデルを構成する前記要素の直流電圧無印加時における特性値に掛け合わせ、前記第２のステップで入力された直流電圧に応じた値に前記要素の特性値を補正する第３のステップと、前記第３のステップで補正した前記要素の特性値を用いて前記等価回路モデルを構成する各前記回路を各前記周波数における各前記特性にフィッティングする第４のステップとをコンピュータに実行させて、請求項１から請求項６のいずれか１項に記載のコンデンサの等価回路モデルの導出方法を機能させるコンピュータプログラム。
【請求項８】
前記コンピュータプログラムを備えるサーバにインターネット網を介してアクセスし、インターネット網に接続された端末から前記コンピュータプログラムを使用する請求項７に記載のコンピュータプログラムの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子と容量素子と誘導素子とを要素として構成されるコンデンサの等価回路モデルの導出方法に関するものである。
【背景技術】
【０００２】
従来、この種のコンデンサの等価回路モデルの導出方法は、電子回路設計における回路シミュレート時に用いられている。回路シミュレートには、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Empahsis）等の回路シミュレータが用いられ、回路シミュレータの中には、電子部品製造メーカのホームページサイトにおいて利用することが出来るものもある。利用者は、パーソナルコンピュータ等の端末からインターネット網を通じて電子部品製造メーカのホームページサイトにアクセスし、回路シミュレータを利用する。【０００３】
従来、コンデンサの等価回路モデルの導出方法としては、例えば、特許文献１に開示されたものがある。この等価回路モデルの導出方法では、第１のステップにおいて、コンデンサの与えられた周波数特性を入力し、第２のステップにおいて、周波数に依存しない抵抗（Ｒ）、キャパシタンス（Ｃ）、インダクタンス（Ｌ）を用いた、時間領域でのシミュレーションが可能な回路として、ＲＣ回路、およびＲＬ回路と、ＲＣＬ回路のいずれかを等価回路モデルとして形成する。そして、第３のステップにおいて、第２のステップで形成した等価回路モデルの精度を判定するための評価関数を合成し、第４のステップにおいて、第３のステップで合成した評価関数を最小化することによって回路定数を決定する。【０００４】
同文献では、上記の構成により、周波数領域でインピーダンスを示されたコンデンサの、時間領域でのシミュレーションが可能な等価回路モデルを導出し、コンデンサの周波数領域または時間領域での電気的特性を、回路シミュレーションによって予測する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２５９４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
コンデンサは、その材質により、静電容量等の特性値が、重畳印加されるＤＣ（直流）バイアス電圧によって変化し、その変化は回路シミュレーションに無視できないものとなる。しかしながら、上記従来の特許文献１に開示されたコンデンサの等価回路モデルの導出方法では、ＤＣバイアス電圧が重畳印加されたときにコンデンサに生じるこの特性変化が、導出されるコンデンサの等価回路モデルに反映されない。【０００７】
このため、上記従来のコンデンサの等価回路モデルの導出方法では、コンデンサに重畳印加されるＤＣバイアス電圧の各値毎に、等価回路モデルを導出する手間が必要となる。さらに、ＤＣバイアス電圧の各値毎に導出される各等価回路モデルは、ＤＣバイアス電圧の印加されていないゼロバイアス時における等価回路モデルとの連続性や関連性が定かでは無く、コンデンサに印加されるその定格電圧までの特性変化を連続的に見通すことは難しい。
【課題を解決するための手段】
【０００８】
本発明はこのような課題を解決するためになされたもので、
抵抗素子と容量素子と誘導素子とを要素として構成されるコンデンサの等価回路モデルをコンピュータによって導出するコンデンサの等価回路モデルの導出方法において、
コンピュータは、
コンデンサへの直流電圧印加によって変化する前記要素の特性値の変化率を、コンデンサの材質に起因するコンデンサの特性変化率を基にして表した無次元係数と、コンデンサへの直流印加電圧に応じて特性値が変化する前記要素の直流電圧無印加時の特性値とを掛け合わせ、前記要素の特性値をコンデンサへの直流印加電圧に応じた値に補正し、
補正した前記要素の特性値を用いて、等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを直列に接続した主共振回路をコンデンサの自己共振周波数付近の周波数における特性にフィッティングし、主共振回路に直列に接続されて等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを並列に接続した副共振回路をコンデンサの自己共振周波数を超える副共振周波数付近の周波数における特性にフィッティングし、主共振回路に直列に接続されて等価回路モデルを構成する抵抗素子と容量素子とを並列に接続した容量性回路をコンデンサの自己共振周波数より低域側の周波数における特性にフィッティングし、主共振回路に直列に接続されて等価回路モデルを構成する抵抗素子と誘導素子とを並列に接続した誘導性回路をコンデンサの自己共振周波数より高域側の周波数における特性にフィッティングすることを特徴とする。
また、本発明は、
抵抗素子と容量素子と誘導素子とを要素として構成されるコンデンサの等価回路モデルをコンピュータによって導出するコンデンサの等価回路モデルの導出方法において、
コンピュータは、
コンデンサへの直流電圧印加によって変化する前記要素の特性値の変化率を、コンデンサの材質に起因するコンデンサの特性変化率を基にして表した無次元係数と、コンデンサへの直流印加電圧に応じて特性値が変化する前記要素の直流電圧無印加時の特性値とを掛け合わせ、前記要素の特性値をコンデンサへの直流印加電圧に応じた値に補正し、
補正した前記要素の特性値を用いて、等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを並列に接続した主共振回路をコンデンサの自己共振周波数付近の周波数における特性にフィッティングし、主共振回路に並列に接続されて等価回路モデルを構成する抵抗素子と容量素子と誘導素子とを直列に接続した副共振回路をコンデンサの自己共振周波数を超える副共振周波数付近の周波数における特性にフィッティングし、主共振回路に並列に接続されて等価回路モデルを構成する抵抗素子と容量素子とを直列に接続した容量性回路をコンデンサの自己共振周波数より低域側の周波数における特性にフィッティングし、主共振回路に並列に接続されて等価回路モデルを構成する抵抗素子と誘導素子とを直列に接続した誘導性回路をコンデンサの自己共振周波数より高域側の周波数における特性にフィッティングすることを特徴とする。
【０００９】
本構成によれば、コンデンサへの直流印加電圧に応じて特性値が変化する、コンデンサの等価回路モデルを構成する抵抗素子または容量素子または誘導素子の要素の直流電圧無印加時の特性値に無次元係数を掛け合わせることで、コンデンサの等価回路モデルを構成する要素の特性値は、コンデンサへの直流印加電圧に応じた値に補正される。このため、従来のコンデンサの等価回路モデルの導出方法におけるような、コンデンサに重畳印加される直流電圧の各値毎に等価回路モデルを導出する手間を要すること無く、コンデンサに重畳印加される直流電圧に応じた特性を備えた等価回路モデルを高精度かつ簡単に導出することが可能になる。【００１３】
本構成によれば、等価回路モデルによってシミュレーションされるコンデンサの特性は、コンデンサの材質に応じて、等価回路モデルが、抵抗素子と容量素子と誘導素子とが直列に接続された主共振回路を含んで構成されることで、自己共振周波数付近の周波数における特性が的確に補正される。また、コンデンサの材質に応じて、等価回路モデルが、抵抗素子と容量素子とが並列に接続された容量性回路を含んで構成されることで、自己共振周波数より低域側の周波数における特性、抵抗素子と容量素子と誘導素子とが並列に接続された副共振回路を含んで構成されることで、自己共振周波数を超える副共振周波数付近の周波数における特性、抵抗素子と誘導素子とが並列に接続された誘導性回路を含んで構成されることで、自己共振周波数より高域側の周波数における特性が、それぞれ的確に補正される。【００１５】
本構成によれば、等価回路モデルによってシミュレーションされるコンデンサの特性は、コンデンサの材質に応じて、等価回路モデルが、抵抗素子と容量素子と誘導素子とが並列に接続された主共振回路を含んで構成されることで、自己共振周波数付近の周波数における特性が的確に補正される。また、コンデンサの材質に応じて、等価回路モデルが、抵抗素子と容量素子とが直列に接続された容量性回路を含んで構成されることで、自己共振周波数より低域側の周波数における特性、抵抗素子と容量素子と誘導素子とが直列に接続された副共振回路を含んで構成されることで、自己共振周波数を超える副共振周波数付近の周波数における特性、抵抗素子と誘導素子とが直列に接続された誘導性回路を含んで構成されることで、自己共振周波数より高域側の周波数における特性が、それぞれ的確に補正される。【００１６】
また、本発明は、
無次元係数が、コンデンサへ直流電圧を印加して測定されるコンデンサの容量変化率および誘電損失変化率の一方または双方を基に、コンデンサへの直流電圧印加に応じて特性値が変化する容量素子または抵抗素子について表され、
補正が、コンデンサへの直流印加電圧に応じて容量値が変化する容量素子の直流電圧無印加時の容量値またはコンデンサへの直流印加電圧に応じて抵抗値が変化する抵抗素子の直流電圧無印加時の抵抗値に無次元係数を掛け合わせて行われることを特徴とする。【００１７】
本構成によれば、コンデンサへの直流電圧印加に応じて特性値が変化する容量素子または抵抗素子について無次元係数が表され、その容量値または抵抗値の特性値は、コンデンサへの直流電圧無印加時の特性値に無次元係数が掛け合わされることで、コンデンサに重畳印加される直流電圧に応じた値に的確に補正される。【００１８】
また、本発明は、前記要素の特性値の変化率が、コンデンサへ印加される直流電圧の近似関数として表されることを特徴とする。【００１９】
本構成によれば、コンデンサの等価回路モデルを構成する抵抗素子または容量素子または誘導素子の要素の特性値は、コンデンサへ印加される直流電圧の近似関数としてその変化率が表されることで、測定によって離散的に得られる値が補完され、直流電圧無印加時の特性値から連続的に把握することが可能になる。このため、コンデンサに重畳印加される直流電圧に応じて導出される各等価回路モデルは、直流電圧無印加時における等価回路モデルとの連続性や関連性が明確になり、コンデンサに印加されるその定格電圧までの特性変化を連続的に見通すことが出来るようになる。【００２０】
また、本発明は、近似関数が、コンデンサの定格電圧以下で零以上の直流電圧範囲で表され、かつ、関数値が常に正の値をとってコンデンサへの直流印加電圧が零のときには１となることを特徴とする。【００２１】
本構成によれば、コンデンサの等価回路モデルを構成する要素の特性値の変化率は、コンデンサの実使用に即した近似関数によって表され、実使用に即した的確な回路シミュレートが行える。【００２２】
また、本発明は、コンデンサの種類を入力する第１のステップと、コンデンサへ印加する直流電圧の値を入力する第２のステップと、第１のステップで入力された種類のコンデンサについて予め用意された無次元係数を、第１のステップで入力された種類のコンデンサの等価回路モデルを構成する前記要素の直流電圧無印加時における特性値に掛け合わせ、第２のステップで入力された直流電圧に応じた値に前記要素の特性値を補正する第３のステップと、第３のステップで補正した前記要素の特性値を用いて等価回路モデルを構成する各回路を各周波数における各特性にフィッティングする第４のステップとをコンピュータに実行させて、上記のいずれかのコンデンサの等価回路モデルの導出方法を機能させるコンピュータプログラムを構成した。
【００２３】
本構成によれば、シミュレートするコンデンサの種類およびコンデンサへ印加する直流電圧の値がコンピュータプログラムに入力されることで、上記のいずれかのコンデンサの等価回路モデルの導出方法がコンピュータプログラムによって機能させられる。従って、入力された種類のコンデンサの等価回路モデルを構成する前記要素の特性値は、コンピュータプログラムにより、直流電圧無印加時における特性値に、入力された種類のコンデンサについて予め用意された無次元係数が掛け合わされて、入力された直流電圧に応じた値に自動的に補正される。このため、本導出方法の利用者は、シミュレートするコンデンサの種類およびコンデンサへ印加する直流電圧の値をコンピュータプログラムに入力するだけで、的確な回路シミュレーションを高精度かつ簡単に行える。この結果、回路シミュレートに関する専門知識を持たない一般の利用者であっても、コンデンサを用いた電子回路の的確な回路シミュレーションを高精度かつ簡単に行える。【００２４】
また、本発明は、前記コンピュータプログラムを備えるサーバにインターネット網を介してアクセスし、インターネット網に接続された端末から前記コンピュータプログラムを使用するコンピュータプログラムの使用方法を構成した。【００２５】
本構成によれば、利用者は、インターネット網に接続された端末から前記コンピュータプログラムを備えるサーバにアクセスすることで、前記コンピュータプログラムを容易に使用することが出来る。このため、本発明によるコンデンサの等価回路モデルの導出方法を多数の利用者に提供することが可能になる。
【発明の効果】
【００２６】
本発明によれば、上記のように、コンデンサに重畳印加される直流電圧に応じた特性を備えた等価回路モデルを高精度かつ簡単に導出することが可能になる。さらに、コンデンサに重畳印加される直流電圧に応じて導出される各等価回路モデルは、直流電圧無印加時における等価回路モデルとの連続性や関連性が明確になり、コンデンサに印加されるその定格電圧までの特性変化を連続的に見通すことが出来るようになる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施の形態によるコンデンサの等価回路モデルの導出方法が適用される積層セラミックコンデンサの斜視図である。
【図２】本発明によるコンデンサの等価回路モデルの導出方法を概念的に説明する図である。
【図３】本発明の一実施の形態によるコンデンサの等価回路モデルの具体的な一例を示す回路図である。
【図４】図１に示す積層セラミックコンデンサへのＤＣバイアス電圧の印加による、コンデンサの特性変化を測定するための測定回路図である。
【図５】（ａ）は、ＤＣバイアス電圧の無印加時におけるコンデンサの複素インピーダンスＺの絶対値ＭａｇＺと等価直列抵抗ＥＳＲとについて、図３に示す等価回路モデルを使って計算した計算値を測定値と比較して示すグラフ、（ｂ）は、（ａ）に示す測定値と計算値との比を、絶対値ＭａｇＺと等価直列抵抗ＥＳＲとについて示したグラフである。
【図６】（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、主共振回路だけによって計算される計算値とを比較して示すグラフ、（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、主共振回路だけによって計算される計算値とを比較して示すグラフである。
【図７】（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、容量性回路の各並列回路によって計算される計算値とを比較して示すグラフ、（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、容量性回路の各並列回路によって計算される計算値とを比較して示すグラフである。
【図８】（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、第１の副共振回路の各並列回路によって計算される計算値とを比較して示すグラフ、（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、第１の副共振回路の各並列回路によって計算される計算値とを比較して示すグラフである。
【図９】（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、誘導性回路の各並列回路によって計算される計算値とを比較して示すグラフ、（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、誘導性回路の各並列回路によって計算される計算値とを比較して示すグラフである。
【図１０】（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、第２の副共振回路の各並列回路によって計算される計算値とを比較して示すグラフ、（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、第２の副共振回路の各並列回路によって計算される計算値とを比較して示すグラフである。
【図１１】（ａ）は、定格電圧のＤＣバイアス電圧を印加した時におけるコンデンサの複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフ、（ｂ）は、定格電圧のＤＣバイアス電圧を印加した時におけるコンデンサの等価直列抵抗ＥＳＲについて、図３に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。
【図１２】（ａ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧を印加した時におけるコンデンサの複素インピーダンスＺの絶対値ＭａｇＺについて、測定値と、本実施の形態の導出方法を使わないで計算した計算値との比を示すグラフ、（ｂ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧を印加した時におけるコンデンサの複素インピーダンスＺの絶対値ＭａｇＺについて、測定値と、本実施の形態の導出方法で計算した計算値との比を示すグラフである。
【図１３】（ａ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧を印加した時におけるコンデンサの等価直列抵抗ＥＳＲについて、測定値と、本実施の形態の導出方法を使わないで計算した計算値との比を示すグラフ、（ｂ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧を印加した時におけるコンデンサの等価直列抵抗ＥＳＲについて、測定値と、本実施の形態の導出方法で計算した計算値との比を示すグラフである。
【図１４】（ａ）は、表１に示されるコンデンサの容量変化率Ｋcを、コンデンサへ印加されるＤＣバイアス電圧の近似関数として表したグラフ、（ｂ）は、表１に示されるコンデンサの誘電損失変化率Ｋdを、コンデンサへ印加されるＤＣバイアス電圧の近似関数として表したグラフである。
【図１５】表１に示される容量変化率Ｋcおよび誘電損失変化率Ｋdを表す近似関数を構成する基底関数ｇｎ（ｘ）の設定例を示すグラフである。
【図１６】図３に示したインピーダンス展開型等価回路モデルの変形例による回路図である。
【図１７】（ａ）は、本発明の一実施の形態によるコンデンサの等価回路モデルの他の一例を示すアドミタンス展開型等価回路モデルの回路図、（ｂ）は、（ａ）に示したアドミタンス展開型等価回路モデルの変形例による回路図である。
【発明を実施するための形態】
【００２８】
次に、本発明の一実施の形態によるコンデンサの等価回路モデルの導出方法を積層セラミックコンデンサに適用した場合について、説明する。
【００２９】
積層セラミックコンデンサ１は、図１に示すように、表面実装型のチップ・コンデンサであり、セラミック層が積層されて略直方体の形状をした誘電体２の両端部に、一対の電極端子３ａ，３ｂを備える。誘電体２の内部には、コンデンサを構成する複数の内部電極が相互に対向している。一対の電極端子３ａ，３ｂは、相互に対向するこれら各内部電極に接続されている。このような積層セラミックコンデンサ１は、抵抗成分と容量成分と誘導成分とを備えて、形成されている。
【００３０】
本実施の形態の等価回路モデルでは、積層セラミックコンデンサ１は、図２に概念的に示すように、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを要素として構成され、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを直列に接続して成る主共振回路１１と、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを並列に接続して成る副共振回路１２と、抵抗素子Ｒと容量素子Ｃとを並列に接続して成る容量性回路１３と、抵抗素子Ｒと誘導素子Ｌとを並列に接続して成る誘導性回路１４とが、直列に接続されて構成される。
【００３１】
このような積層セラミックコンデンサ１の電極端子３ａ，３ｂ間には、交流電圧ｖ１にＤＣバイアス電圧ｖ２が重畳して印加される。本発明のコンデンサの等価回路モデルの導出方法においては、コンデンサ１へのＤＣバイアス電圧ｖ２の印加によって変化する抵抗素子Ｒまたは容量素子Ｃまたは誘導素子Ｌの要素の特性値の変化率を、コンデンサ１の誘電体２の材質に起因するコンデンサ１の特性変化率を基にして、無次元係数１５として表す。そして、適用ルール１６に従い、主共振回路１１、副共振回路１２、容量性回路１３または誘導性回路１４を構成する上記要素の特性値を、コンデンサ１へ印加されるＤＣバイアス電圧ｖ２に応じた値に補正する。
【００３２】
本実施の形態では、無次元係数１５は、コンデンサ１へＤＣバイアス電圧ｖ２を印加して測定されるコンデンサ１の容量変化率Ｋcおよび誘電損失変化率Ｋdの一方または双方を基に、コンデンサ１へのＤＣバイアス電圧ｖ２の印加に応じて特性値が変化する容量素子Ｃまたは抵抗素子Ｒについて表される。適用ルール１６は、コンデンサ１へ印加されるＤＣバイアス電圧ｖ２に応じて特性値が変化する上記要素の、ＤＣバイアス電圧ｖ２の無印加時における特性値に、無次元係数１５を掛け合わすルールである。特性値の補正は、ＤＣバイアス電圧ｖ２に応じて容量値が変化する容量素子Ｃの直流電圧無印加時における容量値、およびＤＣバイアス電圧ｖ２に応じて抵抗値が変化する抵抗素子Ｒの直流電圧無印加時における抵抗値に、適用ルール１６に従って無次元係数１５を掛け合わせて行われる。適用ルール１６におけるこの無次元係数１５の掛け合わせは、容量変化率Ｋcおよび誘電損失変化率Ｋdの一方または双方の組合わせを、後述するように、乗算、除算することで、行われる。
【００３３】
図３は、コンデンサ１の等価回路モデルの具体的な一例を示す回路図である。この例では、主共振回路１１Ａと、容量性回路１３Ａと、第１の副共振回路１２Ａと、誘導性回路１４Ａと、第２の副共振回路１２Ｂとが直列に接続されて、等価回路モデルが構成されている。
【００３４】
主共振回路１１Ａは、抵抗素子Ｒ１と容量素子Ｃ１と誘導素子Ｌ１とが直列に接続されて成る。抵抗素子Ｒ１の抵抗値は２．４６×１００[ｍΩ]、容量素子Ｃ１の容量値は８．１４×１００[μＦ]、誘導素子Ｌ１のインダクタンスは１．１７×１０２[ｐＨ]である。ＤＣバイアス電圧ｖ２の印加による主共振回路１１Ａの抵抗素子Ｒ１および誘導素子Ｌ１の特性変化は、コンデンサ１の内部電極および電極端子３ａ，３ｂの金属材料や、コンデンサ１の構造等に起因して起き、誘電体２の材質に起因しては起きない。一方、ＤＣバイアス電圧ｖ２の印加による容量素子Ｃ１の特性変化は、誘電体２の材質に起因して起きる。従って、主共振回路１１Ａでは、ＤＣバイアス電圧ｖ２の印加電圧に応じて容量素子Ｃ１の特性を補正する必要がある。この補正における適用ルール１６には、容量素子Ｃ１の容量値に容量変化率Ｋcを乗算する適用ルールＩを採用する。この場合、無次元係数１５は容量変化率Ｋcに設定されることとなる。
【００３５】
容量性回路１３Ａは、抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と容量素子Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６との５つの各並列回路１３Ａ１，１３Ａ２，１３Ａ３，１３Ａ４，１３Ａ５が直列に接続されて成る。抵抗素子Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の抵抗値はそれぞれ５．８１×１０３、５．５８×１０２、６．４３×１０１、７．０７×１００、１．７４×１００[ｍΩ]であり、容量素子Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６の容量値はそれぞれ５．５０×１０２、７．１６×１０２、８．８６×１０２、１．４０×１０３、１．２５×１０３[μＦ]である。容量性回路１３Ａを構成するこれら抵抗素子Ｒ２〜Ｒ５および容量素子Ｃ２〜Ｃ５は全て、ＤＣバイアス電圧ｖ２の印加により、誘電体２の材質に起因して特性が変化する。従って、容量性回路１３Ａでは、ＤＣバイアス電圧ｖ２の印加電圧に応じて抵抗素子Ｒ２〜Ｒ５および容量素子Ｃ２〜Ｃ５の全要素の特性を補正する必要がある。
【００３６】
容量素子Ｃ２〜Ｃ５の補正における無次元係数１５の適用ルール１６には、容量素子Ｃ２〜Ｃ５の容量値に容量変化率Ｋcを乗算し、誘電損失変化率Ｋdで除算する適用ルールIIを採用する。この場合、無次元係数１５は容量変化率Ｋcを誘電損失変化率Ｋdで除算した値に設定されることとなる。また、抵抗素子Ｒ２〜Ｒ５の補正における無次元係数１５の適用ルール１６には、抵抗素子Ｒ２〜Ｒ５の抵抗値に誘電損失変化率Ｋdを乗算し、容量変化率Ｋcで除算する適用ルールIIIを採用する。この場合、無次元係数１５は誘電損失変化率Ｋdを容量変化率Ｋcで除算した値に設定されることとなる。
【００３７】
第１の副共振回路１２Ａは、抵抗素子Ｒ７と容量素子Ｃ７と誘導素子Ｌ２との並列回路１２Ａ１、および抵抗素子Ｒ８と容量素子Ｃ８と誘導素子Ｌ３との並列回路１２Ａ２が直列に接続されて成る。抵抗素子Ｒ７，Ｒ８の抵抗値はそれぞれ１．６３×１００、２．９５×１００[ｍΩ]、容量素子Ｃ７，Ｃ８の容量値はそれぞれ９．３６×１０１、２．４２×１０１[μＦ]、誘導素子Ｌ２，Ｌ３のインダクタンスはそれぞれ２．０１×１０１、４．６０×１０１[ｐＨ]である。第１の副共振回路１２Ａのこれら各要素のうち、ＤＣバイアス電圧ｖ２の印加により誘電体２の材質に起因して特性が変化する要素は、容量素子Ｃ７，Ｃ８である。従って、第１の副共振回路１２Ａでは、ＤＣバイアス電圧ｖ２の印加電圧に応じて容量素子Ｃ７，Ｃ８の特性を補正する必要がある。この補正における無次元係数１５の適用ルール１６には、容量素子Ｃ７，Ｃ８の容量値に容量変化率Ｋcを乗算する適用ルールIVを採用する。この場合、無次元係数１５は容量変化率Ｋcに設定されることとなる。
【００３８】
誘導性回路１４Ａは、抵抗素子Ｒ９，Ｒ１０，Ｒ１１と誘導素子Ｌ４，Ｌ５，Ｌ６との３つの各並列回路１４Ａ１，１４Ａ２，１４Ａ３が直列に接続されて成る。抵抗素子Ｒ９，Ｒ１０，Ｒ１１の抵抗値はそれぞれ１．５０×１０１、３．２０×１０１、９．７３×１０１[ｍΩ]であり、誘導素子Ｌ４，Ｌ５，Ｌ６のインダクタンスはそれぞれ３．６６×１０２、６．０４×１０１、２．３２×１０１[ｐＨ]である。誘導性回路１４Ａを構成するこれら抵抗素子Ｒ９〜Ｒ１１と誘導素子Ｌ４〜Ｌ６の、ＤＣバイアス電圧ｖ２の印加による特性変化は、誘電体２の材質に起因しては起きない。従って、誘導性回路１４Ａでは、ＤＣバイアス電圧ｖ２の印加電圧に応じて特性を補正する必要はない。しかし、コンデンサ１の構成要素の材質によっては、誘導性回路１４Ａの特性がＤＣバイアス電圧ｖ２の印加によって変化する場合も有る。その場合には、適用ルール１６として、ＤＣバイアス電圧ｖ２の印加による誘導性回路１４Ａの特性変化を補償する適切な適用ルールを採用する。
【００３９】
第２の副共振回路１２Ｂは、抵抗素子Ｒ１２と容量素子Ｃ９と誘導素子Ｌ７との並列回路１２Ｂ１、および抵抗素子Ｒ１３と容量素子Ｃ１０と誘導素子Ｌ８との並列回路１２Ｂ２が直列に接続されて成る。抵抗素子Ｒ１２，Ｒ１３の抵抗値はそれぞれ４．７７×１０３、１．００×１０８[ｍΩ]、容量素子Ｃ９，Ｃ１０の容量値はそれぞれ１．０１×１０−５、４．７３×１０−６[μＦ]、誘導素子Ｌ７，Ｌ８のインダクタンスはそれぞれ４．２４×１０１、５．２５×１０１[ｐＨ]である。第２の副共振回路１２Ｂを構成するこれら各要素の、ＤＣバイアス電圧ｖ２の印加による特性変化は、誘電体２の材質に起因しては起きない。従って、第２の副共振回路１２Ｂでも、ＤＣバイアス電圧ｖ２の印加電圧に応じて特性を補正する必要はない。
【００４０】
図４は、積層セラミックコンデンサ１へのＤＣバイアス電圧ｖ２の印加によるコンデンサ１の特性変化を測定するための測定回路図である。
【００４１】
被測定対象である積層セラミックコンデンサ１には、第１の抵抗Ｚ０１と交流電圧源２１との直列回路が並列に接続されており、交流電圧源２１によって０．０１[Ｖrms]の交流電圧ｖ１が印加される。また、直流電圧源２２によりＤＣバイアス電圧ｖ２が交流電圧ｖ１に重畳してコンデンサ１に印加される。抵抗２３、コイル２４およびコンデンサ２５はＲＦチョーク回路を構成しており、直流電圧源２２の側に高周波が及ばないようにしている。また、コンデンサ１には第２の抵抗Ｚ０２が並列に接続されている。測定は、第１の抵抗Ｚ０１の一端のport-1と第２の抵抗Ｚ０２の一端のport-2との間にネットワークアナライザを接続し、測定温度２５±３℃の下で、ＤＣバイアス電圧ｖ２をコンデンサ１の電極端子３ａ，３ｂ間に６０秒間印加して行う。
【００４２】
図５（ａ）は、ＤＣバイアス電圧ｖ２の無印加時（ｖ２＝０[Ｖ]）におけるコンデンサ１の複素インピーダンスＺの絶対値ＭａｇＺと等価直列抵抗ＥＳＲとについて、図３に示した等価回路モデルを使って計算した計算値を、図４に示す測定回路で測定した測定値と比較して示すグラフである。
【００４３】
同グラフの横軸は周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの値[Ω]を表す。ここで、目盛りには１０の累乗値が振ってあり、例えば１Ｅ＋２は１×１０２(＝１００)を表し、「Ｅ」は底の１０、＋２は指数を表す。また、１Ｅ−３は同様に１×１０-3(＝０．００１)を表す。また、絶対値ＭａｇＺの測定値は実線の特性線３１ａ、計算値は破線の特性線３１ｂで示され、等価直列抵抗ＥＳＲの測定値は実線の特性線３２ａ、計算値は破線の特性線３２ｂで示される。
【００４４】
同グラフに示されるように、複素インピーダンスＺの絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの計算値は、共に、１００[Ｈｚ]〜８．５[ＧＨｚ]の全帯域にわたって良好に測定値にフィッテイングしていることが確認された。
【００４５】
図５（ｂ）は、同図（ａ）に示す上記の測定値と計算値との比を、絶対値ＭａｇＺと等価直列抵抗ＥＳＲとについて示したグラフである。
【００４６】
同グラフの横軸は周波数[Ｈｚ]、縦軸は測定値と計算値との比（＝測定値／計算値）を表す。また、絶対値ＭａｇＺについての比は実線の特性線３１ｃで示され、等価直列抵抗ＥＳＲについての比は破線の特性線３２ｃで示される。
【００４７】
同グラフに示されるように、測定値と計算値との比は、複素インピーダンスＺの絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの双方共に、１００[Ｈｚ]〜８．５[ＧＨｚ]の全帯域にわたって１に近似しており、計算値が測定値に良好にフィッテイングしていることが確認された。
【００４８】
図６（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、主共振回路１１Ａだけによって計算される計算値とを比較して示すグラフである。また、同図（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、主共振回路１１Ａだけによって計算される計算値とを比較して示すグラフである。
【００４９】
これらグラフの横軸は共に周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの各値[Ω]を表す。また、等価回路モデル全体によって計算される計算値は、絶対値ＭａｇＺについては実線の特性線３１ｂ、等価直列抵抗ＥＳＲについては実線の特性線３２ｂによって示される。これらは図５（ａ）に示す特性線３１ｂおよび３２ｂと同じで、上記のように測定値にフィッティングしている。主共振回路１１Ａだけによって計算される計算値は、絶対値ＭａｇＺについては破線の特性線３１ｄ、等価直列抵抗ＥＳＲについては破線の特性線３２ｄによって示される。
【００５０】
これら各グラフに示されるように、主共振回路１１Ａだけでは、等価回路モデル全体によって計算される計算値つまり測定値に近似しないことが理解される。特に、等価直列抵抗ＥＳＲについては、測定値から大きくかけ離れていることが理解される。
【００５１】
図７（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、容量性回路１３Ａの各並列回路１３Ａ１〜１３Ａ５によって計算される計算値とを比較して示すグラフである。また、同図（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、容量性回路１３Ａの各並列回路１３Ａ１〜１３Ａ５によって計算される計算値とを比較して示すグラフである。
【００５２】
これらグラフも、横軸は共に周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの各値[Ω]を表す。また、等価回路モデル全体によって測定値にフィッティングして計算される計算値も、絶対値ＭａｇＺについては実線の特性線３１ｂ、等価直列抵抗ＥＳＲについては実線の特性線３２ｂによって示される。容量性回路１３Ａの並列回路１３Ａ１，１３Ａ２，１３Ａ３，１３Ａ４，１３Ａ５によって計算される計算値は、絶対値ＭａｇＺについては破線の特性線３１ｅ１，３１ｅ２，３１ｅ３，３１ｅ４，３１ｅ５、等価直列抵抗ＥＳＲについては破線の特性線３２ｅ１，３２ｅ２，３２ｅ３，３２ｅ４，３２ｅ５によって示される。
【００５３】
この容量性回路１３Ａの並列回路１３Ａ１〜１３Ａ５により、コンデンサ１の自己共振周波数よりも低域側の容量性領域の周波数帯におけるＥＳＲ特性が、等価回路モデル全体の特性線３２ｂにフィッティングされる。つまり、主共振回路１１Ａだけによる計算では、図６（ｂ）に示すように、低域側の容量性領域の周波数帯で、特性線３２ｄは特性線３２ｂとかけ離れていたが、容量性回路１３Ａによって図７（ｂ）の特性線３２ｅ１〜３２ｅ５に示す各特性が主共振回路１１Ａによる特性線３２ｄの特性に加えられることで、低域側の容量性領域の周波数帯におけるＥＳＲ特性が測定値にフィッティングされる。なお、容量性回路１３Ａを構成する並列回路の数がさらに増えると、より広い帯域の特性が滑らかにフィッティングされる。
【００５４】
図８（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、第１の副共振回路１２Ａの各並列回路１２Ａ１，１２Ａ２によって計算される計算値とを比較して示すグラフである。また、同図（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、第１の副共振回路１２Ａの各並列回路１２Ａ１，１２Ａ２によって計算される計算値とを比較して示すグラフである。
【００５５】
これらグラフも、横軸は共に周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの各値[Ω]を表す。また、等価回路モデル全体によって測定値にフィッティングして計算される計算値も、絶対値ＭａｇＺについては実線の特性線３１ｂ、等価直列抵抗ＥＳＲについては実線の特性線３２ｂによって示される。第１の副共振回路１２Ａの並列回路１２Ａ１，１２Ａ２によって計算される計算値は、絶対値ＭａｇＺについては破線の特性線３１ｆ１，３１ｆ２、等価直列抵抗ＥＳＲについては破線の特性線３２ｆ１，３２ｆ２によって示される。
【００５６】
この第１の副共振回路１２Ａの並列回路１２Ａ１，１２Ａ２により、コンデンサ１の自己共振周波数を超える副共振周波数付近の周波数における、緩やかな曲率でグラフ上方に突出する特性変化が測定値にフィッティングされる。つまり、主共振回路１１Ａだけによる計算では、図６に示すように、自己共振周波数を超える副共振周波数付近の周波数で、特性線３１ｄおよび特性線３２ｄは、特性線３１ｂおよび３２ｂの、緩やかな曲率でグラフ上方に突出する特性変化を持てない。しかし、第１の副共振回路１２Ａにより、図８（ａ）の特性線３１ｆ１，３１ｆ２に示す特性および図８（ｂ）の特性線３２ｆ１，３２ｆ２に示す特性が、図６（ａ）の特性線３１ｄおよび図６（ｂ）の特性線３２ｄに示す特性に加えられることで、自己共振周波数を超える副共振周波数付近の、緩やかな曲率でグラフ上方に突出する特性が測定値にフィッティングされる。
【００５７】
図９（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、誘導性回路１４Ａの各並列回路１４Ａ１〜１４Ａ３によって計算される計算値とを比較して示すグラフである。また、同図（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、誘導性回路１４Ａの各並列回路１４Ａ１〜１４Ａ３によって計算される計算値とを比較して示すグラフである。
【００５８】
これらグラフも、横軸は共に周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの各値[Ω]を表す。また、等価回路モデル全体によって測定値にフィッティングして計算される計算値も、絶対値ＭａｇＺについては実線の特性線３１ｂ、等価直列抵抗ＥＳＲについては実線の特性線３２ｂによって示される。誘導性回路１４Ａの並列回路１４Ａ１，１４Ａ２，１４Ａ３によって計算される計算値は、絶対値ＭａｇＺについては破線の特性線３１ｇ１，３１ｇ２，３１ｇ３、等価直列抵抗ＥＳＲについては破線の特性線３２ｇ１，３２ｇ２，３２ｇ３によって示される。
【００５９】
この誘導性回路１４Ａの並列回路１４Ａ１〜１４Ａ３により、コンデンサ１の自己共振周波数よりも高域側の誘導性領域の周波数帯における絶対値ＭａｇＺ特性およびＥＳＲ特性が、等価回路モデル全体の特性線３１ｂおよび特性線３２ｂにフィッティングされる。つまり、主共振回路１１Ａだけでは、図６に示すように、高域側の誘導性領域の周波数帯で、特性線３１ｄおよび特性線３２ｄは特性線３１ｂおよび特性線３２ｂとかけ離れていたが、誘導性回路１４Ａにより、図９（ａ）の特性線３１ｇ１〜３１ｇ３に示す各特性および図９（ｂ）の特性線３２ｇ１〜３２ｇ３に示す各特性が主共振回路１１Ａによる特性線３１ｄおよび特性線３２ｄの特性に加えられることで、高域側の誘導性領域の周波数帯における絶対値ＭａｇＺ特性およびＥＳＲ特性が測定値にフィッティングされる。なお、誘導性回路１４Ａを構成する並列回路の数がさらに増えると、より広い帯域の特性が滑らかにフィッティングされる。
【００６０】
図１０（ａ）は、複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示す等価回路モデル全体によって計算される計算値と、第２の副共振回路１２Ｂの各並列回路１２Ｂ１，１２Ｂ２によって計算される計算値とを比較して示すグラフである。また、同図（ｂ）は、等価直列抵抗ＥＳＲについて、図３に示す等価回路モデル全体によって計算される計算値と、第２の副共振回路１２Ｂの各並列回路１２Ｂ１，１２Ｂ２によって計算される計算値とを比較して示すグラフである。
【００６１】
これらグラフも、横軸は共に周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの各値[Ω]を表す。また、等価回路モデル全体によって測定値にフィッティングして計算される計算値も、絶対値ＭａｇＺについては実線の特性線３１ｂ、等価直列抵抗ＥＳＲについては実線の特性線３２ｂによって示される。第２の副共振回路１２Ｂの並列回路１２Ｂ１，１２Ｂ２によって計算される計算値は、絶対値ＭａｇＺについては破線の特性線３１ｈ１，３１ｈ２、等価直列抵抗ＥＳＲについては破線の特性線３２ｈ１，３２ｈ２によって示される。
【００６２】
この第２の副共振回路１２Ｂの並列回路１２Ｂ１，１２Ｂ２によっても、コンデンサ１の自己共振周波数よりも高域側の周波数帯における絶対値ＭａｇＺ特性およびＥＳＲ特性のフィッティングが行われる。第２の副共振回路１２Ｂの並列回路１２Ｂ１による特性線３２ｈ１は、高域周波数におけるＥＳＲ特性のフィッテイングに寄与し、並列回路１２Ｂ２による特性線３１ｈ２は、高域側の周波数帯における絶対値ＭａｇＺ特性の微調に寄与している。
【００６３】
図３に示す本実施の形態の一例による等価回路モデルは、主共振回路１１Ａ、容量性回路１３Ａ、第１の副共振回路１２Ａ、誘導性回路１４Ａおよび第２の副共振回路１２Ｂが上述した各特性を発揮することで、等価回路全体として、ＤＣバイアス電圧ｖ２の無印加時における複素インピーダンスＺの絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの計算値を、図５（ａ）に示すように、実測される測定値に良好にフィッテイングさせる。
【００６４】
また、図４に示す測定回路を用い、０[Ｖ]から定格電圧の６．３[Ｖ]までの各ＤＣバイアス電圧ｖ２をコンデンサ１の電極端子３ａ，３ｂ間に印加して、各ＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の特性変化を測定した。測定は、前述したように、port-1とport-2との間にネットワークアナライザを接続し、測定周波数１[ｋＨｚ]、測定温度２５±３℃の下で、ＤＣバイアス電圧ｖ２を６０秒間印加して行った。
【００６５】
この測定では、コンデンサ１の複素インピーダンスＺ、または複素インピーダンスＺの絶対値ＭａｇＺと等価直列抵抗ＥＳＲとの測定値を、各ＤＣバイアス電圧ｖ２について得た。そして、この測定値から、コンデンサ１の等価直列容量ＥＳＣを次の（１）式から、誘電損失tanδを次の（２）式から計算した。ここで、Ｉｍ（Ｚ）は複素インピーダンスＺの虚部、Ｒｅ（Ｚ）は複素インピーダンスＺの実部を表す。
【数１】
0005861774.tif 000002
【数２】
0005861774.tif 000003
【００６６】
以下の表１は、この計算によって求めたコンデンサ１の等価直列容量Ｃ[μＦ]、誘電損失tanδ[％]、並びにこれらのＤＣバイアス電圧ｖ２無印加時の特性値に対する容量変化率Ｋc[−]および誘電損失変化率Ｋd[−]を示す。容量変化率Ｋcおよび誘電損失変化率Ｋdは次元を持たない無次元量であり、[−]はこれらが無次元であることを表している。
【表１】
0005861774.tif 000004
【００６７】
図１１（ａ）は、定格電圧の６．３[Ｖ]のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の複素インピーダンスＺの絶対値ＭａｇＺについて、図３に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は絶対値ＭａｇＺの値[Ω]を表す。絶対値ＭａｇＺの、ＤＣバイアス電圧ｖ２が０[Ｖ]の測定値は実線の特性線３１ａ、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の測定値は実線の特性線３１ｉで示される。また、絶対値ＭａｇＺの、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の計算値は破線の特性線３１ｊで示される。
【００６８】
図１１（ｂ）は、同じく６．３[Ｖ]のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の等価直列抵抗ＥＳＲについて、図３に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は等価直列抵抗ＥＳＲの値[Ω]を表す。等価直列抵抗ＥＳＲの、ＤＣバイアス電圧ｖ２が０[Ｖ]の測定値は実線の特性線３２ａ、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の測定値は実線の特性線３２ｉで示される。また、等価直列抵抗ＥＳＲの、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の計算値は破線の特性線３２ｊで示される。
【００６９】
同各グラフに示される計算値は、図２および図３を使って説明した適用ルール１６に従い、表１に示される容量変化率Ｋcおよび誘電損失変化率Ｋdから求まる無次元係数１５を適用し、本実施の形態の導出方法を用いて計算したものである。同各グラフに示されるように、複素インピーダンスＺの絶対値ＭａｇＺおよび等価直列抵抗ＥＳＲの、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の特性線３１ｊおよび３２ｊに示される各計算値は、共に、１００[Ｈｚ]〜８．５[ＧＨｚ]の全帯域にわたり、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の特性線３１ｉおよび３２ｉに示される各測定値に良好に一致している。
【００７０】
なお、ＤＣバイアス電圧ｖ２をコンデンサ１に重畳印加した場合は、数ＭＨｚ（＝１０＋６Ｈｚ）の周波数帯で測定値の特性線３１ｊおよび３２ｊにノイズのような波形が見られる。しかし、これらは、コンデンサ１を構成する誘電体２の圧電特性による構造共振によるものであるので、本実施の形態の等価回路モデルの導出方法においては無視した。
【００７１】
図１２（ａ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の複素インピーダンスＺの絶対値ＭａｇＺについて、図４に示す測定回路を用いて測定した測定値と、適用ルール１６に従った無次元係数１５の適用を行わないで計算した計算値との比を示すグラフである。また、同図（ｂ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の複素インピーダンスＺの絶対値ＭａｇＺについて、図４に示す測定回路を用いて測定した測定値と、適用ルール１６に従った無次元係数１５の適用を行って本実施の形態の導出方法で計算した計算値との比を示すグラフである。
【００７２】
これら各グラフの横軸は周波数[Ｈｚ]、縦軸は測定値と計算値との比（＝測定値／計算値）を表す。また、ＤＣバイアス電圧ｖ２が０[Ｖ]の時の比は実線の特性線３１ｋ、ＤＣバイアス電圧ｖ２が３．１５[Ｖ]の時の比は長破線の特性線３１ｍ、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の時の比は短破線の特性線３１ｎで示される。
【００７３】
測定値と計算値との比は、同図（ａ）に示す無次元係数１５の適用を行わないで計算した計算値との比を示すグラフでは、ＤＣバイアス電圧ｖ２が印加された時の特性線３１ｍ，３１ｎが低域側で１に近似されていない。しかし、同図（ｂ）に示す無次元係数１５の適用を行って計算した計算値との比を示すグラフでは、ＤＣバイアス電圧ｖ２が印加された時の特性線３１ｍ，３１ｎを全周波数帯域にわたって１に近似することが出来た。
【００７４】
図１３（ａ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の等価直列抵抗ＥＳＲについて、図４に示す測定回路を用いて測定した測定値と、適用ルール１６に従った無次元係数１５の適用を行わないで計算した計算値との比を示すグラフである。また、同図（ｂ）は、０[Ｖ]，３．１５[Ｖ]，６．３[Ｖ]の３水準のＤＣバイアス電圧ｖ２を印加した時におけるコンデンサ１の等価直列抵抗ＥＳＲについて、図４に示す測定回路を用いて測定した測定値と、適用ルール１６に従った無次元係数１５の適用を行って本実施の形態の導出方法で計算した計算値との比を示すグラフである。
【００７５】
これら各グラフも、横軸は周波数[Ｈｚ]、縦軸は測定値と計算値との比（＝測定値／計算値）を表す。また、ＤＣバイアス電圧ｖ２が０[Ｖ]の時の比は実線の特性線３２ｋ、ＤＣバイアス電圧ｖ２が３．１５[Ｖ]の時の比は長破線の特性線３２ｍ、ＤＣバイアス電圧ｖ２が６．３[Ｖ]の時の比は短破線の特性線３２ｎで示される。
【００７６】
測定値と計算値との比は、同図（ａ）に示す無次元係数１５の適用を行わないで計算した計算値との比を示すグラフでは、ＤＣバイアス電圧ｖ２が印加された時の特性線３２ｍ，３２ｎが低域側で１に近似されていない。しかし、同図（ｂ）に示す無次元係数１５の適用を行って計算した計算値との比を示すグラフでは、ＤＣバイアス電圧ｖ２が印加された時の特性線３２ｍ，３２ｎを全周波数帯域にわたって１に近似することが出来た。
【００７７】
図１４（ａ）は、表１に示されるコンデンサ１の容量変化率Ｋcを、コンデンサ１へ印加されるＤＣバイアス電圧ｖ２の近似関数として表したグラフである。また、同図（ｂ）は、表１に示されるコンデンサ１の誘電損失変化率Ｋdを、コンデンサ１へ印加されるＤＣバイアス電圧ｖ２の近似関数として表したグラフである。
【００７８】
これらグラフの横軸はＤＣバイアス電圧(DC bias voltage)ｖ２[Ｖ]、縦軸は、それぞれ容量変化率Ｋc[％]および誘電損失変化率Ｋd[％]である。また、容量変化率Ｋcの近似関数は特性線４１、誘電損失変化率Ｋdの近似関数は特性線４２で表される。また、四角印のプロットは、表１に示される容量変化率Ｋcおよび誘電損失変化率Ｋdの測定値である。
【００７９】
容量変化率Ｋcおよび誘電損失変化率Ｋdがこのように近似関数として表されることにより、表１のように離散して測定される測定値間の、連続した任意のＤＣバイアス電圧ｖ２についての容量変化率Ｋcおよび誘電損失変化率Ｋdを補完することが出来、連続した任意のＤＣバイアス電圧ｖ２についての無次元係数１５を求めることが出来る。従って、このように求めた無次元係数１５を適用ルール１６に従って前述のように抵抗素子Ｒおよび容量素子Ｃの特性値に掛け合わすことで、連続した任意のＤＣバイアス電圧ｖ２に対する等価回路モデルの導出と、導出したこの等価回路モデルを用いた回路特性の計算が可能になる。
【００８０】
上記の近似関数は、本実施の形態では、次の（３）式に一般形を示す関数に設定した。この関数の設定に際しては、(i)コンデンサ１の定格電圧６．３[Ｖ]以下で零以上の直流電圧範囲で表され、定格電圧以下における離散データを補完できること、(ii)関数値が常に正の値をとって零または負にならないこと、(iii)コンデンサ１へのＤＣバイアス電圧ｖ２が零のときには関数値が１となることを条件とした。
【数３】
0005861774.tif 000005
【００８１】
上記の（３）式における変数ｘはＤＣバイアス電圧ｖ２を表し、関数ｆ（ｘ）は次の（４）式に表される。
【数４】
0005861774.tif 000006
【００８２】
上記の（４）式における多項式の基底関数ｇｎ（ｘ）（＝ｇ１（ｘ），ｇ２（ｘ），…ｇＮ（ｘ））は、互いに一次独立であり、かつ、ｘ＝０で値が零となる関数である。また、ｂｎ（＝ｂ１，ｂ２，…ｂＮ）は後述する展開係数である。一般的には、基底関数としてｘのべき乗（ｘｎ）を設定する場合が多いが、収束の速さや関数の振る舞いを限定する場合は、これ以外を選んでよい。ｘのべき乗（ｘｎ）を選んだ場合は、データ数が少ないときに波形が波打つ現象を呈することがあるため、ここではｘのべき乗（ｘｎ）に代えて次の（５）式に示す関数を基底関数に設定した。
【数５】
0005861774.tif 000007
【００８３】
上記の（５）式におけるｎは２以上の自然数（ｎ≧２）である。また、ｃ、Δｘは定数であり、ｃ＞０、Δｘ＞０で、関数の勾配（急峻性）に応じて調整する未定係数である。なお、ここに示す基底関数は１つの設定例であり、実際にはこの限りではない。
【００８４】
例えば、ｃ＝２、Δｘ＝３とした場合、基底関数ｇｎ（ｘ）は次の（６）式に示され、ｎ＝１〜５としたとき、図１５に示すグラフのように表される。
【数６】
0005861774.tif 000008
【００８５】
同グラフの横軸はＤＣバイアス電圧ｖ２を表す変数ｘ、縦軸は基底関数ｇｎ（ｘ）の値である。同グラフに示されるように、ｇ１（ｘ）は直線、ｇ２（ｘ），ｇ３（ｘ），ｇ４（ｘ），ｇ５（ｘ）は一定値に漸近する曲線で示される。容量変化率Ｋcおよび誘電損失変化率Ｋdは図１４に示すグラフのようにＤＣバイアス電圧ｖ２の増加に伴って一定値に漸近するため、この基底関数ｇｎ（ｘ）によって近似することが出来る。
【００８６】
また、図１４に示す容量変化率Ｋcおよび誘電損失変化率Ｋdの近似関数４１および４２の特性曲線は、（３）式の一般形における底ａを１０として（ａ＝１０）、上記のように５次までの基底関数ｇｎ（ｘ）を用いて展開したものである。また、展開係数ｂｎ（ｎ＝１〜５）は最小二乗法を用いて導出した。次の表２は、このときの容量変化率Ｋcおよび誘電損失変化率Ｋdそれぞれの展開係数ｂｎ（ｎ＝１〜５）を示す。
【表２】
0005861774.tif 000009
【００８７】
従って、容量変化率Ｋcおよび誘電損失変化率Ｋdの近似関数４１および４２は、以下の（７）式および（８）式に示される数式の近似関数ｋc（ｘ）およびｋd（ｘ）で表される。
【数７】
0005861774.tif 000010
【数８】
0005861774.tif 000011
【００８８】
このような本実施の形態の図３に示す等価回路モデルでは、前述したように、コンデンサ１へのＤＣバイアス電圧ｖ２の印加に応じて、コンデンサ１の等価回路モデルを構成する抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８の特性値が、コンデンサ１を構成する誘電体２の材質に起因して変化する。しかし、本実施の形態の等価回路モデルの導出方法によれば、ＤＣバイアス電圧ｖ２の印加に応じて特性値が変化するこれら抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８のＤＣバイアス電圧ｖ２無印加時の特性値に、無次元係数１５を適用ルール１６に従って前述したように掛け合わせることで、抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８の特性値は、コンデンサ１へのＤＣバイアス電圧ｖ２の印加電圧に応じた値に補正される。このため、従来のコンデンサの等価回路モデルの導出方法におけるような、コンデンサ１に重畳印加されるＤＣバイアス電圧ｖ２の各値毎に等価回路モデルを導出する手間を要すること無く、コンデンサ１に重畳印加されるＤＣバイアス電圧ｖ２に応じた特性を備えた等価回路モデルを高精度かつ簡単に導出することが可能になる。
【００８９】
また、本実施の形態では、等価回路モデルが、図２に示すように、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとから成る主共振回路１１および副共振回路１２を回路要素として構成される。コンデンサ１はその自己共振周波数や自己共振周波数を超える副共振周波数付近でその特性が図５（ａ）に示すように変化するが、本構成によれば、等価回路モデルが、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとから成る主共振回路１１および副共振回路１２を回路要素として備えるので、その特性変化を的確にシミュレーションすることが出来るようになる。
【００９０】
また、本実施の形態では、等価回路モデルは、図２に示すように、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを直列に接続して成る主共振回路１１と、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを並列に接続して成る副共振回路１２と、抵抗素子Ｒと容量素子Ｃとを並列に接続して成る容量性回路１３と、抵抗素子Ｒと誘導素子Ｌとを並列に接続して成る誘導性回路１４とを直列に接続して構成される。
【００９１】
本構成によれば、等価回路モデルによってシミュレーションされるコンデンサ１の特性は、コンデンサ１の誘電体２の材質に応じて、等価回路モデルが主共振回路１１を含んで構成されることで、図６に示すように、自己共振周波数付近の周波数における特性が的確に補正される。また、コンデンサ１の誘電体２の材質に応じて、等価回路モデルが容量性回路１３を含んで構成されることで、図７に示すように、自己共振周波数より低域側の周波数における特性、副共振回路１２を含んで構成されることで、図８に示すように、自己共振周波数を超える副共振周波数付近の周波数における特性、誘導性回路１４を含んで構成されることで、図９に示すように、自己共振周波数より高域側の周波数における特性が、それぞれ的確に補正される。
【００９２】
また、本実施の形態では、無次元係数１５は、図３を用いて説明した適用ルール１６のように、コンデンサ１へＤＣバイアス電圧ｖ２を印加して測定されるコンデンサ１の容量変化率Ｋcおよび誘電損失変化率Ｋdの一方または双方を基に、コンデンサ１へのＤＣバイアス電圧ｖ２の印加に応じて特性値が変化する抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８について、表される。そして、これら要素の特性値の補正は、ＤＣバイアス電圧ｖ２に応じて容量値が変化する容量素子Ｃ１，Ｃ７，Ｃ８のＤＣバイアス電圧ｖ２の無印加時の容量値、およびＤＣバイアス電圧ｖ２に応じて抵抗値が変化する抵抗素子Ｒ２〜Ｒ６のＤＣバイアス電圧ｖ２の無印加時の抵抗値に、無次元係数１５を掛け合わせて行われる。
【００９３】
本構成によれば、コンデンサ１へのＤＣバイアス電圧ｖ２の印加に応じて特性値が変化する抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８の容量値および抵抗値は、コンデンサ１へのＤＣバイアス電圧ｖ２無印加時の特性値に無次元係数１５が掛け合わされることで、コンデンサ１に重畳印加されるＤＣバイアス電圧ｖ２に応じた値に的確に補正される。
【００９４】
また、本実施の形態では、容量素子Ｃ１，Ｃ７，Ｃ８および抵抗素子Ｒ２〜Ｒ６の特性値の変化率である容量変化率Ｋcおよび誘電損失変化率Ｋdが、コンデンサ１へ印加されるＤＣバイアス電圧ｖ２の近似関数として、例えば、（７）式および（８）式のように表される。
【００９５】
本構成によれば、コンデンサ１の等価回路モデルを構成する容量素子Ｃ１，Ｃ７，Ｃ８および抵抗素子Ｒ２〜Ｒ６の特性値は、その変化率である容量変化率Ｋcおよび誘電損失変化率Ｋdが図１４に示すような近似関数４１および４２に表されることで、表１に示されるように測定によって離散的に得られる値が補完され、ＤＣバイアス電圧ｖ２の無印加時の特性値から連続的に把握することが可能になる。このため、コンデンサ１に重畳印加されるＤＣバイアス電圧ｖ２に応じて導出される各等価回路モデルは、ＤＣバイアス電圧ｖ２無印加時における等価回路モデルとの連続性や関連性が明確になり、コンデンサ１に印加されるその定格電圧までの特性変化を連続的に見通すことが出来るようになる。
【００９６】
また、本実施の形態では、（３）式および（４）式に一般形が表される近似関数が、コンデンサ１の定格電圧以下で零以上の直流電圧範囲で表され、かつ、関数値が常に正の値をとってコンデンサ１へのＤＣバイアス電圧ｖ２が零のときには１となる。本構成によれば、コンデンサ１の等価回路モデルを構成する抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８の特性値の変化率は、コンデンサ１の実使用に即した近似関数によって表され、実使用に即した的確な回路シミュレートが行える。
【００９７】
なお、上記の実施形態の説明においては、コンデンサ１の誘電体２がセラミックから形成される場合について説明した。しかし、コンデンサ１の誘電体２の材質はセラミックに限定されるものではなく、他の材質の誘電体からなるコンデンサにも同様に本発明を適用することが出来る。
【００９８】
また、上記の実施形態の説明においては、コンデンサ１へのＤＣバイアス電圧ｖ２の印加に応じて、抵抗素子Ｒ２〜Ｒ６および容量素子Ｃ１，Ｃ７，Ｃ８の特性値が変化する場合について説明した。しかし、コンデンサ１の誘電体２の材質によっては、等価回路モデルを構成するその他の抵抗素子Ｒや容量素子Ｃ、また、誘導素子Ｌの特性値が変化する場合もある。その場合にも、上記の実施の形態と同様にして、ＤＣバイアス電圧ｖ２無印加時のその特性値に適用ルール１６に従って無次元係数１５を掛け合わすことで、各要素の特性は、コンデンサ１に重畳印加されるＤＣバイアス電圧ｖ２に応じた値に的確に補正される。
【００９９】
また、上記の実施形態の説明においては、等価回路モデルが、図２に示すように、主共振回路１１と副共振回路１２と容量性回路１３と誘導性回路１４とが直列に接続されて、インピーダンス展開型に構成される場合について説明した。しかし、等価回路モデルは、コンデンサ１の誘電体２の材質に応じ、これら回路のうちの１つから構成されるようにしてもよい。また、これらの回路うちの複数が直列に接続されて構成されるようにしてもよい。
【０１００】
また、図１６に示す等価回路モデルのように、主共振回路１１と副共振回路１２と容量性回路１３と誘導性回路１４との直列回路に、抵抗素子Ｒ１４や容量素子Ｃ１１などを浮遊成分として並列に接続して追加するようにしてもよい。なお、同図において図２と同一部分には同一符号を付してその説明は省略する。また、主共振回路１１の容量素子Ｃに抵抗素子Ｒ１５を絶縁抵抗として並列に接続して追加するようにしてもよい。このように回路素子を追加することで、インピーダンス展開型等価回路モデルの特性についての調整自由度は向上する。
【０１０１】
また、等価回路モデルは、図１７（ａ）に示すように、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを並列に接続して成る主共振回路５１と、抵抗素子Ｒと容量素子Ｃと誘導素子Ｌとを直列に接続して成る副共振回路５２と、抵抗素子Ｒと容量素子Ｃとを直列に接続して成る容量性回路５３と、抵抗素子Ｒと誘導素子Ｌとを直列に接続して成る誘導性回路５４とを電極端子３ａ，３ｂ間に並列に接続して、アドミタンス展開型に構成するようにしてもよい。また、コンデンサ１の誘電体２の材質に応じ、これら回路のうちの１つから構成されるようにしてもよい。また、これらの回路うちの複数が直列に接続されて構成されるようにしてもよい。
【０１０２】
本構成によっても、上記等価回路モデルによってシミュレーションされるコンデンサ１の特性は、コンデンサ１の誘電体２の材質に応じて、等価回路モデルが主共振回路５１を含んで構成されることで、自己共振周波数付近の周波数における特性が的確に補正される。また、コンデンサ１の誘電体２の材質に応じて、等価回路モデルが容量性回路５３を含んで構成されることで、自己共振周波数より低域側の周波数における特性、副共振回路５２を含んで構成されることで、自己共振周波数を超える副共振周波数付近の周波数における特性、誘導性回路５４を含んで構成されることで、自己共振周波数より高域側の周波数における特性が、それぞれ的確に補正される。
【０１０３】
そして、上記の実施の形態のように、コンデンサ１へのＤＣバイアス電圧ｖ２に応じて特性値が変化する抵抗素子Ｒまたは容量素子Ｃまたは誘導素子ＬのＤＣバイアス電圧ｖ２無印加時の特性値に、無次元係数を所定の適用ルールに従って掛け合わせることで、ＤＣバイアス電圧ｖ２に応じて特性値が変化する抵抗素子Ｒまたは容量素子Ｃまたは誘導素子Ｌの特性値は、コンデンサ１へのＤＣバイアス電圧ｖ２の印加電圧に応じた値に補正される。
【０１０４】
また、等価回路モデルは、図１７（ｂ）に示す等価回路モデルのように、各回路に直列に抵抗素子Ｒ１６や誘導素子Ｌ９などを浮遊成分として直列に接続して追加するようにしてもよい。また、主共振回路５１の誘導素子Ｌに抵抗素子Ｒ１７を絶縁抵抗として直列に接続して追加するようにしてもよい。このように回路素子を追加することで、アドミタンス展開型等価回路モデルの特性についての調整自由度は向上する。
【産業上の利用可能性】
【０１０５】
上述した本実施の形態の等価回路モデルの導出方法は、次のコンピュータプログラムを用いることで、簡単に利用することが出来る。このコンピュータプログラムは、電子回路設計に用いるコンデンサ１の種類を入力する第１のステップと、コンデンサ１へ印加するＤＣバイアス電圧ｖ２の値を入力する第２のステップと、第１のステップで入力された種類のコンデンサ１についてメモリに予め用意された無次元係数１５を、上述した本実施の形態のように、第１のステップで入力された種類のコンデンサ１の等価回路モデルを構成する回路要素のＤＣバイアス電圧ｖ２無印加時における特性値に掛け合わせ、第２のステップで入力されたＤＣバイアス電圧ｖ２に応じた値に回路要素の特性値を補正する第３のステップとを備え、上述した本実施の形態の等価回路モデルの導出方法を機能させる。【０１０６】
本実施の形態のコンデンサの等価回路モデルの導出方法は、上記のように、シミュレートするコンデンサ１の種類およびコンデンサ１へ印加するＤＣバイアス電圧ｖ２の値がコンピュータプログラムに単に入力されることで、コンピュータプログラムによって機能させられる。従って、入力された種類のコンデンサ１の等価回路モデルを構成する回路要素の特性値は、コンピュータプログラムにより、ＤＣバイアス電圧ｖ２無印加時における特性値に、入力された種類のコンデンサ１について予め用意された無次元係数１５が掛け合わされて、入力されたＤＣバイアス電圧ｖ２に応じた値に自動的に補正される。このため、本導出方法の利用者は、シミュレートするコンデンサ１の種類およびコンデンサ１へ印加するＤＣバイアス電圧ｖ２の値をコンピュータプログラムに入力するだけで、的確な回路シミュレーションを高精度かつ簡単に行える。この結果、回路シミュレートに関する専門知識を持たない一般の利用者であっても、コンデンサ１を用いた電子回路の的確な回路シミュレーションを高精度かつ簡単に行える。【０１０７】
また、上記のコンピュータプログラムは、上記コンピュータプログラムを備える電子部品製造メーカなどのサーバにインターネット網を介してアクセスすることで、インターネット網に接続されたパーソナルコンピュータ等の端末から使用することが出来る。本構成によれば、利用者は、インターネット網に接続された端末から上記コンピュータプログラムを備えるサーバにアクセスすることで、上記コンピュータプログラムを容易に使用することが出来る。このため、本実施の形態によるコンデンサの等価回路モデルの導出方法を多数の利用者に提供することが可能になる。
【符号の説明】
【０１０８】
１…積層セラミックコンデンサ
２…誘電体
３ａ，３ｂ…電極端子
１１，１１Ａ…主共振回路
１２，１２Ａ，１２Ｂ…副共振回路
１３，１３Ａ…容量性回路
１４，１４Ａ…誘導性回路
１５…無次元係数
１６…適用ルール
２１…交流電圧源
２２…直流電圧源
Ｒ，Ｒ１〜Ｒ１７…抵抗素子
Ｃ，Ｃ１〜Ｃ１１…容量素子
Ｌ，Ｌ１〜Ｌ９…誘導素子
【図１】
0005861774.tif 000012
【図２】
0005861774.tif 000013
【図３】
0005861774.tif 000014
【図４】
0005861774.tif 000015
【図５】
0005861774.tif 000016
【図６】
0005861774.tif 000017
【図７】
0005861774.tif 000018
【図８】
0005861774.tif 000019
【図９】
0005861774.tif 000020
【図１０】
0005861774.tif 000021
【図１１】
0005861774.tif 000022
【図１２】
0005861774.tif 000023
【図１３】
0005861774.tif 000024
【図１４】
0005861774.tif 000025
【図１５】
0005861774.tif 000026
【図１６】
0005861774.tif 000027
【図１７】
0005861774.tif 000028