(57)【特許請求の範囲】
【請求項１】
外部接続端子が形成された基板と、
前記基板の第一面上に載置されたコントローラと、
前記第一面上に載置されて、前記コントローラの一方側に配置された第１スペーサと、
前記第一面上に載置されて、前記コントローラを挟んで前記第１スペーサの反対側に載置された第２スペーサと、
前記第１スペーサと前記第２スペーサとに跨らせて、前記第１スペーサと前記第２スペーサとの上に載置されたメモリチップと、
前記メモリチップ、前記第１スペーサ、前記第２スペーサ、および前記基板に囲まれた空間および前記メモリチップの周囲を封止する樹脂モールド部と、
前記基板の第一面に形成された複数の基板側電極パッドと、
前記コントローラに形成された複数のコントローラ側電極パッドと、
前記メモリチップに形成された複数のチップ側電極パッドと、
前記基板に形成された前記基板側電極パッド同士を電気的に接続するパッド間配線層と、
前記基板に形成された前記基板側電極パッドと前記外部接続端子とを電気的に接続する端子用配線層と、を備え、
前記第２スペーサは前記第１スペーサより小さく、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記外部接続端子とが前記端子用配線層を介して電気的に接続され、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続され、前記チップ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記メモリチップとが前記パッド間配線層を介して電気的に接続され、
前記第１スペーサおよび前記第２スペーサのうち前記メモリチップが載置される載置面の高さは、前記コントローラの高さおよび前記コントローラ側電極パッドに接続される金属ワイヤが通過する高さよりも高く、
前記基板側電極パッドのうち、前記端子用配線層につながる基板側電極パッドは、前記基板の第一面における略中央の領域に形成され、
前記コントローラは、平面視において略方形形状を呈しており、
前記コントローラの平面視における一辺に沿って、前記外部接続端子と電気的に接続される前記コントローラ側電極パッドが形成され、
平面視において前記基板の第一面における略中央の領域に形成された前記基板側電極パッドと、前記一辺に沿って形成された前記コントローラ側電極パッドとが、前記金属ワイヤを介して電気的に接続され、
前記空間の開放側から見た前記空間の断面積のほうが、前記空間の開放側から見た前記メモリチップ上に設けられる樹脂モールド部の断面積よりも大きい半導体装置。
【請求項２】
外部接続端子が形成された基板と、
前記基板の第一面上に載置されたコントローラと、
前記第一面上に載置されて、前記コントローラの一方側に配置された第１スペーサと、
前記第一面上に載置されて、前記コントローラを挟んで前記第１スペーサの反対側に載置された第２スペーサと、
前記第１スペーサと前記第２スペーサとに跨らせて、前記第１スペーサと前記第２スペーサとの上に載置されたメモリチップと、
前記メモリチップ、前記第１スペーサ、前記第２スペーサ、および前記基板に囲まれた空間および前記メモリチップの周囲を封止する樹脂モールド部と、
前記基板の第一面に形成された複数の基板側電極パッドと、
前記コントローラに形成された複数のコントローラ側電極パッドと、
前記メモリチップに形成された複数のチップ側電極パッドと、
前記基板に形成された前記基板側電極パッド同士を電気的に接続するパッド間配線層と、
前記基板に形成された前記基板側電極パッドと前記外部接続端子とを電気的に接続する端子用配線層と、を備え、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記外部接続端子とが前記端子用配線層を介して電気的に接続され、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続され、前記チップ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記メモリチップとが前記パッド間配線層を介して電気的に接続され、
前記基板側電極パッドのうち、前記端子用配線層につながる基板側電極パッドは、前記基板の第一面における略中央の領域に形成され、
前記コントローラは、平面視において略方形形状を呈しており、
前記コントローラの平面視における一辺に沿って、前記外部接続端子と電気的に接続される前記コントローラ側電極パッドが形成され、
平面視において前記基板の第一面における略中央の領域に形成された前記基板側電極パッドと、前記一辺に沿って形成された前記コントローラ側電極パッドとが、前記金属ワイヤを介して電気的に接続される半導体装置。
【請求項３】
外部接続端子が形成された基板と、
前記基板の第一面上に載置されたコントローラと、
前記第一面上に載置されて、前記コントローラの一方側に配置された第１スペーサと、
前記第一面上に載置されて、前記コントローラを挟んで前記第１スペーサの反対側に載置された第２スペーサと、
前記第１スペーサと前記第２スペーサとに跨らせて、前記第１スペーサと前記第２スペーサとの上に載置されたメモリチップと、
前記メモリチップ、前記第１スペーサ、前記第２スペーサ、および前記基板に囲まれた空間および前記メモリチップの周囲を封止する樹脂モールド部と、
前記基板の第一面に形成された複数の基板側電極パッドと、
前記コントローラに形成された複数のコントローラ側電極パッドと、
前記メモリチップに形成された複数のチップ側電極パッドと、
前記基板に形成された前記基板側電極パッド同士を電気的に接続するパッド間配線層と、
前記基板に形成された前記基板側電極パッドと前記外部接続端子とを電気的に接続する端子用配線層と、を備え、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記外部接続端子とが前記端子用配線層を介して電気的に接続され、
前記コントローラ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続され、前記チップ側電極パッドと前記基板側電極パッドとが金属ワイヤで接続されることで、前記コントローラと前記メモリチップとが前記パッド間配線層を介して電気的に接続され、
前記空間の開放側から見た前記空間の断面積のほうが、前記空間の開放側から見た前記メモリチップ上に設けられる樹脂モールド部の断面積よりも大きい半導体装置。
【請求項４】
前記第１スペーサおよび前記第２スペーサのうち前記メモリチップが載置される載置面の高さは、前記コントローラの高さおよび前記コントローラ側電極パッドに接続される金属ワイヤが通過する高さよりも高い請求項２または３に記載の半導体装置。
【請求項５】
外部接続端子が形成された基板の第一面上に、平面視において略方形形状を呈するコントローラを載置し、
前記第一面上の、前記コントローラの一方側に第１スペーサを載置し、
前記第一面上の、前記コントローラを挟んで前記第１スペーサの反対側に第２スペーサを載置し、
前記第１スペーサと前記第２スペーサとに跨らせて、前記第１スペーサと前記第２スペーサとの上にメモリチップを載置し、
前記コントローラの平面視における一辺に沿って形成されたコントローラ側電極パッドと、平面視において前記基板の第一面における略中央の領域に形成された基板側電極パッドとを金属ワイヤで接続して、前記コントローラと前記外部接続端子とを前記基板側電極パッドと前記外部接続端子とを電気的に接続する端子用配線層を介して電気的に接続し、
前記コントローラ側電極パッドと前記基板側電極パッドとを金属ワイヤで接続するとともに、前記メモリチップに形成されたチップ側電極パッドと前記基板側電極パッドとを金属ワイヤで接続して、前記コントローラと前記メモリチップとを前記基板側電極パッド同士を電気的に接続するパッド間配線層を介して電気的に接続し、
前記メモリチップ、前記第１スペーサ、前記第２スペーサ、および前記基板に囲まれた空間および前記メモリチップの周囲を樹脂モールド部で一括封止する、半導体装置の製造方法。
【請求項６】
外部接続端子が形成された基板の第一面上にコントローラを載置し、
前記第一面上の、前記コントローラの一方側に第１スペーサを載置し、
前記第一面上の、前記コントローラを挟んで前記第１スペーサの反対側に第２スペーサを載置し、
前記第１スペーサと前記第２スペーサとに跨らせて、前記第１スペーサと前記第２スペーサとの上にメモリチップを載置し、
前記コントローラに形成されたコントローラ側電極パッドと、前記基板の第一面に形成された基板側電極パッドとを金属ワイヤで接続して、前記コントローラと前記外部接続端子とを前記基板側電極パッドと前記外部接続端子とを電気的に接続する端子用配線層を介して電気的に接続し、
前記コントローラ側電極パッドと前記基板側電極パッドとを金属ワイヤで接続するとともに、前記メモリチップに形成されたチップ側電極パッドと前記基板側電極パッドとを金属ワイヤで接続して、前記コントローラと前記メモリチップとを前記基板側電極パッド同士を電気的に接続するパッド間配線層を介して電気的に接続し、
前記メモリチップ、前記第１スペーサ、前記第２スペーサ、および前記基板に囲まれた空間および前記メモリチップの周囲を樹脂モールド部で一括封止し、
前記空間の開放側から見た前記空間の断面積のほうが、前記空間の開放側から見た前記メモリチップ上に設けられる樹脂モールド部の断面積よりも大きい半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、配線層が形成された基板上にコントローラおよびメモリチップを載置した半導体装置が知られている。このような半導体装置では、基板上に載置されたコントローラやメモリチップを覆うように合成樹脂でモールドすることで、半導体装置の外郭を構成する樹脂モールド部が形成される。
【０００３】
基板に設けられたコントローラと外部接続端子とは、基板に形成された配線層や金属ワイヤを介して電気的に接続される。また、コントローラとメモリチップとは、基板に形成された配線層や金属ワイヤを介して電気的に接続される。
【０００４】
基板上の中央部であって、基板とメモリチップとの間の空間にコントローラを配置して、配線層や金属ワイヤを含んだ配線の等長化や短縮化を図り、外部接続端子、コントローラ、メモリチップ間で送受信される信号の品質向上が図られる。例えば、基板とメモリチップとの間の空間、すなわちコントローラの周囲には、接着材が充填されて、コントローラの周囲には接着剤層が形成される。このような、半導体装置では、製品の反りを抑えることが望まれている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許７６２９６９５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、コントローラと外部接続端子を結ぶ配線や、コントローラとメモリチップとを結ぶ配線の等長化や短縮化を図るとともに、製品の反りの抑制を図ることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、外部接続端子が形成された基板と、基板の第一面上に載置されたコントローラと、第一面上に載置されて、コントローラの一方側に配置された第１スペーサと、第一面上に載置されて、コントローラを挟んで第１スペーサの反対側に載置された第２スペーサと、第１スペーサと第２スペーサとに跨らせて、第１スペーサと第２スペーサとの上に載置されたメモリチップと、メモリチップ、第１スペーサ、第２スペーサ、および基板に囲まれた空間およびメモリチップの周囲を封止する樹脂モールド部と、を備える半導体装置が提供される。基板の第一面には複数の基板側電極パッドが形成される。コントローラには複数のコントローラ側電極パッドが形成される。メモリチップには複数のチップ側電極パッドが形成される。基板には、基板側電極パッド同士を電気的に接続するパッド間配線層と、基板側電極パッドと外部接続端子とを電気的に接続する端子用配線層とが形成される。第２スペーサは第１スペーサより小さい。コントローラ側電極パッドと基板側電極パッドとが金属ワイヤで接続されることで、コントローラと外部接続端子とが端子用配線層を介して電気的に接続される。コントローラ側電極パッドと基板側電極パッドとが金属ワイヤで接続され、チップ側電極パッドと基板側電極パッドとが金属ワイヤで接続される。これにより、コントローラとメモリチップとがパッド間配線層を介して電気的に接続される。第１スペーサおよび第２スペーサのうちメモリチップが載置される載置面の高さは、コントローラの高さおよびコントローラ側電極パッドに接続される金属ワイヤが通過する高さよりも高い。基板側電極パッドのうち、端子用配線層につながる基板側電極パッドは、基板の第１面における略中央の領域に形成される。コントローラは、平面視において略方形形状を呈しており、コントローラの平面視における一辺に沿って、外部接続端子と電気的に接続されるコントローラ側電極パッドが形成され、平面視において基板の第１面における略中央の領域に一辺が位置するようにコントローラが配置される。空間の開放側から見た空間の断面積のほうが、空間の開放側から見たメモリチップ上に設けられる樹脂モールド部の断面積よりも大きい半導体装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施の形態にかかる半導体装置の概略構成を示す正面断面図である。
【図２】図２は、図１に示すＡ−Ａ線に沿った矢視断面図であって、半導体装置の横断面図である。
【図３】図３は、図１に示すＢ−Ｂ線に沿った矢視図であって、半導体装置の底面図である。
【図４】図４は、図１に示すＣ−Ｃ線に沿った矢視図であって、樹脂モールド部とメモリチップを省略した半導体装置の平面図である。
【図５】図５は、基板、コントローラ、メモリチップを電気的に接続させる配線の概略構成を示すための模式図である。
【図６】図６は、第１の実施の形態にかかる半導体装置の製造手順を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置およびその製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１０】
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体装置の概略構成を示す正面断面図である。図２は、図１に示すＡ−Ａ線に沿った矢視断面図であって、半導体装置の横断面図である。図３は、図１に示すＢ−Ｂ線に沿った矢視図であって、半導体装置の底面図である。図４は、図１に示すＣ−Ｃ線に沿った矢視図であって、樹脂モールド部とメモリチップを省略した半導体装置の平面図である。なお、図面の簡単化のために、ハッチングを省略している。
【００１１】
半導体装置５０は、基板２、コントローラ４、スペーサ６、メモリチップ８、樹脂モールド部１０を備える。基板２は、例えば絶縁性樹脂基板の内部や表面に配線層を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。このような基板２として、ガラス−エポキシ樹脂やガラス−ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などを用いたプリント配線板が使用される。基板２は、例えば５０μｍから３００μｍの厚さで形成される。
【００１２】
図３に示すように、基板２の裏面（第二面）２ｂは、ソルダレジスト（図示せず）で覆われており、ソルダレジストがエッチングされた部分には、導電性のパターンとして、例えば銅箔パターンが形成されている。基板２の裏面２ｂに形成された複数の導電性のパターンが、外部システムとの信号の送受信を可能とする外部接続端子１２となる。本実施の形態では、外部接続端子１２は、基板２の裏面２ｂの略全域にわたって形成されている。
【００１３】
図４に示すように、基板２の表面（第一面）２ａは、ソルダレジスト（図示せず）で覆われており、ソルダレジストが開口された部分には、導電性のパターンとして、例えば銅箔パターンが形成されている。基板２の表面２ａに形成された複数の導電性のパターンの一部が、基板側電極パッド１４となる。
【００１４】
コントローラ４は、複数のメモリチップ８から、データの書き込みや読み出しを行うメモリチップ８を選択する。コントローラ４は、選択したメモリチップ８へのデータの書き込みや、選択したメモリチップ８に記憶されたデータの読み出しなどを制御する。コントローラ４は、基板２の表面２ａ上に載置され、熱硬化性樹脂を用いた接着剤９によって基板２に接着される。
【００１５】
コントローラ４の上面には、複数の電極パッド（コントローラ側電極パッド１６）が形成されている。コントローラ４の上面は、平面視において略方形形状を呈している。コントローラ側電極パッド１６は、コントローラ４の上面の４辺に沿って並べて配置されている。コントローラ４の上面の平面視における４辺のうちの１辺（第一辺４ａ）に沿って配置されるコントローラ側電極パッド１６は、後述する端子用配線層を介して外部接続端子１２と接続される電極パッドとなる。コントローラ４は、平面視において第一辺４ａが基板２の表面２ａの略中央と近接する（理想的には略中央となる領域に位置する）ように配置される。
【００１６】
スペーサ６は、基板２と同様に、絶縁性の樹脂材料、例えばガラス−エポキシ樹脂やガラス−ＢＴ樹脂などを用いることができる。スペーサ６は、第１スペーサ６ａと第２スペーサ６ｂとを有する。第１スペーサ６ａと第２スペーサ６ｂとは、基板２の表面２ａ上に載置され、熱硬化性樹脂を用いた接着剤９によって基板２に接着される。なお、接着剤９に絶縁性樹脂を用いる場合には、スペーサ６は絶縁性の樹脂材料の他、導電性の材料や半導体、例えばシリコンウェーハから切り出されたシリコンチップを用いることができる。
【００１７】
第１スペーサ６ａは、コントローラ４の一方側に配置される。第２スペーサ６ｂは、コントローラ４を挟んで第１スペーサ６ａの反対側に配置される。第１スペーサ６ａおよび第２スペーサ６ｂの上面は、メモリチップ８が載置される載置面６ｃとなっている。また、第１スペーサ６ａおよび第２スペーサ６ｂは、基板２の表面２ａ上のうち、コントローラ４の一方側およびその反対側となる領域の全域より少し小さい領域を覆うような大きさで形成されている。第２スペーサ６ｂは、第１スペーサ６ａよりも小さく形成されている。
【００１８】
メモリチップ８は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。メモリチップ８は、第１スペーサ６ａと第２スペーサ６ｂとに跨らせて、第１スペーサ６ａと第２スペーサ６ｂの載置面６ｃ上に載置される。メモリチップ８は、複数枚設けられて、第１スペーサ６ａと第２スペーサ６ｂの載置面６ｃ上に積層されている。スペーサ６側の最下層に配置されたメモリチップと、スペーサ６とは、熱硬化性樹脂を用いた接着剤９によって接着される。また、積層されたメモリチップ８同士も、熱硬化性樹脂を用いた接着剤９によって接着される。
【００１９】
本実施の形態では、８枚のメモリチップ８が積層された例を示している。図２に示すように、最下層から３枚目までのメモリチップ８は、平面視において一方向にわずかにずらしながら積層される。そして、４〜５枚目までのメモリチップ８は、それまでとは反対の方向にわずかにずらしながら積層さる。また、６〜７枚目までのメモリチップ８は、最下層から３枚目までのメモリチップ８と同じ方向にずらして積層される。また、８枚目のメモリチップ８は、４〜５枚目までのメモリチップ８と同じ方向にずらして積層される。メモリチップ８の上面のうち、メモリチップ８をずらして積層することで露出する部分には、複数の電極パッド（チップ側電極パッド２０）が設けられている。
【００２０】
このような構成により、基板２、スペーサ６およびメモリチップ８に囲まれるともに、コントローラ４が配置された空間１８が形成される。この空間１８は、平面視においてコントローラ４から見て第１スペーサ６ａと第２スペーサ６ｂとが配置された方向と略９０度異なる方向に対しては、スペーサ６に塞がれていない開放された状態となっている。
【００２１】
樹脂モールド部１０は、合成樹脂を用いて構成されており、積層されたメモリチップ８の周囲や空間１８を含めて、基板２の表面２ａ側を封止する。樹脂モールド部１０は、半導体装置５０の外郭を構成して、封止されたメモリチップ８やコントローラ４を保護する。
【００２２】
図５は、基板２、コントローラ４、メモリチップ８を電気的に接続させる配線の概略構成を示すための模式図である。図５に示すように、基板２には配線層の一部として、外部接続端子１２と基板側電極パッド１４とを電気的に接続する端子用配線層２２と、基板側電極パッド１４同士を電気的に接続するパッド間配線層２４とを有している。
【００２３】
コントローラ４に設けられたコントローラ側電極パッド１６の一部は、ワイヤボンディングされた金属ワイヤ２６によって、端子用配線層２２の端部に設けられた基板側電極パッド１４と電気的に接続される。これにより、外部接続端子１２とコントローラ４とが電気的に接続される。
【００２４】
コントローラ４に設けられたコントローラ側電極パッド１６の一部は、ワイヤボンディングされた金属ワイヤ２７によって、パッド間配線層２４の端部に設けられた基板側電極パッド１４と電気的に接続される。また、メモリチップ８に設けられたチップ側電極パッド２０の一部は、ワイヤボンディングされた金属ワイヤ２８によって、パッド間配線層２４の端部に設けられた基板側電極パッド１４のうち、金属ワイヤ２７が接続された基板側電極パッド１４の他端側に設けられた基板側電極パッド１４に電気的に接続される。これにより、コントローラ４とメモリチップ８とが電気的に接続される。
【００２５】
なお、図１や図２に示すように、空間１８の高さは、コントローラ４の高さおよびコントローラ４に接続される金属ワイヤ２６，２７が通過する高さよりも高くなっている。すなわち、基板２に載置された際の、第１スペーサ６ａおよび第２スペーサ６ｂの載置面６ｃの高さが、コントローラ４の高さおよびコントローラ４に接続される金属ワイヤ２６，２７が通過する高さよりも高くなるように、第１スペーサ６ａおよび第２スペーサ６ｂの高さが定められている。
【００２６】
また、空間１８のスペーサ６によって塞がれていない開放側から見た空間１８の断面積が、同様の方向から見たメモリチップ８上に設けられる樹脂モールド部１０の断面積（領域Ｓの断面積）よりも大きくなっている。一般的に、半導体装置５０は、規格などによってその高さＨが定められているため、樹脂モールド部１０の高さを変更するのが難しい場合がある。このような場合には、空間１８の断面積のほうが領域Ｓの断面積よりも大きくなるように、スペーサ６やメモリチップ８の高さが設定される。
【００２７】
次に、半導体装置５０の製造手順について説明する。図６は、第１の実施の形態にかかる半導体装置の製造手順を示すフローチャートである。まず、基板２の表面２ａ上にコントローラ４を載置する（ステップＳ１）。次に、コントローラ４のコントローラ側電極パッド１６と、基板２の基板側電極パッド１４とを金属ワイヤ２６，２７で電気的に接続する（ステップＳ２）。
【００２８】
次に、コントローラ４の両側に第１スペーサ６ａと第２スペーサ６ｂとを載置する（ステップＳ３）。次に、第１スペーサ６ａおよび第２スペーサ６ｂの載置面６ｃ上にメモリチップ８を積層し、メモリチップ８のチップ側電極パッド２０と基板２の基板側電極パッド１４とを金属ワイヤ２７で電気的に接続する（ステップＳ４）。
【００２９】
そして、基板２の表面２ａ上を金型で覆い、軟化した合成樹脂を金型の中に注入して、注入された合成樹脂を硬化させて樹脂モールド部１０を形成する（ステップＳ５）ことで、半導体装置５０が製造される。
【００３０】
以上説明したように、本実施の形態１にかかる半導体装置５０によれば、コントローラ４が基板２の表面２ａの略中央と近接して配置されるので、コントローラ４と外部接続端子１２を結ぶ配線や、コントローラ４とメモリチップ８とを結ぶ配線の等長化や短縮化を図ることができる。
【００３１】
特に、外部接続端子１２に電気的に接続されるコントローラ側電極パッド１６の多くが形成された第一辺４ａが、基板２の表面２ａの略中央となる領域に位置するようにコントローラ４が配置されているので、基板２の裏面２ｂの略全域にわたって形成された外部接続端子１２とコントローラ４との間の配線の等長化が図りやすくなる。この時、コントローラ４が外部接続端子１２を通じて、外部とデータを送受信するための電極パッド１６を、第一辺４ａに配置することが好ましい。コントローラ４に設けられた電極パッド１６のうち、これらが最も等長化や短縮化の効果が高いためである。
【００３２】
また、スペーサ６にシリコンチップを用いた場合、基板２とメモリチップ８との間となるほとんどの部分は、スペーサ６とコントローラ４で構成される。すると、メモリチップ８の上側となる部分は、樹脂製の樹脂モールド部１０、コントローラ４の下側となる部分は、樹脂製の基板２となる。すなわち、メモリチップ８およびコントローラ４とを上下に挟む領域が、どちらも樹脂材料で構成されるため、半導体装置５０の反りの抑制を図ることができる。
【００３３】
また、第１スペーサ６ａおよび第２スペーサ６ｂが、基板２の表面２ａ上のうち、コントローラ４の一方側およびその反対側となる領域の全域より少し小さい領域を覆うような大きさで形成されているので、メモリチップ８のうち、載置面６ｃによって支持されていない領域をより小さい面積に留めることができる。したがって、上述したステップＳ５での樹脂材料の注入時に、注入圧力などによってメモリチップ８が変形したり割れたりしてしまうのを抑えることができる。
【００３４】
また、空間１８のスペーサ６によって塞がれていない開放側から見た空間１８の断面積が、同様の方向から見たメモリチップ８上に設けられる樹脂モールド部１０の断面積（領域Ｓの断面積）よりも大きくなっているので、上述したステップＳ５での樹脂材料の注入時に、メモリチップ８の上側よりも先に、空間１８に樹脂材料が充填されやすくなる。メモリチップ８の上側よりも先に空間１８に充填された樹脂材料によって、メモリチップ８が支持されることで、メモリチップ８の上側へ注入された樹脂材料からの圧力などによってメモリチップ８が変形したり割れたりしてしまうのを抑えることができる。さらに、メモリチップ８の上側よりも先に空間１８に充填されるので、空気等の巻き込みによるボイド不良を抑制することができる。
【００３５】
また、空間１８は、平面視においてコントローラ４から見て第１スペーサ６ａと第２スペーサ６ｂとが配置された方向と略９０度異なる方向に対しては、スペーサ６に塞がれていない開放された状態となっているので、この開放部分から空間１８に対して樹脂材料が円滑に注入されやすくなる。なお、本実施の形態では、平面視において方形形状を呈する基板２の長辺側が開放されているが、短辺側が開放されるようにスペーサ６を設けても構わない。ただし、長辺側を開放したほうが、空間１８における合成樹脂の注入流路が短くなるため、より円滑に樹脂が注入されやすくなる。
【符号の説明】
【００３６】
２  基板、２ａ  表面（第一面）、２ｂ  裏面（第二面）、４  コントローラ、４ａ  第一辺、６  スペーサ、６ａ  第１スペーサ、６ｂ  第２スペーサ、６ｃ  載置面、８  メモリチップ、９  接着剤、１０  樹脂モールド部、１２  外部接続端子、１４  基板側電極パッド、１６  コントローラ側電極パッド、１８  空間、２０  チップ側電極パッド、２２  端子用配線層、２４  パッド間配線層、２６，２７，２８  金属ワイヤ、５０  半導体装置、Ｓ  領域
【図１】
0005840479.tif 000002
【図２】
0005840479.tif 000003
【図３】
0005840479.tif 000004
【図４】
0005840479.tif 000005
【図５】
0005840479.tif 000006
【図６】
0005840479.tif 000007