(57)【特許請求の範囲】
【請求項１】
複数の第１絶縁層と、該第１絶縁層上に形成されている第１導体パターンと、上下に位置する前記第１導体パターン同士を接続する第１ビア導体とを有する第１基板と、
該第１基板を実装し、複数の第２絶縁層と、該第２絶縁層上に形成されている第２導体パターンと、上下に位置する前記第２導体パターン同士を接続する第２ビア導体とを有する第２基板と、
前記第１基板上に設けられ、該第１基板に半導体素子を接続するための第１バンプと、
前記第２基板上に設けられ、該第２基板に前記第１基板を接続するための第２バンプと、
を有する半導体実装部材であって、
前記第１基板は、前記第１絶縁層のうち最外層に位置する第１絶縁層の表面から突き出る第１接続導体を有し、
前記第２基板は、前記第２絶縁層のうち最外層に位置する第２絶縁層の表面から突き出る第２接続導体を有し、
前記第１バンプは前記第１接続導体上に設けられ、
前記第２バンプは前記第２接続導体上に設けられ、
前記第１接続導体は、半導体素子側に向かうにつれて径が小さくなるように傾斜する側面を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第２基板と、該第２基板上にバンプを介して搭載される第１基板とからなる半導体実装部材及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置のパッケージ基板として、高集積化のためコア基板に層間樹脂絶縁層と導体パターンとを交互に積層して成るビルドアップ多層配線板が用いられている。ここで、更に、集積率を高め、配線距離を短くするため、厚みのあるコア基板を除いたコアレスのビルドアップ多層配線板が提案されている。特許文献１には、金属板の凹部に導電性フィラーを充填し、該金属板の上に絶縁層と導体パターンとを積層した後、金属板をエッチング除去することで、導電性フィラーから成る電極を備えるコアレスのビルドアップ多層配線板を製造する方法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＵＳ２００８／０１８８０３７Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体素子を形成する材料のLow-k化が進む傾向にある。こうした場合、種々の熱応力に対して半導体素子が脆弱になる。
このため、例えば特許文献１に記載の半導体装置を外部基板上に実装する際に生じる熱応力や、実装後に生じる熱応力をできる限り緩和し、そうした熱応力が半導体素子に加わることを抑制する手段が要求されている。
【０００５】
本発明の目的は、高い信頼性を有する半導体実装部材を提供することである。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の第１絶縁層と、該第１絶縁層上に形成されている第１導体パターンと、上下に位置する前記第１導体パターン同士を接続する第１ビア導体とを有する第１基板と、該第１基板を実装し、複数の第２絶縁層と、該第２絶縁層上に形成されている第２導体パターンと、上下に位置する前記第２導体パターン同士を接続する第２ビア導体とを有する第２基板と、前記第１基板上に設けられ、該第１基板に半導体素子を接続するための第１バンプと、前記第２基板上に設けられ、該第２基板に前記第１基板を接続するための第２バンプと、を有する半導体実装部材であって、
前記第１基板は、前記第１絶縁層のうち最外層に位置する第１絶縁層の表面から突き出る第１接続導体を有し、前記第２基板は、前記第２絶縁層のうち最外層に位置する第２絶縁層の表面から突き出る第２接続導体を有し、前記第１バンプは前記第１接続導体上に設けられ、前記第２バンプは前記第２接続導体上に設けられ、前記第１接続導体は、半導体素子側に向かうにつれて径が小さくなるように傾斜する側面を有している。
【発明の効果】
【０００７】
本願発明の半導体実装部材では、例えば半導体素子と第１基板との熱膨張係数の差により生じた熱応力が、まず第１接続体を介して第１基板側へ伝達される。さらに、第１基板側へ伝達された熱応力が第２接続体を介して第２基板側へ伝達される。すなわち、半導体素子と第１基板との熱膨張係数の差により生じた熱応力は、第１接続体及び第２接続体を介して半導体素子から離間する側へ伝達されるようになる。その結果、半導体素子に加わる熱応力を極力低減することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例に係る半導体実装部材の断面図である。
【図２】半導体実装部材の要部拡大図である。
【図３】半導体実装部材の断面図である。
【図４】第２基板の製造工程を示す工程図である。
【図５】第２基板の製造工程を示す工程図である。
【図６】第２基板の製造工程を示す工程図である。
【図７】第２基板の製造工程を示す工程図である。
【図８】第２基板の製造工程を示す工程図である。
【図９】第２基板の製造工程を示す工程図である。
【図１０】第１基板の製造工程を示す工程図である。
【図１１】第１基板の製造工程を示す工程図である。
【図１２】第１基板の製造工程を示す工程図である。
【図１３】第１基板の製造工程を示す工程図である。
【図１４】第１基板の製造工程を示す工程図である。
【図１５】第１基板の製造工程を示す工程図である。
【図１６】第１基板の製造工程を示す工程図である。
【発明を実施するための形態】
【０００９】
本発明の実施例に係る半導体実装部材について、図１〜図３の断面図を参照して説明する。図１は半導体実装部材の一部を示し、図２は半導体実装部材の接続部を拡大して示し、図３は半導体実装部材の全部を示す。
半導体実装部材１０は、第２基板３００と、第２基板３００上にバンプ２８を介して実装されている第１基板５００とからなる。
【００１０】
第２基板３００は、第１面（上面）Ｆと第２面（裏面）Ｓとを有するコア基板３０を備えている。第１面（上面）Ｆ上には導体パターン３４が設けられ、第２面（裏面）Ｓ上には導体パターン３４が設けられている。
第１面Ｆ上の導体パターン３４と第２面Ｓ上の導体パターン３３４とはスルーホール導体３６を介して接続されている。スルーホール導体３６は、コア基板に設けられた貫通孔２８内に銅めっきを充填することにより形成される。
【００１１】
コア基板３３０の第１面Ｆには、層間絶縁層（第２絶縁層）５０，１５０と導体パターン５８、１５８とが交互に積層されている。上下の導体パターン同士は、ビア導体６０，１６０を介して電気的に接続されている。
最外層の層間絶縁層１５０上には、開口３７１を有するソルダーレジスト層３７０ａ、３７０ｂがそれぞれ設けられている。なお、請求項１における「最外層に位置する第２絶縁層」とは、ソルダーレジスト層３７０ａを意味する。
【００１２】
開口３７１から露出される導体パターン１５８上には、第２接続導体３３２Ｐが形成されている。第２接続導体３３２Ｐは、導体パターンを形成する材料と同じ材料（例えば銅）から形成されている。なお、熱応力を効果的に緩和することが可能という点で、第２接続導体３３２Ｐを半田から形成することが好ましい。
【００１３】
第２接続導体３３２Ｐの上面は、ソルダーレジスト層３７０ａの表面よりも上方（第１基板側）に突き出ている。第２接続導体３３２Ｐの側面は、上方（第１基板側）に向かうにつれて径が小さくなるように傾斜している。さらに、第２接続導体３３２Ｐの側面は、弧状に凹む形状を有している。これにより、第２接続導体３３２Ｐが垂直な側面を有する場合と比較して、後述するバンプ２８との接触面積が増大する。その結果、第２接続導体３３２Ｐを介して熱応力を緩和させやすくなる。
第２接続導体３３２Ｐ上には、第２接続導体３３２Ｐを被覆するようにバンプ２８が設けられている。このバンプ２８を介して、第２基板上に第１基板が実装されている。
【００１４】
第１基板５００は、コア基板を有さない。第１基板５００は、第１絶縁層６５０、７５０と、ソルダーレジスト８５０、５５０と、導体パターン６５８、７５８と、ビア導体６６０、７６０と、を有する。第１基板５００の第１主面上には、半導体チップ９０が実装される。半導体チップ９０は封止樹脂９８により封止されている。
第１基板５００を形成する第１絶縁層は、ガラスクロス、ガラス不織布、アラミドクロス、アラミド不織布等の補強材を含有していない。
第１基板５００の厚みは、第２基板３００よりも薄く、２０〜３０μｍである。
【００１５】
第１絶縁層６５０上には導体パターン６５８が形成されている。第１絶縁層６５０には孔６５１（ビアホール）が形成されており、孔６５１内には、めっきからなるビア導体６６０（第２導体パターン）が設けられている。ビア導体６６０は、第１絶縁層６５０を貫通している。第１絶縁層６５０上のうち、導体パターン６５８が形成されている面とは反対側の面には、ソルダーレジスト５５０が形成されている。このソルダーレジスト５５０は、ビア導体６６０の接続する導体パターン５３４を露出させる開口部５５６を有している。なお、請求項１における「最外層に位置する第１絶縁層」とは、ソルダーレジスト層８５０を意味する。
【００１６】
開口部５５６により露出される導体パターン５３４上には、表面処理膜（図示せず）を介してバンプ２８が形成されている。この表面処理膜は、例えばＮｉ及びＡｕからなる。
【００１７】
第１絶縁層６５０上及び導体パターン６５８上には、第１絶縁層７５０が形成されている。また、第１絶縁層７５０上には、導体パターン７５８（第１導体パターン）が形成される。さらに、第１絶縁層７５０には孔７５１（ビアホール）が形成されている。そして、孔７５１内に導体（例えば銅のめっき）が充填されることにより、その孔７５１内の導体がビア導体７６０（フィルド導体）となる。導体パターン６５８と導体パターン７５８とは、互いにビア導体７６０を介して電気的に接続される。
【００１８】
第１絶縁層６５０、７５０及びソルダーレジスト８５０、５５０は、例えば感光性樹脂からなる。ただしこれに限られず、第１絶縁層６５０、７５０及びソルダーレジスト８５０、５５０は、感光性樹脂以外の材料からなってもよい。
第１絶縁層の線膨張係数は、第２絶縁層の線膨張係数よりも小さく、１０〜２５ｐｐｍである。
【００１９】
導体パターン６５８及びビア導体６６０はそれぞれ、例えば図２に示すように、絶縁層６５０上に形成されている第１導体膜６５２と、第１導体膜６５２上に形成されている第２導体膜６５３，６５６と、からなる。また、導体パターン７５８及びビア導体７６０はそれぞれ、絶縁層７５０上に形成されている第１導体膜７５２と、第１導体膜７５２上に形成されている第２導体膜７５３，７５６と、からなる。ここで、第１導体膜６５２、７５２は、イオンマイグレーションの防止と絶縁層に対する密着性の双方を確保することが容易な点で、例えばＴｉＮ（下層）、Ｔｉ（上層）の２層構造で形成されることが好ましい。これら２層は、例えばスパッタリング法により形成されている。第２導体膜６５３、６５６，７５３、７５６は、電気抵抗の点で、例えばＣｕから形成されることが好ましい。本実施形態では、第２導体膜６５３、６５６，７５３、７５６が、無電解銅めっき膜６５３，７５３と、その上の電解銅めっき膜６５６、７５６と、からなる。このとき、無電解銅めっき膜６５３，７５３に代えて、スパッタリング法により形成される銅薄膜を採用してもよい。
【００２０】
絶縁層７５０上には、導体パターン７５８の一部を露出させる開口部８５１を有するソルダーレジスト８５０が形成されている。ソルダーレジスト８５０の開口部８５１に露出される導体パターン７５８上には、第１接続導体８７２Ｐが形成されている。第１接続導体８７２Ｐは、導体パターンを形成する材料と同じ材料（例えば銅）から形成されている。なお、熱応力を効果的に緩和することが可能という点で、第１接続導体８７２Ｐを半田から形成することが好ましい。
【００２１】
第１接続導体８７２Ｐの上面は、ソルダーレジスト層８５０の表面よりも上方（半導体素子側）に突き出ている。第１接続導体８７２Ｐの側面は、上方（半導体素子側）に向かうにつれて径が小さくなるように傾斜している。さらに、第１接続導体８７２Ｐの側面は、弧状に凹む形状を有している。これにより、第１接続導体８７２Ｐが垂直な側面を有する場合と比較して、後述するバンプ２８との接触面積が増大する。その結果、第１接続導体８７２Ｐを介して熱応力を緩和させやすくなる。
第１接続導体８７２Ｐ上には、第１接続導体８７２Ｐを被覆するようにバンプ８２８が設けられている。このバンプ８２８を介して、第１基板５００上に半導体素子９０が実装されている。
【００２２】
半導体素子の内部構造が図２中に示される。半導体素子９０は、電極９２と、貫通孔９７を有する絶縁膜９５と、該貫通孔９７内であって、電極９２上に形成されたビア導体９４と、絶縁膜９５から露出し、ビア導体９４上に形成された第３導体ポスト９６Ｐとを備える。第３導体ポストは銅めっきにより成る。
【００２３】
第１基板５００と、半導体素子９０とは、第１基板５００側の第１導体ポスト８７２Ｐと、半導体素子９０側の第３導体ポスト９６Ｐとの間に設けられた半田バンプ８２８を介して接続されている。第１基板と半導体素子との間にはアンダーフィル樹脂９９が充填されている。
【００２４】
実施例の半導体実装部材１０では、第２基板３００が第２接続導体３３２Ｐを備え、第１基板５００が第１接続導体８７２Ｐを備える。例えば半導体素子と第１基板との熱膨張係数の差により生じた熱応力が、まず第１接続体を介して第１基板側へ伝達される。さらに、第１基板側へ伝達された熱応力が第２接続体を介して第２基板側へ伝達される。すなわち、半導体素子と第１基板との熱膨張係数の差により生じた熱応力は、第１接続体及び第２接続体を介して半導体素子から離間する側へ伝達されるようになる。その結果、半導体素子に加わる熱応力を極力低減することが可能となる。
【００２５】
[第２基板の製造方法]
図１〜図３を参照して上述した第２基板の製造方法について図４〜図９を参照して説明される。
（１）厚さ０．１５ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなるコア基板３０の両面に１５μｍの銅箔２２がラミネートされている銅張積層板２０Ａを出発材料とする。まず、銅箔２２の表面に、黒化処理が施される（図４（Ａ））。
【００２６】
（２）コア基板３０の第１面Ｆ（上面）側に該第１面から該第２面に向けてＣＯ２レーザが照射され、コア基板３０の第１面Ｆ（上面）側にスルーホール用貫通孔を形成するための第１開口部２８ａが形成される（図４（Ｂ））。
【００２７】
（３）コア基板３０の第２面Ｓ（裏面）側に該第２面から該第１面に向けて第１開口部２８ａ形成条件と同一条件でＣＯ２レーザが照射され、第１開口部２８ａに連結する第２開口部２８ｂが形成される（図４（Ｃ））。
【００２８】
（４）コア基板３０の第２面Ｓ（裏面）側に該第２面から該第１面に向けて第２開口部２８ｂの第１開口部２８ａとの連結部に、ＣＯ２レーザが照射され、該第１開口２８ａと第２開口２８ｂとの連結部を広げる第３開口部２８ｃが形成される（図４（Ｄ））。
【００２９】
（５）過マンガン酸により貫通孔２８のデスミア処理が行われた後、無電解めっき処理により無電解めっき膜３１が形成される（図５（Ａ））。
【００３０】
（６）コア基板３０の表面の無電解めっき膜３１に所定パターンのめっきレジスト４０が形成される（図５（Ｂ））。
【００３１】
（７）電解めっき処理により、めっきレジスト４０の非形成部に電解めっき膜３２が形成され、貫通孔２８がめっき充填されたスルーホール導体３６が形成される（図５（Ｃ））。
【００３２】
（８）めっきレジスト４０を剥離し、めっきレジスト下の無電解めっき膜３１，銅箔２２をエッチングにより除去し、導体回路３４及びスルーホール導体３６が形成され、コア基板３０が完成される（図６（Ａ））。
【００３３】
（９）上記工程を経たコア基板３０の両面上に、コア基板より少し大きめで厚さ５０μｍの層間絶縁層用樹脂フィルムが昇温しながら真空圧着ラミネートされ、層間絶縁層５０が設けられる（図６（Ｂ）参照）。
【００３４】
（１０）次に、ＣＯ２ガスレーザにて層間絶縁層５０に直径８０μｍのバイアホール用開口部５１が設けられる（図６（Ｃ）参照）。クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間絶縁層５０に粗化面が設けられる（図示せず）。
【００３５】
（１１）予め層間絶縁層５０の表層にパラジウムなどの触媒が付与されて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲で無電解めっき膜５２が設けられる（図６（Ｄ））。
【００３６】
（１２）上記処理を終えた基板３０に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムを載置して露光した後、炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４が設けられる（図７（Ａ））。
【００３７】
（１３）次に、電解めっき処理により、厚さ１５μｍの電解めっき膜５６が形成される（図７（Ｂ）参照）。
【００３８】
（１４）めっきレジスト５４が剥離除去された後、そのめっきレジスト下の無電解めっき膜５２がエッチングにて溶解除去され、無電解めっき膜５２と電解めっき膜５６からなる導体回路５８及びビア導体６０が形成される（図７（Ｃ））。エッチング液によって、導体回路５８及びビア導体６０表面に粗化面が形成される（図示せず）。
【００３９】
（１５）上記（９）〜（１４）と同様にして導体回路１５８及びビア導体１６０を備える層間絶縁層１５０が形成される（図８（Ａ））。
【００４０】
（１６）市販のソルダーレジスト組成物が塗布され、露光・現像することで、開口部７１を備えるソルダーレジスト層３７０ａ、３７０ｂが形成される（図９（Ｂ））。
【００４１】
（１７）第１面Ｆ側のソルダーレジスト層３７０ａ上に無電解めっき膜３５２が形成される。他方、第２面Ｓ面側のソルダーレジスト層３７０ｂの開口部７１にニッケルめっき層／金めっき層３７６が形成される（図８（Ｃ））。
【００４２】
（１８）第１面側の無電解めっき膜３５２上に電解めっき膜３５６が形成される（図９（Ａ））。
【００４３】
（１９）電解めっき膜３５６上にエッチングレジスト３５４が形成される（図９（Ｂ））。
【００４４】
（２０）エッチングレジスト３５４非形成部の電解めっき膜３５６、無電解めっき膜３５２がエッチングされ、エッチングレジスト３５４が除去され第２接続導体３３２Ｐを備える第２基板３００が完成する（図９（Ｃ））。
【００４５】
[第１基板の製造方法]
第１基板の製造方法について、図１０〜図１６を参照して説明される。
（１）まず、厚さ約１．１mmのガラス板５１０が用意される（図１０（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
【００４６】
（２）ガラス板５１０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層５１２が設けられる（図１０（Ｂ））。
【００４７】
（３）剥離層５１２の上に、銅箔が積層されパターニングにより第２面側導体パターン５３４が形成される（図１０（Ｃ））。
【００４８】
（４）剥離層５１２及び第２面側導体パターン５３４上に、層間樹脂絶縁層用の樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）が真空圧着ラミネートされ、第１樹脂絶縁層６５０が設けられる（図１０（Ｄ）参照）。層間樹脂絶縁層用樹脂フィルムは、粒径０．１μｍ以下の可溶性粒子と無機粒子とを含む。
【００４９】
（５）ＣＯ2ガスレーザにて、第１樹脂絶縁層６５０を貫通し、剥離層５１２に至る電極体用開口６５１が設けられる（図１０（Ｅ）参照）。
【００５０】
（６）スパッタリングにより、第１樹脂絶縁層６５０上にＴｉＮ（下層）及びＴｉ（上層）の２層構造から成る第１導体層６５２が形成される（図１１（Ａ））。
【００５１】
（７）表層にパラジウムなどの触媒を付与され、無電解めっき液に５〜６０分間浸漬されることにより、無電解めっき膜６５３が設けられる（図１１（Ｂ））。
【００５２】
（８）無電解めっき膜上６５３に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約１５μｍのめっきレジスト６５４が設けられる（図１１（Ｃ））。
【００５３】
（９）無電解めっき膜６５３を給電層として用い、電解めっきが施され電解めっき膜６５６が形成される（図１１（Ｄ））。
【００５４】
（１０）めっきレジスト６５４が剥離除去される。そして、剥離しためっきレジスト下の無電解めっき膜６５３、第１導体層６５２が除去され、第１導体層６５２、無電解めっき膜６５３と電解めっき膜５６からなる第１導体パターン６５８及び第１ビア導体６６０が形成される（図１２（Ａ））。
【００５５】
（１１１）上記（４）〜（１０）と同様にして、第１樹脂絶縁層６５０及び第１導体パターン６５８上に第２樹脂絶縁層７５０及び第１導体パターン７５８、第２ビア導体７６０が形成される（図１２（Ｂ））。
【００５６】
（１２）開口８５１を備えるソルダーレジスト層８５０が形成される（図１２（Ｃ））。
【００５７】
（１３）スパッタリングにより、第１樹脂絶縁層６５０上にＴｉＮ（下層）及びＴｉ（上層）、の２層構造から成る第１導体層６５２が形成される（図１２（Ｄ））。
【００５８】
（１４）表層にパラジウムなどの触媒を付与され、無電解めっき液に浸漬されることにより、無電解めっき膜８５３が設けられる（図１３（Ａ））。
【００５９】
（１５）無電解めっき膜８５２上に電解めっき膜８５６が形成される（図１３（Ｂ））。
【００６０】
（１６）電解めっき膜８５６上にエッチングレジスト８２４が形成される（図１３（Ｃ））。
【００６１】
（１７）エッチングレジスト８２４非形成部の電解めっき膜８５６、無電解めっき膜８５２がエッチングされ、第１導体層６５２が剥離され、エッチングレジスト８２４が除去され第１接続導体８７２Ｐが形成される（図１３（Ｄ））。
【００６２】
（１８）第１接続導体８７２Ｐを介して、半田バンプ８２８が接続され、半導体素子９０が実装される（図１４（Ａ）、図１４（Ｂ））。
【００６３】
（１９）第１基板５００と半導体素子９０との間にアンダーフィル９９が充填された後、モールド型内で、半導体素子９０がモールド樹脂９８で封止される（図１４（Ｃ））。
【００６４】
（２０）次いで、３０８ｎｍのレーザ光がガラス板５１０を透過させて剥離層５１２に照射され、剥離層５１２が軟化される。そして、第１基板５００に対してガラス板５１０がスライドされ、ガラス板５１０が剥離される（図１５（Ａ））。
【００６５】
（２１）アッシングにより剥離層５１２が除去される（図１５（Ｂ））。
【００６６】
（２２）絶縁層６５０上に、開口５５６を備えるソルダーレジスト層５５０が形成される（図１５（Ｃ）、図１６（Ａ））。
【００６７】
（２３）ソルダーレジスト層の開口５５６内に半田バンプ２８が形成される（図１６（Ｂ））。
【００６８】
[第１基板の第２基板への実装]
図３に示すように、半田バンプ２８を介して、第２基板３００の第２接続導体３３２Ｐに第１基板３００が実装される。
【符号の説明】
【００６９】
１０  半導体実装部材
９０  半導体素子
３００  第２基板
３３２Ｐ  第２接続導体
５０、１５０  第１絶縁層
５００  第１基板
６５０、７５０  第１絶縁層
８７２Ｐ  第１接続導体
【図１】
0005861400.tif 000002
【図２】
0005861400.tif 000003
【図３】
0005861400.tif 000004
【図４】
0005861400.tif 000005
【図５】
0005861400.tif 000006
【図６】
0005861400.tif 000007
【図７】
0005861400.tif 000008
【図８】
0005861400.tif 000009
【図９】
0005861400.tif 000010
【図１０】
0005861400.tif 000011
【図１１】
0005861400.tif 000012
【図１２】
0005861400.tif 000013
【図１３】
0005861400.tif 000014
【図１４】
0005861400.tif 000015
【図１５】
0005861400.tif 000016
【図１６】
0005861400.tif 000017