(57)【特許請求の範囲】
【請求項１】
制御データを含む通信用データを生成するデータ生成手段を備え、該データ生成手段により生成された通信用データを送信する第一制御基板と、
前記通信用データを伝送する通信経路を介して前記第一制御基板と接続され、該第一制御基板から送信された該通信用データの制御データに基づいて、所定の制御を行う第二制御基板と
を備えた遊技機において、
前記通信経路に設けられ、前記第一制御基板から前記第二制御基板へ送られる前記通信用データを中継すると共に、不正の検知に起因して予め定められた通信停止条件が成立すると第二制御基板への該通信用データの送信を停止するデータ中継基板を備え、
前記第一制御基板は、データ生成手段により、原通信用データを予め定められた第一の暗号化規則に従い暗号化する処理を行い、その暗号化された通信用データを、データ中継基板に送信するものであり、
前記データ中継基板は、データ変換手段により、第一制御基板から送られた通信用データを復号する第一復号処理と、復号された通信用データを、第一の暗号化規則とは異なる、予め定められた第二の暗号化規則に従い暗号化する処理とを行い、その暗号化された通信用データを、第二制御基板に送信するものであり、
前記第二制御基板は、データ中継基板から送られた通信用データを復号する第二復号処理を行うものであることを特徴とする遊技機。
【請求項２】
制御データを含む通信用データを生成するデータ生成手段を備え、該データ生成手段により生成された通信用データを送信する第一制御基板と、
前記通信用データを伝送する通信経路を介して前記第一制御基板と接続され、該第一制御基板から送信された該通信用データの制御データに基づいて、所定の制御を行う第二制御基板と
を備えた遊技機において、
前記通信経路に設けられ、前記第一制御基板から前記第二制御基板へ送られる前記通信用データを中継すると共に、不正の検知に起因して予め定められた通信停止条件が成立すると第二制御基板への該通信用データの送信を停止するデータ中継基板を備え、
前記第一制御基板は、データ生成手段により、原通信用データを、データ中継基板に送信するものであり、
前記データ中継基板は、データ変換手段により、第一制御基板から送られた通信用データを、予め定められた暗号化規則に従い暗号化する処理を行い、その暗号化された通信用データを、第二制御基板に送信するものであり、
前記第二制御基板は、データ中継基板から送られた通信用データを復号する復号処理を行うものであることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に対する不正行為の防止技術に関する。
【背景技術】
【０００２】
スロットマシンやパチンコ機等の遊技機は、制御負担を分散させるため、複数の制御基板を備えており、一の制御基板から他の制御基板へ、信号線を介して制御データを送信することにより、制御データを受信した制御基板が所定の制御を行っている。ここで、制御データを受信する側の制御基板は、制御データに従って遊技者が体感する動作を直接的または間接的に制御実行する機能を備えたものが一般的であり、遊技者が獲得する利益に関与する制御を実行するものもある。こうした遊技者の利益に関与する受信側の制御基板に対して、その記憶装置ＲＯＭに格納されたプログラムやデータを改ざんしたり、このＲＯＭを交換したりすることで、不正な利益を獲得しようとする不正行為が行われ、問題となっていた。
【０００３】
上述の不正行為を防止し得る構成として、例えば特許文献１の構成が提案されている。かかる特許文献１の構成は、送信側の制御基板と受信側の制御基板との通信経路に通信データを中継する不正防止基板を設け、不正防止基板が、受信側の制御基板に設けられたＲＯＭの改ざんや交換を検知した場合に、送信側の制御基板から受信側の制御基板へのデータの通信を停止するようにしたものである。この構成によれば、受信側の制御基板のＲＯＭが改ざんされたり交換されたりすると、送信側の制御基板から送信された制御データを受信側の制御基板が受信できないことから、ＲＯＭの改ざんや交換によって生ずる不正な利益の獲得を防止できる。
【０００４】
上記の特許文献１の構成をスロットマシンに適用した具体例で説明すると、メイン制御基板（送信側の制御基板）とサブ制御基板（受信側の制御基板）との通信経路にゲート装置（不正防止基板に相当）が配設され、サブ制御基板のＲＯＭを不正に改ざんしたり交換するという不正行為が行われた場合に、ゲート装置がメイン制御基板からサブ制御基板への制御データの送信を停止する。この構成によれば、サブ制御基板のＲＯＭの改ざんや交換により、ＡＴ（アシストタイム）機能を悪用して不正な利益を獲得しようとする行為を防止できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２８７９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献１の従来構成では、不正が、受信側の制御基板のＲＯＭの改ざんや交換のみであれば、不正防止基板による送信停止により防止できるものの、該ＲＯＭの改ざんや交換に加えて、送信側の制御基板と受信側の制御基板とでデータ通信を直接可能なバイパス経路が構築されてしまうと、例え不正防止基板で送信停止しても、該バイパス経路を介して制御データが送信されてしまうことから、不正な利益の発生を防止することができない。そのため、こうしたバイパス経路が構築された場合にあっても、不正な利益の発生を防止できる構成が求められていた。
【０００７】
本発明は、不正なバイパス経路が構築された場合に、不正な利益が発生することを防止可能な遊技機の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明は、制御データを含む通信用データを生成するデータ生成手段を備え、該データ生成手段により生成された通信用データを送信する第一制御基板と、前記通信用データを伝送する通信経路を介して前記第一制御基板と接続され、該第一制御基板から送信された該通信用データの制御データに基づいて、所定の制御を行う第二制御基板とを備えた遊技機において、前記通信経路に設けられ、前記第一制御基板から前記第二制御基板へ送られる前記通信用データを中継すると共に、予め定められた通信停止条件の成立に伴って該第二制御基板への該通信用データの送信を停止するデータ中継基板を備え、前記データ中継基板は、前記第一制御基板から送信された前記通信用データを、予め定められた暗号化規則に従って、前記データ生成手段により生成された該通信用データと互いにデータ形式の異なる別の通信用データに変換するデータ変換手段を備え、前記データ変換手段により変換した別の通信用データを前記第二制御基板へ送信するものであり、前記第二制御基板は、前記データ変換手段により変換された別の通信用データを復号する手段を備えていることを特徴とする遊技機である。
本発明では、かかる構成として、前記第一制御基板は、データ生成手段により、原通信用データを予め定められた第一の暗号化規則に従い暗号化する処理を行い、その暗号化された通信用データを、データ中継基板に送信するものであり、前記データ中継基板は、データ変換手段により、第一制御基板から送られた通信用データを復号する第一復号処理と、復号された通信用データを、第一の暗号化規則とは異なる、予め定められた第二の暗号化規則に従い暗号化する処理とを行い、その暗号化された通信用データを、第二制御基板に送信するものであり、前記第二制御基板は、データ中継基板から送られた通信用データを復号する第二復号処理を行うものであることを特徴とする遊技機を提案している。また、前記第一制御基板は、データ生成手段により、原通信用データを、データ中継基板に送信するものであり、前記データ中継基板は、データ変換手段により、第一制御基板から送られた通信用データを、予め定められた暗号化規則に従い暗号化する処理を行い、その暗号化された通信用データを、第二制御基板に送信するものであり、前記第二制御基板は、データ中継基板から送られた通信用データを復号する復号処理を行うものであることを特徴とする遊技機を提案している。
【０００９】
ここで、データ変換手段としては、第一制御基板から送信された変換前の通信用データを、その全てが変換前と異なるように、別の通信用データに変換するものであっても良いし、又は、一部分のみが変換前と異なるように、別の通信用データに変換するものであっても良い。また、通信停止条件としては、第二制御基板に対する不正を検知することが好適であるが、その他に、第一制御基板から発する通信に関する不正の検知、不正電波の検知、前扉の不正開放など様々な不正を検知することも設定できる。
【００１０】
かかる構成にあっては、第一制御基板から第二制御基板へ送信する通信用データを、データ中継基板で異なるデータ形式に変換するようにしたものであるから、第一制御基板から発信される通信用データと、第二制御基板で受信される通信用データとが、互いに異なるデータ形式となる。そのため、仮に第一制御基板と第二制御基板とで直接通信可能なバイパス経路が不正に構築された場合には、第二制御基板が、本来受信すべきデータ形式と異なる通信用データを受信することから、第二制御基板では、復号する手段で対応できず、制御データを取得できない。このように、本構成によれば、前記バイパス経路の構成により不正な利益を獲得しようとする不正行為が行われても、通信用データの制御データを取得できないことから、利益の発生を防止できる。すなわち、本構成は、上述した特許文献１の従来構成における、送信側の制御基板（第一制御基板）と受信側の制御基板（第二制御基板）とで直接通信可能なバイパス経路が構築されることによって不正な利益が獲得されるという問題点を、解決することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施例のスロットマシンの制御回路を示すブロック図である。
【図２】メイン制御基板１からサブ制御基板２へ送信する通信用データの内容を示す図表である。
【図３】メイン制御基板１、サブ制御基板２、およびデータ中継基板３の通信にかかる制御回路を示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明をスロットマシンに適用した実施形態を、以下の実施例に従って説明する。
本実施例にあって、本発明にかかる第一制御基板は、メイン制御基板１に相当し、本発明にかかる第二制御基板は、サブ制御基板２に相当する。また、本発明にかかるデータ生成手段は、メイン制御基板１のメイン用マイクロコンピュータ３０により構成される。また、本発明にかかるデータ変換手段は、データ中継基板３の中継用マイクロコンピュータ５０により構成される。また、本発明にかかる通信用データを復号する手段は、サブ制御基板２のサブ用マイクロコンピュータ４０により構成される。
【００１３】
図１は、本実施例のスロットマシンの制御回路を示すブロック図である。
スロットマシンは、メイン制御基板１、サブ制御基板２、およびデータ中継基板３を備えている。メイン制御基板１とデータ中継基板３とが、データを伝送する信号線１６ａにより接続され、データ中継基板３とサブ制御基板２とが、信号線１６ｂにより接続されている。そして、本実施例にあっては、信号線１６ａ、データ中継基板３、および信号線１６ｂを介して、メイン制御基板１からサブ制御基板２へ通信用データが一方向に送信される。ここで、信号線１６ａは、メイン制御基板１に配設された送信回路３３と、データ中継基板３に配設された受信回路５１ａとに夫々接続されており、信号線１６ｂは、データ中継基板３に配設された送信回路５１ｂと、サブ制御基板２に配設された受信回路４１とに夫々接続されている。尚、本実施例にあって、データ中継基板３を介した信号線１６ａおよび信号線１６ｂにより、本発明にかかる通信経路が構成されている。
【００１４】
さらに、本実施例にあっては、サブ制御基板２とデータ中継基板３とが、信号線１７ａ，１７ｂにより接続されており、これら信号線１７ａ，１７ｂとにより双方向通信できる。信号線１７ａは、データ中継基板３に配設された送信回路６１ａと、サブ制御基板２に配設された受信回路４６ａとに夫々接続されており、信号線１７ｂは、サブ制御基板２に配設された送信回路４６ｂと、データ中継基板３に配設された受信回路６１ｂと夫々接続されている。これら信号線１７ａ，１７ｂによる双方向通信の経路は、上記した信号線１６ｂによる一方向通信の経路と独立して設けられている。
【００１５】
メイン制御基板１は、遊技の進行に関する制御を行うメイン用マイクロコンピュータ３０と、送信回路３３とを備えている。メイン用マイクロコンピュータ３０は、ＣＰＵ、ＲＡＭ、ＲＯＭ等からなり、スタートスイッチ、ストップスイッチ、ベットスイッチ，マックスベットスイッチ、および精算スイッチなどからの信号が入力される。また、メイン用マイクロコンピュータ３０からは、リールを駆動するモータ、ホッパーユニットを駆動するモータなどに夫々信号が出力される。メイン用マイクロコンピュータ３０は、所定間隔（１．８ミリ秒）でＣＰＵに割込みを発生させる。そして、ＣＰＵは、この割込みの発生毎に、遊技の進行に係る制御処理を実行する。例えば、遊技者によってスタートスイッチが操作されると、メイン用マイクロコンピュータ３０は、モータによってリールを回転駆動することにより、リールに配された図柄を変動表示させる。また、図柄の変動表示中に、遊技者によってストップスイッチが操作されると、メイン用マイクロコンピュータ３０は、ストップスイッチに対応付けられたリールの回転を停止させて、当該リールの変動表示を停止させる。
【００１６】
メイン用マイクロコンピュータ３０のＲＯＭには、送信する通信用データを生成するプログラムや、通信用データの生成に関する固定データ等が格納されている。また、メイン用マイクロコンピュータ３０のＲＡＭには、送信する通信用データを一時的に記憶しておくための送信バッファ３２（図３参照）としての記憶領域が予め確保されている。メイン用マイクロコンピュータ３０のＣＰＵは、前記割込み発生時に通信用データを生成すると、生成した通信用データを送信バッファ３２に格納する。なお、送信バッファ３２は、複数の通信用データを格納可能である。そして、メイン用マイクロコンピュータ３０は、前記割込みのたびに、送信バッファ３２に格納された通信用データを送信するための処理を実行する。なお、メイン制御基板１からデータ中継基板３を介してサブ制御基板２へ送信される通信用データは一方向のみで送られ、サブ制御基板２やデータ中継基板３からメイン制御基板１へ向けて通信用データが送られることはない。
【００１７】
データ中継基板３は、メイン制御基板１とサブ制御基板２との間で、メイン制御基板１からサブ制御基板２へ送られる通信用データを中継するものであり、中継用マイクロコンピュータ５０と、上記の信号線１６ａが接続された受信回路５１ａと、信号線１６ｂが接続された送信回路５１ｂとを備えている。中継用マイクロコンピュータ５０は、ＣＰＵ、ＲＡＭ、ＲＯＭ等からなるものである。中継用マイクロコンピュータ５０のＲＯＭには、メイン制御基板１から送信された通信用データを変換するプログラム、およびこの変換に関する固定データなどが格納されている。また、中継用マイクロコンピュータ５０のＲＡＭには、メイン制御基板１から送信された通信用データを受信するための受信バッファ５２ａと、サブ制御基板２へ送信する通信用データを一時的に記憶しておくための送信バッファ５２ｂとが設けられている。受信回路５１ａは、信号線１６ａを介して、メイン制御基板１の送信回路３３と接続されており、メイン制御基板１から送信された通信用データは、受信回路５１ａを介して受信バッファ５２ａに転送される。中継用マイクロコンピュータ５０のＣＰＵは、所定間隔（１．２ミリ秒）で割込みを発生させ、この割込みの発生毎に、受信バッファ５２ａに記憶された通信用データを取得する。さらに、中継用マイクロコンピュータ５０のＣＰＵは、取得した通信用データを、異なるデータ形式の別の通信用データに変換する処理を実行して、変換した別の通信用データを送信バッファ５２ｂに格納し、この通信用データを送信するための処理を実行する。尚、こうした中継用マイクロコンピュータ５０により通信用データを変換する処理は、本発明の要部にかかることから、その詳細は後述する。
【００１８】
さらに、データ中継基板３は、サブ制御基板２と双方向通信するための送信回路６１ａと受信回路６１ｂとを備えている。これら送信回路６１ａと受信回路６１ｂとは、後述する不正検知処理用のデータを送受信するためのものである。中継用マイクロコンピュータ５０のＲＯＭには、不正検知用のプログラム、およびこの不正検知に関する固定データも格納されている。また、中継用マイクロコンピュータ５０のＲＡＭには、この送信回路６１ａから送信するデータを一時的に記憶しておくための不正検知用の送信バッファ（図示せず）と、この受信回路６１ｂで受信したデータを一時的に記憶しておくための不正検知用の受信バッファ（図示せず）とが、上記した通信用データに用いる受信バッファ５２ａおよび送信バッファ５２ｂと別に設けられている。中継用マイクロコンピュータ５０は、不正検知処理の実行により、送信回路６１ａと受信回路６１ｂとを用いて不正検知用のデータを送受信する。尚、この不正検知処理の詳細は、後述する。
【００１９】
サブ制御基板２は、遊技に関する演出等の制御を行うサブ用マイクロコンピュータ４０と、上記の信号線１６ｂが接続された受信回路４１とを備えている。サブ用マイクロコンピュータ４０は、ＣＰＵ、ＲＡＭ、ＲＯＭ等からなるものである。サブ用マイクロコンピュータ４０のＲＯＭには、多岐に亘る演出パターンに関する固定データが記憶されている。また、サブ用マイクロコンピュータ４０のＲＡＭには、受信した通信用データを一時的に記憶しておくための受信バッファ４２（図３参照）が設けられている。受信回路４１は、信号線１６ｂを介して、データ中継基板３の送信回路５１ｂと接続されており、データ中継基板３から送信された通信用データは、受信回路４１を介して受信バッファ４２に転送される。サブ用マイクロコンピュータ４０のＣＰＵは、所定間隔（１．２ミリ秒）で割込みを発生させ、この割込みの発生毎に、受信バッファ４２に記憶された通信用データを取得する。そして、サブ用マイクロコンピュータ４０のＣＰＵは、取得した通信用データの示す制御データに従って制御を行う。具体的には、図示しない音声制御回路を介してスピーカから音を出力したり、図示しない画像制御回路を介して液晶表示器に画像を出力する。
【００２０】
さらに、サブ制御基板２は、不正検知処理用のデータを送受信するための受信回路４６ａと送信回路４６ｂとを備えており、受信回路４６ａと送信回路４６ｂとによってデータ中継基板３と双方向通信する。この受信回路４６ａには、上記の信号線１７ａが接続されており、この信号線１７ａを介して、データ中継基板３の送信回路６１ａから不正検知処理用のデータが入力される。また、送信回路４６ｂは、上記の信号線１７ｂが接続されており、この信号線１７ｂを介して、データ中継基板３の受信回路６１ｂへ不正検知処理用のデータを出力する。また、サブ用マイクロコンピュータ４０のＲＡＭには、データ中継基板３から送信された不正検知処理用のデータを一時的に記憶しておくための不正検知用の受信バッファ（図示せず）と、データ中継基板３へ送信する不正検知処理用のデータを一時的に記憶しておくための不正検知用の送信バッファ（図示せず）とが、前記した通信用データに用いる受信バッファ４２と別に設けられている。
【００２１】
図２（ａ）は、メイン制御基板１で生成される通信用データの原データ（以下、原通信用データという）のデータフォーマットを示している。ここで、本実施例にあっては、後述するように、原通信用データを暗号化した通信用データが、メイン制御基板１からサブ制御基板２までの通信に用いられる。
図２（ａ）に示すように、原通信用データは、１バイトの構成データが７個で１組となった７バイトのデータである。つまり、原通信用データは、複数個の構成データにより意味を成すものである。これら構成データは、通信を正常に行うための基体データと、メイン制御基板１から発する制御情報を示す制御データとから成る。具体的には、図２（ｂ）に示すように、先頭の構成データ「ＳＴ」は、基体データであり、原通信用データの先頭を示す固定値が格納される。二番目の構成データ「ＬＮ」は、基体データであり、原通信用データの長さ（バイト数）が格納される。そして、三番目から五番目の構成データ「ＤＡＴＡ１」，「ＤＡＴＡ２」，「ＤＡＴＡ３」は、制御データであり、遊技状態やイベントの種類と内容に応じた値が格納される。また、六番目の構成データ「ＣＨ」には、誤り検出符号であるチェックサムが格納される。具体的には、構成データ「ＣＨ」には、「ＤＡＴＡ１」と「ＤＡＴＡ２」と「ＤＡＴＡ３」とを加算した時の下位１バイトが格納される。そして、七番目の構成データ「ＥＮ」は、基体データであり、原通信用データの終端を示す固定値が格納される。
【００２２】
図２（ｃ）は、三番目から五番目の制御データ「ＤＡＴＡ１」，「ＤＡＴＡ２」，「ＤＡＴＡ３」の内容の具体例を示したものである。図２（ｃ）に示すように、三番目の制御データ「ＤＡＴＡ１」には、内部当選状態や特殊状態などの遊技状態や各種のエラー状態を示す値が格納される。また、四番目の制御データ「ＤＡＴＡ２」には、イベントの種類を示す値が格納され、制御データ「ＤＡＴＡ３」に格納された値が、イベントの具体的内容を示すよう構成される。例えば、「内部当選」のイベントは、役抽選の処理が実行されたときに送信され、「ＤＡＴＡ３」の値によって役抽選の結果情報が特定される。また、「右リール停止」のイベントは、右リールが停止した時に送信され、「ＤＡＴＡ３」の値によって右リールの停止位置が特定される。「中リール」や「左リール」のイベントも同様である。また、「入賞判定」のイベントは、全てのリールが停止した時に送信され、「ＤＡＴＡ３」の値によって入賞の有無、並びに入賞の種類が特定される。
【００２３】
図３は、メイン制御基板１、データ中継基板３、およびサブ制御基板２の間の通信に係る制御回路を示すブロック図である。上述したように、メイン制御基板１とデータ中継基板３とは、信号線１６ａを介して接続されており、メイン制御基板１が送信する通信用データは、送信回路３３から信号線１６ａに出力される。ここで、送信回路３３は、データバスを介してメイン用マイクロコンピュータ３０に接続されており、このデータバスを介してメイン用マイクロコンピュータ３０の送信バッファ３２に格納された通信用データが転送され、転送された通信用データを信号線１６ａに遅滞なく出力する。
【００２４】
メイン制御基板１の送信回路３３から出力された通信用データは、データ中継基板３の受信回路５１ａに入力される。この受信回路５１ａは、データバスを介して中継用マイクロコンピュータ５０に接続されており、受信した通信用データを、中継用マイクロコンピュータ５０の受信バッファ５２ａに転送する。また、データ中継基板３に配設された送信回路５１ｂは、データバスを介して中継用マイクロコンピュータ５０に接続されており、このデータバスを介して中継用マイクロコンピュータ５０の送信バッファ５２ｂに格納された通信用データが転送され、転送された通信用データを信号線１６ｂに遅滞なく出力する。
【００２５】
データ中継基板３の送信回路５１ｂから出力された通信用データは、サブ制御基板２の受信回路４１に入力される。この受信回路４１は、データバスを介してサブ用マイクロコンピュータ４０に接続されており、受信した通信用データを、一定間隔で、サブ用マイクロコンピュータ４０の受信バッファ４２に転送する。
【００２６】
さらに、サブ制御基板２とデータ中継基板３とは、上述したように、信号線１７ａ，１７ｂを介して接続されている。データ中継基板３は、信号線１７ａを介してデータを出力する送信回路６１ａと、信号線１７ｂを介してデータを入力する受信回路６１ｂとを備えており、これら送信回路６１ａと受信回路６１ｂとが、データバスを介して中継用マイクロコンピュータ５０と夫々接続されている。ここで、送信回路６１ａは、データバスを介して中継用マイクロコンピュータ５０から不正検知用のデータ（後述のコマンドデータ）が転送されると、転送されたコマンドデータを信号線１７ａに出力する。一方、受信回路６１ｂは、信号線１７ｂを介して受信した不正検知用のデータ（後述のＲＯＭデータ）を、データバスを介して中継用マイクロコンピュータ５０に転送する。
【００２７】
サブ制御基板２は、信号線１７ａを介してデータを入力する受信回路４６ａと、信号線１７ｂにデータを出力する送信回路４６ｂとを備えており、これら受信回路４６ａと送信回路４６ｂとが、データバスを介してサブ用マイクロコンピュータ４０と夫々接続されている。ここで、受信回路４６ａは、信号線１７ａを介して受信した不正検知用のデータ（後述のコマンドデータ）を、データバスを介してサブ用マイクロコンピュータ４０に転送する。一方、送信回路４６ｂは、データバスを介してサブ用マイクロコンピュータ４０から不正検知用のデータ（後述のＲＯＭデータ）が転送されると、転送されたデータを信号線１７ｂに出力する。
【００２８】
尚、上述した送信回路や受信回路は、一般的に利用されている構成のものを適用できることから、これらについての詳細な説明は省略する。
【００２９】
次に、メイン制御基板１およびサブ制御基板２による、スロットマシンの遊技進行における制御処理について説明する。
本実施例のスロットマシンでは、一般的な構成と同様に、スタートスイッチの操作によってリールを回転させて図柄を変動表示させた後に、ストップスイッチの操作によってリールを停止させて図柄を有効ライン上に停止表示させ、有効ライン上に停止表示された図柄組合せに応じた処理を行うゲームが繰り返し実行される。
【００３０】
１ゲームにおけるメイン制御基板１の一連の制御処理としては、スタートスイッチの操作を契機として、リールを始動させると共に、役抽選を実行して、複数種類の役について当選したか否かを決定する。そして、この役抽選の結果を示す制御データを含む通信用データを生成して、信号線１６ａ，１６ｂを介してサブ制御基板２へ送信する。次に、ストップスイッチの操作を契機として、回転中のリールを停止させると共に、リールの停止位置を示す制御データを含む通信用データを生成して、信号線１６ａ，１６ｂを介してサブ制御基板２へ送信する。さらに、全てのリールが停止すると、前記役抽選で決定した役に入賞したか否かを判定し、入賞した場合には、入賞した役に応じた処理を実行する。そして、この入賞判定の結果を示す制御データを含む通信用データを生成して、信号線１６ａ，１６ｂを介してサブ制御基板２へ送信する。
【００３１】
一方、サブ制御基板２は、メイン制御基板１から通信用データを受信すると、受信した通信用データに含まれた制御データに従って演出を行う。すなわち、通信用データの制御データに従って演出パターンを選択し、選択した演出パターンに基づいて、スピーカや演出用ランプで所要の音や光を発生させる制御と、液晶表示器で所要の画像を表示させる制御とを実行する。また、本実施例のサブ制御基板２では、役抽選結果の制御データを含む通信用データを受信した場合に、この役抽選結果に応じてＡＴ抽選を実行する。ＡＴ抽選は、ＡＴ（アシストタイム）状態とするか否かの抽選であり、サブ制御基板２は、このＡＴ抽選に当選してＡＴ状態となると、役抽選結果を含む通信用データを受信する毎に、ストップスイッチの操作順序を示す演出画像を液晶表示器に表示させる制御を実行する。さらに、サブ制御基板２では、ＡＴ抽選に当選した場合に、ＡＴ状態を維持する期間を管理する。
【００３２】
尚、こうした１ゲーム毎に実行される制御処理は、従前のスロットマシンと同様の制御処理を適用できることから、その詳細については省略する。
【００３３】
次に、データ中継基板３による不正検知処理について説明する。
本実施例の不正検知処理は、サブ制御基板２のサブ用マイクロコンピュータ４０を構成するＲＯＭの改ざん又は交換という不正を検知するための処理である。この不正検知処理は、予め設定されたタイミングで、サブ制御基板２に、サブ用マイクロコンピュータ４０のＲＯＭに格納された全てのデータ（以下、ＲＯＭデータという）を要求するコマンドデータを送信する。その後、サブ制御基板２からＲＯＭデータを受信すると、受信したＲＯＭデータが正しいか否かを判定し、正しくない場合に不正と判定する。
【００３４】
具体的には、データ中継基板３は、中継用マイクロコンピュータ５０のＲＯＭに、サブ用マイクロコンピュータ４０のＲＯＭに格納されているＲＯＭデータと同じ内容のデータ（以下、判定用データ）が予め記憶されている。不正検知処理は、予め設定されたタイミングとなると、ＲＯＭデータを要求するコマンドデータを送信回路６１ａから送信する。一方、サブ制御基板２は、データ中継基板３から送信されたコマンドデータを受信回路４６ａで受信すると、このコマンドデータに従って、サブ用マイクロコンピュータ４０のＲＯＭに格納された全データをコピーし、このコピーしたＲＯＭデータを送信回路４６ｂから送信する。データ中継基板３でサブ制御基板２からＲＯＭデータを受信すると、不正検知処理は、受信したＲＯＭデータが、判定用データと一致するか否かを判定する。この判定の結果が一致の場合には、正常と判定し、不一致の場合には、不正と判定する。さらに、不正検知処理により不正判定した場合には、中継用マイクロコンピュータ５０が送信停止処理を実行する。この送信停止処理は、メイン制御基板１とサブ制御基板２との間で中継する通信用データの、サブ制御基板２への送信を停止する処理である。
【００３５】
このようにデータ中継基板３は、不正検知処理と送信停止処理とにより、サブ制御基板２のＲＯＭに対する不正を検知した場合に、サブ制御基板２への通信用データの送信を停止することで、この不正により利益が発生することを防止できる。例えば、サブ制御基板２のＲＯＭが、不正にＡＴ状態とするように改ざんや交換された場合にあっても、この不正な改ざんや交換を検知でき、通信用データの送信が停止することから、不正なＡＴ状態による利益の発生を防ぐことができる。尚、本実施例にあって、本発明にかかる通信停止条件として、サブ制御基板２から送信されたＲＯＭデータを正しくないと判定することが設定されている。
【００３６】
次に、本発明の要部について説明する。
メイン制御基板１のメイン用マイクロコンピュータ３０は、そのＲＯＭに、役抽選結果や入賞判定結果などを示す通信用データを生成するためのプログラムやデータが格納されており、これらプログラムやデータによる通信データ生成処理を実行して、通信用データを生成する。ここで、通信データ生成処理では、上述したように、基体データと制御データとを含む７バイトのデータを列ねた原通信用データを生成し、さらに、生成した原通信用データを暗号化して、送信する通信用データを生成する。本実施例にあって、通信データ生成処理では、原通信用データの全体を暗号化するようにしている。そして、この暗号化にはＲＳＡ暗号方式を用いており、予め設定された第一暗号鍵により原通信用データを暗号化する。
【００３７】
データ中継基板３の中継用マイクロコンピュータ５０は、そのＲＯＭに、メイン制御基板１から送信された通信用データを復号するプログラムやデータ、および復号した原通信用データを暗号化するプログラムやデータが格納されており、これらプログラムやデータによる第一復号処理と暗号化処理とを実行する。ここで、第一復号処理では、メイン制御基板１から送信された通信用データを、第一暗号鍵を用いて復号して、原通信用データ（基体データと制御データとからなる７バイトのデータ）を取得する。この第一復号処理は、メイン用マイクロコンピュータ３０の通信データ生成処理と同一の第一暗号鍵が予め設定されていること、および暗号化方式（ＲＳＡ暗号化方式）が予め設定されていることによって、通信用データを正確に復号できる。一方、暗号化処理では、第一復号処理で取得した原通信用データを、予め設定された第二暗号鍵によりＲＳＡ暗号方式で暗号化して、サブ制御基板２へ送信する別の通信用データを生成する。ここで、第二暗号鍵は、メイン制御基板１での暗号化に用いる第一暗号鍵と相互に異なるように設定されていることから、同一の原通信用データを暗号化しても、メイン制御基板１で暗号化した通信用データと相互に異なる別の通信用データが生成される。尚、本実施例にあって、暗号化処理では、原通信用データの全体を暗号化するようにしている。また、本実施例にあって、第二暗号鍵を用いたＲＳＡ暗号化方式が、本発明の暗号化規則に相当する。
【００３８】
サブ制御基板２のサブ用マイクロコンピュータ４０は、そのＲＯＭに、データ中継基板３から送信された通信用データを復号するプログラムやデータが格納されており、これらプログラムやデータによる第二復号処理を実行する。ここで、第二復号処理では、データ中継基板３から送信された通信用データを、第二暗号鍵を用いて復号して、原通信用データを取得する。この第二復号処理は、中継用マイクロコンピュータ５０の暗号処理と同一の第二暗号鍵が予め設定されていること、および暗号化方式（ＲＳＡ暗号化方式）が予め設定されていることによって、通信用データを正確に復号できる。
【００３９】
尚、上記した通信データ生成処理および暗号化処理におけるＲＳＡ暗号化方式の暗号化と、第一復号処理および第二復号処理における復号とは、公知の暗号化方法と復号方法とを適用できることから、その詳細については省略する。
【００４０】
こうしたメイン制御基板１からデータ中継基板３を介してサブ制御基板２へ通信用データを送信する一連の送信態様について説明する。
メイン用マイクロコンピュータ３０のＣＰＵは、一ゲーム毎で役抽選や入賞判定の実行等に伴って、通信データ生成処理を実行し、原通信用データを第一暗号鍵により暗号化した通信用データを生成する。そして、生成した通信用データを送信回路３３に転送する。この送信回路３３は、転送された通信用データを、信号線１６ａを介してデータ中継基板３へ送信する。
【００４１】
メイン制御基板１から送信された通信用データは、信号線１６ａに接続されたデータ中継基板３の受信回路５１ａに入力される。この受信回路５１ａは、受信した通信用データを中継用マイクロコンピュータ５０の受信バッファ５２ａに転送する。中継用マイクロコンピュータ５０のＣＰＵは、受信回路５１ａから通信用データを入力すると、第一復号処理を実行し、第一暗号鍵により通信用データを復号して原通信用データを取得する。さらに、第一復号処理により原通信用データを取得すると、暗号化処理を実行し、復号した原通信用データを第二暗号鍵により暗号化した別の通信用データを生成する。そして、暗号化処理で生成した別の通信用データを、送信回路５１ｂに転送する。送信回路５１ｂは、転送された別の通信用データを、信号線１６ｂを介してサブ制御基板２へ送信する。
【００４２】
データ中継基板３から送信された通信用データは、信号線１６ｂに接続されたサブ制御基板２の受信回路４１に入力される。この受信回路４１は、受信した通信用データをサブ用マイクロコンピュータ４０の受信バッファ４２に転送する。サブ用マイクロコンピュータ４０のＣＰＵは、受信回路４１から通信用データを入力すると、第二復号処理を実行し、第二暗号鍵により通信用データを復号して原通信用データを取得する。そして、サブ用マイクロコンピュータ４０は、取得した原通信用データの制御データに従って、所定の制御を実行する。
【００４３】
このように本実施例では、メイン制御基板１からデータ中継基板３へ送信する通信用データと、データ中継基板３からサブ制御基板２へ送信する通信用データとが、互いに異なる暗号鍵により暗号化されており、データ中継基板３の前後で相互に異なるデータ形式の通信用データを用いている。
【００４４】
一方、上述したように、サブ制御基板２のＲＯＭが不正に改ざん又は交換された場合には、データ中継基板３が不正検知処理と送信停止処理とによりサブ制御基板２への通信用データの送信を停止する。ここで、本実施例にあって、送信停止処理は、不正検知処理により不正と判定された場合に、メイン制御基板１から送信された通信用データを受信すると、第一復号処理と暗号化処理とを実行しないようにする。これにより、サブ制御基板２へ送信する通信用データが生成されず、サブ制御基板２への通信用データの送信を停止する。
【００４５】
こうしたデータ中継基板３による不正検知と通信用データの送信停止とは、上述した特許文献１によって公知である。そのため、不正をする者は、サブ制御基板２のＲＯＭの改ざんや交換で不正な利益を獲得できるように、メイン制御基板１とサブ制御基板２とで直接通信可能なバイパス経路をさらに構築し、前記の不正検知と送信停止とを無力化することがあり得る。
本実施例の構成は、こうしたバイパス経路が不正に構築された場合にあっても、これに伴う不正な利益の発生を防止できる。詳述すると、不正なバイパス経路が構築された場合に、このバイパス経路を介してサブ制御基板２で受信する通信用データは、メイン用マイクロコンピュータ３０の通信データ生成処理により第一暗号鍵で暗号化されたものであることから、サブ用マイクロコンピュータ４０の第二復号処理で復号できない。これは、第二復号処理が第一暗号鍵と異なる第二暗号鍵により復号するものであることに因る。このようにサブ制御基板２では、バイパス経路を介して受信した通信用データを復号できないことから、原通信用データを取得できず、この原通信用データに含まれる制御データを用いた制御を実行できない。具体例として、不正にＡＴ状態とするために、サブ制御基板２のＲＯＭが不正に改ざんや交換され且つデータ中継基板３を迂回する不正なバイパス経路が形成された場合にあっても、本実施例の構成では、メイン制御基板１から送信される制御データ（役抽選結果など）を取得できないことから、サブ制御基板２がストップスイッチの操作順を報知する制御を実行できない。これにより、不正にＡＴ状態とすることによる利益の発生を、確実に防止できる。
【００４６】
本発明にあっては、上述した実施例に限定されるものではなく、上述の実施例以外の構成についても本発明の趣旨の範囲内で適宜変更して実施可能である。
例えば、上述の実施例は、メイン制御基板から送信する通信用データとデータ中継基板から送信する通信用データとの両方を暗号化するようにした構成であるが、一方のみを暗号化する構成とすることもできる。具体的には、メイン制御基板からは、原通信用データを通信用データとしてデータ中継基板へ送信し、データ中継基板で、原通信用データを暗号化して、暗号化した通信用データをサブ制御基板へ送信するようにしても良い。
【００４７】
また、上述の実施例は、原通信用データの暗号化にＲＳＡ暗号化方式を用いているが、これに限らず、他の暗号化方式を適用することも可能である。例えば、ＡＥＳ暗号化方式やＤＥＳ暗号化方式などを用いることができる。さらに、上述した実施例では、メイン制御基板での暗号化とデータ中継基板での暗号化とに同じ暗号化方式を用いているが、これに限らず、相互に異なる暗号化方式を用いることもできる。ここで、異なる暗号化方式を用いる場合には、相互に異なる暗号鍵を設定しても良いし、同一の暗号鍵を設定しても良い。
【００４８】
また、上述の実施例は、メイン制御基板とデータ中継基板とで、原通信用データの全体を暗号鍵で暗号化することによって、通信用データを生成するようにしているが、これに限らず、原通信用データの構成データの、少なくとも一のデータを暗号鍵で暗号化することによって、通信用データを生成するようにしても良い。例えば、原通信用データの制御データのみを暗号鍵で暗号化する。さらに、メイン制御基板とデータ中継基板とで、異なる制御データを暗号鍵で暗号化するようにしても良い。
【００４９】
また、上述した実施例は、暗号鍵で暗号化することにより通信用データを生成した構成であるが、これに限らず、他の暗号規則に従って通信用データを生成するようにしても良い。例えば、原通信用データを構成する複数の制御データの順番を変更することよって、通信用データを生成するようにしても良いし、原通信用データに、カムフラージュ用のダミーデータを構成データとして追加することによって、通信用データを生成するようにしても良い。さらに、こうした制御データの順番変更、ダミーデータの追加、暗号鍵の暗号化とを組み合わせたり、これらのいずれか一をメイン制御基板で用い、他をデータ中継基板で用いるようにしても良い。
【００５０】
また、上述した実施例は、データ中継基板による不正検知が、サブ制御基板のＲＯＭの改ざんや交換を対象としたものであるが、これに限定されず、他の不正行為を検知するものであっても良い。例えば、データ中継基板に不正なデータが送信された場合に、この不正を検知するものとしても良い。この場合、データ中継基板は、メイン制御基板から送信される可能性があるデータを予め全て記憶しており、記憶されたデータと異なるデータを受信すると、不正として検知する。この他にも、不正電波の検知や前扉の不正開放などを検知するようにしても良い。さらに、上述した実施例では、データ中継基板が不正検知すると、サブ制御基板への通信用データの送信を停止するようにしているが、これに加えて、不正検知した場合に、不正検知に伴って、不正の発生を液晶表示器やスピーカなどで報知するようにしても良い。又は、不正検知すると、サブ制御基板の他の制御基板へ、不正の発生を通知するようにしても良い。
【００５１】
また、上述した実施例は、ＡＴ抽選をサブ制御基板で実行する構成であるが、他の構成として、メイン制御基板でＡＴ抽選を実行するようにしても良い。かかる構成にあっても、サブ制御基板のＲＯＭの改ざんや交換により、不正にＡＴ状態とすることが可能であることから、本実施例と同様の作用効果を奏し得る。
【００５２】
上述した実施例では、メイン制御基板１とサブ制御基板２との通信経路に、データ中継基板を配設した構成であるが、これに限らず、通信用データを送信する送信側の制御基板（第一制御基板）と、通信用データを受信する受信側の制御基板（第二制御基板）との通信経路に、データ中継基板を配設した構成であれば、本実施例と同様の作用効果を奏する。例えば、メイン制御基板を送信側の制御基板とし、コイン等の遊技媒体の払い出し制御を実行する払出制御基板を受信側の制御基板とし、その間に本発明のデータ中継基板を配設しても良い。この構成の場合にあっても、払出制御基板による遊技媒体の払出制御を不正に行うことによる利益獲得を、本発明によれば、上述の実施例と同様に防止できる。又は、メイン制御基板を送信側の制御基板とし、出玉数等の遊技履歴を管理する管理制御基板を受信側の制御基板とし、その間に本発明のデータ中継基板を配設する構成としても良い。
【００５３】
上述の実施例は、本発明をスロットマシンに適用したものであるが、本発明は、パチンコ機等の遊技機にも同様にして適用可能である。
【符号の説明】
【００５４】
１  メイン制御基板（第一制御基板）
２  サブ制御基板（第二制御基板）
３  データ中継基板
【要約】
【課題】不正なバイパス経路が構築された場合に、不正な利益が発生することを防止し得る遊技機を提供する。
【解決手段】第一制御基板１と第二制御基板２の通信経路に配設され、通信停止条件の成立に伴って第二制御基板２への通信用データの送信を停止するデータ中継基板３を備え、データ中継基板３は、第一制御基板１から送信された通信用データを、暗号化規則に従って、当該通信用データと相互にデータ形式が異なる別の通信用データに変換して、第二制御基板２へ送信する。かかる構成によれば、第一制御基板１から第二制御基板２へ通信用データを直接送るバイパス経路が不正に構築された場合に、該バイパス経路を介した通信用データとデータ中継基板３を介した通信用データとでデータ形式が異なるため、この不正行為を防止できる。
【選択図】図３【図１】
0006031180.tif 000002
【図２】
0006031180.tif 000003
【図３】
0006031180.tif 000004