(57)【特許請求の範囲】
【請求項１】
支持基板の表面に形成され且つ電子部品の端子を接続させる複数の第１の電極が所定のピッチ間隔で埋め込まれた第１の層を形成する工程と、
前記複数の第１の電極の表面を露出させるように、前記第１の層を研磨する工程と、
前記複数の第１の電極の表面を露出させた後、前記第１の層の表面に、前記複数の第１の電極にそれぞれ接続され、前記複数の第１の電極の形成領域の外まで延在し、前記第１の電極のピッチ方向の幅より小さい線幅を有する複数の第１の配線を形成する工程と、
前記複数の第１の配線を形成した後に、前記支持基板を除去することにより、前記複数の第１の電極の裏面を露出させる工程と、
を備える回路基板の製造方法。
【請求項２】
請求項１に記載の回路基板の製造方法において、
前記第１の層を研磨する工程は、前記第１の層が前記複数の第１の電極より薄くなるまで実施される回路基板の製造方法。
【請求項３】
請求項１又は２に記載の回路基板の製造方法において、
前記複数の第１の電極が埋め込まれた第１の層を形成する工程は、
前記支持基板の表面に、前記支持基板を部分的に露出させる第１の開口を有する第１のレジスト膜を形成する工程と、
前記第１の開口内に露出する前記支持基板の表面に第１の金属膜を堆積させる工程と、
前記第１の金属膜を堆積させた後、前記第１のレジスト膜を除去する工程と、
前記第１のレジスト膜を除去した後に、前記第１の金属膜を前記第１の層で被覆する工程と、
を備える回路基板の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の回路基板の製造方法において、
前記複数の第１の配線を形成する工程は、
前記第１の層の表面に、前記第１の層及び前記複数の第１の電極を部分的に露出させる第２の開口を有する第２のレジスト膜を形成する工程と、
前記第２の開口内に露出する前記第１の層及び前記複数の第１の電極の表面に第２の金属膜を堆積させる工程と、
を備える回路基板の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の回路基板の製造方法において、
前記支持基板を除去する前に、さらに、
前記第１の層及び前記複数の第１の配線を第２の層で被覆する工程と、
前記第１の層及び前記複数の第１の配線を被覆した後に、前記複数の第１の配線に電気的に接続される複数の第２の電極を形成する工程と、
を備える回路基板の製造方法。
【請求項６】
請求項１乃至４のいずれかに記載の回路基板の製造方法において、
前記支持基板を除去する前に、さらに、
前記第１の層及び前記複数の第１の配線を第２の層で被覆する工程と、
前記第２の層の表面に、前記第２の層内に形成されるビアを介して前記複数の第１の配線に接続される第２の配線を形成する工程と、
前記第２の層及び前記第２の配線を第３の層で被覆する工程と、
前記第２の層及び前記第２の配線を被覆した後に、前記第２の配線に電気的に接続される複数の第２の電極を形成する工程と、
を備える回路基板の製造方法。
【請求項７】
請求項６に記載の回路基板の製造方法において、
前記複数の第２の配線を形成する工程は、
前記第２の層に、前記複数の第１の配線に到達する複数のビア孔を形成する工程と、
前記第２の層の表面に、前記第２の層及び前記複数のビア孔を部分的に露出させる第３の開口を有する第３のレジスト膜を形成する工程と、
前記第３の開口内に露出する前記第２の層の表面及び前記複数のビア孔の内部に第３の金属膜を堆積させる工程と、
を備える回路基板の製造方法。
【請求項８】
支持基板の表面に形成された複数の電極が所定のピッチ間隔で埋め込まれた層を形成する工程と、
前記複数の電極の表面を露出させるように、前記層を研磨する工程と、
前記複数の電極の表面を露出させた後、前記層の表面に、前記複数の電極にそれぞれ接続され、前記複数の電極の形成領域の外まで延在し、前記複数の電極のピッチ方向の幅より小さい線幅を有する複数の配線を形成する工程と、
前記複数の配線を形成した後に、前記支持基板を除去することにより、前記複数の電極の裏面を露出させる工程と、を少なくとも有する製造工程により製造される、前記複数の電極、前記層、及び前記複数の配線を具備する回路基板を用意する工程と、
前記複数の電極の裏面に電子部品の端子を接続する工程と、
を備える電子装置の製造方法。
【請求項９】
請求項８に記載の電子装置の製造方法において、さらに、
前記複数の電極の裏面に前記電子部品の端子を接続した後に、前記回路基板及び前記電子部品の隙間に樹脂を充填する工程を備える電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、半導体素子などの電子部品を搭載するための回路基板の製造方法及び電子装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子などの電子部品を搭載するための回路基板として、例えばコア基板を含まない、いわゆる片面積層基板が採用されることがある。片面積層基板は、支持基板の両面に、それぞれ導体層及び絶縁層を交互に積層して、最後に支持基板を剥離することにより製造されるものである。以下、片面積層基板の製造初期のプロセスを簡単に説明する。
【０００３】
片面積層基板を製造では、先ず、支持基板の両面に、半導体素子などの電子部品の端子を接続させる電極パッドを形成する。次に、支持基板の両面に絶縁シートを貼り付けて、該絶縁シートにより電極パッドを被覆する。次に、該絶縁シートに、例えばレーザ加工やエッチング加工により、電極パッドに到達するビア孔を形成する。このとき、ビア孔の深さを制御するために、電極パッドを加工停止膜として利用する。次に、該絶縁シートの表面及び該ビア孔の内部に金属膜を堆積させ、配線パターン及びビアを同時に形成する。以上のプロセスを繰り返すことで、片面積層基板が製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２３６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、電子部品の端子の狭ピッチ化に付随して、回路基板の電極パッドの狭ピッチ化が要求されている。しかし、電極パッドは、ビア孔の深さを制御するための加工停止膜、すなわちレーザ加工やエッチング加工の加工停止面とされるため、要求されるビア径よりも小さくすることはできない。さらに、レーザ加工やエッチング加工は、多少の加工誤差（加工位置ずれ）を有するため、電極パッドは、要求されるビア径よりも、該加工誤差分だけ大きくしなければならない。即ち、現在の回路基板の電極パッドは、ビア径と同等又はそれ以下にすることが出来なかった。このため、回路基板の電極パッドを小型化して、電極パッドのピッチ間隔を狭めることは困難であった。
【０００６】
開示の技術は、電極のピッチ間隔を狭めることができる回路基板の製造方法及び電子装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
開示の技術の一観点によれば、支持基板の表面に形成され且つ電子部品の端子を接続させる第１の電極が埋め込まれた第１の層を形成する工程と、前記第１の電極の表面を露出させるように、前記第１の層を研磨する工程と、前記第１の電極の表面を露出させた後、前記第１の層の表面に、前記第１の電極に接続される第１の配線を形成する工程と、前記第１の配線を形成した後に、前記支持基板を除去することにより、前記第１の電極の裏面を露出させる工程と、を備える回路基板の製造方法が提供される。
【発明の効果】
【０００８】
開示の技術によれば、回路基板の電極のピッチ間隔を狭めることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態にかかる回路基板の裏面図である。
【図２】第１の実施形態にかかる回路基板の表面図である。
【図３】第１の実施形態にかかる回路基板の断面図である。
【図４】第１の実施形態にかかる第１の電極パッド、第１の配線パターン、第１のビア及び第２の配線パターンの斜視図である。
【図５】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図６】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図７】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図８】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図９】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１０】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１１】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１２】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１３】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１４】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１５】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１６】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１７】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１８】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図１９】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２０】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２１】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２２】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２３】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２４】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２５】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２６】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図２７】第２の実施形態にかかる電子装置の断面図である。
【発明を実施するための形態】
【００１０】
［第１の実施形態］
先ず、図１−図２７を参照しながら、第１の実施形態を説明する。
［回路基板１０の構成］
図１は、第１の実施形態にかかる回路基板１０の裏面図である。図２は、第１の実施形態にかかる回路基板１０の表面図である。図３は、第１の実施形態にかかる回路基板１０の断面図であって、図１中のIII−III線に於ける断面を示している。図４は、第１の実施形態にかかる第１の電極パッド１８、第１の配線パターン１２、第１のビア２０及び第２の配線パターン１４の斜視図であって、図１中の枠Ａ内だけを限定して示している。
【００１１】
以下の説明では、例えば半導体素子などの電子部品５０を搭載する第１の搭載面Ｐ１側を裏側、例えばマザーボードなどの外部回路基板６０に搭載される第２の搭載面Ｐ２側を表側と定義して、それぞれの構成要素の第１の搭載面Ｐ１側の主面を「裏面」、それぞれの構成要素の第２の搭載面Ｐ２側の主面を「表面」とする。
【００１２】
図１−図３に示すように、回路基板１０は、インターポーザ基板として使用される、いわゆる片側積層基板である。回路基板１０は、第１の絶縁層１１と、第１の絶縁層１１の表面に配置される第１の配線パターン１２と、第１の絶縁層１１の表面に配置され、第１の配線パターン１２を被覆する第２の絶縁層１３と、第２の絶縁層１３の表面に配置される第２の配線パターン１４と、第２の絶縁層１３の表面に配置され、第の２の配線パターン１４を被覆する第３の絶縁層１５と、第３の絶縁層１５の表面に配置される第３の配線パターン１６と、第３の絶縁層１５の表面に配置され、第３の配線パターン１６を被覆する第４の絶縁層１７と、第１の絶縁層１１に埋め込まれ、例えば半導体素子などの電子部品５０の部品本体５１に形成された端子５２を接続させる第１の電極パッド１８と、第４の絶縁層１７の表面に配置され、例えばマザーボードなどの外部回路基板６０の基板本体６１に形成された電極パッド６２に接続される、外部接続端子としての第２の電極パッド１９と、を備える。
【００１３】
さらに、回路基板１０は、第２の絶縁層１３に埋め込まれ、第１の配線パターン１２及び第２の配線パターン１４を電気的に接続する第１のビア２０と、第３の絶縁層１５に埋め込まれ、第２の配線パターン１４及び第３の配線パターン１６を電気的に接続する第２のビア２１と、第４の絶縁層１７に埋め込まれ、第３の配線パターン１６及び第２の電極パッド１９を電気的に接続する第３のビア２２と、を備える。回路基板１０は、必要に応じて、第４の絶縁層１７の表面に配置されるソルダーレジスト２３を備えても良い。
【００１４】
以下、それぞれの要素を詳細に説明する。
【００１５】
先ず、第１、第２、第３、第４の絶縁層１１、１３、１５、１７を説明する。
【００１６】
第１、第２、第３、第４の絶縁層１１、１３、１５、１７は、例えばエポキシ系の熱硬化性樹脂で形成されている。このうち、第１の絶縁層１１は、第２、第３、第４の絶縁膜１３、１５、１７よりも薄くなるように形成されている。本実施形態では、第１の絶縁層１１の厚さを、約２０μｍ〜２５μｍとし、第２、第３、第４の絶縁層１３、１５、１７を、約５０μｍとしている。
【００１７】
第１の絶縁層１１の表面は、第１の絶縁層１１の裏面よりも粗い。本実施形態では、第１の絶縁層１１の表面の表面粗さを、約０．４Ｒａ〜０．５Ｒａとし、第１の絶縁層１１の裏面の表面粗さを、約０．２Ｒａ〜０．３Ｒａとしている。
【００１８】
次に、第１、第２、第３の配線パターン１２、１４、１６を説明する。
【００１９】
第１の配線パターン１２は、配線部１２ａと、接続部１２ｂと、を備える。配線部１２ａは、第１の電極パッド１８に直接的に接続された、微細な線型パターンである。本実施形態では、配線部１２ａの幅寸法を、例えば５μｍ〜１０μｍとしている。接続部１２ｂは、配線部１２ａに連結された、配線部１２ａの幅寸法よりも大きい円型パターンである。本実施形態では、接続部１２ｂの直径を、例えば１００μｍ〜１２０μｍとしている。
【００２０】
第２、第３の配線パターン１４、１６は、それぞれ、配線部１４ａ、１６ａと、２つの接続部１４ｂ、１６ｂと、を備える。配線部１２ａ、１４ａは、微細な線型パターンである。本実施形態では、配線部１２ａ、１４ａの幅寸法を、例えば５μｍ〜１０μｍとしている。接続部１２ｂ、１４ｂは、それぞれ配線部１２ａ、１４ａの両端に連結された、配線部１２ａ、１４ａの幅寸法よりも大きい円型パターンである。本実施形態では、接続部１２ｂ、１４ｂの直径を、例えば１００μｍ〜１２０μｍとしている。
【００２１】
第１、第２、第３の配線パターン１２、１４、１６の厚さは、特に限定されるものではないが、本実施形態では、約２５μｍとしている。第１、第２、第３の配線パターン１２、１４、１６の材料は、特に限定されるものではないが、例えばＣｕなどの金属を用いても良い。
【００２２】
次に、第１の電極パッド１８を説明する。
【００２３】
第１の電極パッド１８は、それぞれ、長方形状に形成されていて、第１の絶縁層１１の各辺に１列ずつ、第１の絶縁層１１の各辺に平行に配置されている。本実施形態では、第１の電極パッド１８を、第１の絶縁層１１の各辺に１列ずつに配置しているが、例えば２列以上ずつ配置しても良い。
【００２４】
第１の電極パッド１８は、第１の絶縁層１１を貫通していて、第１の配線パターン１２に接続される第１の端面１８ａと、第１の絶縁層１１の裏面から露出する第２の端面１８ｂと、を備える。
【００２５】
第１の端面１８ａは、第１の配線パターン１２の配線部１２ａに直接的に接続されている。即ち、第１の端面１８ａは、第１の配線パターン１２の配線部１２ａの裏面に接触している。第１の端面１８ａは、第１の絶縁層１１の表面から僅かに突出していることもある。
【００２６】
第２の端面１８ｂは、例えば半導体素子などの電子部品５０の端子５２を接続させる内部接続端子となる。第２の端面１８ｂは、第１の絶縁層１１の裏面と同等の高さに位置する。従って、第２の端面１８ｂは、第１の絶縁層１１の裏面と共に、電子部品５０を搭載する第１の搭載面Ｐ１としての、１つの平坦面を構成している。本実施形態では、第２の端面１８ｂを第１の絶縁層１１の裏面から露出させているが、該第２の端面１８ｂを予備半田２４で被覆しても良い。予備半田２４は、第１の電極パッド１８に、例えば半導体素子などの電子部品５０の端子５２を接続するときに利用される。
【００２７】
第１の電極パッド１８のピッチ間隔は、電子部品５０の端子５２のピッチ間隔に応じて決められる。本実施形態では、第１の電極パッド１８のピッチ間隔を、例えば２０μｍ〜４０μｍとしている。第１の電極パッド１８の厚さは、特に限定されるものではないが、本実施形態では、約２５μｍとしている。第１の配線パターン１２の幅寸法は、第１の電極パッド１８の配列ピッチ方向に於ける、該第１の電極パッド１８の幅寸法よりも小さいことが好ましい。本実施形態では、第１の電極パッド１８の幅寸法を、例えば１０μｍ〜２０μｍとしている。第１の電極パッド１８の個数は、電子部品５０の端子５２の個数と同数とする。
【００２８】
次に、第２の電極パッド１９を説明する。
【００２９】
第２の電極パッド１９は、それぞれ、長方形状に形成されていて、第４の絶縁層１７の表面に、マトリクス状に配置されている。必要に応じて、第２の電極パッド１９に、それぞれ半田ボールＢを取り付けても良い。半田ボールＢは、第２の電極パッド１９が、例えばマザーボードなどの外部回路基板６０の基板本体６１に形成された電極パッド６２に接続されるときに利用される。
【００３０】
第２の電極パッド１９のピッチ間隔は、例えばマザーボードなどの外部回路基板６０の電極パッド６２のピッチ間隔に応じて決められる。本実施形態では、第２の電極パッド１９のピッチ間隔を、例えば１００μｍ〜２００μｍとしている。第２の電極パッド１９の厚さは、特に限定されるものではないが、本実施形態では、約２５μｍとしている。第２の電極パッド１９の配列ピッチ方向に於ける、該第２の電極パッド１９の幅寸法は、第１の電極パッド１８の配列ピッチ方向に於ける、該第１の電極パッド１８の幅寸法よりも大きく、本実施形態では、例えば５０μｍ〜１００μｍとしている。第２の電極パッド１９の個数は、外部回路基板６０の電極パッド６２の個数と同数とする。
【００３１】
次に、第１のビア２０、第２のビア２１、第３のビア２２を説明する。
【００３２】
第１のビア２０は、第１の絶縁層１１に接近するにつれて、ビア径が小さくなる円錐台状に形成され、第１の配線パターン１２の接続部１２ｂの表面及び第２の配線パターン１４の接続部１４ｂの裏面の双方に接触している。
【００３３】
第２のビア２１は、第２の絶縁層１３に接近するにつれて、ビア径が小さくなる円錐台状に形成され、第２の配線パターン１４の接続部１４ｂの表面及び第３の配線パターン１６の接続部１６ｂの裏面の双方に接触している。
【００３４】
第３のビア２２は、第３の絶縁層１５に接近するにつれて、ビア径が小さくなる円錐台状に形成され、第３の配線パターン１６の接続部１６ｂの表面及び第２の電極パッド１９の裏面の双方に接触している。
【００３５】
以上のように、第１の配線パターン１２、第２の配線パターン１４、第３の配線パターン１６、及び第２の電極パッド１９は、相互に、第１、第２、第３のビア２０、２１、２２の何れかを介して接続されている。
【００３６】
これに対して、第１の電極パッド１８は、第１の配線パターン１２の配線部１２ａの裏面に直接的に接続されている。即ち、第１の電極パッド１８の第１の端面１８ａが第１の配線パターン１２の配線部１２ａの裏面に接触している。このため、本実施形態にかかる回路基板１０は、第１の電極パッド１８及び第１の配線パターン１２を電気的に接続するためのビアを有していない。
【００３７】
次に、ソルダーレジスト２３を説明する。
【００３８】
ソルダーレジスト２３は、第２の電極パッド１９の表面に供給された半田材料が溶融したときに、該半田材料が第２の電極パッド１９から濡れ広がることを防止するものである。ソルダーレジスト２３は、第２の電極パッド１９に対応する位置に、それぞれパッド開口２３ａを有していて、該パッド開口２３ａから第２の電極パッド１９を露出させている。ソルダーレジスト２３の厚さは、第２の電極パッド１９の厚さと同等もしくは第２の電極パッド１９の厚さよりも大きければ良いが、本実施形態では、例えば３０μｍ〜５０μｍとしている。ソルダーレジスト２３の材料としては、例えばポリイミド系又はエポキシ系の熱硬化性樹脂又は光硬化性樹脂を用いても良い。
［回路基板１０の製造工程］
図５−図２７は、第１の実施形態にかかる回路基板１０の製造工程の説明図である。このうち、図５−図２４は、本実施形態にかかる回路基板１０の個片化前の大型基板を示しているが、図面の簡単化のために破断線を省略する。
【００３９】
図５に示すように、最初に、本実施形態にかかる回路基板１０の製造に使用される支持基板３０を製作する。支持基板３０を製作する際、先ず、例えばガラス繊維布にエポキシ樹脂を含浸させた、いわゆる耐熱性ガラス布基材エポキシ樹脂銅張積層板３１（FR-4 : Flame Retardant Type 4）の両面に、それぞれ絶縁層３２、小Ｃｕ箔３３、Ｃｕ／Ｎｉ／Ｃｕの積層箔３４を、耐熱性ガラス布基材エポキシ樹脂銅張積層板３１側から順番に載置する。絶縁層３２の材料としては、例えばエポキシ系もしくはポリイミド系の樹脂を用いても良い。絶縁層３２の厚さは、特に限定されるものではないが、小Ｃｕ箔３３の厚みを吸収する必要があるので、少なくとも小Ｃｕ箔３３よりも厚くする。小Ｃｕ箔３３の平面寸法は、絶縁層３２の平面寸法よりも小さい。このため、小Ｃｕ箔３３の周囲からは、絶縁層３２が露出する。以下、小Ｃｕ箔３３の周囲に露出する絶縁層３２を露出領域３２ａとする。小Ｃｕ箔３３の寸法は、特に限定されるものではないが、本実施形態では、例えば小Ｃｕ箔３３の各辺が絶縁層３２の各辺よりも約６ｃｍだけ小さくなるように、即ち、絶縁層３２の露出領域３２ａの幅寸法が約３ｃｍとなるように設定されている。小Ｃｕ箔３３の厚さは、特に限定されるものではないが、本実施形態では、例えば１２μｍとしている。積層箔３４の各層、即ちＣｕ層３４ａ、Ｎｉ層３４ｂ、Ｃｕ層３４ｃの厚さは、特に限定されるものではないが、本実施形態では、それぞれ１００μｍ、０．８μｍ、２５μｍとしている。Ｎｉ層３４ｂの表面の粗さは、例えば０．２Ｒａ〜０．３Ｒａとされる。
【００４０】
次に、耐熱性ガラス布基材エポキシ樹脂銅張積層板３１、絶縁層３２、小Ｃｕ箔３３、Ｃｕ／Ｎｉ／Ｃｕの積層体３４を、真空下でプレス熱圧着する。これにより、小Ｃｕ箔３３の周囲から露出する絶縁層３２の露出領域３２ａは、Ｃｕ／Ｎｉ／Ｃｕの積層箔３４に圧着される。このとき、小Ｃｕ箔３３は、Ｃｕ／Ｎｉ／Ｃｕの積層箔３４に圧着されないが、絶縁層３２の露出領域３２ａの内側が真空の袋状となることで、Ｃｕ／Ｎｉ／Ｃｕの積層箔３４に吸着される。プレス熱圧着では、例えば真空ラミネータを用いても良い。このとき、真空度を、例えば０．２ＭＰａ〜０．５ＭＰａとする。
【００４１】
次に、図６に示すように、支持基板３０の両面に露出する積層箔３４のＣｕ層３４ｃを、例えばウェットエッチングにより除去して、積層箔３４のＮｉ層３４ｂを露出させる。エッチャントは、特に限定されるものではないが、例えばアンモニア系のアルカリ溶液を用いても良い。
【００４２】
次に、図７に示すように、支持基板３０の両面に露出するＮｉ層３４ｂの表面に、それぞれ感光性フィルム３５を熱圧着により貼り付ける。感光性フィルム３５の厚さは、特に限定されるものではないが、本実施形態では、例えば２５μｍとしている。続いて、露光マスク（図示しない）を用いて、該感光性フィルム３５を露光して、該感光性フィルム３５に、第１の電極パッド１８に対応する露光パターン領域を形成する。続いて、感光性フィルム３５に現像液を供給し、感光性フィルム３５に形成された露光パターン領域を除去する。こうして、感光性フィルム３５に、第１の電極パッド１８に対応する開口３５ａを形成する。
【００４３】
次に、図８に示すように、Ｎｉ層３４ｂを給電層とする電解鍍金により、感光性フィルム３５の開口３５ａ内にＣｕ層を堆積させ、Ｎｉ層３４ｂの表面に第１の電極パッド１８を形成する。電解鍍金は、Ｃｕ層の厚さが感光性フィルム３５の厚さと同等になるまで実施される。
【００４４】
次に、図９に示すように、感光性フィルム３５に薬液を供給して、感光性フィルム３５をＮｉ層３４ｂから剥離する。薬液の種類は、感光性フィルム３５の種類に応じて決めれば良い。感光性フィルム３５を剥離した後、薬液を除去するための洗浄を追加しても良い。
【００４５】
次に、図１０に示すように、支持基板３０の両面に露出するＮｉ層３４ｂ表面に、それぞれエポキシ系の絶縁シート３６を真空下で貼り付けて、第１の電極パッド１８を被覆する。絶縁シート３６は、第１の電極パッド１８よりも厚ければ、特に限定されるものではないが、少なくとも第１の電極パッド１８間の隙間が十分に充填されるように、第１の電極パッド１８の厚さよりも、例えば１０μｍ分だけ厚くすることが好ましい。
【００４６】
次に、図１１に示すように、絶縁シート３６の表面を研磨して、第１の電極パッド１８の表面を露出させる。該研磨後の該研磨後の絶縁シート３６は、回路基板１０の第１の絶縁層１１となる。絶縁シート３６から露出する第１の電極パッド１８の表面は、第１の配線パターン１２に接続される第１の端面１８ａとなる。第１の電極パッド１８の表面に絶縁シート３６が残留すると、第１の電極パッド１８及び第１の配線パターン１２間の接続不良の原因となるため、第１の電極パッド１８の表面を露出させた後、さらに数μｍ、例えば５μｍだけ追加研磨することが好ましい。但し、絶縁シート３６は、第１の電極パッド１８よりも研磨レートが高いため、第１の電極パッド１８の表面を追加研磨すると、絶縁シート３６は、第１の電極パッド１８よりも多目に研磨される。このため、第１の電極パッド１８の表面は、第１の絶縁層１１の表面から僅かに突出することがある。絶縁シート３６の研磨法は、特に限定されるものではないが、例えばベルト研磨を用いても良い。
又、絶縁シート３６の表面を研磨したときに、第１の電極パッド１８の材料の削り粉、即ちＣｕの削り粉が発生して、配線パターン間の短絡の原因となる。このため、絶縁シート３６を研磨した後、ウェットエッチングを実施して、絶縁シート３６の表面に付着する削り粉を除去しても良い。エッチャントとしては、例えば硫酸及び過酸化水素水の混合溶液を用いても良い。エッチング量は、例えば１μｍとすれば良い。
【００４７】
次に、図１２に示すように、例えば無電解鍍金により、第１の絶縁層１１及び第１の電極パッド１８の表面、即ち第１の端面１８ａにシードメタル層３７を形成する。シードメタル層３７の材料としては、例えばＣｕなどの金属を用いる。シードメタル層３７の厚さは、特に限定されるものではないが、本実施形態では、例えば０．１μｍ〜１μｍとしている。
【００４８】
次に、図１３に示すように、シードメタル層３７の表面に、それぞれ感光性フィルム３８を熱圧着により貼り付ける。感光性フィルム３８の厚さは、特に限定されるものではないが、本実施形態では、約２５μｍとしている。続いて、露光マスク（図示しない）を用いて、該感光性フィルム３８を露光して、該感光性フィルム３８に、第１の電極パターン１２に対応する露光パターン領域を形成する。続いて、感光性フィルム３８に現像液を供給し、感光性フィルム３８の露光パターン領域を除去する。こうして、感光性フィルム３８に、第１の電極パターン１２に対応する開口３８ａを形成する。感光性フィルム３８に形成される開口３８ａは、第１の絶縁層１１の表面だけでなく、第１の電極パッド１８の表面、即ち第１の端面１８ａに対応する位置まで形成される。
【００４９】
次に、図１４に示すように、シードメタル層３７を給電層とする電解鍍金により、感光性フィルム３８の開口３８ａ内にＣｕ層を堆積させ、シードメタル層３７の表面に第１の配線パターン１２を形成する。こうして、第１の絶縁層１１の表面に、第１の電極パッド１８の表面、即ち第１の端面１８ａに直接的に接続される第１の配線パターン１２が形成される。電解鍍金は、Ｃｕ層の厚さが感光性フィルム３８の厚さと同等になるまで実施される。
【００５０】
次に、図１５に示すように、感光性フィルム３８に薬液を供給して、感光性フィルム３８を第１の絶縁層１１から剥離する。薬液の種類は、感光性フィルム３８の種類に応じて決めれば良い。感光性フィルム３８を剥離した後、薬液を除去するための洗浄を追加しても良い。感光性フィルム３８が除去されたら、第１の絶縁層１１の表面に形成されていたシードメタル層３７を、例えばフラッシュエッチングにより除去する。これにより、第１の電極パッド１８の表面、即ち第１の端面１８ａは、再露出する。
【００５１】
次に、図１６に示すように、第１の絶縁層１１の表面に、それぞれエポキシ系の絶縁シート３９を真空下で貼り付けて、第１の配線パターン１２を被覆する。第２の絶縁シート３９は、少なくとも第１の配線パターン１２よりも厚ければ、特に限定されるものではないが、本実施形態では、約５０μｍとしている。第１の絶縁層１１の表面に貼り付けられる絶縁シート３９は、回路基板１０の第２の絶縁層１３となる。
【００５２】
次に、図１７に示すように、第２の絶縁層１３に、第１の配線パターン１２の接続部１２ｂに到達するビア孔１３ａを形成する。ビア孔１３ａの加工法としては、例えばレーザ加工、エッチング加工、又は他の加工を用いても良い。レーザ加工もしくはエッチング加工であれば、第１の配線パターン１２の接続部１２ｂを加工停止面としても良い。ビア孔１３ａは、第１の配線パターン１２に接近するにつれて徐々に縮径する円錐面状の内面を有する。レーザとしては、例えばＣＯ２レーザなどを用いても良い。レーザ加工は、ビア孔１３ａ内にスミアを発生させることがあるので、必要に応じて、レーザ加工後に第２の絶縁層１３に薬液を供給して、ビア孔１３ａ内に発生したスミアを除去しても良い。薬液としては、例えば過マンガン酸カリウムの水溶液を用いれば良い。
【００５３】
次に、図１８に示すように、例えば無電解鍍金により、第２の絶縁層１３の表面と、ビア孔１３ａの内面と、ビア孔１３ａ内に露出する第１の配線パターン１２の表面に、シードメタル層４０を形成する。シードメタル層４０の材料としては、例えばＣｕなどの金属を用いる。シードメタル層４０の厚さは、特に限定されるものではないが、本実施形態では、例えば、０．１μｍ〜１μｍとしている。
【００５４】
次に、図１９に示すように、シードメタル層４０の表面に、それぞれ感光性フィルム４１を熱圧着により貼り付ける。感光性フィルム４１の厚さは、特に限定されるものではないが、本実施形態では、約２５μｍとしている。続いて、露光マスク（図示しない）を用いて、該感光性フィルム４１を露光して、該感光性フィルム４１に、第２の電極パターン１４に対応する露光パターン領域を形成する。続いて、感光性フィルム４１に現像液を供給し、感光性フィルム４１に、第２の電極パターン１４に対応する開口４１ａを形成する。感光性フィルム４１に形成される開口４１ａは、第２の絶縁層１３の表面だけでなく、ビア孔１３ａの内面、及びビア孔１３ａ内に位置する第１の配線パターン１１の表面に対応する位置まで形成される。
【００５５】
次に、図２０に示すように、シードメタル層４０を給電層とする電解鍍金により、感光性フィルム４１の開口４１ａ内にＣｕ層を堆積させ、第２の絶縁層１３の表面に第２の配線パターン１４を、ビア孔１３ａの内部に第１のビア２０を、同時に形成する。電解鍍金は、Ｃｕ層の厚さが感光性フィルム４１の厚さと同等になるまで実施される。
【００５６】
次に、図２１に示すように、感光性フィルム４１に薬液を供給して、感光性フィルム４１をシード層４０の表面から剥離する。薬液の種類は、感光性フィルム４１の種類に応じて決めれば良い。感光性フィルム４１を剥離した後、薬液を除去するための洗浄を追加しても良い。感光性フィルム４１が除去されたら、第２の絶縁層１３の表面に形成されていたシードメタル層４０を、例えばフラッシュエッチングにより除去する。
【００５７】
以上のプロセスを経て、第２の配線パターン１４が完成したら、図１６−図２１を参照して説明した各プロセスを繰り返すことで、第２の絶縁層１３の表面に配置され、第２の配線パターン１４を被覆する第３の絶縁層１５と、第３の絶縁層１５の表面に形成され、第２のビア２１を介して第２の配線パターン１４に接続される第３の配線パターン１６と、第３の絶縁層１５の表面に配置され、第３の配線パターン１６を被覆する第４の絶縁層１７と、第４の絶縁層１７の表面に配置され、第３のビア２２を介して第３の配線パターン１６に接続される第２の電極パッド１９と、を形成する。こうして、図２２に示すように、支持基板３０の両面に、それぞれ４層型の片面積層基板１０ａを形成する。
【００５８】
次に、図２３に示すように、必要に応じて、第４の絶縁層１７の表面に、それぞれソルダーレジスト２３を形成しても良い。ソルダーレジスト２３の形成法は、特に限定されるものではないが、例えばフォトリソグラフィもしくはスクリーン印刷を用いても良い。フォトリソグラフィであれば、先ず、液状の感光性材料を塗布して、該感光性材料を乾燥により硬化させる。続いて、該感光性材料を露光及び現像して、第２の電極パッド１９に対応する位置に、それぞれ第２の電極パッド１９を露出させるパッド開口２３ａを形成する。ソルダーレジスト２３の厚さは、第２の電極パッド１９の厚さよりも厚ければ、特に限定されるものではない。
【００５９】
次に、図２４に示すように、例えばダイシングにより、支持基板３０及び片面積層基板１０ａを切断する。このとき、ダイシングブレードは、支持基板３０の絶縁層３２の露出領域３２ａの内側を通過するように、即ち小Ｃｕ箔位３３を切断するように置決めされる。図中の直線Ｃは、ダイシングのブレードが通過する位置を示している。このため、絶縁層３２の露出領域３２ａ及びＣｕ／Ｎｉ／Ｃｕの積層箔３４の圧着により維持されていた小Ｃｕ箔３３及び積層箔３４間の真空が破壊され、積層箔３４が絶縁層３２及び小Ｃｕ箔３３から離脱する。
【００６０】
次に、図２５に示すように、片面積層基板１０ａの裏面に残留する支持基板３０の残骸物、即ち積層箔３４のＮｉ層３４ｂ及びＣｕ層３４ｃを、例えばウェットエッチングにより除去して、第１の絶縁層１１の裏面及び第１の電極パッド１８の裏面、即ち第２の端面１８ｂを露出させる。こうして、例えば半導体素子などの電子部品５０を搭載する第１の搭載面Ｐ１が形成され、本実施形態にかかる回路基板１０の製造工程が終了する。回路基板１０は、製造工程中、第１の搭載面Ｐ１を支持基板３０に密着させているため、第１の搭載面Ｐ１の表面粗さは、支持基板３０の表面粗さ、即ち積層箔３４のＮｉ層３４ｂの表面粗さに倣うことになる。このため、第１の搭載面Ｐ１の表面粗さ、即ち第１の絶縁層１１の裏面の表面粗さは、研磨により形成される第１の絶縁層１１の表面の表面粗さよりも小さくなる。Ｎｉ層３４ｂのエッチャントとしては、例えば硫酸及び過酸化水素水の混合溶液を用いれば良い。Ｃｕ層３４ｃのエッチャントとしては、例えば強アルカリ液を用いれば良い。なお、図２５は、図２４に於いて、支持基板３０の上側に製造された回路基板１０だけを示しているが、これと同等の回路基板１０がもう１つ製造される。
【００６１】
次に、図２６に示すように、必要に応じて、回路基板１０の第１の電極パッド１８の第２の端面１８ｂを、例えば予備半田２４で被覆しても良い。予備半田２４は、例えば無電解鍍金により形成すれば良い。
【００６２】
以上のように、本実施形態にかかる回路基板１０では、例えば半導体素子などの電子部品５０の端子５２を接続させる第１の電極パッド１８を、第１の配線パターン１２に直接的に接続している。即ち、本実施形態にかかる回路基板１０は、第１の電極パッド１８及び第１の配線パターン１２を接続するためのビアを有してない。これにより、ビア製造に付随する電極パッドの大型化が解消される。従って、例えば半導体素子などの電子部品５０の端子５２の小型化及び狭ピッチ化に応じて、第１の電極パッド１８を小型化及び狭ピッチ化することが出来る。
【００６３】
又、本実施形態にかかる回路基板１０は、第１の電極パッド１８及び第１の配線パターン１２を接続するためのビアを有していないので、ビア製造プロセスで必要となるデスミアを省略することが出来る。よって、回路基板１０の製造時間をデスミアの所要時間分だけ短縮することができる。
【００６４】
さらに、本実施形態にかかる回路基板１０は、例えば半導体素子などの電子部品５０を搭載するための第１の搭載面Ｐ１に、第１の電極パッド１８の第１の端面１８ｂだけを露出させている。従って、例えば予備半田２４をリフローするときに、該予備半田２４が第１の電極パッド１８の第１の端面１８ｂから濡れ広がることがない。よって、予備半田２４を必要最小限に減らすことが出来る。
［第２の実施形態］
次に、図２７を参照しながら、第２の実施形態を説明する。
「電子装置１００の構成］
図２７は、第２の実施形態にかかる電子装置１００の断面図である。
【００６５】
図２７に示すように、第２の実施形態にかかる電子装置１００は、第１の実施形態にかかる回路基板１０と、例えば半導体素子などの電子部品５０と、例えばマザーボードなどの外部回路基板６０と、必要に応じて、回路基板１０及び電子部品５０の隙間に配置されるアンダーフィル樹脂７０と、を備える。図２７に示すように、回路基板１０は、第１の搭載面Ｐ１を上側、第２の搭載面Ｐ２を下側に向けている。
【００６６】
電子部品５０は、部品本体５１と、部品本体５１に形成された複数の端子５２と、を備える。端子５２は、それぞれ予備半田２４を介して、回路基板１０の第１の電極パッド１８に接続されている。端子５２の寸法、配置、及び個数は、回路基板１０の第１の電極パッド１８に対応させても良い。
【００６７】
外部回路基板６０は、基板本体６１と、基板本体６１に形成された複数の電極パッド６２と、を備える。電極パッド６２は、それぞれ半田ボールＢを介して、回路基板１０の第１の電極パッド１８に接続されている。電極パッド６２の寸法、配置、及び個数は、回路基板１０の第１の電極パッド１８に対応させても良い
アンダーフィル樹脂７０は、回路基板１０及び電子部品５０の接続強度を高めるために配置される。アンダーフィル樹脂７０の材料としては、例えばエポキシ系の樹脂材料を用いても良い。
［電子装置１００の製造工程］
次に、電子装置１００の製造工程を説明する。
【００６８】
電子装置１００の製造では、先ず、第１の実施形態にかかる回路基板１０の第１の搭載面Ｐ１に、半導体素子などの電子部品５０を搭載する。例えば、ボンディングヘッド（図示しない）により電子部品５０を保持して、該電子部品５０の端子５２を、それぞれ回路基板１０の第１の電極パッド１８の第２の端面１８ｂに塗布された予備半田２４に押圧する。続いて、ボンディングヘッドの加熱ヒータにより、予備半田２４を溶融させて、回路基板１０の第１の電極パッド１８に電子部品５０の端子５２を接続させる。
【００６９】
次に、回路基板１０及び電子部品５０の隙間に、液状の樹脂を注入する。樹脂としては、例えばエポキシ系のものを用いても良い。回路基板１０及び電子部品５０の隙間が樹脂で充填されたら、例えば炉内で加熱して、該樹脂を硬化させる。こうして、アンダーフィル樹脂７０が形成される。以上のプロセスを経て、電子装置１００が完成する。
【００７０】
さらに、電子部品５０が搭載された回路基板１０を、外部回路基板６０に搭載しても良い。回路基板１０は、第２の搭載面Ｐ２に、外部接続端子としての第２の電極パッド１９を有しているので、該第２の電極パッド１９を、半田ボールＢを介して、外部回路基板６０の電極パッド６２に接続することが出来る。例えば、回路基板１０の第２の電極パッド１９に取り付けられた半田ボールＢを外部回路基板６０の電極パッド６２に搭載して、リフロー炉を通過させれば良い。
【００７１】
以上のように、本実施形態にかかる回路基板１０では、第１の絶縁層１１の裏面と、第１の電極パッド１８の第２の端面１８ｂと、を同じ高さにすることで、例えば半導体素子などの電子部品５０を搭載するための第１の搭載面Ｐ１を平坦化している。このため、回路基板１０及び電子部品５０間の隙間に液状の樹脂を注入するときに、該樹脂中に空気などが巻き込まれにくい。これにより、アンダーフィル樹脂７０内に発生するボイドを抑制することができる。従って、アンダーフィル樹脂７０内に発生するボイドに起因する、回路基板１０及び電子部品５０間の接合強度の低下を防止することが出来る。
【００７２】
さらに、本実施形態にかかる回路基板１０では、回路基板１０の第１の搭載面Ｐ１が平坦化されるので、ソルダーレジストが不要となる。このため、回路基板１０及び電子部品５０間に大きな隙間を確保することが出来る。これにより、回路基板１０及び電子部品５０間の隙間への樹脂の注入が容易となる。従って、回路基板１０及び電子部品５０間の隙間への樹脂の注入不良に起因する、回路基板１０の第１の電極パッド１８及び電子部品５０の端子５２間の接続不良を防止することが出来る。
【００７３】
上述の実施形態を、以下に付記として記載する。
（付記１）
支持基板の表面に第１の電極を形成する工程と、
前記支持基板及び前記第１の電極を第１の絶縁層で被覆する工程と、
前記第１の電極の表面を露出させるように、前記第１の絶縁層を研磨する工程と、
前記第１の電極の表面を露出させた後、前記第１の絶縁層の表面に、前記第１の電極に接続される第１の配線を形成する工程と、
前記第１の配線を形成した後に、前記支持基板を除去することにより、前記第１の電極の裏面を露出させる工程と、
を備える回路基板の製造方法。
（付記２）
付記１に記載の回路基板の製造方法において、
前記第１の絶縁層を研磨する工程は、前記第１の絶縁層の厚さが前記第１の電極の厚さより小さくなるまで実施される回路基板の製造方法。
（付記３）
付記１又は２に記載の回路基板において、
前記支持基板の表面に第１の電極を形成する工程は、
前記支持基板の表面に、前記支持基板を部分的に露出させる第１の開口を有する第１のレジスト膜を形成する工程と、
前記第１の開口内に露出する前記支持基板の表面に金属膜を堆積させる工程と、
を備える回路基板の製造方法。
（付記４）
付記１乃至３のいずれかに記載の回路基板の製造方法において、
前記第１の配線を形成する工程は、
前記第１の絶縁層の表面に、前記第１の絶縁層及び前記第１の電極を部分的に露出させる第２の開口を有する第２のレジスト膜を形成する工程と、
前記第２の開口内に露出する前記第１の絶縁層及び前記第１の電極の表面に金属膜を堆積させる工程と、
を備える回路基板の製造方法。
（付記５）
付記１乃至４のいずれかに記載の回路基板の製造方法において、
前記支持基板を除去する前に、さらに、
前記第１の絶縁層及び前記第１の配線を第２の絶縁層で被覆する工程と、
前記第１の絶縁層及び前記第１の配線を被覆した後に、前記第１の配線に電気的に接続される第２の電極を形成する工程と、
を備える回路基板の製造方法。
（付記６）
付記１乃至４のいずれかに記載の回路基板の製造方法において、
前記支持基板を除去する前に、さらに、
前記第１の絶縁層及び前記第１の配線を第２の絶縁層で被覆する工程と、
前記第２の絶縁層の表面に、前記第２の絶縁層内に形成されるビアを介して前記第１の配線に接続される第２の配線を形成する工程と、
前記第２の絶縁層及び前記第２の配線を第３の絶縁層で被覆する工程と、
前記第２の絶縁層及び前記第２の配線を被覆した後に、前記第２の配線に電気的に接続される第２の電極を形成する工程と、
を備える回路基板の製造方法。
（付記７）
付記６に記載の回路基板の製造方法において、
前記第２の配線を形成する工程は、
前記第２の絶縁層に、前記第１の配線に到達するビア孔を形成する工程と、
前記第２の絶縁層の表面に、前記第２の絶縁層及び前記ビア孔を部分的に露出させる第３の開口を有する第３のレジスト膜を形成する工程と、
前記第３の開口内に露出する前記第２の絶縁層の表面及び前記ビア孔の内部に金属膜を堆積させる工程と、
を備える回路基板の製造方法。
（付記８）
支持基板の表面に電極を形成する工程と、
前記支持基板及び前記電極を絶縁層で被覆する工程と、
前記電極の表面を露出させるように、前記絶縁層を研磨する工程と、
前記電極の表面を露出させた後、前記絶縁層の表面に、前記電極に接続される配線を形成する工程と、
前記配線を形成した後に、前記支持基板を除去することにより、前記電極の裏面を露出させる工程と、を少なくとも有する製造工程により製造される、前記電極、前記絶縁層、及び前記配線を具備する回路基板を用意する工程と、
前記電極の裏面に電子部品の端子を接続する工程と、
を備える電子装置の製造方法。
（付記９）
第１の絶縁層と、前記第１の絶縁層の表面に配置された配線と、前記第１の絶縁層の表面に配置され、前記配線を被覆する第２の絶縁層と、前記第１の絶縁層内に配置され、前記配線に接続される第１の端部と、前記第１の絶縁層の裏面から露出する第２の端部と、を有する電極と、を具備する回路基板を用意する工程と、
前記電極の第２の端部に電子部品の端子を接続する工程と、
を備える電子装置の製造方法。
（付記１０）
付記８又は９に記載の電子装置の製造方法において、さらに、
前記電極の裏面に前記電子部品の端子を接続した後に、前記回路基板及び前記電子部品の隙間に樹脂を充填する工程を備える電子装置の製造方法。
（付記１１）
第１の絶縁層と、
前記第１の絶縁層の表面に配置される第１の配線と、
前記第１の絶縁層の表面に配置され、前記第１の配線を被覆する第２の絶縁層と、
前記第１の絶縁層内に配置され、前記第１の配線に接続される第１の端部と、前記第１の絶縁層の裏面から露出する第２の端部と、を有する第１の電極と、
を備える回路基板。
（付記１２）
付記１１に記載の回路基板において、
前記第１の絶縁層の厚さは、前記第１の電極の厚さより小さい回路基板。
（付記１３）
付記１１又は１２に記載の回路基板において、
前記第１の絶縁層の表面の表面粗さは、前記第１の絶縁層の裏面の表面粗さよりも大きい回路基板。
（付記１４）
付記１１乃至１３のいずれかに記載の回路基板において、さらに、
前記第１の配線に電気的に接続される第２の電極を備える回路基板。
（付記１５）
付記１１乃至１３のいずれかに記載の回路基板において、さらに、
前記第２の絶縁層の表面に配置される第２の配線と、
前記第２の絶縁層内に配置され、前記第１の配線及び前記第２の配線を接続するビアと、
前記第２の配線に電気的に接続される第２の電極と、
を備える回路基板。
（付記１６）
付記１４又は１５に記載の回路基板において、
前記第１の電極は、前記第２の電極よりも小さい回路基板。
（付記１７）
第１の絶縁層と、前記第１の絶縁層の表面に配置される第１の配線と、前記第１の絶縁層の表面に配置され、前記第１の配線を被覆する第２の絶縁層と、前記第１の絶縁層内に配置され、前記第１の配線に接続される第１の端部と、前記第１の絶縁層の裏面から露出する第２の端部と、を有する第１の電極と、を備える回路基板と、
前記第１の電極の第２の端部にハンダ接続される端子を有する電子部品と、
を備える電子装置。
（付記１８）
付記１７に記載の電子装置において、さらに、
前記回路基板及び前記電子部品の隙間に充填される樹脂を備える電子装置。
（付記１９）
付記１７又は１８に記載の電子装置において、
前記第１の絶縁層の表面の表面粗さは、前記第１の絶縁層の裏面の表面粗さよりも大きい電子装置。
（付記２０）
付記１７乃至１９に記載の電子装置において、
前記回路基板は、さらに、
前記第１の配線に電気的に接続される第２の電極を備える電子装置。
（付記２１）
付記１７又は１９に記載の電子装置において、
前記回路基板は、さらに、
前記第２の絶縁層の表面に配置される第２の配線と、
前記第２の絶縁層内に配置され、前記第１の配線及び前記第２の配線を接続するビアと、
前記第２の配線に電気的に接続される第２の電極と、
を備える電子装置。
（付記２２）
付記２０乃至２１のいずれかに記載の電子装置において、
前記第１の電極は、前記第２の電極よりも小さい電子装置。
【符号の説明】
【００７４】
１０：回路基板
１１：第１の絶縁層
１２：第１の配線パターン
１３：第２の絶縁層
１４：第２の配線パターン
１５：第３の絶縁層
１６：第３の配線パターン
１７：第４の絶縁層
１８：第１の電極パッド
１８ａ：第１の端面
１８ｂ：第２の端面
１９：第２の電極パッド
２０：第１のビア
２１：第２のビア
２２：第３のビア
２４：予備半田
３０：支持基板
３５：感光性フィルム
３５ａ：開口
３８：感光性フィルム
３８ａ：開口
３９：絶縁シート
４１：感光性フィルム
４１ａ：開口
５０：電子部品
５２：端子
６０：外部回路基板
６２：電極パッド
７０：アンダーフィル樹脂
１００：電子装置
【図１】
0005861262.tif 000002
【図２】
0005861262.tif 000003
【図３】
0005861262.tif 000004
【図４】
0005861262.tif 000005
【図５】
0005861262.tif 000006
【図６】
0005861262.tif 000007
【図７】
0005861262.tif 000008
【図８】
0005861262.tif 000009
【図９】
0005861262.tif 000010
【図１０】
0005861262.tif 000011
【図１１】
0005861262.tif 000012
【図１２】
0005861262.tif 000013
【図１３】
0005861262.tif 000014
【図１４】
0005861262.tif 000015
【図１５】
0005861262.tif 000016
【図１６】
0005861262.tif 000017
【図１７】
0005861262.tif 000018
【図１８】
0005861262.tif 000019
【図１９】
0005861262.tif 000020
【図２０】
0005861262.tif 000021
【図２１】
0005861262.tif 000022
【図２２】
0005861262.tif 000023
【図２３】
0005861262.tif 000024
【図２４】
0005861262.tif 000025
【図２５】
0005861262.tif 000026
【図２６】
0005861262.tif 000027
【図２７】
0005861262.tif 000028