(57)【特許請求の範囲】
【請求項１】
センサ素子に印加される物理量の強度に応じて論理出力を行うセンサ装置であって、
前記センサ素子の第一の端子対および第二の端子対が接続され、電源が供給される端子対と物理量の強度に応じた検出電圧を出力する端子対とを切り替え制御し、前記検出電圧を出力する第一の出力端子及び第二の出力端子を有するスイッチ切替回路と、
前記スイッチ切替回路の第一の出力端子及び第二の出力端子が各々第一の入力端子及び第二の入力端子に接続され、前記検出電圧を差動増幅した結果を出力する第一の出力端子及び第二の出力端子を有する差動増幅器と、
第一の差動入力対を構成する第一の入力端子及び第二の入力端子と、第二の差動入力対を構成する第三の入力端子と第四の入力端子と、出力端子を備え、該第一の入力端子は第一のスイッチを介して該出力端子と接続され、且つ第一の容量を介して前記差動増幅器の前記第一の出力端子と接続され、該第二の入力端子が前記差動増幅器の前記第二の出力端子と接続された増幅器と、
前記増幅器の前記第三の入力端子と前記第四の入力端子に異なる電圧を出力する検出電圧設定回路と、
を備えることを特徴とするセンサ装置。
【請求項２】
前記検出電圧設定回路は、電源端子と接地端子の間に直列に接続された複数の抵抗で構成され、少なくとも３つの分圧点を有し、
第一の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第二のスイッチと、
第二の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第三のスイッチと、
第三の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第四のスイッチと、
前記第一の分圧点と前記増幅器の前記第四の入力端子の間に設けられた第五のスイッチと、
前記第二の分圧点と前記増幅器の前記第四の入力端子の間に設けられた第六のスイッチと、
前記第三の分圧点と前記増幅器の前記第四の入力端子の間に設けられた第七のスイッチと、
を備えることを特徴とする請求項１に記載のセンサ装置。
【請求項３】
前記スイッチ切替回路は、
前記センサ素子の前記第一端子対に電源を供給し、前記第二端子対から前記検出電圧を出力する第一検出状態と、
前記センサ素子の前記第二端子対に電源を供給し、前記第一端子対から前記検出電圧を出力する第二検出状態と、
を切り替える機能を有することを特徴とする請求項１または２に記載のセンサ装置。
【請求項４】
前記第二の差動入力対は、２つ以上の差動入力対を有することを特徴とする請求項１から３のいずれかに記載のセンサ装置。
【請求項５】
前記物理量は、磁気である請求項１から４のいずれかに記載のセンサ装置。
【請求項６】
前記物理量は、圧力である請求項１から４のいずれかに記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量を検知して、検知した物理量、例えば磁界の強度を電気信号に変換するセンサ装置に関する。
【背景技術】
【０００２】
携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータ等の回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献１参照）。この磁気センサ装置の回路図を図１５に示す。この磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度（または磁束密度）に応じた（一般的には概比例した）電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて所定の磁界強度または磁束密度よりも大きいか小さいかを判定する（Ｈ信号かＬ信号の二値で出力する）。
【０００３】
上記の磁電変換素子の出力電圧は一般に微小であり、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）や、これらのノイズが誤差の要因となって、精度が低下するという問題がある。上記の素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等によって発生する。上記の入力オフセット電圧は、主に増幅器や比較器の入力回路を構成する素子の特性ばらつき等により発生する。また上記のノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音や、単体トランジスタや抵抗素子が持つ熱雑音により発生する。
【０００４】
上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図１５に示した磁気センサ装置は、以下の構成となっている。ホール素子１５０１と、ホール素子１５０１の第一検出状態と第二検出状態とを切り替えるスイッチ切換回路１５０２と、スイッチ切換回路１５０２の二つの出力端子の電圧差（Ｖ１−Ｖ２）を増幅する差動増幅回路１５０３と、差動増幅回路１５０３の一方の出力端子が一端に接続される容量１５０４と、差動増幅回路１５０３の他方の出力端子と容量１５０４の他端との間に接続されるスイッチ１５０６と、比較器１５０５とを有する構成となっている。
【０００５】
ここで、第一検出状態では、端子ＡとＣから電源電圧を入力し、端子ＢとＤから検出電圧を出力する。また、第二検出状態では、端子ＢとＤから電源電圧を入力し、端子ＡとＣから検出電圧を出力する。磁界強度に応じたホール素子１５０１の差動信号電圧（以下、素子信号電圧）をＶｈ、ホール素子１５０１のオフセット電圧（以下、素子オフセット電圧）をＶｏｈ、差動増幅回路１５０３の増幅率をＧ、差動増幅回路１５０３の入力オフセット電圧をＶｏａとする。第一検出状態および第二検出状態での素子信号電圧ＶｈをそれぞれＶｈ１、Ｖｈ２とし、素子オフセット電圧ＶｏｈについてもＶｏｈ１、Ｖｏｈ２とする。
【０００６】
ホール素子１５０１の素子オフセット電圧は、一般にスピニングカレントと呼ばれる公知の手法にて相殺する事が可能である。具体的には、同相の信号成分と逆相の素子オフセット成分（もしくは逆相の信号成分と同相の素子オフセット成分）が得られるようにスイッチ切換回路を切り替えることでオフセット成分を相殺する。スピニングカレントにより、Ｖｈ２はＶｈ１に概等しく、Ｖｏｈ２はＶｏｈ１に概等しくなり、第一検出状態ではＶ１−Ｖ２＝Ｖｈ１＋Ｖｏｈ１、第二検出状態ではＶ１−Ｖ２＝−Ｖｈ２＋Ｖｏｈ２となる。
【０００７】
また、第一検出状態では、スイッチ１５０６がＯＮし、容量１５０４にＶｃ１＝（Ｖ３−Ｖ４）＝Ｇ×（Ｖ１−Ｖ２）＝Ｇ×（Ｖｈ１＋Ｖｏｈ１＋Ｖｏａ）が充電される。続いて第二検出状態では、スイッチ１５０６がＯＦＦし、Ｖ３−Ｖ４＝Ｇ×（Ｖ１−Ｖ２）＝Ｇ×（−Ｖｈ２＋Ｖｏｈ２＋Ｖｏａ）が差動増幅回路１５０３から出力される。
【０００８】
以上から第二検出状態での比較器１５０５の差動入力電圧は、
Ｖ５−Ｖ６＝（Ｖ３−Ｖｃ１）−Ｖ４
＝（Ｖ３−Ｖ４）−Ｖｃ１
＝Ｇ×（−Ｖｈ２＋Ｖｏｈ２＋Ｖｏａ）−Ｇ×（Ｖｈ１＋Ｖｏｈ１＋Ｖｏａ）
＝Ｇ×（−Ｖｈ１−Ｖｈ２）＋Ｇ×（Ｖｏｈ２−Ｖｏｈ１）
となり、入力オフセット電圧の影響が相殺され、またＶｏｈ２はＶｏｈ１に概等しいから、素子オフセット電圧も相殺される。
【０００９】
以上により入力オフセット電圧の影響を受けず、ばらつきの少ない出力を得ることができ、小型で安価な磁気センサを実現できる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述したような従来の磁気センサ装置では、比較器１５０５の入力オフセット電圧を取り除くことができないため、この入力オフセット電圧のばらつきや応力等による変化により、検出磁界強度にばらつきや誤差が生じるという課題があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、簡便な回路構成で素子オフセット電圧と、増幅器および比較器の入力オフセット電圧の影響を取り除き、磁界強度を高精度に検出できる磁気センサ装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
従来のこのような問題点を解決するために、本発明のセンサ装置は以下のような構成とした。
【００１４】
センサ素子に印加される物理量の強度に応じて論理出力を行うセンサ装置であって、センサ素子の第一の端子対および第二の端子対が接続され、電源が供給される端子対と物理量の強度に応じた検出電圧を出力する端子対とを切り替え制御し、検出電圧を出力する第一の出力端子及び第二の出力端子を有するスイッチ切替回路と、スイッチ切替回路の第一の出力端子及び第二の出力端子が各々第一の入力端子及び第二の入力端子に接続され、検出電圧を差動増幅した結果を出力する第一の出力端子及び第二の出力端子を有する差動増幅器と、第一の入力端子と第二の入力端子と第三の入力端子と第四の入力端子と出力端子を備え、第一の入力端子と出力端子が第一のスイッチを介して接続され、第一の入力端子が第一の容量を介して差動増幅器の第一の出力端子と接続され、第二の入力端子が差動増幅器の第二の出力端子と接続された増幅器と、増幅器の第三の入力端子と第四の入力端子に異なる電圧を出力する検出電圧設定回路と、を備える。
【発明の効果】
【００１５】
本発明のセンサ装置によれば、スイッチと容量を有効的に活用することにより簡便な回路構成で、センサ装置を構成するセンサ素子、差動増幅器、において発生するオフセット成分を取り除くことが可能となる。従って、物理量の強度の検出電圧レベルを精度よく設定することが出来るので、高精度なセンサ装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態の磁気センサ装置の回路図である。
【図２】本発明の磁気センサ装置に用いる差動増幅器の回路図の一例である。
【図３】第１の実施形態に用いる増幅器の回路図の一例である。
【図４】本発明の磁気センサ装置のスイッチ制御信号のタイミングチャートの一例である。
【図５】本発明の磁気センサ装置に用いる検出電圧設定回路の回路図の一例である。
【図６】第１の実施形態のスイッチ制御信号のタイミングチャートの一例である。
【図７】第１の実施形態のスイッチ制御信号のタイミングチャートの一例である。
【図８】第１の実施形態のスイッチ制御信号のタイミングチャートの一例である。
【図９】本発明の磁気センサ装置に用いる検出電圧設定回路の回路図の一例である。
【図１０】第１の実施形態に用いる増幅器の回路図の一例である。
【図１１】本発明の磁気センサ装置に用いる差動増幅器の回路図の一例である。
【図１２】第２の実施形態の磁気センサ装置の回路図である。
【図１３】第２の実施形態に用いる増幅器の回路図の一例である。
【図１４】第２の実施形態に用いる増幅器の回路図の一例である。
【図１５】従来の磁気センサ装置の回路図である。
【発明を実施するための形態】
【００１７】
本発明のセンサ装置、例えば磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下、本実施形態について図面を参照して説明する。
【００１８】
＜第１の実施形態＞
図１は、本発明の第１の実施形態の磁気センサ装置の回路図である。第１の実施形態の磁気センサ装置は、磁電変換素子であるホール素子１と、スイッチ切換回路２と、差動増幅器３と、増幅器４と、容量Ｃ１と、スイッチＳ１と、検出電圧設定回路５を備える。検出電圧設定回路５は基準電圧設定回路Ｖｒｅｆ１および基準電圧設定回路Ｖｒｅｆ２で構成される。
【００１９】
ホール素子１は、第一端子対Ａ―Ｃと第二端子対Ｂ―Ｄとを備える。
スイッチ切換回路２は、ホール素子１の各端子Ａ、Ｂ、ＣおよびＤと接続される４つの入力端子と、第一出力端子及び第二出力端子を有する。
【００２０】
差動増幅器３は、スイッチ切換回路２の第一出力端子及び第二出力端子が各々接続される第一入力端子Ｖ１及び第二入力端子Ｖ２と、第一出力端子Ｖ３及び第二出力端子Ｖ４とを有する。
容量Ｃ１は、２つの端子を有し、一方の端子は差動増幅器３の第一出力端子Ｖ３に接続され、もう一方の端子は増幅器４の第一差動入力対の第一入力端子Ｖ５に接続される。
【００２１】
増幅器４は、４つの入力端子と１つの出力端子とを有し、詳しくは、第一差動入力対の第一入力端子Ｖ５と、第一差動入力対の第二入力端子Ｖ６と、第二差動入力対の第一入力端子Ｖ７と、第二差動入力対の第二入力端子Ｖ８と出力端子ＶＯを有する。増幅器４の第一差動入力対の第二入力端子Ｖ６は差動増幅器３の第二出力端子Ｖ４に接続され、第二差動入力対の第一入力端子Ｖ７は基準電圧設定回路Ｖｒｅｆ１の正極に接続され、第二差動入力対の第二入力端子Ｖ８は基準電圧設定回路Ｖｒｅｆ２の正極に接続される。
【００２２】
スイッチＳ１は、２つの端子を有し、一方の端子は増幅器４の第一差動入力対の第一入力端子Ｖ５に接続され、もう一方の端子は増幅器４の出力端子ＶＯに接続され、スイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。
【００２３】
次に、第１の実施形態の磁気センサ装置の動作を説明する。
スイッチ切換回路２は、ホール素子１の第一端子対Ａ―Ｃに電源電圧を入力し第二端子対Ｂ―Ｄから検出電圧を出力する第一検出状態と、第二端子対Ｂ―Ｄに電源電圧を入力し第一端子対Ａ―Ｃから検出電圧を出力する第二検出状態とを切り替える機能を有する。
【００２４】
ホール素子１は磁界強度（または磁束密度）に応じた信号電圧を出力すると共に、誤差差成分であるオフセット電圧を出力する。
【００２５】
差動増幅器３は、２つの入力電圧の差を増幅し、２つの出力電圧の差として出力する機能を有する。この増幅機能を式で表すと
Ｖ３−Ｖ４＝Ｇ×（Ｖ１−Ｖ２）・・・（１）
となる。ここにＧは増幅率であり、各端子Ｖ１〜Ｖ４の電圧をそれぞれＶ１〜Ｖ４とした。このような差動増幅器３の機能は、例えば図３に示すような回路構成で実現することができる。
【００２６】
図２は、差動増幅器３の一例を示す回路図である。
図２の差動増幅器３は、差動増幅器３１、３２と抵抗Ｒ１１、Ｒ１２、Ｒ１３を有し、以下のように接続されて構成される。差動増幅器３の第一入力端子Ｖ１が差動増幅器３１の非反転入力端子に接続され、第二入力端子Ｖ２が差動増幅器３２の非反転入力端子に接続され、第一出力端子Ｖ３が差動増幅器３１の出力端子に接続され、第二出力端子Ｖ４が差動増幅器３２の出力端子に接続される。抵抗Ｒ１１、Ｒ１２、Ｒ１３は、第一出力端子Ｖ３と第二出力端子Ｖ４の間に直列に接続され、Ｒ１１とＲ１２の接続点Ｖ１’は差動増幅器３１の反転入力端子に接続され、Ｒ１２とＲ１３の接続点Ｖ２’は差動増幅器３２の反転入力端子に接続される。
【００２７】
差動増幅器３は以上のように接続されており、次のように動作する。
差動増幅器３１は非反転増幅器として動作し、反転入力端子に接続した接続点Ｖ１’が非反転入力端子に接続したＶ１に概等しくなるように動作する。また、差動増幅器３２は非反転増幅器として動作し、反転入力端子に接続した接続点Ｖ２’が非反転入力端子に接続したＶ２に概等しくなるように動作する。また、抵抗Ｒ１１、Ｒ１２、Ｒ１３に流れる電流は等しいので、次の式を得る。
（Ｖ３−Ｖ１）÷Ｒ１１＝（Ｖ１−Ｖ２）÷Ｒ１２・・・（２）
（Ｖ２−Ｖ４）÷Ｒ１３＝（Ｖ１−Ｖ２）÷Ｒ１２・・・（３）
式（２）と式（３）から、Ｖ３およびＶ４を計算すると次のようになる。
Ｖ３＝＋（Ｒ１１÷Ｒ１２＋１÷２）×（Ｖ１−Ｖ２）＋（Ｖ１＋Ｖ２）÷２・・・（４）
Ｖ４＝−（Ｒ１３÷Ｒ１２＋１÷２）×（Ｖ１−Ｖ２）＋（Ｖ１＋Ｖ２）÷２・・・（５）
式（４）と式（５）の右辺の抵抗を含む括弧の項をそれぞれ増幅率Ｇ１、Ｇ２とし
Ｇ１＝Ｒ１１÷Ｒ１２＋１÷２・・・（６）
Ｇ２＝Ｒ１３÷Ｒ１２＋１÷２・・・（７）
とおくと、式（４）と式（５）は次のようになる。
Ｖ３＝＋Ｇ１×（Ｖ１−Ｖ２）＋（Ｖ１＋Ｖ２）÷２・・・（８）
Ｖ４＝−Ｇ２×（Ｖ１−Ｖ２）＋（Ｖ１＋Ｖ２）÷２・・・（９）
式（８）と式（９）からＶ３−Ｖ４を計算すると次のようになる。
Ｖ３−Ｖ４＝（Ｇ１＋Ｇ２）×（Ｖ１−Ｖ２）・・・（１０）
ここで、増幅率Ｇを
Ｇ＝Ｇ１＋Ｇ２・・・（１１）
とおくと、式（１１）は
Ｖ３−Ｖ４＝Ｇ×（Ｖ１−Ｖ２）・・・（１２）
となり、式（１）と同じ結果を得る。すなわち、図２に示した回路例は、２つの入力電圧の差を増幅し、２つの出力電圧の差として出力する機能を有している。また、図２に示した回路例は、このような計装アンプ構成とすることにより、入力における同相ノイズの影響を抑制することが可能となる。なお、式（１１）および（６）、（７）から
Ｇ＝（Ｒ１１＋Ｒ１２＋Ｒ１３）÷Ｒ１２・・・（１３）
となるから、増幅率Ｇは抵抗Ｒ１１、Ｒ１２、Ｒ１３によって任意に設定可能である。
【００２８】
増幅器４は、一対の入力電圧の差を増幅した値と、もう一対の入力電圧の差を増幅した値と、の和を出力する機能を有する。この増幅機能を概念的に表した図を図３に示す。
【００２９】
図３は、増幅器４の機能を表す概念図である。
図３の増幅器４は、差動増幅器４１、４２と加算器４４を有し、以下のように接続されて構成される。増幅器４の第一差動入力対の第一入力端子Ｖ５が差動増幅器４１の反転入力端子に接続され、第一差動入力対の第二入力端子Ｖ６が差動増幅器４１の非反転入力端子に接続され、第二差動入力対の第一入力端子Ｖ７が差動増幅器４２の反転入力端子に接続され、第二差動入力対の第二入力端子Ｖ８が差動増幅器４２の非反転入力端子に接続される。差動増幅器４１の出力と差動増幅器４２の出力は加算器４４の入力にそれぞれ接続され、加算器４４の出力が増幅器４の出力端子ＶＯに接続される。
【００３０】
増幅器４は以上のように接続されており、次のように動作する。
差動増幅器４１は２つの入力端子Ｖ５とＶ６の電圧の差を増幅して加算器４４に入力し、差動増幅器４２は２つの入力端子Ｖ７とＶ８の電圧の差を増幅して加算器４４に入力する。加算器４４は差動増幅器４１と差動増幅器４２の出力の和を出力する。この増幅機能を式で表すと
ＶＯ＝Ａ１×（Ｖ６−Ｖ５）＋Ａ２×（Ｖ８−Ｖ７）・・・（１４）
となる。ここにＡ１およびＡ２はそれぞれ差動増幅器４１および４２の増幅率である。また、各端子Ｖ５〜Ｖ８およびＶＯの電圧をそれぞれＶ５〜Ｖ８およびＶＯとした。
【００３１】
図１の磁気センサ装置では、図３に示した増幅器４の第一差動入力対の第一入力端子Ｖ５と出力端子ＶＯはスイッチＳ１の両端に接続されている。
【００３２】
スイッチＳ１がオンしている状態では、ＶＯとＶ５は概等しい電圧になるから、ＶＯは式（１５）から次のように表される。
ＶＯ＝Ａ１÷（１＋Ａ１）×Ｖ６＋Ａ２÷（１＋Ａ１）×（Ｖ８−Ｖ７）・・・（１５）
説明の便宜上、増幅率Ａ１およびＡ２は十分に大きいとすると、次式を得る。
ＶＯ＝Ｖ６＋（Ａ２÷Ａ１）×（Ｖ８−Ｖ７）・・・（１６）
すなわち増幅器４は、スイッチＳ１がオンしている状態では、出力端子ＶＯと、第一差動入力対の第一入力端子Ｖ５を介した差動増幅器４１の反転入力端子が電気的に接続されており、フィードバックループが形成され、出力電圧ＶＯは入力電圧Ｖ６に追従するだけでなく、入力Ｖ８とＶ７の電圧の差分を増幅率Ａ１とＡ２の比で増幅した電圧との和をも出力する、一種のボルテージフォロワのような動作をする。
【００３３】
一方、スイッチＳ１がオフしている状態では増幅器４にフィードバックループが形成されないことから、ＶＯは比較器（コンパレータ）として動作する。式（１４）から
ＶＯ＝Ａ１×｛（Ｖ６−Ｖ５）＋（Ａ２÷Ａ１）×（Ｖ８−Ｖ７）｝・・・（１７）
であるから、すなわち増幅器４は、スイッチＳ１がオフしている状態では、Ｖ６とＶ５の差分の電圧と、Ｖ８とＶ７の差分を増幅率Ａ１とＡ２の比で増幅した電圧と、の和の電圧を、十分に大きな増幅率Ａ１で増幅して、ハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）を出力端子ＶＯに出力する比較動作を行う。
【００３４】
図４にスイッチ制御信号のタイミングチャートを示す。
検出動作の一周期Ｔは、第一フェーズφ１と第二フェーズφ２からなる。スイッチＳ１は、図４のスイッチ制御信号により制御され、第一フェーズφ１でオンし、第二フェーズφ２でオフするとする。また、スイッチ切換回路２およびホール素子１も図４のスイッチ制御信号により制御され、第一フェーズφ１で第一検出状態Ｔ１、第二フェーズφ２で第二検出状態Ｔ２になるとする。各フェーズでの図１の磁気センサ装置の動作の概略を説明すると、第一フェーズφ１は、ホール素子１の素子信号電圧と素子オフセット電圧および差動増幅器３と増幅器４のオフセット電圧を容量Ｃ１に記憶するフェーズであり、第二フェーズφ２は、第一フェーズφ１のオフセット成分を相殺しつつ、素子信号電圧が示す磁界強度に応じて決まる電圧と、検出電圧との比較を行うフェーズである。以下に詳細に説明する。
【００３５】
第一フェーズφ１では、ホール素子１は第一検出状態Ｔ１になり、スイッチＳ１はオンする。スイッチＳ１がオンすることで、増幅器４は前述のように一種のボルテージフォロアのように動作する。これを式で表すと、式（１６）から次のようになる。
Ｖ５φ１＝ＶＯφ１＝Ｖ６φ１＋（Ａ２÷Ａ１）×（Ｖ８φ１−Ｖ７φ１）・・・（１８）
各電圧の末尾のφ１は、第一フェーズφ１の電圧である事を示す。これ以降では、他の電圧、また第二フェーズφ２についても同様に表記する。
また、容量Ｃ１には電圧Ｖ３と電圧Ｖ５の差分ΔＶＣ１φ１が充電される。
ΔＶＣ１φ１＝Ｖ３φ１−Ｖ５φ１・・・（１９）
上式に式（１８）を代入すると、次式を得る。
ΔＶＣ１φ１＝Ｖ３φ１−Ｖ６φ１−（Ａ２÷Ａ１）×（Ｖ８φ１−Ｖ７φ１）・・・（２０）
ここで、Ｖ６＝Ｖ４となるように接続され、また、増幅器４の第二差動入力対の第一入力端子Ｖ７には基準電圧設定回路Ｖｒｅｆ１の正極が接続され、第二差動入力対の第二入力端子Ｖ８には基準電圧設定回路Ｖｒｅｆ２の正極が接続されているから、各基準電圧設定回路の正極の電圧をそれぞれ、Ｖｒｅｆ１、Ｖｒｅｆ２とすると、式（２０）は次式で表される。
ΔＶＣ１φ１＝（Ｖ３φ１−Ｖ４φ１）−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）・・・（２１）
また、式（１２）から
Ｖ３φ１−Ｖ４φ１＝Ｇ×（Ｖ１φ１−Ｖ２φ１）・・・（２２）
であるから、これを式（２１）に代入すると次のようになる。
ΔＶＣ１φ１＝Ｇ×（Ｖ１φ１−Ｖ２φ１）−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）・・・（２３）
すなわち、容量Ｃ１には、Ｖ１とＶ２の差分を増幅率Ｇで増幅した電圧と、Ｖｒｅｆ２とＶｒｅｆ１の差分を増幅率Ａ１とＡ２の比で増幅した電圧と、の差の電圧が充電される。
【００３６】
一方、第二フェーズφ２では、ホール素子１は第二検出状態Ｔ２になり、スイッチＳ１はオフする。容量Ｃ１にはΔＶＣ１φ１が充電されているので、電圧Ｖ５は次式で表される。
Ｖ５φ２＝Ｖ３φ２−ΔＶＣ１φ１・・・（２４）
増幅器４の出力は、式（１７）から次式のようになる。
ＶＯφ２＝Ａ１×｛（Ｖ６φ２−Ｖ５φ２）＋（Ａ２÷Ａ１）×（Ｖ８φ２−Ｖ７φ２）｝・・・（２５）
前述のとおり、Ｖ６＝Ｖ４となるように接続され、また、増幅器４の第二差動入力対の第一入力端子Ｖ７には基準電圧設定回路Ｖｒｅｆ１の正極が接続され、第二差動入力対の第二入力端子Ｖ８には基準電圧設定回路Ｖｒｅｆ２の正極が接続されているから、式（２５）は
ＶＯφ２＝Ａ１×｛（Ｖ４φ２−Ｖ５φ２）＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）｝・・・（２６）
となる。これに式（２４）を代入すると、次のようになる。
ＶＯφ２＝Ａ１×｛（Ｖ４φ２−Ｖ３φ２）＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）｝＋Ａ１×ΔＶＣ１φ１・・・（２７）
式（２３）に示した容量Ｃ１に充電されている電圧ΔＶＣ１φ１を上式に代入して整理すると次式を得る。
ＶＯφ２＝Ａ１×｛（Ｖ４φ２−Ｖ３φ２）＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）｝＋Ａ１×｛（Ｖ３φ１−Ｖ４φ１）−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）｝
＝Ａ１×［｛−（Ｖ３φ２−Ｖ４φ２）＋（Ｖ３φ１−Ｖ４φ１）｝
＋（Ａ２÷Ａ１）×｛（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）｝］・・・（２８）
式（２８）を分かりやすくするために、差動増幅器３を経由して増幅器４に供給される電圧成分をΔＶｓｉｇ、基準電圧設定回路から増幅器４に供給される電圧成分をΔＶｒｅｆとおくと、式（２８）は次のように表せる。
ＶＯφ２＝Ａ１×［ΔＶｓｉｇ＋（Ａ２÷Ａ１）×ΔＶｒｅｆ］・・・（２９）
ここに、
ΔＶｓｉｇ＝−（Ｖ３φ２−Ｖ４φ２）＋（Ｖ３φ１−Ｖ４φ１）・・・（３０）
ΔＶｒｅｆ＝（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）・・・（３１）
である。すなわち、差動増幅器３から供給される電圧成分ΔＶｓｉｇと、基準電圧設定回路５から供給される電圧成分ΔＶｒｅｆを増幅率Ａ１とＡ２の比で増幅した電圧とを比較した結果が、最終的に増幅器４の出力端子ＶＯからハイレベル信号またはローレベル信号として出力されることになる。
また、式（１２）から
Ｖ３φ２−Ｖ４φ２＝Ｇ×（Ｖ１φ２−Ｖ２φ２）・・・（３２）
であるから、上式（３２）と式（２２）を式（３０）に代入すると
ΔＶｓｉｇ＝Ｇ×｛（Ｖ１φ２−Ｖ２φ２）−（Ｖ１φ１−Ｖ２φ１）｝・・・（３３）
を得る。
【００３７】
次に、ホール素子１の出力端子対における差動出力電圧をＶｈ、同相電圧をＶｃｍとして、有効信号成分の伝達について説明する。差動出力電圧Ｖｈは、磁界強度に応じた信号電圧である。
【００３８】
第一フェーズφ１では、ホール素子１は検出状態Ｔ１であり、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ１＝Ｖｃｍφ１＋Ｖｈφ１÷２・・・（３４）
Ｖ２φ１＝Ｖｃｍφ１−Ｖｈφ１÷２・・・（３５）
上式と、式（２３）から
ΔＶＣ１φ１＝Ｇ×Ｖｈφ１−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）・・・（３６）
第二フェーズφ２では、ホール素子１は検出状態Ｔ２であり、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ２＝Ｖｃｍφ２−Ｖｈφ２÷２・・・（３７）
Ｖ２φ２＝Ｖｃｍφ２＋Ｖｈφ２÷２・・・（３８）
式（３４）、（３５）、（３７）、（３８）を式（３３）に代入すると、
ΔＶｓｉｇ＝−Ｇ×（Ｖｈφ２＋Ｖｈφ１）・・・（３９）
となる。また、ΔＶｒｅｆは式（３１）と同じ結果となる。従って、差動増幅器３を経由して増幅器４に供給される電圧成分ΔＶｓｉｇは、信号強度に応じた信号電圧を増幅した信号成分であり、第二フェーズで増幅器４において、信号成分ΔＶｓｉｇと基準電圧設定回路により定まる基準電圧成分ΔＶｒｅｆとが式（２９）に基づいた式で比較されて、その結果が端子ＶＯに出力される。
【００３９】
次に、ホール素子１の素子オフセット電圧をＶｏｈとして同様の計算を行い、素子オフセット成分の伝達について説明する。上述の有効信号成分の計算ではホール素子１の出力電圧成分が第一検出状態Ｔ１と第二検出状態Ｔ２とで逆相としているため、素子オフセット成分は同相となる。
【００４０】
第一フェーズφ１では、ホール素子１は検出状態Ｔ１であり、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ１＝Ｖｃｍφ１＋Ｖｏｈφ１÷２・・・（４０）
Ｖ２φ１＝Ｖｃｍφ１−Ｖｏｈφ１÷２・・・（４１）
上式と、式（２３）から
ΔＶＣ１φ１＝Ｇ×Ｖｏｈφ１−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）・・・（４２）
第二フェーズφ２では、ホール素子１は検出状態Ｔ２であり、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ２＝Ｖｃｍφ２＋Ｖｈφ２÷２・・・（４３）
Ｖ２φ２＝Ｖｃｍφ２−Ｖｈφ２÷２・・・（４４）
式（４０）、（４１）、（４３）、（４４）を式（３３）に代入すると
ΔＶｓｉｇ＝Ｇ×（Ｖｏｈφ２−Ｖｏｈφ１）・・・（４５）
一般に、ホール素子１の素子オフセット電圧Ｖｏｈは第一検出状態と第二検出状態において概等しいから、Ｖｏｈφ２−Ｖｏｈφ１はほぼゼロの値となり、第二フェーズの増幅器４における比較動作時に、素子オフセット成分は取り除かれ、比較結果として出力に現われる素子オフセット電圧の影響が抑制される。
【００４１】
次に、差動増幅器３の入力オフセット電圧を第一入力端子Ｖ１においてＶｏａ１、第二入力端子Ｖ２においてＶｏａ２、増幅器４の各差動入力対の入力オフセット電圧を第一差動入力対の第二入力端子Ｖ６においてＶｏａ３、第二差動入力対の第二入力端子Ｖ８においてＶｏａ４、として、増幅器のオフセット成分の伝達について説明する。
【００４２】
第一フェーズφ１では、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ１＝Ｖｃｍφ１・・・（４６）
Ｖ２φ１＝Ｖｃｍφ１・・・（４７）
式（２２）と上式とから
Ｖ３φ１−Ｖ４φ１＝Ｇ×（Ｖ１φ１＋Ｖｏａ１φ１）−（Ｖ２φ１＋Ｖｏａ２φ１）
＝Ｇ×（Ｖｏａ１φ１−Ｖｏａ２φ１）・・・（４８）
また、式（１８）から
Ｖ５φ１＝Ｖ６φ１＋Ｖｏａ３φ１＋（Ａ２÷Ａ１）×（Ｖ８φ１＋Ｖｏａ４φ１−Ｖ７φ１）・・・（４９）
前述のとおり、Ｖ６＝Ｖ４、Ｖ７＝Ｖｒｅｆ１、Ｖ８＝Ｖｒｅｆ２であるから、式（４９）は次のように表せる。
Ｖ５φ１＝Ｖ４φ１＋Ｖｏａ３φ１＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１＋Ｖｏａ４φ１）・・・（５０）
上式（５０）を式（１９）に代入すると、
ΔＶＣ１φ１＝（Ｖ３φ１−Ｖ４φ１）−Ｖｏａ３φ１−（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１＋Ｖｏａ４φ１）・・・（５１）
となる。
【００４３】
第二フェーズφ２では、端子Ｖ１およびＶ２の電圧は以下となる。
Ｖ１φ２＝Ｖｃｍφ２・・・（５２）
Ｖ２φ２＝Ｖｃｍφ２・・・（５３）
式（３３）と上式から
Ｖ３φ２−Ｖ４φ２＝Ｇ×（Ｖ１φ２＋Ｖｏａ１φ２）−（Ｖ２φ２＋Ｖｏａ２φ２）
＝Ｇ×（Ｖｏａ１φ２−Ｖｏａ２φ２）・・・（５４）
また、式（２５）から
ＶＯφ２＝Ａ１×｛（Ｖ６φ２＋Ｖｏａ３φ２−Ｖ５φ２）＋（Ａ２÷Ａ１）×（Ｖ８φ２＋Ｖｏａ４φ２−Ｖ７φ２）｝・・・（５５）
前述のとおり、Ｖ６＝Ｖ４、Ｖ７＝Ｖｒｅｆ１、Ｖ８＝Ｖｒｅｆ２であるから、式（５５）は次のように表せる。
ＶＯφ２＝Ａ１×｛（Ｖ４φ２−Ｖ５φ２＋Ｖｏａ３φ２）＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２＋Ｖｏａ４φ２）｝・・・（５６）
式（２４）から、Ｖ５φ２＝Ｖ３φ２−ΔＶＣ１φ１であるから、上式（５６）は次のように表せる。
ＶＯφ２＝Ａ１×｛（Ｖ４φ２−Ｖ３φ２＋ΔＶＣ１φ１＋Ｖｏａ３φ２）＋（Ａ２÷Ａ１）×（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２＋Ｖｏａ４φ２）｝・・・（５７）
上式（５７）中のΔＶＣ１φ１は、第一フェーズφ１において容量Ｃ１に充電された電圧であり、式（５１）で表されているから、これを式（５７）に代入すると、
ＶＯφ２＝Ａ１×［｛−（Ｖ３φ２−Ｖ４φ２）＋（Ｖ３φ１−Ｖ４φ１）＋（Ｖｏａ３φ２−Ｖｏａ３φ１）｝＋（Ａ２÷Ａ１）×｛（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）＋（Ｖｏａ４φ２−Ｖｏａ４φ１）｝］・・・（５８）
上式（５８）に、式（４８）（５４）を代入すると
ＶＯφ２＝Ａ１×［Ｇ×｛−（Ｖｏａ１φ２−Ｖｏａ１φ１）
＋Ｇ×（Ｖｏａ２φ２−Ｖｏａ２φ１）＋（Ｖｏａ３φ２−Ｖｏａ３φ１）｝
＋（Ａ２÷Ａ１）×｛（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）＋（Ｖｏａ４φ２−Ｖｏａ４φ１）｝］・・・（５９）
上式を式（２９）と対比するために、差動増幅器３を経由して増幅器４に供給される電圧成分ΔＶｓｉｇと、基準電圧設定回路５から増幅器４に供給される電圧成分ΔＶｒｅｆを導入すると、式（５９）は
ＶＯφ２＝Ａ１×［Ｇ×ΔＶｓｉｇ＋（Ａ２÷Ａ１）×ΔＶｒｅｆ］・・・（６０）
となり、式（２９）と同じ式になる。ここに
ΔＶｓｉｇ＝｛−（Ｖｏａ１φ２−Ｖｏａ１φ１）＋Ｇ×（Ｖｏａ２φ２−Ｖｏａ２φ１）＋（Ｖｏａ３φ２−Ｖｏａ３φ１）｝・・・（６１）
ΔＶｒｅｆ＝（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）＋（Ｖｏａ４φ２−Ｖｏａ４φ１）・・・（６２）
である。
【００４４】
厳密には、差動増幅器３および増幅器４のオフセット電圧Ｖｏａ１〜４は経時変化や温度変化（温度ドリフト）を示すが、第一フェーズφ１および第二フェーズφ２の時間がこれらの経時変化や温度変化に対して十分に短い時間であれば、オフセット電圧の値は、第一フェーズφ１と第二フェーズφ２で概等しい値とみなす事ができる。従って、式（５９）において、Ｖｏａ１φ２−Ｖｏａ１φ１、Ｖｏａ２φ２−Ｖｏａ２φ１、Ｖｏａ３φ２−Ｖｏａ３φ１、Ｖｏａ４φ２−Ｖｏａ４φ１はほぼゼロの値となり、第二フェーズの増幅器４における比較動作時に、差動増幅器３および増幅器４のオフセット成分は取り除かれる。
【００４５】
以上をまとめると、前述の式（３９）、（４５）、（５９）で示されるように、本発明の磁気センサ装置では、ホール素子１、差動増幅器３、増幅器４において発生する全てのオフセット成分を取り除き、ホール素子の信号成分と基準電圧とを比較することができ、高精度の磁界強度の検出が実現される。また、理想的なホール素子においては、第一検出状態と第二検出状態の同相電圧Ｖｃｍφ１、Ｖｃｍφ２は等しいが、実際のホール素子においては必ずしも等しい値ではなく、このことも高精度な磁界強度の検出に誤差を生じさせる要因となっている。本発明の磁気センサ装置においては、式（５９）で示されるように、比較結果の式中にこれらの項は含まれておらず、ホール素子の同相電圧の非理想成分を除去した高精度の磁界強度の検出が実現される。
【００４６】
また、ホール素子の信号成分と比較される基準電圧成分ΔＶｒｅｆは、式（３１）に示されるように、基準電圧設定回路Ｖｒｅｆ１と準電圧設定回路Ｖｒｅｆ２の第一フェーズφ１における値と、第二フェーズφ２におけるそれぞれの値によって、任意に設定する事が可能である。すなわち、本発明の磁気センサ装置では、任意に基準電圧を設定することで、検出する磁界強度を任意に設定することができる。
【００４７】
また、一般的にホール素子の感度は温度依存を有するので、ホール素子１が出力する磁界強度に応じた信号電圧も温度依存を有する。これを補正するために、例えば、基準電圧設定回路Ｖｒｅｆ１と基準電圧設定回路Ｖｒｅｆ２に温度依存をもたせることで、検出する磁界強度の温度依存を抑制することができる。
ここで、図１の磁気センサ装置を構成する要素である検出電圧設定回路５の回路構成の一例について示す。
【００４８】
図５は、検出電圧設定回路５の一例である。
図５の検出電圧設定回路５は、抵抗Ｒ５１、Ｒ５２、Ｒ５３と、スイッチＳ５１、Ｓ５１ｘ、Ｓ５２、Ｓ５２ｘを有し、以下のように接続されて構成される。抵抗Ｒ５１、Ｒ５２、Ｒ５３は、正の電源電圧端子（以下電源電圧端子）ＶＤＤと負の電源電圧端子（以下、グランド端子）ＶＳＳとの間に直列に接続される。Ｒ５１とＲ５２の接続点をＶｎ１、Ｒ５２とＲ５３の接続点をＶｎ２とする。スイッチＳ５１、Ｓ５１ｘ、Ｓ５２、Ｓ５２ｘは２つの端子を有し、スイッチ制御信号（図示しない）により、オンまたはオフが制御される。スイッチＳ５１の一方の端子は接続点Ｖｎ１に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ１の正極に接続される。スイッチＳ５１ｘの一方の端子は接続点Ｖｎ２に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ１の正極に接続される。スイッチＳ５２の一方の端子は接続点Ｖｎ１に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ２の正極に接続される。スイッチＳ５２ｘの一方の端子は接続点Ｖｎ２に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ２の正極に接続される。以下の説明では、電源電圧端子ＶＤＤおよびグランド端子ＶＳＳの電圧をそれぞれＶＤＤ、ＶＳＳ，接続点Ｖｎ１、Ｖｎ２の電圧をそれぞれＶｎ１、Ｖｎ２、基準電圧設定回路Ｖｒｅｆ１の正極、Ｖｒｅｆ２の正極の電圧を、それぞれ基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２として説明する。
【００４９】
検出電圧設定回路５は以上のように接続されており、次のように動作する。
接続点Ｖｎ１とＶｎ２の電圧は、ＶＤＤおよびＶＳＳを抵抗Ｒ５１、Ｒ５２、Ｒ５３で分圧した電圧であるから
Ｖｎ１＝Ｒ５１÷（Ｒ５１＋Ｒ５２＋Ｒ５３）×（ＶＤＤ−ＶＳＳ）・・・（６３）
Ｖｎ２＝（Ｒ５１＋Ｒ５２）÷（Ｒ５１＋Ｒ５２＋Ｒ５３）×（ＶＤＤ−ＶＳＳ）・・・（６４）
となる。電圧Ｖｎ１およびＶｎ２は、抵抗Ｒ５１、Ｒ５２、Ｒ５３により任意に設定可能である。
【００５０】
スイッチＳ５１とＳ５１ｘは、どちらか一方がオンし、もう一方がオフするように制御される。従って、Ｖｒｅｆ１にはＶｎ１またはＶｎ２のどちらかの電圧が出力される。また、スイッチＳ５２とＳ５２ｘについても同様に、どちらか一方がオンし、もう一方がオフするように制御される。従って、Ｖｒｅｆ２にはＶｎ１またはＶｎ２のどちらかの電圧が出力される。
ここで、図５に示す検出電圧設定回路５の各スイッチは図６に示すタイミングチャートのスイッチ制御信号で制御されるとする。
【００５１】
図６にスイッチ制御信号のタイミングチャートを示す。
スイッチＳ１は、前述のとおり、スイッチ制御信号により制御され、第一フェーズφ１でオンし、第二フェーズφ２でオフする。また、スイッチＳ５１とＳ５１ｘはスイッチ制御信号により制御され、スイッチＳ５１はφ１でもφ２でもオンし、スイッチＳ５１ｘはφ１でもφ２でもオフする。また、スイッチＳ５２とＳ５２ｘはスイッチ制御信号により制御され、スイッチＳ５２はφ１でオンし、φ２でオフする。スイッチＳ５１ｘはφ１でオフし、φ２でオフする。ここで、スイッチＳ１がオフする際には、第一フェーズφ１で容量Ｃ１に充電した電圧に誤差が生じないようにするために、スイッチＳ１がオフするタイミングよりも、スイッチＳ５２およびＳ５２ｘが切り替わるタイミングを遅らせる必要がある。これを明示するために、図６のタイミングチャートでは、誇張して図示している。なお、図６のタイミングチャートでは、スイッチＳ１がオンする際にも、スイッチＳ５２およびＳ５２ｘが切り替わるタイミングを遅らせるようなタイミングとしているか、スイッチＳ１がオンする際には、スイッチＳ１がオンするタイミングと、スイッチＳ５２およびＳ５２ｘが切り替わるタイミングが同じでもよく、また、逆にＳ５２およびＳ５２ｘが切り替わるタイミングの方が早くてもよい。
【００５２】
以上のようにスイッチが制御されるので、各フェーズにおける基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、次のようになる。
Ｖｒｅｆ１φ１＝Ｖｎ１
Ｖｒｅｆ１φ２＝Ｖｎ１
Ｖｒｅｆ２φ１＝Ｖｎ１
Ｖｒｅｆ２φ２＝Ｖｎ２
上式および式（３１）から
ΔＶｒｅｆ＝（Ｖｎ２−Ｖｎ１）・・・（６５）
となる。従って、ホール素子からの信号成分と増幅器４で比較される電圧ΔＶｒｅｆは任意に設定可能な電圧Ｖｎ１、Ｖｎ２の差分で与えられる。前述のとおり、本発明の磁気センサ装置では、任意に基準電圧を設定することが可能であり、すなわち、検出する磁界強度を任意に設定することができる。
【００５３】
次に、図５に示す検出電圧設定回路５の各スイッチは、図７に示すタイミングチャートのスイッチ制御信号で制御されるとする。
【００５４】
図７にスイッチ制御信号のタイミングチャートの一例を示す。図６に示すタイミングチャートとの違いは、スイッチＳ５１がφ１でオフ、φ２でオンし、スイッチＳ５１ｘがφ１でオン、φ２でオフする点である。このようにスイッチが制御されると、各フェーズにおける基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は次のようになる。
Ｖｒｅｆ１φ１＝Ｖｎ２
Ｖｒｅｆ１φ２＝Ｖｎ１
Ｖｒｅｆ２φ１＝Ｖｎ１
Ｖｒｅｆ２φ２＝Ｖｎ２
上式および式（３１）から
ΔＶｒｅｆ＝２×（Ｖｎ２−Ｖｎ１）・・・（６６）
となる。従って、図６のタイミングチャートで得られたΔＶｒｅｆの電圧の２倍の電圧が得られる。すなわち、抵抗Ｒ５１、Ｒ５２、Ｒ５３の値が一意に決まり、接続点Ｖｎ１およびＶｎ２の電圧が一意に決まった状態において、スイッチＳ５１、Ｓ５１ｘ、Ｓ５２、Ｓ５２ｘのオンとオフの制御を切り替える事により、検出する磁界強度を切り替えることが可能である。
【００５５】
さらに、図５に示す検出電圧設定回路５の各スイッチは、図８に示すタイミングチャートのスイッチ制御信号で制御されるとする。
【００５６】
図８にスイッチ制御信号のタイミングチャートの一例を示す。図６に示すタイミングチャートとの違いは、スイッチＳ５１がφ２でオフする点、スイッチＳ５１ｘがφ２でオンする点、スイッチＳ５２がφ１でもφ２でもオンする点、スイッチＳ５２ｘがφ１でもφ２でもオフする点である。
【００５７】
このようにスイッチが制御されると、各フェーズにおける基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は次のようになる。
Ｖｒｅｆ１φ１＝Ｖｎ１
Ｖｒｅｆ１φ２＝Ｖｎ２
Ｖｒｅｆ２φ１＝Ｖｎ１
Ｖｒｅｆ２φ２＝Ｖｎ１
上式および式（３１）から
ΔＶｒｅｆ＝−（Ｖｎ２−Ｖｎ１）・・・（６７）
となる。従って、図６のタイミングチャートで得られたΔＶｒｅｆの電圧と正負が逆の電圧が得られる。ここで、ホール素子の特性から、ホール素子１の出力端子対に出力される差動出力電圧Ｖｈの符号は、Ｓ極とＮ極で逆転する。すなわち、増幅器４に入力される信号成分は、Ｓ極とＮ極を検知する場合で符号が逆転する。従って、検出電圧設定回路５で設定する検出電圧についても、符号が逆の検出電圧が必要となる。図８のタイミングチャートの場合では、図６のタイミングチャートの場合と符号が逆のΔＶｒｅｆが得られており、上記要件を満たしている。すなわち、第一フェーズφ１と第二フェーズφ２でオンおよびオフするスイッチを切換えて、ΔＶｒｅｆの符号を逆転させることにより、Ｓ極とＮ極を分別して検出する事が可能である。
【００５８】
また、検出電圧設定回路５の一例として図９を示す。
図９は、検出電圧設定回路５の一例である。図５との違いは、抵抗Ｒ５４、スイッチＳ５１ｘ’、Ｓ５２ｘ’を追加した点であり、追加要素は以下のように接続されて構成される。抵抗Ｒ５４は、図５の電源電圧端子ＶＤＤと抵抗Ｒ５３の間に直列に接続される。Ｒ５３とＲ５４の接続点をＶｎ２’とする。スイッチＳ５１ｘ’、Ｓ５２ｘ’は２つの端子を有し、スイッチ制御信号（図示しない）により、オンまたはオフが制御される。スイッチＳ５１ｘ’の一方の端子は接続点Ｖｎ２’に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ１の正極に接続される。スイッチＳ５２ｘ’の一方の端子は接続点Ｖｎ２’に接続され、もう一方の端子は基準電圧設定回路Ｖｒｅｆ２の正極に接続される。追加された要素以外の接続は図５と同様である。
【００５９】
検出電圧設定回路５は以上のように接続されており、次のように動作する。
接続点Ｖｎ１とＶｎ２とＶｎ２’の電圧は、ＶＤＤおよびＶＳＳを抵抗Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４で分圧した電圧であるから
Ｖｎ１＝Ｒ５１÷（Ｒ５１＋Ｒ５２＋Ｒ５３＋Ｒ５４）×（ＶＤＤ−ＶＳＳ）・・・（６８）
Ｖｎ２＝（Ｒ５１＋Ｒ５２）÷（Ｒ５１＋Ｒ５２＋Ｒ５３＋Ｒ５４）×（ＶＤＤ−ＶＳＳ）・・・（６９）
Ｖｎ２＝（Ｒ５１＋Ｒ５２＋Ｒ５３）÷（Ｒ５１＋Ｒ５２＋Ｒ５３＋Ｒ５４）×（ＶＤＤ−ＶＳＳ）・・・（７０）
となる。電圧Ｖｎ１およびＶｎ２、Ｖｎ２’は、抵抗Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４により任意に設定可能である。
【００６０】
スイッチＳ５１、Ｓ５１ｘ、Ｓ５１ｘ’は、スイッチＳ５１がオンしているときはＳ５１ｘとＳ５１ｘ’の両方ともオフし、スイッチＳ５１がオフしているときはＳ５１ｘかＳ５１ｘ’のどちらか一方がオンし、もう片方はオフするように制御される。スイッチＳ５２、Ｓ５２ｘ、Ｓ５２ｘ’も同様に、スイッチＳ５２がオンしているときはＳ５２ｘとＳ５２ｘ’の両方ともオフし、スイッチＳ５２がオフしているときはＳ５２ｘかＳ５２ｘ’のどちらか一方がオンし、もう片方はオフするように制御される。スイッチＳ５１ｘ’、Ｓ５２ｘ’は検出電圧にヒステリシスを設けるために備えており、スイッチＳ５１ｘ’またはＳ５２ｘ’によって設定された検出電圧により磁界強度が検出された場合、次の検出周期ＴでオンするスイッチがＳ５１ｘ’からＳ５１ｘ、またはＳ５２ｘ’からＳ５２ｘに変更される。同様に、磁界強度の検出が解除された場合、次の検出周期ＴでオンするスイッチがＳ５１ｘからＳ５１ｘ’、またはＳ５２ｘからＳ５２ｘ’に変更される。これにより、磁界強度の検出および解除時におけるチャタリングを抑制することができる。
【００６１】
以上をまとめると、前述の図５〜図９の説明で示されるように、本発明の磁気センサ装置では、基準電圧設定回路５から増幅器４に供給される電圧成分ΔＶｒｅｆの大きさと符号によって検出する磁界強度を任意に設定することが実現でき、容易にＳ極とＮ極の判別を行うことが実現でき、容易に検出と解除のヒステリシスを設定することが実現できる。このような本回路構成の多機能性は、図５および図９に示した検出電圧設定回路５の回路構成によるものだけではなく、式（３１）で示すように、基準電圧成分ΔＶｒｅｆを基準電圧設定回路Ｖｒｅｆ１および基準電圧設定回路Ｖｒｅｆ２の第一フェーズφ１と第二フェーズφ２とにおける電圧により設定可能としている回路構成によるものである。
【００６２】
ここで、図１の磁気センサ装置を構成する要素である増幅器４の回路構成の一例について示しておく。図３の概念図で示した増幅器４の機能は、さらに具体的には、例えば図１０に示すような回路構成で実現することができる。
【００６３】
図１０は、増幅器４の回路構成の一例である。
増幅器４は、定電流回路Ｉ１と、ＮＭＯＳトランジスタＭ４３、Ｍ４４Ａ、Ｍ４４Ｂ、Ｍ４５Ａ、Ｍ４６Ａ、Ｍ４５Ｂ、Ｍ４６Ｂと、ＰＭＯＳトランジスタＭ４１、Ｍ４２を有し、次のように接続されて構成される。定電流回路Ｉ１の一方は電源電圧端子ＶＤＤに接続され、もう一方はＮＭＯＳトランジスタＭ４３のドレインおよびゲートに接続される。この接続点をＶＢＮとする。ＶＢＮはＮＭＯＳトランジスタＭ４４ａのゲートとＮＭＯＳトランジスタＭ４４ｂのゲートに接続される。ＮＭＯＳトランジスタＭ４３、Ｍ４４Ａ、Ｍ４４Ｂのソースはグランド端子ＶＳＳに接続される。ＮＭＯＳトランジスタＭ４５ＡとＭ４６ＡのソースはＭ４４Ａのドレインに接続され、ＮＭＯＳトランジスタＭ４５ＢとＭ４６ＢのソースはＭ４４Ｂのドレインに接続される。ＮＭＯＳトランジスタＭ４５ＡとＭ４５ＢのドレインはＰＭＯＳトランジスタＭ４１のドレインに接続される。この接続点をＶＡとする。ＮＭＯＳトランジスタＭ４６ＡとＭ４６ＢのドレインはＰＭＯＳトランジスタＭ４２のドレインに接続される。この接続点は、増幅器４の出力端子ＶＯに接続される。ＰＭＯＳトランジスタＭ４１とＭ４２のゲートは接続点ＶＡに接続され、ソースは電源電圧端子ＶＤＤに接続される。ＮＭＯＳトランジスタＭ４５Ａ、Ｍ４６Ａのゲートは、それぞれ第一差動入力対の第二入力端子Ｖ６、第一入力端子Ｖ５に接続され、ＮＭＯＳトランジスタＭ４５Ｂ、Ｍ４６Ｂのゲートは、それぞれ第二差動入力対の第二入力端子Ｖ８、第一入力端子Ｖ７に接続される。
【００６４】
増幅器４は以上のように接続されており、次のように動作する。
定電流回路Ｉ１は、定電流を発生しＮＭＯＳトランジスタＭ４３に供給する。ＮＭＯＳトランジスタＭ４３、Ｍ４４Ａ、Ｍ４４Ｂはカレントミラー回路を構成しており、ＮＭＯＳトランジスタＭ４４Ａ、Ｍ４４Ｂのドレイン‐ソース間には、Ｍ４３のドレイン‐ソース間に流れる電流に基づいた電流が流れる。ＮＭＯＳトランジスタＭ４４Ａ、Ｍ４５Ａ、Ｍ４６Ａ、ＰＭＯＳトランジスタＭ４１、Ｍ４２からなる５つのトランジスタは、差動増幅器を構成しており、第一差動入力対を構成するＮＭＯＳトランジスタＭ４５Ａ、Ｍ４６Ａのゲート電圧の差、すなわち、第一差動入力対の第二入力端子Ｖ６と第一差動入力対の第一入力端子Ｖ５の電圧差を増幅して、出力端子ＶＯに出力するように動作する。この増幅率をＡ１とする。ここで、カレントミラー回路構成および差動増幅器構成の動作については、ＣＭＯＳアナログ回路の文献等にて詳細に記載されており、ここでは詳細な説明は省略する。また、ＮＭＯＳトランジスタＭ４４Ｂ、Ｍ４５Ｂ、Ｍ４６Ｂ、ＰＭＯＳトランジスタＭ４１、Ｍ４２からなる５つのトランジスタも、差動増幅器を構成しており、第二差動入力対を構成するＮＭＯＳトランジスタＭ４５Ｂ、Ｍ４６Ｂのゲート電圧の差、すなわち、第二差動入力対の第二入力端子Ｖ８と第二差動入力対の第一入力端子Ｖ７の電圧差を増幅して、出力端子ＶＯに出力するように動作する。この増幅率をＡ２とする。また、第一差動入力対を構成するＮＭＯＳトランジスタＭ４５Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ４５Ｂのドレインが接続点ＶＡにてＰＭＯＳトランジスタＭ４１のドレインに接続され、第一差動入力対を構成するＮＭＯＳトランジスタＭ４６Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ４６Ｂのドレインが出力端子ＶＯにてＰＭＯＳトランジスタＭ４２のドレインに接続されていることにより、この接続点ＶＡおよび出力端子ＶＯにて、第一差動入力対と第二差動入力対の各差動入力対で増幅された電圧が加算されるように動作する。これらの動作を式で表すと、
ＶＯ＝Ａ１×（Ｖ６−Ｖ５）＋Ａ２×（Ｖ８−Ｖ７）・・・（７１）
となる。式（１４）と同等の動作を行う。
【００６５】
以上により、本発明の第１の実施形態の磁気センサ装置の動作を説明し、高精度な磁気検出を実現できることを示した。本発明の第１の実施形態を構成する、差動増幅器３および増幅器４および検出電圧設定回路５については、具体的な回路構成およびタイミングチャートを示したが、本説明内で記載した動作を行う構成であれば、必ずしもこの構成に制限されるものではない。例えば、差動増幅器３の具体的構成を図２に示したが、構成はこの限りではなく、図１１に示すように、抵抗Ｒ１３を取り除き、その両端を接続した構成でも良い。この場合の差動増幅器３の増幅率Ｇは、式（１３）で示された増幅率の式において、抵抗Ｒ１３の値を限りなく小さくした値で表され、
Ｇ＝（Ｒ１１＋Ｒ１２）÷Ｒ１２・・・（７２）
となるが、本発明の趣旨である高精度な磁気検出という点から逸脱するものではない。
【００６６】
また、前述の説明では、Ｓ極とＮ極を分別して検出可能であることを示したが、さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばＳ極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（Ｎ極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。
【００６７】
また、図４または図６または図７または図８のタイミングチャートにおいて、検出周期Ｔと検出周期Ｔの間に一定期間のスタンバイ期間を設けて、磁気センサ装置の平均消費電流を抑える駆動方法とした場合でも、高精度な磁気検出の効果が得られる。
【００６８】
なお、前述では磁電変換素子を用いた磁気センサ装置について説明したが、本発明の装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。
【００６９】
＜第２の実施形態＞
図１２は、本発明の第２の実施形態の磁気センサ装置の回路図である。図１に示した第１の実施形態との違いは、増幅器４を増幅器４ｂに変更し、検出電圧設定回路５の構成を変更した点である。増幅器４ｂの増幅器４との違いは、第三差動入力対を追加し、第三差動入力対の第一入力端子Ｖ９と、第三差動入力対の第二入力端子Ｖ１０を追加した点にある。検出電圧設定回路５の変更点は、基準電圧設定回路Ｖｒｅｆ３および基準電圧設定回路Ｖｒｅｆ４が追加された点にある。増幅器４ｂの第三差動入力対の第一入力端子Ｖ９は基準電圧設定回路Ｖｒｅｆ３の正極に接続され、増幅器４ｂの第三差動入力対の第二入力端子Ｖ１０は基準電圧設定回路Ｖｒｅｆ４の正極に接続される。このほかの接続および構成については、第一の実施形態と同じである。
【００７０】
図１３は、増幅器４ｂの機能を表す概念図である。
図１３に示す増幅器４ｂの図３に示した増幅器４との違いは、差動増幅器４３およびその入力端子Ｖ９、Ｖ１０を追加した点にある。増幅器４ｂの第三差動入力対の第一入力端子Ｖ９は差動増幅器４３の反転入力端子に接続され、第三差動入力対の第二入力端子Ｖ１０は差動増幅器４３の非反転入力端子に接続される。差動増幅器４３の出力は加算器４４の入力に接続される。このほかの接続および構成については、図３に示す増幅器４と同じである。差動増幅器４３は、差動増幅器４１、４２と同様に動作し、２つの入力端子Ｖ９とＶ１０の電圧の差を増幅して加算器４４に入力する。加算器４４では差動増幅器４１と差動増幅器４２の出力に加えて差動増幅器４３の出力の和を出力する。この増幅機能を式で表すと、式（１４）に差増増幅回路４３による項が追加され
ＶＯ＝Ａ１×（Ｖ６−Ｖ５）＋Ａ２×（Ｖ８−Ｖ７）＋Ａ３×（Ｖ１０−Ｖ９）・・・（７３）
となる。ここにＡ３は差動増幅器４３の増幅率である。
【００７１】
本発明の第２の実施形態の磁気センサ装置の動作は、第１の実施形態の磁気センサ装置の動作と同様に説明され、結果的に次の式で表される。
第二フェーズφ２における増幅器４の出力は、式（２９）と同様に
ＶＯφ２＝Ａ１×［ΔＶｓｉｇ＋（Ａ２÷Ａ１）×ΔＶｒｅｆ］・・・（７４）
となり、信号成分ΔＶｓｉｇは、式（３０）、（３３）と同様に
ΔＶｓｉｇ＝−（Ｖ３φ２−Ｖ４φ２）＋（Ｖ３φ１−Ｖ４φ１）・・・（７５）
ΔＶｓｉｇ＝Ｇ×｛（Ｖ１φ２−Ｖ２φ２）−（Ｖ１φ１−Ｖ２φ１）｝・・・（７６）
で表される。また、基準電圧成分ΔＶｒｅｆは、式（３１）に、基準電圧設定回路Ｖｒｅｆ３と基準電圧設定回路Ｖｒｅｆ４による項が追加され、
ΔＶｒｅｆ＝（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）＋（Ｖｒｅｆ４φ２−Ｖｒｅｆ３φ２）−（Ｖｒｅｆ４φ１−Ｖｒｅｆ３φ１）・・・（７７）
となる。前述の第１の実施形態の磁気センサ装置の説明において、基準電圧設定回路Ｖｒｅｆ１および基準電圧設定回路Ｖｒｅｆ２の電圧を第一フェーズφ１と第二フェーズφ２で適宜設定することにより、検出する磁界強度の任意設定や、Ｓ極とＮ極の判別や、検出と解除のヒステリシス設定が可能になるなどの多機能性を示したが、本回路構成においては、さらに基準電圧設定回路Ｖｒｅｆ３および基準電圧設定回路Ｖｒｅｆ４の電圧を第一フェーズφ１と第二フェーズφ２で適宜設定することが可能であり、さらに広範な磁気検出機能の実現が可能となることを示唆している。また、前述の第１の実施形態の磁気センサ装置の説明では、基準電圧設定回路Ｖｒｅｆ１および基準電圧設定回路Ｖｒｅｆ２に温度依存を持たせることで、ホール素子の感度の温度依存を補正し、検出する磁界強度の温度依存を抑制可能であることを示したが、本構成では、例えば、基準電圧設定回路Ｖｒｅｆ１および基準電圧設定回路Ｖｒｅｆ２は温度に依存しない基準電圧を出力し、基準電圧設定回路Ｖｒｅｆ３および基準電圧設定回路Ｖｒｅｆ４は温度に依存する基準電圧を出力することで、基準温度での検出磁界強度の設定をＶｒｅｆ１およびＶｒｅｆ２で行い、基準温度からの温度補正分の設定をＶｒｅｆ３およびＶｒｅｆ４で行うといったことが可能になる。
【００７２】
ここで、図１２の磁気センサ装置を構成する要素である増幅器４ｂの回路構成の一例について示しておく。図１３の概念図で示した増幅器４ｂの機能は、さらに具体的には、例えば図１４に示すような回路構成で実現することができる。
【００７３】
図１４は、増幅器４ｂの回路構成の一例である。
増幅器４ｂの増幅器４との違いは、ＮＭＯＳトランジスタＭ４４Ｃ、Ｍ４５Ｃ、Ｍ４６Ｃを追加した点にある。追加した要素は、増幅器４の構成に次のように接続される。ＮＭＯＳトランジスタＭ４４Ｃのソースはグランド端子ＶＳＳに接続される。ＮＭＯＳトランジスタＭ４５ＣとＭ４６ＣのソースはＭ４４Ｃのドレインに接続される。ＮＭＯＳトランジスタＭ４５Ｃのドレインは接続点ＶＡに接続される。ＮＭＯＳトランジスタＭ４６Ｃのドレインは出力端子ＶＯに接続される。ＮＭＯＳトランジスタＭ４５Ｃ、Ｍ４６Ｃのゲートは、それぞれ第三差動入力対の第二入力端子Ｖ１０、第一入力端子Ｖ９に接続される。このほかの接続および構成については、図１０に示す増幅器４と同じである。
【００７４】
増幅器４ｂは以上のように接続されており、次のように動作する。増幅器４からの追加分について説明する。
【００７５】
ＮＭＯＳトランジスタＭ４３とＭ４４Ｃはカレントミラー回路を構成しており、ＮＭＯＳトランジスタＭ４４Ｃのドレイン‐ソース間には、Ｍ４３のドレイン‐ソース間に流れる電流に基づいた電流が流れる。ＮＭＯＳトランジスタＭ４４Ｃ、Ｍ４５Ｃ、Ｍ４６Ｃ、ＰＭＯＳトランジスタＭ４１、Ｍ４２からなる５つのトランジスタは、差動増幅器を構成しており、第三差動入力対を構成するＮＭＯＳトランジスタＭ４５Ｃ、Ｍ４６Ｃのゲート電圧の差、すなわち、第三差動入力対の第二入力端子Ｖ１０と第一差動入力対の第一入力端子Ｖ９の電圧差を増幅して、出力端子ＶＯに出力するように動作する。この増幅率をＡ３とする。第一差動入力対を構成するＮＭＯＳトランジスタＭ４５Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ４５Ｂのドレインと第三差動入力対を構成するＮＭＯＳトランジスタＭ４５Ｃのドレインが接続点ＶＡにてＰＭＯＳトランジスタＭ４１のドレインに接続され、第一差動入力対を構成するＮＭＯＳトランジスタＭ４６Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ４６Ｂのドレインと第三差動入力対を構成するＮＭＯＳトランジスタＭ４６Ｃのドレインが出力端子ＶＯにてＰＭＯＳトランジスタＭ４２のドレインに接続されていることにより、この接続点ＶＡおよび出力端子ＶＯにて、第一差動入力対と第二差動入力対と第三差動入力対の各差動入力対で増幅された電圧が加算されるように動作する。これらの動作を式で表すと、
ＶＯ＝Ａ１×（Ｖ６−Ｖ５）＋Ａ２×（Ｖ８−Ｖ７）＋Ａ３×（Ｖ１０−Ｖ９）・・・（７８）
となり、式（７３）と同等の動作を行うことが示される。
【符号の説明】
【００７６】
１    ホール素子
２    スイッチ切換回路
３、３１、３２、４１、４２、４３    差動増幅器
４、４ｂ    増幅器
４４    加算器
５    検出電圧設定回路
Ｉ１    定電流回路
Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３、Ｖｒｅｆ４    基準電圧設定回路
【図１】
0005926081.tif 000002
【図２】
0005926081.tif 000003
【図３】
0005926081.tif 000004
【図４】
0005926081.tif 000005
【図５】
0005926081.tif 000006
【図６】
0005926081.tif 000007
【図７】
0005926081.tif 000008
【図８】
0005926081.tif 000009
【図９】
0005926081.tif 000010
【図１０】
0005926081.tif 000011
【図１１】
0005926081.tif 000012
【図１２】
0005926081.tif 000013
【図１３】
0005926081.tif 000014
【図１４】
0005926081.tif 000015
【図１５】
0005926081.tif 000016