(57)【特許請求の範囲】
【請求項１】
入力された入力音声信号の振幅レベルを検出し、検出した前記振幅レベルに対応する目標設定電圧値情報が示す電圧値の電力を出力する電源電圧制御部と、
前記入力音声信号をパルス幅変調信号に変換するＰＷＭ変換部と、
前記ＰＷＭ変換部から出力された前記パルス幅変調信号を電力増幅する電力増幅段と、
前記電力増幅段から出力された増幅ＰＷＭ信号を音響信号に復調するローパスフィルタ部と、
前記ローパスフィルタ部で復調された前記音響信号を減衰させてからＡ／Ｄ変換器にてデジタル信号に変換して前記ＰＷＭ変調部に負帰還する負帰還部と、
前記電源電圧制御部が前記電力増幅段へ出力した電力の電圧値が入力され、当該電圧値に比例した電圧を出力する電圧変換部とを備え、
前記電圧変換部が出力した電圧を前記Ａ／Ｄ変換器の基準電圧値として用いることを特徴とする増幅装置。
【請求項２】
前記電圧変換部は、２組の直列に接続された２つの抵抗素子からなることを特徴とする請求項１記載の増幅装置。
【請求項３】
入力音声信号を生成し出力するオーディオ装置と、
前記入力音声信号が入力される請求項１記載の増幅装置と、
を有するオーディオ出力装置。
【請求項４】
請求項３のオーディオ出力装置と、
前記オーディオ出力装置から出力された前記音響信号が入力されるスピーカと、
を有するオーディオシステム装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を入力する増幅装置に関するものであり、特に出力信号をデジタル信号入力部へ負帰還することによって、出力信号のＳ／Ｎ向上や歪改善を図る増幅装置に関するものである。
【背景技術】
【０００２】
従来、電圧可変電源を増幅装置の電源として用い、増幅装置への入力音声信号レベルに追従させて、電力増幅段へ供給する電源電圧値を増減させ、出力信号に重畳するノイズの低減と電源の電力効率の改善とを図る技術があった。【０００３】
電力増幅段へ供給する電源電圧を入力音声信号レベルに追従させることで、入力音声信号レベルが小さい場合には、その増幅された信号が歪まない程度の振幅の電圧値まで電力増幅段の電源電圧を低下させることができるため、増幅装置の出力信号に重畳するノイズが低減される効果が得られるとともに、電源の電力効率を改善することができる。【０００４】
また、出力信号を信号入力部へ負帰還することで、出力信号に重畳されたノイズや歪を補正することができる。【０００５】
この場合、増幅装置は電力増幅段へ供給される電源電圧を下げると、電力増幅段の電圧増幅による増幅ゲインも下がるため、信号再生装置のスイッチングアンプに供給される電圧値の増減に応じて、帰還ループに設けられたゲイン調整手段のゲインを調整することで、負帰還ループゲインを一定に保つように調整するものが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１１０６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の増幅装置においては、デジタル信号入力部に負帰還するためには、増幅された出力信号を所定の電圧レベルに減衰させてから、アナログ信号をデジタル信号に変換するアナログ／デジタル変換器（以降Ａ／Ｄ変換器と表記）が負帰還回路に必要であるが、このＡ／Ｄ変換器の変換精度に起因した量子化誤差により、負帰還によって補正されるノイズや歪の補正量が量子化誤差の分だけ補正されないという課題があった。【０００８】
すなわち、負帰還回路を持つ増幅装置においては、増幅装置の安定動作を確保するために、負帰還回路に挿入するＡ／Ｄ変換器には、高速な変換動作が要求される。しかしながら、高速変換動作が可能なＡ／Ｄ変換器は、変換処理能力の理論的な限界により、逆に変換精度が充分確保できないという課題があった。【０００９】
本発明は、従来の問題を解決するためになされたもので、電圧可変電源を電源として用い、増幅装置への入力音声信号レベルに追従させて、電力増幅段へ供給する電源電圧値を増減させる増幅装置において、電力増幅段の電源電力の電圧値変化させる時に、負帰還回路のＡ／Ｄ変換器に供給する基準電圧値を制御することで、Ａ／Ｄ変換回路における変換精度に起因する量子化誤差を低減することができ、特に小さい入力音声信号時のＳ／Ｎや歪率を向上することのできる増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明の増幅装置は、入力された入力音声信号の振幅レベルを検出し、検出した前記振幅レベルに対応する目標設定電圧値情報が示す電圧値の電力を出力する電源電圧制御部と、前記入力音声信号をパルス幅変調信号に変換するＰＷＭ変換部と、前記ＰＷＭ変換部から出力された前記パルス幅変調信号を電力増幅する電力増幅段と、前記電力増幅段から出力された増幅ＰＷＭ信号を音響信号に復調するローパスフィルタ部（以降ＬＰＦ部と表記）と、ＬＰＦ部で復調された前記音響信号を減衰させてからＡ／Ｄ変換器にてデジタル信号に変換して前記ＰＷＭ変調部に負帰還する負帰還部と、前記電源電圧制御部が前記電力増幅段へ出力した電力の電圧値が入力され、当該電圧値に比例した電圧を出力する電圧変換部とを備え、前記電圧変換部が出力した電圧を前記Ａ／Ｄ変換器の基準電圧値として用いる構成を有する。
【発明の効果】
【００１１】
本発明によれば、入力信号が小さい時であっても、負帰還回路におけるＡ／Ｄ変換器の変換精度を高い精度に保つことができ、従来技術より、特に小さい入力信号の際にも、負帰還回路における変換誤差を低減することで、出力信号のＳ／Ｎや歪率を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態における増幅装置１のブロック図
【図２】本発明の実施の形態における電圧変換部１０の構成図
【図３】本発明の実施の形態におけるＡ／Ｄ変換器６２の構成図
【図４】本発明の実施の形態におけるＡ／Ｄ変換器６２の基準電圧値を変化させた状態を説明する図であって、（ａ）は電力増幅段４に供給される電源電圧が±２０Ｖの場合を示す図、（ｂ）は電力増幅段４に供給される電源電圧が±２Ｖの場合を示す図
【図５】本発明の実施の形態における量子化誤差の大きさを説明する図
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態における増幅装置１について、図１のブロック図を参照しながら説明する。
【００１４】
図１において、本実施の形態の増幅装置１は、デジタル音声信号が出力されるオーディオ装置８に接続される。
【００１５】
オーディオ装置８から出力された音声信号は、増幅装置１の入力音声信号Ｓ１として増幅装置１に入力され、増幅装置１で電力増幅されてスピーカ９へ出力される。スピーカ９は、増幅装置１から出力された電力増幅後の音声信号を音声に変換して放音する。
【００１６】
また、増幅装置１とオーディオ装置８は、それらを動作させるのに必要な電力を供給する直流電源（図示せず）に接続されている。ただし、各装置を動作させるのに必要な電源は直流電源に限定されることは無く、各装置の特性に合わせて適宜交流電源を用いてもよい。
なお、オーディオ装置８と増幅装置１とを合わせてオーディオ出力装置、またオーディオ出力装置とスピーカ９とを合わせてオーディオシステム装置とする。
【００１７】
増幅装置１は、ＰＷＭ変換部２、ゲートドライバ部３、電力増幅段４、ＬＰＦ部５、負帰還部６、電源電圧制御部７、電圧変換部１０を備えて構成される。
【００１８】
オーディオ装置８から増幅装置１へ音声信号が入力されると、入力音声信号Ｓ１は電源電圧制御部７に入力されると共に、ＰＷＭ変換部２に入力される。
【００１９】
電源電圧制御部７は、オーディオ装置８から入力された入力音声信号Ｓ１の振幅レベルを検出し、検出した入力音声信号Ｓ１の振幅レベルに対応するゲイン補正値Ｓ８と目標設定電圧値情報Ｓ１０とを選択して、ゲイン補正値Ｓ８を負帰還部６に出力するとともに、目標設定電圧値情報Ｓ１０が示す電圧値である目標電圧となるように正側と負側の出力電圧を制御して、この正側および負側の電圧値である電源電力を電力増幅段４へ送出する。
【００２０】
ＰＷＭ変換部２は、負帰還部６から入力される補正デジタル帰還信号Ｓ７とオーディオ装置８から入力された入力音声信号Ｓ１との誤差成分を含む差分信号を算出してＰＷＭ信号Ｓ２に変換してからゲートドライバ部３へ送出する。
【００２１】
ＰＷＭ変換の方式としては、デルタシグマ変換方式や三角波比較方式などが知られており、本実施の形態においてもこれらの方式のうちいずれかの方式が適用される。
【００２２】
ここで、ＰＷＭ変換部２は、デジタルシグナルプロセッサやマイクロコントローラなどによって実現されうる。
【００２３】
ゲートドライバ部３は、入力されたＰＷＭ信号Ｓ２にデッドタイムを挿入すると共に、電力増幅段４のハイサイドとローサイドの高速スイッチング素子を駆動できる程度にＰＷＭ信号Ｓ２の電位をシフトしたドライブ信号を作成して、電力増幅段４へ送出する。
【００２４】
電力増幅段４は、高電位電源側に配されて電源電圧制御部７から正側電圧を供給されるハイサイド高速スイッチング素子と、低電位電源（またはグラウンド）側に配されて電源電圧制御部７から負側電圧を供給されるローサイド高速スイッチング素子とによるハーフブリッジ回路で構成される。
【００２５】
電力増幅段４は、ゲートドライバ部３から入力されたドライブ信号により、正側電圧と負側電圧とで決定される電圧振幅で高速スイッチング動作を行い、電力増幅段４へ入力された信号を電力増幅し、増幅ＰＷＭ信号Ｓ３を得る。
【００２６】
得られた増幅ＰＷＭ信号Ｓ３は、ＬＰＦ部５に入力される。ここで、高速スイッチング素子としては、例えば、ＭＯＳ電界効果トランジスタ等が用いられる。  
【００２７】
ＬＰＦ部５は、電力増幅段４から出力された増幅ＰＷＭ信号Ｓ３から不要な高周波成分を除去して得られた増幅アナログ音声信号Ｓ４をスピーカ９と負帰還部６へ出力するフィルタであり、例えば、コイルやコンデンサなどの素子で構成される。
【００２８】
負帰還部６は、ＬＰＦ部５から出力された増幅アナログ音声信号Ｓ４を減衰し、電圧変換部１０から入力された正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎを用いながらデジタル信号へ変換して、所定の比率で変換されたデジタル信号の大きさを補正した上で、補正デジタル帰還信号Ｓ７としてＰＷＭ変換部２に負帰還する。
【００２９】
ここで、本実施の形態における増幅装置１は、ＬＰＦ部５から出力された増幅アナログ音声信号Ｓ４を負帰還部６に入力させる構成としている。このように、電力増幅段４から出力された増幅ＰＷＭ信号Ｓ３を負帰還部６に入力させる構成とするのではなく、ＬＰＦ部５から出力された増幅アナログ音声信号Ｓ４を負帰還部６に入力させることによって、ＬＰＦ部５で発生する歪に対しても負帰還によって補正されることとなり、歪率を更に改善することができる。
【００３０】
電圧変換部１０は、電力増幅段４に供給された電源電力の正側電圧値＋Ｖｄｄと負側電圧値−Ｖｄｄが入力され、入力された正側電圧値＋Ｖｄｄと負側電圧値−Ｖｄｄを予め設定された所定の比率で降圧させて正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎを作成し、負帰還部６へ作成した正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎを出力する。
【００３１】
電圧変換部１０は、最も簡単には、図２に示すように２組の直列に接続された２つの抵抗素子で実現され、２つの抵抗素子（１０ａ、１０ｂ、および１０ｃ、１０ｄ）の抵抗値ＲａとＲｂおよびＲｃとＲｄの比率で、正側電圧値＋Ｖｄｄおよび負側電圧値−Ｖｄｄをそれぞれ降圧させて正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎを作成して、２つの抵抗素子の接続点から正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎをぞれぞれ負帰還部６に出力する。
【００３２】
さらに、電源電圧制御部７と負帰還部６に関する詳細な構成と動作を図１のブロック図を参照しながら説明する。
【００３３】
電源電圧制御部７は、入力信号レベル検出部７１と、コントロール部７２と、電圧可変電源部７３を備えて構成される。
【００３４】
入力信号レベル検出部７１は、オーディオ装置８から入力された入力音声信号Ｓ１の振幅情報を含む入力信号振幅レベル情報Ｓ９を作成して、コントロール部７２へ送出する。
【００３５】
コントロール部７２は、コントロール部７２内部に予め設定されたデータテーブル情報の中から、入力信号レベル検出部７１にて作成された入力信号振幅レベル情報Ｓ９に対応した目標設定電圧値情報Ｓ１０とゲイン補正値Ｓ８とを選択して、選択された目標設定電圧値情報Ｓ１０を電圧可変電源部７３へ出力すると共に、前記ゲイン補正値Ｓ８を負帰還部６へ出力する。
【００３６】
なお、目標設定電圧値情報Ｓ１０は電圧可変電源部７３に対して設定すべき電圧値の目標値を示す情報であり、ゲイン補正値Ｓ８は、設定すべき電圧値の目標値に応じて予め設定された補正定数を示す情報である。
【００３７】
電圧可変電源部７３は、コントロール部７２から入力された目標設定電圧値情報Ｓ１０に応じて、設定すべき電圧値に出力電圧を可変する電源であり、目標設定電圧値情報Ｓ１０に基づいて制御した電圧値の電源電力を電力増幅段４へ供給する。
【００３８】
入力信号レベル検出部７１とコントロール部７２とは、デジタルシグナルプロセッサやマイクロコントローラなどによって実現されうる。負帰還部６は、減衰器６１と、Ａ／Ｄ変換器６２と、ゲイン補正部６３を備えて構成される。
【００３９】
減衰器６１は、ＬＰＦ部５から出力された増幅アナログ音声信号Ｓ４が入力され、予め設定された比率で減衰させて作成した減衰アナログ帰還信号Ｓ５を作成して、Ａ／Ｄ変換器６２に作成した減衰アナログ帰還信号Ｓ５を出力する。
【００４０】
減衰器６１は、直列に接続された２つの抵抗素子によって実現され、２つの抵抗素子の予め設定された抵抗値の比率で増幅アナログ音声信号Ｓ４を減衰させる。
【００４１】
Ａ／Ｄ変換器６２は、減衰器６１から出力された減衰アナログ帰還信号Ｓ５と電圧変換部１０から出力された正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎが、それぞれ入力され、正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎを所定の割合で分割して作成した参照用電圧値（後に詳細説明）と入力された減衰アナログ帰還信号Ｓ５とを比較して得られた結果からデジタル帰還信号Ｓ６を作成して、ゲイン補正部６３に作成したデジタル帰還信号Ｓ６を出力する。
【００４２】
ここで、Ａ／Ｄ変換器６２は、少なくとも接続された複数の抵抗素子やキャパシタアレイを含む構成であり、基準電圧値と入力アナログ信号とを比較する方式の変換器として定義され、並列型や直並列型、サブレンジング型などの方式が知られている。
【００４３】
ゲイン補正部６３は、Ａ／Ｄ変換器６２から出力されたデジタル帰還信号Ｓ６とコントロール部７２から出力されたゲイン補正値Ｓ８とが、それぞれ入力され、ゲイン補正値Ｓ８の分だけデジタル帰還信号Ｓ６の大きさを補正して、補正した補正デジタル帰還信号Ｓ７をＰＷＭ変換部２に出力する。ゲイン補正部６３は、デジタルシグナルプロセッサやマイクロコントローラなどに設けられた乗算器などによって実現されうる。
【００４４】
ここで、Ａ／Ｄ変換器６２の詳細な構成とアナログ信号からデジタル信号への変換の動作について、並列型Ａ／Ｄ変換器を一例として図３を参照しながら説明する。
【００４５】
図３に示すように並列型Ａ／Ｄ変換器は、単位抵抗Ｒ１〜Ｒ８を直列に接続した基準抵抗列６２ａと、基準抵抗列６２ａの各単位抵抗の接続点電位Ｖｒ１〜Ｖｒ７と入力された減衰アナログ帰還信号の電位とを比較するコンパレータ群６２ｂ（図中に各コンパレータをＣ１〜Ｃ７として示す）と、コンパレータ群６２ｂの比較結果出力が入力される論理回路群６２ｃ（図中に各論理回路をＤ１〜Ｄ７として示す）と、論理回路群６２ｃの各出力を所定ビット数のデータへ変換するエンコーダ６２ｄとで構成される。
【００４６】
基準抵抗列６２ａは、一端が電圧変換部１０から出力された正側基準電圧値Ｖｒｐに接続され、もう一端が負側基準電圧値Ｖｒｎに接続される。
【００４７】
コンパレータ群６２ｂの各コンパレータＣ１〜Ｃ７には、外部のクロック回路(図中に示さず)からクロック信号が入力されている。
【００４８】
コンパレータ群６２ｂの各コンパレータＣ１〜Ｃ７は、一端子への入力が基準抵抗列６２ａの各単位抵抗の接続点電位Ｖｒ１〜Ｖｒ７であり、もう一端子に入力された減衰アナログ帰還信号Ｓ５の電位と大きさを比較して、接続点電位Ｖｒ１〜Ｖｒ７よりも減衰アナログ帰還信号Ｓ５の電位が大きい場合には１を出力し、接続点電位Ｖｒ１〜Ｖｒ７よりも減衰アナログ帰還信号Ｓ５の電位が小さい場合には０を出力する。
【００４９】
クロック信号の立ち上がりで各コンパレータＣ１〜Ｃ７の出力がラッチされ、出力状態が固定（ホールド）される。
【００５０】
論理回路群６２ｃの各論理回路Ｄ１〜Ｄ７は、隣接するコンパレータ群６２ｂの各コンパレータＣ１〜Ｃ７から正転および反転の各出力が入力されて、２つの端子入力に対して論理積をとった結果をエンコーダ６２ｄに出力する。
【００５１】
エンコーダ６２ｄは、入力された各論理回路Ｄ１〜Ｄ７の出力を所定ビット数のデータに変換して出力する。
【００５２】
ここで、例としてあげた並列型Ａ／Ｄ変換器６２の正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎが可変制御されることで、並列型Ａ／Ｄ変換器６２で発生する量子化誤差の瞬時値を低減させる動作について、図４と図５を参照しながら説明する。
【００５３】
まず、量子化誤差の一般的な概念について、図５を参照しながら説明する。  量子化とは、アナログ信号をデジタル信号に変換することであり、連続するアナログ値を離散するデジタル値に変換することと定義されている。一つのデジタル値がもつアナログ値の幅を１ＬＳＢとした場合、図中に示すように、連続したアナログ値の１ＬＳＢの範囲は、すべて同じデジタル値として出力されるので、１ＬＳＢの中心から０．５ＬＳＢの位置にあるアナログ値をデジタル値に変換した場合には、誤差の瞬時値が最も大きくなる。
【００５４】
例えば、アナログ値が４．５〜５．５までの範囲では全て５のデジタル値に変換されるため、アナログ値が４．５及び５．５の時は誤差の瞬時値が最も大きくなる。
【００５５】
図５に示すように、量子化誤差は、１ＬＳＢの中心を０にして±０．５ＬＳＢの範囲に分布することになり、１ＬＳＢが大きければ量子化誤差も大きくなる。
【００５６】
次に、並列型Ａ／Ｄ変換器６２において、入力音声信号Ｓ１の振幅レベルを検出して制御された電力増幅段４の電源電力の電圧値に対応して作成された基準電圧値ＶｒｐおよびＶｒｎを変化させた場合に１ＬＳＢの値が変化する動作を、図４を参照しながら説明する。
【００５７】
図４は、並列型Ａ／Ｄ変換器６２において、電力増幅段４に供給される電源電力の正側電圧値＋Ｖｄｄが２０Ｖ、負側電圧値−Ｖｄｄが−２０Ｖの場合をケースＡとして（図４（ａ））、正側電圧値＋Ｖｄｄが２Ｖ、負側電圧値−Ｖｄｄが−２Ｖの場合をケースＢとして（図４（ｂ））、２つのケースについてを示している。
【００５８】
ここで、電圧変換部１０が電源電力の電圧値を降圧させる所定の比率を１／１０とする。
【００５９】
ケースＡは電力増幅段４に供給される電源電力の正側電圧値＋Ｖｄｄが２０Ｖの場合であり、電圧変換部１０から＋Ｖｄｄを１／１０の比率で降圧させた電圧値の２Ｖが正側基準電圧値Ｖｒｐとして入力される。
【００６０】
同様にして、電圧変換部１０から電源電力の負側電圧値−Ｖｄｄを１／１０の比率で降圧させた電圧値の−２Ｖが負側基準電圧値Ｖｒｎとして入力される。
【００６１】
単位抵抗の直列接続で構成された基準抵抗列６２ａの接続点電位Ｖｒ１〜Ｖｒ７は、正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎが等間隔の電位で分割されるので、隣接する接続点電位が０．５Ｖとなる。この隣接する接続点電位の値を１ＬＳＢとする。ケースＡの場合は、１ＬＳＢが０．５Ｖとなる。
【００６２】
ケースＢは電力増幅段４に供給される電源電力の正側電圧値＋Ｖｄｄが２Ｖの場合であり、電圧変換部１０から＋Ｖｄｄを１／１０の比率で降圧させた電圧値の０．２Ｖが正側基準電圧値Ｖｒｐとして入力される。
【００６３】
同様にして、電圧変換部１０から電源電力の負側電圧値−Ｖｄｄを１／１０の比率で降圧させた電圧値の−０．２Ｖが負側基準電圧値Ｖｒｎとして入力される。
【００６４】
単位抵抗の直列接続で構成された基準抵抗列６２ａの接続点電位Ｖｒ１〜Ｖｒ７は、正側基準電圧値Ｖｒｐと負側基準電圧値Ｖｒｎが等間隔の電位で分割されるので、隣接する接続点電位が０．０５Ｖとなる。ケースＢの場合は、１ＬＳＢが０．０５Ｖとなる。
【００６５】
以上図４と図５を参照しながら説明した結果から、入力音声信号Ｓ１の振幅レベルに対応して制御されたＡ／Ｄ変換器６２の基準電圧値ＶｒｐとＶｒｎの変化によって、図４のケースＡとケースＢの場合においては１ＬＳＢの値が０．５Ｖから０．０５Ｖへと変化する分だけ、ケースＢの場合はケースＡの場合に比較して、量子化誤差の瞬時値が低減されることが分かる。
【００６６】
なお、本実施の形態において、電力増幅段４のローサイド高速スイッチング素子は低電位電源側に配したが、これをグラウンドに接続するとともに、電圧可変電源部７３を単出力電源としてもよい。この場合、電力増幅段４とスピーカ９との間にＤＣカット用の大容量コンデンサを追加することが望ましい。
また、電圧可変電源部７３を単出力電源にするとともに、電力増幅段４をフルブリッジ回路で構成してもよい。
そして、電圧可変電源部７３を単出力電源にした場合、電圧変換器１０の抵抗素子の組も１つに変更することができ、Ａ／Ｄ変換器６２のアナログ基準電圧も１つとすることができる。
【００６７】
以上説明したとおり、本発明の実施の形態によれば、電圧可変電源７３を電源として用い、増幅装置１への入力音声信号レベルＳ１に追従させて、電力増幅段４へ供給する電源電圧値を増減させる増幅装置１において、電力増幅段４の電源電力の電圧値変化させる時に、負帰還回路のＡ／Ｄ変換器６２に供給する基準電圧値を制御することで、Ａ／Ｄ変換回路６２における変換精度に起因する量子化誤差を低減することができ、特に小さい入力音声信号時のＳ／Ｎや歪率を向上することができる。
【産業上の利用可能性】
【００６８】
本発明の増幅装置は、増幅された出力信号をデジタル信号入力部へ負帰還することによって、出力信号のＳ／Ｎ向上と歪改善とを図る増幅装置として有用である。
【符号の説明】
【００６９】
１  増幅装置
２  ＰＷＭ変換部
３  ゲートドライバ部
４  電力増幅段
５  ＬＰＦ部
６  負帰還部
７  電源電圧制御部
８  オーディオ装置
９  スピーカ
１０  電圧変換部
１０ａ  抵抗Ｒａ
１０ｂ  抵抗Ｒｂ
１０ｃ  抵抗Ｒｃ
１０ｄ  抵抗Ｒｄ
６１  減衰器
６２  Ａ／Ｄ変換器
６２ａ  基準抵抗列
６２ｂ  コンパレータ群
６２ｃ  論理回路群
６２ｄ  エンコーダ
６３  ゲイン補正部
７１  入力信号レベル検出部
７２  コントロール部
７３  電圧可変電源部
【図１】
0005861076.tif 000002
【図２】
0005861076.tif 000003
【図３】
0005861076.tif 000004
【図４】
0005861076.tif 000005
【図５】
0005861076.tif 000006