(57)【特許請求の範囲】
【請求項１】
光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、２次元に配置された複数の画素と、
前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、
前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、
前記各垂直信号線に供給された前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、
前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、
前記サンプルホールド部から前記水平信号線への前記画素信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、
を備え、
前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、
前記垂直駆動部の前記駆動出力回路のうち、前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動され、
前記水平駆動制御部は、各水平読み出し期間において、前記複数種のパルス信号を前記水平駆動部に供給し、
前記水平駆動制御部は、各水平ブランキング期間の開始時点から、前記サンプリング制御信号により定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号を前記水平駆動部に供給する、
ことを特徴とする撮像装置。
【請求項２】
前記ダミーパルス信号は、前記複数種のパルス信号のうちの１種以上のパルス信号と同じ信号であることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記１種以上のパルス信号は、前記水平駆動部に供給され前記水平駆動部に前記水平駆動信号を生成させるための少なくとも１種のパルス信号を含むことを特徴とする請求項２記載の撮像装置。
【請求項４】
前記水平駆動部はシフトレジスタ部を含み、
前記少なくとも１種のパルス信号は、前記シフトレジスタ部を駆動する駆動クロック信号を含むことを特徴とする請求項３記載の撮像装置。
【請求項５】
前記水平駆動制御部は、前記信号サンプリング時点において、前記ダミーパルス信号を停止させることを特徴とする請求項１乃至４のいずれかに記載の撮像装置。
【請求項６】
前記各水平ブランキング期間における前記信号サンプリング時点は、前記画素で光電変換された光情報を含む光信号をサンプリングする第２のサンプリング時点、及び、前記光信号から差し引くべきノイズ成分を含む差分用信号をサンプリングする第１のサンプリング時点とを含み、
各水平ブランキング期間における前記第１のサンプリング時点の直前に前記複数種のパルス信号のうちの１種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から当該水平ブランキング期間における前記第１のサンプリング時点までの期間の長さと、各水平ブランキング期間における前記第２のサンプリング時点の直前に前記１種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から前記第２のサンプリング時点までの期間の長さとが、同一である、
ことを特徴とする請求項１乃至５のいずれかに記載の撮像装置。
【請求項７】
前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給することを特徴とする請求項１乃至６のいずれかに記載の撮像装置。
【請求項８】
光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、２次元に配置された複数の画素と、
前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、
前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、
前記各垂直信号線の信号に応じた前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、当該保持された信号を水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、
を備え、
前記垂直駆動部は、各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記転送部に転送動作を行わせずに前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を前記リセット部に供給するとともに前記駆動信号のうちの前記転送部を制御する駆動信号を前記転送部に供給する、
ことを特徴とする撮像装置。
【請求項９】
前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、
前記サンプルホールド部から前記水平信号線への信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、
を備え、
前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、
前記垂直駆動部の前記駆動出力回路のうち、前記駆動信号のうちの前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動される、
ことを特徴とする請求項８記載の撮像装置。
【請求項１０】
前記複数の画素は、前記光電変換部が列方向に順次並んだ２以上の所定数の画素毎に、前記電荷電圧変換部、前記増幅部及び前記リセット部を共有したことを特徴とする請求項１乃至９のいずれかに記載の撮像装置。
【請求項１１】
光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧を画素信号にして出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部を有し、２次元に配置された複数の画素と、
前記転送部に第１駆動信号と前記リセット部に第２駆動信号を出力する第１駆動部と、
前記複数の画素の各列に設けられ、前記画素信号が供給される第１信号線と、
前記第１信号線に供給された前記画素信号をサンプリングして保持し、第３駆動信号によって第２信号線へ供給する信号保持部と、
前記信号保持部に前記第３駆動信号を出力する第２駆動部と、
前記信号保持部から前記第２信号線に前記信号保持部に保持された信号を供給する期間に第４駆動信号を前記第２駆動部に出力する制御部と、
を備え、
前記第１駆動部のうち、前記第２駆動信号を出力する回路は、前記第２駆動部と同じ電源で作動され、
前記制御部は、供給する期間の終了から、前記画素信号が前記信号保持部にサンプリングされる期間における最後の信号をサンプリングするまでの少なくとも一部の期間において、前記第４駆動信号を前記第２駆動部に出力する、
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関するものである。
【背景技術】
【０００２】
例えば下記特許文献１に開示された固体撮像素子では、２次元に配置された複数の画素が、光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれ有している。
【０００３】
このような固体撮像素子では、２次元に配置された複数の画素に対して、画素行毎に、当該画素を駆動する複数種の駆動信号（例えば、転送部をオンオフする２値の信号、リセット部をオンオフする２値の信号）を供給する垂直走査回路を備えている（例えば、下記特許文献１）。この垂直走査回路は、一般的に、シフトレジスタ及びその他のデジタル回路と、それらの回路によって得た信号を必要な駆動能力等を持つ信号に変換して前記駆動信号として出力するバッファ回路等の出力回路と、を有している。
【０００４】
また、このような固体撮像素子では、複数の画素の各列に対応して設けられ対応する列の画素の出力信号が供給される垂直信号線と、前記各垂直信号線の信号に応じた信号をサンプリング制御信号に従ってサンプリングして保持するとともに、当該保持された信号を水平走査信号に従って水平信号線へ供給するサンプルホールド部と、前記サンプルホールド部に前記水平走査信号を供給する水平走査部と、を備えている。
【０００５】
このような固体撮像素子を用いた撮像装置では、前記固体撮像素子を制御する制御部として、前記サンプルホールド部から前記水平信号線への信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部を有する制御部が用いられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１２２５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述したような従来の撮像装置では、前回の撮影画像が高輝度の被写体であった場合に、次回の撮影画像に前回の被写体像が写り込んでしまう残像現象が発生することがあった。
【０００８】
本発明は、このような事情に鑑みてなされたもので、残像現象を低減することができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による撮像装置は、光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、２次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線に供給された前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への前記画素信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含む。前記垂直駆動部の前記駆動出力回路のうち、前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動される。前記水平駆動制御部は、各水平読み出し期間において、前記複数種のパルス信号を前記水平駆動部に供給する。前記水平駆動制御部は、各水平ブランキング期間の開始時点から、前記サンプリング制御信号により定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号を前記水平駆動部に供給する。
【００１０】
第２の態様による撮像装置は、前記第１の態様において、前記ダミーパルス信号は、前記複数種のパルス信号のうちの１種以上のパルス信号と同じ信号であるものである。
【００１１】
第３の態様による撮像装置は、前記第２の態様において、前記１種以上のパルス信号は、前記水平駆動部に供給され前記水平駆動部に前記水平駆動信号を生成させるための少なくとも１種のパルス信号を含むものである。
【００１２】
第４の態様による撮像装置は、前記第３の態様において、前記水平駆動部はシフトレジスタ部を含み、前記少なくとも１種のパルス信号は、前記シフトレジスタ部を駆動する駆動クロック信号を含むものである。
【００１３】
第５の態様による撮像装置は、前記第１乃至第４のいずれかの態様において、前記水平駆動制御部は、前記信号サンプリング時点において、前記ダミーパルス信号を停止させるものである。
【００１４】
第６の態様による撮像装置は、前記第１乃至第５のいずれかの態様において、前記各水平ブランキング期間における前記信号サンプリング時点は、前記画素で光電変換された光情報を含む光信号をサンプリングする第２のサンプリング時点、及び、前記光信号から差し引くべきノイズ成分を含む差分用信号をサンプリングする第１のサンプリング時点とを含み、各水平ブランキング期間における前記第１のサンプリング時点の直前に前記１種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から当該水平ブランキング期間における前記第１のサンプリング時点までの期間の長さと、各水平ブランキング期間における前記第２のサンプリング時点の直前に前記１種以上のパルス信号及び前記ダミーパルス信号のいずれかが停止された時点から前記第２のサンプリング時点までの期間の長さとが、同一であるものである。
【００１５】
第７の態様による撮像装置は、前記第１乃至第６のいずれかの態様において、前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給するものである。
【００１６】
第８の態様による撮像装置は、光電変換部、前記光電変換部から転送された電荷を電圧に変換する電荷電圧変換部、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部、前記電荷電圧変換部の電圧に応じた画素信号を出力する増幅部、及び、前記電荷電圧変換部の電圧をリセットするリセット部をそれぞれが有し、２次元に配置された複数の画素と、前記複数の画素に対して当該画素を駆動させる駆動信号を供給する垂直駆動部と、前記複数の画素の各列に対応して設けられ、前記画素信号が供給される垂直信号線と、前記各垂直信号線の信号に応じた前記画素信号をサンプリング制御信号に従ってサンプリングして保持するとともに、当該保持された信号を水平駆動信号に従って水平信号線へ供給するサンプルホールド部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記各水平ブランキング期間において、当該水平ブランキング期間における最後の信号サンプリング時点から当該水平ブランキング期間の終了時点までの期間のうちの少なくとも一部の期間において、前記リセット部にリセット動作を行わせるように、前記駆動信号のうちの前記リセット部を制御する駆動信号を、前記リセット部に供給する。
【００１７】
第９の態様による撮像装置は、前記第８の態様において、前記サンプルホールド部に前記水平駆動信号を供給する水平駆動部と、前記サンプルホールド部から前記水平信号線への信号の読み出しに関与する複数種のパルス信号を供給する水平駆動制御部と、を備えたものである。そして、この撮像装置では、前記垂直駆動部は、前記駆動信号を出力する駆動出力回路を含み、前記垂直駆動部の前記駆動出力回路のうち、前記駆動信号のうちの前記リセット部を制御する駆動信号を出力する回路は、前記水平駆動部と同じ電源で作動されるものである。
【００１８】
第１０の態様による撮像装置は、前記第１乃至第９のいずれかの態様において、前記複数の画素は、前記光電変換部が列方向に順次並んだ２以上の所定数の画素毎に、前記電荷電圧変換部、前記増幅部及び前記リセット部を共有したものである。
【発明の効果】
【００１９】
本発明によれば、残像現象を低減することができる撮像装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態による撮像装置を示す概略ブロック図である。
【図２】図１中の固体撮像素子の概略構成を示す回路図である。
【図３】図１中の１つの画素の寄生容量等を示す回路図である。
【図４】本発明の第１の実施の形態による撮像装置の動作を示すタイミングチャートである。
【図５】比較例による撮像装置の動作を示すタイミングチャートである。
【図６】図４に示すタイミングチャートの一部を時間的に拡大して示すタイミングチャートである。
【図７】フローティング容量部の電位と垂直信号線の電位との関係を模式的に示す図である。
【図８】本発明の第２の実施の形態による撮像装置の固体撮像素子の概略構成を示す回路図である。
【図９】本発明の第２の実施の形態による撮像装置において順次行われる各動作期間を示す図である。
【図１０】図９中の全画素リセット期間、露光期間、及び、１行目の画素ブロックの下側の画素の読み出し期間を示すタイミングチャートである。
【図１１】図９中の１行目の画素ブロックの上側の画素の読み出し期間を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明による撮像装置について、図面を参照して説明する。
【００２２】
［第１の実施の形態］
図１は、本発明の第１の実施の形態による撮像装置１示す概略ブロック図である。本実施の形態による撮像装置１は、電子カメラとして構成されている。
【００２３】
図１は、本実施の形態による撮像装置１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。
【００２４】
固体撮像素子３は、撮像制御部４から出力される制御信号によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。
【００２５】
撮像制御部４は、図面には示していないがタイミングジェネレータ等で構成され、固体撮像素子３の垂直走査回路２２（図２参照）及び水平走査回路２３（図２参照）等に後述する制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲ，φＲＳＴＨ，φＶＣＬＫ１，φＶＣＬＫ２，φＶＳＴＲ，φＴＶＳ，φＴＶＮなどを供給して、固体撮像素子３を制御する。
【００２６】
図２は、図１中の固体撮像素子３の概略構成を示す回路図である。
【００２７】
本実施の形態では、固体撮像素子３は、一般的なＣＭＯＳ型固体撮像素子と同様に、２次元状に配置された複数の画素２１（図１では、２×２個の画素２１のみを示す。）と、垂直走査回路（垂直駆動部）２２と、水平走査回路（水平駆動部）２３と、画素２１の各列に対応して設けられ対応する列の画素２１の出力信号（画素信号）が供給される垂直信号線２４と、各垂直信号線２４に接続された定電流源２５とを有している。なお、画素２１の数が限定されるものではないことは、言うまでもない。
【００２８】
各画素２１は、一般的なＣＭＯＳ型固体撮像素子と同様に、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤから転送された電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部ＦＤと、フォトダイオードＰＤからフローティング容量部ＦＤに電荷を転送する電荷転送部としての転送トランジスタＴＸと、フローティング容量部ＦＤの電圧に応じた画素信号を出力する増幅部としての増幅トランジスタＡＭＰと、フローティング容量部ＦＤの電圧をリセットするリセット部としてのリセットトランジスタＲＥＳと、当該画素２１を選択するための選択部としての選択トランジスタＳＥＬとを有し、図２に示すように接続されている。なお、本実施の形態では、画素２１のトランジスタＡＭＰ，ＴＸ，ＲＥＳ，ＳＥＬは、全てｎＭＯＳトランジスタである。各画素２１は第１の電源により作動するようになっており、各増幅トランジスタＡＭＰも前記第１の電源により作動するようになっている。図２において、ＡＶＤＤは前記第１の電源の電源電位、ＡＧＮＤは前記第１の電源のグランド電位である。
【００２９】
実際には、図３に示すように、各画素２１において、フローティング容量部ＦＤ（増幅トランジスタＡＭＰのゲート）と駆動信号φＲＥＳの駆動信号線との間には、寄生容量ＣＲＥＳが存在する。図３は、図１中の１つの画素２１の寄生容量ＣＲＥＳ等を示す回路図である。
【００３０】
再び図２を参照すると、転送トランジスタＴＸのゲートは、画素行毎に、垂直走査回路２２からの転送駆動信号φＴＸを導く駆動信号線に、接続されている。リセットトランジスタＲＥＳのゲートは、画素行毎に、垂直走査回路２２からの駆動信号φＲＥＳを導く駆動信号線に、接続されている。選択トランジスタＳＥＬのゲートは、画素行毎に、垂直走査回路２２からの駆動信号φＳＥＬを導く駆動信号線に、接続されている。
【００３１】
フォトダイオードＰＤは、入射光の光量（被写体光）に応じて信号電荷を生成する。転送トランジスタＴＸは、転送パルス（駆動信号）φＴＸのハイレベル期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティング容量部ＦＤに転送する。リセットトランジスタＲＥＳは、リセットパルス（駆動信号）φＲＥＳのハイレベル期間にオンし、フローティング容量部ＦＤをリセットする。
【００３２】
増幅トランジスタＡＭＰは、そのドレインが前記第１の電源の電源電位ＡＶＤＤに接続され、そのゲートがフローティング容量部ＦＤに接続され、そのソースが選択トランジスタＳＥＬのドレインに接続され、定電流源２５を構成し各垂直信号線２４に対応して設けられたトランジスタＴＤを負荷とするソースフォロア回路を構成している。各トランジスタＴＤのドレインは各垂直信号線２４に接続され、各トランジスタＴＤのソースは前記第１の電源のグランド電位ＡＧＮＤに接続されている。各トランジスタＴＤのゲートは共通に接続され、そこには、前記第１の電源の電源電位ＡＶＤＤとグランド電位ＡＧＮＤとの間に接続された抵抗ＲＬ及びトランジスタＴＳからなる定電流設定回路によって得た一定電圧が、与えられている。これにより、定電流源２５は、垂直信号線２４に対応する画素２１の選択トランジスタＳＥＬがオンされたときに、当該垂直信号線２４に電流を流す。この電流は、当該画素２１の増幅トランジスタＡＭＰのソースフォロアバイアス電流である。
【００３３】
増幅トランジスタＡＭＰは、フローティング容量部ＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して垂直信号線２４に電圧を出力する。選択トランジスタＳＥＬは、選択パルス（駆動信号）φＳＥＬのハイレベル期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線２４に接続する。
【００３４】
垂直走査回路２２は、撮像制御部４からのそれぞれパルス信号からなる垂直駆動制御信号としての、２相の垂直駆動クロック信号φＶＣＬＫ１，φＶＣＬＫ２及び垂直スタートパルス信号φＶＳＴＲを受けて、画素２１の行毎に、選択パルスφＳＥＬ、リセットパルスφＲＥＳ及び転送パルスφＴＸをそれぞれ出力する。図２において、ｎは、ｎ行目の画素の信号であることを示している。本実施の形態では、垂直走査回路２２は、信号生成回路３０と、バッファ回路Ｂ１〜Ｂ３とから構成されている。信号生成回路３０は、シフトレジスタ及びその他のデジタル回路を含んでおり、撮像制御部４からの前記垂直駆動制御信号を受けて、画素行毎に、選択パルスφＳＥＬ、リセットパルスφＲＥＳ及び転送パルスφＴＸにそれぞれ対応する信号を生成する。したがって、信号生成回路３０には、垂直走査回路２２におけるバッファ回路Ｂ１〜Ｂ３以外のデジタル回路が全て含まれている。バッファ回路Ｂ１〜Ｂ３は、画素行毎に設けられている。各バッファ回路Ｂ１は、各画素行に対応するもの毎に、リセットパルスφＲＥＳに対応する信号生成回路３０からの信号を必要な駆動能力等を持つリセットパルスφＲＥＳに変換して、これを出力する。各バッファ回路Ｂ２は、各画素行に対応するもの毎に、転送パルスφＴＸに対応する信号生成回路３０からの信号を必要な駆動能力等を持つ転送パルスφＴＸに変換して、これを出力する。各バッファ回路Ｂ３は、各画素行に対応するもの毎に、選択パルスφＳＥＬに対応する信号生成回路３０からの信号を必要な駆動能力等を持つ選択パルスφＳＥＬに変換して、これを出力する。本実施の形態では、バッファ回路Ｂ１〜Ｂ３が、画素２１を駆動する３種類の駆動信号φＲＥＳ，φＴＸ，φＳＥＬを出力する駆動出力回路を構成している。
【００３５】
本実施の形態では、垂直走査回路２２の信号生成回路３０及びバッファ回路Ｂ１〜Ｂ３は、前記第１の電源（グランド電位ＡＧＮＤ及び電源電位ＡＶＤＤ）とは異なる別系統の第２の電源により作動するようになっている。図２において、ＤＶＤＤは前記第２の電源の電源電位、ＤＧＮＤは前記第２の電源のグランド電位である。
【００３６】
水平走査回路２３は、撮像制御部４からのそれぞれパルス信号からなる水平駆動制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲを受けて、列毎に水平走査信号（水平駆動信号）φＨを出力する。図２において、ｍは、ｍ列目の画素の信号であることを示している。本実施の形態では、水平走査回路２３は、撮像制御部４から２相の水平駆動クロック信号φＨＣＬＫ１，φＨＣＬＫ２及び水平スタートパルス信号φＨＳＴＲを受けて駆動されるシフトレジスタ部３１と、各列毎に設けられたアンドゲート３２で構成され撮像制御部４からのゲート制御信号φＧＨに従ってシフトレジスタ部３１の各段の出力信号をゲートすることで、水平走査信号φＨを生成するゲート部３３と、を有している。各アンドゲート３２の一方の入力端子は共通に接続され、そこにゲート制御信号φＧＨが入力される。各アンドゲート３２の他方の入力端子には、それぞれシフトレジスタ部３１の各段の出力信号が入力される。ゲート制御信号φＧＨは、水平走査信号φＨのパルス幅等を設定するためのパルス信号である。各アンドゲート３２の出力端子から、各列の水平走査信号φＨが出力される。以上の説明からわかるように、水平駆動制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲは、水平走査回路２３に供給され水平走査回路２３に水平走査信号φＨを生成させるためパルス信号となっている。
【００３７】
水平走査回路２３は、垂直走査回路２２と同じく、前記第２の電源（グランド電位ＤＧＮＤ及び電源電位ＤＶＤＤ）により作動するようになっている。
【００３８】
また、この固体撮像素子３は、各垂直信号線２４の信号に応じた信号をサンプリング制御信号φＴＶＮ，φＴＶＳに従ってサンプリングして保持するとともに、当該保持された信号を水平走査信号φＨに従って水平信号線２６Ｎ，２６Ｓへ供給するサンプルホールド部２７を、備えている。本実施の形態では、サンプルホールド部２７は、各垂直信号線２４に対応して設けられた光信号用蓄積容量ＣＳ及び暗信号用蓄積容量ＣＮと、画素２１で光電変換された光情報を含む光信号を光信号用サンプリング制御信号φＴＶＳに従って光信号用蓄積容量ＣＳに蓄積させる光信号用サンプリングスイッチＴＶＳと、前記光信号から差し引くべきノイズ成分を含む差分用信号してのいわゆる暗信号を暗信号用サンプリング制御信号φＴＶＮに従って暗信号用蓄積容量ＣＮに蓄積させる暗信号用サンプリングスイッチＴＶＮと、光信号用蓄積容量ＣＳに蓄積された光信号を水平走査信号φＨに従って光信号用水平信号線２６Ｓに供給する光信号用水平転送スイッチＴＨＳと、暗信号用蓄積容量ＣＮに蓄積された暗信号を水平走査信号φＨに従って暗信号用水平信号線２６Ｎに供給する暗信号用水平転送スイッチＴＨＮとを有している。水平信号線２６Ｓ，２６Ｎには、出力アンプＡＰＳ，ＡＰＮがそれぞれ接続されている。本実施の形態では、スイッチＴＶＳ，ＴＶＮ，ＴＨＳ，ＴＨＮは、全てｎＭＯＳトランジスタである。
【００３９】
各光信号用サンプリングスイッチＴＶＳのゲートは共通に接続され、そこには撮像制御部４から光信号用サンプリング制御信号φＴＶＳが供給される。光信号用サンプリング制御信号φＴＶＳに応じて光信号用サンプリングスイッチＴＶＳがオンすると、垂直信号線２４の光信号が、対応する光信号用蓄積容量ＣＳに蓄積される。そして、光信号用サンプリングスイッチＴＶＳがオフする時点（すなわち、φＴＶＳの立ち下がり時点）での垂直信号線２４の信号のレベルによって、光信号用蓄積容量ＣＳに蓄積される光信号のレベルが決定される。すなわち、光信号用サンプリング制御信号φＴＶＳの立ち下がり時点が光信号のサンプリング時点となる。
【００４０】
各暗信号用サンプリングスイッチＴＶＮのゲートは共通に接続され、そこには撮像制御部４から暗信号用サンプリング制御信号φＴＶＮが供給される。暗信号用サンプリング制御信号φＴＶＮに応じて暗信号用サンプリングスイッチＴＶＮがオンすると、垂直信号線２４の暗信号が、対応する暗信号用蓄積容量ＣＮに蓄積される。そして、暗信号用サンプリングスイッチＴＶＮがオフする時点（すなわち、φＴＶＮの立ち下がり時点）での垂直信号線２４の信号のレベルによって、暗信号用蓄積容量ＣＮに蓄積される暗信号のレベルが決定される。すなわち、暗信号用サンプリング制御信号φＴＶＮの立ち下がり時点が暗信号のサンプリング時点となる。
【００４１】
各列毎に、光信号用水平転送スイッチＴＨＳ及び暗信号用水平転送スイッチＴＨＮのゲートが共通に接続され、そこには水平走査回路２３から対応する列の水平走査信号φＨが供給される。各列の水平走査信号φＨに応じて、各列の水平転送スイッチＴＨＳ，ＴＨＮがオンすると、対応する列の光信号用蓄積容量ＣＳ及び暗信号用蓄積容量ＣＮにそれぞれ蓄積されていた光信号及び暗信号が、光信号用水平信号線２６Ｓ及び暗信号用水平信号線２６Ｎにそれぞれ出力され、それぞれ出力アンプＡＰＳ，ＡＰＮを介して、図１中の信号処理部５へ出力される。出力アンプＡＰＳ，ＡＰＮは、前記第１の電源（グランド電位ＡＧＮＤ及び電源電位ＡＶＤＤ）により作動するようになっている。
【００４２】
さらに、この固体撮像素子３は、水平信号線２６Ｓ，２６Ｎをそれぞれ水平線リセット制御信号φＲＳＴＨに従って所定電位ＶＲＥＦにリセットするための水平線リセットトランジスタＲＳＴＳ，ＲＳＴＮを、有している。本実施の形態では、水平線リセットトランジスタＲＳＴＳ，ＲＳＴＮは、全てｎＭＯＳトランジスタである。水平線リセットトランジスタＲＳＴＳ，ＲＳＴＮのゲートが共通に接続され、そこには撮像制御部４から水平線リセット制御信号φＲＳＴＨが供給される。水平線リセット制御信号φＲＳＴＨに応じて、水平線リセットトランジスタＲＳＴＳ，ＲＳＴＮがオンすると、水平信号線２６Ｓ，２６Ｎがそれぞれ所定電位ＶＲＥＦにリセットされる。水平線リセット制御信号φＲＳＴＨは、水平駆動制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲと同様に、サンプルホールド部２７から水平信号線２６Ｓ，２６Ｎへの信号の読み出しに関与するパルス信号となっている。
【００４３】
図面には示していないが、信号処理部５は、出力アンプＡＰＳ，ＡＰＮの出力間の差分を、差動アンプ等によって得る。これにより相関２重サンプリングが実現され、この外部信号処理部から、画像信号として、固定パターンノイズ等が除去された光情報信号が得られる。なお、このような差分を得る差動アンプ等を固体撮像素子３に搭載してもよい。
【００４４】
本実施の形態では、撮像制御部４における、サンプルホールド部２７から水平信号線２６Ｓ，２６Ｎへの信号の読み出しに関与するパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲ，φＲＳＴＨを供給する機能をなす部分が、水平駆動制御部を構成している。本実施の形態では、この水平駆動制御部（すなわち、撮像制御部４）は、各水平ブランキング期間の開始時点から、サンプリング制御信号φＴＶＮ，φＴＶＳにより定まる信号サンプリング時点のうち当該水平ブランキング期間における最後の信号サンプリング時点までの期間中の、少なくとも一部の期間において、ダミーパルス信号として、複数種のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲ，φＲＳＴＨのうちの１種以上のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨと同じ信号を、水平走査回路２３に供給するように、構成されている。この点は、図４を参照して後に詳述する。
【００４５】
なお、図４及び以下の説明では、パルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨにそれぞれ対応するダミーパルス信号にも、それぞれ同じ符号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨを付す。信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨのうち、水平走査期間（水平読み出し期間）内の部分が本来のパルス信号（サンプルホールド部２７から水平信号線２６Ｓ，２６Ｎへの信号の読み出しに関与するパルス信号）である一方、水平ブランキング期間内の部分がダミーパルス信号である。
【００４６】
図４は、本実施の形態による撮像装置１の読み出し動作の一例を示すタイミングチャートである。図４において、内部に×を付した四角で示す期間は、制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが、高周波数で繰り返してパルス信号として発生している期間を示している。その期間中は、これらの制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨは、その期間の一部の期間を時間的に拡大して示すと、図６に示す波形と同一となっている。図６から理解できるように、これらの制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨは、同じ周波数を持っているが、パルス幅や位相は図６に示すように設定されている。なお、図面には示していないが、水平スタートパルス信号φＨＳＴＲは、ローレベルを定常状態とし、後述する各水平走査期間の開始時においてのみハイレベルのワンパルスとなるようになっている。図４において、内部に×を付した四角で示す期間以外の期間は、図面には明示していないが、制御信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨは、それぞれ停止されて、ハイレベル又はローレベルに固定されている。
【００４７】
本実施の形態では、図４に示すように、全画素リセットが行われた後、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素２１のフォトダイオードＰＤの電荷蓄積層に電荷が蓄積された後、１行ずつに対応する１水平期間が順次行われていくことで、１行ずつ順次選択され、各１行について順次同じ動作が行われていく。図４は、主として、全画素リセット期間、露光期間及び１行目の画素２１に関する１水平期間が行われ、引き続いて２行目の画素２１に関する１水平期間が行われる場合の動作を示している。なお、全画素リセット期間においては、全行のリセットパルスφＲＥＳが同時に一旦ハイレベルにされるとともに、全行のφＴＸが同時に一旦ハイレベルにされる。
【００４８】
これらの点は、以下に説明する図５についても同様である。図５は、本実施の形態による撮像装置１と比較される比較例による撮像装置の読み出し動作を示すタイミングチャートである。図５において、図４中の信号等と同一又は対応する信号等には同一符号を付している。
【００４９】
この比較例による撮像装置が本実施の形態による撮像装置１と異なる所は、撮像制御部４の制御及び垂直走査回路２２の制御のみである。
【００５０】
具体的は、本実施の形態では、１行目の水平期間の水平ブランキング期間中の期間ｔ９−ｔ１２においてダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給されており（図４中の［５］参照）、他の水平期間についても同様であるのに対し、この比較例では、図５に示すように、１行目の水平期間の水平ブランキング期間中の期間ｔ９−ｔ１２においても、それらのパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが停止されたままにされ、他の水平期間についても同様である。また、本実施の形態では、１行目の水平期間の水平ブランキング期間中の期間ｔ１４−ｔ１５において、リセットパルスφＲＥＳ（１）がハイレベルにされ（図４中の［６］参照）、他の水平期間についても同様であるのに対し、この比較例では、図５に示すように、１行目の水平期間の水平ブランキング期間中の期間ｔ１４−ｔ１５においても、リセットパルスφＲＥＳ（１）がローレベルのままにされ、他の水平期間についても同様である。これらの相違に伴い、本実施の形態と比較例とでは、図４及び図５に示すように、前記第２の電源のグランド電位ＤＧＮＤとリセットパルスφＲＥＳの電位が異なる。図２及び図３から理解できるように、リセットパルスφＲＥＳのローレベルは、グランド電位ＤＧＮＤから供給される。
【００５１】
本実施の形態と前記比較例との相違が以上の点のみであるので、理解を容易にするため、先に、前記比較例による撮像装置の読み出し動作について、図５を参照して説明する。
【００５２】
期間ｔ１−ｔ１６は、１行目の画素２１に関する１水平期間である。そのうち、期間ｔ１−ｔ６が水平走査期間（水平読み出し期間）であり、期間ｔ６−ｔ１６が水平ブランキング期間である。この比較例では、水平走査期間ｔ１−ｔ６において、高周波数のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給される一方、水平ブランキング期間ｔ６−ｔ１６において、パルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが停止される。
【００５３】
時点ｔ１後の期間ｔ３−ｔ４において、リセットパルスφＲＥＳ（１）はハイレベルにされてリセットトランジスタＲＥＳがオンされる。一方、水平期間ｔ１−ｔ１６のうちの残りの期間ｔ１−ｔ３，ｔ４−ｔ１６においてリセットパルスφＲＥＳ（１）はローレベルにされて１行目のリセットトランジスタＲＥＳがオフされる。時点ｔ１後でかつ時点ｔ３前の時点ｔ２から始まる期間ｔ２−ｔ１６において、選択パルスφＳＥＬ（１）がハイレベルにされて１行目の選択トランジスタがオンされる。１行目の選択トランジスタＳＥＬのオンにより、１行目の増幅トランジスタＡＭＰのソースは垂直信号線２４に接続される。
【００５４】
期間ｔ４−ｔ８においては、１行目の選択トランジスタＳＥＬがオンし、同時に１行目のリセットトランジスタＲＥＳがオフすることで、１行目の画素２１の増幅トランジスタＡＭＰのゲート電圧が、フローティング状態となり、１行目の画素２１のリセットレベルが垂直信号線２４に現れる。このとき、時点ｔ４後の時点ｔ５から始まり時点ｔ８の前の時点ｔ７で終わる期間ｔ５−ｔ７において、暗信号用サンプリングパルス（制御信号）φＴＶＮがハイレベルに変化し、暗信号用サンプリングスイッチＴＶＮがオンする。これにより、１行目の画素２１の暗信号が、暗信号用蓄積容量ＣＮに蓄積される。この動作は、１行目の各列の画素２１に対して同時並列に実行される。そして、暗信号用サンプリングスイッチＴＶＮがオフする時点（すなわち、φＴＶＮの立ち下がり時点ｔ７）での垂直信号線２４の信号のレベルによって、暗信号用蓄積容量ＣＮに蓄積される暗信号のレベルが決定される。すなわち、暗信号用サンプリング制御信号φＴＶＮの立ち下がり時点ｔ７が暗信号のサンプリング時点となる。
【００５５】
次に、期間ｔ８−ｔ１０において、１行目の転送パルスφＴＸ（１）がハイレベルに変化し、１行目の転送トランジスタＴＸがオンする。１行目の転送トランジスタＴＸのオンにより、１行目の画素２１のフォトダイオードＰＤで光電変換され蓄積されていた信号電荷が、対応するフローティング容量部ＦＤに転送される。これによって、フローティング容量部ＦＤの電圧は転送されてきた電荷量に応じた電圧となり、この電圧が増幅トランジスタＡＭＰのゲート電極に印加される。その結果、１行目の画素２１の光情報を含んだレベルが、垂直信号線２４に現れる。このとき、期間ｔ−ｔ１０の後の期間ｔ１１−ｔ１３において、光信号用サンプリングパルス（制御信号）φＴＶＳがハイレベルに変化し、光信号用サンプリングスイッチＴＶＳがオンする。これにより、１行目の画素２１の光信号が、光信号用蓄積容量ＣＳに蓄積される。この動作は、１行目の各列の画素２１に対して同時並列に実行される。そして、光信号用サンプリングスイッチＴＶＳがオフする時点ｔ１３（すなわち、φＴＶＳの立ち下がり時点）での垂直信号線２４の信号のレベルによって、光信号用蓄積容量ＣＳに蓄積される光信号のレベルが決定される。すなわち、光信号用サンプリング制御信号φＴＶＳの立ち下がり時点ｔ１３が光信号のサンプリング時点となる。
【００５６】
このようにして、水平期間ｔ１−ｔ１６において、１行目の画素２１の出力信号のサンプリングが行われ、各列毎に、暗信号用蓄積容量ＣＮには１行目の画素２１の暗信号が蓄積され、光信号用蓄積容量ＣＳには１行目の画素２１の光信号が蓄積される。
【００５７】
水平期間ｔ１−ｔ１６の次の水平期間の水平走査期間において、水平走査回路２３からの水平走査信号φＨによる水平走査によって暗信号用水平転送スイッチＴＨＮ及び光信号用水平転送スイッチＴＨＳが各垂直信号線２４に対応するもの毎に順次オンされ、蓄積容量ＣＮ，ＣＳにそれぞれ蓄積されていた暗信号及び光信号が各垂直信号線２４に対応するもの毎に順次暗信号用水平信号線２６Ｎ及び光信号用水平信号線２６Ｓにそれぞれ読み出され、出力アンプＡＰＮ，ＡＰＳをそれぞれ介して信号処理部５へ出力される。信号処理部５は、出力アンプＡＰＳ，ＡＰＮの出力間の差分を、差動アンプ等によって得る。これにより、相関二重サンプリング（ＣＤＳ）が行われ、信号処理部５から、画像信号として、固定パターンノイズ等が除去された光情報信号が得られる。
【００５８】
そして、時点ｔ１６以降の水平期間において、１行目に関して水平走査期間ｔ１〜ｔ１６で行われたのと同様の動作が２行目について行われ、それ以降においても同様の動作を繰り返す。
【００５９】
ところで、この比較例では、前述したように、水平走査期間ｔ１−ｔ６において、高周波数のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給される一方、水平ブランキング期間ｔ６−ｔ１６において、パルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが停止される。高周波数のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給されている間は、ＩＲドロップ（配線等の抵抗成分による電位降下）によって、ＤＧＮＤ電位（リセットトランジスタＲＥＳのオフ電位）がプラス側に変動し、リセットトランジスタＲＥＳのゲートの寄生容量ＣＲＥＳによるカップリングによって、１行目の画素２１のフローティング容量部ＦＤ（１）も同様に動く（図５中の［１］参照）。
【００６０】
パルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨの停止後の期間ｔ６−ｔ１６では、ＤＧＮＤ電位が時間を掛けて０Ｖに戻ろうとし、リセットトランジスタＲＥＳのゲートの寄生容量ＣＲＥＳによるカップリングによって、１行目の画素２１のフローティング容量部ＦＤ（１）の電位も同様に元の電位に下がろうとする（図５中の［２］参照）。
【００６１】
したがって、暗信号のサンプリング時点ｔ７から光信号のサンプリング時点にかけて、１行目の画素２１のフローティング容量部ＦＤ（１）も下がっていく。このため、暗信号としてサンプリングした電位（時点ｔ７の電位）よりも、光信号としてサンプリングした電位（時点ｔ１３の電位）の方が低くなる（図５中の［３］参照）。よって、前述したＣＤＳの結果、プラス出力となる。以上の点は、他の行の画素２１についても同様であるので、画面全体で白浮きとなる。
【００６２】
そして、前のフレームの照射光量に応じて、今回のフレームの読み出し時のフローティング容量部ＦＤの電位が異なり、前のフレームで高輝度照射であった画素２１の今回のフレームの読み出し時のフローティング容量部ＦＤの電位は、前のフレームで低輝度照射であった画素２１の今回のフレームの読み出し時のフローティング容量部ＦＤの電位よりも低くなる（図５中の［３］参照）。これは、全画素リセットでは、フローティング容量部ＦＤを完全にはリセットしきれないためである。
【００６３】
したがって、前のフレームで低輝度照射であった画素２１の暗信号電位（ｔ７時点のフローティング容量部ＦＤ（１）の電位）をＶＤＬ、前のフレームで低輝度照射であった画素２１の光信号電位（ｔ１３時点のフローティング容量部ＦＤ（１）の電位）をＶＳＬ、前のフレームが高輝度照射であった画素２１の暗信号電位（ｔ７時点のフローティング容量部ＦＤ（１）の電位）をＶＤＨ、前のフレームが高輝度照射であった画素２１の光信号電位（ｔ１３時点のフローティング容量部ＦＤ（１）の電位）をＶＳＨとすると、ＶＤＬ＞ＶＳＬ、ＶＤＨ＞ＶＳＨ、ＶＤＬ＞ＶＤＨ、ＶＳＬ＞ＶＳＨの関係が成立する。
【００６４】
フローティング容量部ＦＤの電位は、増幅トランジスタＡＭＰのゲート電位である。選択トランジスタＳＥＬがオンし、増幅トランジスタＡＭＰのソースが垂直信号線２４に接続されていれば、増幅トランジスタＡＭＰの増幅特性に従った増幅作用を受けた電位が垂直信号線２４に現れる。図７は、選択トランジスタＳＥＬがオンした状態におけるフローティング容量部ＦＤの電位と垂直信号線電位との関係を模式的に示す図である。増幅トランジスタＡＭＰが理想的な完全な線形特性を持っていないことを反映して、フローティング容量部ＦＤの電位と垂直信号線電位との関係は、完全な線形関係ではなく非線形性を有している。
【００６５】
図７に示すように、前述したフローティング容量部ＦＤの電位ＶＤＬ，ＶＳＬ，ＶＤＨ，ＶＳＨにそれぞれ対応して、垂直信号線電位のＶＤＬ’，ＶＳＬ’，ＶＤＨ’，ＶＳＨ’が得られる。図７から、ΔＶＨ＝ΔＶＬであるとしても、前述した非線形性の影響を受けてΔＶＨ’＞ΔＶＬ’となってしまうことが理解できる。ただし、ＶＤＬ−ＶＳＬ＝ΔＶＬ、ＶＤＨ−ＶＳＨ＝ΔＶＨ、ＶＤＬ’−ＶＳＬ’＝ΔＶＬ’、ＶＤＨ’−ＶＳＨ’＝ΔＶＨ’である。
【００６６】
したがって、前のフレームで低輝度照射であった画素２１の今回の前述したＣＤＳの結果としての画像は、画面全体で白浮きの度合いが小さい一方、前のフレームが高輝度照射であった画素２１の今回の前述したＣＤＳの結果としての画像は、画面全体で白浮きの度合いが大きい。その結果、前のフレームでの高輝度照射であった画素２１が周囲の画素２１（前のフレームでの低輝度照射であった画素２１）に対して白く浮いて見え、残像現象が生ずる。
【００６７】
以上が、前記比較例における残像現象の発生原理である。このような残像現象の発生原理の究明の結果として、本発明者は、（i）ΔＶＨ，ΔＶＬを小さくすること、及び、（ii）前のフレームで高輝度照射であった画素２１の今回のフレームの読み出し時のフローティング容量部ＦＤの電位と、前のフレームで低輝度照射であった画素２１の今回のフレームの読み出し時のフローティング容量部ＦＤの電位との間の差（以下、「読み出し時のＦＤ電位差」と呼ぶ。）を小さくすること、の少なくとも一方を採用することで、前記比較例に比べて残像現象を低減させることができることを見出した。前記（i）を採用すれば、前記（ii）を採用しなくても、ΔＶＬ’とΔＶＨ’との差が小さくなる（図７参照）ので、前記比較例に比べて残像現象を低減させることができる。前記（ii）を採用すれば、ＶＤＬとＶＤＨとの差及びＶＳＬとＶＳＨとの差が小さくなり、ひいてはΔＶＬ’とΔＶＨ’との差が小さくなる（図７参照）ので、前記比較例に比べて残像現象を低減させることができる。前記（i），（ii）を両方とも採用すれば、より残像現象を低減させることができる。
【００６８】
本実施の形態では、前述したように、前記比較例と異なり、１行目の水平期間の水平ブランキング期間中の期間ｔ９−ｔ１２においてダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給されており（図４中の［５］参照）、他の水平期間についても同様である。この高周波数のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが供給されている間は、ＩＲドロップによって、ＤＧＮＤ電位（リセットトランジスタＲＥＳのオフ電位）がプラス側に変動する。したがって、本実施の形態によれば、期間ｔ９−ｔ１２においてダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨを供給することで、図４からも理解できるように、前記（i）が採用されることになる。したがって、本実施の形態によれば、前記比較例に比べて残像現象を低減させることができる。
【００６９】
ダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨは、期間ｔ９−ｔ１２に限定されるものではなく、期間ｔ６−ｔ１３の少なくとも一部の期間であればよく、他の水平期間についても同様である。もっとも、ダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨは、本実施の形態のように、信号サンプリング時点ｔ７，ｔ１３において停止させることが好ましい。この場合、ダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨにより引き起こされるノイズ成分が、サンプリングした信号に混入するのを防止することができ、これによりＳＮ比を向上させることができる。
【００７０】
また、暗信号のサンプリング時点ｔ７（第１のサンプリング時点）の直前にパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが停止された時点ｔ６から時点ｔ７までの期間ｔ６−ｔ７の長さＴＡと、光信号のサンプリング時点ｔ１３（第２のサンプリング時点）の直前にパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨが停止された時点ｔ１２から時点ｔ１３までの期間ｔ１２−ｔ１３の長さＴＢとが、同一であることが好ましい。この場合には、ΔＶＨ，ΔＶＬをより小さくすることができ、残像現象をより低減することができる。
【００７１】
なお、供給するダミーパルス信号としては、信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨの全てではなく、そのうちの１つ以上の任意の信号を供給するだけでもよい。また、供給するダミーパルス信号としては、複数種のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲ，φＲＳＴＨのうちの１種以上のパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨと同じ信号に限らず、例えば、任意の繰り返しパルス信号であってもよい。これらの場合にも、同様の残像低減効果を得ることができる。なお、前記繰り返しパルス信号は、例えば、水平走査回路２３においてパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＨＳＴＲ，φＲＳＴＨのうちの１種以上のパルス信号が供給される箇所に、供給すればよい。
【００７２】
また、本実施の形態では、前述したように、前記比較例と異なり、１行目の水平期間の水平ブランキング期間中の期間ｔ１４−ｔ１５において、１行目のリセットパルスφＲＥＳ（１）がハイレベルにされ（図４中の［６］参照）、他の水平期間についても同様である。したがって、本実施の形態によれば、１行目のフローティング容量部ＦＤ（１）のリセットがより完全に近づく結果、前記（ii）が採用されることになる（図４中の［７］参照）。このため、本実施の形態によれば、この点からも、前記比較例に比べて残像現象を低減させることができる。
【００７３】
期間ｔ１４−ｔ１５において１行目のリセットパルスφＲＥＳ（１）がハイレベルにする代わりに、期間ｔ１３−ｔ１６のうちの少なくとも一部の任意の期間においてリセットパルスφＲＥＳ（１）がハイレベルにしてもよい。この場合にも、同様の残像低減効果を得ることができる。
【００７４】
なお、期間ｔ１４−ｔ１５においては、１行目のリセットパルスφＲＥＳ（１）をハイレベルにする一方で他の行のリセットパルスφＲＥＳはローレベルのままとしてもよいが、期間ｔ１４−ｔ１５及び他の各水平期間における期間ｔ１４−ｔ１５に相当する期間においては、全行のリセットパルスφＲＥＳをハイレベルにして、全行のリセットトランジスタＲＥＳをオンにすることが好ましい。この場合、読み出し時のＦＤ電位差をより小さくして、残像現象をより低減させることができる。
【００７５】
なお、本実施の形態では、前述したように、前記（i），（ii）の両方を採用しているが、本発明ではいずれか一方のみを採用してもよい。すなわち、本実施の形態において、期間ｔ９−ｔ１２においてダミーパルス信号φＧＨ，φＨＣＬＫ１，φＨＣＬＫ２，φＲＳＴＨを供給せず、他の水平期間においても同様にしてもよい。また、本実施の形態において、期間ｔ１４−ｔ１５において、リセットパルスφＲＥＳ（１）をローレベルとし、他の水平期間においても同様にしてもよい。
【００７６】
先に図４を参照して説明した動作は、主に、静止画撮像モードで行われる読み出し動作に関するものである。連写撮像モードの場合、先に説明した読み出し動作と同様の動作が連続的に行われる。また、動画撮像モードにおいては、その動作開始時に全画素リセットが行われた後に、メカニカルシャッタを開いたまま、フレームの読み出しが繰り返して行われる。このとき、各フレームの読み出しは、基本的に図４中のｔ１以降の動作が全行（あるいは、間引きした行）に関して行われるが、いわゆるローリングシャッタ動作が行われる。
【００７７】
［第２の実施の形態］
図８は、本発明の第２の実施の形態による撮像装置の固体撮像素子５３の概略構成を示す回路図であり、図２に対応している。図２では２×２個の画素２１を示しているのに対し、図７では、４×２個の画素（２×２個の画素ブロックＢＬ）を示している。図８において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７８】
本実施の形態による撮像装置が前記第１の実施の形態による撮像装置１と異なる所は、図２に示す固体撮像素子３に代えて、図８に示す固体撮像素子５３が用いられている点である。
【００７９】
固体撮像素子５３が固体撮像素子３と異なる所は、列方向に隣り合う２つの画素２１毎に、当該２つの画素２１が１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している点と、垂直走査回路２２が、図４に示すような制御信号φＳＥＬ，φＲＥＴ，φＴＸに代えて、後述する図１０及び図１１に示すような制御信号φＳＥＬ，φＲＥＴ，φＴＸＡ，φＴＸＢを出力するように構成され、それらの信号を出力するバッファ回路Ｂ１〜Ｂ４を有している点のみである。バッファ回路Ｂ４は、バッファ回路Ｂ１〜Ｂ３と同じく、ＤＶＤＤ及びＤＧＮＤにより作動するようになっている。
【００８０】
図８では、１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有する２つの画素２１を、画素ブロックＢＬとして示している。また、図８では、画素ブロックＢＬ内の下側の画素２１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＡ，ＴＸＡで示し、画素ブロックＢＬ内の上側の画素２１のフォトダイオードＰＤ及び転送トランジスタＴＸをそれぞれ符号ＰＤＢ，ＴＸＢで示し、両者を区別している。また、転送トランジスタＴＸＡのゲートに供給される制御信号をφＴＸＡとし、転送トランジスタＴＸＢのゲート電極に供給される制御信号をφＴＸＢとし、両者を区別している。なお、図２ではｎ等は画素行を示しているが、図８ではｎ等は画素ブロックＢＬの行を示している。画素ブロックＢＬの１行は、画素２１の２行に相当している。
【００８１】
図９は、本発明の第２の実施の形態による撮像装置において順次行われる各動作期間を示す図である。図１０は、図９中の全画素リセット期間、露光期間、及び、１行目の画素ブロックＢＬの下側の画素２１の読み出し期間（１水平期間）を示すタイミングチャートである。図１１は、図９中の１行目の画素ブロックＢＬの上側の画素２１の読み出し期間（１水平期間）を示すタイミングチャートである。図９及び図１１において、図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００８２】
本実施の形態では、図９に示すように、全画素リセットが行われた後、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素２１のフォトダイオードＰＤＡ，ＰＤＢの電荷蓄積層に電荷が蓄積された後、１行目の画の素ブロックＢＬの下側の画素２１の読み出し期間（１水平期間）、１行目の画素ブロックＢＬの下側の画素２１の読み出し期間（１水平期間）、２行目の画の素ブロックＢＬの下側の画素２１の読み出し期間（１水平期間）、２行目の画素ブロックＢＬの下側の画素２１の読み出し期間（１水平期間）が順次行われ、更に、３行目の画素ブロックについても同様の読み出し期間が順次行われる。なお、本実施の形態では、図１０に示すように、全画素リセット期間において、前記第１の実施の形態において全画素行のφＴＸがハイレベルにされる代わりに、全画素ブロック行のφＴＸＡ，φＴＸＢがハイレベルにされる。
【００８３】
図１０において、図４中の時点ｔ１〜ｔ１６にそれぞれ対応する時点には同じ符号ｔ１〜ｔ１６をそれぞれ付している。図１１において、図中の時点ｔ１〜ｔ１６にそれぞれ対応する時点には符号ｔ１’〜ｔ１６’をそれぞれ付している。１行目の画の素ブロックＢＬの下側の画素２１の読み出し期間の終了時点ｔ１６と、１行目の画の素ブロックＢＬの上側の画素２１の読み出し期間の開始時点ｔ１’とは、同一時点である。本実施の形態では、図１０に示すように、１行目の画の素ブロックＢＬの下側の画素２１の読み出し期間中の期間ｔ８−ｔ１０においては、φＴＸＡ（１）はハイレベルにされる一方で、φＴＸＢ（１）はローレベルのままにされる。また、図１１に示すように、１行目の画の素ブロックＢＬの上側の画素２１の読み出し期間中の期間ｔ８’−ｔ１０’においては、φＴＸＡ（１）はローレベルのままにされる一方で、φＴＸＢ（１）はハイレベルにされる。
【００８４】
本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。なお、前記第１の実施の形態に関して説明した種々の変形と同様の変形を、本実施の形態に適用してもよい。また、本実施の形態では、列方向に隣り合う２つの画素２１毎に、当該２つの画素２１が１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているが、本発明では、例えば、列方向に隣り合う３つ以上の所定数の画素２１毎に、当該所定数の画素２１が１組のフローティング容量部ＦＤ、増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有するようにしてもよい。
【００８５】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【符号の説明】
【００８６】
１  撮像装置
３，５３  固体撮像素子
４  撮像制御部
２１  画素
２２  垂直走査回路
２３  水平走査回路
２４  垂直信号線
２７  サンプルホールド部
【図１】
0005906596.tif 000002
【図２】
0005906596.tif 000003
【図３】
0005906596.tif 000004
【図４】
0005906596.tif 000005
【図５】
0005906596.tif 000006
【図６】
0005906596.tif 000007
【図７】
0005906596.tif 000008
【図８】
0005906596.tif 000009
【図９】
0005906596.tif 000010
【図１０】
0005906596.tif 000011
【図１１】
0005906596.tif 000012