(57)【特許請求の範囲】
【請求項１】
半導体層上に金を含む金属層を形成する工程と、
平行平板型プラズマ化学気相成長装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、
前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、
前記熱硬化性樹脂層を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体層上に金を含む金属層を形成する工程と、
誘導結合型または電子サイクロトロン共鳴型のプラズマ化学気相成長装置を用い、真空度が１０Ｐａ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、
前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、
前記熱硬化性樹脂層を熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記熱処理する工程の前に前記金属層上の前記熱硬化性樹脂層および前記窒化シリコン膜に開口を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記熱硬化性樹脂層の材料はポリイミドまたはＢＣＢであることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記金属層の最上面は、金であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記プラズマ励起周波数は、３７５ｋＨｚまたは４６０ｋＨｚであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記窒化シリコン膜を形成する工程における原料ガスは、アンモニアガス、シランガスおよびヘリウムガスであることを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば金属層に接する窒化シリコン膜を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置においては、トランジスタ等の半導体素子を保護するため、半導体素子を覆うように保護膜を形成することがある。特許文献１には、保護膜および配線間の層間絶縁膜としてポリイミドを用いることが記載されている。このように、保護膜として樹脂を用いることが知られている。
【０００３】
一方、ＧａＡｓ系半導体や窒化物半導体等の化合物半導体を用いた半導体装置においては、配線層や半導体素子を外部と電気的に接続するためのパッド等の金属層として金を用いることが多い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２２３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
金を含む金属層を覆うように保護膜として樹脂層を形成した場合、金属層と樹脂層との密着が悪く、樹脂層が金属層から剥がれてしまう。本発明は上記課題に鑑み、金属層上の樹脂層の剥離を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体層上に金を含む金属層を形成する工程と、平行平板型プラズマ化学気相成長装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、前記熱硬化性樹脂層を熱処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、金属層上の樹脂層の剥離を抑制することができる。
【０００７】
本発明は、半導体層上に金を含む金属層を形成する工程と、誘導結合型または電子サイクロトロン共鳴型のプラズマ化学気相成長装置を用い、真空度が１０Ｐａ以下かつシース電位が１００Ｖ以上の条件において窒素に対するシリコンの組成比が０．７５より大きい窒化シリコン膜を前記金属層に接して形成する工程と、前記窒化シリコン膜上に熱硬化性樹脂層を形成する工程と、前記熱硬化性樹脂層を熱処理する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、金属層上の樹脂層の剥離を抑制することができる。
【０００８】
上記構成において、前記熱処理する工程の前に前記金属層上の前記熱硬化性樹脂層および前記窒化シリコン膜に開口を形成する工程を含む構成とすることができる。
【０００９】
上記構成において、前記熱硬化性樹脂層の材料はポリイミドまたはＢＣＢである構成とすることができる。
【００１０】
上記構成において、前記金属層の最上面は、金である構成とすることができる。
【００１１】
上記構成において、前記プラズマ励起周波数は、３７５ｋＨｚまたは４６０ｋＨｚである構成とすることができる。
【００１２】
上記構成において、前記窒化シリコン膜を形成する工程における原料ガスは、アンモニアガス、シランガスおよびヘリウムガスである構成とすることができる。
【発明の効果】
【００１３】
本発明によれば、金属層上の樹脂層の剥離を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）から図１（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。
【図２】図２は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図３】図３は、実施例２に係る半導体装置の上面図である。
【図４】図４（ａ）から図４（ｆ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図６】図６（ａ）から図６（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【発明を実施するための形態】
【００１５】
まず、窒化物半導体層を用いたＦＥＴ（Field Effect Transistor）を例に、比較例１について説明する。図１（ａ）から図１（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）から図１（ｃ）においては、ＦＥＴとパッドを図示している。図１（ａ）を参照し、基板１０上に半導体層として窒化物半導体層１１が形成されている。窒化物半導体層１１上にゲート電極２０を形成する。ゲート電極２０を挟むようにソース電極２２とドレイン電極２４とを形成する。さらに、オーミック電極２５を形成する。ゲート電極２０、ソース電極２２、ドレイン電極２４およびオーミック電極２５を覆うように、窒化物半導体層１１上に絶縁膜２６を形成する。ソース電極２２、ドレイン電極２４およびオーミック電極２５上の絶縁膜２６に開口を形成する。絶縁膜２６上に金属層３０を形成する。金属層３０は金を含み、例えば金メッキ層である。金属層３０は、ソース電極２２と接するソース配線３２、ゲート電極２０上を覆うソースウォール３４、ドレイン電極２４と接するドレイン配線３６およびオーミック電極２５と接するパッド３８を含む。図１（ａ）の例では、ドレイン配線３６とパッド３８とは金属層３０により電気的に接続されている。
【００１６】
図１（ｂ）を参照し、絶縁膜２６および金属層３０上に窒化シリコン膜４６を形成する。窒化シリコン膜４６は、例えば平行平板型ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長）法を用い形成する。このとき、窒化シリコン膜４６は、窒化シリコンの化学量論的な組成よりシリコンの組成比を高くする。このように、化学量論的な組成よりシリコンの組成比が高いことをシリコンリッチという。窒化シリコン膜４６をシリコンリッチとすることにより、金属層３０内の金と余剰のシリコンとが共晶反応する。これにより、金属層３０と窒化シリコン膜４６との密着性が向上する。窒化シリコン膜４６上に樹脂層５０を形成する。樹脂層５０としては、例えばポリイミド膜等の熱硬化樹脂層を用いる。樹脂層５０、窒化シリコン膜４６に開口５２を設ける。例えば、パッド３８上に、バンプを形成する、またはワイヤボンディングを行なう。これにより、パッド３８は、開口５２を介し外部と電気的に接続することができる。すなわち、パッド３８によりオーミック電極（例えばソース電極２２もしくはドレイン電極２４）またはゲート電極２０を外部に電気的に接続することができる。
【００１７】
図１（ｃ）を参照し、ポリイミド膜等の熱硬化性樹脂層５０はキュア等の熱硬化のための熱処理により縮退する。例えば、感光性ポリイミドの場合、キュアにより膜厚が約４０％〜５０％減少する。非感光性ポリイミドの場合、キュアにより膜厚が約２０％減少する。このため、金属層３０には引張応力が加わる。特に、開口５２付近においては、引張応力が集中するため、樹脂層５０が窒化シリコン膜４６と金属層３０との界面から剥がれてしまう（符号４４参照）。このように、金とシリコンとの共晶反応により、金属層３０と窒化シリコン膜４６との密着性を高めた場合であっても、樹脂層５０の縮退により、膜剥がれが生じてしまう。
【００１８】
また、図１（ｃ）以外に、金属層３０上にポリイミド膜等の樹脂層５０を形成しキュアした場合（開口５２を形成しない場合）でも、上記のように樹脂層５０が窒化シリコン膜４６と金属層３０との界面から剥がれてしまう。以下に、このような問題を解決する実施例について説明する。
【実施例１】
【００１９】
図２は、実施例１に係る半導体装置の製造方法を示す断面図である。比較例１の図１（ｂ）と比べ、窒化シリコン膜４６の代わりに窒化シリコン膜４２が形成されている。その他の構成は、図１（ｂ）と同じであり説明を省略する。
【００２０】
窒化シリコン膜４２について説明する。窒化シリコン膜４２は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつシース電位（成膜時のプラズマ電位と反応電極（例えばウエハを配置するためのステージ）電位との電位差）Ｖｄｃが１００Ｖ以上の条件において成長された膜である。プラズマ電位とは、成膜ガスが装置内において電離したプラズマイオンの電位を示すものである。例えば、プラズマ電位は、ラングミュアプローブ法などにより測定できる。さらに、シリコン／窒素の組成比（窒素に対するシリコンの組成比）は０．７５より大きい。一方、比較例１の窒化シリコン膜４６は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が１３．５６ＭＨｚかつプラズマ電位と反応電極電位との電位差Ｖｄｃが５０Ｖ〜８０Ｖの条件において成長されている。
【００２１】
比較例１の窒化シリコン膜４６と実施例１の窒化シリコン膜４２とをＴＥＭ（Transmission Electron Microscope）法を用い観察した。この結果、比較例１の窒化シリコン膜４６においては、短距離秩序なアモルファスが方向性無く折り重なるように成膜された構造が観察された。一方、平行平板型ＰＥＣＶＤ装置を用いプラズマ励起周波数が４６０ｋＨｚかつ電位差Ｖｄｃが１００Ｖの条件を用い成膜した窒化シリコン膜４２においては、柱状に成長された構造が観測された。平行平板型ＰＥＣＶＤ装置においては、プラズマ励起周波数を小さくすると、プラズマ内の荷電粒子が大きい振幅で振動する（その衝突エネルギーは大きく、ラジカルを生成するよりもイオン化し易くなる）。また、プラズマ電位と反応電極電位との電位差Ｖｄｃを大きくすると、振動する反応性イオンの指向性が高まる（反応性イオンの基板に対する垂直方向性を高める）。これらにより、窒化シリコン膜４２が異方的に成膜される。よって、プラズマ励起周波数を低くし、かつ電位差Ｖｄｃを大きくすると窒化シリコン膜４２に柱状構造が形成され易くなるのではないかと考えられる。
【００２２】
柱状構造を有する窒化シリコン膜４２においては、窒化シリコン膜４２に樹脂層５０から加わる横方向の応力が柱状構造により縦方向に開放される。これにより、横方向に発生する応力歪が抑制されているのではないかと考えられる。さらに、窒化シリコン膜４２はシリコンリッチであるため、余剰なシリコンと金とが共晶反応し、窒化シリコン膜４２と金属層３０との密着が強くなる。これらにより、実施例１においては、窒化シリコン膜４２が金属層３０から剥がれることが抑制されると考えられる。なお、窒化シリコン膜４２のシリコン／窒素組成比は、化学量論的な組成比０．７５より大きければよいが、好ましくは０．８以上であり、より好ましくは０．９以上、さらに好ましくは１．０以上である。これにより、窒化シリコン膜４２内に、より余剰なシリコンが存在する。よって、窒化シリコン膜４２と金属層３０との密着がより強くなる。なお、窒化シリコン膜４２のシリコン／窒素組成比は、１．２以下であることが好ましい。絶縁破壊耐圧が２ＭＶ／ｃｍ２未満となり、一般的には絶縁機能を果さないためである。
【００２３】
窒化シリコン膜４２の平行平板型ＰＥＣＶＤ装置を用いた成膜条件としては、例えば以下の範囲とすることができる。
プラズマ励起周波数：１００ｋＨｚ〜１ＭＨｚ
原料ガス流量：
ＳｉＨ４（シランガス）：２〜１００ｓｃｃｍ
ＮＨ４（アンモニアガス）：０〜１０ｓｃｃｍ
Ｎ２（窒素ガス）：２０〜２０００ｓｃｃｍ
Ｈｅ（ヘリウムガス）：２０００〜２０ｓｃｃｍ
真空度：０．２〜１．９Ｔｏｒｒ
基板温度：２５０〜３５０℃
電位差Ｖｄｃ：１００Ｖ以上
【００２４】
平行平板型ＰＥＣＶＤ装置において、プラズマ励起周波数を４６０ｋＨｚまたは３７５ｋＨｚとすることにより、柱状構造を有する窒化シリコン膜が形成されることを確認した。よって、プラズマ励起周波数は、４８０ｋＨｚ以下が好ましく、４６０ｋＨｚ以下がより好ましい。一方、プラズマ励起周波数が１００ｋＨｚより小さい場合、プラズマが励起されない場合がある。よって、プラズマ励起周波数は、１００ｋＨｚ以上が好ましく、２００ｋＨｚ以上がより好ましい。電位差Ｖｄｃは、１２０Ｖ以上が好ましく、１４０Ｖ以上がより好ましい。電位差を所望の値とするためには、例えば、真空度またはプラズマ励起高周波のパワーを設定することにより行なうことができる。窒化シリコン膜４２をシリコンリッチとするためには、例えばシリコン原料ガスと窒素原料ガスの流量比を変えることにより行なうことができる。
【００２５】
窒化シリコン膜４２のＩＣＰ（Inductive Coupled Plasma：誘導結合）型またはＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）型ＣＶＤ装置を用いた成膜条件としては、例えば以下の範囲とすることができる。
プラズマ励起周波数：２〜１３．５６ＭＨｚ（ＩＣＰの場合）、２．４５ＧＨｚ（ＥＣＲの場合）
原料ガス流量：
ＳｉＨ４：２〜１０ｓｃｃｍ
ＮＨ４：０〜５ｓｃｃｍ
Ｎ２：２０〜６００ｓｃｃｍ
真空度：１０Ｐａ以下
基板温度：２５０〜３５０℃
ＩＣＰまたはＥＣＲパワー：１００〜８００Ｗ
電位差Ｖｄｃ：１００Ｖ以上
【００２６】
ＩＣＰまたはＥＣＲ型ＣＶＤ装置においては、平行平板型ＰＥＣＶＤ装置に比べ、真空度が高くとも高密度プラズマを生成できる。このため、成膜時の反応チャンバ内の真空度を高くし、かつ電位差Ｖｄｃを大きくすることにより、柱状構造を有する窒化シリコン膜が形成できる。例えば、真空度を１０Ｐａ以下にすることで、反応性イオンの平均自由工程がさらに長くなるので指向性が高くなる。また、電位差Ｖｄｃを１００Ｖ以上にすることで、さらに反応性イオンの指向性が高くなる。例えば、真空度を１０Ｐａ以下とする、好ましくは８Ｐａ以下、さらに好ましくは６Ｐａ以下とする。真空度は、プラズマ励起するため０．１Ｐａ以上であることが好ましい。電位差Ｖｄｃは、１２０Ｖ以上が好ましく、１４０Ｖ以上がより好ましい。電位差を所望の値とするためには、例えば、ＲＦ（Radio Frequency）パワーを設定することにより行なうことができる。窒化シリコン膜４２をシリコンリッチとするためには、例えばシリコン原料ガスと窒素原料ガスの流量比を変えることにより行なうことができる。
【実施例２】
【００２７】
図３は、実施例２に係る半導体装置の上面図である。なお、樹脂層、窒化シリコン膜および絶縁膜は図示していない。窒化物半導体層１１上に、ゲートフィンガ６０ａ、ゲートバスバー６０ｂおよびゲートパッド６０ｃが形成されている。ゲートバスバー６０ｂから複数のゲートフィンガ６０ａが延伸している。ゲートバスバー６０ｂはゲートパッド６０ｃに電気的に接続されている。窒化物半導体層１１上に、ソースフィンガ６２ａ、ソースバスバー６２ｂおよびソースパッド６２ｃが形成されている。ソースバスバー６２ｂから複数のソースフィンガ６２ａが延伸している。ソースバスバー６２ｂはソースパッド６２ｃに電気的に接続されている。窒化物半導体層１１上に、ドレインフィンガ６４ａ、ドレインバスバー６４ｂおよびドレインパッド６４ｃが形成されている。ドレインバスバー６４ｂから複数のドレインフィンガ６４ａが延伸している。ドレインバスバー６４ｂはドレインパッド６４ｃに電気的に接続されている。ソースフィンガ６２ａからゲートフィンガ６０ａを覆うようにソースウォール３４（点線にて図示）が設けられている。このように、実施例２は、マルチフィンガ型のＦＥＴである。なお、実際に作製したＦＥＴとは、各フィンガーの本数等は異なる。
【００２８】
図４（ａ）から図６（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）から図４（ｃ）、図５（ａ）、図５（ｂ）、図６（ａ）および図６（ｂ）は、図３のＡ−Ａ断面に相当するＦＥＴの断面図である。図４（ｄ）から図４（ｆ）、図５（ｃ）、図５（ｄ）、図６（ｃ）および図６（ｄ）は、図３のＢ−Ｂ断面に相当するパッドの断面図である。
【００２９】
図４（ａ）および図４（ｄ）を参照し、ＳｉＣ基板１０上に、窒化物半導体層１１として、バリア層１２、チャネル層１４、電子供給層１６およびキャップ層１８を順にＭＯＣＶＤ（Metal Organic CVD）法を用い形成する。バリア層１２は、厚さ３００ｎｍの窒化アルミニウム（ＡｌＮ）層である。チャネル層１４は厚さ１０００ｎｍのノンドープ窒化ガリウム（ＧａＮ）層である。電子供給層１６は、厚さ３００ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）層である。キャップ層１８は、厚さ５ｎｍのｎ型窒化ガリウム層である。窒化物半導体層１１上に、窒化物半導体層１１を保護する保護膜として窒化シリコン膜２７をＰＥＣＶＤ法を用い形成する。
【００３０】
図４（ｂ）および図４（ｅ）を参照し、窒化シリコン膜２７に開口を形成し、開口にソース電極２２、ドレイン電極２４およびオーミック電極２５を蒸着法およびリフトオフ法を用い形成する。これらの電極は、窒化物半導体層１１側からＴｉ膜およびＡｌ膜を含む。窒化シリコン膜２７並びにソース電極２２、ドレイン電極２４およびオーミック電極２５上に、窒化シリコン膜２８をＰＥＣＶＤ法を用い形成する。
【００３１】
図４（ｃ）および図４（ｆ）を参照し、窒化シリコン膜２８および２７に開口を形成する。開口を覆うようにゲート電極２０を蒸着法およびリフトオフ法を用い形成する。ゲート電極２０は、窒化物半導体層１１側からＮｉ膜およびＡｕ膜を含む。
【００３２】
図５（ａ）および図５（ｃ）を参照し、窒化シリコン膜２８およびゲート電極上に、窒化シリコン膜２９をＰＥＣＶＤ法を用い形成する。窒化シリコン膜２７から２９により絶縁膜２６が形成される。
【００３３】
図５（ｂ）および図５（ｄ）を参照し、絶縁膜２６に開口を形成する。開口内および絶縁膜２６上に金属層３０をＡｕめっき法を用い形成する。金属層３０は、ソース配線３２、ソースウォール３４、ドレイン配線３６およびパッド３８を含む。ソース配線３２は、ソース電極２２上に形成されている。ソースウォール３４は、ソース配線３２からゲート電極２０を覆うようにゲート電極２０とドレイン電極２４の間まで形成されている。ドレイン配線３６は、ドレイン電極２４上に形成されている。パッド３８は、オーミック電極２５上に形成されている。ソース電極２２とソース配線３２は、図３のソースフィンガ６２ａに相当する。ゲート電極２０は、図３のゲートフィンガ６０ａに相当する、ドレイン電極２４とドレイン配線３６は図３のドレインフィンガ６４ａに相当する。オーミック電極２５およびパッド３８は、図３のパッド６０ｃ、６２ｃおよび６４ｃに相当する。
【００３４】
図６（ａ）および図６（ｃ）を参照し、金属層３０を覆うように、絶縁膜２６上に窒化シリコン膜４２を形成する。窒化シリコン膜４２の成膜条件は、以下である。
成膜装置：平行平板型ＰＥＣＶＤ装置
プラズマ励起周波数：４６０ｋＨｚ、
原料ガス：ＳｉＨ４、ＮＨ４、Ｈｅ
基板温度：２５０℃
電位差Ｖｄｃ：１５０Ｖ
形成した窒化シリコン膜４２のシリコン／窒素組成比は１．１である。窒化シリコン膜４２上に樹脂層５０としてポジ型の感光性ポリイミド膜を形成する。樹脂層５０に露光現像することにより、パッド３８上の樹脂層５０に開口５２を形成する。
【００３５】
図６（ｂ）および図６（ｄ）を参照し、窒化シリコン膜４２をドライエッチングし、開口５２を形成する。これにより、パッド３８は開口５２を介し外部と電気的に接続することができる。なお、樹脂層５０を形成した後に、樹脂層５０が熱硬化する温度において熱処理を行なう。
【００３６】
比較例２として、窒化シリコン膜４２の代わりに、比較例１と同様に、窒化シリコン膜４６を形成したＦＥＴを試作した。その他の製造方法は、実施例２と同じである。比較例２の窒化シリコン膜４６は、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が１３．５３ＭＨｚ、電位差Ｖｄｃが６０〜８０Ｖにおいて成膜した。窒化シリコン膜４６の膜厚は６００ｎｍ、シリコン／窒素組成比は１．１である。
【００３７】
実施例２としては、窒化シリコン膜４２の膜厚が１００、２００、４００、６００、１０００および１２００ｎｍのサンプルを試作した。試作したサンプルのチップサイズは、実施例２および比較例２とも約２ｍｍ×３ｍｍである。
【００３８】
実施例２および比較例２のそれぞれについて、ピーリング試験を行った。ピーリング試験は、チップの樹脂層５０側をテープに貼り付け剥がすことにより、膜剥がれを観察する試験である。膜剥がれがあるチップは不良と判断する。表１は、ピーリング試験の結果をまとめた表である。表１において、膜厚は、窒化シリコン膜４２の膜厚を示している。不良個数は、ピーリング試験において１００個中不良となった個数を示している。剥がれは、ウエハプロセス中において、図１（ｃ）のように、樹脂層５０の膜剥がれがあるかないかを示している。クラックは、窒化シリコン膜４２のクラックの有無を示している。
【表１】
0005867814.tif 000002
【００３９】
表１のように、比較例２においては、ピーリング試験の結果は１００個中６７個不良である。また、ウエハプロセス中に膜剥がれが発生する。窒化シリコン膜４６にクラックは発生しない。実施例２においては、窒化シリコン膜４２の膜厚が１００ｎｍにおいては、ウエハプロセス中の膜剥がれが発生する。これは、窒化シリコン膜４２の膜厚が１００ｎｍのサンプルでは、樹脂層５０からの応力を縦方向に緩和する機能が十分に発揮させていないためと考えられる。また、ピーリング試験の結果は、１００個中７個が不良である。一方、窒化シリコン膜４２の膜厚が１２００ｎｍのサンプルでは、膜剥がれはないものの窒化シリコン膜４２自体にクラックが発生してしまう。また、ピーリング試験の結果は、１００個中３４個が不良である。窒化シリコン膜４２の膜厚が２００ｎｍ〜１０００ｎｍのサンプルについては、ピーリング試験の結果、いずれのサンプルにおいても、１００個中１個の不良も発生しなかった。以上のように、窒化シリコン膜４２の膜厚を２００ｎｍ以上かつ１０００ｎｍ以下とすることにより、金属層３０と窒化シリコン膜４２との密着性がよく、樹脂層５０の縮退による応力に起因する膜剥がれを抑制できる。
【００４０】
次に、実施例２と比較例２に対し不飽和加圧蒸気試験（ＨＡＳＴ）を行った。試験したＦＥＴは、実施例２および比較例２とも、ゲート幅が１２ｍｍである。また、窒化シリコン膜４２の膜厚は６００ｎｍである。試験条件は以下である。
温度：１３０℃、
湿度：８５％ＲＨ
通電Ｖｄｓ：５５Ｖ
通電Ｖｇｓ：閾値電圧から−３Ｖ
通電Ｖｄｓは、ＨＡＳＴ中にＦＥＴに通電するドレイン−ソース電圧、通電ＶｇｓはＨＡＳＴ中にＦＥＴに通電するゲート−ソース電圧を示している。
【００４１】
比較例２においては、２４０時間のＨＡＳＴ後、５０個中５０個が不良となった。実施例２においては、３３６時間のＨＡＳＴ後、５０個中不良は０個であった。比較例２においては、樹脂層５０が剥がれたパッド３８から水分がＦＥＴに達し、ＦＥＴが劣化したものと考えられる。実施例２においては、樹脂層５０がパッド３８から剥がれないため、水分のＦＥＴへの侵入を抑制できたものと考えられる。以上のように、実施例２によれば、耐湿性も改善できる。
【００４２】
以上のように、実施例１および２によれば、金を含む金属層３０に接して、平行平板型ＰＥＣＶＤ装置を用い、プラズマ励起周波数が５００ｋＨｚ以下かつプラズマ電位と反応電極電位との電位差が１００Ｖ以上の条件においてシリコン／窒素組成比が０．７５より大きい窒化シリコン膜４２を形成する。これにより、窒化シリコン膜４２上に樹脂層５０を形成しその後熱処理しても、樹脂層５０の応力により、金属層３０から樹脂層５０が剥離することを抑制できる。
【００４３】
窒化シリコン膜４２は、実施例１において例示したように、ＩＣＰ型またはＥＣＲ型ＰＥＣＶＤ装置を用い、真空度が１０Ｐａ以下かつプラズマ電位と反応電極電位との電位差が１００Ｖ以上の条件において形成してもよい。
【００４４】
原料ガスは、アンモニアガス、シランガスおよびヘリウムガスでもよい。また、シランガス、窒素ガスおよびヘリムガスでもよい。さらに、シランガス、アンモニアガスおよび窒素ガスでもよい。さらに、アンモニアガス、シランガス、窒素ガスおよびヘリウムガスでもよい。
【００４５】
金属層３０上の樹脂層５０および窒化シリコン膜４２に開口が形成されている場合、開口端に応力が集中するため、図１（ｃ）のように、樹脂層５０が剥離しやすい。よって、窒化シリコン膜４２を用いることが有効である。
【００４６】
また、ソースウォール３４は形成されていなくともよいが、ソースウォール３４のように、面積の大きい金属層３０上に樹脂層５０が設けられている場合、樹脂層５０が剥がれ易い。よって、窒化シリコン膜４２を用いることが有効である。ゲート電極２０を覆うようにソースウォール３４を形成することにより、ドレイン−ゲート容量を抑制することができる。
【００４７】
金を含む金属層３０は、最上面が金であることが好ましい。この構造では、金層と窒化シリコン膜とが直接接するため、金属層３０と窒化シリコン膜とが剥がれ易い。よって、窒化シリコン膜４２を用いることが有効である。また、金層とシリコンの共晶反応により、窒化シリコン膜４２と金属層３０との密着性を向上させることができる。
【００４８】
樹脂層５０の材料はポリイミド以外の熱硬化性樹脂でもよいが、ポリイミドの場合、縮退率が大きく、窒化シリコン膜４２を用いることが有効である。特に、感光性ポリイミドは縮退率が大きく、窒化シリコン膜４２を用いることが有効である。樹脂層５０として、ポリイミド以外に、ＢＣＢ（ベンゾシクロブテン）を用いることもできる。
【００４９】
半導体層として、窒化物半導体層１１を例に接続したが、ＧａＡｓ系半導体層またはＳｉ半導体層でもよい。窒化物半導体層としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ，ＩｎＡｌＧａＮおよびこれらの積層を用いることができる。ＧａＡｓ系半導体層としては、例えば、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓおよびこれらの積層を用いることができる。窒化物半導体層１１は、例えばＳｉＣ基板、Ｓｉ基板、サファイア基板またはＧａＮ基板上に形成することができる。
【００５０】
実施例１および実施例２は、ＦＥＴを例に説明したが、窒化シリコン膜４２をＦＥＴ以外の半導体装置に適用することもできる。
【００５１】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５２】
１０        基板
１１        窒化物半導体層
２６        絶縁膜
３０        金属層
４２        窒化シリコン膜
５０        樹脂層
【図１】
0005867814.tif 000003
【図２】
0005867814.tif 000004
【図３】
0005867814.tif 000005
【図４】
0005867814.tif 000006
【図５】
0005867814.tif 000007
【図６】
0005867814.tif 000008