(57)【特許請求の範囲】
【請求項１】
第１の導電型をもつ第１半導体領域が前記第１の導電型と逆の第２の導電型をもつ第２半導体層の表面に局所的に形成された構成を具備する半導体基板の表面において、前記第１半導体領域を介してｐｎ接合ダイオードが、前記第２半導体層を介してショットキーバリアダイオードが、それぞれ形成されるように、前記第１半導体領域及び前記第２半導体層と接続された主電極を具備する半導体装置であって、
前記第１半導体領域とオーミック接触する第１電極と、
前記第２半導体層とショットキー接触し前記第１電極と直接接する箇所をもたない第２電極と、
前記第１電極及び前記第２電極に接し、前記第１電極を構成する材料と前記第２電極を構成する材料との間の反応を抑制する導電性の反応抑制層と、
を前記半導体基板の表面に具備し、
前記主電極は前記第１電極及び前記第２電極と電気的に接続され、
平面視において前記第１電極と前記第２電極は重複せず、
前記反応抑制層が前記第１電極及び前記第２電極を覆って形成され、前記主電極は、前記反応抑制層の上に形成されたことを特徴とする半導体装置。
【請求項２】
前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１電極は、少なくともＮｉ、Ｔｉ、Ａｌ、Ｗ、Ａｇのいずれかを含む材料で構成されたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２電極は、少なくともＮｉ、Ｔｉ、Ｍｏ、Ｖのいずれかを含む材料で構成されたことを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記反応抑制層は、少なくともＴｉＮ、Ｔｉ、Ｍｏ、Ｗのいずれかを含む材料で構成されたことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項６】
請求項１から請求項５までのいずれか１項に記載の半導体装置の製造方法であって、
前記第１電極を構成する材料を前記第１半導体領域の上に成膜し、第１の熱処理を行うことによって前記第１電極を形成する第１電極形成工程と、
前記第１電極形成工程の後で、前記第２電極を構成する材料を前記第２半導体層の上に成膜し、前記第１の熱処理よりも低い温度で第２の熱処理を行うことによって前記第２電極を形成する第２電極形成工程と、
前記反応抑制層を前記第１電極及び前記第２電極の上に形成する反応抑制層形成工程と、
前記反応抑制層の上に前記主電極を形成する主電極形成工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板表面に主電極を具備しダイオードとして機能する半導体装置の構造、製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、パワー半導体素子の材料として多く用いられており、特に、そのショットキーバリアダイオードは広く用いられている。しかしながら、ＳｉＣショットキーバリアダイオードにおいては、順方向のサージ電流によって破壊されやすいという問題がある。この問題点を解消するために、例えば特許文献１に記載されるようなＭＰＳ（Ｍｅｒｇｅｄ  ＰＩＮ  Ｓｃｈｏｔｔｋｙ）構造のダイオードが用いられている。ＭＰＳ構造においては、ＳｉＣで構成されたｎ型層を表面側に具備する半導体基板の表面に、ショットキーバリアダイオードと、ｐｎ接合ダイオードとが共に形成され、これらに共通の主電極が表面側に形成される。この構造においては、ＳｉＣで構成されたｎ型層を表面側に具備する半導体基板が用いられ、その表面に、ｐ型領域が離散的に形成される。この構造によって、順方向サージ電流が流れた際にｐ型領域からｎ型層に正孔が注入されることにより、サージ耐量が改善される。
【０００３】
この構造において、表面に形成される電極の材料としては、ｎ型ＳｉＣとショットキー接触し、かつｐ型ＳｉＣとはオーミック接触する金属が理想的であるが、こうした特性をもつ材料を得ることは実際には極めて困難である。また、半導体層（ｎ型、ｐ型）との間の接触状態（ショットキー、オーミック）は、電極を形成後の熱処理条件（熱処理温度）にも依存し、良好なショットキー接触を得るための材料・熱処理条件の組み合わせと、良好なオーミック接触を得るための材料・熱処理条件の組み合わせとは異なる。このため、実際には単一の電極材料を用いて上記の主電極を構成することは極めて困難である。
【０００４】
このため、特許文献１に記載の技術においては、まず、ｐ型領域の上のみに局所的にＴｉ−Ｎｉ合金を形成し、６５０℃以上の温度の高温での熱処理を行うことによって、初めにオーミック電極を形成している。その後、このオーミック電極及びｎ型層表面を覆ってＭｏ合金を形成した後で、前記の熱処理よりも低い４５０〜６５０℃の温度で熱処理を行い、ショットキー電極を形成している。図５は、この構造の半導体装置の断面図である。ここでは、ｎ型半導体層９１の表面にｐ型領域９２が形成された半導体基板９０が用いられ、ｐ型領域９２の上にオーミック電極９３が形成される。その後、露出したｎ型半導体層９１とこのオーミック電極９３を覆ってショットキー電極９４が形成される。実際には、ボンディングパッドや配線層となるＡｌ合金層が主電極（アノード電極）として更にこの上に形成される。
【０００５】
この半導体装置の製造方法においては、より熱処理温度の高いオーミック電極９３の形成が先に行われるために、ｐ型領域９２との間のコンタクト抵抗が低いオーミック電極９３と、ｎ型半導体層９１との間で良好なショットキー特性をもつショットキー電極９４とをそれぞれ得ることができる。また、オーミック電極９３とショットキー電極９４は共に金属であるために、これらの間の接触抵抗は低い。このため、ショットキー電極９４の上に主電極を形成することにより、良好な特性をもつＭＰＳ構造のダイオードが得られる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１６５８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の構造、製造方法においては、ショットキー電極９４はオーミック電極９３の上に形成され、ショットキー電極９４を形成する際には、４５０℃以上の温度での熱処理が行われる。この際、オーミック電極９３を構成するＴｉ−Ｎｉ合金とショットキー電極９４を構成するＭｏ合金とは、４５０℃以上の温度で反応をする。このため、ショットキー電極９４を形成するための熱処理によって、ショットキー電極９４とオーミック電極９３の界面には反応層が形成される。この反応層の生成により、電極に密度分布が生じ、応力が発生してショットキー電極９４・オーミック電極９３界面の剥離の原因となる場合があった。
【０００８】
また、この反応層を生成する材料は、オーミック電極９３を構成する材料とショットキー電極９４を構成する材料に限らない。例えば、下層側のオーミック電極９３を形成する際に、半導体基板９０を構成する材料（Ｓｉ、Ｃ）等が反応によってオーミック電極９３の表面に析出する場合もある。こうした材料も反応層を形成し、剥離の原因となる場合があった。さらに、反応層だけでなく、オーミック電極を構成するＴｉ−Ｎｉ合金層の表面に形成された自然酸化膜も剥離の原因となる場合があった。
【０００９】
このため、信頼性の高いＭＰＳ構造のダイオードを得ることは困難であった。
【００１０】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の導電型をもつ第１半導体領域が前記第１の導電型と逆の第２の導電型をもつ第２半導体層の表面に局所的に形成された構成を具備する半導体基板の表面において、前記第１半導体領域を介してｐｎ接合ダイオードが、前記第２半導体層を介してショットキーバリアダイオードが、それぞれ形成されるように、前記第１半導体領域及び前記第２半導体層と接続された主電極を具備する半導体装置であって、前記第１半導体領域とオーミック接触する第１電極と、前記第２半導体層とショットキー接触し前記第１電極と直接接する箇所をもたない第２電極と、前記第１電極及び前記第２電極に接し、前記第１電極を構成する材料と前記第２電極を構成する材料との間の反応を抑制する導電性の反応抑制層と、を前記半導体基板の表面に具備し、前記主電極は前記第１電極及び前記第２電極と電気的に接続され、平面視において前記第１電極と前記第２電極は重複せず、前記反応抑制層が前記第１電極及び前記第２電極を覆って形成され、前記主電極は、前記反応抑制層の上に形成されたことを特徴とする。
本発明の半導体装置において、前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする。
本発明の半導体装置において、前記第１電極は、少なくともＮｉ、Ｔｉ、Ａｌ、Ｗ、Ａｇのいずれかを含む材料で構成されたことを特徴とする。
本発明の半導体装置において、前記第２電極は、少なくともＮｉ、Ｔｉ、Ｍｏ、Ｖのいずれかを含む材料で構成されたことを特徴とする。
本発明の半導体装置において、前記反応抑制層は、少なくともＴｉＮ、Ｔｉ、Ｍｏ、Ｗのいずれかを含む材料で構成されたことを特徴とする。
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記第１電極を構成する材料を前記第１半導体領域の上に成膜し、第１の熱処理を行うことによって前記第１電極を形成する第１電極形成工程と、前記第１電極形成工程の後で、前記第２電極を構成する材料を前記第２半導体層の上に成膜し、前記第１の熱処理よりも低い温度で第２の熱処理を行うことによって前記第２電極を形成する第２電極形成工程と、前記反応抑制層を前記第１電極及び前記第２電極の上に形成する反応抑制層形成工程と、前記反応抑制層の上に前記主電極を形成する主電極形成工程と、を具備することを特徴とする。
【発明の効果】
【００１２】
本発明は以上のように構成されているので、信頼性の高いＭＰＳ構造のダイオードを得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】従来のＭＰＳ型の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態となる半導体装置、及びその製造方法について説明する。この半導体装置においては、第１導電型（ｎ型又はｐ型）をもつ第１半導体領域が、これと逆導電型（第２導電型）をもつ第２半導体層の表面に形成された半導体基板が用いられる。第１半導体領域の上には、第１半導体領域とオーミック接触するオーミック電極（第１電極）が形成される。第２半導体層表面には、第２半導体層とショットキー接触するショットキー電極（第２電極）が形成され、オーミック電極とショットキー電極とは直接接さず、反応抑制層を介してこれらは接合される。この構造の上に、オーミック電極及びショットキー電極と接するアノード電極（一方の主電極）が形成される。
【００１５】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置１０の構造を示す断面図である。この半導体装置１０においては、平面視において、オーミック電極（第１電極）とショットキー電極（第２電極）とが重複しない構成とされる。ただし、主電極（アノード電極）には、オーミック電極、ショットキー電極が共に接続される。
【００１６】
ここでは、ＳｉＣで構成された半導体基板１１が用いられる。半導体基板１１においては、ｎ型半導体層（第２半導体層）１２が表面に設けられる。半導体基板１１においては、実際にはｎ型半導体層１２の裏面側にはｎ＋層、カソード電極（他方の主電極）も形成されるが、これらの記載は図１では省略されている。ｎ型半導体層１２の表面には、ｐ型領域（第１半導体領域）１３が局所的に形成されている。また、ｐ型領域１３の中には、高濃度のｐ型のｐ＋領域１４が形成されている。このため、ｎ型半導体層１２の表面側には、ｐ型領域１３が露出した中においてｐ＋領域１４が露出した箇所が局所的に設けられる。
【００１７】
ここで、ｐ＋領域１４が露出した箇所には、オーミック電極（第１電極）２１が形成される。一方、ｎ型半導体層１２が露出した箇所にはショットキー電極（第２電極）２２が形成される。オーミック電極２１は、特許文献１に記載の技術と同様に、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、銀（Ａｇ）を含む合金、あるいは更にこれらとシリコン（Ｓｉ）との合金で構成される。ショットキー電極２２も、特許文献１に記載の技術と同様に、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、バナジウム（Ｖ）を含む合金で構成される。オーミック電極２１、ショットキー電極２２の厚さは例えば１００ｎｍ程度とされる。
【００１８】
ただし、ここで、平面視においてオーミック電極２１とショットキー電極２２とは重複せず、これらは直接接さない。この状態において、オーミック電極２１、ショットキー電極２２を覆って反応抑制層３１が形成される。反応抑制層３１は、オーミック電極２１を構成する材料に対するバリア性を具備しオーミック電極２１を構成する材料とショットキー電極２２を構成する材料との間の反応を抑制し、導電性である、例えば窒化チタン（ＴｉＮ）や、Ｔｉ、Ｍｏ、Ｗ等で構成される。その厚さは、オーミック電極２１からショットキー電極２２側への構成元素の拡散を抑制できる厚さとして、例えば３０ｎｍ程度である。更に、反応抑制層３１の上に、アノード電極（主電極）３２として、例えば厚くＡｌ合金が成膜される。その厚さは、この上にボンディングワイヤが接続できる程度であり、例えば５μｍ程度とされる。なお、アノード電極３２として、Ａｌ合金層の下側にＴｉ等からなる接合層を設けた２層構造のものを用いることもできる。
【００１９】
図２は、上記の半導体装置１０の製造方法を示す工程断面図である。ここでは、まず、図２（ａ）に示されるように、ＳｉＣで構成されたｎ型半導体層（第２半導体層）１２中に、ｐ型領域（第１半導体領域）１３が形成される。ｐ型領域１３は、例えばＡｌ等の元素をイオン注入することによって形成される。
【００２０】
次に、図２（ｂ）に示されるように、ｐ型領域１３中にｐ＋領域１４を形成する。この場合には、図２（ａ）と同様のイオン種を、より低いエネルギー、より高いドーズ量で注入することによって、ｐ＋領域１４をｐ型領域１３よりも浅く形成することができる。なお、実際にはイオン注入のみではｐ型領域１３、ｐ＋領域１４は形成されず、イオン注入の後で１８００℃程度の熱処理を行うことによってｐ型領域１３、ｐ＋領域１４は形成される。このため、実際にはｐ＋領域１４を形成するためのイオン注入後に、この熱処理が行われることによって、ｐ型領域１３、ｐ＋領域１４が共に形成される。また、上記の２回のイオン注入の順序を代え、その後で熱処理を行ってもよい。
【００２１】
次に、図２（ｃ）に示されるように、オーミック電極（第１電極）２１をｐ＋領域１４の上に局所的に形成する（第１電極形成工程）。このためには、例えばｐ＋領域１４上に開口部が設けられたフォトレジストパターンを形成した後に蒸着等によってオーミック電極２１を構成する金属材料を形成し、その後でフォトレジスト層及びその上に形成された金属材料層を除去する（リフトオフ法）。あるいは、全面にこの金属材料層を形成した後に、ｐ＋領域１４上のみを被覆するフォトレジスト層を形成した後にこの金属材料層のエッチングを行う（エッチング法）。いずれの方法を用いた場合においても、その後で６５０〜１０５０℃程度の温度の熱処理（第１の熱処理）を行うことによって、ｐ＋領域１４との間のコンタクト抵抗が低いオーミック電極２１が得られる。
【００２２】
次に、図２（ｄ）に示されるように、ショットキー電極（第２電極）２２をｎ型半導体層１２表面に形成する（第２電極形成工程）。この形成方法は、前記のオーミック電極２１とは異なる材料を用いることと、成膜後の熱処理（第２の熱処理）の温度が前記のオーミック電極２１の場合（第１の熱処理）よりも低い４５０〜６５０℃であること以外については、オーミック電極２１の形成方法と同様である。ただし、図示されるように、ショットキー電極２２とオーミック電極２１とは重複する部分がないようにパターニングされる。
【００２３】
その後、図２（ｅ）に示されるように、表面全面を覆って反応抑制層３１が形成され（反応抑制層形成工程）、その後で図２（ｆ）に示されるように、アノード電極（主電極）３２が形成される。なお、図示は省略されているが、裏面側においてはｎ型半導体層１２とオーミック接触するカソード電極も形成される。
【００２４】
上記の製造方法においては、オーミック電極２１が形成された後で、ショットキー電極２２が形成される。この際に、第２の熱処理が行われるが、この熱処理の時点でオーミック電極２１とショットキー電極２２とは直接接していない。このため、剥離の原因となる反応層がこれらの間に生成されることもない。その後に、反応抑制層３１によってこれらは接続されるが、反応抑制層３１が形成された後では、少なくとも４５０℃よりも高い温度での熱処理は行われない。あるいは、熱処理が行われたとしても、反応抑制層３１によって、オーミック電極２１、ショットキー電極２２を構成する元素の相互拡散や反応が抑制される。このため、この半導体装置１０は、信頼性の高いＭＰＳ型のダイオードとなる。また、この半導体装置１０を、図２に示された製造方法によって容易に製造することができる。
【００２５】
（第２の実施の形態）
図３は、第２の実施の形態に係る半導体装置１１０の構造を示す断面図である。この半導体装置１１０においては、平面視において、オーミック電極とショットキー電極とが重複する。しかしながら、これらの間に反応抑制層が設けられ、オーミック電極とショットキー電極とは直接接さない構成とされる。
【００２６】
この半導体装置１１０における、オーミック電極２１よりも下側の構造は前記の半導体装置１０と同様である。ただし、ここでは、オーミック電極２１のみを覆うように局所的に反応抑制層４１が形成されている。ショットキー電極２２は、表面に露出したｎ型半導体層１１とこの反応抑制層４１とを覆って全面に形成される。このショットキー電極２２の上の全面にアノード電極３２が形成される。
【００２７】
図４は、この半導体装置１１０の製造方法を示す工程断面図である。ここでは、オーミック電極２１の形成（第１電極形成工程）までは図２（ａ）〜（ｃ）と同様であるため、反応抑制層４１の形成（図４（ａ）：反応抑制層形成工程）以降の工程が示されている。
【００２８】
ここでは、図４（ａ）に示されるように、第１電極形成工程の後で、反応抑制層４１が、オーミック電極（第１電極）２１を覆うように形成される（反応抑制層形成工程）。反応抑制層４１のパターニングは、オーミック電極２１等と同様に行われる。
【００２９】
その後で、図４（ｂ）に示されるように、ｎ型半導体層１２と反応抑制層４１を覆ってショットキー電極（第２電極）２２が形成される（第２電極形成工程）。この際、反応抑制層形成工程において、反応抑制層４１がオーミック電極２１のみを覆う形態とすることによって、ショットキー電極２２とｎ型半導体層１２の接触面積を大きくすることができる。その後、図４（ｃ）に示されるように、ショットキー電極２２を覆ってアノード電極（主電極）３２が形成される。
【００３０】
この構造、製造方法によっても、反応抑制層４１を形成することによって、オーミック電極２１とショットキー電極２２との間の反応を抑制することができる。ここで用いられる反応抑制層４１を構成する材料としては、前記の反応抑制層３１と同様に、オーミック電極２１とショットキー電極２２との間の反応を抑制できる導電性の材料が使用される。ただし、反応抑制層４１が形成された後で第２電極形成工程が行われ、ここで第２の熱処理が行われるため、この温度（例えば４５０〜６５０℃）においてオーミック電極２１とショットキー電極２２との間の反応を抑制できることが要求される。また、これらの間の界面で剥離を発生しないことも要求される。こうした要求を満たす材料として、例えばＴｉＮ、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ＴｉＳｉＮ、ＴａＳｉＮ、ＷＳｉＮ等を反応抑制層４１の材料として用いることができる。
【００３１】
なお、上記の構成において、導電型（ｐ型、ｎ型）を逆転させた場合であっても、同様の構成により、同様の効果を奏することは明らかである。また、上記の例では半導体基板がＳｉＣで構成されるものとしたが、他の半導体材料で構成された半導体基板を用いた場合であっても、同様の効果を奏することは明らかである。
【００３２】
また、上記の例では、半導体基板の表面側における一方の主電極に接続される構成について記載したが、他方の主電極の取り出し方法等は任意である。また、表面側に形成された主電極の構成についても任意である。
【符号の説明】
【００３３】
１０、１１０  半導体装置
１１、９０  半導体基板
１２、９１  ｎ層半導体層（第２半導体層）
１３、９２  ｐ型領域（第１半導体領域）
１４  ｐ＋層
２１、９３  オーミック電極（第１電極）
２２、９４  ショットキー電極（第２電極）
３１、４１  反応抑制層
３２  アノード電極（主電極）
【図１】
0005846178.tif 000002
【図２】
0005846178.tif 000003
【図３】
0005846178.tif 000004
【図４】
0005846178.tif 000005
【図５】
0005846178.tif 000006