(57)【特許請求の範囲】
【請求項１】
相互に向き合う第１側端面および第２側端面を持つ略直方体形状の素子本体と、
前記素子本体の内部でセラミック層を介して対向するように積層される複数の第１内部電極層および第２内部電極層と、
前記素子本体の第１側端面および第２側端面にそれぞれ設けられる第１端子電極および第２端子電極と、を有する積層電子部品であって、
前記第１内部電極層の第１側端面方向の端部には、前記第１側端面に露出して前記第１端子電極に接続する第１リード部が前記第１内部電極層と同一平面状に形成してあり、
前記第１内部電極層の第２側端面方向の端部と、前記第２端子電極との間には、第１中間絶縁領域が形成してあり、
前記第２内部電極層の前記第２側端面方向の端部には、前記第２側端面に露出して前記第２端子電極に接続する第２リード部が前記第２内部電極層と同一平面状に形成してあり、
前記第２内部電極層の前記第１側端面方向の端部と、前記第１端子電極との間には、第２中間絶縁領域が形成してあり、
前記第１中間絶縁領域には、当該第１中間絶縁領域を挟んで対向する第２リード部の相互を接続するようにランダムに形成される微小クラックに埋め込まれる連結電極が形成してあり、
前記第２中間絶縁領域には、当該第２中間絶縁領域を挟んで対向する第１リード部の相互を接続するようにランダムに形成される微小クラックに埋め込まれる連結電極が形成してある積層電子部品。
【請求項２】
前記第１内部電極層および第２内部電極層に含まれる内部電極用金属成分と、前記第１端子電極および第２端子電極に含まれる端子電極用金属成分とが異なり、
前記連結電極は、前記内部電極用金属成分と、前記端子電極用金属成分との合金により形成される請求項１に記載の積層電子部品。
【請求項３】
前記内部電極用金属成分がＮｉであり、前記端子電極用金属成分がＣｕであり、前記連結電極は、Ｎｉ-Ｃｕ合金により主として構成される請求項２に記載の積層電子部品。
【請求項４】
前記第１中間絶縁領域に前記連結電極が存在する割合は、１０％以上であり、前記第２中間絶縁領域に前記連結電極が存在する割合は、１０％以上である請求項１〜３のいずれかに記載の積層電子部品。
【請求項５】
前記第１リード部に接続する前記連結電極の基準厚みが、前記第１リード部の厚みに対して、５〜１００％の大きさであり、
前記第２リード部に接続する前記連結電極の基準厚みが、前記第２リード部の厚みに対して、５〜１００％の大きさである請求項１〜４のいずれかに記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層電子部品に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等の電子部品では、小型化および高容量化を図るために、誘電体層および内部電極層の薄層化が進められている。誘電体層および内部電極層の薄層化を進めると、内部電極層と端子電極との接続も困難になる。
【０００３】
内部電極層と端子電極との接続が不完全であると、得られる静電容量が低下するという課題を有する。そこで、端子電極と接続する内部電極層のリード部について、端子電極との接続性を高める手法がいくつか提案されている。
【０００４】
たとえば焼成後の素子本体の側端面を湿式バレル研磨することで、素子本体の側端面における内部電極層のリード部の露出を確実なものとし、リード部と端子電極との接続を高める技術が提案されている。また、金属の拡散係数を利用した（化学的現象を利用した）内部電極層のリード部の延長化技術も知られている。
【０００５】
しかしながら、内部電極層のリード部と端子電極とを物理的に確実に接続することは非常に困難であり、接続性を十分高める手法はいまだ確立されていない。なお、下記の特許文献１では、内部電極層のリード部の強度を高めるためにガラス延在部を形成する手法が開示されている。しかしながら、添加ガラス量を調整する手法をとるため、内部電極層の対向領域(コンデンサの有効領域)にまでガラスが拡散してしまい、電気的特性に悪影響を及ぼすおそれがあった。
【０００６】
また、下記の特許文献２には、素子本体の側端面を物理的に削りとることで凹部を形成して接続部とし、めっき付きを良くする構造が開示されている。しかしながら、この構造においても、内部電極層のリード部と端子電極との接続を向上させることは困難であり、静電容量などの電気特性を、さらに向上させることが望まれていた。
【０００７】
また、下記の特許文献３では、スルーホール電極を形成する電子部品が開示されている。しかしながら、電子部品の小型化に伴い、素子本体にスルーホールを高精度に形成することが難しく、量産が困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１７０７０６号公報
【特許文献２】特開２０１０-２１５２３号公報
【特許文献３】特開平０７-２０１６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、このような実状に鑑みてなされ、その目的は、内部電極層のリード部と端子電極との間に接続をさらに改善し、静電容量等の電気特性をさらに向上させることができると共に、量産性にも優れた積層電子部品を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る積層電子部品は、
相互に向き合う第１側端面および第２側端面を持つ略直方体形状の素子本体と、
前記素子本体の内部でセラミック層を介して対向するように積層される複数の第１内部電極層および第２内部電極層と、
前記素子本体の第１側端面および第２側端面にそれぞれ設けられる第１端子電極および第２端子電極と、を有する積層電子部品であって、
前記第１内部電極層の第１側端面方向の端部には、前記第１側端面に露出して前記第１端子電極に接続する第１リード部が前記第１内部電極層と同一平面状に形成してあり、
前記第１内部電極層の第２側端面方向の端部と、前記第２端子電極との間には、第１中間絶縁領域が形成してあり、
前記第２内部電極層の前記第２側端面方向の端部には、前記第２側端面に露出して前記第２端子電極に接続する第２リード部が前記第２内部電極層と同一平面状に形成してあり、
前記第２内部電極層の前記第１側端面方向の端部と、前記第１端子電極との間には、第２中間絶縁領域が形成してあり、
前記第１中間絶縁領域には、当該第１中間絶縁領域を挟んで対向する第２リード部の相互を接続するようにランダムに形成される微小クラックに埋め込まれる連結電極が形成してあり、
前記第２中間絶縁領域には、当該第２中間絶縁領域を挟んで対向する第１リード部の相互を接続するようにランダムに形成される微小クラックに埋め込まれる連結電極が形成してある。
【００１１】
好ましくは、前記第１内部電極層および第２内部電極層に含まれる内部電極用金属成分と、前記第１端子電極および第２端子電極に含まれる端子電極用金属成分とが異なり、
前記連結電極は、前記内部電極用金属成分と、前記端子電極用金属成分との合金により形成される。
【００１２】
このように構成することで、第１内部電極層および第２内部電極層のリード部が、それぞれ第１端子電極および第２端子電極と接続し、カーケンドール効果により、金属拡散が発生する。そのため、近接するリード部間に位置する中間絶縁領域に形成してある微小クラックに合金成分が入り込み、連結電極が容易に形成される。
【００１３】
そのため、本発明に係る積層電子部品では、近接するリード部相互が、ランダムに形成される複数の連結電極により電気的に接続され、仮に一部のリード部と端子電極との接続が図れなくとも、他のリード部と端子電極との電気的接続が補完することになる。そのため、リード部と端子電極との電気的接続が良好に確保され、結果として得られる静電容量が低下すること（以下、静電容量不良という）を防止することができる。
【００１４】
第１内部電極層および第２内部電極層の間に位置する有効領域のセラミック層には割れ・ヒビなどを発生させずに、中間絶縁領域にのみ微小クラックを生じさせる方法は、特に限定されないが、たとえば以下の手段が例示される。すなわち、素子本体の製造時において、中間絶縁領域を構成するセラミック層を、内部電極層間に介在されるセラミック層に比較して、焼成後に微小クラックなどが発生しやすい塗料組成とすれば良い。あるいは、端子電極を形成する前の素子本体の側端面における研磨条件を、側端面付近において微小クラックが発生し易くなる条件とすれば良い。いずれにしてもスルーホールを形成する必要がないので、量産性に優れている。
【００１５】
好ましくは、前記内部電極用金属成分がＮｉであり、前記端子電極用金属成分がＣｕである。このような場合には、カーケンドール効果により、前記連結電極は、Ｎｉ-Ｃｕ合金により主として構成される。
【００１６】
好ましくは、前記第１中間絶縁領域に前記連結電極が存在する割合は、１０％以上であり、前記第２中間絶縁領域に前記連結電極が存在する割合は、１０％以上である。第１中間絶縁領域または第２中間絶縁領域のいずれか一方で前記連結電極が存在する割合が１０％以上であることが好ましいが、さらに好ましくは、第１中間絶縁領域および第２中間絶縁領域の両方において前記連結電極が存在する割合が１０％以上である。これらの連結電極が存在する割合を向上させることで、リード部と端子電極との電気的接続が良好に確保され、静電容量不良の発生を防止することができる。
【００１７】
好ましくは、前記第１リード部に接続する前記連結電極の基準厚みが、前記第１リード部の厚みに対して、５〜１００％の大きさであり、前記第２リード部に接続する前記連結電極の基準厚みが、前記第２リード部の厚みに対して、５〜１００％の大きさである。このように構成することで、ショート不良や欠け等の原因となる割れ・ヒビの発生を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２】図２は図１に示すコンデンサの要部拡大断面図である。
【図３】図３（Ａ）〜図３（Ｃ）は図１に示すコンデンサの製造方法の一例を示す概略断面図である。
【図４】図４は図３（Ｃ）の続きの工程を示す概略断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２０】
第１実施形態
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と第２端子電極８とを有する。素子本体４は、第１内部電極層１２および第２内部電極層１３を有し、内側誘電体層１０を挟むように、これらの内部電極層１２，１３が交互に積層してある。
【００２１】
素子本体４は、その積層方向（Ｚ軸方向）の両端面に、外側誘電体層１４を有する。交互に積層される一方の第１内部電極層１２は、素子本体４の第１側端面５に形成してある第１端子電極６に対して電気的に接続してある。また、交互に積層される他方の第２内部電極層１３は、素子本体４の第２側端面７に形成してある第２端子電極８に対して電気的に接続してある。
【００２２】
素子本体４の第１側端面５と第２側端面７とは、Ｘ軸方向に沿って相互に対向している。図１〜図４において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が誘電体層１０の積層方向に一致し、Ｘ軸は、内部電極層１２および１３の引出方向に一致する。素子本体４は、Ｙ軸方向にも所定の幅を有する。
【００２３】
内側誘電体層１０および外側誘電体層１４の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層１０，１１の厚みは、特に限定されないが、０．５μｍ〜数十μｍのものが一般的である。また、外側誘電体層１４からなる外層部の厚みは、特に限定されないが、好ましくは１０〜２００μｍの範囲である。
【００２４】
第１内部電極層１２および第２内部電極層１３の材質は、特に限定されず、たとえばＮｉ、Ｐｄ、Ａｇ、Ｃｕなどが例示されるが、好ましくは、ＮｉまたはＮｉ合金である。
【００２５】
端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ｃｕ等の少なくとも１種、又はそれらの合金を用いることができる。端子電極６および８としては、通常、Ｃｕ，Ｃｕ合金、Ｎｉ又はＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金等が使用される。端子電極６および８の厚みも特に限定されないが、通常２〜５０μｍ程度である。
【００２６】
端子電極６および８は、単一層で構成しても良いが、複数の層で構成しても良い。いずれにしても、素子本体４の側端面５または７に直接に接触する端子電極６および８の部分は、内部電極層１２および１３の主成分と異なる金属を主成分とすることが好ましい。たとえば内部電極層１２および１３の主成分をＮｉとする場合には、端子電極６および８は、Ｃｕを主成分とする金属で構成することが好ましい。後述するように、カーケンドール効果による金属拡散を利用して連結電極２４を形成し易くするためである。
【００２７】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．２〜５．７ｍｍ）×横（０．１〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。
【００２８】
本実施形態では、第１内部電極層１２の第１側端面５方向の端部には、第１側端面５に露出して第１端子電極６に接続する第１リード部２２が第１内部電極層１２と同一平面状に形成してある。また、第２内部電極層１３の第２側端面７方向の端部には、第２側端面７に露出して第２端子電極８に接続する第２リード部２３が第２内部電極層１３と同一平面状に形成してある。
【００２９】
第１内部電極層１２の第２側端面７方向の端部と、第２端子電極８との間には、第１中間絶縁領域２０が形成してある。第１中間絶縁領域２０は、Ｚ軸方向に隣接する第２リード部２３の間に形成され、内側誘電体層１０と繋がっている。第２内部電極層２３の第１側端面５方向の端部と、第１端子電極６との間には、第２中間絶縁領域２１が形成してある。
【００３０】
図２に示すように、第１中間絶縁領域２０には、当該第１中間絶縁領域２０を挟んで対向する第２リード部２３の相互を接続するようにランダムに形成される微小クラックに埋め込まれる連結電極２４が形成してある。本実施形態では、連結電極２４は、後述するように、端子電極８の主成分を構成するＣｕと、リード部２３の主成分を構成するＮｉとの合金で構成される。なお、本発明における微小クラックとは、製品としての特性値に影響を与えない程度の極微小のクラックを意味する。
【００３１】
これらの連結電極２４は、後述する拡散現象を利用したカーケンドール効果により形成されることから、端子電極８と素子本体４との界面からＸ軸方向に所定長さＬ１の範囲で形成される。端子電極８と素子本体４との界面からＸ軸に沿って第１内部電極層２２の端部までの距離Ｌ０は、所定長さＬ１よりも長く、連結電極２４の存在により、第１内部電極層１２と第２内部電極層１３とが短絡することは無い。所定長さＬ１は、カーケンドール効果の及ぶ範囲に対応し、一般的には、５〜２０μｍである。これに対して、距離Ｌ０は、Ｌ０＝３０〜１００μｍである。
【００３２】
図２に示す連結電極２４は、第２リード部２３で挟まれる全ての第１中間絶縁領域２０に形成される必要は無いが、好ましくは１０％以上（存在割合）の第１中間絶縁領域２０に連結電極２４が形成される。連結電極の存在割合を高めることで、リード部２３と端子電極８との電気的接続が良好に確保され、静電容量不良の発生を防ぐことができる。
【００３３】
なお、連結電極２４の存在割合（％）は、たとえば以下のようにして決定される。すなわち、同一の素子本体４におけるリード部２３の付近を顕微鏡で観察した場合に、Ｔ個の第１中間絶縁領域２０のうちのＸ個の第１中間絶縁領域２０に連結電極２４が観察され、残り（Ｔ−Ｘ）個の第１中間絶縁領域２０には観察されなかったとする。その場合には、連結電極２４の存在割合（％）は（１００×Ｘ／Ｔ）％となる。連結電極２４が観察される各第１中間絶縁領域２０には、複数の連結電極２４が存在する場合もある。ただし、Ｔ＝２０以上である。
【００３４】
また、図２に示すように、第２リード部２３に接続する連結電極２４の基準厚みＴｂは、第２リード部２３の厚みＴａに対して、好ましくは５〜１００％の大きさである。連結電極２４の基準厚みＴｂは、（Ｔｂ１＋Ｔｂ２）／２で表すことができる。なお、Ｔｂ１およびＴｂ２は、連結電極２４が、それぞれ近接するリード部２３に接触する幅である。リード部２３の厚みＴａと連結電極２４の基準厚みＴｂは、複数の連結電極２４について測定される平均値で表される。
【００３５】
連結電極２４の基準厚みＴｂは、第１中間絶縁領域２０に形成されるクラックの大きさに基づき決定される。すなわち、連結電極２４は、第１中間絶縁領域２０に積極的に形成される微小クラックに、合金成分がカーケンドール効果により入り込むことを利用して形成される。そのため、連結電極２４の基準厚みＴｂが大きいと言うことは、第１中間絶縁領域２０に形成される微小クラックの基準幅が大きいことを意味し、品質に悪影響を与えるおそれがある側端面の割れ・ヒビの発生率が高くなる。そのため、連結電極２４の基準厚みＴｂは、上記の範囲が好ましい。
【００３６】
上記の説明では、図２に基づき、第１中間絶縁領域２０における連結電極２４に関して述べたが、図１に示す第２中間絶縁領域２１における連結電極２４に関しても同様である。
【００３７】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。
【００３８】
まず、図３（Ａ）に示すように、ＰＥＴフィルム等で構成してある支持シート３０の上に、ドクターブレード法などでグリーンシート１０ａを形成する。グリーンシート１０ａは、焼成後に図１に示す内側誘電体層１０となる部分である。
【００３９】
次に、図３（Ｂ）に示すように、グリーンシート１０ａの上に、スクリーン印刷法などで、図１に示す第１内部電極層１２または第２内部電極層１３となる内部電極パターン層１２ａまたは１３ａを形成する。
【００４０】
次に、図３（Ｃ）に示すように、内部電極パターン層１２ａまたは１３ａの隙間に、余白パターン層１０ｂをスクリーン印刷法などで形成する。余白パターン層１０ｂは、図１に示す中間絶縁領域２０または２１の一部となる部分である。余白パターン層１０ｂは、グリーンシート１０ａと同様な塗料組成でも良いが、本実施形態では、素子本体４の焼成後に内側誘電体層１０よりも微小クラックが発生しやすい塗料組成にしてある。微小クラックを利用して図２に示す連結電極２４を形成するためである。
【００４１】
グリーンシート１０ａに比較して、微小クラックを発生させやすい余白パターン層１０ｂの塗料組成は、たとえば以下のように調整して得ることができる。たとえばグリーンシート１０ａのための塗料組成に比較して、余白パターン層１０ｂの塗料組成を、以下のように調節する。
【００４２】
グリーンシート１０ａの塗料に比較して、余白パターン層１０ｂの塗料では、セラミック粉末の粒径を大きくする。たとえばグリーンシート１０aの塗料に含まれるセラミック粉末の１．３〜２．０倍の粒径のセラミック粉末を用いる。また、グリーンシート１０ａの塗料に比較して、余白パターン層１０ｂの塗料では、バインダ樹脂の添加量を増やして余白パターン層の密度をグリーンシート１０ａより小さくする。
【００４３】
次に、図３（Ｃ）に示すグリーンシート１０ａ、電極パターン層１２ａ（または１３ａ）および余白パターン層１０ｂで構成されるユニットＵ１を、支持シート３０から剥がして、図４に示すように、金型４０の上に先に積層してある外装用グリーンシート１５の上に順次積層してグリーン積層体４ａを形成する。ユニットＵ１を積層する際には、電極パターン層１２ａと１３ａとが交互になるように積層する。ユニットＵ１を所定の枚数で積層した後には、その上に、複数の外装用グリーンシート１５を積層する。外装用グリーンシート１５は、焼成後に、図１に示す外側誘電体層１４となる部分である。
【００４４】
グリーンシート１０ａ，１１ａを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストである。
【００４５】
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
【００４６】
内部電極パターン１２ａ，１３ａを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
【００４７】
なお、図４では、図示の容易化のために、内部電極層１２ａおよび１３ａの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。グリーン積層体４ａにおいて、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、パターン１２ａ，１３ａのＸ軸に沿って、半パターンずらしてある直線の繰り返しパターンである。また、パターン１２ａ，１３ａのＹ軸に沿って見れば、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、同じピッチ長さの分離した直線パターンである。
【００４８】
グリーン積層体４ａは、切断予定線５０に沿って切断される。図４では、Ｘ軸方向の切断予定線５０のみを図示してあるが、Ｙ軸方向にも切断予定線が形成され、これらの切断予定線に沿って切断され、焼成前のグリーンチップが得られる。
【００４９】
次に、これらのグリーンチップに脱バインダ処理および焼成処理を施す。脱バインダ処理および焼成処理の諸条件は特に限定されないが、焼成温度としては、たとえば１０００〜１４００℃である。
【００５０】
その後に、図１に示す焼成後の素子本体４の両側端面５および７を研磨し、各側端面５および７に内部電極層１０および１２のリード部２２および２３の端部を露出させる。研磨処理としては、回転バレル研磨、遠心バレル研磨、振動バレル研磨、渦流バレル研磨等のバレル研磨、サンドブラスト研磨が挙げられる。この中でも、効率的な観点から遠心バレル研磨、回転バレルが好ましい。ところで、バレル研磨は一般的に水や有機溶剤などの溶媒ともに研磨対象物を研磨する湿式バレル研磨と、溶媒を用いない乾式バレル研磨の２種類に分けられるが、乾式バレル研磨の場合、条件によっては、端面のみではなく、他の表面にカケを発生させる場合があるため、本発明においては、適切な力を付与するといった観点から湿式バレル研磨が好ましい。
【００５１】
その後に、素子本体４の両側端面５および７に端子電極６および８を形成するための端子電極ペーストを塗布する。その後に、端子電極ペーストの焼き付け処理を行う。
【００５２】
端子電極ペーストの焼き付け条件は、カーケンドール効果が有効に生じて、図２に示すように、中間絶縁領域２０および２１に形成された微小クラックに合金が入り込み連結電極２４が形成され易いように設定される。連結電極２４を構成する合金は、端子電極ペーストに含まれる金属（たとえばＣｕ）と内部電極層１２または１３を構成する金属（たとえばＮｉ）との合金であり、たとえばＣｕ−Ｎｉ合金で構成される。
【００５３】
このような焼き付け処理時の具体的な条件は、端子電極ペーストに含まれる金属によっても異なるが、たとえば焼き付け温度が、好ましくは、７１０〜８５０℃であり、より好ましくは、７１０〜８００℃であり、雰囲気ガスが、Ｎ２とＨ２との混合ガスである。
【００５４】
本実施形態では、端子電極ペーストが焼き付けされた後に、メッキ処理されて、メッキ膜が積層され、図１に示す第１端子電極６および第２端子電極８が形成される。このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００５５】
本実施形態では、図４に示す余白パターン層１０ｂが図１に示す中間絶縁領域２０および２１の一部となり、これらに微小クラックが入りやすくなっている。このため、特に焼成後の素子本体４のバレル研磨時に、図２に示す所定長さＬ１の領域内に所定の厚みの微小クラックが所定の割合で形成される。
【００５６】
そして、端子電極６,８の下地電極を構成する電極ペーストの焼き付け時に、カーケンドール効果により、端子電極６,８と内部電極層１２，１３との接続界面から内部電極層６，８のリード部２２，２３に向けて、金属拡散が発生する。そのため、近接するリード部２２，２３に位置する中間絶縁領域２０，２１に形成してある微小クラックに合金成分が入り込み、所定長さＬ１の範囲内に連結電極２４が所定の割合で容易に形成される。
【００５７】
また、カーケンドール効果による金属拡散を利用して連結電極２４を形成しているために、所定長さＬ１の範囲を超えて連結電極２４が形成されるおそれは少なく、内部電極層１２，１３間の短絡も有効に防止することができる。
【００５８】
本実施形態に係る積層セラミックコンデンサ２では、近接するリード部２２，２３相互が、ランダムに形成される複数の連結電極２４により電気的に接続され、仮に一部のリード部２２，２３と端子電極６，８との接続が図れなくとも、他のリード部２２，２３と端子電極６，８との電気的接続が補完することになる。そのため、リード部２２，２３と端子電極６，８との電気的接続が良好に確保され、静電容量不良の発生を防ぐことができる。
【００５９】
さらに、一般的には形成されない方が良いとされている微小クラックに、カーケンドール効果を利用して連結電極２４を形成するために、製造工程を大幅に変更する必要がなく、量産性にも適している。
【００６０】
第２実施形態
上述した実施形態では、図４に示す余白パターン層１０ｂの塗料組成を、グリーンシート１０ａに比較して、素子本体４の焼成後に、中間絶縁領域２０および２１において微小クラックを発生させやすい塗料組成としている。本実施形態では、余白パターン層１０ｂの塗料組成を、従来と同様な塗料組成で構成し、図１に示す焼成後の素子本体４の両側端面５および７をバレル研磨する際に、その研磨条件を特定の条件に設定することで、中間絶縁領域２０および２１に微小クラックを発生させる。
【００６１】
具体的には、図２に示す所定長さＬ１の範囲内で、所定厚み（Ｔｂ＝（Ｔｂ１＋Ｔｂ２）／２）の微小クラックが生じるように、研磨処理時間、研磨メディア量、素体の量、回転速度などを調節する。
【００６２】
ちなみに、従来では、中間絶縁領域２０および２１に微小クラックなどが発生しない条件を採用することが一般的であった。本実施形態では、むしろ、中間絶縁領域２０および２１に微小クラックが適度に発生する条件で研磨処理を行う。本実施形態におけるその他の製造方法は、第１実施形態と同様であり、同様な積層セラミックコンデンサ２が得られる。
【００６３】
本実施形態に係る積層セラミックコンデンサにおいても、第１実施形態に係る積層セラミックコンデンサと同様な作用効果を奏する。ただし、本実施形態では、余白パターン層１０ｂを従来と同様な塗料組成で構成するために、図１に示す中間絶縁領域２０および２１の所定範囲内にのみ微小クラックを発生させるための研磨条件の選択が、第１実施形態よりも厳しくなる。
【００６４】
そこで、本発明では、第１実施形態に示す方法と第２実施形態に示す方法とを組み合わせて、中間絶縁領域２０および２１の所定範囲内に、所定幅の微小クラックを所定の割合で形成しても良い。すなわち、中間絶縁領域２０および２１の所定範囲内に所定幅の微小クラックを所定の割合で形成するために、余白ペーストの組成と研磨条件との双方を適切に選択するようにしても良い。
【００６５】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば中間絶縁領域２０および２１の所定範囲内に所定幅の微小クラックを所定の割合で形成するための方法は、上述した実施形態に限定されず、たとえばセラミック粉末の粒径、バインダ量を調整することによっても可能である。これらを調整することで、Ｌ１部とＬ１よりも深い所で焼結が異なり、Ｌ１部の密度を低くすることができる。これにより、バレルなどにより、微小クラックを形成することができる。
【００６６】
また、本発明に係る積層電子部品は、上述した積層セラミックコンデンサに限定されず、積層サーミスタ、積層インダクタ、積層チップバリスタなどであっても良い。すなわち、積層電子部品の種類によっては、素子本体４は、誘電体層以外のセラミック層で構成してあっても良い。
【実施例】
【００６７】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００６８】
実施例１
内側および外側グリーンシート用ペースト、余白パターン層用ペースト
まず、セラミック粉末としてＢａＴｉＯ３  系粉末：１００重量部と、バインダとしてポリビニルブチラール（ＰＶＢ）：６重量部と、溶剤としてエタノール：１９重量部、溶剤としてｎ−プロパノール：１９重量部と、溶剤としてキシレン：１４重量部、溶剤としてミネラルスピリット：７重量部、可塑剤としてフタル酸ジオクチル（ＤＯＰ）：３重量部と、をボールミルでスラリー化して内側グリーンシート用ペーストを得た。
なお、内側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、９２０００であった。
【００６９】
次に、セラミック粉末としてＢａＴｉＯ３  系粉末：１００重量部と、バインダとしてポリビニルブチラール（ＰＶＢ）：６重量部と、溶剤としてエタノール：１５重量部、溶剤としてｎ−プロパノール：１５重量部と、溶剤としてキシレン：７重量部、溶剤としてトルエン：１１重量部、溶剤としてミネラルスピリット：１０重量部、可塑剤としてフタル酸ジオクチル（ＤＯＰ）：３重量部と、をボールミルでスラリー化して外側グリーンシート用ペーストを得た。ＢａＴｉＯ３  系粉末の径として、ＳＥＭで観察測定した径のＤ５０径が０.５μｍのものを用いた。
なお、外側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、９２０００であった。
【００７０】
次に、７０℃の温度で、分子量１３万のエチルセルロース樹脂：４重量部と分子量２３万のエチルセルロース樹脂：４重量部とをイソボニルアセテート：９２重量部に撹拌溶解することにより有機ビヒクルを作製した。すなわち、エチルセルロース樹脂の８重量％イソボニルアセテート溶液を有機ビヒクルとした。次いで、ＢａＴｉＯ３  粉末：９５．７０重量部、有機ビヒクル：１０４．３６重量部、ポリエチレングリコール系分散剤：１．０重量部、フタル酸ジオクチル（可塑剤）：２．６１重量部、イソボニルアセテート：１９．６０重量部、アセトン５７．２０重量部、およびイミダゾリン系界面活性剤（帯電助剤）：０．４重量部を、ボールミルを使用して混合してペースト化した。ＢａＴｉＯ３  系粉末の径として、ＳＥＭで観察測定した径のＤ５０径が０.７μｍのものを用いた。次いで、得られたペーストを、エバポレータおよび加熱機構を備えた攪拌装置を使用して、アセトンを蒸発させることにより、除去し、余白パターン用ペーストを得た。
【００７１】
内部電極パターン層用ペーストの作製
Ｎｉ粒子：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極パターン層用ペーストを作製した。
【００７２】
グリーンチップの形成
次いで、上記にて作製したグリーンシート用ペーストと、内部電極パターン層用ペーストと、を用い、以下のようにして、図１に示す積層セラミックチップコンデンサ２を製造した。
【００７３】
まず、支持体としてのＰＥＴフィルム上に、内側グリーンシート用ペーストをドクターブレード法により、所定厚みで塗布し、乾燥することでグリーンシートを作製した。
【００７４】
次に、得られた内側グリーンシートの上に、内部電極ペーストを用いて、所定パターンの内部電極パターン層１２ａまたは１３ａ（図３（Ｂ）参照）を形成した。また、内部電極パターン層１２ａまたは１３ａのパターン隙間には、余白パターン層１０ｂを形成した。
【００７５】
一方、上記とは別に、外側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に外側グリーンシートを形成した後、ＰＥＴフィルムからシートを剥離した。
【００７６】
次いで、内部電極パターン層１２ａまたは１３ａを形成した内側グリーンシート１０ａを複数積層すると共に、外側グリーンシート１４ａを複数積層することにより、図４に示すグリーン積層体４ａを得た。そして、得られたグリーン積層体４ａを所定サイズに切断して、グリーンチップを得た。
【００７７】
グリーンチップの焼成等
次に、得られたグリーンチップについて、脱バインダ処理、焼成及びアニールを下記の条件にて行い、焼結体を得た。
脱バインダは、昇温速度：１５℃／時間、保持温度：２８０℃、保持時間：８時間、処理雰囲気：空気雰囲気の条件で行った。
焼成は、昇温速度：２００℃／時間、保持温度：１２００〜１３８０℃、保持時間：２時間、降温速度：３００℃／時間、処理雰囲気：還元雰囲気（酸素分圧：１０−６ＰａにＮ２  とＨ２  との混合ガスを水蒸気に通して調整した）の条件で行った。
アニールは、保持温度：９００℃、保持時間：９時間、降温速度：３００℃／時間、処理雰囲気：加湿したＮ２ガス雰囲気、の条件で行った。焼成及びアニールにおけるガスの加湿には、ウェッターを用い、水温は３５℃とした。
【００７８】
得られた焼結体（素子本体４）の両側端面５，７を遠心バレルにて研磨した。研磨条件は、湿式とし、処理時間を９０分、回転数を２００ｒｐｍとした。また、遠心バレル研磨に用いるポッドの体積に対して、チップと研磨メディアの総体積割合が５０％となる充填量とし、残部に水を充填した。
【００７９】
研磨後の素子本体４のサンプルを切断し、顕微鏡写真で確認したところ、中間絶縁領域２０，２１における所定長さＬ１の範囲内に、微小クラックが形成されることが確認できた。
【００８０】
次に、その他の研磨後の素子本体４の両側端面に、端子電極ペースト（Ｃｕを導電性材料の主成分として含む）を塗布し、これに７５０℃の温度条件にて焼き付け処理を行い、端子電極を形成して、図１に示す積層セラミックコンデンサの試料を得た。
【００８１】
端子電極ペーストの焼成条件は、例えば、加湿したＮ２  とＨ２  との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とした。得られた焼結体のサイズは、縦１．０ｍｍ×横０．５ｍｍ×高さ０．５ｍｍであり、一対の内部電極層間に挟まれる内側誘電体層１０の厚みは約１．０μｍ、内部電極層１２の厚みは０．８μｍであった。
【００８２】
得られた積層セラミックコンデンサ２のサンプルを切断し、顕微鏡写真で確認したところ、図２に示すように、中間絶縁領域２０，２１における所定長さＬ１の範囲内に形成された微小クラックの内部に合金が入り込み、連結電極２４が形成されていることが確認できた。また、顕微鏡の観察視野内で、１００個の中間絶縁領域２０または２１を調べ、連結電極２４が形成された中間絶縁領域２０，２１の数を調べることで、連結電極の存在割合（％）を計算した。
【００８３】
すなわち、同一の素子本体４におけるリード部の付近を顕微鏡で観察した場合に、Ｔ個の中間絶縁領域のうちのＸ個の中間絶縁領域に連結電極が観察され、残り（Ｔ−Ｘ）個の中間絶縁領域には観察されなかったとする。その場合には、連結電極２４の存在割合（％）は（１００×Ｘ／Ｔ）％となる。連結電極２４が観察される各中間絶縁領域２０には、複数の連結電極２４が存在する場合もある。連結電極２４の存在割合は、１０個のサンプルの平均値である。結果を表１に示す。
【００８４】
また、顕微鏡写真により、リード部２３の厚みＴａとリード部２３に接続する連結電極２４の基準厚みＴｂを求めた。基準厚みＴｂは、（Ｔｂ１＋Ｔｂ２）／２で表すことができる。なお、Ｔｂ１およびＴｂ２は、連結電極２４が、それぞれ近接するリード部２３に接触する幅である。リード部の厚みＴａと連結電極２４の基準厚みＴｂは、１０個の連結電極２４について測定される平均値で表される。リード部の厚みＴａに対する連結電極２４の基準厚みＴｂの比率を％で表した結果を表２に示す。
【００８５】
また、このようにして得られたコンデンサのサンプルについて、静電容量（取得容量％）を求めた。取得容量は、以下のようにして求めた。ＬＣＲメーターを使用し、２００個のコンデンサの静電容量を測定し、１．０μＦを基準値として、０．９μＦよりも低い場合を静電容量不良とした。２００個のコンデンサ中で静電容量不良が発生した割合についての結果を表１に示す。
【００８６】
また、このようにして得られたコンデンサのサンプルについて、割れ・ヒビの発生について評価した。割れ・ヒビの発生についての評価は、以下のようにして行った。
【００８７】
コンデンサ１００個の断面を研磨し、電子顕微鏡による観察によって割れ・ヒビの有無を確認した。ここで評価する割れ・ヒビとは、微小クラックとは異なり積層方向に隣接する複数の誘電体層をまたいでリード部を貫通するような態様で発生するものを意味する。割れ・ヒビの発生は、耐電圧特性の低下や高温負荷寿命の低下等電気的特性に対して大きく影響を及ぼすだけではなく、基板実装時の強度不足にもつながる。
【００８８】
結果を表２に示す。表２において、○は、割れ・ヒビが存在しない（０個）を意味し、×は、割れ・ヒビが１個以上存在したことを意味する。
【００８９】
【表１】
0005903913.tif 000002
【００９０】
【表２】
0005903913.tif 000003
【００９１】
実施例２
バレル研磨時間を４０分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表１に示す。
【００９２】
実施例３
バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表１に示す。
【００９３】
実施例４
バレル研磨時間を７分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表１に示す。
【００９４】
比較例１
バレル研磨時間を２分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表１に示す。
【００９５】
比較例２
得られた焼結体（素子本体４）に対してバレル研磨を行わないこととした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表１に示す。
【００９６】
実施例５
端子電極ペーストの焼き付け温度を７１０℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【００９７】
実施例６
端子電極ペーストの焼き付け温度を７２０℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【００９８】
実施例７
端子電極ペーストの焼き付け温度を７８０℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【００９９】
実施例８
端子電極ペーストの焼き付け温度を８００℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【０１００】
比較例３
端子電極ペーストの焼き付け温度を８２０℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【０１０１】
比較例４
端子電極ペーストの焼き付け温度を８５０℃とし、バレル研磨時間を１５分とした以外は、実施例１と同様にして、積層セラミックコンデンサのサンプルを作製し、同様な評価を行った。結果を表２に示す。
【０１０２】
評価
表１に示すように、連結部の存在割合を、好ましくは１０％以上とすることで、容量不良発生を防ぐことができることが確認された。また、表２に示すように、リード部の厚みＴａに対する連結部の厚みＴｂの割合を、５〜１００％とすることで、割れ・ヒビの発生を抑制できることが確認できた。
【符号の説明】
【０１０３】
２… 積層セラミックコンデンサ
４… 素子本体
４ａ…  グリーン積層体
５…  第１側端面
７…  第２側端面
６…  第１端子電極
８…  第２端子電極
１０…  内側誘電体層
１０ａ…  グリーンシート
１０ｂ…  余白パターン層
１２…  第１内部電極層
１２ａ…  内部電極パターン
１３…  第２内部電極層
１３ａ…  内部電極パターン
１４…  外側誘電体層
１４ａ…  外側グリーンシート
２０…  第１中間絶縁領域
２１…  第２中間絶縁領域
２２…  第１リード部
２３…  第２リード部
２４…  連結電極
５０… 切断予定線
【図１】
0005903913.tif 000004
【図２】
0005903913.tif 000005
【図３】
0005903913.tif 000006
【図４】
0005903913.tif 000007