(57)【特許請求の範囲】
【請求項１】
第１の送信ゲートとデータ入力及びスキャン入力に対応する第２の送信ゲートとを含むハードウェアユニットと、ここにおいて、前記第１の送信ゲートの出力ターミナルは出力ノードに接続されており、
第１の入力ターミナル及び第２の入力ターミナルを含むマルチプレクサと、前記第１の入力ターミナルは前記出力ノードに接続されており、を具備する回路であって、
ここにおいて、前記マルチプレクサは、スリープ状態の間、マルチプレクサ出力で特定の値を出力するように構成されており、前記特定の値は前記第２の入力ターミナルで受信され、
ここにおいて、前記マルチプレクサ出力は、出力ベクトルの特定のエレメントに対応し、
ここにおいて、前記特定の値は、前記マルチプレクサ出力に関連する漏れ電流値に基づき決定される、回路。
【請求項２】
第２の送信ゲートを含む第２のハードウェアと、ここにおいて、前記第２の送信ゲートの出力ターミナルは第２の出力ノードに接続されており、
第３の入力ターミナル及び第４の入力ターミナルを含む第２のマルチプレクサと、前記第３の入力ターミナルは前記第２の出力ノードに接続されており、をさらに具備し、
ここにおいて、前記第２のマルチプレクサは、前記スリープ状態の間、第２のマルチプレクサ出力で第２の特定の値を出力するように構成されており、前記第２の特定の値は前記第４の入力ターミナルで受信され、
ここにおいて、前記第２のマルチプレクサ出力は、前記出力ベクトルの異なるエレメントに対応し、
ここにおいて、前記第２の特定の値は、前記第２のマルチプレクサ出力に関連する第２の漏れ電流値に基づき決定される、請求項１記載の回路。
【請求項３】
前記マルチプレクサは、スリープ信号を受信し、前記スリープ信号がアサートされていることに応じて前記特定の値を出力し、前記スリープ信号がアサートされている時前記出力ノードのノード値が前記出力ノードに保存される得るように、さらに構成されている請求項１記載の回路。
【請求項４】
前記ハードウェアユニットは、前記第１の送信ゲートと前記第２の送信ゲートとの間に接続される第１の一対のインバータと、前記第１の一対のインバータは前記ハードウェアユニットのクロック信号に対応している、をさらに具備する請求項１記載の回路。
【請求項５】
前記ハードウェアユニットは、第１のＮＡＮＤ入力ターミナル及び第２のＮＡＮＤ入力ターミナルを含むＮＡＮＤゲートと、前記第１のＮＡＮＤ入力ターミナルは前記ハードウェアユニットのシフト信号を受信するように構成されており、前記ＮＡＮＤゲートは前記ハードウェアユニットのスキャン出力を出力するように構成されており、
前記出力ノード及び前記第２のＮＡＮＤ入力ターミナルに接続されている第２の一対のインバータと、をさらに具備する請求項４記載の回路。
【請求項６】
マルチプレクサの第１の入力ターミナルでハードウェアユニット出力値を受信することと、前記ハードウェアユニット出力値はハードウェアユニットの送信ゲートによって出力され、前記ハードウェアユニットはデータ入力及びスキャン入力に対応する第２の送信ゲートを含み、
前記マルチプレクサの第２の入力ターミナルで特定の値を受信することと、
スリープ状態の間、前記マルチプレクサのマルチプレクサ出力で前記特定の値を出力することと、ここにおいて、前記マルチプレクサ出力は、出力ベクトルの特定のエレメントに対応し、前記特定の値が、前記マルチプレクサ出力に関連する漏れ電流値に基づき決定される、方法。
【請求項７】
第２のマルチプレクサの第３の入力ターミナルで第２のハードウェアユニット出力値を受信することと、前記第２のハードウェアユニット出力値は第２のハードウェアユニットの第２の送信ゲートによって出力され、
前記第２のマルチプレクサの第４の入力ターミナルで第２の特定の値を受信することと、
前記スリープ状態の間、前記第２のマルチプレクサの第２のマルチプレクサ出力から前記第２の特定の値を出力することと、ここにおいて、前記第２のマルチプレクサ出力は前記出力ベクトルの異なるエレメントに対応し、
ここにおいて、前記第２の特定の値は、前記第２のマルチプレクサ出力に関連する第２の漏れ電流値に基づき決定される、をさらに具備する請求項６記載の方法。
【請求項８】
前記マルチプレクサでスリープ信号を受信することをさらに具備し、ここにおいて、前記特定の値が前記スリープ信号がアサートされていることに応じて出力され、前記特定の値がプログラム可能な論理値または高インピーダンス値である、請求項６記載の方法。
【請求項９】
非スリープ状態の間前記マルチプレクサ出力で前記ハードウェアユニット出力値を出力することをさらに具備する請求項６記載の方法。
【請求項１０】
前記マルチプレクサを使用して、前記スリープ状態の間前記ハードウェアユニットのの出力ノードで前記ハードウェアユニット出力値を保存することをさらに具備する請求項６記載の方法。
【請求項１１】
第１送信ゲートとデータ入力及びスキャン入力に対応する第２の送信ゲートとを含むハードウェアユニットと、ここにおいて、前記第１の送信ゲートの出力ターミナルは出力ノードに接続されており、
第１の入力ターミナル及び第２の入力ターミナルを含む選択的にイネーブルされる組み合わせ論理ユニットと、前記第１の入力ターミナルは前記ハードウェアユニットの前記出力ノードに接続されており、を具備する回路であって、
ここにおいて、前記選択的にイネーブルされる組み合わせ論理ユニットの出力は、出力ベクトルの特定のエレメントに対応し、
ここにおいて、前記選択的にイネーブルされる組み合わせ論理ユニットは、前記選択的にイネーブルされる組み合わせ論理ユニットへの制御入力がアサートされる際、前記ハードウェアユニットのスキャン出力値が値を変えることを許可される間前記特定の値を出力するように構成されている、回路。
【請求項１２】
前記出力ベクトルの１つ以上のエレメントの値は、前記選択的にイネーブルされる組み合わせ論理ユニットの前記出力に関連するアクティブスイッチング電流値、前記選択的にイネーブルされる組み合わせ論理ユニットの前記出力に関連する漏れ電流値、またはその両方、に基づき決定される請求項１１記載の回路。
【請求項１３】
前記特定の値は、プログラム可能な論理値または高インピーダンス値であり、選択的にイネーブルされる組み合わせ論理ユニットは、前記制御入力がアサートされていない際前記出力ノードのノード値を出力するようにさらに構成されている、請求項１１記載の回路。
【請求項１４】
前記ハードウェアユニットは、
前記第１の送信ゲートと前記第２の送信ゲートとの間に接続されている第１の一対のインバータと、前記第１の一対のインバータは前記ハードウェアユニットのクロック信号に対応しており、
第１のＮＡＮＤ入力ターミナル及び第２のＮＡＮＤ入力ターミナルを含むＮＡＮＤゲートと、前記第１のＮＡＮＤ入力端子は前記制御入力を受信するように構成されており、前記ＮＡＮＤゲートは前記スキャン出力値を出力するように構成されており、
前記出力ノードに及び前記第２のＮＡＮＤ入力ターミナルに接続されている第２の一対のインバータと、をさらに具備する請求項１１記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この中で開示される発明の概念の実施形態はデータ処理システムの分野に一般的に関連する。さらに特に、この中で開示される発明の概念の実施形態は、スリープ状態漏れ電流低減に関する回路と方法に関連する。
【背景技術】
【０００２】
電子機器と計算装置は、電池寿命または熱放出を含む分野の性能を改善するために電力保存にますます注目されている。電力を消費する時の１つの範囲は、回路内で生じている漏電電流の量を減らすことによるものである。電気回路は、異なる部品を通して漏電電流をもともと持っている。例えば、デジタル論理で各々のゲートは、時間とともに電流のいくらかの量をリークする。漏れが高くなればなるほど、電力消費が高くなること意味する。漏れ電流を低減するためのひとつの回路状態はスタンバイまたはスリープ状態である。ここで、回路は使用されるのではなく、後になって使用されるかもしれない。したがって、スリープ状態が、回路のアクティブ・オペレーション（例えば、多くの部分から成る部品のアクティブ・スイッチング）をフリーズし、スリープ状態から非スリープ状態にセットされることを待つことによって、回路が電力を保存できるようになる。従って、回路内にこれまでのところ存在する値は、回路がスリープ状態から抜け出すまで、スリープ状態で保存されるかもしれない。結果として、非スリープ状態から抜け出す時、値が回路に既に存在するので、回路の中にロードされないか、または回路によって再計算されない。
【０００３】
回路を電源オフすることによるスリープ状態の利点は、回路が回路を初期化することによってスリープ状態から非スリープ状態にさらに簡単に至ることである。初期化の時、回路はスリープ状態で格納していた値をロードし計算する。従って、時間と電力が初期化の間失われる。しかし、回路がスリープ状態の時、電源がまだ回路の部品に加えられている間、電流は回路の部品からリークするかもしれない。従って、漏れ電流がスリープ状態の間、回路内にまだ存在する。
【０００４】
１つのアプローチとして、全体の漏れ電流は、スリープ状態の間、所定の論理値に回路の異なるノードを配置することによって、減少されるかもしれない。例えば、回路のノードで論理１は、論理０のノードの回路よりも低い漏れ電流を持つかもしれない。しかしながら、さらに、回路内のあるノードの値は、回路の他の様々なノードを論理値に強制する間、保存されるべきであるかもしれない。
【０００５】
アプローチの１つの実施で、論理ANDゲートは、回路がスリープ状態に入るべき時、論理０に低くされた入力を伴って所定のノードの各々に挿入される。したがって、ANDゲートからの出力がノードを所定の論理値に強制する間、ANDゲートへの入力が値を保存するように、所定のノードが分配される。さらに、ノード数に等しいANDゲートの数が回路に加えられる、従って回路により多くのロジックを加える。その実施に伴う１つの問題は、挿入されたゲートそれ自身に漏れがあるということである。回路規模を増加させ、回路のタイミングを低下させることに加えて、挿入されたゲートは電力消費を実質的に増加させるかもしれない。
【０００６】
他の実施で、ゲートに存在するプルアップスタックと直列に存在するトランジスターとプルダウンスタックと並列の他のトランジスターを加えるために、あるいはその逆にゲートに存在するプルアップスタックと並列に存在するトランジスターとプルダウンスタックと直列の他のトランジスターを加えるために、存在している論理ゲートは修正されるかもしれない。従って、トランジスターによって、ゲートの出力が論理１または論理０に強いられることを可能にする。しかし、問題は従来のセルライブラリが使用されないかもしれない。そして、修正されたゲートはより低速で、より多くの面積が必要であるということである。他の実施で、回路に先在するスキャンチェーンが、所定の出力ベクトルで回路のラッチをスキャンするために使用される。それによって、ラッチの出力を特定の値に強制する。その実施の１つの問題は、ベクトルでスキャンすることが、ラッチをスイッチする多数のステップを取るということである。従って、ベクトルがそのチェーンをスキャンすることは、時間を費やし電力を失わせる。
【発明の概要】
【０００７】
１つの実施形態で、スリープ状態漏電電流を減少させるための回路が記述されている。スリープ状態漏電電流を減少させるための回路が記述されている。回路は、ラッチ、フリップフロップ、比較器、マルチプレクサー、または加算器の少なくとも１つから選択されるハードウェアユニットを含む。ハードウェアユニットは第１のノードを含む。ハードウェアユニットは、第１のノードに接続されたスリープ可能な組み合わせ論理をさらに含む。ここで、第１のノードの値はスリープ状態の間保存される。
【０００８】
この中で開示される１つ以上の実施形態の利点は、回路の最小の規模の増加、特別な論理ゲートライブラリが必要ないこと、スリープ状態から非スリープ状態に回路をする時のスピード、スリープ状態の間の回路の低減された消費電力（漏れ電流）である。
【０００９】
この説明に役立つ実施形態は、この中で開示される発明の概念を限定または定義するのではなく、この中で開示される発明の概念の理解を助けるための例を提供するために述べられている。本開示の他の側面と利点と特徴は、次のセクション、（図面の簡単な説明、発明を実施するための形態、特許請求の範囲）を含む全体の出願の審査の後明らかになるだろう。
【図面の簡単な説明】
【００１０】
この中で開示される本発明の概念の、これらのそして他の特徴、側面、利点は、次の発明を実施するための形態が、添付の図を参照し読まれる時により良く理解される。ここで、
【図１】図１は、スリープ可能なNANDゲートを伴ったハードウェアユニット例を説明している図である。
【図２】図２は、スリープ可能なNORゲートを伴った図１のハードウェアユニット例を説明している図である。
【図３】図３は、スリープ可能なマルチプレクサーを伴った図１のハードウェアユニット例を説明している図である。
【図４】図４は、スリープ可能なORゲートを伴った図１のハードウェアユニット例を説明している図である。
【図５】図５は、スリープ可能なNANDゲートを伴った図１の第２のハードウェアユニット例を説明している図である。
【図６】図６は、スリープ可能なNANDゲートを伴った図１の第３のハードウェアユニット例を説明している図である。
【図７】図７は、スリープ可能なNANDゲートを伴った図１の第４のハードウェアユニット例を説明している図である。
【図８】図８は、図１乃至図７のスリープ可能な組み合わせ論理の演算に関する例示の方法を示しているフローチャートである。
【図９】図９は、図１乃至図７のスリープ可能な組み合わせ論理を有効するための例示の方法を示しているフローチャートである。
【図１０】図１０は、図１乃至図５のスリープ可能な組み合わせ論理の演算に関する例示の方法を示しているフローチャートである。
【図１１】図１１は、スリープ可能な組み合わせ論理を含むかもしれないデジタル回路（例えば、デジタルシグナルプロセッサー）を取り込んでいる携帯用の通信装置例を示している全体の図である。
【図１２】図１２は、スリープ可能な組み合わせ論理を含むかもしれないデジタル回路（例えば、デジタルシグナルプロセッサー）を取り込んでいる携帯電話例を示している全体の図である。
【図１３】図１３は、スリープ可能な組み合わせ論理を含むかもしれないデジタル回路（例えば、デジタルシグナルプロセッサー）を取り込んでいる無線インターネットプロトコル電話例を示している全体の図である。
【図１４】図１４は、スリープ可能な組み合わせ論理を含むかもしれないデジタル回路（例えば、デジタルシグナルプロセッサー）を取り込んでいる携帯用のデジタル補助装置例を示している全体の図である。
【図１５】図１５は、スリープ可能な組み合わせ論理を含むかもしれないデジタル回路（例えば、デジタルシグナルプロセッサー）を取り込んでいる例となる音声ファイルプレイヤーを示している全体の図である。
【発明を実施するための形態】
【００１１】
記述の始めから終わりまで、説明の目的のために、多くの特定の詳細が、個々に開示される発明の概念の完全な理解を提供するために説明される。しかしながら、この中で開示される発明の概念は、いくつかのこれらの特定の詳細なしに実行されるかもしれないということは当業者には当然だろう。他の例では、公知の構造と装置が、この中で開示される発明の概念の基本的な原理を不明瞭することを避けるために、ブロック図の形で示される。
【００１２】
この中に開示される発明の概念の実施形態は、スリープ状態漏れ電流低減に関する回路と方法に関連する。回路の漏れ電流を低減する時に、回路のノードは所定の論理状態に強制されるように選択されるかもしれない。前に述べたように、異なる論理状態のノードは、回路の漏れ電流に影響を与える。１つの実施例で、回路のハードウェアユニットの出力は、選択された回路のノードであるかもしれない。ここで、ハードウェアユニットの出力は、次の回路の入力に接続されている。ハードウェアユニットは、従来の出力ドライバーを具備している回路部品であるかもしれない。１つの例となる出力ドライバーはインバーターである。他の例は、NANDまたはNORゲート、ラッチ、加算器、電圧レベルシフター、比較器のような従来の論理ゲートに限定されないが、含むかもしれない。
【００１３】
インバーター、NANDゲート、NORゲート、または他の従来の組み合わせ論理ゲートであるだろうハードウェアユニットの従来の出力ドライバーと、スリープ信号を受信するように構成されたスリープ可能な組み合わせ論理を置き換えることによって、後段の回路への入力を所定の論理値に強制している間、ハードウェアユニットの出力値は保存されるかもしれない。したがって、既存のゲートが置きかえられるかもしれないので、追加の多数のゲートが加えられない。１つの実施形態で、スリープ可能な組み合わせ論理は、NANDゲート、NORゲート、ANDゲート、ORゲート、またはマルチプレクサーに限定されないが含み、ここで、組み合わせ論理の１つの入力はハードウェアユニットの出力に接続され、他の入力は、スリープ可能な組み合わせ論理が、非スリープ状態（例えば、回路のアクティブオペレーション）とスリープ状態（例えば、回路がハイバーネーションの中に配置される状態）との間をスイッチすることを可能にするスリープ信号に接続されている。スリープ可能な組み合わせ論理は、回路内の１つ乃至全ての従来の出力ドライバーを置き換えるかもしれない。１つの実施形態で、スリープ可能な組み合わせ論理は、例えば回路の漏れ電流により多くの影響する経験上の研究を観察することによって、上等の出力ドライバーに関して戦略的に置き換えられる。他の実施形態で、スリープ可能な組み合わせ論理は回路の全ての従来の出力ドライバーを置き換えるかもしれない。
【００１４】
スリープ信号が無効（例えば、論理０）の時、スリープ可能な組み合わせ論理は、ハードウェアユニットの出力値を後段の回路に送信するかもしれない。さらに、スリープ可能な組み合わせ論理は、ハードウェアユニットの出力値を反転するかもしれない。従っていくつかの従来の出力ドライバーの演算を行う。スリープ信号が有効（例えば、論理１）の時、ハードウェアユニット内またはハードウェアユニットの出力ノードの値を保存しながら、スリープ可能な組み合わせ論理は、ハードウェアユニットの出力値（例えば、状態“ｑ”）の送信をブロックし、スリープ可能な組み合わせ論理のタイプと構成に依存している所定の論理値を出力するかもしれない。例えば、スリープ信号が有効されている時、NANDゲートが論理１を出力する一方、スリープ信号が有効されている時、NORゲートは論理０を出力する。
【００１５】
図１乃至図７の図はハードウェアユニットとスリープ可能な組み合わせ論理を含む回路の一部の実施形態を説明している。図１乃至図４の図は、ハードウェアユニット１０２の出力に接続されたNANDゲート１０４（図１）、NORゲート２０２（図２）、マルチプレクサー３０２（図３）、ORゲート４０２（図４）であるスリープ可能な組み合わせ論理の実施形態を説明する。
【００１６】
図１を参照して、回路１００は、スリープ可能な組み合わせ論理１０４に接続したハードウェアユニット１０２を含む。ハードウェアユニット１０２は、スリープ可能な組み合わせ論理１０４の位置に従来は配置された出力インバーターを引いた従来のフリップフロップである。フリップフロップは、１以上のクロックサイクルの間、論理値を格納することが可能なデジタル部品である。他の使用に加えて、フリップフロップは所定のクロックサイクル数の間、値の出力を遅延させるあるいは値を連続的に出力するために使用されるかもしれない。
【００１７】
１つの実施形態で、フリップフロップはクロック信号（clk）、スキャンインシグナル（scan-in signal：si)、シフト信号、入力値（d）を受信するかもしれない。フリップフロップは、出力値（q）とスキャンアウトシグナル（scan-out signal：so)を出力するかもしれない。シフト信号は値がフリップフロップのsiとsoの各々から出力され、フリップフロップのsiとsoの各々への入力されるようにスキャンチェーンを有効するために使用される信号であるかもしれない。スキャンインシグナル（si)は、フリップフロップへ入力されるスキャンチェーン値であるかもしれない。スキャンインシグナル(so)は、フリップフロップからのスキャンチェーン出力信号であるかもしれない。シフト信号は、soのフリップフロップからの電流スキャンチェーン値をシフトするために、siの新しいスキャンチェーン値を受信するようにフリップフロップを制御するかもしれない。１つの実施形態で、前のフリップフロップのsoは、進行中のフリップフロップのsiと結び付けられ、その結果、前のフリップフロップからスキャン出力値が、進行中のフリップフロップにスキャンされるかもしれない。結果として、値はスキャンチェーンに編成されたフリップフロップのシーケンスを通して進めされるかもしれない。シフトが有効でない時、フリップフロップはdを受信し、qを出力すること（例えば、スキャンチェーンが有効にされない。）を操作するかもしれない。
【００１８】
１つの実施形態でで、回路１００がスリープ状態の時、スリープ信号１０６は論理１である。従って、NANDゲート１０４の出力１０８は、ハードウェアユニット１０２の出力１１０の値を参照することなく論理１である。それゆえに、ハードウェアユニット１０２は、スリープ状態の間、その出力値を格納し、スリープ可能な組み合わせ論理 １０４は後段の回路の入力に論理１を送信する。
【００１９】
図２を参照して、スリープ可能な組み合わせ論理２０２はNORゲートである。この実施形態で、回路１００がスリープ状態の時、 スリープ信号２０４は論理１である。それ故に、NORゲート２０２はハードウェアユニット１０２の出力値を参照することなく論理０である。
【００２０】
図３を参照して、スリープ可能な組み合わせ論理３０２はマルチプレクサーである。この実施形態で、回路１００がスリープ状態の時、マルチプレクサー３０２の出力は入力“ｖ”の値に依存している論理１または論理０である。
【００２１】
図４を参照して、スリープ可能な組み合わせ論理４０２はORゲートである。この実施形態で、回路１００がスリープ状態の時、ORゲート４０２の出力は、ハードウェアユニット１０２の出力値を参照することなく論理１である。
【００２２】
１つの実施形態で、出力ベクトルは回路へのスリープ可能な組み合わせ論理のベクトル出力である。例えば、もし、４０個のスリープ可能な組み合わせ論理は回路内に存在すれば、 出力ベクトルは、回路の４０個のノードに４０個のスリープ可能な組み合わせ論理によって出力された４０個のビットであるかもしれない。従って、回路の漏れ電流は、多数のスリープ可能な組み合わせ論理に関するビット値の各々の組み合わせに対して決定されるかもしれない。様々な組み合わせに関する回路の可能性のある漏れ電流を決定することによって、スリープ状態の間、実行される出力ベクトルが回路内に存在する実際の漏れ電流を低減するために選択されるかもしれない。
【００２３】
スリープ可能な組み合わせ論理のどのタイプまたは構成が使用されるべきかを、スリープ可能な組み合わせ論理によって実施された出力ベクトルの値は決定することを補助するかもしれない。例えば、スリープ状態（論理１に等しいスリープ信号１０６）の間、図１のNANDゲート１０４の出力は論理１である。スリープ状態（論理１に等しいスリープ信号２０４）の間、図２のNORゲート２０２の出力は論理０である。それゆえに、もし論理０が実装されれば、NORゲートが使用されるかもしれないことに対して、もし論理１が実装されれば、NANDゲートが使用されるかもしれない。他の実施形態で、スリープ可能な組み合わせ論理は、スリープ状態の間、ハイインピーダンスを出力するように構成されるかもしれない。
【００２４】
図５乃至図７の図は、スリープ可能な組み合わせ論理 ５０２、６０２、７０２を有効するために、スリープ信号５０４，６０４、７０４を伴ったスリープ可能な組み合わせ論理に接続されたハードウェアユニット５００、６００、７００を伴った様々な実施形態を説明している。図５乃至図７の図の中で示される実施形態で、ハードウェアユニット５００、６００、７００は、スリープ可能な組み合わせ論理 ５０２、６０２、７０２に配置された従来の出力インバーターなしのラッチである。
【００２５】
（スリープ可能な組み合わせ論理の演算）
図８は、図１乃至図７の図に示されるようなスリープ可能な組み合わせ論理 の演算の例となる方法８００を説明しているフローチャートである。８０２で開始されると、スリープ可能な組み合わせ論理（例えば、logic１０４）は、ハードウェアユニット（例えば、ハードウェアユニット１０２）の出力を受信する。８０４に進んで、スリープ可能な組み合わせ論理は、回路がスリープ状態であるか、またはスリープ状態ではないかどうかを決定する。１つの実施形態で、回路がスリープ状態であるか、スリープ状態でないかどうかは 、回路のスリープ信号がアクティブか、または非アクティブかどうかによって決定される。１つの実施形態で前に記述されたように、もしスリープ信号がアクティブ（例えば、論理１）であれば、回路はスリープ状態であり、スリープ可能な組み合わせ論理は有効される。もしスリープ信号が非アクティブ（例えば、論理０）であれば、回路は非スリープ状態であり、スリープ可能な組み合わせ論理は無効にされる。
【００２６】
図９は、回路が図１から図７の図の中に示されるようなスリープ状態に置かれる時、スリープ可能な組み合わせ論理を有効するために例となる方法９００を説明しているフローチャートである。９０２で開始され、スリープ信号（例えば１０６、２０４、３０４、４０４、５０４、６０４、７０４）はスイッチまたはアクティブにされる。１つの実施形態で、回路は制御信号を受信することによって、スリープ状態への入力を開始する。スリープ信号は、制御信号または制御信号を受信することに応答する出力であるかもしれない。例えば、回路がスリープ状態に入力されるべき時、スリープ信号はアクティブにされ、回路がスリープ状態へ移行することの開始を制御する。他の例では、スリープ信号はスリープ状態に入るための制御信号の受信時に回路によってアクティブにされる。スリープ状態に入力する制御信号が出されるべき時の１つの実施形態は、回路がスリープ状態に入るべきである、ユーザーからの入力を受信している回路の一部または、その回路の外部の回路を含む。他の実施形態で、アクティブな操作が回路によって実行されるべきでないか、または制御信号を出す前の所定の時間量の間、回路が外部の入力またはアイドルなしであるかということを決定するかもしれない。
【００２７】
従って、スリープ信号は非スリープ状態の間、０であるかもしれないし、スリープ状態の間、１であるかもしれない、または逆も同様である。スリープ信号をアクティブにすることによって、スイッチされたスリープ信号は、９０４で、非スリープ状態からスリープ状態にスリープ可能な組み合わせ論理を有効する。スリープ信号をスイッチすることによって、スリープ可能な組み合わせ論理は直ぐにまたはいくらかの遅延の後有効されるかもしれない。マルチプルスリープ可能な組み合わせ論理を伴った特定の実施形態では、スリープ信号が各々のスリープ可能な組み合わせ論理に到達する時間は異なるかもしれない。他の実施形態では、非スリープ状態からスリープ状態（または、逆に）に及ぶ遅延は、各々のスリープ可能な組み合わせ論理に関して異なるかもしれない。例えば、図１の論理１に等しいスリープ信号１０６は、NANDゲート１０４に論理１を出力することを強いる。１つの実施形態で、スリープ状態からスリープ可能な組み合わせ論理を取り除くために、スリープ信号は前の論理値に戻すこと（例えば、スリープ信号を論理１から論理０にスイッチすること）によって非アクティブにされる。
【００２８】
図８に戻って参照し、８０６で、もし回路がスリープ状態でなければ、スリープ可能な組み合わせ論理は、ハードウェアユニットの出力を後段の回路の入力に送信する。８０８で、もし回路がスリープ状態であれば、スリープ可能な組み合わせ論理はハードウェアの出力値を保存する。ハードウェアユニットの出力値を保存することの１つの実施形態で前に記述されたように、スリープ可能な組み合わせ論理は、後段の回路の入力への出力値の送信をブロックするかもしれない。従って、出力値は、スリープ状態の間、ハードウェアユニット内またはハードウェアユニットの出力に格納されるかもしれない。８１０に進んで、スリープ可能な組み合わせ論理は、スリープ信号がアクティブ（例えば、論理１）の間、所定の論理状態を後段の 回路の入力に送信する。そのプロセスは、８０２に戻り、ハードウェアユニットから受信した各々の信号に関して繰り返すかもしれない。
【００２９】
図１０は、スリープ可能な組み合わせ論理の演算の例となる方法１０００を説明しているフローチャートである。図１０のフローチャートによって説明された方法１０００で、スリープ可能な組み合わせ論理は、非スリープ状態の間、ハードウェアユニットの出力を送信することに加えて、ハードウェアユニットの出力値を反転する。
【００３０】
１００２で開始され、スリープ可能な組み合わせ論理（例えば、論理１０４）は、ハードウェアユニット（例えば、ハードウェアユニット１０２）の出力を受信する。１００４に進み、スリープ可能な組み合わせ論理は、回路がスリープ状態であるかどうかを決定する。１つの実施形態で、回路がスリープ状態であるかどうかは、回路のスリープ信号がアクティブであるか非アクティブであるかどうかによって決定される。１つの実施形態の中で前に記述されたように、もしスリープ信号がアクティブ（例えば、論理１）ならば、回路はスリープ状態であり、スリープ可能な組み合わせ論理は有効される。もしスリープ信号が非アクティブ（例えば、論理０）ならば、回路は非スリープ状態であり、スリープ可能な組み合わせ論理は無効にされる。
【００３１】
もし回路がスリープ状態でなければ、スリープ可能な組み合わせ論理 は、１００６で、ハードウェアユニットの出力の値を反転する。前に記述されたように、回路が非スリープ状態である時、スリープ可能な組み合わせ論理は置き換えられた従来のインバーターの動作（例えば一の論理状態から他の論理状態に値を反転すること）を行うかもしれない。１つの実施形態で、NANDゲートとNORゲートは、それらの出力を反転するように構成されている。例えば、２つの入力NANDゲートに関して、その２つの入力は論理積演算され、反転される。従って、もしそれらの入力が、０と１であれば、論理積演算は０に等しく、反転することはNANDゲートによって出力される１を生成する。他の例で、２つの入力NORゲートに関して、その２つは論理輪演算され、反転される。従って、もしそれらの入力が、０と１であれば、論理和演算は１に等しく、反転することはNORゲートによって出力される０を生成する。従って、図１のNANDゲート１０４に関して、スリープ信号１０６は論理０の時、概念的に、スリープ信号はハードウェアユニット１０２の出力で論理１に反転され、論理積演算される。反転されたスリープ信号は論理０であるので、論理積演算の値はハードウェアユニット１０２の出力の値である。従って、論理積演算された値を反転することは、NANDゲート１０４によって送信されると同時に、ハードウェアユニット１０２の反転された出力値１０８を生成する。
【００３２】
図１０に戻り参照し、スリープ可能な組み合わせ論理は、１００８で、反転された値を後段の 回路の入力に送信する。もし回路が１００４でスリープ状態であれば、スリープ可能な組み合わせ論理 は、１０１０でハードウェアユニットの出力の値を格納する。ハードウェアユニットの出力値を保存することの１つの実施形態で前に記述されたように、スリープ可能な組み合わせ論理は、後段の 回路の入力に、出力値の送信をブロックするかもしれない。それ故に、出力値は、スリープ状態の間、ハードウェアユニット内またはハードウェアユニットの出力ノードに格納されるかもしれない。１０１２に進んで、スリープ可能な組み合わせ論理は、スリープ信号がアクティブ（例えば、論理１）の間、所定の論理状態を後段の 回路の入力に送信する。そのプロセスは、１００２に戻り、ハードウェアユニットから受信された各々の信号に関して繰り返えすかもしれない。
【００３３】
スリープ可能な組み合わせ論理は、プロセッサーのような任意のデジタル回路内に含まれるかもしれない。図１１乃至図１５の全体の図は、スリープ状態の間、出力ベクトルを実行するために、スリープ可能な組み合わせ論理を包含するかもしれない例となる装置を説明する。
【００３４】
図１１は、携帯用の通信装置１１００の例となる実施形態を説明している図である。図１１の全体の図で説明されるように、携帯用の通信装置は、デジタルシグナルプロセッサー（DSP）１１０４を含むシステムオンチップ１１０２を含む。図１１の全体の図は、デジタルシグナルプロセッサー１１０４とディスプレイ１１１０に接続されたディスプレイ コントローラー１１０６も示す。さらに、入力装置１１１０はDSP１１０４に接続される。図のように、メモリー１１１２は、DSP１１０４に接続される。さらに、符号化器/復号器（CODEC）１１１４はDSP１１０４に接続されるかもしれない。スピーカー１１１６とマイク１１１８はCODEC１１１４に接続されるかもしれない。
【００３５】
図１１の全体の図は、デジタルシグナルプロセッサー１１０４と無線アンテナ１１２２に接続された無線コントローラー１１２０をさらに説明する。特定の実施形態で、電源１１２４はシステムオンチップ６０２に接続される。さらに、特定の実施形態で、図６に説明されるように、ディスプレイ６２６、入力装置６３０、スピーカー１１１６、マイク１１１８、無線アンテナ１１２２、電源１１２４はシステムオンチップ１１０２の範囲外である。しかしながら、各々はシステムオンチップ１１０２の部品に接続される。
【００３６】
特定の実施形態で、DSP１１０４は、スリープ状態の間、出力ベクトルを実行し、ハードウェアユニットの値を格納するためにスリープ可能な組み合わせ論理を含む。例えば、装置１１００がスリープ状態である時、スリープ可能な組み合わせ論理のスリープ信号がスイッチされ（スリープ可能な組み合わせ論理を有効にしている）、漏れ電流を低減する、従って電源１１２４を保存するために、多くのスリープ可能な組み合わせ論理によって、出力ベクトルが出力される。１つの実施形態で、DSP１１０４はスリープ可能な組み合わせ論理をスイッチするためにスリープコントローラー１１６２を含むかもしれない。従って、スリープ信号または他の信号がDSP１１０４によって受信されるかもしれない時、スリープコントローラー１１６２は信号を受信し、スリープ可能な組み合わせ論理を制御する。例えば、スリープコントローラーは、スリープ可能な組み合わせ論理をアクティブにするために、図１乃至図７のスリープ信号を送信するかもしれない。他の実施形態で、スリープコントローラーはDSP１１０４の外部に配置されるかもしれない。
【００３７】
図１２は、携帯電話１２００の実施形態例を説明している図である。図のように、携帯電話１２００は、互いにに接続されたデジタルベースバンドプロセッサー１２０４とアナログベースバンドプロセッサー１２０６を含むシステムオンチップ１２０２を含む。特定の実施形態で、デジタルベースバンドプロセッサー１２０４はデジタルシグナルプロセッサーである。図１２の全体の図に説明されるように、ディスプレイ コントローラー １２０８とタッチスクリーン コントローラー １２１０はバンドプロセッサー１２０４に接続される。同様に、システムオンチップ１２０２の外部のタッチスクリーン ディスプレイ １２１２は、ディスプレイコントローラー１２０８とタッチコントローラー １２１０に接続される。
【００３８】
図１２の全体の図はビデオ符号化器１２１４、例えば位相反転線（phase alternating line：PAL）エンコーダー、セカム方式（sequentila couleur a memoire：SECAM）エンコーダー、または全米テレビジョン放送方式標準化委員会（national television systems committee：NTSC）エンコーダー、がデジタルベースバンドプロセッサー１２０４に接続されているということをさらに説明する。さらに、ビデオアンプ１２１６は、ビデオエンコーダー１２１４とタッチスクリーン ディスプレイ１２１２に接続される。また、ビデオポート１２１８は、ビデオアンプ１２１６に接続される。図１２の全体の図に描かれるように、ユニバーサルシリアルバス（universal serial bus ：USB) コントローラー１２２０はデジタルベースバンドプロセッサー１２０４に接続される。また、USBポート１２２２は、USB コントローラー１２２０に接続される。メモリー１２２４と加入者識別モジュール(subscriber identity module：SIM）カード１２２６は、デジタルベースバンドプロセッサー １２０４にも接続されるかもしれない。さらに、図１２の全体の図で、デジタルカメラ１２２８はデジタルベースバンドプロセッサー１２０４に接続されるかもしれない。例となる実施形態で、デジタルカメラ１２２８は、電荷結合素子（CCD）カメラまたは、相補型金属酸化膜半導体（CMOS）カメラである。
【００３９】
図１２の全体の図にさらに説明されるように、ステレオ音声CODEC１２３０は、アナログベースバンドプロセッサー １２０６に接続されるかもしれない。さらに、音声 アンプ１２３２はステレオ 音声 CODEC１２３０に接続されるかもしれない。例となる実施形態で、第１のステレオ スピーカー １２３４と第２のステレオ スピーカー１２３６は音声 アンプ１２３２に接続される。マイク アンプ１２３８はステレオ 音声 CODEC１２３０にもまた接続されるかもしれない。さらに、マイク１２４０はマイク アンプ１２３８に接続されるかもしれない。特定の実施形態で、周波数変調（FM）ラジオチューナー１２４２は、ステレオ 音声 CODEC１２３０に接続されるかもしれない。また、FMアンテナ１２４４は、FMラジオチューナー１２４２に接続される。さらに、ステレオヘッドフォン１２４６は、ステレオ 音声 CODEC１２３０に接続されるかもしれない。
【００４０】
図１２の全体の図は、無線周波数（RF）、トランシーバー１２４８は、アナログベースバンドプロセッサー １２０６に接続されるかもしれないということをさらに説明する。RFスイッチ１２５０は、RFトランシーバー１２４８とRFアンテナ１２５２に接続されるかもしれない。キーパッド１２５４は、アナログベースバンドプロセッサー１２０６に接続されるかもしれない。また、マイク１２５６を伴ったモノラルヘッドセットは、アナログベースバンドプロセッサー１２０６に接続されるかもしれない。さらに、バイブレータ１２５８は、アナログベースバンドプロセッサー１２０６に接続されるかもしれない。図１２の全体の図は、電源１２６０がシステムオンチップ１２０２に接続されるかもしれないということをもまた示す。特定の実施形態で、電源１２６０は携帯電話１２００の様々な部品に電力を供給する直流（DC）電源である。さらに、特定の実施形態で、交流（alternating current：AC)から電源は電源コンセントに接続された直流変流器に得られたな直流電源または充電可能なDCバッテリーである。
【００４１】
図１２の全体の図に描かれるように、タッチスクリーンディスプレイ１２１２、ビデオポート１２１８、USBポート１２２２、カメラ１２２８、第１のステレオスピーカー１２３４、第２のステレオスピーカー１２３６、マイク１２４０、FMアンテナ１２４４、ステレオヘッドフォン１２４６、RFスイッチ１２５０、RFアンテナ１２５２、キーパッド１２５４、モノラルヘッドセット１２５６、バイブレーター１２５８、電源１２６０は、システムオンチップ１２０２の外部にあるかもしれない。
【００４２】
特定の実施形態で、デジタルベースバンドプロセッサー１２０４は、電源１２６０からの電力を保存するために、スリープ状態の間、漏れ電流を低減させ、ハードウェアユニットの値を格納するように、出力ベクトルを実行するために、スリープ可能な組み合わせ論理を含むかもしれない。１つの実施形態で、DSP１２０４はスリープ可能な組み合わせ論理をスイッチするために、スリープコントローラー１２６２を含むかもしれない。従って、スリープ信号または他の信号がDSP１２０４によって受信されるかもしれない時、スリープコントローラー１２６２は、その信号を受信し、スリープ可能な組み合わせ論理を制御する。例えば、スリープコントローラーはスリープ可能な組み合わせ論理をアクティブにするために、図１乃至図７のスリープ信号を送信するかもしれない。他の実施形態で、スリープコントローラーはDSP１２０４の外部に配置されるかもしれない。
【００４３】
図１３は、無線インターネットプロトコル（internet protocol：IP)電話１３００の例となる実施形態を説明している図である。図のように、無線IP電話１３００はデジタルシグナルプロセッサー（DSP）１３０４を含むシステムオンチップ１３０２を含む。ディスプレイコントローラー１３０６はDSP１３０４に接続されるかもしれない、ディスプレイ１３０８はディスプレイコントローラー１３０６に接続される。例となる実施形態で、ディスプレイ１３０８は、液晶ディスプレイ(LCD)である。図１３はキーパッド１３１０がDSP１３０４に接続されるかもしれないということをさらに示す。
【００４４】
フラッシュメモリー１３１２は、DSP１３０４に接続されるかもしれない。シンクロナスダイナミックランダムアクセスメモリー（SDRAM）１３１４、スタティックランダムアクセスメモリー（SRAM）１３１６、電気的消去｛でんき てき しょうきゃく｝・プログラム可能型読取専用｛かのう がた よみとり せんよう｝メモリー（EEPROM）１３１８はDSP1304にも接続されるかもしれない。図１３の全体の図は、発光ダイオード（light emitting diode：LED）１３２０がDSP１３０４に接続されるかもしれないということをもまた示す。さらに、特定の実施形態で、音声 CODEC１３２２はDSP１３０４に接続されるかもしれない。アンプ１３２４は音声CODEC１３２２に接続されるかもしれない。モノラルスピーカー１３２６は、アンプ１３２４に接続されるかもしれない。図１３の全体の図は、音声 CODEC１３２２に接続されたモノラルヘッドセット１３２８をさらに説明する。特定の実施形態で、モノラルヘッドセット１３２８はマイクを含む。
【００４５】
無線ローカルエリアネットワーク（local area network：WLAN）バンドプロセッサー１３３０はDSP１３０４に接続されるかもしれない。RFトランシーバー１３３２はWLAN バンドプロセッサー１３３０に接続され、RFアンテナ１３３４はRFトランシーバー１３３２に接続されるかもしれない。特定の実施形態で、ブルートゥースコントローラー１３３６はDSP１３０４にもまた接続されるかもしれないし、ブルートゥースアンテナ１３３８はコントローラー１３３６に接続されるかもしれない図１３の全体の図はUSBポート１３４０がDSP１３０４にもまた接続されるかもしれないということをもまた示す。さらに、電源１３４２は、システムオンチップ１３０２に接続され、無線IP電話１３００の様々な部品に電源を供給する。
【００４６】
図１３の全体の図に示されるように、ディスプレイ１３０８、キーパッド１３１０、LED１３２０、モノラルスピーカー１３２６、モノラルヘッドセット１３２８、RFアンテナ１３３４、ブルートゥースアンテナ１３３８、USBポート１３４０、電源１３４２は、システムオンチップ１３０２の外部にあるかもしれないし、システムオンチップ１３０２の１つ以上の部品に接続されるかもしれない。特定の実施形態で、DSP１３０４は、電源１３４２からの電力を保存するために、スリープ状態の間、漏れ電流を低減し、ハードウェアユニット値を保存するために、出力ベクトルを実行するためのスリープ可能な組み合わせ論理を含むかもしれない。１つの実施形態で、DSP１３０４はスリープ可能な組み合わせ論理をスイッチするためにスリープコントローラー１３６２を含むかもしれない。従って、スリープ信号または他の信号が、DSP１３０４によって受信されるかもしれない時、スリープコントローラー１３６２は信号を受信し、スリープ可能な組み合わせ論理を制御する。例えば、スリープコントローラーはスリープ可能な組み合わせ論理をアクティブにするために、図１乃至図７でスリープ信号を送信するかもしれない。他の実施形態で、スリープコントローラーはDSP１３０４の外部に配置されるかもしれない。
【００４７】
図１４は、個人用デジタル補助装置（portable digital assistant：PDA）１４００の例となる実施形態を説明している図である。図のように、PDA１４００はデジタルシグナルプロセッサー（DSP）１４０４を含むシステムオンチップ１４０２を含む。タッチスクリーンコントローラー１４０６とディスプレイコントローラー１４０８は、DSP１４０４に接続される。さらに、タッチスクリーンディスプレイ１４１０はタッチスクリーンコントローラー１４０６とディスプレイコントローラー１４０８に接続される。図１４の全体の図は、キーパッド１４１２がDSP１４０４に接続されるかもしれないということをも指し示している。
【００４８】
特定の実施形態で、ステレオ音声CODEC１４２６はＤＳＰ１４０４に接続されるかもしれない。第１のステレオ アンプ１４２８がステレオ音声CODEC１４２６に接続され、第１のステレオスピーカー１４３０は、第１のステレオアンプ１４２８に接続されるかもしれない。さらに、マイクアンプ１４３２は、ステレオ音声CODEC１４２６に接続され、マイク１４３４はマイクアンプ１４３２に接続されるかもしれない。図１４の全体の図は、第２のステレオアンプ１４３６がステレオ音声CODEC１４２６に接続されるかもしれないし、第２のステレオスピーカー１４３８が第２のステレオアンプ１４３６に接続されるかもしれないということをさらに示す。特定の実施形態で、ステレオヘッドフォン１４４０はステレオ音声CODEC１４２６にもまた接続されるかもしれない。
【００４９】
図１４の全体の図は、802.11コントローラー１４４２はDSP１４０４に接続され、802.11アンテナ１４４４は802.11コントローラー１４４２に接続されるかもしれないということをもまた説明する。さらに、ブルートゥースコントローラー１４４６はDSP１４０４に接続され、ブルートゥースアンテナ１４４８はブルートゥースコントローラー１４４６に接続されるかもしれない。USBコントローラー１４５０はDSP1404に接続されるかもしれないし、USBポート１４５２はUSBコントローラー１４５０に接続されるかもしれない。さらに、スマートカード１４５４、例えばマルチメディアカード（MMC）またはセキュアデジタルカード（SD）、はDSP１４０４に接続されるかもしれない。さらに、電源１４５６はシステムオンチップ１４０２に接続されるかもしれないし、PDA１４００の様々な部品に電源を供給するかもしれない。
【００５０】
図１４の全体の図に示されるように、ディスプレイ１４１０、キーパッド１４１２、IrDAポート１４２２、デジタルカメラ１４２４、第１のステレオスピーカー１４３０、マイク１４３４、第２のステレオスピーカー１４３８、ステレオヘッドフォン１４４０、８０２．１１アンテナ１４４４、ブルートゥースアンテナ１４４８、USBポート１４５２、電源１４５０は、システムオンチップ１４０２の外部であるかもしれないし、システムオンチップの１つ以上の部品に接続されるかもしれない。特定の実施形態で、DSP１４０４は、電源１４５６からの電力を保存するために、スリープ状態の間、漏れ電流を低減し、ハードウェアユニット値を保存するために出力ベクトルを実行するために、スリープ可能な組み合わせ論理 を含むかもしれない。１つの実施形態で、DSP１４０４はスリープ可能な組み合わせ論理にスイッチするためにスリープコントローラー１４６２を含むかもしれない。従って、スリープ信号または他の信号がDSP１４０４によって受信されるかもしれない時、スリープコントローラー１４６２は信号を受信し、スリープ可能な組み合わせ論理を制御する。例えば、スリープコントローラーは、スリープ可能な組み合わせ論理をアクティブするために、図１乃至図７のスリープ信号を送信するかもしれない。他の実施形態で、スリープコントローラーはDSP１４０４外部に配置されるかもしれない。
【００５１】
図１５は音声 ファイルプレイヤー（例えば、MP3プレーヤ）１５００の他の模範例となる実施形態を説明している図である。図のように、音声 ファイルプレイヤー１５００はデジタルシグナルプロセッサー（DSP）を含むシステムオンチップ１５０２を含む。ディスプレイ コントローラー１５０６はDSP１５０４に接続されるかもしれないし、ディスプレイ１５０８はディスプレイ コントローラー１５０６に接続される。例となる実施形態で、ディスプレイ１５０８は、液晶ディスプレイ（LCD）である。キーパッド１５１０はDSP１５０４に接続されるかもしれない。
【００５２】
図１５の全体の図にさらに描かれるように、フラッシュメモリー１５１２と読み出し専用メモリー（ROM）１５１４はDSP１５０４に接続されるかもしれない。さらに、特定の実施形態で、音声 CODEC１５１６はDSP１５０４に接続されるかもしれない。アンプ１５１８は音声 CODEC１５１６に接続されるかもしれないし、モノラルスピーカー１５２０はアンプ１５１８に接続されるかもしれない。図１５の全体の図はマイク入力１５２２とステレオ入力１５２４が、音声 CODEC１５１６にもまた接続されるかもしれないということをさらに示す。特定の実施形態で、ステレオヘッドフォン１５２６は音声 CODEC１５１６にもまた接続されるかもしれない。
【００５３】
USBポート１５２８とスマートカード１５３０は、DSP１５０４に接続されるかもしれない。さらに、電源１５３２はシステムオンチップ１５０２に接続されるかもしれないし、音声 ファイルプレイヤー１５００の様々な部品に電力を供給するかもしれない。
【００５４】
図１５の全体の図に示されるように、ディスプレイ１５０８、キーパッド１５１０、モノラルスピーカー１５２０、マイク入力１５２２、ステレオ入力１５２４、ステレオヘッドフォン１５２６、USBポート１５２８、電源１５３２は、システムオンチップ１５０２の外部であり、システムオンチップ１５０２の１つ以上の部品に接続される。特定の実施形態で、デジタルシグナルプロセッサー１５０４は、電源１５３２からの電力を保存するために、スリープ状態の間、漏れ電流を低減し、ハードウェアユニット値を保存するために出力ベクトルを実行するために、スリープ可能な組み合わせ論理を含むかもしれない。１つの実施形態で、DSP１５０４はスリープ可能な組み合わせ論理をスイッチするためにスリープコントローラー１５６２を含むかもしれない。従って、スリープ信号または他の信号が、DSP１５０４によって受信されるかもしれない時、スリープコントローラー１５６２は信号を受信し、スリープ可能な組み合わせ論理を制御する。例えば、スリープコントローラーは、スリープ可能組み合わせ論理をアクティブにするために、図１乃至図７でスリープ信号を送信するかもしれない。他の実施形態で、スリープコントローラーはDSP１５０４の外部に配置されるかもしれない。
【００５５】
（GENERAL）
この中に開示された発明の概念の実施形態の上述の説明は、図解と解説の目的のためだけに示され、網羅的ではなく、またこの中に開示された発明の概念を開示された正確な形式に限定することを意図しない。多数の変形と適応が、この中で開示された発明の概念の趣旨と範囲から逸脱することなく当業者には当然である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］  ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも１つから選択されたハードウェアユニットを具備する回路であって、
前記ハードウェアユニットは、
第１のノードと、
前記第１のノードに接続されたスリープ可能な組み合わせ論理とを具備し、
前記第１のノードの値がスリープ状態の間保存される回路。
［２］  前記スリープ可能な組み合わせ論理の出力が、前記スリープ可能な組み合わせ論理が有効されている時、出力ベクトルの所定値に一致するように構成される上記［１］記載の回路。
［３］  前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記［２］記載の回路。
［４］  前記スリープ可能な組み合わせ論理が有効でない時、前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの前記第１のノードの前記値を反転するように構成されている上記［２］記載の回路。
［５］  前記スリープ可能な組み合わせ論理を有効にするために、前記スリープ可能な組み合わせ論理への入力としてスリープ信号をさらに具備する上記［４］記載の回路。
［６］  前記スリープ可能な組み合わせ論理が、NANDゲート、NORゲート、ANDゲート、ORゲート、またはマルチプレクサの少なくとも１つである上記［５］記載の回路。
［７］  前記スリープ可能な組み合わせ論理が、前記ハードウェアユニットの出力インバーターを置き換えるように構成される上記［２］記載の回路。
［８］  前記スリープ可能な組み合わせ論理の前記タイプが、前記出力ベクトルの前記回路の漏れ電流値に依存する上記［２］記載の回路。
［９］  前記スリープ可能な組み合わせ論理が、前記スリープ可能な組み合わせ論理が有効な時、論理１、論理０、またはプログラム可能の論理値を出力するように構成されている上記［８］記載の回路。
［１０］  スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも１つから選択されたハードウェアユニットの第１のノードの値を、スリープ可能な組み合わせ論理によって保存することと、
非スリープ状態の間、前記ハードウェアの前記ノード値を、前記スリープ可能な組み合わせ論理によって転送することと、
を具備する方法。
［１１］  前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を、前記スリープ可能な組み合わせ論理によって反転することをさらに具備する上記［１０］記載の方法。
［１２］  前記ハードウェアユニットを前記スリープ状態にすることによって、前記スリープ可能な組み合わせ論理を有効することをさらに具備する上記［１１］記載の方法。
［１３］  前記スリープ可能な組み合わせ論理の出力によって、前記スリープ状態の間、出力ベクトルの所定の値に一致させることをさらに具備する上記［１２］記載の方法。
［１４］  前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記［１３］記載の方法。
［１５］  スリープ状態の間、ラッチ、フリップフロップ、比較器、マルチプレクサまたは加算器の少なくとも１つから選択されたハードウェアユニットのノードの値を保存するための手段と、
非スリープ状態の間、前記ハードウェアの前記ノード値を転送するための手段と、
を具備する回路。
［１６］  前記非スリープ状態の間、前記ハードウェアユニットの前記ノード値を反転するための手段をさらに具備する上記［１５］記載の回路。
［１７］  前記スリープ状態の間、出力ベクトルの所定の値を出力するための手段をさらに具備する上記［１６］記載の回路。
［１８］  前記出力ベクトルが、前記回路のパターン設計、前記回路のシミュレーション、または前記回路の製造プロセス技術の少なくとも一つに依存する上記［１７］記載の回路。
［１９］  前記所定の値が、前記所定の値が有効な時、論理１、論理０、またはプログラム可能の論理値の１つである上記［１７］記載の回路。
［２０］  前記ハードウェアユニットの前記ノード値を保存するための手段の前記タイプが、前記出力ベクトルに関する前記回路の漏れ電流値に依存する上記［１７］記載の回路。
【図１】
0005905416.tif 000002
【図２】
0005905416.tif 000003
【図３】
0005905416.tif 000004
【図４】
0005905416.tif 000005
【図５】
0005905416.tif 000006
【図６】
0005905416.tif 000007
【図７】
0005905416.tif 000008
【図８】
0005905416.tif 000009
【図９】
0005905416.tif 000010
【図１０】
0005905416.tif 000011
【図１１】
0005905416.tif 000012
【図１２】
0005905416.tif 000013
【図１３】
0005905416.tif 000014
【図１４】
0005905416.tif 000015
【図１５】
0005905416.tif 000016