(57)【特許請求の範囲】
【請求項１】
アンテナ端子と送信端子との間に接続された送信フィルタと、
前記アンテナ端子と受信端子との間に配置される受信フィルタと、
第一の基板と、前記第一の基板上にパターン形成されたダイアタッチ層と、第二の基板と、
前記第一の基板と前記第二の基板との間に位置する内層を有するパッケージ基板と、
前記受信フィルタの一部を構成するダブルモード型フィルタと、
前記ダイアタッチ層の一部を構成する前記ダブルモード型フィルタの入力グランド及び出力グランドを共通とする共通グランドパターンと、
前記内層の一部を構成する前記ダブルモード型フィルタの入力グランドパターンと、
前記入力グランドパターンとは分離して形成された前記内層の一部を構成する前記ダブルモード型フィルタの出力グランドパターンとを有するデュプレクサ。
【請求項２】
前記内層における前記ダブルモード型フィルタの前記入力グランドパターンと前記出力グランドパターンは、スリットにより分離されている、請求項１に記載のデュプレクサ。
【請求項３】
前記ダブルモード型フィルタは、並列に複数に分割されていることを特徴とする請求項１又は２に記載のデュプレクサ。
【請求項４】
前記ダブルモード型フィルタは、前記スリットと少なくとも一部が重なる位置に配置されていることを特徴とする請求項２に記載のデュプレクサ。
【請求項５】
前記受信フィルタは、複数のグランド端子に接続するためのバンプを有し、前記グランド端子に接続するためのバンプは、前記入力グランドパターン又は前記出力グランドパターンの少なくとも一部と重なっており、前記グランド端子に接続するためのバンプは、前記スリットとは重なっていないことを特徴とする請求項２又は４のいずれか１項に記載のデュプレクサ。
【請求項６】
前記第一の基板上の外周部に形成されたシールリング部を有し、前記シールリング部は、前記送信フィルタのグランド又は／及び前記受信フィルタのグランドに接続されることを特徴とする請求項１〜５のいずれか１項に記載のデュプレクサ。
【請求項７】
前記第一の基板上の外周部に形成されたシールリング部を有し、前記シールリング部は、前記送信フィルタのグランド及び前記受信フィルタのグランドから電気的に独立していることを特徴とする請求項１〜５いずれか１項に記載のデュプレクサ。
【請求項８】
前記受信フィルタは、平衡出力となっていることを特徴とする請求項１〜７いずれか1項に記載のデュプレクサ。
【請求項９】
前記受信フィルタは、直列共振器と並列共振器を備えたラダー型フィルタを有し、前記ダイアタッチ層における前記並列共振器と接続するグランドパターンと前記ダブルモード型フィルタの前記共通グランドパターンは分離していることを特徴とする請求項１〜８いずれか１項に記載のデュプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話などの無線装置に使用されるデュプレクサに関する。
【背景技術】
【０００２】
近年、移動体通信システムの発展に伴って携帯電話、携帯情報端末等が急速に普及してきた。携帯電話ではマルチバンド・マルチモード化が急速に進展しつつあるのに加え、無線LAN、Bluetooth（登録商標）、GPSといった付属の無線インターフェイスの搭載も進む方向にあり、携帯電話内のＲＦ回路部への小型化、集積化の要求も強い。こうした状況の中、アンテナ共用器等として用いられ、ＲＦ回路部における主要部品の１つであるデュプレクサへの小型化、高性能化の要求が強くなっている。
【０００３】
デュプレクサは、アンテナ共用器、分波器として用いられ、周波数の異なる送信信号と受信信号をインピーダンスの相違を利用して分離する。送信信号、受信信号がそれぞれ一つの場合、デュプレクサは、送信用フィルタと受信用フィルタとをそれぞれ一つ具備する。三つ以上のフィルタを共有することも可能であり、例えば三つの場合はトリプレクサと呼ばれることがあるが、本願においてはこれらを纏めてデュプレクサと呼ぶことにする。そして、これらのフィルタには一端子対共振器がよく使用される。共振器としては、従来広く使用されてきたサイズの大きい誘電体共振器に替わり、最近は特許文献１に記載のように、小型の圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Wave）或いは弾性表面波（ＳＡＷ：Surface
Acoustic Wave）共振器がよく使用される。  
【０００４】
弾性表面波共振器は、圧電基板上に入力端子と出力端子とに接続された櫛歯状電極指（ＩＤＴ：Interdigital Transducer）と、必要に応じてＩＤＴの両側に配置される反射器とから構成される。ＩＤＴおよび反射器は例えばアルミニウム（Ａｌ）等の金属で形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２７１２３０号公報
【特許文献２】特開２００５−３１８３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のような背景から、デュプレクサの小型化に伴い、送信端子から受信端子への信号漏れが大きくなり、アイソレーション特性の劣化につながっている。さらに、カスタム部品としてのさらなる高性能化の要求を満たすためには、デュプレクサ内の各種電極パターンを独立に調節できるなどの設計自由度の高いデュプレクサが求められる。
【０００７】
特許文献１に開示される技術においては、受信フィルタのグランドパターンが、他のパターンから分離されているため、アイソレーション特性を向上することができる。また、特許文献２に開示される技術においては、ダイアタッチ層でフィルタの入出力グランドパターンを分離して、バランス出力型フィルタのバランス特性の改善を図ると共にグランドインダクタンスを小さくしている。
【０００８】
しかしながら、これらの技術を組み合わせても、アイソレーション特性を維持しつつ、ダブルモード型フィルタの入力グランドインダクタンス、出力グランドインダクタンス、及び入出力が共通する共通グランドインダクタンスをそれぞれ独立に調節することができるデュプレクサを得ることができなかった。
【０００９】
本発明は、上記課題に鑑みなされたものであり、アイソレーション特性を維持しつつ、ダブルモード型フィルタの入力グランドインダクタンス、出力グランドインダクタンス、及び共通グランドインダクタンスをそれぞれ独立に調節することができるデュプレクサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、アンテナ端子と送信端子との間に接続された送信フィルタと、前記アンテナ端子と受信端子との間に配置される受信フィルタと、第一の基板と、前記第一の基板上にパターン形成されたダイアタッチ層と、第二の基板と、前記第一の基板と前記第二の基板との間に位置する内層を有するパッケージ基板と、前記受信フィルタの一部を構成するダブルモード型フィルタと、前記ダイアタッチ層の一部を構成する前記ダブルモード型フィルタの入力グランド及び出力グランドを共通のグランドとする共通グランド端子と、前記内層の一部を構成する前記ダブルモード型フィルタの入力側のグランド端子と、前記入力側のグランド端子とは分離して形成された前記内層の一部を構成する前記ダブルモード型フィルタの出力側のグランド端子と、を有するデュプレクサである。本発明によれば、アイソレーション特性を維持しつつ、前記ダブルモード型フィルタの入力グランドインダクタンス、出力グランドインダクタンス、及び共通グランドインダクタンスをそれぞれ独立に調節することができる。
【００１１】
上記構成において、前記内層における前記ダブルモード型フィルタの入力グランドと出力グランドは、スリットにより分離されている構成とすることができる。
【００１２】
上記構成において、前記ダブルモード型フィルタは並列に複数に分割されている構成とすることができる。かかる構成によれば、耐電圧が高く、より高周波帯域となっても挿入損失の低いフィルタを構成要素としたデュプレクサを得ることができる。
【００１３】
上記構成において、前記ダブルモード型フィルタは、前記スリットと少なくとも一部が重なる位置に配置されている構成とすることができる。かかる構成によれば、受信フィルタ上のグランドパッド配置の設計自由度が広くなり、前記ダブルモード型フィルタの入出力グランドのインダクタンスを適正値にする為のチップレイアウトの調整が容易になる。
【００１４】
上記構成において、前記受信フィルタは、複数のグランド端子に接続するためのバンプを有し、前記グランド端子に接続するためのバンプは、前記入力グランドパターン又は前記出力グランドパターンの少なくとも一部と重なっており、前記グランド端子に接続するためのバンプは、前記スリットとは重なっていない構成とすることができる。かかる構成によれば、パッケージ基板のコプラナリティ（平坦性）の悪化を防ぐことができる。
【００１５】
上記構成において、前記第一の基板上の外周部に形成されたシールリング部を有し、前記シールリング部は、前記送信フィルタのグランド又は／及び前記受信フィルタのグランドと共通のグランドとなっている構成とすることができる。かかる構成によれば、電磁的な遮蔽効果が得られ、使用時に他の電子部品等による外部影響を受けにくくなることができる。
【００１６】
上記構成において、前記第一の基板上の外周部に形成されたシールリング部を有し、前記シールリング部は、前記送信フィルタのグランド及び前記受信フィルタのグランドから電気的に独立している構成とすることができる。かかる構成によれば、グランドのレベルが低い場合に容量結合等による特性の劣化を防ぐとことができる。
【００１７】
上記構成において、前記受信フィルタは、平衡出力とする構成とすることができる。かかる構成によれば、１入力２出力の受信フィルタを備えたデュプレクサを得られる。
【００１８】
上記構成において、前記受信フィルタは、直列共振器と並列共振器を備えたラダー型フィルタを有し、前記ダイアタッチ層における前記並列共振器のグランドと前記ダブルモード型フィルタのグランドは分離しているかかる構成によれば、受信フィルタにラダー型フィルタを含めた場合において、並列共振器のグランドインダクタンスも独立して調整することができる。
【発明の効果】
【００１９】
本発明によれば、アイソレーション特性を維持しつつ、ダブルモード型フィルタの入力グランドインダクタンス、出力グランドインダクタンス、及び入出力が共通する共通グランドインダクタンスをそれぞれ独立に調節することができるデュプレクサを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１に係るデュプレクサの断面図。
【図２】実施例１に係るデュプレクサのパッケージ基板の各層のパターンを説明するための図。
【図３】実施例１に係るデュプレクサに用いられる受信フィルタ及び送信フィルタを説明するための図。
【図４】実施例1に係る受信フィルタ２に含まれるＤＭＳを示す図。
【図５】実施例１に係るデュプレクサの等価回路を示す図。
【図６】実施例１に係るデュプレクサのスリットとダブルモード型フィルタの重なりを示す図。
【図７】本発明の実施例２に係るデュプレクサの特徴を説明するための図。
【図８】実施例２に係るデュプレクサの特性を示す図。
【発明を実施するための形態】
【実施例１】
【００２１】
実施例１に係るデュプレクサの断面構造を図１に示す。かかる断面は、後述する図６におけるＡ−Ａ‘断面に相当する。図１に示すように、実施例１によるデュプレクサは、パッケージ基板１上に受信フィルタ２と送信フィルタ３がフリップチップ方式によりバンプ８を介して実装され、封止材４により封止された構成を基本構成とする。受信フィルタ２と送信フィルタ３は一つのチップで構成されても良いし、複数のチップから構成されてもよい。より詳細には、パッケージ基板１は、第一の基板１１及び第二の基板１２からなり、第一の基板１１のフィルタ実装面にはダイアタッチ層５の電極パターンならびにシールリング部１０が形成され、第一の基板１１と第二の基板１２の間には内層６の電極パターンが形成され、さらに、第二の基板１２の裏面には外部接続用のフットパターン７が形成されている。第一の基板１１及び第二の基板１２は、アルミナセラミクス、ガラスセラミクス、或いは樹脂などから形成されている。本実施例では第一の基板の厚みは１００μm、第二の基板の厚みは５１μmである。また、デュプレクサのサイズは、２．０mm×１．６mm角で、厚みは０．５８mmである。本実施例では、パッケージ基板１は二層の基板により構成されているが、より複雑な電気回路を構成する必要がある場合には、三層以上の基板から構成してもよい。ダイアタッチ層５、内層６及びフットパターン７は、銅或いはアルミニウムなどの導電性部材により形成され、図示は省略するが、第一の基板１１及び第二の基板１２をそれぞれ貫通して選択的に配設された複数のビアにより接続され、電気的に導通可能としている。かかる導電層パターンが形成された第一の基板１１及び第二の基板１２は積層され、一体化され、パッケージ基板１が構成される。ダイアタッチ層５の上には、例えば半田などにより形成された複数のバンプ８を介して受信フィルタ２及び送信フィルタ３がフリップチップ実装され、フィルタとパッケージ基板１と電気的に接続されている。受信フィルタ２及び送信フィルタ３は、ＩＤＴなどにより形成された共振子などの機能素子が励振できる空間を確保するために、パッケージ基板１との間に空隙９を形成するように封止材４により封止されている。シールリング部１０は、ダイアタッチ層と同層に、ダイアタッチ層を囲むように形成されている。後述する図２（Ａ）において、シールリング部１０は、切れ目無く完全にダイアタッチ層５を囲む構成を示しているが、切欠きが形成されていてもよいし、点線状や一点鎖線状にシールリング部１０を形成してもよい。シールリング部１０は、例えば金属などからできている。封止材４は、例えば樹脂や金属などからできている。封止材４が樹脂からできている場合には、シールリング１０は形成しないことが好ましい。
【００２２】
図２（Ａ）〜（Ｃ）は、実施例１に係るデュプレクサのパッケージ基板の各層のパターンを説明するための図である。各層のパターンは、各基板を挟んで積層され、重畳する関係にある。このため、図２（Ｂ）に示す内層６、ならびに図２（Ｃ）に示すフットパターン７は、図２（Ａ）に示すダイアタッチ層５側から透視した状態のパターンを示している。なお、図２（Ａ）に示す要素には、その符号にＡを含み、図２（Ｂ）に示す要素には、その符号にＢを含み、図２（Ｃ）に示す要素には、その符号にＣを含むことがある。図２（Ａ）に示すように、第一の基板１１の表面（上面）にはダイアタッチ層５とシールリング部１０が形成されている。ダイアタッチ層５には、アンテナ端子１１１Ａ、受信フィルタ２の並列共振器グランド端子１１２Ａ、送信フィルタ３の並列共振器グランド端子１１３Ａ、受信端子２１Ａ、送信端子３１Ａが形成されている。さらに、ダブルモード型フィルタのグランド端子１１４Ａが形成されている。実施例１においては、ダブルモード型フィルタとして、ダブルモード型ＳＡＷフィルタ（以下、ＤＭＳという。）を用いた例を示している。受信フィルタ２の並列共振器グランド端子１１２ＡとＤＭＳのグランド端子１１４Ａは分離して形成される。ＤＭＳの入力のグランド及び出力グランドは、共通グランド端子１１４Ａで、電気的に同電位として形成され、すなわち、連続したパターンで形成され、共通のグランドとなっている。ここで、ＤＭＳの入力グランド及び出力グランドがダイアタッチ層５で共通のグランドである旨は、図５において１１４Ａで示されている。１１４Ａと１１２Ａは、ダイアタッチ層５において分離して形成されている。これにより、並列共振器のグランドとＤＭＳの入出力の共通グランドのグランドインダクタンスを、それぞれ独立に調節することが可能となる。
【００２３】
図２（Ｂ）に示すように、第一の基板１１と第二の基板１２の間に位置して形成される内層６には、アンテナ端子１１１Ｂ、送信フィルタ３の並列共振器グランド端子１１３Ｂ、ＤＭＳの入力側グランド端子１１４Ｂin、ＤＭＳの出力側グランド端子１１４Ｂout、受信端子２１Ｂ、送信端子３１Ｂが形成されている。ここで、ダイアタッチ層５における受信フィルタ２の並列共振器のグランド端子１１２Ａは、第一の基板１１を貫通するビアを通じて、内層６のＤＭＳの入力側グランド端子１１４Ｂinと導通し、両者のグランドは内層６で共通して形成されているが、分離して形成してもよい。ここで、図５を参照すると、ＤＭＳの入力グランド、出力グランドは、それぞれ図５に示す１１４Ｂin、１１４Ｂoutを指し、１１４Ｂinと１１２は、上記の説明の通り、内層６において共通に形成されている。ＤＭＳの入力側グランド端子１１４Ｂinと出力側グランド端１１４Ｂoutは、これら端子の配列方向に対して略直交するように形成されたスリット１１５Ｂにより分離して形成されている。これにより、後述する外部接続用フットパターン７のアンテナ端子１１１Ｃからの受信信号が、容量結合により内層のＤＭＳのグランドパターンを伝わって、受信端子２１Ｂ等に漏れることによるアイソレーション特性の劣化を防ぐことができる。特に、本実施例のように第二の基板１２が第一の基板１１に比べて薄い場合、ダイアタッチ層５及びシールリング部１０に起因する容量結合よりも内層６のパターンによる容量結合のアイソレーション特性の劣化の方が深刻であるため、ＤＭＳの内層６の入出力グランドを分離する効果は大きい。なお、本実施例における上記配列方向のスリットの幅は、７５μmである。また、スリットのパターンは、ＤＭＳの入力グランドパターンと出力グランドパターンを分離するものであればよく、例えば、斜めに形成したり、ジグザグ状や、波形のような形状に構成したり、幅が変化する構成など、種種の形状を採用できる。
【００２４】
グランドの経路、すなわち電流の流れの多くは最短経路を取ろうとするため、ダイアタッチ層５で共通となっていても、電流の多くは、グランド端子に接続されたバンプから最も近いビアに流れ込む。よって、ＤＭＳの入出力のグランド端子のそれぞれのバンプの近くにビアを配置しておくことにより、電流の多くは近くのビアに流れ込み、その下層である内層６のパターンを分離しておくことで、入出力それぞれのグランドインダクタンスを調整することができる。また、電流の多くは最短経路を取るが、ダイアタッチ層５で共通となっていることにより一部の電流は入出力から遠いビアにも流れ込むため、その一部の電流が、共通グランドインダクタンスとなる。あとは通常の設計手法によりビアの配置乃至パターンレイアウト等の調整をすることにより所望のグランドインダクタンスを得ることができる。図７は、ダイアタッチ層５と内層６を接続するビア１０２の実施例１における配置を示している。図７の構成は後述する説明により明らかとなるが、ＤＭＳのグランドパターン１１４Ａ、１１４Ｂin、１１４Ｂoutにおいて、その領域内における各バンプパッド１０８から近くに位置するビア１０２に流れる電流が、それぞれ入出力のグランドインダクタンス成分の殆どを構成し、遠くに位置するビア１０２に流れる電流が、共通グランド１１４Ａのグランドインダクタンス成分の殆どを構成する。よって、ＤＭＳの入出力のグランドをダイアタッチ層５において共通とし、内層６において分離する構成によれば、アンテナと受信端子の間のアイソレーションを確保しつつ、ＤＭＳの入出力のグランド及び共通グランドのインダクタンスをそれぞれ独立に調節することが可能となる。
【００２５】
図２（Ｃ）に示すように、第二の基板１２の表面（下面）には、フットパターン７として、アンテナ端子１１１Ｃ、受信端子２１Ｃ、送信端子３１Ｃ、ならびにグランド端子７１、７１１、７１２が形成されている。ここで、受信フィルタ２を平衡出力とする場合には、第一の受信端子２１Ｃに加え、７１１又は７１２が第二の受信端子として使用される。送信端子３１Ｃとのアイソレーション特性を高めるためには、７１２よりも送信端子３１Ｃとの間の距離が長い７１１を第二の受信端子として用いることが望ましい。
【００２６】
図３は、実施例１に係るデュプレクサに用いられる受信フィルタ２及び送信フィルタ３を説明するための図である。図３は、弾性表面波共振器からなる機能素子の配置形態を、フィルタチップの背面から（機能素子が形成される側と反対側から）透視した図となっている。また、図５は、実施例１に係るデュプレクサの等価回路図である。図３と図５においては、双方、同じ構成要素には同じ符号を付している。以下、図３と図５を参照しつつ実施例１に係るデュプレクサの構造及び回路構成について説明する。受信フィルタ２は、並列に複数（本実施例では、２つ）に分割されたＤＭＳと、ＤＭＳとアンテナ端子１１１との間に接続された複数の直列共振器ＳＲと複数の並列共振器ＰＲから構成されるラダー型フィルタと、ＤＭＳと受信端子２１との間に接続された共振器Ｒから構成されている。アンテナ端子１１１から入力された信号のうち所望の通過帯域の信号が受信端子２１から出力されるように設計されている。ＤＭＳを並列に複数分割することにより、耐電圧が高く、より高周波帯域となっても挿入損失の低いフィルタを得られるが、複数に分割されないＤＭＳを用いてもよい。並列共振器ＰＲは、グランド端子１１２を介して接地されている。ＤＭＳの入力グランド端子と出力グランド端子は、それぞれグランド端子１１４を介して接地される。すなわち、ＤＭＳの入力側のグランド端子１１４inは、３個のバンプを介してグランド端子１１４Ａに接続され、また、出力側のグランド端子１１４outは２個のバンプを介してグランド端子１１４Ａに接続されている。そして、かかるグランド端子１１４Ａは、ビア１０２を介して接続された内層６においてグランド端子１１４Ｂin及び１１４Ｂoutに分割されて延在している。
【００２７】
図４は、実施例1に係る受信フィルタ２に含まれるＤＭＳを示す図である。リチウムタンタレートの単結晶板などからなる圧電基板（図示せず）上に形成された一対の反射器の間に三つのＩＤＴを備える２つのＤＭＳが、並列接続されている。複数に分割して並列接続することにより、耐電圧が向上し、より高周波帯域に用いても挿入損失の悪化を防止することができる。このようなＤＭＳは、図４に示すように、３つのＩＤＴを挟む２つの反射器ＲＥＦの間に形成された周波数ｆ１の1次のモードと周波数ｆ３の３次のモードとを使い、図８に示す受信帯域のような、周波数ｆ１とｆ３による二重共振現象により形成される通過帯域を有する通過帯域特性を実現する。図４（Ｂ）は図４（Ａ）に示す構造における、一方のＤＭＳの弾性表面波のエネルギー分布を模式的に表している。
【００２８】
図３に示す送信フィルタ３は、送信端子３１とアンテナ端子１１１との間に接続された複数の直列共振器ＳＲと複数の並列共振器ＰＲにより構成されるラダー型フィルタから構成されている。並列共振器ＰＲはグランド端子１１３を介して接地されている。送信端子３１から入力された信号のうち所望の通過帯域の信号がアンテナ端子１１１から出力されるように設計されている。
【００２９】
受信フィルタ２及び送信フィルタ３を構成する弾性表面波共振器は、それぞれＩＤＴの両端に反射器ＲＥＦを配置している。これにより、弾性表面波の漏れを防ぎ、損失の低減等を図っている。また、並列共振器ＰＲはそれぞれグランド端子１１２、１１３を介して接地されている。また、受信フィルタ２におけるＤＭＳの入力側及び出力側もそれぞれグランド端子１１４in、１１４outを介して接地されている。なお、ラダー型フィルタは一つの直列共振器と一つの並列共振器から構成される一段のラダー型フィルタであってもよい。受信フィルタ２及び送信フィルタ３は、圧電基板上にスパッタリング法または蒸着法などの成膜技術、ならびにフォトリソグラフィー法などのパターニング技術を適用して、金属層からなるＩＤＴ、反射電極、配線を形成することにより形成されている。当該金属層は、例えばアルミニウム（Ａｌ）を主体として形成され、例えば銅（Ｃｕ）を含んでもよい。また、送信フィルタ３にはＦＢＡＲを用いてラダー型フィルタを構成してもよい。ＦＢＡＲはその特性上、より高周波帯域において用いられる場合に有利である。ＦＢＡＲは下部電極、窒化アルミニウムなどからなる圧電膜、及び上部電極がこの順に積層され、これらが重なり合う領域が振動することにより共振器として作用する。当該重なり合う領域が振動するため、一般には支持基板との間に空間を確保する必要があるが、音響ミラーにより振動を閉じ込める手法を適用してもよい。
【００３０】
図６は、実施例１に係るデュプレクサのスリット１１５ＢとＤＭＳの重なりを示す図である。受信フィルタ２、送信フィルタ３、ダイアタッチ層５及び内層６の各構成要素の位置関係の理解を助けるために、図３に対し、図２（Ａ）に示したダイアタッチ層５及び図２（Ｂ）に示した内層６を重ねて、透視図としている。斜線でハッチングされた領域が内層６のパターンを、複数の点（ドット）で示された領域がダイアタッチ層５及びシールリング部１０のパターンをそれぞれ示している。パッケージ基板１を上方（フィルタをフリップチップ実装する側）から透視した場合に、上記ハッチング領域と上記複数の点（ドット）で示された領域が重なっている領域が、ダイアタッチ層５及びシールリング部１０と内層６とが第一の基板を介して重畳している領域を示している。受信フィルタ２チップの機能素子と内層６の重畳関係をみると、ＤＭＳの少なくとも一部が内層６のスリット１１５Ｂと重なっている構成であることがわかる。一般に、グランドインダクタンスの設計上、グランドインダクタンスを大きくすることは、種種の手法により容易であるが、小さくすることは困難である。よって、特にグランドインダクタンスを大きくしたい場合を除いては、設計上、グランドインダクタンスは最小の状態であることが望ましい。ＤＭＳの少なくとも一部が内層６のスリット１１５Ｂと重なっている構成によれば、最小限の配線により、グランドインダクタンスの無用な増大を防止し、フィルタチップの配線設計上のスペース効率が向上することができ、フィルタチップ上のグランドパッド配置の設計自由度が広くなり、ＤＭＳの入出力グランドのインダクタンスを適正値にする為のチップレイアウトの調整が容易になる。以下に、図６及び図７を参照しつつ、その理由を説明する。
【００３１】
図７は、図６からフィルタ及びバンプを省略し、内層６とシールリング部１０を導通させるビア１０１と、内層６とダイアタッチ層を導通させる複数のビア１０２と、バンプパッド１０８をそれぞれ示している。なお、本実施例においては、内層６とシールリング部１０を導通させるビア１０１の直径は６０μm、内層６とダイアタッチ層を導通させる複数のビア１０２の直径はそれぞれ７５μmである。また、フィルタをフリップチップ実装する際のバンプとダイアタッチ層５の接続領域をバンプパッド１０８として示している。図７におけるその他の構成は図６と同様である。ここで、グランドの経路（電流の流れ）は最短経路を取る傾向にあるため、ＤＭＳの入力グランドと出力グランドを内層６において分離し且つグランドインダクタンスの無用な増大を防止するためには、受信フィルタのＤＭＳの入力側グランド端子１１４in及び出力側グランド端子１１４outとダイアタッチ層５とが導通される位置は、それぞれ内層６の入力側グランド端子１１４Ｂin及び出力側グランド端子１１４Ｂoutの真上となるように配置する必要がある。
【００３２】
逆に、ＤＭＳがスリットと重ならない位置に配置されると、受信フィルタ２チップ上において、ＤＭＳからＤＭＳの入力又は出力グランド端子までの配線は、ＤＭＳの入力側グランド端子１１４in及び出力側グランド端子１１４outを内層６の入力側グランド端子１１４Ｂin及び出力側グランド端子１１４Ｂoutの真上となるように配置するために、少なくともスリットを超えるための長さの配線が必要となることにより、グランドインダクタンスの増大を招来する。あるいは、ダイアタッチ層５から内層６のグランド端子１１４Ｂin又は１１４Ｂoutに接続する際の距離が偏ることにより、最短経路側（１１４Ｂin又は１１４Ｂout）には電流が集中することにより、他の経路（１１４Ｂout又は１１４Ｂin）にはその距離が長いことにより、グランドインダクタンスの増大を招来する。よって、ＤＭＳがスリットと重ならない位置に配置されると、スペースの効率悪化及び無用なグランド配線によるグランドインダクタンスの増大を招来することになる。
【００３３】
以上の理由により、ＤＭＳの少なくとも一部が内層６のスリット１１５Ｂと重なっている構成によれば、最小限の長さの配線により、グランドインダクタンスの無用な増大を防止し、フィルタチップの配線設計上のスペース効率が向上することができ、フィルタチップ上のグランドパッド配置の設計自由度が広くなり、ＤＭＳの入出力グランドのインダクタンスを適正値にする為のチップレイアウトの調整が容易になる。また、本実施例においては、スリット１１５Ｂの長手方向と並列分割したＤＭＳの配置方向が同じ方向である。このように同じ方向に設計することで、スペース効率がさらに向上する。
【００３４】
図６を参照すると、図３に示した端子２１、３１、１１１、１１２、１１３、１１４in、１１４outが、それぞれ図２（Ａ）に示されたダイアタッチ層５のパターン２１Ａ、３１Ａ、１１１Ａ、１１２Ａ、１１３Ａ、１１４Ａに対応して、バンプ８を介して電気的に導通している構成となっていることが理解できる。また、受信フィルタ２のバンプ８は、内層６のパターンと、少なくとも一部が重なるように配置されている。本実施例において、アンテナ端子１１１を接続するためのバンプ８以外は、重なっている。これにより、パッケージ基板の積層ずれによって変動する層間結合容量などのばらつきを抑えることができ、特性変動を最小限に抑えることができるとともに、コプラナリティを向上することができる。さらに、グランド端子を接続するためのバンプ８は、内層６のグランドパターンの少なくとも一部と重なっているが、スリット１１５Ｂとは重なっていない。本実施例においては、全てのグランド端子を接続するためのバンプ８が、内層６のグランドパターンと重なっている。特に、ＤＭＳの入出力のグランド端子を接続するためのバンプ８は、複数あり、密集して配置される。本実施例では、ＤＭＳの入力のグランド端子を接続するためのバンプが３個、ＤＭＳの出力のグランド端子を接続するためのバンプが２個ある。また、コプラナリティの悪化を招来するビアは、グランドを強化するために、ダイアタッチ層５と内層６の間に複数配置する場合が多いこと、に鑑みれば、ＤＭＳの入出力のグランド端子を接続するためのバンプ８は、全てダイアタッチ層５と内層６が重なる領域に配置して、コプラナリティの悪化を防止することが望ましい。
【実施例２】
【００３５】
実施例２に係るデュプレクサにおいては、図７に示すように、機能素子を取り囲むシールリング部１０と、内層６パターンの入力側グランド端子１１４Ｂinとが、ビア１０１により電気的に導通している。かかる構成によれば、シールリング部１０により電磁的な遮蔽効果が得られ、使用時に他の電子部品等による外部影響を受けにくくすることができる。さらに、封止材４の材料をはんだ等の導電性材料を用いることによって、遮蔽効果はさらに大きくなる。図７にはシールリング部１０と受信フィルタ２のグランドが電気的に導通した例を示しているが、送信フィルタ３のグランドのみとシールリング部１０を導通させてもよいし、送受信両方のフィルタのグランドと導通させてもよい。その他の構成は実施例１に係るデュプレクサと同様の構成であるので説明を省略する。
【００３６】
図８は、実施例２に係るデュプレクサの特性を示す図である。送信帯域は1850〜1910MHzであり、受信帯域は1930〜1990MHzに設定されている。内層６における受信フィルタ２のＤＭＳの入出力グランドが共通している場合（分離前）と内層６における受信フィルタ２のＤＭＳの入力側グランド端子１１４Ｂinと出力側グランド端子１１４Ｂoutが分離して形成されている場合（分離後）とで、アイソレーション特性が向上していることがわかる。
【符号の説明】
【００３７】
１  パッケージ基板
２  受信フィルタ
３  送信フィルタ
４  封止材
５  ダイアタッチ層
６  内層
７  フットパターン
９  空隙
１０  シールリング部
１１  第一の基板
１２  第二の基板
２１  受信端子
３１  送信端子
７１  グランド端子
１０１、１０２  ビア
１１１  アンテナ端子
１１２  受信フィルタ２の並列共振器グランド端子
１１３  送信フィルタ３の並列共振器グランド端子
１１４  ＤＭＳのグランド端子
１１５Ｂ  スリット
【図４】
0005846833.tif 000002
【図１】
0005846833.tif 000003
【図２】
0005846833.tif 000004
【図３】
0005846833.tif 000005
【図５】
0005846833.tif 000006
【図６】
0005846833.tif 000007
【図７】
0005846833.tif 000008
【図８】
0005846833.tif 000009