(57)【特許請求の範囲】
【請求項１】
電源装置の力率を改善する力率改善手段を備えた電源装置において、
交流電源から供給される交流電力を直流電力に整流する整流手段と、
前記整流手段から出力される前記直流電力を異なる大きさの直流電力に変換して負荷側に出力する力率改善手段と、
前記力率改善手段が有するスイッチ素子の駆動信号を出力するスイッチ素子駆動手段と、
前記交流電源からの入力電圧を検出する入力電圧検出手段と、
前記力率改善手段の出力電圧を検出するＰＦＣ電圧検出手段と、
検出された前記出力電圧を入力して、該出力電圧の大きさに応じて前記力率改善手段が有するスイッチ素子のオン／オフ動作を制御するＰＷＭ信号を前記スイッチ素子駆動手段に出力するとともに、前記入力電圧を入力し、前記出力電圧の大きさに応じて調整される前記スイッチ素子のオン期間が前記入力電圧に応じて予め定められたオン期間の許容範囲を超えているときは前記ＰＷＭ信号の生成を停止させる制御手段と、を備え、
過電流から前記電源装置を保護するにあたって、当該過電流であるか否かの判断の閾値を前記入力電圧及び出力電圧の変動に応じて変更することを特徴とする電源装置。
【請求項２】
前記制御手段は、
検出された前記出力電圧を入力して、該出力電圧の大きさに応じて前記力率改善手段が有するスイッチ素子のオン／オフ動作を制御するＰＷＭ信号を前記スイッチ素子駆動手段に出力するＰＦＣ制御手段と、
前記入力電圧を入力し、前記出力電圧の大きさに応じて調整される前記スイッチ素子のオン期間が前記入力電圧に応じて予め定められたオン期間の許容範囲を超えているときは前記ＰＦＣ制御手段から出力されるＰＷＭ信号の生成を停止させる過電流保護手段と、
を備えることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記過電流保護手段は、
前記入力電圧をアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、
入力電圧に応じたスイッチ素子の前記オン期間の許容範囲を記憶する記憶部を有し、前記デジタル信号の大きさの情報と前記スイッチ素子のオン期間の情報とを入力し、前記スイッチ素子のオン期間と前記オン期間の許容範囲との比較を行い、前記オン期間が前記オン期間の許容範囲を超えているときに前記ＰＷＭ信号の生成を停止させる信号を前記ＰＦＣ制御手段に出力する過電流判定部と、
を備えることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記過電流判定部は、
前記ＰＦＣ制御手段から前記出力電圧の大きさの情報を入力し、該出力電圧の時間的な変動の大きさが予め定めた所定の範囲に入った後に前記比較を実行することを特徴とする請求項３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の力率を改善する力率改善回路を備えた電源装置に関する。
【背景技術】
【０００２】
力率改善（ＰＦＣ（Power  Factor  Correction）回路（以下、「力率改善回路」又は単に「ＰＦＣ」とする）を備える電源装置において、過電流から電源装置を保護するために、回路に流れる電流を検出する方法が従来から知られている。この方法は、一般的には力率改善回路の電流経路に検出抵抗を挿入して電流の大きさを検出し、フィードバックするようになっている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５２７６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、その段落（００２１）及び図９において電源装置の過電流保護回路に検出抵抗Ｒｓ１，Ｒｓ２を備えた内容が開示されている。また、その段落（００４０）及び図１７において電源装置の過電流保護回路にシャント抵抗を備えた内容も開示されている。しかしながら、この特許文献１に開示されたような過電流保護回路には、以下のような問題点がある。
【０００５】
第１の問題点として、大電力用の検出抵抗が必要になるため、電源装置自体のコストアップにつながる。また、第２の問題点として、検出抵抗による電力損失が発生し、電源装置の全体効率が低下する。また、第３の問題点として、検出抵抗の実装されている周辺の回路素子に前記検出抵抗の発熱による悪影響を与えるおそれがある。
【０００６】
本発明の目的は、上述の諸問題を解決する力率改善回路を備えた電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の請求項１に係る電源装置は、
電源装置の力率を改善する力率改善手段を備えた電源装置において、
交流電源から供給される交流電力を直流電力に整流する整流手段と、
前記整流手段から出力される前記直流電力を異なる大きさの直流電力に変換して負荷側に出力する力率改善手段と、
前記力率改善手段が有するスイッチ素子の駆動信号を出力するスイッチ素子駆動手段と、
前記交流電源からの入力電圧を検出する入力電圧検出手段と、
前記力率改善手段の出力電圧を検出するＰＦＣ電圧検出手段と、
検出された前記出力電圧を入力して、該出力電圧の大きさに応じて前記力率改善手段が有するスイッチ素子のオン／オフ動作を制御するＰＷＭ信号を前記スイッチ素子駆動手段に出力するとともに、前記入力電圧を入力し、前記出力電圧の大きさに応じて調整される前記スイッチ素子のオン期間が前記入力電圧に応じて予め定められたオン期間の許容範囲を超えているときは前記ＰＷＭ信号の生成を停止させる制御手段と、を備え、
過電流から前記電源装置を保護するにあたって、当該過電流であるか否かの判断の閾値を前記入力電圧及び出力電圧の変動に応じて変更することを特徴としている。
【０００８】
本発明の請求項１に記載の電源装置によると、大電力用の検出抵抗を必要としないため、電源装置全体のコストアップにつながらず、かつ、検出抵抗による電力損失の発生を防止し、電源装置の全体効率の低下を回避することできる。また、検出抵抗を必要としないため、検出抵抗を備えた従来の過電流保護回路のように検出抵抗の実装されている周辺の回路素子に前記検出抵抗の発熱による悪影響を与えるおそれがない。
【０００９】
また、本発明の請求項２に係る電源装置は、請求項１に記載の電源装置において、
前記制御手段は、
検出された前記出力電圧を入力して、該出力電圧の大きさに応じて前記力率改善手段が有するスイッチ素子のオン／オフ動作を制御するＰＷＭ信号を前記スイッチ素子駆動手段に出力するＰＦＣ制御手段と、
前記入力電圧を入力し、前記出力電圧の大きさに応じて調整される前記スイッチ素子のオン期間が前記入力電圧に応じて予め定められたオン期間の許容範囲を超えているときは前記ＰＦＣ制御手段から出力されるＰＷＭ信号の生成を停止させる過電流保護手段と、を備えることを特徴としている。
【００１０】
本発明の請求項２に記載の電源装置によると、制御手段がこのようなＰＦＣ制御手段と過電流保護手段を有することで、請求項１の作用を確実に発揮できる。
【００１１】
また、本発明の請求項３に係る電源装置は、請求項２に記載の電源装置において、
前記過電流保護手段は、
前記入力電圧をアナログ信号からデジタル信号に変換するＡ／Ｄ変換部と、
入力電圧に応じたスイッチ素子の前記オン期間の許容範囲を記憶する記憶部を有し、前記デジタル信号の大きさの情報と前記スイッチ素子のオン期間の情報とを入力し、前記スイッチ素子のオン期間と前記オン期間の許容範囲との比較を行い、前記オン期間が前記オン期間の許容範囲を超えているときに前記ＰＷＭ信号の生成を停止させる信号を前記ＰＦＣ制御手段に出力する過電流判定部と、
を備えることを特徴としている。
【００１２】
本発明の請求項３に記載の電源装置によると、過電流保護手段がこのようなＡ／Ｄ変換部と、記憶部と、過電流判定部を有することで、請求項２の作用を確実に発揮できる。
【００１３】
また、本発明の請求項４に係る電源装置は、請求項３に記載の電源装置において、
前記過電流判定部は、
前記ＰＦＣ制御手段から前記出力電圧の大きさの情報を入力し、該出力電圧の時間的な変動の大きさが予め定めた所定の範囲に入った後に前記比較を実行することを特徴としている。
【００１４】
本発明の請求項４に記載の電源装置によると、過電流判定部がこのような機能を有することで、過電流判定部の誤作動を確実に防止する。
【発明の効果】
【００１５】
本発明によると、力率改善回路において従来使用されていた検出抵抗をなくすことで、その分の電源損失をなくし全体効率を高めた電源装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る電源装置１の基本回路構成を示すブロック図である。
【図２】本発明に係る電源装置１の第１実施形態における電源装置１ａの回路構成を示すブロック図である。
【図３】図２に示す過電流判定部１３の記憶部で記憶する、入力電圧Ｖｉとスイッチ素子のオン期間との関係に基づく過電流領域を示す図（テーブルメモリ）である。
【図４】本発明の第２実施形態における電源装置１ｂの回路構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る電源装置を図面に基づいて詳細に説明する。図１は、本発明に係る電源装置１の基本回路構成を示すブロック図である。
【００１８】
本発明に係る電源装置１は、整流回路（整流手段）２と、力率改善回路（力率改善手段）３と、スイッチ素子ドライブ回路（スイッチ素子駆動手段）４と、入力電圧検出回路（入力電圧検出手段）５と、ＰＦＣ電圧検出回路（ＰＦＣ電圧検出手段）６と、ＰＦＣ制御部（ＰＦＣ制御手段）８及び過電流保護部（過電流保護手段）９を含む制御回路部（制御手段）７とを有している。
【００１９】
図１に示す整流回路２は、交流電源Ｖａｃから供給される交流電力を直流電力に整流する役目を果たす。また、力率改善回路３は、整流回路２から出力される直流電力を異なる大きさの直流電力に変換して負荷１００に出力する役目を果たす。また、スイッチ素子ドライブ回路４は、力率改善回路３のスイッチ素子（図１では図示せず）の駆動信号を出力する役目を果たす。また、入力電圧検出回路５は、交流電源Ｖａｃからの入力電圧を検出する役目を果たす。また、ＰＦＣ電圧検出回路６は、電源装置１の力率改善回路３の出力電圧を検出する役目を果たす。また、本発明の特徴的部分をなす制御回路部７は、上述したように、ＰＦＣ制御手段としてのＰＦＣ制御部８と、過電流保護手段としての過電流保護部９を備えている。
【００２０】
制御回路部７のＰＦＣ制御部８は、ＰＦＣ電圧検出回路６で検出された出力電圧Ｖｏを入力して、出力電圧Ｖｏの大きさに応じて力率改善回路３が有するスイッチ素子のオン／オフ動作を制御するＰＷＭ（Pulse  Width  Modulation）信号をスイッチ素子ドライブ回路４に出力する役目を果たしている。
【００２１】
また、制御回路部７の過電流保護部９は、入力電圧回路５で検出された入力電圧Ｖｉを入力して、ＰＦＣ電圧検出回路６で検出される出力電圧Ｖｏの大きさに応じて調整されるスイッチ素子のオン期間が入力電圧Ｖｉに応じて予め定められたオン期間の許容範囲を超えているときはＰＦＣ制御部８から出力されるＰＷＭ信号の生成を停止させる役目を果たしている。
【００２２】
なお、制御回路部７は、マイコンなどによりソフトウェア処理されるようにしても可能であるが、後述する第１及び第２実施形態の説明においては、ハードウェアから構成された制御回路部として説明する。
【００２３】
続いて、上述した本発明に係る電源装置１の具体的形態及びその動作を第１実施形態及び第２実施形態として説明する。最初に本発明に係る電源装置１の第１実施形態としての電源装置１ａについて説明する。図２は、第１実施形態における電源装置１ａの回路構成を示すブロック図であるが、図１に示す構成と同等の構成については、図面に対応する符号を付すとともに詳細な説明を省略し、図１と異なる構成について主に説明する。
【００２４】
図２に示す電源装置１ａは、第１昇圧回路Ｐ１と第２昇圧回路Ｐ２を含む昇圧型力率改善回路であって整流回路の機能も兼ね備えた昇圧型力率改善回路３ａと、スイッチ素子ドライブ回路４と、入力電圧検出回路５と、ＰＦＣ電圧検出回路６と、ＰＦＣ制御部８と過電流保護部９を含む制御回路部７を備えている。なお、ＰＦＣ制御部８は、Ａ／Ｄ変換部１０とＰＷＭ信号生成回路部１１を有している。また、過電流保護部９は、Ａ／Ｄ変換部１２と過電流判定部１３を有している。
【００２５】
ここで、本発明の第１実施形態に係る電源装置１ａにおいて、整流機能を含んだ昇圧型力率改善回路３ａの回路構成について具体的に説明する。交流電源Ｖａｃの一方の端子には、第１コイルＬ１の一方の端子が接続されるとともに、第２ダイオードＤ２のカソードが接続されている。また、交流電源Ｖａｃの他方の端子には、第２コイルＬ２の一方の端子が接続されるとともに、第１ダイオードＤ１のカソードが接続されている。
【００２６】
第１コイルＬ１の他方の端子には、第３ダイオードＤ３のアノードが接続されるとともに、第１スイッチ素子をなす第１ＦＥＴ（電界効果トランジスタ）Ｑ１のドレインが接続されている。また、第３ダイオードＤ３のカソードには、第１コンデンサＣ１の一方の端子が接続されている。なお、第１コンデンサＣ１の他方の端子は接地されている。
【００２７】
第１ＦＥＴＱ１のゲートは、スイッチ素子ドライブ回路４に接続され、このゲートにスイッチ素子ドライブ回路４の信号ＶＱ１が入力されるようになっている。また、第１ＦＥＴＱ１のソースは接地されている。
【００２８】
第２コイルＬ２の他方の端子には、第４ダイオードＤ４のアノードが接続されるとともに、第２スイッチ素子をなす第２ＦＥＴ（電界効果トランジスタ）Ｑ２のドレインが接続されている。また、第４ダイオードＤ４のカソードには、第３ダイオードＤ３のカソードが接続されている。
【００２９】
第２ＦＥＴＱ２のゲートは、スイッチ素子ドライブ回路４に接続され、このゲートにスイッチ素子ドライブ回路４の信号ＶＱ２が入力されるようになっている。また、第２ＦＥＴＱ２のソースは接地されている。なお、第１ダイオードＤ１のアノード及び第２ダイオードＤ２のアノードは接地されている。
【００３０】
続いて、本発明の第１実施形態に係る電源装置１ａの各構成要素の動作について説明する。最初に基本的な動作について説明する。ＰＦＣ電圧検出回路６は、昇圧型力率改善回路３ａの出力電圧を検出してそれに応じた大きさの直流電圧ＶｏをＰＦＣ制御部８のＡ／Ｄ変換部１０に出力する。Ａ／Ｄ変換部１０は、アナログ信号である直流電圧Ｖｏをデジタル信号Ｓ１に変換してＰＷＭ信号生成回路部１１に出力する。ＰＷＭ信号生成回路部１１は、デジタル信号Ｓ１の大きさに応じて決定されるスイッチ素子をなすＦＥＴＱ１，Ｑ２のオン期間Ｔｏｎを制御するＰＷＭ信号Ｓ２を生成して、スイッチ素子ドライブ回路４に出力する。また、ＰＷＭ信号生成回路部１１は、スイッチ素子のオン期間Ｔｏｎの情報Ｓ３を過電流保護部９の過電流判定部１３に出力する。
【００３１】
スイッチ素子ドライブ回路４は、ＰＷＭ信号Ｓ２に応じた駆動信号ＶＱ１を第１ＦＥＴＱ１に、駆動信号ＶＱ２を第２ＦＥＴＱ２に、それぞれ出力する。即ち、スイッチ素子ドライブ回路４は、ＰＷＭ信号生成回路部１１からのＰＷＭ信号Ｓ２に基づき、パルス幅を変えながら第１ＦＥＴＱ１と第２ＦＥＴＱ２を切り替える役目を果たしている。
【００３２】
続いて、この第１実施形態の特徴的な動作について説明する。入力電圧検出回路５は、交流電源Ｖａｃからの電源電圧（入力電圧）を検出してそれに応じた大きさの交流電圧Ｖｉを過電流保護部９のＡ／Ｄ変換部１２に出力する。また、Ａ／Ｄ変換部１２は、アナログ信号である交流電圧Ｖａｃをデジタル信号Ｓ４に変換して過電流判定部１３に出力する。
【００３３】
過電流判定部１３は、その内部に記憶部（図２では図示せず）入力電圧とスイッチ素子のオン期間との関係に基づく過電流領域を特定したテーブル（図３参照）を記憶している。そして、この記憶部を介して、ＰＷＭ信号生成回路部１１より入力される情報Ｓ３に含まれるスイッチ素子のオン期間Ｔｏｎが入力電圧Ｖｉに応じたスイッチ素子のオン期間Ｔｏｎの許容範囲内か否かを判断する。即ち、過電流判定部１３は、入力電圧Ｖｉに応じたデジタル信号Ｓ４とスイッチ素子のオン期間Ｔｏｎの情報Ｓ３と入力して、スイッチ素子のオン期間Ｔｏｎが記憶された許容範囲を超えていると判定したときは、ＰＷＭ信号Ｓ２の生成を停止させる停止信号Ｂ１をＰＦＣ制御部８のＰＷＭ信号生成回路部１１に出力するようになっている。
【００３４】
ここで、上述した過電流判定部１３における過電流の判定の仕方について説明する。図３は、過電流判定部１３の記憶部で記憶する、入力電圧Ｖｉとスイッチ素子のオン期間との関係に基づく過電流領域を示す図（テーブルメモリ）である。
【００３５】
力率改善回路３において、入力電圧Ｖｉとスイッチ素子のオン期間Ｔｏｎの関係から力率改善回路３の出力に流れる電流の大きさが予測できることから、入力電圧Ｖｉに対して、過電流となるスイッチ素子のオン期間Ｔｏｎの下限値を求めることで、過電流領域を設定することができる。なお、この過電流領域は、電源の種類ごとに、負荷条件などを考慮し、予め得られる実証データなどをもとに適切に決定される。
【００３６】
図３に示すように、過電流領域の下限値（閾値）未満が入力電圧Ｖｉに応じたスイッチ素子のオン期間Ｔｏｎの許容範囲となる。たとえば、入力電圧Ｖｉが１００ＶではＴｏｎ＝ｔ７（μＳ）以上となる場合、入力電圧Ｖｉが１２０ＶではＴｏｎ＝ｔ６（μＳ）以上となる場合、入力電圧Ｖｉが１６０ＶではＴｏｎ＝ｔ４（μＳ）以上となる場合、過電流領域として判定され、過電流判定部１３よりＰＷＭ信号生成回路部１１に停止信号Ｂ１が出力される。この停止信号Ｂ１に基づき、ＰＭＷ信号生成回路部１１からスイッチ素子ドライブ回路４へのＰＭＷ信号Ｓ２の伝達を強制的に停止する。その後は、交流電源Ｖａｃからの電源電圧の供給を停止し、再度、電源電圧を供給することにより、再起動を行う。
【００３７】
このように、制御回路部７は、ＰＦＣ電圧検出回路６によって検出される直流電圧Ｖｏを入力し、直流電圧Ｖｏの大きさに応じて昇圧型力率改善回路３ａが有するスイッチ素子をなすＦＥＴＱ１，Ｑ２のオン／オフ動作を制御するＰＷＭ信号をスイッチ素子ドライブ回路４に出力するとともに、入力電圧Ｖｉを入力し、直流電圧Ｖｏの大きさに応じて調整されるＦＥＴＱ１，Ｑ２のオン期間Ｔｏｎが入力電圧Ｖｉに応じて予め定められたオン期間の許容範囲を超える（＝過電流の下限値以上となる）場合は、上述した方法で過電流判定部１３がＰＷＭ信号生成回路部１１に停止信号Ｂ１を送ることで、入力電圧Ｖｉに応じたＰＷＭ信号Ｓ２が図３に示す過電流領域に入り込まないようにする。
【００３８】
本発明の第１実施形態に係る電源装置１ａが上述した構成及び機能を有することで、先行技術文献で紹介したような従来型の電源装置において過電流を検出するために必要であった大電力用の検出抵抗が不要になる。その結果、電源装置自体のコスト低減が図れるとともに、検出抵抗が不要となることでこの検出抵抗による電力損失がなくなり、電源装置の全体効率を向上させることができる。また、検出抵抗が不要となることで、従来の検出抵抗を備えた過電流保護回路のように検出抵抗の実装されている周辺の回路素子に前記検出抵抗の発熱による悪影響を与えるおそれがなくなる。
【００３９】
続いて、本発明の第２実施形態に係る電源装置１ｂについて説明する。なお、この説明にあたっては、第１実施形態に対応する部分については図面に対応する符号を付すとともにその具体的説明を省略し、第１実施形態と相違する部分のみについて説明する。
【００４０】
図４は、本発明の第２実施形態における電源装置１ｂの回路構成を示すブロック図である。図４に示す電源装置１ｂは、第１実施形態における電源装置１ａとは以下の点で異なっている。第１の相違点として、制御回路部７ａに含まれるＰＦＣ制御部８ａのＡ／Ｄ変換部１０は、デジタル信号Ｓ１をＰＷＭ信号生成回路部１１に出力するとともに、制御回路部７ａに含まれる過電流保護部９ａの過電流判定部１３にも出力するようになっている。また、第２の相違点として、過電流判定部１３は、デジタル信号Ｓ１の時間的な変動の大きさが予め定められた所定の範囲に入ったことが確認された後に、スイッチ素子をなす第１ＦＥＴＱ１や第２ＦＥＴＱ２のオン期間Ｔｏｎが記憶された許容範囲を超えているかどうかの判定を行うようになっている。
【００４１】
交流電源Ｖａｃをオンした瞬間あるいは急激な負荷の増大など、入出力条件が急激に変化した場合、ＰＦＣ電圧の大きさが不安定になることがあるが、第２実施形態に係る電源装置１ｂがこのような特別な構成を有することによって、ＰＦＣ電圧の大きさが安定したときに過電流判定部１３が判定を行うことができるようになる。その結果、過電流に対する判定の精度が向上する（誤判定がなくなる）という追加的効果を生じさせることができる。
【００４２】
なお、本発明における整流回路、力率改善回路の回路構成は、本発明の作用を発揮し得る範囲内であれば、上述した各実施形態における態様に特に限定されない。即ち、たとえば整流回路は、上述した各実施形態のように力率改善回路の中に含まれる必要はなく、独立して構成されていても良い。
【００４３】
また、電源装置１の少なくとも一部は、上述したようにハードウェアで構成しても良いし、上述と異なりソフトウェアで構成しても良い。
【００４４】
また、上述した各実施形態のアナログ回路は本発明を説明する上でのあくまで一例を示したものに過ぎず、本発明の発揮する作用を逸脱しない範囲で様々なアナログ回路を適用可能であることは言うまでもない。
【符号の説明】
【００４５】
１，１ａ，１ｂ    電源装置
２    整流回路
３，３ａ    （昇圧型）力率改善回路
４    スイッチ素子ドライブ回路
５    入力電圧検出回路
６    ＰＦＣ電圧検出回路
７，７ａ    制御回路部
８，８ａ    ＰＦＣ制御部
９，９ａ    過電流保護部
１１    ＰＷＭ信号生成回路部
１３    過電流判定部
１００    負荷
Ｂ１    停止信号
Ｐ１    第１昇圧回路
Ｐ２    第２昇圧回路
Ｑ１    第１ＦＥＴ（スイッチ素子）
Ｑ２    第２ＦＥＴ（スイッチ素子）
Ｓ１    デジタル信号
Ｓ２    ＰＷＭ信号
Ｓ３    情報
Ｓ４    デジタル信号
Ｔｏｎ    スイッチ素子のオン期間
Ｖａｃ    交流電源
Ｖｉ    入力電圧
Ｖｏ    出力電圧（直流電圧）
ＶＱ１，ＶＱ２    駆動信号
【図１】
0005939848.tif 000002
【図２】
0005939848.tif 000003
【図３】
0005939848.tif 000004
【図４】
0005939848.tif 000005