(57)【特許請求の範囲】
【請求項１】
供給電源が接続され電源電圧が供給される入力端子と、システム負荷が接続され且つ出力電圧を出力する出力端子と、負極が接地に接続されたバッテリの正極が、接続されるバッテリ端子と、スイッチ端子と、
一端が前記スイッチ端子に接続されたコイルと、
一端が前記コイルの他端に接続され、他端が前記バッテリ端子に接続された抵抗と、
前記コイルの他端と接地との間に接続されたキャパシタと、
カソードが前記スイッチ端子に接続され、アノードが前記接地に接続されたダイオードと、
前記システム負荷への電流の供給を制御し且つ前記バッテリの充電を制御する充電制御回路と、を備え、
前記充電制御回路は、
電流経路の一端が前記入力端子に接続された第１の入力トランジスタと、
電流経路の一端が前記第１の入力トランジスタの電流経路の他端に接続され、電流経路の他端が前記出力端子に接続された第２の入力トランジスタと、
前記第１の入力トランジスタに流れる第１の入力電流を検出し、前記第１の入力電流の値と第１の電流閾値との差に応じた電流検出信号を出力する第１の電流検出回路と、
前記第２の入力トランジスタに流れる第２の入力電流を検出し、前記第２の入力電流の値が第２の電流閾値以下になるように、前記第２の入力トランジスタを制御する第２の電流検出回路と、
電流経路の一端が前記第１の入力トランジスタの電流経路の前記他端に接続され、電流経路の他端が前記スイッチ端子に接続された出力トランジスタと、
前記第１の入力トランジスタ、前記第２の入力トランジスタ、および前記出力トランジスタを制御する制御部と、を備え、
前記制御部は、
前記第１の入力トランジスタをオンした状態において、
前記電流検出信号に応じて、前記第１の入力電流が前記第１の電流閾値未満の場合には、前記抵抗に流れる充電電流が予め設定された目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、
一方、前記第１の入力電流が前記第１の電流閾値に達した場合には、前記第１の入力電流の値が前記第１の電流閾値以下になるように、前記出力トランジスタをＰＷＭ制御する
ことを特徴とする充電制御システム。
【請求項２】
前記充電制御回路は、
電流経路の一端が前記出力端子に接続され、電流経路の他端が前記バッテリ端子に接続された補助トランジスタを更に備え、
前記制御部は、
前記出力電圧が前記バッテリのバッテリ電圧を超えている場合に、前記補助トランジスタをオフし、
一方、前記出力電圧が前記バッテリのバッテリ電圧以下の場合に、前記補助トランジスタをオンする
ことを特徴とする請求項１に記載の充電制御システム。
【請求項３】
前記制御部は、
前記出力電圧が予め設定された出力基準電圧を超えている場合には、前記充電電流が前記目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、
一方、前記出力電圧が前記出力基準電圧未満の場合には、前記充電電流が減少するように、前記出力トランジスタをＰＷＭ制御する
ことを特徴とする請求項１に記載の充電制御システム。
【請求項４】
前記充電制御回路は、
前記供給電源の電力の供給能力が予め設定された判定閾値より大きい場合は、前記第１の電流閾値および前記第２の電流閾値を大きくし、一方、前記供給電源の電力の供給能力が前記判定閾値より小さい場合は、前記第１の電流閾値および前記第２の電流閾値を低くする電源検出回路をさらに備える
ことを特徴とする請求項１に記載の充電制御システム。
【請求項５】
前記第１の電流検出回路は、
電流経路の一端が前記第１の入力トランジスタの前記一端に接続され、ゲートが前記第１の入力トランジスタのゲートに接続され、前記第１の入力トランジスタの１/Ｎ（Ｎ＞１）のサイズを有する第１のミラートランジスタと、
電流経路の一端が前記第１のミラートランジスタの電流経路の他端に接続された第１の電流制御トランジスタと、
前記第１の入力トランジスタの前記他端の電圧と前記第１のミラートランジスタの前記他端の電圧とが等しくなるように、前記第１の電流制御トランジスタを制御する第１の電流制御アンプと、
一端が前記第１の電流制御トランジスタの前記他端に接続され、他端が接地に接続された第１の検出抵抗と、
第１の基準電圧と前記第１の検出抵抗の一端の第１の検出電圧とが入力され、前記第１の基準電圧と前記第１の検出電圧との電位差に応じた前記電流検出信号を出力する第１の電流検出アンプと、を備え、
前記制御部は、
前記電流検出信号に応じて、前記第１の検出電圧が前記第１の基準電圧以下となるように、前記出力トランジスタを制御する
ことを特徴とする請求項１に記載の充電制御システム。
【請求項６】
前記供給電源の電力の供給能力が判定閾値より大きい場合は、前記第１の基準電圧を第１の電圧値に設定し、
一方、前記供給電源の電力の供給能力が前記判定閾値より小さい場合は、前記第１の基準電圧を前記第１の電圧値よりも低い第２の電圧値に設定する
ことを特徴とする請求項５に記載の充電制御システム。
【請求項７】
前記第２の電流検出回路は、
電流経路の一端が前記第２の入力トランジスタの前記一端に接続され、ゲートが前記第２の入力トランジスタのゲートに接続され、前記第２の入力トランジスタの１/Ｎ（Ｎ＞１）のサイズを有する第２のミラートランジスタと、
電流経路の一端が前記第２のミラートランジスタの前記他端に接続された第２の電流制御トランジスタと、
前記第２の入力トランジスタの電流経路の他端の電圧と前記第２のミラートランジスタの電流経路の他端の電圧とが等しくなるように、前記第２の電流制御トランジスタを制御する第２の電流制御アンプと、
一端が前記第２の電流制御トランジスタの前記他端に接続され、他端が接地に接続された第２の検出抵抗と、
前記第２の検出抵抗の一端の第２の検出電圧が第２の基準電圧以下になるように、前記第２のミラートランジスタのゲート電圧を制御する第２の電流検出アンプと、を備える
ことを特徴とする請求項１に記載の充電制御システム。
【請求項８】
前記供給電源の電力の供給能力が予め設定された判定閾値より大きい場合は、前記第２の基準電圧を第３の電圧値に設定し、
一方、前記供給電源の電力の供給能力が前記判定閾値より小さい場合は、前記第２の基準電圧を前記第３の電圧値よりも低い第４の電圧値に設定する
ことを特徴とする請求項７に記載の充電制御システム。
【請求項９】
前記制御部は、
前記補助トランジスタをオフしている場合には、前記第１の電流閾値と前記第２の電流閾値とが等しくなるように制御し、
前記補助トランジスタをオンしている場合には、前記第２の電流閾値を低くなるように制御する
ことを特徴とする請求項２に記載の充電制御システム。
【請求項１０】
前記充電制御回路は、
前記出力電圧と予め設定された出力基準電圧とが入力され、前記出力電圧と前記出力基準電圧との電位差に応じた第１の増幅信号を出力する第１のアンプをさらに備え、
前記制御部は、
前記出力電圧が前記出力基準電圧を超えていることを前記第１の増幅信号が規定する場合には、前記充電電流が前記目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、
一方、前記出力電圧が前記出力基準電圧未満であることを前記第１の増幅信号が規定する場合には、前記充電電流が減少するように、前記出力トランジスタをＰＷＭ制御し、
前記充電制御回路は、
前記抵抗の一端の電圧と前記抵抗の他端の電圧とが入力され、前記抵抗の一端の電圧と前記抵抗の他端の電圧との電位差に応じた第２の増幅信号を出力する第２のアンプをさらに備え、
前記制御部は、
前記第２の増幅信号に基づいて、前記充電電流が予め設定された目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、
前記充電制御回路は、
前記出力電圧と前記バッテリ電圧とが入力され、前記出力電圧と前記バッテリ電圧とを比較した結果に応じて、比較結果信号を出力するコンパレータをさらに備え、
前記制御部は、
前記出力電圧が前記バッテリ電圧を超えていることを前記比較結果信号が規定する場合に、前記補助トランジスタをオフし、
一方、前記出力電圧が前記バッテリ電圧以下であることを前記比較結果信号が規定する場合に、前記補助トランジスタをオンする
ことを特徴とする請求項２に記載の充電制御システム。
【請求項１１】
供給電源が接続され電源電圧が供給される入力端子と、システム負荷が接続され且つ出力電圧を出力する出力端子と、負極が接地に接続されたバッテリの正極が、接続されるバッテリ端子と、スイッチ端子と、一端が前記スイッチ端子に接続されたコイルと、一端が前記コイルの他端に接続され、他端が前記バッテリ端子に接続された抵抗と、前記コイルの他端と接地との間に接続されたキャパシタと、カソードが前記スイッチ端子に接続され、アノードが前記接地に接続されたダイオードと、備えた充電制御システムに適用され、前記システム負荷への電流の供給を制御し且つ前記バッテリの充電を制御する充電制御回路であって、
電流経路の一端が前記入力端子に接続された第１の入力トランジスタと、
電流経路の一端が前記第１の入力トランジスタの電流経路の他端に接続され、電流経路の他端が前記出力端子に接続された第２の入力トランジスタと、
前記第１の入力トランジスタに流れる第１の入力電流を検出し、前記第１の入力電流の値と第１の電流閾値との差に応じた電流検出信号を出力する第１の電流検出回路と、
前記第２の入力トランジスタに流れる第２の入力電流を検出し、前記第２の入力電流の値が第２の電流閾値以下になるように、前記第２の入力トランジスタを制御する第２の電流検出回路と、
電流経路の一端が前記第１の入力トランジスタの電流経路の前記他端に接続され、電流経路の他端が前記スイッチ端子に接続された出力トランジスタと、
前記第１の入力トランジスタ、前記第２の入力トランジスタ、および前記出力トランジスタを制御する制御部と、を備え、
前記制御部は、
前記第１の入力トランジスタをオンした状態において、
前記電流検出信号に応じて、前記第１の入力電流が前記第１の電流閾値未満の場合には、前記抵抗に流れる充電電流が予め設定された目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、
一方、前記第１の入力電流が前記第１の電流閾値に達した場合には、前記第１の入力電流の値が前記第１の電流閾値以下になるように、前記出力トランジスタをＰＷＭ制御する
ことを特徴とする充電制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、充電制御回路および充電制御システムに関する。
【背景技術】
【０００２】
従来、電子機器の充電制御システムには、例えば、ＡＣアダプタ、ＵＳＢなどを供給電源として、電池に充電する経路と、システム負荷に電力を供給する経路との2系統に分けたパワーパスを有するものがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６５７７２
【特許文献２】特開２０１０−９３９６５
【特許文献３】特開平１０−２２５００６
【特許文献４】特開２０１２−１００３７４
【発明の概要】
【発明が解決しようとする課題】
【０００４】
充電効率の向上を図ることが可能な充電制御回路および充電制御システムを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る充電制御システムは、供給電源が接続され電源電圧が供給される入力端子と、システム負荷が接続された出力端子と、負極が接地に接続されたバッテリの正極が、接続されるバッテリ端子と、スイッチ端子と、を備える。充電制御システムは、一端が前記スイッチ端子に接続され、他端が前記バッテリ端子に接続されたコイルを備える。充電制御システムは、前記スイッチ端子と前記バッテリ端子との間に、前記コイルと直列に接続された抵抗を備える。充電制御システムは、前記コイルの他端と接地との間に接続されたキャパシタを備える。充電制御システムは、カソードが前記スイッチ端子に接続され、アノードが前記接地に接続されたダイオードを備える。充電制御システムは、前記システム負荷への電流の供給を制御し且つ前記バッテリの充電を制御する充電制御回路を備える。
【０００６】
前記充電制御回路は、一端が前記入力端子に接続された第１の入力トランジスタを備える。充電制御回路は、アノードが前記第１の入力トランジスタの一端に接続され、カソードが前記第１の入力トランジスタの他端に接続された第１の入力ダイオードを備える。充電制御回路は、一端が前記第１の入力トランジスタの他端に接続され、他端が前記出力端子に接続された第２の入力トランジスタを備える。充電制御回路は、カソードが前記第２の入力トランジスタの一端に接続され、アノードが前記第２の入力トランジスタの他端に接続された第２の入力ダイオードを備える。充電制御回路は、前記第１の入力トランジスタに流れる第１の入力電流を検出し、前記第１の入力電流の値と第１の電流閾値との差に応じた電流検出信号を出力する第１の電流検出回路を備える。充電制御回路は、前記第２の入力トランジスタに流れる第２の入力電流を検出し、前記第２の入力電流の値が第２の電流閾値になるように、前記第２の入力トランジスタを制御する第２の電流検出回路を備える。充電制御回路は、一端が前記第１の入力トランジスタの他端に接続され、他端が前記スイッチ端子に接続された出力トランジスタを備える。充電制御回路は、一端が前記出力端子に接続され、他端が前記バッテリ端子に接続された補助トランジスタを備える。充電制御回路は、前記第１の入力トランジスタ、前記第２の入力トランジスタ、前記補助トランジスタ、および前記出力トランジスタを制御する制御部を備える。
【０００７】
前記制御部は、前記第１の入力トランジスタをオンした状態において、前記電流検出信号に応じて、前記第１の入力電流が前記第１の電流閾値未満の場合には、前記抵抗に流れる充電電流が予め設定された目標電流値になるように、前記出力トランジスタをＰＷＭ制御し、一方、前記第１の入力電流が前記第１の電流閾値に達した場合には、前記第１の入力電流の値が前記第１の電流閾値以下になるように、前記出力トランジスタをＰＷＭ制御する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係る充電制御システム１０００の構成の一例を示す回路図である。
【図２】図２は、供給電源Ａｄの電力の供給能力が高い場合における図１に示す充電制御回路１００の動作時の各信号の一例を示す波形図である。
【図３】図３は、供給電源Ａｄの電力の供給能力が低い場合における図１に示す充電制御回路１００の動作時の各信号の一例を示す波形図である。
【発明を実施するための形態】
【０００９】
以下、実施例について図面に基づいて説明する。
【実施例１】
【００１０】
図１は、実施例１に係る充電制御システム１０００の構成の一例を示す回路図である。
【００１１】
図１に示すように、充電制御システム１０００は、入力端子ＴＩＮと、出力端子ＴＯＵＴと、バッテリ端子ＴＢａｔｔと、スイッチ端子ＴＳＷと、コイルＬと、抵抗Ｒと、キャパシタＣＢと、ダイオードＤと、出力キャパシタＣＯＵＴと、平滑化キャパシタＣＸと、充電制御回路１００と、を備える。
【００１２】
入力端子ＴＩＮは、接地との間に供給電源Ａｄが接続され、この供給電源Ａｄから電源電圧ＶＩＮが供給される。なお、供給電源Ａｄは、例えば、ＡＣアダプタ、ＵＳＢ電源などである。
【００１３】
出力端子ＴＯＵＴは、システム負荷Ｌｏａｄが接続され且つ出力電圧ＶＯＵＴを出力する。
【００１４】
バッテリ端子ＴＢａｔｔは、負極が接地に接続されたバッテリＢの正極が、接続される。
【００１５】
コイルＬは、一端がスイッチ端子ＴＳＷに接続されている。
【００１６】
抵抗Ｒは、一端がコイルＬの他端に接続され、他端がバッテリ端子ＴＢａｔｔに接続されている。
【００１７】
キャパシタＣＢは、コイルＬの他端と接地との間に接続されている。
【００１８】
ダイオードＤは、カソードがスイッチ端子ＴＳＷに接続され、アノードが接地に接続されている。なお、このダイオードＤは、充電制御回路１００に含まれていてもよい。
【００１９】
出力キャパシタＣＯＵＴは、出力端子ＴＯＵＴと接地との間に接続されている。
【００２０】
平滑化キャパシタＣＸは、バッテリ端子ＴＢａｔｔと接地との間に接続されている。
【００２１】
充電制御回路１００は、システム負荷Ｌｏａｄへの電流の供給を制御し且つバッテリＢの充電を制御する。
【００２２】
この充電制御回路１００は、例えば、図１に示すように、第１の入力トランジスタ（ｐＭＯＳトランジスタ）Ｑ１と、第１の入力ダイオードＤ１と、第２の入力トランジスタ（ｐＭＯＳトランジスタ）Ｑ２と、第２の入力ダイオードＤ２と、第１の電流検出回路Ｉｄｅｔ１と、第２の電流検出回路Ｉｄｅｔ２と、出力トランジスタ（ｐＭＯＳトランジスタ）Ｑ４と、出力ダイオードＤ４と、補助トランジスタ（ｐＭＯＳトランジスタ）Ｑ３と、電源検出回路ＳＤと、第１のアンプＡｍｐ１と、第２のアンプＡｍｐ２と、コンパレータＣｏｍｐ１と、制御部ＰＣと、を備える。
【００２３】
第１の入力トランジスタＱ１は、電流経路の一端（ドレイン）が入力端子ＴＩＮに接続されている。
【００２４】
第１の入力ダイオードＤ１は、アノードが第１の入力トランジスタＱ１の一端（ドレイン）に接続され、カソードが第１の入力トランジスタＱ１の電流経路の他端（ソース）に接続されている。
【００２５】
第２の入力トランジスタＱ２は、電流経路の一端（ソース）が第１の入力トランジスタＱ１の他端（ソース）に接続され、電流経路の他端（ドレイン）が出力端子ＴＯＵＴに接続されている。
【００２６】
第２の入力ダイオードＤ２は、カソードが第２の入力トランジスタＱ２の一端（ソース）に接続され、アノードが第２の入力トランジスタＱ２の他端（ドレイン）に接続されている。
【００２７】
第１の電流検出回路Ｉｄｅｔ１は、第１の入力トランジスタＱ１に流れる第１の入力電流ＩＱ１を検出し、この第１の入力電流ＩＱ１の値と第１の電流閾値ｔｈ１との差に応じた電流検出信号ＳＩを出力する。
【００２８】
第１の電流検出回路Ｉｄｅｔ１は、第２の入力電流（システム電流）ＩＱ２と充電電流ＩＣＨＧの合計となる第１の入力電流IQ1（すなわち、供給電源Ａｄの電流ＩＩＮ）を検出する。
【００２９】
この第１の電流検出回路Ｉｄｅｔ１は、例えば、図１に示すように、第１のミラートランジスタ（ｐＭＯＳトランジスタ）Ｑ１ａと、第１のミラーダイオードＤ１ａと、第１の電流制御トランジスタ（ｐＭＯＳトランジスタ）Ｑ１ｂと、第１の電流制御アンプＡ１ｂと、第１の検出抵抗Ｒ１と、第１の電流検出アンプＡ１ｘと、を備える。
【００３０】
第１のミラートランジスタＱ１ａは、電流経路の一端（ドレイン）が第１の入力トランジスタＱ１の一端（ドレイン）に接続され、ゲートが第１の入力トランジスタＱ１のゲートに接続されている。この第１のミラートランジスタＱ１ａは、第１の入力トランジスタＱ１の１/Ｎ（Ｎ＞１）のサイズを有する。
【００３１】
第１のミラーダイオードＤ１ａは、アノードが第１のミラートランジスタＱ１ａの一端（ドレイン）に接続され、カソードが第１のミラートランジスタＱ１ａの電流経路の他端（ソース）に接続されている。
【００３２】
第１の電流制御トランジスタＱ１ｂは、電流経路の一端（ソース）が第１のミラートランジスタＱ１ａの他端（ソース）に接続されている。
【００３３】
第１の電流制御アンプＡ１ｂは、第１の入力トランジスタＱ１の他端（ソース）の電圧と第１のミラートランジスタＱ１ａの他端（ソース）の電圧とが等しくなるように、第１の電流制御トランジスタＱ１ｂを制御する。
【００３４】
これにより、第１の入力トランジスタＱ１および第１のミラートランジスタＱ１ａのソース電圧、ドレイン電圧、およびゲート電圧が等しくなるように制御される。したがって、第１のミラートランジスタＱ１ａには、第１の出力トランジスタＱ１に流れる第１の入力電流ＩＱ１の１／Ｎの電流が流れる。
【００３５】
また、第１の検出抵抗Ｒ１は、一端が第１の電流制御トランジスタＱ１ｂの電流経路の他端（ドレイン）に接続され、他端が接地に接続されている。
【００３６】
第１の電流検出アンプＡ１ｘは、第１の基準電圧Ｖ１と第１の検出抵抗Ｒ１の一端の第１の検出電圧Ｖｄ１とが入力され、第１の基準電圧Ｖ１と第１の検出電圧Ｖｄ１との電位差に応じた電流検出信号ＳＩを出力する。
【００３７】
また、第２の電流検出回路Ｉｄｅｔ２は、第２の入力トランジスタＱ２に流れる第２の入力電流（システム電流）ＩＱ２を検出し、第２の入力電流ＩＱ２の値が第２の電流閾値ｔｈ２以下になるように、第２の入力トランジスタＱ２を制御する。
【００３８】
すなわち、第２の電流検出回路Ｉｄｅｔ２は、第２の入力電流ＩＱ２が第２の電流閾値ｔｈ２になると第２の入力トランジスタＱ２のゲート電圧を制御して第２の入力電流ＩＱ２を制限する。
【００３９】
これにより、充電電流ＩＣＨＧを0まで減少させても、更にシステム負荷Ｌｏａｄの増加がある場合、第２の入力電流ＩＱ２を制限され、出力電圧ＶＯＵＴが低下する。
【００４０】
この第２の電流検出回路Ｉｄｅｔ２は、例えば、図１に示すように、第２のミラートランジスタ（ｐＭＯＳトランジスタ）Ｑ２ａと、第２のミラーダイオードＤ２ａと、第２の電流制御トランジスタ（ｐＭＯＳトランジスタ）Ｑ２ｂと、第２の電流制御アンプＡ２ｂと、第２の検出抵抗Ｒ２と、第２の電流検出アンプＡ２ｘと、を備える。
【００４１】
第２のミラートランジスタＱ２ａは、電流経路の一端（ソース）が第２の入力トランジスタＱ２の一端（ソース）に接続され、ゲートが第２の入力トランジスタＱ２のゲートに接続されている。この第２のミラートランジスタＱ２ａは、第２の入力トランジスタＱ２の１/Ｎ（Ｎ＞１）のサイズを有する。なお、AmpQ1-1(AmpQ2-1)は、Q1とQ1’(Q2とQ2’)のソース(ドレイン)電圧を同一に制御する回路で、 Q1とQ1’(Q2とQ2’)のゲート、ソース、ドレイン電圧を同一にする。
【００４２】
第２のミラーダイオードＤ２ａは、カソードが第２のミラートランジスタＱ２ａの一端（ソース）に接続され、アノードが第２のミラートランジスタＱ２ａの電流経路の他端（ドレイン）に接続されている。
【００４３】
第２の電流制御トランジスタＱ２ｂは、電流経路の一端（ソース）が第２のミラートランジスタＱ２ａの他端（ドレイン）に接続されている。
【００４４】
第２の電流制御アンプＡ２ｂは、第２の入力トランジスタＱ２の他端（ドレイン）の電圧と第２のミラートランジスタＱ２ａの他端（ドレイン）の電圧とが等しくなるように、第２の電流制御トランジスタＱ２ｂを制御する。
【００４５】
これにより、第２の入力トランジスタＱ２および第２のミラートランジスタＱ２ａのソース電圧、ドレイン電圧、およびゲート電圧が等しくなるように制御される。したがって、第２のミラートランジスタＱ２ａには、第２の出力トランジスタＱ２に流れる第２の入力電流ＩＱ２の１／Ｎの電流が流れる。
【００４６】
第２の検出抵抗Ｒ２は、一端が第２の電流制御トランジスタＱ２ｂの電流経路の他端に接続され、他端が接地に接続されている。
【００４７】
第２の電流検出アンプＡ２ｘは、第２の検出抵抗Ｒ２の一端の第２の検出電圧Ｖｄ２が第２の基準電圧Ｖ２以下になるように、第２のミラートランジスタＱ２ａのゲート電圧を制御する。
【００４８】
すなわち、第２の電流検出アンプＡ２ｘは、第２の検出抵抗Ｒ２の一端の第２の検出電圧Ｖｄ２が第２の基準電圧Ｖ２以下になるように、第２のミラートランジスタＱ２ａおよび第２の出力トランジスタＱ２を制御する。
【００４９】
これにより、第２の出力トランジスタＱ２に流れる第２の入力電流ＩＱ２の上限値は、第２の基準電圧Ｖ２により決定されることになる。
【００５０】
また、出力トランジスタＱ４は、電流経路の一端（ソース）が第１の入力トランジスタＱ１の他端（ソース）に接続され、電流経路の他端（ドレイン）がスイッチ端子ＴＳＷに接続されている。
【００５１】
出力ダイオードＤ４は、カソードが出力トランジスタＱ４の一端（ソース）に接続され、アノードが出力トランジスタＱ４の他端（ドレイン）に接続されている。
【００５２】
また、補助トランジスタＱ３は、電流経路の一端（ソース）が出力端子ＴＯＵＴに接続され、電流経路の他端（ドレイン）がバッテリ端子ＴＢａｔｔに接続されている。
【００５３】
電源検出回路ＳＤは、供給電源Ａｄが接続されると、例えば、ＵＳＢ規格等の情報を検出し、この検出結果により供給電源Ａｄの電力の供給能力を取得する。
【００５４】
この電源検出回路ＳＤは、供給電源Ａｄの電力の供給能力が予め設定された判定閾値より大きい場合は、第１の電流閾値ｔｈ１および第２の電流閾値ｔｈ２を大きくなるように制御する。
【００５５】
言い換えれば、電源検出回路ＳＤは、供給電源Ａｄの電力の供給能力が判定閾値より大きい場合は、第１の電流検出回路Ｉｄｅｔ１における第１の基準電圧Ｖ１を第１の電圧値に設定するとともに、第２の電流検出回路Ｉｄｅｔ２における第２の基準電圧Ｖ２を第３の電圧値に設定する。
【００５６】
一方、電流検出回路ＳＤは、供給電源Ａｄの電力の供給能力が該判定閾値より小さい場合は、第１の電流閾値ｔｈ１および第２の電流閾値ｔｈ２を低くする。
【００５７】
言い換えれば、電源検出回路ＳＤは、供給電源Ａｄの電力の供給能力が前記判定閾値より小さい場合は、第１の電流検出回路Ｉｄｅｔ１における第１の基準電圧Ｖ１を第１の電圧値よりも低い第２の電圧値に設定するとともに、第２の電流検出回路Ｉｄｅｔ２における第２の基準電圧Ｖ２を第３の電圧値よりも低い第４の電圧値に設定する。
【００５８】
また、図１に示すように、第１のアンプＡｍｐ１は、出力電圧ＶＯＵＴと出力基準電圧Ｖｘとが入力され、出力電圧ＶＯＵＴと出力基準電圧Ｖｘとの電位差に応じた第１の増幅信号ＳＡ１を出力する。
【００５９】
第２のアンプＡｍｐ２は、端子Ｔ１、Ｔ２を介して、抵抗Ｒの一端の電圧と抵抗Ｒの他端の電圧とが入力され、抵抗Ｒの一端の電圧と抵抗Ｒの他端の電圧との電位差に応じた第２の増幅信号ＳＡ２を出力する。
【００６０】
コンパレータＣｏｍｐ１は、出力電圧ＶＯＵＴと前記バッテリ電圧ＶＢａｔｔとが入力され、出力電圧ＶＯＵＴとバッテリ電圧ＶＢａｔｔとを比較した結果に応じて、比較結果信号ＳＣを出力する。
【００６１】
また、制御部ＰＣは、第１の増幅信号ＳＡ１、第２の増幅信号ＳＡ２、比較結果信号ＳＣ、および電流検出信号ＳＩに基づいて、第１の入力トランジスタＱ１、第２の入力トランジスタＱ２、補助トランジスタＱ３、および出力トランジスタＱ４を制御する。
【００６２】
なお、この制御部ＰＣ、出力トランジスタＱ４、第２のアンプＡｍｐ２、コイルＬ、抵抗Ｒ、キャパシタ、およびダイオードＤにより、ＤＣ−ＤＣコンバータＺが構成される。
【００６３】
ここで、例えば、この制御部ＰＣは、供給電源Ａｄから電源電圧ＶＩＮが供給される場合には、第１の入力トランジスタＱ１をオンさせる。
【００６４】
そして、制御部ＰＣは、第１の入力トランジスタＱ１をオンした状態において、電流検出信号ＳＩに応じて、第１の入力電流ＩＱ１が第１の電流閾値ｔｈ１未満の場合には、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４をＰＷＭ制御する。特に、本実施例では、制御部ＰＣは、第２の増幅信号ＳＡ２に基づいて、充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４をＰＷＭ制御する。
【００６５】
一方、制御部ＰＣは、第１の入力トランジスタＱ１をオンした状態において、電流検出信号ＳＩに応じて、第１の入力電流ＩＱ１が第１の電流閾値ｔｈ１に達した場合には、第１の入力電流ＩＱ１の値が第１の電流閾値ｔｈ１以下になるように、出力トランジスタＱ４をＰＷＭ制御する。
【００６６】
この場合、制御部ＰＣは、電流検出信号ＳＩに応じて、第１の電流検出回路Ｉｄｅｔ１において、第１の検出電圧Ｖｄ１が第１の基準電圧Ｖ１以下になるように、出力トランジスタＱ４を制御する。
【００６７】
このように、システム負荷Ｌｏａｄの増加により第１の入力電流ＩＱ１が第１の電流閾値ｔｈ１になると、出力トランジスタＱ４のＰＷＭ制御のデューティ比を制御して充電電流ＩＣＨＧを減少させる。この充電電流ＩＣＨＧの減少分がシステム負荷Ｌｏａｄに補填される。
【００６８】
また、制御部ＰＣは、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔを超えている場合に、補助トランジスタＱ３をオフする。特に、本実施例では、制御部ＰＣは、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔを超えていることを比較結果信号ＳＣが規定する場合に、補助トランジスタＱ３をオフする。
【００６９】
一方、制御部ＰＣは、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔ以下の場合に、補助トランジスタＱ３をオンする。特に、本実施例では、制御部ＰＣは、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔ以下であることを比較結果信号ＳＣが規定する場合に、補助トランジスタＱ３をオンする。
【００７０】
これにより、システム負荷Ｌｏａｄの増加により出力電圧VOUTが低下し、又は、供給電源Ａｄが充電制御回路１００から外されることにより、出力電圧ＶＯＵＴがバッテリ電圧ＶＢａｔｔ以下になった場合に、瞬時に補助トランジスタＱ３をオンして、バッテリＢからから電源を供給してシステム電圧を確保することができる。
【００７１】
例えば、通常は、電源検出回路ＳＤの検出結果により、供給電源Ａｄの出力電流制限以下の既述の第１の電流閾値ｔｈ１（第２の電流閾値ｔｈ２）の入力電流制限をかけて供給電源の電圧低下を防止している。しかし、想定以下の供給能力であった場合に、補助トランジスタＱ３をオンして、バッテリＢからから電源を供給してシステム電圧を確保する。
【００７２】
また、制御部ＰＣは、出力電圧ＶＯＵＴが予め設定された出力基準電圧Ｖｘを超えている場合には、充電電流ＩＣＨＧが目標電流値になるように、出力トランジスタＱ４をＰＷＭ制御する。特に、本実施例では、制御部ＰＣは、出力電圧ＶＯＵＴが予め設定された出力基準電圧Ｖｘを超えていることを第１の増幅信号ＳＡ１が規定する場合には、充電電流ＩＣＨＧが目標電流値になるように、出力トランジスタＱ４をＰＷＭ制御する。
【００７３】
一方、制御部ＰＣは、出力電圧ＶＯＵＴが出力基準電圧Ｖｘ未満の場合には、充電電流ＩＣＨＧが減少するように、出力トランジスタＱ４をＰＷＭ制御する。特に、本実施例では、制御部ＰＣは、出力電圧ＶＯＵＴが出力基準電圧Ｖｘ未満であることを第１の増幅信号ＳＡ１が規定する場合には、充電電流ＩＣＨＧが減少するように、出力トランジスタＱ４をＰＷＭ制御する。
【００７４】
また、制御部ＰＣは、補助トランジスタＱ３をオフしている場合には、第１の電流閾値ｔｈ１と第２の電流閾値ｔｈ２とが等しくなるように制御する。
【００７５】
一方、制御部ＰＣは、補助トランジスタＱ３をオンしている場合には、第２の電流閾値ｔｈ２を低くなるように制御する。
【００７６】
ここで、補助トランジスタＱ３をオンしている場合には、第２の入力トランジスタＱ２のソース-ドレイン間に過大電力(入力電圧VIN-バッテリ電圧VBAT)×第２の入力電流IQ2が印加される。そこで、補助トランジスタＱ３をオンしている場合には、第２の電流閾値ｔｈ２を低くして、第２の入力電流ＩＱ２を減少させて、第２の入力トランジスタＱ２の発熱を抑制する。
【００７７】
なお、図１の例では、各トランジスタは、ｐＭＯＳトランジスタであるが、ｎＭＯＳトランジスタであってもよい。また、各トランジスタは、バイポーラトランジスタであってもよい。
【００７８】
次に、以上のような構成を有する充電制御回路１００の動作の一例について説明する。
【００７９】
先ず、供給電源Ａｄの電力の供給能力が高い場合における、充電制御回路１００の動作の一例について説明する。図２は、供給電源Ａｄの電力の供給能力が高い場合における図１に示す充電制御回路１００の動作時の各信号の一例を示す波形図である。
【００８０】
図２に示すように、時刻ｔ１以前、供給電源Ａｄから電源電圧ＶＩＮが供給されているので、第１の入力トランジスタＱ１がオンしている。さらに、第２の電流検出回路Ｉｄｅｔ２により、第２の出力トランジスタＱ２もオンに制御されている。さらに、バッテリ電圧よりも出力電圧ＶＯＵＴが高いので、補助トランジスタＱ３は、オフに制御されている。また、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御されている。
【００８１】
そして、時刻ｔ１において、システム負荷Ｌｏａｄの増加により、出力端子ＴＯＵＴの出力電流ＩＯＵＴが上昇する。このとき、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御されている。
【００８２】
そして、時刻ｔ２において、第１の入力電流ＩＱ１が第１の電流閾値ｔｈ１に達すると、第１の入力電流ＩＱ１の値が第１の電流閾値ｔｈ１以下になるように、出力トランジスタＱ４はＰＷＭ制御される。そして、充電電流ＩＢａｔｔがゼロになるまで、バッテリＢが充電されることとなる（時刻ｔ３まで）。
【００８３】
そして、時刻ｔ３において、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔ以下になると、補助トランジスタＱ３がオンに制御される。これにより、バッテリＢが放電することとなる。
【００８４】
これにより、システム負荷Ｌｏａｄの増加により出力電圧VOUTが低下し、又は、供給電源Ａｄが充電制御回路１００から外されることにより、出力電圧ＶＯＵＴがバッテリ電圧ＶＢａｔｔ以下になった場合に、瞬時に補助トランジスタＱ３をオンして、バッテリＢからから電源を供給してシステム電圧を確保することができる。
【００８５】
このとき、既述のように、補助トランジスタＱ３をオンされるので、第２の電流閾値ｔｈ２が低くなるように制御される。これにより、第２の入力電流ＩＱ２を減少させて、第２の入力トランジスタＱ２の発熱が抑制される（時刻ｔ３〜時刻ｔ４）。
【００８６】
そして、時刻ｔ４において、出力電圧ＶＯＵＴがバッテリ電圧ＶＢａｔｔを超えていると、補助トランジスタＱ３がオフに制御される。このとき、補助トランジスタＱ３をオフされるので、第２の電流閾値ｔｈ２が第１の電流閾値ｔｈ１と等しくなるように（元に戻るように）制御される。
【００８７】
このとき、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御される。
【００８８】
以降、同様の動作が繰り返される。
【００８９】
次に、供給電源Ａｄの電力の供給能力が高い場合における、充電制御回路１００の動作の一例について説明する。図３は、供給電源Ａｄの電力の供給能力が低い場合における図１に示す充電制御回路１００の動作時の各信号の一例を示す波形図である。
【００９０】
図３に示すように、図２の場合と同様に、時刻ｔ１以前、供給電源Ａｄから電源電圧ＶＩＮが供給されているので、第１の入力トランジスタＱ１がオンしている。さらに、第２の電流検出回路Ｉｄｅｔ２により、第２の出力トランジスタＱ２もオンに制御されている。さらに、バッテリ電圧よりも出力電圧ＶＯＵＴが高いので、補助トランジスタＱ３は、オフに制御されている。また、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御されている。
【００９１】
そして、時刻ｔ１において、システム負荷Ｌｏａｄの増加により、出力端子ＴＯＵＴの出力電流ＩＯＵＴが上昇する。このとき、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御されている。
【００９２】
そして、時刻ｔ２において、出力電圧ＶＯＵＴが出力基準電圧Ｖｘ未満になると、充電電流ＩＣＨＧが減少するように、出力トランジスタＱ４がＰＷＭ制御される。そして、充電電流ＩＢａｔｔがゼロになるまで、バッテリＢが充電されることとなる（時刻ｔ３まで）。
【００９３】
そして、時刻ｔ３において、出力電圧ＶＯＵＴがバッテリＢのバッテリ電圧ＶＢａｔｔ以下になると、補助トランジスタＱ３がオンに制御される。これにより、バッテリＢが放電することとなる。
【００９４】
これにより、図２の場合と同様に、システム負荷Ｌｏａｄの増加により出力電圧VOUTが低下し、又は、供給電源Ａｄが充電制御回路１００から外されることにより、出力電圧ＶＯＵＴがバッテリ電圧ＶＢａｔｔ以下になった場合に、瞬時に補助トランジスタＱ３をオンして、バッテリＢからから電源を供給してシステム電圧を確保することができる。
【００９５】
このとき、既述のように、補助トランジスタＱ３をオンされるので、第２の電流閾値ｔｈ２が低くなるように制御される。これにより、第２の入力電流ＩＱ２を減少させて、第２の入力トランジスタＱ２の発熱が抑制される（時刻ｔ３〜時刻ｔ４）。
【００９６】
そして、時刻ｔ４において、出力電圧ＶＯＵＴがバッテリ電圧ＶＢａｔｔを超えていると、補助トランジスタＱ３がオフに制御される。このとき、補助トランジスタＱ３をオフされるので、第２の電流閾値ｔｈ２が第１の電流閾値ｔｈ１と等しくなるように（元に戻るように）制御される。
【００９７】
このとき、電流ＩＩＮ（第１の入力電流ＩＱ１）が第１の電流閾値ｔｈ１未満であるので、抵抗Ｒに流れる充電電流ＩＣＨＧが予め設定された目標電流値になるように、出力トランジスタＱ４はＰＷＭ制御される。
【００９８】
以降、同様の動作が繰り返される。
【００９９】
以上のように、本実施例１に係る充電制御回路によれば、充電効率の向上を図ることができる。
【０１００】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１０１】
１００  充電制御回路
１０００  充電制御システム
Ｚ  ＤＣ−ＤＣコンバータ
ＴＩＮ  入力端子
ＴＯＵＴ  出力端子
ＴＢａｔｔ  バッテリ端子
ＴＳＷ  スイッチ端子
Ｌ  コイル
Ｒ  抵抗
Ｄ  ダイオード
ＣＯＵＴ  出力キャパシタ
ＣＸ  平滑化キャパシタ
Ｑ１  第１の入力トランジスタ
Ｄ１  第１の入力ダイオード
Ｑ２  第２の入力トランジスタ
Ｄ２  第２の入力ダイオード
Ｉｄｅｔ１  第１の電流検出回路
Ｉｄｅｔ２  第２の電流検出回路
Ｑ４  出力トランジスタ
Ｄ４  出力ダイオード
Ｑ３  補助トランジスタ
ＳＤ  電源検出回路
Ａｍｐ１  第１のアンプ
Ａｍｐ２  第２のアンプ
Ｃｏｍｐ１  コンパレータ
ＰＣ  制御部
【図１】
0005956966.tif 000002
【図２】
0005956966.tif 000003
【図３】
0005956966.tif 000004