(57)【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極に接して形成される一対の酸化物半導体膜と、
前記一対の酸化物半導体膜を介して前記第１の電極と重畳する第２の電極と、
少なくとも前記第１の電極および前記一対の酸化物半導体膜を覆うゲート絶縁膜と、
前記ゲート絶縁膜に接して、少なくとも前記一対の酸化物半導体膜の間に形成される第３の電極と、を有し、
前記一対の酸化物半導体膜のそれぞれのチャネル幅を１とするとチャネル長の比は９以上であり、
前記酸化物半導体膜のキャリア密度は１×１０１３／ｃｍ３以下であることを特徴とする半導体装置。
【請求項２】
第１の電極と、
前記第１の電極に接して形成される複数の酸化物半導体膜と、
前記複数の酸化物半導体膜を介して前記第１の電極と重畳する第２の電極と、
少なくとも前記第１の電極および前記複数の酸化物半導体膜を覆うゲート絶縁膜と、
前記ゲート絶縁膜に接して、少なくとも前記複数の酸化物半導体膜の間に形成される第３の電極と、を有し、
前記複数の酸化物半導体膜のそれぞれのチャネル幅を１とするとチャネル長の比は９以上であり、
前記酸化物半導体膜のキャリア密度は１×１０１３／ｃｍ３以下であることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第３の電極は、閉ループ状であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第３の電極は、前記ゲート絶縁膜を介して前記酸化物半導体膜の全ての側壁と対向することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の電極は、ソース電極およびドレイン電極の一方として機能し、
前記第２の電極は、ソース電極およびドレイン電極の他方として機能し、
前記第３の電極は、ゲート電極として機能することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
フラットパネルディスプレイに代表される液晶表示装置や発光表示装置において、その多くに用いられているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結晶シリコンなどのシリコン半導体によって構成されている。
【０００４】
そのシリコン半導体に代わって、酸化物半導体をトランジスタに用いる技術が注目されている。
【０００５】
例えば、酸化物半導体として、一元系金属酸化物である酸化亜鉛や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物があり、それらを用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が、特許文献１および特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記表示装置の画素スイッチング素子などに用いられ、横型トランジスタの一つであるボトムゲートトランジスタは大電力用途として好適でない。これは、ボトムゲートトランジスタを大電力用途として用いるには、半導体膜を厚くすること、またはチャネル幅を大きくすることが必要となり、該ボトムゲートトランジスタの占有面積が大きくなるためである。それゆえ、大電力用途の半導体装置に用いるトランジスタは、占有面積が小さく、かつ高いドレイン電流を確保できる構造が望まれる。さらに、高いドレイン耐圧を確保できる構造が望まれる。
【０００８】
また、大電力用途のトランジスタ構造として、縦型トランジスタも検討されているが、ドレイン電流のオンオフ比が得られないなど、良好なトランジスタ特性を得ることが難しい。
【０００９】
そこで、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を鑑み、本発明の一態様は、第１の電極と、第１の電極に接して形成される一対の酸化物半導体膜と、一対の酸化物半導体膜を介して第１の電極と重畳する第２の電極と、少なくとも第１の電極および一対の酸化物半導体膜を覆うゲート絶縁膜と、ゲート絶縁膜に接して、少なくとも一対の酸化物半導体膜の間に形成される第３の電極とを有する半導体装置である。
【００１１】
上記半導体装置において、第１の電極は、ソース電極およびドレイン電極の一方として機能し、第２の電極は、ソース電極およびドレイン電極の他方として機能し、第３の電極は、ゲート電極として機能する。
【００１２】
また、酸化物半導体膜は一対だけではなく、複数の酸化物半導体膜をチャネル形成領域とすることができる。
【００１３】
つまり、本発明の一態様は、第１の電極と、第１の電極に接して形成される複数の酸化物半導体膜と、複数の酸化物半導体膜を介して第１の電極と重畳する第２の電極と、少なくとも第１の電極および複数の酸化物半導体膜を覆うゲート絶縁膜と、ゲート絶縁膜に接して、少なくとも複数の酸化物半導体膜の間に形成される第３の電極とを有する半導体装置である。
【００１４】
さらに、上記半導体装置において、第３の電極は閉ループ状であってもよい。また、上記半導体装置において、第３の電極はゲート絶縁膜を介して酸化物半導体膜の全ての側壁と対向する構成であってもよい。
【００１５】
上記半導体装置において、良好なトランジスタ特性が得られる酸化物半導体膜の形状（特に、膜厚）は酸化物半導体膜のドナーに起因するキャリア密度により異なる。
【００１６】
酸化物半導体膜のドナー密度が１．０×１０１３／ｃｍ３以下である場合、酸化物半導体膜の膜厚は、酸化物半導体膜の膜厚横方向の長さに対して９倍以上とすることが好ましい。
【００１７】
また、酸化物半導体膜のドナー密度が１．０×１０１３／ｃｍ３より大きい場合、酸化物半導体膜の膜厚は、酸化物半導体膜の膜厚横方向の長さに対して１１倍以上とすることが好ましい。
【発明の効果】
【００１８】
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】縦型トランジスタを説明する上面図および断面図である。
【図２】縦型トランジスタを説明する上面図および断面図である。
【図３】縦型トランジスタを説明する上面図および断面図である。
【図４】縦型トランジスタの作製方法を説明する図である。
【図５】縦型トランジスタの作製方法を説明する図である。
【図６】縦型トランジスタを説明する上面図および断面図である。
【図７】縦型トランジスタを説明する上面図および断面図である。
【図８】縦型トランジスタの作製方法を説明する図である。
【図９】太陽光発電システムの一例を説明する図である。
【図１０】計算モデルとして用いたトランジスタを説明する断面図である。
【図１１】デバイスシミュレータによる計算結果を説明する図である。
【図１２】デバイスシミュレータによる計算結果を説明する図である。
【図１３】デバイスシミュレータによる計算結果を説明する図である。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。また、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。
【００２１】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２２】
オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流（ドレイン電流：略記Ｉｄ）をいう。例えば、ｎ型のトランジスタの場合には、ソース電極を基準としたゲート電極との間の電位差に相当するゲート電圧（ＶｇｓまたはＶｇと記す）がトランジスタのしきい値電圧よりも高いときに流れるドレイン電流をいう。そして、オフ電流とは、トランジスタがオフ状態のときに、流れるドレイン電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときに流れるドレイン電流をいう。また、オンオフ比とは、オン電流とオフ電流の比率である。
【００２３】
（実施の形態１）
本実施の形態では、本発明の一態様であるトランジスタについて説明する。
【００２４】
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ｂ間における断面図である。
【００２５】
トランジスタ１００は、基板１０１上に第１の電極１０３と、チャネル形成領域として機能する酸化物半導体膜１０５ａ、１０５ｂと、酸化物半導体膜１０５ａ、１０５ｂを介して第１の電極１０３と重畳する第２の電極１０７ａ、１０７ｂと、これらを覆うように設けられたゲート絶縁膜１０９と、一対の酸化物半導体膜１０５ａ、１０５ｂの間に設けられた第３の電極１１１と、以上を覆うように設けられた層間絶縁膜１１３と、第２の電極１０７ａ、１０７ｂと接して設けられた配線１１５とを有する。また、図示していないが、基板１０１と第１の電極１０３との間に下地絶縁膜を有する構成であってよい。
【００２６】
各電極の機能の一例として、第１の電極はソース電極およびドレイン電極の一方として機能させ、第２の電極はソース電極およびドレイン電極の他方として機能させ、第３の電極はゲート電極として機能させることができる。
【００２７】
また、図１（Ａ）において基板１０１、ゲート絶縁膜１０９および層間絶縁膜１１３は、明瞭化のため図示していないが、ソース電極およびドレイン電極の一方として機能する第１の電極１０３上にチャネル形成領域として機能する酸化物半導体膜１０５ａ、１０５ｂと、ソース電極およびドレイン電極の他方として機能する第２の電極１０７ａ、１０７ｂを含む配線１１５と、酸化物半導体膜１０５ａ、１０５ｂの間にゲート電極として機能する第３の電極１１１が図示されている。配線１１５は、第２の電極１０７ａ、１０７ｂが同電位となるようにひとつの配線がふた叉に別れている。また、第３の電極１１１は引き回し用の配線を有しているが、引き回し用の配線を別途設けて、第３の電極と電気的に接続させてもよい。なお、図示していないが、第１の電極１０３においても引き回し用の配線を有する構成であってもよい。
【００２８】
トランジスタ１００は、第３の電極によってチャネル形成領域が膜厚方向に形成され、第１の電極および第２の電極間を流れるドレイン電流が膜厚方向である縦型トランジスタである。
【００２９】
縦型トランジスタは、横型トランジスタに比べてトランジスタの専有面積が小さいことから、微細化が容易である。トランジスタ１００は、複数の電流経路（チャネル形成領域）を並列に接続した構造であるため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。
【００３０】
そして、大電力用途のトランジスタは、高いドレイン電流を確保するためにチャネル幅を広くすることが好ましい。トランジスタ１００の実質的なチャネル幅は、図１（Ａ）のＡ−Ｂ間に垂直な方向における酸化物半導体膜１０５ａ、１０５ｂの長さを足し合わせた長さに相当する。また、トランジスタ１００と同等のドレイン電流が確保可能なトランジスタとして、トランジスタ１００の実質的なチャネル幅と同等のチャネル幅（該足し合わせた長さ）を有する酸化物半導体膜を１つ設けた構造の縦型トランジスタ（便宜上、縦型トランジスタ＿Ａとする）がある。
【００３１】
微細化に好適な縦型トランジスタは、集積度を高める目的で微細化が進むにつれてゲート電極の幅（線幅）も細く加工される。つまり、縦型トランジスタ＿Ａのようにチャネル幅が長い構造では、ゲート電極の幅（線幅）は細く、かつゲート電極の長さはチャネル幅分長く加工されることになり、該ゲート電極の配線抵抗は増大する。したがって、該配線抵抗が増大することにより配線遅延が生じ、該縦型トランジスタの動作速度が遅くなる。その結果、トランジスタのオン状態とオフ状態を切り替え（スイッチング）にかかる時間が増大し、該スイッチングによる電力損失が増大する。
【００３２】
特に、大電力用途のトランジスタでは、スイッチング時間が大きいほどスイッチング時の電力損失が大きくなることが知られていることから、スイッチング時間は短くすることが好ましい。
【００３３】
そこで、トランジスタ１００のように、酸化物半導体膜を並列に配することで、チャネル幅を実質的に広く（長く）できつつ、ゲート電極の長さを縦型トランジスタ＿Ａより短くできる。したがって、トランジスタ１００は、動作速度の低下が抑制され、スイッチング時間を増大させずに済むため、スイッチング時の電力損失を増大させることなく高いドレイン電流を得ることできる。
【００３４】
次に、トランジスタ１００とは第３の電極１１１が異なるトランジスタ２００について説明する。
【００３５】
図２（Ａ）は、トランジスタ２００の上面図であり、図２（Ｂ）は、図２（Ａ）のＣ−Ｄ間における断面図である。
【００３６】
トランジスタ２００は、トランジスタ１００と同様の縦型トランジスタであり、基板１０１上に第１の電極１０３と、チャネル形成領域として機能する酸化物半導体膜１０５ａ、１０５ｂと、酸化物半導体膜１０５ａ、１０５ｂを介して第１の電極１０３と重畳する第２の電極１０７ａ、１０７ｂと、これらを覆うようにして設けられたゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して一対の酸化物半導体膜１０５ａ、１０５ｂの全ての側壁と対向する第３の電極１１１と、第１の電極１０３、酸化物半導体膜１０５ａ、１０５ｂ、第２の電極１０７ａ、１０７ｂ、ゲート絶縁膜１０９、および第３の電極１１１を覆うようにして設けられた層間絶縁膜１１３と、を含み、第２の電極と接して設けられた配線１１５を有する。トランジスタ２００は、第３の電極１１１が、ゲート絶縁膜１０９を介して、チャネル形成領域として機能する酸化物半導体膜１０５ａ、１０５ｂの全ての側壁と対向しており、この点でトランジスタ１００と異なる。
【００３７】
また、図示していないが、基板１０１と第１の電極１０３との間に下地絶縁膜を有する構成であってよい。
【００３８】
また、図２（Ａ）において、基板１０１、ゲート絶縁膜１０９、および層間絶縁膜１１３は、明瞭化のため図示していない。また、図２（Ａ）の第３の電極１１１は、酸化物半導体膜１０５ａ、１０５ｂを囲うようにして設けられている。なお、図２（Ａ）において、他の構成は図１（Ａ）と同様である。
【００３９】
トランジスタ２００は、トランジスタ１００と同様に、複数の電流経路（チャネル形成領域）を並列に接続した構造であるため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。
【００４０】
さらに、トランジスタ２００は、第３の電極１１１は、ゲート絶縁膜１０９を介して、酸化物半導体膜１０５ａ、１０５ｂの全ての側壁と対向することで、チャネル形成領域である酸化物半導体膜１０５ａ、１０５ｂに効率よく電界をかけることができ、高いドレイン電流の確保など良好なトランジスタ特性を得ることができるため、好ましい。
【００４１】
また、トランジスタ１００と同様に、トランジスタ２００は、複数の酸化物半導体膜を並列に配することで動作速度を遅くさせることなく、高いドレイン電流を得ることできる。
【００４２】
さらに、本発明の一態様であるトランジスタは、チャネル形成領域となる酸化物半導体膜を一対だけでなく、複数有してもよい。そこで、複数の酸化物半導体膜を有するトランジスタの一例について説明する。
【００４３】
図３（Ａ）は、トランジスタ５００の上面図であり、図３（Ｂ）は、図３（Ａ）のＩ−Ｊ間における断面図である。
【００４４】
図３（Ｂ）においてトランジスタ５００は、基板１０１上に第１の電極１０３と、チャネル形成領域として機能する複数の酸化物半導体膜１０５ａ、１０５ｂ，１０５ｃと、複数の酸化物半導体膜１０５ａ、１０５ｂ、１０５ｃを介して第１の電極１０３と重畳する第２の電極１０７ａ、１０７ｂ、１０７ｃと、これらを覆うように設けられたゲート絶縁膜１０９と、ゲート絶縁膜１０９を介して複数の酸化物半導体膜１０５ａ、１０５ｂ、１０５ｃの全ての側壁と対向する第３の電極１１１と、以上を覆うように設けられた層間絶縁膜１１３と、を含み、第２の電極と接して設けられた配線１１５を有する。
【００４５】
さらに、第３の電極１１１は、チャネル形成領域として機能する複数の酸化物半導体膜の全ての側壁とゲート絶縁膜１０９を介して対向するため、複数の酸化物半導体膜を囲うように形成される。つまり、図３（Ａ）に示すように、トランジスタ５００は、第３の電極１１１が閉ループ状に形成される。なお、第３の電極１１１は引き回し用の配線を含むものとしているが、引き回し用の配線を別途設けて第３の電極と電気的に接続させてもよい。なお、図示していないが、第１の電極１０３においても引き回し用の配線を有する構成であってもよい。
【００４６】
なお、図３（Ａ）には、基板１０１、ゲート絶縁膜１０９と、層間絶縁膜１１３および配線１１５は便宜上図示していない。また、図３には図示していないが、基板１０１と第１の電極１０３との間に下地絶縁膜を有する構成であってよい。
【００４７】
トランジスタ５００は、トランジスタ１００と同様に、複数の電流経路（チャネル形成領域）を並列に接続した構造のため、微細化を可能にしつつ、単位面積あたりの出力電流を横型トランジスタより大きくすることができる。
【００４８】
さらに、トランジスタ５００において、第３の電極１１１は、ゲート絶縁膜１０９を介して、複数の酸化物半導体膜の全ての側壁と対向することで、該複数の酸化物半導体膜に効率よく電界をかけることができ、高いドレイン電流の確保など良好なトランジスタ特性を得ることができるため、好ましい。
【００４９】
また、トランジスタ１００と同様に、トランジスタ５００は、複数の酸化物半導体膜を並列に配することで動作速度を遅くさせることなく高いドレイン電流を得ることできる。
【００５０】
以下に、本実施の形態で示したトランジスタの作製方法について、トランジスタ１００を例に説明する。
【００５１】
基板１０１としては、後の作製工程に耐えることができれば特に限定されない。例えば、基板１０１として、ガラス基板、セラミック基板、石英基板、若しくはサファイア基板などの絶縁性基板、シリコンなどの半導体材料でなる半導体基板、金属若しくはステンレスなどの導電体でなる導電性基板、または、半導体基板若しくは導電性基板の表面を絶縁材料で被覆した基板などを用いることができる。なお、上記半導体基板、導電性基板、および半導体基板若しくは導電性基板の表面を絶縁材料で被覆した基板は、放熱性が良好なためトランジスタの作製工程に加熱温度の高い加熱処理を行う場合に好適である。
【００５２】
また、ガラス基板としては、トランジスタの作製工程に加熱温度の高い加熱処理を行う場合には、歪点が７３０℃以上のものを用いるとよい。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料がガラス基板として用いられている。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００５３】
基板１０１と第１の電極１０３の間に下地絶縁膜（図示せず）を設ける場合は、基板１０１からの不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程によって、基板がエッチングされることを防ぐ。下地絶縁膜の厚さに限定はないが、上記理由より、下地絶縁膜の厚さは５０ｎｍ以上とすることが好ましい。なお、下地絶縁膜としては、後述するゲート絶縁膜または層間絶縁膜と同様のものを用いることができる。なかでも、窒化アルミニウム、窒化酸化アルミニウムおよび窒化シリコンは、熱伝導率の高いため、下地絶縁膜に用いることで放熱性を良好にすることができる。
【００５４】
ソース電極およびドレイン電極の一方として機能する第１の電極１０３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、イットリウムから選ばれた金属元素、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などで形成する。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された金属元素を用いることができる。また、第１の電極１０３は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜を用いてもよい。なお、多結晶シリコンなどの結晶性を有するシリコン膜を用いてもよい。
【００５５】
また、第１の電極１０３として、インジウムスズ酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの透光性を有する導電性材料を適用することもできる。また、第１の電極１０３は上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【００５６】
第１の電極の厚さは、特に限定はなく、金属材料、合金材料、またはその他の化合物からなる導電膜の電気抵抗や、作製工程にかかる時間を考慮し、適宜決めることができる。例えば、１０ｎｍ〜５００ｎｍで形成すればよい。
【００５７】
第１の電極１０３上に形成され、チャネル形成領域として機能する酸化物半導体膜１０５ａ、１０５ｂは、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物や、インジウム、スズまたは亜鉛などを含む金属酸化物を用いて形成することができる。
【００５８】
なお、上記列挙した金属酸化物において、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００５９】
中でも、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料として、好適である。ドレイン耐圧は酸化物半導体層の厚さに依存するため、ドレイン耐圧を高くするためには、酸化物半導体層は厚い方が好ましく、所望のドレイン耐圧に見合う膜厚を選択することができる。故に、酸化物半導体膜１０５ａ、１０５ｂの膜厚は、３０ｎｍ以上１０μｍ以下とすることがよい。
【００６０】
また、本発明の一態様であるトランジスタは、縦型トランジスタであることから、微細化を可能にしつつ、酸化物半導体層を厚くすることができ、高いドレイン耐圧を得ることができる。
【００６１】
ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。
【００６２】
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界により加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギーを有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾向が知られている。
【００６３】
酸化物半導体のバンドギャップは、約３．１５ｅＶ程度であり、シリコンのバンドギャップの約１．１２ｅＶ程度とくらべると、大きいため、アバランシェ降伏が起こりにくい。このため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加されてもオン電流の指数関数的急上昇が生じにくい。
【００６４】
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
【００６５】
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁膜中に注入されて固定電荷となることや、酸化物半導体とのゲート絶縁膜界面にトラップ準位を形成することにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じることであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００６６】
シリコンはバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高い。以上より、本明細書で示すような酸化物半導体を用いたトランジスタは高いドレイン耐圧を有すると言える。それゆえ、絶縁ゲート電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、パワーＭＯＳＦＥＴに好適である。
【００６７】
さらに、酸化物半導体膜１０５ａ、１０５ｂは、水素などの不純物が十分に除去され、かつ十分な酸素が供給されることにより、高純度化された酸化物半導体膜であることが望ましい。具体的には、酸化物半導体膜１０５ａ、１０５ｂの水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜１０５ａ、１０５ｂ中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により、酸素欠損の一部に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜１０５ａ、１０５ｂでは、水素等のドナーに起因するキャリア密度が１×１０１０／ｃｍ３以上１×１０１３／ｃｍ３以下となる。また、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性を得ることができる。
【００６８】
さらに、第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さに対する酸化物半導体膜１０５ａ、１０５ｂの膜厚の比を大きくすることで縦型トランジスタのしきい値電圧を正方向に変動させることができる。これは、図１のＡ−Ｂ断面において、チャネル形成領域である酸化物半導体膜の形状が膜厚横方向よりも膜厚方向に長い形状とすることで、該酸化物半導体膜内に充分な空乏層が形成されるためといえる。例えば、酸化物半導体膜内に充分な空乏層を形成するには、酸化物半導体膜１０５ａ、１０５ｂの膜厚は、第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さに対して９倍以上とすることが好ましい。なお、本明細書中における酸化物半導体膜の膜厚は、第１の電極１０３と第２の電極１０７ａ、１０７ｂにおいて、第１の電極１０３からの垂直方向の距離に相当する。
【００６９】
また、酸化物半導体膜１０５ａ、１０５ｂのドナーに起因するキャリア密度によって、好ましい酸化物半導体膜１０５ａ、１０５ｂの形状（特に、膜厚）は異なる。
【００７０】
酸化物半導体膜１０５ａ、１０５ｂが水素等のドナーに起因するキャリア密度が１×１０１３／ｃｍ３より大きい、特に１×１０１６／ｃｍ３以上のｎ型の酸化物半導体膜である場合、酸化物半導体膜１０５ａ、１０５ｂの膜厚は、図１のＡ−Ｂ断面において、第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さに対して１１倍以上とすることが好ましい。
【００７１】
ｎ型の酸化物半導体膜を含むトランジスタは、キャリアが過剰であり、ノーマリーオン特性となる。ノーマリーオン特性を有するトランジスタは、例えば、基準電圧または基準電流を発生する回路に含まれ、該回路を安定して動作させるための起動回路に適用することができ、該起動回路を素子数が少ない簡易な回路構成にすることができる。さらに、本実施の形態に記載する縦型トランジスタは、図１のＡ−Ｂ断面において、膜厚横方向および膜厚方向の長さを変化させることで、トランジスタのしきい値電圧を制御することができる。
【００７２】
また、酸化物半導体膜１０５ａ、１０５ｂは、非晶質な酸化物半導体膜であっても、結晶領域を有する酸化物半導体膜であってもよい。
【００７３】
酸化物半導体膜１０５ａ、１０５ｂ上に形成され、ソース電極およびドレイン電極の他方として機能する第２の電極１０７ａ，１０７ｂは、第１の電極１０３の材料で説明した金属元素または合金で形成された導電膜を適用できる。
【００７４】
第１の電極１０３、酸化物半導体膜１０５ａ、１０５ｂ、および第２の電極１０７ａ、１０７ｂに接して形成されるゲート絶縁膜１０９は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウムなどを用いた酸化絶縁膜で形成することができる。ゲート絶縁膜１０９は、酸化物半導体膜１０５ａ、１０５ｂと接する部分が酸素を含むことが好ましく、特に好ましくは、化学量論比以上の酸素を含む酸化シリコン膜により形成する。該酸化シリコン膜を用いることで、トランジスタの作製工程に含まれる加熱処理により、該酸化シリコン膜から酸化物半導体膜１０５ａ、１０５ｂに酸素を供給することができ、特性を良好にすることができる。
【００７５】
また、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などのｈｉｇｈ−ｋ材料を用いることで、ゲート絶縁膜容量を保ちつつ、物理的なゲート絶縁膜の膜厚を厚くすることが可能となり、ゲートリーク電流を低減できる。さらに、ゲート絶縁膜１０９は、単層構造としてもよいし、積層構造としてもよい。なお、ゲート絶縁膜１０９の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。
【００７６】
酸化物半導体膜１０５ａ、１０５ｂとゲート絶縁膜１０９を介して対向しゲート電極として機能する第３の電極１１１は、第１の電極１０３で説明した金属元素または合金材料で形成された導電膜を適用できる。
【００７７】
層間絶縁膜１１３は、ゲート絶縁膜１０９で説明した材料の絶縁膜を適用できる。
【００７８】
配線１１５は、第１の電極１０３で説明した金属元素または合金材料で形成された導電膜を適用できる。
【００７９】
次に上記トランジスタの作製方法について図４および図５を参照して説明する。
【００８０】
基板１０１の上に下地絶縁膜（図示せず）を形成する。本工程を行うことで、ガラス基板中の不純物が作製するトランジスタに混入することを防ぐことができる。
【００８１】
下地絶縁膜は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【００８２】
なお、スパッタリング法で下地絶縁膜を形成する場合、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ下地絶縁膜を形成することが好ましい。これは、下地絶縁膜に水素、水、水酸基または水素化物などが含まれないようにするためである。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気されるため、当該処理室で絶縁膜を形成すると、下地絶縁膜に含まれる不純物の濃度を低減できる。
【００８３】
また、下地絶縁膜を形成する際に用いるスパッタガスは、水素、水、水酸基または水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度にまで除去された高純度ガスを用いることが好ましい。
【００８４】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物などが除去された酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基板１０１に下地絶縁膜として、酸化シリコン膜を形成する。なお、下地絶縁膜を形成する際は、基板１０１は加熱されていてもよい。
【００８５】
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素およびアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は１００ｎｍとするとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることができる。なお、スパッタガスとして、酸素、または酸素およびアルゴンの混合ガスを用いて行う。
【００８６】
また、下地絶縁膜を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスおよびシリコンターゲットを用いて形成した窒化シリコン膜を適用することが好ましい。
【００８７】
下地絶縁膜として窒化シリコン膜および酸化シリコン膜を積層する場合、窒化シリコン膜と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜および酸化シリコン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【００８８】
次に、下地絶縁膜が設けられた基板１０１の上に第１の電極１０３を形成する。第１の電極１０３は、基板１０１上に導電膜を物理蒸着法（ＰＶＤ法）であるスパッタリング法、真空蒸着法、または化学蒸着法（ＣＶＤ法）で形成し、当該導電膜上に第１のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。また、第１の電極１０３は、フォトリソグラフィ工程を用いずに、印刷法またはインクジェット法などでマスクを形成し、当該マスクを用いて導電膜をエッチングして形成することで、工程数を削減することができる。なお、第１の電極１０３の端部をテーパ形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。フォトリソグラフィ工程を用いる場合は、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができる。なお、本明細書において、断りがない場合、エッチング工程はレジストマスクを取り除く（剥離する）工程も含まれるものとする。
【００８９】
ここでは、第１の電極１０３となる導電膜として、スパッタリング法により厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、および厚さ５０ｎｍのチタン膜を順に積層し、第１のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングし、第１の電極１０３を形成する。
【００９０】
ここまでの工程で得られた構成を図４（Ａ）に示す。
【００９１】
次に、第１の電極１０３上に酸化物半導体膜を形成する。さらに、形成した酸化物半導膜上に第２の電極１０７ａ、１０７ｂとなる導電膜を形成する。
【００９２】
第１の電極１０３上にスパッタリング法、分子線エピタキシー法、原子層堆積法、パルスレーザー蒸着法、塗布法、または印刷法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上に導電膜を形成する。ここでは、スパッタリング法により酸化物半導体膜を形成する。
【００９３】
酸化物半導体膜に水素が出来る限り含まれないようにするために、前処理として、スパッタリング装置の予備加熱室で図４（Ａ）までの工程を経た基板１０１を予備加熱し、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、前に形成した第１の電極１０３の形成前の基板１０１に行ってもよい。
【００９４】
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１の電極１０３の表面に付着しているゴミや酸化膜を除去することで、第１の電極１０３と酸化物半導体膜との界面における抵抗を低減することができるため好ましい。なお、逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【００９５】
ここでは、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いて、スパッタリング法により酸化物半導体膜を形成する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）および酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
【００９６】
酸化物半導体膜を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９７】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］）を用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［原子数比］の組成比を有するターゲットを用いることもできる。酸化物半導体ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体ターゲットを用いて形成した酸化物半導体膜は緻密な膜となる。
【００９８】
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸化物をターゲットとして第１の電極１０３上に酸化物半導体膜を形成する。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）などが排気されるため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しながら酸化物半導体膜を形成してもよい。
【００９９】
ここでは、酸化物半導体膜の形成条件の一例として、基板温度を室温、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素およびアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜の厚さは５μｍとする。なお、本実施の形態おいて、酸化物半導体膜の最良な厚さは、用いる金属酸化物材料によって異なることから、材料に応じて適宜厚さを選択すればよい。
【０１００】
また、縦型トランジスタに用いる酸化物半導体膜を、キャリア密度が１．０×１０１６／ｃｍ３より大きいｎ型の酸化物半導体膜とする場合には、酸化物半導体膜を形成する際に添加ガスとして上記した酸素およびアルゴンの他に水素も用いて、酸化物半導体膜を形成すればよい。
【０１０１】
第２の電極１０７ａ、１０７ｂとなる導電膜は、第１の電極１０３と同様に形成すればよい。ここでは、第２の電極１０７ａ、１０７ｂとなる導電膜として、スパッタリング法により厚さ５０ｎｍのチタン膜、厚さ１００ｎｍのアルミニウム膜、および厚さ５０ｎｍのチタン膜を順に積層する。
【０１０２】
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジストマスクを用いて第２の電極１０７ａ、１０７ｂとなる導電膜および酸化物半導体膜１０５ａ、１０５ｂとなる酸化物半導体膜をエッチングして、第２の電極１０７ａ、１０７ｂおよび酸化物半導体膜１０５ａ、１０５ｂを形成する。なお、第２の電極１０７ａ、１０７ｂおよび酸化物半導体膜１０５ａ、１０５ｂは、フォトリソグラフィ工程により形成したレジストマスクの代わりに、印刷法またはインクジェット法などによって形成されたマスクを用いて形成することで、工程数を削減することができる。フォトリソグラフィ工程を用いる場合は、当該エッチングにより、レジストマスクを後退させつつエッチングすることでテーパ形状とすることができ、後に形成される層間絶縁膜の被覆性を向上させることができる。
【０１０３】
なお、ここでの導電膜および酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。所望の形状の第２の電極１０７ａ、１０７ｂおよび酸化物半導体膜１０５ａ、１０５ｂを形成するために、第２の電極１０７ａ、１０７ｂの材料および酸化物半導体膜１０５ａ、１０５ｂの材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節する。
【０１０４】
さらに、後述の第１の加熱処理によって酸化物半導体膜１０５ａ、１０５ｂは水素等のドナーに起因するキャリア密度が１×１０１３／ｃｍ３以下であるｉ型化（真性化）または実質的にｉ型化された酸化物半導体となる。なお、酸化物半導体膜１０５ａ、１０５ｂの膜厚は、第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さに対して９倍以上とすることが好ましい。そのため、エッチング後の第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さは、形成する酸化物半導体膜の膜厚の１／９以下となるように適宜調節する。
【０１０５】
なお、ドライエッチングにおいて、第２の電極１０７ａ、１０７ｂとなる導電膜および酸化物半導体膜と、第１の電極１０３とのエッチングレートが異なる場合は、第１の電極１０３のエッチングレートが低く、第２の電極１０７ａ、１０７ｂとなる導電膜および酸化物半導体膜のエッチングレートの高いエッチング条件を選択する。または、酸化物半導体膜のエッチングレートが低く、第２の電極１０７ａ、１０７ｂとなる導電膜のエッチングレートの高いエッチング条件を選択して、第２の電極１０７ａ、１０７ｂとなる導電膜をエッチングした後、第１の電極１０３のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い条件を選択する。つまり、第１の電極１０３、当該酸化物半導体膜、および当該導電膜のそれぞれにおいて、エッチング選択比を有するエッチング条件でドライエッチングする。ここでは、ドライエッチングで、酸化物半導体膜１０５ａ、１０５ｂおよび第２の電極１０７ａ、１０７ｂを形成する。
【０１０６】
また、酸化物半導体膜をドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１０７】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１０８】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節する。
【０１０９】
酸化物半導体膜をウェットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１０】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウムなどの材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１１１】
ここまでの工程で得られる構成を図４（Ｂ）に示す。
【０１１２】
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上基板の歪み点未満、例えば４００℃以上７５０℃以下とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの不活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った。その後、大気に触れさせないようにすることで、酸化物半導体膜への水素、水、水酸基または水素化物などの再侵入を防ぐことできる。すなわち、この第１の加熱処理によって酸化物半導体膜１０５ａ、１０５ｂの脱水化および脱水素化の少なくとも一方を行うことができる。
【０１１３】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１４】
また、酸化物半導体膜１０５ａ、１０５ｂの第１の加熱処理は、第２のフォトリソグラフィ工程の前に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。また、酸化物半導体膜１０５ａ、１０５ｂの第１の加熱処理は第２の電極１０７ａ、１０７ｂとなる導電膜を積層する前に行ってもよい。
【０１１５】
次に、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９の形成には、ＰＶＤ法であるスパッタリング法、真空蒸着法、またはＣＶＤ法を用いることができる。本発明の一態様であるトランジスタは、縦型トランジスタであり、チャネル形成領域となる酸化物半導体膜は膜厚方向に長くなっている。このため、スパッタリング法等のＰＶＤ法で形成するよりもＣＶＤ法で形成するほうが、ゲート絶縁膜１０９の被覆性は良くなる。
【０１１６】
ここでは、ＣＶＤ法であるプラズマＣＶＤ法を用いてゲート絶縁膜１０９として酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を膜厚２００ｎｍとして形成する。また、ゲート絶縁膜は、単層構造でも積層構造でもよく、上記形成した酸化シリコン膜（ＳｉＯｘ（ｘ＞０）上にプラズマＣＶＤ法で窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成してもよい。
【０１１７】
プラズマＣＶＤ法とは、プラズマＣＶＤ装置内の反応室に、原料となる堆積性ガスを供給し、プラズマエネルギーを援用して、膜を形成する方法である。
【０１１８】
プラズマＣＶＤ装置は、高周波電源を用いる容量結合型高周波プラズマＣＶＤ装置や、誘導結合型高周波プラズマＣＶＤ装置、マイクロ波発生源であるマグネトロンおよび誘電体を有し、マイクロ波を用いてプラズマを発生させるマイクロ波プラズマＣＶＤ装置（電子サイクロトロン共鳴プラズマＣＶＤ装置）その他、ヘリコン波プラズマＣＶＤ装置などがあり、本明細書中のプラズマＣＶＤ法においては、グロー放電プラズマを膜形成に利用するＣＶＤ装置を適宜用いることができる。また、プラズマＣＶＤ法は、基板を加熱しながら行うことができる。
【０１１９】
ゲート絶縁膜１０９には水素や水などの不純物は少ないことが好ましく、例として、プラズマＣＶＤ法で酸化シリコン膜を形成する際に、プラズマＣＶＤ装置の反応室内に残留しているまたは反応室の内壁に吸着している水素や水などの不純物を除去したのち、反応室の内壁を加熱しながら形成することで、水素や水などの不純物を低減させることができる。
【０１２０】
スパッタリング法でゲート絶縁膜１０９を形成する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素およびアルゴンの混合ガスを用いて行う。
【０１２１】
なお、酸化物半導体膜１０５ａ、１０５ｂおよびゲート絶縁膜１０９の界面に存在しうる、水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を排除する方法として、ゲート絶縁膜１０９にハロゲン元素（例えば、フッ素または塩素）を含ませる方法、または酸化物半導体膜１０５ａ、１０５ｂを露出させた状態でハロゲン元素を含むガス雰囲気中でのプラズマ処理によって酸化物半導体膜１０５ａ、１０５ｂにハロゲン元素を含ませる方法を用いてもよい。ゲート絶縁膜にハロゲン元素を含ませる場合には、該ゲート絶縁膜中におけるハロゲン元素濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３程度とすることが好ましい。
【０１２２】
また、上記したように酸化物半導体膜１０５ａ、１０５ｂ中または酸化物半導体膜１０５ａ、１０５ｂとゲート絶縁膜１０９との界面にハロゲン元素を含ませ、ゲート絶縁膜１０９が酸化物絶縁膜である場合は、酸化物半導体膜１０５ａ、１０５ｂと接しない側の酸化物絶縁膜表面を、窒化物絶縁膜で覆うことが好ましい。すなわち、酸化物半導体膜１０５ａ、１０５ｂに接する酸化物絶縁膜の上に接して窒化シリコン膜などを設けることが好ましい。このような構造とすることで、水素、水分、水酸基または水素化物などの不純物が酸化物絶縁膜に侵入することを低減することができる。
【０１２３】
ゲート絶縁膜１０９を形成した後に、第２の加熱処理を行うことが好ましい。第２の加熱処理の条件は、第１の加熱処理と同様とすればよい。なお、第２の加熱処理は、酸化物半導体膜１０５ａ、１０５ｂを酸化絶縁膜（例えば、ゲート絶縁膜１０９）で覆った状態で行うことが好ましい。第１の加熱処理および第２の加熱処理の結果、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導体膜１０５ａ、１０５ｂを得ることができる。
【０１２４】
次に、ゲート電極として機能する第３の電極１１１を形成する。第３の電極１１１となる導電膜は、第１の電極１０３と同様にして形成できる。スパッタリング法で形成した導電膜の被覆性により、当該導電膜において、第１の電極１０３および第２の電極１０７ａ、１０７ｂと重畳して形成される部分は、ゲート絶縁膜１０９を介して酸化物半導体膜１０５ａ、１０５ｂの側壁と対向する部分に比べて厚くなるが、第１の電極１０３および第２の電極１０７ａ、１０７ｂと重畳して形成される部分は、第３のフォトリソグラフィ工程およびエッチング工程によりすべて除去される。これを考慮して、第３の電極１１１の形成する膜厚を適宜決めればよい。ここでは、スパッタリング法によりチタン膜を膜厚３００ｎｍで形成するとする。
【０１２５】
第３のフォトリソグラフィ工程によって、レジストマスクを形成し、該レジストマスクを用いて形成した導電膜をエッチングする。第３の電極１１１として導電膜を残存させておく部分にレジストマスクを形成することで、図１（Ｂ）に示すトランジスタのように第３の電極１１１を酸化物半導体膜１０５ａ、１０５ｂの間のみに形成する形態、または、図２（Ｂ）に示すトランジスタのように第３の電極１１１を酸化物半導体膜１０５ａ、１０５ｂ全ての側壁にゲート絶縁膜１０９を介して対向して形成する形態を作り分けることができる。ここでは、第３の電極１１１が酸化物半導体膜１０５ａ、１０５ｂの間のみに形成されるようにレジストマスクを形成し、エッチングを行う。なお、エッチング工程の詳細は、第１の電極１０３および第２の電極１０７ａ、１０７ｂで説明した方法と同様である。
【０１２６】
エッチングを行い、レジストマスクを除去すると、第３の電極１１１となる導電膜の最上部の表面は、第２の電極１０７ａ、１０７ｂと重畳しているゲート絶縁膜１０９の最上部の表面より突出している。層間絶縁膜１１３形成時の被覆性を考慮すれば、第３の電極１１１となる導電膜の突出する部分は、エッチバック、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈ）、またはＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）などの平坦化処理で平坦化することが好ましい。ここでは、エッチバックにより、第３の電極１１１となる導電膜の最表面と、第２の電極１０７ａ、１０７ｂと重畳しているゲート絶縁膜１０９の最上部の表面とが平坦となるようにする。これにより、第３の電極１１１が形成される。
【０１２７】
ここまでの工程で得られた構成を図５（Ａ）に示す。
【０１２８】
次に、ゲート絶縁膜１０９および第３の電極１１１上に層間絶縁膜１１３を形成する。層間絶縁膜１１３はゲート絶縁膜１０９と同様して形成することができる。ここでは、ＣＶＤ法を用いて酸化シリコン膜を１００ｎｍ形成する。
【０１２９】
その後、第４のフォトリソグラフィ工程により、レジストマスクを形成し、該レジストマスクを用いてゲート絶縁膜１０９および層間絶縁膜１１３の一部をエッチングし、第２の電極１０７ａ、１０７ｂの一部を露出させる。当該エッチング工程は、上記エッチング工程で説明した方法と同様にして行えばよく、例えば、ドライエッチングを用いればよい。
【０１３０】
最後に、配線１１５となる導電膜を形成し、第５のフォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いてエッチングすることで、配線１１５を形成することができる。配線１１５となる導電膜は、第１の電極１０３と同様の方法で形成することができる。ここでは、スパッタリング法によりチタン膜を膜厚３００ｎｍで形成するとする。
【０１３１】
ここまでの工程で得られた構成を図５（Ｂ）に示す。
【０１３２】
なお、図３に示したトランジスタ５００のように、チャネル形成領域となる酸化物半導体膜を複数設ける場合は、上記トランジスタの作製工程において、第２の電極１０７ａ、１０７ｂとなる導電膜の形成後に、複数の酸化物半導体膜を形成できるようにフォトリソグラフィ工程によって所望のレジストマスクを作製し、該レジストマスクを用いてエッチングを行うことで複数の酸化物半導体膜を形成することができる。
【０１３３】
他の作製工程は、上記トランジスタ１００およびトランジスタ２００と同様にして行えばよい。以上の工程により、トランジスタ５００を作製することができる（図３（Ａ）、（Ｂ）参照）。
【０１３４】
以上より、本発明の一態様であるトランジスタを作製することができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１３５】
（実施の形態２）
本実施の形態では、実施の形態１で説明したトランジスタと、構成の異なるトランジスタについて説明する。
【０１３６】
図６（Ａ）は、トランジスタ３００の上面図であり、図６（Ｂ）は、図６（Ａ）におけるＥ−Ｆ間の断面図である。また、図７（Ａ）は、トランジスタ４００の上面図であり、図７（Ｂ）は、図７（Ａ）におけるＧ−Ｈ間の断面図である。
【０１３７】
図２（Ｂ）および図６（Ｂ）から、トランジスタ３００は、トランジスタ２００と比較してゲート電極として機能する第３の電極１１１と第３の電極１１７の形状が異なる。図２（Ｂ）に示したトランジスタ２００における第３の電極１１１は断面形状が矩形状であるのに対して、図６（Ｂ）で示したトランジスタ３００における第３の電極１１７は断面形状が三角形または断面形状が曲線の一辺を有する略三角形である。ここでは、第３の電極１１７の断面形状が曲線の一辺を有する略三角形である形態について示している。
【０１３８】
さらにトランジスタ３００は、酸化物半導体膜１０５ａ、１０５ｂの間において、第３の電極１１７が酸化物半導体膜１０５ａ、１０５ｂの側壁とゲート絶縁膜１０９を介してそれぞれ対向している。このため、トランジスタ３００の第３の電極１１７は、酸化物半導体膜１０５ａ、１０５ｂの全ての側壁を囲うように第３の電極１１７が形成される点において、トランジスタ２００の第３の電極１１１と同じであるが、酸化物半導体膜１０５ａ、１０５ｂとの間に位置する第３の電極１１７が隙間を有している点は、トランジスタ２００の第３の電極１１１と異なる。また、トランジスタ３００において、第３の電極１１７は、酸化物半導体膜１０５ａ、１０５ｂの全ての側壁とゲート絶縁膜１０９を介して対向している第３の電極１１７に同電位が印加されるように、ひとつに接合しておく必要がある。なお、図６（Ａ）において基板１０１と、ゲート絶縁膜１０９と、層間絶縁膜１１３は便宜上図示していない。
【０１３９】
トランジスタ３００は、実施の形態１で説明したトランジスタ１００およびトランジスタ２００と比べ、第３の電極１１７を加工する際にレジストマスクを用いる必要がないため、フォトリソグラフィ工程の回数を削減でき、作製コストを削減できる。さらに、第３の電極１１７は必ず酸化物半導体膜１０５ａ、１０５ｂの全ての側壁とゲート絶縁膜１０９を介して対向するため、チャネル形成領域である酸化物半導体膜１０５ａ、１０５ｂに効率よく電界を広げることができ、良好なトランジスタ特性を得ることができる。
【０１４０】
トランジスタ４００は、図７（Ｂ）に示すように第３の電極１１７の形状がトランジスタ１００、トランジスタ２００およびトランジスタ５００と異なることに加え、複数の酸化物半導体膜１０５ａ、１０５ｂ、１０５ｃが形成されている。
【０１４１】
トランジスタ４００は、複数の酸化物半導体膜を有しており、生産性を向上させるためにもゲート電極として機能する第３の電極１１７の形状を、トランジスタ３００と同様にレジストマスクを用いて加工せず、曲面を含む形状とすることが好ましい。それゆえ、トランジスタ４００の第３の電極１１７は、図７（Ａ）で示すように閉ループ状に形成される。また、トランジスタ５００で説明したように、閉ループ状に形成される第３の電極１１７に同電位をかけるためには第１の電極、第２の電極および第３の電極とは別の配線（図示せず）を設け、電気的に接続させればよい。その他の構成は、実施の形態１で説明したトランジスタと同様である。なお、図７（Ａ）には、基板１０１、ゲート絶縁膜１０９と、層間絶縁膜１１３および配線１１５は便宜上図示していない。
【０１４２】
トランジスタ３００およびトランジスタ４００において、実施の形態１で説明したように、第１の電極１０３の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対する酸化物半導体膜の膜厚の比を大きくすることで、しきい値電圧を正方向に変動させることができる。ｉ型化（真性化）または実質的にｉ型化されている場合、酸化物半導体膜の膜厚は、図６のＥ−Ｆ断面及び図７のＧ−Ｈ断面において、第１の電極１０３の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対して９倍以上とすることが好ましい。
【０１４３】
また、酸化物半導体膜１０５ａ、１０５ｂのドナーに起因するキャリア密度によって、好ましい酸化物半導体膜１０５ａ、１０５ｂの形状（特に、膜厚）は異なる。酸化物半導体膜がｎ型であれば、酸化物半導体膜の膜厚は、第１の電極１０３の上面一部に接する酸化物半導体膜の膜厚横方向の長さに対して１１倍以上とすることが好ましい。
【０１４４】
トランジスタ１００と同様に、トランジスタ３００およびトランジスタ４００は、微細化に好適であり、酸化物半導体膜を並列または複数に配することで、動作速度を遅くさせることなく高いドレイン電流を確保することできる。
【０１４５】
次に、上記トランジスタ３００およびトランジスタ４００の作製方法について説明する。
【０１４６】
トランジスタ３００において、図４（Ａ）および図４（Ｂ）に対応する基板１０１上に第１の電極１０３を形成する工程から、第２の電極１０７ａ、１０７ｂを形成する工程まで、すべて実施の形態１で説明した工程を同様にして用いることができる。
【０１４７】
第１の電極１０３、酸化物半導体膜１０５ａ、１０５ｂおよび第２の電極１０７ａ、１０７ｂ上にゲート絶縁膜１０９を、実施の形態１で説明した方法を用いて形成する。その後、第３の電極１１７となる導電膜１１４を、実施の形態１で説明した方法を用いて形成する。ここまでの工程で得られた構成を図８（Ａ）に示す。
【０１４８】
導電膜１１４を形成後、フォトリソグラフィ工程を行わず、すなわちレジストマスクを形成せずに、エッチングを行う。本工程のエッチングは、異方性エッチングであるドライエッチングを用いる。エッチングの条件は材料に合わせてエッチング条件（エッチング時間、温度など）を適宜調節する。エッチングの終了は、ゲート絶縁膜１０９と導電膜１１４とのエッチング選択比を考慮して、少なくとも導電膜１１４の第２の電極１０７ａ、１０７ｂと重畳している部分（図８（Ａ）中の厚さＬ１）が全てエッチングされて、ゲート絶縁膜１０９の一部が露出されるまではエッチングを行う。このエッチング工程を行うことで、図８（Ｂ）に示すように曲面を含む形状の第３の電極１１７を形成することができる。これは、導電膜１１４の第２の電極１０７ａ、１０７ｂと重畳している部分（図８（Ａ）中の厚さＬ１）よりも導電膜１１４の酸化物半導体膜１０５ａ、１０５ｂとゲート絶縁膜１０９を介して対向している部分（図８（Ａ）中の厚さＬ２）のほうが厚いため、異方性エッチングを行い厚さＬ１だけエッチングしても、厚さＬ２のすべてはエッチングされない。したがって、第２の電極１０７ａ、１０７ｂから第１の電極１０３に近づくにつれエッチング量が段階的に減少するため、図８（Ｂ）に示すように第３の電極１１７は曲面を含む形状に加工される。
【０１４９】
次いで、層間絶縁膜１１３および配線１１５の形成は、実施の形態１で説明した方法を用いることができる。
【０１５０】
以上の工程により、トランジスタ３００を作製することができる（図６（Ｂ）参照）。
【０１５１】
なお、トランジスタ４００は、トランジスタ３００の作製工程において、第２の電極となる導電膜の形成後に、複数の酸化物半導体膜を形成できるようにフォトリソグラフィ工程によって所望のレジストマスクを作製し、該レジストマスクによってエッチングを行うことで複数の酸化物半導体膜を形成することができる。
【０１５２】
他の作製工程は、トランジスタ３００と同様にして作製することができる。以上の工程により、トランジスタ４００を作製することができる（例えば、図７（Ｂ）参照）。
【０１５３】
以上より、本発明の一態様であるトランジスタを作製することができる。また、本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５４】
（実施の形態３）
実施の形態１および実施の形態２に示すトランジスタを有する回路を用いた形態について説明する。
【０１５５】
実施の形態１および実施の形態２に示すトランジスタは、ドレイン電流およびドレイン耐圧が高いため、エアコン、冷蔵庫、炊飯器、太陽光発電システムなどのインバータ技術を応用した家電製品、ノート型パーソナルコンピュータ（ＰＣ）をはじめとするバッテリ駆動型携帯情報端末機器、ストロボなどの電力増幅装置、電気自動車等の、ＤＣ／ＤＣ（直流／直流）コンバータ回路、モータ制御回路、オーディオ増幅器、ロジック回路、スイッチ回路、高周波リニア増幅器などに用いることができる。
【０１５６】
ここで、実施の形態１および実施の形態２に示すトランジスタを用いて構成されるインバータを備えた太陽光発電システムの一例について、図９を参照して説明する。なお、ここでは、住宅等に設置される太陽光発電システムの構成の一例について示す。
【０１５７】
図９に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電線４１４に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線４１４から電気の供給を受けて、それを家庭内で消費する。
【０１５８】
図９に示す住宅用の太陽光発電システムは、太陽光を電力（直流）に変換する太陽電池パネル４０１や、その電力を直流から交流に変換するインバータ４０４などを含む。インバータ４０４から出力される交流電力は、各種の電気器具４１０を動作させる電力として使用される。
【０１５９】
余分な電力は、配電線４１４を通じて家庭外に供給される。すなわち、当該システムを利用して電力の売却が可能である。直流開閉器４０２は、太陽電池パネル４０１とインバータ４０４との接続または遮断を選択するために設けられている。また、交流開閉器４０８は、配電線４１４と接続されるトランス４１２と、分電盤４０６との接続または遮断を選択するために設けられている。
【０１６０】
上記のインバータに、開示する発明のトランジスタを適用することで、信頼性が高く、安価な太陽光発電システムを実現することができる。
【０１６１】
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１６２】
本実施例では、上記実施の形態で説明したトランジスタの二次元デバイスシミュレータを用いた計算結果について説明する。
【０１６３】
本実施例では、Ｓｉｌｖａｃｏ社製のデバイスシミュレータ「Ａｔｌａｓ」を用いた。また、実際の計算に用いたトランジスタの構造を図１０（Ａ）に示す。計算に用いたトランジスタの構造は図１（Ａ）に示した構造を簡易化したものであり、図１０（Ａ）に示したトランジスタ構造において、図１（Ａ）に示したトランジスタ構造と同一の箇所については同じハッチパターンとして示した。
【０１６４】
図１０（Ａ）に示したトランジスタ構造において、ドレイン電極として機能する第１の電極１０３における厚さＴ＿Ｄは０．７５μｍ、第１の電極１０３とゲート電極として機能する第３の電極１１１との間に設けられるゲート絶縁膜１０９の厚さＴ＿ＯＸは０．２μｍ、チャネル形成領域である酸化物半導体膜１０５ａ、１０５ｂの厚さＴ＿ＯＳは５μｍ、酸化物半導体膜１０５ａ、１０５ｂの長さ（実施の形態１における第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの膜厚横方向の長さに相当する）Ｌ＿ＯＳは０．５５μｍ、第３の電極１１１の長さＬ＿ＧＥは２μｍとして計算を行った。該トランジスタのチャネル長はＴ＿ＯＳであり、チャネル幅Ｗ＿ＯＳ（図示せず）は１００μｍとした。
【０１６５】
また、比較として、チャネル長がＴ＿ＯＳ（５μｍ）であり、チャネル幅が２００μｍとした横型トランジスタについても計算を行った（図１０（Ｂ）参照）。
【０１６６】
また、計算を行うにあたり、酸化物半導体膜はｉ型化（真性化）または実質的にｉ型化したものとみなし、ドナー密度（Ｎｄ）を１×１０１３／ｃｍ３とし、ゲート絶縁膜の誘電率を４．０とし、酸化物半導体膜の誘電率を１５．０とし、酸化物半導体膜の移動度を７．０ｃｍ２／Ｖｓとし、酸化物半導体膜の仕事関数を４．３ｅＶとし、酸化物半導体膜のバンドギャップを３．１５ｅＶとし、３００Ｋでの伝導帯の実効状態密度を５．０×１０１８／ｃｍ３とし、３００Ｋでの価電子帯の実効状態密度を５．０×１０１８／ｃｍ３とし、ソース電極またはドレイン電極の一方として機能する第１の電極１０３の仕事関数を４．３ｅＶとし、ドレイン電極またはソース電極の他方として機能する第２の電極１０７ａ、１０７ｂの仕事関数を４．３ｅＶとし、ゲート電極と機能する第３の電極１１１の仕事関数を４．６ｅＶとした。
【０１６７】
計算から得られたゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）特性を、図１１に示した。縦型トランジスタおよび横型トランジスタを比較すると、図１０（Ａ）に示した縦型トランジスタは、図１０（Ｂ）に示した横型トランジスタに比べて、高いオンオフ比を得られることが確認できた。なお、図１１に示したＶｇ−Ｉｄ曲線は、ソース電極およびドレイン電極間の電圧（ドレイン電圧：略記Ｖｄ）を１０ＶとしたときのＶｇ−Ｉｄ特性である。
【０１６８】
これは、縦型トランジスタとすることで、ソース電極（第２の電極１０７ａ、１０７ｂ）と酸化物半導体膜１０５ａ、１０５ｂと物理的に接触する面積が、横型トランジスタに比べて小さく、オフ電流が低減したためといえる。
【０１６９】
次に、酸化物半導体膜をｎ型とした場合についての計算結果を示す。計算に用いたトランジスタおよびパラメータは、酸化物半導体膜１０５ａ、１０５ｂの長さ（Ｌ＿ＯＳ）を０．４５μｍとし、ドナー密度（Ｎｄ）を１．０×１０１６／ｃｍ３とした以外は、すべて上記計算で用いたものと同じである。比較対象は、図１０（Ｂ）に示した横型トランジスタとした。
【０１７０】
計算から得られたＶｇ−Ｉｄ特性を図１２に示した。ｎ型酸化物半導体膜を用いた縦型トランジスタにおいても、横型トランジスタに比べて高いオンオフ比を得られることが確認できた。なお、図１２に示したＶｇ−Ｉｄ曲線も、ドレイン電圧を１０ＶとしたときのＶｇ−Ｉｄ特性である。
【０１７１】
以上より、本発明の一態様である縦型トランジスタは、酸化物半導体膜１０５ａ、１０５ｂの長さＬ＿ＯＳに対する酸化物半導体膜１０５ａ、１０５ｂの厚さＴ＿ＯＳが厚くすることで高いオンオフ比を実現できることが確認できた。
【実施例２】
【０１７２】
本実施例では、実施例１とは異なる計算結果について説明する。本実施例では、図１０（Ａ）に示したトランジスタにおいて、酸化物半導体膜１０５ａ、１０５ｂの長さＬ＿ＯＳに対する酸化物半導体膜１０５ａ、１０５ｂの厚さＴ＿ＯＳを変化させたときのゲート電圧−ドレイン電流特性について計算した。なお、本実施例においても、Ｓｉｌｖａｃｏ社製のデバイスシミュレータ「Ａｔｌａｓ」を用いた。
【０１７３】
条件１はＴ＿ＯＳ／Ｌ＿ＯＳ＝３とし、条件２はＴ＿ＯＳ／Ｌ＿ＯＳ＝６とし、条件３はＴ＿ＯＳ／Ｌ＿ＯＳ＝９とし、条件４はＴ＿ＯＳ／Ｌ＿ＯＳ＝１２とする。なお、図１０（Ａ）に示したトランジスタ構造における他のパラメータは実施例１と同様である。
【０１７４】
計算から得られたＶｇ−Ｉｄ特性を図１３に計算結果を示した。なお、図１３に示したＶｇ−Ｉｄ特性も、ドレイン電圧は１０Ｖとした。
【０１７５】
図１３から、Ｔ＿ＯＳ／Ｌ＿ＯＳの値が大きくなるにつれて、しきい値電圧が正方向に変動していくことが確認できた。つまり、本発明の一態様である縦型トランジスタは、第１の電極１０３の上面一部に接する酸化物半導体膜１０５ａ、１０５ｂの長さに対する酸化物半導体膜１０５ａ、１０５ｂの膜厚の比を大きくすることで、しきい値電圧を正方向に変動（ノーマリーオフ化）させることができるといえる。
【符号の説明】
【０１７６】
１００    トランジスタ
１０１    基板
１０３    第１の電極
１０５ａ    酸化物半導体膜
１０５ｂ    酸化物半導体膜
１０５ｃ    酸化物半導体膜
１０７ａ    第２の電極
１０７ｂ    第２の電極
１０７ｃ    第２の電極
１０９    ゲート絶縁膜
１１１    第３の電極
１１３    層間絶縁膜
１１５    配線
１１７    第３の電極
２００    トランジスタ
３００    トランジスタ
４００    トランジスタ
４０１    太陽電池パネル
４０２    直流開閉器
４０４    インバータ
４０６    分電盤
４０８    交流開閉器
４１０    電気器具
４１４    配電線
４１２    トランス
５００    トランジスタ
【図１】
0005890124.tif 000002
【図２】
0005890124.tif 000003
【図３】
0005890124.tif 000004
【図４】
0005890124.tif 000005
【図５】
0005890124.tif 000006
【図６】
0005890124.tif 000007
【図７】
0005890124.tif 000008
【図８】
0005890124.tif 000009
【図９】
0005890124.tif 000010
【図１０】
0005890124.tif 000011
【図１１】
0005890124.tif 000012
【図１２】
0005890124.tif 000013
【図１３】
0005890124.tif 000014