(57)【特許請求の範囲】
【請求項１】
容量と、並列接続された複数のカレントミラーを含み、前記容量を充放電する電流生成回路とを有する三角波発生回路を備え、前記複数のカレントミラーの少なくとも一つは、制御信号に応じてオン・オフ制御され、前記容量に供給する電流が変化することにより、前記三角波発生回路が発生する三角波の発振周波数が変化するＤＣＤＣコンバータの制御回路であって、
オン・オフ制御される前記カレントミラーは、カレントミラー接続された出力トランジスタと、前記出力トランジスタのゲートに電圧を選択的に印加することを制御するゲート制御トランジスタとを含み、ゲート制御トランジスタが前記制御信号によってオン・オフ制御される制御回路。
【請求項２】
請求項１に記載の制御回路を備えるＤＣＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に関する。また本発明は当該制御回路で制御されるＤＣＤＣコンバータ、及びその駆動方法に関する。
【背景技術】
【０００２】
回路の負荷に応じて出力電力を変化させ、安定した電圧を出力するＤＣＤＣコンバータの制御方法のひとつとして、ＰＷＭ制御が知られている。
【０００３】
ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）とは、出力パルスのデューティ比を変化させる変調方法のことである。例えばこれをＤＣＤＣコンバータに適用する場合は、ＤＣＤＣコンバータの出力側に接続される回路の負荷の大きさに依存して変動する出力電圧と所望の電圧との差をフィードバックし、これらの差の大きさに応じて出力パルスのデューティ比を変化させることにより、出力電圧を所望の値に近づけることができる。
【０００４】
ここで従来のＤＣＤＣコンバータの一例として、図６に制御回路が接続された昇圧型のＤＣＤＣコンバータの一例を示す。ＤＣＤＣコンバータ１０は、制御回路２０、並びにスイッチングトランジスタ１１、インダクタ１３、ダイオード１５、容量素子１７、抵抗素子１９ａ、及び抵抗素子１９ｂを有する。また、ＤＣＤＣコンバータ１０は、直流電源が接続される入力端子（ＰＯＷＥＲ）と、負荷回路に接続される出力端子（ＯＵＴＰＵＴ）とを有する。
【０００５】
制御回路２０の出力端子は、スイッチングトランジスタ１１のゲートと接続される。制御回路２０から出力されるパルス出力によりスイッチングトランジスタ１１のオン／オフが制御される。
【０００６】
スイッチングトランジスタ１１がＯＮ状態のとき、インダクタ１３には入力電圧と接地電圧との電圧差に応じて電流が流れるが、自己誘導によりインダクタ１３に流れる向きとは逆向きの起電力が生じるため、当該電流は徐々に増加していく。
【０００７】
次いで、スイッチングトランジスタ１１がＯＦＦ状態となると、それまでインダクタ１３に流れていた電流の経路が遮断される。インダクタ１３にはこの電流の変化を妨げる方向、すなわち、スイッチングトランジスタ１１がＯＮ状態のときとは逆向きの起電力が生じる。そのため、インダクタ１３にはこの起電力に準じた電流が流れる。このとき、インダクタ１３とダイオード１５との間のノードの電位は、入力端子の電位よりも高くなるため、ＤＣＤＣコンバータ１０の出力端子には、入力電圧（直流電源の電源電圧）よりも高い電圧が出力される。ゆえに本構成のコンバータは昇圧型のコンバータと呼ばれる。
【０００８】
ここで、スイッチングトランジスタ１１がＯＦＦ状態となったときのインダクタ１３とダイオード１５との間のノードの電位は、当該スイッチングトランジスタ１１がＯＦＦ状態となる直前にインダクタ１３に流れていた電流に比例して大きくなる。すなわち、スイッチングトランジスタ１１のＯＮ状態の時間が長いほど大きくなる。したがって、制御回路２０の出力パルス信号のデューティ比が大きいと、出力電圧と入力電圧との差が大きくなるように昇圧することができ、一方デューティ比が小さいと、これらの差が小さくなるように昇圧することができる。このデューティ比を調整することにより、ＤＣＤＣコンバータ１０の出力電圧を所望の電圧に近づけることが出来る。
【０００９】
ここで、制御回路２０は、三角波発生回路２１、誤差増幅器２３、及びＰＷＭバッファ２５からなる。誤差増幅器２３は、ＤＣＤＣコンバータ１０の出力電圧と所望の電圧との電圧差に応じたレベルの電圧信号を出力する。ＰＷＭバッファ２５は、誤差増幅器２３からの出力電圧と、三角波発生回路２１から出力される三角波の電圧とを用いて、上記電圧差に対応した大きさのデューティ比を持つパルス波形を、スイッチングトランジスタ１１のゲートに出力する。
【００１０】
図７に、ＰＷＭバッファ２５に三角波発生回路２１、及び誤差増幅器２３から入力される２つの入力信号と、当該入力信号を用いて生成されたＰＷＭバッファ２５の出力信号の模式図を示す。ここで実線５１は三角波発生回路２１からＰＷＭバッファ２５に入力される入力信号、実線５３は誤差増幅器２３から入力される入力信号に対応する。また実線５５は、ＰＷＭバッファ２５の出力信号である。本構成のＰＷＭバッファ２５は、誤差増幅器２３からの入力信号の電圧と三角波発生回路２１からの入力信号の電圧とを比較し、三角波発生回路２１の入力信号の電圧のほうが高い場合はハイレベル電圧を、低い場合はローレベル電圧を出力する。図７に示すように、誤差増幅器２３からの入力信号の電圧の値に応じて、すなわちＤＣＤＣコンバータ１０の出力電圧と所望の電圧との差の大きさに応じて、ＰＷＭバッファ２５からの出力パルスのデューティ比が変化する。
【００１１】
ところで一般に、ＤＣＤＣコンバータの電力効率を考えた場合、負荷電流が大きい高出力電力側においては、電力効率は制御回路以外（例えばインダクタや容量素子の寄生抵抗や、ダイオードの両端電圧、スイッチングトランジスタのオン抵抗など）の電力損失が支配的となる。一方、負荷電流の小さい低出力電力側では、制御回路による電力損失が電力効率劣化の支配的要因として問題となってくる。
【００１２】
制御回路による電力損失の要因として、三角波発生回路、誤差増幅器、ＰＷＭバッファの３つの回路素子の中で最も大きいのはＰＷＭバッファによる電力損失である。具体的には、ＰＷＭバッファに接続するスイッチングトランジスタのゲート容量への充放電の影響に起因する電力損失が挙げられる。このスイッチング時の電力損失は、スイッチングトランジスタのゲート容量の大きさに比例し、且つ単位時間当たりのスイッチング回数、すなわちサンプリング周波数に比例する。ここで、サンプリング周波数は三角波発生回路から出力される三角波の発振周波数と等しい周波数である。
【００１３】
したがって、ＤＣＤＣコンバータの低出力電力側での電力効率を上げるには、サンプリング周波数を小さくすればよく、このような観点から、三角波発生回路の発振周波数を変化させる方法が考案されている（特許文献１）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００１−１１２２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述のように、ＤＣＤＣコンバータはその出力電力に依存して電力効率が変動する。したがって従来では、ＤＣＤＣコンバータに接続する負荷回路の消費電力の値（または消費電力の変動幅）によって、異なる仕様の複数のＤＣＤＣコンバータの中から最適なものを選択して使用する必要があった。そのため、幅広い出力電力の幅に適応したＤＣＤＣコンバータが求められている。
【００１６】
しかし、様々な用途の負荷回路素子に幅広く対応したＤＣＤＣコンバータとするには、接続する負荷回路素子の消費電力に応じて、当該消費電力付近で最も効率の高い動作となるように制御できる制御回路を用いることが必要となる。特に、ＤＣＤＣコンバータの低出力電力側での電力効率を上げるには、上述のようにサンプリング周波数を低くすることが有効であるが、そのＤＣＤＣコンバータを幅広い用途、つまり様々な消費電力を持つ負荷回路素子に適用させるためには、そのサンプリング周波数の可変幅を広くする、または複数のサンプリング周波数の値を選択できるような制御回路を用いることが有効である。
【００１７】
特許文献１によれば、制御回路内の三角波発生回路内におけるカレントミラーを構成する部分において、その基準となる電流源を電源回路から出力される負荷電流に応じて変化させることにより、三角波発生回路の発振周波数を低下させる方法が考案されている。しかしこの方法では、発振周波数の可変幅を広く取ることが出来ない問題がある。具体的には、発振周波数を大きく、例えば一桁程度変化させようとすると、カレントミラーの電流源の電流を一桁程度変化させる必要があり、カレントミラーを構成する各トランジスタに印加される電圧が大きく変化する。このように大きく電流を変化させようとすると、例えばトランジスタのアーリー効果により飽和領域外で動作してしまうことによりカレントミラー回路が正常動作することができず、期待された発振周波数を得ることが出来ない恐れがある。
【００１８】
また上記とは別に、抵抗素子とスイッチを用いて三角波発生回路の出力インピーダンスを変化させることにより、発振周波数を変化させる方法も考案されている。しかしこの方法では集積回路内部に作りこんだ場合、抵抗素子の抵抗値のばらつきに依存して、発振周波数が大きくばらついてしまう恐れがある。さらに、発振周波数は抵抗素子の抵抗値に比例するため、例えば発振周波数を数十倍に変化させたい場合では相応のサイズの抵抗素子を用いなければならず、回路サイズの増大を招くためコスト等の面で現実的ではない。
【００１９】
本発明はこのような技術的背景のもとでなされたものである。本発明は、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータを提供することを課題の一とする。また、広いサンプリング周波数の可変幅を持った制御回路を提供することを課題の一とする。
【課題を解決するための手段】
【００２０】
上記課題を達成するためには、発振周波数の可変幅の広い三角波発生回路を制御回路に適用すればよい。
【００２１】
三角波発生回路は、電流生成回路と、容量素子とを有し、その発振周波数は、当該容量素子への充放電にかかる時間の逆数に比例する。すなわち、発振周波数は容量素子の容量値の逆数と、電流生成回路の流す電流値に比例する。
【００２２】
本発明の一態様の三角波発生回路が有する電流生成回路は、並列接続された複数段のカレントミラーを有し、上記複数段のカレントミラーからの出力電流の合計の電流が、当該電流生成回路の出力電流となるよう配置されている。
【００２３】
カレントミラー接続されるトランジスタのサイズに応じて、各段のカレントミラーからの出力電流が決定される。さらにそれぞれのカレントミラーにはスイッチング素子が接続され、当該スイッチング素子のオン／オフ動作によって、各段から出力される電流のオン／オフが制御される。ここでトランジスタのサイズとは、トランジスタのＷ／Ｌ（Ｗ：チャネル幅、Ｌ：チャネル長）比のことをいう。
【００２４】
したがって、各段のカレントミラーに接続されたスイッチング素子を制御することにより、電流生成回路の出力電流を変化させることが出来る。さらに、各カレントミラーを構成するトランジスタのサイズを適切に組み合わせることにより、電流生成回路の出力電流に、より大きな変化幅をもたせることが出来る。
【００２５】
本発明の一態様のＤＣＤＣコンバータは、当該ＤＣＤＣコンバータの出力電流レベルに応じて、最適なＰＷＭ制御信号のサンプリング周波数を実現する発振周波数となるように、上記電流生成回路内のそれぞれのカレントミラー接続されたスイッチング素子を制御し、電流生成回路の出力電流を変化させる。
【００２６】
すなわち、本発明の一態様は、容量と、容量を充放電する電流生成回路とを有する三角波発生回路を備えたＤＣＤＣコンバータの制御回路において、該電流生成回路は、並列接続された複数のカレントミラーを有し、該複数のカレントミラーの少なくとも一つは、制御信号に応じて電流が制御され、容量に供給する電流が変化することにより、三角波の発振周波数が変化する、制御回路である。
【００２７】
また、本発明の一態様は、上記制御回路を備えるＤＣＤＣコンバータである。
【００２８】
また、本発明の一態様は、負荷電流レベルに応じて制御信号をカレントミラーのスイッチング素子に出力し、サンプリング周波数を変化する、ＤＣＤＣコンバータの駆動方法である。
【００２９】
このような電流生成回路を具備する三角波発生回路は、発振周波数に広い可変幅を持たせることが可能であり、このような三角波発生回路を制御回路に適用することにより、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路をＤＣＤＣコンバータに適用することにより、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータとすることができる。
【００３０】
なお特に断りがない場合、本明細書等において制御回路とは、ＰＷＭ制御方式を用いてＤＣＤＣコンバータの駆動を制御する機能を有する回路のことを言う。
【発明の効果】
【００３１】
本発明によれば、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータを提供することができる。また、広いサンプリング周波数の可変幅を持った制御回路を提供することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一態様を説明するブロック図。
【図２】本発明の一態様を説明するブロック図及び回路図。
【図３】本発明の一態様を説明する回路図。
【図４】本発明の一態様を説明する回路図。
【図５】本発明の一態様を説明する回路図。
【図６】従来例を説明する回路図。
【図７】従来例を説明する入出力信号の模式図。
【発明を実施するための形態】
【００３３】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３４】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００３５】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００３６】
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、この際、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
【００３７】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００３８】
なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせれば同じノードであるとする。
【００３９】
また、本明細書等において、回路を構成する素子、または複数の素子からなる構成単位が複数存在し、且つこれらが共通する機能を有する場合において、当該素子、または構成単位に共通した構成、機能等の説明を行うときに、その符号に（ｎ）を添えて表記する場合がある。また、これら共通する機能を有する素子、または構成単位のうちの一部、または全部を指す場合には、その符号に（１〜ｎ）を添えて表記する場合がある。
【００４０】
（実施の形態１）
本実施の形態では、発振周波数の広い可変幅を持つ三角波発生回路を適用した、制御回路、及びＤＣＤＣコンバータの構成例について、図１乃至３を用いて説明する。
【００４１】
図１は、ＤＣＤＣコンバータの構成を示すブロック図である。
【００４２】
本実施の形態で例示するＤＣＤＣコンバータ１００には、入力側に電源１２０が、また出力側に負荷回路１３０が接続される。ＤＣＤＣコンバータ１００は、制御回路１１０と、制御回路１１０の出力及び電源１２０とが接続する電力変換回路１０１と、電力変換回路１０１の出力に接続する負荷電流検知回路１０３、及び出力電圧検知回路１０５と、を有する。
【００４３】
電力変換回路１０１は、電源１２０から入力される電力と、制御回路１１０から入力されるＰＷＭ制御信号とから、負荷回路１３０に安定した電圧を出力する。電力変換回路１０１としては、例えば降圧型コンバータ、昇圧型コンバータ、昇降圧型コンバータなど、ＰＷＭ制御信号によりスイッチングトランジスタを制御することにより出力電圧を制御する変換回路を用いることができる。
【００４４】
出力電圧検知回路１０５は、電力変換回路１０１の出力電圧をモニタする機能を有し、後に説明する制御回路１１０内の誤差増幅器１１３に当該出力電圧の値に対応した電圧レベル信号を出力する。
【００４５】
負荷電流検知回路１０３は、ＤＣＤＣコンバータ１００に接続する負荷回路１３０に流れる電流（以降、負荷電流とも呼ぶ）を検知する機能を有する。さらに負荷電流検知回路１０３は、検知した負荷電流の値に応じて、後に説明する三角波発生回路１１１が出力する三角波の発振周波数を変更するよう、三角波発生回路１１１内の電流生成回路を制御する制御信号を出力する。
【００４６】
次に、制御回路１１０の構成について説明する。上記で説明した従来の制御回路と同様、制御回路１１０は、三角波発生回路１１１、誤差増幅器１１３、及びＰＷＭバッファ１１５から構成される。
【００４７】
誤差増幅器１１３は、出力電圧検知回路１０５から出力された電圧レベル信号と、ＤＣＤＣコンバータ１００の所望の出力電圧の値とを比較し、その差に応じた電圧レベルを有する出力信号をＰＷＭバッファ１１５に出力する。三角波発生回路１１１は、ＤＣＤＣコンバータ１００のサンプリング周波数を規定する発振周波数を有する三角波をＰＷＭバッファ１１５に出力する回路である。ＰＷＭバッファ１１５は、三角波発生回路１１１から入力される三角波の電圧レベルと、誤差増幅器１１３から入力される入力信号の電圧レベルとを比較し、当該三角波の発振周波数と等しい周波数を有し、且つ電圧レベル信号に応じて適切なデューティ比を有するＰＷＭ制御信号を電力変換回路１０１に出力する。
【００４８】
ここで、本構成の三角波発生回路１１１は、発振周波数の異なる複数の三角波を出力できる機能を有することを特徴としている。さらに、当該発振周波数は、負荷電流検知回路１０３の出力する電流制御信号によって適宜選択されることを特徴としている。
【００４９】
次に上記機能を実現する、三角波発生回路１１１の構成の一例について詳細に説明する。図２（Ａ）に三角波発生回路１１１の構成のブロック図を示す。
【００５０】
三角波発生回路１１１は、電流生成回路２００、比較回路１５１、ラッチ回路１５３、及び容量素子１５５から構成される。
【００５１】
電流生成回路２００は、電流生成回路２００から容量素子１５５に向かって、順方向、または逆方向の電流を出力する。この電流により容量素子１５５は充放電され、この充放電に伴って容量素子１５５の陽極に繋がるノード（出力ノードに相当）の電圧が変動する。
【００５２】
比較回路１５１は、上記出力ノードの電圧と、上限電圧ＶＲＥＦＨ、及び下限電圧ＶＲＥＦＬとを比較し、出力ノードの電圧が上限電圧ＶＲＥＦＨを超えた、若しくは下限電圧ＶＲＥＦＬを下回ったときに、これに接続するラッチ回路１５３の出力を反転させるような信号を出力する。
【００５３】
例えば、比較回路１５１、及びラッチ回路１５３の構成としては、図２（Ｂ）に示すようなものとすることが出来る。
【００５４】
比較回路１５１は２つのコンパレータ（コンパレータ１６１ａ、コンパレータ１６１ｂ）より構成され、三角波発生回路１１１の出力ノードが、コンパレータ１６１ａの−入力端子、及びコンパレータ１６１ｂの＋入力端子に接続される。また、コンパレータ１６１ａの＋入力端子には上限電圧ＶＲＥＦＨが、コンパレータ１６１ｂの−入力端子には下限電圧ＶＲＥＦＬがそれぞれ入力される。２つのコンパレータのそれぞれの出力は、ＮＡＮＤフリップフロップ回路で構成されたラッチ回路１５３に入力される。
【００５５】
ここでまず、電流生成回路２００から出力される電流の向きが、容量素子１５５を充電する向きであるとすると、出力ノードの電圧は徐々に上昇する。当該ノードの電圧が上限電圧ＶＲＥＦＨを超えると、コンパレータ１６１ａの出力がＨｉｇｈ電位からＬｏｗ電位に変化し、ラッチ回路１５３からＨｉｇｈ電位が電流生成回路２００に入力される。この電圧信号により、電流生成回路２００から出力される電流の向きが反転し、容量素子１５５を放電する向きに電流が流れ、同時に出力ノードの電圧が下降し始める。その後、出力ノードの電圧が下限電圧ＶＲＥＦＬを下回ると、今度はコンパレータ１６１ｂの出力がＨｉｇｈ電位からＬｏｗ電位に変化するため、ラッチ回路の出力がＬｏｗ電位に反転し、電流生成回路２００の出力する電流の向きは再度、容量素子１５５を充電する向きに反転する。このような一連の動作が繰り返されることにより、三角波発生回路１１１からは三角波が出力される。
【００５６】
なお、上記の動作から分かるように、三角波発生回路１１１から出力される三角波は、上限電圧ＶＲＥＦＨと下限電圧ＶＲＥＦＬとの電圧差が大きいほど、また容量素子１５５の容量の大きさが大きいほど、さらに電流生成回路２００から出力される電流の大きさが小さいほど、その発振周波数が低くなる。
【００５７】
次に、電流生成回路２００の構成の一例について説明する。
【００５８】
図３は本実施の形態で例示する、電流生成回路２００の回路図である。電流生成回路２００は電源電位が印加される電源線ＶＤＤ、接地電位が印加される接地電位線ＧＮＤを有する。また、入力端子ＩＮＰＵＴには上記で示したラッチ回路１５３からの出力信号が入力され、信号線ＳＷには負荷電流検知回路１０３からの制御信号が入力される。出力端子ＯＵＴＰＵＴからは、電流生成回路２００で生成する順方向、又は逆方向の電流が出力される。
【００５９】
電流生成回路２００は、複数のトランジスタ（トランジスタ２０１、トランジスタ２０３、トランジスタ２０５、トランジスタ２１１（０）、トランジスタ２１１（１）、トランジスタ２１３（０）、及びトランジスタ２１３（１））、複数のスイッチ（スイッチ２１５、スイッチ２１７、スイッチ２０７ａ、及びスイッチ２０７ｂ）、及び、定電流源２１９で構成されている。ここで、トランジスタ２０１、トランジスタ２０３、トランジスタ２１１（０）、及びトランジスタ２１１（１）はｐチャネル型のトランジスタであり、トランジスタ２０５、トランジスタ２１３（０）及びトランジスタ２１３（１）はｎチャネル型のトランジスタである。
【００６０】
トランジスタ２０１と、トランジスタ２０３、トランジスタ２１１（０）、及びトランジスタ２１１（１）とは、カレントミラー接続されている。すなわち、トランジスタ２０１はゲートとソース又はドレインの一方が接続され、且つ、トランジスタ２０１のゲートと、トランジスタ２０３、トランジスタ２１１（０）、及びトランジスタ２１１（１）のそれぞれのゲートが接続されている。
【００６１】
ここでたとえば、トランジスタ２０１を流れる電流（すなわち定電流源２１９を流れる電流）をＩｒｅｆとし、トランジスタ２０１のトランジスタサイズをＭｒｅｆとしたときに、これとカレントミラー接続し、トランジスタサイズがＭであるトランジスタに流れる電流Ｉは、Ｉｒｅｆに、Ｍ／Ｍｒｅｆをかけたものと等しくなる。したがって、トランジスタ２０３、トランジスタ２１１（０）、及びトランジスタ２１１（１）に流れる電流は、そのトランジスタサイズと定電流源２１９による電流値で一義的に決定される。
【００６２】
トランジスタ２１１（１）を流れる電流は、スイッチ２１５によって制御され、スイッチ２１５は上記で説明した負荷電流検知回路１０３から入力される信号により制御される。スイッチ２１５がオンのときはトランジスタ２１１（１）に上記で説明したような電流が流れ、スイッチ２１５がオフのときは、この電流が遮断される。
【００６３】
一方、トランジスタ２０５と、トランジスタ２１３（０）及びトランジスタ２１３（１）とは、カレントミラー接続されている。すなわち、トランジスタ２０５のゲートとソース又はドレインの一方が接続され、且つ、トランジスタ２０５のゲートと、トランジスタ２１３（０）及びトランジスタ２１３（１）のそれぞれのゲートが接続されている。
【００６４】
また、トランジスタ２０３とトランジスタ２０５とは直列接続されているため、トランジスタ２０３を流れる電流とトランジスタ２０５を流れる電流とは等しくなる。したがって、トランジスタ２１３（０）及びトランジスタ２１３（１）に流れる電流は、それぞれのトランジスタのトランジスタサイズと、定電流源２１９の流す電流値によって一義的に決定される。
【００６５】
また、トランジスタ２１３（１）を流れる電流はスイッチ２１７によってオンオフが制御される。スイッチ２１７は上記と同様に、負荷電流検知回路１０３から入力される信号により、オンオフが制御される。
【００６６】
ここで本明細書等において、スイッチ２１５又はスイッチ２１７に相当する電流制御用のスイッチは、上記で説明した負荷電流検知回路１０３の出力する信号によって、それぞれのスイッチに電気的に接続されるトランジスタが電流を流した状態、又は電流が遮断された状態の２状態を制御する機能素子としての意味で用いている。したがって、本構成ではこのようなスイッチをそれぞれのトランジスタに直列接続し、電流を遮断するような構成としているが、これに限定されず、トランジスタ２１１（１）、及びトランジスタ２１３（１）を流れる電流を遮断できれば、スイッチの構成や配置する位置などを自由に設定しうる。例えば、トランジスタ２１１（１）及びトランジスタ２１３（１）のゲートに印加される電圧を制御するような構成を用い、当該トランジスタのオンオフを制御することにより、電流の制御を行っても良い。
【００６７】
スイッチ２０７ａ及びスイッチ２０７ｂはそれぞれ、図２に示したラッチ回路１５３からの出力信号によって交互にオン、オフするように制御される。例えばスイッチ２０７ａがオン状態でスイッチ２０７ｂがオフ状態のときは、スイッチ２０７ａを流れる電流が出力端子（ＯＵＴＰＵＴ）から三角波発生回路１１１内の容量素子１５５に向かって、すなわち、当該容量素子１５５を充電する向きに電流が流れる。一方、２０７ａがオフ状態でスイッチ２０７ｂがオン状態のときは、上記とは反対向き、すなわち容量素子１５５を放電する向きに電流が流れる。
【００６８】
ここで、本実施の形態で示す電流生成回路２００は、上記容量素子１５５を充放電する電流の大きさを、負荷電流検知回路１０３から信号線ＳＷに入力される制御信号によって変化させることができることを特徴としている。以下では電流生成回路２００が出力する電流の大きさについて説明する。
【００６９】
スイッチ２０７ａがオン状態のときに、容量素子１５５を充電する向きに流れる電流（充電電流とも言う）の大きさ（電流値）をＩｐとする。スイッチ２１５がオフ状態のときのＩｐは、トランジスタ２１１（０）を流れる電流の電流値Ｉｐ０と等しくなる。一方スイッチ２１５がオン状態のときのＩｐは、トランジスタ２１１（０）を流れる電流の電流値Ｉｐ０と、トランジスタ２１１（１）を流れる電流の電流値Ｉｐ１との和となる。
【００７０】
同様に、スイッチ２０７ｂがオン状態のときに容量素子１５５を放電する向きに流れる電流（放電電流ともいう）の大きさ（電流値）をＩｎとすると、スイッチ２１７がオフ状態のときのＩｎはトランジスタ２１３（０）を流れる電流の電流値Ｉｎ０と等しくなり、またスイッチ２１７がオン状態のときのＩｎは、トランジスタ２１３（１）を流れる電流の電流値Ｉｎ１とＩｎ０との和となる。
【００７１】
ここで、図３に点線で示すような、トランジスタ２０１又はトランジスタ２０５とカレントミラー接続されたトランジスタと、これを制御するスイッチとを含む構成単位のことをカレントミラー（本構成ではカレントミラー２１０ａ（１）、カレントミラー２１０ｂ（１））と呼ぶこととする。カレントミラーは一定の電流を出力することができ、且つ当該カレントミラー内のスイッチによって当該電流を出力するか否かを制御することができる。
【００７２】
また、本構成で用いるスイッチとしては、オンオフ制御可能なスイッチング素子であれば何を用いてもよく、ｎチャネル型トランジスタ、ｐチャネル型トランジスタ、またはこれらを組み合わせたスイッチング素子（例えばアナログスイッチなど）を用いることができる。
【００７３】
以上のような構成とすることにより、負荷電流検知回路１０３から信号線ＳＷを介して電流生成回路２００に入力される制御信号によって、電流生成回路２００の出力する電流の値を変化させることが可能となる。すなわち、ＤＣＤＣコンバータ１００の出力する負荷電流の大きさに応じて、電流生成回路２００の出力電流の値を変化させることにより、三角波発生回路１１１の出力する三角波の発振周波数を変化させることができる。このことは、制御回路１１０のサンプリング周波数を変化させることにつながる。ここで、負荷電流の大きさによって適切なサンプリング周波数になるように、負荷電流検知回路１０３の出力信号を設定すればよい。
【００７４】
また、本実施の形態ではカレントミラーを充電電流源、放電電流源それぞれに一つずつ配置する構成としたが、これを並列に複数配置しても良い。カレントミラーを複数配置し、この電流を制御する構成とすることにより、電流生成回路２００の出力電流の選択肢が増えるため、出力電流の値をより細かく設定することが出来る。これにより制御回路１１０のサンプリング周波数を細かく設定することができる。
【００７５】
さらに、各カレントミラーの有するトランジスタに、さまざまなサイズのトランジスタを用いることにより、電流生成回路２００の出力電流の可変幅を広くすることができる。例えば図３で示す構成であれば、トランジスタ２１１（０）のサイズをＭとし、トランジスタ２１１（１）のサイズを９×Ｍとすることにより、スイッチ２１５のオン、オフ制御によって出力できる電流値を１０倍まで変化させることができる。このように各カレントミラーが有するトランジスタのサイズは、カレントミラーの段数を考慮し、所望のサンプリング周波数の可変幅に合わせて適宜設定すればよい。
【００７６】
また、本実施の形態で示した構成では、定電流源２１９の電流値を固定したまま、電流生成回路２００の出力電流の値を変えることができる。したがって、たとえ電流生成回路２００の出力電流の大きさを大きく変えたとしても、それぞれのカレントミラーを構成するトランジスタが流す電流値は変化することがなく、当該トランジスタは常に飽和領域での動作が保証されるため、カレントミラー回路は正常動作する。つまり、このような構成とすることにより、出力電流の可変幅が広く、安定して動作する電流生成回路とすることができる。
【００７７】
上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたＤＣＤＣコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータとすることができる。
【００７８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
【００７９】
（実施の形態２）
本実施の形態では、実施の形態１で示した電流生成回路について、より具体的な構成例について図４を用いて説明する。なお、本実施の形態で説明する構成や機能は、実施の形態１と多くの点で共通している。したがって、実施の形態１で述べた構成や機能が重複する点については、説明を省略するか簡略化するものとする。
【００８０】
図４は、本実施の形態で例示する、電流生成回路３００の構成を示す回路図である。実施の形態１で示した電流生成回路２００と同様に、電流生成回路３００には電源線ＶＤＤ、接地電位線ＧＮＤ、及び、入力端子ＩＮＰＵＴが接続される。また複数の信号線ＳＷ（１〜ｎ）にはそれぞれ、負荷電流検知回路１０３からの制御信号が入力される。また出力端子ＯＵＴＰＵＴからは、電流生成回路３００で生成する順方向、又は逆方向の電流が出力される。
【００８１】
電流生成回路３００は、トランジスタ３０１と、トランジスタ３０１のゲート及び第２電極にゲートが接続されたトランジスタ３０３、及びトランジスタ３１１（０）を有し、これらの第１電極は電源線ＶＤＤと接続する。トランジスタ３０１の第２電極は、定電流源３１９に接続する。また、トランジスタ３０３の第２電極は、トランジスタ３０５の第１電極に接続する。トランジスタ３０５のゲート及び第１電極は、トランジスタ３１３（０）のゲートと接続され、トランジスタ３０５とトランジスタ３１３（０）の第２電極は接地電位線ＧＮＤと接続する。
【００８２】
ここで、トランジスタ３１１（ｎ）とトランジスタ３１５（ｎ）とから構成される構成単位をカレントミラー３１０ａ（ｎ）、またトランジスタ３１３（ｎ）とトランジスタ３１７（ｎ）とから構成される構成単位をカレントミラー３１０ｂ（ｎ）と呼ぶこととする。電流生成回路３００には、並列接続されたカレントミラー３１０ａ（１〜ｎ）が計ｎ段配置されている。同様に、並列接続されたカレントミラー３１０ｂ（１〜ｎ）が計ｎ段配置されている。さらにこれらに対応してインバータ３２１（１〜ｎ）が計ｎ個配置されている。ここでｎは１以上の自然数である。
【００８３】
カレントミラー３１０ａ（ｎ）において、トランジスタ３１１（ｎ）の第１電極は電源線ＶＤＤと接続し、第２電極はトランジスタ３１５（ｎ）の第１電極と接続し、ゲートはトランジスタ３０１のゲート及び第２電極と接続する。またトランジスタ３１１（０）及び複数のトランジスタ３１５（１〜ｎ）のそれぞれの第２電極は、トランジスタ３０７ａの第１電極と接続する。一方、カレントミラー３１０ｂ（ｎ）において、トランジスタ３１３（ｎ）の第２電極は接地電位線ＧＮＤと接続し、第１電極はトランジスタ３１７（ｎ）の第２電極と接続し、ゲートはトランジスタ３０５のゲート及び第１電極と接続する。またトランジスタ３１３（０）及び複数のトランジスタ３１７（１〜ｎ）のそれぞれの第１電極は、トランジスタ３０７ｂの第２電極と接続する。
【００８４】
トランジスタ３１７（ｎ）のゲートは、ｎ本の信号線のうちの一つ（信号線ＳＷ（ｎ））と接続すると共に、インバータ３２１（ｎ）を介してトランジスタ３１５（ｎ）のゲートに電気的に接続される。
【００８５】
トランジスタ３０７ａの第２電極は、トランジスタ３０７ｂの第１電極と接続し、この間のノードが電流生成回路３００の出力電流を出力する出力端子ＯＵＴＰＵＴに相当する。さらに、トランジスタ３０７ａ及びトランジスタ３０７ｂのゲートは入力端子ＩＮＰＵＴに接続する。
【００８６】
ここで、トランジスタ３０１、トランジスタ３０３、トランジスタ３０７ａ、トランジスタ３１１（０）、複数のトランジスタ３１１（１〜ｎ）、及び複数のトランジスタ３１５（１〜ｎ）はｐチャネル型のトランジスタであり、トランジスタ３０５、トランジスタ３０７ｂ、トランジスタ３１３（０）、複数のトランジスタ３１３（１〜ｎ）、及び複数のトランジスタ３１７（１〜ｎ）はｎチャネル型のトランジスタである。
【００８７】
トランジスタ３１１（０）及び複数のトランジスタ３１１（１〜ｎ）のそれぞれを流れる電流は、トランジスタ３０１のトランジスタサイズと各々のトランジスタサイズとの比、及びトランジスタ３０１を流れる電流（すなわち定電流源３１９の流す電流）に比例した値となる。また、トランジスタ３１５（ｎ）を流れる電流、すなわちカレントミラー３１０ａ（ｎ）を流れる電流は、トランジスタ３１５（ｎ）によってオン、オフが制御される。
【００８８】
トランジスタ３０３とトランジスタ３０５は直列に接続されているため、トランジスタ３０３を流れる電流は全てトランジスタ３０５を流れる。また、トランジスタ３１３（０）及び複数のトランジスタ３１３（１〜ｎ）のそれぞれを流れる電流は、上記と同じ理由でトランジスタ３０５のトランジスタサイズと各々のトランジスタサイズとの比、及びトランジスタ３０１を流れる電流（すなわち定電流源３１９の流す電流）に比例した値となる。さらに、トランジスタ３１３（ｎ）を流れる電流、すなわちカレントミラー３１０ｂ（ｎ）を流れる電流は、トランジスタ３１７（ｎ）によって、オン、オフが制御される。
【００８９】
複数の信号線ＳＷ（１〜ｎ）には、実施の形態１で説明した負荷電流検知回路１０３から出力された制御信号が入力される。信号線ＳＷ（ｎ）に入力される制御信号がＨｉｇｈレベルのとき、トランジスタ３１７（ｎ）、及びトランジスタ３１５（ｎ）はオン状態となるため、カレントミラー３１０ａ（ｎ）及びカレントミラー３１０ｂ（ｎ）は上記で説明したような各々のトランジスタサイズに応じた電流を流す。一方、制御信号がＬｏｗレベルのときには、トランジスタ３１７（ｎ）、及びトランジスタ３１５（ｎ）はオフ状態となるため、これらカレントミラーからの電流は遮断される。出力端子ＯＵＴＰＵＴに流れる電流は、制御信号Ｈｉｇｈレベル信号が入力され、電流が流れた状態となっているカレントミラーからの電流の和となる。このように、複数の信号線ＳＷ（１〜ｎ）に入力される制御信号によって、電流生成回路３００からの出力電流を複数の選択肢から選択することが出来る。
【００９０】
並列に接続するカレントミラーの段数が多いほど、それだけ電流生成回路３００の出力できる電流値の選択肢を多くすることが出来る。一方、段数を多くすることにより、電流生成回路３００だけでなく、負荷電流検知回路１０３をはじめとする周辺回路の回路サイズも多少は大きくなるため、これらの回路サイズや、所望のサンプリング周波数の可変幅、可変段数などを考慮して、当該カレントミラーの段数は適宜決定すればよい。
【００９１】
さらに、トランジスタ３１１（０）、及び複数のトランジスタ３１１（１〜ｎ）、並びにトランジスタ３１３（０）、及び複数のトランジスタ３１３（１〜ｎ）の各々のトランジスタサイズを適宜調整することにより、より出力電流の可変幅が広い電流生成回路３００とすることが出来る。たとえばｎ＝２として、トランジスタ３１１（０）のサイズがＭ０、トランジスタ３１１（１）のサイズが９×Ｍ０、トランジスタ３１１（２）のサイズが９０×Ｍ０である場合、当該電流生成回路の出力電流値は最大で１００倍の可変幅を持たせることが可能となる。
【００９２】
ここで、トランジスタ３１１（０）、及びトランジスタ３１３（０）のトランジスタサイズは、電流生成回路３００の出力電流の最小値を決定するため、これらのサイズは三角波発生回路の他の設計パラメータや、所望のサンプリング周波数の可変幅などを考慮し、想定される最も小さい負荷電流に合わせて適宜決定すればよい。
【００９３】
本実施の形態で例示した電流生成回路３００は、全てトランジスタで構成するため、例えば抵抗素子の切り替えによって出力電流値を可変とする構成に比べて回路サイズを小さいものとすることができる。
【００９４】
また本実施の形態で例示した電流生成回路３００は、定電流源３１９の流す電流値を固定したまま、電流生成回路３００の出力電流の値を変えることが出来る。したがって、たとえ電流生成回路３００の出力電流の可変幅を広くしても、各カレントミラーを構成するトランジスタが流す電流値は変化することがなく、当該トランジスタは常に飽和領域での動作が保証されるため、カレントミラー回路は正常動作する。つまり、このような構成とすることにより、出力電流の可変幅の広い電流生成回路とすることができる。
【００９５】
上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたＤＣＤＣコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータとすることができる。
【００９６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
【００９７】
（実施の形態３）
本実施の形態では、実施の形態２で示した電流生成回路とは異なる構成の電流生成回路の構成例について図５を用いて説明する。なお、本実施の形態で説明する構成や機能は、上記の実施の形態と多くの点で共通している。したがって、上記の実施の形態で述べた構成や機能が重複する点については、説明を省略するか簡略化するものとする。
【００９８】
図５は、本実施の形態で例示する、電流生成回路４００の構成を示す回路図である。上記実施の形態で示した電流生成回路と同様に、電流生成回路４００には電源線ＶＤＤ、接地電位線ＧＮＤ、及び、入力端子ＩＮＰＵＴが接続される。また複数の信号線ＳＷ（１〜ｎ）にはそれぞれ、負荷電流検知回路１０３からの制御信号が入力される。また出力端子ＯＵＴＰＵＴからは、電流生成回路４００で生成する順方向、又は逆方向の電流が出力される。
【００９９】
電流生成回路４００は、トランジスタ４０１と、トランジスタ４０１のゲート及び第２電極にゲートが接続されたトランジスタ４０３、及びトランジスタ４１１（０）を有し、これらの第１電極は、電源線ＶＤＤと接続する。トランジスタ４０１の第２電極は、定電流源４１９と接続する。また、トランジスタ４０３の第２電極は、トランジスタ４０５の第１電極と接続される。トランジスタ４０５のゲート及び第１電極は、トランジスタ４１３（０）のゲートと接続され、トランジスタ４０５とトランジスタ４１３（０）の第２電極は接地電位線ＧＮＤと接続する。
【０１００】
ここで、トランジスタ４１１（ｎ）、トランジスタ４１５（ｎ）、及びトランジスタ４１６（ｎ）から構成される構成単位をカレントミラー４１０ａ（ｎ）、またトランジスタ４１３（ｎ）、トランジスタ４１７（ｎ）、及びトランジスタ４１８（ｎ）から構成される構成単位をカレントミラー４１０ｂ（ｎ）とする。電流生成回路４００には、並列接続されたカレントミラー４１０ａ（１〜ｎ）が計ｎ段配置されている。同様に、並列接続されたカレントミラー４１０ｂ（１〜ｎ）が計ｎ段配置されている。さらにこれらに対応してインバータ４２１（１〜ｎ）及びインバータ４２２（１〜ｎ）がそれぞれ計ｎ個ずつ配置されている。ここでｎは１以上の自然数である。
【０１０１】
カレントミラー４１０ａ（ｎ）において、トランジスタ４１５（ｎ）の第１電極はトランジスタ４０１のゲート及び第２電極と接続され、第２電極はトランジスタ４１１（ｎ）のゲート、及びトランジスタ４１６（ｎ）の第２電極と接続される。トランジスタ４１６（ｎ）の第１電極、及びトランジスタ４１１（ｎ）の第１電極はそれぞれ電源線ＶＤＤと接続する。またトランジスタ４１１（０）、及び複数のトランジスタ４１１（１〜ｎ）のそれぞれの第２電極は、トランジスタ４０７ａの第１電極と接続される。一方、カレントミラー４１０ｂ（ｎ）において、トランジスタ４１７（ｎ）の第１電極は、トランジスタ４０５のゲート及び第１電極と接続され、第２電極は、トランジスタ４１３（ｎ）のゲート、及びトランジスタ４１８（ｎ）の第１電極と接続される。トランジスタ４１８（ｎ）の第２電極と、トランジスタ４１３（ｎ）の第２電極はそれぞれ接地電位線ＧＮＤと接続する。また、トランジスタ４１３（０）、及び複数のトランジスタ４１３（１〜ｎ）の第１電極は、トランジスタ４０７ｂの第２電極と接続する。
【０１０２】
トランジスタ４１８（ｎ）のゲートは、ｎ本の信号線のうちの一つ（信号線ＳＷ（ｎ））と、トランジスタ４１５（ｎ）のゲートに接続すると共に、インバータ４２２（ｎ）を介してトランジスタ４１７（ｎ）に電気的に接続され、さらにインバータ４２１（ｎ）を介してトランジスタ４１６（ｎ）のゲートに電気的に接続される。
【０１０３】
トランジスタ４０７ａの第２電極は、トランジスタ４０７ｂの第１電極と接続し、この間のノードが電流生成回路４００の出力電流を出力する出力端子ＯＵＴＰＵＴに相当する。さらに、トランジスタ４０７ａ及びトランジスタ４０７ｂのゲートは入力端子ＩＮＰＵＴに接続する。
【０１０４】
ここで、トランジスタ４０１、トランジスタ４０３、トランジスタ４０７ａ、トランジスタ４１１（０）、複数のトランジスタ４１１（１〜ｎ）、複数のトランジスタ４１５（１〜ｎ）、及び複数のトランジスタ４１６（１〜ｎ）は全てｐチャネル型のトランジスタであり、トランジスタ４０５、トランジスタ４０７ｂ、トランジスタ４１３（０）、複数のトランジスタ４１３（１〜ｎ）、複数のトランジスタ４１７（１〜ｎ）、及び複数のトランジスタ４１８（１〜ｎ）は全てｎチャネル型のトランジスタである。
【０１０５】
カレントミラー４１０ａ（ｎ）において、トランジスタ４１５（ｎ）のゲートと、トランジスタ４１６（ｎ）のゲートにはインバータ４２１（ｎ）によりそれぞれ反転したレベルの信号が入力される。すなわち、トランジスタ４１５（ｎ）がオン状態のとき、トランジスタ４１６（ｎ）はオフ状態となり、逆にトランジスタ４１５（ｎ）がオフ状態のとき、トランジスタ４１６（ｎ）はオン状態となる。
【０１０６】
トランジスタ４１５（ｎ）がオン状態のとき、トランジスタ４１１（ｎ）のゲートにはトランジスタ４０１のゲート及び第２電極と接続されるノードの電圧が印加されることになり、トランジスタ４０１とトランジスタ４１１（ｎ）とのカレントミラー接続が実現されるため、トランジスタ４１１（ｎ）にはそのトランジスタサイズに応じた電流が流れる。一方、トランジスタ４１６（ｎ）がオン状態の時には、トランジスタ４１１（ｎ）のゲートには電源電圧が入力されるためトランジスタ４１１（ｎ）はオフ状態となり、カレントミラー４１０ａ（ｎ）からの電流は遮断される。
【０１０７】
一方、カレントミラー４１０ｂ（ｎ）において、トランジスタ４１７（ｎ）のゲートとトランジスタ４１８（ｎ）のゲートには、インバータ４２２（ｎ）を介してそれぞれ反転したレベルの信号が入力される。すなわち、トランジスタ４１７（ｎ）がオン状態のとき、トランジスタ４１８（ｎ）はオフ状態となり、逆にトランジスタ４１７（ｎ）がオフ状態のとき、トランジスタ４１８（ｎ）はオン状態となる。
【０１０８】
トランジスタ４１７（ｎ）がオン状態のとき、トランジスタ４１３（ｎ）のゲートにはトランジスタ４０５のゲート及び第１電極と接続されるノードの電圧が印加されることになり、トランジスタ４０５とトランジスタ４１３（ｎ）とのカレントミラー接続が実現されるため、トランジスタ４１３（ｎ）にはそのトランジスタサイズに応じた電流が流れる。一方、トランジスタ４１８（ｎ）がオン状態の時には、トランジスタ４１３（ｎ）のゲートには接地電圧が入力されるためトランジスタ４１３（ｎ）はオフ状態となり、カレントミラー４１０ｂ（ｎ）からの電流は遮断される。
【０１０９】
ここで、信号線ＳＷには、実施の形態１で説明した負荷電流検知回路１０３から出力された制御信号が入力される。信号線ＳＷ（ｎ）に入力される制御信号がＨｉｇｈレベルのとき、トランジスタ４１８（ｎ）、及びトランジスタ４１６（ｎ）はオン状態、トランジスタ４１５（ｎ）及びトランジスタ４１７（ｎ）はオフ状態となるため、２つのカレントミラー（カレントミラー４１０ａ（ｎ）、カレントミラー４１０ｂ（ｎ））からの電流は遮断される。一方、制御信号がＬｏｗレベルのときは、トランジスタ４１８（ｎ）及びトランジスタ４１６（ｎ）がオフ状態となり、トランジスタ４１７（ｎ）及びトランジスタ４１５（ｎ）はオン状態となるため、２つのカレントミラー（カレントミラー４１０ａ（ｎ）、カレントミラー４１０ｂ（ｎ））からは電流が流れる。
【０１１０】
以上のように信号線ＳＷに入力される制御信号により、各カレントミラーからの電流を適宜遮断することが出来る。したがって当該制御信号に応じて、電流生成回路４００の出力電流を変化させることが出来る。
【０１１１】
本実施の形態で示した構成では、カレントミラーを構成するトランジスタの数が実施の形態２で示した構成よりも一つ多い構成となっている。このような構成とすることにより、例えば低電流駆動させた場合などにおいて、トランジスタ自体のオン抵抗の影響が無視できなくなる場合に、この影響を抑制する効果を奏する。すなわち、本実施の形態で示した電流生成回路４００のように、カレントミラー接続されているトランジスタに直列に制御用トランジスタを配置しない構成とすることにより、トランジスタのオン電流の影響をなくすことが出来、より低電流駆動を実現することが出来る。
【０１１２】
上記のような電流生成回路を有する三角波発生回路から出力される三角波を用いた制御回路は、広いサンプリング周波数の可変幅を持った制御回路とすることができる。さらにこのような制御回路を用いたＤＣＤＣコンバータは、負荷回路の消費電力によらず、最適な電力効率を実現するＤＣＤＣコンバータとすることができる。
【０１１３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０１１４】
１０      ＤＣＤＣコンバータ
１１      スイッチングトランジスタ
１３      インダクタ
１５      ダイオード
１７      容量素子
１９ａ    抵抗素子
１９ｂ    抵抗素子
２０      制御回路
２１      三角波発生回路
２３      誤差増幅器
２５      ＰＷＭバッファ
５１      入力信号
５３      入力信号
５５      出力信号
１００    ＤＣＤＣコンバータ
１０１    電力変換回路
１０３    負荷電流検知回路
１０５    出力電圧検知回路
１１０    制御回路
１１１    三角波発生回路
１１３    誤差増幅器
１１５    ＰＷＭバッファ
１２０    電源
１３０    負荷回路
１５１    比較回路
１５３    ラッチ回路
１５５    容量素子
１６１ａ  コンパレータ
１６１ｂ  コンパレータ
２００    電流生成回路
２０１    トランジスタ
２０３    トランジスタ
２０５    トランジスタ
２０７ａ  スイッチ
２０７ｂ  スイッチ
２１０    カレントミラー
２１１    トランジスタ
２１３    トランジスタ
２１５    スイッチ
２１７    スイッチ
２１９    定電流源
３００    電流生成回路
３０１    トランジスタ
３０３    トランジスタ
３０５    トランジスタ
３０７ａ  トランジスタ
３０７ｂ  トランジスタ
３１０    カレントミラー
３１１    トランジスタ
３１３    トランジスタ
３１５    トランジスタ
３１７    トランジスタ
３１９    定電流源
３２１    インバータ
４００    電流生成回路
４０１    トランジスタ
４０３    トランジスタ
４０５    トランジスタ
４０７ａ  トランジスタ
４０７ｂ  トランジスタ
４１０    カレントミラー
４１１    トランジスタ
４１３    トランジスタ
４１５    トランジスタ
４１６    トランジスタ
４１７    トランジスタ
４１８    トランジスタ
４１９    定電流源
４２１    インバータ
４２２    インバータ
【図１】
0005883603.tif 000002
【図２】
0005883603.tif 000003
【図３】
0005883603.tif 000004
【図４】
0005883603.tif 000005
【図５】
0005883603.tif 000006
【図６】
0005883603.tif 000007
【図７】
0005883603.tif 000008