(57)【特許請求の範囲】
【請求項１】
個別に映像を表示する第１表示パネルと第２表示パネル、
外部からの映像信号と入力制御信号とに従って前記第１表示パネルを駆動する第１表示パネル駆動部、
外部からの映像信号と入力制御信号とに従って前記第２表示パネルを駆動する第２表示パネル駆動部、
前記第１表示パネルに光を照射する第１光源部、
前記第２表示パネルに光を照射する第２光源部、
前記第１光源部を制御する第１光源駆動部、
前記第２光源部を制御する第２光源駆動部、及び、
前記第１表示パネル駆動部と前記第２表示パネル駆動部とに映像信号と入力制御信号とを提供する中央処理部、
前記中央処理部、前記第１表示パネル駆動部、前記第２表示パネル駆動部、前記第１光源駆動部、及び前記第２光源駆動部を互いに接続する電子回路、
を有する電子装置であり、
前記中央処理部は、
前記電子回路に、表示パネル選択ビットとデータビットと光源選択ビットとを含み、前記映像信号及び前記入力制御信号と異なるインターフェース信号を出力するインターフェース送信部、
を含み、
前記表示パネル選択ビットは前記光源選択ビットより先に出力され、
前記第１表示パネル駆動部は、
前記電子回路から前記インターフェース信号を受信する第１インターフェース受信部、
を含み、前記表示パネル選択ビットに応じて映像信号と入力制御信号とを処理し、
前記第２表示パネル駆動部は、
前記電子回路から前記インターフェース信号を受信する第２インターフェース受信部、
を含み、前記表示パネル選択ビットに応じて映像信号と入力制御信号とを処理し、
前記第１光源駆動部は、前記電子回路から前記インターフェース信号を受信する第３インターフェース受信部を含み、
前記第２光源駆動部は、前記電子回路から前記インターフェース信号を受信する第４インターフェース受信部を含み、
前記入力制御信号はメインクロック信号を含み、前記メインクロック信号は前記第１インターフェース受信部及び第２インターフェース受信部に入力され、
前記電子回路は、
前記インターフェース送信部と接続する出力信号線、
前記出力信号線と前記第１インターフェース受信部と接続する第１入力信号線、
前記出力信号線と前記第２インターフェース受信部と接続する第２入力信号線、
前記出力信号線と前記第３インターフェース受信部と接続する第３入力信号線、及び
前記出力信号線と前記第４インターフェース受信部と接続する第４入力信号線
を含み、
前記第１入力信号線、前記第２入力信号線、前記第３入力信号線、及び前記第４入力信号線は、前記出力信号線から分岐しており、
前記入力制御信号はメインクロック信号を含み、
前記中央処理部の一端子から出力される前記メインクロック信号は前記第１乃至第４インターフェース受信部のそれぞれに入力される、
電子装置。
【請求項２】
前記インターフェース送信部は前記表示パネル選択ビットを前記データビットより先に出力する、請求項１に記載の電子装置。
【請求項３】
前記表示パネル選択ビットは、前記第１表示パネル又は前記第２表示パネルのうち、前記中央処理部によって選択された方を示す、請求項１に記載の電子装置。
【請求項４】
前記入力制御信号はメインクロック信号を含み、前記メインクロック信号は前記第３インターフェース受信部及び前記第４インターフェース受信部に入力される、請求項１に記載の電子装置。
【請求項５】
前記光源選択ビットは、前記第１光源部又は前記第２光源部のうち、前記中央処理部によって選択された方を示す、請求項１に記載の電子装置。
【請求項６】
前記表示パネル選択ビットが前記中央処理部による前記第１表示パネルの選択を示すとき、前記光源選択ビットは前記中央処理部による前記第１光源部の選択を示し、
前記表示パネル選択ビットが前記中央処理部による前記第２表示パネルの選択を示すとき、前記光源選択ビットは前記中央処理部による前記第２光源部の選択を示す、
請求項１に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に関し、特にそれに搭載される表示装置に関する。
【背景技術】
【０００２】
ブラウン管を用いた表示装置に比べ、有機発光表示装置、プラズマ表示装置（ＰＤＰ）、及び液晶表示装置等の平板表示装置は特に薄型化及び軽量化に優れている。主にその利点から、平板表示装置は急速な普及を続けている。
【０００３】
平板表示装置の進歩は、様々な電子装置、特に携帯電話等の携帯用電子装置に搭載される中小型の表示装置の画質を急速に向上させている。それにより、様々な電子装置でその動作状態及び操作画面などが多彩に表示可能になり、その多彩な表示機能を利用した更なる多機能化や操作性の更なる向上が図られている。
【０００４】
各電子装置では一般に、表示装置が中央処理装置、特にＭＰＵ（Micro  Processing  Unit）によって制御される。表示装置の高画質化は、表示装置自体の進歩に加え、ＭＰＵの処理能力の更なる向上や、表示装置とＭＰＵとの間を接続するバスやインターフェースの更なる高速化に因るところも大きい。
【０００５】
ＭＰＵ、バス、及びインターフェースの進歩により、近年では、一つのＭＰＵで複数の表示装置を制御する電子装置が開発されている。特に携帯電話の分野では、いわゆるデュアル表示装置の開発が活発である。特に折り畳み式の携帯電話では、デュアル表示装置は筐体の外側と内側とにそれぞれ一枚ずつ表示パネルを備えている。一般に、内側に備えられた表示パネルは主画面として利用され、外側に備えられた表示パネルは副画面として利用される。各表示パネルは一般に可撓性印刷回路基板（Flexible  Printed  Circuit  film；ＦＰＣ）によって携帯電話のＭＰＵに接続されている。ＭＰＵは外部から両方の表示パネルに対する映像信号及び様々な制御信号を受信し、ＦＰＣを通して各表示パネルに映像信号及び制御信号を振り分けている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年の電子機器では、更なる多機能化や操作性の更なる向上に対する要求に応えるために、表示装置の更なる高画質化が求められている。携帯電話では更に、動画の表示品質の更なる向上が強く求められている。表示装置の高画質化は映像信号のデータ量を増大させるので、表示パネルとＭＰＵとの間のバス及びインターフェースの更なる高速化が必要である。その高速化には例えば、ＭＰＵに含まれる映像信号の出力端子の総数を更に増やすことが望まれる。
【０００７】
しかし、デュアル表示装置を搭載する従来の電子装置ではＭＰＵが映像信号及び制御信号の出力端子を表示パネルごとに備えているので、ＭＰＵの出力端子の総数が既に多い。一方、特に携帯電話では筐体の更なる小型化・薄型化に対する要求が高い。従って、ＭＰＵの出力端子の数を更に増やすことはＭＰＵの設計に対する空間的な制約を更に強めるので、その設計の自由度の更なる向上が阻害される。その他に、ＭＰＵの出力端子の数を更に増やすことはＭＰＵを静電気に対して脆弱にさせやすい。その結果、電子装置の施工性の更なる向上が阻害される。
【０００８】
本発明の課題は、中央処理装置内のインターフェース用チップ又はＭＰＵに含まれる、複数の表示パネルに対する映像信号及び制御信号の出力端子の総数を最小限に抑えることで、上記のチップ又はＭＰＵのサイズを小さく維持し、かつ静電気に対する耐性を高く維持できる電子装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による電子装置は、二枚の表示パネル、各表示パネルの駆動部、及び中央処理部を有する。二枚の表示パネルは個別に映像を表示する。各駆動部は外部からの映像信号及び入力制御信号に従って各表示パネルを駆動する。中央処理部は各駆動部に映像信号と入力制御信号とを提供する。中央処理部は好ましくはインターフェース送信部を含む。インターフェース送信部は各駆動部にインターフェース信号を出力する。各駆動部はインターフェース受信部を含み、それを用いてインターフェース送信部からインターフェース信号を受信する。インターフェース信号は好ましくは表示パネル選択ビット及びデータビットを含む。各駆動部は特に表示パネル選択ビットに応じて映像信号と入力制御信号とを処理する。表示パネル選択ビットは好ましくは、二枚の表示パネルのうち、中央処理部によって選択された方を示す。データビットは好ましくは、各駆動部に対する命令を含む。インターフェース送信部は好ましくは、表示パネル選択ビットをデータビットより先に出力する。
【００１０】
本発明による上記の電子装置は更に、光源部とその駆動部との組を二つ有していても良い。第１光源部は第１光源駆動部の制御に従って第１表示パネルに光を照射し、第２光源部は第２光源駆動部の制御に従って第２表示パネルに光を照射する。各光源部は好ましくはインターフェース受信部を含む。各インターフェース受信部はインターフェース送信部からインターフェース信号を受信する。その場合、インターフェース信号は好ましくは光源選択ビットを更に含む。各駆動部は特に光源選択ビットに応じて各光源部を制御する。光源選択ビットは好ましくは、二つの光源部のうち、中央処理部によって選択された方を示す。更に好ましくは、表示パネル選択ビットが中央処理部による第１表示パネルの選択を示すとき、光源選択ビットは中央処理部による第１光源部の選択を示す。一方、表示パネル選択ビットが中央処理部による第２表示パネルの選択を示すとき、光源選択ビットは中央処理部による第２光源部の選択を示す。インターフェース送信部は好ましくは光源選択ビットをデータビットより先に出力する。データビットは好ましくは、各表示パネルの駆動部の他に、第１光源駆動部又は第２光源駆動部に対する命令を含む。
【００１１】
インターフェース送信部と各インターフェース受信部とは好ましくはシリアル・ペリフェラル・インターフェース（Serial  Peripheral  Interface；ＳＰＩ）規格に準拠している。その場合、インターフェース信号は好ましくはシリアル信号である。
【発明の効果】
【００１２】
本発明による電子装置では、中央処理部がインターフェース信号の特定のビット、すなわち表示パネル選択ビットを利用して各表示パネルの駆動部に選択・非選択を通知する。それにより、中央処理部と各表示パネルの駆動部との間では、通信対象を特定するための特別なイネーブル信号を伝送するためのバスを設けることなく、映像信号及びインターフェース信号のそれぞれを伝送するバスを共用できる。その結果、インターフェース送信部ではそれらの信号の出力端子の総数が最小限に抑えられ、各インターフェース受信部ではインターフェース信号の入力端子の総数が最小限に抑えられる。こうして、本発明による電子装置では、中央処理部と各駆動部とでインターフェース用のチップのサイズが小さく維持され、製造時での静電気破壊（Electro  Static  Damage；ＥＳＤ）が効果的に防止される。
【発明を実施するための最良の形態】
【００１３】
以下、添付された図面を参照しながら、本発明の好ましい実施例について詳細に説明する。
図１に、本発明の一つの実施例による電子装置のブロック図を示す。図１に示されているように、この電子装置は好ましくは中央処理部1000及び表示装置2000を含む。この電子装置は好ましくは携帯電話である。その他に、パーソナルコンピュータ等の情報処理機器、テレビジョン受像器等のＡＶ機器、冷蔵庫や洗濯機等の白物家電に組み込まれた制御装置、産業用製造・検査機器、又はナビゲーションシステム等の車載用電子機器であっても良い。
【００１４】
中央処理部1000は、表示装置2000を始め、電子装置に含まれる構成要素の全体の動作を制御する。中央処理部1000は特に、映像信号を電子装置の外部から受信し、又は内蔵の記憶装置から読み出し、表示装置2000に提供する。ここで、中央処理部1000は映像信号と共に、所定の制御信号を表示装置2000に対して出力する。その制御信号は好ましくはメインクロック信号MCLKを含む。表示装置2000はメインクロック信号MCLKに従い、映像信号をサンプリングする。特に電子装置が携帯電話等、中小型の電子機器である場合、中央処理部1000は好ましくは単一のＭＰＵである。その他に、中央処理部1000は複数のチップから構成されていても良い。
【００１５】
中央処理部1000は好ましくはインターフェース送信部1100を含む。インターフェース送信部1100は好ましくは表示装置2000に対してインターフェース信号CSDを出力する。インターフェース信号は好ましくは、表示装置2000の駆動条件を示す。中央処理部1000がＭＰＵである場合、インターフェース送信部1100は好ましくはそのＭＰＵに含まれる一つのモジュールである。中央処理部1000が複数のチップから構成されている場合、インターフェース送信部1100は好ましくは単一のチップに組み込まれている。インターフェース送信部1100は好ましくはシリアル・ペリフェラル・インターフェース（ＳＰＩ）規格に準拠し、表示装置2000とシリアル通信でデータを交換する。その場合、インターフェース信号CSDは所定のビット長のシリアル信号である。インターフェース送信部1100は好ましくはメインクロック信号MCLKに同期してインターフェース信号CSDを出力する。
【００１６】
表示装置2000は好ましくは、第１表示パネル300M、第２表示パネル300S、第１駆動部700M、第２駆動部700S、第１照明部900M、第２照明部900S、及び可撓性印刷回路フィルム（ＦＰＣ）650を含む。
【００１７】
各表示パネル300M、300Sは好ましくは液晶表示パネルである。その他に、それらのいずれか又は両方が有機発光表示パネルであっても良い。図１には示されていないが、各表示パネル300M、300Sは好ましくは、画面を構成する表示領域とその外側の周辺領域とに分かれている。表示領域には複数の画素がマトリックス状に配列され、それらの間を複数のゲート線及び複数のデータ線が延びている。各画素はゲート線及びデータ線に接続されている。各ゲート線及びデータ線の端部は各表示パネル300M、300Sの周辺領域で各駆動部700M、700Sに接続されている。周辺領域には好ましくは遮光層が備えられ、各照明部900M、900Sからの光を遮断している。二枚の表示パネル300M、300Sは好ましくは電子装置の異なる表面に配置され、映像を個別に表示する。特に電子装置が折り畳み式の携帯電話である場合、好ましくは、第１表示パネル300Mは携帯電話の筐体の内面に設置され、第２表示パネル300Sはその筐体の外面に設置されている。その場合、携帯電話が折り畳まれて閉じているときは第２表示パネル300Sに映像が表示され、携帯電話が開かれているときは第１表示パネル300Mに映像が表示される。更に好ましくは、二枚の表示パネル300M、300Sが筐体の内部で、互いの背面を向かい合わせて重ねられている。
【００１８】
ＦＰＣ650は好ましくは、一端が各表示パネル300M、300Sの一辺に接着され、他端が中央処理部1000を含む回路基板に接着されている。それにより、ＦＰＣ650に形成された信号線が、中央処理部1000と各駆動部700M、700Sとの間、及び、中央処理部1000と各照明部900M、900Sとの間を接続している。更に好ましくは、二枚の表示パネル300M、300Sが互いの背面を向かい合わせて重ねられている場合、ＦＰＣ650は、その一端が第１表示パネル300Mの一辺に接着された状態で第１表示パネル300Mの背面側に折り曲げられ、第２表示パネル300Sの表面を覆った上で他端が、中央処理部1000を含む回路基板に接着されている。その場合、ＦＰＣ650には開口部が設けられ、そこから第２表示パネル300Sの表示領域を露出させている。更に、二枚の表示パネル300M、300Sの間が別のＦＰＣで連結され、そのＦＰＣに形成された信号線が二枚の表示パネル300M、300Sの間を接続していても良い。
【００１９】
各駆動部700M、700Sは中央処理部1000から映像信号及び制御信号を、ＦＰＣ650の上に備えられた信号線を通じて受信する。第１駆動部700Mは制御信号に従って映像信号を処理し、更にその映像信号に従って第１表示パネル300Mのゲート線及びデータ線を駆動して各画素の輝度を調節する。同様に、第２駆動部700Sは第２表示パネル300Sの各画素の輝度を調節する。それにより、映像信号の示す映像が各表示パネル300M、300Sの表示領域に再現される。
【００２０】
好ましくは、第１駆動部700Mは第１インターフェース受信部720Mを含み、第２駆動部700Sは第２インターフェース受信部720Sを含む。各インターフェース受信部720M、720Sはインターフェース送信部1100からインターフェース信号CSDを受信する。各インターフェース受信部720M、720Sは好ましくはＳＰＩ規格に準拠し、インターフェース送信部1100とシリアル通信でデータを交換する。各インターフェース受信部720M、720Sは更に好ましくは、中央処理部1000からメインクロック信号MCLKを受信する。各インターフェース受信部720M、720Sはメインクロック信号MCLKに従い、インターフェース信号CSDをサンプリングする。
【００２１】
二つの照明部900M、900Sは好ましくは、二枚の表示パネル300M、300Sが液晶表示パネルである場合に設置される。第１照明部900Mは好ましくは第１表示パネル300Mの背面側に設置され、第１表示パネル300Mの背面に光を照射する。第２照明部900Sは好ましくは第２表示パネル300Sの背面側に設置され、第２表示パネル300Sの背面に光を照射する。ここで、各照明部900M、900Sは、点光源若しくは線光源を利用した直下型若しくはエッジライト型の装置であっても、面光源を利用した装置であっても良い。各表示パネル300M、300Sは各照明部900M、900Sからの光に対する透過率を画素ごとに変化させる。それにより、各画素が異なる輝度で光る。
【００２２】
各照明部900M、900Sは、光源部910M、910S、及び光源駆動部920M、920Sを含む。各光源部910M、910Sは好ましくは複数のランプを含む。ランプは好ましくは発光ダイオード（ＬＥＤ）である。その他に、線状若しくは面状の蛍光ランプ、又はエレクトロルミネッセンス（ＥＬ）光源であっても良い。各光源駆動部920M、920Sは電源装置であり、各光源部910M、910Sのランプに電力を供給する。各光源駆動部920M、920Sは好ましくはインバータを含み、各光源部910M、910Sのランプに供給される電力を高精度に調節し、それらの輝度を高精度に一様に維持している。
【００２３】
好ましくは、第１光源駆動部920Mは第３インターフェース受信部921Mを含み、第２光源駆動部920Sは第４インターフェース受信部921Sを含む。各インターフェース受信部921M、921Sは好ましくは単一のチップに組み込まれている。各インターフェース受信部921M、921SはＦＰＣ650を通してインターフェース送信部1100に接続され、インターフェース送信部1100からインターフェース信号CSDを受信する。各インターフェース受信部921M、921Sは好ましくはＳＰＩ規格に準拠し、インターフェース送信部1100とシリアル通信でデータを交換する。各インターフェース受信部921M、921Sは更に好ましくは、中央処理部1000からメインクロック信号MCLKを受信する。各インターフェース受信部921M、921Sはメインクロック信号MCLKに従い、インターフェース信号CSDをサンプリングする。
【００２４】
図２に、表示装置2000に含まれる、表示パネル、その駆動部、及び照明部から成る一組の更に詳細なブロック図を示す。この一組は液晶表示装置である。図２に示されているように、この液晶表示装置は、液晶表示パネル300、ゲート駆動部400、データ駆動部500、階調電圧生成部800、駆動電圧生成部710、インターフェース受信部720、信号制御部600、及び照明部900を含む。液晶表示パネル300は、図１に示されている二枚の表示パネル300M、300Sのいずれであってもよい。液晶表示パネル300が第１表示パネル300Mである場合、駆動電圧生成部710、インターフェース受信部720、階調電圧生成部800、ゲート駆動部400、データ駆動部500、及び信号制御部600は、図１に示されている第１駆動部700Mに相当し、照明部900は第１照明部900Mに相当する。液晶表示パネル300が第２表示パネル300Sである場合、図２に示されている各駆動部710、720、800、400、500、及び600は、図１に示されている第２駆動部700Sに相当し、照明部900は第２照明部900Mに相当する。
【００２５】
液晶表示パネル300は図１に示されているように、複数の信号線G1〜Gn、D1〜Dm、及び複数の画素PXを含む。図３にはその画素PXの模式図を示す。図３に示されているように、液晶表示パネル300は更に、互いに対向する二枚の表示パネル100、200と、それらの間に挟まれている液晶層3とを含む。
【００２６】
図３に示されているように、各信号線G1〜Gn、D1〜Dmは好ましくは下部表示パネル100に備えられている。図２に示されているように、ｎ本のゲート線G1〜Gnは液晶表示パネル300の中を横方向に延び、ゲート信号（走査信号とも言う）を各画素PXに伝達する。ｍ本のデータ線D1〜Dmは液晶表示パネル300の中を縦方向に延び、各画素PXにデータ電圧を伝達する。ゲート線G1〜Gnとデータ線D1〜Dmとは液晶表示パネル300の表示領域で交差する。
【００２７】
図２に示されているように、複数の画素PXは液晶表示パネル300の表示領域にマトリックス状に配列されている。図３に示されているように、各画素PXは、スイッチング素子Q、液晶キャパシタClc、及びストレージキャパシタCstを含む。尚、ストレージキャパシタCstは省略されても良い。
【００２８】
スイッチング素子Qは好ましくは、下部表示パネル100に備えられている薄膜トランジスタである。図３に示されている第ｉ行（ｉ＝１、２、…、ｎ）第ｊ列（ｊ＝１、２、…、ｍ）の画素PXでは、スイッチング素子Qの制御端子はｉ番目のゲート線Giに連結され、入力端子はｊ番目のデータ線Djに連結され、出力端子は同じ画素PXの液晶キャパシタClc及びストレージキャパシタCstに連結されている。スイッチング素子Qは、ゲート線Giから制御端子に対して印加されるゲート信号に応じてオンオフし、液晶キャパシタClc及びストレージキャパシタCstをデータ線Djに接続し、又はデータ線Djから切断する。
【００２９】
液晶キャパシタClcは、下部表示パネル100の画素電極191と上部表示パネル200の共通電極270とを二つの端子とみなし、それら二つの電極191、270の間に存在する液晶層3の部分を誘電体とみなしたものである。ここで、画素電極191は下部表示パネル100の表面に画素ごとに一枚ずつ形成され、同じ画素のスイッチング素子Qの出力端子に連結されている。そのスイッチング素子Qがオンしたとき、画素電極191はそのスイッチング素子Qを通してデータ線Djからデータ電圧を受ける。共通電極270は上部表示パネル200の全面に形成され、外部から共通電圧Vcomを受ける。尚、図３とは異なり、共通電極270が下部表示パネル100に備えられていても良い。その場合、二つの電極191、270の少なくとも一方が線状又は棒状であってもよい。
【００３０】
ストレージキャパシタCstは好ましくは、下部表示パネル100に備えられている別の信号線（図２及び図３には示されていない）と画素電極191とが絶縁体を間に挟んで重なっている部分から構成されている。その信号線には外部から共通電圧Vcomなどの決められた電圧が印加される。その他に、ストレージキャパシタCstは、画素電極191が絶縁体を挟んで隣の画素行のゲート線Gi−1に重なった部分から構成されていても良い。ストレージキャパシタCstは液晶キャパシタClcの容量を補い、画素電極191に対して印加されたデータ電圧を安定に保持する。
【００３１】
色表示方式には、各画素PXが基本色のいずれか一つを固有に表示する空間分割方式、及び、各画素PXが時間に応じて基本色を交互に表示する時間分割方式が知られている。基本色の空間的な分布、又は時間的な変化によって所望の色相が表現される。基本色の例としては、赤色、緑色、青色の三原色が挙げられる。図３は空間分割方式の一例であり、各画素電極191に対向する上部表示パネル200の領域に、基本色のいずれか一つを示すカラーフィルター230が備えられてる。図３とは異なり、カラーフィルターは下部表示パネル100に備えられていても良い。その場合、カラーフィルターは画素電極191の上に設けられていても、下に設けられていてもよい。
【００３２】
図３には示されていないが、液晶表示パネル300には偏光子が少なくとも一つ備えられている。偏光子は、液晶表示パネル300を透過する光のうち、特定の偏光成分を透過させる。
【００３３】
駆動電圧生成部710は、外部から供給される電力に基づいて基本電圧を生成し、更にその基本電圧を、液晶表示装置の各部の駆動電圧に変換する。その駆動電圧は好ましくは、各画素PXのスイッチング素子Qを導通させるゲートオン電圧Von、スイッチング素子Qを遮断するゲートオフ電圧Voff、基準電圧GVDD、及び共通電圧Vcomを含む。
【００３４】
階調電圧生成部800は駆動電圧生成部710から基準電圧GVDDを受け、その基準電圧GVDDに基づいて複数の階調電圧を生成する。複数の階調電圧は好ましくは、各画素PXの調節可能な透過率の全ての値に関連づけられている。その他に、他の階調電圧の基準とされるべき特定の階調電圧（以下、基準階調電圧という）だけが生成されても良い。その場合、他の階調電圧はデータ駆動部500によって基準階調電圧に基づいて生成される。複数の階調電圧は好ましくは、共通電圧Vcomに対して正の値を有するものと負の値を有するものとの両方を含む。
【００３５】
ゲート駆動部400は、信号制御部600、駆動電圧生成部710、及びゲート線G1〜Gnに連結されている。ゲート駆動部400は、信号制御部600からはゲート制御信号CONT1を受け、駆動電圧生成部710からはゲートオン電圧Von及びゲートオフ電圧Voffを受ける。ゲート駆動部400はゲート制御信号CONT1に従い、ゲートオン電圧Vonとゲートオフ電圧Voffとを組み合わせてゲート信号を生成し、各ゲート線G1〜Gnに対して順番に印加する。
【００３６】
データ駆動部500は、信号制御部600、階調電圧生成部800、及びデータ線D1〜Dmに連結されている。データ駆動部500は、信号制御部600からはデータ制御信号CONT2と映像データDATとを受信し、階調電圧生成部800からは複数の階調電圧を受ける。データ駆動部500は映像データDATに応じて階調電圧を選択し、データ電圧として目標のデータ線D1〜Dmに対し、データ制御信号CONT2の示すタイミングで印加する。尚、階調電圧生成部800から基準階調電圧だけが提供される場合、データ駆動部500は基準階調電圧を分圧して所望のデータ電圧を生成する。
【００３７】
信号制御部600は、中央処理部1000から入力映像信号R、G、B、及び入力制御信号を受信し、それらに基づいてゲート駆動部400及びデータ駆動部500を制御する。入力映像信号R、G、Bは各画素PXに対する輝度情報を含む。輝度情報は好ましくは、各画素PXの光透過率、すなわち輝度を所定数、例えば、1024（＝210）、256（＝28）、または64（＝26）種類の階調で表現している。入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロック信号MCLK、及びデータイネーブル信号DEを含む。信号制御部600はまず、入力映像信号R、G、Bを液晶表示パネル300の動作条件に合わせて適切に処理し、映像データDATに変換する。信号制御部600は次に、入力制御信号に基づいてゲート制御信号CONT1とデータ制御信号CONT2とを生成する。その後、信号制御部600は、ゲート制御信号CONT1をゲート駆動部400に送信し、データ制御信号CONT2と映像データDATとをデータ駆動部500に送信する。
【００３８】
ゲート制御信号CONT1は好ましくは、ゲート線に対するゲートオン電圧Vonの印加開始タイミングを示す走査開始信号、及び、各ゲート線に対するゲートオン電圧Vonの出力タイミングを制御するためのゲートクロック信号を含む。ゲート制御信号CONT1はその他に、ゲートオン電圧Vonの持続時間を限定するための出力イネーブル信号を更に含んでいても良い。
【００３９】
データ制御信号CONT2は好ましくは、各画素行に対する映像データDATの伝送開始を知らせるための水平同期開始信号、各データ線D1〜Dmに対するデータ電圧の印加を指示するためのロード信号、及びデータクロック信号を含む。データ制御信号CONT2はその他に、共通電圧Vcomに対するデータ電圧の極性を反転させるための反転信号を含んでいても良い。
【００４０】
インターフェース受信部720は好ましくは、インターフェース送信部1100からインターフェース信号CSDを受信し、中央処理部1000からメインクロック信号MCLKを受信する。インターフェース受信部720は更に、メインクロック信号MCLKに従ってインターフェース信号CSDをサンプリングし、得られたサンプルをシリアルデータ出力信号SDO1〜SDO5に変換する。第１シリアルデータ出力信号SDO1はゲート駆動部400に出力され、第２シリアルデータ出力信号SDO2はデータ駆動部500に出力され、第３シリアルデータ出力信号SDO3は信号制御部600に出力され、第４シリアルデータ出力信号SDO4は駆動電圧生成部710に出力され、第５シリアルデータ出力信号SDO5は階調電圧生成部800に出力される。各シリアルデータ出力信号SDO1〜SDO5は特に出力先の駆動部の駆動条件を示す。各駆動部400〜800は好ましくはインターフェース受信部720からシリアルデータ出力信号SDO1〜SDO5を受信したときに起動し、受信されたシリアルデータ出力信号SDO1〜SDO5の示す駆動条件で動作する。
【００４１】
図４に、インターフェース信号CSDのタイミングチャートを示す。図４に示されているように、一連のインターフェース信号CSDは好ましくは、全体で２４ビット長のシリアル信号である。以下、それらの２４ビットに対して伝送順に、１から２４までの番号を振っておく。
【００４２】
第１ビットから第３ビットまでは好ましくは無効ビットであり、いずれの駆動部710、720、800、400、500、及び600の駆動条件にも関連しないデータを示す。図４では、第１ビットから第３ビットまでが、第１駆動部700M又は第２駆動部700Sに割り当てられた識別番号、例えば011を表している。
【００４３】
第４ビットDSは表示パネル選択ビットであり、中央処理部1000によって入力映像信号R、G、Bの出力先として選択された表示パネルを示す。例えば、第４ビットDSが“０”であるときは、第１表示パネル300Mが中央処理部1000によって選択されていることを示し、“１”であるときは、第２表示パネル300Sが中央処理部1000によって選択されていることを示す。
【００４４】
第５ビットBSは光源選択ビットであり、中央処理部1000によって入力映像信号R、G、Bの出力時に動作すべき光源として選択された照明部を示す。例えば、第５ビットBSが“０”であるときは、第１照明部900Mが中央処理部1000によって選択されていることを示し、“１”であるときは、第２照明部900Sが中央処理部1000によって選択されていることを示す。図１に示されている例では、第１照明部900Mは第１表示パネル300Mの背面を照らし、第２照明部900Sは第２表示パネル300Sの背面を照らす。従って、第４ビットDSが中央処理部1000による第１表示パネル300Mの選択を示すときは、第５ビットBSが中央処理部1000による第１照明部900Mの選択を示し、第４ビットDSが中央処理部1000による第２表示パネル300Sの選択を示すときは、第５ビットBSが中央処理部1000による第２照明部900Sの選択を示す。
【００４５】
第６ビットIDは好ましくは無効ビットであり、いずれの駆動部710、720、800、400、500、及び600の駆動条件にも関連しないデータを示す。
第７ビットRSはレジスタ選択ビットであり、後述のデータビットDBの示すデータの種類を表す。好ましくは、レジスタ選択ビットRSが“０”であるときは、データビットDBの示すデータがアクセス対象のレジスタのアドレスであり、“１”であるときは、アクセス対象のレジスタに書き込まれるべきデータである。
第８ビットRWは好ましくは、同じインターフェース信号CSDに含まれるデータビットDBの示すデータがアクセス対象のレジスタのアドレスであるときに、次のインターフェース信号CSDの受信時に行われるべき処理がそのレジスタからのデータの読み取りであるのか、又はそのレジスタへのデータの書き込みであるのかを示す。
【００４６】
第９ビットDB0から第２４ビットDB15までの１６ビットはデータビットDBである。好ましくは前述の通り、レジスタ選択ビットRSに応じ、データビットDBはアクセス対象のレジスタのアドレス、又はそのレジスタに書き込まれるべきデータのいずれかを示す。そのデータは特に、そのレジスタを含む駆動部710、720、800、400、500、又は600に対する命令であり、各駆動部の駆動条件を示す。
【００４７】
インターフェース受信部720は、一連のインターフェース信号CSDをメインクロック信号MCLKに従って１ビットずつサンプリングする。それにより得られたサンプルの第４ビットDSが表示パネル300に割り当てられた値であるとき、インターフェース受信部720は同じサンプルの第９ビットDB0から第２４ビットDB15までの１６ビット、すなわちデータビットDBをシリアルデータ出力信号SDO1〜SDO5として各駆動部710、720、800、400、500、及び600に出力する。すなわち、各シリアルデータ出力信号SDO1〜SDO5はインターフェース信号CSDの第９ビットから第２４ビットまでの１６ビットに一致する。各駆動部710、720、800、400、500、及び600は、インターフェース受信部720から受信された各シリアルデータ出力信号SDO1〜SDO5が内蔵のレジスタのアドレスを示すとき、その次に受信されるシリアルデータ出力信号SDO1〜SDO5をそのアドレスのレジスタに書き込む。それにより、そのレジスタには中央処理部1000からの命令、特に駆動条件が書き込まれる。その結果、各駆動部710、720、800、400、500、及び600はその駆動条件に従って動作する。
【００４８】
好ましくは、ゲート駆動部400、データ駆動部500、信号制御部600、駆動電圧生成部710、インターフェース受信部720、及び階調電圧生成部800は各々、少なくとも一つの集積回路チップに組み込まれ、それらのチップが下部表示パネル100の上に直接実装されている。その他に、それらのチップが、ＦＰＣを用いたＴＣＰ（Tape  Carrier  Package）方式で下部表示パネル100に接着されていても、下部表示パネル100とは別の印刷回路基板上に実装されていてもよい。更に、それらの駆動部400、500、600、710、720、及び800が、信号線G1〜Gn、D1〜Dm、スイッチング素子Q、及び画素電極191と共に、下部表示パネル100に集積化されていても良い。それらの駆動部400、500、600、710、720、及び800が単一のチップに集積化されていても良い。その場合、それらのいずれか、またはそれらに含まれる回路素子のいずれかが、その単一のチップに外付けされていても良い。
【００４９】
照明部900は光源部910と光源駆動部920を含む。光源部910は表示パネル300の背面を照らす。光源駆動部920は光源部910に電力を供給する。光源駆動部920は特にその電力を高精度に調節し、光源部910の輝度を高精度に調節する。前述の通り、光源駆動部920は第３インターフェース受信部921M又は第４インターフェース受信部921Sを含む。各インターフェース受信部921M、921Sは、インターフェース送信部1100からインターフェース信号CSDを受信し、中央処理部1000からメインクロック信号MCLKを受信する。各インターフェース受信部921M、921Sは、一連のインターフェース信号CSDをメインクロック信号MCLKに従って１ビットずつサンプリングする。それにより得られたサンプルの第５ビットBSが照明部900に割り当てられた値であるとき、インターフェース受信部720は同じサンプルの第９ビットDB0から第２４ビットDB15までの１６ビット、すなわちデータビットDBを解読する。そのデータビットDBが光源駆動部920に内蔵されるレジスタのアドレスを示すとき、その次に受信されるインターフェース信号CSDのデータビットDBをそのアドレスのレジスタに書き込む。それにより、そのレジスタには中央処理部1000からの命令、特に駆動条件が書き込まれる。その結果、光源駆動部920はその駆動条件に従って動作する。
【００５０】
以下、上記の表示装置2000の動作について詳細に説明する。
まず、中央処理部1000は表示装置2000にメインクロック信号MCLKを出力する。それと同時に、インターフェース送信部1100は表示装置2000にインターフェース信号CSDを出力する。
【００５１】
そのとき、各駆動部700M、700Sのインターフェース受信部720M、720Sは、そのインターフェース信号CSDをメインクロック信号MCLKに従ってサンプリングする。得られたサンプルの第４ビットDSが第１表示パネル300Mに割り当てられた値であるときは第１インターフェース受信部720Mがシリアルデータ出力信号SDO1〜SDO5を出力し、第２表示パネル300Sに割り当てられた値であるときは第２インターフェース受信部720Sがシリアルデータ出力信号SDO1〜SDO5を出力する。それにより、第１表示パネル300M又は第２表示パネル300Sのいずれかでは各駆動部710、720、800、400、500、及び600が各シリアルデータ出力信号SDO1〜SDO5に応じて起動し、それらの示す中央処理部1000からの命令、特に駆動条件に従って動作する。
【００５２】
同様に、各照明部900M、900Sのインターフェース受信部921M、921Sは、そのインターフェース信号CSDをメインクロック信号MCLKに従ってサンプリングする。得られたサンプルの第５ビットBSが第１照明部900Mに割り当てられた値であるときは第３インターフェース受信部921Mが第１光源駆動部920Mを起動させ、第２照明部900Sに割り当てられた値であるときは第４インターフェース受信部921Sが第２光源駆動部920Sを起動させる。それにより、いずれかの光源駆動部920M又は920Sが、続いて受信されるインターフェース信号CSDの示す中央処理部1000からの命令に従って動作する。特にその命令の示す駆動条件に従い、第１光源部910Mが第１表示パネル300Mの背面を照らし、又は第２光源部910Sが第２表示パネル300Sの背面を照らす。
【００５３】
次に、中央処理部1000は表示装置2000の二つの駆動部700M、700Sの両方に入力映像信号R、G、B、及び入力制御信号を出力する。そのとき、二つの駆動部700M、700Sのうち、インターフェース信号CSDによって起動した方では、信号制御部600が入力映像信号R、G、Bと入力制御信号とを受信し、入力映像信号R、G、Bを映像データDATに変換し、かつゲート制御信号CONT1及びデータ制御信号CONT2を生成する。その後、ゲート制御信号CONT1はゲート駆動部400に送られ、データ制御信号CONT2と映像データDATとはデータ駆動部500に送られる。一方、残りの駆動部700M又は700Sでは信号制御部600が、受信された入力映像信号R、G、Bと入力制御信号とを処理することなく廃棄する。
【００５４】
データ制御信号CONT2に従い、データ駆動部500は映像データDATを画素行ごとに受信する。データ駆動部500はそのとき、その映像データDATから各画素PXの輝度情報を解読し、各画素PXの目標の輝度に対応する階調電圧を選択し、デジタル信号である映像データDATをアナログ信号であるデータ電圧に変換する。その後、データ駆動部500はデータ電圧を目標のデータ線D1〜Dmに対して印加する。
【００５５】
ゲート駆動部400はゲート制御信号CONT1に従い、ゲートオン電圧Vonを各ゲート線G1〜Gnに対して順番に印加する。そのとき、そのゲート線G1〜Gnに連結されたスイッチング素子Qが導通し、各データ線D1〜Dmに対して印加されたデータ電圧が、導通したスイッチング素子Qを通じて同じ画素PXの画素電極191に対して印加される。それにより、その画素PXではデータ電圧と共通電圧Vcomとの間の差で液晶キャパシタClcとストレージキャパシタCstとが充電され、それらの電圧間の差、つまり、画素電圧が各キャパシタClc、Cstに保持される。その画素PXの液晶層3では画素電圧に起因する電場が生じ、液晶分子の配列が画素電圧の大きさに応じて変化する。その結果、その液晶層3を通過する、照明部900からの光の偏光方向が変化する。この偏光方向の変化は偏光子によってその画素PXの光透過率の変化として現れる、こうして、その画素PXの輝度が映像データDATの示す階調に調節される。
【００５６】
１水平周期（水平同期信号Hsync及びデータイネーブル信号DEの一周期に等しい）ごとに上記の過程が繰り返されることにより、全てのゲート線G1〜Gnに対してゲートオン電圧Vonが印加され、全ての画素PXに対してデータ電圧が印加される。こうして、１フレームの映像が表示パネル300の表示領域に再現される。
【００５７】
１フレームの表示が終われば、次のフレームの表示が始まる。そのとき、信号制御部600が、データ駆動部500に対して印加される反転信号の状態を制御し、各画素PXに対して印加されるデータ電圧の極性を直前のフレームでの極性から反転させる。こうして、データ電圧の極性はフレームごとに反転する（フレーム反転）。更に、同じフレーム内でも反転信号の特性により、同じデータ線を通じて伝達されるデータ電圧の極性を水平周期で反転させ（行反転、点反転）、又は、画素行ごとにデータ電圧の極性を反転させても良い（列反転、点反転）。
【００５８】
以上のように、本発明の上記の実施例による電子装置では、インターフェース信号CSDがデータビットDBに加え、表示パネル選択ビットDS及び光源選択ビットBSを含む。それにより、インターフェース信号CSDがデータビットDBだけを含む場合とは異なり、中央処理部1000、特にインターフェース送信部1100の出力端子を各インターフェース受信部720M、720S、921M、921Sについて別々に設けなくても良く、全てのインターフェース受信部720M、720S、921M、921Sを共通の出力端子に接続できる。更に、その共通の出力端子から出力されるインターフェース信号に従って動作すべきインターフェース受信部を、そのインターフェース信号とは異なる特別なイネーブル信号で選択しなくても良い。こうして、中央処理部1000ではインターフェース送信部1100の出力端子の総数を従来のものより削減でき、各駆動部700M、700S、920M、920Sではインターフェース受信部の入力端子の総数を削減できる。
【００５９】
また、中央処理部1000から信号制御部600に出力されるメインクロック信号MCLKを各インターフェース受信部720M、720S、921M、921Sにも入力する。それにより、インターフェース送信部1100が、各インターフェース受信部とのシリアル通信に利用されるべきクロックとしてメインクロック信号MCLKを利用できる。それにより、インターフェース送信部1100からシリアル通信用のクロックの出力端子を削減できる。
【００６０】
以上の結果、インターフェース送信部1100の出力端子数、及び各インターフェース受信部720M、720S、921M、921Sの入力端子数はいずれも従来のものより少ない。従って、インターフェース送信部1100及び各インターフェース受信部720M、720S、921M、921Sの設計では、電子装置の小型化に伴う空間的な制約を緩和できる。従って、その設計の自由度が高い。
【００６１】
更に、インターフェース送信部1100及び各インターフェース受信部720M、720S、921M、921Sは端子数が少ないので、静電気破壊（ＥＳＤ）に対して強く、かつ、ＥＳＤに対する耐性を強化するための設計の変更が容易である。
【００６２】
以上、本発明の好ましい実施例について説明した。しかし、本発明の技術的範囲は上記の実施例には限定されない。当業者であれば、上記の実施例を多様に変形可能であろう。従って、それらの変形もまた、本発明の技術的範囲に属すると解されるべきである。
【図面の簡単な説明】
【００６３】
【図１】本発明の一つの実施例による電子装置の概略的なブロック図
【図２】本発明の一つの実施例による表示装置のブロック図
【図３】図２に示されている表示装置に含まれる一つの画素の模式図
【図４】図１に示されている電子装置で利用されるインターフェース信号のタイミングチャート
【符号の説明】
【００６４】
100  下部表示パネル
200  上部表示パネル
300M、300S  表示パネル
400  ゲート駆動部
500  データ駆動部
600  信号制御部
700M、700S  駆動部
710  駆動電圧生成部
720M、720S、921M、921S  インターフェース受信部
800  階調電圧生成部
900M、900S  照明部
910M、910S  光源
920M、920S  光源駆動部
1000  中央処理部
1100  インターフェース送信部
2000  表示装置
【図１】
0005846708.tif 000002
【図２】
0005846708.tif 000003
【図３】
0005846708.tif 000004
【図４】
0005846708.tif 000005