(57)【特許請求の範囲】
【請求項１】
コンバータユニット（１）を有するコンバータ回路であって、
前記コンバータユニット（１）は、複数の駆動可能な電力半導体スイッチを有し、
前記コンバータユニット（１）のＤＣ電圧側が、容量エネルギーストレージ回路（２）に接続され、
前記容量エネルギーストレージ回路（２）は、前記コンバータユニット（１）の前記駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網（３）と少なくとも１つの容量エネルギーストアとを有し、
前記容量エネルギーストレージ回路（２）は、単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニット（４）を有し、
前記受動的な駆動不可能なダンピングユニット（４）は、ダイオードとダンピング抵抗器とを有し、
前記スナッバー回路網（３）は、抵抗器とインダクタンスとキャパシタンスとダイオードとを有し、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードは、直列に接続され、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードを含む直列回路は、前記スナッバー回路網（３）の前記インダクタンスと並列に接続され、
前記スナッバー回路網（３）の前記キャパシタンスは、前記スナッバー回路網（３）の前記抵抗器と前記スナッバー回路網（３）の前記ダイオードとの間の接続点に接続され、
第１および第２の電圧電位（Ａ、Ｂ）を有する前記容量エネルギーストレージ回路（２）の場合、前記スナッバー回路網（３）は、前記容量エネルギーストレージ回路（２）の前記第１および第２の電圧電位（Ａ、Ｂ）に接続され、前記受動的な駆動不可能なダンピングユニット（４）は、前記容量エネルギーストレージ回路（２）の前記第１および第２の電圧電位（Ａ、Ｂ）に接続される、コンバータ回路。
【請求項２】
前記受動的な駆動不可能なダンピングユニット（４）の前記ダイオードは、前記受動的な駆動不可能なダンピングユニット（４）の前記ダンピング抵抗器と直列に接続される、請求項１によるコンバータ回路。
【請求項３】
コンバータユニット（１）を有するコンバータ回路であって、
前記コンバータユニット（１）は、複数の駆動可能な電力半導体スイッチを有し、
前記コンバータユニット（１）のＤＣ電圧側が、容量エネルギーストレージ回路（２）に接続され、
前記容量エネルギーストレージ回路（２）は、前記コンバータユニット（１）の前記駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網（３）と少なくとも１つの容量エネルギーストアとを有し、
前記容量エネルギーストレージ回路（２）は、単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニット（４）を有し、
前記受動的な駆動不可能なダンピングユニット（４）は、ダイオードとダンピング抵抗器とを有し、
前記スナッバー回路網（３）は、抵抗器とインダクタンスとキャパシタンスとダイオードとを有し、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードは、直列に接続され、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードを含む直列回路は、前記スナッバー回路網（３）の前記インダクタンスと並列に接続され、
前記スナッバー回路網（３）の前記キャパシタンスは、前記スナッバー回路網（３）の前記抵抗器と前記スナッバー回路網（３）の前記ダイオードとの間の接続点に接続され
、前記受動的な駆動不可能なダンピングユニット（４）の前記ダンピング抵抗器は、前記スナッバー回路網（３）の前記抵抗器である、請求項１によるコンバータ回路。
【請求項４】
コンバータユニット（１）を有するコンバータ回路であって、
前記コンバータユニット（１）は、複数の駆動可能な電力半導体スイッチを有し、
前記コンバータユニット（１）のＤＣ電圧側が、容量エネルギーストレージ回路（２）に接続され、
前記容量エネルギーストレージ回路（２）は、前記コンバータユニット（１）の前記駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網（３）と少なくとも１つの容量エネルギーストアとを有し、
前記容量エネルギーストレージ回路（２）は、単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニット（４）を有し、
前記受動的な駆動不可能なダンピングユニット（４）は、ダイオードとダンピング抵抗器とを有し、
前記スナッバー回路網（３）は、抵抗器とインダクタンスとキャパシタンスとダイオードとを有し、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードは、直列に接続され、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードを含む直列回路は、前記スナッバー回路網（３）の前記インダクタンスと並列に接続され、
前記スナッバー回路網（３）の前記キャパシタンスは、前記スナッバー回路網（３）の前記抵抗器と前記スナッバー回路網（３）の前記ダイオードとの間の接続点に接続され、
第１および第２の電圧電位（Ａ、Ｂ）とゼロ電圧電位（ＮＰ）とを有する前記容量エネルギーストレージ回路（２）の場合、２つのスナッバー回路網（３）および２つの受動的な駆動不可能なダンピングユニット（４）が提供され、
前記スナッバー回路網（３）の一方は、前記容量エネルギーストレージ回路（２）の前記第１の電圧電位（Ａ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記スナッバー回路網（３）の他方は、前記容量エネルギーストレージ回路（２）の前記第２の電圧電位（Ｂ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記受動的な駆動不可能なダンピングユニット（４）の一方は、前記容量エネルギーストレージ回路（２）の前記第１の電圧電位（Ａ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記受動的な駆動不可能なダンピングユニット（４）の他方は、前記容量エネルギーストレージ回路（２）の前記第２の電圧電位（Ｂ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続される、請求項１によるコンバータ回路。 
【請求項５】
前記受動的な駆動不可能なダンピングユニット（４）のそれぞれの前記ダンピング抵抗器は、前記スナッバー回路網（３）のそれぞれの前記抵抗器である、請求項４によるコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクスの分野に関する。それは、独立請求項の前文によるコンバータ回路に基づいている。
【従来技術】
【０００２】
コンバータ回路は、今日、アプリケーションの大数の中で使用される。図１は、従来技術に基づいた問題のタイプのコンバータ回路を示す。典型的には、このコンバータ回路は、少なくとも１つの容量エネルギーストアを有する容量エネルギーストレージ回路２を含む。さらに、コンバータ回路は、コンバータユニット１を有している。そのＤＣ電圧側は、容量エネルギーストレージ回路２に接続される。例として、そのようなコンバータユニットは、例えば、ＡＣ電圧を要求する電気的な負荷への電力供給に使用される。コンバータユニット１は、それ自身、ハーフブリッジまたはフルブリッジ回路のような当業者に知られている形式の回路に接続される複数の駆動可能な電力半導体スイッチを有する。
【０００３】
さらに、容量エネルギーストレージ回路２は、コンバータユニット１の駆動可能な電力半導体スイッチ上の偽の高周波数または電圧ピークを下げておくために、少なくとも１つのスナッバー回路網（network）３（スナッバー回路（circuit）として知られている）をさらに含む。駆動可能な電力半導体がスイッチを切り替える場合、それは発生するかもしれない。したがって、そのようなスナッバー回路網３は、サイリスタ、ＩＧＢＴ、ＩＧＣＴおよびその他同種のもののような、コンバータユニット１の駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限させる。図１に示されるように、スナッバー回路網は、典型的には、抵抗器、インダクタンス、キャパシタンスおよびダイオードを含む。前述のコンポーネントは、図１に示される方法で、通常接続される。
【０００４】
過電流ｉＦが今生じる場合、例えば、コンバータユニット１におけるエラーの結果、少なくとも１つの容量エネルギーストアおよびスナッバー回路網３のインダクタンスを備えたスナッバー回路網３のキャパシタンスは、大きな振幅で振れて、単にゆっくり収束する過電流ｉＦに帰着する共振回路である。そのような振動は、過電流ｉＦの波形中の図２の中の例として示される。しかしながら、正確には、過電流ｉＦのこのばらつきは、コンバータユニット１の駆動可能な電力半導体スイッチを破損するまたはさらに破壊することが可能であり、よって、非常に望ましくない。
【０００５】
ＥＰ  １  ６１９  ７８５  Ａ２は、抵抗器、インダクタンス、キャパシタンスおよびダイオードを備えたスナッバー回路網を有する問題のタイプのコンバータ回路を明示する。生じる過電流の前述のばらつきをダンピングするためのデバイスに対する準備はない。
【発明の概要】
【０００６】
したがって、本発明は、容量エネルギーストレージ回路に生じる過電流の場合、過電流のばらつきを大部分回避することができるコンバータ回路を明示することを目的とする。
【０００７】
この目的は、請求項１の特徴によって達成される。従属請求項は、本発明の有利な発展を明示している。
【０００８】
本発明によるコンバータ回路は、複数の駆動可能な電力半導体スイッチを有するコンバータユニットを含む。そのＤＣ電圧側は、容量エネルギーストレージ回路に接続される。容量エネルギーストレージ回路は、コンバータユニットの駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網と少なくとも１つの容量エネルギーストアとを有する。本発明によれば、容量エネルギーストレージ回路は、単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニットを有する。受動的な駆動不可能なダンピングユニットは、ダイオードとダンピング抵抗器とを有する。さらに、スナッバー回路網は、抵抗器とインダクタンスとキャパシタンスとダイオードとを有する。スナッバー回路網の抵抗器およびスナッバー回路網のダイオードを含む直列回路は、スナッバー回路網のインダクタンスと並列に接続される。また、スナッバー回路網のキャパシタンスは、スナッバー回路網の抵抗器とスナッバー回路網のダイオードとの間の接続点に接続される。スナッバー回路網の抵抗器およびスナッバー回路網のダイオードは、直列に接続される。したがって、全体として、受動的な駆動不可能なダンピングユニットに提供される個別のダイオード、さらにスナッバー回路網のために提供される個別のダイオードがある。
【０００９】
通常望ましくないばらつきがある過電流が、容量エネルギーストレージ回路に今生じる場合、過電流のこれらのばらつきは、受動的な駆動不可能なダンピングユニットによってダンピングされる。したがって、過電流のばらつきは、うまく減少する。さらに、受動的な駆動不可能なダンピングユニットは、ダイオードとダンピング抵抗器の結果、非常に簡単な設計である。したがって、それは非常に強くて安い。よって、非常に容易にインプリメントすることができ、例えば、既存のコンバータ回路に導入することができる。
【００１０】
本発明のこれらの、またさらなる目的、利点および特徴は、下記の図面と関連した発明の好ましい実施形態の詳細な記述から明らかになる。
【図面の簡単な説明】
【００１１】
【図１】図１は、従来技術に基づいたコンバータ回路の実施形態を示す。
【図２】図２は、図１に示されるコンバータ回路の容量エネルギーストレージ回路の過電流に対する波形を示す。
【図３】図３は、発明によるコンバータ回路の第１の実施形態を示す。
【図４】図４は、発明によるコンバータ回路の第２の実施形態を示す。
【図５】図５は、発明によるコンバータ回路の第３の実施形態を示す。
【図６】図６は、発明によるコンバータ回路の第４の実施形態を示す。
【図７】図７は、図３に示されるコンバータ回路の容量エネルギーストレージ回路の過電流に対する波形を示す。
【００１２】
図面で使用される参照符号と参照符号の意味は、参照符号のリストに要約された形でリストアップされている。原則として、同一部分には、図中に同じ参照符号を与えられている。説明される実施形態は、本発明の主題の例であって、限定の効力を持たない。
【発明を実施するための手段】
【００１３】
図１は、最初に既に言及された従来技術に基づいたポピュラーなコンバータ回路の実施形態を示す。この点について、図２は、図１の中のコンバータ回路の容量エネルギーストレージ回路２の過電流ｉＦに対する波形を示す。図３は、本発明によるコンバータ回路の第１の実施形態を示す。一般に、コンバータ回路は、コンバータユニット１を含む。そのコンバータユニット１は、複数の駆動可能な電力半導体スイッチを有する。例として、そのような駆動可能な電力半導体スイッチは、ゲートターンオフサイリスタ（ＧＴＯ）の形式、集積ゲート整流サイリスタ（ＩＧＣＴ）の形式、パワーＭＯＳＦＥＴの形式、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の形式でもよい。コンバータユニット１のＤＣ電圧側は、容量エネルギーストレージ回路２に接続され、容量エネルギーストレージ回路２は、コンバータユニット１の駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網３および少なくとも１つの容量エネルギーストアを一般に有する。図３に示される第１の実施形態では、単一の容量エネルギーストアおよび単一のスナッバー回路網３が提供される。本発明によれば、容量エネルギーストレージ回路２は、一般に単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニット４を有している。受動的な駆動不可能なダンピングユニット４は、ダイオードとダンピング抵抗器とを有する。図３に示される第１の実施形態では、単一の受動的な駆動不可能なダンピングユニット４が提供される。さらに、特に、図３に示されるように、スナッバー回路網３は、抵抗器、インダクタンス、キャパシタンスおよびダイオードを有している。スナッバー回路網３の抵抗器およびスナッバー回路網３のダイオードは、直列に接続される。スナッバー回路網３の抵抗器およびスナッバー回路網３のダイオードを含む直列回路は、スナッバー回路網３のインダクタンスと並列に接続される。また、スナッバー回路網３のキャパシタンスは、スナッバー回路網３のダイオードおよびスナッバー回路網３の抵抗器間の接続点に接続される。したがって、全体として、個別のダイオードが、受動的な駆動不可能なダンピングユニット４に対して提供され、さらに、個別のダイオードが、スナッバー回路網３に対して提供される。
【００１４】
容量エネルギーストレージ回路２で生じる過電流ｉＦの場合、典型的にはポピュラーな変換器回路に生じるような過電流ｉＦのばらつきは、受動的な駆動不可能なダンピングユニット４によってうまくダンピングされる。したがって、過電流ｉＦのばらつきは、減少する。その理由として、受動的な駆動不可能なダンピングユニット４のダイオードは、ダンピングする過電流ｉＦが、特にダイオードの導電方向に、有利にダンピング抵抗器を介する電流経路を有していることを意味する。したがって、それは、所望のやり方で過電流ｉＦのばらつきをダンピングする。この点では、図７は、図３に示されるコンバータ回路の過電流ｉＦに対する波形を使用して、例として過電流ｉＦの前述のダンピングを示す。さらに、受動的な駆動不可能なダンピングユニット４は、ダイオードとダンピング抵抗器の結果として非常に簡単な設計であり、したがって非常に強くて安い。したがって、非常に容易にインプリメントすることができる。さらに、受動的な駆動不可能なダンピングユニット４は、既存の変換器回路に導入するのに特に適している。
【００１５】
ダンピング抵抗器は、個別部品でもよいし、またはほかに、抵抗器への供給ラインの抵抗材料の使用によって形成されてもよい。
【００１６】
好ましくは、図３に示される第１の実施形態中の例として示されるように、受動的な駆動不可能なダンピングユニット４のダイオードは、受動的な駆動不可能なダンピングユニット４のダンピング抵抗器に直列に接続される。
【００１７】
図３の例として示されるように、第１および第２の電圧電位Ａ、Ｂを有する容量エネルギーストレージ回路２の場合には、スナッバー回路網３は、容量エネルギーストレージ回路２の第１および第２電圧電位Ａ、Ｂに接続される。例として、選ばれた第１の電圧電位Ａは、正電圧電位であり、選ばれた第２の電圧電位Ｂは、同じ値の負電圧電位である。図３の例として示されるように、受動的な駆動不可能なダンピングユニット４は、容量エネルギーストレージ回路２の第１および第２電圧電位Ａ、Ｂに接続される。上に引用されるスナッバー回路網３の個々のコンポーネントの相互接続は、既に上に記述された。スナッバー回路網３は、例えば図３に示される方法で、第１および第２電圧電位Ａ、Ｂの間に挿入される。
【００１８】
図３に示される第１の実施形態とは対照的に、図４に示されるような本発明によるコンバータ回路の第２の実施形態では、受動的な駆動不可能なダンピングユニット４のダンピング抵抗器は、スナッバー回路網３の抵抗器である。この寸法は、スナッバー回路網３の既存の抵抗器がダンピング抵抗器として使用されることを有利に可能にする。それは、付加的な個々のダンピング抵抗器で分配することができ、したがって、部品コスト、スペースおよび増大する複雑さを縮小することができることを意味する。図４に同様に示されるスナッバー回路網３は、抵抗器、インダクタンス、キャパシタンスおよびダイオードを有する。スナッバー回路網３の個々の前述のコンポーネントは、例えば図４に示される方法で、第１および第２の電圧電位Ａ、Ｂの間で相互に連結する。図４に示される実施形態については、受動的な駆動不可能なダンピングユニット４のダイオードは、振動する過電流ｉＦがダンピング抵抗器を介する電流経路を有することを可能にする。したがって、それは、所望のやり方で過電流ｉＦのばらつきをダンピングする。
【００１９】
既に上に記述されるように、第１および第２の電圧電位Ａ、Ｂを有しており、付加的な電圧ゼロ電位ＮＰを有している容量エネルギーストレージ回路２の場合、２つのスナッバー回路網および２つの受動的な駆動不可能なダンピングユニット４が提供される。値の点において、電圧ゼロ電位ＮＰは、好ましくは、第１および第２電圧電位Ａ、Ｂの間に正確に位置し、例えば、正の第１の電圧電位Ａおよび同じ値の負の第２の電圧電位Ｂの場合には、０Ｖの値を備えた電位を有している。例として、図５は、本発明によるコンバータ回路の第３の実施形態を示す。容量エネルギーストレージ回路２は、第１および第２の電圧電位Ａ、Ｂおよび付加的な電圧ゼロ電位ＮＰを有するように設計されている。図５に示すように、スナッバー回路網３の一方は、容量エネルギーストレージ回路２の第１の電圧電位Ａおよび容量エネルギーストレージ回路２のゼロ電圧電位ＮＰに接続される。また、スナッバー回路網３の他方は、容量エネルギーストレージ回路２の第２の電圧電位Ｂおよびエネルギーストレージ回路２のゼロ電圧電位ＮＰに接続される。さらに、受動的な駆動不可能なダンピングユニット４の一方は、容量エネルギーストレージ回路２の第１の電圧電位Ａおよび容量エネルギーストレージ回路２のゼロ電圧電位ＮＰに接続される。また、受動的な駆動不可能なダンピングユニット４の他方は、容量エネルギーストレージ回路２の第２の電圧電位Ｂおよび容量エネルギーストレージ回路２のゼロ電圧電位ＮＰに接続される。好ましくは、図５に示される第３の実施形態中の例として示されるように、それぞれの受動的な駆動不可能なダンピングユニット４のダイオードは、関連する受動的な駆動不可能なダンピングユニット４のダンピング抵抗器と直列に接続される。図５に示される実施形態については、それぞれの受動的な駆動不可能なダンピングユニット４のダイオードは、振動する過電流ｉＦが、それぞれのダンピング抵抗器を介する電流経路を有することを可能にする。したがって、それは、所望のやり方で過電流ｉＦのばらつきをダンピングする。例えば、個々のスナッバー回路網３は、図５に示される方法で第１および第２電圧電位Ａ、Ｂと電圧ゼロ電位ＮＰとの間に挿入される。
【００２０】
図５に示される第３の実施形態とは対照的に、図６に示される本発明によるコンバータ回路の第４の実施形態では、受動的な駆動不可能なダンピングユニット４のそれぞれのダンピング抵抗器は、スナッバー回路網３のそれぞれの抵抗器である。この寸法は、それぞれのスナッバー回路網３の既存の抵抗器がダンピング抵抗器として使用されることを有利に可能にする。それは、付加的な個々のダンピング抵抗器で分配することができ、したがって、部品コスト、スペースおよび増大する複雑さを縮小することができることを意味する。図６に示される実施形態については、それぞれの受動的な駆動不可能なダンピングユニット４のダイオードは、振動する過電流ｉＦがそれぞれのダンピング抵抗器を介する電流経路を有することを可能にする。したがって、それは、所望のやり方で過電流ｉＦのばらつきをダンピングする。図６の例として示されるように、それぞれのスナッバー回路網３は、抵抗器、インダクタンス、キャパシタンスおよびダイオードを同様に有する。例えば、図６に示される方法で、それぞれのスナッバー回路網３の個々の前述のコンポーネントは、第１および第２の電圧電位Ａ、Ｂと電圧ゼロ電位ＮＰとの間で相互に連結する。
【参照符号のリスト】
【００２１】
１  コンバータユニット
２  容量エネルギーストレージ回路
３  スナッバー回路網
４  受動的な駆動不可能なダンピングユニット
Ａ  第１の電圧電位
Ｂ  第２の電圧電位
ＮＰ  電圧ゼロ電位
以下に、本出願時の特許請求の範囲に記載された発明を付記する。
[１]  コンバータユニット（１）を有するコンバータ回路であって、
前記コンバータユニット（１）は、複数の駆動可能な電力半導体スイッチを有し、
前記コンバータユニット（１）のＤＣ電圧側が、容量エネルギーストレージ回路（２）に接続され、
前記容量エネルギーストレージ回路（２）は、前記コンバータユニット（１）の前記駆動可能な電力半導体スイッチ上の電流または電圧上昇の割合を制限するための少なくとも１つのスナッバー回路網（３）と少なくとも１つの容量エネルギーストアとを有し、
前記容量エネルギーストレージ回路（２）は、単一電流フロー方向を有する少なくとも１つの受動的な駆動不可能なダンピングユニット（４）を有し、
前記受動的な駆動不可能なダンピングユニット（４）は、ダイオードとダンピング抵抗器とを有し、
前記スナッバー回路網（３）は、抵抗器とインダクタンスとキャパシタンスとダイオードとを有し、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードは、直列に接続され、
前記スナッバー回路網（３）の前記抵抗器および前記スナッバー回路網（３）の前記ダイオードを含む直列回路は、前記スナッバー回路網（３）の前記インダクタンスと並列に接続され、
前記スナッバー回路網（３）の前記キャパシタンスは、前記スナッバー回路網（３）の前記抵抗器と前記スナッバー回路網（３）の前記ダイオードとの間の接続点に接続される、コンバータ回路。
[２]  前記受動的な駆動不可能なダンピングユニット（４）の前記ダイオードは、前記受動的な駆動不可能なダンピングユニット（４）の前記ダンピング抵抗器と直列に接続される、付記[１]によるコンバータ回路。
[３]  第１および第２の電圧電位（Ａ、Ｂ）を有する前記容量エネルギーストレージ回路（２）の場合、前記スナッバー回路網（３）は、前記容量エネルギーストレージ回路（２）の前記第１および第２の電圧電位（Ａ、Ｂ）に接続され、前記受動的な駆動不可能なダンピングユニット（４）は、前記容量エネルギーストレージ回路（２）の前記第１および第２の電圧電位（Ａ、Ｂ）に接続される、付記[１]または[２]によるコンバータ回路。
[４]  前記受動的な駆動不可能なダンピングユニット（４）の前記ダンピング抵抗器は、前記スナッバー回路網（３）の前記抵抗器である、付記[１]〜[３]のうちの１つによるコンバータ回路。
[５]  第１および第２の電圧電位（Ａ、Ｂ）と電圧ゼロ電位（ＮＰ）とを有する前記容量エネルギーストレージ回路（２）の場合、２つのスナッバー回路網（３）および２つの受動的な駆動不可能なダンピングユニット（４）が提供され、
前記スナッバー回路網（３）の一方は、前記容量エネルギーストレージ回路（２）の前記第１の電圧電位（Ａ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記スナッバー回路網（３）の他方は、前記容量エネルギーストレージ回路（２）の前記第２の電圧電位（Ｂ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記受動的な駆動不可能なダンピングユニット（４）の一方は、前記容量エネルギーストレージ回路（２）の前記第１の電圧電位（Ａ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続され、
前記受動的な駆動不可能なダンピングユニット（４）の他方は、前記容量エネルギーストレージ回路（２）の前記第２の電圧電位（Ｂ）および前記容量エネルギーストレージ回路（２）の前記ゼロ電圧電位（ＮＰ）に接続される、付記[１]によるコンバータ回路。 
[６]  前記受動的な駆動不可能なダンピングユニット（４）のそれぞれの前記ダンピング抵抗器は、前記スナッバー回路網（３）のそれぞれの前記抵抗器である、付記[５]によるコンバータ回路。
【図１】
0005905473.tif 000002
【図２】
0005905473.tif 000003
【図３】
0005905473.tif 000004
【図４】
0005905473.tif 000005
【図５】
0005905473.tif 000006
【図６】
0005905473.tif 000007
【図７】
0005905473.tif 000008