(57)【特許請求の範囲】
【請求項１】
上部金属電極／アルミニウム酸化物層（抵抗変化層）／下部金属電極層からなる抵抗変化型メモリ素子であって、
前記抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層（２）と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層（７）の２種類のアルミニウム酸化物層により構成される構造を有すると共に、
前記導電性物質は、金（Ａｕ）、白金（Ｐｔ）、Ｒｕルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）からなる群から選ばれた金属あるいはこれらの合金であることを特徴とする抵抗変化型メモリ素子。
【請求項２】
上部金属電極／アルミニウム酸化物層（抵抗変化層）／下部金属電極層からなる抵抗変化型メモリ素子であって、
前記抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層（２）と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層（７）の２種類のアルミニウム酸化物層により構成される構造を有すると共に、
前記導電性物質は、導電性を有する酸化物、半導体の酸化物、並びに電気伝導性を示す窒化物からなる群から選ばれたことを特徴とする抵抗変化型メモリ素子。
【請求項３】
請求項２に記載の導電性を有する酸化物が、二酸化チタン（ＴｉＯ２）、スズ添加インジウム酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）からなる群から選ばれたことを特徴とする抵抗変化型メモリ素子。
【請求項４】
請求項１乃至３の何れか１項に記載の酸素欠損を有するアルミニウム酸化物層の酸素欠損ＡｌＯｘの組成範囲がｘ＜１．５であることを特徴とする抵抗変化型メモリ素子。
【請求項５】
請求項１乃至３の何れか１項に記載の抵抗変化層中の電荷蓄積層の層数Ｎが１以上１００以下の数値の範囲であることを特徴とする抵抗変化型メモリ素子。
【請求項６】
上部金属電極／アルミニウム酸化物層（抵抗変化層）／下部金属電極層からなり、前記抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層（２）と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層（７）の２種類のアルミニウム酸化物層により構成される構造を有する抵抗変化型メモリ素子の製造方法であって、
前記導電性物質は、アルミナターゲットを用いた成膜時に窒素（Ｎ２）ガスを導入して、膜中に窒素を添加されて製造されることを特徴とする抵抗変化型メモリ素子の製造方法。
【請求項７】
上部金属電極／アルミニウム酸化物層（抵抗変化層）／下部金属電極層からなり、前記抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層（２）と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層（７）の２種類のアルミニウム酸化物層により構成される構造を有する抵抗変化型メモリ素子の製造方法であって、
前記導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層は、アルミナターゲット（ＲＦスパッタ）とアルミニウム金属（ＤＣスパッタ）ターゲット、またはアルミナターゲット（ＲＦスパッタ）とＴｉＯ２ないしはＺｎＯ導電性酸化物（ＲＦスパッタ）ターゲットを用いた同時スパッタ法、アルミナとアルミニウムを抵抗加熱ないしは電子ビームを用いて蒸着した同時蒸着法、パルスレーザ蒸着法によって成膜されることを特徴とする抵抗変化型メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型メモリ素子（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  ：  ＲｅＲＡＭ）およびその製造方法に関する。
更に詳しくは、下部金属電極層及び上部金属電極からなる１対の電極と、下部金属電極層及び上部金属電極により狭持された、アルミニウム酸化物層とアルミニウム酸化物層に導電性物質が添加された電荷蓄積層とで構成されている抵抗変化層を有する抵抗変化型メモリ素子およびその製造方法に関するものである。
【背景技術】
【０００２】
抵抗変化型メモリ素子は次世代型メモリ素子としてＤＲＡＭの高速応答性とフラッシュメモリの不揮発性を同時にもつメモリとして注目を浴びている。更に、その構造も金属／絶縁体（抵抗変化層であり、酸化物層）／金属の３層構造と比較的単純な構造であることから、微細化への期待も持たれ、次世代型ユニバーサルメモリ素子として期待されている素子である。
【０００３】
通常絶縁体にはペロブスカイト型３元系酸化物及び２元系遷移金属酸化物が用いられる。しかしながら従来のシリコン（Ｓｉ）プロセスとの適合性の問題から、通常は２元系遷移金属酸化物を一般的には用いる。この素子をメモリとして使用するには使用前にフォーミングプロセスという高電圧を印加して絶縁体中に導電性パスを形成する（ソフトブレイクダウン）工程が必要となる。このフォーミングプロセスに必要とされる電圧は組み込まれる半導体素子の使用電圧域より高い電圧（５Ｖ以上）が必要とされることから、フォーミングプロセス中に他の素子を破壊する可能性もあり実用上の障壁となる。
【０００４】
この抵抗変化素子の動作プロセスは、図１に示すようにまず電流制限下で高い電圧をかけ、ある閾値となると高抵抗状態から低抵抗状態へ遷移するＯＮプロセス（ＳＥＴプロセスと呼ばれることもある）と、その後電流制限をはずし、電流を印加することにより低抵抗状態から高抵抗状態へ遷移するＯＦＦプロセス（ＲＥＳＥＴプロセスと呼ばれることもある）からなる。通常抵抗変化層には絶縁体である金属酸化物を用いるため、膜厚の増加によりフォーミング電圧やＯＮ電圧は高くなる傾向にある。そのため現在は薄膜化が進んでいる。
【０００５】
しかしながら薄膜化することで絶縁層内での絶縁破壊（ブレイクダウン）を起こしやすく、信頼性に問題を生じる。そこで通常は素子を微細化することで電界を集中して印加、ＯＮ／ＯＦＦ電圧を下げ問題を解決してきた。しかしこの微細化ではＯＦＦ機構によってはＯＦＦ時の高電流による損傷も起こり、信頼性に問題を生じることも知られている。
【０００６】
更に近年抵抗変化層として機能する金属酸化膜及び、それに適した電極金属の探索に関する多くの工夫（非特許文献２）が試みられ、更に絶縁膜を複合積層化することによってスイッチング特性を改善する技術（非特許文献３）等が行われている。しかしながらいずれも電極には白金（Ｐｔ）等のいくつかの限られた金属が用いられており、素子の動作にはやはり高電圧フォーミング過程が必要とされるという問題があった。また最近は、電極層の一方を半導体Ｓｉなどにより形成することでの素子形成、消費電力の低下を試みる例もあるが、この方法においては一方の電極材料が指定されることにより、素子の実用化、特に他の素子と組み合わせた回路形成又は製造工程において自由度が低下することが避けられないという欠点がある。
【０００７】
また、従来の抵抗変化層においては酸素欠損又は金属欠損を含む金属酸化層などを用いるのが一般的であった。この方法では電界を印加することで酸素欠損への電子注入により絶縁体である金属酸化層中へ導電性パスを形成するフォーミングプロセスが必要とされる。このとき抵抗変化層は絶縁体としての高抵抗状態から低抵抗状態へと遷移する。このフォーミングにより形成された導電性パスは低抵抗状態においては金属的な挙動をすることから便宜上フィラメントと呼ばれている。このプロセスには動作電圧より高電圧が必要であり、またソフトブレイクダウンという絶縁破壊（ブレイクダウン）手前で止めることにより、電流リークではなく導電性パスを形成する必要がある。そのため適切な制限電流（コンプライアンス）を高抵抗状態から低抵抗状態へと遷移させる際には入れておく必要があるという実用上の問題もあった。
【０００８】
似た構造として、Ｓｏｎｇ等は導電パスの形成を制御するために絶縁層であるアルミニウム酸化物層の中に金属アルミニウム層を挿入する多層化により動作の安定化を図る方法を考案した。（非特許文献１）しかしながらこの方法においては金属と金属酸化物の層状構造を作成することから、製造方法上電流リーク、界面ラフネス、相互拡散などの影響を排除することができず問題があった。
【０００９】
更に近年ではＴａ及びＨｆを用いた抵抗変化素子においてアルミナなど他の金属酸化物層を挿入し抵抗変化の安定化する試みが報告されている。しかしながらこの素子においてはＴａやＨｆの酸素量と金属電極層、またはＴａ、Ｈｆ酸化物層と挿入された酸化物層間の酸素イオンの授受を制御するために入れており、電荷の注入／放出の制御を目的としている本機構とは別の思想となる。（非特許文献２及び４）
【００１０】
我々も素子の抵抗変化の安定化を図るために、抵抗変化層に用いられるアルミニウム酸化層中に遷移金属、合金、金属酸化物、窒化物など導電性を有する材料を添加する方法を考案し出願を行っている。この方法では導電性パスの基点（プレフィラメント）をあらかじめ層内に作りこむことにより、従来法の金属層−抵抗変化層−金属層（ＭＩＭ）構造に比較し、素子駆動電圧、消費電力がともに低く、高安定性・高信頼性・高耐久性の抵抗変化型メモリ素子を作製することが可能となるメリットがある。（非特許文献５）しかしながらこの方法においては、アルミニウム酸化物層中の添加材料の位置はランダムであり、添加材料の添加量などにもよるが、添加材料と金属電極との距離が短く絶縁電圧が低い場合や、絶縁抵抗がみかけ上低い箇所が存在し電流リークの原因になるなど、素子安定性に障害になることがある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開2009-141225号公報
【非特許文献】
【００１２】
【非特許文献１】Jahoon Song等、Applied Physics Express,3(2010),091101
【非特許文献２】Z.Wei等IEDM(2008) “Highly Reliable TaOx ReRAM and Direct Evidence of Redox Reaction Mechanism”
【非特許文献３】福田夏樹等、第72回応用物理学会学術講演会(2011)31p-ZK12
【非特許文献４】M.-J. Lee等、Nature Materials 10 (2010) pp.625 “A fast, high-endurance and scalable non-volatile memory device made from asymmetric Ta2O5-x/TaO2-xbilayer structures.”
【非特許文献５】原田善之ら、第72回応用物理学学術講演会(2011)31p-ZK-5
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記問題を解決するために、酸素欠損を有し、かつ導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層と、前記電荷蓄積層を上下に挟んで配置された酸素欠損を有するアルミニウム酸化物層により構成される構造を有することを特徴とするアルミニウム酸化物層型抵抗変化層を考案した。この抵抗変化層は上記構成を基本構造とし、前記電荷蓄積層の層数がＮは１以上１００以下の数値である。これにより、従来技術である上部金属電極／単一組成の金属酸化物層（抵抗変化層）／下部金属電極層というＭＩＭ型素子構造を有する抵抗変化型メモリ素子やプレフィラメントを有する層を抵抗変化層としてもつ抵抗変化型メモリ素子よりも、上部金属電極及び下部金属電極層との層間には酸素欠損型アルミニウム酸化物層が挿入することにより電極−添加材料（電荷蓄積層内）間距離が安定化し、電流リークが抑えられた安定性・信頼性・耐久性が改善された抵抗変化型メモリ素子の作製を目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の第１は、上部金属電極／アルミニウム酸化物層（抵抗変化層）／下部金属電極層からなる抵抗変化型メモリ素子であって、抵抗変化層は、酸素欠損を有し、かつ導電性物質が添加されたアルミニウム酸化物層からなる電荷蓄積層（２）と、前記電荷蓄積層を上下に挟んで配置された酸素欠損型アルミニウム酸化物層（７）の２種類のアルミニウム酸化物層により構成される構造を有する抵抗変化型メモリ素子を提供する。
ここで、前記導電性物質は、金（Ａｕ）、白金（Ｐｔ）、Ｒｕルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）からなる群から選ばれた金属あるいはこれらの合金である。
また、前記導電性物質は、導電性を有する酸化物、半導体の酸化物、並びに電気伝導性を示す窒化物からなる群から選ばれたものでもよい。ここで、当該導電性を有する酸化物は、二酸化チタン（ＴｉＯ２）、スズ添加インジウム酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）からなる群から選ばれるとよい。
【００１５】
本発明の第２は、第１の発明の酸素欠損を有するアルミニウム酸化物層ＡｌＯｘの組成範囲がｘ＜１．５であることを特徴とする抵抗変化型メモリ素子を提供する。
【００１６】
本発明の第３は、第１の発明の抵抗変化層中の電荷蓄積層の層数Ｎが１以上１００以下の数値の範囲であることを特徴とする抵抗変化型メモリ素子を提供する。
【００１７】
本発明の第４は、第1の発明の導電性物質の製造方法であって、前記導電性物質は、アルミナターゲットを用いた成膜時に窒素（Ｎ２）ガスを導入して、膜中に窒素を添加されて製造されることを特徴とする。
本発明の第５は、第1の発明の導電性物質の製造方法であって、前記導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層は、アルミナターゲット（ＲＦスパッタ）とアルミニウム金属（ＤＣスパッタ）ターゲット、またはアルミナターゲット（ＲＦスパッタ）とＴｉＯ２ないしはＺｎＯ導電性酸化物（ＲＦスパッタ）ターゲットを用いた同時スパッタ法、アルミナとアルミニウムを抵抗加熱ないしは電子ビームを用いて蒸着した同時蒸着法、パルスレーザ蒸着法によって成膜されることを特徴とする。
【００１８】
図を参照しながら、本発明の実施の形態について説明する。図２に抵抗変化型メモリ素子の例を示す。素子の基本構造は基板６と、下部金属電極層３及び上部金属電極１からなる１対の電極と、下部金属電極層及び上部金属電極により狭持された抵抗変化層８とを有する。抵抗変化層は酸素欠損かつ導電性元素が添加されたアルミニウム酸化物層からなる電荷蓄積層２とそれをはさむように上下界面配置された酸素欠損型アルミニウム酸化物層７の組成の変調された２種類のアルミニウム酸化物層より構成される。電荷蓄積層の層数Ｎは１以上１００以下の数値の範囲である。下部金属電極層、抵抗変化層、上部金属電極は、多層構造体として、互いに接するように、上記順に基板上に配置される。
【００１９】
図１に示されるように素子には、下部金属電極層と上部金属電極の間の電気抵抗値が異なる２つ以上の状態が存在する。駆動電圧または電流をメモリ素子に、具体的には下部金属電極層と上部金属電極との間に印加することにより、素子は上記の２つ以上の状態から選ばれる１つの状態から他の状態へと変化する。具体的には素子に電気抵抗値が異なる２つの状態（高抵抗状態と低抵抗状態）が存在する場合、駆動電圧または電流の印加により、メモリ素子は高抵抗状態Ａから低抵抗状態Ｂへ、あるいは低抵抗状態Ｂから高抵抗状態Ａへと変化する。
【００２０】
基板は、例えばＳｉ基板であればよく、この場合、基板における下部金属電極層に接している表面が酸化されていてもよい。基板がＳｉで有る場合、本発明の抵抗変化素子と半導体素子との組み合わせが容易となる。なお、基板にはトランジスタなどを形成した加工済みのウェハも、基板に含めることができる。したがって、基板はガラスやＰＥＴフィルムなどの樹脂、サファイア（Ａｌ２Ｏ３）や酸化マグネシウム（ＭｇＯ）など単結晶金属酸化物基板を用いてもよい。
【００２１】
下部金属電極層及び上部金属電極は基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、スズ添加インジウム酸化物(ＩＴＯ）、Ｓｉ等、あるいはこれらの合金、酸化物、窒化物等が例示できる。
【００２２】
また下部金属電極層と基板との間にはその密着性の向上を目的として、密着層を挿入してもよい。特に基板表面が酸化されている場合はチタン(Ｔｉ)やクロム(Ｃｒ)などの３ｄ遷移金属を用いることが望ましい。また基板と下部金属電極層との格子定数や結晶構造が近い合金、酸化物、窒化物、フッ化物、炭化物、ホウ化物等も使用できる。
密着層を生成させるのは、下部金属電極層をリソグラフィ法により形成する際、Ａｌなどの電極材料によっては現像に用いるアルカリ溶液を用いたプロセスにより、あるいは抵抗変化層や上部金属電極を形成する際のプラズマ利用プロセスにより剥がれることを防止するためである。
【００２３】
またこのとき、抵抗変化層は酸素欠損や添加アルミニウムなどの金属がその効果を付与するため、酸素欠損部への異種元素の混入、添加金属の酸化などが素子特性に大きな影響を与える。そのため成膜においては真空度が高い環境（１×１０―４Ｐａ以上）で形成することが望ましい。
【００２４】
更に電極層を形成する際にリフトオフ工程を用いる場合には、レジストの残渣物や基板表面に残った有機物質のコンタミネーションを蒸着前に流量１００ ｃｍ3/分  の酸素雰囲気中で１００ Ｗの酸素プラズマを用いて１０秒から１０分間、好ましくは３０秒から１分間発生させてクリーニングすることが望ましい。この工程をアッシング処理といい、この工程を用いないと上部金属電極と抵抗変化層の間ないしは下部金属電極層と抵抗変化層の間に残渣物やコンタミネーションが残り、良好な接合が形成されず素子特性の劣化を招く。
【００２５】
抵抗変化層は、酸素欠損を有し、導電性材料が添加されたアルミニウム酸化物層（ＡｌＯｘ：Ｍ、ｘ＜１．５、Ｍは導電性材料）からなる電荷蓄積層とこれを上下に挟んで配置された酸素欠損を有するアルミニウム酸化物層（ＡｌＯｘ、ｘ＜１．５）のアルミニウム酸化物層の２種類のアルミニウム酸化物層より構成される。またこのアルミニウム酸化物層はアモルファス又は多結晶体である。
【００２６】
この添加材料Ｍは基本的に導電性を有していればよく、例えば、金（Ａｕ）、白金（Ｐｔ）、Ｒｕルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）等金属あるいはこれらの合金、あるいは電気伝導性を示す物質であれば、窒化物等でも構わない。また、二酸化チタン（ＴｉＯ２）、スズ添加インジウム酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）など導電性を有する酸化物、半導体の酸化物でもよい。更に同様のアルミナターゲットを用いた成膜時に窒素（Ｎ２）ガスを導入し、膜中に窒素を添加することでも同様の効果を得ることができる。
【００２７】
導電性材料が添加されたアルミニウム酸化物層からなる電荷蓄積層は、アルミナターゲット（ＲＦスパッタ）とアルミニウムなど金属（ＤＣスパッタ）ターゲット、またはアルミナターゲット（ＲＦスパッタ）とＴｉＯ２ないしはＺｎＯなど導電性酸化物（ＲＦスパッタ）ターゲットを用いた同時スパッタ法、アルミナとアルミニウムを抵抗加熱ないしは電子ビームを用いて蒸着した同時蒸着法、パルスレーザ蒸着法によっても成膜することが可能である。
【００２８】
同時蒸着法においてメモリ効果を示す抵抗変化層およびそれを形成する電荷蓄積層を形成するには、添加される材料は導電性を有し、膜中に取り込まれる必要がある。この構造を形成するには形成チャンバ内のガスを制御する必要がある。残留ガス特に酸素ガスが存在すると蒸着原子がこのガスによるプラズマにより酸化され、導電性を有しない状態で添加される可能性がある。さらに水素ガスによっては膜中に水素が混入することで膜の構造、組成が変化し、電流電圧特性が変わる。そこで抵抗変化層の形成には高真空雰囲気下での作製が必要となる。特に残留ガスの影響を考えると１０−４Ｐａ台より高い真空度で形成する必要があり、１０−５Ｐａ台より高真空下であると望ましい。このような作製方法で作製された膜においては、膜中に添加された導電性材料が電圧を印加した際の導電性パスの基点となることから、高電圧のフォーミングを行うことなくフィラメント（導電性パス）を形成することができるようになる。
【００２９】
また本発明の素子においては、抵抗変化は上部金属電極に近い電荷蓄積層と電極間のアルミニウム酸化物層において動作することから、見かけ上の抵抗変化層の膜厚は減少することにより、動作電圧、電流を減少させることができる。これにより従来の同様の素子よりその消費電力を削減する効果がある。
【００３０】
この動作機構により、本素子においてはフィラメントが抵抗変化層全体において完全に切れることはなく、最上層の電荷蓄積層までにはフィラメントの多くが存在している（電荷が注入蓄積された状態）。これによりＯＦＦ状態への遷移において電荷が必要以上に抽出された場合においても他の素子のようにフォーミングが必要ではなく、最上層部のフィラメントの一部で抵抗値が最も低いものが導通状態に復帰するだけで効果が再現するため、その安定性が大幅に増加する。
【００３１】
本発明による素子では、その電気抵抗値を、駆動電圧または電流を印加するまで保持できるため、素子における上記各状態に対してビットを割り当てる（例えば、高抵抗状態（ＯＦＦ状態）を「０」、低抵抗状態（ＯＮ状態）を「１」とする）ことにより、不揮発性の抵抗変化型メモリ（メモリ素子、あるいは２つ以上のメモリ素子が配列したメモリアレイ）を構築できる。また、素子ではこのような状態の変化を少なくても２回以上繰り返し行うことができ、不揮発性のランダムアクセスメモリを構築できる。その他、上記各状態に対してＯＮまたはＯＦＦを割り当てることにより素子をスイッチング素子として応用することも可能である。
【００３２】
素子の電気抵抗値の検出は、例えば素子に当該素子における上記状態が変化しない程度の電圧（読み出し電圧）を印加、その際の素子に流れる電流値を検出することにより行えばよい。読み出し電圧としては、素子の消費電力をより低減化するため、パルス状の電圧を印加することが好ましい。
【００３３】
本発明の抵抗変化素子を用いて抵抗変化型メモリを構築するためには、本発明の素子を半導体素子、例えば、ダイオード、あるいは金属／酸化物／シリコン（Ｍｅｔａｌ／Ｏｘｉｄｅ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ：  ＭＯＳ）型トランジスタ等のトランジスタ等と組み合わせればよい。これによりメモリ素子の最小構成要素である１Ｄ１Ｒ（１ダイオード、１ＲｅＲＡＭ）及び１Ｔ１Ｒ（１トランジスタ、１ＲｅＲＡＭ）を構築することが可能となる。
【００３４】
本発明の抵抗変化素子は、半導体製造プロセスを応用し、一般的な薄膜形成プロセス及び微細加工プロセスにより形成できる。抵抗変化層の形成には例えばＲＦ及びＤＣ、ＥＣＲ（電子サイクロトロン共鳴）、ヘリコン、誘導結合プラズマ（ＩＣＰ）、対向ターゲット等の各種スパッタリング法、ＰＬＤ（パルスレーザデポジション）、ＩＢＤ（イオンビームデポジション）、ＭＢＥ（分子線エピタキシャル法）等の蒸着法、イオンプレーティング法等を用いればよい。これらＰＶＤ法のほかに、ＣＶＤ（ケミカルヴェイパーデポジション）法、ＭＯＣＶＤ（有機金属ＣＶＤ）法、メッキ法、ゾルゲル法等を用いてもよい。しかしながらＤＣ／ＲＦ同時スパッタ法を用いた抵抗変化層の形成が、膜中への導電性材料の導電性を保ったままの添加量、組成の制御の容易なため望ましい。
【００３５】
各層の微細加工には、半導体プロセスに用いられるイオンミリング、ＲＩＥ（反応性イオンエッチング）、ＦＩＢ（集束イオンビーム）等の物理的、あるいは化学的エッチング法を用いることは可能である。特にアルミニウム酸化物とアルミニウムは半導体の配線、層間絶縁膜として使用されていることから塩素（Ｃｌ）系ガス（例えば塩素（Ｃｌ２）、三塩化ホウ素（ＢＣｌ３）など）を用いることによるＲＩＥ法による半導体製造技術がすでに確立している。
【００３６】
また微細パターンの形成のためのフォトリソグラフィ法、ステッパー、コンタクトマスクアライナーなど紫外光を用いた方法、あるいは電子線（ＥＢ）リソグラフィ法など電子線を用いた方法、更にはレーザ加工技術を組み合わせて加工することは可能である。各層の表面の平坦化には、例えば、ＣＭＰ（ケミカルメカニカルポリッシング）やクラスターイオンビームエッチング等を用いてもよい。
【００３７】
一方、本発明の抵抗変化層中の電荷蓄積層においては成膜時に金属酸化物膜中に、金属及び合金、酸化物、窒化物等導電性材料が導入される。特に金属ターゲットを用いてＤＣスパッタ法によりアルゴンプラズマによって、また窒化物は窒素プラズマによって、酸化物はアルミナ中の酸素又は酸素プラズマにより導入することが可能となる。絶縁膜のアルミニウム酸化物膜に導電性材料が添加されることにより、全体の見かけの抵抗を下げることができる。また金属、金属窒化物が層中にあることにより電荷が注入、蓄積、保持されることから、元来絶縁体である金属酸化物中を電気伝導させることができる。このような金属及び導電性材料が添加された電荷蓄積層を変化層内に入れ込むことにより、フォーミング過程を有することなく、ＯＮ電圧と同様の低電圧においてフィラメント（導電性パス）を形成することが可能となる。これにより大幅な消費電力の低下に効果も期待できる。
【発明の効果】
【００３８】
メモリ素子を抵抗変化型メモリ（ＲｅＲＡＭ）として使用するために、抵抗変化層を絶縁状態から導電性を有する状態へ遷移する高電圧のフォーミング工程が省かれることから、製品作成後すぐに使用可能であり、省電力かつ使用上での制限も省かれることで実用化への大きなメリットとなる。
【００３９】
また下部金属電極層には導電層を用いればよく、従来ＲｅＲＡＭ素子のように上下電極材料を選ぶ、特に半導体を電極として使用する場合においてその抵抗値、または極性を選ぶ必要もないことから、既存の半導体素子、基板との接合形成、回路形成も容易であり、既存の半導体素子上へ直接作製が可能となるメリットがある。
【００４０】
アルミニウム酸化物ＲｅＲＡＭ及び同時蒸着膜においては、これまでの実験結果から電極サイズへの依存性がないことが明らかとなっており、フィラメント型機構で動作するメモリ素子となる。
同時蒸着層（導電性材料が添加されたアルミニウム酸化物層）においてはアルミニウム酸化物を始めフィラメント型に見られるような高電圧のフォーミングプロセスを用いずとも同様の動作を行うという特徴を有する。これはフィラメントの元となるプレフィラメントを膜形成時点において既に形成していることによる。しかしながら、同時蒸着による導電性元素の添加量が低い（５％以下）抵抗状態においては、初期状態の抵抗値は明らかに動作状態の高抵抗状態よりはるかに高抵抗であり、ノンフォーミングには添加量を増す必要がある。そこでフォーミングレス化のため添加量を増すと、電極と添加材料との見かけ上の距離が短くなりすぎる場合があることから絶縁性が下がり、電流リークの発生原因となる。これにより素子の歩留まりを下げる要因となる。しかし、本素子においては電荷蓄積層と電極の間には必ずアルミニウム酸化物層が挿入してあることから、必ず一定以上の距離を有し電流リークの心配は少ない。
【００４１】
従来他の材料においては一方をショットキー型電極材料にする必要性など、電極への制限もあったが、本素子においては明瞭な制限を有しないことから、他の半導体素子、回路との整合もとりやすいメリットがある。また本素子は抵抗変化層内に電荷蓄積層が形成されていることから、ＯＮ電圧（高抵抗状態から低抵抗状態へ遷移させる電圧）も膜厚によらず５．０Ｖ以下（ほとんどが２．０Ｖから３．０Ｖの間）、ＯＦＦ電圧も１．０Ｖ以下（ほとんどが０．３Ｖから０．５Ｖの間）の低電圧での駆動が可能となる。これにより動作時の省電力化にも期待ができる。
【図面の簡単な説明】
【００４２】
【図１】典型的な本発明抵抗変化型メモリ素子のＩ−Ｖ特性。
【図２】本発明の抵抗変化型メモリ素子構造。
【図３】５６μｍ角、３層構造型メモリ素子のＩ−Ｖ（メモリ）特性。
【図４】５６μｍ角、３層構造型メモリ素子の動作サイクル時の高抵抗（ＯＦＦ）状態／低抵抗（ＯＮ）状態抵抗変化。
【図５】５６μｍ角、３層構造型メモリ素子のＯＮ／ＯＦＦ動作電圧のヒストグラム。
【図６】５６μｍ角、５層構造型メモリ素子のＩ−Ｖ（メモリ）特性。
【図７】５６μｍ角、５層構造型メモリ素子の動作サイクル時の高抵抗（ＯＦＦ）状態／低抵抗（ＯＮ）状態抵抗変化。
【図８】５６μｍ角、５層構造型ＯＮ／ＯＦＦ動作電圧のヒストグラム。
【発明を実施するための形態】
【実施例】
【００４３】
＜実施例１＞
Ａｌ２Ｏ３／Ａｌ（２０Ｗ）：Ａｌ２Ｏ３  （Ａｌ  ＤＣ  ２０Ｗ、Ａｌ２Ｏ３  ＲＦ  ２００Ｗ  同時蒸着膜）／Ａｌ２Ｏ３  ３層構造型抵抗変化層
シリコン酸化物ＳｉＯ２層（２００ｎｍ）付きシリコンＳｉ（１００）面基板上に、電子ビーム蒸着法でチタン（Ｔｉ）密着層２０ｎｍ、１〜３ｎｍ／分の成長速度にて、アルミニウム（Ａｌ）下部配線層を５００  ｎｍ、１〜３  ｎｍ／分の成長速度で成膜する。その後、下部金属電極層上にＤＣ／ＲＦ同時スパッタ法を用いて抵抗変化層を成膜する。導電性元素が添加されたアルミニウム酸化物層からなる電荷蓄積層はＡｌをＤＣスパッタ法で、Ａｌ２Ｏ３をＲＦスパッタ法で６０ｎｍ同時成膜する。またアルミニウム酸化物層はＲＦスパッタ法でＡｌ２Ｏ３を前後に１５ｎｍ成膜する。
【００４４】
この条件においてＡｌは変化層内に６〜９％程度混入され電荷注入効果を示す。成膜後のサンプルはフォトレジストＡＺ５２１４（ＡＺ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ社製）をスピンコート法にて１．４μｍコートし、９０℃で２分フォトレジスト中の溶液（溶媒）を気化しレジストを固化する（ソフトベーク）。その後コンタクトマスクアライナー（波長３５０ｎｍの水銀ランプ）を用いて１．５秒電極パターンを露光。露光後１２０℃で３０秒の反転ベーク（ネガパターンからポジパターンへのパターン反転）を経て、もう一度マスクアライナーにて６秒Ｈｇランプを照射することで上部金属電極パターンを露光形成する。露光されたパターンは現像液ＮＭＤ−３（東京応化社製）レジスト用現像液によってリフトオフ工程用に電極形成部のレジストが現像され除去される。このレジストのパターンを用いて上部金属電極を形成する。上部金属電極の形成には電子線蒸着または真空蒸着装置を用い、２００ｎｍのＡｌ膜を蒸着し、必要部分をリフトオフ工程で加工形成する。
【００４５】
図３にこの方法にて形成した抵抗変化素子のＩ−Ｖ（メモリ）特性を示す。５６μｍ角の上部金属電極を持つ素子のＩ−Ｖ特性である。２．０〜３．０Ｖで高抵抗状態（ＯＦＦ状態）から低抵抗状態（ＯＮ状態）へ遷移し、−０．５Ｖ以下で低抵抗状態（ＯＮ状態）から高抵抗状態（ＯＦＦ状態）へ遷移起する様子が分かる。
【００４６】
続いて５６μｍ角の上部金属電極をもつアルミ添加アルミニウム酸化物膜の素子にて１００サイクル動作を行った際の高抵抗状態（ＯＦＦ状態）及び低抵抗状態（ＯＮ状態）の抵抗値の変化をまとめたものを図４に示す。横軸に動作サイクル数と縦軸にそのときの高抵抗状態と低抵抗状態の抵抗値をプロットしたものである。１００回の抵抗変化においてほぼ同一の１０１Ω台（低抵抗状態、ＯＮ状態）と１０２Ω台（高抵抗状態、ＯＦＦ状態）を繰り返して動作することが分かる。したがって高抵抗状態と低抵抗状態の抵抗変化値も１０倍以上あり、スイッチングも良好である。
【００４７】
３層構造型メモリ素子の動作電圧のバラつきを評価するために、動作サイクルを行った場合の各素子のＯＮ電圧、ＯＦＦ電圧をまとめたヒストグラムを図５に示す。横軸が電圧、縦軸はその電圧で動作した素子数を示す。通常抵抗変化型メモリ素子は全く同一電圧で動作することはなく有る程度のバラつきを持って動作する。この素子間、動作間での電圧の変化、バラつきが少ないほど動作が安定し、信頼性が高いと言える。
【００４８】
本素子において、ＯＮ電圧は２．０Ｖを中心として１．０Ｖから５．０Ｖで動作することがわかる。またＯＦＦ電圧は１．０Ｖ以下特に０．５Ｖ以下にて動作している様子が分かる。この動作は抵抗変化サイクルを連続して行った結果であり、ＯＮ／ＯＦＦ電圧は重ならずに動作することからパルス状に電圧を印加することで素子を動作させることが可能となる。
【００４９】
以上の全ての実験結果から、本素子はＯＮ／ＯＦＦ電圧ともある一定領域内に集中して存在し、ＯＮとＯＦＦを動作電圧においても明瞭に区別することができる。更に電圧は最大５．０Ｖ以下と半導体素子の動作電圧内であることから、信頼性が高く、実用化に向く素子であるといえる。
【００５０】
<実施例２>
Ａｌ２Ｏ３/Ａｌ(２０Ｗ)：Ａｌ２Ｏ３  （Ａｌ ＤＣ ２０Ｗ、Ａｌ２Ｏ３  ＲＦ ２００Ｗ  同時蒸着膜）/Ａｌ２Ｏ３  /Ａｌ(２０Ｗ)：Ａｌ２Ｏ３/Ａｌ２Ｏ３５層構造型抵抗変化層
下部金属電極層を真空蒸着装置でリフトオフ工程を用いて、Ｔｉ２０ｎｍ、Ａｌ２００ｎｍを１×１０−４Pa台以下の高真空下において成膜する。アルミニウムはこの真空度以下では膜中にアルミナが混入、あるいは表面のラフネスが増大（Ｒａ数ｎｍから数十ｎｍへ）し、Ａｌ表面が銀色から、銀色と白色の混合色に変化した。リフトオフ工程後、下部金属電極層上のレジスト残渣を除去するために酸素プラズマ雰囲気中（酸素流量１００  ｃｍ３/分、１００Ｗ、３分）でアッシング処理を行う。
【００５１】
抵抗変化層の形成にはリフトオフ工程を用いて形成した。フォトレジストＯＦＰＲ８００（東京応化製）とＡＺ５２１４（ＡＺ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ社製）の２種類を用いた２層レジスト法を用いて抵抗変化層を下部金属電極層上にのみ形成するようにしている。露光にはマスクアライナーを用いた。
抵抗変化層の成膜方法は実施例１のサンプル同様にＤＣ／ＲＦ同時スパッタ法を用いた電荷蓄積層と層間絶縁膜層からなる。本素子においてはそれぞれ１５ｎｍを交互に成膜を行った。
リフトオフ工程後、抵抗変化層上のレジストの残渣を除去するために酸素プラズマ雰囲気中にて（酸素流量１００ｃｍ３／分、１００Ｗ、３分）のアッシング処理を行う。
上部金属電極は実施例１と同様にフォトレジストをスピンコート法にて１．４μｍ塗布し、マスクアライナーを用いてフォトリソグラフィのリフトオフ工程にて２００ｎｍのＡｌを用いて形成する。
【００５２】
図６にこの抵抗変化素子のＩ−Ｖ特性を示す。素子は実施例１同様に１．０Ｖから３．０Ｖの範囲において高抵抗（ＯＦＦ）状態から低抵抗（ＯＮ）状態に遷移し、−０．５Ｖ以下でＯＦＦ状態からＯＮ状態へ遷移するメモリ効果を示す。
【００５３】
図７はこの素子のＯＮ／ＯＦＦサイクルでの抵抗の変化を図８はそのときの電圧のヒストグラムを示す。１００サイクル中、ＯＮ状態は全て１０Ω前後の値を、ＯＦＦ状態はｋΩ台の抵抗値を示す。抵抗変化値も１０倍以上有り、スイッチング特性も良好である。またそのときの電圧の分布もＯＮ電圧が１．５Ｖから２．０Ｖを中心に正規分布をしており、最大値は４．０Ｖとなる。またＯＦＦ側は−０．５Ｖ以下に集中しており、電圧分布も均一であることから周辺回路形成が容易となる。
【００５４】
またこの素子は一般的なフォトリソグラフィ法によりプロセスを開発しており、電子線リソグラフィ、レーザリソグラフィを含む、ごく一般的な半導体製造プロセスにおいて、既存の半導体素子上（ＭＯＳデバイス）に本素子を形成することが可能であることが推測できる。
【産業上の利用可能性】
【００５５】
本発明の抵抗変化型メモリ素子を使用すれば、構造が単純かつ微細化が可能なことから、パーソナルコンピュータ及び携帯電話など電子機器に搭載されているメモリの小型化が可能となる。またその駆動電圧、電流が小さいことから省エネルギーへの効果も期待ができる。またこのため充電池の容量を変更することなく端末の駆動時間を大幅に増加することが可能となる。また不揮発性の観点から、各種電子端末の動作の記憶、保持も可能となり、再起動時の駆動時間を減らすことが可能となり、ノーマリーオフコンピューティングなど省電力動作コンピュータ、モバイル端末の形成が可能となる。
【００５６】
更に使用元素は主にアルミ（Ａｌ）と酸素（Ｏ）であり、人体への影響は無害である。また地殻の含有量を示すクラーク数の観点からも、アルミ、酸素ともいずれもトップテンに入っており、地球上に比較的多く存在する元素である。現在開発中の新規メモリ素子、また現在使用されているメモリ素子で使用されているような白金（Ｐｔ）など貴金属やハフニウム（Ｈｆ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）やレアアース（ｒａｒｅ ｅａｒｔｈ）など希少金属を使用していないことからも、本メモリ素子は元素戦略的メモリ素子であるといえる。
【符号の説明】
【００５７】
１  上部金属電極
２  電荷蓄積層
３  下部金属電極層
４  密着層
５  シリコン酸化物ＳｉＯ２層
６  基板
７  アルミニウム酸化物層
８  抵抗変化型メモリ素子
【図１】
0005939482.tif 000002
【図２】
0005939482.tif 000003
【図３】
0005939482.tif 000004
【図４】
0005939482.tif 000005
【図５】
0005939482.tif 000006
【図６】
0005939482.tif 000007
【図７】
0005939482.tif 000008
【図８】
0005939482.tif 000009