(57)【特許請求の範囲】
【請求項１】
クロック信号に対応して動作する対象回路に連結され、前記クロック信号がハイ状態である時、前記対象回路から出力される信号の立上りエッジの傾きを制御する第１キャパシタと、
前記第１キャパシタと並列連結され、前記クロック信号の反転信号を制御信号として入力され、前記クロック信号がロー状態である時、オン駆動されるスイッチと、
前記スイッチに直列連結され、前記クロック信号がロー状態である時、前記対象回路から出力される信号の立下りエッジの傾きを制御する第２キャパシタと、
を含み、
前記第１キャパシタと前記スイッチとの接点は、前記対象回路の電源部または接地部に連結される、
スイッチングキャパシタを利用したスルーレート調節装置。
【請求項２】
前記対象回路は、
電圧制御発振器または増幅器である請求項１に記載のスイッチングキャパシタを利用したスルーレート調節装置。
【請求項３】
前記第１及び第２キャパシタは、
前記立上りエッジの傾きと前記立下りエッジの傾きとが同一になるようにキャパシタの容量を調節する請求項１に記載のスイッチングキャパシタを利用したスルーレート調節装置。
【請求項４】
前記対象回路から出力される信号から前記立上り及び立下りエッジの傾きを感知するセンシング部と、
前記センシング部から感知された情報を用いて、前記第１または第２キャパシタの容量を決定し、前記決定された容量に対応する容量制御信号を前記第１または第２キャパシタに伝達する制御部と、
をさらに含む請求項３に記載のスイッチングキャパシタを利用したスルーレート調節装置。
【請求項５】
前記第１及び第２キャパシタは、
バラクタ素子を含む可変キャパシタである請求項４に記載のスイッチングキャパシタを利用したスルーレート調節装置。
【請求項６】
前記第１及び第２キャパシタは、
互いに異なる容量が並列連結された複数のキャパシタ群と、前記容量制御信号によって、前記複数のキャパシタのうち１つを選択的にスイッチングする複数のスイッチ群とを含んでキャパシタバンクをそれぞれ形成する請求項４に記載のイッチングキャパシタを利用したスルーレート調節装置。
【請求項７】
前記第１及び第２キャパシタは、
互いに複数個の対をなしてキャパシタバンクを形成し、前記容量制御信号によって、前記複数個の対のうち１つが選択的に使われる請求項４に記載のスイッチングキャパシタを利用したスルーレート調節装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングキャパシタを利用したスルーレート調節装置に係り、より詳細には、振幅偏移変調の過程で信号のオン／オフ動作による立上り及び立下りスルーレートを調節することができるスイッチングキャパシタを利用したスルーレート調節装置に関する。
【背景技術】
【０００２】
一般的に、スルーレート（Ｓｌｅｗ  ｒａｔｅ）は、制御入力信号のステップ変化に対して出力の単位時間当たりの立上りまたは立下り変化量を意味する。このようなスルーレートは、温度や外部環境の影響によって敏感に反応する特性を有する。
【０００３】
図１は、従来の電圧制御発振器の回路図である。図１で、ＣＫ端１０は、電圧制御発振器２０（ＶＣＯ；Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）の動作を制御するためのデジタルパルス信号（以下、クロック信号）が入力される部分である。電圧制御発振器２０は、前記デジタルパルス信号の入力に対応して振幅偏移方式（ＡＳＫ；Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）で変調を行う。すなわち、ＣＫ端１０にハイ（Ｈｉｇｈ）信号が入力されれば、電圧制御発振器２０が動作し、ＣＫ端１０にロー（Ｌｏｗ）信号が入力されれば、電圧制御発振器２０は動作しない。
【０００４】
図２は、図１による振幅偏移変調の過程を説明する図面である。図２の（ａ）は、一般的な電圧制御発振器２０の出力波形である。図２の（ｂ）は、電圧制御発振器２０の駆動制御のために使われるクロック信号の波形である。
【０００５】
図２の（ｃ）は、クロック信号が印加される場合、電圧制御発振器２０の出力波形を示すものであって、電圧制御発振器２０は、入力されるクロック信号のハイ及びロー状態によってオン及びオフ駆動されることが分かる。ここで、図２の信号波形は、スルーレートが発生していない理想的な解釈の場合に該当する。
【０００６】
図３は、図１の駆動時にスルーレートが発生した波形を示す。図２の（ｃ）のような理想的な振幅偏移変調の結果とは異なって、図３は、クロック信号のハイまたはロー変更時点で立上りエッジの傾き（Ｓｒ；ｒｉｓｉｎｇ  ｓｌｏｐｅ）及び立下りエッジの傾き（Ｓｆ；ｆａｌｌｉｎｇ  ｓｌｏｐｅ）が発生したことを確認することができる。
【０００７】
このようなスルーレートの発生は、図１の回路上に存在する寄生キャパシタなどによって発生する。また、立上りエッジの傾き及び立下りエッジの傾きが同一ではない場合、信号の品質が低下する問題点がある。従来、このようなスルーレートの不均衡問題を解決するために、スルーレートを制御する追加的なコントロール回路を必要とするが、これは、回路の複雑性を増大させる要因となる。
【０００８】
本発明の背景となる技術は、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国公開特許第１０−２００１−００７３７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、追加的なコントロール回路なしに簡単にスイッチングキャパシタを付け加えて、スルーレートを調節することができるスイッチングキャパシタを利用したスルーレート調節装置を提供するところにその目的がある。
【課題を解決するための手段】
【００１１】
本発明は、クロック信号に対応して動作する対象回路に連結され、前記クロック信号がハイ状態である時、前記対象回路から出力される信号の立上りエッジの傾きを制御する第１キャパシタと、前記第１キャパシタと並列連結され、前記クロック信号の反転信号を制御信号として入力され、前記クロック信号がロー状態である時、オン駆動されるスイッチと、前記スイッチに直列連結され、前記クロック信号がロー状態である時、前記対象回路から出力される信号の立下りエッジの傾きを制御する第２キャパシタと、を含むスイッチングキャパシタを利用したスルーレート調節装置を提供する。
【００１２】
ここで、前記第１キャパシタと前記スイッチとの接点は、前記対象回路の電源部または接地部に連結されうる。
【００１３】
また、前記対象回路は、電圧制御発振器または増幅器であり得る。
【００１４】
そして、前記第１及び第２キャパシタは、前記立上りエッジの傾きと前記立下りエッジの傾きとが同一になるようにキャパシタの容量を調節することができる。
【００１５】
また、前記スイッチングキャパシタを利用したスルーレート調節装置は、前記対象回路から出力される信号から前記立上り及び立下りエッジの傾きを感知するセンシング部と、前記センシング部から感知された情報を用いて、前記第１または第２キャパシタの容量を決定し、前記決定された容量に対応する容量制御信号を前記第１または第２キャパシタに伝達する制御部と、をさらに含みうる。
【００１６】
ここで、前記第１及び第２キャパシタは、バラクタ（ｖａｒａｃｔｏｒ）素子を含む可変キャパシタであり得る。
【００１７】
また、第１及び第２キャパシタは、互いに異なる容量が並列連結された複数のキャパシタ群と、前記容量制御信号によって、前記複数のキャパシタのうち１つを選択的にスイッチングする複数のスイッチ群とを含んでキャパシタバンクをそれぞれ形成しうる。
【００１８】
また、前記第１及び第２キャパシタは、互いに複数個の対をなしてキャパシタバンクを形成し、前記容量制御信号によって、前記複数個の対のうち１つが選択的に使われる。
【発明の効果】
【００１９】
本発明によるスイッチングキャパシタを利用したスルーレート調節装置によれば、対象回路の電源または接地ノードに簡単にスイッチングキャパシタを付け加えて、スルーレートを調節することによって、複雑なコントロール回路を要さず、設計が容易な利点がある。
【図面の簡単な説明】
【００２０】
【図１】従来の電圧制御発振器の回路図である。
【図２】図１による振幅偏移変調の過程を説明する図面である。
【図３】図１の駆動時にスルーレートが発生した波形を示す図面である。
【図４】本発明の実施形態によるスイッチングキャパシタを利用したスルーレート調節装置の構成図である。
【図５】図４の第１及び第２キャパシタのうちから第１キャパシタのみ存在する場合の電圧制御発振器の出力信号を示す図面である。
【図６】図４の第１及び第２キャパシタによる電圧制御発振器の出力信号を示す図面である。
【図７】本発明の実施形態によるスイッチングキャパシタを利用したスルーレート調節装置を一般化させた構成図である。
【図８】図４にカレントミラー回路及びインバータチェーンが付加された例示図である。
【図９】図８でゲートディレイ補償のためにインバータチェーンが追加された回路である。
【図１０】図９に追加されたインバータチェーンの構成図である。
【図１１】本発明の実施形態を増幅器の電源入力端に使った例示図である。
【図１２】本発明の実施形態を差動電力増幅器の共通ゲートに使った例示図である。
【図１３】本発明の実施形態でセンサー及びキャパシタバンクを用いてキャパシタの容量を調節する概念図である。
【図１４】図１３に示されたキャパシタバンクの第１具現例を示す図面である。
【図１５】図１３に示されたキャパシタバンクの第２具現例を示す図面である。
【図１６】図１３のキャパシタバンクを可変キャパシタであるバラクタ素子を使って具現した例である。
【図１７】図１６のバラクタの具現例である。
【発明を実施するための形態】
【００２１】
以下、添付した図面を参照して、本発明の実施形態について当業者が容易に実施できるように詳しく説明する。
【００２２】
本発明は、スイッチングキャパシタを利用したスルーレート調節装置であって、電圧制御発振器または増幅器のような対象回路の電源ノードまたは接地ノードに連結されて、対象回路の出力信号で発生する立上りエッジの傾き及び立下りエッジの傾きを効果的に制御する役割を果たす。ここで、前記対象回路は、クロック信号（デジタルパルス信号）によって動作が制御され、振幅偏移変調（ＡＳＫ）を使う多様な回路に該当しうる。
【００２３】
図４は、本発明の実施形態によるスイッチングキャパシタを利用したスルーレート調節装置の構成図である。図４は、対象回路が電圧制御発振器２０である場合を例示している。もちろん、本発明は、必ずしもこれに限定されるものではない。
【００２４】
図４のＣＫ端１０は、クロック信号（デジタルパルス信号）が入力され、該入力されたクロック信号は、トランジスタなどの補助回路を経由して電圧制御発振器２０のＶＤＤ端に提供される。このような電圧制御発振器２０は、ＣＫ端１０に入力されるクロック信号がハイ状態であれば、オン駆動され、ロー状態であれば、オフ駆動される。
【００２５】
図４の場合、スルーレート調節装置１００が、電圧制御発振器２０の電源ノードに連結された例である。以下、前記の内容を基にして、本発明の実施形態に関して詳しく説明する。
【００２６】
本発明の実施形態によるスルーレート調節装置１００は、第１キャパシタ１１０、スイッチ１２０、第２キャパシタ１３０を含む。第１キャパシタ１１０は、電圧制御発振器２０の電源ノードに連結されている。電圧制御発振器２０は、ＣＫ端１０に入力されるクロック信号に対応して動作する。
【００２７】
このような第１キャパシタ１１０（Ｃｒ）は、前記クロック信号がハイ状態である時、前記電圧制御発振器２０から出力される信号の立上りエッジの傾きを制御する役割を果たす。すなわち、第１キャパシタ１１０は、クロック信号がハイ状態になる時、電圧制御発振器２０がオン駆動されて、出力信号の大きさが発生する過程で立上りエッジの傾きを制御する。
【００２８】
ここで、第１キャパシタ１１０の容量が大きくなるほど、立上りエッジの傾きはさらに緩やかになる。その背景を説明すれば、次の通りである。
【００２９】
図５は、図４の第１及び第２キャパシタのうちから第１キャパシタのみ存在する場合の電圧制御発振器の出力信号を示す。このような図５の（ａ）は、ＣＫ端１０に１、０、１、１、０のパルス信号が順に印加される時、電圧制御発振器２０で出力する理想的信号波形であり、図５の（ｂ）は、実際信号波形を示す。理想的な場合には、出力信号のエッジに傾きが発生しないが、実際出力される信号には、立上り及び立下りエッジの傾きＳｒ、Ｓｆが発生する。
【００３０】
ここで、前記第１キャパシタ１１０は、電圧制御発振器２０に供給されるＤＣ電源でノイズ成分を減らして出力を高め、位相ノイズ特性を改善させる一方、キャパシタの充電時間によって発生する時定数によって、立上りエッジの傾きＳｒをさらに緩やかに変更させる。このような立上りエッジの傾きＳｒは、キャパシタンス値が大きくなるほど、相対的に長くなるが、これは、最大出力を出す安定した動作までの時間がさらに消耗することを意味する。逆に、ＤＣ電源が印加されなくなれば、予め充電されたキャパシタが放電しながら、回路動作を一定時間保持するために、立下りエッジの傾きＳｆが発生する。
【００３１】
ところが、通常の場合、図５のように、立上り及び立下りエッジの傾きＳｒ、Ｓｆは、同一ではなく、互いに偏差が存在し、これは、システムの品質を低下させる要因となる。
【００３２】
本発明の実施形態では、出力信号で発生する立上り及び立下りエッジの傾きＳｒ、Ｓｆが同一になるように制御するためのスイッチングキャパシタを含んでいる。スイッチングキャパシタは、スイッチ１２０及び第２キャパシタ１３０で構成される。
【００３３】
前記スイッチ１２０は、前記第１キャパシタ１１０と並列連結され、ＣＫＢ端子１２１を通じて前記クロック信号の反転信号を制御信号として入力される。これにより、前記スイッチ１２０は、ＣＫ端１０に入力されるクロック信号がロー状態である時、オン駆動され、ハイ状態である時、オフ駆動される。このようなスイッチ１２０は、ＭＯＳＦＥＴ素子またはＢＪＴ素子などとして具現されることもある。この際、ＭＯＳＦＥＴ素子またはＢＪＴ素子のゲート端を制御信号が入力される端子ＣＫＢで構成すれば良い。
【００３４】
前記第２キャパシタ１３０は、スイッチ１２０に直列連結されている。したがって、前記スイッチ１２０がオン駆動されれば、第２キャパシタ１３０は、第１キャパシタ１１０と並列連結され、オフ駆動されれば、第１キャパシタ１１０との連結が解除される。
【００３５】
このような第２キャパシタ１３０は、ＣＫ端１０に入力されるクロック信号がロー状態になって、スイッチ１２０がオン駆動される時、前記電圧制御発振器２０から出力される信号の立下りエッジの傾きを制御する役割を果たす。すなわち、第２キャパシタ１３０は、クロック信号がハイ状態である時は、出力信号に関与せず、クロック信号がロー状態になる時、電圧制御発振器２０がオフ駆動されて、出力信号が０になる過程で立下りエッジの傾きを制御する役割を果たす。
【００３６】
図６は、図４の第１及び第２キャパシタによる電圧制御発振器の出力信号を示す。図６の（ａ）は、図４に示された電圧制御発振器２０の基本的な出力波形であり、図６の（ｂ）は、ＣＫ端１０に入力されるクロック信号の波形であり、図６の（ｃ）は、クロック信号が印加される場合、電圧制御発振器２０の出力波形であり、図６の（ｄ）は、図６の（ｃ）のエッジを示す。
【００３７】
図６の結果からスイッチングキャパシタをさらに使う場合、立上り及び立下りエッジの傾きＳｒ、Ｓｆを同様に制御することができるということを確認することができる。また、付加的に、第１キャパシタ１１０及び第２キャパシタ１３０は、立上りエッジの傾きＳｒと立下りエッジの傾きＳｆとが同一になるようにキャパシタの容量を調節することができる。その実施形態は、以下詳しく説明する。
【００３８】
以上のような本発明の実施形態によれば、クロック信号がハイ状態になりながら、電圧制御発振器２０に電源が供給されて、回路が安定して動作するまでの所要時間と、クロック信号がロー状態になりながら、電源が遮断されて、回路の動作が停止するまでの所要時間とが同一になるように制御することができる。これによれば、結果的に、対象回路、すなわち、電圧制御発振器２０の理想的な動作が可能になり、システムの性能及び信頼性を高めさせる。
【００３９】
図７は、本発明の実施形態によるスイッチングキャパシタを利用したスルーレート調節装置を一般化させた構成図である。図７の（ａ）は、前記の図４の実施形態のように、前記第１キャパシタ１１０と前記スイッチ１２０との接点が、対象回路２０ａ（ｅｘ、電圧制御発振器）の電源部（電源ノード）に連結された例である。
【００４０】
それ以外にも、本発明の実施形態は、図７の（ｂ）のように、第１キャパシタ１１０と前記スイッチ１２０との接点が、対象回路２０ａの接地部（接地ノード）に連結される形態も可能である。このような図７の（ｂ）は、パルス信号の印加位置を図７の（ａ）の場合と反対に接地端子側に連結すれば良い。
【００４１】
図８は、図４にカレントミラー回路及びインバータチェーンが付加された例示図である。このようなカレントミラーは、パルス信号を効果的に伝達するために、必要に応じて追加的に構成することができる。この際、スイッチングキャパシタのＣＫＢ（Ｃｌｏｃｋ  Ｂａｒ）端子は、カレントミラー回路内のＣＫＢ端子から持って来たことを確認することができる。
【００４２】
ここで、ＣＫ端に入る信号と、スイッチングキャパシタに入るＣＫＢ信号は、通過するゲートの数字が異なる。このような場合、信号の流れにおいて、ゲートディレイ（Ｇａｔｅ  Ｄｅｌａｙ）が発生して、回路に良くない影響を及ぼしうる。
【００４３】
ここで、スイッチングキャパシタのＣＫＢ端にインバータチェーン（ＩｎｖｅｒｔｅｒＣｈａｉｎ）を追加すれば、ゲートディレイを調節することができる。
【００４４】
図９は、図８でゲートディレイ補償のためにインバータチェーンが追加された回路である。このようなインバータチェーンを利用することによって、２つの経路に対するゲートの数字を同様に調節し、必要に応じてゲートを増やすか、減らすことが可能である。
【００４５】
図１０は、図９に追加されたインバータチェーンの構成図である。インバータチェーンは、ＰＭＯＳとＮＭＯＳとで構成されたインバータが並列連結された形態で構成される。インバータチェーン内にインバータの個数が偶数で構成される場合、入力（Ｉｎｐｕｔ）と出力（Ｏｕｔｐｕｔ）は、同じになり、奇数で構成される場合、入力の反転された形態が出力として表われる。
【００４６】
図１１は、本発明の実施形態を増幅器の電源入力端に使った例示図である。各種増幅器には、低ノイズ増幅器、電力増幅器などが含まれる。このような図１１は、増幅器２０ｂの電源ノードに、本発明の実施形態の構成が連結された例である。図１１の構造も、図７のように、電源ノードの代わりに、接地ノードにも使用可能である。
【００４７】
図１２は、本発明の実施形態を差動電力増幅器の共通ゲートに使った例示図である。通常、電力増幅器のパワーステージの共通ゲート（Ｃｏｍｍｏｎ  ｇａｔｅ）には、ＤＣバイアス（ＤＣ  ｂｉａｓ）電圧を印加する。このような共通ゲート部分に、本実施形態の適用が可能であり、これを通じて、パワーステージをオン／オフする動作が必要な構造で発生するスルーレートを調節することができる。
【００４８】
以下、第１及び第２キャパシタの容量を調節する多様な実施形態に関して詳しく説明する。
【００４９】
図１３は、本発明の実施形態でセンサー及びキャパシタバンクを用いてキャパシタの容量を調節する概念図である。
【００５０】
このような図１３は、電圧制御発振器２０の出力信号端子（図４の場合、ｏｕｔｐ、ｏｕｔｎ端子のうち少なくとも１つ）にセンサーＢを連結して、出力信号から立上り及び立下りエッジの傾きを検出する。このようなセンサーＢは、検出された２つのエッジの傾きが同一になるようにキャパシタの容量を決定して、それに対応するデジタル信号をキャパシタバンクＡ（Ｃａｐａｃｉｔｏｒ  Ｂａｎｋ）に伝達する。
【００５１】
キャパシタバンクＡは、第１及び第２キャパシタを含んでおり、前記センサーＢで決定された容量によって、第１及び第２キャパシタの容量が変更されうる。ここで、２つのキャパシタのうち、１つのキャパシタの容量のみ変更されることもあり、２つのキャパシタの容量がいずれも変更されることもある。
【００５２】
前記センサーＢは、センシング部及び制御部を含む２つの構成要素に区分されうる。センシング部は、電圧制御発振器から出力される信号から立上り及び立下りエッジの傾きを感知する。制御部は、センシング部から感知された情報を用いて、第１または第２キャパシタの容量を決定し、該決定された容量に対応する容量制御信号（デジタルコード出力）をキャパシタバンクＡに伝達する。
【００５３】
図１４は、図１３に示されたキャパシタバンクの第１具現例を示す。第１具現例は、第１キャパシタ１１０及び第２キャパシタ１３０をそれぞれの個別キャパシタバンクとして具現する例である。ここで、２つのキャパシタ１１０、１３０に対して、キャパシタバンクの具現方式は、互いに同一である。以下、第１キャパシタ１１０の具現例を対象にして説明する。
【００５４】
図１４を参照すれば、第１キャパシタ１１０は、互いに異なる容量が並列連結された複数のキャパシタＣ１、Ｃ２、・・・、ＣＮ群と、前記容量制御信号Ｃｏｄｅ１、Ｃｏｄｅ２、・・・、ＣｏｄｅＮによって、前記複数のキャパシタＣ１、Ｃ２、・・・、ＣＮのうち１つを選択的にスイッチングする複数のスイッチ群とを含んでキャパシタバンクを形成している。
【００５５】
すなわち、複数のキャパシタＣ１、Ｃ２、・・・、ＣＮのうちから前記センサーＢで決定された容量に対応するキャパシタのみが回路に連結されるように、前記複数のスイッチにオンまたはオフ駆動させる。例えば、決定された容量に対応するキャパシタが、Ｃ２である場合、容量制御信号をＣｏｄｅ１＝０、Ｃｏｄｅ２＝１、・・・、ＣｏｄｅＮ＝０に伝送して、Ｃ２に対応するスイッチのみがオン駆動され、残りのスイッチは、オフ駆動されるように制御する。以上のように、センサーＢで印加されたデジタル信号によって、それぞれのキャパシタを選択的に使って、スルーレートを調節することができる。
【００５６】
図１５は、図１３に示されたキャパシタバンクの第２具現例を示す。このような第２具現例は、２つのキャパシタ１１０、１２０が対をなしてキャパシタバンクを形成した例である。
【００５７】
すなわち、第２具現例の場合、第１及び第２キャパシタは、互いに複数個の対をなしてキャパシタバンクを形成する。図１５を参照すれば、第１キャパシタ１１０＿１と第２キャパシタ１３０＿１、第１キャパシタ１１０＿２と第２キャパシタ１３０＿２は、互いに対をなしており、その結果、総ｎ個の対を含むキャパシタバンクを形成する。ここで、各キャパシタの容量を、例えば、最初の対（第１キャパシタ１１０＿１と第２キャパシタ１３０＿１）の場合、容量比が１：９であり、二番目の対の場合、容量比が２：８、そして、その後には、それぞれ３：７、４：６などの容量比で構成することができる。
【００５８】
このような図１５の場合も、センサーＢから伝達された容量制御信号によって、前記複数個の対のうち１つが選択的に使われる。例えば、容量制御信号をＣｏｄｅ１＝０、Ｃｏｄｅ２＝１、・・・、ＣｏｄｅＮ＝０に受信した場合、二番目の対に含まれたＣｒ２及びＣｆ２を使って、スルーレートを調節することができる。
【００５９】
図１６は、図１３のキャパシタバンクを可変キャパシタであるバラクタ素子を使って具現した例である。このような図１６の場合、センサーＢは、電圧制御発振器２０の出力信号から立上り及び立下りエッジの傾きを判断し、２つのエッジの傾きを同一にするキャパシタ容量値に対応するＤＣ電圧をバラクタＣのバイアス電圧に伝送すれば良い。バラクタＣでは、入力に入ったバイアス電圧を通じて所望の容量値を得て、スルーレートを調節することができる。
【００６０】
図１７は、図１６のバラクタの具現例である。センサーＢから出力されたＤＣ電圧で、各バラクタＣｒ、Ｃｆのバイアス電圧Ｖｒ、Ｖｆを変更して、所望の立上り及び立下りエッジの傾きが得られる。
【００６１】
以上のような本発明によるスイッチングキャパシタを利用したスルーレート調節装置によれば、対象回路の電源または接地ノードに簡単にスイッチングキャパシタを付け加えて、スルーレートを調節することによって、追加的なコントロール回路を要さず、設計が容易な利点がある。
【００６２】
本発明は、図面に示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【００６３】
本発明は、スイッチングキャパシタを利用したスルーレート調節装置に利用されうる。
【図１】
0005890872.tif 000002
【図２】
0005890872.tif 000003
【図３】
0005890872.tif 000004
【図４】
0005890872.tif 000005
【図５】
0005890872.tif 000006
【図６】
0005890872.tif 000007
【図７】
0005890872.tif 000008
【図８】
0005890872.tif 000009
【図９】
0005890872.tif 000010
【図１０】
0005890872.tif 000011
【図１１】
0005890872.tif 000012
【図１２】
0005890872.tif 000013
【図１３】
0005890872.tif 000014
【図１４】
0005890872.tif 000015
【図１５】
0005890872.tif 000016
【図１６】
0005890872.tif 000017
【図１７】
0005890872.tif 000018