(57)【特許請求の範囲】
【請求項１】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、
前記光電変換素子が発生した信号を、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送部と、
を具備し、
前記ロジック部は、
前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセット部と前記第１の転送部とを駆動する駆動回路を有する第１のロジック部と、
前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備する、
ことを特徴とする固体撮像装置。
【請求項２】
前記パルス生成部は、
前記画素からの信号を行毎に順次読み出すための制御信号を生成し、
前記選択部は、
前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択し、
前記ロジック部は、
行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記選択部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該選択部とを電気的に接続する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記選択部は、
前記第１の基板の画素部に配置された前記画素の行を選択するための選択信号を生成し、該生成した前記選択信号を、前記接続部を介して、前記第１のロジック部に供給する、
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、
を具備し、
前記選択部は、
前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記パルス生成部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該パルス生成部とを電気的に接続する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項７】
前記パルス生成部は、
前記第１の基板の画素部に配置された前記画素の各回路要素を制御するための制御信号であるパルス信号を生成し、該生成した前記パルス信号を、前記接続部を介して、前記第１のロジック部に供給する、
ことを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、
を具備し、
前記パルス生成部は、
前記第１の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第１の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記パルス生成部は、
前記光電変換素子リセット部と前記第１の転送部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記光電変換素子リセット部と前記第１の転送部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセット部と前記第１の転送部とのそれぞれに供給する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項１０】
前記第２の基板の画素部に配置された前記画素は、
前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積部と、
前記光電変換素子が発生した信号を増幅する増幅部と、
前記蓄積部に蓄積された信号を、前記増幅部に転送する第２の転送部と、
前記第２の転送部によって転送された信号を、リセットするリセット部と、
前記増幅部によって増幅された増幅信号を、前記画素から読み出した出力信号として出力する出力部と、
をさらに有し、
前記パルス生成部は、
前記第２の転送部と、前記リセット部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記第２の転送部と、前記リセット部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第２の転送部と、前記リセット部と、前記出力部とのそれぞれに供給する、
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子が発生した信号を増幅し、該増幅された増幅信号を、前記接続部を介して、前記第２の基板の画素部に出力する増幅部と、
前記光電変換素子が発生した信号を、前記増幅部に転送する第１の転送部と、
前記第１の転送部によって転送された信号を、リセットするリセット部と、
を具備し、
前記ロジック部は、
前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第１のロジック部と、
前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備し、
前記パルス生成部は、
前記第１の転送部と前記リセット部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記第１の転送部と前記リセット部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送部と前記リセット部とのそれぞれに供給する、
ことを特徴とする固体撮像装置。
【請求項１２】
前記第２の基板の画素部に配置された前記画素は、
前記増幅部の負荷となる負荷部と、
前記接続部を介して入力された増幅信号を、サンプルホールドするサンプルホールド部と、
前記サンプルホールド部によってサンプルホールドされた信号を、蓄積する蓄積部と、
前記蓄積部に蓄積されたサンプルホールドされた信号を、固定電位にクランプするクランプ部と、
前記蓄積部に蓄積されたサンプルホールドされた信号を、前記画素から読み出した出力信号として出力する出力部と、
をさらに有し、
前記パルス生成部は、
前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とのそれぞれに供給する、
ことを特徴とする請求項１１に記載の固体撮像装置。
【請求項１３】
前記パルス生成部は、
前記画素を行毎に順次選択して、前記第１の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を順次発生させ、前記第２の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項１４】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、
前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、
前記パルス生成部は、
前記画素を同時に選択して、前記第１の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第２の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、
ことを特徴とする固体撮像装置。
【請求項１５】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、少なくとも前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、
前記パルス生成部は、
前記第１の基板の画素部に配置された全ての前記画素からの信号を同時に読み出すための制御信号を生成し、
前記選択部は、
前記第２の基板の画素部に配置された前記画素を、行毎に順次選択し、
前記ロジック部は、
前記第１の基板の画素部に配置された全ての前記画素の各回路要素を同時に駆動するための駆動信号と、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号とを生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、
ことを特徴とする固体撮像装置。
【請求項１６】
前記ロジック部は、
前記第１の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第１のロジック部と、
前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備し、
前記第１のロジック部を前記第１の基板内に配置し、前記第２のロジック部を前記第２の基板内に配置する、
ことを特徴とする請求項１５に記載の固体撮像装置。
【請求項１７】
前記選択部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該選択部とを電気的に接続する、
ことを特徴とする請求項１６に記載の固体撮像装置。
【請求項１８】
前記選択部は、
前記第１の基板の画素部に配置された前記画素の行を選択するための選択信号を生成し、該生成した前記選択信号を、前記接続部を介して、前記第１のロジック部に供給する、
ことを特徴とする請求項１７に記載の固体撮像装置。
【請求項１９】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、
を具備し、
前記選択部は、
前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項１８に記載の固体撮像装置。
【請求項２０】
前記パルス生成部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該パルス生成部とを電気的に接続する、
ことを特徴とする請求項１６に記載の固体撮像装置。
【請求項２１】
前記パルス生成部は、
前記第１の基板の画素部に配置された前記画素の各回路要素を制御するための制御信号であるパルス信号を生成し、該生成した前記パルス信号を、前記接続部を介して、前記第１のロジック部に供給する、
ことを特徴とする請求項２０に記載の固体撮像装置。
【請求項２２】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、
を具備し、
前記パルス生成部は、
前記第１の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第１の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項２１に記載の固体撮像装置。
【請求項２３】
前記パルス生成部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１の基板に配置された前記読み出し制御回路の構成要素と該パルス生成部とを電気的に接続する、
ことを特徴とする請求項１５に記載の固体撮像装置。
【請求項２４】
前記選択部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１の基板に配置された前記読み出し制御回路の構成要素と該選択部とを電気的に接続する、
ことを特徴とする請求項１５に記載の固体撮像装置。
【請求項２５】
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、
前記光電変換素子が発生した信号を、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送部と、
をさらに有し、
前記パルス生成部は、
前記光電変換素子リセット部と前記第１の転送部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記光電変換素子リセット部と前記第１の転送部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセット部と前記第１の転送部とのそれぞれに供給する、
ことを特徴とする請求項１６に記載の固体撮像装置。
【請求項２６】
前記第２の基板の画素部に配置された前記画素は、
前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積部と、
前記光電変換素子が発生した信号を増幅する増幅部と、
前記蓄積部に蓄積された信号を、前記増幅部に転送する第２の転送部と、
前記第２の転送部によって転送された信号を、リセットするリセット部と、
前記増幅部によって増幅された増幅信号を、前記画素から読み出した出力信号として出力する出力部と、
をさらに有し、
前記パルス生成部は、
前記第２の転送部と、前記リセット部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記第２の転送部と、前記リセット部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第２の転送部と、前記リセット部と、前記出力部とのそれぞれに供給する、
ことを特徴とする請求項２５に記載の固体撮像装置。
【請求項２７】
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子が発生した信号を増幅し、該増幅された増幅信号を、前記接続部を介して、前記第２の基板の画素部に出力する増幅部と、
前記光電変換素子が発生した信号を、前記増幅部に転送する第１の転送部と、
前記第１の転送部によって転送された信号を、リセットするリセット部と、
をさらに有し、
前記パルス生成部は、
前記第１の転送部と前記リセット部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記第１の転送部と前記リセット部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送部と前記リセット部とのそれぞれに供給する、
ことを特徴とする請求項１６に記載の固体撮像装置。
【請求項２８】
前記第２の基板の画素部に配置された前記画素は、
前記増幅部の負荷となる負荷部と、
前記接続部を介して入力された増幅信号を、サンプルホールドするサンプルホールド部と、
前記サンプルホールド部によってサンプルホールドされた信号を、蓄積する蓄積部と、
前記蓄積部に蓄積されたサンプルホールドされた信号を、固定電位にクランプするクランプ部と、
前記蓄積部に蓄積されたサンプルホールドされた信号を、前記画素から読み出した出力信号として出力する出力部と、
をさらに有し、
前記パルス生成部は、
前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記負荷部と、前記サンプルホールド部と、前記クランプ部と、前記出力部とのそれぞれに供給する、
ことを特徴とする請求項２７に記載の固体撮像装置。
【請求項２９】
前記パルス生成部は、
前記画素を同時に選択して、前記第１の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第２の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する、
ことを特徴とする請求項１５に記載の固体撮像装置。
【請求項３０】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、
前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、
前記画素は、
前記光電変換素子が発生した信号を蓄積する蓄積部と、
前記光電変換素子が発生した信号を増幅する増幅部と、
をさらに有し、
全ての前記画素の前記光電変換素子を同時にリセットし、
予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅部によって同時に増幅し、
該増幅した増幅信号を、全ての前記画素の前記蓄積部に同時に蓄積し、
前記蓄積部に蓄積された前記増幅信号を、前記読み出し回路によって順次読み出した出力信号として出力する、
ことを特徴とする固体撮像装置。
【請求項３１】
前記接続部における前記第１の基板側の接続点、および前記接続部における前記第２の基板側の接続点は、
前記光電変換素子の出力端子から前記読み出し回路の入力端子までに至る経路上の、いずれかの位置に配置される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３２】
前記接続部は、バンプである、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３３】
前記接続部は、
前記第１の基板の表面に形成された第１の電極と、前記第２の基板の表面に形成され、前記第１の電極と貼り合わされた第２の電極とを有する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３４】
前記第２の基板は、
前記光電変換素子に入射する光が照射される前記第１の基板の表面とは反対側の表面と接続される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３５】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、
前記光電変換素子が発生した信号を、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送部と、
を具備し、
前記ロジック部は、
前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセット部と前記第１の転送部とを駆動する駆動回路を有する第１のロジック部と、
前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備する、固体撮像装置、
を備えることを特徴とする撮像装置。
【請求項３６】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子で発生した信号をリセットする光電変換素子リセットトランジスタと、
前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送トランジスタと、
を具備し、
前記ロジック部は、
前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動回路を有する第１のロジック部と、
前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備する、
ことを特徴とする固体撮像装置。
【請求項３７】
前記パルス生成部は、
前記画素からの信号を行毎に順次読み出すための制御信号を生成し、
前記選択部は、
前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択し、
前記ロジック部は、
行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する、
ことを特徴とする請求項３６に記載の固体撮像装置。
【請求項３８】
前記選択部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該選択部とを電気的に接続する、
ことを特徴とする請求項３７に記載の固体撮像装置。
【請求項３９】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素のそれぞれに対応した複数の前記駆動回路、
を具備し、
前記選択部は、
前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応した複数の選択信号を生成し、該生成したそれぞれの選択信号を、前記第１の基板の画素部に配置された前記画素の行のそれぞれに対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項３８に記載の固体撮像装置。
【請求項４０】
前記パルス生成部は、
前記第２の基板内に配置され、
前記接続部を介して、前記第１のロジック部と該パルス生成部とを電気的に接続する、
ことを特徴とする請求項３７に記載の固体撮像装置。
【請求項４１】
前記第１のロジック部は、
前記第１の基板の画素部に配置された前記画素の各回路要素に対応した複数の前記駆動回路、
を具備し、
前記パルス生成部は、
前記第１の基板の画素部に配置された前記画素の各回路要素を制御するためのパルス信号を、前記第１の基板の画素部に配置された前記画素の各回路要素に対応して設けられたそれぞれの前記接続部を介して、前記第１のロジック部内のそれぞれの前記駆動回路に供給する、
ことを特徴とする請求項４０に記載の固体撮像装置。
【請求項４２】
前記パルス生成部は、
前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとのそれぞれのゲートに供給する、
ことを特徴とする請求項３７に記載の固体撮像装置。
【請求項４３】
前記第２の基板の画素部に配置された前記画素は、
前記接続部を介して転送された前記光電変換素子が発生した信号を、蓄積する蓄積容量であるアナログメモリ回路と、
前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、
前記蓄積容量に蓄積された信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第２の転送トランジスタと、
前記第２の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、
前記増幅トランジスタによって増幅された増幅信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力することによって、前記画素から読み出した出力信号として出力する出力トランジスタと、
をさらに有し、
前記パルス生成部は、
前記第２の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記第２の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第２の転送トランジスタと、前記リセットトランジスタと、前記出力トランジスタとのそれぞれのゲートに供給する、
ことを特徴とする請求項４２に記載の固体撮像装置。
【請求項４４】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、
前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、
前記ロジック部は、
前記第１の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第１のロジック部と、
前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備し、
前記第１のロジック部を前記第１の基板内に配置し、前記第２のロジック部を前記第２の基板内に配置し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を、前記接続部を介して、前記第２の基板の画素部に出力する増幅トランジスタと、
前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第１の転送トランジスタと、
前記第１の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、
をさらに有し、
前記パルス生成部は、
前記第１の転送トランジスタと前記リセットトランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、
前記第１のロジック部は、
前記制御信号に基づいて、前記第１の転送トランジスタと前記リセットトランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送トランジスタと前記リセットトランジスタとのそれぞれのゲートに供給する、
ことを特徴とする固体撮像装置。
【請求項４５】
前記第２の基板の画素部に配置された前記画素は、
前記増幅トランジスタの負荷となる負荷トランジスタと、
前記接続部を介して入力された増幅信号をソースおよびドレインの一方に受け、サンプルホールドしてソースおよびドレインの他方から出力するサンプルホールドトランジスタと、
前記サンプルホールドトランジスタによってサンプルホールドされた信号を、蓄積する蓄積容量であるアナログメモリ回路と、
ソースおよびドレインの一方に接続された前記蓄積容量に蓄積されたサンプルホールドされた信号を、ソースおよびドレインの他方に接続された固定電位にクランプするクランプトランジスタと、
前記蓄積容量に蓄積されたサンプルホールドされた信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力することによって、前記画素から読み出した出力信号として出力する出力トランジスタと、
をさらに有し、
前記パルス生成部は、
前記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第２のロジック部に供給し、
前記第２のロジック部は、
前記制御信号に基づいて、前記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記負荷トランジスタと、前記サンプルホールドトランジスタと、前記クランプトランジスタと、前記出力トランジスタとのそれぞれのゲートに供給する、
ことを特徴とする請求項４４に記載の固体撮像装置。
【請求項４６】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、少なくとも前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、
前記画素は、
前記光電変換素子が発生した信号を蓄積する蓄積容量であるアナログメモリ回路と、
前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、
をさらに有し、
全ての前記画素の前記光電変換素子を同時にリセットし、
予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅トランジスタによって同時に増幅し、
該増幅した増幅信号を、全ての前記画素の前記蓄積容量に同時に蓄積し、
前記蓄積容量に蓄積された前記増幅信号を、前記読み出しトランジスタによって順次読み出して出力信号として出力する、
ことを特徴とする固体撮像装置。
【請求項４７】
第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、
を有する画素が、２次元に複数配置された画素部と、
前記画素からの信号の読み出しを制御する読み出し制御回路と、
を備え、
前記読み出し制御回路は、
前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、
前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、
前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、
を具備し、
前記第１の基板の画素部に配置された前記画素は、
前記光電変換素子で発生した信号をリセットする光電変換素子リセットトランジスタと、
前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送トランジスタと、
を具備し、
前記ロジック部は、
前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動回路を有する第１のロジック部と、
前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、
を具備する、固体撮像装置、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置（以下、「カメラ」という）には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、画素がマトリクス状に複数配置されている。そして、増幅型の固体撮像装置では、各画素の受光部である光電変換部で生成、蓄積された信号電荷を、画素内に設けられた増幅部に導き、増幅部によって増幅された信号を画素からの出力信号として出力する。
【０００３】
増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）トランジスタを用いたＣＭＯＳ型固体撮像装置などがある。
【０００４】
また、従来から、一般的なＣＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）では、二次元のマトリクス状に配列された各画素の光電変換部で生成、蓄積された信号電荷を、行毎に順次読み出す方式が採用されている。この読み出し方式の場合、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まり、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて速い動きの被写体を撮像すると、被写体が歪んで撮像されてしまうことがある。
【０００５】
この被写体の歪みをなくすための露光方法として、全ての画素を同じタイミングで露光させることによって、信号電荷の生成、蓄積の同時刻性を実現する同時撮像機能（以下、「グローバルシャッタ機能」という）が提案されている。そして、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途も多くなってきている。
【０００６】
グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、光電変換部が生成した信号電荷を、読み出しが終了するまで蓄えておく必要があることから、遮光性を持った蓄積容量部を有することが必要となる。従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、全ての画素を同時に露光した後、各光電変換部で生成された信号電荷を、全ての画素同時に、各蓄積容量部に転送して一旦蓄積しておき、蓄積容量部に蓄積された信号電荷を、所定の読み出しタイミングで順次画素信号に変換するようにしている。
【０００７】
しかし、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、光電変換部と蓄積容量部とを、基板の同一平面上に配置しなければならず、固体撮像装置のチップ面積の増大を避けることができない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光や蓄積容量部のリークに起因するノイズによって、信号の品質が劣化してしまうという問題がある。
【０００８】
このような問題を解決するための技術として、例えば、特許文献１のように、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板とを、別々に作製し、これらの基板を張り合わせて１つの固体撮像装置とすることによって、固体撮像装置のチップ面積（実装面積）の増大を防ぐ方法が開示されている。特許文献１で開示された技術では、別々に作製した第１の基板と第２の基板とを、接続電極によって電気的に接続している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２１９３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１で開示された技術では、従来のグローバルシャッタ機能を有する画素を、２つの基板に分けて構成している。このため、第１の基板のチップ面積の増大を避けることができる。また、第１の基板と第２の基板とを張り合わせた構成にすることによって、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中の光に起因するノイズによる信号品質の劣化を避けることができる。
【００１１】
図１０は、特許文献１で開示された技術を適用した従来の固体撮像装置の基板の接続構成を示した概観図である。図１０（ａ）には、固体撮像装置１００の第１の基板と第２の基板の接続構成の側面図を示し、図１０（ｂ）には、固体撮像装置１００の第１の基板と第２の基板の接続構成の平面図を示している。
【００１２】
図１０（ａ）に示したように、固体撮像装置１００では、第１の基板に形成された画素部１１と、第２の基板に形成された画素部１２とを基板間接続部１３を介して接続している。より具体的には、画素部１１に光電変換部を形成し、画素部１２に蓄積容量部を形成している。また、基板間接続部１３内では、例えば、バンプによって画素部１１の光電変換部と画素部１２の蓄積容量部とを接続している。このようにして、固体撮像装置１００では、バンプを介して接続された画素部１１と画素部１２との構成によって、固体撮像装置１００の画素アレイ部４０の領域を積層構成で形成している。
【００１３】
ところで、固体撮像装置内に配置された画素から画素信号を読み出す際には、それぞれの画素に対して複数の制御信号を送る必要がある。このため、図１０に示した固体撮像装置１００では、垂直読出し回路２００が、第１の基板に形成された画素部１１と第２の基板に形成された画素部１２とのそれぞれに対して複数の制御信号を送る必要がある。
【００１４】
しかしながら、特許文献１には、画素信号を読み出す際に第１の基板の画素と第２の基板の画素とのそれぞれに対して制御信号を送るための構成については、その技術や具体例が開示されていない。仮に、第１の基板の画素の制御信号と第２の基板の画素の制御信号とをそれぞれの基板内で生成する場合、すなわち、図１０に示した垂直読出し回路２００を、それぞれの基板内に構成する場合を考える。この場合には、画素に対して送る複数の制御信号をそれぞれの基板内で生成することができるため、接続部を介して複数の制御信号をそれぞれの基板間で接続する必要がない。しかし、この場合には、同じ垂直読出し回路２００を２つ備えることになるため、固体撮像装置の回路規模が大きくなってしまうという問題がある。また、第１の基板内に構成された垂直読出し回路２００と、第２の基板内に構成された垂直読出し回路２００とで、制御信号を生成するタイミングのズレが発生してしまうことも考えられる。
【００１５】
そこで、仮に、第１の基板の画素の制御信号と第２の基板の画素の制御信号とを、いずれかの基板内で生成する場合を考える。この場合には、同じ垂直読出し回路２００を２つ備える必要がないため、上記の場合に比べて固体撮像装置の回路規模を小さくすることができる。しかし、この場合には、一方の基板で生成した数多くの制御信号を他方の基板に送る必要があるため、第１の基板と第２の基板との間の接続部を、数多く配置する必要があるという問題がある。より具体的には、例えば、垂直読出し回路２００を第２の基板内に構成する場合、垂直読出し回路２００で生成した第１の基板のそれぞれの画素に対応する数多くの制御信号を、基板間接続部１３を介して送る必要がある。このため、それぞれの制御信号を対応する画素に送るための基板間接続部１３が、第１の基板に形成された全ての画素に対する制御信号の数だけ必要となってしまう。
【００１６】
本発明は、上記の課題認識に基づいてなされたものであり、複数枚のチップを接続することによって構成される固体撮像装置において、回路規模の増大や、チップ間の接続部の数が増加することなく、それぞれのチップに形成された画素に制御信号を送ることができる固体撮像装置および撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１７】
上記の課題を解決するため、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、前記光電変換素子が発生した信号を、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送部と、を具備し、前記ロジック部は、前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセット部と前記第１の転送部とを駆動する駆動回路を有する第１のロジック部と、前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子が発生した信号を増幅し、該増幅された増幅信号を、前記接続部を介して、前記第２の基板の画素部に出力する増幅部と、前記光電変換素子が発生した信号を、前記増幅部に転送する第１の転送部と、前記第１の転送部によって転送された信号を、リセットするリセット部と、を具備し、前記ロジック部は、前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第１のロジック部と、前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備し、前記パルス生成部は、前記第１の転送部と前記リセット部とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、前記第１のロジック部は、前記制御信号に基づいて、前記第１の転送部と前記リセット部とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送部と前記リセット部とのそれぞれに供給する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、前記パルス生成部は、前記画素を同時に選択して、前記第１の基板の画素部に配置された前記画素の前記光電変換素子に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第２の基板の画素部に配置された前記画素の前記読み出し回路に、対応する前記光電変換素子で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択部と前記ロジック部とに供給する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、前記パルス生成部は、前記第１の基板の画素部に配置された全ての前記画素からの信号を同時に読み出すための制御信号を生成し、前記選択部は、前記第２の基板の画素部に配置された前記画素を、行毎に順次選択し、前記ロジック部は、前記第１の基板の画素部に配置された全ての前記画素の各回路要素を同時に駆動するための駆動信号と、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号とを生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、前記画素は、前記光電変換素子が発生した信号を蓄積する蓄積部と、前記光電変換素子が発生した信号を増幅する増幅部と、をさらに有し、全ての前記画素の前記光電変換素子を同時にリセットし、予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅部によって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積部に同時に蓄積し、前記蓄積部に蓄積された前記増幅信号を、前記読み出し回路によって順次読み出した出力信号として出力する。
【００１８】
また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号を読み出す読み出し回路と、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセット部と、前記光電変換素子が発生した信号を、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送部と、を具備し、前記ロジック部は、前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセット部と前記第１の転送部とを駆動する駆動回路を有する第１のロジック部と、前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備する、固体撮像装置、を備える。
【００１９】
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセットトランジスタと、前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送トランジスタと、を具備し、前記ロジック部は、前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動回路を有する第１のロジック部と、前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素を、行毎に順次選択する選択部と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、前記ロジック部は、前記第１の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第１のロジック部と、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備し、前記第１のロジック部を前記第１の基板内に配置し、前記第２のロジック部を前記第２の基板内に配置し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を、前記接続部を介して、前記第２の基板の画素部に出力する増幅トランジスタと、前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第１の転送トランジスタと、前記第１の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、をさらに有し、前記パルス生成部は、前記第１の転送トランジスタと前記リセットトランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック部に供給し、前記第１のロジック部は、前記制御信号に基づいて、前記第１の転送トランジスタと前記リセットトランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送トランジスタと前記リセットトランジスタとのそれぞれのゲートに供給する。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、少なくとも前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記読み出し制御回路を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御回路を構成する残りの構成要素を前記第２の基板内に配置し、前記接続部を介して、前記第１の基板に配置された該読み出し制御回路の構成要素と、前記第２の基板に配置された該読み出し制御回路の構成要素とが電気的に接続され、前記画素は、前記光電変換素子が発生した信号を蓄積する蓄積容量であるアナログメモリ回路と、前記光電変換素子が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、をさらに有し、全ての前記画素の前記光電変換素子を同時にリセットし、予め定めた時間が経過した後、前記光電変換素子で発生した信号を、全ての前記画素の前記増幅トランジスタによって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積容量に同時に蓄積し、前記蓄積容量に蓄積された前記増幅信号を、前記読み出しトランジスタによって順次読み出して出力信号として出力する。
【００２０】
また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とが、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素部と、前記画素からの信号の読み出しを制御する読み出し制御回路と、を備え、前記読み出し制御回路は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成部と、前記制御信号に基づいて、前記第１の基板の画素部および前記第２の基板の画素部に配置された前記画素の行を選択する選択部と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素部および前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素に供給するロジック部と、を具備し、前記第１の基板の画素部に配置された前記画素は、前記光電変換素子で発生した信号をリセットする光電変換素子リセットトランジスタと、前記光電変換素子が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続部を介して、前記第２の基板の画素部に転送する第１の転送トランジスタと、を具備し、前記ロジック部は、前記第１の基板内に配置され、前記第１の基板の画素部内に配置されたそれぞれの前記画素の前記光電変換素子リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動回路を有する第１のロジック部と、前記第２の基板内に配置され、前記第２の基板の画素部内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動回路を有する第２のロジック部と、を具備する、固体撮像装置、を備える。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態によるデジタルカメラの概略構成を示したブロック図である。
【図２】本発明の第１の実施形態による固体撮像装置の概略構成を示したブロック図である。
【図３】本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
【図４】本第１の実施形態の固体撮像装置内の垂直読出し回路の概略構成を示した回路図である。
【図５】本第１の実施形態の固体撮像装置内の垂直読出し回路における基板間接続部の配置の一例を模式的に示した図である。
【図６】本発明の第２の実施形態の固体撮像装置内の垂直読出し回路の概略構成を示した回路図である。
【図７】本発明の第３の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
【図８】本第３の実施形態の固体撮像装置内の垂直読出し回路の概略構成を示した回路図である。
【図９】本発明の第４の実施形態の固体撮像装置内の垂直読出し回路の概略構成を示した回路図である。
【図１０】従来の固体撮像装置の基板の接続構成を示した概観図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。
【００２３】
図１は、本実施形態によるデジタルカメラ（例えば、デジタル一眼カメラシステム）の概略構成を示したブロック図である。ここに示した各構成要素は、ハードウェア的には、コンピュータのＣＰＵやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。
【００２４】
図１に示したデジタルカメラ７は、レンズユニット部２、固体撮像装置１、画像信号処理装置３、記録装置４、カメラ制御装置５、表示装置６から構成される。なお、図１に示したデジタルカメラ７は、固体撮像装置１を遮光するためのメカニカルシャッタを搭載せず、全画素同時に露光するグローバル露光を行うデジタルカメラである。
【００２５】
レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。
固体撮像装置１は、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を画像信号に変換するＭＯＳ型固体撮像装置である。なお、この固体撮像装置１に関する詳細な説明は、後述する。
【００２６】
画像信号処理装置３は、固体撮像装置１から出力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置３は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
カメラ制御装置５は、デジタルカメラ７の全体の制御を行う制御装置である。
【００２７】
＜第１の実施形態＞
次に、デジタルカメラ７に搭載した第１の実施形態の固体撮像装置１について説明する。図２は、本第１の実施形態による固体撮像装置１の概略構成を示したブロック図である。図２において、固体撮像装置１は、固体撮像装置制御信号発生回路１０、垂直読出し回路２０、水平読出し回路３０、複数の単位画素５０で構成された画素アレイ部４０、カラム信号処理回路６０、出力アンプ８０から構成される。なお、図２に示した固体撮像装置１では、複数の単位画素５０が、７行８列に２次元的に配置された画素アレイ部４０の例を示している。
【００２８】
固体撮像装置制御信号発生回路１０は、垂直読出し回路２０、水平読出し回路３０、およびカラム信号処理回路６０を制御する。
垂直読出し回路２０は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内のそれぞれの単位画素５０を制御し、各単位画素５０の画素信号を垂直信号線９０に出力させる。垂直読出し回路２０は、単位画素５０を制御するための制御信号を、画素アレイ部４０に配置された単位画素５０の行毎に出力する。なお、この垂直読出し回路２０に関する詳細な説明は、後述する。
【００２９】
画素アレイ部４０内のそれぞれの単位画素５０は、入射した被写体光を画素信号に変換し、垂直読出し回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。なお、この単位画素５０に関する詳細な説明は、後述する。
【００３０】
カラム信号処理回路６０は、画素アレイ部４０の各列に配置され、固体撮像装置制御信号発生回路１０からの制御に応じて、各列の単位画素５０からそれぞれ垂直信号線９０に出力された画素信号に対してノイズ抑圧など処理を行う、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）処理などの処理回路である。カラム信号処理回路６０は、水平読出し回路３０からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線７０に出力する。
【００３１】
水平読出し回路３０は、各列に配置されたカラム信号処理回路６０から出力される処理後の出力信号を、水平信号線７０に順次読み出す。水平信号線７０に読み出されたカラム信号処理回路６０の出力信号は、出力アンプ８０を介して固体撮像装置１の外部に出力される。
【００３２】
次に、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０について説明する。図３は、本第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０の概略構成を示した回路図である。図３では、１つの単位画素５０を示している。単位画素５０は、入射した被写体光を画素信号に変換し、垂直信号線９０に出力する。図３に示した単位画素５０の概略構成は、従来の固体撮像装置における単位画素の構成と同様の構成である。ただし、本第１の実施形態の固体撮像装置１においては、図３に示したように、それぞれの単位画素５０内の各構成要素を、第１の基板の画素部１１と第２の基板の画素部１２とに分けて配置している。
【００３３】
図３において、単位画素５０は、第１の基板の画素部１１に形成された光電変換部１０１、光電変換部リセットトランジスタ１０２、および第１の転送トランジスタ１０３と、第２の基板の画素部１２に形成された第２の転送トランジスタ１０４、画素リセットトランジスタ１０５、第１の増幅トランジスタ１０６、選択トランジスタ１０７、および電荷蓄積部１１０とから構成される。また、第１の基板の画素部１１と第２の基板の画素部１２とは、基板間接続部１３によって接続される。
【００３４】
基板間接続部１３は、第１の基板と第２の基板とを電気的に接続するための接続部である。基板間接続部１３は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、第１の基板と第２の基板との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。第１の基板と第２の基板とは、基板間接続部１３を介して信号の送受信を行う。図３に示した単位画素５０では、第１の基板の画素部１１内の第１の転送トランジスタ１０３と、第２の基板の画素部１２内の第２の転送トランジスタ１０４および電荷蓄積部１１０とが、基板間接続部１３を介して接続されている。
【００３５】
光電変換部１０１は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。
第１の転送トランジスタ１０３は、垂直読出し回路２０から入力された転送パルス信号ΦＴＸ１−ｘｘに応じて、光電変換部１０１に蓄積された光電変換信号を、基板間接続部１３を介して電荷蓄積部１１０に転送する。
電荷蓄積部１１０は、光電変換信号を保持（蓄積）する容量である。第１の転送トランジスタ１０３によって転送された光電変換信号は、電荷蓄積部１１０に蓄積される。
【００３６】
なお、上述した制御信号の信号名「転送パルス信号ΦＴＸ１−ｘｘ」の内、制御信号の名称「転送パルス信号ΦＴＸ１」の後の「−」に続く「ｘｘ」の部分は、画素アレイ部４０内に配置されている単位画素５０の行番号を表す部分である。以下の説明においては、上述した転送パルス信号ΦＴＸ１も含め、画素アレイ部４０内に配置されている単位画素５０の行番号の数字を、それぞれの制御信号の「ｘｘ」の部分に記述する。なお、「ｘｘ」の部分に行番号の数字を記述せず、そのまま“ｘｘ”と記述した場合には、今回の説明におけるこの制御信号は、画素アレイ部４０の特定の行の制御信号ではなく、画素アレイ部４０の行毎に異なる制御信号であり、適宜行番号を当てはめて考えることができる制御信号であることを表す。
【００３７】
第２の転送トランジスタ１０４は、垂直読出し回路２０から入力された転送パルス信号ΦＴＸ２−ｘｘに応じて、電荷蓄積部１１０に保持（蓄積）された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。
第１の増幅トランジスタ１０６は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。
選択トランジスタ１０７は、垂直読出し回路２０から入力された行選択パルス信号ΦＳＥＬ１−ｘｘに応じて、第１の増幅トランジスタ１０６が出力した信号電圧を、単位画素５０が出力する画素信号として垂直信号線９０に出力する。
【００３８】
光電変換部リセットトランジスタ１０２は、垂直読出し回路２０から入力されたリセットパルス信号ΦＦＴ１−ｘｘに応じて、光電変換部１０１を電源電圧ＶＤＤにリセットする。
画素リセットトランジスタ１０５は、垂直読出し回路２０から入力されたリセットパルス信号ΦＲＳＴ１−ｘｘに応じて、単位画素５０内の信号を電源電圧ＶＤＤにリセットする。
【００３９】
固体撮像装置１は、画素アレイ部４０内に配置された単位画素５０を行毎に順次露光させる方式（以下、「ローリングシャッタ方式」という）の露光と、画素アレイ部４０内に配置された全ての単位画素５０を同時に露光させるグローバルシャッタ方式の露光とに対応している。そして、固体撮像装置１では、垂直読出し回路２０が、それぞれの露光方式に応じて単位画素５０を制御する。
【００４０】
より具体的には、ローリングシャッタ方式の露光を行う場合、垂直読出し回路２０は、リセットパルス信号ΦＦＴ１−ｘｘと転送パルス信号ΦＴＸ１−ｘｘとを行毎に順次出力することによって、単位画素５０の光電変換部１０１による光電変換の開始と、光電変換部１０１が蓄積した光電変換信号の電荷蓄積部１１０への転送（保持）とを、順次行わせる。また、グローバルシャッタ方式の露光を行う場合、垂直読出し回路２０は、全ての単位画素５０のリセットパルス信号ΦＦＴ１−ｘｘを同時に出力して、全ての単位画素５０の光電変換部１０１による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路２０は、全ての単位画素５０の転送パルス信号ΦＴＸ１−ｘｘを同時に出力して、全ての単位画素５０の光電変換部１０１が蓄積した光電変換信号を同時に、電荷蓄積部１１０に転送して保持させる。
【００４１】
その後、固体撮像装置１では、垂直読出し回路２０が、単位画素５０を行毎に順次制御することによって、それぞれの単位画素５０が光電変換した画素信号を、垂直信号線９０に出力する。
【００４２】
より具体的には、垂直読出し回路２０は、単位画素５０の行毎に転送パルス信号ΦＴＸ２−ｘｘ、リセットパルス信号ΦＲＳＴ１−ｘｘ、行選択パルス信号ΦＳＥＬ１−ｘｘを制御し、それぞれの電荷蓄積部１１０に保持された光電変換信号を、画素信号として垂直信号線９０に順次出力（読み出し）させる。単位画素５０では、電荷蓄積部１１０を設けることによって、それぞれの単位画素５０が読み出されるまでに発生するリークなどに起因するノイズによる信号の品質の劣化を抑圧している。
【００４３】
次に、本第１の実施形態の固体撮像装置１内の垂直読出し回路２０について説明する。図４は、本第１の実施形態の固体撮像装置１内の垂直読出し回路２０の概略構成を示した回路図である。垂直読出し回路２０は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を行毎に制御するための制御信号を、それぞれの単位画素５０に出力し、各行の単位画素５０の画素信号を垂直信号線９０に出力させる。なお、図４では、画素アレイ部４０内に４行１列に２次元的に配置された単位画素５０を行毎に制御する垂直読出し回路２０の例を示している。
【００４４】
図４において、垂直読出し回路２０は、画素アレイ部４０内に配置された特定の行の単位画素５０を選択する垂直選択部２０１と、垂直選択部２０１によって選択された行の単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタの制御信号を生成するロジック部２０２と、垂直選択部２０１によって選択された行の単位画素５０の内、第１の基板の画素部１１に形成された各トランジスタの制御信号を生成するロジック部２０３と、垂直選択部２０１とロジック部２０２とロジック部２０３とに、単位画素５０を制御するための制御信号（パルス信号）を生成するパルス生成部２０５から構成される。
【００４５】
図４に示した垂直読出し回路２０の概略構成は、従来の固体撮像装置における垂直読出し回路の構成と同様の構成である。ただし、本第１の実施形態の固体撮像装置１においては、図４に示したように、垂直読出し回路２０内の各構成要素を、第１の基板と第２の基板とに分けて配置している。
【００４６】
より具体的には、垂直読出し回路２０において、垂直選択部２０１、ロジック部２０２、およびパルス生成部２０５を第２の基板に配置し、ロジック部２０３を第１の基板に配置している。また、第１の基板に配置されたロジック部２０３と、第２の基板に配置された垂直選択部２０１およびパルス生成部２０５とは、図３に示した単位画素５０における第１の基板の画素部１１と第２の基板の画素部１２との接続と同様に、基板間接続部１３によって接続している。すなわち、垂直読出し回路２０においては、垂直選択部２０１およびパルス生成部２０５を、第２の基板にのみ配置し、垂直選択部２０１が生成した行選択信号を、基板間接続部１３を介して第１の基板に配置されたロジック部２０３に出力する。また、パルス生成部２０５が生成した信号の一部を、基板間接続部１３を介して第１の基板に配置されたロジック部２０３に出力している。
【００４７】
基板間接続部１３は、図３に示した基板間接続部１３と同様に、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図４に示した垂直読出し回路２０では、第１の基板のロジック部２０３の行選択信号ＶＳＲ１〜４が、第２の基板の垂直選択部２０１の行選択信号ＶＳＲ１〜４と、基板間接続部１３を介して接続されている。また、第１の基板のロジック部２０３のリセットパルス信号ΦＦＴ１および転送パルス信号ΦＴＸ１が、第２の基板のパルス生成部２０５のリセットパルス信号ΦＦＴ１および転送パルス信号ΦＴＸ１と、基板間接続部１３を介してそれぞれ接続されている。
【００４８】
パルス生成部２０５は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を選択するための制御信号（画素選択信号ΦＳＴ，クロック信号ΦＣＬＫ１およびΦＣＬＫ２，全画素選択信号ΦＳＲ）を生成する。そして、パルス生成部２０５は、生成した単位画素５０を選択するための制御信号を、垂直選択部２０１に出力する。
【００４９】
また、パルス生成部２０５は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を制御するためのパルス信号（転送パルス信号ΦＴＸ１，転送パルス信号ΦＴＸ２，行選択パルス信号ΦＳＥＬ１，リセットパルス信号ΦＦＴ１，リセットパルス信号ΦＲＳＴ１）を制御信号として生成する。そして、パルス生成部２０５は、生成した単位画素５０を制御するための制御信号のそれぞれを、ロジック部２０２またはロジック部２０３に出力する。
【００５０】
垂直選択部２０１は、パルス生成部２０５から入力された単位画素５０を選択するための制御信号に基づいて、画素アレイ部４０内に配置された単位画素５０を行毎に選択させるための行選択信号ＶＳＲ１〜４を生成する。そして、垂直選択部２０１は、生成した行選択信号ＶＳＲ１〜４を、ロジック部２０２およびロジック部２０３に出力する。なお、垂直選択部２０１は、例えば、複数のフリップフロップ２１を接続したシフトレジスタによって構成される。
【００５１】
なお、垂直選択部２０１は、パルス生成部２０５から入力された制御信号（画素選択信号ΦＳＴ、クロック信号ΦＣＬＫ１、クロック信号ΦＣＬＫ２、および全画素選択信号ΦＳＲ）に応じて、画素アレイ部４０内に配置された単位画素５０を行毎に順次選択状態、または全ての単位画素５０を同時に選択する状態にすることができる。これにより、単位画素５０内のそれぞれのトランジスタに、パルス生成部２０５が生成したパルス信号が、ロジック部２０２およびロジック部２０３を介して出力される。
【００５２】
垂直選択部２０１は、固体撮像装置１がローリングシャッタ方式の露光を行うときには、パルス生成部２０５から入力された画素選択信号ΦＳＴ、クロック信号ΦＣＬＫ１、およびクロック信号ΦＣＬＫ２に基づいて、画素アレイ部４０内に配置された単位画素５０を行毎に順次選択させるための行選択信号ＶＳＲ１〜４を生成する。
【００５３】
また、垂直選択部２０１は、固体撮像装置１がグローバルシャッタ方式の露光を行うときには、パルス生成部２０５から入力された全画素選択信号ΦＳＲに基づいて、画素アレイ部４０内に配置された全ての単位画素５０を同時に選択させるための行選択信号ＶＳＲ１〜４を生成する。
【００５４】
ロジック部２０２は、垂直選択部２０１から入力された行選択信号ＶＳＲ１〜４に基づいて、単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２０５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ２、行選択パルス信号ΦＳＥＬ１、およびリセットパルス信号ΦＲＳＴ１）を出力する。なお、ロジック部２０２は、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【００５５】
より具体的には、ロジック部２０２は、行選択信号ＶＳＲ１〜４に基づいて、転送パルス信号ΦＴＸ２、行選択パルス信号ΦＳＥＬ１、およびリセットパルス信号ΦＲＳＴ１を出力する画素アレイ部４０内に配置された単位画素５０の行を選択する。そして、選択した行の単位画素５０内の各トランジスタを動作させ、選択していない行の単位画素５０内の各トランジスタを動作させないためのパルス信号（転送パルス信号ΦＴＸ２−１〜４、行選択パルス信号ΦＳＥＬ１−１〜４、およびリセットパルス信号ΦＲＳＴ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５０の内、第２の基板の画素部１２に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦＴＸ２−１〜４、行選択パルス信号ΦＳＥＬ１−１〜４、およびリセットパルス信号ΦＲＳＴ１−１〜４を出力する。
【００５６】
これにより、選択した行の単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタのみに、パルス生成部２０５から入力された転送パルス信号ΦＴＸ２、行選択パルス信号ΦＳＥＬ１、およびリセットパルス信号ΦＲＳＴ１が出力される。
【００５７】
ロジック部２０３は、基板間接続部１３を介して垂直選択部２０１から入力された行選択信号ＶＳＲ１〜４に基づいて、単位画素５０の内、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２０５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１）を出力する。なお、ロジック部２０３は、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【００５８】
より具体的には、ロジック部２０３は、行選択信号ＶＳＲ１〜４に基づいて、転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１を出力する画素アレイ部４０内に配置された単位画素５０の行を選択する。そして、選択した行の単位画素５０内の各トランジスタを動作させ、選択していない行の単位画素５０内の各トランジスタを動作させないためのパルス信号（転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５０の内、第１の基板の画素部１１に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４を出力する。
【００５９】
これにより、選択した行の単位画素５０の内、第１の基板の画素部１１に形成された各トランジスタのみに、基板間接続部１３を介してパルス生成部２０５から入力された転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１が出力される。
【００６０】
このような構成によって、固体撮像装置１は、ローリングシャッタ方式の露光とグローバルシャッタ方式の露光とを行う。固体撮像装置１がローリングシャッタ方式の露光を行うとき、垂直読出し回路２０は、転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４によって、第１の基板の画素部１１に形成された光電変換部１０１による光電変換の開始と、光電変換部１０１が蓄積した光電変換信号の電荷蓄積部１１０への転送（保持）とを、行毎に順次制御する。
【００６１】
また、固体撮像装置１がグローバルシャッタ方式の露光を行うとき、垂直読出し回路２０は、転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４によって、第１の基板の画素部１１に形成された全ての光電変換部１０１による光電変換の開始と、全ての光電変換部１０１が蓄積した光電変換信号のそれぞれの電荷蓄積部１１０への転送（保持）とを、同時に制御する。
【００６２】
そして、固体撮像装置１が電荷蓄積部１１０に保持された光電変換信号を読み出すときに、垂直読出し回路２０は、転送パルス信号ΦＴＸ２−１〜４、行選択パルス信号ΦＳＥＬ１−１〜４、およびリセットパルス信号ΦＲＳＴ１−１〜４を行毎に制御することによって、画素信号を垂直信号線９０に順次出力（読み出し）する。
【００６３】
上記に述べたように、本第１の実施形態における固体撮像装置１では、垂直読出し回路２０内の構成要素（ロジック部２０２およびロジック部２０３）を、第１の基板と第２の基板とに分けて配置している。これにより、本第１の実施形態の固体撮像装置１では、垂直読出し回路をそれぞれの基板内に構成する場合のように、回路規模が大きくなることなく、垂直読み出し回路２０を構成することができる。
【００６４】
また、本第１の実施形態における固体撮像装置１では、１つの垂直選択部２０１とパルス生成部２０５とによって、それぞれの単位画素５０内の各構成要素を制御する制御信号（パルス信号）の出力タイミングを決定している。これにより、本第１の実施形態の固体撮像装置１では、第１の基板の画素部１１と第２の基板の画素部１２とに分けて形成された単位画素５０内の各トランジスタを制御する制御信号（パルス信号）にタイミングのズレが発生することなく、それぞれの単位画素５０内の各構成要素を制御することができる。
【００６５】
また、本第１の実施形態における固体撮像装置１では、第２基板に配置された垂直選択部２０１およびパルス生成部２０５から出力されたそれぞれの制御信号（パルス信号）に基づいて、ロジック部２０３とロジック部２０２とのそれぞれが、第１の基板の画素部１１と第２の基板の画素部１２とに分けて配置された単位画素５０内の各トランジスタに、対応する制御信号（パルス信号）を出力している。すなわち、第１の基板の画素部１１に形成された各トランジスタに出力する制御信号（パルス信号）は、第１基板内で生成し、第２の基板の画素部１２に形成された各トランジスタに出力する制御信号（パルス信号）は、第２基板内で生成している。これにより、本第１の実施形態の固体撮像装置１では、第１の基板の画素部１１および第２の基板の画素部１２に形成された各トランジスタに出力する全ての制御信号（パルス信号）を、いずれか一方の基板内で生成する場合よりも、第１の基板の信号と第２の基板の信号とを接続する基板間接続部１３の数を少なくすることができる。
【００６６】
例えば、図３に示した単位画素５０を画素アレイ部４０に備えた場合を考える。このとき、第２の基板に垂直読出し回路２０を備えた従来の固体撮像装置では、第１の基板の画素部１１に形成された光電変換部リセットトランジスタ１０２および第１の転送トランジスタ１０３の２つのトランジスタを制御するための制御信号（パルス信号）をそれぞれ、第２の基板から第１の基板に基板間接続部１３を介して接続する。これに対して本第１の実施形態の固体撮像装置１では、画素アレイ部４０に配置された単位画素５０の行数の行選択信号ＶＳＲと、第１の基板の画素部１１に形成された光電変換部リセットトランジスタ１０２および第１の転送トランジスタ１０３のそれぞれのトランジスタを制御するための２つのパルス信号（リセットパルス信号ΦＦＴ１と転送パルス信号ΦＴＸ１）とを、第２の基板から第１の基板に基板間接続部１３を介して接続する。
【００６７】
すなわち、従来の固体撮像装置では、画素アレイ部４０に配置された単位画素５０の行数×２の基板間接続部１３が必要であったのに対し、固体撮像装置１では、画素アレイ部４０に配置された単位画素５０の行数＋２の基板間接続部１３が必要であるのみである。このため、本第１の実施形態の固体撮像装置１では、基板間接続部１３の数を、およそ、画素アレイ部４０に配置された単位画素５０の行数分、少なくすることができる。
【００６８】
ここで、本第１の実施形態の固体撮像装置１において第１の基板と第２の基板とに分けて配置した垂直読出し回路２０内の構成要素の接続について説明する。特に、第２の基板に配置された垂直選択部２０１の信号（行選択信号ＶＳＲ１〜４）と第１の基板に配置されたロジック部２０３の信号（行選択信号ＶＳＲ１〜４）とを接続する基板間接続部１３の配置について説明する。図５は、本第１の実施形態の固体撮像装置１内の垂直読出し回路２０における基板間接続部３０の配置の一例を模式的に示した図である。図６（ａ）には、垂直読出し回路２０の概略構成の回路図を示し、図６（ｂ）には、固体撮像装置１における垂直読出し回路２０部分の基板間接続部１３の配置の側面図を示し、図６（ｃ）には、固体撮像装置１における垂直読出し回路２０部分の基板間接続部１３の配置の平面図を示している。
【００６９】
本第１の実施形態の固体撮像装置１において、第１の基板と第２の基板との行選択信号ＶＳＲ１〜４を接続する基板間接続部１３は、画素アレイ部４０に配置された単位画素５０の配置に合わせて、１列に配置することもできる。しかし、例えば、図５に示したように、基板間接続部１３を配置する位置を行ごとに変更した千鳥状に配置することもできる。このように、基板間接続部１３の配置を変更することによって、隣り合う２つの基板間接続部１３の接続ピッチを広げることができ、第１の基板と第２の基板とを接続する際の歩留まりの劣化を抑圧することができる。また、基板間接続部１３の間の接続ピッチを広げているため、基板間接続部１３の大きさを大きくすることもできる。これにより、さらに歩留まりの劣化を抑圧することができる。
【００７０】
＜第２の実施形態＞
次に、デジタルカメラ７に搭載した第２の実施形態の固体撮像装置について説明する。本第２の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。なお、本第２の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１内の垂直読出し回路２０が異なる回路構成となっているのみであり、その他の構成要素は、第１の実施形態の固体撮像装置１と同様である。従って、本第２の実施形態の固体撮像装置の構成要素において、図２に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。
【００７１】
図６は、本第２の実施形態の固体撮像装置内の垂直読出し回路２５の概略構成を示した回路図である。垂直読出し回路２５は、図４に示した垂直読出し回路２０と同様に、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を行毎に制御するための制御信号を、それぞれの単位画素５０に出力し、各行の単位画素５０の画素信号を垂直信号線９０に出力させる。なお、図６に示した垂直読出し回路２５も、図４に示した垂直読出し回路２０と同様に、画素アレイ部４０内に４行１列に２次元的に配置された単位画素５０を行毎に制御する例を示している。
【００７２】
図６において、垂直読出し回路２５は、画素アレイ部４０内に配置された特定の行の単位画素５０を選択する垂直選択部２５１と、垂直選択部２５１によって選択された行の単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタの制御信号を生成するロジック部２０２と、全ての行の単位画素５０において、第１の基板の画素部１１に形成された各トランジスタの制御信号を生成するロジック部２５３と、垂直選択部２５１とロジック部２０２とロジック部２５３とに、単位画素５０を制御するための制御信号（パルス信号）を生成するパルス生成部２５５から構成される。
【００７３】
垂直読出し回路２５は、図４に示した垂直読出し回路２０と同様に、垂直読出し回路２５内の各構成要素を、第１の基板と第２の基板とに分けて配置している。すなわち、垂直読出し回路２５でも、垂直選択部２５１、ロジック部２０２、およびパルス生成部２５５を第２の基板に配置し、ロジック部２５３を第１の基板に配置している。そして、第１の基板に配置されたロジック部２５３と、第２の基板に配置された垂直読出し回路２５の構成要素とを、図４に示した垂直読出し回路２０と同様に、基板間接続部１３によって接続している。
【００７４】
ただし、本第２の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置であるため、垂直読出し回路２５において第１の基板に配置されたロジック部２５３は、第２の基板に配置されたパルス生成部２５５とのみ、基板間接続部１３によって接続される。すなわち、図６に示したように、垂直読出し回路２５では、図４に示した垂直読出し回路２０における行選択信号ＶＳＲ１〜４を、第１の基板に配置されたロジック部２５３に接続していない点が、垂直読出し回路２０と異なる。そして、垂直読出し回路２５では、行選択信号ＶＳＲ１〜４の代わりに、第２の基板のパルス生成部２５５のグローバルシャッタ信号ΦＧＳを、基板間接続部１３を介して接続している。
【００７５】
上述した垂直読出し回路２０と垂直読出し回路２５との違いによって、垂直読出し回路２５では、垂直選択部２５１と、ロジック部２５３と、パルス生成部２５５とが、図４に示した垂直読出し回路２０に備えた垂直選択部２０１と、ロジック部２０３と、パルス生成部２０５と異なる。
【００７６】
パルス生成部２５５は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を選択するための制御信号（画素選択信号ΦＳＴ，クロック信号ΦＣＬＫ１およびΦＣＬＫ２，全画素選択信号ΦＳＲ，グローバルシャッタ信号ΦＧＳ）を生成する。そして、パルス生成部２５５は、生成した単位画素５０を選択するための制御信号を、垂直選択部２５１またはロジック部２５３に出力する。
【００７７】
また、パルス生成部２５５は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５０を制御するためのパルス信号（転送パルス信号ΦＴＸ１，転送パルス信号ΦＴＸ２，行選択パルス信号ΦＳＥＬ１，リセットパルス信号ΦＦＴ１，リセットパルス信号ΦＲＳＴ１）を制御信号として生成する。そして、パルス生成部２５５は、生成した単位画素５０を制御するための制御信号のそれぞれを、ロジック部２０２またはロジック部２５３に出力する。なお、パルス生成部２５５が生成する単位画素５０を制御するためのパルス信号は、図４に示した垂直読出し回路２０に備えたパルス生成部２０５が生成し出力するパルス信号と同様であるため、詳細な説明は省略する。
【００７８】
垂直選択部２５１は、パルス生成部２５５から入力された制御信号（画素選択信号ΦＳＴ、クロック信号ΦＣＬＫ１、およびクロック信号ΦＣＬＫ２）に基づいて、図４に示した垂直読出し回路２０に備えた垂直選択部２０１と同様に、画素アレイ部４０内に配置された単位画素５０を行毎に選択させるための行選択信号ＶＳＲ１〜４を生成する。ただし、垂直選択部２５１は、生成した行選択信号ＶＳＲ１〜４を、ロジック部２０２のみに出力し、ロジック部２０２を介して、単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２５５が生成したそれぞれのパルス信号を出力させる。なお、垂直選択部２５１は、図４に示した垂直読出し回路２０に備えた垂直選択部２０１と同様に、例えば、複数のフリップフロップ２１を接続したシフトレジスタによって構成される。
【００７９】
また、垂直選択部２５１は、パルス生成部２５５から入力された全画素選択信号ΦＳＲに基づいて、第２の基板の画素部１２の全ての行を同時に選択させるための行選択信号ＶＳＲ１〜４を生成することもできる。すなわち、垂直選択部２５１は、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２５５が生成したそれぞれのパルス信号を、ロジック部２０２を介して全ての行の単位画素５０に同時に出力させることもできる。なお、垂直選択部２５１の動作は、図４に示した垂直読出し回路２０に備えた垂直選択部２０１の動作と同様であるため、詳細な説明は省略する。
【００８０】
ロジック部２０２は、垂直選択部２５１から入力された行選択信号ＶＳＲ１〜４に基づいて、単位画素５０の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２５５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ２、行選択パルス信号ΦＳＥＬ１、およびリセットパルス信号ΦＲＳＴ１）を出力する。なお、ロジック部２０２の動作は、パルス生成部２５５から入力されたそれぞれのパルス信号を出力する以外は、図４に示した垂直読出し回路２０に備えたロジック部２０２の動作と同様であるため、詳細な説明は省略する。
【００８１】
ロジック部２５３は、基板間接続部１３を介してパルス生成部２５５から入力されたグローバルシャッタ信号ΦＧＳに基づいて、全ての行の単位画素５０において、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２５５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１）を同時に出力する。なお、ロジック部２５３は、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【００８２】
より具体的には、ロジック部２５３は、グローバルシャッタ信号ΦＧＳに基づいて、転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１を出力する画素アレイ部４０内に配置された単位画素５０の全ての行を選択する。そして、全ての行の単位画素５０内の各トランジスタを動作させるためのパルス信号（転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５０において、第１の基板の画素部１１に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４を同時に出力する。
【００８３】
これにより、全ての行の単位画素５０の内、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２５５から入力された転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＦＴ１が同時に出力される。
【００８４】
このような構成によって、本第２の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路２５は、全ての単位画素５０に対して同時に、転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＦＴ１−１〜４を出力する。これにより、第１の基板の画素部１１に形成された全ての光電変換部１０１による光電変換の開始と、全ての光電変換部１０１が蓄積した光電変換信号のそれぞれの電荷蓄積部１１０への転送（保持）とを、同時に制御する。
【００８５】
そして、固体撮像装置１が電荷蓄積部１１０に保持された光電変換信号を読み出すときに、垂直読出し回路２５は、転送パルス信号ΦＴＸ２−１〜４、行選択パルス信号ΦＳＥＬ１−１〜４、およびリセットパルス信号ΦＲＳＴ１−１〜４を行毎に制御することによって、画素信号を垂直信号線９０に順次出力（読み出し）する。
【００８６】
上記に述べたように、本第２の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１と同様に、垂直読出し回路２５内の構成要素（ロジック部２０２およびロジック部２５３）を、第１の基板と第２の基板とに分けて配置している。また、１つの垂直選択部２５１とパルス生成部２５５とによって、それぞれの単位画素５０内の各構成要素を制御する制御信号（パルス信号）の出力タイミングを決定している。これにより、第１の実施形態における固体撮像装置１と同様の効果を得ることができる。
【００８７】
また、本第２の実施形態における固体撮像装置では、第２基板に配置されたパルス生成部２５５が、第１の基板の画素部１１に配置された単位画素５０内の各トランジスタを同時に制御するための制御信号（パルス信号）を生成している。これにより、本第２の実施形態の固体撮像装置に備えた垂直読出し回路２５では、第１の基板の信号と第２の基板の信号とを接続する基板間接続部１３の数を、第１の実施形態の固体撮像装置１の垂直読出し回路２０よりも、さらに少なくすることができる。
【００８８】
すなわち、本第２の実施形態における固体撮像装置に備えた垂直読出し回路２５では、第１の基板の画素部１１に配置された単位画素５０内のそれぞれのトランジスタの制御信号の数に、１つの制御信号（グローバルシャッタ信号ΦＧＳ）を加えるのみで、グローバルシャッタ方式の露光に対応することができる。このことは、第１の基板と第２の基板とを接続する際の歩留まり劣化の抑圧に大きな効果を得ることができる。
【００８９】
＜第３の実施形態＞
次に、デジタルカメラ７に搭載した第３の実施形態の固体撮像装置について説明する。なお、本第３の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０が異なる回路構成となっている。また、単位画素の構成変更に伴って、図２に示した第１の実施形態の固体撮像装置１内の垂直読出し回路２０も異なる回路構成となっている。より具体的には、図２に示した第１の実施形態の固体撮像装置１の単位画素５０が単位画素５２に代わり、垂直読出し回路２０が垂直読出し回路２６に代わっている。その他の構成要素は、第１の実施形態の固体撮像装置１と同様である。従って、本第３の実施形態の固体撮像装置の構成要素において、図２に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。
【００９０】
図７は、本第３の実施形態の固体撮像装置の画素アレイ部４０内の単位画素５２の概略構成を示した回路図である。単位画素５２は、図３に示した単位画素５０と同様に、入射した被写体光を画素信号に変換し、垂直読出し回路２６から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。図７では、１つの単位画素５２を示している。なお、本第３の実施形態の固体撮像装置においても、図７に示したように、それぞれの単位画素５２内の各構成要素を、第１の基板の画素部１１と第２の基板の画素部１２とに分けて配置している。以下の説明においては、単位画素５２の構成要素において、図３に示した単位画素５０の構成要素と同様の機能の構成要素には、同一の符号を付加して説明する。
【００９１】
図７において、単位画素５２は、第１の基板の画素部１１に形成された光電変換部１０１、第１の転送トランジスタ１０３、画素リセットトランジスタ１０５、および第１の増幅トランジスタ１０６と、第２の基板の画素部１２に形成された選択トランジスタ１０７、画素内サンプルホールドトランジスタ１０８、画素内クランプトランジスタ１０９、電荷蓄積部１１０、第２の増幅トランジスタ１１１、第１の画素負荷トランジスタ１１２、および画素内クランプ容量１１３とから構成される。また、第１の基板の画素部１１と第２の基板の画素部１２とは、基板間接続部１３によって接続される。
【００９２】
基板間接続部１３は、図３に示した基板間接続部１３と同様に、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図７に示した単位画素５２では、第１の基板の画素部１１内の第１の増幅トランジスタ１０６と、第２の基板の画素部１２内の第１の画素負荷トランジスタ１１２および画素内クランプ容量１１３とが、基板間接続部１３を介して接続されている。
【００９３】
光電変換部１０１は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する。
第１の転送トランジスタ１０３は、垂直読出し回路２６から入力された転送パルス信号ΦＴＸ１−ｘｘに応じて、光電変換部１０１に蓄積された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。
第１の増幅トランジスタ１０６は、ゲート端子に転送された光電変換信号に応じた信号電圧を出力する。
【００９４】
なお、上述した制御信号の信号名「転送パルス信号ΦＴＸ１−ｘｘ」の内、制御信号の名称「転送パルス信号ΦＴＸ１」の後の「−」に続く「ｘｘ」の部分は、図３に示した単位画素５０と同様に、画素アレイ部４０内に配置されている単位画素５２の行番号を表す部分である。従って、本第３の実施形態の説明においても、第１の実施形態および第２の実施形態と同様に、画素アレイ部４０内に配置されている単位画素５２の行番号の数字を、それぞれの制御信号の「ｘｘ」の部分に記述する。また、「ｘｘ」の部分に行番号の数字を記述せず、そのまま“ｘｘ”と記述した場合も、第１の実施形態および第２の実施形態と同様に、今回の説明におけるこの制御信号は、適宜行番号を当てはめて考えることができる制御信号であることを表す。
【００９５】
画素リセットトランジスタ１０５は、垂直読出し回路２６から入力されたリセットパルス信号ΦＲＳＴ１−ｘｘに応じて、単位画素５２内の信号を電源電圧ＶＤＤにリセットする。
第１の画素負荷トランジスタ１１２は、垂直読出し回路２６から入力されたバイアス信号ΦＢＩＡＳ−ｘｘに応じて、第１の増幅トランジスタ１０６の負荷として機能する。第１の画素負荷トランジスタ１１２は、第１の増幅トランジスタ１０６を駆動するための電流を、第１の増幅トランジスタ１０６に供給する。
【００９６】
画素内クランプ容量１１３は、第１の増幅トランジスタ１０６から出力される信号電圧を保持（蓄積）する容量である。
画素内クランプトランジスタ１０９は、垂直読出し回路２６から入力されたクランプパルス信号ΦＣＬＰ−ｘｘに応じて、電荷保持部１１０および画素内クランプ容量１１３を固定電位にクランプする。これにより、電荷保持部１１０および画素内クランプ容量１１３は、クランプされた固定電位を保持する。
【００９７】
画素内サンプルホールドトランジスタ１０８は、垂直読出し回路２６から入力されたサンプルホールドトパルス信号ΦＳＨＰ−ｘｘに応じて、電荷蓄積部１１０に信号を保持させる。
電荷蓄積部１１０は、画素内サンプルホールドトランジスタ１０８を介して入力された信号電圧（単位画素５２内でノイズ処理された信号）を保持（蓄積）する容量である。
【００９８】
単位画素５２では、第１の画素負荷トランジスタ１１２、画素内クランプトランジスタ１０９、画素内サンプルホールドトランジスタ１０８、電荷保持部１１０、および画素内クランプ容量１１３の構成によって、リークなどに起因するノイズの除去処理を単位画素５２内で行う。そして、電荷蓄積部１１０は、ノイズ除去処理された信号を保持（蓄積）する。なお、電荷蓄積部１１０としては、単位面積当たりのリーク電流（暗電流）が少ない容量であるＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）容量や、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。
【００９９】
第２の増幅トランジスタ１１１は、ゲート端子の電圧、すなわち、電荷蓄積部１１０に蓄積されたノイズ除去処理された信号に応じた信号電圧を出力する。
選択トランジスタ１０７は、垂直読出し回路２６から入力された行選択パルス信号ΦＳＥＬ１−ｘｘに応じて、第２の増幅トランジスタ１１１が出力した信号電圧を、単位画素５２が出力する画素信号として垂直信号線９０に出力する。
【０１００】
本第３の実施形態の固体撮像装置は、図２に示した第１の実施形態の固体撮像装置１と同様に、画素アレイ部４０内に配置された単位画素５２を行毎に順次露光させるローリングシャッタ方式の露光と、画素アレイ部４０内に配置された全ての単位画素５２を同時に露光させるグローバルシャッタ方式の露光とに対応している。そして、本第３の実施形態の固体撮像装置では、垂直読出し回路２６が、それぞれの露光方式に応じて単位画素５２を制御する。
【０１０１】
より具体的には、ローリングシャッタ方式の露光を行う場合、垂直読出し回路２６は、リセットパルス信号ΦＲＳＴ１−ｘｘと転送パルス信号ΦＴＸ１−ｘｘとを行毎に順次出力することによって、単位画素５２の光電変換部１０１による光電変換の開始と、光電変換部１０１が蓄積した光電変換信号の第１の増幅トランジスタ１０６のゲート端子への転送とを、順次行わせる。そして、垂直読出し回路２６は、単位画素５２のサンプルホールドトパルス信号ΦＳＨＰ−ｘｘ、クランプパルス信号ΦＣＬＰ−ｘｘ、バイアス信号ΦＢＩＡＳ−ｘｘ、リセットパルス信号ΦＲＳＴ１−ｘｘを順次制御することによって、光電変換信号の増幅とノイズ除去処理とを順次行い、ノイズを除去した信号を電荷蓄積部１１０に順次保持させる。
【０１０２】
また、グローバルシャッタ方式の露光を行う場合、垂直読出し回路２６は、全ての単位画素５２のリセットパルス信号ΦＲＳＴ１−ｘｘと転送パルス信号ΦＴＸ１−ｘｘとを同時に出力して、全ての単位画素５２の光電変換部１０１による光電変換を同時に開始させる。そして、あらかじめ定められた露光時間が経過した後、垂直読出し回路２６は、全ての単位画素５２の転送パルス信号ΦＴＸ１−ｘｘを同時に出力して、全ての単位画素５２の光電変換部１０１が蓄積した光電変換信号を同時に、第１の増幅トランジスタ１０６のゲート端子に転送する。このとき、垂直読出し回路２６は、全ての単位画素５２のサンプルホールドトパルス信号ΦＳＨＰ−ｘｘ、クランプパルス信号ΦＣＬＰ−ｘｘ、バイアス信号ΦＢＩＡＳ−ｘｘ、リセットパルス信号ΦＲＳＴ１−ｘｘを同時制御することによって、光電変換信号の増幅とノイズ除去処理とを同時行い、ノイズを除去した信号を電荷蓄積部１１０に同時に保持させる。
【０１０３】
その後、本第３の実施形態の固体撮像装置では、図２に示した第１の実施形態の固体撮像装置１と同様に、垂直読出し回路２６が、単位画素５２を行毎に順次制御することによって、それぞれの単位画素５２が光電変換し、ノイズを除去した画素信号を、垂直信号線９０に出力する。
【０１０４】
より具体的には、垂直読出し回路２６は、単位画素５２の行毎にクランプパルス信号ΦＣＬＰ−ｘｘ、行選択パルス信号ΦＳＥＬ１−ｘｘを制御し、それぞれの電荷蓄積部１１０に保持されたノイズ除去処理後の光電変換信号を、画素信号として垂直信号線９０に順次出力（読み出し）させる。単位画素５２では、電荷蓄積部１１０を設け、さらに、増幅およびノイズを除去した信号を電荷蓄積部１１０に保持させることによって、それぞれの単位画素５２が読み出されるまでに発生するリークなどに起因するノイズによる信号の品質の劣化を、図３に示した単位画素５０よりもさらに抑圧している。
【０１０５】
次に、本第３の実施形態の固体撮像装置内の垂直読出し回路２６について説明する。図８は、本第３の実施形態の固体撮像装置内の垂直読出し回路２６の概略構成を示した回路図である。垂直読出し回路２６は、図４に示した垂直読出し回路２０と同様に、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５２を行毎に制御するための制御信号を、それぞれの単位画素５２に出力し、各行の単位画素５２の画素信号を垂直信号線９０に出力させる。なお、図８に示した垂直読出し回路２６も、図４に示した垂直読出し回路２０と同様に、画素アレイ部４０内に４行１列に２次元的に配置された単位画素５２を行毎に制御する例を示している。
【０１０６】
図８を見てわかるように、垂直読出し回路２６の構成は、図７に示した単位画素５２の各トランジスタに対応した制御信号（パルス信号）を生成する構成となっているが、基本的な構成は、図４に示した垂直読出し回路２０の構成と同様である。
【０１０７】
垂直読出し回路２６は、画素アレイ部４０内に配置された特定の行の単位画素５２を選択する垂直選択部２６１と、垂直選択部２６１によって選択された行の単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタの制御信号を生成するロジック部２６２と、垂直選択部２６１によって選択された行の単位画素５２の内、第１の基板の画素部１１に形成された各トランジスタの制御信号を生成するロジック部２６３と、垂直選択部２６１とロジック部２６２とロジック部２６３とに、単位画素５２を制御するための制御信号（パルス信号）を生成するパルス生成部２６５から構成される。そして、垂直読出し回路２６内の各構成要素は、図４に示した垂直読出し回路２０と同様に、第１の基板と第２の基板とに分けて配置されている。
【０１０８】
より具体的には、垂直読出し回路２６において、垂直選択部２６１、ロジック部２６２、およびパルス生成部２６５を第２の基板に配置し、ロジック部２６３を第１の基板に配置している。また、第１の基板に配置されたロジック部２６３と、第２の基板に配置された垂直選択部２６１およびパルス生成部２６５とは、図４に示した垂直読出し回路２０と同様に、基板間接続部１３によって接続している。従って、垂直読出し回路２６においても、図４に示した垂直読出し回路２０と同様に、垂直選択部２６１およびパルス生成部２６５を、第２の基板にのみ配置し、垂直選択部２６１が生成した行選択信号を、基板間接続部１３を介して第１の基板に配置されたロジック部２６３に出力する。また、パルス生成部２６５が生成した信号の一部を、基板間接続部１３を介して第１の基板に配置されたロジック部２６３に出力している。
【０１０９】
基板間接続部１３は、図３〜７に示した基板間接続部１３と同様に、第１の基板と第２の基板とを電気的に接続するための接続部であるため、詳細な説明は省略する。図８に示した垂直読出し回路２６では、第１の基板のロジック部２６３の行選択信号ＶＳＲ１〜４が、第２の基板の垂直選択部２６１の行選択信号ＶＳＲ１〜４と、基板間接続部１３を介して接続されている。また、第１の基板のロジック部２６３の転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１が、第２の基板のパルス生成部２６５の転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１と、基板間接続部１３を介してそれぞれ接続されている。
【０１１０】
パルス生成部２６５は、固体撮像装置制御信号発生回路１０からの制御に応じて、図４に示した垂直読出し回路２０に備えたパルス生成部２０５と同様に、画素アレイ部４０内に配置された単位画素５２を選択するための制御信号（画素選択信号ΦＳＴ，クロック信号ΦＣＬＫ１およびΦＣＬＫ２，全画素選択信号ΦＳＲ）を生成する。そして、パルス生成部２６５は、生成した単位画素５２を選択するための制御信号を、垂直選択部２６１に出力する。
【０１１１】
また、パルス生成部２６５は、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５２を制御するための信号（転送パルス信号ΦＴＸ１，リセットパルス信号ΦＲＳＴ１，バイアス信号ΦＢＩＡＳ，サンプルホールドトパルス信号ΦＳＨＰ，クランプパルス信号ΦＣＬＰ，行選択パルス信号ΦＳＥＬ１）を制御信号として生成する。そして、パルス生成部２６５は、生成した単位画素５２を制御するための制御信号のそれぞれを、ロジック部２６２またはロジック部２６３に出力する。
【０１１２】
垂直選択部２６１は、パルス生成部２６５から入力された単位画素５２を選択するための制御信号に基づいて、図４に示した垂直読出し回路２０に備えた垂直選択部２０１と同様に、画素アレイ部４０内に配置された単位画素５２を行毎に選択させるための行選択信号ＶＳＲ１〜４を生成する。そして、垂直選択部２６１は、生成した行選択信号ＶＳＲ１〜４を、ロジック部２６２およびロジック部２６３に出力する。なお、垂直選択部２６１は、図４に示した垂直読出し回路２０に備えた垂直選択部２０１と同様に、例えば、複数のフリップフロップ２１を接続したシフトレジスタによって構成される。
【０１１３】
なお、垂直選択部２６１における行選択信号ＶＳＲ１〜４の生成方法、すなわち、本第３の実施形態の固体撮像装置がローリングシャッタ方式の露光、またはグローバルシャッタ方式の露光を行うときの行選択信号ＶＳＲ１〜４の生成方法は、図４に示した垂直読出し回路２０に備えた垂直選択部２０１における行選択信号ＶＳＲ１〜４の生成方法と同様である。
【０１１４】
すなわち、垂直選択部２６１は、本第３の実施形態の固体撮像装置がローリングシャッタ方式の露光を行うときには、パルス生成部２６５から入力された画素選択信号ΦＳＴ、クロック信号ΦＣＬＫ１、およびクロック信号ΦＣＬＫ２に基づいて、画素アレイ部４０内に配置された単位画素５２を行毎に順次選択させるための行選択信号ＶＳＲ１〜４を生成する。
【０１１５】
また、垂直選択部２６１は、本第３の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うときには、パルス生成部２６５から入力された全画素選択信号ΦＳＲに基づいて、画素アレイ部４０内に配置された全ての単位画素５２を同時に選択させるための行選択信号ＶＳＲ１〜４を生成する。
【０１１６】
ロジック部２６２は、垂直選択部２６１から入力された行選択信号ＶＳＲ１〜４に基づいて、図４に示した垂直読出し回路２０に備えたロジック部２０２と同様に、単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２６５から入力されたそれぞれの信号（バイアス信号ΦＢＩＡＳ、サンプルホールドトパルス信号ΦＳＨＰ、クランプパルス信号ΦＣＬＰ、および行選択パルス信号ΦＳＥＬ１）を出力する。なお、ロジック部２６２は、図４に示した垂直読出し回路２０に備えたロジック部２０２と同様に、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【０１１７】
より具体的には、ロジック部２６２は、行選択信号ＶＳＲ１〜４に基づいて、バイアス信号ΦＢＩＡＳ、サンプルホールドトパルス信号ΦＳＨＰ、クランプパルス信号ΦＣＬＰ、および行選択パルス信号ΦＳＥＬ１を出力する画素アレイ部４０内に配置された単位画素５２の行を選択する。そして、選択した行の単位画素５２内の各トランジスタを動作させ、選択していない行の単位画素５２内の各トランジスタを動作させないための信号（バイアス信号ΦＢＩＡＳ−１〜４、サンプルホールドトパルス信号ΦＳＨＰ−１〜４、クランプパルス信号ΦＣＬＰ−１〜４、および行選択パルス信号ΦＳＥＬ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５２の内、第２の基板の画素部１２に形成されたそれぞれのトランジスタに、生成したバイアス信号ΦＢＩＡＳ−１〜４、サンプルホールドトパルス信号ΦＳＨＰ−１〜４、クランプパルス信号ΦＣＬＰ−１〜４、および行選択パルス信号ΦＳＥＬ１−１〜４を出力する。
【０１１８】
これにより、選択した行の単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタのみに、パルス生成部２６５から入力されたバイアス信号ΦＢＩＡＳ、サンプルホールドトパルス信号ΦＳＨＰ、クランプパルス信号ΦＣＬＰ、および行選択パルス信号ΦＳＥＬ１が出力される。
【０１１９】
ロジック部２６３は、基板間接続部１３を介して垂直選択部２６１から入力された行選択信号ＶＳＲ１〜４に基づいて、単位画素５２の内、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２６５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１）を出力する。なお、ロジック部２６３は、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【０１２０】
より具体的には、ロジック部２６３は、行選択信号ＶＳＲ１〜４に基づいて、転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１を出力する画素アレイ部４０内に配置された単位画素５２の行を選択する。そして、選択した行の単位画素５２内の各トランジスタを動作させ、選択していない行の単位画素５２内の各トランジスタを動作させないためのパルス信号（転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＲＳＴ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５２の内、第１の基板の画素部１１に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＲＳＴ１−１〜４を出力する。
【０１２１】
これにより、選択した行の単位画素５２の内、第１の基板の画素部１１に形成された各トランジスタのみに、基板間接続部１３を介してパルス生成部２６５から入力された転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１が出力される。
【０１２２】
このような構成によって、本第３の実施形態の固体撮像装置は、ローリングシャッタ方式の露光とグローバルシャッタ方式の露光とを行う。本第３の実施形態の固体撮像装置がローリングシャッタ方式の露光を行うとき、垂直読出し回路２６は、リセットパルス信号ΦＲＳＴ１−１〜４および転送パルス信号ΦＴＸ１−１〜４によって、第１の基板の画素部１１に形成された光電変換部１０１による光電変換の開始と、光電変換部１０１が蓄積した光電変換信号の第１の増幅トランジスタ１０６のゲート端子への転送とを、行毎に順次制御する。また、垂直読出し回路２６は、サンプルホールドトパルス信号ΦＳＨＰ−１〜４、クランプパルス信号ΦＣＬＰ−１〜４、バイアス信号ΦＢＩＡＳ−１〜４、リセットパルス信号ΦＲＳＴ１−１〜４を、行毎に順次制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号を電荷蓄積部１１０に、行毎に順次保持させる。
【０１２３】
また、本第３の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路２６は、リセットパルス信号ΦＲＳＴ１−１〜４および転送パルス信号ΦＴＸ１−１〜４によって、第１の基板の画素部１１に形成された全ての光電変換部１０１による光電変換の開始と、全ての光電変換部１０１が蓄積した光電変換信号のそれぞれの第１の増幅トランジスタ１０６のゲート端子への転送とを、同時に制御する。また、垂直読出し回路２６は、サンプルホールドトパルス信号ΦＳＨＰ−１〜４、クランプパルス信号ΦＣＬＰ−１〜４、バイアス信号ΦＢＩＡＳ−１〜４、リセットパルス信号ΦＲＳＴ１−１〜４を、同時に制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号をそれぞれの電荷蓄積部１１０に、同時に保持させる。
【０１２４】
そして、本第３の実施形態の固体撮像装置が電荷蓄積部１１０に保持された光電変換信号を読み出すときに、垂直読出し回路２６は、クランプパルス信号ΦＣＬＰ−１〜４および行選択パルス信号ΦＳＥＬ１−１〜４を行毎に制御することによって、画素信号を垂直信号線９０に順次出力（読み出し）する。
【０１２５】
上記に述べたように、本第３の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１と同様に、垂直読出し回路２６内の構成要素（ロジック部２６２およびロジック部２６３）を、第１の基板と第２の基板とに分けて配置している。また、１つの垂直選択部２６１とパルス生成部２６５とによって、それぞれの単位画素５２内の各構成要素を制御する制御信号（パルス信号）の出力タイミングを決定している。これにより、第１の実施形態における固体撮像装置１と同様の効果を得ることができる。
【０１２６】
さらに、本第３の実施形態における固体撮像装置では、それぞれの単位画素５２内で、荷蓄積部１１０に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができる。これにより、本第３の実施形態における固体撮像装置では、高品質な画像を得ることができる。
【０１２７】
＜第４の実施形態＞
次に、デジタルカメラ７に搭載した第４の実施形態の固体撮像装置について説明する。本第４の実施形態の固体撮像装置は、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。なお、本第４の実施形態の固体撮像装置は、第３の実施形態の固体撮像装置内の垂直読出し回路２６が異なる回路構成となっているのみであり、その他の構成要素は、第３の実施形態の固体撮像装置と同様である。従って、本第４の実施形態の固体撮像装置の構成要素において、第３の実施形態の固体撮像装置と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。
【０１２８】
図９は、本第４の実施形態の固体撮像装置内の垂直読出し回路２７の概略構成を示した回路図である。垂直読出し回路２７は、図８に示した垂直読出し回路２６と同様に、固体撮像装置制御信号発生回路１０からの制御に応じて、画素アレイ部４０内に配置された単位画素５２を行毎に制御するための制御信号を、それぞれの単位画素５２に出力し、各行の単位画素５２の画素信号を垂直信号線９０に出力させる。なお、図９に示した垂直読出し回路２７も、図８に示した垂直読出し回路２６と同様に、画素アレイ部４０内に４行１列に２次元的に配置された単位画素５２を行毎に制御する例を示している。
【０１２９】
図９において、垂直読出し回路２７は、画素アレイ部４０内に配置された特定の行の単位画素５２を選択する垂直選択部２７１と、垂直選択部２７１によって選択された行の単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタの制御信号を生成するロジック部２６２と、全ての行の単位画素５２において、第１の基板の画素部１１に形成された各トランジスタの制御信号を生成するロジック部２７３と、垂直選択部２７１とロジック部２６２とロジック部２７３とに、単位画素５２を制御するための制御信号（パルス信号）を生成するパルス生成部２７５から構成される。
【０１３０】
垂直読出し回路２７は、図８に示した垂直読出し回路２６と同様に、垂直読出し回路２７内の各構成要素を、第１の基板と第２の基板とに分けて配置している。すなわち、垂直読出し回路２７でも、垂直選択部２７１、ロジック部２６２、およびパルス生成部２７５を第２の基板に配置し、ロジック部２７３を第１の基板に配置している。そして、第１の基板に配置されたロジック部２７３と、第２の基板に配置された垂直読出し回路２７の構成要素とを、図８に示した垂直読出し回路２６と同様に、基板間接続部１３によって接続している。
【０１３１】
ただし、本第４の実施形態の固体撮像装置は、第２の実施形態の固体撮像装置と同様に、グローバルシャッタ方式の露光のみに対応した固体撮像装置である。従って、第２の実施形態の固体撮像装置と同様に、垂直読出し回路２７において第１の基板に配置されたロジック部２７３は、第２の基板に配置されたパルス生成部２７５とのみ、基板間接続部１３によって接続される。すなわち、図９に示したように、垂直読出し回路２７では、図８に示した垂直読出し回路２６における行選択信号ＶＳＲ１〜４が、第１の基板に配置されたロジック部２６２のみに接続され、第１の基板に配置されたロジック部２７３には、第２の基板のパルス生成部２７５が生成したグローバルシャッタ信号ΦＧＳが、行選択信号ＶＳＲ１〜４の代わりに接続される。
【０１３２】
上述した垂直読出し回路２６と垂直読出し回路２７との違いによって、垂直読出し回路２７では、垂直選択部２７１と、ロジック部２７３と、パルス生成部２７５とが、図８に示した垂直読出し回路２６に備えた垂直選択部２６１と、ロジック部２６３と、パルス生成部２６５と異なる。
【０１３３】
パルス生成部２７５は、固体撮像装置制御信号発生回路１０からの制御に応じて、図８に示した垂直読出し回路２６に備えたパルス生成部２６５と同様に、画素アレイ部４０内に配置された単位画素５２を選択するための制御信号（画素選択信号ΦＳＴ，クロック信号ΦＣＬＫ１およびΦＣＬＫ２，全画素選択信号ΦＳＲ，グローバルシャッタ信号ΦＧＳ）を生成する。そして、パルス生成部２７５は、生成した単位画素５２を選択するための制御信号を、垂直選択部２７１またはロジック部２７３に出力する。
【０１３４】
また、パルス生成部２７５は、固体撮像装置制御信号発生回路１０からの制御に応じて、図８に示した垂直読出し回路２６に備えたパルス生成部２６５と同様に、画素アレイ部４０内に配置された単位画素５２を制御するための信号（転送パルス信号ΦＴＸ１，リセットパルス信号ΦＲＳＴ１，バイアス信号ΦＢＩＡＳ，サンプルホールドトパルス信号ΦＳＨＰ，クランプパルス信号ΦＣＬＰ，行選択パルス信号ΦＳＥＬ１）を制御信号として生成する。そして、パルス生成部２７５は、生成した単位画素５２を制御するための制御信号のそれぞれを、ロジック部２６２またはロジック部２７３に出力する。なお、パルス生成部２７５が生成する単位画素５２を制御するためのパルス信号は、図８に示した垂直読出し回路２６に備えたパルス生成部２６５が生成し出力するパルス信号と同様であるため、詳細な説明は省略する。
【０１３５】
垂直選択部２７１は、パルス生成部２７５から入力された制御信号（画素選択信号ΦＳＴ、クロック信号ΦＣＬＫ１、およびクロック信号ΦＣＬＫ２）に基づいて、図８に示した垂直読出し回路２６に備えた垂直選択部２６１と同様に、画素アレイ部４０内に配置された単位画素５２を行毎に選択させるための行選択信号ＶＳＲ１〜４を生成する。ただし、垂直選択部２７１は、生成した行選択信号ＶＳＲ１〜４を、ロジック部２６２のみに出力し、ロジック部２６２を介して、単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２７５が生成したそれぞれのパルス信号を出力させる。なお、垂直選択部２７１は、図８に示した垂直読出し回路２６に備えた垂直選択部２６１と同様に、例えば、複数のフリップフロップ２１を接続したシフトレジスタによって構成される。
【０１３６】
また、垂直選択部２７１は、パルス生成部２７５から入力された全画素選択信号ΦＳＲに基づいて、第２の基板の画素部１２の全ての行を同時に選択させるための行選択信号ＶＳＲ１〜４を生成することもできる。すなわち、垂直選択部２７１は、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２７５が生成したそれぞれのパルス信号を、ロジック部２０２を介して全ての行の単位画素５２に同時に出力させることもできる。なお、垂直選択部２７１の動作は、図８に示した垂直読出し回路２６に備えた垂直選択部２６１の動作と同様であるため、詳細な説明は省略する。
【０１３７】
ロジック部２６２は、垂直選択部２７１から入力された行選択信号ＶＳＲ１〜４に基づいて、単位画素５２の内、第２の基板の画素部１２に形成された各トランジスタに、パルス生成部２７５から入力されたそれぞれの信号（バイアス信号ΦＢＩＡＳ、サンプルホールドトパルス信号ΦＳＨＰ、クランプパルス信号ΦＣＬＰ、および行選択パルス信号ΦＳＥＬ１）を出力する。なお、ロジック部２６２の動作は、パルス生成部２７５から入力されたそれぞれのパルス信号を出力する以外は、図８に示した垂直読出し回路２６に備えたロジック部２６２の動作と同様であるため、詳細な説明は省略する。
【０１３８】
ロジック部２７３は、基板間接続部１３を介してパルス生成部２７５から入力されたグローバルシャッタ信号ΦＧＳに基づいて、全ての行の単位画素５２において、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２７５から入力されたそれぞれのパルス信号（転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１）を同時に出力する。なお、ロジック部２７３は、例えば、複数の論理積回路（ＡＮＤ回路）２２などの論理素子によって構成される。
【０１３９】
より具体的には、ロジック部２７３は、グローバルシャッタ信号ΦＧＳに基づいて、転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１を出力する画素アレイ部４０内に配置された単位画素５２の全ての行を選択する。そして、全ての行の単位画素５２内の各トランジスタを動作させるためのパルス信号（転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＲＳＴ１−１〜４）を生成する。そして、画素アレイ部４０内に配置された全ての単位画素５２において、第１の基板の画素部１１に形成されたそれぞれのトランジスタに、生成した転送パルス信号ΦＴＸ１−１〜４およびリセットパルス信号ΦＲＳＴ１−１〜４を同時に出力する。
【０１４０】
これにより、全ての行の単位画素５２の内、第１の基板の画素部１１に形成された各トランジスタに、基板間接続部１３を介してパルス生成部２７５から入力された転送パルス信号ΦＴＸ１およびリセットパルス信号ΦＲＳＴ１が同時に出力される。
【０１４１】
このような構成によって、本第４の実施形態の固体撮像装置がグローバルシャッタ方式の露光を行うとき、垂直読出し回路２７は、全ての単位画素５２に対して同時に、リセットパルス信号ΦＲＳＴ１−１〜４および転送パルス信号ΦＴＸ１−１〜４を出力する。これにより、第１の基板の画素部１１に形成された全ての光電変換部１０１による光電変換の開始と、全ての光電変換部１０１が蓄積した光電変換信号のそれぞれの第１の増幅トランジスタ１０６のゲート端子への転送とを、同時に制御する。
【０１４２】
また、垂直読出し回路２６は、サンプルホールドトパルス信号ΦＳＨＰ−１〜４、クランプパルス信号ΦＣＬＰ−１〜４、バイアス信号ΦＢＩＡＳ−１〜４、リセットパルス信号ΦＲＳＴ１−１〜４を、同時に制御することによって、光電変換信号の増幅とノイズ除去処理とを行って、ノイズを除去した信号を第２の基板の画素部１２に形成されたそれぞれの電荷蓄積部１１０に、同時に保持させる。
【０１４３】
そして、本第４の実施形態の固体撮像装置が電荷蓄積部１１０に保持された光電変換信号を読み出すときに、垂直読出し回路２７は、クランプパルス信号ΦＣＬＰ−１〜４および行選択パルス信号ΦＳＥＬ１−１〜４を行毎に制御することによって、画素信号を垂直信号線９０に順次出力（読み出し）する。
【０１４４】
上記に述べたように、本第４の実施形態における固体撮像装置でも、第１の実施形態の固体撮像装置１、第２の実施形態の固体撮像装置、および第３の実施形態の固体撮像装置と同様に、垂直読出し回路２７内の構成要素（ロジック部２６２およびロジック部２７３）を、第１の基板と第２の基板とに分けて配置している。また、１つの垂直選択部２７１とパルス生成部２７５とによって、それぞれの単位画素５２内の各構成要素を制御する制御信号（パルス信号）の出力タイミングを決定している。これにより、第１〜第３の実施形態における固体撮像装置と同様の効果を得ることができる。
【０１４５】
また、本第４の実施形態における固体撮像装置でも、第２の実施形態の固体撮像装置と同様に、第２基板に配置されたパルス生成部２７５が、第１の基板の画素部１１に配置された単位画素５２内の各トランジスタを同時に制御するための制御信号（パルス信号）を生成している。これにより、本第４の実施形態における固体撮像装置に備えた垂直読出し回路２７でも、第２の実施形態の固体撮像装置に備えた垂直読出し回路２５と同様に、第１の基板の信号と第２の基板の信号とを接続する基板間接続部１３の数を、第３の実施形態の固体撮像装置の垂直読出し回路２６よりも、さらに少なくすることができる。また、第１の基板の画素部１１に配置された単位画素５２内のそれぞれのトランジスタの制御信号の数に、１つの制御信号（グローバルシャッタ信号ΦＧＳ）を加えるのみで、グローバルシャッタ方式の露光に対応することができ、第１の基板と第２の基板とを接続する際の歩留まりの劣化を抑圧することができる。
【０１４６】
また、本第４の実施形態における固体撮像装置でも、第３の実施形態の固体撮像装置と同様に、それぞれの単位画素５２内で、荷蓄積部１１０に蓄積された信号電荷を読み出すまでの待機期間中の光や蓄積容量のリークなどに起因するノイズによる信号品質の劣化を抑圧することができ、高品質な画像を得ることができる。
【０１４７】
上記に述べたように、本発明を実施するための形態によれば、固体撮像装置の画素アレイ部内のそれぞれの単位画素および垂直読出し回路を、第１の基板と第２の基板とに分けて形成する。このとき、垂直読出し回路は、１つの垂直選択部とパルス生成部とによって、それぞれの単位画素内の各構成要素を制御する制御信号（パルス信号）の出力タイミングを決定するように配置する。これにより、これにより、従来の固体撮像装置において、垂直読出し回路をそれぞれの基板内に構成する場合のように、固体撮像装置の回路規模が大きくなることなく、垂直読み出し回路を構成することができる。また、この構成であれば、第１の基板の画素部と第２の基板の画素部とに分けて形成された単位画素内の各トランジスタを制御する制御信号（パルス信号）にタイミングのズレが発生することなく、それぞれの単位画素内の各構成要素を制御することができる。
【０１４８】
また、本発明を実施するための形態によれば、第１の基板の画素部に形成された各トランジスタに出力する制御信号（パルス信号）は、第１基板に配置されたロジック部が生成し、第２の基板の画素部１２に形成された各トランジスタに出力する制御信号（パルス信号）は、第２基板に配置されたロジック部が生成する。これにより、第１の基板の画素部と第２の基板の画素部とに分けて単位画素を形成した固体撮像装置において、単位画素の各トランジスタに出力する全ての制御信号（パルス信号）を、いずれか一方の基板内で生成する場合よりも、第１の基板の信号と第２の基板の信号とを接続する基板間接続部の数を少なくすることができる。このことは、第１の基板と第２の基板とを接続する際の歩留まり劣化の抑圧に大きな効果を期待することができる。
【０１４９】
また、本発明を実施するための形態によれば、固体撮像装置が対応する露光方式を、グローバルシャッタ方式のみとした場合には、第２の基板に配置されたパルス生成部が生成した制御信号（パルス信号）のみを、第１の基板に配置されたロジック部に接続する。すなわち、第２基板に配置されたロジック部が生成した、第１の基板の画素部に形成された各トランジスタを行毎に選択する行選択信号を、第１の基板に配置されたロジック部に接続しなくても良くなり、第２の基板に配置されたパルス生成部が生成した１つの制御信号のみで、第１の基板の画素部に形成された各トランジスタを制御することができる。これにより、第１の基板の信号と第２の基板の信号とを接続する基板間接続部の数を、さらに少なくすることができ、第１の基板と第２の基板とを接続する際の歩留まり劣化を、さらに抑圧することができる。
【０１５０】
また、単位画素を第１の基板の画素部と第２の基板の画素部とに分けて形成した固体撮像装置では、第１の基板と第２の基板とのそれぞれに適した半導体プロセスを使用して、固体撮像装置を形成する第１の基板と第２の基板とを別々に作製することが考えられる。このとき、デジタル回路のみである第２の基板は微細なプロセスを使用し、アナログ的な要素が含まれる第１の基板は安定性を重視した微細ではないプロセスを使用することが考えられる。本発明を実施するための形態では、第１の基板に配置される垂直読出し回路の構成要素はロジック部のみである。このため、第１の基板を微細ではないプロセスで制作した場合でも、第１の基板の回路規模の増大や、固体撮像装置のチップ面積（実装面積）の増大を抑えることができる。
【０１５１】
なお、本発明のある態様に係る固体撮像装置は、本実施形態においては、例えば、固体撮像装置１に対応し、撮像装置は、例えば、デジタルカメラ７に対応し、接続部は、例えば、基板間接続部１３に対応する。また、本発明のある態様に係る画素は、本実施形態においては、例えば、単位画素５０に対応し、光電変換素子は、例えば、光電変換部１０１に対応し、読み出し回路は、例えば、第２の転送トランジスタ１０４と、選択トランジスタ１０７とに対応する。
【０１５２】
また、本発明のある態様に係る画素部は、本実施形態においては、例えば、画素アレイ部４０に対応し、読み出し制御回路は、例えば、垂直読出し回路２０に対応する。また、本発明のある態様に係るパルス生成部は、本実施形態においては、例えば、パルス生成部２０５に対応し、選択部は、例えば、垂直選択部２０１に対応し、ロジック部は、例えば、ロジック部２０２とロジック部２０３とに対応する。
【０１５３】
また、本発明のある態様に係る第１のロジック部は、本実施形態においては、例えば、ロジック部２０３に対応し、第２のロジック部は、例えば、ロジック部２０２に対応する。
また、本発明のある態様に係る第１のロジック部内の駆動回路、本実施形態においては、例えば、論理積回路（ＡＮＤ回路）に対応し、第２のロジック部内の駆動回路、本実施形態においては、例えば、論理積回路（ＡＮＤ回路）に対応する。
【０１５４】
また、本発明のある態様に係る光電変換素子リセット部は、本実施形態においては、例えば、光電変換部リセットトランジスタ１０２に対応し、第１の転送部は、例えば、第１の転送トランジスタ１０３に対応する。また、本発明のある態様に係る蓄積部は、本実施形態においては、例えば、電荷蓄積部１１０に対応し、増幅部は、例えば、第１の増幅トランジスタ１０６に対応する。また、本発明のある態様に係る第２の転送部は、本実施形態においては、例えば、第２の転送トランジスタ１０４に対応し、リセット部は、例えば、画素リセットトランジスタ１０５に対応し、出力部は、例えば、選択トランジスタ１０７に対応する。また、本発明のある態様に係る負荷部は、本実施形態においては、例えば、第１の画素負荷トランジスタ１１２に対応し、サンプルホールド部は、例えば、画素内サンプルホールドトランジスタ１０８に対応し、クランプ部は、例えば、画素内クランプトランジスタ１０９に対応する。
【０１５５】
また、本発明のある態様に係る読み出しトランジスタは、本実施形態においては、例えば、第２の転送トランジスタ１０４と、選択トランジスタ１０７とに対応する。また、本発明のある態様に係る光電変換素子リセットトランジスタは、本実施形態においては、例えば、光電変換部リセットトランジスタ１０２に対応し、第１の転送トランジスタは、例えば、第１の転送トランジスタ１０３に対応する。また、本発明のある態様に係る蓄積容量およびアナログメモリ回路は、本実施形態においては、例えば、電荷蓄積部１１０に対応し、増幅トランジスタは、例えば、第１の増幅トランジスタ１０６に対応する。また、本発明のある態様に係る第２の転送トランジスタは、本実施形態においては、例えば、第２の転送トランジスタ１０４に対応し、リセットトランジスタは、例えば、画素リセットトランジスタ１０５に対応し、出力トランジスタは、例えば、選択トランジスタ１０７に対応する。また、本発明のある態様に係る負荷トランジスタは、本実施形態においては、例えば、第１の画素負荷トランジスタ１１２に対応し、サンプルホールドトランジスタは、例えば、画素内サンプルホールドトランジスタ１０８に対応し、クランプトランジスタは、例えば、画素内クランプトランジスタ１０９に対応する。
【０１５６】
なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、本発明を実施するための形態においては、画素アレイ部４０内の単位画素５０（または単位画素５２）の露光を行毎に制御し、各列の単位画素５０（または単位画素５２）から垂直信号線９０に出力された画素信号に応じた出力信号を、順次水平信号線７０に読み出す形式の固体撮像装置を例に説明した。しかし、例えば、本発明を実施するための形態における行と列とを入れ替えて、画素アレイ部内の単位画素の露光を列毎に制御し、各行の単位画素から出力された画素信号に応じた出力信号を、順次読み出す形式の固体撮像装置（模式的には、図２に示した固体撮像装置１を９０°回転させたような形式の固体撮像装置）である場合においても同様に、本発明の考え方を適用することができる。
【０１５７】
また、例えば、本発明を実施するための形態においては、垂直読出し回路２０が、画素アレイ部４０内の単位画素５０（または単位画素５２）を制御するための制御信号を出力する場合を説明した。しかし、例えば、垂直読出し回路内の垂直選択部やロジック部に、より多くの機能を持たせた構成とした場合においても、本発明の考え方は有用である。
【０１５８】
また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、画素の構成要素や駆動方法が変わったことにより、固体撮像装置、単位画素、または垂直読出し回路内の構成要素や回路構成が変更された場合でも、変更された駆動方法や制御方法に応じて、本発明の考え方を適用し、それぞれの構成要素を第１の基板と第２の基板とに適切に分けて配置することができる。
【０１５９】
また、画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において画素を配置する行方向および列方向の数を変更することができる。
【０１６０】
以上、本発明を実施するための形態をもとに説明したが、各構成要素や各処理プロセスの任意の組み合わせ、本発明の表現をコンピュータプログラムプロダクトなどに変換したものもまた、本発明の態様として有効である。ここで、コンピュータプログラムプロダクトとは、プログラムコードが記録された記録媒体（ＤＶＤ媒体、ハードディスク媒体、メモリ媒体など）、プログラムコードが記録されたコンピュータ、プログラムコードが記録されたインターネットシステム（例えば、サーバとクライアント端末を含むシステム）など、プログラムコードが記録された記録媒体、装置、機器やシステムをいう。この場合、上述した各構成要素や各処理プロセスは各モジュールで実装され、その実装されたモジュールからなるプログラムコードはコンピュータプログラムプロダクト内に記録される。
【０１６１】
例えば、本発明のある態様に係るコンピュータプログラムプロダクトは、第１の基板と第２の基板とを電気的に接続する接続部によって、前記第１の基板と前記第２の基板とを電気的に接続する固体撮像装置の処理をコンピュータに実行させるためのプログラムコードが記録されたコンピュータプログラムプロダクトであって、前記第１の基板内に配置された光電変換素子で発生し前記接続部を経由した信号を、前記第２の基板内に配置された読み出し回路によって読み出す読み出しモジュールと、一部の素子や回路が前記第１の基板内に配置され、残りの素子や回路が前記第２の基板内に配置され、前記接続部を介して、当該第１の基板に配置された素子や回路と当該第２の基板に配置された素子や回路とが電気的に接続された構成の信号処理回路によって、前記読み出しモジュールによって読み出された信号に対して信号処理を行う信号処理モジュールと、を含むプログラムコードが記録されたコンピュータプログラムプロダクトである。
【０１６２】
また、例えば、図１に示したデジタルカメラ７の各構成要素による処理を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、当該記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、デジタルカメラ７に係る上述した種々の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものであってもよい。また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、フラッシュメモリ等の書き込み可能な不揮発性メモリ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
【０１６３】
さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【０１６４】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【０１６５】
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段で発生した信号をリセットする光電変換手段リセット手段と、前記光電変換手段が発生した信号を、前記接続手段を介して、前記第２の基板の画素手段に転送する第１の転送手段と、を具備し、前記ロジック手段は、前記第１の基板内に配置され、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の前記光電変換手段リセット手段と前記第１の転送手段とを駆動する駆動手段を有する第１のロジック手段と、前記第２の基板内に配置され、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段が発生した信号を増幅し、該増幅された増幅信号を、前記接続手段を介して、前記第２の基板の画素手段に出力する増幅手段と、前記光電変換手段が発生した信号を、前記増幅手段に転送する第１の転送手段と、前記第１の転送手段によって転送された信号を、リセットするリセット手段と、を具備し、前記ロジック手段は、前記第１の基板内に配置され、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第１のロジック手段と、前記第２の基板内に配置され、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備し、前記パルス生成手段は、前記第１の転送手段と前記リセット手段とを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック手段に供給し、前記第１のロジック手段は、前記制御信号に基づいて、前記第１の転送手段と前記リセット手段とを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送手段と前記リセット手段とのそれぞれに供給する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素を、行毎に順次選択する選択手段と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第２の基板内に配置し、前記接続手段を介して、前記第１の基板に配置された該読み出し制御手段の構成要素と、前記第２の基板に配置された該読み出し制御手段の構成要素とが電気的に接続され、前記パルス生成手段は、前記画素を同時に選択して、前記第１の基板の画素手段に配置された前記画素の前記光電変換手段に入射光量に応じた信号を同時に発生させ、前記画素を行毎に順次選択して、前記第２の基板の画素手段に配置された前記画素の前記読み出し手段に、対応する前記光電変換手段で発生した信号を順次読み出させるための制御信号を生成し、該生成した制御信号を、前記選択手段と前記ロジック手段とに供給する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第２の基板内に配置し、前記接続手段を介して、前記第１の基板に配置された該読み出し制御手段の構成要素と、前記第２の基板に配置された該読み出し制御手段の構成要素とが電気的に接続され、前記パルス生成手段は、前記第１の基板の画素手段に配置された全ての前記画素からの信号を同時に読み出すための制御信号を生成し、前記選択手段は、前記第２の基板の画素手段に配置された前記画素を、行毎に順次選択し、前記ロジック手段は、前記第１の基板の画素手段に配置された全ての前記画素の各回路要素を同時に駆動するための駆動信号と、行毎に順次選択された行の前記画素の各回路要素を駆動するための駆動信号とを生成し、該生成した駆動信号を、前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素を、行毎に順次選択する選択手段と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を、前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第２の基板内に配置し、前記接続手段を介して、前記第１の基板に配置された該読み出し制御手段の構成要素と、前記第２の基板に配置された該読み出し制御手段の構成要素とが電気的に接続され、前記画素は、前記光電変換手段が発生した信号を蓄積する蓄積手段と、前記光電変換手段が発生した信号を増幅する増幅手段と、をさらに有し、全ての前記画素の前記光電変換手段を同時にリセットし、予め定めた時間が経過した後、前記光電変換手段で発生した信号を、全ての前記画素の前記増幅手段によって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積手段に同時に蓄積し、前記蓄積手段に蓄積された前記増幅信号を、前記読み出し手段によって順次読み出した出力信号として出力する、ことを特徴とする固体撮像装置であってもよい。
【０１６６】
また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号を読み出す読み出し手段と、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段で発生した信号をリセットする光電変換手段リセット手段と、前記光電変換手段が発生した信号を、前記接続手段を介して、前記第２の基板の画素手段に転送する第１の転送手段と、を具備し、前記ロジック手段は、前記第１の基板内に配置され、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の前記光電変換手段リセット手段と前記第１の転送手段とを駆動する駆動手段を有する第１のロジック手段と、前記第２の基板内に配置され、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備する、固体撮像装置、を備えることを特徴とする撮像装置であってもよい。
【０１６７】
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段で発生した信号をリセットする光電変換手段リセットトランジスタと、前記光電変換手段が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続手段を介して、前記第２の基板の画素手段に転送する第１の転送トランジスタと、を具備し、前記ロジック手段は、前記第１の基板内に配置され、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の前記光電変換手段リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動手段を有する第１のロジック手段と、前記第２の基板内に配置され、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号を行毎に順次読み出すための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素を、行毎に順次選択する選択手段と、前記制御信号に基づいて、行毎に順次選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第２の基板内に配置し、前記接続手段を介して、前記第１の基板に配置された該読み出し制御手段の構成要素と、前記第２の基板に配置された該読み出し制御手段の構成要素とが電気的に接続され、前記ロジック手段は、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第１のロジック手段と、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備し、前記第１のロジック手段を前記第１の基板内に配置し、前記第２のロジック手段を前記第２の基板内に配置し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を、前記接続手段を介して、前記第２の基板の画素手段に出力する増幅トランジスタと、前記光電変換手段が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力して、前記増幅トランジスタに転送する第１の転送トランジスタと、前記第１の転送トランジスタによって転送された信号を、リセットするリセットトランジスタと、をさらに有し、前記パルス生成手段は、前記第１の転送トランジスタと前記リセットトランジスタとを制御するためのそれぞれの制御信号を生成し、該生成したそれぞれの制御信号を、前記第１のロジック手段に供給し、前記第１のロジック手段は、前記制御信号に基づいて、前記第１の転送トランジスタと前記リセットトランジスタとを駆動するためのそれぞれの駆動信号を生成し、該生成したそれぞれの駆動信号を前記第１の転送トランジスタと前記リセットトランジスタとのそれぞれのゲートに供給する、ことを特徴とする固体撮像装置であってもよい。
また、本発明のある態様に係る固体撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、少なくとも前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記読み出し制御手段を構成する構成要素の内、一部の構成要素を前記第１の基板内に配置し、該読み出し制御手段を構成する残りの構成要素を前記第２の基板内に配置し、前記接続手段を介して、前記第１の基板に配置された該読み出し制御手段の構成要素と、前記第２の基板に配置された該読み出し制御手段の構成要素とが電気的に接続され、前記画素は、前記光電変換手段が発生した信号を蓄積する蓄積容量であるアナログメモリ手段と、前記光電変換手段が発生した信号をゲートに受け、ソースおよびドレインの一方から増幅した増幅信号を出力する増幅トランジスタと、をさらに有し、全ての前記画素の前記光電変換手段を同時にリセットし、予め定めた時間が経過した後、前記光電変換手段で発生した信号を、全ての前記画素の前記増幅トランジスタによって同時に増幅し、該増幅した増幅信号を、全ての前記画素の前記蓄積容量に同時に蓄積し、前記蓄積容量に蓄積された前記増幅信号を、前記読み出しトランジスタによって順次読み出して出力信号として出力する、ことを特徴とする固体撮像装置であってもよい。
【０１６８】
また、本発明のある態様に係る撮像装置は、第１の基板と第２の基板とが、接続手段によって電気的に接続された固体撮像装置であって、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換手段と、前記第２の基板に前記光電変換手段に対応して配置され、対応する前記光電変換手段で発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力する読み出しトランジスタと、を有する画素が、２次元に複数配置された画素手段と、前記画素からの信号の読み出しを制御する読み出し制御手段と、を備え、前記読み出し制御手段は、前記画素からの信号の読み出しを制御するための制御信号を生成するパルス生成手段と、前記制御信号に基づいて、前記第１の基板の画素手段および前記第２の基板の画素手段に配置された前記画素の行を選択する選択手段と、前記制御信号に基づいて、選択された行の前記画素内の各回路要素を駆動するための駆動信号を生成し、該生成した駆動信号を前記第１の基板の画素手段および前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素に供給するロジック手段と、を具備し、前記第１の基板の画素手段に配置された前記画素は、前記光電変換手段で発生した信号をリセットする光電変換手段リセットトランジスタと、前記光電変換手段が発生した信号をソースおよびドレインの一方に受け、ソースおよびドレインの他方から出力し、前記接続手段を介して、前記第２の基板の画素手段に転送する第１の転送トランジスタと、を具備し、前記ロジック手段は、前記第１の基板内に配置され、前記第１の基板の画素手段内に配置されたそれぞれの前記画素の前記光電変換手段リセットトランジスタと前記第１の転送トランジスタとを駆動する駆動手段を有する第１のロジック手段と、前記第２の基板内に配置され、前記第２の基板の画素手段内に配置されたそれぞれの前記画素の各回路要素を駆動する駆動手段を有する第２のロジック手段と、を具備する、固体撮像装置、を備えることを特徴とする撮像装置であってもよい。
【０１６９】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の代替物、変形、等価物による変更を行うこともできる。従って、本発明の範囲は、上記の説明を参照して決められるものではなく、請求項によって決められるべきであり、均等物の全ての範囲も含まれる。また、上述した特徴は、いずれも、好ましいか否かを問わず、他の特徴と組み合わせてもよい。また、請求項において、明示的に断らない限り、各構成要素は１またはそれ以上の数量である。また、請求項において「〜のための手段」のような語句を用いて明示的に記載する場合を除いて、請求項が、ミーンズ・プラス・ファンクションの限定を含むものと解してはならない。
【０１７０】
また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。
【符号の説明】
【０１７１】
１・・・固体撮像装置
２・・・レンズユニット部
３・・・画像信号処理装置
４・・・記録装置
５・・・カメラ制御装置
６・・・表示装置
７・・・デジタルカメラ
１０・・・固体撮像装置制御信号発生回路
２０，２５，２６，２７・・・垂直読出し回路
２０１，２５１，２６１，２７１・・・垂直選択部
２０２，２６２・・・ロジック部
２０３，２５３，２６３，２７３・・・ロジック部
２０５，２５５，２６５，２７５・・・パルス生成部
２１・・・フリップフロップ
２２・・・論理積回路（ＡＮＤ回路）
３０・・・水平読出し回路
４０・・・画素アレイ部
５０，５２・・・単位画素
１１・・・画素部
１２・・・画素部
１３・・・基板間接続部
１０１・・・光電変換部
１０２・・・光電変換部リセットトランジスタ
１０３・・・第１の転送トランジスタ
１０４・・・第２の転送トランジスタ
１０５・・・画素リセットトランジスタ
１０６・・・第１の増幅トランジスタ
１０７・・・選択トランジスタ
１０８・・・画素内サンプルホールドトランジスタ
１０９・・・画素内クランプトランジスタ
１１０・・・電荷蓄積部
１１１・・・第２の増幅トランジスタ
１１２・・・第１の画素負荷トランジスタ
１１３・・・画素内クランプ容量
６０・・・カラム信号処理回路
７０・・・水平信号線
８０・・・出力アンプ
９０・・・垂直信号線
１００・・・固体撮像装置
２００・・・垂直読出し回路
【図１】
0005963421.tif 000002
【図２】
0005963421.tif 000003
【図３】
0005963421.tif 000004
【図４】
0005963421.tif 000005
【図５】
0005963421.tif 000006
【図６】
0005963421.tif 000007
【図７】
0005963421.tif 000008
【図８】
0005963421.tif 000009
【図９】
0005963421.tif 000010
【図１０】
0005963421.tif 000011