(57)【特許請求の範囲】
【請求項１】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正する補正部と
を備え、
前記補正部は、
前記境界に接する前記第１画素の前記印加電圧が、当該境界に接する前記第２画素の前記印加電圧に応じた、前記第３電圧以下の第４電圧を下回る場合に、当該第１画素の映像信号を前記第３電圧を指定する映像信号に補正し、
前記境界に接する前記第２画素の前記印加電圧と、前記第２電圧との差分が大きいほど、前記第３電圧及び前記第４電圧を高くする
ことを特徴とする映像処理回路。
【請求項２】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正し、当該境界に接する前記第２画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも低く、且つ、当該境界に接する前記第１画素の前記印加電圧に応じた第５電圧を指定する映像信号に補正する補正部と
を備え、
前記補正部は、
前記境界に接する前記第２画素の前記印加電圧が、当該境界に接する前記第１画素の前記印加電圧に応じた、前記第５電圧以上の第６電圧を上回る場合に、当該第２画素の映像信号を前記第５電圧を指定する映像信号に補正し、
前記境界に接する前記第１画素の前記印加電圧と、前記第１電圧との差分が大きいほど、前記第５電圧及び前記第６電圧を低くする
ことを特徴とする映像処理回路。
【請求項３】
前記補正部は、
前記境界に接する前記第２画素から当該境界の反対方向に連続する２以上の前記第２画素の前記印加電圧に応じた、前記第３電圧及び前記第４電圧とする
ことを特徴とする請求項１に記載の映像処理回路。
【請求項４】
前記補正部は、
前記２以上の前記第２画素の前記印加電圧のうち最大電圧に応じた前記第３電圧及び前記第４電圧とする
ことを特徴とする請求項３に記載の映像処理回路。
【請求項５】
前記補正部は、
前記境界に接する前記第１画素から当該境界の反対方向に連続する２以上の前記第１画素の前記印加電圧に応じた、前記第５電圧及び前記第６電圧とする
ことを特徴とする請求項２に記載の映像処理回路。
【請求項６】
前記補正部は、
前記２以上の前記第１画素の前記印加電圧のうち最小電圧に応じた前記第５電圧及び前記第６電圧とする
ことを特徴とする請求項５に記載の映像処理回路。
【請求項７】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出するステップと、
検出した境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正するステップと
を有し、
前記補正するステップにおいて、
前記境界に接する前記第１画素の前記印加電圧が、当該境界に接する前記第２画素の前記印加電圧に応じた、前記第３電圧以下の第４電圧を下回る場合に、当該第１画素の映像信号を前記第３電圧を指定する映像信号に補正し、
前記境界に接する前記第２画素の前記印加電圧と、前記第２電圧との差分が大きいほど、前記第３電圧及び前記第４電圧を高くする
ことを特徴とする映像処理方法。
【請求項８】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出するステップと、
検出した境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正し、当該境界に接する前記第２画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも低く、且つ、当該境界に接する前記第１画素の前記印加電圧に応じた第５電圧を指定する映像信号に補正するステップと
を有し、
前記補正するステップにおいて、
前記境界に接する前記第２画素の前記印加電圧が、当該境界に接する前記第１画素の前記印加電圧に応じた、前記第５電圧以上の第６電圧を上回る場合に、当該第２画素の映像信号を前記第５電圧を指定する映像信号に補正し、
前記境界に接する前記第１画素の前記印加電圧と、前記第１電圧との差分が大きいほど、前記第５電圧及び前記第６電圧を低くする
ことを特徴とする映像処理方法。
【請求項９】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を有する液晶表示装置を備え、
前記映像処理回路が、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正する補正部と
を有し、
前記補正部は、
前記境界に接する前記第１画素の前記印加電圧が、当該境界に接する前記第２画素の前記印加電圧に応じた、前記第３電圧以下の第４電圧を下回る場合に、当該第１画素の映像信号を前記第３電圧を指定する映像信号に補正し、
前記境界に接する前記第２画素の前記印加電圧と、前記第２電圧との差分が大きいほど、前記第３電圧及び前記第４電圧を高くする
ことを特徴とする電子機器。
【請求項１０】
複数の画素の各々に対応して画素電極が設けられた第１基板と、コモン電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極で液晶素子が構成された液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と
を有する液晶表示装置を備え、
前記映像処理回路が、
現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、
前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正し、当該境界に接する前記第２画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも低く、且つ、当該境界に接する前記第１画素の前記印加電圧に応じた第５電圧を指定する映像信号に補正する補正部と
を有し、
前記補正部は、
前記境界に接する前記第２画素の前記印加電圧が、当該境界に接する前記第１画素の前記印加電圧に応じた、前記第５電圧以上の第６電圧を上回る場合に、当該第２画素の映像信号を前記第５電圧を指定する映像信号に補正し、
前記境界に接する前記第１画素の前記印加電圧と、前記第１電圧との差分が大きいほど、前記第５電圧及び前記第６電圧を低くする
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成を有している。このような液晶パネルでは、互いに隣接する画素電極同士で生じる横電界に起因する液晶の配向不良（リバースチルトドメイン）が発生し、これが表示上の不具合の原因となることがある。液晶の配向不良による表示上の不具合の発生を抑える技術が特許文献１および特許文献２に開示されている。特許文献１および特許文献２は、隣り合う画素の信号レベルの差（つまり、液晶素子の印加電圧差）により映像信号の白黒境界を検出し、検出した白黒境界の映像信号を信号レベルの差を小さくするように映像信号を補正することを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８１９４７号公報
【特許文献２】特開２００８−４６６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および特許文献２が開示する技術のように、隣接する画素同士の信号レベル差が大きいことのみを条件として一律の映像信号を補正する手法では、横電界が弱い箇所では過剰の映像信号が補正されてしまって、ユーザーに知覚されやすい表示背反が生じたり、逆に、横電界が強い箇所では映像信号の補正が不足して、リバースチルトドメインに起因する表示上の不具合が発生したりするおそれがある。このように、画素に生じる横電界によって、リバースチルトドメインを低減させるために必要な映像信号の補正量は異なる。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑えることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の映像処理回路は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正する補正部とを備え、前記補正部は、前記境界に接する前記第１画素の前記印加電圧が、当該境界に接する前記第２画素の前記印加電圧に応じた、前記第３電圧以下の第４電圧を下回る場合に、当該第１画素の映像信号を前記第３電圧を指定する映像信号に補正し、前記境界に接する前記第２画素の前記印加電圧と、前記第２電圧との差分が大きいほど、前記第３電圧及び前記第４電圧を高くすることを特徴とする。
また、本発明の映像処理回路は、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも高い第２電圧以上である第２画素との境界を検出する境界検出部と、前記境界検出部によって検出された境界に接する前記第１画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも高く、且つ、当該境界に接する前記第２画素の前記印加電圧に応じた第３電圧を指定する映像信号に補正し、当該境界に接する前記第２画素の前記印加電圧を指定する映像信号を、当該印加電圧よりも低く、且つ、当該境界に接する前記第１画素の前記印加電圧に応じた第５電圧を指定する映像信号に補正する補正部とを備え、前記補正部は、前記境界に接する前記第２画素の前記印加電圧が、当該境界に接する前記第１画素の前記印加電圧に応じた、前記第５電圧以上の第６電圧を上回る場合に、当該第２画素の映像信号を前記第５電圧を指定する映像信号に補正し、前記境界に接する前記第１画素の前記印加電圧と、前記第１電圧との差分が大きいほど、前記第５電圧及び前記第６電圧を低くすることを特徴とする。
本発明によれば、画素に生じる横電界の強さに応じた映像信号の補正により、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。
【０００８】
本発明において、前記補正部は、前記境界に接する前記第２画素から当該境界の反対方向に連続する２以上の前記第２画素の前記印加電圧に応じた、前記第３電圧及び前記第４電圧としてもよい。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生を抑えることができる。
【０００９】
本発明において、前記補正部は、前記２以上の前記第２画素の前記印加電圧のうち最大電圧に応じた前記第３電圧及び前記第４電圧としてもよい。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生をより確実に抑えることができる。
【００１３】
本発明において、前記補正部は、前記境界に接する前記第１画素から当該境界の反対方向に連続する２以上の前記第１画素の前記印加電圧に応じた、前記第５電圧及び前記第６電圧としてもよい。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生を抑えることができる。
【００１４】
本発明において、前記補正部は、前記２以上の前記第１画素の前記印加電圧のうち最小電圧に応じた前記第５電圧及び前記第６電圧としてもよい。
本発明によれば、弱い横電界が発生した場合に生じるリバースチルトドメインの発生をより確実に抑えることができる。
【００１６】
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図５】同液晶パネルにおける表示動作を示す図。
【図６】暗画素に対応する液晶素子の補正電圧及び判定電圧と、その暗画素に隣接する明画素に対応する液晶素子の印加電圧との関係を示すグラフ。
【図７】同映像処理回路における境界の検出手順の説明図。
【図８】同映像処理回路における補正処理を示す図。
【図９】同映像処理回路の変形例１における補正処理を示す図。
【図１０】弱い横電界に起因するリバースチルトドメインの発生原理の説明図。
【図１１】同映像処理回路の変形例２における補正処理を示す図。
【図１２】第２実施形態に係る明画素に対応する液晶素子の補正電圧及び判定電圧と、その明画素に隣接する暗画素に対応する液晶素子の印加電圧との関係を示すグラフ。
【図１３】同実施形態に係る映像処理回路における補正処理を示す図及びその変形例。
【図１４】弱い横電界に起因するリバースチルトドメインの発生原理の説明図。
【図１５】同映像処理回路の変形例における補正処理を示す図。
【図１６】第３実施形態に係る映像処理回路における補正処理を示す図。
【図１７】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図１８】第４実施形態に係る映像処理回路の構成を示す図。
【図１９】同映像処理回路における境界の検出手順の説明図。
【図２０】同映像処理回路における補正処理を示す図。
【図２１】液晶パネルにおいて他のチルト方位角としたときの図。
【図２２】液晶パネルにおいて他のチルト方位角としたときの図。
【図２３】同映像処理回路の変形例における境界の検出手順の説明図。
【図２４】同変形例における補正処理を示す図。
【図２５】同変形例における補正処理を示す図。
【図２６】本発明の第５実施形態に係る映像処理回路の補正処理の説明図。
【図２７】画像の動きと液晶素子の透過率の変化との関係の説明図。
【図２８】画像の動きと液晶素子の透過率の変化との関係の説明図。
【図２９】画像の動きと液晶素子の透過率の変化との関係の説明図。
【図３０】本発明の第６実施形態に係る映像処理回路の補正処理の説明図。
【図３１】本発明の第７実施形態に係る映像処理回路の補正処理の説明図。
【図３２】同実施形態に係る明画素に対応する液晶素子の補正電圧及び判定電圧と、その明画素に隣接する暗画素に対応する液晶素子の印加電圧との関係を示すグラフ。
【図３３】変形例における補正処理を示す図。
【図３４】液晶表示装置を適用したプロジェクターを示す図。
【図３５】横電界の影響による表示上の不具合等を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図面を参照しつつ説明する。
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓyncに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。
【００１９】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、入力映像信号としてデジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力する。
【００２０】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００２１】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００２２】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２３】
図１に戻って、走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図５（ａ）に示すように、走査線１１２をフレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶＬ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
【００２４】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別するためである。
【００２５】
さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図４（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
【００２６】
リバースチルトドメインに起因する表示上の不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベルに近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。また、階調範囲ａの透過率とするための液晶素子の印加電圧を「Ｖa」と表すことがある。明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。また、階調範囲ｂの透過率とするための液晶素子の印加電圧を「Ｖb」と表すことがある。
なお、ノーマリーブラックモードにおいて、閾値Ｖth1は、例液晶素子の相対透過率を１０％とさせる光学的閾値電圧であり、閾値Ｖth2は、液晶素子の相対透過率を９０％とさせる光学的飽和電圧である。ただし、閾値Ｖth1及び閾値Ｖth2は、Ｖth2＞Ｖth1の条件の下、それぞれ他の相対透過率に対応した電圧であってもよい。また、閾値Ｖth1で規定される明画素の映像信号の階調レベルを「ｔｈ１」とし、閾値Ｖth2で規定される明画素の映像信号の階調レベルを「ｔｈ２」とする。また、電圧Ｖbkで規定される明画素の映像信号の階調レベルを「ｂｋ」とし、閾値Ｖwtで規定される明画素の映像信号の階調レベルを「ｗｔ」とする。
【００２７】
横電界を原因とする表示上の不具合の例について説明する。例えば図３５に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。本実施形態のように、液晶パネル１００が、映像信号Ｖid-inの供給速度と等倍速で駆動される場合に、白画素を背景とした黒画素の領域がフレーム毎に２画素以上ずつ移動するとき、後述するように液晶素子の応答時間が表示画面の更新される時間間隔より短ければ、このような尾引き現象は顕在化しない（又は、視認されにくい）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図３５において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動きの先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図３５においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出している。
【００２８】
液晶分子が不安定な状態であるときは、液晶素子の印加電圧が電圧範囲Ａにおいて、図４に示す判定電圧Ｖjb（第４電圧）を下回るときである。液晶素子の印加電圧が判定電圧Ｖjbを下回るときは、その印加電圧による縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わずかな外的要因によって乱れやすい。また、その後、印加電圧がＶjb以上になったときに、その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすい。逆にいえば、印加電圧が判定電圧Ｖjb以上であれば、液晶分子が印加電圧に応じて傾斜し始める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということができる。このため、判定電圧Ｖjbは、透過率で規定した閾値Ｖth1よりも低い関係にある。
液晶素子１２０の印加電圧として判定電圧Ｖjbを規定する映像信号の階調レベルを、判定レベルｊｂとする。
【００２９】
そこで、液晶パネル１００の前段に設けられた映像処理回路３０では、映像信号Ｖid-inで示される画像を解析して、階調範囲ａの暗画素と階調範囲ｂの明画素とが隣接する状態があるか否かを検出する。そして、映像処理回路３０は、暗画素と明画素との境界に隣接する暗画素の階調レベルが判定レベルｊｂを下回る場合、その暗画素の映像信号を、補正レベルｃｂの映像信号に補正する。判定レベルｊｂは、階調範囲ａに属する階調レベルである。補正レベルｃｂは、少なくとも判定レベルｊｂ以上の階調レベルであるが、ここでは、階調範囲ａを上回り、且つ階調範囲ｂを下回る階調レベルの範囲である階調範囲ｄに属する。
補正レベルｃｂの映像信号によって規定される液晶素子１２０の印加電圧を、以下では、補正電圧「Ｖcb」（第３電圧）と表す。
【００３０】
ところで、リバースチルトドメインの発生のしやすさは、画素に発生する横電界の強さによって変わる。例えば、暗画素に隣接する明画素に対応する液晶素子１２０の印加電圧が高いほど、暗画素及び明画素間の電位差に起因する横電界が強くなるので、暗画素にリバースチルトドメインが発生しやすい。逆に言えば、暗画素と明画素とが隣接した場合であっても、明画素に対応する液晶素子１２０の印加電圧が低いほど、暗画素及び明画素間の電位差に起因する横電界が弱くなるから、暗画素にリバースチルトドメインは発生しにくい。よって、従来方式のように、暗画素及び明画素のそれぞれに対応する液晶素子１２０への印加電圧に関わらず、補正電圧を一定にする手法では、横電界が弱い暗画素については必要以上に高い補正電圧の映像信号に補正されてしまって、ユーザーに知覚されやすい表示背反が生じることがある。逆に、横電界が強い暗画素で補正電圧が低すぎると、リバースチルトドメインに起因する表示上の不具合が発生したりするおそれがある。
そこで、本実施形態では、以下に説明するようにして判定電圧Ｖjb及び補正電圧Ｖcbが規定されている。
【００３１】
図６は、暗画素に隣接する明画素に対応する液晶素子１２０の印加電圧（横軸）と、その暗画素に対応する液晶素子１２０の補正電圧及び判定電圧（縦軸）との関係を示すグラフである。図６において、実線のグラフは隣接する明画素の印加電圧に応じた暗画素の補正電圧に対応し、破線のグラフは隣接する明画素の印加電圧に応じた暗画素の判定電圧に対応している。図６（ａ）〜（ｃ）のそれぞれで、明画素に対応する印加電圧と暗画素に対応する補正電圧との関係は異なっているが、いずれも、明画素に対応する印加電圧が高いほど、暗画素に対応する補正電圧が高くなっている。図６（ａ）のグラフでは、判定電圧Ｖjb及び補正電圧Ｖcbがともに、明画素の電圧増加に対して線形増加している。明画素が最小電圧Ｖth2のとき、判定電圧Ｖjb及び、補正電圧Ｖcbはそれぞれ最小電圧となり、Ｖjb＝Ｖjbmin、Ｖcb＝Ｖcbminである。一方、明画素が最大電圧Ｖwtのとき、判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最大電圧となり、Ｖjb＝Ｖjbmax、Ｖcb＝Ｖcbmaxである。ただし、補正電圧Ｖcb≧判定電圧Ｖjbという関係を常に満たしている。図６（ｂ）のグラフでは、判定電圧Ｖjb及び補正電圧Ｖcbがともに、明画素の印加電圧がＶth2以上Ｖlim1以下の範囲では、明画素の電圧増加に対して線形増加している。ただし、明画素の印加電圧がＶlim1よりも高くなっても、Ｖcb＝Ｖcbmaxで一定である。このようにしているのは、補正電圧Ｖcbがある一定値以上とならないように制限することで、暗画素の補正に起因する表示背反の発生を抑えるためである。一方、判定電圧Ｖjbについては明画素の印加電圧がＶlim1を超えても、電圧増加に対して線形増加している。図６（ｃ）のグラフでは、判定電圧Ｖjb及び補正電圧Ｖcbがともに、明画素の電圧増加に対して曲線的に増加している（つまり、接線の傾きが一定ではない）。この例でも、明画素が最小電圧Ｖth2のとき、判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最小電圧となり、Ｖjb＝Ｖjbmin、Ｖcb＝Ｖcbminである。一方、明画素が最大電圧Ｖwtとき、判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最大電圧となり、Ｖjb＝Ｖjbmax、Ｖcb＝Ｖcbmaxである。
以上のように、本実施形態では、明画素に対応する液晶素子１２０の印加電圧が高いほど、液晶素子１２０の暗画素に対応する補正電圧が高くなる。この条件を満たすのであれば、明画素の印加電圧と暗画素の補正電圧との関係は、図６（ａ）〜（ｃ）に示す関係以外の関係であってもよい。
なお、電圧Ｖcbminで規定される画素の映像信号の階調レベルを「ｃbmin」とする。また、電圧Ｖcbmaxで規定される画素の映像信号の階調レベルを「ｃbmax」とする。
【００３２】
次に、映像処理回路３０の詳細について、図３を参照して説明する。図３に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４、補正部３０６及びＤ／Ａ変換器３０８を備える。
遅延回路３０２は、ＦＩＦＯ（First In First Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３０２における蓄積及び読出は、走査制御回路２０によって制御される。
【００３３】
境界検出部３０４は、現フレーム境界検出部３０４１と、前フレーム境界検出部３０４２と、保存部３０４３と、適用境界決定部３０４４と、判別部３０４５とを備える。
現フレーム境界検出部３０４１は、現フレームの映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分があるか否かを判別する。そして、現フレーム境界検出部３０４１は、隣接する部分があると判別したとき、その隣接部分である境界を検出して、境界の位置情報を出力する（第１境界検出部）。
前フレーム境界検出部３０４２は、前フレームの映像信号Ｖid-inで示される画像を解析して、暗画素と明画素とが隣接する部分を境界として検出する。前フレーム境界検出部３０４２は、映像信号Ｖid-inに基づいて現フレーム境界検出部３０４１と同じ手順の処理を実行して境界を検出し、検出した境界の位置情報を出力する。
保存部３０４３は、前フレーム境界検出部３０４２によって検出された境界の位置情報を保存して、１フレーム期間だけ遅延させて出力するものである。
したがって、現フレーム境界検出部３０４１で検出される境界は現フレームに係るものであるのに対し、前フレーム境界検出部３０４２で検出されて保存部３０４３に保存される境界は、前フレームに係るものとなる。すなわち、前フレーム境界検出部３０４２は、前フレームの入力映像信号における暗画素と明画素との境界を検出する（第２境界検出部）。
【００３４】
適用境界決定部３０４４は、現フレーム境界検出部３０４１によって検出された現フレーム画像の境界のうち、保存部３０４３に保存された前フレーム画像の境界と同じ部分を除外したものを、適用境界として決定する。すなわち、適用境界は、前フレームから現フレームにかけて変化した境界であり、換言すれば、前フレームでは存在せず、かつ、現フレームでは存在する境界と換言される。
【００３５】
判別部３０４５は、遅延して出力された映像信号Ｖid-dで示す画素が、適用境界決定部３０４４で決定された適用境界に接している暗画素であって、隣接する明画素に応じた判定レベルｊｂを下回る暗画素であるか否かを判別し、判別結果が「ＹＥＳ」である場合には、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４５は、適用境界に接する暗画素以外でないと判別した場合、および、適用境界に接している暗画素について、隣接する明画素に応じた判定レベルｊｂ以上であると判別した場合には、出力信号のフラグＱを「０」として出力する。
なお、現フレーム境界検出部３０４１は、ある程度（少なくとも３行以上）の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。前フレーム境界検出部３０４２についても同様である。このため、上位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３０２が設けられている。
以上が、境界検出部３０４の構成の説明である。
【００３６】
補正部３０６は、判別部３０４５から供給されるフラグＱが「１」であるときの暗画素の映像信号Ｖid-dを、隣接する明画素に応じた補正レベルｃｂの映像信号に補正し、補正した映像信号Ｖid-outを出力する。その際、補正部３０６は、図６に示すような明画素の印加電圧と暗画素の補正電圧との関係になるように補正レベルｃｂを規定する。一方、補正部３０６は、判別部３０４５から供給されるフラグＱが「０」であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００３７】
Ｄ／Ａ変換器３０８は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、ビデオ振幅中心である電圧Ｖcntに対して高位側の正極性電圧と低位側の負極性電圧とに例えばフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣcomは、電圧Ｖcntとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖcntよりも低位となるように調整されることがある。
【００３８】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３０８によって、図５（ｂ）で示すように正極性又は負極性のデータ信号Ｖxに変換される。ここでは例えば正極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
【００３９】
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３０８によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
【００４０】
図５（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図５（ｂ）において上矢印（↑）で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図５（ｂ）において下矢印（↓）で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)及び電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)及びＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５（ｂ）におけるデータ信号の電圧の縦スケールは、図５（ａ）における走査信号等の電圧波形と比較して拡大してある。
【００４１】
映像処理回路３０による補正処理の具体例について説明する。
前フレームの映像信号Ｖid-inで示される画像が例えば図７（ａ）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図７（ｂ）に示されるとおりである場合、各映像信号Ｖid-inで示される画像における境界は、それぞれ図７（ｃ）に示すとおりである。そして、現フレーム境界検出部３０４１により検出される境界のうち、前フレーム境界検出部３０４２により検出される境界と重複しないものが適用境界として、適用境界決定部３０４４で決定される。よって、この場合の適用境界は、図８（ａ）に示されるとおりである。
【００４２】
図８（ｂ）は、映像信号Ｖid-inで示す画像が図７（ａ）から（ｂ）のように変化した場合の映像信号Ｖid-outを例示した図である。
補正部３０６は、図８（ｂ）に示すように、前フレームから現フレームにかけて変化した境界に接する暗画素の階調レベルが判定レベルｊｂを下回る場合に、この適用境界に接する暗画素の映像信号を、補正レベルｃｂの映像信号に補正する。ここで、図７（ｂ）に示す明画素（白色で図示）を背景とした暗画素（黒色で図示）のパターンにおいて、全明画素のうち、左半分の明画素の階調レベルが「ｔｈ２」であり、右半分の明画素の階調レベルが「ｗｔ」であったとする。この場合、階調レベル「ｔｈ２」の明画素に隣接する暗画素は「ｃbmin」に補正され、階調レベル「ｗｔ」の明画素に隣接する暗画素は「ｃbmax」に補正される。図８（ｂ）に「※１」と示した暗画素は、左上又は左下の一角において縦横に連続する境界が位置しているので、当該境界に接しているということになり、明画素に隣接していなくとも補正対象画素となる。このように補正対象画素を定めているのは、斜め方向に１pixel/frameで画像が動いた場合を考慮してのものである。一方、暗画素のある一角において縦又は横のみに断裂した境界が位置する暗画素については、縦横で連続した境界が位置していないので、境界に接していると扱われず、補正対象画素とならない。このような考え方は以下の説明でも共通する内容である。
【００４３】
以上説明した第１実施形態では、映像処理回路３０は、補正対象の暗画素に隣接する明画素の印加電圧に応じて判定電圧及び補正電圧を異ならせている。その際、映像処理回路３０は、明画素に対応する液晶素子１２０の印加電圧が高いほど、液晶素子１２０の暗画素に対応する補正電圧が高くなるとともに、明画素の印加電圧がＶth2のときに判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最小電圧となり、明画素の印加電圧がＶwtのときに判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最大電圧となるようにしている。これにより、暗画素に生じる横電界が相対的に弱い暗画素については、補正量を少なくして、映像信号の過剰な補正による表示背反の発生を抑制することができるし、横電界が相対的に強い明画素については、補正量を大きくして、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。これにより、表示面１０１の全体として、横電界の強さに応じて必要な補正量で各画素の映像信号を補正することができる。
【００４４】
＜第１実施形態の変形例＞
（第１実施形態の変形例１）
上述した第１実施形態において、補正部３０６は、補正対象の暗画素を適用境界に接する画素のみとしていた。これに代えて、補正部３０６は、図９に示すように、適用境界に接する暗画素から、その適用境界の反対方向へ連続する２以上の暗画素（ここでは、３個）を補正対象としてもよい。この場合において、液晶パネル１００の表示画面が更新される時間間隔をＳ（ミリ秒）とし、判定電圧Ｖjbを下回る印加電圧から電圧Ｖcbに切り替わったときの液晶素子１２０の配向状態になるまでの応答時間をＵ１（ミリ秒）とした場合に、応答時間Ｕ１を時間間隔Ｓで割った値の整数部の値に１を加えた値以上の画素数とすることが好ましい。
なお、応答時間Ｕ１は、例えば暗画素の最小階調を示すＶbkが印加されたときの液晶素子が、最大電圧Ｖcbmaxが印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
【００４５】
液晶パネル１００が等倍速で駆動される場合、時間間隔Ｓは、フレームに等しい１６．７ミリ秒である。このため、Ｓ（＝１６．７）≧Ｕ１であれば、補正対象画素は適用境界に隣接する１画素のみで足りる。一方、近年では、２倍速、４倍速、…というように、液晶パネル１００の駆動がより高速化する傾向がある。このような高速駆動であっても、上位装置からは供給される映像信号Ｖid-inは、等速駆動と同様にフレーム毎に１コマ分である。このため、ｎフレームと（ｎ＋１）フレームとの間では、動画表示視認特性を向上させる等のために、補間技術等によって両フレームの中間的な画像が生成されて、液晶パネル１００に表示させる場合がある。例えば２倍速駆動の場合、表示画面が更新される時間間隔は、半分の８．３５（ミリ秒）となる。このため、各フレームは第１フィールドと第２フィールドとの２つに分割されるとともに、第１フィールドでは、例えば自フレームの画像を表示させる更新がなされ、第２フィールドでは、当該自フレームの画像と後のフレームの画像とに相当する補間画像を表示させる更新がなされる。したがって、高速駆動であっても、フレームを分割したフィールドにおいて、画像パターンが１画素ずつ移動する場合があり得る。
【００４６】
映像信号Ｖid-inが１コマ分供給されるフレームの時間をＶ（ミリ秒）としたとき、これのＦ倍速（Ｆは整数）で液晶パネルを駆動するとき、１フィールドの時間は、ＶをＦで割った値となり、これが表示画面の更新される時間間隔Ｓとなる。
このため、例えば１フレームが１６．７ミリ秒で供給される映像信号Ｖid-inに対して液晶パネル１００を２倍速で駆動するとき、表示画面が更新される時間間隔Ｓは、半分の８．３５ミリ秒となる。ここで、上記応答時間Ｔが仮に２４ミリ秒であったとすると、補正対象として好ましい画素数は、「２４」を「８．３５」で割った値が「２．８７４…」であるから、この値のうちの整数部「２」に「１」を加えた「３」ということになる。
このように、液晶パネル１００が２倍速以上される場合等、液晶素子の応答時間Ｕ１が表示画面が更新される時間間隔Ｓより長くなる場合でも、補正対象とする暗画素の数を適切に設定して、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、ノーマリーブラックモードでは、補正の対象となる暗画素を３つの連続する暗画素としていたが、この数は「３」に限らず、液晶素子１２０の応答時間と液晶パネル１００の駆動速度を考慮してその数をさらに多くてしてもよい。
また、この場合において、１つの暗画素に対して２種類以上の補正電圧Ｖcbが規定される場合があるが、例えば、リバースチルトドメインの低減を優先させるために、最大の補正電圧を採用するとよい。ただし、補正部３０６は、これら２種類以上の補正電圧Ｖcbの平均値や中間値等の統計値により補正電圧を規定してもよい。
【００４７】
（第１実施形態の変形例２）
上述した第１実施形態において、隣接する暗画素及び明画素間の電位差が比較的小さく、暗画素に対応する補正電圧を低くした場合に、次フレーム以降に、この暗画素及び明画素間の横電界が弱くても、リバースチルトドメインが発生する場合がある。例えば、図１０（ａ）のＮフレームに示すような、連続した複数の暗画素と連続した複数の明画素とが一列に並んだ画像ラインを考える。ここで、階調レベル「ｂｋ」の暗画素ｐ1と階調レベル「ｔｈ２」の明画素ｐ2とが隣接した場合、本来は、暗画素ｐ1は階調レベルｃbminの映像信号に補正される。しかしながら、図１０（ａ）に示すように、明画素ｐ2の暗画素ｐ1とは反対側には、階調レベル「ｗｔ」の明画素ｐ3が隣接していて、更に、画像ラインが図中右方向（ｐ2→ｐ1の方向）にＮフレームからＮ＋１フレームにかけて１画素移動したとする。このときの液晶１０５の配向状態を図１０（ｂ）に示す。
【００４８】
Ｎフレームでは、暗画素及び明画素間の階調差が比較的小さいため、図１０（ｂ）に示すように弱い横電界が生じて、明画素ｐ2において僅かなリバースチルトが発生する。次に、Ｎ＋１フレームにおいては、明画素ｐ2は階調レベル「ｔｈ２」から階調レベル「ｗｔ」に遷移するので、縦電界が強くなる。そうすると、図１０（ｂ）に示すように、リバースチルト状態が緩和してプレチルト角に戻る前に、画素ｐ2には強い縦電界が印加されて、リバースチルト状態が更に悪化する。このように、弱い横電界が生じた明画素に強い縦電界が印加されると、弱い横電界にもかかわらず、この明画素においてリバースチルトドメインが発生することがある。そこで、本変形例の映像処理回路３０は、適用境界に接する明画素からその適用境界の反対方向に連続する複数の明画素（ここでは、４つの明画素）の階調レベルに基づいて、暗画素の補正レベルを設定する。ここでは、映像処理回路３０は、複数の明画素のうち最大階調の明画素に基づいて、上述した実施形態の方法で暗画素の補正レベルを決定する。
【００４９】
このようにすれば、図１１（ａ）に示すように、Ｎフレームにおいて暗画素の階調レベルはｃbmaxとなるので、図１１（ｂ）に示すように、Ｎフレームにおいて明画素ｐ2にリバースチルトが発生しにくくなる。これにより、図１１（ａ）に示すように、Ｎ＋１フレームにおいて画素ｐ2が階調レベルｗｔとなって強い縦電界が印加されたとしても、図１１（ｂ）に示すように、Ｎ＋１フレームにおいて明画素ｐ2にリバースチルトドメインが発生しないこととなる。
【００５０】
この変形例では、映像処理回路３０にあっては、判別部３０４５は、Ｖid-dで示す画素が、適用境界決定部３０４４で決定された適用境界に接している暗画素から、この適用境界の反対方向に連続するｍ個（ここでは、ｍ＝４）の明画素に応じた判定レベルｊｂを下回る暗画素であるか否かを判別し、判別結果が「ＹＥＳ」である場合には、出力信号のフラグＱを「１」として出力する。そして、補正部３０６は、判別部３０４５から供給されるフラグＱが「１」であるときの暗画素の映像信号Ｖid-dを、適用境界に接している暗画素から、この適用境界の反対方向に連続するｍ個の明画素に応じた補正レベルｃbの映像信号に補正し、補正した映像信号Ｖid-outを出力する。ここにおいて、補正部３０６は、Ｍ個の明画素のうちの最大階調とするとよい。
映像処理回路３０の構成は上述した第１実施形態と同じである。
この変形例によれば、弱い横電界が発生した明画素に縦電界が印加させられることによりリバースチルトドメインが発生することを、未然に抑制することが可能となる。
【００５１】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
この実施形態では、映像処理回路３０は、適用境界に接する暗画素に代えて、適用境界に接する明画素の映像信号を補正する。この実施形態では、補正部３０６は、暗画素の映像信号を補正しない。この実施形態では、暗画素に隣接する明画素の印加電圧が判定電圧「Ｖjw」（第６電圧）を上回った場合に、その明画素の印加電圧を判定電圧「Ｖjw」以下の補正電圧「Ｖcw」（第５電圧）とするよう、映像信号を補正する。以下では、判定電圧「Ｖjw」を規定する映像信号の階調レベルを判定レベル「ｊｗ」とし、補正電圧「Ｖcw」を規定する映像信号の階調レベルを判定レベル「ｃｗ」とする。
【００５２】
明画素を補正することによっても、液晶パネル１００では、横電界の影響を受けやすい明画素によってリバースチルトドメインが発生しないことになる。ただし、上述したように、リバースチルトドメインの発生のしやすさは、画素に発生する横電界の強さに依存するものである。明画素と暗画素とが隣接した場合であっても、暗画素の階調レベルが高いほど、明画素及び暗画素間の電位差に起因する横電界が弱くなるから、その明画素にリバースチルトドメインは発生しにくい。
そこで、本実施形態では、以下に説明するように判定電圧Ｖjw及び補正電圧Ｖcwが決められている。
【００５３】
図１２は、明画素に隣接する暗画素に対応する液晶素子１２０の印加電圧（横軸）と、その明画素に対応する液晶素子１２０の補正電圧及び判定電圧（縦軸）との関係を示すグラフである。図１２において、実線のグラフは隣接する暗画素の印加電圧に応じた明画素の補正電圧に対応し、破線のグラフは隣接する暗画素の印加電圧に応じた明画素の判定電圧に対応している。図１２（ａ）〜（ｃ）のそれぞれで、暗画素に対応する印加電圧と明画素に対応する補正電圧との関係は異なっているが、いずれも、暗画素に対応する印加電圧が低いほど、明画素に対応する補正電圧が低くなっている。図１２（ａ）のグラフでは、判定電圧Ｖjw及び補正電圧Ｖcwがともに、暗画素の電圧減少に対して線形減少している。暗画素が最大電圧Ｖth1のとき、判定電圧Ｖjw及び補正電圧Ｖcwはそれぞれ最大電圧となり、Ｖjw＝Ｖjwmax、Ｖcw＝Ｖcwmaxである。一方、暗画素が最小電圧Ｖbkのとき、判定電圧Ｖjw及び補正電圧Ｖcwはそれぞれ最小電圧となり、Ｖjw＝Ｖjwmin、Ｖcw＝Ｖcwminである。ただし、補正電圧Ｖcw≦判定電圧Ｖjwという関係を常に満たしている。図１２（ｂ）のグラフでは、暗画素の印加電圧がＶlim2以上Ｖth1以下では、判定電圧Ｖjw及び補正電圧Ｖcwがともに暗画素の電圧減少に対して線形減少している。ただし、暗画素の印加電圧がＶlim2以上のときは、Ｖcw＝Ｖcwminで一定となる。このようにしているのは、補正電圧Ｖcwがある一定値以下とならないように制限することで、明画素の補正に起因する表示背反の発生を抑えるためである。一方、判定電圧Ｖjwについては暗画素の印加電圧がＶlim2を下回っても、電圧減少に対して線形減少している。図１２（ｃ）のグラフでは、判定電圧Ｖjw及び補正電圧Ｖcwがともに、暗画素の電圧減少に対して曲線的に減少している（つまり、接線の傾きが一定ではない）。この例でも、暗画素が最大電圧Ｖth1のとき、判定電圧Ｖjw及び補正電圧Ｖcwはそれぞれ最大電圧となり、Ｖjw＝Ｖjwmax、Ｖcw＝Ｖcwmaxである。一方、暗画素が最小電圧Ｖbkのとき、判定電圧Ｖjw及び補正電圧Ｖcwはそれぞれ最小電圧となり、Ｖjw＝Ｖjwmin、Ｖcw＝Ｖcwminである。
以上のように、本実施形態では、暗画素に対応する液晶素子１２０の印加電圧が低いほど、液晶素子１２０の明画素に対応する補正電圧が低くなる。この条件を満たすのであれば、暗画素の印加電圧と明画素の補正電圧との関係は、図１２（ａ）〜（ｃ）に示す関係以外の関係であってもよい。
なお、電圧Ｖcwminで規定される画素の映像信号の階調レベルを「ｃwmin」とする。また、電圧Ｖcwmaxで規定される画素の映像信号の階調レベルを「ｃwmax」とする。
【００５４】
本実施形態の映像処理回路３０の構成について、上述の第１実施形態と相違する内容を説明する。
判別部３０４５は、映像信号Ｖid-dで示す画素が、適用境界決定部３０４４で決定された適用境界に接している明画素であって、隣接する暗画素に応じた判定レベルｊｗを上回る暗画素であるか否かを判別し、判別結果が「ＹＥＳ」である場合には、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４５は、適用境界に接する明画素でないと判別した場合、および、適用境界に接している明画素について隣接する暗画素に応じた判定レベルｊｂ以下であると判別した場合には、出力信号のフラグＱを「０」として出力する。
【００５５】
補正部３０６は、判別部３０４５から供給されるフラグＱが「１」あるときの明画素の映像信号Ｖid-dを、隣接する暗画素に応じた補正レベルｃｗの映像信号に補正し、補正した映像信号Ｖid-outを出力する。その際、補正部３０６は、図１２に示すような暗画素の印加電圧と明画素の補正電圧との関係になるように補正レベルｃｗを規定する。一方、補正部３０６は、判別部３０４５から供給されるフラグＱが「０」であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００５６】
映像処理回路３０による補正処理の具体例について説明する。
前フレームの映像信号Ｖid-inで示される画像が例えば図７（ａ）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図７（ｂ）に示されるとおりである場合の適用境界は、図８（ａ）に示されるとおりである。
【００５７】
図１３（ａ）は、映像信号Ｖid-inで示す画像が図７（ａ）から（ｂ）のように変化した場合の映像信号Ｖid-outを例示した図である。
補正部３０６は、図１３（ａ）に示すように、前フレームから現フレームにかけて変化した境界に接する明画素が判定レベルｊｗを上回る場合に、この適用境界に接する明画素の映像信号を補正レベルｃｗの映像信号に補正する。ここで、図７（ｂ）に示すパターンにおいて、左半分の暗画素が階調レベル「ｂｋ」であり、右半分の暗画素が階調レベル「ｔｈ１」であったとする。この場合、階調レベル「ｂｋ」の暗画素に隣接する明画素は「ｃwmin」に補正され、階調レベル「ｔｈ１」の暗画素に隣接する明画素は「ｃwmax」に補正される。
【００５８】
＜第２実施形態の変形例＞
（第２実施形態の変形例１）
また、上述した第１実施形態の変形例１のように、補正部３０６は、適用境界に接する明画素から、その適用境界の反対方向へ連続する２以上の明画素（ここでは、３個）を補正対象としてもよい（図１３（ｂ）参照）。この場合においても、上述した第１実施形態と同様、液晶パネル１００の表示画面が更新される時間間隔をＳ（ミリ秒）とし、電圧Ｖjwを上回る印加電圧（例えば、最大階調に対応する電圧Ｖwt）から電圧Ｖcw（例えば、Ｖcwmin）に切り替わったときの液晶素子１２０の配向状態になるまでの応答時間をＵ２（ミリ秒）とした場合に、応答時間Ｕ２を時間間隔Ｓで割った値の整数部の値に１を加えた値以上の画素数とすることが好ましい。
【００５９】
以上説明した第２実施形態では、映像処理回路３０は、補正対象の明画素に隣接する暗画素の印加電圧に応じて、明画素に対応する判定電圧及び補正電圧を異ならせている。その際、映像処理回路３０は、暗画素に対応する液晶素子１２０の印加電圧が低いほど、液晶素子１２０の明画素に対応する補正電圧を低くし、暗画素の印加電圧がＶth1のときに判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最大電圧となり、暗画素の印加電圧がＶbkのときに判定電圧Ｖjb及び補正電圧Ｖcbはそれぞれ最小電圧となるようにしている。これにより、横電界が相対的に弱い明画素については、補正量を少なくして、過剰な補正による表示背反の発生を抑制することができるし、横電界が相対的に強い明画素については、補正量を大きくして、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。これにより、表示面１０１の全体として、横電界の強さに応じて必要な補正量で各画素の映像信号を補正することができる。
【００６０】
（第２実施形態の変形例２）
上述した実施形態において、隣接する暗画素及び明画素間の電位差が比較的小さく、明画素に補正電圧を高くした場合に、次フレーム以降において、これら暗画素及び明画素間の横電界が弱くても、リバースチルトドメインが発生する場合がある。例えば、図１４（ａ）のＮフレームに示すような、複数の暗画素と複数の明画素とが並んだ画像ラインが、ＮフレームからＮ＋１フレームにかけて図中右方向の１画素ずつ移動した場合、図１４（ａ）に示すように画像ラインが遷移する。このときの、液晶１０５の配向状態を図１４（ｂ）に示す。ここで、階調レベル「ｂｋ」の暗画素ｐ1と階調レベル「ｔｈ１」の暗画素ｐ2とが隣接し、更に暗画素ｐ2に階調レベル「ｗｔ」の明画素ｐ3が隣接した場合、暗画素ｐ1と暗画素ｐ2との電位差は小さく、横電界は弱い。しかしながら、図１４（ｂ）に示すように、Ｎフレームにおいて、暗画素ｐ2は階調レベル「ｔｈ１」に応じた配向状態にならないまま、Ｎ＋１フレームにおいて、階調レベルが「ｗｔ」となる。この場合、画素ｐ1の印加電圧はＶth1となり、画素ｐ2の印加電圧はＶwtとなり弱い横電界しか生じないが、画素ｐ2は未だ階調レベル「ｂｋ」のプレチルト角に近い状態であるので、弱い横電界であっても、図１４（ｂ）のＮ＋１フレームのようにリバースチルトドメインが発生することがある。そこで、本変形例の映像処理回路３０は、適用境界に接する暗画素からその適用境界の反対方向に連続する複数の暗画素（ここでは、４つの明画素）の階調レベルに基づいて、補正レベルｃｗを設定する。ここでは、映像処理回路３０は、複数の暗画素のうち最小階調の暗画素に基づいて、上述した実施形態の方法で明画素の補正レベルを決定する。
【００６１】
このようにすれば、図１５（ａ）に示すように、Ｎフレームにおいて明画素の階調レベルはｃwminとなる。これにより、図１５（ａ）に示すように、Ｎ＋１フレームにおいて画素ｐ2が階調レベルｗｔとなっても、図１５（ｂ）に示すように、横電界が弱められる方向に明画素の映像信号が補正されるので、縦電界が弱くなり、リバースチルト状態が発生しにくくなる。
【００６２】
この変形例では、映像処理回路３０にあっては、判別部３０４５は、Ｖid-dで示す画素が、適用境界決定部３０４４で決定された適用境界に接している暗画素から、この適用境界の反対方向に連続するｎ個（ここでは、ｎ＝４）の暗画素に応じた判定レベルjwを上回る明画素であるか否かを判別し、判別結果が「ＹＥＳ」である場合には、出力信号のフラグＱを「１」として出力する。
そして、補正部３０６は、判別部３０４５から供給されるフラグＱが「１」であるときの明画素の映像信号Ｖid-dを、適用境界に接している暗画素から、この適用境界の反対方向に連続するｎ個の暗画素に応じた補正レベルｃｗの映像信号に補正し、補正した映像信号Ｖid-outを出力する。ここにおいて、補正部３０６は、ｎ個の暗画素のうちの最小階調とするとよい。
ここで説明しなかった映像処理回路３０の構成は上述した第２実施形態と同じである。
この変形例によれば、弱い横電界が発生した明画素に縦電界が印加させられることにより、リバースチルトドメインが発生することを未然に抑制することが可能となる。
【００６３】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
この実施形態では、映像処理回路３０は、第１実施形態で説明した暗画素の補正と、第２実施形態で説明した明画素の補正との両方を行う。以下の説明において、第１及び第２実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路３０の構成について、上述の第１又は第２実施形態と相違する内容を説明する。
判別部３０４５は、映像信号Ｖid-dで示す画素が、適用境界決定部３０４４で決定された適用境界に接している暗画素であって、隣接する明画素に応じた判定レベルｊｂを下回る暗画素であるか、又は適用境界に接している明画素であって、隣接する暗画素に応じた判定レベルｊｗを上回る明画素であると判別した場合、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４５は、適用境界に接する暗画素及び明画素のいずれでもないと判別した場合、適用境界に接している暗画素について隣接する明画素に応じた判定レベルｊｂ以下であると判別した場合、又は適用境界に接している明画素について隣接する暗画素に応じた判定レベルｊｗ以下であると判別した場合には、出力信号のフラグＱを「０」として出力する。
【００６４】
補正部３０６は、判別部３０４５から供給されるフラグＱが「１」であるとき、暗画素の映像信号Ｖid-dを、隣接する明画素に対応した補正レベルｃｗの映像信号に補正し、補正した映像信号Ｖid-outを出力する一方、明画素の映像信号Ｖid-dを、隣接する暗画素に対応した補正レベルｃｂの映像信号に補正し、補正した映像信号Ｖid-outを出力する。一方、補正部３０６は、判別部３０４５から供給されるフラグＱが「０」であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００６５】
映像処理回路３０による補正処理の具体例について説明する。
前フレームの映像信号Ｖid-inで示される画像が例えば図７（ａ）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図７（ｂ）に示されるとおりである場合の適用境界は、図８（ａ）に示されるとおりである。
【００６６】
図１６（ａ）は、映像信号Ｖid-inで示す画像が図７（ａ）から（ｂ）のように変化した場合の映像信号Ｖid-outを例示した図である。
補正部３０６は、図１６（ａ）に示すように、前フレームから現フレームにかけて変化した境界に接する明画素が判定レベルｊｗを上回る場合に、この適用境界に接する明画素の映像信号を補正レベルｃｗの映像信号に補正するとともに、この境界に接する暗画素が判定レベルｊｂを下回る場合に、この適用境界に接する暗画素の映像信号を補正レベルｃｂの映像信号に補正する。ここで、図７（ｂ）に示すパターンにおいて、左半分の暗画素が階調レベル「ｂｋ」であり、右半分の暗画素が階調レベル「ｔｈ１」であり、且つ、左半分の明画素が階調レベル「ｔｈ２」であり、右半分の明画素が階調レベル「ｗｔ」であったとする。この場合、階調レベル「ｔｈ２」の明画素に隣接する暗画素は「ｃbmin」に補正され、階調レベル「ｗｔ」の明画素に隣接する暗画素は「ｃbmax」に補正される。この場合、階調レベル「ｂｋ」の暗画素に隣接する明画素は「ｃwmin」に補正され、階調レベル「th1」の暗画素に隣接する明画素は「ｃwmax」に補正される。
【００６７】
以上説明した第３実施形態では、映像処理回路３０は、暗画素及び明画素の双方を補正対象とするので、上述した第１及び第２実施形態に比べて、１画素当たりの映像信号の変化を抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。これ以外にも、上述した第３実施形態によれば、上述した第１及び第２実施形態と同等の効果を奏する。
また、この第３実施形態においても、映像処理回路３０は、適用境界に接する明画素からその適用境界の反対方向に連続する複数の明画素（ここでは、４つの明画素）の階調レベルに基づいて、暗画素の補正レベルを設定し、適用境界に接する明画素からその適用境界の反対方向に連続する複数の明画素（ここでは、４つの明画素）の階調レベルに基づいて、補正レベルを設定してもよい。この場合の映像処理回路３０の動作は、上述した第１実施形態の変形例２及び第２実施形態の変形例２で説明したとおりである。また、映像処理回路３０は、適用境界に接する明画素から、その適用境界の反対方向へ連続する２以上の明画素（ここでは、３個）を補正対象とし、適用境界に接する暗画素から、その適用境界の反対方向へ連続する２以上の暗画素（ここでは、３個）を補正対象としてもよい（図１６（ｂ）参照）。
【００６８】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。以下の実施形態では、上述第３実施形態のように、明画素及び暗画素の双方を補正対象とするが、明画素のみを補正対象としてもよいし、暗画素のみを補正対象としてもよい。
この実施形態では、映像処理回路３０は、液晶分子のチルト方位角及びチルト角を考慮して補正対象画素をさらに絞り込む点で、上述した第１実施形態と相違する。液晶分子のチルト方位角及びチルト角を考慮する根拠についてまず説明する。
上述したように、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
【００６９】
図１７（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２の画素を示す図であり、図１７（ｂ）は、液晶パネル１００を、図１７（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
図１７に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基板１００ａ）の側を基準にして規定する。
【００７０】
詳細には、チルト角θaとは、図１７（ｂ）に示すように、基板法線Ｓvを基準にして、液晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図１７（ａ）では右上方向）までを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向（図１７（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにする。
【００７１】
特開２０１１−１０７１７４号公報にも開示されているように、ＶＡ方式（ノーマリーブラックモード）の液晶において、図１７（ａ）に示すようにチルト方位角θbが４５度である場合、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図１７（ｃ）に示すように、左辺および下辺に沿った内周領域で発生する。よって、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフレームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる。
すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側又は下側に位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから１画素だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
このような考えに基づいて、現フレームの映像信号Ｖid-inを処理して、液晶パネル１００でリバースチルトドメインの発生を未然に防ぐための回路が、図１８における映像処理回路３０である。
【００７２】
次に、映像処理回路３０の詳細について図１８を参照して説明する。図１８に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４ａ、補正部３０６及びＤ／Ａ変換器３０８を備える。このうち、遅延回路３０２及びＤ／Ａ変換器３０８は、上述した第１実施形態の構成と同等の機能を実現するものである。
境界検出部３０４ａは、第１実施形態の境界検出部３０４の構成に加えて、リスク境界検出部３０４６を有するとともに、判別部３０４５に代えて判別部３０４５ａを有している。リスク境界検出部３０４６は、現フレームの映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが垂直又は水平方向で隣接する部分があるか否かを判別する。そして、リスク境界検出部３０４６は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。このようにして、リスク境界検出部３０４６は、暗画素と明画素との境界の一部の境界であって、液晶１０５のチルト方位で定まるリスク境界を検出する（第１境界検出部）。
【００７３】
判別部３０４５ａは、遅延して出力された映像信号Ｖid-dで示す画素が、リスク境界検出部３０４６で検出されたリスク境界であり、かつ、適用境界決定部３０４４で決定された適用境界である境界に接する画素から、補正対象の画素を特定する。すなわち、判別部３０４５ａが適用境界に代えて、リスク境界であるとともに適用境界である境界に基づいて補正対象画素を特定する以外は、上述した第３実施形態と同様に判別部３０４５ａは動作する。
補正部３０６は、上述した第３実施形態と同様、判別部３０４５ａから供給されるフラグＱに従って動作する。
【００７４】
映像処理回路３０による補正処理の具体例について説明する。
ここで、前フレームの映像信号Ｖid-inで示される画像が例えば図７（ａ）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図７（ｂ）に示されるとおりである場合、前述のように、適用境界決定部３０４４が決定する適用境界は、図８（ａ）に示すとおりとなる。一方、リスク境界検出部３０４６が現フレームの映像信号Ｖid-inから検出するリスク境界は、チルト方位角がθb＝４５度の場合、図１９（ａ）に示すとおりとなる。よって、チルト方位角がθb＝４５度の場合、現フレームの映像信号Ｖid-inにおいて、リスク境界であり、かつ、適用境界である境界は、図１９（ｂ）に示すとおりになる。
【００７５】
補正部３０６は、リスク境界であり、かつ、適用境界である境界に接する暗画素及び明画素を補正対象画素として、図２０に示すように、補正対象の画素の映像信号を補正する。図２０から分かるように、映像処理回路３０は、リスク境界かつ適用境界である境界に接する暗画素及び明画素により補正対象画素を定めるので、上述した第３実施形態のようにリスク境界を考慮せず補正対象画素を定める場合に比べて、補正対象画素が少なくなる。
【００７６】
また、上述した第１実施形態の変形例１や第２実施形態の変形例１のように、補正部３０６は、適用境界に接する暗画素から、その適用境界の反対方向へ連続する２以上の暗画素（ここでは、３個）を補正対象としてもよいし、適用境界に接する明画素から、その適用境界の反対方向へ連続する２以上の明画素（ここでは、３個）を補正対象としてもよい（図２５（ａ）参照）。
【００７７】
以上説明した第４実施形態では、映像処理回路３０は、リスク境界であり、且つ、適用境界である境界に接する画素を補正対象とするので、上述した第３実施形態に比べて、リバースチルトドメインが発生しやすい画素を絞って、補正画素数を減らしつつ、リバースチルトドメインに起因する表示上の不具合の発生を抑えることができる。これ以外にも、上述した第４実施形態によれば、上述した第３実施形態と同等の効果を奏する。
【００７８】
＜第４実施形態の変形例＞
（第４実施形態の変形例１）
上述した第４実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例にとって説明したが、特開２０１１−１０７１７４号公報にも開示されているように、チルト方位角θｂが別の角度であっても、第１実施形態よりも補正画素を減らすことが可能である。チルト方位角θbが２２５度である例について説明する。
まず、図２１（ａ）に示すように、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図２１（ｂ）に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図１７に示したチルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側又は上側に位置する場合に、
と修正する。なお、要件（１）及び要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側又は下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、前フレームから現フレームにかけて変化した境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが２２５度である場合、図７（ａ）から図７（ｂ）のように変化する画像は、図２３（ａ）に示すようにリスク境界が検出される。そして、リスク境界であり、かつ、適用境界である境界に接する暗画素により補正対象画素が定められて、図２４（ａ）に示す画像に補正される。
【００７９】
（第４実施形態の変形例２）
次に、図２２（ａ）に示すようにチルト方位角θbが９０度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図２２（ｂ）に示すように、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、として、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側又は下側に位置する場合に、
と修正する。なお、要件（１）及び要件（３）についての変更はない。
【００８０】
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側又は上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、前フレームから現フレームにかけて変化した境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
よって、チルト方位角θbが９０度である場合、図７（ａ）から図７（ｂ）のように変化する画像は、図２３（ｂ）に示すようにリスク境界が検出される。そして、リスク境界であり、かつ、適用境界である境界に接する暗画素により補正対象画素が定められて、図２４（ｂ）に示す画像に補正される。
【００８１】
また、補正部３０６は、適用境界に接する暗画素から、その適用境界の反対方向へ連続する２以上の暗画素（ここでは、３個）を補正対象としてもよいし、適用境界に接する明画素から、その適用境界の反対方向へ連続する２以上の明画素（ここでは、３個）を補正対象としてもよい。図２５（ｂ）は、チルト方位角θbが２２５度である場合を例示した図であり、図２５（ｃ）は、チルト方位角θbが９０度である場合を例示した図である。
【００８２】
＜第５実施形態＞
次に、本発明の第５実施形態について説明する。
以下の説明において、第３実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
本実施形態の映像処理回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて１画素だけ移動した境界に接する暗画素を補正対象画素とし、それ以外の画素を補正対象画素としない。上述した第１実施形態で図３５を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動するときに、このような尾引き現象は顕在化しない（又は、視認されにくい）。そこで、映像処理回路３０がこのような１画素だけ移動した境界の隣接画素を補正対象画素の要件とすれば、補正対象画素数を更に減らせる。
【００８３】
よって、この実施形態では、適用境界決定部３０４４が、現フレーム境界検出部３０４１及び前フレーム境界検出部３０４２による境界の検出結果から、１画素だけ移動した境界のみを適用境界として決定し、前フレームから移動していない境界、及び、２画素以上移動したリスク境界を適用境界として決定しない。映像処理回路３０のその他の各部が実現する機能は、上述した第３実施形態と同じである。
【００８４】
図２６は、本実施形態の補正処理を説明する図である。
図２６に示すように、図２６（ａ）に示す画像から図２６（ｂ）に示す画像に変化して、前フレームから現フレームにかけて図示のように変化した境界であっても、図２６（ｃ）に示すように、１pixel/1flameの移動の条件を満たす境界に接する暗画素のみが補正対象になり、例えば２画素分境界が移動したような場合には、境界に接する暗画素であっても補正対象にはならない。
これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。
【００８５】
＜第５実施形態の変形例＞
上述した第５実施形態において、補正部３０６は、前フレームから現フレームにかけて１画素だけ移動した境界に接する暗画素および明画素が、前フレームにおいてともに明画素であった場合、この暗画素に対応する映像信号を補正しないようにしてもよい。前フレームにおいて明画素であったということは、現フレームにおいて暗画素であっても、現フレームにおいて静的透過率には達しないといえる。このような暗画素は、現フレームにおいてリバースチルト状態にならないと考えられるから、映像処理回路３０は、これを補正対象画素から除外することで、表示背反の発生を更に抑制できる。
【００８６】
＜第６実施形態＞
次に、本発明の第６実施形態を説明する。
補正対象画素が多くなった場合、補正対象画素に起因する表示背反が目立つおそれがある。そこで、本実施形態では、画像の動きを考慮して以下のように補正対象の画素を定める。
図２７から図２９において、（ａ）は、１ラインの画像の画素におけるＮフレームからＮ＋５フレームまでの画像の動きの様子を説明する図であり、（ｂ）は、（ａ）において右から２番目に位置する画素Ｐの透過率の時系列変化を説明するグラフである。
図２７（ａ）に示すような、画像の移動方向（図中右方向）における暗画素の連続数が少ない表示パターン（ここでは、白画素を背景とした連続２画素の暗画素のパターン）が、１pixel/frame（１フレームあたり１画素移動）で動いた場合を考える。この場合、画素Ｐに注目すると、Ｎ＋２及びＮ＋３フレーム目において階調範囲ａに属する電圧Ｖaが印加され、その前後のフレームでは階調範囲ｂに属する電圧Ｖbが印加される。仮に液晶の応答速度を無視すれば、Ｎ＋２及びＮ＋３フレーム目において、画素Ｐは、図２７（ｂ）に「Ｖaの静的透過率」と示した透過率に達するはずである。しかし、実際には、図２７（ｂ）に示すように、Ｎ＋３フレーム目終了時点における透過率は、電圧Ｖaを印加したときの静的透過率よりも高い。これは、液晶素子の応答速度に対して電圧Ｖaの印加期間が短いことによるものである。このとき、液晶のチルト角はプレチルト角よりも大きい状態となっているから、仮にこの暗画素に強い横電界が掛かったとしても、リバースチルトドメインは発生しにくい。このような考えから、このような暗画素については、本実施形態ではリバースチルトドメインを低減させるための補正対象画素から除外する。
【００８７】
また、図２８（ａ）に示すように、このような暗画素の印加電圧を、補正電圧Ｖcbに補正した場合、電圧Ｖb→電圧Ｖaへの応答よりも電圧Ｖb→補正電圧Ｖcbへの応答の方が遅いことから、図２８（ｂ）に示すように、Ｎ＋２及びＮ＋３フレーム目において、補正対象画素の透過率が補正なしの場合よりも高くなる。その結果、背景の白画素と暗画素のパターンとの階調差が小さくなり、画像におけるコントラスト比（動画コントラスト）が元の画像よりも低下してしまう。
【００８８】
以上の理由により、明画素に接する暗画素であっても、電圧Ｖaを印加したときの静的透過率に達する前に、電圧Ｖaの印加期間が終了してしまう暗画素については、リバースチルトドメインを低減させるための補正をしないことが望ましい、といえる。ここで、液晶パネル１００の表示画面が更新される時間間隔をＳ（ミリ秒）とし、閾値Ｖth2を上回る印加電圧からＶth1を下回る印加電圧に切り替わったときの液晶素子１２０の応答時間をＴ（ミリ秒）とする。この場合に、応答時間Ｔが２．５×Ｓであったとすると、電圧Ｖaの印加期間が２Ｓであれば、図２７に示すように、液晶素子１２０は静的透過率に達しない。一方、電圧Ｖaの印加期間が３Ｓ以上続くと、図２９のＮ＋４フレーム目に示すように、液晶素子１２０は静的透過率に達する。よって、表示上の不具合が目立ちやすい１pixel/frameで画像が動いたときの表示上の不具合を抑えるためには、電圧Ｖaが印加される暗画素が連続３画素以上続いた場合は、リバースチルトドメインを低減させるための補正が必要である。一方、電圧Ｖaが印加される暗画素が連続２画素以下の場合は、リバースチルトドメインを低減させるための補正が必要ない。一般化すれば、補正対象とすべき暗画素の連続数をＲ（Ｒは２以上の整数）とすると、連続数Ｒが応答時間Ｔを時間間隔Ｓで割った値の整数部の値に１を加えた値以上である場合には、これらの暗画素の補正が必要となるということである。
なお、応答時間Ｔについては、例えば、明画素の最大階調を示す電圧Ｖwtが印加されたときの静的透過率の液晶素子が、閾値Ｖth1を下回る電圧（例えば、最小階調を示す電圧Ｖbk）が印加されたときの静的透過率に達するまでの時間を事前に調べておけばよい。
【００８９】
図３０は、応答時間Ｔが２．５×Ｓである場合の、映像処理回路３０による補正処理の概要を説明する図である。
図３０（ａ）に示すような１ラインの画像があった場合、図３０（ｂ）に示すように、この１ラインの画像を構成する画素が補正される。具体的には、両側から明画素に挟まれた暗画素が連続して５つ並ぶ場合、暗画素の連続数Ｒ（＝５）が応答時間Ｔを時間間隔Ｓで割った値の整数部の値に１を加えた値（つまり３）以上であるであるから、これらの暗画素のうち、明画素に隣接している２つの暗画素が補正対象となって階調レベルｃｂの映像信号に補正される。一方、両側から明画素に挟まれた暗画素が連続して２つ並ぶ場合、暗画素の連続数Ｒ（＝２）が応答時間Ｔを時間間隔Ｓで割った値の整数部の値に１を加えた値（つまり３）未満であるであるから、これらの暗画素は補正対象とならない。
【００９０】
以上説明した第６実施形態によれば、映像処理回路３０は、適用境界に接する暗画素であっても、１pixel/frameで画像が動いたときに、液晶素子の応答速度と液晶パネル１００の更新間隔との関係により静的透過率に達しない暗画素については、補正対象画素から除外する。これにより、映像処理回路３０は、動画においてリバースチルトドメインが発生しやすい暗画素に絞って補正対象画素とすることができ、リバースチルトドメインを低減させるための映像信号の補正に起因する、動画コントラストの低下といった表示背反の発生を抑えることができる。
【００９１】
＜第７実施形態＞
次に、本発明の第７実施形態を説明する。
上述した各実施形態では、補正対象画素については、１フレーム期間全体で同一階調の映像信号に補正していたが、１フレーム期間の一部期間と他の期間と補正レベルを異ならせるように映像信号を補正してもよい。以下、映像処理回路３０が４倍速駆動を実現する場合について説明する。
図３１（ａ）に示すように、階調レベルｔｈ１である複数の暗画素と階調レベルｔｈ２である複数の明画素が並んだ画像ラインを示す映像信号Ｖid-inは６０Ｈｚの供給速度で供給され、この映像信号Ｖid-inにより、第１フレーム、第２フレーム、第３フレームと進むにつれて、画像が図中左から右に向かって１画素ずつスクロール移動する画像の表示を指定したとする。この場合、映像信号Ｖid-outがそのまま出力されたときには、第１〜第４フィールドにより構成される１フレーム期間の全体で（つまり、１６．６７ミリ秒にわたって）、同一箇所にリスク境界が存在する。同一位置にリスク境界が長期間にわたって存在すると、上述したように液晶分子の配向不良状態が安定しやすくなり、その隣接画素においてはリバースチルトドメインが発生しやすい状態になる。
【００９２】
そこで、映像処理回路３０は、図３２に示すような補正レベルを用いて補正処理を行う。
補正部３０６は、判別部３０４５の出力信号のフラグＱが「１」であった場合、図３２（ａ）に示すように、１フレームのうち第１，第３フィールドにおいて、暗画素の階調レベルを高くする方向の階調レベルｃｂ１に補正し、１フレームのうち第２，第４フィールドにおいて、暗画素の階調レベルを低くする方向の階調レベルｃｂ２に補正する。また、補正部３０６は、暗画素に隣接する明画素の階調レベルが高いほど、階調レベルｃｂ１を高くし、明画素の階調レベルが低いほど、階調レベルｃｂ２を低くする。ここにおいて、補正部３０６が暗画素に隣接する明画素の階調レベルが高いほど、階調レベルｃｂ１を高くする理由は上述した各実施形態と同じである。一方、補正部３０６が、暗画素に隣接する明画素の階調レベルが高いほど、階調レベルｃｂ２を低くする理由は、１フレーム期間における透過率の積分値（積分透過率）の変化を抑えるためである。このようにすることで、映像信号の補正による透過率変化がユーザーに知覚されるのを抑制することができる。
【００９３】
また、補正部３０６は、判別部３０４５の出力信号のフラグＱが「１」であった場合、図３２（ｂ）に示すように、１フレーム期間のうち第１，第３フィールドにおいて、明画素の階調レベルを高くする方向の階調レベルｃｗ１に補正し、１フレーム期間のうち第２，第４フィールドにおいて、明画素の階調レベルを低くする方向の階調レベルｃｗ２に補正する。また、補正部３０６は、明画素に隣接する暗画素の階調レベルが高いほど、階調レベルｃｗ１を高くし、階調レベルｃｂ２を低くする。ここにおいて、補正部３０６が暗画素に隣接する明画素の階調レベルが高いほど、階調レベルｃｗ１を高くする理由は上述した各実施形態と同じである。一方、補正部３０６が、明画素に隣接する暗画素の階調レベルが高いほど、階調レベルｃｗ２を低くする理由は、１フレーム期間における透過率の積分値（積分透過率）の変化を抑えるためである。このようにすることで、映像信号の補正による透過率変化がユーザーに知覚されるのを抑制することができる。
【００９４】
なお、本実施形態では、第１，第３フィールドにおいて、暗画素は階調レベルが高くなるように補正され、第２，第４フィールドにおいて、暗画素は階調レベルが低くなる補正されていてる。第１，第３フィールドにおいて、明画素は階調レベルが高くなるように補正され、第２，第４フィールドにおいて、明画素は階調レベルが低くなる補正されていてる。これは、階調レベルの高い明画素と階調レベルの低い暗画素とが隣接して一時的に横電界が強くなることを回避するために採っている。しかしながら、１フレーム期間全体において同一箇所にリスク境界が存在しない限りは、階調レベルの高い明画素と階調レベルの低い暗画素とが隣接する場合があっても構わない。
また、本実施形態の映像処理回路３０は、４倍速駆動に限られず、例えば２倍速や８倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。また、本実施形態の映像処理回路３０は、倍速駆動を採用する液晶表示装置に適用されるものでなくてもよい。例えば、映像処理回路は、１コマ分の映像信号Ｖid-inに対応した表示期間（例えば、複数フレーム期間）の少なくとも一部を補正期間（例えば、１フレーム期間）として、上記の補正処理を行えばよい。
【００９５】
＜変形例＞
（変形例１）
上述した各実施形態では、映像処理回路３０は、補正レベル及び判別レベルの双方を可変にしていたが、判別レベルを固定させてもよい。
【００９６】
（変形例２）
上述した各実施形態において、映像処理回路３０は、図６，１２に示す関係に従って補正レベルを設定していたが、以下の方法で補正レベルを設定してもよい。例えば、補正部３０６は、暗画素を補正する場合に、補正レベルの最大値ｃbmaxと補正前の暗画素の階調レベルａとの差分に、係数ｋを乗算し、更に補正前の暗画素の階調レベルａを加算して、補正レベルｃｂとする。この場合の係数ｋは、例えば図３３に示す関係を満たす。つまり、暗画素に隣接する明画素の階調レベルが高いほど、係数ｋは初期値ｋ０から線形増加し、明画素の階調レベルが「ｗｔ」のときにｋ＝１となる。同様に、映像処理回路３０は、明画素を補正する場合に、補正レベルの最小値ｃwminと補正前の明画素の階調レベルｂとの差分に、係数ｋを乗算し、更に補正前の明画素の階調レベルｂから減算して、補正レベルｃｗとしてもよい。この場合の係数ｋも図３３に示す関係を満たしていればよい。この場合の係数ｋは、例えば図３３に示す関係を満たし、明画素に隣接する暗画素の階調レベルが低いほど、係数ｋは初期値ｋ０から線形増加し、暗画素の階調レベルが「ｂｋ」のときにｋ＝１となる。
【００９７】
（変形例３）
上述した各実施形態において、映像処理回路３０は、前フレームから現フレームにかけて変化する境界を検出し、検出した境界に接する暗画素により補正対象の画素を定めていた。映像処理回路３０が、前フレーム境界検出部３０４２、保存部３０４３及び適用境界決定部３０４４に相当する構成を有していなくても、本発明を特定可能である。このような映像処理回路３０の構成であっても、横電界の強さに応じて補正量で映像信号を補正することができる。
【００９８】
（変形例４）
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例について説明したがＴＮ方式としてもよい。その理由は特開２０１１−１０７１７４号公報にも開示されているとおりである。
【００９９】
（変形例５）
補正部３０６が暗画素の映像信号を補正する場合に、表示領域１０１の画像の明るさに応じた階調レベルの映像信号に補正してもよい。例えば、補正部３０６は、表示領域１０１の明るさの指標となる情報を取得し、取得した情報により定まる明るさのレベルが高い（つまり、明るい）ほど、補正後の映像信号の階調レベルを高くする。このようにするのは、表示領域１０１が明るいほど、補正による階調レベルの変化が目立ちにくいためであり、リバーススチルトドメインの低減を優先させるために補正後の階調レベルを高くしても表示背反がユーザーに知覚されにくい、ということである。表示領域１０１の明るさの指標となる情報としては、表示領域１０１周辺の映像表示環境の明るさ（例えば照度）がある。この場合、液晶表示装置１に設けられた光センサーの検知結果を補正部３０６が取得して、補正部３０６は補正後の階調レベルを決定すればよい。これ以外にも、補正部３０６は、入力映像信号の階調レベルを、明るさの指標となる情報（例えば、１フレームの入力映像信号の階調レベルの平均値）として取得してもよい。高階調レベルの映像信号の画像を表示する場合ほど、表示領域１０１も明るくなるからである。また、補正部３０６は、表示領域１０１に表示される画像の明るさ又はコントラスト比を規定する複数の映像表示モードのいずれかを指定するモード情報を取得してもよい。補正部３０６は、映像表示モードで定まる輝度又はコントラスト比に応じた補正量を用いる。この場合、補正部３０６は、いわゆるダイナミックモード＞通常モード＞省電力モードの順で階調レベルを高くするといった具合に、表示モードに応じた階調レベルの映像信号に補正すればよい。
【０１００】
また、補正部３０６は、液晶表示装置１の周辺温度や装置内温度を検知する温度センサーの検知結果を取得し、その検知結果が示す温度に応じて補正後の映像信号の階調レベルを決定してもよい。一般に温度が高いほど液晶素子の透過率は高くなりやすいから、透過率の温度依存性を小さくするように、補正部３０６は温度に応じた階調レベルの映像信号に補正すればよい。
また、補正後の映像信号（液晶素子１２０の印加電圧）の決定の仕方について、補正部３０６は、演算式を用いて算出する構成のほか、ルックアップテーブルを参照する構成であってもよい。
【０１０１】
（変形例６）
上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。
【０１０２】
＜電子機器＞
次に、上述した各実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図３４は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１０３】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【０１０４】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【０１０５】
電子機器としては、図３５を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。
【符号の説明】
【０１０６】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…遅延回路、３０４…境界検出部、３０４１…現フレーム境界検出部、３０４２…前フレーム境界検出部、３０４３…保存部、３０４４…適用境界決定部、３０４５…判別部、３０４６…適用境界決定部、３０６…補正部、３０８…Ｄ／Ａ変換器、２１００…プロジェクター
【図１】
0005903954.tif 000002
【図２】
0005903954.tif 000003
【図３】
0005903954.tif 000004
【図４】
0005903954.tif 000005
【図５】
0005903954.tif 000006
【図６】
0005903954.tif 000007
【図７】
0005903954.tif 000008
【図８】
0005903954.tif 000009
【図９】
0005903954.tif 000010
【図１０】
0005903954.tif 000011
【図１１】
0005903954.tif 000012
【図１２】
0005903954.tif 000013
【図１３】
0005903954.tif 000014
【図１４】
0005903954.tif 000015
【図１５】
0005903954.tif 000016
【図１６】
0005903954.tif 000017
【図１７】
0005903954.tif 000018
【図１８】
0005903954.tif 000019
【図１９】
0005903954.tif 000020
【図２０】
0005903954.tif 000021
【図２１】
0005903954.tif 000022
【図２２】
0005903954.tif 000023
【図２３】
0005903954.tif 000024
【図２４】
0005903954.tif 000025
【図２５】
0005903954.tif 000026
【図２６】
0005903954.tif 000027
【図２７】
0005903954.tif 000028
【図２８】
0005903954.tif 000029
【図２９】
0005903954.tif 000030
【図３０】
0005903954.tif 000031
【図３１】
0005903954.tif 000032
【図３２】
0005903954.tif 000033
【図３３】
0005903954.tif 000034
【図３４】
0005903954.tif 000035
【図３５】
0005903954.tif 000036