(57)【特許請求の範囲】
【請求項１】
圧電変換器層と；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層と；
を備える装置であって、前記圧電変換器層が電荷を生成するように変形されるとき、前記第１の近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御するように構成される、装置。
【請求項２】
前記圧電変換器層及び前記第１の近接ピエゾ抵抗層の近接部は、前記圧電変換器層の変形で生じる電界により、前記第１の近接ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するようにする、請求項１に記載の装置。
【請求項３】
前記第１の近接ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するために、前記圧電変換器層の変形を必要としないように構成される、請求項２に記載の装置。
【請求項４】
前記圧電変換器層及び前記第１の近接ピエゾ抵抗層の隣接部は、物理的に接触していて、前記圧電変換器層の変形が前記第１の近接ピエゾ抵抗層での変形を引き起こし、前記第１の近接ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するようにする、請求項１に記載の装置。
【請求項５】
前記圧電変換器層に加えられた圧縮に応じて、前記第１の近接ピエゾ抵抗層の抵抗が減少するように構成される、請求項１に記載の装置。
【請求項６】
前記第１の近接ピエゾ抵抗層は量子トンネル材料を含む、請求項１に記載の装置。
【請求項７】
前記第１の近接ピエゾ抵抗層は前記圧電変換器層に直接接続されるドープグラフェンを備え、前記ドープグラフェンの抵抗は前記圧電変換器層の変形に応じて生じる電界に応じて変化するように構成される、請求項３に記載の装置。
【請求項８】
前記圧電変換器層及び前記第１の近接ピエゾ抵抗層は透明であるように構成される、請求項１に記載の装置。
【請求項９】
前記圧電変換器層は：
圧電層と；
前記圧電層の第１の面と電気的に直接接続される、第１の導電層と；
前記圧電層の反対側第２の面と電気的に直接接続される、第２の導電層と；
を備える、請求項１に記載の装置。
【請求項１０】
前記装置は第１の回路部及び第２の回路部を備え、
前記第１の回路部は、前記第１の近接ピエゾ抵抗層を介して前記圧電変換器層の第１の面に電気的に接続されると共に、前記圧電変換器層の反対側の第２の面とに電気的に接続され、前記圧電変換器層により生じる電荷を蓄積するように構成され、
前記第２の回路部は、前記圧電変換器層の第１の面と、前記圧電変換器層の反対側の第２の面とに接続され、前記圧電変換器層の向かい合う第１の面と第２の面との間で電荷を均等にするように構成される、
請求項１に記載の装置。
【請求項１１】
前記第１の回路部は、前記圧電変換器層から生じた電荷を蓄積するように構成される蓄積キャパシタを備える、請求項１０に記載の装置。
【請求項１２】
前記蓄積キャパシタの静電容量は前記圧電変換器層の内部静電容量よりも大きい、請求項１１に記載の装置。
【請求項１３】
前記第２の回路部は抵抗器を備え、前記抵抗器は、前記圧電変換器層の向かい合う第１の面と第２の面との間での電荷等化に抵抗するように構成される、請求項１０に記載の装置。
【請求項１４】
前記圧電変換器層が圧縮されるとき、前記第１の近接ピエゾ抵抗層の抵抗は前記抵抗器の抵抗よりも小さく、
前記圧電変換器層が圧縮されないとき、前記第１の近接ピエゾ抵抗層の抵抗は前記抵抗器の抵抗よりも大きい、
請求項１０に記載の装置。
【請求項１５】
前記装置は第２のピエゾ抵抗層を備え、前記第２のピエゾ抵抗層は、前記圧電変換器層の反対側第２の面を覆い、電気的に接続されている、請求項１に記載の装置。
【請求項１６】
前記圧電変換器層の圧縮に応じて、前記第２のピエゾ抵抗層の抵抗が増加するように、前記装置が構成される、請求項１５に記載の装置。
【請求項１７】
前記第２のピエゾ抵抗層は前記圧電変換器層に直接接続されるドープグラフェンを備え、前記ドープグラフェンの抵抗は前記圧電変換器層の変形に応じて生じる電界に応じて変化するように構成される、請求項１６に記載の装置。
【請求項１８】
前記装置は第１の回路部及び第２の回路部を備え、
前記第１の回路部は、前記第１の近接ピエゾ抵抗層を介して前記圧電変換器層の第１の面に接続されると共に、前記圧電変換器層の反対側第２の面に電気的に接続され、前記圧電変換器層により生じる電荷を蓄積するように構成され、
前記第２の回路部は、前記圧電変換器層の第１の面に接続されると共に、前記第２のピエゾ抵抗層を介して前記圧電変換器層の反対側第２の面に接続され、前記圧電変換器層の向かい合う第１の面と第２の面との間で電荷を均等にするように構成される、
請求項１７に記載の装置。
【請求項１９】
前記第１の近接ピエゾ抵抗層の範囲は前記圧電変換器層の範囲よりも狭い、請求項１に記載の装置。
【請求項２０】
前記装置は第１の離散ピエゾ抵抗層を複数備え、前記複数の第１の離散ピエゾ抵抗層は互いに離隔され、共通の圧電変換器層に近接して配置される、請求項１に記載の装置。
【請求項２１】
前記装置は、タッチスクリーン、タッチスクリーンピクセル、靴、腕時計、衣類、携帯電子デバイス、又は力学エネルギー収集デバイスの一部である、又は一部を形成する、請求項１に記載の装置。
【請求項２２】
装置の製造方法であって、前記方法は、
圧電変換器層と；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層と；
を設けることを含み、前記圧電変換器層が電荷を生成するように変形されるとき、前記第１の近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御しうるように構成する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は電子工学分野に関し、関連する装置及び方法に関する。特に、圧電材料やピエゾ抵抗材料に関連する。開示される特定の態様／実施形態は、いわゆる携帯電子デバイスといったポータブル電子デバイスに関する。こうした携帯電子デバイスは手で持って使用される（またはクレードルに置いたままで使用されてもよい）。こうした携帯電子デバイスは、いわゆる携帯情報端末（PDA）及び／又はタブレットPCを含む。
【０００２】
開示される態様／実施形態の１つ又は複数に従う携帯電子デバイス／装置は、次のうちの１つ又は複数の機能を提供し得る：オーディオ／テキスト／ビデオ通信機能（例えば、電話通信，ビデオ通信，及び／又はテキスト通信，ショートメッセージサービス（SMS）／マルチメディアメッセージサービス（MMS）／電子メールの機能）；インタラクティブ／非インタラクティブ表示機能（例えば、ウェブ閲覧，ナビゲーション，テレビ／番組表示の機能）；音楽録音／再生機能（例えば、MP3や他のフォーマット及び／又は（FM／AM）ラジオ放送の録音／再生）；データのダウンロード／設定機能；画像録画機能（例えば、（内蔵の）デジタルカメラ）；ゲーム機能。
【背景】
【０００３】
環境発電は、外部ソース（例えば、太陽光パワーや運動エネルギー）を捉えることで生み出され、小型の無線自律デバイス用に蓄えられる。こうしたデバイスは、携帯電子機器や無線センサネットワークで使用されるようなものである。
【０００４】
本願で開示される装置及び関連方法は、こうした課題の１つ又は複数を解決してもよく、そうでなくてもよい。
【０００５】
本願における公開済み文献または背景の列挙や議論は、こうした文献や背景が当該技術分野の状況の一部であること、または共通の一般知識であることとして必ずしも理解されなくてもよい。本開示の１つ又は複数の態様／実施形態がこうした背景にある課題の１つ又は複数を解決してもよく、そうでなくてもよい。
【摘要】
【０００６】
第１の態様によれば、次のような装置が提供される。この装置は、
圧電変換器層と；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層を備える装置であって、
前記圧電変換器層が電荷を生成するように変形されるとき、前記近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御するように構成される。
【０００７】
変形は、材料に作用する任意の応力を包含してもよい。変形は、１つ又は複数の圧縮や屈曲、伸張を含んでもよい。前記圧電変換器層及び／又は前記ピエゾ抵抗層は、変形後に元の形で戻ることができる弾性材料を含んでもよい。変形は、前記材料／変換器層に作用した応力又は力の結果であってもよい。
【０００８】
前記圧電変換器層及び前記ピエゾ抵抗層の近接部（例えば、接触／非接触や直接／間接、覆われた／覆われていない、直接接触／関節接触）は、前記圧電変換器層の変形で生じる電界により、前記ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するようにしてもよい。前記圧電変換器層は圧電要素と見做されてもよい。
【０００９】
前記ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するために、前記圧電変換器層の変形を必要としないように、前記装置が構成されてもよい。
【００１０】
前記圧電変換器層及び前記ピエゾ抵抗層の近接部は、物理的に（例えば、直接／間接）接触していて、前記圧電変換器層の変形が前記ピエゾ抵抗層での変形を引き起こし、前記ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するようにしてもよい。前記圧電変換器層及び前記ピエゾ抵抗層の近接部は、物理的に（例えば、直接／間接）接触していて、前記ピエゾ抵抗層の変形が前記圧電変換器層での変形を引き起こし、前記ピエゾ抵抗層の抵抗を、変形しない状態の抵抗から変化させ、それによって、前記圧電変換器層からの電荷の流れを制御するようにしてもよい。
【００１１】
前記圧電変換器層に作用した機械的応力（例えば、圧縮）に応じて、前記第１のピエゾ抵抗層の抵抗が減少するように、前記装置が構成されてもよい。
【００１２】
前記第１のピエゾ抵抗層は導電-絶縁物複合材料を含んでもよい。導電-絶縁物複合材料は、導電要素（例えば、金属）と絶縁要素（例えば、ポリマー接着剤）の複合材料でもよい。こうした材料は、連続導電ネットワークや量子トンネルを通じたパーコレーションを利用してもよい。これは、変形（例えば、圧縮）が無いと導電要素は全く導電性を持たず、圧力が加えられると導電要素が移動して互いに接近し、電子が絶縁体をトンネル効果で通過できる。あるいは、導電要素が直接結合するようになれば、電子は一方の導電要素からもう一方の導電要素へ直接流れることができる。前記ピエゾ抵抗層は、例えば次のものを含んでもよい：カーボンナノチューブ／ポリジメチルシロキサン（PDMS）複合材料；金属ナノ粒子／ポリマー複合材料；グラフェン又はカーボンナノチューブ（CNT）／ポリマー複合材料；力感知ゴム；及び／又は量子トンネル複合材料（QTC）。
【００１３】
前記第１のピエゾ抵抗層は前記圧電変換器に（例えば、直接）接続されるドープグラフェンを備え、前記ドープグラフェンの抵抗は前記圧電変換器層の変形に応じて生じる電界に応じて変化するように構成されてもよい。こうした状況下では、（前記ドープグラフェンの抵抗を変えることで）電荷の流れを制御するために、前記第１のピエゾ抵抗層を実際に変形させる必要が無くてもよい。このような場合、前記第１のピエゾ抵抗層は、抵抗を変化させるために実際に変形させる必要が無いため、厳密にはピエゾ抵抗とは見做されなくてもよい。
【００１４】
機械的応力（例えば、圧縮）で負に帯電する、圧電導電層の面に接触したn型ドープグラフェン層、又は、機械的応力（例えば、圧縮）で正に帯電する、圧電導電層の面に接触／近接したp型ドープグラフェン層は、（ドープグラフェン層が実際に圧縮される必要が無いとしても）p型ピエゾ抵抗層として動作する。反対に、機械的応力（例えば、圧縮）で負に帯電する、圧電導電層の面に接触／近接したp型ドープグラフェン層、又は、機械的応力（例えば、圧縮）で正に帯電する、圧電導電層の面に接触したn型ドープグラフェン層は、（n型ドープグラフェン層が実際に圧縮される必要が無いとしても）n型ピエゾ抵抗層として動作する。
【００１５】
前記圧電変換器層及び前記第１のピエゾ抵抗層は、透明であるように構成されてもよい。
【００１６】
前記ピエゾ抵抗層の範囲は、前記圧電変換器層の範囲よりも狭くてもよい。例えば、前記ピエゾ抵抗層の表面積は、前記圧電変換器層の表面積よりも小さくてもよい。これにより、前記ピエゾ抵抗層の静電容量を前記圧電変換器層の静電容量よりも小さくすることができる。
【００１７】
前記装置は第１の離散ピエゾ抵抗層を複数備え、前記複数の離散ピエゾ抵抗層は互いに離隔され、共通の圧電変換器層に近接して配置されてもよい。これにより、各ピクセルを個別に動作させること、及び／又は、前記離散ピエゾ抵抗層の各々の静電容量を前記圧電変換器層の静電容量よりも小さくすることができる。
【００１８】
前記圧電変換器層は、
圧電層と；
前記圧電層の第１の面と電気的に直接接続される、第１の導電層と；
前記圧電層の反対側第２の面と電気的に直接接続される、第２の導電層と；
を備えてもよい。
【００１９】
前記装置は第１の回路部及び第２の回路部を備え、
前記第１の回路部は、前記第１のピエゾ抵抗層を介して前記圧電変換器層の第１の面に電気的に接続されると共に、前記圧電変換器の反対側の第２の面に電気的に接続され、前記圧電変換器層により生じる電荷を蓄積するように構成され、
前記第２の回路部は、前記圧電変換器層の第１の面と、前記圧電変換器の反対側の第２の面とに接続され、前記圧電変換器層の向かい合う第１の面と第２の面との間で電荷を均等にするように構成されてもよい。
【００２０】
前記第１の回路部は、前記圧電変換器層から生じた電荷を蓄積するように構成される蓄積キャパシタやスーパーキャパシタ、バッテリを備えてもよい。前記蓄積キャパシタの静電容量は、前記圧電変換器の内部静電容量よりも大きくてもよい。
【００２１】
前記第２の回路部は抵抗器を備え、前記抵抗器は、前記圧電変換器層の向かい合う第１の面と第２の面との間での電荷等化に抵抗するように構成されてもよい。
【００２２】
前記圧電変換器層が機械的応力を受ける（例えば、圧縮される）とき、前記第１のピエゾ抵抗層の抵抗は前記抵抗器の抵抗よりも小さく、
【００２３】
前記圧電変換器層が機械的応力を受けないとき、前記第１のピエゾ抵抗層の抵抗は前記抵抗器の抵抗よりも大きいように、前記装置が構成されてもよい。
【００２４】
ピエゾ抵抗層は、p型ピエゾ抵抗材料又はn型ピエゾ抵抗材料を含んでもよい。p型ピエゾ抵抗材料は、機械的応力（例えば、圧縮）の作用で導電性が高まる材料である。反対に、n型ピエゾ抵抗材料の導電性は、機械的応力（例えば、圧縮）の作用で低くなる（抵抗が大きくなる）。ピエゾ抵抗材料は高いオン／オフ比を持つことが望ましい。例えば、p型ピエゾ抵抗材料は、平常時は絶縁体であるが、圧力が掛ると良導体であるものでもよい。
【００２５】
前記装置は第２のピエゾ抵抗層を備え、前記第２のピエゾ抵抗層は、前記圧電変換器層の反対側第２の面を覆い、電気的に接続されていてもよい。
【００２６】
前記圧電変換器層への機械的応力（例えば、圧縮）に応じて、前記第２のピエゾ抵抗層の抵抗が増加するように、前記装置が構成されてもよい。
【００２７】
前記第２のピエゾ抵抗層は前記圧電変換器に（例えば、直接）接続されるドープグラフェンを備え、前記ドープグラフェンの抵抗は前記圧電変換器の変形に応じて生じる電界に応じて変化するように構成されてもよい。
【００２８】
前記装置は第１の回路部及び第２の回路部を備え、
前記第１の回路部は、前記第１のピエゾ抵抗層を介して前記圧電変換器層の第１の面に電気的に接続されると共に、前記圧電変換器の反対側の第２の面に電気的に接続され、前記圧電変換器層により生じる電荷を蓄積するように構成され、
前記第２の回路部は、前記圧電変換器層の第１の面に接続されると共に、 前記第２のピエゾ抵抗層を介して前記圧電変換器層の反対側の第２の面に接続され、前記圧電変換器層の向かい合う第１の面と第２の面との間で電荷を均等にするように構成されてもよい。
【００２９】
前記装置は、タッチスクリーン、タッチスクリーンピクセル、靴、腕時計、衣類、携帯電子デバイス、又は力学エネルギー収集デバイスの一部である、又は一部を形成してもよい。
【００３０】
別の態様では、装置の製造方法が提供される。この方法は、
圧電変換器層と；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層と；
を設けることを含み、前記圧電変換器層が電荷を生成するように変形されるとき、前記近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御しうるように構成することを含む。
【００３１】
別の態様では、装置の使用方法が提供される。この方法において前記装置は、
圧電変換器層と；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層を備え、
前記圧電変換器層が電荷を生成するように変形されるとき、前記近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御するように構成されるように、前記装置は構成される。
【００３２】
前記方法は、前記圧電変換器層が電荷を生成し、前記第１のピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御するように、前記圧電変換器層を変形することを含んでもよい。
【００３３】
別の態様によれば、装置の製造を制御するコンピュータプログラムが提供される。このコンピュータプログラムはコンピュータ命令を含み、前記コンピュータ命令は、
圧電変換器層を提供することと；
前記圧電変換器層の第１の面と電気的に接続される、第１の近接ピエゾ抵抗層を提供することの１つ又は複数を制御するように構成され、
前記圧電変換器層が電荷を生成するように変形されるとき、前記近接ピエゾ抵抗層が前記圧電変換器層からの電荷の流れを制御する。
【００３４】
前記コンピュータプログラムは、記憶媒体（例えば、CDやDVD、メモリスティック、又はその他の非一時的媒体）に格納されてもよい。前記コンピュータプログラムは、アプリケーションとしてデバイス又は装置で実行するように構成されてもよい。前記アプリケーションは、オペレーティングシステムを介してデバイス又は装置によって実行されてもよい。前記コンピュータプログラムは、コンピュータプログラム製品の一部を形成してもよい。
【００３５】
本開示は、１つ又は複数の態様や実施形態，特徴を個別に、または様々な組合せで含んでいる。こうした事項は、その組合せや個別で具体的に（特許請求の範囲を含めて）記述されているかどうかを問わない。議論される機能の１つ又は複数を実行する機能ユニットに必要な手段も、本開示の範囲内にある。
【００３６】
開示される方法の１つ又は複数を実装するために必要なコンピュータプログラムも、本開示の範囲内にあり、記載される実施形態の１つ又は複数によって包含される。
【００３７】
前述の摘要は、単なる例示的かつ非限定的事項であることが意図されている。
【図面の簡単な説明】
【００３８】
本願は以下の添付図面を参照して説明される。ただし、これらは一例に過ぎない。
【図１】圧電型環境発電デバイスの簡易的な一般モデルが描かれている。
【図２】圧電型環境発電デバイスの簡易的な一般モデルが描かれている。
【図３】図3a及び3bは、単層ピエゾ抵抗材料を用いた環境発電デバイスと対応する等価回路を示す。
【図４】図4a及び4bは、それぞれ、ピクセル化実施形態での使用に適した、追加の環境発電デバイスの断面図及び斜視図である。
【図５】圧電材料をベースとした追加のピクセル化実施形態が描かれている。
【図６】図6a及び6bには、ピエゾ抵抗材料をベースとした追加の環境発電デバイスと対応する等価回路が描かれている。
【図７】図7a及び7bには、ピエゾ抵抗材料をベースとした追加の環境発電デバイスに関する2つの図面が描かれている。
【図８】プリンティングとラミネーションを介して完全製造可能な（負荷キャパシタCLを備える）完全集積型「ソフト」デバイスの例示的実施形態を示す。
【図９】p型ピエゾ抵抗層についての抵抗と力の関係を示す。
【図１０】実施形態を繰り返し変形しながら電流と電圧がどのように発生するかをシミュレートするモデル回路である。
【図１１】図11a-11dは、高応力・低周波数の極限における理想デバイスのシミュレーション結果を示す。
【図１２】実施形態を繰り返し変形しながら電流と電圧がどのように発生するかをシミュレートするモデル回路である。
【図１３】低応力・高周波数の極限における理想デバイスのシミュレーション結果である。
【特定の態様／実施形態の説明】
【００３９】
圧電効果は、機械的歪みを電界に変換するものであり、それに引き続いて電流又は電圧も生じ得る。この歪みは、人間の動きや低周波の地震振動、音響ノイズのような多種多様のソースに由来する可能性がある。多くの圧電電力ソースは、ミリワットオーダーの電力を生じさせる。こうした電力はシステムに適用するには小さ過ぎるが、無線自律デバイスや電源内蔵型の力学センサの一部のクラスには十分である。
【００４０】
図1及び2は、圧電型環境発電デバイスに関する先行技術の実装を示す。それらの各々は、回路の異なる箇所に流れる電流を制御するのに必要な部品として、少なくとも１つのダイオード184，173，284（図1では2個、図2では1個）を具備する。しかしながら、こうしたダイオード部品の使用は、多くの場合で制限的であり不便となり得る。
【００４１】
図1で示すような回路は、（例えば、2枚の金属プレートの間にサンドイッチされた圧電材料の層を備え）機械的応力（例えば、圧縮）に応じて電界を生じさせるように構成される圧電変換器191を具備する。圧電変換器191は、直列接続された電圧源191a（VP）とキャパシタ191b（CP）によってモデル化されてもよい。この回路は更に、負荷183を励振する電荷を蓄えるように構成される蓄積キャパシタ182（CL）も具備する。この回路は又、別々の電気路を通じて圧電変換器の静電容量191b（CP）を充放電するように構成される、2個のダイオード184・173も具備する。これにより、（例えば、加圧に続いて解放する）圧電サイクル毎に負荷キャパシタCLには、正味の電荷が蓄えられる。この場合、CL >> CPであると仮定される。CL 182は充電されると、たとえサイクルのレート及び強度が非常に不規則であっても、サイクル間で比較的安定した電圧で負荷183に電力を供給できる。圧電変換器で生じた電圧VPは交流電圧としてモデル化できるため、こうした要素に基づく環境発電デバイスは、圧電変換器からの信号を整流し、バッテリ又はキャパシタに蓄電する追加回路を備えてもよい。この場合、整流はダイオードが行う。
【００４２】
図2には、より簡易的な配置が示されている。図2の回路は、2個のダイオードのうちの片方が抵抗器272（RS）に置き換えられている以外は図1の回路と同じである。動作原理も図1と同様であるが、次の条件が満たされなくてはならない：
【００４３】
RS は、（順方向バイアスで電流の大部分がダイオード経路から流れるように）順方向バイアスにおいてダイオードの抵抗よりも（格段に）大きい；
【００４４】
RS は、各サイクルでの逆方向バイアスでCPを完全に充放電できるよう十分に小さい。
【００４５】
例えば、ソースが人間にも合う（例えば、最大サイクル周波数が10Hzの）動作である場合、サイクル毎に最小50ms間、応力が作用する。電圧が閾値を超える場合、標準商用ダイオードの抵抗は100Ωから10kΩの範囲となる。ポリフッ化ビニリデン（PVDF）圧電変換器では、数cm2の面積に対する静電容量が通常1から10nFである。したがって、ダイオードを通じてキャパシタ291b（CP）を充電するには概ね0.1msを要する（時定数＝RC＝10kΩ×10nF）。このことは、RS が概ね100kΩから1MΩの範囲でなくてはならないことを意味する（1MΩでも、1MΩ×10nF < 50msであるからである）。
【００４６】
図2はもう１つの重要な考察、即ち、全てのダイオードはCFとしてモデル化可能な固有の内部静電容量284aを有するということを強調している点に留意されたい。CF は、サイクル毎にCPとCFとの間を移動する電荷を軽減するために、CP（即ち、蓄積キャパシタ282）よりも小さい値でなくてはならない。換言すれば、順方向バイアスでダイオードに電流が流されないならば、蓄積キャパシタに対する「電荷ポンピング」は生じない。
【００４７】
組合せによっては、圧電電圧を伝送するためのダイナミックレンジをダイオードが持たなくてもよい。例えば、ポリフッ化ビニリデン（PVDF）圧電変換器は、作用した応力に従って10 mVから100Vの間の電圧を出力してもよい。 従来のシリコンダイオードは約0.6Vの閾値電圧を持つ。これは、この閾値より低い信号又はエネルギーは落とされることを意味する。このことは、光振動や指のタッチのような応力を軽減する小さいエネルギーを採取又は検出する際にダイオード圧電システムを制限する可能性がある。もう１つの極限では、10から100Vでダイオードは顕著な電流耐性を持てる。したがって、可能性のある高電圧スパイクをカバーするために、大きな高出力ダイオードが使用されてもよい。ただし、圧電システムが動作時間の大部分で小さい信号しか扱わない場合、こうした高価なものを使う必要がなくてもよい。
【００４８】
第２の考察は集積回路についてである。集積規模は、外部ダイオードを取り除ける程度に小さくすることができる。例えば、靴の片方に1個ずつダイオードを取り付けること容易であろう。しかし、これが複数の圧電ピクセルから成るタッチスクリーン／パネルでは困難であり、あるいは高価であったり、複雑になったりする可能性もある。
【００４９】
本開示は、圧電変換器の上に取り付けられるピエゾ抵抗層を用いた力学エネルギーの採取及び検知のための圧電システムにおいて、（例えば、作用した応力に対して、同時に同一の応力を採取・検知できるように）電荷の流量制御を行うことに関する。
【００５０】
本開示の幾つかの実施形態によれば、圧電エネルギー／力学的エネルギーハーベスタ／コレクタは、圧電変換器に作用した小さい応力からもエネルギーを採取／収集できてもよい。また、ハーベスタはサイズを小さくすることもできるが、後で利用するために蓄えておくエネルギーも採取可能である。さらに、幅広いダイナミックレンジがある、閾値電圧がない、製造が容易であるという利点も含まれる。
【００５１】
本開示に従う装置は幅広いアプリケーションに適用可能である。こうした適用範囲は次のものが含まれてもよい：ウォーキング／ランニングによる環境発電用として靴への組込み；移動による環境発電用として椅子や衣服への組込み；自己発電式タッチスクリーン；自己発電式無線センサ（例えば、タイヤに取り付ける駆動発電式センサ）；風力発電デバイス；通行人による環境発電用として床への組込み；加速度による環境発電用として慣性質量を利用した組込み；絞り作用による環境発電用としてデバイス本体に内蔵。
【００５２】
図3aには、圧電ハーベスタ／装置の実施形態301が示されている。対応する等価回路も合わせて示されている（図3b）。この実施形態は、圧電変換器層312と近接する第１のピエゾ抵抗層313（この場合、p型ピエゾ抵抗層）を備える。ピエゾ抵抗層313は、圧電変換器層312の第１の面と電気的に接続されており、圧電変換器層が電荷を発生するように変形されると、圧電変換器層からの電荷の流れを制御するように構成されている。
【００５３】
この場合、圧電変換器層312とピエゾ抵抗層313の近接部は、物理的に直接接触するようになっている。これにより、圧電変換器層の変形がピエゾ抵抗層での変形を引き起こし、このピエゾ抵抗層での変形が、変形しない状態と比べてピエゾ抵抗層の抵抗を変え、その結果、圧電変換器層からの電荷の流れを制御するようになる。
【００５４】
この場合の第１のピエゾ抵抗層は、p型ピエゾ抵抗層である。すなわち、第１のピエゾ抵抗層は、この場合金属-絶縁物複合材料であるが、その抵抗は機械的応力に応じて減少する。p型ピエゾ抵抗層は、他の回路部との電気的接続を可能にする導電層314で被膜される。
【００５５】
この場合、圧電変換器層は、圧電層312ｘ；圧電層の第１の面と直接電気接続する第１の導電層312ｚ（例えば、金属層）；圧電層の反対側第２の面と直接電気接続する第２の導電層312ｙ（例えば、金属層）を具備する。導電層の１つ又は複数が金属でなくてもよいことは理解されよう。例えば、導電層はグラフェンフィルムを含んでもよい。
【００５６】
ピエゾ抵抗層は圧電変換器層に統合されるため、圧電変換器層312とピエゾ抵抗層313を備える層構造311は、例えばロールツーロール製造によって、外部回路を伴わない単一の積層フォイルとして製造されてもよい。
【００５７】
層構造311は2つの回路部に接続される。この2つの回路部は、抵抗器322を含む等化回路部321、及び蓄積キャパシタ332を含む蓄積回路部331である。蓄積回路部331は、第１のピエゾ抵抗層314を介して圧電変換器層312の第１の面と、圧電変換器の反対側第２の面とにそれぞれ電気的に接続される。この第１の回路部は、圧電変換器層により生じる電荷を蓄積するように構成される。等化回路部322は、圧電変換器層の第１の面と、圧電変換器の反対側第２の面とにそれぞれ電気的に接続される。この第２の等化回路部は、圧電変換器層の向かい合う第１の面と第２の面との間で電荷を均等にするように構成される。これらの回路部は外部回路部でもよく、層構造に統合されてもよい。
【００５８】
応力又は力F(t)が圧電変換器層に作用すると、圧電材料312xの両面に電界が生じ、その結果、2つの導電層312y・312zに電荷が集められ、2つの導電層が平行板コンデンサを形成する。圧力が掛っている場合、p型ピエゾ抵抗層313の抵抗は等化回路部321の抵抗器322（Rs）よりも低いため、電流は原理的には回路右側の蓄積分岐331に流れる。そして、（圧電変換器層の内部静電容量を表わす）圧電キャパシタCPは、蓄積キャパシタ332（CL）との間での電荷の移動のみによって充電される（高インピーダンス負荷333を流れる電流は無視できる）。応力／力が無くなると、導電層に電荷を保持する電界も取り除かれ、その結果、電荷は消費また放電されなくてはならない。しかし、p型ピエゾ抵抗層313のコンダクタンスは小さくなるため、右側の蓄積回路部331はブロックされ、そこを介した放電はできなくなる。しかし、回路左側の（p型ピエゾ抵抗層を含まない）等化分岐321は、圧電変換器層312の導電層312ｙ・312ｚの放電に利用可能な状態にある。つまり、ピエゾ抵抗層の抵抗RPは、応力が在るときはRP ≪RS、無いときRS ≪RPを満たしている。
【００５９】
このデバイスの等価回路は、ダイオードをp型ピエゾ抵抗層313に置換すれば図2の回路と類似していることが分かる。p型ピエゾ抵抗層313が前述した使用におけるダイオードと見做されることが理解されよう。しかし、ピエゾ抵抗層は電気的な観点でのダイオードと直接的に等価でなくてもよい。ピエゾ抵抗層の導電不安定性は機械的応力で生じるのであって、それに印加される電気的バイアスで生じるのではないからである。一方、この特定の装置では、応力の作用でバイアスの位相反転も常に起きる。したがって、ピエゾ抵抗層は片方の電流極性に対してのみ導電状態にあって、半導体ダイオードの振舞いを模倣していることが分かる。ピエゾ抵抗層はまた、圧電変換器に対する機械的応力（例えば、圧縮）の作用の有無と同時に開閉する圧力作動スイッチと見做されてもよい。
【００６０】
図3の装置が環境発電装置としてより効率的に動作するために、「ダイオード」又はダイオード等価物（この場合、ピエゾ抵抗層313）の内部静電容量（CF）は、CP よりも小さくなくてはならない（この回路では小さい程よい）。この場合、圧電変換器層は圧電材料としてポリフッ化ビニリデン（PVDF）を含むため、CPは1nF/cm2のオーダーでもよい。図3aに示されるように、ポリフッ化ビニリデン（PVDF）キャパシタとピエゾ抵抗層に関連する平行板コンデンサは、実質的に同一領域を共有してもよく、そのため、それぞれの静電容量は殆ど同じでもよい。また、ピエゾ抵抗層の平均厚みは5-10μmでもよいが、ポリフッ化ビニリデン（PVDF）の厚みは20-50μmでもよい（通常、静電容量は誘電体の厚みに反比例する）。結果として、ポリフッ化ビニリデン（PVDF）の誘電率は約12であり、絶縁-導電物複合材料の誘電率と比べて小さ過ぎることもない。したがって、デバイスの機能を改善するために、ピエゾ抵抗層の静電容量は圧電変換器層と比べて小さくすることができる。
【００６１】
ピエゾ抵抗層の静電容量を小さくする解決策の１つは、ピエゾ抵抗層領域を対応する圧電変換器層よりも小さくして、対応する静電容量を小さくすることであろう。このような実施形態401は図4aに示される。図4aの実施形態は図3aと同じであるが、ピエゾ抵抗層の領域が圧電変換器層の領域よりも小さくなっている点が異なる。同様に、導電層414はp型ピエゾ抵抗層と他の回路部との間を電気的に接続するが、そのサイズも対応して小さくしている。場合によっては（例えば、タッチパネルピクセルでは）この方法は特に効果的である。ピエゾ抵抗層が小さくても、圧電変換器層を作動させる程の応力の作用でピエゾ抵抗層の抵抗の変化も生じるように、ピエゾ抵抗層が配置されるべきであることは理解されよう。同様に、ピエゾ抵抗層領域は、その層の抵抗が大き過ぎて導電状態になっても電流を流せない程に小さく作成されてはならない。
【００６２】
多数のピエゾ抵抗層ピクセルが、図4bで示されるように（例えば、グリッドを形成するように）圧電変換器層の表面に配置されてもよい。これにより、デバイス領域全体で圧力が均一に加わらなくてもシステムを効果的に動作させることができる。グリッドの配置はピエゾ抵抗層の低静電容量と低オン抵抗に影響を与える可能性があり、サポートされるべき十分大きな電流を許容してもよい。個々のピクセルのサイズと間隔はアプリケーションに依存する。例えば、タッチスクリーン用ピクセルは1から10mmの範囲の大きさで、隣接ピクセル間隔は1ミクロンから1mmでもよい。カーペット型歩行発電装置に用いる離散ピクセルでは、最大数十cmの大きさで隣接ピクセル間隔も大きく（例えば、1メートルまで）することもできる。
【００６３】
前述の議論から、大部分のアプリケーションでRSの値は0.1-10 MΩの範囲が最適である。RSの実装として、完全統合された「ソフトな」（例えば、可撓性、伸縮性、及び／又は可塑性）デバイスであっても、圧電変換器層の2つの導電層が高抵抗ポリマーや粘着テープで接続されていてもよい。
【００６４】
図5は、別のピクセル化（離散化）実施形態501で、ピクセル（離散ユニット）がまとまって動作するものを描いている。この実施形態の層構造は図4aのものに類似する。ただし、図4aの実施形態とは異なり、圧電変換器層512xの上面に隣接して配置される導電層512zの領域は、その上面全体を覆い尽くさず、ピエゾ抵抗層の領域に対応している。すなわち、ピクセル配置は導電層512zから開始しているが、第１の導電層512yと圧電層512xは連続バルク層として共有される。負荷抵抗器524は、圧電変換器層を通じてのその2つの導電層512y・512zの間を接続することで、層構造511に内蔵されている。斜視図に示されるように、蓄積回路531に向かう共通の電極線は、各ピクセルの最上部にある電極導電層に接続される。この場合の蓄積回路は、生成電荷を蓄積する蓄積キャパシタ532と負荷を表わす負荷抵抗器533を具備する。
【００６５】
このような実施形態は、図5に示されるような、歩行によるエネルギーを採取する圧電カーペットに組込まれてもよい。このカーペットが部屋全体を覆い、人がその上を歩いていると仮定する。この場合、足跡の大きさに限りなく近い離散「ピクセル」を用いた圧電発生器の配列でカーペットが作られているだけで、エネルギーを採取することができる。カーペットが大型の単体ピクセルのみで作られている場合、歩行により局所的に誘導された電荷は、アクティブでない表面の大きな寄生容量に対面し、その表面によって、エネルギーの出力が妨げられる（信号は部屋の面積に対する足の面積の比で消失する）。ピクセルサイズは、通常1mm2から1m2の間の範囲で、アプリケーションに依存してもよい。同様に、アプリケーションに依存するが、隣接タイル間隔は1ミクロンから1mでもよい。このカーペットの場合、ピクセル「タイル」は最大数十cmでもよい。
【００６６】
圧電変換器による独立した力学的環境発電装置の配列において、各ピクセルはそれぞれ、電化の流れを制御するダイオード又はダイオード等価物を必要とする。この実施形態ではダイオードを組込む必要がある。それでも、この実施形態が従来のダイオードを使用する場合と比較して有利な点は、柔軟性のある「カーペット」の広い領域に亘ってピエゾ抵抗層をプリントすることができ、この「カーペット」も必要に応じて容易に丸めることができるという点である。このことは、製造コストを削減し、シンプルな設計で済ませられる。
【００６７】
この場合、圧電材料はポリフッ化ビニリデン（PVDF）であるが、他の圧電材料も使用できることは理解されよう。例えば、圧電材料がセラミック様のチタン酸ジルコン酸鉛（PZT）や酸化亜鉛（ZnO）を含んでもよい。圧電材料として用いるのに適する他の材料には、ナノワイヤ基複合材料も含まれる。
【００６８】
図6aには、更に別の実施形態601が示されている。対応する等価回路も合わせて示されている（図6b）。この実施形態は、圧電変換器層612（612x、612y及び612z）と；隣接する第１のピエゾ抵抗層613（この場合、p型ピエゾ抵抗層）と；第２のピエゾ抵抗層615を備える。第１のピエゾ抵抗層613は、圧電変換器層612の第１の面と電気的に接続されており、圧電変換器層が電荷を発生するように変形されると、圧電変換器層からの電荷の流れを制御するように構成されている。第２のピエゾ抵抗層615は、圧電変換器層の反対側第２の面を（隣接して）覆っていて、この面と電気的に接続されている。この場合、第２のピエゾ抵抗層は、圧電変換器層の機械的応力（例えば、圧縮）に応じて第２のピエゾ抵抗層の抵抗が増加するように構成される、n型ピエゾ抵抗層である。
【００６９】
この実施形態は更に、第１の蓄積回路部631と第２の等価回路部621の2つの回路部を備える。第１の蓄積回路部631は、第１のピエゾ抵抗層613を介して圧電変換器層612（612x、612y及び612z）の第１の面（即ち、ピエゾ抵抗層に接続している面）と；圧電変換器層の反対側第２の面（即ち、第１の面の反対側にある圧電変換器層の面）とに電気的に接続され、圧電変換器層612によって生じた電荷を蓄積するように構成される。第２の等価回路部621は、圧電変換器層612の第１の面と；第２のピエゾ抵抗層615を介して圧電変換器層の反対側第２の面とに電気的に接続され、圧電変換器層612（612x、612y及び612z）の向かい合う第１の面と第２の面との間で電荷を均等にするように構成される。
【００７０】
圧電変換器層612と近接する第１及び第２のピエゾ抵抗層613・615を備える多層構造611に応力又は力F(t)が作用すると、圧電材料612xの両面に電界が生じ、圧電層612xを挟む2つの導電層612y・612zに電荷を集めるよう力を及ぼす。機械的応力（例えば、圧縮）の作用で、第１のp型ピエゾ抵抗層は十分に導電しても、n型ピエゾ抵抗層は十分に導電しないため、電流は回路右側の蓄積分岐631に向かって流れる。そして、圧電変換器層612の内部静電容量CPは、蓄積回路部631の蓄積キャパシタ632（CL）との間での電荷の移動によって充電される（高インピーダンス負荷を流れる電流は無視できる）。圧力が無くなると、圧電変換器層612の静電容量CPは放電しようとするが、p型ピエゾ抵抗層613のコンダクタンスが小さくなっているため、右側の蓄積回路部631への電気路がブロックされることになる。しかし同時に、n型ピエゾ抵抗層615は導電状態に変わり、その結果、電流を優先的に左側の等化回路部621に流すことができる。このデバイスの等価回路は、ダイオードをp型ピエゾ抵抗層とn型ピエゾ抵抗層に置換すれば図1の回路と類似していることが分かる。
【００７１】
しかし、ピエゾ抵抗層は本物の電気的ダイオードではない。ピエゾ抵抗層の導電不安定性は機械的応力で生じるのであって、それに印加される電気的バイアスで生じるのではないからである。一方、この特定の装置では、応力の作用で圧電材料がトランスデューサとして動作すれば、バイアスの位相反転も必ず起こる。したがって、この層は片方の電流極性に対してのみ導電状態にあって、半導体ダイオードの振舞いを模倣していることが分かる。
【００７２】
p型ピエゾ抵抗層は、カーボンナノチューブ／PDMSやグラフェン／ポリマー、金属ナノワイヤ／ポリマーのような導電-絶縁物複合材料や、力感知ゴム、量子トンネル材料を含んでもよい。
【００７３】
第２のn型ピエゾ抵抗層615はこの場合、圧電変換器に直接接続されるドープグラフェンを備える。ドープグラフェンの抵抗は、圧電変換器の変形に応じて生じる電界に応じて変化するように構成される。他のn型ピエゾ抵抗層も使用できることは理解されよう。
【００７４】
さらに別の実施形態701について、その断面図と下方から見た図がそれぞれ図7a及び図7bに示されている。この場合、図6aの状況とは異なり、グラフェンn型ピエゾ抵抗層は圧電変換器の表面を完全に覆っていない。
【００７５】
グラフェンは、半導体の典型的な電界効果応答を伴い、高い電気伝導性を呈することができる。これにより、RSを可変抵抗器とし、応力の作用で位相状態を変えることができる。安定状態でグラフェンが適切にドープされている（図7a及び7bではp型である）場合を考える。このとき、圧力下でポリフッ化ビニリデン（PVDF）が生じさせた電圧を、グラフェンをディラック点まで近づける「ゲート」として利用することが可能である。ディラック点では導電性が低下してもよい。オン／オフ比は2から5でも可能である。
【００７６】
図7bに示されるように、グラフェン層の面積を調節することで、RS の必要範囲が選択可能になることは理解されよう。 例えば、単層グラフェンのシート抵抗は約1kΩ/シートであるため、ストリップ幅100μm、長さ数cmでは約200kΩの直列抵抗器を持つことになる。
【００７７】
前述の実施形態の利点は、微小な力から非常に大きな力までによる幅広い動作範囲が提供されることも含まれている。加えて、従来のダイオードのように閾値電圧が低く、閾値電圧が無くてもよい。抵抗層が圧電変換器層に統合されてもよいため、完全統合によって薄くて柔軟性のある層構造を高効率・低コストで製造することが可能である。
【００７８】
前述の実施形態が人体からの運動エネルギー採取に利用できることも理解されよう。例えば、こうした実施形態は、歩行のエネルギーを回収する歩道や靴に実装されてもよい。環境発電デバイスは、四肢の動きや靴の衝撃、血圧からのエネルギーを利用するように構成されてもよい。マイクロベルト環境発電デバイスは、呼吸によって発生する電気を集めるのに用いられてもよい。
【００７９】
製造に関しては、図8に示されるように、2つのサブ構造の積層により統合実施形態801が製造されてもよい。第１のサブ構造は圧電変換器層812（812x、812y及び812z）を備え、圧電変換器層812は第１の導電層812yと第２の導電層812z、それらに挟まれた圧電基板812x（この場合、ポリフッ化ビニリデン（PVDF）を含む）を備える。第２のサブ構造は、第3の導電層814とピエゾ抵抗層813を備える。
【００８０】
ポリフッ化ビニリデン（PVDF）はリールに巻かれた柔軟な薄いフィルム状の基板として提供されてもよく、プリント技術で第１及び第２の導電層の形成が行われてもよい。第１及び／又は第２の導電層812y・812zの一部をグラフェンが形成する場合、この形成は積層によって行われてもよい。
【００８１】
ピエゾ抵抗材料は、プリント可能なインク／ペーストとして提供されてもよく、プリントと積層の組合せで製造されてもよい。
【００８２】
圧電変換器層812（812x、812y及び812z）の導電層812y・812zの上に（ピエゾ抵抗インクのような）ピエゾ抵抗材料を直接スクリーンプリントし、それに続いてこのピエゾ抵抗層の上に第3の導電層814をプリントすることも可能である。あるいは、又は加えて、ピエゾ抵抗材料は、上面に第3の導電層814を直接プリント可能な基板として提供されてもよい。
【００８３】
導電層812y・812z・814はあらゆる適した材料で形成されてもよい。こうした材料は限定されないが、銀ナノ粒子インクやグラフェンインク、単層グラフェン、カーボンブラックインク、銅ナノ粒子インクを含んでもよい。
【００８４】
最後に、図8の完全な層構造で示されるように、可撓性蓄積キャパシタ832にポリマー電解質を組込むことも知られている。こうして、数μFから数mFの静電容量が達成される。 等化抵抗器824（Rs）も圧電変換器層812の導電層812y・812zの間に提供される。こうして、素子は外部回路を伴わず、例えばロールツーロール製造で単層積層フォイルとして製造されてもよい。
【００８５】
〔実験データ〕
【００８６】
図9は、ピエゾ抵抗層に適する可能性のある通常のピエゾ抵抗材料についての抵抗と力の関係を示す。例示的特定は、応力が無い場合で抵抗が100MΩを超え、1kPa程度の圧力が加わるとき抵抗が10kΩ未満まで下がってもよい。
【００８７】
力の範囲と動作電圧の範囲の両方ともかなり広範で、ポリフッ化ビニリデン（PVDF）圧電材料の出力と高い互換性があることが分かる。力の範囲と動作電圧の範囲は、層を厚くすることで「高圧限界」にまで拡大することもできる。
【００８８】
また、オン状態抵抗は微小応力においても小さい。すなわち、この材料は、0.5から1Nと小さい力でも数kΩの抵抗であってもよい。力の作用が無ければ、ピエゾ抵抗層のオフ状態抵抗は100MΩを超える。こうした数値は、通常のダイオードの性能と互換性があり、低バイアスで伝送を制限する閾値電圧が無くてもよいという主要な利点を有する。
【００８９】
ピエゾ抵抗材料で許容される最大電流については、大きな力が作用する状況でピエゾ抵抗層は数十ボルトの電圧を発生し、ピエゾ抵抗材料の抵抗は1kΩよりも下げられる（電流はI = V/R = 10V/1kΩ = 10mA）。素子の面積が（数kPaの応力作用を実現する）10cm2であると仮定すると、ピエゾ抵抗材料の電流密度は1mA/cm2以上のピークに到達し得る。しかし、こうした「頑丈な」アプリケーションに対して、追加の制限抵抗器（50kΩとする）がピエゾ抵抗材料に直列に接続されてもよい。これにより、電流を所望する範囲内に維持し、ピエゾ抵抗層の全オン抵抗をRSよりも十分小さくできる。
【００９０】
〔シミュレーション〕
【００９１】
実施形態の実用的実装形態を説明するために、図8から11に示された装置のモデルも本願に含まれる。
【００９２】
図10には、シミュレーション用回路図が示されている。圧電変換器層1012は、VPとCPの直列接続としてモデル化されている。ここで、VP(t)のプロファイルは振幅10V、周波数1Hz、立ち上がり及び立ち下がり時間10msの方形波である。このプロファイルは、歩行中の靴への衝撃で生じる励起に一致するものと見做されてもよい。p型ピエゾ抵抗層1013は、オン抵抗1kΩ、オフ抵抗1GΩ、閾値電圧10mVを持つダイオードとしてモデル化されている。遷移解析は100秒間行われた。この回路は蓄積キャパシタ1032と負荷抵抗器1033を更に備え、これらが並列に接続され、p型ピエゾ抵抗層1013を介して圧電変換器層1012に接続されている。等化抵抗器1022は圧電変換器層1012に直接接続されている。
【００９３】
第１のシミュレーションでは、負荷抵抗器1033を除いた回路でシミュレーションが行われ、CL両端の開放回路電圧がモニタされた。図11aは、最初の20秒間にp型ピエゾ抵抗層を流れる電流1151と等化抵抗器R1を流れる電流1152を示す。60秒までの対応するデータは、それぞれ図11bと11cに別々に示されている。圧電スタックが（方形波の立ち上がりで）圧縮されると、各サイクルでp型ピエゾ抵抗層を流れる電流によって、その大部分でCPは充電され、一部は蓄積キャパシタCLを充電する。圧電スタックが（方形波の立ち下がりで）解放されると、CPは等化抵抗器R1を通じて放電する（R1には負の実効電流が流れる）。
【００９４】
CLは電荷を集める（そしてCL両端の電圧は上昇する）ため、図11dの上部曲線1153で示されるように、各圧縮中の電流の大きさは小さくなる。これは図11bに示される。CL両端の開放回路電圧は飽和することが示される。時刻＝50秒で圧縮サイクルが終わると、CLは、このシミュレーションで1GΩの実効抵抗を持つピエゾ抵抗層を通じてゆっくりと放電する。
【００９５】
図11dは、10MΩの負荷がCLに対して並列接続された場合のCLの電圧の増加も示している。各圧縮サイクルで、この負荷に流れる放電電流が増加し、飽和電圧は開放回路の場合よりも下がっている。
【００９６】
図12は、圧電多層構造がより低い圧力を高い周波数（10Hz）で受けるときの回路を示す。これは、指で押す際に実現され得る状況により近い。圧電材料により生じる関連電圧は、指で押す力で生じ得る小さい圧力を要因としていて、1Vに下げられる。図13は、図12の回路に対する電圧の増加とその後の放電を示す。ここでは、圧電材料の低い電圧のため、遷移解析は5秒間だけ行われた。
【００９７】
前述のシミュレーション回路と同様に、圧電変換器層1212はVPとCPの直列接続としてモデル化され、p型ピエゾ抵抗層1213はダイオードとしてモデル化されている。この回路は蓄積キャパシタ1232と負荷抵抗器1233を更に備え、これらが並列に接続され、p型ピエゾ抵抗層1213を介して圧電変換器層1212に接続されている。等化抵抗器1222は圧電変換器層1212に直接接続されている。
【００９８】
装置のパラメータは、特定のアプリケーションに対して最適化されてもよい。例えば、負荷を通じて時々放電しつつ、電荷収集が持続的な期間で行われる（例えば、十分な間隔でセンサの反応を無線で通信する）場合、大きなCLの使用により、短時間で高出力のバーストを提供する十分な能力を確保することができる。反対に、負荷を通じた連続放電が要求され、飽和電圧に素早く到達しなくてはならない（例えば、バッテリを充電する）場合では、小さいCLの方がより適切となり得る。
【００９９】
前述した任意の装置／デバイス、及び／又は前述した装置／デバイスのうちのある特定のものに関する他の特徴が、所望する動作を遂行するように構成される装置によって提供されてもよいことは、当業者が読めば理解されよう。ただし、こうした動作が可能である場合、例えば、電源が入れられているような場合に限る。このような場合、装置は、不可能な状態（例えば、電源が入っていない状態）で適切なソフトウェアをアクティブメモリにロードする必要がなく、可能な状態（例えば、電源が入れられた状態）のときだけ適切なソフトウェアをロードすればよい。装置はハードウェア回路および／またはファームウェアを備えてもよい。装置はメモリにロードされるソフトウェアを備えてもよい。こうしたソフトウェア／コンピュータプログラムは、同一のメモリ／プロセッサ／機能ユニット、および／または１つ以上のメモリ／プロセッサ／機能ユニットに記憶されていてもよい。
【０１００】
実施形態によっては、前述の装置／デバイスのうちの特定のものは、所望する動作を遂行するように適切なソフトウェアで予めプログラムされていてもよい。ここで適切なソフトウェアは、例えば、ソフトウェアと関連機能を解除／有効化するためにユーザが「キー」をダウンロードすることによって利用可能になってもよい。こうした実施形態に関連する利点には、デバイスが追加機能を必要する場合、必要なデータダウンロードを減らせることが含まれる。これは、ユーザが有効化しない機能に関する予めプログラムされたソフトウェアを格納できるだけの十分な容量をデバイスが持っているとされる実施例では、有用となり得る。
【０１０１】
前述した任意の装置／回路が前述した機能以外の他の機能を有していてもよく、こうした機能が同一の装置／回路で遂行されてもよいことも理解されよう。開示した態様の１つ又は複数は、関連するコンピュータプログラムの電子配置と、適切なキャリア（メモリ，信号等）に記憶されたコンピュータプログラム（送信元／送信途上で符号化されたものでもよい）を包含してもよい。
【０１０２】
前述した任意のコンピュータおよび／またはプロセッサ、およびメモリ（ROM，CD-ROM等を含む）のあらゆる議論を参照することで、これらがコンピュータプロセッサや特定用途向け集積回路（ASIC），フィールドプログラマブル・ゲートアレイ（FPGA），および／または本発明の機能を遂行するようにプログラムされたその他のハードウェアコンポーネントを含んでもよい。
【０１０３】
本願において出願人は、本願に記述された個別の特徴の各々を分けて開示してきたが、こうした特徴を2つ以上組合せてそれらを拡張することは、当業者に共通の一般知識に照らせば本明細書全体に基づいて実行することが可能である。その際、こうした特徴またはその組合せが本願で開示された課題のどれを解決するかには関係なく、本願の特許請求の範囲を限定するものではない。本出願人は、開示した態様／実施形態が個別の特徴またはその組合せの何れかから成り得ることを示唆している。前述の記載に照らせば、本開示の範囲内で様々な変形が可能であることは、当業者には明白であろう。
【０１０４】
本願において、種々の実施形態に適用されるような基本的で新規性を有する特徴が示されたり、記載されたり、指摘されたりしてきたが、記載したデバイスと方法の形態と細部において様々な削除や代用，変更を行うことは、当業者であれば本発明の精神を逸脱しない限り可能であることも理解されよう。例えば、実質的に同じ方法で同一の結果を達成するために、実質的に同じ機能を遂行するこうした要素および／または方法のステップの全ての組合せも本発明の範囲内であることは自明である。また、開示した任意の構造または実施形態に関連して示されたおよび／または記載された構造および／または要素および／または方法のステップは、適宜選択しうる一般的事項として、開示／記述／示唆したその他任意の構造または実施形態に組込まれてもよい。さらに、特許請求の範囲におけるミーンズ・プラス・ファンクションの節は、記載した機能を遂行するものとして本願で記載した構造を包含することを意図しており、構造的な等価物だけでなく等価な構造も包含するものである。釘と螺旋の場合、釘は木材部分を一緒に固定するために円柱面を備えているが、螺旋は木材部分を締付ける環境で螺旋面を備えているから、両者は構造的に等価ではない可能性がある。しかし、このような場合でも、釘と螺旋は等価な構造であるとしてよい。
【図１】
0006002848.tif 000002
【図２】
0006002848.tif 000003
【図３】
0006002848.tif 000004
【図４】
0006002848.tif 000005
【図５】
0006002848.tif 000006
【図６】
0006002848.tif 000007
【図７】
0006002848.tif 000008
【図８】
0006002848.tif 000009
【図９】
0006002848.tif 000010
【図１０】
0006002848.tif 000011
【図１１】
0006002848.tif 000012
【図１２】
0006002848.tif 000013
【図１３】
0006002848.tif 000014