(57)【特許請求の範囲】
【請求項１】
アレイ基板であって、
基材と、前記アレイ基板に位置する第１トランジスタと第２トランジスタとを含み、
前記第１トランジスタと前記第２トランジスタとは、互いに電気的に接続されるとともに、半導体層を共有し、
前記半導体層は、第１側部と、前記第１側部に接続される屈曲部と、前記屈曲部に接続される底部とを少なくとも含み、
前記屈曲部は、所定方向に屈曲する第３外側縁と、前記第３外側縁と同一方向に屈曲する第３内側縁とを有し、
前記第１側部の第１外側縁の延長線と、前記底部の第２外側縁の延長線と、前記屈曲部の前記第３外側縁との間に第１領域が形成され、前記第１側部の第１内側縁の延長線と、前記底部の第２内側縁の延長線と、前記屈曲部の前記第３内側縁との間に第２領域が形成され、
前記第１領域の面積が前記第２領域の面積よりも小さいことを特徴とするアレイ基板。
【請求項２】
前記第１領域の面積と前記第２領域の面積との比が０．２〜０．７であることを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記屈曲部の前記第３内側縁は、前記第１側部の前記第１内側縁及び前記底部の前記第２内側縁に対して実質的に平行でなく、前記屈曲部の前記第３外側縁は、前記第１側部の前記第１外側縁及び前記底部の前記第２外側縁に対して実質的に平行でないことを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記第１トランジスタはゲートを有し、前記第１側部は前記ゲート上に第１の幅Ｗ１を有し、前記底部は第２の幅Ｗ２を有することを特徴とする請求項１に記載のアレイ基板。
【請求項５】
前記第１の幅Ｗ１が前記第２の幅Ｗ２より小さいことを特徴とする請求項４に記載のアレイ基板。
【請求項６】
前記屈曲部は、（前記第１の幅Ｗ１２＋前記第２の幅Ｗ２２）０．５より大きい第３の幅Ｗ３を有することを特徴とする請求項４に記載のアレイ基板。
【請求項７】
前記半導体層は、第４の幅Ｗ４を有する拡大部と、前記第１側部と前記拡大部との間に位置して第５の幅Ｗ５を有する接続部とを含み、前記第５の幅Ｗ５は、前記第１の幅Ｗ１より大きく、且つ前記第４の幅Ｗ４より小さいことを特徴とする請求項４に記載のアレイ基板。
【請求項８】
前記半導体層は、第２側部をさらに含み、前記底部は、前記第１側部と前記第２側部との間に位置することを特徴とする請求項１に記載のアレイ基板。
【請求項９】
前記半導体層は、両端が前記第２側部及び前記底部にそれぞれ接続される他の屈曲部をさらに含むことを特徴とする請求項８に記載のアレイ基板。
【請求項１０】
前記第２側部の第４内側縁は、前記第１側部の前記第１内側縁に実質的に平行であり、前記第２側部の第４外側縁は、前記第１側部の前記第１外側縁に実質的に平行であることを特徴とする請求項８に記載のアレイ基板。
【請求項１１】
前記半導体層が実質的にＵ字形状であることを特徴とする請求項１に記載のアレイ基板。
【請求項１２】
前記底部の前記第２内側縁は、前記第１側部の前記第１内側縁に実質的に垂直であり、前記底部の前記第２外側縁は、前記第１側部の前記第１外側縁に実質的に垂直であることを特徴とする請求項１に記載のアレイ基板。
【請求項１３】
前記屈曲部は、前記第３外側縁が第１曲率ｒ１を有し、前記第３内側縁が第２曲率ｒ２を有し、前記第１曲率ｒ１が前記第２曲率ｒ２より大きいことを特徴とする請求項１に記載のアレイ基板。
【請求項１４】
前記第１曲率と前記第２曲率との比ｒ１／ｒ２が１．１〜２であることを特徴とする請求項１３に記載のアレイ基板。
【請求項１５】
アレイ基板であって、
基材と、前記アレイ基板に位置する第１トランジスタと第２トランジスタとを含み、
前記第１トランジスタと前記第２トランジスタとは、互いに電気的に接続されるとともに、半導体層を共有し、
前記半導体層は、第１側部と、前記第１側部に接続される屈曲部と、前記屈曲部に接続される底部とを少なくとも含み、
前記屈曲部は、所定方向に屈曲する第３外側縁と、前記第３外側縁と同一方向に屈曲する第３内側縁とを有し、
前記屈曲部の前記第３外側縁が第１曲率ｒ１を有し、前記屈曲部の前記第３内側縁が第２曲率ｒ２を有し、前記第１曲率ｒ１が前記第２曲率ｒ２より大きいことを特徴とするアレイ基板。
【請求項１６】
前記第１曲率と前記第２曲率との比ｒ１／ｒ２が１．１〜２であることを特徴とする請求項１５に記載のアレイ基板。
【請求項１７】
前記屈曲部の前記第３内側縁は、前記第１側部の第１内側縁及び前記底部の第２内側縁に対して実質的に平行でなく、前記屈曲部の前記第３外側縁は、前記第１側部の第１外側縁及び前記底部の第２外側縁に対して実質的に平行でないことを特徴とする請求項１５に記載のアレイ基板。
【請求項１８】
前記半導体層は、第２側部をさらに含み、前記底部は、前記第１側部と前記第２側部との間に位置することを特徴とする請求項１５に記載のアレイ基板。
【請求項１９】
前記半導体層が実質的にＵ字形状であることを特徴とする請求項１５に記載のアレイ基板。
【請求項２０】
前記半導体層は、両端が前記第２側部及び前記底部にそれぞれ接続される他の屈曲部をさらに含むことを特徴とする請求項１８に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルのアレイ基板に関し、特に、内外側縁の曲がり具合に差がある屈曲部を有する半導体層を備えるアレイ基板に関するものである。
【背景技術】
【０００２】
現代人にとって、仕事、学習や娯楽に必要不可欠な表示パネルを備える電子製品は、スマートフォン（ＳｍａｒｔＰｈｏｎｅ）、タブレットＰＣ（Ｐａｄ）、ノートパソコン（Ｎｏｔｅｂｏｏｋ）、モニター（Ｍｏｎｉｔｏｒ）、テレビ（ＴＶ）など、多くの関連製品を含む。表示パネルの中で、液晶表示パネルが最も普及している。大多数の応用に用いられる液晶表示パネルは、コンパクト、軽量、携帯性、安価、高信頼性及び目に優しいという性能があるので、陰極線管（ＣＲＴ）モニターの代わりに、最も広く使用されているディスプレイとなるとともに、サイズ、形状、解像度、など幅広い選択が提供される。
【０００３】
現在の液晶表示パネルのうち、薄膜トランジスタの技術を利用した液晶ディスプレイ（ＴＦＴ−ＬＣＤ）は、アモルファスシリコンＴＦＴ（ａ−Ｓｉ  ＴＦＴ）と低温ポリシリコンＴＦＴ（ＬＴＰＳ  ＴＦＴ）に分類される。ａ−Ｓｉ  ＴＦＴに比べ、ＬＴＰＳ  ＴＦＴのキャリア移動度（ｍｏｂｉｌｉｔｙ）が１００倍高く（＞１００ｃｍ２／Ｖｓ）、ガラス基板上にＣＭＯＳを直接形成することが可能である。ａ−Ｓｉ  ＴＦＴ−ＬＣＤと比較すると、ＬＴＰＳ  ＴＦＴ−ＬＣＤは、応答速度が速いとともに、高輝度、高開口率、高解像度及び低消費電力などの特徴がある。また、ＬＴＰＳ  ＴＦＴ−ＬＣＤは、高密度レイアウトの特徴により、有機ＥＬ（ＯＬＥＤ）パネルに適用されると、高輝度及び高画質を有するＯＬＥＤを実現しやすくなり、有機ダイオードの長寿命化を実現することができる。
【０００４】
また、表示パネルの製造時に、製造工程の細部に、例えば、金属層及び半導体層などの各層をパターニングするときに（リソグラフィ及びエッチング）断線しないように細心の注意を払う以外、良い且つ安定した電気的特性を有する表示パネルを得るために、製造後の表示パネルも例えば抵抗や容量など各規格の製品要求を満たす必要がある。表示パネルの設計不良により、歩留まり率及び信頼性の低下をもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の点に鑑みてなされたものであって、アレイ基板上の半導体層の屈曲部の特殊な設計により抵抗を低減させて、表示パネルの電気的表現を向上させ、良い且つ安定した電気的特性を有する表示パネルを得ることができる。
【課題を解決するための手段】
【０００６】
上述した目的を達成するために、本発明のアレイ基板は、基材と、アレイ基板に位置する第１トランジスタと第２トランジスタとを含み、第１トランジスタと第２トランジスタとは、互いに電気的に接続されるとともに、半導体層を共有し、半導体層は、第１側部と、第１側部に接続される屈曲部と、屈曲部に接続される底部とを少なくとも含み、屈曲部は、所定方向に屈曲する第３外側縁と、第３外側縁と同一方向に屈曲する第３内側縁とを有し、第１側部の第１外側縁の延長線と、底部の第２外側縁の延長線と、屈曲部の第３外側縁との間に第１領域が形成され、第１側部の第１内側縁の延長線と、底部の第２内側縁の延長線と、屈曲部の第３内側縁との間に第２領域が形成され、第１領域の面積が第２領域の面積よりも小さい。
【０００７】
上述した目的を達成するために、本発明のアレイ基板は、基材と、アレイ基板に位置する第１トランジスタと第２トランジスタとを含み、第１トランジスタと第２トランジスタとは、互いに電気的に接続されるとともに、半導体層を共有し、半導体層は、第１側部と、第１側部に接続される屈曲部と、屈曲部に接続される底部とを少なくとも含み、屈曲部は、所定方向に屈曲する第３外側縁と、第３外側縁と同一方向に屈曲する第３内側縁とを有し、屈曲部の第３外側縁が第１曲率ｒ１を有し、屈曲部の第３内側縁が第２曲率ｒ２を有し、第１曲率ｒ１が第２曲率ｒ２より大きい。
【発明の効果】
【０００８】
本発明の表示パネルのアレイ基板によれば、アレイ基板上の半導体層の屈曲部の特殊な設計により抵抗を低減させ、且つ接続される非屈曲部（例えば、直線部）との抵抗値の差を小さくすることによって、半導体層全体の抵抗値がより均一になり、表示パネルの電気的表現を向上させ、良い且つ安定した電気的特性を有する表示パネルを得ることができる。さらに、屈曲部の特殊な設計により過剰エッチングによる断線が発生しにくく、製品の歩留まり率を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施例に係る表示パネルを示す概略図である。
【図２】本発明の一実施例に係る表示パネルを示す上面図である。
【図３】本発明の第１の実施例に係る表示パネルのアレイ基板の底部の一部を示す上面図である。
【図４Ａ】図３に示す第１トランジスタの一部を示す拡大図であり、第１側部及び第１側部に接続される屈曲部の関連側縁の符号を示すものである。
【図４Ｂ】図３に示す第１トランジスタの一部を示す拡大図であり、第２側部及び第２側部に接続される屈曲部の関連側縁の符号を示すものである。
【図５】本発明の第１の実施例に係る表示パネルのアレイ基板の底部の他の一部を示す上面図である。
【図６】トランジスタの半導体層を示す概略図である。
【図７】本発明の第２の実施例に係る表示パネルのアレイ基板の底部の一部を示す上面図である。
【図８】第７図に示す屈曲部の内外側縁の曲率の測定方法を示す概略図である。
【発明を実施するための形態】
【００１０】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施例を例示し、図面を参照しながら、詳細に説明する。
【００１１】
本発明の実施例に係る表示パネルのアレイ基板は、例えば、低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−ｓｉｌｉｃｏｎ，ＬＴＰＳ）の液晶表示パネルのアレイ基板（薄膜トランジスタ基板）であるが、これに限定されない。
【００１２】
以下、図面を参照しつつ、実施態様について詳細に説明する。ここで説明しておきたいのは、本発明の実施例において開示されている構造の詳細は、詳細な説明を目的とするに過ぎず、本発明の保護範囲を限定するものではない。実施例において、同一又は類似の要素には同一又は類似の符号を付与する。また、本発明の全ての実施例において具体的に説明されていない場合もある。本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修正を付加することは可能である。なお、添付図面は、本発明の技術的特徴を強調するために簡略化されている。図中で用いられているサイズ及び比は、実際の製品の寸法に基づいておらず、本発明の保護範囲を限定するものではない。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【００１３】
なお、明細書及び特許請求の範囲において請求項の要素を修飾する「第１」、「第２」、「第３」等の序数詞を使用の使用は、いかなる優先権、順位、または各要素間の順序または方法が実行される工程順序も暗示しないが、標識となって、同じ名称を有する（異なる序数詞を有する）異なる要素を区別する。
【００１４】
図１は、本発明の一実施例に係る表示パネルを示す概略図である。表示パネルは、第１基板１１と、第２基板１２と、第１基板１１と第２基板１２との間に位置する表示層１３とを含む。第１基板１１及び第２基板１２は、例えば、それぞれ、アレイ基板（例えば、薄膜トランジスタ（ＴＦＴ）基板）及びカラーフィルタ基板（ＣＦ  ｓｕｂｓｔｒａｔｅ）である。図２は、本発明の一実施例に係る表示パネルを示す上面図である。アレイ基板は、互いに交差して配置された複数のゲート線ＧＬ及び複数のデータ線ＤＬを含み、隣接する２つのゲート線ＧＬ及び隣接する２つのデータ線ＤＬによって一つの画素（Ｐｉｘｅｌ）ＰＸが定義される。一実施例において、一つの画素は、電気的に接続される第１トランジスタＴ１と第２トランジスタＴ２とを有し、少なくとも１つのトランジスタのドレンＤとデータ線ＤＬと直列に接続される。
【００１５】
実施態様における関連構成をより詳しく表示及び説明するために、下記図は、表示装置をアレイ基板（例えば、ＴＦＴ基板）の底側から観察した様子を示している。
【００１６】
図３は、本発明の第１の実施例に係る表示パネルのアレイ基板の底部の一部を示す上面図である。表示パネルのアレイ基板は、例えば薄膜トランジスタ基板である。本実施例において、アレイ基板は、基材Ｓ１と、基材Ｓ１上に位置して直列に接続される第１トランジスタＴ１と第２トランジスタＴ２とを含んでいる。第１トランジスタＴ１と第２トランジスタＴ２とは、互いに電気的に接続されるとともに、半導体層１００を共有している。半導体層１００は、例えば、ポリシリコン層である。
【００１７】
第１トランジスタＴ１と第２トランジスタＴ２の相対位置は、実際的応用において回路の設計要求に応じて変更されてもよい。第１トランジスタＴ１と第２トランジスタＴ２とを接続する半導体層１００のパターンは、第１トランジスタＴ１と第２トランジスタＴ２のレイアウトによって決められ、例えばＬ字形状や略Ｌ字形状、図３に示すＵ字形状や略Ｕ字形状、又は他の形状であってもよく、第１トランジスタＴ１と第２トランジスタＴ２とを接続することが可能なパターンであればよい。本発明の実施例によれば、屈曲部を有する半導体層１００に特殊な設計を施すことにより、屈曲部の抵抗を低減させ、半導体層１００の直線部及び屈曲部のそれぞれの抵抗値がより均一になることが可能である。
【００１８】
一実施例において、半導体層１００は、第１トランジスタＴ１又は第２トランジスタＴ２から延びる第１側部１１０と、第１側部１１０に接続される屈曲部１０１と、屈曲部１０１に接続される底部１３０とを少なくとも含んでいる。図４Ａは、図３に示す第１トランジスタＴ１の一部を示す拡大図であり、第１側部１１０及びそれに接続される屈曲部１０１の関連側縁の符号を示す図である。図３及び図４を同時に参照する。
【００１９】
図４Ａに示すように、第１側部１１０の第１外側縁の延長線Ｌ１ＳＯと、底部１３０の第２外側縁の延長線ＬＢＯと、屈曲部１０１の第３外側縁（ｏｕｔｅｒ  ｅｄｇｅ）ＥＣＯとの間に第１領域（ａ  ｆｉｒｓｔ  ｒｅｇｉｏｎ  ｈａｖｉｎｇ  ａ  ｆｉｒｓｔ  ａｒｅａ）Ａ１が形成されている。第１側部１１０の第１内側縁の延長線Ｌ１ＳＩと、底部１３０の第２内側縁の延長線ＬＢＩと、屈曲部１０１の第３内側縁（ｉｎｎｅｒ  ｅｄｇｅ）ＥＣＩとの間に第２領域Ａ２が形成されている。本実施例において、第１領域Ａ１の面積が第２領域Ａ２の面積よりも小さい。
【００２０】
一実施例において、第１領域Ａ１の面積と第２領域Ａ２の面積との比（Ａ１／Ａ２）が０．２〜０．７である。
【００２１】
また、本実施例において、屈曲部１０１の第３内側縁ＥＣＩは、第１側部１１０の第１内側縁Ｅ１ＳＩに実質的に平行でないとともに、底部１３０の第２内側縁ＥＢＩにも実質的に平行でない。屈曲部１０１の第３外側縁ＥＣＯは、第１側部１１０の第１外側縁Ｅ１ＳＯに実質的に平行でないとともに、底部１３０の第２外側縁ＥＢＯにも実質的に平行でない。
【００２２】
一実施例において、第１側部１１０は、底部１３０に実質的に垂直である。図３に示すように、底部１３０の第２内側縁ＥＢＩは、第１側部１１０の第１内側縁Ｅ１ＳＩに実質的に垂直であり、底部１３０の第２外側縁ＥＢＯは、第１側部１１０の第１外側縁Ｅ１ＳＯに実質的に垂直である。図３に示す実施態様では、第１側部１１０と底部１３０は、実質的にＬ字形状を呈しているが、これに限定されず、９０度より大きい又は小さい角度になるように形成されてもよい。第１側部１１０と底部１３０は、実際的応用において第１トランジスタＴ１と第２トランジスタＴ２の位置、及びそれらトランジスタが共有する半導体層１００の配置条件に応じて、修正や変更して配置されてもよい。
【００２３】
図３に示す実施例において、半導体層１００は、第２側部１２０をさらに含んでいる。底部１３０は、第１側部１１０と第２側部１２０との間に位置し、一端が屈曲部１０１に接続され、他端が他の屈曲部１０２を介して第２側部１２０に接続されている。
【００２４】
図４Ｂは、図３に示す第１トランジスタＴ１の一部を示す拡大図であり、第２側部及び第２側部１２０に接続される屈曲部１０２の関連側縁の符号を示すものである。図３及び図４Ｂを合わせて参照する。屈曲部１０２の両端は、それぞれ、第２側部１２０及び底部１３０に接続されている。図３に示す半導体層１００の第１側部１１０、底部１３０及び第２側部１２０は、実質的にＵ字形状を呈しているが、これに限定されない。図４Ｂに示すように、第２側部１２０は第１側部１１０に実質的に平行である。ここで、第２側部１２０の第４内側縁Ｅ２ＳＩは、第１側部１１０の第１内側縁Ｅ１ＳＩに実質的に平行であり、第２側部１２０の第４外側縁Ｅ２ＳＯは、第１側部１１０の第１外側縁Ｅ１ＳＯに実質的に平行である。
【００２５】
また、第２側部１２０は、底部１３０に実質的に垂直である。ここで、底部１３０の第２内側縁ＥＢＩは、第２側部１２０の第４内側縁Ｅ２ＳＩに実質的に垂直であり、底部１３０の第２外側縁ＥＢＯは、第２側部１２０の第４外側縁Ｅ２ＳＯに実質的に垂直である。
【００２６】
同様に、図４Ｂに示すように、第２側部１２０の第４外側縁の延長線Ｌ２ＳＯと、底部１３０の第２外側縁の延長線ＬＢＯと、屈曲部１０２の第３外側縁（ｏｕｔｅｒ  ｅｄｇｅ）ＥＣ’Ｏとの間に第３領域Ａ３が形成されている。第２側部１２０の第４内側縁の延長線Ｌ２ＳＩと、底部１３０の第２内側縁の延長線ＬＢＩと、屈曲部１０２の第３内側縁（ｉｎｎｅｒ  ｅｄｇｅ）ＥＣ’Ｉとの間に第４領域Ａ４が形成されている。本実施例において、第３領域Ａ３の面積が第４領域Ａ４の面積よりも小さい。
【００２７】
一実施例において、第３領域Ａ３の面積と第４領域Ａ４の面積との比（Ａ３／Ａ４）が０．２〜０．７である。また、第１領域Ａ１の面積が、第３領域Ａ３の面積に等しくても等しくなくてもよい。第２領域Ａ２の面積が、第４領域Ａ４の面積に等しくても等しくなくてもよい。
【００２８】
図５は、本発明の第１の実施例に係る表示パネルのアレイ基板の底部の他の一部を示す上面図である。図５は、図３と共通の構成要素については同一の符号を付する。ＬＴＰＳ液晶表示パネルで本実施例を応用する場合、第１トランジスタＴ１はゲートＧＥを有し、第１側部１１０はゲートＧＥ上に第１の幅Ｗ１を有し、底部１３０は第２の幅Ｗ２を有している。一実施例において、第１の幅Ｗ１が第２の幅Ｗ２より小さい（Ｗ１＜Ｗ２）。実際的応用においてこれに限定されないことは言うでもなく、第１の幅Ｗ１が第２の幅Ｗ２より大きくなるように形成されてもよい（Ｗ１＞Ｗ２）。さらに、屈曲部１０１は第３の幅Ｗ３を有し、第３の幅Ｗ３が（第１の幅Ｗ１２＋第２の幅Ｗ２２）０．５よりも大きい。
【００２９】
また、図５に示すように、半導体層１００は拡大部１５０をさらに含み、拡大部１５０は第４の幅Ｗ４を有している。一実施例において、拡大部１５０は、第１トランジスタＴ１のドレンＤに対応している。半導体層１００は第１側部１１０と拡大部１５０との間に位置する接続部１６０を含み、接続部１６０は第５の幅Ｗ５を有している。一実施例において、第５の幅Ｗ５が第１の幅Ｗ１より大きく、且つ第４の幅Ｗ４より小さい（Ｗ１＜Ｗ５＜Ｗ４）。
【００３０】
一実施例において、半導体層１００の拡大部１５０は、ビア（ｖｉａ）１７０を介して金属層に接続されている。ビア１７０は、例えば、拡大部１５０の上表面を露出させるように形成され、又は、拡大部１５０を貫通するように形成されている。ビア１７０は幅Ｗｖを有し、幅Ｗｖが拡大部１５０の第４の幅Ｗ４よりも小さい（Ｗｖ＜Ｗ４）。
【００３１】
図６は、トランジスタの半導体層を示す概略図である。上述したように、第１トランジスタＴ１の第１側部１１０は第１の幅Ｗ１を有し、底部１３０は第２の幅Ｗ２を有している。第１の幅Ｗ１及び第２の幅Ｗ２を用いて三角形を形成する場合、その三角形の斜辺Ｗｓが（第１の幅Ｗ１２＋第２の幅Ｗ２２）０．５に等しい。一実施例において、屈曲部１０１の第３の幅Ｗ３が（第１の幅Ｗ１２＋第２の幅Ｗ２２）０．５よりも大きい。本実施例によれば、屈曲部１０１を、第３外側縁ＥＣＯが比較的に直角に近くなり、第３内側縁ＥＣＩが比較的に丸くなっているように設計する。表示装置に電圧を印加すると、電流は最短経路を流れる（内側縁）。屈曲部１０１の比較的に丸くなっている第３内側縁ＥＣＩの長さが比較的に直角に近い内側縁ＥＣ”Ｉ（図における点線で示された直角に近い屈曲部）の長さより短いため、第３内側縁ＥＣＩを有する屈曲部１０１が抵抗を低減させることができる。また、屈曲部１０１の抵抗が直線部（例えば、第１側部１１０、第２側部１２０）の抵抗より大きいため、本実施例における屈曲部１０１の外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっているような設計は、従来の外側縁及び内側縁が比較的に直角に近い設計と比較すると、抵抗をより低減させることができる。このように、本実施例における屈曲部１０１の外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっているように設計することにより、屈曲部１０１の抵抗と直線部（例えば、第１側部１１０、第２側部１２０）の抵抗との差をより小さくするため、半導体層１００全体の抵抗値がより均一になり、表示パネルの電気的表現を向上させ、良い且つ安定した電気的特性を有する表示パネルを得ることができる。半導体層１００を製作するためのマスクは、本実施例の設計に応じて対応するパターンが作成され、リソエッチングにより本実施例の半導体層１００のパターンが形成され、特に外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっている屈曲部１０１が形成される。
【００３２】
図７は、本発明の第２の実施例に係る表示パネルのアレイ基板の底部の一部を示す上面図である。表示パネルのアレイ基板は、例えば薄膜トランジスタ基板である。図７は、図３と共通の構成要素については同一の符号を付する。なお、当業者は、図７を含む上記関連図面は、Ｕ字形状の半導体層１００を例示して説明するが、本発明は、図に示すＵ字形状の態様に限定されず、実際的応用の条件に応じて、半導体層に対して適切な変化や調整が行われてもよい。本発明は、屈曲部を有する様々な異なる態様を有する半導体層に適用することができる。
【００３３】
第２の実施例において、アレイ基板は、同様に、基材Ｓ１と、基材Ｓ１上に位置して直列に接続される第１トランジスタＴ１と第２トランジスタＴ２とを含み、且つ、第１トランジスタＴ１と第２トランジスタＴ２とは、半導体層１００（例えば、ポリシリコン層）を共有している。半導体層１００は、第１トランジスタＴ１又は第２トランジスタＴ２から延びる第１側部１１０と、第１側部１１０に接続される屈曲部１０１と、屈曲部１０１に接続される底部１３０とを少なくとも含んでいる。
【００３４】
第１の実施例では、屈曲部１０１及びそれに接続される第１側部１１０の関連する内外側縁に対して、関連する外側縁により形成された第１領域Ａ１の面積が関連する内側縁により形成された第２領域Ａ２の面積より小さく形成されるように特殊な設計を施す。第２の実施例では、屈曲部１０１の内外側縁の曲率に対して特殊な設計を施す。このように、屈曲部１０１は、外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっているように形成することによって、抵抗を低減させることが可能である。
【００３５】
図７に示すように、屈曲部１０１は、第３外側縁ＥＣＯが第１曲率ｒ１（即ち、第１曲率半径Ｒ１の逆数１／Ｒ１）を有し、第３内側縁ＥＣＩが第２曲率ｒ２（即ち、第２曲率半径Ｒ２の逆数１／Ｒ２）を有している。第２の実施例において、第１曲率ｒ１が第２曲率ｒ２より大きい。即ち、第１曲率半径Ｒ１＜第２曲率半径Ｒ２より大きい。一実施例において、第１曲率と第２曲率との比ｒ１／ｒ２が１．１〜２である。
【００３６】
実際的応用では、様々な測定方法により屈曲部１０１の第１曲率ｒ１及び第２曲率ｒ２を得ることができる。以下、そのうち１つの測定方法について説明する。図８は、第７図に示す屈曲部１０１の内外側縁の曲率の測定方法を示す概略図である。
【００３７】
まず、第１側部１１０の延長線、例えば第１外側縁の延長線Ｌ１ＳＯ及び第１内側縁の延長線Ｌ１ＳＩを引く。底部１３０の延長線、例えば第２外側縁の延長線ＬＢＯ及び第２内側縁の延長線ＬＢＩを引く。
【００３８】
第１側部１１０の第１外側縁の延長線Ｌ１ＳＯと屈曲部１０１との接点及び底部１３０の第２外側縁の延長線ＬＢＯと屈曲部１０１との接点により、外円弧ＣＯを決める。
第１側部１１０の第１内側縁の延長線Ｌ１ＳＩと屈曲部１０１との接点及び底部１３０の第２内側縁の延長線ＬＢＩと屈曲部１０１との接点により、内円弧ＣＩを決める。
【００３９】
次に、その円弧におけるいずれか２つの弧に対してそれぞれ垂線を引き、２本の垂線の交点は中心である。図８を参照すると、外円弧ＣＯの中心ＯＯ及び内円弧ＣＩの中心ＯＩが示されている。中心と接点との距離は曲率半径である。図８には、第１曲率半径Ｒ１及び第２曲率半径Ｒ２が示されている。曲率半径Ｒを得たから、その逆数が曲率ｒである。
【００４０】
上述したように、本発明の実施例に係る表示おパネルにおけるアレイ基板において、半導体層の屈曲部１０１の内外側縁（即ち、第３内側縁ＥＣＩ及び第３外側縁ＥＣＯ）の曲がり具合に差がある。屈曲部１０１に対して、第１の実施例で説明したように、関連する外側縁により形成された領域の面積が関連する内側縁により形成された領域の面積より小さく形成されるように設計するか（Ａ２＞Ａ１）、又は、第２の実施例で説明したように、第３外側縁ＥＣＯが比較的に直角に近くなり（即ち、曲率ｒ１が比較的に小さい）、第３内側縁ＥＣＩが比較的に丸くなっている（即ち、曲率ｒ２が比較的に大きい）ように設計することによって、抵抗を低減させることができる。また、屈曲部１０１の抵抗が直線部（例えば、第１側部１１０、第２側部１２０）の抵抗より大きいため、上記実施例における屈曲部１０１の外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっているような設計は、従来の外側縁及び内側縁が比較的に直角に近い設計と比較すると、抵抗をより低減させることができる。このように、上記実施例における屈曲部１０１の外側縁が比較的に直角に近くなり、内側縁が比較的に丸くなっているように設計することにより、屈曲部１０１の抵抗と直線部（例えば、第１側部１１０、第２側部１２０）の抵抗との差をより小さくするため、半導体層１００全体の抵抗値がより均一になり、表示パネルの電気的表現を向上させ、良い且つ安定した電気的特性を有する表示パネルを得ることができる。さらに、屈曲部の特殊な設計により過剰エッチングによる断線が発生しにくく、製品の歩留まり率を向上することができる。
【００４１】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば、本発明の精神と範囲を逸脱することなく、いくらかの変更や修正を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００４２】
１１：第１基板
１２：第２基板
１３：表示層
Ｓ１：基材
Ｔ１：第１トランジスタ
Ｔ２：第２トランジスタ
１００：半導体層
１１０：第１側部
Ｅ１ＳＯ：第１外側縁
Ｅ１ＳＩ：第１内側縁
Ｌ１ＳＯ：第１外側縁の延長線
Ｌ１ＳＩ：第１内側縁の延長線
１０１、１０２：屈曲部
ＥＣＯ、ＥＣ’Ｏ：第３外側縁
ＥＣＩ、ＥＣ’Ｉ、ＥＣ’’Ｉ：第３内側縁
１２０：第２側部
Ｅ２ＳＯ：第４外側縁
Ｅ２ＳＩ：第４内側縁
Ｌ２ＳＯ：第４外側縁の延長線
Ｌ２ＳＩ：第４内側縁の延長線
１３０：底部
ＥＢＯ：第２外側縁
ＥＢＩ：第２内側縁
ＬＢＯ：第２外側縁の延長線
ＬＢＩ：第２内側縁の延長線
１５０：拡大部
１６０：接続部
１７０：ビア
Ｄ：ドレン
ＧＥ：ゲート
ＧＬ：ゲート線
ＤＬ：データ線
ＰＸ：画素
Ａ１：第１領域
Ａ２：第２領域
Ａ３：第３領域
Ａ４：第４領域
Ｗ１：第１の幅
Ｗ２：第２の幅
Ｗ３：第３の幅
Ｗ４：第４の幅
Ｗ５：第５の幅
Ｗｖ：ビアの幅
ｒ１：第１曲率
ｒ２：第１曲率
Ｒ１：第１曲率半径
Ｒ２：第２曲率半径
ＣＯ：外円弧
ＯＯ：外円弧の中心
ＣＩ：内円弧
ＯＩ：内円弧の中心
【図１】
0006002265.tif 000002
【図２】
0006002265.tif 000003
【図３】
0006002265.tif 000004
【図４Ａ】
0006002265.tif 000005
【図４Ｂ】
0006002265.tif 000006
【図５】
0006002265.tif 000007
【図６】
0006002265.tif 000008
【図７】
0006002265.tif 000009
【図８】
0006002265.tif 000010