(57)【特許請求の範囲】
【請求項１】
第１の配線と、
前記第１の配線上の第１の絶縁膜と、
前記第１の絶縁膜上の第２の絶縁層と、
前記第１の絶縁膜上の第３の絶縁層と、
前記第２の絶縁層上及び前記第３の絶縁層上の第２の配線と、を有し、
前記第１の配線は、画素部と電気的に接続され、
前記第２の配線は、端子部と電気的に接続され、
前記第２の配線は、前記第１の配線と交差するように設けられ、
前記第２の配線は、前記第２の絶縁層の上面と接する第１の領域と、前記第２の絶縁層の側面と接する第２の領域と、前記第１の絶縁膜の上面と接する第３の領域と、前記第３の絶縁層の側面と接する第４の領域と、前記第３の絶縁層の上面と接する第５の領域と、を有し、
前記第３の領域において、前記第２の配線は、前記第１の絶縁膜を介して前記第１の配線と重なる領域を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の配線と接する前記第２の絶縁層の側面は、傾斜していることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記第２の配線と接する前記第３の絶縁層の側面は、傾斜していることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記半導体装置の断面において、前記第２乃至前記第４の領域における前記第２の配線は、前記第１の配線側へ突出した形状を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路及びそれを有する表示装置に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはＩＣや電気光
学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子として開
発が急がれている。
【０００３】
表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、結晶粒
径が１００ｎｍ以上の多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。ま
た、表示装置のスイッチング素子として、微結晶半導体膜を用いた薄膜トランジスタが用
いられている（特許文献１及び２）。
【０００４】
薄膜トランジスタに代表される半導体素子では、素子の劣化或いは絶縁破壊に繋がる帯電
現象（チャージング）を如何に抑えるかが、半導体装置の作製工程における重要な課題で
ある。
【０００５】
チャージングの発生する原因や環境は極めて複雑で多岐に渡っている。チャージングによ
る劣化又は絶縁破壊を防ぐために、ダイオード（保護ダイオード）や抵抗体等のインピー
ダンス素子を用いた保護回路が用いられている。保護回路により放電経路を確保しておく
ことで、絶縁膜に蓄積された電荷が半導体素子の近傍や配線の交差部で放電するのを防ぎ
、放電のエネルギーによる半導体素子の劣化、又は破壊現象（ＥＳＤ：Ｅｌｅｃｔｒｏ−
Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）を防いでいる（特許文献３）。
【０００６】
また、保護回路を設けることで、信号や電源電圧と共に雑音が入力された場合であっても
、該雑音による後段の回路の誤動作の防止が可能であり、また該雑音による半導体素子の
劣化又は破壊を防いでいる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平４−２４２７２４号公報
【特許文献２】特開２００５−４９８３２号公報
【特許文献３】特公平８−２７５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
非晶質半導体膜をチャネル形成領域に有する薄膜トランジスタは、微結晶半導体膜または
結晶性半導体膜をチャネル形成領域に有する薄膜トランジスタと比較して電界効果移動度
が低い。つまり、電流駆動能力が低い。そのため、非晶質半導体膜を用いた薄膜トランジ
スタにより保護回路を形成するに際して、十分な静電破壊対策をするには面積の大きい薄
膜トランジスタを形成せざるを得ないため、表示装置の狭額縁化を阻害してしまうという
問題がある。また、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜を介してゲー
ト電極または走査線上に形成される非晶質半導体膜には、ソース電極及びドレイン電極が
重畳し且つ電気的に接続している。面積の大きい薄膜トランジスタを形成することで、ゲ
ート電極またはゲート電極に電気的に接続される走査線と、ソース電極またはドレイン電
極、若しくはソース電極またはドレイン電極に電気的に接続される信号線と重なる面積も
増え、走査線及び信号線の間の電気的容量が増大してしまい、消費電力の増大を招くとい
う問題もある。
【０００９】
また、抵抗体を保護回路に用いる場合において、平面上で短絡させる保護回路の場合も同
様に、保護回路の面積を十分にとる必要があり、素子基板における保護回路の占有面積が
大きくなり、表示部の面積が小さくなるという問題がある。
【００１０】
また、表示装置を少ない工程で歩留まりよく作製するためには、画素内に形成されるスイ
ッチング素子と、保護回路とが同時に形成されることが好ましい。
【００１１】
上記課題に鑑み、保護回路の電気的特性を良好にさせ、表示装置における保護回路の占有
面積を小さくすることを目的の一とする。また、薄膜トランジスタを有する表示装置の信
頼性を高めることを目的の一とする。
【課題を解決するための手段】
【００１２】
基板上に形成される第１配線と、第１配線と交差する第２配線と、第１配線及び第２配線
の間に形成される絶縁膜とを有し、第１配線及び第２配線の交差部において、第１配線ま
たは第２配線の一方が、第１配線または第２配線の他方側へ突出することを特徴とする保
護回路である。また、第１配線及び第２配線の間に形成される絶縁膜は、第１配線及び第
２配線の交差部において、凹部または分離部が形成され、当該領域において、第１配線ま
たは第２配線の一方が、第１配線または第２配線の他方側に突出する保護回路である。
【００１３】
また、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複
数の第１配線と、基板上に第２方向に延在する第２配線と、第１配線及び第２配線とを絶
する絶縁膜とが形成される。また、第１配線及び第２配線の交差部において、第１配線ま
たは第２配線の一方が、第１配線または第２配線の他方側へ突出する保護回路である。
【００１４】
また、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複
数の第１配線及び第１コモン線と、基板上に第２方向に延在し、第１方向に並設された複
数の第２配線及び第２コモン線と、第１配線及び第１コモン線、並びに第２配線及び第２
コモン線の間に形成される絶縁膜とを有する。また、第１コモン線及び第２配線の交差部
において、第１コモン線または第２配線の一方が、第１コモン線または第２配線の他方側
へ突出し、第２コモン線及び第１配線の交差部において、第２コモン線または第１配線の
一方が、第２コモン線または第１配線の他方側へ突出する保護回路である。
【００１５】
また、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複
数の第１配線及び第１コモン線と、第１配線及び第１コモン線上に少なくとも形成される
膜と、当該膜上に形成される絶縁膜と、絶縁膜上に形成され、且つ第２方向に延在し、第
１方向に並設された複数の第２配線及び第２コモン線とを有する、また、第１コモン線及
び第２配線の交差部において、第１配線及び第１コモン線上に少なくとも形成される膜に
凹部または分離部が形成され、第２コモン線及び第１配線の交差部において、第１配線及
び第１コモン線上に少なくとも形成される膜に凹部または分離部が形成される保護回路で
ある。
【００１６】
また、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複
数の第１配線及び第１コモン線と、第１配線及び第１コモン線上に少なくとも形成される
膜と、当該膜上に形成され、且つ第２方向に延在し、第１方向に並設された複数の第２配
線及び第２コモン線とを有する。また、第１コモン線及び第２配線の交差部において、第
１配線及び第１コモン線上に少なくとも形成される膜に凹部または分離部が形成され、第
２コモン線及び第１配線の交差部において、第１配線及び第１コモン線上に少なくとも形
成される膜に凹部または分離部が形成されることを特徴とする保護回路である。なお、第
１配線及び第１コモン線上に少なくとも形成される膜としては、絶縁膜、半導体膜等があ
る。
【００１７】
また、基板上に画素部と、画素部の周辺に設けられる周辺部とを有する表示装置であって
、画素部において、薄膜トランジスタと、薄膜トランジスタに接続する画素電極とを有し
、画素部の周辺部において、基板上に形成される第１配線と、第１配線と交差する第２配
線と、第１配線及び第２配線の間に形成される絶縁膜とを有する。また、第１配線及び第
２配線の交差部において、第１配線または第２配線の一方が、第１配線または第２配線の
他方側へ突出する。
【００１８】
また、基板上に画素部と、画素部の周辺に設けられる周辺部とを有する表示装置であって
、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複数の
第１配線と、基板上に第２方向に延在する第２配線と、第１配線及び第２配線の間に形成
される絶縁膜とを有する。また、画素部において、薄膜トランジスタと、薄膜トランジス
タに接続する画素電極とを有し、周辺部であって、且つ第１配線及び第２配線の交差部に
おいて、第１配線または第２配線の一方が、第１配線または第２配線の他方側へ突出する
。
【００１９】
また、基板上に画素部と、画素部の周辺に設けられる周辺部とを有する表示装置であって
、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複数の
第１配線及び第１コモン線と、基板上に第２方向に延在し、第１方向に並設された複数の
第２配線及び第２コモン線と、第１配線及び第１コモン線と、第２配線及び第２コモン線
との間に形成される絶縁膜とを有する。また、画素部において、薄膜トランジスタと、薄
膜トランジスタに接続する画素電極とを有し、周辺部であって、且つ第１コモン線及び第
２配線の交差部において、第１コモン線または第２配線の一方が、第１コモン線または第
２配線の他方側へ突出し、画素部の周辺部であって、且つ第２コモン線及び第１配線の交
差部において、第２コモン線または第１配線の一方が、第２コモン線または第１配線の他
方側へ突出する。
【００２０】
また、基板上に画素部と、画素部の周辺に設けられる周辺部とを有する表示装置であって
、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複数の
第１配線及び第１コモン線と、第１配線及び第１コモン線を覆う絶縁膜と、第１配線及び
第１コモン線を覆う絶縁膜上に少なくとも形成される膜と、少なくとも膜上に形成され、
且つ第２方向に延在し、第１方向に並設された複数の第２配線及び第２コモン線と、を有
する。また、画素部において、薄膜トランジスタと、薄膜トランジスタに接続する画素電
極とを有し、周辺部であって、且つ第１コモン線及び第２配線の交差部において、第１配
線及び第１コモン線を覆う絶縁膜上に少なくとも形成される膜に凹部または分離部が形成
され、画素部の周辺部であって、且つ第２コモン線及び第１配線の交差部において、第１
配線及び第１コモン線を覆う絶縁膜上に少なくとも形成される膜に凹部または分離部が形
成される。
【００２１】
また、基板上に画素部と、画素部の周辺に設けられる周辺部とを有する表示装置であって
、基板上において、第１方向に延在し、第１方向と交差する第２方向に並設された複数の
第１配線及び第１コモン線と、第１配線及び第１コモン線上に少なくとも形成される膜と
、膜上に形成される絶縁膜と、絶縁膜上に形成され、且つ第２方向に延在し、第１方向に
並設された複数の第２配線及び第２コモン線と、を有する。また、画素部において、薄膜
トランジスタと、薄膜トランジスタに接続する画素電極とを有し、周辺部であって、且つ
第１コモン線及び第２配線の交差部において、第１配線及び第１コモン線上に少なくとも
形成される膜に凹部または分離部が形成され、画素部の周辺部であって、且つ第２コモン
線及び第１配線の交差部において、第１配線及び第１コモン線上に少なくとも形成される
膜に凹部または分離部が形成される。
【００２２】
なお、上記構成において、上記第１配線及び第１コモン線を覆う絶縁膜上に少なくとも形
成される膜、または第１配線及び第１コモン線上に少なくとも形成される膜は絶縁膜、半
導体膜、または絶縁膜及び半導体膜の積層である。
【００２３】
第１コモン線または第２配線の一方は、第１コモン線または第２配線の他方へ向けて先細
りしていてもよい。また、第２コモン線または第１配線の一方は、第２コモン線または第
１配線の他方へ向けて先細りしていてもよい。
【００２４】
また、第１コモン線及び第２配線の交差部において、第１コモン線は複数の開口部を有し
てもよい。また、第１配線及び第２コモン線の交差部において、第１配線は複数の開口部
を有してもよい。
【００２５】
また、第１コモン線及び第２の配線の交差部においては、第１コモン線及び第２の配線が
９０°に重なり合う場合に限定されない。また、第２コモン線及び第１の配線の交差部に
おいては、第２コモン線及び第１の配線が９０°に重なり合う場合に限定されない。
【００２６】
また、第１コモン線、第２コモン線は、画素部の周辺部に形成される配線であり、共通電
位配線ともいう。第１コモン線、第２コモン線は、第１配線及び第２配線が静電気等で放
電し、スイッチング素子、代表的には薄膜トランジスタに過電流が流れ、破壊されるのを
防止するための配線である。また、第１コモン線、第２コモン線には、外部から一定電位
の信号が入力される。または、第１コモン線、第２コモン線は、接地電位に接続され、固
定電位となる。
【００２７】
また、ここでは、並設とは、複数のものを並べて設けることをいう。
【００２８】
また、ここでは、凹部とは、ある領域が周りに比べて凹んでいる領域であり、且つ凹みの
底が繋がっている領域である。凹みの底は、凹みを形成する対象物の下の層に達しておら
ず、また、接していない。言い換えると、凹みを形成する対象物の下の層が露出されてい
ない凹みである。また、言い換えると、凹みを形成する対象物の下の層と、凹みを充填す
る層とが接していない凹みである。また、凹みを形成する対象物の下の層と、凹みの内部
に設けられる層とが接していない凹みである。
【００２９】
また、ここでは、開口部とは、凹みが反対側まで突き抜けていてあいている空所のことを
いう。言い換えると、凹みを形成する対象物の下の層が露出されている凹みである。また
、言い換えると、凹みを形成する対象物の下の層と、凹みを充填する層とが接している凹
みである。
【００３０】
また、第１配線はゲート配線であり、第２配線はソース配線であり、第１配線及び第２配
線の交差部において、薄膜トランジスタが形成される。
【００３１】
また、第１配線と、第１コモン線とは、同時に形成されるため、同一の層上に形成される
。また、第２配線と、第２コモン線とは、同時に形成されるため、同一の層上に形成され
る。また、第１配線と、第１コモン線とは、同時に形成されるため、同一の材料で形成さ
れる。また、第２配線と、第２コモン線とは、同時に形成されるため、同一の材料で形成
される。
【００３２】
第１コモン線及び第２配線の交差部において、第１コモン線または第２配線の一方が、第
１コモン線または第２配線の他方側へ突出し、第２配線に高電位が印加された場合、第１
コモン線及び第２配線の間に形成される絶縁膜において、絶縁破壊が生じ、電流は第１コ
モン線へ流れる。また、第２コモン線及び第１配線の交差部において、第２コモン線また
は第１配線の一方が、第２コモン線または第１配線の他方側へ突出し、第１配線に高電位
が印加された場合、第２コモン線及び第１配線の間に形成される絶縁膜において、絶縁破
壊が生じ、電流は第２コモン線へ流れる。この結果、画素部の薄膜トランジスタや、第１
配線及び第２配線の交差部における電荷帯電及びそれに伴う短絡を低減することができる
。
【００３３】
また、上記構成において、第１配線を走査線とし、第２配線を信号線とし、走査線及び信
号線の交差部において、画素電極に接続するスイッチング素子を設けた表示装置としても
よい。走査線と、信号線と同時に形成される第２コモン線との間で保護回路が形成される
。また、信号線と、走査線と同時に形成される第１コモン線との間で保護回路が形成され
る。
【００３４】
また、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、
液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される
素子をその範疇に含んでおり、具体的には有機ＥＬ（エレクトロルミネッセンス）及び無
機ＥＬが含まれる。
【００３５】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一は、該表示装
置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、
該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板
は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極
となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっ
ても良いし、あらゆる形態があてはまる。
【００３６】
なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒ
ｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
なお、本明細書において、なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自
然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定する
ものではないことを付記する。
【発明の効果】
【００３７】
２本の配線（例えば配線及びコモン線）の交差部において保護回路を形成するため、保護
回路の占有面積を小さくすることができる。また、スイッチング素子を有する表示装置の
信頼性を高めることができる。また、表示装置の狭額縁化が可能である。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態の保護回路を有する素子基板を説明する平面図である。
【図２】本実施の形態の保護回路を説明する断面図及び平面図である。
【図３】本実施の形態の保護回路を説明する断面図及び平面図である。
【図４】本実施の形態の保護回路を説明する断面図及び平面図である。
【図５】本実施の形態の保護回路の作製工程を説明する断面図及び平面図である。
【図６】本実施の形態の保護回路の作製工程を説明する断面図及び平面図である。
【図７】本実施の形態の保護回路を説明する断面図及び平面図である。
【図８】本実施の形態の保護回路を説明する断面図である。
【図９】本実施の形態の保護回路を説明する断面図である。
【図１０】本実施の形態の保護回路を説明する断面図及び平面図である。
【図１１】本実施の形態の保護回路を説明する断面図及び平面図である。
【図１２】本実施の形態の保護回路を説明する断面図及び平面図である。
【図１３】本実施の形態の保護回路の作製工程を説明する断面図である。
【図１４】本実施の形態の保護回路の作製工程を説明する平面図である。
【図１５】本実施の形態の保護回路の作製工程を説明する断面図である。
【図１６】本実施の形態の保護回路の作製工程を説明する平面図である。
【図１７】本実施の形態の保護回路の作製工程を説明する断面図である。
【図１８】本実施の形態の保護回路の作製工程を説明する断面図である。
【図１９】本実施の形態の保護回路の作製工程を説明する断面図である。
【図２０】本実施の形態に適用可能な多階調マスクを説明する図である。
【図２１】本実施の形態の保護回路の作製工程を説明する平面図である。
【図２２】本実施の形態の表示パネルを説明する斜視図である。
【図２３】本実施の形態の表示装置を用いた電子機器を説明する斜視図である。
【図２４】本実施の形態の表示装置を用いた電子機器を説明する図である。
【図２５】本実施の形態の表示装置を用いた電子機器を説明する斜視図である。
【発明を実施するための形態】
【００３９】
以下に示す実施の形態について、図面を用いて以下に説明する。但し、本実施の形態は以
下の説明に限定されず、本実施の形態の趣旨及びその範囲から逸脱することなくその形態
及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本実
施の形態は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に
説明する本実施の形態の構成において、同じものを指す符号は異なる図面間で共通して用
いる。
【００４０】
（実施の形態１）
ここでは、保護回路の構造について、以下に示す。なお、図１に示す素子基板１０００に
おいて、第１方向に延在し、第１方向と交差する第２方向に並設された複数の第１配線を
走査線とし、第２方向に延在し、第１方向に並設された複数の第２配線を信号線とする。
画素部に設けられる画素において、画素電極の電位を制御するスイッチング素子が設けら
れるアクティブマトリクス型表示装置の場合、走査線はゲート電極に接続される。または
、走査線の一部がゲート電極として機能する。このため、以下、第１配線をゲート配線１
３０１として示す。また、信号線は、スイッチング素子のソースに接続されることから、
以下、第２配線をソース配線１３０２と示す。しかしながら、第２配線がスイッチング素
子のドレインに接続される場合は、第２配線をドレイン配線とすることができる。
【００４１】
本実施の形態では、図１に示す素子基板１０００において、複数のゲート配線１３０１と
、当該複数のゲート配線と交差する複数のソース配線１３０２と、ゲート配線１３０１及
びソース配線１３０２の交点に設けられたスイッチング素子と、スイッチング素子に接続
される画素電極が形成される。また、スイッチング素子及び画素電極により画素１３０３
を構成する。また、画素がマトリックス状に配置されている領域が画素部１３００である
。また、ゲート配線１３０１及びソース配線１３０２の端部にはゲート配線入力端子部１
３０１ａ、ソース配線入力端子部１３０２ａが設けられる。また、ゲート配線入力端子部
１３０１ａ、ソース配線入力端子部１３０２ａと、画素部との間には、ゲート配線１３０
１と並設され、絶縁膜を介してソース配線と交差する第１コモン線１３１１と、ソース配
線１３０２と並設され、絶縁膜を介してゲート配線と交差する第２コモン線１３１２とが
形成される。また、第１コモン線１３１１の端部には、第１コモン線入力端子部１３００
ａ（単に端子部１３００ａともよぶ）が設けられ、第２コモン線１３１２の端部には、第
２コモン線入力端子部１３００ｂ（単に端子部１３００ｂともよぶ）が設けられ、また、
画素には液晶素子または発光素子が形成される。ゲート配線入力端子部１３０１ａは、ゲ
ート配線に信号を入力するためのＩＣ（半導体集積回路）やＦＰＣが接続される。また、
ソース配線入力端子部１３０２ａは、ソース配線に信号を入力するためのＩＣ（半導体集
積回路）やＦＰＣが接続される。また、第１コモン線入力端子部１３００ａ、第２コモン
線入力端子部１３００ｂには、それぞれＦＰＣが接続され、一定電位が入力される。また
、第１配線及び第２配線に流れる電流がＦＰＣへ出力される。なお、第１コモン線入力端
子部１３００ａ、第２コモン線入力端子部１３００ｂは、接地電位に接続され、固定電位
としてもよい。
【００４２】
また、画素部１３００の周辺部においては、各ゲート配線１３０１及び第２コモン線１３
１２の交差部に保護回路１３１３が設けられており、各ソース配線１３０２及び第１コモ
ン線１３１１の交差部に保護回路１３１４が設けられる。
【００４３】
次に、保護回路１３１３の構造について、以下に示す。
【００４４】
図２は、本実施の形態に示す保護回路１３１３の平面図及び断面図である。図２（Ａ）は
、図２（Ｂ）に示すゲート配線１３０１と第２コモン線１３１２の交差部の平面図におけ
るＡ−Ｂの断面図である。
【００４５】
図２（Ａ）に示すように、基板１００１上にゲート配線１３０１が形成され、ゲート配線
１３０１を覆うように絶縁膜１３２２が形成される。また、ゲート配線１３０１と重畳す
る絶縁膜１３２２には凹部１３２５が形成される。絶縁膜１３２２上には第２コモン線１
３１２が形成される。絶縁膜１３２２の凹部１３２５に第２コモン線１３１２を構成する
材料が充填されるため、第２コモン線１３１２は、ゲート配線１３０１側へ突出している
。言い換えると、絶縁膜１３２２の凹部１３２５の内部に第２コモン線１３１２を構成す
る材料が設けられるため、第２コモン線１３１２は、ゲート配線１３０１側へ突出してい
る。ゲート配線１３０１、凹部を有する絶縁膜１３２２、及び第２コモン線１３１２によ
り保護回路１３１３を構成する。
【００４６】
本実施の形態で示す保護回路１３１３は、ゲート配線１３０１に高電圧がかかった場合、
ゲート配線１３０１及び第２コモン線１３１２の間で絶縁破壊が生じ、電流は第２コモン
線１３１２へ流れる。この結果、画素部の薄膜トランジスタや、ゲート配線１３０１及び
ソース配線１３０２の交差部における電荷帯電及びそれに伴う短絡を低減することができ
る。また、ゲート配線１３０１及び第２コモン線１３１２の交差部において保護回路を構
成しているため、平面において対向する導電膜間で放電させる保護回路と比較して、平面
における保護回路の占有面積を低減することが可能である。
【００４７】
このとき、第２コモン線１３１２は、ゲート配線１３０１側へ先細りことが好ましい。即
ち、絶縁膜１３２２の凹部は、ゲート配線１３０１側が頂点である円錐状や円錐台状、多
角錐状、多角錐台状であることが好ましい。このような形状の凹部に第２コモン線１３１
２が形成されることで、さらにゲート配線１３０１及び第２コモン線１３１２の間での絶
縁破壊が生じやすく、画素部の薄膜トランジスタや、ゲート配線１３０１及びソース配線
１３０２の交差部における電荷帯電及びそれに伴う短絡を低減することができる。
【００４８】
基板１００１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアル
ミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス
基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチッ
ク基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を
設けた基板を適用しても良い。
【００４９】
ゲート配線１３０１及び第１コモン線１３１１は、金属材料で形成される。金属材料とし
てはアルミニウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲー
ト配線１３０１及び第１コモン線１３１１の好適例は、アルミニウム又はアルミニウムと
バリア金属の積層構造体によって形成される。バリア金属としては、チタン、モリブデン
、クロムなどの高融点金属が適用される。バリア金属はアルミニウムのヒロック防止、酸
化防止のために設けることが好ましい。
【００５０】
ゲート配線１３０１及び第１コモン線１３１１は厚さ５０ｎｍ以上３００ｎｍ以下で形成
する。ゲート配線１３０１及び第１コモン線１３１１の厚さを５０ｎｍ以上１００ｎｍ以
下とすることで、後に形成される微結晶半導体膜や配線の段切れ防止が可能である。また
、ゲート配線１３０１及び第１コモン線１３１１の厚さを１５０ｎｍ以上３００ｎｍ以下
とすることで、ゲート配線１３０１及び第１コモン線１３１１の抵抗率を低減することが
可能であり、基板の大面積化が可能である。
【００５１】
なお、ゲート配線１３０１及び第１コモン線１３１１上には半導体膜や配線を形成するの
で、段切れ防止のため端部がテーパー状になるように加工することが望ましい。また、図
示しないがこの工程で容量配線も同時に形成することができる。
【００５２】
絶縁膜１３２２は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化ア
ルミニウム膜、その他の無機絶縁膜、ポリイミド、エポキシ樹脂、アクリル樹脂等の有機
絶縁膜で形成することができる。また、ここでは、絶縁膜１３２２は単層で形成している
が、積層構造としてもよい。
【００５３】
第２コモン線１３１２及びソース配線１３０２は、アルミニウム、銅、若しくは銅、シリ
コン、チタン、ネオジム、スカンジウム、モリブデンなどの、マイグレーション防止金属
、耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または
積層で形成することが好ましい。また、絶縁膜１３２２側をチタン、タンタル、モリブデ
ン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたは
アルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミ
ニウム合金の平面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこ
れらの元素の窒化物で挟んだ積層構造としてもよい。
【００５４】
また、ゲート配線１３３１は、図３（Ａ）乃至（Ｃ）に示すように、第２コモン線１３１
２との交差部において、複数の開口部を有してもよい。図３（Ｂ）は、ゲート配線１３３
１ａに２つの長方形の開口部１３３２ａを有する形態であり、図３（Ｃ）は、ゲート配線
１３３１ｂに２つの多角形の開口部１３３２ｂを有する形態である。ゲート配線１３３１
に開口部を設けると、開口部の間の領域のゲート配線は幅が狭いため突起形状となる。ま
た、ゲート配線１３３１の側面が傾斜を有するように形成すると、図３（Ａ）に示すよう
に、開口部の間の領域のゲート配線１３３１の断面形状が、第２コモン線１３１２側へ向
かって尖った突起状となる。このため、ゲート配線１３３１及び第２コモン線１３１２の
間に設けられる絶縁膜を介して、ゲート配線１３３１及び第２コモン線１３１２は互いに
突出しているため、絶縁破壊が生じやすい。このため、画素部の薄膜トランジスタや、ゲ
ート配線１３３１及びソース配線１３０２の交差部における電荷帯電及びそれに伴う短絡
を低減することができる。
【００５５】
図２及び図３においては、ゲート配線１３０１、１３３１及び第２コモン線１３１２が重
畳する領域においては、凹部を有する絶縁膜が形成されているが、図２及び図３において
、図４に示すように、ゲート配線１３０１及び第２コモン線１３１２が重畳する領域にお
いて、第１絶縁膜及び第２絶縁膜が形成され、第１絶縁膜または第２絶縁膜において複数
の膜に分離され、当該分離された膜の間に分離部１３２８ａがあり、当該分離部１３２８
ａにおいて、第２コモン線１３１２がゲート配線１３０１側へ突出する形態とすることも
できる。
【００５６】
図４（Ａ）に示すように、基板１００１上にゲート配線１３０１が形成され、ゲート配線
１３０１上に第１絶縁膜１３２３が形成される。第１絶縁膜１３２３上であって、ゲート
配線１３０１と重なる領域には、第２絶縁膜１３２７ａ、１３２７ｂが分離され、分離部
１３２８ａがある。即ち、第２絶縁膜１３２７ａ、１３２７ｂが、ゲート配線１３０１上
方で一定の間隔を置いて設けられている。また、第１絶縁膜１３２３、第２絶縁膜１３２
７ａ、１３２７ｂ上に第２コモン線１３１２が形成されている。第２コモン線１３１２は
、分離された第２絶縁膜１３２７ａ、１３２７ｂの側面に接している。第２絶縁膜１３２
７ａ、１３２７ｂが分離された分離部１３２８ａにおいて第２コモン線１３１２が、ゲー
ト配線１３０１側へ突出している。このため、ゲート配線入力端子部１３０１ａを介して
ゲート配線１３０１に静電気等で高電圧がかかった場合、またはスイッチング素子内で静
電気が発生した場合、ゲート配線１３０１及び第２コモン線１３１２の間で絶縁破壊が生
じ、電流は第２コモン線１３１２へ流れる。この結果、画素部のスイッチング素子や、ゲ
ート配線１３０１及びソース配線１３０２の交差部における電荷帯電及びそれに伴う短絡
を低減することができる。
【００５７】
また、第２絶縁膜１３２７ａ、１３２７ｂの側面は傾斜していることが好ましい。この結
果、分離部１３２８ａは、ゲート配線１３０１側へ先細りした形状となるため、ゲート配
線１３０１に高電圧が印加された場合、ゲート配線１３０１及び第２コモン線１３１２で
絶縁破壊をしやすく、ゲート配線１３０１及びソース配線の交差部や、薄膜トランジスタ
における短絡を低減することができる。
【００５８】
ここでは、第２絶縁膜が分離され、第１絶縁膜でゲート配線及び第２コモン線を分離する
形状を示したが、第１絶縁膜が分離され、第２絶縁膜でゲート配線及び第２コモン線を絶
縁する形状としてもよい。
【００５９】
第１絶縁膜１３２３または第２絶縁膜１３２７ａ、１３２７ｂは、絶縁膜１３２２に示す
無機絶縁膜及び有機絶縁膜を適宜用いることができる。なお、図４に示すように、第１絶
縁膜上に分離された第２絶縁膜を形成する場合は、第２絶縁膜を選択的にエッチングでき
るように、各絶縁膜の材料を選択することが好ましい。一例としては、第１絶縁膜を無機
絶縁膜で形成し、第２絶縁膜を有機絶縁膜で形成することができる。
【００６０】
なお、図４（Ａ）及び（Ｂ）においては、ゲート配線が延在する方向に分離され（分離部
１３２８ａ）るが、この代わりに、図４（Ｃ）に示すように、第２コモン線１３１２が延
在する方向に分離され（分離部１３２８ｂ）てもよい。このとき絶縁層１３２７ｃ、１３
２７ｄが形成される。さらには、図４（Ｄ）に示すように、ゲート配線１３０１が延在す
る方向及び第２コモン線１３１２が延在する方向両方に分離され（分離部１３２８ｃ）て
もよい。この場合は、十字状の分離部が形成される。また、絶縁層１３２７ｅ〜１３２７
ｈが形成される。
【００６１】
なお、ここでは、ゲート配線１３０１及び第２コモン線１３１２が重畳する領域に形成さ
れる保護回路１３１３を示したが、第１コモン線１３１１及びソース配線１３０２が重畳
する領域で形成される保護回路１３１４も図２及び図３に示す保護回路の構造と同様の形
状となる。この場合は、図２乃至図４に示すゲート配線１３０１、１３３１を第１コモン
線１３１１とし、第２コモン線１３１２をソース配線１３０２とすればよい。この結果、
第１コモン線１３１１及びソース配線１３０２の間に凹部を有する絶縁膜を形成し、当該
凹部にソース配線が形成されることで、第１コモン線１３１１及びソース配線１３０２の
間での絶縁破壊が生じやすく、画素部のスイッチング素子や、ゲート配線１３０１及びソ
ース配線１３０２の交差部における電荷帯電及びそれに伴う短絡を低減することができる
。
【００６２】
なお、本実施の形態では、画素部に設けられる画素において、画素電極の電位を制御する
スイッチング素子が設けられるアクティブマトリクス型表示装置の形態を元に示したが、
画素にスイッチング素子が設けられないパッシブマトリクス型表示装置の形態においても
、本実施の形態に示す保護回路を設けることができる。この場合は、第１方向に延在し、
第１方向と交差する第２方向に並設された複数の第１配線を行配線または列配線の一方と
し、第２方向に延在し、第１方向に並設された複数の第２配線を行配線または列配線の他
方とすることができる。
【００６３】
本実施の形態の保護回路は、基板の上下方向、即ち基板上に形成される膜の膜厚方向にお
いて絶縁破壊することが可能な構成の保護回路である。このため、保護回路の占有面積を
低減することが可能である。
【００６４】
（実施の形態２）
本実施の形態では、実施の形態１において図２及び図４に示した保護回路の作製方法につ
いて、図５及び図６を用いて示す。
【００６５】
図５（Ｄ）は、ゲート配線１３０１及び第２コモン線１３１２の交差部における平面図で
あり、図５（Ｄ）のＡ−Ｂの断面図を図５（Ｃ）に示す。
【００６６】
図５（Ａ）に示すように、基板１００１上にゲート配線１３０１を形成する。次に、ゲー
ト配線１３０１上に第１絶縁膜１３２３を形成する。次に、第１絶縁膜１３２３上に第２
絶縁膜１３２４を形成する。第１絶縁膜１３２３及び第２絶縁膜１３２４の材料は適宜絶
縁材料を用いればよい。しかしながら、第２絶縁膜１３２４のみを選択的にエッチングで
きるような組み合わせとすることが好ましい。例えば、第１絶縁膜１３２３を無機絶縁膜
で形成し、第２絶縁膜１３２４を感光性樹脂で形成する。この場合、無機絶縁膜としては
、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化窒化アル
ミニウム等があり、感光性樹脂としては、アクリル樹脂、ポリイミド、シロキサンポリマ
ー等がある。このような組み合わせとすることで、第２絶縁膜１３２４を所望の形状に露
光した後現像することで、第１絶縁膜１３２３を露出する凹部を形成することができる。
また、第１絶縁膜１３２３を無機絶縁膜で形成し、第２絶縁膜１３２４を、アクリル樹脂
、ポリイミド、シロキサンポリマー等の非感光性樹脂で形成してもよい。この結果、第２
絶縁膜１３２４を選択的にドライエッチングまたはウエットエッチングすることができる
。
【００６７】
次に、図５（Ｂ）に示すように、第２絶縁膜１３２４を選択的にエッチングし、第１絶縁
膜１３２３を露出する凹部１３２５を形成する。即ち、開口部を有する第２絶縁膜１３２
６を形成する。
【００６８】
次に、図５（Ｃ）に示すように、第１絶縁膜１３２３の露出部及び第２絶縁膜１３２６上
に第２コモン線１３１２を形成する。この結果、ゲート配線１３０１側へ突出した第２コ
モン線１３１２を形成することができる。第２コモン線１３１２はゲート配線１３０１側
へ突出しているため、ゲート配線１３０１及び第２コモン線１３１２の交差部において絶
縁破壊をすることが可能であるため、ゲート配線１３０１に高電圧が印加されても、第２
コモン線１３１２に電流を流すことが可能であるため、画素部におけるスイッチング素子
や配線交差部における短絡を低減することができる。
【００６９】
なお、図５（Ｄ）では、開口部の平面形状を円としたが、楕円、多角形等とすることがで
きる。
【００７０】
次に、図４に示す保護回路の作製方法について、図６を用いて示す。図６に示す第２絶縁
膜１３２７ａ、１３２７ｂが分離されている点が図５と異なる。
【００７１】
図６（Ｄ）のＡ−Ｂの断面図を図６（Ｃ）に示す。
【００７２】
図６（Ａ）に示すように、基板１００１上にゲート配線１３０１を形成する。次に、ゲー
ト配線１３０１上に第１絶縁膜１３２３を形成する。次に、第１絶縁膜１３２３上に第２
絶縁膜１３２４を形成する。
【００７３】
次に、図６（Ｂ）に示すように、第２絶縁膜１３２４を選択的にエッチングし、分離され
た第２絶縁膜１３２７ａ、１３２７ｂを形成する。第２絶縁膜１３２７ａ、１３２７ｂは
分離され、ゲート配線１３０１上に分離部１３２８ａがある。なお、ここでは、第２絶縁
膜１３２４の一部を除去して、第２絶縁膜１３２７ａ、１３２７ｂを形成したが、液滴吐
出法（インクジェット法）で組成物を選択的に吐出し、焼成して、第２絶縁膜１３２７ａ
、１３２７ｂを形成してもよい。
【００７４】
次に、図６（Ｃ）に示すように、第１絶縁膜１３２３の露出部及び第２絶縁膜１３２７ａ
、１３２７ｂ上に第２コモン線１３１２を形成する。この結果、ゲート配線１３０１側へ
突出した第２コモン線１３１２を形成することができる。第２コモン線１３１２はゲート
配線１３０１側へ突出しているため、ゲート配線１３０１及び第２コモン線１３１２の交
差部において絶縁破壊をすることが可能であるため、ゲート配線１３０１に高電圧が印加
されても、第２コモン線１３１２に電流を流すことが可能であるため、画素部における薄
膜トランジスタや配線交差部における短絡を低減することができる。
【００７５】
なお、図６（Ａ）乃至（Ｄ）においては、ゲート配線が延在する方向に分離され（分離部
１３２８ａ）るが、この代わりに、図４（Ｃ）に示すように、第２コモン線１３１２が延
在する方向に分離され（分離部１３２８ｂ）てもよい。さらには、図４（Ｄ）に示すよう
に、ゲート配線１３０１が延在する方向及び第２コモン線１３１２が延在する方向両方に
分離され（分離部１３２８ｃ）てもよい。この場合は、十字状の分離部が形成される。
【００７６】
また、ここでは、ゲート配線１３０１及び第２コモン線１３１２が重畳する領域に形成さ
れる保護回路の作製を示したが、第１コモン線１３１１及びソース配線１３０２が重畳す
る領域で形成される保護回路も図２及び図３に示す保護回路の構造と同様の形状となる。
この場合は、図５及び図６に示すゲート配線１３０１を第１コモン線１３１１とし、第２
コモン線１３１２をソース配線１３０２とすればよい。この結果、第１コモン線１３１１
及びソース配線１３０２の間に凹部を有する絶縁膜を形成し、当該凹部にソース配線が形
成されることで、第１コモン線１３１１及びソース配線１３０２の間での絶縁破壊が生じ
やすく、画素部の薄膜トランジスタや、ゲート配線１３０１及びソース配線１３０２の交
差部における電荷帯電及びそれに伴う短絡を低減することができる。
【００７７】
以上の工程により、基板の上下方向、即ち基板上に形成される膜の膜厚方向において絶縁
破壊することが可能な保護回路を作製することが可能である。この結果、占有面積の小さ
い保護回路を作製することができる。
【００７８】
（実施の形態３）
本実施の形態では、ゲート配線上方に、凹部を有する、または分離された半導体膜が形成
され、半導体膜上方に第２コモン線が形成され、ゲート配線及び第２コモン線の間にゲー
ト配線及び第２コモン線を絶縁化する絶縁膜が形成される保護回路の構造について、図７
乃至図１２を用いて示す。
【００７９】
図７（Ｂ）及び（Ｃ）は、ゲート配線１３０１及び第２コモン線１３１２の交差部におけ
る平面図であり、図７（Ｂ）のＣ−Ｄの断面図を図７（Ａ）に示す。
【００８０】
基板１００１上にゲート配線１３０１が形成され、ゲート配線１３０１を覆うように絶縁
膜１３４１ａ、１３４１ｂが形成される。絶縁膜１３４１ｂ上には、分離された半導体膜
の積層体が形成される。ここでは、非晶質半導体膜１３４４及び一導電型を付与する不純
物元素が添加された半導体膜１３４６の積層体と、非晶質半導体膜１３４５及び一導電型
を付与する不純物元素が添加された半導体膜１３４７の積層体とが、分離され（分離部１
３４８）ている。また、分離部１３４８はゲート配線１３０１上に形成される。なお、分
離部１３４８の形状は、実施の形態１の図４（Ｂ）〜（Ｄ）に示す分離部１３２８ａ〜１
３２８ｃの形状を適宜適用することができる。
【００８１】
また、半導体膜の積層体及び絶縁膜１３４１ｂ上には第２コモン線１３１２ａ〜１３１２
ｃが形成される。半導体膜の積層体が分離された分離部１３４８に第２コモン線１３１２
ａ〜１３１２ｃを構成する材料が充填されるため、第２コモン線１３１２ａ〜１３１２ｃ
は、ゲート配線１３０１側へ突出している。また、絶縁膜１３４１ａ、１３４１ｂによっ
て、ゲート配線１３０１及び第２コモン線１３１２ａ〜１３１２ｃが絶縁されている。
【００８２】
絶縁膜１３４１ａ、１３４１ｂは、実施の形態１に示す絶縁膜１３２２に列挙する材料を
適宜用いることができる。
【００８３】
非晶質半導体膜１３４４、１３４５は、基板上の画素に形成される画素電極のスイッチン
グ素子として薄膜トランジスタやダイオードが形成される場合、薄膜トランジスタやダイ
オードの非晶質半導体膜と同時に形成することができる。非晶質半導体膜１３４４、１３
４５としては、非晶質シリコン膜、非晶質シリコンゲルマニウム膜、非晶質ゲルマニウム
膜等を用いて形成する。
【００８４】
一導電型を付与する不純物元素が添加された半導体膜１３４６、１３４７は、基板上の画
素に形成される画素電極のスイッチング素子として薄膜トランジスタのソース領域及びド
レイン領域と同時に形成することができる。一導電型を付与する不純物元素が添加された
半導体膜１３４６、１３４７としては、ｎチャネル型の薄膜トランジスタを形成する場合
には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素にＰＨ３などの不純
物気体を加えれば良い。また、ｐチャネル型の薄膜トランジスタを形成する場合には、代
表的な不純物元素としてボロンを添加すれば良く、水素化珪素にＢ２Ｈ６などの不純物気
体を加えれば良い。リンまたはボロンの濃度を１×１０１９〜１×１０２１ａｔｏｍｓ／
ｃｍ３とすることで、第２コモン線１３１２ａ〜１３１２ｃとオーミックコンタクトする
ことが可能である。一対の一導電型を付与する不純物元素が添加された半導体膜１３４６
、１３４７は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を
付与する不純物元素が添加された半導体膜１３４６、１３４７は２ｎｍ以上５０ｎｍ以下
の厚さで形成する。一対の一導電型を付与する不純物元素が添加された半導体膜の膜厚を
、薄くすることでスループットを向上させることができる。なお、スイッチング素子とし
てダイオードを用いる場合は、一導電型を付与する不純物元素が添加された半導体膜１３
４６、１３４７として、リンが添加されたｎ型半導体膜またはボロンが添加されたｐ型半
導体膜を形成することができる。
【００８５】
なお、図７（Ｂ）では、分離部１３４８において、保護回路を形成したが、図７（Ｃ）に
示すように、半導体膜の積層に開口部１３４９を形成し、開口部１３４９において、第２
コモン線１３１２ａ〜１３１２ｃを構成する材料を充填してもよい。この結果、第２コモ
ン線１３１２ａ〜１３１２ｃを、半導体膜の積層の開口部１３４９においてゲート配線１
３０１側へ突出させることで、保護回路を形成することができる。
【００８６】
第２コモン線１３１２ａ〜１３１２ｃは、分離部１３４８または開口部１３４９において
ゲート配線１３０１側へ突出しているため、ゲート配線１３０１に高電圧がかかった場合
、ゲート配線１３０１及び第２コモン線１３１２の間で絶縁破壊が生じ、このとき生じる
電流は第２コモン線１３１２へ流れる。この結果、画素部のスイッチング素子や、ゲート
配線１３０１及びソース配線１３０２の交差部における電荷帯電及びそれに伴う短絡を低
減することができる。
【００８７】
また、画素部のスイッチング素子として薄膜トランジスタやダイオードを用いる場合、薄
膜トランジスタやダイオードと形成すると同時に保護回路を形成することができるため、
少ない工程で歩留まり高く表示装置を作製することができる。
【００８８】
図７とは、半導体膜の積層体の積層構造の異なる保護回路について、図８を用いて示す。
【００８９】
図８に示す保護回路は、絶縁膜１３４１ｂと、第２コモン線１３１２ａ〜１３１２ｃの間
に形成される半導体膜の積層体が、微結晶半導体膜１３５１、非晶質半導体膜１３５３、
及び一導電型を付与する不純物元素が添加された半導体膜１３４６の積層体と、微結晶半
導体膜１３５２、非晶質半導体膜１３５４、及び一導電型を付与する不純物元素が添加さ
れた半導体膜１３４７の積層体で形成されている点が、図７と異なる。なお、ここでは、
積層体の間に分離部１３４８がある形態を示したが、分離された半導体膜の積層体の代わ
りに、図７（Ｃ）に示すように、開口部を有する半導体膜の積層体を形成してもよい。
【００９０】
微結晶半導体膜１３５１、１３５２は、微結晶シリコン膜、微結晶シリコンゲルマニウム
膜、微結晶ゲルマニウム膜等を用いて形成する。
【００９１】
微結晶半導体膜とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導
体を含む膜である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体
であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が０．５〜２０
ｎｍの柱状または針状結晶が基板表面に対して法線方向に成長している。また、複数の微
結晶半導体の間に非単結晶半導体が存在している。微結晶半導体の代表例である微結晶シ
リコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側
に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコ
ンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また
、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原
子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンな
どの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結
晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許４
，４０９，１３４号で開示されている。
【００９２】
微結晶半導体膜１３５１、１３５２の厚さは、５ｎｍ以上２００ｎｍ以下、好ましくは５
ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以
上２５ｎｍ以下で形成する。
【００９３】
また、微結晶半導体膜１３５１、１３５２に含まれる酸素濃度、及び窒素濃度は、代表的
には３×１０１９ａｔｏｍｓ／ｃｍ３未満、更に好ましくは３×１０１８ａｔｏｍｓ／ｃ
ｍ３未満、炭素の濃度を３×１０１８ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。酸
素、窒素、または炭素が微結晶半導体膜に混入する濃度を低減することで、微結晶半導体
膜１３５１、１３５２の欠陥の生成を抑制する事ができる。さらには、酸素、または窒素
が微結晶半導体膜中に入っていると、結晶化しにくい。このため、微結晶半導体膜１３５
１、１３５２中の酸素濃度、窒素濃度が比較的低いことで、微結晶半導体膜１３５１、１
３５２の結晶性を高めることができる。
【００９４】
また、微結晶半導体膜１３５１、１３５２に、アクセプターとなる不純物元素を、成膜と
同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。アクセ
プターとなる不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純
物気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化珪素に
混入させると良い。そしてボロンの濃度は、ドナーとなる不純物元素の１０分の１程度、
例えば１×１０１４〜６×１０１６ａｔｏｍｓ／ｃｍ３とすると良い。
【００９５】
非晶質半導体膜１３５３、１３５４は、非晶質半導体膜を用いる。または、フッ素、塩素
等のハロゲンが含まれる非晶質半導体膜を用いる。非晶質半導体膜１３５３、１３５４の
厚さを５０ｎｍ〜２００ｎｍとする。非晶質半導体膜としては、アモルファスシリコン膜
、またはゲルマニウムを含むアモルファスシリコン膜等がある。
【００９６】
微結晶半導体膜１３５１、１３５２に非晶質半導体膜１３５３、１３５４が接すると、微
結晶半導体膜の酸化を低減することが可能である。
【００９７】
以上により、第２コモン線１３１２ａ〜１３１２ｃを、半導体膜の積層体の分離部または
凹部においてゲート配線１３０１側へ突出させることで、保護回路を形成することができ
る。
【００９８】
次に、図７及び図８とは、半導体膜の積層体の積層構造の異なる保護回路について、図９
を用いて示す。
【００９９】
図９に示す保護回路は、絶縁膜１３４１ｂと、第２コモン線１３１２ａ〜１３１２ｃの間
に形成される半導体膜の積層体が、ドナーとなる不純物元素が添加された微結晶半導体膜
１３６１、非晶質半導体膜１３６３、非晶質半導体膜１３６５、及び一導電型を付与する
不純物元素が添加された半導体膜１３６７の積層体と、ドナーとなる不純物元素が添加さ
れた微結晶半導体膜１３６２、非晶質半導体膜１３６４、非晶質半導体膜１３６６、及び
一導電型を付与する不純物元素が添加された半導体膜１３６８の積層体とで形成されてい
る点が、図７及び図８と異なる。なお、ここでは、積層体が分離され（分離部１３４８）
ている形態を示したが、分離された半導体膜の積層体の代わりに、図７（Ｃ）に示すよう
に、開口部を有する半導体膜の積層体を形成してもよい。
【０１００】
ドナーとなる不純物元素が添加された微結晶半導体膜１３６１、１３６２は、図８に示す
微結晶半導体膜１３５１、１３５２にドナーとなる不純物元素が添加されたものである。
ドナーとなる不純物元素としては、リン、砒素、またはアンチモン等がある。
【０１０１】
また、ドナーとなる不純物元素の濃度は、６×１０１５ａｔｏｍｓ／ｃｍ３以上３×１０
１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０
１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１６ａｔｏｍｓ／ｃｍ３以上３×１０
１７ａｔｏｍｓ／ｃｍ３以下であることが好ましい。微結晶半導体膜に含まれるドナーと
なる不純物元素の濃度を上記範囲とすることにより、絶縁膜１３４１ｂ及びドナーとなる
不純物元素が添加された微結晶半導体膜１３６１、１３６２の界面における微結晶半導体
膜の結晶性を高めることが可能であり、ドナーとなる不純物元素が添加された微結晶半導
体膜１３６１、１３６２の抵抗を低減することが可能である。
【０１０２】
ドナーとなる不純物元素が添加された微結晶半導体膜１３６１、１３６２の側面は、分離
部１３４８と接する領域においては、第２コモン線１３１２ａ〜１３１２ｃと接するが、
当該領域以外の側面においては、非晶質半導体膜１３６５、１３６６に覆われている。
【０１０３】
以上により、第２コモン線１３１２ａ〜１３１２ｃを、半導体膜の積層体の分離部１３４
８または凹部においてゲート配線１３０１側へ突出させることで、保護回路を形成するこ
とができる。
【０１０４】
図７乃至図９に適用可能な保護回路の断面構造及び平面構造について、図１０を用いて示
す。ここでは、非晶質半導体膜１３４４及び一導電型を付与する不純物元素が添加された
半導体膜１３４６の積層体と、非晶質半導体膜１３４５及び一導電型を付与する不純物元
素が添加された半導体膜１３４７の積層体が分離されている図７の構造を元に説明するが
、適宜図８及び図９に適用可能である。
【０１０５】
図１０（Ａ）は、図１０（Ｂ）に示す平面図におけるＣ−Ｄの断面図である。図１０（Ａ
）に示すように、基板１００１上に、ゲート配線１３０１が形成され、ゲート配線１３０
１上に、絶縁膜１３４１ａ、１３４１ｂが形成され、絶縁膜１３４１ｂ上に半導体膜の積
層体が形成される。また、半導体膜の積層体及び絶縁膜１３４１ｂ上に絶縁膜１３７２が
形成される。また、絶縁膜１３７２上に第２コモン線１３１２ａ〜１３１２ｃが形成され
る。絶縁膜１３４１ａ、１３４１ｂと、絶縁膜１３７２とにより、ゲート配線１３０１及
び第２コモン線１３１２ａ〜１３１２ｃを絶縁する。また、絶縁膜１３７２により、第２
コモン線１３１２ａ〜１３１２ｃと、半導体膜の積層体とを絶縁する。また、半導体膜の
積層体が分離され、当該分離部１３４８において、第２コモン線１３１２ａ〜１３１２ｃ
はゲート配線１３０１側へ突出している。
【０１０６】
以上により、第２コモン線１３１２ａ〜１３１２ｃを、半導体膜の積層体の分離部または
凹部においてゲート配線１３０１側へ突出させることで、保護回路を形成することができ
る。
【０１０７】
なお、図１０（Ｂ）においては、半導体膜の積層体の分離部１３４８において、第２コモ
ン線１３１２ａ〜１３１２ｃはゲート配線１３０１側に突出しているが、図１０（Ｃ）に
示すように半導体膜の積層体に開口部１３４９が形成され、当該領域おいて、第２コモン
線１３１２ａ〜１３１２ｃがゲート配線１３０１側に突出させることで、保護回路を形成
することができる。
【０１０８】
また、図１０に示す保護回路において、ゲート配線１３０１及び半導体膜の積層体の間に
形成される絶縁膜１３４１ａ、１３４１ｂを設けなくとも良い。この構造について、図１
１を用いて示す。
【０１０９】
図１１（Ａ）は、図１１（Ｂ）に示す平面図におけるＣ−Ｄの断面図である。絶縁膜を介
さずゲート配線１３０１に半導体膜の積層体が接している点が、図１０（Ａ）と異なる点
である。即ち、絶縁膜１３７２は、半導体膜の積層体及びゲート配線１３０１上に形成さ
れている。絶縁膜１３７２により、ゲート配線１３０１及び第２コモン線１３１２ａ〜１
３１２ｃを絶縁する。また、絶縁膜１３７２により、第２コモン線１３１２ａ〜１３１２
ｃと、半導体膜の積層体とを絶縁する。また、半導体膜の積層体の分離部１３４８におい
て、第２コモン線１３１２ａ〜１３１２ｃはゲート配線１３０１側へ突出させることで、
保護回路を形成することができる。
【０１１０】
なお、図１１（Ｂ）においては、半導体膜の積層体の分離部１３４８において、第２コモ
ン線１３１２ａ〜１３１２ｃはゲート配線１３０１側に突出しているが、図１１（Ｃ）に
示すように半導体膜の積層体に開口部１３４９が形成され、当該領域おいて、第２コモン
線１３１２ａ〜１３１２ｃがゲート配線１３０１側に突出させることで、保護回路を形成
することができる。
【０１１１】
次に、図７乃至図１１に示す保護回路に適用可能な構成について、図１２を用いて示す。
図１２（Ａ）に示すように、ゲート配線１３７１は、第２コモン線１３１２ａ〜１３１２
ｃとの交差部において、複数の開口部１３７６を有してもよい。図１２（Ｂ）は、ゲート
配線１３７１に２つの長方形の開口部１３７６を有する形態であり、図１２（Ｃ）は、ゲ
ート配線１３７１に２つの多角形の開口部１３７８を有する形態である。ゲート配線１３
７１に開口部を設けると、開口部の間の領域のゲート配線は幅が狭いため突起形状となる
。また、ゲート配線１３７１の側面が傾斜を有するように形成すると、図１２（Ａ）に示
すように、開口部の間の領域のゲート配線１３７１は断面形状が第２コモン線１３１２ａ
〜１３１２ｃ側へ向かって尖った突起となる。このため、間に設けられる絶縁膜を介して
、ゲート配線１３７１及び第２コモン線１３１２ａ〜１３１２ｃは各々が突出しているた
め、絶縁破壊が生じやすい。このため、画素部の薄膜トランジスタや、ゲート配線１３７
１及びソース配線１３０２の交差部における電荷帯電及びそれに伴う短絡を低減すること
ができる。
【０１１２】
なお、ここでは、半導体膜の積層体の分離部１３７７において、ゲート配線及び第２コモ
ン線各々が突き出しているが、この代わりに半導体膜の積層体に凹部を設け、当該領域に
おいてゲート配線及び第２コモン線各々を突き出す構造としてもよい。
【０１１３】
（実施の形態４）
本実施の形態では、薄膜トランジスタと同時に実施の形態３に示す保護回路を作製する工
程について、以下に示す。なお、本実施の形態では、同一のゲート配線において薄膜トラ
ンジスタ及び保護回路が形成される形態を示す。
【０１１４】
図８に示す保護回路及び薄膜トランジスタの作製工程について、図１３を用いて示す。な
お、図１３の左側において保護回路が形成される領域の断面を示し、右側において画素内
に形成されるスイッチング素子として薄膜トランジスタが形成される領域の断面を示す。
また、図１３の右側は、図１４に示すＱ−Ｒの断面図でもある。なお、本実施の形態では
、画素内に形成されるスイッチング素子として薄膜トランジスタを示したが、薄膜トラン
ジスタの代わりに、ダイオード、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ
）、またはＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅ
ｍｓ）を用いることもできる。
【０１１５】
図１３（Ａ）に示すように、基板１００１上に導電膜１０１１を形成する。導電膜１０１
１としては、実施の形態１に示すゲート配線１３０１、及び第１コモン線１３１１に列挙
した材料を用いて形成することができる。導電膜１０１１は、スパッタリング法、ＣＶＤ
法、めっき法、印刷法、液滴吐出法等を用いて形成する。
【０１１６】
次に、導電膜１０１１上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて導電膜１０１１を所望の形状にエッチングして、図１３（
Ｂ）に示すように、ゲート配線１３０１を形成する。この後、レジストマスクを除去する
。
【０１１７】
次に、ゲート配線１３０１及び基板１００１上にゲート絶縁膜１０２２を形成する。ゲー
ト絶縁膜１０２２としては、実施の形態１に示す絶縁膜１３４１ａ、１３４１ｂに列挙し
た材料を用いて形成することができる。ゲート絶縁膜１０２２は、ＣＶＤ法やスパッタリ
ング法等を用いて形成する。
【０１１８】
次に、ゲート絶縁膜１０２２上に半導体膜を形成する。ここでは、半導体膜として、微結
晶半導体膜１０２３及び非晶質半導体膜１０２４を積層して形成する。微結晶半導体膜１
０２３としては、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウム
を含む堆積性気体と、水素とを混合し、グロー放電プラズマにより、微結晶半導体膜１０
２３を形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の
流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結晶半導体膜を形成す
る。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。
【０１１９】
また、微結晶半導体膜の成膜処理においては、シラン及び水素の他、反応ガスにヘリウム
を加えても良い。ヘリウムは２４．５ｅＶとすべての気体中で最も高いイオン化エネルギ
ーを持ち、そのイオン化エネルギーよりも少し低い、約２０ｅＶの準位に準安定状態があ
るので、放電持続中においては、イオン化にはその差約４ｅＶしか必要としない。そのた
め放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムはプラ
ズマを安定的に維持することができる。また、均一なプラズマを形成することができるの
で、微結晶半導体膜を堆積する基板の面積が大きくなってもプラズマ密度の均一化を図る
効果を奏する。
【０１２０】
非晶質半導体膜１０２４としては、シリコン、またはゲルマニウムを含む堆積性気体を用
いたプラズマＣＶＤ法により非晶質半導体膜を形成することができる。または、シリコン
、またはゲルマニウムを含む堆積性気体に、ヘリウム、アルゴン、クリプトン、ネオンか
ら選ばれた一種または複数種の希ガス元素で希釈して非晶質半導体膜を形成することがで
きる。または、シランガスの流量の１倍以上１０倍以下、更に好ましくは１倍以上５倍以
下の流量の水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上
記水素化半導体膜に、フッ素、塩素、臭素、またはヨウ素等のハロゲンを添加してもよい
。
【０１２１】
微結晶半導体膜１０２３及び非晶質半導体膜１０２４の形成工程においてグロー放電プラ
ズマの生成は、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、ま
たは２０ＭＨｚより大きく１２０ＭＨｚ程度までの高周波電力、代表的には、２７．１２
ＭＨｚ、６０ＭＨｚを印加することで行われる。
【０１２２】
また、非晶質半導体膜１０２４は、ターゲットにシリコン、ゲルマニウム等の半導体を用
いて水素、または希ガスでスパッタリングして形成することができる。
【０１２３】
また、微結晶半導体膜１０２３を形成した後、プラズマＣＶＤ法により非晶質半導体膜１
０２４を３００℃〜４００℃の温度にて成膜することが好ましい。この成膜処理により水
素が微結晶半導体膜１０２３に供給され、微結晶半導体膜１０２３を水素化したのと同等
の効果が得られる。すなわち、微結晶半導体膜１０２３上に非晶質半導体膜１０２４を堆
積することにより、微結晶半導体膜１０２３に水素を拡散させて、ダングリングボンドの
終端をすることができる。
【０１２４】
微結晶半導体膜１０２３の表面に、非晶質半導体膜１０２４、更には水素、窒素、または
ハロゲンを含む非晶質半導体膜を形成することで、微結晶半導体膜１０２３に含まれる結
晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と微結晶粒が接
する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸
化され、酸化珪素が形成される。しかしながら、微結晶半導体膜１０２３の表面に非晶質
半導体膜を形成することで、微結晶粒の酸化を防ぐことができる。また、薄膜トランジス
タへの印加電圧の高い（例えば１５Ｖ程度）表示装置、代表的には液晶表示装置において
、非晶質半導体膜の膜厚を厚く形成すると、ドレイン耐圧が高くなり、薄膜トランジスタ
に高い電圧が印加されても、薄膜トランジスタが劣化することを回避することができる。
【０１２５】
非晶質半導体膜１０２４は、エネルギーギャップが、微結晶半導体膜１０２３に比べて大
きく、また抵抗率が高く、移動度が微結晶半導体膜１０２３の１／５〜１／１０と低い。
このため、後に形成される薄膜トランジスタにおいて、ソース領域及びドレイン領域と、
微結晶半導体膜１０２３との間に形成される非晶質半導体膜１０２４は高抵抗領域として
機能し、微結晶半導体膜１０２３がチャネル形成領域として機能する。このため、薄膜ト
ランジスタのオフ電流を低減することができる。当該薄膜トランジスタを表示装置のスイ
ッチング素子として用いた場合、表示装置のコントラストを向上させることができる。
【０１２６】
なお、ここでは、半導体膜として、微結晶半導体膜１０２３及び非晶質半導体膜１０２４
を積層した構造としたが、微結晶半導体膜、または非晶質半導体膜の単層で形成してもよ
い。さらには、結晶性半導体膜を単層で形成してもよい。半導体膜として非晶質半導体膜
の単層を形成することで、図７に示す保護回路の形成が可能である。
【０１２７】
次に、半導体膜上に一導電型を付与する不純物元素が添加された半導体膜１０２５を形成
する（図１３（Ｂ）参照）。一導電型を付与する不純物元素が添加された半導体膜１０２
５としては、シリコン、またはゲルマニウムを含む堆積性気体と、フォスフィンとを用い
たプラズマＣＶＤ法により形成する。
【０１２８】
次に、一導電型を付与する不純物元素が添加された半導体膜１０２５上にレジストを塗布
した後、フォトリソグラフィー工程を用いて形成したレジストマスクを用いて一導電型を
付与する不純物元素が添加された半導体膜１０２５、非晶質半導体膜１０２４、及び微結
晶半導体膜１０２３を所望の形状にエッチングして、図１３（Ｃ）に示すように、薄膜ト
ランジスタを形成する領域において、微結晶半導体膜１０３１、非晶質半導体膜１０３２
、及び一導電型を付与する不純物元素が添加された半導体膜１０３３を形成する。
【０１２９】
また、保護回路を形成する領域において、微結晶半導体膜１３５１、１３５２、非晶質半
導体膜１３５３、１３５４、及び一導電型を付与する不純物元素が添加された半導体膜１
３４６、１３４７を形成する。なお、半導体膜の積層体である微結晶半導体膜１３５１、
非晶質半導体膜１３５３、及び一導電型を付与する不純物元素が添加された半導体膜１３
４６と、積層体である微結晶半導体膜１３５２、非晶質半導体膜１３５４、及び一導電型
を付与する不純物元素が添加された半導体膜１３４７とは、分離部１３４８において、分
離されている。なお、半導体膜の積層体を分離せず、一部がエッチングされている凹部を
設けてもよい。この後レジストマスクを除去する。
【０１３０】
次に、半導体膜の積層体及びゲート絶縁膜１０２２上に導電膜１０３４を形成する。導電
膜１０３４としては、実施の形態１に示すソース配線、第２コモン線１３１２ａ〜１３１
２ｃに列挙した材料を用いて形成することができる。導電膜１０３４は、ＣＶＤ法やスパ
ッタリング法、印刷法、液滴吐出法等を用いて形成する。
【０１３１】
次に、導電膜１０３４上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて導電膜１０３４を所望の形状にエッチングして、図１３（
Ｄ）に示すように、薄膜トランジスタを形成する領域において、ソース配線１３０２及び
ドレイン電極１０４２を形成する。また、保護回路を形成する領域において、第２コモン
線１３１２を形成する。
【０１３２】
次に、レジストマスクを用いて一導電型を付与する不純物元素が添加された半導体膜をエ
ッチングして、ソース領域及びドレイン領域１０４３、１０４４を形成する。なお、当該
エッチング工程において、非晶質半導体膜１０３２の一部もエッチングする。一部エッチ
ングされた、凹部が形成された非晶質半導体膜１０３２を非晶質半導体膜１０４５と示す
。ソース領域及びドレイン領域の形成工程と、非晶質半導体膜の凹部とを同一工程で形成
することができる。非晶質半導体膜１０４５の凹部の深さを、非晶質半導体膜１０４５の
一番膜厚の厚い領域の１／２〜１／３とすることで、ソース領域及びドレイン領域の距離
を離すことが可能であるため、ソース領域及びドレイン領域の間でのリーク電流を低減す
ることができる。この後、レジストマスクを除去する。
【０１３３】
次に、露出している非晶質半導体膜にダメージが入らず、且つ該非晶質半導体膜に対する
エッチングレートが低い条件でドライエッチングしてもよい。この工程により、ソース領
域及びドレイン領域間の非晶質半導体膜１０４５上のエッチング残渣物、レジストマスク
の残渣、及びレジストマスクの除去に用いる装置内の汚染源を除去することが可能であり
、ソース領域及びドレイン領域間の絶縁を確実なものとすることができる。この結果、薄
膜トランジスタのリーク電流を低減することが可能であり、オフ電流が小さく、耐圧の高
い薄膜トランジスタを作製することが可能である。なお、エッチングガスには例えば塩素
を含むガス、フッ素を含むガス等を用いればよい。
【０１３４】
以上の工程により、画素部において薄膜トランジスタを形成する。また、周辺部において
、保護回路を形成することができる。
【０１３５】
次に、図１３（Ｅ）に示すように、第２コモン線１３１２、ソース配線１３０２、ドレイ
ン電極１０４２、ゲート絶縁膜１０２２上に、保護絶縁膜１０５１を形成する。保護絶縁
膜１０５１としては、窒化珪素膜、窒化酸化珪素膜、酸化珪素膜、または酸化窒化珪素膜
を用いて形成することができる。なお、保護絶縁膜１０５１は、大気中に浮遊する有機物
や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい
。
【０１３６】
次に、保護絶縁膜１０５１上に平坦化膜１０５２を形成してもよい。平坦化膜１０５２と
しては、アクリル樹脂、ポリイミド、エポキシ樹脂、シロキサンポリマー等の有機絶縁膜
を用いて形成することができる。ここでは、感光性の有機樹脂を用いて平坦化膜１０５２
を形成する。次に、平坦化膜１０５２を感光した後、現像して、図１３（Ｆ）に示すよう
に、保護絶縁膜１０５１を露出する。次に、平坦化膜１０５２をマスクとして用いて保護
絶縁膜１０５１をエッチングして、ドレイン電極１０４２の一部を露出するコンタクトホ
ールを形成する。
【０１３７】
次に、コンタクトホールに画素電極１０６１を形成する。ここでは、平坦化膜１０５２上
に導電膜を形成した後、導電膜上にレジストを塗布する。次に、フォトマスクを用いたフ
ォトリソグラフィー工程により形成したレジストマスクを用いて導電膜をエッチングして
、画素電極１０６１を形成する。なお、図１３（Ｆ）の右側は図１４のＱ−Ｒにおける断
面図に相当する。
【０１３８】
画素電極１０６１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとも示す。）、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いるこ
とができる。
【０１３９】
また、画素電極１０６１として、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
【０１４０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１４１】
ここでは、画素電極１０６１としては、スパッタリング法によりＩＴＯ膜を成膜した後、
ＩＴＯ膜上にレジストを塗布する。次に、フォトマスクを用いてレジストを露光及び現像
し、レジストマスクを形成する。次に、レジストマスクを用いてＩＴＯ膜をエッチングし
て画素電極１０６１を形成する。この後、レジストマスクを除去する。
【０１４２】
以上により、薄膜トランジスタを形成すると同時に図８に示す保護回路を形成することが
できる。このため、少ない工程で、保護回路及び薄膜トランジスタを有し、表示装置に用
いることが可能な素子基板を形成することができる。また、狭額縁化が可能な素子基板を
作製することができる。
【０１４３】
次に、図９に示す保護回路及び薄膜トランジスタの作製工程について、図１３、図１５及
び図１６を用いて示す。なお、図１５の左側において保護回路が形成される領域の断面を
示し、右側において画素内に形成されるスイッチング素子として薄膜トランジスタが形成
される領域の断面を示す。また、図１５の右側は、図１６に示すＱ−Ｒの断面図でもある
。
【０１４４】
図１３（Ａ）の工程を経て、図１５（Ａ）に示すように、基板１００１上に、ゲート配線
１３０１を形成する。
【０１４５】
次に、ゲート配線１３０１及び基板１００１上にゲート絶縁膜１０２２を形成する。
【０１４６】
次に、ゲート絶縁膜１０２２上に半導体膜を形成する。ここでは、半導体膜として、ドナ
ーとなる不純物元素が添加された微結晶半導体膜１０２６及び非晶質半導体膜１０２７を
積層して形成する。ドナーとなる不純物元素が添加された微結晶半導体膜１０２６の成膜
方法を以下に示す。
【０１４７】
プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体
と、水素とを混合し、グロー放電プラズマにより、ドナーとなる不純物元素が添加された
微結晶半導体膜１０２６を形成する。シリコンまたはゲルマニウムを含む堆積性気体の流
量に対して、水素の流量を１０〜２０００倍、好ましくは５０〜２００倍に希釈して微結
晶半導体膜を形成する。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２
２０℃で行う。また、上記原料ガスと共に、リン、砒素、アンチモン等を含む気体を混合
することで、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６を形成するこ
とができる。ここでは、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６と
しては、シランと、水素及び／または希ガスと共にフォスフィンを混合して、グロー放電
プラズマにより、リンを含む微結晶シリコン膜を形成することができる。
【０１４８】
ドナーとなる不純物元素が添加された微結晶半導体膜１０２６の形成工程においてグロー
放電プラズマの生成は、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．
１２ＭＨｚの高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度までの高周波電
力、代表的には２７．１２ＭＨｚ、６０ＭＨｚを印加することで行われる。
【０１４９】
また、シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ
２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
【０１５０】
なお、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６を形成する代わりに
、ゲート絶縁膜１０２２としてドナーとなる不純物元素が添加された絶縁膜を形成し、そ
の上にドナーとなる不純物元素を含まない半導体膜を形成してもよい。例えば、ドナーと
なる不純物元素（リン、砒素、またはアンチモン）を含む酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜、または窒化酸化珪素膜等をゲート絶縁膜として形成することができる。また
、ゲート絶縁膜１０２２を積層構造とする場合、微結晶半導体膜に接する層または基板１
００１に接する層にドナーとなる不純物元素を添加してもよい。
【０１５１】
ゲート絶縁膜１０２２としてドナーとなる不純物元素が添加された絶縁膜の形成方法とし
ては、ゲート絶縁膜の原料気体と共に、ドナーとなる不純物元素を含む気体を用いてゲー
ト絶縁膜を形成すればよい。例えば、シラン、アンモニア、及びフォスフィンを用いたプ
ラズマＣＶＤ法によりリンを含む窒化珪素膜を形成することができる。また、シラン、一
酸化二窒素、及びアンモニア、並びにフォスフィンを用いたプラズマＣＶＤ法により、リ
ンを含む酸化窒化珪素膜を形成することができる。
【０１５２】
また、ゲート絶縁膜１０２２を形成する前に、成膜装置の反応室内にドナーとなる不純物
元素を含む気体を流し、ゲート絶縁膜１０２２表面及び反応室内壁にドナーとなる不純物
元素を吸着させてもよい。この後、ゲート絶縁膜１０２２を形成した後、微結晶半導体膜
を形成することで、ドナーとなる不純物元素を取り込みながらゲート絶縁膜１０２２及び
微結晶半導体膜が堆積するため、ドナーとなる不純物元素が添加された微結晶半導体膜１
０２６を形成することができる。
【０１５３】
また、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６を形成する前に、成
膜装置の反応室内にドナーとなる不純物元素を含む気体を流し、ゲート絶縁膜１０２２及
び反応室内壁にドナーとなる不純物元素を吸着させてもよい。この後、微結晶半導体膜を
堆積することで、ドナーとなる不純物元素を取り込みながら微結晶半導体膜が堆積するた
め、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６を形成することができ
る。
【０１５４】
なお、ここでは、ドナーとなる不純物元素が添加された微結晶半導体膜１０２６上に非晶
質半導体膜を形成した構造としたが、ドナーとなる不純物元素が添加された微結晶半導体
膜を単層で形成してもよい。
【０１５５】
次に、非晶質半導体膜上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて、非晶質半導体膜１０２７及びドナーとなる不純物元素が
添加された微結晶半導体膜１０２６を所望の形状にエッチングして、図１５（Ｂ）に示す
ように、薄膜トランジスタを形成する領域において、ドナーとなる不純物元素が添加され
た微結晶半導体膜１０３６、及び非晶質半導体膜１０３８を形成する。また、保護回路を
形成する領域において、ドナーとなる不純物元素が添加された微結晶半導体膜１０３５、
及び非晶質半導体膜１０３７を形成する。この後、レジストマスクを除去する。
【０１５６】
次に、半導体膜の積層体及びゲート絶縁膜上に非晶質半導体膜１０２４を形成する。次に
、非晶質半導体膜１０２４上に一導電型を付与する不純物元素が添加された半導体膜１０
２５を形成する。
【０１５７】
次に、一導電型を付与する不純物元素が添加された半導体膜１０２５上にレジストを塗布
した後、フォトリソグラフィー工程を用いて形成したレジストマスクを用いて一導電型を
付与する不純物元素が添加された半導体膜１０２５、非晶質半導体膜１０２４、非晶質半
導体膜１０３７、及びドナーとなる不純物元素が添加された微結晶半導体膜１０３５を所
望の形状にエッチングして、図１５（Ｃ）に示すように、薄膜トランジスタを形成する領
域において、非晶質半導体膜１０３２、及び一導電型を付与する不純物元素が添加された
半導体膜１０３３を形成する。なお、非晶質半導体膜１０３２及び一導電型を付与する不
純物元素が添加された半導体膜１０３３は、図１５（Ｃ）に示すように、ドナーとなる不
純物元素が添加された微結晶半導体膜１０３６及び非晶質半導体膜１０３８に重なる。ま
た、ドナーとなる不純物元素が添加された微結晶半導体膜１０３６の側面が非晶質半導体
膜１０３２に覆われる。
【０１５８】
また、保護回路を形成する領域において、ドナーとなる不純物元素が添加された微結晶半
導体膜１３６１、１３６２、非晶質半導体膜１３６３、１３６４、非晶質半導体膜１３６
５、１３６６、及び一導電型を付与する不純物元素が添加された半導体膜１３６７、１３
６８を形成する。なお、半導体膜の積層体である、ドナーとなる不純物元素が添加された
微結晶半導体膜１３６１、非晶質半導体膜１３６３、非晶質半導体膜１３６５、及び一導
電型を付与する不純物元素が添加された半導体膜１３６７と、積層体であるドナーとなる
不純物元素が添加された微結晶半導体膜１３６２、非晶質半導体膜１３６４、非晶質半導
体膜１３６６、及び一導電型を付与する不純物元素が添加された半導体膜１３６８とは、
分離され（分離部１３４８）ている。なお、半導体膜の積層体を分離せず、一部がエッチ
ングされている凹部を設けてもよい。この後レジストマスクを除去する。
【０１５９】
次に、半導体膜の積層体及びゲート絶縁膜１０２２上に導電膜１０３４を形成する。
【０１６０】
次に、導電膜１０３４上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて導電膜１０３４を所望の形状にエッチングして、図１５（
Ｄ）に示すように、薄膜トランジスタを形成する領域において、ソース配線１３０２及び
ドレイン電極１０４２を形成する。また、保護回路を形成する領域において、第２コモン
線１３１２を形成する。
【０１６１】
次に、レジストマスクを用いて一導電型を付与する不純物元素が添加された半導体膜をエ
ッチングして、ソース領域及びドレイン領域１０４３、１０４４を形成する。また、当該
エッチング工程において、非晶質半導体膜１０３２の一部もエッチングする。一部エッチ
ングされた、凹部が形成された非晶質半導体膜１０３２を非晶質半導体膜１０４５と示す
。ソース領域及びドレイン領域の形成工程と、非晶質半導体膜の凹部とを同一工程で形成
することができる。この後、レジストマスクを除去する。
【０１６２】
次に、露出している非晶質半導体膜１０４５にダメージが入らず、且つ該非晶質半導体膜
１０４５に対するエッチングレートが低い条件でドライエッチングしてもよい。
【０１６３】
以上の工程により、画素部において薄膜トランジスタを形成する。また、周辺部において
、保護回路を形成することができる。
【０１６４】
次に、図１３（Ｅ）及び図１３（Ｆ）に示す工程を経て、図１５（Ｅ）に示すように、保
護絶縁膜１０５１、平坦化膜１０５２、及びドレイン電極に接続する画素電極１０６１を
形成する。なお、図１５（Ｅ）の右側は図１６のＱ−Ｒにおける断面図に相当する。
【０１６５】
以上の工程により、薄膜トランジスタを形成すると同時に図９に示す保護回路を形成する
ことができる。このため、少ない工程で、保護回路及び薄膜トランジスタを有し、表示装
置に用いることが可能な素子基板を形成することができる。また、狭額縁化が可能な素子
基板を作製することができる。
【０１６６】
次に、図１０に示す保護回路及び薄膜トランジスタの作製工程について、図１３、図１７
及び図１８を用いて示す。なお、図１７の左側において保護回路が形成される領域の断面
を示し、右側において画素内に形成されるスイッチング素子として薄膜トランジスタが形
成される領域の断面を示す。
【０１６７】
図１３（Ａ）の工程を経て、図１７（Ａ）に示すように、基板１００１上に、ゲート配線
１３０１を形成する。
【０１６８】
次に、ゲート配線１３０１及び基板１００１上にゲート絶縁膜１０２２を形成する。
【０１６９】
次に、ゲート絶縁膜１０２２上に半導体膜を形成する。ここでは、半導体膜として、非晶
質半導体膜を形成する。なお、ここでは、半導体膜として非晶質半導体膜を単層で形成し
たが、半導体膜として微結晶半導体膜または結晶性半導体膜を単層で形成してもよい。ま
た、図１３に示すように、微結晶半導体膜及び非晶質半導体膜を積層してもよい。
【０１７０】
次に半導体膜上に一導電型を付与する不純物元素が添加された半導体膜を形成する。次に
、一導電型を付与する不純物元素が添加された半導体膜上にレジストを塗布し、フォトリ
ソグラフィー工程を用いて形成したレジストマスクを用いて、非晶質半導体膜及び一導電
型を付与する不純物元素が添加された半導体膜を所望の形状にエッチングして、薄膜トラ
ンジスタを形成する領域において、非晶質半導体膜１０３９、一導電型を付与する不純物
元素が添加された半導体膜１０３３を形成する。また、保護回路を形成する領域において
、非晶質半導体膜１３４４、１３４５、及び一導電型を付与する不純物元素が添加された
半導体膜１３４６、１３４７を形成する。なお、半導体膜の積層体である非晶質半導体膜
１３４４、及び一導電型を付与する不純物元素が添加された半導体膜１３４６と、積層体
である非晶質半導体膜１３４５、及び一導電型を付与する不純物元素が添加された半導体
膜１３６７とは、分離され（分離部１３４８）ている。なお、半導体膜の積層体を分離せ
ず、一部がエッチングされている凹部を設けてもよい。この後、レジストマスクを除去す
る。
【０１７１】
次に、半導体膜の積層体及びゲート絶縁膜上に絶縁膜１０６２ａを形成する。なお、半導
体膜の積層体である非晶質半導体膜１３４４、及び一導電型を付与する不純物元素が添加
された半導体膜１３４６と、積層体である非晶質半導体膜１３４５、及び一導電型を付与
する不純物元素が添加された半導体膜１３４７とは、分離され（分離部１３４８）ている
。また、当該分離部１３４８を絶縁膜１０６２ａが覆う。
【０１７２】
次に、絶縁膜１０６２ａ上にレジストを塗布し、フォトリソグラフィー工程を用いて形成
したレジストマスクを用いて絶縁膜１０６２ａを所望の形状にエッチングして、図１７（
Ｂ）に示すように、薄膜トランジスタが形成される領域の一導電型を付与する不純物元素
が添加された半導体膜１０３３の一部を露出する絶縁膜１０６２ｂを形成する。この後、
レジストマスクを除去する。
【０１７３】
次に、絶縁膜１０６２ｂ及び露出された一導電型を付与する不純物元素が添加された半導
体膜１０３３上に導電膜１０３４を形成する。
【０１７４】
次に、導電膜１０３４上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて導電膜１０３４を所望の形状にエッチングして、図１７（
Ｃ）に示すように、薄膜トランジスタを形成する領域において、ソース配線１３０２及び
ドレイン電極１０４２を形成する。また、保護回路を形成する領域において、第２コモン
線１３１２を形成する。
【０１７５】
次に、レジストマスクを用いて一導電型を付与する不純物元素が添加された半導体膜をエ
ッチングして、ソース領域及びドレイン領域１０４３、１０４４を形成する。また、当該
エッチング工程において、非晶質半導体膜１０３９の一部もエッチングする。一部エッチ
ングされた、凹部が形成された非晶質半導体膜１０３９を非晶質半導体膜１０４５と示す
。ソース領域及びドレイン領域の形成工程と、非晶質半導体膜の凹部とを同一工程で形成
することができる。この後、レジストマスクを除去する。
【０１７６】
以上の工程により、画素部において薄膜トランジスタを形成する。また、周辺部において
、保護回路を形成することができる。
【０１７７】
次に、図１３（Ｅ）及び図１３（Ｆ）に示す工程を経て、図１７（Ｄ）に示すように、保
護絶縁膜１０５１、平坦化膜１０５２、及びドレイン電極１０４２に接続する画素電極１
０６１を形成する。
【０１７８】
以上の工程により、薄膜トランジスタを形成すると同時に図１０に示す保護回路を形成す
ることができる。このため、少ない工程で、保護回路及び薄膜トランジスタを有し、表示
装置に用いることが可能な素子基板を形成することができる。また、狭額縁化が可能な素
子基板を作製することができる。
【０１７９】
次に、図１１に示す保護回路及び薄膜トランジスタの作製工程について、図１３及び１８
を用いて示す。なお、図１８の左側において保護回路が形成される領域の断面を示し、右
側において画素内に形成されるスイッチング素子として薄膜トランジスタが形成される領
域の断面を示す。
【０１８０】
図１３（Ａ）の工程を経て、基板１００１上に、ゲート配線１３０１を形成する。次に、
ゲート配線１３０１及び基板１００１上にゲート絶縁膜１０２２を形成する。
【０１８１】
次に、ゲート絶縁膜１０２２上にレジストを塗布した後、フォトリソグラフィー工程によ
り形成したレジストマスクを用いて、ゲート絶縁膜１０２２の一部をエッチングして、図
１８（Ａ）に示すように、ゲート絶縁膜１０７１を形成する。ここでは、保護回路が形成
される領域において、ゲート配線１３０１を露出させる。この後、レジストマスクを除去
する。
【０１８２】
次に、ゲート絶縁膜１０７１上に半導体膜を形成する。ここでは、半導体膜として、非晶
質半導体膜１０２９を形成する。なお、ここでは、半導体膜として非晶質半導体膜を単層
で形成したが、半導体膜として微結晶半導体膜または結晶性半導体膜を単層で形成しても
よい。また、図１３に示すように、微結晶半導体膜及び非晶質半導体膜を積層してもよい
。
【０１８３】
次に半導体膜上に一導電型を付与する不純物元素が添加された半導体膜１０２５を形成す
る（図１８（Ｂ）参照）。次に、一導電型を付与する不純物元素が添加された半導体膜１
０２５上にレジストを塗布した後、フォトリソグラフィー工程を用いて形成したレジスト
マスクを用いて、非晶質半導体膜１０２９及び一導電型を付与する不純物元素が添加され
た半導体膜１０２５を所望の形状にエッチングして、薄膜トランジスタを形成する領域に
おいて、非晶質半導体膜１０３９、一導電型を付与する不純物元素が添加された半導体膜
１０３３を形成する。また、保護回路を形成する領域において、非晶質半導体膜１３４４
、１３４５、及び一導電型を付与する不純物元素が添加された半導体膜１３４６、１３４
７を形成する。なお、半導体膜の積層体である非晶質半導体膜１３４４、及び一導電型を
付与する不純物元素が添加された半導体膜１３４６と、積層体である非晶質半導体膜１３
４５、及び一導電型を付与する不純物元素が添加された半導体膜１３４７とは、分離され
（分離部１３４８）ている。なお、半導体膜の積層体を分離せず、一部がエッチングされ
ている凹部を設けてもよい。この後、レジストマスクを除去する。
【０１８４】
次に、半導体膜の積層体及びゲート絶縁膜上に絶縁膜１０６２ａを形成する（図１８（Ｃ
）参照）。なお、半導体膜の積層体である非晶質半導体膜１３４４、及び一導電型を付与
する不純物元素が添加された半導体膜１３４６と、積層体である非晶質半導体膜１３４５
、及び一導電型を付与する不純物元素が添加された半導体膜１３４７とは、分離され（分
離部１３４８）ている。また、当該分離部１３４８を絶縁膜１０６２ａが覆う。
【０１８５】
次に、絶縁膜１０６２ａ上にレジストを塗布した後、フォトリソグラフィー工程を用いて
形成したレジストマスクを用いて絶縁膜１０６２ａを所望の形状にエッチングして、図１
８（Ｄ）に示すように、薄膜トランジスタが形成される領域の一導電型を付与する不純物
元素が添加された半導体膜１０３３の一部を露出する絶縁膜１０６２ｂを形成する。この
後、レジストマスクを除去する。
【０１８６】
次に、絶縁膜１０６２ｂ及び露出された一導電型を付与する不純物元素が添加された半導
体膜１０３３上に導電膜１０３４を形成する。
【０１８７】
次に、導電膜１０３４上にレジストを塗布した後、フォトリソグラフィー工程を用いて形
成したレジストマスクを用いて導電膜１０３４を所望の形状にエッチングして、図１８（
Ｅ）に示すように、薄膜トランジスタを形成する領域において、ソース配線１３０２及び
ドレイン電極１０４２を形成する。また、保護回路を形成する領域において、第２コモン
線１３１２を形成する。
【０１８８】
次に、レジストマスクを用いて一導電型を付与する不純物元素が添加された半導体膜をエ
ッチングして、ソース領域及びドレイン領域１０４３、１０４４を形成する。また、当該
エッチング工程において、非晶質半導体膜１０３９の一部もエッチングする。一部エッチ
ングされた、凹部が形成された非晶質半導体膜１０３９を非晶質半導体膜１０４５と示す
。ソース領域及びドレイン領域の形成工程と、非晶質半導体膜の凹部とを同一工程で形成
することができる。この後、レジストマスクを除去する。
【０１８９】
次に、露出している非晶質半導体膜１０４５にダメージが入らず、且つ該非晶質半導体膜
１０４５に対するエッチングレートが低い条件でドライエッチングしてもよい。
【０１９０】
以上の工程により、画素部において薄膜トランジスタを形成する。また、周辺部において
、保護回路を形成することができる。
【０１９１】
次に、図１３（Ｅ）及び図１３（Ｆ）に示す工程を経て、図１８（Ｆ）に示すように、保
護絶縁膜１０５１、平坦化膜１０５２、及びドレイン電極に接続する画素電極１０６１を
形成する。
【０１９２】
以上の工程により、薄膜トランジスタを形成すると同時に、図１１に示す保護回路を形成
することができる。このため、少ない工程で、保護回路及び薄膜トランジスタを有し、表
示装置に用いることが可能な素子基板を形成することができる。また、狭額縁化が可能な
素子基板を作製することができる。
【０１９３】
次に、上記形態とは異なる薄膜トランジスタの作製方法について、図１３、図１９乃至図
２１を用いて説明する。ここでは、多階調マスクを用いて薄膜トランジスタを形成する工
程を示す。なお、図１９の左側において保護回路が形成される領域の断面を示し、右側に
おいて画素内に形成されるスイッチング素子として薄膜トランジスタが形成される領域の
断面を示す。また、図１９の右側は、図２１の右側に示すＱ−Ｒの断面図でもある。
【０１９４】
図１３（Ａ）の工程を経て、基板１００１上に、ゲート配線１３０１を形成する。次に、
ゲート配線１３０１及び基板１００１上にゲート絶縁膜１０２２を形成する。
【０１９５】
次に、図１３（Ｂ）の工程を経てゲート絶縁膜１０２２上に微結晶半導体膜１０２３、非
晶質半導体膜１０２４、及び一導電型を付与する不純物元素が添加された半導体膜１０２
５を順に積層する。なお、微結晶半導体膜１０２３及び非晶質半導体膜１０２４の代わり
に、微結晶半導体膜、非晶質半導体膜、または結晶性半導体膜の単層を成膜してもよい。
【０１９６】
次に、一導電型を付与する不純物元素が添加された半導体膜上にレジストを塗布し、フォ
トリソグラフィー工程により形成したレジストマスクを用いて微結晶半導体膜１０２３、
非晶質半導体膜１０２４、及び一導電型を付与する不純物元素が添加された半導体膜１０
２５を所望の形状にエッチングして、薄膜トランジスタを形成する領域において、微結晶
半導体膜１０７３、非晶質半導体膜１０７４、及び一導電型を付与する不純物元素が添加
された半導体膜１０７５を形成する。また、保護回路を形成する領域において、微結晶半
導体膜１３５１、１３５２、非晶質半導体膜１３５３、１３５４、及び一導電型を付与す
る不純物元素が添加された半導体膜１３４６、１３４７を形成する。この後、レジストマ
スクを除去する（図１９（Ａ）参照）。
【０１９７】
なお、保護回路を形成する領域において、半導体膜の積層体である微結晶半導体膜１３５
１、非晶質半導体膜１３５３、及び一導電型を付与する不純物元素が添加された半導体膜
１３４６と、積層体である微結晶半導体膜１３５２、非晶質半導体膜１３５４、及び一導
電型を付与する不純物元素が添加された半導体膜１３４７とは、分離され（分離部１３４
８）ている。なお、半導体膜の積層体を分離せず、一部がエッチングされている凹部を設
けてもよい。
【０１９８】
次に、図１９（Ｂ）に示すように、ゲート絶縁膜１０２２及び一導電型を付与する不純物
元素が添加された半導体膜１３４６、１３４７、及び１０７５上に導電膜１０３４を形成
する。
【０１９９】
次に、導電膜１０３４上にレジストを塗布する。レジストは、ポジ型レジストまたはネガ
型レジストを用いることができる。ここでは、ポジ型レジストを用いて示す。
【０２００】
次に、多階調マスクを用いて、レジストに光を照射した後現像して、レジストマスク１０
８１を形成する。
【０２０１】
ここで、多階調マスク１５９ａ、１５９ｂを用いた露光について、図２０を用いて説明す
る。
【０２０２】
多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行う
ことが可能なマスクであり、一度の露光及び現像工程により、複数（代表的には二種類）
の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マ
スクを用いることで、フォトマスクの枚数を削減することが可能である。
【０２０３】
多階調マスクの代表例としては、図２０（Ａ）に示すようなグレートーンマスク１５９ａ
、図２０（Ｃ）に示すようなハーフトーンマスク１５９ｂがある。
【０２０４】
図２０（Ａ）に示すように、グレートーンマスク１５９ａは、透光性を有する基板１６３
及びその上に形成される遮光部１６４並びに回折格子１６５で構成される。遮光部１６４
においては、光の透光率が０％である。一方、回折格子１６５はスリット、ドット、メッ
シュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、
光の透光率を制御することができる。なお、回折格子１６５は、周期的なスリット、ドッ
ト、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができ
る。
【０２０５】
透光性を有する基板１６３は、石英等の透光性を有する基板を用いることができる。遮光
部１６４及び回折格子１６５は、クロムや酸化クロム等の光を吸収する遮光材料を用いて
形成することができる。
【０２０６】
グレートーンマスク１５９ａに露光光を照射した場合、図２０（Ｂ）に示すように、遮光
部１６４においては、光透光率１６６は０％であり、遮光部１６４及び回折格子１６５が
設けられていない領域では光透光率１６６は１００％である。また、回折格子１６５にお
いては、１０〜７０％の範囲で調整可能である。回折格子１６５における光の透光率の調
整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能
である。
【０２０７】
図２０（Ｃ）に示すように、ハーフトーンマスク１５９ｂは、透光性を有する基板１６３
及びその上に形成される半透過部１６７並びに遮光部１６８で構成される。半透過部１６
７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることが
できる。遮光部１６８は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成す
ることができる。
【０２０８】
ハーフトーンマスク１５９ｂに露光光を照射した場合、図２０（Ｄ）に示すように、遮光
部１６８においては、光透光率１６９は０％であり、遮光部１６８及び半透過部１６７が
設けられていない領域では光透光率１６９は１００％である。また、半透過部１６７にお
いては、１０〜７０％の範囲で調整可能である。半透過部１６７に於ける光の透光率の調
整は、半透過部１６７の材料により調整により可能である。
【０２０９】
多階調マスクを用いて露光した後、現像することで、図１９（Ｂ）に示すように、膜厚の
異なる領域を有するレジストマスク１０８１を形成することができる。また、保護回路が
形成される領域においては、第２コモン線を形成するためのレジストマスク１０８１を形
成する。
【０２１０】
次に、レジストマスク１０８１により、微結晶半導体膜１０７３、非晶質半導体膜１０７
４、一導電型を付与する不純物元素が添加された半導体膜１０７５、及び導電膜１０３４
をエッチングし分離する。この結果、図１９（Ｃ）に示すような、微結晶半導体膜１０８
３、非晶質半導体膜１０８４、一導電型を付与する不純物元素が添加された半導体膜１０
８５、及び導電膜１０８６を形成することができる。
【０２１１】
次に、レジストマスク１０８１をアッシングする。この結果、レジストの面積が縮小し、
厚さが薄くなる。このとき、膜厚の薄い領域のレジスト（ゲート配線１３０１の一部と重
畳する領域）は除去され、図１９（Ｃ）に示すように、分離されたレジストマスク１０９
１を形成することができる。
【０２１２】
次に、レジストマスク１０９１を用いて、導電膜１０８６をエッチングし分離する。この
結果、図１９（Ｄ）に示すような、ソース配線１３０２、ドレイン電極１０９６を形成す
ることができる。レジストマスク１０９１を用いて導電膜１０８６をウエットエッチング
すると、導電膜１０８６が等方的にエッチングされる。この結果、レジストマスク１０９
１より面積の小さいソース配線１３０２、及びドレイン電極１０９６を形成することがで
きる。また、レジストマスクを用いて導電膜をエッチングして第２コモン線１３１２を形
成する。
【０２１３】
次に、レジストマスク１０９１を用いて、一導電型を付与する不純物元素が添加された半
導体膜１０８５をエッチングして、一対のソース領域１０９３及びドレイン領域１０９４
を形成する。なお、当該エッチング工程において、非晶質半導体膜１０８４の一部もエッ
チングされる。一部エッチングされた非晶質半導体膜を非晶質半導体膜１０９２と示す。
なお、非晶質半導体膜１０９２には凹部が形成される。ソース領域及びドレイン領域の形
成工程と、非晶質半導体膜１０９２の凹部とを同一工程で形成することができる。ここで
は、非晶質半導体膜１０８４の一部が、レジストマスク１０８１と比較して面積が縮小し
たレジストマスク１０９１で一部エッチングされたため、ソース領域１０９３及びドレイ
ン領域１０９４の外側に非晶質半導体膜１０９２が突出した形状となる。また、ソース配
線１３０２、及びドレイン電極１０９６の端部と、ソース領域１０９３及びドレイン領域
１０９４の端部は一致せずずれており、ソース配線１３０２、ドレイン電極１０９６の端
部の外側に、ソース領域１０９３及びドレイン領域１０９４の端部が形成される。この後
、レジストマスク１０９１を除去する。
【０２１４】
次に、露出している非晶質半導体膜１０９２にダメージが入らず、且つ該非晶質半導体膜
１０９２に対するエッチングレートが低い条件でドライエッチングしてもよい。
【０２１５】
図１９（Ｄ）に示すように、ソース配線１３０２、ドレイン電極１０９６の端部と、ソー
ス領域１０９３及びドレイン領域１０９４の端部は一致せずずれた形状となることで、ソ
ース配線１３０２、ドレイン電極１０９６の端部の距離が離れるため、配線間のリーク電
流やショートを防止することができる。このため逆スタガ型の薄膜トランジスタを作製す
ることができる。
【０２１６】
以上の工程により、画素部において薄膜トランジスタを形成する。また、周辺部において
、保護回路を形成することができる。
【０２１７】
次に、図１３（Ｅ）及び図１３（Ｆ）に示す工程を経て、図１９（Ｅ）に示すように、保
護絶縁膜１０５１、平坦化膜１０５２、及びドレイン電極に接続する画素電極１０６１を
形成する。
【０２１８】
以上の工程により、薄膜トランジスタを形成すると同時に保護回路を形成することができ
る。このため、少ない工程で、保護回路及び薄膜トランジスタを有し、表示装置に用いる
ことが可能な素子基板を形成することができる。また、狭額縁化が可能な素子基板を作製
することができる。
【０２１９】
なお、図１３乃至図１９において、ゲート配線１３０１を形成する場合、第２コモン線１
３１２と交差する領域において、複数の開口部を設けてもよい。このような構造とするこ
とで、図１２に示すように、ゲート配線１３０１及び第２コモン線１３１２の交差部にお
いて、ゲート配線の一部を突起状とすることが可能であるため、ゲート配線１３０１及び
第２コモン線１３１２間において、絶縁破壊しやすい構造とすることができる。
【０２２０】
なお、本実施の形態では、薄膜トランジスタとして逆スタガ薄膜トランジスタを用いて示
したが、この代わりにトップゲート薄膜トランジスタを用いることが可能である。その場
合も、薄膜トランジスタのゲート配線と共に、ゲート配線と並列する第１コモン線を形成
し、ソース配線と共に、ソース配線と並列する第２コモン線を形成すればよい。
【０２２１】
（実施の形態５）
次に、表示装置の一形態である表示パネルの構成について、以下に示す。
【０２２２】
図２２に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成された画素
部６０１２と接続している表示パネルの形態を示す。画素部６０１２、保護回路６０１６
、及び走査線駆動回路６０１４が形成された素子基板は、上記実施の形態に示す素子基板
を用いて形成する。非晶質半導体膜を用いた薄膜トランジスタよりも高い電界効果移動度
が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動回路よりも高い
駆動周波数が要求される信号線駆動回路の動作を安定させることができる。なお、信号線
駆動回路６０１３は、単結晶の半導体をチャネル形成領域に用いたトランジスタ、多結晶
の半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩをチャネル形成領
域に用いたトランジスタであっても良い。ＳＯＩを用いたトランジスタにおいては、ガラ
ス基板上に設けられた単結晶半導体層を用いたトランジスタを含む。画素部６０１２と、
信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、各種信
号等が、ＦＰＣ６０１５を介して供給される。信号線駆動回路６０１３及びＦＰＣ６０１
５の間、または信号線駆動回路６０１３及び画素部６０１２の間に、上記実施の形態に示
す保護回路が設けられる。保護回路６０１６は、上記実施の形態で示す保護回路のほか、
薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の
素子によって構成される保護回路を設けてもよい。
【０２２３】
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良い
。
【０２２４】
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が形
成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても
良い。図２２（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形
成された画素部６０２２、保護回路６０２６、及び走査線駆動回路６０２４が形成された
素子基板とＦＰＣ６０２５が接続している表示装置パネルの形態を示す。画素部６０２２
、保護回路６０２６、及び走査線駆動回路６０２４は、上記実施の形態に示す薄膜トラン
ジスタを用いて形成する。信号線駆動回路６０２３は、ＦＰＣ６０２５及び保護回路６０
２６を介して、画素部６０２２と接続されている。画素部６０２２と、信号線駆動回路６
０２３と、走査線駆動回路６０２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６
０２５を介して供給される。ＦＰＣ６０２５及び画素部６０２２の間に、上記実施の形態
に示す保護回路６０２６が設けられる。保護回路６０２６は、上記実施の形態で示す保護
回路のほか、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１
つ又は複数の素子によって構成される保護回路を設けてもよい。
【０２２５】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記実施の形態に示す
薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電
気的に接続するようにしても良い。図２２（Ｃ）に、信号線駆動回路が有するアナログス
イッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に
形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して
貼り合わせる表示装置パネルの形態を示す。画素部６０３２、保護回路６０３６、及び走
査線駆動回路６０３４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。
信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５及び保護回路６０
３６を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路と、
走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介
して供給される。シフトレジスタ６０３３ｂ及びアナログスイッチ６０３３ａの間に、上
記実施の形態に示す保護回路６０３６が設けられる。保護回路６０３６は、上記実施の形
態で示す保護回路のほか、薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から
選択された１つ又は複数の素子によって構成される保護回路を設けてもよい。
【０２２６】
図２２に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部
と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる
。
【０２２７】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法
、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する
位置は、電気的な接続が可能であるならば、図２２に示した位置に限定されない。また、
コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０２２８】
なお、ここで用いる信号線駆動回路は、シフトレジスタとアナログスイッチ有する。また
は、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロ
ワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずし
も設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選
択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても
良い。
【０２２９】
（実施の形態６）
上記実施の形態により得られる素子基板、及びそれを用いた表示装置等は、アクティブマ
トリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電
子機器全てに上記実施の形態を実施できる。
【０２３０】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウン
トディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カー
ステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話ま
たは電子書籍等）などが挙げられる。それらの一例を図２３に示す。
【０２３１】
図２３（Ａ）はテレビジョン装置である。表示パネルを、図２３（Ａ）に示すように、筐
体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面
２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備
えられている。このように、テレビジョン装置を完成させることができる。
【０２３２】
図２３（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が
組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を
介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受
信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもでき
る。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機
２００６により行うことが可能であり、このリモコン操作機２００６にも出力する情報を
表示する表示部２００７が設けられていても良い。
【０２３３】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネ
ルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成にお
いて、主画面２００３を液晶表示パネルで形成し、サブ画面２００８を発光表示パネルで
形成しても良い。また、主画面２００３を発光表示パネルで形成し、サブ画面２００８を
発光表示パネルで形成し、サブ画面２００８は点滅可能とする構成としても良い。
【０２３４】
図２４はテレビ装置の主要な構成を示すブロック図を示している。表示パネル９００には
、画素部９２１が形成されている。信号線駆動回路９２２と走査線駆動回路９２３は、表
示パネル９００にＣＯＧ方式により実装されていても良い。
【０２３５】
その他の外部回路の構成として、映像信号の入力側では、チューナ９２４で受信した信号
のうち、映像信号を増幅する映像信号増幅回路９２５と、そこから出力される信号を赤、
緑、青の各色に対応した色信号に変換する映像信号処理回路９２６と、その映像信号をド
ライバＩＣの入力仕様に変換するためのコントロール回路９２７などを有している。コン
トロール回路９２７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動す
る場合には、信号線側に信号分割回路９２８を設け、入力デジタル信号をｍ個に分割して
供給する構成としても良い。
【０２３６】
チューナ９２４で受信した信号のうち、音声信号は、音声信号増幅回路９２９に送られ、
その出力は音声信号処理回路９３０を経てスピーカ９３３に供給される。制御回路９３１
は受信局（受信周波数）や音量の制御情報を入力部９３２から受け、チューナ９２４や音
声信号処理回路９３０に信号を送出する。
【０２３７】
勿論、本実施の形態はテレビジョン装置に限定されず、パーソナルコンピュータのモニタ
をはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面
積の表示媒体としても様々な用途に適用することができる。
【０２３８】
主画面２００３、サブ画面２００８において、上記実施の形態で説明した素子基板、及び
それを有する表示装置を適用することで、コントラスト等の画像品質を向上させたテレビ
装置の量産性を高めることができる。また、テレビ装置の小型化が可能である。
【０２３９】
図２３（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表
示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては
、上記実施の形態で説明した素子基板、及びそれを有する表示装置を適用することで、コ
ントラスト等の画像品質を向上させた携帯電話機の量産性を高めることができる。また、
携帯電話機の小型化が可能である。
【０２４０】
また、図２３（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を
含んでいる。表示部２４０２に、上記実施の形態に示す素子基板、及びそれを有する表示
装置を適用することにより、コントラスト等の画像品質を向上させたコンピュータの量産
性を高めることができる。また、コンピュータの小型化が可能である。
【０２４１】
図２３（Ｄ）は卓上照明器具であり、照明部２５０１、傘２５０２、可変アーム２５０３
、支柱２５０４、台２５０５、電源２５０６を含む。上記実施の形態の発光装置を照明部
２５０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具また
は壁掛け型の照明器具なども含まれる。上記実施の形態に示す素子基板、及びそれを有す
る表示装置を適用することにより、量産性を高めることができ、安価な卓上照明器具を提
供することができる。また、照明器具の小型化が可能である。
【０２４２】
図２５は上記実施の形態を適用したスマートフォン携帯電話機の構成の一例であり、図２
５（Ａ）が正面図、図２５（Ｂ）が背面図、図２５（Ｃ）が展開図である。スマートフォ
ン携帯電話機は、筐体１１１１及び１１１２二つの筐体で構成されている。スマートフォ
ン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内
蔵し、音声通話以外にも様々なデータ処理が可能である。
【０２４３】
筐体１１１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３
、操作キー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６
、外部接続端子ジャック１１０７、イヤホン端子１００８等を備え、筐体１１１２におい
ては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト
１２０４等により構成されている。また、アンテナは筐体１１１１内部に内蔵されている
。
【０２４４】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２４５】
重なり合った筐体１１１１と筐体１１１２（図２５（Ａ））は、スライドし図２５（Ｃ）
のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込む
ことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一
面上に表面カメラ用レンズ１１０６を備えているため、テレビ電話としての使用が可能で
ある。
【０２４６】
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、
再生等の用途に使用できる。操作キー１１０４では、電話の発着信、電子メール等の簡単
な情報入力、画面のスクロール、カーソル移動等が可能である。
【０２４７】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボー
ド１２０１を用いると便利である。更に、重なり合った筐体１１１１と筐体１１１２（図
２５（Ａ））は、スライドし図２５（Ｃ）のように展開し、携帯情報端末として使用する
場合は、キーボード１２０１、ポインティングディバイス１１０５を用いることで、円滑
な操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル
等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信
が可能である。また、外部メモリスロット１２０２に記録媒体を挿入し、より大量のデー
タ保存及び移動に対応できる。
【０２４８】
筐体１１１２の裏面（図２５（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備
えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
【０２４９】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能
、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０２５０】
上記実施の形態に示す表示装置を適用することにより、量産性を高めることができる。ま
た、スマートフォン携帯電話機の小型化が可能である。
【図１】
0005903175.tif 000002
【図２】
0005903175.tif 000003
【図３】
0005903175.tif 000004
【図４】
0005903175.tif 000005
【図５】
0005903175.tif 000006
【図６】
0005903175.tif 000007
【図７】
0005903175.tif 000008
【図８】
0005903175.tif 000009
【図９】
0005903175.tif 000010
【図１０】
0005903175.tif 000011
【図１１】
0005903175.tif 000012
【図１２】
0005903175.tif 000013
【図１３】
0005903175.tif 000014
【図１４】
0005903175.tif 000015
【図１５】
0005903175.tif 000016
【図１６】
0005903175.tif 000017
【図１７】
0005903175.tif 000018
【図１８】
0005903175.tif 000019
【図１９】
0005903175.tif 000020
【図２０】
0005903175.tif 000021
【図２１】
0005903175.tif 000022
【図２２】
0005903175.tif 000023
【図２３】
0005903175.tif 000024
【図２４】
0005903175.tif 000025
【図２５】
0005903175.tif 000026