(57)【特許請求の範囲】
【請求項１】
共通の入力ノードに接続される第１電極と、共通の出力ノードに接続される第２電極と、前記第１電極および前記第２電極間に電流を流すオン動作を行うか否かを切り替える制御電極と、をそれぞれ有し、オン抵抗の異なる３つ以上のスイッチング素子と、
前記出力ノードから外部の負荷に流れる出力電流を検出する検出回路と、
外部から供給された制御信号が所定の論理値の時に前記複数のスイッチング素子のうちの１つを選択してオン動作を行わせ、前記出力電流が減少するほど、前記制御電極と前記第２電極との間の寄生容量が減少するよう前記スイッチング素子の１つを選択してオン動作を行わせる制御回路と、
を備えるスイッチ回路。
【請求項２】
前記制御回路は、前記出力電流が増加するほど、前記寄生容量が増加するよう前記スイッチング素子の１つを選択してオン動作を行わせる、請求項１に記載のスイッチ回路。
【請求項３】
前記各スイッチング素子は、Ｐ型ＭＯＳトランジスタであり、
前記第１電極は、前記Ｐ型ＭＯＳトランジスタのソースであり、
前記第２電極は、前記Ｐ型ＭＯＳトランジスタのドレインであり、
前記制御電極は、前記Ｐ型ＭＯＳトランジスタのゲートである、
請求項１又は２に記載のスイッチ回路。
【請求項４】
前記複数のＰ型ＭＯＳトランジスタのオン抵抗は互いに異なり、
前記複数のＰ型ＭＯＳトランジスタの前記寄生容量は互いに異なる、
請求項３に記載のスイッチ回路。
【請求項５】
前記検出回路は、前記出力電流に応じた検出値を検出し、前記検出値は、前記入力ノードの入力電圧と前記出力ノードの出力電圧との電圧差であり、
前記制御回路は、前記電圧差が減少して予め定められた第１の規定値と等しくなる毎に、前記寄生容量がより小さくなるよう前記スイッチング素子の１つを選択してオン動作を行わせ、前記電圧差が増加して前記第１の規定値より大きい予め定められた第２の規定値と等しくなる毎に、前記寄生容量がより大きくなるよう前記スイッチング素子の１つを選択してオン動作を行わせる、請求項１から４の何れか１項に記載のスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチ回路に関する。
【背景技術】
【０００２】
携帯機器等に用いられるロードスイッチ（以下、スイッチ回路と称す）は、電源と負荷との間に設けられ、オン又はオフに切り替えられる。負荷は、例えば、ＣＰＵ、メモリ及びカメラなどである。
【０００３】
スイッチ回路では、最大電流を考慮してオン抵抗の小さいＭＯＳＦＥＴ（ＭＯＳトランジスタ）がスイッチング素子として用いられる。ＭＯＳＦＥＴのソースが電源に接続され、ドレインが負荷に接続される。しかし、常に最大電流がＭＯＳＦＥＴに流れるわけではなく、負荷の動作状態（即ちインピーダンス）によっては微小電流が流れる状態が発生する。この状態でスイッチ回路がオンからオフに切り替わる場合を考える。即ち、ＭＯＳＦＥＴのソース電圧とドレイン電圧が電源電圧であり、ゲート電圧が０Ｖから電源電圧に引き上げられ、ＭＯＳＦＥＴがオフ動作する時、負荷へ流れる出力電流が小さいため、ＭＯＳＦＥＴのゲートとドレインとの間の寄生容量にチャージされている残留電荷が負荷に抜けずに残る時間が長い。そのため、ＭＯＳＦＥＴのドレイン電圧であるスイッチ回路の出力電圧は、過渡的にゲート電圧（電源電圧）から寄生容量の両端の電圧だけ持ち上がった電圧となるので、電源電圧より増加する。これにより、負荷が誤動作する可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２４３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、負荷の動作状態によらず、オンからオフに切り替わる時に出力電圧の増加を抑制できるスイッチ回路を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、スイッチ回路は、複数のスイッチング素子と、検出回路と、制御回路と、を備える。前記複数のスイッチング素子は、共通の入力ノードに接続される第１電極と、共通の出力ノードに接続される第２電極と、前記第１電極および前記第２電極間に電流を流すオン動作を行うか否かを切り替える制御電極と、をそれぞれ有する。前記検出回路は、前記出力ノードから外部の負荷に流れる出力電流を検出する。前記制御回路は、外部から供給された制御信号が所定の論理値の時に前記複数のスイッチング素子の少なくとも何れかにオン動作を行わせ、前記出力電流が減少するほど、オン動作を行うスイッチング素子のそれぞれの前記制御電極と前記第２電極との間の寄生容量の総和が減少するように、前記複数のスイッチング素子のそれぞれにオン動作を行わせるか否かを制御する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態に係るスイッチ回路の概略構成を示すブロック図である。
【図２】（ａ）は、一実施形態に係る出力電流が大きい場合のスイッチ回路のＰ型ＭＯＳトランジスタの等価回路図であり、（ｂ）は、出力電流が小さい場合のスイッチ回路のＰ型ＭＯＳトランジスタの等価回路図である。
【図３】ＭＯＳトランジスタのオン抵抗と寄生容量との関係を示す図である。
【図４】（ａ）は、一実施形態に係るスイッチ回路が図２（ａ）の状態（オン）からオフに切り替わる時の制御信号と出力電圧を示す図であり、（ｂ）は、スイッチ回路が図２（ｂ）の状態（オン）からオフに切り替わる時の制御信号と出力電圧を示す図である。
【発明を実施するための形態】
【０００８】
以下に、図面を参照して本発明の一実施形態について説明する。この実施形態は、本発明を限定するものではない。
【０００９】
図１は、一実施形態に係るスイッチ回路の概略構成を示すブロック図である。図１に示すように、スイッチ回路は、複数のＰ型ＭＯＳトランジスタ（スイッチング素子）ＰＭ１〜ＰＭｎと、検出回路１０と、制御回路２０と、を備える。図１においては、複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのうち、３つのＰ型ＭＯＳトランジスタＰＭ１、ＰＭ３，ＰＭｎを図示し、これら以外のＰ型ＭＯＳトランジスタは図示を省略している。このスイッチ回路は、携帯機器等に用いられる。
【００１０】
複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎは、共通の入力ノードＩＮに接続されるソース（第１電極）と、共通の出力ノードＯＵＴに接続されるドレイン（第２電極）と、ソースおよびドレイン間に電流を流すオン動作を行うか否かを切り替えるゲート（制御電極）と、をそれぞれ有する。
【００１１】
入力ノードＩＮには、外部の電源（図示せず）から入力電圧ＶＩＮが供給される。
【００１２】
出力ノードＯＵＴには、外部の負荷（図示せず）が接続される。負荷は、その動作状態に応じてインピーダンスが変化する。負荷としては、例えば、ＣＰＵ、メモリ及びカメラなどが挙げられる。
【００１３】
Ｐ型ＭＯＳトランジスタＰＭ１は、ゲートとドレインとの間の寄生容量Ｃｇｄ１を有し、Ｐ型ＭＯＳトランジスタＰＭ２は、ゲートとドレインとの間の寄生容量Ｃｇｄ２を有し、同様に、Ｐ型ＭＯＳトランジスタＰＭｎは、ゲートとドレインとの間の寄生容量Ｃｇｄｎを有している。ゲートとソースとの間等の他の寄生容量は、本実施形態のスイッチ回路の動作には直接関係しないため、図示及び説明を省略する。以下、寄生容量とは、各Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのゲートとドレインとの間の寄生容量を意味する。
【００１４】
検出回路１０は、出力ノードＯＵＴから負荷に流れる出力電流ＩＯＵＴを検出する。本実施形態では、検出回路１０は、出力電流ＩＯＵＴに応じた検出値を検出する。検出値は、入力ノードＩＮの入力電圧ＶＩＮと出力ノードＯＵＴの出力電圧ＶＯＵＴとの電圧差である。
【００１５】
制御回路２０は、外部から供給された制御信号ＶＣＴが所定の論理値の時に複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎの少なくとも何れかにオン動作を行わせる。即ち、これによりスイッチ回路はオンに制御され、入力ノードＩＮと出力ノードＯＵＴとが導通する。また、制御回路２０は、制御信号ＶＣＴが所定の論理値ではない時に複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎにオン動作を行わせない。即ち、これによりスイッチ回路はオフに制御され、入力ノードＩＮと出力ノードＯＵＴとが導通しない。本実施形態では、所定の論理値は“０”（例えば０Ｖ）であるとする。このように、スイッチ回路は、制御信号ＶＣＴに応じてオン又はオフに制御される。
【００１６】
制御回路２０は、Ｐ型ＭＯＳトランジスタＰＭ１にゲート電圧ＶＧ１を供給し、Ｐ型ＭＯＳトランジスタＰＭ２にゲート電圧ＶＧ２を供給し、同様に、Ｐ型ＭＯＳトランジスタＰＭｎにゲート電圧ＶＧｎを供給する。制御回路２０は、オン動作を行わせるＰ型ＭＯＳトランジスタに０Ｖ（接地電圧）のゲート電圧を供給し、オン動作を行わせないＰ型ＭＯＳトランジスタに入力電圧ＶＩＮと等しいゲート電圧を供給する。
【００１７】
制御回路２０は、出力電流ＩＯＵＴが減少するほど、入力ノードＩＮと出力ノードＯＵＴとの間の入出力間オン抵抗が増加すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれのゲートとドレインとの間の寄生容量の総和が減少するように、複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのそれぞれにオン動作を行わせるか否かを制御する。
【００１８】
また、制御回路２０は、出力電流ＩＯＵＴが増加するほど、入力ノードＩＮと出力ノードＯＵＴとの間の入出力間オン抵抗が減少すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれのゲートとドレインとの間の寄生容量の総和が増加するように、複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのそれぞれにオン動作を行わせるか否かを制御する。
【００１９】
次に、スイッチ回路の具体的な動作を説明する。以下、説明を明確化するため、スイッチ回路は４つのＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４を備えるものとする。
【００２０】
図２（ａ）は、一実施形態に係る出力電流ＩＯＵＴが大きい場合のスイッチ回路のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４の等価回路図であり、図２（ｂ）は、出力電流ＩＯＵＴが小さい場合のスイッチ回路のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４の等価回路図である。
【００２１】
図２（ａ），（ｂ）に示すように、Ｐ型ＭＯＳトランジスタＰＭ１のオン抵抗Ｒｄｓ１は１０Ωであり、寄生容量Ｃｇｄ１は１０ｐＦである。Ｐ型ＭＯＳトランジスタＰＭ２のオン抵抗Ｒｄｓ２は１Ωであり、寄生容量Ｃｇｄ２は１００ｐＦである。Ｐ型ＭＯＳトランジスタＰＭ３のオン抵抗Ｒｄｓ３は０．１Ωであり、寄生容量Ｃｇｄ３は１０００ｐＦである。Ｐ型ＭＯＳトランジスタＰＭ４のオン抵抗Ｒｄｓ４は０．０１Ωであり、寄生容量Ｃｇｄ４は１００００ｐＦである。
【００２２】
このように、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のオン抵抗Ｒｄｓ１〜Ｒｄｓ４は互いに異なり、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ４の寄生容量Ｃｇｄ１〜Ｃｇｄ４は互いに異なる。つまり、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のサイズは互いに異なる。
【００２３】
図３は、ＭＯＳトランジスタのオン抵抗と寄生容量との関係を示す図である。図３に示すように、ＭＯＳトランジスタのサイズを調整することにより、オン抵抗を減少させると寄生容量は増加し、オン抵抗を増加させると寄生容量は減少する。つまり、オン抵抗と寄生容量とはトレードオフの関係にある。このトレードオフの関係に従い、本実施形態では、上述したようにＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のオン抵抗と寄生容量とを設定している。
【００２４】
次に、スイッチ回路がオンの時に出力電流ＩＯＵＴが減少する場合の動作について説明する。
【００２５】
制御回路２０は、検出回路１０で検出された電圧差が減少して予め定められた第１の規定値（例えば１ｍＶ）と等しくなる毎に、入出力間オン抵抗が増加すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が減少するように、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のそれぞれにオン動作を行わせるか否かを制御する。本実施形態では、制御回路２０は、同時に１つのＰ型ＭＯＳトランジスタにオン動作を行わせる。
【００２６】
まず、制御信号ＶＣＴが５Ｖから０Ｖに切り替わった時に、制御回路２０は、図２（ａ）に示すように、最もオン抵抗Ｒｄｓ４が小さく最も寄生容量Ｃｇｄ４が大きいＰ型ＭＯＳトランジスタＰＭ４にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ３にオン動作を行わせない。これにより、スイッチ回路がオンになった直後から、最大電流を流すことができる。ここでは、負荷のインピーダンスが低く、出力電流ＩＯＵＴが１Ａ流れている一例を示している。この時、オン抵抗Ｒｄｓ４は０．０１Ωであるため、電圧差は１０ｍＶである。
【００２７】
図２（ａ）の状態から負荷のインピーダンスが増加し、出力電流ＩＯＵＴが１Ａから減少して１００ｍＡになると、電圧差は１０ｍＶから減少して１ｍＶになる。この時、前述のように、制御回路２０は、入出力間オン抵抗が増加すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が減少するように、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのそれぞれにオン動作を行わせるか否かを制御する。ここでは、制御回路２０は、オン抵抗Ｒｄｓ３が０．１Ωであり寄生容量Ｃｇｄ３が１０００ｐＦであるＰ型ＭＯＳトランジスタＰＭ３にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ４にオン動作を行わせない（図示せず）。
【００２８】
さらに負荷のインピーダンスが増加し、出力電流ＩＯＵＴが１００ｍＡから減少して１０ｍＡになると、電圧差は１０ｍＶから減少して１ｍＶになる。この時、制御回路２０は、前述の制御により、オン抵抗Ｒｄｓ２が１Ωであり寄生容量Ｃｇｄ２が１００ｐＦであるＰ型ＭＯＳトランジスタＰＭ２にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１，ＰＭ３，ＰＭ４にオン動作を行わせない（図示せず）。
【００２９】
さらに負荷のインピーダンスが増加し、出力電流ＩＯＵＴが１０ｍＡから減少して１ｍＡになると、電圧差は１０ｍＶから減少して１ｍＶになる。この時、制御回路２０は、前述の制御により、図２（ｂ）に示すように、オン抵抗Ｒｄｓ１が１０Ωであり寄生容量Ｃｇｄ１が１０ｐＦであるＰ型ＭＯＳトランジスタＰＭ１にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ２〜ＰＭ４にオン動作を行わせない。
【００３０】
次に、スイッチ回路がオンの時に出力電流ＩＯＵＴが増加する場合の動作について説明する。
【００３１】
制御回路２０は、電圧差が増加して第１の規定値より大きい予め定められた第２の規定値（例えば１１ｍＶ）と等しくなる毎に、入出力間オン抵抗が増加すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が増加するように、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のそれぞれにオン動作を行わせるか否かを制御する。
【００３２】
例えば、図２（ｂ）に示すＰ型ＭＯＳトランジスタＰＭ１がオン動作している状態において、負荷のインピーダンスが減少し、出力電流ＩＯＵＴが増加して１．１ｍＡになると、電圧差は増加して１１ｍＶになる。この時、前述のように、制御回路２０は、入出力間オン抵抗が減少すると共に、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が増加するように、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭｎのそれぞれにオン動作を行わせるか否かを制御する。ここでは、制御回路２０は、オン抵抗Ｒｄｓ２が１Ωであり寄生容量Ｃｇｄ２が１００ｐＦであるＰ型ＭＯＳトランジスタＰＭ２にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１，ＰＭ３，ＰＭ４にオン動作を行わせない（図示せず）。
【００３３】
さらに負荷のインピーダンスが減少し、出力電流ＩＯＵＴが１．１ｍＡから増加して１１ｍＡになると、電圧差は１．１ｍＶから増加して１１ｍＶになる。この時、制御回路２０は、前述の制御により、オン抵抗Ｒｄｓ３が０．１Ωであり寄生容量Ｃｇｄ３が１０００ｐＦであるＰ型ＭＯＳトランジスタＰＭ３にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１，ＰＭ２，ＰＭ４にオン動作を行わせない（図示せず）。
【００３４】
さらに負荷のインピーダンスが減少し、出力電流ＩＯＵＴが１１ｍＡから増加して１１０ｍＡになると、電圧差は１．１ｍＶから増加して１１ｍＶになる。この時、制御回路２０は、前述の制御により、図２（ａ）に示すように、オン抵抗Ｒｄｓ４が０．０１Ωであり寄生容量Ｃｇｄ４が１００００ｐＦであるＰ型ＭＯＳトランジスタＰＭ４にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭ３にオン動作を行わせない。
【００３５】
次に、スイッチ回路がオンからオフに切り替わる動作について説明する。
【００３６】
図４（ａ）は、一実施形態に係るスイッチ回路が図２（ａ）の状態（オン）からオフに切り替わる時の制御信号ＶＣＴと出力電圧ＶＯＵＴを示す図であり、図４（ｂ）は、スイッチ回路が図２（ｂ）の状態（オン）からオフに切り替わる時の制御信号ＶＣＴと出力電圧ＶＯＵＴを示す図である。
【００３７】
図２（ａ）の状態においては、オン動作を行うＰ型ＭＯＳトランジスタＰＭ４の寄生容量Ｃｇｄ４が１００００ｐＦであるため、オン時に寄生容量にチャージされる電荷は図２（ｂ）の状態より多い。
【００３８】
しかし、図４（ａ）に示すように、時刻ｔ１で制御信号ＶＣＴが０Ｖから５Ｖになり、スイッチ回路がオンからオフに切り替わる時、負荷のインピーダンスが低く出力電流ＩＯＵＴが１Ａ程度であるため、チャージされた電荷が多くても電荷が負荷に抜ける時間は短い。よって、ゲート電圧ＶＧ４が０Ｖから５Ｖになっても、出力電圧ＶＯＵＴは、ゲート電圧ＶＧ４（５Ｖ）から寄生容量Ｃｇｄ４の両端の電圧だけ持ち上がることなく、時刻ｔ１以降、５Ｖから０Ｖに減少していく。即ち、オフ時に出力電圧ＶＯＵＴの増加を抑制できる。
【００３９】
なお、オン動作を行っていないＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ３のゲート電圧ＶＧ１〜ＶＧ３は、時刻ｔ１の前後で５Ｖを保持して変化せず、寄生容量Ｃｇｄ１〜Ｃｇｄ３は殆どチャージされていないため、寄生容量Ｃｇｄ１〜Ｃｇｄ３が出力電圧ＶＯＵＴを増加させる恐れはない。
【００４０】
図２（ｂ）の状態においては、オン動作を行うＰ型ＭＯＳトランジスタＰＭ１の寄生容量Ｃｇｄ１が１０ｐＦであるため、オン時に寄生容量にチャージされる電荷は図２（ａ）の状態より少ない。
【００４１】
従って、図４（ｂ）に示すように、時刻ｔ１でスイッチ回路がオンからオフに切り替わる時、負荷のインピーダンスが高く出力電流ＩＯＵＴが１ｍＡ程度であっても、チャージされた電荷が負荷に抜ける時間は短く、図４（ａ）の場合と同等である。よって、ゲート電圧ＶＧ１が０Ｖから５Ｖになっても、出力電圧ＶＯＵＴは、ゲート電圧ＶＧ１（５Ｖ）から寄生容量Ｃｇｄ１の両端の電圧だけ持ち上がることなく、時刻ｔ１以降、図４（ａ）の場合より長時間をかけて出力電圧ＶＯＵＴは５Ｖから０Ｖに単調に減少していく。即ち、オフ時に出力電圧ＶＯＵＴの増加を抑制できる。
【００４２】
これに対して、本実施形態と異なり、出力電流ＩＯＵＴによらず１つのＰ型ＭＯＳトランジスタのみを用いる比較例のスイッチ回路では、出力電流ＩＯＵＴが１Ａ程度である場合に対応するため、本実施形態のＰ型ＭＯＳトランジスタＰＭ４と同等のオン抵抗が低く寄生容量が大きいＰ型ＭＯＳトランジスタを用いる必要がある。そのため、負荷のインピーダンスが高く出力電流ＩＯＵＴが小さい場合において、オン時に寄生容量にチャージされる電荷が本実施形態より多い。従って、チャージされた電荷がオフ時に負荷に抜ける時間が本実施形態より長くなる。そのため、図４（ｂ）に破線で示すように、出力電圧ＶＯＵＴは、過渡的にゲート電圧（５Ｖ）から寄生容量の両端の電圧だけ持ち上がるので、入力電圧ＶＩＮ（５Ｖ）より増加する。
【００４３】
このように、本実施形態によれば、制御回路２０は、出力電流ＩＯＵＴが減少するほど、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が減少するように、且つ、出力電流ＩＯＵＴが増加するほど、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が増加するように、Ｐ型ＭＯＳトランジスタのそれぞれにオン動作を行わせるか否かを制御している。これにより、出力電流ＩＯＵＴが減少するほど、オン動作を行うＰ型ＭＯＳトランジスタの寄生容量にチャージされる電荷を少なくできる。そのため、出力電流ＩＯＵＴが小さい場合であっても、チャージされた電荷がオフ時に負荷に抜ける時間が長くなる恐れがない。従って、負荷の状態（インピーダンス）によらず、スイッチ回路がオンからオフに切り替わる時に出力電圧ＶＯＵＴの増加を抑制できる。
【００４４】
なお、Ｐ型ＭＯＳトランジスタの数が多いほど、出力電流ＩＯＵＴに応じてより細かく寄生容量を制御できるので、出力電圧ＶＯＵＴの増加をより効果的に抑制できる。
【００４５】
（変形例）
制御回路２０は、前述のように、出力電流ＩＯＵＴが減少するほど、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が減少し、且つ、出力電流ＩＯＵＴが増加するほど、オン動作を行うＰ型ＭＯＳトランジスタのそれぞれの寄生容量の総和が増加する限り、複数のＰ型ＭＯＳトランジスタにオン動作を行わせてもよい。例えば、制御回路２０は、出力電流ＩＯＵＴが減少するほど、オン動作を行わせるＰ型ＭＯＳトランジスタの数を減少させ、出力電流ＩＯＵＴが増加するほど、オン動作を行わせるＰ型ＭＯＳトランジスタの数を増加させてもよい。
【００４６】
つまり、図２（ａ），（ｂ）の例では、出力電流ＩＯＵＴが１ｍＡの時にはＰ型ＭＯＳトランジスタＰＭ１にオン動作させ、出力電流ＩＯＵＴが１０ｍＡの時には２つのＰ型ＭＯＳトランジスタＰＭ１，ＰＭ２にオン動作させてもよい。この時、オン動作を行うＰ型ＭＯＳトランジスタＰＭ１，ＰＭ２のそれぞれの寄生容量Ｃｇｄ１，Ｃｇｄ２の総和は、１１０ｐＦである。そして、出力電流ＩＯＵＴが１００ｍＡの時には３つのＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ３にオン動作させてもよい。この時、オン動作を行うＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ３のそれぞれの寄生容量Ｃｇｄ１〜Ｃｇｄ３の総和は、１１１０ｐＦである。そして、出力電流ＩＯＵＴが１Ａの時には４つのＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４にオン動作させてもよい。この時、オン動作を行うＰ型ＭＯＳトランジスタＰＭ１〜ＰＭ４のそれぞれの寄生容量Ｃｇｄ１〜Ｃｇｄ４の総和は、１１１１０ｐＦである。
【００４７】
また、制御信号ＶＣＴが５Ｖから０Ｖに切り替わった時に、制御回路２０は、複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎにオン動作させてもよい。
【００４８】
また、制御信号ＶＣＴが５Ｖから０Ｖに切り替わった時に、制御回路２０は、図２（ｂ）に示すように、最もオン抵抗Ｒｄｓ１が大きく最も寄生容量Ｃｇｄ１が小さいＰ型ＭＯＳトランジスタＰＭ１にオン動作を行わせ、Ｐ型ＭＯＳトランジスタＰＭ２〜ＰＭ４にオン動作を行わせなくてもよい。
【００４９】
また、各Ｐ型ＭＯＳトランジスタのオン抵抗は等しく、各Ｐ型ＭＯＳトランジスタのゲートとドレインとの間の寄生容量は等しくてもよい。つまり、各Ｐ型ＭＯＳトランジスタのサイズは等しくてもよい。この場合も、制御回路２０は、出力電流ＩＯＵＴが減少するほど、オン動作を行わせるＰ型ＭＯＳトランジスタの数を減少させ、出力電流ＩＯＵＴが増加するほど、オン動作を行わせるＰ型ＭＯＳトランジスタの数を増加させればよい。
【００５０】
さらに、Ｐ型ＭＯＳトランジスタＰＭ１〜ＰＭｎに代えて、ＩＧＢＴなどの他のスイッチング素子を用いてもよい。
【００５１】
また、検出回路１０は、出力電流ＩＯＵＴに加えて出力電圧ＶＯＵＴを検出し、これらに基づいて負荷のインピーダンスを検出してもよい。
【００５２】
これらの変形例によっても、上記実施形態と同様の効果が得られる。
【００５３】
以上説明した実施形態によれば、複数のＰ型ＭＯＳトランジスタＰＭ１〜ＰＭｎと制御回路２０とを備えることにより、負荷の状態によらず、スイッチ回路がオンからオフに切り替わる時に出力電圧ＶＯＵＴの増加を抑制できる。
【００５４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５５】
ＰＭ１〜ＰＭｎ  Ｐ型ＭＯＳトランジスタ（スイッチング素子）
Ｃｇｄ１〜Ｃｇｄｎ  寄生容量
１０  検出回路
２０  制御回路
ＩＮ  入力ノード
ＯＵＴ  出力ノード
【図１】
0005890810.tif 000002
【図２】
0005890810.tif 000003
【図３】
0005890810.tif 000004
【図４】
0005890810.tif 000005