(57)【特許請求の範囲】
【請求項１】
少なくとも１つの素子が直列接続されて成る素子列が、少なくとも１つ並列接続されて成る第１素子列群と、
前記素子列が、２つ以上並列接続されて成る第２素子列群と、
前記第１素子列群を成す前記素子列を流れる電流の合計である第１電流と、前記第２素子列群を成す前記素子列を流れる電流の合計である第２電流と、が所定の関係を満たすか否かに基づいて、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出する異常検出部と、
を備えることを特徴とする電子機器。
【請求項２】
前記異常検出部が、
一端が前記第１素子列群に接続され、前記第１電流に応じた電圧である第１電圧を当該一端から出力する第１負荷部と、
一端が前記第２素子列群に接続され、前記第２電流に応じた電圧である第２電圧を当該一端から出力する第２負荷部と、
前記第１電圧及び前記第２電圧の大小比較をすることで、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方に属する前記素子列の異常を検出する比較部と、を備え、
前記第１負荷部の他端と前記第２負荷部の他端とが接続され、
前記第１負荷部の抵抗値と前記第２負荷部の抵抗値との比が、前記第２素子列群を成す前記素子列の並列数と前記第１素子列群を成す前記素子列の並列数との比になることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記第１負荷部及び前記第２負荷部のそれぞれが、抵抗器を少なくとも１つ並列接続したものから成り、
前記第１負荷部を成す前記抵抗器の並列数と前記第２負荷部を成す前記抵抗器の並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になることを特徴とする請求項２に記載の電子機器。
【請求項４】
前記第１負荷部及び前記第２負荷部のそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタを少なくとも１つ並列接続したものから成り、
前記第１負荷部及び前記第２負荷部のそれぞれを成す前記トランジスタの制御電極が相互に接続されるとともに、前記第１負荷部を成す少なくとも１つの前記トランジスタの前記制御電極と前記第１電極とが接続され、
前記第１負荷部を成す前記トランジスタの並列数と前記第２負荷部を成す前記トランジスタの並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になることを特徴とする請求項２に記載の電子機器。
【請求項５】
前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタであることを特徴とする請求項４に記載の電子機器。
【請求項６】
前記第１負荷部及び前記第２負荷部の少なくともいずれか一方に対して並列的に接続されるオフセット負荷部を、
さらに備えることを特徴とする請求項２〜５のいずれか１項に記載の電子機器。
【請求項７】
前記第１素子列群及び前記第２素子列群を成すそれぞれの前記素子列は、電流電圧特性が等しいものであり、
前記異常検出部は、前記第１電流と前記第２電流との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比から、所定の程度を超えて乖離した場合に、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出することを特徴とする請求項１〜６のいずれか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば発光ダイオード（以下、ＬＥＤとする）などの素子を複数備えた電子機器に関する。
【背景技術】
【０００２】
従来、複数の素子を備えた電子機器において、当該素子の異常を検出することが可能な電子機器が、種々提案されている。具体的に例えば、特許文献１では、ＬＥＤの異常を検出するための回路を備えた照明装置が提案されている。【０００３】
この特許文献１で提案されている照明装置について、図面を参照して説明する。図１０は、従来の照明装置について示すブロック図である。【０００４】
図１０に示すように、照明装置１００は、複数のＬＥＤ２００を直列接続して成るＸ本（Ｘは２以上の自然数）のＬＥＤ列１０１１〜１０１Ｘと、ＬＥＤ２００に電力を供給する電源１０２と、電源１０２の電源電圧を分圧してリファレンス電圧を生成するリファレンス電圧生成部１０３と、ＬＥＤ列１０１１〜１０１Ｘに直列接続されてＬＥＤ列１０１１〜１０１Ｘを流れる電流に応じた検出電圧を生成するＸ個の抵抗器１０４１〜１０４Ｘと、検出電圧とリファレンス電圧とをＬＥＤ列１０１１〜１０１Ｘ毎に比較して出力信号ＣＯＵＴを出力するＸ個の比較部１０５１〜１０５Ｘと、を備える。【０００５】
この照明装置１００では、ＬＥＤ列１０１１〜１０１Ｘのいずれかにおいて、ＬＥＤや配線等に異常が生じた場合、異常が生じたＬＥＤ列１０１１〜１０１Ｘに対応する比較部１０５１〜１０５Ｘが、当該ＬＥＤ列１０１１〜１０１Ｘに異常があることを示す出力信号ＣＯＵＴを出力する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１２３２７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の照明装置１００では、ＬＥＤ列１０１１〜１０１Ｘと同数の比較部１０５１〜１０５Ｘが必要になるため、回路規模が著しく増大するとともに、コストが高くなる。【０００８】
そこで、本発明は、簡易な構成で素子の異常を検出することが可能な電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、少なくとも１つの素子が直列接続されて成る素子列が、少なくとも１つ並列接続されて成る第１素子列群と、前記素子列が、少なくとも１つ並列接続されて成る第２素子列群と、前記第１素子列群を成す前記素子列を流れる電流の合計である第１電流と、前記第２素子列群を成す前記素子列を流れる電流の合計である第２電流と、が所定の関係を満たすか否かに基づいて、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出する異常検出部と、を備えることを特徴とする電子機器を提供する。【００１０】
さらに、上記特徴の電子機器において、前記異常検出部が、一端が前記第１素子列群に接続され、前記第１電流に応じた電圧である第１電圧を当該一端から出力する第１負荷部と、一端が前記第２素子列群に接続され、前記第２電流に応じた電圧である第２電圧を当該一端から出力する第２負荷部と、前記第１電圧及び前記第２電圧の大小比較をすることで、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方に属する前記素子列の異常を検出する比較部と、を備え、前記第１負荷部の他端と前記第２負荷部の他端とが接続され、前記第１負荷部の抵抗値と前記第２負荷部の抵抗値との比が、前記第２素子列群を成す前記素子列の並列数と前記第１素子列群を成す前記素子列の並列数との比になると、好ましい。【００１１】
さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部のそれぞれが、抵抗器を少なくとも１つ並列接続したものから成り、前記第１負荷部を成す前記抵抗器の並列数と前記第２負荷部を成す前記抵抗器の並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になるようにしてもよい。【００１２】
さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部のそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタを少なくとも１つ並列接続したものから成り、前記第１負荷部及び前記第２負荷部のそれぞれを成す前記トランジスタの制御電極が相互に接続されるとともに、前記第１負荷部を成す少なくとも１つの前記トランジスタの前記制御電極と前記第１電極とが接続され、前記第１負荷部を成す前記トランジスタの並列数と前記第２負荷部を成す前記トランジスタの並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になるようにしてもよい。【００１３】
さらに、上記特徴の電子機器において、前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタであってもよい。【００１４】
さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部の少なくともいずれか一方に対して並列的に接続されるオフセット負荷部を、さらに備えてもよい。【００１５】
さらに、上記特徴の電子機器において、前記第１素子列群及び前記第２素子列群を成すそれぞれの前記素子列は、電流電圧特性が等しいものであり、前記異常検出部は、前記第１電流と前記第２電流との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比から、所定の程度を超えて乖離した場合に、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出すると、好ましい。
【発明の効果】
【００１６】
上記特徴の照明装置によれば、第１電流と第２電流との関係が異常になったことを検出する異常検出部を備えるのみで、素子列の異常を検出することが可能である。そのため、個々の素子列の異常を検出するための装置を備えることなく、簡易な構成で素子列の異常を検出することが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る照明装置の全体的な構成例について示すブロック図。
【図２】図１に示す異常検出部の構成例について示すブロック図。
【図３】図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第１例について示す回路図。
【図４】図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第２例について示す回路図。
【図５】図２に示す比較部の具体的な回路構成の第１例について示す回路図。
【図６】図２に示す比較部の具体的な回路構成の第２例について示す回路図。
【図７】図２に示す異常検出部の具体的な回路構成の第１別例について示す回路図。
【図８】図２に示す異常検出部の具体的な回路構成の第２別例について示す回路図。
【図９】ＬＥＤの整列方法の別例について示すブロック図。
【図１０】従来の照明装置について示すブロック図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態に係る電子機器として、ＬＥＤの異常を検出可能な照明装置を例示して説明する。ただし、以下において説明する照明装置は、本発明に係る電子機器の１つの実施形態に過ぎないものである。
【００１９】
＜照明装置の全体構成例＞
最初に、本発明の実施形態に係る照明装置の全体的な構成例について、図面を参照して説明する。図１は、本発明の実施形態に係る照明装置の全体的な構成例について示すブロック図である。
【００２０】
図１に示すように、照明装置１は、第１ＬＥＤ素子列群２１（第１素子列群）と、第２ＬＥＤ素子列群２２（第２素子列群）と、電源部３と、異常検出部４と、駆動制御部５と、を備える。
【００２１】
第１ＬＥＤ素子列群２１は、ｍ列のＬＥＤ素子列２１１〜２１ｍ（素子列）から成る（ｍは自然数）。第２ＬＥＤ素子列群２２は、ｎ列のＬＥＤ素子列２２１〜２２ｎから成る（ｎは自然数）。ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎは、直列接続された少なくとも１つのＬＥＤ２０（素子）から成る。
【００２２】
電源部３は、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに対して電力（例えば、直流電力やＰＷＭ制御されたパルス電力）を供給する。
【００２３】
異常検出部４は、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１〜２１ｍを流れる電流の合計である第１電流Ｉ２１と、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１〜２２ｎを流れる電流の合計である第２電流Ｉ２２と、が所定の関係を満たすか否かに基づいて、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２の少なくともいずれか一方を成すＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出する。そして、異常検出部４は、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎにおける異常の有無を示す出力信号Ｓを、駆動制御部５に対して出力する。なお、異常検出部４の詳細については、後述する。
【００２４】
駆動制御部５は、異常検出部４が出力する出力信号Ｓを取得して、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに異常がないことを確認すると、電源部３に対して、通常時動作（例えば、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに対する継続的な電力供給）を行う旨を指示する制御信号Ｄを出力する。一方、駆動制御部５は、異常検出部４が出力する出力信号Ｓを取得して、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに異常があることを確認すると、電源部３に対して、異常時動作（例えば、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに対する電力供給の停止）を行う旨を指示する制御信号Ｄを出力する。
【００２５】
ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎのそれぞれは、電気的特性が等しいものであると、好ましい。具体的に例えば、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎのそれぞれの電流電圧特性が等しくなるように、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎのそれぞれを成すＬＥＤ２０のランク（特に、順方向電圧に関するランク）が選択されていると、好ましい。なお、ＬＥＤ素子列の単位で電気的特性が等しければよいため、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎを成す全てのＬＥＤ２０のランクを等しくする必要はなく、１つのＬＥＤ素子列の中で異なるランクのＬＥＤ２０が混在していてもよい。
【００２６】
以上のように、本発明の実施形態に係る照明装置１では、第１電流Ｉ２１と第２電流Ｉ２２との関係が異常になったことを検出する異常検出部４を備えるのみで、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出することが可能である。そのため、個々のＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出するための装置を備えることなく、簡易な構成でＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出することが可能になる。
【００２７】
なお、図１では、駆動制御部５が、電源部３に対して制御信号Ｄを出力することで電源部３の動作を制御するものとして例示しているが、駆動制御部５は、電源部３の動作の許否を制御するスイッチ等の単純な装置から成る場合もある。この場合、駆動制御部５を電源部３の一部と解釈して、異常検出部４が出力する出力信号Ｓが、電源部３に対して直接的に入力される構成としてもよい。
【００２８】
＜異常検出部の構成例＞
次に、図１の異常検出部の構成例について、図面を参照して説明する。図２は、図１の異常検出部の構成例について示すブロック図である。
【００２９】
図２に示すように、異常検出部４は、第１負荷部４１と、第２負荷部４２と、比較部４３と、を備える。
【００３０】
第１負荷部４１は、一端が第１素子列群２１に接続され、当該一端から第１電流Ｉ２１に応じた第１電圧Ｖ２１が得られる。また、第２負荷部４２は、一端が第２素子列群２２に接続され、当該一端から第２電流Ｉ２２に応じた第２電圧Ｖ２２が得られる。また、第１負荷部４１及び第２負荷部４２の他端は接続され、さらに電源部３に接続される。
【００３１】
第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比は、ｎ：ｍ（即ち、第２素子列群２２のＬＥＤ素子列２２１〜２２ｎの並列数と第１素子列群２１のＬＥＤ素子列２１１〜２１ｍの並列数との比）である。
【００３２】
上述のように、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎは、電流電圧特性がそれぞれ等しいことから、抵抗値がそれぞれ等しくなる。そのため、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎのそれぞれに異常がない状態（以下、この状態を「正常状態」という）であれば、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎのそれぞれを流れる電流は等しくなり、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎになる。
【００３３】
したがって、正常状態では、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎになり、第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比がｎ：ｍであるため、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しくなる。
【００３４】
これに対して、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの少なくとも１つに断線やショート等の異常がある状態（以下、この状態を「異常状態」という）では、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離する。
【００３５】
具体的に例えば、第２素子列群２２のＬＥＤ素子列２２１〜２２ｎのいずれか１つが断線等によってオープンになる場合、当該ＬＥＤ素子列には電流が流れなくなり、その代わりに他のＬＥＤ素子列の電流量が上昇する。その結果、第１電流Ｉ２１が正常状態よりも大きくなり、第２電流Ｉ２２が正常状態よりも小さくなる。また、この例とは逆に、第１素子列群２１のＬＥＤ素子列２１１〜２１ｍのいずれか１つが断線等によってオープンになる場合は、第１電流Ｉ２１が正常状態よりも小さくなり、第２電流Ｉ２２が正常状態よりも大きくなる。
【００３６】
したがって、異常状態では、第１電流Ｉ２１が正常状態よりも大きくなるとともに第２電流Ｉ２２が正常状態よりも小さくなる場合は、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる。同様に、第１電流Ｉ２１が正常状態よりも小さくなるとともに第２電流Ｉ２２が正常状態よりも大きくなる場合は、第１電圧Ｖ２１が第２電圧Ｖ２２よりも小さくなる。即ち、異常状態では、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。
【００３７】
そこで、比較部４３は、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をして、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出することで、異常状態を検出する。
【００３８】
このように、異常検出部４は、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をする（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出する）のみで、異常状態を検出することが可能である。そのため、異常検出部４の構成を、簡素化することが可能となる。
【００３９】
＜異常検出部の具体的な回路構成例＞
次に、図２に示した異常検出部４の具体的な回路構成例について、図面を参照して説明する。
【００４０】
［第１負荷部及び第２負荷部：第１例］
まず、図２に示した第１負荷部４１及び第２負荷部４２の具体的な回路構成の第１例について、図面を参照して説明する。図３は、図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第１例について示す回路図である。なお、図示の簡略化のため、図３では、ｍ＝１かつｎ＝３の場合を例示している。
【００４１】
図３に示すように、第１負荷部４１Ａ及び第２負荷部４２Ａは、それぞれ少なくとも１つの抵抗器Ｒ１，Ｒ２を並列接続したものから成る。特に、第１負荷部４１Ａを成す抵抗器Ｒ１の並列数と第２負荷部４２Ａを成す抵抗器Ｒ２の並列数との比が、ｍ：ｎになる。なお、図３では、第１負荷部４１Ａが１個の抵抗器Ｒ１から成り、第２負荷部４２Ａが３個の抵抗器Ｒ２から成る場合を例示している。また、抵抗器Ｒ１，Ｒ２は、電気的特性（特に、抵抗値）が等しいものである。
【００４２】
抵抗器Ｒ１の一端（第１負荷部４１Ａの一端）は、第１ＬＥＤ素子列群２１に接続される。抵抗器Ｒ２の一端（第２負荷部４２Ａの一端）は、第２ＬＥＤ素子列群２２に接続される。また、抵抗器Ｒ１，Ｒ２のそれぞれの他端（第１負荷部４１Ａ及び第２負荷部４２Ａのそれぞれの他端）は接続され、さらに電源部３に接続される。
【００４３】
本例のように、第１負荷部４１Ａ及び第２負荷部４２Ａを構成すると、第１負荷部４１Ａの抵抗値と第２負荷部４２Ａの抵抗値との比を、上述のようにｎ：ｍにすることができる。したがって、第１負荷部４１Ａ及び第２負荷部４２Ａを、抵抗器Ｒ１，Ｒ２の並列接続回路という極めて簡素な回路で実現することができる。
【００４４】
［第１負荷部及び第２負荷部：第２例］
また、図２に示した第１負荷部４１及び第２負荷部４２の具体的な回路構成の第２例について、図面を参照して説明する。図４は、図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第２例について示す回路図である。なお、図示の簡略化のため、図４では、ｍ＝１かつｎ＝３の場合を例示している。
【００４５】
図４に示すように、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、それぞれ少なくとも１つのトランジスタ（例えば、ＮＰＮ型のバイポーラトランジスタ）Ｔ１，Ｔ２を並列接続したものから成る。特に、第１負荷部４１Ｂを成すトランジスタＴ１の並列数と第２負荷部４２Ｂを成すトランジスタＴ２の並列数との比が、ｍ：ｎになる。なお、図４では、第１負荷部４１Ｂが１個のトランジスタＴ１から成り、第２負荷部４２Ｂが３個のトランジスタＴ２から成る場合を例示している。なお、トランジスタＴ１，Ｔ２は、電気的特性（特に、オン抵抗）が等しいものである。
【００４６】
トランジスタＴ１のコレクタ（第１負荷部４１Ｂの一端）は、第１ＬＥＤ素子列群２１に接続される。トランジスタＴ２のコレクタ（第２負荷部４２Ｂの一端）は、第２ＬＥＤ素子列群２２に接続される。また、トランジスタＴ１，Ｔ２のそれぞれのエミッタ（第１負荷部４１Ｂ及び第２負荷部４２Ｂのそれぞれの他端）は接続され、さらに電源部３に接続される。また、トランジスタＴ１，Ｔ２のベースは相互に接続されており、トランジスタＴ１のベースとコレクタとが接続されている。なお、トランジスタＴ１が複数存在する場合、トランジスタＴ１，Ｔ２のベースは相互に接続されている必要があるが、トランジスタＴ１のベースとコレクタとは、トランジスタＴ１の少なくとも１つにおいて接続されていればよい。
【００４７】
本例のように、第１負荷部４１Ｂ及び第２負荷部４２Ｂを構成すると、第１負荷部４１Ｂの抵抗値と第２負荷部４２Ｂの抵抗値との比を、上述のようにｎ：ｍにすることができる。
【００４８】
このとき、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、ベースとコレクタとが接続されたトランジスタＴ１を流れる電流を基準としたカレントミラー回路となる。したがって、正常状態において、第１電流Ｉ２１と第２電流Ｉ２２との比を、精度良くｍ：ｎに近づけることが可能になる。また、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２のそれぞれを成すＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに、安定的に等しい電流を流すことが可能になる。さらに、第１電圧Ｖ２１及び第２電圧Ｖ２２を、精度良く等しくすることが可能になる。
【００４９】
一方、異常状態では、上述のように第１負荷部４１Ｂ及び第２負荷部４２Ｂがカレントミラー回路として動作するが、第１電流Ｉ２１及び第２電流Ｉ２２をｍ：ｎに戻すまでには至らない。そのため、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離して、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。したがって、本例の第１負荷部４１Ｂ及び第２負荷部４２Ｂを備える場合も、比較部４３は、異常状態を検出することが可能である。
【００５０】
なお、トランジスタＴ１，Ｔ２は、上述のようなバイポーラトランジスタに限られるものではなく、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの他の種類のトランジスタであってもよい。
【００５１】
［比較部：第１例］
次に、図２に示した比較部４３の具体的な回路構成の第１例について、図面を参照して説明する。図５は、図２に示す比較部の具体的な回路構成の第１例について示す回路図である。
【００５２】
図５に示すように、比較部４３ａは、コンパレータＣ１と、抵抗器Ｒ１１，Ｒ１２と、を備える。
【００５３】
抵抗器Ｒ１１は、一端が第１負荷部４１の一端に接続され、他端がコンパレータＣ１の非反転入力端子（＋）に接続される。抵抗器Ｒ１２は、一端が抵抗器Ｒ１１の他端に接続され、他端がコンパレータＣ１の出力端子に接続される。コンパレータＣ１の反転入力端子（−）は、第２負荷部４２の一端に接続される。
【００５４】
即ち、比較部４３ａは、１つのヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）から成る。また、比較部４３ａの出力信号Ｓは、コンパレータＣ１が出力する信号であり、正常状態であれば当該信号がローになり、異常状態であれば当該信号がハイになる。
【００５５】
具体的に例えば、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合（即ち、正常状態）、コンパレータＣ１がローの信号を出力する。一方、第１電圧Ｖ２１が、第２電圧Ｖ２２に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（即ち、異常状態）、コンパレータＣ１がハイの信号を出力する。
【００５６】
このように、本例の比較部４３ａは、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出して、異常状態であること示す出力信号Ｓ（ハイ）を出力することができる。
【００５７】
ただし、本例の比較部４３ａは、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる場合の異常状態を検出することはできるが、第２電圧Ｖ２２が第１電圧Ｖ２１よりも大きくなる場合の異常状態を検出することはできない。具体的に例えば、本例の比較部４３ａは、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１〜２２ｎの少なくとも１つが断線等してオープンになる場合の異常状態を検出することはできるが、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１〜２１ｍの少なくとも１つが断線等してオープンになる場合の異常状態を検出することはできない。
【００５８】
そこで、比較部４３ａによって、例えばＬＥＤ素子列がオープンになる場合の異常状態を検出しようとするときは、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１〜２１ｍの並列数ｍを可能な限り小さくして、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１〜２２ｎの並列数ｎを可能な限り大きくすると、異常を検出する対象のＬＥＤ素子列２２１〜２２ｎを多くすることができるため、好ましい。
【００５９】
［比較部：第２例］
次に、図２に示した比較部４３の具体的な回路構成の第２例について、図面を参照して説明する。図６は、図２に示す比較部の具体的な回路構成の第２例について示す回路図である。
【００６０】
図６に示すように、比較部４３ｂは、コンパレータＣ１，Ｃ２と、抵抗器Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２と、ＯＲ回路Ｇと、を備える。
【００６１】
抵抗器Ｒ１１は、一端が第１負荷部４１の一端に接続され、他端がコンパレータＣ１の非反転入力端子（＋）に接続される。抵抗器Ｒ１２は、一端が抵抗器Ｒ１１の他端に接続され、他端がコンパレータＣ１の出力端子に接続される。コンパレータＣ１の反転入力端子（−）は、第２負荷部４２の一端に接続される。また、抵抗器Ｒ２１は、一端が第２負荷部４２の一端に接続され、他端がコンパレータＣ２の非反転入力端子（＋）に接続される。抵抗器Ｒ２２は、一端が抵抗器Ｒ２１の他端に接続され、他端がコンパレータＣ２の出力端子に接続される。コンパレータＣ２の反転入力端子（−）は、第１負荷部４１の一端に接続される。また、ＯＲ回路Ｇは、２つのコンパレータＣ１，Ｃ２が出力する信号の論理和を出力する。
【００６２】
即ち、比較部４３ａは、第１のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）と、当該第１のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）とは入力が逆になる第２のヒステリシスコンパレータ（Ｃ２，Ｒ２１，Ｒ２２）と、第１及び第２のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２），（Ｃ２，Ｒ２１，Ｒ２２）のそれぞれが出力する信号の論理和を出力するＯＲ回路Ｇと、から成る。また、比較部４３ｂの出力信号Ｓは、ＯＲ回路Ｇが出力する信号であり、正常状態であれば当該信号がローになり、異常状態であれば当該信号がハイになる。
【００６３】
具体的に例えば、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合（正常状態）、コンパレータＣ１及びコンパレータＣ２が共にローの信号を出力する。この場合、ＯＲ回路Ｇはローの信号を出力する。
【００６４】
一方、第１電圧Ｖ２１が、第２電圧Ｖ２２に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（異常状態）、コンパレータＣ１がハイの信号を出力し、コンパレータＣ２がローの信号を出力する。この場合、ＯＲ回路Ｇは、ハイの信号を出力する。また、第２電圧Ｖ２２が、第１電圧Ｖ２１に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（異常状態）、コンパレータＣ１がローの信号を出力し、コンパレータＣ２がハイの信号を出力する。この場合、ＯＲ回路Ｇはハイの信号を出力する。
【００６５】
このように、本例の比較部４３ｂは、上述した第１例の比較部４３ａ（図５参照）よりも構造が複雑になるが、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる場合の異常状態と、第２電圧Ｖ２２が第１電圧Ｖ２１よりも大きくなる場合の異常状態と、の双方を検出することができる。即ち、本例の比較部４３ｂは、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１〜２１ｍと、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１〜２２ｎと、の双方の異常を検出することが可能である。
【００６６】
なお、上述した比較部４３ａ，４３ｂは一例に過ぎず、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をすることができる装置（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出することができる装置）であれば、どのような装置であっても、比較部４３に適用することができる。
【００６７】
＜変形等＞
［１］  上述のように、比較部４３には、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合と異なる場合とにおいて、それぞれ異なる出力信号Ｓを出力することが求められる。ただし、製造時のばらつきやノイズ等の影響によって、正常状態であっても、第１電圧Ｖ２１及び第２電圧Ｖ２２の一方が他方よりも僅かに大きくなることがあり得る。
【００６８】
この点、図５及び図６に示したような、ヒステリシスコンパレータを用いた比較部４３ａ，４３ｂであれば、上記のような第１電圧Ｖ２１及び第２電圧Ｖ２２の僅かな差異を無視して、正常状態を示す出力信号Ｓ（ロー）を出力することができる。
【００６９】
これに対して、比較部４３に入力する第１電圧Ｖ２１及び第２電圧Ｖ２２を調整することによって、比較部４３における異常状態の誤認識を防止することも可能である。以下、この場合における照明装置１の構成例について、図面を参照して説明する。
【００７０】
図７は、異常検出部の具体的な回路構成の第１別例について示す回路図である。また、図８は、異常検出部の具体的な回路構成の第２別例について示す回路図である。なお、図７に示す異常検出部の第１別例は、図３に示した第１負荷部４１Ａ及び第２負荷部４２Ａを備えるものである。また、図８に示す異常検出部の第２別例は、図４に示した第１負荷部４１Ｂ及び第２負荷部４２Ｂを備えるものである。
【００７１】
図７に示すように、第１別例の異常検出部４は、オフセット負荷部６１Ａと、オフセット負荷部６２Ａと、を備える。同様に、図８に示す第２別例の異常検出部４は、オフセット負荷部６１Ｂと、オフセット負荷部６２Ｂと、を備える。なお、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂとして、電気抵抗を有する様々な素子を適用することができる。ただし、以下では説明の具体化のため、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂが、抵抗器から成る場合について例示する。
【００７２】
図７に示すように、オフセット負荷部６１Ａは、第１負荷部４１Ａに対して並列的に接続される。具体的に、オフセット負荷部６１Ａの一端が、抵抗器Ｒ１の一端に接続され、オフセット負荷部６１Ａの他端が、抵抗器Ｒ１の他端に接続される。同様に、オフセット負荷部６２Ａは、第２負荷部４２Ａに対して並列的に接続される。具体的に、オフセット負荷部６２Ａの一端が、抵抗器Ｒ２の一端に接続され、オフセット負荷部６２Ａの他端が、抵抗器Ｒ２の他端に接続される。
【００７３】
また、図８に示すように、オフセット負荷部６１Ｂは、第１負荷部４１Ｂに対して並列的に接続される。具体的に、オフセット負荷部６１Ｂの一端が、トランジスタＴ１のコレクタに接続され、オフセット負荷部６１Ｂの他端が、トランジスタＴ１のエミッタに接続される。同様に、オフセット負荷部６２Ｂは、第２負荷部４２Ｂに対して並列的に接続される。具体的に、オフセット負荷部６２Ｂの一端が、トランジスタＴ２のコレクタに接続され、オフセット負荷部６２Ｂの他端が、トランジスタＴ２のエミッタに接続される。
【００７４】
上記のオフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂの抵抗値を適宜選択することで、正常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’のいずれか一方が、他方よりも大きくなるように、大小関係を固定する。この場合、比較部４３は、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が、正常状態における大小関係とは反対になる場合に、異常状態であることを検出する。
【００７５】
このように、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを設けると、異常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が固定される。そのため、比較部４３が、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小を単純に比較するだけで、異常状態を確実に検出することが可能になる。
【００７６】
なお、図７及び図８に示す例では、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを、第１負荷部４１Ａ，４１Ｂ側及び第２負荷部４２Ａ，４２Ｂ側の双方に設ける場合について例示しているが、第１負荷部４１Ａ，４１Ｂ側及び第２負荷部４２Ａ，４２Ｂ側の一方にのみ設けてもよい。
【００７７】
［２］  照明装置１において、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎは並列接続されるが、その配置方法は任意であり、図１などに示した配置方法に限定されるものではない。例えば、図１では、第１方向（図中上下方向）に沿って直線状に並べられたＬＥＤ２０から成るＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎを、第１方向に対して垂直な第２方向（図中左右方向）に並べることで、ＬＥＤ２０を面状に配置する場合について例示しているが、これ以外のＬＥＤ２０の整列方法を採用してもよい。
【００７８】
図１とは異なるＬＥＤ２０の整列方法の一例について、図面を参照して説明する。図９は、ＬＥＤの整列方法の別例について示すブロック図である。
【００７９】
図９に示す例は、第１方向（図中上下方向）に沿って直線状に並べられたＬＥＤ２０から成るＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎを、さらに第１方向に沿って並べることで、ＬＥＤ２０を直線状に配置したものである。
【００８０】
ＬＥＤ２０を図９に示すように配置しても、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎが並列接続されていることには変わりがない。そのため、上述のように、異常検出部４によって、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出することができる。
【００８１】
なお、図９に示すように並べたＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎを、第１方向に対して垂直な第２方向（図中左右方向）に並べることで、ＬＥＤ２０を面状に並べてもよい。
【００８２】
［３］  図３及び図４では、図２に示す第１負荷部４１及び第２負荷部４２の具体例として、同様の特性を有した抵抗器Ｒ１，Ｒ２及びトランジスタＴ１，Ｔ２の「数」を調整した回路を挙げているが、第１負荷部４１及び第２負荷部４２は、このような素子の「数」を調整した回路に限定されるものではない。上述のように、第１負荷部４１及び第２負荷部４２は、第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比がｎ：ｍになるものであれば、どのようなものであってもよい。
【００８３】
具体的に例えば、第１負荷部４１及び第２負荷部４２は、それぞれを成す抵抗器やトランジスタなどの素子自体の「特性」（例えば、素子のサイズ）が調整されたものであってもよい。ただし、第１負荷部４１及び第２負荷部４２を、図３及び図４に示したような、同様の特性を有した素子の「数」を調整した回路とすると、簡易かつ精度良く第１負荷部４１及び第２負荷部４２の抵抗値を調整することができるため、好ましい。
【００８４】
［４］  本発明の１つの実施形態として、並列接続されたＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出可能な照明装置１を例示して説明したが、並列接続される素子または素子列を備える電子機器であれば、ＬＥＤ以外の素子（例えば、抵抗器など）を備える電子機器に対しても、本発明を適用することができる。
【００８５】
＜まとめ＞
本発明の実施形態に係る電子機器（照明装置１）は、例えば以下のように把握され得る。
【００８６】
電子機器１は、少なくとも１つの素子２０が直列接続されて成る素子列２１１〜２１ｍが、少なくとも１つ並列接続されて成る第１素子列群２１と、前記素子列２２１〜２２ｎが、少なくとも１つ並列接続されて成る第２素子列群２２と、前記第１素子列群２１を成す前記素子列２１１〜２１ｍを流れる電流の合計である第１電流Ｉ２１と、前記第２素子列群２２を成す前記素子列２２１〜２２ｎを流れる電流の合計である第２電流Ｉ２２と、が所定の関係を満たすか否かに基づいて、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方を成す前記素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出する異常検出部４と、を備える。
【００８７】
この電子機器１では、第１電流Ｉ２１と第２電流Ｉ２２との関係が異常になったことを検出する異常検出部４を備えるのみで、ＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出することができる。
【００８８】
さらに、上記の電子機器１において、前記異常検出部４が、一端が前記第１素子列群２１に接続され、前記第１電流Ｉ２１に応じた電圧である第１電圧Ｖ２１を当該一端から出力する第１負荷部４１と、一端が前記第２素子列群２２に接続され、前記第２電流Ｉ２２に応じた電圧である第２電圧Ｖ２２を当該一端から出力する第２負荷部４２と、前記第１電圧Ｖ２１及び前記第２電圧Ｖ２２の大小比較をすることで、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方に属する前記素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出する比較部４３と、を備え、前記第１負荷部４１の他端と前記第２負荷部４２の他端とが接続され、前記第１負荷部４１の抵抗値と前記第２負荷部４２の抵抗値との比が、前記第２素子列群２２を成す前記素子列２２１〜２２ｎの並列数ｎと前記第１素子列群２１を成す前記素子列２１１〜２１ｍ，２２１〜２２ｎの並列数ｍとの比になる。
【００８９】
この電子機器１では、異常検出部４が、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をする（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出する）のみで、異常状態を検出することが可能である。そのため、異常検出部４の構成を、簡素化することが可能となる。
【００９０】
さらに、上記の電子機器１において、前記第１負荷部４１Ａ及び前記第２負荷部４２Ａのそれぞれが、抵抗器Ｒ１，Ｒ２を少なくとも１つ並列接続したものから成り、前記第１負荷部４１Ａを成す前記抵抗器Ｒ１の並列数と前記第２負荷部４２Ａを成す前記抵抗器Ｒ２の並列数との比が、前記第１素子列群２１を成す前記素子列２１１〜２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１〜２２ｎの並列数ｎとの比になる。
【００９１】
この電子機器１では、第１負荷部４１Ａ及び第２負荷部４２Ａを、抵抗器Ｒ１，Ｒ２の並列接続回路という極めて簡素な回路で実現することができる。
【００９２】
さらに、上記の電子機器１において、前記第１負荷部４１Ｂ及び前記第２負荷部４２Ｂのそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタＴ１，Ｔ２を少なくとも１つ並列接続したものから成り、前記第１負荷部４１Ｂ及び前記第２負荷部４２Ｂのそれぞれを成す前記トランジスタＴ１，Ｔ２の制御電極が相互に接続されるとともに、前記第１負荷部４１Ｂを成す少なくとも１つの前記トランジスタＴ１の前記制御電極と前記第１電極とが接続され、前記第１負荷部４１Ｂを成す前記トランジスタＴ１の並列数と前記第２負荷部４２Ｂを成す前記トランジスタＴ２の並列数との比が、前記第１素子列群２１を成す前記素子列２１１〜２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１〜２２ｎの並列数ｎとの比になる。
【００９３】
この電子機器１では、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、制御電極と第１電極とが接続されているトランジスタＴ１を流れる電流を基準としたカレントミラー回路となる。したがって、正常状態において、第１電流Ｉ２１と第２電流Ｉ２２との比を、精度良くｍ：ｎに近づけることが可能になり、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２のそれぞれを成すＬＥＤ素子列２１１〜２１ｍ，２２１〜２２ｎに、安定的に等しい電流を流すことが可能になる。さらに、第１電圧Ｖ２１及び第２電圧Ｖ２２を、精度良く等しくすることが可能になる。
【００９４】
一方、異常状態では、第１負荷部４１Ｂ及び第２負荷部４２Ｂがカレントミラー回路として動作するが、第１電流Ｉ２１及び第２電流Ｉ２２をｍ：ｎに戻すまでには至らない。そのため、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離して、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。したがって、比較部４３は、異常状態を検出することが可能である。
【００９５】
なお、上記の電子機器１において、前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタである。
【００９６】
さらに、上記の電子機器１において、前記第１負荷部４１Ａ，４１Ｂ及び前記第２負荷部４２Ａ，４２Ｂの少なくともいずれか一方に対して並列的に接続されるオフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを、さらに備える。
【００９７】
この電子機器１では、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂの抵抗値を適宜調整することによって、正常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’のいずれか一方が、他方に対して僅かに大きくなるように、設定することができる。この場合、比較部４３は、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が反転したことを、コンパレータ等の単純な大小比較を行う装置を用いて検出することによって、正常状態から異常状態になったことを検出することができる。
【００９８】
さらに、上記の電子機器１において、前記第１素子列群２１及び前記第２素子列群２２を成すそれぞれの前記素子列２１１〜２１ｍ，２２１〜２２ｎは、電流電圧特性が等しいものであり、前記異常検出部４は、前記第１電流Ｉ２１と前記第２電流Ｉ２２との比が、前記第１素子列群２１を成す前記素子列２１１〜２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１〜２２ｎの並列数ｎとの比から、所定の程度を超えて乖離した場合に、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方を成す前記素子列２１１〜２１ｍ，２２１〜２２ｎの異常を検出する。
【００９９】
この電子機器１では、全ての素子列２１１〜２１ｍ，２２１〜２２ｎに均等に電流が流れていない状態、即ち、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから所定の程度（例えば、上述したヒステリシスに相当する大きさ）を超えて乖離している状態を、異常状態として検出することができる。
【産業上の利用可能性】
【０１００】
本発明は、例えばＬＥＤなどの素子を複数備えた電子機器に、利用することができる。
【符号の説明】
【０１０１】
１  ：  照明装置
２０  ：  ＬＥＤ（素子）
２１  ：  第１ＬＥＤ素子列群（第１素子列群）
２１１〜２１ｍ  ：  ＬＥＤ素子列（素子列）
２２  ：  第２ＬＥＤ素子列群（第２素子列群）
２２１〜２２ｎ  ：  ＬＥＤ素子列（素子列）
３  ：  電源部
４  ：  異常検出部
４１，４１Ａ，４１Ｂ  ：  第１負荷部
４２，４２Ａ，４２Ｂ  ：  第２負荷部
４３，４３ａ，４３ｂ  ：  比較部
５  ：  駆動制御部
６１Ａ，６１Ｂ，６２Ａ，６２Ｂ  ：  オフセット負荷部
Ｉ２１  ：  第１電流
Ｉ２２  ：  第２電流
Ｖ２１  ：  第１電圧
Ｖ２２  ：  第２電圧
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２  ：  抵抗器
Ｔ１，Ｔ２  ：  トランジスタ
Ｃ１，Ｃ２  ：  コンパレータ
Ｇ  ：  ＯＲ回路
Ｓ  ：  出力信号
Ｄ  ：  制御信号
【図１】
0005961284.tif 000002
【図２】
0005961284.tif 000003
【図３】
0005961284.tif 000004
【図４】
0005961284.tif 000005
【図５】
0005961284.tif 000006
【図６】
0005961284.tif 000007
【図７】
0005961284.tif 000008
【図８】
0005961284.tif 000009
【図９】
0005961284.tif 000010
【図１０】
0005961284.tif 000011