(57)【特許請求の範囲】
【請求項１】
表面に半導体チップが搭載されるチップ搭載領域と、
前記チップ搭載領域と一体化して設けられ、かつ前記チップ搭載領域と同一の平面を成して前記半導体チップから突出する複数の凸部を含むリード領域と、
前記凸部同士の間の領域に、前記リード領域とは電気的に分離して配置された端子とを備え、
前記リード領域の表面からの厚みは、前記端子の表面からの厚みよりも小さく、
前記半導体チップは、前記チップ搭載領域よりも大きく、かつ第１配線により前記端子に、第２配線により前記リード領域の凸部にそれぞれ電気的に接続される
リードフレーム。
【請求項２】
前記端子と前記リード領域との間隙に封止樹脂を含む
請求項１に記載のリードフレーム。
【請求項３】
前記端子の断面形状は台形状である
請求項１記載のリードフレーム。
【請求項４】
中央部に前記チップ搭載領域、前記チップ搭載領域の周囲に前記リード領域が設けられ、
隣り合う前記凸部の間の全てに前記端子が配置されている
請求項１記載のリードフレーム。
【請求項５】
半導体チップおよびリードフレームを備え、
前記リードフレームは、
表面に前記半導体チップが搭載されるチップ搭載領域と、
前記チップ搭載領域と一体化して設けられ、かつ前記チップ搭載領域と同一の平面を成して前記半導体チップから突出する複数の凸部を含むリード領域と、
前記凸部同士の間の領域に、前記リード領域とは電気的に分離して配置された端子とを有すると共に、前記リード領域の表面からの厚みが、前記端子の表面からの厚みよりも小さく、
前記半導体チップは、前記チップ搭載領域よりも大きく、かつ第１配線により前記端子に、第２配線により前記リード領域の凸部にそれぞれ電気的に接続されている
半導体装置。
【請求項６】
前記半導体チップと共に前記リードフレームの表面と前記リード領域の裏面とが封止樹脂に覆われ、
前記端子の裏面は前記封止樹脂から露出されている
請求項５記載の半導体装置。
【請求項７】
前記半導体チップおよび前記リードフレームはＱＦＮ（Quad Flat Non-leaded Package）パッケージされている
請求項６記載の半導体装置。
【請求項８】
前記端子と前記リード領域との間隙に前記封止樹脂を含む
請求項６に記載の半導体装置。
【請求項９】
前記第１配線は信号線、前記第２配線はグラウンド（ＧＮＤ）線である
請求項５記載の半導体装置。
【請求項１０】
一の前記チップ搭載領域に前記半導体チップを複数有する
請求項５記載の半導体装置。
【請求項１１】
前記リードフレームは間隙により分離された複数のチップ搭載領域を有し、
前記複数のチップ搭載領域を囲って前記リード領域が設けられている
請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば半導体チップ等のチップが搭載されるリードフレームおよびこのリードフレームを備えた半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高密度化に対応するため、例えば半導体チップ等のチップが樹脂で封止されたパッケージの小型化が進んでいる。このようなパッケージの形態として、リードフレームを用いたものがある。このリードフレームを用いた小型パッケージの例としては、例えばＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outline Non-leaded Package）等が挙げられ、所謂ノンリード型のものが注目されている。
【０００３】
このパッケージ型の半導体装置では、リードフレームの中央部のチップ搭載領域に半導体チップが配置され、このチップ搭載領域の周囲の外部端子に半導体チップの電極パッドが接続されて、信号が伝達される（例えば、特許文献１，２）。また、この半導体チップをグラウンド（ＧＮＤ）接続させることにより、電気的特性が安定化する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２７８１１７
【特許文献２】特開２００６−２２２４７１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体チップをＧＮＤ接続させる場合、特許文献１のようにダイパッド（チップ搭載領域）で接続すると、半導体チップの周囲に接続領域（ボンドエリア）が必要となる。また、特許文献２では、実装端子間にＧＮＤ端子を配置しているため、ＧＮＤ端子の数だけ半導体チップの周囲の外部端子数が増加する。即ち、特許文献１，２のいずれの方法でも半導体装置のパッケージサイズが大きくなる、という問題が生じていた。
【０００６】
本技術はかかる問題点に鑑みてなされたもので、その目的は、チップをＧＮＤ接続して電気的特性を安定化し、かつ、よりパッケージサイズを小型化することが可能なリードフレームおよびこのリードフレームを備えた半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本技術のリードフレームは、表面に半導体チップが搭載されるチップ搭載領域と、チップ搭載領域と一体化して設けられ、かつチップ搭載領域と同一の平面を成して半導体チップから突出する複数の凸部を含むリード領域と、凸部同士の間の領域に、リード領域とは電気的に分離して配置された端子とを備え、リード領域の表面からの厚みは、端子の表面からの厚みよりも小さく、半導体チップは、チップ搭載領域よりも大きく、かつ第１配線により端子に、第２配線によりリード領域の凸部にそれぞれ電気的に接続されるものである。
【０００８】
本技術の半導体装置は、半導体チップおよびリードフレームを備え、リードフレームは、表面に半導体チップが搭載されるチップ搭載領域と、チップ搭載領域と一体化して設けられ、かつチップ搭載領域と同一の平面を成して半導体チップから突出する複数の凸部を含むリード領域と、凸部同士の間の領域に、リード領域とは電気的に分離して配置された端子とを有すると共に、リード領域の表面からの厚みが、端子の表面からの厚みよりも小さく、半導体チップは、チップ搭載領域よりも大きく、かつ第１配線により端子に、第２配線によりリード領域の凸部にそれぞれ電気的に接続されているものである。
【０００９】
本技術のリードフレームおよび半導体装置では、リード領域の表面からの厚みが端子の表面からの厚みよりも小さいので、パッケージした際にリード領域の裏面は封止樹脂で覆われ、封止樹脂から露出されない。
【発明の効果】
【００１０】
本技術のリードフレームおよび半導体装置によれば、リード領域の表面からの厚みを端子の表面からの厚みよりも小さくするようにしたので、チップの周囲の外部端子の数を増やすことなく、チップを端子とは異なる電位、例えばＧＮＤ接続することができる。また、チップ搭載領域にボンドエリアを設ける必要もない。よって、チップをＧＮＤ接続し、かつチップのパッケージサイズを小型化することができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施の形態に係る半導体装置の構成を表す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１のＩＶ−ＩＶ線に沿った断面図である。
【図５】図１に示したリードフレームの構成を表す平面図である。
【図６】図１に示した半導体装置の実装方法の一例を表す断面図である。
【図７】（Ａ）図１に示した半導体装置の製造方法を工程順に表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図８】（Ａ）図７に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図９】（Ａ）図８に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図、（Ｃ）（Ａ）のＣ−Ｃ線に沿った断面図である。
【図１０】（Ａ）図９に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図１１】（Ａ）図１０に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図１２】（Ａ）図１１に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図１３】（Ａ）図１２に続く工程を表す平面図、（Ｂ）（Ａ）のＢ−Ｂ線に沿った断面図である。
【図１４】比較例１に係る半導体装置の構成を表す断面図である。
【図１５】比較例２に係る半導体装置の構成を表す図である。
【図１６】変形例１に係る半導体装置の構成を表す断面図である。
【図１７】（Ａ）変形例２に係るリードフレームの構成を表す表面の平面図、（Ｂ）裏面の平面図である。
【図１８】図１７に示したリードフレームに半導体チップを搭載した場合の構成を表す断面図である。
【発明を実施するための形態】
【００１２】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（一の半導体チップを有する例）
２．変形例１（複数の半導体チップを有する例）
３．変形例２（リードフレームを複数有する例）
【００１３】
〔実施の形態〕
図１は本開示の一実施の形態に係る半導体装置（半導体装置１）の上面構成を表したものである。図２は図１のＩＩ−ＩＩ線に沿った断面構成、図３は図１のＩＩＩ−ＩＩＩ線に沿った断面構成、図４は図１のＩＶ−ＩＶ線に沿った断面構成をそれぞれ表している。半導体装置１はＱＦＮパッケージされたものであり、リードフレーム１０の表面に設けられた半導体チップ２１が封止樹脂４１で覆われている。
【００１４】
図５（Ａ）はリードフレーム１０の表面、図５（Ｂ）はその裏面の平面構成をそれぞれ表すものである。図５のドットで表した領域は、図５（Ａ）は表面から、図５（Ｂ）は裏面からそれぞれ一定の厚みだけ削られ、他の部分に比べて薄くなっている箇所を表している。
【００１５】
リードフレーム１０は、例えばメッキされた銅（Ｃｕ）により構成され、チップ搭載領域１１（ダイパッド）、端子１２（信号端子）、リード領域１３Ａおよび端子１２とリード領域１３Ａとの間の間隙１４を有している。間隙１４と端子１２との間には端子１２を支持する張出部１５（図２）が設けられている。図５（Ａ）のドット領域は張出部１５、図５（Ｂ）のドット領域はリード領域１３Ａである。
【００１６】
チップ搭載領域１１はリードフレーム１０の中央部に矩形状に設けられ、チップ搭載領域１１の周囲にリード領域１３Ａが設けられている。チップ搭載領域１１およびリード領域１３Ａは連結され、一体化している。このチップ搭載領域１１に半導体チップ２１が搭載されている。リード領域１３Ａはその周縁にチップ搭載領域１１と同一面内方向の複数の凹凸部を有しており、これら複数の凸部の各々がＧＮＤリード１３である。ここでは、リード領域１３Ａ（ＧＮＤリード１３）がチップ搭載領域１１を囲む四辺全てに設けられている。
【００１７】
端子１２は間隙１４を間にしてリード領域１３Ａの凹部にそれぞれ設けられ、リード領域１３Ａおよびチップ搭載領域１１とは電気的に分離されている。換言すれば、端子１２はＧＮＤリード１３（リード領域１３Ａの凸部）間に配置されている。また、端子１２とチップ搭載領域１１との間にはリード領域１３Ａが存在しているため、端子１２はその三方向がリード領域１３Ａに囲まれている。この端子１２は裏面において封止樹脂４１から露出され（図２）、ワイヤ３１（第１配線）を介して半導体チップ２１の電極パッドと電気的に接続されている。一方、半導体チップ２１の別の電極パッドはワイヤ３１（第２配線）によりＧＮＤリード１３に電気的に接続され、ＧＮＤ接続されている。換言すれば、端子１２と半導体チップ２１を電気的接続するワイヤ３１は信号線、ＧＮＤリード１３と半導体チップ２１を電気的に接続するワイヤ３１はＧＮＤ線である。このように、端子１２とＧＮＤリード１３とを設けることにより、端子１２を介して伝達される信号が高周波である場合にも、高周波信号が互いに分離（アイソレーション）され、信号間の干渉を抑えて半導体装置１の高周波特性を向上させることができる。また、全ての端子１２間にはＧＮＤリード１３が存在するので、ワイヤ３１をいずれのＧＮＤリード１３に接続することも可能となり、配線の自由度を高めることができる。
【００１８】
端子１２は、図４に表したように、その配列方向（ＧＮＤリード１３との並び方向）の断面形状の側壁（側面）が湾曲線の台形状となっている。なお、側壁は直線状であってもよい。端子１２の断面形状を台形状にすることで、端子１２の裏面の大きさが確保され、半導体装置１の電気的特性を安定化することができる。
【００１９】
本実施の形態のリードフレーム１０では、リード領域１３Ａの表面からの厚みＴ２が端子１２の表面からの厚みＴ１に比べて小さい（図２〜図４）。例えば、Ｔ１が０．１２５ｍｍのとき、Ｔ２は０．０４〜０．０９ｍｍ程度である。このように、リード領域１３Ａの厚みＴ２を端子１２の厚みＴ１よりも小さくすることにより、リード領域１３Ａの裏面は封止樹脂４１に覆われる（図３）。即ち、各々のＧＮＤリード１３は外部端子としての機能を有するものではないため、端子１２間のピッチＰ１（図５）を小さくすることができる。よって、半導体チップ２１の周囲の外部端子の数を少なくして、半導体装置１を小型化することができる。ピッチＰ１は、例えば０．４ｍｍであり、端子１２とＧＮＤリード１３との間のピッチＰ２は、例えば０．２ｍｍである。
【００２０】
このようなリード領域１３Ａを含むリードフレーム１０は、例えば図６に表したように、ハンダ４２を間にして実装基板４３に実装され、ＧＮＤ接続される。即ち、一体化したチップ搭載領域１１およびリード領域１３Ａ全体がＧＮＤ端子となる。実装基板４３への実装時に半導体装置１では、封止樹脂４１内での端子１２とＧＮＤリード１３との間のピッチＰ２に比べて、封止樹脂４１から露出した端子１２間のピッチＰ１が大きくなるため（図５（Ａ））、実装基板４３への接続を容易に行うことができる。
【００２１】
また、本実施の形態のリードフレーム１０はリード領域１３Ａがチップ搭載領域１１と一体化していることにより、その強度が向上し、反りや変形の発生を防止することができる。このような反りや変形の発生が抑制されたリードフレーム１０では、その搬送が容易となるため、薄い銅箔でリードフレーム１０を作製して歩留りを向上させることができる。また、チップ搭載領域１１に、リード領域１３Ａが一体化されていることで、放熱面積が大きくなり、半導体装置１の放熱性も向上する。更に、リード領域１３Ａが連結しているため、チップ搭載領域１１よりも大きなサイズの半導体チップ２１の搭載を容易に行うことができる。リードフレーム１０に張出部１５を設けることにより、チップ搭載領域１１よりも大きな半導体チップ２１を搭載した場合にも、半導体チップ２１と端子１２との接触を防ぐと共に端子１２の大きさを維持しつつ、小型化することが可能となる。
【００２２】
半導体チップ２１は接着剤２２によりチップ搭載領域１１に固定され、その電極パッドはワイヤ３１により端子１２、ＧＮＤリード１３にそれぞれワイヤボンディングされている。半導体チップ２１は、例えば、ＮＰＮ縦型トランジスタ（ＮＰＮ  Ｔｒｓ）、ＰＮＰ縦型トランジスタ（Ｖ−ＰＮＰ  Ｔｒｓ）、Ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳ）、Ｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳ）、ＭＯＳ容量および抵抗（ポリシリコン抵抗）等の複数の半導体素子により構成されている。ワイヤ３１は、導電性の金属、例えば金（Ａｕ）線からなる。
【００２３】
封止樹脂４１は半導体チップ２１をリードフレーム１０に封止するものであり、半導体チップ２１およびワイヤ３１、更に、リードフレーム１０の表面およびリード領域１３Ａの裏面を覆っている。封止樹脂４１は、例えばエポキシ樹脂等の絶縁性樹脂により構成されている。
【００２４】
この半導体装置１は、例えば次のようにして製造することができる。
【００２５】
まず、図７に表したように、チップ搭載領域１１、端子１２、リード領域１３Ａ、間隙１４および張出部１５を有するリードフレーム１０の裏面にテープ５３を貼り合わせる。このリードフレーム１０はリードフレームシートに支持部１６により支持されている。テープ５３は、後の工程で封止樹脂４１を形成する際に、リードフレーム１０の裏面に樹脂バリが生成するのを防ぐためのものであり、例えば、ポリイミドテープ等からなる。リードフレーム１０へのチップ搭載領域１１、端子１２、リード領域１３Ａ、間隙１４および張出部１５の形成は、金属板を例えば打ち抜きプレス加工やエッチング加工等の適当な加工方法により所定形状にパターニングして行う。
【００２６】
リードフレーム１０にテープ５３を貼り合わせた後、チップ搭載領域１１に半導体チップ２１を接着剤２２により着設する（図８）。
【００２７】
次いで、半導体チップ２１の電極パッドと端子１２、ＧＮＤリード１３とをそれぞれワイヤ３１により電気的に接続する（図９）。
【００２８】
続いて、封止樹脂４１によりリードフレーム１０の表面およびリード領域１３Ａの裏面、半導体チップ２１、ワイヤ３１を完全に被覆した後（図１０）、リードフレーム１０からテープ５３を剥離する（図１１）。
【００２９】
続いて、封止樹脂４１の表面に製品名等のマーク５４を刻印した後（図１２）、図１３に表したようにカッター等により切断線５５でリードフレームシートからリードフレーム１０を切り離す。以上の工程により、図１〜４に示した半導体装置１が完成する。
【００３０】
本実施の形態の半導体装置１では、リード領域１３Ａの厚みＴ２が端子１２の厚みＴ１よりも小さいので、半導体チップ２１をＧＮＤ接続してもパッケージサイズが小型化される。
以下、比較例１，２を用いてこれについて詳細に説明する。
【００３１】
図１４は、比較例１に係る半導体装置１００の断面構成を表したものである。この半導体装置１００では、半導体チップ２１の電極パッドをチップ搭載領域１１１（ダイパッド）にワイヤ３１により電気的に接続してＧＮＤ接続している。このような場合には、チップ搭載領域１１１に接続領域１１１Ａ（ボンドエリア）が必要となるため、半導体装置１００のパッケージサイズが大きくなる。また、チップ搭載領域１１１を半導体チップ２１よりも小さくすることはできない。
【００３２】
図１５は、比較例２に係る半導体装置１０１の断面構成を表したものであり、図１５（Ａ）は平面構成、図１５（Ｂ）は図１５（Ａ）のＢ−Ｂ線に沿った断面構成を表している。この半導体装置１０１では、チップ搭載領域１２１に一体化したＧＮＤリード１２３により半導体チップ２１のＧＮＤ接続がなされている。しかしながら、ＧＮＤリード１２３の裏面は封止樹脂４１から露出しているため、ＧＮＤリード１２３は外部端子として機能し、半導体チップ２１の周囲の外部端子の数が増加する。即ち、ＧＮＤリード１２３と端子１２との間のピッチＰ１００を小さくすることができず、半導体装置１０１のパッケージサイズは大きくなる。
【００３３】
これに対し、半導体装置１では、リード領域１３Ａの厚みＴ２が端子１２の厚みＴ１よりも小さいので、リード領域１３Ａ（ＧＮＤリード１３）の裏面は封止樹脂４１で覆われる。これにより、一体化したチップ搭載領域１１およびリード領域１３ＡがＧＮＤ端子として機能するため、半導体チップ２１の周囲の外部端子の数を増加させることなく、半導体チップ２１をＧＮＤ接続することができる。また、チップ搭載領域１１に接続領域を設ける必要もない。よって、半導体装置１を小型化することができる。
【００３４】
また、リード領域１３Ａの凹部に端子１２が配置され、端子１２がＧＮＤリード１３に囲まれているので、半導体装置１の高周波特性が向上する。
【００３５】
更に、チップ搭載領域１１およびリード領域１３Ａが一体化されているので、リードフレーム１０の強度および放熱性が増す。加えて、チップ搭載領域１１よりも大きなサイズの半導体チップ２１を搭載することも容易に行うことができる。
【００３６】
以上、本実施の形態では、リード領域１３Ａの厚みＴ２を端子１２の厚みＴ１よりも小さくするようにしたので、半導体チップ２１の周囲の外部端子の数を増やすことなく、また、チップ搭載領域１１に接続領域を設けることなく半導体チップ２１をＧＮＤ接続することができる。よって、半導体チップ２１をＧＮＤ接続し、かつ半導体装置１を小型化することができる。
【００３７】
以下、本技術の変形例について説明するが、上記実施の形態と共通の構成要素については同一符号を付してその説明は省略する。
【００３８】
〔変形例１〕
図１６は、変形例１に係る半導体装置（半導体装置２）の断面構成を表したものである。この半導体装置２は、一のチップ搭載領域１１に半導体チップ（半導体チップ２１Ａ，２１Ｂ，２１Ｃ）を複数有している点で、上記実施の形態の半導体装置１と異なる。この点を除き、この半導体装置２は上記実施の形態の半導体装置１と同様の構成を有し、その作用および効果も同様である。
【００３９】
半導体チップ２１Ａ，２１Ｂ，２１Ｃは互いの電極パッド同士がワイヤ３１により電気的に接続され、リードフレーム１０（チップ搭載領域１１）に搭載されている。即ち、この半導体装置２は所謂マルチチップの構成を有するものである。
【００４０】
〔変形例２〕
変形例２に係る半導体装置（半導体装置３）は、チップ搭載領域（チップ搭載領域１１Ａ，１１Ｂ，１１Ｃ）が複数設けられたリードフレーム５０を有するものである。この点を除き、この半導体装置３は上記実施の形態の半導体装置１と同様の構成を有し、その作用および効果も同様である。
【００４１】
図１７，図１８に表したように、リードフレーム５０は間隙により分離された３つのチップ搭載領域１１Ａ，１１Ｂ，１１Ｃを有するものであるが、チップ搭載領域１１Ａ，１１Ｂ，１１Ｃ各々に一体化したリード領域１３Ａは共通であり連結している。例えば、複数の半導体チップ２１Ａ，２１Ｂ，２１Ｃを半導体装置３に搭載させる場合（図１８）に、電源電位ごとにチップ搭載領域１１Ａ，１１Ｂ，１１Ｃを分けるようにしてもよい。リードフレーム５０では複数のＧＮＤリード１３が一体化されているので（リード領域１３Ａ）、チップ搭載領域１１Ａ，１１Ｂ，１１Ｃを分割しても一のリードフレーム５０で半導体チップ２１Ａ，２１Ｂ，２１Ｃを保持することが可能となる。
【００４２】
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、リード領域１３ＡをＧＮＤ接続する場合について説明したが、ＧＮＤ以外の電位に接続するようにしてもよい。
【００４３】
また、上記実施の形態等では、半導体装置１のパッケージがＱＦＮ型である場合について説明したが、ＱＦＮ型以外のパッケージ型、例えばＳＯＮ等であってもよい。
【００４４】
更に、例えば、上記実施の形態等において説明した各部の材料および厚み、または形成方法および形成条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の形成方法および形成条件としてもよい。
【００４５】
なお、本技術は、以下のような構成も可能である。
（１）表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを備え、前記リード領域の表面からの厚みは、前記端子の表面からの厚みよりも小さいリードフレーム。
（２）前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている前記（１）記載のリードフレーム。
（３）前記端子の断面形状は台形状である前記（１）または（２）記載のリードフレーム。
（４）中央部に前記チップ搭載領域、前記チップ搭載領域の周囲に前記リード領域が設けられ、
前記リード領域の凹部全てに前記端子が配置されている前記（１）乃至（３）のうちいずれか１つに記載のリードフレーム。
（５）半導体チップおよびリードフレームを備え、前記リードフレームは、表面に設けられたチップ搭載領域と、前記チップ搭載領域と同一面内方向の複数の凹凸部を含むリード領域と、前記凹部に配置された端子とを有すると共に、前記リード領域の表面からの厚みが、前記端子の表面からの厚みよりも小さく、前記半導体チップは、前記チップ搭載領域に搭載されると共に、第１配線により前記端子に、第２配線により前記リード領域にそれぞれ電気的に接続されている半導体装置。
（６）前記半導体チップは前記チップ搭載領域よりも大きい前記（５）記載の半導体装置。
（７）前記半導体チップと共に前記リードフレームの表面と前記リード領域の裏面とが封止樹脂に覆われ、前記端子の裏面は前記封止樹脂から露出されている前記（５）または（６）記載の半導体装置。
（８）前記半導体チップおよび前リードフレームはＱＦＮ（Quad Flat Non-leaded Package）パッケージされている前記（５）乃至（７）のうちいずれか１つに記載の半導体装置。
（９）前記リード領域は前記チップ搭載領域と一体化し、前記リード領域と前記端子とは電気的に分離されている前記（５）乃至（８）のうちいずれか１つに記載の半導体装置。
（１０）前記第１配線は信号線、前記第２配線はグラウンド（ＧＮＤ）線である前記（５）乃至（９）のうちいずれか１つに記載の半導体装置。
（１１）一の前記チップ搭載領域に前記半導体チップを複数有する前記（５）乃至（１０）のうちいずれか１つに記載の半導体装置。
（１２）前記リードフレームは間隙により分離された複数のチップ搭載領域を有し、前記複数のチップ搭載領域それぞれのリード領域は共通である前記（９）または（１０）記載の半導体装置。
【符号の説明】
【００４６】
１・・・半導体装置、１０，１０Ａ，１０Ｂ，５０・・・リードフレーム、１１，１１Ａ，１１Ｂ，１１Ｃ・・・チップ搭載領域、１２・・・端子、１３・・・ＧＮＤリード、１３Ａ・・・リード領域、１４・・・間隙、１５・・・張出部、２１，２１Ａ，２１Ｂ，２１Ｃ・・・半導体チップ、３１・・・ワイヤ、４１・・・封止樹脂。
【図１】
0005953703.tif 000002
【図２】
0005953703.tif 000003
【図３】
0005953703.tif 000004
【図４】
0005953703.tif 000005
【図５】
0005953703.tif 000006
【図６】
0005953703.tif 000007
【図７】
0005953703.tif 000008
【図８】
0005953703.tif 000009
【図９】
0005953703.tif 000010
【図１０】
0005953703.tif 000011
【図１１】
0005953703.tif 000012
【図１２】
0005953703.tif 000013
【図１３】
0005953703.tif 000014
【図１４】
0005953703.tif 000015
【図１５】
0005953703.tif 000016
【図１６】
0005953703.tif 000017
【図１７】
0005953703.tif 000018
【図１８】
0005953703.tif 000019