(57)【特許請求の範囲】
【請求項１】
複数のスイッチング素子を含むインバータ部のレッグシャント抵抗からインバータ出力電流を受信して、出力電流の欠相を検出する方法において、
前記インバータ部の前記スイッチング素子のスイッチング動作状態に応じて、電流検出が可能なセクタであるか否か判断するステップと、
電流検出が不可能なセクタである場合、欠相変数を維持するステップと、
電流検出が可能なセクタである場合、出力電流が出力欠相バンド以内である場合に欠相変数をプラスカウントして累積するステップと、
電流検出が可能なセクタである場合、出力電流が出力欠相バンド以外である場合に欠相変数をマイナスカウントして累積するステップと、
前記欠相変数が出力欠相検出レベル以上の場合、出力欠相と決定するステップと、を含むことを特徴とする、出力欠相検出方法。
【請求項２】
前記レッグシャント抵抗から受信された２相の出力電流から３相出力電流を決定するステップをさらに含むことを特徴とする、請求項１に記載の出力欠相検出方法。
【請求項３】
出力欠相を決定した場合、設定された保護動作を行うステップをさらに含むことを特徴とする、請求項１または２に記載の出力欠相決定方法。
【請求項４】
複数のスイッチング素子を含むインバータ部と、
前記インバータ部のスイッチング素子のうち一部スイッチング素子に接続されるレッグシャント抵抗と、
前記レッグシャント抵抗によって決定される２相出力電流から３相出力電流を決定する第１決定部と、
前記インバータ部の前記スイッチング素子のスイッチング動作状態に応じて、電流検出が可能なセクタであるか否か判断して、電流検出が不可能なセクタである場合、欠相変数を維持し、電流検出が可能なセクタである場合であって出力電流が出力欠相バンド以内である場合に欠相変数をプラスカウントして累積し、電流検出が可能なセクタである場合であって出力電流が出力欠相バンド以外である場合に欠相変数をマイナスカウントして累積し、前記欠相変数が出力欠相検出レベル以上の場合、出力欠相と決定する第２決定部と、
を含むことを特徴とする、出力欠相検出装置。
【請求項５】
前記第２決定部は、
出力欠相を決定した場合、設定された保護動作を行うことを特徴とする、請求項４に記載の出力欠相検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの出力欠相検出方法に関するものである。
【背景技術】
【０００２】
一般に、インバータは３相の直流（ＤＣ）を交流（ＡＣ）に変換する装置である。
【０００３】
図１は、一般的なインバータの構成図であり、モータ２を駆動する。
【０００４】
インバータ１は、３相ＡＣ電源を整流部１０がＤＣに変換し、これをＤＣリンクキャパシタ２０に保存した後、インバータ部３０がＡＣに変換してモータ２に供給し、電圧と周波数を可変してモータ２の速度を制御する。
【０００５】
この時、インバータの出力（Ｉ）が１相以上オープン（ｏｐｅｎ）されたのをインバータ出力欠相といい、インバータ１の出力端とモータ２が接続されなかったり、またはインバータ１の出力端とモータ２との間の開閉装置の誤動作により発生する。インバータ出力欠相時、モータ２は、定格電流以上の過電流が印加されて劣化による焼損が生じる可能性がある。
【０００６】
このようなインバータの出力欠相は、インバータ出力電流を検出して判別する。
【０００７】
図２Ａ及び図２Ｂは、インバータ出力電流検出部の構成図であり、図２Ａは、変流器（Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ、ＣＴ）を利用する場合、図２Ｂは、レッグシャント（ｌｅｇ  ｓｈｕｎｔ）抵抗を利用する場合を示す。
【０００８】
図２Ａに示したように、ＣＴ４１は、インバータ１出力上に位置し、インバータ部３０の３相出力電流を検出する。一方、図２Ｂに示したように、レッグシャント抵抗は、インバータ部３０の各相の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）のエミッタ端に配置され、インバータ部３０のスイッチング動作状態に応じて下部ＩＧＢＴに電流が流れる時にインバータ部３０の出力電流を検出するものである。
【０００９】
図３は、インバータ部のスイッチング動作状態に応じて出力電流検出が制限されるのを説明するための例示図である。
【００１０】
図面に示したように、レッグシャント抵抗を利用したインバータ出力電流検出方式は、インバータ部３０のスイッチング動作状態及び電流導通時間に応じて電流検出領域が制限されるので、電流検出領域の拡張のためにインバータ３相出力電流のうち有効な２相電流を検出して、残りの１相の電流を演算する方式を用いる。下記は、レッグシャント抵抗を利用した電流検出で電流検出を演算するのを示した表である。
【００１１】
【表１】
0005981515.tif 000002
【００１２】
このようなレッグシャント抵抗を利用した電流検出は、ＣＴを利用した方式と比べて比較的低価で実現可能なので、低価型小型インバータに主に使用される。
【００１３】
しかし、このようなレッグシャント抵抗を利用した電流検出方式においては、インバータ３相出力電流のうち有効な２相電流を検出して、残りの１相電流を演算する方式を用いるため、正確な出力欠相検出をできなくなる問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明が解決しようとする技術的課題は、レッグシャント抵抗を利用した電流検出方式でインバータ出力欠相を精度よく検出することである。
【課題を解決するための手段】
【００１５】
前記のような技術的課題を解決するために、複数のスイッチング素子を含むインバータ部のレッグシャント抵抗からインバータ出力電流を受信して、出力電流の欠相を検出する本発明の一実施形態の方法において、前記インバータ部の前記スイッチング素子のスイッチング動作状態に応じて、電流検出が可能なセクタであるか否か判断するステップと、電流検出が不可能なセクタである場合、欠相変数を維持するステップと、電流検出が可能なセクタである場合、出力電流が出力欠相バンド以内の場合に欠相変数をプラスカウントして累積するステップと、前記欠相変数が出力欠相検出レベル以上の場合、出力欠相で決定するステップと、を含んでもよい。
【００１６】
本発明の一実施形態の方法において、前記レッグシャント抵抗から受信された２相の出力電流から３相出力電流を決定するステップをさらに含んでもよい。
【００１７】
本発明の一実施形態の方法において、電流検出が可能なセクタである場合、出力電流が出力欠相バンド以外の場合に欠相変数をマイナスカウントして累積するステップをさらに含んでもよい。
【００１８】
本発明の一実施形態の方法において、出力欠相を決めた場合、設定された保護動作を行うステップをさらに含んでもよい。
【００１９】
また、前記のような技術的課題を解決するために、本発明の一実施形態の出力欠相検出装置は、複数のスイッチング素子を含むインバータ部と、前記インバータ部のスイッチング素子のうち一部スイッチング素子に接続されるレッグシャント抵抗と、前記レッグシャント抵抗によって決定される２相出力電流から３相出力電流を決定する第１決定部と、前記インバータ部の前記スイッチング素子のスイッチング動作状態に応じて、電流検出が可能なセクタであるか否か判断して、電流検出が不可能なセクタである場合、欠相変数を維持し、電流検出が可能なセクタである場合、出力電流が出力欠相バンド以内である場合に欠相変数をプラスカウントして累積して、前記欠相変数が出力欠相検出レベル以上の場合、出力欠相と決定する第２決定部と、を含んでもよい。
【００２０】
本発明の一実施形態において、前記第２決定部は、電流検出が可能なセクタである場合、出力電流が出力欠相バンド以外である場合に欠相変数をマイナスカウントして累積してもよい。
【００２１】
本発明の一実施形態において、前記第２決定部は、出力欠相を決めた場合、設定された保護動作を行ってもよい。
【発明の効果】
【００２２】
本発明の一実施形態により、レッグシャント抵抗を利用してインバータ出力電流を検出する場合、正確に出力欠相を検出することができる。
【図面の簡単な説明】
【００２３】
【図１】一般的なインバータの構成図である。
【図２Ａ】インバータ出力電流検出部の構成図である。
【図２Ｂ】インバータ出力電流検出部の構成図である。
【図３】インバータ部のスイッチング動作状態に応じて出力電流検出が制限されるのを説明するための例示図である。
【図４】本発明に係るインバータ出力欠相検出装置の一実施形態構成図である。
【図５】従来出力欠相を検出する方法を説明するためのフローチャートである。
【図６】従来ＣＴを利用したインバータ出力電流検出方式で出力欠相を検出する場合を示した図である。
【図７】従来レッグシャント抵抗を利用した出力電流検出方式で出力欠相を検出する場合を説明する図である。
【図８】従来レッグシャント抵抗を利用した出力電流検出方式の試験波形図である。
【図９】本発明に係る出力欠相検出方法を説明するための一実施形態フローチャートである。
【図１０】本発明の出力欠相検出方式を説明するための一例示図である。
【図１１】本発明の出力欠相検出方式を説明するための信号波形図である。
【発明を実施するための形態】
【００２４】
本発明は、多様な変更を加えることができて、多様な実施形態を有することができ、特定実施形態を図面に例示して詳細な説明で詳細に説明する。しかし、これは本発明を特定の実施形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるいずれの変更、均等物乃至代替物を含むものと理解されなければならない。
【００２５】
以下、添付図面を参照して本発明に係る好ましい一実施形態を詳細に説明する。
【００２６】
図４は、本発明に係るインバータ出力欠相検出装置の一実施形態構成図であり、図２Ｂのレッグシャント抵抗からインバータ出力電流を受信して出力電流を検出して、出力欠相を決定することができる。
【００２７】
図面に示したように、本発明のインバータ出力欠相検出装置は、調整部４３、ＡＤコンバータ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）４４、出力電流決定部４５及び出力欠相決定部４６を含んでもよい。
【００２８】
調整部４３は、レッグシャント抵抗４２から入力される出力電流に対しローパスフィルタリング（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒｉｎｇ、ＬＰＦ）及びスケール調整を行い、ＡＤＣ４４がデジタルデータに変換して、出力電流決定部４５は２相の電流から１相の電流を演算することができる。この時、出力電流決定部４５は、表１を利用して２相の電流から１相の電流を演算することができる。
【００２９】
出力欠相決定部４６は、インバータ３相出力電流を受信して、各相の出力欠相の有無を判断することができる。出力欠相決定部４６は、各相のインバータ出力電流が出力欠相バンド（ｂａｎｄ）内で一定時間以上維持される場合、出力欠相と決定してもよい。出力欠相時、欠相された相の電流は流れないので、設定された出力欠相バンド内で出力電流が維持されるようになる。出力欠相バンドは、出力欠相時電流が一定に維持される区間をいい、予め設定されてもよい。
【００３０】
以下、従来出力欠相決定部が出力欠相を検出する方法をまず説明して、本発明に係る検出方法をこれに対備して説明する。
【００３１】
図５は、従来出力欠相決定部が出力欠相を検出する方法を説明するためのフローチャートである。
【００３２】
図面に示したように、従来の出力欠相決定部４６は、インバータ出力電流を受信して（Ｓ５１）、インバータ出力電流検出周期毎に出力電流が出力欠相バンド内で出力されるか否かを判断する（Ｓ５２）。
【００３３】
インバータ出力電流が出力欠相バンド内の場合、欠相変数（ＯＰＯ_Ｃｎｔ）を（＋）カウントしてその値を累積して（Ｓ５４）、これを出力電流検出周期毎に繰り返す。
【００３４】
しかし、インバータ出力電流が出力欠相バンド以外の場合には、欠相変数（ＯＰＯ_Ｃｎｔ）を（−）カウントして正常なインバータ動作での出力欠相検出を防止することができる（Ｓ５３）。
【００３５】
累積した欠相変数（ＯＰＯ_Ｃｎｔ）が出力欠相検出レベル以上の場合（Ｓ５５）、出力欠相決定部４６は、インバータの出力欠相と決定して、設定された保護動作を行うようになる（Ｓ５６）。
【００３６】
図６は、従来ＣＴ４１を利用したインバータ出力電流検出方式で出力欠相を検出する場合を説明するためのもので、Ｕ相に出力欠相が発生した場合を示した図である。
【００３７】
図面に示したように、インバータ出力電流（Ａ）が出力欠相バンド以内である場合、欠相変数（Ｂ）は（＋）カウントされて、欠相変数（Ｂ）が出力欠相検出レベル以上になる場合（Ｃ）出力欠相に決定される。
【００３８】
図７は、従来レッグシャント抵抗を利用した出力電流検出方式で出力欠相を検出する場合を説明するためのもので、Ｕ相に出力欠相が発生した場合を示した図である。
【００３９】
レッグシャント抵抗を利用した出力電流検出方式ではスイッチング区間（セクタ）に応じてインバータ３相出力電流のうち有効な２相電流を検出して、残りの１相電流を演算するので、正確な出力欠相を検出できない。
【００４０】
即ち、図７において、Ｕ相出力電流（Ｄ）が１周期の間欠相された時、Ｕ相の自己相電流を検出するセクタ２乃至セクタ５では欠相区間の間欠相変数（Ｅ）を増加させるが、他の相電流でＵ相電流を演算するセクタ１とセクタ６では出力電流が演算されるので、欠相変数（Ｅ）が欠相区間内で減少して、その結果、欠相区間内で出力欠相を検出できなくなる問題が発生する。
【００４１】
図８は、従来レッグシャント抵抗を利用した出力電流検出方式の試験波形図で、Ｕ相欠相によっても出力欠相を検出できないことが分かる。
【００４２】
本発明は、このような問題点を解決するためのもので、レッグシャント抵抗を利用した電流検出方式でインバータ出力欠相を正確に検出する。
【００４３】
図９は、本発明に係る出力欠相検出方法を説明するための一実施形態のフローチャートであり、図４のインバータ出力欠相検出装置によって実行されうる。
【００４４】
図面に示したように、本発明の出力欠相検出方法は、レッグシャント抵抗からインバータ出力電流のうち２相電流を受信して、出力電流決定部４５により３相の出力電流が決定できる（Ｓ９１）。
【００４５】
出力欠相決定部４６は、この時、スイッチング動作状態に応じたセクタを検出して（Ｓ９２）、該当相の電流検出が可能なセクタでない場合（Ｓ９３）、即ち、レッグシャント抵抗が検出した電流を通して出力電流決定部４５が演算した相の電流である場合には、欠相変数（ＯＰＯ_Ｃｎｔ）を維持し（Ｓ９４）、電流検出が可能なセクタである場合に限って次のステップに進む。
【００４６】
即ち、電流検出が可能なセクタである場合（Ｓ９３）、出力欠相決定部４６は、出力電流が出力欠相バンド以内であるか否かを確認して（Ｓ９５）、出力電流が出力欠相バンド以内である場合には欠相変数（ＯＰＯ_Ｃｎｔ）を（＋）カウントしてその値を累積し（Ｓ９７）、これを出力電流検出周期毎に繰り返す。
【００４７】
しかし、インバータ出力電流が出力欠相バンド以外である場合には欠相変数（ＯＰＯ_Ｃｎｔ）を（−）カウントして正常なインバータ動作での出力欠相検出を防止することができる（Ｓ９６）。
【００４８】
以後、累積した欠相変数（ＯＰＯ_Ｃｎｔ）が出力欠相検出レベル以上の場合（Ｓ９８）、出力欠相決定部４６はインバータの出力欠相と決定して、設定された保護動作を行う（Ｓ９９）。
【００４９】
図１０は、本発明の出力欠相検出方式を説明するための一例示図で、Ｕ相電流が１周期欠相された場合を示した図である。
【００５０】
図面に示したように、Ｕ相の出力電流（Ｄ）が１周期の間欠相された場合、本発明の出力欠相検出方法は、Ｕ相電流が検出されるセクタ２乃至セクタ５では欠相区間の間欠相変数（Ｆ）を増加させて、他の相電流でＵ相電流を演算するセクタ１及びセクタ６では欠相変数を維持して、正確なインバータ出力欠相検出が可能である。即ち、従来の検出方法によると、出力欠相を検出できないが（Ｅ）、本発明によると、出力欠相を検出することができる（Ｆ）。
【００５１】
図１１は、本発明の出力欠相検出方式を説明するための信号波形図である。
【００５２】
図面に示したように、Ｕ、Ｖ、ＷのうちＵ相が欠相された場合、正確に出力欠相を検出して、トリップ信号が発生して保護動作が実行されることが分かる。
【００５３】
以上、本発明に係る実施形態を説明したが、これは例示的なものに過ぎなく、当分野で通常の知識を有する者であれば、これらから多様な変形及び均等な範囲の実施形態ができることを理解するであろう。従って、本発明の真の技術的保護範囲は特許請求の範囲によって定まらなければならない。
【符号の説明】
【００５４】
３    インバータ
４３    調整部
４４    ＡＤコンバータ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）
４５    出力電流決定部
４６    出力欠相決定部
【図２Ａ】
0005981515.tif 000003
【図２Ｂ】
0005981515.tif 000004
【図４】
0005981515.tif 000005
【図５】
0005981515.tif 000006
【図６】
0005981515.tif 000007
【図７】
0005981515.tif 000008
【図８】
0005981515.tif 000009
【図９】
0005981515.tif 000010
【図１０】
0005981515.tif 000011
【図１１】
0005981515.tif 000012
【図１】
0005981515.tif 000013
【図３】
0005981515.tif 000014