(57)【特許請求の範囲】
【請求項１】
水晶振動子、発振回路、分周回路、定電圧回路、モーター、モーター駆動パルスを出力する出力制御回路、電池を備え、
前記定電圧回路と前記出力制御回路は前記電池から電源供給され、
前記発振回路と前記分周回路は前記定電圧回路の発生する定電圧が電源供給され、
前記定電圧は第一定電圧と第二定電圧に切替が可能であり、
前記第一定電圧は電池電圧よりも絶対値が小さい電圧であり、
前記第二定電圧は前記第一定電圧よりも絶対値が大きく、かつ、前記電池電圧よりも絶対値が小さい電圧であり、
通常発振時には、前記定電圧は第一定電圧であり、
前記モーター駆動パルス出力時は、前記定電圧を前記第二定電圧に切替える、
ことを特徴とするアナログ電子時計。
【請求項２】
前記定電圧は、前記モーター駆動パルスの出力開始時間よりも前に前記第一定電圧から前記第二定電圧に切替える、
ことを特徴とする請求項1記載のアナログ電子時計。
【請求項３】
前記定電圧は、前記モーター駆動パルスの出力終了時間よりも後に前記第二定電圧から前記第一定電圧に切替える、
ことを特徴とする請求項1または２記載のアナログ電子時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ電子時計に関し、特に、モーター駆動時の発振回路の安定動作に関する。
【背景技術】
【０００２】
腕時計等に使用される水晶発振回路を用いたアナログ電子時計は一般に、図６に示すように、水晶振動子６０、半導体装置６１、モーター６２、電池６３で構成される。さらに、半導体装置６１は外付けの水晶振動子６０との組み合わせで安定した周波数での発振を可能とする発振回路６１１、発振回路６１１から得られる基準クロック信号を所望の周波数のクロック信号に分周する分周回路６１２、発振回路６１１と分周回路６１２を駆動する定電圧回路６１０、モーター６２を動作させるための出力制御回路６１３から構成される。
【０００３】
図７に動作時のノードの波形を示す。図７はＶＤＤを接地電圧とした負電源の場合を示している。電池６３やモーター６２には抵抗成分があるため、モーターパルス出力時に、モーター負荷電流と電池内部抵抗の積で決まる電圧分ΔＶＳＳだけ、電池電圧ＶＳＳが降下する。モーター回転が終了しモーター負荷が開放されると、電池電圧は元の電圧に復帰するが、次のモーター回転時に同様に電圧降下が発生し、以降、定期的に電圧降下を繰り返す。この電圧降下ΔＶＳＳにより、発振回路６１１と分周回路６１２を駆動する定電圧回路６１０の出力電圧ＶＲＥＧにも過渡的な電圧降下ΔＶＲＥＧが発生する。出力電圧ＶＲＥＧは発振回路６１１と分周回路６１２の消費電流を少なくするため、発振回路６１１の発振停止電圧ＶＤＯＳにできるだけ近づけて設定される。出力電圧ＶＲＥＧが電圧降下ΔＶＲＥＧにより発振停止電圧ＶＤＯＳを絶対値で下回ると発振が不安定になり、最悪の場合、発振が停止してしまう。
【０００４】
この問題に対し、電池電圧の変動を緩やか（２００μｓ以上）にし、モーター等価抵抗ＲＬと電池内部抵抗ＲＢの比：ＲＬ／ＲＢを２以上にすることで、図８に示すように、電池電圧降下時の変動が緩やかになり、出力電圧ＶＲＥＧの変動量を緩和できる。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−１８２５９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、電池電圧の変動の緩やかさについては電池自体の容量と内部抵抗ＲＢの時定数で決まるため、時定数２００μｓ以下の電池は使用することができない。また、モーター等価抵抗ＲＬと電池内部抵抗ＲＢの比：ＲＬ／ＲＢを２以上にしなければならないため、使用するモーターと電池の組み合わせが制限されてしまう。さらに、上記定量値（電池変動時２００μｓ、ＲＬ／ＲＢ≧２）は実測結果に基づくものとされているが、発振回路の設計値の違いや、半導体製造条件の違い等で、上記定量値を見直す必要があることも考えられ、一概に定量値を決めることができない。
【課題を解決するための手段】
【０００７】
本発明は、使用するモーターや電池の組み合わせを制限することなく、モーター負荷時の電池電圧変動が発生しても安定した発振が得られる水晶発振回路を提供するもので、基準クロック信号を発生させる発振回路、前記基準クロック信号を任意の周波数のクロック信号に分周する分周回路、前記任意の周波数のクロック信号を組み合わせて外付けのモーターを駆動するためのモーターパルスを生成する出力制御回路、定電圧を出力する定電圧回路を備え、前記定電圧回路と前記出力制御回路は外付けの電池から電源供給され、前記発振回路と前記分周回路は前記定電圧から電源供給され、前記定電圧は第一定電圧と第二定電圧に切替が可能であり、前記第一定電圧は電池電圧よりも絶対値が小さい電圧であり、前記第二定電圧は電池電圧以下かつ前記第一定電圧よりも絶対値が大きい電圧であり、通常発振時には、前記定電圧は第一定電圧であり、前記モーターパルスを出力する直前から出力直後までの期間、前記定電圧を前記第二定電圧に切替える水晶発振回路を備えることを特徴とする。
【発明の効果】
【０００８】
本発明では、モーター回転時のモーター負荷がかかった状態でも安定した発振が得られ、さらに電池とモーターの組み合わせを制限しない。
【図面の簡単な説明】
【０００９】
【図１】本発明の水晶発振回路のブロック図である。
【図２】本発明の水晶発振回路の動作説明図である。
【図３】本発明の水晶発振回路の要素構成図である。
【図４】本発明の水晶発振回路の動作説明図である。
【図５】本発明の水晶発振回路の要素構成図である。
【図６】従来の発明の水晶発振回路のブロック図である。
【図７】従来の発明の水晶発振回路の動作説明図である。
【図８】従来の発明の水晶発振回路の動作説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を、図面を参照して説明する。
図１は本発明に係るアナログ電子時計回路のブロック図である。水晶１０、半導体装置１１、モーター１２、電池１３で構成される。さらに、半導体装置１１は発振回路１１１、発振回路１１１から得られる基準クロック信号を所望の周波数のクロック信号に分周する分周回路１１２、発振回路１１１と分周回路１１２を駆動する定電圧回路１１０、モーター１２を動作させるための出力制御回路１１３から構成される。また、出力制御回路１１３はモーター１２を動作させるモーターパルスを出力するとともに、モーターパルス出力期間前後に定電圧回路１１０の出力電圧ＶＲＥＧの電圧値を切り替えるための制御信号φ１を定電圧回路１１０へ出力する。
【００１１】
次に、動作について説明をする。図２は動作に関わるノードの波形であり、ＶＤＤを接地電圧とした負電源の場合を示している。
時間ｔ＜ｔ１の期間はモーターを駆動せず、内部で計時動作を行なっている通常動作期間である。このとき、電池電圧ＶＳＳはＶＳＳ１であり、定電圧回路１１０の出力電圧ＶＲＥＧはＶＲＥＧ１である。発振回路１１１と分周回路１１２の低消費電流化のためＶＲＥＧ１は発振回路１１１の発振停止電圧ＶＤＯＳよりもわずかに絶対値の大きい電圧値に設定される（｜ＶＲＥＧ１｜＞｜ＶＤＯＳ｜）。
【００１２】
ｔ１＜ｔ＜ｔ２の期間は、モーターパルスを出力する直前の期間である。ｔ１のタイミングで制御信号φ１がＬｏｗレベルからＨｉｇｈレベルとなることで、ＶＲＥＧをＶＲＥＧ２に切り替える。ＶＲＥＧ２はＶＲＥＧ１よりも絶対値が大きく、ＶＳＳ１よりも絶対値の小さい電圧である（｜ＶＳＳ１｜＞｜ＶＲＥＧ２｜＞｜ＶＲＥＧ１｜）。
【００１３】
ｔ２＜ｔ＜ｔ３の期間はモーターパルスを出力する期間である。モーターパルスを出力することで、モーター１２の負荷電流と電池１３の内部抵抗の積で決まる電圧降下ΔＶＳＳが発生し、ＶＳＳはＶＳＳ２に降下する（｜ＶＳＳ２｜＝｜ＶＳＳ１｜−｜ΔＶＳＳ｜）。ＶＳＳのＶＳＳ１からＶＳＳ２への急峻な変化により、定電圧回路１１０の応答が遅れ、ＶＲＥＧに過渡的に電圧降下ΔＶＲＥＧが発生する。ＶＲＥＧ２は｜ＶＲＥＧ２｜−｜ΔＶＲＥＧ｜＞｜ＶＤＯＳ｜を満たすように設定することで、ΔＶＲＥＧが発生しても発振回路１１１の安定した発振の継続が保証される。
【００１４】
ｔ３＜ｔ＜ｔ４の期間はモーターパルス出力直後の期間である。ｔ４のタイミングで制御信号φ１がＨｉｇｈレベルからＬｏｗレベルとなることで、ＶＲＥＧをＶＲＥＧ２からＶＲＥＧ１へ切り替える。これにより、発振回路１１１と分周回路１１２は次のモーターパルス出力に伴う出力電圧ＶＲＥＧの切り替えまで低消費で動作する。
以降、継続的にモーターパルスを出力するタイミングで一連の前記動作を繰り返す。
【００１５】
ｔ１＜ｔ＜ｔ４の期間で一時的にＶＲＥＧをＶＲＥＧ１からＶＲＥＧ２へ切り替えた。この影響で、ｔ１＜ｔ＜ｔ４の期間で発振回路１１１と分周回路１１２の動作電流が増え、発振周波数もわずかではあるが変化する。しかし、例えばモーターパルス出力する周期が１ｓ、ＶＲＥＧ２に切り替える期間は数ｍｓであるため、その影響は１／１００〜１／１０００へ軽減され、ほとんど無視することができる。図２ではｔ１＜ｔ＜ｔ２の期間を設けて動作説明を行なったが、ｔ１＜ｔ＜ｔ２の期間は省略し、ｔ２のタイミングでＶＲＥＧをＶＲＥＧ１からＶＲＥＧ２へ切り替えてもよい。さらに、ｔ３＜ｔ＜ｔ４の期間を設けて動作説明を行なったが、ｔ３＜ｔ＜ｔ４の期間は省略し、ｔ３のタイミングでＶＲＥＧをＶＲＥＧ２からＶＲＥＧ１へ切り替えてもよい。
【００１６】
図３に本実施形態の定電圧回路１１０の構成例を示す。制御信号φ１Ｘは制御信号φ１の反転信号である。制御信号φ１がＬｏｗレベルの時は、トランジスタＮ３６とＰ３６で構成されるスイッチがＯＮとなり、トランジスタＮ３４はショートされる。ＶＲＥＧはトランジスタＰ３１のゲート−ソース間電圧とトランジスタＮ３３のゲート−ソース間電圧の和で決まるＶＲＥＧ１となる。一方、φ１制御信号がＨｉｇｈレベルの時は、トランジスタＮ３６とＰ３６で構成されるスイッチがＯＦＦとなり、トランジスタＮ３４はショートされない。ＶＲＥＧはトランジスタＰ３１のゲート−ソース間電圧とトランジスタＮ３３のゲート−ソース間電圧とＮ３４のゲート−ソース間電圧の和で決まるＶＲＥＧ２となる。
【００１７】
なお、アナログ電子時計では、発振回路１１１を発振起動させる１つの手段として、発振回路１１１に低消費で発振継続するためのＶＲＥＧよりも絶対値の大きい発振開始電圧ＶＢＵＰを印加する方法がある。ＶＢＵＰ発生回路を備えている場合は、ＶＢＵＰをＶＲＥＧ２として用いることもできる。この場合、より回路を単純化できる。
また、定電圧回路１１０の出力電圧ＶＲＥＧの第二の出力電圧ＶＲＥＧ２をＶＳＳ電圧とすることができる。この場合の動作に関わるノードの波形を図４に示す。
【００１８】
図５に本実施の形態の定電圧回路１１０の構成例を示す。制御信号φ１Ｘは制御信号φ１の反転信号である。制御信号φ１がＬｏｗレベルの時は、トランジスタＮ５５とＰ５６で構成されるスイッチがＯＮとなり、トランジスタＰ５７はＯＦＦとなる。ＶＲＥＧはトランジスタＰ３１のゲート−ソース間電圧とトランジスタＮ３３のゲート−ソース間電圧の和で決まるＶＲＥＧ１となる。
【００１９】
一方、φ１制御信号がＨｉｇｈレベルの時は、トランジスタＮ５５とＰ５６で構成されるスイッチがＯＦＦとなり、トランジスタＰ５７はＯＮとなり、トランジスタＮ５４はフルオンすることで、ＶＲＥＧ２はＶＳＳとなる。
【符号の説明】
【００２０】
１０  水晶
１１  半導体装置
１２  モーター
１３  電池
１１０  定電圧回路
１１１  発振回路
１１２  分周回路
１１３  出力制御回路
３０、５０  電流源
【図１】
0005939852.tif 000002
【図２】
0005939852.tif 000003
【図３】
0005939852.tif 000004
【図４】
0005939852.tif 000005
【図５】
0005939852.tif 000006
【図６】
0005939852.tif 000007
【図７】
0005939852.tif 000008
【図８】
0005939852.tif 000009