(57)【特許請求の範囲】
【請求項１】
矩形形状のシリコン基板と、該シリコン基板の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対及び第２の端子対を有し、かつ、前記第１の端子対の軸及び前記第２の端子対の軸がお互いに直交する少なくとも１つのホール素子と、前記シリコン基板の面上に設けられた磁気収束板とを備えた磁場計測装置において、
前記シリコン基板の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、
前記シリコン基板及び前記磁気収束板を平面視したときに、前記ホール素子の前記第１の端子対の軸が、前記ホール素子の中心を円中心とする前記磁気収束板の外縁に接する最小半径円と前記磁気収束板の外縁との接点の前記磁気収束板の前記外縁上における接線方向に平行であり、かつ、
前記第１の端子対の軸が、前記シリコン基板の長手方向又は短手方向と４５度の角度をなすように、前記ホール素子が前記シリコン基板の面上に形成され、
前記ホール素子に発生するオフセット電圧が、
Ｖｏｆｆｓｅｔ＝ｒ０・（πL−πT）・（σｘ−σｙ）・Ｉ／２
の関係にあることに着目し（なお、Ｉはホール素子に流れる電流、ｒ０は応力がかからないときのピエゾ抵抗値、πLは長手方向のピエゾ抵抗係数、πTは短手方向のピエゾ抵抗係数、σｘ及びσｙは、一方がピエゾ抵抗の長手方向にかかる応力であり、他方はピエゾ抵抗の短手方向にかかる応力である。）、
前記ホール素子が、前記ピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するために、前記端子対間のピエゾ抵抗の長手方向のピエゾ抵抗係数と短手方向のピエゾ抵抗係数の差が小さくなるように、配置されているとともに、前記磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するために、ピエゾ抵抗の長手方向にかかる応力とピエゾ抵抗の短手方向にかかる応力の差が小さくなるように、前記磁気収束板の縁に平行に配置されていることを特徴とする磁場計測装置。
【請求項２】
矩形形状のシリコン基板と、該シリコン基板の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対及び第２の端子対を有し、かつ、前記第１の端子対の軸及び前記第２の端子対の軸がお互いに直交する少なくとも１つのホール素子と、前記シリコン基板の面上に設けられた磁気収束板とを備えた磁場計測装置において、
前記シリコン基板の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、
前記シリコン基板及び前記磁気収束板を平面視したときに、前記ホール素子の前記第１の端子対の軸が、前記ホール素子の中心を円中心とする前記磁気収束板の外縁に接する最小半径円と前記磁気収束板の外縁との接点の前記磁気収束板の前記外縁上における接線方向に平行であり、かつ、
前記第１の端子対の軸が、前記シリコン基板の長手方向又は短手方向と４５度の角度をなすように、前記ホール素子が前記シリコン基板の面上に形成され、
演算処理によって前記ホール素子の出力を前記シリコン基板の長手方向もしくは、短手方向に平行な方向を基準とした出力に変換することを特徴とする磁場計測装置。
【請求項３】
前記磁気収束板が、前記シリコン基板及び前記磁気収束板を平面視したときに、前記第２の端子対の軸を対称軸として線対称な形状であることを特徴とする請求項１又は２に記載の磁場計測装置。
【請求項４】
前記磁気収束板が、円形状、多角形形状、楕円形状、半円形状の何れかであることを特徴とする請求項１，２又は３に記載の磁場計測装置。
【請求項５】
長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であるシリコン基板と、該シリコン基板上に設けられたホール素子と、該ホール素子が端部に配置されるように、該ホール素子上に設けられた磁気収束板とを備えた磁場計測装置において、
前記ホール素子が、互いに対向する位置に設けられた２つの端子からなる一方の端子対と他方の端子対とを有し、
前記ホール素子に発生するオフセット電圧が、
Ｖｏｆｆｓｅｔ＝ｒ０・（πL−πT）・（σｘ−σｙ）・Ｉ／２
の関係にあることに着目し（なお、Ｉはホール素子に流れる電流、ｒ０は応力がかからないときのピエゾ抵抗値、πLは長手方向のピエゾ抵抗係数、πTは短手方向のピエゾ抵抗係数、σｘ及びσｙは、一方がピエゾ抵抗の長手方向にかかる応力であり、他方はピエゾ抵抗の短手方向にかかる応力である。）、
前記ホール素子が、前記ピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するために、前記端子対間のピエゾ抵抗の長手方向のピエゾ抵抗係数と短手方向のピエゾ抵抗係数の差が小さくなるように、配置されているとともに、前記磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するために、ピエゾ抵抗の長手方向にかかる応力とピエゾ抵抗の短手方向にかかる応力の差が小さくなるように、前記磁気収束板の縁に平行に配置されていることを特徴とする磁場計測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気収束板を有する磁場計測装置に関し、より詳細には、ホール素子と基板と磁気収束板との位置関係を考慮することでオフセット電圧を低減するようにした磁場計測装置に関する。
【背景技術】
【０００２】
一般に、磁場計測装置として、ホール素子の素子オフセット電圧による影響を低減し、かつ、増幅器において生じる入力オフセット電圧による影響をも低減し得るような磁気センサは知られている。
磁界の強さに応じた正確な比較結果を得るためには、増幅器から出力される信号に含まれるオフセット信号成分を抑制して、増幅器から出力される信号のばらつきを小さく抑える必要がある。そのオフセット信号成分が生じる主要な要因は、ホール素子の出力電圧に含まれるオフセット信号成分（素子オフセット電圧）と、増幅器の入力端子において存在するオフセット信号成分（入力オフセット電圧）である。素子オフセット電圧は、主に、ホール素子本体がパッケージから受ける応力などによって発生する。また、入力オフセット電圧は、主に、増幅器の入力回路を構成する素子の特性のばらつきなどによって発生する。
【０００３】
図１は、オフセット電圧による影響を低減するようにした従来の磁気センサを示す回路図である。磁気センサに用いられるホール素子は、４つの端子Ａ，Ｃ，Ｂ，Ｄに関して幾何学的に等価な形状の板状に形成されている。ここで、幾何学的に等価な形状とは、四角形のホール素子１のように、４つの端子Ａ−Ｃ，Ｂ−Ｄを９０度回転させた状態（Ａ−Ｃが、Ｂ−Ｄに一致するように回転した状態）での形状とが同一であることを意味している。このようなホール素子１の端子Ａ−Ｃ間に電源電圧を印加したときに端子Ｂ−Ｄ間に生じる電圧と、端子Ｂ−Ｄ間に電源電圧を印加したときに端子Ａ−Ｃ間に生じる電圧とでは、磁界の強さに応じた有効信号成分は同相で、素子オフセット電圧は逆相となる。
【０００４】
まず、第１のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ａ−Ｃ間に電源電圧が印加されるとともに、端子Ｂ−Ｄ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｂ−Ｄ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ１が出力される。また、この第１のタイミングでは、スイッチ５が閉じることにより、キャパシタ４がその電圧Ｖ１に充電される。
【０００５】
次に、第２のタイミングでは、スイッチ回路２を介して、ホール素子１の端子Ｂ−Ｄ間に電源電圧が印加されるとともに、第１のタイミングとは逆極性となるように端子Ｃ−Ａ間の電圧が電圧増幅器３に入力される。そこで、電圧増幅器３からは、端子Ｃ−Ａ間の電圧と電圧増幅器３の入力オフセット電圧との和に比例した電圧Ｖ２が出力される。
入力オフセット電圧の影響は、入力電圧の極性に係らず、第１のタイミングと同じなので、電圧増幅器３の出力電圧Ｖ２は、第１のタイミングとは逆極性の端子Ｃ−Ａ間の電圧と入力オフセット電圧との和に比例した電圧となる。
【０００６】
また、この第２のタイミングでは、スイッチ５が開き、出力端子６−７の間で、電圧増幅器３の反転出力端子３ａ及び非反転出力端子３ｂとキャパシタ４とが直列に接続された状態となる。このとき、キャパシタ４の充電電圧は、第１のタイミングでの電圧増幅器３の出力電圧Ｖ１に保持されたまま変化しない。出力端子６−７間の電圧（磁界センサの出力電圧）Ｖは、電圧増幅器３の反転出力端子３ａを基準としたときの非反転出力端子３ｂの電圧Ｖ２と、キャパシタ４の端子４ｂを基準としたときの端子４ａの電圧−Ｖ１との和、すなわち、電圧Ｖ２から電圧Ｖ１を減じたものとなる。したがって、入力オフセット電圧の影響を相殺した電圧Ｖが磁界センサの出力電圧として得られる。
【０００７】
また、例えば、特許文献１には、磁気収束板の位置ずれなどの影響による磁気センサの感度特性のばらつきの問題を解決した高精度で安定的な磁気センサが提案されている。この特許文献１のものは、磁気収束板と感磁部との位置関係に着目したもので、特に、磁気収束板の形状を円形にすることで応力あるいは熱応力による感度やオフセットのドリフトを低減させるようにしたものである。また、例えば、特許文献２には、磁気収束板を有する磁気センサが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−４７７０８号公報
【特許文献２】米国特許６５４５４６２号明細書（Ｂ２）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように、ホール素子のオフセットを低減するために各種の工夫がなされているが、従来技術では、磁気収束板がホール素子に与える応力に対して大きなオフセット電圧が生じてしまうという問題があった。また、磁気収束板からの応力によるオフセット電圧への影響が小さくなるようなホールの配置ではなかったため、オフセットが大きく生じていた。
【００１０】
また、上述した特許文献１には、オフセット電圧による影響を低減するようにした磁気センサについては開示されているものの、上述した本発明のように、ピエゾ抵抗係数と応力とを勘案した構成になっていない。また、上述した各特許文献２についても同様である。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、ホール素子と基板及び磁気収束板との位置関係を考慮することでオフセット電圧を低減するようにした磁場計測装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、矩形形状のシリコン基板と、該シリコン基板の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対及び第２の端子対を有し、かつ、前記第１の端子対の軸及び前記第２の端子対の軸がお互いに直交する少なくとも１つのホール素子と、前記シリコン基板の面上に設けられた磁気収束板とを備えた磁場計測装置において、前記シリコン基板の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、前記シリコン基板及び前記磁気収束板を平面視したときに、前記ホール素子の前記第１の端子対の軸が、前記ホール素子の中心を円中心とする前記磁気収束板の外縁に接する最小半径円と前記磁気収束板の外縁との接点の前記磁気収束板の前記外縁上における接線方向に平行であり、かつ、前記第１の端子対の軸が、前記シリコン基板の長手方向又は短手方向と４５度の角度をなすように、前記ホール素子が前記シリコン基板の面上に形成され、前記ホール素子に発生するオフセット電圧が、Ｖｏｆｆｓｅｔ＝ｒ０・（πL−πT）・（σｘ−σｙ）・Ｉ／２の関係にあることに着目し（なお、Ｉはホール素子に流れる電流、ｒ０は応力がかからないときのピエゾ抵抗値、πLは長手方向のピエゾ抵抗係数、πTは短手方向のピエゾ抵抗係数、σｘ及びσｙは、一方がピエゾ抵抗の長手方向にかかる応力であり、他方はピエゾ抵抗の短手方向にかかる応力である。）、前記ホール素子が、前記ピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するために、前記端子対間のピエゾ抵抗の長手方向のピエゾ抵抗係数と短手方向のピエゾ抵抗係数の差が小さくなるように、配置されているとともに、前記磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するために、ピエゾ抵抗の長手方向にかかる応力とピエゾ抵抗の短手方向にかかる応力の差が小さくなるように、前記磁気収束板の縁に平行に配置されていることを特徴とする。
【００１２】
また、請求項２に記載の発明は、矩形形状のシリコン基板と、該シリコン基板の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対及び第２の端子対を有し、かつ、前記第１の端子対の軸及び前記第２の端子対の軸がお互いに直交する少なくとも１つのホール素子と、前記シリコン基板の面上に設けられた磁気収束板とを備えた磁場計測装置において、前記シリコン基板の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、前記シリコン基板及び前記磁気収束板を平面視したときに、前記ホール素子の前記第１の端子対の軸が、前記ホール素子の中心を円中心とする前記磁気収束板の外縁に接する最小半径円と前記磁気収束板の外縁との接点の前記磁気収束板の前記外縁上における接線方向に平行であり、かつ、前記第１の端子対の軸が、前記シリコン基板の長手方向又は短手方向と４５度の角度をなすように、前記ホール素子が前記シリコン基板の面上に形成され、演算処理によって前記ホール素子の出力を前記シリコン基板の長手方向もしくは、短手方向に平行な方向を基準とした出力に変換することを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記磁気収束板が、前記シリコン基板及び前記磁気収束板を平面視したときに、前記第２の端子対の軸を対称軸として線対称な形状であることを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記磁気収束板が、円形状、多角形形状、楕円形状、半円形状の何れかであることを特徴とする。
【００１４】
また、請求項５に記載の発明は、長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であるシリコン基板と、該シリコン基板上に設けられたホール素子と、該ホール素子が端部に配置されるように、該ホール素子上に設けられた磁気収束板とを備えた磁場計測装置において、前記ホール素子が、互いに対向する位置に設けられた２つの端子からなる一方の端子対と他方の端子対とを有し、前記ホール素子に発生するオフセット電圧が、Ｖｏｆｆｓｅｔ＝ｒ０・（πL−πT）・（σｘ−σｙ）・Ｉ／２の関係にあることに着目し（なお、Ｉはホール素子に流れる電流、ｒ０は応力がかからないときのピエゾ抵抗値、πLは長手方向のピエゾ抵抗係数、πTは短手方向のピエゾ抵抗係数、σx及びσyは、一方がピエゾ抵抗の長手方向にかかる応力であり、他方はピエゾ抵抗の短手方向にかかる応力である。）、前記ホール素子が、前記ピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するために、前記端子対間のピエゾ抵抗の長手方向のピエゾ抵抗係数と短手方向のピエゾ抵抗係数の差が小さくなるように、配置されているとともに、前記磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するために、ピエゾ抵抗の長手方向にかかる応力とピエゾ抵抗の短手方向にかかる応力の差が小さくなるように、前記磁気収束板の縁に平行に配置されていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ホール素子と基板及び磁気収束板との位置関係を考慮することで、ピエゾ抵抗素子のホイートストンブリッジ回路でモデル化されるホール素子のピエゾ抵抗の長手方向のピエゾ抵抗係数と、ピエゾ抵抗の短手方向のピエゾ抵抗係数の相違によって発生するオフセット電圧及びホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するようにした磁場計測装置を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】オフセット電圧による影響を低減するようにした従来の磁界センサを示す回路図である。
【図２】（ａ），（ｂ）は、本発明に係る磁場計測装置のホール素子を構成するピエゾ抵抗のブリッジ回路を示す図である。
【図３】Ｓｉ基板の結晶方位＜１１０＞に対するピエゾ抵抗の長手方向のピエゾ抵抗係数と、長手方向に垂直な方向（短手方向）のピエゾ抵抗係数との関係を示す図である。
【図４】本発明に係る磁場計測装置のホール素子における応力とオフセットの関係を説明するためのブリッジ回路を示す図である。
【図５】（ａ），（ｂ）は、磁気収束板の縁に対してホール素子の端子対を平行又は垂直に配置した時と、磁気収束板の縁に対してホール素子の端子対を４５度傾けて配置した時の一方の応力と他方の応力との温度特性をシミュレーションした結果を示す図である。
【図６】本発明に係る磁場計測装置のホール素子における応力とオフセットの関係を説明するためのブリッジ回路を示す図である。
【図７】本発明に係る磁場計測装置の実施例１を説明するための構成図である。
【図８】図７における接線方向についての説明及び実施例１の変更例を示す構成図である。
【図９】図７に示す実施例１の更なる変更例を示す構成図である。
【図１０】図７に示す実施例１の更に他の変更例を示す構成図である。
【図１１】演算処理によって、ホール素子の出力をシリコン基板の辺に平行な方向を基準とした出力に変換することを説明するための図である。
【図１２】本発明に係る磁場計測装置の実施例２を説明するための構成図である。
【図１３】図１２における接線方向についての説明のための図である。
【図１４】本発明に係る磁場計測装置の実施例３を説明するための構成図である。
【図１５】図１４における接線方向についての説明のための図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。尚、本発明の実施形態では、Ｓｉ基板の長手方向をＸ軸方向、Ｓｉ基板の短手方向をＹ軸方向とする。
図２（ａ），（ｂ）は、本発明に係る磁場計測装置のホール素子を構成するピエゾ抵抗のブリッジ回路を示す図で、図２（ａ）はブリッジ回路、図２（ｂ）はホール素子の端子形状を示している。図中符号Ａはホール素子の励起電流が端子から感磁部に流れ入る点、Ｂはホール素子の励起電流が感磁部から端子に流れ入る点を示している。端子対の軸は、ＡとＢとを結んだ直線である。
【００１８】
図２（ａ）に示したホール素子１０は、ピエゾ抵抗Ｒ１乃至Ｒ４で構成するブリッジ回路でモデル化される。ピエゾ抵抗Ｒ１乃至Ｒ４のピエゾ抵抗係数πは、ピエゾ抵抗Ｒ１乃至Ｒ４の長手方向のピエゾ抵抗係数πＬと長手方向に垂直な方向（短手方向）のピエゾ抵抗係数πＴがあり、結晶方位によって図３のような変化を見せる。
図３は、Ｓｉ基板の結晶方位＜１１０＞に対するピエゾ抵抗の長手方向のピエゾ抵抗係数と、長手方向に垂直な方向（短手方向）のピエゾ抵抗係数との関係を示す図である。ピエゾ抵抗Ｒ１乃至Ｒ４の長手方向のピエゾ抵抗係数πＬと短手方向のピエゾ抵抗係数πＴは、Ｓｉ基板の結晶方位＜１１０＞からの角度が０度（又は９０度）傾けた方向において、ピエゾ抵抗係数πＬとピエゾ抵抗係数πＴとの差は小さくなり、４５度傾けた方向において、ピエゾ抵抗係数πＬとピエゾ抵抗係数πＴとの差は大きくなる。
【００１９】
したがって、ホール素子を構成するピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するためには、ピエゾ抵抗係数πＬとピエゾ抵抗係数πＴとの差が小さくなるように、ホール素子を構成するピエゾ抵抗の方向をＳｉ基板の結晶方位＜１１０＞の方向に選ぶとよく、ピエゾ抵抗の方向をＳｉ基板の結晶方位＜１１０＞の方向に選ぶためには、ホール素子の端子の方向をＳｉ基板の結晶方位＜１１０＞から４５度傾けた方向に選べばよい。
【００２０】
ピエゾ抵抗Ｒ１乃至Ｒ４は、ピエゾ抵抗係数πＬ及びπＴによって変化するとともに、ピエゾ抵抗Ｒ１乃至Ｒ４の長手方向に対して平行な応力σＬと、垂直な応力σＴによって（式１）のように変化する。
Ｒ＝Ｒ０×（１＋πＬ・σＬ＋πＴ・σＴ）・・・（１）
なお、Ｒ０は応力がかからないときのピエゾ抵抗値、πＬは長手方向のピエゾ抵抗係数、πＴは短手方向のピエゾ抵抗係数、σＬはピエゾ抵抗が受ける長手方向の応力、σＴはピエゾ抵抗が受ける短手方向の応力を示している。
【００２１】
図４は、本発明に係る磁場計測装置のホール素子における応力とオフセットの関係を説明するためのブリッジ回路を示す図である。図４のようにホール素子１０の各ピエゾ抵抗Ｒ１乃至Ｒ４に応力がかかると、このピエゾ抵抗Ｒ１乃至Ｒ４は、それぞれ以下の（式２）のように変化し、電流Ｉを流すと（式３）のようにオフセットを生じる。
Ｒ１＝Ｒ３＝Ｒ０×（１＋πＬ・σ１＋πＴ・σ２）
Ｒ２＝Ｒ４＝Ｒ０×（１＋πＬ・σ２＋πＴ・σ１）・・・（２）
Ｖｏｆｆｓｅｔ＝（Ｒ２−Ｒ３）・Ｉ／２
＝Ｒ０・（πＬ−πＴ）・（σ２−σ１）・Ｉ／２・・・（３）
なお、σ１は一方の対向するピエゾ抵抗Ｒ１とＲ３の長手方向にかかる応力（Ｒ２とＲ４の短手方向にかかる応力）、σ２は他方の対向するピエゾ抵抗Ｒ２とＲ４の長手方向にかかる応力（Ｒ１とＲ３の短手方向にかかる応力）を示している。
【００２２】
（式３）よりπＬとπＴの差を小さくすることで、オフセット低減が図れることが分かるが、それは図３よりピエゾ抵抗の長手方向がＳｉ基板の結晶方位＜１１０＞方向となる。したがって、ホール素子の受ける応力を低減するためには、ホール素子を構成するピエゾ抵抗の長手方向をＳｉ基板の結晶方位＜１１０＞方向に配置することにより実現できることが理解できる。つまり、このことは、ホール素子の端子をＳｉ基板の長手方向及び短手方向に平行なＸＹ軸方向に対して４５度の角度となるように配置すればよく、ホール素子の端子をＳｉ基板の結晶方位＜１１０＞に対して４５度の角度を持って配置すればよいことになる。
【００２３】
また、従来からホール素子と磁気収束板を組み合わせたホールセンサがあったが、ホール素子と磁気収束板の熱膨張係数の違いによってホール素子に応力が発生してオフセット発生の原因となっていた。
本発明は、磁気収束板に対して、ホール素子の向きを最適な向きとすることで（式３）の応力の差（σ２−σ１）を小さくすることができることをシミュレーションから明らかにした。これによって、（式３）よりオフセットを低減することができる。
【００２４】
図５（ａ），（ｂ）は、磁気収束板の縁に対してホール素子の端子対を平行に配置した時と、磁気収束板の縁に対してホール素子の端子対を４５度傾けて配置した時の一方の応力σ１と他方の応力σ２との温度特性をシミュレーションした結果を示す図で、図５（ａ）は、磁気収束板の縁に対してホール素子の端子対を平行に配置した時の一方の応力σ１と他方の応力σ２との温度特性を示し、図５（ｂ）は、磁気収束板の縁に対してホール素子の端子対を４５度傾けて配置した時の一方の応力σ１と他方の応力σ２との温度特性を示している。つまり、（式３）よりオフセットを低減するためには、応力の差（σ２−σ１）を小さくすることであり、そのためには、図５（ａ）から分かるように、磁気収束板の縁に対してホール素子の端子対を平行に配置することである。
【００２５】
このように、本発明の目的を達成させるためには、１）ホール素子を構成するピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧を低減するために、ピエゾ抵抗係数πＬとピエゾ抵抗係数πＴとの差が小さくなるように、ホール素子を構成するピエゾ抵抗の方向をＳｉ基板の結晶方位＜１１０＞の方向となるようにホール素子を配置する、つまり、ホール素子の端子の方向がＳｉ基板の結晶方位＜１１０＞から４５度傾けた方向となるようにホール素子を配置し、かつ、２）ホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するために、一方の対向するピエゾ抵抗の長手方向にかかる応力σ１と他方の対向するピエゾ抵抗の長手方向にかかる応力σ２の差が小さくなるように、磁気収束板の縁に対してホール素子の端子対を平行に配置することが必要である。
【００２６】
以下に、本発明に係る磁場計測装置の各実施例について説明する。まず、ホール素子を構成するピエゾ抵抗とホール素子の受ける応力の関係について説明する。
図６は、本発明に係る磁場計測装置のホール素子における応力とオフセットの関係を説明するためのブリッジ回路を示す図である。図４におけるブリッジ回路を４５度傾けたものである。図６のようにホール素子２０の各ピエゾ抵抗ｒ１乃至ｒ４に応力がかかると、このピエゾ抵抗ｒ１乃至ｒ４は、それぞれ（式４）のように変化し、電流Ｉを流すと（式５）のようにオフセット電圧を生じる。
ｒ１＝ｒ３＝ｒ０×（１＋πＬ・σｙ＋πＴ・σｘ）
ｒ２＝ｒ４＝ｒ０×（１＋πＬ・σｘ＋πＴ・σｙ）・・・（４）
Ｖｏｆｆｓｅｔ＝（ｒ２−ｒ３）・Ｉ／２
＝ｒ０・（πＬ−πＴ）・（σｘ−σｙ）・Ｉ／２・・・（５）
【００２７】
なお、ｒ０は応力がかからないときのピエゾ抵抗値、πＬは長手方向のピエゾ抵抗係数、πＴは短手方向のピエゾ抵抗係数であることは、図４の説明と同様である。σｘは一方の対向するピエゾ抵抗ｒ１及びｒ３の短手方向（ｒ２及びｒ４の長手方向）にかかる応力、σｙは他方の対向するピエゾ抵抗ｒ２及びｒ４の短手方向（ｒ１及びｒ３の長手方向）にかかる応力を示している。また、符号２１は第１の端子対、２１ａは第１の端子対の軸、２２は第２の端子対、２２ａは第２の端子対の軸を示している。
【実施例１】
【００２８】
図７は、本発明に係る磁場計測装置の実施例１を説明するための構成図である。図中符号３１はシリコン（Ｓｉ）基板、３２は磁気収束板を示している。なお、図６に示したホール素子が４５度回転されて磁気収束板の端部に配置されている。また、本実施例１では、ホール素子の略中心部まで磁気収束板が重なっている。
本発明の実施例１に係る磁場計測装置は、略矩形形状のシリコン基板３１と、このシリコン基板３１の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対２１及び第２の端子対２２を有し、かつ、第１の端子対の軸２１ａ及び第２の端子対の軸２２ａがお互いに直交する少なくとも１つのホール素子２０と、シリコン基板３１の面上に設けられた円形状の磁気収束板３２とを備えている。
【００２９】
また、シリコン基板３１の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、シリコン基板３１及び磁気収束板３２を平面視したときに、ホール素子２０の第１の端子対の軸２１ａが、ホール素子２０の中心Ｍを円中心とする磁気収束板３２の外縁に接する最小半径円と磁気収束板３２の外縁との接点の磁気収束板３２の外縁上における接線方向Ｎに略平行であり、かつ、第１の端子対の軸２１ａが、シリコン基板３１の長手方向又は短手方向と４５度の角度をなすように、ホール素子２０がシリコン基板３１の面上に形成されている。
【００３０】
磁気収束板３２の形状に関しては特に限定はないが、シリコン基板３１及び磁気収束板３２を平面視したときに、第２の端子対の軸２２ａを対称軸として線対称な形状であると、応力σｘと応力σｙの差がより小さくなり好ましい。本実施例では、磁気収束板３２は、シリコン基板３１及び磁気収束板３２を平面視したときに、第２の端子対の軸２２ａを対称軸として線対称な形状であるとして説明する。
【００３１】
本発明の実施例１に係る磁場計測装置は、所定の結晶方位を有する基板３１と、この基板３１上に設けられたホール素子２０と、このホール素子２０が端部に配置されるように、ホール素子２０上に設けられた磁気増幅機能を有する磁気収束板３２とを備えており、ホール素子２０は、互いに対向する位置に設けられた２つの端子からなる一方の端子対２１と他方の端子対２２とを有している。これらの両端子間に重ねて図示されているピエゾ抵抗ｒ１乃至ｒ４はホール素子を等価回路でモデル化したものである。
【００３２】
また、ホール素子２０は、ピエゾ抵抗ｒ１乃至ｒ４のピエゾ抵抗係数πＬ，πＴの相違によって発生するオフセット電圧を低減するために、端子対間のピエゾ抵抗ｒ１乃至ｒ４の長手方向のピエゾ抵抗係数πＬと短手方向のピエゾ抵抗係数πＴの差が小さくなるように、ホール素子の端子対の向きが基板３１の所定の結晶方位からの角度が４５度傾けた方向に配置されているとともに、磁気収束板３２から受ける応力σｘ，σｙの相違によって発生するオフセット電圧を低減するために、応力σｘと応力σｙとの差が小さくなるように、磁気収束板３２の縁に平行方向に配置されている。つまり、このことは、ホール素子の端子をＳｉ基板の長手方向及び短手方向に平行なＸＹ軸方向に対して４５度の角度となるように配置すればよく、ホール素子の端子をＳｉ基板の結晶方位＜１１０＞に対して４５度の角度を持って配置すればよいことになる。
【００３３】
図８は、図７における接線方向についての説明及び実施例１の変更例を示す構成図で、ホール素子２０の第１の端子対の軸２１ａが、ホール素子２０の中心Ｍを円中心とする磁気収束板３２の外縁に接する最小半径円と磁気収束板３２の外縁との接点の磁気収束板３２の外縁上における接線方向Ｎに略平行であることについての他の例を説明するための図である。図８においては、ホール素子と磁気収束板とは一部重なっている。
【００３４】
図中符号Ｐは最小半径円と磁気収束板３２の外縁との接点、Ｑはホール素子２０の中心Ｍを円中心とする磁気収束板３２の外縁に接する最小半径円を示している。
このような構成により、ホール素子と基板及び磁気収束板との位置関係を考慮することで、ホール素子を構成するピエゾ抵抗のピエゾ抵抗係数の相違によって発生するオフセット電圧及びホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するようにした磁場計測装置を実現することができる。
【００３５】
図９は、図７に示す実施例１の更なる変更例を示す構成図で、ホール素子が磁気収束板に重なっていない例を示している。図８においては、ホール素子２０の一部が磁気収束板３２に重なっているが、図９においては、ホール素子２０は磁気収束板３２と重なっていない場合である。
このような場合でも、図７に示した本実施例１におけるホール素子と基板及び磁気収束板との位置関係が満たされているので、オフセット電圧を低減するようにした磁場計測装置を実現することができる。
【００３６】
図１０は、図７に示す実施例１の更に他の変更例を示す構成図で、図９においては、ホール素子２０は磁気収束板３２に重なっていないが、図１０においては、ホール素子２０は磁気収束板３２の内側に配置されている。つまり、ホール素子２０の中心Ｍを円中心とする磁気収束板３２の外縁に接する最小半径円Ｑが、円形状の磁気収束板３２の外縁に内接していて、ホール素子２０が完全に磁気収束板３２に重なっている。
【００３７】
このような場合でも、図７に示した本実施例１におけるホール素子と基板及び磁気収束板との位置関係が満たされているので、オフセット電圧を低減するようにした磁場計測装置を実現することができる。
このような構成により、ホール素子と基板及び磁気収束板との位置関係を考慮することで、ピエゾ抵抗素子のホイートストンブリッジ回路でモデル化されるホール素子のピエゾ抵抗の長手方向のピエゾ抵抗係数と、ピエゾ抵抗の短手方向のピエゾ抵抗係数の相違によって発生するオフセット電圧及びホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するようにした磁場計測装置を実現することができる。
【００３８】
図１１は、演算処理によって、ホール素子の出力をシリコン基板の辺に平行な方向を基準とした出力に変換することを説明するための図で、本発明に係る磁場計測装置を用いた磁場方向計測装置を説明するための図である。
シリコン基板３１の面上の中央部には、円板状の磁気収束板１００が設置されている。磁気収束板１００の円周上には、Ｘ’軸用ホール素子１１１ａ及び１１１ｂ、Ｙ’軸用ホール素子１１３ａ及び１１３ｂが、それぞれ円中心点１１９に対して点対称の位置に設置されている。すなわち、Ｘ’軸用ホール素子１１１同士及びＹ’軸用ホール素子１１３同士を結ぶ２つの線分は、円中心点１１９で交わる。さらに、円中心点１１９からＸ’軸用ホール素子１１１ａまでの距離と円中心点１１９からＸ’軸用ホール素子１１１ｂまでの距離は等しく、円中心点１１９からＹ’軸用ホール素子１１３ａまでの距離と円中心点１１９からＹ’軸用ホール素子１１３ｂまでの距離は等しい。Ｘ’軸用ホール素子１１１ｂから１１１ａの向き及びＹ’軸用ホール素子１１３ｂから１１３ａの向きを、それぞれＸ’軸の正方向及びＹ’軸の正方向とする。
【００３９】
次に、回転角度の検出方法を説明する。図１１のように磁場（図１１の矢印点線）が印加された際、各ホール素子１１１ａ、１１１ｂ、１１３ａ、１１３ｂからの出力差動電圧Ｖ（Ｘ’＋）、Ｖ（Ｘ’−）、Ｖ（Ｙ’＋）、Ｖ（Ｙ’−）は、次式（６）のような正弦波電圧及び余弦波電圧である。
Ｖ（Ｘ’＋）＝  Ａ×ｃｏｓθ１
Ｖ（Ｘ’−）＝−Ａ×ｃｏｓθ１
Ｖ（Ｙ’＋）＝  Ａ×ｓｉｎθ１
Ｖ（Ｙ’−）＝−Ａ×ｓｉｎθ１  ・・・（６）
【００４０】
ここで、Ａは比例定数、θ１は図１１におけるＸ’軸方向と磁場（図１１の矢印点線）の方向との時計回りのなす角度（磁場印加角度）である。  これらの出力電圧を次式（７）のように差分をとることにより、Ｘ’軸方向、Ｙ’軸方向の出力電圧Ｖｘ’、Ｖｙ’を導出する。
Ｖｘ’＝Ｖ１（Ｘ’＋）−Ｖ２（Ｘ’−）＝２Ａ×ｃｏｓθ１
Ｖｙ’＝Ｖ１（Ｙ’＋）−Ｖ２（Ｙ’−）＝２Ａ×ｓｉｎθ１  ・・・（７）
【００４１】
ここで作り出される出力電圧Ｖｘ’、Ｖｙ’を用いて相対角度を算出する。
信号処理としては、次式（８）のように除算し、アークタンジェントをとることにより磁場印加角度θ１を算出できる。
ｔａｎθ１＝Ｖｙ’／Ｖｘ’
θ１＝ａｒｃｔａｎ（Ｖｙ’／Ｖｘ’）  ・・・（８）
本発明に係る磁場計測装置を用いた磁場方向計測装置は算出した磁場印加角度θ１をＳｉ基板の長手方向（結晶方位＜１１０＞に等価な方向）を基準とした角度に変換する。即ち、Ｓｉ基板の長手方向をＸ軸方向、Ｘ軸方向とＸ’軸方向とのなす角度をθ２とした時に、本発明に係る磁場方向計測装置は磁場印加角度をθ１＋θ２であると算出し、Ｓｉ基板の長手方向を基準とした角度に変換して算出する。磁場印加角度の変換方法は特に限定はないが演算処理（ソフト変換）で行うことが好ましい。
【００４２】
演算処理（ソフト変換）前で角度θ１であったものをソフト変換により変換後の角度θ１＋θ２となるようにしておけば、つまり、磁場印加角度の基準をソフトでＳｉ基板の長手方向（結晶方位＜１１０＞に等価な方向）に変換するようにしておけば、ユーザは使いやすくなる。なお、本実施例では、Ｓｉ基板の長手方向をＸ軸方向としたが、短手方向をＸ軸方向としてもよい。
【実施例２】
【００４３】
図１２は、本発明に係る磁場計測装置の実施例２を説明するための構成図で、図１３は、図１２における接線方向についての説明のための図である。図中符号４１はシリコン（Ｓｉ）基板、４２は磁気収束板を示している。なお、ホール素子の構成は、図７と同様である。上述した実施例１との相違は、本実施例２における磁気収束板が長方形である点である。
【００４４】
本発明の実施例２に係る磁場計測装置は、略矩形形状のシリコン基板４１と、このシリコン基板４１の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対２１及び第２の端子対２２を有し、かつ、第１の端子対の軸２１ａ及び第２の端子対の軸２２ａがお互いに直交する少なくとも１つのホール素子２０と、シリコン基板４１の面上に設けられた略長方形の磁気収束板４２とを備えている。
【００４５】
また、シリコン基板４１の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、シリコン基板４１及び磁気収束板４２を平面視したときに、ホール素子２０の第１の端子対の軸２１ａが、ホール素子２０の中心Ｍを円中心とする磁気収束板４２の外縁に接する最小半径円Ｑと磁気収束板４２の外縁との接点Ｐの磁気収束板４２の外縁上における接線方向Ｎに略平行であり、かつ、第１の端子対の軸２１ａが、シリコン基板４１の長手方向又は短手方向と４５度の角度をなすように、ホール素子２０がシリコン基板４１の面上に形成されている。
【００４６】
なお、磁気収束板４２の形状は正方形であってもかまわない。つまり、このことは、ホール素子の端子をＳｉ基板の長手方向及び短手方向に平行なＸＹ軸方向に対して４５度の角度となるように配置すればよく、ホール素子の端子をＳｉ基板の結晶方位＜１１０＞に対して４５度の角度を持って配置すればよいことになる。
このような構成により、ホール素子と基板及び磁気収束板との位置関係を考慮することで、ピエゾ抵抗素子のホイートストンブリッジ回路でモデル化されるホール素子のピエゾ抵抗の長手方向のピエゾ抵抗係数と、ピエゾ抵抗の短手方向のピエゾ抵抗係数の相違によって発生するオフセット電圧及びホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するようにした磁場計測装置を実現することができる。
【実施例３】
【００４７】
図１４は、本発明に係る磁場計測装置の実施例３を説明するための構成図で、図１５は、図１４における接線方向についての説明のための図である。図中符号５１はシリコン（Ｓｉ）基板、５２は磁気収束板を示している。なお、ホール素子の構成は、図７と同様である。上述した実施例１との相違は、本実施例３における磁気収束板が多角形形状である点である。
【００４８】
本発明の実施例３に係る磁場計測装置は、略矩形形状のシリコン基板５１と、このシリコン基板５１の面上に形成され、互いに対向する位置に設けられた２つの端子からなる第１の端子対２１及び第２の端子対２２を有し、かつ、第１の端子対の軸２１ａ及び第２の端子対の軸２２ａがお互いに直交する少なくとも１つのホール素子２０と、シリコン基板５１の面上に設けられた略多角形形状の磁気収束板５２とを備えている。
【００４９】
また、シリコン基板５１の長手方向及び短手方向の結晶方位が＜１１０＞に等価な方向であり、シリコン基板５１及び磁気収束板５２を平面視したときに、ホール素子２０の第１の端子対の軸２１ａが、ホール素子２０の中心Ｍを円中心とする磁気収束板５２の外縁に接する最小半径円Ｑと磁気収束板５２の外縁との接点Ｐの磁気収束板５２の外縁上における接線方向Ｎに略平行であり、かつ、第１の端子対の軸２１ａが、シリコン基板５１の長手方向又は短手方向と４５度の角度をなすように、ホール素子２０がシリコン基板５１の面上に形成されている。
【００５０】
つまり、このことは、ホール素子の端子をＳｉ基板の長手方向及び短手方向に平行なＸＹ軸方向に対して４５度の角度となるように配置すればよく、ホール素子の端子をＳｉ基板の結晶方位＜１１０＞に対して４５度の角度を持って配置すればよいことになる。
このような構成により、ホール素子と基板及び磁気収束板との位置関係を考慮することで、ピエゾ抵抗素子のホイートストンブリッジ回路でモデル化されるホール素子のピエゾ抵抗の長手方向のピエゾ抵抗係数と、ピエゾ抵抗の短手方向のピエゾ抵抗係数の相違によって発生するオフセット電圧及びホール素子が磁気収束板から受ける応力の相違によって発生するオフセット電圧を低減するようにした磁場計測装置を実現することができる。
【符号の説明】
【００５１】
１，１０  ホール素子
２  スイッチ回路
３  電圧増幅器
４  キャパシタ
５  スイッチ
２１  第１の端子対
２１ａ  第１の端子対の軸
２２  第２の端子対
２２ａ  第２の端子対の軸
３１，４１，５１  シリコン（Ｓｉ）基板
３２，４２，５２  磁気収束板
１００  磁気収束板
１１１（１１１ａ，１１１ｂ）  Ｘ軸用ホール素子
１１３（１１３ａ，１１３ｂ）  Ｙ軸用ホール素子
１１９  円中心点
Ａ  ホール素子の励起電流が端子から感磁部に流れ入る点
Ｂ  ホール素子の励起電流が感磁部から端子に流れ入る点
Ｍ  ホール素子の中心
Ｎ  接線方向
Ｐ  最小半径円と磁気収束板の外縁との接点
Ｑ  ホール素子の中心を円中心とする磁気収束板の外縁に接する最小半径円
【図１】
0005956817.tif 000002
【図２】
0005956817.tif 000003
【図３】
0005956817.tif 000004
【図４】
0005956817.tif 000005
【図５】
0005956817.tif 000006
【図６】
0005956817.tif 000007
【図７】
0005956817.tif 000008
【図８】
0005956817.tif 000009
【図９】
0005956817.tif 000010
【図１０】
0005956817.tif 000011
【図１１】
0005956817.tif 000012
【図１２】
0005956817.tif 000013
【図１３】
0005956817.tif 000014
【図１４】
0005956817.tif 000015
【図１５】
0005956817.tif 000016