(57)【特許請求の範囲】
【請求項１】
入力端子に並列に接続される第１〜第Ｎ（ただし、Ｎは２以上の整数）チャネルのスイッチング電源回路と、前記各チャネルのスイッチング電源回路の出力端子から出力される出力電圧をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータで変換されたデジタル信号を入力する演算処理装置と、を備えたＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータにおいて、
前記各チャネルのスイッチング電源回路は、
一方が前記入力端子に接続されオン・オフするスイッチング素子と、
前記スイッチング素子の他方に一方が接続するインダクタと、
前記インダクタの他方に接続すると共に出力端子と０Ｖ間に接続するコンデンサと、
前記スイッチング素子を駆動する駆動回路と、
を備え、
前記第１チャネルのスイッチング電源回路のスイッチング素子がＯＮするタイミングを基準とし、第２〜第Ｎチャネルのスイッチング電源回路の前記スイッチング素子がＯＮするタイミングの各間隔を前記演算処理装置の内部タイマを使用して監視を行い、前記第１チャネルのスイッチング電源回路のスイッチング素子と前記第２〜第Ｎチャネルのスイッチング電源回路のスイッチング素子のＯＮするタイミングの間隔が規定範囲内の場合は前記スイッチング電源回路の前回使用したＯＮ時間の設定で動作を継続し、規定範囲外の場合はスイッチング素子のＯＮするタイミングを規定時間内で増減して動作させて規定範囲内に戻し、各チャネルの前記スイッチング素子２−１〜２−ＮのＯＮ時間の重複時間を低減するように、各チャネルの電源回路のスイッチング素子のスイッチングの位相をシフトすることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来技術によるアナログ制御ＤＣ／ＤＣコンバータの制御方法として、ヒステリシス制御という非線形制御がある。ヒステリシス制御は、出力電圧の帰還系に誤差増幅器がなく、位相補償が不要であるため非常に高速な応答が可能である。
【０００３】
図４は従来技術の２チャネルヒステリシス制御電源回路を示す図である。図５は従来技術の２チャネルヒステリシス制御の入力リップル電流波形を示す図である。各チャネルのスイッチング電源回路は、スイッチング素子、スイッチング素子を駆動するドライバ、ＬＣフィルタから構成されている。ドライバは比較器を使用した負帰還回路によって制御される。この例では、図５に示されるように、チャネル１とチャネル２の電流波形が重畳する。
【０００４】
また、従来技術のＰＷＭ制御を用いたＤＣ／ＤＣコンバータにおいて、２チャネル以上のＤＣ／ＤＣコンバータの各チャネルのスイッチングの位相をシフトし、各チャネルのスイッチング素子のＯＮ時間の重複時間を低減することで、入力コンデンサのリップル電流を低減することが可能である。
【０００５】
図６は従来技術の２チャネルＰＷＭ制御電源回路を示す図である。図７は従来技術の２チャネルＰＷＭ制御電源の入力リップル電流波形を示す図である。各チャネルのスイッチング電源回路は、スイッチング素子、スイッチング素子を駆動するドライバ、ＬＣフィルタから構成されている。ドライバは誤差増幅器を使用した負帰還回路によって制御される。
【０００６】
尚、非線形制御ＤＣ／ＤＣコンバータにおいても、一定の定常動作状態で安定して制御している場合は、入力電圧Ｖｉｎ、出力電圧Ｖｏ及びスイッチング素子２のＯＮ時間ｔｏｎにより、周波数ｆが一定となることが知られており、図１，図４に示した様な非絶縁同期整流降圧型ＤＣ／ＤＣコンバータの場合、数１式で示される。
【０００７】
特許文献１〜４にはスイッチング電源装置が開示されているが、いずれも入力コンデンサのリップル電流の低減を想定したものではない。  
【０００８】
【数１】
0005897642.tif 000002
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第５２７８８１７号公報
【特許文献２】特開２０１１−２５９６８６号公報
【特許文献３】特開２０１３−０６２９６６号公報
【特許文献４】特開２０１３−２４３８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＤＣ／ＤＣコンバータにおいて高速応答を実現するには、ＰＷＭ制御などの線形制御では限界があることから、ヒステリシス制御などの非線形制御が必要となる。ただし、２チャネル以上のＤＣ／ＤＣコンバータに適用した場合、各チャネルのスイッチングの位相により、スイッチング素子のＯＮ時間の重複時間が増加し入力コンデンサのリップル電流が大きくなり、入力コンデンサの寿命に影響を与える。一方、ＰＷＭ制御などの線形制御を使用した場合、スイッチングの位相をシフトすることは容易であり、入力コンデンサのリップル電流は低減できるが、高速応答が困難になる。  
そこで、本発明の目的は、上記従来技術の問題点に鑑み、非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータにおいて、各チャネルの位相差を制御することで、入力コンデンサのリップル電流の低減を実現するものである。
【課題を解決するための手段】
【００１１】
本願の請求項１に係る発明は、入力端子に並列に接続される第１〜第Ｎ（ただし、Ｎは２以上の整数）チャネルのスイッチング電源回路と、前記各チャネルのスイッチング電源回路の出力端子から出力される出力電圧をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータで変換されたデジタル信号を入力する演算処理装置と、を備えたＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータにおいて、前記各チャネルのスイッチング電源回路は、一方が前記入力端子に接続されオン・オフするスイッチング素子と、前記スイッチング素子の他方に一方が接続するインダクタと、前記インダクタの他方に接続すると共に出力端子と０Ｖ間に接続するコンデンサと、前記スイッチング素子を駆動する駆動回路と、を備え、前記第１チャネルのスイッチング電源回路のスイッチング素子がＯＮするタイミングを基準とし、第２〜第Ｎチャネルのスイッチング電源回路の前記スイッチング素子がＯＮするタイミングの各間隔を前記演算処理装置の内部タイマを使用して監視を行い、前記第１チャネルのスイッチング電源回路のスイッチング素子と前記第２〜第Ｎチャネルのスイッチング電源回路のスイッチング素子のＯＮするタイミングの間隔が規定範囲内の場合は前記スイッチング電源回路の前回使用したＯＮ時間の設定で動作を継続し、規定範囲外の場合はスイッチング素子のＯＮするタイミングを規定時間内で増減して動作させて規定範囲内に戻し、各チャネルの前記スイッチング素子２−１〜２−ＮのＯＮ時間の重複時間を低減するように、各チャネルの電源回路のスイッチング素子のスイッチングの位相をシフトすることを特徴とするＤＣ／ＤＣコンバータである。
【発明の効果】
【００１２】
本発明によれば、非線形制御を使用した２チャネル以上のデジタル制御ＤＣ／ＤＣコンバータにおいて、負荷急変時などの場合を除く周波数変動が少ない状態では、各チャネルのスイッチングの位相差を一定以上保つように制御することで、高速応答かつ、入力コンデンサのリップル電流低減を実現し、負荷急変時などの場合は、瞬間的にスイッチング素子のＯＮ時間の重複時間が増加し、入力コンデンサに大きなリップル電流が生じるが、徐々に各チャネルのスイッチングの位相をシフトし、長期的な入力コンデンサのリップル電流はＰＷＭ制御などの線形制御と同等に抑えることが可能である。
【図面の簡単な説明】
【００１３】
【図１】２チャネル以上の非線形デジタル制御電源回路を示す図である。
【図２】２チャネル非線形デジタル制御電源の入力リップル電流波形を示す図である。
【図３】演算処理装置が実行するスイッチング素子ＯＮ時間制御のフローチャートである。
【図４】従来技術の２チャネルヒステリシス制御電源回路を示す図である。
【図５】従来技術の２チャネルヒステリシス制御の入力リップル電流波形を示す図である。
【図６】従来技術の２チャネルＰＷＭ制御電源回路を示す図である。
【図７】従来技術の２チャネルＰＷＭ制御電源の入力リップル電流波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面と共に説明する。図１は２チャネル以上の非線形デジタル制御電源回路を示す図である。図２は２チャネル非線形デジタル制御電源の入力リップル電流波形を示す図である。図３は演算処理装置が実行するスイッチング素子ＯＮ時間制御のフローチャートである。
【００１５】
本発明に係るコンバータは、入力端子に並列に接続される第１〜第Ｎ（ただし、Ｎは２以上の整数）チャネルのスイッチング電源回路２０−１〜２０−Ｎと、前記各チャネルのスイッチング電源回路２０−１〜２０−Ｎの出力端子から出力される出力電圧をデジタル信号に変換するＡ／Ｄコンバータ６と、前記Ａ／Ｄコンバータ６で変換されたデジタル信号を入力する演算処理装置７と、を備えたＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータである。演算処理装置７には、入力電圧をＡ／Ｄコンバータ１０によりデジタル信号に変換した信号も入力する。なお、スイッチング素子２，３、および、スイッチング電源回路２０は枝番号を付与し、その他の要素は枝番号を略して記載している。
【００１６】
本発明に係るＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータにおいて、１つのスイッチング電源回路は、スイッチング素子、スイッチング素子を駆動するドライバ、および、ＬＣフィルタを備えている。ＬＣフィルタはインダクタ４とコンデンサ５から構成される。
【００１７】
前記各チャネルのスイッチング電源回路は、一方が前記入力端子に接続されオン・オフするスイッチング素子と、前記スイッチング素子の他方に一方が接続するインダクタと、前記インダクタの他方に接続すると共に出力端子と０Ｖ間に接続するコンデンサと、前記スイッチング素子を駆動する駆動回路と、を備えている。
【００１８】
そして、本発明のＯＮ時間固定の非線形制御を用いた２チャネル以上のデジタル制御降圧型ＤＣ／ＤＣコンバータは、前記第１チャネルのスイッチング電源回路のスイッチング素子がＯＮするタイミングを基準とし、第２〜第Ｎチャネルのスイッチング電源回路の前記スイッチング素子がＯＮするタイミングの各間隔を前記演算処理装置７の内部タイマを使用して監視を行い、前記第１チャネルのスイッチング電源回路のスイッチング素子と前記第２〜第Ｎチャネルのスイッチング電源回路のスイッチング素子のＯＮするタイミングの間隔が規定範囲内の場合は前記スイッチング電源回路の前回使用したＯＮ時間の設定で動作を継続し、規定範囲外の場合はスイッチング素子ＯＮ時間を規定時間内で増減して動作させて規定範囲内に戻し、各チャネルの前記スイッチング素子２−１〜２−ＮのＯＮ時間の重複時間を低減するように、各チャネルのスイッチング電源回路のスイッチング素子のスイッチングの位相をシフトすることを特徴とする。
【００１９】
予め図１に示されるチャネル１のスイッチング電源回路２０−１において、動作させる定常動作時に安定制御可能な基本動作周波数ｆｃｈ１から、入力電圧Ｖｉｎ、出力電圧Ｖｏ−１よりスイッチング素子２−１のＯＮ時間を決定する。同様にチャネル２〜Ｎのスイッチング電源回路２０−２〜２０−Ｎの定常動作時に安定制御可能な周波数範囲から、スイッチング素子２−ｘ（ｘ：２〜Ｎ）のＯＮ時間範囲を決定する。この時、チャネル２〜Ｎの周波数範囲に、チャネル１の基本動作周波数ｆｃｈ１が含まれるものとする。また、基本動作周波数ｆｃｈ１及びチャネル数Ｎから、各スイッチング素子のＯＮ時間の重複時間を低減するように、スイッチング素子２−１とスイッチング素子２−ｘ（ｘ：２〜Ｎ）のＯＮするタイミングの間隔の範囲をそれぞれ決定しておく。
【００２０】
動作状態では各チャネルは非線形制御を用いたデジタル制御にて動作し、図３に示す様に、スイッチング素子２−１とスイッチング素子２−ｘ（ｘ：２〜Ｎ）のＯＮするタイミングの各間隔を演算処理装置７のタイマ機能にて計測し、各間隔が事前に決定した範囲内の場合はスイッチング素子２−ｘの前回使用したＯＮ時間の設定で動作を継続し、範囲外の場合は該当するスイッチング素子２−ｘのＯＮ時間を設定した範囲内で増減することで基本周波数ｆｃｈ１から外すことにより、スイッチング素子２−１とスイッチング素子２−ｘのＯＮするタイミングの間隔を範囲内に戻す。
【００２１】
以下、各ステップにしがって説明する。  
●［ｓａ０１］スイッチ素子２−ｘ（ｘ：２〜Ｎ）のＯＮするタイミング時に、スイッチング素子２−１のＯＮしたタイミング時刻から、（時間）間隔を測定する。  
●［ｓａ０２］（時間）間隔は範囲内か否か判断し、範囲内の場合（ＹＥＳ）であればステップｓａ０３へ移行し、範囲内でない場合（ＮＯ）であればステップｓａ０４へ移行する。  
●［ｓａ０３］スイッチング素子２−ｘのＯＮ時間は前回の設定のまま動作を継続する。
●［ｓａ０４］スイッチング素子２−ｘのＯＮ時間を事前に決定したＯＮ時間の範囲内で増減させ、動作を継続し、ステップｓａ０１に戻る。
【符号の説明】
【００２２】
１  コンデンサ
２  スイッチング素子
３  スイッチング素子
４  インダクタ
５  コンデンサ
６  Ａ／Ｄコンバータ
７  演算処理装置
８  ドライバ
９  ＬＣフィルタ
１０  Ａ／Ｄコンバータ
２０  スイッチング電源回路
【図１】
0005897642.tif 000003
【図２】
0005897642.tif 000004
【図３】
0005897642.tif 000005
【図４】
0005897642.tif 000006
【図５】
0005897642.tif 000007
【図６】
0005897642.tif 000008
【図７】
0005897642.tif 000009