(57)【特許請求の範囲】
【請求項１】
ゲート配線と、前記ゲート配線と交差する方向に延びたソース配線と、前記ソース配線と交差して延びた幹部および前記幹部から前記ソース配線に沿って分岐した枝部を含む補助容量線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子であって前記補助容量線の下層に延びて前記幹部および前記枝部と対向したドレイン配線を含むスイッチング素子と、前記ドレイン配線と電気的に接続されたコンタクト電極と、前記ソース配線と略平行に延びた主画素電極および前記コンタクト電極と電気的に接続するコンタクト部を含む画素電極と、を備えたアレイ基板と、
前記主画素電極を挟んだ両側で前記主画素電極と略平行に延びた主共通電極を有する共通電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶分子を含む液晶層と、を備え、
前記ドレイン配線と前記コンタクト電極との間に形成された第１コンタクトホール、及び、前記コンタクト電極と前記コンタクト部との間に形成された第２コンタクトホールは、平面視において、前記幹部と重畳し、
前記アレイ基板は、前記ソース配線の上層において前記ソース配線と対向し且つ前記主共通電極の直下に位置し前記共通電極と同電位の第２共通電極を有する、液晶表示装置。
【請求項２】
前記ソース配線と略直交する方向において、前記第２共通電極の幅は、前記枝部の幅と略等しい請求項１記載の液晶表示装置。
【請求項３】
前記主共通電極は、前記ソース配線と対向している請求項１または２に記載の液晶表示装置。
【請求項４】
前記ソース配線と略直交する方向において、前記主共通電極の幅は、前記枝部の幅と略等しい請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
ゲート配線と、前記ゲート配線と交差する方向に延びたソース配線と、前記ソース配線と交差して延びた幹部および前記幹部から前記ソース配線に沿って分岐した枝部を含む補助容量線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子であって前記補助容量線の下層に延びて前記幹部および前記枝部と対向したドレイン配線を含むスイッチング素子と、前記ドレイン配線と電気的に接続されたコンタクト電極と、前記ソース配線と略平行に延びるとともに少なくとも一部が絶縁層を介して前記枝部と対向する主画素電極および前記コンタクト電極と電気的に接続するコンタクト部を含む画素電極と、を備えたアレイ基板と、
前記コンタクト部と対向するとともに前記主画素電極と略平行に延びた主共通電極を有する共通電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶分子を含む液晶層と、を備え、
前記ドレイン配線と前記コンタクト電極との間に形成された第１コンタクトホール、及び、前記コンタクト電極と前記コンタクト部との間に形成された第２コンタクトホールは、平面視において、前記幹部と重畳している、液晶表示装置。
【請求項６】
前記対向基板は、前記ゲート配線と対向する第３共通電極を有している請求項５記載の液晶表示装置。
【請求項７】
前記アレイ基板は、さらに、前記画素電極を覆う第１配向膜を備え、
前記対向基板は、さらに、前記共通電極を覆う第２配向膜を備え、
前記第１配向膜では第１配向処理方向に前記液晶分子が初期配向し、前記第２配向膜では第２配向処理方向に前記液晶分子が初期配向し、前記第１配向処理方向と前記第２配向処理方向は互いに平行で且つ同じ向きである請求項１乃至請求項６のいずれか１項記載の液晶表示装置。
【請求項８】
前記アレイ基板の外面に配置された第１偏光板及び前記対向基板の外面に配置された第２偏光板を更に備え、
前記第１偏光板の第１偏光軸と前記第２偏光板の第２偏光軸とが直交し、前記第１偏光板の第１偏光軸が前記液晶層の液晶分子の初期配向方向と直交する或いは平行である請求項１乃至請求項７のいずれか１項記載の液晶表示装置。
【請求項９】
前記枝部の幅は、前記ソース配線の幅よりも広い、請求項１乃至８のいずれか１項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９２８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態によれば、ゲート配線と、前記ゲート配線と交差する方向に延びたソース配線と、前記ソース配線と交差して延びた幹部および前記幹部から前記ソース配線に沿って分岐した枝部を含む補助容量線と、前記ゲート配線と交差して前記補助容量線の下層に延びて前記幹部および前記枝部と対向したドレイン配線を含むスイッチング素子と、前記ソース配線と略平行に延びた主画素電極および前記ドレイン配線と電気的に接続するコンタクト部を含む画素電極と、を備えたアレイ基板と、前記主画素電極を挟んだ両側で前記主画素電極と略平行に延びた主共通電極を有する共通電極を備えた対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶分子を含む液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＩＩＩ−ＩＩＩ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【図５】図５は、図４に示した液晶表示パネルをＶ−Ｖ線で切断したときの断面構造を概略的に示す断面図である。
【図６】図６は、比較例の液晶表示装置の液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図７】図７は、図６に示した液晶表示パネルをＶＩＩ−ＶＩＩ線で切断したときの断面構造を概略的に示す断面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１０】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。本実施形態の液晶表示装置のアクティブエリアＡＣＴはにおいて、画素ＰＸの長手方向と略直交する方向におけるドットピッチは略２５μｍである。
【００１１】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延びている。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延びている。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延びていなくても良く、それらの一部が屈曲していてもよい。
【００１２】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１３】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。補助容量ＣＳは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１４】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１５】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１６】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１７】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１８】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００１９】
図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延びている。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延びている。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延びている。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２０】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。  補助容量線Ｃ１は、画素ＰＸの略中央部に配置されている。補助容量線Ｃ１は、ゲート配線Ｇ１及びゲート配線Ｇ２と略平行に延びた幹部ＳＴＭと、幹部ＳＴＭからソース配線Ｓ１、Ｓ２に沿ってゲート配線Ｇ１及びゲート配線Ｇ２側へ延びた枝部ＢＲＣとを有している。補助容量線Ｃ１の枝部ＢＲＣは、第１方向Ｘにおける幅がソース配線Ｓ１、Ｓ２よりも大きくなっている。
【００２１】
ゲート配線Ｇ１、Ｇ２は、ソース配線Ｓ１、Ｓ２と交差する位置において第１方向Ｘに延びた２本の配線に分岐している。ソース配線Ｓ１、Ｓ２は、ゲート配線Ｇ１、Ｇ２と交差する位置において、第１方向Ｘにおける幅が大きく形成され分岐したゲート配線Ｇ１、Ｇ２と対向して遮光している。
【００２２】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。スイッチング素子ＳＷは、ゲート配線Ｇ２とソース配線Ｓ１との交点に設けられ、ドレイン配線ＥＤはゲート配線Ｇ２と交差してソース配線Ｓ１及び補助容量線Ｃ１に沿って延長されている。ドレイン配線ＥＤは、補助容量線Ｃ１の幹部ＳＴＭと重なる領域に形成されたコンタクトホールＣＨ１、ＣＨ２において、コンタクト電極ＥＣを介して画素電極ＰＥと電気的に接続されている。ドレイン配線ＥＤとコンタクト電極ＥＣとが接続するコンタクトホールＣＨ１が形成された位置では補助容量線Ｃ１が一部除去されている。ドレイン配線ＥＤはコンタクトホールＣＨ１においてコンタクト電極ＥＣと電気的に接続し、コンタクト電極ＥＣはコンタクトホールＣＨ２において画素電極ＰＥと電気的に接続している。
【００２３】
スイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２４】
すなわち、スイッチング素子ＳＷのドレイン配線ＥＤの一端はゲート配線Ｇ２より下側でコンタクトホールＣＨ３においてソース配線Ｓ１と電気的に接続している。ドレイン配線ＥＤは、ソース配線Ｓ１に沿って延びてゲート配線Ｇ２と交差し、補助容量線Ｃ１の下層へ延び、補助容量線Ｃ１の枝部ＢＲＣおよび幹部ＳＴＭと対向するように広がっている。ドレイン配線ＥＤは、ポリシリコンによって形成され、ソース配線Ｓ１に沿って補助容量線Ｃ１の枝部ＢＲＣと対向して延びるとともに、補助容量線Ｃ１の幹部ＳＴＭと対向してソース配線Ｓ１の左右に延びている。補助容量線Ｃ１とドレイン配線ＥＤとが対向する領域において補助容量ＣＳが形成される。
【００２５】
補助容量線Ｃ１をソース配線Ｓ１及びソース配線Ｓ２に沿って分岐する事で、補助容量線Ｃ１の枝部ＢＲＣとドレイン配線ＥＤとが対向する領域に補助容量ＣＳを形成することができるので、第１方向Ｘに延びる補助容量線Ｃ１の幹部ＳＴＭの第２方向Ｙにおける幅を小さくすることができる。このように補助容量線Ｃ１の枝部ＢＲＣ及び幹部ＳＴＭとドレイン配線ＥＤが対向する領域で十分な補助容量ＣＳを確保することができる。なお、補助容量線Ｃ１の幹部ＳＴＭの第２方向Ｙにおける幅は、画素電極ＰＥとスイッチング素子ＳＷのドレイン配線ＥＤとを接続するコンタクトホールＣＨ１、ＣＨ２を設けるために必要な最小限の寸法があればよい。
【００２６】
画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延びている。主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨ１、ＣＨ２を介してスイッチング素子ＳＷと電気的に接続されている。コンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。コンタクト部ＰＣの第１方向Ｘ及び第２方向Ｙにおける幅は、コンタクトホールＣＨ１、ＣＨ２により画素電極ＰＥとスイッチング素子とを接続するために必要な最小限の寸法があればよい。
【００２７】
画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。
【００２８】
本実施形態では、補助容量線Ｃ１の枝部ＢＲＣはソース配線Ｓ１及びソース配線Ｓ２に沿って分岐しているため、補助容量線Ｃ１の幹部ＳＴＭの第２方向Ｙにおける幅は、コンタクトホールＣＨ１、ＣＨ２を設けるために必要な最小の幅となっている。従って、画素電極ＰＥとコンタクト部ＰＣとが重なる領域の第２方向Ｙにおける幅も小さくすることができ、この小さくできた分だけ、主画素電極ＰＡの第２方向Ｙにおける幅Ｄ１を大きくすることができる。
【００２９】
共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延びている。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延びている。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００３０】
図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。第１方向Ｘにおける主共通電極ＣＡＬの幅はソース配線Ｓ１の幅よりも大きく、第１方向Ｘにおける主共通電極ＣＡＲの幅はソース配線Ｓ２の幅よりも大きい。本実施形態では、第１方向Ｘにおける主共通電極ＣＡＬ及び主共通電極ＣＡＲの幅は、補助容量線Ｃ１の枝部ＢＲＣの幅及びドレイン配線ＥＤの幅と略同一である。主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００３１】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３２】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００３３】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。
【００３４】
これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。本実施形態では、主共通電極ＣＡと主画素電極ＰＡとの第１方向Ｘに沿った間隔、つまり、Ｘ−Ｙ平面内において、主画素電極ＰＡ及び主共通電極ＣＡの互いに向かい合うエッジ間の第１方向Ｘに沿った距離は、水平電極間距離Ｄ２と称する。
【００３５】
図３は、図２に示した液晶表示パネルＬＰＮをＩＩＩ−ＩＩＩ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３６】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３７】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ドレイン配線ＥＤは、第１絶縁基板１０上に形成され、第１層間絶縁膜１１によって覆われている。補助容量線Ｃ１は、第１層間絶縁膜１１上に形成され、第２層間絶縁膜１２によって覆われている。ソース配線Ｓは、第２層間絶縁膜１２上に形成され、第３層間絶縁膜１３によって覆われている。なお、図示しないゲート配線は、例えば、補助容量線Ｃ１と同層に配置されている。画素電極ＰＥは、第３層間絶縁膜１３上に形成されている。画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３８】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３９】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。本実施形態では、第３層間絶縁膜１３上に、ゲート配線Ｇと対向するように共通電極ＣＥの一部である第１シールドＳＬ１が配置され、ソース配線Ｓと対向する（あるいは主共通電極ＣＡと対向する）ように共通電極ＣＥの一部である第２シールド（第２共通電極）ＳＬ２が配置されている。
【００４０】
第１シールドＳＬ１は、主共通電極ＣＡと交差する方向に延び、しかも、主共通電極ＣＡと同電位である。このような第１シールドＳＬ１を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。第２シールドＳＬ２は、主共通電極ＣＡと略平行に延び、しかも、主共通電極ＣＡと同電位である。このような第２シールドＳＬ２を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。第１シールドＳＬ１や第２シールドＳＬ２を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【００４１】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００４２】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延びた部分のみが図示されているが、第１方向Ｘに沿って延びた部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００４３】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。
【００４４】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００４５】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【００４６】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００４７】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【００４８】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。
【００４９】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００５０】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００５１】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００５２】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。
【００５３】
図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５４】
また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。
【００５５】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００５６】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５７】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５８】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５９】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００６０】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００６１】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００６２】
バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６３】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００６４】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向する。
【００６５】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６６】
このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６７】
ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。
【００６８】
図示した例では、第１方向Ｘが０°―１８０°の方位として、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。
【００６９】
なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００７０】
上記のように、本実施形態では補助容量線Ｃはソース配線Ｓに沿って分岐し、補助容量線Ｃの幹部ＳＴＭの第２方向Ｙにおける幅は、コンタクトホールＣＨ１、ＣＨ２を設けるために必要な最小の幅となっている。従って、画素電極ＰＥのコンタクト部ＰＣの第２方向Ｙにおける幅も小さくすることができ、主画素電極ＰＡの第２方向Ｙにおける幅Ｄ１を大きくすることができる。
【００７１】
図６は、比較例の液晶表示装置の液晶表示パネルを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。なお、以下の説明において、上述の第１実施形態と同様の構成については同一の符号を付して説明を省略する。
【００７２】
この例では、補助容量線Ｃ１は枝部ＢＲＣを備えていない。すなわち、補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２との間において、第１方向Ｘに延びている。
【００７３】
スイッチング素子ＳＷのドレイン配線ＥＤは、ゲート配線Ｇ２と交差してソース配線Ｓ１に沿って補助容量線Ｃ１の下層まで延び、補助容量線Ｃ１の下層において補助容量線Ｃ１と対向するように第１方向Ｘに広がっている。
【００７４】
主共通電極ＣＡは、第１方向Ｘにおける画素電極ＰＥの両脇において、第２配線Ｙと略平行に延びている。本比較例においても第１実施形態と同様に、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。主共通電極ＣＡの第１方向Ｘにおける幅はソース配線Ｓ１、Ｓ２の幅よりも大きい。
【００７５】
図７は、図６に示した液晶表示パネルをＶＩＩ−ＶＩＩ線で切断したときの断面構造を概略的に示す断面図である。
【００７６】
本比較例の液晶表示装置では、図７に示すように、ソース配線Ｓからの漏れ電界が液晶分子ＬＭの配向状態に影響を及ぼしてクロストークが発生することがあった。本比較例では、ソース配線Ｓの直上にシールド層ＳＬ２を配置して、ソース配線Ｓからの漏れ電界を抑制している。しかし、シールド層ＳＬ２の効果を十分に得るためにはソース配線Ｓの第１方向Ｘにおける幅を大きくする必要があった。しかしながら、シールド層ＳＬ２の第１方向Ｘにおける幅を大きくすると、透過率が低下し、表示品位が低下することがあった。
【００７７】
これに対し、上述の第１実施形態の液晶表示装置では、シールド層ＳＬ２の第１方向Ｘにおける幅を大きくして、ソース配線Ｓからの漏れ電界が液晶分子ＬＭの配向状態に影響を及ぼすことを抑制してクロストークを回避するとともに、シールド層ＳＬ２の下層において補助容量線Ｃとドレイン配線ＥＤとを対向させることにより補助容量を形成して補助容量線Ｃの幹部ＳＴＭの第２方向Ｙにおける幅を小さくしている。
【００７８】
こうする事により、水平電極間距離Ｄ２は小さくなるが、主画素電極長Ｄ１は大きくすることができる。具体的には、第１実施形態の液晶表示装置における主画素電極長Ｄ１は、比較例の液晶表示装置における主画素電極長Ｄ１よりも其々約３μｍ（画素上部分と下部分とを合わせて６μｍ）大きくすることができる。
【００７９】
水平電極間距離Ｄ２が小さくなることにより減少する開口部面積と、主画素電極長Ｄ１が大きくなることにより増加する開口部面積とは略等しいため開口部の面積は略同じであるが、一般に開口部の中央における透過率が高く端部に近づくと透過率が低くなるため、比較例と比べて透過率を高くすることができる。すなわち、第１実施形態の液晶表示装置において開口率的な改善は無いが、液晶配向の均一性が改善し、液晶層ＬＱの光の変調率を向上することができる。第１実施形態の液晶表示装置の透過率は、比較例の液晶表示装置の透過率の１．０７倍に改善することができた。
【００８０】
このような本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【００８１】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００８２】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８３】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離Ｄ２に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００８４】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【００８５】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００８６】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００８７】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【００８８】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【００８９】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。
【００９０】
次に、第２実施形態の液晶表示装置について図面を参照して詳細に説明する。
【００９１】
図４は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。  
本実施形態では、上述の第１実施形態と比較して画素電極ＰＥ及び共通電極ＣＥの構成が異なっている。以下では、第１実施形態の液晶表示装置と異なる構成について主に説明し、第１実施形態の液晶表示装置と同様の構成についての説明は省略する。
【００９２】
画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との間であって、ゲート配線Ｇ１とゲート配線Ｇ２との間に配置されている。画素電極ＰＥは、コンタクト部ＰＣと、コンタクト部ＰＣから第２方向Ｙに沿って延びた主画素電極ＰＡとを備えている。
【００９３】
コンタクト部ＰＣは、補助容量線Ｃ１が延びる方向に沿って、補助容量線Ｃ１と対向する位置に配置されている。コンタクト部ＰＣは、コンタクトホールＣＨ１、ＣＨ２により、コンタクト電極ＥＣを介してドレイン配線ＥＤと電気的に接続されている。コンタクト部ＰＣの第２方向Ｙにおける幅は、画素電極ＰＥとスイッチング素子ＳＷとを接続するコンタクトホールＣＨ１、ＣＨ２を設けるために必要な最小限の寸法があればよい。
【００９４】
主画素電極ＰＡは、第１方向Ｘにおける画素ＰＸの端部近傍において、第２方向Ｙに延びている。すなわち、主画素電極ＰＡは、ソース配線Ｓ１近傍において第２方向Ｙに延びた主画素電極ＰＡＬと、ソース配線Ｓ２近傍において第２方向Ｙに延びた主画素電極ＰＡＲと、を備えている。主画素電極ＰＡＬは、第１方向Ｘにおけるコンタクト部ＰＣの一端から第２方向Ｙに沿って延びている。主画素電極ＰＡＲは、第１方向におけるコンタクト部ＰＣの他端から第２方向Ｙに沿って延びている。換言すると、主画素電極ＰＡＬと主画素電極ＰＡＲとは、これらの間に延びるコンタクト部ＰＣにより互いに電気的に接続している。
【００９５】
ソース配線Ｓ１の下層に配置された補助容量線Ｃ１の枝部ＢＲＣは、ソース配線Ｓ１の近傍に配置された主画素電極ＰＡＲ及び主画素電極ＰＡＬの一部と対向している。
【００９６】
共通電極ＣＥは、主共通電極ＣＡと副共通電極ＣＢと第３シールドＣＣとを備えている。主共通電極ＣＡ、副共通電極（第３共通電極）ＣＢ及び第３シールドＣＣは、一体的あるいは連続的に形成されている。
【００９７】
主共通電極ＣＡは、主画素電極ＰＡＲと主画素電極ＰＡＬとの間においてコンタクト部ＰＣと対向して第２方向Ｙに延びている。図示した例では、第１方向Ｘにおける主共通電極ＣＡと主画素電極ＰＡＬとの距離と、主共通電極ＣＡと主画素電極ＰＡＲとの距離は略等しい。
【００９８】
副共通電極ＣＢは、第２方向Ｙにおいて画素電極ＰＥを挟んで第１方向Ｘに延びている。副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の第１副共通電極をＣＢＵと称し、図中の下側の第１副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【００９９】
第３シールドＣＣは、第１方向Ｘにおいて画素電極ＰＥを挟んで第２方向Ｙに延びている。第３シールドＣＣは、ソース配線Ｓの各々と対向している。図示した例では、第１副共通電極ＣＣは第２方向Ｙに沿って２本平行に並んでいる。これらの第３シールドＣＣは、第１方向Ｘにおいて隣接する画素の境界に跨って配置されている。
【０１００】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、隣り合う画素ＰＸの主画素電極ＰＡＲ及び主画素電極ＰＡＬと主共通電極ＣＡとは第１方向Ｘに沿って交互に配置され、コンタクト部ＰＣと副共通電極ＣＢとは第２方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡ間には、１対の主画素電極ＰＡＬと主画素電極ＰＡＲとが位置し、第１方向Ｘに沿って主画素電極ＰＡＬ、主共通電極ＣＡ、及び、主画素電極ＰＡＲの順に並んでいる。第３シールドＣＣは、主共通電極ＣＡ間に配置された一対の主画素電極ＰＡＬと主画素電極ＰＡＲの間に配置されている。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には、１本のコンタクト部ＰＣが位置し、第２方向Ｙに沿って副共通電極ＣＢＢ、コンタクト部ＰＣ、及び、副共通電極ＣＢＵの順に並んでいる。
【０１０１】
図５は、図４に示した液晶表示パネルをＶ−Ｖ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【０１０２】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。
【０１０３】
ドレイン配線ＥＤは、第１絶縁基板１０上に形成され、第１層間絶縁膜１１によって覆われている。補助容量線Ｃ１は、第１層間絶縁膜１１上に形成され、第２層間絶縁膜１２によって覆われている。ソース配線Ｓは、第２層間絶縁膜１２上に形成され、第３層間絶縁膜１３によって覆われている。なお、図示しないゲート配線は、例えば、補助容量線Ｃ１と同層に配置されている。
【０１０４】
画素電極ＰＥは、第３層間絶縁膜１３上に形成されている。画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。すなわち、主画素電極ＰＡＬはソース配線Ｓ１の近傍に配置され、主画素電極ＰＡＲはソース配線Ｓ２の近傍に配置されている。主画素電極ＰＡＬ及び主画素電極ＰＡＲは、補助容量線Ｃ１と対向する位置に配置されている。
【０１０５】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【０１０６】
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。本実施形態では、第３層間絶縁膜１３上に、ゲート配線Ｇと対向するように共通電極ＣＥの一部である第１シールドＳＬ１（図４に示す）が配置されている。
【０１０７】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【０１０８】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部と、主画素電極ＰＡＬ及び主画素電極ＰＡＲとに対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延びた部分のみが図示されているが、第１方向Ｘに沿って延びた部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【０１０９】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。共通電極ＣＥと画素電極ＰＥとの第３方向Ｚに沿った間隔は略一定である。第３方向Ｚとは、第１方向Ｘ及び第２方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【０１１０】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【０１１１】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。
【０１１２】
このような構造例によれば、ＯＦＦ時において第２方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【０１１３】
主画素電極ＰＡＬ、コンタクト部ＰＣ、主共通電極ＣＡ、及び、副共通電極ＣＢＢで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極ＰＡＲ、コンタクト部ＰＣ、主共通電極ＣＡ、及び、副共通電極ＣＢＢで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。主画素電極ＰＡＬ、コンタクト部ＰＣ、主共通電極ＣＡ、及び、副共通電極ＣＢＵで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。主画素電極ＰＡＲ、コンタクト部ＰＣ、主共通電極ＣＡ、及び、副共通電極ＣＢＵで囲まれた領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。
【０１１４】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、図２に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。
【０１１５】
上述の第２実施形態の液晶表示装置では、ソース配線Ｓの近傍に主画素電極ＰＡを配置することにより、ソース配線Ｓからの漏れ電界が液晶分子ＬＭの配向状態に影響を及ぼすことを抑制してクロストークを回避している。すなわち、主画素電極ＰＡはソース配線Ｓからの漏れ電界を遮蔽するシールドとしても作用している。さらに、本実施形態では、対向基板ＣＴの第３シールドＣＣにより、第１方向Ｘにおいて隣接する画素間におけるクロストークを改善することができ、更なる表示品位の劣化を抑制することができる。
【０１１６】
また、本実施形態の液晶表示装置では、補助容量線Ｃをソース配線Ｓに沿って分岐してドレイン配線ＥＤと対向させることによりソース配線Ｓに沿った補助容量を形成して補助容量線Ｃの幹部ＳＴＭの第２方向Ｙにおける幅を小さくしている。こうする事により、第１実施形態と同様に、水平電極間距離Ｄ２は小さくなるが、主画素電極長Ｄ１は大きくすることができる。具体的には、第１実施形態の液晶表示装置における主画素電極長Ｄ１は、比較例の液晶表示装置における主画素電極長Ｄ１よりも其々約３μｍ（画素上部分と下部分とを合わせて６μｍ）大きくすることができる。
【０１１７】
水平電極間距離Ｄ２が小さくなることにより減少する開口部面積と、主画素電極長Ｄ１が大きくなることにより増加する開口部面積とは略等しいため開口部の面積は略同じであるが、一般に開口部の中央における透過率が高く端部に近づくと透過率が低くなるため、比較例と比べて透過率を高くすることができる。すなわち、第１実施形態と同様に、液晶表示装置において開口率的な改善は無いが、液晶配向の均一性が改善し、液晶層ＬＱの光の変調率を向上することができる。なお、本実施形態の液晶表示装置の透過率は、比較例の液晶表示装置の透過率の１．０７倍に改善することができた。
【０１１８】
このような本実施形態によれば、透過率の低下を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【０１１９】
また、本実施形態の液晶表示装置では、ソース配線Ｓの上層に配置された主画素電極ＰＡによりソース配線Ｓからの漏れ電界が遮蔽され、クロストークの発生を抑制することができる。さらに、ソース配線Ｓの上層にシールド層が配置されないため、ソース配線Ｓを駆動する際の負荷を軽減することができ、消費電力を低く抑えることができる。また、本実施形態の液晶表示装置はより高精細である場合でも適用することができる。
【０１２０】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【０１２１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２２】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、Ｓ…ソース配線、Ｇ…ゲート配線、Ｃ…補助容量線、ＳＴＭ…幹部、ＢＲＣ…枝部、Ｘ…第１方向、Ｙ…第２方向、ＳＷ…スイッチング素子、ＥＤ…ドレイン配線、ＥＣ…コンタクト電極、ＰＥ…画素電極、ＰＡ、ＰＡＲ、ＰＡＬ…主画素電極、ＰＣ…コンタクト部、ＳＬ１…第１シールド、ＳＬ２…第２シールド（第２共通電極）、ＣＥ…共通電極、ＣＡ、ＣＡＲ、ＣＡＬ…主共通電極、ＣＢ、ＣＢＵ、ＣＢＢ…副共通電極（第３共通電極）、ＣＣ…第３シールド、ＣＨ１、ＣＨ２、ＣＨ３…コンタクトホールＣＨ、ＡＬ１…第１配向膜、ＡＬ２…第２配向膜、Ｄ２…水平電極間距離、Ｄ１…主画素電極長、ＬＭ…液晶分子。
【図１】
0005953120.tif 000002
【図２】
0005953120.tif 000003
【図３】
0005953120.tif 000004
【図４】
0005953120.tif 000005
【図５】
0005953120.tif 000006
【図６】
0005953120.tif 000007
【図７】
0005953120.tif 000008