(57)【特許請求の範囲】
【請求項１】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部（１７）と、基準信号を１／Ｒ分周する基準分周部（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部（１９）と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ（２０）とを備えるＰＬＬシンセサイザ（１）において、
前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣ（２１）と、
前記位相比較部の出力または前記ＰＬＬ−ＩＣの出力を前記ループフィルタに与える切換部（２２）と、
前記切換部により前記ＰＬＬ−ＩＣの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部（２４）と、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部（２７）と、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部（２８）と、
前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部（２５）とを備えることを特徴とするＰＬＬシンセサイザ。
【請求項２】
前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部（１４〜１６）をさらに備えることを特徴とする請求項１に記載のＰＬＬシンセサイザ。
【請求項３】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部（１７）と、基準信号を１／Ｒ分周する基準分周部（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部（１９）と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ（２０）と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部（１４〜１６）とを備えるＰＬＬシンセサイザ（２）において、
前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部（２９，３０）と、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部（２４）と、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部（２７）と、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部（２８）と、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部（２５）とを備えることを特徴とするＰＬＬシンセサイザ。
【請求項４】
周波数掃引が可能なローカル信号をローカル信号発生器（１，２）により生成して入力信号とともにミキサ（５２）に与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタ（５３）で抽出する周波数変換部（５１）と、
前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換部の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御部（５４）と、
前記周波数変換部の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器（５５）と、
前記ローカル信号の掃引中に前記Ａ／Ｄ変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部（５６）と、
前記信号解析部で得られたスペクトラム特性を波形表示する表示部（５７）とを備え、
前記ローカル信号発生器が、請求項１から請求項３のいずれか一項に記載のＰＬＬシンセサイザ（１，２）を含むことを特徴とする信号分析装置。
【請求項５】
ベースバンド信号を出力するベースバンド信号出力手段（６１）と、
予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段（１，２）と、
前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段（６４）と、
前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段（６５）と、
前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ（６８）とを備え、
前記局部発振信号生成手段が、請求項１から請求項３のいずれか一項に記載のＰＬＬシンセサイザ（１，２）を含むことを特徴とする信号発生装置。
【請求項６】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部（１７）と、基準信号を１／Ｒ分周する基準分周部（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部（１９）と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ（２０）とを備えるＰＬＬシンセサイザ（１）の校正方法であって、
前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣ（２１）と、
前記位相比較部の出力または前記ＰＬＬ−ＩＣの出力を前記ループフィルタに与える切換部（２２）とを備え、さらに、
前記切換部により前記ＰＬＬ−ＩＣの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、
前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含むことを特徴とする校正方法。
【請求項７】
入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部（１３）と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部（１７）と、基準信号を１／Ｒ分周する基準分周部（１８）と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部（１９）と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタ（２０）と、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部（１４〜１６）とを備えるＰＬＬシンセサイザ（２）の校正方法であって、
前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部（２９，３０）とを備え、さらに、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、
前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、
前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、
前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含むことを特徴とする校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法に関する。
【背景技術】
【０００２】
高性能な位相雑音性能を持つシンセサイザは、スペクトラムアナライザや信号発生器等の発振回路として好適に用いられる。このようなシンセサイザは、マルチループ方式を取ることが一般的であり、例えばＦｉｎｅループ（微調整ループ）、Ｃｏａｒｓｅループ（粗調整ループ）、Ｓｕｍループ（粗調整ループと微調整ループの合成ループ）から構成される。
【０００３】
合成ループの発振器には性能の面からＹＴＯ（YIG Tuned Oscillator）が使用され、粗調整ループの発振器には価格の面より電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）が使用されることが一般的である。
【０００４】
図９に示すように、粗調整ループとして使用可能なＰＬＬシンセサイザは、基準周波数Ｆｒｅｆの信号をＲ分周して出力する分周器７１、位相比較器７２、ループフィルタ７３、ＶＣＯ７４、周波数Ｆｌｏのローカル信号を出力するローカル発振器７５、周波数混合器としてのミキサ７６、ローパスフィルタ７７、入力周波数をＮ分周する分周器７８を基本構成として備えている（例えば、特許文献１参照）。
【０００５】
さらに、特許文献１に開示されたＰＬＬシンセサイザは、スイッチ７９，８０、電圧目標値記録部８１、Ｄ／Ａコンバータ（ＤＡＣ）８２、及び減算器８３によりフィードバックループを形成して、ループフィルタ７３の出力をＤＡＣ８２の出力するアナログ信号の電圧に等しくする制御を行うことにより、ＶＣＯ７４の発振周波数を目標周波数にロックするようになっている。
【０００６】
マルチループ方式のシンセサイザを構成する場合、位相雑音の悪化を抑制するためには、分周器の分周比を極力小さくすることが重要である。このため、上記のようなＰＬＬシンセサイザにおいては、位相比較器７２に入力される比較周波数を生成する手段として、分周器７８に加えてミキサ７６を使用して周波数変換を行うようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２０３５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ミキサを使用して周波数変換を行う場合には、ＶＣＯのプリチューンが正しく行われていないと、ＶＣＯの出力信号とミキサに入力されるローカル信号の周波数の高低関係が反転することがある。このような場合には、ループの制御方向が位相を同期させる方向と逆になってしまい、目標周波数からのロック外れやミスロックが発生する。
【０００９】
合成ループの発振器として広く用いられるＹＴＯはリニアリティに優れており、正確にプリチューンを行うことはさほど困難ではない。これに対して、粗調整ループの発振器として広く用いられる広帯域のＶＣＯは、一般的に感度が高くリニアリティも悪いため、高精度にプリチューンを行うことが困難である。
【００１０】
またリニアリティが悪いと言うことは、粗調整ループのループ帯域が大きく変わりやすいことを意味する。ループ帯域が大きく変わると、帯域内の位相雑音や、帯域外に発生するスプリアス性能が悪化してしまう。
【００１１】
しかしながら、特許文献１に開示されたような従来のＰＬＬシンセサイザは、ＶＣＯ７４を含まないフィードバックループを形成して、ループフィルタ７３の出力をＤＡＣ８２の出力するアナログ信号の電圧に等しくするものであり、感度やリニアリティが個々に異なるＶＣＯに対してプリチューン電圧を正確に測定するものではなかった。このため、広帯域のＶＣＯのリニアリティの改善が困難であり、位相雑音やスプリアス特性の向上ができないという問題があった。
【００１２】
本発明は、このような従来の課題を解決するためになされたものであって、高精度なプリチューンとループ帯域の一定化を図ることができるＰＬＬシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の請求項１のＰＬＬシンセサイザは、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部と、基準信号を１／Ｒ分周する基準分周部と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタとを備えるＰＬＬシンセサイザにおいて、前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣと、前記位相比較部の出力または前記ＰＬＬ−ＩＣの出力を前記ループフィルタに与える切換部と、前記切換部により前記ＰＬＬ−ＩＣの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部と、前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部と、前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部と、前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部とを備える構成を有している。
【００１４】
この構成により、電圧制御発振部の調整電圧測定時に、ＰＬＬ−ＩＣ及び調整電圧測定部を有する副ＰＬＬ回路が主ＰＬＬ回路と独立して構成されることにより、調整電圧と電圧制御発振部の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることが可能となる。
【００１５】
また、ループフィルタのゲインと位相比較部のチャージポンプ電流とを主ＰＬＬ回路のループ帯域が一定となるように調整できるため、スプリアスの低減とループ帯域内の位相雑音の安定化が可能になる。
【００１６】
また、本発明の請求項２のＰＬＬシンセサイザは、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部をさらに備える構成を有している。
【００１７】
この構成により、ループ内分周部の分周比を極力小さくして、位相雑音の悪化を抑制することが可能となる。
【００１８】
また、本発明の請求項３のＰＬＬシンセサイザは、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部と、基準信号を１／Ｒ分周する基準分周部と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタと、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部とを備えるＰＬＬシンセサイザにおいて、前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部と、前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定部と、前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出部と、前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整部と、前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力部とを備える構成を有している。
【００１９】
この構成により、電圧制御発振部の調整電圧測定時に、主ＰＬＬ回路から周波数変換部を切り離した副ＰＬＬ回路が構成されることにより、調整電圧と電圧制御発振部の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることが可能となる。
【００２０】
また、ループフィルタのゲインと位相比較部のチャージポンプ電流とを主ＰＬＬ回路のループ帯域が一定となるように調整できるため、スプリアスの低減とループ帯域内の位相雑音の安定化が可能になる。
【００２１】
また、本発明の請求項４の信号分析装置は、周波数掃引が可能なローカル信号をローカル信号発生器により生成して入力信号とともにミキサに与え、当該ミキサの出力から所定の中間周波数帯の信号をフィルタで抽出する周波数変換部と、前記入力信号のうち、指定された観測帯域の信号成分が前記周波数変換部の前記フィルタから時系列に出力されるように、前記ローカル信号発生器のローカル信号の周波数掃引制御を行う掃引制御部と、前記周波数変換部の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器と、前記ローカル信号の掃引中に前記Ａ／Ｄ変換器から出力される信号列を記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部と、前記信号解析部で得られたスペクトラム特性を波形表示する表示部とを備え、前記ローカル信号発生器が、上記のいずれかのＰＬＬシンセサイザを含む構成を有している。
【００２２】
この構成により、高精度なプリチューンとループ帯域の一定化を図ったＰＬＬシンセサイザを備えているため、精度良く入力信号のスペクトラム特性を求めることが可能となる。
【００２３】
また、本発明の請求項５の信号発生装置は、ベースバンド信号を出力するベースバンド信号出力手段と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段と、前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段と、前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータとを備え、前記局部発振信号生成手段が、上記のいずれかのＰＬＬシンセサイザを含む構成を有している。
【００２４】
この構成により、高精度なプリチューンとループ帯域の一定化を図ったＰＬＬシンセサイザを備えているため、信号純度の良いＲＦ試験信号を出力することが可能となる。
【００２５】
また、本発明の請求項６の校正方法は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部と、基準信号を１／Ｒ分周する基準分周部と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部と、入力される信号の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタとを備えるＰＬＬシンセサイザの校正方法であって、前記基準信号と前記電圧制御発振部の前記出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するＰＬＬ−ＩＣと、前記位相比較部の出力または前記ＰＬＬ−ＩＣの出力を前記ループフィルタに与える切換部とを備え、さらに、前記切換部により前記ＰＬＬ−ＩＣの出力側と前記ループフィルタの入力側が接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、前記切換部により前記位相比較部の出力側と前記ループフィルタの入力側が接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含む。
【００２６】
この構成により、調整電圧測定ステップにおいて、ＰＬＬ−ＩＣを有する副ＰＬＬ回路が主ＰＬＬ回路と独立して構成されることにより、調整電圧と電圧制御発振部の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることが可能となる。
【００２７】
また、ループフィルタのゲインと位相比較部のチャージポンプ電流とを主ＰＬＬ回路のループ帯域が一定となるように調整できるため、スプリアスの低減とループ帯域内の位相雑音の安定化が可能になる。
【００２８】
また、本発明の請求項７の校正方法は、入力信号の電圧に応じて出力信号の周波数を制御する電圧制御発振部と、前記出力信号に基づく信号を１／Ｎ分周するループ内分周部と、基準信号を１／Ｒ分周する基準分周部と、前記ループ内分周部の出力と前記基準分周部の出力との位相差に応じた信号を出力する位相比較部と、前記位相比較部からの出力の低周波成分を通過させて前記電圧制御発振部に与えるループフィルタと、前記出力信号の周波数を変換して、当該周波数が変換された信号を前記ループ内分周部に出力する周波数変換部とを備えるＰＬＬシンセサイザの校正方法であって、前記電圧制御発振部の前記出力信号を前記周波数変換部を介して、あるいは、前記周波数変換部を介さずに前記ループ内分周部に与える切換部とを備え、さらに、前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介さずに接続された状態で、前記出力信号の周波数が目標周波数になるために前記電圧制御発振部に与えるべき調整電圧を測定する調整電圧測定ステップと、前記調整電圧の変化に対する前記周波数の変化率を算出する感度算出ステップと、前記目標周波数における前記変化率に応じて、前記ループフィルタのゲインと前記位相比較部のチャージポンプ電流の少なくともいずれかを調整するループゲイン調整ステップと、前記切換部により前記電圧制御発振部の出力側と前記ループ内分周部の入力側が前記周波数変換部を介して接続された状態で、前記調整電圧を前記電圧制御発振部に出力する調整電圧出力ステップとを含む。
【００２９】
この構成により、調整電圧測定ステップにおいて、主ＰＬＬ回路から周波数変換部を切り離した副ＰＬＬ回路が構成されることにより、調整電圧と電圧制御発振部の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることが可能となる。
【００３０】
また、ループフィルタのゲインと位相比較部のチャージポンプ電流とを主ＰＬＬ回路のループ帯域が一定となるように調整できるため、スプリアスの低減とループ帯域内の位相雑音の安定化が可能になる。
【発明の効果】
【００３１】
本発明は、電圧制御発振部の調整電圧測定時に、ＰＬＬ−ＩＣ及び調整電圧測定部を有する副ＰＬＬ回路が主ＰＬＬ回路と独立して構成されることにより、調整電圧と電圧制御発振部の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることができるＰＬＬシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法を提供するものである。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態としてのＰＬＬシンセサイザの構成を示すブロック図である。
【図２】本発明の第１の実施形態としてのＰＬＬシンセサイザのループフィルタの構成を示す図である。
【図３】本発明の第１の実施形態としてのＰＬＬシンセサイザの制御部が実行する処理を説明するためのフローチャート（その１）である。
【図４】本発明の第１の実施形態としてのＰＬＬシンセサイザの制御部が実行する処理を説明するためのフローチャート（その２）である。
【図５】本発明の第１の実施形態としてのＰＬＬシンセサイザの制御部が実行する処理を説明するためのフローチャート（その３）である。
【図６】本発明の第２の実施形態としてのＰＬＬシンセサイザの構成を示すブロック図である。
【図７】本発明の第３の実施形態としての信号分析装置の構成を示すブロック図である。
【図８】本発明の第４の実施形態としての信号発生装置の構成を示すブロック図である。
【図９】従来のＰＬＬシンセサイザの構成を示すブロック図である。
【発明を実施するための形態】
【００３３】
以下、本発明に係るＰＬＬシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法の実施形態について、図面を用いて説明する。
【００３４】
（第１の実施形態）
まず、本発明の第１の実施形態としてのＰＬＬシンセサイザ１の構成について説明する。
【００３５】
図１に示すように、本実施形態のＰＬＬシンセサイザ１は、マルチループ方式を取るものであり、周波数ｆ１の基準信号が入力される粗調整ループ１０と、周波数ｆ２の基準信号が入力される微調整ループ１１と、粗調整ループ１０と微調整ループ１１の出力を合成する合成ループ１２とから構成される。
【００３６】
粗調整ループ１０は、ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、ループフィルタ２０、ＰＬＬ−ＩＣ２１、切換部としてのスイッチ２２，２３、Ａ／Ｄコンバータ（ＡＤＣ）２４、Ｄ／Ａコンバータ（ＤＡＣ）２５、及び制御部２６を備える。
【００３７】
ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、ループフィルタ２０、及びスイッチ２２，２３は、主ＰＬＬ回路を構成する。また、ＶＣＯ１３、ループフィルタ２０、ＰＬＬ−ＩＣ２１、スイッチ２２，２３、ＡＤＣ２４、及びＤＡＣ２５は、副ＰＬＬ回路を構成する。
【００３８】
ＶＣＯ１３は、入力信号の電圧に応じて出力信号の周波数を制御するものであり、具体的には入力信号の電圧に比例した発振周波数ｆｖの信号を出力信号として出力するようになっている。
【００３９】
ローカル発振器１４は、ローカル周波数ｆ０のローカル信号を出力するようになっている。ミキサ１５は、ＶＣＯ１３から出力された出力信号と、ローカル発振器１４から出力されたローカル信号とを乗算することにより混合するようになっている。ローパスフィルタ１６は、ミキサ１５の出力の低周波成分を通すようになっている。
【００４０】
ローカル発振器１４、ミキサ１５、及びローパスフィルタ１６は、ＶＣＯ１３の出力信号の周波数を変換して、当該周波数が変換された信号をループ内分周器１７に出力する周波数変換部を構成する。
【００４１】
ループ内分周器１７は、ローパスフィルタ１６の出力を１／Ｎ分周して出力するようになっている。基準分周器１８は、入力された周波数ｆ１の基準信号を１／Ｒ分周して出力するようになっている。ここで、Ｎ及びＲは１以上の実数である。
【００４２】
位相比較器１９は、ループ内分周器１７の出力と基準分周器１８の出力との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、位相比較器１９は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。
【００４３】
ループフィルタ２０は、スイッチ２２の出力の低周波成分を通過させてＶＣＯ１３に与えるようになっている。つまり、位相比較器１９の出力は、ループフィルタ２０により平滑化され、ＶＣＯ１３の制御電圧となる。
【００４４】
より詳細には図２に示すように、ループフィルタ２０は、増幅器３１を含んでなる４種の積分回路Ａ１〜Ａ４と、４種のラグ・リードフィルタＰ１〜Ｐ４と、共通フィルタＣ１と、積分回路Ａ１〜Ａ４のいずれかを選択するスイッチ３２と、ラグ・リードフィルタＰ１〜Ｐ４のいずれかを選択するスイッチ３３とで構成されている。
【００４５】
このうち積分回路Ａ４は、後述するＶＣＯ感度測定モード時にＰＬＬ−ＩＣ２１を含むループに対してのみ用いるものとする。従って、粗調整ループ１０のループゲイン調整用には３×４の１２通りのループフィルタ設計で対応する。
【００４６】
この４×４の積分回路Ａ１〜Ａ４及びラグ・リードフィルタＰ１〜Ｐ４の組み合わせを表１にまとめる。即ち、ａ１〜ａ３，ｂ１〜ｂ３，ｃ１〜ｃ３，ｄ１〜ｄ３が位相比較器１９用のループフィルタとなり、ｃ４，ｄ４がＰＬＬ−ＩＣ２１用のループフィルタとなる。
【表１】
0005956383.tif 000002
【００４７】
ＰＬＬ−ＩＣ２１は、分周器、位相比較器、チャージポンプ等の回路構成をワンチップに収納したものであり、周波数ｆ１の基準信号とＶＣＯ１３の出力信号が入力され、当該基準信号と当該出力信号との位相差に応じた信号を出力するようになっている。本実施形態では、ＰＬＬ−ＩＣ２１としては、例えばアナログ・デバイセズ株式会社の「ＡＤＦ４１０６」が好適に用いられる。
【００４８】
スイッチ２２は、後述するＶＣＯ感度測定モードにおいて、ＰＬＬ−ＩＣ２１の出力側とループフィルタ２０の入力側を接続し、後述する粗調整ループモード及びプリチューン実行モードにおいて、位相比較器１９の出力側とループフィルタ２０の入力側を接続するようになっている。
【００４９】
スイッチ２３は、ＶＣＯ感度測定モードにおいて、ループフィルタ２０の出力側とＡＤＣ２４を接続し、プリチューン実行モードの開始時において、ループフィルタ２０の出力側とＤＡＣ２５を接続し、プリチューン実行モードの終了時において、ループフィルタ２０の出力側をＡＤＣ２４及びＤＡＣ２５から切断するようになっている。
【００５０】
ＡＤＣ２４は、スイッチ２２によりＰＬＬ−ＩＣ２１の出力側とループフィルタ２０の入力側が接続されるとともに、スイッチ２３によりループフィルタ２０の出力側とＡＤＣ２４が接続された状態で、ループフィルタ２０から出力されたアナログの電圧信号をデジタル信号に変換し、変換されたデジタル信号の値を図示しないメモリに記録するようになっている。ＡＤＣ２４は、調整電圧測定部を構成する。
【００５１】
ここで、ＡＤＣ２４に記録されるデジタル信号の値は、ＶＣＯ１３の出力信号の周波数ｆｖが目標周波数ｆｔになるためにＶＣＯ１３に与えるべき調整電圧としてのＶＣＯチューン電圧Ｖである。つまり、ＡＤＣ２４は、ＶＣＯチューン電圧Ｖを測定するものである。
【００５２】
ＤＡＣ２５は、スイッチ２２により位相比較器１９の出力側とループフィルタ２０の入力側が接続されるとともに、スイッチ２３によりループフィルタ２０の出力側とＤＡＣ２５が接続された状態で、ＡＤＣ２４のメモリに記録されたＶＣＯチューン電圧Ｖをアナログの電圧信号に変換して、変換されたアナログの電圧信号をスイッチ２３を介してＶＣＯ１３に与えるようになっている。ＤＡＣ２５は、調整電圧出力部を構成する。
【００５３】
制御部２６は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、粗調整ループ１０を構成する上記各部の動作を制御するとともに、所定のプログラムを実行することにより、感度算出部２７とループゲイン調整部２８とをソフトウエア的に構成する。
【００５４】
感度算出部２７は、ＶＣＯチューン電圧Ｖの変化に対するＶＣＯ１３の発振周波数ｆｖの変化率、即ちＶＣＯ感度を算出するようになっている、例えば、このＶＣＯ感度は、ＶＣＯ１３の発振周波数ｆｖをＶＣＯチューン電圧Ｖで微分することにより得られる。
【００５５】
ループゲイン調整部２８は、目標周波数ｆｔにおける上記ＶＣＯ感度に応じて、ループフィルタ２０のゲインと位相比較器１９のチャージポンプ電流の少なくともいずれかを調整するようになっている。
【００５６】
さらに、ＰＬＬシンセサイザ１は、図示しない操作部を介して、外部から制御部２６に与えられたデータに対応した周波数の信号を出力できるように構成されていても良い。
【００５７】
以下、本実施形態のＰＬＬシンセサイザ１における粗調整ループ１０の校正方法について説明する。ここでは、ミスロックの虞が少ないシンプルな構成とした副ＰＬＬ回路を用いて、ＰＬＬ−ＩＣ２１及びループフィルタ２０の設定を変えながら選択されるＶＣＯ１３の発振周波数ｆｖごとにＶＣＯチューン電圧ＶをＡＤＣ２４で測定する処理が行われる。
【００５８】
以下、第１の実施形態における粗調整ループ１０の制御部２６が実行する校正プログラムについて、図３〜５のフローチャートを参照しながら説明する。
【００５９】
＜ＶＣＯ感度測定モード＞
図３は、ＶＣＯ感度測定モードにおける処理を示すフローチャートである。図３のフローチャートの処理は、調整電圧測定ステップ（ステップＳ１〜Ｓ８）及び感度算出ステップ（ステップＳ９）の処理に相当する。
【００６０】
まず、ステップＳ１では、制御部２６は、ＰＬＬ−ＩＣ２１の出力側とループフィルタ２０の入力側を接続する方向にスイッチ２２をオンとして、制御モードをＶＣＯ感度測定モードに切り換える。
【００６１】
次に、ステップＳ２では、制御部２６は各種の初期設定を行う。ここでは、ＰＬＬ−ＩＣ２１の内部のＮカウンタ及びＲカウンタにおける分周比の初期値や、チャージポンプ電流の初期値がＰＬＬ−ＩＣ２１に設定される。このとき、ＰＬＬ−ＩＣ２１におけるミスロックの発生を低減するために、ＶＣＯ１３の発振周波数ｆｖとして、ＶＣＯ感度がフラットになる周波数領域の値（例えば４８００ＭＨｚ）が用いられる。
【００６２】
次に、ステップＳ３では、制御部２６は、ＶＣＯ１３の発振周波数ｆｖがロックするまでの所定時間（例えば５００μｓｅｃ）を待機する。
【００６３】
次に、ステップＳ４では、制御部２６は、ＰＬＬ−ＩＣ２１の分周比及びチャージポンプ電流の設定とループフィルタ２０のフィルタ選択の設定を切り換えることにより、所望の発振周波数ｆｖを設定する。
【００６４】
次に、ステップＳ５では、制御部２６は、ＶＣＯ１３の発振周波数ｆｖがロックするまでの所定時間（例えば１００μｓｅｃ）を待機する。
【００６５】
次に、ステップＳ６では、制御部２６は、ループフィルタ２０の出力側とＡＤＣ２４を接続する方向にスイッチ２３をオンとし、ＡＤＣ２４を制御してループフィルタ２０の出力電圧を測定する。
【００６６】
次に、ステップＳ７では、制御部２６は、測定したループフィルタ２０の出力電圧に所定の補正値を乗じた値をＶＣＯチューン電圧Ｖとして、ＡＤＣ２４のメモリ内のＶＣＯチューン電圧テーブルに格納する。ここで、所定の補正値とは、ＡＤＣ２４を含む帰還回路の抵抗に起因するものである。
【００６７】
表２は、ＶＣＯチューン電圧テーブルに記録されるＶＣＯチューン電圧Ｖの例を示している。これは、ステップＳ４で発振周波数ｆｖが１００ＭＨｚ刻みで設定された場合の例であり、測定対象となった発振周波数ｆｖ以外の周波数のＶＣＯチューン電圧については線形補間で求めた値を用いている。
【表２】
0005956383.tif 000003
【００６８】
次に、ステップＳ８では、測定対象の全ての発振周波数ｆｖに関するＶＣＯチューン電圧Ｖの取得が終了したか否かを判定する。ＶＣＯチューン電圧Ｖの取得が終了していない場合には、制御部２６はステップＳ４以降の処理を再び実行する。一方、ＶＣＯチューン電圧Ｖの取得が終了した場合には、制御部２６はステップＳ９の処理を実行する。
【００６９】
上記のステップＳ４〜Ｓ８の処理では、制御部２６は、ＰＬＬ−ＩＣ２１の比較周波数が例えば１２．５ＭＨｚの場合、ＰＬＬ−ＩＣ２１のＲカウンタの値を２として、Ｎカウンタの値を１６０から３２０まで４刻み（Ｎ＝１６０，１６４，１６８，・・・，３２０）で変化させる。
【００７０】
これにより、ＶＣＯ１３の発振周波数ｆｖを１００ＭＨｚ刻みで変化させることができる。なお、実際に測定される発振周波数ｆｖの間隔は、上記の１００ＭＨｚに限定されず、特に１０ＭＨｚ以下とすることがＶＣＯ１３のリニアリティを改善する観点からはより好ましい。
【００７１】
次に、ステップＳ９では、制御部２６は、ステップＳ８までの処理で取得したＶＣＯチューン電圧Ｖの周波数特性からＶＣＯ感度を計算する。具体的には、制御部２６は、以下の表３に示した計算式から求まる値をＶＣＯ感度として、ＡＤＣ２４のメモリ内のＶＣＯ感度テーブルに格納する。
【００７２】
ここでは、発振周波数ｆｖが４０００ＭＨｚのときのＶＣＯ感度は、４０５０ＭＨｚと４１５０ＭＨｚのＶＣＯ感度の延長線上にあるとして計算されている。同様に、発振周波数ｆｖが８０００ＭＨｚのときのＶＣＯ感度は、７８５０ＭＨｚと７９５０ＭＨｚのＶＣＯ感度の延長線上にあるとして計算されている。
【００７３】
また、表３に記載されていない発振周波数ｆｖにおけるＶＣＯ感度は線形補間で求めれば良く、ＶＣＯ感度テーブルに記録されるＶＣＯ感度の周波数刻みは１０ＭＨｚ以下であることが好ましい。
【表３】
0005956383.tif 000004
【００７４】
なお、ＶＣＯ感度測定モードにおけるステップＳ１〜Ｓ９の処理は、出荷前に行われても良いし、後述する粗調整ループモードの処理の前に毎回行われても良く、あるいは、ユーザにより任意のタイミングで行われても良い。また、ステップＳ２，Ｓ３の処理は省略されても良い。
【００７５】
＜粗調整ループモード＞
本実施形態における粗調整ループ１０を動作させる場合、制御部２６によりＶＣＯ１３の発振周波数ｆｖが設定される。この発振周波数ｆｖの設定に応じて、主ＰＬＬ回路のフィードバック経路中にあるループ内分周器１７の分周比が決まる。
【００７６】
一般的に、ＰＬＬ回路のループ帯域は、ＶＣＯの感度Ｋｖ、位相比較器の感度ＫΦ、ループフィルタのゲインＧ、ループの分周比Ｎにより決まる。これを数１に示す。
【数１】
0005956383.tif 000005
【００７７】
ＶＣＯ１３は発振周波数ｆｖに応じて感度が変化し、その変化の範囲は例えば１００［ＭＨｚ／Ｖ］〜４５０［ＭＨｚ/Ｖ］である。数１から明らかなように、ＶＣＯ１３の感度が変動すると、その分だけ主ＰＬＬ回路のループ帯域が変動することになる。
【００７８】
本実施形態では、粗調整ループ１０における主ＰＬＬ回路のループ帯域を一定に保つために、ループフィルタ２０のフィルタ選択の設定と、位相比較器１９のチャージポンプ電流の設定を適切に行うことによって、ＶＣＯ１３の感度の変動を吸収する。
【００７９】
以下、図４のフローチャートを参照しながら粗調整ループモードにおける処理について説明する。ここで、図４のフローチャートの処理は、ループゲイン調整ステップの処理に相当する。
【００８０】
まず、ステップＳ１１では、制御部２６は、位相比較器１９の出力側とループフィルタ２０の入力側を接続する方向にスイッチ２２をオンとして、制御モードを粗調整ループモードに切り換える。
【００８１】
次に、ステップＳ１２では、制御部２６は、数２に従って"ＶＣＯ感度／フィードバック経路分周比"［ＭＨｚ／Ｖ］を計算する。ここで、ＶＣＯ感度はＶＣＯ感度測定モードで取得されたＶＣＯ感度テーブル（表３参照）から得られる。また、フィードバック経路分周比とは、位相比較器１９のＲカウンタの設定値Ｒであり、具体的にはＲは１，２，４，または８の値を取る。
【数２】
0005956383.tif 000006
【００８２】
次に、ステップＳ１３では、制御部２６は、以降の処理ステップで用いるパラメータを下記の数３及び表４に示すように設定する。
【数３】
0005956383.tif 000007
【表４】
0005956383.tif 000008
【００８３】
次に、ステップＳ１４では、制御部２６は、ｎ＝１，２，・・・，１３の値を取り得る各ｎについて、下記の数４の不等式を満たすＳＣｏａｒｓｅの値の範囲を決定する。さらに、制御部２６は、下記の表５に従って、各ｎについて適切なループフィルタ２０のフィルタ選択を決定する。例えば、ＳＣｏａｒｓｅが３００のときには、ｎ＝２に対応する"ｂ１"のフィルタの組み合わせ（表１参照）が選択され、ＳＣｏａｒｓｅが２００のときには、ｎ＝３に対応する"ｃ１"のフィルタの組み合わせが選択される。
【数４】
0005956383.tif 000009
【表５】
0005956383.tif 000010
【００８４】
さらに、制御部２６は、ループフィルタ２０のフィルタ選択に対応するパラメータＧＡ及びＧＰを表４に従って決定する。例えば、ｎ＝２のときには、選択されるフィルタはＡ１とＰ２であるため、各パラメータの値は、ＧＡ＝１，ＧＰ＝ｂ，ＧＰＳ＝ｚとなる。
【００８５】
次に、ステップＳ１５では、制御部２６は、ステップＳ１４で選択されたフィルタに応じて、数５を用いてループフィルタ２０のゲインＧＬＰを求める。
【数５】
0005956383.tif 000011
【００８６】
次に、ステップＳ１６では、制御部２６は、位相比較器１９に設定すべきチャージポンプ電流の設定値ＣＰを数６に従って算出する。さらに、制御部２６は、数７により、求めた設定値ＣＰを実際に位相比較器１９に設定可能な２０μＡ刻みの値ＣＰｓｅｔに丸める。
【数６】
0005956383.tif 000012
【数７】
0005956383.tif 000013
【００８７】
つまり、ステップＳ１１〜Ｓ１６の処理において制御部２６は、表３のＶＣＯ感度テーブルに基づいて求めたＳＣｏａｒｓｅの値から、ループフィルタ２０のフィルタ選択の設定、即ちループフィルタ２０のゲインと、位相比較器１９のチャージポンプ電流の設定を決定する。
【００８８】
さらに、制御部２６は、決定されたゲイン及びチャージポンプ電流の設定値をそれぞれループフィルタ２０及び位相比較器１９に設定する（ステップＳ１７）。これにより、粗調整ループ１０における主ＰＬＬ回路のループ帯域を一定とすることが可能となる。
【００８９】
なお、上記の説明では、ループフィルタ２０のゲインの設定と位相比較器１９のチャージポンプ電流の設定が両方とも行われるとしたが、本実施形態はこれに限定されない。例えば、数６で求まったチャージポンプ電流ＣＰが非常に小さい場合には、ループフィルタ２０のゲインＧＬＰの調整のみで粗調整ループ１０における主ＰＬＬ回路のループ帯域を一定とすることも可能である。
【００９０】
また、例えば、既に設定されている値からループフィルタ２０のゲインＧＬＰを変更する必要がない場合には、チャージポンプ電流ＣＰｓｅｔの調整のみで粗調整ループ１０における主ＰＬＬ回路のループ帯域を一定とすることも可能である。
【００９１】
＜プリチューン実行モード＞
図５は、粗調整ループモードにおけるプリチューン実行モードの処理を示すフローチャートである。図５のフローチャートの処理は、調整電圧出力ステップの処理に相当する。ここで、プリチューンとは、目標周波数ｆｔでＶＣＯ１３を動作させるためのＶＣＯチューン電圧ＶをＤＡＣ２５から出力して、このＤＡＣ２５の出力電圧とループフィルタ２０の出力電圧とが加算された電圧をＶＣＯ１３に印加する動作である。
【００９２】
まず、ステップＳ２１では、制御部２６は、ループフィルタ２０の出力側とＤＡＣ２５を接続する方向にスイッチ２３をオンとして、制御モードをプリチューン実行モードに切り換える。これにより、ＶＣＯ１３には、ループフィルタ２０の出力に加えてＤＡＣ２５の出力が入力されることになる。
【００９３】
次に、ステップＳ２２では、制御部２６は、表２のＶＣＯチューン電圧テーブルを参照して、所望の発振周波数ｆｖのＶＣＯチューン電圧Ｖを取得する。
【００９４】
次に、ステップＳ２３では、制御部２６は、ステップＳ２２で取得したＶＣＯチューン電圧Ｖに所定の補正値を乗じた設定値をＤＡＣ２５に入力する。ここで、所定の補正値とは、ＤＡＣ２５を含む帰還回路の抵抗に起因するものである。
【００９５】
次に、ステップＳ２４では、制御部２６は、ＶＣＯ１３の発振周波数ｆｖがロックするまでの所定時間（例えば１００μｓｅｃ）を待機する。
【００９６】
次に、ステップＳ２５では、制御部２６は、スイッチ２３をオフとして、ループフィルタ２０の出力側をＤＡＣ２５から切断して、プリチューン実行モードを終了させる。
【００９７】
これらのステップＳ２１〜Ｓ２５の処理によって、ＶＣＯ１３の出力信号の発振周波数ｆｖが目標周波数ｆｔの近傍にて安定する。
【００９８】
以上説明したように、本実施形態によれば、ＶＣＯ感度測定モードにおいて、ＰＬＬ−ＩＣ２１及びＡＤＣ２４を有する副ＰＬＬ回路が主ＰＬＬ回路と独立して構成されることにより、プリチューン電圧としてのＶＣＯチューン電圧ＶとＶＣＯ１３の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることができる。
【００９９】
また、ループゲインを決めるループフィルタ２０が２段に分割された構成となっており、ＶＣＯ１３の感度に合わせた適切なフィルタ選択を行うことで、ループ帯域の変動を抑えることが可能となる。
【０１００】
また、副ＰＬＬ回路を構成することで、感度やリニアリティが個々に異なるＶＣＯに対してＶＣＯチューン電圧Ｖを正確に測定することが可能になる。これにより、主ＰＬＬ回路のプリチューンを精度良く行うことが可能となる。
【０１０１】
また、ＶＣＯ１３の感度を測定することで、主ＰＬＬ回路のループ帯域を一定にするためのＶＣＯチューン電圧Ｖを得ることができるようになり、スプリアスの低減とループ帯域内の位相雑音の安定化が可能になる。加えて、リアルタイムにＶＣＯチューン電圧Ｖを測定することで、温度変動や経年変化によるＶＣＯ１３の発振周波数の変化も補正することが可能になる。
【０１０２】
（第２の実施形態）
続いて、本発明の第２の実施形態としてのＰＬＬシンセサイザ２について図面を参照しながら説明する。なお、第１の実施形態と同様の構成及び動作については適宜説明を省略する。
【０１０３】
図６に示すように、本実施形態のＰＬＬシンセサイザ２が備える粗調整ループ４０は、ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、ループフィルタ２０、切換部としてのスイッチ２３，２９，３０、ＡＤＣ２４、ＤＡＣ２５、制御部２６を備える。
【０１０４】
ＶＣＯ１３、ローカル発振器１４、ミキサ１５、ローパスフィルタ１６、ループ内分周器１７、基準分周器１８、位相比較器１９、ループフィルタ２０、及びスイッチ２９，３０は、主ＰＬＬ回路を構成する。
【０１０５】
また、ＶＣＯ１３、ループ内分周器１７、基準分周器１８、位相比較器１９、ループフィルタ２０、ＡＤＣ２４、ＤＡＣ２５、及びスイッチ２９，３０は、副ＰＬＬ回路を構成する。
【０１０６】
ループフィルタ２０は、位相比較器１９の出力の低周波成分を通過させてＶＣＯ１３に与えるようになっている。
【０１０７】
スイッチ２９，３０は、ＶＣＯ感度測定モードにおいて、ＶＣＯ１３の出力側とループ内分周器１７の入力側をミキサ１５を介さずに接続するようになっている。また、スイッチ２９，３０は、粗調整ループモード及びプリチューン実行モードにおいて、ＶＣＯ１３の出力側とミキサ１５の入力側を接続するとともに、ローパスフィルタ１６の出力側とループ内分周器１７の入力側を接続するようになっている。
【０１０８】
ＡＤＣ２４は、スイッチ２９，３０によりＶＣＯ１３の出力側とループ内分周器１７の入力側がミキサ１５を介さずに接続されるとともに、スイッチ２３によりループフィルタ２０の出力側とＡＤＣ２４が接続された状態で、ループフィルタ２０から出力されたアナログの電圧信号をデジタル信号に変換し、変換されたデジタル信号の値を図示しないメモリに記録するようになっている。
【０１０９】
ＤＡＣ２５は、スイッチ２９，３０によりＶＣＯ１３の出力側とループ内分周器１７の入力側がミキサ１５を介して接続されるとともに、スイッチ２３によりループフィルタ２０の出力側とＤＡＣ２５が接続された状態で、ＡＤＣ２４のメモリに記録されたＶＣＯチューン電圧Ｖをアナログの電圧信号に変換して、変換されたアナログの電圧信号をスイッチ２３を介してＶＣＯ１３に与えるようになっている。
【０１１０】
以下、第２の実施形態における粗調整ループ４０の制御部２６が実行する校正プログラムについて、既に示した図３〜５のフローチャートを参照しながら説明する。
【０１１１】
＜ＶＣＯ感度測定モード＞
まず、図３のフローチャートのステップＳ１では、制御部２６は、ＶＣＯ１３の出力側とループ内分周器１７の入力側をミキサ１５を介さずに接続する方向にスイッチ２９，３０をオンとして、制御モードをＶＣＯ感度測定モードに切り換える。
【０１１２】
次に、ステップＳ２では、制御部２６は各種の初期設定を行う。ここでは、ループ内分周器１７及び基準分周器１８に対して分周比の初期値が設定されるとともに、位相比較器１９に対してチャージポンプ電流の初期値が設定される。このとき、副ＰＬＬ回路におけるミスロックの発生を低減するために、ＶＣＯ１３の発振周波数ｆｖとして、ＶＣＯ感度がフラットになる周波数領域の値（例えば４８００ＭＨｚ）を用いることとする。
【０１１３】
次に、ステップＳ３では、制御部２６は、ＶＣＯ１３の発振周波数ｆｖがロックするまでの所定時間（例えば５００μｓｅｃ）を待機する。
【０１１４】
次に、ステップＳ４では、制御部２６は、ループ内分周器１７及び基準分周器１８の分周比及び位相比較器１９のチャージポンプ電流の設定と、ループフィルタ２０のフィルタ選択の設定を切り換えることにより、所望の発振周波数ｆｖを設定する。
【０１１５】
次に、ステップＳ５では、制御部２６は、ＶＣＯ１３の発振周波数ｆｖがロックするまでの所定時間（例えば１００μｓｅｃ）を待機する。
【０１１６】
次に、ステップＳ６では、制御部２６は、ループフィルタ２０の出力側とＡＤＣ２４を接続する方向にスイッチ２３をオンとし、ＡＤＣ２４を制御してループフィルタ２０の出力電圧を測定する。
【０１１７】
次に、ステップＳ７では、制御部２６は、測定したループフィルタ２０の出力電圧に所定の補正値を乗じた値をＶＣＯチューン電圧Ｖとして、ＡＤＣ２４のメモリ内のＶＣＯチューン電圧テーブルに格納する。
【０１１８】
次に、ステップＳ８では、測定対象の全ての発振周波数ｆｖに関するＶＣＯチューン電圧Ｖの取得が終了したか否かを判定する。ＶＣＯチューン電圧Ｖの取得が終了していない場合には、制御部２６はステップＳ４以降の処理を再び実行する。一方、ＶＣＯチューン電圧Ｖの取得が終了した場合には、制御部２６はステップＳ９の処理を実行する。
【０１１９】
上記のステップＳ４〜Ｓ８の処理では、制御部２６は、位相比較器１９の比較周波数が１２．５ＭＨｚの場合、基準分周器１８の分周比Ｒを２として、ループ内分周器１７の分周比Ｎを１６０から３２０まで４刻み（Ｎ＝１６０，１６４，１６８，・・・，３２０）で変化させる。
【０１２０】
次に、ステップＳ９では、制御部２６は、ステップＳ８までの処理で取得したＶＣＯチューン電圧Ｖの周波数特性からＶＣＯ感度を計算する。具体的には、制御部２６は、表３に示した計算式から求まる値をＶＣＯ感度として、ＡＤＣ２４のメモリ内のＶＣＯ感度テーブルに格納する。
【０１２１】
＜粗調整ループモード＞
図４のフローチャートのステップＳ１１では、制御部２６は、ＶＣＯ１３の出力側とミキサ１５の入力側を接続するとともに、ローパスフィルタ１６の出力側とループ内分周器１７の入力側を接続する方向にスイッチ２９，３０をオンとして、制御モードを粗調整ループモードに切り換える。
【０１２２】
以降のステップＳ１２〜Ｓ１６の処理の説明は、第１の実施形態と同様であるので省略する。
【０１２３】
＜プリチューン実行モード＞
図５は、粗調整ループモードにおけるプリチューン実行モードの処理を示すフローチャートである。ステップＳ２１〜Ｓ２５の処理の説明は、第１の実施形態と同様であるので省略する。
【０１２４】
以上説明したように、本実施形態によれば、ＶＣＯ感度測定モードにおいて、主ＰＬＬ回路から周波数変換部を切り離した副ＰＬＬ回路が構成されることにより、ＶＣＯチューン電圧ＶとＶＣＯ１３の感度を精度良く測定し、高精度なプリチューンとループ帯域の一定化を図ることができる。
【０１２５】
（第３の実施形態）
続いて、本発明の第３の実施形態としての信号分析装置５０について図面を参照しながら説明する。なお、第１及び第２の実施形態と同様の構成及び動作については適宜説明を省略する。
【０１２６】
図７に示すように、本実施形態の信号分析装置５０は、周波数掃引が可能なローカル信号Ｌを、ローカル信号発生器を構成する第１または第２の実施形態のＰＬＬシンセサイザ１または２により生成して入力信号ＳＩＮとともにミキサ５２に与え、ミキサ５２の出力から所定の中間周波数帯の信号Ｍをフィルタ５３で抽出する周波数変換部５１と、入力信号ＳＩＮのうち、指定された観測帯域の信号成分が周波数変換部５１のフィルタ５３から時系列に出力されるように、ＰＬＬシンセサイザ１または２のローカル信号Ｌの周波数掃引制御を行う掃引制御部５４と、周波数変換部５１の出力信号をサンプリングしてデジタルの信号列に変換するＡ／Ｄ変換器５５と、ローカル信号Ｌの周波数掃引中にＡ／Ｄ変換器５５から出力される信号列Ｄｍを記憶し、周波数対信号強度のスペクトラム特性を求める信号解析部５６と、信号解析部５６で得られたスペクトラム特性を波形表示する表示部５７とを備える。
【０１２７】
即ち、入力信号ＳＩＮは、周波数変換部５１のミキサ５２に入力され、ＰＬＬシンセサイザ１または２からのローカル信号Ｌとミキシングされ、その差または和（以下の説明では差とする。）の周波数成分のうち、所定の中間周波帯の信号成分Ｍがフィルタ５３によって抽出される。
【０１２８】
ここで、フィルタ５３の通過中心周波数をＦＩＦ、ローカル信号Ｌの周波数をＦＬとし、中間周波帯に変換しようとする解析対象信号の周波数ＦＩＮよりローカル周波数ＦＬが高い上側ヘテロダインでミキシングすると仮定すると、
ＦＬ−ＦＩＦ＝ＦＩＮ
の関係が成り立つ。
【０１２９】
ここで、例えば、ＦＩＦ＝８ＧＨｚとし、ローカル周波数ＦＬを８．１ＧＨｚから９ＧＨｚまで掃引すれば、解析対象信号の周波数ＦＩＮは、１００ＭＨｚから１ＧＨｚまで変化することになる。つまり、フィルタ５３からは、入力信号ＳＩＮのうち１００ＭＨｚから１ＧＨｚまでの信号成分がその元の周波数順に時系列に抽出されることになる。
【０１３０】
なお、ここでは周波数変換を１回行う回路例を示しているが、実際には周波数変換部５１内で複数回の周波数変換処理（一般的には固定周波数のローカル信号による。）を行って、より低い周波数帯に変換している。
【０１３１】
ＰＬＬシンセサイザ１または２は、第１の実施形態で述べたように、外部から与えられたデータに対応した周波数のローカル信号Ｌを出力できるように構成されており、そのローカル信号Ｌの周波数掃引は掃引制御部５４から入力される周波数データを順次更新することで行われる。
【０１３２】
掃引制御部５４は、操作部５８によって指定された基準周波数（スタート周波数あるいはセンター周波数）、掃引幅（スパン）、取得サンプル数等に応じて、ローカル信号Ｌの周波数を所定ステップで掃引させるとともに、その各周波数の情報ｆを信号解析部５６に与える。
【０１３３】
一方、周波数変換部５１から出力された信号Ｍは、Ａ／Ｄ変換器５５により所定のサンプリング周期（フィルタ５３の通過帯域の上限の２倍以上の周波数）でサンプリングされ、そのサンプリングで得られたデジタルの信号列Ｄｍが信号解析部５６に入力される。
【０１３４】
信号解析部５６は、周波数掃引によって得られたデジタルの信号列Ｄｍと周波数情報ｆとを対応付けて受信して図示しないメモリに格納し、指定された帯域制限処理等を行って観測帯域内における周波数対信号強度Ｓ（ｆ）の特性、即ちスペクトラム特性を求める。表示部５７は、信号解析部５６が求めたスペクトラム特性の波形を画面に表示する。
【０１３５】
上記のように構成された本実施形態の信号分析装置５０は、高精度なプリチューンとループ帯域の一定化を図った第１または第２の実施形態のＰＬＬシンセサイザ１または２を備えているため、精度良く入力信号のスペクトラム特性を求めることができる。
【０１３６】
（第４の実施形態）
続いて、本発明の第４の実施形態としての信号発生装置６０について図面を参照しながら説明する。なお、第１及び第２の実施形態と同様の構成及び動作については適宜説明を省略する。
【０１３７】
図８に示すように、本実施形態の信号発生装置６０は、波形データ記憶部６１、ＤＡＣ６２及び６３、直交変調器６４、局部発振装置を構成する第１または第２の実施形態のＰＬＬシンセサイザ１または２、自動レベル制御回路（ＡＬＣ）６５、操作部６６、設定部６７、ステップアッテネータ（ステップＡＴＴ）６８を備えている。
【０１３８】
波形データ記憶部６１は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。試験者は、操作部６６を操作し、設定部６７を介して、波形データ記憶部６１に記憶された試験信号データを選択して出力できるようになっている。試験信号データは、Ｉ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データを含む。波形データは、例えば、図示しないＤＳＰ（Digital Signal Processor）によって生成される。なお、波形データ記憶部６１は、ベースバンド信号出力手段を構成する。
【０１３９】
ＤＡＣ６２，６３は、それぞれ、波形データ記憶部６１が出力するＩ相成分及びＱ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器６４に出力するようになっている。
【０１４０】
ＰＬＬシンセサイザ１または２は、設定部６７からの設定信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調器６４に出力するように構成されている。ＰＬＬシンセサイザ１または２は、局部発振信号生成手段を構成する。
【０１４１】
直交変調器６４は、ＤＡＣ６２からのＩ相成分及びＤＡＣ６３からのＱ相成分と、ＰＬＬシンセサイザ１または２から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号（ＲＦ信号）を生成してＡＬＣ６５に出力するようになっている。この直交変調器６４は、無線周波数信号生成手段を構成する。
【０１４２】
ＡＬＣ６５は、直交変調器６４の出力信号の電力レベルを所定の電力レベルに調整してステップＡＴＴ６８に出力するようになっている。ＡＬＣ６５が設定する電力レベルは、設定部６７からの設定信号によって設定されるようになっている。ＡＬＣ６５は、出力信号レベルを例えば０．１ｄＢ単位で調整できるものである。このＡＬＣ６５は、信号レベル設定手段を構成する。
【０１４３】
操作部６６は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。試験者が設定する試験条件としては、例えば、波形データ記憶部６１に記憶された波形データ、ステップＡＴＴ６８が出力するＲＦ試験信号の出力レベル及び無線周波数等がある。
【０１４４】
設定部６７は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、設定部６７は、試験者が操作部６６を操作して設定した各試験条件に基づき、各試験条件を設定する設定信号を波形データ記憶部６１、ＰＬＬシンセサイザ１または２、ＡＬＣ６５、ステップＡＴＴ６８にそれぞれ出力し、各試験条件を設定するようになっている。
【０１４５】
ここで、ＡＬＣ６５に対する設定としては、例えば、ユーザが信号発生装置６０の出力レベルを−４０．２ｄＢｍに設定した場合、設定部６７は、ステップＡＴＴ６８の減衰量を３０ｄＢに設定し、ＡＬＣ６５に対し、出力信号レベルを−１０．２ｄＢｍに設定するための制御信号を出力する。
【０１４６】
ステップＡＴＴ６８は、各々の減衰量が予め定められた複数のアッテネータセクションを備え、各アッテネータセクションの減衰量の組み合わせにより、入力したＲＦ信号のレベルを所定の減衰量のステップで減衰することができるＡＴＴである。このステップＡＴＴ６８は、設定部６７からの設定信号によって設定された減衰量で入力信号を減衰し、試験者が所望する電力レベルのＲＦ試験信号を出力するようになっている。
【０１４７】
上記のように構成された本実施形態の信号発生装置６０は、高精度なプリチューンとループ帯域の一定化を図った第１または第２の実施形態のＰＬＬシンセサイザ１または２を備えているため、信号純度の良いＲＦ試験信号を出力することができる。
【符号の説明】
【０１４８】
１，２  ＰＬＬシンセサイザ（ローカル信号発生器、局部発振信号生成手段）
１０，４０  粗調整ループ
１１  微調整ループ
１２  合成ループ
１３  ＶＣＯ（電圧制御発振部）
１４  ローカル発振器（周波数変換部）
１５  ミキサ（周波数変換部）
１６  ローパスフィルタ（周波数変換部）
１７  ループ内分周器（ループ内分周部）
１８  基準分周器（基準分周部）
１９  位相比較器（位相比較部）
２０  ループフィルタ
２１  ＰＬＬ−ＩＣ
２２，２３，２９，３０  スイッチ（切換部）
２４  ＡＤＣ（調整電圧測定部）
２５  ＤＡＣ（調整電圧出力部）
２６  制御部
２７  感度算出部
２８  ループゲイン調整部
５０  信号分析装置
５１  周波数変換部
５２  ミキサ
５３  フィルタ
５４  掃引制御部
５５  Ａ／Ｄ変換器
５６  信号解析部
５７  表示部
６０  信号発生装置
６１  波形データ記憶部（ベースバンド信号出力手段）
６４  直交変調器（無線周波数信号生成手段）
６５  ＡＬＣ（信号レベル設定手段）
６８  ステップアッテネータ（ステップＡＴＴ）
【図１】
0005956383.tif 000014
【図２】
0005956383.tif 000015
【図３】
0005956383.tif 000016
【図４】
0005956383.tif 000017
【図５】
0005956383.tif 000018
【図６】
0005956383.tif 000019
【図７】
0005956383.tif 000020
【図８】
0005956383.tif 000021
【図９】
0005956383.tif 000022