(57)【特許請求の範囲】
【請求項１】
ヒートシンクに電気的に接続されている導電性のパッケージベースを備えるパッケージ内に収容され、半導体ボディを有する高電圧スイッチングトランジスタを備える電子部品において、
前記高電圧スイッチングトランジスタは、全てが前記高電圧スイッチングトランジスタの前記半導体ボディの第１の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備え、
前記ソース電極は、前記導電性のパッケージベースに電気的に接続され、
前記半導体ボディは、前記導電性のパッケージベースの上に設けられ、かつ、絶縁又は半絶縁部分が、前記半導体ボディと前記導電性のパッケージベースとの間に設けられ、かつ、前記半導体ボディおよび前記導電性のパッケージベースに直接接続されている電子部品。
【請求項２】
前記高電圧スイッチングトランジスタは、ＩＩＩ−Ｎトランジスタである請求項１記載の電子部品。
【請求項３】
前記高電圧スイッチングトランジスタは、横型デバイスである請求項１又は２記載の電子部品。
【請求項４】
前記絶縁又は半絶縁部分は、絶縁又は半絶縁基板である請求項３記載の電子部品。
【請求項５】
前記高電圧スイッチングトランジスタは、３００Ｖ以上のバイアスで動作するように構成されている請求項１又は２記載の電子部品。
【請求項６】
前記高電圧スイッチングトランジスタは、エンハンス型トランジスタである請求項１又は２記載の電子部品。
【請求項７】
前記導電性のパッケージベースは、回路グラウンド又はＤＣグラウンドに電気的に接続されている請求項１又は２記載の電子部品。
【請求項８】
前記絶縁又は半絶縁部分は、絶縁又は半絶縁基板である請求項１記載の電子部品。
【請求項９】
前記高電圧スイッチングトランジスタは、前記絶縁又は半絶縁部分を前記パッケージの導電性の構造部分に隣接又は接触させて、前記パッケージの導電性の構造部分に直接取り付けられている請求項１記載の電子部品。
【請求項１０】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるＥＭＩパワーの第１の比は、第２の電子部品の総出力パワーに対する前記第２の電子部品の動作の間に生じるＥＭＩパワーの第２の比より小さく、前記第２の電子部品は、ドレイン電極が前記第２の電子部品のパッケージの導電性の構造部分に電気的に接続され、前記第２の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離された高電圧スイッチングトランジスタを含む請求項１記載の電子部品。
【請求項１１】
前記電子部品の総出力パワーに対する前記電子部品の動作の間に生じるスイッチング電力損失の第１の比は、第２の電子部品の総出力パワーに対する前記第２の電子部品の動作の間に生じるスイッチング電力損失の第２の比より小さく、前記第２の電子部品は、ドレイン電極が第２の電子部品のパッケージの導電性の構造部分に電気的に接続され、第２の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離された高電圧スイッチングトランジスタを含む請求項１記載の電子部品。
【請求項１２】
前記絶縁又は半絶縁部分は、シム又はウエハレベルシムである請求項１記載の電子部品。
【請求項１３】
請求項１２記載の電子部品の製造方法であって、
半導体ウェハ上に半導体ボディを形成する工程と、
前記半導体ウェハを前記シム又はウエハレベルシムに取り付ける工程と、
前記半導体ウェハをダイシングする工程とを有する製造方法。
【請求項１４】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ドレインリードは、前記ゲートリードと前記ソースリードとの間にある請求項１又は２記載の電子部品。
【請求項１５】
前記パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、前記ソースリードは、前記ゲートリードと前記ドレインリードとの間にある請求項１又は２記載の電子部品。
【請求項１６】
ヒートシンクに電気的に接続されている第１の導電性パッケージベースを含む第１のパッケージ内に収容された半導体ボディを有する第１のトランジスタであって、前記半導体ボディは、前記第１の導電性パッケージベース上に設けられ、絶縁又は半絶縁部分が、前記半導体ボディと前記第１の導電性のパッケージベースとの間に設けられ、かつ、前記半導体ボディおよび前記第１の導電性のパッケージベースに直接接続されており、
第２の導電性パッケージベースを含む第２のパッケージ内に収容された第２のトランジスタとを備え、
前記第１のトランジスタのソースは、前記第１の導電性のパッケージベースに電気的に接続され、前記第２のトランジスタのドレインは、前記第２の導電性のパッケージベースに電気的に接続されているアセンブリ。
【請求項１７】
ヒートシンクに電気的に接続されている第１の導電性パッケージベースを含む第１のパッケージ内に収容された、第１のソースを有し半導体ボディを有する第１のトランジスタであって、前記半導体ボディは、前記第１の導電性パッケージベース上に設けられ、絶縁又は半絶縁部分が、前記半導体ボディと前記第１の導電性のパッケージベースとの間に設けられ、かつ、前記半導体ボディおよび前記導電性のパッケージベースに直接接続されており、
第２の導電性パッケージベースを含む第２のパッケージ内に収容された、第２のソースと第２のドレインとを有する第２のトランジスタとを備え、
前記第１のソースは、前記第１の導電性パッケージベースに電気的に接続され、前記第２のソースは、前記第２の導電性パッケージベースから電気的に分離され、前記第２のドレインは、第２の導電性の構造部分から電気的に分離されているアセンブリ。
【請求項１８】
前記第１のトランジスタ又は前記第２のトランジスタは、高電圧スイッチングトランジスタである請求項１６又は１７記載のアセンブリ。
【請求項１９】
前記第１の導電性パッケージベース又は前記第２の導電性パッケージベースは、ヒートシンクに直接取り付けられ、前記ヒートシンクに電気的に接続されている請求項１６又は１７記載のアセンブリ。
【請求項２０】
前記第１の導電性パッケージベース又は前記第２の導電性パッケージベースは、回路グラウンド又はＤＣグラウンドに電気的に接続されている請求項１６又は１７記載のアセンブリ。
【請求項２１】
前記第２の導電性パッケージベースは、ＤＣハイ電圧源に電気的に接続されている請求項１７記載のアセンブリ。
【請求項２２】
前記第２の導電性パッケージベースは、絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離されている請求項２０記載のアセンブリ。
【請求項２３】
前記第２の導電性パッケージベースと前記回路グラウンド又はＤＣグラウンドとの間のキャパシタンスは、前記第２の導電性パッケージベースをＡＣ接地する請求項２２記載のアセンブリ。
【請求項２４】
前記第１のトランジスタのドレインは、第２のトランジスタのソースに電気的に接続されている請求項１６又は１７記載のアセンブリ。
【請求項２５】
前記第１のトランジスタは、ロー側スイッチであり、前記第２のトランジスタは、ハイ側スイッチである請求項２４記載のアセンブリ。
【請求項２６】
請求項１６又は１７のアセンブリを備えるハーフブリッジ。
【請求項２７】
複数の請求項２６記載のハーフブリッジを備えるブリッジ回路。
【請求項２８】
前記第１のトランジスタ又は前記第２のトランジスタは、ＩＩＩ−Ｎトランジスタである請求項６又は１７記載のアセンブリ。
【請求項２９】
前記第１のトランジスタ又は前記第２のトランジスタは、横型デバイスである請求項１６又は１７記載のアセンブリ。
【請求項３０】
第１のソースと第１のドレインとを有し、半導体ボディを有する第１のトランジスタと、
第２のソースと第２のドレインとを有する第２のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタの両方を収容し、導電性パッケージベースを含む単一のパッケージとを備え、
前記第１のソースは、前記パッケージの導電性パッケージベースに電気的に接続され、前記第１のドレインは、前記第２のソースに電気的に接続され、前記半導体ボディは、前記導電性パッケージベース上に設けられ、絶縁又は半絶縁部分が、前記半導体ボディと前記導電性のパッケージベースとの間に設けられ、かつ、前記半導体ボディおよび前記導電性のパッケージベースに直接接続されており、前記第２のドレインはキャパシタの第１の端子に接続され、キャパシタの第２の端子は、前記導電性パッケージベースに接続されている電子部品。
【請求項３１】
前記第１のトランジスタ又は前記第２のトランジスタは、ＩＩＩ−Ｎトランジスタである請求項３０記載の電子部品。
【請求項３２】
前記第１のトランジスタ及び前記第２のトランジスタは、共通の基板を共有する請求項３０又は３１記載の電子部品。
【請求項３３】
前記基板は、絶縁又は半絶縁基板である請求項３２記載の電子部品。
【請求項３４】
前記第１のドレイン及び前記第２のソースは、単一の電極から形成されている請求項３２記載の電子部品。
【請求項３５】
前記第１のトランジスタ又は前記第２のトランジスタは、高電圧スイッチングトランジスタである請求項３０又は３１記載の電子部品。
【請求項３６】
前記第１のトランジスタ又は前記第２のトランジスタは、横型デバイスである請求項３０又は３１記載の電子部品。
【請求項３７】
前記パッケージは、第１のソースリードと、第１のゲートリードと、第１のドレインリードと、第２のゲートリードと、第２のドレインリードとを備える請求項３０又は３１記載の電子部品。
【請求項３８】
前記第１のトランジスタは、第１のゲートを更に備え、前記第２のトランジスタは、第２のゲートを更に備え、前記パッケージベースは、前記第１のソースリードに電気的に接続され、前記第１のゲートは、前記第１のゲートリードに電気的に接続され、前記第２のゲートは、前記第２のゲートリードに電気的に接続され、前記第２のドレインは、前記第２のドレインリードに電気的に接続され、前記第１のドレイン及び第２のソースは、共に前記第１のドレインリードに電気的に接続されている請求項３７記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、様々な回路用途のための半導体デバイスのパッケージ構成に関する。
【背景技術】
【０００２】
現在、殆どの高電圧スイッチング回路は、Ｓｉ  ＭＯＳＦＥＴ又はＩＧＢＴ等のシリコンベースのトランジスタを用いて設計されている。ＳｉパワーＭＯＳＦＥＴの概略図を図１に示す。図に示すように、ソース電極１０及びゲート電極１１は、半導体ボディ１３の一方の側にあり、ドレイン電極１２は、反対側にある。
【０００３】
図１のトランジスタを別個の回路に挿入する前に、トランジスタは、パッケージ内に収容される。従来のトランジスタパッケージの具体例の概略を図２及び図３に示す。図２に示すように、パッケージは、例えば、ケース２４及びパッケージベース２３等の構造部分（structural portions）と、例えば、リード２０〜２２等の非構造部分（non-structural portions）とを含む。ケース２４は、絶縁材料から形成され、パッケージベース２３は、導電材料から形成され、ゲートリード２１は、導電材料から形成され、トランジスタのゲート電極１１に電気的に接続され、ドレインリード２２は、導電材料から形成され、パッケージベース２３に電気的に接続され、ソースリード２０は、導電材料から形成され、トランジスタのソース電極１０に電気的に接続される。ここに示すように、トランジスタは、ドレイン電極１２がパッケージベース２３に電気的及び熱的に接触した状態で、パッケージベース２３に直接取り付けられる。ドレイン電極１２とパッケージベース２３は、全てのバイアス条件の下でこれらの電位が略々同じになり、動作の間に発生した熱がパッケージベースに伝導して消散され易くなるように接続されている。ドレインリード２２及びドレイン電極１２は、何れもパッケージベース２３に電気的に接続されるので、この結果、互いに電気的に接続されている。ゲート電極１１とゲートリード２１との間では、金属ボンドワイヤ（metal bond wire）３１が電気的接続を形成できる。同様に、ソースリード２０は、ボンドワイヤ３０を介してソース電極１０に電気的に接続することができる。
【０００４】
図３のパッケージは、パッケージケース２６が導電材料から形成されており、パッケージベース２３及びケース２６が同じ電位である（すなわち、これらは、電気的に接続されている）点を除けば、図２のパッケージと同様である。このパッケージのソースリード２０及びゲートリード２１は、パッケージケース２６から電気的に分離されており、ドレインリード２２は、パッケージケース２６に電気的に接続されている。ドレイン電極１２は、パッケージベース２３に電気的に接続され、ゲートリード２１は、トランジスタのゲート電極１１に電気的に接続され、ソースリード２０は、トランジスタのソース電極１０に電気的に接続されている。
【０００５】
図４に示すように、回路アセンブリ又は回路基板内で図２のパッケージ化されたトランジスタが使用される場合、これは、通常、パッケージベース２３とヒートシンク２７との間に絶縁スペーサ２８が挟み込まれた状態で、ヒートシンク２７に取り付けられ、トランジスタアセンブリ２５が形成される。トランジスタから発生した熱が絶縁スペーサ２８を介してヒートシンクに伝導されるように、絶縁スペーサ２８は、薄く形成されている。但し、絶縁スペーサ２８を薄くすると、パッケージベース２３とヒートシンク２７との間のキャパシタンスが増加するので、絶縁スペーサ２８の薄さには、限界がある。多くの場合、ヒートシンク２７は、回路グラウンドに接続されるので、ドレインとヒートシンクとの間のキャパシタンスは、ドレインとグラウンドとの間のキャパシタンスと言い換えられる。ヒートシンクの表面積は、通常、トランジスタの表面積よりも遙かに大きいので、ヒートシンクが回路グラウンドに接続されない場合、ヒートシンクと回路グラウンドとの間のキャパシタンスは、通常、大きくなる。これによっても、ドレインと回路グラウンドとの間の総合的なキャパシタンスが大きくなる。
【０００６】
図５は、回路アセンブリ又は回路基板に取り付けられ、ソースがグラウンド３３に接地された後の図４のトランジスタアセンブリ２５の回路を概略的に示している。キャパシタ３２は、パッケージベース２３と回路グラウンドとの間のキャパシタンス、すなわち、ドレイン電極１２と回路グラウンドとの間のキャパシタンスを表している。トランジスタアセンブリ２５の動作の間、キャパシタ３２の充電及び放電は、重大なスイッチング損失を引き起こすだけではなく、電磁干渉（electromagnetic interference：ＥＭＩ）とも呼ばれる電磁放射を引き起こし、この結果、回路の性能を劣化させる。キャパシタ３２によって、同相モードＡＣ電流が、所望の信号経路以外の経路を介してグラウンドに流れてしまうことがある。キャパシタ３２のキャパシタンスが大きくなると、スイッチング損失及び同相モードＥＭＩ放射の強度も大きくなり、この結果、電気的性能が劣化する。したがって電気的性能を向上させるためには、厚い絶縁スペーサ２８が必要であり、動作の間にトランジスタから発生する熱を消散するためには、薄い絶縁スペーサが必要であるといったトレードオフが存在する。例えば、高電圧、高電力スイッチング回路内でデバイスを用いる場合に、スイッチング損失及びＥＭＩの両方を適切に緩和でき、同時に、熱を適切に消散できるデバイス及びパッケージ構成が望まれている。
【発明の概要】
【課題を解決するための手段】
【０００７】
一側面においては、電子部品は、パッケージ内に収容された高電圧スイッチングトランジスタを備える。高電圧スイッチングトランジスタは、全てが高電圧スイッチングトランジスタの第１の側に設けられたソース電極と、ゲート電極と、ドレイン電極とを備える。ソース電極は、パッケージの導電性の構造部分に電気的に接続されている。
【０００８】
一側面として、アセンブリを開示する。アセンブリは、第１の導電性の構造部分を含む第１のパッケージ内に収容された第１のトランジスタと、第２の導電性の構造部分を含む第２のパッケージ内に収容された第２のトランジスタとを備える。第１のトランジスタのソースは、第１の導電性の構造部分に電気的に接続され、第２のトランジスタのドレインは、第２の導電性の構造部分に電気的に接続されている。
【０００９】
他の側面として、アセンブリを開示する。このアセンブリは、第１の導電性の構造部分を含む第１のパッケージ内に収容された、第１のソースを有する第１のトランジスタと、第２の導電性の構造部分を含む第２のパッケージ内に収容された、第２のソースと第２のドレインとを有する第２のトランジスタとを備える。第１のソースは、第１の導電性の構造部分に電気的に接続され、第２のソースは、第２の導電性の構造部分から電気的に分離され、第２のドレインは、第２の導電性の構造部分から電気的に分離されている。
【００１０】
更に他の側面として、電子部品を開示する。この電子部品は、第１のソースと第１のドレインとを有する第１のトランジスタと、第２のソースと第２のドレインとを有する第２のトランジスタと、第１のトランジスタ及び第２のトランジスタの両方を収容し、導電性の構造部分を含む単一のパッケージとを備える。第１のソースは、パッケージの導電性の構造部分に電気的に接続され、第１のドレインは、第２のソースに電気的に接続され、第１のトランジスタは、パッケージの導電性の構造部分に直接取り付けられている。
【００１１】
様々なデバイスの具体例は、以下の特徴の１つ以上を含むことができる。高電圧スイッチングトランジスタは、横型デバイスであってもよい。高電圧スイッチングトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁基板を含んでいてもよい。高電圧スイッチングトランジスタは、３００Ｖ以上のバイアスで動作するように構成してもよい。高電圧スイッチングトランジスタは、エンハンス型トランジスタであってもよい。パッケージの導電性の構造部分は、パッケージベースを備えていてもよい。パッケージの導電性の構造部分は、ヒートシンクに電気的に接続してもよい。パッケージの導電性の構造部分は、回路グラウンド又はＤＣグラウンドに電気的に接続してもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分を含むＩＩＩ−Ｎトランジスタであってもよい。絶縁又は半絶縁部分は、絶縁又は半絶縁基板であってもよい。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分をパッケージの導電性の構造部分に隣接又は接触させて、パッケージの導電性の構造部分に直接取り付けてもよい。電子部品の総出力パワーに対する電子部品の動作の間に生じるＥＭＩパワーの第１の比は、第２の電子部品の総出力パワーに対する第２の電子部品の動作の間に生じるＥＭＩパワーの第２の比より小さくすることができ、第２の電子部品は、ドレイン電極が第２の電子部品のパッケージの導電性の構造部分に電気的に接続され、第２の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離された高電圧スイッチングトランジスタを含む。電子部品の総出力パワーに対する電子部品の動作の間に生じるスイッチング電力損失の第１の比は、第２の電子部品の総出力パワーに対する第２の部品の動作の間に生じるスイッチング電力損失の第２の比より小さくすることができ、第２の電子部品は、ドレイン電極が第２の電子部品のパッケージの導電性の構造部分に電気的に接続され、第２の電子部品のパッケージの導電性の構造部分が絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離された高電圧スイッチングトランジスタを含む。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ドレインリードは、ゲートリードとソースリードとの間にあってもよい。パッケージは、ゲートリードと、ソースリードと、ドレインリードとを更に備え、ソースリードは、ゲートリードとドレインリードとの間にあってもよい。
【００１２】
第１のトランジスタ又は第２のトランジスタは、高電圧スイッチングトランジスタであってもよい。第１の導電性の構造部分又は第２の導電性の構造部分は、ヒートシンクに直接取り付けてもよく、ヒートシンクに電気的に接続してもよい。第１の導電性の構造部分又は第２の導電性の構造部分は、回路グラウンド又はＤＣグラウンドに電気的に接続してもよい。第２の導電性の構造部分は、ＤＣハイ電圧源に電気的に接続してもよい。第２の導電性の構造部分は、絶縁スペーサによって回路グラウンド又はＤＣグラウンドから分離してもよい。第２の導電性の構造部分と回路グラウンド又はＤＣグラウンドとの間のキャパシタンスは、第２の導電性の構造部分をＡＣ接地してもよい。第１のトランジスタのドレインは、第２のトランジスタのソースに電気的に接続してもよい。第１のトランジスタは、ロー側スイッチであってもよく、第２のトランジスタは、ハイ側スイッチであってもよい。ここに説明したデバイスからハーフブリッジを構成してもよい。ここに説明したデバイスからブリッジ回路を構成してもよい。第１のトランジスタ又は第２のトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。第１のトランジスタ又は第２のトランジスタは、横型デバイスであってもよい。
【００１３】
第１のトランジスタ及び第２のトランジスタは、共通の基板を共有してもよい。基板は、絶縁又は半絶縁基板であってもよい。第１のドレイン及び第２のソースは、単一の電極から形成してもよい。デバイス又は部品は、キャパシタを更に備えていてもよく、パッケージは、キャパシタを収容してもよい。第２のドレインは、キャパシタの第１の端子に電気的に接続してもよく、キャパシタの第２の端子は、パッケージの導電性の構造部分に電気的に接続してもよい。パッケージは、第１のソースリードと、第１のゲートリードと、第１のドレインリードと、第２のゲートリードと、第２のドレインリードとを備えていてもよい。第１のトランジスタは、第１のゲートを更に備え、第２のトランジスタは、第２のゲートを更に備え、パッケージの導電性の構造部分は、第１のソースリードに電気的に接続され、第１のゲートは、第１のゲートリードに電気的に接続され、第２のゲートは、第２のゲートリードに電気的に接続され、第２のドレインは、第２のドレインリードに電気的に接続され、第１のドレイン及び第２のソースは、共に第１のドレインリードに電気的に接続してもよい。
【００１４】
幾つかの具体例では、ここに開示するデバイスは、以下の１つ以上の利点を有することができる。パッケージ化された横型高電圧トランジスタは、パッケージ構成から生じることがある、トランジスタのドレインと回路グラウンド又はＤＣグラウンドとの間のキャパシタンスを低減又は排除できる。トランジスタのドレインと回路グラウンド又はＤＣグラウンドとの間のキャパシタンスによって、デバイスの動作の間、電流が意図された信号経路以外を経由してグラウンドに流れ、ＥＭＩ又はスイッチング損失が増加することがある。ＥＭＩ又はスイッチング損失が増加すると、デバイス又はデバイスが含まれている回路の性能が低下する。したがって、トランジスタのドレインと回路グラウンド又はＤＣグラウンドとの間のキャパシタンスを低減又は排除することによって、より効率的に動作するデバイス又は回路を実現することができる。更に、ここに開示したトランジスタの幾つかによって、熱消散の効率が向上する。熱消散によって、デバイスの寿命及び性能を向上させることができる。また、熱消散によって、より広い様々な用途にデバイスを用いることができるようになる。
【図面の簡単な説明】
【００１５】
【図１】従来の技術のシリコンベースの半導体トランジスタの概略図である。
【図２】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図３】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図４】従来の技術のパッケージ化された半導体トランジスタの断面の斜視図である。
【図５】図４のパッケージ化された半導体トランジスタの概略的な回路図である。
【図６】パッケージ化された半導体トランジスタの断面の斜視図である。
【図７】ハーフブリッジの回路図である。
【図８】ハーフブリッジの部品の斜視図である。
【図９】図８のハーフブリッジの２つのスイッチのそれぞれの横断面図である。
【図１０】ハーフブリッジの回路図である。
【図１１】ハーフブリッジの回路図である。
【図１２】ハーフブリッジの２つのスイッチのそれぞれの横断面図である。
【図１３】図１１の２つのスイッチから形成されるハーフブリッジの回路図である。
【図１４】ハーフブリッジの両方のトランジスタを収容できる単一のパッケージの斜視図である。
【図１５】ハーフブリッジの電子デバイスの側面図である。
【図１６】ハーフブリッジの電子デバイスの側面図である。
【発明を実施するための形態】
【００１６】
各図面では、同様の要素に同様の符号を付している。
【００１７】
図６は、パッケージ内に収容された高電圧スイッチングトランジスタを含む電子部品の概略図である。ここで用いる高電圧スイッチングトランジスタという用語は、高電圧スイッチング用途のために最適化されたトランジスタを意味する。すなわち、トランジスタがオフのとき、３００Ｖ以上、６００Ｖ以上、又は１２００Ｖ以上の高電圧をブロックすることでき、トランジスタがオンのとき、使用される用途に応じた十分低いオン抵抗ＲＯＮを有し、すなわち、デバイスに実質的な電流が流れた際の導電損失が十分低い。高電圧スイッチングトランジスタは、絶縁又は半絶縁部分４４、半導体ボディ４３、ソース電極４０、ゲート電極４１及びドレイン電極４２を含む。幾つかの具体例では、絶縁又は半絶縁部分４４は、絶縁性又は半絶縁性の基板又はキャリアウェハであり、他の具体例では、絶縁又は半絶縁部分は、半導体ボディの絶縁又は半絶縁部分である。更に他の具体例で絶縁又は半絶縁部分４４は、ウエハレベルシム（wafer level shim）等のシムである。
【００１８】
ここで用いる「基板」という用語は、その上に半導体デバイスの半導体材料層がエピタキシャル成長される材料層を意味し、基板に接触又は隣接する半導体材料の一部の結晶構造は、基板の結晶構造に少なくとも部分的に一致し、又は基板の結晶構造によって少なくとも画定される。幾つかの具体例では、基板は、半導体デバイスを流れる電流の伝導に貢献しない。ここに用いる「シム」という用語は、その上に半導体デバイス又は部品が取り付けられる絶縁材料を意味し、これによって、シムに接触するデバイス又は部品は、シムの下位の層又は構造と電気的に接触することが防止される。例えば、パッケージ化された半導体トランジスタは、半導体パッケージと接地面との間のシムを介して、接地面上に取り付けることでき、シムは、半導体パッケージが接地面と電気的に接触することを防ぐ。シムは、半導体層が形成された後にデバイス又は部品に取り付けられる点で、基板とは異なる。幾つかの具体例では、シムは、半導体デバイスと、デバイスを収容するパッケージとの間に挟まれている。例えば、図６において、絶縁又は半絶縁部分４４がシムである場合、これは、半導体ボディ４３とパッケージベース２３との間にある。幾つかの具体例では、シムは、ウェハがダイシングされて、個々のデバイスが互いに分離される前に、複数のデバイスを含む半導体ウェハに取り付けられる。このタイプのシムは、「ウエハレベルシム（wafer-level shim）」と呼ばれ、導電性の基板上に形成されるデバイス又は部品の製造を単純化でき、有用である場合がある。先にウェハを個々のデバイスにダイシングして、個々のデバイスのそれぞれにシムを結合するのではなく、ウエハレベルシムをウェハに結合した後にダイシングを行うことによって、製造工程が単純化される。
【００１９】
パッケージは、ケース２４及びパッケージベース２３等の構造部分と、例えば、リード２０〜２２等の非構造部分とを含む。ここで用いるパッケージの「構造部分（structural portions）」という用語は、パッケージの基本的な形状又は造形を形成し、パッケージの構造的剛性を提供する部分を意味する。多くの場合、パッケージ化されたトランジスタが個別の回路内で用いられる場合、パッケージの構造部分は、回路又は回路基板に直接取り付けられる。図６のトランジスタパッケージでは、パッケージベース２３は、導電材料から形成されており、すなわち、パッケージベース２３は、パッケージの導電性の構造部分である。ケース２４は、絶縁材料から形成され、ゲートリード２１及びドレインリード２２は、それぞれ導電材料から形成され、ソースリード２０は、導電材料から形成され、パッケージベース２３に電気的に接続されている。ここで用いる２つ以上の端子又は他のアイテムが「電気的に接続される」という表現は、あらゆるバイアス条件の下で、常に、各端子又は他のアイテムの電位が同じになるように意図され、すなわち、略々同じになるような十分な導電性を有する材料によってこれらが接続されていることを意味する。幾つかの具体例では、パッケージベース２３及びケース２４は、図３のパッケージケース２６と同様に、収容されるトランジスタを完全に囲む導電性のケース、すなわち、導電性の構造部分によって置換される（図示せず）。
【００２０】
絶縁又は半絶縁部分４４は、パッケージベース２３に直接取り付けられる。幾つかの具体例では、絶縁又は半絶縁部分４４とパッケージベース２３との間に、更なる導体又は半導体層、例えば、導体又は半導体基板が挟み込まれる（図示せず）。更なる導体又は半導体層を設ける場合、絶縁又は半絶縁部分４４は、半絶縁半導体層、例えば、半絶縁半導体バッファ層であってもよく、この上に、半導体ボディ４３に含まれるアクティブな半導体層が形成される。幾つかの具体例では、半絶縁層は、幾つかの絶縁材料程の絶縁性を有さない程度に半導体層が電気的に絶縁されるように半導体層にドーピングを行うことによって形成される。更なる導体又は半導体層は、高電圧スイッチングトランジスタの一部であってもよく、別個の層であってもよい。パッケージベース２３は、パッケージベース２３及びヒートシンク２７が電気的及び熱的に接触するようにヒートシンク２７に直接取り付けることができ、すなわち、これらは、電気的に接続され、トランジスタから発生した熱は、ヒートシンク２７を介して消散できる。また、ヒートシンク２７は、回路グラウンドであってもよく、又は回路グラウンドに電気的に接続してもよく、この場合、パッケージベース２３が回路グラウンドに電気的に接続される。
【００２１】
ソース電極４０、ゲート電極４１及びドレイン電極４２は、全て、トランジスタの最上位の側に設けられている。すなわち、これらは、パッケージベース２３に取り付けられているトランジスタの部分から最も遠い半導体ボディ４３の側に位置している。ソース、ドレイン及びゲート電極を半導体ボディの同じ側に設けることは、横型デバイス（lateral device）（すなわち、横型高電圧スイッチングトランジスタ（lateral high voltage switching transistor））を採用することによって達成できる。コネクタ３１は、ボンドワイヤであってもよく、導電性材料から形成され、一端がゲート電極４１に接続され、他端がゲートリード２１に接続され、これにより、ゲート電極４１がゲートリード２１に電気的に接続される。同様に、ドレインリード２２は、コネクタ６２を介してドレイン電極４２に電気的に接続されており、コネクタ６２は、ボンドワイヤであってもよく、導電性材料から形成されている。ソース電極４０は、導電性のコネクタ６０を介してケース２３に電気的に接続されており、コネクタ６０は、また、ボンドワイヤであってもよい。ソース電極４０及びソースリード２０は、何れも、ヒートシンク２７に電気的に接続されているパッケージベース２３に電気的に接続されているので、ＡＣ接地又はＤＣ接地することができ、ヒートシンク２７は、回路グラウンドであってもよく、ヒートシンク２７を回路グラウンドに電気的に接続し、回路グラウンドは、ＡＣグラウンド又はＤＣグラウンドであってもよい。ここで用いるノード、デバイス、層又は部品を「ＡＣ接地する」という表現は、動作の間、これらが固定されたＤＣ電位に保持されることを意味する。ＡＣグラウンド及びＤＣグラウンドをまとめて、「回路グラウンド」と呼ぶ。
【００２２】
コネクタ３１、６０、６２は、全て互いに電気的に分離されている。図６では、ソースリード２０は、ゲートリード２１とドレインリード２２との間に配設されており、これは、ドレインリードがゲートリードとソースリードとの間に配設されるパッケージ内のトランジスタに比べて、入力電流と出力電流との間の干渉を低減できる点で有利であることがある。但し、幾つかの場合、図２〜図４のパッケージに示すように、ゲートリード２１とソースリード２０との間にドレインリード２２を配設する構成は、パッケージ化されたトランジスタに関連して使用される他の既存の部分及び部品との互換性が高く、有利であることもある。
【００２３】
高電圧スイッチングトランジスタは、上述のように、高電圧スイッチングトランジスタの機能を実現する如何なるトランジスタであってもよい。幾つかの具体例では、高電圧スイッチングトランジスタは、エンハンス型デバイスであり、すなわち、閾値電圧が０Ｖを超える、例えば、１．５Ｖ〜２Ｖ以上である通常オフのデバイスである。他の具体例では、高電圧スイッチングトランジスタは、デプレション型デバイスであり、すなわち、閾値電圧が０Ｖ以下である通常オンのデバイスである。高電圧スイッチングトランジスタは、横型デバイスであってもよく、これは、ソース電極、ドレイン電極及びゲート電極が全てデバイスの同じ側に設けられた横型トランジスタの製造が容易であるためである。高電圧スイッチングトランジスタは、ＩＩＩ族窒化物、すなわちＩＩＩ−Ｎデバイスであってもよく、又はＩＩＩ−Ｎ高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）又はヘテロ接合電界効果トランジスタ（heterojunction field effect transistor：ＨＦＥＴ）等のトランジスタであってもよい。すなわち半導体ボディ４３は、ＩＩＩ−Ｎ材料の少なくとも２つの層を含むことができる。ここで使用するＩＩＩ族窒化物又はＩＩＩ−Ｎ材料、層、デバイス等の用語は、化学式ＡｌｘＩｎｙＧａｚＮで表される複合半導体材料を含む材料又はデバイスを意味し、ｘ＋ｙ＋ｚは、約１である。高電圧スイッチングトランジスタのための要件を満たすように設計することができるＩＩＩ−Ｎデバイス及びデバイス構造の実例は、２００９年３月１９日に発行された米国特許公開番号２００９−００７２２７２、２００９年３月１９日に発行された米国特許公開番号２００９−００７２２４０、２００９年６月１１日に発行された米国特許公開番号２００９−０１４６１８５、２００８年４月２３日に出願された米国特許出願番号１２／１０８，４４９、２００８年１２月１０日に出願された米国特許出願番号１２／３３２，２８４、２００９年２月９日に出願された米国特許出願番号１２／３６８，２４８、２００９年３月１９日に発行された米国特許公開番号２００９−００７２２６９に開示されており、これらの全ての文献の全体が参照によって本願に援用される。
【００２４】
図６の電子部品では、ヒートシンク２７は、回路グラウンド、例えばＤＣグラウンドであり、又は回路グラウンドに電気的に接続されており、ドレイン電極４２と回路グラウンドとの間のキャパシタンスは、実質的に０であり、すなわち、部品自体又は部品を含む回路の性能に実質的に影響し又はこれを劣化させることがない程度に十分小さい。したがって、図６の部品の動作の間に生じるスイッチング損失及びＥＭＩ又は同相モードＥＭＩは、図２〜図４の部品に比べて低減されている。
【００２５】
図７は、ハーフブリッジの回路図であり、この１つ以上を組み合わせて、ブリッジ回路を形成することができる。図７に示すように、ハーフブリッジは、２つのスイッチ６５、６６を含みこれらの両方は、通常、高電圧スイッチングトランジスタから構成され、図のように接続される。スイッチ６５のソースは、回路グラウンド又はＤＣグラウンド３３に電気的に接続され、スイッチ６６のドレインは、ＡＣグラウンドであるＤＣハイ電圧源３８に電気的に接続され、スイッチ６６のソースは、スイッチ６５のドレインに電気的に接続される。ソースがグラウンドに電気的に接続されるスイッチ６５は、通常、「ロー側スイッチ」と呼ばれ、ドレインがハイ電圧源に電気的に接続されるスイッチ６６は、通常、「ハイ側スイッチ」と呼ばれる。ＤＣハイ電圧源３８が固定される電圧は、特定の回路用途に依存するが、典型的には、３００Ｖ以上、６００Ｖ以上又は１２００Ｖ以上である。また、図７に示すように、ハーフブリッジは、通常、それぞれがスイッチ６５、６６に逆並列（anti-parallel）に接続されたダイオード７５、７６を含む。なお、スイッチ６５、６６として特定のタイプのトランジスタが使用される場合、これらのダイオードを省略し、すなわち、含ませなくてもよく、これについての詳細は、２００９年２月９日に出願された米国特許出願番号１２／３６８，２００に開示されており、この文献の全体は、引用によって本願に援用される。
【００２６】
図８及び図９は、図７のハーフブリッジの２つのスイッチのそれぞれの構成を示している。これらのスイッチは、特に、ロー側スイッチ６５が図２〜図４に示すパッケージ化デバイスの１つから形成されるハーフブリッジに比べて、ハーフブリッジのＥＭＩを低減又は最小化できる構成でそれぞれパッケージ化される。図８は、ハーフブリッジの斜視図を示しており、図９は、２つのスイッチのそれぞれの断面の斜視図を示している。図を明瞭にするために、図８及び図９のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図８及び図９のアセンブリでは、ロー側スイッチ６５のパッケージ構成は、図６のパッケージ化されたトランジスタのパッケージ構成と同様又は同じである。ロー側スイッチ６５は、パッケージ内に収容されたトランジスタを含む。トランジスタは、絶縁又は半絶縁部分４４を含むことができる。トランジスタは、絶縁又は半絶縁部分４４がパッケージベース２３に隣接又は接触した状態で、パッケージに直接取り付けることができる。トランジスタのソース電極４０は、パッケージベース２３に電気的に接続される。パッケージベース２３は、ヒートシンク２７に直接取り付けられ、ヒートシンクは、回路グラウンド又はＤＣグラウンド３３に電気的に接続され、これにより、パッケージベース２３及びソース電極４０は、共に回路グラウンド又はＤＣグラウンドに電気的に接続され、すなわち、これらは接地又はＤＣ接地される。ゲート電極４１は、パッケージのゲートリード２１に電気的に接続され（図示せず）、ドレイン電極４２は、パッケージのドレインリード２２に電気的に接続される（図示せず）。ソースリード２０は、パッケージベース２３に電気的に接続することができる。ゲートリード及びドレインリードは、共にパッケージベース２３から電気的に分離されている。ロー側スイッチ６５に含まれるトランジスタは、高電圧スイッチングトランジスタであってもよく、ソース電極４０、ゲート電極４１及びドレイン電極４２は、全て、トランジスタの最上位の側に設けられている。幾つかの具体例では、トランジスタは、ＩＩＩ−Ｎ  ＨＥＭＴ又はＨＦＥＴ等のＩＩＩ−Ｎデバイスである。幾つかの具体例では、トランジスタは、エンハンス型デバイスである。幾つかの具体例では、トランジスタは、横型デバイス、例えば、横型高電圧スイッチングトランジスタである。
【００２７】
図８及び図９のアセンブリのハイ側スイッチ６６は、第２のパッケージ内に収容された第２のトランジスタを含む。第２のトランジスタは、絶縁又は半絶縁部分４４’を含むことができる。第２のトランジスタは、絶縁又は半絶縁部分４４’が第２のパッケージのパッケージベース２３’に隣接又は接触した状態で、第２のパッケージに直接取り付けることができる。第２のトランジスタのドレイン電極４２’は、第２のパッケージのパッケージベース２３’に電気的に接続される。第２のトランジスタのゲート電極４１’は、第２のパッケージのゲートリード２１’に電気的に接続され（図示せず）、第２のトランジスタのソース電極４０’は、第２のパッケージのソースリード２０’に電気的に接続される（図示せず）。幾つかの具体例では、ソース電極４０’、ゲート電極４１’及びドレイン電極４２’は、全て、トランジスタの最上位の側に設けられ、コネクタ７３は、ワイヤボンドであってもよく、図９に示すように、ドレイン電極４２’を第２のパッケージのパッケージベース２３’に電気的に接続している。他の具体例では、図２〜図４のパッケージ化されたトランジスタについて示したように、ドレイン電極４２’は、半導体ボディ４３’のソース電極４０’及びゲート電極４１’とは反対側にあり、ドレイン電極４２’は、第２のパッケージのパッケージベース２３’に直接取り付けられる。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され（図示せず）、これは、第２のパッケージのソースリード２０’を第１のパッケージのドレインリード２２に電気的に接続することによって達成できる。第２のパッケージのドレインリード２２’は、第２のパッケージのパッケージベース２３’及びＤＣハイ電圧源に電気的に接続される（図示せず）。第２のパッケージのソースリード及びゲートリードは、共に第２のパッケージから電気的に分離されている。第２のパッケージのパッケージベース２３’は、パッケージベース２３’とヒートシンク２７’との間に絶縁スペーサ２８を挟み込んだ状態でヒートシンク２７’に取り付けられ、ヒートシンク２７’は、回路グラウンド又はＤＣグラウンド３３に電気的に接続される。絶縁スペーサ２８を薄くして、トランジスタの動作中に発生した熱が、トランジスタから、絶縁スペーサ２８を介してヒートシンクに伝導できるようにすることができる。ハイ側トランジスタ６６及びロー側トランジスタ６５は、図８及び図９に示すように、個々のヒートシンク２７’、２７に個別に取り付けてもよく、単一のヒートシンクに共に取り付けてもよい（図示せず）。幾つかの具体例では、第２のトランジスタは、例えば、ＩＩＩ−Ｎ  ＨＥＭＴ又はＨＦＥＴ等のＩＩＩ−Ｎデバイス、又は電流開口縦型電子トランジスタ（current aperture vertical electron transistorＣＡＶＥＴ）である。幾つかの具体例では、第２のトランジスタは、エンハンス型デバイスである。幾つかの具体例で第２のトランジスタは、横型デバイス、例えば横型高電圧スイッチングトランジスタであり、他の具体例では、縦型デバイス（vertical device）である。幾つかの具体例では、２つのスイッチ６５、６６のために用いられるトランジスタは、実質的に同様又は同じである。
【００２８】
図１０は、図８及び図９のアセンブリの回路図を示しており、図１１は、スイッチ１６５、１６６の両方が図２〜図４のパッケージ化されたトランジスタの１つから形成されたハーフブリッジの回路図を示している。図７に示すダイオード７５、７６は、幾つかの場合、ハーフブリッジに含ませる必要があり、これらの回路図では省略しているが、ハーフブリッジに含ませることができる。スイッチ６５／１６５、６６／１６６、ＤＣグラウンド３３及びＤＣハイ電圧源３８に加えて、両方の回路は、ＤＣハイ電圧源３８とＤＣグラウンドとの間に、キャパシタ７２によって表される実質的なキャパシタンスを有する。キャパシタ７２の容量値は、ハイ側スイッチのパッケージベース２３’とヒートシンク２７’との間のキャパシタンスによって決まる。このキャパシタンスは、ハイ側スイッチのパッケージベース２３’が実質的に大きい断面積を有し、ＤＣグラウンドから離間する距離が短いために、実質的であり、この距離は、絶縁スペーサ２８の厚さである。但し、回路動作の間、何れの側のキャパシタにおいても、電圧が殆ど一定のままであるため、このキャパシタンスは、実質的なＥＭＩを引き起こさない。キャパシタ７２の実質的なキャパシタンスによって、ＤＣハイ電圧源３８は、ＤＣグラウンドに接続されたＡＣになり、この結果、ハイ電圧源３８は、ＡＣグラウンドとして振る舞い、これは、回路動作にとって有益である場合がある。この結果、ハイ側スイッチのパッケージベース２３’は、ＤＣハイ電圧源に電気的に接続されるので、ＡＣ接地される。
【００２９】
図１１の回路は、ロー側スイッチ１６５のドレイン電極とＤＣグラウンドとの間に、キャパシタ８２によって表される実質的なキャパシタンスを有する。上述のように、この実質的なキャパシタンスは、ロー側スイッチのパッケージベースがＤＣグラウンドに近接するが、電気的に接続されないために生じる。図８及び図９の構成では、ロー側スイッチ６５のパッケージベース２３は、ＤＣグラウンドに電気的に接続されるので、この構成のロー側スイッチのドレイン電極とＤＣグラウンドとの間では、実質的なキャパシタンスが生じない。キャパシタ８２は、回路動作の間のＥＭＩ又は同相モードＥＭＩを増加させることがある。したがって、図８及び図９のパッケージ構成は、スイッチ１６５、１６６のそれぞれが、図２〜図４のパッケージ化されたトランジスタの１つから形成されたハーフブリッジに比べて、ＥＭＩを低減できる。
【００３０】
図１２は、ハーフブリッジの２つのスイッチのそれぞれのための他のパッケージ構成を示しており、このパッケージ構成は、特に、２つのスイッチのそれぞれとして図２〜図４に示すパッケージ構成の１つを用いるハーフブリッジに比べて、ハーフブリッジのＥＭＩを低減又は最小化できる。図８及び図９のハーフブリッジと同様、図１２のハーフブリッジの各スイッチは、個別にパッケージ化される。図１３は、図１２のアセンブリに対応する回路図である。ここでも、図を明瞭にするために、図１２のアセンブリの幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図１２のアセンブリでは、ロー側スイッチ６５のパッケージ構成は、図８及び図９に示すロー側スイッチについて説明したパッケージ構成と同じである。但し、ハイ側スイッチ２６６の構成は異なる。
【００３１】
ここでも、ハイ側スイッチ２６６は、第２のパッケージ内に収容された第２のトランジスタを含み、第２のトランジスタは、絶縁又は半絶縁部分４４’を含み、絶縁又は半絶縁部分４４’は、絶縁又は半絶縁基板であってもよい。第２のトランジスタは、絶縁又は半絶縁部分４４’が第２のパッケージのパッケージベース２３’に隣接又は接触した状態で、第２のパッケージに直接取り付けられる。ソース電極４０’、ゲート電極４１’及びドレイン電極４２’は、全て、トランジスタの最上位の側に設けられ、すなわち、パッケージベース２３’の反対側に設けられる。ソース電極４０’は、第２のパッケージのソースリードに電気的に接続され（図示せず）、ゲート電極４１’は、第２のパッケージのゲートリードに電気的に接続され（図示せず）、ドレイン電極４２’は、第２のパッケージのドレインリードに電気的に接続されている（図示せず）。第２のトランジスタのソース電極、ゲート電極及びドレイン電極は、全て、第２のパッケージのパッケージベース２３’から電気的に分離されている。第２のパッケージのソースリード、ゲートリード及びドレインリードは、全て、第２のパッケージのパッケージベース２３’から電気的に分離されている（図示せず）。第２のパッケージのパッケージベース２３’は、ヒートシンク２７’に直接取り付けられ、ヒートシンクは、回路グラウンド又はＤＣグラウンド３３に電気的に接続され、これにより、パッケージベース２３’をＤＣグラウンドに電気的に接続することができる。ここでも、図１２に示すように、ハイ側トランジスタ２６６及びロー側トランジスタ６５は、それぞれ、個々のヒートシンク２７’、２７に取り付けることができ、又は共に単一のヒートシンクに取り付けることができる（図示せず）。幾つかの具体例では、ヒートシンク２７／２７’は、電気的に絶縁性を有する如何なる材料も実質的に含まない。ロー側スイッチのドレインは、ハイ側スイッチのソースに電気的に接続され（図示せず）、これは、第２のパッケージのソースリードを第１のパッケージのドレインリードに電気的に接続することによって達成できる。第２のパッケージのドレインリードは、ＤＣハイ電圧源に電気的に接続される（図示せず）。
【００３２】
幾つかの具体例では、図１２の第２のトランジスタは、ＩＩＩ−Ｎ  ＨＥＭＴ又はＨＦＥＴ等のＩＩＩ−Ｎデバイスである。幾つかの具体例では、第２のトランジスタは、エンハンス型デバイスである。幾つかの具体例では、第２のトランジスタは、横型高電圧スイッチングトランジスタ等の横型デバイスである。幾つかの具体例では、２つのスイッチ６５、６６のために用いられるトランジスタは、実質的に同様又は同じである。
【００３３】
図１３の回路図に示すように、図１２の構成では、ロー側トランジスタのパッケージベース２３が回路グラウンド又はＤＣグラウンドに電気的に接続されるので、図１２のアセンブリは、図１１に示すような、回路のＥＭＩを高めるキャパシタ８２がない。したがって、回路動作の間、ＥＭＩを低くすることができる。ハイ側スイッチ２６６の構成のために、ＤＣハイ電圧源と接地との間には、実質的なキャパシタンスがない（すなわち、キャパシタ７２がない）ので、ＤＣハイ電圧源３８がＡＣグラウンドになることを確実にするために、別個のキャパシタを用いて、ＤＣハイ電圧源３８及び回路グラウンドを接続する必要がある場合がある。更に、図１２では、第２のパッケージのパッケージベース２３’と、ヒートシンク２７’との間に絶縁スペーサがないので、図１２のアセンブリの回路動作の間に生成された熱は、他方の片半分のブリッジアセンブリより容易に消散される。
【００３４】
図１４は、ハーフブリッジの両方のトランジスタを収容することができる単一のパッケージを示している。この単一のパッケージは、後述するように、キャパシタ等の他のデバイスを収容することもできる。したがって、単一のパッケージは、パッケージ内に収容されるデバイスと共に、単一の電子部品を構成できる。単一のパッケージは、導電材料から形成されたパッケージベース２３、すなわち、導電性の構造部分、絶縁材料から形成されたケース２４、第１のゲートリード９１、第１のドレインリード９２、第２のゲートリード９３、第２のドレインリード９４及びパッケージベース２３に電気的に接続された第１のソースリード９０を備える。パッケージベース２３は、ヒートシンク２７に直接取り付けることができ、これにより、パッケージベース２３及びヒートシンク２７は、電気的及び熱的に接触する。ヒートシンク２７は、回路グラウンド又はＤＣグラウンドであってもよく、又はヒートシンク２７が接地されるように回路グラウンド又はＤＣグラウンドに電気的に接続してもよい。
【００３５】
図１５及び図１６は、図１４の単一のパッケージ内に収容された２つのトランジスタの構成を示している。ここでも、図を明瞭にするために、図１５及び図１６のトランジスタ配置の幾つかの特徴は、図面には示していないが、これらの特徴についても後に説明する。図１５に示すように、ロー側スイッチ３６５及びハイ側スイッチ３６６は、何れもトランジスタであり、それぞれ、絶縁又は半絶縁基板等の絶縁又は半絶縁部分４４／４４’を含むことができる。トランジスタは、横型デバイスであってもよく、例えば、ソース電極４０／４０’、ゲート電極４１／４１’及びドレイン電極４２／４２’を含むＩＩＩ−Ｎ  ＨＥＭＴであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、何れも、絶縁又は半絶縁部分４４／４４’が第２のパッケージのパッケージベース２３に隣接又は接触した状態で、第２のパッケージに直接取り付けることができる。ロー側スイッチ３６５のソース４０は、パッケージベース２３に電気的に接続され、これによって、ソース４０は、（図１４に示す）パッケージの第１のソースリード９０に電気的に接続される。ロー側スイッチ３６５のゲート４１は、パッケージの第１のゲートリード９１に電気的に接続される（図示せず）。ハイ側スイッチ３６６のゲート４１’は、パッケージの第２のゲートリード９３に電気的に接続される（図示せず）。ハイ側スイッチ３６６のドレイン４２’は、パッケージの第２のドレインリード９４に電気的に接続される（図示せず）。ロー側スイッチ３６５のドレイン４２及びハイ側スイッチ３６６のソース４０’は、共にパッケージの第１のドレインリード９２に電気的に接続される（図示せず）。したがってロー側スイッチ３６５のドレイン４２及びハイ側スイッチ３６６のソース４０’は、互いに電気的に接続される。
【００３６】
ハイ側スイッチ３６６のドレイン４２’は、キャパシタ７６の端子にも電気的に接続され、キャパシタ７６は、ドレイン４２’に接続された端子と反対側の端子をパッケージベース２３に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ７６は、図１０の回路図に示すキャパシタ７２と同じ役割を果たすことができる。図１５の構成は、特に、２つのトランジスタのそれぞれが専用のパッケージ内に収容される構成と比べて、ハーフブリッジの製造プロセスを単純化できる。更に、パッケージにキャパシタ７６を設けることによって、回路ＡＣグラウンド（図１０の３３、３８）と出力ノード（図１０の７８）との間の寄生インダクタンスを低減することができる。
【００３７】
図１６の構成は、２つのトランジスタ３６５’、３６６’が共通の絶縁又は半絶縁部分４４、例えば、絶縁又は半絶縁基板上に形成され、２つのトランジスタが共通のアクティブデバイス層４３を共有できる点を除いて、図１５のものと同様である。ここでも、ロー側スイッチのドレイン及びハイ側スイッチのソースは、単一の電極９６から形成できる。トランジスタは、何れも、ＩＩＩ−Ｎ  ＨＥＭＴ等の横型デバイスであってもよい。トランジスタは、高電圧スイッチングトランジスタであってもよい。トランジスタは、共通の絶縁又は半絶縁部分４４がパッケージベース２３に隣接又は接触した状態で、パッケージベース２３に直接取り付けることができる。ロー側スイッチのソース４０は、パッケージベース２３に電気的に接続することができ、この結果、ソース４０は、パッケージの第１のソースリード９０に電気的に接続される（図１４参照）。ロー側スイッチのゲート４１は、パッケージの第１のゲートリード９１に電気的に接続することができる（接続は図示していない）。ハイ側スイッチのゲート４１’は、パッケージの第２のゲートリード９３に電気的に接続することができる（接続は図示していない）。ハイ側スイッチのドレイン４２’は、パッケージの第２のドレインリード９４に電気的に接続することができる（接続は図示していない）。電極９６は、ロー側スイッチのドレイン及びハイ側スイッチのソースの両方であり、パッケージの第１のドレインリード９２に電気的に接続することができる（接続は図示していない）。また、ハイ側スイッチのドレイン４２’は、キャパシタ７６の端子に電気的に接続することができ、キャパシタ７６は、反対側の端子をパッケージベース２３に電気的に接続した状態で、パッケージに取り付けることができる。キャパシタ７６は、図１０の回路図に示すキャパシタ７２と同じ役割を果たすことができる。図１４の構成に比べて、この構成は、製造プロセスを更に単純化できる。
【００３８】
これまで、幾つかの具体例について説明した。但し、本発明の精神及び範囲から逸脱することなく、様々な変更を行うことができる。したがって、他の実施例も特許請求の範囲に含まれる。
【図１】
0005883392.tif 000002
【図２】
0005883392.tif 000003
【図３】
0005883392.tif 000004
【図４】
0005883392.tif 000005
【図５】
0005883392.tif 000006
【図６】
0005883392.tif 000007
【図７】
0005883392.tif 000008
【図８】
0005883392.tif 000009
【図９】
0005883392.tif 000010
【図１０】
0005883392.tif 000011
【図１１】
0005883392.tif 000012
【図１２】
0005883392.tif 000013
【図１３】
0005883392.tif 000014
【図１４】
0005883392.tif 000015
【図１５】
0005883392.tif 000016
【図１６】
0005883392.tif 000017