(57)【特許請求の範囲】
【請求項１】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６、１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
前記第２の主表面領域において集積される補償層（２８；５２；６４）を有する、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）によってもたらされる前記第２の主表面領域の表面拡張（３８；４２）の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）によってもたらされる前記第１の主表面領域の表面拡張（３４；３６）の少なくとも３０％に相当し、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記基板に短絡されている、
集積キャパシタ。
【請求項２】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記誘電層（１８；６８）と前記基板（１６；１６’）の間の機械的張力によって誘発される前記基板（１６；１６’）の変形が減少するように、前記補償層（２８；５２；６４）と前記基板（１６；１６’）の間の材料的張力に基づいて、前記基板（１６；１６’）における前記誘電層（１８；６８）と前記基板（１６；１６’）間の材料的張力を少なくとも部分的に補償するように実装される、請求項１に記載の集積キャパシタ。
【請求項３】
前記第１の主表面領域の表面拡張（３４；３６）は、前記誘電層（１８；６８）によってカバーされる前記キャパシタ構造（１２；１２‐１；１２‐２）の領域に関係し、前記第２の主表面領域の表面拡張（３８；４２）は、前記補償層（２８；５２；６４）によってカバーされる前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の領域に関係する、請求項１または２に記載の集積キャパシタ。
【請求項４】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６；１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
補償層（２８；５２；６４）を有する補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）であって、前記第２の主表面領域において集積される、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記誘電層（１８；６８）と前記基板（１６；１６’）の間の機械的張力によって誘発される前記基板（１６；１６’）の変形が減少するように、前記補償層（２８；５２；６４）と前記基板（１６；１６’）の間の材料的張力に基づいて、前記基板（１６；１６’）における前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力を少なくとも部分的に補償するように実装され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記基板に短絡されている、
集積キャパシタ。
【請求項５】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）によってもたらされる前記第２の主表面領域の表面拡張（３８；４２）の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）によってもたらされる前記第１の主表面領域の表面拡張（３４；３６）の少なくとも３０％に相当する、請求項４に記載の集積キャパシタ。
【請求項６】
前記第１の主表面領域の表面拡張（３４；３６）は、前記誘電層（１８；６８）によってカバーされる前記キャパシタ構造（１２；１２‐１；１２‐２）の領域に関係し、前記第２の主表面領域の表面拡張（３８；４２）は、前記補償層（２８；５２；６４）によってカバーされる前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の領域に関係する、請求項５に記載の集積キャパシタ。
【請求項７】
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍ以上の厚さを備える、または前記誘電層（１８；６８）は、２８０ｎｍ以上の等価酸化物の厚さ（ＥＯＴ）を備える、請求項１〜６のいずれかに記載の集積キャパシタ。
【請求項８】
第１の電極端子（２６ａ）が前記キャパシタ構造（１２；１２‐１；１２‐２）に配置され、第２の電極端子（２６ｂ）が前記基板（１６；１６’）に配置される、請求項１〜７のいずれかに記載の集積キャパシタ。
【請求項９】
前記キャパシタ構造（１２；１２‐１；１２‐２）は、複数のホールによるホール構造、複数の溝によるトレンチ構造、複数のカラムによるカラム構造、またはリング構造を備える、請求項１〜８のいずれかに記載の集積キャパシタ。
【請求項１０】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、複数のホールによるホール構造、複数の溝によるトレンチ構造、複数のカラムによるカラム構造、またはリング構造を備える、請求項１〜９のいずれかに記載の集積キャパシタ。
【請求項１１】
前記第１の主表面領域における前記キャパシタ構造（１２；１２‐１；１２‐２）および前記第２の主表面領域における前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記基板（１６；１６’）において互いに反対側に配置され、公差範囲内で等しく実装される、請求項１〜１０のいずれかに記載の集積キャパシタ。
【請求項１２】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６、１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
前記第２の主表面領域において集積される補償層（２８；５２；６４）を有する、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）によってもたらされる前記第２の主表面領域の表面拡張（３８；４２）の比率は、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの前記第１の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記キャパシタ構造（１２；１２‐１；１２‐２）によってもたらされる前記第１の主表面領域の表面拡張（３４；３６）の少なくとも３０％に相当し、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の構造体は、前記キャパシタ構造（１２；１２‐１；１２‐２）の構造体に対して側方にオフセットして配置され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記基板に短絡されている、
集積キャパシタ。
【請求項１３】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力によって誘発される前記基板（１６；１６’）の変形が減少するように、前記補償層（２８；５２；６４）と前記基板（１６；１６’）の間の材料的張力に基づいて、前記基板（１６；１６’）における前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力を少なくとも部分的に補償するように実装される、請求項１２に記載の集積キャパシタ。
【請求項１４】
前記第１の主表面領域の表面拡張（３４；３６）は、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの前記第１の主表面領域における前記基板（１６、１６’）の理論上の表面と、前記誘電層（１８；６８）によってカバーされる前記キャパシタ構造（１２；１２‐１；１２‐２）の領域に関係し、前記第２の主表面領域の表面拡張（３８；４２）は、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６、１６’）の理論上の表面と、前記補償層（２８；５２；６４）によってカバーされる前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の領域に関係する、請求項１２または１３に記載の集積キャパシタ。
【請求項１５】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６；１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
補償層（２８；５２；６４）を有する補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）であって、前記第２の主表面領域において集積される、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力によって誘発される前記基板（１６；１６’）の変形が減少するように、前記補償層（２８；５２；６４）と前記基板（１６；１６’）の間の材料的張力に基づいて、前記基板（１６；１６’）における前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力を少なくとも部分的に補償するように実装され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の構造体は、前記キャパシタ構造（１２；１２‐１；１２‐２）の構造体に対して側方にオフセットして配置され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記基板に短絡されている、
集積キャパシタ。
【請求項１６】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６；１６’）の理論上の表面に関して、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）によってもたらされる前記第２の主表面領域の表面拡張（３８；４２）の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの前記第１の主表面領域における前記基板（１６；１６’）の理論上の表面に関して、前記キャパシタ構造（１２；１２‐１；１２‐２）によってもたらされる前記第１の主表面領域の表面拡張（３４；３６）の少なくとも３０％に相当する、請求項１５に記載の集積キャパシタ。
【請求項１７】
前記第１の主表面領域の表面拡張（３４；３６）は、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの前記第１の主表面領域における前記基板（１６、１６’）の理論上の表面と、前記誘電層（１８；６８）によってカバーされる前記キャパシタ構造（１２；１２‐１；１２‐２）の領域に関係し、前記第２の主表面領域の表面拡張（３８；４２）は、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６、１６’）の理論上の表面と、前記補償層（２８；５２；６４）によってカバーされる前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の領域に関係する、請求項１５に記載の集積キャパシタ。
【請求項１８】
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍ以上の厚さを備える、または前記誘電層（１８；６８）は、二酸化シリコンに関して２８０ｎｍ以上の等価酸化物の厚さ（ＥＯＴ）を備える、請求項１２〜１７のいずれかに記載の集積キャパシタ。
【請求項１９】
パワーモジュールにおける、またはパッケージ化された半導体デバイスにおける、請求項１〜１８のいずれかに記載の集積キャパシタの使用。
【請求項２０】
前記パワーモジュールまたは前記パッケージ化された半導体デバイス内で、前記集積キャパシタがダンピング要素またはカップリングキャパシタとして実装される、請求項１９に記載の集積キャパシタの使用。
【請求項２１】
前記集積キャパシタによる前記パワーモジュールまたは前記パッケージ化された半導体デバイスは、回路網から電気エネルギーを吸収するためにエネルギー源に接続されている、請求項１９または２０に記載の集積キャパシタの使用。
【請求項２２】
共通パッケージにおいて半導体デバイスを備える、請求項１〜１１のいずれかに記載の集積キャパシタの使用。
【請求項２３】
集積キャパシタを製造する方法であって、
基板に、第１の主表面領域および対向する第２の主表面領域を提供するステップと、
前記第１の主表面領域において、誘電層を有するキャパシタ構造を形成するステップと、
前記第２の主表面領域において、補償層を有する補償構造を形成するステップと、
を備え、
前記補償構造によってもたらされる前記第２の主表面領域の表面拡張の比率が、前記キャパシタ構造によってもたらされる前記第１の主表面領域の表面拡張の少なくとも３０％に相当し、
前記補償構造は、前記誘電層と前記基板の間の機械的張力によって誘発される前記基板の変形が減少するように、前記補償層と前記基板の間の材料的張力に基づいて、前記基板における前記誘電層と前記基板の間の材料的張力を少なくとも部分的に補償するように実装され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）を前記基板に短絡するステップを備える、
集積キャパシタを製造する方法。
【請求項２４】
集積キャパシタを製造する方法であって、
基板に、第１の主表面領域および対向する第２の主表面領域を提供するステップと、
前記第１の主表面領域において、誘電層を有するキャパシタ構造を形成するステップと、
前記第２の主表面領域において、補償層を有する補償構造を形成するステップであって、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の構造体が前記キャパシタ構造（１２；１２‐１；１２‐２）の構造体に対して側方にオフセットして形成されるように、補償構造を形成するステップと、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記補償構造によってもたらされる前記第２の主表面領域の表面拡張の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの第１の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記キャパシタ構造によってもたらされる前記第１の主表面領域の表面拡張の少なくとも３０％に相当し、
前記補償構造は、前記誘電層と前記基板の間の機械的張力によって誘発される前記基板の変形が減少するように、前記補償層と前記基板の間の材料的張力に基づいて、前記基板における前記誘電層と前記基板の間の材料的張力を少なくとも部分的に補償するように実装され、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）を前記基板に短絡するステップを備える、
集積キャパシタを製造する方法。
【請求項２５】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６、１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
前記第２の主表面領域において集積される補償層（２８；５２；６４）を有する、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）によってもたらされる前記第２の主表面領域の表面拡張（３８；４２）の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）によってもたらされる前記第１の主表面領域の表面拡張（３４；３６）の少なくとも３０％に相当し、
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍを超える厚さを備える、
集積キャパシタ。
【請求項２６】
第１の主表面領域および対向する第２の主表面領域を有する、基板（１６；１６’）と、
誘電層（１８；６８）を有するキャパシタ構造（１２；１２‐１；１２‐２）であって、前記第１の主表面領域において集積される、キャパシタ構造（１２；１２‐１；１２‐２）と、
補償層（２８；５２；６４）を有する補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）であって、前記第２の主表面領域において集積される、補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）と、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記誘電層（１８；６８）と前記基板（１６；１６’）の間の機械的張力によって誘発される前記基板（１６；１６’）の変形が減少するように、前記補償層（２８；５２；６４）と前記基板（１６；１６’）の間の材料的張力に基づいて、前記基板（１６；１６’）における前記誘電層（１８；６８）と前記基板（１６；１６’）の間の材料的張力を少なくとも部分的に補償するように実装され、
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍを超える厚さを備える、
集積キャパシタ。
【請求項２７】
前記誘電層（１８；６８）は、２８０ｎｍを超える等価酸化物の厚さ（ＥＯＴ）を備える、請求項２５または２６に記載の集積キャパシタ。
【請求項２８】
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）は、前記補償層（２８；５２；６４）によって前記基板（１６；１６’）から分離された補償材料（４８）を備える、請求項２５〜２７のいずれかに記載の集積キャパシタ。
【請求項２９】
第１の電極端子（２６ａ）が前記キャパシタ構造（１２；１２‐１；１２‐２）に配置され、第２の電極端子（２６ｂ）が前記基板（１６；１６’）に配置され、第３の電極端子（２６ｃ）が前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）に配置される、請求項２８に記載の集積キャパシタ。
【請求項３０】
前記補償材料（４８）と前記キャパシタ構造（１２；１２‐１；１２‐２）における電極材料（２２）は同一材料を備える、または前記誘電層（１８；６８）と前記補償層（２８；５２；６４）は同一材料を備える、請求項２５〜２９のいずれかに記載の集積キャパシタ。
【請求項３１】
集積キャパシタを製造する方法であって、
基板に、第１の主表面領域および対向する第２の主表面領域を提供するステップと、
前記第１の主表面領域において、誘電層を有するキャパシタ構造を形成するステップと、
前記第２の主表面領域において、補償層を有する補償構造を形成するステップと、
を備え、
前記補償構造によってもたらされる前記第２の主表面領域の表面拡張の比率が、前記キャパシタ構造によってもたらされる前記第１の主表面領域の表面拡張の少なくとも３０％に相当し、
前記補償構造は、前記誘電層と前記基板の間の機械的張力によって誘発される前記基板の変形が減少するように、前記補償層と前記基板の間の材料的張力に基づいて、前記基板における前記誘電層と前記基板の間の材料的張力を少なくとも部分的に補償するように実装され、
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍを超える厚さを備えるように形成された、
集積キャパシタを製造する方法。
【請求項３２】
集積キャパシタを製造する方法であって、
基板に、第１の主表面領域および対向する第２の主表面領域を提供するステップと、
前記第１の主表面領域において、誘電層を有するキャパシタ構造を形成するステップと、
前記第２の主表面領域において、補償層を有する補償構造を形成するステップであって、前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）の構造体が前記キャパシタ構造（１２；１２‐１；１２‐２）の構造体に対して側方にオフセットして形成されるように、補償構造を形成するステップと、
を備え、
前記補償構造（１４；１４‐１；１４‐２；４６；５４；５６；５８；６２）が不在のときの前記第２の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記補償構造によってもたらされる前記第２の主表面領域の表面拡張の比率が、前記キャパシタ構造（１２；１２‐１；１２‐２）が不在のときの第１の主表面領域における前記基板（１６、１６’）の理論上の表面に関して、前記キャパシタ構造によってもたらされる前記第１の主表面領域の表面拡張の少なくとも３０％に相当し、
前記補償構造は、前記誘電層と前記基板の間の機械的張力によって誘発される前記基板の変形が減少するように、前記補償層と前記基板の間の材料的張力に基づいて、前記基板における前記誘電層と前記基板の間の材料的張力を少なくとも部分的に補償するように実装され、
前記誘電層（１８；６８）は、窒化シリコンを含み、５００ｎｍを超える厚さを備えるように形成された、
集積キャパシタを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ構造と補償構造とを有する集積された電気キャパシタおよびそれを製造する方法に関する。特に、本発明は、パワーエレクトロ二クスアプリケーションのために両側に組み立てられたトレンチキャパシタに関する。
【背景技術】
【０００２】
集積回路の組立プロセスにおいて、半導体材料に機械的張力が生ずる可能性があり、それが（例えば、ウェハの曲げによって）製造プロセス自体に干渉するまたは影響を及ぼす可能性があり、またはスプリアスとして集積回路の電気特性に影響を及ぼす可能性がある。例えば堆積された絶縁層（例えば誘電体）の構造体および厚さと、基板（ウェハ）の半導体材料において結果として生じる機械的張力の間には、しばしば関連性がある。
【０００３】
この問題は、特にパワーエレクトロ二クスアプリケーションのために集積された構造化トレンチキャパシタにおいて生じ、それにより高電圧アプリケーションに対するこのような集積キャパシタの結果として生じる動作電圧も制限される、または堆積された誘電体の得られる層厚および／または均一性が得られる高電圧動作範囲に対する制限量になる。
【０００４】
電気回路の集積度を増やすために、例えばホールまたはトレンチ構造によるキャパシタ表面の拡張は不可欠である。
【０００５】
６００Ｖ以上の範囲の高動作電圧に対してトレンチまたはホール構造によるモノリシック的に集積された３Ｄキャパシタにおける機械的張力は、誘電層の製造または堆積の後に非常に高くなる、すなわちその結果誘電層の機械的ダメージが生ずる可能性がある。誘電層、例えば酸化物を堆積させることは、部分的に１０００℃を越える温度で実行される。熱酸化の後、基板、例えばシリコンのような半導体基板の冷却の間、基板と堆積された誘電層の間、例えばシリコンと二酸化シリコンの間の異なる熱膨張係数によって、熱的張力が生ずる。二酸化シリコン（ＳｉＯ2）は、例えば約５．６×１０-7Ｋ-1の熱膨張係数を有するが、一方で、シリコンは、約２．６×１０-6Ｋ-1の熱膨張係数を有する。従って、冷却の間、シリコン基板は、その上に堆積されたシリコン酸化層より大きな範囲でその体積が減り、誘電層を形成する。これは、基板および／または誘電層において、材料的張力および変形（チルティング）に結果としてなる可能性がある。
【０００６】
あるいは、または加えて、異なる格子構造および体積膨張による二酸化シリコン層と基板の間の固有のミスマッチは、更なる材料的張力に結果としてなる可能性がある。基板、例えば半導体基板の結果として生じる曲げは、それ以上処理することができない、または絶縁層が「ブレークアップ」し、絶縁効果を失うという影響を及ぼす可能性がある。このような場合、キャパシタの降伏電圧（キャパシタにおいて抵抗降下が生じ、キャパシタにおける電圧降下‐短絡‐に結果としてなる）が、動作電圧以下に落ちる可能性がある。動作電圧を増加させるために、誘電層の層厚を増やすことによって、機械的張力が同時に増加する。シリコンウェハにおける変形は、例えば変形が真空を生成するための気密度を妨げることから、例えばアップテークおよび／またはチャック、例えば製造ラインにおける固定のための真空チャックによって、ウェハをもはや受け取ることができないという影響を及ぼし、それ故に更に処理することができないという可能性がある。あるいは、または加えて、曲がったウェハは正しく露光されないので、曲げに基づいてプレーナ表面に対して設計されたフォトリトグラフ（例えばウェハの上部または底部の照射）が妨げられる。
【０００７】
このように、これまで、６００Ｖ以上の動作電圧を有するモノリシックキャパシタは、量産に適した方法で実現することができなかった。６００Ｖ前後の動作電圧に対するモノリシックキャパシタにおいてさえ、半導体技術プロセスによる更なる処理において、誘電体の堆積の後の機械的ストレスによって再三問題点が生ずる。このように、これまで、これらの動作電圧に対してほとんどの場合にセラミックまたは薄膜キャパシタが用いられていた。
【０００８】
モノリシック的に集積されたトレンチキャパシタおよびＲＣスナバ（レジスタ（Ｒ）‐キャパシタ（Ｃ））、すなわち図８に示されるような構造を有する３Ｄダンピングデバイスは、機械的機能を有する構造なしに、構造化されたスライスの前部とスライスの後部を備える。この点に関して、例えば、特許文献１が参照される。
【０００９】
２００Ｖと６００Ｖの間の電圧範囲におけるキャパシタおよびＲＣデバイスの半導体技術および信頼性は、非特許文献１，２，３において詳細に記載されている。
【００１０】
その他に、非特許文献４に記載されているように、キャパシタが、異なるアプリケーションおよび動作電圧に対して、モノリシック集積化によって既に製造されている。
【００１１】
回路および集積デバイスにおいてセラミックまたは薄膜のキャパシタのアレイを省略することができ、それぞれの回路が、よりコンパクトな方法で、すなわち高い集積密度で実装することができるように、集積回路および高電圧アプリケーションにおいて使用可能な大量生産に適し、例えば６００Ｖ以上、８００Ｖ以上または１０００Ｖ以上のより高い動作電圧で動作することができる集積キャパシタが望ましい。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許７７３８２２６号公報
【非特許文献】
【００１３】
【非特許文献１】J. vom Dorp, T. Erlbacher, A.J. Bauer, H. Ryssel, L. Frey, .Dielectric layers suitable for high voltage integrated trench capacitors“, J. Vac. Sci. Technol. B 29(1), 01AB04, (2011)
【非特許文献２】T. Erlbacher, H. Schwarzmann, A.J. Bauer, .Improving module performance and reliability in power electronic applications by monolithic integration of RC-snubbers“, Proc.Internat. Symp. On Power Semicond. Dev. & ICs (ISPSD), Brugge, 283-286
【非特許文献３】J. vom Dorp. T. Erlbacher, V. Lorentz, A.J. Bauer, H. Ryssel, L. Frey, .Integrierbare Bauelemente zur Erhohung der Betriebssicherheit elektronischer Systemkomponenten im Automobil“, Automotive meets Electronics 2010, Dortmund S. 72-77
【非特許文献４】Hakim et al.; .Nonlinear capacitors integration“, Proc. Internat. Semiconductor Conference 2000, Sinaia, S. 303-306 vol. 1
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従って、本発明の目的は、より高い動作電圧で動作することができる集積キャパシタおよびそれを製造する方法を提供することである。
【課題を解決するための手段】
【００１５】
この目的は、独立請求項の主題によって解決される。更なる発明の展開は、従属請求項において定義される。
【００１６】
本発明の中心的な思想は、基板の変形が減少し、従って誘電層を、冷却の間に機械的なダメージを示すことなく、以前よりも厚いおよび／または均一な方法で実装することができるように、キャパシタ構造が誘電層によって集積された主表面領域の反対側に配置された主表面領域上の補償層による補償構造によって、製造に関係する機械的張力、例えば基板の変形の影響を補償することができるようにしたことである。より厚い誘電層は、このような集積キャパシタのより高い動作電圧を可能にする。
【００１７】
本発明の実施形態は、第１の主表面領域、例えばウェハの上部または底部と、対向するまたは反対の第２の主表面領域、例えばウェハの底部または上部とを有する基板による集積キャパシタを提供する。キャパシタ構造、例えば誘電層によるホールまたはトレンチ構造は、第１の主表面領域において集積される。補償層による補償構造は、第２の主表面領域において集積される。キャパシタ構造および補償構造は、それぞれ第１または第２の主表面領域の表面拡張をもたらすように実装される。補償構造の表面拡張は、キャパシタ構造によってもたらされる表面拡張の少なくとも３０％である。ホール構造は、片側に開いたキャビティ（窪み）または凹部と称することができる。
【００１８】
この実施形態の利点は、より高い動作電圧を可能とするように、基板の変形が減少し、誘電層がより少ないダメージを示すまたは全くダメージを示さずおよび／またはより大きな層厚で実装することができるように、材料変形に対してキャパシタ構造において誘電層によって基板に誘起される機械的張力を相殺する補償構造において、補償層の表面拡張によって、機械的張力を基板に誘起することができることである。
【００１９】
更なる実施形態は、第１の電極端子がキャパシタ構造に配置され、第２の電極端子が基板に配置され、更に第３の電極端子が補償構造に配置された集積キャパシタを提供する。補償構造は、補償層によって基板から分離された補償材料を備える。
【００２０】
この実施形態の利点は、補償構造自体が電気回路において更なる静電容量として用いることができることである。これは、第２の電極端子の形でセンタータップによって直列に結合された２つの静電容量としての集積キャパシタの使用を可能にする。電圧のタッピングは、主表面領域および／またはセンタータップ上で行うことができる。
【００２１】
更なる実施形態は、補償構造がホール構造、トレンチ構造、カラム構造またはリング構造またはこれらの要素の少なくとも２つの組合せを備える集積キャパシタを提供する。
【００２２】
これらの実施形態の利点は、材料の変形を更に減らすため、第１の主表面領域と第２の主表面領域の表面拡張の比率ならびに基板の機械的安定度に影響を及ぼすために、補償構造をキャパシタ構造に適合させることができることである。
【００２３】
代替の実施形態は、補償構造が、基板の中立素分または中心線が対称中心線を形成するように、幾何学上または地形上、例えばトレンチの幅、ホールの直径または補償構造の深さについて、公差範囲内でキャパシタ構造と同じ方法で実装され、キャパシタ構造の反対側に配置され、キャパシタ構造と補償構造が対称中心線に対して対称に構成された集積キャパシタを提供する。言い換えれば、補償構造は、第２の主表面領域において、キャパシタ構造の投影とすることができ、例えば、側方にシフトすることができる。公差範囲はシフトの距離を含むことができる。あるいは、または加えて、公差範囲は、異なる深さの補償とキャパシタ構造を備えることができる、または製造プロセスの公差によって影響される可能性がある。
【００２４】
補償とキャパシタ構造の対称配列は、基板における変形の増加した補償に結果としてなることができる。
【００２５】
更なる実施形態は、ダンピング要素のような、パワーモジュールにおける集積キャパシタの使用に関する。
【００２６】
この実施形態の利点は、このような使用がパワーモジュールの構造上のサイズの減少および／または動作電圧の増加を可能とすることである。
【００２７】
更なる有利な実施形態は、従属クレームの主題である。
【００２８】
本発明の好ましい実施形態は、以下の添付図面を参照して更に詳細に述べられる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態にかかる、キャパシタ構造および補償構造を有する集積キャパシタの概略断面図の断面を示す。
【図２ａ】本発明の一実施形態にかかる、図１に記述された第１の主表面領域の断面の概略平面図を示す。
【図２ｂ】本発明の一実施形態にかかる、図２ａのキャパシタ構造のホールに対して、補償構造のホールがｙ方向において距離を置いてシフトされた図２ａにかかる集積キャパシタの断面の概略平面図を示す。
【図３】本発明の一実施形態にかかる、キャパシタの機能が第２の主表面領域に実装される集積キャパシタの断面の概略断面図を示す。
【図４】本発明の一実施形態にかかる、Ｖ字形の構造体を有する集積キャパシタと補償構造の断面の概略側面図を示す。
【図５】本発明の一実施形態にかかる、Ｕ字形の補償構造を有する集積キャパシタの断面の概略側面図を示す。
【図６】本発明の一実施形態にかかる、カラム構造として実装されたモノリシック基板と補償構造を有する集積キャパシタの断面の概略側面図を示す。
【図７】本発明の一実施形態にかかる、トレンチ構造として実装されたキャパシタ構造と補償構造を有する集積キャパシタの部分の概略斜視図を示す。
【図８】従来技術にかかる構造化されたスライスの前部と補償構造のないスライスの後部を有するモノリシック的に集積されたトレンチキャパシタまたはＲＣスナバの概略側面図を示す。
【発明を実施するための形態】
【００３０】
以下において、本発明の実施形態が図面を参照して詳細に述べられる前に、異なる図において同一である、機能的に等しい、または等しい、要素、目的および／または構造は、同じ参照符号で提供され、異なる実施形態において図示されるこれらの要素の記載は、互いに交換可能であるまたは適用することができることに留意されたい。
【００３１】
図１は、キャパシタ構造１２と補償構造１４を有する集積キャパシタ１０の概略側面図の断面を示す。断面は、例えば、複数の集積キャパシタ１０が形成される基板の一部とすることができる。キャパシタ構造１２は、基板１６の第１の主表面領域において集積される。基板１６は、例えば、シリコンに基づくまたはシリコンの半導体材料または半導体基板であって、複数のキャパシタが形成されるウェハとして実装することができる。基板は、１つまたはいくつかの集積キャパシタについて、モノリシック、すなわち一体のおよび／または単一の結晶とすることができる。
【００３２】
補償構造１４は、第１の主表面領域の反対側に配置される基板１６の第２の主表面領域において集積される。基板１６が、例えば上部、底部、および上部と底部の間の接続としての側面領域を有するウェハである場合、第１の主表面領域はウェハの上部または底部とすることができ、第２の主表面領域はウェハの両側の残りとすることができる。
【００３３】
キャパシタ構造１２は、基板１６に配置される誘電層１８を備える。誘電層１８は、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）または他の電気的絶縁材料を備えることができ、および／またはそれらの中で形成することができる。
【００３４】
更に、集積キャパシタ１０は、キャパシタ構造１２に導入される電極材料２２を含む。電極材料２２は、第１のキャパシタ電極を形成するため電気的に伝導である。電気伝導層２４、例えばアルミニウム、銅または金は、電極材料２２に配置される。第１の電極端子２６ａは、電気伝導層に配置される。第１の電極端子２６ａは、例えば、接着、はんだまたはクランプの接点として実装することができ、電圧を提供するために実装される。あるいは、第１の電極端子２６ａは、電極材料に接続することもできる。簡単に言えば、電気伝導層２４（前部の金属皮膜）は電極材料２２（前部の電極）に配置され、同じものが誘電層１８（誘電体）に配置され、電気伝導層４４（後部の金属皮膜）は部分的に基板１６と接触する。基板１６と電極材料２２の間の電位差は、電気チャージの作用と電気キャパシタの形成に結果としてなる。増加した層厚３２は、キャパシタの減少した静電容量と増加した降伏電圧に結果としてなり、増加したキャパシタ表面は、電気キャパシタの増加した静電容量になる。
【００３５】
基板１６は、第２の電極端子２６ｂを備える。第２の電極端子２６ｂは、例えば、接着、はんだまたはクランプの接点として実装することができ、電圧を提供し、この電圧を基板に伝送するために実装される。第１の電極端子２６ａと第２の電極端子２６ｂの間に電圧を印加することは、電気伝導層２４または電極材料と基板１６の間の電気キャパシタの形成に結果としてなり、同様に、プレーナ実装に対する、すなわちプレーナキャパシタ構造１２の不在に対する、表面がキャパシタ構造１２によって拡張される平面キャパシタの形成に結果としてなる。誘電層１８は、電極材料２２を基板１６から分離するため、すなわち電気的に絶縁するために実装される。電気伝導層２４は、電極材料２２と同じ材料を完全にまたは部分的に備えることができる。電極材料２２と電気伝導層２４は、一体的に形成することができる。
【００３６】
補償構造１４は、補償材料２８を含む。補償材料２８は、いかなる材料とすることもできる。誘電層１８が基板１６より低い熱膨張係数を有するとき、補償材料２８は、基板１６より低い熱膨張係数を有することができる。あるいは、補償材料は、誘電層１８が基板１６より高い熱膨張係数を有するとき、基板１６より高い熱膨張係数を有することができる。例えば、補償材料２８は、例えば蒸着により堆積されるシリコンまたは他の材料を主成分とした酸化物または窒化物とすることができ、基板１６についての熱膨張に関して、誘電層１８および基板１６の冷却の間、誘電層１８と同様にふるまう。
【００３７】
冷却の間、機械的張力（応力）が、とりわけ誘電層１８と基板１６の間の熱膨張および／またはグリッドオフセットにより、基板１６において誘発される。同時に、同上の作用に基づく電圧が、補償層２８と基板１６との間で誘発される。
【００３８】
変形、例えば誘電層１８と基板１６の間の材料的張力によって生じる基板１６の曲げは、補償層２８と基板１６の間の変形または材料的張力によって減少する。簡単に言えば、全体の変形が減少するように、２つの逆の（または相殺する）変形力が基板１６に誘発される。これにより、誘電層のダメージが減少するまたは防止されるように、例えば、誘電層１８が小さい変形を経験したときから、誘電層１８の層厚３２を拡張することができる、または基板１６または誘電層１８の許容可能な変形または許容可能な材料応力が得られるまで、現在利用可能な集積キャパシタについて拡張された厚さ３２を堆積することができる。拡張された厚さ３２は、結果として誘電層１８の増加した降伏電圧になることができ、それ故に第１の端子２６ａと第２の端子２６ｂの間に印加することができる集積キャパシタ１０の増加した動作電圧になることができる。
【００３９】
第１の主表面領域の表面拡張は、基板表面３４によって定義されるような基板表面の、キャパシタ構造１２の不在に結果としてなり制限表面３６として点線で示される理論上の基板表面に対する比率によって記述することができる。第１の主表面領域における表面拡張は、集積キャパシタ１０の静電容量の増加に結果としてなる。第１の主表面領域において拡張された基板表面、すなわち誘電層１８によってカバーされる拡張された表面における誘電層１８の配置は、キャパシタ構造１２によって基板１６に導入される機械的張力の増加に結果としてなる。
【００４０】
補償構造１４は、基板表面３８によって定義される第２の主表面領域における基板表面の、制限表面４２として点線で示されるような補償構造が不在の場合の第２の主表面領域における基板１６の理論上の表面に対する比率によって記述することができる第２の主表面領域における表面拡張をもたらす。これは、第１の主表面領域の表面拡張が誘電層によってカバーされるキャパシタ構造の領域に関係し、更に、第２の主表面領域の表面拡張が補償層によってカバーされる補償構造の領域に関係することを意味する。それぞれの領域制限は、誘電層または補償層によってカバーされる領域である。
【００４１】
第２の主表面領域の表面拡張は、第１の主表面領域における表面拡張の少なくとも３０％である。第２の主表面領域の表面拡張は、より大きくすることもでき、例えば、誘電層１８の意図された層厚３２に依存することもできる。より簡単に言えば、誘電層１８の所望の高い層厚３２に対して、第２の主表面領域のより大きな表面拡張を、生じている変形を減少させるまたは補償するために用いることができる。補償層２８は、断面において異なる厚さを備えることができる。例えば、補償層の第１の断面の層厚４１は、第２の断面の層厚４３と同じでない。層厚４１と４３は、同じとすることもできる。あるいは、または加えて、層厚３２、４１および／または４３は同じとするまたは異なることができる。
【００４２】
誘電層１８と補償層２８は、同じ材料で形成することができる、または同じ材料を含むことができる。例えば、基板１６を有するウェハを処理するとき、キャパシタ構造１２と補償構造１４の構造体は、例えばエッチングプロセスによって形成することができ、誘電層１８と補償層２８は、例えば気相化によって１つのプロセスステップの間に、同時に堆積させることができる。あるいは、誘電層１８および／または補償層２８は、熱酸化による、または例えば化学気相成長（ＣＶＤ）によるコーティング方法によって堆積させることができる。熱酸化またはＣＶＤによるコーティングは、同質、すなわち均一な層厚を可能にする。誘電層１８と補償層２８は、更に同じ層厚を備えることができる。あるいは、誘電層１８と補償層２８の層厚は、異なることができる。
【００４３】
更に、集積キャパシタ１０は、オプションの電気伝導層４４を備える。電気伝導層４４は、例えば、電気伝導層２４が配置される同じプロセスステップにおいて、例えば気相化プロセスにおいて、基板１６に配置することができる。集積キャパシタ１０は、第１および／または第２の主表面領域と平行に走ることができるｘ方向に沿って、および／または基板の側方のエッジにおいて平行線で示されるような異なる方向を備えることができる、キャパシタ構造１２および／または補償構造１４によって、複数のデプレッションおよび／またはエレベーションによる側方の拡張を持つことができる。
【００４４】
そのような方法で、例えば窒化シリコンの誘電層１８が完全にまたは部分的に形成されるとき、５００ｎｍ以上の誘電層１８の層厚３２を実現することができる。
【００４５】
層厚５００ｎｍの窒化シリコンは、例えば、約２８０ｎｍの等価酸化物の厚さ（ＥＯＴ）に相当する。等価酸化物の厚さまたは等価酸化物層厚は、二酸化シリコンに対する誘電材料の参照マグニチュードを示す。二酸化シリコンは、３．９の比誘電率εrを有する。窒化シリコンは、７の比誘電率εrを有する。次式に従って、
５００ｎｍ・３．９／７  ≒  ２８０ｎｍ
【００４６】
５００ｎｍの層厚を有する窒化シリコンは、２８０ｎｍの等価酸化物の厚さ（ＥＯＴ）を有するという結果になる。誘電層１８が、例えば、９の比誘電率εrを有するアルミナ（Ａｌ2Ｏ3）の中で形成される場合、６５０ｎｍの層厚は、２８０ｎｍの等価酸化物の厚さに結果としてなることができる。あるいは、誘電層は、１０００ｎｍ以上または１５００ｎｍ以上の層厚を有することもできる。
【００４７】
これは、誘電層１８を破壊する降伏電圧が得られる前に最大動作電圧が更に拡大されるように、誘電層の材料は、より高い比誘電率を有することができ、より大きな厚さで配置することができることを意味する。これは、例えば、酸化チタン（ＴｉＯ2）、酸化タンタル（Ｔａ2Ｏ5）または酸化ランタン（Ｌａ2Ｏ3）のような高い比誘電率を有するいわゆる高ｋ誘電体によって、可能にすることができる。
【００４８】
言い換えれば、処理の間、ウェハの変形を減少することができるまたはさらに補償することができるように、スライスの後部上の付加的な３Ｄ構造および前部と同様の応力挙動を有する層による充填によって、基板１６における機械的応力を変化させる、すなわち減少させるさせるまたは増加させることができる。これにより、より厚い誘電層１２を実現することができ、キャパシタ１０は、より高い動作電圧で動作することができる。
【００４９】
ここで、３Ｄ構造は、例えば水酸化カリウム（ＫＯＨ）のエッチングによって、ホール、トレンチ、リング、Ｖ構造、すなわち直線的にテーパーするトレンチまたはホールとして実現することができ、スライスの後部上で短絡させることができる。この文脈において、短絡は、電気伝導層４４が基板１６と電気的接続状態にある、すなわち、電気伝導層４４と基板１６の間に電圧を印加するときに低いまたは無視できる静電容量作用に結果としてなるように短絡されていることを意味する。より簡単に言えば、補償構造１４は、キャパシタという意味において電気的機能を有しない。あるいは、または加えて、更なる電極端子を、電気伝導層または補償材料に配置することができる。更なる電極端子は、基板１６と電気伝導層４４の間の等電位化を可能とするために、第２の電極端子２６ｂに短絡することができる。
【００５０】
図２ａは、図１に記載されたような、集積キャパシタ１０‐１の第１の主表面領域の断面の概略平面図を示す。ここで、集積キャパシタ１０‐１は、カーブしたエッジで示されるように、図２ａの図面平面において、ｘ方向およびｙ方向において拡張された次元を有する。明確性の改善のため、図１において図示された電気伝導領域（層）、電極材料、誘電層１８および補償層２８のない、単に基板１６ならびにキャパシタ構造１２および補償構造１４が示されている。ホール構造として実装されるキャパシタ構造１２‐１のホールは、連続した円として図示されている。
【００５１】
キャパシタ構造１２‐１は、ホール構造として実装される。キャパシタ構造１２‐１のホールは、直径Ｄ1を有する。補償構造１４‐１（第１の主表面領域によってカバーされ、点線にて図示される）は、直径Ｄ2を有するホールによるホール構造を含む。直径Ｄ2は、直径Ｄ1より大きい。補償構造１４‐１によってもたらされる第２の主表面領域の表面拡張は、それ故にキャパシタ構造１２‐１および補償構造１４‐１のホールが誘電層または補償層によって完全にカバーされるとき、キャパシタ構造１２‐１によってもたらされる第１の主表面領域の表面拡張に対して１００％より大きい。補償構造１４‐１およびキャパシタ構造１２‐１またはそれらのそれぞれのホールは、ｘ方向において距離ｘ1またはｘ2、ｙ方向において距離ｙ1またはｙ2で配置される。補償構造１４‐１は、補償構造１４‐１のホールが線４５に沿ってキャパシタ構造１２‐１の２つのホールの間に配置され、補償構造１４‐１のホールがキャパシタ構造１２のホールに対して距離Δｘを有するように、キャパシタ構造１２‐１に対してオフセットされている。
【００５２】
更に、キャパシタ構造１２‐１のホールはｙ方向において距離ｙ1を有し、補償構造１４のホールはｙ方向に沿って距離ｙ2を有する。距離ｙ1およびｙ2は、同一とすることができる。１つのカラムに沿った線間の距離は、距離Δｙに相当する。
【００５３】
言い換えれば、補償構造１４‐１はキャパシタ構造１２‐１と類似しており、補償構造１４‐１のホールはキャパシタ構造１２‐１のホールより大きな直径を有する。更に、補償構造１４‐１は、ｘ方向において距離Δｘによってキャパシタ構造１２‐１に対してオフセットされている。
【００５４】
キャパシタ構造１２‐１に対する補償構造１４‐１のオフセットの利点は、キャパシタ構造１２‐１と補償構造１４‐１の対向する配置と比較して、ｘ方向に対して垂直に配置され、間隔においてｙ方向に対して垂直に配置される厚さ方向に、キャパシタ構造１２‐１と補償構造１４‐１の間の基板１６の厚さまたは材料強度を拡張することができることである。これは、集積キャパシタ１０‐１の機械的安定性を増やすことができる。
【００５５】
あるいは、直径Ｄ1とＤ2は同じ値を有することができる、または直径Ｄ1はＤ2より大きくすることができる。あるいは、または加えて、キャパシタ構造１２‐１および／または補償構造１４‐１は、トレンチまたはカラム構造のような、更なるまたは異なる構造部材を備えることもできる。キャパシタ構造１２‐１および／または補償構造１４‐１は、均一でない方法で実装することができる、すなわち、構造１２‐１または１４‐１のホールが、例えば均一でない直径Ｄ1および／またはＤ2を備え、構造１２‐１または１４‐１のトレンチが、例えば均一でない幅および／または深さを有することができる。更に、補償構造１４‐１は、ｘ方向および／またはｙ方向において、キャパシタ構造１２‐１に対して、一致して配置することができる。
【００５６】
図２ａにおいて、キャパシタ構造１２‐１および補償構造１４‐１は、同じ数のホールを有するホール構造として等しく図示されているが、キャパシタ構造１２‐１および補償構造１４‐１は、異なる形状および／または異なる数のそれぞれの構成要素を有することができる。
【００５７】
図２ｂは、補償構造１４‐２のホールが、キャパシタ構造１２‐１のホールに対して、図２ａの距離Δｙに対して減少している距離Δｙ’でオフセットされている集積キャパシタ１０‐２の断面の概略平面図を示している。言い換えれば、補償構造１４‐２のホールは、ｘ方向およびｙ方向においてオフセットされている。
【００５８】
図３は、キャパシタの機能が第２の主表面領域に実装されている集積キャパシタ３０の断面の概略側面図を示す。
【００５９】
キャパシタ構造１２のホールは、直径Ｄ1と深さ方向において深さｚ1を有し、互いに対して距離ｘ1で配置されている。補償構造４６は、ホールが直径Ｄ2と深さ方向ｚにおいて深さｚ2と互いに対して距離ｘ2を有するホール構造を備える。深さｚ1とｚ2は、それぞれ異なる構造、キャパシタ構造１２または補償構造４６の方向において互いに対向する方向を有する。ここで、直径Ｄ1は、直径Ｄ2に相当する。言い換えれば、深さｚ1とｚ2ならびに距離ｘ1とｘ2について、キャパシタ構造１２および補償構造４６は、第１および第２の主表面領域の間の中央に配置される対称中心線４７に対して対称的に実装することができる。
【００６０】
更に、補償構造４６は、電気的に伝導であり、第３の電極端子２６ｃを介して補償構造４６および補償材料４８をカバーする電気伝導層４４に印加される電圧を伝えるように実装された補償材料４８を備える。補償層５２は、補償材料によって少なくとも部分的に接続されている。補償層５２は、補償材料４８を基板６０から分離するために実装されており、電気的絶縁材料である。例えば、補償層５２は、誘電層１８のように、同じ材料を備えるまたは同じ材料の中で形成することができる。第２の電極端子２６ｂと第３の電極端子２６ｃの間に電圧を印加することによって、電気キャパシタを用いることができる。従って、集積キャパシタ３０は、第１の電極端子２６ａと第３の電極端子２６ｃの間の深さ方向ｚ（鉛直方向）において２つのキャパシタの直列結合として用いることができ、直列結合は、第２の電極端子２６ｂの形でセンタータップを備える。言い換えれば、第１のキャパシタは、第１の電極端子２６ａと第２の電極端子２６ｂの間で用いることができ、第２のキャパシタは第２の電極端子２６ｂと第３の電極端子２６ｃの間で用いることができる。これは、２つのキャパシタの縦型構造と称することもできる。両側キャパシタ構造の形式の２つのキャパシタの直列結合は、全体構造の絶縁耐力の更なる増加に結果としてなることができる。あるいは、第３の電極端子は、補償材料４８に配置することができる。
【００６１】
あるいは、第２の電極端子２６ｂは、第３の電極端子２６ｃに短絡することができる、またはオーミック抵抗を介して接続することができる。第２と第３の電極端子２６ｂ、２６ｃの間の短絡は、集積キャパシタ３０の機械的な最適化に対して、補償構造５２の選択的な使用ができるように、考えられるキャパシタの非活性化を可能にする。あるいは、または加えて、短絡は、例えば直接接続または電気伝導性材料による、第２の主表面領域における補償層のローカルな電気的バイパスとして実装することもできる。これは、補償構造において起こりうる寄生キャパシタの短絡に結果としてなることができる。
【００６２】
ここで、補償材料４８は、キャパシタ材料２２と同じ材料を備えることができる、または同じ材料の中で形成することができる。補償構造４６は、ホール直径Ｄ1とＤ2ならびにホール距離ｘ1とｘ2について、キャパシタ構造１２に等しい。補償構造４６は、キャパシタ構造１２に対してｘ方向において距離Δｘによってオフセットして配置されている。言い換えれば、補償構造４６は、キャパシタ構造１２に対して、幾何学的に等しく、オフセットされている。
【００６３】
この実施形態の利点は、集積キャパシタ３０の機能の密度または部材を更に増やすことができることである。第１のステップにおいて、例えば図１に示されたような集積キャパシタを、セラミックまたは薄膜キャパシタの代わりに用いることができる。第２のステップにおいて、２つの集積キャパシタを、１つの部材において、すなわち図３で示されたような集積キャパシタにおいて、実現することができる。これは、必要とされる取付間隔の減少を可能にする。集積キャパシタは、機械的変形および／またはダメージに対して、より小さい目標を提供するので、減少する部材のサイズは、増加する部材の信頼性に結果としてなることができる。
【００６４】
いくつかのキャパシタの集積された実現は、接着および／またはハンダ接続において減少した数の起こりうる欠陥によって増加する回路の信頼性ならびに簡略設計および接続技術（ＡＶＴ）に結果としてなる減少した数の接着および／またはハンダ接続に結果としてなることができ、それはより高価でなく、より信頼性の高い回路の実現を可能にする。
【００６５】
言い換えれば、キャパシタ構造１２および補償構造４６は、互いに対向して基板１６に配置され、公差範囲内で均一に実装される。公差範囲は、距離Δｘに相当することができる。あるいは、または加えて、公差範囲は、異なる深さｚ1とｚ2、異なる直径Ｄ1とＤ2、異なる距離ｘ1とｘ2、あるいは、または加えて、ｙ方向における異なる距離、またはキャパシタ構造１２に対する補償構造の異なる幾何学的配置を含むことができる。
【００６６】
言い換えれば、補償構造は、電気的機能、すなわち静電容量作用を含むことができ、静電容量、すなわち集積度、または動作電圧を増やすのに役立つことができる。
【００６７】
スライスの後部上の３Ｄ構造は、前部上の３Ｄ構造と同一とすることができるが、必ずしも同一である必要はない。スライスの後部上の層、すなわち補償層は、前部上の層、すなわち誘電層と同一とすることができるが、必ずしも同一である必要はない。
【００６８】
誘電層１２および／または補償層５２ならびに電極材料２２および／または補償材料４８が、ｘ方向に沿って中断を有する場合、集積キャパシタにおいて、すなわちデバイスにおいて、２個以上のキャパシタをｘ方向に沿って側方に実現することもでき、それは互いのそばの２個以上のキャパシタのラテラル構造と称することができる。このようなラテラル構造において、基板１６は、複数の部分において形成することができ、各部分は、例えば互いから電気的に絶縁することができる。
【００６９】
言い換えれば、図３は、後部上の構造体の電気的、すなわち静電容量的な機能を有する厚い誘電層に対する応力減少のための両側スライス処理によるローパスのような、モノリシック的に集積されたトレンチキャパシタまたはＲＣスナバ、すなわちダンピング要素を示す。集積キャパシタ３０は、パワーエレクトロニクスアプリケーションに対して両側に構築されるモノリシックトレンチキャパシタと称することもできる。
【００７０】
図４は、モノリシック、すなわち一体の基板１６’と、図１において図示されたような、キャパシタ構造１２を有する集積キャパシタ４０の断面の概略側面図を示す。補償構造５４は、例えば細長いＶ字形のトレンチまたはピラミッド形のホール構造によって形成することができるような、側面図においてＶ字形に形成された構造を備えている。補償構造５４のトレンチまたはホールにおいて、補償材料４８が構成される。キャパシタ構造１２および補償構造５４は、基板１６’において集積される。基板１６’は、基板１６’が電気伝導性を有し、２つのポイントの間の断面毎に電極端子２６ａと２６ｂのような２つのポイント間の材料と材料断面の量に依存する抵抗Ｒを備えるように、ドーピングを備える。言い換えれば、キャパシタ構造１２と電気的伝導材料２４の間の静電容量から離れて、集積キャパシタ４０は、基板１６’において少なくとも部分的にドーピングによって決定される電気抵抗を備える。更に、基板１６’のドーピングに基づいて、集積キャパシタ４０が抵抗ＲまたはＲ2とキャパシタの直列結合として、そしておそらくＲＣスナバとして用いることができるように、第３の電極端子２６ｃと第２の電極端子２６ｂの間に、抵抗Ｒ2をセットすることができる。例えば、５*１０14ｃｍー3（５＊１０ｅｘｐ（１４）＊ｃｍ＾−３）と５＊１０15ｃｍ-3（５＊１０ｅｘｐ（１５）＊ｃｍ＾−３）の間のドーピング値は、例えば、約５００μｍの厚さを有するシリコン基板１６’に対して、ドーピングタイプとキャパシタ領域に依存して、約０．５〜５０オームの抵抗を可能にする。このとき、比抵抗は、約０．２５〜２５オーム＊ｃｍとすることができる。
【００７１】
あるいは、基板１６’のドーピングは、基板１６’が高伝導であって、それ故に低抵抗のＲおよびＲ2を有するように、実行することもできる。集積キャパシタ４０が「純粋な」キャパシタとして用いられるときのような低抵抗にために、ドーピングは、比抵抗が１０ｍオーム＊ｃｍのオーダーにあるように、約１*１０19ｃｍ-3（１*１０ｅｘｐ（１９）＊ｃｍ＾−３）の範囲とすることができる。
【００７２】
図５は、Ｕ字形の補償構造５６を有する集積キャパシタ５０の断面の概略側面図を示す。補償構造５６は、例えば、湾曲した、すなわち丸い、長円形または楕円形の端部、すなわち基板１６に対する渡りを有するホール構造またはトレンチ構造として実装することができる。第２の主表面領域における補償構造による表面拡張は、補償層２８が配置される表面部分に関係する。
【００７３】
図６は、モノリシック基板１６と、補償材料４８が配置される補償層２８を備える補償構造５８を有する集積キャパシタ１６の断面の概略側面図である。補償構造は、カラム構造として実装されている。言い換えれば、例えば基板１６から補償構造を形成するエッチングプロセスにおいて、いくつかの材料、カラム構造が残る。第１の電極端子２６ａは、電極材料によって接触されている。
【００７４】
これは、基板１６が、直径Ｄ3を有するカラムのような構造を介して電気伝導層４４によって接触されていることを意味する。平面図において、基板１６のカラム構造が、直径Ｄ3による基板１６の「島」が、電気伝導層５５によって接触することができるように、補償材料４８による領域を、例えば、島の形で配置される１つまたはいくつかの隣接する領域として実装することができる。あるいは、電気的キャパシタを補償構造５８によって用いることができるように、誘電層は、電気伝導層４４から離れて基板１６の間に完全に間隔を置くことができる。あるいは、または加えて、補償構造は、例えば、１つまたはいくつかのホールを有するホール構造が「島」の中に配置されるように、リング構造として実装することができる。
【００７５】
図７は、キャパシタ構造１２‐２および補償構造６２を有する集積キャパシタ７０の部分の概略斜視図を示す。キャパシタ構造１２‐２と補償構造６２は、トレンチ構造として実装され、補償構造６２は、U字形とＶ字形のトレンチを有している。補償構造６２は、厚さ、すなわち層厚６６を有する補償層６４を備える。キャパシタ構造１２‐２は、厚さ、すなわち層厚７２を有する誘電層６８を備え、層厚６６と７２は異なる。明確化のため、図７において電極材料および電気伝導層の図示は省略されている。
【００７６】
言い換えれば、図１、３、４、５、６および７は、後部構造の電気的または静電容量的な機能のない、厚い誘電層に対する応力減少のための両側スライス処理によるモノリシック的に集積されたホールまたはトレンチのキャパシタまたはＲＣスナバを示している。
【００７７】
記述された集積キャパシタ１０、３０、４０、５０、６０または７０は、例えば、エネルギーストレージから電気エネルギーを吸収するため、例えば回路の救助のためのコイル（Ｌ）キャパシタ（Ｃ）共振回路を実装するため、すなわち電源回路において生じているスパイクを受け取るため、電圧制限のため、および／または、それぞれのキャパシタが回路網に接続するために用いられるときの回路網における制振のために、用いることができる。あるいは、または加えて、集積キャパシタは、交流電流（ＡＣ）／直流電流（ＤＣ）、ＡＣ−ＡＣ、ＤＣ−ＤＣまたはＤＣ−ＡＣ変換器のような、電圧安定化または電圧供給のための電圧変換器における中間回路のキャパシタのような、電源から電気エネルギーを受け取るために用いることができる。言い換えれば、このようなパワーモジュールは、例えば、パワー入力のためのインバータにおいて、ドライブコントロールのためのドライブインバータにおいて、直流伝送のための直流電流コンバータにおいて、またはスイッチング電源において、用いることができる。
【００７８】
更に、このようなキャパシタのモノリシック集積化によって、パワー半導体デバイスは、シリコンチップとして実現することができ、それ故にパワー半導体素子およびキャパシタに対して同じ設計および接続技術を用いることができるので、パワーエレクトロニクスモジュールの設計および製造を通じて、ドライブインバータおよび電圧変換器に対するような利点が可能である。
【００７９】
あるいは、または加えて、１つまたはいくつかの集積キャパシタのカップリングキャパシタとして、またはパワーモジュールにおいて、集積キャパシタがパワースイッチを有する伝送基板にマウントされる伝送基板上のパワースイッチとともに使用することが考えられる。あるいは、または加えて、１つまたはいくつかの集積キャパシタを、１つまたはいくつかのパワー半導体デバイスとともにＬＥＡＤフレーム上に実装し、共通パッケージにおいてマウントすることも考えられる。言い換えれば、集積キャパシタは、パッケージにおいてパワースイッチとともにマウントすることができる。あるいは、共通パッケージにおいて、またはパッケージ化された半導体デバイスのパッケージにおいて、少なくとも１つの集積キャパシタを、半導体デバイスによって配置することができる。パワーモジュールにおける使用を通じて、または半導体デバイスとの組み合わせにおいて、集積キャパシタを、例えばカップリングキャパシタまたはダンピング要素（ＲＣスナバ）として用いることができる。
【００８０】
更に、第１の主表面領域上または内におけるおよび第２の主表面領域上または内における２つのキャパシタの実装は、ウェハプロセスにおける製造ステップの減少、または第１および第２の主表面領域の処理に対してただ１つのプロセスステップの使用を可能にする。第２の主表面領域における、例えば補償構造のエッチング、補償層の堆積、おそらくは補償材料の導入ならびに電気伝導性材料によるコーティングに対するいくつかのプロセスステップの使用は、第１の主表面領域のそれぞれの処理と同時に実行することができる。これは、現在の集積キャパシタと比較して、後部、すなわち第２の主表面領域上の誘電体および／または多結晶シリコンの除去を省略することができ、それ故にプロセスステップの数を減少させることができるという効果を有することができる、減少した製造またはプロセスステップの数は、製造および／またはユニットコストの減少に結果としてなることができる。
【００８１】
図８は、構造化されたスライスの前部および構造のないスライスの後部を有するモノリシック的に集積されたトレンチキャパシタまたはＲＣスナバの概略側面図を示す。キャパシタ構造１２による表面拡張または誘電層１８の層厚において、処理されたウェハにおける変形がウェハプロセスにおいて生ずる可能性があり、それは更なるウェハの処理を妨げる、または誘電層１８の破損を誘発する。
【００８２】
いくつかの態様が装置の文脈において記載されてきたが、これらの態様は、装置のブロックまたはデバイスがそれぞれの方法ステップまたは方法ステップの特徴とみなすことができるように、それぞれの方法の記載をも表していることは明らかである。同様に、方法の文脈または方法ステップとして記載された態様は、それぞれの装置のそれぞれのブロックまたは詳細または特徴の記載をも表している。
【００８３】
更なる実施形態は、処理手段、例えばこのような方法を実行するように構成された、または適合されたコンピュータまたはプログラマブルロジックデバイスを含む。
【００８４】
上述した実施形態は、単に本発明の具体例を示すものである。本願明細書に記載された配列および詳細の修正および変更は、他の当業者にとって自明であることは、明らかである。それ故に、本発明は、単に以下の特許請求の範囲のスコープによって制限され、本願明細書の実施形態の記載および議論とともに提示された具体的な詳細によって制限されない。
【符号の説明】
【００８５】
１２  キャパシタ構造
１４  補償構造
１６  基板
１８  誘電層
２８  補償層
３４、３６、３８、４２  表面拡張
【図１】
0005981519.tif 000002
【図２ａ】
0005981519.tif 000003
【図２ｂ】
0005981519.tif 000004
【図３】
0005981519.tif 000005
【図４】
0005981519.tif 000006
【図５】
0005981519.tif 000007
【図６】
0005981519.tif 000008
【図７】
0005981519.tif 000009
【図８】
0005981519.tif 000010