(57)【特許請求の範囲】
【請求項１】
（ａ）表示装置の表示面における座標情報および時間情報を取得する工程と、
（ｂ）複数のフレームレートコントロールパラメータを格納するルックアップテーブル（５ａ）を参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータ（７）を選択する工程と、
（ｃ）選択された前記フレームレートコントロールパラメータ（７）を、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する工程と、
（ｄ）前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データ（１６）と前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データ（１６）と前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する工程と、
（ｅ）前記赤色、青色および緑色画素制御用階調加算マトリクスの出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データ（１５）に階調加算を行い表示用データ（１９）を出力する工程と、
を備える、表示装置の映像信号制御方法。
【請求項２】
前記工程（ｃ）において、前記赤色および青色画素制御用フレームレートコントロールパラメータと、前記緑色画素制御用フレームレートコントロールパラメータのうちの一方は、前記工程（ｂ）で選択された前記フレームレートコントロールパラメータ（７）であり、他方は、当該フレームレートコントロールパラメータ（７）をビット反転したものである、請求項１記載の表示装置の映像信号制御方法。
【請求項３】
（ａ）表示装置の表示面における座標情報および時間情報を取得する工程と、
（ｂ）複数のフレームレートコントロールパラメータを格納するルックアップテーブル（５ａ）を参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータ（７）を選択する工程と、
（ｃ）選択された前記フレームレートコントロールパラメータ（７）を、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する工程と、
（ｄ）前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データ（１６）と前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データ（１６）と前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する工程と、
（ｅ）前記赤色、青色および緑色画素制御用階調加算マトリクスの出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データ（１５）に階調加算を行い表示用データ（１９）を出力する工程と、
を備え、
前記工程（ｂ）において、前記座標情報および前記時間情報を用いて選択されたフレームレートコントロールパラメータ（７）が、前記赤色および青色画素制御用フレームレートコントロールパラメータと、前記緑色画素制御用フレームレートコントロールパラメータのうちの一方であり、前記座標情報および前記時間情報をビット反転したものを用いて選択されたフレームレートコントロールパラメータ（８）が他方である、表示装置の映像信号制御方法。
【請求項４】
表示装置の表示面における座標情報および時間情報を取得する取得手段（１，２，３）と、
複数のフレームレートコントロールパラメータを格納するルックアップテーブル（５ａ）を有し、かつ、当該ルックアップテーブル（５ａ）を参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータ（７）を選択する選択手段（５，５Ａ，５Ｂ）と、
選択された前記フレームレートコントロールパラメータ（７）を、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する出力手段（５，５Ａ，５Ｂ，６）と、
前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データ（１６）と前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データ（１６）と前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する階調加算マトリクス出力手段（１７）と、
前記階調加算マトリクス出力手段（１７）の出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データ（１５）に階調加算を行い表示用データ（１９）を出力する加算手段（１８）と、
を備える、表示装置の映像信号制御装置。
【請求項５】
前記出力手段（５，６）は、前記フレームレートコントロールパラメータ（７）をビット反転するビット反転回路（６）を備え、
前記赤色および青色画素制御用フレームレートコントロールパラメータと、前記緑色画素制御用フレームレートコントロールパラメータのうちの一方は、前記選択手段（５）で選択された前記フレームレートコントロールパラメータ（７）であり、他方は、当該フレームレートコントロールパラメータ（７）を前記ビット反転回路（６）でビット反転したものである、請求項４記載の表示装置の映像信号制御装置。
【請求項６】
表示装置の表示面における座標情報および時間情報を取得する取得手段（１，２，３）と、
前記座標情報をビット反転する第１ビット反転回路（６Ａ）と、前記時間情報をビット反転する第２ビット反転回路（６Ｂ）と、
複数のフレームレートコントロールパラメータを格納するルックアップテーブル（５ａ）を有し、かつ、当該ルックアップテーブル（５ａ）を参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータ（７）を選択する選択手段（５Ａ，５Ｂ）と、
選択された前記フレームレートコントロールパラメータ（７）を、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する出力手段（５Ａ，５Ｂ）と、
前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データ（１６）と前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データ（１６）と前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する階調加算マトリクス出力手段（１７）と、
前記階調加算マトリクス出力手段（１７）の出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データ（１４）を排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データ（１５）に階調加算を行い表示用データ（１９）を出力する加算手段（１８）と、
を備え、
前記選択手段（５Ａ，５Ｂ）は、
複数のフレームレートコントロールパラメータを格納する第１ルックアップテーブルを有し、かつ、当該第１ルックアップテーブルを参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータ（７）を選択する第１選択手段（５Ａ）と、
複数のフレームレートコントロールパラメータを格納する第２ルックアップテーブルを有し、かつ、当該第２ルックアップテーブルを参照し、前記第１，第２ビット反転回路（６Ａ，６Ｂ）でビット反転した座標情報および時間情報に対応するフレームレートコントロールパラメータ（８）を選択する第２選択手段（５Ｂ）とを備え、
前記座標情報および前記時間情報を用いて選択されたフレームレートコントロールパラメータ（７）が、前記赤色および青色画素制御用フレームレートコントロールパラメータと、前記緑色画素制御用フレームレートコントロールパラメータのうちの一方であり、前記座標情報および前記時間情報をビット反転したものを用いて選択されたフレームレートコントロールパラメータ（８）が他方である、表示装置の映像信号制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、表示装置の表示技術であるフレームレートコントロールの制御方式に関するものである。
【背景技術】
【０００２】  フレームレートコントロール（Frame Rate Control : 以下「ＦＲＣ」と称す）とは、信号制御用ＩＣまたは液晶駆動用ドライバＩＣが持つ機能であり、これを使用した表示装置（例えば、液晶表示装置）は、物理的に表示可能な階調数よりも多い階調数を表現することが可能になる（例えば、特許文献１，２参照）。【０００３】  例えば、物理的に６ビット（６４階調）表示可能な液晶表示装置に２ビット拡張のＦＲＣを用いることで、８ビット（２５６階調）相当の階調表現が可能となる。その手段は、時間的または空間的なディザリング処理、あるいはその両方を用いた階調加算(もしくは階調間引き)が行われ、残像効果によって中間調が表現される。一般的に、物理的に表示可能な階調数が多い構成部材は高価なため、低コスト製品の開発においてはＦＲＣと低コスト部材の組み合わせが多く用いられ、有効な方式であることが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３４２３９号公報
【特許文献２】特開２００２−２８７７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】  ＦＲＣを用いる場合、階調加算(または階調間引き)時の輝度変化が視認されることによる輝度ちらつき（フリッカ）および面内での輝度ムラによる画質の劣化が起こりやすい。これは、基本動作の階調加算(または階調間引き)時に起こる、絵素の輝度変化を原因とし、完全になくすことは原理上不可能である。よって、ＦＲＣを使用するにあたり、観測者にこれらが認識されないようにしなければならない。一般的に知られるフリッカ抑制の手段として、後述する２つの方法を挙げることができる。【０００６】  １つ目の方法は、１階調毎の輝度差を小さくして輝度変化量を小さくすることで輝度の変化を感知し難くするものである。これは、物理的に表示階調数の多いドライバＩＣを採用すれば容易に達成可能であるが、コスト高になるという問題点がある。他の実現方法として、液晶への印加電圧の絶対量を小さくすれば同様の効果を得ることができるが、液晶の透過率が低下するため、コントラストが出にくいという問題点がある。【０００７】  ２つ目の方法は、液晶表示装置の駆動条件を変えることで、時間的な輝度の変化を人間が感知し難くするというものである。これについては、フレーム周波数を２倍にする倍速駆動が一般的に知られているが、この方式では消費電力の増加と回路部材の負荷増大による発熱量の増加、さらには液晶セルへの書き込み時間減少による画素充電不足を起因としたコントラスト不足など、様々な問題が起こりやすくなってしまう。【０００８】  ＦＲＣにおいて、輝度ムラ発生の主な要因は、空間的なディザリング処理によるものであり、その視認性はＦＲＣで拡張するビット幅に比例する。例えば、一般的に２ビット拡張ＦＲＣでは２×２画素を１ブロック、３ビット拡張ＦＲＣは２×４画素を１ブロック、４ビット拡張ＦＲＣは４×４画素を１ブロックとした空間ディザリング処理を行う。このように、ビット数の増加に伴い１ブロック内で輝度が変化する絵素の面内座標に偏りが生じやすくなってしまうため、偏りが輝度ムラとして観測者に認識されやすい。【０００９】  ＦＲＣを用いる場合、拡張するビット幅が広い程効果が高く、有効に活用するためにはビット幅の拡張とあわせて、フリッカと輝度ムラを抑制する手段を得ることが求められる。【００１０】  そこで、本発明では、ＦＲＣを用いた表示装置における表示品位の低下を抑制することが可能な映像信号制御技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る表示装置の映像信号制御方法は、（ａ）表示装置の表示面における座標情報および時間情報を取得する工程と、（ｂ）複数のフレームレートコントロールパラメータを格納するルックアップテーブルを参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータを選択する工程と、（ｃ）選択された前記フレームレートコントロールパラメータを、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する工程と、（ｄ）前記表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データと前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データと前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する工程と、（ｅ）前記赤色、青色および緑色画素制御用階調加算マトリクスの出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データに階調加算を行い表示用データを出力する工程とを備えるものである。
【００１２】
本発明に係る表示装置の映像信号制御装置は、表示装置の表示面における座標情報および時間情報を取得する取得手段と、複数のフレームレートコントロールパラメータを格納するルックアップテーブルを有し、かつ、当該ルックアップテーブルを参照し、前記座標情報および前記時間情報に対応するフレームレートコントロールパラメータを選択する選択手段と、選択された前記フレームレートコントロールパラメータを、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する出力手段と、前記表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データと前記赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、前記下位ビットの映像データと前記緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する階調加算マトリクス出力手段と、前記階調加算マトリクス出力手段の出力に基づいて、前記表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データに階調加算を行い表示用データを出力する加算手段とを備えるものである。
【発明の効果】
【００１３】
本発明の表示装置の映像信号制御方法によれば、表示装置の表示面における座標情報および時間情報を取得する工程と、複数のフレームレートコントロールパラメータを格納するルックアップテーブルを参照し、座標情報および時間情報に対応するフレームレートコントロールパラメータを選択する工程と、選択されたフレームレートコントロールパラメータを、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する工程と、表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データと赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、下位ビットの映像データと緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する工程と、赤色、青色および緑色画素制御用階調加算マトリクスの出力に基づいて、表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データに階調加算を行い表示用データを出力する工程とを備える。
【００１４】  一例として、１絵素内全ての色画素で階調加算動作が行なわれた場合の輝度変化が３０（ｃｄ／ｍ２）である場合、本発明の効果は人間の目の輝度−視感度特性［赤：緑：青］＝［０．３：０．６：０．１］を用いて求めることができる。本発明を用いると、緑色画素の階調加算(または減算)動作の位相が反転するため、ＦＲＣ制御中の１絵素での階調変化は赤色と青色画素のみ、緑色画素のみ、１絵素内全ての画素という３つのケースで行われる。これらのケースを見ると赤色と青色画素のみ階調加算された場合は、赤色と青色の視感度 [０．３＋０．１＝０．４]より輝度変化は、３０×０．４＝１２で求められ、輝度が１２（ｃｄ／ｍ２）変化するとわかる。緑色のみ階調加算された場合は、緑色の視感度は[０．６]であるため、輝度変化は３０×０．６＝１８で求められ、輝度が１８（ｃｄ／ｍ２）変化するとわかる。【００１５】  このため、従来では１絵素単位での輝度変化により、面内の輝度変化が［輝度変化なし：輝度変化あり］＝［０：３０］の２段階であったのに対し、本発明では面内の輝度変化が［輝度変化なし：赤色と青色画素のみ輝度変化：緑画素のみ輝度変化：１絵素全てで輝度変化］＝［０：１２：１８：３０］という４段階で行なわれる。【００１６】  また、緑色画素の階調加算は、赤色画素と青色画素の階調加算に対して空間的、時間的に逆位相で行われるため、［輝度変化なし］と［１絵素全てで輝度変化］の２つは排他的に行なわれる。また、条件によりこのどちらも該等しない場合がある。よって、本発明使用時の表示面内の輝度変化は（Ａ）［輝度変化なし：赤色と青色画素のみ輝度変化：緑画素のみ輝度変化］＝［０：１２：１８］、（Ｂ）［赤色と青色画素のみ輝度変化：緑画素のみ輝度変化：１絵素全てで輝度変化］＝［１２：１８：３０］、（Ｃ）［赤色と青色画素のみ輝度変化：緑画素のみ輝度変化］＝［１２：１８］という３つのケースで行なわれ、従来と比較して輝度変化の絶対量が抑えられる。更に、緑画素のみ逆位相で制御されるため、表示面内で輝度の変化する絵素数は従来の２倍になり、表示面内での輝度偏りが緩和される効果がある。【００１７】  このように、前述した［輝度変化の絶対量の抑制］効果により輝度フリッカを視認し難くし、更には［表示面内での輝度偏り緩和］効果により輝度ムラの視認性を緩和できる。その結果、ＦＲＣを用いた表示装置における表示品位低下を抑制することが可能となる。【００１８】
本発明の表示装置の映像信号制御装置によれば、表示装置の表示面における座標情報および時間情報を取得する取得手段と、複数のフレームレートコントロールパラメータを格納するルックアップテーブルを有し、かつ、当該ルックアップテーブルを参照し、座標情報および時間情報に対応するフレームレートコントロールパラメータを選択する選択手段と、選択されたフレームレートコントロールパラメータを、赤色および青色画素制御用フレームレートコントロールパラメータと、当該赤色および青色画素制御用フレームレートコントロールパラメータに対して逆位相の緑色画素制御用フレームレートコントロールパラメータとして出力する出力手段と、表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データと赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、下位ビットの映像データと緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する階調加算マトリクス出力手段と、階調加算マトリクス出力手段の出力に基づいて、表示装置に入力する映像信号に含まれる映像データを排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データに階調加算を行い表示用データを出力する加算手段とを備える。
【００１９】  本発明の表示装置の映像信号制御装置では、絵素単位のみでＦＲＣ制御を行った場合と比較してＦＲＣ動作時の輝度変化量の絶対値を抑制することができ、輝度フリッカの視認性を緩和できる。【００２０】  また、緑色画素の階調加算（または減算）は、赤色画素と青色画素に対して空間的、時間的に逆位相で行われるため、絵素内の全ての色画素を単一のフレームレートコントロールパラメータを用いて制御した場合と比較し、表示面内で階調加算される絵素の数が２倍になり、表示面内での輝度分布の偏りを解消できる。【００２１】  したがって、輝度変化量を抑制することで輝度フリッカが視認されにくくなり、また、輝度分布の偏りを解消することで輝度ムラが認識されにくくなる。これにより、ＦＲＣを用いた液晶表示装置における表示品位の低下を抑制することができる。【００２２】  この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００２３】
【図１】実施の形態１に係る表示装置の映像信号制御装置の構成図である。
【図２】ルックアップテーブルの模式図である。
【図３】映像信号制御方法の使用形態を示す図である。
【図４】ＦＲＣの基本動作の説明図である。
【図５】映像信号制御方法の別の使用形態を示す図である。
【図６】下位３ビット（００１）の場合のＦＲＣ動作の説明図である。
【図７】下位３ビット（０１０）の場合のＦＲＣ動作の説明図である。
【図８】下位３ビット（０１１）の場合のＦＲＣ動作の説明図である。
【図９】下位３ビット（１００）の場合のＦＲＣ動作の説明図である。
【図１０】下位３ビット（１０１）の場合のＦＲＣ動作の説明図である。
【図１１】下位３ビット（１１０）の場合のＦＲＣ動作の説明図である。
【図１２】下位３ビット（１１１）の場合のＦＲＣ動作の説明図である。
【図１３】下位３ビット（００１）の場合の輝度変化を示すグラフである。
【図１４】下位３ビット（０１０）の場合の輝度変化を示すグラフである。
【図１５】下位３ビット（０１１）の場合の輝度変化を示すグラフである。
【図１６】下位３ビット（１００）の場合の輝度変化を示すグラフである。
【図１７】下位３ビット（１０１）の場合の輝度変化を示すグラフである。
【図１８】下位３ビット（１１０）の場合の輝度変化を示すグラフである。
【図１９】下位３ビット（１１１）の場合の輝度変化を示すグラフである。
【図２０】実施の形態２に係る表示装置の映像信号制御装置の構成図である。
【図２１】前提技術に係る表示装置の映像信号制御装置の構成図である。
【発明を実施するための形態】
【００２４】  ＜実施の形態１＞  本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る表示装置の映像信号制御装置の構成図であり、図２は、ルックアップテーブル（以下「ＬＵＴ」と称す）５ａの模式図である。
【００２５】  図１と図２に示すように、映像信号制御装置は、図示外の液晶表示装置（表示装置）に組み込まれる信号制御用ＩＣまたは液晶駆動用ドライバＩＣなどに内蔵され、Ｈカウンタ１と、Ｖカウンタ２と、フレームカウンタ３と、座標情報出力回路４と、ルックアップテーブル参照回路（以下「ＬＵＴ参照回路」と称す）５と、ビット反転回路６とを備えている。
【００２６】  Ｈカウンタ１は、液晶表示装置の表示面内の水平方向座標を検出し、座標情報出力回路４へ出力する。Ｖカウンタ２は、液晶表示装置の表示面内の垂直方向座標を検出し、座標情報出力回路４へ出力する。フレームカウンタ３は、液晶表示装置の表示面に表示される映像のフレーム数を検出することで時間軸（時間情報）を検出し、ＬＵＴ参照回路５へ出力する。
【００２７】  座標情報出力回路４は、Ｈカウンタ１から入力された水平方向座標と、Ｖカウンタ２から入力された垂直方向座標とに基づいて座標情報を生成し、ＬＵＴ参照回路５へ出力する。ＬＵＴ参照回路５は、ＬＵＴ５ａを有し、ＬＵＴ５ａを参照し、座標情報出力回路４から入力された座標情報と、フレームカウンタ３から入力された時間情報とに対応するフレームレートコントロールパラメータ（以下「ＦＲＣパラメータ」と称す）を選択して出力する。ここで、ＬＵＴ５ａには、例えば、種々の座標情報および時間情報に対応させた複数のＦＲＣパラメータが格納されている。
【００２８】
ＬＵＴ参照回路５から出力されたＦＲＣパラメータ７は、赤色および青色画素制御用ＦＲＣパラメータとして外部へ出力されるとともに、ビット反転回路６へ入力される。ビット反転回路６においてビット反転を行った後、ＦＲＣパラメータ７は、緑色画素制御用ＦＲＣパラメータ８として外部へ出力される。
【００２９】  なお、Ｈカウンタ１、Ｖカウンタ２およびフレームカウンタ３が、表示装置の表示面における座標情報および時間情報を取得する取得手段に相当する。ＬＵＴ参照回路５が、複数のＦＲＣパラメータを格納するＬＵＴ５ａを有し、かつ、ＬＵＴ５ａを参照し、座標情報および時間情報に対応するＦＲＣパラメータ７を選択する選択手段に相当する。ＬＵＴ参照回路５およびビット反転回路６が、選択されたＦＲＣパラメータ７を、赤色および青色画素制御用ＦＲＣパラメータと、赤色および青色画素制御用ＦＲＣパラメータに対して逆位相の緑色画素制御用ＦＲＣパラメータとして出力する出力手段に相当する。
【００３０】  次に、実施の形態１に係る表示装置の映像信号制御方法の使用形態について説明する。図３は、映像信号制御方法の使用形態を示す図であり、図３には、液晶表示装置に組み込まれている信号制御用ＩＣ１０と、液晶駆動用ドライバＩＣ１１が示されている。ここで、信号制御用ＩＣ１０としては、例えば、Ｔ−ＣＯＮ（タイミングコントローラ）または信号レシーバＩＣなどが採用される。そして、信号制御用ＩＣ１０は、ＦＲＣ機能を備えている。映像信号に含まれる映像データ９が、信号制御用ＩＣ１０に入力されると、信号制御用ＩＣ１０においてＦＲＣ動作が行われて、表示用データが液晶駆動用ドライバＩＣ１１へ出力され、表示用データに基づいて液晶駆動用ドライバＩＣ１１が駆動される。
【００３１】  次に、信号制御用ＩＣ１０において実行されるＦＲＣの基本動作について説明する。図４は、ＦＲＣの基本動作の説明図であり、ＦＲＣの基本動作のための基本構成例を示す図である。ここで、赤色、青色および緑色画素についてのＦＲＣの動作は、使用されるＦＲＣパラメータが異なる点以外は、それぞれ同様であるため、どの色の画素であるかを区別せずに説明する。
【００３２】  映像データ１４は１０ビットのデータであり、そのうちの上位６ビットが映像データ１５として加算器１８へ出力され、下位４ビットが映像データ１６として加算器１７へ出力される。加算器１７には、一方の入力端子に映像データ１６が入力されるとともに、他方の端子に、図１の装置から出力されたＦＲＣパラメータ７が入力され、演算結果が加算器１８へ出力される。加算器１８には、一方の入力端子に映像データ１５が入力されるとともに、他方の入力端子に加算器１８の演算結果が入力され、演算結果が６ビットの表示用データ１９として出力される。なお、図４の基本構成例を図３の使用形態に採用した場合は、映像データ１４が映像データ９として、信号制御用ＩＣ１０に入力され、表示用データ１９が表示用データとして液晶駆動用ドライバＩＣ１１に入力される。
【００３３】  また、図５は、映像信号制御方法の別の使用形態を示す図であり、図５に示すように、ＦＲＣ機能を信号制御用ＩＣ１２に備えずに、液晶駆動用ドライバＩＣ１３に備えていてもよい。図４の基本構成例を図５の使用形態に採用した場合は、映像データ１４が表示用データとして液晶駆動用ドライバＩＣ１３に入力され、表示用データ１９に基づいて液晶駆動用ドライバＩＣ１３が駆動される。
【００３４】  次に、本実施の形態に係る表示装置の映像信号制御方法により得られる効果について、前提技術に係る表示装置の映像信号制御方法と対比して説明する。最初に、前提技術に係る表示装置の映像信号制御方法について説明する。図２１は、前提技術に係る表示装置の映像信号制御装置の構成図である。この映像信号制御装置は、ビット反転回路６を備えておらず、ＬＵＴ参照回路５により選択されたＦＲＣパラメータ７はそのまま外部へ出力される。前提技術に係る表示装置の映像信号制御方法では、ＦＲＣパラメータ７は、赤色、青色および緑色画素制御用ＦＲＣパラメータとして、赤色、青色および緑色画素の制御にそのまま使用される。
【００３５】  これに対して、本実施の形態に係る映像信号制御方法では、図１に示すように、ＬＵＴ参照回路５から出力されたＦＲＣパラメータ７は、赤色および青色画素制御用ＦＲＣパラメータとして、赤色および青色画素の制御に使用され、ＦＲＣパラメータ７をビット反転したＦＲＣパラメータ８は、緑色画素制御用ＦＲＣパラメータとして、緑色画素の制御に使用される。これにより、緑色画素は、赤色および青色画素に対して、空間ディザリングと時間ディザリングが逆位相で制御される。
【００３６】  次に、階調加算後の輝度変化について、本実施の形態と前提技術とを対比して説明する。図６〜図１２は、ＦＲＣ動作の説明図であり、図６〜図１２の紙面に向かって、上側に発明方式（本実施の形態）、下側に前提方式（前提技術）がそれぞれ記載されている。なお、３ビットＦＲＣでの説明が容易であるため、これを例に用いて説明するが、これに限定されることはない。
【００３７】  図６〜図１２では表示面内いずれかの４×４絵素マトリクスを例に、時間経過時のＦＲＣ動作を示す。この中ではフレームカウント０〜７（３ビットＦＲＣは８フレームを１サイクルとしてＦＲＣ動作を行う）における、表示面内でのＦＲＣ動作の移り変わりを図示している。ここで、マトリクス内の０は階調加算なし、１は赤色および青色画素のみ階調加算、２は緑色画素のみ階調加算、３は１絵素（赤色、緑色および青色画素）全てで階調加算を行うことを示す。
【００３８】  発明方式を見ると、下位ビットの数値が小さい場合は１サイクル内で階調加算される絵素の数が前提方式の２倍となっている。これは、前提方式では絵素単位で駆動（階調加算）するのみであったが、発明方式では、ＦＲＣパラメータ７に対してＦＲＣパラメータ８を逆位相にすることで、赤色および青色画素と、緑色画素とを分割して駆動（階調加算）するためである。また、発明方式では下位ビットの数値が大きい場合は、赤色および青色画素と、緑色画素のみの駆動（階調加算）に加え、これらが重なった１絵素単位の駆動（階調加算）が行われるため、１絵素内のいずれかの画素で階調加算が行われる。
【００３９】  このように、発明方式では、前提方式と比べて挙動が変化していることがわかる。より具体的に説明すると、入力する映像データの下位ビット条件により表示面内の輝度分布は変化し、大まかに３種類のケース（ケース１〜３）に分けられることがわかる。
【００４０】  図６〜図８に示すように、ケース１：下位ビット（００１〜０１１）では、赤色と青色画素のみ階調加算、緑色画素のみ階調加算、どの画素についても階調加算されないという３条件のいずれかが行われる。図９に示すように、ケース２：下位ビット（１００）では、赤色と青色画素のみ階調加算、緑色画素のみ階調加算のどちらかが行われる。図１０〜図１２に示すように、ケース３：下位ビット（１０１〜１１１）では、赤色と青色画素のみ階調加算、緑色画素のみ階調加算、１絵素全て階調加算されるという３条件のいずれかが行われる。
【００４１】  すなわち、発明方式では、下位ビットの数値が、小さい場合、中間の場合および大きい場合の３種類に分類できる。数値が小さい場合、階調加算されない絵素があり、また、１絵素全て階調加算される絵素は存在しない。数値が中間の場合、絵素内のいずれかの画素が全て階調加算されるが、階調加算されない絵素、および１絵素全て階調加算される絵素は存在しない。数値が大きい場合、階調加算されない絵素は存在しない。
【００４２】  一例として、１絵素全てが階調加算された場合の輝度が３０（ｃｄ／ｍ２）変化する場合、人間の目の輝度−視感度が［赤：緑：青］＝［０．３：０．６：０．１］であるため、赤色と青色画素のみ階調加算された場合は、赤色と青色は０．３＋０．１＝０．４、３０×０．４＝１２と算出され、輝度が１２（ｃｄ／ｍ２）変化する。緑色のみ階調加算された場合は、緑色は０．６であるため、３０×０．６＝１８と算出され、輝度が１８（ｃｄ／ｍ２）変化する。
【００４３】  よって、ケース１（下位ビットが小さい）における表示面内での輝度変化は、０，１２，１８（ｃｄ／ｍ２）のうちのいずれかとなり、輝度変化量は１８である。同様にケース２（下位ビットが中間）では１２，１８（ｃｄ／ｍ２）のうちのいずれかとなり、輝度変化量は６である。ケース３（下位ビットが大きい）では１２，１８，３０（ｃｄ／ｍ２）のうちのいずれかであり、輝度変化量は１８である。
【００４４】  一方、前提方式では、表示面内での輝度変化は、０，３０（ｃｄ／ｍ２）のうちのいずれかであり、輝度変化量は３０である。このため、発明方式の輝度変化量は、前提方式の場合に対して２０％（ケース２）または６０％（ケース１，３）に抑制される。
【００４５】  ここで、表示面内での輝度変化についてグラフを用いて説明する。図１３〜図１９は、図６〜図１２に示す発明方式と前提方式のマトリクスにおける絵素の輝度変化を説明するためのグラフである。図１３は下位３ビット（００１）の場合、図１４は下位３ビット（０１０）の場合、図１５は下位３ビット（０１１）の場合、図１６は下位３ビット（１００）の場合、図１７は下位３ビット（１０１）の場合、図１８は下位３ビット（１１０）の場合、図１９は下位３ビット（１１１）の場合である。
【００４６】  なお、縦軸を絵素の輝度、横軸をフレームカウント（時間軸）とし、また、一例としてそれぞれのマトリクスにおける右上の絵素の輝度変化を示し、前提方式を１点鎖線、発明方式を実線で示す。また、グラフでは、階調加算がない場合の輝度を１００（ｃｄ／ｍ２）、１絵素全てが階調加算される場合の輝度を１３０（ｃｄ／ｍ２）、赤色および青色画素のみ階調加算された場合の輝度を１１２（ｃｄ／ｍ２）、緑色画素のみ階調加算された場合の輝度を１１８（ｃｄ／ｍ２）としている。図１３〜図１９からも前提方式よりも発明方式の方が、絵素の輝度変化量が小さくなっていることがわかる。
【００４７】  次に、表示面内での輝度分布の偏りの解消について説明する。ＦＲＣによって拡張するビット数を増加した際、輝度変化する絵素の数が少ないと偏りが認識されやすかった。これに対し、発明方式では、緑色画素が、赤色および青色画素に対して逆位相の挙動を行うため、表示面内で階調加算される絵素の数が前提方式に対して２倍になり、表示面内での輝度分布の偏りを解消することができる。これにより、輝度ムラを改善できる。
【００４８】
以上のように、実施の形態１に係る表示装置の映像信号制御装置による映像信号制御方法では、表示装置の表示面における座標情報および時間情報を取得する工程と、複数のＦＲＣパラメータを格納するＬＵＴ５ａを参照し、座標情報および時間情報に対応するＦＲＣパラメータ７を選択する工程と、選択されたＦＲＣパラメータ７を、赤色および青色画素制御用ＦＲＣパラメータと、当該赤色および青色画素制御用ＦＲＣパラメータに対して逆位相の緑色画素制御用ＦＲＣパラメータとして出力する工程と、表示装置に入力する映像信号に含まれる映像データ１４を排他的に上位ビットと下位ビットとに分けたうちの下位ビットの映像データ１６と赤色および青色画素制御用フレームレートコントロールパラメータとを加算し赤色および青色画素制御用階調加算マトリクスを１ビットのデータとして出力するとともに、下位ビットの映像データ１６と緑色画素制御用フレームレートコントロールパラメータとを加算し緑色画素制御用階調加算マトリクスを１ビットのデータとして出力する工程と、赤色、青色および緑色画素制御用階調加算マトリクスの出力に基づいて、表示装置に入力する映像信号に含まれる映像データ１４を排他的に上位ビットと下位ビットとに分けたうちの上位ビットの映像データ１５に階調加算を行い表示用データ１９を出力する工程とを備えた。
【００４９】  このため、表示面においては、上記に説明したように、実施の形態１の場合の輝度変化量は、前提技術の場合に対して２０％（ケース２）または６０％（ケース１，３）に抑制されるため、表示面内での輝度差が分かりにくくなる。
【００５０】  また、緑色画素の階調加算は、赤色画素と青色画素の階調加算に対して空間的、時間的に逆位相で行われるため、絵素内の全ての色の画素について同じＦＲＣパラメータを用いて階調加算した場合に対して、表示面内で階調加算される絵素の数が２倍になり、表示面内での輝度分布の偏りを解消できる。
【００５１】  したがって、輝度変化量を抑制することで輝度フリッカが視認されにくくなり、また、輝度分布の偏りを解消することで輝度ムラが認識されにくくなる。これにより、ＦＲＣを用いた表示装置における表示品位の低下を抑制することができる。
【００５２】  また、ＦＲＣパラメータ７を出力する工程において、赤色および青色画素制御用ＦＲＣパラメータと、緑色画素制御用ＦＲＣパラメータのうちの一方は、ＦＲＣパラメータ７であり、他方は、ＦＲＣパラメータ７をビット反転したＦＲＣパラメータ８である。ＦＲＣパラメータ７をビット反転するという簡単な方法で、赤色および青色画素制御用ＦＲＣパラメータと、逆位相の緑色画素制御用ＦＲＣパラメータとを生成し出力することができるため、表示装置の製造コストが増加することを抑制できる。
【００５３】  また、上記の説明では、赤色および青色画素に用いるＦＲＣパラメータ７をビット反転することで、緑画素に用いるＦＲＣパラメータ８を生成したが、緑画素に用いるＦＲＣパラメータ８をＬＵＴ参照回路５から出力し、ＦＲＣパラメータ８をビット反転することで、赤色および青色画素に用いるＦＲＣパラメータ７を生成してもよい。
【００５４】  また、図６〜図１２では、単純な位相反転による階調加算画素の分散を行っているため、時間的な変化を見た場合、例えば、下位ビット（１００）においてマトリックスの右上の絵素を見ると、［１１１１２２２２］というように階調加算の状態が連続しているが、例えば、［１２１２１２１２］というように入れ替えてもよく、例示した並びに限定されない。
【００５５】  ＜実施の形態２＞  次に、実施の形態２に係る表示装置の映像信号制御方法について説明する。図２０は、実施の形態２に係る表示装置の映像信号制御装置の構成図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００５６】  実施の形態１に係る映像信号制御装置では、ＬＵＴ参照回路５とビット反転回路６を１つずつ備えていたが、実施の形態２に係る映像信号制御装置では、２つのビット反転回路６Ａ，６Ｂと、２つのＬＵＴ参照回路５Ａ，５Ｂとを備えている。座標情報出力回路４から出力される座標情報は、ＬＵＴ参照回路５Ａに入力されるとともに、ビット反転回路６Ａに入力される。フレームカウンタ３から出力される時間情報は、ＬＵＴ参照回路５Ａに入力されるとともに、ビット反転回路６Ｂに入力される。そして、ビット反転回路６Ａ，６Ｂでビット反転した座標情報と時間情報がＬＵＴ参照回路５Ｂに入力される。
【００５７】  ＬＵＴ参照回路５Ａは、ＬＵＴ（第１ＬＵＴ）を有し、このＬＵＴを参照して座標情報出力回路４から入力された座標情報と、フレームカウンタ３から入力された時間情報に対応するＦＲＣパラメータ７を選択して出力する。ＬＵＴ参照回路５Ｂは、ＬＵＴ（第２ＬＵＴ）を有し、このＬＵＴを参照してビット反転回路６Ａ，６Ｂによりビット反転された座標情報および時間情報に対応するＦＲＣパラメータ８を選択して出力する。
【００５８】  なお、ビット反転回路６Ａ，６Ｂがそれぞれ第１，第２ビット反転回路に相当する。また、ＬＵＴ参照回路５Ａ，５Ｂがそれぞれ第１，第２選択手段に相当するとともに出力手段に相当する。
【００５９】  以上のように、実施の形態２に係る表示装置の映像信号制御装置による映像信号制御方法では、ＦＲＣパラメータ７を選択する工程において、座標情報および時間情報を用いて選択されたＦＲＣパラメータ７が、赤色および青色画素制御用ＦＲＣパラメータと、緑色画素制御用ＦＲＣパラメータのうちの一方であり、座標情報および時間情報をビット反転したものを用いて選択されたＦＲＣパラメータ８が他方である。座標情報および時間情報をビット反転するという簡単な方法で、赤色および青色画素制御用ＦＲＣパラメータと、逆位相の緑色画素制御用ＦＲＣパラメータとを生成し出力することができるため、表示装置の製造コストが増加することを抑制できる。
【００６０】  この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【００６１】  なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６２】  １  Ｈカウンタ、２  Ｖカウンタ、３  フレームカウンタ、５，５Ａ，５Ｂ  ＬＵＴ参照回路、５ａ  ＬＵＴ、６，６Ａ，６Ｂ  ビット反転回路、７，８  ＦＲＣパラメータ。
【図１】
0005963942.tif 000002
【図２】
0005963942.tif 000003
【図３】
0005963942.tif 000004
【図４】
0005963942.tif 000005
【図５】
0005963942.tif 000006
【図１３】
0005963942.tif 000007
【図１４】
0005963942.tif 000008
【図１５】
0005963942.tif 000009
【図１６】
0005963942.tif 000010
【図１７】
0005963942.tif 000011
【図１８】
0005963942.tif 000012
【図１９】
0005963942.tif 000013
【図２０】
0005963942.tif 000014
【図２１】
0005963942.tif 000015
【図６】
0005963942.tif 000016
【図７】
0005963942.tif 000017
【図８】
0005963942.tif 000018
【図９】
0005963942.tif 000019
【図１０】
0005963942.tif 000020
【図１１】
0005963942.tif 000021
【図１２】
0005963942.tif 000022