(57)【特許請求の範囲】
【請求項１】
超広帯域周波数変調器であって、
変調データの小さい成分を受信する直接変調位相ロックループと、
複数の遅延線を備える遅延モジュールと、
前記複数の遅延線上で複数の遅延信号、および、前記変調データの大きい成分を受信するエッジセレクタと
前記変調データを振幅成分および周波数成分に分割し、
前記小さい成分および前記大きい成分を取得するために、閾値にしたがって前記周波数成分を分割し、
前記小さい成分を前記直接変調位相ロックループに、前記大きい成分を前記エッジセレクタに、提供する、
位相決定モジュールと、
を備える周波数変調器。
【請求項２】
前記小さい成分は、位相変調成分であり、前記大きい成分は、位相変調成分である、請求項１に記載の周波数変調器。
【請求項３】
前記小さい成分は、周波数変調成分であり、前記大きい成分は、周波数変調成分である、請求項１に記載の周波数変調器。
【請求項４】
前記小さい成分は、３メガヘルツ以下の周波数を備え、前記大きい成分は、３メガヘルツを上回る周波数を備える、請求項３に記載の周波数変調器。
【請求項５】
前記直接変調位相ロックループは、デジタル位相ロックループである、請求項１に記載の周波数変調器。
【請求項６】
前記小さい成分は、二点注入を通じて前記直接変調位相ロックループに注入される、請求項１に記載の周波数変調器。
【請求項７】
前記超広帯域周波数変調器は、ポーラ変調器である、請求項１に記載の周波数変調器。
【請求項８】
前記直接変調位相ロックループは、位相ロックループ出力信号を前記遅延モジュールに提供する、請求項１に記載の周波数変調器。
【請求項９】
前記エッジセレクタは、前記大きい成分および前記複数の遅延信号を処理して、位相出力信号を生成する、請求項１に記載の周波数変調器。
【請求項１０】
ワイヤレスネットワークにおけるワイヤレス通信を容易にするための方法であって、
変調データを振幅成分および周波数成分に分割することと、
小さい成分および大きい成分を取得するために、閾値にしたがって前記周波数成分を分割することと、
前記小さい成分を直接変調位相ロックループに、前記大きい成分をデジタル周波数オフセット発生器に、提供することと、
前記直接変調位相ロックループによって、前記変調データの小さい成分を処理することと、
遅延モジュールおよびエッジセレクタを備える前記デジタル周波数オフセット発生器によって、前記変調データの大きい成分を処理することと、ここにおいて、前記遅延モジュールは、前記エッジセレクタへ提供される複数の遅延線を備える、
前記小さい成分を前記処理することと、前記大きい成分を前記処理することとに基づいて、位相出力信号を出力することと
を備える方法。
【請求項１１】
前記閾値は、３メガヘルツであり、前記小さい成分は、前記閾値以下であり、前記大きい成分は、前記閾値を上回る、請求項１０に記載の方法。
【請求項１２】
前記エッジセレクタは、前記大きい成分を処理する、請求項１０に記載の方法。
【請求項１３】
直接変調位相ロックループ出力を前記遅延モジュールに提供することと、
複数の遅延信号を取得するために、前記遅延モジュールを用いて前記直接変調位相ロックループ出力を処理することと、
前記複数の遅延線上で前記複数の遅延信号を前記エッジセレクタに提供することと
をさらに備える、請求項１０に記載の方法。
【請求項１４】
前記エッジセレクタは、前記大きい成分および前記複数の遅延信号を処理する、請求項１３に記載の方法。
【請求項１５】
前記小さい成分は、位相変調成分であり、前記大きい成分は、位相変調成分である、請求項１０に記載の方法。
【請求項１６】
前記小さい成分は、周波数変調成分であり、前記大きい成分は、周波数変調成分である、請求項１０に記載の方法。
【請求項１７】
前記直接変調位相ロックループは、デジタル位相ロックループである、請求項１０に記載の方法。
【請求項１８】
前記小さい成分は、二点注入を通じて前記直接変調位相ロックループに注入される、請求項１０に記載の方法。
【請求項１９】
前記方法は、超広帯域周波数変調器を備えるワイヤレスデバイスによって実行される、請求項１０に記載の方法。
【請求項２０】
前記超広帯域周波数変調器は、
前記直接変調位相ロックループと、
前記遅延モジュールと、
前記エッジセレクタと
を備える、請求項１９に記載の方法。
【請求項２１】
前記超広帯域周波数変調器は、ポーラ変調器である、請求項１９に記載の方法。
【請求項２２】
ワイヤレスネットワークにおけるワイヤレス通信を容易にするための装置であって、
変調データを振幅成分および周波数成分に分割するための手段と、
小さい成分および大きい成分を取得するために、閾値にしたがって前記周波数成分を分割するための手段と、
前記小さい成分を直接変調位相ロックループに、前記大きい成分をデジタル周波数オフセット発生器に、提供するための手段と、
前記直接変調位相ロックループによって、前記変調データの小さい成分を処理するための手段と、
遅延モジュールおよびエッジセレクタを備える前記デジタル周波数オフセット発生器によって、前記変調データの大きい成分を処理するための手段と、ここにおいて、前記遅延モジュールは、前記エッジセレクタへ提供される複数の遅延線を備える、
前記小さい成分を前記処理することと、前記大きい成分を前記処理することとに基づいて、位相信号を出力するための手段と
を備える装置。
【請求項２３】
直接変調位相ロックループ出力を前記遅延モジュールに提供するための手段と、
複数の遅延信号を取得するために、前記遅延モジュールを用いて前記直接変調位相ロックループ出力を処理するための手段と、
前記複数の遅延線上で前記複数の遅延信号を前記エッジセレクタに提供するための手段と
をさらに備える、請求項２２に記載の装置。
【発明の詳細な説明】
【米国特許法１１９条に基づく優先権の主張】
【０００１】
[0001]  本願は、譲受人に譲渡され、参照によって本明細書に明確に組み込まれる、２０１２年４月２５日に出願された「ULTRA-WIDE BAND FREQUENCY MODULATOR」と題する米国特許仮出願第６１／６３８，２７４号に対する優先権を主張する。
【技術分野】
【０００２】
[0002]  本開示は、一般に、通信システムのためのワイヤレスデバイスに関する。より具体的には、本開示は、超広帯域周波数変調器（an ultra-wide band frequency modulator）のためのシステムおよび方法に関する。
【背景技術】
【０００３】
[0003]  電子デバイス（セルラ電話、ワイヤレスモデム、コンピュータ、デジタルミュージックプレーヤ、全地球測位システムユニット、携帯情報端末、ゲーミングデバイス、等）は、日常生活の一部になってきている。小型のコンピューティングデバイスは現在、自動車から住宅の錠（housing locks）、さらには、モバイルデバイスまで、すべてのものに設置されている。これら電子デバイスの複雑性は、過去数年で劇的に増加している。例えば、多くの電子デバイスは、デバイスの制御に役立つ１つ以上のプロセッサに加えて、デバイスのプロセッサおよび他の部分をサポートするための多くのデジタル回路を有する。
【０００４】
[0004]  ワイヤレス通信システムは、音声、ビデオ、データ、等のような様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、１つ以上の基地局との多数のモバイルデバイスの同時通信をサポートすることができる多元接続システムでありうる。
【０００５】
[0005]  モバイルデバイスは、動作中に使用される様々な回路を含みうる。例えば、発振器は、モバイルデバイス内の基板または集積回路にわたって様々な回路を同期させるために使用されうる。さらに、モバイルデバイス内の異なる回路は、異なる周波数を用いて動作しうる。したがって、モバイルデバイスは、様々な目的のために多数の基準信号（reference signal）を発生させうる。
【０００６】
[0006]  しかしながら、他のポータブル電子デバイスのように、モバイルデバイスは、送受信可能なデータ量が制限される可能性がある。さらに、送受信される信号の処理を簡潔にすることが望まれうる。広帯域変調器の１つの利点は、多数の周波数帯域および多数の規格（２Ｇ、３Ｇ、４Ｇ、等）をカバーする能力である。
【発明の概要】
【０００７】
[0007]  超広帯域周波数変調器が説明される。本周波数変調器は、小さい成分（a small component）を受信する直接変調位相ロックループ（a direct modulation phase lock loop）を含む。本周波数変調器はまた、複数の遅延線（delay lines）を生成する遅延モジュールを含む。本周波数変調器は追加的に、大きい成分（a large component）および複数の遅延線を受信するエッジセレクタ（an edge selector）を含む。
【０００８】
[0008]  小さい成分は、位相変調成分（a phase modulation component）であり得、大きい成分は、位相変調成分でありうる。小さい成分は、周波数変調成分（a frequency modulation component）であり得、大きい成分は周波数変調成分でありうる。小さい成分は、３メガヘルツ以下の周波数を含み、大きい成分は、３メガヘルツを上回る周波数を含みうる。
【０００９】
[0009]  直接変調位相ロックループは、デジタル位相ロックループでありうる。小さい成分は、二点注入（two point injection）を通じて直接変調位相ロックループに注入される（injected）。
【００１０】
[0010]  超広帯域周波数変調器は、ポーラ変調器（polar modulator）でありうる。直接変調位相ロックループは、位相ロックループ出力信号を遅延モジュールに提供しうる。複数の遅延信号（delayed signals）は、複数の遅延線上で送られうる。エッジセレクタは、大きい成分および複数の遅延信号を処理して、位相出力信号を生成しうる。
【００１１】
[0011]  ワイヤレスネットワークにおけるワイヤレス通信を容易にする方法が開示される。小さい成分は、直接変調位相ロックループによって処理される。大きい成分は、遅延モジュールおよびエッジセレクタを含むデジタル周波数オフセット発生器（a digital frequency offset generator）によって処理される。遅延モジュールは、複数の遅延線をエッジセレクタに提供する。位相出力信号が出力される。
【００１２】
[0012]  変調データ（Modulation data）が取得されうる。変調データは、振幅成分（an amplitude component）および周波数成分へと分割されうる。周波数成分は、小さい成分および大きい成分を取得するために、閾値にしたがって分割されうる。小さい成分は、直接変調位相ロックループに提供されうる。大きい成分は、デジタル周波数オフセット発生器に提供されうる。
【００１３】
[0013]  直接変調位相ロックループ出力は、遅延モジュールに提供されうる。直接変調位相ロックループ出力は、複数の遅延信号を取得するために、遅延モジュールを用いて処理されうる。複数の遅延信号は、複数の遅延線上でエッジセレクタに提供されうる。本方法は、超広帯域周波数変調器を含むワイヤレスデバイスによって実行されうる。
【００１４】
[0014]  ワイヤレスネットワークにおけるワイヤレス通信を容易にするための装置も説明される。本装置は、直接変調位相ロックループによって小さい成分を処理するための手段を含む。本装置はまた、遅延モジュールおよびエッジセレクタを含むデジタル周波数オフセット発生器によって大きい成分を処理するための手段を含む。遅延モジュールは、複数の遅延線をエッジセレクタに提供する。本装置はさらに、位相信号を出力するための手段を含む。
【００１５】
[0015]  ワイヤレスネットワークにおけるワイヤレス通信を容易にするためのコンピュータプログラム製品も説明される。本コンピュータプログラム製品は、命令を格納した非一時的な有形（tangible）コンピュータ可読媒体を含む。本命令は、直接変調位相ロックループによって小さい成分を処理することをワイヤレスデバイスに行わせるためのコードを含む。本命令はまた、遅延モジュールおよびエッジセレクタを含むデジタル周波数オフセット発生器によって大きい成分を処理することをワイヤレスデバイスに行わせるためのコードを含む。遅延モジュールは、複数の遅延線をエッジセレクタに提供する。本命令はさらに、位相信号を出力することをワイヤレスデバイスに行わせるためのコードを含む。
【図面の簡単な説明】
【００１６】
【図１】図１は、超広帯域周波数変調器を使用するワイヤレスデバイスを示すブロック図である。
【図２】図２は、超広帯域周波数変調器を示すブロック図である。
【図３】図３は、超広帯域周波数変調のための方法のフロー図である。
【図４】図４は、位相決定モジュールの一構成を示すブロック図である。
【図５】図５は、直接変調（a direct modulation）位相ロックループ（phase lock loop）（ＰＬＬ）の一構成を示すブロック図である。
【図６】図６は、デジタル周波数オフセット発生器の一構成を示すブロック図である。
【図７】図７は、別の超広帯域周波数変調器を示すブロック図である。
【図８】図８は、超広帯域周波数変調のための別の方法のフロー図である。
【図９】図９は、基地局内に含まれうる特定のコンポーネントを示す。
【図１０】図１０は、ワイヤレス通信デバイス内に含まれうる特定のコンポーネントを示す。
【詳細な説明】
【００１７】
[0026]  図１は、超広帯域周波数変調器１０２を使用するワイヤレスデバイス１００を示すブロック図である。ワイヤレスデバイス１００は、ワイヤレス通信デバイスまたは基地局でありうる。
【００１８】
[0027]  ワイヤレス通信デバイスは、端末、アクセス端末、ユーザ機器（ＵＥ）、加入者ユニット、局、等とも呼ばれ、それらの機能性のうちのいくつかまたはすべてを含みうる。ワイヤレス通信デバイスは、セルラ電話、携帯情報端末（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータ、ＰＣカード、コンパクトフラッシュ（登録商標）、外付けまたは内蔵モデム、ワイヤライン電話、等でありうる。ワイヤレス通信デバイスは、可動式または据え置き型でありうる。ワイヤレス通信デバイスは、いかなる瞬間でも、ダウンリンクおよび／またはアップリンク上でゼロ、１、または多数の基地局と通信しうる。ダウンリンク（すなわち、順方向リンク）は、基地局からワイヤレス通信デバイスへの通信リンクを指し、アップリンク（すなわち、逆方向リンク）は、ワイヤレス通信デバイスから基地局への通信リンクを指す。アップリンクおよびダウンリンクは、通信リンク、または、通信リンクに使用されるキャリアを指しうる。
【００１９】
[0028]  ワイヤレス通信デバイスは、基地局のような、他のワイヤレスデバイスを含むワイヤレス通信システムで動作しうる。基地局は、１つ以上のワイヤレス通信デバイスと通信する局である。基地局は、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢ、等とも呼ばれ、それらの機能性のうちのいくつかまたはすべてを含みうる。各基地局は、特定の地理的エリアに対して通信カバレッジを提供する。基地局は、１つ以上のワイヤレス通信デバイスに対して通信カバレッジを提供しうる。「セル」という用語は、その用語が使用される文脈に依存して、基地局および／またはそれのカバレッジエリアを指しうる。
【００２０】
[0029]  ワイヤレス通信システム（例えば、多元接続システム）における通信は、ワイヤレスリンク上での送信を通じて達成されうる。このような通信リンクは、単一入力単一出力（ＳＩＳＯ）または多入力多出力（ＭＩＭＯ）システムを介して確立されうる。多入力多出力（ＭＩＭＯ）システムは、データ送信のために、多数の（ＮＴ個の）送信アンテナおよび多数の（ＮＲ個の）受信アンテナをそれぞれ備えた１つまたは複数の送信機および１つまたは複数の受信機を含む。ＳＩＳＯシステムは、多入力多出力（ＭＩＭＯ）システムの特定の例である。多入力多出力（ＭＩＭＯ）システムは、多数の送受信アンテナによって作り出される追加の次元（dimensionalities）が利用されると、高められた性能（例えば、より高いスループット、より大きな容量、または、向上した信頼性）を提供することができる。
【００２１】
[0030]  ワイヤレス通信システムは、単一入力多出力（ＳＩＭＯ）および多入力多出力（ＭＩＭＯ）の両方を利用しうる。ワイヤレス通信システムは、利用可能なシステムリソース（例えば、帯域幅および送信電力）を共有することによって、多数のワイヤレス通信デバイスとの通信をサポートすることができる多元接続システムでありうる。このような多元接続システムの例には、符号分割多元接続（ＣＤＭＡ）システム、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、単一キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ）システム、および空間分割多元接続（ＳＤＭＡ）システムが含まれる。
【００２２】
[0031]  ワイヤレスデバイス１００は、データソース１１２および送信機１０４を含みうる。送信機１０４は、超広帯域周波数変調器１０２を含みうる。
【００２３】
[0032]  ワイヤレスデバイス１００の例には、セルラ、コードレス、パーソナルコミュニケーションシステム、モバイル電話、または、他のタイプのワイヤレス電話デバイスといったワイヤレス通信デバイスが含まれる。ワイヤレスデバイス１００のさらなる例には、ベースバンド回路、送信機、受信機、トランシーバ、ページャ、ワイヤレス携帯情報端末、セットトップボックス、ミュージックプレーヤ、ビデオプレーヤ、エンターテイメントユニット、ワイヤレス接続を有するノートブックコンピュータ、ワイヤレスモバイルデバイス、双方向無線機、ウォーキートーキー（a walkie-talkie）、モバイル局、多入力多出力（ＭＩＭＯ）デバイス、ナビゲーションデバイス、全地球測位システム受信機、メーター読取機器（meter reading equipment）のような固定ロケーションデータユニット（a fixed location data unit）、または、データまたはコンピュータ命令を記憶または検索するその他のデバイス、あるいはそれらのあらゆる組み合わせが含まれる。ワイヤレスデバイス１００の追加の例には、ブルートゥースなどの他の狭帯域システムはもちろん、狭帯域ポーラＧＳＭ（登録商標）（narrowband polar GSM（登録商標））およびＥＤＧＥシステムで見られるもののようなポーラ送信機（polar transmitter）が含まれる。
【００２４】
[0033]  超広帯域周波数変調器１０２は、超広帯域周波数上で動作しうる。超広帯域周波数は、５００メガヘルツ（ＭＨｚ）か、またはキャリア周波数の２０％かのどちらか少ない方を超える帯域幅を有する信号を指しうる。一般に、超広帯域周波数変調器１０２の範囲は、１００ＭＨｚを超える。
【００２５】
[0034]  送信機１０４はまた、発振器１０８、駆動増幅器１１６、および電力増幅器１１８を含みうる。超広帯域周波数変調器１０２は、発振器１０８から基準信号１１０を、データソース１１２から変調データ１１４を受信しうる。発振器１０８は、局部発振器（a local oscillator）（ＬＯ）でありうる。変調データ１１４は、複素信号（complex signals）を含みうる。変調データ１１４は、任意のデジタル複素変調スキーム（digital complex modulation scheme）（ＰＳＫ、ＱＡＭ、またはＯＦＤＭ）でありうる。基準信号１１０は、クロック信号として送信機１０４内のデジタルコンポーネントによって使用される、特定の周波数（すなわち、基準信号周波数）における周期信号（a periodic signal）でありうる。変調データ１１４は、ワイヤレスデバイス１００によって別のデバイスにワイヤレスに送信されることとなるデータでありうる。
【００２６】
[0035]   送信機１０４は、変調データ１１４を、送信に備えるために、ある程度処理しうる。送信機１０４は、変調データ１１４を含む無線周波数（a radio frequency）（ＲＦ）信号１０６を生成しうる。例えば、変調データ１１４が１００キロヘルツ（ｋＨｚ）の帯域幅を有する場合、無線周波数（ＲＦ）信号１０６は、１００ｋＨｚの帯域幅をおよび１ＧＨｚまたは１．８ＧＨｚの中心周波数を有する変調データ１１４を含みうる。無線周波数（ＲＦ）信号１０６は、それがアンテナ１２０を介して送信される前に、駆動増幅器１１６、電力増幅器１１８、または両方によって増幅されうる。このように、送信機１０４は、超広帯域周波数変調器１０２を使用して、送信のために無線周波数範囲にデータをアップコンバートしうる。一構成において、超広帯域周波数変調器１０２は、ミキサ（示されない）と共に、アナログ位相ロックドループ（an analog phase locked loop）を使用しうる。
【００２７】
[0036]  ポーラ送信機のような周波数変調器は、様々な理由により、回路で使用されうる。近年、ワイヤレス通信デバイスにおける狭帯域にポーラ送信機が採用されている。例えば、狭帯域ポーラ送信機は、移動通信のためのグローバルシステム（Global System for Mobile Communications）（ＧＳＭ）およびＧＳＭエボリューションのための拡張データレート（Enhanced Data rates for GSM Evolution）（ＥＤＧＥ）システムに使用される。しかしながら、ポーラ送信機を狭帯域に使用することで、制限が設けられる。例えば、狭帯域送信機は、変調されたデータを送信するために、キャリア信号のほんの一部しか利用することができない。別の制限は、遅延整合（delay matching）に対する厳しい制約（stringent restriction）が課せられる点である。例えば、いくつかのシステムにおいて、電圧制御発振器利得（voltage controlled oscillator gain）（ＫＶＣＯ）線形化範囲（linearization range）は、位相成分が約３ＭＨｚの帯域幅に制限されうる。
【００２８】
[0037]  ポーラ送信機の持つ別の問題は、それらが「ホールパンチング（hole punching）」技法を採用することが多い点である。この技法は、変調されたデータの拡散効果（spreading effect）により、周波数ドメインン内のスパー（spur）および位相量子化雑音（phase quantization noise）に帰着しうる。それはスペクトル再生（spectral re-growth）およびブロック隣接リソース（blocks adjacent resources）を作り出すため、これには問題がある。いくつかのケースでは、隣接チャネル雑音（adjacent channel noise）は、キャリア対して最大で−２０デシベル（ｄＢｃ）である。
【００２９】
[0038]  広帯域送信機および広帯域変調器もまた、現在、ワイヤレス通信デバイスで使用されている。例えば、広帯域送信機は、広帯域符号分割多元接続（ＷＣＤＭＡ（登録商標））および第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ）システムで使用される。これらの広帯域送信機もまた問題がある。例えば、これらの広帯域送信機は、同相（in-phase）（Ｉ）および直交（quadrature）（Ｑ）直接アップコンバージョンを採用する際に、電力および雑音問題をもたらす。例えば、ＩおよびＱ変調器（例えば、ＩおよびＱ直接アップコンバータ（I and Q direct up-converter））は、より大きなダイサイズ（bigger die sizes）、より高い消費電力、およびより高い雑音レベルに悩まされる。
【００３０】
[0039]  一般に、ポーラ変調器のような周波数変調器は、８位相偏移キーイング（8-phase shift keying）（８ＰＳＫ）、ハイブリッド直交位相偏移キーイング（hybrid quadrature phase-shift keying）（ＨＱＰＳＫ）、直交周波数分割多重化（ＯＦＤＭ）、単一キャリア周波数−分割多元接続（ＳＣ−ＦＤＭＡ）、ブルートゥース、ＷＣＤＭＡ、および／またはＬＴＥといった変調スキームを採用する。しかしながら、これの非定常エンベロープスキーム（non-constant envelope schemes）のうちの１つを使用する場合、「ゼロ交差（zero crossing）」または「オリジン交差（origin crossing）」という問題が生じる。ゼロ交差を低減させるための現在の１つの方法は、ポーラ変調器が、ベースバンド信号のデジタル歪み（digital distortion）を要求することである。しかしながら、この技法は、非常に複雑であり、かつ、計算的な要求が多い（computationally demanding）ため、この方法は変調の品質を劣化させる。
【００３１】
[0040]  一構成において、超広帯域周波数変調器１０２は、ポーラ変調器でありうる。加えて、超広帯域周波数変調器１０２は、周波数合成器（a frequency synthesizer）に関連付けられうる。周波数合成器は、キャリア周波数の２０％までの瞬間周波数偏差（instantaneous frequency deviation）を有する超広帯域無線周波数（ＲＦ）信号の能力がありうる。例えば、１ＧＨｚのキャリア周波数のケースでは、２００ＭＨｚを超えるものがデータを送信するために使用されうる。
【００３２】
[0041]  図２は、超広帯域周波数変調器２０２を示すブロック図である。図２の超広帯域周波数変調器２０２は、図１の超広帯域周波数変調器１０２の一構成でありうる。超広帯域周波数変調器２０２は、基準信号２１０および変調データ２１４を受信し、無線周波数（ＲＦ）信号２０６を発生させうる。超広帯域周波数変調器２０２は、直接変調位相ロックループ（ＰＬＬ）２３０、デジタル周波数オフセット発生器２３２、および位相決定モジュール２２４を含みうる。
【００３３】
[0042]  位相決定モジュール２２４は、変調データ２１４を受信しうる。超広帯域周波数変調器２０２で変調データ２１４を処理する際、信号は、振幅（ＡＭ）成分（an amplitude (AM) component）２４６と周波数変調（ＦＭ）成分（a frequency modulation (FM) component）とに分けられ（split）うる。これは、例えば、位相決定モジュール２２４で生じうる。周波数変調（ＦＭ）成分はさらに、小さい成分２２６および大きい成分２２８へと分離され（separated）うる。一構成において、小さい成分２２６は、小さい周波数変調（ＦＭ）成分であり、大きい成分２２８は、大きい周波数変調（ＦＭ）成分でありうる。別の構成において、小さい成分２２６は、小さい位相変調（ＰＭ）成分であり、大きい成分２２８は、大きい位相変調（ＰＭ）成分でありうる。いくつかのケースにおいて、小さい周波数変調（ＦＭ）成分は、最大でほぼ３ＭＨｚの小さい周波数偏差を含み、大きい周波数変調（ＦＭ）成分は、ＲＦキャリア周波数の２０％までの大きい周波数偏差を含みうる。小さい周波数変調（ＦＭ）成分（例えば、３ＭＨｚ未満の信号周波数）は、信号のおよそ８０％を含み、大きい周波数変調（ＦＭ）成分（例えば、３ＭＨｚを超える信号周波数）は、信号のおよそ２０％を含みうる。
【００３４】
[0043]  変調データ２１４は、同相（Ｉ）および直交（Ｑ）成分を含みうる。変調データ２１４は、ワイヤレスデバイス１００または別の電子デバイスによって提供されうる。位相決定モジュール２２４は、変調データ２１４から小さい成分２２６および大きい成分２２８を発生させるために使用されうる。位相決定モジュール２２４は、図４に関連して以下でさらに詳細に説明される。
【００３５】
[0044]  いくつかの構成において、超広帯域周波数変調器２０２は、直接変調位相ロックループ（ＰＬＬ）２３０およびデジタル周波数オフセット発生器２３２を使用しうる。デジタル周波数オフセット発生器２３２は、複数の遅延線２８８をエッジセレクタ２３６に提供する遅延モジュール２３４を含みうる。小さい成分２２６は、直接変調位相ロックループ（ＰＬＬ）２３０に注入されうる。例えば、小さい成分２２６は、二点注入を介して直接変調位相ロックループ（ＰＬＬ）２３０に注入される。代替的に、二点変調（two point modulation）（ＴＰＭ）を使用するというよりはむしろ、直接変調位相ロックループ（ＰＬＬ）２３０は、一点変調（one point modulation）を採用しうる。いくつかのケースにおいて、大きい成分２２８は、遅延線２８８およびエッジセレクタ２３６アーキテクチャを介してＲＦ電圧制御発振器（ＶＣＯ）の出力において導入されうる。換言すると、大きい成分２２８は、遅延線２８８およびエッジセレクタ２３６を有するデジタル周波数オフセット発生器２３２に注入されうる。
【００３６】
[0045]  直接変調位相ロックループ（ＰＬＬ）２３０は、位相決定モジュール２２４から小さい成分２２６を受信しうる。直接変調位相ロックループ（ＰＬＬ）２３０は、デジタル位相ロックループ（a digital phase lock loop）（ＤＰＬＬ）でありうる。直接変調位相ロックループ（ＰＬＬ）２３０もまた、基準信号２１０を受信しうる。直接変調位相ロックループ（ＰＬＬ）２３０は、基準信号２１０の位相に関連する位相ロックループ（ＰＬＬ）出力２５３を発生させうる。例えば、直接変調位相ロックループ（ＰＬＬ）２３０は、可変周波数発振器および位相検出器を使用して、基準信号２１０と同じ位相である位相出力２４１をデジタル周波数オフセット発生器２３２から発生させうる。直接変調位相ロックループ（ＰＬＬ）は、図５に関連して以下にさらに詳細に説明される。
【００３７】
[0046]  デジタル周波数オフセット発生器２３２は、遅延モジュール２３４およびエッジセレクタ２３６を含みうる。遅延モジュール２３４は、直接変調位相ロックループ（ＰＬＬ）２３０からの位相ロックループ（ＰＬＬ）出力２５３を受信しうる。遅延モジュール２３４は、エッジセレクタ２３６に提供される多数の遅延信号（例えば、遅延線２８８）を発生させうる。
【００３８】
[0047]  エッジセレクタ２３６は、遅延モジュール２３４から遅延線２８８を、位相決定モジュール２２４から大きい成分２２８を受信しうる。エッジセレクタ２３６は、位相出力２４１を発生させうる。エッジセレクタ２３６は、部分的に、遅延位相ロックループ（ＰＬＬ）出力の遅延エッジ（delayed edges）（すなわち遅延線）を使用して、位相出力２４１を選択しうる。
【００３９】
[0048]  いくつかの構成では、位相出力２４１は、周波数合成出力（a frequency synthesis output）でありうる。一般に、周波数合成は、高精度でトーンを発生させる。しかしながら、周波数合成に加えて（on top of）、変調が注入されうる。換言すると、小さい偏差および／または注入によってキャリアを変調することで、増加した送信レートが達成されうる。いくつかのケースにおいて、キャリア周波数の２０％が、送信データとして使用されうる。例えば、本明細書で開示されるシステムおよび方法の下では、２ＧＨｚのキャリア周波数は、４００ＭＨｚのデータ送信レベルを利用しうる。デジタル周波数オフセット発生器２３２は、図６に関連して以下にさらに詳細に説明される。
【００４０】
[0049]  上述されたように、位相決定モジュール２２４はまた、振幅成分２４６を出力しうる。振幅成分２４６は、結合器２２２において、位相出力２４１と結合されうる。結合器２２２は、無線周波数（ＲＦ）信号２０６を出力しうる。
【００４１】
[0050]  小さい成分２２６を処理するために直接変調位相ロックループ（ＰＬＬ）２３０を、大きい成分２２８を処理するためにデジタルオフセット発生器を、使用する超広帯域周波数変調器２０２を採用することは、多くの利点を有しうる。例えば、受信（ＲＸ）帯域における送信（ＴＸ）雑音のレベルは、遅延線２８８およびエッジセレクタ２３６の位相量子化雑音によって制限される必要はない。これは、大きい周波数変調（ＦＭ）成分偏差の数が、小さい周波数変調（ＦＭ）成分偏差と比べて比較的小さいためである。別の例として、遅延線２８８不整合（delay line 288 mismatches）は、変調データ（modulating data）の拡散効果のため、周波数ドメインにおけるスパーを低減および／または削除しうる。一構成において、スパーを低減させるために、遅延線２８８は、変調データ自体によってランダム化されうる。
【００４２】
[0051]  直接変調位相ロックループ（ＰＬＬ）２３０を採用する場合、追加の利点は、厳しい発振器線形性要件（oscillator linearity requirement）を低減させることを含みうる。さらに、精密な位相出力が達成されうる。デジタル周波数オフセット発生器２３２機能が採用されると、歪み全体がスパー電力（spur power）とともに低減されうる。これは、時間位相信号のほんの一部だけが、大きい成分２２８に含まれ、それにより、その信号のほんの一部だけが、デジタル周波数オフセット発生器２３２に注入されるためでありうる。いくつかの例において、大きい成分２２８を構成する信号の部分は、およそ２０％でありうる。さらに、デジタル周波数オフセット発生器２３２は、大半の時間、局部発振器（ＬＯ）バッファとして動作しうるか、および／または、開ループを含みうる。この簡潔化された構造はまた、より小さいダイエリアを採用するという利点を提供しうる。このように、超広帯域周波数変調器２０２において直接変調位相ロックループ（ＰＬＬ）２３０を採用することの別の利点は、より小さいサイズおよびより簡潔な複雑性でありうる。
【００４３】
[0052]  図３は、超広帯域周波数変調のための方法３００のフロー図である。方法３００は、超広帯域周波数変調器１０２によって実行されうる。一構成において、超広帯域周波数変調器１０２は、基地局またはワイヤレス通信デバイスのような、ワイヤレスデバイス１００上にありうる。超広帯域周波数変調器１０２は、直接変調位相ロックループ（ＰＬＬ）２３０を用いて小さい成分２２６を処理しうる３０２。一構成において、小さい成分２２６は、周波数変調された信号を含む小さい周波数変調（ＦＭ）成分でありうる。
【００４４】
[0053]  超広帯域周波数変調器１０２は、デジタル周波数オフセット発生器２３２を用いて大きい成分２２８を処理しうる３０４。図２に関連して上述されたように、デジタル周波数オフセット発生器２３２は、複数の遅延線２８８をエッジセレクタ２３６に提供する遅延モジュール２３４を含みうる。大きい成分２２８は、大きい周波数変調（ＦＭ）成分でありうる。一構成において、大きい成分２２８は、周波数変調された信号を含みうる。超広帯域周波数変調器１０２は、位相出力信号２４１を出力しうる３０６。
【００４５】
[0054]  図４は、位相決定モジュール４２４の一構成を示すブロック図である。図４の位相決定モジュール４２４は、図２の位相決定モジュール２２４の一構成でありうる。
【００４６】
[0055]  位相決定モジュール４２４は、デカルト／ポーラコンバータ（Cartesian to polar convertor）４４４、微分器（a differentiator）４５０、および閾値モジュール４５２を含みうる。デカルト／ポーラコンバータ４４４は、変調データ２１４の形式で、複素変調された信号を受信しうる。変調データ２１４は、同相信号成分（an in-phase signal component）４４０および直交信号成分（a quadrature signal component）４４２を含みうる。デカルト／ポーラコンバータ４４４は、同相信号成分４４０および直交信号成分４４２を振幅（ＡＭ）成分４４６および周波数成分４４８にコンバートしうる。振幅（ＡＭ）成分４４６は、ρと呼ばれ、周波数成分４４８は、θと呼ばれうる。振幅（ＡＭ）成分４４６は、結合器２２２に送られうる。
【００４７】
[0056]  周波数成分４４８は、位相情報を含みうる。周波数成分４４８は、微分器４５０に送られうる。微分器４５０は、微分信号（a differentiated signal）４５１を生成しうる。微分器４５０は、微分信号４５１を作り出すために、関数Ｈ（Ｚ）＝１−Ｚ−１を採用しうる。微分器４５０は、位相情報を含みうる周波数を周波数成分から生成する。換言すると、微分信号４５１は、周波数情報を含みうる。
【００４８】
[0057]  閾値モジュール４５２は、微分信号４５１からの周波数を比較しうる。周波数が特定の閾値レベルを上回る場合、閾値モジュール４５２は、大きい周波数変調（ＦＭ）成分４２８として、微分信号４５１を出力しうる。周波数がその閾値レベルを下回る場合、閾値モジュール４５２は、小さい周波数変調（ＦＭ）成分４２６として、微分信号４５１を出力しうる。閾値モジュール４５２は、閾値周波数レベルに基づいて閾値を決定しうる。例えば、３ＭＨｚを上回るすべての周波数は、大きい周波数変調（ＦＭ）成分４２８として処理され、一方、すべての他の周波数（例えば、３ＭＨｚ以下のすべての周波数）は、小さい周波数変調（ＦＭ）成分４２６として処理されうる。
【００４９】
[0058]  様々な閾値レベルが採用されうる。閾値レベルは、直接変調位相ロックループ（ＰＬＬ）２３０に基づきうる。例えば、直接変調位相ロックループ（ＰＬＬ）２３０が処理することができるすべての周波数は、閾値モジュール４５２によって小さい周波数変調（ＦＭ）成分４２６として出力され、一方、すべての他の周波数は、大きい周波数変調（ＦＭ）成分４２８として出力されうる。
【００５０】
[0059]  小さい周波数変調（ＦＭ）成分４２６および／または大きい周波数変調（ＦＭ）成分４２８は、さらなる処理を受ける前にスケーリングされうる。小さい周波数変調（ＦＭ）成分４２６は、直接変調位相ロックループ（ＰＬＬ）２３０に提供されうる。大きい周波数変調（ＦＭ）成分４２８は、デジタル周波数オフセット発生器２３２に提供されうる。例えば、大きい周波数変調（ＦＭ）成分４２８は、遅延モジュール２３４および／またはエッジセレクタ２３６に提供されうる。加えて、スケーリングの前に、大きい周波数変調（ＦＭ）成分４２８は、関数Ｈ（Ｚ）＝１／（１−Ｚ−１）に依存する（subject to）。
【００５１】
[0060]  閾値モジュール４５２は、小さい周波数変調（ＦＭ）成分４２６および大きい周波数変調（ＦＭ）成分４２８の両方を同時に処理しうる。換言すると、閾値モジュール４５２は、大きい周波数変調（ＦＭ）成分４２８をデジタル周波数オフセット発生器２３２に提供し、また、小さい周波数変調（ＦＭ）成分４２６を直接変調位相ロックループ（ＰＬＬ）２３０に提供しうる。
【００５２】
[0061]  図５は、直接変調位相ロックループ（ＰＬＬ）５３０の一構成を示すブロック図である。図５の直接変調位相ロックループ（ＰＬＬ）５３０は、図２の直接変調位相ロックループ（ＰＬＬ）２３０の一構成でありうる。示される直接変調位相ロックループ（ＰＬＬ）５３０は、二点変調位相ロックループ（a two point modulation phase lock loop）（ＰＬＬ）である。しかしながら、一点変調位相ロックループ（a one point modulation phase lock loop）（ＰＬＬ）もまた使用されうる。直接変調位相ロックループ（ＰＬＬ）５３０は、デジタル位相ロックドループ（ＤＰＬＬ）でありうる。換言すると、直接変調位相ロックループ（ＰＬＬ）５３０内のいくつかのコンポーネントは、デジタル回路を用いて実現されうる。例えば、直接変調位相ロックループ（ＰＬＬ）５３０は、基準信号５１０を用いてデジタルに実現されるループフィルタ５６６および位相／デジタルコンバータ（ＰＤＣ）５６４を含みうる。位相／デジタルコンバータ（a phase-to-digital converter）（ＰＤＣ）５６４は、基準信号５１０とプリスケーラ（prescaler）５７０の出力との間の位相差を決定しうる。一構成において、プリスケーラ５７０は、シグマデルタ変調器５７４によって制御されうる。いくつかの構成において、シグマデルタ変調器５７４は、周波数制御語（a frequency control word）（ＦＣＷ）５７２に基づきうる。次に、ループフィルタ５６６は、デジタル制御発振器（ＤＣＯ）５６８に出力信号を提供しうる。
【００５３】
[0062]  変調データ５１４は、直接変調位相ロックループ（ＰＬＬ）５３０に注入されうる。注入されるデータは、小さい周波数変調（ＦＭ）成分４２６から取得されうる。いくつかの事例において、直接変調位相ロックループ（ＰＬＬ）５３０は、二点注入を通じて小さい周波数変調（ＦＭ）成分４２６を注入する。一構成において、変調データ５１４は、２つのロケーションに注入されうる。第１の注入経路５２６ａは、基準信号５１０が加えられ得、加算器５５８ａを用いて位相／デジタルコンバータ（ＰＤＣ）５６４に入力されうる。いくつかの事例では、この第１の注入経路５２６ａは、ローパス経路（a low-pass path）でありうる。
【００５４】
[0063]  第２の注入経路５２６ｂは、加算器５５８ｂを用いてループフィルタ５６６の出力に加えられうる。一構成において、第２の注入経路５２６ｂは、加算器５５８ｂにおいてループフィルタ５６６出力に加えられる前に、ハイパス利得（a high-pass gain）（Ｋｕ）（示されない）が乗じられうる。加算器５５８ｂの出力は、デジタル制御発振器（ＤＣＯ）５６８に提供されうる。デジタル制御発振器（ＤＣＯ）５６８は、位相ロックループ（ＰＬＬ）出力５５３、および、プリスケーラ５７０へのフィードバック信号を出力しうる。いくつかのケースでは、この第２の注入経路５２６ｂは、ハイパス経路（a high-pass path）でありうる。
【００５５】
[0064]  二点直接変調位相ロックループ（ＰＬＬ）５３０が説明されるが、小さい周波数変調（ＦＭ）成分４２６を処理するために多くの他の低雑音システムが採用されうることに留意されたい。例えば、周波数ロックドループ（a frequency looked loop）（ＦＬＬ）によって線形化された無線周波数（ＲＦ）電圧制御発振器（ＶＣＯ）利得（ＫＶＣＯ）を有する二点注入位相ロックループ（a two-point injection phase lock loop）（ＰＬＬ）または単一点注入位相ロックループ（a single point injection phase lock loop）（ＰＬＬ）のような任意の直接変調位相ロックループ（ＰＬＬ）が採用されうる。
【００５６】
[0065]  図６は、デジタル周波数オフセット発生器６３２の一構成を示すブロック図である。図６のデジタル周波数オフセット発生器６３２は、図２のデジタル周波数オフセット発生器２３２の一構成でありうる。デジタル周波数オフセット発生器６３２は、デジタル周波数合成器（a digital frequency synthesizer）（ＤＦＳ）でありうる。デジタル周波数オフセット発生器６３２は、直接変調位相ロックループ（ＰＬＬ）５３０から位相ロックループ（ＰＬＬ）出力６５３を受信しうる。位相ロックループ（ＰＬＬ）出力６５３は、遅延ロックループ（ＤＬＬ）６８６および／または分割器（a divider）６８０に提供されうる。
【００５７】
[0066]  遅延ロックループ（ＤＬＬ）６８６は、マルチプレクサ６９０における入力を提供する。遅延ロックループ（ＤＬＬ）６８６は、１つ以上の遅延線６８８上に遅延信号を出力する１つ以上の遅延セルを含みうる。例えば、遅延ロックループ（ＤＬＬ）６８６は、複数の遅延線６８８に結合されたインバータのアレイを含みうる。
【００５８】
[0067]  双方向線形帰還シフトレジスタ（a bidirectional linear feedback shift register）（ＬＦＳＲ）６８２は、マルチプレクサ６９０に追加の入力を提供する。線形帰還シフトレジスタ（ＬＦＳＲ）６８２は、同期位相制御信号（a synchronized phase control signal）６６２を並列線形帰還シフトレジスタ（a parallel linear feedback shift register）（ＬＦＳＲ）出力信号（Ｑｍ）６９２にコンバートしうる。位相制御信号６３７が変動すると、位相出力６４１周波数は、それに応じて変調されうる。代替的に、位相制御信号６３７が一定である場合、位相出力６４１は、固定周波数を有しうる。
【００５９】
[0068]  並列線形帰還シフトレジスタ（ＬＦＳＲ）出力信号（Ｑｍ）６８４は、マルチプレクサ６９０に転送されうる。いくつかの構成において、線形帰還シフトレジスタ（ＬＦＳＲ）６８２は、それの出力信号（Ｑｍ）６８４を粗出力（coarse output）６９６にロックしうる。このケースにおいて、粗出力６９６は、再同期ブロック（a re-synchronization block）６９８に入力され、同期位相制御信号６６２が、線形帰還シフトレジスタ（ＬＦＳＲ）６８２にフィードバックされる。
【００６０】
[0069]  マルチプレクサ６９０は、並列線形帰還シフトレジスタ（ＬＦＳＲ）出力信号（Ｑｍ）６８４に基づいて、並列遅延ロックループ（ＤＬＬ）出力における単一の遅延ロックループ（ＤＬＬ）６８６出力（例えば、遅延線６８８）から遅延クロック信号を選択しうる。遅延ロックループ（ＤＬＬ）６８６出力（例えば、遅延線６８８）および並列線形帰還シフトレジスタ（ＬＦＳＲ）出力信号（Ｑｍ）６８４の両方が結合される結合器６９４におけるＡＮＤゲートでこの選択が行われる。マルチプレクサ６９０は、選択された遅延クロック信号を、並列出力６９２を介して結合器６９４に提供しうる。
【００６１】
[0070]  結合器６９４は、粗出力６９６を形成するために、マルチプレクサ６９０の並列出力６９２を結合する。一構成では、ＯＲゲートが結合器として使用されうる。粗出力６９６は、オプションで、ファイン遅延制御装置（fine delay control）６３９を用いてさらに精緻化され（refined）て、位相出力６４１として出力されうるか、あるいは、粗出力６９６は、位相出力６４１として直接出力されうる。
【００６２】
[0071]  累算器（accumulator）６３３は、周波数（Ｆｉｎ）／ｍを有する分割されたクロック信号（a divided clock signal）６８１および基準信号６１０を受信しうる。ここで、「ｍ」は、クロック信号に対する合成信号の分数の関係（fractional relation）である。クロック信号を分割することはオプションである。換言すると、「ｍ」は、１に等しい可能性がある。分割されたクロック信号６８１が分割器６８０から受信されうる。
【００６３】
[0072]  一構成において、基準信号６１０は、実質的に６２．５ＭＨｚから２５０ＭＨｚの間の周波数を有しうる。基準信号６１０はまた、デジタル周波数オフセット発生器６３２の応答を線形化するために、デジタルにあらかじめ補償され（pre-compensated）うる。累算器６３３は、基準信号６１０に基づいて、再同期位相制御信号６３５をファイン遅延制御装置６３９に提供する。再同期することは、再同期ブロック６９８において生じうる。例えば、再同期ブロック６９８は、位相制御信号６３７に対して時間アルゴリズムを実行しうる。
【００６４】
[0073]  追加的に、累算器６３３は、基準信号６１０に基づいて、再同期位相制御信号６３７を線形帰還シフトレジスタ（ＬＦＳＲ）６８２に提供する。位相制御信号６３７は、線形帰還シフトレジスタ（ＬＦＳＲ）６８２レジスタを有効にする。例えば、累算器６３３のすべてのオーバーフローは、整数の位相ステップ（an integer phase step）を表す。位相制御信号６３７のタイミングは、遅延ロックループ（ＤＬＬ）６８６で作り出された、部分的に遅延した（fractionally delayed）位相ロックループ（ＰＬＬ）出力６５３エッジの周波数に関連する。換言すると、遅延ロックループ（ＤＬＬ）６８６出力（例えば、遅延線６８８）は、マルチプレクサ６９０により、部分的に遅延した位相ロックループ（ＰＬＬ）出力６５３エッジの選択レート（selection rate）を決定する。
【００６５】
[0074]  累算器６３３のデジタルビット幅（digital bitwidth）は、式（１）にしたがって、デジタル周波数オフセット発生器６３２の周波数分解能（frequency resolution）を決定する。  
Ｆｉｎ／（ｎ×ｍ×ビット幅）                  式（１）
[0075]  式（１）において、Ｆｉｎは、位相ロックループ（ＰＬＬ）出力６５３の周波数であり、ｎは、遅延ロックループ（ＤＬＬ）６８６（例えば、遅延ユニット）内の遅延セルの数であり、ｍは、位相ロックループ（ＰＬＬ）出力６５３に対する分割されたクロック６８１の分数の関係である。一構成では、ビット幅は、２８ビットであり、遅延ロックループ（ＤＬＬ）６８６は８個の遅延ユニットを有し、位相ロックループ（ＰＬＬ）出力６５３は、分割されたクロック信号６８１を生成するために４で割られうる。累算器６３３から線形帰還シフトレジスタ（ＬＦＳＲ）６８２に送られる位相制御信号６３７の遅延は、補償される必要がありうる。
【００６６】
[0076]  図７は、別の超広帯域周波数変調器７０２を示すブロック図である。変調データ７１４は、位相決定モジュール７２４に提供されうる。位相決定モジュール７２４は、小さい周波数変調（ＦＭ）成分７２６および大きい周波数変調（ＦＭ）成分７２８を生成しうる。いくつかの事例では、位相決定モジュール７２４は、超広帯域周波数変調器７０２の外側に配置されうる。
【００６７】
[0077]  小さい周波数変調（ＦＭ）成分７２６および大きい周波数変調（ＦＭ）成分７２８は、超広帯域周波数変調器７０２に送り込まれる。超広帯域周波数変調器７０２は、直接変調位相ロックループ（ＰＬＬ）７３０およびデジタル周波数オフセット発生器７３２を含みうる。小さい周波数変調（ＦＭ）成分７２６は、直接変調位相ロックループ（ＰＬＬ）７３０に提供されうる。いくつかの事例では、直接変調位相ロックループ（ＰＬＬ）７３０は、二点変調位相ロックループ（ＰＬＬ）でありうる。位相ロックループ（ＰＬＬ）出力信号７５３は、デジタル周波数オフセット発生器７３２に提供されうる。直接変調位相ロックループ（ＰＬＬ）７３０は、図５に関して上述された直接変調位相ロックループ（ＰＬＬ）５３０と類似したコンポーネントを含みうる。例えば、直接変調位相ロックループ（ＰＬＬ）７３０は、図５に関して上述された類似した番号の要素５１０、５５８、５６６、および５６８に対応する、基準信号７１０、加算器７５８、ループフィルタ７６６、デジタル制御発振器（ＤＣＯ）７６８を含みうる。追加的に、直流発振器累算器（a direct current oscillator accumulator）（ＤＣＯ ＡＣＣ）７７１および時間／デジタルコンバータ（a time to digital converter）（ＴＤＣ）７７３は、直接変調位相ロックループ（ＰＬＬ）７３０に含まれうる。位相／デジタルコンバータ（ＰＤＣ）、プリスケーラ、シグマデルタ変調器、乗算器、ミキサ、および／または、累算器のような他のコンポーネントもまた、直接変調位相ロックループ（ＬＬ）７３０に含まれうる。
【００６８】
[0078]  デジタル周波数オフセット発生器７３２は、遅延モジュール７３４およびエッジセレクタ７３６を含みうる。位相ロックループ（ＰＬＬ）出力信号７５３は、遅延モジュール７３４に提供されうる。遅延モジュール７３４は、複数の遅延線７８８をエッジセレクタ７３６に提供しうる。いくつかの構成において、遅延モジュール７３４は、分割された位相ロックループ（ＰＬＬ）出力信号７５３エッジに基づいて遅延線７８８を提供しうる。
【００６９】
[0079]  遅延モジュール７３４は、１つ以上のインバータ７７５、スイッチ７９１、位相検出器＋ローパスフィルタ７７７、遅延ロックループ、線形帰還シフトレジスタ（ＬＦＳＲ）、等のコンポーネントを含みうる。位相検出器＋ローパスフィルタ７７７は、遅延ロックループ（ＤＬＬ）６８６の一部であり、位相ロックループ（ＰＬＬ）出力信号７５３および最後の遅延要素（例えば、インバータ７７５）からの入力を受信しうる。位相検出器＋ローパスフィルタ７７７の出力は、すべての遅延セルを制御しうる。遅延モジュール７３４は、複数の遅延信号７９６をエッジセレクタ７３６に提供しうる。
【００７０】
[0080]  エッジセレクタ７３６は、遅延モジュール７３４によって提供される複数の遅延線７８８を受信しうる。いくつかの構成では、遅延線７８８は、スイッチ７９１に結合されうる。エッジセレクタ７３６はまた、位相決定モジュール７２４から周波数変調（ＦＭ）成分７２８を受信しうる。エッジセレクタ７３６は、位相出力信号７４１を生成しうる。エッジセレクタ７３６は、１つ以上の累算器７３３、時間アルゴリズムを実行するスイッチ制御装置７９９、線形帰還シフトレジスタ、スイッチ（ＬＦＳＲ）、マルチプレクサ、結合器７９４、ファイン遅延制御装置、インバータスイッチ、等のコンポーネントを含みうる。
【００７１】
[0081]  いくつかの構成では、エッジセレクタ７３６は、多数の段（stage）で複数の遅延線からの信号を処理しうる。これらの段は、設定されたビット数にしたがって変動しうる。例えば、累算器７３３は、２６以上のビット累算器でありうる。１つの段において、エッジセレクタ７３６は、２３〜２６ビットに基づいてエッジ選択を実行しうる。別の段において、エッジセレクタ７３６は、１９〜２２ビットに基づいてエッジ選択を実行しうる。いくつかの事例において、０〜１８ビットが存在する場合など、エッジセレクタ７３６においていずれの処理も行われない可能性がある。ビットのオーバーフローがある場合（例えば、２６ビットを超える場合）、エッジセレクタ７３６は、これらのビットを使用して、遅延モジュール７３４にフィードバックされることとなる位相制御信号を生成しうる。累算器７３３は、ビット数に基づいて位相制御信号７３７を送りうる。いくつかの構成において、累算器７３３の各オーバーフローは、整数の位相ステップを表す。追加的に、スイッチ制御装置７９９は、位相出力７４１の選択を支援するために使用されうる。例えば、スイッチ制御信号７３５は、結合器７９４が、遅延モジュール７３４から受信された遅延信号７９６に基づいて適切な位相出力７４１を出力することを支援するために、結合器７９４に提供されうる。
【００７２】
[0082]  図８は、超広帯域周波数変調のための別の方法８００のフロー図である。方法８００は、超広帯域周波数変調器１０２によって実行されうる。超広帯域周波数変調器１０２は、変調データ１１４を取得しうる８０２。一構成において、変調データ１１４は、同相成分４４０および直交成分４４２を含む複素信号でありうる。
【００７３】
[0083]  超広帯域周波数変調器１０２は、変調データ１１４を、振幅（ＡＭ）成分４４６および周波数成分４４８へと分割しうる８０４。一構成において、超広帯域周波数変調器１０２は、微分器４５０を用いて、変調データ１１４を、振幅（ＡＭ）成分４４６および周波数成分４４８へと分割しうる８０４。いくつかのケースにおいて、微分器４５０は、周波数成分４４８からの位相情報を周波数情報へとコンバートしうる。換言すると、これら成分は、位相成分または周波数成分でありうる。
【００７４】
[0084]  超広帯域周波数変調器１０２は、小さい成分２２６および大きい成分２２８を取得するために、閾値にしたがって周波数成分４４８を分割しうる８０６。例えば、閾値は、３ＭＨｚでありうる。
【００７５】
[0085]  超広帯域周波数変調器１０２は、小さい成分２２６を、直接変調位相ロックループ（ＰＬＬ）２３０に提供しうる８０８。超広帯域周波数変調器１０２は、大きい成分２２８をデジタル周波数オフセット発生器２３２に提供しうる８１０。超広帯域周波数変調器１０２は、位相ロックループ（ＰＬＬ）出力２５３を取得するために、直接変調位相ロックループ（ＰＬＬ）２３０を用いて小さい成分２２６を処理しうる８１２。一度処理されると、超広帯域周波数変調器１０２は、位相ロックループ（ＰＬＬ）出力２５３を、デジタル周波数オフセット発生器２３２内の遅延モジュール２３４に提供しうる８１４。
【００７６】
[0086]  超広帯域周波数変調器１０２は、遅延信号を取得するために、遅延モジュール２３４を用いて位相ロックループ（ＰＬＬ）出力２５３を処理しうる８１６。超広帯域周波数変調器１０２は、複数の遅延線２８８上で遅延信号をエッジセレクタ２３６に提供しうる８１８。いくつかの構成では、遅延信号をエッジセレクタ２３６に提供すること８１８は、遅延モジュール２３４とエッジセレクタ２３６との間の単一の遅延線２８８上で生じうる。換言すると、複数の遅延信号は、単一の遅延線２８８上で送られうる。
【００７７】
[0087]  超広帯域周波数変調器１０２は、エッジセレクタ２３６を用いて大きい成分２２８および遅延信号を処理しうる８２０。超広帯域周波数変調器１０２は、位相出力信号２４１を取得しうる８２２。いくつかのケースでは、位相出力信号２４１は、粗出力６９６でありうる。代替的に、位相出力信号２４１は、精緻化された信号である。
【００７８】
[0088]  図９は、基地局９００内に含まれうる特定のコンポーネントを示す。基地局９００は、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢ、等とも呼ばれ、それらの機能性のうちのいくつかまたはすべてを含みうる。例えば、基地局９００は、図１のワイヤレスデバイス１００でありうる。基地局９００は、プロセッサ９０３を含みうる。プロセッサ９０３は、汎用のシングルチップまたはマルチチップマイクロプロセッサ（例えば、ＡＲＭ）、専用マイクロプロセッサ（例えば、デジタルシグナルプロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイ、等でありうる。プロセッサ９０３は、中央処理装置（ＣＰＵ）と呼ばれうる。図９の基地局９００には単一のプロセッサ９０３だけが示されているが、代替的な構成では、プロセッサの組み合わせ（例えば、ＡＲＭとＤＳＰ）が使用されうる。
【００７９】
[0089]  基地局９００はまた、メモリ９０５を含みうる。メモリ９０５は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ９０５は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光学記憶媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、等、なおそれらの組み合わせを含む、として具現化されうる。
【００８０】
[0090]  データ９０７ａおよび命令９０９ａは、メモリ９０５に記憶されうる。命令９０９ａは、本明細書で開示された方法を実現するためにプロセッサ９０３によって実行可能でありうる。命令９００ａを実行することは、メモリ９０５に記憶されたデータ９０７ａを使用することを含みうる。プロセッサ９０３が命令９０９ａを実行すると、命令９０９ｂの様々な部分がプロセッサ９０３にロードされ、データ９０７ｂの様々な部分がプロセッサ９０３にロードされうる。
【００８１】
[0091]  基地局９００はまた、基地局９００への信号の送信と、基地局９００からの信号の受信を可能にするために、送信機９１１および受信機９１３を含みうる。送信機９１１および受信機９１３は、総称して、トランシーバ９１５と呼ばれうる。図９の送信機９１１は、図１の送信機１０４の一構成でありうる。多数のアンテナ９１７ａ−ｂは、トランシーバ９１５に電気的に結合されうる。基地局９００はまた、多数の送信機、多数の受信機、多数のトランシーバ、および／または追加のアンテナを含みうる（示されない）。
【００８２】
[0092]  基地局９００は、デジタルシグナルプロセッサ（ＤＳＰ）９２１を含みうる。基地局９００はまた、通信インターフェース９２３を含みうる。通信インターフェース９２３は、ユーザが、基地局９００と対話することを可能しうる。
【００８３】
[0093]  基地局９００の様々なコンポーネントは、電力バス、制御信号バス、ステータス信号バス、データバス、等を含みうる１つ以上のバスによって互いに結合されうる。明瞭さのために、図９では様々なバスがバスシステム９１９として示される。
【００８４】
[0094]  図１０は、ワイヤレスデバイス１０００内に含まれうる特定のコンポーネントを示す。ワイヤレスデバイス１０００は、アクセス端末、モバイル局、ユーザ機器（ＵＥ）、等でありうる。例えば、ワイヤレスデバイス１０００は、図１のワイヤレスデバイス１００でありうる。追加的または代替的に、ワイヤレスデバイス１０００は、図１に示された送信機１０４を含みうる。ワイヤレスデバイス１０００は、プロセッサ１００３を含む。プロセッサ１００３は、汎用のシングルチップまたはマルチチップマイクロプロセッサ（例えば、ＡＲＭ）、専用マイクロプロセッサ（例えば、ＤＳＰ）、マイクロコントローラ、プログラマブルゲートアレイ、等でありうる。プロセッサ１００３は、中央処理装置（ＣＰＵ）と呼ばれうる。図１０のワイヤレスデバイス１０００には単一のプロセッサ１００３だけが示されているが、代替的な構成では、プロセッサの組み合わせ（例えば、ＡＲＭとＤＳＰ）が使用されうる。
【００８５】
[0095]  ワイヤレスデバイス１０００はまた、メモリ１００５を含む。メモリ１００５は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ１００５は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光学記憶媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、等、なお、それらの組み合わせを含む、として具現化されうる。
【００８６】
[0096]  データ１００７ａおよび命令１００９ａは、メモリ１００５に記憶されうる。命令１００９ａは、本明細書で開示された方法を実現するためにプロセッサ１００３によって実行可能でありうる。命令１００９ａを実行することは、メモリ１００５に記憶されたデータ１００７ａを使用することを含みうる。プロセッサ１００３が命令１１０９ａを実行すると、命令１１０９ｂの様々な部分がプロセッサ１００３にロードされ、データ１１０７ｂの様々な部分がプロセッサ１００３にロードされうる。
【００８７】
[0097]  ワイヤレスデバイス１０００はまた、ワイヤレスデバイス１０００への信号の送信と、ワイヤレスデバイス１０００からの信号の受信を可能にするために、送信機１０１１および受信機１０１３を含みうる。送信機１０１１および受信機１０１３は、総称して、トランシーバ１０１５と呼ばれうる。多数のアンテナ１０１７ａ−ｂは、トランシーバ１０１５に電気的に結合されうる。ワイヤレスデバイス１０００はまた、多数の送信機、多数の受信機、多数のトランシーバ、および／または追加のアンテナを含みうる（示されない）。
【００８８】
[0098]  ワイヤレスデバイス１０００は、デジタルシグナルプロセッサ（ＤＳＰ）１０２１を含みうる。ワイヤレスデバイス１０００はまた、通信インターフェース１０２３を含みうる。通信インターフェース１０２３は、ユーザが、ワイヤレスデバイス１０００と対話することを可能にしうる。
【００８９】
[0099]  ワイヤレスデバイス１０００の様々なコンポーネントは、電力バス、制御信号バス、ステータス信号バス、データバス、等を含みうる１つ以上のバスによって互いに結合されうる。明瞭さのために、図１０では様々なバスがバスシステム１０１９として示されている。
【００９０】
[00100]  本明細書で説明された技法は、直交多重化スキームに基づく通信システムを含む、様々な通信システムに使用されうる。このような通信システムの例には、直交周波数分割多元接続（ＯＦＤＭＡ）システム、単一キャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、等が含まれる。ＯＦＤＭＡシステムは、システム帯域幅全体を多数の直交サブキャリアに分割する変調技法である、直交周波数分割多重化（ＯＦＤＭ）を利用する。これらのサブキャリアは、トーン、ビン、等とも呼ばれうる。ＯＦＤＭの場合、各サブキャリアは、独立してデータと変調されうる。ＳＣ−ＦＤＭＡシステムは、インターリーブドＦＤＭＡ（ＩＦＤＭＡ）を利用して、システム帯域幅全体にわたって分散したサブキャリアで送信するか、ローカライズドＦＤＭＡ（ＬＦＤＭＡ）を利用して、隣接サブキャリアの１つのブロックで送信するか、エンハンスドＦＤＭＡ（ＥＦＤＭＡ）を利用して、隣接サブキャリアの多数のブロックで送信しうる。一般に、ＯＦＤＭでは周波数ドメインにおいて、ＳＣ−ＦＤＭＡでは時間ドメインにおいて、変調シンボルが送られる。
【００９１】
[00101]   「決定すること」という用語は、多種多様な動作を包含し、したがって、「決定すること」は、算出すること、計算すること、処理すること、導出すること、調査すること、ルックアップすること（例えば、表、データベース、または別のデータ構造をルックアップすること）、確認すること、等を含みうる。また、「決定すること」は、受信すること（例えば、情報を受信すること）、アクセスすること（例えば、メモリ内のデータにアクセスすること）、等を含みうる。また、「決定すること」は、解決すること、選択すること、選ぶこと、確立すること、等を含みうる。
【００９２】
[00102]   「〜に基づいて」という表現は、別途明確に記載されていない限り、「〜だけに基づいて」を意味しない。換言すると、「〜に基づいて」という表現は、「〜だけに基づいて」および「少なくとも〜に基づいて」の両方を説明する。
【００９３】
[00103]   「プロセッサ」という用語は、汎用プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、ステートマシン、等を包含するように広く解釈されるべきである。いくつかの状況下では、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、等を指しうる。「プロセッサ」という用語は、例えば、ＤＳＰと１つのマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１つ以上のマイクロプロセッサ、または、その他のこのような構成のような、処理デバイスの組み合わせを指しうる。
【００９４】
[00104]   「メモリ」という用語は、電子情報を記憶することができる任意の電子コンポーネントを包含するように広く解釈されるべきである。メモリという用語は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマプル読取専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気的または光学的データ記憶装置、レジスタ、等の、様々なタイプのプロセッサ可読媒体を指しうる。メモリは、プロセッサがそのメモリから情報を読み取ることができ、および／または、それに情報を書き込むことができる場合、そのプロセッサと電子通信状態にあると考えられる。プロセッサに統合されているメモリは、そのプロセッサと電子通信状態にある。
【００９５】
[00105]   「命令」および「コード」という用語は、あらゆるタイプのコンピュータ可読ステートメントを含むように広く解釈されるべきである。例えば、「命令」および「コード」という用語は、１つ以上のプログラム、ルーチン、サブルーチン、関数、プロシージャ、等を指しうる。「命令」および「コード」は、単一のコンピュータ可読ステートメント、または多くのコンピュータ可読ステートメントを備えうる。デジタル周波数オフセット発生器。
【００９６】
[00106]  本明細書で説明された機能は、ハードウェアによって実行されているソフトウェアまたはファームウェアで実現されうる。これら機能は、１つ以上の命令として、コンピュータ可読媒体に記憶されうる。「コンピュータ可読媒体」または「コンピュータプログラム製品」という用語は、コンピュータまたはプロセッサがアクセス可能な任意の有形記憶媒体を指す。限定ではなく例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために使用されることができ、かつ、コンピュータによってアクセスされることができるその他の媒体を備えうる。ディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含み、ここで、ディスク（ｄｉｓｋ）は、通常磁気的にデータを再生し、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。コンピュータ可読媒体が、有形かつ非一時的でありうることに注意されたい。「コンピュータプログラムプ製品」という用語は、コンピューティングデバイスまたはプロセッサによって実行、処理、または計算されうるコードまたは命令（例えば、「プログラム」）と組み合わせてコンピューティングデバイスまたはプロセッサを指す。本明細書で使用される場合、「コード」という用語は、コンピューティングデバイスまたはプロセッサによって実行可能であるソフトウェア、命令、コードまたはデータを指しうる。
【００９７】
[00107]  ソフトウェアまたは命令もまた、送信媒体を通じて送信されうる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、マイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、マイクロ波のようなワイヤレス技術は、送信媒体の定義に含まれる。
【００９８】
[00108]  本明細書に開示された方法は、説明された方法を達成するための１つ以上のステップまたは動作を備える。方法のステップおよび／または動作は、特許請求の範囲から逸脱せずに、互いに置き換えられうる。換言すると、ステップまたは動作の特定の順序が、説明されている方法の適切な動作に必要とされない限り、特定のステップおよび／または動作の順序および／または用途は、特許請求の範囲から逸脱することなく変更されうる。
【００９９】
[00109]  さらに、図３および８によって示されたもののような、本明細書において説明された方法および技法を実行するためのモジュールおよび／または他の適切な手段が、デバイスによってダウンロードされうる、および／または、他の方法で取得されうることは認識されるべきである。例えば、デバイスは、本明細書で説明された方法を実行するための手段の転送を容易にするためにサーバに結合されうる。代替的に、本明細書で説明された様々な方法は、記憶手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）またはフロッピーディスクのような物理記憶媒体、等）を介して提供され、それによってデバイスは、この記憶手段をデバイスに結合または提供することで、様々な方法を取得しうる。
【０１００】
[00110]  特許請求の範囲が、上記に示されたまさに精密な構成およびコンポーネントに制限されないことは理解されるべきである。特許請求の範囲から逸脱することなく、本明細書に説明されたシステム、方法、および装置の、配置、操作、および詳細において、様々な変更、変化、および変動が行われうる。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
超広帯域周波数変調器であって、
小さい成分を受信する直接変調位相ロックループと、
複数の遅延線を生成する遅延モジュールと、
大きい成分および前記複数の遅延線を受信するエッジセレクタと
を備える周波数変調器。
［Ｃ２］
前記小さい成分は、位相変調成分であり、前記大きい成分は、位相変調成分である、Ｃ１に記載の周波数変調器。
［Ｃ３］
前記小さい成分は、周波数変調成分であり、前記大きい成分は、周波数変調成分である、Ｃ１に記載の周波数変調器。
［Ｃ４］
前記小さい成分は、３メガヘルツ以下の周波数を備え、前記大きい成分は、３メガヘルツを上回る周波数を備える、Ｃ３に記載の周波数変調器。
［Ｃ５］
前記直接変調位相ロックループは、デジタル位相ロックループである、Ｃ１に記載の周波数変調器。
［Ｃ６］
前記小さい成分は、二点注入を通じて前記直接変調位相ロックループに注入される、Ｃ１に記載の周波数変調器。
［Ｃ７］
前記超広帯域周波数変調器は、ポーラ変調器である、Ｃ１に記載の周波数変調器。
［Ｃ８］
前記直接変調位相ロックループは、位相ロックループ出力信号を前記遅延モジュールに提供する、Ｃ１に記載の周波数変調器。
［Ｃ９］
複数の遅延信号は、前記複数の遅延線上で送られる、Ｃ１に記載の周波数変調器。
［Ｃ１０］
前記エッジセレクタは、前記大きい成分および前記複数の遅延信号を処理して、位相出力信号を生成する、Ｃ９に記載の周波数変調器。
［Ｃ１１］
ワイヤレスネットワークにおけるワイヤレス通信を容易にするための方法であって、
直接変調位相ロックループによって小さい成分を処理することと、
遅延モジュールおよびエッジセレクタを備えるデジタル周波数オフセット発生器によって大きい成分を処理することと、ここにおいて、前記遅延モジュールは、複数の遅延線を前記エッジセレクタに提供する、
位相出力信号を出力することと
を備える方法。
［Ｃ１２］
変調データを取得することと、
前記変調データを振幅成分および周波数成分に分割することと、
前記小さい成分および前記大きい成分を取得するために、閾値にしたがって前記周波数成分を分割することと、
前記小さい成分を前記直接変調位相ロックループに、前記大きい成分を前記デジタル周波数オフセット発生器に、提供することと
をさらに備える、Ｃ１１に記載の方法。
［Ｃ１３］
前記閾値は、３メガヘルツであり、前記小さい成分は、前記閾値以下であり、前記大きい成分は、前記閾値を上回る、Ｃ１２に記載の方法。
［Ｃ１４］
前記エッジセレクタは、前記大きい成分を処理する、Ｃ１１に記載の方法。
［Ｃ１５］
直接変調位相ロックループ出力を前記遅延モジュールに提供することと、
複数の遅延信号を取得するために、前記遅延モジュールを用いて前記直接変調位相ロックループ出力を処理することと、
複数の遅延線上で複数の遅延信号を前記エッジセレクタに提供することと
をさらに備える、Ｃ１１に記載の方法。
［Ｃ１６］
前記エッジセレクタは、前記大きい成分および前記複数の遅延信号を処理する、Ｃ１５に記載の方法。
［Ｃ１７］
前記小さい成分は、位相変調成分であり、前記大きい成分は、位相変調成分である、Ｃ１１に記載の方法。
［Ｃ１８］
前記小さい成分は、周波数変調成分であり、前記大きい成分は、周波数変調成分である、Ｃ１１に記載の方法。
［Ｃ１９］
前記直接変調位相ロックループは、デジタル位相ロックループである、Ｃ１１に記載の方法。
［Ｃ２０］
前記小さい成分は、二点注入を通じて前記直接変調位相ロックループに注入される、Ｃ１１に記載の方法。
［Ｃ２１］
前記方法は、超広帯域周波数変調器を備えるワイヤレスデバイスによって実行される、Ｃ１１に記載の方法。
［Ｃ２２］
前記超広帯域周波数変調器は、
前記直接変調位相ロックループと、
前記遅延モジュールと、
前記エッジセレクタと
を備える、Ｃ２１に記載の方法。
［Ｃ２３］
前記超広帯域周波数変調器は、ポーラ変調器である、Ｃ２１に記載の方法。
［Ｃ２４］
ワイヤレスネットワークにおけるワイヤレス通信を容易にするための装置であって、
直接変調位相ロックループによって小さい成分を処理するための手段と、
遅延モジュールおよびエッジセレクタを備えるデジタル周波数オフセット発生器によって大きい成分を処理するための手段と、ここにおいて、前記遅延モジュールは、複数の遅延線を前記エッジセレクタに提供する、
位相信号を出力するための手段と
を備える装置。
［Ｃ２５］
変調データを取得するための手段と、
前記変調データを振幅成分および周波数成分に分割するための手段と、
前記小さい成分および前記大きい成分を取得するために、閾値にしたがって前記周波数成分を分割するための手段と、
前記小さい成分を前記直接変調位相ロックループに、前記大きい成分を前記デジタル周波数オフセット発生器に、提供するための手段と
をさらに備える、Ｃ２４に記載の装置。
［Ｃ２６］
直接変調位相ロックループ出力を前記遅延モジュールに提供するための手段と、
遅延信号を取得するために、前記遅延モジュールを用いて前記直接変調位相ロックループ出力を処理するための手段と、
複数の遅延線上で複数の遅延信号を前記エッジセレクタに提供するための手段と
をさらに備える、Ｃ２４に記載の装置。
［Ｃ２７］
ワイヤレスネットワークにおけるワイヤレス通信を容易にするためのコンピュータプログラム製品であって、前記コンピュータプログラム製品は、命令を有する非一時的なコンピュータ可読媒体を備え、前記命令は、
直接変調位相ロックループによって小さい成分を処理することをワイヤレスデバイスに行わせるためのコードと、
遅延モジュールおよびエッジセレクタを備えるデジタル周波数オフセット発生器によって大きい成分を処理することを前記ワイヤレスデバイスに行わせるためのコードと、ここにおいて、前記遅延モジュールは、複数の遅延線を前記エッジセレクタに提供する、
位相信号を出力することを前記ワイヤレスデバイスに行わせるためのコードと
を備える、コンピュータプログラム製品。
［Ｃ２８］
前記命令は、
変調データを取得することを前記ワイヤレスデバイスに行わせるためのコードと、
前記変調データを振幅成分および周波数成分に分割することを前記ワイヤレスデバイスに行わせるためのコードと、
前記小さい成分および前記大きい成分を取得するために、閾値にしたがって前記周波数成分を分割することを前記ワイヤレスデバイスに行わせるためのコードと、
前記小さい成分を前記直接変調位相ロックループに、前記大きい成分を前記デジタル周波数オフセット発生器に、提供することを前記ワイヤレスデバイスに行わせるためのコードと
をさらに備える、Ｃ２７に記載のコンピュータプログラム製品。
［Ｃ２９］
前記命令は、
直接変調位相ロックループ出力を前記遅延モジュールに提供することを前記ワイヤレスデバイスに行わせるためのコードと、
複数の遅延信号を取得するために、前記遅延モジュールを用いて前記直接変調位相ロックループ出力を処理することを前記ワイヤレスデバイスに行わせるためのコードと、
複数の遅延線上で複数の遅延信号を前記エッジセレクタに提供することを前記ワイヤレスデバイスに行わせるためのコードと
をさらに備える、Ｃ２７に記載のコンピュータプログラム製品。
【図１】
0005905641.tif 000002
【図２】
0005905641.tif 000003
【図３】
0005905641.tif 000004
【図４】
0005905641.tif 000005
【図５】
0005905641.tif 000006
【図６】
0005905641.tif 000007
【図７】
0005905641.tif 000008
【図８】
0005905641.tif 000009
【図９】
0005905641.tif 000010
【図１０】
0005905641.tif 000011