(57)【特許請求の範囲】
【請求項１】
光電変換装置の製造方法であって、
半導体基板に設けられた光電変換部と、前記光電変換部で発生した電荷が転送される浮遊拡散領域と、前記半導体基板の上に設けられたトランジスタのゲート電極と、を覆うシリコン酸化膜を形成する第１工程と、
前記シリコン酸化膜から、前記光電変換部及び前記浮遊拡散領域を覆うとともに、前記トランジスタの半導体領域及び前記ゲート電極の上面を露出する第１層を形成する第２工程と、
前記第１層の上と、前記トランジスタの前記半導体領域及び前記ゲート電極の前記上面の上とに金属膜を形成する第３工程と、
前記金属膜に熱処理を施して前記トランジスタの前記半導体領域及び前記ゲート電極の前記上面に金属半導体化合物からなる第２層を形成する第４工程と、
前記金属膜のうち、前記第１層を介して前記光電変換部及び前記浮遊拡散領域の上に位置する部分を除去する第５工程と、
前記第５工程の後に、前記第１層のうち、前記光電変換部を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去し、前記浮遊拡散領域を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去する第６工程と
を有することを特徴とする製造方法。
【請求項２】
前記第６工程において、前記第１層の全面をエッチングすることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第６工程において、前記第１層と前記光電変換部との間に、前記半導体基板の上のシリコン窒化膜から形成された絶縁層が配されていることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記第１工程の前に、前記半導体基板の上の前記シリコン窒化膜から、少なくとも前記光電変換部を覆う前記絶縁層と、前記ゲート電極の側面を覆うサイドスペーサとを形成する形成工程を有し、
前記第１工程では、前記シリコン酸化膜が前記絶縁層および前記サイドスペーサを覆うように形成されることを特徴とする請求項３に記載の製造方法。
【請求項５】
前記絶縁層は、前記浮遊拡散領域に保持された電荷を増幅して出力するためのＭＯＳトランジスタのゲート電極を覆うことを特徴とする請求項３又は４に記載の製造方法。
【請求項６】
前記半導体基板は前記光電変換部に隣接する素子分離領域を更に有し、
前記第２工程において、前記素子分離領域の少なくとも一部を覆うように前記第１層を形成し、
前記第６工程において、前記第１層のうち前記素子分離領域を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去する
ことを特徴とする請求項１乃至５の何れか１項に記載の製造方法。
【請求項７】
前記第２工程では、前記浮遊拡散領域に保持された電荷を増幅して出力するためのＭＯＳトランジスタのゲート電極を覆うように前記第１層を形成し、
前記第６工程において、前記第１層のうち、前記ＭＯＳトランジスタの前記ゲート電極を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去する
ことを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
【請求項８】
前記第６工程において、前記第５工程の後に形成されたレジストパターンが前記半導体基板上に位置した状態で、前記第１層のうち前記金属膜に接触していた部分を除去することを特徴とする請求項１乃至７の何れか１項に記載の製造方法。
【請求項９】
前記第６工程の後に、前記第４工程で行われる前記熱処理よりも高い温度で熱処理を更に行うことを特徴とする請求項１乃至８の何れか１項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置の製造方法に関する。
【背景技術】
【０００２】
光電変換装置において、ＭＯＳトランジスタのソース・ドレイン及びゲート電極との接触抵抗を低減させるために、これらの領域に高融点金属と半導体との化合物を含む金属半導体化合物層（シリサイド層）を形成する技術が知られている。光電変換部にシリサイド層を形成してしまうと、光電変換部のリーク電流が増加してしまい、光電変換特性が劣化する。そこで、特許文献１では、保護層として機能するシリコン窒化膜で光電変換部を覆った後にシリサイド層を形成する処理を行うことによって、光電変換部にシリサイド層が形成されるのを抑制する。特許文献１では更に、シリコン窒化膜のうち、光電変換部を覆う部分の上側をエッチングにより除去することによって、光電変換部の反射防止膜としても機能する上述のシリコン窒化膜の膜厚を調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０２６８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明者らは、シリサイド層を形成した後に、光電変換部にシリサイド層が形成されるのを抑制する保護層に比較的高濃度（１．０×１０12〜１．０×１０13［ｃｍ-2］程度）の高融点金属が含有されていることを見出した。保護層に残存した高融点金属は光電変換部へ拡散する可能性があり、画素領域のリーク電流が増大し、光電変換特性の劣化に繋がってしまう。特許文献１では、保護層のうち、反射防止膜を形成するためにフォトダイオードを覆う部分の上側を除去している。この処理によって、その部分に残存する高融点金属は除去されるものと考えられる。しかし、段落００８８に記載されるように、入射光の透過を抑制するために、フォトダイオードを覆う領域以外の領域では保護層を除去しない。保護層のうちフォトダイオードを覆う領域以外の領域においても高融点金属は残存するため、光電変換部に高融点金属が拡散する可能性は依然として残る。そこで、本発明は、光電変換装置において、光電変換部へ拡散される金属の量を低減するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、光電変換装置の製造方法であって、半導体基板に設けられた光電変換部と、前記光電変換部で発生した電荷が転送される浮遊拡散領域と、前記半導体基板の上に設けられたトランジスタのゲート電極と、を覆うシリコン酸化膜を形成する第１工程と、前記シリコン酸化膜から、前記光電変換部及び前記浮遊拡散領域を覆うとともに、前記トランジスタの半導体領域及び前記ゲート電極の上面を露出する第１層を形成する第２工程と、前記第１層の上と、前記トランジスタの前記半導体領域及び前記ゲート電極の前記上面の上とに金属膜を形成する第３工程と、前記金属膜に熱処理を施して前記トランジスタの前記半導体領域及び前記ゲート電極の前記上面に金属半導体化合物からなる第２層を形成する第４工程と、前記金属膜のうち、前記第１層を介して前記光電変換部及び前記浮遊拡散領域の上に位置する部分を除去する第５工程と、前記第５工程の後に、前記第１層のうち、前記光電変換部を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去し、前記浮遊拡散領域を覆う領域において前記半導体基板側の部分を残しつつ前記金属膜に接触していた部分を除去する第６工程とを有することを特徴とする製造方法が提供される。
【発明の効果】
【０００６】
上記手段により、光電変換装置において、光電変換部へ拡散される金属の量を低減するための技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図２】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図３】本発明の第２実施形態の光電変換装置の製造方法を説明する図。
【図４】本発明の第３実施形態の光電変換装置の製造方法を説明する図。
【図５】本発明の第４実施形態の光電変換装置の製造方法を説明する図。
【発明を実施するための形態】
【０００８】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。以下の各実施形態ではＣＭＯＳ型の光電変換装置の製造方法の観点で説明する。しかし、本発明は光電変換部と、この光電変換部に隣接する素子分離領域と、金属半導体化合物層（シリサイド層）を有するトランジスタとが形成された半導体基板を有する光電変換装置であれば適用できる。このような光電変換装置には例えばＣＣＤ型の光電変換装置が含まれる。また、以下の各実施形態では信号電荷として電子を用いる場合について説明するが、信号電荷として正孔を用いる構成に対しても本発明を適用できる。また、各実施形態は適宜変更、組み合わせが可能である。
【０００９】
図１及び図２に説明される断面図を参照しつつ、本発明の第１実施形態における光電変換装置の製造方法を説明する。本実施形態に係るＣＭＯＳ型の光電変換装置は、画素アレイが形成される画素領域１０１と、周辺回路が形成される周辺回路領域１０２とを含む半導体基板１００を有しうる。画素領域１０１には、光電変換部として機能するフォトダイオードの蓄積領域や、光電変換部で生じた電荷を転送するためのＭＯＳトランジスタ等を有する画素が複数形成される。周辺回路領域１０２には、画素アレイから信号を読み出すための駆動を行うための回路や画素アレイからの出力信号を処理するための回路が形成される。以降の説明では、画素領域１０１については１つの画素の一部に着目し、周辺回路領域１０２については周辺回路の一例である１つのＭＯＳトランジスタに着目して説明する。
【００１０】
まず、図１（ａ）に示されるような半導体基板１００を準備する。このような半導体基板１００は既存の方法を用いて準備すればよく、以下ではその構造を簡単に説明する。半導体基板１００は例えばｎ型のシリコン単結晶基板でありうる。半導体基板１００は、他の種類の基板や基板上に配されたエピタキシャル層であってもよい。画素領域１０１と周辺回路領域１０２は、同一の半導体基板上に共通のＣＭＯＳ製造プロセスで製造できる。半導体基板１００は画素領域１０１においてｐ型のウェル領域１０３（半導体領域）を有しうる。ウェル領域１０３は、フォトダイオードの特性により最適化され、接合深さや不純物濃度などが任意に設定されている。
【００１１】
ウェル領域１０３には、ｎ型半導体領域であるフォトダイオードの蓄積領域１０４が形成されている。フォトダイオードは更に、半導体基板１００の表面にｐ型の半導体層１０５を有しうる。フォトダイオードの蓄積領域１０４及び半導体層１０５に隣接してシリコン酸化膜で形成された素子分離領域１０６が配される。ウェル領域１０３は更に、蓄積領域１０４から転送された電子を保持する浮遊拡散領域１０７（フローティングディフュージョン領域）として機能するｎ型半導体領域を有しうる。蓄積領域１０４と浮遊拡散領域１０７との間の領域を覆う位置に、ゲート絶縁膜を介してゲート電極１０８が形成されている。ゲート電極１０８、蓄積領域１０４及び浮遊拡散領域１０７により転送用のＭＯＳトランジスタが構成され、ゲート電極１０８の電圧を制御することによって、フォトダイオードで発生し蓄積領域１０４に蓄積された電子が浮遊拡散領域１０７へ転送される。画素領域１０１には更に、ゲート電極１０９とソース領域又はドレイン領域として機能する半導体領域１１０とで構成されるｎ型ＭＯＳトランジスタが形成されうる。このＭＯＳトランジスタは例えば蓄積領域１０４をリセットするためのＭＯＳトランジスタであってもよいし、浮遊拡散領域１０７に保持された電荷を増幅して出力するためのＭＯＳトランジスタであってもよい。
【００１２】
半導体基板１００は周辺回路領域１０２においてｐ型のウェル領域１２０（半導体領域）を有しうる。周辺回路領域１０２には更に、ゲート電極１１１とソース領域又はドレイン領域として機能する半導体領域１１２とで構成されるｎ型ＭＯＳトランジスタが形成されうる。図示していないが、半導体基板１００は周辺回路領域１０２においてｎ型のウェル領域を有し、そのウェル領域にｐ型ＭＯＳトランジスタが形成されてもよい。周辺回路領域１０２に形成されるＭＯＳトランジスタは、例えば画素アレイ内のＭＯＳトランジスタを駆動するための駆動回路や画素アレイからの信号を処理するための信号処理回路の一部として機能しうる。
【００１３】
次に、図１（ｂ）に示されるように、絶縁層１１３、サイドスペーサ１１４及び高濃度の半導体領域１１５を形成する。まず、図１（ａ）に示されるように準備された半導体基板１００の上に、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜又はこれらのうちの少なくとも何れかによる積層膜からなる絶縁膜を形成する。続いて、この絶縁膜に対してフォトリソグラフィー及びエッチングを行うことによって、図１（ｂ）に示されるようにフォトダイオードの蓄積領域１０４を覆う絶縁層１１３を形成する。絶縁層１１３は更に、ゲート電極１０８の一部と、フォトダイオードに隣接する素子分離領域１０６の一部とを覆う。また、絶縁層１１３を形成するための絶縁層はゲート電極１０８、１０９、１１１の側面にも残り、サイドスペーサ１１４として機能する。それ以外の位置、すなわち浮遊拡散領域１０７、半導体領域１１０、ゲート電極１０９及び周辺回路領域１０２を覆う位置からは絶縁膜が除去される。その後、半導体領域１１０、１１２に高濃度のｎ型半導体領域１１５（拡散層）が形成され、ＬＤＤ構造のＭＯＳトランジスタが形成される。本実施形態において、浮遊拡散領域１０７には高濃度のｎ型半導体領域１１５が形成されないため、ｎ型半導体領域１１５を形成した場合に比べて、浮遊拡散領域１０７の容量を低減できる。なお、浮遊拡散領域１０７にも高濃度のｎ型半導体領域１１５を形成してもよい。
【００１４】
次に、図１（ｃ）に示されるように、保護層１１６を形成する。そのために、まずＣＶＤ法やＰＶＤ法などによって、図１（ｂ）に示される半導体領域１１５及び絶縁層１１３等を覆うシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のような絶縁膜を形成する。このように形成された絶縁膜の一部を除去して保護層１１６を形成する。保護層１１６は絶縁層１１３を覆い、更に絶縁層１１３の周囲の領域も覆う位置に形成される。具体的には、保護層１１６は、絶縁層１１３を介してフォトダイオードの蓄積領域１０４及び半導体層１０５と、素子分離領域１０６の一部と、ゲート電極１０８の一部とを覆う。保護層１１６は更に、絶縁層１１３を介さずに、素子分離領域１０６の別の一部と、ゲート電極１０８の別の一部と、浮遊拡散領域１０７と、浮遊拡散領域１０７に隣接する素子分離領域の一部とを覆う。一方、保護層１１６は、画素領域１０１のゲート電極１０９、半導体領域１１５及び周辺回路領域１０２を覆う位置には形成されない。
【００１５】
保護層１１６は高い抵抗値を有する抵抗素子が形成される領域を覆う位置に形成されてもよい。後述するように、保護層１１６で覆われた領域にはシリサイド層が形成されないので、シリサイド層により抵抗値が低下することを防止できる。
【００１６】
次に、図１（ｄ）に示されるように、ＣＶＤやスパッタなどによって、半導体基板１００全体を覆うように、高融点金属膜と、この高融点金属の酸化防止膜との積層膜１１７を堆積させて形成する。酸化防止膜は高融点金属膜の上に設けられる。高融点金属として例えばコバルトを用い、酸化防止膜として例えば窒化チタンを用いる。高融点金属として、例えばチタン、ニッケル、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナを用いてもよい。また、酸化防止膜として、例えば窒化ニッケルを用いてもよい。
【００１７】
次に、図２（ａ）に示されるように、積層膜１１７に対して熱処理を施し、積層膜１１７に含まれる高融点金属と半導体基板１００に含まれる半導体とを反応させてシリサイド化させ、シリサイド層１１８（金属半導体化合物層）を形成する（第３形成工程）。本実施形態では、シリサイド層１１８は、ゲート電極１０９、１１１、半導体領域１１５の上側（表面部分）に形成される。高融点金属としてコバルトを用い、半導体領域がシリコンで形成される場合に、５００℃程度の温度で熱処理を行うことで、コバルトモノシリサイド（ＣｏＳｉ）が形成される。高融点金属として他の材料を用いることによって、様々な材料からなるシリサイド層１１８を形成してもよい。これらの材料は、チタンシリサイド、ニッケルシリサイド、コバルトシリサイド、タングステンシリサイド、モリブデンシリサイド、タンタルシリサイド、クロムシリサイド、パラジウムシリサイド、プラチナシリサイドなどを含む。続いて、未反応の高融点金属膜を含む積層膜１１７を硫酸過水に浸して、酸化防止膜及び未反応の高融点金属を半導体基板１００の上から除去する。この硫酸過水処理を行ったとしても保護層１１６はほとんど溶解しない。
【００１８】
シリサイド層１１８を形成するための熱処理を行ったとしても、保護層１１６に覆われる領域にはシリサイド層は形成されない。すなわち、保護層１１６はシリサイド層の形成を抑制する機能を有する。しかしながら、高融点金属膜を含む積層膜１１７と直接に接触していた保護層１１６の上側（表面部分）には熱処理によって高融点金属が拡散してしまう。この保護層１１６の上側に拡散した高融点金属は硫酸過水処理を行ったとしても、１．０×１０12〜１．０×１０13［ｃｍ-2］程度の濃度で残存してしまう。そこで、本実施形態では保護層１１６の上側のうち、フォトダイオードの蓄積領域１０４と素子分離領域１０６の一部とを覆う部分を除去する（第２除去工程）。上側とは、保護膜の表面から半分よりも表面側の部分である。上側の全てを除去してもよく、一部でもよい。また、全ての保護膜を除去してもよい。
【００１９】
そのため、図２（ｂ）に示されるように、半導体基板１００の上にレジストを塗布してパターニングすることによってレジストパターン１１９を形成する。レジストパターン１１９は保護層１１６のうち、フォトダイオードの蓄積領域１０４と素子分離領域１０６の一部とを覆う部分を露出し、それ以外の部分を覆う。続いて、レジストパターン１１９から露出した保護層１１６をフッ酸やアンモニア過水などの酸性溶液、又はアルカリ性溶液に浸す。これにより、保護層１１６に残存した高融点金属の大部分を除去できる。
【００２０】
上述の例ではウェットエッチングにより保護層１１６の上側を除去したが、代わりにドライエッチングを用いてもよい。また、保護層１１６のうちゲート電極１０８の一部を覆う部分がレジストパターン１１９により覆われたが、ゲート電極１０８を覆う保護層１１６の部分の全体がレジストパターン１１９から露出するようにレジストパターン１１９を形成してもよい。これにより、保護層１１６に残存した高融点金属を更に除去できる。その後、レジストパターン１１９を除去することによって、図２（ｃ）に示されるような構造体が形成される。この構造体では保護層１１６の上側が除去されているが、少なくとも上側が除去されていればよく、保護層１１６のレジストパターン１１９から露出する部分の全てを除去してもよい。
【００２１】
その後、シリサイド層１１８に更に熱処理を施す。シリサイド層１１８を形成するコバルトモノシリサイドよりも低抵抗なコバルトダイシリサイド（ＣｏＳｉ2）を形成するために、先程よりも高温の８００℃程度の温度で熱処理を行う。このような処理でシリサイド層１１８が形成される。なお、コバルトダイシリサイドを形成した後に更に保護層１１６から高融点金属を除去することによって、それ以降の熱処理の際にフォトダイオードの蓄積領域１０４に拡散される高融点金属の量を低下させることができる。本実施形態の製造方法では、コバルトダイシリサイドの形成方法の一例を示して説明を行ったが、製造方法は適宜変更可能である。
【００２２】
以降、既存の方法で光電変換素子を完成させてもよい。例えば、シリコン酸化膜や、ボロン、リンを含んだシリコン酸化膜などを含む絶縁層を半導体基板１００の上に形成する。次に、フォトリソグラフィー技術およびエッチング技術を用いて、この絶縁層にコンタクトホールを形成する。その後、ＣＶＤ法などにより単層又は多層の金属膜を堆積し、ＣＭＰ法などにより余分な金属膜を除去することで、コンタクトプラグを形成する。シリサイド層１１８が形成された部分を露出させるコンタクトホールと、シリサイド層１１８が形成されていない部分を露出させるコンタクトホールとは、別々に形成してもよい。シリサイド層１１８が形成されていないゲート電極や、ソース・ドレイン領域に対してコンタクトを形成する場合には、コンタクトプラグの形成前に所望のコンタクトホールを介してウェル領域１０３、１２０に不純物を注入して不純物領域を形成してもよい。これにより、コンタクト抵抗を安定化できる。不純物を活性化させるために熱処理を行ったとしても、保護層１１６から大部分の高融点金属が除去されているため、フォトダイオードの蓄積領域１０４に拡散される高融点金属の量は少なくなる。また、シリサイド層１１８が形成されていないゲート電極や、ソース・ドレイン領域に対するコンタクトホールを開口した後、コンタクトプラグを形成する前に、フッ酸やアンモニア過水などの酸性溶液、又はアルカリ性溶液でコンタクトホール内の洗浄を行ってもよい。
【００２３】
また、コンタクトプラグを形成するためにメタルＣＶＤ工程を用いる場合に、比較的高温で成膜を行う場合もある。しかし、このような高温での成膜に対しても、上述と同様に、フォトダイオードの蓄積領域１０４に拡散される高融点金属の量は少なくなる。その後、アルミや銅などの金属による配線層を画素領域１０１及び周辺回路領域１０２に形成する。この後、更に絶縁層、ビアプラグ、配線層を形成してもよく、カラーフィルタやマイクロレンズを形成することで光電変換装置が完成する。
【００２４】
本実施形態によれば、シリサイド層を有する光電変換装置において、光電変換部に拡散される高融点金属の量を低減でき、それによって光電変換部におけるリーク電流を低減できる。上述の例では高融点金属が光電変換部に拡散されることを抑制したが、高融点金属の拡散を抑制したい他の部材に対しても本実施形態を同様に適用可能である。
【００２５】
続いて、図３を用いて本発明の第２実施形態に係る光電変換装置の製造方法を説明する。第１実施形態と同様の構成については同じ参照符号を付して重複する説明を省略する。図２（ａ）に示される保護層１１６を形成するまでは第１実施形態と同様であるが、本実施形態ではレジストパターン１１９を形成せずに、保護層１１６の全体に対してエッチングを行い、保護層１１６の全体の上側を除去する。それにより、図３に示される構造体が得られる。この保護層１１６のエッチングは第１実施形態と同様にウェットエッチングとドライエッチングとのどちらを用いてもよい。なお、この場合に、保護層１１６の除去される部分は薄くても十分であるため、他のシリサイド層などには大きな影響を与えない。
【００２６】
本実施形態では、保護層１１６の全体にエッチングを行うことによって、第１実施形態よりも広範にわたって保護層１１６から高融点金属を除去できる。また、レジストパターン１１９を形成せずにエッチングを行うことによって、画素領域１０１内の素子分離領域のうち、高融点金属膜を含む積層膜１１７と直接接触していた部分を除去することができる。素子分離領域のこの部分にも高融点金属が残存する可能性があるため、この部分に対してエッチングを行い除去することによって、不要に残存した高融点金属を更に除去できる。
【００２７】
続いて、図４を用いて本発明の第３実施形態に係る光電変換装置の製造方法を説明する。前述までの各実施形態と同様の構成については同じ参照符号を付して重複する説明を省略する。図１（ｂ）に示される絶縁層１１３を形成するまでは第１実施形態と同様であるが、本実施形態では図４（ａ）に示されるように、画素領域１０１の全面を覆うように保護層１１６を形成する。周辺回路領域１０２においては、保護層１１６はシリサイド層を形成したい領域を覆わないように形成される。保護層１１６は周辺回路領域１０２を全く覆わなくてもよい。
【００２８】
次に、第１実施形態と同様に、保護層１１６の上から、半導体基板１００全体を覆うように積層膜１１７を形成し、熱処理を行う。これによって、本実施形態では図４（ｃ）に示されるように周辺回路領域１０２にはシリサイド層１１８が形成されるが、画素領域１０１にはシリサイド層１１８は形成されない。その後、第１実施形態と同様にレジストパターン１１９を形成してから保護層１１６の一部の上部を除去してもよいし、第２実施形態と同様にレジストパターン１１９を形成せずに保護層１１６全面の上部を除去してもよい。本実施形態では画素領域１０１にシリサイド層１１８を形成しないことによって、フォトダイオードの蓄積領域１０４に高融点金属が拡散する可能性を更に低減できる。
【００２９】
続いて、図５を用いて本発明の第４実施形態に係る光電変換装置の製造方法を説明する。前述までの各実施形態と同様の構成については同じ参照符号を付して重複する説明を省略する。本実施形態では、絶縁層１１３が画素領域１０１の全面を覆うように形成される点で第３実施形態と異なる。第３実施形態で説明された様々な変更は本実施形態についても適用できる。つまり、画素領域１０１には、ＬＤＤ構造を有するトランジスタが設けられていない。
【００３０】
本実施形態の絶縁層１１３を形成するために、図１（ａ）で説明された半導体基板１００の上に、シリコン窒化膜を含み、シリコン酸化膜及びシリコン酸窒化膜のうちの少なくとも一方が積層された積層膜を形成する。次に、この積層膜のフォトリソグラフィー及びエッチングを施してその一部を除去して絶縁層１１３を形成する。前述の通り、画素領域１０１を覆う部分からは積層膜を除去しない。また、周辺回路領域１０２を覆う部分において、サイドスペーサ１１４が形成される領域には残し、半導体領域１１５及びゲート電極１１１を覆う部分からは除去する。その後、保護層１１６を形成し、シリサイド層１１８を形成する。
【００３１】
本実施形態においても、保護層１１６の上部は除去され、保護層１１６に残存した高融点金属の大部分は除去される。更に、高融点金属の拡散防止能力の高いシリコン窒化膜を含む絶縁層１１３が画素領域１０１の全面を覆う位置に形成されている。そのため、保護層１１６に高融点金属が残存したとしても、その高融点金属が保護層１１６を介してフォトダイオードまで拡散する可能性は低い。特に、素子分離領域１０６がシリコン酸化膜で形成される場合に本実施形態は有利である。シリコン酸化膜は高融点金属の拡散防止能力が低いので、素子分離領域１０６と保護層１１６との間に絶縁層１１３が存在しない場合には、素子分離領域１０６を介してフォトダイオードに高融点金属が拡散する可能性がある。本実施形態では、素子分離領域１０６と保護層１１６との間にシリコン窒化膜を含む絶縁層１１３を設けることで、フォトダイオードに高融点金属が拡散する可能性を低減できる。
【図１】
0005963449.tif 000002
【図２】
0005963449.tif 000003
【図３】
0005963449.tif 000004
【図４】
0005963449.tif 000005
【図５】
0005963449.tif 000006