(57)【特許請求の範囲】
【請求項１】
感光性薄膜が塗布されたＥＵＶ基板からなる被処理基板に荷電粒子ビームを照射して所望のパターンを描画する荷電ビーム描画装置であって、
前記パターンに対応する描画データを記憶するデータ記憶部と、
前記被処理基板に予め形成された座標原点を用いて算出された前記被処理基板の位相欠陥の座標を取得する座標取得部と、
前記座標取得部により取得された欠陥座標と前記描画データの座標とを照合し、加工後に欠陥となるか否かを検証する欠陥化検証部と、
前記検証部により欠陥化すると判断された部分の一部又は全部が加工後に回路として機能しなくなるように前記描画データを前記部分の周辺を描画しない、又は前記部分周辺を全面描画する描画データに変更するデータ変更部と、
を具備し、
前記データ変更部により変更された描画データに基づいて前記被処理基板を描画することを特徴とする、荷電ビーム描画装置。
【請求項２】
感光性薄膜が塗布された被処理基板に荷電粒子ビームを照射して所望のパターンを描画する荷電ビーム描画装置であって、
前記パターンに対応する描画データを記憶するデータ記憶部と、
前記被処理基板の欠陥座標を取得する座標取得部と、
前記座標取得部により取得された欠陥座標と前記描画データの座標とを照合し、加工後に欠陥となるか否かを検証する欠陥化検証部と、
前記検証部により欠陥化すると判断された部分の一部又は全部が加工後に回路として機能しなくなるように前記描画データを前記部分の周辺を描画しない、又は前記部分周辺を全面描画する描画データに変更するデータ変更部と、
を具備し、
前記データ変更部により変更された描画データに基づいて前記被処理基板を描画することを特徴とする、荷電ビーム描画装置。
【請求項３】
感光性薄膜が塗布された被処理基板に荷電粒子ビームを照射して所望のパターンを描画する荷電ビーム描画装置であって、
前記パターンに対応する描画データを記憶するデータ記憶部と、
前記被処理基板の欠陥座標を取得する座標取得部と、
前記座標取得部により取得された欠陥座標と前記描画データの座標とを照合し、加工後に欠陥となるか否かを検証する欠陥化検証部と、
前記検証部により欠陥化すると判断された部分の一部又は全部が加工後に回路として機能しなくなるように前記部分の周辺を描画しない、又は前記部分周辺を全面描画する追加描画データを作成する追加描画データ作成部と、
を具備し、
前記データ記憶部に記憶された描画データに基づいて前記被処理基板を描画し、且つ前記描画データ作成部により作成された追加描画データに基づいて前記荷電ビームにより追加描画を行うことを特徴とする、荷電ビーム描画装置。
【請求項４】
前記欠陥座標は、前記被処理基板に予め形成された座標原点を用いて算出された欠陥座標であることを特徴とする、請求項２又は３に記載の荷電ビーム描画装置。
【請求項５】
前記被処理基板はＥＵＶ基板であり、前記欠陥は位相欠陥であることを特徴とする、請求項２又は３に記載の荷電ビーム描画装置。
【請求項６】
被処理基板に荷電粒子ビームを照射して所望のパターンを描画する際に使用される描画データを作成するための描画データ作成装置であって、
前記描画データを記憶するデータ記憶部と、
前記被処理基板の欠陥座標を取得する座標取得部と、
前記座標取得部により取得された欠陥座標と前記描画データの座標とを照合し、加工後に欠陥となるか否かを検証する欠陥化検証部と、
前記検証部により欠陥化すると判断された部分の一部又は全部が加工後に回路として機能しなくなるように前記描画データを前記部分の周辺を描画しない、又は前記部分周辺を全面描画する前記描画データに変更するデータ変更部と、
を具備したことを特徴とする、描画データ作成装置。
【請求項７】
前記部分の周辺を描画しないは、ポジレジストを使用する場合であり、前記部分周辺を全面描画するはネガレジストの場合であることを特徴とする請求項１、２，３の何れかに記載の荷電ビーム描画装置あるいは請求項６に記載の描画データ作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子ビームなどの荷電粒子ビームを用いて試料上にパターンを描画する荷電ビーム描画装置、及び描画データ作成装置に関する。
【背景技術】
【０００２】
メモリなどの半導体デバイスを設計する際、一定品質以上の製品を安定的に製造するため、パターンに冗長性を持たせた設計とすることがある。このような設計のデバイスを製造する場合、リソグラフィ工程に用いられるマスクにも一定のリダンダンシ（冗長度）が認められる場合がある。マスクに欠陥が発生し、それがリダンダンシとして許容される場合は、デバイスに転写された際にその部分が回路として完全に機能しないように加工されるのが一般的である。
【０００３】
従来技術においては、電子ビーム描画装置で試料上にパターンを描画・加工した後に欠陥検査が行われ、検出された欠陥がリダダンシが認められるものである場合、該欠陥部分周辺を追加工（レジスト塗布・描画・現像・エッチングなど）する必要がある。この追加工によって、ＴＡＴ（Turn Around Time）が長くなってしまう問題や、別の欠陥を発生させる可能性があるという問題がある。
【０００４】
また、特にＥＵＶリソグラフィで用いられるＥＵＶマスクにおいては、ＥＵＶ光を反射させるための多層膜下部又は内部の欠陥に起因する位相欠陥が存在し、この位相欠陥は従来の欠陥検査装置では発見が困難であるため、主にＥＵＶ光を用いた位相欠陥検査装置で検査が行われる。位相欠陥は加工前のブランクスの時点で既に存在しているため、描画される前に、加工後に欠陥となるかが判断できる場合がある。しかし、この場合にも、通常通りに電子ビーム描画装置で描画・加工した後に通常の検査に加え位相欠陥検査を実施し、検出された欠陥がリダンダンシが認められるものである場合に該欠陥部分周辺を追加工するフローとしている。このため、ＴＡＴが非常に長くなってしまうという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１９８７８３号公報
【特許文献２】特許第３４１２８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明が解決しようとする課題は、荷電ビーム描画に供される被処理基板自体に欠陥が存在する場合に、欠陥処理の追加工を省略若しくは簡略化することができ、欠陥処理に要する時間の短縮をはかり得る荷電ビーム描画装置及び描画データ作成装置を提供することである。
【課題を解決するための手段】
【０００７】
本実施形態は、感光性薄膜が塗布されたＥＵＶ基板からなる被処理基板に荷電粒子ビームを照射して所望のパターンを描画する荷電ビーム描画装置であって、前記パターンに対応する描画データを記憶するデータ記憶部と、前記被処理基板に予め形成された座標原点を用いて算出された前記被処理基板の位相欠陥の座標を取得する座標取得部と、前記座標取得部により取得された欠陥座標と前記描画データの座標とを照合し、加工後に欠陥となるか否かを検証する欠陥化検証部と、前記検証部により欠陥化すると判断された部分の一部又は全部が加工後に回路として機能しなくなるように前記描画データを前記部分の周辺を描画しない、又は前記部分周辺を全面描画する描画データに変更するデータ変更部と、を具備し、前記データ変更部により変更された描画データに基づいて前記被処理基板を描画することを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わる電子ビーム描画装置の概略構成を示すブロック図。
【図２】図１の電子ビーム描画装置の動作を説明するためのフローチャート。
【図３】第１の実施形態に用いた被処理基板の構成、更には位相欠陥及び欠陥化検証領域を示す図。
【図４】欠陥化検証領域と回路機能除去領域との関係を示す模式図。
【図５】変更前の描画データの例を示す模式図。
【図６】回路機能除去用描画データ及び変更後の描画データを示す模式図。
【図７】欠陥化検証におけるレジストの違いによる欠陥化有無を説明するための模式図。
【図８】欠陥化検証における位相欠陥位置の違いによる欠陥化有無を説明するための模式図。
【図９】描画データ変更の原理を説明するためのもので、回路機能除去済み描画レイアウト作成例を示す模式図。
【図１０】第２の実施形態に係わる電子ビーム描画装置の概略構成を示すブロック図。
【発明を実施するための形態】
【０００９】
以下、実施形態の電子ビーム描画装置を、図面を参照して説明する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係わる電子ビーム描画装置の概略構成を示すブロック図である。
【００１１】
本装置は、描画データを作成する描画データ作成機構１０と、描画データ又は変更された描画データに基づいて電子ビームにより被処理基板上にパターンを描画する電子ビーム描画機構２０とから構成されている。
【００１２】
描画データ作成機構１０は、マスクに形成すべき描画データを記憶する描画データ記憶部１１と、欠陥位置を取得する欠陥座標取得部１２と、描画データ記憶部１１及び欠陥座標取得部１２の各データに基づいて欠陥が描画・加工後に欠陥となるか否かを検証する欠陥化検証部１３と、欠陥部分の描画データを変更する描画データ変更部１４で構成されている。そして、変更された描画データを基に、描画機構２０により所望のパターンが描画されるようになっている。
【００１３】
描画機構２０は、電子銃、各種レンズ系、及び各種偏器等を備えた電子光学鏡筒と、被処理基板を載置して移動可能に設けられたステージを有するものであり、通常の電子ビーム描画装置と同様の構成である。
【００１４】
次に、本装置を用いた描画方法について、図２のフローチャートを参照して説明する。
【００１５】
ここでは一例として、位相欠陥が存在する被処理基板（ＥＵＶマスクブランクス）に所定のパターンレイアウトを描画する際に使用される描画データ作成の場合を挙げて説明する。
【００１６】
被処理基板３０は、図３に示すように、合成石英基板３１上にＭｏ／Ｓｉの反射多層膜３２を形成し、その上にＴａＢＮ等の吸収層３３を形成したものであり、マスクブランクスと称される。そして、多層膜３２中に位相欠陥３４が存在しているものとする。描画に際しては、吸収層３３上にレジストを形成し、電子ビーム描画によりこのレジストに所望のパターンを形成し、レジストパターンをマスクに吸収層３３を選択エッチングすることによりＥＵＶ露光用マスクを作製する。
【００１７】
被処理基板３０に存在する位相欠陥３４の位置座標（Ｘｉ，Ｙｉ）が予め判明しているとする。より好適には、図３に示すように、描画前のマスクブランクスに座標原点をとることのできるアライメントマーク３６が形成されており、この座標原点を用いた欠陥位置であることが好ましい。
【００１８】
まず、欠陥位置を欠陥座標取得部１２により取得する。具体的には、オペレータによる手入力やバーコードの読み取り、製造システムのネットワークからダウンロードするなどして取得する（ステップＳ１）。ブランクス欠陥検査装置がある場合は、インライン／オフラインで欠陥検査をした後に該欠陥検査の結果を自動で取得してもよい。
【００１９】
次いで、欠陥化検証部１３により、座標取得部１２で得られた欠陥座標を、データ記憶部１１に記憶された描画予定の描画データと照合する（ステップＳ２）。そして、欠陥が描画・加工後に欠陥となるか否かを検証する（ステップＳ３）。
【００２０】
検証方法としては、例えば欠陥座標から一定の距離、例えば欠陥を略中央とした半径Ｒの円形範囲（又はＲｘ，Ｒｙの楕円範囲）や、Ｘ方向の長さＤｘ、Ｙ方向の長さＤｙの矩形範囲などを欠陥化検証領域として設定する。そして、この欠陥化検証領域に回路が存在するか（ポジレジスト用描画データであれば描画部、ネガレジスト用描画データであれば非描画部があるか）を検証する。欠陥のサイズＳｉや該欠陥の転写後サイズＴｉが予め判明しており、これらの欠陥影響部分に回路が存在するかを検証する機構であることが、回路機能を絶つ範囲を確実に、また最低限度に決定できるため好ましい。
【００２１】
なお、検証方法はこれらに限定されるものではなく、種々変更可能である。また、欠陥化検証領域は、欠陥を内包する大きさに設定する。より具体的には、転写時に反射光量が、欠陥がない部分に対して一定割合よりも小さくなる部分の大きさ等に応じて定めればよい。さらに、欠陥化検証領域は、Ｓｉ，Ｔｉに応じて設定するのが望ましい。
【００２２】
欠陥が加工後に欠陥となると判断された場合、欠陥座標周辺の描画データを、加工後に回路として完全に機能しなくなるように変更する（ステップＳ４）。変更方法としては、例えばポジレジスト用描画データの場合は、該欠陥の周辺部分のみ描画しないという回路機能除去用レイアウトＢを自動生成し、変更前の描画データＡとＢとを用いてＡ−（Ａ×Ｂ）で表されるレイアウトに描画データを変更する。また、例えばネガレジスト用描画データの場合は、該欠陥の周辺部分のみ描画するという回路機能除去用レイアウトＢを自動生成し、変更前の描画データＡとＢとを用いてＡ＋Ｂで表されるレイアウトに描画データを変更する。描画データ変更機構の処理方法に関して簡単な例を挙げたが、本実施形態はこれらの方法に限定されるものではない。
【００２３】
なお、図４（ａ）に示すように、欠陥化検証領域４４がラインアンドスペースのパターン（Ｌ／Ｓ）に一部かかる場合は、Ｌ／Ｓを完全にカットするように回路機能除去領域４５を設定する。これにより、図４（ｂ）に示すように、欠陥を含む領域が回路として機能しないように描画することができる。なお、図４中の４１は描画領域、４２は非描画領域、４３は位相欠陥である。
【００２４】
次いで、全ての欠陥座標で検証が済んだか否かを判定し（ステップＳ５）、全ての座標で検証が済むまでＳ２〜Ｓ４を繰り返す。そして、最終的に得られた描画データに基づいて、描画機構２０で被処理基板上にパターンを描画することになる（ステップＳ６）。
【００２５】
図５（ａ）〜（ｃ）は変更前描画データであり、（ａ）は欠陥が存在しない場合、（ｂ）は描画領域４１と非描画領域４２に跨って欠陥４３が存在する場合、（ｃ）は描画領域４１内に欠陥４３が存在する場合、の例である。
【００２６】
図５（ｂ）（ｃ）に示すような欠陥の座標は、欠陥座標取得部１２に入力されている。欠陥化検証部１３では、図５（ｂ）に示すように、描画領域４１と非描画領域４２に跨る欠陥に対しては欠陥と判定する。また、例えばネガレジストの場合、図５（ｃ）に示すように、描画領域４１内のみに存在する欠陥に対しては欠陥と判定しない。従って、図６（ａ）に示すような回路機能除去用描画データを生成し、図６（ｂ）に示すように描画データを変更する。
【００２７】
次に、本実施形態による欠陥化検証、描画データ変更の原理をより詳しく説明する。
【００２８】
図７（ａ）（ｂ）は、レジストの違いによる欠陥化有無を説明するためのもので、（ａ）はポジレジスト、（ｂ）はネガレジストの場合である。描画領域４１に位相欠陥４３が存在する被処理基板を用いて描画・現像・エッチングしてマスクを作製し、このマスクを用いてウェハ上にパターンを転写する。
【００２９】
このとき、図７（ａ）に示すように、ポジレジストの場合、本来は反射光量が大となるべき部分に位相欠陥４３による影響で反射光量が小となる部分が生じる。即ち、ポジレジストの場合は、被処理基板の描画領域４１に位相欠陥４３が存在すると、この欠陥は加工後に欠陥となると判断される。
【００３０】
一方、図７（ｂ）に示すように、ネガレジストの場合、位相欠陥４３は吸収層３３で隠れるため、位相欠陥４３による影響は生じない。即ち、ネガレジストの場合は、被処理基板の描画領域４１に位相欠陥が存在しても、この欠陥は加工後に欠陥とならないと判断される。
【００３１】
図８（ａ）（ｂ）は、位相欠陥の位置による欠陥化有無を説明するためのもので、ポジレジストを用いた場合である。（ａ）は描画領域４１に一部重なるように位相欠陥４３が存在し、（ｂ）は非描画領域４２のみに重なるように位相欠陥４３が存在している。このような位相欠陥４３が存在する被処理基板を用いて描画・現像・エッチングしてマスクを作製し、作製したマスクを用いてウェハ上にパターンを転写する。
【００３２】
このとき、描画領域４１に位相欠陥４３が存在する被処理基板を用いた場合、図８（ａ）に示すように、本来は反射光量が大となるべき部分に位相欠陥４３による影響で反射光量が小となる部分が生じる。即ち、被処理基板の描画領域４１に一部重なるような位相欠陥４３が存在すると、この欠陥は加工後に欠陥となると判断される。
【００３３】
一方、図８（ｂ）に示すように、非描画領域４２のみに位相欠陥４３が存在する被処理基板を用いた場合、最終的に位相欠陥４３は吸収層３３で隠れるため、位相欠陥４３による影響は生じない。即ち、非描画領域４２に位相欠陥４３が存在しても、この欠陥は加工後に欠陥にならないと判断される。
【００３４】
図９は、回路機能除去済み描画レイアウト作成の例を示す模式図である。
【００３５】
被処理基板３０には、描画領域４１に一部重なるように位相欠陥４３が存在するものとする。この場合は、ポジレジスト及びネガレジストの何れの場合も、この欠陥は加工後に欠陥となる。そこで、回路機能除去用レイアウトＢを作成し、これを描画レイアウトＡに合成する。
【００３６】
具体的には、ポジレジストの場合は、描画レイアウトＡから回路機能除去用レイアウトＢに重なる部分を除去することにより新たな描画レイアウトＡ’＝Ａ−（Ａ×Ｂ）を作成する。ネガレジストの場合は、描画レイアウトＡに回路機能除去用レイアウトＢを重ねた新たな描画レイアウトＡ’＝Ａ＋Ｂを作成する。そして、新たに作成された描画データに基づいて描画機構２０により描画することにより、欠陥化すると判断された部分を回路として機能しないように加工することができる。
【００３７】
このように本実施形態によれば、描画データと被処理基板に存在する欠陥の欠陥情報とを突き合わせて、例えばリダンダンシとして許容される欠陥が発生することが判明した場合は、該欠陥部分がデバイスに転写された場合に回路として完全に機能しなくなるよう、該欠陥部分周辺を描画しない、又は該欠陥部分周辺を全面描画する、などといったように描画データ自体を変更することで、欠陥処理の追加工する工程を省くことができる。このため、欠陥処理に要する時間の短縮をはかることができる。
【００３８】
特に、ＥＵＶマスクには、ＥＵＶ光を反射させるための多層膜下部又は内部の欠陥に起因する位相欠陥が存在するが、この位相欠陥は従来の欠陥検査装置では発見が困難であるため、主にＥＵＶ光を用いた位相欠陥検査装置で検査が行われる。位相欠陥はブランクスの時点で既に存在しているため、描画・加工前に位相欠陥検査が行われ、描画される際に欠陥情報を取得し、本実施形態のようなデータ変更を行うことにより、追加工する工程を省くことができる。
【００３９】
また、マスクブランクスの時点で予め座標原点を定めて、その座標原点を用いた欠陥座標を使用することにより、欠陥と描画データとの座標の突き合せを高精度に行うことができる。さらに、欠陥サイズ、より好適には転写後の欠陥サイズ情報をさらに取得することにより、回路機能を断つ範囲を最小限に抑えることができる。
【００４０】
（第２の実施形態）
図１０は、第２の実施形態に係わる電子ビーム描画装置の概略構成を示すブロック図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４１】
本実施形態が先に説明した実施形態と異なる点は、描画データを変更する代わりに、追加描画データを作成することにある。即ち、描画データ変更部１４の代わりに追加描画データ作成部６４が設けられている。このデータ作成部６４では、通常の描画で形成されたパターンに対して、該パターンが回路として完全に機能しなくなるように追加パターンのデータを作成するようになっている。
【００４２】
本実施形態では、描画データ記憶部１１に記憶された描画データに基づいて描画機構２０によりパターンを描画した後、追加描画データ作成部６４で作成された追加描画データに基づいて、描画機構２０により追加描画を行う。これは、特にネガレジストの場合に有効である。これにより、先の第１の実施形態と同様に、位相欠陥のリダンダンシを行うことができる。
【００４３】
また、本実施形態の場合、描画後に現像処理を施して得られるパターンに追加工を施すことによって欠陥を補正するのではなく、最初の描画後に現像処理を施す前に追加の描画を行うことから、欠陥を補正するための処理時間は大幅に短くて済むことになる。さらに、欠陥部分の回路機能を断つために行う操作が追加描画であるため、データサイズの大きい描画データを編集する必要がなく、データ処理が容易になる利点もある。
【００４４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００４５】
実施形態では、描画装置内に描画データ記憶部、欠陥座標取得部、欠陥化検証部、及び描画データ変更部等の描画データ作成機構が設けられている例を説明したが、描画装置とは別に描画データ作成機構を単独で構成し、この描画データ作成機構を汎用の描画装置に接続して用いるようにしても良い。
【００４６】
また、実施形態では、電子ビームを用いてパターンを描画する電子ビーム描画装置を例にしたが、電子ビームの代わりにイオンビームを用いてパターンを描画するイオンビーム描画装置に適用することも可能である。
【００４７】
被処理基板としてＥＵＶマスクのブランクスを例にしたが、ＥＵＶマスクに限らず各種のマスク形成用基板に適用することができる。さらに、マスク形成用基板に限らず、欠陥位置が予め分かっている基板に対して適用可能である。
【００４８】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４９】
１０…データ作成機構
１１…描画データ記憶部
１２…欠陥座標取得部
１３…欠陥化検証部
１４…描画データ変更部
２０…描画機構
３０…マスクブランクス（被処理基板）
３１…合成石英基板
３２…反射多層膜
３３…吸収層
３４…位相欠陥
３６…アライメントマーク（座標原点）
４１…描画領域
４２…非描画領域
４３…位相欠陥
４４…欠陥化検証領域
４５…回路機能除去領域
６４…追加描画データ作成部
【図１】
0006021444.tif 000002
【図２】
0006021444.tif 000003
【図３】
0006021444.tif 000004
【図４】
0006021444.tif 000005
【図５】
0006021444.tif 000006
【図６】
0006021444.tif 000007
【図７】
0006021444.tif 000008
【図８】
0006021444.tif 000009
【図９】
0006021444.tif 000010
【図１０】
0006021444.tif 000011