(57)【特許請求の範囲】
【請求項１】
画素電極とコモン電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板と、前記ＴＦＴ基板と液晶層を挟んで対向基板が配置され、前記ＴＦＴ基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、
ＴＦＴ基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、
前記ＴＦＴのソース電極と前記画素電極とが前記ゲート絶縁膜に形成された第１のスルーホールによって接続し、
前記柱状スペーサが、前記ＴＦＴ基板側と接する部分には、前記ゲート絶縁膜に第２のスルーホールが形成され、
前記柱状スペーサの先端は、前記第２のスルーホールによって前記ＴＦＴ基板側に形成された凹部を覆うように配置し、
前記第２のスルーホールの周辺における前記ゲート絶縁膜の下には、電極は存在しないことを特徴とする液晶表示装置。
【請求項２】
前記柱状スペーサの前記先端の径は、前記ＴＦＴ基板側に形成された前記凹部の底部の径の１．５倍以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ソース電極は前記ゲート絶縁膜よりも上層に形成され、前記ゲート絶縁膜に形成された前記第２のスルーホールを覆うように、前記ソース電極と前記無機パッシベーション膜が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第２のスルーホールの内部には、前記ソース電極は存在せず、前記スルーホールの上側端部周辺に、前記ソース電極が存在することを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
画素電極とコモン電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板と、前記ＴＦＴ基板と液晶層を挟んで対向基板が配置され、前記ＴＦＴ基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、
ＴＦＴ基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、
前記ＴＦＴのソース電極と前記画素電極とが前記ゲート絶縁膜に形成されたスルーホールによって接続し、
前記柱状スペーサは、前記スルーホールによって前記ＴＦＴ基板側に形成された凹部を覆うように配置し、
前記柱状スペーサが前記ＴＦＴ基板側と接する部分およびその周辺においては、前記コモン電極は除去されていることを特徴とする液晶表示装置。
【請求項６】
前記柱状スペーサの前記先端の径は、前記ＴＦＴ基板側に形成された前記凹部の底部の径の１．５倍以上であることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，液晶表示装置に係り，特に配向膜の削れ屑に起因する輝点を対策した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が設置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置では、対向基板とＴＦＴ基板における液晶層との界面に配向膜を形成し、配向膜にラビング処理あるいは光配向処理を施すことによって液晶分子を初期配向させている。そして、この初期配向からの液晶分子を電界によって捩るあるいは、回転させることによって、液晶層を透過する光の量を制御している。
【０００４】
一方、液晶層の厚さを制御するために、対向基板とＴＦＴ基板との間にスペーサを形成する必要がある。従来は、スペーサとしてビーズ等を液晶層内に分散していたが、近年、ＴＦＴ基板と対向基板間の、より正確なギャップ（液晶層）の制御のために、対向基板に柱状スペーサを形成し、柱状スペーサによって、ＴＦＴ基板と対向基板のギャップを制御することが行われている。
【０００５】
一方、柱状スペーサを用いることによって新たな問題も生ずる。すなわち、外部から対向基板に押圧が加わったり、液晶表示パネルに温度サイクルが加わったりした場合、柱状スペーサとＴＦＴ基板側との間に存在する配向膜が削れ、この削れくずが輝点の原因になることである。
【０００６】
「特許文献１」には、ＴＦＴ基板側に柱状スペーサの先端の面積よりも小さな台座を形成し、台座上の配向膜の厚さを薄くすることによって、柱状スペーサによる配向膜の削れを少なくする構成が記載されている。「特許文献１」には、特に、いわゆる光配向による配向膜を使用する場合に、台座上の配向膜の厚さを小さくする材料およびプロセスが記載されている。
【０００７】
「特許文献２」には、溝を有する柱状スペーサを対向基板に形成し、一つの柱状スペーサに高さが高い部分と低い部分を形成する構成が記載されている。通常は、高さの高い部分がＴＦＴ基板と対向基板との間隔を規定し、外部から対向基板等に押圧が加わった場合、高さの高い部分が弾性変形し、高さの低い部分もＴＦＴ基板に接触することによって、応力を分散させ、柱状スペーサの座屈を防止し、かつ、押圧が解除された後の戻りを早くする構成が記載されている。
【０００８】
「特許文献３」には、球状のスペーサを対向基板に固定し、ＴＦＴ基板側に該球状スペーサが接す部分に対して凹部を形成し、対向基板とＴＦＴ基板を合わせるときのマージンを大きくするとともに、重ねずれに起因する光漏れを防止する構成が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１８２２６２号公報
【特許文献２】特開２００２−１８２２２０号公報
【特許文献３】特開２００７−１７８６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【００１１】
ＩＰＳ方式も種々存在するが、層数を低減してプロセス数を低減した方式として、図１２に示すような構成のＩＰＳ方式が開発されている。図１２は、ＴＦＴ基板の断面図である。図１２において、ＴＦＴ基板の上に画素電極が形成され、画素電極の上にゲート絶縁膜が形成され、その上に無機パッシベーション膜が形成されている。無機パッシベーション膜の上にはスリットを有するコモン電極が形成されている。図１２の左側には、ゲート電極、ゲート絶縁膜、半導体層、ドレイン電極、ソース電極で構成されるＴＦＴが形成され、該ＴＦＴのソース電極から、ゲート絶縁膜に形成されたスルーホールを介して画素電極に映像信号が供給される。コモン電極と画素電極の間に形成された電界によって液晶分子が回転して液晶層の透過率を制御することによって画像を形成する。
【００１２】
このような構成の液晶表示装置においても、スペーサを用いて対向基板とＴＦＴ基板との間隔を制御する必要があることは従来の液晶表示装置と同様である。また、対向基板側に形成されたスペーサとＴＦＴ基板側との間の配向膜の削れが存在すると、輝点が発生するという問題も同様である。
【００１３】
本発明の課題は、このようなＩＰＳ方式の液晶表示装置において、柱状スペーサをもちいてＴＦＴ基板と対向基板の間隔を制御する構成において、特別なプロセスを必要とせずに、配向膜の削れを抑えた、信頼性の高い液晶表示装置を実現することである。
【課題を解決するための手段】
【００１４】
本発明は上記課題を克服するものであり、代表的な手段は次のとおりである。
【００１５】
（１）画素電極とコモン電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板と、前記ＴＦＴ基板と液晶層を挟んで対向基板が配置され、前記ＴＦＴ基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、ＴＦＴ基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、
前記ＴＦＴのソース電極と前記画素電極とがゲート絶縁膜に形成された第１のスルーホールによって接続し、前記柱状スペーサが、前記ＴＦＴ基板側と接する部分には、前記ゲート絶縁膜に第２のスルーホールが形成され、前記柱状スペーサの先端は、前記第２のスルーホールによって前記ＴＦＴ基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。
【００１６】
（２）前記第２のスルーホールの周辺におけるゲート絶縁膜の下には、電極は存在しないことを特長とする（１）に記載の液晶表示装置。
【００１７】
（３）前記柱状スペーサの前記先端の径は、前記ＴＦＴ基板側に形成された前記凹部の底部の径の１．５倍以上であることを特徴とする（２）に記載の液晶表示装置。
【００１８】
（４）前記第２のスルーホールには、前記ソース電極と前記無機パッシベーション膜が存在することを特徴とする（３）に記載の液晶表示装置。
【００１９】
（５）前記第２のスルーホールの内部には、前記ソース電極は存在せず、前記スルーホールの上側端部周辺に、前記ソース電極が存在することを特徴とする（３）に記載の液晶表示装置。
【００２０】
（６）画素電極とコモン電極とＴＦＴを有する画素がマトリクス状に形成されたＴＦＴ基板と、前記ＴＦＴ基板と液晶層を挟んで対向基板が配置され、前記ＴＦＴ基板と前記対向基板との間隔が前記対向基板に形成された柱状スペーサによって規定された液晶表示装置であって、ＴＦＴ基板の上に前記画素電極が形成され、その上にゲート絶縁膜と無機パッシベーション膜がこの順で形成され、前記無機パッシベーション膜の上にスリットを有する前記コモン電極が形成され、前記コモン電極の上に配向膜が形成され、前記ＴＦＴのソース電極と前記画素電極とがゲート絶縁膜に形成されたスルーホールによって接続し、前記柱状スペーサは、前記スルーホールによって前記ＴＦＴ基板側に形成された凹部を覆うように配置していることを特徴とする液晶表示装置。
【００２１】
（７）前記柱状スペーサの前記先端の径は、前記ＴＦＴ基板側に形成された前記凹部の底部の径の１．５倍以上であることを特徴とする（６）に記載の液晶表示装置。
【００２２】
（８）前記柱状スペーサが前記ＴＦＴ基板側と接する部分およびその周辺においては、コモン電極は除去されていることを特徴とする（７）に記載の液晶表示装置。
【発明の効果】
【００２３】
本発明によれば、柱状スペーサがＴＦＴ基板側と接触する面積を小さくすることが出来るので、配向膜の剥がれを抑えることが出来、輝点の発生を防止することが出来る。
【００２４】
また、本発明によれば、柱状スペーサの径を小さくすることなく、柱状スペーサとＴＦＴ基板側との接触面積を小さくすることが出来るので、柱状スペーサの座屈を防止することが出来る。さらに、本発明は、以上のような構成を製造プロセスを変化させること無く実施できるので、製造コストの上昇を抑えることが出来る。
【図面の簡単な説明】
【００２５】
【図１】実施例１による画素部の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】実施例２による画素部の平面図である。
【図５】図４のＣ−Ｃ断面図である。
【図６】実施例３による画素部の平面図である。
【図７】図６のＤ−Ｄ断面図である。
【図８】実施例４による画素部の平面図である。
【図９】図８のＥ−Ｅ断面図である。
【図１０】実施例５による画素部の平面図である。
【図１１】図１０のＦ−Ｆ断面図である。
【図１２】ＩＰＳ方式の動作を示す断面図である。
【発明を実施するための形態】
【００２６】
以下に実施例を用いて本発明の内容を詳細に説明する。
【実施例１】
【００２７】
図１は、本発明が適用される液晶表示装置の画素部の平面図であり、図２は図１のＡ−Ａ断面図であり、図３は図１のＢ−Ｂ断面図である。図１において、走査線１０が横方向に延在し、縦方向に配列している。映像信号線２０が縦方向に延在し、横方向に配列している。走査線１０と映像信号線２０に囲まれた領域に画素電極１０１が形成されている。画素電極１０１は平面ベタで形成され、その上に図１では図示しない、ゲート絶縁膜および無機パッシベーション膜が積層され、その上にスリット１１０１を有する対向電極１１０が形成されている。対向電極１１０は各画素共通に形成されている。
【００２８】
図３はこの様子を示す、図１のＢ−Ｂ断面図である。図３において、ＴＦＴ基板１００の上に画素電極１０１が平面ベタで形成されている。その上にゲート絶縁膜１０３および無機パッシベーション膜１０９が積層されている。無機パッシベーション膜１０９の上にスリット１１０１を有するコモン電極１１０が配置している。
【００２９】
図３において、液晶層３００を挟んで対向基板２００が配置している。対向基板２００にはカラーフィルタ２０２が形成され、その上にオーバーコート膜２０３が形成されている。図３はＩＰＳの動作を示すものであるから、配向膜および柱状スペーサは省略されている。図３において、画素電極１０１に映像信号が印加されると、スリット１１０１を有するコモン電極１１０との間に図のような電気力線が発生し、液晶分子３０１を回転させ、液晶層３００を透過する光を制御することによって画像を形成する。
【００３０】
図１に戻り、画素の走査線側には、ＴＦＴ、ＴＦＴのソース電極１０６と画素電極１０１を接続する第１のスルーホール１０７（コンタクトホール１０７）、および、本発明の特徴である、柱状スペーサ１５０に対応してゲート絶縁膜１０３における第２のスルーホール１０８（スルーホール１０８）が形成されている。なお、以後本明細書では、特にことわらない限り、第１のスルーホールをコンタクトホール１０７と呼び、第２のスルーホールを単にスルーホール１０８と呼ぶ。図１において、走査線１０から分岐してゲート電極１０２が形成され、ゲート電極１０２の上にゲート絶縁膜１０３を介して半導体層１０４が形成されている。映像信号線２０が半導体層１０４の上を延在している。半導体層１０４の上の映像信号線２０がＴＦＴのドレイン電極１０５を兼ねている。半導体層１０４の上でドレイン電極１０５と対向してソース電極１０６が形成されている。
【００３１】
ソース電極１０６は半導体層１０４およびゲート電極１０２を超えて右方に延在し、画素領域から延在して来た、画素電極１０１と重なる。ソース電極１０６と画素電極１０１の重なった部分において、ゲート絶縁膜１０３にコンタクトホール１０７が形成され、ソース電極１０６と画素電極１０１とが導通する。
【００３２】
図１において、画素電極１０１およびソース電極１０６が存在しないところにおいて、ゲート絶縁膜１０３にスルーホール１０８が形成されている。ゲート絶縁膜１０３にスルーホール１０８が形成された部分は、凹部１２０となっている。すなわち、ゲート絶縁膜１０３は３００ｎｍ程度であれば、深さ３００ｎｍ程度の凹部１２０が形成される。ＴＦＴ、コンタクトホール１０７、スルーホール１０８等を覆って無機パッシベーション膜１０９が形成されている。
【００３３】
図１において、ゲート絶縁膜１０３に形成されたスルーホール１０８による凹部１２０を覆って、対向基板２００に形成された柱状スペーサ１５０が配置している。すなわち、柱状スペーサ１５０の先端は、その全面がＴＦＴ基板１００に形成された配向膜１１１に接するのではなく、先端の周辺部のみが接している。したがって、柱状スペーサ１５０とＴＦＴ基板１００側の配向膜１１１との接触面積が小さくなるので、柱状スペーサ１５０が接触することによる配向膜削れの量を小さくすることが出来る。
【００３４】
図２は、図１のＡ−Ａ断面図である。図２において、ＴＦＴ基板１００の上に走査線１０から分岐したゲート電極１０２が形成されている。また、ゲート電極と同じ層に画素領域から延在してきた画素電極１０１が形成されている。ゲート電極１０２および画素電極１０１を覆ってゲート絶縁膜１０３が形成されている。ゲート絶縁膜１０３を挟んでゲート電極１０２の上に半導体層１０４が形成されている。半導体層１０４の上には、ドレイン電極１０５とソース電極１０６が対向して配置している。ソース電極１０６は画素電極１０１とオーバーラップする領域まで延在している。ソース電極１０６と画素電極１０１とのオーバーラップ部においてゲート絶縁膜１０３にコンタクトホール１０７が形成され、ソース電極１０６と画素電極１０１が接続される。
【００３５】
このようにして形成されたＴＦＴを覆って無機パッシベーション膜１０９がＳｉＮによって形成される。無機パッシベーション膜１０９の上にコモン電極１１０が形成される。コモン電極１１０には、画素領域では、図１に示すように、スリット１１０１が形成されているが、図２に示す領域では、連続したベタ膜となっている。
【００３６】
図２における右方向の画素電極１０１が存在していない部分において、ゲート絶縁膜１０３にスルーホール１０８が形成されている。スルーホール１０８には無機パッシベーション膜１０９が形成され、その上にコモン電極１１０が形成され、さらにその上に配向膜１１１が形成されている。ゲート絶縁膜１０３に形成されたスルーホール１０８のために、配向膜１１１が形成された面には凹部１２０が形成されている。
【００３７】
図２において、液晶層３００を挟んで、対向基板２００が形成されている。対向基板２００には、ブラックマトリクス２０１が形成され、その上にオーバーコート膜２０３が形成されている。なお、画素領域においては、図３に示すように、カラーフィルタ２０２が形成されているが、図２の領域には、遮光のためのブラックマトリクス２０１が形成されている。
【００３８】
オーバーコート膜２０３の上には、柱状スペーサ１５０が形成されている。柱状スペーサ１５０は、オーバーコート膜２０３の上に、例えば、アクリル樹脂をコートし、これをフォトリソグラフィによってパターニングして形成する。オーバーコート膜２０３および柱状スペーサ１５０を覆って配向膜１１１が形成されている。図２に示すように、ＴＦＴ基板１００と対向基板２００との間隔は柱状スペーサ１５０によって規定されている。
【００３９】
柱状スペーサ１５０は、図２に示すように、ＴＦＴ基板１００側におけるゲート絶縁膜１０３のスルーホール１０８によって形成された凹部１２０を覆うように、ＴＦＴ基板１００と接している。つまり、柱状スペーサ１５０はＴＦＴ基板１００に形成された凹部１２０を覆い、凹部の周辺部分のみにおいて、ＴＦＴ基板１００と接することになる。したがって、柱状スペーサ１５０がＴＦＴ基板１００と接する面積は小さくなり、配向膜１１１が削れる確率もそれだけ小さくなる。つまり、配向膜削れに起因する輝点の発生も抑制される。
【００４０】
図２における凹部１２０および柱状スペーサ１５０先端の寸法は例えば、次のとおりである。凹部１２０の底面の径ｄｈは４μｍ〜１０μｍ、柱状スペーサ１５０の先端の径ｄｓは６μｍ〜２０μｍ、凹部１２０の深さｄｄは２００ｎｍ〜５５０ｎｍである。また、柱状スペーサ１５０の先端の寸法ｄｈは凹部１２０の底面の径ｄｈよりも大きく形成する必要があり、好ましくは、ｄｓ≧１．５ｄｈである。これは、ＴＦＴ基板１００と対向基板２００を貼り合わせる際の、貼り合わせ精度を考慮したものである。
【００４１】
図２に示すような、本発明の他の利点は、凹部１２０周辺における配向膜１１１の厚さを他の部分よりも小さくできる点である。すなわち、配向膜材料は、当初は液体の状態でフレキソ印刷等によって塗布される。そうすると、凹部１２０周辺の液は凹部１２０に流れ込み、凹部１２０周辺が薄くなる傾向になる。つまり、柱状スペーサ１５０が接触する部分においては、他の部分よりも配向膜１１１を薄く形成することが出来、その分、配向膜削れの量を減らすことが出来る。
【００４２】
本発明は、ソース電極１０６と画素電極１０１を接続するためのコンタクトホール１０７を形成するときに、同時に凹部１２０形成用のスルーホール１０８をゲート絶縁膜１０３に形成することができるので、製造プロセスが増加することはない。したがって、製造コストを上昇させることなく、輝点の発生を抑えることが出来る。
【００４３】
また、本発明においては、柱状スペーサ１５０とＴＦＴ基板１００との接触面積を小さくすることによって、配向膜削れを抑えることに特徴がある。単純に柱状スペーサ１５０の径を小さくすることによっても柱状スペーサ１５０とＴＦＴ基板１００との接触面積を小さくすることが出来るが、この場合、柱状スペーサ１５０の強度が小さくなるので、柱状スペーサ１５０が座屈する危険が大きく、信頼性上問題となる。これに対して、本発明は、柱状スペーサ１５０の径を小さくすることなく、柱状スペーサ１５０とＴＦＴ基板１００との接触面積を小さくすることが出来るので、信頼性を低下させること無く、輝点の発生を抑えることが出来る。
【実施例２】
【００４４】
図４は、本発明の第２の実施例を示す平面図である。図４において、実施例１の図１に比較して、ソース電極１０６が右方向に長く延在し、柱状スペーサ１５０と対応して形成されたゲート絶縁膜１０３のスルーホール１０８にまで形成されている。図４におけるその他の構成は図１と同様である。
【００４５】
図５は、図４のＣ−Ｃ断面図である。図４が実施例１の図２と異なるところは、柱状スペーサ１５０と対応して形成されたゲート絶縁膜１０３のスルーホール１０８の部分を覆ってソース電極１０６が延在していることである。図５の構成は、ゲート絶縁膜１０３に形成されたスルーホール１０８内にソース電極１０６と無機パッシベーション膜１０９が存在することになる。スルーホール部１０８にソース電極１０６を形成するか否かは、形成される凹部１２０の深さの調整として用いることが出来る。図５における凹部１２０の寸法も、図２で例示した寸法と同様である。なお、本実施例においても、ゲート絶縁膜１０３に形成されたスルーホール１０８の周辺のゲート絶縁膜１０３の下部には、画素電極１０１等の電極は形成されていない。
【実施例３】
【００４６】
図６は、本発明の第３の実施例を示す平面図である。図６において、実施例１の図１に比較して、ソース電極１０６が右方向に延在し、柱状スペーサ１５０と対応して形成されたゲート絶縁膜１０３のスルーホール１０８の端部まで形成されている点と、スルーホール１０８の反対側にもソース電極１０６と同時に形成された金属膜が形成されている点である。ただし、スルーホール１０８の内部にはソース電極１０６は形成されていない。
【００４７】
図７は、図６のＤ−Ｄ断面図である。図７が実施例１の図２と異なる点は、ソース電極１０６がスルーホール１０８の端部にまで形成されており、また、ソース電極１０６と同時に形成された金属膜がスルーホール１０８の反対側のゲート絶縁膜１０３の面に形成されている点である。図７に示すように、ソース電極１０６はスルーホール１０８の内部には形成されていない。
【００４８】
図７示す構成は、ゲート絶縁膜１０３に形成されたスルーホール１０８による凹部１２０の深さを実施例１あるいは実施例２の構成よりも、ソース電極１０６の膜厚の分、深くすることが出来るという特徴を有している。図７におけるゲート絶縁膜１０３に形成されたスルーホール１０８の両側にソース電極１０６を残す構成は、ソース電極１０６、ドレイン電極１０５等の形成と同時に行うことが出来るので、製造コストが上昇するということは無い。
【００４９】
このように、本実施例によれば、柱状スペーサ１５０とＴＦＴ基板１００側との接触面積を小さくすることが出来るとともに、ゲート絶縁膜１０３のスルーホール１０８によって形成された凹部１２０の深さを大きくすることが出来るので、本願発明の利点をより明確な形で実現することが出来る。
【実施例４】
【００５０】
図８は、本発明の第４の実施例である。本実施例が実施例１〜３と異なる点は、ＴＦＴのソース電極１０６と画素電極１０１を結ぶコンタクトホール１０７が、柱状スペーサ１５０のＴＦＴ基板１００との接触面積を小さくするための、ゲート絶縁膜１０３に形成されたスルーホールを兼ねていることである。
【００５１】
図８において、ＴＦＴのソース電極１０６が右方向に延在して画素電極１０１とオーバーラップしている。この部分にソース電極１０６と画素電極１０１を接続するためのコンタクトホール１０７が形成されている。コンタクトホール１０７は、実施例１〜３のコンタクトホール１０７よりも大きく形成され、図２等におけるスルーホール１０８と同程度の径となっている。
【００５２】
図９は、図８のＥ−Ｅ断面図である。図９において、ＴＦＴのソース電極１０６が右方向に延在してゲート絶縁膜１０３に形成されたコンタクトホール１０７の下部にまで存在し、画素電極１０１と接続している。図９のコンタクトホール１０７は、図２等のコンタクトホール１０７の大きさよりも大きい。ゲート絶縁膜１０３に形成されたコンタクトホール１０７によって、凹部１２０が形成され、柱状スペーサ１５０は、凹部１２０の周辺のみにおいて、ＴＦＴ基板１００と接触している。
【００５３】
したがって、柱状スペーサ１５０とＴＦＴ基板１００との接触面積を小さくすることが出来、配向膜削れによる輝点の発生を抑えることが出来る。本実施例の構成は、コンタクトホール１０７とスルーホールの両方を設ける必要が無いので、画素が小さい、高精細の画面の構成に適している。
【実施例５】
【００５４】
実施例４の構成は、ゲート絶縁膜１０３に形成されたコンタクトホール１０７において、コンタクトホール１０７の底部にソース電極１０６が形成され、コンタクトホール１０７部において、無機パッシベーション膜１０９の上にコモン電極１１０が形成されている。コモン電極１１０とソース電極１０６とは、無機パッシベーション膜１０９によって絶縁されているが、対向基板２００等に押圧が加わった場合、柱状スペーサ１５０によって無機パッシベーション膜１０９が破壊する危険がある。無機パッシベーション膜１０９が破壊された場合、コモン電極１１０とソース電極１０６、つまり、画素電極１０１とが導通し、その部分の画素が不良となる。
【００５５】
図１０はこの問題を対策した本実施例の平面図である。図１０が実施例４である図８と異なる点は、ＴＦＴ基板１００において、柱状スペーサ１５０が接触する周辺部のコモン電極１１０を除去している点である。すなわち、図１０における点線で示した部分の内側は、コモン電極１１０は存在していないコモン電極除去部１１０２である。しかし、コモン電極１１０は、スリット部１１０１を除いて全面に形成されているので、コモン電極１１０の導通には問題は生じない。
【００５６】
図１１は図１０のＦ−Ｆ断面図である。図１１において、柱状スペーサ１５０の周辺からは、コモン電極１１０は除去されている。この構成によって、仮に、外部からの押圧、あるいは、衝撃等によって、柱状スペーサ１５０に応力が発生し、無機パッシベーション膜１０９が破壊されたとしても、コモン電極１１０と、ソース電極１０６あるいは画素電極１０１とが導通することは防止することが出来る。したがって、より高い信頼性を持って本発明の効果を実現することが出来る。
【００５７】
なお、外部からの押圧あるいは衝撃によって、無機パッシベーション膜１０９が破壊することによってコモン電極１１０とソース電極１０６が導通する危険があることは、実施例２のスルーホール１０８における構成も同様である。このような危険を防止するために、実施例２においても、柱状スペーサ１５０の周辺からコモン電極１１０を除去する構成とすることによって、コモン電極１１０とソース電極１０６とが導通する危険を防止することが出来る。
【符号の説明】
【００５８】
１０…走査線、  ２０…映像信号線、  １００…ＴＦＴ基板、  １０１…画素電極、  １０２…ゲート電極、  １０３…ゲート絶縁膜、  １０４…半導体層、  １０５…ドレイン電極、  １０６…ソース電極、  １０７…コンタクトホール、  １０８…スルーホール、  １０９…無機パッシベーション膜、  １１０…コモン電極、  １１１…配向膜、  １２０…凹部、  １５０…柱状スペーサ、  ２００…対向基板、  ２０１…ブラックマトリクス、  ２０２…カラーフィルタ、  2０３…オーバーコート膜、  ３００…液晶層、  ３０１…液晶分子、  １１０１…スリット、  １１０２…コモン電極除去部。
【図１】
0006014324.tif 000002
【図２】
0006014324.tif 000003
【図３】
0006014324.tif 000004
【図４】
0006014324.tif 000005
【図５】
0006014324.tif 000006
【図６】
0006014324.tif 000007
【図７】
0006014324.tif 000008
【図８】
0006014324.tif 000009
【図９】
0006014324.tif 000010
【図１０】
0006014324.tif 000011
【図１１】
0006014324.tif 000012
【図１２】
0006014324.tif 000013