(57)【特許請求の範囲】
【請求項１】
スイッチ切り替え信号を繰り返し送出することにより制御対象の出力を制御する制御装置であって、
入力段に第１Ａ／Ｄ変換器を有する第１制御部は、前記制御対象のサンプリング情報に基づき第１制御量である時間量を生成し、所定の基準時刻から前記第１制御量にかかる時間を経過したときに第２制御部または第２Ａ／Ｄ変換器に動作開始信号を与え、
入力段に前記第２Ａ／Ｄ変換器を有する前記第２制御部は、前記動作開始信号を入力したとき、または前記動作開始信号により動作開始した第２Ａ／Ｄ変換器からディジタル信号を受け取ったときは、前記制御対象のサンプリング情報に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を出力し、
前記第１制御量が、前記第２制御部が持つ前記第２サンプリング情報の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする制御装置。
【請求項２】
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする請求項１に記載の制御装置。
【請求項３】
スイッチ切り替え信号を繰り返し送出することにより制御対象の出力を制御する制御装置であって、
入力段にＡ／Ｄ変換器を有する第１制御部は、前記制御対象のサンプリング情報に基づき第１制御量である時間量を生成し、基準時刻から前記第１制御量にかかる時間を経過したときに第２制御部に動作開始信号を与え、
入力段にアナログ積分回路を有する前記第２制御部は、前記動作開始信号を入力したときは、前記制御対象から取得したアナログ信号に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記アナログ信号の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする制御装置。
【請求項４】
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする請求項３に記載の制御装置。
【請求項５】
スイッチ切り替え信号を繰り返し送出することにより電力変換回路の出力を制御する制御装置であって、
入力段に第１Ａ／Ｄ変換器を有する第１制御部は、前記電力変換回路のサンプリング情報に基づき第１制御量である時間量を生成し、基準時刻から前記第１制御量にかかる時間を経過したときに前記第２制御部または第２Ａ／Ｄ変換器に動作開始信号を与え、
入力段に前記第２Ａ／Ｄ変換器を有する第２制御部は、前記動作開始信号を入力したとき、または前記動作開始信号により動作開始した第２Ａ／Ｄ変換器からディジタル信号を受け取ったときは、前記電力変換回路のサンプリング情報に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記第２サンプリング情報の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする電力変換回路の制御装置。
【請求項６】
前記第１制御量がフィードバック制御量であることを特徴とする請求項５に記載の電力変換回路の制御装置。
【請求項７】
前記電力変換回路がインダクタへのエネルギーの蓄積および放出を繰り返し、
前記第１サンプリング情報が、少なくとも、出力電圧の過去のサンプリング値であり、前記第１制御部は、前記第１サンプリング情報から前記第１制御量をフィードバック制御量として生成し、
前記第２サンプリング情報が、前記インダクタを流れる電流の前記動作開始信号の入力時におけるサンプリング値であり、前記第２制御部は、前記サンプリング値と前記出力電圧の増・減に応じて減・増する参照値（ＥB−Ａ（Ｅo−Ｅr））との偏差を前記第２制御量として生成する、
ことを特徴とする請求項５または６に記載の電力変換回路の制御装置。
【請求項８】
スイッチ切り替え信号を繰り返し送出することにより電力変換回路の出力を制御する制御装置であって、
入力段にＡ／Ｄ変換器を有する前記第１制御部は、前記電力変換回路のサンプリング情報に基づき第１制御量である時間量を生成し、所定の基準時刻から前記第１制御量にかかる時間を経過したときに前記第２制御部に動作開始信号を与え、
入力段にアナログ積分回路を有する前記第２制御部は、前記動作開始信号を入力したときは、前記電力変換回路から取得したアナログ信号に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記アナログ信号の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする電力変換回路の制御装置。
【請求項９】
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする請求項８に記載の電力変換回路の制御装置。
【請求項１０】
前記電力変換回路がインダクタへのエネルギーの蓄積および放出を繰り返し、
前記サンプリング情報が、少なくとも、出力電圧のサンプリング値であり、前記第１制御部は、前記サンプリング情報から前記第１制御量をフィードバック制御量として生成し、
前記電力変換回路から取得したアナログ信号が、前記インダクタを流れる電流の前記動作開始信号の入力時における電流値であり、前記第２制御部は、前記電流値と前記出力電圧の増・減に応じて減・増する参照値（ＥB−Ａ（Ｅo−Ｅr））との偏差を前記第２制御量として生成する、
ことを特徴とする請求項８または９に記載の電力変換回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１制御部と当該第１制御部からの信号（トリガ）により動作を開始する第２制御部とを備え、第１制御部が第２制御部の検出遅れを補償し、第２制御部が第１制御部の応答遅れを補償する制御装置および電力変換回路の制御装置に関する。
【背景技術】
【０００２】
図１１に、従来のＤＣ／ＤＣコンバータ８および制御装置９１を示す。
図１１のＤＣ／ＤＣコンバータ８は降圧型である。図１２に、出力電圧ｅoとインダクタ電流ｉLとスイッチＳＷの動作状態を示す。
制御装置９１は、ＤＣ／ＤＣコンバータ８の出力電圧ｅoおよびインダクタ電流ｉL（インダクタ電流検出用抵抗ｒLの電圧降下）を検出する。
出力電圧ｅoのディジタル検出値をＥoとし、インダクタ電流ｉLのディジタル検出値ＩLをとする。
制御装置９１は、これらの検出値の乗算値（Ｅo×ＩL）に基づきＰＩＤ制御量を求める。具体的には、制御装置９１は、スイッチＳＷのオフタイミングＴonを決定し、ドライブ回路９２を介してスイッチＳＷを制御する。
【０００３】
図１１のＤＣ／ＤＣコンバータ８において、出力電圧ｅoが高くなるかインダクタ電流ｉLが目標値ｉL*（出力電圧ｅoをインダクタ電流ｉLに換算した値）よりも大きくなる兆候を示したとする。この場合には、制御装置９１はスイッチＳＷのオフタイミングを早めることで出力電圧ｅoの上昇を抑制する。
一方、図１１のＤＣ／ＤＣコンバータ８において、出力電圧ｅoが低くなるかインダクタ電流ｉLが目標値ｉL*よりも小さくなる兆候を示したとする。この場合には、制御装置９１はスイッチＳＷのオフタイミングを遅らすことで出力電圧ｅoの低下を抑制する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１１に示した制御装置９１では、ＰＩＤ制御量のうち、Ｄ要素やＩ要素には、今回のスイッチング周期以前における、切り替えタイミングにかかる情報（出力電圧ｅoの過去の検出値）が必然的に含まれる。このため、Ｄ要素・Ｉ要素に基づく制御要素の応答に遅れが生じる。
【０００５】
図１１に示した制御装置９１の制御部では、インダクタ電流ｉLをＡ／Ｄ変換回路（図１１では「Ａ／Ｄ」で示す）を用いて検出し、この検出値をインダクタ電流の目標値ＩL*とディジタル比較することができるが、Ａ／Ｄ変換回路の動作には検出遅れが生じる。
もちろん、検出遅れが問題にならない高速のＡ／Ｄ変換回路を用いることで、検出遅れは緩和される。しかし、上記の要求に応えることができるＡ／Ｄ変換回路（Ａ／Ｄ変換器）は極めて高価であるため、「検出遅れが問題にならない高速のＡ／Ｄ変換回路を用いること」は、現実的ではない。
【０００６】
図１１に示した制御装置９１の制御部では、インダクタ電流ｉLと、インダクタ電流の目標値ｉL*（図示しない）をアナログ積分回路を使用して比較することもできるが、この場合にも検出遅れが生じる。
【０００７】
本発明の目的は、第１制御部が第２制御部のＡ／Ｄ変換回路の検出遅れを補償し、第２制御部が第１制御部の積分要素や微分要素の応答遅れを補償する制御装置および電力変換回路の制御装置を提供することである。
【課題を解決するための手段】
【０００８】
（１）
スイッチ切り替え信号を繰り返し送出することにより制御対象の出力を制御する制御装置であって、
入力段に第１Ａ／Ｄ変換器を有する第１制御部は、前記制御対象のサンプリング情報に基づき第１制御量である時間量を生成し、所定の基準時刻から前記第１制御量にかかる時間を経過したときに第２制御部または第２Ａ／Ｄ変換器に動作開始信号を与え、
入力段に前記第２Ａ／Ｄ変換器を有する前記第２制御部は、前記動作開始信号を入力したとき、または前記動作開始信号により動作開始した第２Ａ／Ｄ変換器からディジタル信号を受け取ったときは、前記制御対象のサンプリング情報に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を出力し、
前記第１制御量が、前記第２制御部が持つ前記第２サンプリング情報の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする制御装置。
【０００９】
本発明では、第１制御部が第２制御部が動作開始するタイミングを決定する。
このタイミングは、第１制御部が第２制御部に動作開始信号を出力することで、実現される。
すなわち、第１制御部の役割は、第２制御部の動作開始の時点を変更している。
本発明では、第２制御部が持つ第２サンプリング情報の検出遅れを補償したい。実際には、第２制御部は、動作開始信号を受け取ってからある時間経過しないと値が出せない。
この「ある時間」の開始時刻を第１制御部が決定する。
すなわち、第１制御部は、第２Ａ／Ｄ変換器のサンプリング開始時刻を変更する。
Ａ／Ｄ変換結果（ＩLの値）が第２サンプリング情報の目標値に達しないとき、第１制御部５２１はＡ／Ｄ変換の開始タイミングを遅くする（動作開始信号の出力を遅らせる）ことで、第２制御量である時間量を長くすることができる。また、Ａ／Ｄ変換結果（ＩLの値）が目標値を超えているときは、第１制御部５２１はＡ／Ｄ変換の開始タイミングを早める（動作開始信号の出力を早める）ことで、第２制御量である時間量を短くすることができる。
【００１０】
（２）
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする（１）に記載の制御装置。
【００１１】
（３）
スイッチ切り替え信号（スイッチは制御対象に含まれていてもよいし、制御装置に含まれていてもよい）を繰り返し送出することにより制御対象の出力を制御する制御装置であって、
入力段にＡ／Ｄ変換器を有する第１制御部は、前記制御対象のサンプリング情報（典型的には過去のサンプリング時におけるサンプリング情報：第１サンプリング情報）に基づき第１制御量である時間量を生成し、所定の（通常予め設定されている）基準時刻から前記第１制御量にかかる時間を経過したときに第２制御部に動作開始信号を与え、
入力段にアナログ積分回路を有する前記第２制御部は、前記動作開始信号を入力したときは、前記制御対象から取得したアナログ信号（典型的には前記動作開始信号の入力時以降に取得したアナログ信号）に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記アナログ信号の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする制御装置。
【００１２】
第１制御部は、第２制御部のアナログ積分回路の積分開始点を変更する。
すなわち、積分値が第２サンプリング情報により定められる目標値（この目標値は任意に設定できる）に達し、第１制御部は第２制御部のアナログ積分回路の積分開始タイミングを遅くする（動作開始信号の出力を遅らせる）ことで、第２制御量である時間量を長くすることができる。
また、Ａ／Ｄ変換結果（ＩLの値）が目標値を超えているときは、第１制御部５２１はＡ／Ｄ変換の開始タイミングを早める（動作開始信号の出力を早める）ことで、第２制御量である時間量を短くすることができる。
【００１３】
（４）
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする（３）に記載の制御装置。
【００１４】
（５）
スイッチ切り替え信号を繰り返し送出することにより電力変換回路の出力を制御する制御装置であって、
入力段に第１Ａ／Ｄ変換器を有する第１制御部は、前記電力変換回路のサンプリング情報に基づき第１制御量である時間量を生成し、基準時刻から前記第１制御量にかかる時間を経過したときに前記第２制御部または第２Ａ／Ｄ変換器に動作開始信号を与え、
入力段に前記第２Ａ／Ｄ変換器を有する第２制御部は、前記動作開始信号を入力したとき、または前記動作開始信号により動作開始した第２Ａ／Ｄ変換器からディジタル信号を受け取ったときは、前記電力変換回路のサンプリング情報に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記第２サンプリング情報の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする電力変換回路の制御装置。
【００１５】
（６）
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする（５）に記載の電力変換回路の制御装置。
【００１６】
（７）
前記電力変換回路がインダクタへのエネルギーの蓄積および放出を繰り返し、
前記第１サンプリング情報が、少なくとも、出力電圧の過去のサンプリング値であり、前記第１制御部は、前記第１サンプリング情報から前記第１制御量をフィードバック制御量として生成し、
前記第２サンプリング情報が、前記インダクタを流れる電流の前記動作開始信号の入力時におけるサンプリング値であり、前記第２制御部は、前記サンプリング値と前記出力電圧の増・減に応じて減・増する参照値（ＥB−Ａ（Ｅo−Ｅr））との偏差を前記第２制御量として生成する、
ことを特徴とする（５）または（６）に記載の電力変換回路の制御装置。
【００１７】
（８）
スイッチ切り替え信号を繰り返し送出することにより電力変換回路の出力を制御する制御装置であって、
入力段にＡ／Ｄ変換器を有する前記第１制御部は、前記電力変換回路のサンプリング情報（典型的には過去のサンプリング時におけるサンプリング情報：第１サンプリング情報）に基づき第１制御量である時間量を生成し、所定の（予め設定されている）基準時刻から前記第１制御量にかかる時間を経過したときに前記第２制御部に動作開始信号を与え、
入力段にアナログ積分回路を有する前記第２制御部は、前記動作開始信号を入力したときは、前記電力変換回路から取得したアナログ信号（典型的には前記動作開始信号の入力時以降に取得したアナログ信号）に基づき第２制御量である時間量を生成し、前記動作開始信号の入力時から前記第２制御量にかかる時間を経過したときに前記スイッチ切り替え信号を生成することで、
前記第１制御量が、前記第２制御部が持つ前記アナログ信号の検出遅れを補償し、
前記第２制御量が、前記第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償する、
ことを特徴とする電力変換回路の制御装置。
【００１８】
（９）
前記第１制御量またはさらに前記第２制御量がフィードバック制御量であることを特徴とする（８）に記載の電力変換回路の制御装置。
【００１９】
（１０）
前記電力変換回路がインダクタへのエネルギーの蓄積および放出を繰り返し、
前記サンプリング情報が、少なくとも、出力電圧のサンプリング値であり、前記第１制御部は、前記サンプリング情報から前記第１制御量をフィードバック制御量として生成し、
前記電力変換回路から取得したアナログ信号が、前記インダクタを流れる電流の前記動作開始信号の入力時における電流値であり、前記第２制御部は、前記電流値と前記出力電圧の増・減に応じて減・増する参照値（ＥB−Ａ（Ｅo−Ｅr））との偏差を前記第２制御量として生成する、
ことを特徴とする（８）または（９）に記載の電力変換回路の制御装置。
【発明の効果】
【００２０】
本発明によれば、第１制御部が第２制御部の検出遅れを補償し、第２制御部が第１制御部の応答遅れを補償することができる。
すなわち、第１制御部と第２制御部とは、それぞれが持つ弱点（第１制御部では応答遅れ、第２制御部では検出遅れ）を相互に補完することができる。
これにより、高速のＡ／Ｄ変換回路を使用することなく、高速に応答できる制御装置を実現できる。
本発明は、電力制御回路の制御装置として使用できることはもちろん、アクチュエータ等のための制御装置として使用することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の制御装置を示すブロック図である。
【図２】本発明の電力変換回路の制御装置の第１実施形態を示すブロック図である。
【図３】第１制御部および第２制御部を示す説明図である。
【図４】第２制御部を詳しく示す説明図である。
【図５】図２に示した制御装置が生成するスイッチ駆動信号を示す図である。
【図６】出力電圧ｅｏと、インダクタ電流ｉＬと、スイッチング周期同期信号ＳＣSYNＣと、スイッチＳＷの動作状態と、動作開始信号Ｓ1との関係を示す図である。
【図７】ＤＣ／ＤＣコンバータ４の制御装置５′を示す回路図である。
【図８】（Ａ）は第２実施形態の第２制御部を示す説明図であり、（Ｂ）アナログ積分回路の動作説明図である。
【図９】第２実施形態における、出力電圧ｅoと、インダクタ電流ｉLと、スイッチＳＷの動作状態と、動作開始信号Ｓ1との関係を示す図である。
【図１０】第２制御部が、ＶＣＯとカウンタとからなる。第２実施形態の変更例を示す図である。
【図１１】従来技術を説明するための電力変換回路および従来の制御装置の説明図である。
【図１２】図１１に示した従来の制御装置に入力される出力電圧およびインダクタ電流、および制御装置が生成するスイッチ駆動信号を示す図である。
【発明を実施するための形態】
【００２２】
《第１実施形態》
図１は本発明の実施形態の基本構成を示す図である。
制御対象１はアクチュエータ，電力変換回路等であり、この制御対象１は制御装置２により制御される。
【００２３】
制御装置２は、第１制御部２１２と第２制御部２２２とを備えている。
第１制御部２１２の前段には第１Ａ／Ｄ変換器２１１が接続されている。
第１制御部２１２は、制御対象１からサンプリング情報Ａを第１Ａ／Ｄ変換器２１１を介して受け取り、このサンプリング情報に基づき、第１制御量である時間量を生成する。そして、第１制御部２１２は、予め設定されている基準時刻から第１制御量にかかる時間が経過したときに第２制御部２２２に動作開始信号Ｓ1を与える。
【００２４】
第２制御部２２２の前段には第２Ａ／Ｄ変換器２２１が接続されている。
第２制御部２２２は、第１制御部２１２から動作開始信号Ｓ1を受け取ると、サンプリング情報Ｂを第２Ａ／Ｄ変換器２２１を介して受け取る。
そして、このサンプリング情報に基づき、第２制御量である時間量を生成する。そして、動作開始信号Ｓ1の入力時から第２制御量にかかる時間を経過したときに第２時間量を決定する信号Ｓ2を出力する。
なお、第１制御部２１２は、予め設定されている基準時刻から第１制御量にかかる時間が経過したときに第２Ａ／Ｄ変換器２２１に動作開始信号Ｓ1を与えるようにもできる。
【００２５】
ドライバ３は、スイッチＳＷを駆動する。図１ではＳＷを１つだけ図示してあるがこれには限定されない。
たとえば、制御対象が三相のインバータ等を含む場合には、スイッチは複数（たとえば、３個または６個）である。
【００２６】
上記の制御の結果、出力電圧ｅoが出力電圧目標値ｅo*の許容範囲を超えて大きくなる場合がある。この場合には、第１制御部２１２は、第１制御量を小さくするように動作する。すなわち、第１制御部２１２は、動作開始信号Ｓ1の出力タイミングを早めるように動作する。
また、上記の制御の結果、出力電圧ｅoが出力電圧目標値ｅo*の許容範囲を超えて小さくなる場合がある。この場合には、第１制御部２１２は、第１制御量を大きくするように動作する。すなわち、第１制御部２１２は、動作開始信号Ｓ1の出力タイミングを遅らせるように動作する。
これに相乗して、第１制御部２１２が出力する目標値信号ＳＨ（Ｂ*）に基づく信号Ａの制御が行われる。
すなわち、第２Ａ／Ｄ変換器２２１の制御遅れは動作開始信号Ｓ1により補償される。
また、第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れは、第２制御量の値により補償される。
【００２７】
図１では、第１制御量が、第２制御部２２２が持つ第２サンプリング情報の検出遅れを補償することができる。また、第２制御量が、第１制御部２１２が持つ過去のサンプリングに由来する第１制御量の応答遅れを補償することができる。
以下、図１の回路を詳細に説明する。
【００２８】
図２はＤＣ／ＤＣコンバータ４の制御装置５を示す回路図である。ＤＣ／ＤＣコンバータ４は図１の制御対象１に対応し、制御装置５は図１の制御対象１に対応する。
以下、降圧型のＤＣ／ＤＣコンバータを使用した実施形態を説明するが、図２の制御装置５は昇圧型や昇降圧型のＤＣ／ＤＣコンバータにも適用できる。
ＤＣ／ＤＣコンバータ４では、入力端子ａ1，ａ2（ａ2はグランド端子）に、直流電源ＤＣ（電圧Ｅi）が接続されている。
入力端子ａ1はスイッチＳＷに接続され、スイッチＳＷは転流用のダイオードＤＦを介して接地されている。スイッチＳＷとダイオードＤＦとの接続点は、インダクタＬに接続されている。インダクタＬには直列にインダクタ電流検出用抵抗ｒLが接続されている。
さらに、インダクタ電流検出用抵抗ｒLの他方端子は、出力端子ｂ1に接続されるとともに、キャパシタＣを介して接地されている。
出力端子ｂ1，ｂ2（ｂ2はグランド端子）には負荷ＬＯＡＤが接続されている。
【００２９】
図２では、制御装置５は、出力電圧ｅoと、インダクタ電流ｉLの電圧変換値ｅiLとを入力している。
制御装置５は、第１制御部５２１と第２制御部５２２からなる。出力電圧ｅoはＡ／Ｄ変換器５１１を介して第１制御部５２１に入力され、インダクタ電流ｉLはＡ／Ｄ変換器５１２を介して第２制御部５２２に入力される。
制御装置５は、スイッチＳＷのオン・オフ制御信号Ｓをドライバ６（図１のドライバ３に相当する）に送出し、ドライバ６はこのオン・オフ制御信号Ｓに基づき、スイッチＳＷを駆動する。
【００３０】
本実施形態では、第１制御部５２１は、図３に示すように、ＰＩＤ制御量演算部５２１１と、基本時間量生成部５２１２とからなり、基準タイミング信号ＳCLKを、制御量に応じた遅れ時間だけ遅延させることにより動作開始信号Ｓ1を発生する。
ＰＩＤ制御部２２１１は、ＰＩＤ制御を行っており、たとえば、次の（１）式により、ＰＩＤ制御量を計算している。
ＥB−ＫP（Ｅr−Ｅo,N）−ＫIΣ（Ｅr−Ｅo,j）
−ＫP（ｄＥo,N／ｄｔ）  ・・・（１）
【００３１】
ＫP，ＫI，ＫPは比例定数、Ｅo,NはＮ回目のサンプリングにおける出力電圧ディジタル値、Ｅrは比較電圧（参照電圧）ディジタル値、ＥBはベース電圧である。また、Σ（Ｅr−Ｅo,j）はＮ回目のサンプリングまでの出力電圧ディジタル値Ｅo,jと比較電圧Ｅrとの偏差の累積値である。
【００３２】
このＰＩＤ制御量から、次式で表される基本時間量Ｎ1が決定される。
Ｎ1＝ＮEB−ｋP（ＮEr−Ｎo,N）−ｋIΣ（ＮEr−Ｎo,j）
−ｋD（ｄＮo,N／ｄｔ）  ・・・（２）
ｋP，ｋI，ｋDは上記したＫP，ＫI，ＫDに相当する比例定数、Ｎo,NはＮ回目のサンプリングにおける出力電圧ディジタル値Ｅo,Nに相当する数値、ＮErは比較電圧Ｅrに相当する数値、ＮEBはベース電圧に相当する数値である。
【００３３】
これとともに、ＰＩＤ制御量演算部５２１１は、インダクタ電流の目標値ＩL*を生成する。本実施形態でも、第１制御部５１２は、第１制御量を小さくするように動作する。すなわち、第１制御部２１２は、動作開始信号Ｓ1の出力タイミングを早めるように動作する。
これに相乗して、第１制御部２１２が出力する目標値信号ＳＨ（Ｂ*）に基づく信号Ａの制御が行われる。
すなわち、第２Ａ／Ｄ変換器２２１の制御遅れは動作開始信号Ｓ1により補償される。
また、第１制御部が持つ過去のサンプリングに由来する第１制御量の応答遅れは、第２制御量の値により補償される。
【００３４】
本実施形態では、第２制御部５２２は、図２に示すように第２制御量生成部５２２１とＰＷＭ信号生成部５２２４とを備えている。
第２制御量生成部５２２１は、具体的には図３に示すように第１制御部５２１からの動作開始信号Ｓ1により起動し、入力信号であるインダクタ電流ｉLと、予め設定されているインダクタ電流目標値ｉL*から、第２時間量Ｎ2を生成する。
【００３５】
図４に示すように、ディジタル値比較回路は、インダクタ電流ｉLに対応するディジタル値（ＮIL）と、インダクタ電流ｉLの目標値（ｉL*：ディジタル値はＮIL_SH）とを比較し、比較結果（ディジタル値ＮC）を出力する。遅延回路は、ディジタル値ＮCを、動作開始信号Ｓ1により決定される時間だけ遅らせて信号Ｓ00として生成する。信号Ｓ00はＰＷＭ信号生成部５２２４に入力され、ＰＷＭ信号生成部５２２４は第２時間量を決定する信号Ｓ2を生成する。
なお、本実施形態では、動作開始信号Ｓ1は第２Ａ／Ｄ変換器２２１により動作し、第２制御部５２２は第２Ａ／Ｄ変換器２２１からの信号に基づき信号Ｓ00を生成した。ただし、図２，図３，図４に破線で示すように、第２制御部５２２が動作開始信号Ｓ1を受け取りそのタイミングで駆動するようにしてもよい。
【００３６】
本実施形態では、図５（Ａ）に示すように、第１制御部５２１は、今回の切り替えタイミングにかかるスイッチングサイクルＴＣNの開始前（前回のスイッチングサイクルＴＣN-1の終了前）に制御を開始するようにしてもよい。
また、図５（Ｂ）に示すように、スイッチングサイクルＴＣNの開始と同時または開始後（図５（Ｂ）では開始後）に制御を開始するようにしてもよい。
【００３７】
図６に出力電圧ｅｏと、インダクタ電流ｉLと、スイッチＳＷの動作状態と、動作開始信号Ｓ1との関係を示す。
図６では、スイッチングサイクルＴＣを生成する信号ＳＣに同期するスイッチング周期同期信号ＳＣSYNCにより第１制御部５２１は動作を開始し、第１制御量である時間量に対応する時間が経過したときに動作開始信号Ｓ1を発生する。
本実施形態では、第２制御部５２２は第１制御部５２１からの動作開始信号Ｓ1により起動し、第２制御部５２２はインダクタ電流ｉLから、第２時間量Ｎ2を生成する。第２制御部５２２は、スイッチ電流ｉSW，電流ｉFD，出力電圧ｅｏ，出力電流ｉOから検出信号を生成することもできる。
【００３８】
なお、本実施形態では、リアクトル電流ｉLを変数とした（第１制御量演算部５２１１が生成した）が、リアクトル電流ｉLを定数とすることもできる。
【００３９】
《第２実施形態》
図７はＤＣ／ＤＣコンバータ４の制御装置５を示す回路図である。
本実施形態では、第２制御部５２２は、図８（Ａ）に示すように、第２制御量生成部（アナログ積分回路５２２５）とＰＷＭ信号生成部５２２４とを備えている。
アナログ積分回路５２２５は、第１制御部５２１からの動作開始信号Ｓ1により起動し、入力信号であるインダクタ電流ｉLに相当する電流の積分を開始する。
【００４０】
アナログ積分回路５２２５は、図８（Ｂ）に示すように、連続的に信号Ｓ2を出力することができる。
アナログ積分回路５２２５は、動作開始信号Ｓ1により動作を開始する。図８（Ａ）の回路では、アナログ積分回路５２２５の出力が閾値ＶTHに達するとＰＷＭ信号生成部５２２４が、第２時間量を決定する信号Ｓ2を生成する。この後、アナログ積分回路５２２５のリセット信号ＲＳＴによりリセットされる。
図８（Ａ）では、キャパシタＣ1の端子電圧ＶCRが閾値ＶTHに達したときが、第２時間量Ｎ2に対応する時間である。
このときに、ＰＷＭ信号生成部５２２４がＳ2を出力する。なお、本実施形態では、閾値ＶTHは定電圧である。
【００４１】
図９に出力電圧ｅｏと、インダクタ電流ｉLと、スイッチＳＷの動作状態と、動作開始信号Ｓ1との関係を示す。
図９でも、図６の場合と同様、スイッチングサイクルＴＣを生成する信号ＳＣに同期するスイッチング周期同期信号ＳＣSYNCにより第１制御部５２１は動作を開始し、第１制御量である時間量に対応する時間が経過したときに動作開始信号Ｓ1を発生する。
なお、本実施形態では、図７に破線で示したように、第１制御部５２１に、しきい値生成部５２１３を追加することができる。
しきい値生成部５２１３は、積分回路５２２３のしきい値を変更することで、
【００４２】
本実施形態では、積分開始の時刻を制御する動作開始信号Ｓ1に相乗して、積分回路５２２３による制御が行われる。
【００４３】
以上述べたように、本発明では、スイッチＳＷのＴON期間の終了時点を、第１制御部２１２における離散値制御と、第２制御部２２２における連続値制御とを組み合わせることで、応答が速く、かつ精度が高い制御を行うことができる。
【００４４】
本発明では、積分変換の入力範囲が広いときは、時定数が異なる複数の積分器を並列接続して積分器の可動範囲を変更することができる。この場合には、積分器への入力を切り替えるか、複数の積分器の出力から適宜のものを選択することができる。
【００４５】
また、単一の積分器の積分範囲の中心を、インダクタ電流ｉLの設定値（ＮIL_SH）に位置するように設定することもできる。
この場合に、積分結果（ＩLの値）が積分器のレンジの有効範囲に達しないときは、第１制御部５２１は積分開始タイミングを早めることができる。また、Ａ積分結果（ＩLの値）が積分器のレンジの有効範囲を超えているときは、第１制御部５２１は積分開始のタイミングを遅らせることができる。
【００４６】
図１０は、第２実施形態の変更例を示す図である。図１０では、第２制御部５２２が、ＶＣＯ５２２６とカウンタ５２２７とからなる。
ＶＣＯ５２２６は、リアクトル電圧ｅILを取り込んでいる。ＶＣＯ５２２６は、動作開始信号Ｓ１により駆動を開始する。
一方、カウンタ５２２７には、プリセット値Ｎpstが、スイッチングサイクルとごとに入力される。
カウンタ５２２７は、カウントアップ信号（または、ボロー信号）をＰＷＭ信号Ｓ2として出力する。
本実施形態でも、積分開始の時刻を制御する動作開始信号Ｓ1に相乗して、ＶＣＯ５２２６と、カウンタ５２２７とによる制御が行われる。
【符号の説明】
【００４７】
１,５      制御対象
２，５′      制御装置
３，６      ドライバ
４，８      ＤＣ／ＤＣコンバータ
９１    制御装置
９２    ドライブ回路
２１１  第１Ａ／Ｄ変換器
２１２，５２１  第１制御部
２２１  第２Ａ／Ｄ変換器
２２２，５２２  第２制御部
５１１，５１２  Ａ／Ｄ変換器
２２１１，５２１１  ＰＩＤ制御量演算部
５２１２  基本時間量生成部
５２２１  第２制御量生成部
５２２４  ＰＷＭ信号生成部
５２２５  アナログ積分回路
５２２６  ＶＣＯ
５２２７  カウンタ
Ｃ，Ｃ1    キャパシタ
ＤＣ    直流電源
ＤF    ダイオード
ＩL    ディジタル検出値
Ｌ      インダクタ
ＬＯＡＤ  負荷
ＳＷ    スイッチ
ｒL    インダクタ電流検出用抵抗
【図１】
0005858533.tif 000002
【図２】
0005858533.tif 000003
【図３】
0005858533.tif 000004
【図４】
0005858533.tif 000005
【図５】
0005858533.tif 000006
【図６】
0005858533.tif 000007
【図７】
0005858533.tif 000008
【図８】
0005858533.tif 000009
【図９】
0005858533.tif 000010
【図１０】
0005858533.tif 000011
【図１１】
0005858533.tif 000012
【図１２】
0005858533.tif 000013