(57)【特許請求の範囲】
【請求項１】
コア基板に形成されたキャビティに電子部品を挿入する段階と、
前記電子部品が挿入された前記コア基板の一側上に第１絶縁層を積層する段階と、
前記第１絶縁層の積層方向の反対側である前記コア基板の他側に表面処理を行うことで、少なくとも前記キャビティにおける前記電子部品が配置されている箇所以外の箇所に設けられた前記第１絶縁層における前記コア基板の前記他側の面である露出面の表面粗さを向上させる段階と、
表面粗さが向上された前記第１絶縁層の露出面と接合されるように、前記コア基板の他側上に第２絶縁層を積層する段階と、を含み、前記第１絶縁層と前記第２絶縁層との間の接合力が向上された電子部品内蔵基板が得られる、電子部品内蔵基板の製造方法。
【請求項２】
前記第１絶縁層と前記第２絶縁層との間の接合界面は、前記キャビティ内の前記電子部品の側面区間に形成されることを特徴とする、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項３】
前記表面処理は、機械的研磨、化学的処理又はプラズマ処理により行われることを特徴とする、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項４】
前記表面粗さを向上させる段階で、前記表面処理は、前記第１絶縁層の露出面、前記電子部品の露出面の少なくとも一部、及び前記コア基板の他側面の少なくとも一部に行われることを特徴とする、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項５】
前記キャビティに電子部品を挿入する段階は、
前記キャビティが形成された前記コア基板を準備する段階と、
接着基材上に付着された前記電子部品が前記キャビティに挿入されるように、前記コア基板の他側に前記接着基材を付着する段階と、を含み、
前記表面処理を行う前に、前記コア基板の他側に付着された前記接着基材を除去することを特徴とする、請求項１乃至４の何れか一項に記載の電子部品内蔵基板の製造方法。
【請求項６】
前記キャビティに電子部品を挿入する段階は、
前記キャビティが形成された前記コア基板を準備し、前記コア基板の他側に接着基材を付着する段階と、
前記キャビティに前記電子部品を挿入して前記接着基材上に付着する段階と、を含み、
前記表面処理を行う前に、前記コア基板の他側に付着された前記接着基材を除去することを特徴とする、請求項１乃至４の何れか一項に記載の電子部品内蔵基板の製造方法。
【請求項７】
前記第１絶縁層を積層する段階の前に、前記コア基板の一側及び他側の少なくとも一方の表面に内層回路パターンを形成する段階と、
前記第１及び第２絶縁層の少なくとも何れか一つを貫通して前記電子部品と電気的に連結されるビアを形成し、前記第１及び第２絶縁層の少なくとも何れか一方の外側面に外層回路パターンを形成する段階と、をさらに含むことを特徴とする、請求項１乃至４の何れか一項に記載の電子部品内蔵基板の製造方法。
【請求項８】
キャビティが備えられたコア基板と、
前記キャビティに挿入された電子部品と、
前記電子部品が挿入された前記コア基板の一側上に積層された第１絶縁層と、
前記第１絶縁層の積層方向の反対側である前記コア基板の他側上に積層された第２絶縁層と、
前記キャビティにおける前記電子部品が配置されている箇所以外の箇所において前記第１絶縁層と第２絶縁層とが接合されて形成され、前記第１絶縁層と前記第２絶縁層との間の接合力を向上させるために、向上された界面粗さを有する接合界面と、を含む電子部品内蔵基板。
【請求項９】
前記接合界面は、前記キャビティ内の前記電子部品の側面区間に形成されることを特徴とする、請求項８に記載の電子部品内蔵基板。
【請求項１０】
前記第２絶縁層と接触される前記電子部品及びコア基板の表面の少なくとも一部に表面処理が行われていることを特徴とする、請求項８に記載の電子部品内蔵基板。
【請求項１１】
前記コア基板の一側及び他側の少なくとも一方の表面に形成された内層回路パターン、前記第１及び第２絶縁層の少なくとも何れか一つを貫通して前記電子部品と電気的に連結されるビアパターン、及び前記第１及び第２絶縁層の少なくとも何れか一方の外側面に形成された外層回路パターンを含む回路パターンをさらに含むことを特徴とする、請求項８乃至１０の何れか一項に記載の電子部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵基板の製造方法及び電子部品内蔵基板に関する。
【背景技術】
【０００２】
電子産業の発達に伴い、電子部品の高機能化、小型化に対する要求が益々増大する傾向にある。特に、個人携帯端末機の軽薄短小化に基づく市場の流れが印刷回路基板の軽薄短小化の傾向につながっており、制限された面積内により多くの機能を付与しようとする取り組みが進展している。これにより、次世代の多機能性及び小型パッケージ技術の一環として電子部品内蔵基板の開発が注目されている。
【０００３】
従来方式の電子部品の内蔵方式によれば、コア層回路が形成された基板に部品を実装するためのキャビティ（ｃａｖｉｔｙ）を形成し、キャビティの下端をテーピング（ｔａｐｉｎｇ）した後、キャビティの内部に電子部品を内蔵する。キャビティの上層及び下層にビルドアップ（ｂｕｉｌｄ‐ｕｐ）層を順に形成した後、ビルドアップ層でビアを介して電子部品のパッドと電気的に連結することで、電子部品内蔵基板が製作される。
【０００４】
この際、従来方式のようにキャビティ内に部品を実装し、順次積層方式、即ち、絶縁樹脂を一方の面に一次積層した後、反対の面に二次積層する方式を適用して内蔵基板を製作する場合、順次積層された絶縁樹脂が同時に成形されないため、一次積層された絶縁樹脂面と二次積層された絶縁樹脂面との接合力が相対的に弱くなる。
【０００５】
低いＣＴＥ樹脂（Ｌｏｗ  ＣＴＥ  Ｒｅｓｉｎ）の場合、フィラー（Ｆｉｌｌｅｒ）の量がさらに増加して樹脂の接合力が相対的に低いため、一次積層された絶縁樹脂と二次積層された絶縁樹脂との界面で剥離が発生しえるという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許公報第１０‐２００１‐００９２４３１号（２００１年１０月２４日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題を解決するために、第１絶縁材を一次積層した後、第２絶縁材と接合界面をなす第１絶縁材の表面に表面処理を行って表面粗さを向上させてから第２絶縁材を二次積層することで、接合界面における接合力が向上された電子部品内蔵基板の製造方法及び電子部品内蔵基板を提供することをその目的とする。
【課題を解決するための手段】
【０００８】
上述の問題を解決するために、本発明の第１形態によれば、コア基板に形成されたキャビティに電子部品を挿入する段階と、電子部品が挿入されたコア基板の一側上に第１絶縁層を積層する段階と、第１絶縁層の積層方向の反対側であるコア基板の他側に表面処理を行うことで、少なくとも第１絶縁層の露出面の表面粗さを向上させる段階と、表面粗さが向上された第１絶縁層の露出面と接合されるように、コア基板の他側上に第２絶縁層を積層する段階と、を含む電子部品内蔵基板の製造方法が提案される。
【０００９】
この際、一実施形態によれば、第１絶縁層と第２絶縁層との間の接合界面は、キャビティ内の電子部品の側面区間に形成される。
【００１０】
また、一実施形態によれば、表面処理は、機械的研磨、化学的処理又はプラズマ処理により行われることができる。
【００１１】
また、一実施形態によれば、表面粗さを向上させる段階で、表面処理は、第１絶縁層の露出面、電子部品の露出面の少なくとも一部、及びコア基板の他側面の少なくとも一部に行われることができる。
【００１２】
また、一実施形態によれば、キャビティに電子部品を挿入する段階は、キャビティが形成されたコア基板を準備する段階と、接着基材上に付着された電子部品がキャビティに挿入されるように、コア基板の他側に接着基材を付着する段階と、を含み、表面処理を行う前に、コア基板の他側に付着された接着基材を除去することができる。
【００１３】
又は、他の実施形態によれば、キャビティに電子部品を挿入する段階は、キャビティが形成されたコア基板を準備し、コア基板の他側に接着基材を付着する段階と、キャビティに電子部品を挿入して接着基材上に付着する段階と、を含み、表面処理を行う前に、コア基板の他側に付着された接着基材を除去することができる。
【００１４】
他の実施形態によれば、第１絶縁層を積層する段階の前に、コア基板の一側及び他側の少なくとも一方の表面に内層回路パターンを形成する段階と、第１及び第２絶縁層の少なくとも何れか一つを貫通して電子部品と電気的に連結されるビアを形成し、第１及び第２絶縁層の少なくとも何れか一方の外側面に外層回路パターンを形成する段階と、をさらに含むことができる。
【００１５】
次に、上述の問題を解決するために、本発明の第２形態によれば、キャビティが備えられたコア基板と、キャビティに挿入された電子部品と、電子部品が挿入されたコア基板の一側上に積層された第１絶縁層と、第１絶縁層の積層方向の反対側であるコア基板の他側上に積層された第２絶縁層と、キャビティ内で第１絶縁層と第２絶縁層とが接合されて形成され、向上された界面粗さを有する接合界面と、を含む電子部品内蔵基板が提案される。
【００１６】
この際、一実施形態によれば、接合界面は、キャビティ内の電子部品の側面区間に形成されることができる。
【００１７】
また、一実施形態によれば、第２絶縁層と接触される電子部品及びコア基板の表面の少なくとも一部に表面処理が行われることができる。
【００１８】
他の一実施形態によれば、コア基板の一側及び他側の少なくとも一方の表面に形成された内層回路パターン、第１及び第２絶縁層の少なくとも何れか一つを貫通して電子部品と電気的に連結されるビアパターン、及び第１及び第２絶縁層の少なくとも何れか一方の外側面に形成された外層回路パターンを含む回路パターンをさらに含むことができる。
【発明の効果】
【００１９】
本発明によれば、第１絶縁材を一次積層した後、第２絶縁材と接合界面をなす第１絶縁材の表面に表面処理を行って表面粗さを向上させてから第２絶縁材を二次積層することで、接合界面における接合力を向上させることができる。
【００２０】
本発明の多様な実施形態により、直接的に言及されていない多様な効果が本発明の実施形態による多様な構成から当該技術分野で通常の知識を有する者によって導出されることができるということは自明である。
【図面の簡単な説明】
【００２１】
【図１ａ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｂ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｃ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｄ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｅ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図２ａ】本発明の一実施形態による電子部品内蔵基板を概略的に示した図面である。
【図２ｂ】本発明の他の実施形態による電子部品内蔵基板を概略的に示した図面である。
【発明を実施するための形態】
【００２２】
上述の課題を果たすための本発明の実施形態を添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、当該分野の通常の知識を有する者に、本発明の理解を容易にするために付加的な説明は省略されることができる。
【００２３】
本明細書において、一つの構成要素が他の構成要素と連結、結合、又は配置関係で「直接」という限定がない限り、「直接連結、結合、又は配置」される形態だけでなく、それらの間にまた他の構成要素がさらに介されて連結、結合、又は配置される形態で存在することができる。
【００２４】
また、本明細書にたとえ単数の表現が記載されていても、発明の概念に反することなく、矛盾したり明白に異なる意味に解釈されない限り、複数の構成全体を代表する概念として用いられることができるということに留意すべきである。また、本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つ又はそれ以上の他の構成要素又はそれらの組み合わせの存在又は付加可能性があると理解すべきである。
【００２５】
本明細書で参照される図面は本発明の実施形態を説明するための例示に過ぎず、形状、サイズ、厚さなどは、技術的特徴の効果的な説明のために誇張されて表現されたものであることができる。
【００２６】
電子部品内蔵基板の製造方法
まず、本発明の第１実施形態による電子部品内蔵基板の製造方法について、図面を参照して具体的に説明する。この際、参照図面に記載されていない図面符号は、同一の構成を示す他の図面での図面符号であることができる。
【００２７】
図１ａから図１ｅは、本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面であり、図２ａは本発明の一実施形態による電子部品内蔵基板を概略的に示した図面であり、図２ｂは本発明の他の実施形態による電子部品内蔵基板を概略的に示した図面である。
【００２８】
図１ａから図１ｅを参照すれば、本発明の一実施形態による電子部品内蔵基板の製造方法は、電子部品を挿入する段階（図１ａ参照）と、第１絶縁層を積層する段階（図１ｂ参照）と、表面処理する段階（図１ｃ及び図１ｄ参照）と、第２絶縁層を積層する段階（図１ｅ参照）と、を含むことができる。図示されていないが、本発明の他の実施形態によれば、外層回路パターンを形成する段階をさらに含むことができる。
【００２９】
先ず、図１ａを参照すれば、電子部品を挿入する段階では、コア基板１０に形成されたキャビティ１１内に電子部品３０を挿入する。本発明における電子部品３０は、受動素子、能動素子、半導体チップなどであることができ、例えば、キャパシタ、インダクタなどの受動素子であることができる。この際、図示されていないが、電子部品３０は、キャビティ１１に挿入される方向を基準として上部又は／及び下部側に電極又は導電パッドを備えている。コア基板１０は、当該技術分野で公知された材料又は今後開発される基板材料を用いて形成されることができ、例えば、ＣＣＬ（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）、ＰＰＧ、ＡＢＦ（Ａｊｉｍｏｔｏ  Ｂｕｉｌｄ‐ｕｐ  Ｆｉｌｍ）、エポキシ、ポリイミドなどの材料が用いられることができる。
【００３０】
また、例えば、コア基板１０の上下部には、金属箔、例えば、銅箔又は内層回路パターン２０が形成されることができる。例えば、コア基板１０の一側及び他側の少なくとも一方の表面に内層回路パターン２０が形成されることができる。例えば、図１ａを参照すれば、コア基板１０は、貫通孔１０ａに充填された貫通ビア２０ａと、表面上に形成された内層回路パターン２０と、を含むことができる。
【００３１】
例えば、電子部品を挿入する段階で、接着基材に付着された電子部品３０をコア基板１０のキャビティ１１に挿入する方式、またはコア基板１０の他側に付着された接着基材４０により一側が塞がれたキャビティ１１に電子部品３０を挿入する方式が用いられることができる。この際、コア基板１０の他側とは、後続工程で第１絶縁層５０が積層される側の反対側を意味する。例えば、コア基板１０の他側に付着された接着基材４０は、以下で説明される表面処理工程の直前又は以前に除去することができる。即ち、表面処理を行う前に、また、コア基板１０の一側に第１絶縁層５０を積層した後に、コア基板１０の他側に付着された接着基材４０を除去することができる。
【００３２】
図示されていないが、前者の方式によれば、電子部品を挿入する段階は、キャビティ１１が形成されたコア基板１０を準備する段階と、接着基材上に付着された電子部品３０をキャビティ１１に挿入する段階と、を含む。この際、電子部品３０をキャビティ１１に挿入するためには、接着基材４０上に付着された電子部品３０がキャビティ１１内に挿入されるように、コア基板１０の他側と電子部品３０が付着された接着基材４０の上面とを接着させる。例えば、コア基板１０の他側を接着基材４０の上面上に付着させたり、接着基材４０の上面をコア基板１０の他側に付着させる。接着基材４０の上面とは、電子部品３０が付着されている表面を意味する。コア基板１０の他側と電子部品３０が付着された接着基材４０の上面とを接着させる際に、電子部品３０がコア基板１０のキャビティ１１の他側方向に挿入される。
【００３３】
図示されていないが、後者の方式によれば、電子部品を挿入する段階は、キャビティ１１が形成されたコア基板１０の他側に接着基材４０を付着する段階と、電子部品３０をキャビティ１１内の接着基材４０上に付着する段階と、を含む。この際、コア基板１０にキャビティ１１を形成し、コア基板１０の他側に接着基材４０を付着する。次に、キャビティ１１の開口方向に電子部品３０を挿入して、キャビティ１１の内部の底面をなす接着基材４０上に電子部品３０が付着されるようにする。
【００３４】
例えば、図１ａを参照すれば、電子部品を挿入する段階で、接着基材４０を利用する場合、キャビティ１１での接着基材４０の表面高さを調節することにより、第１絶縁層５０と第２絶縁層６０との接合界面５０ａの高さを、必要に応じて、電子部品３０の表面及び側面などに位置されるように調節することができる。例えば、キャビティ１１内の電子部品３０とキャビティ１１との間の空間での接着基材４０の表面高さを、電子部品３０の接触面の高さより高くすることができる。
【００３５】
次に、図１ｂを参照すれば、第１絶縁層を積層する段階では、電子部品３０が挿入されたコア基板１０の一側上に第１絶縁層５０を積層する。第１絶縁層５０の材料としては、基板に用いられる公知の絶縁材料、又は今後開発される基板用絶縁材料が排除されずに使用可能であって、例えば、ＰＰＧ、ＡＢＦ（Ａｊｉｍｏｔｏ  Ｂｕｉｌｄ‐ｕｐ  Ｆｉｌｍ）、エポキシ樹脂、ポリイミド樹脂などが用いられることができる。
【００３６】
例えば、第１絶縁層５０を積層する際に、半硬化状態の絶縁材料を積層した後、それを圧着させることで、絶縁材料がキャビティ１１と電子部品３０との間の空間に侵透して満たされるようにすることができる。この際、例えば、半硬化の程度及び圧着強度を調節することで、後続工程で第２絶縁層６０を積層することによって形成される第１絶縁層５０と第２絶縁層６０との間の接合界面５０ａの高さが電子部品３０の側面区間に位置されるようにすることができる。
【００３７】
また、例えば、第１絶縁層を積層する段階の前に、コア基板１０の一側及び他側の少なくとも一方の表面に内層回路パターン２０を形成することができる。この際、例えば、第１絶縁層５０は内層回路パターン２０が形成されたコア基板１０上に積層することができる。
【００３８】
また、図示されていないが、本発明の一実施形態による電子部品内蔵基板の製造方法は、第１絶縁層５０を積層する段階の後に、ビア及び／又は外層回路パターンを形成する段階をさらに含むことができる。図示されていないが、この際、ビアは、第１絶縁層５０を貫通して電子部品３０と電気的に連結されるように形成することができる。また、図示されていないが、外層回路パターンは、第１絶縁層５０の外側面上に形成することができる。例えば、第１絶縁層５０を積層する際に、金属箔、例えば銅箔が積層された絶縁層をコア基板１０の一側に積層し、この際、銅箔を加工することで外層回路パターンを形成することができる。
【００３９】
次に、図１ｃ及び図１ｄを参照すれば、表面処理する段階では、第１絶縁層５０の積層方向の反対側であるコア基板１０の他側に表面処理を行うことで、少なくとも第１絶縁層５０の露出面の表面粗さを向上させる。第１絶縁層５０の露出面は後続工程で第２絶縁層６０と接合されるため、第１絶縁層５０と第２絶縁層６０との間の界面における接合力を高めるために、第１絶縁層５０の露出面の表面粗さを向上させる。図１ｄにおいて図面符号５０ａは、表面処理された第１絶縁層５０の露出面である。表面粗さを向上させる方法としては、従来に公知の方法又は今後開発される表面処理方法が排除されずに使用可能である。例えば、表面粗さは、一般に、平均表面粗さＲａ＝１μｍ以下であることが好適であるが、接合される絶縁層の種類によってその大きさが調節されることができる。
【００４０】
例えば、一実施形態によれば、表面処理は、機械的研磨、化学的処理又は／及びプラズマ処理により行われることができる。第１絶縁層５０の露出面に化学的表面処理、プラズマ処理などを行って表面粗さを向上させることで表面を活性化させた界面５０ａを形成した後、後続工程で第２絶縁層６０を積層することにより、第１絶縁層５０と第２絶縁層６０との間の界面における接合力を向上させることができる。また、第１絶縁層５０の露出面の表面粗さを向上させるために、微細な粉末を用いた機械的研磨方法などを活用してもよい。
【００４１】
例えば、図１ｃを参照すれば、表面処理する段階で、表面処理は、第１絶縁層５０の露出面、電子部品３０の露出面の少なくとも一部、及びコア基板１０の他側面の少なくとも一部に行うことができる。即ち、後続工程で第２絶縁層６０を積層する際に、第２絶縁層６０と第１絶縁層５０との接合界面５０ａだけでなく、第２絶縁層６０と電子部品３０の露出面との接合面及び／又は第２絶縁層６０とコア基板１０の他側面との接合面における密着力が確保されるように、表面処理を行うことができる。例えば、電子部品３０の露出面は電極及び絶縁表面を含むことができ、この際、電子部品３０の電極、電子部品３０の絶縁表面、又は電極及び絶縁表面に表面処理を行うことができる。即ち、表面処理により電子部品３０の表面の表面粗さも向上させることで、電子部品３０と第２絶縁層６０との接合力も向上させることができる。また、コア基板１０の他側面の絶縁表面、他側面上の内層回路パターン２０のうち少なくとも一部又は全部に表面処理を行うことができる。
【００４２】
次に、図１ｅを参照すれば、第２絶縁層を積層する段階では、表面粗さが向上された第１絶縁層５０の露出面と接合されるように、コア基板１０の他側上に第２絶縁層６０を積層する。第２絶縁層６０の材料としては、基板に用いられる公知の絶縁材料、又は今後開発される基板用絶縁材料が排除されずに使用可能である。この際、第２絶縁層６０の材料としては、第１絶縁層５０と同一の材料を用いてもよく、又は異なる絶縁材料を用いてもよい。例えば、第２絶縁層６０の材料として、ＰＰＧ、ＡＢＦ（Ａｊｉｍｏｔｏ  Ｂｕｉｌｄ‐ｕｐ  Ｆｉｌｍ）、エポキシ樹脂、ポリイミド樹脂などが用いられることができる。
【００４３】
例えば、第２絶縁層６０を積層する際に、半硬化状態の絶縁材料をコア基板１０の他側に積層して圧着させることで、第１絶縁層５０の表面処理された露出面と密着されるように接合することができる。
【００４４】
図１ｅ、図２ａ及び／又は図２ｂを参照すれば、例えば、第１絶縁層５０と第２絶縁層６０との間の接合界面５０ａは、キャビティ１１内の電子部品３０の側面区間に形成される。例えば、電子部品３０が付着された接着基材４０領域の周囲の高さを調節したり、第１絶縁層５０の半硬化の程度及び／又は圧着強度などを調節することにより、第１絶縁層５０と第２絶縁層６０との間の接合界面５０ａの高さが電子部品３０の側面区間に位置されるようにすることができる。即ち、図２ｂに図示されたように電子部品３０の側面の中間部位に、又は図１ｅ又は図２ａに図示されたように電子部品３０の側面の下端より高い位置又は側面の上端より低い位置に位置されるようにすることができる。
【００４５】
例えば、図示されていないが、本発明の実施形態による電子部品内蔵基板の製造方法は、第２絶縁層６０を積層する段階の後に、ビア及び／又は外層回路パターンを形成する段階をさらに含むことができる。図示されていないが、この際、ビアは、第２絶縁層６０を貫通して電子部品３０と電気的に連結されるように形成することができる。また、図示されていないが、外層回路パターンは、第２絶縁層６０の外側面上に形成することができる。例えば、第２絶縁層６０を積層する際に、金属箔、例えば銅箔が積層された絶縁層をコア基板１０の他側に積層し、この際、銅箔を加工することで外層回路パターンを形成することができる。
【００４６】
電子部品内蔵基板
次に、本発明の第２実施形態による電子部品内蔵基板について、図面を参照して具体的に説明する。この際、上述の第１実施形態による電子部品内蔵基板の製造方法が参照され、重複される説明は省略されることができる。
【００４７】
図１ｅは本発明の一実施形態による電子部品内蔵基板を概略的に示した図面であり、図２ａは本発明の他の実施形態による電子部品内蔵基板を概略的に示した図面であり、図２ｂは本発明のさらに他の実施形態による電子部品内蔵基板を概略的に示した図面である。
【００４８】
図１ｅ、図２ａ及び／又は図２ｂを参照すれば、本発明の一実施形態による電子部品内蔵基板は、コア基板１０と、電子部品３０と、第１絶縁層５０と、第２絶縁層６０と、接合界面５０ａと、を含んでなることができる。この際、接合界面５０ａは、第１絶縁層５０と第２絶縁層６０との間の接合面である。また、本発明の一実施形態による電子部品内蔵基板は、回路パターンをさらに含むことができる。各構成についてより具体的に説明する。
【００４９】
先ず、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、コア基板１０はキャビティ１１を備えている。コア基板１０は、当該技術分野で公知された材料又は今後開発される基板材料を用いて形成されることができる。
【００５０】
例えば、一実施形態によれば、コア基板１０の一側及び他側の少なくとも一方の表面に内層回路パターン２０が形成されることができる。例えば、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、コア基板１０は、貫通ビア２０ａと、表面上に形成された内層回路パターン２０と、を含むことができる。
【００５１】
また、図示されていないが、コア基板１０の表面は、表面処理が行われて表面粗さが向上されていることができる。この際、表面処理が行われるコア基板１０の表面は、絶縁表面及び内層回路パターン２０の少なくとも一部であることができる。例えば、第２絶縁層６０と接触されるコア基板１０の他側の表面に表面処理が行われて表面粗さが向上されることができる。また、第１絶縁層５０と接触されるコア基板１０の一側の表面にも表面処理が行われて表面粗さが向上されることができる。
【００５２】
次に、電子部品３０はコア基板１０のキャビティ１１に挿入される。電子部品３０は、キャパシタ、インダクタなどの受動素子であってもよく、能動素子又は半導体チップなどであってもよい。例えば、電子部品３０は、ＭＬＣＣなどのキャパシタ、又は積層インダクタなどのインダクタのような受動素子であることができる。この際、電子部品３０は、キャビティ１１に挿入される方向を基準として上部又は／及び下部側に電極又は導電パッドを備えている。
【００５３】
例えば、電子部品３０の表面は、表面処理が行われて表面粗さが向上されていることができる。例えば、第２絶縁層６０と接触される電子部品３０の表面の少なくとも一部に表面処理が行われて表面粗さが向上されることができる。また、第１絶縁層５０と接触される電子部品３０の表面の少なくとも一部にも表面処理が行われて表面粗さが向上されることができる。
【００５４】
次いで、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、第１絶縁層５０は、電子部品３０が挿入されたコア基板１０の一側上に積層される。例えば、第１絶縁層５０の材料としては、基板に用いられる公知の絶縁材料、又は今後開発される基板用絶縁材料が排除されずに使用可能である。
【００５５】
図示されていないが、本発明の実施形態による電子部品内蔵基板は、第１絶縁層５０を貫通するビアパターン及び／又は第１絶縁層５０上の外層回路パターンをさらに含むことができる。この際、ビアパターンの少なくとも一部は、第２絶縁層６０を貫通して電子部品３０と電気的に連結される。例えば、図示されていないが、電子部品３０と連結されるビアの他に、コア基板１０上の内層回路パターン２０と第１絶縁層５０上の外層回路パターンとを連結するビアが備えられることができる。また、外層回路パターンは、第１絶縁層５０の外側面上に形成されることができる。
【００５６】
次に、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、第２絶縁層６０は、第１絶縁層５０の積層方向の反対側であるコア基板１０の他側上に積層される。第２絶縁層６０の材料としては、基板に用いられる公知の絶縁材料、又は今後開発される基板用絶縁材料が排除されずに使用可能である。この際、第２絶縁層６０の材料としては、第１絶縁層５０と同一の材料を用いてもよく、又は異なる絶縁材料を用いてもよい。
【００５７】
次いで、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、接合界面５０ａは、キャビティ１１内で第１絶縁層５０と第２絶縁層６０とが接合されて形成された接合面である。この際、例えば、第１絶縁層５０の接合面に表面処理を行うことで、接合界面５０ａの界面粗さが向上されることができる。
【００５８】
例えば、図１ｅ、図２ａ及び／又は図２ｂを参照すれば、接合界面５０ａは、キャビティ１１内の電子部品３０の側面区間に形成されることができる。例えば、図２ｂに図示されたように電子部品３０の側面の中間部位に、又は図１ｅ又は図２ａに図示されたように電子部品３０の側面の下端より高い位置又は側面の上端より低い位置に位置されることができる。
【００５９】
また、本発明の一実施形態による電子部品内蔵基板は、回路パターンをさらに含むことができる。この際、回路パターンは、内層回路パターン２０、ビアパターン（不図示）及び／又は外層回路パターン（不図示）を含むことができる。図１ｅ、図２ａ及び／又は図２ｂを参照すれば、内層回路パターン２０は、コア基板１０の一側及び他側の少なくとも一方の表面に形成される。図示されていないが、ビアパターンは第１及び／又は第２絶縁層５０、６０を貫通する。この際、ビアパターンは、第１及び第２絶縁層５０、６０のうち少なくとも何れか一つを貫通して電子部品３０と電気的に連結されるビアを含む。ビアパターンは、電子部品３０及び／又は内層回路パターン２０と外層回路パターンとを電気的に連結する。また、図示されていないが、外層回路パターンは、第１及び第２絶縁層５０、６０の少なくとも何れか一方の外側面に形成される。
【００６０】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明が属する当技術分野にて通常の知識を有する者の理解を容易にするために例示的に説明されたものである。また、上述の構成の多様な組み合わせによる実施形態が、上述の具体的な説明によって当業者に自明に具現されることができる。従って、本発明の多様な実施形態は、本発明の本質的な特徴を外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求範囲に記載された発明によって解釈されるべきであり、当技術分野にて通常の知識を有する者による多様な変更、代案、均等物を含む。
【符号の説明】
【００６１】
１０  コア基板
１１  キャビティ
２０  内層回路パターン
３０  電子部品
４０  接着基材
５０  第１絶縁層
５０ａ  接合界面又は表面処理された露出面
６０  第２絶縁層
【図１ａ】
0005886335.tif 000002
【図１ｂ】
0005886335.tif 000003
【図１ｃ】
0005886335.tif 000004
【図１ｄ】
0005886335.tif 000005
【図１ｅ】
0005886335.tif 000006
【図２ａ】
0005886335.tif 000007
【図２ｂ】
0005886335.tif 000008