(57)【特許請求の範囲】
【請求項１】
電荷を蓄積する光電変換部と、
それぞれ電荷を保持する第１の保持部および第２の保持部と、
前記光電変換部と前記第１の保持部とを接続する第１の転送部と、
前記第１の保持部と前記第２の保持部とを接続する第２の転送部と、
前記光電変換部と電源とを接続する第３の転送部と、を含む画素を行列状に複数配した光電変換装置の駆動方法であって、
少なくとも前記画素が電荷を蓄積する第１の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記第１の転送部における前記電荷に対するポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、
前記第１の期間の後の第２の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルおよび前記第２の転送部における前記電荷に対するポテンシャルを、それぞれ、前記光電変換部のポテンシャルよりも低くすることで、複数の行の画素において一括して電荷を前記第２の保持部へ転送し、
前記第２の期間の後の第３の期間において、前記第２の保持部が電荷を保持した状態で、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも低くすることで前記光電変換部をリセットし、その後、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも高くすることで電荷の蓄積を開始すること、
を特徴とする光電変換装置の駆動方法。
【請求項２】
前記第２の期間において、前記光電変換部、前記第１の転送部、および、前記第２の転送部における前記電荷に対するポテンシャルが、前記光電変換部に蓄積された電荷が前記第２の保持部へ転送されるような勾配を形成すること、
を特徴とする請求項１に記載の光電変換装置の駆動方法。
【請求項３】
前記第１の期間において、前記第３の転送部における前記電荷に対するポテンシャルが、前記第２の転送部における前記電荷に対するポテンシャルよりも高いこと、
を特徴とする請求項１または請求項２に記載の光電変換装置の駆動方法。
【請求項４】
前記第３の期間において、前記第２の転送部における前記電荷に対するポテンシャルを前記第１の転送部における前記電荷に対するポテンシャルより高くすること、
を特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置の駆動方法。
【請求項５】
前記第３の期間において、前記第２の転送部における前記電荷に対するポテンシャルと前記第１の転送部における前記電荷に対するポテンシャルとが等しいこと、
を特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置の駆動方法。
【請求項６】
前記第１の転送部は、埋め込みチャネルを有するトランジスタを含むこと、
を特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置の駆動方法。
【請求項７】
電荷を蓄積する光電変換部と、
それぞれ電荷を保持する第１の保持部および第２の保持部と、
前記光電変換部と前記第１の保持部とを接続する第１の転送部と、
前記第１の保持部と前記第２の保持部とを接続する第２の転送部と、
前記光電変換部と電源とを接続する第３の転送部と、を含む画素を行列状に複数配した光電変換装置であって、
少なくとも前記画素が電荷を蓄積する第１の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記第１の転送部における前記電荷に対するポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、
前記第１の期間の後の第２の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルおよび前記第２の転送部における前記電荷に対するポテンシャルを、それぞれ、前記光電変換部のポテンシャルよりも低くすることで、複数の行の画素において一括して電荷を前記第２の保持部へ転送し、
前記第２の期間の後の第３の期間において、前記第２の保持部が電荷を保持した状態で、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも低くすることで前記光電変換部をリセットし、その後、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも高くすることで電荷の蓄積を開始すること、
を特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、撮像システムおよび、光電変換装置の駆動方法に関する。
【背景技術】
【０００２】
複数の画素で撮像面を構成する光電変換装置においては、撮像面内の全ての画素で電荷を蓄積する動作の開始時刻および終了時刻を揃える、面内同期型電子シャッタと呼ばれる技術が知られている。
特許文献１には、光電変換部とは別に蓄積部を設け、光電変換部で発生した電荷の大部分を光電変換部では蓄積せずに、電荷蓄積領域に転送する構成が開示されている。蓄積期間の終了後、光電変換部に蓄積された電荷は電荷蓄積部に転送され、その後に電荷蓄積部から浮遊拡散部へとさらに転送される。浮遊拡散部に蓄積された電荷量に応じた電圧信号が、画素から出力される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２４６４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された動作では、電荷を浮遊拡散部に転送した後に、電圧信号を画素から出力するまでの間、光電変換部で生じた電荷を電源に排出している。そのため、この間の信号電荷は失われるので、得られる画像の時間的解像度が低下することが懸念される。
本発明は、上記問題に着目して成された。
【課題を解決するための手段】
【０００５】
本発明に係る光電変換装置の駆動方法は、電荷を蓄積する光電変換部と、それぞれ電荷を保持する第１の保持部および第２の保持部と、前記光電変換部と前記第１の保持部とを接続する第１の転送部と、前記第１の保持部と前記第２の保持部とを接続する第２の転送部と、前記光電変換部と電源とを接続する第３の転送部と、を含む画素を行列状に複数配した光電変換装置の駆動方法であって、少なくとも前記画素が電荷を蓄積する第１の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記第１の転送部における前記電荷に対するポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、前記第１の期間の後の第２の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルおよび前記第２の転送部における前記電荷に対するポテンシャルを、それぞれ、前記光電変換部のポテンシャルよりも低くすることで、複数の行の画素において一括して電荷を前記第２の保持部へ転送し、前記第２の期間の後の第３の期間において、前記第２の保持部が電荷を保持した状態で、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも低くすることで前記光電変換部をリセットし、その後、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも高くすることで電荷の蓄積を開始すること、を特徴とする。また、本発明に係る光電変換装置は、電荷を蓄積する光電変換部と、それぞれ電荷を保持する第１の保持部および第２の保持部と、前記光電変換部と前記第１の保持部とを接続する第１の転送部と、前記第１の保持部と前記第２の保持部とを接続する第２の転送部と、前記光電変換部と電源とを接続する第３の転送部と、を含む画素を行列状に複数配した光電変換装置であって、少なくとも前記画素が電荷を蓄積する第１の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記第１の転送部における前記電荷に対するポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、前記第１の期間の後の第２の期間において、前記第３の転送部における前記電荷に対するポテンシャルを、前記光電変換部のポテンシャルよりも高くし、かつ、前記第１の転送部における前記電荷に対するポテンシャルおよび前記第２の転送部における前記電荷に対するポテンシャルを、それぞれ、前記光電変換部のポテンシャルよりも低くすることで、複数の行の画素において一括して電荷を前記第２の保持部へ転送し、前記第２の期間の後の第３の期間において、前記第２の保持部が電荷を保持した状態で、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも低くすることで前記光電変換部をリセットし、その後、前記第３の転送部における前記電荷に対するポテンシャルを前記光電変換部のポテンシャルよりも高くすることで電荷の蓄積を開始すること、を特徴とする。
【発明の効果】
【０００６】
本発明によれば、時間的な解像度の低下を抑制できる。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る光電変換装置の構成を示すブロック図である。
【図２】実施例１に係る撮像領域の構成を示す等価回路図である。
【図３】実施例１に係る画素の構成を示す断面図である。
【図４】実施例１に係る画素の断面とポテンシャルを示す図である。
【図５】実施例１に係る動作を示すタイミング図である。
【図６】実施例２に係る画素の断面とポテンシャルを示す図である。
【図７】実施例２に係る動作を示すタイミング図である。
【図８】実施例３に係る画素の断面とポテンシャルを示す図である。
【図９】実施例３に係る動作を示すタイミング図である。
【図１０】実施例４に係る画素の断面とポテンシャルを示す図である。
【図１１】実施例４に係る動作を示すタイミング図である。
【図１２】実施例５に係る画素の断面とポテンシャルを示す図である。
【図１３】実施例５に係る動作を示すタイミング図である。
【図１４】参考例に係る画素の断面とポテンシャルを示す図である。
【図１５】参考例に係る動作を示すタイミング図である。
【図１６】実施例６に係る撮像システムの構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
（実施例１）
図１を用いて本発明に適用可能な光電変換装置の全体ブロック図の例を説明する。光電変換装置１は半導体基板を用いて１つのチップで構成することができる。光電変換装置１は、複数の画素が配された撮像領域２を有している。更に、光電変換装置１は制御部３を有している。制御部３は、垂直走査部４、信号処理部５及び出力部６に制御信号、電源電圧等を供給する。
【０００９】
垂直走査部４は撮像領域２に配された複数の画素に駆動パルスを供給する。通常、画素行ごともしくは複数の画素行ごとに駆動パルスを供給する。垂直走査部４はシフトレジスタもしくはアドレスデコーダを用いて構成することができる。
【００１０】
信号処理部５は、列回路、水平走査回路、水平出力線を含んで構成される。列回路は、各々が、垂直走査部４により選択された画素行に含まれる複数の画素の信号を受ける複数の回路ブロックにより構成されている。各回路ブロックは、信号保持部、増幅回路、ノイズ除去回路、アナログデジタル変換回路のいずれか、もしくはそれらの組み合わせにより構成することができる。水平走査回路はシフトレジスタもしくはアドレスデコーダを用いて構成することができる。
【００１１】
出力部６は水平出力線を介して伝達された信号を光電変換装置１の外に出力する。出力部６は、バッファもしくは増幅回路を含んで構成されている。
【００１２】
次に、図２を用いて撮像領域の構成を説明する。図２は、撮像領域２に含まれる画素の等価回路図である。撮像領域２には、画素が行列状に配されているとして、説明の簡略化のために、ｎ行目からｎ＋２行目までのうち、ｍ列目からｍ＋２列目までの、３行×３列の画素を例に取っている。１個の画素を点線で囲い、これをＰＩＸとして示した。
【００１３】
光電変換部ＰＤであるフォトダイオードＰＤのアノードは固定電位に接地され、カソードは第１の転送部である第１転送スイッチＴＸ１を介して第１の保持部ＭＥＭの一方の端子に接続される。カソードはさらに第３の転送部である第３転送スイッチＴＸ３を介してオーバーフロードレイン（以下、ＯＦＤ）として機能する第２の電源である電源線と接続される。第１の保持部ＭＥＭの他方の端子は固定電位に接地されている。第１の保持部ＭＥＭの一方の端子は、さらに第２の転送部である第２転送スイッチＴＸ２を介して増幅トランジスタＳＦのゲート端子に接続される。増幅トランジスタＳＦのゲート端子は、リセット部であるリセットトランジスタＲＥＳを介して画素電源線に接続される。ここでは第１から第３の転送部がトランジスタで構成されている例を示している。各トランジスタの制御電極に与えられる信号は、図２では、ＯＦＤとして機能する電源線と画素電源線とを分けているが、これらは共通の電源に接続されてもよい。
【００１４】
選択トランジスタＳＥＬは、一方の主電極が垂直信号線に、他方の主電極が増幅トランジスタＳＦの一方の主電極と接続されている。アクティブな信号ＰＳＥＬが制御電極に入力されると、選択トランジスタの両主電極は導通状態となる。これにより増幅トランジスタＳＦは、垂直信号線ＯＵＴに設けられた不図示の定電流源とでソースフォロワ回路を形成し、増幅トランジスタＳＦの制御電極であるゲート端子の電位に応じた信号が垂直信号線ＯＵＴに現れる。垂直信号線ＯＵＴに現れた信号に基づいて光電変換装置から信号が出力され、前述の信号処理部などを経て画像として表示される。また、増幅トランジスタＳＦのゲート端子と、リセットトランジスタＲＥＳ及び第２転送スイッチＴＸ２の主電極とが共通に接続される、浮遊拡散部（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  Ｐｏｒｔｉｏｎ；ＦＤ部）であるノードＦＤは容量値を有しており、電荷を保持することができる。以下では、ＦＤ部を第２の保持部と称する。
【００１５】
次に、図２に示した画素ＰＩＸを半導体基板上に形成する場合の断面図の一例を図３に示す。図２の各構成に対応する構成には同じ符号を付している。ここでは、信号電荷として電子を用いる場合を例にとって、半導体領域の導電型は説明する。ホールを用いる場合には各半導体領域の導電型を逆導電型とすればよい。
【００１６】
２０１はＰ型の半導体領域である。Ｎ型の半導体基板にＰ型の不純物イオンを注入して形成することもできるし、Ｐ型の半導体基板を用いてもよい。
【００１７】
２０２は光電変換部ＰＤの一部を構成するＮ型の半導体領域（第１導電型の第１の半導体領域）である。信号電荷である電子と同極性である。Ｐ型の半導体領域２０１（第２導電型の第２の半導体領域）の一部とＰＮ接合を構成する。
【００１８】
２０３はＮ型半導体領域２０２の表面に設けられたＰ型の半導体領域である。光電変換部ＰＤを埋め込み型フォトダイオードとするために設けられ、界面準位の影響を低減し光電変換部ＰＤ表面で生じる暗電流の発生を抑制する。光電変換部ＰＤは少なくとも第１の半導体領域と、該第１の半導体領域とＰＮ接合を形成する第２の半導体領域とを含んで構成される。
【００１９】
２０４は第２転送スイッチを構成する第２の転送電極である。第２の転送電極に供給する電圧によって、電荷保持部と電荷電圧変換部（後述の第４の半導体領域）の間のポテンシャル状態を制御可能である。第２の転送電極は、後述の第３の半導体領域と第４の半導体領域との間の第２の経路上に絶縁膜を介して配される。
【００２０】
２０５は第１の保持部の一部を構成するＮ型の半導体領域（第１導電型の第３の半導体領域）である。光電変換部ＰＤから転送された電荷を一定期間蓄積可能な構成となっている。２０６は制御電極である。第３の半導体領域上に絶縁膜を介して配され、第３の半導体領域の、絶縁膜界面近傍の領域のポテンシャル状態を制御可能である。第１の保持部において電荷を保持する期間中に制御電極２０６に電圧を供給することにより、Ｎ型半導体領域２０５の表面酸化膜との界面近傍で生じる暗電流の影響を低減させることが可能である。後述するように、この時、供給される電圧は、第３の半導体領域と絶縁膜との界面にホールを集める必要があるため負電圧が好ましく、例えば−３Ｖ程度の電圧が供給される。この電圧は第３の半導体領域の不純物濃度により適宜変更される。
【００２１】
第１の保持部ＭＥＭは、Ｎ型半導体領域２０５及び制御電極２０６を含んで構成される。
【００２２】
２０７は第１転送スイッチ８を構成する第１の転送電極である。光電変換部ＰＤと第１の保持部との間の第１の経路のポテンシャル状態を制御可能である。第１の転送電極の下部で、２０２と２０５との間に２０２よりも濃度の低い半導体領域２１３を持つ。このような埋め込みチャネルを有する構成にすることで、図４で説明するようなポテンシャル関係を持たせることができる。
【００２３】
２０８はフローティングディフュージョン領域（ＦＤ領域）であって、ＦＤ部に対応する。電荷電圧変換部として機能する。増幅ＭＯＳトランジスタのゲートとプラグ２０９等を介して電気的に接続されている。
【００２４】
２１０は遮光膜である。入射光が第１の保持部へ侵入しないように配置されている。少なくとも第１の保持部ＭＥＭを覆っていることが必要であるが、図示するように、第１の転送電極の全体及び第２の転送電極の一部の上部まで延在して配置されていると更に遮光機能が高まるので好ましい。
【００２５】
２１１は第３転送スイッチを構成する電荷排出用の制御電極である。光電変換部ＰＤとＯＦＤ領域との間の第３の経路のポテンシャル状態を制御可能である。電荷排出制御電極は第３の経路上に絶縁膜を介して配されている。入射光により光電変換部ＰＤに生じた電荷をＯＦＤに排出可能なようにポテンシャル状態を制御する。２１１に供給する電圧により、光電変換部ＰＤでの蓄積期間（露光期間）の長さを制御可能である。
【００２６】
２１２はＯＦＤを構成する一部（第５の半導体領域）、２１５は２１２へ電源電圧を供給するためのプラグであり、不図示の電源と接続されている。つまり、２１２や２１５を含めて第２の電源としている。
【００２７】
第１転送スイッチ８は、光電変換部ＰＤと第１の保持部とともに第１の転送トランジスタを構成する。また、第２転送スイッチ９は第１の保持部と浮遊拡散部ＦＤとともに第２の転送トランジスタを構成する。そして第３転送スイッチ１３は、光電変換部ＰＤと第２の電源とともに第３の転送トランジスタを構成する。
【００２８】
図２および３を用いて説明した単位画素が、複数、好ましくは二次元状に配されて、光電変換装置の撮像領域が構成されている。画素はリセット部、増幅部、選択部などを複数の光電変換部ＰＤで共有することも可能である。
【００２９】
次に、図を参照しながら本実施例に係る動作を説明する。
【００３０】
図４（ａ）は、図３に示した構成のうち、遮光幕２１０やプラグ２０９、２１５などを省略して、一部を抜き出して示したものである。図４（ａ）のように、第１の保持部のポテンシャルを制御する電極２０７は、第１および第２の転送部のポテンシャルを制御する電極２０４および２０７に一部が重なってもよい。
【００３１】
本実施例において、第１の転送部のポテンシャルを制御する信号ＰＴＸ１〜ＰＴＸ３がＬレベルの状態にあっては、第２および第３の転送部のポテンシャルよりも第１の転送部のポテンシャルが高くなるものを考える。例えば、第１の転送部を、埋め込みチャネルを有する構成にすることで、このような関係にできる。
【００３２】
図４（ｂ）〜（ｈ）は、それぞれの時刻における、図４（ａ）に示す画素ＰＩＸの各領域のポテンシャルを示す図である。図４（ｂ）〜（ｈ）において、横軸は対応する図４（ａ）の位置を示し、縦軸はポテンシャルを表し、図中下に行くほど正電荷に対するポテンシャルが高くなる。本実施例では、光電変換部ＰＤに蓄積される電荷は電子であるので、電子に対しては、図中上に行くほどポテンシャルが高いことになる。
【００３３】
図４（ｂ）は、光電変換部ＰＤにも、第１および第２の保持部にも電荷が蓄積されていない状態を示している。この状態で光電変換部ＰＤに光が照射されると、発生した電子が、ｎ−領域に蓄積される。この状態では、電子に対するポテンシャルが、光電変換部ＰＤよりも、第１および第３の転送部の方が高く、光電変換部ＰＤに電荷を蓄積できる。言い換えると、第１および第３の転送部に、電子に対するポテンシャル障壁が形成された状態である。また、第１の転送部の、電子に対するポテンシャルよりも第３の転送部の、電子に対するポテンシャルが高くなっているため、光電変換部ＰＤの飽和電荷量は、第１の転送部のポテンシャルで定まる。これは、第１の転送部に形成される、電子に対するポテンシャル障壁の方が、第３の転送部に形成されるポテンシャル障壁よりも高いと、言い換えることができる。
【００３４】
光電変換部ＰＤの露光が進むと、光電変換部ＰＤで発生した電荷量が、光電変換部ＰＤの飽和電荷量を超える。先に説明したとおり、第１の転送部のポテンシャルよりも第３の転送部の、電子に対するポテンシャルが高くなっているため、光電変換部ＰＤの飽和電荷量を超えて発生した電子は、第１の転送部を介して第１の保持部へと流れる。この様子を図４（ｃ）に示す。図において、黒塗りの部分が電子を表している。つまり、光電変換部ＰＤが飽和した状態で、第１の転送部を通して第１の保持部に保持されている状態である。
【００３５】
図４（ｃ）の状態からさらに、光電変換部ＰＤの露光が進むと、光電変換部ＰＤで発生した電子は、第１の転送部のポテンシャルで定まる、第１の保持部の飽和電荷量をも超える。つまり、光電変換部ＰＤ、第１の転送部、および第１の保持部に電荷が蓄積される状態となる。この様子を図４（ｄ）に示す。別の言い方をすると、光電変換部ＰＤ、第１の転送部、および第１の保持部が、電荷を保持する保持部として機能する。
【００３６】
次に、光電変換部ＰＤ、第１の転送部、および第１の保持部に保持された電荷を、第２の保持部へと転送する。このとき、光電変換部ＰＤに保持された電荷も十分に転送できるように、電子に対するポテンシャルが、光電変換部ＰＤから第２の保持部へと、勾配を持つようにする。この様子を図４（ｅ）に示す。
【００３７】
次に、第２の転送部の、電子に対するポテンシャルを十分に上げ、第１の保持部からの電荷が、第２の保持部に流入しないようにする。また、第１の転送部の、電子に対するポテンシャルを光電変換部ＰＤよりも高くしており、かつ、第３の転送部の、電子に対するポテンシャルを光電変換部ＰＤよりも低くしているので、光電変換部ＰＤで発生した電子は、第３の転送部を介して電源へと排出される。これにより、光電変換部ＰＤをリセットすることができる。この様子を図４（ｆ）に示す。
【００３８】
図４（ｂ）〜（ｆ）までの動作を、全ての画素に対して同時に行うことで、面内同期型のシャッタを実現できる。図４（ｆ）の状態で、順次画素を選択することで、第２の保持部に保持された電荷量に応じた信号が画素から読み出される。信号が読み出された後に、第２の保持部はリセットされるものとする。
【００３９】
図４（ｆ）に示した状態で、光電変換部ＰＤをリセットした後、第３の転送部の、電子に対するポテンシャルを、光電変換部ＰＤよりも高くすることで、光電変換部ＰＤは、再び電荷を蓄積できる状態になる。この様子を、図４（ｇ）に示す。ここでは、図４（ｃ）と同様に、光電変換部ＰＤの飽和電荷量を超えて、電荷が発生した状態を示している。
【００４０】
図４（ｇ）の状態からさらに光電変換部ＰＤの露光が進むと、図４（ｄ）と同様に、光電変換部ＰＤ、第１の転送部、および第１の保持部で電荷を保持する状態になる。
【００４１】
図４（ｃ）および（ｄ）と、図４（ｇ）および（ｈ）との違いは、第２の保持部に電荷が保持されているか否かである。第２の保持部に保持された電荷量に応じた信号が読み出された後に、第２の保持部がリセットされる。図４（ｆ）〜（ｈ）では、第２の保持部がリセットされる前の状態を示している。
【００４２】
図４で示した動作を、図２および図５を参照しながら、より詳細に説明する。
【００４３】
図５に示す信号名は、図２の等価回路図に示した信号と対応している。ここでは、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＬレベルであるときの第１の転送部の、電子に対するポテンシャルは、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）およびＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルであるときの第２及び第３の転送部の、電子に対するポテンシャルよりも低い構成を考える。
【００４４】
また、信号ＰＴＳおよびＰＴＮは、列回路が備える、サンプルホールドする２つのサンプルホールド回路の動作を制御する信号である。信号がＨレベルになることでサンプリングを行い、信号がＨレベルからＬレベルになることでホールドされる。ここでは、説明を簡単にするために、サンプルホールド回路が、垂直信号線の信号をサンプルホールドする場合を考える。
【００４５】
時刻Ｔ０において、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）、ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤで発生した電荷は、第３の転送部もしくは第１および第２の転送部を介して電源へと排出される。
【００４６】
時刻Ｔ１に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）、ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルになる。この状態が、図４（ｂ）に対応する。時刻Ｔ１から、電荷の蓄積期間が開始する。
【００４７】
時刻Ｔ２に、信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）がＬレベルになり、第２の保持部のリセット状態が解除される。
【００４８】
時刻Ｔ２には、また、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）およびＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤ、第１の転送部、および第１の保持部に蓄積された電荷が、第２の保持部に転送される。この状態が、図４（ｅ）に対応する。
【００４９】
時刻Ｔ３に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）およびＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）がＬレベルになると、第１および第２の転送部にポテンシャル障壁が再び形成される。時刻Ｔ１〜Ｔ３までが、蓄積期間である。
【００５０】
時刻Ｔ３には、さらに、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤで発生した電荷は、ＰＤに蓄積されることなく、第３の転送部を介して電源へと排出される。この状態が図４（ｆ）に対応する。
【００５１】
時刻Ｔ４に、信号ＰＳＥＬ１（ｎ）がＨレベルになることで、ｎ行目の画素の選択トランジスタが導通し、このときの第２の保持部に保持された電荷量に応じた信号が、垂直信号線に現れる。
【００５２】
時刻Ｔ５から信号ＰＴＳが一時的にＨレベルになることで、この時刻における垂直信号線のレベルがサンプルホールドされる。ここでサンプルホールドされるレベルは、光電変換に基づく信号に加えて、ノイズが重畳したものである。
【００５３】
時刻Ｔ６から信号ＰＲＥＳ（ｎ）が一時的にＨレベルになることで、ｎ行目の画素の、第２の保持部がリセットされる。
【００５４】
時刻Ｔ７から信号ＰＴＮが一時的にＨレベルになることで、この時刻における垂直信号線のレベルがサンプルホールドされる。ここでサンプルホールドされるレベルは、第２の保持部をリセットしたことに対応するレベルであって、ノイズが含まれる。時刻Ｔ５からの動作でサンプルホールドされた信号と、時刻Ｔ７からの動作でサンプルホールドされた信号との差分処理を行うことで、両者に共通して含まれる、相関性のあるノイズ成分を低減することができる。
【００５５】
時刻Ｔ８に、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルになると、第３の転送部における、電子に対するポテンシャルが、光電変換部ＰＤにおけるポテンシャルよりも高くなるので、光電変換部ＰＤで電荷を再び蓄積できる状態になる。時刻Ｔ８が、次のフレームの露光時間の開始時刻である。
【００５６】
時刻Ｔ９に、信号ＰＳＥＬ１（ｎ）がＬレベルになると、ｎ行目の画素が持つ選択トランジスタＳＥＬがオフになり、増幅トランジスタＳＦと垂直信号線との電気的な接続が遮断される。また、時刻Ｔ９には、信号ＰＲＥＳ（ｎ）がＨレベルになることで、第２の保持部がリセットされた状態になる。
【００５７】
時刻Ｔ１０から時刻Ｔ１４までの動作、ならびに時刻Ｔ１５から時刻Ｔ１９までの動作は、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルに維持される点を除いては、時刻Ｔ４から時刻Ｔ８までの動作が、ｎ＋１行目ならびにｎ＋２行目の画素について行われるものである。
【００５８】
時刻Ｔ２０からは、時刻Ｔ０から時刻Ｔ１９までの動作が繰り返される。
【００５９】
図４（ｇ）および（ｈ）は、時刻Ｔ８から時刻Ｔ１２におけるｎ＋１行目の画素または、時刻Ｔ８から時刻Ｔ１７におけるｎ＋２行目の画素の様子を示している。つまり、時刻Ｔ１から時刻Ｔ３までの露光期間で蓄積した電荷が、それぞれの画素の第２の保持部に保持された状態であって、次のフレームのための電荷蓄積が、光電変換部ＰＤおよび第１の保持部で行われる状態を示している。
【００６０】
ところで、図５においては、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）が、時刻Ｔ３から時刻Ｔ８までの期間にＨレベルになっている。しかしながら、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルになる時刻Ｔ８は、時刻Ｔ３よりも後であって、かつ、時刻Ｔ１６からＨレベルになる信号ＰＴＳが再びＬレベルになるまでの期間で、任意に設定してよい。具体的な設定の仕方としては、入射光量に応じて蓄積時間を変更することが考えられる。
【００６１】
本実施例によれば、第１のフレームの露光期間で発生した電荷を複数の行の画素に対して同時に第２の保持部に転送することで面内同期型電子シャッタを実現することができる。さらに、第２の保持部に保持された電荷に基づく信号が、各画素から読み出されるまでの間も、光電変換部ＰＤと第１の保持部とで、第１のフレームに続く第２のフレームのための電荷蓄積を行える。
【００６２】
従来は、各画素から信号が読み出されるまでの間に発生した電荷は第３の転送部から電源へと排出されていたので、光電変換装置の感度が十分でないおそれがあった。これに対して、本実施例によれば、面内同期型電子シャッタを実現しつつ、光電変換装置の時間的な解像度を向上させることができる。
【００６３】
（実施例２）
次に、本実施例の変形例を説明する。
【００６４】
実施例１との差異の一つは、実施例１では、例えば、第１の転送部を、埋め込みチャネルを有する構成にしていたのに対して、本実施例では、第１の転送部のポテンシャルを制御することによって、同様の関係を実現する点である。本実施例では、第１の転送部のポテンシャルを制御する信号ＰＴＸ１〜ＰＴＸ３がＬレベルの状態にあっては、第１から第３の転送部のポテンシャルが等しくなる場合を考える。具体的には、第１から第３の転送部を同様の構成にすることが考えられる。
【００６５】
図６は、本実施例に係る画素ＰＩＸの断面図と、そのポテンシャルの様子を示す図であって、図４に対応するものである。図６（ｂ）〜図６（ｈ）の各々は、図４（ｂ）〜図４（ｈ）のそれぞれと対応する。以下では、実施例１との相違点を中心に説明を行う。
【００６６】
図６（ｂ）と図４（ｂ）との違いは、第１の転送部のポテンシャルが、第２及び第３の転送部のポテンシャルと同じになっている点である。これは、実施例１とは異なり、第１の転送部を第２及び第３の転送部と同様の構成にしていることに起因する。
【００６７】
また、図６（ｆ）においても、第１の転送部のポテンシャルが、第２及び第３の転送部のポテンシャルと同じになっている。
【００６８】
図６（ｂ）および図６（ｆ）以外のタイミングにおけるポテンシャルの関係は、図４と共通であるので説明を省略する。
【００６９】
図７は、本変形例における動作を説明するためのタイミング図であって、実施例１の図５と対応するものである。
【００７０】
図５に示した動作と異なる点は、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＨレベルとＬレベルだけでなく、両者の中間（Ｍｉｄｄｌｅ；Ｍ）レベルを含む３値を取ることである。
【００７１】
本変形例では、時刻Ｔ１から時刻Ｔ３までの期間および時刻Ｔ８から始まる露光期間において、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）をＭレベルとすることで、実施例１と同様の動作を実現できる。
【００７２】
第１の転送部を少なくとも３値を取り得る信号で制御することにより、埋め込みチャネルを有する構成でなくとも、同様の動作ができる。また、信号ＰＴＸ１〜ＰＴＸ３がＬレベルの状態にあっては、第１から第３の転送部のポテンシャルが等しくなるので、光電変換部ＰＤの飽和電荷量が多くなる。このことを利用して、露光期間に光電変換部ＰＤのみで電荷を保持させ、光電変換部ＰＤから第１の保持部へ電荷を転送することで面内同期型電子シャッタを実現することもできるようになる。そのため、例えば、被写体の輝度が高いとあらかじめ分かっている場合には、本変形例の動作に切り替えて、露光期間における飽和電荷量を増大することができる。
【００７３】
なお、信号ＰＴＸ１〜ＰＴＸ３がＬレベルの状態における、第１から第３の転送部のポテンシャルが等しくなる場合を説明したが、これらのポテンシャルは厳密に一致していなくてもよい。
【００７４】
（実施例３）
次に、本発明の別の実施例を説明する。
【００７５】
図８は、本実施例に係る画素ＰＩＸの断面図と、そのポテンシャルの様子を示す図であって、実施例１の図４に対応するものである。図８（ｂ）〜（ｈ）の各々は、図４（ｂ）〜図４（ｈ）のそれぞれと対応する。以下では、実施例１との相違点を中心に説明する。
【００７６】
実施例１との差異の一つは、光電変換部ＰＤと電源との間に設けられた第３の転送部のポテンシャルが、少なくとも３値を取る点である。
【００７７】
図８（ｃ）および（ｄ）で示す画素の露光期間において、本実施例では、第３の転送部のポテンシャルが、電子に対して、第１の転送部よりも低く、かつ、第２の転送部よりも高い点で、実施例１とは異なる。同様に、図８（ｇ）および（ｈ）に示した露光期間においても、第３の転送部のポテンシャルが、電子に対して、第１の転送部よりも高く、かつ、第２の転送部よりも低い。
【００７８】
少なくとも画素の露光期間において、上述のような関係を保つことにより、光電変換部ＰＤ、第１の転送部、および第１の保持部の飽和電荷量を超えて電荷が過剰に発生したとしても、過剰に発生した電荷は第２の保持部には流れずに、第３の転送部を介して電源へと排出される。つまり、第２の保持部に保持された、先の露光期間で発生した電荷と混ざりにくいという利点がある。
【００７９】
図９は、本実施例における動作を説明するためのタイミング図であって、実施例１の図５と対応するものである。
【００８０】
図５に示した動作と異なる点は、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルとＬレベルだけでなく、両者の中間（Ｍｉｄｄｌｅ；Ｍ）レベルを含む３値を取ることである。
【００８１】
本実施例では、時刻Ｔ１から時刻Ｔ３までの期間および時刻Ｔ８から始まる露光期間において、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）をＭレベルとすることで、図８で説明した動作を実行できる。Ｍレベルは、画素の露光期間において、第３の転送部のポテンシャルが、電子に対して、第１の転送部よりも高く、かつ、第２の転送部よりも低くなる範囲で、任意に設定できる。
【００８２】
（実施例４）
本発明の別の実施例を説明する。
【００８３】
上述の各実施例では、画素の露光期間に、光電変換部ＰＤ、第１の転送部、および第１の保持部を用いて、電荷を蓄積した。そして、蓄積された電荷を複数の画素に対して同時に、第２の保持部へと転送することで面内同期型電子シャッタを実現した。しかしながら、得られる信号のＳ／Ｎ比の観点で検討の余地がある。
【００８４】
例えば図５において、時刻Ｔ５からの動作と時刻Ｔ７からの動作とでサンプルホールドされた２つの信号で差分処理を行った。時刻Ｔ５からの動作でサンプルホールドされた信号には、時刻Ｔ２までに第２の保持部をリセットしたことによるノイズ成分が含まれる。一方、時刻Ｔ７からの動作でサンプルホールドされた信号には、時刻Ｔ６から第２の保持部をリセットしたことによるノイズ成分が含まれる。つまり、差分処理を行う２つの信号には、異なるリセット動作によるノイズ成分が含まれている。そのため、例えばリセットトランジスタＲＥＳ固有のノイズは両者に共通するので、差分処理により低減できるが、ランダムに発生する成分は両者で異なるため、差分処理を行っても低減できない。
【００８５】
そこで、本実施例においては、リセットトランジスタＲＥＳの動作に起因するランダムなノイズ成分も低減できる駆動方法を説明する。
【００８６】
図１０（ａ）は、図３に示した構成のうち、遮光幕２１０やプラグ２０９、２１５などを省略して、一部を抜き出して示したものである。図１０（ａ）のように、第１の保持部のポテンシャルを制御する電極２０７は、第１および第２の転送部のポテンシャルを制御する電極４および２０７に一部が重なってもよい。
【００８７】
本実施例において、第１〜第３の転送部のポテンシャルを制御する信号ＰＴＸ１〜ＰＴＸ３がＬレベルの状態にあっては、第２および第３の転送部の、電子に対するポテンシャルよりも第１の転送部の、電子に対するポテンシャルが低くなるものを考える。例えば、第１の転送部を、埋め込みチャネルを有する構成にすることで、このような関係にできる。
【００８８】
図１０（ｂ）〜（ｈ）は、それぞれの時刻における、図１０（ａ）に示す画素ＰＩＸの各領域のポテンシャルを示す図である。図１０（ｂ）〜（ｈ）において、横軸は対応する図１０（ａ）の位置を示し、縦軸はポテンシャルを表し、図中下に行くほど正電荷にポテンシャルが高くなる。本実施例では、光電変換部に蓄積される電荷は電子であるので、電子に対しては、図中上に行くほどポテンシャルが高いことになる。
【００８９】
図１０（ｂ）は、光電変換部ＰＤにも、第１および第２の保持部にも電荷が蓄積されていない状態を示している。この状態で光電変換部ＰＤに光が照射されると、発生した電子が、ｎ−領域に蓄積される。この状態では、電子に対するポテンシャルが、光電変換部ＰＤよりも、第１および第３の転送部の方が高く、光電変換部ＰＤに電荷を蓄積できる。言い換えると、第１および第３の転送部に、電子に対するポテンシャル障壁が形成された状態である。また、第１の転送部の、電子に対するポテンシャルよりも第３の転送部の、電子に対するポテンシャルが高くなっているため、光電変換部ＰＤの飽和電荷量は、第１の転送部のポテンシャルで定まる。これは、第１の転送部に形成される、電子に対するポテンシャル障壁の方が、第３の転送部に形成されるポテンシャル障壁よりも高い、と言い換えることができる。
【００９０】
本実施例において、光電変換部ＰＤを露光して、電荷を蓄積させる期間においては、第３の転送部の、電子に対するポテンシャルを、光電変換部ＰＤよりも高く、かつ、第１の転送部よりも低くする。この状態で光電変換部ＰＤの露光が進むと、光電変換部ＰＤで発生した電荷量が、光電変換部ＰＤの飽和電荷量を超える。先に説明したとおり、第１の転送部の、電子に対するポテンシャルよりも第３の転送部の、電子に対するポテンシャルが低くなっているため、光電変換部ＰＤの飽和電荷量を超えて発生した電子は、第３の転送部を介して電源へと排出される。この様子を図１０（ｃ）に示す。図において、黒塗りの部分が電子を表している。つまり、光電変換部ＰＤが飽和した状態で、それ以上に発生した電荷が電源へと排出される状態である。
【００９１】
次に、光電変換部ＰＤに保持された電荷を、第１の保持部へと転送する。このとき、電子に対するポテンシャルが、光電変換部ＰＤから第１の保持部へと、勾配を持つようにする。この様子を図１０（ｄ）に示す。
【００９２】
次に、第１の転送部の、電子に対するポテンシャルを再び上げて、光電変換部ＰＤからの電荷が、第１の保持部に流入しないようにする。このとき、第１の転送部の、電子に対するポテンシャルを光電変換部ＰＤよりも高くしており、かつ、第３の転送部のポテンシャルを光電変換部ＰＤよりも低くしているので、光電変換部ＰＤで発生した電子は、第３の転送部を介して電源へと排出される。これにより、光電変換部ＰＤをリセットすることができる。この様子を図１０（ｅ）に示す。
【００９３】
図１０（ｅ）に示した状態で、光電変換部ＰＤをリセットした後、第３の転送部の、電子に対するポテンシャルを、光電変換部ＰＤよりも高くすることで、光電変換部ＰＤは、再び電荷を蓄積できる状態になる。この様子を、図１０（ｆ）に示す。ここでは、光電変換部ＰＤには、飽和電荷量を超えない量の電荷が蓄積された状態を示している。
【００９４】
図１０（ｆ）の状態からさらに光電変換部ＰＤの露光が進むと、図１０（ｃ）と同様に、光電変換部ＰＤの飽和電荷量を超えて発生した電荷が、第３の転送部を介して電源に排出される。この様子を、図１０（ｇ）に示す。
【００９５】
図１０（ｇ）においては、さらに、第１の保持部に保持された電荷を、第２の転送部を介して第２の保持部に転送している。
【００９６】
その後、第２の転送部の、電子に対するポテンシャルを再び高くし、第１の保持部と第２の保持部との間にポテンシャル障壁を形成する。この様子を図１０（ｈ）に示す。
【００９７】
図１０（ｂ）〜（ｆ）までの動作を、全ての画素に対して同時に行うことで、面内同期型のシャッタを実現できる。図１０（ｇ）〜（ｈ）の動作は、行毎に行う。
【００９８】
図１０（ｃ）と、図１０（ｈ）との違いは、第２の保持部に電荷が保持されているか否かである。第２の保持部に保持された電荷量に応じた信号が読み出された後に、第２の保持部がリセットされる。図１０（ｇ）〜（ｈ）では、第２の保持部がリセットされる前の状態を示している。
【００９９】
図１０で示した動作を、図２および図１１を参照しながら、より詳細に説明する。
【０１００】
図１１に示す信号名は、図２の等価回路図に示した信号と対応している。ここでは、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＬレベルであるときの第１の転送部の、電子に対するポテンシャルは、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）およびＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルであるときの第２及び第３の転送部の、電子に対するポテンシャルよりも低い構成を考える。
【０１０１】
また、信号ＰＴＳおよびＰＴＮは、列回路が備える、サンプルホールドする２つのサンプルホールド回路の動作を制御する信号である。信号がＨレベルになることでサンプリングを行い、信号がＨレベルからＬレベルになることでホールドされる。ここでは、説明を簡単にするために、サンプルホールド回路が、垂直信号線の信号をサンプルホールドする場合を考える。
【０１０２】
時刻Ｔ０において、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）、ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤで発生した電荷は、第３の転送部もしくは第１および第２の転送部を介して電源へと排出される。
【０１０３】
時刻Ｔ１に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）、ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＬレベルになる。この状態が、図１０（ｂ）に対応する。時刻Ｔ１から、電荷の蓄積期間が開始する。
【０１０４】
時刻Ｔ２に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤに蓄積された電荷が、第１の保持部に転送される。この状態が、図１０（ｄ）に対応する。
【０１０５】
時刻Ｔ３に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＬレベルになると、第１の転送部にポテンシャル障壁が再び形成される。時刻Ｔ１〜Ｔ３までが、蓄積期間である。蓄積期間において、信号ＰＴＸ３（ｎ）〜ＰＴＸ（３ｎ＋２）が中間（Ｍｉｄｄｌｅ；Ｍ）レベルにあり、この時のポテンシャルが第１の転送部よりも高く、かつ、光電変換部ＰＤよりも低い状態にあるので、光電変換部の飽和電荷量は、第３の転送部のポテンシャルで決まる。光電変換部ＰＤの飽和電荷量を超えて発生した電荷は、図１０（ｃ）で示したように、第３の転送部を介して電源へと排出される。
【０１０６】
時刻Ｔ３には、さらに、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになる。これにより、光電変換部ＰＤで発生した電荷は、ＰＤに蓄積されることなく、第３の転送部を介して電源へと排出される。この状態が図１０（ｅ）に対応する。
【０１０７】
時刻Ｔ４に、信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）がＬレベルになり、第２の保持部のリセット状態が解除される。
【０１０８】
また、時刻Ｔ４に、信号ＰＳＥＬ１（ｎ）がＨレベルになることで、ｎ行目の画素の選択トランジスタが導通し、このときの第２の保持部に保持された電荷量に応じた信号が、垂直信号線に現れる。
【０１０９】
時刻Ｔ５から信号ＰＴＮが一時的にＨレベルになることで、この時刻における垂直信号線のレベルがサンプルホールドされる。ここでサンプルホールドされるレベルは、第２の保持部をリセットしたことによるノイズ成分が含まれるものである。
【０１１０】
時刻Ｔ６から、信号ＰＴＸ１（ｎ）がＨレベルになることで、第１の保持部で保持された電荷が、第２の保持部に転送される。
【０１１１】
時刻Ｔ７から信号ＰＴＳが一時的にＨレベルになることで、この時刻における垂直信号線のレベルがサンプルホールドされる。ここでサンプルホールドされるレベルは、時刻Ｔ６に第２の保持部に転送された電荷量に応じた信号に加えて、時刻Ｔ５からの動作でサンプルホールドされたノイズ成分を含む。時刻Ｔ５からの動作でサンプルホールドされた信号と、時刻Ｔ７からの動作でサンプルホールドされた信号との差分処理を行うことで、両者に共通して含まれる、相関性のあるノイズ成分を低減することができる。本実施例においては、差分処理に供される２つの信号は、時刻Ｔ４に第２の保持部のリセットを解除したことによるノイズを含むので、固定的に発生するノイズのみならず、ランダムに発生するノイズ成分も低減することができる。
【０１１２】
時刻Ｔ８に、信号ＰＳＥＬ１（ｎ）がＬレベルになると、ｎ行目の画素が持つ選択トランジスタＳＥＬがオフになり、増幅トランジスタＳＦと垂直信号線との電気的な接続が遮断される。また、時刻Ｔ９には、信号ＰＲＥＳ（ｎ）がＨレベルになることで、第２の保持部がリセットされた状態になる。
【０１１３】
時刻Ｔ９から時刻Ｔ１３までの動作は、時刻Ｔ４から時刻Ｔ８までの動作が、ｎ＋１行目の画素について行われるものである。
【０１１４】
時刻Ｔ１４から時刻Ｔ１９までの動作は、時刻Ｔ４から時刻Ｔ８までの動作が、ｎ＋２行目の画素について行われるものである。
【０１１５】
時刻Ｔ１４から時刻Ｔ１９までの期間は、光電変換部ＰＤによる電荷の蓄積が開始されるという点で、時刻Ｔ４から時刻Ｔ８まで、および時刻Ｔ９から時刻Ｔ１３までの動作と異なっている。
【０１１６】
本実施例では、時刻Ｔ１６に、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＭレベルになる。これにより、ｎ行目からｎ＋２行目の画素の光電変換部が、電荷を蓄積できる状態になる。
【０１１７】
時刻Ｔ１８に、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）がＨレベルになることで、時刻Ｔ１６からの期間に光電変換部ＰＤに蓄積された電荷が第１の保持部に転送される。
【０１１８】
時刻Ｔ１９からは、時刻Ｔ３から時刻Ｔ１９までの動作が繰り返される。
【０１１９】
ところで、図１１においては、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）が、時刻Ｔ３から時刻Ｔ１６までの期間にＨレベルになっている。しかしながら、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＭレベルになる時刻Ｔ１６は、時刻Ｔ３よりも後であって、かつ、時刻Ｔ１６からＨレベルになる信号ＰＴＳが再びＬレベルになるまでの期間で、任意に設定してよい。具体的な設定の仕方としては、入射光量に応じて蓄積時間を変更することが考えられる。
【０１２０】
本実施例によれば、第１のフレームの露光期間で発生した電荷を複数の行の画素に対して同時に第１の保持部に転送することで面内同期型電子シャッタを実現することができる。さらに、各画素から信号が読み出されるまでの間も、光電変換部ＰＤで、第１のフレームに続く第２のフレームのための電荷蓄積を行える。
【０１２１】
本実施例によれば、面内同期型電子シャッタを実現しながら、第２の保持部をリセットしたことに起因するランダムなノイズ成分も低減することができる。
【０１２２】
さて、実施例１および２では、光電変換部、第１の転送部、および第１の保持部に電荷を蓄積する動作を行っていたのに対して、本実施例では、光電変換部ＰＤのみに電荷を蓄積している。そのため、本実施例に係る動作は、実施例１および２と比べて飽和電荷量が少ない。
【０１２３】
そこで、撮像条件によって、実施例１、２に係る動作と、本実施例に係る動作とを切り替えてもよい。動作の切り替え方としては、光電変換装置とは別に光量検知手段を設け、光量検知手段で検知された光量が、多い場合には、実施例１、２に係る動作を選択し、光量が少ない場合には、本実施例に係る動作を選択することが考えられる。また、複数のフレームを連続して取得する場合に、前のフレームの信号レベルから入射光量を推定して、次のフレームでいずれの動作を行うかを選択してもよい。
【０１２４】
また、デジタルカメラやデジタルカムコーダにおいては、一般的に、感度を切り替えることができる。そのような場合に、感度に応じて上述の動作を切り替えることも可能である。具体的には、相対的に低い感度の設定においては、本実施例に係る動作を行い、相対的に高い感度の設定においては、実施例１、２に係る動作を行うように設定することが考えられる。
【０１２５】
（実施例５）
本発明の別の実施例を説明する。
【０１２６】
実施例４との差異の一つは、実施例３では、第３の転送部のポテンシャルをＨレベル、Ｌレベル、およびＭレベルの三値で制御していたのに対して、本実施例では、第３の転送部のポテンシャルをＨレベルおよびＬレベル二値で制御する点である。
【０１２７】
図１２は、本実施例に係る画素ＰＩＸの断面図と、そのポテンシャルの様子を示す図であって、図１０に対応するものである。図１０（ｂ）〜図１０（ｈ）の各々は、図１０（ｂ）〜図１０（ｈ）のそれぞれと対応する。以下では、実施例３との相違点を中心に説明を行う。
【０１２８】
図１０に示した実施例４のポテンシャル図に対して、図１２に示した本変形例に係るポテンシャル図においては、図１２（ｃ）〜（ｈ）の期間に、第３の転送部におけるポテンシャルが、第１の転送部よりも低くなっている点である。この結果、図１０（ｃ）、（ｇ）、（ｈ）とは異なり、光電変換部で発生した電荷は第３の転送部から電源に排出されない。
【０１２９】
図１３に示すタイミング図は、図１１において、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＭレベルとなっている期間に、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになる点が異なるのみで、その他は変わらないため、説明を省略する。
【０１３０】
本実施例においても、実施例３と同様に、面内同期型電子シャッタを実現しつつ、面内同期型電子シャッタを実現しながら、第２の保持部をリセットしたことに起因するランダムなノイズ成分も低減することができる。
【０１３１】
（参考例）
本発明に係る光電変換装置は、以上で説明した動作以外にも取り得る。
【０１３２】
図１４および図１５を用いて、参考例としての動作を説明する。
【０１３３】
本参考例と、実施例３の動作との差異の一つは、本参考例では、第２の保持部に保持された電荷量に基づく信号を出力する動作を行っている期間に、光電変換部で発生する電荷を蓄積せず、第３の転送部を介して電源に排出する点である。言い換えると、画素から信号を読み出す動作と、光電変換部による電荷蓄積動作を時間的に多重化しない点である。
【０１３４】
本参考例では、光電変換部の露光期間において、第１の転送部の、電子に対するポテンシャルが光電変換部より高く、かつ、第３の転送部よりも低く設定されている。このため、光電変換部の飽和電荷量は、第１の転送部のポテンシャルで定まる。この構成において、飽和電荷量を超える電荷が発生すると、電荷は第１の転送部を介して第１の保持部に転送される。
【０１３５】
図１４は、本参考例の動作を示すタイミング図である。図１１に示した実施例３のタイミング図との相違点を中心に説明する。
【０１３６】
実施例３では、時刻Ｔ１から時刻Ｔ３までの露光期間において、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）はＭレベルであったのに対して、本実施例ではＬレベルにする。これにより、実施例４の場合よりも、第３の転送部における、電子に対するポテンシャルが高くなる。そのため、光電変換部の飽和電荷量を超えて発生した電荷は電源に排出されるのではなく、第１の転送部を介して第１の保持部に蓄積される。
【０１３７】
時刻Ｔ２から時刻Ｔ３にかけて信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）はＬレベルを維持し、信号ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）がＨレベルになる点でも、実施例３と異なる。これは、実施例３の動作では、光電変換部のみで電荷を蓄積し、第１の転送部に電荷を転送する時刻をもって画素の露光期間を終えていたのに対して、本参考例では、第１の保持部で電荷を蓄積するためである。これに伴って、信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）は、時刻Ｔ２にＬレベルになる。
【０１３８】
時刻Ｔ３までの期間に、光電変換部で発生し、第１の保持部に蓄積された電荷は、時刻Ｔ３に信号ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）がＬレベルになることで、第２の保持部へ転送される。ここまでの動作を、複数の行の画素に対して同時に行うことで、面内同期型電子シャッタを実現できる。
【０１３９】
本参考例において、時刻Ｔ３に、信号ＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）がＨレベルになり、第３の転送部の、電子に対するポテンシャルが、光電変換部の電子に対するポテンシャルよりも低くなる。この結果、時刻Ｔ３までに光電変換部が保持していた電荷と、時刻Ｔ３以降に発生した電荷は、第３の転送部を介して電源に排出される。
【０１４０】
時刻Ｔ４から始まる動作では、ｎ行目からｎ＋２行目の画素が、垂直走査部４によって順次選択され、それぞれの画素から信号が読み出される。
【０１４１】
本参考例においても、ノイズ成分を低減するために、１つの画素につき２回のサンプルホールドを行う。本参考例においては、実施例１と同様に、光電変換で得た電荷に基づく信号を先にサンプルホールドする。
【０１４２】
時刻Ｔ１８から時刻Ｔ１９にかけて、信号ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）および信号ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）をＨレベルにすることで、光電変換部、第１の保持部、および第２の保持部に保持された電荷をリセットする。時刻Ｔ１９から次の露光期間が始まる。
【０１４３】
図１４に示した動作においては、各行の画素から信号を読み出す期間を除いて信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）がＨレベルとなっているが、信号ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）がＨレベルとなる前に、信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）をパルス状にＨレベルにしてもよい。
【０１４４】
上述した動作を行えば、フォトダイオードが蓄積できるよりも多くの電荷がフォトダイオードで発生しても、蓄積時間の開始と終了とを好適に規定することができる。
【０１４５】
図１５は、本実施例に係る垂直走査部の一部の構成を示す図である。特に、ｎ行目の画素に対する出力部分を示している。
【０１４６】
ｎ行目の画素に対応する出力部分では、５個の並列に設けられたＡＮＤ回路を備え、そのそれぞれに対してバッファ回路が設けられている。バッファ回路は、例えばインバータ回路である。
【０１４７】
図１５において、信号Ｒｏｗ＿Ｓｅｌｅｃｔ（ｎ）は、不図示のシフトレジスタやデコーダの、画素の配列のｎ行目に対応する出力である。信号Ｒｏｗ＿Ｓｅｌｅｃｔ（ｎ）は、５個のＡＮＤ回路の一方の入力に共通に入力される。
【０１４８】
５個のＡＮＤ回路の他方の入力には、入力に信号ＲＥＳ＿ＣＯＭＭＯＮ、ＳＥＬ＿ＣＯＭＭＯＮ、ＴＸ１＿ＣＯＭＭＯＮ、ＴＸ２＿ＣＯＭＭＯＮ、およびＴＸ３＿ＣＯＭＭＯＮのいずれかが与えられ、信号Ｒｏｗ＿Ｓｅｌｅｃｔ（ｎ）との論理積が、それぞれの出力として現れる。
【０１４９】
信号ＲＥＳ＿ＣＯＭＭＯＮ、ＳＥＬ＿ＣＯＭＭＯＮ、ＴＸ１＿ＣＯＭＭＯＮ、およびＴＸ２＿ＣＯＭＭＯＮが与えられるＡＮＤ回路の後段に設けられた各バッファ回路は、ＨレベルかＬレベルの出力を出せるように構成されている。例えば、信号ＲＥＳ＿ＣＯＭＭＯＮが与えられるＡＮＤ回路に着目すると、信号Ｒｏｗ＿Ｓｅｌｅｃｔ（ｎ）と、ＲＥＳ＿ＣＯＭＭＯＮとの論理積が１であれば、バッファの出力は、電源Ｖ＿ＲＥＳ＿Ｈｉに対応し、信号ＰＲＥＳ（ｎ）がＨレベルになる。一方、信号Ｒｏｗ＿Ｓｅｌｅｃｔ（ｎ）と、ＲＥＳ＿ＣＯＭＭＯＮとの論理積が０であれば、バッファの出力は、電源Ｖ＿ＲＥＳ＿Ｌｏに対応し、信号ＰＲＥＳ（ｎ）がＬレベルになる。
【０１５０】
信号ＰＴＸ３＿ＣＯＭＭＯＮが与えられるＡＮＤ回路の後段に設けられたバッファ回路は、Ｍレベルの信号ＰＴＸ３（ｎ）を出力できるように、バッファ回路の電源が３値を取れるように構成されている。ここでは、Ｈレベルに対応する電圧Ｖ＿ＴＸ３＿Ｈｉと、Ｍレベルに対応する電圧Ｖ＿ＴＸ３＿Ｍｉｄとを、信号Ｈｉ＿Ｅｎａｂｌｅで切り替えられるようになっている。信号／Ｈｉ＿Ｅｎａｂｌｅは、信号Ｈｉ＿Ｅｎａｂｌｅとは逆相の関係にある。
【０１５１】
上記のように構成することで、Ｍレベルの信号を撮像領域の画素に供給することができる。
【０１５２】
図１５に示した構成を単位として、この単位が、撮像領域の各行に対応して設けられ、これらに対して、信号ＰＲＥＳ（ｎ）〜ＰＲＥＳ（ｎ＋２）、ＰＳＥＬ（ｎ）〜ＰＳＥＬ（ｎ＋２）、ＰＴＸ１（ｎ）〜ＰＴＸ１（ｎ＋２）、ＰＴＸ２（ｎ）〜ＰＴＸ２（ｎ＋２）、およびＰＴＸ３（ｎ）〜ＰＴＸ３（ｎ＋２）は、共通に与えられる。
【０１５３】
ここでは、信号ＰＴＸ３（ｎ）がＭレベルを取り得る場合を例に取っているが、先の実施例の動作を行う際にも、必要な信号に対しては同様の構成にすることで、Ｍレベルを出力できる。
【０１５４】
（実施例６）
本発明に係る別の実施例を説明する。
【０１５５】
本実施例に係る撮像システムの概略を、図１６を用いて説明する。
【０１５６】
撮像システム８００は、例えば、光学部８１０、撮像装置１０００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、および再生・表示部８７０を含む。撮像装置１０００は、先述の各実施例で説明した光電変換装置が用いられる。ここでは、図１に示した制御部３が、撮像装置ではなく、タイミング制御回路部８５０に含まれる場合を例示している。
【０１５７】
レンズなどの光学系である光学部は８１０、被写体からの光を撮像装置１０００の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。撮像装置１０００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。
【０１５８】
撮像装置１０００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像が再生・表示させる。記録通信部は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
【０１５９】
システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、および再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。このほか、システムコントロール回路部８６０は、先の実施例における、動作モードの切り替えや実施例５におけるデジタルセレクタの出力の切り替えを行う。
【０１６０】
タイミング制御回路部８５０は、制御部であるシステムコントロール回路部８６０による制御に基づいて撮像装置１０００および映像信号処理回路部８３０の駆動タイミングを制御する。
【０１６１】
映像信号処理回路部８３０は、先述の各実施例で説明した補正係数を保持し、撮像装置１０００から出力された信号に対して補正処理を行う。
【０１６２】
撮像システムは、さらに光量検知用のセンサを備えてもよい。先述したように、光量検知用のセンサで検出した光量によって、システムコントロール回路部８６０が光電変換装置の動作を切り替えることができる。
【０１６３】
以上で説明した各実施例は、本発明を説明するための例示的なものであって、本発明の技術的思想を逸脱しない範囲で様々に変更あるいは組み合わせることが可能である。
【０１６４】
（その他）
上記の各実施例は、本発明を説明するための例示的なものに過ぎず、本発明の思想を逸脱しない範囲で構成を変えたり、他の実施例と組み合わせたりすることができる。
【図１】
0006012195.tif 000002
【図２】
0006012195.tif 000003
【図３】
0006012195.tif 000004
【図４】
0006012195.tif 000005
【図５】
0006012195.tif 000006
【図６】
0006012195.tif 000007
【図７】
0006012195.tif 000008
【図８】
0006012195.tif 000009
【図９】
0006012195.tif 000010
【図１０】
0006012195.tif 000011
【図１１】
0006012195.tif 000012
【図１２】
0006012195.tif 000013
【図１３】
0006012195.tif 000014
【図１４】
0006012195.tif 000015
【図１５】
0006012195.tif 000016
【図１６】
0006012195.tif 000017