(57)【特許請求の範囲】
【請求項１】
画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理装置であって、
複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの１パルスの時間内で複数段階に遅延する遅延信号群を生成する遅延信号群生成部と、
前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを前記遅延信号群から生成するクロック調整部と、
前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したＰＷＭ信号を前記遅延信号群から生成するＰＷＭ処理部と、
を有することを特徴とする信号処理装置。
【請求項２】
前記クロック調整部は、前記遅延信号群の中から前記変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成し、
前記ＰＷＭ処理部は、前記遅延信号群の中から前記ＰＷＭ信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該ＰＷＭ信号を生成する、
ことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記遅延信号群生成部は、前記遅延信号群の何段が前記クロックの１周期に相当するかにより前記遅延信号群の１段あたりの遅延時間を示す遅延量データを生成し、前記遅延信号群と共に前記クロック調整部と前記ＰＷＭ処理部とに供給し、
前記クロック調整部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記変調同期クロックを生成し、
前記ＰＷＭ処理部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記ＰＷＭ信号を生成する、
ことを特徴とする請求項１−２のいずれか一項に記載の信号処理装置。
【請求項４】
前記ＰＷＭ処理部は、前記変調同期クロックに同期させた状態の前記画像データを参照して前記ＰＷＭ信号を生成する、
ことを特徴とする請求項１−３のいずれか一項に記載の信号処理装置。
【請求項５】
前記遅延信号群生成部は、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する、
ことを特徴とする請求項１−４のいずれか一項に記載の信号処理装置。
【請求項６】
画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理方法であって、
複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの１パルスの時間内で複数段階に遅延する遅延信号群を遅延信号群生成部により生成する遅延信号群生成ステップと、
前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックをクロック調整部が前記遅延信号群から生成するクロック調整ステップと、
前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したＰＷＭ信号をＰＷＭ処理部が前記遅延信号群から生成するＰＷＭ処理ステップと、
を有することを特徴とする信号処理方法。
【請求項７】
前記クロック調整ステップは、前記遅延信号群の中から前記変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成し、
前記ＰＷＭ処理ステップは、前記遅延信号群の中から前記ＰＷＭ信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該ＰＷＭ信号を生成する、
ことを特徴とする請求項６記載の信号処理方法。
【請求項８】
前記遅延信号群生成ステップは、前記遅延信号群の何段が前記クロックの１周期に相当するかにより前記遅延信号群の１段あたりの遅延時間を示す遅延量データを生成し、前記遅延信号群と共に前記クロック調整部と前記ＰＷＭ処理部とに供給し、
前記クロック調整ステップは、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記変調同期クロックを生成し、
前記ＰＷＭ処理ステップは、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記ＰＷＭ信号を生成する、
ことを特徴とする請求項６−７のいずれか一項に記載の信号処理方法。
【請求項９】
前記ＰＷＭ処理ステップは、前記変調同期クロックに同期させた状態の前記画像データを参照して前記ＰＷＭ信号を生成する、
ことを特徴とする請求項６−８のいずれか一項に記載の信号処理方法。
【請求項１０】
前記遅延信号群生成ステップは、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する、
ことを特徴とする請求項６−９のいずれか一項に記載の信号処理方法。
【請求項１１】
請求項１乃至請求項５のいずれか一項に記載の信号処理装置と、
前記信号処理装置により生成されるＰＷＭ信号を用いて画像を形成する画像形成部と、
を有することを特徴とする画像形成装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック１パルス未満の精度で信号処理を行う信号処理装置及び信号処理方法並びに画像形成装置において、クロックを遅延素子群で遅延させた遅延信号群を用いてクロック１パルス未満の精度で信号処理や画像形成を行う技術に関する。
【背景技術】
【０００２】
画像形成装置として、画像データに応じた主走査方向の１ライン又は数ラインの画像形成を行うと共に、この主走査方向のライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行うものが知られている。
【０００３】
この画像データに応じた主走査方向の画像形成は、形成する画素の基準となるクロック、「画素クロック」あるいは「ドットクロック」と呼ばれるクロックを基準として位置決めがなされている。
【０００４】
その一例として、電子写真方式の画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、これと並行して、副走査方向に回転する像担持体上に、前記レーザビームによって画像を形成している。この場合に、上述したクロックを基準にして、レーザビームを画像データで変調するようにしている。
【０００５】
この際に、クロックを遅延素子群で多段に遅延させた遅延信号群を生成し、この遅延信号群の中の所望のタイミングの遅延信号のパルスを選択して、クロック１パルス未満の精度でＰＷＭ処理などの信号処理を行う技術が存在している。
【０００６】
図６は、この種の１クロックパルス未満の精度でＰＷＭ処理を行う信号処理回路１を、画像形成装置に適用した具体例を示している。
また、信号処理回路１の動作を図７のフローチャートに示している。また、信号処理回路１により処理される各種信号の状態をタイムチャートとして図８に示している。
【０００７】
ここでは、本来予定しているサイズの画像を形成するのに適した周波数の基準クロック（基準ＣＬＫ）が、クロック生成部５で生成される（図７中のステップＳ１１）。すなわち、基準クロック（基準ＣＬＫ）を画素クロックとして用いて生成したＰＷＭ信号で所定数のドットを配置することで、本来予定しているサイズの画像を形成することが可能になる。
【０００８】
ここで、用紙の表裏に形成する画像サイズの調整、あるいは、各種歪補正のための画像の部分変倍などのため、クロック周波数を数％調整する必要が生じることがある。また、用紙上での画像の位置調整のために、クロックの位相を調整する必要が生じる場合がある。
【０００９】
ここでは、周波数変調部１０において、基準クロックの周波数を微調整（変更）した変調クロックを生成する。この場合、遅延素子群１２において基準クロックの位相を細かく遅延させた遅延信号群を生成する（図７中のステップＳ１４）。例えば、遅延素子群１２で基準クロックの１周期のパルスを１／１００段階程度に遅延させた遅延信号群を生成しておく。この遅延信号群の中の適した遅延信号を選択部１６で選択することで、±１％の単位で基準クロックの周波数を変更した状態の変調クロックを生成することができる。
【００１０】
なお、遅延量測定部１３では、基準クロック１周期が遅延信号群の何段分の遅延時間と一致するかにより、遅延信号群の１段あたりの遅延時間を測定することができる（図７中のステップＳ１５）。この場合、基準クロックは水晶発振の精度で正確であるため、遅延信号群の遅延時間が温度や時間で変化したとしても、遅延時間を把握できる。
【００１１】
そして、基準クロックをどの程度変化させるかを示す周波数変調係数データが外部から与えられ（図７中のステップＳ１２）、遅延量測定部１３で測定された遅延信号群１段あたりの遅延時間を参照し、基準クロックを所望の周波数に変更するのに必要な遅延信号の段数をタイミング演算部１４が演算する（図７中のステップＳ１６）。その演算結果に基づいて選択部１６が遅延信号群の中から最適な遅延信号のパルスを選択して、変調クロックとして出力する（図７中のステップＳ１７）。
【００１２】
これにより、例えば、周波数５０ＭＨｚの基準クロックに対して、周波数変調係数データとして周波数を４％アップさせる指示が与えられたとする。この場合、遅延信号群の中から選択する遅延信号の段数を刻々と変化させることで、所望の４％アップの５２ＭＨｚの変調クロックが生成される。
【００１３】
なお、ここで「変調」とは、通信における変調（搬送波に情報を乗じること）を意味しておらず、クロックの周波数を変更することを意味している。また、ここでは、遅延信号群の中から適した遅延信号を選択して変調クロックを生成しているため、正確に５２ＭＨｚの変調クロックを得ることは難しく、周波数が上下に変動し、最終的に平均して５２ＭＨｚとなっている。
【００１４】
そして、変調クロックは次段の同期部２０に入力される。この同期部２０は、上述した周波数変調部１０と同等な回路構成になっている。ここでは、変調クロックについてパルスの位相や位置を外部からのデータに応じて変更した同期クロックを生成する。
【００１５】
この場合、遅延素子群２２において変調クロックの位相を細かく遅延させた遅延信号群を生成する（図７中のステップＳ１８）。例えば、遅延素子群２２で基準クロックの１周期のパルスを１／１００段階程度に遅延させた遅延信号群を生成しておく。この遅延信号群の中の適した遅延信号を選択部２６で選択することで、±１％の単位で変調クロックの位相を変更し、所定の位相に同期した状態の同期クロックを生成することができる。なお、ここでは、外部から入力されるセンサデータや位相データに対して同期した状態になるように、同期クロックを生成する。
【００１６】
この同期部２０においては、上述した周波数変調部１０と同様の動作により、基準クロックをどの位相に合致させるかを示すセンサデータや位相データが外部から与えられ（図７中のステップＳ１２）、遅延量測定部２３で測定（図７中のステップＳ１９）された遅延信号群１段あたりの遅延時間を参照し、変調クロックを所望の位相に同期させるのに必要な遅延信号の段数をタイミング演算部２４が演算する（図７中のステップＳ２０）。その演算結果に基づいて選択部２６が遅延信号群の中から最適な遅延信号のパルスを選択して、同期クロックとして出力する（図７中のステップＳ２１）。
【００１７】
そして、同期クロックは次段のＰＷＭ処理部３０に入力される。このＰＷＭ処理部３０は、上述した周波数変調部１０や同期部２０と同等な回路構成になっている。ここでは、同期クロックに対して、画像データの値に応じたパルス幅のＰＷＭ信号をを生成する。
【００１８】
この場合、遅延素子群３２において同期クロックの位相を細かく遅延させた遅延信号群を生成する（図７中のステップＳ２２）。例えば、遅延素子群３２で基準クロックの１周期のパルスを１／１００段階程度に遅延させた遅延信号群を生成しておく。この遅延信号群の中の適した遅延信号を選択部３６で選択することで、±１％の単位で立ち上がりや立ち下がりを選択した状態のＰＷＭ信号を生成することができる。なお、ここでは、外部から入力（図７中のステップＳ１３）される画像データの値に対応するパルス幅になるように、ＰＷＭ信号を生成する。
【００１９】
このＰＷＭ処理部３０においては、上述した周波数変調部１０や同期部２０などと同様の動作により、遅延量測定部３３で測定（図７中のステップＳ２３）された遅延信号群１段あたりの遅延時間と画像データの値とを参照し、所望のパルス幅のＰＷＭ信号を生成するのに必要なエッジ（立ち上がりや立ち下がり）を有する遅延信号の段数を、タイミング演算部２４が演算する（図７中のステップＳ２４）。そして、その演算結果に基づいて選択部２６が遅延信号群の中から最適な遅延信号のパルスを、パルス生成部３６が選択してＰＷＭ信号を生成する（図７中のステップＳ２５）。
【００２０】
なお、パルス生成部３６で生成するＰＷＭ信号のパルス幅に応じて、遅延素子群３２の入力部に分周部３１を設けて、同期クロックを分周している。また、タイミング演算部３４での演算時に画像データのタイミングを同期クロックに合致させるため、同期部３５で画像データを同期クロックに同期させるようにしている。
【００２１】
図８において、基準クロック（ａ０）から遅延信号群（ａ１）を生成し、所望の遅延信号を選択して変調クロック（ａ２）を生成している。ここで、基準クロックは遅延信号の８パルス相当であり、変調クロックは遅延信号の７パルス相当である。また、変調クロック（ａ２）から遅延信号群（ｂ１）を生成し、所望の遅延信号を選択して同期クロック（ｂ２）を生成している。そして、同期クロック（ｂ２）から遅延信号群（ｃ１）を生成し、所望の遅延信号を選択してＰＷＭ信号（ｃ２）を生成している。ここで、ＰＷＭ信号（ｃ２）としては、画素値＝７０％、位置＝右寄せ、画素値＝３０％、位置＝左寄せ、を３回繰り返した様子を示している。
【００２２】
なお、クロックの同期や画像データとの関連については、たとえば、以下の特許文献などにも記載されている。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００１−２２１９６５号公報
【特許文献２】特開２０１０−１９４７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
以上の図６〜図８で説明したものでは、用紙表裏画像サイズの調整や画像部分変倍などに対応してクロック周波数を調整すると共に、用紙上での画像の位置調整のためにクロックの位相を調整することが可能になる。
【００２５】
しかし、以上の図８に示したタイムチャートは理想的な状態であり、現実では異なる状態（例えば、図９に示すタイムチャート）になることがある。
図９において、基準クロック（ａ０）から遅延信号群（ａ１）を生成し、所望の遅延信号を選択して変調クロック（ａ２）を生成している。
【００２６】
ここで、基準クロックは遅延信号の８パルス相当であり、変調クロックは遅延信号の７パルス相当にすることを目的としている。
しかし、遅延信号群から所望の遅延信号を選択して変調クロックを生成する際に、基準クロックの１パルス内で変調クロックの立ち上がり又は立ち下がりは１回しか変化することができない。このため、図９の例では、８パルス、７パルス、６パルスのように選択パルス数が変動し、平均値で７パルスになっている。
【００２７】
また、変調クロック（ａ２）から遅延信号群（ｂ１）を生成し、所望の遅延信号を選択して同期クロック（ｂ２）を生成している。そして、同期クロック（ｂ２）から遅延信号群（ｃ１）を生成し、所望の遅延信号を選択してＰＷＭ信号（ｃ２）を生成している。
【００２８】
なお、図９において、遅延信号群（ａ１）、遅延信号群（ｂ１）、遅延信号群（ｃ１）は、それぞれ独立して生成された遅延信号群である。このため、模式的に示した図９ではパルスが一致しているかのように見えるが、実際にはそれぞれが独立した誤差成分を含んでいる。
【００２９】
ここで、ＰＷＭ信号（ｃ２）としては、画素値＝７０％、位置＝右寄せ、画素値＝３０％、位置＝左寄せ、を３回繰り返した様子を示している。
ここで、ＰＷＭ信号のｄ１１の部分において、右寄せしている画素値＝７０％の部分に空白部分が発生している。これは、画素値＝７０％の場合に、１クロックが７パルスであると仮定して、開始を右に２パルス移動させている。しかし、実際には１クロックが８パルスであったため、右端部に１パルス分の空白が生じたためである。
【００３０】
一方、ＰＷＭ信号のｄ１２の部分において、右寄せしている画素値＝７０％の部分が、当初予定よりも小さくなる現象が発生している。これは、画素値＝７０％の場合に、１クロックが７パルスであると仮定して、開始を右に２パルス移動させている。しかし、実際には１クロックが６パルスであったため、右端部の１パルス分が欠落してしまったためである。このように、周波数変調や同期処理やＰＷＭ処理を経ることで、同じ画像データに基づくＰＷＭ信号が同じパルス幅にならないという問題が発生する。この場合、画質劣化となって現れてくる。
【００３１】
また、図６や図７から明らかなように、装置全体では、遅延素子群を３段直列にした状態で各遅延信号群を生成している。このため、各遅延素子群で発生した遅延ばらつきが累積することになる。
【００３２】
なお、遅延ばらつきが完全にランダムで相関が存在しないものであれば３段分の加算（３倍）とはならない場合もあるが、同様な遅延素子群を同様な環境で使用しているため、同じ方向の遅延ばらつきが累積されて、実際に大きな遅延ばらつきとなることが予想される。
【００３３】
ここで、基準クロックからの変調クロックの生成、変調クロックからの同期クロックの生成、同期クロックからのＰＷＭ信号の生成では、それぞれ元になる周波数や位相が異なるため、遅延素子群を別々に設ける必要があり、１つの遅延素子群にまとめることはできない。
【００３４】
すなわち、クロックの周波数変調、クロックの同期、ＰＷＭ処理の各処理の段階で、クロックを遅延素子群で遅延させた遅延信号群を用いてクロック１パルス未満の精度で信号処理を行う場合、遅延素子の遅延ばらつきが累積されて誤差が大きくなる問題がある。そして、この遅延ばらつきにより、最終的にはＰＷＭ信号のパルス幅（画像形成装置であれば濃度）が変化して画質劣化が生じる。
【００３５】
また、各機能毎に遅延素子群を必要とするため、回路規模が大きくなる問題もある。これは、高解像度に対応するために遅延時間を細かく設定した場合、各遅延素子群の回路規模が大きくなるため、極めて重要な問題になる。
【００３６】
なお、以上は画像形成装置の画像濃度を具体例に説明してきたが、画像濃度は信号処理装置における信号値と読み替えることが可能である。
そして、以上のような問題について、以上の特許文献のいずれによっても対処することはできないし、課題としても考慮されていなかった。
【００３７】
本発明は、上記の課題を解決するためになされたものであって、その目的は、クロックを遅延素子群で遅延させた遅延信号群を用いてクロック１パルス未満の精度で信号処理や画像形成を行う際に、遅延ばらつきの累積などに起因する信号劣化を生じることがない信号処理装置及び信号処理方法並びに画像形成装置を実現することにある。
【課題を解決するための手段】
【００３８】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
（１）画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理装置であって、複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの１パルスの時間内で複数段階に遅延する遅延信号群を生成する遅延信号群生成部と、前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを前記遅延信号群から生成するクロック調整部と、前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したＰＷＭ信号を前記遅延信号群から生成するＰＷＭ処理部と、を有する。
【００３９】
（２）上記（１）において、前記クロック調整部は、前記遅延信号群の中から前記変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成し、前記ＰＷＭ処理部は、前記遅延信号群の中から前記ＰＷＭ信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該ＰＷＭ信号を生成する。
【００４０】
（３）上記（１）−（２）において、前記遅延信号群生成部は、前記遅延信号群の何段が前記クロックの１周期に相当するかにより前記遅延信号群の１段あたりの遅延時間を示す遅延量データを生成し、前記遅延信号群と共に前記クロック調整部と前記ＰＷＭ処理部とに供給し、前記クロック調整部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記変調同期クロックを生成し、前記ＰＷＭ処理部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記ＰＷＭ信号を生成する。
【００４１】
（４）上記（１）−（３）において、前記ＰＷＭ処理部は、前記変調同期クロックに同期させた状態の前記画像データを参照して前記ＰＷＭ信号を生成する。
（５）上記（１）−（４）において、前記遅延信号群生成部は、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する。
【００４２】
（６）画像形成装置は、上記（１）−（５）のいずれか一項に記載の信号処理装置と、前記信号処理装置により生成されるＰＷＭ信号を用いて画像を形成する画像形成部と、を有する。
【発明の効果】
【００４３】
本発明では、以下のような効果を得ることができる。
（１）画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する際に、複数段の遅延素子を備えた遅延素子群によりクロックを遅延させて該クロックの１パルスの時間内で複数段階に遅延する遅延信号群を生成し、クロックを所定位相に合致させる位相データとクロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを遅延信号群から生成し、位相データと周波数変調係数データと変調同期クロックと画像データとを参照して、画像データの値に応じたパルス幅を有すると共に所定位相に同期しつつ所定周波数に合致したＰＷＭ信号を遅延信号群から生成している。
【００４４】
すなわち、変調同期クロックの生成とＰＷＭ信号の生成とに、同一の遅延素子群から得られた同一の遅延信号群を使用しているため、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
【００４５】
（２）上記（１）において、クロック調整部は、遅延信号群の中から変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成しているため、遅延ばらつきなどに影響されることなく、必要な周波数と必要な位相を満たす変調同期クロックを生成することができる。そして、ＰＷＭ処理部は、遅延信号群の中からＰＷＭ信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該ＰＷＭ信号を生成しているため、遅延ばらつきなどに影響されることなく、要求されるパルス幅のＰＷＭ信号を生成することができる。
【００４６】
（３）上記（１）−（２）において、遅延信号群の１段あたりの遅延時間を示す遅延量データを更に参照して、変調同期クロックとＰＷＭ信号を生成するため、遅延信号群の遅延時間が変動したとしても、この遅延時間の変動に対処して、所望の変調同期クロックと所望のＰＷＭ信号とを生成することが可能になる。
【００４７】
（４）上記（１）−（３）において、変調同期クロックに同期させた状態の画像データを参照してＰＷＭ信号を生成するため、ＰＷＭ処理部では変調同期クロックから生成された遅延信号群を用いずに、基準クロックから生成された遅延信号群を用いて、変調同期クロックに同期した状態のＰＷＭ信号を生成することが可能になる。すなわち、変調同期クロックの生成とＰＷＭ信号の生成とに、同一の遅延素子群から得られた同一の遅延信号群を使用することが可能になり、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
【００４８】
（５）上記（１）−（４）において、遅延信号群生成部は、クロックを分周してから複数段の遅延素子を備えた遅延素子群により遅延させて遅延信号群を生成し、この遅延信号群の中から立ち上がりと立ち下がりとに合致する遅延信号を選択して変調同期クロックやＰＷＭ信号を生成しているため、遅延ばらつきなどに影響されることなく、適切な変調同期クロックやＰＷＭ信号を生成することが可能になる。
【００４９】
（６）画像形成装置は、上記（１）−（５）のいずれか一項に記載の信号処理装置と、信号処理装置により生成されるＰＷＭ信号を用いて画像を形成する画像形成部とを有することで、同一の遅延素子群から得られた同一の遅延信号群を使用して変調同期クロックとＰＷＭ信号を生成するため、遅延信号に含まれる遅延ばらつきの累積などに起因する画質劣化を生じることなく画像形成が可能になる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態の主要部の構成を示す構成図である。
【図２】本発明の実施形態の主要部の構成を示す構成図である。
【図３】本発明の実施形態を画像形成装置に適用した場合の構成を示す構成図である。
【図４】本発明の実施形態の動作を説明するフローチャートである。
【図５】本発明の実施形態の画像形成装置の動作状態を説明するタイムチャートである。
【図６】従来の画像形成装置の信号処理の様子を示す構成図である。
【図７】従来の画像形成装置の信号処理の様子を示すフローチャートである。
【図８】従来の画像形成装置の信号処理の様子を示すタイムチャートである。
【図９】従来の画像形成装置の信号処理の様子を示すタイムチャートである。
【発明を実施するための形態】
【００５１】
以下、図面を参照して本発明の信号処理装置及び信号処理方法並びに画像形成装置を実施するための形態（実施形態）を詳細に説明する。なお、ここでは、２値の出力により画像を形成する画像形成装置に用いられる信号処理装置１００を具体例にする。
【００５２】
〔信号処理装置、画像形成装置の構成〕
ここで、図１と図２に基づいて、画像形成に使用可能な信号処理装置１００の構成を詳細に説明する。ここで、図１で機能ブロックとして示した各部を、図２では可能な範囲で具体的回路で示している。但し、本実施形態は、この図２の具体的構成に限定されるものではない。また、図３に基づいて、信号処理装置１００を用いた画像形成装置の構成を説明する。
【００５３】
なお、信号処理装置１００として既知であって、本実施形態の特徴的な動作や制御に直接に関係しない一般的な部分についての説明は省略してある。
図１に示す信号処理装置１００は、制御部１０１、クロック生成部１０５、遅延信号群生成部１１０、クロック調整部１２０、ＰＷＭ処理部１３０、を有して構成される。
【００５４】
また、この信号処理装置１００には、各画素の値を示す画像データと、基準クロックを所定周波数に変更するための周波数変調係数データと、基準クロックを所定位相に合致させるための位相データ（図１中のセンサデータと位相調整データ）と、が外部又は制御部１０１経由で入力されている。
【００５５】
ここで、制御部１０１は信号処理装置１００の各部を制御する。また、信号処理装置１００を画像形成装置に適用した場合には、画像形成装置における制御部と兼用することも可能である。
【００５６】
クロック生成部１０５は、信号処理装置１００での基準となる基準クロックを生成して各部に供給する。なお、この実施形態において、単にクロックと言った場合には基準クロックを意味する。
【００５７】
遅延信号群生成部１１０は、複数段の遅延素子を備えた遅延素子群１１２により、クロックを遅延させて該クロックの１パルスの時間内で複数段階に遅延する遅延信号群を生成する。また、この遅延信号群生成部１１０では、基準クロックを分周部１１１で分周してから遅延素子群１１２に供給している。また、遅延量測定部１１３は、遅延信号群の何段が基準クロックの１周期に相当するかにより遅延信号群の１段あたりの遅延時間を示す遅延量データを生成する。ここで、基準クロックは水晶発振精度で正確であるため、遅延信号群の何段が基準クロックの１周期に相当するかにより、遅延信号群の１段あたりの遅延時間を正確に算出することができる。
【００５８】
そして、遅延信号群生成部１１０は、遅延信号群と遅延量データとを、クロック調整部１２０とＰＷＭ処理部１３０とに供給する。すなわち、クロック調整部１２０とＰＷＭ処理部１３０とは、同一の遅延素子群１１２から得られた同一の遅延信号群を使用しており、並列処理する構成になっている。
【００５９】
クロック調整部１２０は、位相データ（図１中のセンサデータと位相調整データ）と、周波数変調係数データと、遅延量データと、基準クロックとを参照して、周波数と同期状態とが調整された変調同期クロックの立ち上がりと立ち下がりとを遅延信号群から選択して、変調同期クロックを生成する。
【００６０】
この際、タイミング演算部１２２は、位相データと周波数変調係数データと遅延量データと基準クロックとを参照して、変調同期クロックの立ち上がりと立ち下がりと決定して、タイミング信号としてパルス生成部１２３に供給する。パルス生成部１２３は、タイミング演算部１２２から供給されたタイミング信号に基づいて、遅延信号群の中から変調同期クロックの立ち上がりと立ち下がりとを選択し、変調同期クロックを生成する。
【００６１】
なお、クロック調整部１２０が生成した変調同期クロックは、ＰＷＭ処理部１３０に供給される共に、図３に示す画像形成装置における画像データ記憶部２００や画像処理部３００に供給される。
【００６２】
また、クロック調整部１２０が生成する変調同期クロックとは、従来の信号処理装置において、周波数変調部で基準クロックから生成される周波数変調クロックが、同期部において所定の同期状態にされた同期クロックと同様のものである。
【００６３】
ＰＷＭ処理部１３０は、位相データと、周波数変調係数データと、遅延量データと、基準クロックと、変調同期クロックと、画像データとを参照して、画像データの値に応じたパルス幅を有すると共に所定位相に同期しつつ所定周波数に合致したＰＷＭ信号を、該ＰＷＭ信号の立ち上がりと立ち下がりとを遅延信号群から選択して生成する。
【００６４】
この際、タイミング演算部１３２は、位相データと周波数変調係数データと遅延量データと基準クロックと画像データとを参照して、ＰＷＭ信号の立ち上がりと立ち下がりと決定して、タイミング信号としてパルス生成部１３３に供給する。パルス生成部１３３は、タイミング演算部１３２から供給されたタイミング信号に基づいて、遅延信号群の中からＰＷＭ信号の立ち上がりと立ち下がりとを選択し、ＰＷＭ信号を生成する。
【００６５】
なお、図３に示すように、画像データ記憶部２００や画像処理部３００における画像データの処理は変調同期クロックに基づいている。一方、この実施形態のＰＷＭ処理部１３０は、基準クロックで動作すると共に、遅延信号群も従来とは異なり変調同期クロックとは独立している。そこで、変調同期クロックのタイミング合わせて動作する同期部１３１において同期をとりつつ外部からの画像データをタイミング演算部１３２に読み込むようにしている。
【００６６】
なお、ＰＷＭ処理部１３０が生成したＰＷＭ信号は、図３に示すように、画像形成装置の画像形成部５００に供給されて、画像形成が実行される。
また、以上の構成において、クロック調整部１２０のパルス生成部１２３は、タイミング演算部１２２から供給されたタイミング信号に基づいて、セレクタ１２３ａで遅延信号群の中から変調同期クロックの立ち上がりを選択し、セレクタ１２３ｂで遅延信号群の中から変調同期クロックの立ち下がりを選択する。そして、選択された変調同期クロックの立ち上がりと立ち下がりとに基づいて、ＥｘＯＲ回路１２３ｃで変調同期クロックのパルスを生成する。
【００６７】
更に、以上の構成において、ＰＷＭ処理部１３０のパルス生成部１３３は、タイミング演算部１３２から供給されたタイミング信号に基づいて、セレクタ１３３ａで遅延信号群の中からＰＷＭ信号の立ち上がりを選択し、セレクタ１３３ｂで遅延信号群の中からＰＷＭ信号の立ち下がりを選択する。そして、選択されたＰＷＭ信号の立ち上がりと立ち下がりとに基づいて、ＥｘＯＲ回路１３３ｃでＰＷＭ信号のパルスを生成する。
【００６８】
〔信号処理装置及び画像形成装置の動作、信号処理方法の手順〕
以下、図４のフローチャート、図５のタイムチャートを参照して、信号処理装置１００の動作、及びこの信号処理装置１００を備える画像形成装置の動作を説明する。
【００６９】
ここでは、本来予定しているサイズの画像を形成するのに適した周波数の基準クロック（基準ＣＬＫ（図５中の（ａ０）））が、クロック生成部１０５で生成される（図４中のステップＳ１０１）。すなわち、基準クロック（基準ＣＬＫ）を画素クロックとして用いて生成したＰＷＭ信号で所定数のドットを配置することで、本来予定しているサイズの画像を形成することが可能になる。
【００７０】
ここで、用紙の表裏に形成する画像サイズの調整、あるいは、各種歪補正のための画像の部分変倍などのため、クロック周波数を数％調整する必要が生じることがある。そこで、クロック周波数を変更するため、周波数変調係数が制御部１０１を介して供給されている（図４中のステップＳ１０２）。また、用紙上での画像の位置調整のために、クロックの位相を調整する必要が生じる場合がある。そこで、クロックの位相を調整する位相データとして、センサデータや位相調整データが制御部１０１を介して供給されている（図４中のステップＳ１０２）。また、図３の画像処理部３００等から信号処理装置１００に画像データが供給される（図４中のステップＳ１０３）。
【００７１】
遅延信号群生成部１１０は、クロック生成部１０５からの基準クロック（図５中の（ａ０））を分周部１１１で２分周した分周基準クロック（図５中の（ａ１））用いて、遅延素子群１１２において分周基準クロックの位相を細かく遅延させた遅延信号群（図５中の（ａ２））を生成する（図４中のステップＳ１０４）。例えば、必要とされる精度に応じて、遅延素子群１１２で分周基準クロックの１周期のパルスを１／１００段階程度に遅延させた遅延信号群を生成する。ここで、必要とされる精度としては、変調同期クロックとしての周波数や位相の調整の程度や、ＰＷＭ信号のパルス幅の調整段階などに応じて決定される。
【００７２】
これと並行して、遅延量測定部１１３は、遅延信号群の何段が基準クロックの１周期に相当するかにより、遅延信号群の１段あたりの遅延時間を示す遅延量データを生成する（図４中のステップＳ１０５）。そして、遅延信号群生成部１１０は、遅延信号群と遅延量データとを、クロック調整部１２０とＰＷＭ処理部１３０とに供給する。
【００７３】
クロック調整部１２０において、タイミング演算部１２２は、位相データ（図１中のセンサデータと位相調整データ）と、周波数変調係数データと、遅延量データと、基準クロックとを参照して、周波数変調係数データに基づいて調整された周波数であって位相データに基づいて位相が調整された状態の変調同期クロックを生成するための立ち上がりタイミングと立ち下がりタイミングとを決定して、タイミング信号としてパルス生成部１２３に供給する（図４中のステップＳ１０６）。
【００７４】
また、クロック調整部１２０において、パルス生成部１２３は、タイミング演算部１２２から供給されたタイミング信号に基づいて、遅延信号群（図５中の（ａ２））の中から変調同期クロックの立ち上がりと立ち下がりとを選択し、周波数変調係数データに基づいて調整された周波数であって位相データに基づいて位相が調整された状態の変調同期クロック（図５中の（ｂ））を生成する（図４中のステップＳ１０７）。
【００７５】
ＰＷＭ処理部１３０において、タイミング演算部１３２は、位相データ（図１中のセンサデータと位相調整データ）と、周波数変調係数データと、遅延量データと、基準クロックと、画像データとを参照して、変調同期クロックに周波数や位相が合致した状態であって画像データの信号値に対応した状態のＰＷＭ信号を生成するための立ち上がりタイミングと立ち下がりタイミングとを決定して、タイミング信号としてパルス生成部１３３に供給する（図４中のステップＳ１０８）。なお、図３で示したように画像データは変調同期クロックに同期して画像処理部３００から読み出されているため、同期部１３１において変調同期クロックで画像データの同期をとり、この画像データをタイミング演算部１３２に読み込む。
【００７６】
このように同期部１３１において画像データを変調同期クロックで同期させることで、クロック調整部１２０とＰＷＭ処理部１３０とは共に同じ遅延信号群を使用して基準クロックで動作しているにもかかわらず、ＰＷＭ処理部１３０側ではクロック調整部１２０からの変調同期クロックで動作しているかのような状態（疑似的なクロック載せ替え）が可能になる。
【００７７】
また、ＰＷＭ処理部１３０において、パルス生成部１３３は、タイミング演算部１３２から供給されたタイミング信号に基づいて、遅延信号群（図５中の（ａ２））の中からＰＷＭ信号の立ち上がりと立ち下がりとを選択し、画像データの値に応じたパルス幅を有すると共に所定位相に同期しつつ所定周波数に合致したＰＷＭ信号（図５中の（ｃ））を生成する（図４中のステップＳ１０９）。ここで、ＰＷＭ信号（図５中の（ｃ））としては、画素値＝７０％、位置＝右寄せ、画素値＝３０％、位置＝左寄せ、を３回繰り返した様子を示している。
【００７８】
以上の動作において、クロック調整部１２０による変調同期クロックの生成（図４中のステップＳ１０７）とＰＷＭ処理部１３０によるＰＷＭ信号の生成（図４中のステップＳ１０９）とに、同一の遅延素子群から得られた同一の遅延信号群（図４中のステップＳ１０４）を並列的に使用している。このため、従来のように、各処理で遅延信号群を生成して複数段の遅延信号を直列に使用する（図７中のステップＳ１４，ステップＳ１８，ステップＳ２２を参照）といった必要がなくなる。この結果、本実施形態では、処理が簡素化できると共に、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
【００７９】
〔実施形態により得られる効果〕
以上の構成と動作において、クロック調整部１２０による変調同期クロック（図５中の（ｂ））の生成とＰＷＭ処理部１３０によるＰＷＭ信号（図５中の（ｃ））の生成とに、同一の遅延素子群から得られた同一の遅延信号群（図５中の（ａ２））を並列的に使用しているため、従来のような複数段の遅延信号を直列に使用する必要がなくなり、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
【００８０】
また、同一の遅延素子群１１２を用いて信号処理装置１００全体を駆動しているため、各機能毎に遅延素子群を必要とする従来の信号処理装置（図６参照）に比べて回路規模を大幅に削減することも可能になる。よって、本実施形態によれば、高解像度に対応することも従来より容易に行える。
【００８１】
ここで、クロック調整部１２０は、遅延信号群の中から変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成しているため、遅延ばらつきなどに影響されることなく、必要な周波数と必要な位相を満たす変調同期クロックを生成することができる。
【００８２】
また、ＰＷＭ処理部１３０は、遅延信号群の中からＰＷＭ信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該ＰＷＭ信号を生成しているため、遅延ばらつきなどに影響されることなく、要求されるパルス幅のＰＷＭ信号を生成することができる。
【００８３】
また、遅延量測定部が遅延信号群の１段あたりの遅延時間を示す遅延量データを生成し、この遅延量データを更に参照して変調同期クロックとＰＷＭ信号を生成するため、遅延信号群の遅延時間が変動したとしても、この遅延時間の変動に対処して、所望の変調同期クロックと所望のＰＷＭ信号とを生成することが可能になる。
【００８４】
また、ＰＷＭ処理部１３０ではクロック調整部１２０からの変調同期クロックに同期させた状態の画像データを参照してＰＷＭ信号を生成するため、ＰＷＭ処理部１３０では変調同期クロックから生成された遅延信号群を用いずに、基準クロックから生成された遅延信号群を用いて、クロック調整部１２０からの変調同期クロックに同期した状態のＰＷＭ信号を生成することが可能になる。すなわち、変調同期クロックの生成とＰＷＭ信号の生成とに、同一の遅延素子群から得られた同一の遅延信号群を使用することが可能になり、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
【００８５】
また、遅延信号群生成部１１０はクロックを分周してから複数段の遅延素子を備えた遅延素子群１１２により遅延させて遅延信号群を生成しており、クロック調整部１２０では遅延信号群の中から立ち上がりと立ち下がりとに合致する遅延信号を選択して変調同期クロックを生成しており、ＰＷＭ処理部１３０では遅延信号群の中から立ち上がりと立ち下がりとに合致する遅延信号を選択してＰＷＭ信号を生成しているため、遅延ばらつきなどに影響されることなく、適切な変調同期クロックやＰＷＭ信号を生成することが可能になる。
【００８６】
また、画像形成装置は、以上の信号処理装置１００と、信号処理装置により生成されるＰＷＭ信号を用いて画像を形成する画像形成部５００とを有することで、同一の遅延素子群から得られた同一の遅延信号群を使用して変調同期クロックとＰＷＭ信号を生成するため、遅延信号に含まれる遅延ばらつきの累積などに起因する画質劣化を生じることなく画像形成が可能になる。
【００８７】
〔その他の実施形態〕
以上の実施形態では、信号処理装置１００を画像形成に適用することを想定して説明してきたが、これに限定されるものではない。例えば、画像データをディジタルデータと読み替えることで、ＰＷＭ信号を用いる各種の信号処理に適用可能である。例えば、音声信号のディジタルデータからＰＷＭ信号に変換する装置に使用した場合には、遅延ばらつきの累積が無いため、高音質化に寄与することができる。
【００８８】
また、以上の実施形態において、図５（ｃ）では１クロックパルスの範囲内に１つのＰＷＭ信号を生成していたが、これに限定されるものではない。例えば、セレクタ１３３ａ，１３３ｂ，ＥｘＯＲ回路１３３ｃからなるパルス生成部１３３を２組配置し、タイミング演算部１３２で対応するタイミング信号を生成することで、１クロックパルスの範囲内に２つのＰＷＭ信号生成することが可能になる。なお、クロック調整部１２０についても同様である。
【符号の説明】
【００８９】
１００  信号処理装置
１０１  制御部
１０５  クロック生成部
１１０  遅延信号群生成部
１２０  クロック調整部
１３０  ＰＷＭ処理部
【図１】
0006007944.tif 000002
【図２】
0006007944.tif 000003
【図３】
0006007944.tif 000004
【図４】
0006007944.tif 000005
【図５】
0006007944.tif 000006
【図６】
0006007944.tif 000007
【図７】
0006007944.tif 000008
【図８】
0006007944.tif 000009
【図９】
0006007944.tif 000010