(57)【特許請求の範囲】
【請求項１】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層は、前記第７の導電層と電気的に接続され、
前記第１１の導電層は、前記第８の導電層と電気的に接続され、
前記第１１の導電層は、前記第９の導電層と電気的に接続され、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項２】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層の上面は、前記第７の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第８の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第９の導電層と接する領域を有し、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項３】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層は、前記第７の導電層と電気的に接続され、
前記第１１の導電層は、前記第８の導電層と電気的に接続され、
前記第１１の導電層は、前記第９の導電層と電気的に接続され、
前記第１１の導電層は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を有し、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項４】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層の上面は、前記第７の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第８の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第９の導電層と接する領域を有し、
前記第１１の導電層は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を有し、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項５】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層は、前記第７の導電層と電気的に接続され、
前記第１１の導電層は、前記第８の導電層と電気的に接続され、
前記第１１の導電層は、前記第９の導電層と電気的に接続され、
前記第１１の導電層は、第１の層と、前記第１の層上方の第２の層と、を有し、
前記第２の層は、Ｃｕを有し、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項６】
画素部を有し、
前記画素部は、第１乃至第３の半導体層と、第１乃至第１１の導電層と、第１の絶縁層と、を有し、
前記第１の半導体層は、第１のトランジスタのチャネル形成領域を有し、
前記第２の半導体層は、第２のトランジスタのチャネル形成領域を有し、
前記第３の半導体層は、第３のトランジスタのチャネル形成領域を有し、
前記第１の導電層は、前記第１のトランジスタのゲート電極として機能する領域を有し、
前記第２の導電層は、前記第２のトランジスタのゲート電極として機能する領域を有し、
前記第３の導電層は、前記第３のトランジスタのゲート電極として機能する領域を有し、
前記第１の絶縁層は、前記第１の半導体層と前記第１の導電層との間の領域を有し、
前記第１の絶縁層は、前記第２の半導体層と前記第２の導電層との間の領域を有し、
前記第１の絶縁層は、前記第３の半導体層と前記第３の導電層との間の領域を有し、
前記第４の導電層は、前記第１の半導体層と電気的に接続され、
前記第５の導電層は、前記第２の半導体層と電気的に接続され、
前記第６の導電層は、前記第３の半導体層と電気的に接続され、
前記第４の導電層は、第１の画素電極と電気的に接続され、
前記第５の導電層は、第２の画素電極と電気的に接続され、
前記第６の導電層は、第３の画素電極と電気的に接続され、
前記第７の導電層は、前記第１の半導体層と電気的に接続され、
前記第８の導電層は、前記第２の半導体層と電気的に接続され、
前記第９の導電層は、前記第３の半導体層と電気的に接続され、
前記第１０の導電層は、第１の配線として機能する領域を有し、
前記第１０の導電層は、前記第１の導電層と電気的に接続され、
前記第１０の導電層は、前記第１のトランジスタのチャネル形成領域と重なる領域を有し、
前記第１１の導電層は、第２の配線として機能する領域を有し、
前記第１１の導電層の上面は、前記第７の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第８の導電層と接する領域を有し、
前記第１１の導電層の上面は、前記第９の導電層と接する領域を有し、
前記第１１の導電層は、第１の層と、前記第１の層上方の第２の層と、を有し、
前記第２の層は、Ｃｕを有し、
前記第１のトランジスタ及び前記第１の画素電極は、前記画素部の第１の画素に設けられ、
前記第２のトランジスタ及び前記第２の画素電極は、前記画素部の第２の画素に設けられ、
前記第３のトランジスタ及び前記第３の画素電極は、前記画素部の第３の画素に設けられることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の表示装置と、
ＦＰＣと、
を有するモジュール。
【請求項８】
請求項１乃至請求項６のいずれか一項に記載の表示装置、又は請求項７に記載のモジュールと、
操作スイッチ、受像部、アンテナ、又はスピーカと、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示装置（液晶モジュールを搭載）に代表
される装置およびその様な装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００４】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装
置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く
用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マト
リクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成さ
れる。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加
されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ
、この光学変調が表示パターンとして観察者に認識される。
【０００５】
このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズ
の大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時
に生産性の向上や低コスト化の要求も高まっている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、上記ＴＦＴのゲート配線材料としてアルミニウムを用いてＴＦＴを作製した場合、
熱処理によってヒロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル
形成領域への拡散により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。そ
こで、熱処理に耐え得る金属材料、代表的には高い融点を有している金属元素を用いた場
合、画面サイズが大面積化すると配線抵抗が高くなる等の問題が発生し、消費電力の増大
等を引き起こしていた。
【０００７】
そこで、本発明は、大画面化しても低消費電力を実現した半導体装置の構造およびその
作製方法を提供することを課題としている。
【課題を解決するための手段】
【０００８】
本発明は、画素部のソース配線の表面をメッキ処理して配線の低抵抗化を図るものであ
る。なお、本発明において、画素部のソース配線は、駆動回路部のソース配線とは異なる
工程で作製する。また、端子部の電極においても同様にメッキ処理して低抵抗化を図る。
【０００９】
本発明においては、メッキ処理する前の配線をゲート電極と同じ材料で形成し、その配
線の表面をメッキ処理してソース配線を形成することが望ましい。また、メッキ処理する
材料膜は、ゲート電極よりも電気抵抗が低いものを用いることが望ましい。従って、メッ
キ処理により画素部のソース配線は低抵抗な配線となる。
【００１０】
本明細書で開示する発明の構成は、絶縁表面上に形成された半導体層と、該半導体層上に
形成された絶縁膜と、該絶縁膜上に形成されたゲート電極とを含むＴＦＴを備えた半導体
装置であって、  前記ゲート電極と同じ材料からなる配線を囲んで表面が前記ゲート電極
よりも低抵抗な材料膜に覆われたソース配線を有する第１のｎチャネル型ＴＦＴを備えた
画素部と、  第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなる回路とを備えた駆
動回路と、  前記ゲート電極と同じ材料からなる配線を囲んで表面が前記ゲート電極より
も低抵抗な材料膜に覆われた端子部と、を有することを特徴とする半導体装置である。
【００１１】
上記構成において、前記低抵抗な材料膜は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、またはこれらの
合金を主成分とする材料膜であることを特徴としている。
【００１２】
また、絶縁表面上に形成された半導体層と、該半導体層上に形成された絶縁膜と、該絶
縁膜上に形成されたゲート電極とを含むＴＦＴを備えた半導体装置であって、  メッキ処
理されたソース配線を有する第１のｎチャネル型ＴＦＴを備えた画素部と、  第２のｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴからなる回路とを備えた駆動回路と、  メッキ処理
された端子部と、を有することを特徴とする半導体装置である。
【００１３】
上記構成において、前記端子部の表面と前記画素部のソース配線の表面は、Ｃｕ、Ａｌ
、Ａｕ、Ａｇ、またはこれらの合金を主成分とする材料からなる薄膜で覆われていること
を特徴としている。
【００１４】
また、上記構成において、前記端子部と前記画素部のソース配線は同時または別々にメ
ッキ処理されたものであることを特徴としている。また、前記メッキ処理されたソース配
線は、ゲート電極と同じ材料の配線をメッキ処理したものである。また、前記メッキ処理
されたソース配線は、印刷法により形成され、且つ、ゲート電極より低抵抗な材料からな
る配線であることを特徴としている。
【００１５】
また、上記構成において、前記第２のｎチャネル型ＴＦＴ及び前記ｐチャネル型ＴＦＴ
でＣＭＯＳ回路が形成されたことを特徴としている。
【００１６】
また、上記構成において、前記第１のｎチャネル型ＴＦＴは、ゲート電極と、該ゲート
電極と重なるチャネル形成領域とを有し、該チャネル形成領域の幅と前記ゲート電極の幅
が同一であることを特徴としている。あるいは、上記構成において、前記第１のｎチャネ
ル型ＴＦＴは、テーパー部を有するゲート電極と、該ゲート電極と重なるチャネル形成領
域と、該ゲート電極と一部重なる不純物領域とを有していることを特徴としており、その
場合には３つのチャネル形成領域を有しているトリプルゲート構造とすることが好ましい
。
【００１７】
また、上記構成において、前記駆動回路のｎチャネル型ＴＦＴは、テーパー部を有する
ゲート電極と、該ゲート電極と重なるチャネル形成領域と、該ゲート電極と一部重なる不
純物領域とを有している。
【００１８】
また、上記構成において、前記ｎチャネル型ＴＦＴの不純物領域における不純物濃度は
、少なくとも１×１０17〜１×１０18／ｃｍ3の範囲で濃度勾配を有する領域を含んでお
り、チャネル形成領域からの距離が増大するとともに不純物濃度が増加することを特徴と
している。
【００１９】
また、上記各構成を得るための作製方法に関する本発明の構成は、絶縁表面上に駆動回
路と画素部と端子部を備えた半導体装置の作製方法であって、  絶縁表面上に半導体層を
形成する工程と、  前記半導体層に第１絶縁膜を形成する工程と、  前記第１絶縁膜上に
第１のゲート電極と、画素部のソース配線と、端子部の電極を形成する工程と、  前記第
１のゲート電極をマスクとして前記半導体層にｎ型を付与する不純物元素を添加してｎ型
の第１不純物領域を形成する工程と、  前記第１のゲート電極をエッチングしてテーパ−
部を形成する工程と、  前記第１のゲート電極のテーパ−部を通過させて半導体層にｎ型
を付与する不純物元素を添加してｎ型の第２不純物領域を形成する工程と、  前記第１の
ゲート電極のテーパ−部を通過させて半導体層にｐ型を付与する不純物元素を添加してｐ
型の不純物領域を形成する工程と、  前記画素部のソース配線及び前記端子部の表面にメ
ッキを施す工程と、  前記画素部のソース配線及び前記端子部を覆う第２絶縁膜を形成す
る工程と、  前記第２絶縁膜上にゲート配線、及び駆動回路のソース配線を形成する工程
と、  を有する半導体装置の作製方法である。
【００２０】
また、他の作製方法に関する本発明の構成は、絶縁表面上に駆動回路と画素部と端子部
を備えた半導体装置の作製方法であって、  絶縁表面上に半導体層を形成する工程と、  
前記半導体層に第１絶縁膜を形成する工程と、  前記第１絶縁膜上に第１のゲート電極と
、画素部のソース配線と、端子部の電極を形成する工程と、  前記第１のゲート電極をマ
スクとして前記半導体層にｎ型を付与する不純物元素を添加してｎ型の第１不純物領域を
形成する工程と、  前記第１のゲート電極をエッチングしてテーパ−部を形成する工程と
、  前記第１のゲート電極のテーパ−部を通過させて半導体層にｎ型を付与する不純物元
素を添加してｎ型の第２不純物領域を形成する工程と、  前記第１のゲート電極のテーパ
−部を通過させて半導体層にｐ型を付与する不純物元素を添加してｐ型の不純物領域を形
成する工程と、  前記画素部のソース配線の表面にメッキを施す工程と、  前記端子部の
表面にメッキを施す工程と、  前記画素部のソース配線及び前記端子部を覆う第２絶縁膜
を形成する工程と、  前記第２絶縁膜上にゲート配線、及び駆動回路のソース配線を形成
する工程と、  を有する半導体装置の作製方法である。
【００２１】
また、上記構成において、前記画素部のソース配線及び前記端子部は、Ｃｕ、Ａｌ、Ａ
ｕ、Ａｇ、またはこれらの合金を主成分とする材料からなることを特徴としている。
【００２２】
また、上記構成において、前記メッキを施す工程において、前記画素部のソース配線は
、同電位となるように配線でつなげられていることを特徴としている。
この前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光で分断して
もよいし、メッキ処理後に前記基板と同時に分断してもよい。
【発明の効果】
【００２３】
本発明によりアクティブマトリクス型の液晶表示装置に代表される半導体装置において、
画素部の面積が大きくなり大画面化しても良好な表示を実現することができる。画素部の
ソース配線の抵抗を大幅に低下させたため、例えば、対角４０インチや対角５０インチの
大画面にも本発明は対応しうる。
【図面の簡単な説明】
【００２４】
【図１】ＡＭ−ＬＣＤの作製工程を示す図。
【図２】ＡＭ−ＬＣＤの作製工程を示す図。
【図３】ＡＭ−ＬＣＤの作製工程を示す図。
【図４】画素の上面図を示す図。
【図５】画素の上面図を示す図。
【図６】アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図７】端子部を示す図。
【図８】端子部を示す図。
【図９】液晶モジュールの外観を示す図。
【図１０】上面図を示す図。
【図１１】画素部の断面を示す図。
【図１２】画素部の断面を示す図。
【図１３】端子部を示す図。
【図１４】ボトムゲート型ＴＦＴの例を示す図。
【図１５】画素部の断面を示す図。
【図１６】マスク１４６を示す図。
【図１７】画素の上面図を示す図。
【図１８】電子機器の一例を示す図。
【図１９】電子機器の一例を示す図。
【発明を実施するための形態】
【００２５】
本願発明の実施形態について、以下に説明する。
【００２６】
まず、基板上に下地絶縁膜を形成した後、第１のフォトリソグラフィ工程によって所望の
形状の半導体層を形成する。
【００２７】
次いで、半導体層を覆う絶縁膜（ゲート絶縁膜を含む）を形成する。絶縁膜上に第１の
導電膜と第２の導電膜を積層形成する。これらの積層膜を第２のフォトリソグラフィ工程
により第１のエッチング処理を行い、第１の導電層及び第２の導電層からなるゲート電極
と、画素部のソース配線と、端子部の電極とを形成する。なお、本発明においては、先に
ゲート電極を形成した後、層間絶縁膜上にゲート配線を形成する。
【００２８】
次いで、第２のフォトリソグラフィ工程で形成したレジストマスクをそのままの状態と
したまま、半導体にｎ型を付与する不純物元素（リン等）を添加して自己整合的にｎ型の
不純物領域（高濃度）を形成する。
【００２９】
次いで、第２のフォトリソグラフィ工程で形成したレジストマスクをそのままの状態と
したまま、エッチング条件を変えて第２のエッチング処理を行い、テーパー部を有する第
１の導電層（第１の幅）と第２の導電層（第２の幅）を形成する。なお、第１の幅は第２
の幅より大きく、ここでの第１の導電層と第２の導電層からなる電極がｎチャネル型ＴＦ
Ｔのゲート電極（第１のゲート電極）となる。
【００３０】
次いで、レジストマスクを除去した後、前記第２の導電層をマスクとし、前記第１導電
層のテーパ−部を通過させて半導体層にｎ型を付与する不純物元素を添加する。ここで、
第２の導電層の下方にはチャネル形成領域が形成され、第１の導電層の下方にはチャネル
形成領域から離れるにつれて不純物濃度が徐々に増加する不純物領域（低濃度）を形成す
る。
【００３１】
この後、画素部のＴＦＴのオフ電流を低減するためにテーパー部を選択的に除去する。
図１７に示すマスクを重ねた状態でドライエッチング処理を行って画素部のゲート電極の
テーパー部のみを除去すればよい。特に、テーパー部を選択的に除去しなくともよいが、
除去しない場合は、図１１に示したように、トリプルゲート構造としてオフ電流を低減す
ることが望ましい。
【００３２】
次いで、第３のフォトリソグラフィ法によりｎチャネル型ＴＦＴを形成する領域を覆う
ようにマスクを形成し、第３のドーピング処理を行う。この第３のドーピング処理では、
半導体にｐ型を付与する不純物元素（ボロン）を添加してｐ型の不純物領域（高濃度）を
形成する。
【００３３】
次いで、各半導体層に添加した不純物元素の活性化を行った後、メッキ処理（電解メッ
キ法）を行い、画素部のソース配線の表面と、端子部の電極の表面に金属膜を形成する。
メッキ法は、メッキ法により形成しようとする金属イオンを含む水溶液中に直流電流を流
し、陰極面に金属膜を形成する方法である。メッキされる金属としては、前記ゲート電極
より低抵抗な材料、例えば銅、銀、金、クロム、鉄、ニッケル、白金、またはこれらの合
金などを用いることができる。銅は電気抵抗が非常に低いため本発明のソース配線の表面
を覆う金属膜に最適である。このように本発明では画素部のソース配線を低抵抗な金属材
料で覆ったため、画素部の面積が大面積化しても十分に高速駆動させることができる。
【００３４】
また、メッキ法において形成される金属膜の膜厚は電流密度と時間とを制御することによ
り実施者が適宜設定することができる。
【００３５】
本発明においては、表面に形成された金属膜をも含めてソース配線と呼ぶ。
【００３６】
次いで、層間絶縁膜の形成を行い、透明導電膜の形成を行う。次いで、透明導電膜を第
４のフォトリソグラフィ法によりパターニングを行い、画素電極を形成する。次いで、第
５のフォトリソグラフィ工程によりコンタクトホールを形成する。ここでは不純物領域に
達するコンタクトホールと、ゲート電極に達するコンタクトホールと、ソース配線に達す
るコンタクトホールとを形成する。
【００３７】
次いで、低抵抗な金属材料からなる導電膜を形成し、第６のフォトリソグラフィ工程に
よりゲート配線、ソース配線と不純物領域とを接続する電極、及び画素電極と不純物領域
とを接続する電極を形成する。本発明において、ゲート配線は層間絶縁膜に設けられたコ
ンタクトホールを通じて第１のゲート電極または第２のゲート電極と電気的に接続されて
いる。また、ソース配線は、層間絶縁膜に設けられたコンタクトホールを通じて不純物領
域（ソース領域）と電気的に接続されている。また、画素電極に接続する電極は、層間絶
縁膜に設けられたコンタクトホールを通じて不純物領域（ドレイン領域）と電気的に接続
されている。
【００３８】
こうして、合計６回のフォトリソグラフィ工程、即ち、６枚のマスク数で画素ＴＦＴ（
ｎチャネル型ＴＦＴ）を有する画素部と、ＣＭＯＳ回路を有する駆動回路とを備えた素子
基板を形成することができる。なお、ここでは透過型の表示装置を作製する例を示したが
画素電極に反射性の高い材料を用い、反射型の表示装置を作製することも可能である。反
射型の表示装置を作製する場合は、反射電極をゲート配線と同時に形成することができる
ため、５枚のマスク数で素子基板を形成することができる。
【００３９】
また、ここではゲート電極と同時に画素部のソース配線、端子部の電極を作成した例を
示したが、別々に形成してもよい。例えば、各半導体層に不純物元素を添加した後、ゲー
ト電極を保護する絶縁膜を形成し、各半導体層に添加した不純物元素の活性化を行い、さ
らに絶縁膜上にフォトリソグラフィ工程により低抵抗な金属材料（代表的にはアルミニウ
ム、銀、銅を主成分とする材料）からなる画素部のソース配線と、端子部の電極とを同時
に形成してもよい。こうして得られた画素部のソース配線と端子部の電極とをメッキ処理
する。また、マスク数を低減するために、印刷法により画素部のソース配線を形成しても
よい。
【００４０】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００４１】
ここでは、同一基板上に画素部（ｎチャネル型ＴＦＴ）と、画素部の周辺に設ける駆動
回路のＣＭＯＳ回路を構成するＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を
同時に作製する方法について図１〜図１０を用いて説明する。
【００４２】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板１００を用いる。なお、基板１００としては、透光性を有していれば特に限定されず
、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いてもよい。
【００４３】
次いで、基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜１０１を形成する。本実施例では下地膜１０１として２層構造
を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜
１０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応
ガスとして成膜される酸化窒化シリコン膜１０１ａを１０〜２００nm（好ましくは５０〜
１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜１０１ａ（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜１
０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4及びＮ2Ｏを反応ガスとして成
膜される酸化窒化シリコン膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm
）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜１０１ｂ
（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００４４】
次いで、下地膜上に半導体層１０２〜１０５を形成する。半導体層１０２〜１０５は、
非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマ
ＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望
の形状にパターニングして形成する。この半導体層１０２〜１０５の厚さは２５〜８０ｎ
ｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくはシリコンまたはシリコンゲルマニウム合金などで形成すると良い。本実施
例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケル
を含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５０
０℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善
するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結
晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層１
０２〜１０５を形成した。
【００４５】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし
、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)と
する。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１
〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０
〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線
状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わ
せ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００４６】
次いで、半導体層１０２〜１０５を覆うゲート絶縁膜１０６を形成する。ゲート絶縁膜
１０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリ
コンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成
した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良い。
【００４７】
次いで、図１（Ａ）に示すように、ゲート絶縁膜１０６上に膜厚２０〜１００ｎｍの第
１の導電膜１０７ａと、膜厚１００〜４００ｎｍの第２の導電膜１０７ｂとを積層形成す
る。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜１０７ａと、膜厚３７
０ｎｍのＷ膜からなる第２の導電膜１０７ｂを積層形成した。ＴａＮ膜はスパッタ法で形
成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗ
のターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）
を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用する
ためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ま
しい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では
、高純度のＷ（純度９９．９９９９％または９９．９９％）のターゲットを用いたスパッ
タ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００４８】
なお、本実施例では、第１の導電膜１０７ａをＴａＮ、第２の導電膜１０７ｂをＷとし
たが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選
ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜
を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ
膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜を
Ｗ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２
の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００４９】
次に、フォトリソグラフィ法を用いてレジストからなるマスク１０８ａ〜１１２ａを形
成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処
理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として
、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エ
ッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１
０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を
投入してプラズマを生成してエッチングを行った。なお、エッチング用ガスとしては、Ｃ
ｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、Ｎ
Ｆ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model  Ｅ６４５−□ＩＣ
Ｐ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、
実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッ
チングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対
するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０
．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第
１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００５０】
この後、レジストからなるマスク１０８ａ〜１１２ａを除去せずに第２のエッチング条
件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３
０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を
投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ
）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加す
る。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエ
ッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ
／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲー
ト絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエ
ッチング時間を増加させると良い。
【００５１】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとするこ
とにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【００５２】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形
状の導電層１１３〜１１７（第１の導電層１１３ａ〜１１７ａと第２の導電層１１３ｂ〜
１１７ｂ）を形成する。（図１（Ｂ））ここでのチャネル長方向における第１の導電層の
幅は、上記実施の形態に示した第１の幅に相当する。
図示しないが、ゲート絶縁膜となる絶縁膜１０６のうち、第１の形状の導電層１１３〜１
１７で覆われない領域は１０〜２０nm程度エッチングされ薄くなった領域が形成される。
【００５３】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層
にｎ型を付与する不純物元素を添加する。（図１（Ｃ））ドーピング処理はイオンドープ
法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13
〜５×１０15/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ
量を１．５×１０15/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純
物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが
、ここではリン（Ｐ）を用いた。この場合、導電層１１３〜１１６がｎ型を付与する不純
物元素に対するマスクとなり、自己整合的にｎ型の不純物領域（高濃度）１１８〜１２１
が形成される。不純物領域１１８〜１２１には１×１０20〜１×１０21/cm3の濃度範囲で
ｎ型を付与する不純物元素を添加する。
【００５４】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。
ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２
４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（1
3.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料
ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧
を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍ
ｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷ
の選択比は７．１であり、絶縁膜１０６であるＳｉＯＮに対するエッチング速度は３３．
７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．８３である。このようにエッチ
ングガス用ガスにＳＦ6を用いた場合、絶縁膜１０６との選択比が高いので膜減りを抑え
ることができる。
【００５５】
この第２のエッチング処理により第２の導電層（Ｗ）のテーパー角は７０°となった。
この第２のエッチング処理により第２の導電層１２２ｂ〜１２６ｂを形成する。一方、第
１の導電層は、ほとんどエッチングされず、第１の導電層１２２ａ〜１２６ａを形成する
。また、第２のエッチング処理によりレジストからなるマスク１０８ａ〜１１２ａは、レ
ジストからなるマスク１０８ｂ〜１１２ｂに形状が変形する。（図１（Ｄ））図示しない
が、実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．１５μｍ程
度、即ち線幅全体で０．３μｍ程度後退する。また、ここでのチャネル長方向における第
２の導電層の幅が実施の形態に示した第２の幅に相当する。
【００５６】
なお、第１の導電層１２２ａと第２の導電層１２２ｂとで形成された電極は、後の工程
で形成されるＣＭＯＳ回路のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層１２
５ａと第２の導電層１２５ｂとで形成された電極は、後の工程で形成される保持容量の一
方の電極となる。
【００５７】
また、上記第２のエッチング処理において、ＣＦ4とＣｌ2とＯ2とをエッチングガスに
用いることも可能である。その場合は、それぞれのガス流量比を２５／２５／１０（ｓｃ
ｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行えばよい。基板側（試料ステージ）にも２０WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2と
Ｏ2とを用いる場合のＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに
対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６
．０５である。従って、Ｗ膜が選択的にエッチングされる。また、この場合、絶縁膜１０
６のうち、第１の形状の導電層１２２〜１２６で覆われない領域は５０nm程度エッチング
され薄くなった領域が形成される。
【００５８】
次いで、レジストからなるマスクを除去した後、第２のドーピング処理を行って図２（
Ａ）の状態を得る。ドーピングは第２の導電層１２２ｂ〜１２５ｂを不純物元素に対する
マスクとして用い、第１の導電層におけるテーパー部下方の半導体層に不純物元素が添加
されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドー
ピング条件をドーズ量１．５×１０14/cm2、加速電圧９０ｋｅＶ、イオン電流密度０．５
μＡ／ｃｍ2、フォスフィン（ＰＨ3）５％水素希釈ガス、ガス流量３０ｓｃｃｍにてプラ
ズマドーピングを行った。
こうして、第１の導電層と重なる不純物領域（低濃度）１２７〜１３６を自己整合的に形
成する。この不純物領域１２７〜１３６へ添加されたリン（Ｐ）の濃度は、１×１０17〜
１×１０19/cm3であり、且つ、第１の導電層におけるテーパー部の膜厚に従って濃度勾配
を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電
層におけるテーパー部の端部から内側に向かって不純物濃度（Ｐ濃度）が次第に低くなっ
ている。即ち、この第２のドーピング処理により濃度分布が形成される。また、不純物領
域（高濃度）１１８〜１２１にも不純物元素がさらに添加され、不純物領域（高濃度）１
３７〜１４５を形成する。
【００５９】
なお、本実施例ではテーパ−部の幅（チャネル長方向の幅）は少なくとも０．５μｍ以
上であることが好ましく、１．５μｍ〜２μｍが限界である。従って、膜厚にも左右され
るが濃度勾配を有する不純物領域（低濃度）のチャネル長方向の幅も１．５μｍ〜２μｍ
が限界となる。また、ここでは、不純物領域（高濃度）と不純物領域（低濃度）とを別々
なものとして図示しているが、実際は、明確な境界はなく、濃度勾配を有する領域が形成
されている。また、同様にチャネル形成領域と不純物領域（低濃度）との明確な境界もな
い。
【００６０】
次いで、後に画素部以外をマスク１４６で覆ったまま、第３のエッチング処理を行う。
マスク１４６としては、金属板、ガラス板、セラミック板、セラミックガラス板を用いれ
ばよい。このマスク１４６の上面図を図１６に示した。この第３のエッチング処理では、
マスク１４６で重なっていない領域の第１の導電層のテーパー部を選択的にドライエッチ
ングして、半導体層の不純物領域と重なる領域がなくなるようにする。第３のエッチング
処理は、エッチングガスにＷとの選択比が高いＣｌ3を用い、ＩＣＰエッチング装置を用
いて行う。本実施例では、Ｃｌ3のガス流量比を８０（ｓｃｃｍ）とし、１．２Ｐａの圧
力でコイル型の電極に３５０WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエ
ッチングを３０秒行った。基板側（試料ステージ）にも５０WのＲＦ（13.56MHz）電力を
投入し、実質的に負の自己バイアス電圧を印加する。第３のエッチングにより、第１の導
電層１２４ｃ、１２６ｃが形成される。（図２（Ｂ））
【００６１】
本実施例では第３のエッチング処理を行う例を示したが、第３のエッチング処理を行う
必要がなければ、特に行う必要はない。
【００６２】
次いで、第３のフォトリソグラフィ法により形成したレジストからなるマスク１４７に
よって、後にｎチャネル型ＴＦＴの活性層となる半導体層を覆い、第３のドーピング処理
を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層
に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加されたｐ型
不純物領域（高濃度不純物領域及び低濃度不純物領域）１４８〜１５０を形成する。なお
、テーパ−部を通過させてドープするため、ｐ型の低濃度不純物領域は、ｎ型の低濃度不
純物領域と同様の濃度勾配を有している。（図２（Ｃ））第１の導電層を不純物元素に対
するマスクとして用い、ｐ型を付与する不純物元素を添加してｐ型不純物領域１４８〜１
５０を形成する。本実施例では、ｐ型不純物領域１４８〜１５０はジボラン（Ｂ2Ｈ6）を
用いたイオンドープ法で形成する。なお、第１のドーピング処理及び第２のドーピング処
理によって、不純物領域にはそれぞれ異なる濃度でリンが添加されているが、そのいずれ
の領域においてもボロンの濃度が２×１０20〜２×１０21/cm3となるようにドーピング処
理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。
【００６３】
また、第２のエッチング処理で膜減りしない条件、例えばＳＦ6をエッチングガスに用
いた場合、ボロンのドーピングを容易とするため、第３のドーピング処理の前に絶縁膜２
０７を薄膜化するエッチング（ＣＨＦ3ガスを用いた反応性イオンエッチング法（ＲＩＥ
法））を行ってもよい。
【００６４】
次いで、図２（Ｄ）に示すように、それぞれの半導体層に添加された不純物元素を活性
化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で
行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例
では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー
ザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ
る。
【００６５】
また、図示しないが、この活性化処理により不純物元素が拡散してｎ型の不純物領域（
低濃度）と不純物領域（高濃度）との境界がほとんどなくなる。
【００６６】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッ
ケルが高濃度のリンを含む不純物領域にゲッタリングされ、主にチャネル形成領域となる
半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有
するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、
良好な特性を達成することができる。
【００６７】
次いで、水素雰囲気中で熱処理を行って半導体層を水素化する。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を用いる）を用いてもよい。
【００６８】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後
、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６９】
次いで、画素部のソース配線１２６の表面及び端子部の電極表面にメッキ処理を施す。
図７（Ａ）にメッキ処理行った直後の上面図を示し、図７（Ｂ）にその断面図を示す。図
７中、４００は端子部、４０１は外部端子と接続される電極を示している。また、図７は
、簡略化のため、駆動回路部のＴＦＴを一つ示し、画素部においてはソース配線１２６の
みを示した。本実施例では、銅メッキ液（ＥＥＪＡ製：ミクロファブ  Ｃｕ２２００）を
用いてメッキ処理を行った。また、このメッキの際、図１０にその一例を示したように、
メッキしようとする配線または電極は、同電位となるようにダミーパターンで繋がれてい
る。後の工程で基板の分断時に互いの電極間を分断して分離する。また、ダミーパターン
でショートリングを形成してもよい。
【００７０】
次いで、画素のソース配線を覆う第１の層間絶縁膜１５５を形成する。第１の層間絶縁
膜１５５としてはシリコンを主成分とする無機絶縁膜を用いればよい。
【００７１】
次いで、第１の層間絶縁膜１５５上に有機絶縁物材料から成る第２の層間絶縁膜１５６
を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。
【００７２】
次いで、第２の層間絶縁膜上に透明導電膜からなる画素電極１４７をフォトマスクを用
いてパターニングした。画素電極１４７とする透明導電膜は、例えばＩＴＯ（酸化インジ
ウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（Ｚ
ｎＯ）等を用いればよい。
【００７３】
次いで、フォトマスクを用いて第２絶縁膜を選択的にエッチングして、各不純物領域（
１３７、１３８、１４９、１５０、１５１、１５３、１４４）に達するコンタクトホール
と、画素部のソース配線１２６に達するコンタクトホールと、ゲート電極１２４に達する
コンタクトホールと、電極１２５ｂに達するコンタクトホールを形成する。
【００７４】
次いで、不純物領域（１３７、１３８、１４９、１５０）とそれぞれ電気的に接続する
電極１５７〜１６０及び駆動回路のソース配線と、不純物領域１４４及び不純物領域１５
３と電気的に接続する電極１５０、１６３と、ソース領域となる不純物領域１５１と画素
部のソース配線１２６とを電気的に接続する電極（接続電極）１６１と、ゲート電極１２
４と電気的に接続するゲート配線１６２と、電極１２５ｂと電気的に接続する容量配線１
６９を形成する。
【００７５】
また、画素電極１４７は、画素電極１４７と接して重なる電極１６３によって画素ＴＦ
Ｔ２０６の不純物領域１５３と電気的に接続され、画素電極１４７と接して重なる電極１
５０によって保持容量２０７の不純物領域１４４と電気的に接続される。
【００７６】
また、本実施例では画素電極を形成した後に電極１５０、１６３を形成した例を示した
が、コンタクトホールを形成し、電極を形成した後、その電極と重なるように透明導電膜
からなる画素電極を形成してもよい。
【００７７】
また、保持容量２０７の一方の電極として機能する不純物領域１３５、１３６、１４４
、１４５には、それぞれｐ型を付与する不純物元素が添加されている。
保持容量２０７は、絶縁膜１０６を誘電体として、容量配線１６９と接続された電極１２
５ａ、１２５ｂと、半導体層とで形成している。
【００７８】
以上の様にして、ｎチャネル型ＴＦＴ２０３及びｐチャネル型ＴＦＴ２０４からなるＣ
ＭＯＳ回路２０２を含む駆動回路２０１と、ｎチャネルＴＦＴからなる画素ＴＦＴ２０６
及び保持容量２０７とを有する画素部２０５とを同一基板上に形成することができる。（
図３（Ｂ））本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００７９】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図５に示す。なお、
図３（Ｂ）に対応する部分には同じ符号を用いている。図３（Ｂ）中の鎖線Ａ−Ａ’は図
４中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図３（Ｂ）中の鎖線Ｂ−Ｂ
’は図５中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。また、図４は画素のソース
配線１２６を形成した直後の上面図を示している。
【００８０】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮
光されるように、画素電極１４７の端部をソース配線１２６と重なるように配置形成させ
ている。
【００８１】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォト
マスクの数を６枚とすることができた。
【００８２】
こうして得られたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装
置を作製する工程を以下に説明する。説明には図６を用いる。
【００８３】
図３（Ｂ）の状態のアクティブマトリクス基板を得た後、図３（Ｂ）のアクティブマト
リクス基板上に配向膜３０１を形成しラビング処理を行う。なお、本実施例では配向膜３
０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基
板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサ
に代えて、球状のスペーサを基板全面に散布してもよい。
【００８４】
次いで、対向基板３００を用意する。この対向基板には、着色層３０２、遮光層が各画
素に対応して配置されたカラーフィルタが設けられている。このカラーフィルタと遮光層
とを覆う平坦化膜３０４を設けた。次いで、平坦化膜３０４上に透明導電膜からなる対向
電極３０５を画素部に形成し、対向基板の全面に配向膜３０６を形成し、ラビング処理を
施した。
【００８５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材３０７で貼り合わせる。シール材３０７にはフィラーが混入されていて、このフィラ
ーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料３０８を注入し、封止剤（図示せず）によって完全に封止する。液
晶材料３０８には公知の液晶材料を用いれば良い。そして、アクティブマトリクス基板ま
たは対向基板を所望の形状に分断する。ここでメッキ処理のために設けられたダミーパタ
ーンを分断する。
【００８６】
図８（Ａ）に分断後の上面図を示し、点線Ｄ−Ｄ’で切断した断面図を図８（Ｂ）に示す
。図８中、４００は端子部、４０１は外部端子と接続される電極を示している。また、図
８は、簡略化のため、駆動回路部のＴＦＴを一つ示し、画素部においてはソース配線１２
６のみを示した。また、電極４０１は、配線１５７〜１６０と電気的に接続されている。
端子部４００においては、メッキ処理された電極４０１の一部が露呈し、ＩＴＯからなる
透明導電膜４０４が形成されている状態となっている。
【００８７】
さらに、公知の技術を用いて偏光板３０９等を適宜設けた。そして、公知の技術を用いて
端子部のうち露呈している部分にＦＰＣを貼りつけた。図８（Ｃ）にＦＰＣ４０５の接着
後の断面図を示した。
【００８８】
こうして得られた液晶モジュールの構成を図９の上面図を用いて説明する。なお、図６
と対応する部分には同じ符号を用いた。
【００８９】
図９で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flex
ible Printed Circuit）３１１を貼り付ける外部入力端子３０９、外部入力端子と各回路
の入力部までを接続する配線３１０などが形成されたアクティブマトリクス基板と、カラ
ーフィルタなどが設けられた対向基板３００とがシール材３０７を介して貼り合わされて
いる。
【００９０】
ゲート配線側駆動回路２０１ａと重なるように対向基板側に遮光層３０３ａが設けられ
、ソース配線側駆動回路２０１ｂと重なるように対向基板側に遮光層４０３ｂが形成され
ている。また、画素部２０５上の対向基板側に設けられたカラーフィルタ３０２は遮光層
と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられ
ている。実際に表示する際には、赤色（Ｒ）
の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、
これら各色の着色層の配列は任意なものとする。
【００９１】
ここでは、カラー化を図るためにカラーフィルタ３０２を対向基板に設けているが特に
限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラ
ーフィルタを形成してもよい。
【００９２】
また、カラーフィルタにおいて隣り合う画素の間には遮光層３０３が設けられており、
表示領域以外の箇所を遮光している。また、駆動回路を覆う領域にも遮光層を設けてもよ
い。駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カ
バーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス
基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
【００９３】
また、外部入力端子にはベースフィルムと配線から成るＦＰＣ４１１が異方性導電性樹
脂で貼り合わされている。さらに補強板で機械的強度を高めている。
【００９４】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数
個のＩＣを用いてもよい。
【００９５】
以上のようにして作製される液晶モジュールは各種電子機器の表示部として用いること
ができる。この液晶モジュールを組み込んで、バックライト３１０、導光板３１１を設け
、カバー３１２で覆えば、図６に示すアクティブマトリクス型液晶表示装置が完成する。
なお、カバー３１２と液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、
基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着
してもよい。
【実施例２】
【００９６】
本発明は、画素部のソース配線を駆動回路のソース配線と異なる工程で形成することを特
徴としている。本実施例では従来との相違点について図１０を用い詳しく説明する。なお
、図１０において、簡略化のため画素部のソース配線９１は３本、ゲート配線９２は３本
のみ示した。また、画素部のソース配線９１は互いに平行な帯状でその間隔は画素ピッチ
に等しい。
【００９７】
なお、図１０はデジタル駆動を行うためのブロック構成である。本実施例では、ソース
側駆動回路９３、画素部９４及びゲート側駆動回路９５を有している。
なお、本明細書中において、駆動回路とはソース側駆動回路およびゲート側駆動回路を含
めた総称である。
【００９８】
ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）
９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回
路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。
また、必要であればラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ
回路を設けてもよい。
【００９９】
また、本実施例において、図１０に示すように、ソース側駆動回路９３と画素部９４の間
にコンタクト部が存在している。これは、ソース側駆動回路のソース配線と画素部のソー
ス配線９１が異なるプロセスで形成されるためである。本発明では画素部のソース配線は
、ゲート電極と同じ材料を用いた配線に対してメッキ処理を行って低抵抗な材料で覆うた
めにソース側駆動回路のソース配線とは異なるプロセスで形成している。
【０１００】
また、メッキ処理を行うために画素部のソース配線は全て同電位となるように配線パタ
ーンで繋がれ、メッキ処理用の電極が設けられている。また、端子部も同様に配線パター
ンで繋がれて、メッキ処理用の電極が設けられている。図１０では、メッキ処理用の電極
を別々に設けたが、さらに配線パターンで接続して一つの電極で一度にメッキ処理しても
よい。また、図１０中の点線が基板の分断ラインとなっており、メッキ処理後に切断する
箇所を示している。
【０１０１】
また、画素部９４は複数の画素を含み、その複数の画素に各々ＴＦＴ素子が設けられてい
る。また、画素部９４は、ゲート側駆動回路と接続しているゲート配線９２が互いに平行
に多数設けられている。また、端子部もゲート電極と同じ材料を用いた電極に対してメッ
キ処理を行って低抵抗な材料で覆うことが望ましい。
【０１０２】
なお、画素部９４を挟んでゲート側駆動回路９５の反対側にもゲート側駆動回路を設け
ても良い。
【０１０３】
また、アナログ駆動させる場合は、ラッチ回路の代わりにサンプリング回路を設ければ
よい。
【０１０４】
なお、本実施例は実施例１と組み合わせることができる。
【実施例３】
【０１０５】
実施例１ではテーパー部を選択的にエッチングする例を示したが、本実施例はエッチング
しない例を示す。なお、画素部が異なるだけであるので図１１では画素部のみを図示した
。
【０１０６】
本実施例は、実施例１の図２（Ｂ）の第３のエッチング処理を行わない例である。図１
１（Ａ）において、画素ＴＦＴ７０９のゲート電極は、図１１（Ａ）と同様に透明導電膜
からなる画素電極７００を形成する。
【０１０７】
図１１（Ａ）は、実施例１とゲート電極の構造が異なっており、第１の導電層７０７、
７０８はテーパー部を有している。従って、第１の導電層７０７は絶縁膜を挟んで不純物
領域と重なっている。
【０１０８】
なお、テーパー部を有する第１の導電層７０７、７０８は、実施例１の第１の導電層１
２４ａに相当する。
【０１０９】
また、図１１（Ｂ）は、トリプルゲート構造とした例である。図１１（Ｂ）において、
第１の導電層８０４は絶縁膜を挟んで不純物領域８０３、８０５と重なり、第１の導電層
８０７は絶縁膜を挟んで不純物領域８０６、８０８と重なり、第１の導電層８１０は絶縁
膜を挟んで不純物領域８０９、８１１と重なる。
【０１１０】
本実施例は、トリプルゲート構造としたことでオフ電流を低減することができた。また
、ゲート電極の幅を細くする、例えば１．５μｍとすることによってさらにオフ電流を低
減してもよい。
【０１１１】
なお、本実施例は実施例１または実施例２と自由に組み合わせることができる。
【実施例４】
【０１１２】
実施例１では透過型の液晶表示装置に用いるアクティブマトリクス基板の作製例を示し
たが、本実施例は反射型の例を示す。なお、画素部が異なるだけであるので図１２では画
素部のみを図示した。
【０１１３】
基板としては、ガラス基板、石英基板、プラスチック基板を用いることができる。さら
に、本実施例は、反射型であるので特に限定されず、シリコン基板、金属基板またはステ
ンレス基板の表面に絶縁膜を形成したものも用いることができる。
【０１１４】
図１２は、実施例１に従って、メッキ処理してソース配線１４０１を得て、第２の層間
絶縁膜を形成した後、フォトマスクを用いてパターニングし、コンタクトホールを形成し
、各電極及びゲート配線、画素電極１４０６を形成した例である。画素電極１４０６は、
不純物領域１４０５と電気的に接続する。これらの電極及び画素電極１４０６の材料は、
ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性に優れた材料を用い
る。なお、図１２において、画素ＴＦＴ１４０２は、ダブルゲート構造であり、ゲート電
極１４０３、１４０４と絶縁膜を間に挟んで重なるチャネル形成領域を２つ有している。
【０１１５】
図１２の構造を得る作製方法では、画素電極とゲート配線を同時に作製することができ
るので、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚とすることが
できた。
【実施例５】
【０１１６】
本実施例では、実施例１とは異なる工程でソース配線を形成する例を図１３に示す。
【０１１７】
図１３（Ａ）は、画素部のソース配線９０３のメッキを行った後、層間絶縁膜を形成し
、層間絶縁膜にコンタクトホールを形成した後、端子部９００のメッキを行う例である。
【０１１８】
まず、駆動回路部のゲート電極９０２と同一工程で端子部の電極９０１を形成する。こ
の電極と同じ工程でソース配線９０３を形成する。まず、画素部のソース配線９０３だけ
を選択的にメッキ処理を行う。その後、層間絶縁膜を形成し、コンタクトホールを形成す
る。このコンタクトホールを形成する際に端子部９００の電極９０１の一部が露呈するよ
うにする。次いで、端子部の電極９０１の露呈した領域のみをメッキ処理してメッキ膜９
０４を形成する。その後、引き出し配線やソース配線やドレイン配線を形成する。以降の
工程は実施例１に従って図１３（Ａ）に示す構造を形成すればよい。
【０１１９】
ただし、半導体層に含まれる不純物元素の活性化はメッキ膜９０４の形成前に行うこと
が好ましい。
【０１２０】
また、実施例１と同様に、メッキの際、メッキしようとする配線または電極は、同電位
となるようにダミーパターンで繋がれている。後の工程で基板の分断時に互いの電極間を
分断して分離する。また、これらのダミーパターンでショートリングを形成してもよい。
【０１２１】
図１３（Ｂ）は、図１３（Ａ）とは異なる工程でメッキを行う一例を示す。本実施例では
、ゲート電極１００２を形成すると同時にソース配線１００３を形成しない例である。
【０１２２】
ゲート電極１００２を保護する絶縁膜を形成した後、各半導体層に添加した不純物元素
の活性化を行い、絶縁膜上にフォトリソグラフィ工程により低抵抗な金属材料（代表的に
はアルミニウム、銀、銅を主成分とする材料）からなる画素部のソース配線１００３と、
端子部の電極１００１とを同時に形成する。このように本発明では画素部のソース配線を
低抵抗な金属材料で形成したため、画素部の面積が大面積化しても十分駆動させることが
できる。また、マスク数を低減するために、印刷法によりソース配線を形成してもよい。
【０１２３】
次いで、メッキ処理（電解メッキ法）を行い、画素部のソース配線１００３の表面と、端
子部の電極１００１の表面に金属膜を形成する。以降の工程は実施例１に従って図１３（
Ｂ）に示す構造を形成すればよい。
【０１２４】
図１３（Ｃ）は、図１３（Ａ）とは異なる工程でソース配線の形成を行う一例を示す。
【０１２５】
本実施例では、印刷法によりソース配線を形成する。画素のソース配線の位置精度を向
上させるために導電層を設けた。
【０１２６】
本実施例では、ゲート電極と同じ工程で、導電層９０５ａ、９０５ｂを形成した。次いで
、ゲート電極を絶縁膜で覆うことなく不純物元素の活性化を行った。活性化としては、例
えば、不活性雰囲気中、減圧下で熱アニールを行うことによって、導電層の酸化による高
抵抗化を抑えた。次いで、導電層の間を埋めるように、印刷法を用いてソース配線を形成
した。また、ソース配線に沿って導電層を設けることによって印刷法（スクリーン印刷）
で発生しやすい断線を防ぐことができる。以降の工程は実施例１に従って図１３（Ｃ）に
示す構造を形成すればよい。
【０１２７】
スクリーン印刷は、例えば金属粒子（Ａｇ、Ａｌ等）を混ぜたペースト（希釈剤）また
はインクを所望のパターンの開口を有する版をマスクとして、上記開口部からペーストを
被印刷体である基板上に形成し、その後、熱焼成を行うことで所望のパターンの配線を形
成するものである。このような印刷法は比較的安価であり、大面積に対応することが可能
であるため本発明には適している。
【０１２８】
また、スクリーン印刷法に代えて回転するドラムを用いる凸版印刷法、凹版印刷法、お
よび各種オフセット印刷法を本発明に適用することは可能である。
【０１２９】
以上のように様々な方法で画素部のソース配線を形成することができる。
【０１３０】
なお、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【実施例６】
【０１３１】
実施例１ではトップゲート構造のＴＦＴを示したが、本発明はＴＦＴ構造に限らず適用
することができる。本実施例ではボトムゲート構造の画素ＴＦＴ１５０２の例を図１４に
示す。
【０１３２】
まず、基板上に、ゲート電極１５０３、ソース配線を形成した後、ゲート絶縁膜を形成
する。次いで、ゲート絶縁膜を挟んでゲート電極と重なるように半導体膜を形成する。次
いで、半導体膜のうち、チャネル形成領域となる部分に絶縁層を選択的に形成し、ドーピ
ングを行う。次いで、活性化処理を行った後、半導体膜とゲート絶縁膜を選択的に除去す
る。その際、ソース配線を覆っていた絶縁膜を除去して表面を露呈させる。次いで、ソー
ス配線の表面にメッキ処理を行って低抵抗化させたソース配線１５０１を形成する。
【０１３３】
次いで、層間絶縁膜を形成し、ＩＴＯからなる画素電極１５０４を形成し、コンタクト
ホールを形成する。次いで、画素ＴＦＴ１５０２のソース領域とソース配線１５０１とを
接続する電極と、ゲート電極と接続するゲート配線と、画素ＴＦＴ１５０２のドレイン領
域と画素電極１５０４とを接続する電極を形成する。
こうして画素ＴＦＴ１５０２を完成させる。
【０１３４】
なお、本実施例は実施例１乃至５のいずれか一と自由に組み合わせることができる。
【実施例７】
【０１３５】
本実施例では、実施例１とは異なる工程でソース配線を形成する例を図１５に示す。
【０１３６】
図１５は、層間絶縁膜を形成した後、層間絶縁膜上にＩＴＯからなる画素電極１６００
を形成し、ソース配線１６０１を形成した例である。
【０１３７】
本実施例において、ソース配線はスクリーン印刷法で形成し、そのソース配線と画素Ｔ
ＦＴ１６０２のソース領域とを接続する接続電極が設けられている。
【０１３８】
スクリーン印刷は、例えば金属粒子（Ａｇ、Ａｌ、Ｃｕ等）を混ぜたペースト（希釈剤
）またはインクを所望のパターンの開口を有する版をマスクとして、上記開口部からペー
ストを被印刷体である基板上に形成し、その後、熱焼成を行うことで所望のパターンの配
線を形成するものである。このような印刷法は比較的安価であり、大面積に対応すること
が可能であるため本発明には適している。
【０１３９】
また、スクリーン印刷法に代えて回転するドラムを用いる凸版印刷法、凹版印刷法、お
よび各種オフセット印刷法を本発明に適用することは可能である。
【０１４０】
本実施例ではソース配線を銅で形成し、接続電極、ゲート配線をＴｉ／Ａｌ／Ｔｉの三
層積層で形成した。
【０１４１】
なお、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【実施例８】
【０１４２】
本実施例では、トリプルゲート構造とした場合において、画素の上面図の一例を図１７
に示す。
【０１４３】
図１７中、１２０１は半導体層、１２０２はゲート電極、１２０３は容量電極、１２０
４はソース配線、１２０５はゲート配線、１２０６は容量電極と接続された容量配線、１
２０７は半導体層とソース配線とを接続する電極、１２０９は画素電極、１２０８は半導
体層と画素電極とを接続する電極である。
【０１４４】
本実施例において、半導体層１２０１を覆う絶縁膜上に同一工程でゲート電極１２０２
と容量電極１２０３を形成する。ソース配線１２０４はこれらの電極と同じ工程または別
の工程で形成する。本実施例では、半導体層の不純物元素の添加やその活性化処理の後、
別の工程でゲート絶縁膜上に形成し、表面にメッキ処理を行って配線の低抵抗化を図った
。また、本実施例において、ゲート電極１２０２、容量電極１２０３、ソース配線１２０
４を覆う層間絶縁膜上にゲート配線１２０５、容量配線１２０６、電極１２０７、１２０
８を同一工程で形成する。
また、層間絶縁膜上に形成された透明導電膜からなる画素電極１２０９と一部接して重ね
て電極１２０８が設けられている。また、図１７に示したように上面から見て、電極１２
０８は、電極１２０７との間に容量配線１２０６が配置されている。
【０１４５】
ゲート電極１２０２はゲート絶縁膜を間に挟んで半導体層１２０１と３箇所で重なって
おり、トリプルゲート構造となっている。ゲート電極近傍の断面図は、図１１（ｂ）とほ
ぼ同一であるのでここでは説明を省略する。
【０１４６】
図１１（ｂ）では、画素部の容量を画素ＴＦＴとは異なる半導体層で形成した例であっ
たが、図１７では、画素ＴＦＴの半導体層の一部で容量を形成している。また、容量を稼
ぐために絶縁膜の厚さを８０ｎｍ程度にまで薄くしてもよい。
【０１４７】
本実施例は、トリプルゲート構造としたことでオフ電流を低減することができた。また
、ゲート電極１２０２の幅を細くする、例えば１．５μｍとすることによってさらにオフ
電流を低減してもよい。
【０１４８】
なお、本実施例は実施例１乃至７のいずれか一と自由に組み合わせることができる。
【実施例９】
【０１４９】
本実施例では、実施例１における熱処理として、ＰＰＴＡ（Plural Pulse Thermal Ann
ealing）を用いた例を示す。
【０１５０】
ＰＰＴＡとは、光源（ハロゲンランプ、メタルハライドランプ、高圧水銀ランプ、高圧
ナトリウムランプ、キセノンランプ等）による加熱と、処理室内への冷媒（窒素、ヘリウ
ム、アルゴン、クリプトン、キセノン等）の循環による冷却のサイクルを複数回繰り返し
行う熱処理である。光源の一回あたりの発光時間は０．１〜６０秒、好ましくは０．１〜
２０秒であり、光を複数回照射する。なお、光源はその電源と制御回路により、半導体膜
の保持期間が０．５〜５秒となるようにパルス状に点灯させる。
【０１５１】
ＰＰＴＡにより、実際の加熱時間を短縮して半導体膜に選択的に吸収される光を片面側
または両面側に設けられた光源から照射することにより、基板自体はそれほど加熱される
ことなく、半導体膜のみを選択的に加熱（昇温速度１００〜２００℃／秒）する。また、
基板の温度上昇を抑えるために冷媒で周囲から冷却（降温速度５０〜１５０℃／秒）する
。
【０１５２】
実施例１における熱処理のうち、活性化に用いた例を以下に示す。
【０１５３】
図２（Ｄ）に示す活性化において、ＰＰＴＡにより活性化を行う。パルス光はタングステ
ンハロゲンランプを光源として基板の片面側または両面側から照射する。このとき、タン
グステンハロゲンランプの点滅に同期してＨｅの流量を増減させ、半導体膜を選択的に加
熱する。
【０１５４】
このＰＰＴＡにより不純物元素が活性化するとともに、半導体層に含まれる結晶化に用
いた金属元素をチャネル形成領域から不純物領域にゲッタリングすることができる。なお
、不純物領域には、リンだけでなく、ｐ型を付与する不純物元素が添加されているとより
効果的である。従って、第１のドーピングの後、ｐ型を付与するボロンを添加する工程を
追加することが好ましい。また、ＰＰＴＡの処理室を１３．３Ｐａ以下の減圧状態として
、酸化や汚染を防止してもよい。
【０１５５】
なお、本実施例は実施例１乃至８のいずれか一と自由に組み合わせることができる。
【実施例１０】
【０１５６】
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリク
ス型液晶モジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。
即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１５７】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１８、図１９に示す。
【０１５８】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することが
できる。
【０１５９】
図１８（Ｂ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、
カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
本発明は表示部２２０５に適用できる。
【０１６０】
図１８（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、
操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部２４０２に適用することができ
る。
【０１６１】
図１９（Ａ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。
【０１６２】
図１９（Ｂ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は対角が１０〜５０インチの表示部３１０３に適用することができる。
【０１６３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。また、本実施例の電子機器は実施例１〜９のどのような組み合
わせからなる構成を用いても実現することができる。
【図１】
0006007216.tif 000002
【図２】
0006007216.tif 000003
【図３】
0006007216.tif 000004
【図４】
0006007216.tif 000005
【図５】
0006007216.tif 000006
【図６】
0006007216.tif 000007
【図７】
0006007216.tif 000008
【図８】
0006007216.tif 000009
【図９】
0006007216.tif 000010
【図１０】
0006007216.tif 000011
【図１１】
0006007216.tif 000012
【図１２】
0006007216.tif 000013
【図１３】
0006007216.tif 000014
【図１４】
0006007216.tif 000015
【図１５】
0006007216.tif 000016
【図１６】
0006007216.tif 000017
【図１７】
0006007216.tif 000018
【図１８】
0006007216.tif 000019
【図１９】
0006007216.tif 000020