(57)【特許請求の範囲】
【請求項１】
デバイスをテストするために前記デバイスに適用されるように構成されたテスト・データを運搬するテスト・データ信号と、前記テスト・データを使用して前記デバイスのテストを制御するように構成されたテスト制御情報を運搬するテスト制御信号と、テスト・クロック信号とを含む１組のテスト信号を第１のテスト・ドメインを介して受信し、
前記１組のテスト信号に基づいて、前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号と前記テスト制御信号とのサンプリングによって１組のテスト・パケットを生成し、
前記１組のテスト・パケットを第２のテスト・ドメインへ伝搬するように
構成されたコンポーネントを備え、
前記第１のテスト・ドメインはジョイント・テスト・アクション・グループ（ＪＴＡＧ）テスト・ドメインを含み、前記テスト・データ信号はＪＴＡＧテスト・データ入力（ＴＤＩ）信号またはＪＴＡＧテスト・データ出力（ＴＤＯ）信号であり、前記テスト制御信号はＪＴＡＧテスト・モード状態（ＴＭＳ）信号であり、前記テスト・クロック信号はＪＴＡＧテスト・クロック（ＴＣＫ）信号であり、
前記１組のテスト・パケットは、前記テスト・データと、前記テスト制御情報と、前記テスト・クロック信号を表現するように構成されたビット・アラインメント情報とを含み、前記テスト・データ信号と前記テスト制御信号とのサンプリングは、前記テスト・クロック信号の各立ち上がりエッジにおいて前記テスト・データ信号の値と前記テスト制御信号の値とをサンプリングすることを含む、装置。
【請求項２】
前記１組のテスト・パケットのうちの少なくとも１つのテスト・パケットは、前記テスト・データ信号のサンプリングからの少なくとも１つの値と、前記テスト制御信号のサンプリングからの少なくとも１つの値とを含む、請求項１に記載の装置。
【請求項３】
前記１組のテスト・パケットは、
前記テスト・データ信号のサンプリングからの前記テスト・データの値を含む１つまたは複数のテスト・データ・パケットと、
前記テスト制御信号のサンプリングからの前記テスト制御情報の値を含む１つまたは複数のテスト制御パケットと
を含む、請求項１に記載の装置。
【請求項４】
前記コンポーネントは、さらに、
テスト・データ・チャネルを経由して前記１つまたは複数のテスト・データ・パケットを伝搬させ、
テスト制御チャネルを経由して前記１つまたは複数のテスト制御パケットを伝搬させるように
構成されている、請求項３に記載の装置。
【請求項５】
前記テスト・データ・チャネルと、前記テスト制御チャネルとは、別個の論理チャネル、または別個の物理チャネルである、請求項４に記載の装置。
【請求項６】
前記１組のテスト・パケットを生成するために、前記コンポーネントは、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号のサンプリングによって１つまたは複数のテスト・データ・パケットを生成し、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト制御信号のサンプリングによって１つまたは複数のテスト制御パケットを生成するように
構成されている、請求項１に記載の装置。
【請求項７】
前記コンポーネントは、さらに、
スキャン制御信号によってスキャン制御情報を受信し、前記スキャン制御信号の前記スキャン制御情報を前記１組のテスト・パケットの中に含めるように
構成されている、請求項１に記載の装置。
【請求項８】
前記コンポーネントは、パケット・ベースの接続によって前記１組のテスト・パケットを伝搬させるように構成されている、請求項１に記載の装置。
【請求項９】
前記１組のテスト・パケットを受信し、
前記１組のテスト・パケットを使用して、前記テスト・データを運搬するテスト・データ信号と、前記テスト制御情報を運搬するテスト制御信号と、テスト・クロック信号とを含む１組のテスト信号を生成するように
構成されたコンポーネントをさらに備え、前記テスト・クロック信号は、前記１組のテスト・パケットの内部に含まれる前記ビット・アラインメント情報を使用して生成される、請求項１に記載の装置。
【請求項１０】
１組のテスト信号を第１のテスト・ドメインを介して受信するステップであって、前記１組のテスト信号は、デバイスをテストするために前記デバイスに適用されるように構成されたテスト・データを運搬するテスト・データ信号と、前記テスト・データを使用して前記デバイスのテストを制御するように構成されたテスト制御情報を運搬するテスト制御信号と、テスト・クロック信号とを含み、前記第１のテスト・ドメインはジョイント・テスト・アクション・グループ（ＪＴＡＧ）テスト・ドメインを含み、前記テスト・データ信号はＪＴＡＧテスト・データ入力（ＴＤＩ）信号またはＪＴＡＧテスト・データ出力（ＴＤＯ）信号であり、前記テスト制御信号はＪＴＡＧテスト・モード状態（ＴＭＳ）信号であり、前記テスト・クロック信号はＪＴＡＧテスト・クロック（ＴＣＫ）信号である、ステップと、
前記１組のテスト信号に基づいて、前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号と前記テスト制御信号とのサンプリングによって１組のテスト・パケットを生成するステップであって、前記１組のテスト・パケットは、前記テスト・データと、前記テスト制御情報と、前記テスト・クロック信号を表現するように構成されたビット・アラインメント情報とを含み、前記テスト・データ信号と前記テスト制御信号とのサンプリングは、前記テスト・クロック信号の各立ち上がりエッジにおいて前記テスト・データ信号の値と前記テスト制御信号の値とをサンプリングすることを含む、ステップと、
前記１組のテスト・パケットを第２のテスト・ドメインへ伝搬するステップと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にテストに関し、またより詳細には排他的ではないが、テストに関連した情報の伝搬を制御することに関する。
【背景技術】
【０００２】
ジョイント・テスト・アクション・グループ（ＪＴＡＧ：Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）すなわち米国電気電子学会（ＩＥＥＥ：Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）１１４９．１は、自動デジタル・テストについての規格である。ＪＴＡＧは、主に相互接続テストのために当初開発されたが、それ以来、コンポーネントにアクセスするための、また他のテスト機能およびメンテナンス機能を実行するための問題解決手法へと進化してきており、またこれに関して、多数の関連した規格およびアプローチが開発されてきている。これらの規格およびアプローチのほとんどは、コンポーネントが、スキャン・レジスタから構成される１１４９．１の回路を経由してアクセスされる回路／基板空間において効果的であるが、それら規格およびアプローチは、リモート・コンポーネントにアクセスするためには効率が悪い、あるいは効果がないことさえもある可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
先行技術における様々な問題は、パケット・ベースのＪＴＡＧテストをサポートするための実施形態で対処される。
【課題を解決するための手段】
【０００４】
一実施形態においては、装置は、複数のテスト信号を受信し、１つまたは複数の関連するテスト・パケットを生成するように構成されたコンポーネントを含んでいる。テスト信号は、テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む。１つまたは複数のテスト・パケットは、テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト・データ信号と、テスト制御信号とのサンプリングによって生成され、またテスト・クロック信号は、１つまたは複数のテスト・パケットの内部のビット・アラインメント情報として表現される。
【０００５】
一実施形態においては、方法は、複数のテスト信号を受信するステップと、１つまたは複数の関連するテスト・パケットを生成するステップとを含む。テスト信号は、テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む。１つまたは複数のテスト・パケットは、テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト・データ信号と、テスト制御信号とのサンプリングによって生成され、またテスト・クロック信号は、１つまたは複数のテスト・パケットの内部のビット・アラインメント情報として表現される。
【０００６】
一実施形態においては、装置は、１つまたは複数のテスト・パケットを受信し、またその１つまたは複数のテスト・パケットを使用して複数のテスト信号を生成するように構成されたコンポーネントを含んでいる。１つまたは複数のテスト・パケットは、テスト・データと、テスト制御情報と、ビット・アラインメント情報とを含む。テスト信号は、テスト・データを伝達するテスト・データ信号と、テスト制御情報を伝達するテスト制御信号と、ビット・アラインメント情報を使用して生成されるテスト・クロック信号とを含む。
【０００７】
一実施形態においては、方法は、１つまたは複数のテスト・パケットを受信するステップと、その１つまたは複数のテスト・パケットを使用して複数のテスト信号を生成するステップとを含む。１つまたは複数のテスト・パケットは、テスト・データと、テスト制御情報と、ビット・アラインメント情報とを含む。テスト信号は、テスト・データを伝達するテスト・データ信号と、テスト制御情報を伝達するテスト制御信号と、ビット・アラインメント情報を使用して生成されるテスト・クロック信号とを含む。
【０００８】
本明細書における教示は、添付図面と併せて以下の詳細な説明を考察することにより簡単に理解され得る。
【図面の簡単な説明】
【０００９】
【図１】パケット・ベースのＪＴＡＧテストを使用するように構成されたＪＴＡＧ−ベースのテスト環境の一実施形態を示す図である。
【図２】図１のＪＴＡＧ−ベースのテスト環境の例示のＴＡＰ−ベースの実装形態についてのＪＴＡＧ信号のＰＪＴＡＧパケットへの例示の変換を示す図である。
【図３】ＪＴＡＧドメインのＪＴＡＧ信号をＰＪＴＡＧドメインのＰＪＴＡＧパケットへと変換するための方法の一実施形態を示す図である。
【図４】ＪＴＡＧドメインのＪＴＡＧ信号をＰＪＴＡＧドメインのＰＪＴＡＧパケットへと変換するための方法の一実施形態を示す図である。
【図５】ＰＪＴＡＧドメインのＰＪＴＡＧパケットをＪＴＡＧドメインのＪＴＡＧ信号へと変換するための方法の一実施形態を示す図である。
【図６】ＰＪＴＡＧドメインのＰＪＴＡＧパケットをＪＴＡＧドメインのＪＴＡＧ信号へと変換するための方法の一実施形態を示す図である。
【図７】例示のノードによるネットワークの内部のＰＪＴＡＧの例示の一実装形態を示す図である。
【図８】仮想化ソフトウェアが、ハードウェア仮想化を制御するように構成された、ＰＪＴＡＧの例示の一実装形態を示す図である。
【図９】本明細書において説明される機能を実行する際に使用するために適したコンピュータについての高レベルのブロック図である。
【発明を実施するための形態】
【００１０】
理解を容易にするために、同一の参照番号を、可能であれば使用して、図面に共通である同一の要素を指定している。
【００１１】
一般に、パケット・ベースのテスト能力が、本明細書において示され、また説明されるが、様々な他の可能性もまた、本明細書において提示されてもよい。
【００１２】
少なくともいくつかの実施形態においては、パケット・ベースのテスト能力は、パケット・ベースのＪＴＡＧプロトコル（本明細書においては、ＰＪＴＡＧプロトコルと称される）を提供するように構成されている。ＰＪＴＡＧプロトコルは、同期式ＪＴＡＧプロトコルをサポートするように構成された非同期式プロトコルである。ＰＪＴＡＧプロトコルは、ＪＴＡＧ信号と、そのＪＴＡＧ信号の情報を移送するように構成されたパケットとの間で変換するように（例えば、ＪＴＡＧドメインからＰＪＴＡＧドメインへのインターフェースにおいてＪＴＡＧ信号をＰＪＴＡＧパケットへと変換し、またＰＪＴＡＧドメインからＪＴＡＧドメインへのインターフェースにおいてＰＪＴＡＧパケットをＪＴＡＧ信号へと変換するように）構成されている。
【００１３】
図１は、パケット・ベースのＪＴＡＧテストを使用するように構成されたＪＴＡＧ−ベースのテスト環境の一実施形態を示すものである。
【００１４】
ＪＴＡＧ−ベースのテスト環境１００は、パケット・ベースのＪＴＡＧ（ＰＪＴＡＧ）プロトコルを使用して、パケット・ベースのＪＴＡＧ（ＰＪＴＡＧ）ドメイン１２０を経由して通信するように構成された第１のＪＴＡＧドメイン１１０１と、第２のＪＴＡＧドメイン１１０２と（一括して、ＪＴＡＧドメイン１１０）を含んでいる。
【００１５】
ＪＴＡＧ−ベースのテスト環境１００は、ＰＪＴＡＧプロトコルが使用され得る、異なるタイプのアプリケーションをサポートするように構成されていることもある。一実施形態においては、例えば、ＪＴＡＧ−ベースのテスト環境１００は、ＴＡＰ−レベルのＰＪＴＡＧ実装形態（例えば、ここで、ＰＪＴＡＧドメイン１２０は、物理的に分布していることもあり、また１つまたは複数の要素を含んでいることもでき、ここで各要素は、ＪＴＡＧテスト・アクセス・ポート（ＴＡＰ：Ｔｅｓｔ  Ａｃｃｅｓｓ  Ｐｏｒｔ）と、関連するＴＡＰ有限状態機械（ＦＳＭ：Ｆｉｎｉｔｅ  Ｓｔａｔｅ  Ｍａｃｈｉｎｅ）とを含む個別のＰＪＴＡＧシステムとすることができる）として実施されることもある。一実施形態においては、例えば、ＪＴＡＧ−ベースのテスト環境１００は、コンポーネント・レベルのＰＪＴＡＧ実装形態として実施されることもある（例えば、ＰＪＴＡＧドメイン１２０は、１つまたは複数の要素を含むＪＴＡＧシステムであり、ここで各要素は、ＪＴＡＧシステムのコンポーネントとすることができる）。
【００１６】
ＪＴＡＧドメイン１１０は、各々以下のタイプのＪＴＡＧ信号、すなわち（１）テスト・データ信号（すなわち、テスト・データ入力（ＴＤＩ：Ｔｅｓｔ  Ｄａｔａ  Ｉｎｐｕｔ）およびテスト・データ出力（ＴＤＯ：Ｔｅｓｔ  Ｄａｔａ  Ｏｕｔｐｕｔ）と、（２）テスト制御信号（すなわち、テスト・モード状態（ＴＭＳ：Ｔｅｓｔ  Ｍｏｄｅ  Ｓｔａｔｅ）、テスト・クロック（ＴＣＫ：Ｔｅｓｔ  Ｃｌｏｃｋ）、およびオプションとしてＴＳＴＲ（オプションのリセット信号））との伝搬をサポートする。明確にするために、第１のＪＴＡＧドメイン１１０１は、ＪＴＡＧ  ＴＤＩ信号と、ＪＴＡＧ  ＴＣＫ信号（第１のＪＴＡＧドメイン１１０１に対してローカルであるＴＣＫ１として示される）と、ＪＴＡＧ  ＴＭＳ信号とをサポートするように示され、また同様に、第２のＪＴＡＧドメイン１１０２は、ＪＴＡＧ  ＴＤＯ信号と、ＪＴＡＧ  ＴＣＫ信号（第２のＪＴＡＧドメイン１１０２に対してローカルであるＴＣＫ２として示される）と、ＪＴＡＧ  ＴＭＳ信号とをサポートするように示される。ＪＴＡＧドメイン１１０は、任意の適切なタイプのＪＴＡＧドメインとすることができ、このＪＴＡＧドメインは、ＰＪＴＡＧプロトコルが使用されるアプリケーションに依存することもある。ＪＴＡＧドメイン１１０はまた、シフトＤＲ（ＳｈｉｆｔＤＲ）、アップデートＤＲ（ＵｐｄａｔｅＤＲ）、セレクト（Ｓｅｌｅｃｔ）、キャプチャＤＲ（ＣａｐｔｕｒｅＤＲ）などのテスト・アクセス・ポート（ＴＡＰ：Ｔｅｓｔ  Ａｃｃｅｓｓ  Ｐｏｒｔ）の有限状態機械（ＦＳＭ）に関連するスキャン制御信号の伝搬をサポートすることもできる。
【００１７】
ＰＪＴＡＧドメイン１２０は、任意の適切なタイプのドメインとすることができ、このドメインは、ＰＪＴＡＧプロトコルが使用されるアプリケーションに依存することもある。一実施形態においては、例えば、ＴＡＰ−レベルのＰＪＴＡＧの場合には、ＰＪＴＡＧドメイン１２０は、パケット・ベースの通信（例えば、イーサネット・ネットワーク、インターネットなど）をサポートする通信ネットワークとすることができる。一実施形態においては、例えば、コンポーネント・レベルのＰＪＴＡＧの場合には、ＰＪＴＡＧドメイン１２０は、ＪＴＡＧシステムの内部の（例えば、ＪＴＡＧシステムのコンポーネントの間の内部通信をサポートする）通信媒体とすることができる。ＰＪＴＡＧドメイン１２０は、ＰＪＴＡＧプロトコルに従ってパケットの伝搬をサポートするように構成された、任意の他の適切なタイプのドメインとすることができる。
【００１８】
ＰＪＴＡＧドメイン１２０は、ＰＪＴＡＧプロトコルに従って、パケットを使用して、ＪＴＡＧテスト情報（例えば、テスト・データおよびテスト制御情報と、オプションとしてはスキャン制御情報と）の伝搬をサポートするように構成されている。ＰＪＴＡＧドメイン１２０は、テスト・データ（本明細書においては、テスト・データ・パケットとして示される）を含むパケットを伝搬させるように構成されたテスト・データ・チャネル（ＴＤＣｈ：Ｔｅｓｔ  Ｄａｔａ  Ｃｈａｎｎｅｌ）１２２Ｄと、テスト・データ（本明細書においては、テスト制御パケットとして示される）に関連したテスト制御情報（およびオプションとしては、スキャン制御情報）を含むパケットを伝搬させるように構成されているテスト信号チャネル（ＴＳＣｈ：Ｔｅｓｔ  Ｓｉｇｎａｌｉｎｇ  Ｃｈａｎｎｅｌ）１２２Ｓとを含む。
【００１９】
ＴＤＣｈ  １２２Ｄと、ＴＳＣｈ  １２２Ｓとは、パケット・ベースの通信をサポートするように構成されたチャネルであり、また任意の適切なやり方で実施されることもある。一実施形態においては、図１に示されるように、ＴＤＣｈ  １２２Ｄと、ＴＳＣｈ  １２２Ｓとは、別個の物理チャネルを使用して実施されることもある。明確にするために、図１では省略されている一実施形態においては、ＴＤＣｈ  １２２Ｄと、ＴＳＣｈ  １２２Ｓとは、媒体共通の物理チャネルを共用する別個の論理チャネルとして実施されることもある。やはり、明確にするために図１では省略されている一実施形態においては、ＴＤＣｈ  １２２Ｄと、ＴＳＣｈ  １２２Ｓとは、テスト・データとテスト制御情報とが、同じパケット（これらのパケットは、本明細書においては、より一般的に、テスト・パケットとして示される）の内部に含まれる共通の論理チャネルを使用して実施されることもある。
【００２０】
ＰＪＴＡＧドメイン１２０は、複数の要素１２５１〜１２５Ｎ（一括して、要素１２５）を含んでいる。要素１２５は、ＴＤＣｈ  １２２Ｄを使用して直列に接続され、またＴＳＣｈ  １２２Ｓを使用して並列に接続される。要素１２５は、どのような適切なタイプの要素ともすることができ、これは、ＰＪＴＡＧプロトコルが使用される、アプリケーションに依存することもある。一実施形態においては、例えば、ＴＡＰ−レベルのＰＪＴＡＧ実装形態の場合（例えば、ＰＪＴＡＧドメイン１２０が、物理的に分布していることもある場合）には、要素１２５の各々は、ＪＴＡＧ  ＴＡＰと、関連するＴＡＰ  ＦＳＭとを含む個別のＰＪＴＡＧシステムとすることができる。一実施形態においては、例えば、コンポーネント・レベルのＰＪＴＡＧの実装形態の場合（例えば、ＰＪＴＡＧドメイン１２０が、ＪＴＡＧシステムである場合）には、要素１２５の各々は、ＪＴＡＧシステムのコンポーネントとすることができる。要素１２５は、ＰＪＴＡＧドメインの内部で使用するために構成された、どのような他の適切なタイプの要素とすることもできる。
【００２１】
ＪＴＡＧ−ベースのテスト環境１００は、ＪＴＡＧドメイン１１０（例えば、ＪＴＡＧ  ＴＡＰ信号、およびオプションとしては、ＦＳＭ制御信号）において使用されるフォーマットと、ＰＪＴＡＧドメイン１２０（例えば、テスト・パケット、またはテスト・データ・パケットとテスト制御パケットとの組合せ）において使用されるフォーマットとの間で情報を変換するように構成された１対のコンポーネント１１５を含んでいる。コンポーネントの対１１５は、ディスパッチャ１１５Ｄと、イシュア１１５Ｉとを含む。
【００２２】
ディスパッチャ１１５Ｄは、第１のＪＴＡＧドメイン１１０１と、ＰＪＴＡＧドメイン１２０との間のインターフェースとして機能するように構成されている。ディスパッチャ１１５Ｄは、第１のＪＴＡＧドメイン１１０１（例えば、ＪＴＡＧ  ＴＡＰ信号、およびオプションとしてはＦＳＭ制御信号）において使用されるフォーマットからＰＪＴＡＧドメイン１２０（例えば、テスト・データ・パケットとテスト制御パケットとを含むＰＪＴＡＧパケット）において使用されるフォーマットへと情報を変換するように構成されている。ディスパッチャ１１５Ｄが、実行するように構成されている機能の組は、ＪＴＡＧ−ベースのテスト環境１００の実装形態のタイプに（例えば、ＴＡＰ−レベルであるか、コンポーネント・レベルであるか、または何らかの他の実装形態であるかに）依存する可能性がある。
【００２３】
一実施形態においては、例えば、ディスパッチャ１１５Ｄが、ＴＡＰ−レベルの実装形態（図１に示されるような）の内部で使用されるときに、ディスパッチャ１１５Ｄは、以下の機能を実行するように構成されている。ディスパッチャ１１５Ｄは、テスト・データを伝達するテスト・データ信号と、テスト制御情報を伝達するテスト制御信号（例えば、テスト・モード状態情報を伝達するテスト・モード状態信号）と、テスト・クロックを伝達するテスト・クロック信号とを受信するように構成されている。ディスパッチャ１１５Ｄは、（１）テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト・データ信号のサンプリングによって１つまたは複数のテスト・データ・パケットを生成し、また（２）ＰＪＴＡＧドメイン１２０においてＴＤＣｈ  １２２Ｄを経由して１つまたは複数のテスト・データ・パケットを伝搬させるように、構成されている。ディスパッチャ１１５Ｄは、（１）テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト制御信号ベースのサンプリングによって１つまたは複数のテスト制御パケットを生成し、また（２）ＰＪＴＡＧドメイン１２０においてＴＳＣｈ  １２２Ｓを経由して１つまたは複数のテスト制御パケットを伝搬させるように、構成されている。一実施形態においては、例えば、テスト・クロック信号を使用して信号（例えば、テスト・データ信号、テスト制御信号など）をサンプリングすることは、値が、適切なパケットの内部に配置され得るように、テスト・クロック信号の各立ち上がりエッジにおいて信号の値をサンプリングすることを含むことができる。ディスパッチャ１１５Ｄはまた、１つまたは複数のテスト・データ・パケットと、１つまたは複数のテスト制御パケットとの内部のビット・アラインメント情報としてテスト・クロック信号を表現するように構成されている。ビット・アラインメント情報は、信号（例えば、テスト・データ信号およびテスト制御信号）の値が、パケットの内部に分布されたやり方、すなわち信号の関連する値をパケットの中に配置するためにサンプリングされるときに信号の値がスライスされたやり方を示すように考慮されることもあることに注意すべきである。例えば、テスト・データ信号は、ＪＴＡＧ  ＴＤＩ／ＴＤＯ信号とすることもでき、テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号とすることができ、またテスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号とすることもできる。
【００２４】
一実施形態においては、例えば、ディスパッチャ１１５Ｄが、（明確にするために図１では省略される）コンポーネント・レベルの実装形態の内部で使用されるときに、ディスパッチャ１１５Ｄは、ＴＡＰ−レベルの実装形態について説明される機能、ならびにＰＪＴＡＧドメイン１２０を経由してスキャン制御情報の伝搬に関連した追加の機能を実行するように構成されている。ディスパッチャ１１５Ｄは、ＴＡＰ  ＦＳＭに関連したスキャン制御情報を含むスキャン制御信号（例えば、シフトＤＲ、アップデートＤＲ、セレクト、キャプチャＤＲなど）を受信し、それらのテスト制御パケットがスキャン制御信号からのスキャン制御情報も含むように、１つまたは複数のテスト制御パケットを生成し、またＰＪＴＡＧドメイン１２０においてＴＳＣｈ  １２２Ｓを経由して１つまたは複数のテスト制御パケット（スキャン制御情報を含む）を伝搬させるように、構成されている。
【００２５】
イシュア１１５Ｉは、ＰＪＴＡＧドメイン１２０と、第２のＪＴＡＧドメイン１１０２との間のインターフェースとして機能するように構成されている。イシュア１１５Ｉは、ＰＪＴＡＧドメイン１２０（例えば、テスト・データ・パケットと、テスト制御パケットとを含むＰＪＴＡＧパケット）において使用されるフォーマットと、第２のＪＴＡＧドメイン１１０２（例えば、ＪＴＡＧ  ＴＡＰ信号、およびオプションとしてＦＳＭ制御信号）において使用されるフォーマットとからの情報を変換するように構成されている。イシュア１１５Ｉが、実行するように構成されている機能の組は、ＪＴＡＧ−ベースのテスト環境１００の実装形態のタイプに（例えば、ＴＡＰ−レベルであるか、コンポーネント・レベルであるか、または何らかの他の実装形態であるかに）依存する可能性がある。
【００２６】
一実施形態においては、例えば、イシュア１１５Ｉが、ＴＡＰ−レベルの実装形態（図１において示されるような）の内部で使用されるときに、イシュア１１５Ｉは、以下の機能を実行するように構成されている。イシュア１１５Ｉは、ＰＪＴＡＧドメイン１２０においてＴＤＣｈ  １２２Ｄを経由して１つまたは複数のテスト・データ・パケットを受信し、またＰＪＴＡＧドメイン１２０においてＴＳＣｈ  １２２Ｓを経由して１つまたは複数のテスト制御パケットを受信するように構成されている。テスト・データ・パケットは、テスト・データと、テスト制御タイミング情報を代表するビット・アラインメント情報とを含んでおり、またテスト制御パケットは、テスト制御情報（例えば、テスト・モード状態情報）と、テスト制御タイミング情報を代表するビット・アラインメント情報とを含んでいる。イシュア１１５Ｉは、１つまたは複数のテスト・データ・パケットから、テスト・データを伝達するテスト・データ信号を生成し、またテスト・データ信号パスを経由してテスト・データ信号を伝搬させるように構成されている。イシュア１１５Ｉは、１つまたは複数のテスト制御パケットから、テスト制御情報を伝達するテスト制御信号（例えば、テスト・モード状態情報を伝達するテスト・モード状態信号）を生成し、またテスト制御信号パスを経由してテスト制御信号を伝搬させるように構成されている。イシュア１１５Ｉは、１つまたは複数のテスト・データ・パケットからのビット・アラインメント情報と、１つまたは複数のテスト制御パケットからのビット・アラインメント情報とを使用して、テスト制御タイミング情報を伝達するテスト・クロック信号を生成し、またテスト・クロック信号パスを経由してテスト・クロック信号を伝搬させるように構成されている。一実施形態においては、例えば、局部発振器を使用して、クロック信号を生成することができ、また次いでビット・アラインメント情報を使用して、クロック信号をゲートして、それによってテスト・クロック信号を形成することができる。そのような一実施形態においては、イシュア１１５Ｉのパケット受信待ち行列が、空っぽである場合、クロックは、ゲートされる可能性があり、その結果、スキャン・チェーンは、新しいパケットがイシュア１１５Ｉに到着するまで、フリーズされる。例えば、テスト・データ信号は、ＪＴＡＧ  ＴＤＩ／ＴＤＯ信号とすることができ、テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号とすることができ、またテスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号とすることができる。
【００２７】
一実施形態においては、例えば、イシュア１１５Ｉが、（明確にするために図１では省略される）コンポーネント・レベルの実装形態の内部で使用されるときに、イシュア１１５Ｉは、ＴＡＰ−レベルの実装形態について説明される機能、ならびにＰＪＴＡＧドメイン１２０を経由したスキャン制御情報の伝搬に関連した追加の機能を実行するように構成されている。イシュア１１５Ｉは、スキャン制御情報を含んでもいる１つまたは複数のテスト制御パケットを受信し、スキャン制御情報を含むスキャン制御信号（例えば、シフトＤＲ、アップデートＤＲ、セレクト、キャプチャＤＲなど）を生成し、またスキャン制御信号パスを経由してスキャン制御信号を伝搬させるように構成されている。
【００２８】
コンポーネント１１５は、各々、任意の適切なやり方で実施されることもある。例えば、コンポーネント１１５（例えば、ディスパッチャ１１５Ｄおよび／またはイシュア１１５Ｉ）は、ディスパッチャ機能および／またはイシュア機能を提供するように構成された１つまたは複数のハードウェア要素を使用して、ディスパッチャ機能および／またはイシュア機能など、ならびにそれらの様々な組合せを提供するように構成された命令を実行するように構成されているプロセッサを使用して実施されることもある。
【００２９】
ＰＪＴＡＧドメイン１２０においては、パケットは、任意の適切なフォーマットを使用して実施されることもある。
【００３０】
一実施形態においては、例えば、ＴＤＣｈ  １２２Ｄを経由してテスト・データ信号を移送するために使用されるテスト・データ・パケットは、以下のフィールドを、すなわち、（１）ＴＤサイズ要素までを含むテスト＿データと、（２）使用バイト（ＴＤサイズよりも小さい場合）と、（３）テスト・データ・パケットの第１のビットの基本的な位置を示すビット＿位置とを含むパケット・フォーマットを有することができる。このパケット・フォーマットは、テスト・データ信号のうちのＴＤサイズまでのテスト・データ・ビットが、パケット内部で送信されることを可能にする。ビット＿位置フィールドは、各要素（例えば、ＴＡＰ−レベルの実装形態における各ＰＪＴＡＧコンポーネント、コンポーネント・レベルの実装形態における各スキャン・チェーン・コンポーネントなど）が、関連する制御情報が関連するテスト制御パケットにおいてＴＳＣｈ  １２２Ｓを経由して伝搬されているテスト・データ・パケットからのテスト＿データを位置合わせすることを可能にする。ＴＤサイズ・パラメータは、固定値であってもよく、または伝送状況に適応させられてもよいことに注意すべきである。
【００３１】
一実施形態においては、例えば、ＴＳＣｈ  １２２Ｓを経由してテスト制御情報を移送するために使用されるテスト制御パケットは、以下のフィールドを、すなわち、（１）ＴＳサイズまでの要素を含む、テスト＿制御＿データと、（２）使用バイト（ＴＳサイズよりも小さい場合）と、（３）テスト制御パケットの第１のビットの基本的な位置を示すビット＿位置とを含むパケット・フォーマットを有することができる。このパケット・フォーマットは、ＴＳサイズまでのテスト制御ビット（およびオプションとして、スキャン制御ビット）が、パケット内部で送信されることを可能にする。ビット＿位置フィールドは、各要素（例えば、ＴＡＰ−レベルの実装形態における各ＰＪＴＡＧコンポーネント、コンポーネント・レベルの実装形態における各スキャン・チェーン・コンポーネントなど）が、関連するテスト・データが、関連するテスト・データ・パケットにおいてＴＤＣｈ  １２２Ｄを経由して伝搬されているテスト制御パケットからのテスト＿制御＿データを位置合わせすることを可能にする。ＴＳサイズ・パラメータは、固定された値であってもよく、または伝送状況に適応させられてもよいことに注意すべきである。テスト・データと、テスト制御情報と（オプションとして、スキャン制御情報と）が、別個のテスト・データ・パケットと、テスト制御パケットとを使用して（例えば、別個の物理接続または共通の物理接続の別個の論理チャネルを経由して）伝達される実施形態に関して図１において主として示され、また説明されるが、一実施形態においては、テスト・データと、テスト制御情報と（オプションとして、スキャン制御情報と）は、同じテスト・パケットの内部で伝達され得ることに注意すべきである。そのような一実施形態においては、テスト・データ信号と、テスト制御信号と（オプションとして、スキャン制御信号と）を移送するために使用されるテスト・データ・パケットは、以下のフィールド、すなわち、（１）ＴＤサイズまでの要素を含むテスト＿データと、（２）テスト＿データについての使用バイト（ＴＤサイズよりも小さい場合）と、（３）ＴＳサイズまでの要素を含むテスト＿制御＿データと、（４）テスト＿制御＿データについての使用バイト（ＴＳサイズよりも小さい場合）と、（５）テスト・パケットの第１のビットの基本的位置を示すビット＿位置とを含むパケット・フォーマットを有することができる。このパケット・フォーマットは、テスト・データ信号のＴＤサイズまでのテスト・データ・ビットと、ＴＳサイズまでのテスト制御ビットと（オプションとして、スキャン制御ビットと）が、パケットの内部で送信されることを可能にする。ビット＿位置フィールドは、各要素（例えば、ＴＡＰ−レベルの実装形態における各ＰＪＴＡＧコンポーネント、コンポーネント・レベルの実装形態における各スキャン・チェーン・コンポーネントなど）が、アラインメント・オペレーションを実行することを可能にする。ＴＤサイズ・パラメータおよび／またはＴＳサイズ・パラメータは、固定された値であってもよく、かつ／または伝送状況に適応させられてもよいことに注意すべきである。
【００３２】
ＰＪＴＡＧドメイン１２０内において、テスト・データと、その関連する制御情報との間の同期化は、ＰＪＴＡＧドメイン１２０のパケットの内部に含まれるビット・アラインメント情報を使用して実行されることに注意すべきである。結果として、ＰＪＴＡＧドメイン１２０を経由してＴＣＫ信号を移送する必要はなく、またそれゆえに、ディスパッチャ１１５ＤにおいてＴＣＫ信号をサンプリングし、またはイシュア１１５ＩにおいてＴＣＫ値を回復する必要はない。これは、図１において示されており、ディスパッチャ１１５Ｄは、第１のＪＴＡＧドメイン１１０１から受信されるローカルＴＣＫ信号（実例としては、ＴＣＫ１）を終了させるように構成されており、また同様に、イシュア１１５Ｉは、第２のＪＴＡＧドメイン１１０２に対して提供されるローカルＴＣＫ信号（実例としては、ＴＣＫ２）を生成するように構成されている。結果として、２つのＪＴＡＧクロック、ＴＣＫ１と、ＴＣＫ２とは、周波数と、同期化との両方の観点から完全に独立しており、またこのようにして、それぞれ第１のＪＴＡＧドメイン１１０１と、第２のＪＴＡＧドメイン１１０２との必要性に対して最適化される可能性がある。言い換えれば、リモート・コンポーネントは、それぞれ、ローカル・クロックの上で実行することができる。そのような同期化を維持するためのＴＤＣｈ  １２２Ｄのテスト・データと、ＴＳＣｈ  １２２Ｓの制御情報とのアラインメントは、任意の適切なやり方で（例えば、ＴＤＣｈ  １２２Ｄを経由して伝搬されるテスト・データ・パケットのテスト＿データ・フィールドのビットごとのシフトする値により）実行される可能性がある。第２のＪＴＡＧドメイン１１０２におけるＪＴＡＧ信号のアラインメントは、任意の適切なやり方で実行される可能性がある（例えば、イシュア１１５Ｉは、ＰＪＴＡＧドメイン１２０を経由してイシュア１１５Ｉにおいて受信されるパケットの間のレイテンシを補正するために、そのローカルＪＴＡＧクロックＴＣＫ２の上でバッファリングとゲーティングとを使用するように構成されていることもある）。
【００３３】
ＪＴＡＧドメイン１１０と、ＰＪＴＡＧドメイン１２０との間の変換は、それに関連するどのようなタイミング問題も有するべきではないことに注意すべきである。長い配線の上での伝搬時間を仮定すると、ＪＴＡＧクロックが、一般的に、非常に遅いことを考慮するときに、これは、理解されるであろう。いずれにしても、ディスパッチャ１１５Ｄは、それが、必要に応じてＰＪＴＡＧパケットを単に送信することができるので、どのような関連するタイミング制約条件も有してはいない。他方では、イシュア１１５Ｉは、ＰＪＴＡＧドメイン１２０におけるＰＪＴＡＧパケットと、第２のＪＴＡＧドメイン１１０２におけるＪＴＡＧ信号との間の変換に関連するタイミング制約条件を処理する必要がある可能性がある。例えば、イシュア１１５Ｉは、第２のＪＴＡＧドメイン１１０２についての連続したＪＴＡＧ信号を生成するために、受信されたＰＪＴＡＧパケットをバッファするように（また必要に応じて、バッファが空になるときに、出力クロックをフリーズさせるように）構成されていることもある。
【００３４】
このようにして、ＰＪＴＡＧプロトコルは、ＪＴＡＧが基づいている以下の２つの原理、すなわち、（１）ＴＤＩからＴＤＯへのビットのシリアル・スキャンと、（２）スキャン・チェーンの要素の上の制御信号の同期式アサーションとをサポートする観点から同期式ＪＴＡＧプロトコルに機能的に同等である非同期式パケット・プロトコルである。ＴＤＣｈ  １２２Ｄを経由した直列になったＰＪＴＡＧドメイン１２０の要素１２５の接続は、ＴＤＣｈ  １２２Ｄの上で送信されるパケットが、直列になったＰＪＴＡＧドメイン１２０の要素１２５を横切ることを可能にし（それによって上記で考察されるＪＴＡＧの原理（１）を反復している）、またＴＳＣｈ  １２２Ｓを経由した並列になったＰＪＴＡＧドメイン１２０の要素１２５の接続は、ＴＳＣｈ  １２２Ｓの上で送信されるパケットが、実質的に同じ時間にＰＪＴＡＧドメイン１２０の要素１２５によって受信されることを可能にする（それによって、上記で考察されるＪＴＡＧの原理（２）を反復している）ことに注意すべきである。言い換えれば、非同期式ＰＪＴＡＧプロトコルと、同期式ＪＴＡＧプロトコルとの機能的な同等性が存在しており、それによってＪＴＡＧコントローラが、同じスキャン・チェーンの上でＪＴＡＧコンポーネントと、ＰＪＴＡＧコンポーネントとの両方を見ることを可能にしている（すなわち、インターフェースは、トランスペアレントである）。
【００３５】
上記で指摘されるように、図１に関して示され、また説明されるＰＪＴＡＧプロトコルを使用して、ＪＴＡＧ信号をＰＪＴＡＧパケットに直接に変換することができる。例示のＴＡＰ−ベースの実装形態についてのＪＴＡＧ信号からＰＪＴＡＧパケットへの直接の変換の一例は、図２に関して示され、また説明される。
【００３６】
図２は、図１のＪＴＡＧ−ベースのテスト環境の、例示のＴＡＰ−ベースの実装形態についての、ＰＪＴＡＧパケットへのＪＴＡＧ信号の例示の変換を示すものである。
【００３７】
図２に示されるように、例示のＪＴＡＧクロノグラム（ｃｈｒｏｎｏｇｒａｍ）２１０は、２つのテスト・データ信号（すなわち、ＴＤＩおよびＴＤＯ）と、２つのテスト制御信号（すなわち、ＴＭＳおよびＴＣＫ）と、スキャン制御信号（ＲＴＩ、シフト−ＤＲなどのスキャン制御信号を含むことができるＴＡＰ状態として示される）とを含めて、テストに関連する５つのＪＴＡＧ信号を示している。例示のＪＴＡＧクロノグラム２１０は、３２７個のクロック・サイクルの上で３２０ビットをシフトしている。
【００３８】
図２に示されるように、例示のＪＴＡＧクロノグラム２１０の一部分は、関連するＰＪＴＡＧパケットへと変換される。
【００３９】
ＴＳＣｈ  １２２Ｓの上で、テスト制御パケットは、ＴＳサイズ＝６ビットのサイズを有する。ＴＭＳ信号の第１の部分は、ＰＪＴＡＧパケット２２１へと変換され、このＰＪＴＡＧパケット２２１においては、テスト＿制御＿データ・フィールドは、ＴＭＳ信号からの４ビット（実例としては、１１００）を含んでおり、使用＿バイト・フィールドは、４ビットが使用されることを示し、またビット＿位置フィールドは、０というビット位置を示す。ＴＭＳ信号の第２の部分は、ＰＪＴＡＧパケット２２２へと変換され、このＰＪＴＡＧパケット２２２においては、テスト＿制御＿データ・フィールドは、ＴＭＳ信号からの３ビット（実例としては、１１０）を含んでおり、使用＿バイト・フィールドは、３ビットが使用されることを示し、またビット＿位置フィールドは、３２４というビット位置を示す。
【００４０】
ＴＤＣｈ  １２２Ｄの上で（ＴＤＩ信号ビットストリームを移送するために使用されるときに）、テスト・データ・パケットは、ＴＤサイズ＝８ビットのサイズを有する。ＴＤＩ信号の第１の部分は、ＰＪＴＡＧパケット２３１へと変換され、このＰＪＴＡＧパケット２３１においては、テスト＿データ・フィールドは、ＴＤＩ信号からの８ビット（実例としては、０１００００００）を含んでおり、使用＿バイト・フィールドは、８ビットが使用されることを示し、またビット＿位置フィールドは、３というビット位置を示す。ＴＤＩ信号の第２の部分は、ＰＪＴＡＧパケット２３２へと変換され、このＰＪＴＡＧパケット２３２においては、テスト＿データ・フィールドは、ＴＤＩ信号からの８ビット（実例としては、０１１．．．）を含んでおり、使用＿バイト・フィールドは、８ビットが使用されることを示し、またビット＿位置フィールドは、１１というビット位置を示す。ＴＤＩ信号の第３の部分は、ＰＪＴＡＧパケット２３３へと変換され、このＰＪＴＡＧパケット２３３においては、テスト＿データ・フィールドは、ＴＤＩ信号からの１ビット（実例としては、０）を含んでおり、使用＿バイト・フィールドは、１ビットが使用されることを示し、またビット＿位置フィールドは、３２３というビット位置を示す。
【００４１】
ＴＤＣｈ  １２２Ｄの上で（ＴＤＯ信号ビットストリームを移送するために使用されるときに）、テスト・データ・パケットは、ＴＤサイズ＝８ビットのサイズを有する。ＴＤＯ信号の第１の部分は、ＰＪＴＡＧパケット２４１へと変換され、このＰＪＴＡＧパケット２４１においては、テスト＿データ・フィールドは、ＴＤＩ信号からの８ビット（実例としては、００１１１１１１）を含んでおり、使用＿バイト・フィールドは、８ビットが使用されることを示し、またビット＿位置フィールドは、３というビット位置を示す。ＴＤＯ信号の第２の部分は、ＰＪＴＡＧパケット２４２へと変換され、このＰＪＴＡＧパケット２４２においては、テスト＿データ・フィールドは、ＴＤＯ信号からの８ビット（実例としては、１１１．．．）を含んでおり、使用＿バイト・フィールドは、８ビットが使用されることを示し、またビット＿位置フィールドは、１１というビット位置を示す。ＴＤＯ信号の第３の部分は、ＰＪＴＡＧパケット２４３へと変換され、このＰＪＴＡＧパケット２４３においては、テスト＿データ・フィールドは、ＴＤＯ信号からの１ビット（実例としては、０）を含んでおり、使用＿バイト・フィールドは、１ビットが使用されることを示し、またビット＿位置フィールドは、３２３というビット位置を示す。
【００４２】
図２に示されるＪＴＡＧ信号のＰＪＴＡＧパケットへの変換は、単に例示的なものにすぎないことに（例えば、他の適切な任意の値を有する他の適切な任意のＪＴＡＧ信号が、使用されてもよく、他の適切な任意の数のクロック・サイクルの上でシフトされる他の適切な任意の数のビットは、それらの様々な組合せと同様に使用されてもよいことなどに）注意すべきである。
【００４３】
テスト・データとテスト制御情報と（オプションとして、スキャン制御情報と）が、別個のテスト・データ・パケットと、テスト制御パケットとを使用して（例えば、別個の物理接続、または共通の物理接続の別個の論理チャネルを経由して）伝達される実施形態に関して、図１および図２に主として示され、また説明されるが、一実施形態においては、テスト・データとテスト制御情報と（オプションとして、スキャン制御情報と）は、同じテスト・パケットの内部で伝達され得ることに注意すべきである。同じテスト・パケットの内部のテスト・データとテスト制御情報と（オプションとして、スキャン制御情報と）の移送に関連する例示の方法は、図３および５に示され、また説明される。別個のテスト・データ・パケットと、テスト制御パケットとを使用したテスト・データとテスト制御情報と（オプションとして、スキャン制御情報と）の移送に関連する例示の方法は、図４および６に示され、また説明される。
【００４４】
図３は、ＪＴＡＧドメインのＪＴＡＧ信号をＰＪＴＡＧドメインのＰＪＴＡＧパケットへと変換するための方法の一実施形態を示すものである。方法３００のステップは、特定の順序でシリアルに実行されているように示され、また説明されるが、方法３００のステップ（および／またはその一部分）は、同時に、かつ／または図３に提示されるものとは異なる順序で、実行され得ることが、理解されるであろう。方法３００のステップは、図１に関して示され、また説明されるディスパッチャ１１５Ｄにより、またはそのような機能を提供するように構成された他の適切な任意のコンポーネント（単数または複数）により実行され得ることが、理解されるであろう。
【００４５】
ステップ３１０において、方法３００は、開始される。
【００４６】
ステップ３２０において、テスト信号が、受信される。テスト信号は、テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む。ＪＴＡＧドメインにおいては、例えば、テスト・データ信号は、ＪＴＡＧ  ＴＤＩ信号またはＪＴＡＧ  ＴＤＯ信号とすることができ、テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号とすることができ、またテスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号とすることができる。テスト信号は、オプションとして、スキャン制御信号を（例えば、コンポーネント・レベルの実装形態において）含むことができる。
【００４７】
ステップ３３０において、１つまたは複数のテスト・パケットは、テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト・データ信号と、テスト制御信号とのサンプリングによって生成され、またテスト・クロック信号は、１つまたは複数のテスト・パケットの内部のビット・アラインメント情報として表現される。スキャン制御情報が、スキャン制御信号によって受信される場合に、１つまたは複数のテスト・パケットはまた、スキャン制御信号からのスキャン制御情報を含むように生成され得ることに注意すべきである。
【００４８】
ステップ３４０において、１つまたは複数のテスト・パケットは、１つまたは複数のテスト・チャネルを経由して伝搬される。
【００４９】
一実施形態においては、テスト・データ信号からの値と、テスト制御信号からの値とは、同じテスト・パケットの内部で組み合わされることもある。この場合には、テスト・チャネルは、テスト・データと、テスト制御情報とによって共用される単一の論理チャネルであるように考えられることもある。
【００５０】
一実施形態においては、テスト・データ信号からの値と、テスト制御信号からの値とは、テスト・パケットが、テスト・データからサンプリングされる値を含む１つまたは複数のテスト・データ・パケットと、テスト制御信号からサンプリングされる値を含む１つまたは複数のテスト制御パケットとを含む場合などに、テスト・パケットを分離するように制限されることもある。この場合には、テスト・チャネルは、共通の物理チャネルまたは別個の物理チャネルの論理チャネルを分離するように考えられることもある。この場合についてＪＴＡＧドメインのＪＴＡＧ信号をＰＪＴＡＧドメインのＰＪＴＡＧパケットへと変換するための方法の例示の一実施形態は、図４に関して示され、また説明される。
【００５１】
ステップ３５０において、方法３００は、終了する。明確にするために、終了するように示され、また説明されるが、方法３００のステップは、テスト・データ信号と、関連するテスト制御信号とが、受信され続ける限りは、実行され続ける可能性があることが、理解されるであろう。
【００５２】
図４は、ＪＴＡＧドメインのＪＴＡＧ信号をＰＪＴＡＧドメインのＰＪＴＡＧパケットへと変換するための方法の一実施形態を示すものである。シリアル・ステップと並列ステップとの特定の構成を使用して実行されるように示され、また説明されるが、方法４００のステップは、適切な任意のやり方で実行される可能性があり、このやり方は、少なくとも部分的に、ＪＴＡＧ信号が受信されるタイミングに依存する可能性があることが、理解されるであろう。方法４００のステップは、図１に関して示され、また説明されるディスパッチャ１１５Ｄにより、またはそのような機能を提供するように構成された他の適切な任意のコンポーネント（単数または複数）により実行され得ることが、理解されるであろう。
【００５３】
ステップ４１０において、方法４００は、開始される。
【００５４】
ステップ４２０において、テスト信号が、受信される。テスト信号は、テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む。ＪＴＡＧドメインにおいては、例えば、テスト・データ信号は、ＪＴＡＧ  ＴＤＩ信号またはＪＴＡＧ  ＴＤＯ信号とすることができ、テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号とすることができ、またテスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号とすることができる。テスト信号は、オプションとして、スキャン制御信号を（例えば、コンポーネント・レベルの実装形態において）含むことができる。
【００５５】
ステップ４２０において、方法４００は、ＰＪＴＡＧドメインを経由してそれぞれテスト・データと、制御情報との移送に関連する２つのパスへと分岐する。テスト・データの移送に関連する第１のパスのステップは、「Ｄ」という下付き文字を使用して示され、また制御情報の移送に関連する第２のパスのステップは、「Ｃ」という下付き文字を使用して示される。
【００５６】
ステップ４３０Ｄにおいて、１つまたは複数のテスト・データ・パケットは、（１）テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト・データ信号のサンプリングによって、また（２）１つまたは複数のテスト・データ・パケットの内部のビット・アラインメント情報としてテスト・クロック信号を表現することにより、生成される。ステップ４４０Ｄにおいて、１つまたは複数のテスト・データ・パケットは、ＰＪＴＡＧドメインのテスト・データ・チャネルを経由して伝搬される。ステップ４４０Ｄから、方法４００は、ステップ４５０へと進み、ここで方法４００は、終了する。
【００５７】
ステップ４３０Ｃにおいて、１つまたは複数のテスト制御パケットが、生成される。１つまたは複数のテスト制御パケットは、（１）テスト・クロック信号をサンプリングすることなく、テスト・クロック信号を使用した、テスト制御信号のサンプリングによって、また（２）１つまたは複数のテスト制御パケットの内部のビット・アラインメント情報としてテスト・クロック信号を表現することにより、生成される。スキャン制御情報が、スキャン制御信号によって受信される場合に、１つまたは複数のテスト制御パケットはまた、スキャン制御信号からのスキャン制御情報を含むように生成され得ることに注意すべきである。ステップ４４０Ｃにおいて、１つまたは複数のテスト制御パケットは、ＰＪＴＡＧドメインのテスト制御チャネルを経由して伝搬される。ステップ４４０Ｃから、方法４００は、ステップ４５０へと進み、ここで方法４００は、終了する。
【００５８】
ステップ４５０において、方法４００は、終了する。明確にするために、終了するように示され、また説明されるが、方法３００のステップは、テスト・データ信号と、関連するテスト制御情報信号とが、ＪＴＡＧインターフェースを経由して、受信され続ける限りは、実行され続ける可能性があることが、理解されるであろう。
【００５９】
図５は、ＰＪＴＡＧドメインのＰＪＴＡＧパケットをＪＴＡＧドメインのＪＴＡＧ信号へと変換するための方法の一実施形態を示すものである。方法５００のステップは、特定の順序でシリアルに実行されているように示され、また説明されるが、方法５００のステップ（および／またはその一部分）は、同時に、かつ／または図５に提示されるものとは異なる順序で、実行され得ることが、理解されるであろう。方法５００のステップは、図１に関して示され、また説明されるイシュア１１５Ｉにより、またはそのような機能を提供するように構成された他の適切な任意のコンポーネント（単数または複数）により実行され得ることが、理解されるであろう。
【００６０】
ステップ５１０において、方法５００は、開始される。
【００６１】
ステップ５２０において、１つまたは複数のテスト・パケットが、受信される。１つまたは複数のテスト・パケットは、テスト・データと、テスト制御情報と、ビット・アラインメント情報とを含む。１つまたは複数のテスト・パケットは、オプションとして、スキャン制御情報を（例えば、コンポーネント・レベルの実装形態において）含むことができる。
【００６２】
ステップ５３０において、テスト信号は、１つまたは複数のテスト・パケットを使用して生成される。テスト信号は、テスト・データを含むテスト・データ信号と、テスト制御情報を含むテスト制御信号と、ビット・アラインメント情報を使用して生成されるテスト・クロック信号とを含む。スキャン制御情報が、１つまたは複数のテスト・パケットの内部で受信される場合に、テスト信号はまた、スキャン制御情報を含むスキャン制御信号を含むこともできることに注意すべきである。
【００６３】
ステップ５４０において、テスト信号は、テスト信号パスを経由して伝搬される。テスト信号パスは、テスト・データ信号を移送するように構成されたテスト・データ信号パスと、テスト制御信号を移送するように構成されたテスト制御信号パスと、テスト・クロック信号を移送するように構成されたテスト・クロック信号パスとを含む。スキャン制御情報が、１つまたは複数のテスト・パケットの内部で受信される場合に、テスト信号パスはまた、スキャン制御信号を移送するように構成されたスキャン制御信号パスを含むことができることに注意すべきである。
【００６４】
一実施形態においては、テスト・データの値と、テスト制御情報の値とは、同じテスト・パケットの内部で組み合わされることもある。この場合には、１つまたは複数のテスト・パケットは、テスト・データと、テスト制御情報とによって共用される単一の論理チャネルであるように考えられるテスト・チャネルを経由して受信されることもある。
【００６５】
一実施形態においては、テスト・データ信号の値と、テスト制御情報の値とは、テスト・パケットが、テスト・データを含む１つまたは複数のテスト・データ・パケットと、テスト制御情報を含む１つまたは複数のテスト制御パケットとを含む場合などに、テスト・パケットを分離するように制限されることもある。この場合には、１つまたは複数のテスト・パケットは、共通の物理チャネルまたは別個の物理チャネルの、別個の論理チャネルであるように考えられるテスト・データ・チャネルとテスト制御チャネルとを経由して受信されることもある。この場合についてのＰＪＴＡＧドメインのＰＪＴＡＧパケットをＪＴＡＧドメインのＪＴＡＧ信号へと変換するための方法の例示の一実施形態は、図６に関して示され、また説明される。
【００６６】
ＪＴＡＧドメインにおいては、例えば、テスト・データ信号は、ＪＴＡＧ  ＴＤＩ信号またはＪＴＡＧ  ＴＤＯ信号とすることができ、テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号とすることができ、またテスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号とすることができる。
【００６７】
ステップ５５０において、方法５００は、終了する。明確にするために、終了するように示され、また説明されるが、方法５００のステップは、テスト・データと、関連する制御情報とが、ＰＪＴＡＧドメインを経由して、受信され続ける限りは、実行され続ける可能性があることが、理解されるであろう。
【００６８】
図６は、ＰＪＴＡＧドメインのＰＪＴＡＧパケットをＪＴＡＧドメインのＪＴＡＧ信号へと変換するための方法の一実施形態を示すものである。シリアル・ステップと並列ステップとの特定の構成を使用して実行されるように示され、また説明されるが、方法６００のステップは、適切な任意のやり方で実行される可能性があり、このやり方は、少なくとも部分的に、ＰＪＴＡＧパケットが受信されるタイミングに依存する可能性があることが、理解されるであろう。方法６００のステップは、図１に関して示され、また説明されるイシュア１１５Ｉにより、またはそのような機能を提供するように構成された他の適切な任意のコンポーネント（単数または複数）により実行され得ることが、理解されるであろう。
【００６９】
ステップ６１０において、方法６００は、開始される。
【００７０】
ステップ６１０から、方法６００は、ＰＪＴＡＧドメインを経由してそれぞれテスト・データと、制御情報との移送に関連する２つのパスへと分岐する。テスト・データの移送に関連する第１のパスのステップは、「Ｄ」という下付き文字を使用して示され、また制御情報の移送に関連する第２のパスのステップは、「Ｃ」という下付き文字を使用して示される。
【００７１】
ステップ６２０Ｄにおいて、１つまたは複数のテスト・データ・パケットは、ＰＪＴＡＧドメインのテスト・データ・チャネルを経由して受信される。１つまたは複数のテスト・データ・パケットは、テスト・データと、ビット・アラインメント情報とを含む。ステップ６３０Ｄにおいて、テスト・データ信号は、１つまたは複数のテスト・データ・パケットを使用して生成される。テスト・データ信号は、テスト・データを伝達し、またテスト・データ信号パスを経由した移送のために構成されている。ステップ６３０Ｄから、方法６００は、ステップ６４０へと進む。
【００７２】
ステップ６２０Ｃにおいて、１つまたは複数のテスト制御パケットは、ＰＪＴＡＧドメインのテスト制御チャネルを経由して受信される。１つまたは複数のテスト制御パケットは、テスト制御情報と、ビット・アラインメント情報とを含む。１つまたは複数のテスト制御パケットはまた、スキャン制御情報を含むこともあることに注意すべきである。ステップ６３０Ｃにおいては、テスト制御信号は、１つまたは複数のテスト制御パケットからのテスト制御情報を使用して生成される。テスト制御信号は、テスト制御情報を伝達し、またテスト制御信号パスを経由した移送のために構成されている。スキャン制御情報が、１つまたは複数のテスト制御パケットの内部で受信される場合に、スキャン制御信号は、１つまたは複数のテスト制御パケットからのスキャン制御情報を使用して生成されることに注意すべきである。ステップ６３０Ｃから、方法６００は、ステップ６４０へと進む。
【００７３】
ステップ６４０において、テスト・クロック信号が、１つまたは複数のテスト・データ・パケットと、１つまたは複数のテスト制御パケットとからのビット・アラインメント情報を使用して生成される。テスト・クロック信号は、テスト・クロック情報を伝達し、またテスト・クロック信号パスを経由した移送のために構成されている。
【００７４】
ステップ６５０において、生成された信号は、伝搬される。テスト・データ信号は、テスト・データ信号パスを経由して伝搬され、テスト制御信号は、テスト制御信号パスを経由して伝搬され、またテスト・クロック信号は、テスト・クロック信号パスを経由して伝搬される。スキャン制御情報が、１つまたは複数のテスト制御パケットの内部で受信される場合に、スキャン制御信号は、スキャン制御信号パスを経由して伝搬されることに注意すべきである。
【００７５】
ステップ６６０において、方法６００は、終了する。明確にするために、終了するように示され、また説明されるが、方法６００のステップは、テスト・データと、関連する制御情報とが、ＰＪＴＡＧドメインを経由して、受信され続ける限りは、実行され続ける可能性があることが、理解されるであろう。
【００７６】
一実施形態においては、ＰＪＴＡＧプロトコルは、ネットワーク通信インターフェースとともに使用するように構成されていることもある。一実施形態においては、ＰＪＴＡＧプロトコルは、高速インターフェースのために使用されるプロトコルの内側にラッピングされることもある。例えば、ＰＪＴＡＧプロトコルは、伝送制御プロトコル（ＴＣＰ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｃｏｎｔｒｏｌ  Ｐｒｏｔｏｃｏｌ）／インターネット・プロトコル（ＩＰ：Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）の内側にラッピングされて、ＰＪＴＡＧのＴＣＰ／ＩＰ−ベースのラッピングを形成し、ユニバーサル・シリアル・バス（ＵＳＢ：Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）パケットの内側にラッピングされて、ＰＪＴＡＧのＵＳＢ−ベースのラッピングを形成することなどができる。一例が、図７に示されている。
【００７７】
図７は、例示のノードによるネットワークの内部のＰＪＴＡＧの例示の一実装形態を示すものである。
【００７８】
図７に示されるように、例示のネットワーク７１０は、複数のノード７１２１〜７１２Ｎ（一括して、ノード７１２）と、テスト・ホスト７１４とを含む。それらのノード７１２と、テスト・ホスト７１４とは、各々、イーサネット・ネットワーク７１５に接続される。図７に示されるように、各ノード７１２は、バス（例えば、この例ではＰＣＩエクスプレス（ＰＣＩＥｘｐｒｅｓｓ））を経由して接続された４枚のカード（カードＡ、Ｂ、Ｃ、およびＤとラベル付けされる）を含んでいる。さらに、図７に示されるように、各ノード７１２は、ノード７１２のカードのうちの少なくとも１つに対する少なくとも１つの関連するＵＳＢ接続を通してそれに接続された少なくとも１つの周辺装置（Ｐ：Ｐｅｒｉｐｈｅｒａｌ）を有する。ノード７１２は、このようにして構成され、また通信するように（例えば、デスクトップＰＣおよび／または他の適切な任意のノードに）結合され得る適切な任意のノードとすることができる。明確にするために図７からは省略されるが、ノード７１２の各々についてのカードと周辺装置との各々は、内部のＪＴＡＧサブシステムを含むことが仮定される。
【００７９】
図７に示されるように、ＰＪＴＡＧプロトコルの様々な実施形態は、例示のネットワーク７１０のＪＴＡＧサブシステムが物理的に一緒に接続されていないことにもかかわらず、例示のネットワーク７１０が、ＪＴＡＧシステムとして見られることを可能にする。ＰＪＴＡＧプロトコルは、ＪＴＡＧサブシステムが、高速の機能接続を通して一緒にインターフェースされることを可能にする。これは、図７のＪＴＡＧ／ＰＪＴＡＧパーティショニング７２０として示され、このパーティショニングは、例示のネットワーク７１０のうちのどの部分が、ＪＴＡＧドメイン７２２であるか、例示のネットワーク７１０のうちのどの部分が、ＰＪＴＡＧドメイン７２４であるかを示している。ＪＴＡＧ／ＰＪＴＡＧパーティショニング７２０においては、各ＪＴＡＧドメイン７２２は、図１のＪＴＡＧドメイン７１０（例えば、関連するＰＪＴＡＧドメイン７２４に関するＪＴＡＧドメイン７２２の方向性に応じて第１のＪＴＡＧドメイン１１０１、または第２のＪＴＡＧドメイン１１０２のいずれか）のうちの１つに対応し、また各ＰＪＴＡＧドメイン７２４は、図１のＰＪＴＡＧドメイン１２０に対応することに注意すべきである。さらに、ディスパッチャ（例えば、図１のディスパッチャ１１５Ｄに類似した）は、ＪＴＡＧドメイン７２２のうちの１つからＰＪＴＡＧドメイン７２４のうちの１つへの方向にあるインターフェース・ポイントにおいて提供されることもあり、また同様に、イシュア（例えば、図１のイシュア１１５Ｉに類似した）は、ＰＪＴＡＧドメイン７２４のうちの１つからＪＴＡＧドメイン７２２のうちの１つへの方向にあるインターフェース・ポイントにおいて提供されることもあることに注意すべきである。
【００８０】
上記で指摘されるように、ＰＪＴＡＧの使用は、例示のネットワークが、ＪＴＡＧ／ＰＪＴＡＧパーティショニング７２０として表現されることを可能にする。結果として、テスト・ホスト７１４は、図７に示される同等なシステム７３０であるように例示のネットワーク７１０を見ることになる。例えば、テスト・ホスト７１４は、カード７１２１〜７１２Ｎが、それぞれ並列なパス７３２１〜７３２Ｎを有するものとして見ており、ここで、各パス７３２は、ＴＤＩ／ＴＤＯパスを経由してテスト・ホスト７１４にアクセス可能であり、また、さらに、それぞれ一連のＪＴＡＧドメイン７２２とＰＪＴＡＧドメイン７２４とから構成される。例えば、カード７１２１に関連づけられた同等なシステム７３０の第１のパス７３２１は、コンポーネントの以下のシーケンス、すなわち、テスト・ホスト、Ａ１、Ｐ１、Ｐ２、Ｂ１、Ｃ１、Ｄ１、テスト・ホストを含んでいる。例えば、カード７１２２に関連づけられた同等なシステム７３０の第２のパス７３２２は、コンポーネントの以下のシーケンス、すなわち、テスト・ホスト、Ａ２、Ｐ３、Ｂ２、Ｃ２、Ｄ２、Ｐ４、テスト・ホストを含んでいる。例えば、カード７１２Ｎに関連づけられた同等なシステム７３０の第ｎのパス７３２Ｎは、コンポーネントの以下のシーケンス、すなわち、テスト・ホスト、Ｐｍ−１、Ａｎ、Ｂｎ、Ｃｎ、Ｄｎ、Ｐｍ、テスト・ホストを含んでいる。
【００８１】
図７に示されるように、同等なシステム７３０は、実質的にマルチ・ドロップ・アーキテクチャ（例えば、このマルチ・ドロップ・アーキテクチャは、ＡＴＣＡに特有とすることができる）。したがって、テスト・ホスト７１４は、適切な任意のツール（これは、伝統的なテスト・ツールを含むこともある）を使用して、同等なシステム７３０を分析し、また関連するテスト・ビットストリームを生成することができる。
【００８２】
ＰＪＴＡＧはまた、様々な他のタイプの環境において使用するために構成されていることもあることに注意すべきである。
【００８３】
一実施形態においては、例えば、ＰＪＴＡＧは、システムＪＴＡＧ（ＳＪＴＡＧ）とともに使用するように構成されていることもある。
【００８４】
一実施形態においては、例えば、ＰＪＴＡＧは、統合的アプローチ（例えば、システム・オン・チップ（ＳｏＣ：Ｓｙｓｔｅｍ−ｏｎ−Ｃｈｉｐ）、ネットワーク・オン・チップ（ＮｏＣ：Ｎｅｔｗｏｒｋ−ｏｎ−Ｃｈｉｐ）など）とともに使用するように構成されていることもあり、ここでは、ＰＪＴＡＧは、既に実施された機能バスおよび接続を使用することにより、テストおよび／またはメンテナンスのための異なるコンポーネントにアクセスする問題解決手法として使用される可能性がある。図１は、少なくともいくつかのそのような実施形態（例えば、ＳｏＣ、ＮｏＣなど）を表現するために十分に包括的であることに注意すべきである。
【００８５】
ローカルディスパッチャ／イシュア・インターフェースが、実施される限り、ＰＪＴＡＧを使用して、仮想的な任意のパケット・ベースのインターフェースを通して接続することができることに注意すべきである。
【００８６】
一実施形態においては、例えば、ＰＪＴＡＧは、ソフトウェア・アプリケーション（例えば、ソフトウェア・デバッギング、仮想アプリケーションなど）において使用するように構成されていることもある。ソフトウェア・デバッギングのためのＪＴＡＧの使用は、既に、埋め込みシステムにおいては一般的である。例えば、ほとんどのプロセッサは、ＪＴＡＧインフラストラクチャを提示して、埋め込まれたハードウェア・コンポーネント（例えば、内部レジスタ）にアクセスする。次いで、デバッガ（例えば、ＧＤＢなど）を使用して、プロセッサをリモートにデバッグすることができ、関連するＪＴＡＧ通信は、ユーザに対してトランスペアレントである。一実施形態においては、ＰＪＴＡＧを使用して、この概念を以下のように、純粋にソフトウェアのコンポーネントへと拡張することができ、すなわち、ソフトウェア・モジュールは、ＰＪＴＡＧインターフェースを実施することができ、それによって、まるでそれらがハードウェア・コンポーネントであるかのように、ソフトウェア・モジュールの内部データ構造にアクセスすることを可能にしている。ソフトウェア・モジュールは、ＰＯＳＩＸや他の適切な任意のメッセージングＡＰＩなどのメッセージング・アプリケーション・プログラミング・インターフェース（ＡＰＩ：Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｇｒａｍｍｉｎｇ  Ｉｎｔｅｒｆａｃｅ）を使用してＰＪＴＡＧインターフェースを実施することができる。一実施形態においては、ソフトウェア・コンポーネントについてＰＪＴＡＧを使用するこの概念は、仮想化ソフトウェアを使用した仮想アプリケーションのために使用される可能性があり、その場合には、仮想化ソフトウェアは、ＰＪＴＡＧインターフェースを提示し、また仮想化されたハードウェア（これは、次いで実際のハードウェアと一緒にＪＴＡＧチェーンの上に現れることになる）をモデリングするデータ構造に対するアクセスを可能にすることができる。一例が、図８に関して示され、また説明される。
【００８７】
図８は、仮想化ソフトウェアが、ハードウェア仮想化を制御するように構成されたＰＪＴＡＧの例示の一実装形態を示すものである。
【００８８】
図８に示されるように、コンピュータ８１０は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）８２０と、追加の加速ユニット（実例としては、浮動小数点処理装置（ＦＰＵ：Ｆｌｏａｔｉｎｇ−Ｐｏｉｎｔ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）８３０）とを含む物理コンポーネントから構成される汎用処理装置（ＧＰＵ：Ｇｅｎｅｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を含んでいる。ＧＰＵマザーボードの物理コンポーネントは、デバッギングおよび／またはメンテナンスの目的のためにＪＴＡＧチェーンの形で接続される。ＧＰＵマザーボードを使用して、仮想ハードウェアを実施する場合、ＣＰＵ  ８２０は、仮想マシン・モニタ（ＶＭＭ：Ｖｉｒｔｕａｌ  Ｍａｃｈｉｎｅ  Ｍｏｎｉｔｏｒ）ソフトウェア８２１を含めて、仮想コンポーネントを実行するように構成されており、この仮想マシン・モニタ・ソフトウェアは、次には、１つまたは複数の仮想マシン（ＶＭ：Ｖｉｒｔｕａｌ  Ｍａｃｈｉｎｅ）８２２１〜８２２Ｎ（一括して、ＶＭ８２２）を実行するように構成されている。
【００８９】
さらに、図８に示されるように、ＰＪＴＡＧの使用を経由して、仮想コンポーネント（すなわち、ＶＭＭ  ８２１およびＶＭ（単数または複数）８２２）は、ＪＴＡＧチェーンの上に直接に現れ、またそれゆえに、ＪＴＡＧチェーンの物理コンポーネントと同様にして取り扱われる可能性がある。これは、ＪＴＡＧチェーン８４０の中に示され、このＪＴＡＧチェーンは、物理コンポーネントと、仮想コンポーネントとの以下のシーケンスを、すなわち、ＣＰＵ  ８２０（ＪＴＡＧドメイン）→ＶＭＭ  ８２１（ＰＪＴＡＧドメイン）→ＶＭ１  ８２２１（ＰＪＴＡＧドメイン）→ＶＭ２  ８２２２（ＰＪＴＡＧドメイン）→．．．→ＶＭＮ  ８２２Ｎ（ＰＪＴＡＧドメイン）→ＦＰＵ（ＪＴＡＧドメイン）を含んでいる。物理コンポーネントと、仮想コンポーネントとの両方についてのツールの共通の組を使用した単一の統一されたインターフェースが存在するので、これは、デバッギングを非常に簡略化している。さらに、仮想リソースと、仮想リソースを実行するハードウェアとは、ＪＴＡＧチェーンを経由して一緒にアクセスされ、それによって仮想リソースと、仮想リソースを実行するハードウェアの動作の相互関係を簡略化するので、これはまた、新しいデバッギング能力と、監視能力とを可能にすることができる。ＰＪＴＡＧの実施形態の非同期式の性質は、従来ＪＴＡＧチェーンにおいてソフトウェア・コンポーネントの統合の妨げになっていたＪＴＡＧの同期式の性質の問題点を打開していることに注意すべきである。
【００９０】
ＪＴＡＧドメインと、ＰＪＴＡＧドメインとの組合せを含む環境において、ＰＪＴＡＧの使用に関して主として示され、また説明されるが、ＰＪＴＡＧを使用して、関連のあるコンポーネントのすべてが、パケット・ベースのインターフェースを経由して接続される十分なＰＪＴＡＧシステムを実施することができることに注意すべきである。
【００９１】
テスト・パケットが、テスト信号の値の各々を移送する実施形態に関して、主として本明細書において示され、また説明されるが、少なくともいくつかの実施形態においては、ある種の信号の値に対する変化だけが、テスト・パケットの内部で送信される可能性があり、それによってテスト・パケットを経由して移送される必要がある情報の量を低減させていることに注意すべきである。例えば、ある種のテスト制御信号は、テスト・パケットにおいて同じ値を送信し続けることが、経済的でないように、シフト（例えば、ＪＴＡＧ  ＴＭＳ信号）中に安定しているので、送信端（例えば、ディスパッチャ１１５Ｄ）は、テスト・パケットの内部でテスト制御信号の値における変化だけを符号化するように構成されていることもあり、またビット・アラインメント情報を使用して、受信端（例えば、イシュア１１５Ｉ）に対して、テスト制御信号の値が変化していることを示すことができる。類似した経済化が、他のタイプの信号について行われ得ることが、理解されるであろう（例えば、他の１つまたは複数の任意の信号について、それらの値は、そのような経済化の使用を正当化するために比較的長い十分な時間にわたって同じままに留まることが期待される）。
【００９２】
図９は、本明細書において説明される機能を実行する際に使用するために適切なコンピュータについての高レベルのブロック図を示すものである。
【００９３】
図９に示されるように、コンピュータ９００は、プロセッサ要素９０２（例えば、中央演算処理装置（ＣＰＵ）および／または他の適切なプロセッサ（単数または複数））と、メモリ９０４（例えば、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、リード・オンリー・メモリ（ＲＯＭ：ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）など）とを含む。コンピュータ９００はまた、協調モジュール／プロセス９０５および／または様々な入出力デバイス９０６（例えば、ユーザ入力デバイス（キーボード、キーパッド、マウスなど）、ユーザ出力デバイス（ディスプレイ、スピーカなど）、入力ポート、出力ポート、レシーバ、トランスミッタ、およびストレージ・デバイス（例えば、テープ・ドライブ、フロッピー・ドライブ、ハード・ディスク・ドライブ、コンパクト・ディスク・ドライブなど））を含むことができる。
【００９４】
本明細書において示され、また説明される機能は、ソフトウェアで（例えば、１つまたは複数のプロセッサの上のソフトウェアの実施を経由して）実施されることもあり、かつ／またはハードウェアで（例えば、汎用コンピュータ、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ）、および／または他の任意のハードウェア同等物を使用して）実施されることもあることが、理解されるであろう。
【００９５】
本明細書において示され、また説明される機能は、ソフトウェアで（例えば、専用コンピュータを実施するために、汎用コンピュータの上で（例えば、１つまたは複数のプロセッサによる実行を経由して）実行するために）実施されることもあり、かつ／またはハードウェアで（例えば、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または１つまたは複数の他のハードウェア同等物を使用して）実施されることもあることが、理解されるであろう。
【００９６】
一実施形態においては、協調プロセス９０５は、メモリ９０４へとロードされ、またプロセッサ９０２によって実行されて、本明細書において考察されるような機能を実施することができる。したがって、協調プロセス９０５（関連するデータ構造を含む）は、コンピュータ読取り可能ストレージ媒体、例えば、ＲＡＭメモリ、磁気的または光学的なドライブまたはディスケットなどの上に記憶される可能性がある。
【００９７】
図９に示されるコンピュータ９００は、本明細書において説明される機能要素、および／または本明細書において説明される機能要素の一部分を実施するために適した一般的なアーキテクチャおよび機能を提供することが、理解されるであろう。例えば、コンピュータ９００は、ディスパッチャ１１５Ｄの１つまたは複数の部分、ディスパッチャ１１５Ｄ、イシュア１１５Ｉの一部分、イシュア１１５Ｉ、ノード７１２の一部分、ノード７１２、テスト・ホスト７１４の一部分、テスト・ホスト７１４などを実施するために適した一般的なアーキテクチャおよび機能を提供する。
【００９８】
ソフトウェアの方法として本明細書において考察されるステップの一部は、ハードウェアの内部で、例えば、様々な方法ステップを実行するためにプロセッサと協調する回路として、実施され得ることを企図している。本明細書において説明される機能／要素の一部分は、コンピュータ・プログラム製品として実施されることもあり、そこでは、コンピュータ命令は、コンピュータによって処理されるときに、本明細書において説明される方法および／または技法が、呼び出され、またはそれ以外の方法で提供されるように、コンピュータのオペレーションを適応させる。本発明の方法を呼び出すための命令は、固定媒体または着脱可能媒体に記憶され、ブロードキャスト媒体または他の信号搬送媒体の形でデータ・ストリームを経由して送信され、かつ／または命令に従って動作するコンピューティング・デバイスの内部のメモリ内に記憶されることもある。
【００９９】
様々な実施形態の態様は、特許請求の範囲の中で指定される。様々な実施形態のこれらの態様および他の態様は、以下の番号付けされた条項の中で指定される。
【０１００】
１．  テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む複数のテスト信号を受信し、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号と前記テスト制御信号とのサンプリングによって１つまたは複数のテスト・パケットを生成するように
構成されたコンポーネント
を備え、前記テスト・クロック信号は、前記１つまたは複数のテスト・パケットの内部のビット・アラインメント情報として表現される、装置。
【０１０１】
２．  前記テスト・パケットのうちの少なくとも１つは、前記テスト・データ信号のサンプリングからの少なくとも１つの値と、前記テスト制御信号のサンプリングからの少なくとも１つの値とを含む、条項１に記載の装置。
【０１０２】
３．  前記１つまたは複数のテスト・パケットは、
前記テスト・データ信号のサンプリングからの値を含む１つまたは複数のテスト・データ・パケットと、
前記テスト制御信号のサンプリングからの値を含む１つまたは複数のテスト制御パケットと
を含む、条項１に記載の装置。
【０１０３】
４．  前記コンポーネントは、さらに、
テスト・データ・チャネルを経由して前記１つまたは複数のテスト・データ・パケットを伝搬させ、
テスト制御チャネルを経由して前記１つまたは複数のテスト制御パケットを伝搬させるように
構成されている、条項３に記載の装置。
【０１０４】
５．  前記のテスト・データ・チャネルと、前記テスト制御チャネルとは、別個の論理チャネルである、条項４に記載の装置。
【０１０５】
６．  前記のテスト・データ・チャネルと、テスト制御チャネルとは、別個の物理チャネルである、条項４に記載の装置。
【０１０６】
７．  前記１つまたは複数のテスト・パケットを生成するために、前記コンポーネントは、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号のサンプリングによって１つまたは複数のテスト・データ・パケットを生成し、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト制御信号のサンプリングによって１つまたは複数のテスト制御パケットを生成するように
構成されている、条項１に記載の装置。
【０１０７】
８．  前記コンポーネントは、さらに、
スキャン制御信号によってスキャン制御情報を受信し、また前記スキャン制御信号の前記スキャン制御情報を前記１つまたは複数のテスト・パケットの中に含めるように
構成されている、条項１に記載の装置。
【０１０８】
９．  前記１つまたは複数のテスト・パケットは、前記テスト・データ信号のサンプリングからの値を含む１つまたは複数のテスト・データ・パケットと、前記テスト制御信号のサンプリングからの値を含む１つまたは複数のテスト制御パケットとを含み、前記コンポーネントは、さらに、前記１つまたは複数のテスト制御パケットの中に前記スキャン制御情報を含めるように構成されている、条項８に記載の装置。
【０１０９】
１０．  前記テスト信号は、ジョイント・テスト・アクション・グループ（ＪＴＡＧ）信号である、条項１に記載の装置。
【０１１０】
１１．  前記テスト・データ信号は、ＪＴＡＧ  ＴＤＩ信号であり、前記テスト制御信号は、ＪＴＡＧ  ＴＭＳ信号であり、前記テスト・クロック信号は、ＪＴＡＧ  ＴＣＫ信号である、条項１０に記載の装置。
【０１１１】
１２．  前記コンポーネントは、ＩＥＥＥ  １１４９．１  ＪＴＡＧ規格のテスト・アクセス・ポート（ＴＡＰ）の記述に準拠したテスト・データ信号を受信するように構成されている、条項１に記載の装置。
【０１１２】
１３．  前記コンポーネントは、ＩＥＥＥ  １１４９．１  ＪＴＡＧ規格のレジスタの記述に準拠したテスト・データ信号を受信するように構成されている、条項１に記載の装置。
【０１１３】
１４．  前記コンポーネントは、パケット・ベースの接続によって前記１つまたは複数のテスト・パケットを伝搬させるように構成されている、条項１に記載の装置。
【０１１４】
１５．  前記パケット・ベースの接続は、イーサネット接続と、インターネット接続と、共通公衆無線インターフェース（ＣＰＲＩ：Ｃｏｍｍｏｎ  Ｐｕｂｌｉｃ  Ｒａｄｉｏ  Ｉｎｔｅｒｆａｃｅ）接続とのうちの少なくとも１つを含む、条項１４に記載の装置。
【０１１５】
１６．  前記コンポーネントは、複数の要素に向かって前記１つまたは複数のテスト・パケットを伝搬させるように構成されている、条項１に記載の装置。
【０１１６】
１７．  前記１つまたは複数のテスト・パケットは、前記テスト・データ信号のサンプリングからの値を含む１つまたは複数のテスト・データ・パケットと、前記テスト制御信号のサンプリングからの値を含む１つまたは複数のテスト制御パケットとを含み、前記コンポーネントは、
前記要素に向かってシリアルに前記１つまたは複数のテスト・データ・パケットを伝搬させ、
前記要素に向かって並列に前記１つまたは複数のテスト制御パケットを伝搬させるように
構成されている、条項１６に記載の装置。
【０１１７】
１８．  前記要素のうちの少なくとも１つは、テスト・アクセス・ポート（ＴＡＰ）と、ＴＡＰ有限状態機械（ＦＳＭ）とを含むＪＴＡＧシステムを備える、条項１６に記載の装置。
【０１１８】
１９．  前記要素のうちの少なくとも１つは、ＪＴＡＧシステムのコンポーネントを備え、前記コンポーネントは、前記ＪＴＡＧシステムのテスト・アクセス・ポート（ＴＡＰ）の後に配置されるように構成されている、条項１６に記載の装置。
【０１１９】
２０．  １つまたは複数のテスト・パケットを受信し、
前記１つまたは複数のテスト・パケットを使用して、テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む複数のテスト信号を生成するように
構成されたコンポーネントをさらに備え、前記テスト・クロック信号は、前記１つまたは複数のテスト・パケットの内部に含まれるビット・アラインメント情報を使用して生成される、条項１に記載の装置。
【０１２０】
２１．  テスト・データ信号と、テスト制御信号と、テスト・クロック信号とを含む複数のテスト信号を受信するステップと、
前記テスト・クロック信号をサンプリングすることなく、前記テスト・クロック信号を使用した、前記テスト・データ信号と、前記テスト制御信号とのサンプリングによって１つまたは複数のテスト・パケットを生成するステップと
を含み、前記テスト・クロック信号は、前記１つまたは複数のテスト・パケットの内部のビット・アラインメント情報として表現される、方法。
【０１２１】
２２．  テスト・データと、テスト制御情報と、ビット・アラインメント情報とを含む１つまたは複数のテスト・パケットを受信し、
前記１つまたは複数のテスト・パケットを使用して、前記テスト・データを伝達するテスト・データ信号と、前記テスト制御情報を伝達するテスト制御信号と、前記ビット・アラインメント情報を使用して生成されるテスト・クロック信号とを含む複数のテスト信号を生成するように
構成されたコンポーネント
を備える装置。
【０１２２】
２３．  テスト・データと、テスト制御情報と、ビット・アラインメント情報とを含む１つまたは複数のテスト・パケットを受信するステップと、
前記テスト・データを伝達するテスト・データ信号と、前記テスト制御情報を伝達するテスト制御信号と、前記ビット・アラインメント情報を使用して生成されるテスト・クロック信号とを含む複数のテスト信号を生成するステップと
を含む方法。
【０１２３】
本発明の教示を組み込んだ様々な実施形態が、本明細書において詳細に示され、また説明されてきているが、当業者なら、これらの教示を依然として組み込んでいる多数の他の変更された実施形態を簡単に工夫することができる。
【図１】
0006012739.tif 000002
【図２】
0006012739.tif 000003
【図３】
0006012739.tif 000004
【図４】
0006012739.tif 000005
【図５】
0006012739.tif 000006
【図６】
0006012739.tif 000007
【図７】
0006012739.tif 000008
【図８】
0006012739.tif 000009
【図９】
0006012739.tif 000010