(57)【特許請求の範囲】
【請求項１】
位相変調又は直交振幅変調により変調された光信号を受信し、受信した光信号をコヒーレント検波を用いて電気信号に変換し、変換した受信信号に対して位相補償を行う光受信装置であって、
前記受信信号から得られる受信シンボル列のキャリア位相誤差を推定するキャリア位相推定部と、
前記キャリア位相誤差を用いて前記受信信号に含まれるキャリア位相誤差を補償する位相補償部と、
前記キャリア位相誤差の遅延差分値を算出する遅延差分部と、
前記遅延差分部により算出される遅延差分値に基づいて位相サイクルスリップが発生したか否かを判定するスリップ判定部と、
前記スリップ判定部により位相サイクルスリップが発生したと判定された場合に、光信号の変調に用いた変調フォーマットに基づいて定められる補償量を用いて、前記位相補償部の出力の位相を補償するスリップ補償部と、
を有する光受信装置。
【請求項２】
前記キャリア位相推定部は、
受信シンボル列の利得調整を行う利得調整部を有し、
前記利得調整部は、
それぞれが複素数として表現される前記受信シンボル列の各シンボルの振幅と位相とを分離する振幅／位相分離部と、
前記振幅／位相分離部によって分離された振幅値に対し演算を行う振幅利得調整部と、
前記振幅／位相分離部によって分離された位相値に対し演算を行う位相利得調整部と、
前記振幅利得調整部と前記位相利得調整部とによって利得調整された振幅値と位相値とを再び複素数として再構成する振幅／位相結合部と、
を有する、
請求項１に記載の光受信装置。
【請求項３】
前記キャリア位相推定部は、
受信シンボル列の各シンボルが累乗されたシンボル列のうち位相関係がある期間内のシンボルから基準となる基準シンボルを取得し、取得した基準シンボルに基づいて期間内のシンボルに対するタップ係数を定めるタップ係数算出部と、
受信シンボル列の各シンボルが累乗されたシンボル列と前記タップ係数算出部により算出されたタップ係数との乗算結果に基づいて前記キャリア位相誤差を算出する複素数算出部と、
を有する、
請求項１に記載の光受信装置。
【請求項４】
前記タップ係数算出部は、
受信シンボル列の各シンボルが累乗されたシンボル列の各シンボルの偏角を算出し、
算出した偏角と前記キャリア位相誤差とが角度閾値以上の差を有しているか否かに基づいて、タップ係数を定める、
請求項３に記載の光受信装置。
【請求項５】
前記スリップ判定部は、
前記遅延差分部により算出された遅延差分値が上側検出閾値を上回った場合に正回転の位相サイクルスリップが発生したと判定し、前記遅延差分値が前記上側検出閾値より小さい下側検出閾値を下回った場合に負回転の位相サイクルスリップが発生したと判定する、
請求項１から請求項４のいずれか一項に記載の光受信装置。
【請求項６】
前記キャリア位相推定部は、
受信シンボル列の各シンボルの位相が逓倍されたシンボル列における所定のシンボル数での平均値を逐次算出する平均化部と、
前記平均化部により算出されるシンボル列の平均値から位相を算出する位相抽出部と、
前記位相抽出部により算出された位相から位相不連続を除去して前記キャリア位相誤差として出力する位相連続化部と、
を有し、
前記遅延差分部は、
前記平均化部において平均値を算出する際の所定のシンボル数の３倍の間隔を有する前記キャリア位相誤差を用いて遅延差分値を算出する、
請求項１に記載の光受信装置。
【請求項７】
前記遅延差分部が算出した遅延差分値に基づいて、前記上側検出閾値と前記下側検出閾値とを算出する閾値算出部を更に備える
請求項５に記載の光受信装置。
【請求項８】
前記閾値算出部は、前記遅延差分値を入力し、あらかじめ設定された忘却係数を用いて過去の遅延差分値を重みづけ平均して出力する無限インパルス応答フィルタ回路を有し、前記無限インパルス応答フィルタ回路の出力から、あらかじめ設定された定数を加算または減算することによって、前記上側検出閾値および下側検出閾値を算出する
請求項７に記載の光受信装置。
【請求項９】
前記キャリア位相推定部は、
受信シンボル列の各シンボルが累乗されたシンボル列において外れ値を検出し、検出した外れ値の影響を低減するタップ係数を定めるタップ係数算出部と、
受信シンボル列の各シンボルが累乗されたシンボル列と前記タップ係数算出部により算出されたタップ係数との乗算結果に基づいて前記キャリア位相誤差を算出する複素数算出部と、
を有する
請求項１に記載の光受信装置。
【請求項１０】
位相変調又は直交振幅変調により変調された光信号を受信し、受信した光信号をコヒーレント検波を用いて電気信号に変換し、電気信号をデジタル信号に変換した受信信号に対して位相補償を行う光受信装置における位相サイクルスリップ低減方法であって、
前記受信信号から得られる受信シンボル列のキャリア位相誤差を推定するキャリア位相推定ステップと、
前記キャリア位相誤差を用いて前記受信信号に含まれるキャリア位相誤差を補償する位相補償ステップと、
前記キャリア位相誤差の遅延差分値を算出する遅延差分ステップと、
前記遅延差分ステップにおいて算出される遅延差分値に基づいて位相サイクルスリップが発生したか否かを判定するスリップ判定ステップと、
前記スリップ判定ステップにおいて位相サイクルスリップが発生したと判定された場合、光信号の変調に用いた変調フォーマットに基づいて定められる補償量を用いて、前記位相補償ステップで補償された前記受信信号を補償するスリップ補償ステップと、
を有する、位相サイクルスリップ低減方法。
【請求項１１】
前記スリップ判定ステップにおいて位相サイクルスリップが発生したと判定された場合、前記スリップ補償ステップにおいて用いる補償量であって受信信号に対して用いられた変調フォーマットと前記キャリア位相誤差とに基づいて補償量を算出する補償量算出ステップと、
を有する、
請求項１０に記載の位相サイクルスリップ低減方法。
【請求項１２】
前記キャリア位相推定ステップは、
受信シンボル列の各シンボルが累乗されたシンボル列において外れ値を検出し、検出した外れ値の影響を低減するタップ係数を定めるタップ係数算出ステップと、
受信シンボル列の各シンボルが累乗されたシンボル列と前記タップ係数算出ステップにおいて算出されたタップ係数との乗算結果に基づいて前記キャリア位相誤差を算出する複素数算出ステップと、
を有する、
請求項１０に記載の位相サイクルスリップ低減方法。
【請求項１３】
前記キャリア位相推定ステップでは、
前記受信信号から得られるシンボル列に対し、振幅値と位相値とに分離して、それぞれに利得調整を行うことで、シンボルの位相を推定し、推定した位相を用いてキャリア位相誤差を推定する、
請求項１０に記載の位相サイクルスリップ低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システムに係るものであって搬送波同期回路におけるサイクルスリップの発生を低減させる技術に関する。
本願は、２０１３年１月２５日に日本に出願された特願２０１３−１２４０３号および２０１３年２月２６日に日本に出願された特願２０１３−３６１２６号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
基幹系光伝送システムにおいては，高速なクライアント信号を経済的に収容し，大容量の情報を伝送することが求められている。前記目的の実現にむけて，周波数利用効率向上の観点から，コヒーレント検波とデジタル信号処理を組み合わせたデジタルコヒーレント伝送方式が検討されており，前記伝送方式を用いた波長多重伝送により高速大容量の情報伝送の実現が期待されている。前記伝送方式においては，デジタル信号処理により，搬送波位相同期が確立されている。搬送波位相同期回路（ＣＰＲ：Carrier Phase Recovery）の構成は、回路規模や変調フォーマットを考慮して，各種アルゴリズム・実装法が検討されている。【０００３】
一方、コヒーレント検波を適用した光伝送システムにおいては、振幅及び振幅の情報を用いるため、位相方向の雑音である位相雑音の影響を顕著に受ける。主な原因としては、送受信端に用いられるレーザの線幅に起因する位相雑音、送受信端のレーザの周波数による周波数オフセット、及び非線形光学効果による位相雑音などが挙げられる。受信側においてブラインドで搬送波位相同期を行うアルゴリズムとして、例えば、ビタビ・ビタビアルゴリズム（非特許文献１）がある。【０００４】
図３８は、ビタビ・ビタビアルゴリズムを適用した搬送波位相同期回路（ＣＰＲ）の構成を示すブロック図である。ここでは、変調フォーマットとしてＱＰＳＫ（Quadrature Phase Shift Keying）を用いる場合について説明する。この場合Ｍ＝４に対応する。また、入力シンボルは同相成分Ｉと直交成分Ｑとを有する複素数値として表す。
ＣＰＲは搬送波位相推定部１５０および搬送波位相補償部１６０により構成される。搬送波位相推定部１５０は、Ｍ乗回路１５１、平均化回路１５２、角度算出回路１５３、アンラップ回路（図示しない）、除算回路１５４、複素数算出回路１５５から構成される。搬送波位相補償部１６０は、遅延回路１６１、及び乗算回路１６２を備えている。【０００５】
ＣＰＲに順次入力される入力シンボルは、式(1)で表される。【０００６】
【数１】
0005886984.tif 000002
【０００７】
ここで、kは時刻であり、sk=Akexp(jθk)は送信シンボルであり、wkは加法性雑音であり、φkは位相雑音である。ビタビ・ビタビアルゴリズムでは、変調方式はＭ−ＰＳＫ（M-ary Phase Shift Keying）を仮定することで、Akは一定であり、θkは2πmk/Mと表せることを利用する。但し、mkは0から、Ｍ−１の整数である。
入力されたシンボルrkはＭ乗回路１５１と遅延回路１６１とに入力される。Ｍ乗回路１５１は入力シンボルをＭ乗する。入力シンボルに対するＭ乗の演算により、wk≒0のとき、出力は式(2)となる。【０００８】
【数２】
0005886984.tif 000003
【０００９】
実際には、wk≠0なので，Ｍ乗回路１５１の出力は平均化回路１５２に入力され、雑音の影響を低減する。平均化回路１５２は、例えば、Ｍ乗回路１５１で算出された入力シンボルのＭ乗値を、前後の入力シンボルのＭ乗値を含む平均化ウインドウ幅Ｌ個ごとに複素平面上で足し合わせることで平均化し、雑音成分を低下させる。次に、平均化回路１５２の出力は角度算出回路１５３に入力される。【００１０】
角度算出回路１５３は、平均化回路１５２において平均化されたシンボル（複素数）の偏角を算出する。平均化回路１５２により十分に雑音が低下していれば、角度算出回路１５３の出力はMφkとなる。算出方法は、例えば、平均化回路１５２の出力の同相成分（Ｉ），および直交成分（Ｑ）を算出し、ａｒｃｔａｎ（Ｑ／Ｉ）を算出することによりシンボルは角度に変換される。アンラップ回路は、角度算出回路１５３が算出する角度に残っている任意性（３６０°×ｎ，ｎは整数）を補正する。具体的には、アンラップ回路は、一つ前の入力シンボルに対する角度と現在の角度との差が小さくなるように角度を補正する。【００１１】
除算回路１５４は、アンラップ回路において補正された角度を（１／Ｍ）倍して搬送波位相推定値を算出する。複素数算出回路１５５は、除算回路１５４で算出される搬送波位相推定値を偏角とする大きさ１の複素数を算出し、乗算回路１６２に出力する。
遅延回路１６１は、Ｍ乗回路１５１から複素数算出回路１５５までの演算に要する時間分の遅延を入力シンボルに与えて、入力シンボルを当該入力シンボルに対応する大きさ１の複素数と同じタイミングで乗算回路１６２に出力する。乗算回路１６２は、遅延回路１６１で遅延を与えられた入力シンボルと、複素数算出回路１５５で算出された複素数とを乗算し、入力シンボルの搬送波位相に同期する。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】A. J. Viterbi, A. M. Viterbi "Nonlinear Estimation of PSK-Modulated Carrier Phase with Application to Burst Digital Transmission," IEEE  Trans. On Info. Theory, vol. IT-29, July 1983.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述のアルゴリズムによって推定される搬送波位相推定値は、シンボル位相を４倍（ＱＰＳＫの場合）にしているため、０度から９０度までの範囲でしか推定できない。そのため、推定した結果は、０度から９０度、９０度から１８０度、１８０度から２７０度、及び、２７０度から３６０度のいずれかの角度に含まれる４通りの可能性があり、入力シンボルごとに４通りの中から正しく推定することができない。仮に初期値として正しい位相シフト量が既知でありシンボルごとに搬送波位相推定を連続的に行うことができたとしても、位相方向に大きな雑音や非線形光学効果などによる干渉が急に加わった場合、推定位相量に正しくない不連続が生じる。このような不連続が生じると、その後の入力シンボルに対して搬送波位相推定を正しく行うことができなくなる。このような現象は位相サイクルスリップとして知られている。【００１４】
位相サイクルスリップへの対策として、例えば差動コーディング方式及びパイロットシンボルによる補正方式が有効であるとされている。差動コーディング方式は、隣接するシンボル間の位相の差を光位相変調信号で伝送することにより、位相サイクルスリップが生じても、影響をその前後のシンボル内のビット誤りに留めることができる。しかし、差動コーディング方式を適用する場合と、適用しない場合とを比較すると、ビット誤り率が２倍になってしまうという欠点がある。この欠点は、前方誤り訂正技術を利用して信頼できる通信を確立するために必要な伝送路の信号対雑音電力比を１．１１〜１．４ｄＢ程度上げてしまうという問題がある。【００１５】
一方、パイロットシンボルによる補正方式は、既知信号パターンを伝送することで位相サイクルスリップを検出し補正する方式である。しかし、位相サイクルスリップが生じた場合、その後再び既知信号パターンを用いて絶対位相を同期させるまでの間でバーストエラーが発生してしまう。バーストエラーが発生する期間を短くするために既知信号パターンを挿入する周期を短くすると、オーバーヘッドが大きくなり伝送効率が低下してしまうという問題がある。【００１６】
本発明は、上記問題に鑑みてなされたものであり、その目的は、ビット誤り率を増加させたり伝送効率を低下させたりすることなく、位相サイクルスリップの発生頻度を低減させることができる位相サイクルスリップ低減システム、及び位相サイクルスリップ低減方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記問題を解決するために、本発明の一態様は、位相変調又は直交振幅変調により変調された光信号を受信し、受信した光信号をコヒーレント検波を用いて電気信号に変換し、変換した受信信号に対して位相補償を行う光受信装置であって、前記受信信号から得られる受信シンボル列のキャリア位相誤差を推定するキャリア位相推定部と、前記キャリア位相誤差を用いて前記受信信号に含まれるキャリア位相誤差を補償する位相補償部と、前記キャリア位相誤差の遅延差分値を算出する遅延差分部と、前記遅延差分部により算出される遅延差分値に基づいて位相サイクルスリップが発生したか否かを判定するスリップ判定部と、前記スリップ判定部により位相サイクルスリップが発生したと判定された場合に、光信号の変調に用いた変調フォーマットに基づいて定められる補償量を用いて、前記位相補償部の出力の位相を補償するスリップ補償部と、を有する光受信装置である。
【発明の効果】
【００１８】
この発明によれば、位相サイクルスリップが生じたとしても、位相サイクルスリップ判定／補償部において、位相サイクルスリップを検出し補償することで、位相サイクルスリップの頻度を低減することができる。さらに、利得調整回路により、搬送波位相推定部の搬送波位相推定値の推定精度を向上させることで、位相サイクルスリップ判定／補償部の検出精度を向上し、位相サイクルスリップの頻度をさらに低減することができる。
そのため、事前に処理を施したシンボルを送信せずとも位相を精度よく推定できるので、ビット誤り率を増加させたり伝送効率を低下させたりすることなく、位相サイクルスリップの発生頻度を低減させることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る搬送波位相同期回路（ＣＰＲ）を示すブロック図である。
【図２】図１に示された利得調整回路を示すブロック図である。
【図３】本発明の実施形態の位相サイクルスリップ率の低減効果を示すグラフである。
【図４】本発明の第２の実施形態に係る受信装置を示すブロック図である。
【図５】本発明の第３の実施形態に係る位相補償回路を示すブロック図である。
【図６】本発明の第４の実施形態に係る位相補償回路の構成を示すブロック図である。
【図７】図６に示されたキャリア位相推定部が出力する推定誤差位相の一例を示すグラフである。
【図８】本発明の第５の実施形態に係る光通信システムの構成例を示すブロック図である。
【図９】第５の実施形態における光信号受信装置の構成例を示すブロック図である。
【図１０】第５の実施形態における位相補償回路の構成例を示すブロック図である。
【図１１】第５の実施形態におけるキャリア位相推定回路の構成例を示すブロック図である。
【図１２】第５の実施形態における位相ｍ逓倍回路の構成例を示すブロック図である。
【図１３】第５の実施形態におけるＫシンボル平均化回路の構成例を示すブロック図である。
【図１４】第５の実施形態における遅延差分回路の構成例を示すブロック図である。
【図１５】第５の実施形態におけるスリップ判定回路が行うスリップ判定処理を示すフローチャートである。
【図１６】光伝送実験データの取得に用いた実験装置の構成を示す概略ブロック図である。
【図１７】図１６に示した実験装置により得られた光伝送実験データのオフライン復調を行った結果を示すグラフである。
【図１８】本発明の第６の実施形態に係る位相補償ブロックの構成を示すブロック図である。
【図１９】第６の実施形態における閾値算出回路の構成例を示すブロック図である。
【図２０Ａ】第６の実施形態において、検出閾値を固定値にした場合のビット誤り率およびシンボルスリップ率と周波数オフセットとの関係を示すグラフである。
【図２０Ｂ】第６の実施形態において、検出閾値を遅延差分値に応じて定めた場合のビット誤り率およびシンボルスリップ率と周波数オフセットとの関係を示すグラフである。
【図２１】本発明の第７の実施形態に係る位相補償ブロックの構成を示すブロック図である。
【図２２】本発明の第８の実施形態に係る位相補償ブロックの構成を示すブロック図である。
【図２３】本発明の第９の実施形態に係る受信装置の構成例を示すブロック図である。
【図２４】第９の実施形態における位相補償部の構成例を示すブロック図である。
【図２５】第９の実施形態におけるＮ乗回路においてシンボルをＮ乗した後のコンスタレーションマップの一例を示すグラフである。
【図２６】第９の実施形態におけるタップ係数算出回路の構成例を示すブロック図である。
【図２７】本発明の第１０の実施形態に係るタップ係数算出回路の構成例を示すブロック図である。
【図２８】本発明の第１１の実施形態に係るタップ係数算出回路の構成例を示すブロック図である。
【図２９】本発明の第１２の実施形態に係るタップ係数算出回路の構成を示すブロック図である。
【図３０】本発明の第１３の実施形態に係るタップ係数算出回路の構成を示すブロック図である。
【図３１】本発明の第１４の実施形態に係るタップ係数算出回路の構成を示すブロック図である。
【図３２】本発明の第１５の実施形態における位相補償部の構成を示すブロック図である。
【図３３】第１５の実施形態におけるタップ係数算出回路の構成を示すブロック図である。
【図３４】変形例における前処理回路の構成を示すブロック図である。
【図３５】本発明の第１６の実施形態に係る位相補償部の構成を示すブロック図である。
【図３６】光伝送実験データの取得に用いた実験装置の概略を示す図である。
【図３７】第１５の実施形態における位相補償部に対応する位相サイクルスリップ率の評価結果を示すグラフである。
【図３８】従来の搬送波位相同期回路を示すブロック図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明の実施形態における位相サイクルスリップ低減システム、及び位相サイクルスリップ低減方法を説明する。
（第１の実施形態）
図１は本発明の実施形態における搬送波位相同期回路（ＣＰＲ）、位相サイクルスリップ判定／補償部の構成を示すブロック図である。
ＣＰＲに入力されたシンボルは、搬送波位相推定部５０と搬送波位相補償部６０に分岐される。搬送波位相推定部５０において、入力されたシンボルは利得調整回路５１に入力される。
【００２１】
利得調整回路５１は、図２に示すように、入力されたシンボルの振幅値と位相値を算出し、分離する振幅／位相分離回路５１１と、振幅／位相分離回路５１１により分離された振幅値が入力される振幅利得調整回路５１２と、振幅／位相分離回路５１１により分離された位相値が入力される位相利得調整回路５１３と、振幅利得調整回路５１２の出力と位相利得調整回路５１３の出力を結合し、複素数に変換する振幅／位相結合回路５１４により構成される。
例えば、振幅利得調整回路５１２において、振幅をＭ乗し、位相利得調整回路５１３において、位相をＭ倍すれば、ビタビ・ビタビアルゴリズムを適用したＣＰＲにおけるＭ乗回路と等価の動作となる。本実施例では、振幅利得調整回路５１２において、例えば、振幅値を保持し、位相利得調整回路５１３において、位相をＭ倍することにより、後述する位相サイクルスリップ判定／補償部７０の検出精度を向上させる。すなわち、本実施例は前記ビタビ・ビタビアルゴリズムを適用したＣＰＲにおけるＭ乗回路とは動作が異なる。
【００２２】
ここで、利得調整回路５１の設定値は、前述した設定値のみに限定されない。振幅利得調整回路５１２および位相利得調整回路５１３における利得の設定値は、平均化回路５２の平均化ウインドウ幅、および、位相サイクルスリップ判定／補償回路７０のローパスフィルタ（ＬＰＦ）７１のタップ長ならびに帯域幅、遅延差分部の遅延幅に基づいて設定される。
【００２３】
利得調整回路５１の出力は、平均化回路５２に入力される。平均化回路５２では、例えば、利得調整回路５１で算出されたシンボルと、当該シンボルの前後に算出されたシンボルを含む平均化ウインドウ幅Ｌ個ごとに複素平面上で足し合わせることで平均化し、雑音成分を低下させる。
次に、平均化回路５２の出力は角度算出回路５３に入力される。角度算出回路５３は、平均化回路５２において平均化されたシンボル（複素数）の偏角を算出する。平均化回路５２により十分に雑音が低下していれば、角度算出回路５３の出力はＭφｋとなる。
角度算出回路５３による算出方法は、例えば、平均化回路５２出力の同相成分（Ｉ），直交成分（Ｑ）を算出し、ａｒｃｔａｎ（Ｑ／Ｉ）を算出することによりシンボルは角度に変換される。アンラップ回路は、角度算出回路５３が算出する角度に残っている任意性（３６０°×ｎ，ｎは整数）を補正する。具体的には、アンラップ回路は、一つ前の入力シンボルに対する角度と現在の角度との差が小さくなるように角度を補正する。
【００２４】
除算回路５４は、アンラップ回路において補正された角度を（１／Ｍ）倍して搬送波位相推定値を算出する。複素数算出回路５５は、除算回路５４で算出される搬送波位相推定値を偏角とする大きさ１の複素数を算出し、乗算回路６２に出力する。
【００２５】
遅延回路６１は、利得調整回路５１から複素数算出回路５５までの演算に要する時間分の遅延を入力シンボルに与えて、入力シンボルを当該入力シンボルに対応する大きさ１の複素数と同じタイミングで乗算回路６２に出力する。乗算回路６２は、遅延回路６１で遅延を与えられた入力シンボルと、複素数算出回路５５で算出された複素数とを乗算し、入力シンボルの搬送波位相に同期する。
【００２６】
一方で、除算回路５４により算出された推定誤差位相はＬＰＦ７１を介して遅延差分回路７２に入力される。遅延差分回路７２は、推定誤差位相の時間変動を算出する。スリップ判定部７３は、遅延差分部７２により算出される推定誤差位相の時間変動に基づいて、入力信号に対して位相サイクルスリップが発生したか否かを判定する。位相サイクルスリップの判定は，９０度，−９０度，１８０度度の３通りがあるが，これらは時間変動の極性および絶対値により判定可能である。
【００２７】
スリップ補償部７５は、スリップ判定部７３において位相サイクルスリップが発生したと判定された場合、キャリア位相補償部６０により位相誤差が低減された入力信号に対して位相サイクルスリップの補償を行う。
位相サイクルスリップ補償は，９０度スリップ判定時には位相サイクルスリップ発生時以降の位相推定値に９０度の減算を行う。−９０度スリップ判定時には位相推定値に９０度の加算を行う。１８０度スリップ判定時には位相推定値に１８０度の加算（または減算）を行う。
スリップ補償部７５は、入力信号に対して位相サイクルスリップの補償をして得られた信号を出力信号として出力する。また、スリップ補償部７５は、スリップ判定部７３において位相サイクルスリップが発生していないと判定された場合、キャリア位相補償部６０により位相誤差が低減された入力信号を、出力信号として出力する。
【００２８】
図３に本実施例の効果を示す。図３はＣＰＲの従来構成に対し、本発明を適用した場合の位相サイクルスリップ率の低減効果を示している。
ビタビ・ビタビアルゴリズムを適用した従来構成と比較して、利得調整回路５１を備えることで、搬送波位相推定部５０における搬送波位相推定値の推定精度が向上するため、スリップ率が低下している。また、利得調整回路を備えず、位相サイクルスリップ判定／補償部７０を備えた場合は、生じた位相サイクルスリップを補償することにより、スリップ率が低下する。
本実施例では、利得調整回路５１を備え、位相サイクルスリップ判定／補償部７０を備えることで、搬送波位相推定部５０の推定精度を向上させ、さらに、位相サイクルスリップ判定部７３の位相サイクルスリップの検出精度を向上させることが可能となるため、従来構成に対して、約１００分の１程度のスリップ率に低減することができる。
【００２９】
（第２の実施形態）
図４は、第２の実施形態における受信装置の構成例を示すブロック図である。同図に示す受信装置８０は、デジタルコヒーレント伝送システムにおいて本発明を適用したものである。
受信装置８０には、光ファイバ伝送路で伝送された光信号が入力される。受信装置８０は、入力される光信号に含まれるデータを取得し、取得したデータを後段に接続された装置等に出力する。受信装置８０は、局発レーザ発生器８１、光９０度ハイブリッド８２、光電変換部８３、ＡＤコンバータ８４、波長分散補償部８５、適応等化部８６、周波数オフセット補償部８７、位相サイクルスリップ低減部８８、位相補償部８９、誤り訂正・判定部９０、及び、クライアントインタフェース９１を具備している。
【００３０】
受信装置８０に入力される光信号は光９０度ハイブリッド８２に入力され、局発レーザ発生器８１が出力する局部発振レーザと光９０度ハイブリッド８２においてミキシングされてホモダイン検波又はヘテロダイン検波される。検波により得られた光信号は、光電変換部８３においてベースバンドのアナログ電気信号に変換される。このアナログ電気信号は、ＡＤコンバータ８４においてデジタル化され、波長分散補償部８５に出力される。ＡＤコンバータ８４から出力されるデジタル信号は、同相成分Ｉと直交成分Ｑとを有する複素数で表されるシンボルを示す信号である。
【００３１】
波長分散補償部８５は、ＡＤコンバータ８４から入力されるシンボルに対して、波長分散による波形歪みを補償する。適応等化部８６は、波長分散補償部８５において波形歪みが補償されたシンボルに対して、線形偏波クロストークや偏波モード分散などにより生じた歪みを補償する。周波数オフセット補償部８７は、適応等化部８６において歪みが補償されたシンボルに対して、光信号を送信する送信装置と受信装置８０との間で発生しうる周波数オフセットによる影響を補償する。周波数オフセットは、例えば、送信装置と受信装置とで用いる局部発振レーザの周波数ずれにより生じる。
【００３２】
位相サイクルスリップ低減部８８および位相補償部８９は、周波数オフセット補償部８７において周波数オフセットが補償されたシンボルに対して、位相の補償を行い位相サイクルスリップの発生を低減させる。誤り訂正・判定部９０は、位相補償部８９において位相が補償されたシンボルを復調し、復調により得られたデータに対する誤り検出及び誤り訂正を行った後に、データをクライアントインタフェース９１に入力する。クライアントインタフェース９１は、受信装置の後段に接続された装置において用いられる信号フォーマットやフレーム構成に応じて、誤り訂正・判定部９０から入力されたデータを変換して出力する。
【００３３】
受信装置８０において、波長分散補償部８５からクライアントインタフェース９１までを含むデジタル信号処理部９２には、受信した光信号をコヒーレント検波を用いて電気信号に変換し、電気信号をデジタル信号に変換した受信信号が入力される。デジタル信号処理部９２に入力される受信信号は、送信装置において用いられる変調方式に基づいてデータがマッピングされたシンボル列を示す信号である。受信装置８０において、光ファイバ伝送路や送信装置及び受信装置で付加された波形の歪みと雑音とは、波長分散補償部８５や適応等化部８６において低減又は補償される。
【００３４】
本実施例における位相補償部８９は、搬送波に重畳された位相雑音を推定して取り除く又は低減させることを目的としている。ここで、位相サイクルスリップ低減部８８と位相補償部８９とについて詳述する。
位相補償部８９では、受信シンボル列からキャリア位相推定を行う。キャリア位相推定に用いる受信シンボル列のシンボルの中に、いわゆる外れ値が紛れていると精度の良いキャリア位相推定を行うことができずに位相サイクルスリップが発生する。位相補償部８９では、前記受信シンボル列の各シンボルに対し、統計的処理を施すことによりいわゆる外れ値を検出し、外れ値シンボル影響を低減したのちにキャリア位相推定を行う機能を有する。
位相サイクルスリップ低減部８８では、周波数オフセット補償部８７の出力を用いて位相サイクルスリップの発生を検出し、位相サイクルスリップによって誤った位相補償を施された受信シンボルに対し、位相サイクルスリップで誤った分の位相補償を施す。
【００３５】
（第３の実施形態）
図５は、第３の実施形態に係る位相補償回路の構成を示すブロック図である。この位相補償回路において、位相サイクルスリップ低減部／搬送波位相推定部５０１および搬送波位相補償部６０は、図４に示された位相サイクルスリップ低減部８８に相当し、位相サイクルスリップ判定／補償部７０は図４に示された位相補償部８９に相当する。
位相補償回路に順次入力される入力シンボルは、Ｎ乗回路として機能する利得調整回路５１（以下、Ｎ乗回路と記載する）と遅延回路６１とに入力される。但し、利得調整回路５１の一例としてＮ乗回路を記載するのであって、これに限定するものではない。Ｎ乗回路５１は入力シンボルをＮ乗する。入力シンボルに対するＮ乗の演算は、各シンボルに冗長する２ビット（１，１）、（１，−１）（−１，１）、及び、（−１，−１）のデータ依存性を消去するためである。
【００３６】
タップ係数算出回路５６は、Ｎ乗された入力シンボルに統計処理を施すことによって、外れ値を検出する。タップ係数算出回路５６は、この外れ値の影響を低減するべく、外れ値にシンボルに対応するタップ係数を算出し出力する。平均化回路５２は、Ｎ乗回路で算出された入力シンボルのＮ乗値を、前後の入力シンボルのＮ乗値に乗算回路５７により前記タップ係数を乗じたのちに、平均化ウインドウ幅Ｍ個ごとに複素平面上で足し合わせることで平均化し、雑音成分を低下させる。
【００３７】
角度算出回路５３は、平均化回路５２において平均化されたシンボル（複素数）の偏角を算出する。角度算出回路５３において、例えば、ａｒｃｔａｎ（Ｑ／Ｉ）によりシンボルは角度に変換される。角度算出回路５３に含まれるアンラップ回路は、角度算出回路５３が算出する角度に残っている任意性（３６０°×ｎ，ｎは整数）を補正する。具体的には、アンラップ回路は、一つ前の入力シンボルに対する角度と現在の角度との差が小さくなるように角度を補正する。
【００３８】
除算回路５４は、アンラップ回路において補正された角度を（１／Ｎ）倍してキャリア位相推定値を算出する。複素数算出回路５５は、除算回路５４で算出されるキャリア位相推定値を偏角とする大きさ１の複素数を算出し、乗算回路６２に出力する。
【００３９】
遅延回路６１は、Ｎ乗回路５１から複素数算出回路５５までの演算に要する時間分の遅延を入力シンボルに与えて、入力シンボルを当該入力シンボルに対応する大きさ１の複素数と同じタイミングで乗算回路６２に出力する。乗算回路６２は、遅延回路６１で遅延を与えられた入力シンボルと、複素数算出回路５５で算出された複素数とを乗算し、入力シンボルに含まれる位相雑音等を補償する。
【００４０】
一方で算出された推定誤差位相は、ＬＰＦ７１を介して遅延差分回路７２に入力される。遅延差分回路７２は、推定誤差位相の時間変動を算出する。スリップ判定部７３は、遅延差分部７２により算出される推定誤差位相の時間変動に基づいて、入力信号に対して位相サイクルスリップが発生したか否かを判定する。位相サイクルスリップの判定は，９０度，−９０度，１８０度度の３通りがあるが，これらは時間変動の極性および絶対値により判定可能である。
【００４１】
スリップ補償部７５は、スリップ判定部７３において位相サイクルスリップが発生したと判定された場合、搬送波（キャリア）位相補償部６０により位相誤差が低減された入力信号に対して位相サイクルスリップの補償を行う。
位相サイクルスリップ補償は，９０度スリップ判定時には位相サイクルスリップ発生時以降の位相推定値に９０度の減算を行う。−９０度スリップ判定時には位相推定値に９０度の加算を行う。１８０度スリップ判定時には位相推定値に１８０度の加算（または減算）を行う。
スリップ補償部７５は、入力信号に対して位相サイクルスリップの補償をして得られた信号を出力信号として出力する。また、スリップ補償部７５は、スリップ判定部７３において位相サイクルスリップが発生していないと判定された場合、キャリア位相補償部６０により位相誤差が低減された入力信号を、出力信号として出力する。
【００４２】
（第４の実施形態）
次に、本発明の実施形態に係る位相補償回路の概要について説明する。図６は、本発明の第４の実施形態に係る位相補償回路の構成を示すブロック図である。位相補償回路は、光通信システムにおいて光受信装置に用いられる。同図に示すように、位相補償回路は、キャリア位相推定部１、キャリア位相補償部２、遅延差分部３、スリップ判定部４、及び、スリップ補償部５を備えている。
位相補償回路には、受信した光信号に対して光電変換をした後にアナログ−デジタル変換を行って得られたデジタル信号が入力信号として入力される。入力信号には、位相補償回路に入力される前に必要に応じて、波長分散の補償や、伝送中における歪みの補償などが行われる。
【００４３】
キャリア位相推定部１は、入力信号に対してフィードバック方式又はフィードフォワード方式によるキャリア位相推定を行う。キャリア位相推定部１は、キャリア位相誤差の推定値である推定誤差位相をキャリア位相補償部２及び遅延差分部３に出力する。キャリア位相補償部２は、推定誤差位相に基づいて、入力信号に含まれる位相誤差を低減させる。
遅延差分部３は、推定誤差位相の時間変動を算出する。スリップ判定部４は、遅延差分部３により算出される推定誤差位相の時間変動に基づいて、入力信号に対して位相サイクルスリップが発生したか否かを判定する。
【００４４】
スリップ補償部５は、スリップ判定部４において位相サイクルスリップが発生したと判定された場合、キャリア位相補償部２により位相誤差が低減された入力信号に対して位相サイクルスリップの補償を行う。スリップ補償部５は、入力信号に対して位相サイクルスリップの補償をして得られた信号を出力信号として出力する。また、スリップ補償部５は、スリップ判定部４において位相サイクルスリップが発生していないと判定された場合、キャリア位相補償部２により位相誤差が低減された入力信号を、出力信号として出力する。
【００４５】
図７は、キャリア位相推定部１が出力する推定誤差位相の一例を示すグラフである。すなわち、図７は、位相スリップ検出時における過去１２８０シンボル（保護段相当）の位相補償量を示すグラフである。図７において、横軸は入力信号におけるシンボル番号を示し、縦軸は位相補償量を示している。位相補償量は、推定誤差位相に基づいて位相誤差を低減させる際の位相量である。図７において、破線にて示す領域、すなわちシンボル番号が８００の付近で推定誤差位相の急峻な変動が発生している。この急峻な変動は、位相サイクルスリップの発生によるものである。
【００４６】
推定誤差位相の変動を見ると、図７に示すように、位相サイクルスリップが発生する際には、キャリア位相推定部１におけるフィルタのタップ長の平均の数倍程度の短い間（タップ長の平均が１７の場合で１００シンボル程度）に（π／２）ラジアン程度の変化が生じている。一方、位相サイクルスリップが発生していないときには、短い間に１ラジアンを超えるような推定誤差位相の変化は生じていない。
【００４７】
このような推定誤差位相の特性を利用して、位相サイクルスリップの検出と位相サイクルスリップの補償とを行う。具体的には、キャリア位相推定部１が出力する推定誤差位相をモニタし、短時間において急峻な変動が検出されたときに位相サイクルスリップが生じたと判定し、入力信号に対する位相サイクルスリップの補償を行う。急峻な変動とは、例えば、１ラジアンを超えるような変動である。位相補償回路で位相サイクルスリップを補償することにより、位相補償回路の後段に行われる信号処理において位相サイクルスリップの発生頻度を抑圧することができる。
【００４８】
これにより、実質的な位相サイクルスリップの発生頻度を、（（位相サイクルスリップの発生頻度）×（１−（検出率））＋（誤検出数））に低減できる。検出率はスリップ判定部４における位相サイクルスリップを検出できた割合であり、誤検出数はスリップ判定部４において誤って位相サイクルスリップが発生したと判定した回数である。
【００４９】
（第５の実施形態）
図８は、本発明に係る第５の実施形態における光通信システムの構成例を示すブロック図である。本実施形態における光通信システムは、光信号送信装置１１と、シングルモード光ファイバ伝送路及び光増幅器からなる伝送路１２と、光信号受信装置１３とを具備している。光信号送信装置１１は、例えば、ＱＰＳＫ方式の変調フォーマットを用いて得られた信号を偏波多重した光信号を、伝送路１２を介して光信号受信装置１３に出力する。
本実施形態における光通信システムにおいては作動符号化を行わない。なお、以下の説明において、変調フォーマットにＱＰＳＫ方式を用い、偏波多重した信号を送受信する構成について説明する。しかし、ＢＰＳＫ（Binary Phase Shift Keying）方式や１６ＱＡＭ（Quadrature Amplitude Modulation）方式などのｍ−ＱＡＭ方式の変調フォーマットを用いてもよいし、シングル偏波の信号を送受信する構成であってもよい。
【００５０】
図９は、本実施形態における光信号受信装置１３の構成例を示すブロック図である。光信号受信装置１３は、伝送路１２を介して入力される光信号から、光信号送信装置１１において光信号に変換されたデータを取得する。光信号受信装置１３は、局発レーザ発生器１４、９０°光ハイブリッド１５、光電変換器１６、アナログ−デジタル変換器（ＡＤ変換器）１７、及び、デジタル信号処理部１８を備えている。
【００５１】
光信号受信装置１３に入力される光信号は、局発レーザ発生器１４が出力する局部発振レーザと９０°光ハイブリッド１５においてミキシングされてホモダイン検波又はヘテロダイン検波される。検波により得られた光信号は、光電変換器１６において４レーンのベースバンドのアナログ電気信号に変換される。このアナログ電気信号は、アナログ−デジタル変換器１７においてデジタル化され、Ｘ偏波とＹ偏波との２レーンの複素デジタル信号としてデジタル信号処理部１８に出力される。デジタル信号処理部１８は、Ｘ偏波とＹ偏波との複素デジタル信号に対して、線形波形歪の補償を行った上で復調復号を行う。デジタル信号処理部１８は、復調復号により得られたデータを後段に接続された装置等に出力する。
【００５２】
デジタル信号処理部１８は、波長分散補償回路１９、適応等化回路２０、周波数オフセット補償回路２１、位相補償回路２２、復調復号回路２３、及び、クライアントインタフェース２４を有している。デジタル信号処理部１８に入力されるＸ偏波とＹ偏波との複素デジタル信号（受信信号）は、伝送路１２における偏波状態の回転の影響等により線形混合されている。
【００５３】
波長分散補償回路１９は、デジタル信号処理部１８に入力されるＸ偏波とＹ偏波との複素デジタル信号に対して、波長分散による線形波形歪を補償する。適応等化回路２０は、波長分散補償回路１９において波長分散が補償されたＸ偏波とＹ偏波との複素デジタル信号に対して、線形偏波クロストークや偏波モード分散（ＰＭＤ）などにより伝送路中で歪んだ信号を補償する。
【００５４】
周波数オフセット補償回路２１は、適応等化回路２０において歪が補償されたＸ偏波とＹ偏波との複素デジタル信号に対して、光信号受信装置と光信号送信装置との間で発生しうる周波数オフセットによる影響を補償する。周波数オフセットは、例えば、光信号送信装置１１と光信号受信装置１３とで用いる局部発信レーザの周波数ずれにより生じる。位相補償回路２２は、周波数オフセット補償回路２１において周波数オフセットが補償されたＸ偏波とＹ偏波との複素デジタル信号に対して、位相サイクルスリップを補償する。
【００５５】
復調復号回路２３は、位相補償回路２２において位相サイクルスリップが補償されたＸ偏波とＹ偏波との複素デジタル信号に対して、光信号送信装置１１において用いられた変調フォーマットに対応する復調と誤り訂正復号とを行う。復調復号回路２３は、復調と誤り訂正復号とにより得られたデータをクライアントインタフェース２４に出力する。クライアントインタフェース２４は、デジタル信号処理部１８の後段に接続された装置において用いられる信号フォーマットやフレーム構成に応じて、復調復号回路２３から入力されたデータを変換して出力する。
【００５６】
図１０は、本実施形態における位相補償回路２２の構成例を示すブロック図である。位相補償回路２２は、Ｘ偏波に対応する位相補償ブロック２２０と、Ｙ偏波に対応する位相補償ブロック２２０とを有している。以下の説明では、Ｘ偏波に対応する位相補償ブロック２２０について説明し、同じ構成を有するＹ偏波に対応する位相補償ブロック２２０についての説明を省略する。
【００５７】
位相補償ブロック２２０は、キャリア位相推定回路２２１、キャリア位相補償回路２２２、遅延回路２２３、ローパスフィルタ（ＬＰＦ）２２４、遅延差分回路２２５、スリップ判定回路２２６、及び、スリップ補償回路２２７を有している。位相補償ブロック２２０にはＸ偏波の複素デジタル信号が入力される。
【００５８】
キャリア位相推定回路２２１は、例えば、非特許文献１に記載されているようなフィードフォワード方式、あるいは参考文献１に記載されているようなフィードバック方式のキャリア位相誤差の推定を行う（参考文献１：T.Kobayashi et al, "160-Gb/s Polarization-Multiplexed 16-QAM long-haul transmission over 3,123 km using digital coherent receiver with digital PLL based frequency offset compensator", OTuD1 OFC/NFOEC2010）。
【００５９】
キャリア位相推定回路２２１は、光信号送信装置１１と光信号受信装置１３とにおける局部発信レーザなどによる位相差を推定する。この位相差は時間的に変動するため、キャリア位相推定回路２２１はキャリア位相推定を連続的に行い、位相差の変動に追従した推定を行う。例えば、変調フォーマットがＱＰＳＫ方式である場合には４乗法に基づくフィードフォワード型のキャリア位相推定を行う。また、ＢＰＳＫ方式である場合には２乗法に基づいて、ｍ−ＱＡＭ方式である場合には最尤判定（ＭＬ）法に基づいてキャリア位相推定を行う。すなわち、キャリア位相推定回路２２１では、変調フォーマットに対して適切な位相推定法が用いられる。
【００６０】
また、キャリア位相推定回路２２１は、Ｘ偏波の複素デジタル信号に含まれる位相誤差を推定する。キャリア位相推定回路２２１は、推定した位相誤差である推定誤差位相をキャリア位相推定回路２２１とローパスフィルタ２２４とに出力する。
キャリア位相補償回路２２２は、キャリア位相推定回路２２１が出力する推定誤差位相に基づいて、Ｘ偏波の複素デジタル信号に含まれる位相誤差の補償を行う。キャリア位相補償回路２２２は、位相誤差が補償されたＸ偏波の複素デジタル信号を遅延回路２２３に出力する。なお、位相誤差は、複素デジタル信号の位相のうち変調成分によらない位相である。例えば、光信号送信装置１１と光信号受信装置１３との局部発信レーザの位相差や、伝送路の非線形性等によって生じる。
【００６１】
図１１は、キャリア位相推定回路２２１の構成例を示すブロック図である。同図に示すキャリア位相推定回路２２１は、フィードフォワード方式の構成を有している。キャリア位相推定回路２２１は、位相ｍ逓倍回路２２１１、Ｋシンボル平均化回路２２１２、位相抽出回路２２１３、及び、位相連続化回路２２１４を有している。位相ｍ逓倍回路２２１１は、位相誤差を含む入力複素信号の位相成分をｍ逓倍する。変調フォーマットがＱＰＳＫ方式であれば、ｍ＝４であり、ＢＰＳＫ方式であれば２である。位相成分がｍ逓倍されることにより信号成分が一定値に縮退するので、位相ｍ逓倍回路２２１１の出力信号の位相は位相誤差のみを含むことになる。位相ｍ逓倍回路２２１１の出力はＫシンボル平均化回路２２１２に入力される。
【００６２】
図１２は、本実施形態における位相ｍ逓倍回路２２１１の構成例を示すブロック図である。位相ｍ逓倍回路２２１１は、振幅・位相分離回路２２１１１、乗算器２２１１２、及び、振幅・位相再結合回路２２１１３を有している。位相ｍ逓倍回路２２１１に入力された信号は振幅・位相分離回路２２１１１によって位相成分と振幅成分とに分離される。振幅・位相分離回路２２１１１において分離された位相成分は、乗算器２２１１２によってｍ倍される。乗算器２２１１２によりｍ倍された位相成分と、振幅・位相分離回路２２１１１において分離された振幅成分とは、振幅・位相再結合回路２２１１３により複素信号に再構成されて出力される。
【００６３】
図１３は、Ｋシンボル平均化回路２２１２の構成例を示すブロック図である。同図に示すように、Ｋシンボル平均化回路２２１２は、タップ長Ｋの有限インパルス応答フィルタとして構成される。同図には、平均化長Ｋ＝４のＫシンボル平均化回路２２１２の構成例を示している。
【００６４】
図１１に戻り、キャリア位相推定回路２２１の構造の説明を続ける。
Ｋシンボル平均化回路２２１２の出力は位相抽出回路２２１３に入力される。位相抽出回路２２１３は複素数である入力信号の位相成分を取り出して出力する。位相抽出回路２２１３の出力は、例えば-π〜+πラジアンの、さしわたし２πの値をとる。このとき、±πの点を超えて位相が変動した場合、出力が不連続になってしまうので、位相連続化回路２２１４により位相の取りうる範囲を理想的には±無限大まで（実際には十分大きな範囲に）拡大し、位相不連続を除去する。位相連続化のアルゴリズムは、さまざまな手法が古くから提案されており、例えば参考文献２に記載されているものを用いることができる（参考文献２：Kazuyoshi Itoh et al, APPLIED OPTICS / Vol. 21, No. 14 / 15 July 1982）。位相連続化回路２２１４により位相不連続が除去された信号が、キャリア位相推定回路２２１の出力である推定誤差位相として出力される。
【００６５】
図１０に戻り、位相補償ブロック２２０の説明を続ける。
遅延回路２２３は、キャリア位相補償回路２２２から出力される複素デジタル信号に対して、ローパスフィルタ２２４と遅延差分回路２２５とスリップ判定回路２２６とにおける信号処理に要する時間（シンボル数）の遅延を与えてスリップ補償回路２２７に出力する。すなわち、遅延回路２２３は、キャリア位相補償回路２２２から出力される複素デジタル信号がスリップ補償回路２２７に入力されるタイミングと、当該複素デジタル信号に対するスリップ判定回路２２６の判定結果がスリップ補償回路２２７に入力されるタイミングとを揃えるように遅延を与える。遅延回路２２３は、例えば、シフトレジスタを用いて構成することができる。この場合、１シフト遅延量は１シンボル時間とする。
【００６６】
ローパスフィルタ２２４は、キャリア位相推定回路２２１が出力する推定誤差位相の変動を平滑化し、推定誤差位相における高周波成分を除去して遅延差分回路２２５に出力する。遅延差分回路２２５は、ローパスフィルタ２２４において平滑化された推定誤差位相の時間変動に比例した信号を出力する。
【００６７】
遅延差分回路２２５が出力する信号は、遅延差分値ｄを示す信号である。遅延差分値ｄは、時間変動する推定誤差位相（φ（ｎＴ））をＮシンボルにわたってモニタし、次式（３）を用いて算出される。遅延差分回路２２５は、算出した遅延差分値ｄを示す信号をスリップ判定回路２２６に出力する。式（３）において、ｎは自然数でシンボル番号であり、Ｔはシンボル時間間隔である。
ｄ＝φ（ｎＴ）−φ（（ｎ−Ｎ）Ｔ）      …（３）
【００６８】
図１４は、本実施形態における遅延差分回路２２５の構成例を示すブロック図である。遅延差分回路２２５は、Ｎシンボル遅延器２２５１、乗算器２２５２、及び、加算器２２５３を有している。ローパスフィルタ２２４において平滑化された推定誤差位相（φ（ｎＴ））は、Ｎシンボル遅延器２２５１と加算器２２５３とに入力される。Ｎシンボル遅延器２２５１は、Ｎシンボル前の推定誤差位相（φ（（ｎ−Ｎ）Ｔ））を出力する。Ｎシンボル遅延器２２５１は、例えば、シフトレジスタを用いて構成することができる。この場合、１シフト遅延量は１シンボル時間であり、記憶すべき範囲はＫシンボル平均化回路２２１２におけるフィルタタップ長Ｋの５倍程度とする。
【００６９】
乗算器２２５２は、Ｎシンボル遅延器２２５１から出力されるＮシンボル前の推定誤差位相に（−１）を乗じて加算器２２５３を出力する。加算器２２５３は、ローパスフィルタ２２４から出力される推定誤差位相と、乗算器２２５２から出力される値とを加算する。すなわち、加算器２２５３は式（３）の演算を行い、演算結果を遅延差分値ｄとして出力する。
【００７０】
Ｎシンボル遅延器２２５１におけるＮ（遅延シンボル数）は、Ｋシンボル平均化回路２２１２におけるフィルタのタップ数の平均値に対して１〜５倍程度の範囲で予め設定される。Ｎは、例えば、図７において示したような推定誤差位相の急峻な変動を検出できるように、且つ推定誤差位相の揺らぎなどによる変動による誤検出が発生しにくい値が設定される。このような構成を有する遅延差分回路２２５から出力される信号は、推定誤差位相の時間的傾き（単位時間あたりの傾きの変化量）に比例する量を示す。Ｎの最適値はシミュレーション等により求めることができる。例えば、Ｋシンボル平均化回路２２１２におけるフィルタのタップ長Ｋが１７である場合には、Ｋの約３倍のＮ＝５０付近に最適な値が存在することがシミュレーション等により推測されている。
【００７１】
図１０に戻って、位相補償ブロック２２０の説明を続ける。
スリップ判定回路２２６は、遅延差分回路２２５から出力される遅延差分値ｄと予め定められた検出閾値とを比較し、位相サイクルスリップが発生したか否かと、位相サイクルスリップが発生した場合にはその方向を判定する。図７に示したように推定位相誤差の急峻な変動が生じた場合に、遅延差分値dの絶対値が増大する。位相サイクルスリップが発生したか否かの判定は、dがLシンボル程度にわたり連続して閾値を超えたか否かに基づいて行われる。ここでＬは、前述の遅延差分回路２２５の遅延値Ｎに対応する値であり、０＜Ｌ＜Ｎを満たす値とする。例えば、Ｎの６割程度の値（Ｎ×０．６）とする。スリップ判定回路２２６は、位相サイクルスリップが発生したか否かの判定結果と、位相サイクルスリップが発生したときにはその回転方向とを示すスリップ判定信号をスリップ補償回路２２７に出力する。
【００７２】
また、遅延差分値ｄに対する検出閾値は、変調フォーマットによって異なる。例えば、ＱＰＳＫ方式やＱＡＭ方式を用いている場合には、おおむね１ラジアン程度の値が用いられる。ただし、実際には位相ノイズの量等の条件に応じて、位相補償ブロック２２０から出力する複素デジタル信号に残留する位相サイクルスリップの発生頻度（残留スリップ頻度）を最小化するような検出閾値を設定することが適当である。位相サイクルスリップの発生頻度は、例えば、（位相サイクルスリップ発生回数）／（送信シンボル数）で算出される。
【００７３】
遅延差分値ｄに対する検出閾値を、例えば、シミュレーションや実測結果などに基づいて設定する。なお、最適な値が取り得る範囲は、ＱＰＳＫ方式やＱＡＭ方式などのようにコンスタレーションにおいてシンボル間の位相差が（π／２）ラジアンである変調フォーマットに対しては、０ラジアンから（π／２）ラジアンまでの範囲となる。また、ｍ−ＰＳＫ方式の変調フォーマットに対しては、０ラジアンから（２π／ｍ）ラジアンまでの範囲となる。
【００７４】
また、光信号送信装置１１における局部発信レーザと光信号受信装置１３における局部発振レーザとの発信周波数の差によって生じる周波数オフセットが存在し、周波数オフセット補償回路２１において十分に補償できていない場合には、残留周波数オフセットに応じて検出閾値を変更することが望ましい。
【００７５】
スリップ補償回路２２７には、スリップ判定回路２２６から出力されるスリップ判定信号と、遅延回路２２３から出力される複素デジタル信号とが入力される。スリップ補償回路２２７は、スリップ判定信号に応じて切り替える位相補償量に基づいて、複素デジタル信号の位相を補償する。スリップ補償回路２２７における位相補償量は、変調フォーマットがＱＰＳＫ方式又はＱＡＭ方式である場合、０°、９０°、１８０°、２７０°のいずれかである。位相補償量は、例えば、初期値が０°であり、スリップ判定信号に応じて９０°単位で正回転又は負回転に切り替えられる。ここで、正回転は位相が増加する回転であり、負回転は位相が減少する回転である。
【００７６】
具体的には、スリップ判定信号が正回転方向の位相サイクルスリップが発生したことを示す場合には、現在の位相補償量を−９０°した値に位相補償量を切り替える更新を行う。また、スリップ判定信号が負回転方向の位相サイクルスリップが発生したことを示す場合には、現在の位相補償量を＋９０°した値に位相補償量を切り替える更新を行う。
【００７７】
また、変調フォーマットがｍ−ＰＳＫ方式である場合には、複素デジタル信号に対する位相補償量の切り替えは（３６０°／ｍ）単位で行われる。また、スリップ判定信号に応じて切り替えた位相補償量は、次に位相サイクルスリップの発生が検出されるまで維持される。スリップ補償回路２２７は、スリップ判定信号で切り替えられる位相補償量による位相の補償を、遅延回路２２３から出力される複素デジタル信号に対して常に行う。
【００７８】
図１５は、本実施形態におけるスリップ判定回路２２６が行うスリップ判定処理を示すフローチャートである。スリップ判定回路２２６は、処理を開始すると、遅延差分回路２２５が出力する遅延差分値ｄを入力する（ステップＳ１０１）。
スリップ判定回路２２６は、入力した遅延差分値ｄの絶対値が予め定められた検出閾値Ｔｈより大きいか否かを判定する（ステップＳ１０２）。
【００７９】
絶対値が検出閾値Ｔｈより大きくない場合（ステップＳ１０２：ＮＯ）、スリップ判定回路２２６は、パラメータｐ、ｑに０を代入して初期化し（ステップＳ１０３）、処理をステップＳ１０１に戻す。パラメータｐは遅延差分値ｄが正回転方向に検出閾値Ｔｈを連続して超えたシンボル数をカウントするためのパラメータである。パラメータｑは遅延差分値ｄが負回転方向に検出閾値Ｔｈを連続して超えたシンボル数をカウントするためのパラメータである。
一方、絶対値が検出閾値Ｔｈより大きい場合（ステップＳ１０２：ＹＥＳ）、スリップ判定回路２２６は、遅延差分値ｄが０より大きいか否かを判定する（ステップＳ１０４）。
【００８０】
遅延差分値ｄが０より大きくない場合（ステップＳ１０４：ＮＯ）、スリップ判定回路２２６は、パラメータｑを１増加させ（ステップＳ１０５）、パラメータｑが判定閾値Ｌを超えたか否かを判定する（ステップＳ１０６）。
判定閾値Ｌは、上述したとおり遅延差分回路２２５の遅延値Ｎに対応して予め定められる値であり、例えば、Ｎの６割程度の値（Ｎ×０．６）とする。なお、判定閾値Ｌは、遅延差分値ｄのばらつき具合や、シンボル間の時間間隔などに応じて定めるようにしてもよいし、シミュレーションや実測値に基づいて位相サイクルスリップの誤検出が所定の値以下になるように定めるようにしてもよい。
【００８１】
パラメータｑの値が判定閾値Ｌを超えていない場合（ステップＳ１０６：ＮＯ）、スリップ判定回路２２６は、処理をステップＳ１０１に戻す。
パラメータｑの値が判定閾値Ｌを超えていた場合（ステップＳ１０６：ＹＥＳ）、スリップ判定回路２２６は、負回転方向の位相サイクルスリップが発生したと判定し、負回転方向の位相サイクルスリップが発生したことを示すスリップ判定信号をスリップ補償回路２２７に出力し（ステップＳ１０７）、処理をステップＳ１０１に戻す。
【００８２】
ステップＳ１０４において遅延差分値ｄが０より大きい場合（ステップＳ１０４：ＹＥＳ）、スリップ判定回路２２６は、パラメータｐを１増加させ（ステップＳ１０８）、パラメータｐが判定閾値Ｌを超えたか否かを判定する（ステップＳ１０９）。
【００８３】
パラメータｐの値が判定閾値Ｌを超えていない場合（ステップＳ１０９：ＮＯ）、スリップ判定回路２２６は、処理をステップＳ１０１に戻す。
パラメータｐの値が判定閾値Ｌを超えている場合（ステップＳ１０９：ＹＥＳ）、スリップ判定回路２２６は、正回転方向の位相サイクルスリップが発生したと判定し、正回転方向の位相サイクルスリップが発生したことを示すスリップ判定信号をスリップ補償回路２２７に出力し（ステップＳ１１０）、処理をステップＳ１０１に戻す。
【００８４】
上記のように、スリップ判定回路２２６は、Ｌシンボルにわたって連続して遅延差分値ｄの絶対値が検出閾値Ｔｈを超える場合、すなわち差分遅延値ｄが大きく変化した場合に位相サイクルスリップが発生したと判定する。このとき、スリップ判定回路２２６は、正の値をとる検出閾値Ｔｈ（Ｔｈ＞０；上側検出閾値）を遅延差分値ｄが超えているときに正回転の位相サイクルスリップが発生したと判定する。また、スリップ判定回路２２６は、負の値をとる検出閾値（−Ｔｈ）（下側検出閾値）を遅延差分値ｄが下回っているときに負回転の位相サイクルスリップが発生したと判定する。
【００８５】
スリップ補償回路２２７は、スリップ判定回路２２６による判定結果を示すスリップ判定信号に基づいて位相補償量を切り替え、遅延回路２２３から出力される複素デジタル信号に対する補償を行う。
ところで、位相サイクルスリップが発生してから、それがスリップ判定回路２２６によって検出されスリップ補償回路２２７における位相補償量が切り替えられるまでにはタイムラグが生じる。このタイムラグは、ローパスフィルタ２２４と遅延差分回路２２５とスリップ判定回路２２６とスリップ補償回路２２７とにおける処理時間である。遅延回路２２３がこのタイムラグを補償している。これにより、キャリア位相補償回路２２２から出力される複素デジタル信号に対して、スリップ判定信号に応じた位相補償量による位相サイクルスリップの補償がスリップ補償回路２２７において行われる。
【００８６】
このように、位相補償回路２２において、キャリア位相推定回路２２１の出力をモニタすることで、パイロットシンボル等の冗長な信号を用いることなく、発生した位相サイクルスリップを即座に検出し、訂正することができる。これにより、位相サイクルスリップの実質的な発生頻度を抑制することができ、パイロットシンボル等による信号の冗長度を小さく抑えつつ絶対位相を利用したコヒーレント光通信が可能になる。なお、冗長度は、例えば、（単位時間あたりのパイロットシンボル数）／（単位時間あたりのそう親善シンボル数）で算出される。
【００８７】
また、位相補償回路２２において、キャリア位相推定回路２２１と遅延差分回路２２５との間にローパスフィルタ２２４を設けていることにより、推定誤差位相の揺らぎやノイズによる変動を平滑化している。これにより、遅延差分値ｄを用いた位相サイクルスリップの検出精度を向上させることができる。
【００８８】
ここで、本実施形態におけるデジタル信号処理部１８の各回路を計算機上に実装して、光伝送実験データのオフライン復調を行った結果について示す。ここでは、ビット誤り率とシンボルスリップ率とを評価した。図１６は、光伝送実験データの取得に用いた実験装置の構成を示す概略ブロック図である。同図において「ｏｆｆｌｉｎｅＤＳＰ」と記載されているブロックがデジタル信号処理部１８に対応する。
【００８９】
図１７は、図１６に示した実験装置により得られた光伝送実験データのオフライン復調を行った結果を示すグラフである。同図において、横軸はキャリア位相推定回路２２１及びＫシンボル平均化回路２２１２におけるタップ長を示し、縦軸はビット誤り率（ＢＥＲ）及びシンボルスリップ率（ＳｌｉｐＲａｔｅ）を示している。同図には、本実施形態における位相サイクルスリップ補償を行った結果と、対比例としての位相サイクルスリップ補償を行わない結果とが示されている。同図に示すように、位相サイクルスリップ補償を行うことにより、位相補償回路２２の後段において位相サイクルスリップの発生頻度を１／２０程度に抑制することができる。また、ビット誤り率２×１０−２という厳しい条件下においても、位相サイクルスリップの頻度を１０−６台に抑えることができる。
【００９０】
この位相サイクルスリップの発生頻度であれば、冗長度１％程度のパイロットシンボルを用いて位相サイクルスリップによるバースト誤りの影響を、前方誤り訂正の許容しきい値以下に抑えられるため、差動コーディングを回避することが可能である。例えば、ビット誤り率１×１０−２を得るために必要な光信号雑音比の条件は、差動コーディング回避により１．１〜１．４ｄＢ程度緩和することができる。
【００９１】
（第６の実施形態）
第５の実施形態におけるスリップ判定回路２２６では、位相サイクルスリップの発生を検出する際に用いる検出閾値を固定値としていた。第６の実施形態では、第５の実施形態に対する変形例として、検出閾値を遅延差分値ｄに応じて変更して、検出閾値を適応的に定める構成について説明する。
図１８は、第６の実施形態における位相補償ブロック３２０の構成を示すブロック図である。ここでは、Ｘ偏波に対応する位相補償ブロック３２０を示しているが、Ｙ偏波に対しても同じ位相補償ブロック３２０を用いる。
【００９２】
本実施形態における位相補償ブロック３２０は、キャリア位相推定回路２２１、キャリア位相補償回路２２２、遅延回路２２３、ローパスフィルタ２２４、遅延差分回路２２５、スリップ判定回路３２６、スリップ補償回路２２７、及び、閾値算出回路３２８を有している。位相補償ブロック３２０は、スリップ判定回路２２６に代えてスリップ判定回路３２６を有していること、及び、閾値算出回路３２８を有していることが第５の実施形態における位相補償ブロック２２０（図１０）と異なっている。なお、位相補償ブロック３２０において、第５の実施形態と同じ構成に対しては、同じ符号を付してその説明を省略する。
【００９３】
スリップ判定回路３２６には、遅延差分回路２２５から出力される遅延差分値ｄと、閾値算出回路３２８が算出する上側検出閾値及び下側検出閾値を含む検出閾値とが入力される。スリップ判定回路３２６は、遅延差分値ｄがＬシンボルにわたって連続して上側検出閾値を超えると、正回転の位相サイクルスリップが発生したと判定する。また、スリップ判定回路３２６は、遅延差分値ｄがＬシンボルにわたって連続して下側検出閾値を下回ると、負回転の位相サイクルスリップが発生したと判定する。スリップ判定回路３２６は、位相サイクルスリップが発生したか否かの判定結果と、位相サイクルスリップが発生したときにはその回転方向とを示すスリップ判定信号をスリップ補償回路２２７に出力する。
【００９４】
閾値算出回路３２８は、遅延差分回路２２５から出力される遅延差分値ｄを入力し、遅延差分値ｄに応じて検出閾値を算出する。図１９は、本実施形態における閾値算出回路３２８の構成例を示すブロック図である。閾値算出回路３２８は、乗算器３２８１、加算器３２８２、乗算器３２８３、遅延器３２８４、加算器３２８５、及び、減算器３２８６を有している。
【００９５】
乗算器３２８１には遅延差分値ｄが入力される。乗算器３２８１は、入力された遅延差分値ｄと予め定められた係数αとを乗算し、乗算結果を加算器３２８２に出力する。加算器３２８２には、乗算器３２８１から乗算結果と、遅延器３２８４から出力される値とが入力される。加算器３２８２は、遅延器３２８４から出力される値と乗算結果とを加算し、加算結果を乗算器３２８３と加算器３２８５と減算器３２８６とに出力する。
【００９６】
乗算器３２８３は、加算器３２８２から出力される加算結果と係数（１−α）とを乗算し、乗算結果を遅延器３２８４に出力する。遅延器３２８４は、乗算器３２８３から出力される乗算結果を１シンボル分遅延させてから加算器３２８２に出力する。
すなわち、閾値算出回路３２８では乗算器３２８１と加算器３２８２と乗算器３２８３と遅延器３２８４とにより、次式（４）で示すように遅延差分値ｄの指数移動平均Ｄが算出される。ｎはシンボル番号である。αは忘却係数である。
Ｄ（ｎ＋１）＝（１−α）Ｄ（ｎ）＋αｄ（ｎ）      …（４）
【００９７】
加算器３２８５は、加算器３２８２から出力される加算結果（指数移動平均Ｄ）と、予め定められた閾値幅とを加算し、加算結果を上側検出閾値として出力する。減算器３２８６は、加算器３２８２から出力される加算結果（指数移動平均Ｄ）から閾値幅を減算し、減算結果を下側検出閾値として出力する。閾値幅は、例えば、１ラジアン程度である。閾値幅には、第５の実施形態における検出閾値Ｔｈと同じように変調フォーマットに応じた値が定められる。
【００９８】
上記の構成により閾値算出回路３２８が遅延差分値ｄに基づいて上側検出閾値と下側検出閾値とを含む検出閾値を適応的に算出することにより、位相補償ブロック３２０に入力される複素デジタル信号に周波数オフセットが残留している場合においても、位相サイクルスリップの検出及び補償を精度よく行うことができる。
【００９９】
図２０Ａおよび２０Ｂは、検出閾値を固定値にした場合と、検出閾値を遅延差分値ｄに応じて定めた場合とを比較するグラフである。同図には、検出閾値を固定値にした場合と、検出閾値を遅延差分値ｄに応じて定めた場合とにおけるビット誤り率（ＢＥＲ）及びシンボルスリップ率（ＳｌｉｐＲａｔｅ）の一例が示されている。同図において、横軸は周波数オフセットを示し、縦軸はビット誤り率（ＢＥＲ）及びシンボルスリップ率（ＳｌｉｐＲａｔｅ）を示している。なお、Ｋシンボル平均化回路２２１２におけるタップ長Ｋを１７とし、遅延差分回路２２５において遅延量を６０シンボルとし、光信号雑音比（ＯＳＮＲ）を１２．５ｄＢとした。なお、他の条件は図１６に示した実験装置における条件に準じている。
【０１００】
図２０Ａは、検出閾値を１ラジアンに固定した場合のビット誤り率及びシンボルスリップ率と周波数オフセットとの関係を示している。なお、シンボルスリップ率は、正回転方向と、負回転方向と、それらの合計とが示されている。同図に示すように、周波数オフセットが１０ＭＨｚ程度の幅であれば、（ビット誤り率／シンボルスリップ率）が１０３の良好な特性が示されている。しかし、周波数オフセットが５０ＭＨｚ付近になると、シンボルスリップ率が２桁以上悪化してしまっている。
【０１０１】
図２０Ｂは、検出閾値を遅延差分値ｄに応じて定めた場合のビット誤り率及びシンボルスリップ率と周波数オフセットとの関係を示している。なお、閾値幅を１ラジアンとし、忘却係数αを１×１０−３としている。上側検出閾値と下側検出閾値とを遅延差分値ｄに応じて定めることにより、周波数オフセットが５０ＭＨｚ付近であっても、１０３以上の（ビット誤り率／シンボルスリップ率）を得ることができる。
このように、検出閾値を遅延差分値ｄに応じて定めることにより、位相補償ブロック３２０に入力される複素デジタル信号に周波数オフセットが残留している場合であっても、位相サイクルスリップに対する検出及び補償の精度を向上させることができる。
【０１０２】
（第７の実施形態）
第５の実施形態におけるスリップ判定回路２２６は、１つの遅延差分回路２２５から入力される遅延差分値ｄに基づいて、位相サイクルスリップが発生したか否かを判定する構成であった。第７の実施形態では、異なる遅延数（Ｎシンボル）の遅延差分回路２２５を複数設け、それぞれの遅延差分回路２２５から出力される遅延差分値ｄごとに位相サイクルスリップが発生したか否かを判定する。それぞれの判定結果に基づいた多数決判定をすることにより、位相サイクルスリップを検出する精度を向上させる。
【０１０３】
図２１は、第７の実施形態における位相補償ブロック４２０の構成を示すブロック図である。ここでは、Ｘ偏波に対応する位相補償ブロック４２０を示しているが、Ｙ偏波に対しても同じ位相補償ブロック４２０を用いる。位相補償ブロック４２０は、キャリア位相推定回路２２１、キャリア位相補償回路２２２、遅延回路２２３、ローパスフィルタ２２４、３つの遅延差分回路２２５−１〜２２５−３、スリップ判定回路４２６、及び、スリップ補償回路２２７を有している。
【０１０４】
位相補償ブロック４２０は、複数の遅延差分回路２２５を有していること、及び、スリップ判定回路２２６に代えてスリップ判定回路４２６を有していることが第５の実施形態における位相補償ブロック２２０（図１０）と異なっている。なお、位相補償ブロック４２０において、第５の実施形態と同じ構成に対しては、同じ符号を付してその説明を省略する。
【０１０５】
遅延差分回路２２５−１〜２２５−３は、第５の実施形態における遅延差分回路２２５と同じ構成を有しているが、Ｎシンボル遅延器２２５１による遅延量が異なる。
スリップ判定回路４２６は、遅延差分回路２２５−１〜２２５−３それぞれから出力される遅延差分値ｄごとにスリップ判定処理（図１５）を行う。スリップ判定回路４２６は、各遅延差分値ｄに対して行われた判定結果を用いた多数決判定を行うことにより、位相サイクルスリップが発生したか否か、及び、位相サイクルスリップが発生したと判定した場合における回転方向を判定する。具体的には、スリップ判定処理における判定結果のうち少なくとも２つが同じ回転方向の位相サイクルスリップが発生したと判定した場合に、位相サイクルスリップが発生したことを示すスリップ判定信号をスリップ補償回路２２７に出力する。
【０１０６】
このように、遅延差分値ｄに対する複数の判定を行うことにより、ノイズ等の影響による位相サイクルスリップの誤検出を抑制し、位相サイクルスリップの検出及び補償の精度を向上させることができる。
なお、本実施形態では、位相補償ブロック４２０が３つの遅延差分回路２２５を有する構成について説明したが、２つの遅延差分回路２２５又は４つ以上の遅延差分回路２２５を有する構成であってもよい。
【０１０７】
（第８の実施形態）
上記の各実施形態では、位相サイクルスリップの発生が検出された際に変調フォーマットに応じて定められた位相補償量による位相サイクルスリップの補償を行う構成について説明した。すなわち、位相補償量は、予め定められた離散的な値となっていた。第８の実施形態では、位相サイクルスリップを検出した際に複素デジタル信号に対して行う位相サイクルスリップの補償における位相補償量を、推定誤差位相に応じた値とする。
【０１０８】
図２２は、第８の実施形態における位相補償ブロック５２０の構成を示すブロック図である。ここでは、Ｘ偏波に対応する位相補償ブロック５２０を示しているが、Ｙ偏波に対しても同じ位相補償ブロック５２０を用いる。位相補償ブロック５２０は、キャリア位相推定回路２２１、キャリア位相補償回路２２２、遅延回路２２３、ローパスフィルタ２２４、遅延差分回路２２５、スリップ判定回路２２６、スリップトランジェント補償回路５２７、及び、スロープ算出回路５２８を有している。
【０１０９】
位相補償ブロック５２０は、スリップ補償回路２２７に代えてスリップトランジェント補償回路５２７を有していること、及び、スロープ算出回路５２８を有していることが第５の実施形態における位相補償ブロック２２０（図１０）と異なっている。なお、位相補償ブロック５２０において、第５の実施形態と同じ構成に対しては、同じ符号を付してその説明を省略する。
【０１１０】
スリップトランジェント補償回路５２７は、スロープ算出回路５２８から入力される補償量差分に基づいて、遅延回路２２３から出力される複素デジタル信号に対する位相補償量を更新する。位相補償量は、例えば、初期値が０°であり、補償量差分に基づいて更新される。
【０１１１】
スロープ算出回路５２８には、ローパスフィルタ２２４から出力される推定誤差位相と、スリップ判定回路２２６から出力されるスリップ判定信号とが入力される。スロープ算出回路５２８は、位相サイクルスリップが発生したと判定されると、スリップ判定信号が示す回転方向の補償量差分を算出し、算出した補償量差分をスリップトランジェント補償回路５２７に出力する。スロープ算出回路５２８は、推定誤差位相に基づいて補償量差分を算出する。
【０１１２】
例えば、スロープ算出回路５２８は、推定誤差位相に所定の係数を乗じて得られた値を補償量差分とする。この所定の係数は１でもよい。また、補償量差分が取り得る範囲は、変調フォーマットに応じた範囲である。例えば、変調フォーマットがＱＰＳＫ方式やＱＡＭ方式である場合には、正回転方向の位相サイクルスリップに対しては０〜π／２の範囲であり、負回転方向の位相サイクルスリップに対しては−π／２〜０の範囲である。
【０１１３】
このように、位相サイクルスリップが発生した際の位相補償量の変化量を推定誤差位相に応じて決定することにより、位相補償を行った際に生じる複素デジタル信号における位相の変化量を小さくすることができる。これにより、位相補償回路２２の後段における信号処理に与える影響を抑えつつ、位相サイクルスリップの検出及び補償の精度を向上させることができる。
【０１１４】
なお、本実施形態においては、遅延回路２２３における遅延量を、ローパスフィルタ２２４からスロープ算出回路５２８までの処理に要する時間（シンボル数）より大きい値としてもよい。これにより、位相サイクルスリップが発生したと判定されたタイミング前後にわたって、推定誤差位相に応じた位相補償量による位相補償を、遅延回路２２３から出力される複素デジタル信号に対して行うことができる。例えば、図７において破線で囲まれた期間にわたって位相補償を行うことができる。
【０１１５】
なお、上記の各実施形態では、データシンボルのみを用いてブラインドでキャリア位相の推定及び補償を行う構成について説明したが、時間多重されたパイロットシンボルを併用するようにしてもよい。これにより、キャリア位相の推定精度を高めることができる。
また、上記の第４〜第８の各実施形態では、ローパスフィルタ２２４が遅延差分値ｄを平滑化する構成について説明した。しかし、位相補償回路２２におけるローパスフィルタ２２４による平滑化に代えて、遅延差分回路２２５において複数の過去の推定位相誤差と現在の推定位相誤差との差分の平均値を遅延差分値ｄとしてもよい。例えば、Ｎシンボル前の推定位相誤差とその前後の推定位相誤差とを含む複数の過去の推定位相誤差から遅延差分値ｄを算出する。これにより、ローパスフィルタ２２４と同様の処理を行うことができる。
【０１１６】
また、上記の第４〜第８の各実施形態では、Ｘ偏波とＹ偏波とに対して同じ構成の位相補償ブロックを用いる構成について説明したが、Ｘ偏波とＹ偏波とに対して各実施形態における位相補償ブロックのうち異なる構成の位相補償ブロックを組み合わせて用いるようにしてもよい。
【０１１７】
また、上記の第４〜第８の各実施形態における構成を組み合わせて用いるようにしてもよい。例えば、第７の実施形態や第８の実施形態において、第６の実施形態で示した閾値算出回路３２８を有する構成としてもよい。第７の実施形態に閾値算出回路３２８を適用する場合には、複数の遅延差分回路２２５ごとに閾値算出回路３２８を設けるようにする。また、第８の実施形態において、複数の遅延差分回路２２５を有するようにしてもよい。
【０１１８】
なお、上記の第４〜第８の各実施形態におけるデジタル信号処理部１８の機能を実現するためのプログラムは、カスタムＬＳＩ（ＡＳＩＣ）あるいはＦＰＧＡ上に実装することで実現することができる。
【０１１９】
また、上記プログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより複素デジタル信号からデータを取得する処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。更に「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【０１２０】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。更に、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【０１２１】
（第９の実施形態）
図２３は、第９の実施形態における受信装置の構成例を示すブロック図である。同図に示す受信装置は、デジタルコヒーレント伝送システムにおいて本発明を適用したものである。受信装置には、光ファイバ伝送路で伝送された光信号が入力される。受信装置は、入力される光信号に含まれるデータを取得し、取得したデータを後段に接続された装置等に出力する。受信装置は、局発レーザ発生器４００１、光９０度ハイブリッド４００２、光電変換部４００３、ＡＤコンバータ４００４、波長分散補償部４００５、適応等化部４００６、周波数オフセット補償部４００７、位相補償部４００８、誤り訂正・判定部４００９、及び、クライアントインタフェース４０１０を具備している。
【０１２２】
受信装置に入力される光信号は光９０度ハイブリッド４００２に入力され、局発レーザ発生器４００１が出力する局部発振レーザと光９０度ハイブリッド４００２においてミキシングされてホモダイン検波又はヘテロダイン検波される。検波により得られた光信号は、光電変換部４００３においてベースバンドのアナログ電気信号に変換される。このアナログ電気信号は、ＡＤコンバータ４００４においてデジタル化され、波長分散補償部４００５に出力される。ＡＤコンバータ４００４から出力されるデジタル信号は、同相成分Ｉと直交成分Ｑとを有する複素数で表されるシンボルを示す信号である。
【０１２３】
波長分散補償部４００５は、ＡＤコンバータ４００４から入力されるシンボルに対して、波長分散による波形歪みを補償する。適応等化部４００６は、波長分散補償部４００５において波形歪みが補償されたシンボルに対して、線形偏波クロストークや偏波モード分散などにより生じた歪みを補償する。周波数オフセット補償部４００７は、適応等化部４００６において歪みが補償されたシンボルに対して、光信号を送信する送信装置と受信装置との間で発生しうる周波数オフセットによる影響を補償する。周波数オフセットは、例えば、送信装置と受信装置とで用いる局部発振レーザの周波数ずれにより生じる。
【０１２４】
位相補償部４００８は、周波数オフセット補償部４００７において周波数オフセットが補償されたシンボルに対して、位相の補償を行い位相サイクルスリップの発生を低減させる。誤り訂正・判定部４００９は、位相補償部４００８において位相が補償されたシンボルを復調し、復調により得られたデータに対する誤り検出及び誤り訂正を行った後に、データをクライアントインタフェース４０１０に入力する。クライアントインタフェース４０１０は、受信装置の後段に接続された装置において用いられる信号フォーマットやフレーム構成に応じて、誤り訂正・判定部９から入力されたデータを変換して出力する。
【０１２５】
受信装置において、波長分散補償部４００５からクライアントインタフェース４００９までを含むデジタル信号処理部には、受信した光信号をコヒーレント検波を用いて電気信号に変換し、電気信号をデジタル信号に変換した受信信号が入力される。デジタル信号処理部に入力される受信信号は、送信装置において用いられる変調方式に基づいてデータがマッピングされたシンボル列を示す信号である。受信装置において、光ファイバ伝送路や送信装置及び受信装置で付加された波形の歪みと雑音とは、波長分散補償部４００５や適応等化部４００６において低減又は補償される。本発明が適用される位相補償部４００８は、搬送波に重畳された位相雑音を推定して取り除く又は低減させることを目的としている。
【０１２６】
図２４は、本実施形態における位相補償部４００８の構成例を示すブロック図である。位相補償部４００８は、Ｎ乗回路４０１１、平均化回路４０１２、角度算出回路４０１３、アンラップ回路４０１４、除算回路４０１５、複素数算出回路４０１６、遅延回路４０１７、乗算回路４０１８、タップ係数算出回路４０２０、遅延回路４０２１、及び、乗算回路４０２２を備えている。位相補償部４００８は、従来の位相補償部と比較して、タップ係数算出回路４０２０、遅延回路４０２１、及び、乗算回路４０２２を更に備えた構成となっている。
【０１２７】
タップ係数算出回路４０２０には、Ｎ乗回路４０１１における演算結果が入力される。タップ係数算出回路４０２０は、入力される演算結果（Ｎ乗されたシンボル）に基づいて、タップ係数を算出する。遅延回路４０２１にはＮ乗回路４０１１における演算結果が入力される。遅延回路４０２１は、入力される演算結果に対して遅延を与えて、演算結果を対応するタップ係数と同じタイミングで乗算回路４０２２に入力する。乗算回路４０２２には、遅延回路４０２１において遅延が与えられたシンボルと、タップ係数算出回路４０２０が算出するタップ係数とが入力される。
乗算回路４０２２は、入力されるシンボルとタップ係数とを乗算し、乗算結果を平均化回路４０１２に出力する。
【０１２８】
フィードフォワード型のタップ係数算出回路４０２０では、Ｘシンボル前のキャリア位相推定に用いたタップ係数の一部を現在のキャリア位相推定に用いることで、フィードフォワード構成を実現する。例えば、Ｘシンボル前のキャリア位相推定に用いたタップ係数をＸタップだけシフトし、抜け落ちたＸタップには「１」を初期値として設定して現在の位相キャリア推定に用いる。Ｘは１以上の整数であり、上限は概ね位相雑音の記憶長程度である。また、タップ係数は０以上１以下の実数とする。位相雑音の記憶長は、コヒーレント性の保たれる時間に対応する。コヒーレント性の保たれる時間を示す指標としては、例えば、コヒーレント時間を用い、コヒーレント時間は光源の位相雑音の幅の逆数の関数である。
【０１２９】
位相補償部４００８ではＸシンボル前のキャリア位相推定そのものを用いることなく、タップのシフト処理のみで対応できるという意味で本明細書において、これをフィードフォワード構成という。
【０１３０】
図２５は、本実施形態におけるＮ乗回路４０１１においてシンボルをＮ乗した後のコンスタレーションマップの一例を示す図である。単一シンボルのキャリア位相を推定するために、その前後Ｍ個のシンボルが使用され、それらが図中にプロットされている。これらＭ個のシンボルはこの後複素平面上で算術的に足し合わされるが、それぞれのシンボルが示す振幅には雑音や干渉などの伝送中に受ける影響でばらつきが見られる。特に、雑音や干渉などの影響を大きく受けたシンボルの振幅が、他のシンボルの振幅より極端に大きい場合、これらＭ個のシンボル平均に与える影響が大きい。そのため、キャリア推定位相値が真値より大きく外れてしまうことがあり、位相サイクルスリップを発生させる原因の一つとなっている。
【０１３１】
図２６は、本実施形態におけるタップ係数算出回路４０２０の構成例を示すブロック図である。タップ係数算出回路４０２０は、バッファ４２０１及び４２０２、（Ｘ−１）個の減算器４２０３−２〜４２０３−Ｘ、（Ｘ−１）個の絶対値算出器４２０４−２〜４２０４−Ｘ、加算器４２０５、並びに、累乗器４２０６を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０に入力されるシンボルは、バッファ４２０１とバッファ４２０２とに入力される。バッファ４２０１は、入力されるシンボルを記憶し、新たなシンボルが入力されると当該シンボルで記憶しているシンボルを更新する。バッファ４２０２は、入力されるシンボルをＸ個記憶することができ、新たなシンボルが入力されると記憶しているシンボルのうち最も古いシンボルを削除し、新たなシンボルを記憶する。バッファ４２０２は、例えばシフトレジスタで構成される。
【０１３２】
減算器４２０３−２〜減算器４２０３−Ｘと、絶対値算出器４２０４−２〜４２０４−Ｘとはそれぞれは、バッファ４２０２に記憶される２番目に新しいシンボルから最も古いシンボル（Ｘ番目に新しいシンボル）に対応して設けられている。減算器４２０３−２は、バッファ４２０２に記憶されている２番目に新しいシンボルと、バッファ４２０１に記憶されているシンボルとの差分を算出し、算出した差分値を絶対値算出器４２０４−２に入力する。２つのシンボルにおける差分の算出とは、例えば、２つの被演算シンボルをそれぞれ（１＋２ｉ）、（３＋４ｉ）としたとき、これらの差分値は（−２−２ｉ）又は（２＋２ｉ）となる。
ただしｉは虚数単位である。すなわち、複素数で表される２つのシンボルの差分の算出とは、実部と虚部とをそれぞれ引き算することを意味する。
【０１３３】
絶対値算出器４２０４−２は、入力される差分値の絶対値を算出して加算器４２０５に出力する。同様に、減算器４２０３−ｉ（ｉ＝３，…，Ｘ）は、バッファ４２０２に記憶されているｉ番目に新しいシンボルと、バッファ４２０１に記憶されているシンボルとの差分を算出し、算出した差分値を絶対値算出器４２０４−ｉに出力する。絶対値算出器４２０４−ｉ（ｉ＝３，…，Ｘ）は、入力される差分値の絶対値を算出して加算器４２０５に出力する。
【０１３４】
加算器４２０５は、絶対値算出器４２０４−２〜４２０４−Ｘそれぞれから算出される絶対値の総和を算出し、算出した総和を累乗器４２０６に入力する。累乗器４２０６は、入力される総和をｐ乗して得られた値を、バッファ４２０１に記憶されているシンボルに対応するタップ係数として乗算回路４０２２（図２４）に出力する。
上記の構成を有することにより、タップ係数算出回路４０２０は、入力されたシンボルを、その（Ｘ−１）個前のシンボルとそれぞれ差分演算をした後に、複素平面上でのユークリッド距離に対応する絶対値を算出し、それらの総和をｐ乗して得られた値を、入力されたシンボルに対するタップ係数として出力する。
なお、本実施形態において、最も新しいシンボルを基準としてユークリッド距離を算出したが、Ｘ個のシンボルのいずれを用いてもよい。なお、累乗器４２０６における冪数ｐは予め定められた値が用いられる。
【０１３５】
（第１０の実施形態）
図２７は、第１０の実施形態におけるタップ係数算出回路４０２０Ａの構成例を示すブロック図である。タップ係数算出回路４０２０Ａは、位相補償部４００８（図２４）において、タップ係数算出回路４０２０に代えて用いられる。タップ係数算出回路４０２０Ａは、遅延器４２１１、減算器４２１２、絶対値算出器４２１３、バッファ４２１４、加算器４２１５、及び、累乗器４２１６を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０Ａに入力されるシンボルは、遅延器４２１１と減算器４２１２とに入力される。遅延器４２１１は、入力されるシンボルを記憶し、入力されたシンボルの１つ前のシンボルを減算器４２１２に入力する。減算器４２１２は、Ｎ乗回路４０１１から入力されるシンボルと、遅延器４２１１から入力されるシンボルとの差分値を算出し、算出した差分値を絶対値算出器４２１３に入力する。
【０１３６】
絶対値算出器４２１３は、減算器４２１２から入力される差分値の絶対値を算出してバッファ４２１４に出力する。バッファ４２１４は、絶対値算出器４２１３が算出する絶対値をＸ個記憶することができ、新たな絶対値が算出されると記憶している絶対値のうち最も古い絶対値を削除し、新たな絶対値を記憶する。バッファ４２１４は、例えばシフトレジスタで構成される。なお、図２７にはＸ＝２の場合の構成が示されている。
加算器４２１５は、バッファ４２１４に記憶されている絶対値の総和を算出して累乗器４２１６に入力する。累乗器４２１６は、入力される総和をｐ乗して得られた値を、入力されたシンボルに対応するタップ係数として乗算回路４０２２（図２４）に出力する。
【０１３７】
上記の構成を有することにより、タップ係数算出回路４０２０Ａでは、前後Ｌ＝１個のシンボル同士のユークリッド距離を算出し、それらの総和をｐ乗して得られた値を、入力されたシンボルに対するタップ係数として出力する。
【０１３８】
（第１１の実施形態）
図２８は、第１１の実施形態におけるタップ係数算出回路４０２０Ｂの構成例を示すブロック図である。タップ係数算出回路４０２０Ｂは、位相補償部４００８(図２４)において、タップ係数算出回路４０２０に代えて用いられる。タップ係数算出回路４０２０Ｂは、バッファ４２２１及び４２２２、加算器４２２３、除算器４２２４、減算器４２２５、絶対値算出器４２２６、並びに、累乗器４２２７を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０Ｂに入力されるシンボルは、バッファ４２２１及び４２２２に入力される。バッファ４２２１及び４２２２は、第９の実施形態におけるバッファ４２０２と同じ構成を有しているので、その説明を省略する。
【０１３９】
加算器４２２３は、バッファ４２２１に記憶されているＸ個のシンボルの総和を算出する。
除算器４２２４は、加算器４２２３が算出したＸ個のシンボルの総和をＸで除算する。この除算結果は、Ｘ個のシンボルの複素平面上における重心に対応する。
減算器４２２５は、バッファ４２２２に記憶されているＸ個のシンボルと、算出された重心との差分を算出する。減算器４２２５は、算出した差分値を絶対値算出器４２２６に入力する。絶対値算出器４２２６は、入力された差分値の絶対値を算出し、算出した絶対値を累乗器４２２７に入力する。累乗器４２２７は、入力される絶対値をｐ乗して得られた値を、バッファ４２２１に記憶されているＸ個のシンボルのうち（Ｘ／２）番目の中心のシンボルに対するタップ係数として乗算回路４０２２（図２４）に出力する。
【０１４０】
上記の構成を有することにより、タップ係数算出回路４０２０Ｂでは、入力されるＸ個のシンボルの複製が生成され、２つのブランチへ入力される。一方のブランチに入力されたＸ個のシンボルの総和をＸで除算して複素平面上での重心が算出される。他方のブランチに入力されたＸ個のシンボルはそれぞれ、重心との差の絶対値が算出され、重心とのユークリッド距離が算出される。算出されたユークリッド距離をｐ乗して得られる値を、Ｘ個のシンボルのうち中心のシンボルへのタップ係数とする。
【０１４１】
なお、本実施形態では、Ｘ個のシンボルに対する重心として質量重心を算出する構成について説明したが、加重重心を算出するようにしてもよい。また、Ｘ個のシンボルにおける最頻値、中央値、平均値などの統計量を、重心に代えて算出するようにしてもよい。また、減算器４２２５がバッファ４２２２に記憶されているＸ個のシンボルそれぞれと重心との差分を算出し、算出されたＸ個の差分値の絶対値の総和に対するｐ乗を累乗器４２２７が算出するようにしてもよい。また、バッファ４２２２に記憶されているＸ個のシンボルのうち中心のシンボルに対するタップ係数を算出することに代えて、Ｘ個のシンボルのうち任意のシンボルに対してタップ係数を算出するようにしてもよい。すなわち、算出するタップ係数の対象とするシンボルを含み連続するＸ個のシンボルに基づいてタップ係数を算出するようにしてもよい。
【０１４２】
（第１２の実施形態）
図２９は、第１２の実施形態におけるタップ係数算出回路４０２０Ｃの構成を示すブロック図である。タップ係数算出回路４０２０Ｃは、位相補償部８(図２４)において、タップ係数算出回路４０２０に代えて用いられる。タップ係数算出回路４０２０Ｃは、バッファ４２３１及び４２３２、Ｘ個の係数乗算器４２３３−１〜４２３３−Ｘ、加算器４２３４、角度算出器４２３５、並びに、閾値判定器４２３６を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０Ｃに入力されるシンボルは、バッファ４２３１及び４２３２に入力される。バッファ４２３１及び４２３２は、第９の実施形態におけるバッファ４２０２と同じ構成を有しているので、その説明を省略する。
【０１４３】
係数乗算器４２３３−１〜４２３３−Ｘは、バッファ４２３１に記憶されているＸ個のシンボルに対応して設けられている。ここでは、係数乗算器４２３３−１がＸ個のシンボルのうち最も新しいシンボルに対応し、係数乗算器４２３３−２〜４２３３−Ｘが２番目に新しいシンボルからＸ番目のシンボルまでに対応している。係数乗算器４２３３−１は、予め定められたタップ係数、例えば１を最も新しいシンボルに乗算して加算器４２３４に出力する。係数乗算器４２３３−２は、１つ前のシンボルに対して閾値判定器４２３６が定めたタップ係数を、２番目に新しいシンボルに乗算して加算器４２３４に出力する。
【０１４４】
係数乗算器４２３３−ｉ（ｉ＝３，…，Ｘ）は、１つ前のシンボルに対するタップ係数を算出する処理において係数乗算器４２３３−（ｉ−１）がシンボルに対して乗算したタップ係数を用いる。係数乗算器４２３３−ｉは、バッファ４２３１の対応するシンボルに対してタップ係数を乗算して加算器４２３４に出力する。加算器４２３４は、係数乗算器４２３３−１〜４２３３−Ｘそれぞれから出力される乗算結果の総和を算出し、算出した総和を角度算出器４２３５に入力する。加算器４２３４が算出する総和は、Ｘ個のシンボルに対してタップ係数で重み付けした加重重心を示すシンボルである。
【０１４５】
角度算出器４２３５は、加算器４２３４から入力されるシンボルの偏角を算出し、算出した偏角を閾値判定器４２３６に入力する。閾値判定器４２３６は、角度算出器４２３５から入力される偏角を基準角度として、バッファ４２３２に記憶されているシンボルに対する判定を行う。閾値判定器４２３６による判定は、バッファ４２３２に記憶されているシンボルの偏角を算出し、算出した偏角が基準角度から閾値角度以上離れているか否かにより行う。閾値判定器４２３６は、算出した偏角が基準角度から閾値角度以上離れている場合にはタップ係数を０に定め、算出した偏角が基準角度から閾値角度以上離れていない場合にはタップ係数を１に定める。閾値判定器４２３６が定めたタップ係数は、乗算回路４０２２（図２４）に出力されるとともに、係数乗算器４２３３−２にも出力される。
【０１４６】
上記の構成を有することにより、タップ係数算出回路４０２０Ｃでは、入力されたＸ個のシンボルの複製を取り、２本のブランチに入力される。一方のブランチでは１シンボル前のキャリア位相推定に用いられたタップ係数をそれぞれＸ個のシンボルへ乗算する。その後、各乗算結果の総和を取り偏角が算出される。算出された偏角は、他方のブランチに入力されたシンボルに対する基準角度として使用される。閾値判定器４２３６では、それぞれの入力シンボルに対し、偏角が基準角度から閾値角度以上離れているか否かを判定し、離れている場合には０を、離れていない場合には１をタップ係数として出力する。出力されたタップ係数は、現在のシンボルのキャリア位相推定に使用される。また、タップ係数は次のシンボルの基準角度を算出するためにタップ係数として引き継がれる。
【０１４７】
なお、閾値角度は、例えば送信レーザ光あるいは受信局発光の線幅（周波数領域におけるスペクトラムの広がり）に応じて定められ、可変値としてもよい。
【０１４８】
（第１３の実施形態）
図３０は、第１３の実施形態におけるタップ係数算出回路４０２０Ｄの構成を示すブロック図である。タップ係数算出回路４０２０Ｄは、位相補償部４００８（図２４）において、タップ係数算出回路４０２０に代えて用いられる。タップ係数算出回路４０２０Ｄは、バッファ４２４１、距離算出器４２４２、ソート回路４２４３、及び、タップ係数判定器４２４４を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０Ｄに入力されるシンボルは、バッファ４２４１に入力される。バッファ４２４１は、第９の実施形態におけるバッファ４２０２と同じ構成を有しているので、その説明を省略する。
【０１４９】
距離算出器４２４２は、バッファ４２４１に記憶されているＸ個のシンボルから（Ｘ−１）個の差分値（ユークリッド距離）を算出し、算出した（Ｘ−１）個の差分値をソート回路４２４３に入力する。距離算出器４２４２における（Ｘ−１）個の差分値の算出は、例えば、第９の実施形態のタップ係数算出回路４０２０における差分値の算出と同様に行うようにする。すなわち、最も新しいシンボルを基準として他の（Ｘ−１）個のシンボルとの差分を算出する。あるいは、第１０の実施形態のタップ係数算出回路４０２０Ａにおける差分値の算出と同様に、隣接するシンボル間で差分値を算出するようにしてもよい。また、第１１の実施形態のタップ係数算出回路４０２０Ｂにおける差分値の算出と同様に、Ｘ個のシンボルの重心を算出し、算出した重心とＸ個のシンボルとからＸ個の差分値を算出するようにしてもよい。
【０１５０】
ソート回路４２４３は、距離算出器４２４２から入力される（Ｘ−１）個の差分値を昇順に並び替える。ソート回路４２４３は、各差分値が何番目に入力されたシンボルに対応する差分値であるかを示す識別番号を差分値に付加してタップ係数判定器４２４４に出力する。
タップ係数判定器４２４４は、差分値が大きい上位Ｋ個のシンボルに対するタップ係数を０に定め、他のシンボル（下位（Ｘ−１−Ｋ）個のシンボル）に対するタップ係数を１に定める。タップ係数判定器４２４４は、差分値に付加されている識別番号に基づいて、定めたタップ係数をシンボルの順序に合わせて並び替えた後に、乗算回路４０２２（図２４）に順に出力する。
【０１５１】
上記の構成を有することにより、タップ係数算出回路４０２０Ｄでは、Ｍ個の入力されたシンボルに対して距離算出器４２４２によりユークリッド距離が算出され、当該ユークリッド距離を昇順に並び替えた際の上位Ｋ個のユークリッド距離に対するタップ係数が０に、下位（Ｘ−１−Ｋ）個のユークリッド距離に対するタップ係数が１として出力される。
【０１５２】
なお、距離算出器４２４２がＸこの差分値を算出する場合、タップ係数判定器４２４４は、上位Ｋ個の差分値に対応するシンボルに対するタップ係数を０に定め、下位（Ｘ−Ｋ）個の差分値に対応するシンボルに対するタップ係数を１に定める。また、タップ係数判定器４２４４は、複数のタップ係数を出力せずに、最も新しいシンボルに対するタップ係数を乗算回路４０２２（図２４）に出力するようにしてもよい。あるいは、タップ係数判定器４２４４は、バッファ４２４１において所定の位置に記憶されるシンボルに対するタップ係数を乗算回路４０２２（図２４）に出力するようにしてもよい。
【０１５３】
（第１４の実施形態）
図３１は、第１４の実施形態におけるタップ係数算出回路４０２０Ｅの構成を示すブロック図である。タップ係数算出回路４０２０Ｅは、位相補償部４００８(図２４)において、タップ係数算出回路４０２０に代えて用いられる。タップ係数算出回路４０２０Ｅは、バッファ４２５１、距離算出器４２５２、ソート回路４２５３、配列バッファ４２５４、位相推定器４２５５及び４２５６、減算器４２５７、絶対値算出器４２５８、並びに、タップ係数判定器４２５９を有している。Ｎ乗回路４０１１（図２４）からタップ係数算出回路４０２０Ｅに入力されるシンボルは、バッファ４２５１及び配列バッファ４２５４に入力される。バッファ４２５１は、第９の実施形態におけるバッファ４２０２と同じ構成を有しているので、その説明を省略する。
【０１５４】
距離算出器４２５２は、第１３の実施形態における距離算出器４２４２と同様に、バッファ４２５１に記憶されているＸ個のシンボルから（Ｘ−１）個の差分値（ユークリッド距離）を算出する。距離算出器４２５２は、算出した（Ｘ−１）個のユークリッド距離をソート回路４２５３に入力する。ソート回路４２５３は、距離算出器４２５２から入力されるユークリッド距離を昇順に並び替える。ソート回路４２５３は、各ユークリッド距離が何番目に入力されたシンボルに対応するユークリッド距離であるかを示す識別番号をユークリッド距離に付加して配列バッファ４２５４に入力する。
【０１５５】
配列バッファ４２５４は、入力されるシンボルをＸ個記憶することができ、新たなシンボルが入力されると記憶しているシンボルのうち最も古いシンボルを削除し、新たなシンボルを記憶する。また、配列バッファ４２５４は、ソート回路４２５３が並べ替えたユークリッド距離を記憶する。配列バッファ４２５４は、記憶しているユークリッド距離の並びに合わせて、記憶しているＸ個のシンボルのうち（Ｘ−１）個のシンボルを並び替える。並び替えられる（Ｘ−１）個のシンボルは、Ｘ個のシンボルのうち最も新しいシンボル又は最も古いシンボルのいずれかを除いた（Ｘ−１）個のシンボルである。なお、距離算出器４２５２がＸ個の差分値（ユークリッド距離）を算出する場合、配列バッファ４２５４は入力されるＸ個のシンボルを並べ替えることになる。
【０１５６】
位相推定器４２５５は、配列バッファ４２５４に記憶されているシンボルであって並び替えられたシンボルのうち、差分値の大きい上位Ｋ個のシンボルを用いて位相推定を行う。具体的には、Ｋこのシンボルの平均を算出し、平均値の偏角を算出する。偏角は、平均値の同相成分をＩとし、直交成分をＱとしたときにａｒｃｔａｎ（Ｑ／Ｉ）で算出される。位相推定器４２５６は、配列バッファ４２５４に記憶されているシンボルであって並び替えられたシンボルのうち、差分値の大きい上位（Ｋ＋１）このシンボルを用いて位相推定を行う。減算器４２５７は、位相推定器４２５５が算出する位相推定角と、位相推定器４２５６が算出する位相推定角との角度差を算出する。減算器４２５７は、算出した角度差を絶対値算出器４２５８に入力する。
【０１５７】
絶対値算出器４２５８は、減算器４２５７から入力される角度差の絶対値を算出し、算出した絶対値をタップ係数判定器４２５９に入力する。タップ係数判定器４２５９は、絶対値算出器４２５８から入力される絶対値と、予め定められた角度閾値αと比較する。タップ係数判定器４２５９は、絶対値が角度閾値α以上であれば０をタップ係数に定め、絶対値が角度閾値α未満であれば１をタップ係数に定める。タップ係数判定器４２５９は、定めたタップ係数を乗算回路４０２２（図２４）に出力する。タップ係数判定器４２５９が出力するタップ係数は、例えば、タップ係数算出回路４０２０Ｅに入力されるシンボルのうち、最も新しいシンボルに対応するシンボルとする。
【０１５８】
タップ係数判定器４２５９において用いる角度閾値αはであり、伝送システムにおいて用いられる変調方式がｍ−ＰＳＫである場合には（３６０°／ｍ）となる。また、変調方式がｍ−ＱＡＭである場合には、コンスタレーション平面上で同一円周上にいくつシンボル点が存在するかに応じて、角度閾値αは定められる。例えば、変調方式が１６ＱＡＭである場合、コンスタレーション平面上において最も内側と、最も外側との円周上に存在するシンボルに対しては角度閾値αを９０°にし、中側の円周上シンボルに対しては角度閾値αを４５°にする。
【０１５９】
上記の構成を有することにより、タップ係数算出回路４０２０Ｅでは、入力されたＸ個のシンボルが複製され、２本のブランチに入力される。一方のブランチでは、第１３の実施形態における距離算出器４２４２と同様に、Ｘ個の入力されたシンボルに対して複素平面上のでのユークリッド距離が算出される。続いて、算出されたユークリッド距離はソート回路４２５３において昇順に並び替えられ、配列バッファ４２５４に記憶される。他方のブランチに入力されたＸ個のシンボルは、配列バッファ４２５４に記憶されているユークリッド距離と対応して並び替えられる。上位Ｋ個のシンボルを用いて位相推定器４２５５が算出する位相推定角と、上位（Ｋ＋１）個のシンボルを用いて位相推定器４２５６が算出する位相推定角との２通りの位相推定角は減算された後、減算結果である角度差の絶対値がタップ係数判定器４２５９に入力される。タップ係数判定器４２５９では、角度差が角度閾値α以上離れていれば０を、それ以外の場合には１をタップ係数として出力する。
【０１６０】
（第１５の実施形態）
図３２は、第１５の実施形態における位相補償部４００８Ａの構成例を示すブロック図である。
位相補償部４００８Ａは、デジタル信号処理部（図２３）における位相補償部４００８に代えて用いられる。位相補償部４００８Ａは、Ｎ乗回路４０１１、平均化回路４０１２、角度算出回路４０１３、アンラップ回路４０１４、除算回路４０１５、複素数算出回路４０１６、遅延回路４０１７、乗算回路４０１８、タップ係数算出回路４０３０、遅延回路４０３１、及び、乗算回路４０３２を備えている。位相補償部４００８Ａは、従来の位相補償部と比較して、タップ係数算出回路４０３０、遅延回路４０３１、及び、乗算回路４０３２を更に備えた構成となっている。
【０１６１】
タップ係数算出回路４０３０には、除算回路４０１５において算出されたキャリア位相推定値が遅延回路４０３１で所定の遅延を与えられた後に入力される。タップ係数算出回路４０３０は、入力されるキャリア位相推定値に基づいて、タップ係数を算出する。乗算回路４０３２には、Ｎ乗回路４０１１における演算結果（Ｎ乗されたシンボル）と、タップ係数算出回路４０３０が算出するタップ係数とが入力される。乗算回路４０３２は、Ｎ乗されたシンボルとタップ係数とを乗算し、乗算結果を平均化回路４０１２に出力する。
【０１６２】
例えば、乗算回路４０３２に入力されるＮ乗されたシンボルに対しては、当該シンボルに対して先行するＸ個のシンボルに基づいて算出されたキャリア位相推定値を用いて得られるタップ係数が乗算されるように、遅延回路４０３１における遅延量を設定する。また、必要に応じて、Ｎ乗回路４０１１と乗算回路４０３２との間に他の遅延回路を設けて、Ｎ乗されたシンボルが乗算回路４０３２に入力されるタイミングと、タップ係数が乗算回路４０３２に入力されるタイミングとを揃えるようにしてもよい。
【０１６３】
本実施形態における位相補償部４００８Ａはフィードバック型であり、タップ係数算出回路４０３０及びそれを各シンボルへ掛け合わせる乗算回路４０３２と、遅延回路４０３１とを備えている。フィードバック型のタップ係数算出回路４０３０では、Ｘシンボル前のキャリア位相推定値の情報を基にタップ係数を算出する。Ｘシンボル前のキャリア位相推定値そのものを用いるという意味で本明細書ではこれをフィードバック構成という。
【０１６４】
図３３は、本実施形態におけるタップ係数算出回路４０３０の構成例を示すブロック図である。タップ係数算出回路４０３０は、遅延器４３０１、及び、タップ係数判定器４３０２を有している。除算回路４０１５（図３２）からタップ係数算出回路４０３０に入力されるキャリア位相推定値は、遅延器４３０１に入力される。遅延器４３０１は、入力されるキャリア位相推定値に１シンボル分の遅延を与えた後に、タップ係数判定器４３０２にキャリア位相推定値を出力する。
【０１６５】
Ｎ乗回路１１（図３２）からタップ係数算出回路４０３０に入力されるＮ乗されたシンボルは、タップ係数判定器４３０２に入力される。タップ係数判定器４３０２は、入力されるＮ乗されたシンボルの偏角を算出し、算出した偏角とキャリア位相推定値とを比較する。タップ係数判定器４３０２は、算出した偏角とキャリア位相推定値とが角度閾値α以上の差を有しているか否かを判定し、角度閾値α以上の差を有している場合にタップ係数を０に定める。タップ係数判定器４３０２は、角度閾値α未満の差である場合にはタップ係数を１に定める。タップ係数判定器４３０２は、定めたタップ係数を乗算回路４０３２（図３２）に出力する。
【０１６６】
上述の構成を有することにより、タップ係数算出回路４０３０では、入力されたシンボルは、１シンボル前のキャリア位相推定値を基準としてタップ係数判定器４３０２において判定される。タップ係数判定器４３０２では、入力されたシンボルの偏角がキャリア位相推定値から角度閾値α以上離れているか否かが判定され、離れている場合には０を、離れていない場合には１をタップ係数として定める。なお、角度閾値αは０度以上３６０度未満とする。なお、本実施形態では、１シンボル前のキャリア位相推定値を基準としてタップ係数を定めたが、位相関係がある期間内のシンボルに対応するキャリア位相推定値であれば、いずれのキャリア位相推定値を基準として用いてもよい。
【０１６７】
（各実施形態の変形例）
第９の実施形態から第１５の実施形態までにおいて説明した位相補償部において、シンボルをタップ係数算出回路に入力する前に、以下に説明する前処理を行った後にタップ係数算出回路に入力するようにしてもよい。図３４は、変形例における前処理回路４０４０の構成例を示すブロック図である。前処理回路４０４０は、累乗器４４０１、遅延器４４０２、及び、乗算器４４０３を有している。Ｎ乗回路４０１１から入力されるシンボル（Ｎ乗されたシンボル）は、累乗器４４０１と遅延器４４０２とに入力される。累乗器４４０１は、入力されるシンボルの絶対値のｐ乗を算出し、算出結果をタップ係数として乗算器４４０３に入力する。遅延器４４０２は、入力されるシンボルに対して、累乗器４４０１における演算に要する時間分の遅延を与えた後に乗算器４４０３に当該シンボルを入力する。乗算器４４０３は、入力されるシンボルとタップ係数とを乗算し、乗算結果をタップ係数算出回路４０２０（又はタップ係数算出回路４０３０）に出力する。この場合、タップ係数算出回路４０２０（又はタップ係数算出回路４０３０）においては、前処理回路４０から出力されるシンボルに対して、第９から第１５の実施形態において説明した処理によりタップ係数を算出することになる。
【０１６８】
（第１６の実施形態）
図３５は、第１６の実施形態における位相補償部４００８Ｂの構成例を示すブロック図である。
位相補償部４００８Ｂは、デジタル信号処理部（図２３）における位相補償部８に代えて用いられる。位相補償部４００８Ｂは、複素数算出回路４０１６、遅延回路４０１７、乗算回路４０１８、及び、位相平均化回路４０５０を備えている。周波数オフセット補償部４００７から位相補償部４００８Ｂに順次入力されるシンボルは、遅延回路４０１７と位相平均化回路４０５０とに入力される。位相平均化回路４０５０は、入力されるシンボルに基づいて、位相相関がある期間に含まれるシンボルの位相の平均を算出する。位相平均化回路４０５０は、位相相関の減少する時間に応じた係数で平均を算出する指数平均を用いて、シンボルの位相の平均を算出する。
【０１６９】
具体的には、位相平均化回路４０５０は、ｉ番目のシンボルが入力されたときのシンボルの位相の平均θ（ｉ）を、ｉ番目のシンボルの位相Θ（ｉ）、係数β、及び、係数γを用いて算出する。係数βは、光源のコヒーレント性の減少に応じた係数であって過去のシンボルの位相の平均における寄与度を減衰させる指数平均である。係数γは、雑音や干渉などの伝送での影響を大きく受けたシンボルとそれ以外のシンボルとに対して乗じられる。影響を大きく受けたシンボルに対して０≦γ＜＜１とし、それ以外のシンボルに対してγ≒１とする。
【０１７０】
位相平均化回路４０５０は、次式（５）を用いてシンボルの位相の平均θ（ｉ）を算出する。
θ（ｉ）＝Θ（ｉ）×β×γ＋（１−β）×θ（ｉ−１）  …（５）
【０１７１】
あるいは、雑音や干渉など影響を大きく受けたシンボルを除く代わりに、その時点における位相の平均を加算する指数平均として、次式（６）と式（７）とを用いてもよい。
影響が大きいシンボルの場合：
θ（ｉ）＝Θ（ｉ）×β＋（１−β）×θ（ｉ−１）  …（６）
影響が小さいシンボルの場合：
θ（ｉ）＝θ（ｉ−１）×β＋（１−β）×θ（ｉ−１）  …（７）
【０１７２】
位相平均化回路４０５０において、指数平均を用いることにより、過去所定数（Ｘ）個のシンボル、又は対応する位相を保持しておく必要がないため、記憶領域を削減することができる。また、影響が大きいシンボルと影響が小さいシンボルとに対する重み（係数γ）を切り替えることにより、単純平均する場合に比べ、位相相関の大きいシンボルに大きい加重を、小さいシンボルに小さい加重を掛けることができ、推定精度が向上する効果がある。
【０１７３】
以上、各実施形態において説明した構成の位相補償部は、位相相関がある期間に含まれるシンボルのうち雑音や干渉の影響を大きく受けたシンボルの影響を抑えてシンボルの基準を定め、定めた基準を用いるなどすることによりガウス雑音などの影響を低減して位相を推定する。このように推定した位相を用いて 位相補償を行うことにより、位相サイクルスリップの発生を低減させることができる。例えば、位相相関がある期間に含まれるシンボル間の差分に基づいた位相の推定では、外れ値の検出が容易となるため、雑音や干渉の影響を大きく受けたシンボルに対する重み係数を大きくしたり、又は除外したりすることにより、位相を精度よく推定することができる。また、位相補償部では、雑音や干渉の影響を大きく受けたシンボル（外れ値）の影響を抑える処理において、位相相関がある期間におけるシンボルを対象としているため、現在のシンボルと位相関係がある基準を得ることができ、精度よく外れ値の影響を低減させることができる。
このように、差動コーディング方式や、パイロットシンボルによる補正方式を用いずに位相補償を行うことにより、ビット誤り率を増加させたり伝送効率を低下させたりすることなく、位相サイクルスリップの発生頻度を低減させることができる。
【０１７４】
なお、本実施形態では、指数平均を用いてシンボルの位相の平均θ（ｉ）を算出する構成について説明したがこれに限らずともよい。例えば、位相平均化回路４０５０は、位相関係がある時間、例えばコヒーレント時間に相当する期間における測定値の移動平均を、シンボルの位相の平均θ（ｉ）として算出するようにしてもよい。
【０１７５】
上記の実施形態における位相補償部の効果を検証するために、デジタル信号処理部の機能を実現させた計算機を用いて、光伝送実験データのオフライン復調を行い、位相サイクルスリップ率を評価した。図３６は、この光伝送実験データの取得に用いた実験装置の概略を示す図である。図３７は、第１５の実施形態における位相補償部４００８Ａに対応する位相サイクルスリップ率の評価結果を示すグラフである。
図３７において縦軸は位相サイクルスリップ率を示し、横軸は平均化ウインドウ幅Ｍを示している。同図におけるＡ方式が示すグラフは、比較例として示している結果であり、従来の位相補償部を用いた計算機シミュレーション結果である。Ｂ方式が示すグラフは、第１５の実施形態における位相補償部４００８Ａを用いた計算機シミュレーション結果である。ここでは、角度閾値αを±４５°としている。図３７に示すように、本実施形態における位相補償部を適用することにより、位相サイクルスリップの発生頻度を１／３程度に減少させることができることが分かる。
【０１７６】
なお、第９から第１６の実施形態では、パイロットシンボル等の既知信号を用いずにタップ係数を算出する構成について説明したが、パイロットシンボル等で推定される補償方式を併用するようにしてもよい。例えば、パイロットシンボルで推定した位相をタップ係数の算出に利用したりしてもよい。その際、パイロットシンボルによる推定結果は、シンボルをＮ乗して推定するビタビ・ビタビアルゴリズムよりも推定精度が高いため、尤度情報などを重みとして付加して平均化してもよい。また、上記の各実施形態では、変調方式の一例として４相位相（ＱＰＳＫ）変調を用いる構成について説明したが、ＱＰＳＫに限ることなく、ＢＰＳＫや８ＰＳＫなどの位相変調や、８ＱＡＭや１６ＱＡＭなどの振幅位相変調を用いてもよい。その際、Ｎ乗回路４０１１におけるＮ（冪数）や、角度閾値αは、用いる変調方式に応じて定める。
【０１７７】
また、各実施形態では、Ｎ乗回路４０１１を用いてデータの位相変調成分を除いた位相成分を抽出する構成を説明したが、これ以外の方法、例えば、最尤判定法等を用いて位相成分を抽出するようにしてもよい。
また、各実施形態において、角度差が角度閾値α以上離れているか否かの判定を、タップ係数を定める際の判定に用いているが、これに限らずともよい。例えば、データの位相変調成分を除いたシンボルの位相の基準角度からのずれが、送信装置における信号光、又は受信装置における局発光のいずれか一方の位相雑音又は両方の位相雑音の和以上であるか否かを判定に用いてもよい。
【０１７８】
また、各実施形態において、雑音や干渉の影響を大きく受けたシンボルの位相、すなわちユークリッド距離が大きいシンボルの位相に対して、０（零）又は１未満の係数を乗じて加算する構成を説明したが、これに限らずともよい。例えば、ユークリッド距離が大きいシンボルの位相に代えて、基準角度を加算するようにしてもよい。これにより、本来あるべき位相よりも小さい位相を加算して理想的な値よりも算出した基準位相が小さくなる問題を解決する効果が得られる。
また、各実施形態において、受信装置にデジタル信号処理部が備えられている構成について説明したが、受信装置に備えられている各機能部が複数の装置で構成され、各装置がネットワークを介して通信可能に接続されていてもよい。同様にデジタル信号処理部の各機能部が複数の装置で構成されてもよい。
また、各実施形態における位相相関がある期間（Ｘシンボル）と、平均化ウインドウ幅Ｍとの値を一致させてもよい。
【０１７９】
なお、図２３に示したデジタル信号処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、デジタル信号処理部が行う処理、例えば、位相補償部が位相補償して位相サイクルスリップを低減させる処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。更に「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【０１８０】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであってもよい。更に、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【産業上の利用可能性】
【０１８１】
本発明は、長距離かつ大容量の光通信において位相サイクルスリップの発生による影響を低減させることができる。【０１８２】
すなわち、本発明は、例えば、伝送距離が１００ｋｍから１００００ｋｍ程度であり、チャネルあたりの伝送容量が４０Ｇｂ／ｓから４００Ｇｂ／ｓ程度である大容量かつ長距離光伝送に適用できる。
【符号の説明】
【０１８３】
１…キャリア位相推定部、２…キャリア位相補償部、３…遅延差分部、４…スリップ判定部、５…スリップ補償部、１１…光信号送信装置、１２…伝送路、１３…光信号受信装置、１４…局発レーザ発生器、１５…９０°光ハイブリッド、１６…光電変換器、１７…アナログ−デジタル変換器、１８…デジタル信号処理部、１９…波長分散補償回路、２０…適応等化回路、２１…周波数オフセット補償回路、２２…位相補償回路、２３…復調復号回路、２４…クライアントインタフェース、２２０、３２０、４２０、５２０…位相補償ブロック、２２１…キャリア位相推定回路、２２２…キャリア位相補償回路、２２３…遅延回路、２２４…ローパスフィルタ、２２５、２２５−１、２２５−２、２２５−３…遅延差分回路、２２６、３２６、４２６…スリップ判定回路、２２７…スリップ補償回路、３２８…閾値算出回路、５２７…スリップトランジェント補償回路、５２８…スロープ算出回路、２２１１…位相ｍ逓倍回路、２２１２…Ｋシンボル平均化回路、２２１３…位相抽出回路、２２１４…位相連続化回路、２２５１…Ｎシンボル遅延器、２２５２、３２８１、３２８３…乗算器、２２５３、３２８２、３２８５…加算器、３２８４…遅延器、３２８６…減算器、２２１１１…振幅・位相分離回路、２２１１２…乗算器、２２１１３…振幅・位相再結合回路、
４００１…局発レーザ発生器、４００２…光９０度ハイブリッド、４００３…光電変換部、４００４…ＡＤコンバータ、４００５…波長分散補償部、４００６…適応等化部、４００７…周波数オフセット補償部、４００８、４００８Ａ、４００８Ｂ…位相補償部、４００９…誤り訂正・判定部、４０１０…クライアントインタフェース、４０１１…Ｎ乗回路、４０１２…平均化回路、４０１３…角度算出回路、４０１４…アンラップ回路、４０１５…除算回路、４０１６…複素数算出回路、４０１７、４０２１、４０３１…遅延回路、４０１８、４０２２、４０３２…乗算回路  ４０２０、４０２０Ａ、４０２０Ｂ、４０２０Ｃ、４０２０Ｄ、４０２０Ｅ、４０３０…タップ係数算出回路、４０４０…前処理回路、４０５０…位相平均化回路。  
【図１】
0005886984.tif 000004
【図２】
0005886984.tif 000005
【図３】
0005886984.tif 000006
【図４】
0005886984.tif 000007
【図５】
0005886984.tif 000008
【図６】
0005886984.tif 000009
【図７】
0005886984.tif 000010
【図８】
0005886984.tif 000011
【図９】
0005886984.tif 000012
【図１０】
0005886984.tif 000013
【図１１】
0005886984.tif 000014
【図１２】
0005886984.tif 000015
【図１３】
0005886984.tif 000016
【図１４】
0005886984.tif 000017
【図１５】
0005886984.tif 000018
【図１６】
0005886984.tif 000019
【図１７】
0005886984.tif 000020
【図１８】
0005886984.tif 000021
【図１９】
0005886984.tif 000022
【図２０Ａ】
0005886984.tif 000023
【図２０Ｂ】
0005886984.tif 000024
【図２１】
0005886984.tif 000025
【図２２】
0005886984.tif 000026
【図２３】
0005886984.tif 000027
【図２４】
0005886984.tif 000028
【図２５】
0005886984.tif 000029
【図２６】
0005886984.tif 000030
【図２７】
0005886984.tif 000031
【図２８】
0005886984.tif 000032
【図２９】
0005886984.tif 000033
【図３０】
0005886984.tif 000034
【図３１】
0005886984.tif 000035
【図３２】
0005886984.tif 000036
【図３３】
0005886984.tif 000037
【図３４】
0005886984.tif 000038
【図３５】
0005886984.tif 000039
【図３６】
0005886984.tif 000040
【図３７】
0005886984.tif 000041
【図３８】
0005886984.tif 000042