(57)【特許請求の範囲】
【請求項１】
主インダクタ（Ｌ１）の一端に共通接続点が接続される、２つの通電制御素子（Ｓ１，Ｓ２）からなる主直列回路と、
一端が前記主直列回路の共通接続点に接続される１つの蓄電部（Ｃａ１，Ｃａ２）と、
この蓄電部の他端と前記２つの通電制御素子それぞれとの間に、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止するために接続される１つの還流用素子（Ｄａ１，Ｄａ２）又は還流用回路と、
一端が前記蓄電部の他端側に接続される補助インダクタ（Ｌａ１）と、
導通した際に、前記還流用素子又は還流用回路及び前記補助インダクタを含むループ経路を形成するように、補助インダクタの他端と前記主直列回路の何れか一方との間に接続される第１補助スイッチング素子（Ｓａ１）と、
前記還流用素子又は還流用回路と直列に接続される第２補助スイッチング素子（Ｓａ２）と、
前記第１補助スイッチング素子と直列に接続され、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する通電経路形成素子（Ｄａ３，Ｄａ４）又は通電経路形成回路とを備え、
前記第１補助スイッチング素子と前記通電経路形成素子又は通電経路形成回路との直列接続は、前記主直列回路に並列に接続され、
前記還流用素子又は還流用回路と、第２補助スイッチング素子との直列接続は、前記主直列回路に並列に接続されることを特徴とする電力変換装置。
【請求項２】
主インダクタ（Ｌ１）の一端に共通接続点が接続される、１つの通電制御素子（Ｓ１，Ｓ２）及び１つの整流素子（Ｄ２，Ｄ１）からなる主直列回路と、
一端が前記主直列回路の共通接続点に接続される１つの蓄電部（Ｃａ１，Ｃａ２）と、
この蓄電部の他端と前記整流素子との間に、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止するために接続される１つの還流用素子（Ｄａ１，Ｄａ２）又は還流用回路と、
一端が前記蓄電部の他端側に接続される補助インダクタ（Ｌａ１）と、
導通した際に、前記還流用素子又は還流用回路及び前記補助インダクタを含むループ経路を形成するように、補助インダクタの他端と前記主直列回路の何れか一方との間に接続される１つの第１補助スイッチング素子（Ｓａ１，Ｓａ２）と、
前記還流用素子又は還流用回路と直列に接続される１つの第２補助スイッチング素子（Ｓａ２，Ｓａ１）と、
前記第１補助スイッチング素子と直列に接続され、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する通電経路形成素子（Ｄａ３，Ｄａ４）又は通電経路形成回路とを備え、
前記第１補助スイッチング素子と前記通電経路形成素子又は通電経路形成回路との直列接続は、前記主直列回路に並列に接続され、
前記還流用素子又は還流用回路と、第２補助スイッチング素子との直列接続は、前記主直列回路に並列に接続されることを特徴とする電力変換装置。
【請求項３】
前記蓄電部を第１蓄電部（Ｃａ１，Ｃａ２）とし、
前記還流用素子又は前記還流用回路を第１還流用素子（Ｄａ１，Ｄａ２）又は第１還流用回路とし、
前記通電経路形成素子又は通電経路形成回路を第１通電経路形成素子（Ｄａ３，Ｄａ４）又は第１通電経路形成回路とすると、
前記第１還流用素子又は第１還流用回路と前記第１蓄電部との接続点と、前記補助インダクタと前記第２補助スイッチング素子との接続点との間に設けられた、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第２通電経路形成素子（Ｄａ４，Ｄａ３）又は第２通電経路形成回路と、
前記第１通電経路形成素子又は第１通電経路形成回路と前記第１通電経路形成素子又は第１通電経路形成回路が接続される主直列回路の一端との間に設けられた、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第２還流用素子（Ｄａ２，Ｄａ１）又は第２還流用回路と、
前記主直列回路の共通接続点と、前記第１通電経路形成素子（Ｄａ３，Ｄａ４）又は第１通電経路形成回路及び前記第２還流用素子（Ｄａ２，Ｄａ１）又は第２還流用回路の共通接続点との間に接続される第２蓄電部（Ｃａ２，Ｃａ１）とを備えることを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記通電制御素子をターンオンさせる前に、前記第１及び第２補助スイッチング素子を同期間の間オンさせて、前記補助インダクタに通電を行い、
前記第１及び第２補助スイッチング素子を同時にオフさせて、前記補助インダクタに蓄積された磁気エネルギーにより前記蓄電部を充電させるように制御することを特徴とする請求項１から３の何れか一項に記載の電力変換装置。
【請求項５】
前記通電制御素子がオンしている期間内に、前記第１及び第２補助スイッチング素子を同時にターンオフさせることを特徴とする請求項４記載の電力変換装置。
【請求項６】
主インダクタ（Ｌ１）の一端に共通接続点が接続される、２つの通電制御素子（Ｓ１，Ｓ２）からなる主直列回路と、
一端が前記主直列回路の共通接続点に接続される蓄電部（Ｃａ）と、
この蓄電部の他端と前記２つの通電制御素子それぞれとの間に、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止するために接続される還流用素子（Ｄａ）又は還流用回路と、
一端が前記蓄電部の他端側に接続される補助インダクタ（Ｌａ１）と、
導通した際に、前記還流用素子又は還流用回路及び前記補助インダクタを含むループ経路を形成するように、補助インダクタの他端と前記主直列回路の何れか一方との間に接続される第１補助スイッチング素子（Ｓａ１）と、
前記第１補助スイッチング素子と直列に接続され、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する通電経路形成素子（Ｄａ３，Ｄａ４）又は通電経路形成回路とを備え、
前記蓄電部を第１蓄電部とし、前記還流用素子又は還流用回路を第１還流用素子又は第１還流用回路とし、前記通電経路形成素子又は通電経路形成回路を第１通電経路形成素子又は第１通電経路形成回路とし、
前記第１補助スイッチング素子をオン・オフ操作する動作に際して前記第１通電経路形成素子又は第１通電経路形成回路の機能を兼ねる第２補助スイッチング素子が備わり、前記第２補助スイッチング素子は第１補助スイッチング素子と直列に接続され、前記第１補助スイッチング素子と第２補助スイッチング素子の直列接続は前記主直列回路に並列に接続され、前記第１還流用素子又は第１還流用回路と前記第１蓄電部との接続点と、前記補助インダクタとの間に設けられた、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第１補助整流素子又は第１補助整流回路と、
前記第１補助整流素子又は第１補助整流回路と補助インダクタとの接続点と、前記主直列回路の一端との間を結ぶように設けられた、何れも低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第２補助整流素子又は第２補助整流回路と、第２還流用素子又は第２還流用回路との直列接続と、
前記第２補助整流素子又は第２補助整流回路と前記第２還流用素子又は第２還流用回路との接続点と、前記主直列回路の共通接続点との間を接続する第２蓄電部とを有することを特徴とする電力変換装置。
【請求項７】
主インダクタ（Ｌ１）の一端に共通接続点が接続される、１つの通電制御素子（Ｓ１，Ｓ２）及び１つの整流素子（Ｄ２，Ｄ１）からなる主直列回路と、
一端が前記主直列回路の共通接続点に接続される蓄電部（Ｃａ）と、
この蓄電部の他端と前記整流素子との間に、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止するために接続される還流用素子（Ｄａ）又は還流用回路と、
一端が前記蓄電部の他端側に接続される補助インダクタ（Ｌａ１）と、
導通した際に、前記還流用素子又は還流用回路及及び前記補助インダクタを含むループ経路を形成するように、補助インダクタの他端と前記主直列回路の何れか一方との間に接続される第１補助スイッチング素子（Ｓａ１）と、
前記第１補助スイッチング素子と直列に接続され、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する通電経路形成素子（Ｄａ３，Ｄａ４）又は通電経路形成回路とを備え、
前記蓄電部を第１蓄電部とし、前記還流用素子又は還流用回路を第１還流用素子又は第１還流用回路とし、前記通電経路形成素子又は通電経路形成回路を第１通電経路形成素子又は第１通電経路形成回路とし、
前記第１補助スイッチング素子をオン・オフ操作する動作に際して前記第１通電経路形成素子又は第１通電経路形成回路の機能を兼ねる第２補助スイッチング素子が備わり、前記第２補助スイッチング素子は第１補助スイッチング素子と直列に接続され、前記第１補助スイッチング素子と第２補助スイッチング素子の直列接続は前記主直列回路に並列に接続され、前記第１還流用素子又は第１還流用回路と前記第１蓄電部との接続点と、前記補助インダクタとの間に設けられた、低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第１補助整流素子又は第１補助整流回路と、
前記第１補助整流素子又は第１補助整流回路と補助インダクタとの接続点と、前記主直列回路の一端との間を結ぶように設けられた、何れも低電位側から高電位側への通電を許容し、且つ高電位側から低電位側への通電を阻止する機能を有する第２補助整流素子又は第２補助整流回路と、第２還流用素子又は第２還流用回路との直列接続と、
前記第２補助整流素子又は第２補助整流回路と前記第２還流用素子又は第２還流用回路との接続点と、前記主直列回路の共通接続点との間を接続する第２蓄電部とを有することを特徴とする電力変換装置。
【請求項８】
前記通電制御素子の何れかがオンしている期間中に、
前記第１補助スイッチング素子又は前記第２補助スイッチング素子の何れかのうち、オンしている通電制御素子と一端を共有しない側の補助スイッチング素子を、ターンオフすることを特徴とすると請求項３又は６記載の電力変換装置。
【請求項９】
前記蓄電部は、複数の蓄電素子（Ｃａ１〜Ｃａ４）と１つ以上のスイッチング素子（Ｓｃ１，Ｓｃ２）とで構成され、
前記スイッチング素子の導通状態を制御することで、前記蓄電部の静電容量が変更可能に構成されていることを特徴とする請求項１から８の何れか一項に記載の電力変換装置。
【請求項１０】
前記第１及び第２補助スイッチング素子をオンさせて、前記補助インダクタに通電される経路で前記蓄電部を充電させ、
前記オンさせた補助スイッチング素子をオフさせることで、前記補助インダクタに蓄積された磁気エネルギーにより前記蓄電部を継続して充電させるように制御することを特徴とする請求項１から９の何れか一項に記載の電力変換装置。
【請求項１１】
前記第１及び第２補助スイッチング素子のオン時間を、一定に制御することを特徴とする請求項１から１０の何れか一項に記載の電力変換装置。
【請求項１２】
前記主インダクタの電流を、直接検出する又は他の回路部品の通電電流から間接的に推定する電流検出手段（３１）を備え、
前記主インダクタの電流の大きさが所定の閾値未満であれば、前記第１及び第２補助スイッチング素子をオンしないように制御することを特徴とする請求項１から１１の何れか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも一つの通電制御素子を有する通電制御素子又は整流素子から成る主直列回路において、共通接続点に主インダクタが接続された構成を取り、通電制御素子をスイッチング動作させることで、入力される電力を変換して出力する電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置であるスイッチング電源装置については小型化が求められているが、小型化を実現するためには、例えば当該装置に使用されている受動素子の体格を小型化することが考えられる。受動素子の体格を小型化するには、スイッチング周波数を向上させれば良いが、スイッチング周波数を向上させるとスイッチング損失が増加するため、一方で電力変換効率の低下が問題となる。
【０００３】
例えば特許文献１には、双方向チョッパを備えてなるスイッチング電源装置において、４つの半導体スイッチと１つスナバコンデンサとを追加することで、双方向チョッパを構成するスイッチング素子（Ｍ１，Ｍ２）のターンオフ時の損失を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−７０４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の構成では、回路コストを支配する要因となる半導体スイッチの追加数が「４」と多い上に、それらのうち２つ（Ｓ１，Ｓ３）を駆動するために、基準電位がグランドとは異なる浮遊電源を２つ追加する必要がある。加えて、主スイッチング素子（Ｍ１，Ｍ２）がターンオフする際に、追加したスイッチ（Ｓ１〜Ｓ４）には、瞬間的にリアクトル１６の電流に等しい大電流が流れるため、電流定格を主スイッチング素子Ｍ１，Ｍ２と同等程度に大きくする必要がある。結果として、コストアップすると共に回路の実装面積も大きくなることが想定される。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単な回路構成でターンオフ損失を低減できる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１又は２記載の電力変換装置によれば、蓄電部及び、高電位側から低電位側への通電を阻止し、且つ低電位側から高電位側への通電を許容する還流用素子又は還流用回路が迂回する電流経路を構成するように設けられた通電制御素子又は整流素子と異なる側の通電制御素子を導通させて主インダクタに通電を行った後、当該通電制御素子をターンオフさせると、主インダクタに蓄積された電流が（第１）蓄電部及び（第１）還流用素子又は還流用回路を介して流れ、蓄電部に充電されている電荷が出力端子側に放電される。これにより、上記通電制御素子の導通端子間電圧の勾配が緩やかになり、ターンオフ時の損失を低減できる。
【０００７】
ここで、通電制御素子のターンオフ前に、第１補助スイッチング素子をオンさせると、当初は補助インダクタを介して（第１）蓄電部に充電が行われる。そして、（第１）蓄電部の端子電圧が十分上昇した時点で、補助インダクタに磁気エネルギーが残存していれば、（第１）還流用素子又は還流用回路を介して形成されるループ経路に電流が流れ続け、（第１）蓄電部を引き続き充電させることができる。したがって、簡単な回路構成で、通電制御素子のターンオフ損失を低減することができる。
【０００８】
また、２つの電源出力端子の間に、第１補助スイッチング素子と直列に接続され、高電位側から低電位側への通電を阻止し、且つ低電位側から高電位側への通電を許容する（第１）通電経路形成素子又は通電経路形成回路を備える。これにより、第１補助スイッチング素子をオンして（第１）蓄電部への充電が完了した後に、補助インダクタに磁気エネルギーが残存していれば、（第１）通電経路形成素子又は通電経路形成回路→補助インダクタ→（第１）還流用素子又は還流用回路の経路により、エネルギーを出力側に回生させることができる。
【０００９】
更に、第１補助スイッチング素子に加えて、第２補助スイッチング素子を備え、第２補助スイッチング素子は（第１）還流用素子又は還流用回路と直列に接続されたうえで、主直列回路に並列に接続されている。これにより、第１及び第２補助スイッチング素子のオンオフ状態を制御して、補助インダクタに通電することができる。
【００１０】
請求項３記載の電力変換装置によれば、第１還流用素子又は還流用回路と、補助インダクタと第２補助スイッチング素子の接続点との間に、高電位側から低電位側への通電を阻止し、且つ低電位側から高電位側への通電を許容する第２通電経路形成素子又は通電経路形成回路を接続し、第１通電経路形成素子又は通電経路形成回路と主直列回路の一方の端子との間に、高電位側から低電位側への通電を阻止し、且つ低電位側から高電位側への通電を許容する第２還流用素子又は還流用回路を接続し、主インダクタが接続される主直列回路の共通接続点と、第１通電経路形成素子又は通電経路形成回路及び第２還流用素子又は還流用回路の共通接続点との間に第２蓄電部を備える。このように構成すれば、２つの通電制御素子をオンオフ制御して昇降圧制御を行う際に、何れの通電制御素子がターンオフする際の導通端子間電圧の勾配を緩やかにして、ターンオフ時の損失を低減できる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態であり、スイッチング電源装置の回路構成を示す図
【図２】昇圧動作のタイミングチャート
【図３】図２のタイミングチャートにおける期間Ｍ１〜Ｍ３に流れる回路電流を示す図
【図４】同期間Ｍ４，Ｍ５に流れる回路電流を示す図
【図５】降圧動作のタイミングチャート
【図６】図５のタイミングチャートにおける期間Ｍ１〜Ｍ３に流れる回路電流を示す図
【図７】同期間Ｍ４，Ｍ５に流れる回路電流を示す図
【図８】第２実施形態を示す図２相当図
【図９】図８のタイミングチャートにおける期間Ｍ４，Ｍ５に流れる回路電流を示す図
【図１０】同期間Ｍ６，Ｍ７に流れる回路電流を示す図
【図１１】図５相当図
【図１２】図１１のタイミングチャートにおける期間Ｍ４，Ｍ５に流れる回路電流を示す図
【図１３】同期間Ｍ６，Ｍ７に流れる回路電流を示す図
【図１４】第３実施形態を示す図１相当図
【図１５】第４実施形態を示す図１相当図
【図１６】第５実施形態を示す図１相当図
【図１７】第６実施形態を示す図１相当図
【図１８】第７実施形態を示す図１相当図
【図１９】第８実施形態を示す図１相当図
【図２０】第９実施形態を示す図１相当図
【図２１】第１０実施形態であり、インバータ回路に適用した場合を示す図１相当図
【図２２】第１１実施形態を示す図１相当図
【図２３】第１２実施形態を示す図１相当図
【図２４】制御内容を示すフローチャート
【発明を実施するための形態】
【００１２】
（第１実施形態）
図１に示すように、直流電源１の両端には、入力側のコンデンサＣ１が接続されている。２つのスイッチング素子（例えばＩＧＢＴ）Ｓ２及びＳ１（通電制御素子）は直列に接続されており（主直列回路）、直流電源１の正側端子と、スイッチング素子Ｓ２のエミッタとの間には、リアクトルＬ１（主インダクタ）が接続されている。スイッチング素子Ｓ２及びＳ１の直列回路に対しては、逆方向のダイオードＤａ１（還流用素子），コンデンサＣａ１及びＣａ２（スナバコンデンサ，蓄電素子，蓄電部），逆方向のダイオードＤａ２（還流用素子）の直列回路が並列に接続されている。そして、コンデンサＣａ１及びＣａ２の共通接続点は、スイッチング素子Ｓ２のエミッタに接続されている。
【００１３】
ダイオードＤａ１のカソードとダイオードＤａ２のカソードとの間には、スイッチング素子（ＮチャネルＭＯＳＦＥＴ）Ｓａ１（第１補助スイッチング素子）及び逆方向のダイオードＤａ３（通電経路形成素子）の直列回路が接続されている。また、ダイオードＤａ１のアノードとグランドとの間には、逆方向のダイオードＤａ４（通電経路形成素子）及びスイッチング素子（ＮチャネルＭＯＳＦＥＴ）Ｓａ２の直列回路が接続されている。そして、スイッチング素子Ｓａ１のソースと、スイッチング素子（第２補助スイッチング素子）Ｓａ２のドレインとの間には、リアクトルＬａ１（補助インダクタ）が接続されている。また、スイッチング素子Ｓ２及びＳ１の直列回路に対しては、出力側のコンデンサＣ２が並列に接続されている。
【００１４】
以上において、スイッチング素子Ｓ２及びＳ１並びにリアクトルＬ１が双方向チョッパ２を構成しており、残りのコンデンサＣ１，Ｃ２を除く回路素子群が損失低減回路３を構成している。そして、スイッチング電源装置４（電力変換装置）は、これらを含んで構成されている。
【００１５】
次に、本実施形態の作用について説明する。図２に示すように、スイッチング電源装置４が昇圧動作を行う際の動作期間をＭ１〜Ｍ６の６つに区分し、以下各期間について説明する。
＜昇圧動作；期間Ｍ１＞
図３（ａ）に示すようにスイッチング素子Ｓ１がオンする期間であり（Ｓａ１及びＳａ２はオフ）、リアクトルＬ１に通電が行われて磁気エネルギーが蓄積される。
【００１６】
＜期間Ｍ２＞
図３（ｂ）に示すように、スイッチング素子Ｓ１がターンオフして、リアクトルＬ１の電流がコンデンサＣａ１，ダイオードＤａ１を介してスイッチング電源装置４の出力端子側に流れる。この時、コンデンサＣａ１に充電されている電荷が放電されて、スイッチング素子Ｓ１のコレクタ−エミッタ間電圧の変化を緩やかにする（図２（ｂ）参照）。これにより、ターンオフ時のスイッチング損失が低減される。
【００１７】
＜期間Ｍ３＞
図３（ｃ）に示すように、コンデンサＣａ１の放電が終了すると、リアクトルＬ１の電流は、スイッチング素子Ｓ２のフリーホイールダイオードを介して出力端子側に流れる。
＜期間Ｍ４＞
図４（ｄ）に示すように、スイッチング素子Ｓａ１及びＳａ２をオンにして、上記フリーホイールを介して流れる電流の一部を、リアクトルＬａ１にも流す。
【００１８】
＜期間Ｍ６＞
図４（ｅ）に示すように、スイッチング素子Ｓ１をターンオンさせた（Ｍ５）以降に、スイッチング素子Ｓａ１及びＳａ２をオフにする。この場合、スイッチング素子Ｓａ１及びＳａ２をオンさせる期間は、例えば予め定めた一定期間とする。すると、リアクトルＬａ１の電流がダイオードＤａ２及びＤａ３→リアクトルＬａ１→ダイオードＤａ４→コンデンサＣａ１の経路で流れ、コンデンサＣａ１の端子電圧がスイッチング電源装置４の出力電圧Ｖ２になるまで充電する。充電が終了した時点でリアクトルＬａ１に磁気エネルギーが残存していれば、電流はダイオードＤａ１を介して出力端子側に流れる。その後、期間Ｍ１に戻る。
【００１９】
次に、図５に示すように、スイッチング電源装置４が降圧動作を行う際の動作を、上記と同様に説明する。
＜降圧動作；期間Ｍ１＞
図６（ａ）に示すようにスイッチング素子Ｓ２がオンする期間であり（Ｓａ１及びＳａ２はオフ）、出力端子側よりリアクトルＬ１に逆極性で通電が行われて磁気エネルギーが蓄積される。
【００２０】
＜期間Ｍ２＞
図６（ｂ）に示すように、スイッチング素子Ｓ２がターンオフして、リアクトルＬ１の電流が、グランド→ダイオードＤａ２→コンデンサＣａ２→リアクトルＬ１の経路で直流電源１側に流れる。この時、コンデンサＣａ２に充電されている電荷が放電されて、スイッチング素子Ｓ２のコレクタ−エミッタ間電圧の変化を緩やかにする（図５（ｂ）参照）。これにより、ターンオフ時のスイッチング損失が低減される。
【００２１】
＜期間Ｍ３＞
図６（ｃ）に示すように、コンデンサＣａ２の放電が終了すると、リアクトルＬ１の電流は、スイッチング素子Ｓ１のフリーホイールダイオードを介して直流電源１側に流れる。
＜期間Ｍ４＞
図７（ｄ）に示すように、スイッチング素子Ｓａ１及びＳａ２をオンにして、リアクトルＬａ１に通電する。
【００２２】
＜期間Ｍ６＞
図７（ｅ）に示すように、スイッチング素子Ｓ２をターンオンさせた（Ｍ５）以降に、スイッチング素子Ｓａ１及びＳａ２をオフにする。この場合も、スイッチング素子Ｓａ１及びＳａ２をオンさせる期間は、例えば予め定めた一定期間とする。すると、リアクトルＬａ１の電流がダイオードＤａ４及びＤａ１→スイッチング素子Ｓ２→コンデンサＣａ２→ダイオードＤａ３の経路で流れ、コンデンサＣａ２の端子電圧がスイッチング電源装置４の出力電圧Ｖ２になるまで充電する。充電が終了した時点でリアクトルＬａ１に磁気エネルギーが残存していれば、電流はリアクトルＬ１を介して入力端子側に流れる。その後、期間Ｍ１に戻る。
【００２３】
以上のように本実施形態によれば、昇圧動作においてスイッチング素子Ｓ１がターンオフした際に、リアクトルＬ１の電流を、コンデンサＣａ１，ダイオードＤａ１を介してスイッチング電源装置４の出力端子側に流し、コンデンサＣａ１の充電電荷を放電させる。これにより、スイッチング素子Ｓ１のコレクタ−エミッタ間電圧の変化が緩やかになり、ターンオフ時のスイッチング損失を低減できる。
【００２４】
そして、コンデンサＣａ１の放電が終了するとスイッチング素子Ｓａ１及びＳａ２をオンにして、スイッチング素子Ｓ２のフリーホイールダイオードを介して出力端子側に流れる電流の一部をリアクトルＬａ１にも流す。それから、スイッチング素子Ｓ１をターンオンさせると同時、又はその後にスイッチング素子Ｓａ１及びＳａ２をオフにすることで、リアクトルＬａ１の電流によりコンデンサＣａ１を充電する。
【００２５】
また、降圧動作において、スイッチング素子Ｓ２がターンオフした際に、リアクトルＬ１の電流を、ダイオードＤａ２，コンデンサＣａ２を介して直流電源１側に流し、コンデンサＣａ２の充電電荷を放電させる。これにより、スイッチング素子Ｓ２のコレクタ−エミッタ間電圧の変化が緩やかになり、ターンオフ時のスイッチング損失が低減される。
【００２６】
そして、コンデンサＣａ２の放電が終了した後にスイッチング素子Ｓａ１及びＳａ２をオンにして、リアクトルＬａ１に通電する。それから、スイッチング素子Ｓ２をターンオンさせると同時、又はその後に、スイッチング素子Ｓａ１及びＳａ２をオフにすることで、リアクトルＬａ１の電流によりコンデンサＣａ２を充電する。
【００２７】
したがって、従来よりも少ない素子数で、且つ浮遊電源を１つのみ使用する簡単な回路構成により、スイッチング素子Ｓ１，Ｓ２の両方に対して、ターンオフする際の損失を低減できる。また、コンデンサＣａ１,Ｃａ２の充電は常にリアクトルＬａ１に流れる電流によって行われるため、補助スイッチＳａ１,Ｓａ２の通電に伴う損失やダイオードＤａ１−Ｄａ４の損失を無視すると充電動作は無損失であり、これによってスイッチ電源装置４の効率を一層向上させることができる。また、コンデンサＣａ１,Ｃａ２を充電するに足る最小限の電流をＬａ１に蓄積させるようスイッチング素子Ｓａ１，Ｓａ２をオンとする期間を最小限に制御することで、スイッチング素子Ｓａ１及びＳａ２を介して流れる電流により発生する損失も極力低減できる。
【００２８】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図８に示すように、第２実施形態では、昇圧動作時にスイッチング素子Ｓａ１だけをオンさせる。尚、期間はＭ１からＭ７までとなっており、期間Ｍ１〜Ｍ３のスイッチングパターンは第１実施形態と同様である。
【００２９】
＜昇圧動作；期間Ｍ４＞
図９（ａ）に示すように、第１実施形態では、スイッチング素子Ｓａ１及びＳａ２を同時にオンさせる期間であったが、それに替えてスイッチング素子Ｓ１をオンさせる。
＜期間Ｍ５＞
そして、続く期間Ｍ５では、図９（ｂ）に示すように、スイッチング素子Ｓ１のオンを維持したまま、スイッチング素子Ｓａ１をオンさせる。これにより、スイッチング素子Ｓａ１→リアクトルＬａ１→ダイオードＤａ４→コンデンサＣａ１の経路で電流が流れ、コンデンサＣａ１が充電される。
【００３０】
＜期間Ｍ６＞
図１０（ｃ）に示すように、スイッチング素子Ｓ１のオンを維持したまま、スイッチング素子Ｓａ１をオフさせる。すると、ダイオードＤａ２及びＤａ３→リアクトルＬａ１→ダイオードＤａ４→コンデンサＣａ１の経路で電流が流れ、コンデンサＣａ１の端子電圧がスイッチング電源装置４の出力電圧Ｖ２になるまで充電が継続される。
【００３１】
＜期間Ｍ７＞
図１０（ｄ）に示すように、スイッチングパターンは期間Ｍ６と同じであり、コンデンサＣａ１の端子電圧がＶ２に達してもリアクトルＬａ１に磁気エネルギーが残存している場合は、ダイオードＤａ４からダイオードＤａ１を介して出力端子側に電流が流れる。リアクトルＬａ１の磁気エネルギーがなくなれば、期間Ｍ１に戻る。
【００３２】
次に、図１１に示す降圧動作の場合であるが、スイッチング素子Ｓａ２だけをオンさせる。やはり、期間はＭ１からＭ７までとなっており、期間Ｍ１〜Ｍ３のスイッチングパターンは第１実施形態と同様である。そして、
＜降圧動作；期間Ｍ４＞
図１２（ａ）に示すように、第１実施形態におけるスイッチング素子Ｓａ１及びＳａ２の同時にオンに替えて、スイッチング素子Ｓ２をオンさせる。
【００３３】
＜期間Ｍ５＞
図１２（ｂ）に示すように、スイッチング素子Ｓ２のオンを維持したまま、スイッチング素子Ｓａ２をオンさせる。これにより、スイッチング素子Ｓ２→コンデンサＣａ２→ダイオードＤａ３→リアクトルＬａ１→スイッチング素子Ｓａ２→グランドの経路で電流が流れ、コンデンサＣａ２が充電される。
【００３４】
＜期間Ｍ６＞
図１３（ｃ）に示すように、スイッチング素子Ｓ２のオンを維持したまま、スイッチング素子Ｓａ２をオフさせる。すると、期間Ｍ５の経路における「スイッチング素子Ｓａ２→グランド」に替えて、「ダイオードＤａ４及びＤａ１→スイッチング素子Ｓ２」の経路で電流が流れ、コンデンサＣａ２の端子電圧がスイッチング電源装置４の出力電圧Ｖ２になるまで充電が継続される。
【００３５】
＜期間Ｍ７＞
図１３（ｄ）に示すように、スイッチングパターンは期間Ｍ６と同じであり、コンデンサＣａ２の端子電圧がＶ２に達してもリアクトルＬａ１に磁気エネルギーが残存している場合は、ダイオードＤａ１からスイッチング素子Ｓ２を介して直流電源１側にエネルギーが回生される。リアクトルＬａ１の磁気エネルギーがなくなれば、期間Ｍ１に戻る。
【００３６】
以上のように第２実施形態によれば、昇圧動作時において、スイッチング素子Ｓ１がオンしている期間にスイッチング素子Ｓａ１をオンさせ、リアクトルＬａ１，ダイオードＤａ４を介してコンデンサＣａ１を充電する。そして、スイッチング素子Ｓ１のオンを維持したまま、スイッチング素子Ｓａ１をオフさせ、ダイオードＤａ２及びＤａ３，リアクトルＬａ１，ダイオードＤａ４の経路でコンデンサＣａ１の充電を継続する。
【００３７】
また、降圧動作時において、スイッチング素子Ｓ２がオンしている期間内にスイッチング素子Ｓａ２をオンさせ、コンデンサＣａ２，ダイオードＤａ３，リアクトルＬａ１の経路で電流を流してコンデンサＣａ２を充電する。そして、スイッチング素子Ｓ２のオンを維持したままスイッチング素子Ｓａ２をオフさせ、ダイオードＤａ４及びＤａ１→スイッチング素子Ｓ２の経路で電流を流れしてコンデンサＣａ２の充電を継続する。したがって、第１実施形態と同様の効果が得られる。
【００３８】
第１実施形態ではスイッチング素子Ｓａ１，Ｓａ２を共にオンにしていたため、両スイッチにおいて通電に伴う電力損失が発生していた。第２実施形態では、スイッチング素子Ｓａ１,Ｓａ２のうち何れか一方のみをオンにすればよく、スイッチング素子Ｓａ１,Ｓａ２によって発生する電力損失の合計を抑制することができるため、スイッチング電源装置４の効率を一層向上させることができる。
【００３９】
（第３実施形態）
図１４に示すように、第３実施形態のスイッチング電源装置１１は、ダイオードＤａ１〜Ｄａ４を、スイッチのシンボルで示すスイッチング素子Ｓｄ１〜Ｓｄ４に置き換えた損失低減回路１２を備えている。尚、スイッチング素子Ｓ１及びＳ２，Ｓａ１及びＳａ２についても、スイッチのシンボルで示している。そして、スイッチング素子Ｓｄ１〜Ｓｄ４については、上記実施形態においてダイオードＤａ１〜Ｄａ４を介して電流が流れるタイミングでオンして電流を通電させる。このように構成すれば、ダイオードＤａ１〜Ｄａ４に電流が流れた場合に順方向電圧によって発生する損失を低減できる。
【００４０】
（第４実施形態）
図１５に示すように、第４実施形態のスイッチング電源装置１３は、リアクトルＬａ１の両端における素子の接続形態が第１実施形態と相違している。すなわち、ダイオードＤａ４のアノードとグランドとの間にダイオードＤａ３及びＤａ２の直列回路を接続し、スイッチング素子Ｓａ２を、スイッチング素子Ｓａ１と直列に接続している。つまり、ダイオードＤａ３及びＤａ２と、スイッチング素子Ｓａ２との接続位置を入れ替えたものが、損失低減回路１４を構成している。ただし、スイッチング電源装置１３の場合、適用できるスイッチングパターンは第２実施形態のものに限る。このように構成した場合も、スイッチング素子Ｓ１，Ｓ２のターンオフ時の損失を低減できる。また、第２実施形態と同様、第１実施形態に比べて、スイッチング素子Ｓａ１，Ｓａ２で発生する電力損失の合計を抑制することができ、スイッチング電源装置１３の効率を一層向上させることができる。
【００４１】
（第５実施形態）
図１６（ａ）〜（ｃ）に示すように、第５実施形態のスイッチング電源装置１５は、単方向昇圧チョッパとして構成されたもので、スイッチング素子Ｓ２をダイオードＤ２（整流素子）に置き換えたものである。ただし、単に前記置き換えのみを行った（ａ）に示すスイッチング電源装置１５Ａでは、コンデンサＣａ２及びダイオードＤａ２が冗長な構成となっている。そこで、それらを削除した損失低減回路３Ｂを備えたものが（ｂ）に示すスイッチング電源装置１５Ｂである。
【００４２】
また、（ｃ）に示すスイッチング電源装置１５Ｃは、スイッチング電源装置１５Ｂよりスイッチング素子Ｓａ２を削除した損失低減回路３Ｃを備えている。このように、単方向昇圧チョッパとして構成されたスイッチング電源装置１５についても、スイッチング素子Ｓ１のターンオフ時の損失を低減できる。ただし、スイッチング電源装置１５Ｃでは、スイッチング素子Ｓａ２が削除されているため、動作は第２実施形態で説明したものに限られる。
【００４３】
尚、スイッチング電源装置１５Ｃについては、損失低減回路３Ｃより更にダイオードＤａ３を削除することも可能である。ただし、その場合、スイッチング素子Ｓａ１をターンオフさせた際に、リアクトルＬａ１に蓄積されている磁気エネルギーを電流として流すことができなくなり、スイッチング素子Ｓａ１にサージを発生させてエネルギーを損失に替える。そのため、その分だけ損失は増加する。したがって、リアクトルＬａ１の電流が完全に消失するまでは、スイッチング素子Ｓａ１のオンを継続させて対応する。
【００４４】
（第６実施形態）
図１７（ａ）〜（ｃ）に示すように、第６実施形態のスイッチング電源装置１６は、単方向降圧チョッパとして構成されたもので、スイッチング素子Ｓ１をダイオードＤ１（整流素子）に置き換えたものである。この場合も第５実施形態と同様に、単に前記置き換えのみを行った（ａ）に示すスイッチング電源装置１６Ａでは、コンデンサＣａ１及びダイオードＤａ１が冗長となるので、それらを削除した損失低減回路３Ｂ’を備えたものが（ｂ）に示すスイッチング電源装置１６Ｂである。
【００４５】
また、（ｃ）に示すスイッチング電源装置１６Ｃは、スイッチング電源装置１６Ｂよりスイッチング素子Ｓａ１を削除した損失低減回路３Ｃ’を備えている。このように、単方向降圧チョッパとして構成されたスイッチング電源装置１６についても、スイッチング素子Ｓ２のターンオフ時の損失を低減できる。ただし、スイッチング電源装置１６Ｃでは、スイッチング素子Ｓａ１が削除されているため、動作は第２実施形態で説明したものに限られる。
【００４６】
尚、スイッチング電源装置１６Ｃについては損失低減回路３Ｃ’より更にダイオードＤａ４を削除することも可能であるが、第５実施形態と同様に、スイッチング素子Ｓａ２１をターンオフさせた際に、リアクトルＬａ１に蓄積されている磁気エネルギーを電流として流せなくなる分だけ損失は増加する。したがって、リアクトルＬａ１の電流が完全に消失するまでスイッチング素子Ｓａ２のオンを継続させて対応する。
【００４７】
（第７実施形態）
図１８に示すように、第７実施形態のスイッチング電源装置１７は、双方向降圧チョッパとして構成されている。損失低減回路３は、入力側のコンデンサＣ１に並列に接続されており、スイッチング素子Ｓ２及びＳ１の主直列回路は、損失低減回路３に並列に接続されている。コンデンサＣａ１及びＣａ２の共通接続点は、主直列回路の共通接続点に接続されており、前記共通接続点とコンデンサＣ２との間には、リアクトルＬ１が接続されている。このように構成した場合も、スイッチング素子Ｓ２及びＳ１のターンオフ時の損失を損失低減回路３によって低減できる。スイッチング電源装置１７の動作及び効果は、第１実施形態及び第２実施形態と同様である。また、第１実施形態を応用した第３ないし第６実施形態についても、第７実施形態に対して応用することで同様に効果を得ることができる。
【００４８】
（第８実施形態）
図１９に示すように、第８実施形態のスイッチング電源装置１８は、双方向昇降圧チョッパとして構成されている。入力側には、第７実施形態のスイッチング電源装置１７より、コンデンサＣ２を削除した入力側チョッパ部１７’が配置されており、出力側には、第１実施形態のスイッチング電源装置４より、直流電源１及びコンデンサＣ１を削除した出力側チョッパ部４’が配置されている。そして、リアクトルＬ１が、入力側チョッパ部１７’の主直列回路の共通接続点と出力側チョッパ部４’の主直列回路の共通接続点との間を接続している。以上のように双方向昇降圧チョッパとして構成されるスイッチング電源装置１８についても、各チョッパ部１７’，４’のスイッチング素子Ｓ２及びＳ１がターンオフする際の損失を低減できる。各チョッパ部１７’，４’の動作及び効果は、第１、２、７実施形態等と同様である。また、第１実施形態を応用して構成した第３〜第６実施形態についても、各チョッパ部１７’，４’に同様に応用することができ、同様の効果を得ることができる。
【００４９】
（第９実施形態）
図２０に示すように、第９実施形態のスイッチング電源装置１９は、双方向反転昇降圧チョッパとして構成されている。端子Ｔ１，Ｔ２間が入力端子である場合、端子Ｔ２，Ｔ３間が出力端子となる。そして、端子Ｔ１，Ｔ２間にはコンデンサＣinが接続されており、端子Ｔ２，Ｔ３間にはコンデンサＣoutが接続されている。また、端子Ｔ１，Ｔ３間にはスイッチング素子Ｑ１及びＱ２の主直列回路が接続されており、これらの共通接続点と端子Ｔ２との間にはリアクトルＬ１が接続されている。
【００５０】
スイッチング素子Ｑ１及びＱ２の主直列回路には、損失低減回路３が並列に接続されており、前記主直列回路の共通接続点は、コンデンサＣａ１及びＣａ２の共通接続点に接続されている。この場合、スイッチング素子Ｑ１側をオンしてリアクトルＬ１に通電した後オフすると、スイッチング素子Ｑ２のフリーホイールダイオードを介してコンデンサＣoutを充電する電流が流れ、出力電圧Ｖ２は入力電圧Ｖ１の逆極性となる。
【００５１】
また、スイッチング素子Ｑ２側をオンしてリアクトルＬ１に通電した後オフすると、スイッチング素子Ｑ１のフリーホイールダイオードを介してコンデンサＣinを充電する電流が流れ、出力電圧Ｖ１は入力電圧Ｖ２の逆極性となる。このように構成されるスイッチング電源装置１９についても、損失低減回路３によりスイッチング素子Ｑ１及びＱ２のターンオフ損失を低減できる。
【００５２】
（第１０実施形態）
図２１に示すように、第１０実施形態は、モータ２０を駆動するインバータ回路２１に、損失低減回路３を適用する。スイッチング素子Ｑ１１及びＱ１２，スイッチング素子Ｑ２１及びＱ２２，スイッチング素子Ｑ３１及びＱ３２の各直列回路は、それぞれＵ，Ｖ，Ｗの各相アームを構成している。各直列回路の共通接続点（各相出力端子）は、それぞれモータ２０のＵ，Ｖ，Ｗの各相固定子巻線（図示せず）に接続されている。インバータ回路２１の直流母線間には、各相に対応した損失低減回路３Ｕ，３Ｖ，３Ｗが接続されており、コンデンサＣａ１及びＣａ２の共通接続点は、インバータ回路２１の各相出力端子にそれぞれ接続されている（Ｕ相のみ図示）。
【００５３】
すなわち、第１０実施形態では、損失低減回路３Ｕと、Ｕ相アームを構成するスイッチング素子Ｑ１１及びＱ１２と、これらの共通接続点に接続されるモータ２０の固定子巻線（図示せず）とが、図１８に示す双方向降圧チョッパ（スイッチング電源装置）と等価な構成になっている。したがって、インバータ回路２１の各相アームがスイッチング動作を行う際に連動して損失低減回路３を動作させることで、スイッチング素子Ｑ１１〜Ｑ３２がターンオフする際の損失を低減できる。
【００５４】
（第１１実施形態）
図２２に示すように、第１０実施形態のスイッチング電源装置２２は、第１実施形態のスイッチング電源装置４におけるコンデンサＣａ１及びＣａ２の直列回路に対し、スイッチング素子Ｓｃ１，コンデンサＣａ３，スイッチング素子Ｓｃ２，コンデンサＣａ４からなる直列回路を並列に接続したものである。これにより、損失低減回路２３が構成されている。スイッチング電源装置２２では、スイッチング素子Ｓｃ１，Ｓｃ２をオンオフさせることでコンデンサＣａの容量を変化させることができる。この場合、コンデンサＣａ１，Ｃａ３及びスイッチング素子Ｓｃ１と、コンデンサＣａ２，Ｃａ４及びスイッチング素子Ｓｃ２とが、それぞれ蓄電部を構成している。
【００５５】
すなわち、リアクトルＬ１を介して流れる電流（リアクトル電流）の絶対値が比較的小さい場合に、コンデンサＣａの容量が大き過ぎると、スイッチング素子Ｓ１又はＳ２がターンオフしている間にコンデンサＣａを放電しきれず、結果として効率を悪化させるおそれがある。そこで、リアクトル電流が比較的大きい場合は、スイッチング素子Ｓｃ１，Ｓｃ２をオンして、コンデンサＣａ１，Ｃａ２に対し、それぞれコンデンサＣａ３，Ｃａ４を並列に接続し、容量を大きくする。
【００５６】
逆に、リアクトル電流の絶対値が比較的小さい場合は、スイッチング素子Ｓｃ１，Ｓｃ２をオフして、コンデンサＣａ１，Ｃａ２のみの容量とする。このように制御することで、リアクトル電流の大きさに合わせて効率を低下させることなくターンオフ損失を低減できる。尚、スイッチング素子Ｓｃｉ及びコンデンサＣａｉの直列回路を３並列以上接続して、容量を変化させても良いことは勿論である。
【００５７】
（第１２実施形態）
図２３に示すように、第１２実施形態のスイッチング電源装置２４は、第１実施形態のスイッチング電源装置４に制御回路部２５を加えたもので、制御回路部２５は、デューティ制御部２６，信号性制御部２７，判定部２８を有している。直流電源１の両端には電圧センサ２９が接続されており、出力側のコンデンサＣ２の両端にも電圧センサ３０が接続されている。そして、リアクトルＬ１のコンデンサＣ１側の端子には、電流センサ３１（電流検出手段）が配置されている。デューティ制御部２６には、各センサ２９〜３１のセンサ信号が入力されており、判定部２８には、センサ３１のセンサ信号が入力されている。
【００５８】
デューティ制御部２６は、電圧センサ２９，３０によりそれぞれ検出される入力電圧Ｖ１，出力電圧Ｖ２と、電流センサ３１により検出されるリアクトル電流ＩL1とに基づいてＰＷＭ制御用のデューティ指令を生成し、信号生成部２７に出力する。信号生成部２７は、入力されたデューティ指令に基づいてＰＷＭ信号を生成すると、スイッチング素子Ｓ１及びＳ２に出力してこれらのオンオフを制御する。また、信号生成部２７は、スイッチング素子Ｓ１及びＳ２に出力されるＰＷＭ信号に応じて、スイッチング素子Ｓａ１，Ｓａ２をオンオフするための制御信号を出力する。
【００５９】
判定部２８は、リアクトル電流ＩL1に基づいて、スイッチング素子Ｓ１及びＳ２だけにスイッチング動作させる「ハードスイッチングモード」と、前記スイッチング動作に合わせてスイッチング素子Ｓａ１，Ｓａ２もオンオフさせる「ソフトスイッチングモード」との何れを選択するかを判断し、信号生成部２７にモード切替信号を出力する。信号生成部２７は、モード切替信号により示されるモードに応じて、スイッチング素子Ｓａ１，Ｓａ２をオンオフさせるか否かを決定する。
【００６０】
次に、第１２実施形態の作用について説明する。図２４に示すように、判定部２８は、リアクトル電流ＩL1が増加から減少に転じたタイミングを起点として、スイッチング素子Ｓ１又はＳ２をターンオンさせる前の所定のタイミングが到来したか否かを判断する（Ｓ１０）。そして、前記タイミングが到来したと判断すると（ＹＥＳ）、その時点のリアクトル電流の絶対値ＩL1が閾値Ｉth以上か否かを判断する（Ｓ２０）。そして、（ＩL1≧Ｉth）であれば（ＹＥＳ）ソフトスイッチングモードを指定し（Ｓ３０）、（ＩL1＜Ｉth）であれば（ＮＯ）ハードスイッチングモードを指定する（Ｓ４０）。
【００６１】
すなわち、リアクトル電流の絶対値ＩL1が比較的小さい場合では、元来主スイッチング素子Ｓ１，Ｓ２に発生する損失が小さいためにスイッチング素子Ｓａ１，Ｓａ２もオンオフさせると、損失低減回路に通電することによって発生する損失が主スイッチング素子Ｓ１，Ｓ２の損失低減効果を上回り、結果として効率を悪化させるおそれがある。そこで、リアクトル電流の絶対値ＩL1が閾値Ｉth以下であればスイッチング素子Ｓ１又はＳ２のみをスイッチングさせることで、効率の悪化を防止する。
【００６２】
尚、電流センサ３１が検出対象とする電流は、リアクトル電流に限らず直流電源１の正側端子における入力電流や、スイッチング電源装置２４の出力電流，スイッチング素子Ｓ１及び／又はＳ２のコレクタ電流やエミッタ電流などでも良い。
【００６３】
以上のように第１２実施形態によれば、リアクトル電流を検出する電流センサ３１を備え、判定部２８は、リアクトル電流の絶対値が所定の閾値未満であれば、スイッチング素子Ｓａ１，Ｓａ２の導通制御を停止させるようにした。これにより、ターンオフ損失の低減を図る必要がない状況下で、逆にスイッチング素子Ｓａ１，Ｓａ２をスイッチングさせることで不要な損失が増加することを抑制できる。
【００６４】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
還流用素子に替えて、複数の素子により構成される還流用回路を配置しても良い。また、通電経路形成素子に替えて通電経路形成回路を配置しても良い。これらの還流用回路や通電経路形成回路は、前述の実施形態に示した動作状態での通電パターンが実現できるものであれば任意の回路を用いることができる。したがって、これらに例えばアナログスイッチを使用しても良い。
第４、第５，第６実施形態は、そのほか任意の実施形態に対して適用しても構わない。
スイッチング素子は、ＩＧＢＴ，ＭＯＳＦＥＴに限らず、サイリスタや、バイポーラトランジスタでも良い。
【００６５】
また、前述の実施形態では、損失低減回路のスイッチング素子Ｓａ１,Ｓａ２をオンするタイミングを、主スイッチング素子Ｓ１又はＳ２をオンする前、又は同時として説明しているが、必ずしもその順序に限るものではなく、任意の順番でオンしても構わない。例えば、第１実施形態において、前述の動作方法に替えて、主スイッチング素子Ｓ１又はＳ２をターンオンした後にスイッチング素子Ｓａ１とＳａ２をターンオン、暫く後にスイッチング素子Ｓａ１とＳａ２をターンオフするという順序で動作させても本発明は同様の効果を得ることができる。また、逆に第２実施形態において、前述の動作方法に替えて、主スイッチング素子Ｓ１又はＳ２をターンオンする前に、スイッチング素子Ｓａ１又はＳａ２をターンオンし、主スイッチング素子がターンオンした後に、スイッチング素子Ｓａ１又はＳａ２をターンオフするという順序で動作させても構わない。
【符号の説明】
【００６６】
図面中、１は直流電源、３は損失低減回路、４はスイッチング電源装置（電力変換装置）、Ｓ１及びＳ２はスイッチング素子（通電制御素子）、Ｓａ１及びＳａ２はスイッチング素子（第１及び第２補助スイッチング素子）、Ｄａ１及びＤａ２はダイオード（還流用素子）、Ｄａ３及びＤａ４はダイオード（通電経路形成素子）、Ｃａ１及びＣａ２はコンデンサ（蓄電部）、Ｌ１はリアクトル（主インダクタ）、Ｌａ１はリアクトル（補助インダクタ）を示す。
【図１】
0006052221.tif 000002
【図２】
0006052221.tif 000003
【図３】
0006052221.tif 000004
【図４】
0006052221.tif 000005
【図５】
0006052221.tif 000006
【図６】
0006052221.tif 000007
【図７】
0006052221.tif 000008
【図８】
0006052221.tif 000009
【図９】
0006052221.tif 000010
【図１０】
0006052221.tif 000011
【図１１】
0006052221.tif 000012
【図１２】
0006052221.tif 000013
【図１３】
0006052221.tif 000014
【図１４】
0006052221.tif 000015
【図１５】
0006052221.tif 000016
【図１６】
0006052221.tif 000017
【図１７】
0006052221.tif 000018
【図１８】
0006052221.tif 000019
【図１９】
0006052221.tif 000020
【図２０】
0006052221.tif 000021
【図２１】
0006052221.tif 000022
【図２２】
0006052221.tif 000023
【図２３】
0006052221.tif 000024
【図２４】
0006052221.tif 000025