(57)【特許請求の範囲】
【請求項１】
主表面を有し、単結晶炭化珪素からなる半導体基板であって、
前記主表面は外周から５ｍｍ以内の領域を除いた領域である中央領域を含み、
前記中央領域を一辺が１ｍｍ2である正方形領域に分割した場合に、いずれの前記正方形領域においても、バーガースベクトルが＜０００１＞方向に平行な転位の密度が１×１０4ｃｍ-2以下である、半導体基板。
【請求項２】
前記中央領域において、バーガースベクトルが＜０００１＞方向に平行な転位の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位の密度よりも低い、請求項１に記載の半導体基板。
【請求項３】
前記半導体基板の内部において複数の転位線に分岐しており、バーガースベクトルが＜０００１＞方向に平行な転位を含む、請求項１または２に記載の半導体基板。
【請求項４】
口径が４インチ以上である、請求項１〜３のいずれか１項に記載の半導体基板。
【請求項５】
前記半導体基板を構成する単結晶炭化珪素のポリタイプが４Ｈである、請求項１〜４のいずれか１項に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板に関し、より特定的には、単結晶炭化珪素からなる半導体基板に関する。
【背景技術】
【０００２】
近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は、珪素などの一般的な材料に比べて、より大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。
【０００３】
一方、上記のような優れた特性の半導体装置を実現するため、結晶欠陥の密度を低減した炭化珪素基板を用いることが提案されている。たとえば、米国特許第７３１４５２０号明細書（特許文献１）において、螺旋転位の密度が２５００ｃｍ-2以下とされた炭化珪素基板が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した先行技術文献において開示された欠陥のみを抑制しても、炭化珪素基板上に形成された半導体デバイスの歩留まりを向上させることが困難であった。
【０００６】
この発明は、上記のような課題を解決するために成されたものであり、半導体デバイスの歩留まりを向上させることができる炭化珪素半導体基板を提供することである。
【課題を解決するための手段】
【０００７】
本願発明者は鋭意研究の結果、炭化珪素半導体デバイスの歩留まりを向上させるためには、炭化珪素半導体基板の平均的な転位密度に注目するのではなくて、局所的な転位密度に注目し、半導体装置の製造に使用するすべての領域において転位密度を低減することが重要であることを見出した。
【０００８】
そこで、本発明に係る半導体基板は、主表面を有し、単結晶炭化珪素からなる半導体基板である。主表面は外周から５ｍｍ以内の領域を除いた領域である中央領域を含んでいる。中央領域を一辺が１ｍｍ2である正方形領域に分割した場合に、いずれの正方形領域においても、バーガースベクトルが＜０００１＞方向に平行な転位の密度が１×１０5ｃｍ-2以下である。
【０００９】
これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりを向上させることができる。
【００１０】
上記の半導体基板において好ましくは、中央領域において、バーガースベクトルが＜０００１＞方向に平行な転位の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位の密度よりも低い。
【００１１】
これにより、上記半導体基板を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。
【００１２】
上記の半導体基板においては、半導体基板の内部において複数の転位線に分岐しており、バーガースベクトルが＜０００１＞方向に平行な転位を含んでいてもよい。
【００１３】
上記の半導体基板において好ましくは、口径が４インチ以上である。これにより、大口径の半導体基板が得られるので、半導体デバイスを効率良く製造することができる。
【００１４】
上記の半導体基板において好ましくは、半導体基板を構成する単結晶炭化珪素のポリタイプが４Ｈである。
【００１５】
ポリタイプが４Ｈの炭化珪素基板を用いた半導体デバイスは、移動度が大きいためパワーデバイスに好適に用いることができる。
【発明の効果】
【００１６】
本発明の半導体基板によれば、半導体デバイスの歩留まりを向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１における半導体基板を概略的に示す平面図である。
【図２】本発明の実施の形態１における半導体基板の一部を概略的に示す平面図である。
【図３】オフ角０のときの基底面転位と貫通転位とを概略的に説明する図である。
【図４】オフ角θのときの基底面転位と貫通転位とを概略的に説明する図である。
【図５】本発明の実施の形態１における半導体基板を概略的に示す断面図である。
【図６】本発明の実施の形態１における半導体基板を製造するための装置を概略的に説明する模式図である。
【図７】本発明の実施の形態２における半導体デバイスの構成を概略的に示す断面図である。
【図８】本発明の実施の形態２における半導体デバイスの製造方法を概略的に示すフロー図である。
【図９】本発明の実施の形態２における半導体デバイスの製造方法の第１の工程を概略的に示す断面図である。
【図１０】本発明の実施の形態２における半導体デバイスの製造方法の第２の工程を概略的に示す断面図である。
【図１１】本発明の実施の形態２における半導体デバイスの製造方法の第３の工程を概略的に示す断面図である。
【図１２】本発明の実施の形態２における半導体デバイスの製造方法の第４の工程を概略的に示す断面図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１９】
また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
【００２０】
（実施の形態１）
図１を参照して、本実施の形態の半導体基板１０は単結晶炭化珪素から作られており、主表面１と、中央領域３とを主に有する。単結晶炭化珪素は六方晶の結晶構造を有している。半導体基板１０を構成する単結晶炭化珪素のポリタイプは、好ましくは４Ｈである。主表面１の法線は、たとえば＜０００１＞方向からオフ角θだけ傾斜している。具体的な一例としては、主表面１は、（０００１）面を＜１１−２０＞方向に４度オフさせた面であることが好ましい。また、半導体基板１０の口径は、好ましくは４インチ以上である。
【００２１】
中央領域３は、半導体基板１０の外周２から半導体基板の中心に向かって、たとえば５ｍｍ（図１においてａで示す距離）の領域を除いた領域である。図１に示すように、中央領域３を、１辺が１ｍｍである多数の正方形領域４に分割した場合を想定する。
【００２２】
図２は、半導体基板１０の正方形領域４を拡大した図である。図２を参照して、正方形領域４は通常様々な種類の転位を含んでいる。正方形領域４は、たとえばバーガースベクトルが＜０００１＞方向に平行な転位２１を有している。
【００２３】
また、正方形領域４は、たとえばバーガースベクトルが＜１１−２０＞方向に平行な転位２２を有していてもよい。この転位２２は、バーガースベクトルが＜１１−２０＞方向に平行であって、転位線が基底面内にあり、転位線は半導体基板の主表面に露出している転位２４と、その他の転位２５とを含んでいてもよい。なお、基底面とは、（０００１）面（言い換えればｃ軸を法線とする面）のことである。さらに、正方形領域４は、バーガースベクトルが＜１１−２０＞方向の成分と＜０００１＞方向の成分とを含む転位２３を有していてもよい。
【００２４】
本実施の形態の半導体基板１０が有する、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度は、いずれの正方形領域４においても、１×１０5ｃｍ-2以下であり、より好ましくは１×１０4ｃｍ-2以下であり、さらに好ましくは１×１０3ｃｍ-2以下である。
【００２５】
好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向の成分と＜０００１＞方向の成分とを含む転位２３の密度は、１×１０5ｃｍ-2以下である。より好ましくは、バーガースベクトルが＜１１−２０＞方向の成分と＜０００１＞方向の成分とを含む転位２３の密度は、いずれの正方形領域４においても、１×１０4ｃｍ-2以下であり、さらに好ましくは１×１０3ｃｍ-2以下である。
【００２６】
好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度は、１×１０5ｃｍ-2以下であり、より好ましくは１×１０4ｃｍ-2以下であり、さらに好ましくは１×１０3ｃｍ-2以下である。
【００２７】
また好ましくは、中央領域３において、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。さらに好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位２１の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。
【００２８】
また好ましくは、中央領域３において、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。さらに好ましくは、いずれの正方形領域４においても、バーガースベクトルが＜１１−２０＞方向に平行な転位２２の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位２３の密度よりも低い。
【００２９】
ここで、転位の密度の測定方法について説明する。
転位の密度は、半導体基板１０の表面にエッチング処理を行なった後、半導体基板１０の表面のエッチピットの数を、たとえばノマルスキー微分干渉顕微鏡を用いてカウントすることにより求められる。なお、エッチング処理は、半導体基板１０を、たとえば５００℃のＫＯＨ（水酸化カリウム）融液に１０分間浸漬させることにより行われる。また、１０００℃の塩素と酸素の混合ガスにより、半導体基板１０の表面を１時間ガスエッチングすることによってエッチング処理が行われてもよい。
【００３０】
次に、図３および図４を参照して、上述した用語について説明する。
図３は、オフ角が０である単結晶炭化珪素からなる半導体基板１０に発生した転位を示す図である。転位は主に貫通転位６と基底面転位５とに分類される。貫通転位６とは、半導体基板１０の一方の主表面１から他方の主表面１にかけて延在するように伸展する転位である。図３においては、半導体基板１０の一方の主表面１から他方の主表面１にかけて＜０００１＞方向に延在している。また、オフ角が０の場合、貫通転位６の転位線は＜０００１＞方向に延在する。基底面転位５とは、結晶の基底面内に転位線が存在する転位のことである。基底面転位５の転位線は基底面に平行に延在する。
【００３１】
図４は、オフ角がθである単結晶炭化珪素からなる半導体基板１０に発生した転位を示す図である。上述したように、基底面転位５の転位線は基底面（ｃ面）と平行に延在する。したがって、半導体基板１０を構成する単結晶炭化珪素のオフ角が有限の値θを有する場合、基底面転位５は主表面１に露出する可能性がある。また、基底面転位５の転位線が＜１１−２０＞方向に伸展する場合、基底面転位５は半導体基板１０の側面に露出する可能性がある。転位７は、転位線が基底面内にあり、転位線が半導体基板１０の主表面に露出している転位の一例である。
【００３２】
図５を参照して、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜０００１＞方向に平行な転位を有していてもよい。たとえば、半導体基板１０を形成する炭化珪素のポリタイプが４Ｈの場合、バーガースベクトルが１ｃ（ここで、１ｃ＝＜０００１＞である。以下同様。）である転位が、半導体基板１０の内部でバーガースベクトルが０．２５ｃである４つの転位線８に分かれている。また、上記４つの転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１ｃである転位になっていてもよい。
【００３３】
また、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜１１−２０＞方向に平行な転位を有していてもよい。たとえば、半導体基板１０を形成する炭化珪素のポリタイプが４Ｈの場合、バーガースベクトルが１／３＜１１−２０＞である転位が、半導体基板１０の内部でバーガースベクトルが１／３＜１０−１０＞と１／３＜０１−１０＞である２つの転位線８に分かれている。また、上記２つの転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１／３＜１１−２０＞である転位になっていてもよい。
【００３４】
さらに、半導体基板１０は、半導体基板１０の内部において複数の転位線８に分岐しており、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位を有していてもよい。また、分岐した転位線８が、半導体基板１０の内部で集まってバーガースベクトルが１ｃ＋１／３＜１１−２０＞である転位になっていてもよい。
【００３５】
次に、本実施の形態の半導体基板１０の製造方法について説明する。
図６を参照して、半導体基板１０の製造装置は、ルツボ１１と、加熱部（図示せず）とを主に有している。ルツボ１１の内部には、原料１２が収容されている。原料１２は、炭化珪素結晶１４を成長させるための原料であり、ＳｉＣ2ガスやＳｉ2Ｃガスなどの原料ガスを発生するものであれば特に制限されない。たとえば、取り扱いの容易性および原料の準備の容易性から、原料１２として炭化珪素パウダーを用いることが好ましい。炭化珪素パウダーは、たとえば、炭化珪素多結晶を粉砕することによって得ることができる。加熱部は、ルツボ１１の外部を囲うように配置され原料１２を加熱するためのものである。加熱部としては、たとえば、高周波加熱コイルが使用される。
【００３６】
ルツボ１１の内部には種結晶１３が配置されている。種結晶１３上には、原料１２を昇華させることにより炭化珪素結晶１４が成長する。種結晶１３は、炭化珪素からなる結晶であり、その結晶構造は六方晶系であることが好ましい。種結晶基板の表面の面方位は、たとえば六方晶系である場合、｛０００１｝面や｛０３−３８｝面などが挙げられる。また、これらの結晶面からオフ角がついていることが好ましく、具体的な一例としては、（０００１）面を＜１１−２０＞方向に１０度以下だけ傾けた面であることが好ましい。オフ角は、２度以上８度以下がより好ましく、４度以上６度以下がさらに好ましい。
【００３７】
また、種結晶１３の表面は、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理が成されることが好ましい。種結晶１３の表面の粗さは、たとえば、２乗平均平方根粗さ（ＲＭＳ）が１ｎｍよりも小さいことが好ましい。
【００３８】
図６の矢印に示すように、原料１２を昇華させ、かつ種結晶１３上で再結晶させることで、種結晶１３上に炭化珪素結晶１４が成長する。炭化珪素を昇華および再結晶させる温度は、たとえば２１００℃以上２５００℃以下である。また原料１２側から種結晶１３側にかけて温度が低下するように温度勾配が設けられている。
【００３９】
ルツボ１１の内部は、たとえばアルゴンと窒素との混合ガスにより満たされている。ルツボ１１内部の雰囲気の温度がたとえば２０００℃以上２５００℃以下の所定の温度になり、ルツボ１１内部の雰囲気の圧力がたとえば５ｋＰａ以下の所定の圧力となって、炭化珪素粉末の昇華によって原料１２から原料ガスが発生する環境になった時点で、昇華法による炭化珪素結晶１４の気相成長が開始する。このときの炭化珪素の成長の速度は、たとえば毎時０．０１ｍｍよりも遅いことが好ましい。炭化珪素結晶の成長時の成長圧力は、たとえば４ｋＰａ程度（３０ｔｏｒｒ）である。
【００４０】
種結晶１３には、たとえば４度のオフ角が設けられている。種結晶１３の表面に転位があれば、その上に成長される炭化珪素結晶１４もその転位を引き継いでしまう。種結晶１３にオフ角を設けた状態で、二次元核を発生させないステップフロー成長モードで種結晶１３の表面に炭化珪素結晶１４を成長させる。これにより、種結晶１３の表面に露出していた転位の一部を主表面に向かって伸展させることなく図中横方向に抜けさせることができる。また、炭化珪素結晶１４成長中に新たな転位が発生することを抑制することができる。
【００４１】
上記のようにして炭化珪素結晶１４を所定の厚みまで成長させた後、炭化珪素結晶１４をスライスすることで炭化珪素からなる半導体基板１０が完成する。
【００４２】
次に、本実施の形態の半導体基板１０の作用効果について説明する。
本実施の形態の半導体基板１０は、たとえば上述のように種結晶１３表面の転位を横方向に抜けさせるとともに、炭化珪素結晶１４成長中の新たな転位の発生を抑制可能な方向により作製された炭化珪素結晶１４をスライスして作られている。その結果、中央領域３を一辺が１ｍｍである正方形領域４に分割したいずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位の密度が１×１０5ｃｍ-2以下であるという特徴を有している。
【００４３】
これにより、上記半導体基板１０を用いて作製された半導体デバイスの歩留まりを向上させることができる。
【００４４】
また、バーガースベクトルが＜０００１＞方向に平行な転位の密度が、バーガースベクトルが＜０００１＞方向の成分と＜１１−２０＞方向の成分とを含む転位の密度よりも低い場合、上記半導体基板１０を用いて作製された半導体デバイスの歩留まりをさらに向上させることができる。
【００４５】
さらに、半導体基板１０の口径が４インチ以上である場合、大口径の半導体基板が得られ、効率良く半導体デバイスを製造することができる。
【００４６】
さらに、半導体基板１０を構成する単結晶炭化珪素のポリタイプが４Ｈである場合、ポリタイプが４Ｈの炭化珪素基板を用いた半導体デバイスは移動度が大きいためパワーデバイスに好適に用いることができる。
【００４７】
（実施の形態２）
図７を参照して、本実施の形態の半導体デバイス１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、半導体基板１０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００４８】
半導体基板１０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、バーガースベクトルが＜０００１＞方向に平行な転位の密度が、いずれの正方形領域４においても、１×１０5ｃｍ-2以下である。
【００４９】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００５０】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００５１】
この耐圧保持層１２２の表面を含む領域には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００５２】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００５３】
次に半導体デバイス１００の製造方法について説明する。
まず基板準備工程（ステップＳ１１０：図８）にて、実施の形態１で説明した方法によって、半導体基板１０が準備される。半導体基板１０の導電型は、たとえばｎ型とされる。
【００５４】
図９を参照して、エピタキシャル層形成工程（ステップＳ１２０：図８）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００５５】
まず半導体基板１０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００５６】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化珪素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００５７】
図１０を参照して、注入工程（ステップＳ１３０：図８）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００５８】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００５９】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００６０】
図１１を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図８）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００６１】
その後、窒素アニール工程（ステップＳ１５０：図８）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００６２】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００６３】
図１２を参照して、電極形成工程（ステップＳ１６０：図８）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００６４】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００６５】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００６６】
再び図７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、半導体基板１０の裏面上にドレイン電極１１２が形成される。以上により、半導体デバイス１００が得られる。
【００６７】
上述のように、本実施の形態の半導体デバイス１００には、実施の形態１の基板など、本発明の炭化珪素基板が用いられる。その結果、半導体デバイス１００の歩留まりを向上することができる。
【００６８】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また、本実施の形態では、半導体デバイス１００の例としてＤｉＭＯＳＦＥＴについて説明したが、たとえば半導体デバイス１００はトレンチ型ＭＯＳＦＥＴであってもよい。また、上記製造方法は、ＭＯＳＦＥＴ以外のＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、ダイオードなど種々の半導体デバイスの作製に用いることができる。
【実施例１】
【００６９】
次に、実施例について説明する。
本実施例では、平均的な転位密度は同程度であり、局所的な転位密度の違う半導体基板１０を用いて、縦型ＤｉＭＯＳＦＥＴデバイスを作製し、ドレインリーク電流密度を測定することにより、ＭＯＳＦＥＴデバイスの歩留まりについて調べた。
【００７０】
（本発明例１〜５）
本発明例１〜５のＭＯＳＦＥＴデバイスに用いられた半導体基板１０は、上述した実施の形態１に記載された製造方法に従って製造された。具体的には、種結晶１３としてポリタイプが４Ｈの炭化珪素を使用した。次に、成長温度が２３００℃で、かつ成長圧力が約４ｋＰａ（３０Ｔｏｒｒ）の条件で、種結晶１３の表面に炭化珪素結晶を昇華法（高周波加熱法）により成長させた。炭化珪素結晶の昇華に用いられる装置のルツボ１１はグラファイト製とした。ルツボ１１の外径をφ１４０ｍｍとし、ルツボ１１の内径をφ１２０ｍｍとし、ルツボ１１の高さを１００ｍｍとした。種結晶１３のサイズを口径４インチとした。種結晶１３の（０００１）面に対するオフ角を４度とした。また、種結晶１３の表面をＣＭＰ処理することにより、種結晶１３の表面の２乗平均平方根粗さ（ＲＭＳ）を１ｎｍ未満とした。原料１２として、炭化珪素パウダーを使用した。炭化珪素結晶１４の成長速度を毎時０．０１ｍｍ未満とした。上記の方法で製造した半導体基板１０の転位密度を実施の形態１で説明した方法により測定することで、本発明例１〜５に用いられる基板を得た。本発明例１〜５のデバイスに用いられる半導体基板１０は、１辺１ｍｍのいずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位の密度が１×１０5ｃｍ-2以下である基板である。
【００７１】
上記の半導体基板１０を使用し、実施の形態２で説明した方法によって、本発明例１〜５の縦型ＤｉＭＯＳＦＥＴデバイスを作製した。
【００７２】
（比較例）
比較例に用いられる半導体基板１０を本発明例１〜５と主に以下の点を除いて同様に作製した。比較例に用いられる半導体基板１０を、種基板のオフ角が１２度の条件で作製した。一方、本発明例１〜５の半導体基板１０を、種基板のオフ角が４度の条件で作製した。
【００７３】
上記の半導体基板１０を使用し、実施の形態２で説明した方法によって、比較例の縦型ＤｉＭＯＳＦＥＴデバイスを作製した。
【００７４】
（歩留まり測定方法）
本発明例１〜５と比較例の縦型ＤｉＭＯＳＦＥＴデバイスの歩留まりを以下の様に測定した。縦型ＤｉＭＯＳＦＥＴデバイスのドレインリーク電流密度（ＩD）を、ドレイン電圧（ＶD）＝１１００Ｖであり、ゲート電圧（ＶG＝０Ｖ）の条件で測定した。ドレインリーク電流密度が１μＡ／ｍｍ2以上のデバイスを不良品と判定し、ドレインリーク電流密度が１μＡ／ｍｍ2未満のデバイスを良品と判定した。歩留まりは、測定した全てのデバイスの内、良品のデバイスの割合を表したものである。
【００７５】
（結果）
【００７６】
【表１】
0005967280.tif 000002
【００７７】
表１は、１辺１ｍｍのいずれの正方形領域４においても、バーガースベクトルが＜０００１＞方向に平行な転位の密度が１×１０5ｃｍ-2以下である基板である半導体基板１０を用いて製造された縦型ＤｉＭＯＳＦＥＴデバイスの歩留まりと、半導体基板１０の平均転位密度および局所転位密度との関係を表している。ここで局所転位密度とは、半導体基板１０の中央領域３の正方形領域４の中で、最も転位密度が高い領域の転位密度のことである。
【００７８】
表１に示すように、局所転位密度が１×１０6ｃｍ-2程度を超えるデバイス（比較例）の歩留まりは５１％と低かった。一方、局所転位密度が１×１０5ｃｍ-2未満程度であるデバイス（本発明例１）の歩留まりは７９％であり、比較例の歩留まりよりも高かった。また、局所転位密度とデバイスの歩留まりとは比較的強い相関があり、局所転位密度が低くなるとデバイスの歩留まりは向上した。さらに、たとえば比較例と本発明例３とを比較すると、平均転位密度は共に３×１０4ｃｍ-2程度と同程度であるが、歩留まりは大きく異なっている。つまり、デバイスの歩留まりを向上させるためには、半導体基板１０の平均転位密度だけに注目するのではなく、局所転位密度を減少させることが有効であることが本実験により示された。
【００７９】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８０】
１  主表面、２  外周、３  中央領域、４  正方形領域、５  基底面転位、６  貫通転位、７  転位、８  転位線、１０  半導体基板、１１  ルツボ、１２  原料、１３  種結晶、１４  炭化珪素結晶、１００  半導体デバイス。
【図１】
0005967280.tif 000003
【図２】
0005967280.tif 000004
【図３】
0005967280.tif 000005
【図４】
0005967280.tif 000006
【図５】
0005967280.tif 000007
【図６】
0005967280.tif 000008
【図７】
0005967280.tif 000009
【図８】
0005967280.tif 000010
【図９】
0005967280.tif 000011
【図１０】
0005967280.tif 000012
【図１１】
0005967280.tif 000013
【図１２】
0005967280.tif 000014