(57)【特許請求の範囲】
【請求項１】
時空パターンを記憶する方法であって、
入力データ・ストリームにおいて時空パターンの存在を検出するステップと、
前記時空パターンを抽出するステップと、
学習則に基づいて、方向性シナプス接続性を有するレイヤ・ニューラル・ネット関係を有する複数の電子ニューロンを含む連想メモリに前記時空パターンを記憶するステップであって、前記学習則が、前記時空パターンの関数として前記複数の電子ニューロン間のシナプス相互接続のコンダクタンスのレベルを与える、前記記憶するステップと、
前記記憶された時空パターンのあるバージョンが提示されることに応じて、前記連想メモリから前記記憶した時空パターンを検索するステップと
を含み、
前記複数の電子ニューロンがレイヤ関係を有し、
レイヤ関係を有する前記複数の電子ニューロンが、
１つ以上の第１の興奮性スパイキング電子ニューロンを含む第１の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第２の興奮性スパイキング電子ニューロンを含む第２の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第１の抑制性スパイキング電子ニューロンを含む第１の抑制性スパイキング電子ニューロン・レイヤと
を含み、
前記第１の興奮性スパイキング電子ニューロンが常に入力を受信し、前記第２の興奮性スパイキング電子ニューロン及び第１の抑制性スパイキング電子ニューロンが上記入力に応じていかなる時点でも発火する可能性があり、
入力データ・ストリームによって、前記１つ以上の第１の興奮性スパイキング電子ニューロンが活性化され、
前記第１の興奮性スパイキング電子ニューロンが活性化されることに応じて、前記第２の興奮性スパイキング電子ニューロンがトリガされ、
前記第２の興奮性スパイキング電子ニューロンが活性化されることに応じて、前記第１の抑制性スパイキング電子ニューロンが前記第２の興奮性スパイキング電子ニューロンによってトリガされ、
前記第１の抑制性スパイキング電子ニューロンが抑制性信号を前記第２の興奮性スパイキング電子ニューロンに送信し、
前記抑制性信号によって前記第２の興奮性スパイキング電子ニューロンのアクティビティが所定期間、抑制される、
前記方法。
【請求項２】
前記第２の興奮性スパイキング電子ニューロンのアクティビティが前記第１興奮性スパイキング電子ニューロンのアクティビティの所定期間内に起こった場合に、前記第１興奮性スパイキング電子ニューロン及び前記第２の興奮性スパイキング電子ニューロンの接続が強化される、請求項１に記載の方法。
【請求項３】
前記第１の興奮性スパイキング電子ニューロン・レイヤにおいて前記入力データ・ストリームを受信するステップと、
前記第１および第２の興奮性スパイキング電子ニューロン・レイヤおよび前記第１の抑制性スパイキング電子ニューロン・レイヤが組み合って前記受信した入力を処理するステップと
を含む、請求項２に記載の方法。
【請求項４】
前記第２の興奮性スパイキング電子ニューロンおよび前記第１の抑制性スパイキング電子ニューロンが、イベント間の因果律に従う関連付けを検出して前記記憶した時空パターンを検索するために、側方抑制およびスパイク駆動学習則によって勝者総取りプロセスを実行する、請求項３に記載の方法。
【請求項５】
前記学習則に基づいて、第１の興奮性スパイキング電子ニューロンが前記入力データ・ストリームによって活性化されることに応じて、接続された第２の興奮性スパイキング電子ニューロンをトリガし、前記第１の興奮性スパイキング電子ニューロンと前記第２の興奮性スパイキング電子ニューロンとの間の接続のコンダクタンスを強化するステップを更に含む、請求項４に記載の方法。
【請求項６】
前記学習則に基づいて、第２の興奮性スパイキング電子ニューロンが１つ以上の第１の興奮性スパイキング電子ニューロンによってトリガされることに応じて、接続された第１の抑制性スパイキング電子ニューロンをトリガし、前記第２の興奮性スパイキング電子ニューロンに抑制信号を返信し、ある時間期間だけ前記第２の興奮性スパイキング電子ニューロンによる更に別のアクティビティを抑制するステップを更に含む、請求項５に記載の方法。
【請求項７】
前記学習則に基づいて、最近トリガされた第２の興奮性スパイキング電子ニューロンのアクティビティの後に接続された第１の興奮性スパイキング電子ニューロンのアクティビティが発生することに応じて、前記第１および第２の接続された興奮性スパイキング電子ニューロン間の前記接続のコンダクタンスを弱くするステップを更に含む、請求項６に記載の方法。
【請求項８】
前記学習則に基づいて、接続された第１の興奮性スパイキング電子ニューロンの短期間後に第２の興奮性スパイキング電子ニューロンが発火することに応じて、前記第１および第２の接続された興奮性スパイキング電子ニューロン間の前記接続のコンダクタンスを強化するステップを更に含む、請求項５に記載の方法。
【請求項９】
時空パターンを記憶するニューラル・システムであって、
入力データ・ストリームにおいて時空パターンの存在を検出する手段と、
前記時空パターンを抽出する手段と、
学習則に基づいて、方向性シナプス接続性を有するレイヤ・ニューラル・ネット関係を有する複数の電子ニューロンを含む連想メモリに前記時空パターンを記憶する手段であって、前記学習則が、前記時空パターンの関数として前記複数の電子ニューロン間のシナプス相互接続のコンダクタンスのレベルを与える、前記記憶する手段と、
前記時空パターンのあるバージョンが提示されることに応じて、前記連想メモリから前記記憶した時空パターンを検索する手段と
を備えており、
前記複数の電子ニューロンがレイヤ関係を有し、
レイヤ関係を有する前記複数の電子ニューロンが、
１つ以上の第１の興奮性スパイキング電子ニューロンを含む第１の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第２の興奮性スパイキング電子ニューロンを含む第２の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第１の抑制性スパイキング電子ニューロンを含む第１の抑制性スパイキング電子ニューロン・レイヤと
を含み、
前記第１の興奮性スパイキング電子ニューロンが常に入力を受信し、前記第２の興奮性スパイキング電子ニューロン及び第１の抑制性スパイキング電子ニューロンが上記入力に応じていかなる時点でも発火する可能性があり、
入力データ・ストリームによって、前記１つ以上の第１の興奮性スパイキング電子ニューロンが活性化され、
前記第１の興奮性スパイキング電子ニューロンが活性化されることに応じて、前記第２の興奮性スパイキング電子ニューロンがトリガされ、
前記第２の興奮性スパイキング電子ニューロンが活性化されることに応じて、前記第１の抑制性スパイキング電子ニューロンが前記第２の興奮性スパイキング電子ニューロンによってトリガされ、
前記第１の抑制性スパイキング電子ニューロンが抑制性信号を前記第２の興奮性スパイキング電子ニューロンに送信し、
前記抑制性信号によって前記第２の興奮性スパイキング電子ニューロンのアクティビティが所定期間、抑制される、
前記ニューラル・システム。
【請求項１０】
前記第２の興奮性スパイキング電子ニューロンのアクティビティが前記第１興奮性スパイキング電子ニューロンのアクティビティの所定期間内に起こった場合に、前記第１興奮性スパイキング電子ニューロン及び前記第２の興奮性スパイキング電子ニューロンの接続が強化される、請求項９に記載のシステム。
【請求項１１】
コンピュータ・システムに、請求項１〜８のいずれか一項に記載の方法の各ステップを実行させる、コンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、国防高等研究計画局（ＤＡＰＲＡ：Ｄｅｆｅｎｓｅ  Ａｄｖａｎｃｅｄ  Ｒｅｓｅａｒｃｈ  Ｐｒｏｊｅｃｔｓ  Ａｇｅｎｃｙ）により認められた合意（Ａｇｒｅｅｍｅｎｔ）ＨＲ００１１−０９−Ｃ−０００２のもとで米国政府サポートにより行われた。米国政府は本発明において一定の権利を有する。
本発明はニューラル・システムに関し、更に具体的には時空連想メモリに関する。
【背景技術】
【０００２】
生物学的システムは、それらの感覚入力によって与えられた情報に対して秩序を与える。この情報は典型的に、特有の空間的および時間的な構造を有する局部的イベントを含む時空パターンの形態で現れる。これらのイベントは、多種多様な空間的および時間的規模で発生し、それにもかかわらず脳等の生物学的システムは、それらを統合して関連のある情報を抽出することができる。かかる生物学的システムは、ノイズの多い時空入力から迅速に信号を抽出することができる。
【０００３】
生物学的システムにおいては、ニューロンの軸策と別のニューロンの樹状突起との間の接触点をシナプスと呼び、このシナプスに対して２つのニューロンをそれぞれシナプス前およびシナプス後と呼ぶ。我々の個人的な経験の本質はシナプスのコンダクタンスに記憶される。シナプスのコンダクタンスは、スパイク・タイミング依存可塑性（ＳＴＤＰ：ｓｐｉｋｅ−ｔｉｍｉｎｇ  ｄｅｐｅｎｄｅｎｔ  ｐｌａｓｔｉｃｉｔｙ）に従って、シナプス前およびシナプス後のニューロンの相対スパイク時間の関数として、時間と共に変化する場合がある。ＳＴＤＰ則では、シナプス前ニューロンが発火した後にシナプス後ニューロンが発火するとシナプスのコンダクタンスが上昇し、２つの発火の順序が逆になるとシナプスのコンダクタンスが低下する。
【０００４】
人工ニューラル・ネットワークとも称される神経形態システムは、電子システムが実質的に生物学的な脳のものと類似の方法で機能することを可能とする計算システムである。神経形態システムは、生物学的な脳のニューロンと概ね機能的に同等である処理要素間の接続を生成する。神経形態システムは、生物学的ニューロンをモデル化した様々な電子回路を含むことができる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ｓｏｎｇ、Ｋ．Ｄ．Ｍｉｌｌｅｒ、およびＬ．Ｆ．Ａｂｂｏｔｔ、「Ｃｏｍｐｅｔｉｔｉｖｅ  Ｈｅｂｂｉａｎ  ｌｅａｒｎｉｎｇ  ｔｈｒｏｕｇｈ  ｓｐｉｋｅ−ｔｉｍｉｎｇ−ｄｅｐｅｎｄｅｎｔ  ｓｙｎａｐｔｉｃ  ｐｌａｓｔｉｃｉｔｙ」、ｎａｔｕｒｅ  Ｎｅｕｒｏｓｃｉｅｎｃｅ、ｖｏｌ．３、２０００年９月、９１９〜９２６ページ
【非特許文献２】Ｋ．Ｌｉｋｈａｒｅｖ「Ｈｙｂｒｉｄ  ＣＯＳ／Ｎａｎｏｅｌｅｃｔｒｏｎｉｃ  Ｃｉｒｃｕｉｔｓ：Ｏｐｐｏｒｔｕｎｉｔｉｅｓ  ａｎｄ  Ｃｈａｌｌｅｎｇｅｓ」、Ｊ．Ｎａｎｏｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，２００８（Ｖｏｌ．３、２０３〜２３０ページ、２００８年）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
人工ニューラル・ネットワークとも称される神経形態システムは、電子システムが実質的に生物学的な脳のものと類似の方法で機能することを可能とする計算システムである。神経形態システムは、生物学的な脳のニューロンと概ね機能的に同等である処理要素間の接続を生成する。神経形態システムは、生物学的ニューロンをモデル化した様々な電子回路を含むことができる。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、時空連想メモリのためのカノニカル・スパイキング・ニューロンを提供する。本発明の一態様は、方向性シナプス接続性を有するレイヤ・ニューラル・ネット関係を有する複数の電子ニューロンを含む時空連想メモリのための方法およびシステムを含む。複数の電子ニューロンは、データ・ストリームにおいて時空パターンの存在を検出し、この時空パターンを抽出するように構成されている。学習則に基づいて、複数の電子ニューロンは、時空パターンを記憶し、時空パターンのあるバージョンが提示されると、記憶した時空パターンを検索する。
【０００８】
本発明の別の態様は、リアルタイム・データ・ストリームにおいて時空パターンの存在を検出し、この時空パターンを抽出し、学習則に基づいて、方向性接続性を有するレイヤ関係を有する複数の電子ニューロンを含む時空連想メモリにこの時空パターンを記憶するための方法を含む。時空パターンのあるバージョンが提示されると、本発明は、連想メモリから記憶した時空パターンを検索するための方法を含む。
【０００９】
本発明のこれらおよび他のフィーチャ、態様、および利点は、以下の説明、添付の特許請求の範囲、および添付図面を参照することで理解されるであろう。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に従った時空連想メモリのためのシステムの図を示す。
【図２】本発明の一実施形態に従った、図１に示したシステムの更に詳細な図を示す。
【図３】本発明の一実施形態に従った、時空連想メモリのためのシステムの動作のフローチャートを示す。
【図４】本発明の別の実施形態に従った、時空連想メモリのカノニカル・スパイキング・ニューロン方法を実施する神経形態システムの図を示す。
【図５】本発明の別の実施形態に従った、図４に示したシステムのレイヤ・アーキテクチャの図を示す。
【図６】本発明の別の実施形態に従った、図５に示したシステムにおけるレイヤ間の接続の図を示す。
【図７】本発明の別の実施形態に従った、図６に示したシステムにおける２つのレイヤのニューロン間の接続の図を示す。
【図８】本発明の一実施形態に従った、図６に示したシステムにおいて用いられるスパイク・タイミング依存可塑性学習則の曲線を示す。
【図９】本発明の一実施形態を実施するために有用な、スパイク・タイミング依存可塑性を与える超高密度シナプス・クロスバー・アレイの例を示す。
【図１０】本発明の一実施形態を実施するために有用な情報処理システムの高レベルのブロック図を示す。
【発明を実施するための形態】
【００１１】
本発明の実施形態は、時空パターンを記憶し検索するように構成された連想メモリのためのカノニカル・スパイキング回路を含むニューラル・システムを提供する。
【００１２】
本明細書において用いる場合、「電子ニューロン」という言葉は、生物学的ニューロンをシミュレーションするように構成されたアーキテクチャを表す。電子ニューロンは、生物学的な脳のニューロンと概ね機能的に同等である処理要素間の接続を生成する。このため、本発明の実施形態に従った電子ニューロンを含むニューラル・システムは、生物学的ニューロン上をモデル化した様々な電子回路を含むことができる。更に、本発明の実施形態に従った電子ニューロンを含むニューラル・システムは、生物学的ニューロンをモデル化した様々な処理要素（コンピュータ・シミュレーションを含む）を含むことができる。電子回路を含む電子ニューロンを用いて、本発明のいくつかの例示的な実施形態を以下で説明するが、本発明は電子回路に限定されない。本発明の実施形態に従ったニューラル・システムは、アナログまたはデジタル回路を含む神経形態アーキテクチャとして、更にコンピュータ・シミュレーションとして実施することができる。実際、本発明の実施形態は、全体的にハードウェアの実施形態、全体的にソフトウェアの実施形態、またはハードウェアおよびソフトウェアの要素の双方を含む実施形態の形をとることができる。
【００１３】
本発明に従ったカノニカル・スパイキング・ニューロン・システムの一例のアーキテクチャは、複数層のニューロンを含み、更に、それらの間のシナプス接続および学習則を含む。かかるシステムは、従来のコンピュータ・システム上でのシミュレーション、または様々な異なるハードウェア・スキームによる実施等の異なる方法で実施することができ、その１つは、スパイク・タイミング依存可塑性（一例として以下で更に説明する）を提供するシナプス・クロスバー・アレイを含む。
【００１４】
本発明の一実施形態は、連想メモリ・タイプの教師なしパターン認識システムを実施するスパイキング電子ニューロン超小型回路を含む。連想メモリはデータ記憶デバイスを意味し、明示されたアドレスでなく情報内容に基づいて記憶したメモリを識別する。（明示されたアドレスとは対照的に）メモリ内容に対して直列または並列にアクセスすることによって連想メモリからデータを検索することができ、この場合、所望の１つ以上の一致のセットが見つかるまでメモリの情報内容を照会と比較する。
【００１５】
本発明の一実施形態によれば、パターン認識システムは、時空パターンを記憶し連想的に想起するように構成されたメモリ超小型回路においてスパイキング電子ニューロンを相互作用させるアセンブリを含む。学習則は、記憶されるパターンの関数として、電子ニューロン間のシナプス相互接続の強度を提供（記述）する。例えば、学習則は、記憶されるパターンの関数として、電子ニューロン間のシナプス相互接続のコンダクタンスのレベルを提供する。
【００１６】
本発明の一実施形態によれば、教師なしパターン認識システムは、明示的な外部命令機構なしでパターン認識タスクを実行する。このシステムは、パターンの明示的な記述を必要としない。このため、パターンが明確な時空構造および統計データを有する限り、パターンの意味内容は重要でない。時空パターンを含む入力データ・ストリームが与えられると、システムは、パターンの存在を検出すること、パターンを抽出および記憶することを学習するが、検出するパターンに関する情報を前もって与える必要はない。システムは、記憶したパターンの断片的なバージョンまたはノイズの多いバージョンあるいはその両方が提示された場合にメモリから適切な一致パターンを検索することができるように、パターンを記憶する。
【００１７】
時空パターンに加えて、入力データ・ストリームは一般的にあるレベルのノイズを含む場合がある。パターン認識システムは、リアルタイムでまたはオンラインでパターン認識を実行し、入来情報を処理するための別個の手段を必要としない。システムにデータ・ストリームが供給されると、システムはリアルタイムで入来情報を処理する。本発明の一実施形態において、システム・アーキテクチャはモジュール式でスケーラブルであり、単一の簡素化されたアーキテクチャを用いながら、多数の空間的および時間的規模で組み合わされた性質の問題に適している。
【００１８】
ここで図１を参照すると、本発明の一実施形態に従ったニューラル・システム１０のネットワーク・アーキテクチャの図が示されている。システム１０は、興奮性スパイキング電子ニューロンの２つのレイヤＥ１およびＥ２と、抑制性スパイキング電子ニューロンのレイヤＩ２と、を含む。Ｅ１レイヤは入力レイヤとして機能し、Ｅ２レイヤは処理レイヤとして機能する。レイヤＩ２は、図３に関連付けて以下で更に記載するような勝者総取り（ＷＴＡ：ｗｉｎｎｅｒ−ｔａｋｅ−ａｌｌ）機構を実施する。
【００１９】
一般に、興奮性スパイキング電子ニューロンは、そのターゲット・ニューロンを発火しやすくし、抑制性スパイキング電子ニューロンは、そのターゲットを発火しにくくする。スパイキング電子ニューロンの様々な実施を利用することができる。一般に、かかるニューロンはカウンタを含み、これは、ソースの興奮性ニューロンからの入力が受信されると値が上昇し、ソースの抑制性ニューロンからの入力が受信されると値が低下する。上昇または低下の量は、ソース・ニューロンからターゲット・ニューロンへの接続（例えば可変抵抗器によってモデル化されたシナプス接続）の強度に依存する。カウンタがある閾値に達すると、ニューロンはそれ自身のスパイクを発生し（すなわち発火し）、カウンタは基準値にリセットされる。以降、スパイキング電子ニューロンという言葉を「電子ニューロン」とする。
【００２０】
電子ニューロンは以下のように相互接続される。図２は、ニューラル・システム１０の更に詳細な図を示す。レイヤＥ１における電子ニューロン１２（すなわちＮＥ１）のポピュレーションがレイヤＥ２における電子ニューロン１４（すなわちＮＥ２）に接続され、電子ニューロン１４が電子ニューロン１４に接続されて示されている。更に、レイヤＥ２における電子ニューロン１４はレイヤＩ２における電子ニューロン１６（すなわちＮＩ２）に接続され、電子ニューロン１６は電子ニューロン１４に接続されている。ニューロン接続モデルは一般的なものであり、望ましい連想データ記憶／検索機能に従って調整することができる。典型的には、多数のニューロンに対して接続を行い、Ｅ１およびＥ２レイヤは多数のニューロンを含む。
【００２１】
時空パターンおよびノイズの多い入力を含む入力ストリームは、Ｅ１レイヤに供給され、ここでＥ１レイヤにおける電子ニューロン１２のスパイキング・アクティビティをトリガする。このスパイキング・アクティビティはＥ２レイヤの電子ニューロン１４へと順方向に伝播する。従って、入力データ・ストリームにおける時空パターンの存在は、レイヤＥ１の電子ニューロン１２において対応する時空スパイキング・アクティビティ画像を生成する。Ｅ１レイヤから接続されているため、インプリントされた時空スパイキング画像の影響の領域内にあるＥ２レイヤのあらゆる電子ニューロン１４が、一定の興奮性信号レベルを受信する。
【００２２】
図３は、本発明のこの実施形態に従った、図１および図２に示したニューラル・システム１０の動作の方法２０を示すフローチャートである。図３のプロセス・ステップは純粋に線形ではなく、Ｅ１レイヤ電子ニューロンは常に入力を受信しており、Ｅ２およびＩ２レイヤ電子ニューロンはその入力に応じていかなる時点でも発火する可能性がある。図３を参照すると、ステップ２１において、１つ以上のＥ１レイヤ電子ニューロン１２が入力ストリームによって活性化される。ステップ２２において、かかるアクティビティはＥ２レイヤ電子ニューロン１４をトリガすることができる。Ｅ２レイヤにおけるニューロン・アクティビティが、Ｅ１レイヤにおけるニューロン・アクティビティ後の短期間（例えば約５０ｍｓ）内に起こった場合、ステップ２３において、かかる電子ニューロン１２および１４間の接続は自動的に強化される（すなわちニューロン１２および１４間のシナプス接続のコンダクタンスが上昇する）。
【００２３】
いったんＥ２レイヤ電子ニューロン１４が（１つ以上のＥ１レイヤ電子ニューロン１２によって）トリガされたら、ステップ２４において、トリガされたＥ２レイヤ電子ニューロン１４は１つ以上のＩ２レイヤ電子ニューロン１６のアクティビティをトリガする。ステップ２５において、これはＥ２レイヤに強い抑制性信号を返信し、これによってステップ２６において、短期間（例えば約１０ｍｓ）、Ｅ２レイヤのアクティビティを抑制する。
【００２４】
最近トリガされたＥ２レイヤ電子ニューロン１４のアクティビティ後の短期間（例えば約５０ｍｓ）内に、電子ニューロン１４が接続するＥ１レイヤ電子ニューロン１２のアクティビティが起こった場合、電子ニューロン１２および１４間の接続は自動的に弱くなる（すなわちニューロン１２および１４間のシナプス接続のコンダクタンスが低下する）。
【００２５】
しかしながら、Ｅ２レイヤ電子ニューロン１４が、この電子ニューロン１４が接続するＥ１レイヤ電子ニューロン１２のすぐ後に（例えば約５０ｍｓ内に）発火（すなわちトリガまたはスパイク）した場合、システム１０は電子ニューロン１２および１４間の接続を強化する。
【００２６】
従って、所与のＥ２レイヤ電子ニューロン１４から所与のＥ１レイヤ電子ニューロン１２までの接続は、最初に電子ニューロン１４をトリガする際に電子ニューロン１２が関与した可能性がある場合はいつでも、強化される。前述の構成の結果として、システムは、因果律に従うイベント間の関連付けを強化すると共に因果律に従わないイベントを抑制するための機能を作り出す。
【００２７】
本発明の一実施形態において、システム１０の全体的な安定性およびノイズ耐性は、強度の正規化を実施することによって促進される。強度の正規化は、電子ニューロン接続間の強度を調節することによって達成される。システム１０は、ある接続の強度を高くした場合はいつでもシステム内の他の接続が弱くなることを犠牲にするように構成されている。これによって、電子ニューロンはその影響を最も有効な箇所に集中させることができ、ノイズによる効果がやがて弱くなることを保証する。接続の正規化を達成するには、あるニューロンが受信した全ての興奮性シナプス（接続）の強度を、一定値にとどまるように調節する。従って、あるニューロンに対する１つの接続の強度が上昇すると、そのニューロンに対する他の接続の強度はこれに比例して低下して、そのニューロンに対する全入力強度を一定に維持する。これについては、以下で更に説明する関係（６）によって説明する。
【００２８】
図４は、本発明の別の実施形態に従ったニューラル・システム３０の図を示す。システム３０は、興奮性電子ニューロンの２つのレイヤＥ１およびＥ２を含むことを含む。システム１０は更に、抑制性電子ニューロンの２つのレイヤＩ１およびＩ２を含む。図５を参照すると、本発明の一実施形態においてシステム３０は、方向性接続性（フィードフォワードおよびフィードバック）を有するレイヤ・アーキテクチャ３５を含み、因果律に従ったイベント間の関連付けを選択するように機能する側方抑制およびスパイク駆動学習則による勝者総取り（ＷＴＡ）プロセスの相互作用を実施する。
【００２９】
一例において、ＷＴＡプロセスは一般に、複数の興奮性ニューロンおよび単一の抑制性ニューロンのニューラル・ネットをモデル化する。アクティブな興奮性ニューロンは抑制性ニューロンを興奮させる。抑制性ニューロンは興奮性ニューロンを抑制する。ほとんどの興奮性ニューロンが抑制されるまで、抑制性ニューロンのアクティビティは増大する。
【００３０】
アーキテクチャ３５は、興奮性電子ニューロンの前記２つのレイヤＥ１およびＥ２と、抑制性電子ニューロンの前記２つのレイヤＩ１およびＩ２と、を含み、ＳＴＤＰおよびシナプス可塑性（軸策／樹状突起）のフィードフォワード（ＦＦ）経路ならびに反ＳＴＤＰおよびシナプス可塑性（軸策／樹状突起）のフィードバック経路（ＦＢ）を提供する。具体的には、アーキテクチャ３５は、ニューロン間の方向性接続性（フィードフォワードおよびフィードバック）を提供し、因果律に従ったイベント間の関連付けを選択するように機能する側方抑制およびスパイク駆動学習則によるＷＴＡを実施する。Ｅ１レイヤは空間−時間入力（例えば外観が時間で変動する円形または方形の画像）を受信し、Ｅ１レイヤに提示される入力パターンはＥ２レイヤ上に圧縮表現されることになる。
【００３１】
以前に遭遇したパターンの部分的なバージョンまたは破損したバージョンにより、完全なバージョンのエラーなしの検索が行われる。フィードバック経路（ＦＢ）接続は、反ＳＴＤＰ（すなわちａＳＴＤＰ）を示す。Ｅ１レイヤにおいて破損または不完全な入力があった場合、正しいＥ２レイヤ・ニューロンが発火するはずである。そのＥ２ニューロンの発火に基づいて、完全なＥ１入力を再現することができる。Ｅ２レイヤ・ニューロンの前にＥ１レイヤ・ニューロンが発火すると、シナプスが弱くなってスプリアス・アクティビティを排除する。Ｅ１レイヤ・ニューロンの前にＥ２レイヤ・ニューロンが発火すると、以前に見られた入力からの接続を強化することによってパターン完成のためにシナプスが強化される。
【００３２】
スパイク信号は、シナプス接続（要素）間の電圧バイアスを生成し、この結果として電流が下流のニューロンに流れる。この電流の大きさは、対応するシナプス接続のコンダクタンスによって重み付けされるようになっている。一例においては、ランダムな重み分布を利用して、スパイクのために各Ｅ２ニューロンがＥ１ニューロンの１０％からの入力を必要とするようになっている。フィードフォワード（ＦＦ）接続はＳＴＤＰを示し、入力がＥ１レイヤのニューロン・アクティビティにおける著しい時空相関性を生じることで、一定のＥ２レイヤ・ニューロンが発火する。Ｉ２レイヤは、Ｅ２レイヤにおけるアクティビティが極めて少数に限定されることを保証する。Ｅ２レイヤ・ニューロンの前にＥ１レイヤが発火すると、これはシナプスを強化して関連付けを形成する。Ｅ１レイヤ・ニューロンの前にＥ２レイヤが発火すると、これはシナプスを弱くしてノイズを除去する。
【００３３】
図６は、ニューラル・システム３０の更に詳細な図を示し、Ｅ１およびＥ２レイヤがそれぞれ興奮性電子ニューロン１２および１４（すなわちＮＥ１およびＮＥ２）のポピュレーションを含むことを示す。更に、Ｉ１およびＩ２レイヤはそれぞれ、抑制性電子ニューロン１６および１８（すなわちＮＩ１およびＮＩ２）のポピュレーション（グリッド）を含む。Ｅ１レイヤ電子ニューロンは入力ニューロンとして機能し、Ｅ２電子ニューロンはもっと高いレベルの処理をサポートする。図７に、異なるレイヤにおけるニューロン間の接続１１を更に詳細に示す。レイヤ間の接続は、ソース・レイヤＳにおける各ニューロン（Ａｎ）から、ソース・レイヤにおけるソースＡｎの位置と地形的に対応するターゲット・レイヤＴにおけるポイントのターゲット・ニューロンＢｎまで行われる。ソース・ニューロンＡｎは、ターゲット・ニューロンＢｎの一定の半径（０から∞まで）内にあるターゲット・レイヤの全ニューロンに接続される。
【００３４】
図８は、システム３０（図６）において用いられるスパイク・タイミング依存可塑性学習則を示し、例えばＳ．Ｓｏｎｇ、Ｋ．Ｄ．Ｍｉｌｌｅｒ、およびＬ．Ｆ．Ａｂｂｏｔｔ、「Ｃｏｍｐｅｔｉｔｉｖｅ  Ｈｅｂｂｉａｎ  ｌｅａｒｎｉｎｇ  ｔｈｒｏｕｇｈ  ｓｐｉｋｅ−ｔｉｍｉｎｇ−ｄｅｐｅｎｄｅｎｔ  ｓｙｎａｐｔｉｃ  ｐｌａｓｔｉｃｉｔｙ」、ｎａｔｕｒｅ  Ｎｅｕｒｏｓｃｉｅｎｃｅ、ｖｏｌ．３、２０００年９月、９１９〜９２６ページに記載されている。水平軸（ｘ軸）は、シナプス後ニューロン・スパイクの時間からシナプス前ニューロン・スパイクの時間を減算したものを表す。垂直軸（ｙ軸）は、異なるタイミングの前−後対から得られるシナプス重みの変化ΔＷを表す。曲線１３は以下の式から導出される。
ｔｐｒｅ＜ｔｐｏｓｔの場合、
【数１】
0006044969.tif 000002
その他の場合、
【数２】
0006044969.tif 000003
【００３５】
ここで、Ａ＋およびＡ−は正または負の数とすることができ、所与のタイミング差についての重み変化の大きさを決定し、τは時定数（以下で更に詳細に説明する）である。
【００３６】
電子ニューロンは以下のように相互接続される。各電子ニューロンは、他の電子ニューロンとの固定数Ｍの出立接続を形成する。各Ｅ１レイヤ電子ニューロンは、Ｉ１レイヤおよびＥ２レイヤの電子ニューロンに接続する。各Ｉ１レイヤ電子ニューロンは、Ｅ１レイヤ電子ニューロンにのみ接続する。同様に、各Ｅ２電子ニューロンはＩ２レイヤおよびＥ１レイヤの電子ニューロンに接続する。各Ｉ２レイヤ電子ニューロンはＥ２レイヤ電子ニューロンにのみ接続する。また、いずれかのニューロン対を接続する各経路には、伝導遅延が割り当てられる。接続及び遅延は、意図する用途に応じて、ランダムに（例えば分布から導かれる）または所定の地形的な方法で割り当てることができる。ポピュレーションは、それ自体に戻って接続することはできない。
【００３７】
一般に、システム構成は、用いられるスパイク発生機構の詳細とは無関係である。完全さのため、式（１）によってその脱分極変数Ｖの観点で各スパイキング・ニューロンのダイナミクスを決定するＩｚｈｉｋｅｖｉｃｈ／Ｂｒｅｔｔｅ−Ｇｅｒｓｔｎｅｒモデルの変形を用いることができる。
【００３８】
【数３】
0006044969.tif 000004
【００３９】
変数μはニューロンの適応／回復変数を示し、ｂおよびτμは一定のパラメータである。Ｆは典型的に、式（１）に対する解Ｖ（ｔ）の存在を保証するように選択した凸関数であり、所与の時間間隔内で充分に大きい入力Ｉが受信されると急速に「無限大になる」。これらの「爆発的な」イベントをスパイクと解釈する。いったんスパイクが記録されると、変数Ｖは休止状態にリセットされ、適応変数を適宜調節して回復期の開始を引き起こす。動作において、スパイクを捕獲するには、Ｖ（ｔ）＞Ｖｔｈｒの場合に時間ｔにおいてニューロンが発火したと言われるような閾値Ｖｔｈｒを導入する。各スパイクは、以下の関係（２）によって２進値アクティビティ変数ξ（ｔ）の観点で表される。
【００４０】
【数４】
0006044969.tif 000005
【００４１】
この構成における全てのニューロンは式（１）によって支配され、このため同一の入力が受信された場合に同一の挙動を示す。従って、動的挙動のあらゆる変動は、入力Ｉ（ｔ）の変動からのみ生じる。ポピュレーションＥ１、Ｅ２、Ｉ１、およびＩ２は、かかる入力項により相互作用する。説明の明確さのため、ニューロンのポピュレーションを、それらの入力の点で区別する。Ｅ１およびＩ１ニューロンは、シーケンス｛ｊ、ｋ、．．．｝からの指数を用いて標示する。Ｅ２およびＩ２ニューロンは、シーケンス｛α、β、．．．｝からの指数を用いて標示する。Ｅ１ニューロンに対する入力は３つのソースから開始する。上述のように、外部刺激を（感覚経路を介して）受信することに加えて、Ｅ１ニューロンは、Ｉ１およびＥ２ニューロンの双方からの入力も受信する。これらのソースは集合的に、以下の関係（３）における形態の式（１）の入力項Ｉ（ｔ）を与える。
【００４２】
【数５】
0006044969.tif 000006
【００４３】
ここで、Ｉｊｅｘｔは外部刺激を指し、ＷｊａおよびＷｊｋは、それぞれ
【数６】
0006044969.tif 000007
のシナプスの強度を示す負でない量であり、Δｊａは、ソースαとターゲット・ニューロンｊとの間の（軸策）伝導遅延を示す。
【００４４】
Ｅ２ニューロンに対する入力は関係（３）と同一の形態をとるが、明らかな表記の変更として、関係（３）の右側において、Ｅ１指数にＥ２指数を代入し、Ｉ２指数にＩ１指数を代入する。Ｅ２ニューロンは外部刺激を受信しないので、Ｉｅｘｔ＝０に設定する。また、Ｉ１およびＩ２ニューロンの双方に対する入力も関係（３）の形態をとるが、Ｉｅｘｔ＝０に設定することに加えて、抑制性入力を省略する。これは、上述のようにＩ１およびＩ２ニューロンは興奮性ニューロンとのみ相互作用するからである。
【００４５】
【数７】
0006044969.tif 000008
のシナプスの強度は時間依存である（すなわち可塑性である）が、他の全てのシナプス重みは時間的に固定されたままである。この構成は２つの形態の可塑性機構を与える。すなわち、
【数８】
0006044969.tif 000009
の重みは従来のＳＴＤＰ則のもとで発生し、
【数９】
0006044969.tif 000010
のものは反ＳＴＤＰのもとで発生する。典型的な規則の形態では、ｔｐｒｅおよびｔｐｏｓｔにおける全ての記録されたシナプス前およびシナプス後のスパイク・イベント対は、所与のニューロン対（ここではｐｒｅおよびｐｏｓｔによって標示する）間のシナプス強度の変化ΔＷｐｒｅ，ｐｏｓｔを誘発する。この変化は以下の関係（４）の形態をとる。
【００４６】
【数１０】
0006044969.tif 000011
【００４７】
ここで、Ａ＋、Ａ−、およびτは正の定数である。本発明に従った構成において用いられる反ＳＴＤＰ則は、以下の関係（５）の形態をとる。
【００４８】
【数１１】
0006044969.tif 000012
【００４９】
これは正の定数Ｂ＋、Ｂ−、およびτを有する。
【００５０】
重みの「正規化」バージョンを用いて、ダイナミクスの競合の態様を実施する。ｔ＋が、シミュレーションの過程におけるいずれかの基本更新時間ｔの直後の時間を示すとする。例えばαのような、いずれかの所与のニューロンに関連付けた重みを、以下によって制約する。
【００５１】
【数１２】
0006044969.tif 000013
【００５２】
これによって、全てのｔおよびαについてΣｋＷａｋ（ｔ＋）が一定のままであることを保証する。この制約は、命令により、全ての指数α、ｊ、および所定の定数Ｗｍａｘについて確実に０≦Ｗａｊ≦Ｗｍａｘとする厳しい規則によって補足される。競合ダイナミクスは、入力における対照的な強化のためのプロセスを導入することで更に容易になる。これは、関係（３）におけるＩｊ（ｔ）を以下の関係（７）によって置換することを含む。
【００５３】
【数１３】
0006044969.tif 000014
【００５４】
指数を適宜取り替えることで、Ｅ２、Ｉ１、およびＩ２に対する入力について同様の数式が得られる。
【００５５】
以下に、入力の提示のためのプロトコルについて概説する。このプロトコルは、任意に、入力電子ニューロン・アレイＥ１を、各々がほぼ同一数の入力ニューロンを含むＰ個のクラスタ（μ＝１、．．．、Ｐによって示される）に分割することを含む。この例では、特定の入力パターンの提示は、主として特定のクラスタに限定された、固定時間間隔にわたるアクティビティの動揺として現れる。この限定は厳密である必要はなく、部分的な重複も可能であると共に、ニューロン・アレイ上のどこででも散発的なイベントの可能性がある。これによって、特定の「時間的入力パターン」を特定の入力クラスタに関連付けることが可能となる。
【００５６】
以下の一例としての状況では、パターンは、長さＴの間隔にわたって一度に１つずつＥ１に提示され、各提示の後に長さＴＳの無音期がある。時間の基本単位としてΔｔを用い、Ｔ，ＴＳ＞＞Δｔとし、
0006044969.tif 000015
に設定し、更に、Ｔｔｒａｉｎ＞＞Ｔ，ＴＳを、「訓練」期の持続時間とする。入力（刺激）の提示のためのプロトコルは、以下の表１の通りである。
【００５７】
【表１】
0006044969.tif 000016
【００５８】
以下の表２は、上の入力提示プロトコルのオンライン実施を示す。ルーチン「選択（ｎ、Ｅ１μ）」によって、トリガされるｎ個のＥ１ニューロンのリストを戻す。
【００５９】
【表２】
0006044969.tif 000017
【００６０】
本発明の実施形態による結果に影響を及ぼすことなく、異なるレベルの複雑度の刺激（入力）プロトコルの変形が可能である。例示的な変形は、刺激（入力）においてノイズのレベルを導入すること、および、例えばＥ１μのアクティビティが部分的にＥ１ｖのものと一致することができる（μ≠ｖの場合）等、重複パターンを可能とすることを含む。
【００６１】
上述の入力／刺激提示プロトコルに従って、訓練期の間、以下の時間間隔においてｎ回パターンＥ１μをニューラル・システム（ネットワーク）に提示する。
【００６２】
【数１４】
0006044969.tif 000018
【００６３】
各時間ステップｔ∈Ｔ（ｎ、μ）における活性化のためにパターンμにおけるＥ１単位の特定のサブセットを選択する。この場合、ｓｅｌｅｃｔＥ１（ｔ）はかかるサブセットを示し、ｆｉｒｅｄＥ１（ｔ）は時間ｔにおいて発火したことが観察されたＥ１ニューロンのセットを示し、
【数１５】
0006044969.tif 000019
は全てのｔ＜０に用いられる。ここで、
【数１６】
0006044969.tif 000020
を定義する。
【００６４】
このため、Ｅ１'（ｎ、μ）は、繰り返される（フィードバック）アクティビティによって発火することができただけのＥ１ニューロンのセットを含む。このため、各ｎおよびμについて、関係（９）は以下の尺度を提供する。
【００６５】
【数１７】
0006044969.tif 000021
ここで、｜｜Ｓ｜｜はセットＳの濃度を示し、０≦Ｒ（ｎ、μ）、Ｐ（ｎ、μ）≦１であり、Ｅ１'（ｎ、μ）はＥ１に記録された入力（フィードフォワード）アクティビティの返信画像であるので、Ｒ（ｎ、μ）は「実際の入力との返信画像の一致」の量を測定するようになっている。すなわち、Ｒ（ｎ、μ）は、返信画像と実際の入力と間の一致が高レベルであると大きく、そうでなければ小さい。このため、Ｒ（ｎ、μ）は「想起」の尺度であり、時空パターンのあるバージョンが提示されると、システムは記憶した時空パターンを検索するようになっている。同様に、Ｐ（ｎ、μ）は、実際のアクティビティと誘発されたアクティビティとの間の関連付けを行う「精度」を測定する。
【００６６】
前記尺度の平均バージョンは以下の通りである。
【数１８】
0006044969.tif 000022
【００６７】
表３は、本発明に従った一例のシミュレーションを示し、標記
【数１９】
0006044969.tif 000023
は、構造
【数２０】
0006044969.tif 000024
によるオブジェクトを示し、指数Ｅ１、Ｅ２、Ｉ２、およびＩ２はポピュレーションＥ１、Ｅ２、Ｉ１、およびＩ２における量を標示する多重指数として機能する。更に、ＭＥ１，Ｅ２は、Ｅ１における行指数およびＥ２における列指数を有する行列Ｍを指す。いずれかの２つの行列ＭおよびΔが与えられると、演算子＊は、以下のように設定することによって定義される。                                
【００６８】
【数２１】
0006044969.tif 000025
ここで、以下のように、適切な単位にスケーリングした基本時間ステップを利用する。
【００６９】
【表３】
0006044969.tif 000026
【表４】
0006044969.tif 000027
【００７０】
本発明の一実施形態において、入力パターンの時間期間は、ランダムおよび可変であるが、約１０ｍｓと約１００ｍｓとの間等の所与の下限および上限内に収まる。しかしながら、入力パターンにノイズが連続的に存在すると想定される。パターンは、相当に長い時間間隔にわたって繰り返し発生する。一例では、空間スケールによって、特定の一連の時空イベントがパターンを構築するか否かを判定する。
【００７１】
本発明の一実施形態に従った神経方法およびシステムは、ニューロンのスパイキング、スパイク時間駆動学習則およびニューロン間の反復接続を含む大脳皮質ネットワークのフィーチャを実施する。このシステムでは、教師なし訓練セッションの後に、入力パターン識別およびその後のパターン想起を行うために、ニューロン当たり単一のスパイクだけが必要である。このシステムは、もっと大きいシステムの中間処理段として機能することができ、この場合、神経生物学的実験によって提案されたものと同様の時間制約のもとで、機能的に著しい量の処理を行うことができる。
【００７２】
本発明の一実施形態によれば、ニューラル・システムは、競合ダイナミクスおよび教師なし学習によってニューロンのスパイキングに対応するように構成されたアーキテクチャを実施する。ニューラル・システムは、検索の実行が成功し、いったんパターンが非活性化されると消失するアクティビティにより一時的なニューロン・アセンブリを実施する。かかる一時的なアセンブリによって、メモリの効率的かつ迅速な連続活性化および検索を可能とする。ニューラル・システムは、パターン完成のための専用のニューラル回路を含み、注目しその後分析する必要があるイベントを特定することができる。ニューラル・システムは、モジュール式フレームワークへの組み込みに容易に適用することができ、各モジュールは本明細書に開示した基本的な２レイヤ電子ニューロン実施を有する。
【００７３】
一例として、モジュール式フレームワーク構成は、基本的な２レイヤ・モジュールを階層的に積層することを含み、階層における各レベルが様々な抽象レベルのフィーチャを表す。基本的な２レイヤ・システムに追加のニューロン・レイヤ（例えばＥ２ａ、Ｅ２ｂ等）を追加することも可能であり、各ニューロン・レイヤが並列に同一入力ストリーム内の異なるパターン・フィーチャに応答する。これは、各ニューロン・レイヤ・シートについて異なる受信フィールド・プロファイルを用いることで達成可能である。あるいは、システムが多数のＥ１レイヤを含み、別個の入力ストリームが全て単一のＥ２レイヤに供給されることも可能である。システムは、これらの代替案の様々な置換および組み合わせを行うことによって、以前に学習したパターンを複雑な組成に統合することができる。
【００７４】
本発明の実施形態は、全体的にハードウェアの実施形態、全体的にソフトウェアの実施形態、またはハードウェアおよびソフトウェアの双方の要素を含む実施形態の形態をとることができる。上述したような本発明に従ったカノニカル・スパイキング・ニューロン・システムの一例のアーキテクチャは、レイヤＥ１、Ｅ２、Ｉ１、およびＩ２におけるニューロンを含み、更に、それらの間の接続および学習則を含む。かかるシステムは、従来のコンピュータ・システム上でのシミュレーションによって、または様々な異なるハードウェア・スキームによって（その１つは超高密度シナプス・クロスバー・アレイを含み、スパイク・タイミング依存可塑性を提供する）実施する等、異なる方法で実施することができる。
【００７５】
本明細書において用いる場合、「超高密度クロスバー・アレイ」という言葉は、約０．１ｎｍから１０μｍの範囲のピッチを有することができるクロスバー・アレイを指す。図９は、複数のニューロン１５、１７、１９、および２１を有するクロスバー・アレイ１００を含む一例のニューラル・システムを示す。これらのニューロンは、本明細書において「電子ニューロン」とも称する。ニューロン１５および１７は軸策ニューロンであり、ニューロン１９および２１は樹状突起ニューロンである。軸策ニューロン１５および１７は、出力２２および２４がそれぞれ軸策２６および２８に接続されて示されている。樹状突起ニューロン１９および２１は、入力３０および３２がそれぞれ樹状突起３４および３６に接続されて示されている。また、軸策ニューロン１５および１７は、入力を含み、樹状突起に沿って信号を受信するが、これらの入力および樹状突起は例示の簡略さのため図示しない。このため、軸策ニューロン１５および１７は、樹状突起接続に沿って入力を受信する場合に樹状突起ニューロンとして機能する。同様に、樹状突起ニューロン１９および２１は、それらの軸策接続に沿って信号を送信する場合に軸策ニューロンとして機能する。ニューロン１５、１７、１９および２１のいずれかが発火すると、それらは軸策および樹状突起接続に対してパルスを送出する。
【００７６】
軸策２６、２８および樹状突起３４、３６間の各接続は、可変状態抵抗器３８、４０、４２、および４４を介して行われる。可変状態抵抗器が位置する接合部を、本明細書においては「クロスポイント接合部」と称することができる。「可変状態抵抗器」という言葉は、電気的パルス（電圧または電流のいずれか）の印加によってデバイスの電気的コンダクタンス特性が変化するデバイスのクラスを指す。クロスバー・アレイ・ニューラル・システムの一般的な考察では、かかるクロスバー・アレイにおいて用いるような可変状態抵抗器に関して、Ｋ．Ｌｉｋｈａｒｅｖ「Ｈｙｂｒｉｄ  ＣＯＳ／Ｎａｎｏｅｌｅｃｔｒｏｎｉｃ  Ｃｉｒｃｕｉｔｓ：  Ｏｐｐｏｒｔｕｎｉｔｉｅｓ  ａｎｄ  Ｃｈａｌｌｅｎｇｅｓ」、Ｊ．Ｎａｎｏｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，２００８（Ｖｏｌ．３、２０３〜２３０ページ、２００８年）を参照する。本発明の一実施形態では、可変状態抵抗器は相変化メモリ（ＰＣＭ）を含むことができる。ＰＣＭデバイスの他に、本発明の実施形態において使用可能な他の可変状態抵抗器デバイスは、金属酸化物、硫化物、酸化シリコン、およびアモルファス・シリコン、磁気トンネル接合、浮動ゲートＦＥＴトランジスタ、および有機薄膜層デバイスを用いて形成したデバイスを含む。これらについては上述のＫ．Ｌｉｋｈａｒｅｖの記事に更に詳細に記載されている。また、可変状態抵抗器は、スタティック・ランダム・アクセス・メモリ・デバイスを用いて構築することも可能である。また、可変状態抵抗器にはアクセス・デバイス３９が接続されており、これはＰＮダイオード、ダイオードとして配線されたＦＥＴ、または非線形電圧−電流応答を有する他の何らかの要素を含むことができる。
【００７７】
ニューロン１５、１７、１９、および２１は各々、一対のＲＣ回路４８を含む。一般に、本発明の一実施形態によれば、軸策ニューロン１５および１７は、樹状突起入力接続（図示せず）から受信した入力が閾値を超えた場合に「発火する」（パルスを送信する）。軸策ニューロン１５および１７が発火した場合、それらはＡ−ＳＴＤＰ変数を維持する。この変数は、そのＲＣ回路４８の一方の抵抗器およびコンデンサの値によって決定する比較的長い所定の時定数により減衰する。例えば一実施形態において、この時定数は５０ｍｓとすることができる。Ａ−ＳＴＤＰ変数は、電流ミラーを用いたコンデンサまたは等価回路間の電圧を求めることによってサンプリングすることができる。この変数を用いて、関連するニューロンの最後の発火後の時間を符号化することによって、軸策ＳＴＤＰを達成する。軸策ＳＴＤＰを用いて「増強（ｐｏｔｅｎｔｉａｔｉｏｎ）」を制御する。これは、この文脈において、シナプス・コンダクタンスの上昇として定義される。
【００７８】
樹状突起ニューロン１９、２１が発火すると、それらはＤ−ＳＴＤＰ変数を維持する。この変数は、そのＲＣ回路４８の一方における抵抗器およびコンデンサの値に基づいて比較的長い所定の時定数で減衰する。例えば一実施形態では、この時定数は約５０ｍｓとすることができる。他の実施形態では、この変数は時間の関数として減衰する場合がある。例えばこの変数は、一次、多項、または二次関数に従って減衰する場合がある。本発明の別の実施形態では、変数は、経時的に低下するのでなく上昇する場合がある。いずれにせよ、この変数を用いて、関連するニューロンの最後の発火後の時間を符号化することによって、樹状突起ＳＴＤＰを達成することができる。樹状突起ＳＴＤＰを用いて「抑圧（ｄｅｐｒｅｓｓｉｏｎ）」を制御することができる。これは、この文脈において、シナプス・コンダクタンスの低下として定義される。
【００７９】
本発明の実施形態は、コンピュータ、処理デバイス、またはいずれかの命令実行システムによってまたはそれと接続して用いるためのプログラム・コードを提供するコンピュータ使用可能またはコンピュータ読み取り可能媒体からアクセス可能なコンピュータ・シミュレーションまたはプログラムの形態をとることができる。当業者には認められるであろうが、本発明の態様は、システム、方法、またはコンピュータ・プログラムとして具現化することができる。従って、本発明の態様は、全体的にハードウェアの実施形態、全体的にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、または、ソフトウェアおよびハードウェアの態様を組み合わせた実施形態という形をとることができ、それらは全て本明細書において、「回路」、「モジュール」、または「システム」と一般的に称することができる。更に、本発明の態様は、具現化されたコンピュータ読み取り可能プログラム・コードを有する１つ以上のコンピュータ読み取り可能媒体（複数の媒体）において具現化されたコンピュータ・プログラムの形態をとることも可能である。
【００８０】
１つ以上のコンピュータ読み取り可能媒体（複数の媒体）のあらゆる組み合わせを利用することができる。コンピュータ読み取り可能媒体は、コンピュータ読み取り可能信号媒体またはコンピュータ読み取り可能記憶媒体とすることができる。コンピュータ読み取り可能記憶媒体は例えば、限定ではないが、電子、磁気、光、電磁、赤外線、または半導体のシステム、装置、デバイス、または前述のもののいずれかの適切な組み合わせとすることができる。コンピュータ読み取り可能記憶媒体の更に具体的な例（非網羅的な列挙）は、以下を含む。すなわち、１本以上のワイヤを含む電気的接続、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、光ファイバ、携帯型コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、光記憶デバイス、磁気記憶デバイス、または前述のもののいずれかの適切な組み合わせである。この文書の文脈において、コンピュータ読み取り可能記憶媒体は、命令実行システム、装置、またはデバイスによってまたはそれと接続して用いるためにプログラムを含有または記憶することが可能ないずれかのタンジブルな媒体とすることができる。
【００８１】
コンピュータ読み取り可能信号媒体は、例えばベースバンドにおいてまたは搬送波の一部として、具現化されたコンピュータ読み取り可能プログラム・コードを有する伝播データ信号を含むことができる。かかる伝播信号は様々な形態のいずれかをとることができ、それらは限定ではないが、電磁、光、またはそれらのいずれかの適切な組み合わせを含む。コンピュータ読み取り可能信号媒体は、コンピュータ読み取り可能記憶媒体でないが、命令実行システム、装置、またはデバイスによってまたはそれと接続して用いるためにプログラムを伝達、伝播、または転送することが可能ないずれかのコンピュータ読み取り可能媒体とすることができる。
【００８２】
コンピュータ読み取り可能媒体上で具現化されるプログラム・コードは、限定ではないが、無線、有線、光ファイバ・ケーブル、ＲＦ等、または前述のもののいずれかの適切な組み合わせを含むいずれかの適切な媒体を用いて伝送することができる。本発明の態様の動作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋等のオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語等の従来の手順プログラミング言語を含む１つ以上のプログラミング言語のいずれかの組み合わせにおいて記述することができる。プログラム・コードは、全体的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロンのソフトウェア・パッケージとして、部分的にユーザのコンピュータ上でおよび部分的に遠隔コンピュータ上で、または全体的に遠隔コンピュータもしくはサーバ上で、実行することができる。後者の場合、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含むいずれかのタイプのネットワークを介してユーザのコンピュータに接続することができ、または、接続は、（例えばインターネット・サービス・プロバイダを用いてインターネットを介して）外部コンピュータに対して行うことができる。
【００８３】
本発明の実施形態に従った方法、装置（システム）、およびコンピュータ・プログラムのフローチャート図またはブロック図あるいはその両方を参照して、本発明の態様について以下に記載する。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方におけるブロックの組み合わせは、コンピュータ・プログラム命令によって実施可能であることは理解されよう。  これらのコンピュータ・プログラム命令は、汎用コンピュータ、特殊目的コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて機械を生成することができ、これによって、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサによって実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックまたは複数のブロックに規定された機能／行為を実施するための手段を生成するようになっている。
【００８４】
また、これらのコンピュータ・プログラム命令はコンピュータ読み取り可能媒体に記憶することができ、これによって、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスに特定の方法で機能するように指示することができ、これにより、コンピュータ読み取り可能媒体に記憶された命令が、フローチャートまたはブロック図あるいはその両方のブロックまたは複数のブロックに規定された機能／行為を実施する命令を含む製造品を生成するようになっている。
【００８５】
また、コンピュータ・プログラム命令を、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードして、そのコンピュータ、他のプログラマブル装置、または他のデバイス上で一連の動作ステップを実行させてコンピュータ実施プロセスを生成することができ、これによって、コンピュータまたは他のプログラマブル装置上で実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックまたは複数のブロックに規定された機能／行為を実施するためのプロセスを提供するようになっている。
【００８６】
図１０は、本発明の一実施形態を実施するために有用な情報処理システムを示す高レベルのブロック図である。コンピュータ・システムは、プロセッサ１０２等の１つ以上のプロセッサを含む。プロセッサ１０２は、通信インフラストラクチャ１０４（例えば通信バス、クロスオーバー・バス、またはネットワーク）に接続されている。
【００８７】
コンピュータ・システムは、ディスプレイ・インタフェース１０６を含むことができ、これはディスプレイ・ユニット１０８上で標示するために、通信インフラストラクチャからの（または図示しないフレーム・バッファからの）グラフィック、テキスト、および他のデータを転送する。また、コンピュータ・システムは、好ましくはランダム・アクセス・メモリ（ＲＯＭ）であるメイン・メモリ１１０を含み、更に二次メモリ１１２を含むことができる。二次メモリは、例えばハード・ディスク・ドライブ１１４または着脱可能記憶デバイス１１６あるいはその両方を含むことができ、これは例えば、フレキシブル・ディスク・ドライブ、磁気テープ・ドライブ、または光ディスク・ドライブを表す。着脱可能記憶ドライブ１１６は、当業者に周知の方法で、着脱可能記憶ユニット１１８からの読み取りまたはこれへの書き込みあるいはその両方を行う。着脱可能記憶ユニット１１８は、例えばフレキシブル・ディスク、コンパクト・ディスク、磁気テープ、または光ディスク等を表し、これは着脱可能記憶ドライブ１１６によって読み取りおよび書き込みを行う。認められるように、着脱可能記憶ユニット１１８は、コンピュータ・ソフトウェアまたはデータあるいはその両方を記憶しているコンピュータ読み取り可能媒体を含む。
【００８８】
代替的な実施形態では、二次メモリ１１２は、コンピュータ・システムにコンピュータ・プログラムまたは他の命令をロードすることを可能とするための他の同様の手段を含むことができる。かかる手段は、例えば着脱可能記憶ユニット１２０およびインタフェース１２２を含むことができる。かかる手段の例は、プログラム・パッケージおよびパッケージ・インタフェース（ビデオ・ゲーム・デバイスにおいて見られるもの等）、着脱可能メモリ・チップ（ＥＰＲＯＭまたはＰＲＯＭ等）および関連するソケット、ならびに他の着脱可能記憶ユニット１２０および１２２であって、この着脱可能記憶ユニット１２０からコンピュータ・システムにソフトウェアおよびデータを転送可能とするものを含むことができる。
【００８９】
また、コンピュータ・システムは通信インタフェース１２４を含むことができる。通信インタフェース１２４によって、コンピュータ・システムと外部デバイスとの間でソフトウェアおよびデータを転送することができる。通信インタフェース１２４の例は、モデム、ネットワーク・インタフェース（イーサネット・カード等）、通信ポート、またはＰＣＭＣＩＡスロットおよびカード等を含むことができる。通信インタフェース１２４を介して転送されるソフトウェアおよびデータは、例えば、電子、電磁、光、または通信インタフェース１２４によって受信可能な他の信号とすることができる信号の形態である。これらの信号は、通信経路（すなわちチャネル）１２６を介して通信インタフェース１２４に供給される。この通信経路１２６は、信号を搬送し、ワイヤまたはケーブル、光ファイバ、電話線、携帯電話リンク、無線周波数（ＲＦ）リンク、または他の通信チャネルあるいはそれら全てを用いて実施することができる。
【００９０】
この文書において、「コンピュータ・プログラム媒体」、「コンピュータ使用可能媒体」、および「コンピュータ読み取り可能媒体」という言葉は、メイン・メモリ１１０および二次メモリ１１２、着脱可能記憶ドライブ１１６、およびハード・ディスク・ドライブ１１４にインストールされたハード・ディスク等の媒体を一般的に指すために用いられる。
【００９１】
メイン・メモリ１１０または二次メモリ１１２あるいはその両方に、コンピュータ・プログラム（コンピュータ制御論理とも呼ばれる）が記憶されている。また、通信インタフェース１２４を介してコンピュータ・プログラムを受信することも可能である。かかるコンピュータ・プログラムは、実行されると、本明細書において論じたような本発明のフィーチャをコンピュータ・システムが実行することを可能とする。特に、コンピュータ・プログラムは、実行されると、コンピュータ・システムのフィーチャをプロセッサ１０２が実行することを可能とする。従って、かかるコンピュータ・プログラムは、コンピュータ・システムのコントローラを表す。
【００９２】
図面におけるフローチャートおよびブロック図は、本発明の様々な実施形態に従ったシステム、方法、およびコンピュータ・プログラムの可能な実施のアーキテクチャ、機能性、および動作を例示する。この点で、フローチャートまたはブロック図における各ブロックは、規定された論理機能（複数の機能）を実施するための１つ以上の実行可能命令を含むコードのモジュール、セグメント、または一部を表すことができる。また、いくつかの代替的な実施において、ブロックに明記した機能は、図面に明記した順序どおりでなく発生する場合があることに留意すべきである。例えば、関与する機能性に応じて、連続して示した２つのブロックは実際には実質的に同時に実行されることがあり、またはブロックは時に逆の順序で実行される場合がある。また、ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組み合わせは、規定された機能もしくは行為を実行する特殊目的ハードウェア・ベースのシステム、または特殊目的ハードウェアおよびコンピュータ命令の組み合わせによって実施可能であることに留意すべきである。
【００９３】
また、本明細書において以下が開示される。
１．方向性シナプス接続性を有するレイヤ・ニューラル・ネット関係を有する複数の電子ニューロンであって、
１つ以上の第１の興奮性スパイキング電子ニューロンを含む第１の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第２の興奮性スパイキング電子ニューロンを含む第２の興奮性スパイキング電子ニューロン・レイヤと、
１つ以上の第１の抑制性スパイキング電子ニューロンを含む第１の抑制性スパイキング電子ニューロン・レイヤと、
を含む、複数の電子ニューロンを含み、
第１の興奮性スパイキング電子ニューロン・レイヤが入力データ・ストリームを受信し、第１および第２の興奮性スパイキング電子ニューロン・レイヤおよび第１の抑制性スパイキング電子ニューロン・レイヤが組み合って、学習則に基づいて受信した入力を処理し、学習則が、入力データ・ストリームにおける時空パターンの関数として電子ニューロン間のシナプス相互接続のコンダクタンスのレベルを与える、ニューラル・システム。
２．各第１の興奮性スパイキング電子ニューロンが第２の興奮性スパイキング電子ニューロンに接続され、
各第２の興奮性スパイキング電子ニューロンが第１の興奮性スパイキング電子ニューロンおよび第１の抑制性スパイキング電子ニューロンに接続され、
各第１の抑制性スパイキング電子ニューロンが第２の興奮性スパイキング電子ニューロンに接続され、
各第１の抑制性スパイキング電子ニューロンが側方抑制により勝者総取りプロセスを提供する、上述の条項１に記載のシステム。
３．学習則に基づいて、第１の興奮性スパイキング電子ニューロンが入力データ・ストリームによって活性化されると、第１の興奮性スパイキング電子ニューロンは接続された第２の興奮性スパイキング電子ニューロンをトリガし、第１の興奮性スパイキング電子ニューロンと第２の興奮性スパイキング電子ニューロンとの間の接続のコンダクタンスが強化される、上述の条項２に記載のシステム。
４．学習則に基づいて、第２の興奮性スパイキング電子ニューロンが１つ以上の第１の興奮性スパイキング電子ニューロンによってトリガされると、第２の興奮性スパイキング電子ニューロンは接続された第１の抑制性スパイキング電子ニューロンをトリガし、第２の興奮性スパイキング電子ニューロンに抑制信号が返信され、これによって、ある時間期間だけ第２の興奮性スパイキング電子ニューロンによる更に別のアクティビティを抑制する、上述の条項３に記載のシステム。
５．学習則に基づいて、最近トリガされた第２の興奮性スパイキング電子ニューロンのアクティビティの後に接続された第１の興奮性スパイキング電子ニューロンのアクティビティが発生すると、第１および第２の接続された興奮性スパイキング電子ニューロン間の接続のコンダクタンスが弱くなる、上述の条項４に記載のシステム。
６．学習則に基づいて、接続された第１の興奮性スパイキング電子ニューロンの短期間後に第２の興奮性スパイキング電子ニューロンが発火すると、第１および第２の接続された興奮性スパイキング電子ニューロン間の接続のコンダクタンスが強化される、上述の条項５に記載のシステム。
７．複数の電子ニューロンが、
リアルタイム入力データ・ストリームにおいて時空パターンの存在を検出し、
時空パターンを抽出し、
学習則に基づいて、複数の電子ニューロンに時空パターンを記憶し、時空パターンのあるバージョンが提示されると、記憶した時空パターンを検索し、学習則が、時空パターンの関数として電子ニューロン間のシナプス相互接続のコンダクタンスのレベルを与える、上述の条項６に記載のシステム。
【図１】
0006044969.tif 000028
【図２】
0006044969.tif 000029
【図３】
0006044969.tif 000030
【図４】
0006044969.tif 000031
【図５】
0006044969.tif 000032
【図６】
0006044969.tif 000033
【図７】
0006044969.tif 000034
【図８】
0006044969.tif 000035
【図９】
0006044969.tif 000036
【図１０】
0006044969.tif 000037