(57)【特許請求の範囲】
【請求項１】
窒化物半導体層上の所定の領域に接触するように下地電極層を形成する工程と、
前記下地電極層上にＡｌ層を形成する工程と、
前記Ａｌ層を形成する工程の後に、熱処理を行うことにより前記下地電極層と前記窒化物半導体層とのオーミック接触を得る工程と、
前記熱処理を行う工程の後に、前記Ａｌ層を除去する工程と、
前記Ａｌ層を除去する工程の後に、前記所定の領域上に、上部電極層を形成する工程と、
前記窒化物半導体層にリセスを形成する工程と、を有し、
前記窒化物半導体層はＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮを含み、
前記下地電極層を形成する工程は、前記リセスに、Ｔｉ，Ｔａ又はＶａの少なくとも一つからなる前記下地電極層を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項２】
窒化物半導体層上の所定の領域に接触するように下地電極層を形成する工程と、
前記下地電極層上にＡｌ層を形成する工程と、
前記Ａｌ層を形成する工程の後に、熱処理を行うことにより前記下地電極層と前記窒化物半導体層とのオーミック接触を得る工程と、
前記熱処理を行う工程の後に、前記Ａｌ層を除去する工程と、
前記Ａｌ層を除去する工程の後に、前記所定の領域上に、上部電極層を形成する工程と、
前記窒化物半導体層上にゲート電極を形成する工程と、を有し、
前記窒化物半導体層はＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮを含み、
前記下地電極層を形成する工程は、Ｔｉ，Ｔａ又はＶａの少なくとも一つからなる前記下地電極層を形成する工程であり、
前記上部電極層を形成する工程は、前記下地電極層と前記上部電極層とからなるソース電極及びドレイン電極を形成する工程であり、かつ前記上部電極層の端部が、前記上部電極層の下に位置する前記下地電極層の端部よりも、前記ゲート電極から遠くなるように前記上部電極層を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項３】
前記窒化物半導体層にリセスを形成する工程を有し、
前記下地電極層を形成する工程は、前記リセスに前記下地電極層を形成する工程であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記上部電極層を形成する工程は、Ａｕを金属層として含む前記上部電極層を形成する工程であることを特徴とする請求項１から３いずれか一項記載の半導体装置の製造方法。
【請求項５】
前記上部電極層を形成する工程は、前記下地電極層と前記上部電極層とからなるソース電極及びドレイン電極を形成する工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記窒化物半導体層上にゲート電極を形成する工程を有し、
前記上部電極層を形成する工程は、前記上部電極層の端部が、前記上部電極層の下に位置する前記下地電極層の端部よりも、前記ゲート電極から遠くなるように前記上部電極層を形成する工程であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記Ａｌ層を除去する工程は、エッチングにより前記Ａｌ層を除去する工程であり、
前記Ａｌ層を除去する工程の前に、前記窒化物半導体層上に、前記エッチングに用いるエッチャントから前記窒化物半導体層を保護する保護膜を形成する工程を有することを特徴とする請求項１から６いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に窒化物半導体層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）等の半導体装置では、窒化物半導体層上に、オーミック電極を形成することがあり、良好なオーミック接触を得ることが求められる。例えば特許文献１には、オーミック電極と配線電極との間にバリアメタルを設ける発明が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術では、応力、熱ストレスによるヒロックの発生によって、信頼性低下や、電極間の寄生容量が増大による半導体装置の特性の悪化が起こることがあった。本発明は上記課題に鑑み、信頼性及び特性を改善することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、窒化物半導体層上の所定の領域に接触するように下地電極層を形成する工程と、
前記下地電極層上にＡｌ層を形成する工程と、  前記Ａｌ層を形成する工程の後に、熱処理を行うことにより前記下地電極層と前記窒化物半導体層とのオーミック接触を得る工程と、前記熱処理を行う工程の後に、前記Ａｌ層を除去する工程と、前記Ａｌ層を除去する工程の後に、前記所定の領域上に、上部電極層を形成する工程と、を有し、前記窒化物半導体層はＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮを含む半導体装置の製造方法である。本発明によれば、信頼性及び特性を改善することが可能な半導体装置の製造方法を提供することができる。
【０００６】
上記構成において、前記窒化物半導体層にリセスを形成する工程を有し、前記下地電極層を形成する工程は、前記リセスに前記下地電極層を形成する工程とすることができる。この構成によれば、電極間の抵抗が小さくなり、半導体装置の特性がさらに改善する。
【０００７】
上記構成において、前記下地電極層を形成する工程は、Ｔｉ，Ｔａ又はＶａの少なくとも一つからなる前記下地電極層を形成する工程とすることができる。この構成によれば、下地電極層と窒化物半導体層との間で、良好なオーミック接触が得られる。
【０００８】
上記構成において、前記上部電極層を形成する工程は、Ａｕを金属層として含む前記上部電極層を形成する工程とすることができる。この構成によれば、応力の低減及び低コスト化が可能となる。
【０００９】
上記構成において、前記上部電極層を形成する工程は、前記下地電極層と前記上部電極層とからなるソース電極及びドレイン電極を形成する工程とすることができる。
【００１０】
上記構成において、前記窒化物半導体層上にゲート電極を形成する工程を有し、前記上部電極層を形成する工程は、前記上部電極層の端部が、前記上部電極層の下に位置する前記下地電極層の端部よりも、前記ゲート電極から遠くなるように前記上部電極層を形成する工程とすることができる。この構成によれば、電極間の寄生容量が小さくなり、半導体装置の特性が改善する。また、電極のショートも抑制される。
【００１１】
上記構成において、前記Ａｌ層を除去する工程は、エッチングにより前記Ａｌ層を除去する工程であり、前記Ａｌ層を除去する工程の前に、前記窒化物半導体層上に、前記エッチングに用いるエッチャントから前記窒化物半導体層を保護する保護膜を形成する工程を有する構成とすることができる。この構成によれば、電極間のリーク電流の抑制が可能となる。
【発明の効果】
【００１２】
本発明によれば、信頼性及び特性を改善することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は比較例に係る半導体装置の製造方法により製造された半導体装置を例示する断面図である。
【図２】図２（ａ）から図２（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。
【図３】図３（ａ）から図３（ｄ）は，実施例１に係る半導体装置の製造方法を例示する断面図である。
【図４】図４（ａ）及び図４（ｂ）は、実施例２に係る半導体装置の製造方法を例示する断面図である。
【図５】図５（ａ）及び図５（ｂ）は、実施例３に係る半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）から図６（ｄ）は、実施例４に係る半導体装置の製造方法を例示する断面図である。
【図７】図７（ａ）及び図７（ｂ）は、実施例４に係る半導体装置の製造方法を例示する断面図である。
【図８】図８（ａ）から図８（ｄ）は、実施例５に係る半導体装置の製造方法を例示する断面図である。
【図９】図９（ａ）から図９（ｄ）は、実施例６に係る半導体装置の製造方法を例示する断面図である。
【発明を実施するための形態】
【００１４】
実施例の説明の前に、比較例について説明し、問題点を明らかにする。図１は比較例に係る半導体装置の製造方法により製造された半導体装置を例示する断面図である。
【００１５】
図１に示すように、半導体装置は半導体基板１０、ソース電極２０、ドレイン電極２２、ゲート電極２４、絶縁層３０、バリアメタル３２、及び配線３４を備える。半導体基板１０は、基板１２と半導体層１１とを有する。半導体層１１は、下から順にＡｌＮ層１４、ＧａＮ層１６及びｎ−ＡｌＧａＮ層１８を積層してなる。ＧａＮ層１６は電子走行層として機能し、ｎ−ＡｌＧａＮ層１８は電子供給層として機能する。ソース電極２０、ドレイン電極２２、及びゲート電極２４は、ｎ−ＡｌＧａＮ層１８上に接触して設けられる。絶縁層３０は、ｎ−ＡｌＧａＮ層１８、ソース電極２０、ドレイン電極２２、及びゲート電極２４の上に設けられる。ソース電極２０及びドレイン電極２２各々の、絶縁層３０から露出する面、及び絶縁層３０上にはバリアメタル３２が設けられる。バリアメタル３２上に接触して、配線３４が設けられる。
【００１６】
基板１２は例えばＳｉＣ（炭化シリコン）やサファイア等からなる。ソース電極２０及びドレイン電極２２の各々は、下からＴｉ層２６及びＡｌ層２８を積層してなるオーミック電極である。ゲート電極２４は例えば下からＮｉ層及びＡｕ層を積層してなる。絶縁層３０は例えばＳｉＮ（窒化シリコン）等の絶縁体からなる。バリアメタル３２は例えば下からＴｉＷＮ（窒化チタンタングステン）層等の金属層を積層してなる。配線３４は例えばＡｕ等の金属からなる。
【００１７】
ＡｌＮ層１４の厚さは例えば３００ｎｍ、ＧａＮ層１６の厚さは例えば１０００ｎｍ、ｎ−ＡｌＧａＮ層１８の厚さは例えば２０ｎｍ、Ｔｉ層２６の厚さは例えば１０ｎｍ、Ａｌ層の厚さは例えば３００ｎｍである。ゲート電極２４の高さは例えば３００ｎｍである。つまり、ソース電極２０及びドレイン電極２２と、ゲート電極２４とは、ほぼ同程度の高さを有する。
【００１８】
図１中に曲線及び格子線で示すように、ソース電極２０及びドレイン電極２２の各々が備えるＡｌ層２８には、ヒロック３６が発生することがある。ヒロック３６が発生している場合、ソース電極２０及びドレイン電極２２上に形成される絶縁層３０及びバリアメタル３２に加わる応力が大きくなる。これにより半導体装置の特性の変化や破壊が発生することがある。またヒロック３６が突出することにより、電極間の距離が縮まる。この場合、ゲート−ソース間及びゲート−ドレイン間の寄生容量が大きくなり、半導体装置の特性が悪化することがある。また電極がショートし、半導体装置の信頼性が低下することがある。さらに、電極間の距離を縮小して半導体装置の小型化することも困難となる。次に比較例に係る半導体装置の製造方法について説明し、ヒロック３６が発生する原因について述べる。
【００１９】
図２（ａ）から図２（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。なお、図２（ａ）から図２（ｃ）では、図１の点線の楕円で囲んだ領域を拡大し、かつ半導体基板１０のうちｎ−ＡｌＧａＮ層１８のみを図示している。
【００２０】
図２（ａ）に示すように、ｎ−ＡｌＧａＮ層１８上の所定の領域に、例えば蒸着法及びリフトオフ法により、ソース電極２０及びドレイン電極２２を形成する。ソース電極２０及びドレイン電極２２の各々が備えるＴｉ層２６はｎ−ＡｌＧａＮ層１８に接触する。ここで、ソース電極２０及びドレイン電極２２とｎ−ＡｌＧａＮ層１８との間で、良好なオーミック接触を得るために、熱処理工程を行う。熱処理工程を行うことで、低抵抗層が形成されて、ソース抵抗及びドレイン抵抗が低下する。熱処理工程は例えば５５０℃の温度下で行われる。
【００２１】
図２（ｂ）に示すように、熱処理工程を行うことにより、ソース電極２０及びドレイン電極２２各々が備えるＡｌ層２８に、ヒロック３６が発生することがある。図２（ｃ）に示すように、ゲート電極２４、絶縁層３０、バリアメタル３２及び配線３４を形成することで、図１の半導体装置が完成する。図２（ａ）から図２（ｃ）に示すように、比較例に係る半導体装置の製造方法によれば、ヒロック３６が発生してしまう。
【００２２】
次に図面を用いて、本発明の実施例について説明する。
【実施例１】
【００２３】
図３（ａ）から図３（ｄ）は，実施例１に係る半導体装置の製造方法を例示する断面図である。図２（ａ）及び図２（ｂ）に例示した工程は共通するため、説明を省略する。
【００２４】
図３（ａ）に示すように、熱処理工程の後、Ａｌ層２８を、例えばエッチャントとして塩酸を用いたエッチングにより、除去する。これにより、ヒロック３６を有するＡｌ層２８が除去される。Ｔｉ層２６（下地電極層）は残存する。
【００２５】
図３（ｂ）に示すように、ヒロック３６を有するＡｌ層２８を除去した後、例えば蒸着法及びリフトオフ法により、Ａｕ層２９（上部電極層）をＴｉ層２６上に形成する。言い換えれば、Ａｕ層２９を、ｎ−ＡｌＧａＮ層１８上のＴｉ層２６が形成された領域と同じ領域に形成する。これによりソース電極２０及びドレイン電極２２が形成される。また、蒸着法及びリフトオフ法により、ｎ−ＡｌＧａＮ層１８上であって、ソース電極２０とドレイン電極２２との間に、ゲート電極２４を形成する。Ａｕ層２９はＴｉ層２６に接触する。Ａｕ層２９は例えば厚さ３０ｎｍであり、Ａｌ層２８より薄い。つまり、ソース電極２０及びドレイン電極２２は、ゲート電極２４より低い。また、ソース電極２０及びドレイン電極２２の長さＬ１は例えば１０ｕｍである。
【００２６】
図３（ｃ）に示すように、ｎ−ＡｌＧａＮ層１８上に絶縁層３０を形成する。また絶縁層３０に、ソース電極２０及びドレイン電極２２が露出するような開口部３１を形成する。
【００２７】
図３（ｄ）に示すように、開口部３１から露出したソース電極２０及びドレイン電極２２に接触するように、例えばメッキ法により、例えばＡｕからなる配線３４を形成する。以上で製造工程は終了する。
【００２８】
実施例１によれば、熱処理工程を行った後、Ａｌ層２８を除去し、さらにその後Ａｕ層２９をＴｉ層２６上に形成して、ソース電極２０及びドレイン電極２２を形成する。このため、良好なオーミック接触が得られ、かつヒロック３６が除去される。この結果、絶縁層３０及びバリアメタル３２に加わる応力を緩和することができる。またゲート−ソース間の距離及びゲート−ドレイン間の距離が大きくなるため、電極間の寄生容量を小さくすることができる。結果的に半導体装置の特性が改善する。また電極間の距離が大きくなるため、電極間のショートが抑制され、半導体装置の信頼性が改善する。さらに電極間の距離を縮小して、半導体装置の小型化を図ることも可能となる。
【００２９】
実施例１におけるソース電極２０及びドレイン電極２２は、ゲート電極２４より高さが小さい。このため、ゲート−ソース間の距離及びゲート−ドレイン間の距離を、より大きくすることができ、寄生容量が低下する。
【００３０】
ソース電極２０及びドレイン電極２２が備えるＡｕ層２９と配線３４とは、ともにＡｕからなるため、バリアメタル３２は設けなくてよい。バリアメタル３２を設けないことにより、応力の低減及び低コスト化が可能となる。また、ソース電極２０及びドレイン電極２２の下地電極層には、Ｔｉの代わりに例えばＴａやＶａ等の金属を用いてもよい。Ｔｉ，Ｔａ及びＶａ等を用いることで、ｎ−ＡｌＧａＮ層１８からＮ（窒素）が引き抜かれる。Ｎが引き抜かれることで、ｎ−ＡｌＧａＮ層１８のバンドギャップが下がり、良好なオーミック接触が得られる。また上部電極層には、Ａｕの代わりにＰｔ等の金属を用いてもよい。また、上部電極層を形成した後、ヒロック発生の原因となる熱処理工程を行わないため、上部電極層にＡｌを用いてもよい。上部電極層にＡｕ以外の金属を用いた場合、配線３４との密着性向上のため、バリアメタル３２を設けることが好ましい。その一方で、上部電極層がＡｕ層２９を含み、Ａｕ層２９が最も上に積層されている場合、図３（ｄ）のようにバリアメタル３２を設けなくてよい。
【００３１】
ソース電極２０とゲート電極２４との間の距離は、ドレイン電極２２とゲート電極２４との間の距離より小さい。これによりゲート−ドレイン間耐圧を高めることができる。エッチャントとしては塩酸以外にも、例えば硫酸と過酸化水素水との溶液、及び燐酸等を用いてもよい。
【００３２】
半導体層としては、ＧａＮやＡｌＧａＮ以外の窒化物半導体を用いてもよい。窒化物半導体は、窒素を含む半導体であり、ＧａＮやＡｌＧａＮ以外に、例えばＩｎＮ（窒化インジウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＧａＮ（窒化インジウムガリウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、及びＡｌＩｎＧａＮ（窒化アルミニウムインジウムガリウム）等である。また半導体としては、例えばＡｓを含む半導体を用いてもよい。例として、ＧａＡｓ（ガリウム砒素）、Ａｌ（アルミニウム砒素）、ＩｎＡｓ（インジウム砒素）、ＩｎＧａＡｓ（インジウムガリウム砒素）、ＡｌＧａＡｓ（アルミニウムガリウム砒素）、ＡｌＩｎＧａＡｓ（アルミニウムインジウムガリウム砒素）等がある。
【実施例２】
【００３３】
実施例２は上部電極層を小さくする例である。図４（ａ）及び図４（ｂ）は、実施例２に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００３４】
図４（ａ）に示すように、Ａｌ層２８を除去した後、Ｔｉ層２６上にＡｕ層２９を形成する。またｎ−ＡｌＧａＮ層１８上にゲート電極２４を形成する。Ａｕ層２９の長さＬ２は、図３（ｃ）に示したＴｉ層２６の長さＬ１よりも小さい。言い換えれば、実施例３におけるＡｕ層２９は、実施例１の場合よりも、ゲート電極２４から遠ざかっている。つまり、Ａｕ層２９を形成する工程は、Ａｕ層２９の端部が、Ａｕ層２９の下側に位置するＴｉ層２６の端部よりもゲート電極２４から遠くなるように、Ａｕ層２９を形成する工程である。
【００３５】
図４（ｂ）に示すように、ソース電極２０及びドレイン電極２２に接触するように、例えばメッキ法により、例えばＡｕからなる配線３４を形成する。以上で製造工程は終了する。
【００３６】
実施例２によれば、実施例１と同様に、半導体装置の特性の改善、電極のショートの抑制が可能となる。また、Ａｕ層２９の長さを小さくするため、ソース電極２０及びドレイン電極２２とゲート電極２４との距離が大きくなり、電極間の寄生容量が小さくなる。これにより半導体装置の特性が改善する。また、電極のショートも抑制される。
【実施例３】
【００３７】
実施例３は下地電極層を大きくする例である。図５（ａ）及び図５（ｂ）は、実施例３に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００３８】
図５（ａ）に示すように、Ａｌ層２８を除去した後、Ｔｉ層２６上にＡｕ層２９を形成する。またｎ−ＡｌＧａＮ層１８上にゲート電極２４を形成する。Ｔｉ層２６の長さＬ３は、Ａｕ層２９の長さＬ１よりも大きい。言い換えれば、実施例２におけるＴｉ層２６は、実施例１の場合よりも、ゲート電極２４側に延びている。つまり、Ａｕ層２９を形成する工程は、Ａｕ層２９の端部が、Ｔｉ層２６の端部よりもゲート電極２４から遠くなるように、Ａｕ層２９を形成する工程である。またＬ３は例えば６ｕｍであり、実施例１におけるソース電極２０の長さＬ１より小さい。
【００３９】
図５（ｂ）に示すように、ソース電極２０及びドレイン電極２２に接触するように、例えばメッキ法により、例えばＡｕからなる配線３４を形成する。以上で製造工程は終了する。
【００４０】
実施例３によれば、実施例１等と同様に、半導体装置の特性の改善、電極のショートの抑制が可能となる。また、Ｔｉ層２６の長さを大きくするため、ソース抵抗及びドレイン抵抗が小さくなる。これにより半導体装置の特性が改善する。
【実施例４】
【００４１】
実施例４は、保護膜を用いる例である。図６（ａ）から図７（ｂ）は、実施例３に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００４２】
図６（ａ）に示すように、まずｎ−ＡｌＧａＮ層１８上に、例えばＳｉＮ等の絶縁体からなる保護膜３８を形成する。図６（ｂ）に示すように、保護膜３８の上にレジスト３７を形成する。レジスト３７は、保護膜３８の上面の一部が露出するような開口部３９を有する。
【００４３】
図６（ｃ）に示すように、例えばエッチングにより、保護膜３８の露出した部分を除去する。エッチングの後、レジスト３７を除去する。保護膜３８には、開口部４０が形成される。図６（ｄ）に示すように、保護膜３８の開口部４０に、Ｔｉ層２６を形成し、Ｔｉ層２６上にＡｌ層２８を形成する。さらに熱処理工程を行う。熱処理工程により、Ａｌ層２８にはヒロック３６が発生する。
【００４４】
図７（ａ）に示すように、熱処理工程の後、例えばエッチングによりＡｌ層２８を除去する。このとき、保護膜３８により、ｎ−ＡｌＧａＮ層１８はエッチャントから保護される。図７（ｂ）に示すように、Ａｕ層２９、絶縁層３０、及び配線３４を形成する。以上で半導体装置の製造工程は終了する。
【００４５】
実施例４によれば、実施例１等と同様に、半導体装置の特性の改善、電極のショートの抑制が可能となる。また保護膜３８が設けられているため、ｎ−ＡｌＧａＮ層１８がエッチングによりダメージを受けることが抑制される。これにより、ゲート電極２４とｎ−ＡｌＧａＮ層１８との接触が安定し、ゲート−ソース間のリーク電流抑制や、ピンチオフ電圧の安定化等が可能となる。
【実施例５】
【００４６】
実施例５は、キャップ層及びリセスを形成する例である。図８（ａ）から図８（ｄ）は、実施例５に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については、説明を省略する。
【００４７】
図８（ａ）に示すように、ｎ−ＡｌＧａＮ層１８上には、ｎ−ＧａＮ層１９が形成されている。つまり半導体層１１は、下から順に基板１２、ＡｌＮ層１４、ＧａＮ層１６、ｎ−ＡｌＧａＮ層１８、及びｎ−ＧａＮ層１９を積層してなる（図１も参照）。ｎ−ＧａＮ層１９は、例えば５ｎｍの厚さを有し、キャップ層として機能する。
【００４８】
図８（ｂ）に示すように、ｎ−ＧａＮ層１９上にレジスト３７を形成し、例えばエッチングによりｎ−ＧａＮ層１９の一部を除去する。これによりリセス４２が形成される。図８（ｃ）に示すように、リセス４２にＴｉ層２６を形成し、Ｔｉ層２６上にＡｌ層２８を形成する。以降、図３（ａ）から図３（ｄ）に例示した工程と同じ工程を行い、図８（ｄ）に示すように半導体装置が完成する。
【００４９】
実施例５によれば、実施例１等と同様に、半導体装置の特性の改善、電極のショートの抑制が可能となる。また、ソース電極２０及びドレイン電極２２をリセス４２に形成するため、ソース抵抗及びドレイン抵抗が小さくなり、さらに電極間の抵抗が小さくなる。結果的に、半導体装置の特性がさらに改善する。
【実施例６】
【００５０】
実施例６は、保護膜を用いる例である。図９（ａ）から図９（ｄ）は、実施例６に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については、説明を省略する。
【００５１】
図９（ａ）に示すように、ｎ−ＡｌＧａＮ層１８上にｎ−ＧａＮ層１９が設けられ、ｎ−ＧａＮ層１９の上に保護膜３８が設けられている。図９（ｂ）に示すように、保護膜３８上にレジスト３７を形成し、例えばエッチングにより保護膜３８の一部及びｎ−ＧａＮ層１９の一部を除去する。これによりリセス４２が形成される。図９（ｃ）に示すように、リセス４２にＴｉ層２６を形成し、Ｔｉ層２６上にＡｌ層２８を形成する。以降、図３（ａ）から図３（ｄ）に例示した工程と同じ工程を行い、図９（ｄ）に示すように半導体装置が完成する。
【００５２】
実施例６によれば、実施例１等と同様に、半導体装置の特性の改善、電極のショートの抑制が可能となる。また、保護膜３８が設けられているため、ｎ−ＡｌＧａＮ層１８がエッチングによりダメージを受けることが抑制され、ゲート−ソース間のリーク電流抑制や、ピンチオフ電圧の安定化等が可能となる。さらにリセス４２が形成されるため、ソース抵抗及びドレイン抵抗が低下し、半導体装置の特性がさらに改善する。
【００５３】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５４】
半導体基板            １０
半導体層              １１
基板                  １２
ＡｌＮ層              １４
ＧａＮ層              １６
ｎ−ＡｌＧａＮ層      １８
ｎ−ＧａＮ層          １９
ソース電極            ２０
ドレイン電極          ２２
ゲート電極            ２４
Ｔｉ層                ２６
Ａｌ層                ２８
Ａｕ層                ２９
絶縁層                ３０
バリアメタル          ３２
配線                  ３４
ヒロック              ３６
保護膜                ３８
リセス                ４２
【図１】
0005875752.tif 000002
【図２】
0005875752.tif 000003
【図３】
0005875752.tif 000004
【図４】
0005875752.tif 000005
【図５】
0005875752.tif 000006
【図６】
0005875752.tif 000007
【図７】
0005875752.tif 000008
【図８】
0005875752.tif 000009
【図９】
0005875752.tif 000010