(57)【特許請求の範囲】
【請求項１】
複数の能動的なスイッチングエレメント（４０，４２，５０，５２，６０，６２）を有する整流器（１２）を駆動制御する方法であって、
前記スイッチングエレメント（４０，４２，５０，５２，６０，６２）は、並列接続されたダイオードを有するそれぞれ１つのスイッチを含み、それぞれソース端子とドレイン端子とゲート端子とを備えたＭＯＳＦＥＴトランジスタとして形成され、
各スイッチング分岐路（３０，３２，３４）において、前記ダイオードによって固定される、前記ＭＯＳＦＥＴトランジスタのドレイン−ソース間のクランプ電圧が、整流すべき電流の各半周期内で、時間に依存して設定される信号波形の傾斜状の変化であって、前記各半周期内における単一時点での最大値に到達するまで単調増加する信号波形の傾斜状の変化に従うように、前記複数の能動的なスイッチングエレメント（４０，４２，５０，５２，６０，６２）をクランプ電圧出力中に駆動制御することを特徴とする、整流器（１２）を駆動制御する方法。
【請求項２】
前記複数の能動的なスイッチングエレメント（４０、４２、５０、５２、６０、６２）のための制御信号を調整する調整器（７８）が含まれ、前記調整器（７８）によって、少なくとも１つのスイッチング分岐路（３０，３２，３４）において、前記クランプ電圧を、前記傾斜状の変化を有する信号波形に調整する、請求項１記載の方法。
【請求項３】
前記整流器（１２）の各スイッチングエレメントは、少なくとも１つのＭＯＳＦＥＴトランジスタ（１０２，４７２）から成り、前記各ＭＯＳＦＥＴトランジスタ（１０２，４７２）を、少なくとも１つのツェナーダイオードとともに、前記ＭＯＳＦＥＴトランジスタ（１０２，４７２）と前記少なくとも１つのツェナーダイオードとの間で熱的な結合が行われるように、モノリシックに集積する、請求項１または２記載の方法。
【請求項４】
整流器（１２）の複数の能動的なスイッチングエレメント（４０、４２、５０、５２、６０、６２）を駆動制御する駆動制御回路（１４）であって、
前記スイッチングエレメント（４０，４２，５０，５２，６０，６２）は、並列接続されたダイオードを有するそれぞれ１つのスイッチを含み、それぞれソース端子とドレイン端子とゲート端子とを備えたＭＯＳＦＥＴトランジスタとして形成され、
各スイッチング分岐路（３０、３２、３４）において、前記ダイオードによって固定される、前記ＭＯＳＦＥＴトランジスタのドレイン−ソース間のクランプ電圧が、整流すべき電流の各半周期内で、時間に依存して設定される信号波形の傾斜状の変化であって、前記各半周期内における単一時点での最大値に到達するまで単調増加する信号波形の傾斜状の変化に従うように、前記複数の能動的なスイッチングエレメント（４０、４２、５０、５２、６０、６２）をクランプ電圧出力中に駆動制御する、駆動制御回路（１４）。
【請求項５】
前記複数の能動的なスイッチングエレメント（４０、４２、５０、５２、６０、６２）のための制御信号を調整する調整器（７８）を含んでいる、請求項４記載の駆動制御回路（１４）。
【請求項６】
請求項４または５記載の駆動制御回路（１４）を有している、複数の能動的なスイッチングエレメント（４０、４２、５０、５２、６０、６２）を有する整流器（１２）。
【請求項７】
請求項６記載の整流器（１２）を有する発電機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷低下時の、能動的なスイッチングエレメントを備えた整流器の駆動制御方法と、負荷低下時に、能動的なスイッチングエレメントを備えた整流器を駆動制御ための駆動制御回路と、能動的なスイッチングエレメントと発電機とを備えている整流器に関する。
【０００２】
従来技術
一般的に、例えば公の三相交流網の場合に、三相交流システムから成る直流電流システムに給電するために整流器が使用される。このような整流器は多くの場合にブリッジ回路で形成されており、ここではダイオードが整流器部材として用いられる。これらのダイオードはさらなる駆動制御回路を必要としない。なぜなら、これらは自立して、正しい時点で、導電状態または遮断状態に移行するからである。
【０００３】
ブリッジ整流器は、自動車用の三相交流発電機内の整流器としても使用される。ダイオード整流器内で変換される損失電力は、ダイオードの設計と整流されるべき電流から生じる。回路技術的な措置、例えばダイオードの並列接続によって、この損失は、僅かにしか低減しない。しかし、このダイオードが能動的なスイッチ、例えばＭＯＳＦＥＴトランジスタによって置換される場合には、この損失は格段に低減される。しかし、能動的なスイッチによるこの置換は、このスイッチを正しい時点でオンおよびオフする制御部を必要とする。
【０００４】
能動的な整流器のクリチカルな動作状態は、負荷シャットダウン（Lastabwurf）である。出力電流による機械の励起時に、負荷ケーブルが落下するまたは突発的に負荷がスイッチオフされると、負荷シャットダウンが生じる。発電機は、典型的に３００〜５００ｍｓの間、エネルギーを供給し続ける。このエネルギーは、搭載電源網を過電圧による損傷から保護するために整流器内で変換されなければならない。
【０００５】
従来のダイオード整流器では、この損失エネルギーは、熱に変換される。ここで、ダイオードは、低い熱インピーダンスを伴う充分に良好な構造技術と接続技術を提供する。さらにツェナーダイオードは、温度上昇とともにツェナー電圧が上昇するという利点を提供する。これによって、個々の分岐路を介して、分岐路の電流負荷のほぼ平均的な分布が実現される。熱的に補償された状態において、ツェナー電圧は、製造上の変動により、初めは理想的なものではない。低いツェナー電圧を有するスイッチング分岐路はより多くの電流によって負荷される。温度と連動するツェナー電圧の上昇によって、自動抑制作用が生じる。これによって、電流はほぼ均一に分布する。
【０００６】
能動的な整流器の場合には、一般的に、ＭＯＳＦＥＴトランジスタが電源スイッチとして用いられる。電圧クランプのための既知の回路では、クランプ電圧は、ＭＯＳＦＥＴトランジスタのしきい値電圧に依存している。そのために、しきい値電圧の低減は結果として、クランプ電圧の低減を引き起こす。ＭＯＳＦＥＴトランジスタのしきい値電圧は、負の温度係数を有しているので、このような能動的な整流器のクランプ電圧は、温度上昇時に低下する。これによって、電流の不均一な分布が生じてしまい、この結果、温度の不均一な分布が生じる。これは電流の不均一な分布を強め、ポジティブフィードバック作用（Mitkopplungseffekt）として現れる。
【０００７】
電圧クランプのための既知の回路では、クランプ電圧は、１つのツェナーダイオードまたは連続したツェナーダイオードのブレークダウン電圧と、ＭＯＳＦＥＴトランジスタのしきい値電圧とから成る。ツェナーダイオードはＭＯＳＦＥＴトランジスタと熱的に結合されていない、または、熱的に不十分にしか結合されていないので、その正の温度係数はＭＯＳＦＥＴトランジスタのしきい値電圧の負の温度係数を補償することができない。
【０００８】
文献ＷＯ２００６／１１４３６２Ａ２号から、ツェナー電圧均等分布を有する出力段と、この出力段の作動方法が知られている。記載されているこの出力段は、誘導性負荷のスイッチングに用いられ、並列接続された少なくとも２つの個々の出力段を有している。並列接続された出力段では、トレランスによって、スイッチオフ時に問題が生じることがあり、これによって、出力段の使用領域が著しく低減されてしまう。これを回避するために、個々の出力段のコンポーネントであるツェナーダイオードとスイッチングトランジスタとの間に熱結合を設けることが提案される。これによって、出力段消滅電圧の均一な分布が実現される。
【０００９】
本発明の開示
これを背景にして、請求項１の特徴部分に記載された構成を有する、整流器の駆動制御方法と、請求項９に記載されている駆動制御回路と、請求項１１に記載されている整流器と、請求項１２に記載されている発電機を提示する。実施形態は、従属請求項および明細書に記載されている。
【００１０】
提示された方法は、電圧クランプ中に、負荷シャットダウン時に変換される電力を、全てのスイッチング分岐路のパワートランジスタにできるだけ均一に分布するために使用される。これによって、関与しているパワートランジスタができるだけ均一に加熱される。従ってこれは、整流器内での電圧制限時の損失電力の均一分布のための方法である。
【００１１】
本発明のさらなる利点および実施形態は、添付の図面および明細書に記載されている。
【００１２】
上述した特徴および後述する特徴は、挙げられた各組み合わせにおいてだけではなく、本発明の範囲を逸脱することなく、別の組み合わせでも、または単独でも使用可能であることを理解されたい。
【図面の簡単な説明】
【００１３】
【図１】能動的なスイッチを備えた、提示される整流器の１つの実施形態
【図２】負荷シャットダウン時の、提示される整流器での電流経路
【図３】負荷シャットダウンを処理するためのクランプ回路の構造
【図４】温度への、電界効果トランジスタのしきい値電圧の依存性を示すグラフ
【図５】温度への、ブレークダウン電圧の依存性を示すグラフ
【図６】従来技術に記載されている、負荷シャットダウン時の３つの位相電圧の経過を示すグラフ
【図７】負荷シャットダウン時の、位相電圧の目標経過を示すグラフ
【図８】負荷シャットダウン時の、この位相電圧の目標経過を示すグラフ
【図９】従来技術に記載されている３つのＭＯＳＦＥＴトランジスタでの、シミュレートされた温度経過を示すグラフ
【図１０】本発明による改善の導入後の、３つのＭＯＳＦＥＴトランジスタでの温度経過を示すグラフ
【図１１】本発明による改善の導入後の、ゲート−ソース電圧の経過を示すグラフ
【図１２】分断されたロジックでの層構造
【図１３】ＭＯＳＦＥＴトランジスタ内に組み込まれたツェナーダイオードを有する層構造
【図１４】ＭＯＳＦＥＴトランジスタ内に組み込まれたツェナーダイオードを有する５つのＭＯＳＦＥＴトランジスタの温度経過を示すグラフ
【図１５】四極ＭＯＳＦＥＴトランジスタの択一的な記載
【図１６】ドレイン−ソース調整部の基本回路図
【図１７】ドレイン−ゲート調整部による温度分配を示すグラフ
【図１８】ドレイン−ソース調整部による温度分配を示すグラフ
【実施例】
【００１４】
本発明を、実施形態に基づいて概略的に図示し、以降で、図面を参照して詳細に説明する。本発明の方法を以下で、三相交流システムに基づいて説明するが、より多くの位相を用いるシステムに容易に転用可能である。
【００１５】
図１には、発電機１０と、整流器１２（この場合にはブリッジ整流器）と、駆動制御信号を形成する駆動制御回路１４と、スイッチの駆動制御部１６（例えばゲートドライバ）が示されている。
【００１６】
発電機１０は、３つの位相信号、すなわち位相Ｕ２０、位相Ｖ２２と位相Ｗ２４を形成する。これらの３つの位相２０、２２および２４は、整流器１２内に供給される。整流器内には、第１の分岐路３０、第２の分岐路３２および第３の分岐路３４において、プラス極２６とマイナス極２８との間にスイッチングエレメントが配置されている。
【００１７】
ここで、第１の分岐路３０は第１のスイッチングエレメント４０と第２のスイッチングエレメント４２とを含んでおり、第２の分岐路３２は第３のスイッチングエレメント５０と第４のスイッチングエレメント５２と含んでおり、第３の分岐路３４は第５のスイッチングエレメント６０と第６のスイッチングエレメント６２とを含んでいる。これらのスイッチングエレメント４０、４２、５０、５２、６０、６２は、並列接続されたダイオードを有する、それぞれ１つのスイッチを含んでおり、それぞれソース端子とドレイン端子とゲート端子とを備えたＭＯＳＦＥＴトランジスタとして形成される。
【００１８】
３つの位相Ｕ２０、Ｖ２２およびＷ２４は整流器１２によって、同じ大きさに変換される。
【００１９】
駆動制御信号を形成するための回路１４は、３つの位相２０、２２および２４を評価し、制御信号を形成する。この制御信号によって、駆動制御部１６がスイッチングエレメント４０、４２、５０、５２、６０および６２のスイッチに対して行う。
【００２０】
能動的なスイッチのスイッチオン条件は、ＭＯＳＦＥＴトランジスタのダイオードないしはインバータダイオードでの電圧の評価を介して生じる。典型的に０．７Ｖの順方向電圧の場合には、例えば０．３５Ｖの限界値を有するスイッチオン条件の確実な検出が可能である。駆動制御が行われるや否や、この信号はなだれ込む。なぜならこのダイオード順方向電圧は、ＭＯＳＦＥＴのＲＤＳ＿ＯＮによってブリッジされるからである。従って、スイッチオフ時点を求めるための電圧測定には問題がある。
【００２１】
損失の無い電流測定によって格段に高い信号が得られる、ということに留意されたい。重要なのは、電圧の無損失性である。なぜなら、シャントの導入によって、効率の効用が台なしにされるからである。
【００２２】
電圧測定に基づく駆動制御は、電流測定に基づく駆動制御と比べて有利である。なぜなら、このようにして、効率が最適に利用されるからである。
【００２３】
図１には、能動的な整流器のための基本的な構造が示されている。駆動制御回路１４の正確な実施形態はこの関連において、詳細に記載しない。
【００２４】
図２には、図１の回路構造が、電流経路とともに示されている。ここで発電機１０は、３つの固定子コイル巻き線７０、７２、７４によって示されている。さらにこの図は、調整器７８、第１の制御部８０、第２の制御部８２および第３の制御部８４を示している。
【００２５】
負荷シャットダウン時には、図２に示された電流経路が生じる。この場合には、例えば、時点が選択され、これは、位相Ｕ２０およびＶ２２からの正の電流並びに位相Ｗ２４における負の電流を伴う。位相Ｖ２２からの余剰電流はここで２つの可能な位相経路を、位相Ｗ２４に達するために有しており、詳細には、スイッチングエレメント５０（ハイサイドＶ）およびスイッチングエレメント６０（ハイサイドＷ）を介して（経路ＩＩに相応する）、または、スイッチングエレメント５２（ローサイドＶ）およびスイッチングエレメント６２（ローサイドＷ）（経路Ｉに相応する）を介して達する。
【００２６】
２つの電流経路は位相端子Ｖで始まり、位相端子Ｗで終わる。これは、位相ＵおよびＷを有している経路ＩＩＩおよびＩＶにも当てはまる。これによってこれらの経路は、対等に外へ向かって延在し、電流はより低い逆電圧を有する経路を占めるだろう。ここで、ハッチングされた矢印９０によって印されたクランプ電圧は１０桁ぶん、別の矢印９２によって印された順方向電圧より高いので、ツェナー電圧によって生じる逆電圧が支配的であり、電流は、より低いクランプ電圧を有する経路を選択するだろう。
【００２７】
この作用は、後述する負の温度係数（ＴＫ）と組み合わされて、出力段の不均一な負荷を生じさせる。ここで、この不均一性は、負荷低下中に、生じているポジティブフィードバック作用によって強まる。
【００２８】
この実施例に関与している、能動的な整流器における６つのスイッチへの、負荷シャットダウンのエネルギーの均一な分布を実現するために、ＭＯＳＦＥＴトランジスタのしきい値電圧の負の温度係数は、適切な対抗措置によって補償されなければならない。
【００２９】
図３には、負荷シャットダウンの処理のためのクランプ回路の典型的な構造が示されている。これは全体として、参照番号１００によって表されている。
【００３０】
これは、ＭＯＳＦＥＴトランジスタ１０２と、ダイオード１０４と、ツェナーダイオード１０６と、抵抗１０８とを含んでいる。
【００３１】
図３に示された構造の場合には、ドレインとソースの間に、クランプ電圧Ｕ＿ＤＳが生じる：
Ｕ＿ＤＳ＝Ｕ＿Ｚ＋Ｕ＿ＧＳ
【００３２】
ＭＯＳＦＥＴトランジスタ１０２は、動作点において、極めて急峻な特性曲線で動かされるので、ここでは、しきい値電圧の小さい変化が極めて強く、ＭＯＳＦＥＴトランジスタのドレイン電流に作用する。
【００３３】
図４はグラフで、ドレイン飽和電流が低い場合の、温度への、しきい値電圧の依存性を示している。ここでは、横軸１５０において、温度が℃で示され、縦軸１５２でしきい値電圧がＶで示されている。
【００３４】
従って図４は、温度への、しきい値電圧の依存性を示している。ＭＯＳＦＥＴトランジスタのしきい値電圧は負の温度係数を有しているので、このような回路のクランプ電圧は、温度上昇時に低下する。これによってスイッチング分岐路の不均一な電流負荷が生じ、これは結果として不均一な温度分布を伴う。これは、ポジティブフィードバック作用として示され、個々のＭＯＳＦＥＴトランジスタの熱的な過負荷を、結果として有し得る。
【００３５】
整流器ダイオードの場合、受動的な整流器が、アバランシェ作用の遮断動作時に支配的である。従って、これらのダイオードは、ブレークダウン電圧の正の温度係数を有する。受動的な整流器の場合には、従って、電圧クランプ時に変換された損失出力はほぼ均一に、関与している分岐路に分配される。
【００３６】
図５では、温度への、アバランシェブレーク電圧の依存性が示されている。この場合にはＭＯＳＦＥＴトランジスタの例で再現されている。ここでは横軸１６０において、温度が℃で記載され、縦軸１６２でブレークダウン電圧がＶで示されている。
【００３７】
自動車用発電機の場合には、負荷シャットダウンイベントにおいて、励起電流を解体させるのに、約２００ｍｓから５００ｍｓの時間期間が必要である、ということに留意されたい。従って相応する時間期間は、負荷シャットダウンイベントにおける整流器のクランプ動作に当てはまる。
【００３８】
提示された方法では、上昇するクランプ電圧の作用を、格段に小さい時間スケールで時間制御して、終了させる実施形態が設けられる。ここでは、負荷シャットダウンが、繰り返す事象に類似する、時間経過における正弦半波から成ることが利用される。正弦半波の周波数はここで、使用されている電気機械の現在の回転数の極対数に依存している。ここで、各個々の正弦半波内で、クランプ電圧は固定されたレベルで始まり、例えば、１ミリ秒での間に２Ｖぶん上昇するべきである。
【００３９】
図６には、従来技術に記載されている三相システム用の負荷シャットダウンイベントにおける３つの位相電圧の経過が示されている。ここで、横軸１７０には時間がｍｓで示されている。縦軸１７２には、電圧がＶで示されている。従ってこの図は例えば、従来技術に記載されている負荷シャットダウンイベントに対する位相Ｕ１７４、Ｖ１７６およびＷ１７８の電圧の経過を示している。
【００４０】
図７は、負荷シャットダウンイベント用のスイッチング分岐路電圧の、目標経過を示している。ここで横軸１８０に時間がｍｓで示されており、縦軸１８２には、位相電圧がＶで示されている。従って継続的に上昇する、クランプ電圧の経過が設定されている。
【００４１】
図８は、三相システム内の負荷シャットダウンに対する、スイッチング分岐路電圧の目標経過を示している。同様に、横軸１９０には時間がｍｓで示されており、縦軸１９２には、３つのスイッチング分岐路での電圧がＶで示されている。この図は例えば、位相Ｕ１９４、Ｖ１９６およびＷ１９８のローサイドスイッチング分岐路での電圧の経過を示している。ハイサイドスイッチング分岐路には、同じ電圧経過が必要である。
【００４２】
図７および８は、上述の方法を明らかにしている。電圧クランプの各半波内の、各スイッチング分岐路におけるクランプ電圧の傾斜路状の変化によって、各スイッチング分岐路のクランプ電圧は各時点で明らかに異なっている。これによって、電流のより多い成分が、常に、目下の低いクランプ電圧を有しているスイッチング分岐路を介して案内される。この方法によって、時間的に平均して、位相電流の複数の周期にわたって、スイッチング分岐路を超えて、損失電力のほぼ均一な分布が実現される。
【００４３】
温度にわたって、しきい値電圧の降下を補償することを可能にするために、クランプ電圧の上昇は、極めて正確に選択される、ということに留意されたい。
【００４４】
従来技術と比べた利点は：
・負荷シャットダウンイベントにおける電圧クランプ中の損失電力のほぼ均一な分布
・負荷シャットダウンイベントにおけるＭＯＳＦＥＴトランジスタのアバランシェ動作の回避
・負荷シャットダウンイベントにおける電圧供給の保持
・熱的に結合され、組み込まれたツェナーダイオードまたは組み込まれた温度センサを伴う複雑なパワー半導体技術の放棄
・負荷シャットダウンイベント内のクランプ電圧の上昇の回避
【００４５】
図３に相応する、ＭＯＳＦＥＴとツェナーダイオードから成る電圧クランプのための回路の図では、例えば、ツェナーダイオードをＡＳＩＣの構成部分として、ＭＯＳＦＥＴとともに、構造グループ担体上に位置付けることができる。ＭＯＳＦＥＴと１ｃｍの間隔で、ダイレクトボンディングカッパー（ＤＢＣ）構成グループ担体上にＡＳＩＣを位置付ける場合には、負荷遮断負荷シャットダウンイベント中に、ＭＯＳＦＥＴとＡＳＩＣの間に、動的に、比較的高い温度差が生じる。この温度差によって、上述した条件下では、ＭＯＳＦＥＴしきい値電圧の負の温度係数を、ＡＳＩＣ内に組み込まれているツェナーダイオードの正の温度係数によって補償することはできない。
【００４６】
図９は、これに対して、約１ｃｍの空間的な分離時のＭＯＳＦＥＴないしはＡＳＩＣでのシミュレートされた温度経過を示している。ここで横軸２００には時間がｍｓで示されており、縦軸２０２には温度が示されている。６つのＭＯＳＦＥＴトランジスタの１つのＭＯＳＦＥＴトランジスタのシミュレートされた温度は別の温度と「離れており」、ポジティブフィードバック作用の結果、これらの温度は一体化する、ということが見て取れる。このシミュレーションでは、６つのスイッチング分岐路のうちの１つが２００Ｋまでの加熱を受ける。また、別のスイッチング分岐路は、負荷降下の終了後にはじめて、温度補償によって６０Ｋだけ加熱される。
【００４７】
ここで上述したアルゴリズムをＡＳＩＣ内に組み込むと、平均して見て、ＭＯＳＦＥＴトランジスタは比較的対称に負荷される。個々のＦＥＴの温度差は格段に少なくなる。最も高温のＭＯＳＦＥＴトランジスタは、シミュレーションに従って９０Ｋの加熱を受け、最も低温のＭＯＳＦＥＴトランジスタは５０Ｋの加熱を受ける。従って、図９のような、個々のスイッチング分岐路の過度の過負荷は生じない。
【００４８】
図１０には、このアルゴリズムでの、ＭＯＳＦＥＴトランジスタ内の温度経過が示されている。ここで、横軸２１０では、時間がｍｓで示されており、縦軸２１２で温度が示されている。
【００４９】
提示されたアルゴリズムは、ＭＯＳＦＥＴトランジスタのゲートでの負の電圧経過によって識別される。これは例えば図１１に示されている。この図は、ＭＯＳＦＥＴトランジスタでのＵＧＳの経過を示している。ここで、横軸２２０では、時間がｍｓで示されており、縦軸２２で電圧がＶで示されている。
【００５０】
この負の電圧経過によって、各ＭＯＳＦＥＴトランジスタは半波の開始時に、高い駆動制御電圧によって、最も高いエネルギーを受け入れ、パルスの経過において、駆動制御電圧の低減によって自身のチャネルをさらに切り離し、この結果、高い抵抗によって、下降するエネルギー受容が生じる。
【００５１】
この作用は、択一的に、閉成されている制御機器においても、任意の位相とＢａｔ＋またはＢａｔ−との間で測定される。一定のクランプ電流を有するクランプ動作時には、クランプ電圧の時間に依存した上昇が測定可能である。この測定は、有利には低い電流で、すなわち相当の電力入力を伴わずに行われるべきであり、これによって、測定されたクランプ電圧が温度作用によって影響されないことが保証される。この測定は、既存の発電機で、実験室において、任意のスイッチング分岐路における外部のクランプ電流の入力によって行われる。
【００５２】
予期される結果は、図７に示されている。
【００５３】
上述した方法に対して択一的または付加的に、負荷シャットダウンイベントにおける均一な損失電力分布の問題は、図３に相応する、電源スイッチ内への、ＭＯＳＦＥＴトランジスタの駆動制御に必要なツェナーダイオードのモノリシックな組み込みによって、改善される。
【００５４】
図１２には、ＤＢＣ（direct bonded copper）上の分離されたロジックでの層構造２５０が示されている。この図は、基本プレート２５２、放熱グリス（ＷＬＰ）の第１の層２５４、銅から成る第２の層２５６、Ａｌ２Ｏ３から成る第３の層２５８、銅から成るさらなる層２６０、はんだから成る第５の層２６２と、ケイ素から成る、ＡＳＩＣ用の層２６４と、ケイ素から成る、ＭＯＳＦＥＴ用の層２６６を示している。さらに、ボンディング接続部２７０が示されている。
【００５５】
ツェナーダイオードを駆動制御回路内に組み込む場合には、これは、ＭＯＳＦＥＴトランジスタから空間的な分離を有しており、負荷遮断ケースにおいて明らかに加熱されるＭＯＳＦＥＴトランジスタからツェナーダイオードまでの温度の流れが時間的に遅くされる。この遅延は、図１２に示されたＤＢＣ構造の場合に約１００ｍｓの領域にある。これによって負荷遮断ケースにおいて、ＭＯＳＦＥＴトランジスタの負の時間係数が支配的である。対称化はここでは不可能である。パルスは３つのＭＯＳＦＥＴトランジスタ上に集中し、ここでＭＯＳＦＥＴトランジスタは、最大のエネルギーを、自身の最も低いしきい値電圧（ポジティブフィードバック作用）によって受け入れる。ＭＯＳＦＥＴトランジスタでの最大温度は３３０℃に達する。
【００５６】
提示された方法では、個々のＭＯＳＦＥＴトランジスタ上での電流の対称化が、全体的に見て、正の温度係数によって得られるように構成される。これは次のことによって実現される。すなわち、図１２に示されているように、ＭＯＳＦＥＴトランジスタ内に、カソードがＭＯＳＦＥＴトランジスタのドレインと接続されるようにツェナーダイオードを組み込むことによって実現される。アノードは、ＭＯＳＦＥＴトランジスタの別個のパッドに導かれ、電気的に駆動制御回路と接続される。これによって、ＭＯＳＦＥＴトランジスタとツェナーダイオードとの間に直接的な熱接続が生じる。これは図１３に示されている。
【００５７】
図１３は、ＭＯＳＦＥＴトランジスタ内に組み込まれているツェナーダイオードを有する層構造３００を示している。この図は、基本プレート３０２、放熱グリス（ＷＬＰ）の第１の層３０４、銅から成る第２の層３０６、Ａｌ２Ｏ３から成る第３の層３０８、銅から成る第４の層３１０、はんだから成る第５の層３１２と、ケイ素から成る、ＡＳＩＣ用の層３１４と、ケイ素から成る層３１６を示している。ここでこのケイ素から成る層３１６はＭＯＳＦＥＴトランジスタ用の第１の領域３１８と、ツェナーダイオード用の第２の領域３２０とに分けられている。さらに、ボンディング接続部３１２が示されている。
【００５８】
ＭＯＳＦＥＴトランジスタのしきい値電圧の負の温度係数は、例えば−１４ｍＶ／Ｋであるツェナーダイオードの正の温度係数によって過剰補償される。これによって、ネガティブフィードバック作用が生じ、これは、負荷シャットダウンイベントにおける電圧クランプ中の損失出力のほぼ均一な分布を生起させる。これによって、ＭＯＳＦＥＴトランジスタの最大温度は、図１４に示されているシミュレーションによれば、２００℃まで低減される。
【００５９】
従って、基本的に、損失出力の均一な分布は、パワー半導体とツェナーダイオードの熱結合によって実現される。
【００６０】
図１４は、負荷シャットダウンイベントに対する、ツェナーダイオードが組み込まれたＭＯＳＦＥＴトランジスタからなる整流器部材のシミュレートされた温度経過を示している。ここで横軸３５０には時間がｍｓで記載され、縦軸３５２には温度が記載されている。
【００６１】
図９と比較して、ここでも、損失出力の改善された平均分布と、その結果による、スイッチング分岐路のより均一な加熱が見て取れる。
【００６２】
受動的なダイオード整流器に対する利点は、次のことによって得られる。すなわち、クランプ電圧が、全体的な負荷遮断時間にわたって上方へドリフトせず、許容されるクランプ電圧の幅が、受動的な整流器と比べて狭いことによって得られる。なぜなら、関与しているツェナーダイオード内にはほとんど電流が流れず、整流器動作において、僅かな損失出力しか生じないからである。
【００６３】
従来技術に対する利点は：
・一般的に、および特別に整流器部材の並列接続に対しても、負荷シャットダウンイベントにおける電圧クランプ中の損失出力のほぼ均一な分布
・負荷シャットダウンイベントにおけるＭＯＳＦＥＴトランジスタのアバランシェ動作の回避
・負荷シャットダウンイベントにおける電圧供給の保持
【００６４】
図３に相応して、ＭＯＳＦＥＴトランジスタとツェナーダイオードのモノリシックな組み込みを伴う、ＭＯＳＦＥＴトランジスタとツェナーダイオードから成る電圧クランプのための回路の図では、ＭＯＳＦＥＴトランジスタのリーク電流は、ツェナーダイオードのアノード端子を、ＭＯＳＦＥＴトランジスタのゲートに直接的に接続されていない場合に測定可能である。この場合には、ツェナーダイオードのアノード端子を、後から、ボンディング接続を介して、ＭＯＳＦＥＴトランジスタのゲート端子と接続することが必要である。この接続を、間接的に、別個の、パワーチップ内に組み込まれていない回路、例えば制御ＡＳＩＣを介して行うこともできる。ＭＯＳＦＥＴトランジスタでのリーク電流の測定は、製造経過内での機能および信頼性を保証するために要求に応じて必要であろう。
【００６５】
ＭＯＳＦＥＴトランジスタとツェナーダイオードのモノリシック組み込み時の別の実施形態では、ツェナーダイオードのアノードは直接的に、ＭＯＳＦＥＴトランジスタのゲートとの組み込みの構成部分として接続される。
【００６６】
図１５は、ＭＯＳＦＥＴトランジスタとツェナーダイオードのモノリシック組み込みとの関連における、択一的な接続方法を示している。
【００６７】
ここでは２つの方法が記載される。これらの方法の使用によって、電圧クランプ中に整流器部材内で変換される損失出力をほぼ均一に分配することができる。以降では、択一的にまたは組み合わせて使用できる、さらなる方法が示されている。
【００６８】
図３には、簡易的な調整回路が示されている。これは、クランプ電圧の調整部を有する。この調整回路の目標値は、主に、ツェナーダイオードのブレークダウン電圧と、ＭＯＳＦＥＴトランジスタのしきい値電圧から成る。ツェナーダイオードとＭＯＳＦＥＴトランジスタがモノリシックに組み込まれておらず、それによって、これらのコンポーネント間に比較的低い熱結合が生じている場合には、上述したポジティブフィードバック作用を阻止するために、ＭＯＳＦＥＴトランジスタのしきい値電圧の負の温度係数を、ツェナーダイオードの正の温度係数によって補償することができない。
【００６９】
以降では、クランプ電圧の調整のための改善された方法を記載する。これは、ＭＯＳＦＥＴトランジスタのしきい値電圧の負の温度係数の影響を明らかに抑圧する。
【００７０】
図１６は、例として、クランプ電圧の調整のための改善された方法を具体的に示すための基本回路図を示している。図示された調整器は、増幅器４７０とＭＯＳＦＥＴトランジスタ４７２と加算素子４７６とを含んでいる。電圧Ｕ＿Ｓｏｌｌ４７０は目標値として用いられる。調整回路の作用によって、ＭＯＳＦＥＴトランジスタ４７２のドレイン−ソース電圧は、ほぼ電圧Ｕ＿Ｓｏｌｌに調整される。ＭＯＳＦＥＴトランジスタ４７２のドレイン―ソース電圧と電圧Ｕ＿Ｓｏｌｌとの間の差は、増幅器４７０の増幅が強くなるほど、小さくなる。ＭＯＳＦＥＴトランジスタ４７２のしきい値電圧は、増幅が強い場合に、ＭＯＳＦＥＴトランジスタ４７２のドレイン−ソース電圧にほぼ影響を与えない。従って電圧クランプのための回路としての使用時には、ＭＯＳＦＥＴしきい値電圧の負の温度係数の、クランプ電圧への影響は抑圧される。従って電圧クランプ時に、ＭＯＳＦＥＴトランジスタ４７２内で変換される損失出力によって、クランプ電圧はほぼ低減されない。これは、電圧クランプのための回路の並列接続の場合に、熱的なポジティブフィードバックをほぼ抑圧する。
【００７１】
電圧基規準値Ｕ＿Ｓｏｌｌ４７４はここでは一定であるかまたは時間とともに上昇する。すなわち傾斜路経過特性を有する。Ｕ＿Ｓｏｌｌの傾斜路経過特性を使用することによって、この方法のこの実施形態を、この方法の最初に挙げた実施形態と組み合わせることができる。クランプ電圧調整のためのこの改善された方法の実施およびクランプ電圧のための傾斜路状の目標値の準備も、例えば、直接的な回路としてまたはＡＳＩＣ内へのコンポーネントの組み込みによって、または主にデジタルに、例えばマイクロコントローラまたはＦＰＧＡを使用することによって行うことができる。
【００７２】
従来技術と比べた利点は：
・負荷シャットダウンイベントにおける電圧クランプ中の損失電力のほぼ均一な分布
・負荷シャットダウンイベントにおけるＭＯＳＦＥＴトランジスタのアバランシェ動作の回避
・負荷シャットダウンイベントにおける電圧供給の保持
・熱的に結合され、組み込まれたツェナーダイオードまたは組み込まれた温度センサを有する複雑なパワー半導体技術の放棄
【００７３】
記載した措置の有効性は、シミュレーションに基づいて証明される。
【００７４】
図１７は、負荷シャットダウンイベント用の三相発電機による動作時の、整流器の６つのスイッチング分岐路のＭＯＳＦＥＴトランジスタのシミュレートされた温度経過を示している。損失出力の均等分布のための上述した方法は、ここでは使用されない。なぜなら、図３に示された回路原理が使用されるからである。図１７では、横軸４８０に、時間がｍｓで示されており、縦軸４８２に温度Ｔが示されている。
【００７５】
図１８は、負荷シャットダウンイベント用の三相発電機による動作時の、整流器の６つのスイッチング分岐路のＭＯＳＦＥＴトランジスタのシミュレートされた温度経過特性を示している。ここでは、図１６に示された回路原理に従った、クランプ電圧調整のための上述した方法が使用される。図１８では、横軸４９０に、時間がｍｓで示されており、縦軸４９２に温度Ｔが示されている。
【００７６】
図１８では、上述した、クランプ電圧調整のための方法の使用によって、それ以外は同じ調整条件のもとで、出力段温度の幅が格段に狭くなっていることが見て取れる。これによって、個々のＭＯＳＦＥＴトランジスタに対して、より低い最大温度が生じる。
【図１】
0006021890.tif 000002
【図２】
0006021890.tif 000003
【図３】
0006021890.tif 000004
【図４】
0006021890.tif 000005
【図５】
0006021890.tif 000006
【図６】
0006021890.tif 000007
【図７】
0006021890.tif 000008
【図８】
0006021890.tif 000009
【図９】
0006021890.tif 000010
【図１０】
0006021890.tif 000011
【図１１】
0006021890.tif 000012
【図１２】
0006021890.tif 000013
【図１３】
0006021890.tif 000014
【図１４】
0006021890.tif 000015
【図１５】
0006021890.tif 000016
【図１６】
0006021890.tif 000017
【図１７】
0006021890.tif 000018
【図１８】
0006021890.tif 000019