(57)【特許請求の範囲】
【請求項１】
入力信号を増幅して光変調器駆動用の信号を出力する増幅器と、
所望の動作モードに応じて前記増幅器の電流量を調整可能な電流量調整回路とを備え、
前記増幅器は、
ベースまたはゲートに入力信号が入力され、コレクタまたはドレインから光変調器駆動用の信号を出力するトランジスタと、
前記トランジスタのエミッタまたはソースと前記電流量調整回路との間に挿入されたエミッタ抵抗とを含むことを特徴とする光変調器ドライバ回路。
【請求項２】
請求項１記載の光変調器ドライバ回路において、
前記電流量調整回路は、所望の動作モードに応じて前記増幅器の電流量を調整することにより、前記増幅器の入出力特性を変化させ所望の入力信号に対する増幅応答の線形性を制御することを特徴とする光変調器ドライバ回路。
【請求項３】
請求項１記載の光変調器ドライバ回路において、
前記電流量調整回路は、所望の動作モードを示す２値の第１の制御信号に応じて個別にＯＮ／ＯＦＦ可能な２個以上の電流源、または所望の動作モードおよび所望の特性を示す連続的な第１の制御信号に応じて連続的に電流量を制御可能な１個以上の可変電流源からなることを特徴とする光変調器ドライバ回路。
【請求項４】
入力信号を増幅して光変調器駆動用の信号を出力する増幅器と、
所望の動作モードに応じて前記増幅器の電流量を調整可能な電流量調整回路とを備え、
前記電流量調整回路は、前記増幅器に入力される入力信号のＤＣバイアスレベルを所望の動作モードに応じて調整可能な入力信号バイアス制御回路からなることを特徴とする光変調器ドライバ回路。
【請求項５】
請求項１記載の光変調器ドライバ回路において、
さらに、前記増幅器の前段または後段に線形利得可変回路を備えることを特徴とする光変調器ドライバ回路。
【請求項６】
請求項５記載の光変調器ドライバ回路において、
前記線形利得可変回路は、
入力信号が入力される増幅用トランジスタを含む増幅部と、
前記増幅用トランジスタとカスコード接続された利得調整用トランジスタを含み、第２の制御信号に応じて前記増幅用トランジスタの出力信号の振幅を調整する利得調整部と、
前記増幅部および利得調整部に定電流を供給する定電流源と、
前記増幅用トランジスタのエミッタと前記定電流源との間に挿入された第１のエミッタ抵抗と、
前記利得調整用トランジスタのエミッタと前記増幅用トランジスタのコレクタとの間に挿入された第２のエミッタ抵抗とからなることを特徴とする光変調器ドライバ回路。
【請求項７】
請求項１記載の光変調器ドライバ回路において、
前記増幅器の代わりに線形利得可変回路を備え、
前記線形利得可変回路は、
入力信号が入力される増幅用トランジスタを含む増幅部と、
前記増幅用トランジスタとカスコード接続された利得調整用トランジスタを含み、第２の制御信号に応じて前記増幅用トランジスタの出力信号の振幅を調整する利得調整部と、
前記増幅用トランジスタのエミッタと前記電流量調整回路との間に挿入された第１のエミッタ抵抗と、
前記利得調整用トランジスタのエミッタと前記増幅用トランジスタのコレクタとの間に挿入された第２のエミッタ抵抗とからなり、
前記電流量調整回路は、
所望の動作モードを示す２値の制御信号に応じて個別にＯＮ／ＯＦＦ可能な２個以上の電流源、または所望の動作モードおよび所望の特性を示す連続的な制御信号に応じて連続的に電流量を制御可能な１個以上の可変電流源からなることを特徴とする光変調器ドライバ回路。
【請求項８】
請求項１記載の光変調器ドライバ回路において、
さらに、入力端が光変調器ドライバ回路の入力端子に接続され、出力端が電源電圧に接続された入力伝送線路と、
入力端が電源電圧に接続され、出力端が光変調器ドライバ回路の出力端子に接続された出力伝送線路とを備え、
前記増幅器と前記電流量調整回路とは、それぞれ前記入力伝送線路および出力伝送線路に沿って複数個配置され、
各増幅器の入力端子が前記入力伝送線路に接続され、各増幅器の出力端子が前記出力伝送線路に接続されることを特徴とする光変調器ドライバ回路。
【請求項９】
光伝送システムの運用形態に応じて送信データの信号処理を行う信号処理手段と、
この信号処理手段で処理されたデジタル信号をアナログ信号に変換するＤＡコンバータと、
このＤＡコンバータから出力された信号を増幅する、請求項１乃至８のいずれか１項に記載の光変調器ドライバ回路と、
光源から入力された連続光を前記光変調器ドライバ回路の出力信号により変調して出力する光変調器と、
前記光伝送システムの運用形態に関する情報に基づいて前記光変調器ドライバ回路の動作モードを制御する第１の制御信号を生成する制御信号生成手段とを備えることを特徴とする光送信器。
【請求項１０】
請求項９記載の光送信器において、
前記制御信号生成手段は、前記信号処理手段から前記光伝送システムの運用形態に関する情報を取得することを特徴とする光送信器。
【請求項１１】
請求項９記載の光送信器において、
さらに、前記光伝送システムの運用形態に応じて前記信号処理手段の運用形態を制御する信号処理制御手段を備え、
前記制御信号生成手段は、前記信号処理制御手段から前記光伝送システムの運用形態に関する情報を取得することを特徴とする光送信器。
【請求項１２】
請求項９記載の光送信器において、
前記制御信号生成手段は、さらに前記第１の制御信号に基づいて、前記光変調器ドライバ回路の利得を制御する第２の制御信号を生成することを特徴とする光送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムの運用形態に応じて低電力・リミット動作モードと線形動作モードの切り替えが可能な光変調器ドライバ回路、および光変調器ドライバ回路を用いた光送信器に関するものである。
【背景技術】
【０００２】
近年、光通信システムのさらなる高速・大容量化に向けて、デジタル信号処理とコヒーレント検波を組み合せたデジタルコヒーレント技術や多値変調技術が注目を集めている。現在、偏波多重とＱＰＳＫ（Quadrature Phase Shift Keying）変調フォーマットを用いた１波長あたり１００Ｇｂ／ｓ光伝送システム、および１００Ｇｂ／ｓ光伝送システムに向けたデバイスの研究開発が精力的に進められている。また、１００Ｇｂ／ｓ光伝送システムのより一層の高度化・伝送品質の向上に向けて、送信端でナイキストフィルタや予等化などのデジタル信号処理を適用する検討が進められている。さらには１波長あたり４００Ｇｂ／ｓ級の伝送技術に向けて、ＱＡＭ（Quadrature Amplitude Modulation）などのより高次の多値変調フォーマットの利用も検討されている。【０００３】
図４０に、一般的な１００Ｇｂ／ｓ伝送用の光送信器の構成例を示す。ここでは、偏波多重のうちの片偏波分の送信ブロックを示す。図４０の光送信器は、送信データＤａｔａのデジタル信号処理を行うＤＳＰ（Digital Signal Processor）部１００と、ＤＳＰ部１００から出力されたシンボルを多重化するマルチプレクサ（ＭＵＸ：Multiplexer）１０１−Ｉ，１０１−Ｑと、ＭＵＸ１０１−Ｉ，１０１−Ｑから出力された信号を増幅する光変調器ドライバ回路１０２−Ｉ，１０２−Ｑと、レーザダイオード（ＬＤ：Laser Diode）１０３と、ＬＤ１０３からの連続光を光変調器ドライバ回路１０２−Ｉ，１０２−Ｑの出力信号により変調して出力する光Ｉ／Ｑ変調器１０４とを備えている。図４１ＡはＭＵＸ１０１−Ｉの出力信号を示す図、図４１Ｂは光変調器ドライバ回路１０２−Ｉの出力信号を示す図、図４１Ｃは光Ｉ／Ｑ変調器１０４の光出力信号を平面上にコンスタレーション表示した図である。【０００４】
ＤＳＰ部１００は、送信データＤａｔａに対してＦＥＣ（Forward Error Correction）符号化を行うＦＥＣ符号化部１０００と、ＦＥＣ符号化後の信号に対して変調フォーマットに応じたシンボルマッピングを実行するシンボルマッピング部１００１とを備えている。前述のとおり、１００Ｇｂ／ｓ光伝送システムにはＱＰＳＫの変調フォーマットが利用されるため、光Ｉ／Ｑ変調器１０４を駆動する電気信号は２値（バイナリ）信号となる。そのため、光変調器ドライバ回路１０２−Ｉ，１０２−Ｑには、変調器駆動波形のアイ開口を改善するためにリミット動作（小さい信号でも大きい信号でも所望の振幅値までリミット増幅する動作）が求められる。別の言い方をすると、１００Ｇｂ／ｓ光伝送システムに利用される光変調器ドライバ回路１０２−Ｉ，１０２−Ｑについては、線形性（入力信号を線形に増幅する特性）への要求は高くないと言える。【０００５】
図４２に、送信端信号処理の適用が可能で、さらにはＱＡＭなどのより高次の変調フォーマットにも対応可能な光送信器の構成例を示す。図４２においても、偏波多重のうちの片偏波分の送信ブロックを示す。図４２の光送信器は、送信データＤａｔａのデジタル信号処理を行うＤＳＰ部２００と、ＤＳＰ部２００から出力されたシンボルを多重化するＭＵＸ２０１−Ｉ，２０１−Ｑと、ＭＵＸ２０１−Ｉ，２０１−Ｑから出力されたデータをアナログ信号に変換するＤＡコンバータ（ＤＡＣ：Ddigital to Analog Converter）２０２−Ｉ，２０２−Ｑと、ＤＡＣ２０２−Ｉ，２０２−Ｑから出力された信号を増幅する光変調器ドライバ回路２０３−Ｉ，２０３−Ｑと、ＬＤ２０４と、ＬＤ２０４からの連続光を光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力信号により変調して出力する光Ｉ／Ｑ変調器２０５とを備えている。図４３ＡはＤＡＣ２０２−Ｉの出力信号を示す図、図４３Ｂは光変調器ドライバ回路２０３−Ｉの出力信号を示す図、図４３Ｃは光Ｉ／Ｑ変調器２０５の光出力信号を平面上にコンスタレーション表示した図である。【０００６】
ＤＳＰ部２００は、送信データＤａｔａに対してＦＥＣ符号化を行うＦＥＣ符号化部２０００と、ＦＥＣ符号化後の信号に対して変調フォーマットに応じたシンボルマッピングを実行するシンボルマッピング部２００１に加えて、波長分散や光変調器の非線形応答の予等化処理を信号に対して行う予等化部２００２と、波長多重（ＷＤＭ：Wavelength Division Multiplexing）伝送時のチャネル間クロストークを抑圧するためのスペクトラム整形（ナイキストフィルタ）処理を信号に対して行う信号スペクトラム整形部２００３と、光変調器のための送信ＦＥ（Forward Equalizer ）等化を信号に対して行う送信ＦＥ等化部２００４などを備え、必要に応じて予等化部２００２と信号スペクトラム整形部２００３と送信ＦＥ等化部２００４の機能のＯＮ／ＯＦＦが可能になっている（文献「“第３回ディジタル信号処理による新しい光伝送技術〜100G and Beyond〜”，講演予稿集，社団法人電子情報通信学会光通信システム研究専門委員会，ｐ．９−ｐ．１３，２０１２年」参照）。【０００７】
図４２の構成の場合、図４０に示した従来の１００Ｇｂ／ｓ光送信器と大きく異なる点は、線形性が重要になるという点である。単純なＱＰＳＫフォーマットの利用の場合、先に示したとおり光Ｉ／Ｑ変調器１０４を駆動する電気信号は“０”か“１”の２値信号となる。しかしながら、ナイキストフィルタや予等化処理を適用する場合や、ＱＡＭフォーマットのような振幅変調を伴う高次の多値変調フォーマットを利用する場合、光Ｉ／Ｑ変調器２０５を駆動する電気信号は単純な“０”か“１”の信号ではなく、振幅軸方向に細かく情報を含んだ信号となる。分かりやすい例でいうと、１６−ＱＡＭフォーマットを利用する場合、光Ｉ／Ｑ変調器２０５を駆動する電気信号は図４３Ｂに示すように４値の信号となる。【０００８】
このように、送信端信号処理やＱＡＭフォーマットを利用する場合、光変調器を駆動する電気信号が振幅軸方向に対して細かく情報を有するため、光変調器ドライバ回路には線形応答、すなわち入力信号を線形に増幅することが求められる。また、図４２のような光送信器であれば、従来のような２値信号を扱うシステムもカバーできる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実際の利用シーンを考えた場合、図４２のような光送信器を用いる場合でも必ずしもナイキストフィルタなどの信号処理を適用するわけではなく、必要に応じて機能をＯＮ／ＯＦＦして運用することが考えられる。また、同一の光送信器を用いて、時にはＱＰＳＫを適用し、時にはＱＡＭを適用するなどのフレキシブルな運用形態も考えられる。そのような場合、光変調器ドライバ回路に対する線形性の要求も使用状況に応じて変化することとなる。【００１０】
前述のように線形性に優れた光変調器ドライバ回路を用いれば、どのようなケースに対してもある程度の伝送品質は担保される。しかしながら、一般的に線形ドライバ回路は従来の２値信号を扱うリミット型ドライバ回路よりも電力消費が大きくなってしまう。その理由を図４４Ａ、図４４Ｂにて説明する。図４４Ａはリミット型ドライバ回路の入出力特性を示す図、図４４Ｂは線形ドライバ回路の入出力特性を示す図である。図４４Ａ、図４４Ｂの横軸は入力信号Ｖｉｎの振幅（あるいは入力パワー）、縦軸はドライバ回路の出力信号Ｖｏｕｔの振幅（あるいは出力パワー）である。【００１１】
２値信号を取扱う場合は、想定される入力振幅Ａｉｎに対して、光変調器を駆動するのに必要な所望の出力振幅Ａｏｕｔさえ得られれば良く、波形の歪は大きな問題とならない。したがって、図４４Ａから明らかなように、ドライバ回路が出力できる信号の最大振幅Ａｏｕｔｍａｘを所望の出力振幅Ａｏｕｔとして設定して回路を設計できるため（Ａｏｕｔｍａｘ≒Ａｏｕｔ）、電力効率が非常に良い。また、２値信号を取扱う際は、光変調器駆動波形のアイ開口を改善する観点からも、ドライバ回路はリミット動作の方が好ましい。【００１２】
一方、線型ドライバ回路では、線形動作範囲を広げる必要があるために、ドライバ回路そのものが出力できる信号の最大振幅Ａｏｕｔｍａｘを十分に大きくとって、想定される入力振幅Ａｉｎに対して所望の出力振幅Ａｏｕｔが線形に得られる設計（バックオフを大きくとる設計）をしなければならない。一般的なドライバ回路の消費電力は、その回路の最大出力振幅に比例して大きくなるため、線形ドライバ回路では消費電力が大きくなってしまう。【００１３】
本発明は、以上に述べた課題を解決するためになされたもので、適用する変調フォーマットや等化処理等に応じて低電力・リミット動作モードと線形動作モードの切り替えが可能な光変調器ドライバ回路、および光変調器ドライバ回路を用いた光送信器を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の光変調器ドライバ回路は、入力信号を増幅して光変調器駆動用の信号を出力する増幅器と、所望の動作モードに応じて前記増幅器の電流量を調整可能な電流量調整回路とを備え、前記増幅器は、ベースまたはゲートに入力信号が入力され、コレクタまたはドレインから光変調器駆動用の信号を出力するトランジスタと、前記トランジスタのエミッタまたはソースと前記電流量調整回路との間に挿入されたエミッタ抵抗とを含むことを特徴とするものである。
【００１５】
また、本発明の光送信器は、光伝送システムの運用形態に応じて送信データの信号処理を行う信号処理手段と、この信号処理手段で処理されたデジタル信号をアナログ信号に変換するＤＡコンバータと、このＤＡコンバータから出力された信号を増幅する光変調器ドライバ回路と、光源から入力された連続光を前記光変調器ドライバ回路の出力信号により変調して出力する光変調器と、前記光伝送システムの運用形態に関する情報に基づいて前記光変調器ドライバ回路の動作モードを制御する第１の制御信号を生成する制御信号生成手段とを備えることを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、光変調器ドライバ回路に電流量調整回路を設けることにより、本発明の光変調器ドライバ回路が適用される光伝送システムの運用形態（変調フォーマットや送信端信号処理の有無）に応じて線形動作モードとリミット動作モードを適宜切り替えて使用することができ、リミット動作モード時には消費電力を大きく低減することが可能となる。また、本発明では、増幅手段の電流量をゼロにすることで増幅手段の利得そのものをゼロにすることができるので、シャットダウン（無信号出力）モードにすることもできる。【００１７】
また、本発明の光送信器によれば、光伝送システムの運用形態に応じて、光変調器ドライバ回路の線形動作モードとリミット動作モードを適宜切り替えて使用することができ、リミット動作モード時には消費電力を低減することが可能となる。また、線形動作モードとリミット動作モードの２つのモードでの使用以外にも、それらの中間的な動作モードでの利用も可能となり、光伝送システムの運用形態に最適な状態に光変調器ドライバ回路を設定することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の第１実施例に係る光変調器ドライバ回路の概要を示す図である。
【図２】図２は、本発明の第１実施例に係る光変調器ドライバ回路の入出力特性を示す図である。
【図３】図３は、本発明の第１実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図４】図４は、本発明の第１実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図５】図５は、図３の光変調器ドライバ回路の入出力特性を示す図である。
【図６】図６は、図４の光変調器ドライバ回路の入出力特性を示す図である。
【図７】図７は、本発明の第２実施例に係る光変調器ドライバ回路の構成を示すブロック図である。
【図８】図８は、図７の光変調器ドライバ回路の入出力特性を示す図である。
【図９】図９は、本発明の第２実施例に係る光変調器ドライバ回路の別の構成を示すブロック図である。
【図１０】図１０は、図９の光変調器ドライバ回路の入出力特性を示す図である。
【図１１】図１１は、本発明の第２実施例に係る線形利得可変回路の入出力特性を示す図である。
【図１２】図１２は、光Ｉ／Ｑ変調器の構成を示す回路図である。
【図１３】図１３は、図１２の光Ｉ／Ｑ変調器に使用されるＭＺ変調器の入出力特性を示す図である。
【図１４】図１４は、ＭＺ変調器の非線形性を補償する従来方法を説明する図である。
【図１５】図１５は、図３の光変調器ドライバ回路の電流源の構成を示す回路図である。
【図１６】図１６は、図１５の電流源の制御方法を説明する図である。
【図１７】図１７は、図４の光変調器ドライバ回路の電流源の構成を示す回路図である。
【図１８】図１８は、図１７の電流源の制御方法を説明する図である。
【図１９】図１９は、本発明の第４実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図２０】図２０は、本発明の第４実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図２１】図２１は、本発明の第５実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図２２】図２２は、本発明の第５実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図２３】図２３は、本発明の第６実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図２４】図２４は、本発明の第６実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図２５】図２５は、本発明の第７実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図２６】図２６は、従来のギルバートセル型の利得可変回路の構成を示す回路図である。
【図２７】図２７は、従来のメイヤー型の利得可変回路の構成を示す回路図である。
【図２８】図２８は、本発明の第８実施例に係る線形利得可変回路の構成を示す回路図である。
【図２９】図２９は、本発明の第８実施例に係る線形利得可変回路の別の構成を示す回路図である。
【図３０】図３０は、本発明の第９実施例に係る光変調器ドライバ回路の構成を示す回路図である。
【図３１】図３１は、本発明の第９実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図３２】図３２は、本発明の第９実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図３３】図３３は、本発明の第９実施例に係る光変調器ドライバ回路の別の構成を示す回路図である。
【図３４】図３４は、本発明の第１０実施例に係る光送信器の構成を示すブロック図である。
【図３５】図３５は、本発明の第１０実施例における光変調器ドライバ回路の線形性の制御方法を説明する図である。
【図３６】図３６は、本発明の第１０実施例における光変調器ドライバ回路の線形性の別の制御方法を説明する図である。
【図３７】図３７は、本発明の第１１実施例に係る光送信器の構成を示すブロック図である。
【図３８】図３８は、本発明の第１１実施例における光変調器ドライバ回路の線形性の制御方法を説明する図である。
【図３９】図３９は、本発明の第１１実施例における光変調器ドライバ回路の線形性の別の制御方法を説明する図である。
【図４０】図４０は、従来の光送信器の構成例を示すブロック図である。
【図４１Ａ】図４１Ａは、図４０のマルチプレクサの出力信号を示す図である。
【図４１Ｂ】図４１Ｂは、図４０の光変調器ドライバ回路の出力信号を示す図である。
【図４１Ｃ】図４１Ｃは、図４０の光Ｉ／Ｑ変調器の光出力信号を平面上にコンスタレーション表示した図である。
【図４２】図４２は、従来の別の光送信器の構成例を示すブロック図である。
【図４３Ａ】図４３Ａは、図４２のＤＡコンバータの出力信号を示す図である。
【図４３Ｂ】図４３Ｂは、図４２の光変調器ドライバ回路の出力信号を示す図である。
【図４３Ｃ】図４３Ｃは、図４２の光Ｉ／Ｑ変調器の光出力信号を平面上にコンスタレーション表示した図である。
【図４４Ａ】図４４Ａは、リミット型ドライバ回路の入出力特性を示す図である。
【図４４Ｂ】図４４Ｂは、線形ドライバ回路の入出力特性を示す図である。
【発明を実施するための形態】
【００１９】
［第１実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本実施例に係る光変調器ドライバ回路の概要を示す図、図２は本実施例に係る光変調器ドライバ回路の入出力特性を示す図である。図２の横軸は入力信号Ｖｉｎの振幅（あるいは入力パワー）、縦軸は光変調器ドライバ回路の出力信号Ｖｏｕｔの振幅（あるいは出力パワー）である。以降の入出力特性についても横軸、縦軸の定義は同様とする。
【００２０】
本実施例の光変調器ドライバ回路１は、入力端子２と、出力端子３に加えて、動作モード切替用制御端子４を有し、運用状態（変調フォーマットや送信端信号処理の有無）によってリミット動作モードと線形動作モードを切り替えることができることを特徴とする。
【００２１】
動作モード切替用制御端子４に入力する信号ＣＴＬは、光変調器ドライバ回路１が適用される光伝送システムの運用形態とリンクしている。具体的には、動作モード切替用制御端子４に入力する信号ＣＴＬとしては、ＤＳＰからの制御信号を用いてもよいし、手動で設定・調整するようにしてもよい。もしくは、光変調器ドライバ回路１は、外部から受ける信号に基づいて、ドライバ回路１が適用されるシステムの運用形態を検知し、ドライバ回路自身で動作モード切替用制御端子４に入力する信号ＣＴＬを自動生成するようにしてもよい。また、システム要求に依存するが、図２で示すようにリミット動作モードと線形動作モードのどちらの動作モードにおいても想定されるある入力振幅Ａｉｎに対し、ある決まった所望の出力振幅Ａｏｕｔが得られることが好ましい。
【００２２】
本実施例の光変調器ドライバ回路１を実現する回路構成法を以下に説明する。低電力・リミット動作モードと線形動作モードとを切り替えるには、光変調器ドライバ回路１の電流量を調整することで実現可能であり、図３および図４に示す回路構成にて実現できる。図３および図４に示す回路は、どちらも差動増幅器として機能する回路であるが、図３の場合はテイル電流をＯＮ／ＯＦＦ制御可能な複数（２個以上）の電流源を用いることを特徴とし、図４の場合はテイル電流を制御可能な任意数（１個以上）の可変電流源を用いることを特徴とする。
【００２３】
まず、図３の光変調器ドライバ回路１について説明する。図３の光変調器ドライバ回路１は、ベースが正相入力端子２Ｐに接続され、コレクタが逆相出力端子３Ｎに接続されたトランジスタＱ１０と、ベースが逆相入力端子２Ｎに接続され、コレクタが正相出力端子３Ｐに接続されたトランジスタＱ１１と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１０のコレクタに接続されたコレクタ抵抗Ｒ１０と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１１のコレクタに接続されたコレクタ抵抗Ｒ１１と、一端がトランジスタＱ１０のエミッタに接続されたエミッタ抵抗Ｒ１２と、一端がトランジスタＱ１１のエミッタに接続されたエミッタ抵抗Ｒ１３と、一端がエミッタ抵抗Ｒ１２，Ｒ１３の他端に接続され、他端が電源電圧ＶＥＥ（ＶＣＣ＞ＶＥＥ）に接続され、動作モード切替用制御端子４に入力される信号ＣＴＬに応じてＯＮ／ＯＦＦ制御可能な複数の電流源ＩＳ１０とから構成される。トランジスタＱ１０，Ｑ１１と抵抗Ｒ１０〜Ｒ１３とは差動増幅器５０を構成し、複数の電流源ＩＳ１０は電流量調整回路５１を構成している。図３のＶｉｎＰは正相入力信号、ＶｉｎＮは逆相入力信号、ＶｏｕｔＰは正相出力信号、ＶｏｕｔＮは逆相出力信号である。
【００２４】
図３に示す回路では、差動増幅器５０のテイル電流をＯＮ／ＯＦＦ可能な複数の並列電流源ＩＳ１０を用い、差動増幅器５０に流れる電流の量を制御することで光変調器ドライバ回路１のモード切り替えを実現する。光変調器ドライバ回路１の線形動作が求められる際は、動作モード切替用制御端子４に入力する制御信号ＣＴＬによって全ての電流源ＩＳ１０をＯＮにして、テイル電流量を最大化することで線形動作モードでの動作が可能となる。光変調器ドライバ回路１のリミット動作が求められる際は、動作モード切替用制御端子４に入力する制御信号ＣＴＬによって複数の電流源ＩＳ１０のうちの最低１つをＯＮにし残りをＯＦＦにして、テイル電流量を絞ることでリミット動作モードでの動作が可能となる。
【００２５】
図５は図３の光変調器ドライバ回路１の入出力特性を示す図である。図５からも分かるように、図３の光変調器ドライバ回路１では、リミット動作モードにおいて差動増幅器５０のテイル電流量を線形動作モード時よりも減らすことができるので、その分低消費電力化できることになる。また、ＯＦＦにする電流源ＩＳ１０を個別に選択することで、線形動作モードからリミット動作モードまでの入出力特性を任意に選択することができるので、光変調器ドライバ回路１の入出力特性の線形性と消費電力の微調整も可能となる。
【００２６】
次に、図４の光変調器ドライバ回路１について説明する。図４の光変調器ドライバ回路１は、ベースが正相入力端子２Ｐに接続され、コレクタが逆相出力端子３Ｎに接続されたトランジスタＱ２０と、ベースが逆相入力端子２Ｎに接続され、コレクタが正相出力端子３Ｐに接続されたトランジスタＱ２１と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ２０のコレクタに接続されたコレクタ抵抗Ｒ２０と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ２１のコレクタに接続されたコレクタ抵抗Ｒ２１と、一端がトランジスタＱ２０のエミッタに接続されたエミッタ抵抗Ｒ２２と、一端がトランジスタＱ２１のエミッタに接続されたエミッタ抵抗Ｒ２３と、一端がエミッタ抵抗Ｒ２２，Ｒ２３の他端に接続され、他端が電源電圧ＶＥＥに接続され、動作モード切替用制御端子４に入力される信号ＣＴＬに応じてテイル電流を制御可能な１個以上の可変電流源ＩＳ２０とから構成される。トランジスタＱ２０，Ｑ２１と抵抗Ｒ２０〜Ｒ２３とは差動増幅器５２を構成し、可変電流源ＩＳ２０は電流量調整回路５３を構成している。
【００２７】
図４の光変調器ドライバ回路１も図３の場合と考え方は同様であるが、制御手法が異なる。図４に示す回路では、差動増幅器５２のテイル電流を制御可能な可変電流源ＩＳ２０を用い、差動増幅器５２を流れる電流の量を制御することで光変調器ドライバ回路１のモード切り替えを実現する。
【００２８】
図６は図４の光変調器ドライバ回路１の入出力特性を示す図である。図６に示すように、光変調器ドライバ回路１の線形動作が求められる際は、動作モード切替用制御端子４に入力する制御信号ＣＴＬによって電流量を大きく（最大値に）設定することで線形動作モードでの動作が可能となる。光変調器ドライバ回路１のリミット動作が求められる際は、動作モード切替用制御端子４に入力する制御信号ＣＴＬによって電流量を絞ることでリミット動作モードでの動作が可能となる。この制御手法をとると、図３の回路のようなステップ的な制御ではなく、アナログ的（連続的）な制御での線形性および消費電力の微調整が可能となる。なお、１つの可変電流源ＩＳ２０に流せる電流量には制約があるため、必要な電流量に応じて可変電流源ＩＳ２０の数を決定し、可変電流源ＩＳ２０を並列に接続すればよい。
【００２９】
図３、図４では、トランジスタＱ１０，Ｑ１１，Ｑ２０，Ｑ２１として、バイポーラトランジスタを使用した例を示しているが、バイポーラトランジスタに限るものではなく、ＣＭＯＳ等のＦＥＴ系のトランジスタを使用してもよい。ＦＥＴ系のトランジスタを使用する場合には、上記の説明において、ベースをゲートに置き換え、コレクタをドレインに置き換え、エミッタをソースに置き換えるようにすればよい。
【００３０】
以上のように、図３、図４で示した回路を用いれば、光変調器ドライバ回路の線形動作モードとリミット動作モードの切り替えが可能で、リミット動作モード時には、テイル電流を絞った分だけ消費電力を低減することができる。また、図３、図４の回路では、差動増幅器のテイル電流量が最大となる線形動作モード時に最大の利得を持ち、テイル電流量を絞るにつれて利得が下がり、テイル電流をゼロにすることで利得そのものをゼロにすることができるので、シャットダウン（無信号出力）モードでも使用可能となる。言い換えると、本実施例の光変調器ドライバ回路１は利得可変機能も併せ持つ。
【００３１】
［第２実施例］
第１実施例では、線形動作モード時に利得最大となり、リミット動作モード時に利得が小さくなる振舞いとなる。それゆえ、先に述べたように想定されるある入力振幅Ａｉｎに対し、動作モードによる出力振幅レベル差が生じる。システム上、このような振舞いが許容される場合、例えば運用状態（変調フォーマットや送信端信号処理の有無）に応じてＤＳＰ側でＤＡＣからの出力振幅つまりは光変調器ドライバ回路への入力振幅を任意に調整できる場合であれば、第１実施例の回路をそのまま光変調器ドライバ回路として使用して問題ない。しかしながら、運用の簡便化を考えると、光変調器ドライバ回路においては、線形動作モードとリミット動作モードのどちらの動作モードにおいても、想定されるある入力振幅Ａｉｎに対し、ある決まった所望の出力振幅Ａｏｕｔが得られることが好ましい。
【００３２】
本実施例では、線形動作モードとリミット動作モードのどちらの動作モードにおいても想定されるある入力振幅Ａｉｎに対し、ある決まった所望の出力振幅Ａｏｕｔが得られる回路構成を提案する。具体的には、図３、図４の回路を出力回路として利用し、前段に線形利得可変回路を追加して、２段構成のドライバ回路とする。
【００３３】
図７は本実施例の光変調器ドライバ回路１の構成を示すブロック図、図８は図７の光変調器ドライバ回路１の入出力特性を示す図である。本実施例の光変調器ドライバ回路１は、図３もしくは図４の回路を出力回路１１として利用し、その前段に、出力端子が出力回路１１の入力端子と接続される線形利得可変回路１０を追加したものである。線形利得可変回路１０は、利得制御端子５に入力される利得制御信号ＧＣＴＬに応じて利得が調整可能な回路である。
【００３４】
図８で示すように線形利得可変回路１０において線形動作モードの時は利得を下げ、リミット動作モードの時は利得を上げることにより、想定されるある入力振幅Ａｉｎに対して、ある決まった所望の出力振幅Ａｏｕｔが得られる回路が実現できる。固定の負荷系（想定しているアプリケーションでは５０Ω）に対して大きな振幅を確保しなければならず電力消費が最も大きい出力回路１１として図３もしくは図４の回路を適用することが、リミット動作モード時の消費電力削減に最も効果がある。
【００３５】
図９は本実施例の光変調器ドライバ回路１の別の構成を示すブロック図、図１０は図９の光変調器ドライバ回路１の入出力特性を示す図である。図９の光変調器ドライバ回路１は、図３もしくは図４の回路を入力回路１２として利用し、その後段に、入力端子が入力回路１２の出力端子と接続される線形利得可変回路１３を追加したものである。これにより、図７の構成と同様のモード切り替え機能が実現できる。
【００３６】
図９の構成の場合も、図１０で示すように線形利得可変回路１３において線形動作モードの時は利得を下げ、リミット動作モードの時は利得を上げることにより、想定されるある入力振幅Ａｉｎに対して、ある決まった所望の出力振幅Ａｏｕｔを得ることができる。
【００３７】
図７および図９に記載の線形利得可変回路１０，１３としては、単体として図１１に示すような線形利得可変特性を持つ回路を想定している。このような線形利得可変回路１０，１３を追加しておくことで、線形動作モードとリミット動作モードのそれぞれの動作モードにおいて幅広いレンジでの利得可変・振幅調整が可能となるので、後段の光変調器の駆動振幅最適化も可能となる。利得制御端子５に入力する信号ＧＣＴＬとしては、ＤＳＰからの制御信号を用いてもよいし、手動で設定・調整するようにしてもよい。もしくは、光変調器ドライバ回路１は、外部から受ける信号に基づいて、ドライバ回路１が適用されるシステムの運用形態を検知し、ドライバ回路自身で利得制御端子５に入力する信号ＧＣＴＬを自動生成するようにしてもよい。
【００３８】
また、光変調器ドライバ回路１の駆動対象である、図４０、図４２に示したような光Ｉ／Ｑ変調器１０４，２０５は、図１２に示すようにＭＺ（Mach-Zehnder）変調器３００から構成される。ＭＺ変調器３００は、非線形な入出力特性を持っており、その特性は一般的に図１３に示すようにサイン（正弦波）カーブとなる。ＤＳＰの予等化部でＭＺ変調器３００の非線形性が補償されないような運用形態時には、線形動作モード時に図１４に示すように意図的に駆動振幅を小さく絞って線形動作領域で駆動する方法も考えられる。しかし、図７、図９に示した本実施例の光変調器ドライバ回路１を用いれば、前述のとおり、線形動作モードとリミット動作モードの各動作モードにおいて利得可変・振幅調整が可能であるので、ＭＺ変調器の非線形性を補償することが可能である。
【００３９】
［第３実施例］
次に、第１実施例の光変調器ドライバ回路１における電流源の具体的構成および制御方法について説明する。図１５は図３に示した光変調器ドライバ回路１の電流源ＩＳ１０の構成を示す回路図、図１６は電流源ＩＳ１０の制御方法を説明する図である。並列に接続されたｎ（ｎは２以上の整数）個の電流源ＩＳ１０は、それぞれベースが動作モード切替用制御端子４に接続され、コレクタが図３のエミッタ抵抗Ｒ１２，Ｒ１３の他端に接続された電流源トランジスタＱ１２（Ｑ１２−１〜Ｑ１２−ｎ）と、一端が電流源トランジスタＱ１２のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１４（Ｒ１４−１〜Ｒ１４−ｎ）とから構成される。
【００４０】
図１５に示した構成において、動作モード切替用制御端子４に入力する制御信号ＶCS（図３のＣＴＬ）により電流源トランジスタＱ１２を制御して、電流源ＩＳ１０の電流量を切り替え、光変調器ドライバ回路１の動作モード切り替えを実現する。制御信号ＶCSは、図１６に示すように電流源トランジスタＱ１２をＯＮ／ＯＦＦさせる２値の信号である。電流源トランジスタＱ１２をＯＦＦさせる際には、電源電圧ＶＥＥに近い電圧ＶCS＿OFF（ＶCS＿OFF≒ＶＥＥ）を制御信号ＶCSとして与える。電流源トランジスタＱ１２をＯＮさせる際には、電源電圧ＶＥＥとトランジスタＱ１２のオン電圧ＶBE_ONとの和（ＶＥＥ＋ＶBE_ON）よりも高い電圧ＶCS＿ON（ＶCS＿ON＞ＶＥＥ＋ＶBE＿ON）を制御信号ＶCSとして与える。
【００４１】
各電流源トランジスタＱ１２は、個別に制御信号ＶCSを受けてもよい。すなわち、電流源トランジスタＱ１２の数だけ制御信号ＶCSを用意してもよい。全ての電流源トランジスタＱ１２をＯＮさせると、図３の光変調器ドライバ回路１は線形動作モードで動作する。また、複数の電流源トランジスタＱ１２のうちの最低１つをＯＮにし残りをＯＦＦにすると、図３の光変調器ドライバ回路１はリミット動作モードで動作する。なお、各電流源トランジスタＱ１２を同一の制御信号ＶCSで制御してもよい。
【００４２】
図１７は図４に示した光変調器ドライバ回路１の電流源ＩＳ２０の構成を示す回路図、図１８は電流源ＩＳ２０の制御方法を説明する図である。電流源ＩＳ２０は、ベースが動作モード切替用制御端子４に接続され、コレクタが図４のエミッタ抵抗Ｒ２２，Ｒ２３の他端に接続された電流源トランジスタＱ２２と、一端が電流源トランジスタＱ２２のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ２４とから構成される。
【００４３】
電流源の構成自体は、図１５に記載のものと同様であるが、制御手法が異なる。図１７の電流源ＩＳ２０は可変電流源として使用されるため、図１６に示したような２値の制御信号ではなく、図１８のように連続的な制御信号ＶCS（図４のＣＴＬ）が使用される。このように連続的な制御信号ＶCSを使用することで、線形動作モードからリミット動作モードまで図４の光変調器ドライバ回路１の入出力特性を連続的に変更することができる。
【００４４】
図１７では、電流源トランジスタＱ２２が１つの構成例を示したが、図１７の構成を複数並列に接続し、各電流源トランジスタＱ２２を共通の制御信号ＶCSまたは異なる制御信号ＶCSで制御するようにしてもよい。
また、図１５、図１７の構成において、制御信号ＶCSは外部から電流源トランジスタＱ１２，Ｑ２２に直接印加してもよいし、制御側とのインタフェースに応じて電圧変換回路（電圧のレベルシフト回路等）などを介して印加してもよい。
【００４５】
また、図１５、図１７では、電流源トランジスタＱ１２，Ｑ２２として、バイポーラトランジスタを使用した例を示しているが、ＦＥＴ系のトランジスタを使用してもよい。ＦＥＴ系のトランジスタを使用する場合には、ベースをゲートに置き換え、コレクタをドレインに置き換え、エミッタをソースに置き換えるようにすればよい。
【００４６】
第１実施例〜第３実施例では、光変調器ドライバ回路を１段ないしは２段構成の回路としたが、必要利得に応じて線形応答する増幅回路を適宜追加してもよい。また、光変調器ドライバ回路を多段構成とするとき、１チップに集積してもよいし、マルチチップで構成してもよい。
【００４７】
［第４実施例］
第１実施例では、光変調器ドライバ回路を単純な増幅器として記載したが、帯域改善や反射低減の目的からカスコード構成としてもよい。図１９は本実施例に係る光変調器ドライバ回路１の構成を示す回路図である。図１９の光変調器ドライバ回路１は、図３に示した回路において、ベースがバイアス端子６に接続され、コレクタが逆相出力端子３Ｎに接続され、エミッタがトランジスタＱ１０のコレクタに接続されたトランジスタＱ１３と、ベースがバイアス端子６に接続され、コレクタが正相出力端子３Ｐに接続され、エミッタがトランジスタＱ１１のコレクタに接続されたトランジスタＱ１４とを追加したものである。トランジスタＱ１０，Ｑ１１，Ｑ１３，Ｑ１４と抵抗Ｒ１０〜Ｒ１３とは差動増幅器５４を構成している。バイアス端子６には所定のバイアス電圧が印加される。
【００４８】
図２０は本実施例の光変調器ドライバ回路１の別の構成を示す回路図である。図２０の光変調器ドライバ回路１は、図４に示した回路において、ベースがバイアス端子６に接続され、コレクタが逆相出力端子３Ｎに接続され、エミッタがトランジスタＱ２０のコレクタに接続されたトランジスタＱ２３と、ベースがバイアス端子６に接続され、コレクタが正相出力端子３Ｐに接続され、エミッタがトランジスタＱ２１のコレクタに接続されたトランジスタＱ２４とを追加したものである。トランジスタＱ２０，Ｑ２１，Ｑ２３，Ｑ２４と抵抗Ｒ２０〜Ｒ２３とは差動増幅器５５を構成している。
【００４９】
本実施例のように、カスコードトランジスタＱ１３，Ｑ１４，Ｑ２３，Ｑ２４を付加することでミラー効果を軽減することができ、またコレクタ側から見た光変調器ドライバ回路のインピーダンスを高くすることができるので、帯域および反射特性の改善が可能となる。
【００５０】
［第５実施例］
第１実施例および第４実施例で示した回路については、集中定数回路として構成してもよいし、分布定数構成回路として構成してもよい。図２１は本実施例に係る光変調器ドライバ回路１の構成を示す回路図であり、図３と同様の構成には同一の符号を付してある。図２１の光変調器ドライバ回路１は、トランジスタＱ１０，Ｑ１１と抵抗Ｒ１２，Ｒ１３とからなる差動増幅器５６と、電流源ＩＳ１０からなる電流量調整回路５１と、入力端が正相入力端子２Ｐに接続された入力伝送線路２０Ｐと、入力端が逆相入力端子２Ｎに接続された入力伝送線路２０Ｎと、出力端が正相出力端子３Ｐに接続された出力伝送線路２１Ｐと、出力端が逆相出力端子３Ｎに接続された出力伝送線路２１Ｎと、一端が入力伝送線路２０Ｐの出力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ１５と、一端が入力伝送線路２０Ｎの出力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ１６と、一端が出力伝送線路２１Ｐの入力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ１７と、一端が出力伝送線路２１Ｎの入力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ１８とから構成される。
【００５１】
図２１の各差動増幅器５６は、入力伝送線路２０Ｐ，２０Ｎおよび出力伝送線路２１Ｐ，２１Ｎに沿って配置され、トランジスタＱ１０のベースが入力伝送線路２０Ｐに接続され、トランジスタＱ１１のベースが入力伝送線路２０Ｎに接続され、トランジスタＱ１０のコレクタが出力伝送線路２１Ｎに接続され、トランジスタＱ１１のコレクタが出力伝送線路２１Ｐに接続されている。
【００５２】
図２２は本実施例の光変調器ドライバ回路１の別の構成を示す回路図であり、図４と同様の構成には同一の符号を付してある。図２２の光変調器ドライバ回路１は、トランジスタＱ２０，Ｑ２１と抵抗Ｒ２２，Ｒ２３とからなる差動増幅器５７と、電流源ＩＳ２０からなる電流量調整回路５３と、入力伝送線路２０Ｐ，２０Ｎと、出力伝送線路２１Ｐ，２１Ｎと、一端が入力伝送線路２０Ｐの出力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ２５と、一端が入力伝送線路２０Ｎの出力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ２６と、一端が出力伝送線路２１Ｐの入力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ２７と、一端が出力伝送線路２１Ｎの入力端に接続され、他端が電源電圧ＶＣＣに接続された抵抗Ｒ２８とから構成される。
【００５３】
図２２の各差動増幅器５７は、入力伝送線路２０Ｐ，２０Ｎおよび出力伝送線路２１Ｐ，２１Ｎに沿って配置され、トランジスタＱ２０のベースが入力伝送線路２０Ｐに接続され、トランジスタＱ２１のベースが入力伝送線路２０Ｎに接続され、トランジスタＱ２０のコレクタが出力伝送線路２１Ｎに接続され、トランジスタＱ２１のコレクタが出力伝送線路２１Ｐに接続されている。
【００５４】
図２１、図２２の各差動増幅器５６，５７の動作は第１実施例で説明した差動増幅器５０，５２と同様である。なお、図２１、図２２の各差動増幅器５６，５７を第４実施例で説明したようにカスコード構成としてもよい。
【００５５】
［第６実施例］
図２３は本実施例に係る光変調器ドライバ回路１の構成を示す回路図であり、図３、図２１と同様の構成には同一の符号を付してある。図２３の光変調器ドライバ回路１は、図２１に示した光変調器ドライバ回路において、各差動増幅器５６の入力部にエミッタフォロワ回路を付加したものである。
【００５６】
図２３の正相側のエミッタフォロワ回路は、ベースが入力伝送線路２０Ｐに接続され、コレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ１０のベースに接続されたトランジスタＱ１５と、一端がトランジスタＱ１５のエミッタに接続され、他端が電源電圧ＶＥＥに接続された電流源ＩＳ１１とから構成される。
図２３の逆相側のエミッタフォロワ回路は、ベースが入力伝送線路２０Ｎに接続され、コレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ１１のベースに接続されたトランジスタＱ１６と、一端がトランジスタＱ１６のエミッタに接続され、他端が電源電圧ＶＥＥに接続された電流源ＩＳ１２とから構成される。
【００５７】
図２４は本実施例の光変調器ドライバ回路１の別の構成を示す回路図であり、図４、図２２と同様の構成には同一の符号を付してある。図２４の光変調器ドライバ回路１は、図２２に示した光変調器ドライバ回路において、各差動増幅器５７の入力部にエミッタフォロワ回路を付加したものである。
【００５８】
図２４の正相側のエミッタフォロワ回路は、ベースが入力伝送線路２０Ｐに接続され、コレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ２０のベースに接続されたトランジスタＱ２５と、一端がトランジスタＱ２５のエミッタに接続され、他端が電源電圧ＶＥＥに接続された電流源ＩＳ２１とから構成される。
図２４の逆相側のエミッタフォロワ回路は、ベースが入力伝送線路２０Ｎに接続され、コレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ２１のベースに接続されたトランジスタＱ２６と、一端がトランジスタＱ２６のエミッタに接続され、他端が電源電圧ＶＥＥに接続された電流源ＩＳ２２とから構成される。
【００５９】
このように、本実施例では、各分布段の差動増幅器５６，５７の入力部にエミッタフォロワ回路を付加することにより、入力のインピーダンスを上げて入力部のマッチングを改善することができ、また各段の入力バイアス点の最適化を行うことができる。
図２３、図２４の各差動増幅器５６，５７の動作は第１実施例で説明した差動増幅器５０，５２と同様である。なお、図２３、図２４の各差動増幅器５６，５７を第４実施例で説明したようにカスコード構成としてもよい。
【００６０】
［第７実施例］
第５実施例、第６実施例では、差動構成を例にしているが、差動構成に限るものでなく、単相の分布構成回路でも同様の電流量制御で同様の効果が得られる。図２５は本実施例に係る光変調器ドライバ回路１の構成を示す回路図である。図２５の光変調器ドライバ回路１は、入力端が入力端子２に接続された入力伝送線路３０と、出力端が出力端子３に接続された出力伝送線路３１と、一端が入力伝送線路３０の出力端に接続され、他端が電源電圧ＶＤＤに接続された抵抗Ｒ３１と、一端が出力伝送線路３１の入力端に接続され、他端が電源電圧ＶＤＤに接続された抵抗Ｒ３２と、入力信号ＶｉｎにＤＣバイアスを与える入力信号バイアス制御回路３２と、入力伝送線路３０および出力伝送線路３１に沿って配置された増幅器５８とから構成される。
【００６１】
図２５の各増幅器５８は、ゲートが入力伝送線路３０に接続されたトランジスタＱ３０と、ゲートがバイアス端子６に接続され、ドレインが出力伝送線路３１に接続され、ソースがトランジスタＱ３０のドレインに接続されたトランジスタＱ３１と、一端がトランジスタＱ３０のソースに接続され、他端が電源電圧ＶＳＳ（ＶＤＤ＞ＶＳＳ）に接続された抵抗Ｒ３０とから構成される。バイアス端子６には所定のバイアス電圧が印加される。
【００６２】
本実施例の回路の場合、電流量調整回路となる入力信号バイアス制御回路３２を付与し、動作モード切替用制御端子４に入力される制御信号ＣＴＬに応じて、入力信号ＶｉｎのＤＣバイアスレベルを入力信号バイアス制御回路３２で調整することにより、増幅器５８を流れる電流の量の調整が可能である。すなわち、線形動作モードの場合は入力信号ＶｉｎのＤＣバイアスレベルを上げて電流量を増やして応答の線形性を上げ、リミット動作モードの場合は入力信号ＶｉｎのＤＣバイアスレベルを下げて電流量を減らし電力をセーブすることが可能となる。
【００６３】
なお、図２５では、トランジスタＱ３０，Ｑ３１として、ＦＥＴを用いた回路例を示しているが、これまでの実施例と同様にＦＥＴに限るものではなく、バイポーラトランジスタを使用してもよい。バイポーラトランジスタを使用する場合には、上記の説明において、ゲートをベースに置き換え、ドレインをコレクタに置き換え、ソースをエミッタに置き換えるようにすればよい。また、図２５の例では、カスコード構成の回路を示しているが、各増幅器５８の上部のカスコードトランジスタＱ３１を削除して回路を構成するようにしてもよい。
【００６４】
［第８実施例］
次に、第２実施例の線形利得可変回路１０，１３の具体的な構成法について説明する。一般的な利得可変回路としては、図２６に示すようなギルバートセル型の利得可変回路や図２７に示すようなメイヤー型の利得可変回路が知られている。
【００６５】
図２６のギルバートセル型の利得可変回路は、ベースが利得制御端子５Ｐ，５Ｎと接続され、利得制御信号ＧＣＴ，ＧＣＣに応じて利得調整を行う上部差動対（利得調整部）を構成する利得調整用トランジスタＱ４０，Ｑ４１と、ベースが利得制御端子５Ｎ，５Ｐと接続され、利得制御信号ＧＣＣ，ＧＣＴに応じて利得調整を行う上部差動対（利得調整部）を構成する利得調整用トランジスタＱ４２，Ｑ４３と、ベースが正相入力端子７Ｐ、逆相入力端子７Ｎに接続された下部差動対（増幅部）を構成する増幅用トランジスタＱ４４，Ｑ４５と、一端が増幅用トランジスタＱ４４，Ｑ４５のエミッタに接続され、他端が電源電圧ＶＥＥに接続された定電流源ＩＳ４０と、一端が電源電圧ＶＣＣに接続され、他端が利得調整用トランジスタＱ４１，Ｑ４３のコレクタに接続された抵抗Ｒ４０と、一端が電源電圧ＶＣＣに接続され、他端が利得調整用トランジスタＱ４０，Ｑ４２のコレクタに接続された抵抗Ｒ４１とから構成される。
【００６６】
増幅用トランジスタＱ４４のコレクタは、利得調整用トランジスタＱ４０，Ｑ４１のエミッタと接続され、増幅用トランジスタＱ４５のコレクタは、利得調整用トランジスタＱ４２，Ｑ４３のエミッタと接続される。そして、トランジスタＱ４１，Ｑ４３のコレクタ（正相出力端子８Ｐ）から正相出力信号ＶｏｕｔＰが出力され、トランジスタＱ４０，Ｑ４２のコレクタ（逆相出力端子８Ｎ）から逆相出力信号ＶｏｕｔＮが出力される。
【００６７】
図２７のメイヤー型の利得可変回路は、ベースが利得制御端子５Ｐ，５Ｎと接続され、利得制御信号ＧＣＴ，ＧＣＣに応じて利得調整を行う上部差動対（利得調整部）を構成する利得調整用トランジスタＱ５０，Ｑ５１と、ベースが利得制御端子５Ｎ，５Ｐと接続され、利得制御信号ＧＣＣ，ＧＣＴに応じて利得調整を行う上部差動対（利得調整部）を構成する利得調整用トランジスタＱ５２，Ｑ５３と、ベースおよびコレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ５０のコレクタに接続されたトランジスタＱ５４と、ベースおよびコレクタが電源電圧ＶＣＣに接続され、エミッタがトランジスタＱ５３のコレクタに接続されたトランジスタＱ５５と、ベースが正相入力端子７Ｐ、逆相入力端子７Ｎに接続された下部差動対（増幅部）を構成する増幅用トランジスタＱ５６，Ｑ５７と、一端が増幅用トランジスタＱ５６，Ｑ５７のエミッタに接続され、他端が電源電圧ＶＥＥに接続された定電流源ＩＳ５０と、一端が電源電圧ＶＣＣに接続され、他端が利得調整用トランジスタＱ５１のコレクタに接続された抵抗Ｒ５０と、一端が電源電圧ＶＣＣに接続され、他端が利得調整用トランジスタＱ５２のコレクタに接続された抵抗Ｒ５１とから構成される。
【００６８】
増幅用トランジスタＱ５６のコレクタは、利得調整用トランジスタＱ５０，Ｑ５１のエミッタと接続され、増幅用トランジスタＱ５７のコレクタは、利得調整用トランジスタＱ５２，Ｑ５３のエミッタと接続される。そして、トランジスタＱ５１のコレクタ（正相出力端子８Ｐ）から正相出力信号ＶｏｕｔＰが出力され、トランジスタＱ５２のコレクタ（逆相出力端子８Ｎ）から逆相出力信号ＶｏｕｔＮが出力される。
【００６９】
ただし、図２６、図２７に示したような回路構成のままでは入出力特性の線形性は確保できない。線形性を向上させるためには、入力信号ＶｉｎＰ，ＶｉｎＮが入力される増幅用トランジスタＱ４４，Ｑ４５，Ｑ５６，Ｑ５７にある程度大きな値のエミッタ抵抗ＲE＿Lを挿入することが重要となる。特に、利得可変回路を流れる電流量（電流源ＩＳ４０，ＩＳ５０の電流量）をＩとしたとき、電流量Ｉとエミッタ抵抗値ＲE＿Lとの積Ｉ×ＲE＿Lの値が、想定される入力振幅Ａｉｎより大きくなるように設定することがポイントとなる（Ｉ×ＲE＿L＞Ａｉｎ）。
【００７０】
また、トランジスタＱ４０〜Ｑ４３，Ｑ５０〜Ｑ５３は利得調整機能を担うが、トランジスタＱ４０〜Ｑ４３，Ｑ５０〜Ｑ５３にエミッタ抵抗ＲE＿Uを挿入することで利得調整の感度を制御することができる。
【００７１】
図２８は本実施例の線形利得可変回路１０，１３の構成を示す回路図である。図２８の線形利得可変回路１０，１３は、図２６の利得可変回路に対して、利得調整用トランジスタＱ４０のエミッタと増幅用トランジスタＱ４４のコレクタとの間に挿入された抵抗Ｒ４２と、利得調整用トランジスタＱ４１のエミッタと増幅用トランジスタＱ４４のコレクタとの間に挿入された抵抗Ｒ４３と、利得調整用トランジスタＱ４２のエミッタと増幅用トランジスタＱ４５のコレクタとの間に挿入された抵抗Ｒ４４と、利得調整用トランジスタＱ４３のエミッタと増幅用トランジスタＱ４５のコレクタとの間に挿入された抵抗Ｒ４５と、増幅用トランジスタＱ４４のエミッタと電流源ＩＳ４０との間に挿入された抵抗Ｒ４６と、増幅用トランジスタＱ４５のエミッタと電流源ＩＳ４０との間に挿入された抵抗Ｒ４７とを追加したものである。上記のとおり、利得調整用トランジスタＱ４０〜Ｑ４３は利得調整部を構成し、増幅用トランジスタＱ４４，Ｑ４５は増幅部を構成している。抵抗Ｒ４２〜Ｒ４５の抵抗値はＲE＿Uであり、抵抗Ｒ４６，Ｒ４７の抵抗値はＲE＿Lである。
【００７２】
図２９は本実施例の線形利得可変回路１０，１３の別の構成を示す回路図である。図２９の線形利得可変回路１０，１３は、図２７の利得可変回路に対して、利得調整用トランジスタＱ５０のエミッタと増幅用トランジスタＱ５６のコレクタとの間に挿入された抵抗Ｒ５２と、利得調整用トランジスタＱ５１のエミッタと増幅用トランジスタＱ５６のコレクタとの間に挿入された抵抗Ｒ５３と、利得調整用トランジスタＱ５２のエミッタと増幅用トランジスタＱ５７のコレクタとの間に挿入された抵抗Ｒ５４と、利得調整用トランジスタＱ５３のエミッタと増幅用トランジスタＱ５７のコレクタとの間に挿入された抵抗Ｒ５５と、増幅用トランジスタＱ５６のエミッタと電流源ＩＳ５０との間に挿入された抵抗Ｒ５６と、増幅用トランジスタＱ５７のエミッタと電流源ＩＳ５０との間に挿入された抵抗Ｒ５７とを追加したものである。上記のとおり、利得調整用トランジスタＱ５０〜Ｑ５３は利得調整部を構成し、増幅用トランジスタＱ５６，Ｑ５７は増幅部を構成している。抵抗Ｒ５２〜Ｒ５５の抵抗値はＲE＿Uであり、抵抗Ｒ５６，Ｒ５７の抵抗値はＲE＿Lである。
【００７３】
このように、本実施例では、従来の利得可変回路に、抵抗値ＲE＿Uのエミッタ抵抗Ｒ４２〜Ｒ４５，Ｒ５２〜Ｒ５５と抵抗値ＲE＿Lのエミッタ抵抗Ｒ４６，Ｒ４７，Ｒ５６，Ｒ５７とを追加することにより、線形動作に優れた線形利得可変回路１０，１３を実現することができる。
【００７４】
［第９実施例］
第２実施例では、線形利得可変回路１０と出力回路１１とを縦続接続するか、あるいは入力回路１２と線形利得可変回路１３とを縦続接続しているが、第８実施例の構成に第１実施例の電流源を適用することで、第１実施例の構成と第８実施例の構成を１つにまとめることが可能である。図３０は本実施例の光変調器ドライバ回路１の構成を示す回路図であり、図３、図２８と同様の構成には同一の符号を付してある。図３０の光変調器ドライバ回路１は、図２８の電流源ＩＳ４０の代わりに、図３で説明した電流源ＩＳ１０を用いたものである。
【００７５】
図３１は本実施例の光変調器ドライバ回路１の別の構成を示す回路図であり、図３、図２９と同様の構成には同一の符号を付してある。図３１の光変調器ドライバ回路１は、図２９の電流源ＩＳ５０の代わりに、図３で説明した電流源ＩＳ１０を用いたものである。
【００７６】
図３２は本実施例の光変調器ドライバ回路１の構成を示す回路図であり、図４、図２８と同様の構成には同一の符号を付してある。図３２の光変調器ドライバ回路１は、図２８の電流源ＩＳ４０の代わりに、図４で説明した電流源ＩＳ２０を用いたものである。
【００７７】
図３３は本実施例の光変調器ドライバ回路１の別の構成を示す回路図であり、図４、図２９と同様の構成には同一の符号を付してある。図３３の光変調器ドライバ回路１は、図２９の電流源ＩＳ５０の代わりに、図４で説明した電流源ＩＳ２０を用いたものである。図３０〜図３３における５９，６０は線形利得可変回路を示している。線形利得可変回路５９，６０は、線形利得可変回路１０，１３から電流源ＩＳ４０，ＩＳ５０を除いたものに相当する。
【００７８】
このように、第８実施例の電流源ＩＳ４０，ＩＳ５０の代わりに、第１実施例の電流源ＩＳ１０，ＩＳ２０を用いることで、第２実施例で縦続接続していた構成を１つに集約することが可能となる。
【００７９】
［第１０実施例］
次に、光変調器ドライバ回路の線形性制御および利得制御を実行する手法について述べる。図３４は本実施例に係る光送信器の構成を示すブロック図であり、図４２と同一の構成には同一の符号を付してある。本実施例の光送信器は、光伝送システムの運用形態に応じて送信データＤａｔａのデジタル信号処理を行うＤＳＰ２００（信号処理手段）と、ＤＳＰ２００から出力されたシンボルを多重化するＭＵＸ２０１−Ｉ，２０１−Ｑと、ＭＵＸ２０１−Ｉ，２０１−Ｑから出力されたデータをアナログ信号に変換するＤＡＣ２０２−Ｉ，２０２−Ｑと、ＤＡＣ２０２−Ｉ，２０２−Ｑから出力された信号を増幅する光変調器ドライバ回路２０３−Ｉ，２０３−Ｑと、光源となるＬＤ２０４と、ＬＤ２０４からの連続光を光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力信号により変調して出力する光Ｉ／Ｑ変調器２０５と、光伝送システムの運用形態に関する情報ＩＮＦに応じて光変調器ドライバ回路２０３−Ｉ，２０３−Ｑへの制御信号ＣＴＬを生成する制御信号生成部２０６とを備えている。
【００８０】
ＤＳＰ２００は、送信データＤａｔａに対してＦＥＣ符号化を行うＦＥＣ符号化部２０００と、ＦＥＣ符号化後の信号に対して変調フォーマットに応じたシンボルマッピングを実行するシンボルマッピング部２００１と、波長分散や光変調器の非線形応答の予等化処理を信号に対して行う予等化部２００２と、ＷＤＭ伝送時のチャネル間クロストークを抑圧するためのスペクトラム整形（ナイキストフィルタ）処理を信号に対して行う信号スペクトラム整形部２００３と、光変調器のための送信ＦＥ等化を信号に対して行う送信ＦＥ等化部２００４などを備えている。ＤＳＰ２００では、外部からの指令に応じて変調フォーマットを変更することが可能であり、また予等化部２００２と信号スペクトラム整形部２００３の機能のＯＮ／ＯＦＦが可能になっている。
【００８１】
本実施例では、光伝送システムの運用形態（変調フォーマットや送信端信号処理等）に関する情報ＩＮＦをＤＳＰ２００から出力（抽出）し、制御信号生成部２０６で情報ＩＮＦに演算処理を加え、その演算結果を制御信号ＣＴＬとして、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性と消費電力とのバランス、さらには光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの利得を制御する。
【００８２】
次に、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性と消費電力とのバランス調整・制御手法について具体的に説明する。光伝送システムの運用形態において光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに対する線形性要求に特に関係の深い項目として、表１に示すように（Ａ）変調フォーマット、（Ｂ）予等化機能、（Ｃ）信号スペクトラム整形機能（ナイキストフィルタ）が挙げられる。
【００８３】
【表１】
0006052932.tif 000002
【００８４】
変調フォーマットについては、２値の電気信号を扱うＱＰＳＫであれば、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性は不要であり、振幅変調を伴う電気信号を扱うＱＡＭであれば、線形性が必要となる。予等化機能については、予等化機能がＯＦＦの場合、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性は不要であり、予等化機能がＯＮの場合、線形性が必要となる。信号スペクトラム整形（ナイキストフィルタ）機能についても同様で、信号スペクトラム整形機能がＯＦＦの場合、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性は不要であり、信号スペクトラム整形機能がＯＮの場合、線形性が必要となる。システム全体としては、これら複数の項目に応じて、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性の要否を決定する必要がある。
【００８５】
表１に示した全ての機能において光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が必要になる運用形態の場合は、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを確実に線形動作モードで動作させることが求められる。また、表１に示した機能のうちいずれか１つで光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が必要になる場合にも、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを線形動作モードで動作させてよい。
【００８６】
ただし、表１に示した１つの機能については、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が必要であり、別の機能については、線形性が不要といったように線形性の要否が混在する場合には、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑがある程度線形で動作すればよいというケースも考えられる。このような場合は、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを完全な線形動作モードとリミット動作モードの中間的なモードで使用することが、線形性と消費電力のバランスから最適となる可能性がある。
【００８７】
また、表１に示した全ての機能において光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が不要になる運用形態の場合は、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑをリミット動作モードで動作させることで、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力信号である２値電気信号の波形品質（Ｓ／Ｎ：信号対雑音比）を改善することができ、伝送品質の向上も期待できる。以上を踏まえると、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性制御については以下のような制御手法が考えられる。
【００８８】
図３５は本実施例の線形性制御方法を説明する図である。図３５の例では、制御信号生成部２０６が行う演算処理を論理和（ＯＲ）処理としている。そして、ＱＡＭフォーマットの場合には、ＤＳＰ２００のシンボルマッピング部２００１から“１”を出力し、ＱＰＳＫフォーマットの場合には、シンボルマッピング部２００１から“０”を出力する。また、予等化機能がＯＮの場合には、ＤＳＰ２００の予等化部２００２から“１”を出力し、予等化機能がＯＦＦの場合には、予等化部２００２から“０”を出力する。また、信号スペクトラム整形（ナイキストフィルタ）機能がＯＮの場合には、ＤＳＰ２００の信号スペクトラム整形部２００３から“１”を出力し、信号スペクトラム整形機能がＯＦＦの場合には、信号スペクトラム整形部２００３から“０”を出力する。
【００８９】
シンボルマッピング部２００１と予等化部２００２と信号スペクトラム整形部２００３とから出力された情報を制御信号生成部２０６でＯＲ処理すると、少なくとも１つの情報が“１”、すなわち光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が必要になる機能が１つでも稼働している場合に、制御信号ＣＴＬが“１”となる。この制御信号ＣＴＬに応じて、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑは線形動作モードで動作する。また、シンボルマッピング部２００１と予等化部２００２と信号スペクトラム整形部２００３とから出力された情報が全て“０”、すなわち光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性が不要の場合に、制御信号ＣＴＬが“０”となる。この制御信号ＣＴＬに応じて、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑはリミット動作モードで動作する。このように、図３５の例では、完全な線形動作モードかリミット動作モードかの切替えを実行することとなる。
【００９０】
なお、図３５の例では、（Ａ）変調フォーマット、（Ｂ）予等化、（Ｃ）スペクトル整形を情報抽出の対象としているが、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに対する線形性要求に関係する別の機能もしくは運用形態があれば、（Ａ）〜（Ｃ）に限らず情報を追加してもよい。
【００９１】
図３６は本実施例の別の線形性制御方法を説明する図である。図３６の例では、制御信号生成部２０６が行う演算処理を重み付け加算処理としている。ここでは、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの動作モードとして、完全な線形動作モードとリミット動作モードの２つのモードだけでなく、その中間的な動作モードを想定している。上記と同様に、ＱＡＭフォーマットの場合には、ＤＳＰ２００のシンボルマッピング部２００１から“１”を出力し、ＱＰＳＫフォーマットの場合には、シンボルマッピング部２００１から“０”を出力する。また、予等化機能がＯＮの場合には、ＤＳＰ２００の予等化部２００２から“１”を出力し、予等化機能がＯＦＦの場合には、予等化部２００２から“０”を出力する。また、信号スペクトラム整形（ナイキストフィルタ）機能がＯＮの場合には、ＤＳＰ２００の信号スペクトラム整形部２００３から“１”を出力し、信号スペクトラム整形機能がＯＦＦの場合には、信号スペクトラム整形部２００３から“０”を出力する。
【００９２】
シンボルマッピング部２００１から出力される“１”または“０”の情報をＩＮＦａ、予等化部２００２から出力される“１”または“０”の情報をＩＮＦｂ、信号スペクトラム整形部２００３から出力される“１”または“０”の情報をＩＮＦｃとすれば、制御信号生成部２０６による重み付け加算処理は次式のようになる。
ＣＴＬ＝ＩＮＦａ×ａ＋ＩＮＦｂ×ｂ＋ＩＮＦｃ×ｃ      ・・・（１）
【００９３】
ａ，ｂ，ｃはあらかじめ設定された重み係数である（ａ，ｂ，ｃは０以上１以下の値で、ａ＋ｂ＋ｃ＝１）。ここで、（Ａ）変調フォーマット、（Ｂ）予等化、（Ｃ）スペクトル整形の各機能に対応する重み係数ａ，ｂ，ｃは、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに対する線形性要求が高い機能ほど値が大きくなるようにする。このように重み係数ａ，ｂ，ｃを設定することで、ＤＳＰ２００において光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに対する線形性要求が高い機能が稼働したときには、動作の線形性が良くなるように光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを調整することができる。また、ある程度線形であればよいというときには、それに応じた線形性が得られるように光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを調整することで、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの消費電力を抑えることが可能となる。
【００９４】
図３６の例においても、（Ａ）変調フォーマット、（Ｂ）予等化、（Ｃ）スペクトル整形を情報抽出の対象としているが、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに対する線形性要求に関係する別の機能もしくは運用形態があれば、（Ａ）〜（Ｃ）に限らず情報を追加してもよい。
【００９５】
図３６の例のように光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性を細かく調整できる光送信器の場合は、光伝送距離の情報も線形性要求項目として加えることが考えられる。つまり、光伝送距離が長ければ、送信信号品質を上げる必要があるため、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの入出力特性の線形性を高く設定し、光伝送距離が短ければ、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑのある程度の非線形は許容されると考えられるので、線形性を落として、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの消費電力を抑制する。
【００９６】
次に、本実施例の光変調器ドライバ回路２０３−Ｉとしては図３、図４、図１９〜図２５に示した構成を用いることができる。図３、図１９〜図２４のＶｉｎＰは光変調器ドライバ回路２０３−Ｉの正相入力端子２Ｐに入力される正相入力信号、ＶｉｎＮは光変調器ドライバ回路２０３−Ｉの逆相入力端子２Ｎに入力される逆相入力信号、ＶｏｕｔＰは光変調器ドライバ回路２０３−Ｉの正相出力端子３Ｐから光Ｉ／Ｑ変調器２０５に出力される正相出力信号、ＶｏｕｔＮは光変調器ドライバ回路２０３−Ｉの逆相出力端子３Ｎから光Ｉ／Ｑ変調器２０５に出力される逆相出力信号である。また、図２５のＶｉｎは光変調器ドライバ回路２０３−Ｉの入力端子２に入力される入力信号、Ｖｏｕｔは光変調器ドライバ回路２０３−Ｉの出力端子３から光Ｉ／Ｑ変調器２０５に出力される出力信号である。
【００９７】
図３、図１９、図２１、図２３に示した回路は図３５で説明した線形性制御方法に対応するものである。図３、図１９、図２１、図２３に示す回路では、差動増幅器５０，５４，５６のテイル電流をＯＮ／ＯＦＦ可能な複数の並列電流源ＩＳ１０を用い、差動増幅器５０，５４，５６に流れる電流の量を制御することで光変調器ドライバ回路２０３−Ｉのモード切り替えを実現する。光変調器ドライバ回路２０３−Ｉの線形動作が求められる際は、制御信号ＣＴＬ＝１に応じて全ての電流源ＩＳ１０をＯＮにして、テイル電流量を最大化することで線形動作モードでの動作が可能となる。光変調器ドライバ回路２０３−Ｉのリミット動作が求められる際は、制御信号ＣＴＬ＝０に応じて複数の電流源ＩＳ１０のうちの最低１つをＯＮにし残りをＯＦＦにして、テイル電流量を絞ることでリミット動作モードでの動作が可能となる。
【００９８】
図５で説明したとおり、図３、図１９、図２１、図２３の構成を用いた光変調器ドライバ回路２０３−Ｉでは、リミット動作モードにおいて差動増幅器５０，５４，５６のテイル電流量を線形動作モード時よりも減らすことができるので、その分低消費電力化できることになる。
【００９９】
図４、図２０、図２２、図２４に示した回路は図３６で説明した線形性制御方法に対応するものである。図４、図２０、図２２、図２４に示す回路では、差動増幅器５２，５５，５７のテイル電流を制御可能な可変電流源ＩＳ２０を用い、差動増幅器５２，５５，５７を流れる電流の量を制御することで光変調器ドライバ回路２０３−Ｉのモード切り替えを実現する。
【０１００】
図６で説明したとおり、図４、図２０、図２２、図２４の構成を用いた光変調器ドライバ回路２０３−Ｉにおいて線形動作が求められる際は、制御信号ＣＴＬに応じて電流量を大きく（最大値に）設定することで線形動作モードでの動作が可能となる。光変調器ドライバ回路２０３−Ｉのリミット動作が求められる際は、制御信号ＣＴＬに応じて電流量を絞ることでリミット動作モードでの動作が可能となる。この制御手法をとると、図３の回路のようなステップ的な制御ではなく、アナログ的（連続的）な制御での線形性および消費電力の微調整が可能となる。１つの可変電流源ＩＳ２０に流せる電流量には制約があるため、必要な電流量に応じて可変電流源ＩＳ２０の数を決定し、可変電流源ＩＳ２０を並列に接続すればよい。
なお、図２５の構成については図３５で説明した線形性制御方法、図３６で説明した線形性制御方法のいずれにも適用することができる。
【０１０１】
次に、光変調器ドライバ回路２０３−Ｉの電流源の具体的構成について説明する。図３、図１９、図２１、図２３の構成を用いた光変調器ドライバ回路２０３−Ｉの電流源ＩＳ１０の構成および制御方法は図１５、図１６で説明したとおりである。なお、図１６の電圧ＶCS＿ONがＣＴＬ＝１に対応し、電圧ＶCS＿OFFがＣＴＬ＝０に対応する。
【０１０２】
図４、図２０、図２２、図２４の構成を用いた光変調器ドライバ回路２０３−Ｉの電流源ＩＳ２０の構成および制御方法は図１７、図１８で説明したとおりである。電流源の構成自体は、図１５に記載のものと同様であるが、制御手法が異なる。図１７の電流源ＩＳ２０は可変電流源として使用されるため、図１８のように連続的な制御信号ＣＴＬが使用される。このように連続的な制御信号ＣＴＬを使用することで、線形動作モードからリミット動作モードまで図４の光変調器ドライバ回路２０３−Ｉの入出力特性を連続的に変更することができる。光変調器ドライバ回路２０３−Ｉを完全な線形動作モードとして動作させたいときはＣＴＬ＝１とすればよい。
【０１０３】
なお、図３、図４、図１５、図１７、図１９〜図２５では、トランジスタＱ１０〜Ｑ１４，Ｑ２０〜Ｑ２４，Ｑ３０，Ｑ３１として、バイポーラトランジスタを使用した例を示しているが、バイポーラトランジスタに限るものではなく、ＦＥＴ系のトランジスタを使用してもよい。ＦＥＴ系のトランジスタを使用する場合には、上記の説明において、ベースをゲートに置き換え、コレクタをドレインに置き換え、エミッタをソースに置き換えるようにすればよい。
また、図３、図４、図１９〜図２５では、Ｉ（同相）チャネルの光変調器ドライバ回路２０３−Ｉの構成について説明しているが、Ｑ（直交）チャネルの光変調器ドライバ回路２０３−Ｑの構成も同様である。
【０１０４】
制御信号生成部２０６は、回路を用いて実現してもよいし、ソフトウエアで動作するコンピュータを用いて実現してもよい。このようなコンピュータは、ＣＰＵ（Central Processing Unit）と記憶装置とを備える。ＣＰＵは、記憶装置に記憶されたプログラムに従って本実施例および以下の実施例で説明する制御信号生成部２０６の処理を実行する。
【０１０５】
以上のように、本実施例では、光伝送システムの運用形態に応じて、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの線形動作モードとリミット動作モードを適宜切り替えて使用することができ、リミット動作モード時には消費電力を低減することが可能となる。また、線形動作モードとリミット動作モードの２つのモードでの使用以外にも、それらの中間的な動作モードでの利用も可能となり、光伝送システムの運用形態に最適な状態に光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを設定することができる。
【０１０６】
［第１１実施例］
次に、本発明の第１１実施例について説明する。図３７は本実施例に係る光送信器の構成を示すブロック図であり、図３４と同一の構成には同一の符号を付してある。本実施例の光送信器は、第１０実施例の光送信器に信号処理制御手段となるＦＰＧＡ（Field-Programmable Gate Array）２０７を追加し、ＤＳＰ２００の運用形態の制御をＦＰＧＡ２０７を用いて実行するようにし、運用形態に関する情報ＩＮＦをＦＰＧＡ２０７から取得するようにしたものである。その他の構成は第１０実施例で説明したとおりである。
【０１０７】
図３８は本実施例の線形性制御方法を説明する図である。上記のとおり、本実施例では、光伝送システムの運用形態（変調フォーマットや送信端信号処理等）に関する情報ＩＮＦをＦＰＧＡ２０７から取得する。ＦＰＧＡ２０７は、ＱＡＭフォーマットの場合、変調フォーマットに関する情報ＩＮＦａとして“１”を出力し、ＱＰＳＫフォーマットの場合、情報ＩＮＦａとして“０”を出力する。また、ＦＰＧＡ２０７は、予等化機能がＯＮの場合、予等化機能に関する情報ＩＮＦｂとして“１”を出力し、予等化機能がＯＦＦの場合、情報ＩＮＦｂとして“０”を出力する。また、ＦＰＧＡ２０７は、信号スペクトラム整形（ナイキストフィルタ）機能がＯＮの場合、信号スペクトラム整形機能に関する情報ＩＮＦｃとして“１”を出力し、信号スペクトラム整形機能がＯＦＦの場合、情報ＩＮＦｃとして“０”を出力する。図３８の制御信号生成部２０６が行う演算処理は、図３５の例で説明したＯＲ処理である。図３８の例の場合、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑとしては、図３、図１５、図１９、図２１、図２３、図２５で説明した構成を使用すればよい。
【０１０８】
図３９は本実施例の別の線形性制御方法を説明する図である。ＦＰＧＡ２０７の動作は上記のとおりである。図３９の制御信号生成部２０６が行う演算処理は、図３６の例で説明した重み付け加算処理である。図３９の例の場合、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑとしては、図４、図１７、図２０、図２２、図２４、図２５で説明した構成を使用すればよい。
【０１０９】
こうして、本実施例では、第１０実施例と同様の効果を得ることができる。なお、第１０実施例、第１１実施例の光送信器においては、ＤＳＰ２００の予等化部２００２に光変調器ドライバ回路自身のリミット動作時の非線形等化機能を付与することも可能であり、その場合は強制的に光変調器ドライバ回路２０３−Ｉ，２０３−Ｑを完全なリミット動作モードにする制御信号を別途与えてもよい。
【０１１０】
［第１２実施例］
第１０実施例、第１１実施例では、光変調器ドライバ回路の入出力特性の線形性と消費電力とのバランスのみを制御するようにしていたが、さらに光変調器ドライバ回路の利得を制御するようにしてもよい。
以下、光変調器ドライバ回路の利得制御の考え方とその手法について説明する。利得の調整機能については、光送信器の光Ｉ／Ｑ変調器２０５の入出力特性と深く関係する。光Ｉ／Ｑ変調器２０５は、図１２に示したようにＭＺ（Mach-Zehnder）変調器３００から構成される。
【０１１１】
ＭＺ変調器３００は、図１３に示したように一般的にサイン（正弦波）カーブの非線形な入出力特性を示す。それゆえ、最大の透過率が得られる駆動振幅で光Ｉ／Ｑ変調器２０５を駆動すると、歪みが発生することとなる。従来の１００Ｇｂ／ｓ光伝送システムのように２値信号で光Ｉ／Ｑ変調器を駆動する場合は、その歪みは問題とならない。しかし、ナイキストフィルタや予等化処理を適用する場合や、ＱＡＭフォーマットのような振幅変調を伴う高次の多値変調フォーマットを利用する場合、光Ｉ／Ｑ変調器２０５を駆動する電気信号は単純な“０”か“１”の信号ではなく、振幅軸方向に細かく情報を含んだ信号となるため、光Ｉ／Ｑ変調器２０５の歪みが問題となる。
【０１１２】
ただし、一般化しづらいリミット型ドライバ回路の入出力特性（使用するドライバごとに入出力特性が異なる）とは違い、ＭＺ変調器３００の入出力特性はサインカーブとして一般化できるため、ＤＳＰ２００の予等化部２００２にＭＺ変調器３００の入出力特性と逆の特性（アークサインカーブ特性）を与えることは比較的容易であると考えられる。ＤＳＰ２００の予等化部２００２にＭＺ変調器３００の入出力特性と逆の特性を与えるようにすれば、変調後の光信号が線形になるように予等化を施すことができるので、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑは、動作モードにかかわらず最大の透過率が得られる振幅の駆動信号を光Ｉ／Ｑ変調器２０５に出力すればよいことになる。
【０１１３】
しかしながら、ＤＳＰ２００の予等化部２００２にＭＺ変調器３００の入出力特性と逆の特性を与える機能が実装されていない場合や、この機能がＯＦＦになっている場合、最大の透過率が得られる振幅の駆動信号で光Ｉ／Ｑ変調器２０５を駆動すると、光Ｉ／Ｑ変調器２０５内のＭＺ変調器３００の非線形特性によって変調後の光信号に歪みが生じてしまう。
【０１１４】
そこで、本実施例では、ＭＺ変調器３００の比較的線形な駆動領域を用いる制御、すなわち光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力振幅を小さくする制御を実現するために、利得制御信号ＧＣＴＬを光変調器ドライバ回路２０３−Ｉ，２０３−Ｑに与える。このような利得制御信号ＧＣＴＬは、これまでに述べてきた制御信号ＣＴＬを利用して生成することができる。
【０１１５】
第１０実施例、第１１実施例で説明した制御信号生成部２０６は、線形動作モード（制御信号ＣＴＬの値が“１”）のときに、光Ｉ／Ｑ変調器２０５が線形動作領域で動作するように、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力振幅を小さく絞る利得制御信号ＧＣＴＬを出力すればよい。また、制御信号生成部２０６は、リミット動作モード（制御信号ＣＴＬの値が“０”）のときに、光変調器ドライバ回路２０３−Ｉ，２０３−Ｑの出力振幅を最大まで上げる利得制御信号ＧＣＴＬを出力すればよい。
【０１１６】
本実施例の光変調器ドライバ回路２０３−Ｉの構成としては図３、図４、図７、図９、図１９〜図２５に示した構成を用いることができる。図７、図９のＶｉｎは光変調器ドライバ回路２０３−Ｉの入力端子２に入力される入力信号、Ｖｏｕｔは光変調器ドライバ回路２０３−Ｉの出力端子３から光Ｉ／Ｑ変調器２０５に出力される出力信号である。
【０１１７】
図７の構成の場合には、図３、図４、図１９〜図２５のいずれかの回路を出力回路１１として利用し、出力回路１１の前段に線形利得可変回路１０を接続すればよい。図９の構成の場合には、図３、図４、図１９〜図２５のいずれかの回路を入力回路１２として利用し、入力回路１２の後段に線形利得可変回路１３を接続すればよい。ここでは、Ｉチャネルの光変調器ドライバ回路２０３−Ｉの構成について説明しているが、Ｑチャネルの光変調器ドライバ回路２０３−Ｑの構成も同様である。
【０１１８】
線形利得可変部１０，１３の構成については図２８、図２９に示したとおりである。なお、図２８、図２９の利得制御信号ＧＣＴ，ＧＣＣが図７、図９の利得制御信号ＧＣＴＬに対応する。
【０１１９】
また、本実施例の光変調器ドライバ回路２０３−Ｉの構成として図３０〜図３３に示した構成を用いることもできる。図３０〜図３３のＶｉｎＰは光変調器ドライバ回路２０３−Ｉの正相入力端子２Ｐに入力される正相入力信号、ＶｉｎＮは光変調器ドライバ回路２０３−Ｉの逆相入力端子２Ｎに入力される逆相入力信号、ＶｏｕｔＰは光変調器ドライバ回路２０３−Ｉの正相出力端子３Ｐから光Ｉ／Ｑ変調器２０５に出力される正相出力信号、ＶｏｕｔＮは光変調器ドライバ回路２０３−Ｉの逆相出力端子３Ｎから光Ｉ／Ｑ変調器２０５に出力される逆相出力信号である。光変調器ドライバ回路２０３−Ｉの構成として図３０〜図３３に示した構成を用いることにより、図７、図９で縦続接続していた構成を１つに集約することが可能となる。ここでは、Ｉチャネルの光変調器ドライバ回路２０３−Ｉの構成について説明しているが、Ｑチャネルの光変調器ドライバ回路２０３−Ｑの構成も同様である。
【産業上の利用可能性】
【０１２０】
本発明は、光変調器ドライバ回路に適用することができる。
【符号の説明】
【０１２１】
１…光変調器ドライバ回路、２，２Ｐ，２Ｎ，７Ｐ，７Ｎ…入力端子、３，３Ｐ，３Ｎ，８Ｐ，８Ｎ…出力端子、４…動作モード切替用制御端子、５，５Ｐ，５Ｎ…利得制御端子、６…バイアス端子、１０，１３，５９，６０…線形利得可変回路、１１…出力回路、１２…入力回路、２０Ｐ，２０Ｎ，３０…入力伝送線路、２１Ｐ，２１Ｎ，３１…出力伝送線路、３２…入力信号バイアス制御回路、５０，５２，５４〜５８…差動増幅器、５１，５３…電流量調整回路、Ｑ１０〜Ｑ１６，Ｑ２０〜Ｑ２６，Ｑ３０，Ｑ３１，Ｑ４０〜Ｑ４５，Ｑ５０〜Ｑ５７…トランジスタ、Ｒ１０〜Ｒ１８，Ｒ２０〜Ｒ２８，Ｒ３０〜Ｒ３２，Ｒ４０〜Ｒ４７，Ｒ５０〜Ｒ５７…抵抗、ＩＳ１０〜ＩＳ１２，ＩＳ２０〜ＩＳ２２，ＩＳ４０，ＩＳ５０…電流源、２００…ＤＳＰ、２０１−Ｉ，２０１−Ｑ…マルチプレクサ、２０２−Ｉ，２０２−Ｑ…ＤＡコンバータ、２０３−Ｉ，２０３−Ｑ…光変調器ドライバ回路、２０４…レーザダイオード、２０５…光Ｉ／Ｑ変調器、２０６…制御信号生成部、２０７…ＦＰＧＡ、２０００…ＦＥＣ符号化部、２００１…シンボルマッピング部、２００２…予等化部、２００３…信号スペクトラム整形部、２００４…送信ＦＥ等化部。
【図１】
0006052932.tif 000003
【図２】
0006052932.tif 000004
【図３】
0006052932.tif 000005
【図４】
0006052932.tif 000006
【図５】
0006052932.tif 000007
【図６】
0006052932.tif 000008
【図７】
0006052932.tif 000009
【図８】
0006052932.tif 000010
【図９】
0006052932.tif 000011
【図１０】
0006052932.tif 000012
【図１１】
0006052932.tif 000013
【図１２】
0006052932.tif 000014
【図１３】
0006052932.tif 000015
【図１４】
0006052932.tif 000016
【図１５】
0006052932.tif 000017
【図１６】
0006052932.tif 000018
【図１７】
0006052932.tif 000019
【図１８】
0006052932.tif 000020
【図１９】
0006052932.tif 000021
【図２０】
0006052932.tif 000022
【図２１】
0006052932.tif 000023
【図２２】
0006052932.tif 000024
【図２３】
0006052932.tif 000025
【図２４】
0006052932.tif 000026
【図２５】
0006052932.tif 000027
【図２６】
0006052932.tif 000028
【図２７】
0006052932.tif 000029
【図２８】
0006052932.tif 000030
【図２９】
0006052932.tif 000031
【図３０】
0006052932.tif 000032
【図３１】
0006052932.tif 000033
【図３２】
0006052932.tif 000034
【図３３】
0006052932.tif 000035
【図３４】
0006052932.tif 000036
【図３５】
0006052932.tif 000037
【図３６】
0006052932.tif 000038
【図３７】
0006052932.tif 000039
【図３８】
0006052932.tif 000040
【図３９】
0006052932.tif 000041
【図４０】
0006052932.tif 000042
【図４１Ａ】
0006052932.tif 000043
【図４１Ｂ】
0006052932.tif 000044
【図４１Ｃ】
0006052932.tif 000045
【図４２】
0006052932.tif 000046
【図４３Ａ】
0006052932.tif 000047
【図４３Ｂ】
0006052932.tif 000048
【図４３Ｃ】
0006052932.tif 000049
【図４４Ａ】
0006052932.tif 000050
【図４４Ｂ】
0006052932.tif 000051