(57)【特許請求の範囲】
【請求項１】
外部との間でフレームの通信を行う複数のラインカードと、
前記複数のラインカード間でのフレームの中継を担う第１および第２ファブリックカードと、
を備える中継装置であって、
前記複数のラインカードのそれぞれは、
外部ポートと、
前記外部ポートでフレームを受信した際に、アドレステーブルの学習と、前記アドレステーブルに基づく前記フレームの宛先検索を行うフレーム処理部と、
自身のラインカードと前記第１および第２ファブリックカードとの間のそれぞれの疎通性を監視し、前記第１ファブリックカードとの間の疎通性に異常が生じた場合、前記異常の検出と、前記異常の検出に伴い前記第１ファブリックカードに向けて送信されるフレームが前記第２ファブリックカードに向かうように切り替える設定と、を第１期間内に行うファブリック経路監視部と、
前記ファブリック経路監視部の設定に基づきファブリックカードを選択し、当該選択したファブリックカードにフレームを送信する経路選択部と、
テスト用フレームを第２期間毎に生成し、前記生成したテスト用フレームを前記経路選択部を介して前記経路選択部で選択されるファブリックカードに送信し、当該ファブリックカードで折り返されたテスト用フレームを受信する疎通性テスト部と、
を有し、
前記第２期間は、前記第１期間よりも長く、
前記疎通性テスト部は、１回目に生成した前記テスト用フレームに対する受信結果と、前記第２期間を経て２回目に生成した前記テスト用フレームに対する受信結果と、に基づいて、自身のラインカードの障害有無を診断する、
中継装置。
【請求項２】
請求項１記載の中継装置において、
前記疎通性テスト部は、前記１回目に生成した前記テスト用フレームを所定の期間内に受信できず、前記２回目に生成した前記テスト用フレームを所定の期間内に受信できた場合には、自身のラインカードを障害無しと診断し、前記１回目および２回目に生成した前記テスト用フレームを共に所定の期間内に受信できなかった場合には、自身のラインカードを障害有りと診断する、中継装置。
【請求項３】
請求項２記載の中継装置において、
前記疎通性テスト部は、前記フレーム処理部内に設けられ、
前記フレーム処理部は、さらに、
前記経路選択部との間を接続する第１および第２端子と、
自身の前記アドレステーブルの更新情報を他のラインカードに反映させるための学習用フレームを生成するアドレステーブル同期部と、
を有し、
前記第１端子は、自身のラインカードの前記外部ポートで受信したフレームを他のラインカードに送信し、他のラインカードの前記外部ポートで受信され、当該他のラインカードから送信されたフレームを受信する端子であり、
前記第２端子は、自身のラインカードで生成した前記学習用フレームを送信し、他のラインカードで生成された前記学習用フレームを受信する端子であり、
前記疎通性テスト部は、前記テスト用フレームを前記第２端子を介して送信および受信する、
中継装置。
【請求項４】
請求項３記載の中継装置において、
前記中継装置は、さらに、第２のテスト用フレームを定期的に生成し、前記第２のテスト用フレームを前記第１端子および前記経路選択部を介して前記経路選択部で選択されるファブリックカードに送信し、当該ファブリックカードで折り返された前記第２のテスト用フレームを受信する第２の疎通性テスト部を有し、
前記フレーム処理部内の前記疎通性テスト部は、前記第２のテスト用フレームを受信し、前記第２のテスト用フレームをコピーすることで生成した前記テスト用フレームを前記第２端子を介して送信および受信することで前記第２端子を介する経路の障害有無を診断する、
中継装置。
【請求項５】
請求項４記載の中継装置において、
前記第２の疎通性テスト部は、自身で１回目に生成した前記第２のテスト用フレームを所定の期間内に受信できなかった場合、他のラインカードとの間で疎通性テストを行うための第３のテスト用フレームを生成し、
前記中継装置は、前記第３のテスト用フレームを用いた疎通性テストの結果に基づいて前記第１端子を介する経路の障害有無を診断する、
中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シャーシ型の中継装置に関し、例えば、中継装置における内部障害の検出機能に関する。
【背景技術】
【０００２】
例えば、特許文献１には、リング網に接続される通信装置において、装置内部の各インタフェースカード間の通信状態を内部監視フレームによって監視し、通信状態が異常な場合には、該当するインタフェースカードにリング網のブロックポイントを設定する方法が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１０９１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、一つの筐体内に複数のラインカードと、複数のラインカード間の中継を担うファブリックカードと、各カードを管理する管理カードとを搭載した所謂シャーシ型と呼ばれるスイッチ装置（言い換えれば中継装置）が知られている。当該スイッチ装置は、可用性の向上や、処理負荷の分散のため、例えば、ファブリックカードを複数枚搭載し、障害発生時には縮退運転または代替運転が可能なように構成される場合がある。
【０００５】
このようなシャーシ型のスイッチ装置は、装置内部の障害を検出し、その障害の状況に応じた対策を講じるための様々な機能を備えることが望まれる。その一例として、ファブリックカードの障害対策機能や、ラインカードの障害対策機能等が挙げられる。ファブリックカードの障害対策機能は、例えば、ファブリックカードの障害有無を監視し、障害を検出した際には障害が生じたファブリックカードが本来担う動作を他の正常なファブリックカードに担わせる切り替え処理を行う。ファブリックカードの障害は、スイッチ装置として重大な障害となるため、ファブリックカードの障害対策機能は、ファブリックカードの障害検出ならびに切り替えを高速かつ自動的に実行することが望ましい。
【０００６】
一方、ラインカードの障害対策機能は、例えば、ラインカードの障害を検出し、その障害の情報を外部に通知したり、あるいは、対象となるラインカードを再起動したり等の処理を行う。ラインカードの障害は、ファブリックカードの障害と比較すると重大性が低いため、ラインカードの障害対策機能は、ラインカードの障害検出をファブリックカードの場合よりも低速で行うことが可能である。すなわち、障害検出を高速に行うほど、それに伴う処理負荷の増大や、通信帯域の圧迫等が生じ得るため、障害の重大性に応じた速度で障害検出を行うことが有益である。
【０００７】
ラインカードの障害対策機能は、ラインカードの障害を検出するため、例えば、ラインカード内でテスト用フレームを用いたループバックテスト等を行う。ただし、このループバックテストの折り返し地点を、ラインカード内では無く、ファブリックカードに設定する方が望ましい場合がある。この場合、ラインカードの障害対策機能が全てのラインカードを対象に当該ループバックテストを行うことで、ラインカードおよびファブリックカードを含めてスイッチ装置全体を効率的かつ網羅的にテストすることが可能になる。さらに、例えば、異なるラインカード間に限らず、同一ラインカード内でのフレームの中継も、ファブリックカードを介して行われるようなスイッチ装置の場合には、ループバックテストの折り返し地点をファブリックカードに設定することで、実際のフレームの中継経路に即したテストを容易に行うことができる。
【０００８】
しかしながら、このような場合、ラインカードの障害対策機能は、当該ループバックテストで異常が検出された場合に、その原因がファブリックカードにも存在し得るため、ラインカードの障害有無を判断することが困難となる。なお、ラインカードの障害対策機能は、前述したファブリックカードの障害対策機能を介してファブリックカードに障害が生じたことを知ることができる。ただし、ラインカードの障害対策機能は、仮に、ファブリックカードに障害が生じたことを知った場合でも、加えて、ラインカードにも障害が生じている可能性が有るため、ラインカードの障害有無を判断できない場合がある。
【０００９】
本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、シャーシ型のスイッチ装置（中継装置）において、その内部障害の検出能力を向上させることで、耐障害性の向上を実現することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１２】
本実施の形態による中継装置は、外部との間でフレームの通信を行う複数のラインカードと、複数のラインカード間でのフレームの中継を担う第１および第２ファブリックカードと、を備える。複数のラインカードのそれぞれは、外部ポートと、フレーム処理部と、ファブリック経路監視部と、経路選択部と、疎通性テスト部と、を有する。フレーム処理部は、外部ポートでフレームを受信した際に、アドレステーブルの学習と、アドレステーブルに基づくフレームの宛先検索を行う。ファブリック経路監視部は、自身のラインカードと第１および第２ファブリックカードとの間のそれぞれの疎通性を監視し、第１ファブリックカードとの間の疎通性に異常が生じた場合、当該異常の検出と、それに伴い第１ファブリックカードに向けて送信されるフレームが第２ファブリックカードに向かうように切り替える設定と、を第１期間内に行う。経路選択部は、ファブリック経路監視部の設定に基づきファブリックカードを選択し、当該選択したファブリックカードにフレームを送信する。疎通性テスト部は、テスト用フレームを第２期間毎に生成し、生成したテスト用フレームを経路選択部を介して経路選択部で選択されるファブリックカードに送信し、当該ファブリックカードで折り返されたテスト用フレームを受信する。ここで、第２期間は、第１期間よりも長く、疎通性テスト部は、１回目に生成したテスト用フレームに対する受信結果と、第２期間を経て２回目に生成したテスト用フレームに対する受信結果と、に基づいて、自身のラインカードの障害有無を診断する。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、シャーシ型のスイッチ装置（中継装置）において、その内部障害の検出能力を向上させることで、耐障害性の向上が実現可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１による中継装置において、その構成例を示す概略図である。
【図２】図１の中継装置において、ユーザフレームを中継する際の概略的な動作例を示す説明図である。
【図３】図１の中継装置において、そのファブリック経路監視部の概略的な動作例を示す説明図である。
【図４】図１の中継装置において、その疎通性テスト部の前提となる概略動作例を示す説明図である。
【図５】図４の動作例における問題点の一例を示す説明図である。
【図６】図１の中継装置において、その疎通性テスト部の概略動作例を示す説明図である。
【図７】図６のラインカード内テストに伴う結果診断処理の詳細な一例を示すフロー図である。
【図８】本発明の実施の形態２による中継装置において、その疎通性テストの全体シーケンスの一例を示すフロー図である。
【図９】図８において、疎通性テスト部が行うラインカード間テストの動作内容の一例を示す説明図である。
【図１０】図８におけるラインカード間テストに伴う結果診断処理の一例を示す説明図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
《中継装置の概略構成》
図１は、本発明の実施の形態１による中継装置において、その構成例を示す概略図である。図１に示すスイッチ装置（中継装置）１０は、例えば１個の筐体内に複数のカードを搭載したシャーシ型のスイッチ装置となっている。具体的には、スイッチ装置１０は、複数（ここではｍ枚）のラインカードＬＣ［１］〜ＬＣ［ｍ］と、複数（ここでは３枚）のファブリックカードＦＣ［１］〜ＦＣ［３］と、管理カードＣＣと、を備える。以降、ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］のそれぞれを代表してラインカードＬＣと称し、複数のファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれを代表してファブリックカードＦＣと称する。
【００１９】
ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］のそれぞれは、装置外部との間でフレームの通信を行う。３枚のファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれは、ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］間でのフレームの中継を担う。管理カードＣＣは、ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］を管理する。管理カードＣＣは、ここでは、１枚のみ示されているが、実際には、可用性の向上のため複数枚設けられる。
【００２０】
３枚のファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれは、ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］との間でそれぞれ通信回線１５を介して接続される。すなわち、３枚のファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれと、ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］とはスター型に接続される。ここでは、３枚のファブリックカードＦＣ［１］〜ＦＣ［３］は、全て、現用カードとなっており、例えば、その中の１枚のファブリックカードに障害が生じた場合には、残りの２枚のファブリックカードによる縮退運転が可能な構成となっている。
【００２１】
ｍ枚のラインカードＬＣ［１］〜ＬＣ［ｍ］のそれぞれは、複数（ここではｎ個）の外部ポートＰ［１］〜Ｐ［ｎ］と、ファブリックカード用端子Ｆ［１］〜Ｆ［３］と、ポートインタフェース部１１と、フレーム処理部１２と、プロセッサ部１３と、ファブリックインタフェース部１４、とを備える。外部ポートＰ［１］〜Ｐ［ｎ］は、装置外部に向けてフレームを送信し、また、装置外部からのフレームを受信する。以降、外部ポートＰ［１］〜Ｐ［ｎ］のそれぞれを代表して外部ポートＰと称する。ファブリックカード用端子Ｆ［１］〜Ｆ［３］は、それぞれ、ファブリックカードＦＣ［１］〜ＦＣ［３］に通信回線１５を介して接続される。
【００２２】
ポートインタフェース部１１は、外部ポートＰ［１］〜Ｐ［ｎ］で受信したフレームに、受信した外部ポートＰの識別子を付加し、それをフレーム処理部１２またはプロセッサ部１３に送信する。また、ポートインタフェース部１１は、フレーム処理部１２またはプロセッサ部１３からのフレームを、外部ポートＰ［１］〜Ｐ［ｎ］の中から選択した所定の外部ポートＰに送信する。
【００２３】
ファブリックインタフェース部１４は、ファブリック経路監視部２２と、経路選択部２３と、ユーザ経路用端子２４ｂと、学習経路用端子２５ｂと、を備える。ユーザ経路用端子２４ｂは、装置外部との間の通信で使用されるフレーム（本明細書ではユーザフレームと呼ぶ）を伝送するための端子である。一方、学習経路用端子２５ｂは、装置内部でのみ使用される学習用フレーム（詳細は後述）を伝送するための端子である。
【００２４】
ファブリック経路監視部２２は、自身のラインカード（例えばＬＣ［１］）とファブリックカードＦＣ［１］〜ＦＣ［３］との間のそれぞれの疎通性を、ファブリックカード用端子Ｆ［１］〜Ｆ［３］を介して監視する。ここで、ファブリック経路監視部２２は、現用カードとなるいずれかのファブリックカード（第１ファブリックカード）との間の疎通性に異常が生じた場合、当該カードに向けて送信されるフレームが他の正常なファブリックカード（第２ファブリックカード）に向かうように切り替える設定を行う。
【００２５】
具体的には、ファブリック経路監視部２２は、例えば、ファブリックカード（第１ファブリックカード）ＦＣ［２］との間の疎通性に異常が生じた場合、ファブリックカード用端子Ｆ［２］を有効から無効に切り替える設定を行う。この際には、ファブリック経路監視部２２は、前述した疎通性の異常の検出と、当該異常の検出に伴いファブリックカードＦＣ［２］（ファブリックカード用端子Ｆ［２］）を有効から無効に切り替える設定と、を所定の期間（第１期間）内に行う。
【００２６】
経路選択部２３は、ファブリック経路監視部２２の設定に基づきファブリックカードＦＣ［１］〜ＦＣ［３］（ファブリックカード用端子Ｆ［１］〜Ｆ［３］）を選択し、当該選択したファブリックカードにフレーム（すなわちユーザ経路用端子２４ｂまたは学習経路用端子２５ｂで受信したユーザフレームまたは学習用フレーム）を送信する。また、経路選択部２３は、ファブリックカード用端子Ｆ［１］〜Ｆ［３］で受信したフレームを判別し、当該フレームがユーザフレームの場合にはユーザ経路用端子２４ｂに送信し、学習用フレームの場合には学習経路用端子２５ｂに送信する。さらに、経路選択部２３は、プロセッサ部１３とファブリックカード用端子Ｆ［１］〜Ｆ［３］との間でのユーザフレームの中継も担う。
【００２７】
なお、図１の例では、現用カードとして３枚のファブリックカードＦ［１］〜Ｆ［３］が設けられている。経路選択部２３は、例えば、ユーザ経路用端子２４ｂまたは学習経路用端子２５ｂで受信したユーザフレームまたは学習用フレームを、所定の分散規則に基づき３枚の現用カードに適宜振り分けることで、ファブリックカードＦＣの負荷分散を行う。この際に、仮に、ファブリック経路監視部２２によってファブリックカードＦＣ［２］が有効から無効に切り替えられたような場合には、経路選択部２３は、ユーザフレームまたは学習用フレームを、正常な現用カードであるファブリックカードＦＣ［１］，ＦＣ［３］に適宜振り分ける。
【００２８】
フレーム処理部１２は、アドレステーブルＦＤＢと、疎通性テスト部２０ｂと、ＦＤＢ同期部２１と、ユーザ経路用端子（第１端子）２４ａと、学習経路用端子（第２端子）２５ａと、を備える。ユーザ経路用端子２４ａおよび学習経路用端子２５ａは、それぞれ、ファブリックインタフェース部１４のユーザ経路用端子２４ｂおよび学習経路用端子２５ｂに接続される。すなわち、ユーザ経路用端子２４ａおよび学習経路用端子２５ａは、フレーム処理部１２と、ファブリックインタフェース部１４内の経路選択部２３との間を接続する端子となる。
【００２９】
アドレステーブルＦＤＢには、ラインカードＬＣ［１］〜ＬＣ［ｍ］の識別子と、外部ポートＰ［１］〜Ｐ［ｎ］の識別子と、当該各識別子で示されるラインカードＬＣおよび外部ポートＰの先に存在する端末等のＭＡＣ（Media Access Control）アドレスと、の関係が登録される。疎通性テスト部２０ｂは、詳細は後述するが、テスト用フレームを生成し、それを用いて疎通性テストを行う。ＦＤＢ同期部２１は、自身のアドレステーブルＦＤＢの更新情報を他のラインカードＬＣに反映させるための学習用フレームを生成する。また、ＦＤＢ同期部２１は、他のラインカードＬＣで生成された学習用フレームに基づいて、自身のアドレステーブルＦＤＢを更新する。
【００３０】
フレーム処理部１２は、主要な動作として、外部ポートＰ［１］〜Ｐ［ｎ］でフレーム（すなわちユーザフレーム）を受信した際に、アドレステーブルＦＤＢの学習と、アドレステーブルＦＤＢに基づく当該フレームの宛先検索を行う。具体的には、フレーム処理部１２は、ユーザフレームをポートインタフェース部１１を介して受け、当該ユーザフレームに含まれる送信元ＭＡＣアドレスと、ポートインタフェース部１１によって付加された外部ポートＰの識別子と、自身のラインカードＬＣの識別子と、を用いてアドレステーブルＦＤＢを学習する。また、フレーム処理部１２は、当該ユーザフレームに含まれる宛先ＭＡＣアドレスに対応するラインカードＬＣおよび外部ポートＰを、アドレステーブルＦＤＢに基づき検索する。
【００３１】
プロセッサ部１３は、疎通性テスト部２０ａを備える。疎通性テスト部２０ａは、詳細は後述するが、前述したフレーム処理部１２内の疎通性テスト部２０ｂと同様に、テスト用フレームを生成し、それを用いて疎通性のテストを行う。プロセッサ部１３は、主要な動作として、ポートインタフェース部１１やファブリックインタフェース部１４からのユーザフレームに対するソフトウェア処理を行う。すなわち、フレーム処理部１２は、ユーザフレームに対するハードウェア処理を行うのに対して、プロセッサ部１３は、例えば、マルチキャストフレームの処理等を代表に、ハードウェアでは処理を行い難いフレームをソフトウェアで処理する。
【００３２】
ファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれは、ファブリック経路監視部２６を備える。ファブリック経路監視部２６は、前述したファブリックインタフェース部１４内のファブリック経路監視部２２と共に、自身のファブリックカード（例えばＦＣ［１］）とラインカードＬＣ［１］〜ＬＣ［ｍ］との間のそれぞれの疎通性を監視する。また、ファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれは、前述した疎通性テスト部２０ａ，２０ｂによって生成されたテスト用フレームを受信した際に、当該テスト用フレームを折り返して送信する。
【００３３】
なお、ここでは、３枚のファブリックカードを設ける例を示したが、必ずしも３枚である必要はなく、２枚や、または４枚以上であってもよい。また、ここでは、現用カードのみの構成例を示したが、現用カードに障害が生じた場合に現用カードの代わりに有効状態となる予備カードを設ける構成であってもよい。この場合、例えば、２枚以上のファブリックカードの中の１枚が予備カードとなり、残りの１枚以上が現用カードとなる。すなわち、２枚以上のファブリックカードによって、障害が生じた場合に、現用カードによる縮退運転か、または予備カードによる代替運転が可能な構成であればよい。
【００３４】
《ユーザフレームの中継処理》
図２は、図１の中継装置において、ユーザフレームを中継する際の概略的な動作例を示す説明図である。図２は、便宜上、図１に示した各構成の中から関連が有る箇所を抽出した図面となっている。ここでは、ラインカードＬＣ［１］の外部ポートＰ［１］で受信したユーザフレームをラインカードＬＣ［ｍ］の外部ポートＰ［ｎ］に中継する場合を想定する。まず、ラインカードＬＣ［１］のポートインタフェース部１１は、外部ポートＰ［１］で受信したユーザフレーム３０に対して、外部ポートＰ［１］の識別子を付加してフレーム処理部１２に送信する。
【００３５】
フレーム処理部１２は、当該ユーザフレーム３０に含まれる送信元ＭＡＣアドレスと、当該ユーザフレーム３０に付加されている外部ポートＰ［１］の識別子と、自身のラインカードＬＣ［１］と、の関係を用いてアドレステーブルＦＤＢを更新（学習）する。また、フレーム処理部１２は、当該ユーザフレーム３０に含まれる宛先ＭＡＣアドレスを検索キーとしてアドレステーブルＦＤＢを検索し、当該検索キーに関連付けられているラインカードＬＣの識別子および外部ポートＰの識別子を取得する。ここでは、過去の通信に伴うアドレステーブルＦＤＢの学習によって、当該検索キーに、ラインカードＬＣ［ｍ］の識別子と外部ポートＰ［ｎ］の識別子とが関連付けられているものとする。
【００３６】
フレーム処理部１２は、ユーザフレーム３０に当該ラインカードＬＣ［ｍ］の識別子および外部ポートＰ［ｎ］の識別子を付加し、それをユーザ経路用端子２４ａに送信する。一方、フレーム処理部１２内のＦＤＢ同期部２１は、ユーザフレーム３０に含まれる送信元ＭＡＣアドレスと、当該ユーザフレーム３０を受信した外部ポートＰ［１］の識別子と、自身のラインカードＬＣ［１］の識別子と、を含む学習用フレーム３１を生成し、それを学習経路用端子２５ａに送信する。
【００３７】
経路選択部２３は、ユーザ経路用端子２４ｂで受信したユーザフレーム３０と、学習経路用端子２５ｂで受信した学習用フレーム３１と、をそれぞれファブリックカードＦＣに送信する。この際に、経路選択部２３は、ユーザフレーム３０および学習用フレーム３１をどの現用カード（ファブリックカードＦＣ［１］〜ＦＣ［３］）に送信するかを所定の分散規則に基づき選択する。この例では、経路選択部２３は、ユーザフレーム３０および学習用フレーム３１共に、ファブリックカードＦＣ［１］の経路を選択したものとする。
【００３８】
ファブリックカードＦＣ［１］は、ラインカードＬＣ［１］経由で受信したユーザフレーム３０に付加されているラインカードＬＣ［ｍ］の識別子に基づいて、当該ユーザフレーム３０をラインカードＬＣ［ｍ］に送信する。また、ファブリックカードＦＣ［１］は、ラインカードＬＣ［１］経由で受信した学習用フレーム３１を、その送信元のラインカードＬＣ［１］を除く他のラインカードＬＣ［２］〜ＬＣ［ｍ］に送信する。
【００３９】
ラインカードＬＣ［ｍ］のポートインタフェース部１１は、ファブリックカードＦＣ［１］経由で受信したユーザフレーム３０に付加されている外部ポートＰ［ｎ］の識別子に基づいて、当該ユーザフレーム３０を外部ポートＰ［ｎ］に送信する。この際に、ユーザフレーム３０に付加されている各識別子は、当該ポートインタフェース部１１によって取り外される。
【００４０】
また、ラインカードＬＣ［２］〜ＬＣ［ｍ］のＦＤＢ同期部２１は、ファブリックカードＦＣ［１］経由で受信した学習用フレーム３１に基づいて、自身のラインカードＬＣのアドレステーブルＦＤＢを更新（学習）する。具体的には、ＦＤＢ同期部２１は、学習用フレーム３１に含まれるＭＡＣアドレスと、ラインカードＬＣ［１］の識別子と、外部ポートＰ［１］の識別子との関係を用いてアドレステーブルＦＤＢを更新（学習）する。
【００４１】
《ファブリック経路の監視処理》
図３は、図１の中継装置において、そのファブリック経路監視部の概略的な動作例を示す説明図である。図３は、便宜上、図１に示した各構成の中から関連が有る箇所を抽出した図面となっている。図３の例では、各ファブリックカードＦＣ［１］〜ＦＣ［３］内のファブリック経路監視部２６は、ラインカードＬＣ［１］〜ＬＣ［ｍ］のそれぞれに向けて定期的（例えば数ｍｓ毎）に監視フレーム３２を送信する。
【００４２】
各ラインカードＬＣ［１］〜ＬＣ［ｍ］内のファブリック経路監視部２２は、ファブリックカード用端子Ｆ［１］〜Ｆ［３］のそれぞれから定期的（例えば数ｍｓ毎）に監視フレーム３２を受信することで、自身のラインカードＬＣと各ファブリックカードＦＣ［１］〜ＦＣ［３］との間のそれぞれの疎通性を監視する。ここで、ファブリック経路監視部２２は、ファブリックカード用端子Ｆ［１］〜Ｆ［３］のいずれかで、監視フレーム３２を所定の期間内（例えば監視フレームの送信間隔の３．５倍の期間内）に受信できない場合、当該ファブリックカード用端子に対応するファブリックカードＦＣを異常と判定する。
【００４３】
例えば、図３の例では、ファブリックカードＦＣ［２］に障害が生じており、これに伴い、各ラインカードＬＣ［１］〜ＬＣ［ｍ］内のファブリック経路監視部２２は、ファブリックカード用端子Ｆ［２］で、監視フレーム３２を所定の期間内に受信することができなくなる。この場合、ファブリック経路監視部２２は、ファブリックカードＦＣ［２］（ファブリックカード用端子Ｆ［２］）を有効から無効に切り替える設定を行う。
【００４４】
ここで、ファブリック経路監視部２２は、このファブリックカードＦＣ［２］の異常の検出（すなわち監視フレーム３２の受信タイムアウト）と、この異常の検出に伴いファブリックカード用端子Ｆ［２］の代わりにファブリックカード用端子Ｆ［３］を有効に切り替える設定とを、所定の期間（第１期間）内に行う。当該所定の期間（第１期間）は、特に限定はされないが、例えば、数十ｍｓ等である。ファブリックカードＦＣの障害は、スイッチ装置１０として重大な障害となるため、ファブリックカードの障害検出ならびに切り替えは、高速かつ自動的に実行されることが望ましい。
【００４５】
なお、ファブリック経路の監視方法は、特に、図３の方法に限定されるものではなく、
ファブリックカードＦＣの異常の検出と、これに伴うファブリックカードＦＣの切り替えとを所定の期間（第１期間）内に実現できる方法であれば様々な方法を適用可能である。例えば、ラインカードＬＣ内のファブリック経路監視部２２がファブリックカードＦＣ内のファブリック経路監視部２６に向けて監視フレームを送信し、ファブリック経路監視部２６が当該監視フレームをファブリック経路監視部２２に向けて折り返すような方法であってもよい。
【００４６】
または、各ラインカードＬＣ［１］〜ＬＣ［ｍ］のファブリック経路監視部２２間で、それぞれ、各ファブリックカードＦＣ［１］〜ＦＣ［３］を介して監視フレームを送受信するような方法であってもよい。この場合、例えば、ラインカードＬＣ［１］のファブリック経路監視部２２は、ファブリックカード用端子Ｆ［２］で、他のラインカードＬＣ［２］〜ＬＣ［ｍ］のいずれからも監視フレームを受信できない場合、ファブリックカードＦＣ［２］の異常と判断することができる。あるいは、受信信号の強度を検出するモニタ回路等のハードウェアを用いて、リアルタイムに異常を検出する方式であってもよい。
【００４７】
《ラインカード内テスト（前提）》
図４は、図１の中継装置において、その疎通性テスト部の前提となる概略動作例を示す説明図である。図４は、便宜上、図１に示した各構成の中から関連が有る箇所を抽出した図面となっている。また、フレーム処理部１２内のユーザ経路用端子（第１端子）２４ａと、ファブリックインタフェース部１４内のユーザ経路用端子２４ｂとの間の経路は、ユーザ経路４０となり、フレーム処理部１２内の学習経路用端子（第２端子）２５ａと、ファブリックインタフェース部１４内の学習経路用端子２５ｂとの間の経路は、ＦＤＢ同期経路４１となっている。
【００４８】
プロセッサ部１３内の疎通性テスト部２０ａは、ＬＣ内テスト［Ａ］用フレーム（第２のテスト用フレーム）３５を定期的に生成する。そして、疎通性テスト部２０ａは、ＬＣ内テスト［Ａ］用フレーム３５を、ポートインタフェース部１１、ユーザ経路用端子（第１端子）２４ａ、ユーザ経路４０、および経路選択部２３を介して、経路選択部２３で選択されるファブリックカード（この例ではＦＣ［２］）に送信する。
【００４９】
ファブリックカードＦＣ［２］は、受信したＬＣ内テスト［Ａ］用フレーム３５を折り返して送信する。この折り返されたＬＣ内テスト［Ａ］用フレーム３５は、往路側の経路を逆方向に進んでプロセッサ部１３内の疎通性テスト部２０ａに到達する。疎通性テスト部２０ａは、この折り返されたＬＣ内テスト［Ａ］用フレーム３５を受信する。
【００５０】
また、フレーム処理部１２内の疎通性テスト部２０ｂは、往路側のＬＣ内テスト［Ａ］用フレーム３５を受信し、それをコピーすることでＬＣ内テスト［Ｂ］用フレーム３６を生成する。そして、疎通性テスト部２０ｂは、ＬＣ内テスト［Ｂ］用フレーム３６を、学習経路用端子（第２端子）２５ａ、ＦＤＢ同期経路４１、および経路選択部２３を介して、経路選択部２３で選択されるファブリックカード（この例ではＦＣ［２］）に送信する。
【００５１】
ファブリックカードＦＣ［２］は、受信したＬＣ内テスト［Ｂ］用フレーム３６を折り返して送信する。この折り返されたＬＣ内テスト［Ｂ］用フレーム３６は、往路側と同じ経路を経てフレーム処理部１２内の疎通性テスト部２０ｂに到達する。疎通性テスト部２０ｂは、この折り返されたＬＣ内テスト［Ｂ］用フレーム３６を受信する。すなわち、疎通性テスト部２０ｂは、テスト用フレーム（ＬＣ内テスト［Ｂ］用フレーム３６）を所定の期間（第２期間）毎に生成し、それを学習経路用端子（第２端子）２５ａを介して送信および受信する。
【００５２】
ここで、当該所定の期間（第２期間）は、図３で述べたファブリックカードＦＣの切り替えに伴う所定の期間（第１期間）よりも長く、特に限定はされないが、例えば、数百ｍｓ以上となっている。ＦＤＢ同期経路４１は、図３で述べたファブリック経路に比べると、障害に対する重大性が低いため、このようにテスト用フレーム（ＬＣ内テスト［Ｂ］用フレーム３６）を生成する間隔を長く設定することが可能である。これによって、処理負荷の低減や、ＦＤＢ同期経路４１および通信回線１５における帯域の圧迫を抑制することができる。
【００５３】
疎通性テスト部２０ｂは、ファブリックカードＦＣ［２］で折り返されたテスト用フレーム（ＬＣ内テスト［Ｂ］用フレーム３６）の受信結果に基づいて、自身のラインカードＬＣ（具体的にはその中のＦＤＢ同期経路４１）の障害有無を診断する。例えば、疎通性テスト部２０ｂは、ＬＣ内テスト［Ｂ］用フレーム３６を、その生成間隔（例えば数百ｍｓ以上）の３．５倍の期間受信できなかった場合に障害有りと判断する。
【００５４】
また、プロセッサ部１３内の疎通性テスト部２０ａも、ＬＣ内テスト［Ｂ］用フレーム３６の場合と同様に、所定の期間（第２期間）毎にＬＣ内テスト［Ａ］用フレーム３５を生成する。そして、疎通性テスト部２０ａは、ファブリックカードＦＣ［２］で折り返されたＬＣ内テスト［Ａ］用フレーム３５の受信結果に基づいて、自身のラインカードＬＣ（具体的にはその中のユーザ経路４０側の通信経路）の障害有無を診断する。例えば、疎通性テスト部２０ａは、ＬＣ内テスト［Ａ］用フレーム３５を、その生成間隔（例えば数百ｍｓ以上）の３．５倍の期間受信できなかった場合に障害有りと判断する。
【００５５】
なお、ユーザ経路４０は、ＦＤＢ同期経路４１に比べると障害に対する重大性が高いため、場合によっては、ＬＣ内テスト［Ａ］用フレーム３５の生成間隔は、ＬＣ内テスト［Ｂ］用フレーム３６の生成間隔よりも短くすることも可能である。この場合、疎通性テスト部２０ｂは、例えば、受信したＬＣ内テスト［Ａ］用フレーム３５を、適宜、間引きながらコピーし、ＬＣ内テスト［Ｂ］用フレーム３６を生成すればよい。
【００５６】
また、ここでは、疎通性テスト部２０ｂは、疎通性テスト部２０ａからのＬＣ内テスト［Ａ］用フレーム３５をコピーすることでＬＣ内テスト［Ｂ］用フレーム３６を生成したが、場合によっては、疎通性テスト部２０ａ，２０ｂがそれぞれ独立にテスト用フレームを生成するように構成することも可能である。ただし、図４のようにコピーを用いることで、疎通性テスト部２０ｂの処理内容を簡素化することができ、疎通性テスト部２０ｂの処理負荷を低減することが可能になる。さらに、疎通性テスト部２０ｂによるＬＣ内テスト［Ａ］用フレーム３５の受信可否によって、ポートインタフェース部１１を対象とした障害有無を診断することが可能になる。
【００５７】
《ラインカード内テスト（問題点）》
図５は、図４の動作例における問題点の一例を示す説明図である。図５は、便宜上、図４に対して、ＬＣ内テスト［Ａ］用フレーム３５の伝送経路を一部のみ図示した図面となっている。図４の動作例を用いた場合、図５に示すように、フレーム処理部１２内の疎通性テスト部２０ｂは、ＬＣ内テスト［Ｂ］用フレーム３６を所定の期間内に受信できなかった場合に、その原因がファブリックカードＦＣにあるのか、ＦＤＢ同期経路４１にあるのか、あるいはその両方にあるのかを判別することが困難となる。
【００５８】
なお、疎通性テスト部２０ｂは、場合によっては、図３のファブリック経路監視部２２を介してファブリックカードＦＣに障害が生じたことを検知することも可能である。ただし、ファブリックカードＦＣに加えてＦＤＢ同期経路４１にも障害が生じる可能性があるため、疎通性テスト部２０ｂは、仮にファブリック経路監視部２２から情報を得た場合であっても、ＦＤＢ同期経路４１の障害有無を判別できない場合がある。
【００５９】
なお、このような問題は、ＬＣ内テスト［Ｂ］用フレーム３６の折り返し地点がファブリックカードＦＣ内に搭載されることに起因する。ここで、仮に当該折り返し地点がファブリックインタフェース部１４内に搭載されるような場合には、このような問題を回避することが可能になるが、この場合、テスト効率の低下を招く恐れがある。すなわち、スイッチ装置１０全体を網羅的にテストするためには、ファブリックカードＦＣに到る経路までを含めてテストすることが望ましく、図４に示したようなテストを全てのラインカードＬＣ［１］〜ＬＣ［ｍ］で行うことで、この網羅的なテストを効率的に行うことが可能になる。
【００６０】
さらに、例えば、同一のラインカードＬＣ内でのユーザフレームの中継（例えばＬＣ［１］のＰ［１］とＬＣ［１］のＰ［ｎ］との間の中継）がファブリックカードＦＣを介して行われるようなスイッチ装置１０の場合、折り返し地点をファブリックカードＦＣ内に搭載することがより有益となる。すなわち、この場合、ユーザフレームと同一の経路でテストを行えるため、テストの信頼性をより高められると共に、折り返し地点に対応するハードウェアをテスト用として別途設ける必要性がないため、構成の簡素化も図れる。
【００６１】
《ラインカード内テスト（本実施の形態）》
図６は、図１の中継装置において、その疎通性テスト部の概略動作例を示す説明図である。フレーム処理部１２内の疎通性テスト部２０ｂは、図５で述べたような問題点を解決するため図６に示すような処理を行う。すなわち、疎通性テスト部２０ｂは、１回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ａに対する受信結果と、所定の期間（第２期間）を経て２回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ｂに対する受信結果と、に基づいて、自身のラインカードＬＣ（具体的にはその中のＦＤＢ同期経路４１）の障害有無を診断する。
【００６２】
例えば、ファブリックカード（第１ファブリックカード）ＦＣ［２］に障害が生じ、これに起因して疎通性テスト部２０ｂが１回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ａを受信できなかった場合を想定する。この場合、疎通性テスト部２０ｂによって２回目のＬＣ内テスト［Ｂ］用フレーム３６ｂが生成される前に、経路選択部２３は、図３で述べたファブリック経路監視部２２の監視結果に基づいて、ファブリックカードＦＣ［２］に向けて送信されるフレームが他の正常なファブリックカードＦＣに向かうように切り替える。
【００６３】
当該他の正常なファブリックカード（第２ファブリックカード）ＦＣは、ファブリックカードＦＣ［１］，ＦＣ［３］であるが、ここでは、経路選択部２３による縮退運転時の分散規則に応じて、ファブリックカードＦＣ［３］に向かう場合を例示している。その結果、疎通性テスト部２０ｂは、２回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ｂを受信できることになる。一方、仮にＦＤＢ同期経路４１にも障害が生じているような場合、疎通性テスト部２０ｂは、２回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ｂも依然として受信できなくなる。
【００６４】
このように、疎通性テスト部２０ｂは、１回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ａを所定の期間内に受信できず、２回目に生成したＬＣ内テスト［Ｂ］用フレーム３６ｂを所定の期間内に受信できた場合には、自身のラインカードＬＣ（具体的にはその中のＦＤＢ同期経路４１）を障害無しと診断する。一方、疎通性テスト部２０ｂは、１回目および２回目に生成したテスト用フレーム（ＬＣ内テスト［Ｂ］用フレーム３６ａ，３６ｂ）を共に所定の期間内に受信できなかった場合には、自身のラインカードＬＣ（具体的にはＦＤＢ同期経路４１）を障害有りと診断する。
【００６５】
これにより、内部障害の検出能力を向上させることができ、耐障害性の向上が実現可能になる。なお、図６の例では、プロセッサ部１３内の疎通性テスト部２０ａは、１回目および２回目のＬＣ内テスト［Ａ］用フレーム３５ａ，３５ｂを順に生成し、フレーム処理部１２内の疎通性テスト部２０ｂは、ＬＣ内テスト［Ａ］用フレーム３５ａ，３５ｂを順にコピーすることで前述したＬＣ内テスト［Ｂ］用フレーム３６ａ，３６ｂを生成している。ただし、図４で述べたように、ＬＣ内テスト［Ａ］用フレームとＬＣ内テスト［Ｂ］用フレームがそれぞれ異なる間隔で生成されるように構成することも可能である。
【００６６】
また、ここでは、疎通性テスト部２０ｂによるテスト用フレーム（ＬＣ内テスト［Ｂ］用フレーム３６ａ，３６ｂ）を用いたラインカードＬＣ（具体的にはＦＤＢ同期経路４１）の障害診断方法について説明を行った。ただし、これに限らず、疎通性テスト部２０ａによるテスト用フレーム（ＬＣ内テスト［Ａ］用フレーム３５ａ，３５ｂ）を用いたラインカードＬＣ（具体的にはユーザ経路４０側の通信経路）の障害診断方法に関しても、同様の方法を適用することが可能である。
【００６７】
《ラインカード内テストの結果診断処理》
図７は、図６のラインカード内テストに伴う結果診断処理の詳細な一例を示すフロー図である。図７に示すＬＣ内テスト［Ｂ］の結果診断処理において、まず、フレーム処理部１２内の疎通性テスト部２０ｂは、ＬＣ内テスト［Ａ］フレーム３５を用いたＬＣ内テスト［Ａ］を実行中か否かを判定する（ステップＳ１０１）。疎通性テスト部２０ｂは、ＬＣ内テスト［Ａ］を実行中で無ければ処理を終了し、実行中であれば、疎通性テスト部２０ｂ内の送信／受信カウンタの増数（前回のテスト周期からの差分）が一致するか否かを判定する（ステップＳ１０２）。
【００６８】
送信カウンタは、ＬＣ内テスト［Ｂ］フレーム３６を送信する度にカウントアップされ、受信カウンタは、ＬＣ内テスト［Ｂ］フレーム３６を所定の期間内に受信する度にカウントアップされる。したがって、送信／受信カウンタの増数が不一致の場合、受信できない（すなわち受信タイムアウトとなった）ＬＣ内テスト［Ｂ］フレーム３６が存在することになる。
【００６９】
疎通性テスト部２０ｂは、ステップＳ１０２において送信／受信カウンタの増数が一致する場合には、疎通性テスト部２０ｂ内のＦＣＳエラーカウンタが前回のテスト周期から増加しているか否かを判定する（ステップＳ１０３）。疎通性テスト部２０ｂは、ＦＣＳエラーカウンタが増加していない場合には処理を終了し、増加している場合には、ＦＣＳエラーのログ登録を行う（ステップＳ１０４）。ＦＣＳエラーとは、ＬＣ内テスト［Ｂ］フレーム３６に含まれている例えばＣＲＣ（Cyclic Redundancy Check）等のエラー検出用符号によって検出されたエラーである。
【００７０】
疎通性テスト部２０ｂは、ステップＳ１０４に続いて、前回のテスト周期においてＦＣＳエラー又はタイムアウトエラーが生じていたか否かを判定する（ステップＳ１０５）。疎通性テスト部２０ｂは、ＦＣＳエラーおよびタイムアウトエラーが共に生じていなかった場合には処理を終了し、いずれか一方のエラーが生じていた場合には、ラインカードＬＣ（具体的にはその中のＦＤＢ同期経路４１）の診断結果を「ビットエラー」とする（ステップＳ１０６）。
【００７１】
一方、ステップＳ１０２において、送信／受信カウンタの増数が不一致の場合、疎通性テスト部２０ｂは、タイムアウトエラーのログ登録を行う（ステップＳ１０７）。次いで、疎通性テスト部２０ｂは、前回のテスト周期においてＦＣＳエラーが生じていたか否かを判定する（ステップＳ１０８）。ＦＣＳエラーが生じていた場合、疎通性テスト部２０ｂは、診断結果を「ビットエラー」とする（ステップＳ１０６）。
【００７２】
ステップＳ１０８において、ＦＣＳエラーが生じていない場合、疎通性テスト部２０ｂは、前回のテスト周期においてタイムアウトエラーが生じていたか否かを判定する（ステップＳ１０９）。疎通性テスト部２０ｂは、タイムアウトエラーが生じていない場合には処理を終了し、タイムアウトエラーが生じていた場合には、ラインカードＬＣ（具体的にはＦＤＢ同期経路４１）の診断結果を「障害」とする（ステップＳ１１０）。
【００７３】
このように、疎通性テスト部２０ｂは、ＬＣ内テスト［Ｂ］フレーム３６の受信結果でエラー（ＦＣＳエラー又はタイムアウトエラー）が生じた場合、一旦、ログ登録し（ステップＳ１０４，Ｓ１０７）、当該ログと、次回のＬＣ内テスト［Ｂ］フレーム３６の受信結果とに基づいて診断結果を生成する（ステップＳ１０６，Ｓ１１０）。この例では、２回連続でエラーが生じた場合で、その両方が共にタイムアウトエラーの時には「障害」と診断され、それ以外の時には「ビットエラー」と診断される。
【００７４】
ただし、勿論、これに限定されるものではなく、例えば、「ビットエラー」と診断される条件の一部または全てを「障害」とすることも可能である。また、場合によっては、２回連続ではなく、３回連続でエラーが生じた場合に「障害」と診断するようなことも可能である。
【００７５】
以上のように、本実施の形態１の中継装置を用いることで、代表的には、シャーシ型のスイッチ装置（中継装置）において、その内部障害の検出能力を向上させることができ、耐障害性の向上が実現可能になる。
【００７６】
（実施の形態２）
《疎通性テスト（本実施の形態）》
図８は、本発明の実施の形態２による中継装置において、その疎通性テストの全体シーケンスの一例を示すフロー図である。前述した実施の形態１では、図６および図７に示した方法によってＦＤＢ同期経路４１の診断を行った。一方、ユーザ経路４０側に関しては、図６および図７と同様の方法を用いることも可能であるが、本実施の形態２では、別の方法を用いて診断を行う点が特徴となっている。なお、本実施の形態２の中継装置の構成に関しては、図１のスイッチ装置１０と同様である。
【００７７】
図８において、まず、図４に示したように、疎通性テスト部２０ａは、ＬＣ内テスト［Ａ］フレーム３５を用いたＬＣ内テスト［Ａ］を実行し、疎通性テスト部２０ｂは、ＬＣ内テスト［Ｂ］フレーム３６を用いたＬＣ内テスト［Ｂ］を実行する（ステップＳ２０１）。次いで、疎通性テスト部２０ｂは、図７に示したＬＣ内テスト［Ｂ］の結果診断処理を実行することで、ラインカードＬＣ（具体的にはその中のＦＤＢ同期経路４１）の障害有無を診断する（ステップＳ２０２）。
【００７８】
一方、疎通性テスト部（第２の疎通性テスト部）２０ａは、ＬＣ内テスト［Ａ］でエラーが生じたか否かを判定する（ステップＳ２０３）。具体的には、疎通性テスト部２０ａは、自身で１回目に生成したＬＣ内テスト［Ａ］フレーム（第２のテスト用フレーム）３５を所定の期間内に受信できたか否かを判定する。疎通性テスト部２０ａは、この１回目に生成したＬＣ内テスト［Ａ］フレーム３５を所定の期間内に受信できた場合には処理を終了し、所定の期間を経過後に再びステップＳ２０１の処理を実行する。
【００７９】
一方、疎通性テスト部２０ａは、１回目に生成したＬＣ内テスト［Ａ］フレーム３５を所定の期間内に受信できなかった場合には、他のラインカードとの間で疎通性テストを行うためのＬＣ間テスト用フレーム（第３のテスト用フレーム）を生成し、当該フレームを用いてＬＣ間テストを実行する（ステップＳ２０４）。次いで、スイッチ装置（中継装置）１０は、ＬＣ間テストの結果診断処理を行うことで、ＬＣ内テスト［Ａ］の詳細な診断を行う（ステップＳ２０５）。すなわち、スイッチ装置１０は、ＬＣ間テスト用フレームを用いたＬＣ間テスト（疎通性テスト）の結果に基づいて、ラインカードＬＣ内におけるユーザ経路４０側の通信経路（言い換えればユーザ経路用端子（第１端子）２４ａを介する経路）の障害有無を診断する。
【００８０】
《ラインカード間テスト》
図９は、図８において、疎通性テスト部が行うラインカード間テストの動作内容の一例を示す説明図である。図９は、便宜上、図１に示した各構成の中から関連が有る箇所を抽出した図面となっている。図９の例では、ラインカードＬＣ［１］の疎通性テスト部２０ａは、ラインカードＬＣ［２］〜ＬＣ［ｍ］の疎通性テスト部２０ａに向けて、それぞれファブリックカード（ここではＦＣ［２］）を介してＬＣ間テスト用フレーム４５を送信している。また、ラインカードＬＣ［１］の疎通性テスト部２０ａは、ラインカードＬＣ［２］〜ＬＣ［ｍ］の疎通性テスト部２０ａによって生成されたＬＣ間テスト用フレーム４５を、それぞれ、ファブリックカード（ここではＦＣ［２］）を介して受信している。
【００８１】
《ラインカード間テストの結果診断処理》
図９のようなＬＣ間テストを実行することで、例えば、図１０に示すようなＬＣ間テストの結果が得られる。図１０は、図８におけるラインカード間テストに伴う結果診断処理の一例を示す説明図である。図１０では、ＬＣ間テストを全てのラインカードＬＣ［１］〜ＬＣ［ｍ］間で相互に行った場合の結果の一例が示されている。図１０の例では、ラインカードＬＣ［２］〜ＬＣ［ｍ］のいずれも、ラインカードＬＣ［１］からのＬＣ間テスト用フレーム４５を受信できていない。したがって、この場合、ラインカードＬＣ［１］におけるユーザ経路４０側の通信経路の中の一方向の経路（ファブリックカードＦＣに向かう方向の経路）に障害が有ると判断することができる。
【００８２】
また、ＬＣ間テストでは、経由するファブリックカードＦＣを指定することが可能となっている。したがって、ＬＣ間テストの結果を、経由したファブリックカードＦＣ間で比較することで、ファブリックカードＦＣ側の障害と、ラインカードＬＣ側の障害との切り分けを行うことが可能である。なお、図１０に示したＬＣ間テストの結果診断処理は、特に限定はされないが、例えば、管理カードＣＣによって実行される。
【００８３】
このようなＬＣ間テストを実行することで、図１０に示した「○」「×」の状況に応じて、障害の状況をより正確に把握することが可能になる。したがって、ユーザ経路４０側の通信経路に関しては、図８に示したように、ＬＣ内テスト［Ａ］でエラーが生じた場合にはＬＣ間テストを実行することが有益となる。ここで、同様にして、ＬＣ内テスト［Ｂ］でエラーが生じた場合にも、ＬＣ間テストを実行するような方法が考えられる。ただし、ＬＣ間テストは、処理負荷が大きく、通信帯域の圧迫も招くため、可能な限り行わない方が望ましい。さらに、ＦＤＢ同期経路４１は、ユーザ経路４０に比べると障害に対する重大性が低いと言える。これらの観点から、ＬＣ内テスト［Ｂ］に関しては、ＬＣ間テストを実行せずに、図７に示したような方法で診断を行うことが有益となる。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００８５】
１０  スイッチ装置
１１  ポートインタフェース部
１２  フレーム処理部
１３  プロセッサ部
１４  ファブリックインタフェース部
１５  通信回線
２０ａ，２０ｂ  疎通性テスト部
２１  ＦＤＢ同期部
２２，２６  ファブリック経路監視部
２３  経路選択部
２４ａ，２４ｂ  ユーザ経路用端子
２５ａ，２５ｂ  学習経路用端子
３０  ユーザフレーム
３１  学習用フレーム
３２  監視フレーム
３５，３５ａ，３５ｂ  ＬＣ内テスト［Ａ］用フレーム
３６，３６ａ，３６ｂ  ＬＣ内テスト［Ｂ］用フレーム
４０  ユーザ経路
４１  ＦＤＢ同期経路
４５  ＬＣ間テスト用フレーム
ＣＣ  管理カード
Ｆ［１］〜Ｆ［３］  ファブリックカード用端子
ＦＣ，ＦＣ［１］〜ＦＣ［３］  ファブリックカード
ＦＤＢ  アドレステーブル
ＬＣ，ＬＣ［１］〜ＬＣ［ｍ］  ラインカード
Ｐ，Ｐ［１］〜Ｐ［ｎ］  外部ポート
【図１】
0006052150.tif 000002
【図２】
0006052150.tif 000003
【図３】
0006052150.tif 000004
【図４】
0006052150.tif 000005
【図５】
0006052150.tif 000006
【図６】
0006052150.tif 000007
【図７】
0006052150.tif 000008
【図８】
0006052150.tif 000009
【図９】
0006052150.tif 000010
【図１０】
0006052150.tif 000011