(57)【特許請求の範囲】
【請求項１】
エンハンスモードVI族トランジスタ、及び、
少なくとも２つのデプリーションモードIII族窒化物トランジスタ、を備え、
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、前記エンハンスモードVI族トランジスタ上に配置されており、
前記エンハンスモードVI族トランジスタの上面は、露出部を有し、
前記エンハンスモードVI族トランジスタの電極が、前記露出部上に配置されている、モノリシック集積素子。
【請求項２】
前記エンハンスモードVI族トランジスタは、シリコン絶縁ゲートバイポーラトランジスタ（シリコンIGBT）を有する、請求項１に記載のモノリシック集積素子。
【請求項３】
エミッタ及びゲートを内部に有する前記エンハンスモードIV族IGBTの本体層と、
前記エンハンスモードIV族IGBTのドリフト層と、
コレクタを内部に有する前記エンハンスモードIV族IGBTのコレクタ層と、をさらに備え、
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、前記エンハンスモードIV族IGBTの前記本体層を覆うように配置されており、かつ、
前記エンハンスモードIV族IGBTの前記エミッタ及び前記ゲートは、前記露出部上に配置されている、請求項２に記載のモノリシック集積素子。
【請求項４】
エミッタ及びゲートを内部に有する前記エンハンスモードIV族IGBTの本体層と、
前記エンハンスモードIV族IGBTのドリフト層と、
コレクタを内部に有する前記エンハンスモードIV族IGBTのコレクタ層と、をさらに備え、
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、前記エンハンスモードIV族IGBTの前記コレクタ層を覆うように配置されており、かつ、
前記エンハンスモードIV族IGBTの前記コレクタは、前記露出部上に配置されている、請求項２に記載のモノリシック集積素子。
【請求項５】
前記エンハンスモードIV族トランジスタは、シリコン電界効果トランジスタ（シリコンFET）を備えている、請求項１に記載のモノリシック集積素子。
【請求項６】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、III族窒化物FETを備えている、請求項１に記載のモノリシック集積素子。
【請求項７】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、III族窒化物高電子移動度トランジスタ（III族窒化物HEMT）を備えている、請求項１に記載のモノリシック集積素子。
【請求項８】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、III族窒化物遷移層を備えている、請求項１に記載のモノリシック集積素子。
【請求項９】
III族窒化物核形成層をさらに備え、前記III族窒化物遷移層は、前記III族窒化物核形成層を覆うように形成されている、請求項８に記載のモノリシック集積素子。
【請求項１０】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、電力変換回路を形成している、請求項１に記載のモノリシック集積素子。
【請求項１１】
前記エンハンスモードIV族トランジスタは、FETを備えている、請求項１０に記載のモノリシック集積素子。
【請求項１２】
前記エンハンスモードVI族トランジスタは、IGBTを備えている、請求項１０に記載のモノリシック集積素子。
【請求項１３】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタは、少なくとも１つのハーフブリッジ回路を形成している、請求項１に記載のモノリシック集積素子。
【請求項１４】
前記少なくとも１つのハーフブリッジ回路は、電力変換回路として構成されている、請求項１３に記載のモノリシック集積素子。
【請求項１５】
モノリシック集積は、シリコン基板上に形成されたIII族窒化物エピタキシャル層に基づいている、請求項１に記載のモノリシック集積素子。
【請求項１６】
前記エンハンスモードIV族トランジスタは、前記シリコン基板上及び／または前記シリコン基板内に配置されている、請求項１５に記載のモノリシック集積素子。
【請求項１７】
前記エンハンスモードのVI族トランジスタは、イナーブルスイッチとして構成されている、請求項１に記載のモノリシック集積素子。
【請求項１８】
前記少なくとも２つのデプリーションモードIII族窒化物トランジスタの少なくとも１つは、少なくとも１つの相互接続ビアを使用して、前記エンハンスモードVI族トランジスタと電気的に接続されている、請求項１に記載のモノリシック集積素子。
【請求項１９】
前記少なくとも２つのデプリーションモードのIII族窒化物トランジスタの少なくとも１つは、絶縁ゲート電極をさらに備える、請求項１に記載のモノリシック集積素子。
【請求項２０】
前記少なくとも２つのデプリーションモードのIII族窒化物トランジスタの少なくとも１つは、少なくとも１つの基板のビアを使用して、前記エンハンスモードのVI族トランジスタと電気的に接続されている、請求項１に記載のモノリシック集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、2013年7月12日に出願された「Integrated Group III-V FET and Group IV IGBT」と題する米国仮特許出願第61/845,913号の優先権の利益を請求するものである。この仮出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【０００２】
〔定義〕
本明細書で使用される、「III族窒化物」又は「III-Ｎ」は、窒素と、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びボロン（Ｂ）などの少なくとも１つのIII族元素とを含む化合物半導体を意味し、例えば窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ）、窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎｙＧａ（１−ｘ−ｙ）Ｎ）、砒化リン化窒化ガリウム（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、砒化リン化窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））などの合金を含むが、これらに限定されない。また、III族窒化物は一般に、Ｇａ極性、Ｎ極性、半極性又は非極性結晶方位などの任意の極性を有するが、これらに限定されない。また、III族窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合ポリタイプ（結晶多形）のいずれかを含むことができ、単結晶又はモノクリスタル、多結晶、または非結晶の結晶構造を含むことができる。本明細書で使用される、窒化ガリウムまたはＧａＮは、III族窒化物化合物半導体を意味し、III族元素は若干量又は相当量のガリウムを含むが、ガリウムに加えて他のIII族元素も含むことができる。また、III−Ｎ又はＧａＮトランジスタはIII−Ｎ又はＧａＮトランジスタを低電圧IV族トランジスタとカスコード接続することによって形成される複合高電圧エンハンスモードトランジスタも意味する。
【０００３】
更に、本明細書で使用される、「IV族」はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）などの少なくとも一つのIV族の元素を含む半導体を意味し、例えばシリコンゲルマニウム（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）などの化合物半導体も含むことができる。また、IV族は歪IV族材料を生成するためにIV族元素の複数の層又はIV族元素をドーピングしてなる半導体材料も意味し、例えばシリコンオンインシュレータ（ＳＯＩ）、酸素注入分離プロセス（ＳＩＭＯＸ）基板及びシリコンオンサファイヤ（ＳＯＳ）などのIV族ベースの複合基板も含むことができる。
【０００４】
本明細書においてトランジスタ又はスイッチと関連して使用される「低電圧」又は「ＬＶ」は最大約５０ボルト（５０Ｖ）までの電圧範囲を有するトランジスタ又はスイッチを示す点に留意されたい。更に、「中間電圧」又は「ＭＶ」は約５０ボルトから約３００ボルト（約５０Ｖ−２００Ｖ）の電圧範囲を示す点に留意されたい。更に、用語「高電圧」又は「ＨＶ」は約２００ボルトから約１２００ボルト（約２００Ｖ−１２００Ｖ）の電圧範囲を示す点に留意されたい。
【背景技術】
【０００５】
III-V族電界効果トランジスタ（FET）、例えば窒化ガリウム（GaN）または他のIII族窒化物ベース高電子移動度トランジスタ（HEMT）は、その高い効率及び高い電圧容量のため、高電力及び高性能回路の用途での使用に望まれうるものである。III族窒化物及び他のIII-V族HEMTは、分極場を使用して動作して、２次元電子ガス（2DEG）を生成することにより、低い抵抗損失で高い電流密度とすることができる。２次元電子ガスは、HEMTを形成するIII族窒化物及び他のIII-V族材料のヘテロ接合界面で自然発生しうるので、III-V族HEMTは、ゲート電位の印加なしに導電性である。すなわち、III族窒化物及び他のIII-V族HEMTは、ネイティブデプリーションモード（D-モード）（すなわちノーマリオン）デバイスである傾向がある。
【０００６】
高破壊電圧、高電流密度及び低いオン抵抗(Rdson)は、III族窒化物HEMTに電力用途における有効性を与えるものの、III-V族HEMTのノーマリオンの性質により、このようなデプリーションモードトランジスタが電源スイッチとして使用される場合の問題が大きくなる。例えば、高抵抗またはオフ状態（OFF）に保持されるように少なくとも一つのデプリーションモードIII族窒化物HEMTのゲートをバイアスする前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、負荷及び回路が損傷する可能性がある。しかしながら、デプリーションモードトランジスタの使用は、複数のHEMTのモノリシック集積の簡易化を可能とする。集積は、要求されるデバイスが比較的小さくなる（例えば約2.0mm2よりも小さい）場合、より小さなIII族窒化物デバイスをモノリシック集積して、非常に小さな個別のIII族窒化物デバイスを単一化及びパッケージ化することを、しばしばより簡易で高価でないものとするので、特に重要である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、少なくとも１つの図に示され且つ又少なくとも１つの図と関連して十分に説明され且つ特許請求の範囲により完全に特定される、高電圧IV族イナーブルスイッチを備えるモノリシック複合III族窒化物トランジスタに関する。
【図面の簡単な説明】
【０００８】
【図１】一実施形態に係る、VI族絶縁ゲートバイポーラトランジスタ（IGBT）イナーブルスイッチを有する、複数のIII族窒化物トランジスタを備える例示的なハーフブリッジ回路を示す。
【図２】他の実施形態に係る、エンハンスモードVI族電界効果トランジスタ（FET）イナーブルスイッチを有する、複数のIII族窒化物トランジスタを備える例示的なハーフブリッジ回路を示す。
【図３】一実施形態に係る、２つのIII族窒化物トランジスタ及びVI族IGBTを含む例示的なモノリシック集積電源デバイスの断面図を示す。
【図４】他の実施形態に係る、露出するIGBTコレクタ層を備える例示的なモノリシック集積電源デバイスの断面図である。
【図５】さらに他の実施形態に係る、露出するIGBT本体層を備える例示的なモノリシック集積電源デバイスの断面図を示す。
【発明を実施するための形態】
【０００９】
以下の説明には本発明の実施形態に関連する具体的な情報が含まれる。当業者に明らかなように、本発明は本明細書に具体的に記載される態様と異なる態様で実施することができる。本願の添付図面及びそれらの詳細な説明は模範的な実施形態を対象にしているにすぎない。特に断らない限り、図中の同等もしくは対応する構成要素は同等もしくは対応する参照番号で示されている。更に、本願の図面及び説明図は一般に正しい寸法比で示されておらず、実際の相対寸法に対応するものではない。
【００１０】
上述のように、電力変換を含む高電力及び高性能回路の用途において、III族窒化物電界効果トランジスタ（FET）は、その高効率及び高電圧容量のためにしばしば所望される。従来の電力変換回路は、種々の電源管理用途に使用されるいくつかのスイッチ構成に現れる。典型的には、シリコンベース金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ（IGBT）、超接合電界効果トランジスタ(SJFET)、炭化シリコン（SiC）ベース技術が、これらの回路に使用される。しかしながら、最近では、例えばIII族窒化物高電子移動度トランジスタ(HEMT)技術のような、III族窒化物半導体トランジスタ技術が、これらのシリコンベース及びSiCベーストランジスタの代わりに開発されている。
【００１１】
さらに上述のように、III族窒化物及び他のIII-V族HEMTは、分極場を使用して動作して、２次元電子ガス（2DEG）を生成することにより、低い抵抗損失で高い電流密度とすることができる。２次元電子ガスは、HEMTを形成するIII族窒化物または他のIII-V族材料のヘテロ接合界面で自然発生しうるので、III-V族HEMTは、ゲート電位の印加なしに導電性である。すなわち、III族窒化物及び他のIII-V族HEMTは、ネイティブデプリーションモード（D-モード）（すなわちノーマリオン）デバイスである傾向がある。
【００１２】
高破壊電圧、高電流密度及び低いオン抵抗(Rdson)は、III-V族HEMTに電力用途における有効性を与えるものの、III-V族HEMTのノーマリオンの性質により、このようなデプリーションモードトランジスタが電力変換回路として使用される場合の問題が大きくなる。例えば、高抵抗またはオフ状態（OFF）に保持されるようにデプリーションモードIII族窒化物HEMTの少なくとも１つのゲートをバイアスする前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、負荷及び回路が損傷する可能性がある。
【００１３】
しかしながら、デプリーションモードトランジスタの使用は、複数のHEMTのモノリシック集積の簡易化を可能とする。集積は、要求されるデバイスが比較的小さくなる（例えば2.0mm2よりも小さい）場合、より小さなIII族窒化物デバイスをモノリシック集積して、非常に小さな個別のIII族窒化物デバイスを単一化及びパッケージ化することを、しばしばより簡易で高価でないものとするので、特に重要である。
【００１４】
本発明は、例えば複合電源デバイスのような、エンハンスモード（ノーマリオフ）IV族イナーブルスイッチと集積される１以上のデプリーションモード（ノーマリオン）III族窒化物トランジスタを備え、電力変換用途に適したモノリシック集積素子に関する。エンハンスモードIV族イナーブルスイッチは、少なくとも一つのデプリーションモードIII族窒化物トランジスタとの導電路を形成または切断するために、デプリーションモードIII族窒化物トランジスタの導電路中に実現されうる。シリコンMOFSETベースイナーブルスイッチまたは保護回路を使用する低電圧（LV）デプリーションモードIII族窒化物HEMTとともに使用する従来の回路構成は、2011年3月8日に発行された「DC/DC Converter Including a Depletion Mode Power Switch」と題する米国特許第7,902,809号に開示されている。この特許の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００１５】
このようなLV及び中電位（MV）ユニポーラシリコンベースFETがLV及びMV回路用のイナーブルスイッチ機能に適している一方、IGBT及びSJFETは、所望のダイサイズ及び費用の点で高電圧（HV）回路により適している。
【００１６】
用途に基づき高周波でスイッチする必要がありうるIII族窒化物スイッチとは異なり、エンハンスモードIV族イナーブルスイッチ（例えばIGBTまたはSJFET）は、回路に電源を入れた状態または他のシステム故障状態の間、時々スイッチをするだけである。そのため、IV族イナーブルスイッチのスイッチ電荷は重要ではなく、用途についてのより高い電荷が表れるように設計されてコストのより低いデバイスとすることが好ましい。このような実施形態は、2014年6月11日に出願された「Depletion Mode Group III-V Transistor with High Voltage Group IV Enable Switch」と題する米国特許出願第14/302,271号に開示されている。これらの特許及び特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００１７】
図１は、一実施形態に係る、少なくとも２つのデプリーションモード（本出願の図面において「D-モード」とも示す）III族窒化物FETを、エンハンスモード（本出願の図面において「E-モード」とも示す）IV族イナーブルスイッチとの組み合わせを備える例示的なハーフブリッジ回路100を示す。例えば降圧型コンバータであり得る（代わりに、ブースト回路若しくはより一般的な１以上のハーフブリッジ回路または電力変換回路が適切に構成されうる）ハーフブリッジ回路100は、スイッチノード132でローサイドスイッチ120bに接続するハイサイドスイッチ120aを備えている。図１に示すように、ハイサイドスイッチ120a及びローサイドスイッチ120bは、ハーフブリッジ回路100の高電圧レール106及び接地レール108の間に接続されている。図１にはさらに、出力インダクタ134を介してスイッチノード132及びキャパシタ138に接続された負荷118が示されている。負荷118は、図１において抵抗素子として表されているが、より一般的には、負荷118は主に、インダクタンス、抵抗及びキャパシタのいずれかまたは組み合わせとしうる。
【００１８】
図１には、ハイサイドレール上のエンハンスモードイナーブルスイッチを使用する例が提供されている。即ち、エンハンスモードIGBT110は、高電圧レール106への入力電圧V+とハイサイドスイッチ120aとの間で直列に接続されている。このように、IGBT110のエミッタ114は、デプリーションモードIII族窒化物HEMT120aのソース122aに接続され、デプリーションモードIII族窒化物HEMT120bのソース122bは、スイッチノード132に接続されうる。なおいくつかの他の実施形態においては、IGBT110で示すエンハンスモードイナーブルスイッチは、SJFETまたは他のエンハンスモード高圧IV族ベース技術として実現されうる。
【００１９】
さらに、いくつかの実施形態においては、エンハンスモードIV族スイッチ110並びにデプリーションモードIII族窒化物トランジスタ120a及び120bは、本明細書の上記定義の部分で述べたように、LV、MV、またはHVデバイスとしうる。例えば、一実施形態では、エンハンスモードIV族スイッチ110及びデプリーションモードIII族窒化物FET120aは、約300ボルト（300V）よりも大きい動作電圧に耐えるように構成されうる。
【００２０】
いくつかの実施形態では、IGBT110は、イナーブルスイッチとして実質的に最適化されるように構成されて比較的低いオン抵抗を有するように形成され、低周波スイッチとして動作（即ち比較的遅くスイッチする）することが効果的でありまたは望ましい。例えば、デプリーションモードIII族窒化物ハイサイド及びローサイドHEMT120a及び120bのイナーブルスイッチとして動作する場合、IGBT110は、典型的には、約１ヘルツ（1.0Hz）よりも低い周波数でスイッチする。その結果、IGBT110に対応するエンハンスモードIV族イナーブルスイッチの本実施形態においては、高周波での動作が要求されない。以下により詳細に説明するように、いくつかの実施形態では、シリコン基板に形成されたIGBT110を有する窒化ガリウムオンシリコン(GaN-on-Si)ウェハ技術を使用するデプリーションモードIII族窒化物HEMT120a及び／または120bとIGBT110をモノリシック集積することが効果的でありまたは望ましい。他の実施形態では、ダイスタック集積を使用して、エンハンスモードIGBT110をデプリーションモードIII族窒化物HEMT120a及び120bに電気機械的に結合することが効果的でありまたは望ましい。
【００２１】
上述のように、電力変換回路にデプリーションモードIII族窒化物HEMTを使用することにより、OFFに保持されるようにデプリーションモードIII族窒化物HEMTのゲートをバイアスする前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、負荷が損傷する可能性が生じる。IGBT110がデプリーションモードIII族窒化物FETまたはHEMT120aと直列のイナーブルスイッチとして使用されるハーフブリッジ回路100は、この問題を解決する一つの方法である。さらに、回路不良の場合には、IGBT110は、ハーフブリッジ回路100を高電圧レール106から切断して、ハーフブリッジ回路100だけでなく、ハーフブリッジ回路100と接続された負荷118を保護しうる。
【００２２】
図２を参照すると、図２には、例示的なハーフブリッジ回路200が示されている。図２は、少なくとも２つのデプリーションモードIII族窒化物FETと、エンハンスモードIV族イナーブルスイッチとの組み合わせを備えるスイッチ回路を使用する他の例である。ハーフブリッジ回路200は、スイッチノード232でローサイドスイッチ220bに接続されたハイサイドスイッチ220aを有している。図２に示すように、ハイサイドスイッチ220a及びローサイドスイッチ220bは、ハーフブリッジ回路200の高電圧レール206と接地レール208との間で接続されている。図２にはさらに、出力インダクタ234を介してスイッチノード232及びキャパシタ238に接続された負荷218が示されている。負荷218は、図２において抵抗素子として表されているが、より一般的には、負荷218は主に、インダクタンス、抵抗及びキャパシタのいずれかまたは組み合わせとしうる。
【００２３】
図２には、高電圧レール上のエンハンスモードイナーブルスイッチを使用する他の例が提供されている。即ち、エンハンスモードFET210は、高電圧レール206への入力電圧V+とハイサイドスイッチ220aとの間で直列に接続されている。このように、FET210のドレイン214は、デプリーションモードIII族窒化物HEMT220aのソース222aに接続され、デプリーションモードIII族窒化物HEMT220bのソース222bは、スイッチノード232に接続されうる。この例においては、エンハンスモードイナーブルスイッチ210は、上記したLV、MV、またはHVエンハンスモードIV族FETとして実現されている。
【００２４】
図１及び図２を参照した上述のように、いくつかの実施形態では、エンハンスモードIV族イナーブルスイッチを、１以上のデプリーションモードIII族窒化物電源トランジスタとモノリシック集積することが有効であり望ましい。このような集積は、例えば、シリコン基板上の高出力III族窒化物HEMTの進歩における最近の発展を、III族窒化物ベースデバイスとシリコンベースデバイスを集積することにおける発展とともに使用することにより達成されうる。このような集積の種々の例は、2011年3月29日に発行された「Monolithic Vertically Integrated Composite Group III-V And Group IV SemiconductorDevice and Method For Fabricating Same」と題する米国特許第7,915,645号、2011年2月3日に出願された「Efficient High Voltage Switching Circuits And Monolithic Integration of Same」と題する米国特許出願第13/020,243号、2008年7月16日に出願された「III-Nitride Device」と題する米国特許出願第12/174,329号、及び、2012年7月9日に出願された「Composite Semiconductor Device with Integrated Diode」と題する米国特許出願第13/544,267号により提供される。これらの特許及び特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００２５】
図３に移動すると、図３は、一実施形態に係る、２以上のデプリーションモードIII族窒化物トランジスタ及びエンハンスモードIV族IGBTイナーブルスイッチを備える、以下本明細書においては「モノリシック集積素子」ともいうモノリシック電源デバイスの断面図が示されている。モノリシック集積素子300は、エンハンスモードVI族IGBTスイッチ310と、デプリーションモードIII族窒化物トランジスタ330a及び330bとを有している。エンハンスモードIV族IGBT310並びにデプリーションモードIII族窒化物トランジスタ330a及び330bは一般的に、図１のエンハンスモードIGBT110並びにデプリーションモードIII族窒化物HEMT120a及び120bにそれぞれ対応し、これらが備える上述の対応する特徴を任意に共有しうるものでありうる。図３に示すように、一実施形態では、デプリーションモードIII族窒化物トランジスタ330a及び330bは、III族窒化物HEMTとして実現されうる。一方、エンハンスモードIV族スイッチ310は、デプリーションモードIII族窒化物トランジスタ330a及び330b（以下「III族窒化物HEMT330a及び330b」ともいう）のエンハンスモードイナーブルスイッチとして構成されるシリコンIGBTの形態をとりうる。
【００２６】
図３に示すように、エンハンスモードIV族IGBT310（以下「シリコンIGBT310」ともいう）は、III族窒化物HEMT330a及び330bを支持するシリコン基板中に形成される。シリコンIGBT310は、IGBT本体層318、IGBT本体層318を覆うように配置されたドリフト層320、ドリフト層320を覆うように配置されたコレクタ層312を備え、コレクタ層312を覆うように配置された任意のシリコン中間層324を備えうる。さらに、いくつかの実施形態では、図３に示すように、シリコンIGBT310はまた、ドリフト層320とコレクタ層312との間に配置されたフィールドストップ層322を備えている。さらに、シリコンIGBT310は、IGBT本体層318に形成されたエミッタ領域314及びゲート316を備えている。他の実施形態においては、図３には示されていないシリコンIGBT310に対応するIV族IGBTイナーブルスイッチ内に他の層及び／または領域があってもよい。
【００２７】
図３に示す一実施形態によれば、III族窒化物HEMT330a及び330bは、任意のアモルファス窒化ケイ素（SiN）層338、及び、例えばシリコンIGBT310を覆うように形成される窒化アルミニウム（AlN）核形成層340でありうる核形成層340を含みうる。III族窒化物HEMT330a及び330bはまた、コレクタ層312を覆うように配置された遷移層342を備えている。すなわち、図３に示すように、任意のシリコン中間層324、任意のアモルファスSiN層338、核形成層340及び／または遷移層342は、シリコンIGBT310のコレクタ層312とIII族窒化物緩衝層344との間に位置しうる。図３にさらに示すように、III族窒化物HEMT330a及び330bはまた、遷移層342を覆うように配置された緩衝層344、緩衝層344を覆うように配置されたチャンネル層346、及びチャンネル層346を覆うように配置されたバリヤ層348を備えている。
【００２８】
遷移層342は、組成的に傾斜したIII族窒化物層、III族窒化物超格子構造、低温窒化アルミニウム中間層、ストレス低減層またはこれらの任意の組み合わせを含みうる。遷移層342、緩衝層344、チャンネル層346、及びバリヤ層348は、任意の適切なIII族窒化物半導体組成を有するように形成することができる。いくつかの実施形態では、III族窒化物トランジスタがIII族窒化物HEMT330a及び330bの形態をとる図３に示すように、遷移層342、緩衝層344、チャンネル層346、及びバリヤ348層は、例えば、GaNベース層のようなIII族窒化物層とすることができる。
【００２９】
バリヤ層348は、インターフェースにまたはインターフェースに近接して2DEG347が生成するように、バリヤ層348に対して小さなバンドギャップを有するチャンネル層346を覆うように形成される。いくつかの実施形態では、例えば、バリヤ層348とチャンネル層346との間に形成される１以上の窒化アルミニウム中間層、及び／または、バリヤ層348上に形成されるIII族窒化物ベースキャップ層等の他の中間層がまた存在しうる。さらに、III族窒化物HEMT330a及び330bは、ソース及びドレイン電極をそれぞれ備えている。III族窒化物HEMT330aは、ソース334a、ドレイン332a及びゲート336aを備えている。ゲート336aは、（図示のように）ショットキーゲートとすることができ、または、例えばバリヤ層348を覆うように配置された（図３には示さない）ゲートの下のゲート誘電体を使用する絶縁ゲートとすることができる。III族窒化物HEMT330bは、ソース334b、ドレイン332bだけでなくゲート336bを備えている。追加のデバイス層はまた、追加の誘電層、ソース、ゲート及び／またはドレインフィールドプレート、並びに追加のメタライズ層を備えるIII族窒化物デバイス構造体を覆うように形成されうる。III族窒化物HEMT330a及び330bは、絶縁機構350（例えば絶縁インプラントまたは絶縁エッチ）により互いに電気的に絶縁されている。
【００３０】
チャンネル層346及びバリヤ層348により形成されるヘテロ接合は典型的には、緩衝層344を覆うだけでなく、組成的に傾斜した下層遷移層342を覆うように形成される。下層遷移層342は、図３には明確に示さない追加のストレス低減層を備えうる。いくつかの実施形態では、図３に示すように、アモルファスSiNベース層338は、核形成層340と任意のシリコン中間層324またはシリコン基板との間に配置されうる。このような構造の例は、2008年4月1日に発行された「Gallium Nitride Materials and Methods Associated With the Same」と題する米国特許第7,352,015号公報に開示されている。この特許の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００３１】
いくつかの実施形態では、図３にさらに示すように、アモルファスSiN層338、核形成層340、遷移層342及び緩衝層344は、IGBTコレクタ層312として機能するシリコン層上に形成されている。いくつかの実施形態では、アモルファスSiN層338及び／または核形成層340、遷移層342、並びに、緩衝層344は、IGBTコレクタ層312上に直接形成されてもよく、または、III族窒化物HEMT層330a及び330bとコレクタ層312との間に形成されたシリコン中間層324上に形成してもよい。シリコン中間層324は、例えば、N+層及び／または酸化／絶縁層を含みうる。上述のように、IGBTコレクタ層312は、ドリフト層320上にまたは覆うように形成される。ドリフト層320の厚みは、例えば約300V及び約2000Vの間の電圧であり、III族窒化物HEMT330a及び／または330bが耐えるように設計された供給電圧からシリコンIGBT310が離れるように選択される。
【００３２】
下層ドリフト層320は、IGBT本体層318である。典型的には、エミッタ領域314は、IGBTゲート316を用いて制御されるIGBT本体層318内に形成される。特定の実施形態においては、IGBTゲート316は、図３に示すように、例えばトレンチ内で、垂直に形成されてもよく、平面ゲート構造（図３に示さない平面ゲート）として形成されてもよい。シリコンIGBT310は、III族窒化物HEMT330a及び／または330bのDCイナーブルスイッチとして動作するように構成されているので、シリコンIGBT310の設計は、遅いスイッチの受け入れ可能なコストにおいて、実質的に最小のオン抵抗を提供するように最適化されうる。例えば、上述のように、ＤＣイナーブルスイッチとして動作する場合には、シリコンIGBT310は、約1.0Hzよりも低い周波数で一般的にスイッチしうる。その結果、繰り返すが、シリコンIGBT310に対応するIV族イナーブルスイッチの本実施形態では、高周波での動作が要求されない。また、イナーブルスイッチ310の構成は、IGBTとして示されているが、特定の実施形態においては、イナーブルスイッチの構成は、複数の表面電界緩和（RESURF）、高補償、または超接合ベースFETを含むシリコンまたは他のIV族ベースFETの形態をとりうる。
【００３３】
図１及び図２に示す回路構成を実現するようにIII族窒化物HEMT330a及び330bとシリコンIGBT310とを電気的に接続する種々の方法がある。例えば、III族窒化物HEMT330a及びシリコンIGBT310は、相互接続ビアを使用して、基板ビア若しくはプラグを介して、またはワイヤボンディング技術及び当業者に公知のパッケージングオプションを使用して直列に接続することができる。より詳細には、例えば、金（Au）、または銅（Cu）ボンドワイヤのような１以上のボンドワイヤを介して図１及び２に示すように電気的接続を形成することが効果的でありまたは望ましい。しかしながら、他の実施形態においては、１以上のボンドワイヤは、導電リボン、導電金属クリップ、または例えばアルミ、金、銅及び／または他の金属若しくは複合材料のような導電材料から形成された他のコネクタにより置き換えうる。
【００３４】
単一のシリコン基板上のIII族窒化物エピタキシャル層に及びIII族窒化物デバイスとIV族ベースデバイスとの集積に使用される相互接続ビアの使用及び基板ビアを介する一例は、2003年8月26日に発行された「Gallium Nitride Material Devices and Methods Including Backside Vias」と題する米国特許第6,611,002号、2009年7月28日に発行された「Gallium Nitride Material Devices Including Conductive Regions and Methods Associated with the Same」と題する米国特許第7,566,913号、2011年3月29日に発行された「Monolithic Vertically Integrated Composite Group III-V and Group IV semiconductor Device and Method for Fabricating Same」と題する米国特許第7,915,645号、及び、2008年7月16日に出願された「III-Nitride Device」と題する米国特許出願第12/174,329号に開示されている。これらの特許及び特許出願の開示内容は参照することにより本願明細書にすべて組み込まれる。
【００３５】
図４及び図５は、２以上のデプリーションモードIII族窒化物HEMT及びエンハンスモードIV族IGBTをモノリシック集積した２つの代替的な例を示す。図４を参照すると、モノリシック集積素子400は、エンハンスモードIV族IGBT410及びデプリーションモードIII族窒化物トランジスタ430a及び430bを備えている。エンハンスモードIV族IGBT410及びデプリーションモードIII族窒化物トランジスタ430a及び430bは一般的に、図１のエンハンスモードIGBT110並びにデプリーションモードIII族窒化物FET120a及び120bにそれぞれ対応し、これらが備える上述の対応する特徴を任意に共有しうるものでありうる。図４に示すように、一実施形態においては、デプリーションモードIII族窒化物トランジスタ430a及び430bは、III族窒化物HEMTとして実現されうる。一方、エンハンスモードIV族IGBTスイッチ410は、デプリーションモードIII族窒化物トランジスタ430a及び／または430b（以下「III族窒化物HEMT430a及び430b」ともいう）のイナーブルスイッチとして構成されるシリコンIGBTの形態をとりうる。
【００３６】
図４に示すように、エンハンスモードIV族IGBT410(以下「シリコンIGBT410」ともいう)は、III族窒化物HEMT430a及び430bを支持するシリコン基板中に形成される。シリコンIGBT410は、IGBT本体層418、IGBT本体層418を覆うように配置されたドリフト層420、ドリフト層420を覆うように配置されたコレクタ層412を備えている。さらに、いくつかの実施形態においては、図４に示すように、シリコンIGBT410はまた、ドリフト層420とコレクタ層412との間に配置されたフィールドストップ層422を備えうる。さらに、シリコンIGBT410は、IGBT本体層418に形成されたエミッタ領域414及びゲート416を備えている。他の実施形態においては、図４には示されていないシリコンIGBT410に対応するIV族IGBTイナーブルスイッチ内に他の層及び／または領域があってもよい。例えば、いくつかの実施形態では、シリコンIGBT410は、コレクタ層412上にまたは覆うように配置されたシリコン中間層を備えうる。
【００３７】
図４に示す例示的な実施形態によれば、III族窒化物HEMT430a及び430bは、任意のアモルファス窒化ケイ素（SiN）層438、及び、例えばシリコンIGBT410を覆うように形成される窒化アルミニウム（AlN）核形成層440でありうる核形成層440を含みうる。III族窒化物HEMT430a及び430bはまた、コレクタ層412を覆うように配置された遷移層442を備えている。すなわち、図４に示すように、任意のアモルファスSiN層438、核形成層440及び／または遷移層442は、シリコンIGBT410のコレクタ層412と緩衝層444との間に位置しうる。図４にさらに示すように、III族窒化物HEMT430a及び430bはまた、遷移層442を覆うように配置された緩衝層444、緩衝層444を覆うように配置されたチャンネル層446、及びチャンネル層446を覆うように配置されたバリヤ層448を備えている。
【００３８】
図４に示すように、いくつかの実施形態では、IGBTコレクタ層412の領域445が露出するように特定のIII族窒化物HEMT層の一部が除去されていることが効果的でありまたは望ましい。コレクタ層412により提供されるIGBTコレクタは、露出部445を有するコレクタ層412の上面が実質的に平面である。言い換えると、シリコンIGBT410のコレクタ電極450は、モノリシック集積素子400の底部側に配置されるIGBTエミッタ414及びIGBTゲート416領域とは反対である、モノリシック集積素子400の上部側に配置されている。
【００３９】
遷移層442、緩衝層444、チャンネル層446、及びバリヤ層448は、任意の適切なIII族窒化物半導体組成を有するように形成することができる。III族窒化物トランジスタが、III族窒化物HEMT430a及び430bの形態をとる図４に示す実施形態においては、遷移層442、緩衝層444、チャンネル層446及びバリヤ層448は、例えば、窒化ガリウムベース層のようなIII族窒化物層でありうる。バリヤ層448は、インターフェースにまたはインターフェースに近接して2DEG447が生成するように、バリヤ層448に対して小さなバンドギャップを有するチャンネル層446を覆うように形成される。いくつかの実施形態では、例えば、バリヤ層448とチャンネル層446との間に形成される１以上の窒化アルミニウム中間層、及び／または、バリヤ層448上に形成されるIII族窒化物ベースキャップ層等の他の中間層がまた存在しうる。
【００４０】
さらに、III族窒化物HEMT430a及び430bは、ソース及びドレイン電極をそれぞれ備えている。III族窒化物HEMT430aは、ソース434a、ドレイン432a及びゲート436aを備えている。ゲート436aは、（図示のように）ショットキーゲートとすることができ、または、例えばバリヤ層448を覆うように配置された（図４には示さない）ゲート誘電体を使用する絶縁ゲートとすることができる。すなわち、III族窒化物HEMT430aのソース電極434a、ドレイン電極432a及びゲート436aは、IGBTゲート416及びエミッタ領域414の電極が形成された底部側とは反対側の、モノリシック集積素子400の上部側に形成される。同様に、III族窒化物HEMT430bは、ソース434b、ドレイン434b、及びゲート436bを備えている。追加のデバイス層はまた、追加の誘電層、ソース、ゲート及び／またはドレインフィールドプレート、並びに追加のメタライズ層を備えるIII族窒化物デバイス構造体を覆うように形成されうる。III族窒化物HEMT430a及び430bは、絶縁機構450（例えば絶縁インプラントまたは絶縁エッチ）により互いに電気的に絶縁されている。
【００４１】
チャンネル層446及びバリヤ層448により形成されるヘテロ接合は典型的には、緩衝層444を覆うだけでなく、組成的に傾斜した下層遷移層442を覆うように形成される。下層遷移層442は、図４には明確に示さない追加のストレス低減層、超格子層、低温窒化アルミ中間層またはストレス低減モジュール層を備えうる。いくつかの実施形態では、図４に示すように、アモルファスSiNベース層438は、核形成層440と前記した任意のシリコン中間層またはシリコン基板との間に配置されうる。
【００４２】
いくつかの実施形態では、図４にさらに示すように、アモルファスSiN層438、核形成層440、遷移層442及び緩衝層444は、IGBTコレクタ層412として機能するシリコン層を覆うように形成されている。いくつかの実施形態では、アモルファスSiN層438及び／または核形成層440、遷移層442、並びに、緩衝層444は、IGBTコレクタ層412上に直接形成されてもよく、または、III族窒化物HEMT層とコレクタ層412との間に形成されたシリコン中間層上に形成してもよい（図４にはシリコン中間層は示していない）。上述のように、IGBTコレクタ層412は、ドリフト層420上にまたは覆うように形成される。ドリフト層420の厚みは、例えば約300V及び約2000Vの間の電圧であり、III族窒化物HEMT430a及び／または430bが耐えるように設計された供給電圧からシリコンIGBT410が離れるように選択される。
【００４３】
下層ドリフト層420は、IGBT本体層418である。典型的には、エミッタ領域414は、IGBTゲート416を用いて制御されるIGBT本体層418内に形成される。特定の実施形態においては、IGBTゲート416は、図４に示すように、例えばトレンチ内で、垂直に形成されてもよく、平面ゲート構造（図４に示さない平面ゲート）として形成されてもよい。シリコンIGBT410は、III族窒化物HEMT430a及び／または430bのDCイナーブルスイッチとして動作するように構成されているので、上述の図３の参照において述べたように、シリコンIGBT410の設計は、遅いスイッチの受け入れ可能なコストにおいて、実質的に最小のオン抵抗を提供するように最適化されうる。
【００４４】
図５を参照すると、図５は、２以上のデプリーションモードIII族窒化物HEMT及びエンハンスモードIV族IGBTイナーブルスイッチをモノリシック集積したさらに他の例である。図５は、２以上のIII族窒化物トランジスタ及び上面側ゲートを有するIV族IGBTイナーブルスイッチを備える例示的なモノリシック集積電源デバイスの断面図である。モノリシック集積素子500は、エンハンスモードIV族IGBT510及びデプリーションモードIII族窒化物トランジスタ530a及び530bを備えている。エンハンスモードIV族IGBT510及びデプリーションモードIII族窒化物トランジスタ530a及び530bは一般的に、図１のエンハンスモードIGBT110並びにデプリーションモードIII族窒化物FET120a及び120bにそれぞれ対応し、これらが備える上述の対応する特徴を任意に共有しうるものでありうる。図５に示すように、一実施形態においては、デプリーションモードIII族窒化物トランジスタ530a及び530bは、デプリーションモードIII族窒化物HEMTとして実現されうる。一方、エンハンスモードIV族IGBTスイッチ510は、デプリーションモードIII族窒化物デプリーションモードトランジスタ530a及び530b（以下「III族窒化物HEMT530a及び530b」ともいう）のエンハンスモードイナーブルスイッチとして構成されるシリコンIGBTの形態をとりうる。
【００４５】
図５に示すように、エンハンスモードIV族IGBT510(以下「シリコンIGBT510」ともいう)は、III族窒化物HEMT530a及び530bを支持するシリコン基板中に形成される。シリコンIGBT510は、モノリシック集積素子500の底部側または後部側に配置されたコレクタ電極550に接続されたコレクタ層512、コレクタ層512を覆うように配置されたドリフト層520、及び、ドリフト層520を覆うように配置されたIGBT本体層518を備えている。図５に示すように、シリコンIGBT510のエミッタ領域514及びゲート516は、IGBT本体層518の露出部528内に位置している。言い換えると、シリコンIGBT510のエミッタ領域514及びゲート516は、モノリシック集積素子500の底部側に配置されるコレクタ電極550とは反対である、モノリシック集積素子500の上部側に配置されている。
【００４６】
いくつかの実施形態では、図５に示すように、シリコンIGBT510はまた、ドリフト層520とコレクタ層512との間に配置された任意のフィールドストップ層522を備えうる。コレクタ層512、任意のフィールドストップ層522、ドリフト層520及びIGBT本体層518は、図５においてシリコン層として示されているが、より一般的には、コレクタ層512、フィールドストップ層522、ドリフト層520及びIGBT本体層518は、シリコンIGBT510に対応するIV族IGBTの使用に適した任意のIV族半導体層として実現されうる。
【００４７】
図５にさらに示すように、モノリシック集積素子500は、露出部528に隣接してIGBT本体層518を覆うように配置されたIII族窒化物HEMT530a及び530bを備えている。図５に示す例示的な実施形態によれば、III族窒化物HEMT530a及び530bは、ソース、ドレイン及びゲート電極をそれぞれ備えている。III族窒化物HEMT530aは、ソース534a、ドレイン532a及びゲート536aを備えている。ゲート536aは、（図示のように）ショットキーゲートとすることができ、または、例えばバリヤ層548を覆うようにゲート536a上に形成された（図５には示さない）ゲート誘電体を使用する絶縁ゲートとすることができる。すなわち、III族窒化物HEMT530aのソース電極534a、ドレイン電極532a及びゲート536aは、IGBT510のコレクタ電極550が配置された底部側または後部側とは反対側の、モノリシック集積素子500の上部側または前面側に形成される。同様に、III族窒化物HEMT530bは、ソース534b、ドレイン532b、及びゲート536bを備えている。追加のデバイス層はまた、追加の誘電層、ソース、ゲート及び／またはドレインフィールドプレート、並びに追加のメタライズ層を備えるIII族窒化物デバイス構造体を覆うように形成されうる。III族窒化物HEMT530a及び530bは、絶縁機構550（例えば絶縁インプラントまたは絶縁エッチ）により互いに電気的に絶縁されている。
【００４８】
図５に示ように、III族窒化物HEMT530a及び530bは、任意のアモルファス窒化ケイ素（SiN）層538、及び、例えばIGBT本体層518を覆うように形成される窒化アルミニウム（AlN）核形成層540でありうる核形成層540を含みうる。III族窒化物HEMT530a及び530bはまた、IGBT本体層518を覆うように配置された遷移層542、遷移層542を覆うように配置された緩衝層544、緩衝層544を覆うように配置されたチャンネル層546、及び、チャンネル層546を覆うように配置されたバリヤ層548を備えている。よって、図５に示すように、任意のアモルファスSiN層538、核形成層540及び／または遷移層542は、III族窒化物HEMT530a及び530bのIGBT本体層510と緩衝層544との間に位置しうる。
【００４９】
遷移層542、緩衝層544、チャンネル層546、及びバリヤ層548は、任意の適切なIII族窒化物半導体組成を有するように形成することができる。III族窒化物トランジスタがIII族窒化物HEMT530a及び530bの形態をとる図５に示すような実施形態においては、遷移層542、緩衝層544、チャンネル層546、及びバリヤ548は、例えば、GaNベース層のようなIII族窒化物層とすることができる。バリヤ層548は、インターフェースにまたはインターフェースに近接して2DEG547が生成するように、バリヤ層548に対して小さなバンドギャップを有するチャンネル層546を覆うように形成される。いくつかの実施形態では、例えば、バリヤ層548とチャンネル層546との間に形成される１以上の窒化アルミニウム中間層、及び／または、バリヤ層548上に形成されるIII族窒化物ベースキャップ層等の他の中間層がまた存在しうる。
【００５０】
チャンネル層546及びバリヤ層548により形成されるヘテロ接合は典型的には、緩衝層544を覆うだけでなく、組成的に傾斜した下層遷移層542を覆うように形成される。下層遷移層542は、図５には明確に示さない追加のストレス低減層、超格子層、低温窒化アルミ中間層またはストレス低減モジュール層を備えうる。いくつかの実施形態では、図５に示すように、アモルファス窒化ケイ素ベース層538は、核形成層540と、図３を参照して上述したようにシリコンIGBT510が形成されるシリコン基板との間に配置されうる。
【００５１】
いくつかの実施形態においては、図５には示されていないシリコンIGBT510に対応するIV族IGBT内に形成された他の層及び／または領域があってもよい。例えば、いくつかの実施形態では、シリコンIGBT510は、IGBT本体層510とIII族窒化物HEMT層との間に配置されたシリコンまたは他のIV族中間層を備えうる。その結果、種々の実施形態によれば、アモルファスSiN層538及び／または核形成層540、遷移層542、並びに、緩衝層544は、IGBT本体層518上に直接形成されてもよく、または、III族窒化物HEMT層とコレクタ層512との間に形成されたシリコンまたは他のIV族中間層上に形成してもよい（図５にはシリコンまたは他のIV族中間層は示していない）。上述のように、IGBT本体層518は、ドリフト層520上にまたは覆うように形成される。ドリフト層520の厚みは、例えば約300V及び約2000Vの間の電圧であり、III族窒化物HEMT530a及び／または530bが耐えるように設計された供給電圧からシリコンIGBT510が離れるように選択される。
【００５２】
図５に示すように、いくつかの実施形態では、IGBT本体層518の露出部528が提供されるようにIII族窒化物HEMT層の一部が除去されていることが効果的でありまたは望ましい。エミッタ領域514は、ゲート516を使用して制御されるIGBT本体層518の露出部528内に形成される。特定の実施形態においては、IGBTゲート516は、図５に示すように、例えばトレンチ内で、垂直に形成されてもよく、平面ゲート構造（図５に示さない平面ゲート）として形成されてもよい。シリコンIGBT510は、III族窒化物HEMT530a及び／または530bのDCイナーブルスイッチとして動作するように構成されているので、シリコンIGBT510の設計は、遅いスイッチの受け入れ可能なコストにおいて、実質的に最小のオン抵抗を提供するように最適化されうる。例えば、上述のように、ＤＣイナーブルスイッチとして動作する場合には、シリコンIGBT510は、約1.0Hzよりも低い周波数で一般的にスイッチしうる。その結果、シリコンIGBT510に対応するIV族イナーブルスイッチの本実施形態では、高周波での動作が要求されない。
【００５３】
このように、本明細書は、２以上のIII族窒化物トランジスタ及びIV族スイッチを備えるモノリシック集積電力デバイスの種々の実施形態を開示する。III族窒化物トランジスタは、デプリーションモードIII族窒化物トランジスタとすることができる。さらにIV族スイッチは、少なくとも一つのデプリーションモードIII族窒化物トランジスタとの導電路を形成または切断するために、１以上のデプリーションモードIII族窒化物トランジスタの導電路における、エンハンスモードシリコンIGBTイナーブルスイッチとして、または、エンハンスモードシリコンFETイナーブルスイッチとして実現されうる。その結果、本明細書に記載のモノリシック集積電源デバイスは、高抵抗またはオフ状態（OFF）に保持されるように少なくとも一つのデプリーションモードIII族窒化物トランジスタのバイアスの前に回路の電源を入れた場合（即ちスイッチ端子にバイアスを印加した場合）に、このような電力デバイスを含む電力変換回路により駆動する負荷への損傷を抑制することが可能である。さらに、回路不良の場合には、エンハンスモードIV族イナーブルスイッチは、電力変換回路のバスまたは高電圧レールから少なくとも一つのデプリーションモードIII族窒化物トランジスタを切断して、デプリーションモードIII族窒化物トランジスタ及び負荷の保護に使用しうる。
【００５４】
以上の説明から明らかなように、本願に記載の発明の概念は本発明の概念の範囲を逸脱することなく種々の技術を用いて実施することができる。更に、特に幾つかの実施形態について本発明の概念を説明したが、当業者であれば、それらの形態及び細部に本発明の概念の精神及び範囲を逸脱することなく種々な変更を加えることができることは理解されよう。従って、上述した実施形態はあらゆる点において例示的なものであり、限定的なものではないと考慮されたい。更に、本発明は上述した特定の実施形態に限定されず、本発明の範囲から逸脱することなしに、本発明に多くの再配置、変形及び置換を行い得ることを理解されたい。
【図１】
0006012671.tif 000002
【図２】
0006012671.tif 000003
【図３】
0006012671.tif 000004
【図４】
0006012671.tif 000005
【図５】
0006012671.tif 000006