(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成される有機ＥＬ素子と、
前記有機ＥＬ素子に電源電圧を供給する電源線を有する配線層と、
前記電源線から前記有機ＥＬ素子への配線経路上に少なくとも一つ設けられるＴＦＴと、を含む画素を複数組み合わせて構成される表示部と、
前記表示部の上に設けられた保護膜と、を有する有機ＥＬ表示装置の減光化方法であって、
前記有機ＥＬ素子が、前記基板側から、第一電極と、有機ＥＬ層と、第二電極と、がこの順に積層されてなる素子であり、
前記第一電極が、反射膜を有し、
前記反射膜よりも前記基板側に前記ＴＦＴが設けられ、
前記ＴＦＴが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、
前記半導体層が、前記反射膜と平面視で重なり、かつゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域を有し、該領域に、基板下方から可視光領域の波長のレーザを照射することを特徴とする、有機ＥＬ表示装置の減光化方法。
【請求項２】
前記電源線から前記有機ＥＬ素子への配線経路上に設けられるＴＦＴのうち、前記有機ＥＬ素子に回路上最も近い位置に配置されるＴＦＴに含まれる半導体層に基板下方からレーザを照射することを特徴とする、請求項１に記載の有機ＥＬ表示装置の減光化方法。
【請求項３】
基板と、
有機ＥＬ素子と、
前記有機ＥＬ素子を駆動するための駆動用ＴＦＴと、
前記有機ＥＬ素子に電源電圧を供給する電源線を有する配線層と、
前記電源線から前記有機ＥＬ素子への配線経路上に設けられるスイッチング用ＴＦＴと、を含む画素を複数組み合わせて構成される表示部と、
前記表示部上に設けられた保護膜と、を有し、
前記スイッチング用ＴＦＴに制御信号を入力するためのゲート配線をさらに有する有機ＥＬ表示装置の減光化方法であって、
前記有機ＥＬ素子が、前記基板側から、第一電極と、有機ＥＬ層と、第二電極と、がこの順に積層されてなる素子であり、
前記第一電極が、反射膜を有し、
前記反射膜よりも前記基板側に前記スイッチング用ＴＦＴが設けられ、
前記スイッチング用ＴＦＴが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、
前記半導体層が、前記反射膜と平面視で重なり、かつゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域を有し、該領域に、基板下方から可視光領域の波長のレーザを照射することを特徴とする、有機ＥＬ表示装置の減光化方法。
【請求項４】
前記スイッチング用ＴＦＴが、複数のＴＦＴが直列に接続してなる構成であり、
前記複数のＴＦＴのゲート電極が共通であり、
前記ゲート電極が、前記半導体層と複数の箇所で立体交差しており、
前記領域のうち、前記半導体層と前記ゲート電極との立体交差箇所の間に基板下方からレーザ照射することを特徴とする、請求項３に記載の有機ＥＬ表示装置の減光化方法。
【請求項５】
前記領域が複数ある場合、前記有機ＥＬ素子に最も近い領域にのみ前記レーザを照射することを特徴とする、請求項１乃至４のいずれか一項に記載の有機ＥＬ表示装置の減光化方法。
【請求項６】
前記反射膜と前記ソース電極及び前記ドレイン電極との間に、厚さ１μｍ以上の絶縁層を備えることを特徴とする、請求項１乃至５のいずれか一項に記載の有機ＥＬ表示装置の減光化方法。
【請求項７】
前記レーザの照射幅が、前記半導体層の電流流れ方向に対して平行な方向に１μｍ以上２μｍ以下であることを特徴とする、請求項１乃至６のいずれか一項に記載の有機ＥＬ表示装置の減光化方法。
【請求項８】
前記ゲート電極と前記ソース電極との間、あるいは前記ゲート電極と前記ドレイン電極との間に、前記半導体層の電流流れ方向に対して平行な方向に、前記レーザの照射幅とレーザ照射装置の位置合わせ公差を合わせた値以上の離間間隔を設けておくことを特徴とする、請求項１乃至７のいずれか一項に記載の有機ＥＬ表示装置の減光化方法。
【請求項９】
輝点不良画素に対して請求項１乃至８のいずれか一項に記載の有機ＥＬ表示装置の減光化方法を行うことを特徴とする、有機ＥＬ表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（エレクトロルミネッセンス）素子をマトリクス状に配置した有機ＥＬ表示装置の修復技術の一種である有機ＥＬ表示装置の減光化方法に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置は、有機ＥＬ素子とこの有機ＥＬ素子を駆動するための駆動回路とを有する複数の画素を、基板上にマトリクス状に配置して構成される装置である。
【０００３】
ところで、有機ＥＬ表示装置の製造工程における不良により、画素ごとに設けられた駆動回路に欠陥が生じることで、有機ＥＬ表示装置に表示不良が発生することがある。表示不良の一例として、有機ＥＬ素子が黒表示時においても点灯してしまう輝点画素が生じる不良（輝点不良）がある。
【０００４】
特許文献１では、有機ＥＬ表示装置において、輝点画素が有する駆動回路中の薄膜トランジスタ（以下，ＴＦＴと呼称する）に含まれる半導体層の一部に選択的にレーザを照射する方法が開示されている。半導体層（の一部）にレーザを照射することにより、照射された半導体層はその抵抗値が上昇するため、輝点画素を減光化することができる。また特許文献１には、レーザを照射する領域を、ＴＦＴに含まれる半導体層のうち、上方にゲート電極層が配置された領域にすることも開示されている。これにより、下方から照射したレーザをゲート電極層で反射させることにより、効率的に減光化が可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−００６３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし特許文献１にて開示されている方法を有機ＥＬ表示装置に適用する場合、下記の問題点がある。即ち、輝点画素を減光化するために基板の下方から半導体層に向けてレーザを照射する際に、半導体層の上方に設けられるゲート電極層が配置された領域にレーザが当たる可能性がある。ここでゲート電極層にレーザが照射されると、半導体層とゲート電極層とが短絡して輝点画素が減光化されなくなることがあるという問題点があった。
【０００７】
また、プロセスばらつきによるＴＦＴの形状のばらつきや、特性ばらつき、照射するレーザのばらつきにより、ＴＦＴ半導体層の抵抗値の上昇を行ったとしても、輝点画素が十分に減光化されないことがあった。このため、照射するレーザのエネルギーを上げる必要が生じていた。この場合、従来の方法、即ち、基板下方から半導体層の上方にあるゲート電極層が配置された領域に向けてレーザ照射する方法では、上述した半導体層とゲート電極層との短絡の問題がより顕在化する。
【０００８】
本発明は、上記の問題を解決するために成されたものであり、その目的は、安定して輝点画素を減光化することが可能な輝点画素の減光化方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の有機ＥＬ表示装置の減光化方法の第一の態様は、は、基板と、
前記基板の上方に形成される有機ＥＬ素子と、
前記有機ＥＬ素子に電源電圧を供給する電源線を有する配線層と、
前記電源線から前記有機ＥＬ素子への配線経路上に少なくとも一つ設けられるＴＦＴと、を含む画素を複数組み合わせて構成される表示部と、
前記表示部の上に設けられた保護膜と、を有する有機ＥＬ表示装置の減光化方法であって、
前記有機ＥＬ素子が、前記基板側から、第一電極と、有機ＥＬ層と、第二電極と、がこの順に積層されてなる素子であり、
前記第一電極が、反射膜を有し、
前記反射膜よりも前記基板側に前記ＴＦＴが設けられ、
前記ＴＦＴが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、
前記半導体層が、前記反射膜と平面視で重なり、かつゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域を有し、該領域に、基板下方から可視光領域の波長のレーザを照射することを特徴とする。
また本発明の有機ＥＬ表示装置の減光化方法の第二の態様は、基板と、
有機ＥＬ素子と、
前記有機ＥＬ素子を駆動するための駆動用ＴＦＴと、
前記有機ＥＬ素子に電源電圧を供給する電源線を有する配線層と、
前記電源線から前記有機ＥＬ素子への配線経路上に設けられるスイッチング用ＴＦＴと、を含む画素を複数組み合わせて構成される表示部と、
前記表示部上に設けられた保護膜と、を有し、
前記スイッチング用ＴＦＴに制御信号を入力するためのゲート配線をさらに有する有機ＥＬ表示装置の減光化方法であって、
前記有機ＥＬ素子が、前記基板側から、第一電極と、有機ＥＬ層と、第二電極と、がこの順に積層されてなる素子であり、
前記第一電極が、反射膜を有し、
前記反射膜よりも前記基板側に前記スイッチング用ＴＦＴが設けられ、
前記スイッチング用ＴＦＴが、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有し、
前記半導体層が、前記反射膜と平面視で重なり、かつゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層と平面視で重ならない領域を有し、該領域に、基板下方から可視光領域の波長のレーザを照射することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、輝点画素の減光化を安定して行なうと共に、隣接画素の表示への影響を低減した輝点画素の減光化方法を提供することができる。即ち、本発明の減光化方法は、レーザ光がゲート電極、前記ソース電極、前記ドレイン電極及び前記配線層に当たることがないので、輝点画素の減光化を安定して行なうことができると共に、隣接画素の表示への影響を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態１における有機ＥＬ表示装置の配線状況を示す図である。
【図２】（ａ）は、図１の有機ＥＬ表示装置に含まれる画素の回路図であり、（ｂ）は、（ａ）に示される回路（画素回路）の駆動シークエンスの一例を示す図である。
【図３】（ａ）は、図１の有機ＥＬ表示装置を示す断面模式図であり、（ｂ）は、（ａ）のＡＢ区間の領域の部分平面構造を示す模式図である。
【図４】（ａ）は、実施形態２の有機ＥＬ表示装置を示す断面模式図であり、（ｂ）は、（ａ）のＡＢ区間の領域の部分平面構造を示す模式図である。
【図５】実施形態３における有機ＥＬ表示装置の配線状況を示す図である。
【図６】（ａ）は、図５の有機ＥＬ表示装置に含まれる画素の回路図であり、（ｂ）は、（ａ）に示される回路（画素回路）の駆動シークエンスの一例を示す図である。
【図７】（ａ）は、図５の有機ＥＬ表示装置を示す断面模式図であり、（ｂ）は、（ａ）のＡＢ区間の領域の部分平面構造を示す模式図である。
【図８】（ａ）は、実施形態４における有機ＥＬ表示装置を示す断面模式図であり、（ｂ）は、（ａ）のＡＢ区間の領域の部分平面構造を示す模式図である。
【図９】比較例１の有機ＥＬ表示装置を示す断面模式図である。
【発明を実施するための形態】
【００１２】
本発明は、基板と、この基板の上方に形成される有機ＥＬ素子と、この有機ＥＬ素子に電源を供給する電源線を有する配線層と、この電源線から有機ＥＬ素子への配線経路上に少なくとも一つ設けられるＴＦＴと、を含む画素を複数組み合わせて構成される表示部を有する有機ＥＬ表示装置の減光化方法に関する。また本発明において、有機ＥＬ表示装置に含まれるＴＦＴは、ソース電極とドレイン電極との間に設けられ、かつソース電極及びドレイン電極に電気接続する半導体層を有している。また本発明の減光化方法は、半導体層が設けられている平面領域のうち、ゲート電極、ソース電極、ドレイン電極及び配線層と平面視で重ならない領域に選択的に基板下方からレーザを照射する。このレーザの照射により半導体層の一部を高抵抗化して輝点画素を減光化することができる。尚、本発明において、半導体層が部材と平面視で重ならない領域とは、有機ＥＬ表示装置に設けられる半導体層を平面から見たときに、部材に遮られることなくこの半導体層を直接視認できる領域をいう。また以下の説明において、配線層を、電源線等その他の配線層という場合がある。
【００１３】
以下に、本発明の実施形態を、図面を参照しながら具体的に説明する。尚、図面上、各部材を認識可能な大きさとしたため、図面の縮尺は実際とは異なることがある。また以下の説明において特に図示又は記載されない部分に関しては、当該技術分野の周知又は公知技術を適用することができる。
【００１４】
［実施形態１］
以下に、本発明の第一の実施形態（実施形態１）について説明する。図１は、本実施形態（実施形態１）における有機ＥＬ表示装置の配線状況を示す図である。
【００１５】
本実施形態の有機ＥＬ表示装置１は、複数の画素１１をｍ行×ｎ列の２次元状に配列してなる表示領域１０と、この表示領域１０の周辺に設けられる行制御回路１２及び列制御回路１３とを有している。尚、上記ｍ及びｎは自然数である。また本実施形態の有機ＥＬ表示装置１は、Ｒ（赤），Ｇ（緑）、Ｂ（青）の三つの異なる色相の画素１１Ｒ（不図示）、１１Ｇ（不図示）、１１Ｂ（不図示）をそれぞれ複数有する。
【００１６】
表示領域内の各画素１１は、後述する有機ＥＬ素子と、有機ＥＬ素子に供給される電流を制御するためのＴＦＴから構成される画素回路により構成される。尚、画素回路の説明については後述する。
【００１７】
行制御回路１２の各出力端子からは複数種（２種類）のゲート制御信号Ｐ１（１）〜Ｐ１（ｍ）と、Ｐ２（１）〜Ｐ２（ｍ）とがそれぞれ出力される。ゲート制御信号Ｐ１は、ゲート線１２ａを介して、ゲート制御信号Ｐ２はゲート線１２ｂを介して、それぞれ各行の画素回路に入力される。列制御回路１３には映像信号が入力され、各出力端子から階調表示データであるデータ電圧Ｖdataが出力される。このデータ電圧Ｖdataは、データ線１３ａを介して各列の画素回路に入力される。またデータ信号として入力されるデータ電圧Ｖdataは、最小階調表示データに対応するデータ電圧（黒信号）と最大階調表示データに対応するデータ電圧（白信号）の間の電圧値をとる。これにより有機ＥＬ表示装置１は、階調表示を行う。
【００１８】
図２（ａ）は、図１の有機ＥＬ表示装置に含まれる画素の回路図であり、図２（ｂ）は、図２（ａ）に示される回路（画素回路）の駆動シークエンスの一例を示す図である。
【００１９】
図２（ａ）の画素回路は、２種類のゲート線（１２ａ、１２ｂ）、データ線１３ａ、電源線１４、保持容量１５、３種類のＴＦＴ（１６ａ、１６ｂ、１６ｃ）、及び有機ＥＬ素子１７から構成される。図２（ａ）の画素回路において、２種類のゲート線は、図１で示される２種類のゲート線１２ａ、１２ｂにそれぞれ対応する。また図２（ａ）の画素回路において、３種類のＴＦＴは、それぞれ選択用ＴＦＴ（スイッチング用ＴＦＴ）１６ａ、駆動用ＴＦＴ１６ｂ、発光期間制御用ＴＦＴ１６ｃである。尚、選択用ＴＦＴ１６ａ及び発光期間制御用ＴＦＴ１６ｃはＮ型ＴＦＴであり、駆動用ＴＦＴ１６ｂはＰ型ＴＦＴである。
【００２０】
選択用ＴＦＴ１６ａは、ゲート端子がゲート線１２ａに、ドレイン端子がデータ線１３ａに、ソース端子が駆動用ＴＦＴ１６ｂのゲート端子にそれぞれ接続されている。駆動用ＴＦＴ１６ｂは、ソース端子が電源線１４に、ドレイン端子が発光期間制御用ＴＦＴ１６ｃのドレイン端子にそれぞれ接続されている。発光期間制御用ＴＦＴ１６ｃは、ゲート端子がゲート線１２ｂに、ソース端子が有機ＥＬ素子１７の陽極に接続されている。有機ＥＬ素子１７は、陰極が接地線１８に接続されている。保持容量１５は、電源線１４と駆動用ＴＦＴ１６ｂのゲート端子間に配置されている。
【００２１】
図２（ｂ）を参照しながら、本実施形態の有機ＥＬ表示装置１の画素回路の駆動シークエンスの一例を説明する。図２（ｂ）では、１フレーム期間内において、下記に示される期間（Ｂ）乃至期間（Ｄ）が含まれている。
期間（Ｂ）：駆動させる対象画素が存在する列（対象列）・行（対象行）に関し、階調表示データが当該対象画素に書き込まれるプログラム期間
期間（Ｃ）：任意のデューティにより、対象画素の有機ＥＬ素子が発光する発光期間
期間（Ｄ）：対象画素の有機ＥＬ素子が非発光に制御される非発光期間
【００２２】
また図２（ｂ）において、Ｖ（ｉ−１）、Ｖ（ｉ）及びＶ（ｉ＋１）は、それぞれ対象列の、１フレーム期間におけるｉ−１行（対象行の１行前）、ｉ行（対象行）、ｉ＋１行（対象行の１行後）の画素回路に入力されるデータ電圧Ｖdataを示す。
【００２３】
以下に、図２（ｂ）の駆動シークエンスを図２（ａ）の回路を参照しながらより詳細に説明する。
【００２４】
期間（Ａ）では、対象行の画素回路において、ゲート線１２ａにＬｏｗレベルの信号が入力され、選択用ＴＦＴ１６ａはオフ状態となっている。この状態では、対象行であるｉ行の画素回路には、１行前の階調表示データであるデータ電圧Ｖ（ｉ−１）は入力されない。
【００２５】
期間（Ｂ）では、ゲート線１２ａにはＨｉｇｈレベルの信号が入力され、選択用ＴＦＴ１６ａがオン状態となる。この状態で、ｉ行の画素回路に該当行の階調表示データであるデータ電圧Ｖ（ｉ）が入力される。入力されたデータ電圧Ｖ（ｉ）に対応する電荷が、保持容量１５に充電され、階調表示データのプログラムが行なわれる。また、この期間では、ゲート線１２ｂにはＬｏｗレベルの信号が入力され、発光期間制御用ＴＦＴ１６ｃはオフ状態となっている。このため、この期間では有機ＥＬ素子１７に電流が供給されず、有機ＥＬ素子１７は非発光となる。
【００２６】
期間（Ｃ）では、ゲート線１２ａにＬｏｗレベルの信号が入力され、選択用ＴＦＴ１６ａがオフ状態となる。このため、対象行であるｉ行の画素回路には、１行後の階調表示データであるデータ電圧Ｖ（ｉ＋１）は入力されない。また、期間（Ｂ）で保持容量１５に充電された電荷は保持される。また、この期間では、ゲート線Ｐ２（１２ｂ）にＨｉｇｈレベルの信号が入力され、発光期間制御用ＴＦＴ１６ｃがオン状態となる。このため、期間（Ｂ）で保持容量１５に充電された電荷と、駆動用ＴＦＴ１６ｂのゲート電圧に応じた電流が有機ＥＬ素子１７に供給され、この供給電流に応じた階調の輝度で有機ＥＬ素子１７が発光する。
【００２７】
期間（Ｄ）では、ゲート線１２ｂにＬｏｗレベルの信号が入力され、発光期間制御用ＴＦＴ１６ｃがオフ状態となる。このため、この期間では有機ＥＬ素子１７は非発光となる。
【００２８】
図３（ａ）は、図１の有機ＥＬ表示装置を示す断面模式図である。図３（ｂ）は、図３（ａ）のＡＢ区間の領域（駆動用ＴＦＴ１６ｂ）の部分平面構造を示す模式図であり、基板下方から見た図である。
【００２９】
図３（ａ）は、図１の有機ＥＬ表示装置の一部分である駆動用ＴＦＴ１６ｂを含む断面構造を示している。また図３（ａ）に示されている有機ＥＬ素子１７は、トップエミッション型の有機ＥＬ素子であるが、ボトムエミッション型であっても本実施形態の減光化方法を適用することが可能である。
【００３０】
図３（ａ）の有機ＥＬ表示装置は、基板３０上の特定の領域に半導体層２０が形成されている。そしてこの半導体層２０の上部にはゲート絶縁膜３１が形成されている。ゲート絶縁膜３１上にはゲート電極２１が形成されている。このゲート電極２１は、図示していないが、選択用ＴＦＴ１６ａのソース端子と接続されている。ゲート絶縁膜３１及びゲート電極２１上には層間絶縁膜３２が形成される。尚、図３（ａ）に示されるようにゲート電極２１は、層間絶縁膜３２で被覆されている。
【００３１】
ゲート絶縁膜３１及び層間絶縁膜３２には２種類のコンタクトホール（２２ａ、２２ｂ）が設けられている。ここでコンタクトホール２２ａは、半導体層２０と、層間絶縁膜３２上の所定の領域に形成されるソース電極２３とを導通させるために設けられている。またここでコンタクトホール２２ｂは、半導体層２０と、層間絶縁膜３２上の所定の領域に形成されるドレイン電極２４とを導通させるために設けられている。また、層間絶縁膜３２上には、複数の配線３３が形成される。またソース電極２３上及びドレイン電極２４上には、ＴＦＴを設けることによって生じた段差（凹凸）を平坦化するための絶縁膜３４を形成するのが望ましい。絶縁膜３４にはコンタクトホール３５が設けられ、このコンタクトホール３５を介して、配線３３が、有機ＥＬ素子１７の第一電極１７ａと導通している。  
【００３２】
この第一電極１７ａと導通している配線３３は、図示していないが、発光期間制御用ＴＦＴ１６ｃを介して、駆動用ＴＦＴ１６ｂのドレイン電極２４と導通している。また第一電極１７ａ上には、有機ＥＬ層１７ｂ及び第二電極１７ｃがこの順に形成されている。尚、有機ＥＬ素子１７は、絶縁膜３４上の所定の領域に設けられるバンク３６によって区画されている。
【００３３】
図３（ａ）の有機ＥＬ表示装置に示される部材は、公知の材料を用い、公知の方法により形成することができる。
【００３４】
次に、本実施形態における減光化方法の詳細について説明する。
【００３５】
本発明の減光化方法、即ち、減光化処理は、有機ＥＬ表示装置の製造工程における不良により、画素ごとに設けられた駆動回路に欠陥が生じることで、有機ＥＬ表示装置に輝点不良が発生した場合に適用する。
【００３６】
ところで図３（ａ）の有機ＥＬ表示装置では、第二電極１７ｃの形成後に形成される有機ＥＬ素子１７を水分や酸素から保護するための封止構造（図３（ａ）には不図示）を形成する。本発明の減光化方法は、上記封止構造の形成後に行われる表示検査の結果次第で実施される。具体的には、有機ＥＬ表示装置を点灯させて表示検査を行ない、輝点不良の発生有無を確認する。そして輝点不良が発生していた場合は、以下に示すプロセスで減光化処理を行う。
【００３７】
本実施形態において、本発明の減光化方法は、具体的には、表示検査において検出した輝点画素に含まれる駆動用ＴＦＴ１６ｂを構成する部材に、基板３０の下方からレーザを照射することによって行われる。ここでレーザを照射することによって、照射された部材の抵抗値は上昇する。一方で、駆動用ＴＦＴ１６ｂは、電源線１４から有機ＥＬ素子１７への配線経路上に配置されている。従って、レーザ照射を行うことで、有機ＥＬ素子１７への電流供給を低減できるため、輝点画素の減光化を実現させることができる。
【００３８】
上述したように、図３（ｂ）は、図３（ａ）のＡＢ区間の領域の部分平面構造であるが、この構造は図２（ａ）及び図３（ａ）に示される駆動用ＴＦＴ１６ｂの平面構造である。
【００３９】
本実施形態においては、図３（ｂ）に示されるように、半導体層２０内又はその近傍である所定の平面領域、即ち、領域２６ａ又は２６ｂに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域２６ａ、２６ｂは、下記（ｉ）及び（ｉｉ）を満たす領域である。さらに、より好ましくは、下記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域である。
（ｉ）半導体層２０の電流流れ方向に対して垂直の方向であって半導体層２０の両端を含む帯状の領域
（ｉｉ）ゲート電極２１と平面視で重ならない領域
（ｉｉｉ）ソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域
【００４０】
尚、上記（ｉｉ）は、言い換えると、半導体層２０を平面から見たときに、ゲート電極２１に遮られることなく、半導体層２０を直接視認できる領域である。また、上記（ｉｉｉ）は、言い換えると、半導体層２０を平面から見たときに、ソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも遮られることなく、半導体層２０を直接視認できる領域である。
【００４１】
本実施形態では、領域２６ａ又は２６ｂに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができる。尚、領域２６ａ及び２６ｂにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、第二電極１７ｃにレーザ光が当たることで第二電極１７ｃが損傷するのを防ぐためである。また、有機ＥＬ素子１７がトップエミッション型であり、駆動用ＴＦＴ１６ｂが光反射性を有する第一電極１７ａと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域２６ａ又は２６ｂにレーザ照射することができる。
【００４２】
またここでゲート電極２１、より好ましくは、さらにソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域にレーザを照射する。これは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化することにより、ＴＦＴの半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。
【００４３】
図２（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってゲート電極２１と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極２１に照射されることになる。その結果、ゲート電極２１と半導体層２０のドレイン電極側が短絡することがある。こうなるとレーザ照射処理した画素が、発光期間制御用ＴＦＴ１６ｃがオン状態となっている発光期間（Ｃ）の期間中、常時点灯する画素となり、輝点画素の減光化が行えなくなる。このため、本発明の減光化方法は、上記（ｉ）及び（ｉｉ）を満たす領域にレーザ照射する。
【００４４】
ただし、上記（ｉ）及び（ｉｉ）を満たすが、ソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図３（ｂ）では不図示）と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。図２（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図３（ｂ）では不図示）と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層２０とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。従って、本発明の減光化方法は、より好ましくは、上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザ照射する。
【００４５】
一方、プロセスばらつきによるＴＦＴの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、ＴＦＴに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡の問題がより顕在化する。また、上述した半導体層と、ソース電極、或いはドレイン電極、或いは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記（ｉ）及び（ｉｉ）を満たす領域、さらにより好ましくは、上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザを照射するのが望ましい。
【００４６】
本発明の減光化方法を実施する際に用いられるレーザとして、波長１０６４ｎｍ、５３２ｎｍ、３５５ｎｍ等のＹＡＧレーザや、エキシマレーザ等を用いることができる。
【００４７】
また本発明の減光化方法は、ゲート電極と平面的に重ならない領域に基板下方からレーザを照射するため、半導体層のレーザ吸収効率の観点から、特に、可視光領域の波長のレーザを用いるのが好ましい。可視光領域の波長のレーザを用いることで、半導体層をより効率的に高抵抗値化させることができ、輝点画素をより効率的に減光化することができる。
【００４８】
さらに本発明の減光化方法は、可視光領域の波長のレーザを用い、レーザの照射幅を半導体層２０の電流流れ方向に対して平行な方向に、レーザ波長程度以上とするのが好ましい。さらには、１μｍ程度以上とするのがより好ましい。このようにすることで、半導体層を安定して高抵抗化することができる。
【００４９】
ここで、レーザの照射幅は、半導体層２０の電流流れ方向に対して平行な方向に、２μｍ程度以下とするのが好ましい。このようにすることで、以下に述べるゲート電極２１とソース電極２３、あるいはゲート電極２１とドレイン電極２４の間の離間間隔を小さくでき、レイアウトスペースの低減が可能となる。
【００５０】
ゲート電極２１とソース電極２３との間、あるいはゲート電極２１とドレイン電極２４との間には、半導体層２０の電流流れ方向に対して平行な方向に、レーザの照射幅とレーザ照射装置の位置合わせ公差を合わせた値以上の離間間隔を設けておくことが好ましい。このような離間間隔を設け、さらにレーザの照射領域を調整することによって、半導体層以外の部材を変質させないようレーザ照射することが可能である。
【００５１】
また、本発明の減光化方法は、領域２６ａ及び２６ｂのうち、片方のみにレーザ照射するのが好ましい。このようにすることで、領域２６ａ及び２６ｂのうち、レーザ照射しない方の領域に関しては、前述のゲート電極２１とソース電極２３或いはドレイン電極２４との離間間隔を設けなくてよく、レイアウトスペースの低減が可能となる。また、レーザ照射の回数を低減することができ、減光化に要する時間を短縮することができる。
【００５２】
本発明の減光化方法において、レーザを照射し得る半導体層２０が設けられている平面領域（例えば、図３（ｂ）中の領域２６ａ、２６ｂ）が複数ある場合、好ましくは、回路上有機ＥＬ素子１７に最も近い平面領域にのみレーザを照射する。図３（ｂ）にて具体的に説明すると、回路上有機ＥＬ素子１７により近い、ゲート電極２１とドレイン電極２４との間の領域２６ｂのみにレーザ照射するのが好ましい。このようにすることで、領域２６ａと２６ｂとの間にパターン不良があったとしても、有機ＥＬ素子１７への電流供給を低減することができる。例えば、ゲート電極２１と半導体層２０が平面視で重なる領域において、ゲート絶縁膜３１に欠陥があり、ゲート電極２１と半導体層２０のドレイン電極側とが短絡しているようなパターン不良がある場合、輝点画素となる。このような場合でも、ゲート電極２１とドレイン電極２４の間の領域２６ｂのみにレーザ照射することで、この短絡箇所よりも回路上有機ＥＬ素子１７に近い領域を高抵抗化することができるため、輝点画素の減光化を行うことができる。
【００５３】
次に、レーザを照射するときに行われる輝点画素が有する駆動用ＴＦＴ１６ｂへのアライメントの具体的方法について説明する。まず上述した表示検査において輝点画素の座標を取得する。尚、座標の基準は任意でよい。次に、有機ＥＬ表示装置をレーザ照射装置に移動し、表示検査で取得した座標を基に輝点画素へ移動する。そして有機ＥＬ表示装置を基板３０側から光学顕微鏡等によりモニターし、上記要件（ｉ）及び（ｉｉ）、より好ましくは（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域である２６ａ又は２６ｂにレーザ照射を行う（上述したように領域２６ａ及び２６ｂにレーザを照射してもよい。）。レーザ照射後、再度有機ＥＬ表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、減光化がなされていることを確認する。
【００５４】
尚、レーザ照射機能を併せもった表示検査装置を用い、表示検査にて発光状態を光学顕微鏡等でモニターしながら、輝点画素へアライメントし、同時に表示装置下方からレーザ照射を行なってもよい。この場合、表示検査装置とレーザ照射装置間の移動、レーザ照射装置内でのアライメント工程を省くことができ、減光化に要する時間を短縮することができる。
【００５５】
ところで、本実施形態では、駆動用ＴＦＴ１６ｂに含まれる半導体層２０を対象としているものであるが、本発明はこれに限定されるものではない。発光期間制御用ＴＦＴ１６ｃに含まれる半導体層について上述した要件（ｉ）及び（ｉｉ）、より好ましくは、（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザ照射を行ってもよい。
【００５６】
［実施形態２］
次に、本発明の第二の実施形態（実施形態２）について説明する。尚、以下に説明する実施形態２は、実施形態１の好適例の１つである。このため、以下に説明においては、実施形態１との相違点を中心に説明する。尚、実施形態１と同じ部材については同一の符号を付し、場合によっては説明を省略することがある。
【００５７】
実施形態２では、表示領域に含まれる画素が、反射膜をさらに有している。ここで反射膜は、有機ＥＬ層から出射され基板側に進行する光を反射するために設けられる。実施形態２では、表示部上に保護膜がさらに設けられている。
【００５８】
また本実施形態（実施形態２）においては、半導体層が設けられている平面領域のうち少なくとも一部は反射膜と平面視で重なる領域である。さらに本実施形態（実施形態２）においては、この半導体層が設けられている平面領域のうち、反射膜と平面視で重なる領域であって、かつゲート電極、ソース電極、ドレイン電極及び配線層と平面視で重ならない領域に選択的に基板下方からレーザを照射する。このレーザの照射により半導体層の一部を高抵抗化して輝点画素を減光化することができる。
【００５９】
以下図面を参照しながら、実施形態２について説明する。図４（ａ）は、実施形態２の有機ＥＬ表示装置を示す断面模式図であり、図４（ｂ）は、（ａ）のＡＢ区間の領域（駆動用ＴＦＴ１６ｂ）の部分平面構造を示す模式図である。尚、実施形態２において、有機ＥＬ表示装置の配線状況は、図１と同様であり、画素回路及び画素回路の駆動シークエンスは、図２と同様である。
【００６０】
図４（ａ）は、具体的には、図１の有機ＥＬ表示装置１の一部分である駆動用ＴＦＴ１６ｂを含む断面構造を示している。また図４（ａ）に示されている有機ＥＬ素子１７は、トップエミッション型の有機ＥＬ素子である。
【００６１】
図４（ａ）の有機ＥＬ表示装置は、基板３０上の特定の領域に半導体層２０が形成されている。そしてこの半導体層２０の上部にはゲート絶縁膜３１が形成されている。ゲート絶縁膜３１上にはゲート電極２１が形成されている。このゲート電極２１は、図示していないが、選択用ＴＦＴ１６１のソース端子と接続されている。ゲート絶縁膜３１及びゲート電極２１上には層間絶縁膜３２が形成される。尚、図４（ａ）に示されるようにゲート電極２１は、層間絶縁膜３２で被覆されている。
【００６２】
ゲート絶縁膜３１及び層間絶縁膜３２には２種類のコンタクトホール（２２ａ、２２ｂ）が設けられている。ここでコンタクトホール２２ａは、半導体層２０と、層間絶縁膜３２上の所定の領域に形成されるソース電極２３とを導通させるために設けられている。またここでコンタクトホール２２ｂは、半導体層２０と、層間絶縁膜３２上の所定の領域に形成されるドレイン電極２４とを導通させるために設けられている。また、層間絶縁膜３２上には、複数の配線３３が形成される。
【００６３】
またソース電極２３上及びドレイン電極２４上には、ＴＦＴを設けることによって生じた段差（凹凸）を平坦化するための絶縁膜３４を形成するのが望ましい。また、後述するように、本実施形態における減光化方法を実施する際、反射膜３７と平面視で重なる領域に基板下方からレーザ照射する。このとき、反射膜３７にレーザ光が当たることで反射膜３７が変形することがあり、これによって回路構成が変化してＴＦＴの半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがある。この問題に対し、ＴＦＴの上層側に絶縁膜３４を形成することで、反射膜３７まで到達するレーザ光を低減でき、反射膜３７の変形が発生する確率を低減することができる。また、反射膜３７に変形が発生した場合でも反射膜３７と半導体層２０とが短絡する確率を低減することができ、回路構成が変化する確率を低減することができる。
【００６４】
絶縁膜３４としては、ＳｉＮ、ＳｉＯ等の無機膜、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂膜を採用することができる。また絶縁膜３４は、スパッタ法、ＣＶＤ法、スピンコート法等により薄膜を形成した後、この薄膜についてフォトリソグラフィー法等を用いたパターニングを行うことにより形成される。尚、このパターニングにより、絶縁膜３４の一部にコンタクトホール３５が形成される。
【００６５】
特に、トップエミッション型でかつ、アクティブマトリクス型の有機ＥＬ表示装置の場合には、絶縁膜３４として樹脂膜を採用することが望ましい。また絶縁膜３４の膜厚は１μｍ以上とすることが望ましい。
【００６６】
絶縁膜３４上には、反射膜３７が形成される。反射膜３７は、コンタクトホール３５にかからない（接触しない）ように形成される。また反射膜３７を設ける際には、反射層３７が設けられている平面領域の一部が駆動用ＴＦＴ１６ｂの半導体層２０が設けられている平面領域と、平面視で重なるように形成される。
【００６７】
反射膜３７は、Ｃｒ、Ａｌ、Ａｇ、Ａｕ、Ｐｔ等の金属或いはそれらの合金からなる金属材料からなる金属薄膜をスパッタリング法等で成膜し、フォトリソグラフィー法等で当該金属薄膜をパターニングすることで形成される。尚、当該金属薄膜の膜厚は、５０ｎｍ以上であることが望ましい。このように当該金属薄膜の膜厚を設定すると、薄膜表面での反射率が、可視光領域（波長４００ｎｍ乃至７８０ｎｍ）において４０％以上となるからである。
【００６８】
反射膜３７上には、第一電極１７ａが形成される。第一電極１７ａは、反射膜３７を被覆するように形成される。また、第一電極１７ａは、コンタクトホール３５にかかる（接触する）ように形成され、コンタクトホール３５を介して、配線３３が、有機ＥＬ素子１７の第一電極１７ａと導通している。この第一電極１７ａと導通している配線３３は、図示していないが、発光期間制御用ＴＦＴ１６ｃを介して、駆動用ＴＦＴ１６ｂのドレイン電極２４と導通している。
【００６９】
第一電極１７ａは、酸化インジウム錫や酸化インジウム亜鉛等の酸化物導電膜等を、スパッタリング法などで成膜し、フォトリソグラフィー法などでパターニングすることで形成される。
【００７０】
尚、反射膜３７を成膜した後に第一電極１７ａを成膜して、これら２層を一括でパターニングを行ってもよい。この場合は、これら２層がコンタクトホール３５にかかるようにパターニングを行い、配線３３と導通させる。
【００７１】
また第一電極１７ａ上には、有機ＥＬ層１７ｂ及び第二電極１７ｃがこの順に形成されている。第一電極１７ａ、有機ＥＬ層１７ｂ、第二電極１７ｃにより、有機ＥＬ素子１７が構成される。尚、有機ＥＬ素子１７は、絶縁膜３４上の所定の領域に設けられるバンク３６によって区画されている。
【００７２】
また、第二電極１７ｃ上には、有機ＥＬ素子を水分や酸素から保護するための保護膜３８が形成されている。即ち、保護膜３８は、表示領域上（表示領域１０上）に設けられている。保護膜３８としては、例えばＳｉＮ、ＳｉＯ2等の無機材料からなる無機膜を採用するのが好ましいが、耐水性、耐熱性に優れた材料であれば無機膜に限定されるものではない。また保護膜３８の構成としては、無機膜の単層構成であってもよいし、無機膜と有機樹脂等からなる有機膜とが積層された構成であってもよい。保護膜３８が複数の層からなる積層構成である場合、この積層の具体的な構成としては、無機膜／有機膜／無機膜がこの順に積層されてなる構成でもよい。尚、保護膜３８として形成される無機膜は、スパッタリング法やプラズマＣＶＤ法等の手法により形成するのが、防湿性の面から好ましい。
【００７３】
ここで図４（ａ）にて示される有機ＥＬ表示装置の構成部材は、上述の説明にて特に記載していないものについては、公知の材料を用い、公知の方法により形成することができる。
【００７４】
次に、本実施形態における減光化方法の詳細について説明する。本実施形態では、具体的には、表示検査において検出した輝点画素に含まれる駆動用ＴＦＴ１６ｂを構成する部材に、基板３０の下方からレーザを照射することによって行われる。ここでレーザを照射することによって、照射された部材の抵抗値は上昇する。一方で、駆動用ＴＦＴ１６ｂは、電源線１４から有機ＥＬ素子１７への配線経路上に配置されている。従って、レーザ照射を行うことで、有機ＥＬ素子１７への電流供給を低減できるため、輝点画素の減光化を実現させることができる。
【００７５】
上述したように、図４（ｂ）は、図４（ａ）のＡＢ区間の領域の部分平面構造であるが、この構造は図２（ａ）及び図４（ａ）に示される駆動用ＴＦＴ１６ｂの平面構造である。
【００７６】
本実施形態においては、図４（ｂ）に示されるように、半導体層２０内又はその近傍である所定の平面領域、即ち、領域２６ａ又は２６ｂに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域２６ａ、２６ｂは、下記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域である。さらに、より好ましくは、下記（ｉ）、（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を満たす領域である。
（ｉ）反射膜３７と平面視で重なる領域
（ｉｉ）半導体層２０の電流流れ方向に対して垂直の方向であって半導体層２０の両端を含む帯状の領域
（ｉｉｉ）ゲート電極２１と平面視で重ならない領域
（ｉｖ）ソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域
【００７７】
尚、上記（ｉｉｉ）は、言い換えると、半導体層２０を平面から見たときに、ゲート電極２１に遮られることなく、半導体層２０を直接視認できる領域である。また、上記（ｉｖ）は、言い換えると、半導体層２０を平面から見たときに、ソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも遮られることなく、半導体層２０を直接視認できる領域である。
【００７８】
本実施形態では、領域２６ａ又は２６ｂに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができる。尚、領域２６ａ及び２６ｂにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、基板上方からレーザ照射を行って第二電極１７ｃにレーザ光が当たることで、第二電極１７ｃが損傷するのを防ぐためである。
【００７９】
本実施形態では、図４（ａ）、（ｂ）に示すように、反射膜３７と平面視で重なる領域に基板下方からレーザ照射する。このようにすることで、保護膜３８まで到達するレーザ光を低減することができ、レーザ光による保護膜３８の損傷を抑制することができる。これにより、保護膜３８が損傷して水分や酸素が侵入し、この部分で有機ＥＬ素子が劣化することによって起こる表示不良の発生確率を抑制することができる。また、反射膜３７と平面視で重なる領域に基板下方からレーザ照射するため、反射膜３７にレーザ光が当たることで反射膜３７が変形することがある。反射膜３７に変形が発生した場合、これによって回路構成が変化することにより、ＴＦＴの半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがある。本実施形態では、ＴＦＴの上層側に絶縁膜３４があることにより、反射膜３７まで到達するレーザ光を低減でき、反射膜３７の変形が発生する確率を低減することができる。また、反射膜３７に変形が発生した場合でも、反射膜３７と半導体層２０とが短絡する確率を低減でき、回路構成が変化する確率を低減することができる。
【００８０】
また本実施形態では、ゲート電極２１、より好ましくは、さらにソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域に基板下方からレーザを照射する。これは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化することにより、ＴＦＴの半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。
【００８１】
図２（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってゲート電極２１と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極２１に照射されることになる。その結果、ゲート電極２１と半導体層２０のドレイン電極側が短絡することがある。こうなるとレーザ照射処理した画素が、発光期間制御用ＴＦＴ１６ｃがオン状態となっている発光期間（Ｃ）の期間中、常時点灯する画素となり、輝点画素の減光化が行えなくなる。このため、本実施形態（実施形態２）においては、少なくとも上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザ照射する。
【００８２】
ただし、上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たすが、ソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図４（ｂ）では不図示）と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がることがある。図２（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図４（ｂ）では不図示）と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層２０とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。従って、本実施形態（実施形態２）においては、より好ましくは、上記（ｉ）、（ｉｉ），（ｉｉｉ）及び（ｉｖ）を満たす領域にレーザを照射する。
【００８３】
一方、プロセスばらつきによるＴＦＴの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、ＴＦＴに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡の問題がより顕在化する。また、上述した半導体層と、ソース電極、或いはドレイン電極、或いは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記（ｉ）（ｉｉ）及び（ｉｉｉ）を満たす領域、さらにより好ましくは、上記（ｉ）、（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を満たす領域にレーザを照射する。
【００８４】
ところで、本実施形態では、駆動用ＴＦＴ１６ｂに含まれる半導体層２０を対象としているものであるが、本発明はこれに限定されるものではなく、電源線１４から有機ＥＬ素子１７への配線経路上に設けられたＴＦＴであればよい。本実施形態における有機ＥＬ表示装置では、発光期間制御用ＴＦＴ１６ｃに含まれる半導体層について上述した要件（ｉ）、（ｉｉ）及び（ｉｉｉ）、より好ましくは、（ｉ）、（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を満たす領域にレーザ照射を行ってもよい。
【００８５】
［実施形態３］
以下に、本発明の第三の実施形態（実施形態３）について説明する。図５は、本実施形態（実施形態３）における有機ＥＬ表示装置の配線状況を示す図である。尚、図５の有機ＥＬ表示装置２は、図１の有機ＥＬ表示装置１において、スイッチング用ＴＦＴが３種類あり、ゲート制御信号が３種類である点を除いては、図１の有機ＥＬ表示装置１と同様の構成である。図５の有機ＥＬ表示装置２は、図１の有機ＥＬ表示装置１に対して、スイッチング用ＴＦＴ及びゲート制御信号の種類が多いことにより、各画素の駆動用ＴＦＴ特性ばらつきが表示特性に与える影響を低減することで、表示特性が改善されている。
【００８６】
以下、本実施形態について詳細に説明する。尚、図５の有機ＥＬ表示装置２において、実施形態１にて示される有機ＥＬ表示装置に含まれている部材と同様の部材については、同じ符号を付している。
【００８７】
図５の有機ＥＬ表示装置２は、複数の画素１１がｍ行×ｎ列の２次元状に配列されて構成された表示領域１０と、表示領域１０の周辺に行制御回路１２、列制御回路１３を有する。ここでｍ及びｎは自然数である。また有機ＥＬ表示装置２は、Ｒ（赤），Ｇ（緑）、Ｂ（青）の三つの異なる色相の画素１１Ｒ（不図示）、１１Ｇ（不図示）、１１Ｂ（不図示）をそれぞれ複数有する。
【００８８】
表示領域内にある各画素１１は、後述する有機ＥＬ素子と、この有機ＥＬ素子に供給される電流を制御するためのＴＦＴから構成される画素回路とから構成される。
【００８９】
行制御回路１２の各出力端子からは、３種類のゲート制御信号Ｐ１（１）〜Ｐ１（ｍ）、Ｐ２（１）〜Ｐ２（ｍ）、Ｐ３（１）〜Ｐ３（ｍ）がそれぞれ出力される。ここでゲート制御信号Ｐ１はゲート線１２ａを介して、ゲート制御信号Ｐ２はゲート線１２ｂを介して、ゲート制御信号Ｐ３はゲート線１２ｃを介して、それぞれ各行の画素回路に入力される。列制御回路１３には映像信号が入力され、各出力端子から階調表示データであるデータ電圧Ｖdataが出力される。また列制御回路１３から基準電圧Ｖslも出力される。具体的には、階調表示データであるデータ電圧Ｖdata及び基準電圧Ｖslは、データ線１３ａを介して各列の画素回路に入力される。尚、図４の有機ＥＬ表示装置２において、データ電圧を出力するデータ配線と、基準電圧を出力する基準電圧線とをそれぞれ別々の配線として逐次接続を切り替えてもよい。
【００９０】
図６（ａ）は、図５の有機ＥＬ表示装置に含まれる画素の回路図であり、図６（ｂ）は、図６（ａ）に示される回路（画素回路）の駆動シークエンスの一例を示す図である。尚、図５と同様に、実施形態１にて示される有機ＥＬ表示装置に含まれている部材と同様の部材については、同じ符号を付している。
【００９１】
図６（ａ）の画素回路は、３種類のゲート線（１２ａ、１２ｂ、１２ｃ）、データ線１３ａ、電源線１４、保持容量１５、４種類のＴＦＴ（１６ａ、１６ｂ、１６ｃ、１６ｄ）、及び有機ＥＬ素子１７から構成される。図６（ａ）の画素回路において、３種類のゲート線は、図５で示される３種類のゲート線１２ａ、１２ｂ、１２ｃにそれぞれ対応する。また図６（ａ）の画素回路において、４種類のＴＦＴは、それぞれ選択用ＴＦＴ１６ａ、駆動用ＴＦＴ１６ｂ、発光期間制御用ＴＦＴ１６ｃ（電源線から有機ＥＬ素子への配線経路上に設けられたスイッチング用ＴＦＴ）、消去用ＴＦＴ１６ｄである。尚、選択用ＴＦＴ１６ａ、発光期間制御用ＴＦＴ１６ｃ及び消去用ＴＦＴ１６ｄはＮ型ＴＦＴであり、駆動用ＴＦＴ１６ｂはＰ型ＴＦＴである。
【００９２】
選択用ＴＦＴ１６ａは、ゲート端子がゲート線１２ａに、ドレイン端子がデータ線１３ａに、ソース端子が保持容量１５にそれぞれ接続されている。駆動用ＴＦＴ１６ｂは、ソース端子が電源線１４に、ドレイン端子が消去用ＴＦＴ１６ｄのドレイン端子及び発光期間制御用ＴＦＴ１６ｃのドレイン端子にそれぞれ接続されている。発光期間制御用ＴＦＴ１６ｃは、ゲート端子がゲート線１２ｂに、ソース端子が有機ＥＬ素子１７の陽極に接続されている。消去用ＴＦＴ１６ｄは、ゲート端子がゲート線１２ｃに、ソース端子が駆動用ＴＦＴ１６ｂのゲート端子及び保持容量１５に、ドレイン端子が駆動用ＴＦＴ１６ｂのドレイン端子及び発光期間制御用ＴＦＴ１６ｃのドレイン端子に、それぞれ接続している。有機ＥＬ素子１７は、陰極が接地線１８に接続されている。
【００９３】
図６（ｂ）を参照しながら、本実施形態の有機ＥＬ表示装置２の画素回路の駆動シークエンスの一例を説明する。図６（ｂ）では、１フレーム期間内において、下記に示される期間（Ａ）乃至期間（Ｆ）が含まれている。尚、図５（ｂ）において、下記期間（Ａ）乃至期間（Ｆ）のうち、期間（Ａ）乃至期間（Ｄ）は、プログラム期間である。プログラム期間は、全行に対してプログラムを行う期間であり、階調表示データが対象画素に書き込まれる対象行プログラム期間（期間（Ｂ）、期間（Ｃ））と、対象行以外の画素に階調表示データが書き込まれる他行プログラム期間（期間（Ａ）、期間（Ｄ））とからなる。
期間（Ａ）：他行プログラム期間（対象行よりも前）
期間（Ｂ）：ディスチャージ期間（対象行プログラム期間）
期間（Ｃ）：書き込み期間（対象行プログラム期間）
期間（Ｄ）：他行プログラム期間（対象行よりも後）
期間（Ｅ）：発光期間
期間（Ｆ）：非発光期間
【００９４】
また図６（ｂ）において、Ｖ（ｉ−１）、Ｖ（ｉ）、Ｖ（ｉ＋１）は、それぞれ対象列の、１フレーム期間におけるｉ−１行（対象行の１行前）、ｉ行（対象行）、ｉ＋１行（対象行の１行後）の画素回路に入力されるデータ電圧Ｖdataを示す。
【００９５】
次に、図６（ｂ）に示される期間（Ａ）乃至期間（Ｆ）について詳細に説明する。
【００９６】
（１）期間（Ａ）：他行プログラム期間（対象行よりも前）
期間（Ａ）では、対象行の画素回路において、ゲート線１２ａにＬｏｗレベルの信号が入力されるため選択用ＴＦＴ１６ａはオフ状態となっている。また、ゲート線１２ｃにＬｏｗレベルの信号が入力されるため消去用ＴＦＴ１６ｄはオフ状態となっている。この状態では、対象行であるｉ行の画素回路には、前の行に関する階調表示データであるデータ電圧Ｖdataは入力されない。
【００９７】
（２）期間（Ｂ）：ディスチャージ期間
期間（Ｂ）では、ゲート線１２ａ、１２ｂ及び１２ｃにＨｉｇｈレベルの信号が入力されるため、選択用ＴＦＴ１６ａ、消去用ＴＦＴ１６ｄ及び発光期間制御用ＴＦＴ１６ｃはオン状態となっている。また、データ線１３ａには該当行の階調表示データであるデータ電圧Ｖ（ｉ）が設定され、保持容量１５のデータ線側にデータ電圧Ｖ（ｉ）が入力される。このとき消去用ＴＦＴ１６ｄがオン状態になる。このため、駆動用ＴＦＴ１６ｂのゲート端子と接地線１８が有機ＥＬ素子１７を介して接続され、駆動用ＴＦＴ１６ｂのゲート電圧が直前の状態での電圧に関わらず、接地線電位Ｖocomに近い電圧となり、駆動用ＴＦＴ１６ｂがオン状態となる。
【００９８】
（３）期間（Ｃ）：書き込み期間
期間（Ｃ）では、ゲート線１２ｂにＬｏｗレベルの信号が入力されるため発光期間制御用ＴＦＴ１６ｃはオフ状態となっている。これにより、駆動用ＴＦＴ１６ｂのドレイン端子からゲート端子へと電流が流れ、駆動用ＴＦＴ１６ｂのゲート−ソース間電圧が駆動用ＴＦＴ１６ｂの閾値電圧に近づく。そして保持容量１５の駆動用ＴＦＴのゲート端子と接続されている側に、このときの駆動用ＴＦＴ１６ｂのゲート電圧が入力される。また、データ線１２ａには、期間（Ｂ）から引き続き、該当行の階調表示データであるデータ電圧Ｖ（ｉ）が設定されており、保持容量１５のデータ線側にデータ電圧Ｖ（ｉ）が入力される。このようにして、保持容量１５には、駆動用ＴＦＴ１６ｂのゲート電圧と、データ電圧Ｖ（ｉ）の差分の電圧に対応する電荷が充電され、階調表示データのプログラムが行なわれる。
【００９９】
（４）期間（Ｄ）：他行プログラム期間（対象行よりも後）
期間（Ｄ）では、ゲート線１２ａ、１２ｃにＬｏｗレベルの信号が入力され、選択用ＴＦＴ１６ｂ、消去用ＴＦＴ１６ｄはオフ状態となっている。このため、データ線の電圧が後の行に関する階調表示データであるデータ電圧Ｖdataに変化しても、期間（Ｃ）において保持容量１５に充電された電荷は保持される。
【０１００】
（５）期間（Ｅ）：発光期間
期間（Ｅ）では、ゲート線１２ａにＨｉｇｈレベルの信号が入力され、選択用ＴＦＴ１６ｂがオン状態となっている。また、データ線１３ａに、基準電圧Ｖslが設定される。このため、保持容量１５のデータ線側に基準電圧Ｖslが入力される。この期間では消去用ＴＦＴ１６ｄはオフ状態となっているため、期間（Ｃ）において保持容量１５に充電された電荷は保持されている。このため、データ電圧Ｖ（ｉ）と基準電圧Ｖslの差分だけ、駆動用ＴＦＴのゲート電圧が変化する。
【０１０１】
ところで、ゲート線１２ａには、期間（Ｄ）の後、即ち、期間（Ｅ）乃至期間（Ｆ）の間でＨｉｇｈレベルの信号が入力される。一方でゲート線１２ｃには、期間（Ｄ）の後、即ち、期間（Ｅ）乃至期間（Ｆ）の間でＬｏｗレベルの信号が入力される。このため、選択用ＴＦＴ１６ａのオン状態及び消去用ＴＦＴ１６ｄのオフ状態は、期間（Ｅ）乃至期間（Ｆ）の間で維持される。このため、駆動用ＴＦＴ１６ｂのゲート電圧は、期間（Ｅ）乃至期間（Ｆ）の間で一定電圧に保たれる。
【０１０２】
また期間（Ｅ）では、ゲート線１２ｂにＨｉｇｈレベルの信号が入力され、発光期間制御用ＴＦＴ１６ｃがオン状態となる。このため、駆動用ＴＦＴ１６ｂのゲート電圧に応じた電流が有機ＥＬ素子１７に供給され、この供給電流に応じた階調の輝度で有機ＥＬ素子１７が発光する。
【０１０３】
（６）期間（Ｆ）：非発光期間
期間（Ｆ）では、ゲート線１２ｂにＬｏｗレベルの信号が入力され、発光期間制御用ＴＦＴ１６ｃがオフ状態となる。このため、期間（Ｆ）では有機ＥＬ素子１７は非発光となる。
【０１０４】
図７（ａ）は、図５の有機ＥＬ表示装置を示す断面模式図である。図７（ｂ）は、図７（ａ）のＡＢ区間の領域（発光期間制御用ＴＦＴ１６ｃ）の部分平面構造を示す模式図であり、基板下方から見た図である。尚、図５と同様に、実施形態１にて示される有機ＥＬ表示装置に含まれている部材と同様の部材については、同じ符号を付している。尚、ゲート電極２１は、図示していないが、ゲート線１２ｂと電気的に接続されている。
【０１０５】
図７（ａ）は、図４の有機ＥＬ表示装置の一部分である発光期間制御用ＴＦＴ１６ｃを含む断面構造を示している。
【０１０６】
本実施形態では、有機ＥＬ素子１７に回路上最も近いＴＦＴである発光期間制御用ＴＦＴ１６ｃにレーザを照射する。ここで発光期間制御用ＴＦＴ１６ｃは、電源線１４から有機ＥＬ素子１７への配線経路上に配置されている。このため、基板３０の下方からレーザ照射し半導体層２０を高抵抗化させることで、有機ＥＬ素子１７への電流供給を低減できるため、輝点画素を減光化することができる。
【０１０７】
次に、本実施形態における減光化方法の詳細について説明する。
【０１０８】
上述したように、図７（ｂ）は、図７（ａ）のＡＢ区間の領域の部分平面構造であるが、この構造は図６（ａ）及び図７（ａ）に示される発光期間制御用ＴＦＴ１６ｃの平面構造である。
【０１０９】
本実施形態においては、図７（ｂ）に示されるように、半導体層２０内又はその近傍である所定の領域２６ａ又は２６ｂに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。尚、領域２６ａ、２６ｂに関する要件は、実施形態１と同様であり、実施形態１で示した要件（ｉ）及び（ｉｉ）を満たす領域である。さらに、より好ましくは、実施形態１で示した要件（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域である。
【０１１０】
本実施形態では、領域２６ａ又は２６ｂに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができると共に隣接画素の表示への影響を低減できる。尚、領域２６ａ及び２６ｂにレーザを照射してもよい。ここで、基板下方からレーザ照射を行うのは、実施形態１と同様に、第二電極１７ｃにレーザ光が当たることで第二電極１７ｃが損傷するのを防ぐためである。また、有機ＥＬ素子１７がトップエミッション型であり、発光期間制御用ＴＦＴ１６ｃが光反射性を有する第一電極１７ａと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域２６ａ又は２６ｂにレーザ照射することができる。
【０１１１】
また、ここでゲート電極２１、より好ましくはさらにソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域にレーザを照射するのは、各電極、配線層にレーザ光が当たることで生じる部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで電極、配線層自体の変形等が発生し、これによって回路構成が変化して、ＴＦＴに含まれる半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。また、ゲート電極２１にレーザ光が当たることでゲート電極の変形等が発生し、これによってゲート線１２ｂを介したゲート信号の伝達不良が起こり、隣接画素の表示に影響が出ることがあるのでこれを防ぐためである。
【０１１２】
図６（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってゲート電極２１と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極２１に照射されることになる。その結果、ゲート電極２１と半導体層２０が短絡することがある。こうなると、この短絡箇所を介してゲート電極２１から有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。また、このレーザによりゲート電極２１が損傷することがある。こうなると、ゲート線１２ｂを介したゲート信号の伝達不良が起こり隣接画素の表示に影響が出ることがある。このため、本発明の減光化方法は、実施形態１で示した要件（ｉ）及び（ｉｉ）を満たす領域にレーザ照射する。
【０１１３】
また、実施形態１で示した要件（ｉ）及び（ｉｉ）を満たすが、ソース電極２３、或いはドレイン電極２４、或いは電源線等その他の配線層（図７（ｂ）では不図示）と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。
【０１１４】
図６（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってソース電極２３、或いはドレイン電極２４、或いは電源線等その他の配線層（図７（ｂ）では不図示）と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層２０が短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。このため、本発明の減光化方法は、より好ましくは、実施形態１で示した要件（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザ照射する。
【０１１５】
一方、プロセスばらつきによるＴＦＴの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、ＴＦＴに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡、ゲート配線層損傷の問題がより顕在化する。また、上述した半導体層と、ソース電極、ドレイン電極あるいは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、実施形態１で示した要件（ｉ）及び（ｉｉ）を満たす領域、さらにより好ましくは、（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザを照射するのが望ましい。
【０１１６】
また本実施形態では、駆動用ＴＦＴ１６ｂよりも、回路上有機ＥＬ素子１７に近い発光期間制御用ＴＦＴ１６ｃにレーザを照射する。このため、駆動用ＴＦＴ１６ｂと発光期間制御用ＴＦＴ１６ｃとの間の配線部に電源線等との配線間短絡等のパターン不良があったとしても、有機ＥＬ素子１７への電流供給を低減することができる。このため、輝点画素の減光化を行なうことができる。
【０１１７】
本実施形態において、減光化方法を実施する際に用いられるレーザは実施形態１と同様のレーザを使用することができる。また、レーザの照射幅についても、実施形態１と同様に、半導体層２０の電流流れ方向に対して平行な方向に、レーザ波長程度以上とするのが好ましく、さらには１μｍ程度以上とするのがより好ましい。また、２μｍ程度以下とするのが好ましい。また、ゲート電極２１とソース電極２３、或いはゲート電極２１とドレイン電極２４の離間間隔も実施形態１と同様に、レーザの照射幅とレーザ照射装置の位置合わせ公差を合わせた値以上の離間間隔を設けておくのが好ましい。
【０１１８】
また、レーザ照射箇所についても、実施形態１と同様に、領域２６ａと２６ｂのうち片方のみにレーザ照射するのが好ましい。このようにすることで、領域２６ａと２６ｂのうち、レーザ照射しない方の領域に関しては、前述のゲート電極２１とソース電極２３あるいはドレイン電極２４との離間間隔を設けなくてよく、レイアウトスペースの低減が可能となる。また、レーザ照射の回数を低減することができると共に、減光化に要する時間を短縮することができる。
【０１１９】
本実施形態のように、レーザを照射し得る半導体層２０が設けられている平面領域（例えば、図７（ｂ）中の領域２６ａ、２６ｂ）が複数ある場合、好ましくは、回路上有機ＥＬ素子１７に最も近い平面領域にのみレーザを照射する。図７（ｂ）にて具体的に説明すると、回路上有機ＥＬ素子１７により近い、ゲート電極２１とソース電極２３との間の領域２６ａのみにレーザ照射するのが好ましい。このようにすることで、領域２６ａと２６ｂとの間にパターン不良があったとしても、有機ＥＬ素子１７への電流供給を低減することができる。例えば、ゲート電極２１と半導体層２０が平面視で重なる領域において、ゲート絶縁膜３１に欠陥があり、ゲート電極２１と半導体層２０とが短絡しているようなパターン不良がある場合、ゲート電極２１から有機ＥＬ素子１７に電流供給され、輝点画素となる。このような場合でも、ゲート電極２１とソース電極２３との間の領域２６ａのみにレーザ照射することで、この短絡箇所よりも回路上有機ＥＬ素子１７に近い領域を高抵抗化することができるため、輝点画素の減光化を行うことができる。また、輝点画素が有する発光期間制御用ＴＦＴ１６ｃへのアライメント方法も、実施形態１と同様の方法で行なうことができる。
【０１２０】
ところで、本実施形態では、発光期間制御用ＴＦＴ１６ｃに含まれる半導体層２０を対象としているものであるが、本発明はこれに限定されるものではない。駆動用ＴＦＴ１６ｂに含まれる半導体層について実施形態１で示した要件（ｉ）及び（ｉｉ）、より好ましくは（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域にレーザ照射を行ってもよい。
【０１２１】
［実施形態４］
以下に、本発明の第四の実施形態（実施形態４）について説明する。図８（ａ）は、本実施形態（実施形態４）における有機ＥＬ表示装置を示す断面模式図である。図８（ｂ）は、図８（ａ）のＡＢ区間の領域の部分平面構造を示す模式図であり、基板下方から見た図である。尚、図８の有機ＥＬ表示装置において、実施形態１にて示される有機ＥＬ表示装置に含まれている部材と同様の部材については、同じ符号を付している。本実施形態は、回路構成が図５の有機ＥＬ表示装置２と同様である有機ＥＬ表示装置であって、発光期間制御用ＴＦＴが複数のＴＦＴを直列に接続してなる構成であり、かつこの複数のＴＦＴのゲート電極が共通の電極からなる有機ＥＬ表示装置を対象とする。従って、本実施形態の有機ＥＬ表示装置は、発光期間制御用ＴＦＴの構成が上記の通り異なる点を除いて、実施形態３と同一の構成である。また駆動シークエンスも実施形態３と同一である。尚、ゲート電極２１は、図示していないが、ゲート線１２ｂと電気的に接続されている。
【０１２２】
図８（ａ）は、本実施形態の有機ＥＬ表示装置の一部分である発光期間制御用ＴＦＴ１６ｃを含む断面構造を示している。本実施形態では、実施形態３と同様に、有機ＥＬ素子１７に回路上最も近いＴＦＴである発光期間制御用ＴＦＴ１６ｃにレーザを照射する。ここで発光期間制御用ＴＦＴ１６ｃは、電源線１４から有機ＥＬ素子１７への配線経路上に配置されている。このため、基板３０の下方からレーザ照射し半導体層２０を高抵抗化させることで、有機ＥＬ素子１７への電流供給を低減できるため、輝点画素を減光化することができる。
【０１２３】
次に、本実施形態における減光化方法の詳細について説明する。
【０１２４】
上述したように、図８（ｂ）は、図８（ａ）のＡＢ区間の領域の部分平面構造であるが、この構造は実施形態３の画素回路内及び図８（ａ）に示される発光期間制御用ＴＦＴ１６ｃの平面構造である。
【０１２５】
本実施形態の有機ＥＬ表示装置は、発光期間制御用ＴＦＴ１６ｃが、複数のＴＦＴが直列に接続され、かつこの複数のＴＦＴのゲート電極が共通である構成である。即ち、図８（ｂ）に示されるように、ソース電極２３とドレイン電極２４との間に、ゲート電極２１があり、このゲート電極２１が、複数の箇所（２箇所）で半導体層２０と立体交差している。
【０１２６】
本実施形態においては、図８（ｂ）に示されるように、半導体層２０内又はその近傍である所定の領域２６ｃ乃至２６ｅに基板下方からレーザを照射することにより、本発明の減光化方法を実施することができる。ここで、領域２６ｃ及び２６ｅは、下記（ｉ）及び（ｉｉ）を満たす領域である。さらに、より好ましくは、下記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域である。
（ｉ）半導体層２０の電流流れ方向に対して垂直の方向であって半導体層２０の両端を含む帯状の領域
（ｉｉ）ゲート電極２１と平面視で重ならない領域（ただし、後述する（ｉｖ）の要件に該当する領域を除く。）
（ｉｉｉ）ソース電極２３、ドレイン電極２４及び電源線等その他の配線層のいずれにも平面視で重ならない領域
【０１２７】
一方、領域２６ｄは、上記（ｉ）及び下記（ｉｖ）を満たす領域である。さらに、より好ましくは、上記（ｉ）、下記（ｉｖ）及び上記（ｉｉｉ）を満たす領域である。
（ｉｖ）平面視でゲート電極２１と重ならず、かつ半導体層２０の電流流れ方向に対して半導体層２０とゲート電極２１との立体交差箇所の間にある領域
【０１２８】
本実施形態では、領域２６ｃ、２６ｄ又は２６ｅに基板下方からレーザ照射を行うことにより、輝点画素の減光化を安定して行なうことができると共に隣接画素の表示への影響を低減できる。尚、領域２６ｃ乃至２６ｅのうち二種類の領域にレーザを照射してもよいし、領域２６ｃ乃至２６ｅの全ての領域にレーザを照射してもよい。本実施形態では、好ましくは、領域２６ｄにレーザ照射する。こうすることでレーザ照射を安定して行うことができる。
【０１２９】
ここで、基板下方からレーザ照射を行うのは、実施形態１、２と同様に、第二電極１７ｃにレーザ光が当たることで第二電極１７ｃが損傷するのを防ぐためである。また、有機ＥＬ素子１７がトップエミッション型であり、発光期間制御用ＴＦＴ１６ｃが光反射性を有する第一電極１７ａと平面視で重なる領域に配置されている場合でも、基板下方からレーザ照射を行うことで、領域２６ｃ、２６ｄ又は２６ｅにレーザ照射することができる。
【０１３０】
また、ここでゲート電極２１、より好ましくはさらにソース電極２３、ドレイン電極２４及び電源線等その他の配線層（図８（ｂ）では不図示）のいずれにも平面視で重ならない領域にレーザを照射するのは、各電極、配線層にレーザ光が当たることで発生する部材そのものの変形等を防ぐためである。つまり、各電極、配線層にレーザ光が当たることで部材の変形等が発生し、これによって回路構成が変化して、ＴＦＴの半導体層２０の抵抗値を上昇させたとしても輝点画素が減光化されないことがあるのでこれを防ぐためである。また、ゲート電極２１にレーザ光が当たることでゲート電極の変形等が発生し、これによってゲート線１２ｂを介したゲート信号の伝達不良が起こり、隣接画素の表示に影響が出ることがあるのでこれを防ぐためである。
【０１３１】
図６（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってゲート電極２１と平面視で重なる領域にレーザを照射した場合、レーザがゲート電極２１に照射されることになる。その結果、ゲート電極２１と半導体層２０が短絡することがある。こうなると、この短絡箇所を介してゲート電極２１から有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。また、このレーザによりゲート電極２１が損傷することがある。こうなると、ゲート線１２ｂを介したゲート信号の伝達不良が起こり隣接画素の表示に影響が出ることがある。このため、本発明の減光化方法は、上記（ｉ）及び（ｉｉ）を満たす領域、或いは上記（ｉ）及び（ｉｖ）を満たす領域にレーザ照射する。
【０１３２】
また、上記（ｉ）及び（ｉｉ）を満たすが、ソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図８（ｂ）では不図示）と平面視で重なる領域にレーザを照射した場合、以下の理由により、減光化の成功率が下がる。
【０１３３】
図６（ａ）に示される画素回路を有する有機ＥＬ表示装置において、半導体層２０内であってソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層（図８（ｂ）では不図示）と平面視で重なる領域にレーザを照射する。そうすると、レーザがソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層に照射されることになる。その結果、これらの層と半導体層２０とが短絡することがある。こうなるとレーザ照射した画素において、この短絡箇所を電流が流れ、有機ＥＬ素子１７に電流供給され、輝点画素の減光化が行えなくなる。また、上記（ｉ）及び（ｉｖ）を満たすが、ソース電極２３、ドレイン電極２４あるいは電源線等その他の配線層と平面視で重なる領域にレーザを照射した場合も、同様の理由により減光化の成功率が下がる。このため、本実施形態における減光化方法は、より好ましくは、上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域、あるいは上記（ｉ）、（ｉｖ）及び（ｉｉｉ）を満たす領域にレーザ照射する。
【０１３４】
一方、プロセスばらつきによるＴＦＴの形状ばらつき、特性ばらつき、照射するレーザのばらつきにより、ＴＦＴに含まれる半導体層の抵抗値を上昇させても、輝点画素が十分に減光化されないことがある。これを解決するためにレーザのエネルギーを上げることになるが、レーザのエネルギーを上げることで上述した半導体層とゲート電極層との短絡、ゲート配線層損傷の問題がより顕在化する。また、上述した半導体層と、ソース電極、ドレイン電極あるいは電源線等その他の配線層との短絡の問題がより顕在化する。以上から、上記（ｉ）及び（ｉｉ）を満たす領域或いは上記（ｉ）及び（ｉｖ）を満たす領域、さらにより好ましくは、上記（ｉ）、（ｉｉ）及び（ｉｉｉ）を満たす領域或いは上記（ｉ）、（ｉｖ）及び（ｉｉｉ）を満たす領域にレーザを照射するのが望ましい。
【０１３５】
また本実施形態の有機ＥＬ表示装置では、半導体層２０と立体交差するゲート電極２１間に、半導体層２０がゲート電極２１と平面的に重ならない領域を有している。このため、本実施形態の減光化方法において、領域２６ｄのみにレーザ照射を行う形態では、ソース電極２３とゲート電極２１との間又はドレイン電極２４とゲート電極２１との間には、半導体層２０の電流流れ方向に対して平行な方向に離間間隔を設けなくてよい。これにより、レイアウトスペースの低減が可能となる。
【０１３６】
また本実施形態の有機ＥＬ表示装置では、発光期間制御用ＴＦＴが、複数のＴＦＴが直列に接続され、かつこの複数のＴＦＴのゲート電極が共通の電極からなる構成であることにより、さらに以下の効果を奏する。この効果について説明する。
【０１３７】
ＴＦＴの製造工程中での静電気や、ゲート電極端と活性層の結晶粒界とが一致した場合に結晶粒界での準位を介したキャリア輸送が起こること等によって、ＴＦＴのオフ時の抵抗値が小さくなることがある。実施形態３の有機ＥＬ表示装置では、発光期間制御用ＴＦＴ１６ｃのオフ時の抵抗値が小さくなった場合、駆動シークエンスの期間（Ｄ）において、大きな電流が流れ、輝点不良となる。
【０１３８】
本実施形態の有機ＥＬ表示装置では、発光期間制御用ＴＦＴ１６ｃが複数のＴＦＴが直列に接続され、かつこの複数のＴＦＴのゲート電極が共通である構成である。このため、その中の一つのＴＦＴが上述のようにオフ時の抵抗値が小さくなった場合でも、もう一つのＴＦＴが、正常に動作していれば、発光期間制御用ＴＦＴを構成する複数のＴＦＴのオフ時におけるソース電極とドレイン電極間の抵抗の合成抵抗値は、所望の値を確保することができる。このように、本実施形態の有機ＥＬ表示装置では、輝点不良の発生確率を抑制することができる。このようにして、発光期間を制御する駆動における表示特性を向上することができる。
【０１３９】
尚、図２や図６に示した画素回路及び駆動シークエンスは、本発明の減光化方法を適用する対象の有機ＥＬ表示装置に含まれる画素回路及びその駆動シークエンスの具体例である。本発明の減光化方法の適用対象は、これらの画素回路を含みこれらの駆動シークエンスで駆動される有機ＥＬ表示装置に限定されるものではない。
【０１４０】
［有機ＥＬ表示装置］
上記述べてきた本発明の有機ＥＬ表示装置の減光化方法を適用した有機ＥＬ表示装置では、輝点画素が減光化されたことにより、輝点不良が修復された表示特性を得ることができる。
【実施例】
【０１４１】
［実施例１］
実施形態２の減光化方法の実施例を、以下に説明する。尚、本発明は、後述する実施例に限定されるものではなく、また本発明は、後述する実施例に用いた材料や素子構成、及び画素配列や画素ピッチによって限定されるものではない。
【０１４２】
本実施例では、図１における画素１１の２次元状の配列を、４８０行×１９２０列とした。また、画素１１の行方向の画素ピッチは９４．５μｍ、列方向の画素ピッチは３１．５μｍとした。また、画素１１は列方向に、画素１１Ｒ（不図示）、１１Ｇ（不図示）、１１Ｂ（不図示）がこの順で繰り返し配置される構成とした。このような画素配列、画素ピッチにて、有機ＥＬ表示装置を作製した。本実施例では、まず、基板３０上に公知のプロセスを用いて、半導体層２０、ゲート絶縁膜３１、ゲート電極２１、層間絶縁膜３２、ソース電極２３、ドレイン電極２４、配線３３を順次形成した。
【０１４３】
具体的には、まずポリシリコンを所定の領域に成膜して半導体層２０を形成した。このとき半導体層２０の膜厚を４０ｎｍとした。次に、ＳｉＯ2を成膜してゲート絶縁膜３１を形成した。このときゲート絶縁膜３１の膜厚を１００ｎｍとした。次に、ＭｏＷを所定の領域に成膜してゲート電極２１を形成した。このときゲート電極の膜厚を１５０ｎｍとした。次に、ＳｉＯを成膜して層間絶縁膜３２を形成した。このとき層間絶縁膜３２の膜厚を５００ｎｍとした。次に、Ｔｉ及びＡｌを、下層からＴｉ（膜厚：１００ｎｍ）／Ａｌ（膜厚：３００ｎｍ）／Ｔｉ（膜厚：１００ｎｍ）の順で順次成膜した後、所望のパターニングを行うことにより、ソース電極２３、ドレイン電極２４及び配線３３を一括で形成した。
【０１４４】
次に、ソース電極２３、ドレイン電極２４、配線３３の上にポリイミド樹脂を塗布した後、フォトリソグラフィー法を用いたパターニングを行うことにより、コンタクトホール３５が所望の位置で設けられている絶縁膜３４を形成した。尚、焼成後の絶縁膜３４の膜厚は２μｍであった。
【０１４５】
次に、絶縁膜３４上に、スパッタリング法を用いてＡｇを成膜してＡｇ膜を形成した。このときＡｇ膜の膜厚を１５０ｎｍとした。次に、フォトリソグラフィー法を用いてＡｇ膜のパターニングを行うことで反射膜３７を形成した。
【０１４６】
次に、酸化インジウム亜鉛を膜厚１０ｎｍで成膜し、フォトリソグラフィー法を用いてパターニングを行うことで第一電極１７ａを形成した。
【０１４７】
次に、コンタクトホール３５を覆いつつ、絶縁膜３４上に設けられる第一電極１７ａ上に、開口部を有するように、バンク３６を形成した。具体的には、ポリイミド樹脂を塗布した後、フォトリソグラフィー法を用いて所望のパターニングを行うことでバンク３６を形成した。尚、焼成後のバンク３６の膜厚が１．５μｍであった。
【０１４８】
次に、バンク３６上に、マスク蒸着法により、公知の材料からなる有機ＥＬ層１７ｂを形成した。
【０１４９】
次に、有機ＥＬ層１７ｂの上に、スパッタリング法を用いて表示領域１０全域に渡って酸化インジウム亜鉛を成膜し、第二電極１７ｃを形成した。ここで第二電極１７ｃの膜厚は３０ｎｍであった。
【０１５０】
次に、第二電極１７ｃ上に、表示領域１０全域に渡って保護膜３８を形成した。保護膜３８は、以下の３層構成とした。まず第二電極１７ｃ上に、プラズマＣＶＤ法を用いてＳｉＮを膜厚１μｍで成膜した。次に、ＳｉＮ膜上に、スクリーン印刷法を用いて有機樹脂を膜厚１０μｍで成膜した。次に、有機樹脂上に、プラズマＣＶＤ法を用いてＳｉＮを膜厚１μｍで成膜した。
【０１５１】
以上の工程により有機ＥＬ表示装置を複数作製した。
【０１５２】
次に、作製した複数の有機ＥＬ表示装置を点灯させて表示検査を行い、輝点不良が発生した有機ＥＬ表示装置を抽出した。そして輝点不良が発生した複数の有機ＥＬ表示装置の中の輝点不良画素に対して本発明の減光化方法を適用した。
【０１５３】
本実施例では、駆動用ＴＦＴ１６ｂに対して、図３（ｂ）の領域２６ｂに、波長５３２ｎｍのＹＡＧレーザを用いて基板３０下方からレーザ照射した。即ち、実施形態２にて説明した要件（ｉ）、（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を満たす領域にレーザ照射した。
【０１５４】
レーザ照射後、再度有機ＥＬ表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、有機ＥＬ表示装置内の全ての輝点不良画素が減光化された有機ＥＬ表示装置を１０個抽出した。これらの有機ＥＬ表示装置では、有機ＥＬ表示装置内に、減光化された輝点画素が１個〜５個含まれていた。
【０１５５】
そして、これらの有機ＥＬ表示装置１０個を５０００時間放置し、その後に再度これらの有機ＥＬ表示装置を点灯させて表示検査を行なったところ、レーザ照射した画素の周囲の画素にダークスポットが発生した有機ＥＬ表示装置は、１０個中０個であった。尚、ダークスポットとは、有機ＥＬ素子の発光輝度が所望の値よりも下がって表示される表示不良である。
【０１５６】
［比較例１］
以下に、本発明の比較例を、図９を参照しながら具体的に説明する。図９は、本比較例の有機ＥＬ表示装置を示す断面模式図である。図９は、本比較例の有機ＥＬ表示装置の一部分である駆動用ＴＦＴ１６ｂを含む断面構造を示している。尚、図９の有機ＥＬ表示装置において、実施形態２にて示される有機ＥＬ表示装置に含まれている部材と同様の部材については、同じ符号を付している。
【０１５７】
本比較例の有機ＥＬ表示装置は、図９に示すように、駆動用ＴＦＴ１６ｂの半導体層２０が設けられている平面領域と反射膜３７とが、平面視で重なる領域がないことを除いては、実施例１の有機ＥＬ表示装置と同一の構成である。
【０１５８】
本比較例の有機ＥＬ表示装置を、実施例１と同一の方法で複数作製した。
【０１５９】
次に、実施例１と同様に、作製した複数の有機ＥＬ表示装置を点灯させて表示検査を行い、輝点不良が発生した有機ＥＬ表示装置を抽出した。
【０１６０】
そして輝点不良が発生した複数の有機ＥＬ表示装置の中の輝点不良画素に対して以下の形式でレーザを照射した。
【０１６１】
本比較例では、駆動用ＴＦＴ１６ｂに対して、図４（ｂ）の領域２６ｂに相当するが、反射膜３７と平面視で重ならない領域に、波長５３２ｎｍのＹＡＧレーザを用いて基板３０下方からレーザ照射した。即ち、上述した要件（ｉｉ）、（ｉｉｉ）及び（ｉｖ）を満たすが、（ｉ）を満たさない領域にレーザ照射した。
【０１６２】
レーザ照射後、再度有機ＥＬ表示装置を点灯させて表示検査を行ない、輝点画素の位置の発光状態を確認し、有機ＥＬ表示装置内の全ての輝点不良画素が減光化された有機ＥＬ表示装置を１０個抽出した。これらの有機ＥＬ表示装置では、有機ＥＬ表示装置内に、減光化された輝点画素が１個〜５個含まれていた。
【０１６３】
そして、これらの有機ＥＬ表示装置１０個を５０００時間放置し、その後に再度これらの有機ＥＬ表示装置を点灯させて表示検査を行なったところ、レーザ照射した画素の周囲の画素にダークスポットが発生した有機ＥＬ表示装置は、１０個中６個であった。これらのダークスポットが発生した有機ＥＬ表示装置では、レーザ照射した領域において保護膜３８に損傷があることが確認された。
【０１６４】
実施例１と比較例１を比較すると、実施例１では、有機ＥＬ表示装置において、駆動用ＴＦＴ１６ｂの半導体層２０が設けられている平面領域が、反射膜３７と平面視で重なる領域を有している。そして、この反射膜３７と平面視で重なる領域に基板３０下方からレーザ照射している。これにより、保護膜３８まで到達するレーザ光を低減することができ、保護膜３８の損傷による表示不良の発生確率を抑制することができた。
【符号の説明】
【０１６５】
１（２）：有機ＥＬ表示装置、１０：表示領域、１１：画素、１２：行制御回路、１２ａ（１２ｂ、１２ｃ）：ゲート線、１３：列制御回路、１３ａ：データ線、１４：電源線、１５：保持容量、１６ａ：選択用ＴＦＴ、１６ｂ：駆動用ＴＦＴ、１６ｃ：発光期間制御用ＴＦＴ、１６ｄ：消去用ＴＦＴ、１７：有機ＥＬ素子、１７ａ：第一電極、１７ｂ：有機ＥＬ層、１７ｃ：第二電極、１８：接地線、２０：半導体層、２１：ゲート電極、２２ａ（２２ｂ）：コンタクトホール、２３：ソース電極、２４：ドレイン電極、３０：基板、３１：ゲート絶縁膜、３２：層間絶縁膜、３３：配線、３４：絶縁膜、３５：コンタクトホール、３６：バンク、３７：反射膜、３８：保護膜
【図１】
0005967887.tif 000002
【図２】
0005967887.tif 000003
【図３】
0005967887.tif 000004
【図４】
0005967887.tif 000005
【図５】
0005967887.tif 000006
【図６】
0005967887.tif 000007
【図７】
0005967887.tif 000008
【図８】
0005967887.tif 000009
【図９】
0005967887.tif 000010