(57)【特許請求の範囲】
【請求項１】
行列状に配された複数の画素を有し、
前記複数の画素の各々は、
光電変換部と、
電荷を保持する保持部と、
前記光電変換部で生じた電荷を前記保持部に転送する転送部と、
前記光電変換部をリセットするリセット部と、
を有する光電変換装置の駆動方法であって、
第１のフレームで、前記行列のうちの第１の行、前記第１の行の両隣の第２、および、第３の行、ならびに、第４の行の前記画素に対して電荷を蓄積する動作を行わせた後、前記第１、第２、および、第３の行の画素から信号を出力させ、その後、
前記第２、第３、および、第４の行の画素に対しては電荷を蓄積する動作を行わせずに、前記第１の行の画素に対して電荷を蓄積する動作を行わせた後、前記第１のフレームに続く第２のフレームで、前記第１、および、第４の行の画素から信号を出力させ、さらに
前記第１のフレームにおいて、前記第２、第３、および、第４の行の画素が有する前記リセット部により、当該画素の光電変換部をリセットすることを特徴とする光電変換装置の駆動方法。
【請求項２】
前記保持部はフローティングディフュージョン部であることを特徴とする請求項１に記載の光電変換装置の駆動方法。
【請求項３】
前記保持部は、前記光電変換部とフローティングディフュージョン部との間の電気経路に設けられた保持容量であることを特徴とする請求項１に記載の光電変換装置の駆動方法。
【請求項４】
前記第１のフレーム及び前記第２のフレームで読み出された第１の行の画素の信号を用いて動画像を形成し、前記第１のフレーム及び前記第２のフレームで読み出された、第１の行の画素の信号、第２の行の画素の信号、第３の行の画素の信号、および、第４の行の画素の信号を用いて静止画像を形成することを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置の駆動方法。
【請求項５】
行列状に配された複数の画素を有し、
前記複数の画素の各々は、
光電変換部と、
電荷を保持する保持部と、
前記光電変換部で生じた電荷を前記保持部に転送する転送部と、
前記光電変換部をリセットするリセット部と、
を有する光電変換装置の駆動方法であって、
前記行列のうちの第１の行、前記第１の行の両隣の第２、および、第３の行、ならびに、第４の行の前記画素の光電変換部において生じた電荷を同時に前記保持部に転送する第１動作と、
前記第１、第２、および、第３の行の画素において、前記第１動作で前記保持部に転送された電荷に基づく信号を読み出す第２動作と、
前記第２動作で前記第１の行の画素から信号を読み出した後に、前記第１の行の画素において電荷の蓄積を行なう第３動作と、
前記第３動作の後に、前記第３動作において前記第１の行の画素で蓄積された電荷に基づく信号を読み出し、前記第１動作で前記保持部に転送された電荷に基づく信号を前記第４の行の画素から読み出す第４動作と、を有し、
前記第２、および、前記第３の行の画素において、前記第１動作の終了後から前記第２動作で前記第２の行の画素から信号を読み出すまでの間に、前記リセット部を用いて前記光電変換部をリセットし、
前記第４の行の画素において、前記第１動作の終了後から前記第４動作で前記第４の行の画素から信号を読み出すまでの間に、前記リセット部を用いて前記光電変換部をリセットすることを特徴とする光電変換装置の駆動方法。
【請求項６】
前記保持部はフローティングディフュージョン部であることを特徴とする請求項５に記載の光電変換装置の駆動方法。
【請求項７】
前記保持部は、前記光電変換部とフローティングディフュージョン部との間の電気経路に設けられた保持容量であることを特徴とする請求項５に記載の光電変換装置の駆動方法。
【請求項８】
前記第２動作及び前記第４動作で読み出された第１の行の画素の信号を用いて動画像を形成し、前記第２動作及び前記第４動作で読み出された、第１の行の画素の信号、第２の行の画素の信号、第３の行の画素の信号、および、第４の行の信号を用いて静止画像を形成することを特徴とする請求項５〜７のいずれか１項に記載の光電変換装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、光電変換装置の駆動方法、および撮像システムに関する。
【背景技術】
【０００２】
デジタルカメラやデジタルカムコーダなどの撮像装置において、動画撮影と並行して静止画撮影を行うものが知られている。
特許文献１には、動画撮影と並行して静止画撮影を行うモードを備える撮像装置が記載されている。このモードにおいて、撮像面内における全ての行の画素が同時に蓄積動作を行い、それぞれの光電変換部には、同一の期間で発生した電荷が蓄積される。
第１のフレームにおいて、光電変換部に蓄積された電荷は、全ての画素で同時に、画素内の電荷保持部に転送される。第１のフレームでは、ｎを０以上の整数として、５ｎ＋１行目および５ｎ＋２行目の画素からのみ信号を読み出す。そして、第１のフレームに続く第２のフレームでは、再び全ての画素で同時に蓄積動作を行うが、光電変換部に蓄積された電荷は、５ｎ＋１行目の画素についてのみ、光電変換部から電荷保持部へ転送される。その後、第２のフレームで電荷保持部に転送された電荷に基づく信号を、５ｎ＋１行目の画素から読み出すとともに、第１のフレームで電荷保持部に転送された電荷に基づく信号を、５ｎ＋３行目の画素から読み出す。第３のフレーム以降のフレームでも、第２のフレームと同様の動作が行われるが、ここでは、５ｎ＋３行目の画素に代えて、第１のフレームで電荷保持部に転送された電荷に基づく信号を、５ｎ＋４行目、５ｎ行目の画素から順次読み出す。
つまり、５ｎ＋１行目の画素からは、フレーム毎に蓄積動作を行って蓄積された電荷に基づく信号を読み出すのに対して、５ｎ＋２、５ｎ＋３、５ｎ＋４、５ｎ行目の画素からは、４フレームにつき１度しか信号を読み出さない。言い換えると、第１のフレームにおける蓄積動作に基づく信号を全ての画素から読み出すのに、４フレームかけている。このようにして取得した、第１のフレームの蓄積動作に基づく信号を用いて静止画を構成する。結果として、蓄積時間の同時性が高い静止画を得るとともに、静止画に対して１／５の密度で読み出される動画像は、静止画の４倍の速度で更新される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−４１７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の技術では、第２〜第４のフレームにおいて、５ｎ＋３〜５ｎ行の画素をリセットしていない。そのため、第１のフレームで画素内の電荷保持部に電荷を転送した後、第２〜第４のフレームで信号が読み出されるまでの間に、５ｎ＋３〜５ｎ行目の画素において、光電変換部の飽和電荷量を超えて電荷が発生すると、この電荷が同じ画素内の電荷保持部や、隣接する画素に流入するおそれがある。異なる蓄積時間あるいは画素で発生した電荷の漏れ込みによるブルーミングは、得られる画像の画質を劣化させる。
本発明は、動画像と静止画像とを並行して取得する場合においても、画質の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成する本発明は、行列状に配された複数の画素を有し、前記複数の画素の各々は、光電変換部と、電荷を保持する保持部と、前記光電変換部で生じた電荷を前記保持部に転送する転送部と、前記光電変換部をリセットするリセット部と、を有する光電変換装置の駆動方法であって、第１のフレームで、前記行列のうちの第１の行、前記第１の行の両隣の第２、および、第３の行、ならびに、第４の行の前記画素に対して電荷を蓄積する動作を行わせた後、前記第１、第２、および、第３の行の画素から信号を出力させ、その後、前記第２、第３、および、第４の行の画素に対しては電荷を蓄積する動作を行わせずに、前記第１の行の画素に対して電荷を蓄積する動作を行わせた後、前記第１のフレームに続く第２のフレームで、前記第１、および、第４の行の画素から信号を出力させ、さらに前記第１のフレームにおいて、前記第２、第３、および、第４の行の画素が有する前記リセット部により、当該画素の光電変換部をリセットすることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、動画像と静止画像とを並行して取得する場合においても、画質の低下を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る光電変換装置のブロック図である。
【図２】実施例１に係る画素の等価回路図である。
【図３】実施例１に係る動作シーケンスを示す図である。
【図４】実施例１に係るタイミング図である。
【図５】実施例２に係る動作シーケンスを示す図である。
【図６】実施例３に係る画素の等価回路図である。
【図７】実施例３に係る動作シーケンスを示す図である。
【図８】実施例３に係るタイミング図である。
【図９】実施例４に係る画素の等価回路図である。
【図１０】実施例４に係る画素の断面図とポテンシャル図である。
【図１１】実施例４に係る動作シーケンスを示す図である。
【図１２】実施例４に係るタイミング図である。
【図１３】実施例５に係る動作シーケンスを示す図である。
【図１４】実施例６に係る撮像システムのブロック図である。
【発明を実施するための形態】
【０００８】
（実施例１）
図１を用いて本発明に適用可能な光電変換装置の全体ブロック図の例を説明する。光電変換装置１は半導体基板を用いて１つのチップで構成することができる。光電変換装置１は、複数の画素が配された撮像領域２を有している。更に、光電変換装置１は制御部３を有している。制御部３は、垂直走査部４、信号処理部５及び出力部６に制御信号、電源電圧等を供給する。
【０００９】
垂直走査部４は撮像領域２に配された複数の画素に駆動パルスを供給する。通常、画素行ごともしくは複数の画素行ごとに駆動パルスを供給する。垂直走査部４はシフトレジスタもしくはアドレスデコーダを用いて構成することができる。
【００１０】
信号処理部５は、列回路、水平走査回路、水平出力線を含んで構成される。列回路は、各々が、垂直走査部４により選択された画素行に含まれる複数の画素の信号を受ける複数の回路ブロックにより構成されている。各回路ブロックは、信号保持部、増幅回路、ノイズ除去回路、アナログデジタル変換回路のいずれか、もしくはそれらの組み合わせにより構成することができる。水平走査回路はシフトレジスタもしくはアドレスデコーダを用いて構成することができる。
【００１１】
出力部６は水平出力線を介して伝達された信号を光電変換装置１外に出力する。出力部６は、バッファもしくは増幅回路を含んで構成されている。
【００１２】
次に、図２を用いて撮像領域に含まれる画素の構成を説明する。図２は、画素ＰＩＸの等価回路図である。
【００１３】
光電変換部であるフォトダイオードＰＤのアノードは固定電位に接地され、カソードは第１の転送部である第１転送トランジスタＴＸを介して増幅トランジスタＳＦのゲート端子に接続される。光電変換部ＰＤのカソードはさらに、第２の転送部である第２転送トランジスタＯＦＤを介してオーバーフロードレイン（以下、ＯＦＤ）として機能する、電源ＶＤＤと接続される。第２転送トランジスタは、光電変換部ＰＤをリセットするリセット部としても機能する。増幅トランジスタＳＦのゲート端子は、リセットトランジスタＲＥＳを介して電源ＶＲＥＳに接続される。また、増幅トランジスタＳＦのゲート端子と、リセットトランジスタＲＥＳ及び第１転送トランジスタＴＸの主電極とが共通に接続される、ノードＦＤは容量値を有しており、電荷を保持することができる。以下では、ノードＦＤが有する容量を第１の保持部あるいは単に保持部と称する。第１の保持部は、例えば半導体基板上に画素ＰＩＸを形成する場合にあっては、第１転送トランジスタおよびリセットトランジスタの主電極を構成する不純物拡散領域であり、浮遊拡散部（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ部；ＦＤ部）とも称する。図２では、電源ＶＤＤと電源ＶＲＥＳとを分けているが、これらは共通の電源であってもよい。
【００１４】
選択トランジスタＳＥＬは、一方の主電極が垂直信号線ＶＬに、他方の主電極が増幅トランジスタＳＦの一方の主電極と接続されている。アクティブな信号ＰＳＥＬが制御電極に入力されると、選択トランジスタの両主電極は導通状態となる。これにより増幅トランジスタＳＦは、垂直信号線ＶＬに設けられた不図示の定電流源とでソースフォロワ回路を形成し、増幅トランジスタＳＦの制御電極であるゲート端子の電位に応じた信号が垂直信号線ＶＬに現れる。垂直信号線ＶＬに現れた信号に基づいて光電変換装置から信号が出力され、前述の信号処理部などを経て画像として表示される。
【００１５】
次に、本実施例に係る動作を説明する。図３は、光電変換装置１の全体的な動作シーケンスを示す図である。ここでは、撮像領域中の８行分の画素に注目している。
【００１６】
本実施例では、２行目および７行目の画素から信号を読み出す周期が、他の６行の画素よりも短くなっている。
【００１７】
図３において、ＰＯＦＤ＿ｎ（ｎは１〜８の整数）は、ｎ行目の画素の第２転送トランジスタＯＦＤに与えられる信号ＰＯＦＤを表している。信号ＰＯＦＤ＿ｎがＨレベルの時に、当該行の第２転送トランジスタＯＦＤがオンするものとする。また、図３において、信号群ＰＲＯａ＿ｎ（ｎは１〜８の整数）は、ｎ行目の画素における動作を示す。ここでは、行われる動作に応じて期間ＥＳ＿ａｃｃｕｍｕｌａｔｉｏｎ、ＴＸ、ＮＯＰ、Ｒｅａｄ  Ｏｕｔ、ＥＶＦ  ａｃｃｕｍｕｌａｔｉｏｎ、およびＥＶＦ  Ｒ．Ｏ．に分類される。なお、図３では、水平走査を省略している。
【００１８】
図４を参照して、各期間における詳細な動作を説明する。図４（ａ）に示す期間ＥＳ＿ａｃｃｕｍｕｌａｔｉｏｎは、光電変換部ＰＤに電荷を蓄積する期間である。ここでは、信号ＰＴＸおよびＰＳＥＬがＬレベル、信号ＰＲＥＳがＨレベルの状態を保つ。これにより、光電変換部ＰＤで発生した電荷は光電変換部で蓄積されるとともに、ＦＤ部がリセットされる。また、信号ＰＳＥＬがＬレベルであるので、画素からは信号が出力されない状態である。
【００１９】
図４（ｂ）に示す期間ＮＯＰは、画素が動作を行わない期間であって、信号ＰＴＸ、ＰＲＥＳおよびＰＳＥＬがＬレベルを維持する。
【００２０】
図４（ｃ）に示す期間ＴＸは、光電変換部ＰＤに蓄積された電荷を、第１の保持部に転送する動作を行う期間である。まず、信号ＰＲＥＳがＬレベルになり、ＦＤ部のリセット状態が解除される。その後、信号ＰＴＸをＨレベルにすることで、光電変換部ＰＤから第１の保持部に電荷が転送される。信号ＰＴＸがＬレベルになるまでが、蓄積期間となる。
【００２１】
図４（ｄ）に示す期間Ｒｅａｄ  Ｏｕｔは、画素から信号を読み出す動作を行う期間である。この期間では、信号ＰＴＸおよびＰＲＥＳがＬレベルであり、信号ＰＳＥＬがＨレベルであるので、この時点でＦＤ部に保持された電荷量に応じた信号が垂直信号線ＶＬに現れる。
【００２２】
図４（ｅ）に示す期間ＥＶＦ  ａｃｃｕｍｕｌａｔｉｏｎは、期間ＥＳ  ａｃｃｕｍｕｌａｔｉｏｎと同様に、光電変換部ＰＤが電荷を蓄積する期間である。信号ＰＴＸおよびＰＳＥＬがＬレベル、信号ＰＲＥＳがＨレベルの状態を保つとともに、ＦＤ部がリセットされる。また、信号ＰＳＥＬがＬレベルであるので、画素からは信号が出力されない状態である。
【００２３】
図４（ｆ）に示す期間ＥＶＦ  Ｒ．Ｏ．は、画素から信号を読み出す期間である。期間ＥＶＦ  Ｒ．Ｏ．では、信号ＰＳＥＬがＨレベルに保たれる。まず、信号ＰＴＸがＬレベルである状態で、信号ＰＲＥＳをＨレベルからＬレベルに遷移させる。これにより、垂直信号線ＶＬには、ＦＤ部をリセットしたことによる信号が現れる。この信号には、リセットトランジスタによって生じる固定的なノイズと、ランダムなノイズとが含まれる。次に、信号ＰＴＸをＨレベルにすることで、光電変換部ＰＤに蓄積された電荷を、ＦＤ部に転送する。これにより、垂直信号線ＶＬには、光電変換によって得られた電荷量に基づく信号が現れる。信号ＰＴＸがＬレベルになるまでが、光電変換部ＰＤの蓄積期間である。図中、「Ｎ読み」と示した期間に垂直信号線ＶＬに現れる信号と、「Ｓ読み」と示した期間に垂直信号線ＶＬに現れる信号とには、リセットトランジスタに起因するノイズが含まれるので、両信号の差分を取ることで、ノイズを低減できる。
【００２４】
再び、図３に戻る。時刻ｔ０に、全ての行の画素に対して、信号ＰＯＦＤ＿ｎがＨレベルからＬレベルになる。この期間では、信号群ＰＲＯａ＿ｎがＥＳ  ａｃｃｕｍｕｌａｔｉｏｎであるので、信号ＰＯＦＤ＿ｎがＬレベルになると、光電変換部ＰＤで電荷を蓄積できる状態になる。
【００２５】
信号ＰＯＦＤ＿ｎがＬレベルである期間において、時刻ｔ１に、信号群ＰＲＯａ＿ｎが期間ＴＸの動作に移行する。期間ＥＳ  ａｃｃｕｍｕｌａｔｉｏｎではＨレベルだった信号ＰＲＥＳがＬレベルになり、その後、信号ＰＴＸがＨレベルになることで、光電変換部ＰＤからＦＤ部へと電荷が転送される。ここまでの動作は、８行の画素全てについて同時に行われる。
【００２６】
期間ＴＸが終わると、信号群ＰＲＯａ＿ｎはＮＯＰに設定される。信号群ＰＲＯａ＿ｎがＮＯＰである期間において、時刻ｔ２から、信号ＰＯＦＤ＿ｎがＨレベルになる。これにより、光電変換部ＰＤで発生した電荷は、第２の転送部ＯＦＤを介して電源に排出される。
【００２７】
時刻ｔ３信号群ＰＲＯａ＿２がＲｅａｄ  Ｏｕｔに切り替わる。２行目の画素について、信号ＰＳＥＬがＨレベルになることで、期間ＴＸでＦＤ部に転送された電荷量に応じた信号が垂直信号線ＶＬに現れる。この信号が、信号処理部５で処理されて、光電変換装置１の外部へと出力される。
【００２８】
時刻ｔ４に、信号群ＰＲＯａ＿２がＥＶＦ  ａｃｃｕｍｕｌａｔｉｏｎに移行するとともに、信号群ＰＲＯａ＿７がＲｅａｄ  Ｏｕｔに移行する。これにより、２行目の画素に対する信号ＰＳＥＬがＬレベルになるとともに、７行目の画素に対する信号ＰＳＥＬがＨレベルになるので、７行目の画素からの信号が、光電変換装置１から外部に出力される。７行目の画素では、期間Ｒｅａｄ  Ｏｕｔに引き続いて、ＥＶＦ  ａｃｃｕｍｕｌａｔｉｏｎに移行する。
【００２９】
この後、時刻ｔ５、ｔ６、ｔ７から、１、３、４行目の画素から信号が読み出される。この間も、２行目および７行目の画素は、電荷を蓄積する動作を行う。
【００３０】
時刻ｔ８までに、１〜４行目および７行目の画素からの信号が読み出される。この時刻をもって第１のフレームの読み出し動作が終了する。
【００３１】
時刻ｔ８に、２行目の画素に対して、信号群ＰＲＯａ＿２がＥＶＦ  Ｒ．Ｏ．に移行して、２行目の画素から信号が読み出される。
【００３２】
次に、時刻ｔ９に信号群ＰＲＯａ＿７がＥＶＦ  Ｒ．Ｏ．に移行して、７行目の画素から信号が読み出される。
【００３３】
この後、時刻ｔ１０、ｔ１１、ｔ１２から、５、６、８行目の画素から信号が読み出される。この間も、２行目および７行目の画素は、電荷を蓄積する動作を行う。時刻ｔ８までに、２行目および５〜８行目の画素からの信号が読み出される。時刻ｔ３をもって第２のフレームの読み出し動作が終了する。
【００３４】
第２のフレームに引き続く、第３のフレーム以降でも、同様の動作が繰り返される。即ち、連続した２フレームのうちの第１のフレームでは、全ての行の画素に対して同時に蓄積動作を終了させ（時刻ｔ１’）、第１のフレームでは１〜４および７行目の画素から信号を読み出す。そして、第２のフレームでは、第１のフレームで読み出された２行目および７行目の画素についてのみ、あらたに蓄積動作を行った上で、２行目および５〜８行目の画素から信号を読み出す。この動作によれば、２行目および７行目の画素からは、信号が２回読み出される一方、１、３〜６、８行目の画素からは第１のフレームで蓄積した電荷に基づく信号が、２回に分けて読み出される。
【００３５】
第１のフレームで読み出される１〜４、７行目の画素からの信号と、第２のフレームで読み出される５、６、８行目の画素からの信号と、を合成することで、第１のフレームで蓄積した電荷に基づく画像を形成できる。第１および第２のフレームで読み出される２、７行目の信号を用いて、更新速度が高い、低解像度の画像を形成できる。
【００３６】
例えば、本実施例に係る光電変換装置を、デジタルカメラに用いる場合に、２行目と７行目の画素の信号を用いて、動画像を形成し、複数フレームかけて読み出した、全行からの信号を用いて静止画像を形成することができる。動画像は外部メモリ等の記憶手段に記憶させてもよいし、電子ビューファインダ（Ｅｌｅｃｔｒｏｎｉｃ  Ｖｉｅｗ  Ｆｉｎｄｅｒ；ＥＶＦ）に表示するだけで、記憶させなくてもよい。
【００３７】
本実施例によれば、電荷を蓄積する期間以外の期間に、信号ＰＯＦＤ＿ｎをＬレベルに設定しているので、蓄積時間の同時性が高い静止画像と、更新速度が高い動画像とを並行して取得しながら、光電変換部ＰＤで発生した過剰な電荷による画質の低下を抑制することができる。
【００３８】
以上で説明した本実施例を一般化すると、少なくとも３行の画素があるときに、第１のフレームにおいて、第１から第３の行の画素に同一の期間で蓄積動作を行わせ、第１および第２の行の画素から信号を読み出す。そして、第１のフレームに続く第２のフレームにおいては、第１の行の画素に蓄積動作を行わせ、第１および第３の行の画素から信号を読み出す。さらに、光電変換装置は、第１と第２のフレームにおいて、電荷を蓄積する動作を行う期間以外の期間に、光電変換部をリセットする。
【００３９】
以上の動作によれば、蓄積時間の同時性が高い静止画像と、更新速度が高い動画像とを並行して取得しながら、光電変換部ＰＤで発生した過剰な電荷による画質の低下を抑制することができる。
【００４０】
（実施例２）
図５を参照して、本発明に係る別の実施例を、実施例１との相違点を中心に説明する。
【００４１】
実施例１では、８行の画素から、２フレームに分けて信号を読み出していたのに対して、本変形例では、３フレームに分けて信号を読み出している。１フレーム当たりに読み出す画素の数を少なくすることで、毎フレーム読み出している行（２、７行目）の画素の更新速度を向上させることができる。
【００４２】
また、実施例１では、各フレームにおいて、２、７行目の画素から信号を読み出した後、それ以外の行の画素から信号を読み出していた。これに対して、本変形例では、行番号の小さい画素から順に読み出している。本変形例によれば、垂直走査部は、各フレームで１回走査するだけで、信号を読み出すべき行を選択できる。
【００４３】
本実施例では、第２および第３のフレームにおいて、２、７行目の画素の蓄積期間を一致させている（図５の時刻ｔ７〜ｔ９）。これにより、本実施例によれば、実施例１で得られる効果に加えて、更新速度が高い画像についても、撮像面内での蓄積同時性を向上させることができる。
【００４４】
（実施例３）
本発明に係る別の実施例を説明する。
【００４５】
本実施例に係る画素ＰＩＸの等価回路図を、図６に示す。実施例１に係る画素との違いは、光電変換部ＰＤとＦＤ部との間に、保持容量ＭＥＭが設けられている点である。
【００４６】
本実施例においては、転送トランジスタＴＸＭが第１の転送部であり、保持容量ＭＥＭが第１の保持部である。転送トランジスタＴＸＭは、信号ＰＴＸＭで制御される。
【００４７】
次に、本実施例に係る動作を説明する。図７は、本実施例に係る光電変換装置の全体的な動作シーケンスを示す図である。実施例１で示した信号ＰＯＦＤ＿ｎおよび信号群ＰＲＯａ＿ｎに加えて、転送トランジスタＴＸＭを制御する信号ＰＴＸＭ＿ｎを示している。信号ＰＴＸＭ＿ｎがＨレベルの時に、ｎ行目の画素における転送トランジスタＴＸＭがオンするものとする。各期間は、信号群ＰＲＯａ＿ｎが取り得る状態に応じて名称を付している。実施例１とは、期間ＮＯＰおよび期間Ｒｅａｄ  Ｏｕｔの動作が異なる。
【００４８】
図８（ａ）は、本実施例の期間ＮＯＰにおける信号群ＰＲＯａ＿ｎを詳細に説明する図である。本実施例では、信号ＰＲＥＳがＨレベルを保つ点で実施例１とは異なる。
【００４９】
図８（ｂ）は、本実施例の期間Ｒｅａｄ  Ｏｕｔにおける信号群ＰＲＯａ＿ｎを詳細に説明する図である。本実施例における信号群ＰＲＯａ＿ｎは、実施例１の期間ＥＶＦ  Ｒ．Ｏ．と同様に遷移をする。
【００５０】
再び図７を参照する。本実施例においても、２行目および７行目の画素からは、毎フレームで信号を読み出すために更新速度が高い、それ以外の行の画素は、複数のフレームに分けて読み出すために、更新速度が低い。
【００５１】
時刻ｔ０に、全ての行の画素に対して、信号ＰＯＦＤ＿ｎがＨレベルからＬレベルになる。この期間では、信号ＰＴＸＭ＿ｎはＬレベルであり、信号群ＰＲＯａ＿ｎは期間ＮＯＰである。つまり、時刻ｔ０から、全ての行の画素の光電変換部ＰＤが電荷を蓄積できる状態になる。
【００５２】
時刻ｔ１からｔ１’に信号ＰＴＸＭ＿ｎがＨレベルになることで、光電変換部ＰＤに蓄積された電荷が、第１の保持部である保持容量ＭＥＭに転送される。時刻ｔ１’をもって蓄積期間が終了する。
【００５３】
時刻ｔ２に、信号ＰＯＦＤ＿ｎがＨレベルになり、全ての行の画素の光電変換部ＰＤがリセットされる。
【００５４】
時刻ｔ３に、信号群ＰＲＯａ＿２がＲｅａｄ  Ｏｕｔに移行する。これにより、２行目の画素について、信号ＰＳＥＬがＨレベルになることで、期間ＴＸで保持容量ＭＥＭに転送された電荷量に応じた信号が垂直信号線ＶＬに現れる。個の信号が、信号処理部５で処理されて、光電変換装置の外部へと出力される。
【００５５】
時刻ｔ４に、信号群ＰＲＯａ＿２がＮＯＰに移行するとともに、信号群ＰＲＯａ＿７がＲｅａｄ  Ｏｕｔに移行する。これにより、２行目の画素に対する信号ＰＳＥＬがＬレベルになるとともに、７行目の画素に対する信号ＰＳＥＬがＨレベルになるので、７行目の画素からの信号が、光電変換装置から外部に出力される。７行目の画素は、期間Ｒｅａｄ  Ｏｕｔに引き続いて、ＮＯＰに移行する。
【００５６】
時刻ｔ５に信号ＰＯＦＤ＿２およびＰＯＦＤ＿７がＬレベルになることで、これらの画素は再び電荷を蓄積する状態になる。信号ＰＯＦＤ＿２および信号ＰＯＦＤ＿７がＬレベルになるタイミングは、ここで示すタイミングに限らず、時刻ｔ１’より後であればよい。これは、画素ＰＩＸが、保持容量ＭＥＭを有しているためである。
【００５７】
この後、時刻ｔ６、ｔ７、ｔ８から、１、３、４行目の画素から信号が読み出される。この間も、２行目および７行目の画素は、電荷を蓄積する動作を行う。
【００５８】
時刻ｔ８から始まる、４行目の画素から信号を読み出す動作が開始するのとともに、信号ＰＴＸＭ＿２およびＰＴＸＭ＿７がＨレベルになり、時刻ｔ５からの期間に光電変換部ＰＤに蓄積された電荷が、保持容量ＭＥＭに転送される。
【００５９】
時刻ｔ９をもって、第１のフレームの読み出し動作が終了し、第２のフレームに移行する。
【００６０】
時刻ｔ９から時刻ｔ１４までの期間が第２のフレームであり、第１のフレームにおける時刻ｔ２から時刻ｔ９と同様の動作が行われる。ただし、第２のフレームでは、１、３、４行目の画素に代えて５、６、８行目の画素から信号が読み出される点が異なっている。
【００６１】
時刻ｔ１４以降は、時刻ｔ０からの動作が繰り返される。
【００６２】
本実施例によれば、実施例１と同様に、電荷を蓄積する期間以外の期間に、信号ＰＯＦＤ＿ｎをＬレベルに設定しているので、蓄積時間の同時性が高い静止画像と、更新速度が高い動画像とを並行して取得しながら、光電変換部ＰＤで発生した過剰な電荷による画質の低下を抑制することができる。
【００６３】
さらに、本実施例によれば、各行の画素から信号を読み出す際に、互いに相関のあるノイズ成分を含む信号を読み出すことができるので、ノイズをより低減できる効果がある。
【００６４】
本実施例においても、実施例１の変形例と同様に、行番号の小さい画素から順に信号を読み出すことができる。
【００６５】
（実施例４）
本発明に係る別の実施例を説明する。
【００６６】
図９は本実施例に係る画素ＰＩＸの等価回路図である。
【００６７】
光電変換部であるフォトダイオードＰＤのアノードは固定電位に接地され、カソードは第１の転送部である第１転送トランジスタＴＸＭを介して容量ＭＥＭの一方の端子に接続される。フォトダイオードＰＤのカソードは、さらに第２の転送部である第２転送トランジスタＯＦＤを介して電源ＶＤＤと接続される。容量ＭＥＭの他方の端子は固定電位に接地されている。容量ＭＥＭの一方の端子は、さらに第３の転送部である第３転送トランジスタＴＸを介して増幅トランジスタＳＦのゲート端子に接続される。増幅トランジスタＳＦのゲート端子は、リセットトランジスタＲＥＳを介して電源ＶＲＥＳに接続される。図９では、電源ＶＤＤと電源ＶＲＥＳとを分けているが、これらは共通の電源であってもよい。
【００６８】
選択トランジスタＳＥＬは、一方の主電極が垂直信号線ＶＬに、他方の主電極が増幅トランジスタＳＦの一方の主電極と接続されている。アクティブな信号ＰＳＥＬが制御電極に入力されると、選択トランジスタＳＥＬがオンする。これにより増幅トランジスタＳＦは、垂直信号線ＶＬに接続された不図示の定電流源とソースフォロワ回路を形成し、増幅トランジスタＳＦの制御電極であるゲート端子の電位に応じた信号が垂直信号線ＶＬに現れる。垂直信号線ＶＬに現れた信号に基づいて光電変換装置から信号が出力され、前述の信号処理部などを経て画像として表示される。また、増幅トランジスタＳＦのゲート端子と、リセットトランジスタＲＥＳ及び第３転送トランジスタＴＸの主電極とが共通に接続される、ノードＦＤは、容量値を有しており、電荷を保持することができる。画素ＰＩＸを半導体基板上に形成する場合には、ノードＦＤは不純物拡散領域を含んで構成され、浮遊拡散部（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ部；ＦＤ部）と称される。以下では、ノードＦＤをＦＤ部と称する。
【００６９】
本実施例においては、第１の転送部である転送トランジスタＴＸＭは、埋め込みチャンネル型のトランジスタである。このときの具体的な構造と、そのポテンシャル図を図１０に示す。
【００７０】
図７の各構成に対応する構成には同じ符号を付している。ここでは、信号電荷として電子を用いる場合を例にとって、半導体領域の導電型は説明する。ホールを用いる場合には各半導体領域の導電型を逆導電型とすればよい。
【００７１】
図１０（ａ）において、２０１はＰ型の半導体領域である。Ｎ型の半導体基板にＰ型の不純物イオンを注入して形成することもできるし、Ｐ型の半導体基板を用いてもよい。
【００７２】
２０２は光電変換部ＰＤの一部を構成するＮ型の半導体領域（第１導電型の第１の半導体領域）である。信号電荷である電子と同極性である。Ｐ型の半導体領域２０１（第２導電型の第２の半導体領域）の一部とＰＮ接合を構成する。
【００７３】
２０３はＮ型半導体領域２０２の表面に設けられたＰ型の半導体領域である。光電変換部ＰＤを埋め込み型フォトダイオードとするために設けられ、界面準位の影響を低減し光電変換部ＰＤ表面で生じる暗電流の発生を抑制する。光電変換部ＰＤは少なくとも第１の半導体領域と、該第１の半導体領域とＰＮ接合を形成する第２の半導体領域とを含んで構成される。
【００７４】
２０７は第３転送トランジスタＴＸを構成する第３の転送電極である。第３の転送電極に供給する電圧によって、第１の電荷保持部とＦＤ部（後述の第４の半導体領域）の間のポテンシャル状態を制御可能である。第３の転送電極は、後述の第３の半導体領域と第４の半導体領域との間の第２の経路上に絶縁膜を介して配される。
【００７５】
２０５は第１の電荷保持部ＭＥＭの一部を構成するＮ型の半導体領域（第１導電型の第３の半導体領域）である。光電変換部ＰＤから転送された電荷を一定期間蓄積可能な構成となっている。５０２は制御電極である。第３の半導体領域上に絶縁膜を介して配され、第３の半導体領域の、絶縁膜界面近傍の領域のポテンシャル状態を制御可能である。第１の保持部において電荷を保持する期間中に、制御電極５０２に電圧を供給することにより、Ｎ型半導体領域２０５の表面酸化膜との界面近傍で生じる暗電流の影響を低減させることが可能である。後述するように、この時、供給される電圧は、第３の半導体領域と絶縁膜との界面にホールを集める必要があるため負電圧が好ましく、例えば−３Ｖ程度の電圧が供給される。この電圧は第３の半導体領域の不純物濃度により適宜変更される。
【００７６】
第１の電荷保持部ＭＥＭは、Ｎ型半導体領域２０５及び制御電極５０２を含んで構成される。
【００７７】
５０７は第１転送トランジスタＴＸＭを構成する第１の転送電極を兼ねる。光電変換部ＰＤと第１の電荷保持部との間の第１の経路のポテンシャル状態を制御可能である。第１の転送電極の下部で、２０２と２０５との間に２０２よりも濃度の低い半導体領域２１３を持つ。このような埋め込みチャネルを有する構成にすることで、図１０（ｂ）で説明するようなポテンシャル関係を持たせることができる。
【００７８】
２０８はフローティングディフュージョン領域（ＦＤ領域）であって、図９におけるＦＤ部に対応する。電荷電圧変換部として機能する。増幅ＭＯＳトランジスタのゲートとプラグ２０９等を介して電気的に接続されている。
【００７９】
２１０は遮光膜である。入射光が第１の電荷保持部へ侵入しないように配置されている。少なくとも第１の電荷保持部ＭＥＭを覆っていることが必要であるが、図示するように、第１の転送電極の全体及び第２の転送電極の一部の上部まで延在して配置されていると、更に遮光機能が高まるので好ましい。
【００８０】
２１１は第２転送トランジスタＯＦＤを構成する、電荷排出用の制御電極である。光電変換部ＰＤと電源ＶＤＤとの間の第３の経路のポテンシャル状態を制御可能である。電荷排出制御電極は第３の経路上に絶縁膜を介して配されている。入射光により光電変換部ＰＤに生じた電荷を電源ＶＤＤに排出可能なようにポテンシャル状態を制御する。制御電極２１１に供給する電圧により、光電変換部ＰＤでの蓄積期間（露光期間）の長さを制御可能である。
【００８１】
２１２は第５の半導体領域、２１５は２１２へ電源電圧を供給するためのプラグであり、不図示の電源ＶＤＤと接続されている。つまり、２１２や２１５を含めて第２の電源としている。
【００８２】
第１の転送トランジスタＴＸＭは、光電変換部ＰＤと第１の電荷保持部とを含んで構成される。また、第２転送トランジスタＯＦＤは、光電変換部ＰＤと第５の半導体領域２１２を含んで構成される。そして、第３転送トランジスタＴＸは、第１の電荷保持部ＭＥＭとＦＤ部とを含んで構成される。
【００８３】
図９および１０（ａ）を用いて説明した画素ＰＩＸが、複数、行列状に配されて、光電変換装置の撮像領域が構成されている。画素はリセット部、増幅部、選択部などを複数の光電変換部ＰＤで共有することも可能である。
【００８４】
図１０（ｂ）は、図１０（ａ）で示す構成を有する画素ＰＩＸに、いずれもＬレベルの信号ＰＯＦＤ、ＰＴＸＭ、ＰＴＸが与えられた場合のポテンシャル図である。図中、電子に対するポテンシャルは下に行くほど高くなる。
【００８５】
先に説明したように、本実施例に係る第１の転送部は埋め込みチャンネル型のトランジスタを含んで構成される。そのため、信号ＰＴＸＭがＬレベルであっても、第２の転送部ＯＦＤや第３の転送部ＴＸよりも、電子に対するポテンシャルが高くなる。この状態で光電変換部ＰＤに光が入射すると、発生した電子は光電変換部ＰＤに蓄積されていく。光電変換部ＰＤの飽和電荷量を超えて電子が発生すると、第１の転送部に形成されるポテンシャル障壁を越えて第１の電荷保持部に流れ込む。図１０（ｂ）では、この様子を示している。灰色の領域が、蓄積された電子を意味する。
【００８６】
次に、本実施例の動作を説明する。図１１は、本実施例の全体的な動作を示すタイミング図である。撮像領域のうちの１行目から８行目までの画素に着目している。本実施例では、２行目および７行目の画素から信号を読み出す周期が、他の６行の画素よりも短くなっている。
【００８７】
図１１において、ＰＯＦＤ＿ｎ（ｎは１〜８の整数）は、ｎ行目の画素の第２転送トランジスタＯＦＤに与えられる信号ＰＯＦＤを表している。信号ＰＯＦＤ＿ｎがＨレベルの時に、当該行の第２転送トランジスタＯＦＤがオンするものとする。また、図１１において、ＰＲＯａ＿ｎ（ｎは１〜８の整数）は、ｎ行目の画素における動作を示す。ここでは、行われる動作に応じて、期間ＮＯＰ、ＴＸ、およびＲｅａｄ  Ｏｕｔに分類される。なお、図１１では、水平走査を省略している。
【００８８】
図１２を参照して、各期間における詳細な動作を説明する。図１２（ａ）に示す期間ＮＯＰは、画素が動作を行わない期間であって、信号ＰＴＸ、ＰＴＸＭ、ＰＳＥＬをＬレベルに、信号ＰＲＥＳをＨレベルにそれぞれ維持する。この期間では、ＦＤ部がリセットされた状態を保つ。
【００８９】
図１２（ｂ）に示す期間ＴＸは、光電変換部ＰＤに蓄積された電荷を、保持容量ＭＥＭに転送する動作を行う期間である。信号ＰＴＸＭがＨレベルになることで、光電変換部ＰＤから保持容量に、電荷が転送される。
【００９０】
図１２（ｃ）に示す期間Ｒｅａｄ  Ｏｕｔは、画素から信号を読み出す動作を行う期間である。この期間においては、信号ＰＳＥＬがＨレベルである。まず、信号ＰＲＥＳがＬレベルになり、ＦＤ部のリセット状態が解除される。これにより、垂直信号線には、ＦＤ部をリセットしたことによる信号が現れる。個の信号には、リセットトランジスタによって生じる固定的なノイズと、ランダムなノイズとが含まれる。次に、信号ＰＴＸをＨレベルにすることで、保持容量ＭＥＭに保持された電荷を、ＦＤ部に転送する。これにより垂直信号線ＶＬには、光電変換によって得られた電荷量に基づく信号が現れる。図中、「Ｎ読み」と示した期間に垂直信号線ＶＬに現れる信号と、「Ｓ読み」と示した期間に垂直信号線ＶＬに現れる信号とには、リセットトランジスタに起因するノイズが含まれるので、両信号の差分を取ることで、ノイズを低減できる。
【００９１】
再び、図１１に戻る。時刻ｔ０に、全ての行に対して、信号ＰＯＦＤ＿ｎがＨレベルからＬレベルになる。この期間では、信号群ＰＲＯａ＿ｎがＮＯＰ期間にあるので、信号ＰＯＦＤ＿ｎがＬレベルになると、光電変換部ＰＤが電荷を蓄積できる状態になる。このとき、各画素ＰＩＸのポテンシャルは図１０（ｂ）に示した状態になっている。すなわち、光電変換部ＰＤに蓄積される電荷に対して、第２の転送部であるＰＯＦＤよりも第１の転送部である転送トランジスタＴＸＭの方が、ポテンシャルが高くなっている。さらに、転送トランジスタＴＸＭにおけるポテンシャルは、光電変換部ＰＤにおけるそれよりも低い。従って、光電変換部ＰＤの飽和電荷量は、第１の転送部ＴＸＭのポテンシャルで定まる。このため、時刻ｔ０から開始する蓄積期間に、光電変換部ＰＤの飽和電荷量を超える電荷が発生すると、第１の転送部におけるポテンシャル障壁を越えて保持容量ＭＥＭに電荷が流入する。
【００９２】
信号ＰＯＦＤ＿ｎがＬレベルである期間において、時刻ｔ１に、信号群ＰＲＯ＿ｎが期間ＴＸの動作に移行する。期間ＮＯＰではＬレベルだった信号ＰＴＸＭがＨレベルになり、光電変換部ＰＤに蓄積された電荷が保持容量ＭＥＭに転送される。転送トランジスタＴＸＭのポテンシャル障壁を越えて保持容量ＭＥＭに流入した電荷があれば、これに合算される。ここまでの動作は、全ての行の画素に対して、同時に行われる。
【００９３】
時刻ｔ１’に、期間ＴＸが終わると、信号群ＰＲＯａ＿ｎは期間ＮＯＰに移行する。この状態で、時刻ｔ２に、信号ＰＯＦＤがＨレベルになると、各画素は保持容量ＭＥＭに電荷を保持した状態で、ＦＤ部および光電変換部ＰＤがリセットされた状態になる。
【００９４】
時刻ｔ３に、信号群ＰＲＯａ＿２が期間Ｒｅａｄ  Ｏｕｔに移行する。２行目の画素について、信号ＰＲＥＳがＬレベルになると、ＦＤ部がリセットされたことによる信号が、垂直信号線に現れる。さらに、信号ＰＴＸにより、保持容量ＭＥＭからＦＤ部に電荷が転送されると、転送された電荷量に応じた信号が垂直信号線ＶＬに現れる。この２つの信号が、信号処理部５で処理されて、光電変換装置１の外部へと出力される。
【００９５】
時刻ｔ４に、信号群ＰＲＯａ＿２が期間ＮＯＰに再び移行するとともに、信号群ＰＲＯａ＿７がＲｅａｄ  Ｏｕｔに移行する。これにより、２行目の画素に対する信号ＰＳＥＬがＬレベルになるとともに、７行目の画素に対する信号ＰＳＥＬがＨレベルになるので、７行目の画素からの信号が、光電変換装置１から外部に出力される。７行目の画素では、期間Ｒｅａｄ  Ｏｕｔに引き続いて、期間ＮＯＰの動作に移行する。
【００９６】
時刻ｔ５に、信号ＰＯＦＤ＿２がＬレベルになり、２行目の画素の光電変換部ＰＤが、電荷を蓄積できる状態になる。
【００９７】
時刻ｔ５、ｔ６、ｔ７から、１、３、４行目の画素から信号を読み出す動作が行われる。４行目の画素から信号を読み出す動作が終了する時刻ｔ９をもって、第１のフレームの読み出し動作が終了する。
【００９８】
時刻ｔ６には、信号ＰＯＦＤ＿７がＬレベルになり、７行目の画素の光電変換部ＰＤが、電荷を蓄積できる状態になる。
【００９９】
時刻ｔ８に、信号群ＰＲＯａ＿２が期間ＴＸに移行し、時刻ｔ５から光電変換部ＰＤに蓄積された電荷が、保持容量ＭＥＭに転送される。
【０１００】
時刻ｔ９から開始する第２のフレームの読み出し動作では、まず、信号群ＰＲＯａ＿２が期間Ｒｅａｄ  Ｏｕｔに移行することで、２行目の画素から信号が読み出される。
【０１０１】
時刻ｔ１０に信号ＰＲＯａ＿７が期間ＴＸに移行し、時刻ｔ６から光電変換部ＰＤに蓄積した電荷が保持容量ＭＥＭに転送される。また、時刻ｔ１０には、信号ＰＯＦＤ＿２がＨレベルになり、２行目の画素の光電変換部ＰＤがリセットされる。
【０１０２】
時刻ｔ１１に、信号群ＰＲＯａ＿７が期間Ｒｅａｄ  Ｏｕｔに移行し、７行目の画素から信号が読み出される。
【０１０３】
時刻ｔ１２に、信号ＰＯＦＤ＿７がＨレベルになり、７行目の画素の光電変換部ＰＤがリセットされる。
【０１０４】
時刻ｔ１３、ｔ１４、ｔ１５から、５、６、８行目の画素から信号を読み出す動作が行われる。８行目の画素から信号を読み出す動作が終了する時刻ｔ１６をもって、第２のフレームの読み出し動作が終了する。
【０１０５】
第２のフレームに引き続く、第３のフレーム以降でも、同様の動作が繰り返される。即ち、連続した２フレームのうちの第１のフレームでは、全ての行の画素に対して同時に蓄積動作を終了させ（時刻ｔ１’）、第１のフレームでは１〜４および７行目の画素から信号を読み出す。そして、第２のフレームでは、第１のフレームで読み出された２行目および７行目の画素についてのみ、あらたに蓄積動作を行った上で、２行目および５〜８行目の画素から信号を読み出す。この動作によれば、２行目および７行目の画素からは、信号が２回読み出される一方、１、３〜６、８行目の画素からは第１のフレームで蓄積した電荷に基づく信号が、２回に分けて読み出される。
【０１０６】
第１のフレームで読み出される１〜４、７行目の画素からの信号と、第２のフレームで読み出される５、６、８行目の画素からの信号と、を合成することで、第１のフレームで蓄積した電荷に基づく画像を形成できる。第１および第２のフレームで読み出される２、７行目の信号を用いて、更新速度が高い、低解像度の画像を形成できる。
【０１０７】
例えば、本実施例に係る光電変換装置を、デジタルカメラに用いる場合に、２行目と７行目の画素の信号を用いて、動画像を形成し、複数フレームかけて読み出した、全行からの信号を用いて静止画像を形成することができる。
【０１０８】
本実施例によれば、電荷を蓄積する期間以外の期間に、信号ＰＯＦＤ＿ｎをＬレベルに設定しているので、蓄積時間の同時性が高い静止画像と、更新速度が高い動画像とを並行して取得しながら、光電変換部ＰＤで発生した過剰な電荷による画質の低下を抑制することができる。
【０１０９】
本実施例も、実施例１の変形例と同様の動作を行ってもよい。
【０１１０】
（実施例５）
図１３を参照して、本発明の別の実施例を説明する。本実施例において、画素ＰＩＸは、図２で示した構成を有するものとする。
【０１１１】
図３に示した動作シーケンスと異なる点を中心に説明する。
【０１１２】
図３の動作では、８行の画素のうち、１〜４行目および７行目の画素から第１のフレームで信号を読み出し、２行目および５〜８行目の画素から第２のフレームで信号を読み出した。これに対して、本実施例では、第１のフレームでは、２行目および７行目の画素に加えて、これらに隣接する行の画素から信号を読み出す。そして、第１のフレームに続く第２のフレームでは、２行目および７行目の画素に加えて４行目と５行目の画素から信号を読み出している。
【０１１３】
この動作シーケンスによる利点を説明する。２行目および７行目の画素については、第１のフレームで信号が読み出された後、次のフレームのための蓄積動作が行われる。つまり、信号ＰＯＦＤ＿２およびＰＯＦＤ＿７がＬレベルに設定される。このため、入射光量が多いと、光電変換部ＰＤで発生する電荷が、隣接する画素に流入するおそれがある。２行目および７行目の画素に隣接する行の画素は、期間ＴＸから期間Ｒｅａｄ  Ｏｕｔまでの間が長いほど、２行目および７行目の画素から流入してくる電荷の影響が大きくなるので、画質の低下を招く。そこで、本実施例では、第１のフレーム中に、２行目と７行目の画素に隣接する画素からも信号を読み出すことで、画質の低下を抑制することができる。
【０１１４】
本実施例をより一般化すると、複数の画素で同一の蓄積期間で取得した信号を複数のフレームに分けて読み出すとともに、一部の行の画素からは毎フレーム信号を読み出す場合に、当該一部の行の画素に隣接する行の画素の信号を、当該一部の行の画素に隣接しない行の画素よりも、先に読み出し動作を完了すると言える。さらに、当該一部の行を除く行の画素は、光電変換部をリセットした状態にするため、ブルーミングを抑制できる。
【０１１５】
また、更新速度が高い一部の行の画素と隣接する画素の全てから、同一のフレームで信号を読み出さなくてもよい。例えば、図１３の動作であれば、第１のフレームで、１行目と６行目の画素からのみ信号を読み出し、次のフレームで３行目と８行目の画素から信号を読み出すことも考えられる。この場合でも、上述の一部の行と隣接しない行の画素よりも先に信号が読み出されればよい。
【０１１６】
以上の各実施例では、８行分の画素のうち、２行の画素からの信号を、他の行の画素からの信号よりも短い周期で読み出すことを説明したが、これに限るものではない。
【０１１７】
（実施例６）
本発明に係る別の実施例を説明する。
【０１１８】
本実施例に係る撮像システムの概略を、図１４を用いて説明する。
【０１１９】
撮像システム８００は、例えば、光学部８１０、撮像装置１０００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、および再生・表示部８７０を含む。撮像装置１０００は、先述の各実施例で説明した光電変換装置が用いられる。ここでは、図１に示した制御部３が、撮像装置ではなく、タイミング制御回路部８５０に含まれる場合を例示している。
【０１２０】
レンズなどの光学系である光学部は８１０、被写体からの光を撮像装置１０００の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。撮像装置１０００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。
【０１２１】
撮像装置１０００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像が再生・表示させる。記録通信部は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
【０１２２】
システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、および再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。
【０１２３】
タイミング制御回路部８５０は、制御部であるシステムコントロール回路部８６０による制御に基づいて撮像装置１０００および映像信号処理回路部８３０の駆動タイミングを制御する。
【０１２４】
映像信号処理回路部８３０は、先述の各実施例で説明した補正係数を保持し、撮像装置１０００から出力された信号に対して補正処理を行う。
【０１２５】
撮像システムは、さらに光量検知用のセンサを備えてもよい。例えば、光量検知用のセンサで検出した光量によって、システムコントロール回路部８６０が光電変換装置の動作を切り替えることができる。
【０１２６】
以上で説明した各実施例は、本発明を説明するための例示的なものであって、本発明の技術的思想を逸脱しない範囲で様々に変更あるいは組み合わせることが可能である。
【０１２７】
（その他）
上記の各実施例は、本発明を説明するための例示的なものに過ぎず、本発明の思想を逸脱しない範囲で構成を変えたり、他の実施例と組み合わせたりすることができる。
【図１】
0006012196.tif 000002
【図２】
0006012196.tif 000003
【図３】
0006012196.tif 000004
【図４】
0006012196.tif 000005
【図５】
0006012196.tif 000006
【図６】
0006012196.tif 000007
【図７】
0006012196.tif 000008
【図８】
0006012196.tif 000009
【図９】
0006012196.tif 000010
【図１０】
0006012196.tif 000011
【図１１】
0006012196.tif 000012
【図１２】
0006012196.tif 000013
【図１３】
0006012196.tif 000014
【図１４】
0006012196.tif 000015