(57)【特許請求の範囲】
【請求項１】
直流入力電圧を異なる電圧の直流出力電圧に変換する絶縁型共振コンバータと、
前記絶縁型共振コンバータの入力側に接続されるコンデンサと、
前記絶縁型共振コンバータの動作を制御する制御部と、を備え、
前記絶縁型共振コンバータは、
前記コンデンサと並列に配置されると共に、互いに直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、
１次巻線および２次巻線を有するトランスと、
前記第２のスイッチング素子と前記トランスの１次巻線に直列に接続されると共に、閉回路を形成する共振コンデンサ及び共振リアクトルと、
前記トランスの２次側に接続された整流回路と、を有し、
前記制御部は、
前記第１のスイッチング素子と前記第２のスイッチング素子とをデッドタイムを挟んでオンデューティ比あるいはスイッチング周波数で交互にオン／オフ制御することにより、前記直流出力電圧を制御すると共に、
前記直流出力電圧の出力停止時には、前記直流出力電圧の制御時とは異なるデッドタイム、オンデューティ比あるいはスイッチング周波数で交互にオン／オフ制御することにより、前記コンデンサの電荷を放電させることを特徴とする電力変換装置。
【請求項２】
前記直流出力電圧の出力停止時の前記デッドタイムは、前記直流出力電圧の制御時の前記デッドタイムよりも短いことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記直流出力電圧の出力停止時の前記デッドタイムは、前記直流出力電圧の制御時の前記デッドタイムよりも長いことを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記直流出力電圧の出力停止時における前記第１のスイッチング素子と前記第２のスイッチング素子の前記オンデューティ比は、前記直流出力電圧の制御時における前記第１のスイッチング素子と前記第２のスイッチング素子の前記オンデューティ比よりも高いことを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記直流出力電圧の出力停止時における前記第１のスイッチング素子と前記第２のスイッチング素子の前記オンデューティ比は、前記直流出力電圧の制御時における前記第１のスイッチング素子と前記第２のスイッチング素子の前記オンデューティ比よりも低いことを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
前記第１のスイッチング素子の前記オンデューティ比は、前記第２のスイッチング素子の前記オンデューティ比より高いことを特徴とする請求項１から請求項５のいずれか１項に記載の電力変換装置。
【請求項７】
前記共振コンデンサと前記共振リアクトルとで構成される直列共振回路の直列共振周波数の半周期に前記デッドタイムを加えた時間の２倍を周期とする周波数よりも高い前記スイッチング周波数で、前記第１のスイッチング素子と前記第２のスイッチング素子とをオン／オフ制御することを特徴とする請求項１から請求項６のいずれか１項に記載の電力変換装置。
【請求項８】
前記共振コンデンサと前記共振リアクトルとで構成される直列共振回路の直列共振周波数の半周期に前記デッドタイムを加えた時間の２倍を周期とする周波数よりも低い前記スイッチング周波数で、前記第１のスイッチング素子と前記第２のスイッチング素子とをオン／オフ制御することを特徴とする請求項１から請求項６のいずれか１項に記載の電力変
換装置。
【請求項９】
前記直流出力電圧の出力停止時には、前記スイッチング周波数を固定値とすることを特徴とする請求項１から請求項８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記直流出力電圧の出力停止時には、前記絶縁型共振コンバータの出力側への突入電流を抑制する突入電流抑制期間を設けたことを特徴とする請求項１から請求項９のいずれか１項に記載の電力変換装置。
【請求項１１】
前記突入電流抑制期間において、前記第１のスイッチング素子と前記第２のスイッチング素子の前記オンデューティ比を漸増させることを特徴とする請求項１０に記載の電力変換装置。
【請求項１２】
前記突入電流抑制期間において、前記デッドタイムを漸減させることを特徴とする請求項１０に記載の電力変換装置。
【請求項１３】
前記突入電流抑制期間において、前記スイッチング周波数を漸減させることを特徴とする請求項１０に記載の電力変換装置。
【請求項１４】
前記整流回路は、整流スイッチング素子により構成された同期整流回路であり、
前記直流出力電圧の制御時には、前記整流スイッチング素子はオン／オフ制御され、
前記直流出力電圧の出力停止時には、前記整流スイッチング素子はオン／オフ制御されないことを特徴とする請求項１から請求項１３のいずれか１項に記載の電力変換装置。
【請求項１５】
前記整流回路は、整流スイッチング素子により構成された同期整流回路であり、
前記直流出力電圧の制御時には、前記整流スイッチング素子はオン／オフ制御され、前記直流出力電圧の出力停止時には、前記整流スイッチング素子はオン／オフ制御されることを特徴とする請求項１から請求項１３のいずれか１項に記載の電力変換装置。
【請求項１６】
前記コンデンサに対して前記直流入力電圧を出力する直流コンバータを備えたことを特徴とする請求項１から請求項１５のいずれか１項に記載の電力変換装置。
【請求項１７】
前記直流コンバータは、昇圧型であることを特徴とする請求項１６に記載の電力変換装置。
【請求項１８】
前記直流コンバータは、入力側からの電力の供給を調整することができる調整スイッチング素子を備えた降圧型であることを特徴とする請求項１６に記載の電力変換装置。
【請求項１９】
前記直流出力電圧の出力停止時には、前記調整スイッチング素子をオフにすることを特徴とする請求項１８に記載の電力変換装置。
【請求項２０】
前記直流出力電圧の出力停止時には、前記調整スイッチング素子をオンにすることを特徴とする請求項１８に記載の電力変換装置。
【請求項２１】
前記直流出力電圧の出力停止時には、前記調整スイッチング素子のオンデューティ比を漸増させることを特徴とする請求項２０に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型共振コンバータの入力段に備えられたコンデンサに蓄積された電荷の放電を可能とする電力変換装置に関するものである。
【背景技術】
【０００２】
従来の電力変換装置として、例えば、特許文献１のスイッチング電源装置では、入力電源電圧を昇圧して直流電圧を出力する非絶縁型コンバータと、非絶縁型コンバータから出力される直流電圧を負荷へ出力する絶縁型ブリッジコンバータと、各コンバータの中間に平滑コンデンサを備えたものが開示されている。絶縁型ブリッジコンバータは、ＬＬＣ（ｔｗｏ  ｉｎｄｕｃｔｏｒｓ（ＬＬ）  ａｎｄ  ａ  ｃａｐａｃｉｔｏｒ（Ｃ））共振コンバータ方式を用いると共に、該コンバータを固定オンデューティ比で、かつ固定スイッチング周波数で駆動し、スイッチング電源装置の出力電圧を前段の非絶縁型コンバータのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｒａｔｉｏｎ）制御により調整する。このように、コンバータを二段構成とし、前段のコンバータをスイッチング制御することで、後段のコンバータへの入力電圧変動を制御できるため、入力電圧の範囲を大きく設定しても、定常時での高効率な電圧変換が可能となる。
【０００３】
また、特許文献２の電動機の電源装置では、低電圧直流電源の電圧を昇圧する昇圧回路と、昇圧回路の入力側に接続された第１のコンデンサと、昇圧した高電圧を交流電力に変換して電動機を駆動する駆動回路と、駆動回路の入力側に接続された第２のコンデンサとを備え、低電圧直流電源が遮断された時に、昇圧回路を制御して第１のコンデンサの蓄積電荷を所定電圧に昇圧して、第２のコンデンサを充電し、第２のコンデンサに蓄積された電力で電動機にｄ軸電流を供給することで、両方のコンデンサの電荷を放電させている。第１のコンデンサの電荷を昇圧して第２のコンデンサを充電し、第２のコンデンサの電荷が駆動回路で消費されるので、放電用抵抗無しで、両コンデンサの電荷を放電させることができ、かつ昇圧により駆動回路のスイッチング損失を増大させて放電を促進させている。
【０００４】
また、特許文献３の電力変換装置では、コンデンサと、電力変換部と、ゲート駆動部と、制御装置とを備えており、制御装置は、衝突検出部によって車両の衝突が検出されたことに応じて、スイッチング素子のスイッチング損失を増加させるようにゲート駆動部を制御する。これにより、車両の衝突時に、電力変換装置内の平滑コンデンサに蓄積された残留電荷を速やかに放電することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２５８８６０号公報
【特許文献２】特開２００７−１９５３５２号公報
【特許文献３】国際公開第２０１０−１３１３５３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の従来のスイッチング電源装置では、出力制御の停止時に平滑コンデンサの残留電荷を放電したい場合に、例えば、負荷としてバッテリが接続されている、あるいは、故障等により負荷が切断されているとすると、平滑コンデンサの電力を負荷側に伝送しようとしても出力端子に電圧がかかるため電力を伝送することができず、平滑コンデンサに電荷が残ってしまう。このように、ＬＬＣ共振コンバータの入力側コン
デンサの残留電荷を即時に放電しようとしても、通常のスイッチング制御では対応することができず、別の放電方法を用意する必要があるという課題があった。
【０００７】
また、特許文献２の電動機の電源装置、及び特許文献３の電力変換装置では、電力変換装置のスイッチング素子をオンオフ制御することにより、導通損失及びスイッチング損失を増大させて、コンデンサに蓄えられた残留電荷を放電させているが、ＬＬＣ共振コンバータを備えた電力変換装置においては、電荷を放電する方法は示されていない。入力側にコンデンサが接続されたＬＬＣ共振コンバータの負荷としてバッテリが接続されている場合には、ＬＬＣ共振コンバータのオン／オフ制御にて負荷側に電力伝送をしたとしても入力コンデンサにある程度の電荷を残して電力伝送ができなくなり、この状態で、電力伝送をするためのオン／オフ制御を継続したとしても、励磁電流しか流れないため導通損失は非常に低くなる。さらに、ＬＬＣ共振コンバータにおいては、通常動作にて共振によりソフトスイッチングをするように設計されるため、特許文献３に示すようにスイッチング素子の駆動用ゲート抵抗を切り替える構成を採用したとしても、スイッチング損失はほとんど発生しない。このように、ＬＬＣ共振コンバータにおいて、単純にオン／オフ制御するだけでは導通損失及びスイッチング損失は低く、コンデンサの残留電荷を短時間で放電することができないという課題があった。 
【０００８】
本発明は、上記のような課題を解決するためになされたものであり、入力側にコンデンサが接続されたＬＬＣ共振コンバータを備える電力変換装置において、新たな部品の追加を必要とせず、入力側のコンデンサの残留電荷を放電することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る電力変換装置は、直流入力電圧を異なる電圧の直流出力電圧に変換する絶縁型共振コンバータと、前記絶縁型共振コンバータの入力側に接続されるコンデンサと、前記絶縁型共振コンバータの動作を制御する制御部と、を備え、前記絶縁型共振コンバータは、前記コンデンサと並列に配置されると共に、互いに直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、１次巻線及び２次巻線を有するトランスと、前記第２のスイッチング素子と前記トランスの１次巻線に直列に接続されると共に、閉回路を形成する共振コンデンサ及び共振リアクトルと、前記トランスの２次側に接続された整流回路と、を有し、前記制御部は、前記第１のスイッチング素子と前記第２のスイッチング素子とをデッドタイムを挟んでオンデューティ比あるいはスイッチング周波数で交互にオン／オフ制御することにより、前記直流出力電圧を制御すると共に、前記直流出力電圧の出力停止時には、前記直流出力電圧の制御時とは異なるデッドタイム、オンデューティ比あるいはスイッチング周波数で交互にオン／オフ制御することにより、前記コンデンサの電荷を放電させることを特徴とするものである。
【発明の効果】
【００１０】
本発明の電力変換装置によれば、入力側にコンデンサが接続されたＬＬＣ共振コンバータを備える電力変換装置において、ＬＬＣ共振コンバータのスイッチング素子のオン／オフ制御によりスイッチング損失を発生させることにより、新たな部品を追加することなく、短時間でコンデンサの残留電荷を放電することができるという効果がある。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換装置の構成図である。
【図２】実施の形態１における共振コンバータ回路の動作時における各電圧、電流波形図である。
【図３】実施の形態１における共振コンバータ回路の電流経路を示す図である。
【図４】実施の形態１における共振コンバータ回路の規格化周波数とゲインとの関係を示す図である。
【図５】実施の形態１における共振コンバータ回路のスイッチング周波数を直列共振周波数よりも低くした場合の各電圧、電流波形を示す図である。
【図６】実施の形態１における共振コンバータ回路のスイッチング周波数を直列共振周波数よりも高くした場合の各電圧、電流波形を示す図である。
【図７】実施の形態１における平滑コンデンサの残留電荷放電時の各電圧、電流波形を示す図である。
【図８】実施の形態１における平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。
【図９】実施の形態２における平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態に係る電力変換装置の構成及び動作の詳細について、図１から図９を参照して説明する。
【００１３】
実施の形態１．
＜装置構成＞
図１は、実施の形態１に係る電力変換装置の構成図であり、図２は、共振コンバータ回路の動作時における各電圧、電流波形図であり、図３は、共振コンバータ回路の電流経路を示す図であり、図４は、規格化周波数とゲインとの関係を示す図であり、図５は、共振コンバータ回路のスイッチング周波数を直列共振周波数よりも低くした場合の各電圧、電流波形を示す図であり、図６は、共振コンバータ回路のスイッチング周波数を直列共振周波数よりも高くした場合の各電圧、電流波形を示す図である。また、図７は、平滑コンデンサの残留電荷放電時の各電圧、電流波形を示す図であり、図８は、平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。
【００１４】
まず、図１を用いて、実施の形態１に係る電力変換装置の構成について説明する。電力変換装置１０００は、直流コンバータである降圧コンバータ回路１００と絶縁型のＬＬＣ共振コンバータである共振コンバータ回路２００とが直列接続されて構成される。さらに、電力変換装置１０００は、降圧コンバータ回路１００と共振コンバータ回路２００とを制御するための制御部２０を備えている。
【００１５】
次に、電力変換装置１０００を構成する回路及び装置の詳細について説明する。
まず、電力変換装置１０００は、直流電源５１からの入力電圧Ｖｉを降圧コンバータ回路１００により任意の直流電圧に変換し、共振コンバータ回路２００からバッテリ等の電圧源負荷５２へ出力電圧Ｖｏを出力する。
【００１６】
降圧コンバータ回路１００は、入力コンデンサ１と、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体スイッチング素子２と、ダイオード３と、降圧リアクトル４及び平滑コンデンサ５とで構成されている。入力コンデンサ１は、直流電源５１と並列に接続され、半導体スイッチング素子２は、ドレイン端子が直流電源５１の正極側端子と接続されると共に、ソース端子がダイオード３のカソード端子及び降圧リアクトル４の一端と接続されている。降圧リアクトル４の他端は、平滑コンデンサ５の正極に接続される。ダイオード３のアノード端子及び平滑コンデンサ５の負極は、直流電源５１の負極側端子と接続されている。
【００１７】
また、共振コンバータ回路２００は、ＭＯＳＦＥＴ等の半導体スイッチング素子６，７と、共振コンデンサ８と、共振リアクトル９と、トランス１０と、整流回路である整流ダイオード１１，１２及び出力コンデンサ１３とで構成されている。直列に接続された半導体スイッチング素子６，７は、降圧コンバータ回路１００と並列に接続されてハーフブリッジインバータを構成し、当該ハーフブリッジインバータの出力には、共振コンデンサ８、共振リアクトル９、トランス１０の１次巻線が直列に接続されている。また、トランス１０の２次巻線は、センタータップを有し、センタータップは、出力コンデンサ１３の負極及び電圧源負荷５２の負極側端子と接続され、トランス１０の他の２次巻線は、その出力が整流ダイオード１１，１２により整流されるように出力コンデンサ１３の正極に接続されている。
【００１８】
また、電力変換装置１０００は、直流電源５１から降圧コンバータ回路１００に入力される入力電圧Ｖｉ（＝入力コンデンサ１の電圧Ｖｃ）を測定する入力電圧測定回路２１と、平滑コンデンサ５の直流電圧Ｖｄｃを測定する平滑コンデンサ電圧測定回路２２と及び共振ＬＬＣコンバータ回路から出力される出力電圧Ｖｏを測定する出力電圧測定回路２３とを備えている。
【００１９】
制御部２０は、信号線４１、４２、４３を介して、入力電圧測定回路２１、平滑コンデンサ電圧測定回路２２、出力電圧測定回路２３におけるそれぞれの電圧検出値を取得し、制御線３１、３２、３３を介して半導体スイッチング素子２，６，７に対して、それぞれオン／オフ制御を行う。
【００２０】
なお、半導体スイッチング素子２，６，７のそれぞれのソース・ドレイン間には、ダイオードが逆並列に接続されているが、これらのダイオードは、半導体スイッチング素子２、６、７にそれぞれ内蔵された構成であってもよい。また、半導体スイッチング素子２、６、７は、ＭＯＳＦＥＴ以外にもＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等を用いてもよい。また、共振リアクトル９は、トランス１０の漏れインダクタンスにより形成されるものであってもよい。
【００２１】
また、図１で示す電力変換装置においては、半導体スイッチング素子６，７の接続点から順に共振コンデンサ８、共振リアクトル９、トランス１０の順に接続されているが、これに限定されず、共振コンデンサ８、共振リアクトル９、トランス１０が直列に接続されていればよい。
【００２２】
＜動作＞
次に、このように構成された本実施の形態の電力変換装置１０００の動作について説明する。まず、降圧コンバータ回路１００と共振コンバータ回路２００の動作原理について述べる。
【００２３】
降圧コンバータ回路１００の動作において、制御部２０は、半導体スイッチング素子２をＰＷＭ制御することにより、入力電流及び平滑コンデンサ５の直流電圧Ｖｄｃを制御するものである。具体的なＰＷＭ動作としては、入力電圧Ｖｉと平滑コンデンサ５の直流電圧Ｖｄｃの差分電圧により、降圧リアクトル４の励磁をしつつ、平滑コンデンサ５の充電を行う。また、半導体スイッチング素子２をオフすることにより、平滑コンデンサ５の直流電圧Ｖｄｃにより、降圧リアクトル４の消磁をしつつ、平滑コンデンサ５の充電を行う。なお、降圧動作であるため、入力電圧Ｖｉ＜直流電圧Ｖｄｃである。
【００２４】
続いて、共振コンバータ回路２００の動作において、制御部２０は、共振コンバータ回路２００の半導体スイッチング素子６と７の動作の切替えをデッドタイムＴｄを挟んで、ほぼ５０％のオンデューティ比Ｄ１，Ｄ２で、それぞれオン／オフ制御することにより、出力制御を行う。
【００２５】
図２に、共振コンバータ回路２００のスイッチング動作時の各電圧、電流波形図を示す。なお、ここでは、共振コンデンサ８と共振リアクトル９とで構成される直列共振回路の直列共振周波数ｆｓｒの半周期にデッドタイムｔｄを加えた時間を半周期とするスイッチング周波数ｆｓｗで動作させた場合の波形を示している。
【００２６】
図２において、Ｖｇｓ６，Ｖｇｓ７は、半導体スイッチング素子６，７のゲート・ソース間に印加されるゲート電圧を、Ｖｄｓ６，Ｖｄｓ７は、半導体スイッチング素子６、７のドレイン・ソース間に印加される電圧を、Ｖｔｒ１は、トランス１０の１次側に印加される電圧を、ＩＬｒは、共振コンデンサ８や共振リアクトル９に流れる電流（以下、「共振電流」と称する。）を、ＩＬｍは、トランス１０の励磁インダクタンスＬｍに流れる励磁電流を、ＩＤ１１，ＩＤ１２は、トランス１０の２次側の整流ダイオード１１，１２に流れる電流の波形を、それぞれ示している。
【００２７】
また、図２において、ｔ２，ｔ６は、半導体スイッチング素子６がターンオンする時刻を、ｔ３，ｔ７は、半導体スイッチング素子６がターンオフする時刻を示している。また、ｔ１，ｔ５は、半導体スイッチング素子７がターンオフする時刻を、ｔ４，ｔ８は、半導体スイッチング素子７がターンオンする時刻を示している。なお、半導体スイッチング素子６，７の一方がターンオフしてから、他方がターンオンするまで間には、デッドタイムｔｄが設けられている。また、１次側に流れる電流は、共振コンデンサ８からトランス１０に流れる方向を正としている。
【００２８】
図３（ａ）〜（ｄ）は、図２に示す各時刻と対応して、共振コンバータ回路２００の半導体スイッチング素子６，７が、オン／オフ動作している場合の電流経路を示す図である。
【００２９】
図３（ａ）に示す時刻ｔ１〜ｔ２においては、半導体スイッチング素子７がターンオフした直後は、共振電流ＩＬｒは、トランス１０→共振リアクトル９→共振コンデンサ８→半導体スイッチング素子６の経路の順に流れる。このとき、半導体スイッチング素子６の寄生容量（図示無し）の電荷は放電され、転流によって半導体スイッチング素子７の寄生容量（図示無し）が充電される。半導体スイッチング素子６のドレイン・ソース間電圧Ｖｄｓ６が０Ｖになった後は、半導体スイッチング素子６のボディダイオードに電流が流れる。
【００３０】
また、図３（ｂ）に示す時刻ｔ２〜ｔ３においては、半導体スイッチング素子６のボディダイオードには、直前まで電流が流れているため、ドレイン・ソース間電圧Ｖｄｓ６は０Ｖである。そのため、半導体スイッチング素子６のターンオン時には、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）が成立する。半導体スイッチング素子６のターンオン後は、共振電流ＩＬｒは、半導体スイッチング素子６→共振コンデンサ８→共振リアクトル９→トランス１０の経路の順に流れる。なお、図中の実線は、時刻ｔ２〜ｔ３における電流経路であり、点線は、直前まで流れていた共振電流ＩＬｒの電流経路である。
【００３１】
また、図３（ｃ）に示す時刻ｔ３〜ｔ４においては、半導体スイッチング素子６がターンオフした直後は、共振電流ＩＬｒは、共振コンデンサ８→共振リアクトル９→トランス１０→半導体スイッチング素子７のボディダイオードの経路の順に流れる。このとき、半導体スイッチング素子７の寄生容量（図示せず）の電荷は放電され、転流によって半導体スイッチング素子６の寄生容量（図示せず）が充電される。半導体スイッチング素子７のドレイン・ソース間電圧Ｖｄｓ７が０Ｖになった後は、半導体スイッチング素子７のボディダイオードに電流が流れる。
【００３２】
また、図３（ｄ）で示す時刻ｔ４〜ｔ５においては、半導体スイッチング素子７のボディダイオードには、直前まで電流が流れているので、ドレイン・ソース間電圧Ｖｄｓ７は０Ｖである。そのため、半導体スイッチング素子７のターンオン時には、ＺＶＳが成立する。半導体スイッチング素子７のターンオン後は、共振電流ＩＬｒは、半導体スイッチング素子７→トランス１０→共振リアクトル９→共振コンデンサ８の経路の順に流れる。なお、図中の実線は、時刻ｔ４〜ｔ５における電流経路であり、点線は、直前まで流れていた共振電流ＩＬｒの電流経路である。
【００３３】
一般的には、上記の動作において、ＺＶＳが成立するように、デッドタイムＴｄ、スイッチング周波数ｆｓｗ、トランス１０の励磁インダクタンスＬｍなどが設計される。
【００３４】
また、図３には示されていないが、共振電流ＩＬｒと励磁電流ＩＬｍとの差分電流がトランス１０の２次側に流れ、ＩＬｒ＞ＩＬｍである場合には、整流ダイオード１１に電流ＩＤ１１が流れ、ＩＬｍ＞ＩＬｒである場合には、整流ダイオード１２に電流ＩＤ１２が流れる。
【００３５】
続いて、ＬＬＣ共振コンバータの周波数とゲインとの関係について説明する。なお、ここで言うゲインとは、ＬＬＣ共振コンバータである共振コンバータ回路２００の入出力電圧比のことを指す。
【００３６】
図４は、共振コンバータ回路２００における規格化周波数ｆｎ（Ｎｏｒｍａｌｉｚｅｄ  Ｆｒｅｑｕｅｎｃｙ）とゲインＧとの関係を示す図である。ここで、規格化周波数ｆｎは、スイッチング周波数ｆｓｗ／直列共振周波数ｆｓｒで表わされるものである。
【００３７】
図４から明らかなように、トランス１０の励磁インダクタンスＬｍと共振リアクトル９のインダクタンスＬｒとの比によって決定されるインダクタンス比Ｌｎ（＝Ｌｍ／Ｌｒ）により、スイッチング周波数ｆｓｗに対するゲイン特性は異なる。図４において、インダクタンス比Ｌｎを小さく設計することにより、スイッチング周波数ｆｓｗの変動に対するゲインＧの変動が大きくなる。この特性を利用して、ＬＬＣ共振コンバータは、一般的にスイッチング周波数ｆｓｗを制御することでゲインＧを調整し、出力電圧Ｖｏを制御する。
【００３８】
また、図４より、インダクタンス比Ｌｎが大きくなるほどゲインＧの変化が少ないことが分かる。通常、図４に示したゲイン特性は、負荷の大きさによっても変化するが、インダクタンス比Ｌｎが十分に大きければ負荷変動によるゲイン特性への影響は少ない。つまり、インダクタンス比Ｌｎが大きければ、急激な負荷変動に対しても安定した出力電圧Ｖｏを得ることができる。
【００３９】
本実施の形態では、共振コンバータ回路２００のインダクタンス比Ｌｎを十分に大きくとり、周波数変動に対するゲイン変動が少なくなるよう、励磁インダクタンスＬｍと共振リアクトル９のインダクタンスＬｒを決定することとする。
【００４０】
＜制御方法＞
以下に、電力変換装置１０００の定常状態での出力制御について説明する。まず、共振コンバータ回路２００の制御方法について説明する。
【００４１】
制御部２０は、図２で示すように、デッドタイムｔｄを挟んで、ほぼ５０％のオンデューティ比Ｄ１，Ｄ２で、かつ共振コンデンサ８と共振リアクトル９とで構成される直列共振回路の直列共振周波数ｆｓｒの半周期にデッドタイムｔｄを加えた時間を半周期とするスイッチング周波数ｆｓｗで、半導体スイッチング素子６，７を交互にオンにする。つまり、共振コンバータ回路２００を固定オンデューティ比Ｄ１，Ｄ２、固定スイッチング周波数ｆｓｗにて動作させる。
【００４２】
一般的に、ＬＬＣ共振コンバータではＺＣＳ（Ｚｅｒｏ  Ｃｕｒｒｅｎｔ  Ｓｗｉｔｃｈｉｎｇ）により高効率化するために、スイッチング周波数ｆｓｗと直列共振周波数ｆｓｒとが等しくなるように制御することが推奨されているが、実際には、デッドタイムＴｄ分だけ半導体スイッチング素子のオン時間が短くなるため、ターンオフ損失が発生する。このため、次式（１）で表されるように、スイッチング周波数ｆｓｗの半周期と、直列共振周波数ｆｓｒの半周期にデッドタイムＴｄを加えた時間とが等しくなるように、スイッチング周波数ｆｓｗを決定する。
【数１】
0006012822.tif 000002
【００４３】
対比のために、図５に、半導体スイッチング素子６，７のスイッチング周波数ｆｓｗを直列共振周波数ｆｓｒよりも十分低くした場合の各電圧電流波形を、図６に、スイッチング周波数ｆｓｗを直列共振周波数ｆｓｒよりも十分高くした場合の各電圧電流波形を示す。
【００４４】
次に、降圧コンバータ回路１００の制御方法について説明する。上述したとおり、制御部２０は、共振コンバータ回路２００を固定オンデューティ比Ｄ１，Ｄ２、かつ固定スイッチング周波数ｆｓｗにて制御するため、ＬＬＣ共振コンバータとしてのゲインＧは一定となる。従って、制御部２０は、降圧コンバータ回路１００の半導体スイッチング素子２をＰＷＭ制御し、平滑コンデンサ５の直流電圧Ｖｄｃを調整することにより、出力電圧Ｖｏが目標値に近づくように制御する。
【００４５】
共振コンバータ回路２００のトランス１０の巻き数比をＮ：１：１（１次側がＮ）とすると、平滑コンデンサ５の直流電圧Ｖｄｃと出力電圧Ｖｏの関係式として次式（２）が成り立つ。
【数２】
0006012822.tif 000003
【００４６】
式（２）より、直流電圧Ｖｄｃと出力電圧Ｖｏとは、単純な比例関係として表されることが分かる。制御部２０は、出力電圧Ｖｏの目標値、または、それから換算される直流電圧Ｖｄｃの目標値と、出力電圧測定回路２３または平滑コンデンサ電圧測定回路２２から得られた電圧値との差分を求め、ＰＩ制御によるフィードバック制御等によって降圧コンバータ回路１００の半導体スイッチング素子２をＰＷＭ制御することにより、出力電圧Ｖｏの追従制御を行う。
【００４７】
＜残留電荷の放電方法＞
以下に、本実施の形態における電力変換装置１０００の平滑コンデンサ５の残留電荷の放電方法について説明する。電力変換装置１０００には、電圧源負荷５２が接続されているため、直流電圧Ｖｄｃが式（２）に示す２Ｎ×Ｖｏよりも低くなると、トランス１０の２次側へ電力の伝送ができなくなり、通常の出力制御では、平滑コンデンサ５に電荷が残留する。図７に、Ｖｄｃ＜２Ｎ×Ｖｏの条件下で、残留電荷を放電する場合について、共振コンバータ回路２００のスイッチング動作における各電圧、電流波形を示す。
【００４８】
図７においては、半導体スイッチング素子６，７は、通常時の出力制御と同様に、デッドタイムｔｄ／２を挟んでほぼ５０％のオンデューティ比Ｄ１，Ｄ２でオン／オフ制御する。このとき、通常の出力制御時のデッドタイムｔｄの２分の１となるｔｄ／２をデッドタイムＴｄとして設定することにより、半導体スイッチング素子６のオフ後のデッドタイムｔｄ／２（時刻ｔ３〜ｔ４，ｔ７〜ｔ８）にて、半導体スイッチング素子７のドレイン・ソース間電圧Ｖｄｓ７が、０Ｖまで減少する前に半導体スイッチング素子７がオンされる動作となり、ＺＶＳが不成立でスイッチング損失を生じる。半導体スイッチング素子７のオフ後のデッドタイムｔｄ／２（時刻ｔ１〜ｔ２，ｔ５〜ｔ６）についても同様に、ドレイン・ソース間電圧Ｖｄｓ６が、０Ｖまで減少する前に半導体スイッチング素子６がオンされてＺＶＳが不成立となる。
【００４９】
また、半導体スイッチング素子６，７のスイッチング周波数ｆｓｗを、通常時の出力制御時のスイッチング周波数ｆｓｗを直列共振周波数ｆｓｒのおよそ２倍となる２ｆｓｒに設定する。これにより励磁電流ＩＬｍのピーク値は、通常時に比べて減少し、すなわちデッドタイム時に、ドレイン・ソース間電圧Ｖｄｓ６，Ｖｄｓ７を減少させるための共振電流ＩＬｒが減少することになるため、ＺＶＳが不成立となりスイッチング損失を生じる動作となる。
【００５０】
このように、放電動作において、デッドタイムＴｄを短縮、スイッチング周波数ｆｓｗを増加させて半導体スイッチング素子６，７をスイッチングさせることにより、スイッチング損失が生じ、平滑コンデンサ５の電荷を放電させることができる。なお、デッドタイムＴｄの短縮とスイッチング周波数ｆｓｗの増加は、いずれか一方だけでも、スイッチング損失を増加させる効果があり、両方を組み合わせることによって、より効果的にスイッチング損失を増加させることができる。
【００５１】
次に、放電処理のシーケンスについて説明する。図８に、出力制御停止時に平滑コンデンサ５の残留電荷を放電するときの出力電圧Ｖｄｃ、半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２、半導体スイッチング素子２のオンデューティ比Ｄ３，半導体スイッチング素子６，７のデッドタイムＴｄ及びスイッチング周波数ｆｓｗの時間推移波形を示す。
【００５２】
図８では、時刻ｔ１０〜ｔ１２の期間が、本実施の形態での平滑コンデンサ５の放電期間を示しており、制御部２０は、時刻ｔ１０〜ｔ１１において、共振コンバータ回路２００から負荷側への突入電流の抑制処理を行い、時刻ｔ１１〜ｔ１２において、共振コンバータ回路２００による平滑コンデンサ５の残留電荷の放電処理を実施する。出力停止時には、半導体スイッチング素子２は、オフを継続することで直流電源５１と平滑コンデンサ５を切り離し、時刻ｔ１０〜ｔ１２での、残留電荷放電により平滑コンデンサ５の電荷のみを効率的に放電することができるため、半導体スイッチング素子２のオンデューティ比Ｄ３は０％とする。
【００５３】
時刻ｔ１０〜ｔ１１の期間では、制御部２０は、共振コンバータ回路２００の半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２を、デッドタイムｔｄ／２分を差し引いたほぼ５０％のオンデューティ比まで漸増させる。なお、ほぼ５０％のオンデューティ比は、図８では簡易的に０．５と記載している。また、上述のとおり、デッドタイムＴ
ｄをｔｄ／２、スイッチング周波数ｆｓｗは２ｆｓｒとする。
【００５４】
直流電圧Ｖｄｃが、式（２）に示す２Ｎ×Ｖｏよりも高い状態で、半導体スイッチング素子６，７をほぼ５０％のオンデューティ比Ｄ１，Ｄ２で動作させると、急激に電力が伝送され、負荷側に突入電流を生じてしまうため、放電処理を開始する前にオンデューティ比Ｄ１，Ｄ２を漸増させることにより、突入電流を抑制させることができる。図８において、時刻ｔ１０から直流電圧Ｖｄｃが２Ｎ×Ｖｏに一致するまでの期間では、負荷側への電力の伝送によりＶｄｃが減少しており、これ以降は、スイッチング損失により電荷放電されＶｄｃが減少する動作となる。
【００５５】
時刻ｔ１１〜ｔ１２の期間では、制御部２０は、共振コンバータ回路２００の半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２をデッドタイムＴｄ分を差し引いたほぼ５０％のオンデューティ比とし、デッドタイムＴｄをｔｄ／２、スイッチング周波数ｆｓｗは２ｆｓｒとして動作させる。これにより、上述したとおり、通常の出力制御に比べてスイッチング損失を増加させた状態で動作させることができ、平滑コンデンサ５の残留電荷を放電することができる。
【００５６】
このように、実施の形態１に係る電力変換装置によれば、通常の出力制御において、ＺＣＳ，ＺＶＳが成立するソフトスイッチングで動作する共振コンバータ回路２００を、通常の出力制御とは異なる方法でスイッチングをさせることにより、スイッチング損失を発生させて共振コンバータ回路２００の入力側のコンデンサの残留電荷を短時間で放電することができる。また、新たな部品を追加することなく残留電荷の放電を実現可能である。
【００５７】
また、半導体スイッチング素子６，７を、デッドタイムＴｄを挟んで交互にオン／オフ制御させることにより、半導体スイッチング素子６，７のドレイン・ソース間容量の充放電が行われ、スイッチング損失が生じる動作とさせることで残留電荷の放電が可能となる。
【００５８】
また、デッドタイムＴｄ、スイッチング周波数ｆｓｗ、オンデューティ比Ｄ１，Ｄ２といったスイッチング動作に関するパラメータを出力制御と異なる値に調整することによって、より効果的にＺＶＳが成立しない動作へ調整することが可能となる。
【００５９】
また、半導体スイッチング素子６，７のデッドタイムＴｄは、出力制御においては、効率を向上させるためにＺＶＳが成立するように設定されるが、放電時においては、デッドタイムＴｄを短縮することにより、ＺＶＳが成立しづらい方向へ調整することが可能であり、効果的にスイッチング損失を発生させる動作とすることができる。なお、本実施の形態においては、放電時のデッドタイムＴｄをｔｄ／２としたが、この値に限るものではない。
【００６０】
また、図２に示したように、共振コンバータ回路２００の出力制御においては、直列共振周波数ｆｓｒの半周期にデッドタイムＴｄを加えた時間を半周期とするスイッチング周波数ｆｓｗとすることによりＺＣＳに近づくことで効率が増加するため、一般的には、このようなスイッチング周波数ｆｓｗにおいて、ＺＶＳが成立する設計とすることで、ＺＣＳとＺＶＳを同時に成立させて高効率化が図られる。従って、放電時においては、スイッチング周波数ｆｓｗを増加させることにより、デッドタイム時にドレイン・ソース間電圧Ｖｄｓ６，Ｖｄｓ７を減少させるための共振電流ＩＬｒを減少させ、ＺＶＳが成立しづらい方向へ調整することが可能であり、効果的にスイッチング損失を発生させる動作とすることができる。なお、本実施の形態においては、スイッチング周波数ｆｓｗを２ｆｓｒとしたが、この値に限るものではない。
【００６１】
また、残留電荷の放電時に、半導体スイッチング素子６，７のスイッチング周波数ｆｓｗを固定値とすることにより、最も効果的にスイッチング損失を発生させて平滑コンデンサ５を放電可能な条件で放電を継続させることができる。
【００６２】
また、残留電荷の放電時に、半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２を漸増させて負荷側への突入電流を抑制する期間を設けることにより、突入電流による半導体スイッチング素子やコンデンサへのストレスを抑制して故障を防止することができる。
【００６３】
また、共振コンバータ回路２００の前段に降圧コンバータ回路１００を備えている構成であっても、半導体スイッチング素子６，７のオン／オフ制御により平滑コンデンサ５の残留電荷を放電することが可能である。また、降圧コンバータ回路１００の半導体スイッチング素子２をオフとすることにより、直流電源５１と平滑コンデンサ５を切り離し、平滑コンデンサ５の電荷のみを効率的に放電することができる。
【００６４】
また、上記実施の形態１では、放電時のデッドタイムＴｄを出力制御時より、短縮する場合について記載したが、これに限らず、逆に延長するものであってもよい。半導体スイッチング素子６，７のデッドタイム中は、共振リアクトル９及び励磁インダクタンスＬｍのエネルギーによりドレイン・ソース間電圧Ｖｄｓ６、Ｖｄｓ７が減少するが、デッドタイムＴが継続すると共振により、ドレイン・ソース間電圧Ｖｄｓ６，Ｖｄｓ７は増加する。これより、Ｖｄｓ６，Ｖｄｓ７が増加するタイミングでスイッチングされるようにデッドタイムＴｄを延長して設定することにより、効果的にスイッチング損失を発生させ、平滑コンデンサ５の残留電荷の放電が可能となる。
【００６５】
また、上記実施の形態１では、半導体スイッチング素子６，７は、デッドタイムＴｄ分を差し引いたほぼ５０％のオンデューティ比Ｄ１，Ｄ２とし、出力制御時と放電時のオンデューティ比Ｄ１，Ｄ２を同じとしていたが、放電時のオンデューティ比Ｄ１，Ｄ２を出力制御時に比べて増加、減少させることによっても、効果的にスイッチング損失を発生させることができるようになる。オンデューティ比Ｄ１，Ｄ２を減少させることは、デッドタイムＴｄの延長と同等であり、オンデューティ比Ｄ１，Ｄ２を増加させることは、デッドタイムＴｄの減少と同等となるため、上述したとおり、スイッチング損失を発生させるという効果が得られる。また、オンデューティ比Ｄ１，Ｄ２を５０％に近づける、または５０％を超えることにより半導体スイッチング素子６，７が短絡する動作となるが、これによっても、平滑コンデンサ５の残留電荷の放電が可能である。
【００６６】
また、上記実施の形態１では、半導体スイッチング素子６，７はデッドタイムＴｄ分を差し引いたほぼ５０％のオンデューティ比Ｄ１，Ｄ２としたが、半導体スイッチング素子２のオンデューティ比Ｄ３よりも半導体スイッチング素子６のオンデューティ比Ｄ１を高くすることにより、効果的にスイッチング損失を発生させることができる。半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２を５０％とした場合、共振コンデンサ８の電圧は、直流電圧Ｖｄｃ×０．５となるが、例えば、半導体スイッチング素子６のオンデューティ比Ｄ１を８０％、半導体スイッチング素子７のオンデューティ比Ｄ２を２０％としたとすると、共振コンデンサ８の電圧は、直流電圧Ｖｄｃ×０．８となる。共振コンデンサ８の電圧が高くなると、半導体スイッチング素子６、７のオン／オフ制御によって生じる励磁電流ＩＬｍ及び共振電流ＩＬｒが低くなるため、デッドタイムＴにおいて、ドレイン・ソース間電圧Ｖｄｓ６，Ｖｄｓ７の減少が緩やかとなり、ＺＶＳが成立しづらくなってスイッチング損失を生じる動作となる。
【００６７】
また、上記実施の形態１では、共振コンバータ回路２００の出力制御においては、直列共振周波数ｆｓｒの半周期にデッドタイムＴｄを加えた時間を半周期とするスイッチング周波数ｆｓｗとし、放電時には、これよりも高いスイッチング周波数ｆｓｗとしてスイッチング損失を発生させる方法について述べたが、これよりも低いスイッチング周波数ｆｓｗとすることによっても、効果的に損失を発生させることができる。スイッチング周波数ｆｓｗを低く設定したとすると、半導体スイッチング素子６，７のオン動作時に、励磁電流ＩＬｍ及び共振電流ＩＬｒが高くなるため、スイッチング損失及び導通損失を増加させることができる。
【００６８】
また、上記実施の形態１では、オンデューティ比Ｄ１，Ｄ２の漸増により放電時の突入電流の抑制を行ったが、デッドタイムＴｄの漸減により突入電流を抑制する方法であってもよい。オンデューティ比Ｄ１，Ｄ２が５０％のオン期間に相当する期間をデッドタイムＴｄの初期値として漸減させることにより、オンデューティ比Ｄ１，Ｄ２の漸増と同等のスイッチング動作となり、放電開始時の突入電流を抑制し、素子故障を防止することができる。
【００６９】
また、スイッチング周波数ｆｓｗを漸減させることによっても、放電時の突入電流を抑制することができる。上記実施の形態１では、インダクタンス比Ｌｎ（＝Ｌｍ／Ｌｒ）を十分大きくとった場合について、図４より理想的にスイッチング周波数ｆｓｗによって共振コンバータ回路２００のゲインＧが変化しない場合を想定していたが、実際には、規格化周波数ｆｎが１より大きくなるにつれてゲインＧは低下する傾向となる。従って、十分に高いスイッチング周波数ｆｓｗから漸減させることにより、ゲインＧを漸増させることができ、これにより出力側への突入電流を防止しながら放電の開始が可能となる。
【００７０】
また、上記実施の形態１では、共振コンバータ回路２００のトランス１０の２次側がダイオードによる整流の場合について示したが、整流ダイオード１１，１２を半導体スイッチング素子に置き換えた同期整流方式の構成であってもよく、放電時には、同期整流を行う２次側の半導体スイッチング素子を全てオフとすることにより、電圧源負荷５２から平滑コンデンサ５への電力の逆流を防止しながら、平滑コンデンサ５の残留電荷を放電することができる。
【００７１】
また、共振コンバータ回路２００の整流ダイオード１１，１２を半導体スイッチング素子に置き換えた同期整流方式の構成とした場合において、電圧源負荷５２が接続されていない（負荷オープン、または電圧源以外の負荷）ならば、放電時には、半導体スイッチング素子６，７と同期させて同期整流を行う２次側の半導体スイッチング素子をオン／オフ制御することにより、負荷側の電力を平滑コンデンサ５へ逆流させ、出力コンデンサ１３を含む負荷側の容量成分と平滑コンデンサ５の残留電荷を同時に放電することが可能となる。また、半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２を漸増させる等により突入電流の防止期間を備えている場合において、同期整流素子を半導体スイッチング素子６，７と同期して動作させることにより、負荷側から平滑コンデンサ５への突入電流も抑制することが可能となる。
【００７２】
なお、降圧コンバータ回路１００は、図１で示した構成に限るものではなく、昇圧あるいは降圧コンバータなど、半導体スイッチング素子により直流電源５１と平滑コンデンサ５が切り離される構成であれば、同様に残留電荷の放電が可能である。
【００７３】
また、上記実施の形態１では、降圧コンバータ回路１００を備えた構成について述べたが、共振コンバータ回路２００の前段にコンバータを備えていない構成であってもよく、半導体スイッチング素子６，７のオン／オフ制御により、平滑コンデンサ５の残留電荷の放電が可能である。
【００７４】
また、上記実施の形態１では、バッテリ等の電圧源負荷５２を備えた構成について述べ
たが、これに限らず、その他の負荷が接続される、または負荷がオープンとなっている場合においても、同様に平滑コンデンサ５の残留電荷の放電が可能である。
【００７５】
また、上記実施の形態１では、出力制御時、及び放電時に半導体スイッチング素子６，７のスイッチング周波数ｆｓｗを固定とした場合について説明したが、これに限らず、スイッチング周波数ｆｓｗを可変にして制御するものであってもよい。
【００７６】
また、上記実施の形態１では、共振コンバータ回路２００は、トランス１０の１次側に半導体スイッチング素子を２つ用いたハーフブリッジ構成とした。しかし、これに限定されず、例えば、フルブリッジ構成であってもよい。
【００７７】
また、上記実施の形態１では、トランス１０の２次側の整流回路は、半導体スイッチング素子を２つ用いたセンタータップ構成とした。しかし、これに限定されず、例えば、フルブリッジ構成であってもよい。
【００７８】
実施の形態２．
図９は、実施の形態２における平滑コンデンサの残留電荷放電時の電圧及び制御パラメータの時間推移波形を示す図である。実施の形態１では、平滑コンデンサ５のみを放電させる動作としたが、実施の形態２では、降圧コンバータ回路１００の入力コンデンサ１の残留電荷も放電可能とするものである。装置構成、及び出力制御方法については実施の形態１と同様であるので、説明を省略する。
【００７９】
＜残留電荷の放電方法＞
以下に、本実施の形態における電力変換装置１０００の入力コンデンサ１の残留電荷の放電方法について説明する。
平滑コンデンサ５の残留電荷を放電するための半導体スイッチング素子６，７のオン／オフ制御の方法は、図７に示すものと同様である。また、放電処理のシーケンスについては、図９に示す。図９では、出力制御停止時に残留電荷を放電するときの入力コンデンサ１の電圧Ｖｃ、直流電圧Ｖｄｃ、半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２、半導体スイッチング素子２のオンデューティ比Ｄ３、半導体スイッチング素子６，７のデッドタイムＴｄ及びスイッチング周波数ｆｓｗの時間推移波形を示す。なお、本実施の形態の放電時においては、直流電源５１はリレー等により切り離されている状態を想定している。
【００８０】
図９の時刻ｔ２０〜ｔ２３の期間が、本実施の形態での入力コンデンサ１及び平滑コンデンサ５の放電期間を示しており、制御部２０は、時刻ｔ２０〜ｔ２１において、入力コンデンサ１から平滑コンデンサ５への突入電流の抑制処理を行い、時刻ｔ２１〜ｔ２２において、共振コンバータ回路２００から負荷側への突入電流の抑制処理を行い、時刻ｔ２２〜ｔ２３において、共振コンバータ回路２００による平滑コンデンサ５の残留電荷の放電処理を実施する。
【００８１】
時刻ｔ２０〜ｔ２１の期間では、制御部２０は、半導体スイッチング素子６，７のオンデューティ比Ｄ１，Ｄ２を０％としてオフ固定とし、半導体スイッチング素子２のオンデューティ比Ｄ３を０％から１００％まで漸増させる。半導体スイッチング素子２をオンさせてから残留電荷を放電させることにより、入力コンデンサ１と平滑コンデンサ５の残留電荷を同時に放電することが可能となるが、入力コンデンサ１と平滑コンデンサ５に電位差が生じている場合には、半導体スイッチング素子２をオフ状態からオン固定に切り替えると突入電流が生じるため、半導体スイッチング素子２のオンデューティ比Ｄ３を漸増させて突入電流を抑制する。
【００８２】
半導体スイッチング素子２が、オンであることを除いて、時刻ｔ２１〜ｔ２２、時刻ｔ２２〜ｔ２３は、それぞれ、図７の時刻ｔ１０〜ｔ１１，ｔ１１〜ｔ１２と同様の処理となるため、時刻ｔ２１〜ｔ２３での説明は省略する。
【００８３】
このように、実施の形態２に係る電力変換装置によれば、共振コンバータ回路２００の前段に降圧コンバータ回路１００を備えている構成において、実施の形態１の効果を有すると共に、半導体スイッチング素子２をオンとすることにより、入力コンデンサ１と平滑コンデンサ５の残留電荷を同時に放電することができる。
【００８４】
また、残留電荷の放電時に半導体スイッチング素子２のオンデューティ比Ｄ３を漸増させて入力コンデンサ１と平滑コンデンサ５の間で生じる突入電流を抑制する期間を設けることにより、突入電流による半導体スイッチング素子やコンデンサへのストレスを抑制して故障を防止することができる。
【００８５】
また、上記実施の形態２では、共振コンバータ回路２００の前段に降圧コンバータ回路１００を備える構成にて、入力コンデンサ１と平滑コンデンサ５の残留電荷を放電する方法について示したが、降圧コンバータ回路１００ではなく、昇圧コンバータ回路を備える場合においても、同様に入力コンデンサ１と平滑コンデンサ５の残留電荷の放電が可能である。昇圧コンバータ回路は、直流電源５１と平滑コンデンサ５がリアクトルとダイオードを介して直列接続され、半導体スイッチング素子のオンによりリアクトルを介して直流電源５１が短絡される方式を想定しており、昇圧コンバータの半導体スイッチング素子をオフすることより入力コンデンサ１と平滑コンデンサ５を同時に放電することが可能となる。
【００８６】
また、上記実施の形態２では、図９において、半導体スイッチング素子２のオンデューティ比Ｄ３の漸増と、半導体スイッチング素子６、７のオンデューティ比Ｄ１，Ｄ２の漸増は、別々の期間を設けて実行する場合について説明したが、これに限らず、期間が重なるものであってもよい。
【００８７】
また、入力コンデンサ１の残留電荷の放電についてのみ述べたが、電力変換装置１０００の入力側に接続される他の機器が保持する容量成分の残留電荷に関しても、同様に放電が可能である。
【００８８】
なお、本発明は、上記実施の形態に限定されるものではなく、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００８９】
また、図中、同一符号は、同一または相当部分を示す。
【符号の説明】
【００９０】
１  入力コンデンサ、２  半導体スイッチング素子、３  ダイオード、４  降圧リアクトル、５  平滑コンデンサ、２０  制御部、６，７  半導体スイッチング素子、８  共振コンデンサ、９  共振リアクトル、１０  トランス、１１，１２  整流ダイオード、１３  出力コンデンサ、２１  入力電圧測定回路、２２  平滑コンデンサ電圧測定回路、２３  出力電圧測定回路、３１、３２、３３  制御線、４１、４２、４３  信号線、５１  直流電源、５２  電圧源負荷、１００  降圧コンバータ回路、２００  共振コンバータ回路、１０００  電力変換装置
【要約】
【課題】入力側のコンデンサの残留電荷を放電することができる絶縁型共振コンバータを備える電力変換装置を提供することを目的としている。
【解決手段】共振コンバータ回路２００では、直列に接続された半導体スイッチング素子６，７が、降圧コンバータ回路１００の平滑コンデンサ５と並列に接続されて、ハーフブリッジインバータを構成し、当該出力には、共振コンデンサ８、共振リアクトル９、トランス１０の１次巻線が直列に接続され、トランス１０の２次巻線のセンタータップは、出力コンデンサ１３及び電圧源負荷５２の負極と接続され、トランス１０の他の２次巻線は、整流ダイオード１１，１２により整流されるように出力コンデンサ１３の正極に接続されている。さらに、制御部２０により、半導体スイッチング素子６，７を動作させ、スイッチング損失を発生させて平滑コンデンサ５の残留電荷を放電させる。
【選択図】図１【図１】
0006012822.tif 000004
【図２】
0006012822.tif 000005
【図３】
0006012822.tif 000006
【図４】
0006012822.tif 000007
【図５】
0006012822.tif 000008
【図６】
0006012822.tif 000009
【図７】
0006012822.tif 000010
【図８】
0006012822.tif 000011
【図９】
0006012822.tif 000012