(57)【特許請求の範囲】
【請求項１】
遷移金属Ｍとシリコンの組成比が、１：ｎ（７≦ｎ≦１６）の範囲の半導体基板界面でヘテロエピタキシャル成長している金属珪素化合物薄膜を半導体基板表面上に作製することを特徴とする半導体コンタクト構造。
【請求項２】
上記金属珪素化合物薄膜において、Ｍ原子の周りを、７個以上１６個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、該遷移金属原子の第１及び第２近接原子にＳｉが配置されることを特徴とする請求項１に記載の半導体コンタクト構造。
【請求項３】
上記遷移金属Ｍが、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金のいずれかであることを特徴とする請求項１又は２に記載の半導体コンタクト構造。
【請求項４】
上記半導体基板がシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素、珪化ゲルマニウムのいずれかであることを特徴とする請求項１ないし３のいずれか１項に記載の半導体コンタクト構造。
【請求項５】
上記タングステンとシリコン組成の組成比が、１：ｎ（１０≦ｎ≦１４）の範囲のタングステンケイ素化合物薄膜を半導体基板表面上に作製することを特徴とする請求項３に記載の半導体コンタクト構造。
【請求項６】
上記半導体基板が、シリコン又はゲルマニウムであることを特徴とする請求項５に記載の半導体コンタクト構造。
【請求項７】
上記タングステンケイ素化合物が、シリコン又はゲルマニウム基板界面でヘテロエピタキシャル成長していることを特徴とする請求項６に記載の半導体コンタクト構造。
【請求項８】
レーザーアブレーション法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項９】
スパッタ法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１０】
電子線加熱法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１１】
レーザーアブレーション法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１２】
スパッタ法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１３】
電子線加熱法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする請求項２ないし７のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１４】
上記遷移金属内包シリコンクラスターを堆積する基板温度が、室温から６００℃の範囲であることを特徴とする請求項８ないし１３のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１５】
上記半導体基板表面上で、遷移金属内包シリコンクラスターを形成する基板温度が、室温から６００℃の範囲であることを特徴とする請求項１１ないし１３のいずれか１項に記載の半導体コンタクト構造の形成方法。
【請求項１６】
上記半導体基板表面に遷移金属内包シリコンクラスターを堆積、もしくは半導体基板上で遷移金属内包シリコンクラスターを形成した後に、３００℃から６００℃の範囲で熱処理を行うことを特徴とする請求項８ないし１３のいずれか１項に記載の半導体コンタクト構造の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスにおける半導体コンタクト構造及びその形成方法に関するものである。
【背景技術】
【０００２】
ＳｉのMOSFETは、微細化によって性能の向上を図ってきた。今後、ゲート長をシングルナノサイズに縮小するには、特性ばらつきを抑制するためにソース・ドレイン領域とチャネルの接合深さを、サブナノレベルで制御することが必要である。これまでヒ素やリン、ホウ素をイオン注入して形成していたＰＮ接合によるソース・ドレイン形成では、サブナノレベルの急峻性の要請を満たすのは困難である。【０００３】
また、MOSFETの低消費電力化を目的に、ソース・ドレイン領域を金属シリサイドに置き換えることによる低抵抗化技術が検討されている。しかし、ｎ型Ｓｉに対して低い障壁を持つ接合は実現されていない。
このため、ニッケルシリサイドとＳｉの原子レベルで平坦な界面の形成技術と、リンやホウ素などの不純物偏析による高キャリアドーピング技術の組み合わせで、実効的に0.1eV以下のショットキー障壁高さを有する接合形成技術が開発されている。しかし、ドーパントの偏析が空間的に揺らいでしまうため、シリサイド界面の原子レベルでの急峻性が損なわれてしまう。【０００４】
ＳｉＧｅやβ鉄シリサイドなど、Ｓｉより狭いバンドギャップを持つ半導体を金属とＳｉの間に挿入することで、ショットキーバリアハイトの低減を行う技術が提案されているが、ｐ型のＳｉには効果があるものの、ｎ型に対して低い障壁を持つ接合は実現されていない（非特許文献１参照）。【０００５】
次に、MOSFETの高性能化・低消費電力化を行うために、Ｓｉよりもキャリアの移動度が大きな材料を用いたデバイス開発が急務となっている。現在、最も注目されている材料がＧｅである（非特許文献２参照）。【０００６】
ＧｅはＳｉに比べて高キャリア移動度を持つため、大きな駆動電流を得られる次世代チャネル材料として期待されている。しかし、高性能なGe-MOSFETを実現するためには、Ｇｅの物性に起因するいくつかの課題を解決する必要がある。
その一つとして、ソース・ドレイン接合部での接触抵抗の低減が挙げられる。これは、Ｇｅ中のドーパントの最大固溶度が低いために、高キャリア濃度層の作製が困難であることや、金属とＧｅとの間で強いフェルミレベルピンニングが生じるために、ショットキー障壁高さの制御が困難であることが原因で、Ge-MOSFETを高性能化する上での大きな課題の一つとなっている。【０００７】
ほとんどの金属とｎ型Ｇｅの接合は、金属の仕事関数に依らずＧｅのバンドギャップに相当する高いショットキー障壁を形成し、ｐ型Ｇｅではオーミック接合を形成してしまう。これは、電荷中性準位がＧｅの価電子帯近傍に存在するために、フェルミレベルのピンニングがＧｅの価電子帯端近傍で起こるためである。
例えば、ｐ型Ｇｅとの金属接合によるショットキー型のNMOSFETを作製した場合、高いショットキー障壁が駆動電流を抑制してしまう。そのため、金属とＧｅの間に絶縁体を挿入することでピンニングを解除し、ショットキー障壁高さを制御する技術等が開発されている。しかし、絶縁体である挿入層（GeO、GeN、SiNなど）に起因する寄生抵抗が接触抵抗を増大させてしまう（非特許文献３参照）。
金属とＧｅとの間のフェルミレベルピンニングを解除し、かつ、寄生抵抗を抑制できる接合技術が必要である。【０００８】
また、さらに将来に向けて、現在の動作原理とは異なる物理現象に基づくデバイスの開発が行われている。その一つとして、スピントランジスタが提案されている。
Ｇｅは、電界によってスピン状態を制御するスピン軌道相互作用が強くスピントランジスタのチャネル材料として期待されているが、スピントランジスタにおいて、ソース・ドレイン領域は、ホイスラー合金などの強磁性体に置き換える必要がある。しかし、Ｇｅ基板上に、強磁性体金属を成膜しても、界面準位が発生し良好なショットキー接合が得られないため、ＧｅのMOSFETでは強磁性体ソース・ドレインを実現することが難しかった。【０００９】
これを回避するために、Ｇｅと強磁性体の界面にトンネル絶縁膜を挟む手法や、Ｇｅと格子整合がある強磁性体を形成する方法が開発されている。前者は、寄生抵抗の上昇によるMOSFETの性能劣化を招き、後者はスピントランジスタに用いる強磁性体ソース・ドレインの種類を限定してしまう。スピントランジスタでは、チャネルへのスピン注入効率が低く大きな信号を得にくいことが課題であり、スピン注入効率の高いソース・ドレインを用いることができれば有利である。【００１０】
実際に、Fe3Si強磁性体をGe(111)基板上にヘテロエピタキシャル成長することで、ショットキー接合が得られることが報告されているが、十分なスピン注入が確保できていない。スピン注入効率の高い強磁性体をＧｅ基板に界面準位を形成せずに接合する技術が必要である。（非特許文献４参照）
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−９３２２１号公報
【特許文献２】特開２０１１−６６４０１号公報
【００１２】
【非特許文献１】R. T. Tung, Materials Science and Engineering R 35 (2001) p42-43.
【非特許文献２】ＩＣガイドブック０９−１０年版、p228-230、社団法人電子情報技術産業協会ＩＣガイドブック編集委員会、日経ＢＰ企画
【非特許文献３】M. Kobayashi, et al., 2008 Symposium on VLSI Technology Digest of Technical Papers p.54-55
【非特許文献４】日経エレクトロニクス12月12日号、p47、2011.12.12発行
【非特許文献５】T. Nishimura, et al., Appl. Phys. Lett., 91 ,123123-1 (2007)
【非特許文献６】N. Uchida, T. Miyazaki, and T. Kanayama, Phys. Rev. B, vol. 74, pp. 205427-1-9, 2006.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、これまでの問題点を解決し、半導体基板に対して良好なオーミックあるいは整流性の接合を与えることができる半導体コンタクト構造及びその形成方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するための手段は次のとおりである。
（１）遷移金属Ｍとシリコンの組成比が、１：ｎ（７≦ｎ≦１６）の範囲の金属珪素化合物薄膜を半導体基板表面上に作製することを特徴とする半導体コンタクト構造。
（２）上記金属珪素化合物薄膜において、Ｍ原子の周りを、７個以上１６個以下のシリコン原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、該遷移金属原子の第１及び第２近接原子にＳｉが配置されることを特徴とする（１）に記載の半導体コンタクト構造。
（３）上記珪素金属化合物薄膜が、半導体基板界面でヘテロエピタキシャル成長していることを特徴とする（１）又は（２）に記載の半導体コンタクト構造。
（４）上記遷移金属Ｍが、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、白金のいずれかであることを特徴とする（１）ないし（３）のいずれかに記載の半導体コンタクト構造。
（５）上記半導体基板がシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素、珪化ゲルマニウムのいずれかであることを特徴とする（１）ないし（４）のいずれかに記載の半導体コンタクト構造。
（６）上記タングステンとシリコン組成の組成比が、１：ｎ（１０≦ｎ≦１４）の範囲のタングステンケイ素化合物薄膜を半導体基板表面上に作製することを特徴とする（４）に記載の半導体コンタクト構造。
（７）上記半導体基板が、シリコン又はゲルマニウムであることを特徴とする（６）に記載の半導体コンタクト構造。
（８）上記タングステンケイ素化合物が、シリコン又はゲルマニウム基板界面でヘテロエピタキシャル成長していることを特徴とする（７）に記載の半導体コンタクト構造。
（９）レーザーアブレーション法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１０）スパッタ法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１１）電子線加熱法によって上記遷移金属原子をシランガス中に放出し、シランとの気相反応によって、上記遷移金属内包シリコンクラスターを合成し、半導体基板表面に堆積することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１２）レーザーアブレーション法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１３）スパッタ法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１４）電子線加熱法によって上記遷移金属原子を半導体基板表面に供給し、その後、シランとの反応によって半導体基板上で上記遷移金属内包シリコンクラスターを合成することを特徴とする（２）ないし（８）のいずれかに記載の半導体コンタクト構造の形成方法。
（１５）上記遷移金属内包シリコンクラスターを堆積する基板温度が、室温から６００℃の範囲であることを特徴とする（９）ないし（１４）のいずれかに記載の半導体コンタクト構造の形成方法。
（１６）上記半導体基板表面上で、遷移金属内包シリコンクラスターを形成する基板温度が、室温から６００℃の範囲であることを特徴とする（１２）ないし（１４）のいずれかに記載の半導体コンタクト構造の形成方法。
（１７）上記半導体基板表面に遷移金属内包シリコンクラスターを堆積、もしくは半導体基板上で遷移金属内包シリコンクラスターを形成した後に、３００℃から６００℃の範囲で熱処理を行うことを特徴とする（９）ないし（１４）のいずれかに記載の半導体コンタクト構造の形成方法。
【発明の効果】
【００１５】
本発明によれば、半導体基板表面に、遷移金属内包ＳｉクラスターＭＳｉｎを単位構造とした原子層シリサイド半導体を形成し、ＭＳｉｎの性質を利用することで、半導体基板に対して良好なオーミックあるいは整流性の接合を与えることができる半導体コンタクト構造を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】ＷＳｉｎ膜の形成プロセスを模式的に示す図である。
【図２】n型Si(100)基板上に作製したＷＳｉｎ膜の断面走査電子顕微鏡像(a)と、Ｗ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造の模式図(b)である。
【図３】n型Si(100)基板上に作製したエピタキシャルＷＳｉｎ層のＸ線光電子分光（XPS）スペクトルである。
【図４】Ｗ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造に対する電流−電圧（ＩＶ）特性である。
【図５】W/WSin/Si(p型)のＣＶ特性より得られた障壁高さ、ｐ型Ｓｉの内蔵電位及びフェルミ準位の温度依存性を示す図である。
【図６】W/WSin/Si(n型)のＣＶ特性より得られた障壁高さ、ｎ型Ｓｉの内蔵電位及びフェルミ準位の温度依存性を示す図である。
【図７】p型Ge(111)基板上に作製したＷＳｉｎ膜の断面走査電子顕微鏡像(a)と、Ｗ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造の模式図(b)である。
【図８】Ge(111)基板上に作製したＷＳｉｎ膜のＸ線光電子分光（XPS）スペクトルを示す図である。
【図９】Ge(111)基板(1Ωcm)を用いたW/ Ge、W/WSin/ Ge 積層構造に対する電流−電圧（ＩＶ）特性を示す図である。
【図１０】金属電極/WSin膜（n=14）/n-Geのショットキー障壁高さと電極の仕事関数の関係を示す図である。
【図１１】n型のGe基板に対する接合高さとコンタクト抵抗の関係を示す図である。
【発明を実施するための形態】
【００１７】
（本発明の原理）
本発明者らは、先にＭＳｉｎ（Ｍ：遷移金属、ｎ＝７〜１６）に係る遷移金属とシリコンの化合物であり、シリコンと遷移金属との組成比（＝シリコン／遷移金属）ｎが７以上１６以下である金属硅素化合物薄膜を提案している。（特許文献１、２参照）
【００１８】
金属硅素化合物薄膜（ＭＳｉｎ膜）は、遷移金属原子の第１及び第２近接原子にシリコンが配置されているため、遷移金属Ｍにとっての第２近接原子もＳｉとなる。このため、遷移金属内包シリコンクラスター同士がＳｉ−Ｓｉ結合することになり、有限のバンドギャップを有する半導体膜とすることができる。
【００１９】
本発明の原理は、このようなＭＳｉｎの性質を利用することで、半導体基板表面に、遷移金属内包ＳｉクラスターＭＳｉｎを単位構造とした原子層シリサイド半導体を形成し、これにより原子レベルの急峻性で高濃度ドーピング層を形成し、半導体コンタクト構造とするものである。
なお、遷移金属Ｍは、チタンTi、バナジウムV、クロムCr、マンガンMn、鉄Fe、コバルトCo、ニッケルNi、ジルコニウムZr、ニオブNb、モリブデンMo、ルテニウムRu、ロジウムRh、パラジウムPd、ハフニウムHf、タンタルTa、タングステンW、レニウムRe、オスミウムOs、イリジウムIr、白金Ptのいずれかである。
【００２０】
（半導体基板上のＭＳｉｎ層形成）
ＭＳｉｎ膜の形成は、
（１）半導体表面上に配列したＭ原子を形成核にシランガスとの反応を用いる方法、
（２）気相中でＭ原子とシランガスの反応により予め形成したＭＳｉｎを半導体基板表面上に堆積する方法のいずれかの方法で行う（図１参照）。
いずれの方法でも、遷移金属元素の供給方法として、遷移金属ターゲット及び遷移金属と半導体元素の化合物ターゲットを用いた、レーザーアブレーション法、スパッタ法、電子線加熱法を用いる。
【００２１】
半導体基板表面は、ＭＳｉｎ層の形成に先立ち、溶液処理、真空中加熱又はその両方を用いて清浄化する。
形成核となる遷移金属原子Ｍは、半導体基板表面に供給し、１回当たりの供給量を０．１モノレイヤー以下にし、Ｍ原子同士の凝集を抑制する。
その後、シランガスと反応させることで、ＭＳｉｎ構造を形成する。
【００２２】
シランガス由来の水素を脱離するために、真空中で500℃の熱処理を行う。このプロセスを１０回程度行い、１モノレイヤーのＭＳｉｎ層を形成する。この際、Ｍ原子の堆積、シランガスとの反応は、ＭＳｉ２などの熱的な安定組成シリサイドの形成を抑えるために、600℃を越えない基板温度で行うことが重要である。安定シリサイドの形成温度が、600℃以上の遷移金属Ｍを使用する場合には、この限りではない。また、ここでシランガスは、モノシランガス(SiH4)、ジシランガス(Si2H6)、トリシランガス(Si3H8)とシクロペンタシラン(Si5H10)、シクロヘキサシラン(Si6H12)などのポリシランガスを含む。
【００２３】
シランガス中に遷移金属Ｍ原子を供給し、予め形成したＭＳｉｎを半導体基板表面上に１モノレイヤー以上堆積することで薄膜を形成し、シランガス由来の水素を脱離するために、真空中で500℃の熱処理を行う。この際、ＭＳｉ２などの熱的な安定組成シリサイドの形成を抑えるために、600℃を越えない基板温度で行うことが重要である。安定シリサイドの形成温度が、600℃以上の遷移金属Ｍを使用する場合である場合には、この限りではない。
また、ここでシランガスは、モノシランガス(SiH4)、ジシランガス(Si2H6)、トリシランガス(Si3H8)とシクロペンタシラン(Si5H10)、シクロヘキサシラン(Si6H12)などのポリシランガスを含む。
【００２４】
（Ｓｉ基板上へのＷＳｉｎ層形成）
レーザーアブレーションで生成したＷ原子とSiH4ガス（50Pa）との反応により厚さ5nm（n=10）を合成し、300℃のSi(100)基板上に堆積、500℃、超高真空中でアニールすることでｎ型Ｓｉ基板（Pドープ、8Ωcm）、及びｐ型Ｓｉ基板（Bドープ、8Ωcm）上に、厚さ5nmのＷＳｉｎ膜を作製した。
【００２５】
図２に、ｎ型基板上に作製したＷＳｉｎ膜の断面走査電子顕微鏡像と、Ｗ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造の模式図を示す。図２(b)において、１はＳｉ基板、２は非晶質ＷＳｉｎ膜、３はエピタキシャルＷＳｉｎ層である。
図２(a)中の矢印の位置がＷＳｉｎ膜とＳｉ基板界面であり、界面近傍のＷＳｉｎ膜に１〜２ｎｍのヘテロエピタキシャル層が確認できる。
この界面エピタキシャル層は、1)Ｗを含みＳｉを主成分としていること、2)Ｓｉの結合状態が結晶Ｓｉと異なること、3)Ｓｉ基板と比較して(100)方位に面間隔が７％程度伸びていることが判明し、ＷＳｉｎを単位とした配列構造で形成されていることを示す結果が得られている。エピタキシャル層の上部は、非晶質のＷＳｉｎ膜である。
【００２６】
さらに、図３に示すように、Ｘ線光電子分光(XPS)で価電子帯の構造を調べたところ、価電子帯エッジがフェルミレベル(結合エネルギー=0eV)から0.29eV低い位置にあり、エピタキシャル層がギャップを有する半導体であることも判っている。図中の矢印は、価電子帯エッジを示す。
ｐ型基板に堆積した場合も、同様のエピタキシャル構造が確認でき、価電子帯エッジは0.49eV低い位置に確認でき、半導体であることが確認できる。
以上のように、ＷＳｉｎとＳｉ基板界面では原子層レベルで急峻な界面が形成されている。
【００２７】
原子層レベルでの配列構造を作製するためにはＷＳｉｎ堆積前のＳｉ基板表面も原子層レベルでの清浄化や平坦化が必要であり、Ｓｉ基板の通電加熱によるフラッシング（1200℃、超高真空中）により、Ｓｉ基板の清浄表面を得た。フラッシングしたｎ型Ｓｉ基板、ｐ型Ｓｉ基板及びフラッシングを行わないフッ酸洗浄済みのｎ型Ｓｉ基板を用い、電気的特性測定のための電極は室温でのスパッタで作製した厚さ100nmのＷを用いた。電流−電圧（ＩＶ）特性を接合特性の指標として評価し、容量−電圧（ＣＶ）特性から障壁高さを算出した。
【００２８】
図４に、Ｗ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造に対する電流−電圧（ＩＶ）特性を示す。
Ｓｉ基板としては、図４（a）ではｎ型(Pドープ、10Ωcm)のSi(100)基板、(b)ではｐ型(Bドープ、10Ωcm)のSi(100)基板、(c)ではフラッシング処理を行わないｎ型(Pドープ、10Ωcm)のSi(100)基板を用いている。
ｎ型Ｓｉ基板との接合では、オーミック特性を示し、直列抵抗値0.48Ωは、Ｓｉ基板の抵抗値0.4Ωと整合する。
【００２９】
一方、ｐ型Ｓｉ基板及びフラッシング処理を行っていないｎ型Ｓｉ基板との接合では、オーミック特性を示さず、それぞれ、ＣＶ特性より算出した、0.8eV及び0.6eVの障壁高さを示した。フラッシングを行わない場合、表面が十分に清浄化できず、ＷＳｉｎ層のエピタキシャル構造を形成できない。
エピタキシャル層を形成することがｎ型Ｓｉ基板に対してオーミック接合を得るために必要である。また、ｐ型Ｓｉ基板に対するＩＶ特性から、接合の理想係数を求めると、１〜１．２の値を示し、良好な整流特性を示す。
【００３０】
図５に、Ｗ/ＷＳｉｎ/Ｓｉ(ｐ型)のＣＶ特性より得られた障壁高さ、ｐ型Ｓｉの内蔵電位(Vbi)及びフェルミ準位(Vn)の温度依存性を示す。
ここで、障壁高さ=Vbi+Vnである。室温付近で、0.8eVの障壁高さを示し、ＷＳｉｎ層はｐ型Ｓｉに対して高い障壁を持つ。
【００３１】
図６に、Ｗ/ＷＳｉｎ/Ｓｉ(ｎ型)のＣＶ特性より得られた障壁高さ、ｎ型Ｓｉの内蔵電位(Vbi)及びフェルミ準位(Vn)の温度依存性を示す。
ここで、障壁高さ=Vbi+Vnである。220K以下で空乏層を形成し、0.4eVの障壁高さを示す。室温付近では、ＷＳｉｎ層が高い電子密度を持っているためにトンネル電流が支配的となり、実質的なオーミック接合となり、220K以下では、ＷＳｉｎ層のキャリアが凍結したために空乏化している。
【００３２】
以上のように、ＷＳｉｎ層は、高い電子密度を持つ原子層シリサイド半導体材料であり、ｎ型Ｓｉに対してオーミック接合、ｐ型Ｓｉに対して0.80eVと高い障壁を有する接合材料である。また、これらの接合特性は、ヘテロエピタキシャル構造を形成したＷＳｉｎ層に基づくと考えられる。
以上の結果は、ｎ型Ｓｉに対して、ＷＳｉｎ層を用いることで低抵抗かつ急峻な接合を形成できることを示している。
【００３３】
（Ｇｅ基板上へのＷＳｉｎ層形成）
レーザーアブレーションで生成したＷ原子とSiH4ガス（50Pa）との反応によりＷＳｉｎ（n=10）を合成し、300℃のｐ型のGe(111)基板上に30分間堆積し、超高真空中で470℃、20分間アニールすることで、Ｇｅ基板上に、厚さ10nmのＷＳｉｎ膜を作製した。ＷＳｉｎの堆積に先立ち、Ge(111)基板は、真空中で550℃、10分間の加熱をすることで清浄表面を形成した。
【００３４】
図７に、Ｇｅ基板上に作製したＷＳｉｎ膜の断面走査電子顕微鏡像(a)とＷ電極、ＷＳｉｎ膜、Ｓｉ基板（W/WSin/Si）積層構造の模式図(b)を示す。図７（ｂ）において、１はＧｅ基板、２は非晶質ＷＳｉｎ膜、３はエピタキシャルＷＳｉｎ層である。
図７（ａ）中の矢印の位置がＷＳｉｎ膜とＧｅ基板界面であり、数原子層からなるＷＳｉｎ膜のエピタキシャル構造が形成されている。エピタキシャル層の上部は、非晶質のＷＳｉｎ膜である。この場合も、ｎ型Ｇｅ基板に対して電流−電圧特性を測定すると、良好なオーミック特性が得られた。
【００３５】
図８(a)に、Ｇｅ基板上に作製したＷＳｉｎ膜のＸＰＳスペクトルを示す。
図８(b)に、Si2pとW4fシグナルの強度比とSi/W組成の関係を示す。直線は、ラザフォード後方散乱で測定した組成とＸＰＳのシグナル強度の校正直線である。
この校正直線を用いて強度比を組成に変換している。ＷとＳｉの組成比（Si/W）が、７、１３，１４であると見積もることができる。
【００３６】
図９に、Ge(111)基板(1Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するＩＶ特性を示す。真空中で清浄化したＧｅ基板、及び希塩酸洗浄済みのＧｅ基板を用い、電気的特性測定のための電極にはスパッタ（室温）で作製したＷ（厚さ〜100nm）を形成した。
図９(a)に、n型Ge(111)基板(1Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するＩＶ特性を示す。両者ともに整流特性を示すが、ＣＶ特性より得られた障壁高さは、室温で、W/Geが0.6eVなのに対し、W/WSin/Geは0.4eVに低減した。
図９(b)に、p型Ge(111)基板(0.3Ωcm)を用いたW/Ge、W/WSin/Ge積層構造に対するＩＶ特性を示す。W/Geの場合オーミック接合になるが、W/WSin/Geは、0.2eVの障壁高さ（ＣＶ特性より算出）を有する整流特性を示した。
【００３７】
図１０に、金属電極/WSin膜（n=14）/n-Geのショットキー障壁高さと電極の仕事関数の関係を示す。金属電極としては、Ｗ、Ｔｉ、Ａｌを用いた。この関係の傾きSは、フェルミレベルピンニングの強さを示す。ＷＳｉｎ膜を挿入しない金属電極/n-Geでは、Sの値が0.02と小さく、強いピンニングを示すことが知られている（非特許文献５参照）。ＷＳｉｎ膜を挿入することでS=0.65を示し、ピンニングが解除されたことが分かる。
【００３８】
図１１に、ｎ型のＧｅ基板に対する接合高さとコンタクト抵抗の関係を示す。W/Geに比べてＷＳｉｎを挿入した場合のコンタクト抵抗は1桁以上低減し、仕事関数の低いＴｉを用いた場合、熱電子放出電流モデルに応じたコンタクト抵抗の低減効果が得られた。
【００３９】
以上のとおり、本発明に係る半導体コンタクト構造によれば、半導体デバイスにおいて、次のような超高濃度ドーピング及び原子レベル急峻性を達成することができる。
【００４０】
（超高濃度ドーピング）
ＭＳｉ12は、Ｍが６価の金属（Cr,Mo,W）になるときに安定化する。Ｍとして５価（Ti,Nb,Ta）や７価（Mn,Re）の金属を用いると、それぞれ電子親和的、及び電子供与的になり、ＭＳｉｎは人工元素的な振る舞いを見せることが知られている（非特許文献６参照）。
【００４１】
各ＭＳｉｎが1つのキャリアを発生するとすれば、最大1022cm-3程度のキャリア密度が期待できる。この効果は、ｎ＝１２に限るものではなく、内包する金属元素又は金属を囲むＳｉの数を変えることで同様な効果を得ることができる。
例えば、ｎ＝１０ならば、８価の金属（Fe,Ru,Os）の場合安定し、７価と９価(Ni,Pd,Pt)の金属を用いると、それぞれ、電子親和的、及び電子供与的になる。1022cm-3程度のキャリア密度は、半導体基板へのＢ、Ｐ、Ａｓなどのドーパントの固溶限界を超えており、決して得ることができない。
【００４２】
（原子レベル急峻性）
半導体基板上の遷移金属内包ＳｉクラスターＭＳｉｎ（ｎは、７以上１６以下の整数）膜は、基板との界面にエピタキシャル層を形成することが可能であり、原子レベルで急峻な界面層(ＭＳｉｎ層)を形成できる。
ＭＳｉｎ層は、一種の半導体表面ダングリングボンド終端構造であり、半導体基板との界面に界面状態を形成せずフェルミレベルを制御可能である。また、ＭＳｉｎ層は、Ｍの変更によってバンドギャップや仕事関数を変調することで、ｐ型及びｎ型の半導体基板との接合のバリアハイトを調整することが可能である。
【符号の説明】
【００４３】
１  シリコン基板（図２）又はＧｅ基板（図７）
２  非晶質ＷＳｉｎ膜
３  エピタキシャルＷＳｉｎ層
【図１】
0006044907.tif 000002
【図２】
0006044907.tif 000003
【図３】
0006044907.tif 000004
【図４】
0006044907.tif 000005
【図５】
0006044907.tif 000006
【図６】
0006044907.tif 000007
【図７】
0006044907.tif 000008
【図８】
0006044907.tif 000009
【図９】
0006044907.tif 000010
【図１０】
0006044907.tif 000011
【図１１】
0006044907.tif 000012