(57)【特許請求の範囲】
【請求項１】
画素電極と共通電極との間に印加する基板に略平行な横電界により、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、
平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素領域に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える第１基板と、
液晶層を介して前記第１基板と対向する第２基板と、
前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、
前記サブ画素領域内で前記電位供給ラインより上側の層に配置され、前記電位供給ラインに接続される画素電極と、
共通電極第１部と共通電極第２部とを有する透明導電層で形成された共通電極であって、前記共通電極第１部は前記走査線と略平行をなして線状のパタンで形成されて前記画素電極と一定距離だけ離間して形成され、前記共通電極第２部はこの第１部と連なって前記データ線および前記データ線と前記電位供給ラインとの離間領域を覆うように形成される、前記共通電極と、
前記第２基板に形成され前記離間領域を覆うように配置されるブラックマトリクスと、
を備え、
前記画素電極及び前記共通電極は、互いに略平行に形成され、画素の中央付近で屈曲する屈曲部が形成されており、
前記屈曲部は、前記屈曲部の凸方向に突起部を有しており、
前記画素電極及び前記共通電極は、前記画素電極及び前記共通電極それぞれの先端部に第二の屈曲部を備えていることを特徴とする液晶表示装置。
【請求項２】
前記第１基板と前記第２基板との間隙を保持する柱状スペーサが、前記電位供給ラインに対向する前記第２基板上に配置され、
前記柱状スペーサは、前記第２基板のブラックマトリクス上に配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記サブ画素内に、前記共通電極を構成する透明導電層以外に、共通電極と等電位に接続された電極が存在しないことを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記共通電極が前記離間領域とともに前記データ線を覆い、
前記共通電極と前記データ線との間に、前記データ線に沿った凸状の有機膜を設けたことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記電位供給ラインが、前記サブ画素に隣接する走査線上に形成された蓄積容量電極に接続されていることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記蓄積容量電極を前記共通電極が覆っていることを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、液晶表示装置に関し、特に、高開口率が得られる横電界方式のアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
従来から広く用いられているＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式は、高コントラストである反面、液晶の分子軸が垂直電界によって立ち上がることから視角依存性が著しいという問題があった。近年ではＴＶなど大型モニター向けの需要が高まっており、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式やＦＦＳ方式といった薄膜トランジスタ（以降、ＴＦＴという）が設けられる基板に対して略平行な電界を液晶分子に付与して駆動させる、いわゆる横電界方式の液晶パネルが普及している。横電界方式の液晶パネルとして、例えばＩＰＳ方式は、基板上のデータ線もしくは走査線に略平行な複数の画素電極と、この画素電極と対をなす共通電極とを備え、これら画素電極と共通電極との間に形成される上記基板に略平行な電界によって上記基板に対して平行な面内で液晶分子を回転させて表示を制御している。この方式で液晶分子を駆動することにより、分子軸の立ち上がり角に対する視角依存性がなくなるため、ＴＮ方式よりも視角特性が大幅に有利となる。
【０００３】
上記のようにＴＮ方式に比較して視角特性が有利なＩＰＳ方式であるが、画素電極と共通電極とを櫛歯状に配置して横電界を印加するため、表示領域に占める電極面積の割合が高くなるため、高い開口率を得ることが難しいといった問題がある。これに対し、開口率を高める一手段として、特許文献１で開示された例がある。図１６に特許文献１に開示されている画素構造を示す。図１６に示す従来例の画素では、データ線の延在方向に、画素電極および共通電極を櫛歯電極状に延在させ、画素電極を結合する第２の部分を形成し、この部分に共通信号配線をオーバーラップさせることで、当該部分で蓄積容量を形成し、高開口率を得る技術が開示されている。
【０００４】
ところで、開口率を高める他の手段としてブラックマトリクスを減らすことが考えられるが、例えば特許文献２に記載された発明では信号線の下側に信号線に沿った遮光電極を設け、この信号線と遮光電極との間をブラックマトリクスで覆う発明が開示されており、開口率に直接影響するブラックマトリクスの幅が、遮光電極と信号線との離間間隔に依存していた。このため、好ましくない容量の形成を防止するために遮光電極と信号線とを所定の所定間隔以下にすることができず、このためにブラックマトリクス幅を低減しにくいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１５００２１号公報
【特許文献２】特開２００９−１０３９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記の事情に鑑みてなされたものであり、データ線に沿って設けられるブラックマトリクス幅をより狭めやすい液晶パネルを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明の液晶表示装置は、画素電極と共通電極との間に印加する基板に略平行な横電界により、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素領域に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える第１基板と、液晶層を介して前記第１基板と対向する第２基板と、前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、前記サブ画素領域内で前記電位供給ラインより上側の層に配置され、前記電位供給ラインに接続される画素電極と、共通電極第１部と共通電極第２部とを有する透明導電層で形成された共通電極であって、前記共通電極第１部は前記走査線と略平行をなして線状のパタンで形成されて前記画素電極と一定距離だけ離間して形成され、前記共通電極第２部はこの第１部と連なって前記データ線および前記データ線と前記電位供給ラインとの離間領域を覆うように形成される、前記共通電極と、前記第２基板に形成され前記離間領域を覆うように配置されるブラックマトリクスと、を備え、前記画素電極及び前記共通電極は、互いに略平行に形成され、画素の中央付近で屈曲する屈曲部が形成されており、前記屈曲部は、前記屈曲部の凸方向に突起部を有しており、前記画素電極及び前記共通電極は、前記画素電極及び前記共通電極それぞれの先端部に第二の屈曲部を備えている。
【０００８】
上記構成では、上記の共通電極の第１部と画素電極との間で液晶を駆動させる電界を形成する。例えば、画素電極は、共通電極の第１部と等しい距離だけ離間して対をなして配置される複数の電極を備えて基板と平行な電界を形成してもよいし、平面状に拡がった形状に形成して共通電極の第１部との間にフリンジ電界を形成してもよい。
【発明の効果】
【００１１】
本願発明の請求項１に記載の構成により、電位供給ラインがサブ画素領域内でデータ線に沿って延在し、薄膜トランジスタのソース電極と接続され、前記サブ画素領域内で前記電位供給ラインより上側の層に配置され、前記電位供給ラインに接続される画素電極が存在し、共通電極が、前記走査線と略平行をなして線状のパタンで形成され、前記画素電極と所定の距離だけ離間して形成された第１部と、この第１部に略垂直をなして連なり前記データ線と前記配線との離間領域を覆うように形成された第２部とを有する透明導電層で形成され、ブラックマトリクスが、前記第１基板と対向する第２基板に形成され、前記離間領域の上側に配置されている。
【００１２】
データ線と電位供給ラインとの離間領域が共通電極の第２部で覆われているため、この領域の電界がシールドされ、これによりこの領域を通る光のパスにおいて、液晶に電界が印加されなくなる。横電界方式は、初期配向状態においてノーマリブラックであるので、この領域で光がほとんど通過しなくなるため、従来よりもブラックマトリクス幅を減すことが可能となり、これにより開口率を高めることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明における実施例１からなる共通信号配線をサブ画素内に配置しないＴＦＴ基板を、基板と垂直な方向から観察した平面図である。
【図２（ａ）】本発明のデータ線とソース画素電極との間がシールドされていない場合に生じる斜め視野の光漏れを示す説明図である。
【図２（ｂ）】本発明における図１に示したＴＦＴ基板を、データ線が延びる方向と垂直な平面で切断した断面図であり、データ線とソース画素電極との間を共通電極で遮蔽した本発明の説明図である。
【図３】本発明の別の態様を示す図であり、走査線と略平行な共通信号配線を備えたＴＦＴ基板を基板と垂直な方向から観察した平面図である。
【図４】本発明の別の態様を示すものであり、共通電極と絶縁膜との間に有機膜を設けたＴＦＴ基板をデータ線の延びる方向と略垂直をなす平面で切断した断面図である。
【図５】本発明の第２の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図６】本発明の第２の実施例からなる液晶表示装置の図５におけるＡ−Ａ’における断面図を示す図である。
【図７】本発明の第２の実施例からなる液晶表示装置のサブ画素をデータ線に沿って３画素並べて１画素とした構成を示す平面図である。
【図８】本発明の第２の実施例からなる液晶表示装置の図７に対応して、カラーフィルタの配置を示す平面図である。
【図９】本発明の第３の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図１０】本発明の第４の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図１１】本発明の第５の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図１２】本発明の第６の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図１３】本発明の第６の実施例からなる液晶表示装置の図１２におけるＡ−Ａ’における断面図を示す図である。
【図１４】本発明の第７の実施例からなる液晶表示装置の１サブ画素の構成を示す平面図である。
【図１５】本発明の第７の実施例からなる液晶表示装置の図１４におけるＡ−Ａ’における断面図を示す図である。
【図１６】従来の液晶表示装置の平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について実施例に沿って説明する。
【実施例１】
【００１７】
本願発明の第１の実施例について、図１、図２（ａ）、（ｂ）、図３、図４を用いて説明する。図１は本願発明の第１の実施例に係る液晶表示装置の１画素の構成を示す平面図である。図２（ａ）、（ｂ）は図１におけるＡ−Ａ’断面図である。図３は図１の実施例１において、共通信号配線を走査線に沿って配置した場合の平面図である。図４は図３におけるＢ−Ｂ断面図である。
【００１８】
図１に示すように、液晶表示装置は、透明な基板（第１基板）であるすなわち、偏光板１１、第１の透明性絶縁性基板（ガラス基板）１２、ゲート絶縁膜１３がこの順序で積層され、その上に複数のデータ線１が互いに平行をなして配置されている。このデータ線１と略垂直をなして複数の走査線２が配置され、これら複数のデータ線１と走査線２とによってマトリクス上に配列された複数のサブ画素領域が区画されている。
【００１９】
データ線１と交差する近傍付近の走査線２上にはゲート電極が設けられ、走査線２と交差するデータ線１にはドレイン電極が接続されている。データ線１と走査線２との交差部の近傍には薄膜トランジスタ（以降、ＴＦＴという）を形成することができる。
【００２０】
データ線１の一方の横側には、データ線１に沿ってソース画素電極９（ソース電極と接続された電位供給ライン）が配置され、このソース画素電極９は後述する画素電極３、４に接続されている。
【００２１】
ソース画素電極９の上層には、保護絶縁膜１４が積層され、その上に画素電極３，４が配置され、画素電極は線状の電極を複数本片側で結合された櫛歯状に形成されている。例えば、画素電極は、走査線と平行な複数の第１の部分３（画素電極の第１部）と、この第１部３と連なりデータ線１と平行な第２の部分４（画素電極の第２部）とから構成される。
【００２２】
上記の画素電極形状に対応し、共通電極も走査線と略平行な複数の第１の部分５（共通電極の第１部）を有する。共通電極の第１の部分５と、画素電極の第１の部分３とは互いに一定間隔を隔てて配置されており、基板と略平行な横電界を形成することができる。
【００２３】
図２（ｂ）はデータ線、ソース画素電極、画素電極を、データ線が延びる方向と略垂直な平面で基板を切断した断面図である。
【００２４】
図２（ｂ）に示すように、データ線１の脇にはデータ線１と一定間隔を隔ててサブ画素内でソース画素電極９が平行配置され、このソース画素電極９の上側には画素電極の第１部が保護絶縁膜１４を介して配置されている。保護絶縁膜１４の上には配向膜１５で被覆される。配向膜１５から上は、液晶１７が配置され、第１基板側に設けられる。この第１基板の上側は、液晶１７が配置され、その上に対向基板（第２基板）であり、詳細には配向膜１６、オーバーコート層１８、オーバーコート層１８の上に一部ブラックマトリックス３４が配置され、その上に第２の絶縁性基板（ガラス基板）、ＩＴＯ膜２３、偏光板２４が積層される。
【００２５】
データ線１とソース画素電極９との間には離間領域が形成され、データ線１およびこの離間領域の上側には共通電極の第２の部分（共通電極の第２部）が配置されている。共通電極の第２の部分７の幅は少なくともデータ線とソース画素電極９との間の離間距離と同等かそれ以上を有している。データ線およびデータ線と電位供給ラインとの離間領域が共通電極の第２部で覆われているため、この領域の電界がシールドされ、これによりこの領域を通る光のパスにおいて、液晶に電界が印加されなくなる。横電界方式は、初期配向状態においてノーマリブラックであるので、この領域で光がほとんど通過しなくなる。
【００２６】
ブラックマトリクス３４の幅は、例えば一端側がデータ線の上側に位置し、他端側がソース画素電極の上側に位置するようにしてもよい。
【００２７】
データ線１とソース画素電極との間をシールドしない場合、図２（ａ）に示すように、データ線１もしくはこれをシールドする共通電極とソース画素電極９との間に印加される電界４０により液晶が回転し、この部分を、データ線１を挟んでソース画素電極と反対の方で斜め視野３８から見込んだ場合に、光漏れとして見えてしまう。これを防ぐためには、ブラックマトリクスを広げる必要がある。アレイ基板とカラーフィルタ基板との間のずれも考慮し、この方向でブラックマトリクスを３９の分、広くとる必要があり、開口率の低下を招く。
【００２８】
またデータ線１をシールドしない場合は、データ線が共通電極で覆われていない方で電界の漏れが生じて、液晶が回転し、光漏れを生じてしまう。
【００２９】
これに対して、本発明の実施例１のようにデータ線１およびデータ線１とソース画素電極９との間をシールドすることにより、図２（ｂ）に示すように、斜め視野３８の光路では液晶に電界が印加されないため、光漏れが全く生じない。このため、ブラックマトリクスは、データ線１に沿って、データ線１とソース画素電極９との間の離間領域と、前記柱状スペーサとを覆うのに十分な量だけとればよい。
【００３０】
以上の説明の通り、本願の第１の発明を適用することにより、データ線とソース画素電極との間を通過する光線の経路における領域の電界が、共通電極の第２の部分によってシールドされるため、対向基板（第２基板）上のブラックマトリクス幅をより低減しやすくすることができる。
【００３１】
また、第２の基板のソース画素電極に対向する部分のブラックマトリクス上に、柱状スペーサを配置することにより、開口率を落とすことなく、柱状スペーサを配置することができるため、効率的である。
【００３２】
本画素構造においては、共通電極電位は、全て最上層のＩＴＯで形成されており、最上層ＩＴＯをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【００３３】
これにより、高開口率で透過率の高い良好な液晶表示を得ることができる。
【００３４】
また、図１に示す上記では共通信号配線が存在しない態様を例示したが、図３に示すように、共通信号配線３３を図３のように、走査線２に沿って配置することもできる。このようにして形成した共通信号配線３３から共通電位を有する電極を引き出して、ソース画素電極とオーバーラップさせることにより、大きな蓄積容量を形成することができる。共通信号配線３３を配置することにより、開口率はやや落とすものの、蓄積容量を大きくできるため、シミ等の不具合のマージンが広い、高耐久な液晶表示装置が得られる。
【００３５】
図３の例では、共通信号配線３３を走査線２に沿って延在させたが、データ線に沿って延在させ、この部分から引き出した電極をソース画素電極とオーバーラップさせることにより、蓄積容量を形成することもできる。
【実施例２】
【００３６】
図５は、本発明の第２の実施例である液晶表示装置の１サブ画素の構成を示す平面図であり、図６は、図５におけるＡ−Ａ’における断面図を示すものである。
【００３７】
図５および図６に示す第２の実施例の画素を以下、作成順を追って、詳細に説明する。
【００３８】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【００３９】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【００４０】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【００４１】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成し、画素電極を接続するスルーホール２５を形成する。
【００４２】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、画素電極の第１の部分３（画素電極の第１部）、画素電極の第１の部分どうしを接続する第２の部分４（画素電極の第２部）、共通電極の第１の部分５（共通電極の第１部）、データ線をシールドする共通電極の第２の部分７（共通電極の第２部）、走査線をシールドする共通電極の第３の部分６（共通電極の第３部）、からなるパタンを形成する。ＩＴＯで形成された画素電極は第２の部分４において、スルーホール２５を介して、第２の金属層で形成したソース画素電極９に接続される。
【００４３】
以上の方法により、ＴＦＴアレイを形成する。
【００４４】
次にカラーフィルタ基板の製造方法を述べる。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート層１８を形成し、その上に、柱状スペーサ３５を形成する。
【００４５】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【００４６】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【００４７】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例２の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【００４８】
櫛歯状の電極を構成する画素電極の第１の部分３と共通電極の第１の部分５、および走査線をシールドする共通電極の第３の部分６は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。画素電極の第１の部分３の右側半分は、液晶配向方向から時計回りにθ、左側下側半分は−θだけ傾いている。
【００４９】
このように、走査線２およびこの延在方向に延在する櫛歯電極を構成する画素電極３および共通電極５が液晶の配向方向に関して対称に屈曲していることにより、画素電極３と共通電極５との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向の電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【００５０】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝１５°とした。
【００５１】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【００５２】
このように薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【００５３】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【００５４】
蓄積容量電極８は、共通電極の第３の部分６にも覆われているため、蓄積容量電極８と共通電極の第３の部分６との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【００５５】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極３と等電位を有するため、走査線２からの電界をシールドする機能を有する。このため、走査線２をシールドする共通電極の第３の部分６は、幅をそれほど広く取る必要がない。
【００５６】
第２の金属層からなる蓄積容量電極８がない場合、走査線２の電界をシールドするための共通電極６は、走査線２のエッジから７μｍ張り出させる必要であったが、このように第２の金属層からなる蓄積容量電極８で覆うことにより、張り出し幅は６μｍに減ずることができた。
【００５７】
データ線１をシールドする共通電極の第２の部分７は、データ線１と第２の金属層からなるソース画素電極９との間をシールドするように形成されている。これにより、データ線１と画素電極３との間に印加される電界により、液晶が変形して、その部分からの光漏れはクロストークを抑えることができる。
【００５８】
柱状スペーサ３５は、Ｂサブ画素のブラックマトリクス上で、アレイ基板上のソース画素電極９近傍に当接する位置に配置した。このようにすることにより、開口部に影響を与えることなく、高い開口率を維持できた。
【００５９】
この実施例２でも、実施例１のようにデータ線１とソース画素電極９との間をシールドすることにより、図２（ｂ）に示すように、斜め視野３８の光路では液晶に電界が印加されないため、光漏れが全く生じない。このため、ブラックマトリクスは、データ線１に沿って、データ線１とソース画素電極９との間の離間領域と、前記柱状スペーサとを覆うのに十分な量だけとればよい。
【００６０】
この通り、本願の第１の発明を適用することにより、データ線とソース画素電極との間を貫通する光線が共通電極によって遮蔽されるため、対向基板（第２基板）上のブラックマトリクス幅をより低減しやすくすることができる。
【００６１】
また、第１実施例と同様に、ソース画素電極上に柱状スペーサを配置することにより、ブラックマトリクスの幅を広めることなく基板間隔を維持することができ、よりコンパクトに液晶表示装置をまとめることができる。
【００６２】
本画素構造においては、共通電極電位は、全て最上層のＩＴＯで形成されており、最上層ＩＴＯをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【００６３】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線２およびデータ線１からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。
【００６４】
また、図７、図８には、図５に示された１サブ画素をデータ線の延在方向に３サブ画素並べることにより１画素を形成した例を示す。３つのサブ画素はそれぞれＲ２０、Ｇ１９、Ｂ２１の色層に対応させた。このようにＲＧＢが同じデータ線に接続するようにサブ画素を配置する場合のように、横長のサブ画素において、本画素構造は高い開口率を有する。このように、ＲＧＢのサブ画素を同じデータ線に接続することにより、データ線を駆動するドライバーＩＣの個数を減らすことができ、より低コストで、液晶表示装置を作製することができる。
【００６５】
データ線の延在方向には、ブラックマトリクス３４を配置して、データ線１の近傍およびＴＦＴに対向する部分を遮光する。ＲＧＢの色層は走査線２の延在方向に延在したパタンとして、色層の境界においては、６μｍ程度の色層どうしが重なるように色重ね遮光部３６を配置した。走査線２上は第２の金属層からなる蓄積容量電極８およびＩＴＯで形成された共通電極の第３の部分６によってシールドされているため、走査線２からの電界により液晶が動くことがないので、それほど遮光性能を高くする必要はなく、色重ね遮光部３６を６μｍ幅でとることにより、色層間の混色を防ぐことができ、かつ開口部に遮光部がはみ出すことがなく、高い透過率を維持できる。
【実施例３】
【００６６】
本願発明の第３の実施例について、図９を用いて説明する。図９は本願発明の第３の実施例に係る液晶表示装置の１サブ画素の構成を示す平面図である。
【００６７】
図９に示す本願の第３の実施例のサブ画素は、第２の実施例と同じ製造方法によって作成される。第３の実施例でも、実施例２と同様、ＩＴＯで形成される画素電極の第１の部分３、および共通電極の第１の部分５が、液晶の初期配向方向３２に関して、対称に屈曲している。実施例３においては、画素電極３および共通電極５の屈曲部において、屈曲の凸方向に突起部２６、２７を有している。
【００６８】
このように突起部を形成することにより、電界により２方向に回転するドメインの境界が安定し、指押しにより、ドメイン境界が不安定になって、表示が乱れるといった不具合が抑制されるため、さらに良好な横電界方式の液晶表示装置を得ることができた。
【実施例４】
【００６９】
本願発明の第４の実施例について、図１０を用いて説明する。図１０は本願発明の第３の実施例に係る液晶表示装置の１画素の構成を示す平面図である。
【００７０】
実施例４の実施例３からの差異は、画素電極の第１の部分３および共通電極の第１の部分５の先端部において屈曲部２９、３０を有しており、これとオーバーラップするように走査線と同一の層で形成されたフローティング電極２８、３１が櫛歯電極３、５の延在方向に延在している。
【００７１】
これにより画素電極３および共通電極５の先端部で発生する液晶の逆回転を、フローティング電極と櫛歯の先端部で屈曲させた部分で閉じ込めることができる。これにより表示が安定して、より高開口率を図ることができた。
【実施例５】
【００７２】
本願発明の第５の実施例について、図１１および図４を用いて説明する。図１１は本願発明の第５の実施例に係る液晶表示装置の１画素の平面図を示す。また、図１１のＢ−Ｂ’断面図は図４に示したとおりである。
【００７３】
実施例４では、保護絶縁膜としてＳｉＮｘ  ６０００Ａのみをはさんで、データ線１をＩＴＯからなる共通電極の第２の部分７が覆っているのに対して、実施例４では、保護絶縁膜ＳｉＮｘの膜厚を３０００Ａとして、この上に、データ線１を覆うように凸状に形成した有機膜３７を配置してある。
【００７４】
凸状有機膜３７は、必ずしもデータ線１を全て覆う必要はなく、図１１に示すように、薄膜トランジスタの近傍を外して、データ線１の大半の部分を覆うように形成した。有機膜の膜厚は０．８μｍとした。
【００７５】
製造方法としては、実施例２の製造方法において、保護絶縁膜１４としてＳｉＮｘ  ３０００Ａを形成し、画素電極を接続するスルーホール２５を形成したあと、感光性アクリル樹脂を塗布し、所定のパタンの露光・現像した後、焼成を行って、前記凸状に形成した有機膜３７を形成し、その上に、透明電極ＩＴＯ  ８００Ａを形成していく。その他の工程に関しては、実施例１の製造方法と同じである。
【００７６】
このように、データ線１とこれを覆うように形成するＩＴＯからなる共通電極の第２の部分７との間に凸状の有機膜を配置することにより、データ線１とＩＴＯからなる共通電極の第２の部分７との間の容量を大幅に低減することができる。このため、データ線の電位が変動した場合の共通電極の遅延を低減することができ、特に、高精細で画素数が多い場合や表示面積が大きい場合において、クロストーク等の表示課題を顕著に抑制することができる。また、保護絶縁膜ＳｉＮｘの膜厚を薄くすることができるため、これを形成するプラズマＣＶＤの負荷を減ずることができ、基板の膜応力の緩和を図ることができる。
【００７７】
上述の例では、凸状有機膜として、感光性アクリル樹脂を用いたが、耐熱性ノボラック樹脂のような着色性の有機膜を用いて形成することもできる。この場合、材料コストを下げることができる。耐熱ノボラック樹脂を用いる場合には、その後の工程で薬品に曝されることがないように、すべてＩＴＯからなる共通電極の第２の部分７で覆われていることが望ましい。
【００７８】
また、その他の有機膜を用いても形成可能である。
【００７９】
また、上述の実施例では、有機膜の膜厚を０．８μｍとしたが、０．５μｍ〜２μｍ程度まで状況に応じて、適宜設計していくことが可能である。
【００８０】
データ線１と共通電極の第２の部分７との間の容量を低減するために設けられる有機膜３７は、データ線１の近傍のみに存在するため、特に走査線２と蓄積容量電極８との間の容量は小さくならない。
【実施例６】
【００８１】
本願発明の第６の実施例について、図１２、図１３を用いて説明する。図１２は本願発明の第６の実施例に係る液晶表示装置の１サブ画素の構成を示す平面図である。図１３に図１２のＡ−Ａ’における断面図を示す。
【００８２】
図１２および図１３に示す第６の実施例の画素を以下、作成順を追って、詳細に説明する。
【００８３】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【００８４】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【００８５】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【００８６】
次に、透明電極ＩＴＯ  ８００Ａにより、を形成し、平面状の画素電極４１を形成する。
【００８７】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成し、画素電極を接続するスルーホール２５を形成する。
【００８８】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、共通電極の第１の部分５、走査線をシールドする共通電極の第３の部分６、データ線をシールドする共通電極の第２の部分７からなるパタンを形成する。
【００８９】
以上の方法により、ＴＦＴアレイを形成する。
【００９０】
次にカラーフィルタ基板の製造方法を述べる。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート層１８を形成し、その上に、柱状スペーサ３５を形成する。
【００９１】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【００９２】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【００９３】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例６の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【００９４】
共通電極の第１の部分５、および走査線をシールドする共通電極の第３の部分６は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。
【００９５】
このように、走査線２およびこの延在方向に延在する櫛歯電極を構成する共通電極５が液晶の配向方向に関して対称に屈曲していることにより、画素電極４１と共通電極５との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【００９６】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝８°とした。
【００９７】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【００９８】
このように薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【００９９】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【０１００】
蓄積容量電極８は、共通電極の第３の部分６にも覆われているため、蓄積容量電極８と共通電極の第３の部分６との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【０１０１】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極４１と等電位を有するため、走査線２からの電界をシールドする機能を有する。このため、走査線２をシールドする共通電極の第３の部分６は、幅をそれほど広く取る必要がない。
【０１０２】
第２の金属層からなる蓄積容量電極８がない場合、走査線２の電界をシールドするための共通電極６は、走査線２のエッジから７μｍ張り出させる必要であったが、このように第２の金属層からなる蓄積容量電極８で覆うことにより、張り出し幅は６μｍに減ずることができた。
【０１０３】
データ線１をシールドする共通電極の第２の部分７は、データ線１と第２の金属層からなるソース画素電極部分９との間をシールドするように形成されている。これにより、データ線１と画素電極４１との間に印加される電界により、液晶が変形することによるその部分からの光漏れによるクロストークを抑えることができる。
【０１０４】
柱状スペーサ３５は、Ｂサブ画素のブラックマトリクス上で、アレイ基板上のソース画素電極９近傍に当接する位置に配置した。このようにすることにより、開口部に影響を与えることなく、高い開口率を維持できた。
【０１０５】
実施例１と同様に、データ線１とソース画素電極９との間が共通電極の第３の部分で覆われているため、図２（ｂ）に示すように、データ線とソース画素電極９との間の液晶が動くことがないため、通過する光を抑制することができるため、ブラックマトリクスの幅を狭くすることができ、開口率を向上させることができる。この場合、ブラックマトリクスは、データ線１に沿って、データ線１とソース画素電極９との間の離間領域と、前記柱状スペーサとを覆うのに十分な量だけとればよい。このため、広い開口率を確保できる。
【０１０６】
上述の説明の通り、本願の第５の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。
【０１０７】
本画素構造においては、共通電極電位は、全て最上層のＩＴＯで形成されており、最上層ＩＴＯをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【０１０８】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線２およびデータ線１からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。
【実施例７】
【０１０９】
本願発明の第７の実施例について、図１４、図１５を用いて説明する。図１４は本願発明の第７の実施例に係る液晶表示装置の１サブ画素の構成を示す平面図である。図１５に図１４のＡ−Ａ’線に沿ってＴＦＴ基板を切断した断面図を示す。
【０１１０】
図１４および図１５に示す第７の実施例の画素を以下、作成順を追って、詳細に説明する。
【０１１１】
まず、第１の絶縁性基板１２としてガラス基板上に、第１の金属層Ｃｒ  ２５００Ａにより、走査線２を形成する。
【０１１２】
次にゲート絶縁膜１３としてＳｉＮｘ  ５０００Ａ、薄膜半導体層ａ−Ｓｉ  ２０００Ａ／ｎ−ａ−Ｓｉ  ５００Ａを形成し、薄膜半導体層１０を画素のスイッチング素子として設けるＴＦＴ部分のみを残して、パターニングする。さらに、第２の金属層Ｃｒ  ２５００Ａにより、データ線１、ＴＦＴのソース・ドレイン電極、ＴＦＴのソース電極に接続されたソース画素電極９、および蓄積容量電極８を形成する。
【０１１３】
次に、ＴＦＴのソース・ドレイン電極をマスクとして、ＴＦＴチャネル部のｎ−ａ−Ｓｉを除去する。
【０１１４】
次に、保護絶縁膜１４としてＳｉＮｘ  ６０００Ａを形成する。
【０１１５】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、平面状の共通電極４３、走査線をシールドする共通電極の第３の部分６、データ線をシールドする共通電極の第２の部分７からなるパタンを形成する。平面状の共通電極４３には、画素電極を接続するための開口としてスルーホール４４を形成しておく。
【０１１６】
次に、第２の保護絶縁膜４５として、ＳｉＮｘ  ３０００Ａを形成する。
【０１１７】
ここで、ゲート絶縁膜１３、保護絶縁膜１４、第２の保護絶縁膜４５にスルーホール２５を形成する。
【０１１８】
さらに、この上に、透明電極ＩＴＯ  ８００Ａにより、複数のストライプ状の画素電極４２およびこれらを連結する画素電極の第２の部分４６からなるパタンを形成し、スルーホール２５、４４を介して、画素電極の第２の部分４６の箇所で、ソース画素電極９に接続される。
【０１１９】
以上の方法により、ＴＦＴアレイを形成する。
【０１２０】
次にカラーフィルタ基板の製造方法を述べる。第２の透明絶縁性基板２２の裏面にＩＴＯ膜２３を２００Ａ形成する。さらに表面に、ブラックマトリクス３４を形成し、その後、緑（Ｇ）色層１９、赤（Ｒ）色層２０、青（Ｂ）色層２１の順にパタン形成する。さらにオーバーコート層１８を形成し、その上に、柱状スペーサ３５を形成する。
【０１２１】
以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜１５、１６を形成し、３２の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶１７は、液晶の初期配向３２の向きに配向する。
【０１２２】
さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板１１、２４を貼付する。ＴＦＴアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。
【０１２３】
上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例６の横電界方式のアクティブマトリクス型液晶表示装置が完成する。
【０１２４】
共通電極の第１の部分５、および走査線をシールドする共通電極の第３の部分６は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。
【０１２５】
このように、走査線２およびこの延在方向に延在するストライプ状の画素電極４２が液晶の配向方向に関して対称に屈曲していることにより、ストライプ状の画素電極４２と平面状の共通電極４３との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りにθ回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りのθ回転した方向の電界が印加されることとなる。
【０１２６】
これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、θ＝８°とした。
【０１２７】
データ線１と同じ第２の金属層からなるソース画素電極９は、データ線１に沿って延在され、隣接する走査線２でサブ画素の辺を構成する走査線２上に形成された第２の金属層からなる蓄積容量電極８に接続される。
【０１２８】
このように薄膜トランジスタのソース電極に接続されたソース画素電極９をデータ線１に沿って延在させることにより、ソース画素電極９がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。
【０１２９】
前記走査線２上に形成された前記第２の金属層からなる蓄積容量電極８は、前記走査線２との間に容量を形成し、蓄積容量として機能する。
【０１３０】
蓄積容量電極８は、共通電極の第３の部分６にも覆われているため、蓄積容量電極８と共通電極の第３の部分６との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。
【０１３１】
第２の金属層からなる蓄積容量電極８は、走査線２より幅広で、走査線２を覆うようにすることが望ましい。このようにすることにより、第２の金属層からなる蓄積容量電極８は画素電極４１と等電位を有するため、走査線２からの電界をシールドする機能を有する。このため、走査線２をシールドする共通電極の第３の部分６は、幅をそれほど広く取る必要がない。
【０１３２】
第２の金属層からなる蓄積容量電極８がない場合、走査線２の電界をシールドするための共通電極６は、走査線２のエッジから７μｍ張り出させる必要であったが、このように第２の金属層からなる蓄積容量電極８で覆うことにより、張り出し幅は６μｍに減ずることができた。
【０１３３】
データ線１をシールドする共通電極の第２の部分７は、データ線１と第２の金属層からなるソース画素電極部分９との間をシールドするように形成されている。これにより、データ線１と画素電極４１との間に印加される電界により、液晶が変形することによるその部分からの光漏れによるクロストークを抑えることができる。
【０１３４】
柱状スペーサ３５は、Ｂサブ画素のブラックマトリクス上で、アレイ基板上のソース画素電極９近傍に当接する位置に配置した。このようにすることにより、開口部に影響を与えることなく、高い開口率を維持できた。
【０１３５】
実施例１と同様に、データ線１とソース画素電極９との間が共通電極の第２の部分で覆われているため、図２（ｂ）に示すように、データ線とソース画素電極９との間の液晶が動くことがないため、通過する光を抑制することができるため、ブラックマトリクスの幅を狭くすることができ、開口率を向上させることができる。この場合、ブラックマトリクスは、データ線１に沿って、データ線１とソース画素電極９との間の離間領域と、前記柱状スペーサとを覆うのに十分な量だけとればよい。このため、広い開口率を確保できる。
【０１３６】
上述の説明の通り、本願の第６の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。
【０１３７】
本画素構造においては、共通電極電位は、平面状の共通電極４３を構成するＩＴＯの層で形成されており、この共通電極をマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。
【０１３８】
以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線２およびデータ線１からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。
【産業上の利用可能性】
【０１３９】
本願発明は、横電界方式のアクティブマトリクス型液晶表示装置及び該液晶表示装置を表示装置として利用する任意の機器に利用可能である。
【符号の説明】
【０１４０】
１  データ線
２  走査線
３  画素電極の第１の部分（第１部）
４  画素電極の第２の部分（第２部）
５  共通電極の第１の部分（第１部）
６  共通電極の第３の部分（第３部）
７  共通電極の第２の部分（第２部）
８  蓄積容量電極
９  ソース画素電極
１０  薄膜半導体層
１１  入射側偏光板
１２  第１の透明絶縁性基板
１３  ゲート絶縁膜
１４  保護絶縁膜
１５、１６  配向膜
１７  液晶
１８  オーバーコート層
１９  緑（Ｇ）の色層
２０  赤（Ｒ）の色層
２１  青（Ｂ）の色層
２２  第２の透明絶縁性基板
２３  ＩＴＯ膜
２４  出射側偏光板
２５  画素電極を接続するスルーホール
２６  画素電極屈曲部の突起部
２７  共通電極屈曲部の突起部
２８  画素電極とオーバーラップするフローティング電極
２９  画素電極先端の屈曲部
３０  共通電極先端の屈曲部
３１  共通電極とオーバーラップするフローティング電極
３２  液晶の初期配向方向
３３  共通信号配線
３４  ブラックマトリクス
３５  柱状スペーサ
３６  色重ね遮光部
３７  有機膜
３８  斜め視野
３９  ブラックマトリクス
４０  電界
４１  平面状の画素電極
４２  ストライプ状の画素電極
４３  平面状の共通電極
４４  スルーホール
４５  第２の保護絶縁膜
【図１】
0005875001.tif 000002
【図２（ａ）】
0005875001.tif 000003
【図２（ｂ）】
0005875001.tif 000004
【図３】
0005875001.tif 000005
【図４】
0005875001.tif 000006
【図５】
0005875001.tif 000007
【図６】
0005875001.tif 000008
【図７】
0005875001.tif 000009
【図８】
0005875001.tif 000010
【図９】
0005875001.tif 000011
【図１０】
0005875001.tif 000012
【図１１】
0005875001.tif 000013
【図１２】
0005875001.tif 000014
【図１３】
0005875001.tif 000015
【図１４】
0005875001.tif 000016
【図１５】
0005875001.tif 000017
【図１６】
0005875001.tif 000018