(57)【特許請求の範囲】
【請求項１】
窒化物系半導体層を有する半導体装置の製造方法において、
基体上にＡｌxＧａ1-xＮからなる第１窒化物系半導体層を形成する第１形成工程と、
前記第１窒化物系半導体層上にＡｌyＧａ1-yＮからなる第２窒化物系半導体層を形成する第２形成工程と、
前記第２窒化物系半導体層上にＡｌzＧａ1-zＮからなる第３窒化物系半導体層を膜厚が５０ｎｍ以上に形成する第３形成工程と、
前記第１窒化物系半導体層、前記第２窒化物系半導体層、および前記第３窒化物系半導体層にイオン注入法により不純物を導入するイオン注入工程と、
前記イオン注入工程後に、前記第１窒化物系半導体層、前記第２窒化物系半導体層、および前記第３窒化物系半導体層に対して、１４００℃以上２０００℃以下の熱処理温度 で熱処理を行う熱処理工程と、を含み、
前記第２窒化物系半導体層のＡｌ組成比ｙが、前記第１窒化物系半導体層のＡｌ組成比ｘより大きく、かつ、前記第３窒化物系半導体層のＡｌ組成比ｚよりも大きい
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理工程において、熱処理温度が１５００℃以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１窒化物系半導体層が、ＡｌxＧａ1-xＮ（０≦ｘ＜０．５）であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１窒化物系半導体層が、ＡｌxＧａ1-xＮ（０≦ｘ＜０．２）であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２窒化物系半導体層が、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２窒化物系半導体層が、ＡｌyＧａ1-yＮ（０．８≦ｙ≦１）であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第３窒化物系半導体層が、ＡｌzＧａ1-zＮ（０≦ｚ＜０．５）であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第３窒化物系半導体層が、ＡｌzＧａ1-zＮ（０≦ｚ＜０．２）であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記基体が窒化ガリウムからなる基板を有することを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第３窒化物系半導体層の膜厚が前記第２窒化物系半導体層の膜厚より大きいことを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第２窒化物系半導体層の膜厚が、前記第３窒化物系半導体層が設けられない場合の単層における室温での臨界膜厚より大きいことを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第１窒化物系半導体層、前記第２窒化物系半導体層、および前記第３窒化物系半導体層を、有機金属気相成長法により形成することを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記不純物が、マグネシウム、亜鉛、およびベリリウムからなる群のうちの少なくとも１種類を含む元素であることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記熱処理工程後において、前記第２窒化物系半導体層および前記第３窒化物系半導体層の少なくとも一部を除去する除去工程をさらに含むことを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記除去工程において、前記第２窒化物系半導体層をウェットエッチング法により除去することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記除去工程において、前記第３窒化物系半導体層をドライエッチング法により除去することを特徴とする請求項１４または１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱処理工程を有する半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、パワー半導体装置の分野で、窒化物系半導体、例えば窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた製品の研究開発が活発になされており、既に実用化も始まっている。ワイドバンドギャップ半導体が従来使われているシリコン（Ｓｉ）と比べて優れている点として、高耐圧な半導体装置を低オン抵抗で作ることができること、高温動作が可能なことが周知されている。このような利点から、窒化物系半導体はＳｉ系材料に代わるインバータやコンバータなどのパワーデバイスの材料として期待されている。【０００３】
この窒化物系半導体を用いて製造される窒化物系半導体装置の製造プロセスにおいては、イオン注入を行った後に、結晶回復や不純物の活性化のための高温での熱処理、すなわち活性化アニールが必要になる。ところが、ＧａＮ系半導体などの窒化物系半導体に対して活性化アニールを行う場合に、加熱温度を８００℃以上にすると、窒化物系半導体から組成物である窒素（Ｎ）が抜ける、いわゆる窒素抜けが発生して分解が始まる。【０００４】
これに対し、従来、窒化物系半導体層の上層に、スパッタリング法により耐熱性のより高い材料からなる保護膜（キャップ層）を形成した後に活性化アニールを行う方法が知られている。また、特許文献１，２および非特許文献１には、保護膜としてＡｌＮ層を用い、表面保護を行いつつ窒素中で熱処理を行う方法が開示されている。【０００５】
また、イオン注入などの不純物ドープ後の活性化アニールにおいては、半導体層を構成する材料の融点に対して、その２／３程度の温度での加熱が必要とされている。具体的に、半導体材料としてＧａＮなどの窒化物系半導体を用いる場合には、加熱温度として１５００℃〜１７００℃程度が予想されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−１８６３３２号公報
【特許文献２】特許第２５４０７９１号公報
【非特許文献】
【０００７】
【非特許文献１】J.C.Zolper  et  al.,  “Sputtered  AlN  encapsulant  for  high-temperature  of  GaN”,  Appl.  Phys.  Lett.  69(4),22  July  1996  pp.538-540.
【非特許文献２】X.A.Cao  et  al.,  “Ultrahigh  Si+  implant  activation  efficiency  in  GaN  using  a  high-temperature  rapid  thermal  process  system”,  APPLIED  PHYSICS  LETTERS  73  (1998)  pp.229-231.
【非特許文献３】K.A.Jones  et  al.,  “The  Properties  of  Annealed  AlN  Films  Deposited  by  Pulsed  Laser  Deposition”,  Journal  of  ELECTRONIC  MATERIALS,  Vol.29,  No.3  2000  pp.262-267.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、このような高温度域においては、ＡｌＮ層を保護膜として用いても、ＡｌＮ層においてピットが発生したり分解したりすることから、保護膜として機能しないことが報告されている（例えば非特許文献２，３参照）。例えば、非特許文献２には、高温領域としての１５００℃以下の温度での加熱を実施した例として、１４００℃以上の温度での加熱によってＡｌＮ層にピットが発生することが報告されている。このように、熱処理時に保護膜として用いるＡｌＮ層にピットが発生すると、このピットから下層の窒化物系半導体層を構成する窒素が放出される可能性が高くなる。【０００９】
さらに、高温の活性化アニールに対して、窒化物系半導体層の上層の保護膜として、スパッタリング法により形成されたＡｌＮ層などの窒化物系半導体層を用いても、熱処理時における下層の窒化物系半導体層からの窒素抜けを抑制するのが困難であった。この原因は、本発明者の知見によれば、スパッタリング法により形成した窒化物系半導体層の膜質が粗いことに起因している。そこで、本発明者は、エピタキシャル成長法によって膜質を緻密にした保護膜を形成することにより、窒素抜けを抑制する方法を想起した。【００１０】
ところが、窒化物系半導体層の上層に保護膜としてのＡｌＮ層などの窒化物系半導体層を、エピタキシャル成長法により膜質を緻密にしつつ形成する場合、その膜厚を大きくするとクラックが生じる場合があった。そのため、保護膜の膜厚としては、高々４ｎｍ程度から１０ｎｍ程度が限界であり、薄い保護膜しか形成することができず、窒素抜けの抑制効果が十分得られない場合があった。【００１１】
これらのことから、従来技術においては、活性化アニールの温度としては１３００℃程度が限界であった。ところが、イオン注入などの不純物ドープ後に活性化アニールを行った場合、１３００℃程度の加熱温度では、半導体層において十分な不純物の活性化および結晶性の回復が困難になる。そのため、従来技術においては、例えば製造される半導体装置におけるキャリア移動度の低下が問題となる。また、特にイオン注入によってｐ型領域を形成する場合には、欠陥によって発生するｎ型キャリアの補償効果によって、注入した不純物の量に対して十分なｐ型キャリア濃度を得ることができないという問題があった。【００１２】
本発明は、上記に鑑みてなされたものであって、その目的は、高温での熱処理を、半導体装置を構成する窒化物系半導体層からの窒素抜けを防止しつつ安定してかつ効果的に行うことができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、上記目的を達成するために、本発明に係る半導体装置の製造方法は、窒化物系半導体層を有する半導体装置の製造方法において、基体上にＡｌxＧａ1-xＮからなる第１窒化物系半導体層を形成する第１形成工程と、第１窒化物系半導体層上にＡｌyＧａ1-yＮからなる第２窒化物系半導体層を形成する第２形成工程と、第２窒化物系半導体層上にＡｌzＧａ1-zＮからなる第３窒化物系半導体層を形成する第３形成工程と、第１窒化物系半導体層、第２窒化物系半導体層、および第３窒化物系半導体層にイオン注入法により不純物を導入するイオン注入工程と、イオン注入工程後に、第１窒化物系半導体層、第２窒化物系半導体層、および第３窒化物系半導体層に対して、熱処理を行う熱処理工程と、を含み、第２窒化物系半導体層のＡｌ組成比ｙが、第１窒化物系半導体層のＡｌ組成比ｘより大きく、かつ、第３窒化物系半導体層のＡｌ組成比ｚよりも大きいことを特徴とする。【００１４】
本発明に係る半導体装置の製造方法は、上記の発明において、第１窒化物系半導体層が、ＡｌxＧａ1-xＮ（０≦ｘ＜０．５）であることを特徴とする。本発明に係る半導体装置の製造方法は、この構成において、第１窒化物系半導体層が、ＡｌxＧａ1-xＮ（０≦ｘ＜０．２）であることを特徴とする。【００１５】
本発明に係る半導体装置の製造方法は、上記の発明において、第２窒化物系半導体層が、ＡｌyＧａ1-yＮ（０．５≦ｙ≦１）であることを特徴とする。本発明に係る半導体装置の製造方法は、この構成において、第２窒化物系半導体層が、ＡｌyＧａ1-yＮ（０．８≦ｙ≦１）であることを特徴とする。【００１６】
本発明に係る半導体装置の製造方法は、上記の発明において、第３窒化物系半導体層が、ＡｌzＧａ1-zＮ（０≦ｚ＜０．５）であることを特徴とする。本発明に係る半導体装置の製造方法は、この構成において、第３窒化物系半導体層が、ＡｌzＧａ1-zＮ（０≦ｚ＜０．２）であることを特徴とする。【００１７】
本発明に係る半導体装置の製造方法は、上記の発明において、基体が窒化ガリウムからなる基板を有することを特徴とする。【００１８】
本発明に係る半導体装置の製造方法は、上記の発明において、第３窒化物系半導体層の膜厚が第２窒化物系半導体層の膜厚より大きいことを特徴とする。【００１９】
本発明に係る半導体装置の製造方法は、上記の発明において、第２窒化物系半導体層の膜厚が臨界膜厚より大きいことを特徴とする。【００２０】
本発明に係る半導体装置の製造方法は、上記の発明において、第３窒化物系半導体層の膜厚が５０ｎｍ以上であることを特徴とする。【００２１】
本発明に係る半導体装置の製造方法は、上記の発明において、第１窒化物系半導体層、第２窒化物系半導体層、および第３窒化物系半導体層を、有機金属気相成長法により形成することを特徴とする。【００２２】
本発明に係る半導体装置の製造方法は、上記の発明において、不純物が、マグネシウム、亜鉛、およびベリリウムからなる群のうちの少なくとも１種類を含む元素であることを特徴とする。【００２３】
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理における熱処理温度が、８００℃以上２０００℃以下であることを特徴とする。【００２４】
本発明に係る半導体装置の製造方法は、上記の発明において、熱処理工程後において、第２窒化物系半導体層および第３窒化物系半導体層の少なくとも一部を除去する除去工程をさらに含むことを特徴とする。本発明に係る半導体装置の製造方法は、この除去工程において、第２窒化物系半導体層をウェットエッチング法により除去することを特徴とする。本発明に係る半導体装置の製造方法は、この除去工程において、第３窒化物系半導体層をドライエッチング法により除去することを特徴とする。【００２５】
本発明に係る半導体装置は、上記の発明による半導体装置の製造方法により製造されたことを特徴とする。
【発明の効果】
【００２６】
本発明に係る半導体装置の製造方法によれば、窒化物系半導体層からの窒素抜けを防止しつつ高温での熱処理を安定してかつ効果的に行うことが可能となる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の実施の形態１による半導体装置を示す断面図である。
【図２】図２は、本発明の実施の形態１による熱処理方法を説明するための模式図である。
【図３】図３は、本発明の実施の形態１による熱処理方法を説明するための模式図である。
【図４】図４は、本発明の実施の形態１による熱処理方法を説明するための模式図である。
【図５】図５は、本発明の実施の形態１による熱処理方法を説明するための模式図である。
【図６】図６は、本発明の実施の形態２による半導体装置の製造方法を説明するための被処理基板の断面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、この実施の形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２９】
（実施の形態１）
（半導体装置）
まず、本発明の実施の形態１による半導体装置について説明する。図１は、この実施の形態１における半導体装置としての縦型ＭＯＳＦＥＴの構成を示す断面図である。図１に示すように、この実施の形態１における半導体装置１は、ｎ型不純物がドープされたｎ型窒化ガリウム（ｎ−ＧａＮ）基板１１と、ｎ−ＧａＮ基板１１上に例えばエピタキシャル成長法により形成され、ｎ型不純物がドープされた第１窒化物系半導体層としてのｎ−ＡｌxＧａ1-xＮ層１２とを備える。なお、ｎ−ＡｌxＧａ1-xＮ層１２の不純物濃度はｎ−ＧａＮ基板１１よりも低いのが望ましい。また、このｎ−ＡｌxＧａ1-xＮ層１２のＡｌ組成は、典型的には０以上０．５未満（０≦ｘ＜０．５）、好適には０以上０．２未満（０≦ｘ＜０．２）であり、この実施の形態１において具体的には、例えばｎ−ＧａＮ層である。
【００３０】
ｎ−ＡｌxＧａ1-xＮ層１２には、選択的にｐ型不純物がドープされたｐ型ウェル領域１３、ｐ型ウェル領域１３中に選択的にｐ型不純物がより高濃度にドープされたｐ+型ウェル領域１４、およびｐ型ウェル領域１３とｐ+型ウェル領域１４との部分に選択的にｎ型不純物がドープされたｎ+型ソース領域１５が形成されている。
【００３１】
また、ｎ−ＡｌxＧａ1-xＮ層１２の表面の部分において、一対のｐ型ウェル領域１３の間にゲート電極１６が設けられている。ゲート電極１６は、ｎ−ＡｌxＧａ1-xＮ層１２の表面上に、底面に例えば酸化シリコン（ＳｉＯ２）などの絶縁体からなるゲート絶縁膜１７を介して設けられている。また、ｎ−ＡｌxＧａ1-xＮ層１２上には、一対のソース電極１８が、ゲート電極１６およびゲート絶縁膜１７に対して、これらと離間しつつ挟むように設けられている。一方、ｎ−ＧａＮ基板１１の裏面にドレイン電極１９が設けられている。以上の構成によって、半導体装置１においては、駆動時に上層のｐ型ウェル領域１３からｎ−ＧａＮ基板１１にかけてチャネルが形成される。
【００３２】
（半導体装置の製造方法）
次に、以上のように構成された実施の形態１による半導体装置１の製造方法について説明する。図２、図３、図４、および図５はそれぞれ、この実施の形態１による半導体装置１の製造方法を説明するための被処理基板の模式図である。
【００３３】
すなわち、まず、図２に示すように、基体としてのｎ−ＧａＮ基板１１上に、ｎ型不純物をドープしつつ、例えば有機金属気相成長法（ＭＯＣＶＤ法）によってＡｌxＧａ1-xＮを成長させることにより、例えばｎ−ＧａＮ層などのｎ−ＡｌxＧａ1-xＮ層１２を形成する。なお、ｎ−ＧａＮ基板１１に代えて、サファイア基板やＳｉＣ基板などを用いても良い。また、ｎ−ＡｌxＧａ1-xＮ層１２の成長には、ＭＯＣＶＤ法に代えて、ハライド気相成長法（ＨＶＰＥ法）や分子線エピタキシー法（ＭＢＥ法）などを用いても良い。
【００３４】
続けて、ｎ−ＡｌxＧａ1-xＮ層１２上に、第２窒化物系半導体層としての第１キャップ層２ａ、および第３窒化物系半導体層としての第２キャップ層２ｂを順次形成する。ここで、このｎ−ＡｌxＧａ1-xＮ層１２の表面を保護する第１キャップ層２ａおよび第２キャップ層２ｂの材料としては、後の熱処理工程に対して好適な材料が選択される。
【００３５】
具体的に第１キャップ層２ａの材料としては、下層のｎ−ＡｌxＧａ1-xＮ層１２よりも耐熱性が高く、熱処理において剥がれが生じない程度にｎ−ＡｌxＧａ1-xＮ層１２との間で良好な密着性を有するとともに、ｎ−ＡｌxＧａ1-xＮ層１２と反応しにくく、不純物も拡散しにくい緻密な材料が好ましい。そこで、この実施の形態１においては、第１キャップ層２ａを構成する材料としては、下層のｎ−ＡｌxＧａ1-xＮ層１２のＡｌ組成比ｘに比して大きいＡｌ組成比ｙのＡｌyＧａ1-yＮが好ましい。この場合、第１キャップ層２ａを構成する材料の格子定数は、下層のｎ−ＡｌxＧａ1-xＮ層１２を構成する材料の格子定数より小さくなる。そして、そのＡｌ組成比ｙは、典型的には０．５以上１以下（０．５≦ｙ≦１）、好適には０．８以上１以下（０．８≦ｙ≦１）であり、この実施の形態１においては、例えば第１キャップ層２ａの材料として、Ａｌ組成比ｙを１とした窒化アルミニウム（ＡｌＮ）を用いる。第１キャップ層２ａをＡｌＮから構成すると、下層がＧａＮ層である場合にエッチング選択性を高くできるので、第１キャップ層２ａを選択的に除去し易い点からも好ましい。
【００３６】
また、第１キャップ層２ａは、より高い表面保護効果が得られるように緻密な膜にすることを考慮すると、ＭＯＣＶＤ法、ＨＶＰＥ法、またはＭＢＥ法などのエピタキシャル成長法により形成することが望ましい。そこで、この実施の形態１においては、例えばＭＯＣＶＤ法により、ｎ−ＡｌxＧａ1-xＮ層１２の表面にＡｌyＧａ1-yＮ層からなる保護膜としての第１キャップ層２ａを形成する。ここで、このＭＯＣＶＤ法による第１キャップ層２ａの形成においては、例えば、Ａｌ原料（トリメチルアルミニウム；ＴＭＡ；Ａｌ（ＣＨ3）3）ガスとＧａ原料（トリメチルガリウム；ＴＭＧａ；Ｇａ（ＣＨ3）3）ガスとの少なくとも一方の原料ガス、およびアンモニア（ＮＨ3）ガスを含む混合ガスを用いる。また、第１キャップ層２ａの形成における加熱温度は、後に行われる活性化アニールにおける熱処理温度（加熱温度）よりも低い温度が好ましく、具体的には例えば８００℃〜１２００℃であり、雰囲気圧力は例えば５ｋＰａ〜２０ｋＰａである。また、第１キャップ層２ａの膜厚は、後に行われる活性化アニールにおいて下層のｎ−ＡｌxＧａ1-xＮ層１２からの窒素抜けを抑制できる膜厚にするのが望ましい。具体的に第１キャップ層２ａの膜厚は、第２キャップ層２ｂが形成されない単層の場合における室温での臨界膜厚よりも大きい膜厚である。そして、第２キャップ層２ｂを後述するようにＧａＮ層から構成し、第１キャップ層２ａをＡｌＮ層から構成する場合、第１キャップ層２ａの膜厚は、具体的には１５ｎｍ以上、好適には３０ｎｍ以上が望ましい。
【００３７】
また、第２キャップ層２ｂの材料としては、クラックが発生しやすい第１キャップ層２ａに生じる応力を抑制して歪みを緩和し、第２キャップ層２ｂを形成しない場合に比して第１キャップ層２ａを厚く形成でき、高温熱処理において剥がれが生じない程度に良好な密着性を有する材料が好ましい。そこで、この実施の形態１においては、第２キャップ層２ｂを構成する材料としては、下層の第１キャップ層２ａを構成するＡｌyＧａ1-yＮ層のＡｌ組成比ｙに比して小さいＡｌ組成比ｚのＡｌzＧａ1-zＮとする。これにより、第２キャップ層２ｂを構成する材料の格子定数は、第１キャップ層２ａを構成する材料の格子定数より大きくなるので、第１キャップ層２ａの歪みが緩和される。そして、そのＡｌ組成比ｚは、典型的には０以上０．５未満（０≦ｚ＜０．５）、好適には０以上０．２未満（０≦ｚ＜０．２）であり、この実施の形態１においては、第２キャップ層２ｂの材料として、Ａｌ組成比ｚを０としたＧａＮを用いる。なお、第１キャップ層２ａにおける応力の発生を抑制することを考慮すると、第２キャップ層２ｂを構成するＡｌzＧａ1-zＮは、ｎ−ＡｌxＧａ1-xＮ層１２の組成と同じ（ｘ＝ｚ）、または近い（ｘ≒ｚ）ことが望ましい。
【００３８】
また、第２キャップ層２ｂは、第１キャップ層２ａに対する保護効果が得られるように緻密な膜にすることを考慮すると、ＭＯＣＶＤ法、ＨＶＰＥ法、またはＭＢＥ法などのエピタキシャル成長法により形成することが望ましい。そこで、この実施の形態１においては、第１キャップ層２ａ上に、例えばＭＯＣＶＤ法によりＡｌzＧａ1-zＮ層からなる第２キャップ層２ｂを形成する。ここで、このＭＯＣＶＤ法による第２キャップ層２ｂの形成においては、例えば、Ａｌ原料（トリメチルアルミニウム；ＴＭＡ；Ａｌ（ＣＨ3）3）ガスとＧａ原料（トリメチルガリウム；ＴＭＧａ；Ｇａ（ＣＨ3）3）ガスとの少なくとも一方の原料ガス、およびアンモニア（ＮＨ3）ガスを含む混合ガスを用いる。また、第２キャップ層２ｂの形成における加熱温度は、後に行われる活性化アニールにおける熱処理温度（加熱温度）よりも低い温度が好ましく、具体的には例えば８００℃〜１２００℃であり、雰囲気圧力は例えば２０ｋＰａ〜５０ｋＰａである。また、第２キャップ層２ｂの膜厚は、第１キャップ層２ａにおける応力の発生を抑制して歪みを緩和できるとともに、後に行われる活性化アニールによって第２キャップ層２ｂが残存する膜厚以上にすることが望ましい。さらには第１キャップ層２ａを保護することを考慮すると、第２キャップ層２ｂの膜厚は第１キャップ層２ａの膜厚より大きくするのが好ましく、具体的には、例えば５０ｎｍ以上とするのが好ましい。
【００３９】
次に、図３に示すように、ｎ−ＡｌxＧａ1-xＮ層１２、第１キャップ層２ａ、および第２キャップ層２ｂからなる積層膜に対して、例えば酸化シリコン（ＳｉＯ2）やレジストをマスクとしたイオン注入法によって、ｐ型ウェル領域１３および高不純物濃度のｐ+型ウェル領域１４を形成すべき領域に、選択的にｐ型不純物を順次イオン注入する。なお、ｐ型不純物としては、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、および亜鉛（Ｚｎ）などからなる群から選ばれる少なくとも１種類の元素が用いられる。その後、同様にして、イオン注入法によって、ｐ型ウェル領域１３およびｐ+型ウェル領域１４の部分のｎ+型ソース領域１５を形成すべき領域に、選択的に例えばシリコン（Ｓｉ）などのｎ型不純物をイオン注入する。なお、このイオン注入法におけるエネルギーは、所定の不純物が第２キャップ層２ｂおよび第１キャップ層２ａを通過して、ｎ−ＡｌxＧａ1-xＮ層１２の所望の深さまで導入可能なエネルギーになるように適宜調整される。
【００４０】
以上により、被処理基板２が得られる。なお、これらの第１キャップ層２ａおよび第２キャップ層２ｂは、それぞれ窒化物系半導体結晶をエピタキシャル成長させて形成したものであるので、結晶性が良好であり、活性化アニールに対する保護膜として好適に用いることができる。
【００４１】
次に、被処理基板２を加熱する熱処理工程、すなわち被処理基板２に含まれる不純物を活性化するための高温熱処理としての活性化アニールを行う。この活性化アニールは、その加熱温度が例えば８００℃以上、好適には１２００℃以上、より好適には１５００℃以上がより好ましく、上限を２０００℃以下とした高温熱処理である。ここで、熱処理温度が８００℃以上の場合にはｎ−ＡｌxＧａ1-xＮ層１２の分解が始まるので、第１キャップ層２ａおよび第２キャップ層２ｂによる表面保護効果を確保するのが有効である。さらに、被処理基板２が載置される熱処理装置内の圧力は、例えば０．１ＭＰａ〜１０００ＭＰａ（１気圧〜１００００気圧）とするのが望ましい。以上の活性化アニールにより、ｎ−ＡｌxＧａ1-xＮ層１２中にドープしたＭｇ、Ｂｅ、またはＺｎなどの各種の不純物が活性化され、ｐ型ウェル領域１３、ｐ+型ウェル領域１４、およびｎ+型ソース領域１５が形成される。
【００４２】
その後、図４に示すように、例えば塩素系ガスを用いたドライエッチング法により、第２キャップ層２ｂの少なくとも一部、好適には全部を除去する。なお、第２キャップ層２ｂの一部を除去する場合には、例えばフォトリソグラフィ工程によって、第２キャップ層２ｂ上にマスク（図示せず）を形成し、このマスクをエッチングマスクとしてドライエッチングを行う。
【００４３】
続いて、図５に示すように、ＡｌxＧａ1-xＮとＡｌyＧａ1-yＮとの間において高いエッチング選択性を有する溶液を用いたウェットエッチング法により、被処理基板２から第１キャップ層２ａの少なくとも一部、好適には全部を除去する。なお、第１キャップ層２ａの一部を除去する場合には、例えばフォトリソグラフィ工程によって、第１キャップ層２ａおよび第２キャップ層２ｂの少なくとも一方の層の上にマスク（図示せず）を形成し、このマスクをエッチングマスクとしてエッチングを行っても良く、第２キャップ層２ｂをマスクとしてエッチングを行っても良い。また、ｎ−ＡｌxＧａ1-xＮ層１２をｎ−ＧａＮから構成し、第１キャップ層２ａをＡｌＮから構成した場合においては、水酸化カリウム（ＫＯＨ）水溶液を用いることによって高いエッチング選択性を確保することができる。
【００４４】
次に、ｎ−ＡｌxＧａ1-xＮ層１２の上面に、例えばＰＥＣＶＤ（Plasma  Enhanced  CVD）法により、例えばＳｉＯ２膜からなるゲート絶縁膜１７を成長させる。このゲート絶縁膜１７の膜厚は、例えば１００ｎｍ程度である。なお、ＳｉＯ２膜以外にも、ＳｉＮｘ膜、ＳｉＯＮ膜、Ａｌ２Ｏ３膜、ＭｇＯ膜、ＧａＯｘ膜、ＧｄＯｘ膜などの絶縁膜、またはこれらのうちのいずれかを含む積層膜であっても良い。
【００４５】
次に、ゲート絶縁膜１７上に、例えばＬＰＣＶＤ法（減圧化学気相成長法）により多結晶シリコン膜を形成した後または形成する際、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物をドーピングする。これにより、多結晶シリコン膜が導電性を示す。なお、多結晶シリコン膜へのｎ型不純物のドーピングは、多結晶シリコン膜を形成後にｎ型不純物をイオン注入するか、多結晶シリコン膜の成長中にｎ型不純物を成長雰囲気中に導入することによって行うことができる。ドーピングしたｎ型不純物は、熱処理によって活性化および多結晶シリコン膜内へ拡散される。
【００４６】
続いて、フォトリソグラフィ工程およびエッチング工程により、多結晶シリコン膜およびゲート絶縁膜１７をパターニングすることによって、ゲート絶縁膜１７およびゲート電極１６の形成領域以外のｎ−ＡｌxＧａ1-xＮ層１２の表面を露出させる。なお、エッチング工程は、例えばＲＩＥ（反応性イオンエッチング）法やＩＣＰ（誘導結合方式）−ＲＩＥ法などにより行う。また、ゲート電極１６としては、ｎ型不純物がドーピングされた多結晶シリコン膜以外にも、金（Ａｕ）や白金（Ｐｔ）やニッケル（Ｎｉ）などの金属膜、またはこれらの合金膜や積層膜などを用いることが可能である。
【００４７】
次に、露出させたｎ−ＡｌxＧａ1-xＮ層１２の表面に、ゲート電極１６と離間させつつ挟む領域に、ｎ−ＡｌxＧａ1-xＮ層１２に形成したｎ＋型ソース領域１５およびｐ＋型ウェル領域１４とオーミック接触する一対のソース電極１８を選択的に形成する。このソース電極１８としては、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）とを順次積層させたＴｉ／Ａｌからなる積層金属膜を用いることができる。なお、ソース電極１８の構成はこれに限定されるものではなく、ｎ＋型ソース領域１５およびｐ＋型ウェル領域１４とオーミック接合またはオーミック接合に近い低抵抗の接合をする導体膜であれば種々の金属材料を用いることが可能である。また、ソース電極１８の形成には、リフトオフ法や選択成長法などを用いることが可能である。
【００４８】
次に、ソース電極１８が形成されたｎ−ＡｌxＧａ1-xＮ層１２に対して反対側の面である、ｎ−ＧａＮ基板１１の裏面に、例えばＴｉ／Ａｌの積層金属膜からなるドレイン電極１９を形成する。その後、素子分離を行って個片化することにより、図１に示す半導体装置１が製造される。
【００４９】
以上説明した本発明の実施の形態１によれば、ｎ−ＡｌxＧａ1-xＮ層１２上に保護膜としてｎ−ＡｌxＧａ1-xＮ層１２の材料より格子定数が小さいＡｌyＧａ1-yＮからなる第１キャップ層２ａ、およびＡｌyＧａ1-yＮより格子定数が大きいＡｌzＧａ1-zＮからなる第２キャップ層２ｂを順次エピタキシャル成長させていることにより、ｎ−ＡｌxＧａ1-xＮ層１２と第２キャップ層２ｂとの間に挟まれた第１キャップ層２ａの歪みを緩和することができる。そのため、第１キャップ層２ａの膜厚を、活性化アニールに対する保護膜として機能する膜厚以上、少なくとも第２キャップ層２ｂが設けられない場合の単層での室温時における臨界膜厚より大きくすることができるので、熱処理温度が高温になる活性化アニールにおいてもｎ−ＡｌxＧａ1-xＮ層１２に対する表面保護効果を維持でき、ｎ−ＡｌxＧａ1-xＮ層１２からの窒素抜けを抑制することができる。したがって、半導体装置の製造において、活性化アニールを安定して効果的に行うことが可能になり、製造される半導体装置１の動作特性を向上させることができる。
【００５０】
また、上述の実施の形態１においては、ｎ−ＡｌxＧａ1-xＮ層１２上に第１キャップ層２ａおよび第２キャップ層２ｂを形成した後に不純物をイオン注入していることにより、第１キャップ層２ａおよび第２キャップ層２ｂを形成する前にｎ−ＡｌxＧａ1-xＮ層１２にイオン注入を行う場合に比して、イオン注入後の後処理工程などの工程数を削減できるとともに、ｎ−ＡｌxＧａ1-xＮ層１２の表面に対するイオン注入法に起因する損傷を抑制することができ、さらにイオン注入後におけるｎ−ＡｌxＧａ1-xＮ層１２の表面に対する再成長技術が不要になる。したがって、半導体装置の製造を、従来に比して工程数を増加させることなく、より安定して行うことができ、半導体装置１の特性をより一層向上させることができる。
【００５１】
（実施の形態２）
次に、本発明の実施の形態２による半導体装置の製造方法について説明する。図６は、この実施の形態２による、熱処理が行われる被処理基板３を示す断面図である。
【００５２】
この実施の形態２においては実施の形態１と異なり、例えばＭＯＣＶＤ法により、ｎ−ＡｌxＧａ1-xＮ層１２の表面に第１キャップ層２ａと第２キャップ層２ｂとを順次形成した後、例えばＭＯＣＶＤ法により、ｎ−ＧａＮ基板１１のｎ−ＡｌxＧａ1-xＮ層１２の積層面とは反対側の裏面に、裏面保護膜としてのＡｌyＧａ1-yＮからなる第１キャップ層３ａとＡｌzＧａ1-zＮからなる第２キャップ層３ｂとを順次形成する。すなわち、ｎ−ＡｌxＧａ1-xＮ層１２の表面とｎ−ＧａＮ基板１１の裏面とにそれぞれ、保護膜としての第１キャップ層２ａ，３ａ、および第２キャップ層２ｂ，３ｂが形成された被処理基板３を形成する。
【００５３】
その後、この被処理基板３に対して、実施の形態１と同様にして、イオン注入法による不純物のイオン注入を行って、ｎ−ＡｌxＧａ1-xＮ層１２、第１キャップ層２ａ、および第２キャップ層２ｂに不純物をイオン注入する。その後、高温での活性化アニールを行うことにより、イオン注入した不純物を活性化させる。その他の半導体装置の製造方法および製造される半導体装置については、実施の形態１と同様であるので、その説明を省略する。
【００５４】
この実施の形態２による半導体装置の製造方法によれば、実施の形態１と同様にして、第１キャップ層２ａおよび第２キャップ層２ｂを形成した後に活性化アニールを行っているので、実施の形態１と同様の効果を得ることができるとともに、ｎ−ＧａＮ基板１１の裏面にも第１キャップ層３ａおよび第２キャップ層３ｂを形成した状態で活性化アニールを行っていることにより、高温の熱処理によってｎ−ＧａＮ基板１１から窒素抜けが生じるのを抑制しつつドープした不純物を活性化させることができるので、この被処理基板３を用いて製造される半導体装置の特性をより一層向上させることができる。
【００５５】
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。
【００５６】
例えば、上述した実施の形態においては、ｎ−ＡｌxＧａ1-xＮ層１２に対する不純物のドーピングをイオン注入法により行っているが、不純物のドーピング方法は必ずしもイオン注入に限定されるものではなく、例えばｎ−ＡｌxＧａ1-xＮ層１２のエピタキシャル成長中において成長雰囲気に不純物を導入するなどの、その他の不純物ドーピング方法を採用しても良い。
【００５７】
また、上述の実施の形態においては、本発明による高温熱処理を、不純物のドーピング後に行う活性化アニール、具体的にはｎ−ＡｌxＧａ1-xＮ層１２にドープした不純物を活性化させるための活性化アニールに適用した例について説明しているが、必ずしも活性化アニールに限定されるものではなく、ゲート酸化膜を形成した後のアニール（ポストデポジションアニール：Post  Deposition  Anneal；ＰＤＡ）、またはメタルシンタ処理などの、その他の半導体層に対するあらゆる熱処理に適用することも可能である。
【００５８】
また、例えば上述の実施の形態においては、半導体装置として縦型ＭＯＳＦＥＴを例に説明しているが、半導体装置としては必ずしも縦型ＭＯＳＦＥＴに限定されるものではなく、熱処理工程を有する製造方法によって製造されるその他のトランジスタ、ダイオード、電源回路、およびインバータなどの種々の半導体装置であっても良い。
【００５９】
また、上述の実施の形態１，２においては、ｎ−ＡｌxＧａ1-xＮ層１２の表面、またはｎ−ＧａＮ基板１１の裏面に積層させる保護膜を、第１キャップ層２ａ（３ａ）および第２キャップ層２ｂ（３ｂ）の２層としているが、必ずしも２層に限定されるものではない。すなわち、ｎ−ＡｌxＧａ1-xＮ層１２の表面、またはｎ−ＧａＮ基板１１の裏面のそれぞれに、第１キャップ層２ａ（３ａ）および第２キャップ層２ｂ（３ｂ）を組として複数組積層させて、これらの表裏面に対する保護膜とすることも可能である。また、第１キャップ層２ａ（３ａ）と第２キャップ層２ｂ（３ｂ）とは、大気に晒すことなく上述した減圧雰囲気下および加熱温度下において順次形成することが、クラック抑制、表面汚染防止の点から望ましい。
【００６０】
また、上述の実施の形態２においては、ｎ−ＡｌxＧａ1-xＮ層１２の表面に第１キャップ層２ａと第２キャップ層２ｂとを順次形成した後に、ｎ−ＧａＮ基板１１の裏面に第１キャップ層３ａと第２キャップ層３ｂとを順次形成している。しかし、必ずしもこれに限定されるものではなく、ｎ−ＧａＮ基板１１の裏面に第１キャップ層３ａと第２キャップ層３ｂとを順次形成した後に、ｎ−ＡｌxＧａ1-xＮ層１２の表面に第１キャップ層２ａと第２キャップ層２ｂとを順次形成しても良い。また、第１キャップ層２ａと第１キャップ層３ａとを同時に形成した後、第２キャップ層２ｂと第２キャップ層３ｂとを同時に形成しても、第１キャップ層２ａ、第１キャップ層３ａ、第２キャップ層２ｂ、および第２キャップ層３ｂを互いに別の工程で形成しても、第１キャップ層２ａおよび第１キャップ層３ａを同時に形成した後に第２キャップ層２ｂと第２キャップ層３ｂとを別の工程で形成しても、第１キャップ層２ａおよび第１キャップ層３ａを別の工程で形成した後に、第２キャップ層２ｂおよび第２キャップ層３ｂを同時に形成しても良い。
【産業上の利用可能性】
【００６１】
本発明は、例えば窒化ガリウム（ＧａＮ）系半導体といったワイドバンドギャップ半導体を用いた半導体装置の製造において、熱処理工程を有する場合に好適に利用できる。
【符号の説明】
【００６２】
１  半導体装置
２，３  被処理基板
２ａ，３ａ  第１キャップ層
２ｂ，３ｂ  第２キャップ層
１１  ｎ型窒化ガリウム（ｎ−ＧａＮ）基板
１２  ｎ−ＡｌxＧａ1-xＮ層
１３  ｐ型ウェル領域
１４  ｐ+型ウェル領域
１５  ｎ+型ソース領域
１６  ゲート電極
１７  ゲート絶縁膜
１８  ソース電極
１９  ドレイン電極
【図１】
0006052420.tif 000002
【図２】
0006052420.tif 000003
【図３】
0006052420.tif 000004
【図４】
0006052420.tif 000005
【図５】
0006052420.tif 000006
【図６】
0006052420.tif 000007