(57)【特許請求の範囲】
【請求項１】
損失変調半導体レーザーデバイスであって、
第１の基板上に設けられたセミコンダクター・オン・インシュレーター（ＳＯＩ）構造であって、前記ＳＯＩ構造の半導体層に導波路及び前記導波路を前記半導体層の面内方向に挟んで配置された一対のギャップを含む、ＳＯＩ構造；
前記ＳＯＩ構造の前記半導体層の上に接合された半導体構造であって、前記半導体構造が、量子井戸層及び前記量子井戸層上に形成されたＩＩＩ−Ｖ族半導体層またはＩＩ−ＶＩ族半導体層を含み、前記半導体構造が前記導波路及び前記一対のギャップの上に接合され、前記半導体構造と前記導波路とが併せてレーザーキャビティの少なくとも一部を画定する、半導体構造；並びに
前記レーザーキャビティ内の損失を制御するように動作可能である変調器であって、前記変調器の全体が前記レーザーキャビティ内に配置され、前記変調器が前記損失変調半導体レーザーデバイスの群速度、キャビティの長さ及び分布損失の少なくとも１つを制御することにより、前記損失変調半導体レーザーデバイス内の光子の寿命を制御するようにさらに動作可能であり、前記変調器が前記導波路に近接するｎ型ドープされた領域及びｐ型ドープされた領域を含み、前記ｎ型ドープされた領域が前記一対のギャップのうち一方のギャップの下部にあり、前記ｐ型ドープされた領域が前記一対のギャップのうち他方のギャップの下部にある、変調器、を含む、
損失変調半導体レーザーデバイス。
【請求項２】
前記ｎ型ドープされた領域及び前記ｐ型ドープされた領域の少なくとも１つが前記半導体層内に配置された、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項３】
前記半導体層がシリコンを含む、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項４】
前記損失変調半導体レーザーデバイスの光学モードが、前記半導体層及び前記半導体構造の少なくとも一部の内部に存在する、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項５】
前記変調器が前記導波路の第１の部分をさらに含み、前記ｎ型ドープされた領域及び前記ｐ型ドープされた領域が、前記第１の部分内のキャリア密度を制御するように動作可能である、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項６】
前記変調器が前記レーザーキャビティ内の分布損失を制御するように動作可能である、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項７】
前記半導体層がシリコンを含み、前記半導体層内の導波路が前記半導体構造とエバネセント的に結合された、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項８】
前記半導体層がシリコンを含み、前記半導体層内の前記導波路が前記半導体構造とエバネセント的に結合された、請求項１に記載の損失変調半導体レーザーデバイス。
【請求項９】
半導体構造とＳＯＩ構造の半導体層とを接合する段階であって、前記半導体構造が増幅領域及び前記増幅領域上に形成されたＩＩＩ−Ｖ族半導体層またはＩＩ−ＶＩ族半導体層を含み、前記半導体層が第１の導波路及び前記第１の導波路を前記半導体層の面内方向に挟んで配置された一対のギャップを含み、前記接合された半導体構造及び前記半導体層が共にレーザーキャビティを有するハイブリッドレーザー構造の少なくとも一部を画定する段階；並びに
前記第１の導波路に近接したｎ型ドープされた領域及びｐ型ドープされた領域を形成し、前記ｎ型ドープされた領域が前記一対のギャップのうち一方のギャップの下部にあり、前記ｐ型ドープされた領域が前記一対のギャップのうち他方のギャップの下部にあり、前記ｎ型ドープされた領域、前記ｐ型ドープされた領域と前記第１の導波路とが併せて前記レーザーキャビティ内に全体的に配置された変調器を画定し、前記レーザーキャビティ内の損失を制御するように動作可能である、ｎ型ドープされた領域及びｐ型ドープされた領域を形成する段階を含む、損失変調半導体レーザーデバイスを製造する方法。
【請求項１０】
前記変調器が、前記損失変調半導体レーザーデバイス内の群速度、キャビティの長さ及び分布損失のうち少なくとも１つを制御することによって、前記損失変調半導体レーザーデバイス内の光子の寿命を制御するように動作可能であるように形成される、請求項９に記載の方法。
【請求項１１】
前記ＳＯＩ構造の前記半導体層を、シリコンを含むように提供する段階をさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には半導体デバイスに関し、より具体的には、損失変調シリコンエバネセントレーザーに関する。
【背景技術】
【０００２】
米国連邦政府による資金提供を受けた研究開発の記載
本発明は、ＤＡＲＰＡによって提供された助成金番号４８２５３０−２５６１５の下で米国連邦政府の支援で行われた。米国連邦政府は、本発明について特定の権利を有する。
【０００３】
本出願に関する相互参照
本出願は、以下の同時係属出願及び譲受人に譲渡された出願の合衆国法典３５編１１９条（ｅ）における優先権を主張する：２０１０年６月３０日に、Ｊｏｈｎ  Ｅ．Ｂｏｗｅｒｓ及びＤａｏｘｉｎ  Ｄａｉによって出願された、「損失変調シリコンエバネセントレーザー」と題する、代理人整理番号３０７９４．３８２−ＵＳ−０１、米国実用特許出願第１２／８２７７７６。この出願は、参照によって本明細書に組み込まれている。
【０００４】
半導体チップレベル接合されたデバイスが、複数の消費者及び商業用途で用いられるようになっている。典型的には、半導体デバイスは、単一の種類の材料からなり、または異なる種類の材料が、結晶構造に適合する結晶格子に基づいて、基板上に成長される。そのような、周期表のＩＩＩ族及びＶ族からなる半導体材料（ＩＩＩ−Ｖ材料）から製造されるデバイスは、典型的にはガリウムヒ素またはその他の組成の半導体基板上に成長され、シリコンデバイスはシリコン基板上に成長または形成される。シリコンとＩＩＩ−Ｖ材料との間の結晶格子の不適合及び結晶構造の不適合のために、ＩＩＩ−Ｖ材料系デバイスは、シリコン上に形成された電子デバイスと集積することが困難である。
【０００５】
光学伝送器は、あらゆる光学通信システムにおいて最も重要な素子の１つである。典型的には、光学伝送器は、周期表のＩＩＩ族及びＶ族（ＩＩＩ−Ｖ）半導体材料、例えばガリウムヒ素（ＧａＡｓ）で形成される。シリコン（Ｓｉ）が、典型的には電子通信システムに用いられるが、シリコンを光子（光）放出に不向きにさせる間接バンドギャップを有し、そのためシリコンは光学伝送応用において良好な性能を発揮しないため、典型的にはこのような材料が用いられる。間接バンドギャップ及びその結果のシリコンの低い光放出は、電気的励起Ｓｉ系レーザーの実現を制限してきた。これは光学伝送器及びＳｉ系光学通信システムに対する鍵となる素子の１つである。
【０００６】
シリコンは様々な方法で容易に加工することができ、既に高品質、低コストで利用可能であり、通信システムのための電子回路を支持する複合体が既にシリコンで利用可能であるため、シリコンは好適な半導体材料である。近年、低コスト光電子ソリューションの可能性のために、シリコンフォトニックデバイス（例えば光子を放出するシリコンデバイス）が幅広く研究されている。製造がシリコン系電子部品、特に相補型金属酸化膜半導体（ＣＭＯＳ）プロセスと互換性があるため、シリコンフォトニックデバイスは、ＩＩＩ−Ｖ材料に対してデバイスコストを低減するであろう。
【０００７】
近年、ＩＩＩ−Ｖ活性領域及びシリコン光学導波路を組み合わせるハイブリッド構造が、電気的励起シリコン系レーザーの解決方法として実施されている。このようなデバイスは、１０５℃までの温度、３０ｍＷまでの連続波出力、４０Ｇｂｉｔ／ｓのモードロッキングでの連続波レーザー出力（レージング）を含む、多くの好適な特性を有する。このようなハイブリッドＩＩＩ−Ｖシリコン「エバネセント」構造は、シリコン・オン・インシュレーター（ＳＯＩ）ウェハに接合されたＩＩＩ−Ｖ量子井戸領域を、Ｓｉ層におけるトレンチによって画定された光学導波路とともに含む。この方法で、ハイブリッド構造は、逆リッジ導波路のように振る舞う。このようなデバイスは、デバイスの光学モードがＩＩＩ−Ｖ／シリコン境界と交差するためにデバイス内のＩＩＩ−Ｖ構造とシリコン構造との間の遷移が接合後に消滅する傾向にある場合には、「エバネセント」と呼ばれる。
【０００８】
このようなレーザーが現在可能であるが、このようなデバイスで実現される光学伝送器に関して、光学信号の高速変調もまた望まれている。注入される励起電流の直接変調は、そのような問題に対する単純なアプローチであるが、注入電流が増加するにつれて、消滅比が減少するため、印加可能な注入電流の量が制限される。さらに、直接変調は典型的には１０ＧＨｚよりも小さい速度に限られており、直接変調によって導入される波長の「チャープ」のために、直接変調信号の伝送距離が限られる。電流の直接変調もまた、レーザーの増幅率を変化させ、このことによってレーザーの光出力が変化し、その全てが通信システムにおける望ましいデバイス特性となるわけではない。
【０００９】
外部変調器もまた、変調率及び伝送距離の拡張を決定するために評価されてきた。マッハ・ツェンダー干渉（ＭＺＩ）変調器は、大型（ミリメートルサイズ）のデバイスであるが、導波路内のキャリア空乏を通して変調率及び伝送距離を増大させることが示されており、このことにより、高速屈折率変調が導入される。しかしながら、このような変調器は、その比較的大きなサイズのために、シリコン及び／またはハイブリッドデバイスと共に集積することが困難である。
【００１０】
そこで、当技術分野において、光学伝送システムにおいて用いることのできるシリコン系レーザーが必要であることが分かる。また、当技術分野において、シリコン系レーザーと変調器との間の集積が必要であることが分かる。さらに、当技術分野において、半導体レーザーデバイスと共により容易に集積可能である変調技術が必要であることが分かる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願第１１／５３４５６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来技術の制限を最小化し、本明細書を読み、理解するうえで明らかになるその他の制限を最小化するために、本発明は、損失変調レーザーの製造方法及び損失変調レーザーデバイスを提供する。
【課題を解決するための手段】
【００１３】
本発明の１つまたは複数の実施形態に従う損失変調半導体レーザーデバイスは、第１の基板上に設けられたセミコンダクター・オン・インシュレーター（ＳＯＩ）構造であって、前記ＳＯＩ構造の半導体層内に導波路を含むＳＯＩ構造；及び前記ＳＯＩ構造の前記半導体層に接合された半導体構造を含み、前記ＳＯＩ構造の前記半導体層内の少なくとも１つの領域が、内部の光子の寿命を制御する。
【００１４】
このようなデバイスはさらに任意に、前記導波路に近接した少なくとも１つのドープされた領域である前記ＳＯＩ構造の前記半導体層内の少なくとも１つの前記領域、前記導波路の第１の側部上においてｎ型ドープされた領域及び前記導波路の第２の側部においてｐ型ドープされた領域である前記導波路に近接する少なくとも１つのドープされた領域、半導体層内及び前記半導体構造の少なくとも一部に存在する前記損失変調半導体レーザーデバイスの光学モード、前記損失変調半導体レーザーデバイスの分布損失を制御する前記ｎ型ドープされた領域及び前記ｐ型ドープされた領域、並びに前記損失変調半導体デバイスの光学キャビティ内における分布損失を制御する少なくとも１つの前記ドープされた領域を含む。
【００１５】
このようなデバイスはまたさらに任意に、前記損失変調半導体レーザーデバイスの増幅領域に接続された光学フィードバック線である前記ＳＯＩ構造の前記半導体層における少なくとも１つの前記領域、前記光学フィードバック線に接続され、前記損失変調半導体レーザーデバイスの前記増幅領域への光学フィードバックを制御するための変調区域、前記光学フィードバック線における信号の位相及び強度のうち少なくとも１つを制御する前記変調区域及び、前記損失変調半導体レーザーデバイスを変調する損失変調半導体レーザーデバイスのフィードバック係数を制御する前記光学フィードバック線を含む。
【００１６】
本発明の１つまたは複数の実施形態に従う損失変調半導体レーザーデバイスを製造する方法は、セミコンダクター・オン・インシュレーター（ＳＯＩ）構造内に導波路構造及び変調構造を形成する段階、前記変調区域を前記導波路構造に接続する段階及び半導体構造を前記導波路構造に接合する段階を含み、前記変調構造が、前記損失変調半導体レーザーデバイスの光学キャビティ内における光子の寿命を制御する。
【００１７】
このような方法はさらに任意に、前記導波路構造に、光学フィードバック線を介して接続される前記変調区域、前記ＳＯＩ構造の半導体層内における少なくとも１つのドープされた領域である前記変調区域並びに、前記損失変調半導体レーザーデバイス内における分布損失及びフィードバック係数の少なくとも１つを制御する前記変調区域を含む。
【００１８】
本発明の１つまたは複数の実施形態に従う半導体レーザーは、導波路及び変調領域を含む半導体層を含むセミコンダクター・オン・インシュレーター（ＳＯＩ）領域並びに前記ＳＯＩ領域の前記半導体層に接合されたＩＩＩ族−Ｖ族（ＩＩＩ−Ｖ）領域を含み、前記変調領域が、前記半導体レーザー内の光子の寿命を制御することによって、前記半導体レーザーの出力を変調する。
【００１９】
そのようなレーザーはさらに任意に、光学遷移システム内で動作する前記半導体レーザー、前記半導体層内における少なくとも１つのドープされた領域である前記変調領域、シリコンを含む前記ＳＯＩ構造の前記半導体層、光学フィードバック線の位相遅延を制御する前記変調領域及び光学フィードバック線の強度を制御する前記変調領域を含む。
【００２０】
本発明の１つまたは複数の実施形態に従う半導体レーザーデバイスは、光学キャビティを有する第１の導波路構造を含み、前記半導体レーザーデバイスの前記光学キャビティ内の損失が変調される。
【００２１】
このような半導体レーザーデバイスはさらに任意に、前記光学キャビティに接続されたミラーを用いて変調される前記光学キャビティ内の前記損失、前記ミラーの実効反射率を変調することによって変調される前記光学キャビティ内の前記損失、前記光学キャビティに接続される第２の導波路構造で変調され、前記第２の導波路内の光が前記第１の導波路構造内の光と干渉する前記光学キャビティ内の前記損失、前記第１の導波路に接続された第２の導波路内に延長する前記半導体レーザーデバイスの光学モード、前記第２の導波路内の損失を変調することによって変調される前記光学キャビティ内の前記損失を含む。
【００２２】
その他の特徴及び利点は、開示されるシステム内に備わっており、または以下の詳細な説明および添付する図面から当業者に対して明らかになるものである。
【００２３】
ここで、全体を通して類似した参照番号は対応する要素を指す図面を参照する。
【図面の簡単な説明】
【００２４】
【図１】関連する技術分野のハイブリッド構造の断面図を示す。
【図２】本発明の損失変調ハイブリッドレーザーの一実施形態の断面図を示す。
【図３】図２に示される本発明の実施形態の電流の流れ及び光学モードを示す。
【図４】本発明の損失変調ハイブリッドレーザーの他の一実施形態を示す。
【図５】本発明に従うτｐ変調レーザーの周波数応答の計算結果を示す。
【図６Ａ】本発明に従って製造されたデバイスの閾値より高い電流の平方根としての３ｄＢ帯域幅を示す。
【図６Ｂ】本発明に従って製造されたτｐ変調レーザーについて数値計算されたアイダイアグラムを示す。
【図７】本発明に従うプロセスチャートを示す。
【発明を実施するための形態】
【００２５】
以下の説明において、本明細書の一部分を構成し、本発明のいくつかの実施形態を図示によって示す添付図面を参照する。その他の実施形態を利用してもよく、構造の変更が、本発明の範囲を逸脱しないように行われてもよい。
【００２６】
概略
本発明は、ハイブリッドシリコンエバネセントレーザーの直接変調を記載する。レーザーに対する電流の変化よりもむしろ、本発明は、相対的に固定された量に電流を保ち、キャビティの損失が変調される。このようなアプローチにより、出力のより高速な変調が可能となるとともに、レーザー出力照度均一性（「パターン効果」としても知られる）及びレーザー出力におけるレーザー出力周波数の変化（「チャープ」）を制御することが可能となる。
【００２７】
本発明の損失変調アプローチの範囲内で、安定性を実現し、望ましくない出力効果を低減するために、増幅及び／または注入電流もまた変更されて出力を補償することが可能である。
【００２８】
本発明はまた、小型の内部変調器でレーザーの変調を行うことを意図し、このことにより、小型のシリコン系光学伝送器を従来技術よりも容易に集積して実現する。本発明に示された技術を通して、レーザーキャビティ内の光子の寿命が変化されて、それまでに設計されたシステム及びデバイスに対して、高い変調率を実現し、光学伝送器の周波数の変化を最小化させる。
【００２９】
本明細書に示される技術を通して伝送器に存在するチャープを減少させることにより、本発明は、パワー出力を安定させ、それのためより長い伝送距離を可能とし、さらに、そうでなければ光学システム内の保護帯域またはその他のチャンネルサイジング問題のために必要とされるであろう信号伝送のために利用可能な追加的な帯域幅を提供する。チャープの低いシステムにおいてはビットエラーレートが減少するため、チャープの低いシステムによれば、より高いデータのスループットも可能となる。本明細書では特定のＩＩＩ族−Ｖ族（ＩＩＩ−Ｖ）材料、つまり、インジウムリン（ＩｎＰ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）などについて記載されているが、ＩＩＩ−Ｖ類の範囲内で、他の２元系、３元系、４元系、またはその他の組み合わせの材料、さらにＩＩ−ＶＩまたはその他の材料を、本発明に従って用いることが可能である。
【００３０】
図１は、関連する技術分野のハイブリッド構造を示す。
【００３１】
接合界面１０６においてＩＩＩ族−Ｖ族（ＩＩＩ−Ｖ）領域１０４に接合されたシリコン・オン・インシュレーター（ＳＯＩ）領域１０２を有するデバイス１００が示されている。ＳＯＩ領域は典型的には、シリコン基板１０８、埋め込み酸化膜層１１０及びシリコン層１１２を含み、これは、デバイス１００の場合には、シリコン導波路層１１２であるが、本発明の範囲内で、その他の材料または材料プラットフォームを用いることができる。基板１０８は、本発明の範囲を逸脱しないように、好適にシリコン以外の材料から形成することができる。
【００３２】
シリコン導波路１１２は、導波路１１６がギャップ１１４の間にあるように、１つまたは複数のギャップ１１４を有する。デバイス１００内の光学信号は、導波路１１６に沿って進み、デバイスの光学モードは典型的には導波路１１６内に含まれる。
【００３３】
損失変調
本発明は、光子の寿命τｐを変調する。寿命変調を通したレーザー出力制御のこの方法を通して、本発明は、高速変調を低いチャープと共に実現する。
【００３４】
理論および構造
本発明の範囲内で、レーザー内の光子の寿命τｐを変更するいくつかの方法が存在する。本発明は、群速度ｖｇ、キャビティ長ｌ、フィードバック係数Ｒ及び分布損失αの１つまたは複数を変更することにより、光子の寿命を変更する。これらのアプローチのうち、２つの簡単で効果的な方法が、分布損失α及びフィードバック係数Ｒの変更である。本発明は、α及びＲの変更に対応する、２つの方法を示す。
【００３５】
図２は、本発明の損失変調ハイブリッドレーザーの実施形態を示す。
【００３６】
デバイス２００が示され、シリコン層１１２には、ｎ型ドープされた領域２０２及びｐ型ドープされた領域２０４が、ギャップ１１４の下部に位置する。このことによって、デバイス２００は、τｐ変調ハイブリッドＩＩＩＶＳｉエバネセントレーザー２００とも称されるが、デバイス２００内で分布損失αを変更することが可能になる。領域２０２及び２０４の追加によって、デバイス２００内に追加的なｐ−ｎ接合が形成される。層１２０及びＩＩＩ−Ｖメサ１３２における層１２４によって形成されたＰＮ接合は、増幅領域に対して電荷注入部（励起部）として用いられる。領域２０２及び２０４によって形成される、ＳＯＩリッジ２０６の２つの側部における第２のＰＮ接合は、領域２０２及び２０４を渡って印加される外部信号を有し、領域２０２及び２０４はＳＯＩリッジ２０６内のキャリア密度の空乏化による変調信号を提供する。要約すれば、領域２０２及び２０４は、デバイス２００内部のデバイス２００に対する変調区域として働く。デバイス２００のこのような構造によって、本発明は、微小リングキャビティまたはファブリーペロー（ＦＰ）キャビティアプローチに基づく高速ハイブリッドレーザー変調器を提供する。望む場合には、対称場を提供せず、２つまたはそれ以上の領域２０２および２０４を有する場合のように制御可能ではない可能性があるアプローチであるが、ドープされた領域２０２または２０４の一方のみ、例えばドープされた領域２０２のみが、導波路内の変調を提供するように用いられることもできる。
【００３７】
ｐコンタクト１３０からｎコンタクト１３４への電流は、クラッディング層１２６及びＳＣＨ層１２４を通し、陽子注入領域２０８を通して導かれる。デバイス２００に対する電流の流れ２１０及び光学モード２１２が、明確化のために図３に示されている。
【００３８】
図４は、本発明の損失変調ハイブリッドレーザーの他の実施形態を示す。
【００３９】
デバイス４００が、上面視で示され、増幅区域４０２、フィードバック線４０４及び変調区域４０６が示される。増幅区域は図２及び３で示されたのと類似しており、そこではｐコンタクト１３０、ｐ−ＩｎＧａＡｓ層１２８及びｎ−ＩｎＰ層１２０をＩＩＩ−Ｖメサ内に見ることができ、ｎコンタクト１３４もまたＩＩＩ−Ｖメサを取り囲んで示され、シリコン層１１２もまた、上面透視によって見ることができる。
【００４０】
デバイス４００において、フィードバック線４０４（シリコン層１１２内）は、増幅領域４０２を通して、微小リング光学フィードバック線となり、関連する技術分野の微小リングレーザー構造で用いられるのと類似した増幅を提供する。変調区域４０６内のフィードバック線４０４上の光波の位相遅延及び／または強度を変更することにより、フィードバック係数Ｒが変更され、その結果としてデバイス４００においてτｐ変調が得られる。例えばＰＮ接合をシリコン層１１２内に配置し、領域２０２及び２０４について上述したようにＰＮ接合内のキャリアを注入／空乏化することにより；光学場がキャリアのＩＩＩ−Ｖ層内への注入または空乏化により閉じ込められる領域内のキャリア密度を変更することができる、電子吸収区域、例えばＩＩＩ−Ｖ層をシリコン層１１２の上に配置し、それによりデバイス４００の吸収をデバイス４００の屈折率と共に変更することにより；及び電場の電気光学材料への付加が電気光学材料の屈折率を変化させそれによって導波路内の光の位相を変調するような電気光学材料をシリコン導波路と組み合わせることによって、位相遅延及び／または強度を変更することができる。このような構造は、本明細書で説明されるように、ＩｎＧａＡｓＰレーザーのような他の材料に基づくプラットフォームと同様にハイブリッドＩＩＩ−Ｖ  Ｓｉプラットフォームデバイスに対して用いることが可能である。
【００４１】
測定及び計算されたデバイスの特性
図５は、本発明に従うτｐ変調レーザーの周波数応答の計算結果を示す。
【００４２】
グラフ５００は、周波数に対する１０ｌｏｇ［ｓ（ω）ｓ（０）］のデシベルでの小信号モデルのグラフを示し、本発明のデバイス２００から４００の周波数応答を与える。Ｉ＝５Ｉｔｈ（Ｉｔｈはデバイスの閾電流値）の場合及びＩ＝１０Ｉｔｈの場合に対するイプシロンεの様々な値である。グラフ５００は、本発明のデバイス２００から４００の帯域が高い帯域（＞１００ＧＨｚ）を有することができることを示している。
【００４３】
図６Ａには、閾値より上の電流の平方根としての３ｄＢ帯域幅が示されている。グラフ６００は、本発明のデバイス２００から４００について帯域を示し、グラフ６０２は、比較のために、関連する技術分野の直接電流変調レーザーについて帯域を示している。図６Ａは、τｐ変調レーザーについて３ｄＢ帯域（１００ＧＨｚ超）が、同じデバイス構造で直接電流変調の場合のそれ（＜１０ＧＨｚ）よりもはるかに高いことを示している。
【００４４】
時間領域における応答についての数値解析によって、我々は、図６Ｂに示されるような、このτｐ変調レーザーについての数値計算されたアイダイアグラム６０４を得る。この計算について、光子の寿命は、５０Ｇｂ／ｓのビットレートで、ガウシアン型パルス変調を有する。デバイスのオン状態及びオフ状態に対してτｐ−ｏｎ＝１．０７３ｐｓ及びτｐ−ｏｆｆ＝１．７８８ｐｓ並びに一定（Ｉ０＝０．１５Ａ）に保たれた注入電流で、図６Ｂは、５０Ｇｂ／秒における動作についてのアイダイアグラム６０４に目が開くことを示している。図６Ａは、より高いビットレートも、本発明の範囲内で可能であることを示している。比較のために、選択されたオン状態及びオフ状態について、それぞれＩｏｎ＝０．１５Ａ及びＩｏｆｆ＝０．０５Ａの電流で、１０Ｇｂ／秒のビットレートでの従来のＩ変調レーザーについてのアイダイアグラム６０６も示されている。数値計算結果は、数Ｇｂｐｓのデータレートを達成できることを示している。しかしながら、アイダイアグラム６０６は、比較的高いビットレート（例えば、１０Ｇｂ／秒）では閉じてしまう。
【００４５】
代替的な構造
その他の構造が、本発明で議論される変調損失を提供することができる。例えば、しかしながら限定するものではなく、分布ブラッグ反射体（ＤＢＲ）及びその他のレーザー構造において共通の、増幅領域（ＭＱＷ１２２）及びミラー構造を含み、ここで、ミラーの実効反射率が、上述のようにＳＯＩリッジ２０６／光学キャビティ２１０内の損失を変調するために領域２０４及び２０２を用いるのと同様に、レーザーキャビティ／ＳＯＩリッジ２０６の損失を変調するために変調することができるレーザー構造である。そのような変調は、いくつかの方法、例えば、光学キャビティ内で導波路／ＳＯＩリッジ２０６と接続する第２の導波路を用いて制御することができ、このとき、第２の導波路の光が重ね合わせ及び／または干渉を通じて光学キャビティ２１０内の光を変調し、またはＳＯＩリッジの光学モードの一部が、第２の導波路／ＳＯＩリッジ２０６内に延設して損失が本明細書で説明されたように変調されることができる。そのような構造は、例えば特許文献１に示され、この出願は本明細書に参照によって組み込まれている。本明細書の教示で与えられるその他の方法もまた可能である。
【００４６】
プロセスチャート
図７は、本発明に従うプロセスチャートを示す。
【００４７】
ボックス７００は、導波路構造及び変調構造をセミコンダクター・オン・インシュレーター（ＳＯＩ）構造内に形成する段階を示す。
【００４８】
ボックス７０２は、変調区域を導波路構造に接続する段階を示す。
【００４９】
ボックス７０４は、半導体構造を導波路構造に接合する段階を示し、ここで、変調構造は、損失変調半導体レーザーデバイスの光学キャビティ内の光子の寿命を制御する。
【００５０】
参照文献
以下の参照文献は、参照によって本明細書に組み込まれている。
【００５１】
Ｈｓｕ−Ｈａｏ  Ｃｈａｎｇら著，“１３１０ｎｍシリコンエバネセントレーザー”，Ｏｐｔ．Ｅｘｐｒ．１５，１１４６６−１１４７１（２００７）．  Ｙ−Ｈ  Ｋｕｏら著，“高速ハイブリッドシリコンエバネセント電子吸収変調器”，Ｏｐｔｉｃｓ  Ｅｘｐｒｅｓｓ  １６（１３），９９３６−９９４１，Ｊｕｎｅ  ２０（２００８）．
【００５２】
Ｈ．Ｐａｒｋら著，“ハイブリッドＡｌＧａＩｎＡｓ−シリコンエバネセント導波路光検出器”，Ｏｐｔｉｃｓ  Ｅｘｐｒｅｓｓ，  １５（１０），ｐｐ．６０４４−６０５２，Ｍａｙ（２００７）．
【００５３】
Ｒ．Ｓ．Ｔｕｃｋｅｒ著，“半導体レーザーの高速変調”，Ｊ．Ｌｉｇｈｔｗａｖｅ  Ｔｅｃｈｎｏｌ．３：１１８０−１１９２（１９８５）．
【００５４】
Ａ．Ｓ．Ｌｉｕら著，“シリコン導波路内のキャリア空乏に基づく高速光学変調”，Ｏｐｔ．Ｅｘｐｒ．１５，６６０−６６８（２００７）．
【００５５】
Ｊ．Ｅ．Ｂｏｗｅｒｓ，Ｂ．Ｒ．Ｈｅｍｅｎｗａｙ，Ａ．Ｈ．Ｇｎａｕｃｋ，Ｄ．Ｐ．Ｗｉｌｔ著，“高速ＩｎＧａＡｓＰ抑制メサレーザー”，ＩＥＥＥ  Ｊ．Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎ．２２，８３３−８４３（１９８６）．
【００５６】
結論
要約すれば、本発明の実施形態は、損失変調レーザーを製造する方法及び損失変調レーザーデバイスを提供する。
【００５７】
本発明の１つまたは複数の実施形態に従う損失変調半導体レーザーデバイスは、第１の基板上に設けられたセミコンダクター・オン・インシュレーター（ＳＯＩ）構造であって、ＳＯＩ構造の半導体層内に導波路を含むＳＯＩ構造及びＳＯＩ構造の半導体層に接合された半導体構造を含み、ＳＯＩ構造の半導体層内の少なくとも１つの領域が、半導体レーザーデバイス内部の光子の寿命を制御する。
【００５８】
このようなデバイスはさらに任意に、導波路に近接した少なくとも１つのドープされた領域であるＳＯＩ構造の半導体層内の少なくとも１つの領域、導波路の第１の側部上においてｎ型ドープされた領域及び導波路の第２の側部においてｐ型ドープされた領域である導波路に近接する少なくとも１つのドープされた領域、半導体層内及び半導体構造の少なくとも一部に存在する損失変調半導体レーザーデバイスの光学モード、損失変調半導体レーザーデバイスの分布損失を制御する、ｎ型ドープされた領域及びｐ型ドープされた領域、並びに損失変調半導体デバイスの光学キャビティ内における分布損失を制御する少なくとも１つのドープされた領域を含む。
【００５９】
このようなデバイスはまたさらに任意に、損失変調半導体レーザーデバイスの増幅領域に接続された光学フィードバック線であるＳＯＩ構造の半導体層における少なくとも１つの領域、光学フィードバック線に接続され、損失変調半導体レーザーデバイスの増幅領域への光学フィードバックを制御するための変調区域、光学フィードバック線における信号の位相及び強度のうち少なくとも１つを制御する変調区域及び、損失変調半導体レーザーデバイスを変調する損失変調半導体レーザーデバイスのフィードバック係数を制御する光学フィードバック線を含む。
【００６０】
本発明の１つまたは複数の実施形態に従う損失変調半導体レーザーデバイスを製造する方法は、セミコンダクター・オン・インシュレーター（ＳＯＩ）構造内に導波路構造及び変調構造を形成する段階、変調区域を導波路構造に接続する段階及び半導体構造を導波路構造に接合する段階を含み、変調構造が、損失変調半導体レーザーデバイスの光学キャビティ内における光子の寿命を制御する。
【００６１】
このような方法はさらに任意に、導波路構造に、光学フィードバック線を介して接続される変調区域、ＳＯＩ構造の半導体層内における少なくとも１つのドープされた領域である変調区域並びに、損失変調半導体レーザーデバイス内における分布損失及びフィードバック係数の少なくとも１つを制御する変調区域を含む。
【００６２】
本発明の１つまたは複数の実施形態に従う半導体レーザーは、導波路及び変調領域を含む半導体層を含むセミコンダクター・オン・インシュレーター（ＳＯＩ）領域並びにＳＯＩ領域の半導体層に接合されたＩＩＩ族−Ｖ族（ＩＩＩ−Ｖ）領域を含み、変調領域が、半導体レーザー内の光子の寿命を制御することによって、半導体レーザーの出力を変調する。
【００６３】
そのようなレーザーはさらに任意に、光学遷移システム内で動作する半導体レーザー、半導体層内における少なくとも１つのドープされた領域である変調領域、シリコンを含むＳＯＩ構造の半導体層、光学フィードバック線の位相遅延を制御する変調領域及び光学フィードバック線の強度を制御する変調領域を含む。
【００６４】
本発明の１つまたは複数の実施形態に従う半導体レーザーデバイスは、光学キャビティを有する第１の導波路構造を含み、半導体デバイスの光学キャビティ内の損失が変調される。
【００６５】
このような半導体レーザーデバイスはさらに任意に、光学キャビティに接続されたミラーを用いて変調される光学キャビティ内の損失、ミラーの実効反射率を変調することによって変調される光学キャビティ内の損失、光学キャビティに接続される第２の導波路構造で変調され、第２の導波路内の光が第１の導波路構造内の光と干渉する光学キャビティ内の損失、第１の導波路に接続された、第２の導波路内に延長する半導体レーザーデバイスの光学モード、第２の導波路内の損失を変調することによって変調される光学キャビティ内の損失を含む。
【００６６】
本発明の好適な実施形態の前述の説明は、例示及び説明の目的のために提示されたものである。これは包括的なものであることを意図せず、または開示された正確な形状に本発明を限定することを意図しない。多くの修正及び変形が、上述の教示に照らして可能である。本発明の範囲はこの詳細な説明によって限定されるものではなく、次に添付する特許請求の範囲及び特許請求の範囲の等価物の完全な範囲によることを意図している。
【符号の説明】
【００６７】
１００  デバイス
１０２  ＳＯＩ領域
１０４  （ＩＩＩ−Ｖ）領域
１０６  接合界面
１０８  基板
１１０  埋め込み酸化膜層
１１２  シリコン導波路層
１１４  ギャップ
１１６  導波路
１２０  層
１２４  ＳＣＨ層
１２６  クラッディング層
１３０  ｐコンタクト
１３２  メサ
１３４  ｎコンタクト
２００  デバイス
２０２  ｎ型ドープされた領域
２０４  ｐ型ドープされた領域
２０６  ＳＯＩリッジ
２０８  陽子注入領域
２１０  電流の流れ
２１２  光学モード
４００  デバイス
４０２  増幅区域
４０４  フィードバック線
４０６  変調区域
５００、６００、６０２  グラフ
６０４、６０６  アイダイアグラム
７００、７０２、７０４  プロセスフローチャート
【図５】
0005858997.tif 000002
【図１】
0005858997.tif 000003
【図２】
0005858997.tif 000004
【図３】
0005858997.tif 000005
【図４】
0005858997.tif 000006
【図６Ａ】
0005858997.tif 000007
【図６Ｂ】
0005858997.tif 000008
【図７】
0005858997.tif 000009