(57)【特許請求の範囲】
【請求項１】
電気素子が内蔵されるキャビティを有し、上面及び下面に回路パターン及びパッドが形成されたコア層と、
前記コア層の上面と下面のパッドを連結するように前記コア層に形成された貫通ビアと、
前記コア層上にビルドアップされ、前記貫通ビアと電気的に連結されるように複数のビアを有する複数の絶縁層と、
前記貫通ビアの下面一部が露出するように前記コア層の下面に塗布された半田レジスト層と、を含み、
前記電気素子と前記キャビティとの間に、前記半田レジスト層の半田レジストの一部が充填され、
前記電気素子と前記キャビティとの間に、前記絶縁層の樹脂の一部が充填され、
前記半田レジストと前記樹脂とが、前記電気素子と前記キャビティとの間で接触する印刷回路基板。
【請求項２】
コア層の下面のパターンが上面のパターンより相対的に厚い厚さを有する、請求項１に記載の印刷回路基板。
【請求項３】
前記絶縁層の上面には、前記コア層の下面の半田レジスト層の厚さより相対的に薄い厚さの半田レジストが塗布される、請求項１または２に記載の印刷回路基板。
【請求項４】
前記絶縁層は、ガラス織物に樹脂が含浸された多数の層が積層されて構成される、請求項１から３のいずれかに記載の印刷回路基板。
【請求項５】
前記絶縁層は、それぞれ異なる厚さを有する複数の層を含む、請求項１から４のいずれかに記載の印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板及びその製造方法に関し、より詳細には、電気素子が内蔵された非対称ビルドアップ構造により、全体層数が減少してスリム化の実現が可能な印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子製品の軽量化、小型化、高速化、多機能化、及び高性能化の傾向に応えるべく、素子を印刷回路基板（ＰＣＢ）の内部に内蔵する内蔵型ＰＣＢ技術が開発されている。
【０００３】
内蔵型ＰＣＢを具現する際に最も重要な技術は、素子のパッケージを介して内蔵（Ｅｍｂｅｄｄｉｎｇ）工程を行った後、電気的導通を可能にさせることである。
【０００４】
素子を内蔵するためのＰＣＢの製造の際には、コア層に素子を内蔵するためにキャビティなどのスルーホールを形成した後、素子の仮固定のためにコア基板の一方の面に耐熱性無塵テープを付着し、電子素子を内蔵させる。次いで、絶縁層を積層した後、無塵テープを除去する。
【０００５】
その後、テープが付着していた面に絶縁層をさらに積層し、ホールを形成した後、メッキにより素子と基板とを電気的に連結させる。次いで、メッキ面上に回路パターンを形成し、多層印刷回路基板の製造工程を用いて電子素子が内蔵された印刷回路基板を製造する。
【０００６】
しかし、上記のように製造された印刷回路基板は、素子が内蔵されたコア層を中心に両方の面に絶縁層が均一に積層されることにより、印刷回路基板の全体厚さが厚くなるため、スリム化が要求される最近の電子製品の特性に対応できないという問題点がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７‐２２７９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、電気素子が内蔵されたコア層を中心に絶縁層を非対称に積層させて、基板の全体厚さがスリム化された印刷回路基板を提供することを目的とする。
【０００９】
また、本発明は、コア層の上面及び下面の半田レジストまたは銅層の各層がそれぞれ異なる厚さを有するように構成することで、非対称に積層された絶縁層及び電気素子の内蔵過程で発生した反りを最小化させることを他の目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を効果的に果たすために、本発明の印刷回路基板は、電気素子が内蔵されるキャビティを有し、上面及び下面に回路パターン及びパッドが形成されたコア層と、前記コア層の上面と下面のパッドを連結するように前記コア層に形成された貫通ビアと、前記コア層上にビルドアップされ、前記貫通ビアと電気的に連結されるように複数のビアを有する複数の絶縁層と、前記貫通ビアの下面一部が露出するように前記コア層の下面に塗布された半田レジスト層と、を含むことができる。
【００１１】
前記電気素子とキャビティとの間に、半田レジスト層の半田レジストの一部が充填されることができる。
【００１２】
また、前記電気素子とキャビティとの間に、絶縁層の樹脂の一部が充填されることができる。
【００１３】
この際、前記電気素子とキャビティとの間に、半田レジスト層の半田レジストと絶縁層の樹脂の一部が両方とも充填されることができる。
【００１４】
前記絶縁層の上面には、前記コア層の下面の半田レジスト層の厚さより相対的に薄い厚さの半田レジストが塗布されることができる。
【００１５】
また、前記コア層のパターンは、コア層の下面のパターンが上面のパターンより相対的に厚い厚さを有するように構成されることができる。
【００１６】
前記絶縁層は、ガラス織物に樹脂が含浸された多数の層が積層されて構成されたものである。
【００１７】
前記絶縁層内にそれぞれ異なる厚さを有する多数の層が積層されることができる。
【００１８】
一方、本発明の印刷回路基板の製造方法は、キャビティを有し、上面及び下面にパターン及び貫通ビアが形成されたコア層を提供する段階と、前記コア層の一面に両面テープを付着し、電気素子を前記キャビティに配置する段階と、前記両面テープが付着されたコア層をキャリアの両側面に付着する段階と、前記キャリアに付着されたコア層に多数の層をビルドアップして印刷回路基板を製造する段階と、前記ビルドアップされた印刷回路基板をキャリアから分離する段階と、前記分離された印刷回路基板から両面テープを分離する段階と、前記両面テープが分離されたコア層の下面に、前記貫通ビアの下面一部が露出するように半田レジストを塗布する段階と、を含むことができる。
【００１９】
この際、前記多数の層がビルドアップされた最上側の層には、コア層の下面の半田レジストより相対的に薄い厚さの半田レジストが塗布されることができる。
【発明の効果】
【００２０】
本発明の実施形態による印刷回路基板は、電気素子が内蔵されたコア層を中心に絶縁層を非対称に積層させることで、基板の全体厚さをスリム化することができる。
【００２１】
また、コア層の上面及び下面の半田レジストまたは銅層の各層がそれぞれ異なる厚さを有するように構成することで、非対称に積層された絶縁層及び電気素子で発生する熱による反りを最小化させ、スリム化された基板を製造する際にも製品の信頼性を確保することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態による印刷回路基板を示した例示図である。
【図２】本発明の他の実施形態による印刷回路基板を示した例示図である。
【図３】本発明の実施形態による印刷回路基板において、コアの下面のパッドを上面のパッドより厚く形成したことを示した例示図である。
【図４】本発明の実施形態による印刷回路基板において、多数の層がそれぞれ異なる厚さで構成されたことを示した例示図である。
【図５ａ】本発明の実施形態による印刷回路基板の製造方法を示した例示図である。
【図５ｂ】本発明の実施形態による印刷回路基板の製造方法を示した例示図である。
【図５ｃ】本発明の実施形態による印刷回路基板の製造方法を示した例示図である。
【図５ｄ】本発明の実施形態による印刷回路基板の製造方法を示した例示図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好ましい実施形態を添付図面を参照して詳細に説明する。
【００２４】
図１は本発明の実施形態による印刷回路基板を示した例示図であり、図２は本発明の他の実施形態による印刷回路基板を示した例示図であり、図３は本発明の実施形態による印刷回路基板において、コアの下面のパッドを上面のパッドより厚く形成したことを示した例示図であり、図４は本発明の実施形態による印刷回路基板において、多数の層がそれぞれ異なる厚さで構成されたことを示した例示図であり、図５ａから図５ｄは本発明の実施形態による印刷回路基板の製造方法を示した例示図である。
【００２５】
図１から図４に図示されたように、本発明の実施形態による印刷回路基板１００は、電気素子２０が内蔵されたコア層１０と、コア層１０に形成された貫通ビア１５と、コア層１０にビルドアップされるように積層された絶縁層３０と、貫通ビア１５の下面一部が露出するように塗布された半田レジスト層４０と、を含む。
【００２６】
コア層１０は、樹脂などの絶縁材からなることができ、図面には図示していないが、モジュラス（Ｍｏｄｕｌｕｓ）が増大するように、ガラス織物（Ｇｌａｓｓ  ｆａｂｒｉｃ）が含まれた形態に製造されてもよい。
【００２７】
このコア層１０の上面及び下面には、それぞれ銅からなる銅箔層が構成されて、エッチングにより回路パターン１２及びパッド１４に形成される。
【００２８】
ここで、コア層１０の上面及び下面にそれぞれ形成された回路パターン１２とパッド１４は、上面及び下面が両方とも同一の厚さを有するように構成されてもよく、基板の反りを最小化するために、または設計事項に応じて、コア層１０の上面より下面の厚さが厚く形成されてもよい。
【００２９】
また、コア層１０の内部には、電気素子２０が内蔵されるように、電気素子２０のサイズより大きいスルーホールからなるキャビティ１６が形成される。キャビティ１６は、電気素子２０が収容されることができるように十分なサイズを有する。
【００３０】
キャビティ１６の両側には、コア層１０の上面及び下面に形成されたパッド１４を連結するように貫通ビア１５が形成される。貫通ビア１５は、所定の幅を有する直線または砂時計形状に形成されることができる。
【００３１】
コア層１０の上部には絶縁層３０がビルドアップされることができる。絶縁層３０は、積層された多数の層３２を含み、熱膨張係数の差による基板の反りを最小化するために、ガラス織物やビルドアップフィルムなどの絶縁フィルム素材からなることができる。
【００３２】
即ち、絶縁層３０は、モジュラスが増大するように、ガラス織物に樹脂が含浸された形態で構成されてもよく、またはガラス織物を用いず、ビルドアップフィルムなどの絶縁フィルムのみで構成されてもよい。
【００３３】
また、絶縁層３０には、層間導通が図られるように、複数のビア３３が形成されることができる。複数のビア３３は、基板の反りを最小化するとともに層間導通が図られるように、電気素子２０が設けられた両側に集中配置されることができる。
【００３４】
この際、基板の反りを最小化するための他の実施形態として、多数の層３２の厚さをそれぞれ異ならせてもよい。換言すれば、ビルドアップされる層３２の熱膨張係数を考慮して、それぞれ異なる厚さを有するように積層配列することにより、絶縁層３０を形成する過程で発生しえる反りを最小化することができる。
【００３５】
また、絶縁層３０の最上部の層には、層３２を保護するための半田レジスト３４が塗布されることができる。
【００３６】
一方、絶縁層３０を形成する際に、コア層１０に内蔵された電気素子２０とキャビティ１６との間の空間に樹脂の一部を流入させて充填させることができる。これは、キャビティ１６と電気素子２０との間に樹脂を充填させることにより、電気素子２０の流動性を制限して外部衝撃が発生する際にも強固な設置状態が維持できるためである。
【００３７】
また、コア層１０の下面には、貫通ビア１５の一部がそのまま露出するように、半田レジスト層４０が構成されることができる。
【００３８】
半田レジスト層４０は、絶縁層３０の最上部に塗布された半田レジスト３４より相対的に厚い厚さを有するように形成されることができる。このように、半田レジスト層４０が絶縁層の最上部に塗布された半田レジスト３４より厚く塗布されると、コア層１０に積層された多数の層３２の反りが効果的に抑制される。
【００３９】
この際、半田レジスト層４０を形成する過程で、コア層のキャビティ１６と電気素子２０との間に半田レジストの一部が充填されることができる。これらの間に充填される半田レジストの量は極めて少量であるが、電気素子２０がキャビティ１６の内部で流動されないようにする非常に重要な役割をする。
【００４０】
また、半田レジストは、キャビティ１６の内部で絶縁層３０の樹脂が充填されている位置まで充填されることができる。
【００４１】
即ち、コア層１０を中心に、上面から電気素子２０の略中心部まで絶縁層３０の樹脂が充填され、下面から樹脂が充填されていない位置まで半田レジストが充填される。
【００４２】
このように構成された本発明の印刷回路基板を製造するための工程を図５ａから図５ｄを参照して説明すると次のとおりである。
【００４３】
回路パターン１２及び貫通ビア１５をコア層１０に形成し、電気素子２０が内蔵されるように、レーザーまたはマシニングセンタのドリルを用いてコア層１０にキャビティ１６を形成する。
【００４４】
コア層１０にキャビティ１６を穿孔した後、コア層１０の下面に両面テープ２２を付着して、電気素子２０がコア層１０から分離されないように配置する。
【００４５】
このようにコア層１０のキャビティ１６の内部に電気素子２０が両面テープ２２を介して配置されると、キャリア５０の両側面にコア層１０を付着する。
【００４６】
キャリア５０の両側面にコア層１０が両面テープ２２を介してそれぞれ付着されると、多数の層３２をコア層１０にビルドアップする。
【００４７】
多数の層３２がビルドアップされて絶縁層３０が構成されると、キャリア５０の両側面からコア層１０を分離した後、両面テープ２２を分離する。
【００４８】
次に、絶縁層３０の最上側の層３２に半田レジスト３４を塗布し、コア層１０の下面にも貫通ビア１５の下面が露出するように半田レジスト層４０を形成する。
【００４９】
この際、コア層１０の下面の半田レジスト層４０は、絶縁層３０の上面の半田レジスト３４より相対的に厚い厚さを維持するように塗布されて、基板の反りを最小化する。
【００５０】
上記のように、本発明の実施形態による印刷回路基板１００は、コア層１０を中心に非対称形態に絶縁層３０をビルドアップすることにより、全体厚さがスリム化されるだけでなく、絶縁層３０を構成する各層３２の厚さの差、及びパッド１４の厚さの差によって基板の反り発生を最小化することができる。
【００５１】
以上、本発明の実施形態による印刷回路基板について説明したが、本発明はこれに限定されず、当業者であればその応用及び変形が可能であることは勿論である。
【符号の説明】
【００５２】
１０  コア層
１２  回路パターン
１４  パッド
１５  貫通ビア
１６  キャビティ
２０  電気素子
２２  両面テープ
３０  絶縁層
３２  層
３３  ビア
３４  半田レジスト
４０  半田レジスト層
５０  キャリア
１００  印刷回路基板
【図１】
0006014081.tif 000002
【図２】
0006014081.tif 000003
【図３】
0006014081.tif 000004
【図４】
0006014081.tif 000005
【図５ａ】
0006014081.tif 000006
【図５ｂ】
0006014081.tif 000007
【図５ｃ】
0006014081.tif 000008
【図５ｄ】
0006014081.tif 000009