(57)【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、
ドリフト層の表面側に設けられた第２導電型のボディ層と、
ボディ層の表面の一部に設けられた第１導電型の第１半導体層と、を含む半導体基板と、
半導体基板の表面からボディ層および第１半導体層を貫通してドリフト層に達するトレンチゲートと、を備え、
トレンチゲートは、トレンチの内壁に形成されたゲート絶縁膜と、ゲート絶縁膜の内側に配置されたゲート電極とを備え、
半導体基板のボディ層に接する深さに位置するトレンチの内壁は、半導体基板の（１００）結晶面であり、
前記（１００）結晶面は、半導体基板の表面に対して直交する面であり、
トレンチは、平面視したときのトレンチの長手方向に垂直な短手方向に、第１の幅と、第２の幅を備え、
第１の幅は、半導体基板の表面となる位置の幅であり、
第２の幅は、半導体基板の第１半導体層の下端からボディ層の下端までの深さとなる位置の幅であり、
第１の幅は、第２の幅よりも狭い、
半導体装置の製造方法であって、
トレンチゲートは、
ドリフト層を含む半導体ウェハに、平面視したときのトレンチの長手方向に垂直な短手方向の幅が、半導体基板の第１半導体層の下端からボディ層の下端までの深さとなる位置における第２の幅よりも、半導体基板の表面となる位置の開口部における第１の幅のほうが狭いトレンチを形成し、
トレンチの内壁にゲート絶縁膜を形成し、
トレンチ内にゲート絶縁膜に接するゲート電極を充填し、
ボディ層は、ゲート電極を充填した後に、半導体ウェハに第２導電型のイオンを注入することによって形成する、
半導体装置の製造方法。
【請求項２】
トレンチゲートはさらに、
ゲート電極を充填した後であって、半導体ウェハに第２導電型のイオンを注入する前に、
トレンチの開口部の下方に位置するゲート電極の少なくとも一部を除去して、除去部を形成し、
除去部にゲート電極を充填することによって形成する、
請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
トレンチゲート型半導体装置では、一般に、トレンチゲートは、半導体基板の表面から、ボディ層とドリフト層との境界よりも深い位置まで伸びるトレンチをエッチングによって形成し、このトレンチの内壁にゲート絶縁膜を形成した上でゲート電極を充填することによって形成できる。また、ボディ層は、半導体基板の表面側にイオン注入を行うことによって形成できる。トレンチゲート型半導体装置の製造工程においては、トレンチゲートを形成する工程とボディ層を形成する工程の順序は、適宜入れ替えることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０３３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ボディ層を形成する工程を先に行うと、ゲート酸化膜を形成する際に、ゲート酸化膜の近傍の半導体基板の不純物が吸収される。このため、ゲート酸化膜近傍の半導体基板の不純物濃度がばらついて、閾値電圧のばらつきの要因となる。一方で、トレンチゲートを形成する工程を先に行うと、後で行うボディ層を形成する工程において、半導体基板の表面とゲート電極の表面の高さが相違して、段差が生じる。この状態で半導体基板の表面からイオン注入を行うと、半導体基板のトレンチ側面のゲート酸化膜の近傍においてイオンの注入深さがばらつき、半導体装置の閾値電圧のばらつきの要因となる。【０００５】
本明細書は、不純物の濃度や注入深さのばらつきによって生じる閾値電圧のばらつきを抑制可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本明細書は、第１導電型のドリフト層と、ドリフト層の表面側に設けられた第２導電型のボディ層と、ボディ層の表面の一部に設けられた第１導電型の第１半導体層と、を含む半導体基板と、半導体基板の表面からボディ層および第１半導体層を貫通してドリフト層に達するトレンチゲートと、を備える半導体装置を開示する。トレンチゲートは、トレンチの内壁に形成されたゲート絶縁膜と、ゲート絶縁膜の内側に配置されたゲート電極とを備えている。半導体基板のボディ層に接する深さに位置するトレンチの内壁は、半導体基板の（１００）結晶面である。トレンチの長手方向に垂直な短手方向の幅は、半導体基板の第１半導体層の下端からボディ層の下端までの深さとなる位置の幅よりも表面となる位置の幅が狭い。【０００７】
上記の半導体装置では、トレンチの長手方向に垂直な短手方向の幅は、半導体基板の第１半導体層の下端からボディ層の下端までの深さとなる位置の幅よりも表面となる位置の幅が狭い。このため、半導体基板の表面とゲート電極の表面の高さが相違して段差が生じる位置が、半導体基板の第１半導体層の下端からボディ層の下端までの深さとなる位置において、トレンチの短手方向の中央側により近くなり、トレンチ側面のゲート酸化膜から離れる。その結果、トレンチゲートを形成する工程を先に行い、ボディ層を形成する工程を後に行う場合に、トレンチ側面のゲート酸化膜の近傍の半導体基板においてイオンの注入深さがばらつくことを防ぐことができる。さらに、上記の半導体装置では、半導体基板のボディ層に接する深さに位置するトレンチの内壁は、半導体基板の（１００）結晶面である。このため、ゲート酸化膜と半導体基板との界面準位密度が低く、不純物イオン濃度のばらつきが抑制される。上記の半導体装置によれば、不純物の濃度や注入深さのばらつきによって生じる閾値電圧のばらつきを抑制できる。【０００８】
本明細書は、第１導電型のドリフト層と、ドリフト層の表面側に設けられた第２導電型のボディ層と、ボディ層の表面の一部に設けられた第１導電型の第１半導体層と、を含む半導体基板と、半導体基板の表面からボディ層および第１半導体層を貫通してドリフト層に達するトレンチゲートと、を備える半導体装置の製造方法を開示する。この製造方法では、トレンチゲートは、ドリフト層を含む半導体ウェハに、トレンチの長手方向に垂直な短手方向の幅が、半導体装置のボディ層の深さとなる位置よりも表面となる位置の開口部で狭いトレンチを形成し、トレンチの内壁にゲート絶縁膜を形成し、トレンチ内にゲート絶縁膜に接するゲート電極を充填し、トレンチの開口部の下方に位置するゲート電極の少なくとも一部を除去して、除去部を形成し、除去部にゲート電極を充填することによって形成し、ボディ層は、ゲート電極を充填した後に、半導体ウェハに第２導電型のイオンを注入することによって形成してもよい。
【図面の簡単な説明】
【０００９】
【図１】実施例１に係る半導体装置の平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線断面図である。
【図４】実施例１に係る半導体装置の製造工程を示す図である。
【図５】実施例１に係る半導体装置の製造工程を示す図である。
【図６】実施例１に係る半導体装置の製造工程を示す図である。
【図７】実施例１に係る半導体装置の製造工程を示す図である。
【図８】実施例１に係る半導体装置の製造工程を示す図である。
【図９】実施例１に係る半導体装置の製造工程を示す図である。
【図１０】実施例１に係る半導体装置の製造工程を示す図である。
【図１１】実施例１に係る半導体装置の製造工程を示す図である。
【図１２】実施例１に係る半導体装置の製造工程を示す図である。
【図１３】実施例１に係る半導体装置の製造工程を示す図である。
【図１４】実施例１に係る半導体装置の製造工程を示す図である。
【図１５】実施例１に係る半導体装置の製造工程を示す図である。
【図１６】実施例１に係る半導体装置の製造工程を示す図である。
【図１７】変形例に係る半導体装置の製造工程を示す図である。
【図１８】従来の半導体装置の製造工程を示す図である。
【発明を実施するための形態】
【００１０】
本明細書が開示する半導体装置は、トレンチゲート型の半導体装置であって、第１導電型のドリフト層と、ドリフト層の表面に側に設けられた第２導電型のボディ層と、ボディ層の表面の一部に設けられた第１導電型の第１半導体層と、を含む半導体基板と、半導体基板の表面からボディ層および第１半導体層を貫通してドリフト層に達するトレンチゲートと、を備える。本明細書が開示する半導体装置の具体例を挙げると、限定されないが、ＩＧＢＴ、ＭＯＳＦＥＴ等を例示することができる。ＩＧＢＴにおいては、第１半導体層は、エミッタ層である。ＭＯＳＦＥＴにおいては、第１半導体層は、ソース層である。
【実施例１】
【００１１】
図１，２は、実施例１に係る半導体装置１０を示している。半導体装置１０は、半導体基板１００と、半導体基板１００の表面側（ｚ軸の正方向側）に形成された複数のトレンチゲート１２０と、半導体基板１００の裏面、表面にそれぞれ接する裏面電極１３１および表面電極１３２とを備えている。トレンチゲート１２０の長手方向はｙ方向であり、長手方向に直交する短手方向はｘ方向である。複数のトレンチゲート１２０は、ｘ方向に間隔を空けて配置されている。【００１２】
半導体基板１００には、縦型のＩＧＢＴが形成されている。図１，２に示すように、半導体基板１００は、ｐ＋型のコレクタ層１０１と、ｎ−型のバッファ層１０２と、ｎ型のドリフト層１０３と、ｐ型のボディ層１０４と、ｎ＋型のエミッタ層１０５とを備えている。ボディ層１０４は、ドリフト層１０３の表面に接しており、その一部が半導体基板１００の表面に露出している。エミッタ層１０５は、ボディ層１０４の表面の一部に設けられるとともに半導体基板１００の表面に露出し、ボディ層１０４によってドリフト層１０３と分離されている。バッファ層１０２は、ドリフト層１０３の裏面に設けられている。コレクタ層１０１は、バッファ層１０２の裏面に接するとともに半導体基板１００の裏面に露出している。エミッタ層１０５およびボディ層１０４は、表面電極１３２に接し、コレクタ層１０１は、裏面電極１３１に接している。【００１３】
トレンチゲート１２０は、半導体基板１００の表面からボディ層１０４を貫通してドリフト層１０３に至るトレンチ１２１と、トレンチ１２１の内壁面に形成されたゲート絶縁膜１２２と、ゲート絶縁膜１２２に覆われてトレンチ１２１内に充填されているゲート電極１２３とを備えている。ゲート電極１２３と表面電極１３２との間に、絶縁膜１３６が設けられている。絶縁膜１３６によって、ゲート電極１２３と表面電極１３２とは絶縁されている。トレンチゲート１２０は、半導体基板１００の表面近傍においてエミッタ層１０５と接しており、エミッタ層１０５よりも深い側（ｚ軸の負方向側）においてボディ層１０４に接しており、ボディ層１０４よりも深い側においてドリフト層１０３に接している。ボディ層１０４に接する深さに位置するトレンチ１２１の内壁１０４ａ，１０４ｂは、半導体基板の（１００）結晶面である。内壁１０４ａ，１０４ｂは、ｘ方向と直交し互いに対向しており、半導体基板１００の表面１０４ａに対してほぼ垂直である。トレンチ１２１のｘ方向の幅は、半導体基板１００の表面側の位置でＤ１であり、エミッタ層１０５の下端からボディ層１０４の下端までの深さとなる位置でＤ２であり、Ｄ１＜Ｄ２である。幅がＤ２である部分の上端から幅がＤ１である部分の下端に向かって、トレンチ１２１のｘ方向の幅は、ほぼ直線状に徐々に狭くなっている。半導体基板１００の表面となる位置では、エミッタ層１０５の下端からボディ層１０４の下端までの深さとなる位置に比べて、半導体基板１００がトレンチ１２１のｘ方向の中央に向かって突き出した状態となっている。【００１４】
上記のとおり、半導体装置１０では、トレンチ１２１の長手方向に垂直な短手方向の幅は、半導体基板１００のエミッタ層１０５の下端からボディ層１０４の下端までの深さとなる位置における幅（Ｄ２）よりも半導体基板１００の表面となる位置における幅（Ｄ１）が狭い。このため、半導体基板１００の表面となる位置では、エミッタ層１０５の下端からボディ層１０４の下端までの深さとなる位置に比べて、半導体基板１００がトレンチ１２１のｘ方向の中央に向かって突き出した状態となる。その結果、従来と比較して、半導体基板１００の表面とゲート電極１２３の表面の高さが相違して段差が生じる位置が、トレンチ１２１の短手方向（ｘ方向）の中央側により近くなり、エミッタ層１０５の下端からボディ層１０４の下端までの深さとなる位置における、トレンチ１２１の側面のゲート酸化膜１２２から離れる。これによって、後述するように、トレンチゲート１２０を形成する工程を先に行い、ボディ層１０４を形成する工程を後に行う場合に、半導体基板１００のトレンチ１２１の側面のゲート酸化膜１２２の近傍においてイオンの注入深さがばらつくことを防ぐことができる。上記の半導体装置１０によれば、不純物の濃度や注入深さのばらつきによって生じる閾値電圧のばらつきを抑制できる。また、半導体装置１０では、ボディ層１０４に接する深さに位置するトレンチ１２１の内壁１０４ａ，１０４ｂは、半導体基板１００の（１００）結晶面である。このため、他の結晶面を用いる場合と比べて、ゲート酸化膜１２２と半導体基板１００との界面準位密度が低く、不純物イオン濃度のばらつきが抑制される。【００１５】
図３〜１６を用いて、半導体装置１０の製造方法の一例を説明する。まず、図３に示すように、ｎ層９０３（ドリフト層１０３となる層）を備えた、半導体ウェハ９００を準備する。次に、半導体ウェハ９００の表面に酸化膜のマスク９９１を形成して、その表面にさらにレジスト９９２を形成する。レジスト９９２は、トレンチ１２１を形成するための開口部９９２ａを有している。開口部９９２ａのｘ方向の幅ｄ１はトレンチ１２１における幅Ｄ１にほぼ等しく、ｙ方向の長さは、トレンチ１２１のｙ方向の長さにほぼ等しい。【００１６】
次に、図４に示すように、ドライエッチングを行って、マスク９９１に開口部９９１ａを形成する。開口部９９１ａの形状および大きさは、開口部９９２ａの形状および大きさに概ね一致する。さらに、図５に示すように、レジスト９９２を除去する。【００１７】
図５の状態で、半導体ウェハ９００をエッチングし、図６に示すように、浅いトレンチ９００ｂを形成する。トレンチ９００ｂの幅は、開口部９９１ａの幅にほぼ等しい。トレンチ９００ｂの深さは、図２においてトレンチ１２１のｘ方向の幅がＤ１である部分の下端の深さに対応するように設定される。次に、図７に示すように、半導体ウェハ９００の表面に酸化膜９９３を形成する。さらに、図８に示すように、トレンチ９００ｂの底部を覆う領域の酸化膜９９３を除去し、トレンチ９００ｂの底部を露出させる。図８の状態で、半導体ウェハ９００に対して等方性のドライエッチング処理を行って、図９に示すように、トレンチ９８１ａを形成する。半導体ウェハ９００の表面近傍は、酸化膜９９３で覆われているため、トレンチ９８１ａを形成する工程でエッチングされることなく、トレンチ９００ｂの幅が維持される。トレンチ９８１ａのｘ方向の幅は、酸化膜９９３の下端から所定の深さまで半導体ウェハ９００の深さ方向（ｚ軸の負方向）に深くなるに従って広くなり、さらに深い位置では、トレンチ１２１における幅Ｄ２にほぼ等しい、略一定の幅となっている。【００１８】
次に、トレンチ９８１ａを形成する際に半導体ウェハ９００が受けた損傷を修復する処理を行う。この処理によって、図１０に示すように、トレンチ９８１ａの内壁に酸化膜９８２が形成される。次に、図１１に示すように、エッチングによって酸化膜９９１，９８２を除去する。これによって、トレンチ９８１が形成される。トレンチ９８１の形状および大きさは、トレンチ１２１の形状および大きさに概ね一致する。【００１９】
次に、図１２に示すように、半導体ウェハ９００の表面およびトレンチ９８１に酸化膜９８４を形成する。酸化膜９８４を形成する方法としては、ドライ酸化法、ウェット酸化法、ＣＶＤ法等の従来公知の形成方法を用いることができる。酸化膜９８４の一部は、ゲート絶縁膜１２２となる。次に、図１３に示すように、トレンチ９８１内にポリシリコン９８５を充填する。ポリシリコン９８５を形成する方法としては、ＰＶＤ法、ＣＶＤ法等の従来公知の形成方法を用いることができる。この際、半導体ウェハ９００の表面にもポリシリコン９８５が堆積されるため、図１４に示すように、ゲート電極１２３となる部分を除いて、ポリシリコン９８５を除去する。ポリシリコン９８５の表面９８５ａは、半導体ウェハ９００の表面９００ａに対して窪んでいる。【００２０】
次に、ボディ層１０４を形成するために、図１４に示す半導体ウェハ９００に、その表面側からｐ型の不純物イオンを注入する。表面９８５ａは、表面９００ａに対して窪んでいるため、図１５に示すように、表面９８５ａの下方に照射されたイオン９７１は、表面９００ａの下方に照射されたイオン９７２よりも半導体ウェハ９００の深い位置に注入される。表面９００ａは、トレンチ９８１のｘ方向の中央に向かって突出しているため、ポリシリコン９８５内においてイオン９７１とイオン９７２の注入位置が変化する。言い換えると、イオン９７１とイオン９７２の注入位置が変化する領域が、トレンチ９８１の側壁および酸化膜９８４から離れてトレンチ９８１のｘ方向の中央側にずれている。【００２１】
図１８は、従来のトレンチ形状を有する半導体装置の製造工程に関し、図１５と同様に、ボディ層を形成するためにｐ型のイオン注入を行う工程について説明する図である。半導体ウェハ９００と同様に、半導体ウェハ８００は、ｎ層８０３を備えている。半導体ウェハ８００には、トレンチ８８１が形成されている。トレンチ８８１のｘ方向の幅は、半導体ウェハ８００の深さ方向にほぼ一定である。トレンチ８８１の内壁等に酸化膜８８４が形成されており、トレンチ８８１内にポリシリコン８８５が充填されている。酸化膜８８４の一部はゲート絶縁膜となり、ポリシリコン８８５はゲート電極となる。ボディ層を形成するために、半導体ウェハ８００に、その表面側からｐ型の不純物イオンを注入する。ポリシリコン８８５の表面８８５ａは、半導体ウェハ８００の表面８００ａに対して窪んでいるため、図１８に示すように、表面８８５ａの下方に照射されたイオン８７１は、表面８００ａの下方に照射されたイオン８７２よりも半導体ウェハ９００の深い位置に注入される。その結果、イオン８７１とイオン８７２の境界がトレンチ８８１の側壁（ｘ軸に略垂直な内壁）の近傍に位置することとなり、半導体ウェハ８００のトレンチ８８１近傍において、イオンの注入深さのばらつきが発生し易くなる。【００２２】
これに対して、半導体装置１０の製造工程では、イオン９７１とイオン９７２の注入位置が変化する領域が、トレンチ９８１の側壁および酸化膜９８４から離れてトレンチ９８１のｘ方向の中央側にずれている。このため、半導体ウェハ９００のトレンチ９８１の側面の酸化膜９８４の近傍においてイオンの注入深さがばらつくことを防ぐことができる。【００２３】
次に、エミッタ層１０５を形成するために、半導体ウェハ９００の表面側にｎ型のイオン注入を行い、バッファ層１０２およびコレクタ層１０１を形成するために、半導体ウェハ９００の裏面側にｎ型およびｐ型のイオン注入を行い、アニール処理する。これによって、図１６に示すように、半導体ウェハ９００の表面側にｐ層９０４（ボディ層１０４となる層）およびｎ＋層９０５を形成し、半導体ウェハ９００の裏面側にｐ＋層９０１（コレクタ層１０１となる層）およびｎ層９０２（バッファ層１０２となる層）を形成する。さらに、半導体ウェハ９００の表面の酸化膜９８４を除去する。さらに、従来公知の製造方法を用いて裏面電極１３１、表面電極１３２等を形成することで、図１に示す半導体装置１０を製造することができる。【００２４】
なお、トレンチ９８１内にポリシリコン９８５をより確実に充填するために、以下の工程を追加してもよい。まず、図１３の状態のポリシリコン９８５にエッチング処理を行い、図１７に示すように、半導体ウェハ９００の表面のポリシリコン９８５と、トレンチ９８１の開口部９８８の下方に位置するポリシリコン９８５の少なくとも一部を除去し、除去部９８７を形成する。さらに、再度、ポリシリコン９８５を形成する工程を行い、除去部９８７にポリシリコン９８５を充填する。これによって、開口部９８８が、底部側よりも狭くなっているトレンチ９８１内に、ポリシリコン９８５をより確実に充填することができる。【００２５】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。【００２６】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
0006052394.tif 000002
【図２】
0006052394.tif 000003
【図３】
0006052394.tif 000004
【図４】
0006052394.tif 000005
【図５】
0006052394.tif 000006
【図６】
0006052394.tif 000007
【図７】
0006052394.tif 000008
【図８】
0006052394.tif 000009
【図９】
0006052394.tif 000010
【図１０】
0006052394.tif 000011
【図１１】
0006052394.tif 000012
【図１２】
0006052394.tif 000013
【図１３】
0006052394.tif 000014
【図１４】
0006052394.tif 000015
【図１５】
0006052394.tif 000016
【図１６】
0006052394.tif 000017
【図１７】
0006052394.tif 000018
【図１８】
0006052394.tif 000019