(57)【特許請求の範囲】
【請求項１】
複数の電極を備えた埋込み可能刺激器デバイスであって、
各々が複数の電極出力を含み、各々が該電極出力で電流の電流源及び電流シンクとして機能するように構成された刺激回路を更に含む複数の集積回路、
を含み、
前記複数の集積回路の各々の対応する複数の電極出力が互いに短絡され、短絡された対応する電極出力の各々は、減結合コンデンサを通して前記複数の電極の異なるものに結合される、
ことを特徴とするデバイス。
【請求項２】
前記複数の集積回路は、単一パッケージに収容され、
前記対応する複数の電極出力は、前記パッケージ内で短絡される、
ことを特徴とする請求項１に記載のデバイス。
【請求項３】
前記複数の集積回路の第１のものが、マスター集積回路を含み、該複数の集積回路の第２のものが、該マスター集積回路に対するスレーブ集積回路を含み、前記マスター及びスレーブ集積回路は、プログラム可能に結合されることを特徴とする請求項１に記載のデバイス。
【請求項４】
マイクロコントローラを更に含み、
前記マイクロコントローラ、前記マスター集積回路、及び前記スレーブ集積回路は、バスプロトコルに従ってバスによって通信する、
ことを特徴とする請求項３に記載のデバイス。
【請求項５】
前記複数の集積回路の各々の前記刺激回路は、それがいつ前記電極出力で電流の電流源及び電流シンクとして機能するように構成されるかに関するタイミング情報を用いてプログラムされることを特徴とする請求項１に記載のデバイス。
【請求項６】
前記複数の集積回路の各々の前記刺激回路は、他の集積回路の全てからの前記タイミング情報を用いて更にプログラムされることを特徴とする請求項５に記載のデバイス。
【請求項７】
前記刺激回路は、前記複数の集積回路の各々において異なる周波数で前記電極出力で前記電流の電流源及び電流シンクとして機能するように構成されることを特徴とする請求項１に記載のデバイス。
【請求項８】
前記短絡された対応する電極出力の各々は、減結合コンデンサを通して前記複数の電極の異なるものに結合されることを特徴とする請求項１に記載のデバイス。
【請求項９】
前記複数の集積回路は、同一であることを特徴とする請求項１に記載のデバイス。
【請求項１０】
埋込み可能刺激器デバイスであって、
複数の電極ノードと、
第１の周波数の第１の電流パルスの電流源として機能し、かつ該第１の電流パルスの電流シンクとして機能する前記複数の電極ノードのうちの第１の複数のものを選択するようにプログラムされた第１の刺激回路と、
第２の周波数の第２の電流パルスの電流源として機能し、かつ該第２の電流パルスの電流シンクとして機能する前記複数の電極ノードのうちの第２の複数のものを選択するようにプログラムされた第２の刺激回路と、
を含み、
電極ノードが、前記選択された第１の複数の電極ノード及び前記第２の複数の電極ノードの両方に共通する場合に、前記第１及び第２の電流パルスは、それらが重なる時に該共通の電極ノードで足し合わされる、
ことを特徴とするデバイス。
【請求項１１】
前記第１の刺激回路は、第１の集積回路を含み、
前記第２の刺激回路は、第２の集積回路を含む、
ことを特徴とする請求項１０に記載のデバイス。
【請求項１２】
前記第１の刺激回路は、前記第２の電流パルスのタイミング情報を用いてプログラムされ、
前記第２の刺激回路は、前記第１の電流パルスのタイミング情報を用いてプログラムされる、
ことを特徴とする請求項１０に記載のデバイス。
【請求項１３】
埋込み可能刺激器デバイスであって、
導電性ケースと、
第１の電極アレイと、
第２の電極アレイと、
前記導電性ケース内にあり、第１の周波数で第１の電流パルスの電流源及び電流シンクとして機能して前記第１の電極アレイと該ケースの間に第１の電流を流すように構成された第１の集積回路と、
前記導電性ケース内にあり、第２の周波数で第２の電流パルスの電流源及び電流シンクとして機能して前記第２の電極アレイと該ケースの間に第２の電流を流すように構成された第２の集積回路と、
を含み、
前記第１及び第２の電流パルスは、時間的に共に重なり得る、
ことを特徴とするデバイス。
【請求項１４】
前記第１及び第２の電流は、前記第１及び第２のパルスが時間的に重なる時に前記導電性ケースにおいて足し合わされることを特徴とする請求項１３に記載のデバイス。
【請求項１５】
前記第１及び第２の集積回路は、単一パッケージに収容されることを特徴とする請求項１３に記載のデバイス。
【請求項１６】
マイクロコントローラを更に含み、
前記マイクロコントローラ、前記第１の集積回路、及び前記第２の集積回路は、バスプロトコルに従ってバスによって通信する、
ことを特徴とする請求項１３に記載のデバイス。
【請求項１７】
前記複数の集積回路は、同一であることを特徴とする請求項１３に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願への相互参照〕
本出願は、２０１２年１月１６日出願の米国特許出願番号第６１／５８６，９３０号及び２０１３年１月１４日出願の米国特許出願番号第１３／７４１，１１６号に対する優先権を主張するものであり、これらは、両方とも引用によって本明細書に組み込まれている。
【０００２】
本発明は、一般的に埋込み可能医療デバイスに関し、より具体的には、複数の電極ドライバ集積回路を利用する埋込み可能神経刺激器のための改良されたアーキテクチャに関する。
【背景技術】
【０００３】
埋込み可能神経刺激器デバイスは、心不整脈を治療するペースメーカー、心細動を治療する除細動器、難聴を処置する蝸牛刺激器、盲目を処置する網膜刺激器、協働四肢運動を引き起こす筋肉刺激器、慢性疼痛を処置する脊髄刺激器、運動障害及び精神障害を治療する脳皮質及び脳深部刺激器、及び尿失禁、睡眠時無呼吸、肩亜脱臼などを治療する他の神経刺激器のような様々な生物学的疾患を治療するために電気刺激を発生させてこれらを体内神経及び組織へ送出するデバイスである。
【０００４】
図１Ａ及び図１Ｂに示すように、「埋込み可能パルス発生器（ＩＰＧ）」１００は、例えば、チタンのような導電材料で形成された生体適合性デバイスケース３０を含む。ケース３０は、典型的には、ＩＰＧ（埋込み可能パルス発生器）が機能するのに必要な回路及びバッテリ２６を保持するが、ＩＰＧ（埋込み可能パルス発生器）はまた、外部ＲＦエネルギによりバッテリなしに給電することができる。ＩＰＧ（埋込み可能パルス発生器）１００は、１つ又はそれよりも多くの電極アレイ（アレイ１０２〜１０５のような４つを示す）を含み、各々は、いくつかの電極１０６を収容する。電極１０６は、可撓性本体１０８上にあり、可撓性本体１０８も、各電極に結合された個々の電極リード１１２〜１１５を収容する。図示の実施形態において、アレイ１０２〜１０５の各々の上に４つの電極１０６あるが、アレイ及び電極の数は、用途固有のものであるので、変化させることができる。導電性ケース３０はまた、以下ですぐに説明する単極刺激に有用であるので電極Ｅｃを含むことができる。アレイ１０２〜１０５は、リードコネクタ３８ａ−ｄを使用してＩＰＧ（埋込み可能パルス発生器）１００に結合し、リードコネクタ３８ａ−ｄは、例えば、エポキシを含むことができる非導電性ヘッダ材料３６内に固定される。
【０００５】
図１Ｂに示すように、ＩＰＧ（埋込み可能パルス発生器）１００は、典型的には、プリント基板（ＰＣＢ）１６を含む電子基板アセンブリ１４をＰＣＢ（プリント基板）１６に装着された集積回路及びコンデンサのような様々な電子構成要素２０と共に含む。外部コントローラへ／からデータを送信／受信するために使用するテレメトリコイル１３と、外部充電器を使用してＩＰＧ（埋込み可能パルス発生器）のバッテリ２６を充電又は再充電するための充電コイル１８との２つのコイル（より一般的に、アンテナ）は、一般的にＩＰＧ（埋込み可能パルス発生器）１００に存在している。テレメトリコイル１３は、典型的には、図示のようにＩＰＧ（埋込み可能パルス発生器）１００のヘッダ３６内に装着され、かつフェライトコア１３’の回りに巻くことができる。しかし、テレメトリコイル１３はまた、米国特許公開第２０１１／０１１２６１０号明細書に開示しているようにケース３０の内側に現れる場合がある。どのようにしてＩＰＧ（埋込み可能パルス発生器）１００が外部コントローラ及び外部充電器と通信するかの説明も、’６１０公報に見出すことができる。更に、単一コイルは、米国特許公開第２０１０／００６９９９２号明細書に開示しているように充電及びテレメトリ機能の両方に使用することができると考えられる。
【０００６】
図１Ａに示すＩＰＧ（埋込み可能パルス発生器）１００は、例えば、パーキンソン病の治療において有用である可能性があるように、特に（限定するものではないが）「脳深部刺激（ＤＢＳ）」に有用である。このような用途において、ケース３０は、典型的には、胸部又は頭蓋骨の基部の近くに埋込まれ、アレイのうちの２つ（例えば、１０２及び１０３）は、脳の右側内の望ましい位置に位置決めされ、他の２つのアレイ（例えば、１０４及び１０５）は、脳の左側内に位置決めされる。両側のこれらの望ましい位置は、視床下核（ＳＴＮ）及び大脳脚橋核（ＰＰＮ）を含むことができ、結果的にアレイのうちの２つ（例えば、１０２及び１０４）は、ＳＴＮ（視床下核）内に位置決めされるが、他の２つ（例えば、１０３及び１０５）は、ＰＰＮ（大脳脚橋核）内に位置決めされるようになる。
【０００７】
ＤＢＳ（脳深部刺激）刺激は、典型的には単極であり、アレイ上の定められた電極がカソード又は電流シンクとして選択され、ケース電極（Ｅｃ）がアノード又は電流源として作用することを意味する。定められたアレイ上のどの電極がカソードとして選択されることになるかは、実験、すなわち、いずれが最良の治療利益をもたらすかを調べるために連続でアレイ上の様々な電極について試みることに依存する可能性がある。１つの非ケース電極がアノードとして作用し、別の非ケース電極がカソードとして作用する２極刺激も、ＤＢＳ（脳深部刺激）に対して使用することができるが、簡素化のために本発明の開示の残りの部分は、専ら単極刺激に着目することになる。
【０００８】
研究は、異なる脳領域が、異なる周波数の電流パルスで刺激する時に好ましく反応することを示唆している。例えば、ＳＴＮ（視床下核）の刺激は、より高い周波数（例えば、１３０〜１８５Ｈｚ）で刺激する時により良好な治療結果をもたらすが、ＰＰＮ（大脳脚橋核）の刺激は、より低い周波数（例えば、２５Ｈｚ）で刺激する時により良好な治療結果をもたらす。このようなパルスは、一般的に、干渉を防ぐために脳の異なる側で同じ周波数で作動する２つのアレイ上に交互配置することができる。例えば、アレイ１０２及び１０４によって供給される１３０Ｈｚパルスを交互配置することができ、一方、アレイ１０３及び１０５によって供給される２５Ｈｚパルスも同様に交互配置することができる。
【０００９】
しかし、パルスのこのような交互配置は、パルスが異なる周波数で重なる可能性（又は確率）に対処しない。比較的高い周波数（ｆ１）の電極Ｅ１（アレイ１０２）の単極刺激と、比較的低い周波数（ｆ２）の電極Ｅ７（アレイ１０３）の単極刺激とを示す例えば図２を考えてみる。同様に示されているのは、ケース電極Ｅｃのアノード応答であり、これは、上述したように、電極Ｅ１及びＥ７上に提供されたカソードパルスのための電流源として作用する。図２Ａの左側において、パルスが点線ボックス内で重なることに注意されたい。
【００１０】
このパルスの重複は、ＩＰＧ（埋込み可能パルス発生器）１００に問題を呈する可能性があり、これを理解するために、タイミングチャネルの概念を説明する。図２Ａのパルス列の各々は、タイミングチャネル１７６によってＩＰＧ（埋込み可能パルス発生器）１００のソフトウエアにおいて定められ、タイミングチャネル１７６は、図２Ｂにより詳細に示されている。図示のように、４つのタイミングチャネル１７６1〜１７６4がある。タイミングチャネル１７６は、ＩＰＧ（埋込み可能パルス発生器）１００の刺激回路１７５の一部として示されているが、同じくそのマイクロコントローラ３０５内のようなＩＰＧ（埋込み可能パルス発生器）１００の他の位置で論理として存在することができる。各タイミングチャネル１７６は、周波数（ｆ）、パルス幅（ｐｗ）、振幅（ａ）、影響を受けた電極、電極の各々における極性（電極が、アノード（正の電流源）又はカソード（負の電流源）として作用することになるか否か）のような整合アノード及びカソード治療パルスを構成するのに必要な基本パラメータを用いてプログラムされる。このようなパラメータは、バス２９７を通してマイクロコントローラ３０５によってタイミングチャネル１７６に供給され、これに格納することができ、各タイミングチャネル１７６のための各パラメータは、それ自体の独特のアドレスを有する。
【００１１】
図示のように、タイミングチャネル１７６1（アレイ１０２に対応する）を使用して、特定の周波数（ｆ１）、パルス幅（ｐｗ１）、及び振幅（ａｌ）でそれぞれ電極Ｅ１（例えば）及びＥｃ（ケース電極）でカソード及びアノードパルスを供給する。従って、タイミングチャネル１７６1は、電極Ｅｃ及びＥ１の間で治療電流パルスを通し、Ｅｃは電流源を含み、Ｅ１は対応する電流シンクを含む。タイミングチャネル１７６2（アレイ１０３に対応する）を同様に使用して、それぞれ電極Ｅ７（例えば）及びＥｃで、しかし、異なる周波数（ｆ２）、特定のパルス幅（ｐｗ２）、及び振幅（ａ２）を有するカソード及びアノードパルスを供給する。上述のＤＢＳ（脳深部刺激）用途のタイプを仮定すると、タイミングチャネル１７６1及び１７６2は、脳の一方（例えば、右）の側部上の異なる領域を刺激することになる。
【００１２】
他のタイミングチャネル１７６3及び１７６4（それぞれアレイ１０４及び１０５に対応する）は、同じ周波数ｆ１及びｆ２のパルスを脳の他方（例えば、左）の側部にある電極に提供する。しかし、以前に説明したように、これらのタイミングチャネル１７６3及び１７６4のパルスは、タイミングチャネル１７６1及び１７６2の同じ周波数のパルスと交互配置することができ、その事実を示すようにｆｘ（１８０°）で表される。本発明の開示の特定の関心事であるが、同じ周波数の交互配置パルスは、重なりを阻止し、従って、このような交互配置パルス（すなわち、タイミングチャネル１７６3及び１７６4）は、大部分はその後の説明を簡素化するために無視される。
【００１３】
タイミングチャネル１７６からの情報は、ＩＰＧ（埋込み可能パルス発生器）１００の「デジタル／アナログコンバータ」８２に供給され、これは、プログラマブル電流源８３及びプログラマブル電流シンク８４’を含む。電流源８３及び電流シンク８４’は、典型的には、それぞれＰチャネル及びＮチャネルから作られ、これらは、多くの場合、これらを区別するためにＰＤＡＣ及びＮＤＡＣと呼ばれる。ＰＤＡＣ８３は、タイミングチャネル１７６によって識別された振幅、パルス幅、及び周波数の電流のソースであるが、一方、ＰＤＡＣ８４は、適合する電流シンクを提供する。スイッチマトリックス８５を次に使用して、ＰＤＡＣ８２からのアノードパルスとＮＤＡＣ８４からのカソードパルスとをそのパルスを送出するタイミングチャネル１７６において指定された電極に送ることができる。
【００１４】
図２Ａに関して上述したように、異なるタイミングチャネルを使用して異なる周波数の治療パルスを定義する時に、パルスは、時間と共に重なる可能性がある。このような重なりは、ＰＤＡＣ８３及びＮＤＡＣ８４が同時に２つの異なる電流のソース及びシンクとして機能しないと考えられるので、従来技術の関心事であった。この問題は、２つの異なる解決法を示唆したが、いずれも最適ではないものである。
【００１５】
最初に、重なりが起こることを阻止し、すなわち、ＰＤＡＣ８３及びＮＤＡＣ８４が同時に２つの異なるパルスを生成するようには要求されないことを保証するために、調整論理回路３０６（図２Ｂ）を使用することができると考えられる。（刺激回路１７５にあるように示されているが、調整論理回路３０６は、マイクロコントローラ３０５にもある可能性がある。）このような調整論理回路３０６は、重なりを識別すると考えられ、かつ一定のタイミングチャネル１７６を見分けて送出したパルス情報をＤＡＣ８２に保持し、矛盾を解決すると考えられる。しかし、この方式は、パルスのそれ以外の望ましい周波数に影響を与える。例えばかつ図２Ａに示すように、調整論理回路３０６を作動してタイミングチャネル１７６2によって供給されたパルスをシフトさせ、タイミングチャネル１７６1のパルスとの重なりを緩和している。従って、タイミングチャネル１７６2のパルスの周波数は、もはや理想的なものではなく、どのようにして高い頻度でこのような重なりが起こるかに応じて、調整の全体的影響は、このタイミングチャネルのパルスの周波数をこれらの望ましい値のｆ２から有意に変化させる可能性がある。残念ながら、タイミングチャネルの周波数の変化は、脳の影響を受けた領域における（すなわち、アレイ１０３における）治療の有効性を低下させる可能性がある。
【００１６】
第２の解決法は、図２Ｃに示すように２つの独立ＩＰＧ（埋込み可能パルス発生器）１００を患者に提供することであり、一方のＩＰＧ（埋込み可能パルス発生器）（１００1）は、脳の望ましい領域（例えば、アレイ１０２及び１０４経由のＳＴＮ（視床下核））に第１の周波数（ｆ１）で刺激を与え、他方のＩＰＧ（埋込み可能パルス発生器）（１００2）は、脳の他の領域（例えば、アレイ１０３及び１０５経由のＰＰＮ（大脳脚橋核））に第２の周波数で刺激を与える。各ＩＰＧ（埋込み可能パルス発生器）１００は、独立してプログラムすることができ、各々は、それ自体ＰＤＡＣ８３及びＮＤＡＣ８４を有し、従って、異なる周波数がこのような回路をダブルスケジューリングする心配はない。この手法の明らかな欠点は、全ての望ましい脳領域に完全治療カバレージを提供するために患者に２つのＩＰＧ（埋込み可能パルス発生器）１００を埋込むという要件である。２つのＩＰＧ（埋込み可能パルス発生器）１００は、明らかに費用を倍にし、患者の不快感を倍にし、かつ一般的に患者に対する治療を過度に複雑にする。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】米国特許公開第２０１１／０１１２６１０号明細書
【特許文献２】米国特許公開第２０１０／００６９９９２号明細書
【特許文献３】米国特許出願番号第１３／２５３，５５２号明細書
【特許文献４】米国特許出願第１３／２３７，１７２号明細書
【特許文献５】米国特許出願番号第１３／２３７，５３１号明細書
【特許文献６】米国特許第７，４４４，１８１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１８】
従って、より良好な解決法が、上述の問題に対して必要であり、かつ本発明の開示によって提供される。
【図面の簡単な説明】
【００１９】
【図１Ａ】従来技術の埋込み可能パルス発生器（ＩＰＧ）及びＩＰＧ（埋込み可能パルス発生器）に結合された電極アレイを示す図である。
【図１Ｂ】従来技術の埋込み可能パルス発生器（ＩＰＧ）を示す図である。
【図２Ａ】従来技術のＩＰＧ（埋込み可能パルス発生器）の回路の態様を示し、かつ異なる周波数の重複パルスに対する問題及び従来技術の解決法を示す図である。
【図２Ｂ】従来技術のＩＰＧ（埋込み可能パルス発生器）の回路の態様を示し、かつ異なる周波数の重複パルスに対する問題及び従来技術の解決法を示す図である。
【図２Ｃ】従来技術のＩＰＧ（埋込み可能パルス発生器）の回路の態様を示し、かつ異なる周波数の重複パルスに対する問題及び従来技術の解決法を示す図である。
【図３Ａ】電極出力が互いに短絡される２つの電極ドライバＩＣを有する改良ＩＰＧ（埋込み可能パルス発生器）の回路及びアーキテクチャを示す図である。
【図３Ｂ】電極出力が互いに短絡される２つの電極ドライバＩＣを有する改良ＩＰＧ（埋込み可能パルス発生器）の回路及びアーキテクチャを示す図である。
【図３Ｃ】電極出力が互いに短絡される２つの電極ドライバＩＣを有する改良ＩＰＧ（埋込み可能パルス発生器）の回路及びアーキテクチャを示す図である。
【図３Ｄ】電極出力が互いに短絡される２つの電極ドライバＩＣを有する改良ＩＰＧ（埋込み可能パルス発生器）の回路及びアーキテクチャを示す図である。
【図４】改良ＩＰＧ（埋込み可能パルス発生器）の２つの電極ドライバＩＣを収容するための任意的なＢＧＡパッケージを示す図である。
【図５Ａ】改良ＩＰＧ（埋込み可能パルス発生器）がパルスの重複にもかかわらず異なる周波数のパルスを供給するように作動する方法を示す図である。
【図５Ｂ】改良ＩＰＧ（埋込み可能パルス発生器）がパルスの重複にもかかわらず異なる周波数のパルスを供給するように作動する方法を示す図である。
【図６Ａ】改良ＩＰＧ（埋込み可能パルス発生器）内のＤＡＣのためのコンプライアンス電圧を設定するための回路を示す図である。
【図６Ｂ】改良ＩＰＧ（埋込み可能パルス発生器）内のＤＡＣのためのコンプライアンス電圧を設定するためのアルゴリズムを示す図である。
【発明を実施するための形態】
【００２０】
開示されているのは、マスター及びスレーブ電極ドライバ集積回路（ＩＣ又はチップ）を有するＩＰＧ（埋込み可能パルス発生器）のための新しいアーキテクチャである。一意的に、集積回路上の電極出力が互いに配線される。各集積回路をプログラムして、例えば、ＤＢＳ（脳深部刺激）で有用であるようにパルスに異なる周波数を提供することができる。マスター及びスレーブ集積回路の各々のアクティブタイミングチャネルをプログラムして望ましいパルスを供給し、一方、マスター及びスレーブのシャドータイミングチャネルは、他方がパルスを供給している時を各チップが認識するように、他方の集積回路においてアクティブタイミングチャネルからのタイミングデータを少なくとも用いてプログラムされる。このようにして、各チップは、これらのパルスを無効にしないようにその回復回路を無効にすることができる。各チップが望ましい周波数でスケジュール変更することなくそのパルスを供給することができるように、調整をオフにする。定められた電極においてパルスが重なる場合には、各チップによって供給される電流は、影響を受ける電極で足し算されることになる。パルスの供給のためのコンプライアンス電圧発生は、アルゴリズムによって指示されており、そのアルゴリズムは、パルスが重なっている時の期間中でさえもパルスを出力するための最適コンプライアンス電圧を見出そうとする。
【００２１】
ＩＰＧ（埋込み可能パルス発生器）のための改良されたアーキテクチャ２９０は、最初に図３Ａに示されている。アーキテクチャ２９０は、２つの電極ドライバＩＣ３００及び３００’を含む。ＩＣ３００の一方は、マスターとして作用するが、他方の３００’は、スレーブとして作用する。ＩＣ３００及び３００’の両方は、集中バス２９７に接続され、そこでプロトコルにより通信が行われる。バス２９７に対する信号は、図３Ｄに示されている。バス２９７は、時分割アドレス及びデータ信号（Ａ／Ｄｘ）、アドレスラッチ有効信号（ＡＬＥ）、アクティブ−ロー書込可能信号（*Ｗ／Ｅ）、及びアクティブ−ロー読取可能信号（*Ｒ／Ｅ）を含む。これらの信号は、アドレスに続いてそのアドレスのための関連のデータがあるアドレス−ビフォー−データ方式を使用してプロトコルが作動することを可能にする。アドレスとデータの間で識別するために、アドレスラッチ有効信号（ＡＬＥ）は、アドレスの送出だけによってアクティブであり、これは、クロックの立ち下りエッジによってアドレスをラッチすることを可能にする。特定のアドレスに対応するデータを次の立ち下りクロックエッジに書き込むか又は読み取るべきか否かは、書込及び読取可能信号（*Ｗ／Ｅ、*Ｒ／Ｅ）のアサーションに依存する。同様にバス２９７に含まれるのは、マスター３００のためのチップ選択を含むＣＳ＿ｍとスレーブ３００’のためのチップ選択を含むＣＳ＿ｓの２つのチップのいずれかを選択するための制御信号である。マスター３００及びスレーブ３００’ＩＣの類似の回路ブロックが同じアドレスを共有し、従って、２つのＩＣ３００及び３００’の間を区別するのにＣＳ＿ｍ及びＣＳ＿ｓを使用することが必要である。
【００２２】
更に、図３Ａを参照して、マイクロコントローラ３０５はまた、バス２９７に接続され、バス２９７は、ＩＣ３００及び３００’において様々な回路ブロックが取り扱わないシステム２９０における機能の制御を提供し、そうでなければ一般的にシステムのマスターコントローラとして作用する。例えば、バス２９７通信は、最終的にマイクロコントローラ３０５によって制御され、マイクロコントローラ３０５は、上述のバス制御信号（例えば、ＡＬＥ、Ｗ／Ｅ*、Ｒ／Ｅ*、ＣＳ＿ｍ、及びＣＳ＿ｓ）を送出する。マイクロコントローラ３０５はまた、２１１年１０月５日出願の米国特許出願番号第１３／２５３，５５２号明細書に説明するように、バス２９７に関する通信、並びにＩＣ３００及び３００’の各々における内部作動に必要なクロックの送出を制御する。マイクロコントローラ３０５はまた、例えば、ＩＰＧ（埋込み可能パルス発生器）が外部コントローラからテレメトリを聴取する時を予定することができる。マイクロコントローラ３０５は、システム２９０のメモリ（「フラッシュＥＰＲＯＭ」）チップ３０７に接続され、それは、システムのためのオペレーティングソフトウエアを保持することができ、かつそれは、システムの長いデータ、例えば、解析及び／又は患者へのフィードバックのための外部コントローラに報告すべきデータをログする空き空間として作用することができる。
【００２３】
図示の例では、ＩＣ３００及び３００’の各々は、たとえこれらがシステム２９０においてマスター又はスレーブのいずれかとして作用するようになっていても同様に製作される。単一電極ドライバＩＣのみの製作は、製造業者が個別にシステム２９０のために個別のマスター及びスレーブＩＣを製作し、追跡し、かつ試験する必要がないので非常に有利である。いずれかの定められたＩＣがマスター又はスレーブとして作動するか否かは、どのようにしてそのＩＣをシステム２９０の残りの部分に接続するかに依存し、すなわち、このようなチップは、プログラマブルに結合される。図３Ａに示すように、各ＩＣは、入力Ｍ／Ｓを有し、この入力における電圧は、それがマスター３００として又はスレーブ３００’として作用するか否かにかかわらず、各ＩＣに通知される。これは、マスター３００の場合はＩＰＧ（埋込み可能パルス発生器）のバッテリ２６の電圧Ｖｂａｔ、又はスレーブ３００’の場合は接地（ＧＮＤ）のようなＩＰＧ（埋込み可能パルス発生器）のＰＣＢ（プリント基板）上の特定のノードにＭ／Ｓ入力を接続することによって達成することができる。定められたＩＣが、それがスレーブとして作動していることを理解すると、ＩＣは、後に説明するように、その回路ブロックのある一定のものを非アクティブ化する。
【００２４】
各ＩＣ３００又は３００’は、この例では、１６の電極出力Ｅ１〜Ｅ１６を収容し、これらは、従来技術と同様に、最終的にアレイ１０２〜１０５上の電極１０６（図１Ａ）に結合され、１つのケース電極出力Ｅｃは、最終的にＩＰＧ（埋込み可能パルス発生器）の導電性ケース３０に結合される。このような結合は、コンデンサＣ１〜Ｃ１６及びＣｃ（図３Ｃ）を減結合することにより行うことができ、これらは、公知のように患者への直流ＤＣ電流注入を阻止することによって安全性を改善する。一般的に、このような減結合コンデンサは、刺激性能に影響を与えない。大きい１Ｍオーム抵抗器Ｒは、図３Ａに示すようにケースＣｃに対して減結合コンデンサと平行に配置され、ＩＰＧ（埋込み可能パルス発生器）エレクトロニクスが患者の組織の電位から離れて浮遊しないことを保証するために少量の漏れを可能にすることができる。
【００２５】
マスター及びスレーブＩＣ３００及び３００’の電極出力の各々は、図４の代替パッケージ構成において後に説明するように、システム２９０に固有に、例えば、ＩＰＧ（埋込み可能パルス発生器）のＰＣＢ（プリント基板）１６（図１Ｂ）に又はワイヤボンディングによってチップ外で互いに短絡される。従って、このアーキテクチャ２９０において、たとえ３２の電極出力（ケース３０を含む３４）がＩＣ３００及び３００’によって供給されても、これらは、ＩＰＧ（埋込み可能パルス発生器）上の１６の電極（ケース３０を含む１７）のみのアクティブ化を互いにサポートすることになる。
【００２６】
図３Ｂは、同一のマスター３００又はスレーブ３００’ＩＣのいずれかに回路ブロックを示している。各回路ブロックは、上述のプロトコルと関係のあるバスインタフェース回路２１５を含み、各々は、アドレス（又はアドレスの範囲）に関連し、かつバス２９７に関する通信を組織化する。
【００２７】
回路ブロックの各々は、ＩＰＧ（埋込み可能パルス発生器）において標準機能を実施し、かつ上述の’５５２出願に更に説明されている。テレメトリブロック６２は、ＩＰＧ（埋込み可能パルス発生器）テレメトリコイル１３（図１Ｂ）に結合し、かつ外部コントローラと通信するための送受信回路を含む。充電／保護ブロック６４は、ＩＰＧ（埋込み可能パルス発生器）充電コイル１８（図１Ｂ）に結合し、かつ外部充電器から受け入れた電力を整流するための及び制御様式でバッテリ２６を充電するための回路を収容する。
【００２８】
「背景技術」において前に導入した刺激回路ブロック１７５は、電極出力に結合され、かつ特殊な治療のパルスを定めて出力するためのタイミングチャネル及びＤＡＣ回路８２を含む。どのようにしてこれが行われるかは、図５Ａ及び図５Ｂを参照して後に説明する。
【００２９】
サンプル及び保持回路ブロック３１０は、電極電圧、バッテリ電圧、及び関連の他のアナログ信号を含むアナログバス１９２によって供給された様々なアナログ電圧をサンプリングして保持するための回路を収容し、かつ２０１１年９月２０日出願の米国特許出願第１３／２３７，１７２号明細書に詳述されている。サンプル及び保持ブロック３１０が作動して特定の電圧を決定した状態で、その電圧は、解析するのにそれが必要なシステム２９０のどこにでも通信バス２９７を通してデジタル化して広めるＡ／Ｄブロックに送ることができる。信号ＩＮ１、ＩＮ２、ＯＵＴ１、及びＯＵＴ２を使用して、２０１１年９月２０日出願の米国特許出願番号第１３／２３７，５３１号明細書に説明するように、２つのＩＣ３００及び３００’の間で様々なアナログ信号を送る。それはアナログ及びデジタル信号の両方を処理し、従って、ＩＣ３００は、混合モードチップを含むことに注意されたい。
【００３０】
Ｖ＋発生器ブロック３２０は、刺激回路ブロック１７５において電流源（ＤＡＣ８２）によって使用されるコンプライアンス電圧Ｖ＋を発生させる。それは、電流源（すなわち、ＤＡＣ８２）を最適レベルまで給電するのに使用する適切なＶ＋電圧までバッテリ電圧Ｖｂａｔを電圧ブーストすることによってそうする。Ｖ＋のためのこの最適レベルは、図６Ａ及び図６Ｂを参照して後に説明するように、部分的には刺激中電極電圧をモニタすることによって推定することができる。
【００３１】
クロック発生器３３０は、バス２９７上の通信プロトコルによって使用する通信クロックを発生させる。マスターＩＣ３００は、’５５２出願で詳細に説明するように、そのクロック入力ＣＬＫＩＮ（図３Ａ）でスレーブＩＣ３００’にクロックを導出して提供することができるが、より簡単なクロック機構を使用することもできる。例えば、ＩＣ３００及び３００’のクロック入力ＣＬＫＩＮに、システムクロックを提供することができる。
【００３２】
マスター／スレーブコントローラ３５０は、上述の配線Ｍ／Ｓ入力を受け入れ、その入力を解釈してそれが作動しているか否かに関してＩＣ及びスレーブ又はマスターに情報を与え、かつこれは図３Ｃに更に示されている。図３Ｃにおいて、マスター及びスレーブ３００及び３００’は、プライム記号によって表示したスレーブＩＣ３００’において対応する回路ブロックと接続されて示されている。スレーブＩＣ３００’において、マスター／スレーブコントローラ３５０’は、接地入力に割り込み、これらは、マスターＩＣ３００におけるこれらの同じ回路ブロックの使用のために無効にされることになる一定の他の回路ブロックに通知される。具体的には、充電／保護ブロック６４’、テレメトリブロック６２’、Ａ／Ｄブロック７４’、サンプル及び保持ブロック３１０’、Ｖ＋発生器３２０’、及びシリアルインタフェースブロック１６７は、スレーブＩＣ３００’において全て無効にされ、その事実を示すように点線で示されている。これらの回路ブロックの各々を無効にすることは、マスター／スレーブコントローラ３５０から情報を受け入れると各ブロックにおいて作動する状態機械に従って行うことができ、かつこのような無効にすることは、影響を受けるブロック（図３Ｂ）のインタフェース回路２１５において作動するバスドライバ及びバス受信機を無効にすることによる影響を受ける可能性がある。スレーブＩＣ３００’において依然として作動しているのは、電極に結合された刺激回路ブロック１７５’、及びマスター／スレーブコントローラ３５０’自体、並びにあまり重要でない他のブロックである。
【００３３】
再度図３Ｂを参照すると、割り込みコントローラブロック１７３は、他の回路ブロックから様々な割り込みを受け入れ、これらのブロックは、バス２９７を通してマイクロコントローラ３０５に送ることができる。
【００３４】
システム２９０のマスター及びスレーブＩＣ３００及び３００’は、各々、個々にパッケージされてＩＰＧ（埋込み可能パルス発生器）のＰＣＢ（プリント基板）１６（図１Ｂ）に接続することができ、これらの間の適切な接続（接続電極出力のような）は、ＰＣＢ（プリント基板）自体の上に作られる。しかし、図４は、１つの「ボールグリッドアレイ（ＢＧＡ）」パッケージ４００のＩＣ３００及び３００’の両方に対応する別の方法を示している。図示のように、ＩＣの一方（図示のようにマスターＩＣ３００）は、ダイ取りつけ材料４０６によってインターポーザ４０２に取りつけることができる。インターポーザ４０２の表面は、基板の底部のボール４１０にインターポーザ４０２によって接続する接点４０４を収容する。最終的に、これらのボール４１０は、公知のようにＩＰＧ（埋込み可能パルス発生器）のＰＣＢ（プリント基板）１６に表面実装することができる。他方のＩＣ（図示のようなスレーブＩＣ３００’）は、次に、その上に垂直に積み重ねられ、分離器４０８によって底部ＩＣから分離される。分離器４０８は、底部ＩＣの結合パッド３０１が露出されたままであるような大きさにされ、上部ＩＣ上の結合パッド３０１’と同様に、インターポーザ４０２上の接点４０４にワイヤ結合４１１することができる。従って、電極出力のような両ＩＣに共通するノードは、接点４０４においてＢＧＡ（ボールグリッドアレイ）パッケージ４００内で短絡させることができる。Ｍ／Ｓ入力のような固有の接続を必要とするＩＣ上の他の入力又は出力は、短絡しないと考えられ、代わりに適切な結合パッド３０１又は３０１’は、個々にインターポーザ４０２上の適切な接点４０４にワイヤ結合すると考えられ、又は接続を必要としない場合に全てにおいてワイヤ結合しないと考えられる。ワイヤ結合した状態で、キャップ又は成形射出プラスチックを使用してアセンブリを封入４１２し、ＢＧＡ（ボールグリッドアレイ）パッケージ４００の製造を終了することができる。
【００３５】
単一ＢＧＡ（ボールグリッドアレイ）パッケージ４００ｎ内のマスター及びスレーブＩＣ３００及び３００’のパッケージは、それがサイズ及び費用を低減し、信頼性を改善し、かつそれが既存の単一ＩＣパッケージ内に適合することができるので有利である。換言すれば、ＢＧＡ（ボールグリッドアレイ）パッケージ４００は、１つのＩＣだけの使用と比較してＩＰＧ（埋込み可能パルス発生器）のＰＣＢ（プリント基板）１６上の電極ドライバ回路の「占有面積」を増加させず、従って、ＢＧＡ（ボールグリッドアレイ）パッケージ４００は、単一電極ドライバＩＣのみを使用することができたレガシーＩＰＧ（埋込み可能パルス発生器）の「ドロップイン」構成要素として使用することができる。これは、このようなレガシーＩＰＧ（埋込み可能パルス発生器）がアーキテクチャ２９０の改善された機能性から利益を受けることを可能にし、その改善をここで説明する。
【００３６】
図５Ａは、マスター及びスレーブＩＣ３００及び３００’の両方の刺激回路１７５及び１７５’を示している。上述したように（図２Ｂ）、両ＩＣは、各々、脳の特定の領域に埋込まれた特定のアレイ１０２〜１０５（図１Ａ）を制御するための４つのタイミングチャネル１７６を収容する。上述したように、タイミングチャネル１７６は、アノード及びカソードパルスを形成し、各ＩＣにおいて、これらのパルスは、ＤＢＳ（脳深部刺激）に対して望ましいような異なる周波数のものである。具体的には、「背景技術」に説明する同じ例に留まるように、マスターＩＣ３００のアクティブタイミングチャネル１７６1を使用して、周波数ｆ１、パルス幅ｐｗ１、及び振幅ａ１で脳の右側で、例えば、ＥｃとＥ１の間でアレイ１０２に治療パルスを供給する。同様に、スレーブＩＣ３００’のアクティブタイミングチャネル１７６2’は、周波数ｆ２、パルス幅ｐｗ２、及び振幅ａ２で脳の右側で、例えば、ＥｃとＥ７の間でアレイ１０３に治療パルスを供給する。
【００３７】
このようにしてタイミングチャネルをプログラムすることによって生成されるパルスは、図５Ｂに示されており、その図の態様を以下の段落に説明する。カソードパルスは、遅延又はスケジュール変更なく望ましい周波数（それぞれｆ１及びｆ２）で電極Ｅ１及びＥ７で送出されることに注意されたい。従って、従来技術と区別して、設定された異なる周波数における望ましい治療は、調整することなく単一ＩＰＧ（埋込み可能パルス発生器）を使用して達成され、これは、ＤＢＳ（脳深部刺激）治療に特に有用である。両タイミングチャネル１７６1及び１７６2’に共通のケース電極Ｅｃは、Ｅ１及びＥ７でのカソードパルスのアノード重ね合わせを反映し、それを以下で更に説明する。
【００３８】
ＩＣ３００及び３００’の各々における他の非アクティブタイミングチャネルをシャドータイミングチャネルと呼び、図５Ａでは点線に示してその事実を表示している。これらのシャドータイミングチャネルは、他方のＩＣのアクティブタイミングチャネルのタイミング情報を用いてプログラムされる。従って、マスターＩＣ３００のシャドータイミングチャネル１７６2は、スレーブＩＣ３００’のアクティブタイミングチャネル１７６2’と同じ周波数（ｆ２）及びパルス幅（ｐｗ２）を用いてプログラムされる。同様に、スレーブＩＣ３００’のシャドータイミングチャネル１７６1’は、マスターＩＣ３００のアクティブタイミングチャネル１７６1と同じ周波数（ｆ１）及びパルス幅（ｐｗ１）を用いてプログラムされる。従って、各ＩＣは、他方のＩＣが予定してパルスを送出する時を認識する。
【００３９】
しかし、各ＩＣが他方のＩＣのパルスの振幅を認識することはこの例では必ずしも必要でなければ、これらのパルスを受け入れることになる電極も必要ないが、このような追加情報は、望ましいか又は有用である場合にタイミングチャネル１７６の中にプログラムすることができる。従って、シャドータイミングチャネル１７６2及び１７６1’の振幅をゼロに（又はドントケア値に）設定すること、及び他方のＩＣで刺激された電極を報告しない（又は、更にドントケア値に設定する）ことが図５Ａで認められる。上述したようなタイミングチャネル１７６及び１７６’のプログラミングは、バス２９７を通して行うことができ、単一ＣＳ＿ｍ及びＣＳ＿ｓ（図３Ｄ）は、ＩＣ３００及び３００’の各々におけるタイミングチャネルを個別にアドレス指定することを可能にする。
【００４０】
同じく図５Ａに示されているのは、脳の他方の側部に（すなわち、左側のアレイ１０４及び１０５に）交互配置パルスを供給するためのアクティブタイミングチャネル１７６3及び１７６4’と、これらのそれぞれのシャドータイミングチャネル１７６3’及び１７６4とである。「背景技術」に説明するようなチャネル１７６3及び１７６4と同様に、これらのアクティブシャドータイミングチャネル１７６3及び１７６4’によって供給されるパルスは、タイミングチャネル１７６1及び１７６2’の同じ周波数のパルスと交互配置され、その事実を示すようにｆ×（１８０°）で表されている。本発明の開示の特定の関心事であるが、同じ周波数の交互配置パルスは、重なりを阻止するので、このような交互配置パルス（すなわち、タイミングチャネル１７６3、１７６4、１７６3’、１７６4’）は、大部分はその後の説明を簡素化するために無視される。実際のＤＢＳ（脳深部刺激）用途において有用であるが、タイミングチャネル１７６3、１７６4、１７６3’、１７６4’は、ＩＰＧ（埋込み可能パルス発生器）使用アーキテクチャ２９０の全ての有用な実施形態において必要であるとは限らない。
【００４１】
各ＩＣが、電荷回復を含む実用的な理由から他方のＩＣのパルスタイミングを理解することは重要である。電荷回復は、ＩＰＧ（埋込み可能パルス発生器）分野で公知であるが、簡単に説明する。ＩＰＧ（埋込み可能パルス発生器）技術において、刺激されている組織で電荷が増大しないことが望ましく、従って、定められたアノードから注入された電流は、定められたカソードで完全に受け入れることが望ましい。しかし、減結合コンデンサＣ１〜Ｃ１６及びＣｃと刺激されている組織に固有の他のキャパシタンスとの使用が与えられると、完全な電荷回復を達成するのは困難である。
【００４２】
従って、各パルス後、ＩＰＧ（埋込み可能パルス発生器）は、好ましくは、次のパルスの送出の前に持続時間中に電荷回復を行う。これらの電荷回復期間は、マスターＩＣ３００（これはＥ１を刺激する）のアクティブタイミングチャネル１７６1に対して「ｒ１」とし、かつスレーブＩＣ３００’（これはＥ７を刺激する）のアクティブタイミングチャネル１７６2’に対して「ｒ２」として図５Ｂに示されている。これらの電荷回復期間にわたって、電極の間のキャパシタンスを互いに短絡させてあらゆる残りの電荷を排出し、この残りの電荷は、図５Ａに示す電荷回復スイッチ８６及び８６’によって得られたものである。（これらの回復スイッチ８６及び８６’は、いずれかの望ましい電極にＰＤＡＣ８３及びＮＤＡＣ８４によって供給された電流を送るために使用するスイッチマトリックス８５及び８５’と混ぜて示されている。）図示のように、回復スイッチ８６及び８６’は、電極の各々をバッテリ２６電圧Ｖｂａｔに短絡させ、この電圧は、実質的に電極を互いに短絡させ、従って、これらの間のキャパシタンスを短絡させてあらゆる残りの電荷を回復させる。Ｖｂａｔに短絡させることは、いずれかの電極がコンプライアンス電圧（Ｖ＋）を上回り又は接地（ＧＮＤ）よりも小さいことを阻止するのに望ましい。しかし、回復スイッチは、電極をＩＰＧ（埋込み可能パルス発生器）におけるあらゆる望ましい電位に短絡させることができる。
【００４３】
ＩＣの各々のシャドータイミングチャネルは、ＩＣ３００及び３００’のうちの１つにおける電荷回復がＩＣの他方におけるパルスの送出に悪影響を与えないことを保証するのを助ける。具体的には、他方のＩＣがパルスを送出している時に、シャドータイミングチャネルは各ＩＣに通知するので、各ＩＣは、その回復スイッチを開くことによって電荷回復を一時停止することができる。このように電荷回復を一時停止することは、図５ＢのアーチファクトＸ及びＸ’で見ることができる。電極Ｅ１（マスターＩＣ３００によって刺激された）におけるアーチファクトＸは、Ｅ７（スレーブＩＣ３００’によって刺激された）がパルス（タイミングチャネル１７６2’当たり）を送出している時に起こる。従って、マスターＩＣ３００は、Ｘ中にその回復スイッチ８６を開いて、スレーブＩＣ３００’によって電極Ｅ７／Ｅｃで送出されたパルスをＶｂａｔに短絡させるのを阻止している。同様に、電極Ｅ７（スレーブＩＣ３００’によって刺激された）におけるアーチファクトＸ’は、Ｅ１（マスターＩＣ３００によって刺激された）がパルス（タイミングチャネル１７６1当たり）を送出している時に起こる。従って、スレーブＩＣ３００は、Ｘ’中にその回復スイッチ８６’を開いて、マスターＩＣ３００’によって電極Ｅ１／Ｅｃで送出されたパルスをＶｂａｔに短絡させるのを阻止している。回復期間が現在一方のＩＣで行われていないが、他方がパルスを送出している場合に、一方のＩＣにおける回復スイッチがいずれにせよ開かれると考えられ、従って、他方のＩＣのパルスを短絡させる危険性は非現実的である。
【００４４】
同じく上述したように、図５Ｂのケース電極は、Ｅ１及びＥ７におけるカソードパルスのアノード重ね合わせを反映する。従って、マスターＩＣ（１７６1）及びスレーブＩＣ（１７６2’）上の２つのアクティブタイミングチャネルにおけるＥｃからのアノードパルスが重なる場合、これらの電流が足し合わされる（ａ１＋ａ２）。２つのこのような重なりの事象は、図５Ｂに示されており、左端は完全な重なりを示し、右端は部分的重なりを示している。これは、それ以外に治療的に必要とされない偶発的パルスをもたらし、例えば、振幅ａ１＋ａ２のパルスを供給するのにタイミングチャネルが必要とされない。しかし、この偶発的電流の重ね合わせは、治療に悪影響を与えることになるとは考えられない。更に、特殊な治療からのこのようなずれは、単一ＩＰＧ（埋込み可能パルス発生器）の一定の二重周波数パルスのより重要な利益によって影が薄くなると考えられる。
【００４５】
改良されたアーキテクチャ２９０における理解するための残りの考慮は、コンプライアンス電圧Ｖ＋の設定に関するものであり、そのコンプライアンス電圧Ｖ＋は、図６Ａ及び図６Ｂを参照して説明されている。コンプライアンス電圧Ｖ＋は、パルスを送出するＤＡＣ回路が使用する電源電圧を含む。上述したように、コンプライアンス電圧は、マスターＩＣ３００のＶ＋発生器３２０によって発生され、２つのＩＣの間の相互接続によりマスターＩＣ３００のＤＡＣ回路８２に及びスレーブＩＣ３００’のＤＡＣ回路８２’に送られる（図３Ｃ参照）。バッテリ電圧を高めることによってＶ＋を発生させるが、Ｖ＋は、最適レベルに設定されるのが望ましく、低すぎる場合に、電極は、望ましい振幅のパルスを送出することができなくなり、高すぎる場合に、バッテリ電力を不要に浪費する。この問題をより詳細に説明する米国特許第７，４４４，１８１号明細書を参照されたい。
【００４６】
改良されたシステムにおいて、Ｖ＋は、アルゴリズム５００を使用して設定され、アルゴリズム５００は、マイクロコントローラ３０５の中にプログラムされる。導入の意味で、Ｖ＋アルゴリズム５００の目的は、送出パルスがほとんどの電力を必要とすることになる時のその間に、最悪のケースを処理するのに十分なレベルでＶ＋を設定することである。開示した例において、このような最悪のケースは、図５Ｂの点線ボックスで起こるような時間と共に重なっている時に起こることになる。重なりのこのような期間にわたって、マスター及びスレーブＩＣ３００及び３００’のＰＤＡＣ８３及び８３’、並びにＤＡＣ８４及び８４’の両方が作動していることになる。Ｖ＋を設定してこの最悪のケースのシナリを処理する場合に、パルスが２つのＩＣにおいて重なっていない時により少ない電力集約期間で処理するほどＶ＋を十分高くしなければならない（実際には、効率の観点からは高すぎる）。
【００４７】
図６Ａは、アルゴリズム５００によりＶ＋を評価及び設定するのにＩＣ３００及び３００’の両方に埋込まれた回路を示している。まだ特に説明していないが、図６Ａに示されているのは、サンプルであり、かつ保持回路３１０及びＡ／Ｄ変換器ブロック７４である。このような回路は、上述したようにスレーブＩＣ３００において非アクティブである。電極電圧及び一定の基準電位は、サンプル及び保持ブロック３１０によって受け入れられ、そこで、これらを安定化して差し引くことができる。サンプル及び保持回路３１０の詳細は、２０１１年９月２０日出願の米国特許出願第１３／２３７，１７２号明細書に見出すことができる。この出願は、引用によって本明細書に組み込まれ、従って、全詳細は説明しない。
【００４８】
本明細書で重要なこととして、サンプル及び保持ブロック３１０は、ＰＤＡＣ８３及び８３’にわたる電圧低下ＶＰとＮＤＡＣ８２及び８２’にわたる電圧低下Ｖｎとを測定する。（スイッチマトリックス８５及び８５’にわたる電圧低下も、これらの測定値に含まれるが、比較的小さい。）Ｖ＋アルゴリズム５００の作動中に、マスター又はスレーブＩＣ３００又は３００’のいずれかからパルスの送出中に影響を受ける電極において、これらのパラメータＶｐ及びＶｎを測定する。マスターＩＣ３００のシャドータイミングチャネル（図５Ａの１７６2及び１７６4）は、これらが、スレーブＩＣ３００’のパルスのタイミングのマスターＩＣ３００のサンプル及び保持回路３１０に通知するので、この場合も同じくこの点に関して有用であり、そうでなければマスターに知らされないと考えられる。要するに、タイミングチャネル１７６は、パルスを送出している時に及び従ってＶｐ及びＶｎ測定を行うべき時をサンプル及び保持回路３１０に通知する。サンプル及び保持回路３１０は、上述のように組み込まれた’１７２出願に開示されているように、適切な電極及び基準電圧を選択するためのマルチプレクサ（ｍｕｘ）を更に含む。
【００４９】
例えば、カソードパルスをＥ１で送出している時に、Ｅ１及び接地（ＧＮＤ）は、サンプル及び保持回路３１０のｍｕｘによって選択され、Ｖｎを決定するために差し引かれると考えられる。それに反して、対応するアノードＥｃ及びＶ＋を選択して差し引き、Ｖｐを決定すると考えられる。どちらの電極が刺激され、従って、サンプル及び保持回路３１０によって選択されているかは、バス２９７を通して決定され、タイミングチャネル１７６（スレーブに対してプログラムする場合）又は直接マイクロコントローラ３０５のいずれかから読み取ることができる。測定された状態で、Ｖｐ及びＶｎ電圧は、Ａ／Ｄブロック７４によってデジタル化され、バス２９７を通してこれらをＶ＋アルゴリズム５００によって考慮することができるマイクロコントローラ３０５に送られる。
【００５０】
本明細書に組み込まれたサンプル及び保持回路３１０の特定の実施は、Ｖｐ及びＶｎを同時に測定することはできないことに注意されたい。従って、サンプル及び保持回路３１０は、ＥｃのためのＶｐ（しかし、Ｅ１のためのＶｎではない）、Ｅ７のためのＶｎ（しかし、ＥｃのためのＶｐではない）、次に、Ｅ１のためのＶｎ（しかし、ＥｃのためのＶｐではない）など順次測定することができる。要するに、全ての単一パルスを測定するか又はアノード及びカソードパルスを同時に測定するかは、Ｖ＋アルゴリズム５００に対して重要ではないが、これは、異なる実施において可能である。
【００５１】
重要なことは、最悪のケースのシナリオ、典型的には重なりを適度に測定することを確実にすることである。従って、Ｖｐ及びＶｎの両方は、重なりの期間にわたって少なくとも時々測定し、コンプライアンス電圧Ｖ＋が不十分であるか否かを評価する必要があり、上げるか又は十分であるが節電するために下げることができることが必要である。
【００５２】
図６Ｂは、改良されたシステム２９０において最適レベルにＶ＋を設定するための１つのアルゴリズム５００を説明している。アルゴリズムは、ＩＰＧ（埋込み可能パルス発生器）が作動してパルスを供給している時はいつでも開始することができる（５０１）が、一例では、治療設定を何らかの方法で調整している時に開始される。これは、例えば、患者又は臨床医が外部コントローラを使用してパルスの周波数、持続時間、又は振幅を変更しているか又は刺激のために新しい電極を選んでいる時に行うことができる。
【００５３】
治療が調節されてアルゴリズムを開始する状態で、Ｖ＋発生器３２０により、Ｖ＋を最大電圧に設定することができる（５０２）。これは、約１８Ｖ又はその付近の値とすることができる。図示のように、その後の段階の目的は、一般的に、この最大電圧からＶ＋が低すぎて十分な電力を供給できない閾値に近い電圧までＶ＋を下げることである。
【００５４】
その最大値に設定されたＶ＋により、治療はプログラムされた通りに進み、Ｖｐ及びＶｎは、上述したように及びこれらの測定値が少なくともいくつかの重なりを測定することを保証する期間にわたってアクティブ電極上で測定される（５０４）。この期間は、タイミングチャネル１７６の中にプログラムされた周波数（ｆ１、ｆ２）及びパルス幅（ｐｗ１、ｐｗ２）を精査することによってＶ＋アルゴリズム５００によって決定することができる。これらのパラメータから、アルゴリズム５００が段階５０４に使用する妥当な設定期間を計算することは困難ではない。例えば、ｆ１が１００Ｈｚに等しく、ｆ２が４０Ｈｚに等しい場合にかつ２ｍｓのパルス幅を仮定すると、パルスは（同時に開始する場合）、５０ｍｓ間隔で又は１秒間に２０回重なると考えられる。これは、高々、Ｖｐ及びＶｎ（これらは同時に測定することはできない）が、１秒当たり１０回の重なりの期間にわたって各々測定することができることを意味する。アルゴリズム５００が、エラー、すなわち、部分的な重なりのみの可能性を考慮し、又は１秒当たりこれらの１０回の測定のうちの１回のみを実際に捕捉し、すなわち、１秒当たり１回のＶｐ及びＶｎ測定が重なりを捕捉する処理を単にガードバンドすることができると仮定する。これは、３０秒の期間にわたって３０のＶｐ及びＶｎ測定値が重なりを捕捉することになることを意味すると考えられる。これは、これらの事実の下ではＶｐ及びＶｎ測定値の十分な数と考えられ、従って、３０秒は、段階５０４における設定期間を含むことができる。実際に、更に多くのＶｐ及びＶｎ測定値（重なりの期間にわたって取られていない測定値を含む）は、この期間にわたってアルゴリズム５００精査のためのマイクロコントローラ３０５において捕捉してログされると考えられる。必要に応じて及び周波数間の高調波を低減するために、アルゴリズム５００は、この設定期間にわたって異なる時間にパルスの開始を互い違いに配置し、測定値をランダム化し、重なり捕捉の可能性を改善することができる。
【００５５】
Ｖｐ及びＶｎ測定値を設定期間にわたって取った状態で、アルゴリズム５００は、その期間にわたるＶｐ及びＶｎ測定値の全て（これらは重なり及び非重なり測定値の両方を含むと考えられる）を精査し、これらが常に特定の閾値、すなわち、Ｖｐｔ及びＶｎｔを超えるか否かを評価することができる（５０６）。これらの閾値Ｖｐｔ及びＶｎｔは、ＰＤＡＣ８３及び８３’、並びにＮＤＡＣ８４及び８４’に使用する回路に基づいて選択することができる。米国特許第７，４４４，１８１号明細書を参照して、例えば、ＤＡＣが、典型的であるように電流ミラーを含む場合に、ＰＤＡＣのＰチャネル出力トランジスタ及びＮＤＡＣのＮチャネルトランジスタが、飽和状態にあり、従って、Ｖｐ及びＶｎがそれぞれ１．５Ｖ及び１．２Ｖを超える場合に適切な量の電流を供給するこことは既知であると考えられる。換言すれば、Ｖｐｔ＝１．５Ｖ、Ｖｎｔ＝１．２Ｖであり、段階５０６における評価は、それに基づいて進行することができる。段階５０６における決定は、このようなパラメータが、重なりがもたらすＶ＋の追加装填によりそれらの最低値になる可能性が高いと考えられる時に重なり期間にわたって取られたＶｐ及びＶｎ測定によって支配される可能性が高いと考えられることに注意されたい。
【００５６】
全てのＶｐ測定値が１．５Ｖを超え、全てのＶｎ測定値が１．２Ｖを超えると仮定すると、Ｖ＋アルゴリズム５００は、Ｖ＋を場合によっては下げることができるという結論を下すことができる。これは、Ｖ＋を何らかの設定量（例えば、１Ｖ）だけその最大値から低減する（１７Ｖへ）ことができる段階５０８において行われる。
【００５７】
段階５０４におけるＶｐ及びＶｎ測定処理は、再度この新しい減少したコンプライアンス電圧でこの場合も同じく前に決定した設定期間にわたってこうして開始することができる。更に、この新しい期間にわたるＶｐ及びＶｎを評価することができ（５０６）、このような測定値は、一般的に、Ｖ＋がより高くなった時に前の期間で起こったよりも低くしなければならない。
【００５８】
最終的に、Ｖ＋が低下し続けると、測定Ｖｐ又はＶｎ値は、これらの閾値Ｖｐｔ又はＶｎｔを下回り始めることになり、更にそのように低下する第１の値は、重なり中に起こる可能性が高いと考えられる。これは、コンプライアンス電圧Ｖ＋が現在低すぎて必要な電流を供給できず、又は少なくとも（閾値の中に構築された保護周波数帯に応じて）Ｖ＋がこの点に近づいていることを示している。処理は、段階５１０に進み、ここで、Ｖ＋は、何らかの量、例えば、１０％だけ増加され（５１０）、かつ設定される（５１２）。この段階５１０におけるＶ＋の増加は、より高いＶ＋値が特定の治療設定に対して将来必要である場合があるなどでＶ＋が十分に高いことを保証し、条件が変化する（例えば、電極アレイ移動、組織変化など）可能性があるという懸念を軽減することが望ましい。治療設定がこの場合も同じく変化する（５０１）場合に、アルゴリズム５００は、Ｖ＋に対して新しい値を設定し続けることができる。
【００５９】
コンプライアンス電圧を設定して重なり及び非重なり期間を評価することは重要であるが、最悪のケースのシナリオは、必ずしも重なりの期間にわたって起こるとは限らない。これは、重なり中に特定の電極が要求され、アノード及びカソードの両方として作用する場合に特に当て嵌まると考えられる。例えば、マスターＩＣにおいてＥｃがカソードとして、かつＥ１がアノードとしてプログラムされるが、スレーブＩＣにおいてＥｃがアノードとして、かつＥ７がカソードとしてプログラムされる場合に、パルスの重複は、ソース及びシンク電流の両方に対してＥｃを引き起こし、従って、そのノードにおける電流の振幅を差し引くと考えられる（すなわち、正及び負の電流の足し算）。これは、いずれかのＩＣが重なりなしにパルスを送出し、従って、最高のＶ＋を決定する最悪のケースが、非重なりの期間にわたって起こると考えられる時よりも、重なり中の所要電力がより小さくなることを意味する可能性がある。いずれの場合にも、Ｖ＋アルゴリズム５００は、重なり及び非重なりケースの両方をモニタし、従って、最悪のケースのシナリオが評価され、相応にＶ＋が設定されることになる。
【００６０】
この時点まで簡素化するために大部分は無視されたが、脳の他方の側部において交互配置パルスを定義するのに使用するタイミングチャネル（図５Ａの１７６3、１７６4、１７６3’、１７６4’）も、本明細書に説明する概念に照らして実際の実施において十分に考慮しなければならない。従って、マスターＩＣ３００内の回復スイッチ８６は、アクティブタイミングチャネル１７６2’又は１７６4’のいずれかがこれらのパルスをＶｂａｔに短絡させないように、スレーブＩＣ３００’のパルスを送出している時に開かなければならない。同様に、スレーブＩＣ３００’の回復スイッチ８６’は、アクティブタイミングチャネル１７６1又は１７６3のいずれかがマスターＩＣ３００のパルスを送出している時に開かなければならない。同様に、Ｖ＋アルゴリズム５００の作動中に、Ｖｐ及びＶｎ測定は、アクティブタイミングチャネル１７６3及び１７６4’が送出する重なり及び非重複パルス中に行うべきである。
【００６１】
本発明の開示は、２つの異なる周波数でＤＢＳ（脳深部刺激）治療の提供に向けられたＩＰＧ（埋込み可能パルス発生器）の特定の実施に着目しているが、それに限定されると理解すべきではない。多くの変形が可能である。例えば、開示した回路は、電極のいずれに対してもカソード及びアノードパルスの送出をサポートすることができ、ケース電極は、アノードとして作用する必要はなく、二極刺激ケースでは使用する必要さえもない。更に、開示した回路は、特定の電極におけるアノードパルスに続いてカソードパルスがあり、逆も同様である２相パルスの送出をサポートすることができる。更に、開示した二重電極ドライバＩＣシステムは、ＩＣの一方からの第１の周波数のパルスと他方のＩＣからの別の周波数のパルスを送出するのに特に有用であるが、そのように限定する必要はない。両ＩＣは、同じ周波数のパルスを送出することができ、又はそれがどのようにしてプログラムされたかに応じて非周期的又はランダムパルスを送出することさえも可能である。タイミングチャネルは、特定のアレイ、特定の電極、又は刺激されている組織の領域に専用である必要はない。同様に、開示した手法は、更に別の数の電極ドライバＩＣさえも伴って拡張可能である。例えば、３つ又はそれよりも多くのＩＣは、それらの電極出力を互いに短絡させて使用することができ、従って、３つ又はそれよりも多くの異なる周波数の重複パルスを供給する機能を提供する。最後に、開示したアーキテクチャは、ＤＢＳ（脳深部刺激）治療に限定する必要はなく、上述したような広範な治療のための刺激に適用することができる。
【００６２】
別々の集積回路に実施されるように開示したが、開示した回路及び方法は、刺激回路１７５及び１７５’の両方を含む単一集積回路に使用することができ、又は個別の回路と共に使用することができる。
【００６３】
本発明の特定の実施形態を図示して説明したが、上記説明は、本発明をこれらの実施形態に限定するように考えられていないことを理解しなければならない。本発明の精神及び範囲から逸脱することなく様々な変形及び修正を行うことができることは、当業者には明らかであろう。すなわち、本発明は、特許請求の範囲によって定められる本発明の精神及び範囲内に含めることができる代替物、修正物、及び均等物を網羅するように意図している。
【符号の説明】
【００６４】
３０  ケース
８６、８６’  回復スイッチ
１７５、１７５’  刺激回路
３０５  マイクロコントローラ
Ｃ１、Ｃ２、Ｃｃ  コンデンサ
【図１Ａ】
0005875706.tif 000002
【図１Ｂ】
0005875706.tif 000003
【図２Ａ】
0005875706.tif 000004
【図２Ｂ】
0005875706.tif 000005
【図２Ｃ】
0005875706.tif 000006
【図３Ａ】
0005875706.tif 000007
【図３Ｂ】
0005875706.tif 000008
【図３Ｃ】
0005875706.tif 000009
【図３Ｄ】
0005875706.tif 000010
【図４】
0005875706.tif 000011
【図５Ａ】
0005875706.tif 000012
【図５Ｂ】
0005875706.tif 000013
【図６Ａ】
0005875706.tif 000014
【図６Ｂ】
0005875706.tif 000015