(57)【特許請求の範囲】
【請求項１】
送信コイルと受信コイルを介して送信データを伝達する信号伝達回路において、
上記送信データの論理値が変化する毎にその論理値変化に応じて正負の極性が交互に反転するパルス形状の電流信号を上記送信コイルに流す送信回路と、
上記送信コイルに流す電流信号によって上記受信コイルに誘導される正負の双極性で連続した前後一対のダブルパルスの誘導電圧信号を入力して上記送信データを復調する受信回路とを備え、
上記受信回路は、
上記受信コイルに誘導される上記ダブルパルスの誘導電圧信号を増幅する増幅器と、
上記増幅器で増幅されたダブルパルスの誘導電圧信号の内、前半のシングルパルスを検出すると、これに応じて後半のシングルパルスに対する不感期間を設定して前半のシングルパルスのみに基づいて上記送信データに対応した出力信号を生成する信号生成部と、
を備える信号伝達回路。
【請求項２】
上記信号生成部は、
上記増幅器で増幅された双極性の誘導電圧信号の差分が予め設定されたしきい値を越えた場合にレベル反転してその誘導電圧信号の極性に応じた出力を保持するヒステリシス特性を有するヒステリシス比較器と、
少なくとも電源投入時には上記ヒステリシス比較器の出力をリセットするリセット部と、
上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出するエッジ検出部と、
上記エッジ検出部で上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオンして上記ヒステリシス比較器の＋側と−側の両入力端子を短絡する第１のスイッチと、
を備える請求項１に記載の信号伝達回路。
【請求項３】
上記信号生成部は、
上記増幅器で増幅された双極性の誘導電圧信号の差分が予め設定されたしきい値を越えた場合にレベル反転してその誘導電圧信号の極性に応じた出力を保持するヒステリシス比較器と、
少なくとも電源投入時には上記ヒステリシス比較器の出力をリセットするリセット部と、
上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出するエッジ検出部と、
上記エッジ検出部で上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオフして、上記増幅器の出力を遮断する出力遮断スイッチと、
上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオンして上記ヒステリシス比較器の＋側と−側の両入力端子を短絡するとともに、上記ヒステリシス比較器の＋側と−側の両入力端子に第３の基準電位を与える第３基準電位付与スイッチ群と、
を備える請求項１に記載の信号伝達回路。
【請求項４】
上記第３の基準電位は、上記ヒステリシス比較器が動作しない電位となるように設定されている請求項３に記載の信号伝達回路。
【請求項５】
上記信号生成部は、
上記増幅器で増幅された双極性の誘導電圧信号の差分が予め設定されたしきい値を越えた場合にレベル反転してその誘導電圧信号の極性に応じた出力を保持するヒステリシス比較器と、
少なくとも電源投入時には上記ヒステリシス比較器の出力をリセットするリセット部と、
上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出する両エッジ検出部と、
上記ヒステリシス比較器の出力信号の立上りエッジを検出する立上りエッジ検出部と、  上記ヒステリシス比較器の出力信号の立下りエッジを検出する立下りエッジ検出部と、  上記両エッジ検出部で上記ヒステリシス比較器の出力信号の立上りと立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオフして、上記増幅器の出力を遮断する出力遮断スイッチと、
上記立上りエッジ検出部で上記ヒステリシス比較器の出力信号の立上りエッジを検出した場合、および上記立下りエッジ検出部で上記ヒステリシス比較器の出力信号の立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオンして、上記ヒステリシス比較器の＋側の入力端子に第４の基準電位を与える第４基準電位付与スイッチ群と、
上記立上りエッジ検出部で上記ヒステリシス比較器の出力信号の立上りエッジを検出した場合、および上記立下りエッジ検出部で上記ヒステリシス比較器の出力信号の立下りエッジを検出した場合には、これに応じて上記後半のシングルパルスの発生期間中にわたってオンして、上記ヒステリシス比較器の−側の入力端子に第５の基準電位を与える第５基準電位付与スイッチ群と、
を備える請求項１に記載の信号伝達回路。
【請求項６】
上記第４の基準電位と上記第５の基準電位は、上記第４の基準電位より上記第５の基準電位の方が小さく、かつ、上記第４の基準電位と上記第５の基準電位の電位差が上記ヒステリシス比較器が動作しない電位差となるように設定されている請求項５に記載の信号伝達回路。
【請求項７】
上記リセット部は、
一方端が上記ヒステリシス比較器の＋側の入力端子に接続され、他方端が第１の基準電位に接続された第２のスイッチと、
一方端が上記ヒステリシス比較器の−側の入力端子に接続され、他方一端が第２の基準電位に接続された第３のスイッチと、
上記第２のスイッチと第３のスイッチのオン、オフを制御する制御回路と、
を備える請求項２から請求項６のいずれか１項に記載の信号伝達回路。
【請求項８】
上記リセット部は、電源投入時やリセット動作時に上記送信回路へ入力される送信データの論理値がロウの場合には、上記第１の基準電位よりも上記第２の基準電位の方が大きくなるように予め設定するとともに、上記制御回路が電源投入やリセット動作に応じて上記第２のスイッチと上記第３のスイッチを共にオンにして、上記ヒステリシス比較器の出力端子の電位をロウにするものである、請求項７に記載の信号伝達回路。
【請求項９】
上記リセット部は、電源投入時やリセット動作時に上記送信回路へ入力される送信データの論理値がハイの場合には、上記第１の基準電位よりも上記第２の基準電位の方が小さくなるように予め設定するとともに、上記制御回路が電源投入やリセット動作に応じて上記第２のスイッチと上記第３のスイッチを共にオンにして、上記ヒステリシス比較器の出力端子の電位をハイにするものである、請求項７に記載の信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、送信コイルと受信コイルを介して送信データを伝達する信号伝達回路に関する。
【背景技術】
【０００２】
一般に、パワーデバイスでは、三相交流モータ等を駆動するために、電圧を直流から交流に変換するインバータが用いられる。インバータでは、交流モータに掛かる高電圧と制御ユニットを電気的に絶縁する必要があり、これまでに絶縁素子としてフォトカプラが用いられてきた。しかし、近年、トランスの小型化・薄膜化が進むにつれて、フォトカプラよりも信頼性や消費電力、集積度、転送速度などの点で優れるパルストランスや容量を用いた絶縁素子に置き換えられている。また、例えば、絶縁素子を介して送信データを伝達する信号伝達回路は、三相交流モータ等で用いられるため、モータ等からのノイズによる誤出力を抑制する必要がある。【０００３】
ところで、例えば特開２０１０−５６５９３号公報（以下、特許文献１という）には、送信器が送信データの立ち上がりと立ち下がりのレベル変化に応じて送信コイルに正または負の単一極性でパルス形状の電流信号を流し、これに伴って誘導結合する受信コイルに発生する正負の双極性で連続した前後一対のパルス（以下、ダブルパルスと称する）の誘導電圧信号を非同期に受信して送信データを復調できるようにした低電力で高速な非同期誘導結合送受信技術が開示されている。【０００４】
この特許文献１の技術では、受信コイルに誘起される上記のダブルパルスの誘導電圧信号をヒステリシス比較器で検出して、その度に正または負の単一極性のパルスを出力し、このパルス出力をＤフリップフロップに入力して送信データを復元したり、あるいは、受信コイルに誘起される上記のダブルパルスの内の前半と後半の各々のパルス（以下、シングルパルスと称する）の誘導電圧信号について、１つ目のシングルパルスは検出せず、２つ目のシングルパルスをヒステリシス比較器で検出して反転することによって送信データを復元している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５６５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献１に開示された従来技術において、前者のように、受信コイルに誘起されるダブルパルスの誘導電圧信号をヒステリシス比較器で検出して得られる正または負の単一極性のパルス出力をＤフリップフロップに入力して送信データを復調する場合には、Ｄフリップフロップが必要となり、実装面積が大きくなるばかりか、余分なコストがかかるという不具合がある。【０００７】
また、後者のように、受信コイルに誘起されるダブルパルスの誘導電圧信号の内の前半目のシングルパルスは検出せず、後半のシングルパルスをヒステリシス比較器で検出して反転することで送信データを復調する場合には、元の送信データと復元した送信データとの間には、前半のシングルパルスと後半のシングルパルスとの間の時間分だけの遅延時間が生じる。そして、このような余分な遅延時間が生じると、例えばインバータ制御を行う際に円滑な電圧変換を実施できなくなるといった不具合を生じる。【０００８】
この発明は、上記の問題を鑑みてなされるものであり、送信データの立ち上がりと立ち下がりのレベル変化に応じて送信コイルに正または負の単一極性でパルス形状の電流信号を流し、これに伴って誘導結合する受信コイルに発生するダブルパルスの誘導電圧信号に基づいて送信データを復調する場合に、余分な遅延時間の発生を抑えるとともに、ノイズによる誤動作を防止した信号伝達回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明の信号伝達回路は、送信コイルと受信コイルを介して送信データを伝達するもので、上記送信データの論理値が変化する毎にその論理値変化に応じて正負の極性が交互に反転するパルス形状の電流信号を送信コイルに流す送信回路と、上記送信コイルに流す電流信号によって上記受信コイルに誘導される正負の双極性で連続した前後一対のダブルパルスの誘導電圧信号を入力して上記送信データを復調する受信回路とを備え、上記受信回路は、上記受信コイルに誘導される上記ダブルパルスの誘導電圧信号を増幅する増幅器と、上記増幅器で増幅されたダブルパルスの誘導電圧信号の内、前半のシングルパルスを検出すると、これに応じて後半のシングルパルスに対する不感期間を設定して前半のシングルパルスのみに基づいて上記送信データに対応した出力信号を生成する信号生成部と、を備えている。
【発明の効果】
【００１０】
この発明の信号伝達回路は、送信回路で入力信号の論理値が変化する毎にその論理値変化に応じて正負の極性が交互に反転するパルス形状の電流信号を送信コイルに流す。受信回路では、上記送信コイルに流す電流信号によって上記受信コイルに誘導されるダブルパルスの誘導電圧信号が増幅部で増幅される。次に、信号生成部において、この増幅後のダブルパルスの誘導電圧信号の内、前半のシングルパルスを検出すると、これに応じて後半のシングルパルスに対する不感期間を設定して前半のシングルパルスのみに基づいて送信データに対応した出力信号を生成する。そのため、従来のような送信回路に入力された入力信号と、受信回路で復調された出力信号との間で、前半のシングルパルスと後半のシングルパルスの期間分の遅延を生じるといったことがなくなる。その結果、例えばインバータ制御を行う際にも円滑な電圧変換を実施することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による信号伝達回路の構成を示す回路図である。
【図２】この発明の実施の形態１による信号伝達回路のパルス変換回路の構成を示す回路図である。
【図３】この発明の実施の形態１によるパルス変換回路の動作波形図である。
【図４】この発明の実施の形態１による信号伝達回路のパルス変換回路の他の構成を示す回路図である。
【図５】この発明の実施の形態１によるパルス変換回路の動作波形図である。
【図６】この発明の実施の形態１の信号伝達回路において電源投入時やリセット動作時に入力信号がロウの場合の各部の動作信号の時間変化を示す波形図である。
【図７】この発明の実施の形態１の信号伝達回路において電源投入時やリセット動作時に入力信号がハイの場合の各部の動作信号の時間変化を示す波形図である。
【図８】この発明の実施の形態２による信号伝達回路の構成を示す回路図である。
【図９】この発明の実施の形態２による信号伝達回路において電源投入時やリセット動作時に入力信号がロウの場合の各部の動作信号の時間変化を示す波形図である。
【図１０】この発明の実施の形態３による信号伝達回路の構成を示す回路図である。
【図１１】この発明の実施の形態３による信号伝達回路の立上りエッジ検出部の構成を示す回路図である。
【図１２】この発明の実施の形態３による立上りエッジ検出部の動作波形図である。
【図１３】この発明の実施の形態３による信号伝達回路の立下りエッジ検出部の構成を示す回路図である。
【図１４】この発明の実施の形態３による立下りエッジ検出部の動作波形図である。
【図１５】この発明の実施の形態３による信号伝達回路の両エッジ検出部の構成を示す回路図である。
【図１６】この発明の実施の形態３による信号伝達回路の両エッジ検出部の動作波形図である。
【図１７】この発明の実施の形態３の信号伝達回路において電源投入時やリセット動作時に入力信号がロウの場合の各部の動作信号の時間変化を示す波形図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施の形態について、図面を参照して詳細に説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。また、以下の回路は一例であって、本発明はこれらの構成のみに限定されるものではない。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１における信号伝達回路の構成を示す回路図である。
この実施の形態１の信号伝達回路は、送信回路１、送信コイル２、受信コイル３、および受信回路４を備える。
【００１４】
送信回路１は、送信データを入力信号ＤINとして取り込み、その入力信号ＤINの論理値が変化する毎にその論理値変化に応じて正負の極性が交互に反転するパルス形状の電流信号（以下、パルス電流信号と称する）ＩTを送信コイル２に流す。一方、受信回路４は、送信コイル２のパルス電流信号ＩTによって、誘導結合する受信コイル３に誘導される正負の双極性のダブルパルスの誘導電圧信号ＶR+，ＶR-の内、前半のシングルパルスを検出する。そして、受信回路４は、前半のシングルパルスの検出に応じて後半のシングルパルスに対する不感期間を設定して後半のシングルパルスを検出せず、前半のシングルパルスのみに基づいて上記入力信号ＤINを復調した出力信号ＤOUTを生成する。
【００１５】
ここで、送信回路１は、パルス変換回路７を備えている。パルス変換回路７は、その入力端子７ａに送信データとなる入力信号ＤINが入力される入力端子５が接続されている。また、パルス変換回路７の一方の出力端子７ｂに送信コイル２の一方端が接続され、他方の出力端子７ｃに送信コイル２の他方端が接続されている。
【００１６】
受信回路４は、入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６、増幅器８、ヒステリシス比較器９、制御回路１０、エッジ検出部１１、第１のスイッチ２１、第２のスイッチ２２、第３のスイッチ２３、第１の基準電位ＶＢ１、第２の基準電位ＶＢ２、および基準電位ＶREFを備える。
【００１７】
増幅器８は、受信コイル３に誘導されたダブルパルスの誘導電圧信号ＶR+，ＶR-を増幅するもので、２つの入力端子のそれぞれが受信コイル３の各端子に個別に接続されている。また、増幅器８は、＋側の出力端子がヒステリシス比較器９の＋側の入力端子に接続され、−側の出力端子がヒステリシス比較器９の−側の入力端子に接続されている。
【００１８】
ヒステリシス比較器９は、増幅器８で誘導電圧信号ＶR+，ＶR-を増幅して＋側と−側の出力端子から出力される出力信号ＶO+、ＶO-を入力する。そして、ヒステリシス比較器９は、増幅器８の出力信号ＶO+、ＶO-の差分が一定のレベル以上の場合にレベル反転して一定の出力を保持するヒステリシス特性をもつ。ヒステリシス比較器９の＋側の入力端子が増幅器８の＋側の出力端子に接続されるとともに、第１のスイッチ２１の一方端に接続され、−側の入力端子が増幅器８の−側の出力端子に接続されるとともに、第１のスイッチ２１の他方端に接続されている。また、ヒステリシス比較器９の単一の出力端子が入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６となっている。
【００１９】
制御回路１０は、電源投入時やリセット動作時などに応じて一定期間Ｔ０にわたって制御信号ＤCTRを出力し、この制御信号ＤCTRを用いて第２のスイッチ２２と第３のスイッチ２３をオンまたはオフする。この場合、制御回路１０からの制御信号ＤCTRの出力期間Ｔ０は、制御回路１０内に図示しないタイマ回路などを内蔵させることにより予め設定される。
【００２０】
エッジ検出部１１は、その入力端子が前述のヒステリシス比較器９の出力端子６に接続されている。そして、エッジ検出部１１は、ヒステリシス比較器９の出力信号ＤOUTの立ち上りと立ち下りの双方のエッジ成分を検出し、そのエッジ検出に応じてエッジ検出信号ＤSWを一定期間Ｔ２にわたって生成して第１のスイッチ２１をオンまたはオフする。この場合、エッジ検出信号ＤSWの出力期間Ｔ２は、エッジ検出部１１内に図示しないワンショットマルチバイブレータ回路などを内蔵させることにより予め設定される。そして、このエッジ検出信号ＤSWの出力期間Ｔ２が、ダブルパルスの誘導電圧信号ＶR+，ＶR-の内の後半のシングルパルスに対する不感期間となる。
【００２１】
第１のスイッチ２１は、ノーマリーオフの特性を有している。そして、第１のスイッチ２１の一方端がヒステリシス比較器９の＋側の入力端子に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
また、第２のスイッチ２２は、ノーマリーオフの特性を有している。そして、第２のスイッチ２２の一方端が第１の基準電位ＶＢ１に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
さらに、第３のスイッチ２３は、ノーマリーオフの特性を有している。そして、第３のスイッチ２３の一方端が第２の基準電位ＶＢ２に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
【００２２】
図２はパルス変換回路７の構成を示す回路図、図３はその動作波形図である。
図２のパルス変換回路７は、２つのバッファ回路７１、７２、および一つの遅延回路７３を含む。
【００２３】
一方のバッファ回路７１は、その入力部がパルス変換回路７の入力端子７ａに接続され、その出力部が送信コイル２の一方端に接続された出力端子７ｂに接続されている。他方のバッファ回路７２は、その入力部が遅延回路７３を介して入力端子７ａに接続され、その出力部が送信コイル２の他方端に接続された出力端子７ｂに接続されている。遅延回路７３の入力信号と出力信号との間の遅延時間は、ここでは期間Ｔ１に設定されている。
【００２４】
図３に示すように、パルス変換回路７の入力端子７ａに加わる入力信号ＤINのロウからハイ、あるいはハイからロウへのレベル変化に応じて、バッファ回路７１を介した一方の出力端子７ｂからは同じレベル変化を伴う信号が出力される。また、バッファ回路７２を介した他方の出力端子７ｃからは遅延回路７３で期間Ｔ１だけ遅延されて同じレベル変化を伴う信号が出力される。
【００２５】
したがって、パルス変換回路７の両出力端子７ｂ、７ｃに接続された送信コイル２には、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがロウからハイに変化したときに、期間Ｔ１に渡って正極性のパルス電流信号ＩT+が流れ、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがハイからロウに変化したときに、期間Ｔ１に渡って負極性のパルス電流信号ＩT-が流れる。
【００２６】
図４はパルス変換回路７の他の構成を示す回路図、図５はその動作波形図である。
図４のパルス変換回路７は、２つの立上りエッジ検出部７４、７５と、インバータ７６とを含む。
【００２７】
一方の立上りエッジ検出部７４は、その入力部がパルス変換回路７の入力端子７ａに接続され、その出力部が送信コイル２の一方端に接続された出力端子７ｂに接続されている。他方の立上りエッジ検出部７５は、その入力部がインバータ７６を介して入力端子７ａに接続され、その出力部が送信コイル２の他方端に接続された出力端子７ｃに接続されている。この場合、各エッジ検出部７４、７５内に図示しないワンショットマルチバイブレータ回路などを内蔵させることにより、各エッジ検出部７４、７５からのエッジ検出信号の出力期間は、ここでは期間Ｔ１に設定される。
【００２８】
図５に示すように、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがロウからハイに変化すると、立上りエッジ検出部７４によってその立上りエッジが検出されて出力端子７ｂから正極性のエッジ検出信号が期間Ｔ１に渡って出力される。また、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがハイからロウに変化すると、インバータ７６でレベル反転されるので、立上りエッジ検出部７５によってインバータ７６でレベル反転された信号の立上りエッジが検出され、正極性のエッジ検出信号が期間Ｔ１に渡って出力される。
【００２９】
したがって、図４に示したパルス変換回路７においても、図２に示したパルス変換回路７と同様、パルス変換回路７の両出力端子７ｂ、７ｃに接続された送信コイル２には、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがロウからハイに変化したときに、期間Ｔ１に渡って正極性のパルス電流信号ＩT+が流れ、パルス変換回路７の入力端子７ａに加わる入力信号ＤINがハイからロウに変化したときに、期間Ｔ１に渡って負極性のパルス電流信号ＩT-が流れる。
なお、図２および図４に示したパルス変換回路７の構成は、あくまで一例であり、これらの構成に限定されるものではない。
【００３０】
図６および図７は、この実施の形態１の信号伝達回路における各部の動作信号の時間変化を示す波形図である。以下、これらの図６および図７を参照して、この実施の形態１の信号伝達回路の動作について説明する。
【００３１】
図６は、電源投入時やリセット動作時に送信データである入力信号ＤINがロウの場合の各部の動作信号の時間変化を示す波形図である。
ここに、符号ＤINは入力端子５への入力信号の動作波形、ＩTは送信コイル２に流れるパルス電流信号の動作波形、ＶR+とＶR-は受信コイル３の出力端子から出力されるダブルパルスの誘導電圧信号の動作波形である。また、ＶO+とＶO-は増幅器８の＋側と−側のそれぞれの出力端子からの出力信号の動作波形であり、この実施の形態１ではヒステリシス比較器９の＋側と−側の入力端子への入力信号ＶA+、ＶA-と一致している。ＤOUTはヒステリシス比較器９から出力端子６に出力される出力信号の動作波形、ＤSWはエッジ検出部１１のエッジ検出信号の動作波形、ＤCTRは制御回路１０から出力される制御信号の動作波形である。
【００３２】
ここで、電源投入時やリセット動作時には、ヒステリシス比較器９の出力信号ＤOUTを初期化する必要がある。この場合、電源投入時やリセット動作時において入力信号ＤINがロウかハイかは予め分かっているので、図６に示すように入力信号ＤINがロウの場合、予め第１の基準電位ＶＢ１と第２の基準電位ＶＢ２の電位の関係をＶＢ１＜ＶＢ２に設定しておく。
【００３３】
そして、電源投入やリセット動作に応じて制御回路１０から制御信号ＤCTRを出力して第２のスイッチ２２と第３のスイッチ２３を共にオンする。そうすると、ヒステリシス比較器９の＋側の入力端子には第１の基準電位ＶＢ１が、−側の入力端子には第２の基準電位ＶＢ２がそれぞれ加わり、その結果、両入力端子に加わる電位差（＝ＶＢ１−ＶＢ２）が一定のレベル以上となるため、ヒステリシス比較器９の出力ＤOUTが強制的にロウに初期化される。なお、このとき、第１のスイッチ２１はオフになっている。
【００３４】
こうして、ヒステリシス比較器９の出力信号ＤOUTをロウに初期化した後、制御回路１０は、電源投入時やリセット動作時から所定期間Ｔ０が経過した時点で制御信号ＤCTRの出力を停止するので、第２スイッチ２２と第３スイッチ２３が共にオフになる。このとき、受信コイル３からのダブルパルスの誘導電圧信号ＶR+、ＶR-は未だ増幅器８に入力されていないため、第２スイッチ２２と第３スイッチ２３が共にオフされた時点（時刻ｔ０）で、ヒステリシス比較器９の入力信号ＶA+、ＶA-は同じ値になるとともに、ヒステリシス比較器９の出力は依然ロウの状態に保たれる。
【００３５】
図３と図５を用いて説明したように、入力信号ＤINがロウからハイに立上る時点（時刻ｔ１）で、送信コイル２には、期間Ｔ１の間、正極性のパルス電流信号ＩT+が流れる。また、入力信号ＤINがハイからロウに立下る時点（時刻ｔ２）で、送信コイル２には期間Ｔ１の間、負極性のパルス電流信号ＩT-が流れる。
【００３６】
いま、時刻ｔ１で入力信号ＤINがロウからハイになると、これに応じて受信コイル３からは、送信コイル２に流れる正極性のパルス電流信号ＩT+の電流変化に誘起されて正負の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+とＶO-となる。その場合、第１のスイッチ２１は未だオフのままなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への入力信号ＶA+、ＶA-となる。また、増幅器８の出力信号ＶO+、ＶO-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してロウからハイとなり、論理レベルを確定する。
【００３７】
そして、ヒステリシス比較器９の出力信号ＤOUTがロウからハイになると、この出力信号ＤOUTのエッジがエッジ検出部１１で検出されるため、エッジ検出部１１は、ハイレベルのエッジ検出信号ＤSWを一定の期間Ｔ２に渡って出力する。これによって、期間Ｔ２の間、第１のスイッチ２１がオンされるため、ヒステリシス比較器９の＋側と−側の入力端子が短絡され、ヒステリシス比較器９への両入力信号ＶA+、ＶA-は共に同電位となる。このため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の＋側と−側の入力端子が短絡されて同電位となっているので、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は予め設定されたしきい値以下であり、ヒステリシス比較器９の出力は、依然ハイの状態に保たれる。
【００３８】
以上から分かるように、時刻ｔ１で入力信号ＤINがロウからハイになり、これに伴って、ヒステリシス比較器９の出力信号ＤOUTがロウからハイになる。そして、出力信号ＤOUTがロウからハイになった際、エッジ検出部１１から一定期間Ｔ２にわたって出力されるハイレベルのエッジ検出信号ＤSWは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【００３９】
次に、時刻ｔ２の時、入力信号ＤINがハイからロウになると、これに応じて受信コイル３からは、送信コイル２に流れる負極性のパルス電流信号ＩT-の電流変化に誘起されて、時刻ｔ１の時とは正負が逆相の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+、ＶO-となる。その場合、第１のスイッチ２１は未だオフのままなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への入力信号ＶA+、ＶA-となる。また、増幅器８の出力信号ＶO+、ＶO-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してハイからロウとなり、論理レベルを確定する。
【００４０】
そして、ヒステリシス比較器９の出力信号ＤOUTがハイからロウになると、この出力信号ＤOUTのエッジがエッジ検出部１１で検出されるため、エッジ検出部１１は、ハイレベルのエッジ検出信号ＤSWを一定の期間Ｔ２に渡って出力する。これによって、期間Ｔ２の間、第１のスイッチ２１がオンされるため、ヒステリシス比較器９の＋側と−側の入力端子が短絡され、ヒステリシス比較器９への両入力信号ＶA+、ＶA-は共に同電位となる。このため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の＋側と−側の入力端子が短絡されて同電位となっているので、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は予め設定されたしきい値以下であり、ヒステリシス比較器９の出力は、依然ロウの状態に保たれる。
【００４１】
以上から分かるように、時刻ｔ２で入力信号ＤINがハイからロウになり、これに伴って、ヒステリシス比較器９の出力信号ＤOUTがハイからロウになる。そして、出力信号ＤOUTがハイからロウになった際、エッジ検出部１１から一定期間Ｔ２にわたって出力されるハイレベルのエッジ検出信号ＤSWは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【００４２】
なお、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスに対する不感期間を設定するエッジ検出信号ＤSWが出力される期間Ｔ２と、送信コイル２のパルス電流信号ＩTが変化する期間Ｔ１との関係は、Ｔ１＜Ｔ２となるように予め設定しておく。
【００４３】
図７は、電源投入時やリセット動作時に入力信号ＤINがハイの場合の各部の動作信号の時間変化を示す波形図であり、各動作信号の名称は図６の場合と同じであるため、各動作信号の名称の説明は省略する。
【００４４】
ここで、電源投入時やリセット動作時、ヒステリシス比較器９の出力信号を初期化する必要がある。この場合、電源投入時やリセット動作時において入力信号ＤINがロウかハイかは予め分かっているので、図７に示されるように、入力信号ＤINがハイの場合、予め第１の基準電位ＶＢ１と第２の基準電位ＶＢ２の電位の関係をＶＢ１＞ＶＢ２に設定しておく。
【００４５】
そして、電源投入やリセット動作に応じて制御回路１０から制御信号ＤCTRを出力して第２のスイッチ２２と第３のスイッチ２３を共にオンする。そうすると、ヒステリシス比較器９の＋側の入力端子には第１の基準電位ＶＢ１が、−側の入力端子には第２の基準電位ＶＢ２がそれぞれ加わり、その結果、両入力端子に加わる電位差（＝ＶＢ１−ＶＢ２）が一定のレベル以上となるため、ヒステリシス比較器９の出力ＤOUTが強制的にハイに初期化される。なお、このとき、第１のスイッチ２１はオフになっている。
【００４６】
電源投入時やリセット動作時以降の動作波形は、図６に示した時刻ｔ１と時刻ｔ２の時の入力信号ＤINと極性が逆になっているだけで、基本的には図６の場合と同じ動作となるため、電源投入時やリセット動作時以降の動作波形の説明を省略する。
【００４７】
以上のように、この発明の実施の形態１の信号伝達回路は、制御回路１０を用いて電源投入時やリセット動作時にヒステリシス比較器９の出力信号ＤOUTを初期化し、出力信号ＤOUTの論理が変化する時に、そのレベル変化をエッジ検出部１１で検出して第１のスイッチ２１をオンにしてヒステリシス比較器９の＋側と−側の入力端子を強制的に短絡することで、ヒステリシス比較器９への入力信号ＶA+、ＶA-を同電位にする。これにより、入力信号ＤINの論理値が変化する毎に受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスのみが増幅器８で増幅されてその出力信号ＶO+、ＶO-がヒステリシス比較器９に入力信号ＶA+、ＶA-として加えられる。したがって、従来のように入力信号ＤINと出力信号ＤOUTとの間で前半のシングルパルスと後半のシングルパルスの期間Ｔ１分の遅延時間を生じるといったことがない。このため、例えばインバータ制御を行う際にも円滑な電圧変換を実施できる。また、ヒステリシス比較器９の＋側と−側の入力端子を短絡する期間Ｔ２は、ヒステリシス比較器９への入力に対する不感期間となるため、ノイズやチャタリングによる誤動作を抑制することができる。
【００４８】
実施の形態２．
図８は、この発明の実施の形態２における信号伝達回路の構成を示す回路図であり、図１に示した実施の形態１と対応もしくは相当する部分には同一の参照符号を付す。
【００４９】
この実施の形態２の信号伝達回路は、送信回路１、送信コイル２、受信コイル３、および受信回路４を備える。この場合、送信回路１、送信コイル２、および受信コイル３の構成は、実施の形態１に示した信号伝達回路の構成と同じであるので、ここでは詳しい説明は省略する。
【００５０】
この実施の形態２の受信回路４は、送信コイル２のパルス電流信号ＩTによって、誘導結合する受信コイル３に誘導される正負の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスを検出する。そして、受信回路４は、前半のシングルパルスの検出に応じて後半のシングルパルスに対する不感期間を設定して後半のシングルパルスを検出せず、前半のシングルパルスのみに基づいて上記入力信号ＤINを復調した出力信号ＤOUTを生成する。
【００５１】
受信回路４は、入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６、増幅器８、ヒステリシス比較器９、制御回路１０、エッジ検出部１１、第１のスイッチ２１、第２のスイッチ２２、第３のスイッチ２３、第４のスイッチ２４、第５のスイッチ２５、第６のスイッチ２６、第７のスイッチ２７、第１の基準電位ＶＢ１、第２の基準電位ＶＢ２、第３の基準電位ＶＢ３、および基準電位ＶREFを備える。
【００５２】
増幅器８は、受信コイル３に誘導されたダブルパルスの誘導電圧信号ＶR+，ＶR-を増幅するものである。増幅器８は、２つの入力端子のそれぞれが受信コイル３の各端子に個別に接続され、＋側の出力端子が第６のスイッチ２６の一端に接続され、−側の出力端子が第７のスイッチ２７の一端に接続されている。
【００５３】
ヒステリシス比較器９は、実施の形態１の場合と同様、増幅器８で誘導電圧信号ＶR+，ＶR-を増幅してその＋側と−側の各出力端子から出力される出力信号Ｖｏ+、Ｖｏ-を入力信号ＶA+、ＶA-として入力する。そして、ヒステリシス比較器９は、上記入力信号ＶA+、ＶA-の差分が一定のレベル以上の場合にレベル反転して一定の出力を保持するヒステリシス特性を有するものである。ヒステリシス比較器９は、＋側の入力端子が第６のスイッチ２６の一端に接続され、−側の入力端子が第７のスイッチ２７の一端に接続されており、また、単一の出力端子が入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６となっている。
【００５４】
制御回路１０は、電源投入時やリセット動作時などに応じて一定期間Ｔ０にわたって制御信号ＤCTRを出力し、この制御信号ＤCTRを用いて第２のスイッチ２２と第３のスイッチ２３をオンまたはオフする。この場合、制御回路１０からの制御信号ＤCTRの出力期間Ｔ０は、制御回路１０内に図示しないタイマ回路などを内蔵させることにより予め設定される。
【００５５】
エッジ検出部１１は、その入力端子が上記ヒステリシス比較器９の出力端子６に接続されている。そして、エッジ検出部１１は、ヒステリシス比較器９の出力信号ＤOUTの立上がりと立下がりの双方のエッジ成分を検出し、そのエッジ検出に応じてエッジ検出信号ＤSWを一定期間Ｔ２に渡って生成して、第１のスイッチ２１、第４のスイッチ２４、第５のスイッチ２５、第６のスイッチ２６、および第７のスイッチ２７をそれぞれオンまたはオフする。この場合、エッジ検出信号ＤSWの出力期間Ｔ２は、エッジ検出部１１内に図示しないワンショットマルチバイブレータ回路などを内蔵させることにより予め設定される。そして、このエッジ検出信号ＤSWの出力期間Ｔ２が、ダブルパルスの誘導電圧信号ＶR+，ＶR-の内の後半のシングルパルスに対する不感期間となる。
【００５６】
第１のスイッチ２１は、ノーマリーオフの特性を有している。そして、第１のスイッチ２１の一方端がヒステリシス比較器９の＋側の入力端子に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
第２のスイッチ２２は、ノーマリーオフの特性を有している。そして、第２のスイッチ２２の一方端が第１の基準電位ＶＢ１に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
第３のスイッチ２３は、ノーマリーオフの特性を有している。そして、第３のスイッチ２３の一方端が第２の基準電位ＶＢ２に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
第４のスイッチ２４は、ノーマリーオフの特性を有している。そして、第４のスイッチ２４の一方端が第３の基準電位ＶＢ３に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
第５のスイッチ２５は、ノーマリーオフの特性を有している。そして、第５のスイッチ２５の一方端が第３の基準電位ＶＢ３に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
第６のスイッチ２６は、ノーマリーオンの特性を有している。そして、第６のスイッチ２６の一方端が増幅器８の＋側の出力端子に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
第７のスイッチ２７は、ノーマリーオンの特性を有している。そして、第７のスイッチ２７の一方端が増幅器８の−側の出力端子に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、エッジ検出部１１からのエッジ検出信号ＤSWの極性によってオンまたはオフする。
【００５７】
そして、上記第６、第７のスイッチ２６、２７が特許請求の範囲における出力遮断スイッチに対応し、第１、第４、第５のスイッチ２１、２４、２５が特許請求の範囲における第３基準電位付与スイッチ群に対応している。
【００５８】
図９は、実施の形態２の信号伝達回路における各部の動作信号の時間変化を示す波形図であり、特に、ここでは電源投入時やリセット動作時に送信データである入力信号ＤINがロウの場合を示している。以下、図９を参照して、この実施の形態２の信号伝達回路の動作について説明する。
【００５９】
図９において、符号ＤINは入力端子５への入力信号の動作波形、ＩTは送信コイル２に流れるパルス電流信号の動作波形、ＶR+とＶR-は受信コイル３の出力端子から出力されるダブルパルスの誘導電圧信号の動作波形である。また、ＶO+とＶO-は増幅器８の＋側と−側のそれぞれの出力端子からの出力信号の動作波形、ＶA+、ＶA-はヒステリシス比較器９の＋側と−側の入力端子への入力信号の動作波形、ＤOUTはヒステリシス比較器９の出力端子６に出力される出力信号の動作波形、ＤSWはエッジ検出部１１のエッジ検出信号の動作波形、ＤCTRは制御回路１０から出力される制御信号の動作波形である。
【００６０】
ここで、電源投入時やリセット動作時には、ヒステリシス比較器９の出力信号ＤOUTを初期化する必要がある。この場合、電源投入時やリセット動作時において入力信号ＤINがロウかハイかは予め分かっているので、図９に示すように入力信号ＤINがロウの場合、予め第１の基準電位ＶＢ１と第２の基準電位ＶＢ２の電位の関係をＶＢ１＜ＶＢ２に設定しておく。
【００６１】
そして、電源投入やリセット動作に応じて制御回路１０から制御信号ＤCTRを出力して第２のスイッチ２２と第３のスイッチ２３を共にオンする。そうすると、ヒステリシス比較器９の＋側の入力端子には第１の基準電位ＶＢ１が、−側の入力端子には第２の基準電位ＶＢ２がそれぞれ加わり、その結果、両入力端子に加わる電位差（＝ＶＢ１−ＶＢ２）が一定のレベル以上となる。そのため、ヒステリシス比較器９の出力ＤOUTが強制的にロウに初期化される。なお、このとき、第１、第４、第５スイッチ２１、２４、２５は共にオフになっている。
【００６２】
こうして、ヒステリシス比較器９の出力信号ＤOUTをロウに初期化した後、制御回路１０は、電源投入時やリセット動作時から所定期間Ｔ０が経過した時点で制御信号ＤCTRの出力を停止するので、第２スイッチ２２と第３スイッチ２３が共にオフになる。このとき、受信コイル３からのダブルパルスの誘導電圧信号ＶR+、ＶR-は未だ増幅器８に入力されていないため、第２スイッチ２２と第３スイッチ２３が共にオフされた時点（時刻ｔ０）でもヒステリシス比較器９の出力信号ＤOUTは依然ロウの状態に保たれる。
【００６３】
図３及び図５を用いて既に説明したように、入力信号ＤINがロウからハイに立上る時点（時刻ｔ１）で、送信コイル２には、期間Ｔ１の間、正極性のパルス電流信号ＩT+が流れる。また、入力信号ＤINがハイからロウに立下る時点（時刻ｔ２）で、送信コイル２には、期間Ｔ１の間、負極性のパルス電流信号ＩT-が流れる。
【００６４】
時刻ｔ１で入力信号ＤINがロウからハイになると、これに応じて受信コイル３の各出力端子の信号ＶR+とＶR-は、送信コイル２に流れる正極性のパルス電流信号ＩT+の変化に対応して、双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+、ＶO-となる。この場合、第６、第７のスイッチ２６、２７はオン、第１、第４、第５の各スイッチ２１、２４、２５はオフなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への同電位の入力信号ＶA+、ＶA-となる。このとき、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してロウからハイとなり、論理レベルを確定する。
【００６５】
このように、ヒステリシス比較器９の出力信号ＤOUTがロウからハイになると、この出力信号ＤOUTのエッジがエッジ検出部１１で検出され、エッジ検出部１１は、ハイレベルのエッジ検出信号ＤSWを一定の期間Ｔ２に渡って出力する。これによって、上記期間Ｔ２の間、第６のスイッチ２６と第７のスイッチ２７はオフし、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を切り離す。また、このエッジ検出信号ＤSWによって第１、第４、第５のスイッチ２１、２４、２５がオンされるため、ヒステリシス比較器９の＋側と−側の入力端子が短絡されるとともに、両入力端子は第３の基準電位ＶＢ３となる。そのため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の出力信号ＤOUTは、それには何ら影響されることなく、依然ハイの状態に保たれる。
【００６６】
この場合の第３の基準電位ＶＢ３の大きさは、ヒステリシス比較器９が動作しない電位に予め設定しておく。例えば、ヒステリシス比較器９をＮＭＯＳトランジスタの入力段で構成した場合、第３の基準電位ＶＢ３はＮＭＯＳトランジスタが動作しないような低い電位、例えば接地電位とする。また、ヒステリシス比較器９をＰＭＯＳトランジスタの入力段で構成した場合、第３の基準電位ＶＢ３はＰＭＯＳトランジスタが動作しないような高い電位、例えば電源電位とする。
【００６７】
以上の説明から分かるように、この実施の形態２においても、実施の形態１と同様、エッジ検出部１１から一定期間Ｔ２に渡って出力されるハイレベルのエッジ検出信号ＤSWは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【００６８】
次に、時刻ｔ２の時、入力信号ＤINがハイからロウになると、これに応じて受信コイル３からは、送信コイル２に流れる負極性のパルス電流信号ＩT-の変化に誘起されて、時刻ｔ１の時と正負が反対の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+、ＶO-となる。この場合、第６、第７のスイッチ２６、２７はオン、第１、第４、第５の各スイッチ２１、２４、２５はオフなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への同電位の入力信号ＶA+、ＶA-となる。このとき、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してハイからロウとなり、論理レベルを確定する。
【００６９】
このように、ヒステリシス比較器９の出力信号ＤOUTがハイからロウになると、この出力信号ＤOUTのエッジがエッジ検出部１１で検出されるため、エッジ検出部１１は、ハイレベルのエッジ検出信号ＤSWを一定の期間Ｔ２に渡って出力する。これによって、上記期間Ｔ２の間、第６のスイッチ２６と第７のスイッチ２７はオフし、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続が切り離される。また、このエッジ検出信号ＤSWによって第１、第４、第５の各スイッチ２１、２４、２５がオンされるため、ヒステリシス比較器９の＋側と−側の入力端子が短絡されるとともに、両入力端子が第３の基準電位ＶＢ３となる。そのため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の出力信号ＤOUTは、それに何ら影響されることなく、依然ロウの状態に保たれる。
【００７０】
また、この場合もエッジ検出部１１から一定期間Ｔ２に渡って出力されるハイレベルのエッジ検出信号ＤSWは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【００７１】
なお、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８で増幅されてヒステリシス比較器９に入力されないように不感期間を設定するためのエッジ検出信号ＤSWが出力される期間Ｔ２と、送信コイル２のパルス電流信号ＩTが変化する期間Ｔ１との関係は、Ｔ１＜Ｔ２となるように予め設定しておく。
【００７２】
なお、図９では、電源投入時やリセット動作時に入力信号ＤINがロウの場合の動作波形を示したが、電源投入時やリセット動作時に入力信号ＤINがハイの場合、第１の基準電位ＶＢ１と第２の基準電位ＶＢ２の電位の関係をＶＢ１＞ＶＢ２とする。そして、制御回路１０の制御信号ＤCTRを用いて第２のスイッチ２２と第３のスイッチ２３をオンすることにより、ヒステリシス比較器９の出力電圧をハイに初期化する。また、電源投入やリセット動作時に入力信号ＤINがハイの場合、それ以降の動作波形は、図９に示した時刻ｔ１と時刻ｔ２の時の入力信号ＤINと極性が逆になっているだけで、基本的には図９の場合と同じ動作のため、電源投入時やリセット動作時以降の動作波形の説明を省略する。
【００７３】
以上のように、この発明の実施の形態２の信号伝達回路は、制御回路１０を用いて電源投入時やリセット動作時にヒステリシス比較器９の出力信号ＤOUTを初期化し、出力信号ＤOUTの論理が変化する時に、そのレベル変化をエッジ検出部１１で検出して第６、第７のスイッチ２６、２７をオフにして増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を強制的に切り離す。そのため、入力信号ＤINの論理値が変化する毎に受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスのみが増幅器８で増幅されてヒステリシス比較器９に入力される。これにより、従来のように入力信号ＤINと出力信号ＤOUTとの間で前半のシングルパルスと後半のシングルパルスの期間Ｔ１分の遅延を生じるといったことがなくなり、また、増幅器８からの出力信号ＶO+、ＶO-の影響を確実に避けることができる。このため、例えばインバータ制御を行う際にも円滑な電圧変換を実施できる。
【００７４】
また、エッジ検出部１１からのエッジ検出信号ＤSWによって第６、第７のスイッチ２６、２７を一定期間Ｔ２に渡ってオフにする時には、同時に第１、第４、第５の各スイッチ２１、２４、２５をオンにしてヒステリシス比較器９の＋側と−側の入力端子を短絡し、かつヒステリシス比較器９のそれぞれの入力端子にヒステリシス比較器９が動作しない第３の基準電位ＶＢ３を与えるので、その期間Ｔ２中はノイズやチャタリングによる誤動作を抑制することができるとともに、ヒステリシス比較器９のオフセット電圧の影響による誤動作を抑制することができる。
【００７５】
実施の形態３．
図１０は、この発明の実施の形態３における信号伝達回路の構成を示す回路図であり、図８に示した実施の形態２と対応もしくは相当する構成部分には同一の参照符号を付す。    
【００７６】
実施の形態３の信号伝達回路は、送信回路１、送信コイル２、受信コイル３、受信回路４を備える。この場合、送信回路１、送信コイル２、および受信コイル３の構成は、実施の形態１に示した信号伝達回路の構成と同じであるので、ここでは詳しい説明は省略する。
【００７７】
実施の形態３の受信回路４は、送信コイル２のパルス電流信号ＩTによって、誘導結合する受信コイル３に誘導される、正負の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスを検出すると、これに応じて後半のシングルパルスに対する不感期間を設定して後半のシングルパルスを検出せず、前半のシングルパルスのみに基づいて上記の入力信号ＤINを復調した出力信号ＤOUTを生成する回路である。
【００７８】
上記受信回路４は、入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６、増幅器８、ヒステリシス比較器９、制御回路１０、立上りエッジ検出部１３、立下りエッジ検出部１４、両エッジ検出部１５、第２のスイッチ２２、第３のスイッチ２３、第４のスイッチ２４、第５のスイッチ２５、第６のスイッチ２６、第７のスイッチ２７、第８のスイッチ２８、第９のスイッチ２９、第１の基準電位ＶＢ１、第２の基準電位ＶＢ２、第４の基準電位ＶＢ４、第５の基準電位ＶＢ５、および基準電位ＶREFを備える。
【００７９】
増幅器８は、受信コイル３に誘導されたダブルパルスの誘導電圧信号ＶR+，ＶR-を増幅する。増幅器８は、２つの入力端子が受信コイル３の各端子に個別に接続され、＋側の出力端子が第６のスイッチ２６の一端に接続され、−側の出力端子が第７のスイッチ２７の一端に接続されている。
【００８０】
ヒステリシス比較器９は、実施の形態１、２の場合と同様、増幅器８で誘導電圧信号ＶR+，ＶR-を増幅して増幅器８の＋側と−側の各出力端子から出力される出力信号Ｖｏ+、Ｖｏ-を入力信号ＶA+、ＶA-として入力する。ヒステリシス比較器９は、入力信号ＶA+、ＶA-の差分が一定のレベル以上の場合にレベル反転して一定の出力を保持するヒステリシス特性をもつものである。ヒステリシス比較器９の＋側の入力端子が第６のスイッチ２６の一端に接続され、−側の入力端子が第７のスイッチ２７の一端に接続されており、また、単一の出力端子が入力信号ＤINを復調した出力信号ＤOUTが出力される出力端子６となっている。
【００８１】
制御回路１０は、電源投入時やリセット動作時などに応じて一定期間Ｔ０にわたって制御信号ＤCTRを出力し、この制御信号ＤCTRを用いて第２のスイッチ２２と第３のスイッチ２３をオンまたはオフする。この場合、制御回路１０からの制御信号ＤCTRの出力期間Ｔ０は、制御回路１０内に図示しないタイマ回路などを内蔵させることにより予め設定される。
【００８２】
立上りエッジ検出部１３は、その入力部が出力端子６に接続されており、ヒステリシス比較器９の出力信号ＤUOTの立上りのエッジ成分を検出する。そして、立上りエッジ検出部１３は、上記立上りのエッジ検出に応じて立上りエッジ検出信号ＤSWRを一定期間Ｔ３に渡って生成して、第４のスイッチ２４と第５のスイッチ２５をオンまたはオフする。
【００８３】
立下りエッジ検出１４は、その入力部が出力端子６に接続されており、ヒステリシス比較器９の出力信号ＤUOTの立下りのエッジ成分を検出する。そして、立下りエッジ検出１４は、上記立下りのエッジ検出に応じて立下りエッジ検出信号ＤSWFを一定期間Ｔ４に渡って生成して、第８のスイッチ２８と第９のスイッチ２９をオンまたはオフする。
【００８４】
両エッジ検出部１５は、その入力部が出力端子６に接続されており、ヒステリシス比較器９の出力信号ＤUOTの立上りと立下りの双方のエッジ成分を検出する。そして、両エッジ検出部１５は、上記双方のエッジ検出に応じてエッジ検出信号ＤSWBを一定期間Ｔ２に渡って生成して、第６のスイッチ２６と第７のスイッチ２７をオンまたはオフする。
【００８５】
なお、各エッジ検出部１３、１４、１５からそれぞれ出力されるエッジ検出信号ＤSWR、ＤSWF、ＤSWBの出力期間Ｔ３、Ｔ４、Ｔ２は、各エッジ検出部１３、１４、１５内に図示しないワンショットマルチバイブレータ回路などを内蔵することにより予め設定される。そして、両エッジ検出部１５から出力されるエッジ検出信号ＤSWBの出力期間Ｔ２が、ダブルパルスの誘導電圧信号ＶR+，ＶR-の内の後半のシングルパルスに対する不感期間となる。
【００８６】
第２のスイッチ２２は、ノーマリーオフの特性を有している。そして、第２のスイッチ２２の一方端が第１の基準電位ＶＢ１に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
第３のスイッチ２３は、ノーマリーオフの特性を有している。そして、第３のスイッチ２３の一方端が第２の基準電位ＶＢ２に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、制御回路１０の制御信号ＤCTRの極性によってオンまたはオフする。
第４のスイッチ２４は、ノーマリーオフの特性を有している。そして、第４のスイッチ２４の一方端が第４の基準電位ＶＢ４に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、立上りエッジ検出部１３の出力信号ＤSWRの極性によってオンまたはオフする。
第５のスイッチ２５は、ノーマリーオフの特性を有している。そして、第５のスイッチ２５の一方端が第５の基準電位ＶＢ５に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、立上りエッジ検出部１３の出力信号ＤSWRの極性によってオンまたはオフする。
第６のスイッチ２６は、ノーマリーオンの特性を有している。そして、第６のスイッチ２６の一方端が増幅器８の＋側の出力端子に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、両エッジ検出部１５からのエッジ検出信号ＤSWBの極性によってオンまたはオフする。
第７のスイッチ２７は、ノーマリーオンの特性を有している。そして、第７のスイッチ２７の一方端が増幅器８の−側の出力端子に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、両エッジ検出部１５からのエッジ検出信号ＤSWBの極性によってオンまたはオフする。
第８のスイッチ２８は、ノーマリーオフの特性を有している。そして、第８のスイッチ２８の一方端が第４の基準電位ＶＢ４に接続され、他方端がヒステリシス比較器９の−側の入力端子に接続されており、立下りエッジ検出部１４の出力信号ＤSWFの極性によってオンまたはオフする。
第９のスイッチ２９は、ノーマリーオフの特性を有している。そして、第９のスイッチ２９の一端が第５の基準電位ＶＢ５に接続され、他方端がヒステリシス比較器９の＋側の入力端子に接続されており、立下りエッジ検出部１４の出力信号ＤSWFの極性によってオンまたはオフする。
【００８７】
そして、上記第６、第７のスイッチ２６、２７が特許請求の範囲における出力遮断スイッチに対応し、上記第４、第８のスイッチ２４、２８が特許請求の範囲における第４基準電位付与スイッチ群に対応し、また、上記第５、第９のスイッチ２５、２９が特許請求の範囲における第５基準電位付与スイッチ群に対応している。
【００８８】
図１１は立上りエッジ検出部１３の構成例を示す回路図、図１２はその動作波形図である。
図１１の立上りエッジ検出部１３は、ＡＮＤ回路１３１、遅延回路１３２、およびインバータ１３３を含む。
【００８９】
ＡＮＤ回路１３１は、２つの入力端子の一方端がヒステリシス比較器９の出力端子６に接続され、他方端がインバータ１３３の出力端子に接続されており、ＡＮＤ回路１３１の出力端子から立上りエッジ検出信号ＤSWFが出力される。遅延回路１３２は、その入力端子がヒステリシス比較器９の出力端子６に接続され、その出力端子がインバータ１３３の入力端子に接続されている。遅延回路１３２の入力信号と出力信号との間の遅延時間は、ここでは期間Ｔ３に設定されている。インバータ１３３は、その入力端子が遅延回路１３２の出力端子に接続され、その出力端子がＡＮＤ回路１３１の入力端子の一端に接続されている。
【００９０】
したがって、図１１の構成の立上りエッジ検出部１３では、図１２に示すように、ヒステリシス比較器９からの出力信号ＤOUTがロウからハイに変化すると、これに応じて期間Ｔ３に渡ってハイレベルの立上りエッジ検出信号ＤSWRが出力される。なお、図１１の立上りエッジ検出部１３の構成は一例であって、この構成のものに限定されるものではない。
【００９１】
図１３は立下りエッジ検出部１４の構成例を示す回路図、図１４はその動作波形図である。
図１３の立下りエッジ検出部１４は、ＡＮＤ回路１４１、遅延回路１４２、およびインバータ１４３を含む。
【００９２】
ＡＮＤ回路１４１は、２つの入力端子の一方端がインバータ１４３の出力端子に接続され、他方端が遅延回路１４２の出力端子に接続されており、ＡＮＤ回路１４１の出力端子から立下りエッジ検出信号ＤSWFが出力される。遅延回路１４２は、その入力端子がヒステリシス比較器９の出力端子６に接続され、出力端子がＡＮＤ回路１４１の他方の入力端子に接続されている。遅延回路１４２の入力信号と出力信号との間の遅延時間は、ここでは期間Ｔ４に設定されている。インバータ１４３は、その入力端子がヒステリシス比較器９の出力端子６に接続され、出力端子がＡＮＤ回路１４１の一方の入力端子に接続されている。
【００９３】
したがって、図１３の構成の立下りエッジ検出部１４では、図１４に示すように、ヒステリシス比較器９からの出力信号ＤOUTがハイからロウに変化すると、これに応じて期間Ｔ４に渡ってハイレベルの立下りエッジ検出信号ＤSWFが出力される。なお、図１３の立下りエッジ検出部１４の構成は一例であって、この構成のものに限定されるものではない。
【００９４】
図１５は、両エッジ検出部１５の構成例を示す回路図、図１６はその動作波形図である。
図１５の両エッジ検出部１５は、ＸＯＲ回路１５１と、遅延回路１５２とを含む。
ＸＯＲ回路１５１は、２つの入力端子の一方端がヒステリシス比較器９の出力端子６に接続され、他方端が遅延回路１５２の出力端子に接続されており、ＸＯＲ回路１５１の出力端子からエッジ検出信号ＤSWBが出力される。遅延回路１５２は、その入力端子がヒステリシス比較器９の出力端子６に接続され、出力端子がＸＯＲ回路１５１の他方の入力端子に接続されている。遅延回路１５２の入力信号と出力信号との間の遅延時間は、ここでは期間Ｔ２に設定されている。
【００９５】
したがって、図１５の構成の両エッジ検出部１５では、図１６に示すように、ヒステリシス比較器９からの出力信号ＤOUTがロウからハイに変化したとき、およびハイからロウに変化したときのいずれの場合も、これに応じて期間Ｔ２に渡ってハイレベルのエッジ検出信号ＤSWBが出力される。なお、図１５の両エッジ検出部１５の構成は一例であって、この構成に限定されるものではない。
【００９６】
ここで、両エッジ検出部１５のエッジ検出信号ＤSWBが出力される期間Ｔ２と、立上りエッジ検出部１３の立上りエッジ検出信号ＤSWRが出力される期間Ｔ３の関係は、Ｔ２＞Ｔ３とする。しかも、立上りエッジ検出部１３の立上りエッジ検出信号ＤSWRは、両エッジ検出部１５のエッジ検出信号ＤSWBがハイになった後にハイとなり、両エッジ検出部１５のエッジ検出信号ＤSWBがロウになった後にロウとなるように設定されている。
【００９７】
また、両エッジ検出部１５のエッジ検出信号ＤSWBが出力される期間Ｔ２と、立下りエッジ検出部１４の立下りエッジ検出信号ＤSWFが出力される期間Ｔ４の関係は、Ｔ２＞Ｔ４とする。しかも、立下りエッジ検出部１４の立下りエッジ検出信号ＤSWFは、両エッジ検出部１５のエッジ検出信号ＤSWBがハイになった後にハイとなり、両エッジ検出部１５のエッジ検出信号ＤSWBがロウになった後にロウとなるように設定されている。
【００９８】
図１７は、この実施の形態３の信号伝達回路における各部の動作信号の時間変化を示す波形図であり、特に、図１７では電源投入やリセット動作時に送信データである入力信号ＤINがロウの場合を示している。以下、図１７を参照して、この実施の形態３の信号伝達回路の動作について説明する。
【００９９】
図１７において、符号ＤINは入力端子５への入力信号の動作波形、ＩTは送信コイル２に流れるパルス電流信号の動作波形、ＶR+とＶR-は受信コイル３の出力端子から出力されるダブルパルスの誘導電圧信号の動作波形である。また、ＶO+とＶO-は増幅器８の＋側と−側のそれぞれの出力端子からの出力信号の動作波形、ＶA+、ＶA-はヒステリシス比較器９の＋側と−側の入力端子への入力信号の動作波形、ＤOUTはヒステリシス比較器９の出力端子６に出力される出力信号の動作波形である。また、ＤSWRは立上り検出部１３から出力される立上りエッジ検出信号の動作波形、ＤSWFは立下り検出部１４から出力される立下りエッジ検出信号の動作波形、ＤSWBは両エッジ検出部１５から出力されるエッジ検出信号の動作波形、ＤCTRは制御回路１０から出力される制御信号の動作波形である。
【０１００】
ここで、電源投入時やリセット動作時には、ヒステリシス比較器９の出力信号ＤOUTを初期化する必要がある。この場合、電源投入時やリセット動作時において入力信号ＤINがロウかハイかは予め分かっているので、図１７に示すように入力信号ＤINがロウの場合、予め第１の基準電位ＶＢ１と第２の基準電位ＶＢ２の電位の関係をＶＢ１＜ＶＢ２に設定しておく。
【０１０１】
そして、電源投入やリセット動作に応じて制御回路１０から制御信号ＤCTRを出力して第２のスイッチ２２と第３のスイッチ２３を共にオンする。そうすると、ヒステリシス比較器９の＋側の入力端子には第１の基準電位ＶＢ１が、−側の入力端子には第２の基準電位ＶＢ２がそれぞれ加わる。その結果、ヒステリシス比較器９の両入力端子に加わる電位差（＝ＶＢ１−ＶＢ２）が一定のレベル以上となるため、ヒステリシス比較器９の出力ＤOUTが強制的にロウに初期化される。なお、このとき、第４、第５、第８、第９の各スイッチ２４、２５、２８、２９は共にオフになっている。
【０１０２】
こうして、ヒステリシス比較器９の出力信号ＤＯＵＴをロウに初期化した後、制御回路１０は、電源投入時やリセット動作時から所定期間Ｔ０が経過した時点で制御信号ＤCTRの出力を停止するので、第２スイッチ２２と第３スイッチ２３が共にオフになる。このとき、受信コイル３からのダブルパルスの誘導電圧信号ＶR+、ＶR-は未だ増幅器８に入力されていないため、第２スイッチ２２と第３スイッチ２３が共にオフされた時点（時刻ｔ０）でもヒステリシス比較器９の出力は依然ロウの状態に保たれる。
【０１０３】
図３と図５を用いて既に説明したように、入力信号ＤINがロウからハイに立上る時点（時刻ｔ１）で、送信コイル２には、期間Ｔ１の間、正極性のパルス電流信号ＩT+が流れる。また、入力信号ＤINがハイからロウに立下る時点（時刻ｔ２）で、送信コイル２にはＴ１の期間、負極性のパルス電流信号ＩT-が流れる。
【０１０４】
いま、時刻ｔ１で入力信号ＤINがロウからハイになると、これに応じて受信コイル３のそれぞれの出力端子の信号ＶR+とＶR-は、送信コイル２に流れる正極性のパルス電流信号ＩT+の変化に誘起されて、正負の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+とＶO-となる。その場合、第６、第７のスイッチ２６、２７はオン、第４、第５、第８、第９の各スイッチ２４、２５、２８、２９はオフなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への同電位の入力信号ＶA+、ＶA-となる。このとき、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してロウからハイとなり、論理レベルを確定する。
【０１０５】
このように、ヒステリシス比較器９の出力信号ＤOUTがロウからハイになると、この出力信号ＤOUTの立上りエッジが両エッジ検出部１５で検出されるため、両エッジ検出部１５はエッジ検出信号ＤSWBを一定期間Ｔ２に渡って出力する。これによって、期間Ｔ２の間、第６のスイッチ２６と第７のスイッチ２７がオフし、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を切り離す。
【０１０６】
しかも、このヒステリシス比較器９の出力信号ＤOUTがロウからハイになると、この出力信号ＤOUTの立上りエッジが立上りエッジ検出部１３で検出されるため、立上りエッジ検出部１３は立上りエッジ検出信号ＤSWRを一定の期間Ｔ３に渡って出力する。この立上りエッジ検出信号ＤSWRによって第４のスイッチ２４と第５のスイッチ２５が共にオンされるため、ヒステリシス比較器９の＋側の入力端子は第４の基準電位ＶＢ４となり、−側の入力端子は第５の基準電位ＶＢ５となる。
【０１０７】
上記のように、第６のスイッチ２６と第７のスイッチ２７は、エッジ検出信号ＤSWBが一定の期間Ｔ２に渡って出力されている間はオフとなり、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続が切り離されるため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されて増幅されても、ヒステリシス比較器９の＋側と−側の入力端子には入力されず、代わりに期間Ｔ３に渡って第４の基準電位ＶＢ４と第５の基準電位ＶＢ５が加わる。この場合の第４の基準電位ＶＢ４と第５の基準電位ＶＢ５の大きさは、ヒステリシス比較器９の出力信号の極性が反転しないだけの十分大きな電位差とし、第４の基準電位ＶＢ４と第５の基準電位ＶＢ５の関係は、ＶＢ４＞ＶＢ５となるように予め設定しておく。これにより、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の出力信号ＤOUTは、それに何ら影響されることなく、またノイズの影響を受けることなく安定して依然ハイの状態に保たれる。
【０１０８】
以上から分かるように、時刻ｔ１においてヒステリシス比較器９の出力信号ＤOUTがロウからハイにレベル反転した際に両エッジ検出部１５から一定期間Ｔ２に渡って出力されるハイレベルのエッジ検出信号ＤSWBは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【０１０９】
次に、時刻ｔ２の時、入力信号ＤINがハイからロウになり、これに応じて受信コイル３からは、送信コイル２に流れる負極性のパルス電流信号ＩT-の変化に誘起されて、時刻ｔ１の時と正負が逆相の双極性のダブルパルスの誘導電圧信号ＶR+、ＶR-が出力される。ここで、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスが最初に増幅器８に入力され、増幅された出力信号ＶO+、ＶO-となる。その場合、第６、第７のスイッチ２６、２７はオン、第４、第５、第８、第９の各スイッチ２４、２５、２８、２９はオフなので、増幅器８の出力信号ＶO+、ＶO-がそのままヒステリシス比較器９への同電位の入力信号ＶA+、ＶA-となる。このとき、ヒステリシス比較器９への入力信号ＶA+、ＶA-の差分は、予め設定されたしきい値よりも大きいので、ヒステリシス比較器９の出力信号ＤOUTは、レベル反転してハイからロウとなり、論理レベルを確定する。
【０１１０】
このように、ヒステリシス比較器９の出力信号ＤOUTがハイからロウになると、この出力信号ＤOUTの立下りエッジが両エッジ検出部１５で検出されるため、両エッジ検出部１５は、エッジ検出信号ＤSWBを一定期間Ｔ２に渡って出力する。これによって、期間Ｔ２の間、第６のスイッチ２６と第７のスイッチ２７がオフし、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を切り離す。
【０１１１】
しかも、このヒステリシス比較器９の出力信号ＤOUTがハイからロウになると、この出力信号ＤOUTの立下りエッジが立下りエッジ検出部１４で検出されるため、立下りエッジ検出部１４は立下りエッジ検出信号ＤSWFを一定期間Ｔ４に渡って出力する。この立下りエッジ検出信号ＤSWFによって第８のスイッチ２８と第９のスイッチ２９が共にオンされるため、ヒステリシス比較器９の＋側の入力端子は第５の基準電位ＶＢ５となり、ヒステリシス比較器９の−側の入力端子は第４の基準電位ＶＢ４となる。
【０１１２】
上記のように、第６のスイッチ２６と第７のスイッチ２７は、エッジ検出信号ＤSWBが一定の期間Ｔ２に渡って出力されている間はオフとなり、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続が切り離されるため、受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されて増幅されても、ヒステリシス比較器９の＋側と−側の入力端子には入力されず、代わりに期間Ｔ４に渡って第４の基準電位ＶＢ４と第５の基準電位ＶＢ５が加わる。この場合の第４の基準電位ＶＢ４と第５の基準電位ＶＢ５の大きさは、前述のようにＶＢ４＞ＶＢ５であり、ヒステリシス比較器９の出力信号の極性が反転しないだけの十分大きな電位差となる。これにより、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内、後半のシングルパルスが増幅器８に入力されても、ヒステリシス比較器９の出力信号ＤOUTは、それに何ら影響されず、またノイズの影響を受けることなく安定して依然ロウの状態に保たれる。
【０１１３】
以上から分かるように、時刻ｔ２においてヒステリシス比較器９の出力信号ＤOUTがハイからロウにレベル反転した際に両エッジ検出部１５から一定期間Ｔ２に渡って出力されるハイレベルのエッジ検出信号ＤSWBは、ヒステリシス比較器９について、ダブルパルスの誘導電圧信号ＶR+、ＶR-の内の後半のシングルパルスに対する不感期間を設定する信号となる。
【０１１４】
なお、図１７では、電源投入時やリセット動作時に入力信号ＤINがロウの場合の動作波形を示したが、電源投入時やリセット動作時に入力信号ＤINがハイの場合、制御回路１０の制御信号ＤCTRを用いて第２のスイッチ２２と第３のスイッチ２３をオンすることで、ヒステリシス比較器９の出力電圧をハイに初期化する。また、電源投入時やリセット動作時に入力信号ＤINがハイの場合、それ以降の動作波形は、図１７に示した時刻ｔ１と時刻ｔ２の時の入力信号ＤINと極性が逆になっているだけで、基本的には図１７の場合と同じ動作のため、電源投入やリセット動作時以降の動作波形の説明を省略する。
【０１１５】
以上のように、この発明の実施の形態３の信号伝達回路は、実施の形態１、２の場合と同様、制御回路１０を用いて電源投入時やリセット動作時にヒステリシス比較器９の出力信号ＤOUTを初期化し、出力信号ＤOUTの論理が変化する時に、そのレベル変化を両エッジ検出部１５で検出して第６、第７のスイッチ２６、２７をオフにして増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を強制的に切り離す。そのため、入力信号ＤINの論理値が変化する毎に受信コイル３から出力されるダブルパルスの誘導電圧信号ＶR+、ＶR-の内、前半のシングルパルスのみが増幅器８で増幅されてヒステリシス比較器９に入力される。これにより、従来のように入力信号ＤINと出力信号ＤOUTとの間で前半のシングルパルスと後半のシングルパルスの期間Ｔ１分の遅延を生じるといったことがなくなり、また、増幅器８からの出力信号ＶO+、ＶO-の影響を確実に避けることができる。このため、例えばインバータ制御を行う際にも円滑な電圧変換を実施できる。
【０１１６】
また、両エッジ検出部１５からのエッジ検出信号ＤSWBによって、増幅器８の出力端子とヒステリシス比較器９の入力端子との間の接続を切り離す際には、立上りエッジ検出部１３の立上りエッジ検出信号ＤSWRと立下りエッジ検出部１４の立下りエッジ検出信号ＤSWFによって、ヒステリシス比較器９のそれぞれの入力端子にヒステリシス比較器９の出力信号の論理が反転しない第４と第５の基準電位ＶＢ４、ＶＢ５を与えるので、ヒステリシス比較器９のオフセット電圧の影響による誤動作を抑制することができる。さらに、ヒステリシス比較器９のそれぞれの入力端子の電位をヒステリシス比較器９の出力信号の論理が反転しない第４と第５の基準電位ＶＢ４、ＶＢ５の大小関係で固定するため、単相ノイズによる誤動作を抑制することができる。
【０１１７】
なお、この発明は、上記の各実施の形態１〜３の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１〜３を自由に組み合わせたり、各実施の形態１〜３の構成について各種の変形を加えたり、あるいは省略することが可能である。
【図１】
0005875704.tif 000002
【図２】
0005875704.tif 000003
【図３】
0005875704.tif 000004
【図４】
0005875704.tif 000005
【図５】
0005875704.tif 000006
【図６】
0005875704.tif 000007
【図７】
0005875704.tif 000008
【図８】
0005875704.tif 000009
【図９】
0005875704.tif 000010
【図１０】
0005875704.tif 000011
【図１１】
0005875704.tif 000012
【図１２】
0005875704.tif 000013
【図１３】
0005875704.tif 000014
【図１４】
0005875704.tif 000015
【図１５】
0005875704.tif 000016
【図１６】
0005875704.tif 000017
【図１７】
0005875704.tif 000018