(57)【特許請求の範囲】
【請求項１】
オプトエレクトロニクス半導体チップ（１００，３００，５００）を有しているオプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）において、
前記半導体チップ（１００，３００，５００）は、上面（１９１，２３１，３９１，５９１）及び下面（１９２，２３２，３９２，５９２）を備えている電気絶縁性の成形体（１９０，２３０，３９０，５９０）に埋設されており、
前記成形体（１９０，２３０，３９０，５９０）にスルーコンタクト（１７０，３７０，３８０，５７０）が埋設されており、該スルーコンタクト（１７０，３７０，３８０，５７０）は前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）と下面（１９２，２３２，３９２，５９２）との間の導電性の接続部を形成しており、
前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）には反射性の層（２１０，２５０，４１０，６１０）が配置されており、該反射性の層は、前記半導体チップ（１００，３００，５００）の電気的なコンタクト（１４１，３２１，３４１，５２１）と前記スルーコンタクト（１７０，３７０，３８０，５７０）との間の導電性の接続部を形成するコンタクトセクション（２１２，４１２，４１３，４１４，６１２）、及び、当該コンタクトセクション（２１２，４１２，４１３，４１４，６１２）と電気的に絶縁されているミラーセクション（２１１，４１１，６１１）を有しており、
前記コンタクトセクション（２１２，４１２，４１３，４１４，６１２）の領域において、誘電体（２００，４００，６００）が前記成形体（１９０，３９０，５９０）の上面（１９１，３９１，５９１）と前記反射性の層（２１０，４１０，６１０）との間に配置されており、
前記反射性の層（２１０，２５０，４１０，６１０）は、前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）の少なくとも５０％を覆っており、
前記オプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）の電気的なコンタクト（１２１，１７２，３７２，３８２，５４１，５７２）は、前記成形体（１９０，２３０，３９０，５９０）の下面（１９２，２３２，３９２，５９２）において露出していることを特徴とする、オプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）。
【請求項２】
前記半導体チップ（１００，３００，５００）の上面（１６１，３６１，５６１）は、前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）側に配置されており、
前記半導体チップ（１００，３００，５００）の上面（１６１，３６１，５６１）から前記半導体チップ（１００，３００，５００）の放射が出射され、
前記半導体チップ（１００，３００，５００）の上面（１６１，３６１，５６１）の少なくとも一部は、前記成形体（１９０，２３０，３９０，５９０）によっても前記反射性の層（２１０，２５０，４１０，６１０）によっても覆われていない、請求項１に記載のオプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）。
【請求項３】
前記誘電体（２００，４００，６００）はベンゾシクロブテンを有している、請求項１または２に記載のオプトエレクトロニクス半導体モジュール（１０，３０，４０）。
【請求項４】
前記誘電体（２００，４００，６００）は５０ｎｍから５００ｎｍの間の厚さを有している、請求項１乃至３のいずれか一項記載のオプトエレクトロニクス半導体モジュール（１０，３０，４０）。
【請求項５】
前記反射性の層（２１０，２５０，４１０，６１０）は銀又はアルミニウムを有している、請求項１乃至４のいずれか一項に記載のオプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）。
【請求項６】
オプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）の製造方法において、
−オプトエレクトロニクス半導体チップ（１００，３００，５００）及びスルーコンタクト（１７０，３７０，３８０，５７０）を、上面（１９１，２３１，３９１，５９１）及び下面（１９２，２３２，３９２，５９２）を備えている成形体（１９０，２３０，３９０，５９０）に埋設するステップであって、
前記スルーコンタクト（１７０，３７０，３８０，５７０）は、前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）と下面（１９２，２３２，３９２，５９２）との間の導電性の接続部を形成しているステップと、
−誘電体（２００，４００，６００）を、前記成形体（１９０，３９０，５９０）の上面（１９１，３９１，５９１）に配置するステップと、
−反射性の層（２１０，２５０，４１０，６１０）を、前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）と前記誘電体（２００，４００，６００）の上に配置するステップであって、
前記反射性の層（２１０，２５０，４１０，６１０）は、前記半導体チップ（１００，３００，５００）の電気的なコンタクト（１４１，３２１，３４１，５２１）と前記スルーコンタクト（１７０，３７０，３８０，５７０）との間の前記導電性の接続部を形成するコンタクトセクション（２１２，４１２，４１３，４１４，６１２）、及び、当該コンタクトセクション（２１２，４１２，４１３，４１４，６１２）と電気的に絶縁されているミラーセクション（２１１，４１１，６１１）を有しており、
前記誘電体（２００，４００，６００）は、前記半導体チップ（１００，３００，５００）の前記電気的なコンタクト（１４１，３２１，３４１，５２１）と前記スルーコンタクト（１７０，３７０，３８０，５７０）との間の前記導電性の接続部の領域に配置されており、
前記反射性の層（２１０，２５０，４１０，６１０）は前記成形体（１９０，２３０，３９０，５９０）の上面（１９１，２３１，３９１，５９１）の少なくとも５０％を覆っており、
前記成形体（１９０，２３０，３９０，５９０）の下面（１９２，２３２，３９２，５９２）において露出する、前記オプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）の電気的なコンタクト（１２１，１７２，３７２，３８２，５４１，５７２）を形成するステップとを備えていることを特徴とする、オプトエレクトロニクス半導体モジュール（１０，２０，３０，４０）の製造方法。
【請求項７】
前記誘電体（２００，４００，６００）を第１のフォトリソグラフィプロセスステップによって前記成形体（１９０，３９０，５９０）の上面（１９１，３９１，５９１）に配置する、請求項６に記載の方法。
【請求項８】
前記反射性の層を第２のフォトリソグラフィプロセスステップによって前記成形体（１９０，３９０，５９０）の上面（１９１，３９１，５９１）に配置してパターニングする、請求項６又は７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１に記載のオプトエレクトロニクスモジュール並びに請求項１０に記載のオプトエレクトロニクスモジュールの製造方法に関する。
【背景技術】
【０００２】
特に本願明細書の開示内容の一部をなし、また優先権の主張の基礎とされるドイツ特許明細書DE 10 2012 215 524.4には、同様にオプトエレクトロニクス半導体モジュール及びオプトエレクトロニクス半導体モジュールの製造方法が開示されている。
【０００３】
DE 10 2009 036 621 A1からは、オプトエレクトロニクス半導体モジュールの製造方法が公知であり、この製造方法においては、オプトエレクトロニクス半導体チップが成形体内に埋設され、従ってこの成形体はオプトエレクトロニクス半導体チップの全側面を覆っている。オプトエレクトロニクス半導体チップの上面及び下面は有利には露出されたままである。各半導体チップの上面及び／又は下面にはコンタクトを設けることができる。オプトエレクトロニクス半導体チップと共に電気的なスルーコンタクトも成形体に埋設することができる。成形体の表面における導電性の接続部を用いて、半導体チップのコンタクトをスルーコンタクトに導電的に接続することができる。
【０００４】
本発明の課題は、オプトエレクトロニクス半導体モジュールを提供することである。この課題は、請求項１の特徴を備えているオプトエレクトロニクス半導体モジュールによって解決される。本発明の別の課題は、オプトエレクトロニクス半導体モジュールの製造方法を提供することである。この課題は、請求項１０の特徴を備えている方法によって解決される。発展形態は従属請求項に記載されている。
【０００５】
オプトエレクトロニクス半導体モジュールはオプトエレクトロニクス半導体チップを含み、このオプトエレクトロニクス半導体チップは、上面及び下面を備えている絶縁性の成形体に埋設されている。成形体の上面と下面との間の導電性の接続部を形成するスルーコンタクトが成形体に埋設されている。更に、成形体の上面には反射性の層が形成されており、この反射性の層は半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部を形成している。反射性の層は成形体の上面の少なくとも５０％を覆っている。有利には、このオプトエレクトロニクス半導体モジュールにおける反射性の層は、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部を形成する機能と、オプトエレクトロニクス半導体モジュールの成形体の上面を反射性に形成する、即ち鏡面化する機能とを同時に実現する。半導体モジュールの成形体の反射性の上面は、成形体の材料における光の吸収を阻止し、これによって有利には、オプトエレクトロニクス半導体モジュールの有効に利用可能な光出力が高められる。成形体の上面における反射性の層のこの二重の機能によって、オプトエレクトロニクス半導体モジュールを非常に小型に構成することができ、また廉価に製造することができる。また、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部が反射性の層によって形成されることによって、オプトエレクトロニクス半導体モジュールは、ボンディングワイヤを使用する場合に比べてよりロバストになる。
【０００６】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、半導体チップの上面は、成形体の上面と同じ方向に配向されている。その場合、半導体チップの上面は半導体チップの放射出射面である。半導体チップの上面の少なくとも一部は成形体によっても反射性の層によっても覆われていない。この半導体モジュールにおいては、オプトエレクトロニクス半導体チップに由来する光の出力は、半導体チップの上面を介して行われ、その際に、放射の出射が成形体又は反射性の層によって阻止又は制限されることはない。
【０００７】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部の領域において、成形体の上面と反射性の層との間に誘電体が配置されている。有利には、誘電体は反射性の層とオプトエレクトロニクス半導体チップの電位誘導領域との間の電気的な短絡又は絶縁破壊を阻止する。有利には、誘電体を簡単且つ廉価なプロセスによって成形体の上面に配置することができる。
【０００８】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、誘電体がベンゾシクロブテンを有している。有利には、これによって誘電体の簡単な処理が実現される。更に、ベンゾシクロブテンは十分な絶縁破壊耐性を有している。
【０００９】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、誘電体が５０ｎｍから５００ｎｍの間の厚さを有している。有利には、誘電体は、典型的にはオプトエレクトロニクス半導体モジュールの動作時に生じる電圧では十分な絶縁耐性を提供する。
【００１０】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、反射性の層の第１のセクションが反射性の層の第２のセクションから電気的に絶縁されている。第１のセクションは、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部を形成する。有利には、反射性の層の第１のセクション及び第２のセクションは、オプトエレクトロニクス半導体モジュールの動作時に異なる電位を有している。それにもかかわらず、反射性の層の第１のセクション及び第２のセクションを有利には共通して製造することができ、それによってオプトエレクトロニクス半導体モジュールを簡単且つ廉価に得ることができる。
【００１１】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、成形体が半導体チップの上面の一部を覆っている。有利にはこの実施の形態において、半導体チップの上面を覆っている成形体の部分は、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部と、オプトエレクトロニクス半導体チップの電位誘導セクションとの間の電気的な絶縁を提供し、これによって短絡及び絶縁破壊が阻止される。
【００１２】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、成形体が半導体チップの上面の一部にわたり５０ｎｍから５００ｎｍの間の厚さを有している。有利にはこの半導体モジュールにおいて、半導体チップの上面の一部を覆っている成形体の部分によって、オプトエレクトロニクス半導体モジュールの動作時に通常生じる電圧に対する十分な絶縁破壊耐性が得られる。
【００１３】
オプトエレクトロニクス半導体モジュールの一つの実施の形態においては、反射性の層が銀又はアルミニウムを有している。有利にはこの実施の形態において、反射性の層が高い光学的な反射率及び良好な導電率を有している。
【００１４】
オプトエレクトロニクス半導体モジュールの製造方法は、オプトエレクトロニクス半導体チップ及びスルーコンタクトを、上面及び下面を備えている成形体に埋設するステップであって、スルーコンタクトは成形体の上面と下面との間の導電性の接続部を形成するステップと、反射性の層を成形体の上面に配置するステップであって、反射性の層は半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部を形成し、反射性の層は成形体の上面の少なくとも５０％を覆うステップとを備えている。有利には、この方法に従い製造されたオプトエレクトロニクス半導体モジュールの反射性の層は、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部を提供する機能と、オプトエレクトロニクス半導体モジュールの成形体に反射性の上面を形成する機能とを同時に実現する。これによって、本方法を簡単且つ廉価に実施することができる。特に有利には、ボンディングワイヤによる接続部を形成する必要がない。
【００１５】
本方法の一つの実施の形態においては、半導体チップの電気的なコンタクトとスルーコンタクトとの間の導電性の接続部の領域において、成形体の上面と反射性の層との間に誘電体が配置される。有利には、誘電体は反射性の層をオプトエレクトロニクス半導体チップの電位誘導部に対して電気的に絶縁させ、それによって短絡及び／又は絶縁破壊が阻止される。
【００１６】
本方法の一つの実施の形態においては、誘電体が第１のフォトリソグラフィプロセスステップによって成形体の上面に配置される。その場合、有利には、誘電体を高精度且つ高再現率で配置することができる。
【００１７】
本方法の一つの実施の形態においては、反射性の層が第２のフォトリソグラフィプロセスステップによって成形体の上面に配置されパターニングされる。有利には、反射性の層も高精度及び高再現率で配置することができる。
【００１８】
本方法の一つの実施の形態においては、半導体チップが成形体に埋設される前に、第１のフォトレジストが半導体チップの上面に配置される。その場合、有利には、第１のフォトレジストは半導体チップの上面における放射出射面を保護するために使用することができる。
【００１９】
本方法の一つの実施の形態においては、第１のフォトレジストが半導体チップの上面に配置され、その一方で、半導体チップは別の半導体チップを備えているウェハ結合体として存在している。その場合、有利には、第１のフォトレジストの配置は多数の半導体チップに対して同時に行われ、それによって、半導体チップ当たりの本方法の実施コストは劇的に低減される。
【００２０】
本方法の一つの実施の形態においては、成形体の上面に反射性の層を配置する前に、第２のフォトレジストが成形体の上面に配置される。その場合、有利には、成形体の上面における第２のフォトレジストの配置及び成形体の上面に反射性の層を形成するための第２のフォトリソグラフィ技術の実施を、精密でない方法によっても安全に行うことができるので、それによって本方法を実施するためのコストが低減される。
【００２１】
本発明の上述の特性、特徴及び利点、またそれらがどのようにして達成されるかは、図面と関連させて以下において詳細に説明する実施例の説明からより明確に理解される。
【図面の簡単な説明】
【００２２】
【図１】第１の実施の形態によるオプトエレクトロニクス半導体モジュールを製造するための、ウェハ結合体における二つのオプトエレクトロニクス半導体チップの断面図を示す。
【図２】第１の実施の形態によるオプトエレクトロニクス半導体モジュールの製造時の第２の処理状態を示す。
【図３】第１の実施の形態によるオプトエレクトロニクス半導体モジュールの製造時の第３の処理状態を示す。
【図４】第１の実施の形態によるオプトエレクトロニクス半導体モジュールの製造時の第４の処理状態を示す。
【図５】第４の処理状態にある第１の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図６】第５の処理状態にある第１の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図７】第５の処理状態にある第１の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図８】第１の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図９】第１の実施の形態のオプトエレクトロニクス半導体モジュールの平面図を示す。
【図１０】第２の実施の形態によるオプトエレクトロニクス半導体モジュールを製造するためのオプトエレクトロニクス半導体チップの断面図を示す。
【図１１】第２の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図１２】第３の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図１３】第４の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図１４】第４の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図１５】第５の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図１６】第５の処理状態にある第２の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図１７】第２の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図１８】第２の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図１９】第３の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図２０】第３の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【図２１】第４の実施の形態によるオプトエレクトロニクス半導体モジュールの断面図を示す。
【図２２】第４の実施の形態によるオプトエレクトロニクス半導体モジュールの平面図を示す。
【発明を実施するための形態】
【００２３】
図１には、二つのオプトエレクトロニクス半導体チップ１００の概略的な断面図が示されている。オプトエレクトロニクス半導体チップ１００として例えばＬＥＤチップ（発光ダイオード）が考えられる。それらのオプトエレクトロニクス半導体チップ１００の構成は同一であるか、又はほぼ同一であり、且つ、相互に共通の作業工程で並行して製造されている。図１においては、オプトエレクトロニクス半導体チップ１００が水平方向において相互に並んで配置されており、更に相互に接続されている。それらのオプトエレクトロニクス半導体チップ１００を、例えば複数の別のオプトエレクトロニクス半導体チップ１００と一緒に一つのウェハ結合体として設けることもできる。以下では、それらのオプトエレクトロニクス半導体チップ１００の内の一つに基づき、オプトエレクトロニクス半導体チップ１００を例示的に説明する。
【００２４】
オプトエレクトロニクス半導体チップ１００は、上面１１１及び下面１１２を備えている基板１１０を有している。基板１１０は導電性であり、また例えばケイ素を有することができる。基板１１０の下面１１２には導電性の第１のコンタクト面１２１が配置されており、また第１のコンタクト面１２１は例えば金属を有している。
【００２５】
オプトエレクトロニクス半導体チップ１００の基板１１０の上面１１１側には、ｎドープされた領域１５１及びｐドープされた領域１５２を備えている半導体１５０が配置されている。ｐドープされた領域１５２は基板１１０の上面１１１と対向している。ｎドープされた領域１５１は基板１１０の上面１１１とは対向していない。半導体１５０はエピタキシャル成長された半導体結晶であり、例えば窒化ガリウム（ＧａＮ）を有することができる。
【００２６】
半導体１５０のｎドープされた領域１５１並びに半導体１５０の側面は絶縁性のパッシベーション部１６０によって覆われている。半導体１５０のｐドープされた領域１５２の表面には導電性の第２の金属化部１４０が配置されている。第２の金属化部１４０は、半導体１５０のｐドープされた領域１５２との電気的なコンタクトを形成しており、またそれと同時に、半導体１５０において基板１１０の方向へと放出された光を反射させるためのミラー層として利用される。水平方向において半導体１５０の隣では第２の金属化部１４０が導電性材料から成る第２のコンタクト面１４１と接続されており、この第２のコンタクト面１４１はパッシベーション部１６０の欠落部に配置されており、従ってパッシベーション部１６０を貫通している。
【００２７】
第２の金属化部１４０は、半導体１５０側とは反対側において、電気的に絶縁性に作用する絶縁層１３０によって覆われている。絶縁層１３０の、第２の金属化部１４０側とは反対側には、第１の金属化部１２０が配置されており、この第１の金属化部１２０は絶縁層１３０によって第２の金属化部１４０に対して電気的に絶縁されている。
【００２８】
オプトエレクトロニクス半導体チップ１００はスルーホール１２５を有している。スルーホール１２５は、ｐドープされた領域１５２全体を貫通してｎドープされた領域１５１内まで延在している開口部として形成されている。開口部の壁部は絶縁層１３０の一部によって電気的に絶縁されている。スルーホール１２５の開口部には導電性の材料が充填されており、この導電性の材料は第１の金属化部１２０と導電的に接続されている。第１の金属化部１２０及びスルーホール１２５の充填部は例えば同一の材料を有することができる。スルーホール１２５を介して、第１の金属化部１２０と半導体１５０のｎドープされた領域１５１との間の導電性の接続部が形成されている。
【００２９】
第１の金属化部１２０はオプトエレクトロニクス半導体チップ１００の基板１１０の上面１１１に配置されている。半導体１５０を先ず基板１１０とは別個に製造し、続けてパッシベーション部１６０、第２の金属化部１４０、スルーホール１２５、絶縁層１３０及び第１の金属化部１２０を設け、その段階になって初めて基板１１０の上面１１１に配置することができる。この場合、基板１１０の上面１１１には先ず導電性のはんだ層が設けられている。基板１１０の上面１１１におけるはんだ層は、続いてエピタキシャルボンディングによって第１の金属化部１２０と接続されている。択一的に、半導体１５０を基板１１０の上面１１１に配置した後の段階で初めてパッシベーション部１６０を形成することも可能である。
【００３０】
基板１１０の下面１１２における第１のコンタクト面１２１は、導電性の基板１１０、第１の金属化部１２０及びスルーホール１２５を介して、半導体１５０のｎドープされた領域１５１と導電的に接続されている。第２のコンタクト面１４１は第２の金属化部１４０を介してｐドープされた領域１５２と導電的に接続されている。第１のコンタクト面１２１と第２のコンタクト面１４１との間に電圧を印加することによって、半導体１５０を流れる電流を励起することができ、この電流によって放射が放出される。
【００３１】
パッシベーション部１６０によって保護されている、半導体１５０のｎドープされた領域１５１の表面は、オプトエレクトロニクス半導体チップ１００の放出領域１６１又は放射出射面を表す。半導体１５０において形成された光を、放出領域１６１を介してオプトエレクトロニクス半導体チップ１００から放出することができる。基板１１０の方向に放出される光は、事前に第２の金属化部１４０において反射される。
【００３２】
以下では、図２から図９に基づき、オプトエレクトロニクス半導体チップ１００を備えているオプトエレクトロニクス半導体モジュールを製造するために用いられる方法を説明する。これに関して、先ず図１に示した結合体のオプトエレクトロニクス半導体チップ１００が相互に分離され、更に個別に処理される。
【００３３】
図２に示されているように、オプトエレクトロニクス半導体チップ１００の基板１１０の、半導体１５０を有している側がフィルム１８０に押し付けられる。フィルム１８０は軟質のフィルムであり、図２には別個に図示していない支持体によって保持されている。オプトエレクトロニクス半導体チップ１００は、基板１１０の上面１１１側に配置されている層１２０，１３０，１６０が同一平面でフィルム１８０に載置されるようにフィルム１８０に押し付けられる。従って、パッシベーション部１６０とフィルム１８０との間に間隙は残存していない。オプトエレクトロニクス半導体チップ１００の側面はフィルム１８０内に押し付けられない。従って、オプトエレクトロニクス半導体チップ１００のパッシベーション部１６０及び第２のコンタクト面１４１はフィルム１８０によって覆われて保護されており、その一方で、オプトエレクトロニクス半導体チップ１００の他の全ての表面は完全には覆われておらず、露出されている。
【００３４】
更に図２には、導電性の材料から成る導体ピン１７０が示されている。導体ピン１７０の上面には導電性の上面金属化部１７１が配置されている。導体ピン１７０の下面には導電性の下面金属化部１７２が配置されている。導体ピン１７０を例えば回路基板材料から形成することができ、またこの導体ピン１７０によって上面金属化部１７１と下面金属化部１７２が導電的に接続される。導体ピンの長さ１７０は、上面金属化部１７１と下面金属化部１７２との間の距離が、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１と第１のコンタクト面１２１との間の距離にほぼ相当するように選定されている。
【００３５】
導体ピン１７０は側方においてオプトエレクトロニクス半導体チップ１００の隣に配置されている。上面金属化部１７１はフィルム１８０に対向しており、且つ、上面金属化部１７１の表面がフィルム１８０によって覆われて保護されるようにフィルム１８０に押し付けられている。
【００３６】
オプトエレクトロニクス半導体チップ１００及び導体ピン１７０を図２に示されている位置において、図示していない保持装置によって保持することができる。特に、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０を第２の支持体及び第２のフィルムによって保持することができ、この第２のフィルムは、第１のコンタクト面１２１及び下面金属化部１７２の側に配置されており、且つ、第１のコンタクト面１２１及び下面金属化部１７２を覆って保護している。
【００３７】
後続の方法ステップにおいては、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が成形体１９０に埋設される。このために、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が成形プロセスにおいて成形コンパウンドを用いて包囲される。基板１１０の下面１１２が第１のコンタクト面１２１を用いて、また導体ピン１７０の下面が下面金属化部１７２を用いて、支持体又はフィルム上に配置されている場合には、成形コンパウンドがフィルム１８０と下側の支持体との間に導入される。
【００３８】
図３には、形成された成形体１９０、それに埋設されているオプトエレクトロニクス半導体チップ１００、また同様に成形体１９０に埋設されている導体ピン１７０が断面図で示されている。必要に応じて設けられている下側の支持体又は下側のフィルムはここでは図示していない。成形体１９０は絶縁性の材料を有している。
【００３９】
図４には、フィルム１８０を除去した後の、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が埋設されている成形体１９０が断面図で示されている。成形体１９０は上面１９１及び下面１９２を有している。成形体１９０の上面１９１は、オプトエレクトロニクス半導体チップ１００のパッシベーション部１６０と面一で終端している。オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１はフィルム１８０によって保護されていたので、ここでは成形体１９０の上面１９１よりも高い位置にあり、従って露出されている。導体ピン１７０の上面金属化部１７１の上面もフィルム１８０によって保護されていたので、ここでは成形体１９０によって覆われておらず、従って成形体１９０の上面１９１の上方において露出されている。成形体１９０の下面１９２は基板１１０の下面１１２及び導体ピン１７０の下面と面一で終端している。従って、オプトエレクトロニクス半導体チップ１００の基板１１０の下面１１２における第１のコンタクト面１２１及び導体ピン１７０の下面金属化部１７２は成形体１９０によって覆われておらず、成形体１９０の下面１９２において露出されている。
【００４０】
図５には、成形体１９０の上面１９１、それに埋設されているオプトエレクトロニクス半導体チップ１００、また同様に成形体１９０に埋設されている導体ピン１７０が平面図で示されている。オプトエレクトロニクス半導体チップ１００の上面における、放出領域１６１を備えているパッシベーション部１６０、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１及び導体ピン１７０の上面金属化部１７１が見て取れる。同様に図５には切断線Ａ−Ａが示されており、この切断線Ａ−Ａにおいて成形体１９０、半導体チップ１００及び導体ピン１７０を切断したものが図４の断面図である。
【００４１】
後続の方法ステップにおいては、フォトリソグラフィ法によって、絶縁セクション２００が成形体１９０の上面１９１に形成される。択一的に、絶縁セクション２００を孔板印刷法、スクリーン印刷法、噴射法（Jetting）、調量法、スタンプ法又は他の方式によって形成することもできる。図６には、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が埋設されており、且つ、成形体１９０の上面１９１に絶縁セクション２００が配置されている成形体１９０が断面図で示されている。図７には、上面１９１に絶縁セクション２００が配置されている成形体１９０を上面１９１側から見た平面図が示されている。
【００４２】
オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１と導体ピン１７０の上面金属化部１７１との間の水平方向の領域において、絶縁セクション２００が成形体１９０の上面１９１に配置されている。絶縁セクション２００は絶縁性の材料を有している。例えば絶縁セクション２００は、ベンゾシクロブテン（ＢＣＢ）のような誘電体を有することができる。択一的に、絶縁セクション２００は、例えばアクリラート、エポキシド、シリコーン、ポリイミドのような有機材料、又は、酸化ケイ素、窒化ケイ素のような無機材料を有することができる。絶縁セクション２００は、オプトエレクトロニクス半導体チップ１００の動作時に生じる最大限の電圧に相当する電圧が絶縁セクション２００を介して印加された際の絶縁破壊を回避するには十分な厚さを有している。例えば、絶縁セクション２００は、厚さ方向において５Ｖの電圧が印加された際の絶縁破壊を回避するには十分な厚さを有することができる。絶縁セクション２００は有利には５０ｎｍから２μｍの間の厚さ、特に有利には５０ｎｍから５００ｎｍの間の厚さ、例えば２００ｎｍの厚さを有している。但し、絶縁セクション２００が噴射法又はスクリーン印刷法によって形成される場合には、この厚さは数μｍにもなり、例えば２０μｍから１００μｍの間の厚さになる。
【００４３】
さらなる処理ステップにおいて、ミラーセクション２１１及びコンタクトセクション２１２を備えている第３の金属化部２１０が、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が埋設されている成形体１９０の上面１９１に形成される。図８には、この方法ステップが実施された後に得られるオプトエレクトロニクス半導体モジュール１０の断面図が示されている。図９には、このオプトエレクトロニクス半導体モジュール１０の平面図が示されている。
【００４４】
第３の金属化部２１０のコンタクトセクション２１２は、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１と導体ピン１７０の上面金属化部１７１との間の導電性の接続部を形成している。従って、コンタクトセクション２１２は、第２のコンタクト面１４１、上面金属化部１７１、及び、コンタクト面１４１と上面金属化部１７１との間に配置されている絶縁セクション２００の上に配置されている。
【００４５】
オプトエレクトロニクス半導体モジュール１０においては、導体ピン１７０の下面金属化部１７２から、導体ピン１７０、導体ピン１７０の上面金属化部１７１及び第３の金属化部２１０のコンタクトセクション２１２を介して、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１まで延びる導電性の接続部が形成されている。オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１は、既に説明したように、半導体１５０のｐドープされた領域１５２と導電的に接続されている。同様に既に説明したように、半導体１５０のｎドープされた領域１５１から、オプトエレクトロニクス半導体チップ１００の第１のコンタクト面１２１まで延びる導電性の接続部が形成されている。従って、オプトエレクトロニクス半導体モジュール１０のオプトエレクトロニクス半導体チップ１００の電気的な接触接続を、第１のコンタクト面１２１及び下面金属化部１７２を介して行うことができ、それらの第１のコンタクト面１２１及び下面金属化部１７２はオプトエレクトロニクス半導体モジュール１０の成形体１９０の下面１９２において露出されている。これによって、オプトエレクトロニクス半導体モジュール１０はＳＭＴ（表面実装技術）方式による実装に適したものになる。
【００４６】
オプトエレクトロニクス半導体モジュール１０の動作時に電圧がオプトエレクトロニクス半導体チップ１００の第１のコンタクト面１２１と導体ピン１７０の下面金属化部１７２との間に印加されると、この電圧は絶縁セクション２００にわたり、コンタクトセクション２１２とオプトエレクトロニクス半導体チップ１００の第１の金属化部１２０との間においても降下する。絶縁セクション２００の厚さ及び絶縁破壊耐性は、絶縁破壊が生じないように選定されている。
【００４７】
第３の金属化部２１０のミラーセクション２１１は、水平方向の離隔トレンチによって、第３の金属化部２１０のコンタクトセクション２１２から離隔されており、且つ、そのコンタクトセクション２１２に対して電気的に絶縁されている。ミラーセクション２１１は成形体１９０の上面１９１の大部分を覆っている。しかしながらミラーセクション２１１はオプトエレクトロニクス半導体チップ１００の放出領域１６１を覆っていないか、又は実質的に覆っていない。オプトエレクトロニクス半導体チップ１００及び導体ピン１７０のいずれも配置されていない成形体１９０の領域においては、第３の金属化部２１０のミラーセクション２１１が成形体１９０の上面１９１の少なくとも５０％、有利には少なくとも９０％を覆っている。図８及び図９に図示されている実施例においては、ミラーセクション２１１が、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０の外側の成形体１９０の上面１９１をほぼ完全に覆っている。
【００４８】
第３の金属化部２１０は例えば銀（Ａｇ）を有することができる。その場合、第３の金属化部２１０の導電率は高く、また光学的反射能力も良好である。択一的に、第３の金属化部２１０はアルミニウム（Ａｌ）も有することができる。アルミニウムは銀よりも安価で入手することができ、また腐食が生じる虞も銀より低い。いずれの場合にも、誘電性のミラーと組み合わせることができる。第３の金属化部２１０は金属積層体として形成することもでき、例えばチタン（Ｔｉ）及びクロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及びプラチナ（Ｐｔ）、銅（Ｃｕ）又は銀（Ａｇ）及びアルミニウム（Ａｌ）を有することができる。
【００４９】
オプトエレクトロニクス半導体チップ１００の半導体１５０において形成された光が、オプトエレクトロニクス半導体チップ１００の放出領域１６１を介して放出され、オプトエレクトロニクス半導体モジュール１０の周囲において再びオプトエレクトロニクス半導体モジュール１０へと反射されると、その反射されて戻ってきた光は第３の金属化部２１０のミラーセクション２１１において、改めてオプトエレクトロニクス半導体モジュール１０の放出方向へと反射される。これによって、その光を利用することができる。ミラーセクション２１１が存在しなければ、オプトエレクトロニクス半導体モジュール１０の方向に反射された光は成形体１９０の上面１９１において吸収され、それによって消失してしまう。従って、第３の金属化部２１０のミラーセクション２１１は、オプトエレクトロニクス半導体モジュール１０の実効光束を高める。このためには、ミラーセクション２１１が成形体１９０の上面１９１の少なくとも半分、有利には少なくとも９０％を覆っている必要がある。
【００５０】
ミラーセクション２１１及びコンタクトセクション２１２を備えている第３の金属化部２１０はフォトリソグラフィ法によって形成されている。本方法の一つの実施の形態においては、第３の金属化部２１０が差し当たり成形体１９０の上面１９１、オプトエレクトロニクス半導体チップ１００の上面並びに放出領域１６１及び導体ピン１７０の上面金属化部１７１の前面に析出されている。オプションとして、第３の金属化部は析出後に不動態化されている。続いて、図８及び図９においてミラーセクション２１１及びコンタクトセクション２１２を形成している、第３の金属化部２１０の領域がフォトレジストによって保護され、また保護されていない領域における第３の金属化部２１０がエッチング法によって除去される。その際に、ミラーセクション２１１とコンタクトセクション２１２との間の離隔領域並びにミラーセクション２１１を包囲する離隔トレンチが形成されている。更に、オプトエレクトロニクス半導体チップ１００の放出領域１６１における第３の金属化部２１０が除去されている。
【００５１】
本方法の一つの別の実施の形態においては、オプトエレクトロニクス半導体チップ１００の放出領域１６１と、ミラーセクション２１１とコンタクトセクション２１２との間において、後にミラーセクション２１１の周囲を包囲するように形成される離隔トレンチの領域とが先ずフォトレジストによって保護される。続いて第３の金属化部２１０が析出され、その後に、事前にフォトレジストによって保護された領域がリフトオフ法によって再び除去される。この場合、第３の金属化部２１０はミラーセクション２１１及びコンタクトセクション２１２内に残存する。このヴァリエーションにおいて、第３の金属化部２１０の析出を例えばスパッタリング、蒸着又は電解法によって行うことができる。
【００５２】
択一的に、第３の金属化部２１０を、スクリーン印刷法又は孔板印刷法を用いた金属ペーストの印刷よって、又は金属ペーストの噴射法によって形成することもできる。
【００５３】
図２から図９に基づき説明した方法の一つの有利な実施の形態においては、複数のオプトエレクトロニクス半導体チップ１００及び対応する個数の複数の導体ピン１７０が水平方向において相互に離隔して設けられ、同時に一つの共通の成形体１９０に埋設される。それと同時に、全てのオプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１と対応する各導体ピン１７０の上面金属化部１７１との間に絶縁セクション２００が形成される。ミラーセクション２１１及びコンタクトセクション２１２を備えている第３の金属化部２１０の形成も、共通の成形体１９０に埋設されている全てのオプトエレクトロニクス半導体チップ１００に対して並行して行われる。その後になって漸く、形成されたオプトエレクトロニクス半導体モジュール１０が成形体１９０の分割によって相互に分離される。
【００５４】
以下では、図１０から図１８に基づき、オプトエレクトロニクス半導体チップ１００からオプトエレクトロニクス半導体モジュールを製造するための方法の別の実施の形態を説明する。図１０から図１８に基づき説明する方法に従い製造されるオプトエレクトロニクス半導体モジュールは、オプトエレクトロニクス半導体モジュール１０と一致している部分もある。従って、相互に対応しているコンポーネントには同一の参照番号を付し、再度の詳細な説明は省略する。
【００５５】
図１０にはオプトエレクトロニクス半導体チップ１００の断面図が再び示されているが、ここでは、ウェハ結合体に更に別のオプトエレクトロニクス半導体チップ１００が設けられている。
【００５６】
更に、オプトエレクトロニクス半導体チップ１００のウェハ結合体においては、パッシベーション部１６０の上面にはフォトレジスト２２０の層が形成されている。フォトレジスト２２０はパッシベーション部１６０の一部のみを覆っており、パッシベーション部１６０自体は半導体１５０を覆っている。第２のコンタクト面１４１はフォトレジスト２２０によって覆われていない。フォトレジスト２２０は写真技術を用いて形成される。
【００５７】
続いて、オプトエレクトロニクス半導体チップ１００が別のオプトエレクトロニクス半導体チップ１００を備えているウェハ結合体から分離される。
【００５８】
更に、フォトレジスト２２０が設けられている、オプトエレクトロニクス半導体チップ１００の上面が、再びフィルム１８０に押し付けられる。しかしながらその際に、オプトエレクトロニクス半導体チップ１００は、フォトレジスト２２０によって覆われている領域及びオプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１の上面がフィルム１８０と接触する程度でしかフィルム１８０に押し付けられない。これに対して、オプトエレクトロニクス半導体チップ１００のパッシベーション部１６０において、フォトレジスト２２０によって覆われていない領域はフィルム１８０と接触しない。従って、パッシベーション部１６０のその領域とフィルム１８０との間には間隙１８１が残存している。
【００５９】
オプトエレクトロニクス半導体チップ１００と共に、上面金属化部１７１及び下面金属化部１７２を備えている導体ピン１７０もまた、上面金属化部１７１がフィルム１８０によって覆われて保護されるようにフィルム１８０に押し付けられる。ここでもまた、第１のコンタクト面１２１を備えている基板１１０の下面１１２及び導体ピン１７０の下面金属化部１７２には保護用のフィルムを配置することができる。
【００６０】
続いて、図１２の断面図に示されているように、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が成形体２３０に埋設される。成形体２３０はここでもまた成形コンパウンドから形成され、電気的に絶縁性である。ここで成形コンパウンドは、フィルム１８０と、オプトエレクトロニクス半導体チップ１００のパッシベーション部１６０においてフォトレジスト２２０によって覆われていない部分との間の間隙１８１にも到達している。
【００６１】
図１３には、フィルム１８０を除去した後の、オプトエレクトロニクス半導体チップ１００及び導体ピン１７０が埋設されている成形体２３０が断面図で示されている。成形体２３０は上面２３１及び下面２３２を有している。成形体２３０の下面２３２は、オプトエレクトロニクス半導体チップ１００の基板１１０の下面１１２及び導体ピン１７０の下面と面一で終端している。従って、オプトエレクトロニクス半導体チップ１００の基板１１０の下面１１２に配置されている第１のコンタクト面１２１及び導体ピン１７０の下面における下面金属化部１７２は成形体２３０によって覆われておらず、成形体２３０の下面２３２において露出されている。
【００６２】
オプトエレクトロニクス半導体チップ１００の上面は成形体２３０によって部分的に覆われている。先行の方法ステップにおいて形成されている、フィルム１８０とパッシベーション部１６０との間の間隙１８１の領域には、成形体２３０の絶縁セクション２３３が形成されており、この絶縁セクション２３３は、オプトエレクトロニクス半導体チップ１００のパッシベーション部１６０の、フォトレジスト２２０によって覆われていないセクションにわたり配置されている。
【００６３】
これに対して、オプトエレクトロニクス半導体チップ１００においてフォトレジスト２２０によって覆われている領域と、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１の上面とは成形体２３０によって覆われておらず、成形体２３０の上面２３１よりも高い位置にある。以前にフィルム１８０によって事前に保護されていた導体ピン１７０の上面金属化部１７１も成形体２３０の上面２３１側において露出されている。
【００６４】
図１４には、成形体２３０の上面２３１、フォトレジスト２２０によって保護されている、オプトエレクトロニクス半導体チップ１００の放出領域１６１、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１及び導体ピン１７０の上面金属化部１７１が平面図で示されている。同様に切断線Ｂ−Ｂが示されており、この切断線Ｂ−Ｂにおいてオプトエレクトロニクス半導体チップ１００、導体ピン１７０及び成形２３０を切断したものが図１３の断面図である。
【００６５】
後続の方法ステップにおいては、別のフォトレジスト２４０が成形体２３０の上面２３１に堆積され、またパターニングされる。これは写真技術を用いて行われるが、しかしながら有利には、配向の精度に対して高い要求を課すことなく実施することができる。パターニングされた別のフォトレジスト２４０は、成形体２３０の上面２３１において、後に第４の金属化部における離隔トレンチを形成すべき領域を覆っている。図１５には、パターニングされた別のフォトレジスト２４０が設けられている成形体２３０の断面図が示されている。図１６には、別のフォトレジスト２４０及びオプトエレクトロニクス半導体チップ１００の放出領域１６１におけるフォトレジスト２２０を備えている上面２３１が平面図で示されている。
【００６６】
後続の製造ステップにおいては、金属製の層が成形体２３０の上面２３１、フォトレジスト２２０及び別のフォトレジスト２４０の上に全面にわたり堆積される。続くリフトオフプロセスにおいて、フォトレジスト２２０及び別のフォトレジスト２４０が、その上に設けられている金属製の層の部分と共に除去される。その結果、第４の金属化部２５０が残存する。これによって、第２の実施の形態によるオプトエレクトロニクス半導体モジュール２０の製造が完了する。図１７には、このオプトエレクトロニクス半導体モジュール２０の断面図が示されている。図１８には、このオプトエレクトロニクス半導体モジュール２０の平面図が示されている。
【００６７】
第４の金属化部２５０は、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１、成形体２３０の絶縁セクション２３３及び導体ピン１７０の上面金属化部１７１を覆っており、それによって、オプトエレクトロニクス半導体チップ１００の第２のコンタクト面１４１と導体ピン１７０の上面金属化部１７１との間に導電性の接続部が形成されている。それと共に、成形体２３０の下面２３２における導体ピン１７０の下面金属化部１７２と半導体１５０のｎドープされた領域１５１との間に導電性の接続部が存在している。これによって、このオプトエレクトロニクス半導体チップ２０もＳＭＴ方式による表面実装に適しており、その場合、オプトエレクトロニクス半導体モジュール２０のオプトエレクトロニクス半導体チップ１００の接触接続は第１のコンタクト面１２１及び下面金属化部１７２を介して行われる。
【００６８】
オプトエレクトロニクス半導体モジュール２０の動作時に、成形体２３０の絶縁セクション２３３は、第４の金属化部２５０と、オプトエレクトロニクス半導体チップ１００の第１の金属化部１２０、基板１１０又は第１のコンタクト面１２１との間における絶縁破壊の発生を阻止する。このために、絶縁セクション２３３は十分な絶縁耐圧を有していなければならない。オプトエレクトロニクス半導体モジュール２０の動作時に、第４の金属化部２５０と第１の金属化部１２０との間に例えば５Ｖの電位差が発生する可能性がある。成形体２３０は例えば３０ｋＶ／ｍｍの絶縁破壊耐性を持つエポキシ樹脂を有することができる。この例示的なケースでは、絶縁セクション２３３が少なくとも２００ｎｍの厚さを有していることが望ましい。一般的に、絶縁セクション２３３は５０ｎｍから５００ｎｍの間の厚さを有している。絶縁セクション２３３の厚さは、オプトエレクトロニクス半導体モジュール２０を製造している間に、図１１に示した方法ステップにおける間隙１８１の高さによってもたらされる。つまり、図１１に示した方法ステップにおいて、オプトエレクトロニクス半導体チップ１００のフィルム１８０への押し付けの度合いが強くなるほど、絶縁セクション２３３は薄くなっていく。オプトエレクトロニクス半導体チップ１００がそもそもフィルム１８０に押し付けられなければ、絶縁セクション２３３の厚さは半導体１５０の高さに相当することになり、また例えば５μｍになると考えられる。有利には、半導体チップ１００のフィルム１８０への押し付けが必要なければ製造方法が簡略化される。
【００６９】
更に、第４の金属化部２５０は、オプトエレクトロニクス半導体チップ１００も導体ピン１７０も埋設されていない成形体２３０の水平方向の領域において、成形体２３０の上面２３１の大部分を覆っている。成形体２３０のこの領域において、第４の金属化部２５０は成形体２３０の上面２３１の少なくとも５０％、有利には少なくとも９０％を覆っている。
【００７０】
第４の金属化部２５０は有利には、光学的な反射特性が良好な材料、特に有利には銀から形成されている。択一的に、第４の金属化部２５０はアルミニウム（Ａｌ）も有することができる。アルミニウムは銀よりも安価で入手することができ、また腐食が生じる虞も銀より低い。いずれの場合にも、誘電性のミラーと組み合わせることができる。第４の金属化部２５０は金属積層体として形成することもでき、例えばチタン（Ｔｉ）及びクロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及びプラチナ（Ｐｔ）、銅（Ｃｕ）又は銀（Ａｇ）及びアルミニウム（Ａｌ）を有することができる。第４の金属化部２５０は光を反射するためのミラー層として使用される。オプトエレクトロニクス半導体モジュール２０のオプトエレクトロニクス半導体チップ１００の半導体１５０において形成され、放出領域１６１を介して放出された光が、オプトエレクトロニクス半導体モジュール２０の周囲において、再びオプトエレクトロニクス半導体モジュール２０へと反射されることも考えられる。オプトエレクトロニクス半導体モジュール２０へと再び反射されたこの光は、成形体２３０の上面２３１にミラー層として機能する金属化部２５０が配置されていない場合には、その上面２３１において吸収されて失われる恐れがある。第４の金属化部２５０は、オプトエレクトロニクス半導体チップ２０の方向へと再び反射された光を再び反射させ、それによってこの反射された光を改めて利用することができる。
【００７１】
第４の金属化部２５０は水平方向において外側が離隔トレンチによって包囲されている。離隔トレンチにおいては第４の金属化部２５０が除去されており、従って成形体２３０の上面２３１が露出されている。この領域は、先行の方法ステップにおいて別のフォトレジスト２４０が配置されていた水平方向の領域である。
【００７２】
図１０から図１８に基づき説明した、オプトエレクトロニクス半導体モジュール２０を製造するための方法も、有利には、複数のオプトエレクトロニクス半導体モジュール２０に対して並行して実施される。このために、複数のオプトエレクトロニクス半導体チップ１００及び対応する個数の複数の導体ピン１７０が水平方向において相互に間隔を空けた状態で同時にフィルム１８０に押し付けられ、続いて共通の成形体２３０に埋設される。共通の成形体２３０に埋設された全てのオプトエレクトロニクス半導体チップ１００に対して並行して、別のフォトレジスト２４０の形成とパターニングが同時に行われる。第４の金属化部２５０の堆積及びパターニングの後に、共通の成形体２３０の分割によって、処理の完了したオプトエレクトロニクス半導体モジュール２０が相互に分離される。成形体２３０の分割は、有利には、個々のオプトエレクトロニクス半導体モジュール２０の第４の金属化部２５０の周囲にそれぞれ配置されている離隔トレンチの領域において行われる。
【００７３】
図１９には、第３の実施の形態によるオプトエレクトロニクス半導体モジュール３０の概略的な断面図が示されている。図２０には、第３の実施の形態のオプトエレクトロニクス半導体モジュール３０の平面図が示されている。更に図２０には切断線Ｃ−Ｃが示されており、この切断線Ｃ−Ｃにおいてオプトエレクトロニクス半導体モジュール３０を切断したものが図１９の断面図である。
【００７４】
図示されている実施例において、オプトエレクトロニクス半導体モジュール３０は、第１のチップ３０１及び第２のチップ３０２として表されている二つのオプトエレクトロニクス半導体チップ３００を有している。しかしながら別の実施の形態においては、オプトエレクトロニクス半導体モジュール３０がオプトエレクトロニクス半導体チップ３００を一つだけ有しているか、又は、直列に接続されている三つ以上のオプトエレクトロニクス半導体チップ３００を有していることも考えられる。第１のチップ３０１及び第２のチップ３０２は同一の構造を有している。以下では、オプトエレクトロニクス半導体チップ３００を具体的に説明する。
【００７５】
オプトエレクトロニクス半導体チップ３００は、ｎドープされた領域３５１及びｐドープされた領域３５２を備えている、エピタキシャル成長された半導体３５０を有している。半導体３５０は例えば窒化ガリウム（ＧａＮ）を有することができる。ｎドープされた領域３５１とｐドープされた領域３５２との間にはアクティブ発光層が形成されている。半導体３５０において形成された光を、ｎドープされた領域３５１の表面によって形成されている放出領域３６１を介して半導体３５０から放出させることができる。
【００７６】
半導体３５０はスルーホール３２５を有している。スルーホール３２５は、ｐドープされた領域３５２の、ｎドープされた領域３５１側とは反対側から、ｐドープされた領域を貫通して、ｎドープされた領域３５１まで延在している開口部を有している。この開口部の被覆壁は絶縁層３３０によって電気的に絶縁されている。開口部内には第１の金属化部３２０の導電性の材料が配置されている。スルーホール３２５は、平行に延びる、複数のその種の開口部を有することもできる。
【００７７】
ｐドープされた領域３５２の、ｎドープされた領域３５１側とは反対側の表面には、ｐドープされた領域３５２との導電性の接続部を提供する第２の金属化部３４０が配置されている。第２の金属化部３４０は水平方向において半導体３５０を超えて延在しており、またこの第２の金属化部３４０には、半導体３５０の側方において第２のコンタクト面３４１が設けられている。
【００７８】
第２の金属化部３４０は、半導体３５０とは反対側において、絶縁層３３０によって覆われている。絶縁層３３０には第１の金属化部３２０が接続されており、この第１の金属化部３２０はスルーホール３２５と導電的に接続されており、且つ、絶縁層３３０によって第２の金属化部３４０から電気的に絶縁されている。第１の金属化部３２０は第１のコンタクト面３２１と導電的に接続されている。第１のコンタクト面３２１から、第１の金属化部３２０及びスルーホール３２５を介して、半導体３５０のｎドープされた領域３５１まで延びる導電性の接続部が形成されている。
【００７９】
第１の金属化部３２０は基板３１０の上面３１１に配置されている。半導体３５０を先ず基板３１０とは別個に製造し、スルーホール３２５、第２の金属化部３４０、第２のコンタクト面３４１、絶縁層３３０、第１の金属化部３２０及び第１のコンタクト面３２１を設けることができる。続けて、第１の金属化部３２０をエピタキシャルボンディングによって、基板３１０の上面３１１に配置されているはんだ層と接続することができる。
【００８０】
基板３１０は絶縁性の基板であり、また例えばケイ素を有することができる。有利には、基板３１０は高い熱伝導性を有している。基板３１０の下面３１２には熱的なコンタクト面３２２が配置されており、この熱的なコンタクト面３２２は金属を有することができる。半導体３５０から生じる熱を、基板３１０及び熱的なコンタクト面３２２を介して排出することができる。
【００８１】
半導体３５０の基板３１０側とは反対側の面、第２の金属化部３４０及び絶縁層３３０の上にはパッシベーション部３６０が配置されている。第１のコンタクト面３２１及び第２のコンタクト面３４１の領域において、パッシベーション部３６０は中断部を有しているので、それによって第１のコンタクト面３２１及び第２のコンタクト面３４１は露出されている。
【００８２】
第１のチップ３０１及び第２のチップ３０２は一緒に成形体３９０内に埋設されている。成形体３９０は、成形プロセスによって成形コンパウンドから形成されており、また、電気的に絶縁性である。成形体３９０は上面３９１及び下面３９２を有している。成形体３９０の下面３９２は、二つのオプトエレクトロニクス半導体チップ３００の基板３１０の下面３１２と面一で終端している。基板３１０の下面３１２は成形体３９０によって覆われていないので、オプトエレクトロニクス半導体チップ３００の下面３１２側における熱的なコンタクト面３２２は露出されている。
【００８３】
成形体３９０の上面３９１は、水平方向において半導体３５０の側方に位置するパッシベーション部３６０の領域において、オプトエレクトロニクス半導体チップ３００のパッシベーション部３６０と面一で終端している。従って、第１のコンタクト面３２１、第２のコンタクト面３４１及びオプトエレクトロニクス半導体チップ３００の放出領域３６１は成形体３９０の上面３９１よりも高い位置にあるので、成形体３９０によって覆われていない。
【００８４】
オプトエレクトロニクス半導体チップ３００の他に、第１の導体ピン３７０及び第２の導体ピン３８０も成形体３９０に埋設されており、各導体ピンは成形体３９０の上面３９１と下面３９２との間の導電性の接続部を表している。このために、第１の導体ピン３７０及び第２の導体ピン３８０は導電性の材料、例えば回路基板材料から形成されている。第１の導体ピン３７０は上面金属化部３７１及び下面金属化部３７２を有している。第２の導体ピン３８０は上面金属化部３８１及び下面金属化部３８２を有している。導体ピン３７０，３８０の上面金属化部３７１，３８１は成形体３９０の上面３９１側において露出されている。導体ピン３７０，３８０の下面金属化部３７２，３８２は成形体３９０の下面３９２側において露出されている。
【００８５】
成形体３９０の上面３９１においては、複数の絶縁セクション４００が配置されている。各絶縁セクション４００は絶縁性の材料、例えばフォトパターニングされた誘電体、例えばベンゾシクロブテン（ＢＣＢ）から形成されている。択一的に、絶縁セクション４００は、例えばアクリラート、エポキシド、シリコーン、ポリイミドのような有機材料、又は、酸化ケイ素、窒化ケイ素のような無機材料を有することができる。絶縁セクション４００の厚さは、ここでもまた、オプトエレクトロニクス半導体チップ３００の動作時に通常発生する電圧における絶縁降伏が阻止されるように選定されている。絶縁セクション４００の厚さは例えば５０ｎｍから５００ｎｍの間の値を有することができる。但し、絶縁セクション４００が噴射法又はスクリーン印刷法によって形成される場合には、この厚さが数μｍ、例えば２０μｍから１００μｍの間の厚さになることも考えられる。
【００８６】
第１の絶縁セクション４０１は、第１の導体ピン３７０の上面金属化部３７１と第１のオプトエレクトロニクス半導体チップ３０１の第１のコンタクト面３２１との間において、成形体３９０の上面３９１の水平方向の領域に配置されている。第２の絶縁セクション４０２は、第１のオプトエレクトロニクス半導体チップ３０１の第２のコンタクト面３４１と第２のオプトエレクトロニクス半導体チップ３０２の第１のコンタクト面３２１との間において、成形体３９０の上面３９１の水平方向の領域に配置されている。第３の絶縁セクション４０３は、第２のオプトエレクトロニクス半導体チップ３０２の第２のコンタクト面３４１と第２の導体ピン３８０の上面金属化部３８１との間において、成形体３９０の上面３９１の水平方向の領域に配置されている。
【００８７】
オプトエレクトロニクス半導体モジュール３０は更に第３の金属化部４１０を有しており、この第３の金属化部４１０は成形体３９０の上面３９１に配置されており、また絶縁セクション４００にも部分的に配置されている。第３の金属化部４１０は有利には、導電率が良く且つ光学的反射能力が高い材料、例えば銀から形成されている。択一的に、第３の金属化部４１０はアルミニウム（Ａｌ）も有することができる。アルミニウムは銀よりも安価で入手することができ、また腐食が生じる虞も銀より低い。いずれの場合にも、誘電性のミラーと組み合わせることができる。第３の金属化部４１０は金属積層体として形成することもでき、例えばチタン（Ｔｉ）及びクロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及びプラチナ（Ｐｔ）、銅（Ｃｕ）又は銀（Ａｇ）及びアルミニウム（Ａｌ）を有することができる。
【００８８】
第３の金属化部４１０はミラーセクション４１１、第１のコンタクトセクション４１２、第２のコンタクトセクション４１３及び第３のコンタクトセクション４１４を含んでいる。ミラーセクション４１１、第１のコンタクトセクション４１２、第２のコンタクトセクション４１３及び第３のコンタクトセクション４１４は水平方向において離隔トレンチによって相互に離隔されており、それによって相互に電気的に絶縁されている。
【００８９】
第１のコンタクトセクション４１２は、第１の導体ピン３７０の上面金属化部３７１と第１のオプトエレクトロニクス半導体チップ３０１の第１のコンタクト面３２１との間の導電性の接続部を形成している。第２のコンタクトセクション４１３は、第１の半導体チップ３０１の第２のコンタクト面３４１と、第２の半導体チップ３０２の第１のコンタクト面３２１との間の導電性の接続部を形成している。第３のコンタクトセクション４１４は、第２のオプトエレクトロニクス半導体チップ３０２の第２のコンタクト面３４１と第２の導体ピン３８０の上面金属化部３８１との間の導電性の接続部を形成している。
【００９０】
第３のコンタクトセクション４１４と成形体３９０の上面３９１との間に配置されている第３の絶縁セクション４０３は、第３のコンタクトセクション４１４と第２の半導体チップ３０２の第１の金属化部３２０との間の絶縁破壊を阻止する。第２の絶縁セクション４０２は、相応に、第２のコンタクトセクション４１３と第１のオプトエレクトロニクス半導体チップ３００の第１の金属化部３２０との間の絶縁破壊を阻止する。
【００９１】
オプトエレクトロニクス半導体チップ３００，３０１を一つだけ備えているオプトエレクトロニクス半導体モジュール３０の一つの実施の形態においては、オプトエレクトロニクス半導体チップ３００，３０１の第２のコンタクト面３４１はコンタクトセクションを介して、第２の導体ピン３８０の上面金属化部３８１と直接的に接続されている。この実施の形態においては、第３のコンタクトセクション４１４及び第３の絶縁セクション４０３が省略される。
【００９２】
オプトエレクトロニクス半導体チップ３０の電気的な接触接続は、第１の導体ピン３７０の下面金属化部３７２及び第２の導体ピン３８０の下面金属化部３８２を介して行うことができる。オプトエレクトロニクス半導体モジュール３０はＳＭＴ方式による表面実装に適したものになる。この場合、オプトエレクトロニクス半導体チップ３００から生じる熱を排出するために、熱的なコンタクト面３２２の接触接続を行うこともできる。
【００９３】
第３の金属化部４１０のミラーセクション４１１は、オプトエレクトロニクス半導体チップ３００及び導体ピン３７０，３８０のいずれも配置されていない成形体３９０の領域において、成形体３９０の上面３９１の大部分を覆っている。成形体３９０のこの水平方向の領域において、ミラーセクション４１１は成形体３９０の上面３９１の少なくとも５０％、有利には少なくとも９０％を覆っている。これによって、成形体３９０の上面３９１は実質的に光学的に反射性である。オプトエレクトロニクス半導体チップ３００の放出領域３６１は第３の金属化部４１０のミラーセクション４１１によって覆われていない。
【００９４】
オプトエレクトロニクス半導体モジュール３０を図１から図９に基づき説明した方法に従い製造することができる。オプトエレクトロニクス半導体モジュール３０とオプトエレクトロニクス半導体モジュール１０の本質的な相異点は、オプトエレクトロニクス半導体チップ３００では、二つの極性の電気的なコンタクト３２１，３４１の上面が露出されていることである。従って、オプトエレクトロニクス半導体チップ３００は絶縁性の基板３１０を有しているが、それに対しオプトエレクトロニクス半導体チップ１００は導電性の基板１１０を有している。
【００９５】
図２１には、第４の実施の形態によるオプトエレクトロニクス半導体モジュール４０の概略的な断面図が示されている。図２２には、第４の実施の形態のオプトエレクトロニクス半導体モジュール４０の平面図が示されている。更に図２２には切断線Ｄ−Ｄが示されており、この切断線Ｄ−Ｄにおいてオプトエレクトロニクス半導体モジュール４０を切断したものが図２１の断面図である。
【００９６】
オプトエレクトロニクス半導体モジュール４０はオプトエレクトロニクス半導体チップ５００を有している。オプトエレクトロニクス半導体チップ５００は、ｎドープされた領域５５１及びｐドープされた領域５５２を備えている半導体５５０を有している。半導体５５０はここでもまたエピタキシャル成長された結晶として存在しており、また例えば窒化ガリウム（ＧａＮ）を有することができる。ｐドープされた領域５５２は導電性の基板５１０の上面５１１に設けられている金属化部５４０の上に配置されている。基板５１０は例えばケイ素を有することができる。基板５１０の下面５１２には第２のコンタクト面５４１が配置されており、この第２のコンタクト面５４１は例えば金属を有することができる。第２のコンタクト面５４１は導電性の基板５１０及び金属化部５４０を介する、半導体５５０のｐドープされた領域５５２との電気的な接続部を提供する。
【００９７】
半導体５５０のｎドープされた領域５５１の上面には第１のコンタクト面５２１が配置されており、この第１のコンタクト面５２１を介して半導体５５０のｎドープされた領域５５１との導電性の接続部が形成されている。
【００９８】
半導体５５０及び、水平方向において半導体５５０の側方に配置されている、金属化部５４０のセクションは、パッシベーション部５６０によって覆われている。パッシベーション部５６０は第１のコンタクト面５２１の領域において中断されているので、第１のコンタクト面５２１はオプトエレクトロニクス半導体チップ５００の上面において露出されている。半導体５５０のｎドープされた領域５５１においてパッシベーション部５６０によって保護されている領域は放出領域５６１を形成しており、この放出領域５６１を介して半導体５５０から光を出力することができる。
【００９９】
オプトエレクトロニクス半導体チップ５００は絶縁性の成形体５９０に埋設されている。成形体５９０は、成形プロセスによって成形コンパウンドから形成されており、またその限りにおいて、上述の実施の形態の成形体１９０，２３０，３９０に対応している。成形体５９０は上面５９１及び下面５９２を有している。成形体５９０の下面５９２は基板５１０の下面５１２と面一で終端している。基板５１０の下面５１２における第２のコンタクト面５４１は成形体５９０によって覆われておらず、従って外部に対して露出されている。成形体５９０の上面５９１はここでもまた、半導体５５０を覆っていない、パッシベーション部５６０の水平方向のセクションで終端している。従って、半導体５５０の放出領域５６１は成形体５９０によって覆われていない。
【０１００】
オプトエレクトロニクス半導体チップ５００と一緒に導体ピン５７０も成形体５９０に埋設されており、この導体ピン５７０は成形体５９０の上面５９１と下面５９２との間の導電性の接続部を提供する。導体ピン５７０は上面金属化部５７１及び下面金属化部５７２を有している。上面金属化部５７１は成形体５９０の上面５９１側において露出されている。下面金属化部５７２は成形体５９０の下面５９２側において露出されている。
【０１０１】
半導体５５０と導体ピン５７０の上面金属化部５７１との間の水平方向の領域において、成形体５９０の上面５９１には絶縁セクション６００が配置されている。絶縁セクション６００は絶縁性の材料、例えばフォトパターニングされた誘電体、例えばベンゾシクロブテンから形成されている。択一的に、絶縁セクション６００は、例えばアクリラート、エポキシド、シリコーン、ポリイミドのような有機材料、又は、酸化ケイ素、窒化ケイ素のような無機材料を有することができる。
【０１０２】
更にオプトエレクトロニクス半導体モジュール４０は、ミラーセクション６１１及びコンタクトセクション６１２を備えている第３の金属化部６１０を有している。第３の金属化部６１０は銀を有することができる。択一的に、第３の金属化部６１０はアルミニウム（Ａｌ）も有することができる。いずれの場合にも、誘電性のミラーと組み合わせることができる。第３の金属化部６１０は金属積層体として形成することもでき、例えばチタン（Ｔｉ）及びクロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）及びプラチナ（Ｐｔ）、銅（Ｃｕ）又は銀（Ａｇ）及びアルミニウム（Ａｌ）を有することができる。コンタクトセクション６１２は、オプトエレクトロニクス半導体チップ５００の第１のコンタクト面５２１から絶縁セクション６００にわたって、導体ピン５７０の上面金属化部５７１まで延在しており、それにより、第１のコンタクト面５２１は導体ピン５７０と導電的に接続されている。絶縁セクション６００の厚さはここでもまた、オプトエレクトロニクス半導体モジュール４０の動作時に生じる電圧において、第３の金属化部６１０のコンタクトセクション６１２とオプトエレクトロニクス半導体チップ５００の金属化部５４０との間の絶縁破壊が阻止されるように選定されている。
【０１０３】
ミラーセクション６１１は離隔トレンチによって、水平方向において第３の金属化部６１０のコンタクトセクション６１２から離隔されており、また電気的に絶縁されている。ミラーセクション６１１は、オプトエレクトロニクス半導体チップ５００及び導体ピン５７０又は絶縁セクション６００のいずれも配置されていない成形体５９０の上面５９１の部分に配置されている。成形体５９０の上面５９１のその部分の内の少なくとも５０％、有利には少なくとも９０％がミラーセクション６１１によって覆っている。
【０１０４】
オプトエレクトロニクス半導体モジュール４０の動作時に、半導体５５０において形成された光は放出領域５６１を介して放出される。オプトエレクトロニクス半導体モジュール４０の周囲において反射が生じ、それによって、オプトエレクトロニクス半導体モジュール４０によって形成された光ビームの一部が再びオプトエレクトロニクス半導体モジュール４０に向かって反射される。この光ビームが成形体５９０の上面５９１において吸収され、それによって失われることを阻止するために、ミラーセクション６１１が成形体５９０の上面５９１に配置されている。ミラーセクション６１１において光が再び反射され、それによってその光をオプトエレクトロニクス半導体モジュール４０から放出させることができる。これによって、オプトエレクトロニクス半導体モジュール４０によって形成される光の利用可能な割合が高まる。
【０１０５】
オプトエレクトロニクス半導体モジュール４０を図１から図９に基づき説明した方法に従い製造することができる。しかしながら択一的に、図１９及び図２０のオプトエレクトロニクス半導体チップ３００又は図２１及び図２２のオプトエレクトロニクス半導体チップ５００を、図１０から図１８に基づき説明した方法に従いオプトエレクトロニクス半導体チップを製造するために使用することもできる。
【０１０６】
オプトエレクトロニクス半導体モジュール１０，２０，３０，４０はそれぞれ導体ピン１７０，３７０，３８０，５７０を有しており、それらの導体ピンは各成形体１９０，２３０，３９０，５９０の上面と下面との間の導電性の接続部（スルーコンタクト）を提供する。上述の方法のヴァリエーションにおいて、成形体１９０，２３０，３９０，５９０への導体ピン１７０，３７０，３８０，５７０の埋設を省略することができる。その代わりに、成形体１９０，２３０，３９０，５９０の製造後に、例えばレーザによって、成形体１９０，２３０，３９０，５９０に開口部を形成することができる。成形体１９０，２３０，３９０，５９０に形成された複数の孔を、例えば電解法によって、導電性の材料で充填することができる。その場合、導電性の材料は成形体１９０，２３０，３９０，５９０の上面と下面との間の導電性の接続部を提供し、従って同様にスルーコンタクトを形成する。その他の製造ステップは上記において説明したように実施される。
【０１０７】
本発明を有利な複数の実施例に基づき詳細に説明した。それにもかかわらず、本発明は開示された実施例に限定されるものではない。むしろ、当業者であれば、本発明の権利範囲から逸脱することなく、そこから他のヴァリエーションを派生させることができる。
【符号の説明】
【０１０８】
１０  オプトエレクトロニクス半導体モジュール
２０  オプトエレクトロニクス半導体モジュール
３０  オプトエレクトロニクス半導体モジュール
４０  オプトエレクトロニクス半導体モジュール
１００  オプトエレクトロニクス半導体チップ
１１０  基板（導電性）
１１１  上面
１１２  下面
１２０  第１の金属化部（ｎ型コンタクト）
１２１  第１のコンタクト面（ｎ型）
１２５  スルーホール
１３０  絶縁層
１４０  第２の金属化部（ｐ型コンタクト及びミラー）
１４１  第２のコンタクト面（ｐ型）
１５０  半導体
１５１  ｎドープされた領域
１５２  ｐドープされた領域
１６０  パッシベーション部
１６１  放出領域
１７０  導体ピン
１７１  上面金属化部
１７２  下面金属化部
１８０  フィルム（及び支持体）
１８１  間隙
１９０  成形体
１９１  上面
１９２  下面
２００  絶縁セクション（フォトパターニングされた誘電体）
２１０  第３の金属化部（パターニングされた銀層）
２１１  ミラーセクション
２１２  コンタクトセクション
２２０  フォトレジスト
２３０  成形体
２３１  上面
２３２  下面
２３３  絶縁セクション
２４０  別のフォトレジスト
２５０  第４の金属化部（パターニングされた銀層）
３００  オプトエレクトロニクス半導体チップ
３０１  第１のチップ
３０２  第２のチップ
３１０  基板（絶縁性）
３１１  上面
３１２  下面
３２０  第１の金属化部（ｎ型コンタクト）
３２１  第１のコンタクト面（ｎ型）
３２２  熱的なコンタクト面
３２５  スルーホール
３３０  絶縁層
３４０  第２の金属化部
３４１  第２のコンタクト面
３５０  半導体
３５１  ｎドープされた領域
３５２  ｐドープされた領域
３６０  パッシベーション部
３６１  放出領域
３７０  導体ピン（ｎ型）
３７１  上面金属化部
３７２  下面金属化部（ｎ型コンタクト）
３８０  第２の導体ピン（ｐ型）
３８１  上面金属化部
３８２  下面金属化部（ｐ型コンタクト）
３９０  成形体
３９１  上面
３９２  下面
４００  絶縁セクション（フォトパターニングされた誘電体）
４０１  第１のセクション
４０２  第２のセクション
４０３  第３のセクション
４１０  第３の金属化部（パターニングされた銀層）
４１１  ミラーセクション
４１２  第１のコンタクトセクション
４１３  第２のコンタクトセクション
４１４  第３のコンタクトセクション
５００  オプトエレクトロニクス半導体チップ
５１０  基板（導電性）
５１１  上面
５１２  下面
５２１  第１のコンタクト面（ｎ型）
５４０  金属化部
５４１  第２のコンタクト面（ｐ型）
５５０  半導体
５５１  ｎドープされた領域
５５２  ｐドープされた領域
５６０  パッシベーション部
５６１  放出領域
５７０  導体ピン（ｎ型）
５７１  上面金属化部
５７２  下面金属化部（ｎ型コンタクト）
５９０  成形体
５９１  上面
５９２  下面
６００  絶縁セクション（フォトパターニングされた誘電体）
６１０  第３の金属化部（パターニングされた銀層）
６１１  ミラーセクション
６１２  コンタクトセクション
【図１】
0006029760.tif 000002
【図２】
0006029760.tif 000003
【図３】
0006029760.tif 000004
【図４】
0006029760.tif 000005
【図５】
0006029760.tif 000006
【図６】
0006029760.tif 000007
【図７】
0006029760.tif 000008
【図８】
0006029760.tif 000009
【図９】
0006029760.tif 000010
【図１０】
0006029760.tif 000011
【図１１】
0006029760.tif 000012
【図１２】
0006029760.tif 000013
【図１３】
0006029760.tif 000014
【図１４】
0006029760.tif 000015
【図１５】
0006029760.tif 000016
【図１６】
0006029760.tif 000017
【図１７】
0006029760.tif 000018
【図１８】
0006029760.tif 000019
【図１９】
0006029760.tif 000020
【図２０】
0006029760.tif 000021
【図２１】
0006029760.tif 000022
【図２２】
0006029760.tif 000023