(57)【特許請求の範囲】
【請求項１】
マトリクス状に複数の画素が配置された第１の基板と、第２の基板が対向して配置され、前記第１の基板と前記第２の基板の間に液晶が配置された液晶表示装置であって、
前記第１基板に形成された前記画素には、画素の短辺方向の両端において画素の長辺方向に伸びる大きい壁と、前記大きい壁の間であって前記大きい壁と平行に伸びる、前記大きい壁よりも高さが低く、絶縁膜中にあって、前記絶縁膜を画素の短辺方向に区画する第１の小さい壁とを備え、
前記第１の小さい壁の上面および側面を覆って第１の電極が形成され、
前記大きい壁の側面、及び、前記大きい壁と前記第１の小さい壁の間に第２の電極が形成され、
前記大きい壁の側面に形成された前記第２の電極と前記小さい壁に形成された第１の電極の間に電圧を印加することによって前記第１の基板と平行な方向の電界を形成して液晶を駆動し、
前記大きい壁は長辺方向の画素間で分断され、分断された前記大きい壁の間には、前記大きい壁よりも高さが低く、前記画素を前記長辺方向に区画する第２の小さい壁を配置し、
前記第１の小さい壁及び前記第２の小さい壁と、前記対向基板の間には前記液晶が存在していることを特徴とする液晶表示装置。
【請求項２】
請求項１記載の液晶表示装置において、
前記各画素には、画素の前記長辺方向の両端において画素の短辺方向に伸びる前記第２の小さい壁が連続して配置されていることを特徴とする液晶表示装置。
【請求項３】
請求項２記載の液晶表示装置において、
画素の長辺方向のドレイン線および短辺方向のゲート線を備え、
前記ドレイン線およびゲート線の上層に、前記第２の小さい壁を介して、コモン電極を形成したことを特徴とする液晶表示装置。
【請求項４】
請求項３記載の液晶表示装置において、
前記コモン電極は、画素の短辺方向および長辺方向の隣接画素のコモン電極と繋がることを特徴とする液晶表示装置。
【請求項５】
請求項１記載の液晶表示装置において、
前記画素の短辺方向のゲート線上に、層間絶縁膜を介して、コモン電極を形成したことを特徴とする液晶表示装置。
【請求項６】
請求項１記載の液晶表示装置において、
前記第１の小さい壁を覆う前記第１の電極と連続して、前記大きな壁の方向に延在する前記第１の基板と平行な保持容量電極が形成され、
前記保持容量電極を覆って層間絶縁膜が形成され、
前記保持容量電極と、前記大きい壁と前記第１の小さい壁の間の前記第２の電極との間には、前記層間絶縁膜を介して容量素子が形成されていることを特徴とする液晶表示装置。
【請求項７】
マトリクス状に複数の画素が配置された第１の基板と、第２の基板が対向して配置され、前記第１の基板と前記第２の基板の間に液晶が配置された液晶表示装置であって、
前記第１基板に形成された前記画素には、画素の短辺方向の両端において画素の長辺方向に伸びる大きい壁と、前記大きい壁の間であって前記大きい壁と平行に伸びる、前記大きい壁よりも高さが低く、絶縁膜中にあって、前記絶縁膜を画素の短辺方向に区画する第１の小さい壁とを備え、
前記第１の小さい壁の上面および側面を覆ってコモン電圧が印加される第１の電極が形成され、
前記大きい壁の側面、及び、前記大きい壁と前記第１の小さい壁の間にソース電圧が印加される第２の電極が形成され、
前記大きい壁の側面に形成された前記第２の電極と前記小さい壁に形成された第１の電極の間に電圧を印加することによって前記第１の基板と平行な方向の電界を形成して液晶を駆動し、
前記第１の小さい壁の前記長辺方向の端部に、前記大きい壁に向かう屈曲部を形成し、前記屈曲部を覆って前記第１の電極を形成し、
前記第１の小さい壁及び前記第２の小さい壁と、前記対向基板の間には前記液晶が存在していることを特徴とする液晶表示装置。
【請求項８】
請求項７記載の液晶表示装置において、
前記屈曲部の先端を鋭角または丸い形状としたことを特徴とする液晶表示装置。
【請求項９】
請求項７記載の液晶表示装置において、
前記大きい壁と前記第１の小さい壁との間隔をｋとし、前記屈曲部の長さＬを k/4 ＜ L ＜ 3k/4 としたことを特徴とする液晶表示装置。
【請求項１０】
請求項７記載の液晶表示装置において、
前記第１の小さい壁を覆う前記第１の電極と連続して、前記大きな壁の方向に延在する前記第１の基板と平行な保持容量電極が形成され、
前記保持容量電極を覆って層間絶縁膜が形成され、
前記保持容量電極と、前記大きい壁と前記第１の小さい壁の間の前記第２の電極との間には、前記層間絶縁膜を介して容量素子が形成されていることを特徴とする液晶表示装置。
【請求項１１】
請求項７記載の液晶表示装置において、
前記画素の短辺方向のゲート線上に、層間絶縁膜を介して、コモン電極を形成したことを特徴とする液晶表示装置。
【請求項１２】
請求項７記載の液晶表示装置において、
前記大きい壁は長辺方向の画素間で分断され、分断された前記大きい壁の間には、前記大きい壁よりも高さが低く、前記画素を前記長辺方向に区画する第２の小さい壁を配置し、
画素の長辺方向のドレイン線および短辺方向のゲート線を備え、
前記大きい壁よりも高さが低く、前記画素を前記長辺方向に区画する第２の小さい壁を配置し、
前記ドレイン線およびゲート線の上層に、前記第２の小さい壁を介して、コモン電極を形成したことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁電極方式の液晶表示装置に関し、特に、液晶の封入を容易にするとともに、透過率を向上した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示品質が高く、かつ薄型軽量、低消費電力などの特徴を備えていることから、小型の携帯端末から大型テレビに至るまで広く用いられている。
【０００３】
一方、液晶表示装置においては、視野角特性が問題であり、広視野角を実現するために、ＩＰＳ( In-Plane Switching )方式の液晶表示装置が提案されている。ＩＰＳ方式では、液晶分子を水平に寝かせた状態において、基板と平行な方向の電界を印加して液晶分子を水平面内で回転させることで、バックライトの光量を制御して画像を表示する。
【０００４】
特許文献１には、ｍ×ｎ個のマトリクス状の画素と、画素内のアクティブ素子と、所定電圧波形を印加する駆動手段と、画素内に上下基板間のギャップを一定に保つ電極対を有し、かつ前記電極対間に基板面に平行な電界を印加することにより液晶分子の配向状態を制御し光を変調し得る所定構造を有する液晶表示装置が、開示されている。（要約参照）
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２１４２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上下基板間に電極対を有し、電極対間に基板面に平行な電界を印加することにより液晶分子の配向状態を制御する液晶表示装置を実現するために、本発明に先立って、画素の長辺方向に配置した壁電極の下層にドレイン線が配置され、画素の短辺方向の画素端部にゲート線が配置される液晶表示装置を検討した。しかし、壁電極が長辺方向の画素間で繋がっていると、短辺方向の液晶層が完全に分離されているため、液晶が封入されにくくなり、液晶パネルを量産する際に歩留まりが低下し、コストアップに繋がる。
【０００７】
また、画素の短辺方向および長辺方向で白黒交互表示を行う際に、ドレイン線およびゲート線上にこれらの電位の影響を遮蔽する電極を配置しないと、白表示の画素ではこれらの電位の影響によって白透過率が低下し、黒表示の画素では黒透過率が増大してしまう。また、画素の長辺方向の画素間隔が狭い構造の場合、白黒交互表示をすると隣接画素の電位の影響によって、黒表示の画素では黒透過率が増大し、白透過率が低下する。このように、ドレイン線、ゲート線および隣接画素などの画素周辺電位の影響を受けて表示特性が劣化してしまう。
【０００８】
また、マルチドメイン構造の場合、画素端部で液晶の配向が順捩れと逆捩れの領域が混在し、ドメインが発生する。これに起因して、画素端部の白透過率が低下し、画素全体の白透過率を低下させてしまう。
【０００９】
本発明は、壁電極方式の液晶表示装置において、液晶の封入を容易にするとともに、透過率を向上することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の液晶表示装置は、マトリクス状に複数の画素が配置され、各画素には、画素の両端において画素の長辺方向に伸びる大きい壁と、前記大きい壁の間であって前記大きい壁と平行に伸びる、前記大きい壁よりも高さが低い小さい壁とを備え、前記小さい壁上にＴＦＴ側電極を形成し、前記大きい壁の側面及び前記大きい壁と前記小さい壁の間に壁電極を形成した液晶表示装置において、前記大きい壁は長辺方向の画素間で分断され、分断された前記大きい壁の間には、前記大きい壁よりも高さが低い小さい壁を配置したことを特徴とするものである。
【００１１】
本発明の液晶表示装置において、前記各画素には、画素の両端において画素の短辺方向に伸びる前記小さい壁が連続して配置されているものでよい。
また、本発明の液晶表示装置において、画素の長辺方向のドレイン線および短辺方向のゲート線を備え、前記ドレイン線およびゲート線の上層に、前記小さい壁を介して、コモン電極を形成したものでよい。
また、本発明の液晶表示装置において、前記コモン電極は、画素の短辺方向および長辺方向の隣接画素のコモン電極と繋がるものでよい。
また、本発明の液晶表示装置において、前記画素の短辺方向のゲート線上に、層間絶縁膜を介して、コモン電極を形成したものでよい。
また、本発明の液晶表示装置において、前記ＴＦＴ側電極と接続され、基板の平面方向に形成された保持容量電極と、前記壁電極から基板の平面方向に伸びる平面電極とが、層間絶縁膜を介して対向することにより、容量素子を形成するものでよい。
【００１２】
本発明の液晶表示装置は、マトリクス状に複数の画素が配置され、各画素には、画素の両端において画素の長辺方向に伸びる大きい壁と、前記大きい壁の間であって前記大きい壁と平行に伸びる、前記大きい壁よりも高さが低い小さい壁とを備え、前記小さい壁上に形成したＴＦＴ側電極をコモン電極とし、前記大きい壁の側面及び前記大きい壁と前記小さい壁の間に形成した壁電極をソース電極とした液晶表示装置において、前記小さい壁の端部に、前記大きい壁に向かう屈曲部を形成し、前記屈曲部上に前記コモン電極を形成したことを特徴とするものである。
【００１３】
本発明の液晶表示装置において、前記屈曲部の先端を鋭角または丸い形状としたものでよい。
また、本発明の液晶表示装置において、前記大きい壁と前記小さい壁との間隔をｋとし、前記屈曲部の長さＬを k/4 < L < 3k/4 としたものでよい。
また、本発明の液晶表示装置において、前記ＴＦＴ側電極と接続され、基板の平面方向に形成された保持容量電極と、前記壁電極から基板の平面方向に伸びる平面電極とが、層間絶縁膜を介して対向することにより、容量素子を構成するものでよい。
また、本発明の液晶表示装置において、前記画素の短辺方向のゲート線上に、層間絶縁膜を介して、コモン電極を形成したものでよい。
【発明の効果】
【００１４】
本発明によれば、液晶表示装置の製造時に、安定して液晶を封入することができ、歩留まり向上によるコストの低減を図ることができる。また、ドレイン線、ゲート線および隣接画素の電位の影響を遮蔽することができ、黒透過率の増大抑制および白透過率の低下抑制を図ることができる。さらに、画素端部でのドメインを抑制でき、また暗くなる領域を低減でき、画素全体で高い透過率を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１の画素の平面構造を示す図である。
【図２】本発明の実施例１の６画素分の平面構造を示す図である。
【図３】図１のＡ−Ａ’面の断面構造を示す図である。
【図４】図１のＢ−Ｂ’面の断面構造を示す図である。
【図５】図１のＢ−Ｂ’面の他の断面構造を示す図である。
【図６】図１のＣ−Ｃ’面の断面構造を示す図である。
【図７】図１のＣ−Ｃ’面の他の断面構造を示す図である。
【図８】図１のＤ−Ｄ’面の断面構造を示す図である。
【図９】本発明の実施例１の画素端部における、電界の方向と液晶の初期配向方向を示す図である。
【図１０】画素端部における透過率の屈曲部長さ依存性を示す図である。
【図１１】コモン電極の屈曲部の先端形状の一例を示す図である。
【図１２】コモン電極の屈曲部の先端形状の他の一例を示す図である。
【図１３】コモン電極の屈曲部の先端形状の他の一例を示す図である。
【図１４】本発明が適用される液晶表示装置の等化回路の一例を示す図である。
【図１５】本発明の実施例２の画素の断面構造を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【実施例１】
【００１７】
先ず、図１４に、本発明が適用される液晶表示装置の等化回路の一例を示す。基板１０２上に走査線１０４と信号線１０３がマトリクス状に配線され、走査線１０４と信号線１０３の各交点にはＴＦＴ(Thin Film Transistor )素子１１０を介して画素１０６が接続されている。走査線１０４と信号線１０３には、それぞれ走査駆動回路１０８および信号駆動回路１０７が接続され、走査線１０４および信号線１０３に電圧を印加する。基板１０２上には信号線１０３に平行にコモン線１０５を配設し、全ての画素にコモン電圧発生回路１０９からコモン電圧を印加できるようになっている。基板１０２と基板１０１との間には液晶組成物が封入されており、全体として液晶表示装置を構成している。
【００１８】
図１に本発明の実施例１に係わる１画素の平面構造を示し、図２には図１の６画素分の平面構造を示す。また、図３、図４（図５）、図６（図７）、図８は、図１のそれぞれＡ−Ａ’面、Ｂ−Ｂ’面、Ｃ−Ｃ’面、Ｄ−Ｄ’面で切った断面構造である。図１に示すように、本発明の画素の平面構造は、画素の中央部（Ａ−Ａ’面）と端部で異なる断面構造を持つ。なお、以下に記載の平面構造の図面は液晶層から見た電極についての構造である。
【００１９】
まず、画素の中央部であるＡ−Ａ’面について説明する。図３に示すように、Ａ−Ａ’面の断面構造は、画素両端に配置した大きい壁構造(以下、大きい壁１４という)を備え、この大きい壁１４の側面を電極で覆った壁状電極２１１と、壁状電極が基板に接する面から平面方向に伸びた平面電極２１２を形成する。この壁状電極と平面電極が電気的に繋がっており、壁状電極２１１と平面電極２１２を併せて壁電極２１という。画素境界の大きい壁構造の間には大きい壁構造よりも高さが低い壁構造(以下、小さい壁１５という。)を設ける。この小さい壁１５を覆うようにコモン電極が形成され(以下、ＴＦＴ側電極１６という)、同時に小さい壁１５の基板に接する面から平面方向にコモン電極(以下、保持容量電極１７という)が形成される。ＴＦＴ側電極１６は、小さい壁１５の上面に形成されており、ＴＦＴ側電極１６と連続して、小さい壁の側面に形成された電極は、ＴＦＴ側電極１６と保持容量電極１７を接続するものである。上記壁電極２１の平面電極２１２は、保持容量電極１７の上層に、層間絶縁膜２０を介して形成される。また、平面電極２１２と液晶層２４との間に絶縁膜２２および配向膜２３を配置する。また、画素境界の壁電極２１間には一対の電極(ＴＦＴ側電極１６とＣＦ側電極２６（以下、両者を併せて擬似壁電極という。)）を配置する。本実施例では画素両端の壁電極２１をソース電極とし擬似壁電極をコモン電極とするが、画素両端の壁電極をコモン電極、擬似壁電極をソース電極としてもよい。なお、小さい壁は少なくとも１μｍ以上の高さを有する壁とし、一画素内に、大きい壁１４と小さい壁１５の二種類の高さの壁構造を配置する。
【００２０】
次に、図４のＢ−Ｂ’断面について説明する。図４に示すように、画素中央部のＡ−Ａ’面ではドレイン線１３上層に大きな壁１４を形成しているのに対し、Ｂ−Ｂ’面ではドレイン線１３及びゲート線１１の上層に小さい壁１８を介してコモン電極１９を配置する。画素の長辺方向の画素間を小さい壁１８にする理由としては、液晶層が画素の長辺方向だけでなく短辺方向の隣接画素にも繋がるため、液晶を封入しやすくできるからである。また、Ｂ−Ｂ’面のドレイン線の上層が薄い層間絶縁膜ではなく小さい壁である理由は二つある。一つは、ドレイン線１３及びゲート線１１上層に小さい壁１８を形成することで、ドレイン線及びゲート線とコモン電極１９を大きく離すことができるため、ドレイン線及びゲート線に寄生する容量(以下、寄生容量という。)を小さくでき、信号を伝送しやすくできるからである。もう一つは、小さい壁１８は画素両端の大きい壁の間に設けた小さい壁１５と同様に形成できることから、他の層を追加する必要がないからである。これらのことから、画素端部のＢ−Ｂ’面のドレイン線及びゲート線上層に小さい壁を配置することで、容易な液晶封入、ドレイン線及びゲート線の寄生容量の抑制及び層数増加抑制を実現できる。
【００２１】
コモン電極１９に関しては、図２に示したように、画素の長辺方向及び短辺方向で繋がる構造にする。壁電極２１となるソース電極はコモン電極上層に層間絶縁膜２０を介して形成され、コモン電極１８はドレイン線１３及びゲート線１１上に配置した小さい壁１８の上層に形成される。この電極構造であれば、ドレイン線及びゲート線の上層に必ずコモン電極もしくはソース電極が存在することになるため、これらの電極によってドレイン線及びゲート線の電位の影響が必ず遮蔽されることになる。これ以外にも画素の周辺電位に関して、画素の長辺方向で白黒表示を交互に行う場合の隣接画素の電位の影響を考慮する必要がある。この課題に対しても、本発明の構造ではコモン電極１９が隣接画素と繋がるため、画素の長辺方向で白黒表示を交互に行っても、黒表示画素が白表示画素の電位の影響(以下、隣接画素の電位の影響とする)をコモン電極によって遮蔽でき、隣接画素の電位の影響による黒透過率増大を抑制できる。また、コモン電極が画素の長辺方向及び短辺方向の隣接画素と繋がっていることから、一箇所で断線しても信号が供給できないことはないため、歩留まりの向上に繋がる。以上のことから、本発明は容易な液晶封入、ドレイン線及びゲート線の寄生容量の抑制、層数増加抑制、及び隣接画素の電位の影響抑制を実現でき、製造工程における歩留まりが向上する。
【００２２】
また、Ｂ−Ｂ’面を、図４の構造に代えて図５の構造としても、同様の効果が得られる。図５は、図１のＢ−Ｂ’面を切った断面図であり、小さい壁１８をドレイン線１３上層に配置し、小さい壁１８上層およびゲート線１１上層にコモン電極１９を形成する構造である。この構造でも、液晶層２４が画素の長辺方向だけでなく短辺方向の隣接画素にも繋がるため液晶が封入しやすくなる。また、コモン電極１９はドレイン線１３との間に小さい壁１８を配置することから、ドレイン線との距離を離せるため、ドレイン線１３の寄生容量を抑制できる。ゲート線１１上層に関しては、ゲート線がドレイン線より下の層に形成されることから小さい壁がなくてもコモン電極１９とゲート線１１の間の膜厚が厚く、大きな寄生容量にはならないと考えられる。更に、図２に示すように、小さい壁１８上層に形成したコモン電極１９は画素の長辺方向及び短辺方向の画素と繋げることから、画素の長辺方向における隣接画素の電位の影響を画素間のコモン電極１９によって遮蔽できる。これによって、画素の長辺方向で白黒表示を交互に行った場合でも、隣接画素の電位の影響を遮蔽でき、隣接画素の電位の影響による黒透過率増大を抑制できる。また、コモン電極１９をゲート線１１及びドレイン線１３の上層に形成することから、ゲート線及びドレイン線などの画素周辺電位の影響も完全に遮蔽できる。更に、コモン電極１９が画素の長辺方向及び短辺方向の隣接画素と繋がっていることから、一箇所で断線しても信号が供給できないことはないため、歩留まりの向上に繋がる。以上のことから、図５の構造でも容易な液晶封入、ドレイン線の寄生容量の抑制、層数増加抑制、及び隣接画素の電位の影響抑制を実現し、歩留まりが向上する。
【００２３】
もう一方で、画素の端部では、ドメインが発生するとドメイン発生部の透過率が低下するため、ドメイン抑制についても考慮しなければならない。ドメイン抑制には、画素の端部の構造であるＣ−Ｃ’面及びＤ−Ｄ’面を考慮する必要がある。図６及び図７はＣ−Ｃ’面の一例である。図７は、画素両端間に連続する小さい壁１８を配置した例である。これに対して、図６のＣ−Ｃ’面には、画素両端に配置した小さい壁１８の間に小さい壁を配置していないが、図７のように小さい壁をパターニングしなくてもよい。
【００２４】
また、図８に、Ｄ−Ｄ’面の断面構造を示す。図８に示すように、画素両端の大きい壁１４の間に形成した小さい壁１５の幅を広くする構造であり、図９は前述した画素端部のＣ−Ｃ’面及びＤ−Ｄ’面を考慮した画素の拡大図である。この理由について、図９を用いて説明する。図９に本発明における画素端部の拡大図を示し、電界の方向と液晶の初期配向方向を併記した。なお、液晶は初期配向方向に対して−θ方向に捩れる場合順捩れ、θ方向に捩れる場合逆捩れとなり、液晶に電界を印加すると電界の方向に配向する。ドメインの発生はこの順捩れと逆捩れが画素内で混在することが原因である。
【００２５】
図９に示すように、信号電位を供給しやすいように屈曲した小さい壁の周辺をソース電極で囲うと、コモン電極の先端に逆捩れ方向の電界が生じ、先端部以外では順捩れ方向の電界が発生する。このことを考慮してドメイン抑制について検討したところ、ドメイン抑制には、逆捩れ方向の電界が生じる領域の周辺に、強い順捩れ方向の電界を印加することが重要であることを見出した。図９のように、画素端部の小さい壁上層に形成したコモン電極が屈曲構造であると、壁電極であるソース電極とコモン電極との間隔が短くなるため、屈曲部を設けない場合よりも壁電極とコモン電極間の順捩れ方向の電界が強くなる。屈曲部を形成しても一部で逆捩れ方向の電界が生じるが、この順捩れ方向の強い電界によって、画素端部における逆捩れの液晶の伝播を抑制しドメインを抑制できる。このことは、Ｃ−Ｃ’面の断面構造が図６、図７の両方の場合でも、ソース電極とコモン電極の位置関係は同じであることから、ドメイン抑制効果が得られる。なお、壁電極であるソース電極とコモン電極との間隔は壁電極側面と屈曲部の先端との距離とする。
【００２６】
これらの屈曲部３０は、図８に示すように小さい壁１５の上層であることが好ましい。この理由としては、小さい壁がない場合、コモン電極と液晶層２４との間に絶縁膜２２が存在することになり、絶縁膜の膜厚分電圧降下が生じ、順捩れ方向の電界が弱くなる。これに対し、小さい壁１５上層にコモン電極を配置すれば電圧降下がなく、コモン電極と壁電極であるソース電極間に強い順捩れ方向の電界を印加できる。従って、ドメイン抑制にはコモン電極の屈曲部３０が小さい壁１５上層に形成されることが有効である。
【００２７】
表１に、本発明のドメイン抑制効果を示す。表１は、小さい壁の屈曲部長さをパラメータとした場合の画素の観察結果である。表１に示すように、画素端部に屈曲部がない場合、ソース電極とコモン電極との距離が長くなり順捩れ方向の電界が弱くなるためドメインが大きくなった。これに対し、屈曲部長さに関わらず屈曲部を設けることで、画素端部に発生するドメインを小さくできることを確認した。従って、ソース電極とコモン電極間隔を狭くし、発生するドメイン周辺に順捩れ方向の強い電界をかけることでドメインを抑制できることを確認した。一方、屈曲部長さが長い場合、ドメインは小さくなるが、長辺方向に伸びたコモン電極と屈曲部のコモン電極によって囲まれる領域で暗くなることが判明した。この理由は、コモン電極で囲まれる領域に電界が行き届きにくくなり液晶が動きにくくなるからである。
【００２８】
図１０に、画素端部における透過率の屈曲部長さ依存性を示す。なお、規格化した透過率は屈曲部がない場合の透過率で規格化したものである。画素の短辺方向の中心（小さい壁１５の中心）と大きい壁の側面との間隔をkとすると、屈曲部長さがk/4になると、屈曲部がない場合よりも大幅に高くなり、屈曲部長さが3k/4以上になると小さくなった。従って、屈曲部３０の長さは、ドメインが発生しない程度の長さ以上で、暗い領域が増大しない長さ以下にすることが重要である。すなわち、屈曲部長さLは、k/4 < L < 3k/4とすることが好ましい。屈曲部長さをこの範囲にすることで、ドメインの抑制と暗い領域の低減を両立し、画素端部においても高い透過率を実現でき、画素全体で高い透過率を実現できる。
【００２９】
【表１】
0005886056.tif 000002
【００３０】
図１１、図１２、図１３に、コモン電極の屈曲部の先端形状の例を示す。図１１は屈曲部の先端形状を鋭角としたもの、図１２は屈曲部の先端形状をより鋭角としたもの、図１３は屈曲部の先端形状を丸い形状としたものである。何れの形状であっても、ドメイン抑制の効果が得られる。従って、ドメインの抑制と暗い領域の抑制を両立し、画素端部においても高い透過率を実現できる。
【００３１】
以上のことから、本発明によれば、容易な液晶封入、ドレイン線及びゲート線の寄生容量の抑制、層数増加抑制、および隣接画素の電位の影響抑制を実現でき、画素端部のドメイン抑制と暗い領域の抑制を両立し、画素全体で高い透過率を実現できる。
【実施例２】
【００３２】
図１５に、本発明の実施例２の画素の断面構造を示す。実施例１では擬似壁電極を形成するためにＣＦ側電極２６を配置しているが、実施例２はＣＦ側電極２６を設けないものである。この実施例においても、容易な液晶封入、ドレイン線及びゲート線の寄生容量の抑制、層数増加抑制、および隣接画素の電位の影響抑制を実現でき、画素端部のドメイン抑制と暗い領域の抑制を両立し、画素全体で高い透過率を実現できる。
【符号の説明】
【００３３】
１０  画素
１１  ゲート線
１２  層間絶縁膜
１３  ドレイン線
１４  大きい壁
１５  大きい壁間の小さい壁
１６  ＴＦＴ側電極
１７  保持容量電極
１８  画素間の小さい壁
１９  小さい壁構造上のコモン電極
２０  層間絶縁膜
２１  壁電極
２１１  壁状電極
２１２  平面電極
２２  絶縁膜
２３  配向膜
２４  液晶層
２５  保護膜
２６  ＣＦ側電極
２７  ＣＦ（カラーフィルタ）
２８  ＢＭ（ブラックマトリクス）
３０  屈曲部
１０１  基板
１０２  基板
１０３  信号線
１０４  走査線
１０５  コモン線
１０６  画素
１０７  信号駆動回路
１０８  走査駆動回路
１０９  コモン電圧発生回路
１１０  ＴＦＴ素子
【図１】
0005886056.tif 000003
【図２】
0005886056.tif 000004
【図３】
0005886056.tif 000005
【図４】
0005886056.tif 000006
【図５】
0005886056.tif 000007
【図６】
0005886056.tif 000008
【図７】
0005886056.tif 000009
【図８】
0005886056.tif 000010
【図９】
0005886056.tif 000011
【図１０】
0005886056.tif 000012
【図１１】
0005886056.tif 000013
【図１２】
0005886056.tif 000014
【図１３】
0005886056.tif 000015
【図１４】
0005886056.tif 000016
【図１５】
0005886056.tif 000017