(57)【特許請求の範囲】
【請求項１】
基板と、該基板上に形成される第１の電極と、該基板上に形成されるグラフェンナノリボンと、該基板上に形成される第２の電極と、を備え、
前記第１の電極と前記グラフェンナノリボンの一端とが接続され、
前記グラフェンナノリボンの他端と前記第２の電極とが接続され、
前記グラフェンナノリボンの幅は、半導体としての禁制体幅が生じる１００ｎｍ以下とされ、
前記グラフェンナノリボンと前記第１及び／又は第２の電極との接合部において、該グラフェンナノリボンと前記第１及び／又は第２の電極との組成が連続的に変化する、グラフェン構造体。
【請求項２】
前記基板は、絶縁膜付き基板でなる、請求項１に記載のグラフェン構造体。
【請求項３】
前記電極は、Ｎｉ、Ｃｕ、Ｃｏ、Ｆｅ、Ａｕ、Ｐｄ、Ａｌ、Ｐｔの何れかでなる、請求項１又は２に記載のグラフェン構造体。
【請求項４】
前記グラフェンナノリボンの禁制体幅は、１０〜１０００ｍｅＶである、請求項１〜３の何れかに記載のグラフェン構造体。
【請求項５】
前記グラフェンナノリボンのラマン分光特性においてＤバンド、Ｇバンド及び２Ｄバンドを有する、請求項１〜４の何れかに記載のグラフェン構造体。
【請求項６】
前記グラフェンナノリボンと前記第１及び／又は第２の電極との接合部において、該グラフェンナノリボンと前記第１及び／又は第２の電極との幅が連続的に変化する、請求項１〜５の何れかに記載のグラフェン構造体。
【請求項７】
前記グラフェンナノリボンは、前記基板との間に空隙を介して配設されている、請求項１〜６の何れかに記載のグラフェン構造体。
【請求項８】
請求項１〜７の何れかに記載のグラフェン構造体を用いた、半導体装置。
【請求項９】
前記半導体装置は、グラフェンナノリボンからなるｐｎ接合を含む、請求項８に記載の半導体装置。
【請求項１０】
前記半導体装置は、前記基板上に形成されるゲート絶縁膜とグラフェンナノリボンからなるチャンネルとを備えたＭＯＳＦＥＴを含む、請求項８に記載の半導体装置。
【請求項１１】
前記半導体装置は、相補型ＭＯＳＦＥＴを含む、請求項１０に記載の半導体装置。
【請求項１２】
前記半導体装置は、前記基板上に形成される電極からスピン注入されるスピン半導体トランジスタである、請求項８に記載の半導体装置。
【請求項１３】
前記半導体装置は、複数のチャンネルを備えている、請求項１０〜１２の何れかに記載の半導体装置。
【請求項１４】
請求項１〜７の何れかに記載のグラフェン構造体の製造方法であって、
基板上に絶縁膜を形成し、
前記絶縁膜上に金属層を形成し、
前記金属層からなるグラフェン構造体のパターンを形成し、
前記基板の温度を所定の温度まで上げ、次にグラフェンナノリボンの原料ガスからなるプラズマ放電を発生し、
前記基板の温度を所定の温度まで冷却して、グラフェン構造体を得る、グラフェン構造体の製造方法。
【請求項１５】
請求項１〜７の何れかに記載のグラフェン構造体の製造方法であって、
基板上に絶縁膜を形成し、
前記絶縁膜上に金属層を形成し、
前記金属層からなるグラフェン構造体のパターンを形成し、
前記基板の温度を所定の温度まで上げ、次にグラフェンナノリボンの原料ガスを流し、
前記基板の温度を所定の温度まで冷却して、グラフェン構造体を得る、グラフェン構造体の製造方法。
【請求項１６】
請求項１〜７の何れかに記載のグラフェン構造体の製造方法であって、
基板上に絶縁膜を形成し、
前記絶縁膜上に金属層を形成し、
前記金属層からなるグラフェン構造体のパターンを形成し、原料ガス雰囲気下において、前記金属層からなるグラフェン構造体に電流を流すことで局所的加熱を行い、その後冷却してグラフェン構造体を得る、グラフェン構造体の製造方法。
【請求項１７】
前記パターンに線幅の狭い領域を設ける、請求項１４〜１６の何れかに記載のグラフェン構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェン構造体及びそれを用いた半導体装置、並びに該グラフェン構造体及び上記半導体装置の製造方法に関する。
【背景技術】
【０００２】
グラファイトは６角形の網の目状の炭素シートが規則正しく積層した化合物である。グラフェンは、グラファイトの一層を取り出したものである。炭素原子一層の厚さから構成されるグラフェンシートは優れた電気伝導特性としなやかな柔軟性を合わせ持つ材料として２００４年の発見以来（非特許文献１参照）、活発な研究が世界中で展開されている。
【０００３】
グラフェンの主な応用として考えられているのがナノスケールエレクトロニクス分野であり、半導体デバイス等が主たるものである。しかしながら、半導体デバイスの最小構成要素であるトランジスタを作製するには明確なオンとオフ状態が定義できるスイッチング動作が必要不可欠である。
【０００４】
しかしながら、グラフェンはゼロギャップの半導体として知られており、明確なバンドギャップ（以下、禁制帯幅と呼ぶ。）をもたない。このため、グラフェンを伝導する電流のオン／オフ比は非常に低くトランジスタとして利用することが困難な状態であった。
【０００５】
これに対し、近年２次元シートであるグラフェンを１次元のリボン状にすることで禁制帯幅が発現することが理論的にも実験的にも報告され、大きな注目を集めている（非特許文献２〜５参照）。
【０００６】
これまで報告されている主なグラフェンナノリボンの合成手法を、以下に示す。
（１）２次元グラフェンシートをリソグラフィーによりリボン状にエッチングしてリボン形状に成型する方法（非特許文献６参照）。
この方法は、微細加工が可能であるが、描画範囲がマイクロメートルスケールと微小なため産業応用には不向きである。またエッチング工程で多くの欠陥が導入され、品質が悪い。さらに、初期の２次元グラフェンシートの大きさと構造によりナノリボントランジスタを作製する位置や面積が決まってしまうため、産業応用に対しては非現実的であった。
【０００７】
（２）１次元の円筒物質として知られているカーボンナノチューブを軸方向に切り開きリボン形状にする方法（非特許文献７参照）。
条件によっては高品質なナノリボン合成も可能であるが、カーボンナノチューブを基板上に配列させる技術がまだ確立されていないため、論理回路を構築することは極めて困難である。
【０００８】
（３）予め配列したＳｉＣを熱分解することでグラフェンナノリボンを合成する方法（非特許文献８参照）。
予めＳｉＣを配列させることで、グラフェンナノリボンの集積化が可能ではあるが、デバイスの性能が悪い。具体的にはデバイスがトランジスタの場合、トランジスタに流れるオン電流とオフ電流の比、つまりオン／オフ比が３０程度である。
【０００９】
（４）高分子ポリマーを１次元的に繋げてリボン状にして、グラフェンナノリボンを形成する方法（非特許文献９参照）。
原理的には任意の基板上にボトムアップ的にグラフェンナノリボンを合成することができるが、成長方向の制御が実現されておらず、また、グラフェンナノリボンを用いた素子の動作は、未だに実証されていない。
【００１０】
特許文献１には、炭素を含有させた鉄からなる触媒金属層上にグラフェン膜を熱ＣＶＤ法で形成し、触媒金属層をエッチングして、グラフェン膜を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−２０１７３５号公報
【非特許文献】
【００１２】
【非特許文献１】Novoselov, K. S., Geim, A. K., Morozov, S. V., Jiang, D., Zhang, Y, Dubonos, S. V., Grigorieva, I. V., & Firsov, A. A.,"Electric field effect in atomically thin carbon films”, Science, Vol.306, pp.666-669, 2004
【非特許文献２】Nakada, K., Fujita, M, Dresselhaus, G. & Dresselhaus, M. S.,"Edge state in graphene ribbons:nanometer size effect and edge shape dependence”, Phys. Rev. B 54, pp.17954-17961, 1996
【非特許文献３】Wakabayashi, K., Fujita, M. Ajiki, H. & Sigrist, M.,"Electronic and magnetic properties of nanographite ribbons”, Phys. Rev. B Vol.59, pp.8271-8282, 1999
【非特許文献４】Ponomarenko, L. A., Schedin, F, Katsnelson, M. I, Yang, R., Hill, E. W., Novoselov, K. S., & Geim, A. K.," Chaotic dirac billiard in graphene quantum dots”, Science, Vol.320, pp.356-358, 2008
【非特許文献５】Li, X. L., Wang, X. R., Zhang, L., Lee, S. W. & Dai, H. J.," Chemically derived, ultrasmooth graphene nanoribbon semiconductors”, Science Vol.319, pp.1229-1232, 2008
【非特許文献６】Han, M. Y, Ozyilmaz, B., Zhang, Y. B. & Kim, P. "Energy band-gap engineering of graphene nanoribbons”, Phys. Rev. Lett., Vol.98, p.206805, 2007
【非特許文献７】Jiao, L. Y, Zhang, L., Wang, X. R., Diankov, G. & Dai, H. J., "Narrow graphene nanoribbons from carbon nanotubes”, Nature 458, 877-880 (2009).
【非特許文献８】Sprinkle, M, Ruan, M., Hu, Y, Hankinson, J., Rubio-Roy, M, Zhang, B., Wu, X., Berger, C, & de Heer, W. A., "Scalable templated growth of graphene nanoribbons on SiC”, Nature, Nanotechnol, Vol.5, pp.727-731, 2010
【非特許文献９】Cai, J., Ruffieux, P., Jaafar, R., Bien, M., Braun, T., Blankenburg, S., Muoth, M., Seitsonen, A. P., Saleh, M, Feng, X., Mullen, K., & Fasel, R., "Atomically precise bottom-up fabrication of graphene nanoribbons”, Nature, Vol.466, pp.470-473, 2010
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従来のグラフェンナノリボンの合成手法では、少量のグラフェンナノリボンを合成して、得られた各グラフェンナノリボン単体の特性を明らかにすることに重きをおいた基礎研究が殆どである。
【００１４】
これに対し、グラフェンナノリボンを実際の半導体装置として利用する際の最も大きな障壁は、その小さなナノ物質をいかにして基板上に集積化するかということであり、この課題に対しては未だに明確な解決手法が導き出されていない。
【００１５】
本発明は、上記課題に鑑み、基板上の任意の領域に、任意の方向を向いたグラフェンナノリボンを用いたグラフェン構造体を提供することを第１の目的とし、グラフェン構造体を用いた半導体装置を提供することを第２の目的とし、さらにこれらの製造方法を提供することを第３の目的としている。
【課題を解決するための手段】
【００１６】
本発明者等は、このような背景のもと、高性能のグラフェンナノリボンを直接基板上において、その成長位置と成長方向を完璧に制御できる新たな手法を見出し、さらに、オン／オフ比が１万以上のグラフェンナノリボンからなるトランジスタを実現し、本発明に想到した。これにより、グラフェンナノリボンからなるトランジスタを実際の産業応用に利用する可能性が大いに高まったと言える。
【００１７】
上記第１の目的を達成するため、本発明のグラフェン構造体は、基板と、基板上に形成される第１の電極と、基板上に形成されるグラフェンナノリボンと、基板上に形成される第２の電極と、を備え、第１の電極とグラフェンナノリボンの一端とが接続され、グラフェンナノリボンの他端と第２の電極とが接続され、グラフェンナノリボンの幅は、半導体としての禁制体幅が生じる１００ｎｍ以下とされ、グラフェンナノリボンと第１及び／又は第２の電極との接合部において、グラフェンナノリボンと第１及び／又は第２の電極との組成が連続的に変化する。
【００１８】
上記構成において、基板は、好ましくは、絶縁膜付きの基板でなる。
電極は、好ましくは、Ｎｉ、Ｃｕ、Ｃｏ、Ｆｅ、Ａｕ、Ｐｄ、Ａｌ、Ｐｔの何れかでなる。
グラフェンナノリボンの禁制体幅は、好ましくは、１０〜１０００ｍｅＶである。
グラフェンナノリボンのラマン分光特性において、好ましくは、Ｄバンド、Ｇバンド、及び２Ｄバンドを有する。
グラフェンナノリボンと第１及び／又は第２の電極との接合部において、好ましくは、グラフェンナノリボンと第１及び／又は第２の電極との幅が連続的に変化する。
グラフェンナノリボンは、好ましくは、基板との間に空隙を介して配設されている。
【００１９】
上記第２の目的を達成するため、本発明の半導体装置は、上記の何れかに記載のグラフェン構造体を用いている。
上記構成において、半導体装置は、好ましくは、グラフェンナノリボンからなるｐｎ接合を含む。
半導体装置は、基板上に形成されるゲート絶縁膜とグラフェンナノリボンからなるチャネルとを備えたＭＯＳＦＥＴ、もしくは、相補型ＭＯＳＦＥＴ、又は、基板上に形成される電極からスピン注入されるスピン半導体トランジスタであってよい。半導体装置は、複数のチャンネルを備えて構成されてもよい。
【００２０】
上記第３の目的を達成するため、本発明の上記の何れかに記載のグラフェン構造体の製造方法は、基板上に絶縁膜を形成し、絶縁膜上に金属層を形成し、金属層からなるグラフェン構造体のパターンを形成し、基板の温度を所定の温度まで上げ、次にグラフェンナノリボンの原料ガスからなるプラズマ放電を発生し、基板の温度を所定の温度まで冷却して、グラフェン構造体を製造する。
別のグラフェン構造体の製造方法は、基板上に絶縁膜を形成し、絶縁膜上に金属層を形成し、金属層からなるグラフェン構造体のパターンを形成し、基板の温度を所定の温度まで上げ、次にグラフェンナノリボンの原料ガスを流し、基板の温度を所定の温度まで冷却して、グラフェン構造体を製造する。
さらに別のグラフェン構造体の製造方法は、基板上に絶縁膜を形成し、絶縁膜上に金属層を形成し、金属層からなるグラフェン構造体のパターンを形成し、原料ガス雰囲気下において、金属層からなるグラフェン構造体に電流を流すことで局所的加熱を行い、その後冷却してグラフェン構造体を製造する。
上記構成において、パターンに線幅の狭い領域を設けてもよい。
【発明の効果】
【００２１】
本発明によれば、グラフェンナノリボンの基板上への成長位置と成長方向を完璧に制御可能となり、基板上へ直接グラフェンナノリボントランジスタを合成することが可能となる。これにより、グラフェンナノリボントランジスタの集積化が可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明のグラフェン構造体の概略を示し、（ａ）は平面図、（ｂ）は（ａ）のＩ−Ｉ線に沿った断面図である。
【図２】本発明に係るグラフェン構造体の変形例を示し、（ａ）は概略平面図、（ｂ）は（ａ）のII-II線に沿った断面図である。
【図３】本発明のグラフェン構造体を用いた半導体装置を示す概略平面図である。
【図４】本発明のグラフェン構造体を用いたＭＯＳ型電界効果トランジスタの概略を示し、（ａ）は平面図、（ｂ）は（ａ）のIII−III線に沿った断面図である。
【図５】グラフェン構造体を用いた半導体装置の変形例の模式図であり、（ａ）は平面図、（ｂ）は（ａ）のIV−IV線に沿った断面図である。
【図６】本発明のスピン半導体トランジスタの概略を示し、（ａ）は平面図、（ｂ）は（ａ）のV−V線に沿った断面図である。
【図７】本発明の単電子トランジスタのクーロンドットの構造を示す模式的な平面図であり、（ａ）はクーロンドットがグラフェンナノリボンに形成される場合、（ｂ）はクーロンドットがグラフェンナノリボン間の残留金属で形成される場合を示している。
【図８】本発明のグラフェン構造体を用いたＭＯＳＦＥＴ及び抵抗からなるインバータの概略を示し、（ａ）は平面図、（ｂ）は（ａ）のVI−VI線に沿った断面図である。
【図９】本発明のグラフェン構造体を用いたｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴからなる相補型ＭＯＳインバータの概略を示し、（ａ）は平面図、（ｂ）は（ａ）のVII−VII線に沿った断面図である。
【図１０】本発明のグラフェン構造体の変形例を示し、（ａ）は平面図、（ｂ）は（ａ）のVIII−VIII線に沿った断面図である。
【図１１】本発明のグラフェン構造体の変形例を用いたＭＯＳＦＥＴを示し、（ａ）は平面図、（ｂ）は（ａ）のIX−IX線に沿った断面図である。
【図１２】本発明のグラフェン構造体の製造方法を模式的に示し、（ａ）はグラフェン構造体のパターン形成工程、（ｂ）はプラズマＣＶＤ工程、（ｃ）は冷却工程、（ｄ）は製作されたグラフェン構造体の斜視図である。
【図１３】プラズマＣＶＤ装置の説明図である。
【図１４】Ｎｉからなるパターンの走査型電子顕微鏡（ＳＥＭ）像を示し、（ａ）は低倍率、（ｂ）は高倍率で撮影した図である。
【図１５】（ａ）〜（ｈ）は、作製した種々のグラフェン構造体を示すＳＥＭ像である。
【図１６】ラマン分光法の測定箇所を示すＳＥＭ像を示し、（ａ）は低倍率、（ｂ）は高倍率で撮影した図である。
【図１７】ラマン分光法でマッピングした像を示し、（ａ）がＳｉ、（ｂ）がグラフェンナノリボンのＤバンド、（ｃ）がグラフェンナノリボンのＧバンド、（ｄ）がグラフェンナノリボンの２Ｄバンドからの信号である。
【図１８】グラフェンナノリボン５のラマン分光特性の二つの典型例を示し、（ａ）及び（ｂ）が試料１、（ｃ）が試料２の特性を示す図である。
【図１９】Ｘ線分析結果を示し、（ａ）が測定領域のＳＥＭ像、（ｂ）はグラフェンナノリボンが存在する領域のＥＤＸの線分析結果のグラフ、（ｃ）はＮｉが存在する領域のＥＤＸの線分析結果のグラフである。
【図２０】ニッケルナノバーの線幅と合成したグラフェンナノリボンの線幅との関係を示す図であり、（ａ）〜（ｈ）はＳＥＭ像、（ｉ）はニッケルナノバーの線幅と合成したグラフェンナノリボンの線幅との関係を示す図である。
【図２１】図２に示した電極間に浮遊したグラフェン構造体を示し、（ａ）はＳＥＭ像、（ｂ）はラマンスペクトル、（ｃ）は断面のＴＥＭ像、（ｄ）は（ｃ）の拡大したＴＥＭ像、（ｅ）は（ｄ）の拡大したＴＥＭ像である。
【図２２】放射状に形成したグラフェン構造体の構造を示し、（ａ）はＳＥＭ像、（ｂ）はラマンスペクトル、（ｃ）は（ａ）の拡大ＳＥＭ像である。
【図２３】Ｎｉ電極の間に複数のグラフェン構造体を設けた構造を示し、（ａ）はＳＥＭ像、（ｂ）は（ａ）のラマンスペクトル、（ｃ）は（ａ）の拡大したＳＥＭ像である。
【図２４】グラフェン構造体を用いたＭＯＳＦＥＴの測定結果を示し、（ａ）は測定したＭＯＳＦＥＴのＳＥＭ像、（ｂ）は１３ＫにおけるＶｇｓ−Ｉｄｓ特性図である。
【図２５】図２４のＭＯＳＦＥＴの最小コンダクタンス（Ｇｍｉｎ）の温度依存性を示す図である。
【図２６】別のＭＯＳＦＥＴのＩＶ特性を示し、（ａ）は測定したＭＯＳＦＥＴのＳＥＭ像、（ｂ）は１３Ｋ及び３００ＫにおけるＶｇｓ−Ｉｄｓ特性図である。
【図２７】図２６の１３ＫにおけるＭＯＳＦＥＴのオン電流、オフ電流、オン／オフ比のＶｄｓ依存性を示す図である。
【図２８】１３ＫにおけるＭＯＳＦＥＴにおいて、Ｖｄｓ及びＶｇｓに対するＩｄｓをログスケールで表示した図である。
【図２９】１３ＫにおけるＭＯＳＦＥＴの低ＶｄｓのＩＶ特性図である。
【図３０】３００ＫにおけるマルチチャンネルＭＯＳＦＥＴのＶｇｓ−Ｉｄｓ特性を示す図である。
【図３１】３０Ｋにおける単電子トランジスタのＶｇｓ−Ｉds特性図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
（グラフェン構造体）
図１は、本発明に係るグラフェン構造体１を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＩ−Ｉ線に沿った断面図である。
グラフェン構造体１は、基板２上に形成される第１の電極３と、基板２上に形成される第２の電極４と、基板２上に形成される第１の電極３と第２の電極４との間に配設されるグラフェンナノリボン５とから構成される。第１の電極３とグラフェンナノリボン５の一端とが接続され、グラフェンナノリボン５の他端と第２の電極４とが接続されている。基板２は、Ｓｉや化合物半導体等やガラス等からなる基板である。この基板２は、さらに絶縁膜７が形成された基板でもよい。絶縁膜７は、ＳｉＯ2やＳｉ3Ｎ4からなる。
【００２４】
第１の電極３及び第２の電極４の材料は、遷移金属のＮｉ（ニッケル）、Ｃｏ（コバルト）及びＦｅ（鉄）又はＣｕ（銅）、Ａｕ（金）、Ｐｄ（パラジウム）、Ａｌ（アルミ）、Ｐｔ（白金）を使用することができる。第１及び第２の電極の材料は、後述するプラズマＣＶＤ等のグラフェンナノリボン５の堆積工程で触媒の作用を果たす材料が望ましい。また、これらの電極材料は、プラズマＣＶＤの工程で蒸発する材料にもなるので、蒸気圧の高い材料が好ましい。
【００２５】
グラフェンナノリボン５は、厚さは約１ｎｍ程度であり、線状の領域の幅Ｗは、５ｎｍ〜１００ｎｍであり、その長さＬは例えば５００〜１０００ｎｍである。グラフェンナノリボン５の幅Ｗは、一次元のグラフェンとして動作するような幅としている。一次元のグラフェンは、半導体の性質を有しており、真性半導体、さらにはｎ型又はｐ型の伝導特性を示す。グラフェンナノリボン５の幅は、半導体としての禁制体幅が生じる１００ｎｍ以下にされる。グラフェンナノリボン５の幅を、５〜１００ｎｍとすることにより、グラフェンナノリボン５の禁制体幅を、１０００〜１０ｍｅＶとすることができる。グラフェンナノリボン５の禁制体幅は、グラフェンナノリボン５の幅に反比例して変化する。
【００２６】
（グラフェン構造体の変形例）
図２は、本発明に係るグラフェン構造体１の変形例１Ａを示し、（ａ）は平面図、（ｂ）は（ａ）のII-II線に沿った断面図である。
グラフェン構造体１Ａが図１に示したグラフェン構造体１と異なるのは、グラフェンナノリボン５が絶縁膜７から浮遊して、つまり、第１の電極３と第２の電極４との間に空隙８を介して架橋して構成されている点である。グラフェン構造体１Ａによれば、グラフェンナノリボン５中のキャリアの移動度は、絶縁膜７が被覆された基板２上に存在するものに比べ格段に大きくなる。グラフェン構造体１Ａは、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）や、さらにスケールの小さいナノエレクトロメカニカルシステム（ＮＥＭＳ）への応用や、立体配線への応用ができる。
【００２７】
（ｐｎ接合ダイオード）
図３は、グラフェン構造体１を用いた半導体装置１０を説明するための模式的な平面図である。
図３のグラフェン構造体１を用いた半導体装置１０は、グラフェンナノリボン５がｐｎ接合になっている点が、図１に示したグラフェン構造体１とは異なっている。図示の場合には、第１の電極３に接続されるグラフェンナノリボン５がｐ型のグラフェンナノリボン１５であり、第２の電極４に接続されるグラフェンナノリボン５がｎ型のグラフェンナノリボン１６である。ｐ型のグラフェンナノリボン１５と、ｎ型のグラフェンナノリボン１６との境界にｐｎ接合が形成される。
【００２８】
次に、グラフェン構造体１を用いた半導体装置について説明する。
（ＭＯＳ型電界効果トランジスタ）
図４は、グラフェン構造体１を用いたＭＯＳ型電界効果トランジスタ２０の模式図であり、（ａ）は平面図、（ｂ）は（ａ）のIII−III線に沿った断面図である。
図４に示すように、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴと呼ぶ。）２０は、基板２と、基板２上に形成されるゲート絶縁膜７ａと、ゲート絶縁膜７ａ上に形成されるソース電極２３と、ゲート絶縁膜７ａ上に形成されるドレイン電極２４と、ゲート絶縁膜７ａ上に形成されソース電極２３とドレイン電極２４との間に配設されチャネルとなるグラフェンナノリボン５と、ゲート電極２５とから構成されている。
ゲート絶縁膜７ａとしては、Ｓｉ基板２に形成したＳｉＯ2からなる絶縁膜を使用することができる。ゲート電極２５は、基板２に接触するように形成されている。基板２は導電性の基板を使用することができる。図１に示す第１の電極３及び第２の電極４が、それぞれソース電極２３及びドレイン電極２４となっている。つまりゲート絶縁膜７ａとゲート電極２５以外は、図１のグラフェン構造体１と同様の構成であるので、説明は省略する。
【００２９】
図４に示すＭＯＳＦＥＴ２０は、チャネルとなるグラフェンナノリボン５がｐ型の場合には、ｎチャネルＭＯＳＦＥＴ２０として動作する。チャネルとなるグラフェンナノリボン５がｎ型の場合には、ｐチャネルＭＯＳＦＥＴ２０として動作する。既存のシリコンベースのデバイスに対する優位点として、キャリア移動度が高いこと、高い光透過性、フレキシビリティ、単位面積当たりのトランジスタ数を大きく、つまり、集積度を高くすることができることが挙げられる。
【００３０】
（ＭＯＳ型電界効果トランジスタの変形例）
図５は、グラフェン構造体１を用いた半導体装置の変形例の模式図であり、（ａ）は平面図、（ｂ）は（ａ）のIV−IV線に沿った断面図である。
図５に示すＭＯＳ型電界効果トランジスタ２０Ａが、図４に示したＭＯＳ型電界効果トランジスタ２０と異なるのは、ソース電極２３とドレイン電極２４との間に配設されチャネルとなるグラフェンナノリボン５が複数配列されている点にある。ＭＯＳ型電界効果トランジスタ２０Ａは、１次元のリボン状のグラフェンナノリボンを並列配向した多チャネルのＭＯＳ型電界効果トランジスタであり、所謂マルチチャネルのＭＯＳ型電界効果トランジスタである。ＭＯＳ型電界効果トランジスタ２０Ａは、図４に示すＭＯＳ型電界効果トランジスタ２０に比較すると電流駆動力が増大する。
【００３１】
（スピン半導体トランジスタ）
図６は、スピン半導体トランジスタ２７の模式図で、（ａ）は平面図、（ｂ）は（ａ）のV−V線に沿った断面図である。
図６に示すスピン半導体トランジスタ２７が、図４のＭＯＳ型電界効果トランジスタ２０と異なるのは、ソース及びドレインとなる電極２８，２９として、スピンが注入できる電極を備えている点にある。この電極２８，２９としては、強磁性体からなる電極を使用する。強磁性金属を電極２８，２９として使用した場合、スピン半導体トランジスタとしての動作が可能となる。グラフェンナノリボン５は、電極２８，２９からのスピン情報を保持したまま電荷を輸送する伝導チャネルとして働くことが可能であるため、チャネルを流れる電荷、つまり電流のオン／オフに加え、スピンのアップ／ダウンの自由度を加えることで高性能のスピン半導体トランジスタ２７が実現できる。
【００３２】
（単電子トランジスタ）
次に、グラフェン構造体１を用いた単電子トランジスタ３０について説明する。グラフェン構造体１は、グラフェンナノリボン５と残留金属３３の配置方法により、単電子トランジスタ３０としての動作が可能である。
図７は、単電子トランジスタ３０のクーロンドット３２の構造を模式的に示す平面図であり、（ａ）はクーロンドット３２がグラフェンナノリボン５に形成される場合、（ｂ）はクーロンドット３２がグラフェンナノリボン間の残留金属３３で形成される場合を示している。
図７（ａ）に示すように、グラフェンナノリボン５のエッジの欠陥５ａに生じるクーロンドット３２により、単電子トランジスタ３０として動作させることができる。
図７（ｂ）に示すように、グラフェンナノリボン５の中に生じた残留金属３３を、単電子トランジスタ３０のクーロンドット３２として動作させてもよい。さらに、後述するニッケルナノバー構造のニッケル５９の一部に幅の広い部分を形成し、その幅広部分に残留金属３３を残留させることで、所望の箇所にクーロンドット３２を形成するようにしてもよい。
【００３３】
第１の電極３とグラフェンナノリボン５との接合、つまり、金属−グラフェンナノリボン間の接合領域にて組成が連続的に変化するので、金属と半導体の界面では、所謂ショットーキー接合ではなく、抵抗性電極、所謂オーミツク電極が形成されることから、整流性が生じ難くなる。これにより、接触抵抗の低減化ができ、余計な発熱が低減されて、ＭＯＳＦＥＴ２０の低消費電力化が図れる。スピン半導体トランジスタ３０では、金属−グラフェンナノリボン間の接合領域にて組成が連続的に変化するので、スピン流をグラフェンナノリボン５に効率良く注入できる。つまり、高効率スピン注入等において大きな利点となる。さらに、グラフェンナノリボン５の伝導型を変えて、つまり、p型及びｎ型のＭＯＳＦＥＴ２０が製作できるので、論理回路の形成が可能となる。これにより、グラフェンナノリボン５を用いた集積回路への応用が可能となった。
【００３４】
（抵抗負荷のインバータ）
図８は、グラフェン構造体１を用いたＭＯＳＦＥＴ２０及び抵抗からなるインバータ３５の模式図で、（ａ）は平面図、（ｂ）は（ａ）のVI−VI線に沿った断面図である。
図８に示すように、抵抗負荷のインバータ３５は、ＭＯＳＦＥＴ２０と、このＭＯＳＦＥＴ２０のドレイン電極２４に接続される抵抗用グラフェンナノリボン３６と、この抵抗用グラフェンナノリボン３６に接続される電源用電極３７とからなる。
抵抗用グラフェンナノリボン３６は、図１のグラフェン構造体１と同様の構造を有している。このため、ＭＯＳＦＥＴ２０のドレイン電極２４に接続される抵抗用グラフェンナノリボン３６とは同じ電極を使用することができる。さらに、抵抗用グラフェンナノリボン３６に接続される電源用電極３７は、ＭＯＳＦＥＴ２０のソース電極２３及びドレイン電極２４と同じ金属材料でよい。
【００３５】
抵抗用グラフェンナノリボン３６は、ＭＯＳＦＥＴ２０のようにゲート電極２５を備えていない。抵抗用グラフェンナノリボン３６の導伝型は、ＭＯＳＦＥＴ２０のチャネルと同じ導伝型とする。抵抗用グラフェンナノリボン３６の抵抗は、その長さＬ（図８のＸ方向）と幅Ｗ（図８のＹ方向）により制御することができる。
【００３６】
（ＣＭＯＳインバータ）
図９は、グラフェン構造体１を用いたｎチャネルＭＯＳＦＥＴ４１及びｐチャネルＭＯＳＦＥＴ４２からなる相補型ＭＯＳインバータ４０の概略を示し、（ａ）は平面図、（ｂ）は（ａ）のVII-VII線に沿った断面図である。相補型ＭＯＳインバータ４０は、ＣＭＯＳインバータとも呼ばれている。
図９に示すように、グラフェン構造体１を用いた相補型ＭＯＳインバータ４０は、左側に配設されるｎチャネルＭＯＳＦＥＴ４１と右側に配設されるｐチャネルＭＯＳＦＥＴ４２とから構成されている。ｎチャネルＭＯＳＦＥＴ４１のドレイン電極４４とｐチャネルＭＯＳＦＥＴ４２のドレイン電極４６が接続されて出力電極となる。ｎチャネルＭＯＳＦＥＴ４１及びｐチャネルＭＯＳＦＥＴ４２のゲート電極４５、４５'同士は接続されて入力電極となる。ゲート電極４５、４５'同士の接続は、図示しない多層配線中で行われる。多層配線は、層間絶縁膜や配線層とから構成されている。ｐチャネルＭＯＳＦＥＴ４１のソース電極４７は、電源（Ｖdd）に接続される。ｎチャネルＭＯＳＦＥＴ４１のソース電極４３は接地される。この電位は、例えば０Ｖである。
【００３７】
（グラフェン構造体の変形例）
次に、グラフェンナノリボンだけで、電極のない構造を有しているグラフェン構造体１Ａについて説明する。
図１０は、グラフェン構造体の変形例を示し、（ａ）は平面図、（ｂ）は（ａ）のVIII-VIII線に沿った断面図である。
図１０に示すようにグラフェン構造体１Ａは、図１の電極を省いた構造、つまり、基板２と、基板２上に形成されるグラフェンナノリボン５とからなる。グラフェンナノリボン５の幅は、半導体としての禁制体幅が生じるように１００ｎｍ以下とする。
【００３８】
（グラフェン構造体の変形例を用いたＭＯＳＦＥＴ）
図１１は、図８に示すグラフェン構造体１Ａを用いたＭＯＳＦＥＴ２０を示し、（ａ）は平面図、（ｂ）は（ａ）のIX−IX線に沿った断面図である。
図１１に示すように、グラフェン構造体１Ａを用いたＭＯＳＦＥＴ５０は、グラフェンナノリボン５の両端にソース電極５３とドレイン電極５４を形成し、導電性の基板２にゲート電極５５を設けた構成を有している。図示の場合、グラフェン構造体１Ａの表面に層間絶縁膜５６が形成されている。上記したソース電極５３、ドレイン電極５４及びゲート電極５５は、層間絶縁膜５６に設けた開口部を介して形成することができる。他の構成は、図３に示したＭＯＳＦＥＴ２０と同様であるので、説明は省略する。
【００３９】
（グラフェン構造体の製造方法）
図１２は、グラフェン構造体１の製造方法を模式的に示し、（ａ）はグラフェン構造体１のパターン形成工程、（ｂ）はプラズマＣＶＤ工程、（ｃ）は冷却工程、（ｄ）は上記方法によって製作されたグラフェン構造体１であり、図１３は、プラズマＣＶＤ装置６０の説明図である。
具体的な製造工程を以下に示す。
Ｓｉからなる基板２の表面を酸化して、酸化膜付きシリコン基板を作製する。酸化膜７の厚さは１０ｎｍ〜５００ｎｍ程度である。酸化膜７の厚さは、例えば、３００ｎｍである。
【００４０】
次に、２つの電極と、これらの電極を接続する線状の領域とからなるパターン５８を、電子ビーム露光装置等を用いて形成する。このパターン５８は、酸化膜上に真空蒸着やスパッタリング法により形成したＮｉ等の金属層から形成する。このパターン５８は、略英語の「Ｉ」の字状のパターンであり、以下Ｎｉナノバーと呼ぶ（図１２（ａ）参照）。パターン５８の厚さは、厚さ３０〜１００ｎｍ程度である。線状の領域の幅は、５〜１００ｎｍであり、その長さは２００〜１０００ｎｍである。
【００４１】
図１３に示すように、プラズマＣＶＤ装置６０は、反応管６１と、プラズマ発生部６２と、基板２が載置される基板ホルダー６３と、基板２を加熱する電気炉６４と、基板ホルダー６３の搬送部６５と、ガス供給部６６と、真空排気部６７等から構成されている。反応管６１は石英管等からなり、反応管６１のほぼ中央部に電気炉６４が配設されている。反応管６１の左端には図示しないフランジを介して、ガス供給部６６からガス６８が供給される。供給されるガス６８としては、グラフェンナノリボン５を形成するためのメタン（ＣＨ4）６８ａと水素（Ｈ2）６８ｂ及びパージ用の不活性ガス６８ｃである。不活性ガス６８ｃは例えばアルゴン（Ａｒ）である。
【００４２】
基板ホルダー６３は雲母板からなり、ステンレス等を用いた搬送部６５に搭載されている。反応管６１内の基板ホルダー６３の位置は、搬送部６５により調整される。
【００４３】
プラズマ発生部６２は、所謂誘導結合型のプラズマを発生させるために、反応管６１の外側に巻回されるコイル６２ａと、コイル６２ａに接続される高周波電源６２ｂとから構成されている。高周波電源６２ｂの周波数は、例えば１３．５６ＭＨｚである。
【００４４】
真空排気部６７は、真空ポンプ６７ａと図示しない圧力計とストップバルブ６７ｂ等を備えており、反応管６１の右端に図示しないフランジ等を介して接続されている。
【００４５】
図１３で説明したプラズマ装置６０を使用し、パターン５８が形成された基板２を室温から急速（１分程度）に９００℃度程度まで、圧力が３０Ｐａ程度の水素６８ｂの雰囲気下で加熱する。
【００４６】
その後、メタン６８ａと水素６８ｂの混合ガス(混合割合：９／１)を、圧力を２５０Ｐａ程度にして反応管６１に供給する。
【００４７】
続いてすぐに、石英管６１の外部に設置したコイル６２ａに高周波電力(１００Ｗ程度)を印加し、誘導結合型プラズマを生成させる（図１２（ｂ）参照）。
【００４８】
数秒から数十秒程度プラズマ照射を行った後、プラズマを停止し、基板２を反応管６１の高温部から真空状態を保持したまま、低温部へと移動し急速冷却する（図１２（c）参照）。
【００４９】
これにより、ニッケルナノバー構造のニッケル５９が部分的に蒸発し、グラフェンナノリボン５が析出した構造が形成される（図１２（ｄ）参照）。ニッケルナノバー構造、つまりパターン５８の線状部の幅が１００ｎｍ以下になると、プラズマＣＶＤにより、ニッケルナノバー構造が蒸発する。これにより、ニッケル電極対をグラフェンナノリボン５が橋渡し、つまり架橋した構造となり、図１に示すグラフェン構造体１が作製される。図１０に示すグラフェン構造体の変形例を作製する場合には、金属層からなるパターン５８として、線状の領域からなるパターン５８とすればよい。
【００５０】
本発明のグラフェン構造体１の製造方法によれば、基板２の任意の領域に、任意の方向を向いたグラフェンナノリボン５を形成することができる。グラフェンナノリボン５と第１及び第２の電極３，４との接合部において、グラフェンナノリボン５と第１及び第２の電極３，４との組成が連続的に変化してもよい。また、グラフェンナノリボン５と第１及び第２の電極３，４との接合部において、グラフェンナノリボン５と第１及び第２の電極３，４との幅が連続的に変化してもよい。つまり、接合部を、平面視で第１及び／又は第２の電極３，４の側ほど幅広な略三角状に構成してもよい。このように、グラフェンナノリボン５と第１の電極３及び／又は第２の電極４との幅が連続的に変化した場合には、グラフェンナノリボン５から第１の電極３及び／又は第２の電極４へ向かってグラフェンナノリボン５のバンドギャップが連続的に変化する。グラフェンナノリボン５のバンドギャップが傾斜したグラフェン構造体１は、複数の波長域に対応した光センサーや太陽電池等に応用できる。光センサーとしては例えば、赤外線用の光センサー等に利用できる。
【００５１】
（グラフェン構造体の製造方法の第１の変形例）
上記の製造方法では、グラフェンナノリボン５をプラズマＣＶＤ法で堆積したが、グラフェンナノリボン５をＣＶＤ法等で堆積してもよい。
ＣＶＤ法の場合には、以下の工程でグラフェン構造体１を製造することができる。
（１）基板２上に絶縁膜７を形成し、
（２）絶縁膜７上に金属層を形成し、
（３）金属層からなるグラフェン構造体１のパターン５８を形成し、
（４）基板２の温度を所定の温度まで上げ、次にグラフェンナノリボン５の原料となるガス６８を流し、基板２の温度を所定の温度まで冷却して、グラフェン構造体１を製造する。
【００５２】
（グラフェン構造体の製造方法の第２の変形例）
ＣＶＤ法の場合には、基板２の全体を加熱しないで、局所的な加熱を以下の工程で行ってもよい。
（１）基板２上に絶縁膜７を形成し、
（２）絶縁膜７上に金属層を形成し、
（３）金属層からなるグラフェン構造体１のパターン５８を形成し、原料となるガス６８の雰囲気下において、金属層からなるグラフェン構造体１に電流を流すことで、局所的な加熱を行い、その後冷却してグラフェン構造体１を製造する。
【００５３】
上記のグラフェン構造体１の製造方法の第１及び第２の変形例において、ＣＶＤの加熱温度は、例えば７００℃〜９００℃とすることができる。
【００５４】
上記のグラフェン構造体１の製造方法の第１及び第２の変形例において、金属層からなるグラフェン構造体１のパターン５８の幅を制御することにより、グラフェン構造体１のグラフェンナノリボン５の幅の制御をすることができる。グラフェン構造体１におけるグラフェンナノリボン５の合成は、金属層からなるグラフェン構造体１のパターン５８の幅の最も細い部位から開始されるという性質がある。この性質を利用して、金属層からなるグラフェン構造体１のパターン５８の形状を適宜に設計することにより、他の電極形状は変えないで、グラフェンナノリボン５を任意の箇所に選択的に合成可能となる。
【００５５】
（グラフェン構造体の伝導型制御方法）
図１２のように製造したグラフェンナノリボン５のキャリアの伝導型として、今までに真性半導体やｐ型半導体が得られている。グラフェンナノリボン５の伝導型をｎ型にするには、上記のように、グラフェン構造体１を製作した後で、グラフェンナノリボン５を窒素プラズマあるいはアンモニアプラズマで処理する。この処理により窒素やアンモニアの量を変化させるだけで、グラフェンナノリボン５に窒素を添加、つまりドーピングすることができる。
【００５６】
グラフェンナノリボンからなるｐ型半導体の不純物密度の制御には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を添加してもよい。
【００５７】
（グラフェン構造体からなるｐｎ接合の製造方法）
図１２のように製造したグラフェンナノリボン５の伝導型がｐ型の場合には、ｎ型のグラフェンナノリボン１５にする部分を窒素プラズマあるいはアンモニアプラズマで処理すればよい。具体的には、図１２のように製造したグラフェンナノリボン５において、ｎ型のグラフェンナノリボン１５にする部分以外はマスクをする。この工程で、ｎ型のグラフェンナノリボン１５にする領域だけが開口される。この領域をｎ型にした後、マスクをエッチングして除去することで、グラフェンナノリボン５にｐｎ接合が形成される。
【００５８】
（グラフェン構造体を用いたＭＯＳ電界効果トランジスタの製造方法）
酸化膜付きシリコン基板２の酸化膜をゲート絶縁膜７ａとしたＭＯＳＦＥＴ２０は、図１２で示す方法でグラフェン構造体１を製作した後、ゲート電極２５を形成することにより製造できる。
具体的には、グラフェン構造体１が形成されていない酸化膜の所定の領域を開口して、このゲート開口部にゲート電極２５を形成する。ゲート電極２５としては、Ａｌ等の金属やポリＳｉを使用することができる。これらの酸化膜や電極の形成、つまり、パターンニングには、フォトリソグラフィー、エッチングにより行うことができる。ゲート電極２５の堆積方法としては、蒸着法やスパッタリング法を使用することができる。
【００５９】
グラフェン構造体１の伝導型を変える場合には、図１２で示す方法でグラフェン構造体１を製作した後、グラフェンナノリボン５を窒素プラズマあるいはアンモニアプラズマで処理すればチャネルとなるグラフェンナノリボン５をｎ型にすることができる。この工程の後で、上記のようにゲート電極２５を形成すればよい。
【００６０】
本発明のグラフェン構造体１を用いたトランジスタの製造方法によれば、基板２上の任意の領域に、任意の方向を向いたグラフェンナノリボン５を用いたトランジスタやトランジスタの集積化が実現できる。本発明では、予めグラフェンナノリボン５からなるトランジスタを配置したい基板２上にニッケルナノバー構造を電子ビーム描画等により形成することで、任意の場所に任意の方法を向いたグラフェンナノリボン５からなるトランジスタを配置することが可能となる。
【００６１】
（グラフェン構造体を用いたＣＭＯＳインバータの製造方法）
図９で示したように、ソース電極４３、出力電極４４及び電源電極４７と、ソース電極４３と出力電極４４との間に形成するｐ型のグラフェンナノリボン１６と、出力電極４４と電源電極４７との間に形成するｎ型のグラフェンナノリボン１５と、からなるパターン５８を、Ｎｉ等の金属により形成する。これ以外の工程は、図１２と同様にしてプラズマＣＶＤ工程を行い、グラフェン構造体１を製造する。一方のグラフェンナノリボン１６はマスクをし、他方のグラフェンナノリボン１６の伝導型を、例えば、窒素プラズマあるいはアンモニアプラズマ処理でｎ型に変換する。この後、各電極を多層配線により作製することによりＣＭＯＳインバータ４０を製造することができる。
【００６２】
本発明のグラフェン構造体１を用いたＣＭＯＳインバータ４０の製造方法によれば、基板２の任意の領域に、任意の方向を向いたグラフェンナノリボン５を用いたＣＭＯＳインバータ４０を製造することができる。このため、ＣＭＯＳによるＮＡＮＤゲートやＮＯＲゲート等の製造もでき、所謂ＣＭＯＳ集積回路が実現できる。さらに、本発明の単電子トランジスタ３０を製造するには、ニッケルナノバー構造の蒸発するニッケル５９の一部に幅の広い部分を形成し、その部分に残留金属３３を残留させることで、所望の箇所にクーロンドット３２を形成するようにしてもよい。
以下、本発明を実施例によってさらに詳細に説明する。
【実施例】
【００６３】
以下に、本発明の製造方法で作製したグラフェン構造体１と、このグラフェン構造体１を用いたＭＯＳＦＥＴ２０についての実施例を示す。
【００６４】
（グラフェン構造体の作製）
図１２及び図１３で説明したグラフェン構造体１を作製した。酸化膜の厚さは３００ｎｍとし、電子ビーム露光装置を用いて厚さが８５ｎｍのＮｉからなるパターン５８を形成した。
【００６５】
図１４は、Ｎｉからなるパターン５８の走査型電子顕微鏡（ＳＥＭ）像を示し、（ａ）は低倍率、（ｂ）は高倍率で撮影した図ある。図１４に示すように、ソース電極２３とドレイン電極２４との間にＮｉからなる幅がｎｍオーダーの線状パターン５８が形成されていることが分かる。
【００６６】
これにより、ニッケル電極対の間をグラフェンナノリボン５により架橋したグラフェン構造体１を製作した。グラフェンナノリボン５を伝導チャネルとし、基板２に形成した酸化膜をゲートとした所謂バックゲートＭＯＳＦＥＴ２０（図４参照）も作製した。
【００６７】
作製したグラフェン構造体１を走査型電子顕微鏡（ＳＥＭ）で観察した。
図１５（ａ）〜（ｈ）は、作製した種々のグラフェン構造体１を示すＳＥＭ像である。図１５には、Ｎｉが露出している箇所をＮｉで、グラフェンナノリボン５をＧＮＲで示している。図１５（ｃ）は、図１５（ｂ）の説明図であり、このようにグラフェンナノリボン５が捩じれて形成されている箇所も観察された。図１５（ａ）〜（ｇ）は、Ｎｉの電極間に形成されるグラフェンナノリボン５が部分的に形成された箇所であり、図１５（ｈ）は、Ｎｉの電極間にグラフェンナノリボン５が連続的に形成された箇所を示している。
【００６８】
図１５（ａ）に示すグラフェンナノリボン５の幅（図１（ａ）のＷ参照）は７７ｎｍ、その長さ（図１（ａ）のＬ参照）は３８１ｎｍであった。
図１５（ｄ）に示すグラフェンナノリボン５の幅は５８ｎｍ、その長さは１５８ｎｍであった。
図１５（ｅ）に示すグラフェンナノリボン５はＮｉからなる第１及び第２の電極３，４間の２箇所に形成され、幅は共に２３ｎｍ、長さは２７０ｎｍ及び２８２ｎｍであった。
図１５（ｆ）に示すグラフェンナノリボン５の幅は３９ｎｍ、その長さは５９０ｎｍであった。
図１５（ｇ）に示すグラフェンナノリボン５は、図１５（ｅ）と同様に、グラフェンナノリボン５はＮｉからなる第１及び第２の電極３，４間の２箇所に形成され、幅は共に２８ｎｍ、長さは４６８ｎｍ及び９２８ｎｍであった。図１５（ｅ）及び（ｇ）に示すように、第１及び第２の電極３，４の間に、Ｎｉ電極をさらに形成することもできる。
図１５（ｈ）に示すグラフェンナノリボン５は２箇所に形成され、幅は共に２８ｎｍ、長さは４６８ｎｍ及び９２８ｎｍであった。
上記のグラフェンナノリボン５の寸法を表１に纏めて示す。
【表１】
0006052537.tif 000002
【００６９】
得られた試料の構造をラマン分光法により確認した。測定装置は、ジョバン・イボン社製の装置を使用した。励起光源は、波長が６３２．８ｎｍのヘリウム・ネオン（Ｈｅ／Ｎｅ）レーザを使用した。測定した試料内のマッピング測定の間隔は、２００ｎｍ〜５００ｎｍステップである。
【００７０】
図１６は、ラマン分光法の測定箇所を示すＳＥＭ像を示し、（ａ）は低倍率、（ｂ）は高倍率で撮影した図ある。
図１６（ｂ）の矢印（←）で示した箇所がグラフェンナノリボン５（ＧＮＲ）が形成された領域である。さらに、グラフェンナノリボン５と第１及び第２の金属３，４との接合部において、グラフェンナノリボン５と第１及び第２の金属３，４との幅が連続的に変化していることがわかる。この接合部の形状は、平面視で第１及び第２の金属３，４の側ほど幅広な略三角状に形成されていることがわかる。
【００７１】
図１７は、ラマン分光法でマッピングした像を示し、（ａ）がＳｉ、（ｂ）がグラフェンナノリボン５のＤバンド、（ｃ）がグラフェンナノリボン５のＧバンド、（ｄ）がグラフェンナノリボン５の２Ｄバンドからの信号である。
【００７２】
図１８は、グラフェンナノリボン５のラマン分光特性の二つの典型例を示し、（ａ）及び（ｂ）が試料１、（ｃ）が試料２の特性を示す図である。試料１において、（ａ）が低波数側、（ｂ）が高波数側である。図１８の横軸はラマンシフトの波数（ｃｍ-1）であり、縦軸は信号強度（任意目盛）である。
図１８（ａ）に示すように、欠陥に由来するＤバンドのピークは波数が１２９２〜１３６０ｃｍ-1、グラファイト固有のＧバンドのピークは波数が１５４４〜１６２６ｃｍ-1である。図１８（ｂ）に示すように、二重共鳴ラマンバンドに由来する２Ｄバンドのピークは波数が２５７７〜２７００ｃｍ-1である。図１８から、製造したグラフェン構造体１のグラフェンナノリボン５は、大きなＧバンドのピークと、共にＤバンド及び２Ｄバンドのピークが測定された。この分光特性の特徴は、報告されたグラフェンナノリボン５のラマン分光特性と一致している。
尚、図１８（ｂ）の「※」で示すピークは、分光器自体から発生する固有の信号であり、グラフェンナノリボンの分光特性ではない。
【００７３】
図１８（ｃ）に示す試料２では、２ＤバンドのピークとＧバンドのピークとの比（＝２Ｄ／Ｇ）が１．５であり、試料１よりもこの比が大きくなった。これは、試料１のグラフェンが複数層から構成されているのに対し、試料２のグラフェンが１層又は２層程度の極めて少ない層数から構成されていることに起因していると推定される。
【００７４】
ラマン分光法でグラフェンナノリボン５とＮｉとの接続領域を測定すると、境界領域では徐々に組成が変化することが判明した。これにより、ニッケルナノバー構造の内線状領域がグラフェンナノリボン５へと変化していることが明らかとなった。
【００７５】
また、Ｄバンドのピーク強度とＧバンドのピーク強度との比（Ｇ／Ｄ）は、グラフェンナノリボン５単体からなる領域では、約１．６以上であることが分かった。
【００７６】
実施例で得られたニッケルナノバーの線状部のＸ線分析を、ＳＥＭに付加したエネルギー分散型（Energy-Dispersive X-ray Analysis、ＥＤＸとも呼ばれている。）の分析装置で測定した。
図１９は、Ｘ線分析結果を示し、（ａ）が測定領域のＳＥＭ像、（ｂ）はグラフェンナノリボン５が存在する領域のＥＤＸの線分析結果、（ｃ）はＮｉが存在する領域のＥＤＸの線分析結果である。図１９（ｂ）及び（Ｃ）の横軸は位置（任意目盛）、縦軸は特性Ｘ線のカウント数（任意目盛）を示している。
図１９（ａ）のＣからＤの方向に線分析をした場合には、図１９（ｂ）に示すように、線状部から検出されたのは炭素であり、Ｎｉの信号は検出限界以下であり観測されなかった。
さらに、図１９（ａ）のＥからＦの方向に線分析をした場合には、図１９（ｃ）に示すように、検出されたのはＮｉであり、Ｃの信号は検出限界以下であり観測されなかった。
上記測定結果からも、Ｎｉナノバーのパターン５８の線状部は、Ｎｉからグラフェンナノリボン５に変換されたことが判明した。
【００７７】
上記のラマン分光法及びＸ線による元素分析の結果から、ニッケルナノバーの線状部はグラフェンナノリボン５が形成されていることが判明した。
【００７８】
以上説明したように、高速加熱と高速冷却を用いたプラズマＣＶＤ法により、ニッケルナノバーの配置位置は任意の領域とすることができる。また、グラフェンナノリボン５は、Ｎｉの線状部をそのまま置換した形状に変換されるので、その形成方向を制御することができる。
【００７９】
図２０は、ニッケルナノバーの線幅と合成したグラフェンナノリボン５の線幅との関係を示すＳＥＭ像を示す図であり、（ａ）〜（ｈ）はＳＥＭ像、（ｉ）はニッケルナノバーの線幅と合成したグラフェンナノリボン５との線幅の関係を示す図である。
ニッケルナノバーの線幅と合成したグラフェンナノリボン５の線幅との関係は、以下のようになった。
（１）ニッケルナノバーの線幅が５０ｎｍの場合、合成したグラフェンナノリボン５の線幅は２３ｎｍ程度であった。
（２）ニッケルナノバーの線幅が８０ｎｍの場合、合成したグラフェンナノリボン５の線幅は３７ｎｍから８７ｎｍ程度であった。
（３）ニッケルナノバーの線幅が１２０ｎｍの場合、合成したグラフェンナノリボン５の線幅は１０５ｎｍ程度であった。
図２０（ｅ）に示すように、金属層からなるグラフェン構造体１のパターン５の幅、つまり、ニッケルナノバーの線幅を制御することにより、グラフェンナノリボンの幅の制御をすることができる。
【００８０】
図２１は、図２に示した電極間に浮遊したグラフェン構造体１Ａを示し、（ａ）はＳＥＭ像、（ｂ）はラマンスペクトル、（ｃ）は断面のＴＥＭ像、（ｄ）は（ｃ）の拡大したＴＥＭ像、（ｅ）は（ｄ）の拡大したＴＥＭ像である。
図２１（ａ）及び（ｃ）からグラフェン構造体１ＡがＮｉ電極との間に形成されていることが分かり、図２１（ｄ）からグラフェンナノリボン５が絶縁膜７から浮遊していることが分かる。
図２１（ｂ）のラマンスペクトルから、２ＤピークとＧピークとの比は、０．５４であることが分かった。
図２１（ｅ）からグラフェンナノリボン５は、間隔が０．３４ｎｍで５〜１０層配設されていることが分かる。
【００８１】
図２２は、放射状に形成したグラフェン構造体１の構造を示し、（ａ）はＳＥＭ像、（ｂ）はラマンスペクトル、（ｃ）は（ａ）の拡大ＳＥＭ像である。
図２２に示すように、放射状に形成されるＮｉナノバーの構造に幅の狭い領域を形成しておくことで、グラフェンナノリボン５を幅の狭い任意の領域に形成でき、他のＮｉからなる電極の領域は最初と同じ状態で維持できることが分かった。
【００８２】
図２３は、Ｎｉ電極の間に複数のグラフェン構造体１を設けた構造を示し、（ａ）はＳＥＭ像、（ｂ）は（ａ）のラマンスペクトル、（ｃ）は（ａ）の拡大したＳＥＭ像である。
図２３から、Ｎｉ電極の間に複数のニッケルバーを設けた構造により、Ｎｉ電極間には、複数のグラフェンナノリボン５からなるグラフェン構造体１が形成されることが分かった。
【００８３】
（グラフェン構造体１を用いたＭＯＳＦＥＴの測定）
次に、グラフェンナノリボン５を伝導チャネルとしたバックゲート型のＭＯＳＦＥＴ２０の特性について説明する。
実施例で作製したＭＯＳＦＥＴ２０は、Ｎｉ電極の一方をソース電極２３とし、Ｎｉ電極の他方をドレイン電極２４とし、導電性の基板２をゲート電極２５とすることで、ＭＯＳゲートの電界効果トランジスタとして動作する。ＭＯＳＦＥＴ２０のＩＶ特性を測定した。ＭＯＳＦＥＴ２０を真空槽内に挿入し、各電極にはプローブにより接触し、ＩＶ特性を、半導体パラメータ・アナライザ（アジレント・テクノロジー社製、Agilent 4155C）で測定した。
【００８４】
図２４は、グラフェン構造体１を用いたＭＯＳＦＥＴ２０の測定結果を示し、（ａ）は測定したＭＯＳＦＥＴ２０のＳＥＭ像、（ｂ）は１３ＫにおけるＶｇｓ−Ｉｄｓ特性である。Ｖｇｓ−Ｉｄｓ特性は、ドレインとソースとの間に印加した電圧（Ｖｄｓ）を５００ｍＶとした。
図２４（ａ）に示すように、測定したＭＯＳＦＥＴ２０のグラフェンナノリボン５の幅は３３ｎｍであった。このＭＯＳＦＥＴ２０のＩＶ特性は、Ｖｇｓの正負において、Ｖｇｓの増加で直線的にＩｄｓが増加した。
【００８５】
図２５は、図２４のＭＯＳＦＥＴ２０の最小コンダクタンス（Ｇｍｉｎ）の温度依存性を示す図である。図２５の横軸は絶対温度（Ｔ）の逆数（Ｋ-1）、縦軸はＧｍｉｎ（Ｓ）である。
図２５に示す最小コンダクタンス（Ｇｍｉｎ）の温度依存性は、リソグラフィーで形成したグラフェンナノリボン５の特性と一致し、この結果からグラフェンナノリボン５の幅は狭く形成されていることが分かった。
【００８６】
図２６は、別のＭＯＳＦＥＴ２０のＩＶ特性を示し、（ａ）は測定したＭＯＳＦＥＴ２０のＳＥＭ像、（ｂ）は１３Ｋ及び３００ＫにおけるＶｇｓ−Ｉｄｓ特性である。Ｖｄｓは５０ｍＶである。
図２６（ａ）に示すように、測定したＭＯＳＦＥＴ２０のグラフェンナノリボン５の幅は２３ｎｍであり、Ｎｉ−グラフェンナノリボン−Ｎｉ−グラフェンナノリボン-Ｎｉの順に形成されている。つまり、Ｎｉナノバーが部分的に二本のグラフェンナノリボン５に変換しており、二本のグラフェンナノリボン５の間に島状のＮｉバーが存在する構造となっている。
このＭＯＳＦＥＴ２０のＩＶ特性は、３００Ｋでは、Ｖｇｓの正負で電流が流れる両極性の特性を示し、オン／オフ比は約１６であった。
一方、このＭＯＳＦＥＴ２０の１３ＫにおけるＩＶ特性は、負側の電圧を大きくするとドレイン電流が良く流れ、それ以外Ｖｇｓにおいてはドレイン電流が流れ難い特性を示しオン／オフ比は約１万５千（１．５×１０4）という非常に大きな値を得た。
【００８７】
このような、グラフェンナノリボン５の合成位置と成長方向を制御してデバイス間に直接合成した成果は世界で初めて実現したものであり、さらにそれらが明確なオン/オフ比を持つことを実証したことで、実際のデバイス応用に直結する成果である。
【００８８】
さらに、３００Ｋ及び１３Ｋにおいて、Ｖｇｓを図の実線と点線の矢印の方向で測定した場合に、Ｉｄｓのヒシテリシスは測定されなかった。これは、形成されたグラフェンナノリボン５が非常に清浄な状態であることを示している。
【００８９】
図２７は、図２４の１３ＫにおけるＭＯＳＦＥＴ２０のオン電流、オフ電流、オン／オフ比のＶｄｓ依存性を示す図である。図２７の横軸はＶｄｓ（ｍＶ）、左縦軸はオン／オフ比、右縦軸はオン電流及びオフ電流（Ａ）である。
図２７から明らかなように、×印で示されているオン／オフ比はＶｄｓが５０ｍＶ迄は増加し、５０ｍＶ以上では減少することが分かる。このオン／オフ比の減少は、Ｖｄｓので示すオン電流の飽和と、同時に黒四角（■印）で示すオフ電流の増加に起因している。これから、測定したＭＯＳＦＥＴ２０のグラフェンナノリボン５の輸送ギャップは、約５０ｍＶと推定される。
【００９０】
図２８は、１３ＫにおけるＭＯＳＦＥＴ２０において、Ｖｄｓ及びＶｇｓに対するＩｄｓをログスケールで示す図である。図２８の横軸はＶｇｓ（Ｖ）、縦軸はＶｄｓ（Ｖ）である。図２８から明らかなように、電流の低い領域は、点線で囲んだ略ダイヤモンドの形状をしている。オフ電流のギャップは、Ｖｄｓ方向（図２８の２ΔＶｄｓ参照）でＶｇｓが−１６Ｖで生じている。
【００９１】
図２９は、１３ＫにおけるＭＯＳＦＥＴ２０の低ＶｄｓのＩＶ特性である。横軸はＶｄｓ（Ｖ）、左縦軸はオン電流Ｉｄｓ（ｐＡ）、右縦軸はオフ電流Ｉｄｓ（Ａ）である。図２９から明らかなように、２ΔＶｄｓは１１７ｍＶとなる。これから、ΔＶｄｓは５８．５ｍＶが得られる、この値は、図２５で求めた輸送ギャップと良く一致している。
【００９２】
（マルチチャンネルＭＯＳＦＥＴの測定）
チャネルとなるグラフェンナノリボンの本数を、１０〜２０本として試作したマルチチャンネルＭＯＳＦＥＴ２０Ａの電流電圧特性を測定した。
図３０は、３００ＫにおけるマルチチャンネルＭＯＳＦＥＴ２０ＡのＶｇｓ−Ｉｄｓ特性を示す図である。ドレインとソースとの間に印加する電圧（Ｖｄｓ）を１０ｍＶとした。横軸はＶｇｓ（Ｖ）、縦軸はソース−ドレイン電流Ｉｄｓ（ｎＡ）である。
図３０から、マルチチャンネルＭＯＳＦＥＴ２０Ａでは、チャネルが１本のグラフェンナノリボン５からなるＭＯＳＦＥＴ２０よりも電流駆動力が増大することが分かった。
【００９３】
（単電子トランジスタの測定）
図３１は、３０Ｋにおける単電子トランジスタ３０のＶｇｓ−Ｉds特性である。図３１の横軸はＶｇｓ（Ｖ）、縦軸は電流Ｉｄｓ（１×１０-11Ａ）である。Ｖｄｓは５ｍＶである。
図３１から明らかなように、図中矢印（↓）で示すＶｇｓにおいて、グラフェンナノリボン５に電流（Ｉｄｓ）が流れる。これにより、ＩｄｓがＶｇｓに対して振動する、所謂クーロン振動特性が得られている。これは、一つの電子がグラフェンナノリボン５内のクーロン障壁に帯電し放電することにより電流のオン／オフが変化している現象であり、電子一つでオン／オフを制御する単電子トランジスタ３０としての動作を実証するものである。図３１で測定した単電子トランジスタ３０をＳＥＭで観察した結果、グラフェンナノリボン５には、残留電極３３（図７（ｂ）参照）が観察されなかった。これから、図３１で測定した単電子トランジスタ３０のクーロンドット３２は、図７（ａ）に示すように、グラフェンナノリボン５のエッジの欠陥５ａに由来していると推定される。
【００９４】
本発明のＭＯＳ型トランジスタの寸法を、幅が３０ｎｍで長さが５００ｎｍとしたとき、１μｍ2当たりのトランジスタ数は１００個程度となり、現状のＳｉトランジスタの約１０倍に集積密度を向上させることができる。本発明のＭＯＳ型トランジスタの寸法を、幅が１０ｎｍで長さを５０ｎｍに縮小した場合の１μｍ2当たりのトランジスタ数は２０００個程度となり、現状の最小加工寸法が４５ｎｍのＳｉトランジスタの数百倍程度の集積化が可能となると予測される。これらを纏めて表２に示す。
【表２】
0006052537.tif 000003
【００９５】
本発明は、上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【符号の説明】
【００９６】
１，１Ａ：グラフェン構造体
２：基板
３：第１の電極
４：第２の電極
５：グラフェンナノリボン
５ａ：グラフェンナノリボンのエッジの欠陥
７：絶縁膜
７ａ：ゲート絶縁膜
８：空隙
１０：半導体装置
１５：ｐ型のグラフェンナノリボン
１６：ｎ型のグラフェンナノリボン
２０，２０Ａ：ＭＯＳＦＥＴ
２３，２８，４３，４７，５３：ソース電極
２４，２９，４４，５４：ドレイン電極
２５，４５，４５'，５５：ゲート電極
２７：スピン半導体トランジスタ
３０：単電子トランジスタ
３２：クーロンドット
３３：残留金属
３５：インバータ
３６：抵抗用グラフェンナノリボン
３７：電源用電極
４０：ＣＭＯＳインバータ
４１：ｎチャネルＭＯＳＦＥＴ
４２：ｐチャネルＭＯＳＦＥＴ
５０：グラフェン構造体の変形例を用いたＭＯＳＦＥＴ
５６：層間絶縁膜
５８：パターン
５９：蒸発するＮｉ
６０：プラズマＣＶＤ装置
６１：反応管
６２：プラズマ発生部
６２ａ：コイル
６２ｂ：高周波電源
６３:基板ホルダー
６４：電気炉
６５：搬送部
６６：ガス供給部
６７：真空排気部
６７ａ：真空ポンプ
６７ｂ：ストップバルブ
６８：ガス
６８ａ：メタン
６８ｂ：水素
６８ｃ：不活性ガス
【図１】
0006052537.tif 000004
【図２】
0006052537.tif 000005
【図３】
0006052537.tif 000006
【図４】
0006052537.tif 000007
【図５】
0006052537.tif 000008
【図６】
0006052537.tif 000009
【図８】
0006052537.tif 000010
【図９】
0006052537.tif 000011
【図１０】
0006052537.tif 000012
【図１１】
0006052537.tif 000013
【図１２】
0006052537.tif 000014
【図１３】
0006052537.tif 000015
【図１８】
0006052537.tif 000016
【図３０】
0006052537.tif 000017
【図３１】
0006052537.tif 000018
【図７】
0006052537.tif 000019
【図１４】
0006052537.tif 000020
【図１５】
0006052537.tif 000021
【図１６】
0006052537.tif 000022
【図１７】
0006052537.tif 000023
【図１９】
0006052537.tif 000024
【図２０】
0006052537.tif 000025
【図２１】
0006052537.tif 000026
【図２２】
0006052537.tif 000027
【図２３】
0006052537.tif 000028
【図２４】
0006052537.tif 000029
【図２５】
0006052537.tif 000030
【図２６】
0006052537.tif 000031
【図２７】
0006052537.tif 000032
【図２８】
0006052537.tif 000033
【図２９】
0006052537.tif 000034