(57)【特許請求の範囲】
【請求項１】
少なくとも第１および第２のメモリ・バンクを有するマルチ・バンク・メモリを提供することと、前記少なくとも第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、
前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供することと、
前記第１および第２のローカル制御装置に、読出しおよび書込み命令を送信するためのグローバル制御装置を提供することと、
前記グローバル制御装置から、前記第１のローカル制御装置に読出し命令を、および、前記第２のローカル制御装置に書込み命令を同時に送信することと、ここにおいて、前記読出し命令および前記書込み命令は、同時に実行される対の読出しおよび書込み命令である、
前記グローバル制御装置において、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、受信することと、ここにおいて、前記第１の動作および前記第２の動作は同時に実行される対の動作である、および、
前記グローバル制御装置におけるタイマーを使用して、前記グローバル制御装置が前記第１および第２のローカル制御装置に前記読出しおよび書込み命令を送信する間隔を、制御することと、
を備える方法。
【請求項２】
前記第２のローカル制御装置が前記書込み命令を実行する間に前記読出し命令を実行する前記第１のローカル制御装置をさらに含む、請求項１に記載の方法。
【請求項３】
シングル・ポート・メモリ要素の少なくとも第１および第２のバンクと、
前記第１のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第１のローカル制御装置と、
前記第２のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第２のローカル制御装置と、
前記第１および第２のローカル制御装置と通信するグローバル制御装置と、
ここにおいて、前記グローバル制御装置は、第１および第２のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される動作の第１の指示と、前記第２のメモリ・アドレスにおいて実行される動作の第２の指示とを受信するように、
および、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の指示された動作を実行するように命令し、同時に、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように命令するように、構成されており、前記第１の指示された動作および前記第２の指示された動作は同時に実行される対の指示された動作である、および、
前記グローバル制御装置におけるタイマーと、ここにおいて、前記タイマーは、前記グローバル制御装置が前記第１および第２のローカル制御装置に命令を送信する間隔を制御するように構成されている、
を備えるメモリ。
【請求項４】
前記第１のメモリ・アドレスにおいて実行される動作の前記第１の指示は、前記第１のメモリ・アドレスの一部を備える、請求項３に記載のメモリ。
【請求項５】
前記第１の指示された動作は、読出し動作であり、前記第２の指示された動作は、書込み動作である、請求項４に記載のメモリ。
【請求項６】
前記第１のローカル制御装置は、前記第２のローカル制御装置が前記書込み動作を実行する間に前記読出し動作を実行するように構成されている、請求項５に記載のメモリ。
【請求項７】
少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供することと、
前記少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置を提供することと、
前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置を提供することと、
前記グローバル制御装置において、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令を受信することと、
前記グローバル制御装置において、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を受信することと、ここにおいて、前記第１の動作および前記第２の動作は同時に実行される対の動作である、
前記グローバル制御装置を使用して、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、同時に前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令することと、
を備える方法。
【請求項８】
前記グローバル制御装置は、前記第２のローカル制御装置に、前記第１の動作が終了する前に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する、請求項７に記載の方法。
【請求項９】
前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、同時に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する、請求項７に記載の方法。
【請求項１０】
前記少なくとも第１および第２のメモリ・バンクの各々に対する別個の読出しおよび書込みパスを提供することをさらに含む、請求項９に記載の方法。
【請求項１１】
前記第２の動作は、前記第１の動作と異なる、請求項９に記載の方法。
【請求項１２】
前記第１の動作は、読出し動作および書込み動作のうちの一方を備え、
前記第２の動作は、前記読出し動作および前記書込み動作のうちの他方を備える、請求項１１に記載の方法。
【請求項１３】
前回の読出し動作または前回の書込み動作が依然として進行中である場合、前記グローバル制御装置が前記第１のローカル制御装置に前記第１の動作を実行するように命令することを、防ぐことをさらに含む、請求項１２の方法。
【請求項１４】
前記第１のローカル制御装置に次の命令を送信する前に、前記第１のローカル制御装置に前記第１の命令を送信してから所定の時間が過ぎたかどうかを決定することをさらに含む、請求項１２に記載の方法。
【請求項１５】
前記多重バンク・メモリを少なくとも１つの半導体ダイにおいて統合させることをさらに含む、請求項７に記載の方法。
【請求項１６】
前記多重バンク・メモリを、セット・トップ・ボックス、音楽プレーヤ、ビデオ・プレーヤ、娯楽ユニット、ナビゲーション・デバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーション・データ・ユニット、およびコンピュータから成るグループから選択されたデバイスに、統合させることをさらに含む、請求項７に記載の方法。
【請求項１７】
少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリと、
前記少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置と、
前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置と、
ここにおいて、前記グローバル制御装置は、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、受信するように構成されており、および、
前記グローバル制御装置は、また、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、同時に前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように構成されており、前記第１の動作および前記第２の動作は同時に実行される対の動作である、
を備えるデバイス。
【請求項１８】
前記グローバル制御装置は、前記第２のローカル制御装置に、前記第１の動作が終了する前に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように構成されている、請求項１７に記載のデバイス。
【請求項１９】
前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令するように、および、同時に、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように、構成されている、請求項１７に記載のデバイス。
【請求項２０】
前記第２の動作は、前記第１の動作と異なる、請求項１９に記載のデバイス。
【請求項２１】
前記第１の動作は、読出し動作および書込み動作のうちの第１の動作を備え、
前記第２の動作は、前記読出し動作および前記書込み動作のうちの第２の動作を備える、請求項２０に記載のデバイス。
【請求項２２】
前記グローバル制御装置は、前回の読出し動作または前回の書込み動作が前記第１のメモリ・バンクにおいて実行されている場合に、前記第１のローカル制御装置に前記第１の動作を実行するように命令することをやめるように構成されている、請求項２１に記載のデバイス。
【請求項２３】
前記グローバル制御装置は、前記第１のローカル制御装置に次の動作を実行するように命令する前に、前記第１のローカル制御装置に前記第１の動作を実行するように命令してから所定の時間が過ぎたかどうかを決定するように構成されている、請求項２１に記載のデバイス。
【請求項２４】
前記少なくとも第１および第２のメモリ・バンクの各々に対して別個の読出しおよび書込みパスを含む、請求項１７に記載のデバイス。
【請求項２５】
書込み動作の終了を決定するための第１のセルフタイム式メモリ制御装置をさらに含む、請求項１７に記載のデバイス。
【請求項２６】
読出し動作の終了を決定するための第２のセルフタイム式メモリ制御装置をさらに含む、請求項２５に記載のデバイス。
【請求項２７】
少なくとも１つの半導体ダイにおいて統合される、請求項１７に記載のデバイス。
【請求項２８】
前記多重バンク・メモリは、セット・トップ・ボックス、音楽プレーヤ、ビデオ・プレーヤ、娯楽ユニット、ナビゲーション・デバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーション・データ・ユニット、およびコンピュータのうちの少なくとも１つに統合される、請求項１７に記載のデバイス。
【請求項２９】
複数のシングル・ポート・メモリ要素手段を各々が備えている複数のメモリ・バンク手段と、
前記メモリ要素手段に読出しおよび書込み命令を送信するように適応された複数のローカル制御装置手段と、および、
前記ローカル制御装置手段と通信するグローバル制御装置手段と、
ここにおいて、前記グローバル制御装置手段は、第１および第２のメモリ・アドレスと、前記メモリ要素手段における第１のメモリ・アドレスにおいて実行される動作の第１の指示と、前記メモリ要素手段における第２のメモリ・アドレスにおいて実行される動作の第２の指示とを受信するように、および、
前記第１のメモリ・アドレスにおいて前記第１の指示された動作を、および同時に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように前記ローカル制御装置手段に命令するように、構成されており、ここにおいて、前記第１の指示された動作および前記第２の指示された動作は同時に実行される対の指示された動作である、
を備えるメモリ。
【請求項３０】
前記メモリ要素手段は、第１のメモリ・バンク手段と第２のメモリ・バンク手段とを備え、
前記ローカル制御装置手段は、第１のローカル制御装置手段と第２のローカル制御装置手段とを備え、
前記第１のメモリ・アドレスは、前記第１のメモリ・バンク手段に位置されており、
前記第２のメモリ・アドレスは、前記第２のメモリ・バンク手段に位置されており、
前記第１の指示された動作は、前記第２の指示された動作とは異なる、請求項２９に記載のメモリ。
【請求項３１】
前記第１の指示された動作は、読出し動作を備え、
前記第２の指示された動作は、書込み動作を備え、
前記第１のローカル制御装置手段は、前記第２のローカル制御装置手段が前記書込み動作を実行する間に、前記読出し動作を実行する、請求項３０に記載のメモリ。
【請求項３２】
少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供するための１つ以上のステップと、前記第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、
前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供するための１つ以上のステップと、
前記第１および第２のローカル制御装置に読出しおよび書込み命令を送信するためのグローバル制御装置を提供するための１つ以上のステップと、
前記グローバル制御装置において、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、受信するための１つ以上のステップと、ここにおいて、前記第１の動作および前記第２の動作は同時に実行される対の動作である、
前記グローバル制御装置によって、前記第１のローカル制御装置に読出し命令を、および、前記第２のローカル制御装置に書込み命令を同時に送信するための１つ以上のステップと、ここにおいて、前記読出し命令および前記書込み命令は、同時に実行される対の読出しおよび書込み命令である、
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本特許出願は、多重バンク・メモリの異なるバンクへの同時に起こる読出しおよび書込みアクセスを可能にするコンピュータ・メモリと、このようなアクセスを提供する方法とに、より具体的には、メモリ位置を含む命令および前記メモリ位置において実行される動作の指示を送信することによって、多重バンク・メモリの異なるバンクへの同時に起こる読出しおよび書込みアクセスを可能にするコンピュータ・メモリと、このようなアクセスを提供する方法とに、向けられている。
【背景技術】
【０００２】
[0002]  従来のシングル・ポート・メモリは、一般的に、アドレスの単一のセットと、単一の制御とを含む。従って、同時に１つのデバイスによってアクセスされることができるだけであり、単一の読出し動作、または、単一の書込み動作が実行されることができるが、両タイプの動作は、同時に実行されることができない。
【０００３】
[0003]  メモリへの同時に起こる（simultaneous）読出しおよび書込みアクセスを提供することが望ましい場合、２つのポート・メモリまたは複数のポート・メモリが使用され得る。例えば、読出しアクセスが、メモリの一方のポートを介して、書込みアクセスが他方のポートを介して為されている間に、為されることができる。しかしながら、従来の２つのポート・メモリまたは複数のポート・メモリは、一般的に、シングル・ポート・メモリより多くのトランジスタを含み、かくして、シングル・ポート・メモリより多くの空間を、チップ上に占める。同じ位置のアクセスが必要でない場合（または禁止される可能性がある場合）、別個のメモリが使用されることができる。しかしながら、前記メモリのうちの１つのための周辺回路の多くが他のメモリのために複製される（duplicated）ので、個別のメモリの使用に関するエリア・ペナルティ（area penalty）がある。同時に起こる読出しおよび書込みアクセスの必要性は、かくして、被った空間ペナルティに対して、均衡が保たれなければならず、２つの、または複数のポート・メモリは、一般的に、同時に起こるアクセスに対する必要性がこれに関するエリアおよび漏れのペナルティ（the area and leakage penalties）より勝る場合にのみ、選択される。従って、従来の２つの、または複数のポート・メモリを改良する同時に起こる読出しおよび書込み機能を有するメモリを提供することが、望ましい。
【発明の概要】
【０００４】
[0004]  本発明の例示的な実施形態は、少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供することと、ここにおいて前記第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリを含む、および前記第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供することと、を含む方法を備える。前記方法は、また、前記第１および第２のローカル制御装置に読出しおよび書込み命令を送信するためのグローバル制御装置を提供することと、前記第１のローカル制御装置に読出し命令を送信し、同時に、前記第２のローカル制御装置に書込み命令を送信することとを、含む。
【０００５】
[0005]  他の実施形態は、シングル・ポート・メモリの少なくとも第１および第２のバンクを有するメモリと、前記第１のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第１のローカル制御装置と、前記第２のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第２のローカル制御装置と、前記第１および第２のローカル制御装置と通信するグローバル制御装置とを含む。前記グローバル制御装置は、第１および第２のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される動作の第１の指示と、前記第２のメモリ・アドレスにおいて実行される動作の第２の指示とを受信し、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の指示された動作を実行するように命令し、同時に、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように命令するように、構成されている。
【０００６】
[0006]  さらなる実施形態は、少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供することと、少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置を提供することと、前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置を提供することとを含む方法を、備える。前記方法は、また、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、前記グローバル制御装置に提供することを含む。前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する。
【０００７】
[0007]  さらなる実施形態は、少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリと、少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置とを含むデバイスを、備える。前記デバイスは、また、前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置を含み、前記グローバル制御装置は、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を受信するように構成されている。前記グローバル制御装置は、また、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように、構成されている。
【０００８】
[0008]  他の実施形態は、メモリ要素配列（memory element arrangement）、前記メモリ要素配列に読出しおよび書込み命令を送信するように適応されたローカル制御装置配列、および、前記ローカル制御装置配列と通信するグローバル制御装置配列を有するメモリを備える。前記グローバル制御装置配列は、第１および第２のメモリ・アドレスと、第１のメモリ・アドレスにおいて実行されるための動作の第１の指示と、第２のメモリ・アドレスにおいて実行されるための動作の第２の指示とを受信し、前記ローカル制御装置配列に、前記第１のメモリ・アドレスにおいて前記第１の指示された動作を、および同時に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように命令するように、構成されている。
【０００９】
[0009]  さらなる実施形態は、各々が複数のシングル・ポート・メモリ要素を備える少なくとも第１および第２のメモリ・バンクを有するマルチ・バンク・メモリを提供するためのステップと、前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供するためのステップと、を含む方法を備える。前記方法は、また、前記第１および第２のローカル制御装置に読出しおよび書込み命令を送信するためのグローバル制御装置を提供するためのステップと、前記第１のローカル制御装置に読出し命令を送信し、同時に、前記第２のローカル制御装置に書込み命令を送信するためのステップとを含む。
【００１０】
[0010]  添付の図面は、本発明の実施形態の説明において役立つように示され、実施形態の限定ではなく、例示のみのために提供される。
【図面の簡単な説明】
【００１１】
【図１】[0011]  図１は、第１の実施形態に係るメモリを示す概略的な回路図である。
【図２】[0012]  図２は、第２の実施形態に係るメモリを示す概略的な回路図である。
【図３】[0013]  図３は、図１または図２のメモリによって処理される２つの命令の概略図である。
【図４】[0014]  図４は、一実施形態に係る方法を示すフローチャートである。
【図５】[0015]  図５は、他の実施形態に係る方法を示すフローチャートである。
【発明を実施するための形態】
【００１２】
[0016]  本発明の態様は、以下の説明と、本発明の特定の実施形態に向けられた関連の図面とにおいて開示される。代替の実施形態が、本発明の範囲から逸脱することなく考案され得る。それに加えて、本発明の周知の要素は、本発明の関連の詳細を曖昧なものすることがないように、詳細には説明されない、または省略される。
【００１３】
[0017]  「例示的（exemplary）」という言葉は「実例、事例、または例証としての役割をする」を意味するために本明細書で使用される。「例示的」として本明細書に記述されている任意の実施例は、他の実施例より有利である、もしくは好ましいと必ずしも解釈されるべきではない。同様に、「本発明の実施形態」は、本発明のすべての実施形態が、説明される特徴、利点、または動作モードを含むということを必要としない。
【００１４】
[0018]  本明細書において使用される用語は、特定の実施形態を説明することのみを目的としており、本発明の実施形態を限定することは意図されていない。本明細書において使用されるように、単数形「ａ」、「ａｎ」、「ｔｈｅ」は、そうではないと明確に示されていない限り、複数形も含むことが意図されている。用語「備える（comprise）」、「備えること（comprising）」、「含む（include）」、および／または「含むこと（including）」は、本明細書において使用される場合に、記載される特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つ以上のその他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在あるいは追加を排除することはしていない。
【００１５】
[0019]  さらに、多くの実施形態が、例えば、コンピューティング・デバイスの要素によって実行されるアクションのシーケンスの観点から説明される。本明細書において説明される様々なアクションは、特定の回路（例えば、特定用途向け集積回路（ＡＳＩＣ））によってか、１つ以上のプロセッサによって実行されるプログラム命令群によってか、あるいはそれらの組み合わせによって実行されることができる、ということが認識されるだろう。それに加えて、本明細書において説明されるアクションのシーケンスは、実行されると、関連付けられたプロセッサに本明細書において説明される機能を実行させる、格納された対応するコンピュータ命令群のセットを有するコンピュータ可読記憶媒体の任意の形態において全体的に実現されるものと見なされることができる。かくして、本発明の様々な態様は、多数の異なる形態で実現され得、それらの全ては、請求項に記載の要旨の範囲内に含まれるよう意図されている。それに加えて、本明細書において説明される実施形態の各々に関して、このような実施形態の対応する形態は、例えば、説明されるアクションを実行するように「構成されたロジック」として本明細書において説明され得る。
【００１６】
[0020]  図１は、第１のメモリ・バンク１０２、第２のメモリ・バンク１０４、第３のメモリ・バンク１０６および第４のメモリ・バンク１０８を含む第１の実施形態に係る多重バンク・メモリ１００を示しており、多かれ少なかれメモリ・バンクを有する実施形態は、また、本開示の範囲内にあることが、理解される。前記第１ないし第４のメモリ・バンク１０２、１０４、１０６、１０８の各々は、読出しおよび書込み動作が前記メモリ・バンクにおいて実行されることを可能にする、ワード線、および関連する読出し／書込み回路を含む。前記読出し／書込み回路は、例えば、センス増幅器（図示されていない）および書込みドライバ（図示されていない）を含む。特に、前記第１のメモリ・バンク１０２は、ワード線１１０および読出し／書込み回路１１２を含み、前記第２のメモリ・バンク１０４は、ワード線１１４および読出し／書込み回路１１６を含み、前記第３のメモリ・バンク１０６は、ワード線１１８および読出し／書込み回路１２０を含み、前記第４のメモリ・バンク１０８は、ワード線１２２および読出し／書込み回路１２４を含む。ローカル制御装置は、また、前記第１ないし第４のメモリ・バンク１０２、１０４、１０６、１０８の各々に関わる。特に、前記第１のメモリ・バンク１０２は、第１のローカル制御装置１２６を含み、前記第２のメモリ・バンク１０４は、第２のローカル制御装置１２８を含み、前記第３のメモリ・バンク１０６は、第３のローカル制御装置１３０を含み、前記第４のメモリ・バンク１０８は、第４のローカル制御装置１３２を含む。第１のＩＯ回路１３４は、第１のメモリ列１３６におけるメモリ要素に関連し、第２のＩＯ回路１３８は、第２のメモリ列１４０におけるメモリ要素に関連し、前記第１および第２のＩＯ回路１３４、１３８は、データが、それぞれ前記第１のメモリ列１３６および第２のメモリ列１４０において、メモリ要素に書き込まれ、およびメモリ要素から読み出されることを可能にする。
【００１７】
[0021]  グローバル制御装置１４２は、対の命令を受信するように構成されており、各命令は、実行される動作の指示、および前記命令が実行されるメモリ・アドレスの識別を含む。例えば、前記指示は、前記受信されたメモリ・アドレスの一部を備え得、および／または、前記メモリ・アドレスとともに同時に送信され得る。図２は、第１および第２の、代表としての命令１４４、１４６を示し、これらの各々は、実行される動作を識別する第１の部分１４８、およびその動作が実行されるメモリ・アドレスを識別する第２の部分１５０を含む。前記第１の命令１４４の前記第１の部分１４８は、「書込み（write）」のために「ｗ」を含み、前記第１の命令１４４の前記第２の部分１５０は、書き込まれるメモリ・アドレスを含む。この例では、前記アドレスにおける「１」が、アクセスされる前記メモリ要素が前記第１のメモリ・バンク１０２にあることを示し、「５」が、前記メモリ要素を識別する。前記第２の命令１４６の前記第１の部分１４８は、「読出し（read）」のために「ｒ」を含み、前記第２の命令１４６の前記第２の部分１５０は、読み出されるメモリ・アドレスを含む。この例では、前記アドレスにおける「２」が、アクセスされる前記メモリ要素が前記第２のメモリ・バンク１０４にあることと、位置「８」がアクセスされるべきであることとを示す。「ｒ」および「ｗ」は、それぞれ「読出し（read）」および「書込み（write）」を示すために使用されているのに対し、前記命令の識別する部分は、読出しまたは書き込み命令として、前記グローバル制御装置１４２によって読み取られる（interpreted）ことができる数値である可能性が高いだろう。同様に、前記第１および第２の命令１４４、１４６の前記第２の部分１５０における前記メモリ・アドレスは、前記グローバル制御装置によって容易に処理されることができる方法で、提供されるだろう。
【００１８】
[0022]  前記多重バンク・メモリ１００は、別個の読出しおよび書込みパスを含み、かくして、前記動作が第１ないし第４のメモリ・バンク１０２、１０４、１０６、１０８のうちの異なるものにおいて実行されている限りは、読出しおよび書込み動作を同時に実行することができる。前記グローバル制御装置１４２は、同時に、前記第１ないし第４のローカル制御装置１２６、１２８、１３０、１３２のうちの異なる２つに、２つの命令を送信するように構成されており、一方の動作が読出し動作であり、他方の動作が書込み動作である場合、これら動作は、出力データ・パスにおいていかなる干渉もなく、同時に実行することができる。２つの、および複数のポート・メモリ要素は、所定のメモリ要素への同時アクセスを可能にするが、より複雑であり、より多くの空間を占める。同じメモリ要素への同時アクセスが必要でない場合、２つの、および複数のポート・メモリの有利な点の多くが、シングル・ポート・メモリ要素および本開示を使用して、得られることができる。本明細書で使用されているように、「同時に（simultaneously）」、「同時に（concurrently）」および「同時に（at the same time）」は、読出しおよび書込み動作が、同時に行われることを意味する。しかしながら、これら動作は、正確に同じ瞬間に開始または終了し得るが、必ずしも、正確に同じ瞬間に開始または終了する必要はない。実際は、前記メモリに依存して、異なる量の時間が、一般的に読出しおよび書込み動作を行うために必要とされ、例えほぼ同時に開始されたとしても、これら動作のうちの１つは、一般的に、他の動作より前に終了するだろう。
【００１９】
[0023]  前記多重バンク・メモリ１００にアクセスするシステムは、対立する（conflicting）メモリ・アクセス要求を前記多重バンク・メモリ１００に送信することを防ぐように構成されていることが、望ましい。すなわち、前記システムは、前記多重バンク・メモリ１００に送信される対の読出しおよび書込みアクセス要求が、前記第１ないし第４のメモリ・バンク１０２、１０４、１０６、１０８のうちの異なるものに常に向けられていることを、確実にすべきである。しかしながら、前記多重バンク・メモリ１００は、２つの受信された命令が、同じメモリ・バンクに対して読出しおよび／または書き込みするための命令、あるいは、２つの読出し命令、または２つの書込み命令のいずれかである状況に対処するように、構成され得る。このような場合において、前記グローバル制御装置１４２は、前記命令のうちの１つを他の命令よりも優先するように、または、両方の命令を無視し、かくして対立（conflict）を防ぐように、構成され得る。
【００２０】
[0024]  前述したように、所定のメモリ・デバイスに対する読出しおよび書込み命令は、典型的に、実行するために異なる量の時間を必要とする。説明の目的で、前記多重バンク・メモリ１００において書込み動作を実行することは、読出し動作を実行するよりも多くの時間を必要とする。しかしながら、他のメモリに関しては、読出しアクセスは、書込みアクセスより長い時間がかかり得る。前記グローバル制御装置１４２が、現行の動作が終了される前に他の読出しまたは書き込み動作を開始しないことを確実にする手助けをするために、前記グローバル制御装置１４２は、書込みタイマー１５２を含む。前記書込みタイマー１５２は、前記グローバル制御装置１４２が前記第１ないし第４のローカル制御装置１２６、１２８、１３０、１３２に命令を送信する間隔を制御し、前記書込みタイマー１５２が所定の時間が経過したことを示して満了するまで読出しおよび書込み命令が送信されることを、禁止する。この実施形態では、書込み動作は、読出し動作より多くの時間を必要とすることが考えられるので、読出し動作は、前記書込みタイマー１５２が満了する時間までに必然的に終了するであろう。前記多重バンク・メモリ１００は、かくして、メモリ・アクセスのタイミングを決定するためのシステム・クロックに依存しないセルフタイム式メモリ要素（self-timed memory element）である。
【００２１】
[0025]  動作時に、前記第１の命令１４４および前記第２の命令１４６は、前記グローバル制御装置１４２において受信される。前記第１の命令１４４は、「ｒ」、および前記第１のメモリ・バンク１０２におけるアドレスを含む。前記第２の命令は、「ｗ」、および前記第２のメモリ・バンク１０４におけるアドレスを含む。前記グローバル制御装置１４２は、かくして、指示されたメモリの位置において読出し動作を実行するように、前記第１のメモリ・バンク１０２における前記第１のローカル制御装置１２６に命令を送信し、ほぼ同時に、指示された位置において書込み動作を実行するように、前記第２のメモリ・バンク１０４の前記第２のローカル制御装置１２８に書込み命令を送信する。データの実際の読出しおよび書込みは、従来の方法で実行され、しかし、従来のメモリとは異なって、２つの異なるメモリ・バンクにおいて、同時に、またはほぼ同時に、実行される。前記書込みタイマー１５２が満了するとき、第２の対のメモリ・アドレスが、前記グローバル制御装置１４２によって受信され、処理が続行する。
【００２２】
[0026]  第２の実施形態が、図３に示されており、図３では、第１の実施形態と共通の要素が、同じ参照符号によって識別されている。図３では、前記グローバル制御装置１４２は、第１の実施形態の書込みタイマー１５２に加えて、読出しタイマー３０２を含む。前記読出しタイマー３０２は、メモリ１００が、いつ読出しおよび書込み動作が完了するかを個々に決定し、かくして実際の終了時間に基づいて適切なアクションを取ることを、可能にする。例えば、読出し動作が終了したことが前記読出しタイマー３０２を使用して決定される場合、書込み動作が完了するのを待つことなく読出しビット線の適切なプリチャージを開始することが可能であり得る。
【００２３】
[0027]  前記メモリ１００は、かくして、シングル・ポート・メモリ要素によって形成されている多重バンク・メモリの異なるメモリ・バンクに対する同時に起こる読出しおよび書込み動作を可能にするという有利な点を、提供する。これは、２つの、または複数のポート・メモリの有利な点の多くを提供し、同じメモリ・バンクにおける同時動作が防がれている限り、同時に起こる読出しおよび書込み動作を可能にする。
【００２４】
[0028]  開示されている実施形態に係るメモリは、１つ以上の半導体ダイに、および／または、セット・トップ・ボックス、音楽プレーヤ、ビデオ・プレーヤ、娯楽ユニット、ナビゲーション・デバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーション・データ・ユニット、およびコンピュータを限定することなく含む様々なデバイスに、形成されるか統合され得る。
【００２５】
[0029]  実施形態に係る方法が、図４に示されており、少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供するブロック４００、前記少なくとも第１および第２のメモリ・バンクにおける読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置を提供するブロック４０２、前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置を提供するブロック４０４、前記グローバル制御装置に、第１のメモリ・アドレスと前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令を提供するブロック４０６、前記グローバル制御装置に、第２のメモリ・アドレスと前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を提供するブロック４０８、および、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するグローバル制御装置のブロック４１０を含む。
【００２６】
［0030］  さらなる実施形態に係る他の方法が、図５に示されており、各々が複数のシングル・ポート・メモリ要素を備える少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供するブロック５００、前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供するブロック５０２、前記第１および第２のローカル制御装置に読出しおよび書込み命令を送信するためのグローバル制御装置を提供するブロック５０４、および、前記第１のローカル制御装置に読出し命令を送信し、同時に、前記第２のローカル制御装置に書込み命令を送信するブロック５０６を含む。
【００２７】
[0031]  当業者は、情報および信号は、様々な異なる技術および技法のうちのいずれかを使用して表され得ることを理解するであろう。例えば、上記の説明を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁気粒子、光学界または光学粒子、またはそれら任意の組み合わせによって表わされ得る。
【００２８】
[0032]  さらに、当業者は、ここで開示された実施例と関係して説明されている様々な実例となる論理ブロック、モジュール、回路、アルゴリズム・ステップが電子ハードウェア、コンピュータ・ソフトウェアまたは両方の組み合わせとしてインプリメントされ得ることを理解するであろう。ハードウェアおよびソフトウェアの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、一般にそれらの機能の観点から上記に説明されている。このような機能が、ハードウェアとしてインプリメントされるか、またはソフトウェアとしてインプリメントされるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、特定のアプリケーションごとに多様な方法で説明された機能をインプリメントし得るが、このようなインプリメントの決定は、本発明の範囲からの逸脱の原因となるものとして解釈されるべきでない。
【００２９】
[0033]  本明細書で開示される例に関係して説明される方法またはアルゴリズムは、直接的にハードウェアに、プロセッサによって実行されるソフトウェア・モジュールに、または、それら２つの組み合わせにおいて具現化され得る。ソフトウェア・モジュールは、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野において周知のその他任意の形態の記憶媒体内に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。あるいは、記憶媒体は、プロセッサに組み込まれ得る。
【００３０】
[0034]  以上の開示は本発明の例示的な実施形態を示しているが、添付の請求項によって定義されている本発明の範囲から逸脱することなく、様々な変更や修正が為されることができることが、留意されるべきである。ここに説明された本発明の実施形態に係る方法の請求項の機能、ステップ、および／またはアクションは、特定の順番で実行される必要はない。さらに、本発明の要素は、単数形で説明または請求され得るが、単数形への限定が明確に述べられていない限り、複数形が考慮される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［１］  少なくとも第１および第２のメモリ・バンクを有するマルチ・バンク・メモリを提供することと、前記少なくとも第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供することと、前記第１および第２のローカル制御装置に、読出しおよび書込み命令を送信するためのグローバル制御装置を提供することと、および、前記第１のローカル制御装置に読出し命令を送信し、同時に、前記第２のローカル制御装置に書込み命令を送信することと、を備える方法。
［２］  前記グローバル制御装置に、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を提供することを含む、［１］に記載の方法。
［３］  前記第２のローカル制御装置が前記書込み命令を実行する間に前記読出し命令を実行する前記第１のローカル制御装置を含む、［１］に記載の方法。
［４］  シングル・ポート・メモリ要素の少なくとも第１および第２のバンクと、前記第１のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第１のローカル制御装置と、前記第２のメモリ・バンクに読出しおよび書込み命令を送信するように適応された第２のローカル制御装置と、前記第１および第２のローカル制御装置と通信するグローバル制御装置と、ここにおいて、前記グローバル制御装置は、第１および第２のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される動作の第１の指示と、前記第２のメモリ・アドレスにおいて実行される動作の第２の指示とを受信するように、および、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の指示された動作を実行するように命令し、同時に、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように命令するように、構成されている、を備えるメモリ。
［５］  前記第１のメモリ・アドレスにおいて実行される動作の前記第１の指示は、前記第１のメモリ・アドレスの一部を備える、［４］に記載のメモリ。
［６］  前記第１の指示された動作は、読出し動作であり、前記第２の指示された動作は、書込み動作である、［５］に記載の方法。
［７］  前記第１のローカル制御装置は、前記第２のローカル制御装置が前記書込み動作を実行する間に前記読出し動作を実行する、［６］に記載の方法。
［８］  少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供することと、前記少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置を提供することと、前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置を提供することと、前記グローバル制御装置に、前記第１のメモリ・アドレスおよび前記第１のメモリ・アドレスにおいて実行される第１の動作、を備える第１の命令を提供することと、前記グローバル制御装置に、前記第２のメモリ・アドレスおよび前記第２のメモリ・アドレスにおいて実行される第２の動作、を備える第２の命令を提供することと、前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する、を備える方法。
［９］  前記グローバル制御装置は、前記第２のローカル制御装置に、前記第１の動作が終了する前に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する、［８］に記載の方法。
［１０］  前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、同時に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令する、［８］に記載の方法。
［１１］  前記少なくとも第１および第２のメモリ・バンクの各々に対する別個の読出しおよび書込みパスを提供することを含む、［１０］に記載の方法。
［１２］  前記第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、［１０］に記載の方法。
［１３］  前記第２の動作は、前記第１の動作と異なる、［１０］に記載の方法。
［１４］  前記第１の動作は、読出し動作および書込み動作のうちの一方を備え、前記第２の動作は、前記読出し動作および前記書込み動作のうちの他方を備える、［１３］に記載の方法。
［１５］  前回の読出し動作または前回の書込み動作が依然として進行中である場合、前記グローバル制御装置が前記第１のローカル制御装置に前記第１の動作を実行するように命令することを、防ぐことを含む、［１４］に記載の方法。
［１６］  前記第１のローカル制御装置に次の命令を送信する前に、前記第１のローカル制御装置に前記第１の命令を送信してから所定の時間が過ぎたかどうかを決定することを含む、［１４］に記載の方法。
［１７］  前記多重バンク・メモリを少なくとも１つの半導体ダイに統合させることを含む、［８］に記載の方法。
［１８］  前記多重バンク・メモリを、セット・トップ・ボックス、音楽プレーヤ、ビデオ・プレーヤ、娯楽ユニット、ナビゲーション・デバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーション・データ・ユニット、およびコンピュータから成るグループから選択されたデバイスに、統合させることを含む、［８］に記載の方法。
［１９］  少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリと、前記少なくとも第１および第２のメモリ・バンクにおいて読出しおよび書込み動作を制御するように適応された少なくとも第１および第２のローカル制御装置と、前記少なくとも第１および第２のローカル制御装置と通信するグローバル制御装置と、ここにおいて、前記グローバル制御装置は、第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、受信するように構成されており、および、前記グローバル制御装置は、また、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令し、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように構成されている、を備えるデバイス。
［２０］  前記グローバル制御装置は、前記第２のローカル制御装置に、前記第１の動作が終了する前に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように構成されている、［１９］に記載のデバイス。
［２１］  前記グローバル制御装置は、前記第１のローカル制御装置に、前記第１のメモリ・アドレスにおいて前記第１の動作を実行するように命令するように、および、同時に、前記第２のローカル制御装置に、前記第２のメモリ・アドレスにおいて前記第２の動作を実行するように命令するように、構成されている、［１９］に記載のデバイス。
［２２］  前記第２の動作は、前記第１の動作と異なる、［２１］に記載のデバイス。
［２３］  前記第１の動作は、読出し動作および書込み動作のうちの第１の動作を備え、前記第２の動作は、前記読出し動作および前記書込み動作のうちの第２の動作を備える、［２２］に記載のデバイス。
［２４］  前記グローバル制御装置は、前回の読出し動作または前回の書込み動作が前記第１のメモリ・バンクにおいて実行されている場合に、前記第１のローカル制御装置に前記第１の動作を実行するように命令することをやめるように構成されている、［２３］に記載のデバイス。
［２５］  前記グローバル制御装置は、前記第１のローカル制御装置に次の動作を実行するように命令する前に、前記第１のローカル制御装置に前記第１の動作を実行するように命令してから所定の時間が過ぎたかどうかを決定するように構成されている、［２３］に記載のデバイス。
［２６］  前記少なくとも第１および第２のメモリ・バンクの各々に対して別個の読出しおよび書込みパスを含む、［１９］に記載のデバイス。
［２７］  前記少なくとも第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、［１９］に記載のデバイス。
［２８］  書込み動作の終了を決定するための第１のセルフタイム式メモリ制御装置を含む、［１９］に記載のデバイス。
［２９］  読出し動作の終了を決定するための第２のセルフタイム式メモリ制御装置を含む、［２８］に記載のデバイス。
［３０］  少なくとも１つの半導体ダイに統合される、［１９］に記載のデバイス。
［３１］  セット・トップ・ボックス、音楽プレーヤ、ビデオ・プレーヤ、娯楽ユニット、ナビゲーション・デバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーション・データ・ユニット、およびコンピュータから成るグループから選択されたデバイスに統合される、［１９］に記載のデバイス。
［３２］  メモリ要素手段と、前記メモリ要素手段に読出しおよび書込み命令を送信するように適応されたローカル制御装置手段と、前記ローカル制御装置手段と通信するグローバル制御装置手段と、ここにおいて、前記グローバル制御装置手段は、第１および第２のメモリ・アドレスと、前記メモリ要素手段における第１のメモリ・アドレスにおいて実行される動作の第１の指示と、前記メモリ要素手段における第２のメモリ・アドレスにおいて実行される動作の第２の指示とを受信するように、および、前記第１のメモリ・アドレスにおいて前記第１の指示された動作を、および同時に、前記第２のメモリ・アドレスにおいて前記第２の指示された動作を実行するように前記ローカル制御装置手段に命令するように、構成されている、を備えるメモリ。
［３３］  前記メモリ要素手段は、第１のメモリ・バンク手段と第２のメモリ・バンク手段とを備え、前記ローカル制御装置手段は、第１のローカル制御装置手段と第２のローカル制御装置手段とを備え、前記第１のメモリ・アドレスは、前記第１のメモリ・バンク手段に位置されており、前記第２のメモリ・アドレスは、前記第２のメモリ・バンク手段に位置されており、前記第１の指示された動作は、前記第２の指示された動作とは異なる、［３２］に記載のメモリ。
［３４］  前記第１の指示された動作は、読出し動作を備え、前記第２の指示された動作は、書込み動作を備え、前記第１のローカル制御装置手段は、前記第２のローカル制御装置が前記書込み動作を実行する間に、前記読出し動作を実行する、［３３］に記載のメモリ。
［３５］  少なくとも第１および第２のメモリ・バンクを有する多重バンク・メモリを提供するためのステップと、前記第１および第２のメモリ・バンクの各々は、複数のシングル・ポート・メモリ要素を備える、前記少なくとも第１および第２のメモリ・バンクに対する読出しおよび書込み動作を制御するための第１および第２のローカル制御装置を提供するためのステップと、前記第１および第２のローカル制御装置に読出しおよび書込み命令を送信するためのグローバル制御装置を提供するためのステップと、前記第１のローカル制御装置に読出し命令を送信し、同時に、前記第２のローカル制御装置に書込み命令を送信するためのステップと、を備える方法。
［３６］  第１のメモリ・アドレスと、前記第１のメモリ・アドレスにおいて実行される第１の動作とを備える第１の命令、および、第２のメモリ・アドレスと、前記第２のメモリ・アドレスにおいて実行される第２の動作とを備える第２の命令を、前記グローバル制御装置に提供するためのステップを含む、［３５］に記載の方法。
【図１】
0005852259.tif 000002
【図２】
0005852259.tif 000003
【図３】
0005852259.tif 000004
【図４】
0005852259.tif 000005
【図５】
0005852259.tif 000006