(57)【特許請求の範囲】
【請求項１】
デジタルデータ送信装置において、
前記デジタルデータ送信装置は、
入力されたビットストリームを符号化した符号化データを生成する符号化部；
前記符号化データをインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、前記可変メモリ住所に基づいてインターリービングデータを生成するインターリーバー部；
前記インターリービングデータを変調した変調データを生成する変調部；
及び前記変調データを受信装置に伝送する伝送部；を含み、
前記インターリーバー部は、インターリービングしようとするデータを保存する複数のメモリユニットで構成されたタイムインターリーバーメモリを含み、
前記インターリーバー部は、前記符号化データの該当のレイヤーのタイムインターリーバー長さとセグメント数に基づいて使用メモリ深さを算出する使用メモリ深さ算出部；
前記符号化データの以前のメモリ住所偏差値に基づいて現在のメモリ住所偏差値を算出する住所偏差算出部；
及び以前のメモリ住所、前記以前のメモリ住所偏差値及び前記使用メモリ深さに基づいて前記可変メモリ住所を生成する住所生成部を含み、
前記タイムインターリーバーメモリは、前記インターリーバー部で生成した前記可変メモリ住所を用いて各メモリユニットの使用時点を予測し、未使用メモリユニットに対して予測される次の使用時点まで電力節減モードを稼動させることを特徴とするデジタルデータ送信装置。
【請求項２】
前記住所偏差算出部は、"現在のメモリ住所偏差値＝（以前のメモリ住所偏差値＋５）  ｍoｄ  ９６（ｍoｄ：モジュラー演算）"の数式を用いて前記以前のメモリ住所偏差値を算出することを特徴とする、請求項１に記載のデジタルデータ送信装置。
【請求項３】
前記住所生成部は、"可変メモリ住所＝（以前のメモリ住所＋以前のメモリ住所偏差値）  ｍoｄ  使用メモリ深さ（ｍoｄ：モジュラー演算）"の数式を用いて前記可変メモリ住所を生成することを特徴とする、請求項２に記載のデジタルデータ送信装置。
【請求項４】
前記デジタルデータ送信装置は、
ＯＦＤＭ方式でデジタルデータを送信することを特徴とする、請求項３に記載のデジタルデータ送信装置。
【請求項５】
前記タイムインターリーバーメモリはＳＲＡＭで、前記電力節減モードは、ＳＲＡＭに内蔵されたメモリコンパイラーのパワーダウンモードで、
前記パワーダウンモードは、データ維持に不必要な周辺回路への電流供給を遮断することによって前記タイムインターリーバーメモリの電力を節減することであることを特徴とする、請求項１に記載のデジタルデータ送信装置。
【請求項６】
前記タイムインターリーバーメモリはＤＲＡＭで、前記電力節減モードは、ＤＲＡＭのセルフリフレッシュモードで、
前記セルフリフレッシュモードは、データをセンシングした後、外部に出力せずにセンシングされたデータを再記入することによって前記タイムインターリーバーメモリの電力を節減することであることを特徴とする、請求項１に記載のデジタルデータ送信装置。
【請求項７】
デジタルデータ受信装置において、
送信装置からビットストリームを受信するデータ受信部；
前記ビットストリームを復調した復調データを生成する復調部；
前記復調データをデインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、前記可変メモリ住所に基づいてデインターリービングデータを生成するデインターリーバー部；
及び前記デインターリービングデータを復号化した復号化データを生成する復号化部；を含み、
前記デインターリーバー部は、デインターリービングしようとするデータを保存する複数のメモリユニットで構成されたタイムデインターリーバーメモリを含み、
前記デインターリーバー部は、
前記復調データの該当のレイヤーのタイムデインターリーバー長さとセグメント数に基づいて使用メモリ深さを算出する使用メモリ深さ算出部；
前記復調データの以前のメモリ住所偏差値に基づいて現在のメモリ住所偏差値を算出する住所偏差算出部；
及び以前のメモリ住所、前記以前のメモリ住所偏差値及び前記使用メモリ深さに基づいて前記可変メモリ住所を生成する住所生成部を含み、
前記タイムデインターリーバーメモリは、前記デインターリーバー部で生成した前記可変メモリ住所を用いて各メモリユニットの使用時点を予測し、未使用メモリユニットに対して予測される次の使用時点まで電力節減モードを稼動させることを特徴とするデジタルデータ受信装置。
【請求項８】
前記住所偏差算出部は、"現在のメモリ住所偏差値＝（以前のメモリ住所偏差値−５）  ｍoｄ  ９６（ｍoｄ：モジュラー演算）"の数式を用いて前記以前のメモリ住所偏差値を算出することを特徴とする、請求項７に記載のデジタルデータ受信装置。
【請求項９】
前記住所生成部は、"可変メモリ住所＝（以前のメモリ住所−以前のメモリ住所偏差値）  ｍoｄ  使用メモリ深さ（ｍoｄ：モジュラー演算）"の数式を用いて前記可変メモリ住所を生成することを特徴とする、請求項８に記載のデジタルデータ受信装置。
【請求項１０】
前記デジタルデータ受信装置は、
ＯＦＤＭ方式でデジタルデータを受信することを特徴とする、請求項９に記載のデジタルデータ受信装置。
【請求項１１】
前記タイムデインターリーバーメモリはＳＲＡＭで、前記電力節減モードは、ＳＲＡＭに内蔵されたメモリコンパイラーのパワーダウンモードで、
前記パワーダウンモードは、データ維持に不必要な周辺回路への電流供給を遮断することによって前記タイムデインターリーバーメモリの電力を節減することであることを特徴とする、請求項７に記載のデジタルデータ受信装置。
【請求項１２】
前記タイムデインターリーバーメモリはＤＲＡＭで、前記電力節減モードは、ＤＲＡＭのセルフリフレッシュモードで、
前記セルフリフレッシュモードは、データをセンシングした後、外部に出力せずにセンシングされたデータを再記入することによって前記タイムデインターリーバーメモリの電力を節減することであることを特徴とする、請求項７に記載のデジタルデータ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施例は、直交周波数分割多重通信におけるインターリーバーメモリまたはデインターリーバーメモリの動的制御を通じた電力節減装置に関する。
【背景技術】
【０００２】
この部分に記述されている内容は、単純に本実施例に対する背景情報を提供するものに過ぎず、従来技術を構成するものではない。
【０００３】
ＯＦＤＭ（Ｏｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）は、多重経路フェーディングチャンネル環境でデータの効率的な伝送が可能であるという長所により、現在、多様な無線ネットワークで用いられている。特に、ＯＦＤＭは、ＩＥＥＥ８０２．１１ａ、ＨＩＰＥＲＬＡＮ／２などの無線ＬＡＮ標準や、ＤＡＢ（Ｄｉｇｉｔａｌ  Ａｕｄｉｏ  Ｂｒｏａｄｃａｓｔｉｎｇ）、ＤＶＢ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ）、ＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅｓ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ）などの地上波デジタルマルチメディア放送の標準に用いられている。
【０００４】
ＩＳＤＢ標準には、ＩＳＤＢ―Ｓ（衛星放送）、ＩＳＤＢ―Ｔ（地上波）、ＩＳＤＢ―Ｃ（ケーブル）、２．６ＧＨｚ帯域モバイル放送などがあり、これらは、いずれもＭＰＥＧ―２標準のビデオ符号化及びオーディオ符号化を用いる。ＩＳＤＢ―Ｔ  ＤＭＢ（１―セグメント）は、１３個の周波数セグメントのうち１個の固定された周波数セグメントのみを用いる地上デジタルＴＶ放送のモバイル用放送サービスを称する。
【０００５】
ＯＦＤＭを始めとするほとんどのデジタル通信では、データ送受信過程で生じるエラーを容易に訂正するために、インターリービング及びデインターリービングが行われる。インターリービング及びデインターリービングは、非常に大きいメモリ資源を要求する作業である。デジタル通信端末機が携帯用に生産される趨勢に合わせて、インターリービングまたはデインターリービングで使用されるメモリの電力消耗を減少させる必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施例は、ＯＦＤＭ通信におけるインターリービングまたはデインターリービング時、全ての経路遅延に対して時間的に可変する相対的なメモリ住所を付与することによってメモリアクセスタイミングを予測できるようにし、ＳＲＡＭまたはＤＲＡＭなどのメモリに備えられたパワーダウンモードを適時に稼動させることによって、電力を節減できるようにする電力節減装置を提供することを主な目的とする。
【課題を解決するための手段】
【０００７】
本実施例の一側面によると、デジタルデータ送信装置において、前記デジタルデータ送信装置は、入力されたビットストリームを符号化した符号化データを生成する符号化部；前記符号化データをインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、前記可変メモリ住所に基づいてインターリービングデータを生成するインターリーバー部；前記インターリービングデータを変調した変調データを生成する変調部；及び前記変調データを受信装置に伝送する伝送部；を含み、前記インターリーバー部は、インターリービングしようとするデータを保存する複数のメモリユニットで構成されたタイムインターリーバーメモリを含み、前記タイムインターリーバーメモリは、前記インターリーバー部で生成した前記可変メモリ住所を用いて各メモリユニットの使用時点を予測し、未使用メモリユニットに対して予測される次の使用時点まで電力節減モードを稼動させることを特徴とするデジタルデータ送信装置を提供する。
【０００８】
本実施例の他の側面によると、デジタルデータ受信装置において、送信装置からビットストリームを受信するデータ受信部；前記ビットストリームを復調した復調データを生成する復調部；前記復調データをデインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、前記可変メモリ住所に基づいてデインターリービングデータを生成するデインターリーバー部；及び前記デインターリービングデータを復号化した復号化データを生成する復号化部；を含み、前記デインターリーバー部は、デインターリービングしようとするデータを保存する複数のメモリユニットで構成されたタイムデインターリーバーメモリを含み、前記タイムデインターリーバーメモリは、前記デインターリーバー部で生成した前記可変メモリ住所を用いて各メモリユニットの使用時点を予測し、未使用メモリユニットに対して予測される次の使用時点まで電力節減モードを稼動させることを特徴とするデジタルデータ受信装置を提供する。
【発明の効果】
【０００９】
以上説明したように、本実施例によると、ＯＦＤＭ通信におけるインターリービングまたはデインターリービング時、全ての経路遅延に対して時間的に可変する相対的なメモリ住所を付与することによってメモリアクセスタイミングを予測できるようにし、ＤＲＡＭまたはＳＲＡＭなどのメモリに備えられたパワーダウンモードを適時に稼動させることによって電力を節減できるようにするという効果がある。
【図面の簡単な説明】
【００１０】
【図１】本実施例に係るＯＦＤＭ通信における送信機を概略的に示したブロック構成図である。
【図２】本実施例に係るＯＦＤＭ通信における受信機を概略的に示したブロック構成図である。
【図３ａ】本実施例に係るＩＳＤＢ―Ｔ送信機の単一レイヤーのための住所生成部を概略的に示したブロック構成図である。
【図３ｂ】本実施例に係るＩＳＤＢ―Ｔ送信機の各経路の遅延を例示した図である。
【図４】本実施例に係るＩＳＤＢ―Ｔ受信機の単一レイヤーのための住所生成部を概略的に示したブロック構成図である。
【図５】本実施例に係るＩＳＤＢ―Ｔ送信機のレイヤー別住所生成モジュールを概略的に示したブロック構成図である。
【図６】本実施例に係るＩＳＤＢ―Ｔ受信機のレイヤー別住所生成モジュールを概略的に示したブロック構成図である。
【図７ａ−７ｄ】本実施例に係るモード１であるときのデインターリービングを説明するための図である。
【図８】本実施例に係る全体のメモリに対するレイヤー別領域の割り当てを説明するための図である。
【図９】Ｋ個のメモリユニットで構成された、タイムデインターリービングのための大容量メモリを例示した図である。
【図１０】Ｋ個のメモリユニットで構成された、タイムインターリービングまたはタイムデインターリービングのための大容量メモリにおいて、各メモリユニットの制御クロックを例示した図である。
【発明を実施するための形態】
【００１１】
以下では、本実施例を添付の図面を参照して詳細に説明する。
【００１２】
本実施例は、ＩＳＤＢ―Ｔ（Ｉｎｔｅｇｒａｔｅｄ  Ｓｅｒｖｉｃｅ  Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔｉｎｇ―Ｔｅｒｒｅｓｔｒｉａｌ）を基盤にする。ＩＳＤＢ―Ｔは、ＨＤＴＶ放送、多チャンネルＳＤＴＶ放送、モバイル、ポータブルマルチメディアサービスを具現するための規格であって、ＯＦＤＭに基づいたＢＳ（Ｂａｎｄ  Ｓｅｇｍｅｎｔ）―ＯＦＤＭ方式を用いる。ＩＳＤＢ―Ｔは、一つのチャンネルの帯域幅が約５．６ＭＨｚである。ＢＳ―ＯＦＤＭを用いることは、５．６ＭＨｚの帯域幅を１３片に分け、一片をセグメントと定義して用いることである。ここで、一つのセグメントは、４２９Ｋｈｚ（５．６ＭＨｚ／１３）の帯域幅を有する。
【００１３】
ＩＳＤＢ―Ｔは、セグメント別に異なる変調／復調方式を用いてもよく、すなわち、セグメント別にＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、６４ＱＡＭ変調／復調方式などの多様な変調／復調方式を用いてもよい。また、１３個のセグメントを用いてＨＤＴＶ放送を伝送したり、多チャンネルＳＤＴＶ放送を伝送し、モバイル放送を伝送してもよい。ＩＳＤＢ―Ｔにおいて、映像圧縮方式としてはＭＰＥＧ―２ビデオを用い、音声圧縮方式としてはＭＰＥＧ―２（オーディオＡＡＣ）を用いる。
【００１４】
本実施例は、ＩＳＤＢ―Ｔ標準のＯＦＤＭ通信に基づいて説明するが、本実施例が属する分野の通常の技術者であれば、他の標準のＯＦＤＭ通信に対しても本実施例の装置を修正及び変更して適用可能であろう。
【００１５】
図１は、本実施例に係るＯＦＤＭ通信における送信機を概略的に示したブロック構成図である。
【００１６】
本実施例に係る送信機１００は、好ましくは、ＯＦＤＭ方式でデータを伝送する送信機である。
【００１７】
ＯＦＤＭ方式とは、高速の伝送率を有するデータ列（Ｄａｔａ  Ｓｔｒｅａｍ）を低い伝送率を有する多数のデータ列に分け、これらを多数の副搬送波を用いて同時に受信機に伝送する通信方式を意味する。送信機１００は、データ列を複数のサブチャンネルで同時に並んで伝送する多重搬送波伝送方式でデータを伝送する。ＯＦＤＭ方式は、一つのチャンネルの高速データ列を多重チャンネルで同時に伝送するという側面で多重化技術を含み、多重の搬送波に分割して乗せて伝送するという側面で変調技術を含む。このとき、送信機１００で用いるそれぞれの副搬送波の波形は、時間軸上では直交するが、周波数軸上では重なるようになる。
【００１８】
本実施例に係る送信機１００は、符号化部１１０、インターリーバー部１２０、変調部１３０、パイロット挿入部１４０、ＩＦＦＴ部１５０、デジタルアナログコンバーター１６０及びＲＦ送信部１７０を含む。本実施例では、送信機１００が符号化部１１０、インターリーバー部１２０、変調部１３０、パイロット挿入部１４０、ＩＦＦＴ部１５０、デジタルアナログコンバーター１６０及びＲＦ送信部１７０のみを含むことを記載しているが、必ずしもこれに限定されることはなく、本実施例の本質的な特性から逸脱しない範囲の多様な送信機に対して本実施例を修正または変形して適用可能である。
【００１９】
符号化部１１０は、入力されたビットストリームのデータ列を符号化し、符号化データを生成する。符号化部１１０は、畳み込み符号（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｃｏｄｅ）を用いた畳み込み符号化を行ったり、格子符号化、ターボ符号化、ＬＤＰＣ（Ｌｏｗ  Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ  Ｃｈｅｃｋ）符号化またはこれらのうち二つ以上を互いに連接した連接符号化（Ｃｏｎｃａｔｅｎａｔｅｄ  Ｅｎｃｏｄｉｎｇ）などを行ってもよい。また、符号化部１１０は、符号化率を調節することができ、符号化オーバーヘッド（Ｃｏｄｉｎｇ  Ｏｖｅｒｈｅａｄ）を減少させるために所定の選択ビットを削除することができる。
【００２０】
インターリーバー部１２０は、符号化部１１０から受信された符号化データ列の順序を一定単位（例えば、ブロックの列と行など）で再配列したインターリービングデータを生成する。すなわち、インターリーバー部１２０は、瞬間的な雑音によるデータ列中間のビットが損失されるとしても、その影響が局部的に表れるようにし、損失されたビットを復旧できるようにする。例えば、特定時点で干渉などによって連続的にビットが損失されたデータ（信号）を受信したとしても、該当のデータを再び元の順に再配列すると、損失された情報が分散され、部分的にのみデータ（信号）が損失される。結果的に、データを配列を変えて伝送することによって、いずれか一部分にエラーが集中（Ｂｕｒｓｔ  Ｅｒｒｏｒ）することを防止することができる。
【００２１】
インターリーバー部１２０で行うインターリービング方式には、ブロックインターリービング、畳み込みインターリービングなどがある。ブロックインターリービングとは、データ列を一定のブロック単位で束ねた後、列と行を変えて伝送し、復号化時に逆順に再生する方式である。すなわち、データ列を一定のブロック単位で区分し、行列形態に配列した後、列と行を変えて伝送する方式である。一つのブロックはｎ×ｍ行列で表現され、ブロック単位（ｎ×ｍ行列）でインターリービングが行われる。インターリービング深さ（Ｉｎｔｅｒｌｅａｖｉｎｇ  Ｄｅｐｔｈ）とは、一つのブロックで処理する総ビット数を意味する。
【００２２】
本実施例に係るインターリーバー部１２０は、符号化データをインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、生成された可変メモリ住所に基づいてインターリービングデータを生成する。インターリーバー部１２０は、再構成された経路遅延による出力時点の相対的な差を用いて以前の経路遅延に対して加減しながら可変メモリ住所を付与する。インターリーバー部１２０は、インターリービングのために以前のメモリ住所に以前のメモリ住所偏差値を加算する。インターリーバー部１２０は、メモリ総量を理想的メモリ（Ｉｄｅａｌ  Ｍｅｍｏｒｙ）より高く設定（例えば、＋１）する。メモリ総量を理想的メモリより高く設定する理由は、遅延のない経路も書き取り及び読み取り動作を通じて出力されるためである。すなわち、遅延のない経路も１個のメモリアドレスを使用する。
【００２３】
インターリーバー部１２０は、経路遅延による出力時点の相対的な差を以前の経路住所に加算しながら時間的に可変する相対的な可変メモリ住所を生成する。このとき、経路とは、経路ネットワークで二つのノードを直接つなぐ経路（Ｂｒａｎｃｈ）をいう。
【００２４】
このようなインターリーバー部１２０は、結果的に入出力が順次的に行われる特性を用いて経路遅延が最小単位になるように時間関係を考慮して経路を再構成し、ＩＳＤＢ―Ｔのタイムインターリーバーでは、ＯＦＤＭ特定モードと関係なく動作させる。ここで、タイムインターリーバーは、内部インターリーバーをいい、外部インターリーバーとしては、ブロックインターリーバーがある。このように、インターリーバー部１２０が可変メモリ住所を生成する具体的な動作については後で説明する。
【００２５】
タイムインターリーバーのための可変メモリ住所を生成するインターリーバー部１２０は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に具現されてもよい。ここで、ＲＡＭは、電気信号によって記録及び削除が無制限に可能な揮発性半導体を意味する。ＲＡＭは、マイクロプロセッサと最も密接に連結されて動く装置であって、マイクロプロセッサと共に狭い面積内に最も多い回路が入っている装置である。ＲＡＭは、読み取りと書き取りが全て可能なメモリを総称し、電気が供給されるときに一時的に情報を保存し、揮発性である。ＲＡＭは、再びシステムメモリやグラフィックメモリとして使用するＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）（ＥＤＯＲＡＭ、ＳＤＲＡＭ、ＲＤＲＡＭなど）と、キャッシュ（Ｃａｃｈｅ）メモリとして使用するＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）とに区分される。
【００２６】
インターリーバー部１２０は、ＳＲＡＭまたはＤＲＡＭに具現されてもよい。インターリーバー部１２０がＤＲＡＭに具現された場合、同一のレイヤーにおける現在のメモリ住所と次のメモリ住所との差がモジュラー演算を除いては既に設定された値以下であるので（例えば、ＩＳＤＢ―Ｔで使用するメモリ深さ（Ｍｅｍｏｒｙ  Ｄｅｐｔｈ）によるラップアラウンド（Ｗｒａｐ  Ａｒｏｕｎｄ）を除いては、Ｍａｘ９５以下）、メモリアクセス時のＲＡＳ（Ｒｏｗ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）頻度を減少させることができる。
【００２７】
変調部１３０は、インターリーバー部１２０から受信されたインターリービングデータをＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＱＰＳＫ、ＱＡＭなどを用いて変調する。パイロット挿入部１４０は、変調部１３０から受信された変調データを受け取り、既に設定されたパイロット配置方法によってパイロットを挿入する。ＩＦＦＴ部１５０は、パイロット挿入部１４０から受信されたパイロットを挿入したデータを逆フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）し、逆変換データを生成する。デジタルアナログコンバーター１６０は、ＩＦＦＴ部１５０から受信された逆変換データをアナログデータに変換してＲＦ送信部１７０に伝送する。ＲＦ送信部１７０は、デジタルアナログコンバーター１６０から受信されたアナログデータを各チャンネル別送信アンテナを用いて受信機２００に伝送する。
【００２８】
図２は、本実施例に係るＯＦＤＭ通信における受信機を概略的に示したブロック構成図である。
【００２９】
本実施例に係る受信機２００は、好ましくは、ＯＦＤＭ方式でデータを受信する受信機であって、基本的に送信機１００の動作を逆に行う。
【００３０】
本実施例に係るＯＦＤＭ通信における受信機２００は、ＲＦ受信部２１０、アナログデジタルコンバーター２２０、同期化部２３０、ＦＦＴ部２４０、復調部２５０、デインターリーバー部２６０及び復号化部２７０を含む。本実施例では、受信機２００がＲＦ受信部２１０、アナログデジタルコンバーター２２０、同期化部２３０、ＦＦＴ部２４０、復調部２５０、デインターリーバー部２６０及び復号化部２７０のみを含むことを記載しているが、必ずしもこれに限定されることはなく、本実施例の本質的な特性から逸脱しない範囲の多様な受信機に対して本実施例を修正または変形して適用可能である。
【００３１】
ＲＦ受信部２１０は、チャンネル別受信アンテナを用いて送信機１００からアナログデータを受信する。アナログデジタルコンバーター２２０は、ＲＦ受信部２１０から受信されたアナログデータをデジタルデータに変換した後で同期化部２３０に伝送する。同期化部２３０は、アナログデジタルコンバーター２２０によって転換されたデジタル信号のタイミング及び周波数を同期化する。ＦＦＴ部２４０は、同期化部２３０によって同期化されたデジタル信号を周波数領域のデータに作る高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）を行い、変換データを生成する。復調部２５０は、ＦＦＴ部２４０から受信した変換データをＢＰＳＫ、ＱＰＳＫ、ＱＡＭなどを用いて復調する。
【００３２】
デインターリーバー部２６０は、復調部２５０から受信された復調データのデータ列の順序を再配列し、デインターリービングデータを生成する。デインターリーバー部２６０は、瞬間的な雑音によってデータ列中間のビットが損失されたとしても、その影響が局部的に表れるようにし、損失されたビットを復旧できるようにする。
【００３３】
本実施例に係るデインターリーバー部２６０は、復調部２５０から受信された復調データをデインターリービングするとき、時間的に可変する相対的な可変メモリ住所を生成し、生成された可変メモリ住所に基づいてデインターリービングデータを生成する。デインターリーバー部２６０は、再構成された経路遅延による出力時点の相対的な差を用いて以前の経路遅延に対して加減しながら可変メモリ住所を付与する。デインターリーバー部２６０は、デインターリービングのために以前のメモリ住所から以前のメモリ住所偏差値を差し引く。デインターリーバー部２６０は、メモリ総量を理想的メモリより高く設定（例えば、＋１）する。メモリ総量を理想的メモリより高く設定する理由は、遅延のない経路も書き取り及び読み取り動作を通じて出力されるためである。すなわち、遅延のない経路も１個のメモリアドレスを使用する。
【００３４】
デインターリーバー部２６０は、経路遅延による出力時点の相対的な差を以前の経路住所から減算しながら時間的に可変する相対的な可変メモリ住所を生成する。
【００３５】
図３ａは、本実施例に係るＩＳＤＢ―Ｔ送信機の単一レイヤーのための住所生成部を概略的に示したブロック構成図である。
【００３６】
本実施例に係る送信機１００は、レイヤー住所生成部３００を含む。
【００３７】
レイヤー住所生成部３００は、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）に基づいて可変メモリ住所を生成する。このようなレイヤー住所生成部３３０は、使用メモリ深さ算出部３１０、住所偏差算出部３２０及び住所生成部３３０を含む。
【００３８】
使用メモリ深さ算出部３１０は、符号化データの該当のレイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）とセグメント数（Ｎｕｍ＿Ｓｅｇ）に基づいて使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）を算出する。
【００３９】
ＩＳＤＢ―Ｔにおけるタイムインターリーバー長さは、表１の通りである。
【００４０】
【表１】
0006007230.tif 000002
【００４１】
また、ＩＳＤＢ―Ｔにおけるセグメントパラメーターは、表２の通りである。
【００４２】
【表２】
0006007230.tif 000003
【００４３】
ＩＳＤＢ―Ｔは、モード１、モード２及びモード３を有しているが、セグメント当たりのデータキャリアの数は、モード１では９６、モード２では１９２、モード３では３８４である。
【００４４】
図３ｂは、本実施例に係るＩＳＤＢ―Ｔ送信機の各経路の遅延を例示した図である。
【００４５】
数式１は、ＩＳＤＢ―Ｔ送信機において相対的な住所値生成方法に対する数式であって、以前のメモリ住所値に対する現在のメモリ住所値を計算する方式を示す。
【００４６】
【数１】
0006007230.tif 000004
【００４７】
図３ｂ及び数式１に表現されたように、ＩＳＤＢ―Ｔスペック上の隣接した経路に対して遅延バッファー（Ｄｅｌａｙ  Ｂｕｆｆｅｒ）を定める変数ｍは、５単位で変わるようになる。また、ＩＳＤＢ―Ｔスペック上のｍの値が最大９５に固定されているので、ｍの値を計算するとき、９６でモジュラー演算を行うようになる。結果的に、ＩＳＤＢ―Ｔで、ｍは０と９５との間の値を有する。
【００４８】
住所偏差算出部３２０は、以前のメモリ住所偏差値に既に設定された値を加算した後、結果値を９６でモジュラー演算した値を現在のメモリ住所偏差値として認識する。すなわち、住所偏差算出部３２０は、数式２を用いて現在のメモリ住所偏差値を算出する。
【００４９】
【数２】
0006007230.tif 000005
【００５０】
住所偏差算出部３２０は、符号化データのデータ有効信号（Ｄａｔａ＿Ｖａｌｉｄ）と既に設定された初期値に基づいて以前のメモリ住所偏差値を算出することができる。
【００５１】
住所生成部３３０は、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さに基づいて可変メモリ住所を生成する。住所生成部３３０は、以前のメモリ住所に以前のメモリ住所偏差値を加算した後、結果値を使用メモリ深さでモジュラー演算し、可変メモリ住所を生成する。すなわち、住所生成部３３０は、数式３を用いて可変メモリ住所を生成する。
【００５２】
【数３】
0006007230.tif 000006
【００５３】
タイムインターリーバーメモリ３４０は、可変メモリ住所にインターリービングしようとするデータを保存する。タイムインターリーバーメモリ３４０は、キャリア変調されたサンプルデータをタイムインターリービングするための保存媒体である。このとき、タイムインターリーバーメモリ３４０は、インターリーバーデータの複数のレイヤーに対するそれぞれのメモリ領域を備えるメモリをいう。
【００５４】
図４は、本実施例に係るＩＳＤＢ―Ｔ受信機の単一レイヤーのための住所生成部を概略的に示したブロック構成図である。
【００５５】
本実施例に係る受信機２００は、レイヤー住所生成部４００を含む。
【００５６】
レイヤー住所生成部４００は、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）に基づいて可変メモリ住所を生成する。このようなレイヤー住所生成部４００は、使用メモリ深さ算出部４１０、住所生成部４３０、住所偏差算出部４２０及び住所生成部４３０を含む。
【００５７】
使用メモリ深さ算出部４１０は、符号化データの該当のレイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）とセグメント数（Ｎｕｍ＿Ｓｅｇ）に基づいて使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）を算出する。
【００５８】
住所偏差算出部４２０は、以前のメモリ住所偏差値から既に設定された値を差し引いた後、結果値をセグメント当たりのデータキャリア数でモジュラー演算した値を現在のメモリ住所偏差値として認識する。すなわち、住所偏差算出部４２０は、数式４を用いて現在のメモリ住所偏差値を算出する。
【００５９】
【数４】
0006007230.tif 000007
【００６０】
住所偏差算出部４２０は、符号化データのデータ有効信号（Ｄａｔａ＿Ｖａｌｉｄ）と既に設定された初期値に基づいて以前のメモリ住所偏差値を算出することができる。
【００６１】
住所生成部４３０は、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さに基づいて可変メモリ住所を生成する。住所生成部４３０は、以前のメモリ住所から以前のメモリ住所偏差値を差し引いた後、結果値を使用メモリ深さでモジュラー演算し、可変メモリ住所を生成する。すなわち、住所生成部４３０は、数式５を用いて可変メモリ住所を生成する。
【００６２】
【数５】
0006007230.tif 000008
【００６３】
タイムデインターリーバーメモリ４４０は、可変メモリ住所にデインターリービングしようとするデータを保存する。タイムデインターリーバーメモリ４４０は、インターリービングされたサンプルデータをタイムデインターリービングするための保存媒体である。このとき、タイムデインターリーバーメモリ４４０は、デインターリーバーデータの複数のレイヤーに対するそれぞれのメモリ領域を備えるメモリをいう。
【００６４】
図５は、本実施例に係るＩＳＤＢ―Ｔ送信機のレイヤー別住所生成モジュールを概略的に示したブロック構成図である。
【００６５】
本実施例に係る送信機１００のレイヤー別住所生成モジュールは、Ａレイヤー住所生成部５１０、Ｂレイヤー住所生成部５２０、Ｃレイヤー住所生成部５３０、メモリ統合部（Ｍｅｍｏｒｙ  Ｍｅｒｇｅ  Ｃｉｒｃｕｉｔ）５４０及び全体のレイヤータイムインターリーバーメモリ５５０を含む。このとき、レイヤー住所生成部は、レイヤーの個数だけ存在する。本実施例では、レイヤーが３個であることを前提にして説明したが、Ｎ＿ｌａｙｅｒ個のレイヤーが存在すると、レイヤー住所生成部もＮ＿ｌａｙｅｒ個存在する。
【００６６】
Ａレイヤー住所生成部５１０は、Ａレイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）とセグメント数（Ｎｕｍ＿Ｓｅｇ）に基づいて使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）を算出する。Ａレイヤー住所生成部５１０は、以前のメモリ住所偏差値に基づいて現在のメモリ住所偏差値を算出する。Ａレイヤー住所生成部５１０は、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）に基づいて可変メモリ住所を生成する。具体的な方法は、前記の数式２及び数式３を用いて説明した通りである。
【００６７】
Ｂレイヤー住所生成部５２０及びＣレイヤー住所生成部５３０も、Ａレイヤー住所生成部５１０と同一の方式で可変メモリ住所を生成する。レイヤー住所生成部が複数ある場合も、作動原理は同一である。
【００６８】
メモリ統合部５４０は、レイヤー住所生成部のそれぞれと連結され、複数のレイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）によるレイヤー別可変メモリ住所を時間的に分離した状態で受信する。メモリ統合部５４０は、レイヤー別可変メモリ住所を統合し、統合可変メモリ住所を生成する。すなわち、メモリ統合部５４０は、レイヤー別に割り当てられたメモリ領域を一つのメモリに具現するために統合可変メモリ住所を生成する。
【００６９】
また、メモリ統合部５４０は、全体のメモリで複数のレイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）別にタイムインターリーバー長さだけのレイヤー別領域を割り当てる。メモリ統合部５４０は、各レイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）領域ごとにメモリ住所方向（順方向または逆方向）を設定し、住所方向によって基準住所を設定する。メモリ統合部５４０により、複数のレイヤーのうち特定レイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）が変わったとしても、逆方向のレイヤーにデータ遺失が発生しないようにする。
【００７０】
全体のレイヤータイムインターリーバーメモリ部５５０は、統合可変メモリ住所にインターリービングしようとするデータを保存する。全体のレイヤータイムインターリーバーメモリ部５５０は、全てのレイヤーに対するキャリア変調されたサンプルデータをタイムインターリービングするための保存媒体である。
【００７１】
図６は、本実施例に係るＩＳＤＢ―Ｔ受信機のレイヤー別住所生成モジュールを概略的に示したブロック構成図である。
【００７２】
本実施例に係る受信機２００のレイヤー別住所生成モジュールは、Ａレイヤー住所生成部６１０、Ｂレイヤー住所生成部６２０、Ｃレイヤー住所生成部６３０、メモリ統合部６４０及び全体のレイヤータイムデインターリーバーメモリ６５０を含む。このとき、レイヤー住所生成部は、レイヤーの個数だけ存在する。本実施例では、レイヤーが３個であることを前提にして説明したが、Ｎ＿ｌａｙｅｒ個のレイヤーが存在すると、レイヤー住所生成部もＮ＿ｌａｙｅｒ個存在する。
【００７３】
Ａレイヤー住所生成部６１０は、Ａレイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）とセグメント数（Ｎｕｍ＿Ｓｅｇ）に基づいて使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）を算出し、以前のメモリ住所偏差値に基づいて現在のメモリ住所偏差値を算出し、以前のメモリ住所、以前のメモリ住所偏差値及び使用メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）に基づいて可変メモリ住所を生成する。具体的な方法は、前記の数式４及び数式５を用いて説明した通りである。
【００７４】
Ｂレイヤー住所生成部６２０及びＣレイヤー住所生成部６３０も、Ａレイヤー住所生成部６１０と同一の方式で可変メモリ住所を生成する。レイヤー住所生成部が複数ある場合にも、作動原理は同一である。
【００７５】
メモリ統合部６４０は、レイヤー住所生成部のそれぞれと連結され、複数のレイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）によるレイヤー別可変メモリ住所を時間的に分離した状態で受信する。メモリ統合部６４０は、レイヤー別可変メモリ住所を統合し、統合可変メモリ住所を生成する。すなわち、メモリ統合部６４０は、レイヤー別に割り当てられたメモリ領域を一つのメモリに具現するために統合可変メモリ住所を生成する。
【００７６】
また、メモリ統合部６４０は、全体のメモリで複数のレイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）別にタイムインターリーバー長さだけのレイヤー別領域を割り当てる。メモリ統合部６４０は、各レイヤー（本実施例では、レイヤーＡ、レイヤーＢ、レイヤーＣ）領域ごとにメモリ住所方向（順方向または逆方向）を設定し、住所方向によって基準住所を設定する。メモリ統合部６４０により、複数のレイヤーのうち特定レイヤーのタイムインターリーバー長さ（ＴＩ＿Ｌｅｎｇｔｈ）が変わったとしても、逆方向のレイヤーにデータ遺失が発生しないようにする。
【００７７】
本実施例で生成する可変メモリ住所を適用すると、一つの可変メモリ住所生成のみでもデインターリービングが可能になる。
【００７８】
図７ａ、図７ｂ、図７ｃ及び図７ｄは、本実施例に係るモード１であるときのデインターリービングを説明するための図である。
【００７９】
図７ａ、図７ｂ、図７ｃ及び図７ｄにおいて、Ｎｃは、セグメント当たりのデータキャリアの数を意味し、Ｉは、Ｉｎｔｅｒｌｅａｖｉｎｇ  Ｌｅｎｇｔｈを意味する。モード１において、Ｎｃの値は９６である。
【００８０】
モード１であるとき、Ｎｃは９６であるので、受信機２００は、０から９５までタイムデインターリービングを行う（図８ａ参照）。このとき、各シンボルバッファー（または経路の遅延）は、Ｉ×ｍｉと示すことができ、インデックスｉは、０〜Ｎｃ−１の値を有する。モード１において、ｍｉは、ｍｉ＝９５−（ｉ×５）％９６と計算される。したがって、０から９５までタイムデインターリービングが行われる場合、０であるときは、シンボルバッファーが９５Ｉで、９５であるときは、シンボルバッファーが４Ｉである。
【００８１】
０から９５までタイムデインターリービングが行われた後は、９６＋０から９６＋９５までタイムデインターリービングが行われる（図８ｂ参照）。モード１において、ｍｉは、ｍｉ＝９５−（ｉ×５）％９６と計算される。したがって、９６＋０から９６＋９５までタイムデインターリービングが行われる場合、９６＋０であるときは、シンボルバッファーが９５Ｉで、９６＋９５であるときは、シンボルバッファーが４Ｉである。
【００８２】
９６＋０から９６＋９５までタイムデインターリービングが行われた後は、１９２＋０から１９２＋９５までタイムデインターリービングが行われる（図８ｃ参照）。モード１において、ｍｉはｍｉ＝９５−（ｉ×５）％９６と計算される。したがって、１９２＋０から１９２＋９５までタイムデインターリービングが行われる場合、１９２＋０であるときは、シンボルバッファーが９５Ｉで、１９２＋９５であるときは、シンボルバッファーが４Ｉである。
【００８３】
１９２＋０から１９２＋９５までタイムデインターリービングが行われた後は、２８８＋０から２８８＋９５までタイムデインターリービングが行われる（図８ｄ参照）。モード１において、ｍｉは、ｍｉ＝９５−（ｉ×５）％９６と計算される。したがって、２８８＋０から２８８＋９５までタイムデインターリービングが行われる場合、２８８＋０であるときは、シンボルバッファーが９５Ｉで、２８８＋９５であるときは、シンボルバッファーが４Ｉである。
【００８４】
モード１（Ｎｃ＝９６）、Ｉ＝４、１―セグメントに対するタイムデインターリーバーを再配置した例示図は、結果的には、モード３（Ｎｃ＝３８４）、Ｉ＝１、１―セグメントを適用したのと同一である。すなわち、再配置は、入力が順次入ってくるという前提条件があるので可能である。
【００８５】
図８は、本実施例に係る全体のメモリに対するレイヤー別領域の割り当てを説明するための図である。
【００８６】
図８に示したように、送信機１００のメモリ統合部５４０または受信機２００のメモリ統合部６４０は、全体のメモリで複数のレイヤー別にタイムインターリーバー長さだけのレイヤー別領域を割り当てる。送信機１００のメモリ統合部５４０または受信機２００のメモリ統合部６４０は、レイヤー別領域ごとにメモリ住所の方向（順方向または逆方向）を設定し、メモリ住所の方向によって基準住所を設定する。
【００８７】
このような送信機１００のメモリ統合部５４０または受信機２００のメモリ統合部６４０は、レイヤーＡとレイヤーＢのメモリ住所の方向を互いに異なる順方向／逆方向に適用可能で、レイヤーＣの方向も設定可能であり、選択された方向によって基準住所が変わるようになる。それによって、特定レイヤーのタイムインターリーバー長さが変わるとしても、反対方向のレイヤーにデータ遺失が発生しなくなる。
【００８８】
上述した内容は、２０１３年６月２１日に同発明者及び同出願人が出願した'直交周波数分割多重通信における送受信装置（出願番号：１０―２０１３―００７１４７３）'に記載されている内容である。前記出願（出願番号：１０―２０１３―００７１４７３）によると、インターリービングまたはデインターリービング時、全ての経路遅延に対して時間的に可変する相対的なメモリ住所を付与するようになると、同一のレイヤーで現在のメモリ住所と次のメモリ住所との差が既に設定された値以下（ＩＳＤＢ―Ｔでは９５以下）になり、メモリアクセス時、ＲＡＳ（Ｒｏｗ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）の頻度が減少することによって、データ処理率（Ｄａｔａ  Ｔｈｒｏｕｇｈｐｕｔ）が上昇するという効果がある。
【００８９】
以下、本実施例では、インターリービングまたはデインターリービング時、経路遅延に対して絶対的なメモリ住所ではない時間的に可変する相対的なメモリ住所を付与することによって得られる電力節減効果について説明する。
【００９０】
最近、半導体技術の発達と共に、スマートフォンなどの送受信機能を備えた端末機が小型化及び軽量化によって携帯可能になった。携帯用端末機では、持続的な電源の供給が不可能であるので、バッテリーの寿命が重要な問題となる。したがって、携帯用端末機の設計者等は、電力消耗を最小化するための多様な方法を提供している。
【００９１】
送信機または受信機では、タイムインターリービングまたはタイムデインターリービングのために非常に大きいメモリ資源が要求される。したがって、タイムインターリービングまたはタイムデインターリービングで使用されるメモリを適宜制御することによってメモリの電力消耗を減少させ、それによって、端末機で消耗される電力を節減させる必要がある。
【００９２】
タイムインターリービングまたはタイムデインターリービングでメモリが使用される過程を簡単に見ると、送信機１００は、データ伝送前にタイムインターリービングメモリにデータを保存してから、一定の経路遅延後にデータを送信する。受信機２００は、データ受信後にタイムデインターリービングメモリにデータを保存してから、一定の経路遅延後にデータ書き取りを行う。
【００９３】
タイムインターリービングまたはタイムデインターリービングのためには、大容量のメモリが必要である。メモリには密度制限があるので、大容量メモリを具現するためには、複数のメモリユニットを結合しなければならない。
【００９４】
本実施例に係るタイムインターリービングでは、タイムインターリービングメモリにデータが保存される住所が、数式２及び数式３によって決定される相対的な住所であるので、タイムインターリービング中にいつどのメモリユニットが使用されるかを予測することができる。
【００９５】
また、本実施例に係るタイムデインターリービングでは、タイムデインターリービングメモリにデータが保存される住所が、数式４及び数式５によって決定される相対的な住所であるので、タイムデインターリービング中にいつどのメモリユニットが使用されるかを予測することができる。
【００９６】
以下、本実施例に係るタイムデインターリービング時のメモリ電力消耗を減少させる方法について説明する。タイムインターリービングの場合は、タイムデインターリービングの場合と類似するので、それについての詳細な説明は省略する。
【００９７】
図９は、Ｋ個のメモリユニットで構成された、タイムデインターリービングのための大容量メモリを例示した図である。
【００９８】
メモリ深さ（Ｕｓｅｄ＿Ｍ＿Ｄｅｐｔｈ）がＭである大容量メモリがＫ個のメモリユニットで構成される場合、各メモリユニットは、Ｍ／Ｋのメモリ深さを有する。
【００９９】
本実施例に係るタイムデインターリービングは、メモリのＭＳＢでＬＳＢ方向にデータを記録するが、大容量メモリがＫ個のメモリユニットで構成された場合、Ｍ／Ｋ長さごとにＫ番目のメモリユニット、（Ｋ−１）番目のメモリユニット、（Ｋ−２）番目のメモリユニット、...、３番目のメモリユニット、２番目のメモリユニット、１番目のメモリユニットの順にデータが保存される。
【０１００】
Ｋ番目のメモリユニットが使用中であるとき、Ｋ番目のメモリユニットを除いた残りのメモリユニットは使用されず、（Ｋ−１）番目のメモリユニットが使用中であるとき、（Ｋ−１）番目のメモリユニットを除いた残りのメモリユニットは使用されない。したがって、特定時点で使用されないメモリユニットを予め予測できれば、使用されないメモリユニットに対して電力節減モードを稼動させることによって、全体のメモリの電力消耗を減少させることができる。
【０１０１】
具体的に、本実施例によると、インターリービングまたはデインターリービング時、全ての経路遅延に対して時間的に可変する相対的なメモリ住所を付与することによって、使用するメモリユニットが変わる時点を予測することができる。
【０１０２】
本実施例によってインターリービングまたはデインターリービング時の経路遅延に対して絶対的なメモリ住所ではない時間的に可変する相対的なメモリ住所を付与すると、以前のメモリ住所と現在のメモリ住所との差が最大９５になる。
【０１０３】
図９に示したように、本実施例によるタイムデインターリービングメモリにおいて、経路遅延による出力時点は９５、９０、８５、８０...と継続して変わる。しかし、以前のメモリ住所と現在のメモリ住所との差、または、現在のメモリ住所と次のメモリ住所との差は最大９５で、現在の出力時点（現在のメモリ住所）を知っていれば、数式４及び数式５を通じて次の出力時点（次のメモリ住所）を予測することができる。また、データキャリア数が９６の倍数になる度に出力時点の時間間隔が一定の規則性を有して繰り返される。
【０１０４】
したがって、本実施例によるタイムデインターリービングを用いると、特定のメモリユニットがいつ使用されるかを予測することができる。使用時点を予測できる場合、使用されないメモリユニットに対して次の使用予測時点までメモリユニットが有している個々の電力節減モードを稼動させることによって、全体のメモリの電力消耗を減少させることができる。例えば、現在のｉ番目のメモリユニットが使用されていない場合、ｉ番目のメモリユニットが使用されると予測される時点までｉ番目のメモリユニットに電力節減モードを稼動させることによって、全体のメモリの電力消耗を減少させることができる。
【０１０５】
以上では、本実施例に係るタイムデインターリービング時のメモリ消耗電力を減少させる方法を説明したが、タイムインターリービング時のメモリ消耗電力を減少させる方法も、タイムデインターリービングの方法と類似する。ただし、タイムデインターリービング時には、Ｍ／Ｋ長さごとにＫ番目のメモリユニット、（Ｋ−１）番目のメモリユニット、（Ｋ−２）番目のメモリユニット、...、３番目のメモリユニット、２番目のメモリユニット、１番目のメモリユニットの順にデータが保存されるのに比べて、タイムインターリービング時には、Ｍ／Ｋ長さごとに１番目のメモリユニット、２番目のメモリユニット、３番目のメモリユニット、...、（Ｋ−２）番目のメモリユニット、（Ｋ−１）番目のメモリユニット、Ｋ番目のメモリユニットの順にデータが保存されるという点においてのみ異なっている。
【０１０６】
図１０は、Ｋ個のメモリユニットで構成された、タイムインターリービングまたはタイムデインターリービングのための大容量メモリにおいて、各メモリユニットの制御クロックを例示した図面である。
【０１０７】
図１０は、特定メモリユニットの制御クロック（ＣＯＮＴＲＯＬ  ＣＬＫ）がＨＩＧＨであると、残りのメモリユニットの制御クロックはＬＯＷであることを示している。また、上述した理由により、本実施例によるタイムインターリービングまたはタイムデインターリービングメモリでは、各メモリユニットの制御クロックがいつＨＩＧＨになるかを予め予測することができる。
【０１０８】
制御クロックがＬＯＷであるメモリユニットに対して制御クロックがＨＩＧＨになると予測される時点まで電力節減モードを稼動させることによって、メモリの電力消耗を減少させることができる。ただし、タイムインターリービングまたはタイムデインターリービングで使用されるメモリがＳＲＡＭであるか、それともＤＲＡＭであるかによって電力節減方法が異なるので、ＳＲＡＭとＤＲＡＭの電力節減方法に対して別々に説明する。
【０１０９】
ＳＲＡＭ（Ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）は、フリップフロップ（ｆｌｉｐ―ｆｌｏｐ）で構成されたメモリセルを有するＲＡＭであって、静的ラムという。フリップフロップは、２個の安定した状態のうち一つの状態を有する１ビットの記憶素子であるが、ＳＲＡＭは、フリップフロップを用いて論理０または論理１の状態を表現してデータを記録する。ＳＲＡＭは、リフレッシュ作業がなくてもデータが維持されるので、ＤＲＡＭに比べて速度が速い。ただし、ＳＲＡＭは、メモリセルの構造が大きく且つ複雑であるので、高密度及び高容量のメモリを具現しにくい。
【０１１０】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）は、キャパシタで構成されたメモリセルを有するＲＡＭであって、動的ラムという。ＤＲＡＭは、キャパシタに電荷を充電し、電荷量で論理０または論理１の状態を表現してデータを記録する。ＤＲＡＭの場合、時間が経過するほど、キャパシタに充電された電荷が減少するので、電源供給の中であっても電荷を周期的に充電しないと、電流漏洩によって保存されたデータが消滅する。そのため、ＤＲＡＭは、データ維持のためにリフレッシュと呼ばれる電荷再充電作業を周期的に行わなければならないので、別途のリフレッシュ作業が必要である。ただし、メモリセルの構造が小さく且つ単純であるので、高密度及び高容量のメモリを具現することが容易である。
【０１１１】
ＳＲＡＭは、メモリコンパイラー（Ｍｅｍｏｒｙ  Ｃｏｍｐｌｉｅｒ）によって多様な電力節減モードを有する。
【０１１２】
表３は、ＴＳＭＣ  ４０Ｎ  ＳＲＡＭで使用されるＴＳＭＣメモリコンパイラーによって具現されるメモリ電力制御の例示結果を示した表である。下記の表のメモリスペックは、住所深さ（Ａｄｄｒｅｓｓ  Ｄｅｐｔｈ）が１６３８４で、データ幅（Ｄａｔａ  Ｗｉｄｔｈ）が２４ビットであるＳＰＳＲＡＭ＿１６３８４ｘ２４である。
【０１１３】
【表３】
0006007230.tif 000009
【０１１４】
待機（Ｓｔａｎｄ―ｂｙ）モードを適用するためには、メモリ入力クロック（Ｍｅｍｏｒｙ  Ｉｎｐｕｔ  Ｃｌｏｃｋ）をゲーティング（Ｇａｔｉｎｇ）する機能が必要であり、本発明で提案する方法でゲーティングを適用することができる。
【０１１５】
近来、市販されているほとんどのメモリは、メモリ自体にクロックゲーティング（Ｃｌｏｃｋ  Ｇａｔｉｎｇ）を用いた電力節減技術が適用される。クロックゲーティングとは、クロック供給ゲートを統制することによって、浪費される電力を最小化する技術である。
【０１１６】
クロックゲーティングがＣＰＵに適用される場合、ＣＰＵの内部を機能によって小さいブロック単位で束ね、使用しないブロックにはクロックを供給しないことによって、消費電力を低下させ、機能の停止部分で生じる発熱を減少させることができる。
【０１１７】
また、クロックゲーティングが本実施例のメモリに適用される場合、メモリを小さいブロック単位で束ね、使用しないブロックにはクロックを供給しないことによって、消費電力を低下させ、使用しない空間で生じる発熱を減少させることができる。
【０１１８】
電力節減の面では、非選択（Ｄｅｓｅｌｅｃｔ）よりは待機（Ｓｔａｎｄ―ｂｙ）が、待機（Ｓｔａｎｄ―ｂｙ）よりはパワーダウン（Ｐｏｗｅｒ  Ｄｏｗｎ）モードがより効率的である。参考までに、普通の設計方式では、非選択（Ｄｅｓｅｌｅｃｔ）が使用しない区間におけるメモリ状態になる。
【０１１９】
ＴＳＭＣメモリコンパイラーのパワーダウンモードは、データ維持に不必要な周辺回路への電流供給を遮断することによって電流漏洩を減少させる。
【０１２０】
２９個のメモリユニットを有するＳＲＡＭの場合、読み取り時に８５４６．０６８μＡ、書き取り時に９３１８．１０６μＡ、待機時に４７８．２３９μＡの電流が流れるのに比べると、パワーダウン時には２８０．３１４μＡの電流が流れるので、電力節減効果が大きいという事実が分かる。
【０１２１】
表３のＳＲＡＭを例に挙げると、２９個のメモリユニットのうち制御クロック（Ｃｏｎｔｒｏｌ  ＣＬＫ）が入ってきた１個のメモリユニットのみを使用して読み取りまたは書き取り作業を行い、残りの２８個のメモリユニットを待機状態にすると、読み取りの場合は、２９４．６９２＋４６１．７４８＝７５６．４４μＡ、書き取りの場合は、３２１．３１４＋４６１．７４８＝７８３．０６２μＡの電流が流れる。
【０１２２】
使用しないメモリユニットを待機状態に放置するよりは、パワーダウンモードに遷移させることが電力節減効果に優れる。具体的に、２９個のメモリユニットのうち作動クロックが入ってきた１個のメモリユニットのみを使用して読み取りまたは書き取り作業を行い、残りの２８個のメモリユニットをパワーダウンモードに転移させると、読み取りの場合は、２９４．６９２＋２７０．６４８＝５６５．３４μＡ、書き取りの場合は、３２１．３１４＋２７０．６４８＝５９１．９６２μＡの電流が流れるので、電力節減効果に優れる。
【０１２３】
したがって、制御クロックがＬＯＷであるＳＲＡＭのメモリユニットに対して制御クロックがＨＩＧＨになると予測される時点までＴＳＭＣメモリコンパイラーのパワーダウンモードを用いてデータ維持に不必要な周辺回路への電流供給を遮断することによって、全体的なメモリの電力消耗を減少させることができる。
【０１２４】
本実施例では、ＴＳＭＣメモリコンパイラーを用いたＳＲＡＭの電力節減モードのみを説明したが、ＳＲＡＭの他の電力節減モードを用いても、同一の方法を適用できる。
【０１２５】
ＤＲＡＭの電力節減方式は、ＳＲＡＭと多少異なる。ＤＲＡＭの電力節減モードは、データが消滅されながら電力消耗を節減するパワーダウンモードと、データを維持しながら電力消耗を節減するセルフリフレッシュモード（Ｐｏｗｅｒ  Ｄｏｗｎ  ｗｉｔｈ  Ｓｅｌｆ  Ｒｅｆｒｅｓｈ  Ｍｏｄｅ）とに分けられる。
【０１２６】
タイムインターリービングメモリは、データを保存してから一定の経路遅延後にデータを送信するので、データ送信前まではデータを維持していなければならない。タイムデインターリービングメモリも、データを保存してから一定の経路遅延後にデータの書き取りを行うので、データの書き取り前まではデータを維持していなければならない。したがって、タイムインターリービングまたはタイムデインターリービングで使用されるＤＲＡＭは、データを維持しながら電力消耗を節減するセルフリフレッシュモードで電力を節減しなければならない。
【０１２７】
リフレッシュ（ｒｅｆｒｅｓｈ）は、ＤＲＡＭのデータ維持のために行われる電荷再充作業であって、オートリフレッシュとセルフリフレッシュとに分けられる。オートリフレッシュ（Ａｕｔｏ  Ｒｅｆｒｅｓｈ）は、データ消滅を防止するために設定された値によって周期的に行われる通常のリフレッシュである。オートリフレッシュは、ＤＲＡＭコントローラーに設定されたリフレッシュ周期値によって自動的にリフレッシュを行うようになる。
【０１２８】
セルフリフレッシュ（Ｓｅｌｆ  Ｒｅｆｒｅｓｈ）は、ＣＰＵの命令なくメモリが自主的に行うリフレッシュである。装置の電力消耗を減少させるために、ＣＰＵクロック（ＣLＫ）を活性化させず、メモリ内部のリフレッシュカウンターを通じてリフレッシュを行う。また、セルフリフレッシュは、データをセンシングした後、外部に出力せず、センシングされたデータを再記入するので、オートリフレッシュより低い電圧で動作可能である。
【０１２９】
図１０において、タイムインターリービングまたはタイムデインターリービングのためにＤＲＡＭを使用する場合、制御クロックがＬＯＷであるＤＲＡＭのメモリユニットに対して制御クロックがＨＩＧＨになると予測される時点までセルフリフレッシュモード（Ｐｏｗｅｒ  Ｄｏｗｎ  ｗｉｔｈ  Ｓｅｌｆ  Ｒｅｆｒｅｓｈ  Ｍｏｄｅ）を稼動させることによって、全体的なメモリの電力消耗を減少させることができる。
【０１３０】
本実施例では、セルフリフレッシュモードを用いたＤＲＡＭの電力節減モードのみを説明したが、ＤＲＡＭの他の電力節減モードを用いても、同一の方法を適用できる。
【０１３１】
本実施例は、本発明の技術思想を例示的に説明したものに過ぎなく、本発明の属する技術分野で通常の知識を有する者であれば、本発明の本質的な特性から逸脱しない範囲で本実施例の多様な修正及び変形が可能であろう。
【０１３２】
本実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであるので、本実施例によって本発明の権利範囲が限定されるわけではない。本発明の保護範囲は、特許請求の範囲によって解釈しなければならなく、それと同等または均等であると認められる全ての技術思想は、本発明の権利範囲に含まれるものと解釈しなければならない。
【符号の説明】
【０１３３】
１１０：符号化部、１２０：インターリーバー部、１３０：変調部、１４０：パイロット挿入部、１５０：ＩＦＦＴ部、１６０：デジタルアナログコンバーター、１７０：ＲＦ送信部、２１０：ＲＦ受信部、２２０：アナログデジタルコンバーター、２３０：同期化部、２４０：ＦＦＴ部、２５０：復調部、２６０：デインターリーバー部、２７０：復号化部、３１０：レイヤー住所生成部、３１０：使用メモリ深さ算出部、３２０：住所生成部、３３０：住所偏差算出部、３４０：タイムインターリーバーメモリ、４００：レイヤー住所生成部、４１０：使用メモリ深さ算出部、４２０：住所生成部、４３０：住所偏差算出部、４４０：タイムデインターリーバーメモリ、５１０：Ａレイヤー住所生成部、５２０：Ｂレイヤー住所生成部、５３０：Ｃレイヤー住所生成部、５４０：メモリ統合部、５５０：全体のレイヤータイムインターリーバーメモリ、６１０：Ａレイヤー住所生成部、６２０：Ｂレイヤー住所生成部、６３０：Ｃレイヤー住所生成部、６４０：メモリ統合部、６５０：全体のレイヤータイムデインターリーバーメモリ
【図１】
0006007230.tif 000010
【図２】
0006007230.tif 000011
【図３ａ】
0006007230.tif 000012
【図３ｂ】
0006007230.tif 000013
【図４】
0006007230.tif 000014
【図５】
0006007230.tif 000015
【図６】
0006007230.tif 000016
【図７ａ】
0006007230.tif 000017
【図７ｂ】
0006007230.tif 000018
【図７ｃ】
0006007230.tif 000019
【図７ｄ】
0006007230.tif 000020
【図８】
0006007230.tif 000021
【図９】
0006007230.tif 000022
【図１０】
0006007230.tif 000023