(57)【特許請求の範囲】
【請求項１】
ＬＥＤ駆動回路において、
全波整流波形電圧を出力する整流回路と、
複数のＬＥＤが直列接続された第１部分ＬＥＤ列及び複数のＬＥＤが直列接続された第２部分ＬＥＤ列を含む主発光ＬＥＤ列であって、前記整流回路の側から前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との順番で直列に接続された主発光ＬＥＤ列と、
複数のＬＥＤが直列接続された補助発光ＬＥＤ列と、
前記第１部分ＬＥＤ列と前記第２ＬＥＤ列との接続部分に接続され、前記第１部分ＬＥＤからの電流を前記整流回路に戻すためのバイパス回路と、
前記補助発光ＬＥＤ列を流れる電流を制限する電流制限回路と、を有し、
前記主発光ＬＥＤ列と前記補助発光ＬＥＤ列とは前記整流回路に対して並列に接続され、
前記バイパス回路は、前記第２部分ＬＥＤ列を流れる電流が所定の値を越えた場合に、前記接続部分から前記バイパス回路に流入する電流を遮断すると共に、前記補助発光ＬＥＤ列を流れる電流を遮断する、
ことを特徴とするＬＥＤ駆動回路。
【請求項２】
前記バイパス回路は、前記補助発光ＬＥＤ列が、全波整流波形電圧の低電圧位相でオンし、全波整流波形電圧の高電圧位相でオフするように制御する、請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記バイパス回路は、第１電流入力端子、第２電流入力端子、第１電界効果型トランジスタを含み、前記第１電流入力端子が前記第１部分ＬＥＤ列と前記第２部分ＬＥＤ列との接続部に接続され、前記第２電流入力端子から流入する電流により前記第１電界効果型トランジスタが前記第１電流入力端子から流入する電流を制限し、
前記電流制限回路は、第２電界効果型トランジスタを含み、
前記第１電界効果型トランジスタのゲート電圧と前記第２電界効果型トランジスタのゲート電圧が同じ電位となるように設定されている、請求項１又は２に記載のＬＥＤ駆動回路。
【請求項４】
前記補助発光ＬＥＤ列のアノードが前記第１部分ＬＥＤ列のアノードと接続し、前記補助発光ＬＥＤ列のカソードが前記第２電界効果型トランジスタのドレインと接続されている、請求項３に記載のＬＥＤ駆動回路。
【請求項５】
前記第１及び第２電界効果型トランジスタは、エンハンスメント型である、請求項３又は４に記載のＬＥＤ駆動回路。
【請求項６】
前記バイパス回路は、電流出力端子、バイポーラトランジスタ、プルアップ抵抗、及び電流検出抵抗を更に含み、前記第１電流入力端子には前記プルアップ抵抗の一端と前記第１電界効果型トランジスタのドレインが接続し、前記プルアップ抵抗の他端には前記第１電界効果型トランジスタのゲートと前記バイポーラトランジスタのコレクタが接続し、前記第２電流入力端子には前記第１電界効果型トランジスタのソースと前記バイポーラトランジスタのベースと前記電流検出抵抗の一端が接続し、前記電流出力端子には前記バイポーラトランジスタのエミッタと前記電流検出抵抗の他端が接続している、請求項５に記載のＬＥＤ駆動回路。
【請求項７】
前記第１及び第２電界効果型トランジスタは、ディプレッション型である請求項３又は４に記載のＬＥＤ駆動回路。
【請求項８】
前記バイパス回路は、電流出力端子、及び電流検出抵抗を更に含み、前記第１電流入力端子には第１電界効果型トランジスタのドレインが接続し、前記第２電流入力端子には前記第１電界効果型トランジスタのソースと前記電流検出抵抗の一端が接続し、前記電流出力端子には第１電界効果型トランジスタのゲートと前記電流検出抵抗の他端が接続している、請求項７に記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ駆動回路に関し、特に、光源として複数のＬＥＤ（発光ダイオード）を直列接続したＬＥＤ列を備えるＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
商用交流電源から得られる全波整流波形をＬＥＤ列に直接的に印加し、ＬＥＤを点灯させるＬＥＤ駆動回路が知られている。ＬＥＤ列は複数のＬＥＤ列が直列接続したもので、高い電圧に耐えられるように構成されている。商用交流電源から一定電圧を発生させて、ＬＥＤを点灯させる他の方式のＬＥＤ駆動回路に比べ、前記のＬＥＤ駆動回路は回路構成が簡単で小型であるという特徴がある。【０００３】
しかしながら、単にＬＥＤ列に全波整流波形を印加すると、全波整流波形がＬＥＤ列の持つ閾値を越えた期間だけしかＬＥＤが点灯しないという事態が生じる。例えば、ＬＥＤの順方向電圧Ｖｆが３Ｖで、４０個のＬＥＤが直列接続しているＬＥＤ列を使用した場合、ＬＥＤ列の閾値は１２０Ｖとなる。商用交流電源の実効値が１００Ｖであるとき、前記のＬＥＤ駆動回路では、全波整流波形が１２０Ｖを超える短い期間だけしかＬＥＤが点灯しないことになる。したがって、前記のＬＥＤ駆動回路では、暗くなったり、ちらつきが目立ったり、するばかりでなく、力率や歪率も悪化する。【０００４】
これに対して、点灯期間を延ばす手法として、ＬＥＤ列を複数の部分ＬＥＤ列に分割し、全波整流波形の電圧値が低い位相では一部の部分ＬＥＤ列のみを点灯させ、電圧値が高くなるにしたがって点灯する部分ＬＥＤ列の数を増加させる方法が知られている（特許文献１参照）。【０００５】
図４は、ＬＥＤ駆動回路の一例を示す回路図であり、特許文献１の図２６の趣旨を逸脱しないようにして描き直したものである。このとき電流制限抵抗を電流制限回路に置き換えている。したがって、図４に示すＬＥＤ駆動回路は、例示のために利用するものであって、公知のＬＥＤ駆動回路をそのまま示すものではない点に留意されたい。【０００６】
図４の例では、各部分ＬＥＤ列の接続点に、全波整流波形の低電圧位相でオン（導通）し高電圧位相でオフ（非導通）するバイパス回路を接続する。バイパス回路は全波整流波形の電圧値又はＬＥＤ列に流れる電流値に応じてオン−オフ制御される。【０００７】
図４に示すＬＥＤ駆動回路４００は、ダイオードブリッジ回路４０５、部分ＬＥＤ列４１０及び４３０、バイパス回路４２０、及び、電流制限抵抗４３３を備えている。商用電源４０６は、ダイオードブリッジ回路４０５の入力端子に接続されている。【０００８】
ブリッジ整流回路４０５は、４個のダイオード４０１、４０２、４０３、４０４からなり、端子Ａが全波整流波形の出力端子であり、端子Ｂが基準電圧を与える端子となる。部分ＬＥＤ列４１０内ではＬＥＤ４１１、４１２を含む多数のＬＥＤが直列接続している。同様に、部分ＬＥＤ列４３０内でもＬＥＤ４３１、４３２を含む多数のＬＥＤが直列接続している。バイパス回路４２０は、プルアップ抵抗４２１、電流検出抵抗４２４、電界効果型トランジスタ４２２（以下ＦＥＴと呼ぶ）、バイポーラトランジスタ４２３（以下トランジスタと呼ぶ）、第１電流入力端子４２７、第２電流入力端子４２８、及び、電流出力端子４２９を有している。電流制限回路４４０もバイパス回路４２０と同様に、プルアップ抵抗４４１、電流検出抵抗４４４、ＦＥＴ４４２、トランジスタ４４３、電流入力端子４４７、及び、電流出力端子４４９を有している。なお、ＦＥＴ４２２、４４２は、エンハンスメント型のｎ型ＭＯＳ−ＦＥＴである。【０００９】
図５（ａ）は全波整流波形を示す波形図であり、図５（ｂ）はＬＥＤ駆動回路４００の回路電流Ｉを示す波形図である。なお、図５（ａ）及び図５（ｂ）における時間軸は一致している。【００１０】
図５において、期間ｔ１では、全波整流波形の電圧値が部分ＬＥＤ列４１０の閾値に達しないため回路電流Ｉは流れない。【００１１】
期間ｔ２では、全波整流波形の電圧値が部分ＬＥＤ列４１０の閾値を越えているが、部分ＬＥＤ列４１０の閾値と部分ＬＥＤ列４３０の閾値の和までは達していない。このとき、回路電流Ｉはバイパス回路４２０を通りブリッジ整流回路４０５に戻る。なお、期間ｔ２では、トランジスタ４２３のベース−エミッタ間電圧が０．６Ｖを維持するようにフィードバックが掛かり、バイパス回路４２０は定電流動作する。なお、厳密には、期間ｔ２の最後の短い期間では、全波整流の電圧値が部分ＬＥＤ列４１０の閾値と部分ＬＥＤ列４３０の閾値の和によりも僅かに大きくなり、部分ＬＥＤ列４３０を介して電流入力端子４２８から電流が入力する。【００１２】
期間ｔ３では、全波整流波形の電圧値が部分ＬＥＤ列４１０の閾値と部分ＬＥＤ列４３０の閾値の和によりも大きくなり、部分ＬＥＤ列４３０を介して電流入力端子４２８に電流が入力する。このときトランジスタ４２３が飽和し、ＦＥＴ４２２はゲート電圧が基準電圧（端子Ｂの電圧）となり、ＦＥＴ４２２がカットオフする。この結果、バイパス回路４２０の電流入力端子４２７から入力する電流は激減する。また、電流制限回路４４０では、トランジスタ４４３のベース−エミッタ間電圧が０．６Ｖを維持するようにフィードバックが掛かり定電流動作する。なお、全波整流波形の電圧値が下降する期間では、全波整流波形の電圧値が上昇する期間の逆の過程を辿る。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】ＷＯ２０１１／０２０００７号公報
【発明の概要】
【００１４】
しかしながら、図４に示したＬＥＤ駆動回路４００では、全波整流波形が高電圧位相にある期間ｔ３（図５参照）に比べ、低電圧位相にある期間ｔ２（図５参照）は電流が小さく、点灯しているＬＥＤ（ＬＥＤ１１１、１１２等）の数も少ないので著しく暗くなる。さらに、ＬＥＤが点灯しない期間ｔ１（図５参照）及び低電圧位相の期間ｔ２の割合が大きいため、モーションブレーク（高速で移動する物体が飛びとびに見える現象）が目立つようになる。
【００１５】
本発明は、簡単な回路を追加することにより、全波整流波形の低電圧位相において発光輝度が大きくなるＬＥＤ駆動回路を提供することを目的とする。
【００１６】
ＬＥＤ駆動回路は、全波整流波形電圧を出力する整流回路と、複数のＬＥＤが直列接続された第１部分ＬＥＤ列及び複数のＬＥＤが直列接続された第２部分ＬＥＤ列を含む主発光ＬＥＤ列と、複数のＬＥＤが直列接続された補助発光ＬＥＤ列と、第１部分ＬＥＤ列と前記第２ＬＥＤ列との接続部分に接続され且つ第１部分ＬＥＤからの電流を整流回路に戻すためのバイパス回路と、補助発光ＬＥＤ列を流れる電流を制限する電流制限回路とを有し、主発光ＬＥＤ列と補助発光ＬＥＤ列とは整流回路に対して並列に接続され、バイパス回路は、主発光ＬＥＤ列を流れる電流に応じて、バイパス回路を通過する電流を遮断すると共に、補助発光ＬＥＤ列を流れる電流を遮断することを特徴とする。
【００１７】
ＬＥＤ駆動回路では、バイパス回路は、補助発光ＬＥＤ列が、全波整流波形電圧の低電圧位相でオンし、全波整流波形電圧の高電圧位相でオフするように制御することが好ましい。
【００１８】
ＬＥＤ駆動回路は、全波整流波形電圧で駆動され、複数のＬＥＤが直列接続された第１部分ＬＥＤ列及び複数のＬＥＤが直列接続された第２部分ＬＥＤ列を含む主発光ＬＥＤ列と、複数のＬＥＤが直列接続された補助発光ＬＥＤ列と、第１電流入力端子、第２電流入力端子、第１電界効果型トランジスタを含み、第１電流入力端子が第１部分ＬＥＤ列と第２部分ＬＥＤ列との接続部に接続され、第２電流入力端子から流入する電流により第１電界効果型トランジスタが第１電流入力端子から流入する電流を制限するバイパス回路と、第２電界効果型トランジスタを含み、補助発光ＬＥＤ列を発光させるための補助発光回路を有し、第１電界効果型トランジスタのゲート電圧と第２電界効果型トランジスタのゲート電圧が同じ電位となるように設定されていることを特徴とする。
【００１９】
バイパス回路に含まれる第１電界効果型トランジスタは、バイパス回路の第２電流入力端子から流入する電流に応じて第１電流入力端子から流入する電流のオン−オフ制御を行う。全波整流波形の低電圧位相では第２電流入力端子から流入する電流がないか極僅かなので、第１電界効果型トランジスタがオンし、第１電流入力端子から電流が入力する。一方、全波整流波形の高電圧位相では第２電流入力端子から流入する電流が増加するので、第１電界効果型トランジスタがオフし、第１電流入力端子から流入する電流がなくなる。補助発光回路に含まれる第２電界効果型トランジスタは、ゲート電圧が第１電界効果トランジスタのゲート電圧と等しいため、全波整流波形の低電圧位相でオンし、高電圧位相でオフする。この結果、補助発光回路に含まれる補助発光ＬＥＤ列は、全波整流波形の低電圧位相で発光する。
【００２０】
ＬＥＤ駆動回路において、補助発光ＬＥＤ列のアノードが第１部分ＬＥＤ列のアノードと接続し、補助発光ＬＥＤ列のカソードが第２電界効果型トランジスタのドレインと接続されていることが好ましい。
【００２１】
ＬＥＤ駆動回路において、第１及び第２電界効果型トランジスタは、エンハンスメント型であることが好ましい。
【００２２】
ＬＥＤ駆動回路において、バイパス回路は、電流出力端子、バイポーラトランジスタ、プルアップ抵抗、及び電流検出抵抗を更に含み、第１電流入力端子にはプルアップ抵抗の一端と第１電界効果型トランジスタのドレインが接続し、プルアップ抵抗の他端には第１電界効果型トランジスタのゲートとバイポーラトランジスタのコレクタが接続し、第２電流入力端子には第１電界効果型トランジスタのソースとバイポーラトランジスタのベースと前記電流検出抵抗の一端が接続し、電流出力端子には前記バイポーラトランジスタのエミッタと電流検出抵抗の他端が接続していることが好ましい。
【００２３】
ＬＥＤ駆動回路において、第１及び第２電界効果型トランジスタは、ディプレッション型であることが好ましい。
【００２４】
ＬＥＤ駆動回路において、バイパス回路は、電流出力端子、及び電流検出抵抗を更に含み、第１電流入力端子には第１電界効果型トランジスタのドレインが接続し、第２電流入力端子には第１電界効果型トランジスタのソースと電流検出抵抗の一端が接続し、電流出力端子には第１電界効果型トランジスタのゲートと電流検出抵抗の他端が接続していることが好ましい。
【００２５】
ＬＥＤ駆動回路では、補助発光回路に含まれる第２電界効果型トランジスタのゲート電圧がバイパス回路に含まれる第１電界効果型トランジスタのゲート電圧と等しいので、第２電界効果型トランジスタのゲート電圧を特別に準備する必要がなく、追加すべき回路を単純化することができる。更に、ＬＥＤ駆動回路では、補助発光回路の発光により全波整流波形の低電圧位相における発光が補強される。
【図面の簡単な説明】
【００２６】
【図１】ＬＥＤ駆動回路１００の回路構成図である。
【図２】（ａ）は全波整流波形を示す波形図であり、（ｂ）はＬＥＤ駆動回路１００の回路電流Ｉを示す波形図である。
【図３】他のＬＥＤ駆動回路３００の回路構成図である。
【図４】ＬＥＤ駆動回路の一例を示す回路図であり、特許文献１の図２６の趣旨を逸脱しないようにして描き直したものである。
【図５】（ａ）は全波整流波形を示す波形図であり、（ｂ）はＬＥＤ駆動回路４００の回路電流Ｉを示す波形図である。
【発明を実施するための形態】
【００２７】
以下図面を参照して、ＬＥＤ駆動回路について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００２８】
図１は、ＬＥＤ駆動回路１００の回路構成図である。
【００２９】
ＬＥＤ駆動回路１００は、ブリッジ整流回路１０５、部分ＬＥＤ列１１０及び１３０、バイパス回路１２０、電流制限回路１４０、及び、補助発光回路１６０を有している。商用交流電源１０６は、ブリッジ整流回路１０５の入力端子に接続されている。
【００３０】
ブリッジ整流回路１０５は、４個のダイオード１０１、１０２、１０３、１０４からなり、端子Ａが全波整流波形の出力端子であり、端子Ｂが基準電圧を与える端子となる。ＬＥＤ駆動回路１００に含まれるＬＥＤ列は、主発光ＬＥＤ列及び補助発光ＬＥＤ列の二つのＬＥＤ列を有している。主発光ＬＥＤ列は、部分ＬＥＤ列１１０（第１部分ＬＥＤ列）と部分ＬＥＤ列１３０（第２部分ＬＥＤ列）から構成される。補助発光ＬＥＤ列は、後述する補助発光回路１６０に含まれる補助発光ＬＥＤ列１５０を示している。主発光ＬＥＤ列において、部分ＬＥＤ列１１０と部分ＬＥＤ列１３０は直列接続されている。部分ＬＥＤ列１１０内ではＬＥＤ１１１、１１２を含む多数のＬＥＤが直列接続している。同様に、部分ＬＥＤ列１３０内でもＬＥＤ１３１、１３２を含む多数のＬＥＤが直列接続している。部分ＬＥＤ列１１０のアノードは、ブリッジ整流回路１０５のＡ端子に接続されている。部分ＬＥＤ列１１０、１３０の接続部は、バイパス回路１２０の電流入力端子１２７（第１電流入力端子）と接続されている。部分ＬＥＤ列１３０のカソードは、電流制限回路１４０の電流入力端子１４７と接続されている。
【００３１】
バイパス回路１２０は、電流入力端子１２７（第１電流入力端子）、電流入力端子１２８（第２電流入力端子）、電流出力端子１２９を備えている。電流入力端子１２８は、電流制限回路１４０の電流出力端子１４９と接続されている。電流出力端子１２９は、ブリッジ整流回路１０５のＢ端子と接続されている。バイパス回路１２０では、電流入力端子１２８から流入する電流により電流入力端子１２７から流入する電流が制限されるように構成されている。
【００３２】
バイパス回路１２０は、プルアップ抵抗１２１、電流検出抵抗１２４、電界効果型トランジスタ１２２（第１電界効果型トランジスタ）、及び、バイポーラトランジスタ１２３（以下トランジスタと呼ぶ）から構成される。電流入力端子１２７には、プルアップ抵抗１２１の一端とＦＥＴ１２２のドレインとが接続している。プルアップ抵抗１２１の他端には、ＦＥＴ１２２のゲートとトランジスタ１２３のコレクタとが接続している。電流入力端子１２８には、ＦＥＴ１２２のソース、トランジスタ１２３のベース、及び電流検出抵抗１２４の一端が接続している。電流出力端子１２９には、トランジスタ１２３のエミッタと電流検出抵抗１２４の他端とが接続している。
【００３３】
電流制限回路１４０は、バイパス回路１２０と比較して、第２電流入力端子（バイパス回路１２０の電流入力端子１２８に相当するもの）がないことだけが異なっている。電流制限回路１４において、プルアップ抵抗１４１、電流検出抵抗１４４、ＦＥＴ１４２、及び、トランジスタ１４３の結線もバイパス回路１２０と等しい。なお、電流検出抵抗１４４は、電流検出抵抗１２４よりも抵抗値を小さく設定している。
【００３４】
補助発光回路１６０は、補助発光ＬＥＤ列１５０、ＦＥＴ１６２、及び、抵抗１６４から構成されている。補助発光ＬＥＤ１５０列は、ＬＥＤ１５１、１５２を含む多数のＬＥＤが直列接続したものであり、アノードが部分ＬＥＤ列１１０のアノードと接続され、カソードがＦＥＴ１６２のドレインと接続されている。なお、閾値を揃えるため補助発光ＬＥＤ列１５０の直列段数と部分ＬＥＤ列１１０の直列段数とは等しくなるように設定されている。ＦＥＴ１６２のゲートはバイパス回路１２０に含まれるＦＥＴ１２２のゲートと接続されており、ＦＥＴ１６２のソースは抵抗１６４の一端と接続されている。抵抗１６４の他端は、ブリッジ整流回路１０５のＢ端子と接続されている。
【００３５】
なお、ＦＥＴ１２２、１４２、及び１６２は、エンハンスメント型のｎ型ＭＯＳ−ＦＥＴである。
【００３６】
図２（ａ）は全波整流波形を示す波形図であり、図２（ｂ）はＬＥＤ駆動回路１００の回路電流Ｊを示す波形図である。回路電流Ｊはブリッジ整流回路１０５のＡ端子から部分ＬＥＤ列１１０側に流れ出す電流を指す。なお、図２（ａ）と図２（ｂ）の時間軸は一致している。
【００３７】
図２において、期間ｔ１では、全波整流波形の電圧値が部分ＬＥＤ列１１０及び補助発光ＬＥＤ列１５０の閾値に達しないため回路電流Ｊは流れない。
【００３８】
期間ｔ２では、全波整流波形の電圧値が部分ＬＥＤ列１１０及び補助発光ＬＥＤ列１５０の閾値を越えているが、部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和までは達していない。このとき回路電流Ｊの一部は、バイパス回路１２０を通りブリッジ整流回路１０５に戻る。期間ｔ２では、トランジスタ１２３のベース−エミッタ間電圧が０．６Ｖを維持するようにフィードバックが掛かり、バイパス回路１２０は定電流動作する。同時に、回路電流Ｊの残りの部分は、補助発光ＬＥＤ列１５０、ＦＥＴ１６２を経てブリッジ整流回路１０５に戻る。ＦＥＴ１２２が定電流動作しているので、ＦＥＴ１６２も定電流動作する。補助発光ＬＥＤ列１５０に流れる電流は、ＦＥＴ１６２のダイサイズと抵抗１６４を調整して決める。
【００３９】
このように、期間ｔ２における回路電流Ｊは、部分ＬＥＤ列１１０を流れる電流と補助発光ＬＥＤ列１５０を流れる電流の合算となり、図２（ｂ）に示す様に大きな値になる。例えば、部分ＬＥＤ列１１０及び補助発光ＬＥＤ列１５０におけるＬＥＤの段数が同じであり、ＦＥＴ１２２及びＦＥＴ１６２のダイサイズ並びに抵抗１２４及び抵抗１６４の値が同じであるとすると、部分ＬＥＤ列１１０と補助発光ＬＥＤ列１５０には略同じ電流が流れる。即ち、期間ｔ２では、部分ＬＥＤ列１１０に流れる電流の略２倍の電流が流れることとなる。
【００４０】
期間ｔ３では、全波整流波形の電圧値が部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和よりも大きくなり、部分ＬＥＤ列１３０を介して電流入力端子１２８に電流が入力する。このときトランジスタ１２３が飽和し、ＦＥＴ１２２のゲート電圧が基準電圧（端子Ｂの電圧）となり、ＦＥＴ１２２がカットオフする。同時に、ＦＥＴ１６２もカットオフする。この結果、回路電流Ｊは部分ＬＥＤ列１１０及び部分ＬＥＤ列１３０を流れる電流だけになる。なお、回路電流Ｊは電流制限回路１４０により定電流化されている。
【００４１】
全波整流波形の電圧値が下降する期間では、全波整流波形の電圧値が上昇する期間の逆の過程を辿る。また、ＬＥＤ駆動回路１００では、全波整流波形の低電圧位相（期間ｔ２）に流れる回路電流Ｊの方が、全波整流波形の高電圧位相（期間ｔ３）に流れる回路電流Ｊより大きくなるよう設定されている。
【００４２】
ＬＥＤ駆動回路１００では、上述したように、主発光ＬＥＤ列と補助発光ＬＥＤ列１５０とが整流回路１０５に並列に接続さており、期間ｔ２では、整流回路１０５に並列に接続された部分ＬＥＤ列１１０と補助発光ＬＥＤ列１５０のみが発光する。期間ｔ３では、バイパス回路１２０が、バイパス回路１２０を経由して整流回路１０５に戻る電流を遮断すると共に、補助発光回路１６０を制御して補助発光ＬＥＤ列１５０を流れる電流を遮断する。この結果、期間ｔ３では、整流回路１０５に直列に接続された部分ＬＥＤ列１１０及び部分ＬＥＤ列１３０のみが発光する。このように、ＬＥＤ駆動回路１００は、全波整流波形電圧の低電圧位相では整流回路１０５に並列に接続された２つのＬＥＤ列を発光させ、全波整流波形電圧の高電圧位相では整流回路１０５に直列に接続された２つのＬＥＤ列を発光させている。なお、上記の構成は、後述するＬＥＤ駆動回路３００でも同様である。
【００４３】
図３は、他のＬＥＤ駆動回路３００の回路構成図である。
【００４４】
図１に示したバイパス回路１２０及び電流制限回路１４０はエンハンスメント型のＦＥＴ１２２、１４２を使っていたが、ディプレッション型のＦＥＴを使えば同等の機能でバイパス回路及び電流制限回路を簡単化できる。そこで、図３には、ディプレッション型のＦＥＴを使ったＬＥＤ駆動回路３００を示した。
【００４５】
ＬＥＤ駆動回路３００は、ブリッジ整流回路１０５、部分ＬＥＤ列１１０及び１３０、バイパス回路３２０、電流制限回路３４０、及び、補助発光回路３６０から構成されている。ブリッジ整流回路１０５、部分ＬＥＤ列１１０及び１３０は、図１に示したＬＥＤ駆動回路１００と同様であり、商用交流電源１０６は、ブリッジ整流回路１０５の入力端子と接続されている。
【００４６】
ＬＥＤ駆動回路３００に含まれるＬＥＤ列は、主発光ＬＥＤ列及び補助発光ＬＥＤ列の二つのＬＥＤ列である。主発光ＬＥＤ列は、部分ＬＥＤ列１１０（第１部分ＬＥＤ列）と部分ＬＥＤ列１３０（第２部分ＬＥＤ列）から構成されている。補助発光ＬＥＤ列は、後述する補助発光回路３６０に含まれる補助発光ＬＥＤ列３５０を指している。部分ＬＥＤ列１１０のアノードはブリッジ整流回路１０５のＡ端子と接続され、部分ＬＥＤ列１１０及び部分ＬＥＤ列１３０の接続部はバイパス回路３２０の電流入力端子３２７（第１電流入力端子）と接続され、部分ＬＥＤ列１３０のカソードは電流制限回路３４０の電流入力端子３４７と接続されている。
【００４７】
バイパス回路３２０は、電流入力端子３２７（第１電流入力端子）、電流入力端子３２８（第２電流入力端子）、電流出力端子３２９を備えている。電流入力端子３２８は、電流制限回路３４０の電流出力端子３４９と接続されている。電流出力端子３２９は、ブリッジ整流回路１０５のＢ端子と接続されている。バイパス回路３２０は、電流入力端子３２８から流入する電流により電流入力端子３２７から流入する電流が制限されるように構成されている。
【００４８】
バイパス回路３２０は、電界効果型トランジスタ３２２（第１電界効果型トランジスタ）、及び電流検出抵抗３２４から構成されている。電流入力端子３２７には、ＦＥＴ３２２のドレインが接続している。電流入力端子３２８には、ＦＥＴ３２２のソースと電流検出抵抗３２４の一端が接続している。電流出力端子３２９には、ＦＥＴ３２２のゲートと電流検出抵抗３２４の他端が接続している。
【００４９】
電流制限回路３４０は、バイパス回路３２０と略同じ回路構成であり、第２電流入力端子（バイパス回路３２０の電流入力端子３２８に相当するもの）がないことだけが異なっている。ＦＥＴ３４２、電流検出抵抗３４４の結線もバイパス回路３２０と等しい。なお電流検出抵抗３４４は電流検出抵抗３２４よりも抵抗値が小さい。
【００５０】
ＦＥＴ３２２及び３４２は、ディプレッション型のｎ型ＭＯＳ−ＦＥＴである。ディプレッション型のＦＥＴは、ドレイン電流Ｉｄがマイナスの閾値を有しており、ソース電圧Ｖｓよりもゲート電圧Ｖｇを充分に低くしないと、ＦＥＴがカットオフしない。しかしながら、ドレイン電流Ｉｄがマイナスの閾値を有する為に、図１に示すバイパス回路１２０より抵抗１２１及びトランジスタ１２３が除かれた構成を有するバイパス回路３２０は、バイパス回路１２０と同様な定電流動作を行うことが可能となる。例えば、バイパス回路３２０において、ＦＥＴ３２２のドレイン電流Ｉｄが多くなると、抵抗３２４の電圧降下が大きくなり、結果としてＦＥＴ３２２のソース−ドレイン間を流れる電流が少なくなる。逆に、バイパス回路３２０において、ＦＥＴ３２２のドレイン電流Ｉｄが少なくなると、抵抗３２４の電圧降下が小さくなり、結果として、ＦＥＴ３２２のソース−ドレイン間を流れる電流が多くなる。即ち、ドレイン電流Ｉｄとソース−ドレイン間を流れる電流とは、ネガティブフィードバックループを形成している。これに対して、エンハンスメント型ＦＥＴでは、ドレイン電流Ｉｄがプラスの閾値を有しているため、上記のようなネガティブフィードバックループを形成するために、トランジスタを利用しなければならない。
【００５１】
補助発光回路３６０は、補助発光ＬＥＤ列３５０、ＦＥＴ３６２、ＰＮＰ型のトランジスタ３６３、及び、オペアンプ３６４から構成されている。なお、ＦＥＴ３６２はディプレッション型のｎ型ＭＯＳ−ＦＥＴである。補助発光ＬＥＤ列３５０はＬＥＤ３５１、３５２を含む多数のＬＥＤが直列接続したものである。補助発光ＬＥＤ列３５０のアノードが部分ＬＥＤ列１１０のアノードと接続し、補助発光ＬＥＤ列３５０のカソードがＦＥＴ３６２のドレインと接続されている。なお、閾値を揃えるために、補助発光ＬＥＤ列３５０のＬＥＤ直列段数と部分ＬＥＤ列１１０のＬＥＤ直列段数とは等しくなるように設定されている。ＦＥＴ３６２のゲートはバイパス回路３２０に含まれるＦＥＴ３２２のゲートと接続されており、ＦＥＴ３６２のソースはトランジスタ３６３のエミッタ及びオペアンプ３６４のマイナス入力端子と接続されている。オペアンプ３６４の出力端子はトランジスタ３６３のベースと接続され、トランジスタ３６３のコレクタはブリッジ整流回路１０５のＢ端子と接続されている。
【００５２】
次に、ＬＥＤ駆動回路３００の動作を図２を用いて説明する。なお、ＬＥＤ回路３００における波形図も、図２（ａ）及び図２（ｂ）と同様となる。また、ＬＥＤ駆動回路３００における回路電流Ｊも、同様に、ブリッジ整流回路１０５のＡ端子から部分ＬＥＤ列１１０側に流れ出す電流を指す。
【００５３】
期間ｔ１では、全波整流波形の電圧値が部分ＬＥＤ列１１０及び補助発光ＬＥＤ列３５０の閾値に達しないため回路電流Ｊは流れない。
【００５４】
期間ｔ２では、全波整流波形の電圧値が部分ＬＥＤ列１１０及び補助発光ＬＥＤ列３５０の閾値を越えているが、部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和までは達していない。このとき、回路電流Ｊの一部は、バイパス回路３２０を通りブリッジ整流回路１０５に戻る。期間ｔ２では、電流検出抵抗３２４からＦＥＴ３２２のソースにフィードバックが掛かり、バイパス回路３２０は定電流動作する。同時に、回路電流Ｊの残りの部分は、補助発光ＬＥＤ列３５０、ＦＥＴ３６２を経てブリッジ整流回路１０５に戻る。ＦＥＴ３２２が定電流動作しているので、ＦＥＴ３６２も定電流動作する。
【００５５】
ＦＥＴ３２２のソース電圧とＦＥＴ３６２のソース電圧とが等しくなるように、オペアンプ３６４とトランジスタ３６３が挿入されている。なお、オペアンプ３６４の電流供給能力が大きければトランジスタ３６３は省略しても良い。補助発光ＬＥＤ列３５０に流す電流は、ＦＥＴ３６２のダイサイズを調整して決める。このようにして、期間ｔ２における回路電流Ｊは、部分ＬＥＤ列１１０を流れる電流と補助発光ＬＥＤ列３５０を流れる電流の合算となり、図に示したように大きな値になる。
【００５６】
期間ｔ３では、全波整流波形の電圧値が部分ＬＥＤ列１１０の閾値と部分ＬＥＤ列１３０の閾値の和よりも大きくなり、部分ＬＥＤ列１３０を介して電流入力端子３２８に電流が入力する。このとき、ＦＥＴ３２２のソース電圧が上昇し、ソース−ゲート間の電圧が広がるため、ＦＥＴ３２２はカットオフする。同時に、ＦＥＴ３６２もカットオフする。この結果、回路電流Ｊは、部分ＬＥＤ列１１０及び部分ＬＥＤ列１３０を流れる電流だけになる。なお、回路電流Ｊは、電流制限回路３４０により定電流化される。
【００５７】
全波整流波形の電圧値が下降する期間では、全波整流波形の電圧値が上昇する期間の逆の過程を辿る。また、ＬＥＤ駆動回路３００では、全波整流波形の低電圧位相（期間ｔ２）に流れる回路電流の方が、全波整流波形の高電圧位相（期間ｔ３）に流れる回路電流より大きくなるよう設定されている。
【００５８】
ＬＥＤ駆動回路１００及びＬＥＤ駆動回路３００では、電流制限回路１４０又は電流制限回路３４０を用いていたが、電流制限回路の代わりに、電流制限抵抗や定電流ダイオードを用いても良い。なお、電流制限抵抗に比べ、定電流回路を使用すれば、商用交流電源の振幅が不安定な場合でも比較的安定した動作を確保できるという更なる利点がある。
【００５９】
ＬＥＤ駆動回路１００及びＬＥＤ駆動回路３００では、主発光ＬＥＤ列に含まれる部分ＬＥＤ列が２個（部分ＬＥＤ列１１０、１３０）であったが、バイパス回路１２０、３２０と電流制限回路１４０、３４０が、電流入力端子１２８、３２８（第２電流入力端子）を除いて同じ構成になっていた。そこで、ＬＥＤ駆動回路１００の場合、部分ＬＥＤ列１１０とバイパス回路１２０からなるブロックをカスケード状に接続して、多段化することが可能である。その場合、各部分ＬＥＤ列の接続部にバイパス回路１２０を接続し、隣接するバイパス回路１２０どうしでは、電流入力端子１２８（第２電流入力端子）と電流出力端子１２９を接続する。カスケード接続して多段化すると、輝度向上や歪率改善を達成しやすくなる。その場合、それぞれのブロックに含まれる電流制限抵抗は、ブリッジ整流回路１０５側から段々と小さい抵抗値とすることが必要である。なお、ＬＥＤ駆動回路３００でも同様にブロックを多段化することができる。
【符号の説明】
【００６０】
１００、３００    ＬＥＤ駆動回路
１０１、１０２、１０３、１０４    ダイオード
１０５    ブリッジ整流回路
１０６    商用交流電源
１１０    部分ＬＥＤ列（第１部分ＬＥＤ列）
１１１、１１２、１３１、１３２、１５１、１５２、３５１、３５２    ＬＥＤ
１２０、３２０    バイパス回路
１２１、１４１    プルアップ抵抗
１２２    ＦＥＴ（エンハンスメント型の第１電界効果型トランジスタ）
１２３、１４３    トランジスタ（バイポーラトランジスタ）
１２４、１４４、３２４、３４４    電流検出抵抗
１２７、３２７    電流入力端子（第１電流入力端子）
１２８、３２８    電流入力端子（第２電流入力端子）
１２９、３２９    電流出力端子
１３０    部分ＬＥＤ列（第２部分ＬＥＤ列）
１４２    ＦＥＴ（エンハンスメント型の電界効果型トランジスタ）
１５０、３５０    補助発光ＬＥＤ列
１６０、３６０    補助発光回路
１６２    ＦＥＴ（エンハンスメント型の第２電界効果型トランジスタ）
１６４    抵抗
３２２    ＦＥＴ（ディプレッション型の第１電界効果型トランジスタ）
３４２    ＦＥＴ（ディプレッション型の電界効果型トランジスタ）
３６２    ＦＥＴ（ディプレッション型の第２電界効果型トランジスタ）
３６３    トランジスタ（ＰＮＰ型のバイポーラトランジスタ）
３６４    オペアンプ
【図１】
0006029121.tif 000002
【図２】
0006029121.tif 000003
【図３】
0006029121.tif 000004
【図４】
0006029121.tif 000005
【図５】
0006029121.tif 000006