(57)【特許請求の範囲】
【請求項１】
ＡＣ入力電圧に対応する検出電圧が所定の上限電圧と下限電圧をそれぞれ有する３以上の階級のどの階級に属するかを判定し、該判定により属するとされた階級が所定時間内に変化しない場合には前記ＡＣ入力電圧が遮断されたと判定するＡＣ入力電圧遮断検出回路であって、前記検出電圧が前記上限電圧より大きいことを判定する上限電圧比較回路と、前記検出電圧が前記下限電圧より小さいことを判定する下限電圧比較回路と、前記上限電圧比較回路の出力結果に応じてカウントアップ動作を行い、前記下限電圧比較回路の出力結果に応じてカウントダウン動作を行うアップダウンカウンタと、前記アップダウンカウンタの出力するデジタル値に応じて前記上限電圧と前記下限電圧を出力するデジタルアナログ変換器と、前記アップダウンカウンタの前記カウントアップ動作または前記カウントダウン動作によってリセットされるタイマ回路と、を備えていることを特徴とするＡＣ入力電圧遮断検出回路。
【請求項２】
前記上限電圧比較回路と前記下限電圧比較回路を、１つの比較器を時分割で交互に使用して構成したことを特徴とする請求項１に記載のＡＣ入力電圧遮断検出回路。
【請求項３】
ある階級に対応する前記上限電圧は、その１つ上の階級の前記下限電圧よりも高いことを特徴とする請求項１または２に記載のＡＣ入力電圧遮断検出回路。
【請求項４】
ＡＣ入力電圧に対応する検出電圧が所定の上限電圧と下限電圧をそれぞれ有する３以上の階級のどの階級に属するかを前記ＡＣ入力電圧の周期より短い周期で、もしくは常時判定し、該判定により属するとされた階級が所定時間内に変化しない場合には前記ＡＣ入力電圧が遮断されたと判定するＡＣ入力電圧遮断検出方法であって、前記階級の属否を判定するための前記所定の上限電圧及び下限電圧が、前記検出電圧の上昇時及び前記検出電圧の下降時のそれぞれにおいてアップダウンカウンタ値に基づいて切り換えられることを特徴とするＡＣ入力電圧遮断検出方法。
【請求項５】
前記検出電圧が前記上限電圧を上回ると１つ上の階級に属すると判定するとともにカウントアップ信号を出力することで前記上限電圧を上昇させたうえで前記検出電圧と比較するようにし、前記検出電圧が前記下限電圧を下回ると１つ下の階級に属すると判定するとともにカウントダウン信号を出力することで前記下限電圧を下降させたうえで前記検出電圧と比較するようにすることを特徴とする請求項４に記載のＡＣ入力電圧遮断検出方法。
【請求項６】
ある階級に対応する前記上限電圧は、その１つ上の階級の前記下限電圧よりも高いことを特徴とする請求項４または５に記載のＡＣ入力電圧遮断検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ入力電圧が遮断されたことを検出し、電源の停止や高電圧となっている容量の放電などを行うＡＣ入力電圧遮断検出回路及び方法に関する。
【背景技術】
【０００２】
ＡＣ入力電圧遮断検出回路は、ＡＣ入力電圧が遮断されたことを検出し、ＡＣ入力電圧が接続されていた電源の停止や高電圧となっている容量の放電などを行うために用いられ、ＡＣ−ＤＣコンバータ等の安全な動作に必須な回路となっている。【０００３】
図１および図２は、下記特許文献１に示されている従来の第１のＡＣ入力電圧遮断検出回路とその動作を説明するための図である。図１において、ＡＣ電源に接続されるプラグを経てＡＣ入力電圧が接続されている時は、フィルタコンデンサＣ０の電圧はＡＣ電圧に追従する。しかし何らかの事情でＡＣ入力電圧が遮断されると、その時点のＡＣ電圧がＣ０に保持されるものの、その後は、抵抗（Ｒ１及びＲ２並びにＲ３またはＲ４）を介して緩やかに放電される。ＡＣ入力電圧は、抵抗Ｒ１及びＲ２の分圧電圧Ｖｉｎを介して検出回路（図１の右部に詳細回路が示されている）で監視しており、図２の右端に示されるように、Ｖｉｎが基準電圧Ｖｒｅｆ１以下に低下しない状態が、ＡＣ周期より長い所定時間継続した場合に、ＡＣが遮断されているものと判定する。【０００４】
具体的に説明すれば、図１の右部に示される詳細回路は、入力電圧Ｖｉｎが反転入力端子に印加されたヒステリシス特性を有する第１コンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力端子にゲート端子が接続されたスイッチＭＯＳＦＥＴ  Ｑ１と、ＭＯＳＦＥＴ  Ｑ１と電源電圧端子ＶＤＤとの間に接続された定電流源Ｉ１と、Ｑ１とＩ１との結合ノードＮ１と接地点との間に接続された容量Ｃ１を有する。定電流源Ｉ１は、Ｑ１がオフの期間に容量Ｃ１を定電流で充電する。これにより、ノードＮ１の電位V1が徐々に上昇し、Q1がオンされると容量C1の電荷を放電して電位V1を急速に立ち下げることで、鋸歯状信号を生成する。【０００５】
また電位V1が非反転入力端子に印加されたヒステリシス特性を有する第２コンパレータCMP2と、コンパレータCMP2の出力端子にゲート端子が接続されたオープンドレインの出力MOSFET Q2と、第１コンパレータCMP1の非反転入力端子に印加される参照電圧Vref1および第２コンパレータCMP2の反転入力端子に印加される参照電圧Vref2を生成する定電流源I2、ダイオードD3、分圧抵抗R5，R6を有し、Q2のドレイン端子が出力端子OUTに接続されている。【０００６】
第１コンパレータCMP1は、入力電圧Vinと参照電圧Vref1とを比較し、入力電圧VinがVref1よりも高くなると出力がロウレベルに立ち下がってMOSFET Q1をオフさせ、VinがVref1よりも低くなると出力がハイレベルに立ち上がってQ1をオンさせるように動作する。Q1がオンすると、Q1とI1との結合ノードN1に接続されている容量C1の電荷を引き抜くため、ノードN1の電位V1が接地電位に変化する。第２コンパレータCMP2は、ノードN1の電位V1と参照電圧Vref2とを比較し、V1がVref2よりも高くなると出力がロウレベルに立ち下がるように動作する。【０００７】
この回路構成の動作をさらに説明すれば、図２に示す期間T1のように、多少ＡＣ電圧が低下しても第１コンパレータCMP1がＡＣ波形を検出してパルスを出力し続けるので、容量C1の電荷が周期的にリセットされてノードN1の電位V1がVref2よりも高くならず、出力Voutはハイレベルのままである。一方、図２に示す期間T2のようにＡＣ波形がなくなると、第１コンパレータCMP1がパルスを出力しなくなり、容量C1の電荷がリセットされなくなる。そのため、V1がVref2よりも高くなり、出力Voutがロウレベルに変化して、ＡＣ電源の遮断（ＡＣ入力電圧の遮断）を外部に知らせることができる。【０００８】
図３および図４は、下記特許文献２に示されている従来の第２のＡＣ入力電圧遮断検出回路とその動作を説明するための図である。図３の回路では、図１に示した従来の第１のＡＣ入力電圧遮断検出回路と異なり、検出電圧のリップル成分をＡＣ検出部（高域通過フィルタ）で取り出し、これを整流平滑したものが基準電圧Vr3を上回っている場合にはＡＣ入力電圧が接続されていると判定するものである。【０００９】
より具体的に説明すれば、図３の回路の差動増幅器22は、出力電圧検出部11による出力電源線PL1，PL2の対地電圧検出信号の差分値を求め、ＡＣ検出部23によりリップル成分を検出し、整流平滑部24により整流して平滑化し、比較部25において基準電圧Vr3と比較する。しかしてコンデンサC3の短絡障害が発生すると、出力電源線PL1，PL2の線間電圧はほぼゼロとなり、線間に発生するリップル成分も殆どゼロとなる。それによって、整流平滑部24の出力信号レベルはゼロ又はそれに近い値となり、比較部25からロウレベルのコンデンサ短絡障害発生のアラーム信号が出力される。【００１０】
図４は上記した図３におけるコンデンサ短絡障害検出の様子を示す波形図であり、コンデンサＣ１〜Ｃ３が正常な場合、出力電源線PL1，PL2には、スイッチング素子Q1〜Q4によるスイッチング周波数のリップル成分を含む直流電圧が印加されており、出力電圧検出部11による検出信号は、（Ａ）に示すようにリップル成分を含む直流電圧となっているが、コンデンサC3が短絡すると、殆ど０Ｖとなる。ＡＣ検出部23は、（Ｂ）に示すようにリップル成分を含む電圧を検出し、コンデンサC3が短絡すると、検出信号は０Ｖとなる。それにより、整流平滑部24の整流平滑出力信号は、（Ｃ），（Ｄ）に示すように、コンデンサC3が短絡すると、０Ｖとなる。そして、整流平滑出力信号と基準電圧Vr3とを比較する比較部25の出力信号は、（Ｅ）に示すように、コンデンサC3が正常な場合は、ハイレベルであるが、コンデンサC3の短絡障害発生により、ロウレベルの０Ｖとなる。このロウレベルの信号を、コンデンサ短絡障害発生のアラーム信号として取り出すようにする。【００１１】
上記した従来の第２のＡＣ検出回路方式であれば、リップル成分のみを取り出してコンデンサ短絡障害の発生を検出しているため、検出電圧を固定のレベルと比較する図１に示した従来の第１のＡＣ入力電圧遮断検出回路のような後述する問題は生じない。【００１２】
上記した従来の第１のＡＣ入力電圧遮断検出回路は、ＡＣ入力電圧が接続されている場合であっても、ダイオードＤ１、Ｄ２より検出回路側に存在する容量成分（寄生容量の他、サージ対策で意図的に容量が付加されることもある）と、これを放電する抵抗（Ｒ１、Ｒ２）による時定数が大きいと入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ１まで低下しないことがあり、その場合はＡＣ入力電圧が遮断されていると誤判定するという問題を有している。その際、固定のＡＣ電圧で使用する場合であれば、ＡＣ入力電圧のピーク値よりも少し低い電圧に対応する参照電圧Ｖｒｅｆ１を選ぶことにより、この問題を回避することも可能ではあるが、ワールドワイド対応の電源仕様でＡＣ入力電圧範囲が広くなると、参照電圧Ｖｒｅｆ１の選び方が難しくなるという問題を有している。【００１３】
また上述した従来の第２のＡＣ入力電圧遮断検出回路は、従来の第１のＡＣ入力電圧遮断検出回路のような誤判定するという問題は生じないものの、５０Ｈｚ〜６０Ｈｚ程度の低周波成分をフィルタリング・整流するには、大きな抵抗および／または容量が必要となるため、ＡＣ入力電圧遮断検出回路を集積回路で構成するのには向かないという問題がある。
【特許文献１】特開２００９−１６５３０５号公報（図１〜図３）
【特許文献２】特開２００９−８９４９０号公報（図２，図４）
【発明の開示】
【００１４】
上記のような課題を解決するために本発明の目的は、集積回路による構成に適しており、検出電圧のリップルが小さい（検出電圧が十分に低下しない）場合であっても、ＡＣ入力電圧の遮断／接続の判定が可能なＡＣ入力電圧遮断検出回路及び方法を提供することである。
【００１５】
上記の目的を達成するため、本発明のＡＣ入力電圧遮断検出回路は、ＡＣ入力電圧に対応する検出電圧が所定の上限電圧と下限電圧をそれぞれ有する３以上の階級のどの階級に属するかを判定し、該判定により属するとされた階級が所定時間内に変化しない場合には前記ＡＣ入力電圧が遮断されたと判定するＡＣ入力電圧遮断検出回路であって、前記検出電圧が前記上限電圧より大きいことを判定する上限電圧比較回路と、前記検出電圧が前記下限電圧より小さいことを判定する下限電圧比較回路と、前記上限電圧比較回路の出力結果に応じてカウントアップ動作を行い、前記下限電圧比較回路の出力結果に応じてカウントダウン動作を行うアップダウンカウンタと、前記アップダウンカウンタの出力するデジタル値に応じて前記上限電圧と前記下限電圧を出力するデジタルアナログ変換器と、前記アップダウンカウンタの前記カウントアップ動作または前記カウントダウン動作によってリセットされるタイマ回路と、を備えていることを特徴とする。
【００１６】
また本発明のＡＣ入力電圧遮断検出回路は、上記において、前記上限電圧比較回路と前記下限電圧比較回路は、比較器を時分割で交互に使用することにより、１つの比較器で構成することが望ましい。
【００１７】
また本発明のＡＣ入力電圧遮断検出回路は、上記において、ある階級の上限電圧と、当該階級の１つ上の階級の下限電圧との間には、十分なヒステリシス幅を持たせることが望ましい。
【００１８】
本発明のＡＣ入力電圧遮断検出回路によれば、ＡＣ入力電圧遮断検出回路を構成する回路要素が集積回路化の容易な要素で実現可能であるため、集積回路で容易に実現することができる。
【００１９】
また、本発明のＡＣ入力電圧遮断検出方法は、ＡＣ入力電圧に対応する検出電圧が所定の上限電圧と下限電圧をそれぞれ有する３以上の階級のどの階級に属するかを前記ＡＣ入力電圧の周期よりも短い周期で、もしくは常時判定し、該判定により属するとされた階級が所定時間内に変化しない場合には前記ＡＣ入力電圧が遮断されたと判定するＡＣ入力電圧遮断検出方法であって、前記階級の属否を判定するための前記所定の上限電圧及び下限電圧が、前記検出電圧の上昇時及び前記検出電圧の下降時のそれぞれにおいてアップダウンカウンタ値に基づいて切り換えられることを特徴とする。
【００２０】
また本発明のＡＣ入力電圧遮断検出方法は、上記において、前記検出電圧が前記上限電圧を上回ると１つ上の階級に属すると判定するとともにカウントアップ信号を出力することで前記上限電圧を上昇させたうえで前記検出電圧と比較するようにし、前記検出電圧が前記下限電圧を下回ると１つ下の階級に属すると判定するとともにカウントダウン信号を出力することで前記下限電圧を下降させたうえで前記検出電圧と比較するようにすることを特徴とする。
【００２１】
本発明のＡＣ入力電圧遮断検出方法によれば、入力されたＡＣの検出電圧のリップルが小さい（検出電圧が十分に低下しない）場合であっても、ＡＣ入力電圧の遮断／接続の判定が可能となる。
【図面の簡単な説明】
【００２２】
【図１】従来の第１のＡＣ入力電圧遮断検出回路の構成を示す図である。
【図２】図１に示した従来の第１のＡＣ入力電圧遮断検出回路の動作波形を示す図である。
【図３】従来の第２のＡＣ入力電圧遮断検出回路の構成を示す図である。
【図４】図３に示した従来の第２のＡＣ入力電圧遮断検出回路の動作波形を示す図である。
【図５】本発明の実施形態に係るＡＣ入力電圧遮断検出回路の構成を示す図である。
【図６】図５に示したＡＣ入力電圧遮断検出回路の動作波形を示す図である。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、図面を参照しながら説明する。【００２４】
図５は、本発明の実施形態に係るＡＣ入力電圧遮断検出回路の構成を示す図である。図５に示すＡＣ入力電圧遮断検出回路は、比較器110の基準電圧として階級上限電圧Vuref(151)または階級下限電圧Vdref(152)のどちらかを選択して選択回路出力(131)として出力する選択回路130と、選択回路130を制御し、かつ、比較器110の出力に応じてカウントアップ信号121またはカウントダウン信号122を生成する制御ロジック120と、制御ロジック120からのカウントアップ信号121を受けてカウントアップし、カウントダウン信号122を受けてカウントダウンするアップダウンカウンタ140と、アップダウンカウンタ140の出力するデジタル値に応じて階級上限電圧Vuref(151)および階級下限電圧Vdref(152)を出力するデジタルアナログ変換器150と、アップダウンカウンタ140への制御ロジック120からのカウントアップ信号121によってリセットされるタイマ回路160とにより構成される。【００２５】
なお、図５では、タイマ回路160は、制御ロジック120からのカウントアップ信号121によってリセットされる例を示したが、これに限定されず、制御ロジック120からのカウントダウン信号122によってリセットされる構成であっても良い。または、カウントアップ信号121とカウントダウン信号122の論理和をとったものでリセットされる構成であってもよい。また図５では、検出信号Vinの検出方法について具体的に説明していないが、この検出信号Vinは、ＡＣ入力電圧を全波整流もしくは半波整流したものを分圧した電圧であり、例えば図１に示した回路と同様にして全波整流したものの分圧電圧を検出することができ、ダイオードD1と抵抗R3のセットもしくはダイオードD2と抵抗R4のセットのうちのいずれかを省略すれば半波整流したものの分圧電圧を検出することができる。そしてタイマ回路160は、リセットが掛からず計時を完了すると、ＡＣ入力電圧が遮断されたと判断する。【００２６】
制御ロジック120は、ＡＣ入力電圧の周期に対して十分に短い周期（但し、比較器110の応答速度に問題ないことが前提）で、以下の(１)〜(４)の動作を繰り返す。
(１)比較器110の基準電圧として制御信号123によりVuref(151)を選択して比較器110の反転入力端子に加える。
(２)上限電圧比較：比較器110の出力結果がVin(100)＞Vuref(151)を示していれば、カウントアップ信号121を出力する（アップダウンカウンタ140の出力結果によりVuref, Vdrefが変化する）。
(３)比較器110の基準電圧として制御信号123によりVdref(152)を選択して比較器110の反転入力端子に加える。
(４)下限電圧比較：比較器110の出力結果がVin(100)＜Vdref(152)を示していれば、カウントダウン信号122を出力する（アップダウンカウンタ140の出力結果によりVuref, Vdrefが変化する）。【００２７】
図６は、図５に示したＡＣ入力電圧遮断検出回路の動作波形を示す図である。なお、図６の横軸（時間軸）に平行な破線は、グラフの目盛り線である。図６では、図示例の上段に示す検出信号Vin(100)に対する階級上限電圧Vuref(151)と階級下限電圧Vdref(152)の変化（図示例の中段）の様子を示すものである。検出信号Vin(100)が上昇する時には、Vin(100)＞Vuref(151)になるとカウントアップ動作が行われ、それに伴いアップダウンカウンタ140の出力が変化してVuref(151)とVdref(152)の値が階段状に上昇する。再び、Vin(100)＞Vuref(151)になった場合には、同様に再度カウントアップ動作が行われる。一方、検出信号Vin(100)が低下する時には、Vin(100)＜Vdref(152)になるとカウントダウン動作が行われ、それに伴いアップダウンカウンタ140の出力が変化してVuref(151)とVdref(152)の値が階段状に低下する。【００２８】
ＡＣ入力電圧が接続されている場合には、検出信号Vin(100)が所定の周期である程度の大きさをもった変化を示すので、カウントアップ信号121およびカウントダウン信号122が制御ロジック120から出力される。図６の下段にリセット信号121を示すが、タイマ回路160は、カウントアップ信号121（もしくはカウントダウン信号122）によってリセットされるように構成されているので、ＡＣ入力電圧が接続されている間は、タイムアウトが生じない。【００２９】
一方、ＡＣ入力電圧が遮断された場合には、検出信号Vin(100)は緩やかに低下するのみとなり、制御ロジック120からカウントアップ信号121およびカウントダウン信号122が発生せずに、タイマ回路160が例えば50ms〜100ms計時したらタイムアウトし、タイマ回路160からＡＣ遮断検出信号161が出力される。【００３０】
図６の中段に示す例では、上限電圧Vuref(151)と下限電圧Vdref(152)がそれぞれ３つの階級（デジタル値）を有する例を示しており、ある階級（デジタル値）に対応する上限電圧Vuref(151)の値は、１つ上の階級（デジタル値）に対応する下限電圧Vdref(152)の値よりも若干高い値に設定されている。すなわち、検出信号Vin(100)の上昇時にカウントアップ信号121が発生するレベルと、低下時にカウントダウン信号122が発生するレベルに差（ヒステリシス幅）が生じるようにしている。これは、階級の切り替わり付近でカウント値がばたつくのを防止するためである。【００３１】
なお、上限電圧比較回路と下限電圧比較回路を、制御ロジック120と選択回路130を使用することにより、１つの比較器110を時分割で使用する構成例について説明しているが、上限電圧比較回路と下限電圧比較回路を異なる比較器で構成することも可能である。この場合には、ＡＣ入力電圧に対応する検出電圧が所定の上限電圧と下限電圧をそれぞれ有する３以上の階級のどの階級に属するかを（上記のように離散的にではなく）常時判定することができるが、それぞれの比較器のオフセットばらつきの影響を考慮して、前述のヒステリシス幅を大きめにしておくことが望ましい。
【産業上の利用可能性】
【００３２】
本発明のＡＣ入力電圧遮断検出回路及び方法は、ＡＣ入力電圧範囲の電源仕様が狭い日本対応に限らずより広いワールドワイド対応の電源仕様にも適用することが可能である。
【図１】
0005842229.tif 000002
【図２】
0005842229.tif 000003
【図３】
0005842229.tif 000004
【図４】
0005842229.tif 000005
【図５】
0005842229.tif 000006
【図６】
0005842229.tif 000007