(57)【特許請求の範囲】
【請求項１】
ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、
前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、
前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、
前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、
前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、
前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、
前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、
前記複数の素子部毎に前記一対のハードバイアス層が設けられており、
前記一対のハードバイアス層が平面視において三角形に形成されており、一方のハードバイアス層では前記素子部の一端に隣接する側面が着磁方向に向って当該一端から離れるように傾斜し、他方のハードバイアス層では前記素子部の他端に隣接する側面が着磁方向に向って当該他端に近づくように傾斜することを特徴とする電流センサ。
【請求項２】
ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、
前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、
前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、
前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、
前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、
前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、
前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、
前記複数の素子部毎に前記一対のハードバイアス層が設けられており、
前記一対のハードバイアス層は、平面視において円形に形成されており、一方のハードバイアス層では着磁方向における略前半部分が前記素子部の一端に隣接され、他方のハードバイアス層では着磁方向における略後半部分が前記素子部の他端に隣接されることを特徴とする電流センサ。
【請求項３】
ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、
前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、
前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、
前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、
前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、
前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、
前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、
前記複数の素子部毎に前記一対のハードバイアス層が設けられており、
前記一対のハードバイアス層が平面視において平行四辺形に形成されており、一方のハードバイアス層では前記素子部の一端に隣接する側面が着磁方向に向って当該一端から離れるように傾斜し、他方のハードバイアス層では前記素子部の他端に隣接する側面が着磁方向に向って当該他端に近づくように傾斜することを特徴とする電流センサ。
【請求項４】
ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、
前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、
前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、
前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、
前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、
前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、
前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、
前記複数の素子部に対して共有の前記一対のハードバイアス層が設けられており、
前記一対のハードバイアス層は、平面視において着磁方向に対して傾斜する長辺を持った平行四辺形に形成され、前記複数の素子部を挟んで向かい合う長辺どうしが平行となるように延在しており、
前記複数の素子部の両端と当該両端に隣接する前記一対のハードバイアス層の長辺との距離関係が、前記複数の素子部間で一定に形成されたことを特徴とする電流センサ。
【請求項５】
前記一対の磁気抵抗効果素子によって形成される複数の前記ハーフブリッジ回路からなるフルブリッジ回路を有することを特徴とする請求項１ないし４のいずれかに記載の電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流の大きさを測定する電流センサに関し、特に磁気抵抗効果素子を備えた電流センサに関する。
【背景技術】
【０００２】
従来、電気自動車やソーラー電池などの分野では、被測定電流からの誘導磁界により出力信号を出力する磁気検出素子を備えた電流センサが用いられている。電流センサに使用される磁気検出素子としては、例えば、ＧＭＲ素子などの磁気抵抗効果素子がある。【０００３】
ＧＭＲ素子は、反強磁性層、固定磁性層、非磁性層及びフリー磁性層を基本的な膜構成としている。固定磁性層は、反強磁性層上に積層されており、反強磁性層との間で生じる交換結合磁界（Ｈｅｘ）により磁化方向が一方向に固定されている。フリー磁性層は、固定磁性層上に非磁性層（非磁性中間層）を介して積層され、外部磁界により磁化方向が変化する。ＧＭＲ素子を備えた電流センサにおいては、被測定電流からの誘導磁界（測定磁界）の印加によって変化するフリー磁性層の磁化方向と、固定層磁性の磁化方向との関係で変動するＧＭＲ素子の電気抵抗値により被測定電流の電流値を検出する。【０００４】
ＧＭＲ素子を備えた電流センサとしては、ＧＭＲ素子の電気抵抗値と外部磁界の強さとの間の直線関係を高めるために、フリー磁性層にバイアス磁界を印加するハードバイアス層を設けた電流センサが提案されている（例えば、特許文献１参照）。かかる電流センサにおいては、同一チップ上の各ＧＭＲ素子に対して誘導磁界の印加方向に対して直交方向にバイアス磁界が印加されており、フリー磁性層の磁化方向が同一方向に揃えられ、検出感度が向上されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６６８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、センサチップをリードフレーム等にダイボンディングする場合、約±３度の範囲でセンサチップが傾いて貼り付けられる場合がある。この場合、バイアス磁界によるフリー磁性層の磁化方向が、誘導磁界の印加方向に対して斜めに交差する。このため、フリー磁性層に作用するバイアス磁界には誘導磁界の印加方向に平行な磁気成分が生じ、この磁気成分がフリー磁性層に作用する誘導磁界に対してオフセット成分として作用する。これにより、特許文献１に記載の電流センサでは、センサチップが傾いて貼り付けられると、センサ出力の直線性が悪化するという問題があった。【０００７】
本発明はかかる点に鑑みてなされたものであり、ダイボンディング時の貼り付け誤差に起因するセンサ出力の直線性の低下を抑制できる電流センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電流センサは、ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、前記複数の素子部毎に前記一対のハードバイアス層が設けられており、前記一対のハードバイアス層が平面視において三角形に形成されており、一方のハードバイアス層では前記素子部の一端に隣接する側面が着磁方向に向って当該一端から離れるように傾斜し、他方のハードバイアス層では前記素子部の他端に隣接する側面が着磁方向に向って当該他端に近づくように傾斜することを特徴とする。
【０００９】
この構成によれば、被測定電流からの誘導磁界の印加方向に対して感度軸方向が傾くように基板が配置されると、一方の磁気抵抗効果素子のフリー磁性層では誘導磁界に対してバイアス磁界がプラス方向に作用し、他方の磁気抵抗効果素子のフリー磁性層では誘導磁界に対してバイアス磁界がマイナス方向に作用する。したがって、バイアス磁界のオフセット成分によって一対の磁気抵抗効果素子の感度が互いに逆向き変化するため、一対の磁気抵抗効果素子の感度変化が相殺されてセンサ出力の直線性の低下が抑制される。【００１０】
本発明の電流センサにおいては、前記一対の磁気抵抗効果素子によって形成される複数の前記ハーフブリッジ回路からなるフルブリッジ回路を有する。この構成によれば、各ハーフブリッジ回路においてセンサ出力の直線性の低下が抑制されるため、当該ハーフブリッジを組み合わせたフルブリッジ回路においてもセンサ出力の直線性の低下が抑制される。【００１３】
あるいは、本発明の電流センサは、ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、前記複数の素子部毎に前記一対のハードバイアス層が設けられており、前記一対のハードバイアス層は、平面視において円形に形成されており、一方のハードバイアス層では着磁方向における略前半部分が前記素子部の一端に隣接され、他方のハードバイアス層では着磁方向における略後半部分が前記素子部の他端に隣接される。
【００１４】
あるいは、本発明の電流センサは、ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、前記複数の素子部毎に前記一対のハードバイアス層が設けられており、前記一対のハードバイアス層が平面視において平行四辺形に形成されており、一方のハードバイアス層では前記素子部の一端に隣接する側面が着磁方向に向って当該一端から離れるように傾斜し、他方のハードバイアス層では前記素子部の他端に隣接する側面が着磁方向に向って当該他端に近づくように傾斜する。
【００１５】
あるいは、本発明の電流センサは、ハーフブリッジ回路を形成するように同一センサチップ上に設けられており、磁化方向が固定された固定磁性層と外部磁界に対して磁化方向が変動するフリー磁性層をそれぞれ有する一対の磁気抵抗効果素子と、前記フリー磁性層に対してバイアス磁界を印加するハードバイアス層とを備え、前記一対の磁気抵抗効果素子のそれぞれの固定磁性層の磁化方向は互いに逆向きであり、前記ハードバイアス層が印加するバイアス磁界は、前記一対の磁気抵抗効果素子のそれぞれのフリー磁性層において、互いに逆向きであり、前記磁気抵抗効果素子は、帯状に延在する複数の素子部が平行に配置され、隣接する素子部間が導電部により接続されてミアンダ形状に形成されており、前記複数の素子部は、それぞれ延在方向において一対の前記ハードバイアス層により挟まれており、前記一対のハードバイアス層は、前記素子部の延在方向に対して略直交方向に着磁されており、一方のハードバイアス層では前記各素子部の延在方向に対して平行な漏洩磁界を発生するように着磁方向に対して交差する側面が設けられ、他方のハードバイアス層では、前記各素子部からの漏洩磁界を吸収するように着磁方向に対して交差する側面が設けられ、前記各素子部に作用する漏洩磁界により前記フリー磁性層にバイアス磁界を印加する電流センサであって、前記複数の素子部に対して共有の前記一対のハードバイアス層が設けられており、前記一対のハードバイアス層は、平面視において着磁方向に対して傾斜する長辺を持った平行四辺形に形成され、前記複数の素子部を挟んで向かい合う長辺どうしが平行となるように延在しており、前記複数の素子部の両端と当該両端に隣接する前記一対のハードバイアス層の長辺との距離関係が、前記複数の素子部間で一定に形成される。
【発明の効果】
【００１７】
本発明の電流センサによれば、ダイボンディング時の貼り付け誤差に起因するセンサ出力の直線性の低下を抑制できる。
【図面の簡単な説明】
【００１８】
【図１】比較例に係る電流センサの直線性低下の説明図である。
【図２】比較例に係る電流センサの誘導磁界とセンサ出力との関係を示す図である。
【図３】比較例に係る電流センサにおいて、センサチップ毎の直線性データの説明図である。
【図４】比較例に係る電流センサにおいて、一対のセンサチップの差動出力の直線性の説明図である。
【図５】比較例に係る電流センサにおいて、一対のセンサチップの差動出力の直線性の説明図である。
【図６】本実施の形態に係る電流センサの模式図である。
【図７】本実施の形態に係る電流センサによる直線性低下の抑制原理の説明図である。
【図８】本実施の形態に係る測定電流に対する直線性のシミュレーション結果の説明図である。
【図９】本実施の形態に係るハードバイアス構成の説明図である。
【図１０】本実施の形態に係る他のハードバイアス構成の説明図である。
【図１１】本実施の形態に係るセンサチップの製造方法の説明図である。
【発明を実施するための形態】
【００１９】
図１Ａに示すように、磁気抵抗効果素子を備える電流センサにおいて、センサチップ５１をリードフレームにダイボンディングする場合、センサチップ５１の感度軸方向（磁気抵抗効果素子５２ａ、５２ｂのＰｉｎ方向）を電流路から発生する誘導磁界の印加方向に一致させることが望まれている。しかしながら、ダイボンディングにおいてセンサチップ５１を高精度に貼り付けることが困難であり、±３度の範囲でセンサチップ５１が傾いて貼り付けられる場合がある。この場合、センサチップ５１の感度軸方向と電流路から発生する誘導磁界の印加方向に角度誤差が生じ、電流センサのセンサ出力の直線性が低下する。
【００２０】
より詳細には、センサチップ５１上には、一対の磁気抵抗効果素子５２ａ、５２ｂがＰｉｎ方向に対して直交方向に隣接して配置され、一対の磁気抵抗効果素子５２ａ、５２ｂによってハーフブリッジ回路が形成されている。また、センサチップ５１上には、一対の磁気抵抗効果素子５２ａ、５２ｂを挟むようにハードバイアス層５３が形成されている。各ハードバイアス層５３は、一対の磁気抵抗効果素子５２ａ、５２ｂのＰｉｎ方向に直交する一方向にバイアス磁界を発生しており、このバイアス磁界を一対の磁気抵抗効果素子５２ａ、５２ｂのフリー磁性層に作用させている。
【００２１】
センサチップ５１が傾いて貼り付けられると、センサチップ５１の感度軸方向と誘導磁界の印加方向（理想感度軸方向）との間に角度差が生じ、図１Ｂに示すようにバイアス磁界Ｆｂによるフリー磁性層の磁化方向が、誘導磁界Ｆａの印加方向に対して斜めに交差する。これにより、フリー磁性層に作用するバイアス磁界Ｆｂには誘導磁界Ｆａの印加方向に平行な磁気成分が生じ、フリー磁性層に作用する誘導磁界に対してオフセット成分Ｆｃとして作用する。このとき、プラス方向（一方向）に印加された誘導磁界Ｆａに対しては、バイアス磁界Ｆｂのオフセット成分Ｆｃがマイナス方向に作用し、一対の磁気抵抗効果素子５２ａ、５２ｂのプラス方向の感度を共に減少させる。一方、図１Ｃに示すようにマイナス方向（逆方向）に印加された誘導磁界Ｆａに対しては、バイアス磁界Ｆｂのオフセット成分Ｆｃがマイナス方向に作用し、一対の磁気抵抗効果素子５２ａ、５２ｂのマイナス方向の感度を共に増加させる。
【００２２】
このように、理想感度軸方向に対してセンサチップ５１の感度軸方向が傾くことで、誘導磁界がプラス方向及びマイナス方向のいずれに印加されても、電流センサのセンサ出力の直線性が低下する。図２に示すように、この電流センサの出力特性は、誘導磁界をプラス方向に大きくした場合には、電流センサの理想の出力特性に対してセンサ出力が減少する方向に離間し、誘導磁界をマイナス方向に大きくした場合には、電流センサの理想の出力特性に対してセンサ出力が増加する方向に離間する。図３に示すように、この直線性の悪化は、センサチップ５１の傾きに依存しており、傾きが大きくなるほど顕著になる。例えば、センサチップ５１が±３．０度傾くと、直線性が０．４５［％ＦＳ］悪化する。これは、誘導磁界から電流値を１／１００００の精度で測定する場合に大きな誤差となる。
【００２３】
このような直線性の悪化は、図４Ａに示すように、差動出力を得るための一対のセンサチップ５１ａ、５１ｂ間の角度差によっても発生する。この場合、各センサチップ５１ａ、５１ｂの一対の磁気抵抗効果素子５２ａ、５２ｂによって、差動出力用のフルブリッジ回路が構成されている。また、センサチップ５１ａ、５１ｂのバイアス磁界の印加方向は、同一方向に向けられている。各センサチップ５１ａ、５１ｂが、互いに逆向きに傾いた状態では、誘導磁界の印加方向と各センサチップ５１ａ、５１ｂの感度軸方向とがなす角度α、βに角度差が生じる（α−β≠０）。この場合、図４Ｂに示すように、一方のセンサチップ５１ａでは、傾きが＋１．５度から離れるのにつれてセンサ出力の直線性が悪化し、他方のセンサチップ５１ｂでは、傾きが−２．０度から離れるのにつれてセンサ出力の直線性が悪化する。このため、両センサチップ５１ａ、５１ｂのセンサ出力の差動出力を取る場合でも直線性の悪化を抑制できない。
【００２４】
一方、図５Ａに示すように、各センサチップ５１ａ、５１ｂが、同一方向に同じ角度だけ傾いた状態では、誘導磁界の印加方向と各センサチップ５１ａ、５１ｂの感度軸方向とがなす角度α、βに角度差が生じない（α−β＝０）。この場合、図５Ｂに示すように、両方のセンサチップ５１ａ、５１ｂの傾きに対して同じようにセンサ出力の直線性が悪化するため、両センサチップ５１ａ、５１ｂのセンサ出力の差動出力を取ることで直線性の悪化を抑制できる。しかしながら、センサチップ５１ａ、５１ｂのダイボンディング時に、両センサチップ５１ａ、５１ｂの角度差を無くすようにリードフレームに貼り付けることは困難である。
【００２５】
本発明者らは、センサチップの傾きよって、一対の磁気抵抗効果素子のフリー磁性層に作用する誘導磁界に対してバイアス磁界の磁気成分がオフセット成分として作用することを発見し、本発明をするに至った。すなわち、本発明者らは、一対の磁気抵抗効果素子のフリー磁性層に対してバイアス磁界の磁気成分を逆向きに作用させることで、一対の磁気抵抗効果素子における出力感度の変動を相殺し、センサチップの貼り付け精度に起因したセンサ出力の直線性の低下を抑制することを見出した。
【００２６】
以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。
図６は、本実施の形態に係る電流センサの模式図である。電流センサ１は、磁気比例式電流センサであり、被測定電流が流れる電流線の近傍に配置される。この電流センサ１は、一対の磁気抵抗効果素子２１が作り込まれた一対のセンサチップ２ａ、２ｂを有している。センサチップ２ａ上には一対の磁気抵抗効果素子２１ａ、２１ｂによってハーフブリッジ回路が形成され、センサチップ２ｂ上には一対の磁気抵抗効果素子２１ｃ、２１ｄによってハーフブリッジ回路が形成されている。磁気比例式電流センサには、センサチップ２ａ、２ｂの磁気抵抗効果素子２１ａ−２１ｄによって、被測定電流による誘導磁界（測定磁界）に基づいて電流線に流れる電流値を測定するフルブリッジ回路２５が形成されている。
【００２７】
この場合、同一センサチップ２ａ上の磁気抵抗効果素子２１ａ、２１ｂは、Ｐｉｎ方向が互いに逆向き（反平行）に向けられている。同様に、同一センサチップ２ｂ上の磁気抵抗効果素子２１ｃ、２１ｄは、Ｐｉｎ方向が互いに逆向き（反平行）に向けられている。また、誘導磁界の印加方向に隣接する磁気抵抗効果素子２１ａ、２１ｃは、Ｐｉｎ方向が互いに逆向き（反平行）に向けられ、同様に誘導磁界の印加方向に隣接する磁気抵抗効果素子２１ｂ、２１ｄは、Ｐｉｎ方向が互いに逆向き（反平行）に向けられている。磁気抵抗効果素子２１ａ、２１ｂは同一センサチップ２ａ上に同時にパターニング（蝕刻）されたものであり、磁気抵抗効果素子２１ｃ、２１ｄは同一センサチップ２ｂ上に同時にパターニング（蝕刻）されたものである。
【００２８】
各磁気抵抗効果素子２１ａ−２１ｄのＰｉｎ方向に直交する両側方には、ハードバイアス層２２が形成されている。ハードバイアス層２２は、各磁気抵抗効果素子２１ａ−２１ｄのフリー磁性層に対してバイアス磁界を印加する。この場合、同一センサチップ２ａ上の磁気抵抗効果素子２１ａ、２１ｂは、バイアス磁界の印加方向が互いに逆向き（反平行）に向けられている。同様に、同一センサチップ２ｂ上の磁気抵抗効果素子２１ｃ、２１ｄは、バイアス磁界の印加方向が互いに逆向き（反平行）に向けられている。
【００２９】
このように構成されたフルブリッジ回路２５では、電流線からの誘導磁界に応じて２つのセンサ出力が出力される。フルブリッジ回路２５では、磁気抵抗効果素子２１ａと磁気抵抗効果素子２１ｃとの間の接続点に電源Ｖｄｄが印加され、磁気抵抗効果素子２１ｂ及び磁気抵抗効果素子２１ｄのそれぞれにグラウンド（ＧＮＤ）が接続されている。また、磁気抵抗効果素子２１ａと磁気抵抗効果素子２１ｂとの間の接続点から第一のセンサ出力（Ｏｕｔ１）が取り出され、磁気抵抗効果素子２１ｃと磁気抵抗効果素子２１ｄとの接続点から第二のセンサ出力（Ｏｕｔ２）が取り出される。
【００３０】
磁気抵抗効果素子２１ａ−２１ｄは、電流線からの誘導磁界が印加されることで抵抗値が変化する特性を備えている。磁気抵抗効果素子２１ａ−２１ｄは、いわゆるＧＭＲ（Giant  Magnet  Resistance）素子であり、反強磁性層、固定磁性層、非磁性層、フリー磁性層を積層して形成されている。磁気抵抗効果素子２１ａ−２１ｄは、誘導磁界の印加によって固定磁性層のピン方向に対してフリー磁性層の磁化方向が変化することで抵抗値が変化する。このような構成により、誘導磁界の大きさに応じて第一、第二のセンサ出力（Ｏｕｔ１、Ｏｕｔ２）が変化する。第一、第二のセンサ出力は、差動増幅器３で差動増幅され、誘導磁界に略比例した電流センサ１のセンサ出力として出力される。
【００３１】
また、本実施の形態に係る電流センサでは、同一センサチップ２上の一対の磁気抵抗効果素子２１に対してバイアス磁界の印加方向が互いに逆向きに向けられている。この場合、センサチップ２が傾いた場合であっても、フリー磁性層に作用する誘導磁界にオフセット成分として作用するバイアス磁界の磁気成分が除去される。このオフセット成分の除去により、電流センサ１のセンサ出力の直線性（理想直線に対する乖離率）の低下が抑制される。
【００３２】
図７を参照して、センサチップが傾けて貼り付けられる場合に、電流センサの直線性の低下が抑制される原理について詳細に説明する。図７は、本実施の形態に係る電流センサによる直線性の低下の抑制原理の説明図である。なお、図７においては、一対のセンサチップのうち一方のセンサチップを例示して説明するが、他方のセンサチップについても同様な理由で直線性の低下が抑制される。
【００３３】
ここでは、図７Ａに示すように、センサチップ２ａが、誘導磁界の印加方向、すなわち理想感度軸方向に対して一対の磁気抵抗効果素子２１ａ、２１ｂの感度軸方向を約３度傾けて、リードフレーム上に貼り付けられているものとする。ハードバイアス層２２によるバイアス磁界の印加方向は、一対の磁気抵抗効果素子２１ａ、２１ｂのピン方向に対して直交している。このため、バイアス磁界による一対の磁気抵抗効果素子２１ａ、２１ｂのフリー磁性層の磁化方向が、それぞれ誘導磁界の印加方向に対して直交せずに斜めに交差する。
【００３４】
上述したように、バイアス磁界は、一対の磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きとなるようにそれぞれに印加されている。よって、一方の磁気抵抗効果素子２１ａでは、バイアス磁界によるフリー磁性層の磁化方向が、誘導磁界の印加方向との角度を拡げる方向（時計回り）に約３度回転する。他方の磁気抵抗効果素子２１ｂでは、バイアス磁界によるフリー磁性層の磁化方向が、誘導磁界の印加方向との角度を狭める方向（時計回り方向）に約３度回転する。したがって、一対の磁気抵抗効果素子２１ａ、２１ｂのフリー磁性層の磁化方向は、一対の磁気抵抗効果素子２１ａ、２１ｂの間の回転中心Ｐを基準として点対称の関係となる。なお、回転中心Ｐは磁気抵抗効果素子２１ａ、２１ｂの間のちょうど真ん中に設定される。
【００３５】
この場合、図７Ｂに示すように、磁気抵抗効果素子２１ａのフリー磁性層では、バイアス磁界Ｆｂが誘導磁界Ｆａの印加方向（理想感度軸方向）に平行な磁気成分Ｆｃを含んでいる。この磁気成分Ｆｃは、磁気抵抗効果素子２１ａのフリー磁性層に対しプラス方向に印加される誘導磁界Ｆａに対し、オフセット成分としてマイナス方向に作用する。一方、図７Ｃに示すように、磁気抵抗効果素子２１ｂのフリー磁性層では、バイアス磁界Ｆｂが誘導磁界Ｆａの印加方向（理想感度軸方向）に平行な磁気成分Ｆｃを含んでいる。この磁気成分Ｆｃは、磁気抵抗効果素子２１ｂのフリー磁性層に対してプラス方向に印加される誘導磁界Ｆａに対し、オフセット成分としてプラス方向に作用する。
【００３６】
このため、一方の磁気抵抗効果素子２１ａの感度が減少され、他方の磁気抵抗効果素子２１ｂの感度が増加する。よって、一対の磁気抵抗効果素子２１ａ、２１ｂにおけるオフセット成分による感度変化が相殺され、センサチップ２が傾いた状態でもセンサ出力の直線性の低下が抑制される。なお、上記した例では、プラス方向に誘導磁界が印加される構成としたが、マイナス方向に誘導磁界Ｆが印加されても、同様にセンサ出力の直線性の低下が抑制される。
【００３７】
また、本実施の形態においては、各センサチップ２ａ、２ｂにおいて直線性の低下が抑制されるため、センサチップ２ａ、２ｂを組み合わせてフルブリッジ回路を構成しても直線性が悪化することがない。すなわち、誘導磁界の印加方向に対して各センサチップ２ａ、２ｂの感度軸方向に角度差が生じていても、センサチップ２ａ、２ｂ個々のセンサ出力の直線性が向上されているため、両センサチップ２ａ、２ｂのセンサ出力の差動出力を取る場合でも直線性が悪化することがない。
【００３８】
図８を参照して、センサチップを傾けた場合の被測定電流に対する直線性のシミュレーション結果について説明する。図８は、被測定電流に対する直線性のシミュレーション結果の説明図である。比較例に係るセンサチップは、図１Ａに示すように、一対の磁気抵抗効果素子でバイアス磁界の向きが同一方向である点について、本実施の形態に係るセンサチップと異なる。
【００３９】
図８において、本実施の形態に係るセンサチップ２は、被測定電流の大きさを変えても、センサ出力の直線性が略０．０［％ＦＳ］付近となっている。これは、上述したように、センサチップ２の傾きによる一対の磁気抵抗効果素子２１ａ、２１ｂの感度変化が相殺されるからである。これに対して比較例に係るセンサチップ５１（図１参照）では、センサ出力の直線性が被測定電流の変化に応じてお椀型に変化する。具体的には、被測定電流が流れていない状態でもセンサ出力の直線性が略０．２［％ＦＳ］となっている。これは、各磁気抵抗効果素子５２ａ、５２ｂのフリー磁性層に作用するバイアス磁界が、理想感度軸方向である誘導磁界の印加方向に平行な磁気成分を生じさせるためである。
【００４０】
そして、被測定電流が０［Ａ］から２０［Ａ］に変化すると、センサ出力の直線性が０．２０［％ＦＳ］から−０．４５［％ＦＳ］に変化する。同様に、被測定電流が０［Ａ］から−２０［Ａ］に変化すると、センサ出力の直線性が０．２０［％ＦＳ］から−０．４５［％ＦＳ］に変化する。このように、比較例に係るセンサチップ５１では、センサ出力の直線性が大きく変化するため、誘導磁界から電流値を高精度に測定する場合に大きな誤差を生じる。
【００４１】
ここで、図９及び図１０を参照して、ハードバイアス構成について説明する。図９及び図１０は、ハードバイアス構成の説明図である。図９Ａは、上記した比較例に係るハードバイアス構成であり、図９Ｂ及び図９Ｃは、本実施の形態に係るハードバイアス構成の一例である。図１０Ａから図１０Ｃは、本実施の形態に係るハードバイアス構成の他の一例である。なお、本実施の形態に係るハードバイアス構成は、以下に示すハードバイアスの構成例に限定されない。
【００４２】
図９Ａに示すハードバイアス構成では、磁気抵抗効果素子５２ａ、５２ｂとハードバイアス層５３とが交互に配置されている。磁気抵抗効果素子５２ａ、５２ｂは、一方のハードバイアス層５３側から他方のハードバイアス層５３側に向って帯状に延在する複数の素子部５７を有している。複数の素子部５７は、一対のハードバイアス層５３間において平行に配置されており、隣接する素子部５７間が導電部５８によってミアンダ形状に接続されている。各磁気抵抗効果素子５２ａ、５２ｂにおいて、平面視において素子部５７の延在方向に対する直交方向がＰｉｎ方向になっている。
【００４３】
このハードバイアス構成では、各ハードバイアス層５３が素子部５７の延在方向に平行な一方向に着磁されている。したがって、磁気抵抗効果素子５２ａ、５２ｂに対して同一方向のバイアス磁界が印加される。このため、比較例に係るハードバイアス構成では、センサ出力の直線性の低下を抑制することができない。この場合、ハードバイアス層５３の着磁方向を個々に変えることで、一対の磁気抵抗効果素子５２ａ、５２ｂに対して互いに逆方向のバイアス磁界を印加することも考えられるが、ハードバイアス層５３の着磁方向を個々に変えることは困難である。
【００４４】
これに対し、本実施の形態に係るハードバイアス構成では、ハードバイアス層２２を素子部２６の延在方向に直交する一方向に着磁するだけで、一対の磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きのバイアス磁界を印加できる。
【００４５】
図９Ｂには、平面視においてハードバイアス層２２を三角形に形成したハードバイアス構成を示している。このハードバイアス構成では、複数の素子部２６毎に一対のハードバイアス層２２ａが形成されており、複数の素子部２６はそれぞれの延在方向において一対のハードバイアス層２２ａに挟まれている。一方のハードバイアス層２２ａは、素子部２６の一端に隣接する側面３１がハードバイアスの着磁方向に向って当該一端から離れるように傾斜している。よって、一方のハードバイアス層２２ａは、着磁方向に交差する側面３１から素子部２６の延在方向に対して平行な漏洩磁界を発生する。
【００４６】
他方のハードバイアス層２２ａは、一方のハードバイアス層２２ａの三角形を１８０度回転させた形状を有しており、素子部２６の他端に隣接する側面３２がハードバイアスの着磁方向に向って当該他端に近付くように傾斜している。よって、他方のハードバイアス層２２ａは、着磁方向に交差する側面３２から素子部２６を介して漏洩磁界を吸収する。このようにハードバイアス層２２ａからの漏洩磁界によって、素子部２６の延在方向にバイアス磁界が印加される。また、このハードバイアス構成は、磁気抵抗効果素子２１ａ、２１ｂ間を横切る中心線Ｃを基準として対称に形成されている。よって、磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きのバイアス磁界を印加することが可能となっている。
【００４７】
図９Ｃには、平面視においてハードバイアス層２２を円形に形成したハードバイアス構成を示している。このハードバイアス構成では、複数の素子部２６毎に一対のハードバイアス層２２ｂが形成されており、複数の素子部２６はそれぞれの延在方向において一対のハードバイアス層２２ｂに挟まれている。一方のハードバイアス層２２ｂは、着磁方向における略前半部分３３が素子部２６の一端に隣接されている。すなわち、一方のハードバイアス層２２ｂの略前半部分３３は、素子部２６の一端に隣接する側面がハードバイアスの着磁方向に向って当該一端から離れるように湾曲している。よって、一方のハードバイアス層２２ｂは、着磁方向に交差する側面から素子部２６の延在方向に対して平行な漏洩磁界を発生する。
【００４８】
他方のハードバイアス層２２ｂは、着磁方向における略後半部分３４が素子部２６の他端に隣接されている。すなわち、他方のハードバイアス層２２ｂの略後半部分３４は、素子部２６の他端に隣接する側面がハードバイアスの着磁方向に向って当該他端に近付くように湾曲している。よって、他方のハードバイアス層２２ｂは、着磁方向に交差する側面から素子部２６を介して漏洩磁界を吸収する。このようにハードバイアス層２２ｂからの漏洩磁界によって、素子部２６の延在方向にバイアス磁界が印加される。また、このハードバイアス構成は、磁気抵抗効果素子２１ａ、２１ｂ間を横切る中心線Ｃを基準として対称に形成されている。よって、磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きのバイアス磁界を印加することが可能となっている。
【００４９】
図１０Ａには、平面視においてハードバイアス層２２を平行四辺形に形成したハードバイアス構成を示している。このハードバイアス構成では、複数の素子部２６毎に一対のハードバイアス層２２ｃが形成されており、複数の素子部２６はそれぞれの延在方向において一対のハードバイアス層２２ｃに挟まれている。一方のハードバイアス層２２ｃは、素子部２６の一端に隣接する側面３５がハードバイアスの着磁方向に向って当該一端から離れるように傾斜している。よって、一方のハードバイアス層２２ｃは、着磁方向に交差する側面３５から素子部２６の延在方向に対して平行な漏洩磁界を発生する。
【００５０】
他方のハードバイアス層２２ｃは、一方のハードバイアス層２２ｃと同じ形状を有しており、素子部２６の他端に隣接する側面３６がハードバイアスの着磁方向に向って当該他端に近付くように傾斜している。よって、他方のハードバイアス層２２ｃは、着磁方向に交差する側面３６から素子部２６を介して漏洩磁界を吸収する。このようにハードバイアス層２２からの漏洩磁界によって、素子部２６の延在方向にバイアス磁界が印加される。また、このハードバイアス構成は、磁気抵抗効果素子２１ａ、２１ｂ間を横切る中心線Ｃを基準として対称に形成されている。よって、磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きのバイアス磁界を印加することが可能となっている。
【００５１】
図１０Ｂには、平面視においてハードバイアス層２２を着磁方向に長い平行四辺形に形成したハードバイアス構成を示している。このハードバイアス構成では、複数の素子部２６で共有の一対のハードバイアス層２２ｄが形成されている。一対のハードバイアス層２２ｄは、複数の素子部２６を挟んで平行に延在している。複数の素子部２６は、両端と当該両端に隣接する一対のハードバイアス層２２ｄの側面３７、３８との距離が、複数の素子部２６間で一定となっている。すなわち、複数の素子部２６は、一対のハードバイアス層２２ｄの側面３７、３８に沿って並んで配置されている。
【００５２】
一方のハードバイアス層２２ｄは、素子部２６の一端に隣接する側面３７がハードバイアスの着磁方向に向って当該一端から離れるように傾斜している。よって、一方のハードバイアス層２２ｄは、着磁方向に交差する側面３７から素子部２６の延在方向に対して平行な漏洩磁界を発生する。他方のハードバイアス層２２ｄは、素子部２６の他端に隣接する側面３８がハードバイアスの着磁方向に向って当該他端に近付くように傾斜している。よって、他方のハードバイアス層２２ｄは、着磁方向に交差する側面３８から素子部２６を介して漏洩磁界を吸収する。
【００５３】
このようにハードバイアス層２２ｄからの漏洩磁界によって、素子部２６の延在方向にバイアス磁界が印加される。また、このハードバイアス構成は、磁気抵抗効果素子２１ａ、２１ｂ間を横切る中心線Ｃを基準として対称に形成されている。よって、磁気抵抗効果素子２１ａ、２１ｂで互いに逆向きのバイアス磁界を印加することが可能となっている。
【００５４】
図１０Ｃには、素子部２６上にハードバイアス層２２を積層したハードバイアス構成を示している。このハードバイアス構成では、複数の素子部２６毎に一対のハードバイアス層２２ｅが形成されており、複数の素子部２６の両端部近傍に一対のハードバイアス層２２ｅが積層されている。このような構成にすることで、ハードバイアス層２２ｅから発生する漏洩磁界を増加でき、一対の磁気抵抗効果素子２１ａ、２１ｂに対して強いバイアス磁界を印加することが可能となっている。
【００５５】
なお、図１０Ｃのハードバイアス構成では、ハードバイアス層２２ｅを三角形状に形成した一例について説明したが、この構成に限定されない。一対のハードバイアス層２２ｅが、複数の素子部２６毎に形成されていればよく、ハードバイアス層２２が円形や平行四辺形であってもよい。
【００５６】
なお、本実施の形態に係るハードバイアス構成は、一対のハードバイアス層２２が着磁方向に交差する側面によって、ハードバイアス層２２の漏洩磁界を各素子部２６に印加する構成であれば、どのような構成でもよい。この構成によれば、一方向に着磁されたハードバイアス層２２により、一対の磁気抵抗効果素子２１ａ、２１ｂに対して互いに逆向きのバイアス磁界を印加することが可能となる。
【００５７】
図１１を参照して、電流センサのセンサチップの製造方法について説明する。図１１は、センサチップの製造方法の説明図である。なお、図１１は、センサチップの製造方法の一例を示すものであり、これに限定されるものではない。
【００５８】
図１１Ａに示すように、電流センサ１においては、基板１１（ウェーハ）上に絶縁層である熱シリコン酸化膜１２が形成される。熱シリコン酸化膜１２上には、アルミニウム酸化膜１３が形成される。アルミニウム酸化膜１３は、例えば、スパッタリング等の方法により成膜することができる。また、基板１１としては、シリコン基板等が用いられる。
【００５９】
アルミニウム酸化膜１３上には、分割予定のセンサチップ毎に磁気抵抗効果素子２１が形成される。このとき、各センサチップに２つの磁気抵抗効果素子２１によって磁界検出用のハーフブリッジ回路が作り込まれる。磁気抵抗効果素子２１としては、ＴＭＲ素子（トンネル型磁気抵抗効果素子）、ＧＭＲ素子（巨大磁気抵抗効果素子）などを用いることができる。例えば、ＧＭＲ素子として、反強磁性層、固定磁性層、非磁性層、フリー磁性層を有する多層膜で構成されるスピンバルブ型ＧＭＲ素子やスピンバルブ型ＴＭＲ素子を用いることができる。
【００６０】
スピンバルブ型ＧＭＲ素子としては、ミアンダ形状を有するＧＭＲ素子である。このミアンダ形状においては、リニアリティを考慮すると、ピン（Ｐｉｎ）方向の幅Ｄが０．５μｍ〜１０μｍであることが好ましい。このようなミアンダ形状にすることにより、ホール素子よりも少ない端子数（２端子）で磁気抵抗効果素子の出力を採ることができる。また、スピンバルブ型ＴＭＲ素子としては、リニアリティを考慮すると、ピン方向の幅が０．５μｍ〜１０μｍの長方形であることが好ましい。
【００６１】
図１１Ｂに示すように、各磁気抵抗効果素子２１の素子部２６の延在方向の両側方には、ハードバイアス層２２が形成される。ハードバイアス層２２は、アルミニウム酸化膜１３上に絶縁層（不図示）を介して積層される。ハードバイアス層２２は、磁気抵抗効果素子２１の素子部２６に直交する一方向（紙面に対して直交方向）に磁界が印加される。ハードバイアス層２２は、上記したハードバイアス構成で形成されており、着磁方向に対して直交方向に漏洩磁界を発生させる。この場合、ハードバイアス層２２は、隣接する磁気抵抗効果素子２１間で逆向きに漏洩磁界を発生させるように形成されている。このため、隣接する磁気抵抗効果素子２１のフリー磁性層には、素子部２６に平行なバイアス磁界が逆向きに印加される。
【００６２】
図１１Ｃに示すように、磁気抵抗効果素子２１及びハードバイアス層２２を形成したアルミニウム酸化膜１３上には、絶縁層としてポリイミド層１４が形成される。ポリイミド層１４は、ポリイミド材料を塗布し、硬化することにより形成することができる。ポリイミド層１４上には、保護膜としてシリコン酸化膜１５が形成される。シリコン酸化膜１５は、例えば、スパッタリング等の方法により成膜することができる。そして、このように回路パターンが作り込まれた基板は、ダイシングによって個々のセンサチップ２に分割され、一対のセンサチップ２をリードフレームにダイボンディングすることで電流センサ１が形成される。
【００６３】
このように形成された電流センサ１では、被測定電流からの誘導磁界の印加方向（理想感度軸方向）に対して感度軸方向が傾くようにセンサチップ２が配置された場合でもセンサ出力の直線性の低下が抑制される。すなわち、一方の磁気抵抗効果素子２１ａのフリー磁性層では、誘導磁界に対してバイアス磁界がプラス方向に作用し、他方の磁気抵抗効果素子２１ｂのフリー磁性層では、誘導磁界に対してバイアス磁界がマイナス方向に作用する。したがって、バイアス磁界のオフセット成分によって一対の磁気抵抗効果素子２１ａ、２１ｂの感度が互いに逆向き変化するため、一対の磁気抵抗効果素子２１ａ、２１ｂの感度変化が相殺されてセンサ出力の直線性の低下が抑制される。
【００６４】
本発明は上記実施の形態に限定されず、種々変更して実施することができる。例えば、上記実施の形態における各素子の接続関係、大きさなどは適宜変更して実施することが可能である。また、上記実施の形態においては、磁気比例式電流センサを例示して説明しているが、この構成に限定されない。本発明は、磁気平衡式電流センサに適用することも可能である。また、本実施の形態では、フルブリッジ回路の２つのセンサ出力の差動出力を得る構成としたが、この構成に限定されない。電流センサは、ハーフブリッジ回路の１つのセンサ出力を得るものであってもよい。また、本実施の形態では、各センサチップに形成されたハーフブリッジ回路を２つ組み合わせてフルブリッジ回路を形成する構成としたが、この構成に限定されない。１つのセンサチップにフルブリッジ回路を形成してもよい。これらの構成であっても、センサ出力の直線性の低下を抑制することが可能である。その他、本発明は、本発明の範囲を逸脱しないで適宜変更して実施することができる。
【産業上の利用可能性】
【００６５】
本発明は、電気自動車やハイブリッドカーのモータ駆動用の電流の大きさを検出する電流センサに適用することが可能である。【００６６】
本出願は、２０１１年６月１３日に出願の特願２０１１−１３１１８６に基づく。この内容は、全てここに含めておく。
【図１】
0005853316.tif 000002
【図２】
0005853316.tif 000003
【図３】
0005853316.tif 000004
【図４】
0005853316.tif 000005
【図５】
0005853316.tif 000006
【図６】
0005853316.tif 000007
【図７】
0005853316.tif 000008
【図８】
0005853316.tif 000009
【図９】
0005853316.tif 000010
【図１０】
0005853316.tif 000011
【図１１】
0005853316.tif 000012