(57)【特許請求の範囲】
【請求項１】
ｎ型導電性を有するＧａＮ系半導体で形成されたｎ型半導体層と、
前記ｎ型半導体層上に形成され、ＧａＮ系半導体で形成され、バリア層とウェル層とが交互に複数層積層された多重量子井戸構造を有する活性層と、
前記活性層上に形成され、ｐ型導電性を有するＧａＮ系半導体で形成されたｐ型半導体層と
を有し、
前記活性層は、厚さ方向中心位置よりもｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークが低くなっているＧａＮ系半導体発光素子であって、
前記活性層は、
前記ｐ型半導体層側部分において、最もｐ型半導体層側のバリア層がＩｎＧａＮ／ＧａＮ層２層構造で形成され、かつ、前記ウェル層の１つの直上に積層され、ｐ型半導体層側から２番目以降の複数のバリア層は、少なくとも１つのＩｎＧａＮ単層構造バリア層を有し、すべて前記ウェル層で挟まれるＩｎＧａＮ層単層で形成されているか、または、前記ウェル層で挟まれるＩｎＧａＮ層単層のバリア層と前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造のバリア層とが混在した状態で形成され、
前記ｎ側半導体層側部分において、最もｎ型半導体層側のバリア層がＧａＮ層単層で形成され、かつ、その直上に前記ウェル層が積層され、ｎ型半導体層側から２番目以降のバリア層が、前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造で形成されており、前記ウェル層が、前記ＩｎＧａＮ／ＧａＮ層のバリア層のＩｎＧａＮ層、及び、前記ＩｎＧａＮ層のバリア層よりもバンドギャップの狭いＩｎＧａＮ層で形成されているＧａＮ系半導体発光素子。
【請求項２】
ｎ型導電性を有するＧａＮ系半導体で形成されたｎ型半導体層と、
前記ｎ型半導体層上に形成され、ＧａＮ系半導体で形成され、バリア層とウェル層とが交互に複数層積層された多重量子井戸構造を有する活性層と、
前記活性層上に形成され、ｐ型導電性を有するＧａＮ系半導体で形成されたｐ型半導体層と
を有し、
前記活性層は、厚さ方向中心位置よりもｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークが低くなっているＧａＮ系半導体発光素子であって、
前記活性層は、
前記ｎ型半導体層側部分において、最もｎ型半導体層側のバリア層がＧａＮ層単層で形成され、かつ、直上に前記ウェル層の１つが積層され、ｎ型半導体層側から２番目以降の複数のバリア層は少なくとも１つのＧａＮ単層構造バリア層を有し、すべて前記ウェル層で挟まれるＧａＮ層単層で形成されているか、または、前記ウェル層で挟まれるＧａＮ層単層のバリア層と前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造のバリア層とで形成され、
前記ｐ側半導体層側部分のバリア層が、ＩｎＧａＮ／ＧａＮ層２層構造で形成されており、ウェル層が、前記ＩｎＧａＮ／ＧａＮ層のバリア層のＩｎＧａＮ層よりもバンドギャップの狭いＩｎＧａＮ層で形成されているＧａＮ系半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ系半導体発光素子に関する。
【背景技術】
【０００２】
ＧａＮ系半導体を用いた発光ダイオード（ＬＥＤ）は、近年、照明用途等として、大電流で大出力のものが求められている。しかし、ＧａＮ系半導体を用いたＬＥＤは、電流密度を増加させると発光効率が低下するＤｒｏｏｐ現象が生じるなど、発光効率を向上させることが容易ではない。
【先行技術文献】
【特許文献】
【０００３】
【非特許文献１】Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. ９１, １８３５０７（２００７）
【非特許文献２】Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. ９４, ０１１１１３（２００９）
【非特許文献３】Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. ９５, ２４１１０９（２００９）
【特許文献１】特開２００２−２７０８９４号公報
【特許文献２】特開２００９−２５９８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は、発光効率向上が図られた新規な構造のＧａＮ系半導体発光素子を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、ｎ型導電性を有するＧａＮ系半導体で形成されたｎ型半導体層と、前記ｎ型半導体層上に形成され、ＧａＮ系半導体で形成され、バリア層とウェル層とが交互に複数層積層された多重量子井戸構造を有する活性層と、前記活性層上に形成され、ｐ型導電性を有するＧａＮ系半導体で形成されたｐ型半導体層とを有し、前記活性層は、厚さ方向中心位置よりもｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークが低くなっているＧａＮ系半導体発光素子であって、前記活性層は、前記ｐ型半導体層側部分において、最もｐ型半導体層側のバリア層がＩｎＧａＮ／ＧａＮ層２層構造で形成され、かつ、前記ウェル層の１つの直上に積層され、ｐ型半導体層側から２番目以降の複数のバリア層は、少なくとも１つのＩｎＧａＮ単層構造バリア層を有し、すべて前記ウェル層で挟まれるＩｎＧａＮ層単層で形成されているか、または、前記ウェル層で挟まれるＩｎＧａＮ層単層のバリア層と前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造のバリア層とが混在した状態で形成され、前記ｎ側半導体層側部分において、最もｎ型半導体層側のバリア層がＧａＮ層単層で形成され、かつ、その直上に前記ウェル層が積層され、ｎ型半導体層側から２番目以降のバリア層が、前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造で形成されており、前記ウェル層が、前記ＩｎＧａＮ／ＧａＮ層のバリア層のＩｎＧａＮ層、及び、前記ＩｎＧａＮ層のバリア層よりもバンドギャップの狭いＩｎＧａＮ層で形成されているＧａＮ系半導体発光素子が提供される。
また、本発明の他の観点によれば、ｎ型導電性を有するＧａＮ系半導体で形成されたｎ型半導体層と、前記ｎ型半導体層上に形成され、ＧａＮ系半導体で形成され、バリア層とウェル層とが交互に複数層積層された多重量子井戸構造を有する活性層と、前記活性層上に形成され、ｐ型導電性を有するＧａＮ系半導体で形成されたｐ型半導体層とを有し、前記活性層は、厚さ方向中心位置よりもｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークが低くなっているＧａＮ系半導体発光素子であって、前記活性層は、前記ｎ型半導体層側部分において、最もｎ型半導体層側のバリア層がＧａＮ層単層で形成され、かつ、直上に前記ウェル層の１つが積層され、ｎ型半導体層側から２番目以降の複数のバリア層は少なくとも１つのＧａＮ単層構造バリア層を有し、すべて前記ウェル層で挟まれるＧａＮ層単層で形成されているか、または、前記ウェル層で挟まれるＧａＮ層単層のバリア層と前記ウェル層で挟まれるＩｎＧａＮ／ＧａＮ層２層構造のバリア層とで形成され、前記ｐ側半導体層側部分のバリア層が、ＩｎＧａＮ／ＧａＮ層２層構造で形成されており、ウェル層が、前記ＩｎＧａＮ／ＧａＮ層のバリア層のＩｎＧａＮ層よりもバンドギャップの狭いＩｎＧａＮ層で形成されているＧａＮ系半導体発光素子が提供される。
【発明の効果】
【０００６】
ＧａＮ系半導体発光素子の多重量子井戸構造の活性層において、ｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークを低くすることにより、発光効率の向上を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】図１Ａ及び図１Ｂは、それぞれ、第１シミュレーションで得られた第１比較例及び第２比較例の活性層におけるコンダクションバンドのバンド図及びバレンスバンドのバンド図である。
【図２】図２Ａは、第２シミュレーションで想定した発光素子の構造を示す概略断面図であり、図２Ｂは、第３比較例によるＧａＮ系半導体発光素子のコンダクションバンドの概略的なバンド図である。
【図３】図３Ａ及び図３Ｂは、それぞれ、第１実施例及び第２実施例によるＧａＮ系半導体発光素子のコンダクションバンドの概略的なバンド図である。
【図４】図４は、第２シミュレーションで得られた第１実施例、第２実施例、及び第３比較例によるＧａＮ系半導体発光素子のＩＱＥの電流密度依存性を示すグラフである。
【発明を実施するための形態】
【０００８】
本発明の実施例によるＧａＮ系半導体発光素子について説明する前に、まず、第１比較例及び第２比較例によるＧａＮ系半導体発光素子について、多重量子井戸構造の活性層のバンド構造を調べた第１シミュレーションについて説明する。
【０００９】
なお、ＧａＮ系半導体は、少なくともＧａとＮとを含む。例えばＩｎをＧａＮに添加してＩｎＧａＮとすることにより、Ｉｎ組成に応じてバンドギャップを狭くすることができる。また、例えばＡｌをＧａＮに添加してＡｌＧａＮとすることにより、Ａｌ組成に応じてバンドギャップを広くすることができる。
【００１０】
積層構造のバリア層、例えば、ＩｎＧａＮ層とＧａＮ層との積層構造のバリア層を、ＩｎＧａＮ／ＧａＮ層等と表記する。「／」の左方側に、ｎ型半導体層側に配置される層を記す。
【００１１】
第１比較例の活性層は、バリア層をＧａＮ層とし、第２比較例の活性層は、バリア層をＩｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ層とした。第１比較例及び第２比較例とも、ウェル層はＩｎ０．１７Ｇａ０．８３Ｎ層とした。バリア層やウェル層の厚さや、層数等の条件は、第１比較例及び第２比較例で共通である。
【００１２】
シミュレーションには、ＳＴＲ社のバンドギャップモデリングシミュレーションソフトウェアであるＳｉＬＥＮＳｅを用い、歪み、分極、転位欠陥、オージェ効果等を考慮した計算を行った。
【００１３】
図１Ａ及び図１Ｂは、それぞれ、第１シミュレーションで得られた第１比較例及び第２比較例の活性層におけるコンダクションバンドのバンド図及びバレンスバンドのバンド図である。バレンスバンドにおいて、バリア層をＧａＮ層とした第１比較例に比べ、バリア層をＩｎＧａＮ／ＧａＮ層とした第２比較例の方が、バリア層のホールに対するポテンシャルのピークがやや低くなっていることわかる。
【００１４】
なお、概略的なバンド図（例えば後述する図３Ａ参照）を考える限りは、ＧａＮ層のバリア層のポテンシャルのピークと、ＩｎＧａＮ／ＧａＮ層のバリア層のポテンシャルのピークとは、どちらもＧａＮ層の部分でピークを取って一致するように思われる。しかし、第１シミュレーションを実施したところ、バレンスバンドにおいて、ＧａＮバリア層よりも、ＩｎＧａＮ／ＧａＮバリア層の方が、ホールに対するポテンシャルのピークがやや低くなることがわかった。
【００１５】
次に、本発明の第１実施例、第２実施例によるＧａＮ系半導体発光素子、及び、第３比較例によるＧａＮ系半導体発光素子に対し、内部量子効率（ＩＱＥ）の電流密度依存性を調べた第２シミュレーションについて説明する。
【００１６】
図２Ａは、第２シミュレーションで想定した発光素子の構造を示す概略断面図である。厚さ５μｍのｎ型ＧａＮ層１上に、多重量子井戸構造の活性層２が形成され、活性層２上に、ｐ型Ａｌ０．１５Ｇａ０．８５Ｎ層による厚さ２０ｎｍのｐ型クラッド層（電子ブロック層）３が形成され、ｐ型クラッド層３上に、厚さ８０ｎｍのｐ型ＧａＮ層４が形成されている。第１実施例、第２実施例、及び第３比較例によるＧａＮ系半導体発光素子は、それぞれ、活性層２の構造が異なり、残りの構造は共通である。
【００１７】
図２Ｂ、図３Ａ、及び図３Ｂは、それぞれ、第３比較例、第１実施例、及び第２実施例によるＧａＮ系半導体発光素子のコンダクションバンドの概略的なバンド図であり、活性層２の積層構造を示す。
【００１８】
第３比較例、第１実施例、及び第２実施例の活性層２において共通に、１０層のバリア層ｂ１〜ｂ１０と、９層のウェル層ｗ１〜ｗ９とが、交互に積層されている。最もｎ型半導体層側のバリア層ｂ１をファーストバリア層、最もｐ型半導体層側のバリア層ｂ１０をラストバリア層と呼び、中間のバリア層ｂ２〜ｂ９を、内部バリア層と呼ぶ。
【００１９】
第３比較例による活性層２は、以下のようなものである。
【００２０】
バリア層・・・  ファーストバリア：ＧａＮ（厚さ５ｎｍ）
内部バリア：Ｉｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）                      
ラストバリア：Ｉｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）
バリア数：１０
ウェル層・・・  Ｉｎ０．１７Ｇａ０．８３Ｎ（厚さ３．５ｎｍ）
ウェル数：９
第１実施例による活性層２は、以下のようなものである。
【００２１】
バリア層・・・  ファーストバリア：ＧａＮ（厚さ５ｎｍ）
内部バリア：ｎ型半導体層側から４層はＧａＮ（厚さ５ｎｍ）、それよりｐ型半導体層側の４層はＩｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）
ラストバリア：Ｉｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）
バリア数：１０
ウェル層・・・  Ｉｎ０．１７Ｇａ０．８３Ｎ（厚さ３．５ｎｍ）
ウェル数：９
第２実施例による活性層２は、以下のようなものである。
【００２２】
バリア層・・・  ファーストバリア：ＧａＮ（厚さ５ｎｍ）
内部バリア：ｎ型半導体層側から７層はＩｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）、それよりｐ型半導体層側の１層はＩｎ０．０３Ｇａ０．９７Ｎ（厚さ５ｎｍ）
ラストバリア：Ｉｎ０．０３Ｇａ０．９７Ｎ／ＧａＮ（厚さ２ｎｍ／３ｎｍ）
バリア数：１０
ウェル層・・・  Ｉｎ０．１７Ｇａ０．８３Ｎ（厚さ３．５ｎｍ）
ウェル数：９
つまり、第３比較例は８層の内部バリア層ｂ２〜ｂ９がすべてＩｎＧａＮ／ＧａＮ層であり、第１実施例は８層の内部バリア層のうちｎ型半導体層側の４層ｂ２〜ｂ５がＧａＮ層で、ｐ型半導体層側の４層ｂ６〜ｂ９がＩｎＧａＮ／ＧａＮ層であり、第２実施例は８層の内部バリア層のうちｎ型半導体層側の７層ｂ２〜ｂ８がＩｎＧａＮ／ＧａＮ層で、ｐ型半導体層側の１層ｂ９がＩｎＧａＮ層である。
【００２３】
なお、ウェル層に用いられるＩｎｘＧａ１−ｘＮ層のＩｎ組成ｘは、バリア層に用いられるＩｎｙＧａ１−ｙＮ層のＩｎ組成ｙに対し、バンドギャップが狭くなるように選ばれており、例えば０．１０≦ｘ≦０．２５であり、０．０１≦ｙ≦０．０５である。本シミュレーションでは一例として、ｘ＝０．１７、ｙ＝０．０３としている。
【００２４】
シミュレーションには、ＳＴＲ社のバンドギャップモデリングシミュレーションソフトウェアであるＳｉＬＥＮＳｅを用い、歪み、分極、転位欠陥、オージェ効果等を考慮した計算を行った。電子移動度を２００ｃｍ２／Ｖ．ｓとし、ホール移動度を５ｃｍ２／Ｖ．ｓとした。
【００２５】
図４は、第２シミュレーションで得られた第１実施例、第２実施例、及び第３比較例によるＧａＮ系半導体発光素子のＩＱＥの電流密度依存性を示すグラフである。第１実施例の結果を四角のプロットで示し、第２実施例の結果をバツ印のプロットで示し、第３比較例の結果を菱形のプロットで示す。
【００２６】
どのサンプルについても、ＩＱＥは、電流密度が０から増えると急激に大きくなり、最大値を取った後、電流密度増加に伴い緩やかに減少する傾向を示している。
【００２７】
第１実施例は、第３比較例に比べ、調べた電流密度のほぼ全域に亘ってＩＱＥがやや高くなる傾向が見られる。
【００２８】
第２実施例は、第３比較例に比べ、ＩＱＥの最大値は減少しているものの、電流密度増加に伴いＩＱＥが漸減する裾の部分（おおよそ１５Ａ／ｃｍ２以上）では、ＩＱＥが高くなっている。第２実施例は、第１実施例と比べても、電流密度増加に伴いＩＱＥが漸減する裾の部分（おおよそ２０Ａ／ｃｍ２以上）で、高いＩＱＥが得られている。
【００２９】
第１実施例、第２実施例、及び第３比較例のすべてのサンプルで、ＩＱＥが、最大値を取った後に電流密度増加に伴い減少する現象（Ｄｒｏｏｐ現象）が見られるが、第２実施例は、第３比較例あるいは第１実施例と比べて、電流密度増加に伴うＩＱＥの減少の度合いが緩やかになっているといえ、Ｄｒｏｏｐ現象が緩和される傾向が見られる。
【００３０】
実施例によるＧａＮ系半導体発光素子は、例えば、１ｍｍ□サイズの発光ダイオード（ＬＥＤ）を作製して、３５０ｍＡの電流を流す使用態様（電流密度３５Ａ／ｃｍ２）を想定している。電流密度の範囲でいうならば、おおよそ３０Ａ／ｃｍ２以上での使用を想定している。このような高い電流密度の範囲であれば、第２実施例は、第３比較例に比べて高いＩＱＥを得ることができる。
【００３１】
このように、第１実施例及び第２実施例の発光素子は、第３比較例に比べ、ＩＱＥを向上させることができる。次に、第１実施例及び第２実施例の発光素子でＩＱＥが向上した理由について考察する。なお、以下の考察は、上述のシミュレーション結果を解釈するための１つの考え方を示すものである。
【００３２】
活性層２の、厚さ方向中心よりもｎ型半導体層側部分、及び、厚さ方向中心よりもｐ型半導体層側部分を、それぞれ単に、活性層２のｎ型半導体層側部分、活性層２のｐ型半導体層側部分と呼ぶこととする。第１実施例、第２実施例、及び第３比較例の活性層２では、バリア層ｂ１〜ｂ５がｎ型半導体層側部分のバリア層となり、バリア層ｂ６〜ｂ１０がｐ型半導体層側部分のバリア層となる。
【００３３】
まず、第１実施例で第３比較例に比べＩＱＥが向上した理由について考察する。上述のように、第１シミュレーションより、ＧａＮ層のバリア層よりも、ＩｎＧａＮ／ＧａＮ層のバリア層の方が、バレンスバンドにおけるホールに対するポテンシャルのピークが低くなり、ホールに対するバリア性が低くなる。
【００３４】
第３比較例では、すべての内部バリア層ｂ２〜ｂ９がＩｎＧａＮ／ＧａＮ層であるのに対し、第１実施例では、ｎ型半導体層側部分の４層の内部バリア層ｂ２〜ｂ５をＧａＮ層とした。
【００３５】
このため、第１実施例は、活性層２のｎ型半導体層側部分で、ｐ型半導体層側部分に比べ、バレンスバンドのホールに対するポテンシャルのピーク（ホールに対するバリア性）が高くなっている構造といえる。また、活性層のｐ型半導体側部分では、ｎ型半導体層側部分に比べ、バレンスバンドのホールに対するポテンシャルのピーク（ホールに対するバリア性）の上昇が抑制されている構造であるともいえる。
【００３６】
従って、第１実施例では、ｐ型半導体層側から活性層２に入るホールの流れの低減は抑制されつつ、ｎ型半導体層側にリークして非発光再結合するホールが減ることにより、発光効率が向上するのではないかと推測される。
【００３７】
なお、図３Ａに示した第１実施例のバリア層配列構造では、ｎ型半導体層側の内部バリア層（ｂ２〜ｂ５）をすべてＧａＮ層としたが、変形例として、ｎ型半導体層側の内部バリア層のうちのいくつかをＧａＮ層にしたバリア層配列構造でも、上記のような効果は得られるであろう。
【００３８】
つまり、活性層（活性層２）のｎ型半導体層側部分において、最もｎ型半導体層側のバリア層（ｂ１）がＧａＮ層で形成され、ｎ型半導体層側から２番目以降のバリア層（ｂ２〜ｂ５）が、すべてＧａＮ層で形成されているか、または、ＧａＮ層のバリア層とＩｎＧａＮ／ＧａＮ層のバリア層とで形成され、ｐ側半導体層側部分のバリア層（ｂ６〜ｂ１０）がＩｎＧａＮ／ＧａＮ層で形成されている構造で、上記のような効果が得られるであろう。
【００３９】
次に、第２実施例で第３比較例に比べＩＱＥが向上した理由について考察する。第３比較例では、すべての内部バリア層ｂ２〜ｂ９がＩｎＧａＮ／ＧａＮ層であるのに対し、第２実施例では、最もｐ型半導体層側の内部バリア層（ｐ型半導体層側から２番目のバリア層）ｂ９をＩｎＧａＮ層とした。
【００４０】
ＩｎＧａＮバリア層は、ＧａＮ層よりもバンドギャップが狭いので、ＩｎＧａＮ／ＧａＮバリア層あるいはＧａＮバリア層に比べ、（コンダクションバンドにおける電子に対するポテンシャルのピークが低いとともに、）バレンスバンドにおけるホールに対するポテンシャルのピークが低い。
【００４１】
第２実施例は、ｐ型半導体層側から２番目のバリア層ｂ９のホールに対するバリア性が低くなったことにより、ｐ型半導体層側から２番目のウェル層ｗ８へのホールの流入が増加するとともに、最もｐ型半導体層側のウェルｗ９でのホール密度が減少すると考えられる。これにより、オージェ効果が緩和されて、発光効率が向上するのではないかと推測される。
【００４２】
なお、図３Ｂに示した第２実施例のバリア層配列構造では、最もｐ型半導体層側の内部バリア層ｂ９をＩｎＧａＮ層としたが、変形例として、ｐ型半導体層側の内部バリア層のうちのいくつかをＩｎＧａＮ層にしたバリア層配列構造でも、上記のような効果は得られるであろう。
【００４３】
つまり、活性層（活性層２）のｐ型半導体層側部分において、最もｐ型半導体層側のバリア層（ｂ１０）がＩｎＧａＮ／ＧａＮ層で形成され、ｐ型半導体層側から２番目以降のバリア層（ｂ９〜ｂ６）が、すべてＩｎＧａＮ層で形成されているか、または、ＩｎＧａＮ層のバリア層とＩｎＧａＮ／ＧａＮ層のバリア層とで形成され、ｎ側半導体層側部分において、最もｎ型半導体層側のバリア層（ｂ１）がＧａＮ層で形成され、ｎ型半導体層側から２番目以降のバリア層（ｂ２〜ｂ５）が、ＩｎＧａＮ／ＧａＮ層で形成されている構造で、上記のような効果が得られるであろう。
【００４４】
第１実施例及び第２実施例をまとめて捉えると、活性層２のｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドのホールに対するポテンシャルのピークが低くなっている構造により、発光効率向上が図られたのではないかということができる。
【００４５】
以上説明したように、ＧａＮ系半導体発光素子の多重量子井戸構造の活性層において、ｐ型半導体層側部分で、ｎ型半導体層側部分に比べ、バレンスバンドにおけるホールに対するポテンシャルのピークを低くすることにより、発光効率の向上を図ることができると考えられる。
【００４６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００４７】
１  ｎ型ＧａＮ層
２  活性層
３  ｐ型ＡｌＧａＮクラッド層
４  ｐ型ＧａＮ層
ｂ１〜ｂ１０  バリア層
ｗ２〜ｗ９  ウェル層
【図１】
0005912564.tif 000002
【図２】
0005912564.tif 000003
【図３】
0005912564.tif 000004
【図４】
0005912564.tif 000005