(57)【特許請求の範囲】
【請求項１】
第１の主面および第２の主面を有する炭化珪素基板と、
前記炭化珪素基板の前記第１の主面上に配置された炭化珪素層と、
前記炭化珪素基板の前記第２の主面上に配置されたオーミック電極層と、
前記オーミック電極層上に配置された金属電極層とを備え、
前記炭化珪素基板の前記第２の主面の周辺部において、少なくとも、対向する一組の辺に沿って、切り欠き部が形成されており、
前記オーミック電極層および前記金属電極層は、前記第２の主面上から前記切り欠き部表面上にわたって配置されており、
前記切り欠き部は、前記辺に直交する断面の形状が、角部を有しており、
前記断面において、
前記切り欠き部における前記炭化珪素基板の端部での前記炭化珪素基板の厚みは、前記切り欠き部が形成されていない部分における前記炭化珪素基板の厚みよりも小さく、かつ前記角部の底における前記炭化珪素基板の厚みよりも大きく、
前記炭化珪素基板の前記第２の主面に、溝部がさらに配置されている半導体素子。
【請求項２】
請求項１記載の半導体素子において、
前記切り欠き部が有する前記角部がなす角度は、９０度よりも小さい半導体素子。
【請求項３】
請求項１記載の半導体素子において、
前記切り欠き部は、前記炭化珪素基板の前記第２の主面の周辺部全体にわたって、形成されている半導体素子。
【請求項４】
請求項３記載の半導体素子において、
前記炭化珪素基板の前記第２の主面の対角線を通る断面での前記切り欠き部の幅は、前記炭化珪素基板の前記第２の主面における対向する一組の辺の中点同士を結ぶ線を通る断面での前記切り欠き部の幅よりも大きい半導体素子。
【請求項５】
請求項１記載の半導体素子において、
前記溝部は、前記炭化珪素基板の前記第２の主面において、隣接する２つの辺に沿って配置された前記切り欠き部をつなぐ位置に配置されている半導体素子。
【請求項６】
第１の主面上に炭化珪素層が形成された炭化珪素基板を準備する工程と、
前記炭化珪素層上に、スクライブラインが形成された回路素子層を形成する工程と、
前記炭化珪素基板の第２の主面のうち、前記スクライブラインに対応する部分に対して、異方性エッチングにより、前記スクライブラインと同一方向に延びる凹部を形成する工程と、
前記凹部が形成された前記第２の主面上に、オーミック電極層を形成する工程と、
前記オーミック電極層上に金属電極層を形成する工程と、
前記スクライブラインに沿って前記炭化珪素基板を半導体素子に個片化する工程とを備え、
前記凹部は、両側面と底面とがそれぞれ角部をなすように形成され、
前記凹部に、前記角部として、サブトレンチが形成されている、半導体素子の製造方法。
【請求項７】
請求項６記載の半導体素子の製造方法において、
前記個片化する工程において、前記第２の主面からブレードを入れて、ダイシングを行う、半導体素子の製造方法。
【請求項８】
請求項１から５のうちいずれか１項に記載の半導体素子と、
表面に配線層が配置されたモジュール基板と、
前記配線層の少なくとも一部上に配置された導電接続層とを備え、
前記導電接続層を介して、前記配線層と、前記半導体素子の前記第２の主面上における前記金属電極層とが、接続されている半導体モジュール。
【請求項９】
請求項８記載の半導体モジュールにおいて、
前記導電接続層の厚さは、前記半導体素子の前記第２の主面の中央部よりも、前記切り欠き部の位置の方が厚い半導体モジュール。
【請求項１０】
請求項１から５のうちいずれか１項に記載の半導体素子を準備する工程と、
配線層を有するモジュール基板を準備する工程と、
前記モジュール基板の前記配線層上に、導電接続層を形成する工程と、
前記導電接続層を介して、前記半導体素子の前記第２の主面上における前記金属電極層を、前記モジュール基板の前記配線層に接続する工程とを備える、半導体モジュールの製造方法。
【請求項１１】
請求項１から５のうちいずれか１項に記載の半導体素子と、
リードフレームと、
前記リードフレームの少なくとも一部上に配置された導電接続層とを備え、
前記導電接続層を介して、前記リードフレームと、前記半導体素子の前記第２の主面上における前記金属電極層とが接続されている半導体パッケージ。
【請求項１２】
請求項１１記載の半導体パッケージにおいて、
前記導電接続層の厚さは、前記半導体素子の前記第２の主面の中央部よりも、前記切り欠き部の位置の方が厚い半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、炭化珪素基板を有する半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。【０００３】
ＳｉＣを用いたパワー素子のうち代表的なスイッチング素子は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）や金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）である。このようなスイッチング素子では、ゲート電極に印加する電圧によって、数Ａ（アンペア）以上のドレイン電流が流れるオン状態と、ドレイン電流がゼロとなるオフ状態とをスイッチングすることができる。また、ＳｉＣによれば、オフ状態のとき、数百Ｖ以上の高耐圧を実現できる。また他にも整流素子として、ショットキーダイオードやｐｎダイオードが報告されており、いずれも大電流、高耐圧を実現する整流素子として期待されている。【０００４】
これらのパワーデバイスは、基板面の表裏方向に電流を流す構造が多く採用されている。この場合、表面側はフォトレジストを用いたパターニング加工が施されるが、裏面側はほぼ全面にオーミック接合を形成する場合がほとんどである。【０００５】
これらのパワー素子をモジュールにする場合には、裏面側の電極とモジュール基板の配線層との接続には、半田などの導電材料を介して、全面で接合が形成される。そのため、動作時には、パワー素子（Ｓｉ，ＳｉＣ，ＧａＮなど）と配線層材料（主に銅など）との熱膨張係数差に応じた熱応力が加わることによって、接合部分の信頼性が大きな問題となる。【０００６】
この接合部分の信頼性を向上させるために、個片化する前にチップの外周部に相当する部分の裏面に予めダイサーによるハーフカットによって凹みを形成しておき、個片化して実装する際にその空間に半田を充填させることによって、チップ外周部の半田層の厚みを厚くし、接合信頼性を向上させる方法が検討されている。（特許文献１、２を参照）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭５６−４８１４２号公報
【特許文献２】特開平６−１７７１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
炭化珪素基板を有する半導体素子の場合、裏面に形成した金属電極層（例えばＴｉ／Ｎｉ／Ａｇによる積層電極）が、基板に形成したオーミック電極層から剥離しやすい、という問題がある。例えば、ウェハをダイシングによって個片化する際に、裏面電極と半導体素子裏面との接合部において、柔らかい金属層と硬い半導体素子間との界面に大きなストレスが加わる。これが、裏面電極の剥離の要因となる。また、半導体素子をモジュール化した際に、最も熱膨張係数差の異なる界面に応力が加わるため、これが裏面電極の剥離に繋がる。すなわち、金属電極層に剥離のきっかけがあれば、製造工程中の熱ストレスによって剥離が進行してしまい、場合によっては、金属電極層が半導体素子の裏面全体にわたって剥離してしまう。【０００９】
一方、上述した特許文献１，２では、半田層の厚みを厚くすることによって接合部の信頼性を高めることについては検討されているが、上のような、炭化珪素基板を有する半導体素子における裏面電極と半導体素子裏面との接合信頼性、すなわち裏面の金属電極層の剥離の問題に関しては、何ら検討されていない。【００１０】
そこで、本開示は、炭化珪素基板を有する半導体素子において、裏面に配置された金属電極層の剥離を抑制可能にする半導体素子を提供する。
【課題を解決するための手段】
【００１１】
本明細書において開示される半導体素子は、第１の主面および第２の主面を有する炭化珪素基板と、炭化珪素基板の第１の主面上に配置された炭化珪素層と、炭化珪素基板の第２の主面上に配置されたオーミック電極層と、オーミック電極層上に配置された金属電極層とを備え、炭化珪素基板の第２の主面の周辺部において、少なくとも、対向する一組の辺に沿って、切り欠き部が形成されており、オーミック電極層および金属電極層は、第２の主面上から切り欠き部表面上にわたって配置されており、切り欠き部は、辺に直交する断面の形状が、角部を有しており、前記断面において、切り欠き部における炭化珪素基板の端部での炭化珪素基板の厚みは、切り欠き部が形成されていない部分における炭化珪素基板の厚みよりも小さく、かつ角部の底における炭化珪素基板の厚みよりも大きい。
【発明の効果】
【００１２】
本明細書において開示される技術によると、炭化珪素基板を有する半導体素子において、裏面に配置された金属電極層の剥離を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本開示の例示的な実施形態に係る半導体素子の概略構成を示す断面図
【図２】本開示の例示的な実施形態に係る半導体素子の切り欠き部の概略構成を拡大して示す断面図
【図３】（ａ）および（ｂ）は本開示の例示的な実施形態における半導体素子の形成工程を示すための断面図
【図４】（ａ）および（ｂ）は本開示の例示的な実施形態における半導体素子の形成工程を示すための断面図
【図５】（ａ）および（ｂ）は本開示の例示的な実施形態における半導体素子の形成工程を示すための断面図
【図６】本開示の例示的な実施形態における半導体素子のダイシング工程の別の例を示すための断面図
【図７】サブトレンチを有する凹部の断面形状の電子顕微鏡写真を示す図
【図８】（ａ）および（ｂ）は切り欠き部の配置の例を示す図
【図９】（ａ），（ｂ）および（ｃ）は本開示の例示的な実施形態における半導体素子の一変形例の概略構成を示す図
【図１０】（ａ）および（ｂ）は本開示の例示的な実施形態における半導体素子の他の変形例の概略構成を示す図
【図１１】（ａ），（ｂ）および（ｃ）は本開示の例示的な実施形態における半導体素子の他の変形例の概略構成を示す図
【図１２】本開示の例示的な実施形態に係る半導体素子を用いた半導体モジュールの概略構成を示す断面図
【図１３】（ａ）および（ｂ）は半導体モジュールの形成工程を示すための断面図
【図１４】（ａ）および（ｂ）は半導体モジュールの形成工程を示すための断面図
【図１５】本開示の例示的な実施形態に係る半導体素子を用いた半導体パッケージの概略構成を示す断面図
【発明を実施するための形態】
【００１４】
本開示の第１態様では、半導体素子は、第１の主面および第２の主面を有する炭化珪素基板と、前記炭化珪素基板の前記第１の主面上に配置された炭化珪素層と、前記炭化珪素基板の前記第２の主面上に配置されたオーミック電極層と、前記オーミック電極層上に配置された金属電極層とを備える。前記炭化珪素基板の前記第２の主面の周辺部において、少なくとも、対向する一組の辺に沿って、切り欠き部が形成されている。前記オーミック電極層および前記金属電極層は、前記第２の主面上から前記切り欠き部表面上にわたって配置されている。前記切り欠き部は、前記辺に直交する断面の形状が、角部を有している。前記断面において、切り欠き部における炭化珪素基板の端部での炭化珪素基板の厚みは、切り欠き部が形成されていない部分における炭化珪素基板の厚みよりも小さく、かつ角部の底における炭化珪素基板の厚みよりも大きい。
【００１５】
この態様によると、炭化珪素基板の第２の主面の周辺部において、断面形状が角部を有している切り欠き部が形成されている。このため、素子端面から金属電極層の剥離が生じた場合であっても、切り欠き部の角部において剥離方向の力のベクトルが異なる向きに走るため、剥離を抑えることができる。
【００１６】
第２態様では、第１態様の半導体素子において、前記切り欠き部が有する前記角部がなす角度は、９０度よりも小さい。
【００１７】
この態様によると、金属電極層の剥離を、より効果的に抑えることができる。
【００１８】
第３態様では、第１態様の半導体素子において、前記切り欠き部は、前記炭化珪素基板の前記第２の主面の周辺部全体にわたって、形成されている。
【００１９】
この態様によると、第２の主面の周辺部全体にわたって、金属電極層の剥離を抑えることができる。
【００２０】
第４態様では、第３態様の半導体素子において、前記炭化珪素基板の前記第２の主面の対角線を通る断面での前記切り欠き部の幅は、前記炭化珪素基板の前記第２の主面における対向する一組の辺の中点同士を結ぶ線を通る断面での切り欠き部の幅よりも大きい。
【００２１】
この態様によると、金属電極層にかかる応力が大きくなる、半導体素子の裏面の対角線上において、太い幅を有する切り欠き部が配置されることになるため、金属電極層の剥離を効果的に抑制することができる。
【００２２】
第５態様では、第３態様の半導体素子において、前記炭化珪素基板の前記第２の主面に、溝部がさらに配置されている。
【００２３】
この態様によると、金属電極層とオーミック電極層との界面において素子端面から金属電極層の剥離が生じた場合であっても、切り欠き部の角部に加えて、溝部の角部においても剥離方向の力のベクトルの向きが変わるため、剥離をさらに抑制することができる。
【００２４】
第６態様では、第５態様の半導体素子において、前記溝部は、前記炭化珪素基板の前記第２の主面において、隣接する２つの辺に沿って配置された前記切り欠き部をつなぐ位置に配置されている。
【００２５】
この態様によると、半導体素子を半田で実装する際に気泡が生じた場合であっても、溝部を通して気泡を除去することができる。
【００２６】
第７態様では、半導体素子の製造方法として、第１の主面上に炭化珪素層が形成された炭化珪素基板を準備する工程と、前記炭化珪素層上に、スクライブラインが形成された回路素子層を形成する工程と、前記炭化珪素基板の第２の主面のうち、前記スクライブラインに対応する部分に対して、異方性エッチングにより、前記スクライブラインと同一方向に延びる凹部を形成する工程と、前記凹部が形成された前記第２の主面上に、オーミック電極層を形成する工程と、前記オーミック電極層上に金属電極層を形成する工程と、前記スクライブラインに沿って前記炭化珪素基板を半導体素子に個片化する工程とを備える。前記凹部は、両側面と底面とがそれぞれ角部をなすように形成され、前記凹部に、前記角部として、サブトレンチが形成されている。
【００２７】
この態様によると、第１態様の半導体素子を、容易に製造することができる。
【００２８】
第８態様では、第７態様の半導体素子の製造方法において、前記個片化する工程において、前記第２の主面からブレードを入れて、ダイシングを行う。
【００２９】
この態様によると、第１の主面側の素子面積を大きくでき、また、チップの取れ数を増やすことができる。
【００３０】
第９態様では、半導体モジュールは、第１から第６態様のいずれかの半導体素子と、表面に配線層が配置されたモジュール基板と、前記配線層の少なくとも一部上に配置された導電接続層とを備え、前記導電接続層を介して、前記配線層と、前記半導体素子の前記第２の主面上における前記金属電極層とが、接続されている。
【００３１】
この態様によると、信頼性の高い半導体モジュールが実現される。
【００３２】
第１０態様では、第９態様の半導体モジュールにおいて、前記導電接続層の厚さは、前記半導体素子の前記第２の主面の中央部よりも、前記切り欠き部の位置の方が厚い。
【００３３】
この態様によると、半導体モジュールの信頼性がさらに向上する。
【００３４】
第１１態様では、半導体モジュールの製造方法は、第１から第６態様のいずれかの半導体素子を準備する工程と、配線層を有するモジュール基板を準備する工程と、前記モジュール基板の前記配線層上に、導電接続層を形成する工程と、前記導電接続層を介して、前記半導体素子の前記第２の主面上における前記金属電極層を、前記モジュール基板の前記配線層に接続する工程とを備えている。
【００３５】
この態様によると、第９態様の半導体モジュールを、容易に製造することができる。
【００３６】
第１２態様では、半導体パッケージは、第１から第６態様のいずれかの半導体素子と、リードフレームと、前記リードフレームの少なくとも一部上に配置された導電接続層とを備え、前記導電接続層を介して、前記リードフレームと、前記半導体素子の前記第２の主面上における前記金属電極層とが接続されている。
【００３７】
この態様によると、信頼性の高い半導体パッケージが実現される。
【００３８】
第１３態様では、第１２態様の半導体パッケージにおいて、前記導電接続層の厚さは、前記半導体素子の前記第２の主面の中央部よりも、前記切り欠き部の位置の方が厚い。
【００３９】
この態様により、半導体パッケージの信頼性がさらに向上する。
【００４０】
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
【００４１】
以下、本開示の例示的な実施の形態について図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００４２】
図１は本開示の例示的な実施形態に係る半導体素子の概略構成を示す断面図である。図１の半導体素子１０は、炭化珪素（ＳｉＣ）基板１１を備えている。炭化珪素基板１１は例えば、４Ｈ−ＳｉＣ（０００１）面からθ度（０≦θ≦１０度）傾いた主面を有し、基板表面（第１の主面）がＳｉ面側で、裏面（第２の主面）がＣ面側である。炭化珪素基板１１の表面に、例えばエピタキシャル成長したｎ型４Ｈ−ＳｉＣであるエピタキシャル層１２が炭化珪素層として形成されている。エピタキシャル層１２の上に半導体プロセスを用いて回路素子層１３が形成されている。回路素子層１３には回路が形成されており、ソース電極及びゲート電極を備える。
【００４３】
炭化珪素基板１１の裏面にはオーミック電極層１４が形成されている。オーミック電極層１４は、ここでは例えばチタンを含み、炭化珪素基板１１と接している側においてシリサイド化されている。厚さは例えば１５０ｎｍ程度である。オーミック電極層１４上には金属電極層１５が形成されている。金属電極層１５は、図１では１層で図示しているが、単層であっても多層であっても差し支えない。金属電極層１５の候補として、例えばＴｉ／Ｎｉ／Ａｇの積層電極が選択される。このとき、Ｔｉ側がオーミック電極層１４に接する構造となる。この金属電極層１５は、半導体モジュールの配線層やＴＯ−２２０等のリードフレームにダイボンディング(半田や導電性接着剤、金属拡散などによる接合)する際に配置される。
【００４４】
そして、炭化珪素基板１１の裏面において、チップ表面の周辺部の辺に沿って、切り欠き部２０が形成されている。この切り欠き部２０では、チップ表面の辺に直交する断面の形状が、角部２１を有している。図１に示すように、切り欠き部２０における炭化珪素基板１１の端部での炭化珪素基板１１の厚みＸは、切り欠き部２０が形成されていない部分における炭化珪素基板１１の厚みＺよりも小さく、かつ角部２１の底における炭化珪素基板１１の厚みＹよりも大きい。また、角部２１がなす角度は９０度よりも小さく、鋭角になっている。オーミック電極層１４および金属電極層１５は、炭化珪素基板１１の裏面上から切り欠き部２０表面上にわたって配置されている。
【００４５】
図２は、本実施形態に係る半導体素子の切り欠き部２０の概略構成を拡大して示す断面図である。図２に示すように、角部２１は丸みを帯びた形状であってもよい。このとき、角部２１がなす角度は、切り欠き部２０の底面１５０の角部２１近傍における接線１６０と、切り欠き部２０の側面１５２の角部２１近傍における接線１６２とのなす角度θにより定義される。
【００４６】
このように、本実施形態に係る半導体素子１０は、裏面において、周辺部の辺に沿って、断面形状に角部２１を有する切り欠き部２０が形成されている。このため、半導体素子１０の端面から金属電極層１５の剥離が生じた場合であっても、切り欠き部２０における角部２１において、剥離方向の力のベクトルの向きが変わるため、剥離の進行が止まる。したがって、金属電極層１５が半導体素子１０の裏面全面にわたって剥離してしまうことを抑制することができる。
【００４７】
以下、半導体素子１０の製造方法について、図３から図６を用いて説明する。
【００４８】
まず、図３（ａ）に示すように、表面（第１の主面）に炭化珪素層としてのエピタキシャル層１２を形成した炭化珪素基板１１を準備する。このとき、その界面にバッファー層（ｎ+型の半導体層、ここでは炭化珪素層）を約０．５から４μｍ程度（濃度は１ｘ１０１６から１ｘ１０１９ｃｍ−３程度）形成しておいてもよい。次に図３（ｂ）に示すように、エピタキシャル層１２の上に半導体形成プロセスを用いて回路素子層１３を形成する。また、回路素子層１３を区切るようにスクライブライン１３ａを形成する。ここでは詳細な説明は省略する。
【００４９】
次に、図４（ａ）に示すように、炭化珪素基板１１の裏面（第２の主面）において、表面側のスクライブライン１３ａに対応した部分に対して、断面形状が矩形の凹部（溝）１６を形成する。凹部１６はサブトレンチ１８を有する。なお、本開示において、サブトレンチとは、凹部の主たる部分であるトレンチから、角部がさらに深く掘り下げられた部分のことをいう。凹部１６はスクライブライン１３ａと同一方向に延びており、２つの側面１５２と底面１５０とがそれぞれ角部２１をなすように、形成される。この凹部１６は例えば、深さ５０μｍ、幅１５０μｍである。
【００５０】
凹部１６の具体的な形成方法は、例えば次のとおりである。ウェハ裏面及び表面に、プラズマＣＶＤ装置を用いてＳｉＯ２層を形成した後に、裏面側のＳｉＯ２層上にレジストを塗布する。そして、裏面側から顕微鏡で表面側のアライメント用マークを透過させてアライメントをとり、炭化珪素基板１１の表面側に形成されたスクライブライン１３ａに対応したレジストパターンを露光・現像により形成する。そのレジストマスクを利用して、ＳｉＯ２層をドライエッチングによりパターニングする。このようにして形成されたＳｉＯ２層をマスクとして、炭化珪素基板１１の裏面をドライエッチングすることによって、凹部１６を形成する。例えば、Ｃｌ２とＯ２ガスを２：１の比率で混合した条件でドライエッチングを行うことによって、サブトレンチ１８を持つ溝形状が形成される。これらのガスの混合比率を変えることによって、形成されるサブトレンチ１８の形状を制御することが可能となる。図７はサブトレンチを持つ実際の断面形状を示す写真である。図７において、凹部１６には、サブトレンチ１８が形成されており、このサブトレンチ１８が、個片化後に、切り欠き部２０の角部２１となる。
【００５１】
次に、炭化珪素基板１１の裏面にチタンを含むオーミック電極層１４を堆積し、８００から１１００℃程度の熱処理を窒素雰囲気中で実施する。これにより、図４（ｂ）に示したように、表面が窒化されたオーミック電極層１４が形成される。オーミック電極層１４は凹部１６にも形成される。このとき、炭化珪素基板１１とチタンとの界面ではシリサイド反応がおこり、少なくとも界面でＴｉシリサイドが形成される。また窒素雰囲気で熱処理しているので、裏面側の最表層はＴｉＮが形成される。例えば裏面側から見れば、熱処理前がＴｉ／ＳｉＣという構造に対して、熱処理後はＴｉＮ／Ｔｉ／Ｔｉシリサイド／ＳｉＣとなる。膜厚や熱処理温度、時間により、ＴｉＮとＴｉシリサイドの間の未反応層の膜厚は変化し、ＴｉＮ／Ｔｉシリサイド／ＳｉＣとなる場合もある。
【００５２】
この後、回路素子層１３を有する表面側に上部配線となる金属として、例えばアルミニウムを堆積し、パターニングしてソース電極とゲート電極を形成する。なお、後述の図５（ａ），（ｂ）では、これらの図示を省略している。上部配線がアルミニウムであり、そのパターニングを燐酸系のウェットエッチングで行った場合には、裏面側のオーミック電極層１４はその表面が窒化されたＴｉＮが形成されているため、ほとんどエッチングされない。なお、パターニングをドライエッチングで行う場合には、オーミック電極層１４の腐食防止のため、Ｃｕ、Ａｕ、Ｐｔなどの金属をオーミック電極層１４上に形成しておくことが好ましい。
【００５３】
次に、図５（ａ）に示すように、オーミック電極層１４上に金属電極層１５を形成する。金属電極層１５もオーミック電極層１４と同様に、凹部１６にも形成される。金属電極層１５の例として、Ｔｉ層、Ｎｉ層、Ａｇ層が用いられるが、金属電極層１５の層構造は、半導体素子１０のパッケージ形態により適宜選択される。他の例としては、Ｔｉ／Ｎｉ／Ａｕ層や、Ｃｒ／ＮｉＣｒ／Ｎｉ／Ａｇ層、もちろんその他の組み合わせでも差し支えない。
【００５４】
最後に、スクライブライン１３ａに沿って炭化珪素基板１１を半導体素子１０に個片化する。図５（ｂ）の例では、回路素子層１３側にダイシング用フィルム３１を貼り付け、ダイサーを用いて、裏面側からブレード３２を入れて炭化珪素基板１１をダイシングしている。すなわち、凹部１６からブレード３２が入射される。なお、図６に示すように、炭化珪素基板１１の表面側からブレード３２を入射して、個片化してもよい。この場合は、スクライブライン１３ａからブレード３２が入射される。
【００５５】
ここで、ダイシング用のブレード３２は、その形状が先端に向かって細くなっている。このため、図５（ｂ）のように、炭化珪素基板１１の裏面側からブレード３２を入射した場合には、半導体素子１０の端面が逆べベル形状になるとともに、表面側のチッピングが抑えられる。ここで、逆ベベル形状とは、半導体素子１０の端面が、回路素子層１３が配置された表面（第１の主面）から裏面（第２の主面）にかけて半導体素子１０の幅が狭まるように、傾斜していることを意味している。このため、炭化珪素基板１１の表面側のスクライブライン１３ａを細くすることができる。この結果、表面側の素子面積を大きくできる、あるいは、チップの取れ数を増やせるという効果が得られる。
【００５６】
以上説明したように本実施形態によると、半導体素子１０の裏面の周辺部に、断面形状が角部２１を有している切り欠き部２０が形成されている。このため、ダイシング工程等の製造工程や素子動作中の発熱による熱応力により、金属電極層１５とオーミック電極層１４との界面において素子端面から金属電極層１５の剥離が生じた場合であっても、切り欠き部２０の角部２１において剥離方向の力のベクトルの向きが変わるため、剥離を止めることができる。したがって、金属電極層１５が全面に渡って剥離してしまうことを抑制することができる。
【００５７】
なお、本実施形態では、図８（ａ）に示すように、半導体素子１０の炭化珪素基板１１の裏面において、切り欠き部２０は、チップ表面の周辺部全体にわたって形成されているものとした。ただし、これに限られるものではなく、例えば図８（ｂ）に示すように、対向する一組の辺に沿って切り欠き部２０ａ，２０ｂが形成されており、もう一組の辺には切り欠き部が形成されていない構成としてもよい。例えば、半導体素子の個片化工程において、一方向はダイシングを用い、他方向は劈開を用いるというように、個片化手法が方向によって異なる場合がある。そして、劈開のように金属電極層１５の剥離の可能性が低い手法を用いる方向に関しては、切り欠き部を設けないものとする。これにより、製造工程の簡素化が可能となる。
【００５８】
また、本実施形態では、図８（ａ）に示すように、半導体素子１０の炭化珪素基板１１の裏面において、切り欠き部２０は、チップ表面の周辺部全体にわたって、等しい幅で配置されているものとした。ただし、これに限られるものではない。
【００５９】
図９（ａ）は本実施形態に係る半導体素子の一変形例の概略構成を示す平面図である。図９（ｂ）は図９（ａ）に示す半導体素子のＡ−Ａ部分の断面図であり、図９（ｃ）は図９（ｂ）に示す半導体素子のＢ−Ｂ部分の断面図である。Ａ−Ａ部分は炭化珪素基板１１の裏面における対角線に相当し、Ｂ−Ｂ部分は炭化珪素基板１１の裏面における対向する一組の辺の中点同士を結ぶ線に相当する。図９では、半導体素子のうち炭化珪素基板１１以外の構成は省略して示している。
【００６０】
図９（ｂ）及び（ｃ）に示すように、Ａ−Ａ部分における切り欠き部２５の幅は、Ｂ−Ｂ部分における切り欠き部２５の幅よりも大きい。すなわち、炭化珪素基板１１の裏面の対角線を通る断面での切り欠き部２５の幅は、炭化珪素基板１１の裏面における対向する一組の辺の中点同士を結ぶ線を通る断面での切り欠き部２５の幅よりも大きくなるように、切り欠き部２５が配置されていてもよい。このようにすると、金属電極層にかかる応力が大きくなる、半導体素子の裏面の対角線上において、太い幅を有する切り欠き部２５が配置されることになるため、金属電極層の剥離を効果的に抑制することができる。また、半導体素子を半田等の導電性材料で実装する際に、半田の厚みが厚い領域を増やすことができるため、実装時の信頼性を高くすることができる。
【００６１】
また、半導体素子の炭化珪素基板の裏面において、切り欠き部の内側に、溝部が配置されていてもよい。図１０（ａ）は、本実施形態に係る半導体素子の他の変形例の概略構成を示す平面図であり、図１０（ｂ）は同半導体素子の断面図である。図１１（ａ）は、本実施形態に係る半導体素子の他の変形例の概略構成を示す平面図であり、図１１（ｂ）は同半導体素子のＡ−Ａ部分の断面図であり、図１１（ｃ）は同半導体素子のＢ−Ｂ部分の断面図である。Ａ−Ａ部分は炭化珪素基板１１の裏面における対角線に相当し、Ｂ−Ｂ部分は炭化珪素基板１１の裏面における対向する一組の辺の中点同士を結ぶ線に相当する。図１０及び図１１では、半導体素子のうち炭化珪素基板１１以外の構成は省略して示している。
【００６２】
図１０に示す例では、半導体素子の裏面において、切り欠き部２０から間隔を空けて、切り欠き部２０の内周に沿って、１本の溝部３００が配置されている。図１１に示す例では、半導体素子の裏面において、隣接する２つの辺に沿って配置された切り欠き部２０をつなぐように、半導体素子の裏面の対角線と直交するように、４本の溝部４００が配置されている。図１０及び図１１に示す例では、金属電極層とオーミック電極層との界面において素子端面から金属電極層の剥離が生じた場合であっても、切り欠き部の角部に加えて、溝部３００、４００の角部においても剥離方向の力のベクトルの向きが変わるため、剥離をさらに抑制することができる。さらに、図１１に示す例では、隣接する２つの辺に沿って配置された切り欠き部２０をつなぐように溝部４００が配置されているため、半導体素子を半田で実装する際に気泡が生じた場合であっても、溝部４００を通して気泡を除去することができる。
【００６３】
なお、図１０及び図１１に示す例では、溝部３００、４００の底部にサブトレンチがある例について示したが、これに限定されない。溝部の底部にサブトレンチが配置されておらず、溝部の底部が平坦であってもよい。
【００６４】
（半導体モジュールの例）
図１２は上述した実施形態に係る半導体素子を用いた半導体モジュールの例の概略構成を示す断面図である。なお、図１２では、半導体素子１０とその周囲の概略について示しており、通常の半導体モジュールで形成される封止樹脂層やケース等は図示を省略している。
【００６５】
図１２の半導体モジュール１００は、本開示の例示的な実施形態で示した半導体素子１０と、表面に配線層１０２ａ，１０２ｂ，１０２ｃが形成されたモジュール基板１０１とを備えている。配線層１０２ａはワイヤボンディング用のパターン、配線層１０２ｂは素子搭載部、配線層１０２ｃは、モジュール基板１０１とベース基板（図示せず）とを接続するための接続用配線層である。そして、配線層１０２ｂ上に半田や導電性接着剤などにより構成される導電接続層１０３が配置されており、この導電接続層１０３を介して、配線層１０２ｂと半導体素子１０の裏面における金属電極層１５とが接続されている。導電接続層１０３は切り欠き部２０まで入り込んでおり、このため導電接続層１０３の厚さは、半導体素子１０の裏面の中央部よりも切り欠き部２０の位置の方が厚くなっている。また、ワイヤ１０４によって、配線層１０２ａと、半導体素子１０の表面における回路素子層１３上に配置された電極（図示せず）とが接続されている。
【００６６】
図１２の構成によると、上述した実施形態と同様に、半導体素子１０の裏面における金属電極層１５の剥離が抑制される。また、切り欠き部２０において導電接続層１０３が厚くなっていることによって、半導体モジュール１００の信頼性が向上する。これは、最も熱応力が大きくなるチップ外周部における導電接続層１０３の厚みを厚くすることができることにより、動作時の熱応力に起因した導電接続層１０３におけるクラックの発生を抑制することができるためである。
【００６７】
以下、半導体モジュール１００の製造方法について、図１３および図１４を用いて説明する。
【００６８】
まず、図１３（ａ）に示すように、絶縁性のモジュール基板１０１の両面に、例えば銅箔１０２を貼り付ける。モジュール基板１０１に銅箔１０２を貼り付ける方法としては、例えば基板と銅板とを直接接合する直接接合法が挙げられる。モジュール基板１０１の材料としてはアルミナ、窒化アルミニウム、窒化シリコンなどのセラミックス等が選択される。モジュール基板１０１の厚さは、例えば０．５ｍｍである。モジュール基板１０１の材料はモジュールの熱抵抗、耐圧の設計値などにより各種選択される。また、銅箔１０２の素材としては純銅箔などが使用され、例えば０．２ｍｍ厚である。銅箔１０２の厚さは、半導体素子１０に流れる電流の設計値によって決定され、電流量が多くなるほど厚みが大きくなる。
【００６９】
次に、図１３（ｂ）に示すように、周知のフォトリソグラフィ法およびエッチング法を用いて、所定領域を選択的に除去し、素子搭載部として機能する配線層１０２ｂ、回路（図示せず）、ワイヤボンディング用のパターンとして機能する配線層１０２ａ、ベース基板との接続用配線層として機能する配線層１０２ｃを形成する。なお、図１３（ｂ）には図示していないが、パターニング後にめっきなどにより、銅配線上にＮｉめっきやＮｉ／Ａｕめっきなどを施してもよい。めっき膜を形成することによって、銅表面への酸化膜の形成を抑制することができ、はんだ接合の接合信頼性を向上させることができる。
【００７０】
次に、図１４（ａ）に示すように、半田などの導電接続層１０３を塗布し、リフローすることで半田バンプを形成する。ここで用いられる半田は、モジュール基板の裏面に配置された配線層１０２ｃをベース基板（ここでは図示しない）に接続する際に熱処理を実施しても接合用の半田が溶けて半導体素子１０が動いてしまわないように、高融点の半田が選択される。例えば、Ａｕ−Ｇｅ半田やＡｕ−Ｓｎ半田などの高融点半田材料が選択される。また、導電接続層１０３の材料として導電性接着剤などが選択された場合には、塗布後にリフローは行わず、塗布後にそのまま図１４（ｂ）に示す半導体素子搭載の工程を行う。
【００７１】
次に、図１４（ｂ）に示すように、半導体素子１０を導電接続層１０３上に搭載し、リフローを行うことで接合を形成する。このとき、半田は流動性を持つため、半導体素子１０裏面の周辺部に形成した切り欠き部２０にまで半田が入り込み、これにより、半導体素子１０裏面の周辺部の導電接続層１０３の厚みが厚くなる。
【００７２】
最後に、半導体素子１０表面から、モジュール基板１０１上の配線層１０２ａに向かってワイヤボンディングによりワイヤ１０４を形成する。これにより、図１２に示すような半導体モジュール１００が完成する。
【００７３】
以上説明した半導体モジュールによると、本開示の例示的な実施形態で説明した金属電極層１５の剥離の進行を止める効果だけでなく、半導体素子１０の裏面周辺部に形成された切り欠き部２０に入り込み厚くなった導電接続層１０３によって、半導体モジュールの信頼性を向上させることができる。
【００７４】
（半導体パッケージの例）
図１５は上述した実施形態に係る半導体素子を用いた半導体パッケージの例の概略構成を示す断面図である。ここで示す半導体パッケージ２００は、先に説明した半導体モジュールとほぼ同様の構成となるが、リードフレーム２０１に、導電接続層２０３を介して半導体素子１０が接続されている点が異なる。すなわち、リードフレーム２０１上に、半田や導電性接着剤などにより構成される導電接続層２０３が配置されており、この導電接続層２０３を介して、リードフレーム２０１と半導体素子１０の裏面における金属電極層１５とが接続されている。導電接続層２０３は切り欠き部２０まで入り込んでおり、このため導電接続層２０３の厚さは、半導体素子１０の裏面の中央部よりも切り欠き部２０の位置の方が厚くなっている。また、ワイヤ２０４によって、別のリードフレーム２０５と、半導体素子１０の表面における回路素子層１３とが接続されている。
【００７５】
図１５の構成によると、上述した実施形態と同様に、半導体素子１０の裏面における金属電極層１５の剥離が抑制される。また、切り欠き部２０において導電接続層２０３が厚くなっていることによって、半導体パッケージ２００の信頼性が向上する。これは、最も熱応力が大きくなるチップ外周部における導電接続層２０３の厚みを厚くすることができることにより、動作時の熱応力に起因した導電接続層２０３におけるクラックの発生を抑制することができるためである。
【００７６】
以上説明した半導体パッケージによると、本開示の例示的な実施形態で説明した金属電極層１５の剥離の進行を止める効果だけでなく、半導体素子１０の裏面周辺部に形成された切り欠き部２０に入り込み厚くなった導電接続層２０３によって、半導体パッケージの信頼性を向上させることができる。
【００７７】
本開示は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本開示の範囲に含まれうるものである。
【産業上の利用可能性】
【００７８】
本開示は、例えば高い耐圧特性や信頼性が求められる種々の半導体装置に好適に用いられる。特に、縦型のＳｉＣ基板を用いたダイオードやトランジスタなどに好適に用いられる。
【符号の説明】
【００７９】
１０  半導体素子
１１  炭化珪素基板
１２  エピタキシャル層（炭化珪素層）
１３  回路素子層
１３ａ  スクライブライン
１４  オーミック電極層
１５  金属電極層
１６  凹部
１８  サブトレンチ
２０，２０ａ，２０ｂ，２５  切り欠き部
２１  角部
３１  ダイシング用フィルム
３２  ブレード
１００  半導体モジュール
１０１  モジュール基板
１０２  銅箔
１０２ａ，１０２ｂ，１０２ｃ  配線層
１０３，２０３  導電接続層
１０４，２０４  ワイヤ
１５０  底面
１５２  側面
１６０，１６２  接線
２００  半導体パッケージ
２０１，２０５  リードフレーム
３００，４００  溝部
【図１】
0005942212.tif 000002
【図２】
0005942212.tif 000003
【図３】
0005942212.tif 000004
【図４】
0005942212.tif 000005
【図５】
0005942212.tif 000006
【図６】
0005942212.tif 000007
【図８】
0005942212.tif 000008
【図９】
0005942212.tif 000009
【図１０】
0005942212.tif 000010
【図１１】
0005942212.tif 000011
【図１２】
0005942212.tif 000012
【図１３】
0005942212.tif 000013
【図１４】
0005942212.tif 000014
【図１５】
0005942212.tif 000015
【図７】
0005942212.tif 000016