(57)【特許請求の範囲】
【請求項１】
第１の超小型電子素子及び第２の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、かつ、それぞれの前記前面において露出している導電性パッドを有する、第１の超小型電子素子及び第２の超小型電子素子と、
熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃未満である材料から構成されるインターポーザであって、反対側に面している第１の面及び第２の面と、該インターポーザの開口部内に延在しかつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面している、インターポーザと、
を具備し、
前記第１の超小型電子素子及び前記第２の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第１の導電性素子を更に備え、前記第１の導電性素子の少なくとも１つは、対応する第１の超小型電子素子又は第２の超小型電子素子の前記導電性パッドを通って延在し、前記第１の導電性素子は前記第２の導電性素子に電気的に結合され、
前記第２の導電性素子は、前記インターポーザの前記第１の面及び前記第２の面において露出している第２の導電性パッドを備え、前記第１の超小型電子素子及び前記第２の超小型電子素子の前記導電性パッドは第１の導電性パッドであり、該第１の導電性パッドは前記第２の導電性パッドと並置され、前記第１の導電性素子は前記第１の導電性パッド及び前記第２の導電性パッドの並置された面と接触している、超小型電子アセンブリ。
【請求項２】
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部のうちの少なくとも１つと交差している、請求項１に記載の超小型電子アセンブリ。
【請求項３】
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部の各々と交差している、請求項１に記載の超小型電子アセンブリ。
【請求項４】
前記第２の導電性素子が延在している開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している開口部のうちのいずれとも交差しない、請求項１に記載の超小型電子アセンブリ。
【請求項５】
各超小型電子素子の前記第１の導電性素子は、それぞれの前記第１の導電性パッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
【請求項６】
前記第２の導電性素子が延在している前記インターポーザの開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向おいて先細りになっている、請求項１に記載の超小型電子アセンブリ。
【請求項７】
前記第１の超小型電子素子の開口部は、該第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項６に記載の超小型電子アセンブリ。
【請求項８】
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿っている、請求項１に記載の超小型電子アセンブリ。
【請求項９】
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
【請求項１０】
前記インターポーザの開口部と前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方の開口部とは先細りになって、互いから反対方向に小さくなっている、請求項１に記載の超小型電子アセンブリ。
【請求項１１】
超小型電子アセンブリを製造する方法であって、
第１の超小型電子素子及び第２の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する第１の導電性パッドを有する、ステップ、
を含み、
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成され、前記インターポーザは、反対側に面する第１の面及び第２の面と、前記インターポーザを通って延在し、かつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前面に面し、前記第２の面は前記第２の超小型電子素子の前面に面しており、
次いで、前記超小型電子素子の背面からそれぞれの前面に向かって延在する開口部内に延在する第１の導電性素子を形成するステップであって、該第１の導電性素子のうちの少なくとも１つは、前記超小型電子素子のうちの少なくとも１つにおける対応する前記第１の導電性パッドを通って延在し、前記第１の導電性素子は、前記第２の導電性素子に電気的に結合され、前記超小型電子素子の開口部の内面は、各超小型電子素子のそれぞれの前面に対して第１の方向及び第２の方向に延在して実質的な角度を画定する、ステップ、
を含む、方法。
【請求項１２】
各超小型電子素子の前記第１の導電性素子は、それぞれの前記第１の導電性パッドを通って延在する、請求項１１に記載の方法。
【請求項１３】
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出する第２の導電性パッドを備え、各超小型電子素子の前記第１の導電性パッドは前記第２の導電性パッドのうちの１つと並置され、前記第１の導電性素子は前記第１の導電性パッド及び前記第２の導電性パッドの並置された面と接触する、請求項１１に記載の方法。
【請求項１４】
前記第２の導電性素子は、前記インターポーザの開口部の内面の輪郭に沿わない、請求項１１に記載の方法。
【請求項１５】
前記インターポーザの開口部及び前記第２の導電性素子は反対方向に先細りにされる、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２０１０年１２月２日に出願された米国特許出願第１２／９５８，８６６号の継続出願であり、その出願の開示内容は、参照することにより本明細書の一部をなすものとする。
【０００２】
本発明は、超小型電子デバイスのパッケージング、特に半導体デバイスのパッケージングに関する。
【背景技術】
【０００３】
超小型電子デバイスは、一般にダイ又は半導体チップと呼ばれる、シリコン又はガリウムヒ素等の半導体材料の薄いスラブを一般的に備えている。半導体チップは、一般的に、個々の予めパッケージ化されたユニットとして提供される。幾つかのユニット設計では、半導体チップは基板又はチップキャリアに実装され、それらの基板又はチップキャリアは更にプリント回路基板等の回路パネル上に実装される。
【０００４】
半導体チップの第１の片面（例えば前面）には能動回路が作製される。能動回路との電気的接続を容易にするために、チップは同じ面上にボンドパッドを設けられる。ボンドパッドは通常、ダイのエッジの周辺に、又は多くのメモリデバイスの場合にはダイの中央に、規則的なアレイとして配置される。ボンドパッドは一般的に、約０．５ミクロン（μｍ）厚の銅又はアルミニウム等の導電性金属から形成される。ボンドパッドは、単一層又は複数層の金属を含むことができる。ボンドパッドのサイズはデバイスタイプによって異なるが、通常は一辺が数十ミクロン（μｍ）から数百ミクロン（μｍ）である。
【０００５】
シリコン貫通電極（through-silicon via）（ＴＳＶ）を用いて、ボンドパッドが配置される半導体チップの前面と、前面とは反対側の半導体チップの背面との間の電気接続を提供することができる。従来のＴＳＶホールは、能動回路を含むように使用することができる第１の面の部分を低減する可能性がある。このように、能動回路に使用することができる第１の面の利用可能な空間が低減することにより、各半導体チップを製造するために必要なシリコンの量が増大する可能性があり、それにより、各チップのコストが増大する可能性がある。
【０００６】
チップのいかなる物理的構成においても、サイズは重要な考慮事項である。チップのより小型の物理的構成に対する要求は、携帯型電子デバイスの急速な発展に伴い更に強くなってきている。単に例として、一般に「スマートフォン」と呼ばれるデバイスは、携帯電話の機能と、強力なデータプロセッサやメモリ、並びに、全地球測位システム受信器、電子カメラ、ローカルエリアネットワーク接続等の補助デバイスとを、高解像度ディスプレイ及び関連する画像処理チップとともに一体化している。こうしたデバイスは、完全なインターネット接続、最大解像度の映像を含むエンターテイメント、ナビゲーション、電子銀行等の機能を、全てポケットサイズのデバイスで提供することができる。複雑な携帯型デバイスでは、多数のチップを小さい空間に詰め込む必要がある。さらに、チップのうちの幾つかは、一般に「Ｉ／Ｏ」と呼ばれる多くの入出力接続を有している。これらのＩ／Ｏを、他のチップのＩ／Ｏと相互接続しなければならない。相互接続は、短くあるべきであり、信号伝播遅延を最小限にするために低インピーダンスであるべきである。相互接続を形成するコンポーネントは、アセンブリのサイズを大幅に増大させるべきではない。同様の必要性は、例えばインターネット検索エンジンで使用されるようなデータサーバにおける用途等の他の用途でも発生する。例えば、複雑なチップ間に多数の短い低インピーダンス相互接続を提供する構造により、検索エンジンの帯域幅を増大させ、その電力消費量を低減することができる。
【０００７】
半導体ビア形成及び相互接続においてもたらされた進歩にもかかわらず、チップ前面とチップ背面との間を接続するプロセスを強化することについて、及びそのようなプロセスからもたらすことのできる構造体について、更なる改善を行うことができる。
【発明の概要】
【０００８】
本発明の一態様によれば、超小型電子アセンブリであって、
第１の超小型電子素子及び第２の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化する、第１の超小型電子素子及び第２の超小型電子素子と、
熱膨張係数が１０ｐｐｍ／℃未満である材料からなるインターポーザと、
を具備する。各超小型電子素子は、それぞれの前記前面から離れている背面を有し、それぞれの前記前面において露出している導電性パッドを有する。前記インターポーザは、反対側に面している第１の面及び第２の面と、該インターポーザの開口部内に延在する第２の導電性素子と、を有することができる。前記第２の導電性素子は、前記インターポーザの前記第１の面及び前記第２の面において露出することができる。
【０００９】
前記第１の面は前記第１の超小型素子の前記前面に面することができ、前記第２の面は前記第２の超小型電子素子の前記前面に面することができる。前記第１の超小型電子素子及び前記第２の超小型電子素子の各々はまた、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第１の導電性素子を備えることができる。前記第１の導電性素子の少なくとも１つは、該それぞれの第１の超小型電子素子又は第２の超小型電子素子の前記導電性パッドを通って延在することができる。前記第１の導電性素子は前記第２の導電性素子に電気的に結合することができる。
【００１０】
特定の実施形態では、前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちの少なくとも一方と交差することができる。一実施形態では、前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちの各々と交差することができる。例示的な実施形態では、前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちのいずれとも交差しなくてもよい。特定の実施形態では、前記インターポーザは、本質的に誘電材料から構成されることができる。一実施形態では、前記インターポーザは、本質的に金属又は半導体材料から構成されることができる。前記インターポーザの前記開口部は絶縁体によって裏打ちすることができる。
【００１１】
例示的な実施形態では、各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在することができる。特定の実施形態では、前記第２の導電性素子は、前記第１の面及び前記第２の面において露出している第２の導電性パッドを備えることができる。前記第１の超小型電子素子及び前記第２の超小型電子素子の前記パッドは第１のパッドとすることができる。該第１のパッドは前記第２のパッドと並置することができる。前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触することができる。一実施形態では、前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在している内壁を有することができる。例示的な実施形態では、前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向おいて先細りにすることができる。
【００１２】
一実施形態では、前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記前面に向かう方向において先細りにすることができる。特定の実施形態では、前記第１の超小型電子素子の前記開口部の内面は、該第１の超小型電子素子の前記前面に対して直角に延在することができる。例示的な実施形態では、前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿うことができる。一実施形態では、前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わなくてもよい。
【００１３】
特定の実施形態では、前記インターポーザの前記開口部と前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方の前記開口部とは先細りになって、互いから反対方向に小さくなっていることができる。例示的な実施形態では、前記インターポーザはまた、前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方に電気的に接続された少なくとも１つの受動コンポーネントを備えることができる。一実施形態では、本発明の一態様によるシステムは、上述の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された１つ又は複数の他の電子コンポーネントと、を具備することができる。特定の実施形態では、前記システムはまた、ハウジングを具備することができ、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている。
【００１４】
本発明の別の態様によれば、超小型電子アセンブリを製造する方法は、
第１の超小型電子素子及び第２の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化する、ステップと、
次いで、前記超小型電子素子の背面からそれぞれの前記前面に向かって延在する開口部内に延在する第１の導電性素子を形成するステップと、
を含むことができる。前記超小型電子アセンブリの各々は、それぞれの前記前面から離れている背面と、前記前面において露出する導電性パッドと、を有することができる。
【００１５】
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成されることができる。前記インターポーザは、反対側に面する第１の面及び第２の面と、前記インターポーザを通って延在し、かつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有することができる。前記インターポーザの前記第１の面は前記第１の超小型電子素子の前記前面に面することができ、前記インターポーザの前記第２の面は前記第２の超小型電子素子の前記前面に面することができる。該第１の導電性素子のうちの少なくとも１つは、前記超小型電子素子のうちの少なくとも１つにおけるそれぞれの前記導電性パッドを通って延在することができる。前記第１の導電性素子は、前記第２の導電性素子に電気的に結合することができる。前記超小型電子素子の前記開口部の内面は、各超小型電子素子のそれぞれの前記前面に対して第１の方向及び第２の方向に延在して実質的な角度を画定することができる。
【００１６】
例示的な実施形態では、各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在することができる。一実施形態では、前記第２の導電性素子は、前記第１の面及び前記第２の面において露出する第２の導電性パッドを備えることができる。各超小型電子素子の前記第１の導電性パッドは前記第２のパッドのうちの１つと並置することができる。前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触することができる。特定の実施形態では、前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在する内壁を有することができる。
【００１７】
一実施形態では、前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向に先細りにすることができる。例示的な実施形態では、前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿うことができる。特定の実施形態では、前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わなくてもよい。一実施形態では、前記インターポーザの前記開口部及び前記第２の導電性素子は反対方向に先細りにすることができる。
【図面の簡単な説明】
【００１８】
【図１】回路パネルに取り付けられるように配置された、本発明の一実施形態による超小型電子アセンブリを示す断面図である。
【図１Ａ】本発明の一実施形態による超小型電子アセンブリを詳細に更に示す部分断面図である。
【図２】回路パネルに取り付けられる、本発明の一実施形態による超小型電子アセンブリを示す断面図である。
【図３】本発明の一実施形態による超小型電子アセンブリを更に示す平面図である。
【図４】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図５】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図６】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図７】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図８】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図９】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１０】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１１】本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１２】図４、図５、図６、図７、図８、図９、図１０及び図１１に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１３】図４、図５、図６、図７、図８、図９、図１０及び図１１に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１４】図４、図５、図６、図７、図８、図９、図１０及び図１１に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１５】図１２、図１３及び図１４に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１６】図１２、図１３及び図１４に示す本発明の実施形態の変形形態による超小型電子アセンブリを製造する方法の段階を示す部分断面図である。
【図１７】図１６に示す本発明の実施形態の変形形態による超小型電子アセンブリを示す部分断面図である。
【図１８】図１０に示す本発明の実施形態の更なる変形形態による超小型電子アセンブリを示す部分断面図である。
【図１９】本発明の一実施形態によるシステムの概略図である。
【発明を実施するための形態】
【００１９】
（詳細な説明）
図１は、本発明の一実施形態による超小型電子アセンブリ１００を示す。超小型電子パッケージは、第１の超小型電子素子１０２及び第２の超小型電子素子１１２を備え、各々、それら超小型電子素子の間に配置されたインターポーザ１２０に向かって面している、コンタクト支持前面１０４、１１４を有している。各超小型電子素子を、例えば、シリコン、シリコンの合金、又はＩＩＩ−Ｖ族半導体材料若しくはＩＩ−ＶＩ族半導体材料等の他の半導体材料を含むことができる、半導体チップにおいて具現化された集積回路とすることができる。図１Ａの拡大図に見られるように、チップ１０２は、チップの主面である、コンタクト支持面とも呼ばれる前面１０４を有し、その前面にチップの第１の領域１０５がある。第２のチップ１１２は、チップ１０２と同じ構造を有することができる。第１の領域１０５は誘電体領域を含み、その誘電体領域は、通常、複数の配線層を備え、配線層の間及びその周囲に誘電体層が配置されている。特定の実施形態では、誘電体領域は、誘電率が低い誘電材料の１つ又は複数の層、すなわち「ｌｏｗ−ｋ」誘電体層を含むことができる。ｌｏｗ−ｋ誘電材料としては、特に、多孔質二酸化ケイ素、炭素ドープ二酸化ケイ素、高分子誘電体及び多孔質高分子誘電体が挙げられる。多孔質ｌｏｗ−ｋ誘電体層では、誘電体層は実質的な多孔性を有することができ、それにより、同じ材料の非多孔質層に比較して誘電材料の誘電率が低下する。誘電材料は、一般に、誘電率が約１．０を著しく上回るが、多孔質誘電材料内の開放空間を占有する空気は、誘電率が約１．０である。このように、幾つかの誘電材料は、実質的な多孔性を有することにより、誘電率の低下を達成することができる。
【００２０】
しかしながら、高分子誘電材料及び多孔質誘電材料等の幾つかのｌｏｗ−ｋ誘電材料は、従来の誘電材料より、耐えられる機械的応力がはるかに小さい。超小型電子素子を試験することができる特定のタイプの動作環境及び方法は、ｌｏｗ−ｋ誘電材料が許容できる限界か又はその近くの応力を与える可能性がある。本明細書に記載する超小型電子アセンブリは、超小型電子素子に応力が加えられる位置をｌｏｗ−ｋ誘電体層１０５から離れるように移動させることにより、超小型電子素子のｌｏｗ−ｋ誘電体層に対する保護を改善する。このように、製造、動作及び試験がｌｏｗ−ｋ誘電体層に加える応力をはるかに低下させることができ、したがって、ｌｏｗ−ｋ誘電体層が保護される。
【００２１】
層１０５はまた、能動半導体デバイス（例えば、トランジスタ、ダイオード又は他の能動デバイス）を含み、それらは、配線層により、前面にある複数の導電性パッド１０６に最終的に接続される。チップがシリコン・オン・インシュレータ（「ＳＯＩ」）型チップである場合、第１の領域１０５は、能動半導体デバイスの下に位置する埋込誘電体層も含むことができる。第１の領域１０５は、前面１０４からチップの第２の領域１０７を分離することができる。第１の領域は、通常、厚さが０．１ミクロン（μｍ）から５ミクロン（μｍ）であり、通常、薄化することができない。第２の領域１０７は、通常、本質的に半導体材料（通常、単結晶又は多結晶のいずれか）から構成され、通常、厚さが２０ミクロン（μｍ）未満であり、その厚さは、通常、処理中に初期半導体ウェハが薄化された程度によって決まる。一実施形態では、チップは、第１の領域１０５しか有しない場合があり、第２の領域１０７は存在しない場合がある。したがって、超小型電子素子１０２、１１２が実装されるインターポーザ１２０は、超小型電子素子を構造的に支持し、超小型電子素子１０２、１１２の厚さを並外れた程度まで減少させることができる。
【００２２】
図１に更に示すように、超小型電子素子を、接着剤１０１等により、インターポーザ１２０に合わせて接合することができる。他のあり得る接合材料としてはガラスを挙げることができ、ガラスは、特定の実施形態では、ドープすることができ、５００℃未満のガラス転移温度を有することができる。通常、超小型電子素子１１２は、本質的に他の超小型電子素子１０２と同じ半導体材料から構成される。図１に更に見られるように、超小型電子素子１１０は、複数の導電性ビア素子を有することができ、それらは、導電性パッド１０６、１１６との導電性接続を提供するように、超小型電子素子の開口部を通って延在している。
【００２３】
超小型電子素子１０２、１１２を、導電性パッド１０６、１１６及びそれらの間のインターポーザ１２０を通って延在している導電性素子１１８を介して、互いに電気的に接続することができる。一例では、導電性素子１１８は、導電性パッド１０６、１１６の露出面と接触して金属を堆積させることによって形成される金属構造物（feature）を含むことができる。後に更に詳細に説明するように、様々な金属堆積ステップを使用して導電性素子を形成することができる。
【００２４】
図１に更に見られるように、導電性素子１１８を、フリップ−チップ式と同様に、ボンドメタル、例えばはんだ、錫、インジウム又はそれらの組合せの塊１２８等を介して、誘電体素子１２６の面において露出したコンタクト１２４に導電接合することができる。そして、誘電体素子は、誘電体素子１２６から突出している導体塊１３２、例えばはんだボール等を介して、パッケージ１００を、回路パネル１３４の対応するコンタクト１３６に更に電気的に接続する複数の端子１３０を有することができる。図１は、回路パネル１３４を接合する前のパッケージ１００を示す。図２は、パッケージ１００とそれに接合された回路パネル１３４とを備えた超小型電子アセンブリを示す。
【００２５】
熱伝導性材料１４２、例えば熱伝導性グリース、熱伝導性接着剤、又は、はんだ、錫、インジウム、金若しくは他の材料等の比較的溶融温度の低い接合金属等により、超小型電子素子１０２の背面１３７にヒートスプレッダ１４０を熱的に結合することができる。金属又は金属の導電性化合物のように、熱伝導性材料１４２が導電性でもある場合、誘電体層（図示せず）は、こうした熱伝導性かつ導電性材料１４２から超小型電子素子１０２の背面１３７を分離することができる。上述したように、超小型電子素子アセンブリ又はパッケージ１００により、超小型電子素子１０２、１１２の厚さを並外れた程度まで減少させることができる。このように、各超小型電子素子１０２又は１１２の厚さを、第１の領域１０５（図１Ａ）の厚さのみ、又はこうした厚さに第２の領域１０７のわずかな厚さを足した厚さのみとすることができる。厚さの減少により、ヒートスプレッダ１４０によって、著しく有効かつ均一な熱伝達を達成するのを可能にすることができる。
【００２６】
図３は、エリアアレイで配置されるように示される、背面において露出された導電性素子１１８を示す、パッケージの超小型電子素子１１２の背面１１５に向かって見たときの図である。図３においてまた示されるように、導電性素子１１８は、第２の開口部１２３内に延在し、超小型電子素子１１０の前面１０３（図１）において露出している導電性パッド１１６（同様にエリアアレイで配置することができる）に接続されている。代替的に、超小型電子素子の導電性パッド１１６が、周縁１４４に隣接して配置することができるか、又は前面に対して中心に配置することができる等の異なる配置を有する場合、導電性素子１１８は、通常、整合パターンを有している。
【００２７】
ここで図４を参照して、本発明の別の実施形態による超小型電子アセンブリを作製する製造方法について説明する。図４は、導電性ビア２２４が延在しているスルーホール２２２を有するインターポーザ２２０を示す部分断面図である。ビア２２４は、インターポーザの第１の主面２２７及び第２の主面２２９それぞれにおいて露出している第１の導電性パッド２２６及び第２の導電性パッド２２８において終端することができる。
【００２８】
インターポーザは、約１０ｐｐｍ／摂氏度未満、すなわち「１０ｐｐｍ／℃未満」の線熱膨張係数（ＣＴＥ−α）を有することができる。特に、シリコン、二酸化ケイ素、幾つかのセラミック材料及び幾つかの金属のＣＴＥ−αはこの範囲内にある。インターポーザが金属又は半導体材料から作製される場合、誘電体層２３０が、第１の主面及び第２の主面の上に重なり、インターポーザ２２０の本体からビア２２４及びパッド２２６、２２８を絶縁するように、スルーホール２２２を裏打ちすることができる。そして、図５に示すように、ウェハの前面２０３、２１３が第１のインターポーザ面２２７及び第２のインターポーザ面２２９それぞれに面するように、第１のウェハ２０２及び第２のウェハ２１２がインターポーザに取り付けられる。インターポーザをウェハに取り付けるために、接着剤又は他の誘電材料２０１、例えばガラスを使用することができる。通常、ウェハは、各ウェハの導電性パッドがインターポーザのパッドと並置されるように、インターポーザに取り付けられる。例えば、第１のウェハ２０２の導電性パッド２０４は、インターポーザパッド２２６と並置され、第２のウェハ２１２の導電性パッド２１４は、インターポーザパッド２２８と並置される。
【００２９】
次に、図６に見られるように、ウェハの厚さが、上述したように、研削、ラップ仕上げ又は研磨等によって減少される。このステップを完了した後、各ウェハ２０２、２１２は、上述したように非薄化可能領域１０５（図１Ａ）の厚さに対応する厚さ２３１を有することができ、又は非薄化可能領域の下に位置する領域１０７（図１Ａ）の何らかの材料を含むことができる、より大きい厚さを有することができる。一実施形態では、一方又は両方のウェハ２０２、２１２の領域１０７は、最大２０ミクロン（μｍ）の厚さを有することができる。
【００３０】
図７は、処理の後続段階を示し、上に導電性パッド２０４、２１４を有する各ウェハの厚さを貫通して延在する第１の開口部２０６及び第２の開口部２１６が形成される。こうした開口部を、例えば、エッチング、レーザパターニング、サンドブラスト加工、機械的フライス加工、又は各ウェハの半導体材料に適用される他の技法により、作製することができる。ウェハ厚さを貫通して延在する開口部を形成した後、開口部の内壁に誘電体層２３２を形成することができ、その後、それぞれのパッド２０４、２１４を貫通して開口部を延在させることができる。開口部２０６、２１６及び誘電体層２３２を形成するプロセスを、米国特許出願公開第２００８０２４６１３６号、又は各々が２０１０年７月２３日に出願された、米国特許出願第１２／８４２，７１７号、同第１２／８４２，６１２号、同第１２／８４２，６６９号、同第１２／８４２，６９２号、同第１２／８４２、５８７号のいずれか又は全てに概略的に記載されているようなものとすることができ、それらの開示内容は、参照することにより本明細書の一部をなすものとする。一実施形態では、誘電体層２３２を、開口部２０６、２１６内の露出した半導体面又は導電性面の上に、かつ超小型電子素子の露出面の上に、電気泳動堆積又は電着によって選択的に形成することができる。
【００３１】
図８は、ウェハパッド２０４、２１４とインターポーザパッド２２６、２２８とのそれぞれの並置された面の間の誘電材料又は接合材料の一部が除去される任意選択的なステップを示す。
【００３２】
次いで、図９に示すように、開口部２０６、２１６内に金属の１つ又は複数の層を堆積させて、超小型電子アセンブリのそれぞれの外側に面する面２３７、２３９において露出している導電性素子２３６、２３８を形成することができる。導電性素子２３６、２３８は、それぞれのウェハ２０２、２１２の導電性パッド２０４、２１４と接触し、インターポーザパッド２２６、２２８及びインターポーザを通って延在しているビア２２４を介して合わせて電気的に結合される。
【００３３】
図９に見られる実施形態では、ビア２２４が延在している開口部２２２は、第１のウェハ２０２及び第２のウェハ２１２を貫通して延在している開口部２０６、２１６と交差する。しかしながら、他の構成もあり得る。例えば、図１０に見られるように、ウェハ２０２、２１２の一方又は両方における導電性素子を、ビア２２４から１つ又は複数の横方向２４０（インターポーザ主面２２７が延在する方向）にずらすことができる。図１０に示す場合では、両導電性素子２３６、２３８を、ビアから同じ方向にずらすことができ、導電性素子が形成される開口部２０６、２１６のいずれもが、ビア２２４が延在しかつ該ビア２２４が導電性素子２３６、２３８に電気的に接続する対応するインターポーザ開口部２２２と交差しない。図９に見られるように、超小型電子素子２０２、２１２の開口部２１６、２０６の内面は、各超小型電子素子のそれぞれの第１の面１０４に対して第１の方向及び第２の方向に延在して、実質的な角度１０９を画定することができる。
【００３４】
図１０に更に見られるように、インターポーザビア２２４とパッド２０４、２１４との間の電気的接続を、１つ又は複数の方法で設けることができる。例えば、超小型電子素子２１２は、インターポーザ２２０に面する導電性パッド２１４から離れる方向に延在するトレース２４４を有することができ、トレース２４４を、はんだ、錫又はインジウム等の接合金属２４５、拡散接合の使用、又は代替的に熱及び圧力下での直接金属間接合等によって、インターポーザのビア２２４に導電接合することができる。別の例では、インターポーザ２２０は、インターポーザの第１の主面２２７が延在する方向２４０において、ビア２２４から離れるように延在する導電性トレース２４２を有することができる。この場合、導電性素子２３６の製造により、第１のウェハのパッド２０４とインターポーザのトレース２４２との間に電気的接続が形成される。
【００３５】
図１１は、導電性素子２３６、２３８が方向２４０において互いからずれている別の例を示す。
【００３６】
ここで図１２を参照すると、インターポーザ３２０の開口部３２２が、その幅が超小型電子素子２０２のうちの１つにおいて、その前面に向かう方向において小さくなるように先細りになっている、更なる変形形態が示されている。超小型電子素子２０２、２１２の開口部３０６、３１６を形成した後、開口部の壁及び第１の面に、誘電体層３０７、３１７を形成することができる。その後、図１３に見られるように、導電性パッド３０４、３１４とインターポーザビアの対応する接合面３２６、３２８との並置された面の間の誘電材料、例えば接着剤の一部を除去することができる。図１４は、導電性素子３３６、３３８がインターポーザビアの対応する面と接触して形成された後の超小型電子アセンブリを示し、堆積した導電性材料、例えば堆積した金属は、導電性パッド３０４、３１４の面とそれと並置されるインターポーザビアの対応する面３２６、３２８との間の空間を充填する。
【００３７】
図１５は、更なる変形形態を示し、そこでは、インターポーザ開口部を通って延在している導電性素子４２４は、インターポーザ開口部４２２の内面の輪郭に沿わない形状、例えば円錐台形状を有している。図１５に示す構造体の製造方法もまた、上述した方法（図４〜図１４）と異なる可能性がある。この場合、インターポーザ４２０は、超小型電子素子４０２、４１２と並置されるとき、第１の主面と第２の主面との間に延在する、誘電材料４２６で充填される開口部４２２を有することができる。超小型電子素子４０２及びその上の導電性パッド４０４に開口部４０６が形成されるとき、材料除去プロセスは、接着剤又は接合層４０１を通して、かつ誘電材料４２６の領域を通して、導電性パッド４１４の上面４１４ａが開口部４０６内で露出するまで続けられる。その後、開口部４０６を、金属又は金属の導電性化合物の１つ又は複数の層で充填して、超小型電子素子４０２及びインターポーザ４２０を貫通して延在する導電性素子４３６を形成することができる。
【００３８】
図１６は、図１５に示す構造体の変形形態を示し、そこでは導電性素子５３６が、開口部４０６内の誘電体層４０７の内面を裏打ちするが、開口部を充填しない、中空構造体として形成されている。導電性素子５３６は、開口部４０６内に露出する導電性パッド４１４の上面４１４ａと接触する。図１７は更なる変形形態を示し、そこでは、導電性素子６３６、６３８が形成されたときに互いに直接接触することができるように、開口部５０６が両導電性パッド５０４、５１４の厚さを貫通して延在している。
【００３９】
図１８は、上述した実施形態（図１１）の変形形態を示し、そこでは、インターポーザ７２０は１つ又は複数の受動回路素子を具現化している。例えば、インターポーザは、第１のコンデンサ７５０を具現化することができ、第１のコンデンサは、インターポーザ７２０の主面７５１に沿って延在するそれぞれのトレース７５６、７５８と電気的に接続された電極７５２、７５４を有している。同様に、インターポーザは、第２のコンデンサ７６０を具現化することができ、第２のコンデンサは、インターポーザ７２０の主面７６１に沿って延在するそれぞれのトレース７６６、７６８と電気的に接続された電極７６２、７６４を有している。トレース７５８、７６６のうちの幾つかを、更なる導電性素子７３６、７３８を介して、アセンブリの動作時に時間変化する信号を搬送する導電性パッドに接続することができる一方、他のトレース７５６、７６８を、アセンブリの動作時に接地又は電源電圧等の基準電位を搬送する１つ又は複数の導電性パッド（図示せず）に接続することができる。
【００４０】
図１８に見られる実施形態の他の変形形態では、受動回路素子は、図１８に見られるように配置され、かつ例えば図１８に見られるように電気的相互接続構成を有する、インダクタ、抵抗器又は他の受動回路素子のうちの１つ又は複数を含むことができる。
【００４１】
超小型電子アセンブリの構造及び製造、並びにそれを高レベルのアセンブリに組み込むことは、本出願と同日に出願されたOganesian他の以下の本願と同一の所有者によって所有される同時係属出願、すなわち「STACKED MICROELECTRONIC ASSEMBLY WITH TSVS FORMED IN STAGES AND CARRIER ABOVE CHIP」（米国仮特許出願第６１／４１９，０３３号、代理人整理番号第Tessera 3.8-619号）及び「STACKED MICROELECTRONIC ASSEMBLY WIGH TSVS FORMED IN STAGES WITH PLURAL ACTIVE CHIPS」（米国仮特許出願第６１／４１９，０３７号、代理人整理番号第Tessera 3.8-632号）、並びに各々が２０１０年７月２３日に出願された以下の米国特許出願、すなわち米国特許出願第１２／８４２，７１７号、同第１２／８４２，６５１号、同第１２／８４２，６１２号、同第１２／８４２，６６９号、同第１２／８４２，６９２号及び同第１２／８４２，５８７号のうちの１つ又は複数に記載されている構造体及び製造ステップを含むことができ、こうした出願の全ての開示内容は、参照することにより本明細書の一部をなすものとする。上述した構造体は、並外れた３次元相互接続機能を提供する。これらの機能をあらゆるタイプのチップで使用することができる。単に例として、チップの以下の組合せを、上述したような構造体に含めることができる。すなわち、（ｉ）プロセッサ及びプロセッサとともに使用されるメモリ、（ｉｉ）同じタイプの複数のメモリチップ、（ｉｉｉ）ＤＲＡＭ及びＳＲＡＭ等の異なるタイプの複数のメモリチップ、（ｉｖ）画像センサ及びセンサからの画像を処理するために使用される画像プロセッサ、（ｖ）特定用途向け集積回路（「ＡＳＩＣ」）及びメモリである。上述した構造体を、別の電子システムの構成で利用することができる。例えば、本発明の更なる実施形態によるシステム８００は、他の電子コンポーネント８０８及び８１０とともに上述したような構造体８０６を含む。説明した例では、コンポーネント８０８は半導体チップであり、コンポーネント８１０が表示画面であるが、他のあらゆるコンポーネントを使用することができる。当然ながら、例示を明確にするために図１９には２つの追加のコンポーネントのみを示すが、本システムは、あらゆる数のこうしたコンポーネントを含むことができる。上述した構造体８０６を、例えば、図１、図９、図１０、図１４、図１５、図１６、図１８に関連して上述したような超小型電子アセンブリ１００とすることができる。更なる変形形態では、両方を提供することができ、あらゆる数のこうした構造体を使用することができる。構造体８０６並びにコンポーネント８０８及び８１０は、破線で概略的に示す共通ハウジング８０１内に取り付けられ、必要に応じて互いに電気的に相互接続されて所望の回路を形成する。図示する例示的なシステムでは、システムは、可撓性印刷回路基板等の回路パネル８０２を含み、回路パネルは、コンポーネントを互いに相互接続する多数の導体８０４を含み、それらのうちの１つのみを図１９に示す。しかしながら、これは単に例示的なものであり、電気接続をもたらすあらゆる適当な構造を使用することができる。ハウジング８０１は、例えば携帯電話又は携帯情報端末における使用可能なタイプの携帯型ハウジングとして示されており、画面８１０は、ハウジングの表��において露出している。構造体８０６が、撮像チップ等の感光素子を含む場合、光を構造体に誘導するために、レンズ８１１又は他の光学デバイスもまた提供することができる。この場合もまた、図１９に示す簡略化システムは単に例示的なものであり、上述した構造体を用いて、デスクトップコンピュータ、ルータ等、一般に固定構造体とみなされるシステムを含む他のシステムを作製することができる。
【００４２】
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定されるような本発明を限定するものではなく例示するものとして受け取られるべきである。
【産業上の利用可能性】
【００４３】
本発明は、限定されないが超小型電子アセンブリ及び超小型電子アセンブリを製造する方法を含む、広い産業上の利用可能性を有している。
なお、出願当初の特許請求の範囲は以下の通りである。
（請求項１）
第１の超小型電子素子及び第２の超小型電子素子であって、該超小型電子素子の各々はその前面に隣接して能動半導体デバイスを具現化し、各超小型電子素子は、それぞれの前記前面から離れている背面を有し、各々は、それぞれの前記前面において露出している導電性パッドを有する、第１の超小型電子素子及び第２の超小型電子素子と、
熱膨張係数（ＣＴＥ）が１０ｐｐｍ／℃未満である材料から構成されるインターポーザであって、反対側に面している第１の面及び第２の面と、該インターポーザの開口部内に延在しかつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面している、インターポーザと、
を具備し、
前記第１の超小型電子素子及び前記第２の超小型電子素子の各々は、該それぞれの超小型電子素子の前記背面から該それぞれの超小型電子素子の前記前面に向かって延在している開口部内に延在している第１の導電性素子を更に備え、前記第１の導電性素子の少なくとも１つは、対応する第１の超小型電子素子又は第２の超小型電子素子の前記導電性パッドを通って延在し、前記第１の導電性素子は前記第２の導電性素子に電気的に結合されている、超小型電子アセンブリ。
（請求項２）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちの少なくとも一方と交差している、請求項１に記載の超小型電子アセンブリ。
（請求項３）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部の各々と交差している、請求項１に記載の超小型電子アセンブリ。
（請求項４）
前記第２の導電性素子が延在している前記開口部は、前記第１の超小型電子素子及び前記第２の超小型電子素子を通って延在している前記開口部のうちのいずれとも交差しない、請求項１に記載の超小型電子アセンブリ。
（請求項５）
前記インターポーザは、本質的に誘電材料から構成される、請求項１に記載の超小型電子アセンブリ。
（請求項６）
前記インターポーザは、本質的に金属又は半導体材料から構成され、前記インターポーザの前記開口部は絶縁体によって裏打ちされている、請求項１に記載の超小型電子アセンブリ。
（請求項７）
各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在している、請求項１に記載の超小型電子アセンブリ。
（請求項８）
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出している第２の導電性パッドを備え、前記第１の超小型電子素子及び前記第２の超小型電子素子の前記パッドは第１のパッドであり、該第１のパッドは前記第２のパッドと並置され、前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触している、請求項１に記載の超小型電子アセンブリ。
（請求項９）
前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在している内壁を有する、請求項１に記載の超小型電子アセンブリ。
（請求項１０）
前記第２の導電性素子が延在している前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向おいて先細りになっている、請求項１に記載の超小型電子アセンブリ。
（請求項１１）
前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の前記背面から該超小型電子素子の前記前面に向かう方向において先細りになっている、請求項９に記載の超小型電子アセンブリ。
（請求項１２）
前記第１の超小型電子素子の前記開口部は、該第１の超小型電子素子の前記背面から該第１の超小型電子素子の前記前面に向かう方向において先細りになっている、請求項１０に記載の超小型電子アセンブリ。
（請求項１３）
前記第１の超小型電子素子の前記開口部の内面は、該第１の超小型電子素子の前記前面に対して直角に延在している、請求項９に記載の超小型電子アセンブリ。
（請求項１４）
前記第１の超小型電子素子の前記開口部の内面は、該第１の超小型電子素子の前記前面に対して直角に延在している、請求項１０に記載の超小型電子アセンブリ。
（請求項１５）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項１に記載の超小型電子アセンブリ。
（請求項１６）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項１に記載の超小型電子アセンブリ。
（請求項１７）
前記インターポーザの前記開口部と前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方の前記開口部とは先細りになって、互いから反対方向に小さくなっている、請求項１に記載の超小型電子アセンブリ。
（請求項１８）
前記インターポーザは、前記第１の超小型電子素子又は前記第２の超小型電子素子のうちの少なくとも一方に電気的に接続された少なくとも１つの受動コンポーネントを更に備えている、請求項１に記載の超小型電子アセンブリ。
（請求項１９）
請求項１に記載の超小型電子アセンブリと、該超小型電子アセンブリに電気的に接続された１つ又は複数の他の電子コンポーネントと、を具備するシステム。
（請求項２０）
ハウジングを更に具備し、前記超小型電子アセンブリ及び前記他の電子コンポーネントは前記ハウジングに実装されている、請求項１９に記載のシステム。
（請求項２１）
超小型電子アセンブリを製造する方法であって、
第１の超小型電子素子及び第２の超小型電子素子を、それらの間のインターポーザとともに組み立てるステップであって、前記超小型電子素子の各々は、その前面に隣接して能動半導体デバイスを具現化し、それぞれの前記前面から離れている背面を有し、前記前面において露出する導電性パッドを有する、ステップ、
を含み、
前記インターポーザは、本質的に半導体材料又は無機誘電材料のうちの少なくとも１つから構成され、前記インターポーザは、反対側に面する第１の面及び第２の面と、前記インターポーザを通って延在し、かつ前記第１の面及び前記第２の面において露出している第２の導電性素子と、を有し、前記第１の面は前記第１の超小型電子素子の前記前面に面し、前記第２の面は前記第２の超小型電子素子の前記前面に面しており、
次いで、前記超小型電子素子の背面からそれぞれの前記前面に向かって延在する開口部内に延在する第１の導電性素子を形成するステップであって、該第１の導電性素子のうちの少なくとも１つは、前記超小型電子素子のうちの少なくとも１つにおける対応する前記導電性パッドを通って延在し、前記第１の導電性素子は、前記第２の導電性素子に電気的に結合され、前記超小型電子素子の前記開口部の内面は、各超小型電子素子のそれぞれの前記前面に対して第１の方向及び第２の方向に延在して実質的な角度を画定する、ステップ、
を含む、方法。
（請求項２２）
各超小型電子素子の前記第１の導電性素子は、それぞれの前記導電性パッドを通って延在する、請求項２１に記載の方法。
（請求項２３）
前記第２の導電性素子は、前記第１の面及び前記第２の面において露出する第２の導電性パッドを備え、各超小型電子素子の前記第１の導電性パッドは前記第２のパッドのうちの１つと並置され、前記第１の導電性素子は前記第１のパッド及び前記第２のパッドの並置された面と接触する、請求項２１に記載の方法。
（請求項２４）
前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面及び前記第２の面に対して直角に延在する内壁を有する、請求項２１に記載の方法。
（請求項２５）
前記第２の導電性素子が延在する前記インターポーザの前記開口部は、該インターポーザの前記第１の面と前記第２の面との間の方向に先細りになる、請求項２１に記載の方法。
（請求項２６）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿っている、請求項２１に記載の方法。
（請求項２７）
前記第２の導電性素子は、前記インターポーザの前記開口部の内面の輪郭に沿わない、請求項２１に記載の方法。
（請求項２８）
前記インターポーザの前記開口部及び前記第２の導電性素子は反対方向に先細りにされる、請求項２７に記載の方法。
【図１】
0005857065.tif 000002
【図１Ａ】
0005857065.tif 000003
【図２】
0005857065.tif 000004
【図３】
0005857065.tif 000005
【図４】
0005857065.tif 000006
【図５】
0005857065.tif 000007
【図６】
0005857065.tif 000008
【図７】
0005857065.tif 000009
【図８】
0005857065.tif 000010
【図９】
0005857065.tif 000011
【図１０】
0005857065.tif 000012
【図１１】
0005857065.tif 000013
【図１２】
0005857065.tif 000014
【図１３】
0005857065.tif 000015
【図１４】
0005857065.tif 000016
【図１５】
0005857065.tif 000017
【図１６】
0005857065.tif 000018
【図１７】
0005857065.tif 000019
【図１８】
0005857065.tif 000020
【図１９】
0005857065.tif 000021