(57)【特許請求の範囲】
【請求項１】
プレーナ型の化合物半導体受光素子アレイであって、化合物半導体基板上に形成されたバリア層上に、該バリア層よりも禁制帯幅が小さく、第１電導型もしくはアンドープの化合物半導体からなる感光層と、該感光層上に形成され、該感光層よりも禁制帯幅が大きな化合物半導体からなる上記第１電導型の窓層とが積層されており、上記バリア層が第２導電型であると共に、少なくとも各素子の感光層の周辺、および窓層の周辺が該第２電導型の不純物ドープ層となっており、該不純物ドープ層が上記バリア層に到達していることにより、隣接素子間がＮＰＮあるいはＰＮＰ接合により電気的に分離されていることを特徴とする化合物半導体受光素子アレイ。
【請求項２】
上記窓層と上記感光層の接合面の伝導帯および価電子帯のバンドオフセットをそれぞれΔＥｃ２３、ΔＥｖ２３としたとき、該窓層がＮ型の場合にΔＥｃ２３がΔＥｖ２３より小さく、該窓層がＰ型の場合にはΔＥｃ２３がΔＥｖ２３より大きいことを特徴とする請求項１に記載の化合物半導体受光素子アレイ。
【請求項３】
上記基板側から光入射せしめるように、上記第１電導型の窓層に導通する電極と、上記第２電導型の不純物ドープ層に導通する電極とが共に該窓層の表面側に形成されていることを特徴とする請求項１に記載の化合物半導体受光素子アレイ。
【請求項４】
上記基板とは格子定数が異なる緩和層を介して感光層が形成されていることを特徴とする請求項１に記載の化合物半導体受光素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、暗電流が小さく、波長範囲が広く、かつ素子間のクロストークが極めて少ない化合物半導体フォトダイオードアレイに関するものである。
【背景技術】
【０００２】
化合物半導体光検出器はシリコン光検出器が受光できない波長域、特に赤外線領域で最も高感度な検出器として広く使われている。また化合物半導体フォトダイオードアレイは赤外分光器用センサ、波長多重光通信用モニター、赤外イメージセンサほか種々の工業計測などに重用されている。最も多方面で使われている化合物半導体アレイとしてはＩｎＰ基板上にエピタキシャル成長法により形成したＩｎＧａＡｓ層を受光部とするフォトダイオードアレイがあり、更に波長の長い近中赤外検出用としてはＩｎＳｂ系、ＩｎＡｓ系、ＨｇＣｄＴｅなどのフォトダイオードアレイが用いられている。  
【０００３】
半導体光検出器の検出限界を決める暗電流は、半導体内部に起因するものと、半導体表面に起因するものがある。半導体内部に起因する暗電流を抑制するには、感光層である感光層以外の半導体層での熱励起によるキャリア生成を軽減することが有効である。また、熱励起によるキャリア生成速度は、概して真性キャリア濃度の２乗に比例するため、感光層を真性キャリア濃度が低い禁制帯幅の大きな半導体層で挟むことが暗電流を軽減する上で有効である。また、半導体表面に起因する暗電流を軽減するためには表面に露出するＰＮ接合端部が禁制帯幅の大きな半導体層上に有る事が望ましい。
【０００４】
例えば、特許文献１に記載されたＩｎＧａＡｓ／ＩｎＰ系プレーナ型フォトダイオード（ＰＤ）においては、結晶欠陥密度が高い素子表面が比較的禁制帯幅の大きいＩｎＰ層で覆われており、感光層となる禁制帯幅の小さいＩｎＧａＡｓ層のＰＮ接合が表面に露出していない。このプレーナ型ＰＤを製作するプロセスでは、表面から不純物を選択的に拡散することによりＰＮ接合を形成した後、ＰＤを１次元的もしくは２次元的に配列してアレイとしている。
【０００５】
この構造はプロセスが簡単であるがクロストークが大きいという欠点がある。このクロストークは感光層で発生したキャリアが拡散により容易に隣接する素子に流れて出力を発生するために生じる。そのため特許文献１にも示されているように素子間に遮光マスクを設けてクロストークを改善する方法が取られている。しかしこの方法は素子と素子との間隙で光励起電流の発生を防止する効果があるものの素子直下で発生するキャリアが隣接する素子に流れ込むことを完全には防止できないし、また基板側から光入射をするような使い方においては遮光マスクは無効である。また１０数μｍ以下の狭ピッチのアレイに於いては遮光マスクを設けることは製造歩留まりに問題が生じやすい。
【０００６】
このようなプレーナ型ＰＤアレイの欠点を改良するものとして特許文献２、３，４，５に示されているようにメサ型で素子を分離する方法が取られている。いずれもＮ型ＩｎＰ基板上にメサ分離されたＩｎＧａＡｓ感光層とＰ型ＩｎＰウインドウ層からなる構造となっている。この構造によりクロストークはプレーナ型に比べ大幅に改善でき、また必ずしも遮光マスクを必要としない利点がもたらされる。
【０００７】
しかし化合物半導体のメサ構造ではＰＮ接合が側面の表面に露出するため大幅に表面リーク電流が発生し、これが雑音源となり最小受光感度を悪化させる。そのためシリコン窒化膜などの誘電体膜によりメサ表面を保護する方法が取られている。また、ＩｎＧａＡｓ感光層は零バイアスか低電圧バイアスで高い量子効率を得るため通常、キャリア濃度を１０１４ｃｍ−３台と低くしたＩ層とするため、表面誘電体膜と半導体界面の欠陥や汚染、誘電体膜に含まれるイオンや誘電体の分極などにより電子がメサ表面に誘起されるなどの現象によりＩ層のメサ表面領域が反転するなど電気的に不安定な現象を招き、経時変化を起こし易い。
【０００８】
また特許文献６ではＰＩＮ構造のメサ型ＰＤアレイで裏面入射したときに高速応答を得る目的のためにＰ型ＩｎＰ層の上に形成したＩｎＧａＡｓ感光層及びＮ型ＩｎＰからなるＰＩＮダイオードが提案されている。特許文献６においては感光層のＰＮ接合が半導体側面に形成された絶縁膜か、高抵抗埋め込み層により保護されているが、結晶表面あるいは再成長界面が空乏状態であるため、表面近傍における結晶欠陥に起因する表面リークの問題が残存している。
【０００９】
特許文献７および８に、狭い禁制帯幅によるＰＮ接合を表面に露出させないでメサ構造を有するＰＤが記載されている。これらは、メサ構造端面に露出したＰＮ接合の表面を、不純物拡散により高濃度ドープすることにより、表面付近の空乏層を消滅させ、暗電流を抑制することができる。但し、両者においては、ＰＤをアレイ状に配置する場合、各素子の電気的な分離を確保するためには、感光層を取り除き、禁制帯幅の大きなバッファ層を露出させた後、底の部分で電流を遮断するためのＰＮＰ構造を形成する必要がある。また、不純物拡散層のフロントを、禁制帯幅の大きなバッファ層内部に留める必要があるなど、プロセスが煩雑でプロセス条件の許容範囲が狭かった。更に、特許文献７の場合は、不純物拡散により感光層のＰＮ接合を形成するため、接合が比較的深い位置に形成され、短波長側の感度が低下する問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−１００７９６号公報
【特許文献２】特開平５−８２８２９号公報
【特許文献３】特開２００１−１４４２７８号公報
【特許文献４】特開平５−２５９４９７号公報
【特許文献５】米国特許  ＵＳ７４３９５９９Ｂ２号公報
【特許文献６】特開２００７−２８１２６６
【特許文献７】米国特許  ４９９９６９６号公報
【特許文献８】ＰＣＴ出願  ＪＰ２００９／０６７６８９
【００１１】
ＩｎＧａＡｓ／ＩｎＰ系プレーナＰＤは、通常ＩｎＰに格子整合したＩｎ０．５３Ｇａ０．４７Ａｓを使用するが、その場合、カットオフ波長は１．６μｍ程度となる。更に波長範囲を拡大するための手段として例えば、従来のＩｎＧａＡｓ／ＩｎＰ系近赤外ＰＤの場合においては、Ｉｎ組成を０．５３から０．７７に増加することにより、波長範囲を１．６μｍから２．４μｍに拡張することができるが、約１．６％の格子ずれが発生する。この格子不整合によって生じる結晶欠陥は、傾斜組成や超格子バッファ層などにより、感光層内部においてはある程度抑制可能であるが、エピタキシャル層界面には結晶欠陥が高密度で残留するため、この欠陥で生じる暗電流が流入しショット雑音を増大させる。
【００１２】
また、広い禁制帯幅からなる窓層と狭い禁制帯幅からなる感光層との界面に、バンド構造の不一致、即ち、バンドオフセットが生じ、伝導帯あるいは価電子帯に電位バリアが発生する。感光層で光生成した電子を効率よく窓層に注入するためには、伝導帯側のバンドオフセットを小さく、正孔を窓層に注入する場合は、価電子帯のバンドオフセットを小さくするようにバンドアライメントを設計することが必要となる。界面におけるキャリアの停留は、ＰＤの時間応答の劣化や、バイアス電圧が零ボルトの時に感度が低下する原因となるからである。
【００１３】
ＰＤアレイは、通常シリコン読み出しＩＣ（ＲＯＩＣ）と組み合わせて、光検出器モジュールとして使用するのが一般的である。ＲＯＩＣは、電源電圧３〜５Ｖで駆動されるため、ＰＤへの印可バイアス電圧も零Ｖから電源電圧の範囲にあるのが望ましい。このような低電圧でＰＤを動作させるためには上述のバンドオフセットを適切に設計する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従来の化合物半導体ＰＤアレイが有していたクロストークが大きい、表面リークが大きい、浮遊容量大きい、検出波長域が狭い、製造歩留まりが悪い等の問題を同時に解決するアレイ構造を提供する。
【課題を解決するための手段】
【００１５】
本発明では、禁制帯幅が大きな化合物半導体からなるバリア層上に形成された禁制帯幅が小さな化合物半導体からなる感光層と該感光層上に形成された第１電導型で禁制帯幅の大きな化合物半導体からなる窓層が積層されており、隣接素子から電気的に分離するために少なくとも各素子の感光層および窓層の周辺が第２電導型不純物でドープされ、第２電導型不純物がバリア層に到達していることを特徴とする化合物半導体受光素子アレイを提供する。その結果、隣接ＰＤ素子はメサ溝の有無にかかわらずNPNあるいはPNP接合により電気的にも分離されている。
【００１６】
更に、窓層と感光層の接合面の伝導帯および価電子帯のバンドオフセットをそれぞれΔＥｃ２３、ΔＥｖ２３としたとき、感光層および窓層がＮ型の場合にΔＥｃ２３がΔＥｖ２３より小さく、感光層および窓層がＰ型の場合にはΔＥｃ２３がΔＥｖ２３より大きいことを特徴とする化合物半導体受光素子アレイを提供する。
【発明の効果】
【００１７】
本発明の構造において感光層は横方向に形成されるＰＮ接合による電位障壁により隣接する素子から完全に分離されるため、光励起キャリアが拡散して隣接する素子に流れ込む事を防ぐことができる。また感光層は窓層により表面から分離されるため誘電体表面保護膜の膜質に影響されることは無く、経時変化に対しても安定である。また、メサ構造や素子間に遮光マスクを設けることなく、クロストークが抑えられるため狭ピッチのアレイが製作容易となる。更にＰＤの感光領域を形成するＰＮ接合は熱拡散法で形成するのではなく、エピタキシャル成長により形成するため特性が揃っており歩留まりも高い。この点は特に大規模なアレイを形成する上で、生産性の観点から重要である。
【００１８】
またエピタキシャル成長は数ナノメートル単位の膜厚が制御できるため、エピタキシャル成長で形成する窓層を０．２μｍ以下にすることにより、熱拡散法により形成するＰＮ接合より薄く形成することがでる。その結果ＩｎＰを窓層とするＩｎＰ／ＩｎＧａＡｓＰＤが検出できる短波長側波長は９００ｎｍ位が限界であったが本発明によれば限界波長を５００ｎｍ位まで伸ばすことができ、従来よりも幅広い波長域を受光できる光検出器を得ることができる。
【００１９】
また、本発明になるＰＤは、表面側のみに第１電導型および第２電導型に対応した電極を形成することも可能で基板及びエピタキシャル成長のバッファ層を電流通路として使わなくてもよい。この場合、基板とバッファ層間、若しくはバッファ層中に格子不整合による結晶欠陥があっても、それによる暗電流への影響を回避することができる。そのため、基板と格子定数が大きく異なる化合物半導体混晶を光吸収層とする事により、光吸収層の感光波長範囲を大幅に拡張することが可能となる。
【００２０】
更に、表面側窓層において、少数キャリアに対する電位障壁のみを選択的に大きくすることにより、光生成キャリアを停滞なく電極に導くことができる。
また、通常のプレーナ型ＰＤでは、共通電極がＮ型、個別アレイ要素に対応する電極がＰ型となるため、共通電極を正電位にバイアスする必要がある。したがって、パッケージに対してＰＤの基板を絶縁する必要がある。
【００２１】
一方、本発明では信号取り出し電極、即ち正電位側電極を各ＰＤのＮ型層上に設け、Ｐ型層を共通電極側とすることが出来る。ＲＯＩＣの仮想接地電圧は、通常バイアス電圧の１／２程度とするため、共通電極を零電位とし、各アレイ要素を、ＲＯＩＣの電流入力に接続するのみで、適正なバイアス電圧の印可が可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は本発明による化合物半導体受光素子アレイの実施方法を示した説明図である。（実施例１）
【図２】図２は本発明による化合物半導体受光素子アレイの実施方法を示した説明図である。（実施例２）
【図３】図３は本発明による化合物半導体受光素子アレイの実施方法を示した説明図である。（実施例３）
【図４】図４は本発明による化合物半導体受光素子アレイの実施方法を示した説明図である。（実施例４）
【図５】図５は従来方式による化合物半導体受光素子アレイの実施方法を示した説明図である。
【図６】図６は本発明による隣接した化合物半導体受光素子の横方向の伝導帯電位プロファイルと、素子分離性能を示した説明図である。
【図７】図７は従来構造における隣接した化合物半導体受光素子の横方向の伝導帯電位プロファイルと、素子分離性能を示した説明図である。
【図８】図８は本発明と従来構造の化合物半導体受光素子の分光感度特性を比較した図である。
【図９】図９は本発明による化合物半導体受光素子アレイにおいて個別アドレスを可能とする配線方法を示した説明図である。（実施例５）
【図１０】図１０は化合物半導体受光素子アレイの実施方法において、ＩｎＧａＳｂ系光吸収層を用いて、波長範囲を拡大した場合の説明図である。（実施例６）
【図１１】図１１は化合物半導体受光素子アレイの実施方法において、ＩｎＧａＡｓ系光吸収層を用いて、波長範囲を拡大した場合の説明図である。（実施例７）
【図１２】図１２は化合物半導体受光素子アレイの実施方法において、ＧａＡｓ基板上にＩｎＧａＡｓ／ＩｎＰ系ＰＤを構成した場合の説明図である。（実施例８）
【図１３】図１３は化合物半導体受光素子アレイの実施方法において、ＩｎＡｓＳｂ系光吸収層を用いて、波長範囲を拡大した場合の説明図である。（実施例９）
【発明を実施するための形態】
【実施例１】
【００２３】
図１は深い亜鉛拡散によって形成するプレーナ型ＰＤアレイの実施例を示す。図１（Ａ）は平面図、図１（Ｂ）は、Ｂ−Ｂ矢印の位置における素子断面図を示す。Ｐ型ＩｎＰ基板１のキャリア濃度はＰ側電極７を形成して容易にオーミック特性が得られる１０１８〜１０１９ｃｍ−３台の濃度とする。ＩｎＧａＡｓ感光層２はアンドープで形成するＩ型層とするかキャリア濃度１０１４〜１０１５ｃｍ−３台の低濃度Ｎ型としてもよい。ＩｎＧａＡｓ感光層２は光吸収層として用いるものであり、検出波長の選択性を持たせるために任意の組成からなるＩｎｘＧａ１−ｘＡｓｙＰ１−ｙとすることや検出波長を拡張するためにＩｎＡｌＡｓ系の組成にすることも可能である。感光層２の厚みは量子効率と応答速度を最適化する条件により決定されるもので、高速用には厚み１μｍ程度で、量子効率を優先する用途には２〜６μｍ程度となる。Ｎ型ＩｎＰ窓層３は通常１μｍ以下であるが可視光領域にも感度を持たせる用途においては０．２μｍ以下が望ましい。またＮ型ＩｎＰ窓層３のキャリア濃度は１０１７ｃｍ−３台かそれ以上とする。Ｎ型ＩｎＰ窓層３のキャリア濃度をこれより低くし、電極下部に高濃度Ｎ型ＩｎＧａＡｓコンタクト層９を設けても良い。Ｐ型ＩｎＰバリア層８はエピタキシャル結晶層の品質を良くするために基板と積層するエピタキシャル層間に形成されたバッファ層であり、InGaAs感光層よりもバンドギャップが大きいことから、暗電流の発生を抑制するバリア層としても機能する。
【００２４】
誘電体膜５の開口部１０から選択的に亜鉛をバッファ層（バリア層）８まで拡散することによってＰ型層４を形成し、素子間の分離を行う。この場合は感光層２を低濃度Ｎ型、窓層３をＮ型、バッファ層（バリア層）８をＰ型とする。バッファ層８はＰ型か、亜鉛拡散表面上にＰ側電極１０を設ける場合はＮ型や半絶縁性であってもよい。但し、バッファ層（バリア層）８がN型の場合は、その周囲をP型に反転させることが望ましい。
【００２５】
実施例１においてＰ型層４は、感光層よりも禁制帯幅の大きい半導体、例えばＩｎＰの埋め込み成長によって形成しても良いが、再成長界面の結晶欠陥の影響を避けるため再成長層のＰ型ドープ濃度を高くして、固相拡散によりＰＮ接合を感光層内部に形成するのが望ましい。図１に示した構造においては隣接ＰＤ素子はＮＰＮ接合によりそれぞれ電気的に分離されているので従来のプレーナＰＤアレイに比べて素子間のクロストークは大幅に低減出来る。
【実施例２】
【００２６】
図２は、本発明をメサ分離型ＰＤに応用した場合の実施例で、平面図（Ａ）および矢印Ｂにおける断面図（Ｂ）を示す。Ｐ型ＩｎＰ基板１上に積層されたＩｎＧａＡｓ感光層２及びＮ型ＩｎＰ窓層３からなるウエファを島状にメサエッチングを行い、メサ側面及びメサ底部のみを選択的に亜鉛拡散してＰ型層４を形成し、ついで上面及びメサ側面と底部にシリコン窒化膜からなる誘電体層５で皮膜し、Ｎ型窓層３表面の一部にＮ−ＩｎＧａＡｓからなるコンタクト層９を島状に残し、その上にシリコン窒化膜の開口部を設けＮ側電極６を形成した。Ｐ型ＩｎＰバリア層８はエピタキシャル結晶層の品質を良くするために基板と積層するエピタキシャル層間に形成されたバッファ層であり、メサエッチングの際にエッチング選択性を利用したエッチング阻止膜としても機能する。
【００２７】
メサ表面に形成するＰ型層４は通常の熱拡散法で亜鉛をドープして得られ、深さは１μｍ程度かそれ以下でもよい。また熱拡散法以外にベリリウムなどのアクセプター型不純物をイオン注入して形成することも可能であり、この場合は素子に逆バイアスを印加したときにＰ型層４が空乏層化しない程度の低濃度として逆バイアスでトンネル電流が流れないようにＰ型層４のキャリア濃度を精度良く制御し易い利点が有る。しかし本受光素子アレイ通常は０バイアスか２Ｖ以下の低電圧の逆バイアスで機能するので通常の亜鉛拡散法で形成しても問題ない。本実施例では通常のプレーナ型ＩｎＧａＡｓ／ＩｎＰ系ＰＤやアレイと異なりＮ側電極６が表面にあるためＮ電極に正電圧を印加し、基板を共通グラウンドにできるためマイナス電源を必要としない利点がある。また結晶性を良くする目的やヘテロバリアの段差を低くしてキャリアの流れをよくするために、感光層２と窓層３あるいはバッファ層（バリア層）８の境界に一層もしくは複数層の中間的な禁制帯幅を持つ半導体層を挿入することも有効である。
【００２８】
特許文献７はメサ端面にＰＮ接合が露出するのを改善するためメサ上部、側面及びメサ底部に亜鉛拡散している。この構造では亜鉛拡散により形成されたＰＮ接合がＮ型のメサ底部まで広がっている。一方、本発明の構造ではメサ底部を形成するバッファ層（バリア層）８はＰ型であるので、ＰＮ接合はメサ領域内に留まっている。このため特許文献７の構造に比べ本発明の構造では接合容量が小さく高速性に優れ、またＰＮ接合面積の差だけ暗電流も小さくでき、より優れた最小受光感度が得られる。即ちこの差異は特許文献７の如く、基板或いは光吸収層の下の半導体層の導電型と異なる導電型でメサ表面をドープするか、本発明の如く同じ導電型でドープするかの違いに基づいている。また特許文献７の構造では０．２μｍ以下に制御が困難な亜鉛拡散でＰＮ接合を形成するため、やや厚めの光透過窓となり検出波長域が狭くなり、また熱拡散法のため特性の均一性や歩留まりの点で不利である。また特許文献７の構造ではメサ底部に電極を形成するため微細な素子アレイを形成する上でも不利である。
【００２９】
本発明者が先に出願した特許文献８の図６で開示されているＰＮ型フォトトランジスタ構造においては、ダブルへテロ型エピタキシャル層にメサ構造を形成し、その側面を亜鉛拡散することにより、プレーナ型フォトダイオードと同等の低リーク特性を達成している。狭い禁制帯幅を有する光吸収層のＰＮ接合が結晶欠陥の多い結晶表面に露出することを防ぎ、表面電流による暗電流の増加を抑止している点は同じであるが、特許文献８においては、Ｎ型バッファ層中に亜鉛拡散フロントがあるため、ＰＮ接合がＮ型バッファ層中にも形成されているので浮遊容量が大きい。また、光素子アレイを形成する際に、Ｎ型バッファ層内に、Ｎ、Ｐ、Ｎ構造を形成する必要があり、素子分離構造が複雑であった。本発明ではＰＮ接合面が光吸収層面のみに限定されるため接合容量が小さく高速化に有利な構造となっている。本実施例では隣接ＰＤ素子はメサ溝によって分離されると共にＮＰＮ接合により電気的にも分離されているので従来のプレーナＰＤアレイに比べて素子間のクロストークは大幅に低減出来る。
【００３０】
尚、Ｚｎ拡散により形成されるＰ型層４の先端は、バッファ層（バリア層）８内に留まっても、バッファ層（バリア層）８を貫通してＰ型基板１に到達しても良い。更に、Ｐ型電極を素子表面側からＰ型層４に取ることも可能で、その場合は、バッファ層（バリア層）はＮ型でも良く、基板１は、半絶縁性でも良い。また、ドライプロセスを用いてメサエッチングを行い、エッチング端面から浅い不純物拡散を行うことにより、ドライプロセスによる加工損傷の影響を除去しながら、狭いピッチのＰＤアレイを実現することができる。
【実施例３】
【００３１】
図３に１次元アレイや２次元アレイを形成し、基板側から光入射せしめる例を示す。この場合、Ｐ側表面電極１１はＰ型拡散層面４に接して形成し、読み出し集積回路（ＲＯＩＣ）もしくは配線基板１２に金属バンプ１３を介して張り合わせて接続する。図１の如く段差のない平面構造のアレイはＲＯＩＣと一体化する場合、メサ型アレイに比べ素子製作プロセスが容易で歩留まりや信頼性の点で有利となる。
【実施例４】
【００３２】
図４は図１の素子を多数マトリクス状に配置した例で、亜鉛拡散で形成したP型層４が格子状にバッファ層（バリア層）８まで達することにより、感光層２を各画素に分離している。
一方、図５は従来のプレーナ型ＰＤをマトリクス状に配置した例で、各画素に対応して浅い亜鉛拡散で形成したP型層４が配置されている。
【００３３】
図６は、図４の本発明による１０μｍの間隙で配置したＰＤアレイに於いて、隣接するＰＤの境界をまたぐ、Ａ−Ａ’に沿った矢印方向の伝導帯の電位プロファイルと、矢印に沿って、幅１μｍの光束を掃引したときの左右それぞれのＰＤに誘起された光励起電流の計算結果を示す。また、図７は、１０μｍの間隙で配置した図５の従来のプレーナ型ＰＤに於いて、隣接するＰＤの境界をまたぐ、Ｂ−Ｂ’に沿った矢印方向の伝導帯の電位プロファイルと、矢印に沿った、光励起電流の計算結果を示す。ＩｎＧａＡｓ感光層２の厚さは２μｍとし、その中心部における伝導帯の電位を表示している。光を照射していない場合の暗電流を０ｄBとした。
【００３４】
図６においては、深い亜鉛拡散により形成されたＰ型層により、隣接する素子に挟まれた領域において伝導帯の電位が約０．３ｅＶ程持ち上がっている。そのため、Ａ点の左素子側で励起された電子は、亜鉛拡散層で囲まれた単一素子内から外へは移動不可能となり、約６０ｄBにおよぶ素子間の信号分離が達成できている。一方図７においては、各素子の感光層が連続的に繋がっているため電位バリアが存在しない。このため、素子間の信号分離は２０ｄＢ程度以下に留まる。この分離特性を改善するためには素子間距離を大きくとるか、メサ分離などの手段が必要となる。
【００３５】
２次元アレイを用いた赤外カメラの場合、ＶＧＡクラスで基板サイズを１０ｍｍ以下にするためには、画素のサイズを２０μｍ以下にする必要があるが、従来のプレーナ型ＰＤに遮光マスクを組み合わせた構成では、キャリアの相互拡散により解像度が劣化する。また分離溝を設けると端面が露出するため、表面結晶欠陥による暗電流の増加が避けられない。本発明による、図１あるいは図２の構成により、初めて、暗電流が小さく、高い解像度を有する高密度なＰＤアレイが実現できる。また分光センサ用や波長多重通信用の１次元アレイに本実施例を適応した場合は、従来のＰＤアレイに比べ遥かに優れた波長分解能が得られる。
【００３６】
図８は、本発明によるInGaAs/InP系PDのシミュレーションした分光感度特性と従来型プレーナ構造のPDの典型値とを相対的に比較したものである。従来型では深さ１μｍ程度の亜鉛拡散層を通して感光層に入射するためInP窓層での光吸収損失が大きく９００ｎｍ以下の短波長で急速に感度が低下する。一方、本発明ではＮ型InP窓層を結晶成長で形成し０．２μm以下の厚みにする事により短波長での感度を大幅に改善されている事が図８に示されている。窓層を更に薄く成長することにより、短波長側感度を更に改善することが可能である。
【実施例５】
【００３７】
図９は半絶縁性基板を用いて図１に示した構造を形成後、２次元アレイのコラム分離のため、基板に到達する深さまで亜鉛拡散領域に溝１４を掘り込み素子列を隣接素子列から電気的に分離した実施例を示す。また溝１４はポリイミドのような絶縁物で埋め込み、その上に２次元アレイの配線パターンを形成することが出来る。
【００３８】
以上はＩｎＰ／ＩｎＧａＡｓヘテロ接合を利用した場合について実施例を示したが本発明の原理はＩｎ、Ａｌ、Ｇａ、Ａｓ、Ｓｂなどからなる化合物半導体材料で構成することや実施例に示したのとは逆の導電型にも適用できることは云うまでもない。また、図３に示したようにＰ側電極もＮ側電極と同一面に形成する場合は、基板は絶縁性基板やＮ型基板でもよい。
【実施例６】
【００３９】
図１０（Ａ）は、２元化合物半導体とは格子整合しないＩｎＧａＳｂ３元混晶を感光層２として用い、波長感度を２．４μmまで拡張した場合のバンドプロファイル、図１０（Ｂ）は、その素子断面図を示す。本例では、格子定数６．１９ÅのＩｎ０．２５Ｇａ０．７５Ｓｂ光吸収層２に格子整合したＩｎＡｓ０．６８Ｓｂ０．３２格子整合緩和層１６をＧａＳｂ緩和層１５上に形成した。ＧａＳｂおよびＩｎＡｓ０．６８Ｓｂ０．３２は限界応力が小さいのでＧａＡｓ基板１との格子不整合による残留歪みを効果的に緩和している。基板側バリア層８としては、アノードコンタクト層１７に対して伝導帯側に大きなバンドオフセットを持つＩｎ０．２２Ａｌ０．２３Ｇａ０．５５Ｓｂと表面側窓層３としては、層９に対して価電子帯に大きなバンドオフセットを持つＩｎ０．６７Ａｌ０．３３Ａｓ０．４１Ｓｂ０．５９をそれぞれ電子バリアおよび正孔バリアとして用いて感光層への暗電流の流入を防止している。
また、本例では、窓層３がＮ型であり、感光層２との接合面において、伝導帯のバンドオフセットΔＥｃ２３が０．１０ｅＶ、価電子帯のバンドオフセットΔＥｖ２３が0.２６ｅＶであり、伝導帯のバンドオフセットのほうが価電子帯のバンドオフセットよりも小さくなっている。そのため、微弱光や低バイアス条件においてもキャリアが停留することなく排出される。なお、Ｉｎ０．２５Ｇａ０．７５Ｓｂ感光層２の禁制帯幅は、０．５１ｅＶ、Ｉｎ０．２２Ａｌ０．２３Ｇａ０．５５Ｓｂ基板側バリア層８および、Ｉｎ０．６７Ａｌ０．３３Ａｓ０．４１Ｓｂ０．５９表面側窓層３の禁制帯幅は、それぞれ、０．８７ｅＶである。
【００４０】
ＧａＡｓ基板１上に形成されたＩｎＡｓ０．６８Ｓｂ０．３２格子整合緩和層１６の価電子帯とＧａＳｂ緩和層１５の価電子帯間には大きな電位障壁があり、正孔を基板側に取り出すことは困難であるが、本発明の構成に従った図１０（Ｂ）においては、Ｐ型にドープされたアノードコンタクト層１７と高濃度Ｚｎ拡散層４を通じて、Ｐ側表面電極１１から正孔電流を取り出すことができる。また、表面入射の場合はＮ型にドープされたカソードコンタクト層９はＮ側電極６の下部にのみ残し、感光層上の部分を除去する事により窓層３が表面に露出させる事が高い量子効率を得る上で有効である。
【実施例７】
【００４１】
図１１（Ａ）は、ＩｎＧａＡｓ感光層２のＩｎ組成比を増加させ、吸収端波長を２．４μｍまで拡張した場合のバンドプロファイルで、図１１（Ｂ）は、素子断面図を示す。格子定数５．８７ÅのＩｎ０．７７Ｇａ０．２３Ａｓ感光層２に格子整合させたＩｎ０．７６Ａｌ０．２４Ａｓ電子バリア層８およびＩｎＡｓ０．５Ｐ０．５窓層３は、それぞれアノードコンタクト層１７及びカソードコンタクト層９間に生じるバンドオフセットのバリアにより感光層２以外で発生する電子および正孔の感光層への流入を防止し、かつ、感光層２で生成された正孔および電子を選択的に外部に出力する事が出来る。Ｉｎ０．７７Ｇａ０．２３Ａｓ感光層２に格子整合したＧａＡｓ０．３１Ｓｂ０．６９が格子整合緩和層１６としてＧａＳｂ層上に形成され、ＧａＡｓ基板１との格子不整合による残留歪みを緩和している。ＧａＡｓＳｂ緩和層１６の価電子帯とＩｎ０．７６Ａｌ０．２４Ａｓ電子バリア層８の価電子帯間には大きな電位障壁があり、界面にミスフィット転位などの結晶欠陥が密集するため、正孔を基板側に取り出すことは困難であるが、本発明の構成に従った図１１（Ｂ）においては、Ｐ型にドープされたアノードコンタクト層１７と高濃度Ｚｎ拡散層４を通じて、Ｐ側表面電極１１から正孔電流を取り出すことができる。また、表面入射の場合はＮ型にドープされたカソードコンタクト層９はＮ側電極６の下部にのみ残し、感光層上の部分を除去する事により窓層３が表面に露出させる事が高い量子効率を得る上で有効である。
なお、Ｉｎ０．７７Ｇａ０．２３Ａｓ感光層２の禁制帯幅は、０．５１ｅＶ、Ｉｎ０．７６Ａｌ０．２４Ａｓ基板側バリア層８および、ＩｎＡｓ０．５Ｐ０．５窓層３の禁制帯幅は、それぞれ、０．８６ｅＶおよび０．８３ｅＶである。また、本例では、窓層３がＮ型であり、感光層２との接合面において、伝導帯のバンドオフセットΔＥｃ２３が０．０７ｅＶ、価電子帯のバンドオフセットΔＥｖ２３が0.２４ｅＶで伝導帯のバンドオフセットのほうが価電子帯のバンドオフセットよりも小さくなっている。
【００４２】
図１０は、Ｓｂ系材料を用いることにより、禁制帯幅やバンドオフセットの設計が容易となり、より広い波長範囲に応用可能である。一方図１１は、プロセスおよび性能が確立したＩｎＧａＡｓを感光層として使用できる利点がある。
【実施例８】
【００４３】
図１２は化合物半導体受光素子アレイの実施方法において、ＧａＡｓ基板１上にＩｎＧａＡｓ／ＩｎＰ系ＰＤを構成した場合の説明図である。ＧａＡｓ基板１上にＧａＳｂ緩和層１５を成長した後、ＩｎＰに格子整合するＧａＡｓ０．５Ｓｂ０．５格子整合緩和層１６を成長し、その上にＩｎＰバリア層８、Ｉｎ０．５３Ｇａ０．４７Ａｓ感光層２、ＩｎＰ窓層３、Ｉｎ０．５３Ｇａ０．４７Ａｓカソードコンタクト層９を順次成長している。ＩｎＰ窓層３は、電子に対してバリアが低いため、低濃度のヘテロ界面においても、電子伝導を阻害しない。一方同層は、正孔に対しては障壁となるが、図１２（Ｂ）に示すように、表面から感光層２を貫通してP型バリア層８に到達するよう高濃度亜鉛拡散がほどこされているため、低抵抗でアノード側への正孔の移送ができる。
【実施例９】
【００４４】
図１３（Ａ）は、検出波長２〜１０μｍの赤外光検出器のバンドプロファイル、図１３（Ｂ）はその断面図を示す。ＧａＡｓ基板１上に、ＧａＳｂ緩和層１５を成長した後、ＩｎＳｂ緩和層１６、ＩｎＡｓ０．１５Ｓｂ０．８５カソードコンタクト層９、Ｎ−Ｉｎ０．８２Ａｌ０．１８Ｓｂバリア層８、ＩｎＡｓ０．１５Ｓｂ０．８５感光層２、Ｎ−Ｉｎ０．８２Ａｌ０．１８Ｓｂ窓層３を順次成長させた。
【００４５】
Ｉｎ０．８２Ａｌ０．１８Ｓｂバリア層８は格子定数６．４２ÅのＩｎＡｓ０．１５Ｓｂ０．８５感光層２に格子整合しているため、格子歪みによる結晶欠陥発生の原因にはならない。Ｉｎ０．８２Ａｌ０．１８Ｓｂバリア層８およびＩｎ０．８２Ａｌ０．１８Ｓｂ窓層３は、ＩｎＡｓ０．１５Ｓｂ０．８５感光層２に対して伝導帯のみバリアになる。従って、Ｐ型層から正孔を引き出す時、ＩｎＡｓＳｂ／ＩｎＡｌＳｂヘテロ界面は電流障壁にはならない。そこで、図１３においては、感光層２と窓層３をＰ型とし、Ｎ型不純物となるＳｎを選択拡散している。この構造により、窓層３がＰ型であり、感光層２との接合面において、ΔＥｃ２３が０．３８ｅＶ、ΔＥｖ２３がほぼ零ｅＶとなり、価電子帯のバンドオフセットのほうが伝導帯のバンドオフセットよりも小さくなっている。そのため、比較的ドープ濃度の低いＰ型エピタキシャル層からなるＩｎＡｓＳｂ感光層２とＩｎＡｌＳｂ窓層３の界面において、光誘起された正孔を電位障壁なしにアノードコンタクト層１７，Ｐ側表面電極１１を経由して回収することができる。また、Ｎ型に高濃度ドープされたＮ型層４１部分のＩｎＡｓＳｂ感光層２とＩｎＡｌＳｂ窓層３の界面においては、電子は、トンネル効果により移動可能である。なお、ＩｎＡｓ０．１５Ｓｂ０．８５感光層２の禁制帯幅は、０．１２ｅＶ、Ｉｎ０．８２Ａｌ０．１８Ｓｂ基板側バリア層８および、Ｉｎ０．８２Ａｌ０．１８Ｓｂ表面側窓層３の禁制帯幅は、それぞれ、０．４９ｅＶである。
【００４６】
ＧａＡｓ基板は、ＩｎＰ基板に比べて安価で大面積のウェファが得られることから、図１０〜１３に示した構造により、安価なＰＤが提供できる。また、ＧａＡｓは、燐酸や硫酸と過酸化水素の混合溶液でウェットエッチングされる一方ＩｎＰは上記エッチ液に対してエッチストップ層として働く。従って、本組成を用いると、赤外カメラに必要となる薄片化が容易となる。
【００４７】
基板１をＧａＡｓより安価で機械強度が強いＳｉにすることも可能である。この場合、いったん機械強度の弱いＩｎＳｂ層を緩衝層として形成することにより、結晶成長前後の熱歪みの影響を避けることができる。更に、ＩｎＳｂ量子ドットをＩｎＡｌＳｂバッファ層（バリア層）上に形成することにより、格子不整合に伴う貫通転位を有効に終端することも可能である。
【符号の説明】
【００４８】
１  基板
２  感光層
３  Ｎ型窓層
４  Ｐ型層
５  誘電体膜
６  Ｎ側電極
７  Ｐ側電極
８  バリア層
９  カソードコンタクト層
１０  開口部
１１  表面側Ｐ側電極
１２  集積回路もしくプリント基板
１３  バンプ
１４  素子分離溝
１５  緩和層
１６  格子整合緩和層
１７  アノードコンタクト層
４１  N型層
【図１】
0005942068.tif 000002
【図２】
0005942068.tif 000003
【図３】
0005942068.tif 000004
【図４】
0005942068.tif 000005
【図５】
0005942068.tif 000006
【図６】
0005942068.tif 000007
【図７】
0005942068.tif 000008
【図８】
0005942068.tif 000009
【図９】
0005942068.tif 000010
【図１０】
0005942068.tif 000011
【図１１】
0005942068.tif 000012
【図１２】
0005942068.tif 000013
【図１３】
0005942068.tif 000014