(57)【特許請求の範囲】
【請求項１】
直流電圧が入力される第１入力端子および第２入力端子と、
第１入力部および第２入力部、ならびに出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された複数の三端子スイッチング回路と、
前記三端子スイッチング回路の出力部と負荷との間に接続された誘導性インピーダンスと、
前記三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記三端子スイッチング回路は、
前記第１入力部および前記第２入力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記出力部との間に接続されたＤＣカット素子と、
を有し、
前記複数の三端子スイッチング回路のうち、少なくとも１つは第１入力部にグランドが接続され、
前記負荷は、両端が前記誘導性インピーダンスを介して前記ＤＣカット素子に接続され、前記ＤＣカット素子により、前記グランドから絶縁しており、
前記スイッチング制御手段は、
前記三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換回路。
【請求項２】
前記スイッチング制御手段は、前記複数の三端子スイッチング回路の前記直列回路それぞれの前記ハイサイドスイッチング素子を同期させてオンオフし、前記ローサイドスイッチング素子を同期させてオンオフする、
請求項１に記載の電力変換回路。
【請求項３】
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子は、ＭＯＳ−ＦＥＴであり、
前記ハイサイドスイッチング素子のソースからドレインに電流を流すハイサイドダイオードと、
前記ローサイドスイッチング素子のソースからドレインに電流を流すローサイドダイオードと、
を備え、
前記スイッチング制御手段は、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子をゼロ電圧スイッチング駆動する、
請求項１または２に記載の電力変換回路。
【請求項４】
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子はｎ型ＭＯＳ−ＦＥＴであり、
前記ハイサイドスイッチング素子のゲートに接続されたドライバ回路、および前記ドライバ回路へ駆動電圧を供給するブートストラップ回路を備える、
請求項１から３の何れかに記載の電力変換回路。
【請求項５】
前記ハイサイドスイッチング素子はｐ型ＭＯＳ−ＦＥＴであり、
前記ローサイドスイッチング素子はｎ型ＭＯＳ−ＦＥＴである、
請求項１から３の何れかに記載の電力変換回路。
【請求項６】
送電装置の送電側第１電極および送電側第２電極と、受電装置の受電側第１電極および受電側第２電極とが、電界結合することで前記送電装置から前記受電装置へワイヤレスで電力伝送する電力伝送システムにおいて、
前記受電装置は、
請求項１から５の何れかに記載の電力変換回路
を備え、
前記電力変換回路は、
前記受電装置の受電側第１電極および前記受電側第２電極に誘起された電力を変換し、負荷へ供給する、
電力伝送システム。
【請求項７】
第１直流電源または第１負荷に接続される第１入出力端子および第２入出力端子と、
第２直流電源または第２負荷に接続される第３入出力端子および第４入出力端子と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１入出力端子および前記第２入出力端子との間に直列または並列に接続された第１および第２の三端子スイッチング回路と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第３入出力端子および前記第４入出力端子との間に直列または並列接続された第３および第４の三端子スイッチング回路と、
一端が、前記第１および第２の三端子スイッチング回路の前記第３入出力部に接続され、他端が、前記第３および第４の三端子スイッチング回路の前記第３入出力部に接続された誘導性インピーダンスと、
前記第１、第２、第３および第４の三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記第１、第２、第３および第４の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記誘導性インピーダンスとの間に接続されたＤＣカット素子と、
を有し、
前記スイッチング制御手段は、
前記第１および第２の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフし、または、前記第３および第４の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換システム。
【請求項８】
直流電源に接続される第１入力端子および第２入力端子と、
負荷に接続される第１出力端子および第２出力端子と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された第１および第２の三端子スイッチング回路と、
前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部と前記第１入力端子との間、前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部と前記第２入力端子との間、または、前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部の間の何れかに接続された第１のコイルと、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１出力端子および前記第２出力端子との間に直列または並列接続された第３および第４の三端子スイッチング回路と、
前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部と前記第１出力端子との間、前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部と前記第２出力端子との間、または、前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部の間の何れかに接続された第２のコイルと、
前記第１、第２、第３および第４の三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記第１のコイルと前記第２のコイルは磁気結合されており、
前記第１および第２の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第１のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記第３および第４の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第２のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記スイッチング制御手段は、
前記第１および第２の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換システム。
【請求項９】
直流電源に接続される第１入力端子および第２入力端子と、
負荷に接続される第１出力端子および第２出力端子と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された第１および第２の三端子スイッチング回路と、
前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部と、前記第１入力端子との間に接続された第１のコイルと、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１出力端子および前記第２出力端子との間に直列または並列接続された第３および第４の三端子スイッチング回路と、
前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部と、前記第１出力端子との間に接続された第２のコイルと、
前記第１、第２、第３および第４の三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記第１のコイルと前記第２のコイルは磁気結合されており、
前記第１および第２の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第１のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記第３および第４の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第２のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記スイッチング制御手段は、
前記第１および第２の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換システム。
【請求項１０】
直流電源に接続される第１入力端子および第２入力端子と、
負荷に接続される第１出力端子および第２出力端子と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された第１および第２の三端子スイッチング回路と、
前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部と、前記第２入力端子との間に接続された第１のコイルと、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１出力端子および前記第２出力端子との間に直列または並列接続された第３および第４の三端子スイッチング回路と、
前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部と、前記第２出力端子との間に接続された第２のコイルと、
前記第１、第２、第３および第４の三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記第１のコイルと前記第２のコイルは磁気結合されており、
前記第１および第２の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第１のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記第３および第４の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第２のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記スイッチング制御手段は、
前記第１および第２の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換システム。
【請求項１１】
直流電源に接続される第１入力端子および第２入力端子と、
負荷に接続される第１出力端子および第２出力端子と、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された第１および第２の三端子スイッチング回路と、
前記第１および第２の三端子スイッチング回路それぞれの前記第３入出力部の間に接続された第１のコイルと、
第１入出力部、第２入出力部および第３入出力部を有し、前記第１出力端子および前記第２出力端子との間に直列または並列接続された第３および第４の三端子スイッチング回路と、
前記第３および第４の三端子スイッチング回路それぞれの前記第３入出力部の間に接続された第２のコイルと、
前記第１、第２、第３および第４の三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、
を備え、
前記第１のコイルと前記第２のコイルは磁気結合されており、
前記第１および第２の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第１のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記第３および第４の三端子スイッチング回路は、
前記第１入出力部および前記第２入出力部の間に接続された入力側キャパシタと、
前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記第２のコイルとの間に接続されたＤＣカット素子と、
を有し、
前記スイッチング制御手段は、
前記第１および第２の三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフする、
電力変換システム。
【請求項１２】
前記スイッチング制御手段は、前記複数の三端子スイッチング回路の前記直列回路それぞれの前記ハイサイドスイッチング素子を同期させてオンオフし、前記ローサイドスイッチング素子を同期させてオンオフする、
請求項７から１１の何れかに記載の電力変換システム。
【請求項１３】
前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子は、ＭＯＳ−ＦＥＴであり、
前記ハイサイドスイッチング素子のソースからドレインに電流を流すハイサイドダイオードと、
前記ローサイドスイッチング素子のソースからドレインに電流を流すローサイドダイオードと、
前記スイッチング制御手段は、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子をゼロ電圧スイッチング駆動する、請求項７から１２の何れかに記載の電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】本発明は、大きな電圧変換比を得ることができる小型で、かつ、高効率な電力変換回路および電力変換システムに関する。
【背景技術】
【０００２】  代表的なワイヤレス電力伝送システムとして、送電装置の一次コイルから受電装置の二次コイルへ磁界を利用して電力を伝送する磁界結合方式の電力伝送システムが知られている。このシステムでは、磁界結合で電力を伝送する場合、各コイルを通る磁束の大きさが起電力に大きく影響するため、一次コイルと二次コイルとの相対位置関係に高い精度が要求される。また、コイルを利用するため、装置の小型化が難しい。【０００３】  一方、特許文献１に開示されているような電界結合方式のワイヤレス電力伝送システムも知られている。このシステムでは、送電装置の結合電極から受電装置の結合電極に電界を介して電力が伝送される。この方式は、結合電極の相対位置の要求精度が比較的緩く、また、結合電極の小型化および薄型化が可能である。【０００４】  特許文献１に記載の送電装置は、高周波高電圧発生回路、パッシブ電極およびアクティブ電極を備えている。受電装置は、高周波高電圧負荷回路、パッシブ電極およびアクティブ電極を備えている。そして、送電装置のアクティブ電極と受電装置のアクティブ電極とが空隙を介して近接することにより、この二つの電極同士が電界結合する。送電装置のパッシブ電極、送電装置のアクティブ電極、受電装置のアクティブ電極および受電装置のパッシブ電極は、それらが互いに平行に配置されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００９−５３１００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】  特許文献１に記載の電界結合方式のワイヤレス電力伝送システムでは、送電装置および受電装置のアクティブ電極間に高電圧（約１０００Ｖ）が印加される。このため、受電装置側では高電圧を低電圧（約１０Ｖ）にまで降圧する必要がある。一般的な降圧方法としては、トランスを用いた電圧変換、またはＤＣ−ＤＣコンバータによる電圧変換などが挙げられるが、巻線を用いたトランスの小型化が難しいこと、既存のＤＣ−ＤＣコンバータを用いて大きな電圧変換比（約１０００Ｖの高電圧から約１０Ｖへの降圧）を実現し、かつ高効率駆動を両立させることが難しいことなどの問題がある。【０００７】  そこで、本発明の目的は、変換効率が高く小型化を実現できる電圧変換比（もしくは電流変換比）が大きな電力変換回路、それを備えた電力伝送システムおよび電力変換システムを提供することにある。
【課題を解決するための手段】
【０００８】  本発明は、直流電圧が入力される第１入力端子および第２入力端子と、第１入力部および第２入力部、ならびに出力部を有し、前記第１入力端子および前記第２入力端子との間に直列または並列接続された複数の三端子スイッチング回路と、前記三端子スイッチング回路の出力部と負荷との間に接続された誘導性インピーダンスと、前記三端子スイッチング回路をスイッチング制御するスイッチング制御手段と、を備え、前記三端子スイッチング回路は、前記第１入力部および前記第２入力部の間に接続された入力側キャパシタと、前記入力側キャパシタに対し並列接続された、ハイサイドスイッチング素子およびローサイドスイッチング素子の直列回路と、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の接続点と前記出力部との間に接続されたＤＣカット素子と、を有し、前記スイッチング制御手段は、前記三端子スイッチング回路の前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子を交互にオンオフすることを特徴とする。【０００９】  この構成では、三端子スイッチング回路の数を多くすることで、電圧変換比（もしくは電流変換比）を大きくすることができ、トランスを用いた従来の一般的な降圧コンバータに比べて小型化を実現できる。また、ローサイドスイッチング素子およびハイサイドスイッチング素子からなる直列回路を直列に接続した構成であり、出力端が直流成分を阻止する素子により絶縁されているので、ローサイドスイッチング素子およびハイサイドスイッチング素子それぞれにかかる電圧が高くなることを回避でき、高耐圧性の素子を使う必要がなくなり、低コスト化が可能である。また、高耐圧性の素子を用いないことにより、オン抵抗値の低いスイッチング素子を用いることができ、低損失化が図れる。さらに、複数の三端子スイッチング回路に対して、一つの誘導性インピーダンスを共有させることにより、回路の小型化が可能となる。【００１０】  前記スイッチング制御手段は、前記複数の三端子スイッチング回路の前記直列回路それぞれの前記ハイサイドスイッチング素子を同期させてオンオフし、前記ローサイドスイッチング素子を同期させてオンオフする構成が好ましい。【００１１】  この構成では、複数の三端子スイッチング回路の動作を同期させることが出来るので、出力電圧のリップルをより低減できる。【００１２】  前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子は、ＭＯＳ−ＦＥＴであり、前記ハイサイドスイッチング素子のソースからドレインに電流を流すハイサイドダイオードと、前記ローサイドスイッチング素子のソースからドレインに電流を流すローサイドダイオードと、前記スイッチング制御手段は、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子をゼロ電圧スイッチング駆動する構成が好ましい。【００１３】  この構成では、スイッチング損失を軽減することができ、高い変換効率を得ることができる。【００１４】  前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子はｎ型ＭＯＳ−ＦＥＴであり、前記ハイサイドスイッチング素子のゲートに接続されたドライバ回路、および前記ドライバ回路へ駆動電圧を供給���るブートストラップ回路を備える構成が好ましい。【００１５】  この構成では、絶縁型トランスを用いて駆動する場合と比較して、電力変換回路を小型化でき、ハイサイドスイッチング素子の確実な駆動を確保できる。さらに、低損失なｎ型ＭＯＳ−ＦＥＴを用いることができる。【００１６】  前記ハイサイドスイッチング素子はｐ型ＭＯＳ−ＦＥＴであり、前記ローサイドスイッチング素子はｎ型ＭＯＳ−ＦＥＴである構成であることが好ましい。【００１７】  この構成では、ブートストラップ回路が不要となり、回路構成をより簡易にできる。
【発明の効果】
【００１８】  本発明によれば、三端子スイッチング回路の数を多くすることで、トランスを用いた従来の一般的な降圧コンバータに比べて、高効率化および小型化を実現できる。また、ローサイドスイッチング素子およびハイサイドスイッチング素子からなる直列回路を直列に接続した構成であり、出力端が直流成分を阻止する素子で絶縁されているため、ローサイドスイッチング素子およびハイサイドスイッチング素子それぞれにかかる電圧が高くなることを回避でき、高耐圧性の素子を使う必要がなくなり、低コスト化および低損失化が可能である。
【図面の簡単な説明】
【００１９】
【図１】実施形態１に係る降圧スイッチング回路の等価回路を示す図
【図２】降圧スイッチング回路に流れる電流経路を示す図
【図３】降圧スイッチング回路に流れる電流経路を示す図
【図４】降圧スイッチング回路に流れる電流経路を示す図
【図５】ローサイドスイッチング素子およびハイサイドスイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図
【図６】降圧スイッチング回路の各位置における電圧波形を示す図
【図７】実施形態１に係る降圧スイッチング回路の変形例を示す図
【図８】実施形態２に係る降圧スイッチング回路の等価回路図
【図９】スイッチング回路ユニットの数および接続形態を変更した降圧スイッチング回路の変形例を示す図
【図１０】実施形態３に係る降圧スイッチング回路の等価回路図
【図１１】各スイッチング素子のドレインソース電圧Ｖds、ドレインソース電流Ｉds、および、出力側キャパシタの出力電流の波形を示す図
【図１２】各スイッチング素子のドレインソース電圧Ｖds、ドレインソース電流Ｉds、および、出力側キャパシタの出力電流の波形を示す図
【図１３】スイッチング回路ユニットの接続形態を変更した降圧スイッチング回路の変形例を示す図
【図１４】スイッチング回路ユニットの接続形態を変更した降圧スイッチング回路の変形例を示す図
【図１５】実施形態３に係るワイヤレス電力伝送システムの回路図
【図１６】実施形態３に係るワイヤレス電力伝送システムの変形例を示す図
【図１７】実施形態５に係る電力変換回路の回路図
【図１８】実施形態６に係る電力変換回路の回路図
【図１９】実施形態６に係る電力変換システムの別の例の回路図
【図２０】実施形態７に係る電力変換システムの回路図
【発明を実施するための形態】
【００２０】（実施形態１）  実施形態１では、本発明に係る電力変換回路について、降圧スイッチング回路を例に挙げて説明する。
【００２１】  図１は実施形態１に係る降圧スイッチング回路を示す図である。本実施形態に係る降圧スイッチング回路１は、直流電圧が入力される入力端子ＩＮ１，ＩＮ２と、交流電圧が出力される出力端子ＯＵＴ１，ＯＵＴ２とを備えている。出力端子ＯＵＴ１，ＯＵＴ２の間には負荷ＲＬが接続されている。本実施形態では、負荷ＲＬは交流負荷であり、降圧スイッチング回路１はインバータ装置として用いられる。
【００２２】  入力端子ＩＮ１，ＩＮ２の間には、二つのスイッチング回路ユニット１１，１２が直列接続されている。スイッチング回路ユニット１１，１２はそれぞれ、入力側キャパシタＣｉ１，Ｃｉ２を有している。入力側キャパシタＣｉ１，Ｃｉ２は、入力端子ＩＮ１，ＩＮ２の間に直列接続されている。スイッチング回路ユニット１１，１２は、本発明に係る三端子スイッチング回路に相当する。
【００２３】  以下では、入力側キャパシタＣｉ１の入力端子ＩＮ１側に接続される一端を接続点Ｐ１１とし、スイッチング回路ユニット１２に接続される他端を接続点Ｐ１２とする。また、入力側キャパシタＣｉ２のスイッチング回路ユニット１１に接続される一端を接続点Ｐ２１とし、入力端子ＩＮ２側に接続される他端を接続点Ｐ２２とする。この接続点Ｐ２１は接続点Ｐ１２と同じである。これら接続点Ｐ１１、Ｐ１２は本発明に係る第１入力端に相当する。また、接続点Ｐ２１、Ｐ２２は本発明に係る第２入力端に相当する。
【００２４】  入力側キャパシタＣｉ１，Ｃｉ２は同じ容量であり、入力端子ＩＮ１，ＩＮ２間に電圧Ｖが印加された場合、入力側キャパシタＣｉ１，Ｃｉ２それぞれには電圧Ｖ／２が充電される。すなわち、入力側キャパシタＣｉ１，Ｃｉ２の接続点Ｐ１２（Ｐ２１）の電位は、接続点Ｐ１１を基準電位とした場合、Ｖ／２である。
【００２５】  なお、スイッチング回路ユニット１１，１２は、それぞれほぼ同じ構成であるため、以下では、スイッチング回路ユニット１１について説明し、スイッチング回路ユニット１２については、対応する符号をカッコ書きで記す。
【００２６】  入力側キャパシタＣｉ１（Ｃｉ２）には、ローサイドスイッチング素子Ｑ１（Ｑ３）とハイサイドスイッチング素子Ｑ２（Ｑ４）とからなる直列回路が並列に接続されている。ローサイドスイッチング素子Ｑ１（Ｑ３）とハイサイドスイッチング素子Ｑ２（Ｑ４）とはＳｉベースのｎ型ＭＯＳ−ＦＥＴである。ハイサイドスイッチング素子Ｑ２（Ｑ４）は、そのドレインが接続点Ｐ１２（Ｐ２２）に接続され、ソースがローサイドスイッチング素子Ｑ１（Ｑ３）のドレインに接続されている。ローサイドスイッチング素子Ｑ１（Ｑ３）はそのソースが接続点Ｐ１１（Ｐ２１）に接続されている。ｎ型ＭＯＳ−ＦＥＴを用いることで、絶縁側トランスを用いて降圧する場合と比較して、降圧スイッチング回路１をより小型化できる。
【００２７】  ローサイドスイッチング素子Ｑ１（Ｑ３）およびハイサイドスイッチング素子Ｑ２（Ｑ４）はボディダイオードを有している。ローサイドスイッチング素子Ｑ１（Ｑ３）が有するボディダイオードは、本発明に係るローサイドダイオードに相当する。なお、ローサイドスイッチング素子Ｑ１（Ｑ３）およびハイサイドスイッチング素子Ｑ２（Ｑ４）は、例えばバイポーラトランジスタであってもよく、この場合、図のボディダイオードと同じ向きで、ダイオード素子がローサイドスイッチング素子Ｑ１（Ｑ３）およびハイサイドスイッチング素子Ｑ２（Ｑ４）に並列接続される。
【００２８】  ローサイドスイッチング素子Ｑ１（Ｑ３）とハイサイドスイッチング素子Ｑ２（Ｑ４）との接続点Ｐ３１（Ｐ３２）には、出力側キャパシタＣｏ１（Ｃｏ２）が接続されている。出力側キャパシタＣｏ１（Ｃｏ２）は、出力側インダクタＬ１を介して出力端子ＯＵＴ２に接続されている。以下、出力側キャパシタＣｏ１，Ｃｏ２と出力側インダクタＬ１との接続点をＰ４とする。この接続点Ｐ４は本発明に係る出力端に相当する。
【００２９】  出力側キャパシタＣｏ１，Ｃｏ２は、本発明に係るＤＣカット素子に相当する。出力側インダクタＬ１は、本発明に係る誘導性インピーダンス素子に相当する。出力側キャパシタＣｏ１，Ｃｏ２それぞれは、後段の出力側インダクタＬ１と共にＬＣ共振回路を構成する。本実施形態では、二つの出力側キャパシタＣｏ１，Ｃｏ２に対して、一つの出力側インダクタＬ１を共有することで、回路の小型化が可能となる。
【００３０】  ハイサイドスイッチング素子Ｑ２（Ｑ４）のゲートには、ドライバＤｒｖ１（Ｄｒｖ２）が接続されている。このドライバＤｒｖ１（Ｄｒｖ２）には、駆動電圧を与えるブートストラップ回路が接続されている。ブートストラップ回路は、ダイオードＢＤ１（ＢＤ２）およびキャパシタＢＣ１（ＢＣ２）を備えている。ダイオードＢＤ１（ＢＤ２）は、アノードをハイサイドスイッチング素子Ｑ２（Ｑ４）のドレインに接続し、カソードを、キャパシタＢＣ１（ＢＣ２）を介して、接続点Ｐ３１（Ｐ３２）に接続されている。ドライバＤｒｖ１（Ｄｒｖ２）は、キャパシタＢＣ１（ＢＣ２）に充電された電圧により動作し、コントローラ１０からの信号に応じてハイサイドスイッチング素子Ｑ２（Ｑ４）のゲートに電圧を印加して、ハイサイドスイッチング素子Ｑ２（Ｑ４）を駆動する。
【００３１】  ハイサイドスイッチング素子Ｑ２（Ｑ４）のソース電位はグランド電位よりも高い。このため、ハイサイドスイッチング素子Ｑ２（Ｑ４）のゲートにブートストラップ回路を設けることで、確実にハイサイドスイッチング素子Ｑ２（Ｑ４）を駆動することができる。
【００３２】  また、ローサイドスイッチング素子Ｑ１（Ｑ３）のゲートには、ドライバＤｒｖ３（Ｄｒｖ４）が接続されている。このドライバＤｒｖ３（Ｄｒｖ４）には、キャパシタＣｉ１（Ｃｉ２）が並列に接続され、駆動電圧が与えられる。
【００３３】  コントローラ１０は、本発明に係るスイッチング制御手段に相当し、上述のように、ローサイドスイッチング素子Ｑ１（Ｑ３）とハイサイドスイッチング素子Ｑ２（Ｑ４）とを交互にオンオフする。
【００３４】  図２、図３および図４は、降圧スイッチング回路１に流れる電流経路を示す図である。図２、図３および図４では、図１で説明したブートストラップ回路およびコントローラ１０の図示を省略している。なお、図２，図３および図４は、図１に示す回路を簡易にした回路図である。また、図１に示すＰ１２，Ｐ２１を接続点Ｐ１で表している。
【００３５】  図２は、ハイサイドスイッチング素子Ｑ２，Ｑ４がオン、ローサイドスイッチング素子Ｑ１，Ｑ３がオフのときの電流経路を示す。この場合、入力端子ＩＮ２からハイサイドスイッチング素子Ｑ４、出力側キャパシタＣｏ２および出力側インダクタＬ１を通り、出力端子ＯＵＴ２へ電流が流れる。また、接続点Ｐ１からハイサイドスイッチング素子Ｑ２、出力側キャパシタＣｏ１および出力側インダクタＬ１を通り、出力端子ＯＵＴ２へ電流が流れる。このとき、出力側キャパシタＣｏ１，Ｃｏ２に電気エネルギーが蓄積され、出力側インダクタＬ１に励磁エネルギーが蓄積される。
【００３６】  ハイサイドスイッチング素子Ｑ２，Ｑ４がオフとなったあと、わずかなデッドタイムを挟んで、ローサイドスイッチング素子Ｑ１，Ｑ３がオンされる。図３は、そのデッドタイムにおける電流経路を示す。ここで、接続点Ｐ３１，Ｐ３２から負荷ＲＬ側を見込んだ、スイッチング周波数におけるインピーダンスが誘導性となるように、キャパシタＣｏ１，Ｃｏ２および出力側インダクタＬ１のリアクタンスが定められている。すなわち、キャパシタＣｏ１，Ｃｏ２および出力側インダクタＬ１による共振周波数はスイッチング周波数より低くなる関係としている。そのため、ハイサイドスイッチング素子Ｑ２，Ｑ４をオフにした後、出力側インダクタＬ１により電流が流れ続けようとする。この結果、ローサイドスイッチング素子Ｑ３のボディダイオードから出力側キャパシタＣｏ２を通り、出力側インダクタＬ１に電流が流れる。また、ローサイドスイッチング素子Ｑ１のボディダイオードから出力側キャパシタＣｏ１を通り、出力側インダクタＬ１に電流が流れる。
【００３７】  図４は、ハイサイドスイッチング素子Ｑ２，Ｑ４がオフ、ローサイドスイッチング素子Ｑ１，Ｑ３がオンのときの電流経路を示す。このとき、出力側キャパシタＣｏ２に蓄積された電気エネルギーにより出力側インダクタＬ１から出力側キャパシタＣｏ２を通りローサイドスイッチング素子Ｑ３へ電流が流れる。また、出力側キャパシタＣｏ１に蓄積された電気エネルギーにより出力側インダクタＬ１から出力側キャパシタＣｏ１を通りローサイドスイッチング素子Ｑ１へ電流が流れる。
【００３８】  図５は、ローサイドスイッチング素子Ｑ１，Ｑ３およびハイサイドスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄｓの波形図である。また、図５では詳細に示していないが、ローサイドスイッチング素子Ｑ１，Ｑ３およびハイサイドスイッチング素子Ｑ２，Ｑ４は、デッドタイムを挟んでオンオフされる。
【００３９】  ハイサイドスイッチング素子Ｑ２，Ｑ４がターンオフされて、デッドタイムだけ遅れてローサイドスイッチング素子Ｑ１，Ｑ３のゲート端子に電圧が印加される。そして、ローサイドスイッチング素子Ｑ１，Ｑ３がターンオンする。このとき、出力側インダクタＬ１に流れていた電流は、ローサイドスイッチング素子Ｑ１，Ｑ３のボディダイオードを通る。すなわち、ローサイドスイッチング素子Ｑ１，Ｑ３のターンオン時におけるドレイン電流Ｉｄｓは負電流である。これにより、ゼロ電圧スイッチング（ＺＶＳ）動作で、ローサイドスイッチング素子Ｑ１，Ｑ３がターンオンする。このＺＶＳ動作により、スイッチング損失を軽減でき、高い変換効率を得ることができる。なお、ローサイドスイッチング素子Ｑ１，Ｑ３のドレイン電流の波形は、出力側キャパシタＣｏ１，Ｃｏ２と出力側インダクタＬ１とによる共振電流の波形となる。
【００４０】  同様に、ローサイドスイッチング素子Ｑ１，Ｑ３がターンオフされて、デッドタイムだけ遅れてハイサイドスイッチング素子Ｑ２，Ｑ４のゲート端子に電圧が印加される。そして、ハイサイドスイッチング素子Ｑ２，Ｑ４がターンオンする。このとき、出力側インダクタＬ１に流れていた電流は、ハイサイドスイッチング素子Ｑ２，Ｑ４のボディダイオードを通る。すなわち、図中の実線で示すように、ハイサイドスイッチング素子Ｑ２，Ｑ４のターンオン時におけるドレイン電流は負電流である。これにより、ゼロ電圧スイッチング動作で、ハイサイドスイッチング素子Ｑ２，Ｑ４がターンオンする。このＺＶＳ動作により、スイッチング損失を軽減でき、高い変換効率を得ることができる。
【００４１】  図６は、降圧スイッチング回路１の各位置における電圧波形を示す図である。図６に示す波形は、以下の条件の下に行ったシミュレーション結果である。図１において、入力端子ＩＮ１，ＩＮ２からの入力電圧＝１００Ｖ、入力側キャパシタＣｉ１，Ｃｉ２＝１０μＦ、出力側キャパシタＣｏ１，Ｃｏ２＝２０ｎＦ、出力側インダクタＬ１＝６８μＨである。スイッチング素子Ｑ１〜Ｑ４の駆動周波数は１００ｋＨｚである。
【００４２】  図６の波形（１）は入力端子ＩＮ１，ＩＮ２間の電圧波形、波形（２）は、ローサイドスイッチング素子Ｑ３およびハイサイドスイッチング素子Ｑ４の接続点Ｐ３２の電圧波形、波形（３）は、ローサイドスイッチング素子Ｑ１およびハイサイドスイッチング素子Ｑ２の接続点Ｐ３１の電圧波形、波形（４）は、負荷ＲＬの両端の電圧波形をそれぞれ示す。
【００４３】  図６の波形（１）の電圧を、上述の通り電圧Ｖとする。この場合、波形（２）で示すように、ハイサイドスイッチング素子Ｑ４がオンのときの接続点Ｐ３２の電圧はほぼＶである。そして、ローサイドスイッチング素子Ｑ３がオンのときの接続点Ｐ３２の電圧は約Ｖ／２である。また、波形（３）に示すように、ハイサイドスイッチング素子Ｑ２がオンのときの接続点Ｐ３１の電圧は、接続点Ｐ１の電圧、すなわち、約Ｖ／２である。そして、ローサイドスイッチング素子Ｑ１がオンのときの接続点Ｐ３１の電圧はほぼ０である。このように、波形（２）と波形（３）とに示すように、接続点Ｐ３１，Ｐ３２それぞれの電圧は、０およびＶ／２を基準電位とし、Ｖ／２の振幅で変化する。
【００４４】  接続点Ｐ４の電圧は、接続点Ｐ３１，Ｐ３２の電圧から、出力側キャパシタＣｏ１，Ｃｏ２によりＤＣバイアスがカットされ、インダクタＬ１を通過した後の電圧である。すなわち、波形（４）に示すように共振しており、電圧０を中心とした正弦波状の電圧波形を示している。
【００４５】  このように、実施形態１に係る降圧スイッチング回路１では、ＭＯＳ−ＦＥＴを用いることで、降圧スイッチング回路１の小型化および低背化が可能となる。さらに、ローサイドスイッチング素子Ｑ１，Ｑ３およびハイサイドスイッチング素子Ｑ２，Ｑ４それぞれには、入力電圧の分圧がかかるため、高耐圧性の素子を用いる必要がなくなる。さらに、スイッチング回路ユニット１１，１２に対して、出力側インダクタＬ１を共有することで、インダクタの数を増やす必要がなく、降圧スイッチング回路１の小型化が可能となる。
【００４６】  この例では、スイッチング回路ユニットを２つ用いたが、さらに多くのスイッチング回路ユニットで構成することによって、より広い電圧変換比に対応することができる。また、各スイッチング素子のデューティ比が５０％に近い例を示したが、デューティ比を５０％未満にして出力電圧を下げ、または、デューティ比を５０％近傍に固定して、スイッチング周期を変えることで出力電圧の周波数を可変させることも可能である。
【００４７】  図７は、実施形態１に係る降圧スイッチング回路の変形例を示す図である。この例では、降圧スイッチング回路１Ａが備えるハイサイドスイッチング素子Ｑ２，Ｑ４は、Ｓｉベースのｐ型ＭＯＳ−ＦＥＴである。この場合、ハイサイドスイッチング素子Ｑ２，Ｑ４を駆動するためのブートストラップ回路が不要となり、図１の場合と比べて回路構成を簡易にできる。
【００４８】  なお、本実施形態では、ローサイドスイッチング素子Ｑ１，Ｑ３およびハイサイドスイッチング素子Ｑ２，Ｑ４それぞれは、ボディダイオードを有するＭＯＳ−ＦＥＴとしているがスイッチング素子Ｑ１〜Ｑ４をＧａＮベースのＭＯＳ−ＦＥＴ、ＳｉＣベースのＭＯＳ−ＦＥＴとしてもよい。また、ＧａＮベースのＭＯＳ−ＦＥＴの場合、降圧スイッチング回路は、ゼロ電圧スイッチング（ＺＶＳ）動作をさせるために、ＧａＮベースのＭＯＳ−ＦＥＴのドレイン−ソース間に実部品のダイオードをさらに接続する構成としてもよい。
【００４９】（実施形態２）  図８は、実施形態２に係る降圧スイッチング回路２の回路図である。実施形態２は、スイッチング回路ユニットの数が実施形態１と相違する。本実施形態に係る降圧スイッチング回路２の出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷ＲＬは直流負荷であり、降圧スイッチング回路２はＤＣ−ＤＣコンバータである。
【００５０】  降圧スイッチング回路２は、直列に接続された五つのスイッチング回路ユニット１１，１２，１３，１４，１５を備えている。スイッチング回路ユニット１１（１２，１３，１４，１５）では、入力側キャパシタＣｉ１（Ｃｉ２，Ｃｉ３，Ｃｉ４，Ｃｉ５）と、直列接続されたローサイドスイッチング素子Ｑ１（Ｑ３，Ｑ５，Ｑ７，Ｑ９）およびハイサイドスイッチング素子Ｑ２（Ｑ４，Ｑ６，Ｑ８，Ｑ１０）とが、並列に接続されている。
【００５１】  また、ローサイドスイッチング素子Ｑ１（Ｑ３，Ｑ５，Ｑ７，Ｑ９）およびハイサイドスイッチング素子Ｑ２（Ｑ４，Ｑ６，Ｑ８，Ｑ１０）の接続点それぞれは、出力側キャパシタＣｏ１（Ｃｏ２，Ｃｏ３，Ｃｏ４，Ｃｏ５）を介して、出力側インダクタＬ１に接続されている。出力側インダクタＬ１は、整流回路としてのブリッジダイオードＢＤに接続されている。ブリッジダイオードＢＤの入力側には、負荷ＲＬが高負荷またはオープンの場合の電流経路となるインダクタＬ２が並列に接続され、出力側には平滑回路としてのキャパシタＣ１が並列に接続されている。そして、入力端子ＩＮ１，ＩＮ２から入力された直流電圧が降圧されて、出力端子ＯＵＴ１，ＯＵＴ２から直流電圧が出力される。
【００５２】  この降圧スイッチング回路２では、実施形態１と同様に、ローサイドスイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ７，Ｑ９が同時にオンオフされ、ハイサイドスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８，Ｑ１０が同時にオンオフされる。
【００５３】  この降圧スイッチング回路２において、ローサイドスイッチング素子およびハイサイドスイッチング素子のオンオフに伴い流れる電流の経路は、実施形態１と同様であるため、説明は省略する。そして、この構成とすることで、降圧スイッチング回路２は、電圧Ｖの直流電圧が入力されると、整流および平滑された後、Ｖ／５以下に降圧された直流電圧を出力端子ＯＵＴ１，ＯＵＴ２から出力する。
【００５４】  このように、実施形態２に係る降圧スイッチング回路２は、入力側キャパシタ、ローサイドスイッチング素子、ハイサイドスイッチング素子および出力側キャパシタの数を増やすことで、実施形態１と比べてさらに大きい電圧変換比（降圧比）を得ることができる。
【００５５】  なお、本実施形態では、二つのスイッチング回路ユニットを直列に接続した構成を例に挙げたが、スイッチング回路ユニットの数、および、スイッチング回路ユニットの接続形態（直列接続または並列接続）は適宜変更可能である。図９は、スイッチング回路ユニットの数および接続形態を変更した降圧スイッチング回路の変形例を示す図である。
【００５６】  図９に示す降圧スイッチング回路２Ａは、並列接続された四つのスイッチング回路ユニット１１〜１４を備えている。四つのスイッチング回路ユニット１１〜１４は、図９では詳細な回路図を省略するが、その構成は図８で説明した構成と同様である。これらスイッチング回路ユニット１１〜１４のハイサイドスイッチ素子のドレインそれぞれは入力端子ＩＮ２に接続され、ローサイドスイッチ素子のソースそれぞれは入力端子ＩＮ１に接続されている。この場合、降圧スイッチング回路２Ａからは大電流を得ることができ、また、スイッチング回路ユニット１１〜１４の何れかが故障した場合であっても、降圧スイッチング回路２Ａを正常動作させることができ、フェールセーフ機能を有する降圧スイッチング回路２Ａとすることができる。
【００５７】（実施形態３）  実施形態３では、スイッチング回路ユニットを、逆相で制御する場合の例を示す。図１０は、実施形態３に係る降圧スイッチング回路３の回路図である。実施形態３に係る降圧スイッチング回路３は、四つのスイッチング回路ユニット１１〜１４が直列に接続されている。スイッチング回路ユニット１１，１２は、出力側インダクタＬ１１を介して出力端子ＯＵＴ１に接続されている。また、スイッチング回路ユニット１３，１４は、出力側インダクタＬ１２を介して出力端子ＯＵＴ２に接続されている。この構成では、出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷ＲＬはグランドから絶縁し、スイッチング回路ユニット１２とスイッチング回路ユニット１３との接続点Ｐ２３は、グランドに接続されている。
【００５８】  さらに、降圧スイッチング回路３は、スイッチング制御するコントローラ１０を備えている。このコントローラ１０は、スイッチング回路ユニット１１，１２と、スイッチング回路ユニット１３，１４とで位相を１８０度ずらしてスイッチング制御する。図１１および図１２は、各スイッチング素子のドレインソース電圧Ｖds、ドレインソース電流Ｉds、および、出力側キャパシタの出力電流の波形を示す図である。
【００５９】  実施形態３では、スイッチング回路ユニット１１，１２のハイサイドスイッチング素子Ｑ２，Ｑ４と、スイッチング回路ユニット１３，１４のローサイドスイッチング素子Ｑ５，Ｑ７とが同時にオンオフされる。また、スイッチング回路ユニット１１，１２のローサイドスイッチング素子Ｑ１，Ｑ３と、スイッチング回路ユニット１３，１４のハイサイドスイッチング素子Ｑ６，Ｑ８とが同時にオンオフされる。
【００６０】  この実施形態３の構成であっても、実施形態１と同様、入力電圧の約１／２以下に降圧することができ、複数のスイッチング回路ユニットを用いることによって、トランスなどを用いた従来の一般的な降圧コンバータと比べて大きな電圧変換比（降圧比）を得ることができる。また、降圧スイッチング回路３は対称な構成となっており、さらに接続点Ｐ２３がグランドに接続されているため、非対称な回路構成に比べてノイズを低減できる。
【００６１】  なお、スイッチング回路ユニットの数、および、スイッチング回路ユニットの接続形態（直列接続または並列接続）は適宜変更可能である。図１３および図１４は、スイッチング回路ユニットの接続形態を変更した降圧スイッチング回路の変形例を示す図である。図１３に示すように、降圧スイッチング回路３Ａは、スイッチング回路ユニット１１，１２，１３，１４を並列に接続した構成であってもよい。また、図１４に示すように、降圧スイッチング回路３Ｂは、直列接続したスイッチング回路ユニット１１，１２と、直列接続したスイッチング回路ユニット１３，１４とを逆相関係に接続した構成であってもよい。
【００６２】（実施形態４）  実施形態４では、本発明に係る降圧スイッチング回路を備えたワイヤレス電力伝送システムについて説明する。図１５は、実施形態４に係るワイヤレス電力伝送システム１００の回路図である。
【００６３】  ワイヤレス電力伝送システム１００は、送電装置１０１と受電装置２０１とで構成されている。受電装置２０１は二次電池を備えた、例えば携帯電子機器である。携帯電子機器としては携帯電話機、ＰＤＡ（Personal Digital Assistant）、携帯音楽プレーヤ、ノート型ＰＣ、デジタルカメラなどが挙げられる。送電装置１０１は受電装置２０１が載置され、受電装置２０１に対してワイヤレスで電力伝送し、受電装置２０１の二次電池を充電するための充電台である。
【００６４】  送電装置１０１および受電装置２０１はそれぞれ、アクティブ電極１１１，２１１およびパッシブ電極１１２，２１２を有している。アクティブ電極１１１，２１１およびパッシブ電極１１２，２１２は、受電装置２０１を送電装置１０１に載置した場合に、間隙を介して互いに対向するようになっている。
【００６５】  送電装置１０１の高周波電圧発生回路１０１Ｓは例えば１００ｋＨｚ〜数１０ＭＨｚの高周波電圧を発生する。昇圧トランスＸＧおよびインダクタＬＧによる昇圧回路は、高周波電圧発生回路１０１Ｓの発生する電圧を昇圧してアクティブ電極１１１とパッシブ電極１１２の間に印加する。キャパシタＣＧは、主に送電装置１０１のアクティブ電極１１１とパッシブ電極１１２との間に生じる容量である。昇圧回路のインダクタンスとキャパシタンスとで共振回路が構成される。
【００６６】  受電装置２０１のアクティブ電極２１１とパッシブ電極２１２の間には、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４からなるダイオードブリッジを介して、降圧スイッチング回路が接続されている。降圧スイッチング回路は、スイッチング回路ユニット４Ａ，４Ｂを有している。スイッチング回路ユニット４Ａ，４Ｂは同様の構成である。
【００６７】  スイッチング回路ユニット４Ａ（４Ｂ）は、ローサイドスイッチング素子Ｑ１，Ｑ３，Ｑ５（Ｑ７，Ｑ９，Ｑ１１）と、ハイサイドスイッチング素子Ｑ２，Ｑ４，Ｑ６（Ｑ８，Ｑ１０，Ｑ１２）と、入力側キャパシタＣｉ１，Ｃｉ２，Ｃｉ３（Ｃｉ４，Ｃｉ５，Ｃｉ６）と、出力側キャパシタＣｏ１，Ｃｏ２，Ｃｏ３（Ｃｏ４，Ｃｏ５，Ｃｏ６）とを備えている。
【００６８】  スイッチング回路ユニット４Ａ（４Ｂ）は、出力側インダクタＬ１１（Ｌ１２）、ブリッジダイオードＢＤおよびキャパシタＣ１を介して出力端子ＯＵＴ１，ＯＵＴ２に接続されている。スイッチング回路ユニット４Ａのローサイドスイッチング素子Ｑ１，Ｑ３，Ｑ５と、スイッチング回路ユニット４Ｂのハイサイドスイッチング素子Ｑ８，Ｑ１０，Ｑ１２とが同期してオンオフする。また、スイッチング回路ユニット４Ａのハイサイドスイッチング素子Ｑ２，Ｑ４，Ｑ６と、スイッチング回路ユニット４Ｂのローサイドスイッチング素子Ｑ７，Ｑ９，Ｑ１１とが同期してオンオフする。スイッチング回路ユニット４Ａは交流電圧の正電圧を出力し、スイッチング回路ユニット４Ｂは交流電圧の負電圧を出力する。
【００６９】  キャパシタＣＬは、主にアクティブ電極２１１とパッシブ電極２１２との間に生じる容量である。出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷ＲＬは、本実施形態では充電制御回路を備えた二次電池である。
【００７０】  送電装置１０１のアクティブ電極１１１およびパッシブ電極１１２による結合電極と、受電装置２０１のアクティブ電極２１１およびパッシブ電極２１２による結合電極とは相互容量Ｃｍで容量結合する。
【００７１】  このように構成されるワイヤレス電力伝送システム２において、送電装置１０１に受電装置２０１を載置した場合、アクティブ電極１１１，２１１が対向し、パッシブ電極１１２，２１２が対向する。そして、アクティブ電極１１１およびパッシブ電極１１２に電圧が印加されることで、対向配置となったアクティブ電極１１１，２１１間、及びパッシブ電極１１２，２１２間に電界が生じ、この電界を介して送電装置１０１から受電装置２０１へ電力が伝送される。
【００７２】  受電装置２０１では、送電装置１０１から伝送された電圧が降圧スイッチング回路により降圧される。そして、受電装置２０１の二次電池（負荷ＲＬ）が充電される。このように、受電装置２０１は降圧用のトランスを用いないため、受電装置２０１の小型化および低背化を実現できる。また、受電装置２０１において高い変換効率を得ることができる。
【００７３】  さらに、この例では、スイッチング回路ユニット４Ａ，４Ｂからの出力電圧のピーク値が、実施形態１〜３の構成と比べて低くできるため、配線を太くする必要がなくなる。
【００７４】  図１６は、実施形態４に係るワイヤレス電力伝送システムの変形例を示す図である。このワイヤレス電力伝送システム１００Ａでは、図１５のダイオードブリッジの代わりに、アクティブ電極２１１と入力端子ＩＮ２との間にダイオードＤ１が接続され、直流電流の経路となるインダクタＬ３が、ダイオードＤ１のアノードと降圧スイッチング回路２の入力端子ＩＮ１との間に接続されている。このインダクタＬ３は、アクティブ電極２１１とパッシブ電極２１２との間に生じる容量であるキャパシタＣＬとで共振回路を構成する。また、この例では、入力端子ＩＮ１，ＩＮ２に接続される降圧スイッチング回路は、図８に示す実施形態２に係る降圧スイッチング回路と同じ構成である。これにより、送電装置１０１から受電装置２０１への電力伝送効率を高めることができる。
【００７５】  なお、実施形態１〜４で説明した降圧スイッチング回路１，１Ａ，２，２Ａ，３，３Ａ，３Ｂを、本実施形態で説明したワイヤレス電力伝送システムの受電装置２０１に用いてもよい。
【００７６】（実施形態５）  実施形態５では、本発明に係る電力変換システムについて説明する。
【００７７】  図１７は、実施形態５に係る電力変換システム５の回路図である。電力変換システム５は、スイッチング回路ユニット１１，１２を備えた降圧スイッチング回路５１と、スイッチング回路ユニット１３，１４を備えた降圧スイッチング回路５２とを備えている。降圧スイッチング回路５１，５２は、インダクタＬ３で接続されている。降圧スイッチング回路５１の入出力端子ＩＯ１には、電圧源Ｖｉｎ１および負荷ＲＬ１それぞれが接続されている。また、降圧スイッチング回路５１の入出力端子ＩＯ２には、スイッチＳ１が接続され、スイッチＳ１が切り替えられることにより、入出力端子ＩＯ２は、電圧源Ｖｉｎ１または負荷ＲＬ１の何れかと接続する。
【００７８】  降圧スイッチング回路５２の入出力端子ＩＯ３には、電圧源Ｖｉｎ２および負荷ＲＬ２それぞれが接続されている。また、降圧スイッチング回路５２の入出力端子ＩＯ４にはスイッチＳ２が接続され、スイッチＳ２が切り替えられることにより、入出力端子ＩＯ４は、電圧源Ｖｉｎ２または負荷ＲＬ２の何れかと接続する。
【００７９】  この構成における動作について、降圧スイッチング回路５１側で入出力端子ＩＯ２を電圧源Ｖｉｎ１に接続し、降圧スイッチング回路５２側で入出力端子ＩＯ４を負荷ＲＬ２に接続した場合を例に挙げて説明する。この例の場合、ローサイドスイッチング素子Ｑ１，Ｑ３と、ハイサイドスイッチング素子Ｑ２，Ｑ４とを交互にオンオフさせる。このとき流れる電流は、実施形態１の図２〜図４で説明した通りである。
【００８０】  降圧スイッチング回路５２側では、各スイッチング素子Ｑ５〜Ｑ８は常時オフされていて、各スイッチング素子Ｑ５〜Ｑ８のボディダイオードおよび入力側キャパシタＣｉ３，Ｃｉ４により整流平滑されて、負荷ＲＬ２へ直流電圧が供給される。なお、降圧スイッチング回路５２側では、各スイッチング素子Ｑ５〜Ｑ８を、降圧スイッチング回路５１側のスイッチング制御と同期させてもよい。また、ボディダイオードを利用せず、外付けのダイオードを用いてもよく、この場合、低損失化が可能となる。
【００８１】  一方、降圧スイッチング回路５２側で入出力端子ＩＯ４を電圧源Ｖｉｎ２に接続し、降圧スイッチング回路５１側で入出力端子ＩＯ２を負荷ＲＬ１に接続した場合に、ローサイドスイッチング素子Ｑ５，Ｑ７と、ハイサイドスイッチング素子Ｑ６，Ｑ８とを交互にオンオフさせることで、負荷ＲＬ１に整流平滑した電圧を供給できる。
【００８２】  このように、本実施形態に係る降圧スイッチング回路は、双方向型として用いることができ、電力変換システム５のローサイドスイッチング素子およびハイサイドスイッチング素子それぞれにかかる電圧が高くなることを回避でき、高耐圧性の素子を使う必要がなくなり、低コスト化が可能となる。
【００８３】  なお、本実施形態では、降圧スイッチング回路５１，５２は、それぞれ二つのスイッチング回路ユニットを備えているが、三つ以上のスイッチング回路ユニットを備えていていもよい。また、スイッチング回路ユニットは、入力端子に対して並列接続されていてもよい。
【００８４】（実施形態６）  実施形態６では、実施形態５と同様に、本発明に係る電力変換システムについて説明する。
【００８５】  図１８は、実施形態６に係る電力変換システム６の回路図である。この例の電力変換システム６は、送受電装置１０２と送受電装置２０２とで構成されていて、送受電装置１０２から送受電装置２０２へ、またはその逆へ、電力伝送される。
【００８６】  送受電装置１０２，２０２は降圧スイッチング回路５１、５２を備える。送受電装置１０２，２０２は、それぞれ不図示のコントローラを備え、そのコントローラが降圧スイッチング回路５１、５２のスイッチング制御を行う。
【００８７】  降圧スイッチング回路５１は、２つのスイッチング回路ユニット１１，１２で構成されている。降圧スイッチング回路５１は、実施形態５と同様に、スイッチＳ１が切り替えられることにより、電圧源Ｖｉｎ１および負荷ＲＬ１の何れかに接続される。降圧スイッチング回路５１の出力部と、降圧スイッチング回路５１の入出力端子ＩＯ１との間にはコイルＬ３１が接続されている。
【００８８】  降圧スイッチング回路５２は、２つのスイッチング回路ユニット１３，１４で構成されている。降圧スイッチング回路５１は、実施形態５と同様に、スイッチＳ２が切り替えられることにより、電圧源Ｖｉｎ２および負荷ＲＬ２１の何れかに接続される。また、降圧スイッチング回路５２の出力部と、降圧スイッチング回路５２の入出力端子ＩＯ３との間にはコイルＬ３２が接続されている。
【００８９】  そして、降圧スイッチング回路５１，５２のコイルＬ３１，Ｌ３２が磁界結合することで、送受電装置１０２から送受電装置２０２へ（またはその逆へ）ワイヤレスで伝送される。送受電装置１０２から送受電装置２０２へ電力伝送される場合、送受電装置２０２の降圧スイッチング回路５２は整流回路として機能する。また、送受電装置２０２から送受電装置１０２へ電力伝送される場合、送受電装置１０２の降圧スイッチング回路５１は整流回路として機能する。
【００９０】  このように、送受電装置１０２および送受電装置２０２それぞれに、降圧スイッチング回路５１，５２を備えることで、ローサイドスイッチング素子およびハイサイドスイッチング素子それぞれにかかる電圧が高くなることを回避でき、高耐圧性の素子を使う必要がなくなり、低コスト化が可能となる。また、各スイッチング素子が分担する電圧が低いため、低い電圧振幅で高速に駆動することができ、高周波駆動に適している。また、実施形態５で示したように、ダイオードと併用してスイッチング素子を用いて整流することによって整流回路の高効率化が図れる。また、負荷と電源を切り換えるスイッチを追加することによって、双方向の電力伝送が可能となる。
【００９１】  なお、本実施形態では、降圧スイッチング回路５１，５２は、それぞれ二つのスイッチング回路ユニットを備えているが、三つ以上のスイッチング回路ユニットを備えていていもよい。また、スイッチング回路ユニットは、入力端子または出力端子に対して並列接続されていてもよい。
【００９２】  図１９は、実施形態６に係る電力変換システム６の別の例の回路図である。図１９に示す電力変換システム６Ａは送受電装置１０２Ａ，２０２Ａを備えている。送受電装置１０２Ａでは、コイルＬ３１は、降圧スイッチング回路５１の出力部と、降圧スイッチング回路５１の入出力端子ＩＯ２との間に接続されている。また、送受電装置２０２Ａでは、コイルＬ３２は、降圧スイッチング回路５２の出力部と、降圧スイッチング回路５２の入出力端子ＩＯ４との間に接続されている。そして、コイルＬ３１，Ｌ３２が磁界結合することで、送受電装置１０２Ａから送受電装置２０２Ａへ（またはその逆へ）ワイヤレスで伝送される。
【００９３】（実施形態７）  図２０は、実施形態７に係る電力変換システム７の回路図である。この例の電力変換システム７は、送受電装置１０３と送受電装置２０３とで構成されていて、実施形態６と同様、送受電装置１０３から送受電装置２０３へ、またはその逆へ、電力伝送される。
【００９４】  送受電装置１０３では、コイルＬ３１は、出力側キャパシタＣｏ１，Ｃｏ２の間に接続されている。また、送受電装置２０３では、コイルＬ３２は、出力側キャパシタＣｏ３，Ｃｏ４の間に接続されている。そして、コイルＬ３１，Ｌ３２が磁界結合することで、送受電装置１０３から送受電装置２０３へ（またはその逆へ）ワイヤレスで伝送される。この場合、送受電装置１０３,２０３の降圧スイッチング回路５１，５２それぞれは対称な構成となっているため、非対称な回路構成に比べてノイズを低減でき、動作が安定する。
【００９５】  なお、実施形態６，７で説明した電力変換システムの送受電装置を組み合わせた電力変換システムを構成してもよい。例えば、電力変換システムは、図１８に示す送受電装置１０２と、図１９に示す送受電装置２０２Ａとからなる構成であってもよい。また、図２０に示す送受電装置１０３と、図１８に示す送受電装置２０２とからなる構成であってもよい。図１９に示す送受電装置１０２Ａと、図２０に示す送受電装置２０３とからなる構成であってもよい。このように、電力変換システムの送受電装置の組み合わせは、適宜変更可能である。
【符号の説明】
【００９６】１，１Ａ，２，２Ａ，３，３Ａ，３Ｂ−降圧スイッチング回路５，６，６Ａ，７−電力変換システム１０−コントローラ（スイッチング制御手段）１１−スイッチング回路ユニット（第１の三端子スイッチング回路）１２−スイッチング回路ユニット（第２の三端子スイッチング回路）１３−スイッチング回路ユニット（第３の三端子スイッチング回路）１４−スイッチング回路ユニット（第４の三端子スイッチング回路）１５−スイッチング回路ユニット１００，１００Ａ−ワイヤレス電力伝送システム１０１−送電装置１０２，１０２Ａ，１０３−送受電装置２０１−受電装置２０２，２０２Ａ，２０３−送受電装置Ｃ１−キャパシタＣｉ１，Ｃｉ２，Ｃｉ３，Ｃｉ４，Ｃｉ５−入力側キャパシタＣｏ１，Ｃｏ２，Ｃｏ３，Ｃｏ４，Ｃｏ５−出力側キャパシタ（ＤＣカット素子）Ｌ１−出力側インダクタ（誘導性インピーダンス）Ｌ２，Ｌ３−インダクタＬ３１，Ｌ３２−コイルＱ１，Ｑ３，Ｑ５，Ｑ７，Ｑ９−ローサイドスイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ８，Ｑ１０−ハイサイドスイッチング素子ＩＮ１，ＩＮ２−入力端子（第１入力端子、第２入力端子）ＯＵＴ１，ＯＵＴ２−出力端子（第１出力端子、第２出力端子）ＩＯ１，ＩＯ２，ＩＯ３，ＩＯ４−入出力端子（第１入出力端子、第２入出力端子、第３入出力端子、第４入出力端子）ＢＤ１，ＢＤ２−ダイオード（ブートストラップ回路）ＢＣ１，ＢＣ２−キャパシタ（ブートストラップ回路）Ｄｒｖ１，Ｄｒｖ２−ドライバＲＬ−負荷ＲＬ１−負荷（第１負荷）ＲＬ２−負荷（第２負荷）
【図１】
0006048583.tif 000002
【図２】
0006048583.tif 000003
【図３】
0006048583.tif 000004
【図４】
0006048583.tif 000005
【図５】
0006048583.tif 000006
【図６】
0006048583.tif 000007
【図７】
0006048583.tif 000008
【図８】
0006048583.tif 000009
【図９】
0006048583.tif 000010
【図１０】
0006048583.tif 000011
【図１１】
0006048583.tif 000012
【図１２】
0006048583.tif 000013
【図１３】
0006048583.tif 000014
【図１４】
0006048583.tif 000015
【図１５】
0006048583.tif 000016
【図１６】
0006048583.tif 000017
【図１７】
0006048583.tif 000018
【図１８】
0006048583.tif 000019
【図１９】
0006048583.tif 000020
【図２０】
0006048583.tif 000021