(57)【特許請求の範囲】
【請求項１】
多数のメモリセルを含むメモリセル・アレイと、
リフレッシュ・コマンドを受信し、前記メモリセルをいずれもリフレッシュするために、１つのリフレッシュ・サイクルの間、ｍ個のリフレッシュ制御信号を出力するリフレッシュ制御回路（ただし、ｍは、１より大きい自然数）と、
前記ｍ個のリフレッシュ制御信号に応答し、前記メモリセルに対するリフレッシュのためのカウンティング信号を生成するアドレスカウンタと、
前記カウンティング信号を受信し、周期選択信号に応答し、前記カウンティング信号を変換することにより、リフレッシュ・アドレスを出力するアドレス変換部と、を具備し、
前記アドレス変換部は、リフレッシュ・アドレスを出力することにより、１つのリフレッシュ周期の間、前記ｍ個のリフレッシュ制御信号の個数が可変し、
前記メモリセル・アレイは多数個のメモリバンクを含み、一つのリフレッシュ・サイクル内でそれぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの個数は同一であり、それぞれのリフレッシュ制御信号によっていずれか一つのメモリバンクにおいてリフレッシュされるメモリセルの個数は他のメモリバンクにおいてリフレッシュされるメモリセルの個数と相異なることを特徴とする半導体メモリ装置。
【請求項２】
１つのリフレッシュ周期の間、リフレッシュされるメモリセルの平均個数がｎ＊ａ個であることを特徴とする請求項１に記載の半導体メモリ装置（ただし、aは、多数のメモリバンクのそれぞれにおいて一つのワードラインが選択される時リフレッシュされるメモリセルの個数、ｎは、１＜ｎ＜２を満たす小数に調節可能な数）。
【請求項３】
少なくとも１つの外部のコマンドをデコーディングし、前記リフレッシュ・コマンドを生成するコマンド・デコーダをさらに具備することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
前記メモリセル・アレイに対するリフレッシュ周期情報を保存する周期情報保存回路と、
前記周期情報保存回路に保存された情報を基にして、前記周期選択信号を生成する周期選択部と、をさらに具備することを特徴とする請求項１に記載の半導体メモリ装置。
【請求項５】
前記周期情報保存回路は、ヒューズ回路及びアンチヒューズ回路のうち少なくとも一つを含むことを特徴とする請求項４に記載の半導体メモリ装置。
【請求項６】
前記周期情報保存回路は、ＭＲＳ（mode register set）コードを、前記リフレッシュ周期情報として出力するＭＲＳを含むことを特徴とする請求項４に記載の半導体メモリ装置。
【請求項７】
前記周期選択部は、前記カウンティング信号のビットのロジック値をドントケア（don’t care）するために、前記アドレス変換部を制御することを特徴とする請求項４に記載の半導体メモリ装置。
【請求項８】
前記メモリセル・アレイは、第１メモリバンク及び第２メモリバンクを含み、
前記周期選択部は、前記アドレス変換部を制御することにより、１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされる前記第１メモリバンクのメモリセルの平均個数は、１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされる前記第２メモリバンクのメモリセルの平均個数と互いに異なることを特徴とする請求項７に記載の半導体メモリ装置。
【請求項９】
前記第１メモリバンクのメモリセルの平均個数は、前記第２メモリバンクのメモリセルの平均個数のｎ倍であることを特徴とする請求項８に記載の半導体メモリ装置（ただし、ｎは、１＜ｎ＜２を満たす小数に調節可能な数）。
【請求項１０】
メモリセル・アレイを含む半導体メモリ装置の動作方法において、
外部のリフレッシュ・コマンドに応答し、リフレッシュモードに入る段階と、
前記メモリセル・アレイの全てのメモリセルについて、１つのリフレッシュ周期の間、ｍ個のリフレッシュ制御信号に応答し、リフレッシュ・アドレスを生成する段階と、
１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの平均個数が第１個数となるようにメモリセルを周期的にリフレッシュする段階と、を含み、
前記メモリセル・アレイは多数個のメモリバンクを含み、一つのリフレッシュ周期内でそれぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの個数は同一であり、それぞれのリフレッシュ制御信号によっていずれか一つのメモリバンクにおいてリフレッシュされるメモリセルの個数は他のメモリバンクにおいてリフレッシュされるメモリセルの個数と相異なり、
前記メモリセルの第１個数は、ｎ＊ａ個であることを特徴とする半導体メモリ装置の動作方法（ただし、aは、多数のメモリバンクのそれぞれにおいて一つのワードラインが選択される時リフレッシュされるメモリセルの個数、ｎは、１＜ｎ＜２を満たす小数に調節可能な数）。
【請求項１１】
リフレッシュ周期情報を設定し、前記リフレッシュ周期情報に基づいて、少なくとも１つの周期選択信号を生成する段階をさらに含み、
１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの平均個数は、前記周期選択信号に依存することを特徴とする請求項１０に記載の半導体メモリ装置の動作方法。
【請求項１２】
前記リフレッシュ制御信号に応答し、カウンティング動作に基づいたカウンティング信号を生成する段階をさらに含み、
前記少なくとも１つのリフレッシュ・アドレスは、前記カウンティング信号の少なくとも１つのビットをドントケア処理することによって生成されることを特徴とする請求項１０に記載の半導体メモリ装置の動作方法。
【請求項１３】
半導体メモリ装置において、
多数のメモリセルを含むメモリセル・アレイと、
外部コマンドに基づいて、内部リフレッシュ・コマンドを生成するコマンド・デコーダと、
前記内部リフレッシュ・コマンドを受信し、前記半導体メモリ装置の全てのメモリセルをいずれもリフレッシュするために、１つのリフレッシュ・サイクルの間、ｍ個のリフレッシュ制御信号を出力するリフレッシュ制御回路（ただし、ｍは、１より大きい自然数）と、を具備し、
前記メモリセル・アレイは多数個のメモリバンクを含み、一つのリフレッシュ・サイクル内でそれぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの個数は同一であり、それぞれのリフレッシュ制御信号によっていずれか一つのメモリバンクにおいてリフレッシュされるメモリセルの個数は他のメモリバンクにおいてリフレッシュされるメモリセルの個数と相異なり、
１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされるメモリセルの平均個数が、ｎ＊ａ個であることを特徴とする半導体メモリ装置（ただし、aは、多数のメモリバンクのそれぞれにおいて一つのワードラインが選択される時リフレッシュされるメモリセルの個数、ｎは、１＜ｎ＜２を満たす小数に調節可能な数）。
【請求項１４】
前記ｍ個のリフレッシュ制御信号に応答し、前記メモリセルに対するリフレッシュのためのカウンティング信号を生成するアドレスカウンタと、
前記カウンティング信号を受信し、周期選択信号に応答し、前記カウンティング信号を変換することにより、リフレッシュ・アドレスを出力するアドレス変換部と、をさらに具備することを特徴とする請求項１３に記載の半導体メモリ装置。
【請求項１５】
前記アドレス変換部は、前記周期選択信号に応答して、カウンティング信号のビットのうち少なくとも１つのビットのロジック値をドントケアすることを特徴とする請求項１４に記載の半導体メモリ装置。
【請求項１６】
前記メモリセル・アレイは、第１メモリバンク及び第２メモリバンクを含み、
１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされる前記第１メモリバンクのメモリセルの平均個数は、１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号によってリフレッシュされる前記第２メモリバンクのメモリセルの平均個数と互いに異なることを特徴とする請求項１５に記載の半導体メモリ装置。
【請求項１７】
前記第１メモリバンクのメモリセルの平均個数は、前記第２メモリバンクのメモリセルの平均個数のｎ倍であることを特徴とする請求項１６に記載の半導体メモリ装置（ただし、ｎは、１＜ｎ＜２を満たす小数に調節可能な数）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に係り、詳細には、リフレッシュ周期を調節する半導体メモリ装置、メモリシステム及びその動作方法に関する。
【背景技術】
【０００２】
高性能電子システムに汎用されている半導体装置は、その容量及び速度がいずれも増大している。半導体装置の一例として、ＤＲＡＭ（dynamic random access memory）は、揮発性メモリ（volatile-memory）であり、キャパシタに保存されている電荷（charge）によって、データを判定するメモリである。キャパシタに保存された電荷は、経時的に多様な形態で漏れ（leakage）が生じ、ＤＲＡＭのメモリセルは、有限データ保有（finite data retention）特性を有するようになる。
【０００３】
ＤＲＡＭのメモリセルに保存されたデータを維持するために、リフレッシュ動作を周期的に行う。リフレッシュ周期は、仕様上に決められた値であり、工程技術の難易度とは係わりなく、一定値のリフレッシュ周期を適用させる。しかし、ＤＲＡＭ工程スケーリング（scaling）が持続することにより、工程技術の難易度が増大することになるので、量産収率が低下するというような問題が発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、前記のような問題点を解決するためのものであり、メモリセルのデータ保有特性に適したリフレッシュ動作を行うことにより、量産収率が低下するという問題を低減させる半導体メモリ装置、メモリシステム及びその動作方法を提供することを目的とする。
【０００５】
本発明の他の目的は、メモリセルのデータ保有特性によって、リフレッシュ周期を調節することにより、リフレッシュ動作による電力消耗を低減させることができ、データを安定して維持することができる半導体メモリ装置、メモリシステム及びその動作方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記のような目的を果たすために、本発明の一実施形態による半導体メモリ装置は、多数のメモリセルを含むメモリセル・アレイと、リフレッシュ・コマンドを受信し、前記メモリセルをいずれもリフレッシュするために、１つのリフレッシュ・サイクルの間、ｍ個のリフレッシュ制御信号を出力するリフレッシュ制御回路（ただし、ｍは、１より大きい自然数）と、前記ｍ個のリフレッシュ制御信号に応答し、前記メモリセルに対するリフレッシュのためのカウンティング信号を生成するアドレスカウンタ及び前記カウンティング信号を受信し、周期選択信号に応答し、前記カウンティング信号を変換することにより、リフレッシュ・アドレスを出力するアドレス変換部と、を具備し、前記アドレス変換部は、リフレッシュ・アドレスを出力することにより、１つのリフレッシュ周期の間、前記ｍ個のリフレッシュ制御信号の個数が可変であることを特徴とする。
【０００７】
一方、本発明の一実施形態による半導体メモリ装置の動作方法は、外部のリフレッシュ・コマンドに応答し、リフレッシュモードに入る段階と、前記メモリセル・アレイの全てのメモリセルについて、１つのリフレッシュ周期の間、ｍ個のリフレッシュ制御信号に応答し、リフレッシュ・アドレスを生成する段階と、１つのリフレッシュ周期の間、前記リフレッシュ・アドレスに応答し、メモリセル・アレイの第１個数のメモリセルを周期的にリフレッシュする段階と、を具備し、１つのリフレッシュ周期の間、リフレッシュされる前記メモリセルの第１個数は、可変であることを特徴とする。
【０００８】
一方、本発明の一実施形態による半導体メモリ装置は、多数のメモリセルを含むメモリセル・アレイと、外部コマンドに基づいて、内部リフレッシュ・コマンドを生成するコマンド・デコーダ、及び前記内部リフレッシュ・コマンドを受信し、前記半導体メモリ装置の全てのメモリセルをいずれもリフレッシュするために、１つのリフレッシュ・サイクルの間、ｍ個のリフレッシュ制御信号を出力するリフレッシュ制御回路（ただし、ｍは、１より大きい自然数）を具備し、１つのリフレッシュ制御信号によってリフレッシュされるメモリセルの個数は、可変であることを特徴とする。
【発明の効果】
【０００９】
前記のような本発明の半導体メモリ装置、メモリシステム及びその動作方法によれば、リフレッシュ周期を細密に調節することができるので、工程難易度に係わりなく、工程収率を向上させることができ、メモリセルのデータ保有特性に対応して、最適のリフレッシュ動作を行うことができる。
【００１０】
また、本発明の半導体メモリ装置、メモリシステム及びその動作方法によれば、メモリセルのデータ保有特性によって、リフレッシュ周期を調節することにより、リフレッシュ動作による電力消耗を低減させることができ、データを安定して維持することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態による半導体メモリ装置の一具現例を示すブロック図である。
【図２Ａ】１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの個数の一例を示す図面である。
【図２Ｂ】１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの個数の一例を示す図面である。
【図２Ｃ】１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの個数の一例を示す図面である。
【図３】図１のアドレス変換部の一具現例を示すブロック図である。
【図４】図３のアドレス変換部の一具現例を示す回路図である。
【図５】１つのリフレッシュ周期内で、メモリセルがリフレッシュされる順序の一例を示すブロック図である。
【図６】本発明の一実施形態による半導体メモリ装置の動作方法を示すフローチャートである。
【図７Ａ】周期情報保存部の具現例を示すブロック図である。
【図７Ｂ】周期情報保存部の具現例を示すブロック図である。
【図８】本発明の他の実施形態であって、半導体メモリ装置の温度情報を利用したアドレス変換動作を示すブロック図である。
【図９Ａ】本発明の他の実施形態による半導体メモリ装置の一具現例を示すブロック図である。
【図９Ｂ】本発明の他の実施形態による半導体メモリ装置の一具現例を示すブロック図である。
【図１０】発明のさらに他の実施形態による半導体メモリ装置の一具現例を示すブロック図である。
【図１１】本発明の一実施形態によるメモリ・モジュール及びメモリシステムの一具現例を示すブロック図である。
【図１２】本発明の一実施形態による半導体メモリ装置を装着するコンピュータシステムを示すブロック図である。
【図１３】本発明の他の実施形態による半導体メモリ装置を示す構造図である。
【発明を実施するための形態】
【００１２】
以下、本発明の望ましい実施形態が、本発明が属する技術分野で当業者に、本発明の徹底した理解を提供する意図以外に他の意図はなく、添付した図面を参照して詳細に説明する。
【００１３】
半導体メモリ装置として、ＤＲＡＭ（dynamic random access memory）は、有限データ保有（finite data retention）特性を有するので、正常なメモリセルの場合も、仕様（ｓｐｅｃ）で決められた時間が経てば、そのデータの有効性が保証されない。データを維持するために、リフレッシュ政策が利用されており、リフレッシュ動作は、外部のリフレッシュ・コマンド及びリフレッシュ・アドレスに応答して行われるノーマルリフレッシュ動作や、またはリフレッシュ・アドレスを内部で生成するオートリフレッシュまたはセルフリフレッシュ動作を含む。
【００１４】
図１は、本発明の一実施形態による半導体メモリ装置の一具現例を示すブロック図である。図１に図示されたように、本発明の一実施形態による半導体メモリ装置１０００は、多数のメモリセルを含むメモリセル・アレイ１１１０、メモリセル・アレイ１１１０のロウ（row）を駆動するためのロウ・デコーダ１１２０、メモリセル・アレイ１１１０のカラムを駆動するためのカラム・デコーダ１１３０・及びデータをセンシング及び増幅するセンスアンプ部１１４０を具備することができる。また、半導体メモリ装置１０００は、メモリセル・アレイ１１１０を駆動したり、あるいはリフレッシュ動作を行うための周辺回路として、コマンド・デコーダ１２００、リフレッシュ制御回路１３００、アドレスカウンタ１４００及びアドレス選択部１６００を具備することができる。
【００１５】
半導体メモリ装置１０００は、半導体チップとして、１つの集積回路として具現される。変更可能な例として、半導体メモリ装置１０００は、半導体パッケージ内のチップのグループとして具現され、例えば、半導体メモリチップのスタックとして具現されてもよい。変更可能な例として、チップそれぞれが、メモリセル・アレイ１１１０の一部分として具現されもする。マスター半導体チップは、メモリセル・アレイ１１１０のアクセス及び／またはリフレッシュのために、図１に図示された半導体メモリ装置１０００の回路の一部または全部を含んでもよい。
【００１６】
一方、本発明の一実施形態による半導体メモリ装置１０００は、アドレスカウンタ１４００から生成されるカウンティング信号Ａｄｄ＿ｃｎｔを受信し、前記カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットを変換して、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆを出力するアドレス変換部１５００、リフレッシュ周期に係わる入力Inputによって、リフレッシュ周期情報を保存する周期情報保存回路（cycle information storing circuit）（または保存部）１７００、及び前記周期情報保存部１７００に保存されたリフレッシュ周期情報に応答し、周期選択信号Ｃｔｒｌを出力する周期選択部１８００をさらに具備することができる。
【００１７】
コマンド・デコーダ１２００は、外部から入力される外部コマンドをデコーディングして内部コマンドを発する。外部からのコマンドが、リフレッシュ・コマンドＣＭＤである場合、コマンド・デコーダ１２００は、これをデコーディングし、内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤを生成し、これをリフレッシュ制御回路１３００に提供する。リフレッシュ制御回路１３００は、内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤを受信し、ここに応答し、リフレッシュ制御信号Ｃ＿Ｒｅｆを生成する。一例として、メモリセル・アレイ１１１０に含まれた全体メモリセルをリフレッシュするために、１つのリフレッシュ周期内で、多数のリフレッシュ・コマンドＣＭＤが外部から提供され、それぞれのリフレッシュ・コマンドＣＭＤに対応して、内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ及びリフレッシュ制御信号Ｃ＿Ｒｅｆが生成される。または、セルフリフレッシュ・モードの場合、セルフリフレッシュ進入モードを示す外部のコマンドに応答し、半導体メモリ装置１０００内部の所定のオシレータ（図示せず）によって、周期的にクロック信号が生成され、前記クロック信号に応答し、リフレッシュ制御信号Ｃ＿Ｒｅｆがリフレッシュ制御回路１３００から生成される。
【００１８】
アドレスカウンタ１４００は、リフレッシュ制御信号Ｃ＿Ｒｅｆに応答してカウンティング動作を行い、カウンティング信号Ａｄｄ＿ｃｎｔを生成する。カウンティング信号Ａｄｄ＿ｃｎｔは、メモリセル・アレイ１１１０に対するリフレッシュ動作を行うために、ロウを駆動するためのアドレスに係わる情報を有する。メモリセル・アレイ１１１０は、多数の領域を含み、カウンティング信号Ａｄｄ＿ｃｎｔは、一つ以上のアドレスビットを含む。前述のメモリセル・アレイ１１１０の領域単位は、１つのロウ・アドレスによって選択されるページ（page）単位であり、カウンティング信号Ａｄｄ＿ｃｎｔのビット値によって、少なくとも１枚のページが選択され、選択されたページに含まれるメモリセルがリフレッシュされる。
【００１９】
アドレス変換部１５００は、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットを変換し、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆを生成し、前記生成されたリフレッシュ・アドレスＡｄｄ＿Ｒｅｆが、ロウ・デコーダ１１３０に提供されることにより、リフレッシュを行うメモリセル・アレイ１１１０の領域が選択される。アドレス変換部１５００の変換動作によって、１つの内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤによってリフレッシュが行われるメモリセルの個数（またはページの枚数）が調節される。または、前記メモリセルの個数の調節は、１つの外部リフレッシュ・コマンドＣＭＤや、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュが行われるメモリセルの数（またはページの数）が調節されるとも説明することができる。
【００２０】
アドレス変換部１５００の変換動作は、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットをドントケア（don’t care）したり、ドントケアしない動作を含み、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットをドントケアすることにより、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュが行われるメモリセルの数を増加させたり、あるいはカウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットをドントケアしないことによって、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュが行われるメモリセルの数を減少させることができる。
【００２１】
アドレス選択部１６００は、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆと共に外部から提供されるアドレスＡｄｄを受信する。前記外部からのアドレスＡｄｄは、半導体メモリ装置１０００のノーマル動作のために提供されるアドレスであってもよく、アドレス選択部１６００は、半導体メモリ装置１０００の動作モードによって、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆや、外部からのアドレスＡｄｄを選択的に出力する。外部からのアドレスＡｄｄは、ロウ・デコーダ１１３０に提供されるロウ・アドレスと、カラム・デコーダ１１２０に提供されるカラム・アドレスとを含み、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆは、メモリセル・アレイ１１１０の少なくとも１枚のページを選択するためのアドレス値を有することができる。
【００２２】
周期情報保存部１７００は、リフレッシュ周期に係わる入力Inputによって、半導体メモリ装置１０００のリフレッシュ周期情報を不揮発性に保存する。周期情報保存部１７００は、情報を保存するための素子であって、レジスタ、ヒューズ、アンチヒューズなどの保存素子を含み、あるいはメタルラインを介して、情報を固定させて保存する手段によって具現されてもよい。一例として、周期情報保存部１７００は、ヒューズやアンチヒューズを含むアレイで具現され、あるいは半導体メモリ装置１０００の動作モードを保存するモードレジスタ・セット（ＭＲＳ：mode register set）で具現されてもよい。
【００２３】
周期情報保存部１７００がメタルラインで具現されたり、あるいはレーザによって、ヒューズが切断されて情報を保存するレーザヒューズで具現される場合、半導体メモリ装置１０００のリフレッシュ周期情報は、固定した値に設定されてもよい。一方、周期情報保存部１７００が多数のレジスタを含むモードレジスタ・セットで具現されたり、あるいは電気的信号（または電圧信号）によって情報を保存する電気的ヒューズで具現される場合、ユーザによって、半導体メモリ装置１０００のリフレッシュ周期情報が任意的に設定され、ユーザによって設定されたリフレッシュ周期によって、リフレッシュ動作が行われる。
【００２４】
周期選択部１８００は、周期情報保存部１７００からのリフレッシュ周期情報を受信し、これに応答し、リフレッシュ・アドレス変換動作を制御するための周期選択信号Ｃｔｒｌを生成する。周期選択部１８００からの周期選択信号Ｃｔｒｌによって、アドレス変換部１５００のアドレス変換動作が制御され、アドレス変換動作によって、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆ当たり、リフレッシュされるメモリセルの個数が可変となる。これにより、周期選択部１８００からの周期選択信号Ｃｔｒｌによって、リフレッシュ周期（または、全てのメモリセルがリフレッシュされる時間）の調節が可能である。周期選択信号Ｃｔｒｌは、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットの変換を制御するための一つ以上の制御信号を含んでもよい。前記１以上の制御信号は、リフレッシュ制御信号Ｃ＿Ｒｅｆの発生ごとに、互いに異なる値を有することができ、それにより、リフレッシュ制御信号Ｃ＿Ｒｅｆは、周期選択部１８００に提供される。
【００２５】
図１では、周期情報保存部１７００と周期選択部１８００とが互いに異なる機能ブロックであると図示されたが、本発明の実施形態は、これに限られるものではない。一例として、周期情報保存部１７００と周期選択部１８００は、互いに同一な機能ブロックとして具現され、保存されたリフレッシュ周期情報によって周期選択信号Ｃｔｒｌが生成され、アドレス変換部１５００に提供されるように具現されてもよい。
【００２６】
メモリセル・アレイ１１１０は、多数の領域を含み、例えば、ｎ個の領域を有するとも仮定される。また、外部のリフレッシュ・コマンドＣＭＤまたは内部クロック信号（図示せず）に応答し、リフレッシュ制御信号Ｃ＿Ｒｅｆが生成され、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによって、メモリセル・アレイ１１１０の１つの領域に含まれたメモリセルがリフレッシュされることにより、ｎ個のリフレッシュ制御信号によって、メモリセル・アレイ１１１０の全ての領域のメモリセルがリフレッシュされる。または、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによって、２個の領域に含まれたメモリセルがリフレッシュされ、その場合、リフレッシュ周期は、半減される。
【００２７】
本発明の実施形態によれば、周期選択部１８００の周期選択動作、及びアドレス変換部１５００のアドレス変換動作に基づいて、外部リフレッシュ・コマンドＣＭＤの入力ごとに（または、リフレッシュ制御信号Ｃ＿Ｒｅｆや、内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤの発生ごとに）リフレッシュが行われるメモリセルの個数を可変にさせ、それにより、１つのリフレッシュ周期内で、リフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの平均個数を、所定の基準個数（一例として、ａ個）の整数倍ずつ増加または減少させる以外にも、正の実数倍（例えば、１．２＊ａ）ずつ増加または減少させることができる。言い換えれば、半導体メモリ装置１０００のリフレッシュ周期を、所定の基準周期（例えば、６４ｍｓ）の整数倍ずつ増加または減少させる以外にも、前記所定の基準周期の正の実数倍ずつ増加または減少させることができる。
【００２８】
前記のような本発明の実施形態によれば、メモリセルのデータ保有特性によって、リフレッシュ周期を細密な間隔で増加または減少させることができるので、メモリセルの特性に最適化されたリフレッシュ周期の設定が可能であり、メモリセルのリフレッシュ特性が仕様を外れることによって発生する量産収率低下問題を防止することができる。また、メモリセルの特性によって、リフレッシュ周期を短く設定する必要がある場合、基準周期の倍数（例えば、２倍の周期）単位ではない小数点単位の倍数で周期を調節することができるので、頻繁なリフレッシュによる電力消耗の増加を防止することができる。
【００２９】
図２Ａ、図２Ｂ、及び図２Ｃは、１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの個数の一例を示す図面である。図２Ａ、図２Ｂ、及び図２Ｃの横軸は、時間ｔを示し、縦軸は、メモリセルの個数（＃Cells）を示す。横軸に図示された数字は、順次に生成されるｎ個のリフレッシュ制御信号（以下、第１リフレッシュ制御信号ないし第ｎリフレッシュ制御信号）を示す。本発明の実施形態による半導体メモリ装置の動作について、図１及び図２Ａ、図２Ｂ、及び図２Ｃを参照して説明すれば、次の通りである。
【００３０】
図２Ａは、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆごとに、同一個数のメモリセルがリフレッシュされる一例を示している。図２Ａの場合、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの個数は、所定の基準個数（例えば、ａ個）の小数点単位の倍数に該当する値を有する。一例として、前記基準個数は、半導体メモリ装置１０００の一般的なリフレッシュ周期として、６４ｍｓを有する場合、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの個数を示すことができる。または、他のリフレッシュ周期を基準にして、各リフレッシュ制御信号Ｃ＿Ｒｅｆ当たり、リフレッシュされるメモリセルの個数を、基準個数として定義してもよい。本発明の実施形態によれば、１つのリフレッシュ制御信号Ｃ＿Ｒｅｆによって、基準個数の整数倍ではない小数点単位の倍数（例えば、１．２５＊ａ）に該当するメモリセルが、リフレッシュされる。
【００３１】
一実施形態として、半導体メモリ装置１０００は、４つのバンク（ＡないしＤ）を含み、前記バンク（ＡないしＤ）は、４つのリフレッシュ制御信号（Ｃｔｒｌ ＡないしＣｔｒｌ Ｄ）によって制御されてもよい。一例として、それぞれの制御信号（例えば、ロジックレベルＨ）に応答し、１つのリフレッシュ周期の間、リフレッシュされるそれぞれのメモリバンクのメモリセルの個数は、ａ個である。また、それぞれの制御信号（例えば、ロジックレベルＬ）に応答し、１つのリフレッシュ周期の間、リフレッシュされるそれぞれのメモリバンクのメモリセルの個数は、２＊ａ個である。前記制御信号（Ｃｔｒｌ Ａ）がＬ，Ｈ，Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ…であり、前記制御信号（Ｃｔｒｌ Ｂ）がＨ，Ｌ，Ｈ，Ｈ，Ｈ，Ｌ，Ｈ，Ｈ…であり、前記制御信号（Ｃｔｒｌ Ｃ）がＨ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｌ，Ｈ…であり、前記制御信号（Ｃｔｒｌ Ｄ）がＨ，Ｈ，Ｈ，Ｌ，Ｈ，Ｈ，Ｈ，Ｌ…であるとき、それぞれのリフレッシュ制御信号ごとにリフレッシュされる半導体メモリ装置１０００の平均メモリセルの個数は、１．２５＊ａ個に該当する。
【００３２】
メモリセル・アレイ１１１０は、多数個のメモリバンク（図示せず）を含んでもよい。それぞれのメモリバンクは、多数の領域を含み、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆによって、それぞれのメモリバンクの領域のメモリセルがリフレッシュされる。リフレッシュ動作は、多数のメモリバンクに対して同時行われ、アドレス変換部１５００の変換動作によって、各メモリバンクでリフレッシュが行われるメモリセルの個数を異なって制御することができる。
【００３３】
一例として、いずれか１つのメモリバンク（例えば、第１メモリバンク）のリフレッシュ領域を指定するために、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットをドントケアさせることにより、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆの少なくとも１つのビットが、ドントケア状態を有するようにする。これにより、前記第１メモリバンクの少なくとも２つの領域のメモリセルが同時にリフレッシュされる。一方、残りのメモリバンクのリフレッシュ・アドレスは、ドントケアされないことによって、残りのメモリバンクそれぞれの１つの領域のメモリセルがリフレッシュされる。
【００３４】
一方、次のリフレッシュ制御信号Ｃ＿Ｒｅｆに応答して、他のメモリバンク（例えば、第２メモリバンク）のリフレッシュ領域を指定するためのリフレッシュ・アドレスの少なくとも１つのビットが、ドントケア状態を有するようにし、残りのメモリバンクのリフレッシュ・アドレスをドントケア状態を有さないようにする。かようなリフレッシュ動作を順次に行うことにより、１つのリフレッシュ周期内で、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの平均個数を、前記基準個数の小数点単位の倍数（例えば、１．２＊ａ）に該当する値を有するようにすることができる。
【００３５】
図２Ｂの場合、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによって、互いに異なる個数のメモリセルがリフレッシュされる例を示している。図２Ｂでは、１つのメモリバンク（例えば、第１メモリバンク）のみを例として挙げて説明し、残りのメモリバンクも、第１メモリバンクと同一または類似の方式に従ってリフレッシュされる。
【００３６】
最初のリフレッシュ制御信号Ｃ＿Ｒｅｆによって、第１メモリバンクのリフレッシュ領域を指定するためのリフレッシュ・アドレスＡｄｄ＿Ｒｅｆの少なくとも１つのビットがドントケア状態になり、それにより、第１メモリバンクの多数の領域（例えば、２つの領域）のメモリセルが選択される。それにより、基準個数の２倍（２＊ａ）に該当するメモリセルがリフレッシュされる。
【００３７】
その後、第２のリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュ・アドレスＡｄｄ＿Ｒｅｆは、ドントケア状態を有さず、それにより、第１メモリバンクの１つの領域に該当するメモリセル（１＊ａ）が選択されてリフレッシュされる。また、第３リフレッシュ制御信号Ｃ＿Ｒｅｆにより、前述の動作が交互に行われる。その場合、１つのリフレッシュ周期内で、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆに対応してリフレッシュが行われるメモリセルの平均個数は、基準個数の小数点単位の倍数に該当する値を有し、例えば、図２Ｂに図示されたような実施形態では、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆに対応してリフレッシュが行われるメモリセルの平均個数は、１．５＊ａに該当する値を有することができる。それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆに対応してリフレッシュされるメモリセルの個数が増加するので、それにより、メモリセル・アレイ１１１０全体のメモリセルをリフレッシュするためのリフレッシュ周期は減少する。
【００３８】
変更可能な例として、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆにより、リフレッシュされる第１メモリバンクの領域を割り当てるためのリフレッシュ・アドレスＡｄｄ＿Ｒｅｆの少なくとも１つのビットが、ドントケア状態に転換されることにより、第１メモリバンクの複数の領域（例えば、２つの領域）内のメモリセルが選択される。従って、基準個数の２倍（２＊ａ）に該当する個数のメモリセルがリフレッシュされる。その場合、１つのリフレッシュ周期の間、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの平均個数は、前記基準個数の整数倍に該当する。一例として、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの平均個数は、２＊ａに該当する。
【００３９】
図２Ｃの場合、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによって、互いに異なる個数のメモリセルがリフレッシュされる例を示し、特に、リフレッシュ周期をさらに細密に調整する例を示している。図２Ｃの例では、１つのメモリバンク（例えば、第１メモリバンク）を例として説明し、他のメモリバンクも、それと同一または類似の方式でリフレッシュされる。図２Ｂの例とは異なり、リフレッシュ・アドレスの少なくとも１つのビットがドントケアされる時間間隔が大きく設定され、例えば、３個のリフレッシュ制御信号Ｃ＿Ｒｅｆ当たり１回ドントケア変換が行われる。例えば、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆによってリフレッシュされるメモリセルの平均個数は、１．３３＊ａに該当する。その場合、以前の図２Ｂに図示された例に比べて、それぞれのリフレッシュ制御信号Ｃ＿Ｒｅｆに対応してリフレッシュされるメモリセルの個数をさらに減少させることができる。
【００４０】
図３は、図１のアドレス変換部１５００の一具現例を示すブロック図である。説明の便宜上、図３には、アドレス変換部１５００以外に、周期情報保存部１７００及び周期選択部１８００をさらに図示する。
【００４１】
周期情報保存部１７００は、情報を不揮発性に保存する各種手段として具現されてもよい。一例として、図３に図示されたように、周期情報保存部１７００は、モードレジスタ・セットやヒューズユニットを含んでもよい。ヒューズユニットの一例として、ユーザによってプログラム可能な電気的ヒューズが利用されたり、あるいは周期情報保存部１７００がモードレジスタ・セットとして具現される場合には、ユーザの入力によって周期情報が設定及び変換されてもよい。
【００４２】
周期選択部１８００は、周期情報保存部１７００からのリフレッシュ周期情報に応答して、周期選択信号Ｃｔｒｌを生成する。周期選択信号Ｃｔｒｌは、少なくとも１つの制御信号を含み、一例として、カウンティング信号Ａｄｄ＿ｃｎｔに含まれる２つのビットのドントケアいかんを制御する場合、周期選択信号Ｃｔｒｌは、第１制御信号Ｃｔｒｌ１及び第２制御信号Ｃｔｒｌ２を含んでもよい。前記カウンティング信号Ａｄｄ＿ｃｎｔの他の個数のビットのドントケアいかんを制御する場合には、周期選択信号Ｃｔｒｌは、他の個数の制御信号を含んでもよい。
【００４３】
アドレス変換部１５００は、一つ以上のビット変換部を含み、例えば、カウンティング信号Ａｄｄ＿ｃｎｔが、ｍ個のビットからなる場合、アドレス変換部１５００は、ｍ個のビット変換部１５００＿１〜１５００＿ｍを含む。ｍ個のビット変換部１５００＿１〜１５００＿ｍそれぞれは、カウンティング信号Ａｄｄ＿ｃｎｔのｍ個のビットをそれぞれ受信する。第１ビット変換部１５００＿１は、カウンティング信号Ａｄｄ＿ｃｎｔの最上位ビットであり、第ｍビットＡＣ［ｍ］を受信し、第ｍビット変換部１５００＿ｍは、カウンティング信号Ａｄｄ＿ｃｎｔの最下位ビットであり、第１ビットＡＣ［１］を受信することができる。
【００４４】
カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットを変換するにおいて、周期選択部１８００からの制御信号（例えば、第１制御信号Ｃｔｒｌ１及び第２制御信号Ｃｔｒｌ２）が利用されてもよい。ビット変換動作の場合、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットをドントケアさせたり、あるいはドントケアさせない動作を含む。カウンティング信号Ａｄｄ＿ｃｎｔの最上位の２個のビットについて、ドントケアいかんを制御する場合、第１ビット変換部１５００＿１は、第ｍビットＡＣ［ｍ］を受信し、第１制御信号Ｃｔｒｌ１に応答し、前記第ｍビットＡＣ［ｍ］のドントケアいかんを制御する。一例として、第１制御信号Ｃｔｒｌ１が第１ロジック状態を有する場合、第１ビット変換部１５００＿１は、第ｍビットＡＣ［ｍ］をドントケアさせ、第１制御信号Ｃｔｒｌ１が第２ロジック状態を有する場合、第１ビット変換部１５００＿１は、第ｍビットＡＣ［ｍ］をドントケアさせない。第ｍビットＡＣ［ｍ］がドントケアされる場合、前記第ｍビットＡＣ［ｍ］に対応する相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］は、互いに同一な状態を有する。一方、第ｍビットＡＣ［ｍ］がドントケアされない場合、前記第ｍビットＡＣ［ｍ］に対応する相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］は、互いに異なる状態を有する。前記相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］は、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆのいずれか１つのビットに対応する情報を有する。
【００４５】
これと類似した動作により、第２ビット変換部１５００＿２は、第ｍ−１ビットＡＣ［ｍ−１］を受信し、第２制御信号Ｃｔｒｌ２に応答し、前記第ｍ−１ビットＡＣ［ｍ−１］のドントケアいかんを制御する。第ｍ−１ビットＡＣ［ｍ−１］がドントケアされる場合、前記第ｍ−１ビットＡＣ［ｍ−１］に対応する相補出力ＡＲ［ｍ−１］，ＡＲＢ［ｍ−１］は、互いに同一な状態を有する一方、第ｍ−１ビットＡＣ［ｍ−１］がドントケアされない場合、相補出力ＡＲ［ｍ−１］，ＡＲＢ［ｍ−１］は、互いに異なる状態を有する。
【００４６】
一例として、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆが８ビットに該当する情報を有し、カウンティング信号Ａｄｄ＿ｃｎｔの第ｍビットＡＣ［ｍ］のドントケア状態だけが制御される場合、前記第ｍビットＡＣ［ｍ］のドントケア状態によって、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆによって指定されるメモリセル・アレイ１１１０の領域が変動される。すなわち、第ｍビットＡＣ［ｍ］がドントケアされない場合、８ビットのリフレッシュ・アドレスＡｄｄ＿Ｒｅｆの情報に基づいて、６４個の領域のうちいずれか１つの領域のメモリセルがリフレッシュされる。一方、すなわち、第ｍビットＡＣ［ｍ］がドントケアされる場合、第ｍビットＡＣ［ｍ］に係わりなく、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆの残りのビットの情報のみでもって領域が選択されるので、６４個の領域のうち２つの領域のメモリセルがリフレッシュされる。すなわち、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆの少なくとも１つのビットのドントケアいかんを制御することにより、１つのリフレッシュ制御信号によってリフレッシュが行われるメモリセルの個数を制御することができる。
【００４７】
図４は、図３のアドレス変換部１５００の一具現例を示す回路図である。図４に図示されたように、アドレス変換部１５００は、第１ビット変換部１５００＿１ないし第ｍビット変換部１５００＿ｍを含んでもよい。また、それぞれのビット変換部は、少なくとも１つの論理素子を含んでもよい。一例として、第１ビット変換部１５００＿１が周期選択部１８００からの周期選択信号に応答して、ドントケアいかんを制御する変換動作を行う場合、第１ビット変換部１５００＿１は、インバータ以外に、第１制御信号Ｃｔｒｌ１を受信する一つ以上の論理素子（例えば、ＮＡＮＤゲート）を含む。一方、第ｍビット変換部１５００＿ｍは、カウンティング信号Ａｄｄ＿ｃｎｔの当該ビットのドントケアいかんを制御せず、当該ビットを利用して、相補ビットＡＲ［１］，ＡＲＢ［１］を生成するための一つ以上のインバータを含んでもよい。アドレス変換部１５００の出力ＡＲ［１］，ＡＲＢ［１］〜ＡＲ［ｍ］，ＡＲＢ［ｍ］は、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆとして提供される。
【００４８】
制御信号Ｃｔｒｌ１，Ｃｔｒｌ１２によるアドレス変換動作について、第１ビット変換部１５００＿１を参照して説明すれば、次の通りである。
【００４９】
第１制御信号Ｃｔｒｌ１が第１ロジック状態（例えば、ロジック・ロー）を有する場合、第１ビット変換部１５００＿１は、カウンティング信号Ａｄｄ＿ｃｎｔの第ｍビットＡＣ［ｍ］のロジック状態に係わりなく、同一な状態（例えば、ロジック・ハイ）を有する相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］を発する。第１ビット変換部１５００＿１の相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］は、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆのｍ番目ビットの情報として、図１のロウ・デコーダ１１２０に提供される。リフレッシュ・アドレスＡｄｄ＿Ｒｅｆのｍ番目ビットがドントケアされることにより、少なくとも２つの領域のメモリセルがリフレッシュされる。
【００５０】
一方、第１制御信号Ｃｔｒｌ１が第２ロジック状態（例えば、ロジック・ハイ）を有する場合、第１ビット変換部１５００＿１は、カウンティング信号Ａｄｄ＿ｃｎｔの第ｍビットＡＣ［ｍ］のロジック状態に対応する相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］を発する。例えば、カウンティング信号Ａｄｄ＿ｃｎｔの第ｍビットＡＣ［ｍ］がロジック・ハイを有する場合、相補出力ＡＲ［ｍ］は、ロジック・ハイを有し、相補出力ＡＲＢ［ｍ］は、ロジック・ローを有する。互いに反対の状態を有する相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］がロウ・デコーダ１１２０に提供され、相補出力ＡＲ［ｍ］，ＡＲＢ［ｍ］の状態に対応するいずれか１つの領域のメモリセルがリフレッシュされる。
【００５１】
図５は、１つのリフレッシュ周期内で、メモリセルがリフレッシュされる順序の一例を示すブロック図である。説明の便宜上、８枚のページ（page）を含む１つのメモリブロックの例が図５に図示されている。さらに多くの枚数のページがメモリブロックに具備されてもよく、図５に図示された例を介して、複数のメモリブロックを含むメモリバンクについても、同一または類似のリフレッシュが行われることは自明である。
【００５２】
カウンティング信号Ａｄｄ＿ｃｎｔが３ビットを有すると仮定する場合、１つのリフレッシュ周期が始まることにより、外部コマンド（または内部クロック信号）に応答して、第１内部リフレッシュ・コマンド（Ｉｎｔ＿ＣＭＤ１）が生成される。内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ１に応答する第１リフレッシュ制御信号によって、カウンティング信号Ａｄｄ＿ｃｎｔが生成される。
【００５３】
カウンティング信号Ａｄｄ＿ｃｎｔは、まず「０００」値を有し、アドレス変換動作によって、カウンティング信号Ａｄｄ＿ｃｎｔの最上のビットがドントケア（don’t care）され。これにより、アドレス「ｘ００」に該当するページが選択され、例えば、第１ページＰａｇｅ［１］及び第５ページＰａｇｅ［５］に属するメモリセルがリフレッシュされる。
【００５４】
その後、次のコマンドに応答して、第２内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ２が生成され、「００１」の値を有するカウンティング信号Ａｄｄ＿ｃｎｔが生成される。また、アドレス変換動作時、カウンティング信号Ａｄｄ＿ｃｎｔの最上のビットがドントケアされず、それにより、アドレス「００１」に該当するページが選択され、例えば、第２ページＰａｇｅ［２］に属するメモリセルがリフレッシュされる。
【００５５】
その後、次のコマンドに応答して、第３内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ３が生成され、最上位ビットに該当するビットをカウンティングすることにより、「１０１」の値を有するカウンティング信号Ａｄｄ＿ｃｎｔが生成される。また、アドレス変換動作時、カウンティング信号Ａｄｄ＿ｃｎｔの最上のビットがドントケアされず、それにより、アドレス「１０１」に該当するページが選択され、例えば、第６ページＰａｇｅ［６］に属するメモリセルがリフレッシュされる。
【００５６】
一方、次のコマンドに応答して、第４内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ４が生成され、最下位ビット及び最上位ビットに対するカウンティング動作を行うことにより、「０１０」の値を有するカウンティング信号Ａｄｄ＿ｃｎｔが生成される。また、アドレス変換動作時、カウンティング信号Ａｄｄ＿ｃｎｔの最上のビットをドントケアさせる。これにより、アドレス「ｘ１０」に該当するページが選択され、例えば、第３ページＰａｇｅ［３］及び第７ページＰａｇｅ［７］に属するメモリセルがリフレッシュされる。
【００５７】
その後、次のコマンドに応答して、第５内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ５及び第６内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ６が順次に生成される。第５内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ５に対応して生成されるリフレッシュ制御信号によってカウンティング動作が行われ、生成されたカウンティング信号Ａｄｄ＿ｃｎｔについて、ドントケアビットを生成せずに、第４ページＰａｇｅ［４］に属するメモリセルがリフレッシュされる。また、第６内部リフレッシュ・コマンドＩｎｔ＿ＣＭＤ６に対応して生成されるリフレッシュ制御信号により、第８ページＰａｇｅ［８］に属するメモリセルがリフレッシュされる。
【００５８】
図５に図示された実施形態によれば、メモリセル・アレイの多数の領域をリフレッシュするにあたり、それぞれのリフレッシュ制御信号当たり、リフレッシュが行われるメモリセルを倍数単位ではない小数点単位への増減を可能にする。一例として、図５の８枚のページのメモリセルをいずれもリフレッシュするにあたり、８個（ｘ１倍）のリフレッシュ制御信号（または、内部リフレッシュ・コマンド）、あるいは４個（ｘ２倍）のリフレッシュ制御信号によって、メモリセルがいずれもリフレッシュされるのではなく、６個のリフレッシュ制御信号によって、メモリセルがいずれもリフレッシュされる。すなわち、８個（ｘ１倍）のリフレッシュ制御信号によって、全てのメモリセルがいずれもリフレッシュされる場合、そのリフレッシュ周期を６４ｍｓ（基準周期）と定義する場合、図５の実施形態によれば、リフレッシュ周期を、前記基準周期の整数倍数（６４ｍｓ、３２ｍｓ、１２８ｍｓなど）ではない基準周期の小数点単位の倍数に調節することができる。
【００５９】
前記特徴を別の形で説明すれば、メモリセル・アレイが２＊ｎ個の領域を含み、２＊ｎ個のリフレッシュ制御信号によって、メモリセル・アレイの全てのメモリセルがリフレッシュされるときのリフレッシュ周期を基準周期と定義するとき、本発明の実施形態によれば、ｎ＋１以上ないし２＊ｎ未満の個数のうち、いずれか１つの個数のリフレッシュ制御信号により、メモリセル・アレイの全てのメモリセルをリフレッシュすることができる。
【００６０】
または、１つのリフレッシュ周期内で、各リフレッシュ制御信号によってリフレッシュが行われるメモリセルの平均個数側面では、次のようにも説明される。基準リフレッシュ周期で、ドントケア状態を有さない１つのリフレッシュ・アドレスによって、メモリセル・アレイのａ個のメモリセルが選択されると仮定するとき、本発明の実施形態によれば、１つのリフレッシュ周期内で、１つのリフレッシュ制御信号によってリフレッシュが行われるメモリセルの平均個数は、前記ａ個の整数倍以外の値を有することができる。すなわち、前述のように、リフレッシュ周期を調節するにあたり、１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの平均個数は、ａ個の整数倍数（２＊ａ，３＊ａ、…）以外に、ａ個の小数点単位の倍数（１．２＊ａ，１．５＊ａ，…）に調節することができる。
【００６１】
図５の実施形態の場合、カウンティング信号Ａｄｄ＿ｃｎｔの最上位ビットのドントケアいかんを制御する例として、前記ドントケアいかんの制御は、カウンティング信号Ａｄｄ＿ｃｎｔの他のビットについて行われてもよい。すなわち、カウンティング動作や、カウンティング信号Ａｄｄ＿ｃｎｔのドントケアいかんを制御する動作を異なって設定することにより、１つのメモリブロック内でリフレッシュされるページの順序は可変になる。
【００６２】
図６は、本発明の一実施形態による半導体メモリ装置の動作方法を示すフロウチャートである。
【００６３】
図６に図示されたように、半導体メモリ装置内の保存手段に、リフレッシュ周期情報が設定されて保存される（Ｓ１１）。リフレッシュ周期情報は、メタルラインやレーザヒューズを利用して情報を固定するように保存する手段を介して保存され、あるいは電気的ヒューズやレジスタセットを利用して、ユーザによって情報の設定及び変更が可能な手段を介して保存されてもよい。
【００６４】
外部からのリフレッシュ・コマンドの受信に応答し、半導体メモリ装置は、リフレッシュモードに入る（Ｓ１２）。リフレッシュモードに入ることにより、半導体メモリ装置内部に具備されるカウンタにより、リフレッシュが行われるメモリ領域を指定するためのカウンティング信号が発せられる。外部からのリフレッシュ・コマンドに応答して、カウンティング動作が行われたり、あるいは半導体メモリ装置内部のオシレータなどのクロック信号を発する手段によって、カウンティング動作が行われる。前記カウンティング動作により、ｋ番目アドレスカウンティングが行われ、これによるカウンティング信号が生成される（Ｓ１３）。
【００６５】
前述の実施形態と同一または類似の動作を介して、カウンティング信号についてアドレス変換動作が行われ、前記アドレス変換動作は、カウンティング信号の少なくとも１つのビットに対するドントケアいかんを制御する動作を含んでもよい。ｋ番目アドレスカウンティングによるカウンティング信号について、少なくとも１つのビットがドントケアされ、少なくとも１つのビットがドントケアされたリ、あるいはフレッシュ・アドレスに応答し、メモリセル領域の一部領域が選択され、前記選択された領域に含まれたＡ個のメモリセルに対するリフレッシュ動作が行われる（Ｓ１４）。
【００６６】
その後、次のリフレッシュ・コマンド（または、次のクロック信号）に応答して、カウンティング動作が行われる。前記カウンティング動作により、（ｋ＋１）番目のアドレスカウンティングが行われ、これによるカウンティング信号が生成される（Ｓ１５）。（ｋ＋１）番目アドレスカウンティングによるカウンティング信号については、ドントケアビット生成のための変換動作が行われず、それにより、ドントケア状態を有さないリフレッシュ・アドレスに応答し、メモリセル領域の他の一部領域が選択される。これにより、以前のリフレッシュ時とは互いに異なる値を有するＢ個のメモリセルに対するリフレッシュ動作が行われる（Ｓ１６）。
【００６７】
図７Ａ及び図７Ｂは、図１の周期情報保存部１７００の多様な具現例を示すブロック図である。
【００６８】
図７Ａは、周期情報保存部が、ヒューズアレイまたはアンチヒューズアレイ１７００Ａで具現される例を示している。ヒューズアレイやアンチヒューズアレイ１７００Ａは、アレイ形態に配置される多数のヒューズやアンチヒューズを含んでもよい。前述のように、ヒューズやアンチヒューズが外部のレーザによってプログラムされる場合、リフレッシュ周期情報を不揮発性に保存することができ、あるいは電気的信号（例えば、高電圧信号）によってプログラムされる場合、ユーザの入力によって、リフレッシュ周期情報を不揮発性に保存することができる。
【００６９】
ヒューズアレイやアンチヒューズアレイ１７００Ａに保存されたリフレッシュ周期情報は、ヒューズデータ状で周期選択部１８００に提供される。周期選択部１８００は、リフレッシュ周期情報を有するヒューズデータに応答して、一つ以上の制御信号を含む周期選択信号Ｃｔｒｌを生成する。
【００７０】
一方、図７Ｂは、周期情報保存部がＭＲＳ １７００Ｂとして具現される例が図示される。前記ＭＲＳ（mode register set）１７００Ｂは、半導体メモリ装置に具備される動作モード情報を保存するためのＭＲＳであってもよい。ＭＲＳ １７００Ｂは、前記動作モード情報以外に、本発明の実施形態によるリフレッシュ周期情報をさらに保存し、ユーザから入力される設定情報Ｓｅｔ Ｉｎｆｏによって、リフレッシュ周期情報がＭＲＳ １７００Ｂに保存されてもよい。半導体メモリ装置の初期動作時、ＭＲＳ １７００Ｂからリフレッシュ周期情報が、ＭＲＳコード形態で周期選択部１８００に提供される。周期選択部１８００は、リフレッシュ周期情報を有するＭＲＳコードに応答して、一つ以上の制御信号を含む周期選択信号Ｃｔｒｌを生成する。
【００７１】
図８は、本発明の他の実施形態であり、半導体メモリ装置の温度情報を利用したアドレス変換動作を示すブロック図である。
【００７２】
図８に図示されたように、本発明の実施形態による半導体メモリ装置１０００は、前述の周期情報保存部１７００、周期選択部１８００、アドレス変換部１５００以外に、温度センサ１９００をさらに含む。温度センサ１９００から出力される温度情報Ｔｅｍｐ Ｉｎｆｏは、半導体メモリ装置１０００の動作電圧変更など各種動作の制御に係わって利用され、本発明の実施形態によれば、温度情報Ｔｅｍｐ Ｉｎｆｏによって、リフレッシュ周期を変動させるために、温度情報Ｔｅｍｐ Ｉｎｆｏが周期選択部１８００に提供される。
【００７３】
周期情報保存部１７００は、半導体メモリ装置１０００のリフレッシュ遂行のためのリフレッシュ周期情報を不揮発性に保存し、例えば、ユーザによって設定及び変更が可能な情報を保存することができる。周期選択部１８００は、リフレッシュ周期情報として、ユーザによって設定された周期情報User Ｉｎｆｏ、及び温度センサ１９００からの温度情報Ｔｅｍｐ Ｉｎｆｏを利用して、周期選択信号Ｃｔｒｌを生成する。前述の実施形態でのように、前記周期選択信号Ｃｔｒｌは、一つ以上の制御信号を含んでもよい。
【００７４】
周期選択信号Ｃｔｒｌに含まれた一つ以上の制御信号によって、カウンティング信号Ａｄｄ＿ｃｎｔの少なくとも１つのビットのドントケアいかんが制御され、また、１つのリフレッシュ制御信号に応答してリフレッシュされるメモリセルの個数が調節される。周期選択信号Ｃｔｒｌは、温度情報Ｔｅｍｐ Ｉｎｆｏによって生成され、それにより、半導体メモリ装置１０００内部の温度の測定結果によって、最適化されたリフレッシュ周期の設定が可能である。
【００７５】
一例として、半導体メモリ装置１０００内部の温度が上昇するほど、メモリセルをさらに頻繁にリフレッシュさせる必要があり、それにより、半導体メモリ装置１０００内部の温度が上昇するほど、リフレッシュ周期は、短く設定されてもよい。周期選択信号Ｃｔｒｌは、温度情報Ｔｅｍｐ Ｉｎｆｏによって、互いに異なる値を有する周期選択信号Ｃｔｒｌを出力し、それにより、カウンティング信号Ａｄｄ＿ｃｎｔの一つ以上のビットがドントケアされる回数を増加させる。その場合、１つのリフレッシュ周期内で、１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの平均個数を増加させることができ、全体メモリセルがリフレッシュされる時間を短縮させることができるので、リフレッシュ周期が短く設定される。
【００７６】
一方、半導体メモリ装置１０００内部の温度が低下すれば、リフレッシュ周期は、長く設定される。周期選択部１８００は、温度情報Ｔｅｍｐ Ｉｎｆｏによる周期選択信号Ｃｔｒｌを生成し、これをアドレス変換部１５００に提供する。半導体メモリ装置１０００内部の温度が低下するほど、カウンティング信号Ａｄｄ＿ｃｎｔの一つ以上のビットがドントケアされる回数を減少させ、それにより、１つのリフレッシュ周期内で、１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの平均個数を減少させることができる。１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの平均個数が減少される比率によって、リフレッシュ周期を増加させることができる。
【００７７】
図９Ａ及び図９Ｂは、本発明の他の実施形態による半導体メモリ装置の一具現例を示すブロック図である。図９Ａでは、多数のメモリバンクとして、４個のメモリバンク（BANK Ａ〜BANK Ｄ）が半導体メモリ装置２０００に具備される例が図示されている。
【００７８】
図９Ａに図示されたように、半導体メモリ装置２０００は、第１メモリバンクBANK Ａないし第４メモリバンクBANK Ｄを含むメモリセル・アレイと、メモリセル・アレイを駆動するための周辺回路領域（ｐｅｒｉ ｒｅｇｉｏｎ）を含んでもよい。メモリセル・アレイを駆動するために、ロウ・デコーダ２２１０，２２２０及びカラム・デコーダ２３１０，２３２０が半導体メモリ装置２０００に具備され、メモリセル・アレイに対するリフレッシュ動作を制御するために、周期選択部２４００及びアドレス変換部２５００が半導体メモリ装置２０００に具備される。リフレッシュ動作の一例について、第１メモリバンク２１１０及び第２メモリバンク２１２０を参照して説明すれば、次の通りである。
【００７９】
周期選択部２４００からの周期選択信号Ｃｔｒｌに基づいて、アドレス変換部２５００は、カウンティング信号（図示せず）の少なくとも１つのビットに係わる変換動作を行い、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆを生成する。リフレッシュ・アドレスＡｄｄ＿Ｒｅｆは、第１メモリバンク２１１０を駆動するための第１ロウ・デコーダ２２１０、及び第２メモリバンク２１２０を駆動するための第２ロウ・デコーダ２２２０に共通して提供される。
【００８０】
本発明の実施形態によれば、いずれか１つのリフレッシュ制御信号、またはいずれか１つのリフレッシュ・アドレスＡｄｄ＿Ｒｅｆに応答して、第１メモリバンク２１１０及び第２メモリバンク２１２０の互いに異なる個数のメモリセルがリフレッシュされる。一例として、第１メモリバンク２１１０及び第２メモリバンク２１２０に共通して提供されるリフレッシュ・アドレスＡｄｄ＿Ｒｅｆに応答し、第１メモリバンク２１１０の１枚のページに含まれたメモリセルがリフレッシュされる一方、第２メモリバンク２１２０の２枚に含まれたメモリセルがリフレッシュされる。
【００８１】
第１及び第２ロウ・デコーダ２２１０，２２２０それぞれは、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆを受信し、これをデコーディングしてリフレッシュを行う領域を選択する。リフレッシュ・アドレスＡｄｄ＿Ｒｅｆのそれぞれのビットは、相補出力を有し、アドレス変換結果によって、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆの少なくとも１つのビットは、ドントケア状態を有することができる。第１ロウ・デコーダ２２１０及び／または第２ロウ・デコーダ２２２０は、前記相補出力のうち少なくとも１つの値を変動させる論理素子（図示せず）を含み、リフレッシュ遂行時、前記論理素子を選択的に駆動することにより、各メモリバンクでリフレッシュが行われるメモリセルの個数を調節することができる。
【００８２】
図９Ｂは、第１メモリバンク２１１０及び第２メモリバンク２１２０のメモリセルがリフレッシュされる一例を示している。図９Ｂに図示されたように、第１メモリバンクBANK Ａの場合、第２内部リフレッシュ・コマンド及び第３内部リフレッシュ・コマンド、またはリフレッシュ制御信号Ｉｎｔ＿ＣＭＤ２，Ｉｎｔ＿ＣＭＤ３の発生時、ドントケア状態が適用され、２枚のページのメモリセルが同時にリフレッシュされる一方、第２メモリバンクBANK Ｂの場合、最初及び第４の内部リフレッシュ・コマンド、またはリフレッシュ制御信号Ｉｎｔ＿ＣＭＤ１，Ｉｎｔ＿ＣＭＤ４の発生時、ドントケア状態が適用され、２枚のページのメモリセルが同時にリフレッシュされる。
【００８３】
図１０は、本発明のさらに他の実施形態による半導体メモリ装置の一具現例を示すブロック図である。図１０では、それぞれのメモリバンクを駆動するために、複数の周期選択部及びアドレス変換部が、半導体メモリ装置に具備される例が図示されている。
【００８４】
図１０に図示されたように、半導体メモリ装置３０００は、第１メモリバンクBANK Ａないし第４メモリバンクBANK Ｄを含むメモリセル・アレイと、メモリセル・アレイを駆動するために、ロウ・デコーダ３２１０，３２２０及びカラム・デコーダ３３１０，３３２０を具備することができる。第１ロウ・デコーダ３２１０は、一つ以上のメモリバンクを駆動することができ、一例とし、て第１メモリバンク３１１０及び第３メモリバンク３１３０を駆動することができる。また、第２ロウ・デコーダ３２２０は、一つ以上のメモリバンクを駆動することができ、一例として、第２メモリバンク３１２０及び第４メモリバンク３１４０を駆動することができる。
【００８５】
１つのリフレッシュ制御信号について、メモリバンク別に、互いに異なる個数のメモリセルをリフレッシュするために、少なくとも２つの周期選択部及びアドレス変換部が半導体メモリ装置３０００に具備される。一例として、第１周期選択部３４１０及び第２周期選択部３４２０、及び第１アドレス変換部３５１０及び第２アドレス変換部３５２０が、半導体メモリ装置３０００に具備されてもよい。リフレッシュ周期情報Cycle Ｉｎｆｏは、第１周期選択部３４１０及び第２周期選択部３４２０にそれぞれ提供され、第１周期選択部３４１０及び第２周期選択部３４２０は、前記リフレッシュ周期情報Cycle Ｉｎｆｏに応答して、互いに異なる周期制御信号Ｃｔｒｌａ，Ｃｔｒｌｂを生成することができる。
【００８６】
第１アドレス変換部３５１０は、第１周期選択部３４１０からの周期制御信号Ｃｔｒｌａに応答して、第１リフレッシュ・アドレスＡｄｄ＿Ｒｅｆ１を生成し、第２アドレス変換部３５２０は、第２周期選択部３４２０からの周期制御信号Ｃｔｒｌｂに応答して、第２リフレッシュ・アドレスＡｄｄ＿Ｒｅｆ２を生成する。第１メモリバンク３１１０及び第２メモリバンク３１２０を例として挙げて説明すれば、互いにリフレッシュ周期が同一であるとしても、ドントケア状態が適用されるタイミングを互いに異ならせて設定することにより、１つのリフレッシュ制御信号当たり、第１メモリバンク３１１０及び第２メモリバンク３１２０の互いに異なる個数のメモリセルがリフレッシュされる。
【００８７】
一方、本実施形態によれば、メモリバンク別に互いに異なるリフレッシュ周期によってリフレッシュ動作を行わせる。一例として、第１周期選択部３４１０及び第２周期選択部３４２０に、互いに異なる値を有するリフレッシュ周期情報Cycle Ｉｎｆｏが提供され、第１周期選択部３４１０及び第２周期選択部３４２０は、それぞれのリフレッシュ周期情報Cycle Ｉｎｆｏによって、周期制御信号Ｃｔｒｌａ，Ｃｔｒｌｂを生成する。一例として、第１メモリバンク３１１０のリフレッシュ周期が第２メモリバンク３１２０のリフレッシュ周期より小さい場合、第１リフレッシュ・アドレスＡｄｄ＿Ｒｅｆ１の少なくとも１つのビットのドントケア状態を頻繁に発生させることにより、１つのリフレッシュ周期内で、１つのリフレッシュ制御信号当たり、リフレッシュされる第１メモリバンク３１１０のメモリセルの平均個数が、第２メモリバンク３１２０より大きい値を有させる。
【００８８】
図１１は、本発明の一実施形態によるメモリ・モジュール及びメモリシステムの一具現例を示すブロック図である。図１１に図示されたように、本発明の一実施形態によるメモリシステム４０００は、メモリ・コントローラ４１００と、メモリ・モジュール４２００とを含む。また、メモリ・モジュール４２００は、モジュールボード（module board）上に装着された一つ以上の半導体メモリ装置４２１０を具備し、例えば、前記半導体メモリ装置４２１０は、ＤＲＡＭチップであってもよい。また、半導体メモリ装置４２１０のメモリ動作を管理するためのメモリ管理チップ４２２０がモジュールボード上にさらに装着されている。
【００８９】
メモリ・コントローラ４１００は、メモリ・モジュール４２００に具備される半導体メモリ装置４２１０を制御するための各種信号、例えば、コマンド／アドレスＣＭＤ／ＡＤＤ、クロック信号ＣＬＫを提供し、メモリ・モジュール４２００と通信し、データ信号ＤＱを半導体メモリ装置４２１０に提供したり、あるいはデータ信号ＤＱを半導体メモリ装置４２１０から受信する。メモリ管理チップ４２２０は、半導体メモリ装置４２１０のメモリ動作を管理し、また本発明の実施形態によるリフレッシュ動作を管理する。リフレッシュ動作の管理のために、前記メモリ管理チップ４２２０は、チップ情報保存部４２２１及びリフレッシュ・スケジューラ４２２２を含んでもよい。
【００９０】
チップ情報保存部４２２１は、メモリ特性情報を不揮発性に保存して、前述の実施形態でのように、ヒューズ（fuse）やアンチヒューズ（anti fuse）を利用したヒューズアレイで具現が可能である。チップ情報保存部４２２１は、各種メモリ特性情報のうち一つでもって、半導体メモリ装置４２１０のリフレッシュ周期情報を保存することができる。前述の実施形態でのように、前記リフレッシュ周期情報は、チップ情報保存部４２２１に固定的に保存されたり、あるいはユーザによって、設定及び変更が可能な形態で保存されてもよい。
【００９１】
リフレッシュ・スケジューラ４２２２は、半導体メモリ装置４２１０のリフレッシュ動作を管理する。一例として、リフレッシュ・スケジューラ４２２２は、外部からのリフレッシュ・コマンドや、セルフリフレッシュ・モード時に内部で生成されたクロック信号に応答して、カウンティング信号を生成し、前述の実施形態と同一または類似の方式に従って、リフレッシュ周期情報に基づいて、カウンティング信号の少なくとも１つのビットを変換する。それにより、半導体メモリ装置４２１０別に、リフレッシュ・アドレスＡｄｄ＿Ｒｅｆ＃１−ｎが生成され、それぞれの半導体メモリ装置４２１０に提供される。前述の実施形態により、それぞれの半導体メモリ装置４２１０のリフレッシュ周期が調節され、あるいは半導体メモリ装置４２１０別に１つのリフレッシュ制御信号当たり、互いに異なる個数のメモリセルがリフレッシュされ、また半導体メモリ装置４２１０別に、互いに異なるリフレッシュ周期によって、リフレッシュが行われる。
【００９２】
一方、図１１の実施形態では、メモリ・コントローラ４１００と、メモリ・モジュール４２００との間、そしてメモリ・モジュール４２００内の半導体メモリ装置４２１０と、メモリ管理チップ４２２０との間など、信号の伝達が導電ラインを介して行われる構造が図示されているが、本発明の実施形態は、それに限定されるものではない。一例として、メモリ・コントローラ４１００と、メモリ・モジュール４２００との信号伝達、半導体メモリ装置４２１０とメモリ管理チップ４２２０との信号伝達、あるいは多数の半導体メモリ装置４２１０間の信号伝達は、光学的入出力接続（optical ＩＯ connection）を介しても行われる。例えば、ラジオ周波数（ＲＦ：radio frequency）波または超音波を利用する放射形（radiative）方式；磁気誘導（magnetic induction）を利用する誘導カップリング（Inductive coupling）方式；あるいは磁場共振を利用する非放射形（non-radiative）方式を利用して信号が送受信される。
【００９３】
放射形方式は、モノポール（monopole）やＰＩＦＡ（planar inverted−Ｆ antenna）などのアンテナを利用して、無線で信号を伝達する方式である。経時的に変化する電界や磁界が互いに影響を与えながら放射が起こり、同じ周波数のアンテナがある場合、入射波の極（polarization）特性に適するように信号を受信することができる。
【００９４】
誘導カップリング方式は、コイルを何回か巻いて一方向に強い磁界を発生させ、類似した周波数で共振するコイルを近接させてカップリングを発生させる方式である。
【００９５】
非放射形方式は、近距離電磁場を介して、同じ周波数で共振する２媒体間で電磁波を移動させる減衰波結合（evanescent wave coupling）を利用する方式である。
【００９６】
図１２は、本発明の一実施形態による半導体メモリ装置を装着するコンピュータシステムを示すブロック図である。モバイル機器やデスクトップ・コンピュータのような情報処理システムに、本発明の半導体メモリ装置がＲＡＭ（random-access memory）５２００に装着されてもよい。ＲＡＭ ５２００に装着される半導体メモリ装置は、前述の多数の実施形態のうちいずれか一つが適用される。例えば、ＲＡＭ ５２００は、前述の実施形態のうち半導体メモリ装置が適用され、あるいはメモリ・モジュール形態で適用されもする。また、図１２のＲＡＭ ５２００は、半導体メモリ装置とメモリ・コントローラとを含むメモリシステムの概念であってもよい。
【００９７】
本発明の一実施形態によるコンピュータシステム５０００は、中央処理装置（ＣＰＵ）５１００、ＲＡＭ ５２００、ユーザ・インターフェース５３００及びと不揮発性メモリ５４００を含み、それら構成要素は、それぞれバス５５００に電気的に連結されている。不揮発性メモリ５４００は、ＳＳＤ（solid state drive）やＨＤＤ（hard disk drive）のような大容量保存装置が使用されてもよい。
【００９８】
前記コンピュータシステム５０００で、前述の実施形態でのように、ＲＡＭ ５２００は、データを保存するための半導体メモリ装置であり、ＤＲＡＭセルを含むＤＲＡＭチップを含んでもよい。コンピュータシステム５０００の運営のために、データが一時的にＲＡＭ ５２００に保存され、ＲＡＭ ５２００は、保存されたデータを維持するために、周期的にリフレッシュ動作を行う。リフレッシュ動作を行うにあたり、ＲＡＭ ５２００のメモリ特性（例えば、データ保有特性）を考慮してリフレッシュ周期が調節され、リフレッシュ周期の調節は、１つのリフレッシュ制御信号当たり、リフレッシュされるメモリセルの個数を調節することによって行われる。
【００９９】
図１３は、本発明の他の実施形態による半導体メモリ装置を示す構造図である。図１３に図示されたように、半導体メモリ装置６０００は、多数の半導体レイヤＬＡ１ないしＬＡｎを具備することができる。半導体レイヤＬＡ１ないしＬＡｎそれぞれは、ＤＲＡＭセルを含むメモリチップであってもよく、あるいは半導体レイヤＬＡ１ないしＬＡｎのうち一部は、外部のコントローラとインタフェーシングを行うマスターチップであり、残りは、データを保存するスレーブチップであってもよい。図１３の例では、最も下に位置する半導体レイヤＬＡ１がマスターチップであると仮定し、残りの半導体レイヤＬＡ２ないしＬＡｎがスレーブチップであると仮定する。
【０１００】
多数の半導体レイヤＬＡ１ないしＬＡｎは、貫通シリコンビアＴＳＶを介して、信号を互いに送受信し、マスターチップＬＡ１は、外面に形成された導電手段（図示せず）を介して、外部のメモリ・コントローラ（図示せず）と通信する。マスターチップとしての第１半導体レイヤ６１００と、スレーブチップとしての第ｎ半導体レイヤ６２００とを中心にし、半導体メモリ装置６０００の構成及び動作について説明すれば、次の通りである。
【０１０１】
第１半導体レイヤ６１００は、スレーブチップに具備されるセルアレイ６２１０を駆動するための各種回路を具備する。例えば、第１半導体レイヤ６１００は、セルアレイ６２１０のワードラインを駆動するためのロウ・デコーダ（Ｘ−Ｄｅｃ）６１１０、ビットラインを駆動するためのカラム・デコーダ（Ｙ−Ｄｅｃ）６１２０、データの入出力を制御するためのデータ入出力部６１３０、外部からコマンドＣＭＤを入力されるコマンド・バッファ６１４０、外部からアドレスを入力されてバッファリングするアドレス・バッファ６１５０などを具備することができる。
【０１０２】
また、第１半導体レイヤ６１００は、スレーブチップのメモリ動作を管理するためのＤＲＡＭ管理部６１６０をさらに具備することができる。ＤＲＡＭ管理部６１６０は、前述の実施形態で説明されたように、１つのリフレッシュ制御信号当たり、リフレッシュが行われるセルの個数を調節することができ、このために、ＤＲＡＭ管理部６１６０は、周期選択部６１６１及びアドレス変換部６１６２を含んでもよい。
【０１０３】
一方、第ｎ半導体レイヤ６２００は、セルアレイ６２１０、セルアレイ６２１０を駆動するためのその他周辺回路、例えば、セルアレイ６２１０のロウ及びカラムを選択するためのロウ／カラム選択部、ビットライン・センスアンプなど（図示せず）が配置される周辺回路領域６２２０を具備することができる。
【０１０４】
前記実施形態の説明は、本発明のさらに徹底した理解のために、図面を参照して例を挙げたものに過ぎず、本発明を限定する意味に解釈されるものではない。また、本発明が属する技術分野で当業者において、本発明の基本的原理を外れない範囲内で、多様な変化と変更とが可能であるということは明白であろう。
【産業上の利用可能性】
【０１０５】
本発明のリフレッシュ周期を調節する半導体メモリ装置、メモリシステム及びその動作方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
【符号の説明】
【０１０６】
１０００    半導体メモリ装置
１１１０    メモリセル・アレイ
１１２０    ロウ・デコーダ
１１３０    カラム・デコーダ
１１４０    センスアンプ部
１２００    コマンド・デコーダ
１３００    リフレッシュ制御回路
１４００    アドレスカウンタ
１５００    アドレス変換部
１５００＿１    第１ビット変換部
１５００＿２    第２ビット変換部
１５００＿３    第３ビット変換部
１６００    アドレス選択部
１７００    周期情報保存部
１８００    周期選択部
１９００    温度センサ
【図１】
0006043680.tif 000002
【図２Ａ】
0006043680.tif 000003
【図２Ｂ】
0006043680.tif 000004
【図２Ｃ】
0006043680.tif 000005
【図３】
0006043680.tif 000006
【図４】
0006043680.tif 000007
【図５】
0006043680.tif 000008
【図６】
0006043680.tif 000009
【図７Ａ】
0006043680.tif 000010
【図７Ｂ】
0006043680.tif 000011
【図８】
0006043680.tif 000012
【図９Ａ】
0006043680.tif 000013
【図９Ｂ】
0006043680.tif 000014
【図１０】
0006043680.tif 000015
【図１１】
0006043680.tif 000016
【図１２】
0006043680.tif 000017
【図１３】
0006043680.tif 000018