(57)【特許請求の範囲】
【請求項１】
ＬＥＤランプであって、
整流された入力電圧と接地電圧との間に直列に配置されたＬＥＤ群と；
各ＬＥＤ群を通過する電流に応じて各ＬＥＤ群の前段の経路スイッチをＯＮ制御するように構成された経路コントローラであり、各経路スイッチは、対応するＬＥＤ群を前記接地電圧に結合する、経路コントローラと；
前記整流された入力電圧と前記接地電圧との間に結合された電力バンクであり、
コンデンサであり、前記整流された入力電圧が前記コンデンサのコンデンサ電圧を上回るときには充電されるように構成されたコンデンサと、
前記コンデンサと前記整流された入力電圧との間に接続された放電スイッチと、を含む電力バンクと；
前記経路スイッチの１つをＯＮにする信号に応答して接続期間を決定し前記放電スイッチを制御するように構成されたバンクコントローラであり、前記接続期間の間前記整流された入力電圧へ前記コンデンサが放電できるようにする、バンクコントローラと；
を備えるＬＥＤランプ。
【請求項２】
請求項１に記載のＬＥＤランプであって、
前記バンクコントローラが、前記接続期間のパルス幅を持つパルスを生成するためのパルスジェネレータを含む、
ＬＥＤランプ。
【請求項３】
請求項２に記載のＬＥＤランプであって、
前記パルスジェネレータは、クロック入力付きのカウンタと、クロック信号を提供するためのクロックジェネレータとを含み、
前記カウンタは、前記接続期間の間、前記クロック信号に基づいて計数し、
前記接続期間は、前記カウンタの計数結果が所定数に到達するとき終了する、
ＬＥＤランプ。
【請求項４】
請求項１に記載のＬＥＤランプであって、
前記バンクコントローラは、前記放電スイッチを制御して、前記接続期間内の放電期間の間、前記コンデンサから前記整流された入力電圧へ、一定の放電電流を提供する、
ＬＥＤランプ。
【請求項５】
ＬＥＤランプであって、
整流された入力電圧と接地電圧との間に直列に配置されたＬＥＤ群と；
経路スイッチを制御するように構成された経路コントローラであり、各経路スイッチは、対応するＬＥＤ群を前記接地電圧に結合する、経路コントローラと；
前記整流された入力電圧と前記接地電圧との間に結合された電力バンクであり、
コンデンサであり、前記整流された入力電圧が前記コンデンサのコンデンサ電圧を上回るときには充電されるように構成されたコンデンサと、
前記コンデンサと前記整流された入力電圧との間に接続された放電スイッチと、を含む電力バンクと；
前記経路スイッチの１つをＯＮにする信号に応答して接続期間を決定し前記放電スイッチを制御するように構成されたバンクコントローラであり、前記接続期間の間前記整流された入力電圧へ前記コンデンサが放電できるようにする、バンクコントローラと；
を備え、
前記バンクコントローラは、前記放電スイッチを制御して、前記コンデンサから前記整流された入力電圧への放電電流を提供し、前記放電電流は、前記接続期間内の放電期間の間、時間とともに上昇する、
ＬＥＤランプ。
【請求項６】
請求項１に記載のＬＥＤランプであって、
前記バンクコントローラは、最も上流のＬＥＤ群を前記接地電圧に結合させるための最も上流の経路スイッチを制御する信号に応答するように構成された、
ＬＥＤランプ。
【請求項７】
請求項１に記載のＬＥＤランプであって、
前記放電スイッチは、ＢＪＴ（Bipolar  Junction  Transistor、バイポーラトランジスタ）である、
ＬＥＤランプ。
【請求項８】
請求項７に記載のＬＥＤランプであって、
前記バンクコントローラは、前記接続期間の間、制御電流を、前記ＢＪＴのベースから流す、
ＬＥＤランプ。
【請求項９】
請求項８に記載のＬＥＤランプであって、
前記制御電流は、定数であるか、または、前記接続期間の間、時間とともに上昇する、
ＬＥＤランプ。
【請求項１０】
請求項１に記載のＬＥＤランプであって、
前記放電スイッチは、ＭＯＳ型ＦＥＴである、
ＬＥＤランプ。
【請求項１１】
ＡＣ入力電圧を整流することによって生成される整流された入力電圧と接地電圧との間に直列にＬＥＤ群が配置されたときに、暗期間を除去するための方法であって、
経路スイッチを提供する提供ステップであり、各経路スイッチは、対応するＬＥＤ群を前記接地電圧に結合する、提供ステップと、
各ＬＥＤ群を通過する電流に応じて各ＬＥＤ群の前段の前記経路スイッチをＯＮ制御するステップと、
コンデンサを充電する充電ステップであり、前記整流された入力電圧が前記コンデンサのコンデンサ電圧を上回るときには前記コンデンサを充電する、充電ステップと、
前記経路スイッチの１つをＯＮにする信号に応答して接続期間を決定する決定ステップと、
前記接続期間の間前記整流された入力電圧へ、前記コンデンサが放電できるようにするステップと、
を備える方法。
【請求項１２】
請求項１１に記載の方法であって、
前記コンデンサと前記整流された入力電圧との間に接続された放電スイッチを提供する提供ステップと、
前記接続期間内の放電期間の間、前記放電スイッチを介して、前記コンデンサから前記整流された入力電圧へ放電する放電ステップと、
を備える方法。
【請求項１３】
請求項１２に記載の方法であって、
前記放電期間の間、前記放電スイッチを介して、一定の放電電流を生成する、
方法。
【請求項１４】
ＡＣ入力電圧を整流することによって生成される整流された入力電圧と接地電圧との間に直列にＬＥＤ群が配置されたときに、暗期間を除去するための方法であって、
経路スイッチを提供する提供ステップであり、各経路スイッチは、対応するＬＥＤ群を前記接地電圧に結合する、提供ステップと、
コンデンサを充電する充電ステップであり、前記整流された入力電圧が前記コンデンサのコンデンサ電圧を上回るときには前記コンデンサを充電する、充電ステップと、
前記経路スイッチの１つをＯＮにする信号に応答して接続期間を決定する決定ステップと、
前記接続期間の間前記整流された入力電圧へ、前記コンデンサが放電できるようにするステップと、
前記コンデンサと前記整流された入力電圧との間に接続された放電スイッチを提供する提供ステップと、
前記接続期間内の放電期間の間、前記放電スイッチを介して、前記コンデンサから前記整流された入力電圧へ放電する放電ステップと、
前記放電期間の間、前記放電スイッチを通して放電電流を生成する生成ステップと、
を備え、
前記放電電流は時間とともに上昇する、
方法。
【請求項１５】
請求項１２に記載の方法であって、
前記放電スイッチは、ＢＪＴ（Bipolar  Junction  Transistor、バイポーラトランジスタ）である、
方法。
【請求項１６】
請求項１５に記載の方法であって、
前記接続期間の間、前記ＢＪＴのベースから制御電流を流すステップを備え、
前記制御電流は、一定かまたは時間と共に上昇する、
方法。
【請求項１７】
請求項１２に記載の方法であって、
前記放電スイッチは、ＭＯＳ型ＦＥＴである、
方法。
【請求項１８】
請求項１２に記載の方法であって、
前記ＬＥＤ群を通る最大駆動電流を制限するために、前記経路スイッチに接続された電流源を提供する提供ステップ、をさらに備え、
前記放電期間の間、前記放電スイッチを介する、前記コンデンサから前記整流された入力電圧への放電電流は、前記最大駆動電流よりも常に小さい、
方法。
【請求項１９】
請求項１１に記載の方法であって、
前記接続期間のパルス幅を備えるパルスを生成する生成ステップを備える、
方法。
【請求項２０】
請求項１１に記載の方法であって、
前記経路スイッチの１つをＯＮにする前記信号に応答してクロック信号を生成するクロックジェネレータを提供する提供ステップと、
前記クロック信号に基づいて計数を開始する開始ステップと、
計数結果が所定数に到達するとき、前記接続期間を終了する終了ステップと、
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、一般に、発光ダイオード（ＬＥＤ）ランプに関し、より具体的に、交流（ＡＣ）駆動ＬＥＤランプおよびその制御方法に関する。
【背景技術】
【０００２】
発光ダイオードまたはＬＥＤは、一般的な照明目的のためにますます使用されている。一例において、一組のＬＥＤがＡＣ電源から給電され、そのような回路を参照するために、時には、「ＡＣ型ＬＥＤ」という用語が使用される。ＡＣ型ＬＥＤに対する懸念には、製造コスト、電力効率、電力ファクタ、フリッカー（flicker）、寿命、等が含まれる。
【０００３】
図１は、従来技術におけるＡＣ型ＬＥＤランプ１０を示しており、電気回路の観点から、単純に、ＬＥＤモジュール１２と電流制限抵抗１４を備えている。ＬＥＤモジュール１２は、逆方向に並列接続された２つのＬＥＤストリングから成っている。図１におけるＡＣ型ＬＥＤ回路１０は、ＡＣ−ＤＣコンバータも整流器も必要としない。ＤＣ電圧でも互換性があるが、一般的にはＡＣ電圧が入力ポート８に供給され、ＡＣ型ＬＥＤ回路１０に直接給電する。構造の単純さと製造における低価格とが、ＡＣ型ＬＥＤ回路１０の提供する２つのメリットである。そうは言うものの、ＡＣ型ＬＥＤ回路１０は、各ＡＣサイクル時間における非常に短い時間期間においてしか点灯することができず、低平均輝度、またはＬＥＤに対する高電流ストレスという問題を抱えている。
【０００４】
図２は、従来技術における他のＡＣ型ＬＥＤランプ１５を示している。ＡＣ型ＬＥＤランプ１５の例は、米国特許第７，７０８，１７２から見つけることができる。ＡＣ型ＬＥＤランプ１５は全波整流器１８を採用している。ＤＣまたはＡＣ電圧源が、入力ポート１６上で受けられる。ＬＥＤストリングは、ＬＥＤ群２０１、２０２、２０３、および２０４にグループ分けされる。集積回路２２は、ＬＥＤ群２０１、２０２、２０３、および２０４のカソードにそれぞれ接続されたノードＰＩＮ１、ＰＩＮ２、ＰＩＮ３、およびＰＩＮ４を備えている。集積回路２２の内部には、経路スイッチＳＧ１、ＳＧ２、ＳＧ３、およびＳＧ４とともに経路コントローラ２４を備えている。入力ポート１４上の電圧が上がるとき、コントローラ２４は、より多くのＬＥＤを点灯させることが可能であり得るように、経路スイッチＳＧ１、ＳＧ２、ＳＧ３、およびＳＧ４を切り換える。集積回路２２の動作は、米国特許７，７０８，１７２において例示されているが、ここでは簡潔にするために省略される。
【０００５】
図３は、図２における入力ポート１６に、ＡＣ正弦波の入力電圧が供給されるときの信号の波形を示している。一番上の波形は、整流された入力電圧ＶＲＥＣを示し、これは、図２に示されているように、全波整流器１８がＬＥＤ群２０１に提供する電圧を参照している。２番目の波形は、点灯ＬＥＤの総数を示しており、点灯中のＬＥＤの数を意味している。続く４つの波形は、電流ＩＧ４、ＩＧ３、ＩＧ２およびＩＧ１に関するものであり、これらは、図２に示されているように、それぞれ、ＬＥＤ群２０４、２０３、２０２および２０１を通って流れる電流を参照している。点灯ＬＥＤの総数は、整流された入力電圧ＶＲＥＣの増減に従って、階段状に上がり下がりする。整流された入力電圧ＶＲＥＣが上昇するとき、ＬＥＤ群２０１、２０２、２０３および２０４が、前進シーケンスに従って、点灯に加わっていく。例えば、整流された入力電圧ＶＲＥＣが、ＬＥＤ群２０１を点灯させるように駆動するために必要な電圧である閾値電圧ＶＴＨ１を丁度超えるところまで上昇するとき、ＬＥＤ群２０１が点灯を開始する。整流された入力電圧ＶＲＥＣが下降するとき、ＬＥＤ群２０１、２０２、２０３および２０４が、後進シーケンスに従って、暗くなっていく。もし、例えば、整流された入力電圧ＶＲＥＣが、すべてのＬＥＤ群２０１、２０２、２０３および２０４を点灯させるように駆動するために必要な電圧である閾値電圧ＶＴＨ４を丁度下回るところまで下降するとき、経路スイッチＳＧ３がスイッチＯＮとなり、ＬＥＤ群２０４が点灯を停止し、残されたＬＥＤ群２０１、２０２、２０３だけが点灯する。ＡＣ型ＬＥＤランプ１５は、単純な回路アーキテクチャと、（導出され得るように）良い電力効率を享受している。
【０００６】
しかし、図３においては、整流された電圧ＶＲＥＣがＬＥＤ群２０１を駆動するには低過ぎるため、ＬＥＤが１つも点灯していない暗期間ＴＤＡＲＫがある。もし、整流された電圧ＶＲＥＣが１２０ヘルツの信号ならば、整流された電圧ＶＲＥＣが約零ボルトになる電圧の谷は１２０ヘルツで現れ、１２０ヘルツと同じ頻度で暗期間ＴＤＡＲＫを出現させる。たとえ、１２０ヘルツの暗期間ＴＤＡＲＫは人間の目では知覚できないかもしれないとしても、報告によれば、ＬＥＤランプ１５の照明の下にさらされた被写体の写真をデジタルカメラで撮影するとき、その写真は、暗期間ＴＤＡＲＫの存在のせいで、好ましくない暗線を伴うことが示されている。暗期間ＴＤＡＲＫが存在しないＬＥＤランプを導入することが高く評価される。
【図面の簡単な説明】
【０００７】
本発明は、後続の詳細な説明および添付図面を参照する例によって、より十分に理解されることができる。
【図１】従来技術におけるＡＣ型ＬＥＤランプを示す図である。
【図２】従来技術における他のＡＣ型ＬＥＤランプを示す図である。
【図３】図２における入力ポートにＡＣ正弦波入力電圧が供給される時の、信号の波形を示す図である。
【図４】本発明の実施形態に従った、ＡＣ型ＬＥＤランプを示す図である。
【図５】図４における信号のいくつかの波形を示す図である。
【図６】本発明の実施形態に従った、他のＡＣ型ＬＥＤランプを示す図である。
【図７】図６における信号のいくつかの波形を示す図である。
【図８】他の電力バンク（bank）を示す図である。
【発明を実施するための形態】
【０００８】
以下の実施形態は、当業者が本発明を構成し実施することを可能にするために、十分詳細に記載されている。理解されるべきことは、本開示に基づいた他の実施形態が明白であり得、本発明の範囲から逸脱することなく、改善または機械的な変更がなされ得るということである。
【０００９】
以下の記載において、本発明の完全な理解を提供するために、多数の特定の詳細が与えられる。しかし、本発明がこれらの特定の詳細無しで実施され得ることは明らかであろう。本発明を曖昧にすることを避けるために、いくつかの周知の構成および処理ステップは詳細に開示されていない。
【００１０】
図４は、本発明の実施形態に従った、ＡＣ型ＬＥＤランプ１００を示す図である。ＡＣ型ＬＥＤランプ１００は、入力ポート１６において正弦波入力電圧ＶＡＣを整流し、整流された入力電圧ＶＲＥＣをノードＲＥＣに提供し、接地電圧をＧＮＤノードに提供する全波整流器１８を備える。ＬＥＤ群２０１、２０２、２０３および２０４は、ＬＥＤストリングを形成し、整流された入力電圧ＶＲＥＣと接地電圧との間に直列に接続されている。各ＬＥＤ群は、そのアプリケーションに応じて、並列または直列に接続されたいくつかのＬＥＤから構成され得る。ＬＥＤ群２０１は、その陽極が、ＬＥＤストリングの中で最も高い電圧である整流された入力電圧ＶＲＥＣに接続されており、図４において最も上流のＬＥＤ群である。同様に、ＬＥＤ群２０４は、図４において最も下流のＬＥＤ群である。
【００１１】
集積回路１０２は、経路スイッチＳＧ１、ＳＧ２、ＳＧ３、およびＳＧ４と、経路コントローラ２４と、バンクコントローラ１０６とを備えている。経路スイッチＳＧ１、ＳＧ２、ＳＧ３、およびＳＧ４のそれぞれは、ＬＥＤ群の１つのカソードを電流源２５に接続する。ここで、電流源２５は、ＬＥＤストリングから接地電圧への最大駆動電流を制限する。例えば、経路スイッチＳＧ１は、ＬＥＤ群２０１のカソードと電流源２５との間の接続を制御する。経路コントローラ２４は、経路スイッチＳＧ１、ＳＧ２、ＳＧ３、およびＳＧ４を制御するように構成される。例えば、もし、整流された入力電圧ＶＲＥＣが低過ぎてＬＥＤ群２０４を通過する電流ＩＧ４が約０Ａならば、経路コントローラ２４は、経路スイッチＳＧ３をＯＮにし、ＬＥＤ群２０３のカソードを電流源２５に直接結合させる。
【００１２】
ＡＣ型ＬＥＤランプ１００は、整流された入力電圧ＶＲＥＣと接地電圧との間に結合された電力バンク１０４を含む。電力バンクは、正弦波入力電圧ＶＡＣの絶対値が比較的高いとき、電気エネルギーを蓄積し、正弦波入力電圧ＶＡＣの絶対値が比較的低いとき、蓄積したエネルギーを放電する。電力バンク１０４は、ノードＲＥＣとコンデンサ１１２との間に接続されたダイオード１１４を備える。その結果、整流された入力電圧ＶＲＥＣがコンデンサ１１２のコンデンサ電圧ＶＣＡＰを超えるとき、ダイオード１１４を通って流れる電流がコンデンサ１１２を充電し、コンデンサ電圧ＶＣＡＰが上昇する。ＰＮＰ  ＢＪＴ（Bipolar  Junction  Transistor、バイポーラトランジスタ）１１０は、整流された入力電圧ＶＲＥＣとコンデンサ１１２との間に接続された放電スイッチとして動作する。ＢＪＴ１１０のベースから流れるゼロでない制御電流ＩＣＴＬが有り、コンデンサ電圧ＶＣＡＰが整流された入力電圧ＶＲＥＣよりも高いときには、ＢＪＴは、コンデンサ１１２からノードＲＥＣへの充電電流を導電し、ＬＥＤストリングへ給電する。すなわち、ＢＪＴ１１０は、制御電流ＩＣＴＬによってＯＮに切り換えられ得、コンデンサ１１２の中に蓄積されたエネルギーが、ＬＥＤ群２０１、２０２、２０３および２０４の１つを点灯させるために放電され得る。どれだけの量の制御電流ＩＣＴＬが、いつ開始されるかについては、集積回路１０２の内部のバンクコントローラ１０６の制御次第である。
【００１３】
図４において、バンクコントローラ１０６は、パルスジェネレータ１０８、スイッチ１１６および定電流源１１８を備える。パルスジェネレータ１０８は、信号Ｓ１に応答するように構成される。該信号Ｓ１は、すべての経路スイッチの間で最も上流にある経路スイッチである経路スイッチＳＧ１を制御するために、経路コントローラ２４から送信される。信号Ｓ１が、経路スイッチＳＧ１をＯＮにすることを主張するとき、パルスジェネレータ１０８は、所定のパルス幅を持つパルスＳＣＯＮＮを出力するようにトリガーされる。パルスＳＣＯＮＮは、スイッチ１１６をＯＮにし、定電流源１１８が、ＢＪＴ１１０のベースから制御電流ＩＣＴＬを流すようにする。パルスジェネレータ１０８がパルスＳＣＯＮＮのパルス幅を決定する。該パルス幅は、本明細書における接続期間ＴＣＯＮＮとして参照される。その理由は、どうやら、ＢＪＴ１１０は、パルスＳＣＯＮＮが現れるときにコンデンサ１１２をノードＲＥＣに接続するからである。
【００１４】
図５は、図４における信号のいくつかの波形を示す。図５における正弦波入力電圧ＶＡＣは、時間ｔ０とｔＲＥＶとの間の期間の間はマイナスであり、時間ｔＲＥＶ後はプラスになる。時間ｔ０から時間ｔＰＥＡＫまでの期間は充電期間ＴＣＨＧと呼ばれる。なぜならば、整流された入力電圧ＶＲＥＣが連続的に上昇し、そのため、コンデンサ１１２が、図４におけるダイオード１１４を通して連続的に充電されるからである。時間ｔＰＥＡＫ後、整流された入力電圧ＶＲＥＣが下降し始めるとき、ダイオード１１４は逆バイアスされ、導電を停止する。一方で、制御電流ＩＣＴＬが約０Ａなので、放電スイッチ１１０はＯＦＦになり、コンデンサ１１２は、ＬＥＤ群２０１および２０２の両方を点灯するように駆動するために必要とされる電圧である閾値電圧ＶＴＨ２を整流された入力電圧ＶＲＥＣが下回る瞬間である時間ｔＴＧＲまで、電気エネルギーを保持する。時間ｔＰＥＡＫからｔＴＧＲまでの間の期間は保持時間ＴＨＬＤとして参照される。なぜならば、この期間の間コンデンサ１１２は、継続的に電気エネルギーを蓄積し保持するからである。
【００１５】
時間ｔＴＧＲにおいて、整流された入力電圧ＶＲＥＣが閾値電圧ＶＴＨ２を下回るため、信号Ｓ１が経路スイッチＳＧ１をＯＮにすることを主張し、電流ＩＧ１がＬＥＤ群２０２を迂回するように試みる。それにもかかわらず、信号Ｓ１の主張は、図４におけるパルスジェネレータ１０８がパルスＳＣＯＮＮを提供するようにトリガーする。該パルスＳＣＯＮＮは、図５に示されるように、接続期間ＴＣＯＮＮのパルス幅を備える。接続期間ＴＣＯＮＮの間、制御電流ＩＣＴＬは、図５において示されるように、０Ａを超える定数である。制御電流ＩＣＴＬは、図４におけるＢＪＴ１１０に電流ＩＤＩＳの放電を導かせる。そのため、コンデンサ１１２は、ＬＥＤストリングを点灯するためにエネルギーの放電を開始し、整流された入力電圧ＶＲＥＣは、図５に示されるように、時間ＴＴＧＲにおいて、突然閾値電圧ＶＴＨ３より大きくなる。図５において、整流された入力電圧ＶＲＥＣの波形に対する比較として示されているのは、電力バンク１０４からの助けの無い元来の、整流された入力電圧ＶＲＥＣを示す架空波形ＶＲＥＣ−ＯＬＤである。注目すべきことに、架空波形ＶＲＥＣ−ＯＬＤは、整流された入力電圧ＶＲＥＣと異なり、時間ｔＴＧＲ後も下降し続ける。時間ｔＴＧＲ後すぐに、整流された入力電圧ＶＲＥＣにおける突然の上昇により、信号Ｓ１は主張しなくなり、それが、図５における時間ｔＴＧＲ頃において、信号Ｓ１が非常に狭いパルスを備える理由である。
【００１６】
時間ｔＴＧＲ後、コンデンサ１１２は放電し続け、コンデンサ１１２内に蓄積された電気エネルギーが消費されるに従って、整流された入力電圧ＶＲＥＣは下降する。正弦波入力電圧ＶＡＣの絶対値をも表す架空波形ＶＲＥＣ−ＯＬＤが、整流された入力電圧ＶＲＥＣと合流する時間ｔＣＲＳに、放電は停止する。それに応じて、時間ｔＴＧＲとｔＣＲＳとの間の期間は、放電期間ＴＤＩＳとして参照される。放電期間ＴＤＩＳの中で、整流された入力電圧ＶＲＥＣが閾値電圧ＶＴＨ３を横切って下降するとき、点灯するＬＥＤの総数は減少する。放電期間ＴＤＩＳの長さは、正弦波入力電圧ＶＡＣの振幅、コンデンサ１１２の容量、および放電電流ＩＤＩＳの大きさに依存する。例えば、コンデンサ１１２の容量が大きければ大きいほど、放電期間ＴＤＩＳの長さは長くなる。放電期間ＴＤＩＳは、高々、接続期間ＴＣＯＮＮに等しい。整流された入力電圧ＶＲＥＣが、接続期間ＴＣＯＮＮの間、ＡＣ正弦波入力電圧ＶＡＣの絶対値よりも常に高い場合、放電期間ＴＤＩＳは接続期間ＴＣＯＮＮに等しい。
【００１７】
時間ＴＣＲＳにおいて別の充電期間ＴＣＨＧが始まる。なぜならば、その瞬間の後、整流された入力電圧ＶＲＥＣは上昇し、コンデンサ１１２を充電するからである。
【００１８】
本発明のいくつかの実施形態では、接続期間ＴＣＯＮＮは、正弦波入力電圧ＶＡＣのサイクル時間の３分の１よりも短い。例えば、正弦波入力電圧ＶＡＣのサイクル時間は１／６０秒、接続期間ＴＣＯＮＮは１／１８０秒未満である。望ましくは、接続期間ＴＣＯＮＮは、正弦波入力電圧ＶＡＣのサイクル時間の４分の１よりも短い。
【００１９】
１つのＬＥＤも点灯しない暗期間ＴＤＡＲＫを示している図３とは異なり、図５では、常に、少なくとも１つの点灯ＬＥＤ群を備え、暗期間ＴＤＡＲＫを導入しない。より具体的には、正弦波入力電圧ＶＡＣの絶対値が２つのＬＥＤ群（２０１および２０２）を駆動するためには十分に高くないことを、信号Ｓ１が示すとき、それに応答してバンクコントローラ１０６は、コンデンサ１１２に蓄積された電力をＬＥＤストリングへ提供することを開始し、そのため、暗期間ＴＤＡＲＫの発生を回避するように、ＬＥＤストリングにおける少なくとも１つのＬＥＤ群を点灯し続け得る。
【００２０】
図５に示された放電電流ＩＤＩＳは、放電期間ＴＤＩＳ上で、大きさが一定であるが、本発明では、これに限られない。例えば、図４の集積回路１０２の置き換えとなり得る、本発明の一実施形態に従った図６における集積回路１６０は、放電期間ＴＤＩＳの間、放電電流ＩＤＩＳが時間とともに上昇するようにし得る。
【００２１】
図６における集積回路１６０は、とりわけ、パルスジェネレータ１６８およびデジタル・アナログ変換器（ＡＤＣ）１７６を含むバンクコントローラ１６６を備える。パルスジェネレータ１６８は、すぐに詳細が説明されるように、信号Ｓ１の主張に応答して、接続期間ＴＣＯＮＮのパルス幅を備えるパルスＳＣＯＮＮを提供する。パルスジェネレータ１６８はさらに、デジタル計数結果を提供し、該デジタル計数結果は、ＡＤＣ１７６によって変換され、アナログ結果である制御電流ＩＣＴＬが生成される。接続期間ＴＣＯＮＮの間、デジタル計数結果は時間とともに増加するので、放電電流ＩＤＩＳも増加する。
【００２２】
図６と図７の両方を参照されたい。図７は、図６における信号のいくつかの波形を示す。時間ｔＴＧＲにおいて信号Ｓ１が主張するとき、ＳＲフリップフロップ１７０は、出力Ｑにおいてロジック「１」となるように設定される。該出力Ｑは、パルスＳＣＯＮＮをも表す。出力Ｑがロジック「１」のとき、クロックジェネレータ１７２からのクロック信号ＳＣＬＫは、カウンタ１７４のクロック入力に届き得、それに応じて、クロックカウンタは、そのデジタル計数結果がデジタル的に増加する。図７における時間ｔＦＵＬＬにおいて、デジタル計数結果が所定数（例、１０００）に達するとき、カウンタ１７４はＳＲフリップフロップ１７０をリセットし、ＳＲフリップフロップ１７０のＱ出力はロジック「０」になり、カウンタ１７４をリセットし、パルスＳＣＯＮＮを終了する。この例において、図７において示されるように、ＳＲフリップフロップ１７０の出力ＱにおけるパルスＳＣＯＮＮは、（クロック信号ＳＣＬＫの）約１０００クロックサイクルのパルス幅または接続期間ＴＣＯＮＮを備える。図６において、カウンタ１７４のデジタル計数結果は、ＡＤＣ１７６に供給され、制御電流ＩＣＴＬが生成される。該制御電流ＩＣＴＬは、接続期間ＴＣＯＮＮの間、デジタル計数結果が増加するにつれて、時間とともに上昇する。制御電流ＩＣＴＬを増幅することによってＢＪＴ１１０が提供する放電電流ＩＤＩＳは、接続期間ＴＣＯＮＮの開始部分においては、時間とともに上昇するが、整流された入力電圧ＶＲＥＣに波形ＶＲＥＣ−ＯＬＤが合流するときである時間ＴＣＲＳにおいて、ゼロに落ちる。図６および７の実施形態において、接続期間ＴＣＯＮＮの間、電流ＩＧ１、ＩＧ２、ＩＧ３、およびＩＧ４の波形によって示されるように、ＢＪＴ１１０を介したノードＲＥＣへの放電電流ＩＤＩＳは、電流源２５が流すように設計された最大駆動電流よりも常に少ない。図７から導出され得るように、コンデンサ１１２上のコンデンサ電圧ＶＣＡＰの多くは、ＬＥＤストリングを駆動するために意図的に用意され、ＢＪＴ２５によって消費され得、それに応じて、活性ＬＥＤの計数は、放電期間ＴＤＩＳの間、放電電流ＩＤＩＳの上昇にともなってＢＪＴの実効抵抗が下がるので、時間とともに増加する。この現象は、図５において示された現象（そこでは、活性ＬＥＤの計数は、放電期間ＴＤＩＳの間、時間とともに減少する。）とは非常に異なっている。
【００２３】
図６および７において示された実施形態は、本発明の範囲を制限するためのものではない。電流源２５は、ＬＥＤ群２０１、２０２、２０３、および２０４のいずれか１つを通して常に電流を制限するので、ＢＪＴ１１０を介したノードＲＥＣへの放電電流ＩＤＩＳは、一定または可変であり、電流源２５が流すように設計された最大駆動電流以下であり得る。例えば、ＢＪＴ１１０の電流利得が非常に大きいならば、放電電流ＩＤＩＳは電流源２５によって制限されるので、ＢＪＴ１１０は、放電期間ＴＤＩＳの間、短絡を実行し得、図５において例示の結果が示されているように、コンデンサ１１２によって蓄積されたエネルギーが継続して消費される限り、点灯するＬＥＤ群の数は減少する。反対に、もし、ＢＪＴ１１０の電流利得が比較的小さいならば、ＢＪＴ１１０は電流源２５の役割を置換し得、放電期間ＴＤＩＳの間、ＬＥＤ群のいずれかを介して電流を制限し得る。この場合、図７によって例示されるように、もし、放電電流ＩＤＩＳの増加によってＢＪＴ１１０を横断する電圧下降が減少するならば、点灯するＬＥＤ群の数は増加し得る。
【００２４】
図８は、図４または６における電力バンク１０４の代替である、他の電力バンク１８４を示す。放電スイッチとしてＢＪＴを利用する代わりに、該電力バンクは、ＰタイプのＭＯＳ型ＦＥＴ１８６を利用する。さらに、電力バンク１８４は、図４における、コンデンサ１１２を充電するための充電経路を提供するダイオード１１４を欠いている。充電期間ＴＣＨＧの間、コンデンサ１１２は、ＰタイプＭＯＳ型ＦＥＴ１８６内のパラシティックボディダイオード１８８を介して充電され得る。放電期間ＴＤＩＳの間、制御電流ＩＣＴＬは、抵抗１９２を横断する電圧降下を起こし、この電圧降下がＰタイプＭＯＳ型ＦＥＴ１８６をＯＮにするために必要なゲートバイアスとしての役割を果たし、その結果、コンデンサ１１２が、その蓄積したエネルギーをノードＲＥＣに放電する。図８においてコンデンサ１１２に接続された抵抗１９０は、コンデンサ１１２を充放電する最大電流を制限するために使用される。
【００２５】
本発明が、例として、また好適の実施形態の観点から説明されてきたが、理解されるべきは、本発明はこれらに限定されるものではないということである。その反対に、（当業者にとって明らかであるように）さまざまな変更および類似の配置をカバーすることを意図するものである。従って、添付されたクレームの範囲には、すべてのそのような変更および類似の配置を網羅するように、最も広い解釈が与えられるべきである。
【図１】
0005996601.tif 000002
【図２】
0005996601.tif 000003
【図３】
0005996601.tif 000004
【図４】
0005996601.tif 000005
【図５】
0005996601.tif 000006
【図６】
0005996601.tif 000007
【図７】
0005996601.tif 000008
【図８】
0005996601.tif 000009