(57)【特許請求の範囲】
【請求項１】
第１の絶縁膜と、
前記第１の絶縁膜の表面に形成された配線溝と、
Ｃｕよりなり前記配線溝を充填する配線パタ―ンと、
前記配線パタ―ンの表面に形成され、ＣｏまたはＷよりなりＣｕよりも大きな弾性率を有し２０〜２００ｎｍの膜厚の金属膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
Ｃｕよりなり、前記第２の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、
を備え、
前記ビアプラグに蓄積される応力が９０ＭＰａ未満であることを特徴とする電子装置。
【請求項２】
前記配線パタ―ンは、前記第１の絶縁膜の表面と一致する表面を有し、前記金属膜の周囲に前記配線パタ―ンの表面が露出することを特徴とする請求項１記載の電子装置。
【請求項３】
前記金属膜は、前記第１の絶縁膜の表面と一致する表面を有することを特徴とする請求項１記載の電子装置。
【請求項４】
第１の絶縁膜中に配線溝を形成する工程と、
前記第１の絶縁膜上に前記配線溝を充填してＣｕ層を形成する工程と、
前記Ｃｕ層上に、ＣｏまたはＷよりなりＣｕよりも大きな弾性率を有し２０〜２００ｎｍの膜厚の金属膜を堆積する工程と、
前記金属膜をストッパに、前記Ｃｕ層を化学機械研磨する工程と、
前記第１の絶縁膜上に第２の絶縁膜を、前記金属膜を覆うように形成する工程と、
前記第２の絶縁膜中に、前記金属膜にコンタクトしてＣｕビアプラグを形成する工程と、
を含み、
前記Ｃｕビアプラグに蓄積される応力が９０ＭＰａ未満であることを特徴とする電子装置の製造方法。
【請求項５】
前記Ｃｕ層を形成する工程は、前記配線溝中においてＣｕ層の表面が前記第１の絶縁膜の表面に略一致するように実行されることを特徴とする請求項４記載の電子装置の製造方法。
【請求項６】
第１の絶縁膜上にレジスト開口部を有するレジスト膜を形成する工程と、
前記レジスト膜をマスクに、前記レジスト開口部中にＣｕ配線パタ―ンをメッキ法により形成する工程と、
前記レジスト膜上に前記Ｃｕ配線パタ―ンを覆って、Ｃｕよりも大きな弾性率を有する金属膜を形成する工程と、
前記レジスト膜を、前記レジスト膜上の前記金属膜共々リフトオフして除去する工程と、
前記第１の絶縁膜上に第２の絶縁膜を、前記Ｃｕ配線パタ―ンおよび前記金属膜を覆って形成する工程と、
前記第２の絶縁膜中に前記金属膜にコンタクトしてＣｕビアプラグを形成する工程と、
を含むことを特徴とする電子装置の製造方法。
【請求項７】
前記メッキ法によりＣｕ配線パタ―ンを形成する工程は、前記第１の絶縁膜上に形成されたＣｕ膜をシード層として実行され、前記リフトオフ工程の後、前記シード層を前記第１の絶縁膜の表面から、前記Ｃｕ配線パタ―ンおよび前記金属膜をマスクに除去する工程を含むことを特徴とする請求項６記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置に係り、特に電子装置に使われる配線構造およびその製造方法に関する。
【背景技術】
【０００２】
多層配線構造は、半導体集積回路装置（ＬＳＩ）などの微細な素子から印刷回路基板まで、様々な回路基板において配線を形成するために使われている。
【０００３】
一方、今日では電子機器の小型化、高性能化、低価格化などの要求に伴い、半導体集積回路装置では非常に微細で複雑な配線構造の形成が要求されている。また様々なパッケージに使われる回路基板でも、搭載される半導体チップの高性能化に伴う端子数の増加および小型化の要求により、非常に微細な配線構造の形成が要求されている。
【０００４】
従来、回路基板の分野では、樹脂ビルドアップ基板などの絶縁基板上にメッキシード層を形成し、その上にレジストパターンを形成した後、電解メッキにより所望の配線パタ―ンを形成する、いわゆるセミアディティブ法、あるいは絶縁基板上に形成された銅箔をエッチングして配線パタ―ンを形成するサブトラクティブ法が広く使われていた。
【０００５】
しかしこのようなセミアディティブ法やサブトラクティブ法で形成される配線パタ―ンは、下地となる配線基板上に自立したパタ―ンの形で形成されるため、特に配線パタ―ンが微細化した場合、剥がれや倒れが発生しやすい問題点を有している。
【０００６】
これに対し従来、ＬＳＩの分野では、低抵抗のＣｕを使った多層配線構造を形成する手段として、ダマシン法が使われている。ダマシン法では、絶縁膜中に、所望の配線パタ―ンやビアプラグに対応して予め配線溝やビアホールを形成し、これをＣｕ層により充填し、余剰のＣｕ層を化学機械研磨（ＣＭＰ）法により除去することで配線構造を形成する。このためダマシン法で形成された配線パタ―ンは絶縁膜により側方から支持されるため機械的に安定で、剥がれや倒れの問題が発生しにくい好ましい特徴を有している。またダマシン法で形成された配線構造は、配線パタ―ンが絶縁膜ごと、化学機械研磨により形成されるため、平坦な形状を有し、その上に重ねて次の配線構造を形成することで多層配線構造を形成しやすい、好ましい特徴を有している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−６０５８９号公報
【特許文献２】特開２００１−２８４３５１号公報
【特許文献３】特開２００６−４１０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１Ａ〜図１Ｆは、典型的なダマシン法による配線構造の形成方法を説明する断面図である。
【０００９】
図１Ａを参照するに、配線パタ―ン１０Ａ〜１０Ｄが形成された絶縁膜１０ないし基板上にはＳｉＣやＳｉＮなどの拡散バリア膜１１を介して無機材料あるいは有機材料よりなる絶縁膜１２が形成されており、前記絶縁膜１２中に、下層の配線パタ―ン１０Ｂや１０Ｄを露出するヒアホール１２Ｂ，１２Ｄや、配線溝１２Ａ，１２Ｃ，１２Ｅがドライエッチングあるいはフォトリソグラフィにより形成される。図示の例では、ビアホール１２Ｄは配線溝１２Ｅに重畳して形成されている。
【００１０】
例えば前記絶縁膜１２がＳｉＯ２やＳｉＣ膜、あるいはその他の有機あるいは無機のいわゆるＬｏｗ−Ｋ膜である場合には、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの形成は、ドライエッチングにより行うことができる。また前記絶縁膜１２が感光性永久レジストである場合には、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの形成を、フォトリソグラフィにより行うことができる。
【００１１】
なお図１Ａにおいて配線パタ―ン１０Ａ〜１０Ｄは前記絶縁膜１０中に、それぞれのバリアメタル膜１０ａ〜１０ｄを介して埋設されている。
【００１２】
次に図１Ｂに示すように前記図１Ａで説明した構造上に、一般にＴｉやＴａ、Ｗなどの高融点金属膜、あるいはそれらの導電性窒化物膜よりなる、いわゆるバリアメタル膜１３を、前記バリアメタル膜が前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの表面を覆うように、スパッタ法あるいはＣＶＤ法などにより形成する。
【００１３】
さらに図１Ｃに示すように、前記図１Ｂの構造上に導電性のＣｕシード層１４を、スパッタやＣＶＤ法、あるいは無電解メッキ法などにより形成し、図１Ｃの構造を、図示は省略するが電解メッキ浴中に浸漬し、前記Ｃｕシード層１４に通電することにより、図１Ｄに示すように前記絶縁膜１２上に前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅを充填して、Ｃｕ層１５を電解メッキにより形成する。この電解メッキの工程は一般に、ＣｕイオンおよびＨ2ＳＯ4、さらにＣｌイオン等からなる基本浴（ＶＭＳ）に、光沢剤（ブライトナー／アクセラレータともよばれる）、抑止剤（ポリマー／サプレッサともよばれる）および平滑剤（レベラともよばれる）を添加することにより、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの充填が、その底から上方に向かって（ボトムアップ）、前記Ｃｕ層１５中においてボイドやシームの形成が抑制されるように制御しながら行われる。
【００１４】
次に図１Ｅに示すように、このようにして形成されたＣｕ層１５に対し、前記絶縁膜１２の上面が露出するまで化学機械研磨を行い、これにより、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ａ，１２Ｃ，１２Ｅ中に、Ｃｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５ＷＥが前記Ｃｕ層１５により、それぞれ形成される。
【００１５】
さらに図１Ｆに示すように前記絶縁膜１２上に前記Ｃｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５ＷＥを覆って、ＳｉＮやＳｉＣよりなる拡散バリア膜１６を、キャップ膜として形成する。
【００１６】
このような多層配線構造は、半導体装置を含む様々な電子装置において広く使われているが、発熱の激しい近年の電子装置では、動作時の発熱により多層配線構造に熱膨張および熱収縮が繰り返し印加され、厳しい熱応力が加えられることが多い。このため、このような熱サイクルが印加されても安定にコンタクトを維持できる多層配線構造が求められている。
【００１７】
またこのようにダマシン法を使えば、前記絶縁膜１２およびＣｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５Ｅにより平坦で、機械的にも安定な配線構造を形成することが可能であるが、前記絶縁膜１２中に形成される配線パタ―ンによっては、以下に説明するように図１Ｄの段階において、前記絶縁膜１２上におけるＣｕ層１５の厚さに、配線パタ―ンに依存するばらつき、ないし不均一が発生し、引き続き化学機械研磨を行うことによっては、このばらつきを解消しきれない問題が発生することがある。
【００１８】
図２は、このような配線パタ―ンに依存してＣｕ層１５の厚さにばらつき、ないし不均一が発生した例を示す。
【００１９】
図２を参照するに、前記絶縁膜１２のうち、領域Ａにおいては幅が１０．０μｍで深さが１．５μｍの幅広の浅い配線溝１２Ａが形成されているのに対し、領域Ｂにおいては幅が１．０μｍで深さが１．５μｍの配線溝１２Ｂの１．０μｍピッチでの繰り返しによりラインアンドスペースパターンが形成されているが、このような構造を図１Ｄで説明した電解メッキ法によりＣｕ層１５で充填した場合、図２に示すように領域ＡにおいてはＣｕ層１５が盛り上がり、いわゆるオーバープレート状態となるのに対し、領域ＢにおいてはＣｕ層１５が凹み、いわゆるアンダープレート状態となってしまう。なおこのようなアンダープレートは一般に、形成される配線溝の幅が深さに対し５倍以上（いわゆるアスペクト比ないし縦／横比が１／５以下）である場合に発生する。
【００２０】
そこでこのようなオーバープレートとアンダープレートが発生しているＣｕ層１５を化学機械研磨により研磨すると、オーバープレートが発生している部分と同時にアンダープレートが発生している部分も研磨されてしまう。このため、図３に示すように領域Ｂは平坦化されて、それぞれの配線溝１２Ｂが、絶縁膜１２の表面までＣｕ層１５Ｂで充填されＣｕ層１５Ｂの表面が絶縁膜１２の表面に一致する平坦化された状態が得られるが、領域Ａにおいては、前記配線溝１２Ａに形成されるＣｕ層１５Ａは凹んでしまい、いわゆるディッシングが発生してしまう。なお図３において左側の図は、図２に示す化学機械研磨前の状態を表し、右側の図は化学機械研磨後の状態を表している。ディッシングが発生した下層の配線構造上に上層の配線構造を形成した場合には、上層の配線構造中のビアプラグが、下層の配線構造中の所望の配線パタ―ンに届かない恐れがある。
【００２１】
アンダープレートが発生している部分でのＣｕ層の研磨速度はオーバープレートが発生している部分でのＣｕ層の研磨速度よりも小さいため、従来は、Ｃｕ層１５を非常に厚く形成し、化学機械研磨の際に、オーバープレート部とアンダープレートとで研磨を平準化する方策がとられていた。しかし、このような従来の方策では、例えば図１Ｄの電解メッキや図１Ｅの化学機械研磨を長時間行う必要があり、またスラリやＣｕなどの資源が無駄になり、配線構造の形成費用が増大する原因となっていた。
【課題を解決するための手段】
【００２２】
第１の側面による電子装置は、第１の絶縁膜と、前記第１の絶縁膜の表面に形成された配線溝と、Ｃｕよりなり前記配線溝を充填する配線パタ―ンと、前記配線パタ―ンの表面に形成され、ＣｏまたはＷよりなりＣｕよりも大きな弾性率を有し２０〜２００ｎｍの膜厚の金属膜と、前記第１の絶縁膜上に形成された第２の絶縁膜と、Ｃｕよりなり、前記第２の絶縁膜中に形成され、前記金属膜とコンタクトするビアプラグと、を備え、前記ビアプラグに蓄積される応力が９０ＭＰａ未満である。
【００２３】
第２の側面による電子装置の製造方法は、第１の絶縁膜中に配線溝を形成する工程と、前記第１の絶縁膜上に前記配線溝を充填してＣｕ層を形成する工程と、前記Ｃｕ層上に、ＣｏまたはＷよりなりＣｕよりも大きな弾性率を有し２０〜２００ｎｍの膜厚の金属膜を堆積する工程と、前記金属膜をストッパに、前記Ｃｕ層を化学機械研磨する工程と、前記第１の絶縁膜上に第２の絶縁膜を、前記金属膜を覆うように形成する工程と、前記第２の絶縁膜中に、前記金属膜にコンタクトしてＣｕビアプラグを形成する工程と、を含み、前記Ｃｕビアプラグに蓄積される応力が９０ＭＰａ未満である。
【発明の効果】
【００２４】
本発明によれば、多層配線構造の信頼性を向上させることが可能となる。
【００２５】
また本発明によれば、第１の配線パタ―ン上に研磨ストッパとなる金属膜を形成しておくことにより、化学機械研磨の際にディッシングの発生を抑制することが可能となる。
【図面の簡単な説明】
【００２６】
【図１Ａ】典型的なダマシン法による配線構造の形成方法を示す断面図（その１）である。
【図１Ｂ】典型的なダマシン法による配線構造の形成方法を示す断面図（その２）である。
【図１Ｃ】典型的なダマシン法による配線構造の形成方法を示す断面図（その３）である。
【図１Ｄ】典型的なダマシン法による配線構造の形成方法を示す断面図（その４）である。
【図１Ｅ】典型的なダマシン法による配線構造の形成方法を示す断面図（その５）である。
【図１Ｆ】典型的なダマシン法による配線構造の形成方法を示す断面図（その６）である。
【図２】課題を説明する断面図である。
【図３】課題を説明する別の断面図である。
【図４Ａ】第１の実施形態による配線構造の形成方法を示す断面図（その１）である。
【図４Ｂ】第１の実施形態による配線構造の形成方法を示す断面図（その２）である。
【図４Ｃ】第１の実施形態による配線構造の形成方法を示す断面図（その３）である。
【図４Ｄ】第１の実施形態による配線構造の形成方法を示す断面図（その４）である。
【図４Ｅ】第１の実施形態による配線構造の形成方法を示す断面図（その５）である。
【図４Ｆ】第１の実施形態による配線構造の形成方法を示す断面図（その６）である。
【図４Ｇ】第１の実施形態による配線構造の形成方法を示す断面図（その７）である。
【図４Ｈ】第１の実施形態による配線構造の形成方法を示す断面図（その８）である。
【図４Ｉ】第１の実施形態による配線構造の形成方法を示す断面図（その９）である。
【図４Ｊ】第１の実施形態による配線構造の形成方法を示す断面図（その１０）である。
【図４Ｋ】第１の実施形態による配線構造の形成方法を示す断面図（その１１）である。
【図４Ｌ】第１の実施形態による配線構造の形成方法を示す断面図（その１２）である。
【図４Ｍ】第１の実施形態による配線構造の形成方法を示す断面図（その１３）である。
【図４Ｎ】第１の実施形態による配線構造の形成方法を示す断面図（その１４）である。
【図５Ａ】第２の実施形態による配線構造の形成方法を示す断面図（その１）である。
【図５Ｂ】第２の実施形態による配線構造の形成方法を示す断面図（その２）である。
【図５Ｃ】第２の実施形態による配線構造の形成方法を示す断面図（その３）である。
【図５Ｄ】第２の実施形態による配線構造の形成方法を示す断面図（その４）である。
【図５Ｅ】第２の実施形態による配線構造の形成方法を示す断面図（その５）である。
【図５Ｆ】第２の実施形態による配線構造の形成方法を示す断面図（その６）である。
【図５Ｇ】第２の実施形態による配線構造の形成方法を示す断面図（その７）である。
【図６Ａ】実施例におけるパラメータの定義を説明する断面図である。
【図６Ｂ】実施例におけるパラメータの定義を説明する別の断面図である。
【図７】発明の効果を説明するグラフである。
【図８】第４の実施形態による多層配線基板を説明する断面図である。
【図９】（Ａ），（Ｂ）は第３の実施形態におけるストレスマイグレーションの抑制を説明する断面図である。
【図１０】（Ａ），（Ｂ）は、ストレスマイグレーションを抑制できなかった場合の問題点を説明する断面図である。
【図１１】第３の実施形態における応力分布シミュレーション結果を示す図である。
【図１２】図１１のシミュレーションで使われたモデル多層配線構造を示す断面図である。
【図１３Ａ】図１２のモデル構造を作製する工程を示す断面図（その１）である。
【図１３Ｂ】図１２のモデル構造を作製する工程を示す断面図（その２）である。
【図１３Ｃ】図１２のモデル構造を作製する工程を示す断面図（その３）である。
【図１３Ｄ】図１２のモデル構造を作製する工程を示す断面図（その４）である。
【図１３Ｅ】図１２のモデル構造を作製する工程を示す断面図（その５）である。
【図１３Ｆ】図１２のモデル構造を作製する工程を示す断面図（その６）である。
【図１３Ｇ】図１２のモデル構造を作製する工程を示す断面図（その７）である。
【図１３Ｈ】図１２のモデル構造を作製する工程を示す断面図（その８）である。
【図１３Ｉ】図１２のモデル構造を作製する工程を示す断面図（その９）である。
【図１４】第３の実施形態の一変形例による多層配線構造を示す断面図である。
【図１５Ａ】図１４の構造を作製する工程を示す断面図（その１）である。
【図１５Ｂ】図１４の構造を作製する工程を示す断面図（その２）である。
【図１５Ｃ】図１４の構造を作製する工程を示す断面図（その３）である。
【図１５Ｄ】図１４の構造を作製する工程を示す断面図（その４）である。
【図１５Ｅ】図１４の構造を作製する工程を示す断面図（その５）である。
【図１５Ｆ】図１４の構造を作製する工程を示す断面図（その６）である。
【図１５Ｇ】図１４の構造を作製する工程を示す断面図（その７）である。
【図１５Ｈ】図１４の構造を作製する工程を示す断面図（その８）である。
【図１５Ｉ】図１４の構造を作製する工程を示す断面図（その９）である。
【図１５Ｊ】図１４の構造を作製する工程を示す断面図（その１０）である。
【図１６】第４の実施形態による半導体集積回路装置を説明する断面図である。
【発明を実施するための形態】
【００２７】
［第１の実施形態］
以下、第１の実施形態を、図４Ａ〜図４Ｈの断面図を参照しながら説明する。
【００２８】
図４Ａを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板４１上には樹脂やシリコン酸化膜などの絶縁膜４２が形成されており、前記絶縁膜４２中には第１の領域Ａに、縦／横比が１／５以下の第１の配線溝４２Ａが、また第２の領域Ｂには、縦／横比が１／５を超える第２の配線溝４２Ｂが形成されている。
【００２９】
例えば前記第１の配線溝４２Ａは１μｍの深さと５μｍの幅を有し、縦／横比が１／５となっている。また前記第２の配線溝４２Ｂは例えば１μｍの深さと１μｍの幅を有し、２μｍピッチで繰り返されて前記領域Ｂにおいてラインアンドスペースパターンを形成している。
【００３０】
図示の例では、前記領域Ｂの幅（繰り返し方向への長さ）は２００μｍであり、また配線溝４２Ａおよび４２Ｂの延在方向への長さは１．５ｍｍとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝４２Ａの縦／横比は１／５であり、１／５以下であるため、また前記配線溝４２Ｂの縦／横比が１／１であり、１／５を超えるため、このような配線溝を電解メッキによりＣｕで充填した場合には、先に図２，図３で説明したように領域Ａにおいてアンダープレートが、また領域Ｂにおいてオーバープレートが発生する。
【００３１】
図４Ａの状態では、前記絶縁膜４２上に前記配線溝４２Ａおよび４２Ｂを覆ってＴｉあるいはＴａなどの高融点金属、あるいはＴａＮやＴｉＮのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜４３が５ｎｍ〜５０ｎｍの厚さ、好ましくは１０〜２５ｎｍの厚さに、典型的にはスパッタ法やＣＶＤ法により形成されており、前記バリアメタル膜４３上にはＣｕシード層４４が１０ｎｍ〜２００ｎｍの厚さ、好ましくは５０〜１００ｎｍの厚さに、典型的にはスパッタ法や無電解メッキ法により形成されている。
【００３２】
次に図４Ｂに示すように、前記図４Ａの構造上にレジスト膜Ｒ１が前記配線溝４２Ａ，４２Ｂを充填するように形成され、さらに前記レジスト膜Ｒ１中には、前記領域Ａにおいて前記配線溝４２Ａを露出するレジスト開口部Ｒ１Ａが形成される。ここで前記レジスト開口部Ｒ１Ａは、露光マスクの位置ずれを勘案して、前記配線溝４２Ａの形成領域Ａより１０％程度大きく形成しておくのが好ましい。
【００３３】
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Ｃｕシード層４４は前記基板４１の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Ｃｕシード層４４に、前記レジスト膜Ｒ１を貫通して電極がコンタクトする構成を使う場合には、このようなＣｕシード層４４の基板外周部での露出部の形成は省略できる。
【００３４】
次に図４Ｃに示すように、前記図４Ｂの構造をＣｕメッキ浴に浸漬し、前記Ｃｕシード層４４に通電することにより、前記領域Ａにおいては、前記レジスト膜Ｒ１をマスクに、第１のＣｕ層４５Ａが前記配線溝４２Ａを充填して形成される。配線溝４２Ａは１／５以下の縦／横比を有するため、先に図２，３で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図４Ｃの場合には、微細な配線溝４２Ｂはレジスト膜Ｒ１で覆われていて、Ｃｕ層の充填は生じないため、このようなオーバープレートの問題は生じない。
【００３５】
図４Ｃの段階では、前記Ｃｕ層４５Ａはその周辺部４５ａにおいて絶縁膜４２の上面にＣｕ層の堆積が生じるため盛り上がるが、前記配線溝４２Ａを充填する主部４５ｂにおいては、前記Ｃｕ配線パタ―ン４５Ａの上面が前記絶縁膜４５の上面に一致する厚さに形成されるのが好ましい。
【００３６】
次に本実施形態では図４Ｄに示すように、前記Ｃｕ層４５Ａ上に、前記レジスト膜Ｒ１をマスクに、後で行われる前記Ｃｕ層４５Ａの化学機械研磨の際に前記Ｃｕ層４５Ａに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜４６Ａを形成する。前記研磨ストッパ膜４６Ａを無電解メッキで形成する場合には、例えばＣｏＷＰやＮｉＰ、Ａｕ、Ａｇなど前記研磨ストッパ４６Ａの材料として使うことができる。また前記研磨ストッパ膜４６ＡをＣＶＤで形成する場合には、例えばＴｉ，Ｔａ，Ｗなどを使うことができる。
【００３７】
前記研磨ストッパ４６Ａは、例えば１０ｎｍ〜２００ｎｍ程度、好ましくは２０〜１００ｎｍの膜厚に形成される。
【００３８】
次に図４Ｅに示すように、前記領域Ａはそのままに、領域Ｂにおいて前記レジスト膜Ｒ１中に、前記配線溝４２Ｂを露出するレジスト開口部Ｒ１Ｂを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部Ｒ１Ｂは前記領域Ｂより１０％程度大きく形成しておくのが好ましい。
【００３９】
さらに図４Ｆに示すように、前記レジスト膜Ｒ１をマスクに再びＣｕの電解メッキを行い、前記領域Ｂにおいて前記配線溝４２ＢをＣｕ層４５Ｂにより充填する。
【００４０】
先にも述べたように本実施形態では前記領域Ａにおいて前記Ｃｕ層４５Ａは前記研磨ストッパ４６Ａにより覆われているが、特に前記研磨ストッパ４６ＡがＴｉやＴａ，Ｗなどよりなる場合には、図４Ｆの電解メッキ工程において、その上にさらなるＣｕの堆積が生じることがない。
【００４１】
前記配線溝４２Ｂの縦／横比は約１であり、オーバープレートが発生する目安である１／５を大きく上回っているため、このようにして形成されたＣｕ層４５Ｂは、前記配線溝４２Ｂを速やかに充填する。このため図４Ｆにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部４２ＡにおけるＣｕ層４５Ａの厚さと前記溝部４２ＢにおけるＣｕ層４５Ｂの厚さとをほぼ等しくすることが可能となる。
【００４２】
次に図４Ｇに示すように前記レジスト膜Ｒ１を除去し、さらに化学機械研磨を、前記絶縁膜４２の表面が露出するまで行うことにより、図４Ｈに示すように配線溝４２Ａがバリアメタル膜４３を介してＣｕ層４５Ａで充填され、配線溝４２Ｂがバリアメタル膜４３を介してＣｕ層４５Ｂで充填され、Ｃｕ層４５ＡおよびＣｕ層４５Ｂが、前記絶縁膜４２の表面に一致する平坦化面を有する配線構造を得ることができる。
【００４３】
なお図４Ｈの構造では、前記Ｃｕ層４５Ａの突出縁部４５ａが優先的に研磨される結果、前記研磨ストッパ４６Ａは前記Ｃｕ層４５Ａの縁に残ることはなく、前記Ｃｕ層４５Ａの表面が前記研磨ストッパ４６Ａの周囲に環状に露出される。
【００４４】
さらに図４Ｉの工程において前記絶縁膜４２上にＳｉＣやＳｉＮなどの拡散バリア膜４１０を介して無機材料あるいは有機材料よりなる絶縁膜４１１が形成され、前記絶縁膜４１１中に、下層の配線パタ―ン４５Ａや４５Ｂを露出するヒアホール４１１Ａ，４１１Ｄや、配線溝４１１Ｂ，４１１Ｃ，４１１Ｅがドライエッチングあるいはフォトリソグラフィにより形成される。図示の例では、ビアホール４１１Ａは配線溝４１１Ｂに重畳して形成されている。
【００４５】
例えば前記絶縁膜４１１がＳｉＯ２やＳｉＣ膜、あるいはその他の有機あるいは無機のいわゆるＬｏｗ−Ｋ膜である場合には、前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｅの形成は、ドライエッチングにより行うことができる。また前記絶縁膜４１１が感光性永久レジストである場合には、前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｃ，４１１Ｅの形成を、フォトリソグラフィにより行うことができる。
【００４６】
次に図４Ｊに示すように前記図４Ｉで説明した構造上に、一般にＴｉやＴａ、Ｗなどの高融点金属膜、あるいはそれらの導電性窒化物膜よりなる、いわゆるバリアメタル膜４１２を、前記バリアメタル膜が前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｃ，４１１Ｅの表面を覆うように、スパッタ法あるいはＣＶＤ法などにより形成する。
【００４７】
さらに図４Ｋに示すように、前記図４Ｊの構造上に導電性のＣｕシード層４１３を、スパッタやＣＶＤ法、あるいは無電解メッキ法などにより形成し、図４Ｋの構造を、図示は省略するが電解メッキ浴中に浸漬し、前記Ｃｕシード層４１３に通電することにより、図４Ｌに示すように前記絶縁膜４１１上に前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｃ，４１１Ｅを充填して、Ｃｕ層４１４を電解メッキにより形成する。この電解メッキの工程は一般に、ＣｕイオンおよびＨ2ＳＯ4、さらにＣｌイオン等からなる基本浴（ＶＭＳ）に、光沢剤（ブライトナー／アクセラレータともよばれる）、抑止剤（ポリマー／サプレッサともよばれる）および平滑剤（レベラともよばれる）を添加することにより、前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｃ，４１１Ｅの充填が、その底から上方に向かって（ボトムアップ）、前記Ｃｕ層４１４中においてボイドやシームの形成が抑制されるように制御しながら行われる。
【００４８】
次に図４Ｍに示すように、このようにして形成されたＣｕ層４１４に対し、前記絶縁膜４１１の上面が露出するまで化学機械研磨を行い、これにより、前記ビアホール４１１Ａ，４１１Ｄや配線溝４１１Ｂ，４１１Ｃ，４１１Ｅ中に、Ｃｕビアプラグ４１４Ａ，４１４ＤやＣｕ配線パタ―ン４１４Ｂ，４１４Ｃ，４１４Ｅが前記Ｃｕ層４１４により、それぞれ形成される。
【００４９】
さらに図４Ｎに示すように前記絶縁膜４１１上に前記Ｃｕビアプラグ４１４Ａ，４１４ＤやＣｕ配線パタ―ン４１４Ｂ，４１４Ｃ，４１４Ｅを覆って、ＳｉＮやＳｉＣよりなる拡散バリア膜４１５を、キャップ膜として形成する。
【００５０】
本実施形態でも、前記Ｃｕ層４５ＡとＣｕ層４５Ｂが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Ｃｕ層４５Ａの表面に研磨ストッパ４６Ａが、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図４Ｈの工程において化学機械研磨を行っても領域ＡにおけるＣｕ層４５Ａへのディッシングの発生を確実に阻止することができる。
【００５１】
本実施形態ではディッシングの問題を確実に解消できるため、前記Ｃｕ層４５Ａおよび４５Ｂを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
【００５２】
本実施形態においても図４Ｇの段階において化学機械研磨は、前記Ｃｕ層４５Ａの縁に形成された突出部４５ａから開始され、このような突出部４５ａは直ちに研磨により除去されるため、このような突出部４５ａが形成されていても、図４Ｇにおける化学機械研磨処理には障害とならない。
【００５３】
［第２の実施形態］
次に第２の実施形態を、図５Ａ〜図５Ｇの断面図を参照しながら説明する。
【００５４】
図５Ａを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板６１上には樹脂やシリコン酸化膜などの絶縁膜６２が形成されており、前記絶縁膜６２中には第１の領域Ａに、縦／横比が１／５以下の第１の配線溝６２Ａが、また第２の領域Ｂには、縦／横比が１／５を超える第２の配線溝４２Ｂが形成されている。
【００５５】
例えば前記第１の配線溝６２Ａは１μｍの深さと７μｍの幅を有し、縦／横比が１／７となっている。また前記第２の配線溝６２Ｂは例えば０．５μｍの深さと０．５μｍの幅を有し、０．５μｍピッチで繰り返されて前記領域Ｂにおいてラインアンドスペースパターンを形成している。
【００５６】
図示の例では、前記領域Ｂの幅（繰り返し方向への長さ）は２００μｍであり、また配線溝６２Ａおよび６２Ｂの延在方向への長さは１．５ｍｍとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝６２Ａの縦／横比は１／７であり、１／５以下であるため、また前記配線溝６２Ｂの縦／横比が１／１であり、１／５を超えるため、このような配線溝を電解メッキによりＣｕで充填した場合には、先に図２，図３で説明したように領域Ａにおいてアンダープレートが、また領域Ｂにおいてオーバープレートが発生する。
【００５７】
図５Ａの状態では、前記絶縁膜６２上に前記配線溝６２Ａおよび６２Ｂを覆ってＴｉあるいはＴａなどの高融点金属、あるいはＴａＮやＴｉＮのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜６３が５ｎｍ〜５０ｎｍの厚さ（良：１０〜２５ｎｍ）に、典型的にはスパッタ法やＣＶＤ法により形成されており、前記バリアメタル膜６３上にはＣｕシード層６４が１０ｎｍ〜２００ｎｍの厚さ（良：５０〜１００ｎｍ）に、典型的にはスパッタ法や無電解メッキ法により形成されている。
【００５８】
次に図５Ｂに示すように、前記図５Ａの構造上にレジスト膜Ｒ１が前記配線溝６２Ａ，６２Ｂを充填するように形成され、さらに前記レジスト膜Ｒ１中には、前記領域Ａにおいて前記配線溝６２Ａを露出するレジスト開口部Ｒ１Ａが形成される。ここで前記レジスト開口部Ｒ１Ａは、露光マスクの位置ずれを勘案して、前記配線溝６２Ａの形成領域Ａより１０％程度大きく形成しておくのが好ましい。
【００５９】
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Ｃｕシード層６４は前記基板６１の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Ｃｕシード層６４に、前記レジスト膜Ｒ１を貫通して電極がコンタクトする構成を使う場合には、このようなＣｕシード層６４の基板外周部での露出部の形成は省略できる。
【００６０】
次に図５Ｃに示すように、前記図５Ｂの構造をＣｕメッキ浴に浸漬し、前記Ｃｕシード層６４に通電することにより、前記領域Ａにおいては、前記レジスト膜Ｒ１をマスクに、第１のＣｕ層６５Ａが前記配線溝６２Ａを充填して形成される。配線溝６２Ａは１／５以下の縦／横比を有するため、先に図２，３で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図５Ｃの場合には、微細な配線溝６２Ｂはレジスト膜Ｒ１で覆われていて、Ｃｕ層の充填は生じないため、このようなオーバープレートの問題は生じない。
【００６１】
図５Ｃの段階では、前記Ｃｕ層６５Ａはその周辺部６５ａにおいて絶縁膜６２の上面にＣｕ層の堆積が生じるため盛り上がるが、前記配線溝６２Ａを充填する主部６５ｂにおいては、前記Ｃｕ配線パタ―ン６５Ａの上面が前記絶縁膜６５の上面に一致する厚さに形成されるのが好ましい。
【００６２】
次に本実施形態では図５Ｄに示すように、図５Ｃの構造状に、前記領域Ａにおいては前記Ｃｕ層６５Ａを覆って、また前記レジスト膜Ｒ１を覆って、後で行われる前記Ｃｕ層４５Ａの化学機械研磨の際に前記Ｃｕ層４５Ａに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜６６を、スパッタ法により形成する。前記研磨ストッパ膜６６としては、例えばＣｏＷＰやＮｉＰ、Ａｕ、Ａｇや、Ｔｉ，Ｔａ，Ｗなどを使うことができる。
【００６３】
前記研磨ストッパ膜６６は、例えば１０ｎｍ〜２００ｎｍ程度（良：２０〜１００ｎｍ）の膜厚に形成される。
【００６４】
図５Ｄにおいて前記研磨ストッパ膜６６はレジスト膜Ｒ１を覆ってしまうため、この状態ではレジスト膜Ｒ１を露光して領域Ｂを露出するレジスト開口部を形成することはできない。このため本実施形態では次に図５Ｅに示すように、前記レジスト膜Ｒ１全体を、その上の研磨ストッパ膜６６と共にリフトオフし、除去する。その際、先の図５Ｂの工程において前記レジスト窓Ｒ１Ａを垂直な側壁面、あるいは逆テーパ構造を形成する側壁面で画定されるように形成しておけば、図５Ｄの工程においてレジスト窓Ｒ１Ａの側壁面に形成される研磨ストッパ膜６６の膜厚が非常に薄くなり、図５Ｅの工程で簡単にリフトオフされ、図５Ｅの構造が得られる。
【００６５】
次に図５Ｆに示すように、前記図５Ｅの構造上にＣｕの電解メッキを行い、前記領域Bにおいて前記配線溝４２ＢをＣｕ層６５Ｂにより充填する。
【００６６】
先にも述べたように本実施形態では前記領域Ａにおいて前記Ｃｕ層６５Ａは前記研磨ストッパ６６により覆われているが、特に前記研磨ストッパ６６がＴｉやＴａ，Ｗなどよりなる場合には、図５Ｆの電解メッキ工程において、その上にさらなるＣｕの堆積が生じることがない。
【００６７】
前記配線溝６２Ｂの縦／横比は１であり、オーバープレートが発生する目安である１／５を大きく上回っているため、このようにして形成されたＣｕ層６５Ｂは、前記配線溝４２Ｂを速やかに充填する。このため図５Ｆにおける電解メッキ処理のメッキ時間を調整することにより、前記Ｃｕ層６５Ｂが配線溝６２Ｂを充填するだけで、前記溝部６２Ｂ以外の部分にはＣｕ層の実質的な堆積が生じないように、電解メッキ処理を実行することが可能である。
【００６８】
次に図５Ｇに示すように、前記図５Ｆの構造に対して化学機械研磨を、前記絶縁膜４２の表面が露出するまで行うことにより、配線溝６２Ａがバリアメタル膜６３を介してＣｕ層６５Ａで充填され、配線溝６２Ｂがバリアメタル膜６３を介してＣｕ層６５Ｂで充填され、Ｃｕ層６５ＡおよびＣｕ層６５Ｂが、前記絶縁膜６２の表面に一致する平坦化面を有する配線構造を得ることができる。
【００６９】
なお図５Ｇの構造では、前記Ｃｕ層６５Ａの突出縁部６５ａが優先的に研磨される結果、前記研磨ストッパ膜６６は前記Ｃｕ層６５Ａの縁に残ることはなく、前記Ｃｕ層６５Ａの表面が研磨ストッパ膜６６の周囲に環状に露出される。
【００７０】
本実施形態でも、前記Ｃｕ層６５ＡとＣｕ層６５Ｂが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Ｃｕ層６５Ａの表面に研磨ストッパ膜６６が、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図７Ｈの工程において化学機械研磨を行っても領域ＡにおけるＣｕ層６５Ａへのディッシングの発生を確実に阻止することができる。
【００７１】
本実施形態においてもディッシングの問題を確実に解消できるため、前記Ｃｕ層６５Ａおよび６５Ｂを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
【００７２】
本実施形態においても図５Ｇの段階において化学機械研磨は、前記Ｃｕ層６５Ａの縁に形成された突出部６５ａから開始され、このような突出部６５ａは直ちに研磨により除去されるため、このような突出部６５ａが形成されていても、図５Ｇにおける化学機械研磨処理には障害とならない。
【００７３】
図５Ｇの工程の後、本実施形態においても先に図４Ｉ〜図４Ｎで説明したのと同様な配線溝とビアプラグの形成工程が実行される。この工程は先に説明したものと同じであり、説明を繰り返すことはしない。
【実施例】
【００７４】
次に、前記第１の実施形態に対応する実施例１Ａおよび１Ｂ、第２の実施形態に対応する実施例２、さらに図１Ａ〜１Ｄのプロセスに対応する比較例について、実際にＣｕ層の電解メッキおよび化学機械研磨を行い、化学機械研磨前におけるフィールド部のＣｕ層膜厚およびアンダープレート量、さらに化学機械研磨後におけるディッシング量について測定した結果について説明する。
【００７５】
ここでフィールド部とは、図６Ａに示すように例えば図４Ａ〜４Ｎの実施形態では絶縁膜４２のうち、配線溝４２Ａと配線溝４２Ｂの間の平坦な部分を意味しており、アンダープレート量は、前記領域Ａに形成されたＣｕ層４５Ａの表面の、前記フィールド部におけるＣｕ層表面に対する凹みの深さを意味している。またディッシング量とは、図６Ｂに示すように、前記領域Ａにおける前記Ｃｕ層４５Ａの、化学機械研磨後の絶縁膜２３表面に対する凹みの深さを意味している。なお図６Ａ，図６Ｂではその各部に、前記図２，図３に対応する参照符号を付しているが、図６Ａ，図６Ｂの説明は、第１、第２の実施形態についても同様に成立する。すなわち絶縁膜ないし基板１０は図４Ａ〜４Ｎの基板４１、あるいは図５Ａ〜図５Ｇの基板６１にも対応し、絶縁膜１２は図４Ａ〜４Ｎの絶縁膜４２、あるいは図５Ａ〜図５Ｇの絶縁膜６２にも対応し、前記領域Ａに形成されるＣｕ層１５は図４Ａ〜４ＮのＣｕ層４５Ａ、あるいは図５Ａ〜図５ＧのＣｕ層６５Ａにも対応し、前記領域Ｂに形成されるＣｕ層１５は図４Ａ〜４ＮのＣｕ層４５Ｂ、あるいは図５Ａ〜図５ＧのＣｕ層６５Ｂにも対応する。また図６Ａ，図６Ｂでは、絶縁膜１２の下に、図１Ａ〜図１Ｆの従来例に対応して、下層絶縁膜１０ないし基板を示している。
【００７６】
以下の実施例１〜２および比較例では、前記絶縁膜１２を前記下層絶縁膜１０上において１．５μｍの厚さに形成し、前記配線溝１２Ａ，４２Ａ，６２Ａを１．５μｍの深さと１０μｍの幅で形成し、前記配線溝１２Ｂ，４２Ｂ，６２Ｂを１．５μｍの深さと１μｍの幅で形成している。また前記領域Ｂは２００μｍの幅にわたっており、領域Ｂにおいて前記Ｃｕ層２５Ｂは１００回繰り返し形成されている。また領域Ａおよび領域Ｂは奥行き方向に１．５ｍｍの長さにわたり形成されている。
【００７７】
【表１】
0005857615.tif 000002
【００７８】
表１は、各実施例の実験条件をまとめて示す。
【００７９】
表１において項目（１）の「１０μｍ配線部」は、１０μｍ配線部、すなわち領域ＡにおいてＣｕの電解メッキを行う際にレジスト膜を使うか否か、またそのレジスト膜がパターニングがされるか否かを示しており、項目（２）の「フィールド部への電解メッキ」は、図６Ａに示すようなフィールド部における電解メッキ膜の厚さを示しており、項目（３）の「１０μｍ配線上へのメタル成膜」は、領域ＡにおけるＣｕ層上への研磨ストッパとなる金属膜の成膜の有無、および金属膜の種類、さらに成膜方法を示している。さらに項目（４）の「レジスト剥離」は領域ＡにおけるＣｕの電解メッキの後、領域Ｂにおける電解メッキの実行前にレジスト膜の剥離が行われるか否かを示しており、項目（５）の「微細配線部」は、微細配線部、すなわち領域ＢにおいてＣｕの電解メッキを行う際にレジストマスクが使われるか否か、またレジストマスクにレジスト窓を形成するパターニングがなされるか否かを示しており、項目（６）の「フィールド部への電解メッキ」は、領域ＢへのＣｕの電解メッキの際に、フィールド部で生じる電解メッキ膜の厚さを示しており、項目（７）の「レジスト剥離」は、前記領域ＢへのＣｕの電解メッキの後、マスクとして使われたレジスト膜の剥離がなされるか否かを示しており、項目（８）の「フィールド部へのＣＭＰ」は、フィールド部における化学機械研磨量を示している。
【００８０】
例えば表１の「比較例」では１０μｍ配線部（領域Ａ）におけるＣｕ電解メッキでも微細配線部（領域Ｂ）におけるＣｕ電解メッキでも、レジストマスクは使われることがなく、項目（１）の「レジスト」の欄、および項目（５）の「レジスト」の欄が「無し」になっている。またこれに伴って、レジストのパターニングや剥離などもなく、項目（４）および項目（７）において「レジスト剥離」の欄が「−」（該当なし）となっている。またＣｕ電解メッキがレジストマスクなしに実行されるため、上記「比較例」では項目（２）の「フィールド部への電解メッキ」の欄が「５μｍ」となっており、フィールド部に厚さが５μｍのＣｕの成膜が生じていることを示している。上記「比較例」では、Ｃｕ電解メッキは領域Ａにおいても領域Ｂにおいても一括して実行されるため、項目（６）においては、重複を避けるべく、フィールド部でのＣｕ電解メッキ膜の厚さについては、改めて記載していない。また「比較例」では、項目（８）において「フィールド部のＣＭＰ」が「５μｍ」となっているように、このフィールド部において、厚さが５μｍの電解メッキ膜が化学機械研磨により除去される。
【００８１】
一方表１の「実施例１Ａ」では、図４Ｂ，図４Ｃに示すように前記領域ＡにおけるＣｕ層４５Ａの電解メッキの際にはレジスト膜Ｒ１が使われ、かつレジスト膜Ｒ１にはレジスト窓Ｒ１Ａがパターニングされる。このため項目（１）の「レジスト」および「パターニング」の欄は、いずれも「有り」となっている。また「実施例１Ａ」では、図４Ｃの電解メッキ工程においてフィールド部はレジスト膜Ｒ１で覆われているため電解メッキがなされることはなく、項目（２）は「０μｍ」となっている。また「実施例１Ａ」ではＴｉよりなる研磨ストッパ４６Ａが形成されるため、項目「３」において「メタル種」は「Ｔｉ」に、「成膜方法」は「ＣＶＤ」となっている。また「実施例１Ａ」では、領域Ａにおける電解メッキも領域Ｂにおける電解メッキも、同じレジスト膜Ｒ１を使って行われるので、項目（４）のレジスト剥離は、「−」（該当なし）となっている。さらに「実施例１」では領域ＢにおけるＣｕの電解メッキが、レジスト膜Ｒ１中のレジスト開口部Ｒ１Ｂにおいて行われるため、項目（５）の「レジスト」の欄は「有り」となっており、「パターニング」の欄も「有り」となっている。また「実施例１Ａ」ではフィールド部はレジスト膜Ｒ１で覆われるため、フィールド部への電解メッキは生じることがなく、項目（６）は０μｍとなっており、領域Ｂでの電解メッキの後、図４Ｇの工程でレジスト膜Ｒ１が剥離されるので、項目（７）の「レジスト剥離」は「有り」となっている。さらに図４Ｈの化学機械研磨工程では、フィールド部に１００ｎｍの厚さで形成されたＣｕシード層２４が、その下のバリアメタル膜２３共々除去されるため、項目（８）は「０．１μｍ」となっている。このなかには、上記バリアメタル膜の研磨分も含まれている。
【００８２】
また表１の「実施例１Ｂ」も、先の「実施例１Ａ」と同様であるが、前記研磨ストッパ４６Ａとして無電解メッキで形成されたＡｕ膜が使われるのに対応して、項目（３）の「メタル種」の欄が「Ａｕ」となっており、「成膜方法」の欄が「無電解メッキ」となっている。
【００８３】
表１の「実施例２」は先の図５Ａ〜図５Ｇの第２の実施形態に対応しており、図５Ｂ，図５Ｃの工程においてレジスト膜Ｒ１をマスクに領域ＡにおいてＣｕの電解メッキを行い、Ｃｕ層６５Ａを形成した後、図５Ｄの工程で研磨ストッパとなる金属膜６６をスパッタにより形成し、次いで図５Ｅの工程において前記レジスト膜Ｒ１をその上の金属膜６６共々、リフトオフする。さらに図７Ｆの工程でレジスト膜なしにＣｕの電解メッキを行って、領域Ｂにおいて配線溝６２ＢをＣｕ層６５Ｂで充填する。その際、電解メッキは前記配線溝６２ＢがＣｕ層６５Ｂで充填された時点で停止される。最後に図５Ｇの工程において前記フィールド部のＣｕ層が化学機械研磨により除去され、平坦化された配線構造が得られる。
【００８４】
このため表１において項目（１）の「レジスト」および「パターニング」の欄は、先の実施例１Ａ，１Ｂと同じく「有り」になっており、また項目（３）において「メタル膜」の欄は「Ｔｉ」となっており、「成膜方法」の欄は「スパッタ」となっている。さらに実施例３では図７Ｅの工程でレジスト膜Ｒ１がリフトオフされるため項目（４）の「レジスト剥離」が「有り」となっており、一方図７Ｆにおける領域Ｂでの電解メッキはレジスト膜なしに行われるため項目（５）の「レジスト」の欄は「無し」、「パターニング」の欄も「無し」となっている。さらに実施例３では領域Ｂにおいて配線溝６２Ｂを充填する電解メッキがレジストマスクなしで行われるため、フィールド部に多少のＣｕの堆積が発生し、項目（６）の「フィールド部への電解メッキ」の欄が「０．３μｍ」となっている。実施例３では、このように領域Ｂへの電解メッキはレジストマスクなしで行われるため、項目（７）の「レジスト剥離」の欄は「−」（該当なし）である。さらに図５Ｇの工程ではフィールド領域上に形成されたＣｕ電解メッキ膜が、その下のＣｕシード層４４およびバリアメタル膜とともに除去されるため、研磨量が「０．４μｍ」となっている。
【００８５】
表２は、このようにして行われた実験についての評価を示す。
【００８６】
【表２】
0005857615.tif 000003
【００８７】
表２を参照するに、「比較例」では化学機械研磨前、すなわち図６Ａの状態における「フィールド膜厚」が５．１０μｍでアンダープレート量が−３．００μｍであったのに対し、化学機械研磨後、すなわち図６Ｂの状態では、１０μｍ配線部におけるディッシング量が０．５２μｍとなっているのがわかる。
【００８８】
これに対し「実施例１Ａ」では化学機械研磨前、すなわち図６Ａの状態における「フィールド膜厚」が０．１０μｍに減少し、アンダープレート量も０．３０μｍに減少しており、化学機械研磨後、すなわち図６Ｂの状態では、１０μｍ配線部におけるディッシング量が０．０１μｍまで、すなわちほとんどゼロまで減少しているのがわかる。「実施例２Ｂ」も同様である。
【００８９】
さらに「実施例２」では、「フィールド膜厚」が０．４０μｍでアンダープレート量が０．０１μｍとなっているが、この場合でもディッシング量は０．０１μｍまで減少しているのがわかる。
【００９０】
図７は、前記表２の結果を視覚的にまとめたグラフである。図中、縦軸はフィールド膜厚、あるいはアンダープレート量、あるいはディッシング量を示している。
【００９１】
図９を参照するに、「比較例」の場合にはフィールド膜厚、アンダープレート量およびディッシング量のいずれもが大きく、これは、領域Ａと領域Ｂに同時にＣｕの電解メッキをおこなった場合に現れる典型的な問題点を示している。
【００９２】
これに対し「実施例１Ａ」、「実施例１Ｂ」はいずれもレジスト膜を使い、領域Ａと領域Ｂに別々に最適なＣｕの電解メッキをおこなっており、フィールド膜厚を、もとからあった厚さが１００ｎｍのＣｕシード層の分だけの寄与にまで抑制でき、また特に研磨ストッパ４６Ａを形成する実施例１Ａ、実施例１Ｂでは、ディッシング量を実質的にゼロにすることができる。また「実施例２」では、フィールド膜厚が多少増大するが、アンダープレート量をほとんどゼロにすることができ、さらにディッシング量を、研磨ストッパ膜６６を形成することにより、実施例１Ａあるいは１Ｂと同様に、ほとんどゼロに抑制することが可能である。
【００９３】
なお上記実施例１Ａにおいて、レジスト膜上へのＴｉ膜のＣＶＤによる成膜は、原料としてＴｉＣｌ4、ＴＤＭＡＴ（テトラキスジメチルアミノチタン）、ＴＤＥＡＴ（テトラキスジエチルアミノチタン）を使い、３００〜５００℃の温度でプラズマにより反応を促進しながら２０〜３００秒間（膜厚による）おこなっている。
【００９４】
［第３の実施形態」
図８は、第３の実施形態による多層配線基板８０の例を示す断面図である。ただし図８中、先の実施形態で説明した部分には対応する参照符号を付し、説明を省略する。
【００９５】
図８を参照するに、多層配線基板８０は、先に説明した図４Ｈの配線構造を含んでおり、前記図４Ｈの絶縁膜４２上に、ＳｉＣよりなるキャップ膜８１が前記Ｃｕ配線４５Ａを、前記研磨ストッパ４６Ａを介して覆うように、またＣｕ配線４５Ｂを覆うように形成されており、前記ＳｉＣキャップ膜８１上には次の層間絶縁膜８２が形成されている。
【００９６】
前記層間絶縁膜８２中には、前記領域Ａに対応して配線溝および前記研磨ストッパ膜４６Ａを露出するビアホールが形成されており、前記配線溝およびビアホールは、Ｃｕ層８５Ａにより充填される。これにより、前記Ｃｕ層８５Ａよりなる配線パタ―ンとＣｕ層４５Ａよりなる配線パタ―ンが、電気的に接続される。
【００９７】
図示の例では前記Ｃｕ層８５Ａも、その表面に、周辺部分を除き、研磨ストッパ膜４６Ａと同様な研磨ストッパ膜８６Ａを担持しており、前記研磨ストッパ膜８６Ａは、前記層間絶縁膜８２上に形成された次のＳｉＣキャップ膜８７により覆われている。
【００９８】
このような構造では、図９（Ａ）に拡大して示すように、前記Ｃｕ層８５Ａが形成するビアプラグの先端が、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜４６Ａにコンタクトしているが、このような構造では前記ビアプラグに応力が印加された場合でも、応力は図中に黒い矢印で示すように、研磨ストッパ膜４６Ａに沿って分散し、その結果、応力マイグレーションが生じても、形成されたボイドが前記研磨ストッパ膜４６Ａの下において分散する。これにより、このような研磨ストッパ膜４６Ａを形成しなかった、図１０（Ａ），（Ｂ）に示す仮想的な場合において生じると予期される、ストレスマイグレーションによるビアプラグ直下の領域へのボイドの集中が抑制され、断線の発生を効果的に抑制することができる。
【００９９】
また図８の多層配線基板８０において、前記Ｃｕ層８５ＡによるビアプラグとＣｕ層４５Ａとの間の接触抵抗を特に低減したい場合には、前記研磨ストッパ膜４６Ａに開口部を形成し、かかる開口部においてＣｕ層８５Ａよりなるビアプラグが前記Ｃｕ層４５Ａの表面に直接にコンタクトするように構成することも可能である。
【０１００】
さらに図８の構造を繰り返し、より多層の配線基板を構成することが可能である。
【０１０１】
図１１は、図１２に示すモデル構造について、−５５℃から＋１２５℃までの温度範囲で熱サイクル試験を１０００サイクル行った場合にビアプラグに蓄積される応力をシミュレーションにより求めた結果を示す。
【０１０２】
最初に図１２を参照するに、弾性率が１３０ＧＰａ、ポアソン比が０．２８、熱膨張係数が２．６ｐｐｍＫ-1のシリコン基板１上に弾性率が２．５ＧＰａ、ポアソン比が０．２５、熱膨張係数が５４ｐｐｍＫ-1の層間絶縁膜２を介して同様な層間絶縁膜３が形成されており、前記層間絶縁膜３中には幅ないし直径Ｄが１０μｍ〜２５μｍ、高さＨが２μｍのＣｕパタ―ンよりなるランド３Ａが形成されている。さらに前記ランド３Ａ上には厚さｔが１００ｎｍのコバルト（Ｃｏ）膜あるいはタングステン（Ｗ）膜よりなる金属膜３Ｂが、前記研磨ストッパ膜４６Ａに対応して、前記幅Ｗと同じ幅で形成されている。ここでＣｕ膜の弾性率は１２７．５ＧＰａ、ポアソン比は０．３３、熱膨張係数は１６．６ｐｐｍＫ-1であり、Ｃｏ膜の弾性率は２１１ＧＰａ、ポアソン比は０．３１、熱膨張係数は１２．６ｐｐｍＫ-1、Ｗ膜の弾性率は４１１ＧＰａ、ポアソン比は０．２８、熱膨張係数は４．５ｐｐｍＫ-1としている。
【０１０３】
さらに前記層間絶縁膜３上には前記層間絶縁膜２と同様な層間絶縁膜４が３μｍの膜厚で形成されており、前記層間絶縁膜４中には前記金属膜３Ｂにコンタクトして、直径が３μｍ〜５μｍ、高さが３μｍのＣｕビアプラグ３Ｃが形成されている。前記層間絶縁膜２〜４、さらに以下に説明する層間絶縁膜５〜８は、ＪＳＲ株式会社製の感光型絶縁膜ＷＰＲに対応している。ただし本実施形態において層間絶縁膜２〜８は上記ＪＳＲ株式会社製の感光型絶縁膜ＷＰＲに限定されるものではなく、例えばナノクラスタシリカ（ＮＣＳ：多孔質シリカ膜）などの低誘電率膜においても、図１１と同様な結果が得られる。
【０１０４】
さらに前記層間絶縁膜３上には次の層間絶縁膜５が２μｍの厚さで形成されており、前記層間絶縁膜５中には、前記Ｃｕビアプラグ４Ａにコンタクトして、前記ランド３Ａと同様なランド５Ａが同一の寸法で形成されており、前記ランド５Ａ上には前記金属膜３Ｂと同様な金属膜５Ｂが同一の寸法で形成されている。
【０１０５】
さらに前記層間絶縁膜５上には次の層間絶縁膜６が３μｍの厚さで形成されており、前記層間絶縁膜６中には、前記ランド５Ａ表面を覆う金属膜５Ｂにコンタクトして、前記Ｃｕビアプラグ４Ａと同様なＣｕビアプラグ６Ａが同一の寸法で形成されている。
【０１０６】
さらに前記層間絶縁膜６上には次の層間絶縁膜７が２μｍの厚さで形成されており、前記層間絶縁膜７中には、前記Ｃｕビアプラグ６Ａにコンタクトして、前記ランド３Ａと同様なランド７Ａが前記ランド３Ａと同一の寸法で形成されており、前記ランド７Ａ上には前記金属膜３Ｂと同様な金属膜７Ｂが前記金属膜７Ｂと同一の寸法で形成されている。
【０１０７】
さらに前記層間絶縁膜７上には同様な層間絶縁膜８が、１０μｍの厚さに形成されている。
【０１０８】
再び図１１を参照するに、試料Ａは対照標準試料であり、図１２のモデル構造において金属膜３Ｂ，５Ｂ，７Ｂを省略した場合を、試料Ｂは図１２のモデル構造において前記金属膜３Ｂ，５Ｂ，７ＢとしてＣｏ膜を形成した場合を、試料Ｃは図１２のモデル構造において前記金属膜３Ｂ，５Ｂ，７ＢとしてＷ膜を形成した場合を、それぞれ示している。図１１中、色の明るい部分はより大きな応力の蓄積が生じており、暗い部分は応力の蓄積が少ないことを示している。図１２のモデル構造において、前記金属膜３Ｂ，５Ｂ，７Ｂは、Ｃｕよりなるランド３Ａ，５Ａ，７Ａ、あるいはＣｕビアプラグ４Ａ，６Ａよりも大きな弾性率を有していることに注意すべきである。
【０１０９】
なお図１２のモデル構造においてＣｕランド３Ａ，５Ａ，７ＡおよびＣｕビアプラグ４Ａ，６Ａには図示していないバリアメタル膜が形成されるが、バリアメタル膜の膜厚はせいぜい５ｎｍ〜２０ｎｍと薄いため、図１１の応力シミュレーションにおいてバリアメタル膜の効果は無視することができる。
【０１１０】
図１１を参照するに、比較対照標準試料Ａではランド３Ａ，５Ａ，７Ａへの応力の蓄積は少ないが、Ｃｕビアプラグ４Ａ，６Ａには３００ＭＰａ程度の顕著な応力の集中が生じているのがわかる。これに対し金属膜３Ｂ，５Ｂ，７Ｂを形成した試料Ｂおよび試料ＣではＣｕビアプラグ４Ａ，６Ａに蓄積される応力は９０Ｍａ未満であり、応力の集中は主に弾性率の大きい金属膜３Ｂ，５Ｂ，７Ｂにおいて生じていることがわかる。
【０１１１】
さらに図１２のモデル構造を実際に作製し、これに対して−５５℃から＋１２５℃までの熱サイクル試験を１０００サイクル行ったところ、前記金属膜３Ｂ，５Ｂ，７Ｂを形成しない比較対照標準試料では、２０個のうち１８個で断線が発生したのに対し、ＣｏあるいはＷの金属膜３Ｂ，５Ｂ，７Ｂを形成した試料では、２０個中で断線はゼロであった。なおこの熱サイクル試験では−５５℃および１２５℃における保持時間は１５分としている。
【０１１２】
ここで図１２の構造は、図１３Ａに示すように前記層間絶縁膜２上にスパッタ法によりＣｕシード層３ｃを一様に形成し、図１３Ｂに示すように前記層間絶縁膜２上に前記ランド３Ａに対応したレジスト開口部ＲＭＡを有するレジストパターンＲＭを形成し、図１３Ｃに示すように前記レジストパターンＲＭをマスクに電解メッキあるいは無電解メッキを行って前記Ｃｕランド３Ａを形成し、さらに図１３Ｄに示すように前記図１３Ｃの構造上に前記金属膜３Ｂをスパッタにより形成し、図１３Ｅに示すように前記Ｃｕランド３Ａ上の金属膜３Ｂを残し、残りの金属膜３ＢをレジストパターンＲＭと共にリフトオフして除去し、さらに図１３Ｆに示すように不要なＣｕシード層３ｃを、前記Ｃｕランド３Ａおよびその上の金属膜３Ｂをマスクにスパッタエッチングにより除去し、図１３Ｇに示すように前記層間絶縁膜２上に層間絶縁膜３を形成し、図１３Ｈに示すように層間絶縁膜３上にビアホール４Ｖを有する層間絶縁膜４を、前記ビアホール４Ｖが前記金属膜３Ｂを露出するように形成し、さらに図１３Ｉに示すように前記ビアホール４ＶにＣｕプラグ４Ａを形成することにより形成している。ランド５Ａおよび金属膜５Ｂ，ランド７Ａおよび金属膜７Ｂについても同様である。このプロセスでは、図１３Ｄの工程において前記金属膜３Ｂの膜厚を、図１３Ｆの工程におけるスパッタエッチングによる膜厚の減少を見越して、前記Ｃｕシード層３ｃの膜厚分だけ増加させるのが好ましい。また前記層間絶縁膜３を形成する図１３Ｇの工程と層間絶縁膜４を形成する図１３Ｈの工程とは連続して行うことも可能である。この場合には層間絶縁膜３と４は実際には単一の絶縁膜より構成される。
【０１１３】
なお前記金属膜３Ｂ，５Ｂ，７Ｂを設けることによる断線の回避効果は、図１４に示すように前記Ｃｕランド５ＡとＣｕビアプラグ４Ａを、また前記Ｃｕランド７ＡとＣｕビアプラグ６Ａをデュアルダマシン法により、一体に形成した配線構造においても同様に得ることができる。ただし図１４では、前記Ｃｕランド３Ａの側壁面と底面を覆って形成されたバリアメタル膜３ａと、前記Ｃｕランド５ＡおよびＣｕビアプラグ４Ａの側壁面と底面を覆って形成されたバリアメタル膜４ａと、前記Ｃｕランド７ＡおよびＣｕビアプラグ６Ａの側壁面と底面を覆って形成されたバリアメタル膜７ａとが図示されている。前記バリアメタル膜３ａ，５ａ，７ａは、例えば５ｎｍ〜２０ｎｍの膜厚を有している。また図１４の構造では、図１２における層間絶縁膜４および５に対応して単一の層間絶縁膜５が形成されており、また図１２における層間絶縁膜６および７に対応して単一の層間絶縁膜７が形成されている。
【０１１４】
このような構造は、先に図５Ａ〜図５Ｇで説明したプロセスにより形成することができる。この場合には、例えば前記Ｃｕランド３Ａは層間絶縁膜３の表面と一致する表面を有し、前記Ｃｕランド３Ａの表面は、前記金属膜３Ｂの外周において露出している。他のＣｕランド５Ａおよび７Ａにおいても同様である。
【０１１５】
すなわち図１５Ａに示すように層間絶縁膜３中に配線溝３Ｇを形成し、図１５Ｂに示すように前記層間絶縁膜３上に前記配線溝３Ｇの側壁面および底面を覆ってバリアメタル膜３ａを形成し、さらに図１５Ｃに示すように図１７Ｂの構造上にＣｕ層３Ｃを、前記配線溝３ＧにおいてＣｕ層３Ｃの上端が層間絶縁膜３の上面に略一致するように、例えば電解メッキ法などにより形成する。ここでシリコン基板１の図示は省略している。
【０１１６】
さらに図１５Ｄに示すように前記Ｃｕ層３Ｃ上に前記金属膜３Ｂに対応するＣｏ膜あるいはＷ膜よりなる金属膜３Ｍを、例えばスパッタ法により、前記配線溝３Ｇを含めて形成し、前記Ｃｕ層３Ｃを、前記配線溝３Ｇ中における前記金属膜３Ｍを研磨ストッパにして、前記層間絶縁膜３の上面が露出するまで化学機械研磨し、前記配線溝３Ｇ中にＣｕランド３Ａが、また前記Ｃｕランド３Ａの表面に金属膜３Ｂが形成された構造を得る。図１５Ｅの構造では、前記Ｃｕランド３Ａの表面が前記金属膜３Ｂを囲んで露出している。
【０１１７】
さらに図１５Ｆに示すように前記層間絶縁膜３上に次の層間絶縁膜５を形成し、図１５Ｇの工程において前記層間絶縁膜５中に配線溝５Ｇおよび前記金属膜３Ｂを露出するビアホール５Ｖを形成する。さらに図１５Ｈの工程で前記層間絶縁膜５上に前記配線溝５Ｇおよびビアホール５Ｖの側壁面および底面を覆ってバリアタル膜５ａを形成し、図１５Ｉの工程において前記配線溝５Ｇおよびビアホール５Ｖを充填してＣｕ層５Ｃを形成する。
【０１１８】
さらに図１５Ｊに示すように前記Ｃｕ層５Ｃを層間絶縁膜５の表面が露出するまで化学機械研磨することにより、前記配線溝５ＧをＣｕランド５Ａが充填し、前記Ｃｕランド５Ａから延出するＣｕビアプラグ４Ａが前記ビアホール５Ｖを介して前記金属膜３Ｂにコンタクトする構造が得られる。
【０１１９】
このように本実施形態によれば、金属膜３Ｂ，５Ｂ，７Ｂを形成することによりビアプラグに印加される熱応力が低減され、ビアコンタクトの信頼性を著しく向上させることが可能となる。
【０１２０】
本実施形態において前記金属膜３Ｂ，５Ｂ，７Ｂは２０〜２００ｎｍの膜厚を有するのが好ましい。前記金属膜の膜厚が２０ｎｍ未満の場合、図１１で説明したようなビアプラグ部への応力の集中を回避する効果が不十分となり、一方前記金属膜の膜厚が２００ｎｍを超えるとビアプラグ４Ａとのコンタクト抵抗が増大してしまう。
【０１２１】
また本実施形態において前記ランド３Ａ，５Ａ，７Ａは、１０μｍ〜２５μｍ、あるいはそれ以上の幅ないし径を有するのが好ましい。
【０１２２】
本実施形態において前記金属膜３Ｂ，５Ｂ，７ＢとしてはＣｏ，Ｗ以外にも、Ｔｉ，Ｔａ，Ｎｉ
およびそれらを主成分とする化合物（例 ＣｏＷＰ合金，ＣｏＷＢ合金，ＮｉＷＰ合金，ＴｉＮ，ＴａＮ，ＷＮ）などを使うことが可能である。
【０１２３】
［第４の実施形態］
先の各実施形態は、主に回路基板や配線基板などに関連して説明したが、先にも述べたように各実施形態はＬＳＩなどの半導体集積回路装置に対しても適用が可能である。
【０１２４】
図１６は、このような半導体集積回路装置１００の一例を示す断面図である。
【０１２５】
図１６を参照するに、半導体集積回路装置１００は例えばｐ型のシリコン基板１０１上に形成されており、前記シリコン基板１０１上にはＳＴＩ型の素子分離領域１０１Ｉにより素子領域１０１Ａが画定されている。
【０１２６】
前記素子領域１０１Ａにはｐ型のウェル１０１Ｐが形成されており、前記素子領域１０１Ａの領域内において前記シリコン基板１０１上には、ゲート絶縁膜１０２を介して、ｎ＋型のポリシリコンゲート電極１０３が形成されている。これに対応して前記素子領域１０１Ａには前記ポリシリコンゲート電極１０３の直下にチャネル領域ＣＨが形成され、前記素子領域１０１Ａにおいては前記チャネル領域ＣＨを挟んで第１および第２の側には、型のソースエクステンション領域１０１ａとドレインエクステンション領域１０１ｂが、それぞれ形成されている。
【０１２７】
また前記ポリシリコンゲート電極１０３の前記第１および第２の側の側壁面には側壁絶縁膜１０３Ｗ１，１０３Ｗ２が形成されており、前記素子領域１０１Ａ中、前記チャネル領域ＣＨからみて前記第１の側で前記側壁絶縁膜１０１Ｗ1の外側には、ｎ＋型のソース領域１０１ｃが、また前記チャネル領域ＣＨからみて前記第２の側で前記側壁絶縁膜１０１Ｗ2の外側には、ｎ＋型のドレイン領域１０１ｄが、それぞれ形成されている。
【０１２８】
前記シリコン基板１０１上には前記ゲート電極１０３を覆って、前記絶縁膜４１に対応する絶縁膜１０４が形成されており、前記絶縁膜１０４上には前記絶縁膜４２に対応する層間絶縁膜１０５が形成されている。
【０１２９】
前記層間絶縁膜１０５中には前記素子領域１０１Ａに対応して幅広のＣｕ配線パタ―ン１０５Ａが、バリアメタル膜１０５ｂにより覆われて形成されており、前記Ｃｕ配線パタ―ン１０５Ａからはビアプラグ１０５Ｐが、その下の絶縁膜１０４中を、やはりバリアメタル膜１０５ｂに覆われて延在し、前記ソース領域１０３ｃにコンタクトする。ここでＣｕ配線パタ―ン１０５Ａは先のＣｕ層４５Ａに対応し、例えば１００ｎｍの深さと１００ｎｍの幅で形成されている。また前記Ｃｕ配線パタ―ン１０５Ａには、その周辺部を除き、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜１０６Ａが形成されている。
【０１３０】
さらに前記層間絶縁膜１０５中には前記素子領域１０１Ａの外側の領域に、深さが１００ｎｍで幅が７０ｎｍのＣｕパタ―ン１０５Ｂを７０ｎｍのピッチで繰り返し形成した配線部が形成されている。このＣｕパタ―ン１０５Ｂは先のＣｕ層４５Ｂに対応し、バリアメタル膜１０５ｂにより覆われて形成されている。
【０１３１】
前記Ｃｕ配線パタ―ン１０５ＡおよびＣｕ配線パタ―ン１０５Ｂは、前記研磨ストッパ膜１０６Ａの部分を除き、前記層間絶縁膜１０５の表面に略一致する平坦化面を形成し、前記層間絶縁膜１０５はＳｉＣキャップ膜１０７により覆われる。
【０１３２】
さらに前記ＳｉＣキャップ膜１０７上には層間絶縁膜１０５と同様な層間絶縁膜１０８が形成され、前記層間絶縁膜１０８中には前記素子領域１０１Ａに対応して幅広のＣｕ配線パタ―ン１０８Ａが、バリアメタル膜１０８ｂにより覆われて形成されており、前記Ｃｕ配線パタ―ン１０８Ａからはビアプラグ１０８Ｐが、やはりバリアメタル膜１０８ｂに覆われて延在し、前記Ｃｕ配線パタ―ン１０５Ａにコンタクトする。Ｃｕ配線パタ―ン１０８Ａは先のＣｕ層４５Ａに対応し、例えば１００ｎｍの深さと１００ｎｍの幅で形成されている。また前記Ｃｕ配線パタ―ン１０５Ａには、その周辺部を除き、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜１０９Ａが形成されている。
【０１３３】
さらに前記層間絶縁膜１０８中には前記素子領域１０１Ａの外側の領域に、深さが１００ｎｍで幅が７０ｎｍのＣｕパタ―ン１０８Ｂを７０ｎｍのピッチで繰り返し形成した配線部が形成されている。このＣｕパタ―ン１０８Ｂは先のＣｕ層４５Ｂに対応し、バリアメタル膜１０８ｂにより覆われて形成されている。
【０１３４】
前記Ｃｕ配線パタ―ン１０８ＡおよびＣｕ配線パタ―ン１０８Ｂも、前記研磨ストッパ膜１０９Ａの部分を除き、前記層間絶縁膜１０８の表面に略一致する平坦化面を形成し、前記層間絶縁膜１０８はＳｉＣキャップ膜１１０により覆われる。
【０１３５】
このような構造においても、前記Ｃｕパタ―ン１０５Ａあるいは１０８Ａの電解メッキによる形成を、Ｃｕパタ―ン１０５Ｂあるいは１０８Ｂの電解メッキによる形成と別に独立しておこなうことにより、先に表１，表２あるいは図９で説明したように、Ｃｕ層の成膜直後におけるアンダープレートの発生やフィールド部における過大なＣｕ層の堆積を回避しつつ、幅広のＣｕパタ―ン１０５Ａあるいは１０８Ａにおけるディッシングの発生を抑止することができ、例えば図１３に示すように上層のビアプラグ１０８Ｐが下層の幅広配線パタ―ン１０５Ａにコンタクトする場合でも、ビアプラグ１０８Ｐの先端が配線パタ―ン１０５Ａの表面に届かない問題が解消する。これにより、確実なコンタクトをとれる多層配線構造を実現することが可能となる。
【０１３６】
さらに本実施形態においても、前記研磨ストッパ膜１０６Ａ，１０９Ａを設けることにより、Ｃｕビアプラグ１０８Ｐ，１０５Ｐへの応力の集中が回避され、また空孔の集中が回避され、信頼性の高いコンタクトを実現することができる。
【０１３７】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【符号の説明】
【０１３８】
１，１０，４１，６１  絶縁膜ないし基板
２，３，４，５，６，７  層間絶縁膜
３Ａ，４Ａ，６Ａ  ランド
３Ｂ，４Ｂ，６Ｂ  金属膜
３Ｃ，５Ａ  Ｃｕビアプラグ
１０Ａ〜１０Ｄ  配線パタ―ン
１０ａ〜１０ｄ，１３，４３，６３，８３  バリアメタル膜
１１  拡散バリア膜
１２，２２，４２，６２，８２  絶縁膜
１２Ａ〜１２Ｅ，４２Ａ，４２Ｂ，６２Ａ，６２Ｂ  配線溝
１４，４４，６４  Ｃｕシード層
１５，１５Ａ，１５Ｂ，４５Ａ，４５Ｂ．６５Ａ，６５Ｂ，８５Ａ  Ｃｕ層
１５ＷＡ，１５ＷＣ，１５ＷＥ  Ｃｕ配線パタ―ン
１５ＰＢ，１５ＰＤ  Ｃｕビアプラグ
４５ａ，６５ａ  Ｃｕ層周辺部
４５ｂ，６５ｂ  Ｃｕ層主部
４６Ａ，６６，８６Ａ  研磨ストッパ
８０  多層配線基板
８１，８７  キャップ膜
１０１  シリコン基板
１０１Ａ  素子領域
１０１Ｉ  素子分離領域
１０１Ｐ  ウェル
１０１ａ〜１０１ｄ  拡散領域
１０２  ゲート絶縁膜
１０３  ゲート電極
１０３Ｗ1，１０３Ｗ2  側壁絶縁膜
１０４  絶縁膜
１０５，１０８  層間絶縁膜
１０５Ａ，１０８Ａ  Ｃｕ太幅パタ―ン
１０５Ｂ，１０８Ｂ  Ｃｕ微細パタ―ン
１０５Ｐ，１０８Ｐ  Ｃｕビアプラグ
１０５ｂ，１０８ｂ  バリアメタル膜
１０７，１１０  ＳｉＣキャップ膜
Ａ，Ｂ  領域
ＣＨ  チャネル領域
【図１Ａ】
0005857615.tif 000004
【図１Ｂ】
0005857615.tif 000005
【図１Ｃ】
0005857615.tif 000006
【図１Ｄ】
0005857615.tif 000007
【図１Ｅ】
0005857615.tif 000008
【図１Ｆ】
0005857615.tif 000009
【図２】
0005857615.tif 000010
【図３】
0005857615.tif 000011
【図４Ａ】
0005857615.tif 000012
【図４Ｂ】
0005857615.tif 000013
【図４Ｃ】
0005857615.tif 000014
【図４Ｄ】
0005857615.tif 000015
【図４Ｅ】
0005857615.tif 000016
【図４Ｆ】
0005857615.tif 000017
【図４Ｇ】
0005857615.tif 000018
【図４Ｈ】
0005857615.tif 000019
【図４Ｉ】
0005857615.tif 000020
【図４Ｊ】
0005857615.tif 000021
【図４Ｋ】
0005857615.tif 000022
【図４Ｌ】
0005857615.tif 000023
【図４Ｍ】
0005857615.tif 000024
【図４Ｎ】
0005857615.tif 000025
【図５Ａ】
0005857615.tif 000026
【図５Ｂ】
0005857615.tif 000027
【図５Ｃ】
0005857615.tif 000028
【図５Ｄ】
0005857615.tif 000029
【図５Ｅ】
0005857615.tif 000030
【図５Ｆ】
0005857615.tif 000031
【図５Ｇ】
0005857615.tif 000032
【図６Ａ】
0005857615.tif 000033
【図６Ｂ】
0005857615.tif 000034
【図７】
0005857615.tif 000035
【図８】
0005857615.tif 000036
【図９】
0005857615.tif 000037
【図１０】
0005857615.tif 000038
【図１２】
0005857615.tif 000039
【図１３Ａ】
0005857615.tif 000040
【図１３Ｂ】
0005857615.tif 000041
【図１３Ｃ】
0005857615.tif 000042
【図１３Ｄ】
0005857615.tif 000043
【図１３Ｅ】
0005857615.tif 000044
【図１３Ｆ】
0005857615.tif 000045
【図１３Ｇ】
0005857615.tif 000046
【図１３Ｈ】
0005857615.tif 000047
【図１３Ｉ】
0005857615.tif 000048
【図１４】
0005857615.tif 000049
【図１５Ａ】
0005857615.tif 000050
【図１５Ｂ】
0005857615.tif 000051
【図１５Ｃ】
0005857615.tif 000052
【図１５Ｄ】
0005857615.tif 000053
【図１５Ｅ】
0005857615.tif 000054
【図１５Ｆ】
0005857615.tif 000055
【図１５Ｇ】
0005857615.tif 000056
【図１５Ｈ】
0005857615.tif 000057
【図１５Ｉ】
0005857615.tif 000058
【図１５Ｊ】
0005857615.tif 000059
【図１６】
0005857615.tif 000060
【図１１】
0005857615.tif 000061