(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された単一縦モード発振する半導体レーザと、
前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、
前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、
前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、
前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子とを有し、
前記半導体レーザ及び前記第二高調波発生素子は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されており、
前記利得部は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されている
ことを特徴とする発光装置。
【請求項２】
請求項１記載の発光装置において、
環境温度を測定する温度モニタと、
前記温度モニタにより測定した前記環境温度及び前記利得部を駆動するための入力信号に基づいて前記第１のヒータを制御する制御装置と
を更に有することを特徴とする発光装置。
【請求項３】
請求項２記載の発光装置において、
前記制御装置は、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための第１の駆動信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための第２の駆動信号とに基づいて前記第１のヒータを制御する
ことを特徴とする発光装置。
【請求項４】
請求項３記載の発光装置において、
環境温度と、前記半導体レーザの発振波長を前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第１のヒータの駆動信号との関係を記述する第１のルックアップテーブルと、前記利得部への前記入力信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第１のヒータの駆動信号との関係を記述する第２のルックアップテーブルとを記憶する記憶装置を更に有し、
前記制御装置は、前記第１のルックアップテーブルに基づいて前記第１の駆動信号を生成し、前記第２のルックアップテーブルに基づいて前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【請求項５】
請求項４記載の発光装置において、
前記制御装置は、前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づいて前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【請求項６】
請求項４又は５記載の発光装置において、
前記制御装置は、前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を加えた前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【請求項７】
請求項２乃至６のいずれか１項に記載の発光装置において、
前記制御装置は、前記温度モニタにより測定した前記環境温度に基づいて前記第２のヒータを制御する
ことを特徴とする発光装置。
【請求項８】
請求項７記載の発光装置において、
前記制御装置は、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第３の駆動信号に基づいて前記第２のヒータを制御する
ことを特徴とする発光装置。
【請求項９】
半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、
前記温度モニタにより環境温度を測定し、
前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第１のヒータの第１の駆動信号を生成し、
前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第１のヒータの第２の駆動信号を生成し、
前記第１の駆動信号及び前記第２の駆動信号に基づいて前記第１のヒータを駆動し、前記半導体レーザの温度を制御し、
前記半導体レーザ及び前記第二高調波発生素子は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されており、
前記利得部は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されている
ことを特徴とする発光素子の制御方法。
【請求項１０】
請求項９記載の発光素子の制御方法において、
前記温度モニタにより測定した前記環境温度に基づいて、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第３の駆動信号を生成し、
前記第３の駆動信号によって前記第２のヒータを駆動し、前記利得部の温度を制御する
ことを特徴とする発光素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザと第二高調波発生素子とを用いて倍周波数のレーザ光を出力する発光装置及びその制御方法に関する。
【背景技術】
【０００２】
半導体レーザは様々な波長帯で幅広く利用されているが、近年マイクロプロジェクタや高視感度レーザポインタとして５３０ｎｍ帯の緑色レーザの需要が高まっている。緑色を出力する半導体レーザについては、直接５３０ｎｍ帯で発振させる方法と、赤外の１０６０ｎｍ帯で発振させたレーザ光を第二次高調波発生（Second Harmonic Generation：ＳＨＧ）により５３０ｎｍのレーザ光とする方法の２通りで研究・開発が進められている。特に、動作電圧や電力変換効率の面からＳＨＧを利用する後者の方式が有利であると目されている。
【０００３】
ＳＨＧを用いた素子は、１０６０ｎｍ帯のマスタ光源として単一縦モード発振するレーザ光源が求められ、例えば、分布帰還型（Distributed Feed-Back：ＤＦＢ）レーザ＋ＳＨＧ素子、分布反射型（Distributed Bragg Reflector：ＤＢＲ）レーザ＋ＳＨＧ素子などが提案されている。何れの構造においても、半導体レーザの発振波長とＳＨＧ素子の擬似位相整合（Quasi Phase Matching：ＱＰＭ）波長とを精密に合わせ込むことが求められ、一般的にはペルチェ素子のような熱電クーラ（Thermoelectric Cooler：ＴＥＣ）を用いて波長制御が行われている。
【０００４】
しかしながら、ＴＥＣの消費電力は使用環境温度によっては数Ｗ程度に達し、電力変換効率（Wall-Plug Efficiency：ＷＰＥ）の改善の妨げとなっていた。また、出力強度の変調は半導体レーザの出力を変調して行う、すなわち駆動電流を変調して行うため、発振波長がＳＨＧ素子のＱＰＭ波長からずれてしまうこともあった。
【０００５】
発振波長とＱＰＭ波長とのずれに対しては、ＤＦＢレーザ又はＤＢＲレーザと半導体光増幅器（Semiconductor Optical Amplifier：ＳＯＡ）とからなるＭＯＰＡ（Master Oscillator Power Amplifier）構造にＳＨＧ素子を組み合わせた構造が提案されている。ＭＯＰＡ構造では半導体レーザを定電流動作し、ＳＯＡで強度変調・強度調整を行うことにより、半導体レーザ部での発振波長変動を抑制し、ＳＨＧ素子のＱＰＭ波長からのずれを抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２２８５５６号公報
【特許文献２】特開２００９−１６４４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＳＨＧ素子のＱＰＭは非常に狭い波長スペクトルを有しているため、ＭＯＰＡ構造によっても半導体レーザとＳＯＡとの間の熱的なクロストークによる波長ずれを完全に抑制することは難しかった。例えば、ＳＯＡの駆動信号により半導体レーザの発振波長がドリフトして色調変化してしまうという一種のパターン効果により、ＳＨＧ素子出力で波形歪みが発生することがあった。
【０００８】
また、ＭＯＰＡ構造の場合でも、ＴＥＣを使用しない場合には、やはり環境温度変化による半導体レーザの発振波長とＳＨＧ素子のＱＰＭ波長との間のずれが生じる。これは、ＳＨＧ素子のＱＰＭ波長の温度依存性と、ＤＦＢレーザやＤＢＲレーザの発振波長を決める回折格子のブラッグ波長の温度依存性とが異なることが原因である。
【０００９】
加えてＭＯＰＡ構造の場合、半導体レーザの発振波長とＳＯＡの利得スペクトルの温度依存性が大きく異なることも問題の一つに挙げられる。ＷＰＥの改善のためＴＥＣフリーでの動作を考える場合、出力特性の劣化が大きい高温条件に合わせて半導体レーザの発振波長と利得ピーク波長との間の離調幅を設計することが望ましいが、前述の半導体レーザの発振波長とＳＯＡの利得ピーク波長の温度依存性が異なるため、低温側では逆に離調幅が大きくなりすぎてしまう。このため、低温側でファブリペロー発振してしまうことがあり、ＭＯＰＡ構造でもＴＥＣフリー化による低消費電力緑色レーザモジュールの実現には課題があった。
【００１０】
本発明の目的は、半導体レーザと高調波発生素子とを用いて倍周波数のレーザ光を出力する発光装置に関し、出力特性の劣化を抑制しうる発光装置の構造及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１１】
実施形態の一観点によれば、半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子とを有し、前記半導体レーザ及び前記第二高調波発生素子は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されており、前記利得部は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されている発光装置が提供される。
【００１２】
また、実施形態の他の観点によれば、半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、前記温度モニタにより環境温度を測定し、前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第１のヒータの第１の駆動信号を生成し、前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第１のヒータの第２の駆動信号を生成し、前記第１の駆動信号及び前記第２の駆動信号に基づいて前記第１のヒータを駆動し、前記半導体レーザの温度を制御し、前記半導体レーザ及び前記第二高調波発生素子は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されており、前記利得部は、前記半導体レーザと前記高調波発生素子とを用いた発光装置において出力特性の劣化が大きい高温条件における環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されている発光素子の制御方法が提供される。
【発明の効果】
【００１３】
開示の発光装置及びその制御方法によれば、環境温度が変化した場合にも、ＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、ＳＯＡの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、第１実施形態による発光装置の発光素子の構造を示す概略図である。
【図２】図２は、第１実施形態による発光装置の半導体光源部の構造を示す平面図である。
【図３】図３は、第１実施形態による発光装置の半導体光源部の構造を示す概略断面図（その１）である。
【図４】図４は、第１実施形態による発光装置の半導体光源部の構造を示す概略断面図（その２）である。
【図５】図５は、第１実施形態による発光装置の駆動ユニットの構造を示すブロック図である。
【図６】図６は、ＤＦＢレーザの発振波長のドリフトによる出力波形の歪みを説明するタイミングチャートである。
【図７】図７は、ＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長の温度依存性を示すグラフである。
【図８】図８は、環境温度変化によるＤＦＢレーザの発振波長とＳＯＡの利得スペクトルの変化の一例を示すグラフである。
【図９】図９は、第１実施形態による発光装置の動作を示すタイミングチャートである。
【図１０】図１０は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その１）である。
【図１１】図１１は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その２）である。
【図１２】図１２は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その３）である。
【図１３】図１３は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その４）である。
【図１４】図１４は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その５）である。
【図１５】図１５は、第１実施形態による発光装置の半導体光源部の製造方法を示す平面図（その１）である。
【図１６】図１６は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その６）である。
【図１７】図１７は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その７）である。
【図１８】図１８は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その８）である。
【図１９】図１９は、第１実施形態による発光装置の半導体光源部の製造方法を示す平面図（その２）である。
【図２０】図２０は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その９）である。
【図２１】図２１は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その１０）である。
【図２２】図２２は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その１１）である。
【図２３】図２３は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その１２）である。
【図２４】図２４は、第１実施形態による発光装置の半導体光源部の製造方法を示す工程断面図（その１３）である。
【図２５】図２５は、第１実施形態による発光装置の半導体光源部の製造方法を示す平面図（その３）である。
【図２６】図２６は、第１実施形態による発光装置の半導体光源部の製造方法を示す平面図（その４）である。
【図２７】図２７は、第２実施形態による発光装置の発光素子の構造を示す概略図である。
【図２８】図２８は、第３実施形態による発光装置の発光素子の構造を示す概略図である。
【発明を実施するための形態】
【００１５】
［第１実施形態］
第１実施形態による発光装置及びその制御方法について図１乃至図２６を用いて説明する。
【００１６】
図１は、本実施形態による発光装置の発光素子の構造を示す概略図である。図２は、本実施形態による発光装置の半導体光源部の構造を示す平面図である。図３及び図４は、本実施形態による発光装置の半導体光源部の構造を示す概略断面図である。図５は、本実施形態による発光装置の駆動ユニットの構造を示すブロック図である。図６は、ＤＦＢレーザの発振波長のドリフトによる波形歪みを示すタイミングチャートである。図７は、ＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長の温度依存性を示すグラフである。図８は、環境温度変化によるＤＦＢレーザの発振波長とＳＯＡの利得スペクトルの変化の一例を示すグラフである。図９は、本実施形態による発光装置の動作を示すタイミングチャートである。図１０乃至図２６は、本実施形態による発光装置の半導体光源部の製造方法を示す工程図である。
【００１７】
はじめに、本実施形態による発光装置の構造について図１乃至図５を用いて説明する。
【００１８】
本実施形態による発光装置は、発光素子１００と、発光素子１００を制御する制御ユニット２００とを有している。
【００１９】
発光素子１００は、図１に示すように、マスタ光源となる半導体光源部１１０と、半導体光源部１１０の出力光から第二次高調波を発生させるＳＨＧ部１２０とを有している。半導体光源部１１０とＳＨＧ部１２０とは、レンズ１３０によって光学的に結合されている。
【００２０】
半導体光源部１１０はケース１４０に設けられたヒートシンク１４２上にマウントされており、同一の半導体基板上に集積されたＤＦＢレーザ１１２とＳＯＡ１１４とを有している。ＤＦＢレーザ１１２及びＳＯＡ１１４の近傍には、それぞれ、薄膜ヒータ１１６及び１１８が設けられている。ＳＨＧ部１２０は、ケース１４０に設けられたヒートシンク１４４上にマウントされており、ＳＨＧ素子１２２を有している。
【００２１】
半導体光源部１１０の構造について、図２乃至図４を用いてより具体的に説明する。図３は図２のＡ−Ａ′線断面図であり、図４は図２のＢ−Ｂ′線断面図である。
【００２２】
ｎ−ＧａＡｓ基板１０上には、ｎ−ＧａＡｓバッファ層１２、ｎ−ＡｌＧａＡｓクラッド層１４、活性層２６、ｐ−ＡｌＧａＡｓクラッド層２８、ｐ−ＧａＡｓ回折格子層３０、ｐ−ＩｎＧａＰ上部クラッド層３４、及びｐ−ＧａＡｓコンタクト層３６が順次形成されている。ＤＦＢレーザ部のｐ−ＧａＡｓ回折格子層３０には、回折格子３２が形成されている。ｐ−ＩｎＧａＰ上部クラッド層３４及びｐ−ＧａＡｓコンタクト層３６は、リッジ状に加工されており、リッジ導波路構造４２を形成している。リッジ導波路構造４２の側面部には、保護膜４４及び有機絶縁層４６が形成されている。
【００２３】
ＤＦＢレーザ部のｐ−ＧａＡｓコンタクト層３６には、ＤＦＢレーザ制御用電極５０が設けられている。ＤＦＢレーザ制御用電極５０には、電極パッド５０Ｐが接続されており、保護膜５４に形成されたパッド開口部７０によって露出されている。ＤＦＢレーザ制御用電極５０上には、保護膜５４を介してＤＦＢレーザ制御用ヒータ６６が形成されている。ＤＦＢレーザ制御用ヒータ６６には、電極パッド６６Ｐが接続されている。
【００２４】
ＳＯＡ部のｐ−ＧａＡｓコンタクト層３６には、ＳＯＡ制御用電極５２が設けられている。ＳＯＡ制御用電極５２には、電極パッド５２Ｐが接続されており、保護膜５４に形成されたパッド開口部７０によって露出されている。ＳＯＡ制御用電極５２上には、保護膜５４を介してＳＯＡ制御用ヒータ６８が形成されている。ＳＯＡ制御用ヒータ６８には、電極パッド６８Ｐが接続されている。
【００２５】
リッジ導波路構造４２のＤＦＢレーザ部側の劈開面には図示しない反射膜のコーティングが施されており、リッジ導波路構造４２のＳＯＡ部側の劈開面には図示しない無反射膜のコーティングが施されている。
【００２６】
ＤＦＢレーザ１１２及びＳＨＧ素子１２２は、高温（例えば８０℃）におけるＤＦＢレーザ１１２の発振波長とＳＨＧ素子１２２のＱＰＭ波長とが整合するように、設計されている。また、ＳＯＡ１１４は、高温（例えば８０℃）における利得ピーク波長がＤＦＢレーザ１１２の発振波長よりも所定値（例えば７ｎｍ）だけ短波長側に位置するように、設計されている。高温とは、例えば、駆動時に想定される環境温度の最高値である。また、利得ピーク波長とＤＦＢレーザ１１２の発振波長との間の離調幅は、出力特性を維持するため必要な所定値が適宜選択される。
【００２７】
ＤＦＢレーザ１１２の電極パッド５０Ｐ、薄膜ヒータ１１６（ＤＦＢレーザ制御用ヒータ６６）の電極パッド６６Ｐは、ワイヤにより外部接続端子１５０，１５２に、それぞれ接続されている。ＳＯＡ１１４の電極パッド５２Ｐ、薄膜ヒータ１１８（ＳＯＡ制御用ヒータ６８）の電極パッド６８Ｐは、ワイヤにより外部接続端子１５４，１５６に、それぞれ接続されている。薄膜ヒータ１１６，１１８の他方の電極パッド６６Ｐ，６８Ｐは、図示しないワイヤにより基準電位（例えば接地電位）に接続されている。
【００２８】
ケース１４０上には、ケース温度情報をモニタするためのサーミスタ１４６が設けられている。サーミスタ１４６は、ワイヤにより外部接続端子１５８に接続されている。
【００２９】
発光素子１００の外部接続端子１５０，１５２，１５４，１５６，１５８は、制御ユニット２００に接続されている。
【００３０】
制御ユニット２００は、図５に示すように、信号処理を行うプロセッサ２０２を有している。また、環境温度に対するＤＦＢレーザ制御用ヒータ１１６の駆動信号（ＤＣ成分）を格納するルックアップテーブル（ＬＵＴ１）２０４を有している。また、ＳＯＡへの入力信号に対するＤＦＢレーザ制御用ヒータ１１６の駆動信号（ＲＦ成分）を格納するルックアップテーブル（ＬＵＴ２）２０６を有している。また、環境温度に対するＳＯＡ制御用ヒータ１１８の駆動信号を格納するルックアップテーブル（ＬＵＴ３）２０８を有している。また、ＤＦＢレーザ制御用ヒータ１１６の駆動信号に遅延を加えるための情報を記憶するメモリ（メモリ１）２１０を有している。また、ＤＦＢレーザ１１２の駆動条件等が格納されるメモリ（メモリ２）２１２を有している。また、プロセッサ２０２から出力される信号に応じてＤＦＢレーザ１１２、ＳＯＡ１１４、ＤＦＢ制御用ヒータ１１６、ＳＯＡ制御用ヒータ１１８を駆動するドライバ２１４を有している。
【００３１】
次に、本実施形態による発光装置の動作を説明する前に、ＭＯＰＡ構造の発光装置の課題について、図６乃至図８を用いて改めて説明する。
【００３２】
前述のように、ＭＯＰＡ構造では、半導体レーザを定電流動作させ、ＳＯＡで強度変調・強度調整を行うことで半導体レーザ部での発振波長変動を抑制し、ＳＨＧ素子のＱＰＭ波長からのずれを抑制することができる。
【００３３】
しかしながら、ＳＨＧ素子のＱＰＭ波長は非常に狭い波長スペクトルを有しているため、ＭＯＰＡ構造でもＤＦＢレーザとＳＯＡとの間の熱的なクロストークによる波長ずれを完全に抑制することは難しい。例えば、ＳＯＡの駆動信号によりＤＦＢレーザの発振波長がドリフトして色調変化してしまうという一種のパターン効果により、ＳＨＧ素子出力で波形歪みが発生することがあった。
【００３４】
例えば図６に示すように、ＳＯＡに駆動信号が入力されると、ＳＯＡ駆動による温度上昇により、ＤＦＢレーザ部の温度が時差（図中、遅延時間）を伴って上昇する。ＤＦＢレーザ部の温度が上昇すると、導波路内の屈折率が変化して発振波長が長波長側にシフトする。これにより、遅延時間後のＳＨＧ出力が低下し、ＳＨＧ素子出力で波形歪みが発生する。このように、ある時間遅れを伴った熱干渉により、波形歪みが発生する。
【００３５】
また、ＭＯＰＡ構造の場合でも、ＴＥＣを使用しない場合には、やはり環境温度変化によるＤＦＢレーザの発振波長とＳＨＧ素子のＱＰＭ波長との間のずれが生じる。これは、ＳＨＧ素子のＱＰＭ波長の温度依存性と、ＤＦＢレーザの発振波長を決める回折格子のブラッグ波長の温度依存性とが異なることが原因である。加えてＭＯＰＡ構造の場合、ＤＦＢレーザの発振波長とＳＯＡの利得スペクトルの温度依存性が大きく異なることも挙げられる。
【００３６】
例えば図７に示すように、ＤＦＢレーザ１１２の温度依存性は０．１０ｎｍ／ｄｅｇ程度である。これに対して、ＳＨＧ素子１２２のＱＰＭ波長の温度依存性は０．０８ｎｍ／ｄｅｇ程度である。また、ＳＯＡ１１４の利得ピーク波長の温度依存性は０．４０ｎｍ／ｄｅｇ程度である。
【００３７】
ＷＰＥの改善のためＴＥＣフリーでの動作を考える場合、出力特性の劣化が大きい高温条件に合わせて半導体レーザの発振波長とＳＯＡの利得ピーク波長との間の離調幅を設計することが望ましい。しかしながら、前述のようにＤＦＢレーザの発振波長とＳＯＡの利得ピーク波長とでは温度依存性が異なるため、低温側では逆に離調幅が大きくなりすぎてしまう（図８参照）。このため、低温側でファブリペロー発振（ＦＰ発振）してしまうことがあり、ＭＯＰＡ構造でもＴＥＣフリー化による低消費電力緑色レーザモジュールの実現には課題がある。
【００３８】
次に、本実施形態による発光装置の動作について図１、図２及び図５を用いて説明する。
【００３９】
制御ユニット２００のプロセッサ２０２には、ビデオ信号と、サーミスタ１４６により測定されたケース１４０の温度情報が入力される。ビデオ信号は、発光装置の駆動信号であり、表示のオン／オフや発光強度の情報等が含まれる。ケース１４０の温度情報は、半導体光源部１１０をフィードバック制御する際に用いる環境温度として利用される。
【００４０】
ケース１４０の温度情報は、特に限定されるものではないが、例えば１００ｍｓｅｃ毎に取得し更新するものとする。これは、後述するＳＯＡ駆動信号を時間平均化処理した信号に比べれば遙かに低速であり、ヒータ駆動信号のＤＣ成分と言える。温度情報の分解能は、ＳＨＧ素子１２２のＱＰＭ波長スペクトルを考慮して決定することが望ましく、特に限定されるものではないが、例えば０．１ｄｅｇとする。
【００４１】
プロセッサ２０２は、入力されたケース１４０の温度情報を元にして、ルックアップテーブル（ＬＵＴ１）２０４を参照し、ＤＦＢレーザ制御用ヒータ１１６の駆動信号のＤＣ成分を取得する。ここで、ルックアップテーブル（ＬＵＴ１）２０４には、各ケース温度に対して、ＤＦＢレーザ１１２の発振波長をＳＨＧ素子１２２のＱＰＭ波長に整合させるのに必要な、ＤＦＢレーザ制御用ヒータ１１６の駆動信号の値（ＤＦＢレーザ制御用ヒータ１１６に投入する電力の情報）が格納されている。
【００４２】
前述のように、ＳＨＧ素子１２２のＱＰＭ波長の温度依存性は０．０８ｎｍ／ｄｅｇ程度、対してＤＦＢレーザ１１２の温度依存性は０．１０ｎｍ／ｄｅｇ程度である。ＤＦＢレーザ１１２に装荷されたＤＦＢ制御用ヒータ１１６は温度を上昇させる方向にしか機能しないため、高温側でＤＦＢレーザ１１２の発振波長とＳＨＧ素子のＱＰＭ波長とが整合するように、ＤＦＢレーザ１１２の発振波長を予め設定しておく。すなわち、低温側ではＤＦＢレーザ制御用ヒータ１１６を駆動してＤＦＢレーザの発振波長を長波長側にシフトさせ、ＳＨＧ素子１２２のＱＰＭ波長と整合させる。例えば、ＳＨＧ素子１２２のＱＰＭ波長が２５℃で１０６１．０ｎｍ、８０℃で１０６５．４ｎｍ、ＤＦＢレーザ１１２の発振波長が２５℃で１０５９．９ｎｍ、８０℃で１０６５．４ｎｍとなるように、設定しておく。
【００４３】
例えばケース温度が２５℃の場合、ＤＦＢレーザ１１２の発振波長を１０５９．９ｎｍから１０６１．０ｎｍに長波化してＳＨＧ素子１２２のＱＰＭ波長に整合させるように、ＤＦＢレーザ制御用ヒータ１１６を駆動することになる。ルックアップテーブル（ＬＵＴ１）２０４には、このときに必要なＤＦＢレーザ制御用ヒータ１１６の駆動信号の値（ＤＦＢレーザ制御用ヒータ１１６に投入する電力の情報）が格納されている。
【００４４】
ルックアップテーブル（ＬＵＴ１）２０４を参照して得られるこのＤＦＢレーザ制御用ヒータ１１６の駆動信号の値は、ＤＦＢレーザ制御用ヒータ１１６を駆動する際の駆動信号のＤＣ成分の値となる。
【００４５】
同時にプロセッサ２０２は、入力されたビデオ信号を元に時間平均化処理を行い、平均化処理で得られた値を元にルックアップテーブル（ＬＵＴ２）２０６を参照し、ＤＦＢレーザ制御用ヒータ１１６の駆動信号を取得する。
【００４６】
前述の通り、ＤＦＢレーザ１１２の発振波長は、ＳＯＡ１１４に入力される強度変調信号により発生する熱によって擾乱を受けて波形歪みを引き起こす（図３参照）。ルックアップテーブル（ＬＵＴ２）２０６には、この熱干渉をキャンセルするようなＤＦＢレーザ制御用ヒータ１１６の駆動信号情報が格納されている。すなわち、ルックアップテーブル（ＬＵＴ２）２０６には、ＳＯＡ１１４への入力信号に対して、ＳＯＡ１１４への入力信号によるＤＦＢレーザ１１２の温度増加を補償するのに必要な、ＤＦＢレーザ制御用ヒータ１１６の駆動信号の値が格納されている。ルックアップテーブル（ＬＵＴ２）２０６の参照には、ＳＯＡ強度変調信号つまりビデオ信号を時間平均化したデータを用いることが望ましい。
【００４７】
プロセッサ２０２に入力されたビデオ信号はプロセッサ２０２及びドライバ２１４を経由してＳＯＡ１１４へ送られるが、同時にプロセッサ２０２で時間平均化処理が行われる。ＳＯＡ駆動信号の平均化処理時間の最適な平均化時間幅は、素子構造やモジュール部材、実装形態により変化するが、例えば１００ｍｓｅｃ程度とすることができる。
【００４８】
プロセッサ２０２は、時間平均化処理で得られたデータを用いてルックアップテーブル（ＬＵＴ２）２０６を参照し、ビデオ信号に依存したＤＦＢレーザ制御用ヒータ１１６の駆動信号を取得する。この信号は、１００ＭＨｚ程度の周波数のビデオ信号と同じ周波数信号であるため、ルックアップテーブル（ＬＵＴ１）２０４から取得されたＤＦＢレーザ制御用ヒータ１１６の駆動信号より遙かに高周波である。
【００４９】
ルックアップテーブル（ＬＵＴ２）２０６を参照して得られるこのＤＦＢレーザ制御用ヒータ１１６の駆動信号の値は、ＤＦＢレーザ制御用ヒータ１１６を駆動する際の駆動信号のＲＦ成分の値となる。
【００５０】
強度変調によりＳＯＡ１１４で発生した熱は、ＤＦＢレーザ１１２に伝導するまである時間遅れを伴う。このため、ＤＦＢレーザ制御用ヒータ１１６の駆動信号のＲＦ成分は、ＳＯＡ１１４からＤＦＢレーザ１１２までの熱伝導に要する時間分だけ入力を遅延させることが望ましい。
【００５１】
そこで、このように取得したＤＦＢレーザ制御用ヒータ１１６の駆動信号のＲＦ成分は、一度メモリ２１０に格納され、所定の遅延時間後にメモリ２１０から読み出され、ＤＦＢレーザ制御用ヒータ１１６の駆動に用いられる。ＳＯＡ１１４とＤＦＢレーザ１１２との間の熱干渉の遅延時間は、素子構造やモジュール部材、実装形態により変化するが、例えば５ｍｓｅｃ程度である。
【００５２】
このようにして、プロセッサ２０２は、ルックアップテーブル（ＬＵＴ１）２０４から取得したＤＦＢレーザ制御用ヒータ１１６の駆動信号のＤＣ成分と、ルックアップテーブル（ＬＵＴ２）２０６から取得したＤＦＢレーザ制御用ヒータ１１６の駆動信号のＲＦ成分とを得る。そして、プロセッサ２０２は、ＤＦＢレーザ制御用ヒータ１１６の駆動信号のＤＣ成分とＲＦ成分とを重畳し、ＤＦＢレーザ制御用ヒータ１１６の駆動信号を生成する。
【００５３】
同時にプロセッサ２０２は、入力されたケース１４０の温度情報を元にして、ルックアップテーブル（ＬＵＴ３）２０８を参照し、ＳＯＡ制御用ヒータ１１８の駆動信号を取得する。ここで、ルックアップテーブル（ＬＵＴ３）２０８には、各ケース温度に対して、ＳＨＧ素子１２２のＱＰＭ波長とＳＯＡ１１４の利得ピーク波長との間の離調幅を所定値以下にするために必要な、ＳＯＡ制御用ヒータ１１８の駆動信号の値（ＳＯＡ制御用ヒータ１１８に投入する電力の情報）が格納されている。離調幅の所定値とは、ＳＯＡ１１４のＦＰ発振を抑制するためのＳＨＧ素子１２２のＱＰＭ波長とＳＯＡ１１４の利得ピーク波長との間の離調幅である。
【００５４】
前述のように、ＤＦＢレーザ１１２の発振波長は、ＳＨＧ素子１２２のＱＰＭ波長と整合するように制御される。このため、ＳＯＡ１１４の利得ピーク波長とＤＦＢレーザ１１２の発振波長との間の離調幅についても、波長調整されたＤＦＢレーザ１１２の発振波長に基づいて考える。この波長調整されたＤＦＢレーザ１１２の発振波長とは、すなわちＳＨＧ素子１２２のＱＰＭ波長のことを指す。
【００５５】
ＳＯＡ１１４の離調調整において考慮すべき点は、高温側で出力特性を維持することと、低温側でＦＰ発振しないように離調幅が大きくなりすぎるのを抑制することである。ＳＯＡ１１４に装荷されたＳＯＡ制御用ヒータ１１８も温度を上昇させる方向にしか機能しないため、高温側で出力特性が有利となるように離調幅を設定し、低温側ではＳＯＡ制御用ヒータ１１８を駆動しＳＯＡ利得ピーク波長を長波長側にシフトさせてＦＰ発振を抑制する。
【００５６】
高温側での離調については、本発明者の検討により、８０℃でＤＦＢレーザの発振波長に対して−７ｎｍの離調となるようＳＯＡ利得ピーク波長を設定することにより、出力特性の低下を抑制できることが確認された。そこで、高温側におけるＳＯＡ１１４の利得ピーク波長の離調がＤＦＢレーザの発振波長に対して例えば−７ｎｍとなるように、ＳＯＡ１１４の利得ピーク波長を予め設定しておく。８０℃におけるＳＨＧ素子１２２のＱＰＭ波長及びＤＦＢレーザ１１２の発振波長を前述のように１０６５．４ｎｍに設定した場合、−７ｎｍの離調では８０℃におけるＳＯＡ１１４の利得ピーク波長は１０５８．４ｎｍとなる。
【００５７】
この場合、ＳＯＡ１１４の利得ピーク波長の温度依存性は前述のように０．４０ｎｍ／ｄｅｇ程度であるので、ＳＯＡ１１４の利得ピーク波長は、２５℃で１０３６．４ｎｍ、０℃で１０２６．４ｎｍとなる。０℃でのＳＯＡ１１４の利得ピーク波長とＳＨＧ素子のＱＰＭ波長及び波長調整されたＤＦＢレーザ１１２の発振波長との離調は、−３２．６ｎｍとなる。
【００５８】
ＦＰ発振のクライテリアとなる離調は、素子の利得特性、損失特性、素子両端面の反射率等様々なパラメータにより変化するが、本発明者の検討では離調が概ね−３０ｎｍ程度となるとＦＰ発振のリスクが増大することが確認されている。ＦＰ発振の可能性は素子の作成ばらつきにも左右されるため、ここでは余裕を持ちＦＰ発振のクライテリアを−２８ｎｍとする。このとき、低温側でＦＰ発振しないようＳＯＡ制御用ヒータ１１８を駆動してＳＯＡ１１４の利得ピーク波長を長波長側にシフトさせ、離調幅が２８ｎｍ以上にならないように調整する。上述の例では、環境温度が１５℃以下の範囲ではＳＯＡ１１４のヒータを調整することで離調幅が２８ｎｍ以上にならないように抑制する。ルックアップテーブル（ＬＵＴ３）２０８には、このときに必要なＳＯＡ制御用ヒータ１１８に投入する電力の情報が格納されている。
【００５９】
ルックアップテーブル（ＬＵＴ３）２０８を参照して得られるこのＳＯＡ制御用ヒータ１１８の駆動信号の値は、ＳＯＡ制御用ヒータ１１８を駆動する際の駆動信号の値となる。
【００６０】
プロセッサ２０２は、このように生成したＤＦＢレーザ制御用ヒータ１１６の駆動信号及びＳＯＡ制御用ヒータ１１８の駆動信号をドライバ２１４に送信する。また、プロセッサ２０２は、ＤＦＢレーザ１１２の駆動条件を制御ユニット内のメモリ２１２から取得し、ドライバ２１４へ送信する。また、外部から入力されたビデオ信号をドライバ２１４へと送信し、ＳＯＡ駆動信号を生成する。ドライバ２１４は、プロセッサから入力された各種駆動信号に基づき発光素子１００を制御し、ビデオ信号に応じた光を発生する。
【００６１】
以上のような制御を行うことで、環境温度、すなわちケース温度が変化しても、ＳＨＧ素子１２２のＱＰＭ波長とＤＦＢレーザ１１２の発振波長、ＳＯＡ１１４の利得ピーク波長が好適な関係に保たれ、出力特性劣化を抑制することができる。また、ＳＯＡ１１４の強度変調に伴う熱的なクロストークによる波形歪みを抑制することができる。
【００６２】
図９は、ＳＯＡ１１４の駆動信号に対応するＤＦＢレーザ制御用ヒータ１１６の駆動信号を印加した場合の、ＳＯＡ１１４の駆動信号、ＤＦＢレーザ１１２の温度変化、ＤＦＢレーザ１１２の発振波長、ＤＦＢレーザ制御用ヒータ１１６の駆動信号のタイミングチャートの概略図である。
【００６３】
図９に示すように、ＳＯＡ１１４からＤＦＢレーザ１１２への熱伝導時間を考慮した遅延時間をおいてＳＯＡ１１４の駆動信号に対応するＤＦＢレーザ制御用ヒータ１１６の駆動信号を印加することにより、ＤＦＢレーザ１１２部の温度を一定に保つことができる。これにより、ＤＦＢレーザ１１２の発振波長を一定に保つことができ、ＳＨＧ出力の波形歪みを抑制することができる。
【００６４】
また、本実施形態による発光装置では、ＤＦＢレーザ１１２及びＳＯＡ１１４の温度制御は薄膜ヒータにより行うため、ＴＥＣを用いて温度制御を行う場合と比較して、消費電力を低減することができ、電力変換効率を改善することができる。
【００６５】
また、半導体光源部１１０とＳＨＧ素子１２２とは別のヒートシンク１４２，１４４上に形成されており、ＤＦＢレーザ１１２及びＳＯＡ１１４の加熱によるＳＨＧ素子１２２への影響を抑制することができる。
【００６６】
次に、本実施形態による発光素子１００の製造方法について図１０乃至図２６を用いて説明する。なお、図１０乃至図１２は図２のＡ−Ａ′線に沿った工程断面図であり、図１３，１４，１６〜１８，２０〜２４は図２のＢ−Ｂ′線に沿った工程断面図であり、図１５，１９，２５，２６は  製造途中の表面状態を示す平面図である。
【００６７】
まず、例えばｎ−ＧａＡｓ基板１０上に、例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法により、例えば膜厚３００ｎｍのｎ−ＧａＡｓをエピタキシャル成長し、ｎ−ＧａＡｓバッファ層１２を形成する。
【００６８】
次いで、ｎ−ＧａＡｓバッファ層１２上に、例えばＭＯＣＶＤ法により、例えば膜厚２０００ｎｍのｎ−ＡｌＧａＡｓをエピタキシャル成長し、ｎ−ＡｌＧａＡｓクラッド層１４を形成する。
【００６９】
次いで、ｎ−ＡｌＧａＡｓクラッド層１４上に、例えばＭＯＣＶＤ法により、例えば、膜厚４０ｎｍのｉ−ＧａＡｓ、膜厚７ｎｍのｉ−ＩｎＧａＡｓ、膜厚２０ｎｍのｉ−ＧａＡｓ、膜厚７ｎｍのｉ−ＩｎＧａＡｓ、膜厚４０ｎｍのｉ−ＧａＡｓを、順次エピタキシャル成長する。これにより、ｎ−ＡｌＧａＡｓクラッド層１４上に、ｉ−ＧａＡｓバリア層２０を介して積層された２層のｉ−ＩｎＧａＡｓ井戸層１８，２２がｉ−ＧａＡｓ ＳＣＨ層１６，２４により挟持された活性層２６を形成する。ここでは、ｉ−ＧａＡｓバリア層２０を介して積層された２層のｉ−ＩｎＧａＡｓ井戸層１８，２２を有するＭＱＷ層２２を形成するが、井戸層の層数は２層に限定されるものではない。
【００７０】
次いで、活性層２６上に、例えばＭＯＣＶＤ法により、例えば膜厚１５０ｎｍのｐ−ＡｌＧａＡｓをエピタキシャル成長し、ｐ−ＡｌＧａＡｓクラッド層２８を形成する。
【００７１】
次いで、ｐ−ＡｌＧａＡｓクラッド層２８上に、例えばＭＯＣＶＤ法によりｐ−ＧａＡｓをエピタキシャル成長し、ｐ−ＧａＡｓ回折格子層３０を形成する（図１０）。
【００７２】
次いで、ｐ−ＧａＡｓ回折格子層３０の表面に、回折格子パターン３２を形成する（図１１）。例えば、まず、ｐ−ＧａＡｓ回折格子層３０上に、レジストを塗布する。次いで、電子ビーム露光や干渉露光により、レジストに回折格子パターンを露光する。次いで、レジストを現像し、回折格子パターンをレジストに転写する。次いで、現像したレジストをマスクとしてｐ−ＧａＡｓ回折格子層３０の表面部を例えば２５ｎｍ程度エッチングし、回折格子パターン３２を形成する。ｐ−ＧａＡｓ回折格子層３０のエッチングには、例えば、アンモニア水、過酸化水素水、及び水の混合溶液を用いることができる。回折格子パターン３２は、ＤＦＢレーザ部のみに形成し、ＳＯＡ部には形成しない。回折格子パターン３２の周期を１５５．６ｎｍとすれば、波長１０６０ｎｍ付近のブラッグ波長が得られる。
【００７３】
次いで、ｐ−ＧａＡｓ回折格子層３０上に、例えばＭＯＣＶＤ法により、回折格子パターン３２を埋め込むように、例えば膜厚１０００ｎｍのｐ−ＩｎＧａＰをエピタキシャル成長し、ｐ−ＩｎＧａＰ上部クラッド層３４を形成する。
【００７４】
次いで、ｐ−ＩｎＧａＰ上部クラッド層３４上に、例えばＭＯＣＶＤ法により、例えば膜厚３００ｎｍのｐ−ＧａＡｓをエピタキシャル成長し、ｐ−ＧａＡｓコンタクト層３６を形成する（図１２）。
【００７５】
次いで、ｐ−ＧａＡｓコンタクト層３６上に、例えばＣＶＤ法によりシリコン酸化膜３８を形成する。
【００７６】
次いで、フォトリソグラフィにより、シリコン酸化膜３８上に、ＤＦＢレーザ及びＳＯＡの導波路パターンを有するフォトレジスト膜４０を形成する（図１３）。
【００７７】
次いで、フォトレジスト膜４０をマスクとして、例えば緩衝弗酸水溶液を用いたウェットエッチングによりシリコン酸化膜３８をエッチングし、導波路パターンをシリコン酸化膜３８に転写する。
【００７８】
次いで、フォトレジスト膜４０を除去する。
【００７９】
次いで、パターニングしたシリコン酸化膜３８をマスクとして、ウェットエッチングにより、ｐ−ＧａＡｓコンタクト層３６及びｐ−ＩｎＧａＰ上部クラッド層３４をパターニングし、ＤＦＢレーザ部及びＳＯＡ部に、リッジ導波路型構造４２を形成する（図１４、図１５）。リッジ幅を例えば２．０μｍ程度とすることにより、横高次モードの励振を抑えることができ、横基本モードだけが導波モードとなる。
【００８０】
ｐ−ＧａＡｓコンタクト層３６は、例えば、アンモニア水、過酸化水素水及び水の混合溶液によりエッチングすることができる。また、ｐ−ＩｎＧａＰ上部クラッド層３４は、例えば、塩酸及び酢酸の混合溶液によりエッチングすることができる。ｐ−ＧａＡｓ回折格子層３０は塩酸及び酢酸のエッチャントによりエッチングされないため、ｐ−ＧａＡｓ回折格子層３０上でエッチングが停止する。
【００８１】
このようにしてリッジ導波路構造４２を形成した後、ｐ−ＧａＡｓコンタクト層３６上に残存しているシリコン酸化膜３８を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより、除去する。
【００８２】
次いで、リッジ導波路構造４２の全体を覆うように、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜の保護膜４４を形成する。
【００８３】
次いで、保護膜４４上に、例えばスピンコート法により、有機絶縁材料、例えばＢＣＢ（Benzocyclobutene：ベンゾシクロブテン）を塗布してリッジ導波路構造を埋め込み、熱処理を行って硬化させることにより、有機絶縁層４６を形成する（図１６）。
【００８４】
次いで、有機絶縁層４６の全体を反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）等によりエッチングし、リッジ導波路構造４２の頂部を覆う保護膜４４を露出させる（図１７）。
【００８５】
次いで、フォトリソグラフィにより、ＤＦＢレーザ駆動用電極５０及びその電極パッド５０Ｐ、並びにＳＯＡ駆動用電極５２及びその電極パッド５２Ｐのパターンを有するフォトレジスト膜（図示せず）を形成する。
【００８６】
次いで、このフォトレジスト膜をマスクとして、露出した部分の保護膜４４を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより除去し、リッジ導波路構造４２の頂部のｐ−ＧａＡｓコンタクト層３６を露出させる。
【００８７】
次いで、フォトレジスト膜を除去する。
【００８８】
次いで、全面に、例えば電子ビーム蒸着法により、Ｔｉ／Ｐｔ／Ａｕ膜４８を形成する。
【００８９】
次いで、レジスト上のＴｉ／Ｐｔ／Ａｕ膜４８をレジストとともに除去し、Ｔｉ／Ｐｔ／Ａｕ膜４８をｐ−ＧａＡｓコンタクト層３６上に選択的に残存させる（図１８）。
【００９０】
次いで、熱処理を施すことにより、Ｔｉ／Ｐｔ／Ａｕ膜４８により、ＤＦＢレーザ駆動用電極５０及び電極パッド５０Ｐ、ＳＯＡ駆動用電極５２及び電極パッド５２Ｐを形成する（図１９）。
【００９１】
次いで、全面に、例えばＣＶＤ法によりシリコン酸化膜を堆積し、シリコン酸化膜の保護膜５４を形成する（図２０）。保護膜５４は、ＤＦＢレーザ駆動用電極５０及びＳＯＡ駆動用電極５２と、ＤＦＢレーザ制御用ヒータ６６及びＳＯＡ制御用ヒータ６８との間を絶縁するためのものである。
【００９２】
次いで、保護膜５４上に、例えば電子ビーム蒸着法により、Ｔｉ／Ｐｔ／Ａｕ膜５６を形成する。
【００９３】
次いで、フォトリソグラフィにより、Ｔｉ／Ｐｔ／Ａｕ膜５６に、ＤＦＢレーザ制御用ヒータ６６及びその電極パッド６６Ｐ、並びにＳＯＡ制御用ヒータ６８及びその電極パッド６８Ｐのパターンの開口部６０を有するフォトレジスト膜５８を形成する（図２１）。
【００９４】
次いで、Ｔｉ／Ｐｔ／Ａｕ膜５０を電極として、フォトレジスト膜５８の開口部６０内に、Ａｕメッキ膜６２を形成する（図２２）。
【００９５】
次いで、フォトレジスト膜５８を除去する。
【００９６】
次いで、Ａｕメッキ膜６２をマスクとして、全面をドライエッチングし、Ａｕメッキ膜６２が形成されていない領域の余分なＴｉ／Ｐｔ／Ａｕ膜５６を除去する（図２３）。
【００９７】
次いで、フォトリソグラフィにより、Ｔｉ／Ｐｔ構造の薄膜ヒータとする部分に開口部を有するフォトレジスト膜を形成する。開口部には、保護膜５４上に形成されたＴｉ／Ｐｔ／Ａｕ膜５６とＡｕメッキ膜６２の積層構造が露出される。なお、ＤＦＢレーザ制御用ヒータ６６の電極パッド６６Ｐ及び電極パッド６６とヒータ６６とを接続するリード線の部分、ＳＯＡ制御用ヒータ６８の電極パッド６８Ｐ及び電極パッド６８Ｐとヒータ６８とを接続するリード線の部分は、フォトレジスト膜で覆っておく。
【００９８】
次いで、このフォトレジスト膜をマスクとして、例えばシアン化物系溶液を用いたウェットエッチングを行い、開口部内のＡｕメッキ膜５６と、Ｔｉ／Ｐｔ／Ａｕ膜５６のＡｕ膜とをエッチングし、リッジ導波路構造４２の上部にＴｉ／Ｐｔ膜６４を形成する（図２４）。
【００９９】
これにより、Ｔｉ／Ｐｔ膜６４により形成されたＤＦＢ制御用ヒータ６６及びＴｉ／Ｐｔ／Ａｕ膜５６及びＡｕメッキ膜６２により形成された電極パッド６６Ｐを形成する。また、Ｔｉ／Ｐｔ膜６４により形成されたＳＯＡ制御用ヒータ６８及びＴｉ／Ｐｔ／Ａｕ膜５６及びＡｕメッキ膜６２により形成された電極パッド６８Ｐを形成する（図２５）。
【０１００】
次いで、フォトリソグラフィにより、ＤＦＢレーザの電極パッド５０Ｐ部分及びＳＯＡの電極パッド５２Ｐ部分に開口部を有するフォトレジスト膜を形成する。
【０１０１】
次いで、このフォトレジストをマスクとして、開口部内の保護膜５４を、例えば緩衝弗酸水溶液を用いたウェットエッチングにより除去し、保護膜５４にパッド開口部７０を形成する（図２６）。
【０１０２】
次いで、ｎ−ＧａＡｓ基板１０の裏面側から、素子の厚さが約１５０μｍとなるように研磨した後、ＡｕＧｅ−Ａｕの下部電極（図示せず）を形成し、更にＡｕメッキを施す。
【０１０３】
次いで、基板を劈開して素子を適切な長さにし、ＤＦＢレーザ側の端面には例えば反射率が９５％の反射膜（ＨＲ膜）のコーティングを施し、ＳＯＡ側の端面には例えば反射率１％の無反射膜（ＡＲ膜）のコーティングを施す。なお、ＡＲ膜側が出力側となる。
【０１０４】
こうして、ＤＦＢレーザとＳＯＡとが同一基板上に集積され、薄膜ヒータがＤＦＢレーザとＳＯＡとに装荷された半導体光源部１１０を形成する。
【０１０５】
ＳＨＧ素子１２２の構造及び製造方法は、通常のＳＨＧ素子と同じであるため、ここでは説明を省略する。
【０１０６】
このように、本実施形態によれば、環境温度が変化した場合にもＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、ＳＯＡの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。
【０１０７】
［第２実施形態］
第２実施形態による発光装置及びその制御方法について図２７を用いて説明する。図１乃至図２６に示す第１実施形態による発光装置及びその制御方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【０１０８】
図２７は、本実施形態による発光装置の発光素子の構造を示す概略図である。
【０１０９】
本実施形態による発光装置は、図２７に示すように、ＤＦＢレーザ１１２とＳＯＡ１１４との間に、スペーサ領域１２４を設けたものである。
【０１１０】
ＤＦＢレーザ１１２とＳＯＡ１１４との間にスペーサ領域１２４を設けることにより、ＤＦＢレーザ１１２とＳＯＡ１１４との間の電気的・熱的なクロストークを緩衝することができる。
【０１１１】
スペーサ領域１２４では、リッジ導波路構造４２のｐ−ＧａＡｓコンタクト層３６を除去するようにしてもよい。これにより、ＤＦＢレーザ１１２とＳＯＡ１１４との間の電気的なクロストークを更に抑制することができる。
【０１１２】
本実施形態による発光装置の制御方法は、第１実施形態による発光装置の場合と同様である。
【０１１３】
このように、本実施形態によれば、環境温度が変化した場合にもＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、ＳＯＡの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。
【０１１４】
［第３実施形態］
第３実施形態による発光装置及びその制御方法について図２８を用いて説明する。図１乃至図２７に示す第１及び第２実施形態による発光装置及びその制御方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【０１１５】
図２８は、本実施形態による発光装置の発光素子の構造を示す概略図である。
【０１１６】
本実施形態による発光装置は、図２８に示すように、ＳＯＡ１１４の出射端面を劈開面に対して斜めに配置したものである。ＳＯＡ１１４の出射端面を劈開面に対して斜めに配置することにより、ＳＯＡ１１４の先端部における反射率を低減することができる。このとき、半導体光源部１１０は、図２８に示すように、ＳＨＧ素子１２２に対して斜めに実装する。
【０１１７】
本実施形態による発光装置の制御方法は、第１実施形態による発光装置の場合と同様である。
【０１１８】
このように、本実施形態によれば、環境温度が変化した場合にもＳＨＧ素子のＱＰＭ波長、ＤＦＢレーザの発振波長、ＳＯＡの利得ピーク波長を好適な関係に保つことができ、出力特性の劣化を抑制することができる。また、ＳＯＡの強度変調に伴う熱的なクロストークによる出力波形の歪みを抑制することができる。
【０１１９】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１２０】
例えば、上記実施形態では、ルックアップテーブル２０４，２０８に基づくＤＦＢレーザの温度制御とルックアップテーブル２０６に基づくＳＯＡの温度制御を行ったが、ＤＦＢレーザの制御のみを行うようにしてもよい。
【０１２１】
また、上記実施形態に記載した発光装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
【０１２２】
例えば、上記実施形態では基板１０としてｎ−ＧａＡｓ基板を用いたが、ｐ−ＧａＡｓ基板でもよい。また、基板材料はＧａＡｓに限定されるものではなく、例えばＩｎＰ等でもよい。
【０１２３】
また、各層の組成は上記実施形態に記載のものに限定されるものではなく、結晶成長が可能な範囲で他の材料を用いるようにしてもよい。
【０１２４】
また、上記実施形態では活性層２６上に回折格子３２を設けたが、活性層２６の下に回折格子３２を設けるようにしてもよい。
【０１２５】
また、上記実施形態では、半導体レーザとしてＤＦＢレーザを例にして説明したが、単一縦モード発振するレーザであれば、ＤＦＢレーザに限定されるものではない。例えば、ＤＦＢレーザに代えてＤＢＲレーザを適用することができる。
【０１２６】
また、上記実施形態では、ＤＦＢレーザ制御用ヒータ及びＳＯＡ制御用ヒータを、それぞれリッジ導波路構造上に配置したが、ＤＦＢレーザ制御用ヒータ及びＳＯＡ制御用ヒータを個別に加熱できる配置であれば、必ずしもこの配置に限定されるものではない。
【０１２７】
また、上記実施形態では、１０６０ｎｍ帯のマスタ光源とＳＨＧ素子を用いて５３０ｎｍ帯のレーザ光出力を得るモジュールについて説明したが、他の波長帯においても同様の技術・制御が適用可能である。
【０１２８】
また、図５に示す制御ユニット２００の各ルックアップテーブルは、一つのメモリに格納されていても構わない。また、メモリ２１０，２１２についても同じメモリ内に格納してもよい。また、制御ユニット２００の回路構成は、図２に記載の構成に限定されるものではない。
【０１２９】
また、上記実施形態に記載の制御方法は、要点について述べたものであり、実際の制御にあたっては必要に応じて変更を施されるべきものであり、上記記述に限定されるものではない。
【０１３０】
以上の実施形態に関し、更に以下の付記を開示する。
【０１３１】
（付記１）  半導体基板上に形成された単一縦モード発振する半導体レーザと、
前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、
前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、
前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、
前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と
を有することを特徴とする発光装置。
【０１３２】
（付記２）  付記１記載の発光装置において、
環境温度を測定する温度モニタと、
前記温度モニタにより測定した前記環境温度及び前記利得部を駆動するための入力信号に基づいて前記第１のヒータを制御する制御装置と
を更に有することを特徴とする発光装置。
【０１３３】
（付記３）  付記２記載の発光装置において、
前記制御装置は、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための第１の駆動信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための第２の駆動信号とに基づいて前記第１のヒータを制御する
ことを特徴とする発光装置。
【０１３４】
（付記４）  付記３記載の発光装置において、
環境温度と、前記半導体レーザの発振波長を前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第１のヒータの駆動信号との関係を記述する第１のルックアップテーブルと、前記利得部への前記入力信号と、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第１のヒータの駆動信号との関係を記述する第２のルックアップテーブルとを記憶する記憶装置を更に有し、
前記制御装置は、前記第１のルックアップテーブルに基づいて前記第１の駆動信号を生成し、前記第２のルックアップテーブルに基づいて前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【０１３５】
（付記５）  付記４記載の発光装置において、
前記制御装置は、前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づいて前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【０１３６】
（付記６）  付記４又は５記載の発光装置において、
前記制御装置は、前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を加えた前記第２の駆動信号を生成する
ことを特徴とする発光装置。
【０１３７】
（付記７）  付記２乃至６のいずれか１項に記載の発光装置において、
前記制御装置は、前記温度モニタにより測定した前記環境温度に基づいて前記第２のヒータを制御する
ことを特徴とする発光装置。
【０１３８】
（付記８）  付記７記載の発光装置において、
前記制御装置は、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第３の駆動信号に基づいて前記第２のヒータを制御する
ことを特徴とする発光装置。
【０１３９】
（付記９）  付記７記載の発光装置において、
環境温度と、前記第二高調波発生素子の擬似位相整合波長と前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための前記第２のヒータの駆動信号との関係を記述する第３のルックアップテーブルを記憶する記憶装置を更に有し、
前記制御装置は、前記第３のルックアップテーブルに基づいて前記第３の駆動信号を生成する
ことを特徴とする発光装置。
【０１４０】
（付記１０）  付記１乃至９のいずれか１項に記載の発光装置において、
前記半導体レーザ及び前記第二高調波発生素子は、駆動時に想定される環境温度の最高値において前記半導体レーザの発振波長と前記第二高調波発生素子の擬似位相整合波長とが整合するように、設計されている
ことを特徴とする発光装置。
【０１４１】
（付記１１）  付記１乃至１０のいずれか１項に記載の発光装置において、
前記利得部は、駆動時に想定される環境温度の最高値における利得ピーク波長と前記半導体レーザの発振波長との離調幅が所定値になるように、設計されている
ことを特徴とする発光装置。
【０１４２】
（付記１２）  付記１乃至１１のいずれか１項に記載の発光装置において、
前記半導体基板は、第１のヒートシンク上に形成されており、
前記第二高調波発生素子は、前記第１のヒートシンクとは別の第２のヒートシンク上に形成されている
ことを特徴とする発光装置。
【０１４３】
（付記１３）  付記１乃至１２のいずれか１項に記載の発光装置において、
前記半導体レーザと前記利得部との間にスペーサ領域が設けられている
ことを特徴とする発光装置。
【０１４４】
（付記１４）  付記１乃至１３のいずれか１項に記載の発光装置において、
前記半導体レーザ及び前記利得部は、前記第二高調波発生素子に対して傾いて配置されている
ことを特徴とする発光装置。
【０１４５】
（付記１５）  半導体基板上に形成された単一縦モード発振する半導体レーザと、前記半導体レーザの近傍に設けられ、前記半導体レーザの温度を制御する第１のヒータと、前記半導体基板上に形成され、前記半導体レーザから出力された光を増幅して出力する利得部と、前記利得部の近傍に設けられ、前記利得部の温度を制御する第２のヒータと、前記利得部から出力された光を二次高調波に変換して出力する第二高調波発生素子と、環境温度をモニタする温度モニタとを有する発光素子の制御方法であって、
前記温度モニタにより環境温度を測定し、
前記温度モニタにより測定した前記環境温度に基づいて、前記半導体レーザの発振波長を前記環境温度における前記第二高調波発生素子の擬似位相整合波長に整合させるための前記第１のヒータの第１の駆動信号を生成し、
前記利得部を駆動するための入力信号に基づいて、前記利得部への前記入力信号による前記半導体レーザの温度増加を補償するための前記第１のヒータの第２の駆動信号を生成し、
前記第１の駆動信号及び前記第２の駆動信号に基づいて前記第１のヒータを駆動し、前記半導体レーザの温度を制御する
ことを特徴とする発光素子の制御方法。
【０１４６】
（付記１６）  付記１５記載の発光素子の制御方法において、
前記温度モニタにより測定した前記環境温度に基づいて、前記環境温度における前記第二高調波発生素子の擬似位相整合波長と、前記利得部の利得ピーク波長との間の離調幅を所定値以下にするための第３の駆動信号を生成し、
前記第３の駆動信号によって前記第２のヒータを駆動し、前記利得部の温度を制御する
ことを特徴とする発光素子の制御方法。
【０１４７】
（付記１７）  付記１５又は１６記載の発光素子の制御方法において、
前記利得部の前記入力信号を時間平均化処理し、平均化された前記入力信号の値に基づき、前記第２の駆動信号を生成する
ことを特徴とする発光装置の制御方法。
【０１４８】
（付記１８）  付記１５乃至１７のいずれか１項に記載の発光装置の制御方法において、
前記利得部の前記入力信号の変化と前記半導体レーザの温度変化との間の時差に相当する遅延時間を前記第２の駆動条件に加える
ことを特徴とする発光装置の制御方法。
【符号の説明】
【０１４９】
１０…ｎ−ＧａＡｓ基板
１２…ｎ−ＧａＡｓバッファ層
１４…ｎ−ＡｌＧａＡｓクラッド層
１６，２４…ｉ−ＧａＡｓＳＣＨ層
１８，２２…ｉ−ＩｎＧａＡｓ井戸層
２０…ｉ−ＧａＡｓバリア層
２６…活性層
２８…ｐ−ＡｌＧａＡｓクラッド層
３０…ｐ−ＧａＡｓ回折格子層
３２…回折格子
３４…ｐ−ＩｎＧａＰ上部クラッド層
３６…ｐ−ＧａＡｓコンタクト層
３８…シリコン酸化膜
４０，５８…フォトレジスト膜
４２…リッジ導波路構造
４４，５４…保護膜
４６…有機絶縁層
４８，５６…Ｔｉ／Ｐｔ／Ａｕ膜
５０…ＤＦＢレーザ制御用電極
５２…ＳＯＡ制御用電極
５０Ｐ，５２Ｐ，６６Ｐ，６８Ｐ…電極パッド
６０…開口部
６２…Ａｕメッキ膜
６４…Ｔｉ／Ｐｔ膜
６６…ＤＦＢレーザ制御用ヒータ
６８…ＳＯＡ制御用ヒータ
７０…パッド開口部
１００…発光素子
１１０…半導体光源部
１１２…ＤＦＢレーザ
１１４…ＳＯＡ
１１６…ＤＦＢレーザ制御用ヒータ
１１８…ＳＯＡ制御用ヒータ
１２０…ＳＨＧ部
１２２…ＳＨＧ素子
１２４…スペーサ領域
１３０…レンズ
１４０…ケース
１４２，１４４…ヒートシンク
１５０，１５２，１５４，１５６，１５８…外部接続端子
２００…制御ユニット
２０２…プロセッサ
２０４，２０６，２０８…ルックアップテーブル
２１０，２１２…メモリ
２１４…ドライバ
【図１】
0005853599.tif 000002
【図２】
0005853599.tif 000003
【図３】
0005853599.tif 000004
【図４】
0005853599.tif 000005
【図５】
0005853599.tif 000006
【図６】
0005853599.tif 000007
【図７】
0005853599.tif 000008
【図８】
0005853599.tif 000009
【図９】
0005853599.tif 000010
【図１０】
0005853599.tif 000011
【図１１】
0005853599.tif 000012
【図１２】
0005853599.tif 000013
【図１３】
0005853599.tif 000014
【図１４】
0005853599.tif 000015
【図１５】
0005853599.tif 000016
【図１６】
0005853599.tif 000017
【図１７】
0005853599.tif 000018
【図１８】
0005853599.tif 000019
【図１９】
0005853599.tif 000020
【図２０】
0005853599.tif 000021
【図２１】
0005853599.tif 000022
【図２２】
0005853599.tif 000023
【図２３】
0005853599.tif 000024
【図２４】
0005853599.tif 000025
【図２５】
0005853599.tif 000026
【図２６】
0005853599.tif 000027
【図２７】
0005853599.tif 000028
【図２８】
0005853599.tif 000029