(57)【特許請求の範囲】
【請求項１】
交流電源の入力端子と、
直流電圧の出力端子と、
前記出力端子間に接続された平滑コンデンサと、
各々の電流路の一方端子どうしが互いに接続されるとともに、当該接続点が前記平滑コンデンサの一方端子に接続された第１のスイッチング素子および第２のスイッチング素子と、
前記平滑コンデンサの他方端子と前記第１のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第１の一方向性素子と、
前記平滑コンデンサの前記他方端子と前記第２のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第２の一方向性素子と、
前記第１のスイッチング素子の前記他方端子または前記第２のスイッチング素子の前記他方端子のいずれか一方と前記入力端子との間に挿入されたインダクタと、
交流電源電圧の第１の半サイクル期間中に前記第２のスイッチング素子を常にオン状態とするとともに前記第１のスイッチング素子をスイッチング動作させ、前記交流電源電圧の第２の半サイクル期間中に前記第１のスイッチング素子を常にオン状態とするとともに前記第２のスイッチング素子をスイッチング動作させる制御回路とを備えたブリッジレス電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源を入力とし、スイッチング素子を制御することによりインダクタへの電磁エネルギーの蓄積とインダクタからの電磁エネルギーの放出とを繰り返して平滑コンデンサから直流電圧を出力するブリッジレス電源回路に関する。
【背景技術】
【０００２】
特許文献１ではその図８においてフルブリッジの電源回路を紹介している（同文献で従来例扱い）。この第１の従来例をここでは図５として掲げ、以下に説明する。１２は交流電源１による交流電流を４つのダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４によって全波整流するブリッジ整流回路である。交流電源１の正の半サイクル期間ではダイオードＤ１１，Ｄ１４が導通し、負の半サイクル期間ではダイオードＤ１２，Ｄ１３が導通する。スイッチング素子Ｑ１１のオン状態でインダクタＬ１１に電磁エネルギーが蓄積され、スイッチング素子Ｑ１１のオフによってインダクタＬ１１から電磁エネルギーが放出され、インダクタＬ１１とスイッチング素子Ｑ１１の接続点にキックバックによる逆起電圧が発生し（昇圧）、それによる電流が整流ダイオードＤ１５を介して平滑コンデンサＣ１１を充電し、負荷ＲＬに直流電圧が取り出される。この従来例の電源回路は、フルブリッジの整流回路を有している点で構成簡素化の余地がある。また、正の半サイクル期間および負の半サイクル期間のいずれにおいても同時に２つずつのダイオードに電流が流れることから電力損失が大きい。
【０００３】
フルブリッジの整流回路がもつ上記の課題を解決する対策として、特許文献１ではその図９においてブリッジレスＰＦＣ（力率改善）の電源回路を紹介している（同文献で従来例扱い）。この第２の従来例をここでは図６として掲げ、以下に説明する。ここでは４つのダイオードからなるブリッジ整流回路はない。交流電圧の正の半サイクル期間では、スイッチング素子Ｑ２２は常にオフとされ、スイッチング素子Ｑ２１がスイッチング動作を行う。スイッチング素子Ｑ２１のオン状態でインダクタＬ２１およびスイッチング素子Ｑ２１を通じて電流が流れ、インダクタＬ２１に電磁エネルギーが蓄積される。スイッチング素子Ｑ２１のオフによってインダクタＬ１から電磁エネルギーが放出され、インダクタＬ２１とスイッチング素子Ｑ２１との接続点にキックバックによる逆起電圧が発生し（昇圧）、それによる電流が整流ダイオードＤ２１を介して平滑コンデンサＣ２２を充電し、負荷ＲＬに直流電圧が取り出される。端子１Ｎ側のリターン電流については、スイッチング素子Ｑ２２のボディダイオードおよびインダクタＬ２２を介して流れる。このとき、インダクタＬ２２は昇圧動作に関与しない単なる電流経路の構成要素として機能する。インダクタＬ２２での電力損失に加えてボディダイオードでも損失が発生する。使用するダイオードはＤ２１，Ｄ２２と２つと少ないが、ダイオードＤ２１にはインダクタＬ２１が対になり、ダイオードＤ２２にはインダクタＬ２２が対になる構成であり、インダクタを２つ必要としている。
【０００４】
リターン電流がボディダイオードやインダクタに流れるのを回避する対策として、特許文献１ではその図１０においてリターン用のダイオードを設けたブリッジレス電源回路を紹介している（同文献で従来例扱い）。この第３の従来例をここでは図７として掲げ、以下に説明する。平滑コンデンサＣ２２からのリターン電流の経路として、交流電源１に対してカソードＫが接続される２つのダイオードＤ２３，Ｄ２４を追加している（ボディダイオードおよびインダクタを迂回）。交流電圧の正の半サイクル期間においてスイッチング素子Ｑ２１がオフし平滑コンデンサＣ２２に対して充電が行われたとき、その充電電流はダイオードＤ２４を介してリターンすることになり、スイッチング素子Ｑ２２のボディダイオードおよびインダクタＬ２２にはリターン電流は流れない。図６の場合のインダクタＬ２２およびボディダイオードでの電力損失はなくなるが、電流はダイオードＤ２１とリターン用のダイオードＤ２４との２つのダイオードに同時に流れることから大きな電力損失が発生する。
【０００５】
特許文献１に記載された発明は上記のことを背景にして、高効率、低損失を狙いとして提案されたものである。ここではこの特許文献１の発明を第４の従来例として図８に掲げ、以下に説明する。
【０００６】
交流電源１が接続され、第１および第２の回路線ｌｐ，ｌｎが導出された第１および第２の入力端子１Ｐ，１Ｎと、直流電圧が出力される第１および第２の出力端子２Ｐ，２Ｎと、第１および第２の出力端子２Ｐ，２Ｎ間に接続される平滑コンデンサＣ１とを有している。また、インダクタＬ１と、第１の回路線ｌｐとインダクタＬ１の一端との間に接続される第１のスイッチング素子Ｑ１と、第２の回路線ｌｎとインダクタＬ１の他端との間に接続される第２のスイッチング素子Ｑ２とを有している。また、インダクタＬ１の一端にアノードが接続され、第１の出力端子２Ｐにカソードが接続される第１のダイオードＤ１と、インダクタＬ１の他端にアノードが接続され、第１の出力端子２Ｐにカソードが接続される第２のダイオードＤ２と、第１の回路線ｌｐにカソードが接続され、第２の出力端子２Ｎにアノードが接続される第３のダイオードＤ３と、第２の回路線ｌｎにカソードが接続され、第２の出力端子２Ｎにアノードが接続される第４のダイオードＤ４とを有している。さらに、交流電源電圧の一方の半サイクル期間中に、第１のスイッチング素子Ｑ１を常にオン状態とするとともに、第２のスイッチング素子Ｑ２をスイッチング動作させ、交流電源電圧の他方の半サイクル期間中に、第２のスイッチング素子Ｑ２を常にオン状態とするとともに、第１のスイッチング素子Ｑ１をスイッチング動作させる制御回路３Ａ，３Ｂを有している。
【０００７】
第１のスイッチング素子Ｑ１が常にオンとされる正の半サイクル期間においては、スイッチング動作する第２のスイッチング素子Ｑ２がオンの期間では、第１の入力端子１Ｐ→第１のスイッチング素子Ｑ１→インダクタＬ１→第２のスイッチング素子Ｑ２→第２の入力端子１Ｎの経路で電流が流れ、インダクタＬ１に電磁エネルギーが蓄積される。次いで、第２のスイッチング素子Ｑ２がオフすると、インダクタＬ１に蓄積されていた電磁エネルギーが放出され、ダイオードＤ２を介して平滑コンデンサＣ１を充電する。このときのリターン電流はダイオードＤ４を介して第２の入力端子１Ｎに流れる。
【０００８】
一方、第２のスイッチング素子Ｑ２が常にオンとされる負の半サイクル期間においては、スイッチング動作する第１のスイッチング素子Ｑ１がオンの期間では、第２の入力端子１Ｎ→第２のスイッチング素子Ｑ２→インダクタＬ１→第１のスイッチング素子Ｑ１→第１の入力端子１Ｐの経路で電流が流れ、インダクタＬ１に電磁エネルギーが蓄積される。次いで、第１のスイッチング素子Ｑ１がオフすると、インダクタＬ１に蓄積されていた電磁エネルギーが放出され、ダイオードＤ１を介して平滑コンデンサＣ１を充電する。このときのリターン電流はダイオードＤ３を介して第１の入力端子１Ｐに流れる。
【０００９】
この第４の従来例のブリッジレス電源回路では、インダクタＬ１もボディダイオードもリターン経路とはなっていない。インダクタの使用個数は１つのみであり、各半サイクル期間で同時に導通するダイオードはいずれも２つだけ（Ｄ２とＤ４あるいはＤ１とＤ３）であるので、先行技術に比べて部品点数がより少なく、電力損失がより少なくなる、としている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−９３９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記の第４の従来例のブリッジレス電源回路（図８）にあっては、ダイオードの使用個数は４つであることから、部品点数削減の面で改善の余地があると考えられる。また、各半サイクル期間で同時に導通するダイオードは２つであることから、電力損失低減の面でも改善の余地があると考えられる。
【００１２】
本発明はこのような事情に鑑みて創作したものであり、ブリッジレス電源回路に関して、電力損失を低減するとともに、部品点数の削減による構成の簡素化を図ることを目的としている。
【課題を解決するための手段】
【００１３】
本発明は、次の手段を講じることにより上記の課題を解決する。
【００１４】
本発明によるブリッジレス電源回路は、
交流電源の入力端子と、
直流電圧の出力端子と、
前記出力端子間に接続された平滑コンデンサと、
各々の電流路の一方端子どうしが互いに接続されるとともに、当該接続点が前記平滑コンデンサの一方端子に接続された第１のスイッチング素子および第２のスイッチング素子と、
前記平滑コンデンサの他方端子と前記第１のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第１の一方向性素子と、
前記平滑コンデンサの前記他方端子と前記第２のスイッチング素子の電流路の他方端子との間に接続され、電流方向が前者から後者に向かう第２の一方向性素子と、
前記第１のスイッチング素子の前記他方端子または前記第２のスイッチング素子の前記他方端子のいずれか一方と前記入力端子との間に挿入されたインダクタと、
交流電源電圧の第１の半サイクル期間中に前記第２のスイッチング素子を常にオン状態とするとともに前記第１のスイッチング素子をスイッチング動作させ、前記交流電源電圧の第２の半サイクル期間中に前記第１のスイッチング素子を常にオン状態とするとともに前記第２のスイッチング素子をスイッチング動作させる制御回路とを備えるものとして構成されている。
【００１５】
第２のスイッチング素子が常にオン状態とされる第１の半サイクル期間において、第１のスイッチング素子のオン状態では、ともにオン状態にある第１および第２のスイッチング素子とインダクタの直列回路に交流電流が流れてインダクタに電磁エネルギーが蓄積される。この状態では、第２の一方向性素子の整流作用により、第２および第１のスイッチング素子の直列回路に対するバイパス経路（リターン経路）の短絡が阻止される。第１のスイッチング素子のオフ状態では、インダクタからの電磁エネルギーの放出に伴う電流がオン状態にある第２のスイッチング素子、平滑コンデンサ、第１の一方向性素子の経路で流れ、平滑コンデンサに対する充電と平滑コンデンサの両端である出力端子からの直流電圧の出力が行われる。このとき、第１の一方向性素子は導通状態にあってリターン経路を形成する。
【００１６】
一方、第１のスイッチング素子が常にオン状態とされる第２の半サイクル期間において、第２のスイッチング素子のオン状態では、ともにオン状態にある第１および第２のスイッチング素子とインダクタの直列回路に交流電流が流れてインダクタに電磁エネルギーが蓄積される。この状態では、第１の一方向性素子の整流作用により、第１および第２のスイッチング素子の直列回路に対するバイパス経路（リターン経路）の短絡が阻止される。第２のスイッチング素子のオフ状態では、インダクタからの電磁エネルギーの放出に伴う電流がオン状態にある第１のスイッチング素子、平滑コンデンサ、第２の一方向性素子の経路で流れ、上記同様に平滑コンデンサに対する充電と平滑コンデンサの両端である出力端子からの直流電圧の出力が行われる。このとき、第２の一方向性素子は導通状態にあってリターン経路を形成する。
【００１７】
上記のように、第２の一方向性素子の逆流防止作用は、第１の半サイクル期間における第１のスイッチング素子によるスイッチング昇圧動作を有効化し、第１のスイッチング素子のオフ状態で第１の一方向性素子は導通して平滑コンデンサからのリターン電流の経路を確保する。
【００１８】
一方、第１の一方向性素子の逆流防止作用は、第２の半サイクル期間における第２のスイッチング素子によるスイッチング昇圧動作を有効化し、第２のスイッチング素子のオフ状態で第２の一方向性素子は導通して平滑コンデンサからのリターン電流の経路を確保する。
【００１９】
以上説明したように、第１の一方向性素子も第２の一方向性素子もともに逆流防止と電流リターンの両機能を兼ねている。逆流防止と電流リターンの両機能を兼ねるゆえに、構成素子数を削減することが可能となっている。
【００２０】
本発明の上記構成においては、片方の半サイクル期間で平滑コンデンサに対する充電経路で導通状態となって電力消費をする一方向性素子は１つのみであり、第２の従来例（図６）や第３の従来例（図７）のようなリターン経路内のインダクタは存在せず、第２の従来例のようなスイッチング素子のボディダイオードをリターン経路に利用することもなく、第３の従来例のような迂回のためのダイオードの追加もなく、第４の従来例（図８）のような平滑コンデンサに対する充電経路内にダイオードを２つ挿入することもない。
【００２１】
本発明における一方向性素子としては、ダイオードのほかサイリスタであってもよいし、ダイオード接続されたトランジスタであってもよい。バイポーラトランジスタの場合は、コレクタとベースを短絡したものが一方向性素子となり、ＭＯＳＦＥＴの場合は、ドレインとゲートを短絡したものが一方向性素子となる。
【発明の効果】
【００２２】
本発明によれば、ブリッジレス電源回路につき、一方向性素子を整流（逆流防止）機能とリターン経路とに兼用させているので、従来例に比べて、電力損失の低減とともに部品点数の削減による構成の簡素化を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態におけるブリッジレス電源回路の構成を示す回路図
【図２】本発明の実施形態のブリッジレス電源回路の正の半サイクル期間における電流状態説明図
【図３】本発明の実施形態のブリッジレス電源回路の負の半サイクル期間における電流状態説明図
【図４】本発明の実施形態のブリッジレス電源回路の動作を示すタイミングチャート
【図５】第１の従来例のブリッジレス電源回路の構成を示す回路図
【図６】第２の従来例のブリッジレス電源回路の構成を示す回路図
【図７】第３の従来例のブリッジレス電源回路の構成を示す回路図
【図８】第４の従来例のブリッジレス電源回路の構成を示す回路図
【発明を実施するための形態】
【００２４】
以下、本発明にかかわるブリッジレス電源回路の実施形態を、図面を参照して詳細に説明する。
【００２５】
図１は本発明の実施形態におけるブリッジレス電源回路の構成を示す回路図、図２は実施形態のブリッジレス電源回路の正の半サイクル期間における電流状態説明図、図３は負の半サイクル期間における電流状態説明図、図４は実施形態のブリッジレス電源回路の動作を示すタイミングチャートである。
【００２６】
まず、構成要素を列挙する。図１において、Ａはブリッジレス電源回路、Ｔ１ｐ，Ｔ１ｎは交流電源の第１と第２の入力端子、Ｔ２ｐ，Ｔ２ｎは直流電圧の第１と第２の出力端子、Ｌ５１はインダクタ、Ｑ５１は第１のスイッチング素子（下側）、Ｑ５２は第２のスイッチング素子（上側）、Ｃ５１は電解コンデンサからなる平滑コンデンサ、Ｄ５１は第１の一方向性素子としての第１のダイオード（下側）、Ｄ５２は第２の一方向性素子としての第２のダイオード（上側）、ＣＴは過電流検出用の変流器、５０は第１および第２の入力端子Ｔ１ｐ，Ｔ１ｎに接続される交流電源、５１は制御回路、Ｒ５１は第１および第２の出力端子Ｔ２ｐ，Ｔ２ｎ間に接続される負荷抵抗である。
【００２７】
第１の入力端子Ｔ１ｐにインダクタＬ５１の一方端子が接続され、インダクタＬ５１の他方端子に第２のスイッチング素子Ｑ５２と第１のスイッチング素子Ｑ５１の直列回路が接続され、この直列回路の他方端子が第２の入力端子Ｔ１ｎに接続されている。第１のスイッチング素子Ｑ５１の電流路の一方端子と第２のスイッチング素子Ｑ５２の電流路の一方端子との接続点が平滑コンデンサＣ５１の一方端子（正極端子）および第１の出力端子Ｔ２ｐに接続されている。平滑コンデンサＣ５１の他方端子（負極端子）は第２の出力端子Ｔ２ｎに接続され、その接続点Ｐ１が第１の一方向性素子である第１のダイオードＤ５１を介して第２の入力端子Ｔ１ｎと第１のスイッチング素子Ｑ５１の電流路の他方端子との接続点Ｐ２に接続され、かつ、第２の一方向性素子である第２のダイオードＤ５２を介してインダクタＬ５１と第２のスイッチング素子Ｑ５２の電流路の他方端子との接続点Ｐ３に接続されている。ｒｔ１は平滑コンデンサＣ５１に対する充電電流が接続点Ｐ１から接続点Ｐ２へと戻る第１のリターン経路、ｒｔ２は充電電流が接続点Ｐ１から接続点Ｐ３へと戻る第２のリターン経路である。
【００２８】
第１および第２のスイッチング素子Ｑ５１，Ｑ５２として、ここではＮチャネル型のＭＯＳＦＥＴ（金属酸化物半導体による電界効果トランジスタ）を用いている。ＮＭＯＳである第２のスイッチング素子Ｑ５２のソースＳがインダクタＬ５１と第２のダイオードＤ５２のカソードＫとの接続点Ｐ３に接続され、第２のスイッチング素子Ｑ５２のドレインＤがＮＭＯＳである第１のスイッチング素子Ｑ５１のドレインＤに接続され、第１のスイッチング素子Ｑ５１のソースＳが他方の第２の入力端子Ｔ１ｎと第１のダイオードＤ５１のカソードＫとの接続点Ｐ２に接続されている。第１および第２のダイオードＤ５１，Ｄ５２のアノードＡはともに平滑コンデンサＣ５１の他方端子（負極端子）Ｐ１に接続されている。第１のダイオードＤ５１は第１のリターン経路ｒｔ１に挿入され、第２のダイオードＤ５２は第２のリターン経路ｒｔ２に挿入されている。
【００２９】
制御回路５１は第１および第２の入力端子Ｔ１ｐ，Ｔ１ｎからの入力電力を受けて駆動され、第１および第２のスイッチング素子Ｑ５１，Ｑ５２のオン／オフ制御と高速なスイッチング制御とを司るものとして構成されている。制御回路５１には変流器ＣＴによる検出電流信号が入力されるとともに、平滑コンデンサＣ５１の正極端子からの出力電圧Ｖoutの検出信号が入力される。制御回路５１の２つの駆動信号出力端子はそれぞれ第１のスイッチング素子Ｑ５１と第２のスイッチング素子Ｑ５２のゲートＧに接続されている。制御回路５１は、交流電源５０による電源電圧の正の半サイクル期間中には第２のスイッチング素子Ｑ５２を常にオン状態とするとともに第１のスイッチング素子Ｑ５１を高速にスイッチング動作させ、電源電圧の負の半サイクル期間中には第１のスイッチング素子Ｑ５１を常にオン状態とするとともに第２のスイッチング素子Ｑ５２を高速にスイッチング動作させる機能を有している。また、検出した出力電圧Ｖoutのレベルに応じて、第１および第２のスイッチング素子Ｑ５１，Ｑ５２のデューティ比を調整して、出力電圧Ｖoutをフィードバック制御するようになっている。また、変流器ＣＴによる検出電流が過電流となったときには、第１および第２のスイッチング素子Ｑ５１，Ｑ５２に対する駆動制御を停止するようになっている。なお、制御回路５１による第１および第２のスイッチング素子Ｑ５１，Ｑ５２に対する制御は、制御回路５１に内蔵のゲート駆動部（図示せず）によって実行されるようになっている。
【００３０】
次に、上記構成のブリッジレス電源回路Ａの動作を、（Ａ）正の半サイクル期間での動作と、（Ｂ）負の半サイクル期間での動作とに分けて、以下に説明する。図２（ａ），（ｂ）は正の半サイクル期間における電流状態説明図、図３（ａ），（ｂ）は負の半サイクル期間における電流状態説明図である。電流の流れは破線の矢印で示している。図４はブリッジレス電源回路の動作を示すタイミングチャートである。
【００３１】
（Ａ）正の半サイクル期間での動作（図２参照）
第１および第２の入力端子Ｔ１ｐ，Ｔ１ｎから印加される交流電源電圧の正の半サイクル期間においては、制御回路５１は、ＮＭＯＳ‐ＦＥＴの第２のスイッチング素子Ｑ５２のゲートＧに対するドライブ信号を常時的に“Ｈ”レベルとする一方、ＮＭＯＳ‐ＦＥＴの第１のスイッチング素子Ｑ５１のゲートＧに対するドライブ信号を高速に“Ｈ”レベル／“Ｌ”レベルに切り替える。
【００３２】
まず、図２（ａ）に示すように、第１のスイッチング素子Ｑ５１が導通している期間では、第１の入力端子Ｔ１ｐから流入した電流はインダクタＬ５１→第２のスイッチング素子Ｑ５２→第１のスイッチング素子Ｑ５１の経路で流れ、第２の入力端子Ｔ１ｎへとリターンする。この期間にインダクタＬ５１に電磁エネルギーが蓄積される。
【００３３】
次に、図２（ｂ）に示すように、第１のスイッチング素子Ｑ５１が非導通になると、両スイッチング素子Ｑ５１，Ｑ５２の接続点にインダクタＬ５１の蓄積エネルギーに基づくキックバックの逆起電圧が発生し（昇圧）、それによる電流が平滑コンデンサＣ５１を充電する。平滑コンデンサＣ５１を充電した電流は第１のダイオードＤ５１を通って第２の入力端子Ｔ１ｎへとリターンする。
【００３４】
このようにして正の半サイクル期間では、第２のスイッチング素子Ｑ５２の常時オン状態のもとで、第１のスイッチング素子Ｑ５１が図２（ａ）のオン状態と図２（ｂ）のオフ状態との交互の切り替えを高速に繰り返す。
【００３５】
正の半サイクル期間では、図４のＴ（＋）の時間範囲内に示すように、入力電圧Ｖinが山形の正の正弦波形状であり、第２のスイッチング素子Ｑ５２が常時導通のＯＮ固定となり、第１のスイッチング素子Ｑ５１が高速スイッチングし、インダクタＬ５１には入力電圧Ｖinに比例して正側で鋸刃状に脈動する正弦波形状の電流が流れる。そして、第２のスイッチング素子Ｑ５２では入力電圧Ｖinに反比例して負側で正弦波状に推移する電流が流れ、第１のスイッチング素子Ｑ５１では高速に導通／遮断を切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流が流れる。
【００３６】
以上の結果、平滑コンデンサＣ５１は、高速に導通／遮断が切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流によって充電される。ただし、この充電電流の波形は第１のスイッチング素子Ｑ５１を流れる電流に対して“Ｈ”期間、“Ｌ”期間が反転した形態となる。
【００３７】
（Ｂ）負の半サイクル期間での動作（図３参照）
第１および第２の入力端子Ｔ１ｐ，Ｔ１ｎから印加される交流電源電圧の負の半サイクル期間においては、制御回路５１は、第１のスイッチング素子Ｑ５１のゲートＧに対するドライブ信号を常時的に“Ｈ”レベルとする一方、第２のスイッチング素子Ｑ５２のゲートＧに対するドライブ信号を高速に“Ｈ”レベル／“Ｌ”レベルに切り替える。
【００３８】
まず、図３（ａ）に示すように、第２のスイッチング素子Ｑ５２が導通している期間では、第２の入力端子Ｔ１ｎから流入した電流は第１のスイッチング素子Ｑ５１→第２のスイッチング素子Ｑ５２→インダクタＬ５１の経路で流れ、第１の入力端子Ｔ１ｐへとリターンする。この期間にインダクタＬ５１に電磁エネルギーが蓄積される。
【００３９】
次に、図３（ｂ）に示すように、第２のスイッチング素子Ｑ５２が非導通になると、両スイッチング素子Ｑ５１，Ｑ５２の接続点にインダクタＬ５１の蓄積エネルギーに基づくキックバックの逆起電圧が発生し（昇圧）、それによる電流が平滑コンデンサＣ５１を充電する。平滑コンデンサＣ５１を充電した電流は第２のダイオードＤ５２およびインダクタＬ５１を通って第１の入力端子Ｔ１ｐへとリターンする。
【００４０】
このようにして負の半サイクル期間では、第１のスイッチング素子Ｑ５１の常時オン状態のもとで、第２のスイッチング素子Ｑ５２が図３（ａ）のオン状態と図３（ｂ）のオフ状態との交互の切り替えを高速に繰り返す。
【００４１】
負の半サイクル期間では、図４のＴ（−）の時間範囲内に示すように、入力電圧Ｖinが谷形の負の正弦波形状であり、第１のスイッチング素子Ｑ５１が常時導通のＯＮ固定となり、第２のスイッチング素子Ｑ５２が高速スイッチングし、インダクタＬ５１には入力電圧Ｖinに比例して負側で鋸刃状に脈動する正弦波形状の電流が流れる。そして、第１のスイッチング素子Ｑ５１では入力電圧Ｖinに比例して負側で正弦波状に推移する電流が流れ、第２のスイッチング素子Ｑ５２では高速に導通／遮断を切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流が流れる。
【００４２】
以上の結果、平滑コンデンサＣ５１は、高速に導通／遮断が切り替えられ、包絡線が正側の正弦波形状となる櫛状の電流によって充電される。ただし、この充電電流の波形は第２のスイッチング素子Ｑ５２を流れる電流に対して“Ｈ”期間、“Ｌ”期間が反転した形態となる。
【００４３】
なお、図４で第２のスイッチング素子Ｑ５２に流れる電流が入力電圧Ｖinに反比例して推移しているが、これは第２のスイッチング素子Ｑ５２においてドレインＤからソースＳに向かう方向を正方向と規定することによる。インダクタＬ５１に流れる電流は入力電圧Ｖinにほぼ比例しながら、第１のスイッチング素子Ｑ５１あるいは第２のスイッチング素子Ｑ５２のスイッチング動作による脈動を伴って推移する。
【００４４】
次に、第１および第２のダイオードＤ５１，Ｄ５２の機能について説明する。
【００４５】
第２のダイオードＤ５２は図３（ｂ）の状態で平滑コンデンサＣ５１の負極端子である接続点Ｐ１から接続点Ｐ３への第２のリターン経路ｒｔ２に介装されている。もし、この第２のリターン経路ｒｔ２がないとすると、平滑コンデンサＣ５１へ充電電流を供給することができなくなる。そして、この第２のリターン経路ｒｔ２に第２のダイオードＤ５２を介装していなければ、図２（ａ）の状態で交流電源５０から第１の入力端子Ｔ１ｐとインダクタＬ５１を経て接続点Ｐ３に至った電流が第２のリターン経路ｒｔ２に流れ込んでしまう。つまり、Ｔ１ｐ→Ｌ５１→Ｐ３→ｒｔ２→Ｐ１→ｒｔ１→Ｐ２→Ｔ１ｎの経路で電流が流れて、両スイッチング素子Ｑ５２，Ｑ５１の直列回路には流れなくなり、第１のスイッチング素子Ｑ５１のスイッチングによる昇圧動作が不調に陥ってしまう。
【００４６】
第１のダイオードＤ５１は図２（ｂ）の状態で平滑コンデンサＣ５１の負極端子である接続点Ｐ１から接続点Ｐ２への第１のリターン経路ｒｔ１に介装されている。もし、この第１のリターン経路ｒｔ１がないとすると、平滑コンデンサＣ５１へ充電電流を供給することができなくなる。そして、この第１のリターン経路ｒｔ１に第１のダイオードＤ５１を介装していなければ、図３（ａ）の状態で交流電源５０から第２の入力端子Ｔ１ｎを経て接続点Ｐ２に至った電流が第１のリターン経路ｒｔ１に流れ込んでしまう。つまり、Ｔ１ｎ→Ｐ２→ｒｔ１→Ｐ１→ｒｔ２→Ｐ３→Ｌ５１→Ｔ１ｐの経路で電流が流れて、両スイッチング素子Ｑ５１，Ｑ５２の直列回路には流れなくなり、第２のスイッチング素子Ｑ５２のスイッチングによる昇圧動作が不調に陥ってしまう。
【００４７】
このような理由により、第１のリターン経路ｒｔ１に第１のダイオードＤ５１を挿入し、第２のリターン経路ｒｔ２に第２のダイオードＤ５２を挿入している。第１のダイオードＤ５１および第２のダイオードＤ５２はともに整流（逆流防止）機能とリターン機能とを兼ねている。
【００４８】
次に、電力損失について検討する。
【００４９】
図２（ｂ）に示すように、正の半サイクル期間において電流が流れるダイオードは第１のダイオードＤ５１の１つのみである。図６の第２の従来例のような第２のスイッチング素子Ｑ２２のボディダイオードと第２のインダクタＬ２２の２要素を通してリターンさせるものに比べて電力損失が軽減される。また、図７の第３の従来例のような第１のダイオードＤ２１と第４のダイオードＤ２４の２要素を通して充電電流を流すものに比べて電力損失が軽減される。また、図８の第４の従来例のような第２のダイオードＤ２と第４のダイオードＤ４の２要素を通して充電電流を流すものに比べて電力損失が軽減される。
【００５０】
同様に負の半サイクル期間でも各従来例に比べて電力損失が軽減される。
【００５１】
次に、損失計算について説明する。
【００５２】
例えば、交流入力電圧２００Ｖrms 、交流入力電流１０Ａrms 、直流出力電圧３８０Ｖ、変換効率９５％とする。なお、Ｖrms ，Ａrms のサフィックス「rms」は二乗平均平方根（root mean square）であって実効値を意味する。この設定の場合、交流入力電力は２ｋＷであり、直流出力電力が１．９ｋＷとなり、最大直流出力電流は５Ａとなる。一般的なダイオードの電圧ドロップは１．０Ｖである。
【００５３】
前述した４つの従来例の中で電力損失が最も少ないとみられる図８の第４の従来例の場合、商用系統電圧の正の半サイクル期間または負の半サイクル期間のそれぞれにおいて、２個のダイオードが同時にオンされるので、発生する電力損失は、１．０Ｖ×５Ａ×２＝１０Ｗとなる（ダイオードに流れる電流は最大直流出力電流と同じ）。
【００５４】
しかし、本発明実施形態では、商用系続電圧の正の半サイクル期間または負の半サイクル期間のそれぞれにおいて、１個のダイオードにしか電流が流れないため、発生する電力損失は、１．０Ｖ×５Ａ＝５Ｗとなり、半減する。表１は本発明実施例と図８の第４の従来例との比較を表す。
【００５５】
【表１】
0006033744.tif 000002
なお、上記の実施形態では第１および第２のスイッチング素子Ｑ５１，Ｑ５２としてＮチャネル型のＭＯＳＦＥＴを用いたが、本発明においてはこれのみに限定されるものではなく、Ｐチャネル型のＭＯＳＦＥＴを用いてもよく、あるいはバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いるのでもよい（ＮＰＮ型、ＰＮＰ型のいずれも可）。
【産業上の利用可能性】
【００５６】
本発明は、ブリッジレス電源回路において、ダイオードなどの一方向性素子による電力損失を低減し、かつ部品点数の削減による構成の簡素化を実現する技術として有用である。
【符号の説明】
【００５７】
Ｃ５１          平滑コンデンサ
Ｄ５１          第１の一方向性素子（ダイオード）
Ｄ５２          第２の一方向性素子（ダイオード）
Ｑ５１          第１のスイッチング素子（トランジスタ）
Ｑ５２          第２のスイッチング素子（トランジスタ）
Ｔ１ｐ，Ｔ１ｎ  入力端子
Ｔ２ｐ，Ｔ２ｎ  出力端子
５０            交流電源
５１            制御回路
【図１】
0006033744.tif 000003
【図２】
0006033744.tif 000004
【図３】
0006033744.tif 000005
【図４】
0006033744.tif 000006
【図５】
0006033744.tif 000007
【図６】
0006033744.tif 000008
【図７】
0006033744.tif 000009
【図８】
0006033744.tif 000010