(57)【特許請求の範囲】
【請求項１】
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う絶縁膜と、
前記絶縁膜の前記開口の一端部分に形成された、酸素を含有する保護部と、
前記保護部を囲むように前記絶縁膜と接し、前記開口を埋め込み、前記化合物半導体層上に形成されたゲートと、
を含み、
前記保護部の一部は、前記絶縁膜上にあることを特徴とする化合物半導体装置。
【請求項２】
前記保護部は、前記ゲートと前記絶縁膜との間で前記開口の一端を覆う酸化膜であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記酸化膜は、その端部に近づくにつれて徐々に薄くなるテーパ構造を有することを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記酸化膜は、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成されていることを特徴とする請求項２又は３に記載の化合物半導体装置。
【請求項５】
前記保護部は、前記絶縁膜の局所的な表層部分であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項６】
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う絶縁膜と、
前記絶縁膜の前記開口の一端部分に形成された、酸素を含有する保護部と、
前記保護部を覆い前記絶縁膜と接し、前記開口を埋め込むように前記化合物半導体層上に形成された、Ｎｉを有するゲートと、
を含み、
前記保護部と前記ゲートの前記Ｎｉとの間に不動態が形成されていることを特徴とする化合物半導体装置。
【請求項７】
化合物半導体層上に、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込み前記保護部を囲むように前記絶縁膜と接し、前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程と、
を含み、
前記保護部の一部は、前記絶縁膜上にあることを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記保護部を形成する工程では、前記開口の一端を覆う酸化膜を形成して前記保護部とすることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記酸化膜を、その端部に近づくにつれて徐々に薄くなるように形成することを特徴とする請求項８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記酸化膜を、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成することを特徴とする請求項８又は９に記載の化合物半導体装置の製造方法。
【請求項１１】
化合物半導体層上に、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込み前記保護部を覆い前記絶縁膜と接するように前記化合物半導体層上にゲートを形成する工程と、
を含み、
前記保護部を形成する工程では、前記絶縁膜の前記開口の一端部の表層部分のみに酸素を導入し、前記表層部分を前記保護部とすることを特徴とする化合物半導体装置の製造方法。
【請求項１２】
化合物半導体層上に、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込み前記保護部を覆い前記絶縁膜と接するように前記化合物半導体層上に、Ｎｉを有するゲートを形成する工程と、
を含み、
前記ゲートを形成する工程において、前記保護部と前記ゲートの前記Ｎｉとの間に不動態が形成されることを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２５１４５６号公報
【特許文献２】特表２００９−５２４２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の高出力高周波用の窒化物半導体装置では、高い出力を得るために動作電圧の高電圧化が必要である。しかしながら、動作電圧の増大を図れば、ゲート電極の周辺における電界強度が増大し、デバイス特性の劣化（化学的・物理的変化）を引き起こすという問題がある。高出力の窒化物半導体装置における信頼性を向上させるには、ゲート電極の周辺における高電界によるデバイス特性の劣化を抑制することが必須である。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う絶縁膜と、前記絶縁膜の前記開口の一端部分に形成された、酸素を含有する保護部と、前記保護部を囲むように前記絶縁膜と接し、前記開口を埋め込み、前記化合物半導体層上に形成されたゲートとを含み、前記保護部の一部は、前記絶縁膜上にある。
化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う絶縁膜と、前記絶縁膜の前記開口の一端部分に形成された、酸素を含有する保護部と、前記保護部を覆い前記絶縁膜と接し、前記開口を埋め込むように前記化合物半導体層上に形成された、Ｎｉを有するゲートとを含み、前記保護部と前記ゲートの前記Ｎｉとの間に不動態が形成されている。
【０００７】
化合物半導体装置の製造方法の一態様は、化合物半導体層上に、開口を有する絶縁膜を形成する工程と、前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、前記開口を埋め込み前記保護部を囲むように前記絶縁膜と接し、前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程とを含み、前記保護部の一部は、前記絶縁膜上にある。
化合物半導体装置の製造方法の一態様は、化合物半導体層上に、開口を有する絶縁膜を形成する工程と、前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、前記開口を埋め込み前記保護部を覆い前記絶縁膜と接するように前記化合物半導体層上にゲートを形成する工程とを含み、前記保護部を形成する工程では、前記絶縁膜の前記開口の一端部の表層部分のみに酸素を導入し、前記表層部分を前記保護部とする。
化合物半導体装置の製造方法の一態様は、化合物半導体層上に、開口を有する絶縁膜を形成する工程と、前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、前記開口を埋め込み前記保護部を覆い前記絶縁膜と接するように前記化合物半導体層上に、Ｎｉを有するゲートを形成する工程とを含み、前記ゲートを形成する工程において、前記保護部と前記ゲートの前記Ｎｉとの間に不動態が形成される。
【発明の効果】
【０００８】
上記の諸態様によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図５】第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図である。
【図６】第１の実施形態の比較例として、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図である。
【図７】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高温通電時におけるゲートリーク電流量の変化を示す特性図である。
【図８】第１の実施形態の変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図９】第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１０】図９に引き続き、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１１】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１２】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１０】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１１】
（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図４は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１２】
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２を形成する。化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
【００１３】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００１４】
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｓｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１５】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。
【００１６】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【００１７】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅに、電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅをドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層２ｅを貫通して電子供給層２ｄの表層部分までドライエッチングして電極溝を形成しても良い。
【００１８】
電極材料として例えばＴｉ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔｉ／Ａｌを堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴｉ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
【００１９】
続いて、図２（ａ）に示すように、第１の保護膜６を形成する。
詳細には、化合物半導体層２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等により例えば５０ｎｍ程度の厚みに堆積する。これにより、第１の保護膜６が形成される。化合物半導体層２上を覆う第１の保護膜６は、均質な同一材料（ここではＳｉＮ）で形成される。
【００２０】
第１の保護膜の材料としては、ＳｉＮの代わりにアルミナ（Ａｌ2Ｏ3）、シリコン酸化物（ＳｉＯ2）、シリコン酸化窒化物（ＳｉＯＮ）等を用いることもできる。
第１の保護膜の材料にＳｉＯ2を用いる場合、ＳｉＯ2はダングリングボンドが少ない材料であるが、第１の保護膜に開口を形成するためのドライエッチングにより、開口端部においてＳｉＯ2の結合が破壊され、ダングリングボンドが増加する。本実施形態では、後述するように、第２の保護膜により開口端部が保護されることになる。
【００２１】
続いて、図２（ｂ）に示すように、第１の保護膜６に開口６ａを形成する。
詳細には、先ず、第１の保護膜６の全面にレジストを塗布する。レジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。これにより、開口１０ａを有するレジストマスク１０が形成される。
【００２２】
次に、レジストマスク１０を用いて、第１の保護膜６をＳＦ6をエッチングガスとして用いてドライエッチングする。これにより、第１の保護膜６の開口１０ａから露出する部位がエッチングされ、第１の保護膜６には開口６ａが形成される。
レジストマスク１０は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００２３】
続いて、図２（ｃ）に示すように、酸化膜７を形成する。
詳細には、第１の保護膜６上に所定の酸化物を堆積する。酸化物としては、シリコン酸化物（ＳｉＯ2）、シリコン酸窒化物（ＳｉＯＮ）、ＳＯＧ等の炭素含有シリコン酸化物（ＳｉＯＣ）、アルミナ（Ａｌ2Ｏ3）、ハフニウム酸化物（ＨｆＯ2）等が好ましい。本実施形態では、例えばＳｉＯ2を用いる。具体的に、開口６ａ内を含む第１の保護膜６の全面に、例えば電子線感光型ＳＯＤ膜（ネガ型）をスピンコーティング法により成膜する。これにより、酸化膜７が形成される。
【００２４】
続いて、図３（ａ）に示すように、第２の保護膜７ａを形成する。
詳細には、電子線描画法により酸化膜７に対して、開口６ａの一端部位上に位置する部分に電子線を照射する。ここでは、酸化膜７の、開口６ａのドレイン形成部位側の端部から、ドレイン形成部位側に１００ｎｍ程度後退した位置と、開口６ａ内に５０ｎｍ程度進入した位置との間の領域に、所定の電子線をドーズする。その後、酸化膜７を現像及びキュアする。以上により、上記の領域のみに酸化膜７が残存し、第２の保護膜７ａが形成される。第２の保護膜７ａは、第１の保護膜６の表面上から、開口６ａの側面を覆い、化合物半導体層２の表面である開口６ａの底面の一部にかけて形成される。
【００２５】
なお、上記の電子線描画法を行う代わりに、酸化膜７上に、上記の領域のみをマスクするレジストマスクを形成し、このレジストマスクを用いて酸化膜７をドライエッチングして、第２の保護膜７ａを形成するようにしても良い。
【００２６】
続いて、図３（ｂ）に示すように、ゲート形成用のレジストマスク１３を形成する。
詳細には、先ず、下層レジスト１１（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト１２（例えば、商品名PFI32-A8:住友化学社製）をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば１．５μｍ径程度の開口１２ａを上層レジスト１２に形成する。次に、上層レジスト１２をマスクとして、下層レジスト１１をアルカリ現像液でウェットエッチングし、下層レジスト１１に開口１１ａを形成する。以上により、開口１１ａを有する下層レジスト１１と、開口１２ａを有する上層レジスト１２とからなるレジストマスク１３が形成される。レジストマスク１３において、開口１１ａ及び開口１２ａが連通する開口を１３ａとする。
【００２７】
続いて、図４（ａ）に示すように、ゲート電極８を形成する。
詳細には、レジストマスク１３をマスクとして、開口１３ａ内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。これにより、第１の保護膜６の開口６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極８が形成される。
【００２８】
続いて、図４（ｂ）に示すように、レジストマスク１３を除去する。
詳細には、ＳｉＣ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤し、レジストマスク１３及び不要なゲートメタルをリフトオフ法により除去する。ゲート電極８は、下部が開口６ａで化合物半導体層２の表面とショットキー接触し、上部が開口６ａよりも幅広のオーバーハング形状に形成される。第２の保護膜７ａは、ゲート電極８の上部下に位置し、ゲート電極８の上部で覆われて包含される。
【００２９】
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３０】
以下、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する諸効果について、比較例との比較に基づいて説明する。
図５は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図であり、図４（ｂ）に対応する図である。図６は、本実施形態の比較例として、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す概略断面図である。
【００３１】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、図５に示すように、化合物半導体層２上を第１の保護膜６が覆う。第１の保護膜６の開口６ａの一端部分に第２の保護膜７ａが形成されており、開口６ａを埋め込み第２の保護膜７ａを包含するオーバーハング形状のゲート電極８が形成される。
【００３２】
第２の保護膜７ａを有しない比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、図６に示すように、第１の保護膜６の開口６ａの側壁にゲート電極８が直接的に接触する。第１の保護膜６は、プラズマＣＶＤ法により形成されることが多く、この製法で形成された絶縁膜は多くの不対電子対（ダングリングボンド）を有する。このダングリングボンド（水素結合基を含む）は、ＧａＮ−ＨＥＭＴに特有の電流コラプスを抑制するために非常に効果的である。しかしながら、このような絶縁膜にゲート電極が接触した状態で強い電界が印加されると、ダングリングボンドのように、正常な結合がなされていない状態（以下、この状態を、「ダングリングボンド（水素結合基を含む）」で代表して記す。）とゲート電極のゲートメタルとが反応してシリサイドが生じ易い。このシリサイドは、当該シリサイドが例えば窒化物半導体層２と接触した場合、ゲート電流のリークパスとして作用すると考えられる。また、このシリサイド化が生じる箇所では、拡散してきたゲートメタルと化合物半導体自体との反応も進み易いと考えられる。即ち、第１の保護膜６の開口６ａの一端部分に存する多量のダングリングボンドにより、化合物半導体層２、第１の保護膜６及びゲート電極８の三者における所定の反応によりゲート電流のリークパスが形成され、デバイス特性の劣化（化学的・物理的変化）が惹起される。
【００３３】
本実施形態では、先ず、化合物半導体層２上を第１の保護膜６が覆う、即ち化合物半導体層２上を、ゲート電極８のショットキー接触部位を除き、均質な同一材料（ここではＳｉＮ）からなり誘電率が一様な第１の保護膜６が連続的に覆う。この構成では、第１の保護膜６には誘電率の不連続部分が存在せず、当該不連続部分に起因する電界集中の発生の懸念はない。
【００３４】
そして、第１の保護膜６の開口６ａの一端部分に局所的に保護部が形成される。ここでは、ドレイン電極５側の開口６ａの一端部分を覆うように、酸素を含みダングリングボンド（水素結合基を含む）の少ない絶縁材料からなる第２の保護膜７ａが形成される。開口６ａのドレイン電極５側の一端部分は、当該一端部分で第１の保護膜６の化合物半導体層２との間に段差が生じること、ドレイン電極５側に近いことに起因して、最も電界集中が発生し易い箇所である。本実施形態では、この一端部分を含む領域をダングリングボンドの少ない第２の保護膜７ａで被覆する。これにより、ダングリングボンドの多い、即ち反応性に富んだ第１の保護膜６と、ゲート電極８との接触が遮断され、シリサイド化等の反応が防止される。また、第２の保護膜７ａに含まれる酸素は、例えばゲート電極８の構成元素であるＮｉとの間で不動態を形成し、より一層のシリサイド化等の防止機能を発揮する。更に、第２の保護膜７ａの存在により、ゲート電極８と化合物半導体層２との直接的な反応も防止される。
【００３５】
即ち本実施形態では、第１の保護膜６により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、第２の保護膜７ａにより化合物半導体層２、第１の保護膜６及びゲート電極８の三者の反応を抑止してデバイス特性の劣化が防止される。
【００３６】
第２の保護膜７ａは、その配置、例えば第１の絶縁膜６上における端部位置を制御することにより、電界集中点を任意の位置に分割することができる。第２の保護膜７ａの当該端部位置をゲート電極８の直近から遠ざければ、電界集中点の一部がゲート電極８から離間し、デバイス特性の劣化の更なる確実な防止が実現する。
【００３７】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、高温通電時におけるゲートリーク電流量の変化について調べた。その結果を図７に示す。
図７に示すように、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、２００℃におけるピンチオフ通電において、長時間にわたってゲートリーク電流の増大が抑制されることが確認された、この結果は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴがデバイス特性に優れ、高い信頼性を有していることを示している。
【００３８】
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを得ることができる。
【００３９】
（変形例）
以下、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの変形例について説明する。本例では、第２の保護膜の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図８は、第１の実施形態の変形例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００４０】
先ず、第１の実施形態の図１（ａ）〜図２（ｃ）の諸工程を経て、第１の保護膜６上に酸化膜７を形成する。このときの様子を図８（ａ）に示す。
【００４１】
続いて、図８（ｂ）に示すように、第２の保護膜７ｂを形成する。
詳細には、電子線描画法により酸化膜７に対して、開口６ａの一端部位上に位置する部分に電子線を照射する。ここでは、酸化膜７の、開口６ａのドレイン形成部位側の端部から、ドレイン形成部位側に１００ｎｍ程度後退した位置と、開口６ａ内に５０ｎｍ程度進入した位置との間の領域に、所定の電子線をドーズする。このとき、電子線のドーズ量を、中央部分の領域では一定値とし、各端部の近傍領域では、各端部に向かうほど上記の一定値から減少する低値となるように調節する。その後、酸化膜７を現像及びキュアする。以上により、上記の領域のみに酸化膜７が残存し、第２の保護膜７ｂが形成される。第２の保護膜７ｂは、図８（ｂ）の下図にも拡大して示すように、中央部の領域７ｂａでは一定の膜厚であり、各端部の近傍領域７ｂｂでは、各端部に向かって徐々に膜厚が薄くなるテーパ形状とされる。
【００４２】
なお、上記の電子線描画法を行う代わりに、酸化膜７上に、上記の領域のみを開口するレジストマスクを形成し、このレジストマスクを用いて酸化膜７をウェットエッチングするようにしても良い。このウェットエッチングにより、各端部の近傍領域７ｂｂで各端部に向かって徐々に膜厚が薄くなるテーパ形状に第２の保護膜が形成される。
【００４３】
続いて、第１の実施形態の図３（ｂ）〜図４（ｂ）の諸工程を実行する。図４（ｂ）に対応する状態を図８（ｃ）に示す。
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４４】
本例では、第１の実施形態と同様に、第１の保護膜６により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、第２の保護膜７ｂにより化合物半導体層２、第１の保護膜６及びゲート電極８の三者の反応を抑止してデバイス特性の劣化が防止される。
【００４５】
更に本例では、第２の保護膜７ｂは、中央部の領域７ｂａでは一定の膜厚であり、各端部の近傍領域７ｂｂでは、各端部に向かって徐々に膜厚が薄くなる形状に形成される。
本実施形態における第２の保護膜７ａでは、その各端部で第１の保護膜６との間に段差が生じる。そのため、各端部（特にドレイン電極５側の端部）で電界強度が増大する可能性がある。本例における第２の保護膜７ｂでは、各端部の近傍領域７ｂｂにおいて各端部に向かって徐々に膜厚が薄くなる形状とされ、上記の段差が解消されている。これにより、第２の保護膜７ｂの各端部における電界集中が緩和し、ゲート電極８の近傍における第１の保護膜６及び第２の保護膜７ｂ、及び化合物半導体層２の変質が防止され、デバイス特性の劣化の更なる確実な防止が実現する。
【００４６】
以上説明したように、本例によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）をより確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを得ることができる。
【００４７】
（第２の実施形態）
以下、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態における第２の保護膜に相当する保護部の態様が異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図９及び図１０は、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００４８】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経て、化合物半導体層２の全面に第１の保護膜６を形成する。このときの様子を図９（ａ）に示す。
【００４９】
続いて、図９（ｂ）に示すように、第１の保護膜６に保護領域６ｂを形成する。
詳細には、先ず、第１の保護膜６の全面にレジストを塗布する。レジストに電子描画法により、例えばソース電極４とドレイン電極５との間におけるドレイン電極５寄りの２００ｎｍ幅の所定領域に電子照射を行い、レジストを現像する。これにより、開口１１ａを有するレジストマスク１１が形成される。
【００５０】
次に、レジストマスク１１を用いて第１の保護膜６に酸素注入を行う。酸素は、第１の保護膜６の開口１１ａから露出する所定領域に注入される。ここでは、所定領域の表層部分のみに酸素注入を行う。即ち、所定領域における厚み方向の表層部分のみに酸素が達し、厚み方向の全体には達しない条件（加速エネルギーの調節）で酸素注入を行う。これにより、所定領域の表層部分が酸素リッチの状態に変質し、保護領域６ｂが形成される。第１の保護膜６は、保護領域６ｂが形成されても、所定領域の表層部分以外の箇所は変質しておらず、均質な同一材料（ここではＳｉＮ）の連続的な状態が保持される。
レジストマスク１１は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００５１】
続いて、図９（ｃ）に示すように、レジストマスク１２を形成する。
詳細には、第１の保護膜６の全面にレジストを塗布する。レジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。これにより、開口１２ａを有するレジストマスク１２が形成される。開口１２ａから、保護領域６ｂのソース電極４側の一部を含む第１の保護膜６の表面の一部が露出する。
【００５２】
続いて、図１０（ａ）に示すように、第１の保護膜６に開口６ａを形成する。
詳細には、レジストマスク１２を用いて、第１の保護膜６をＳＦ6をエッチングガスとして用いてドライエッチングする。これにより、第１の保護膜６の開口１２ａから露出する部位がエッチングされ、第１の保護膜６には開口６ａが形成される。開口６ａの形成により、保護領域６ｂは、開口６ａのドレイン電極５側の一端部からドレイン電極５側に１００ｎｍ程度後退した位置まで残存する。
レジストマスク１２は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００５３】
続いて、第１の実施形態の図３（ｂ）〜図４（ｂ）の諸工程を実行する。図４（ｂ）に対応する状態を図１０（ｂ）に示す。
しかる後、ソース電極４及びドレイン電極５、ゲート電極８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５４】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、先ず、化合物半導体層２上を第１の保護膜６が覆う、即ち化合物半導体層２上を、ゲート電極８のショットキー接触部位を除き、均質な同一材料（ここではＳｉＮ）からなり誘電率が一様な第１の保護膜６が連続的に覆う。この構成では、第１の保護膜６には誘電率の不連続部分が存在せず、当該不連続部分に起因する電界集中の発生の懸念はない。
【００５５】
そして、第１の保護膜６の開口６ａの一端部分に局所的に保護部が形成される。ここでは、第１の保護膜６のドレイン電極５側の開口６ａの一端領域における表層部分に酸素注入され、ダングリングボンド（水素結合基を含む）の少ない保護領域６ｂが形成される。開口６ａのドレイン電極５側の一端部分は、当該一端部分で第１の保護膜６の化合物半導体層２との間に段差が生じること、ドレイン電極５側に近いことに起因して、最も電界集中が発生し易い箇所である。本実施形態では、第１の保護膜６の一端部分を含む領域を酸素注入で変質させ、ダングリングボンドの少ない保護領域６ｂを形成する。これにより、ダングリングボンドの多い、即ち反応性に富んだ第１の保護膜６と、ゲート電極８との接触が遮断され、シリサイド化等の反応が防止される。また、保護領域６ｂに含まれる酸素は、例えばゲート電極８の構成元素であるＮｉとの間で不動態を形成し、より一層のシリサイド化等の防止機能を発揮する。更に、保護領域６ｂの存在により、ゲート電極８と化合物半導体層２との直接的な反応も防止される。
【００５６】
即ち本実施形態では、第１の保護膜６により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、保護領域６ｂにより化合物半導体層２、第１の保護膜６及びゲート電極８の三者の反応を抑止してデバイス特性の劣化が防止される。
【００５７】
保護領域６ｂは、第１の保護膜６への酸素注入による局所的な変質部位であるため、第１の保護膜６の面内において保護領域６ｂとの境界近傍に段差は形成されず、平坦である。そのため、当該境界近傍で電界集中が抑制され、デバイス特性の劣化の更なる確実な防止が実現する。
【００５８】
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを得ることができる。
【００５９】
（第３の実施形態）
本実施形態では、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図１１は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００６０】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００６１】
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００６２】
本実施形態では、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００６３】
（第４の実施形態）
本実施形態では、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図１２は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００６４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及び変形例、第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１２では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００６５】
本実施形態では、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００６６】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００６７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上述した第１の実施形態及び変形例、第２〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００６８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上述した第１の実施形態及び変形例、第２〜第４の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ+−ＧａＮで形成される。
【００７０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７１】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【００７２】
（付記１）化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする化合物半導体装置。
【００７３】
（付記２）前記保護部は、前記ゲートと前記絶縁膜との間で前記開口の一端を覆う酸化膜であることを特徴とする付記１に記載の化合物半導体装置。
【００７４】
（付記３）前記酸化膜は、その端部に近づくにつれて徐々に薄くなるテーパ構造を有することを特徴とする付記２に記載の化合物半導体装置。
【００７５】
（付記４）前記酸化膜は、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成されていることを特徴とする付記２又は３に記載の化合物半導体装置。
【００７６】
（付記５）前記保護部は、前記絶縁膜の局所的な表層部分であることを特徴とする付記１に記載の化合物半導体装置。
【００７７】
（付記６）前記絶縁膜は、前記開口の幅が前記ゲートの幅よりも狭く形成されており、
前記保護部は、前記ゲート下に位置することを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【００７８】
（付記７）化合物半導体層上を均質な同一材料で連続的に覆うように、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００７９】
（付記８）前記保護部を形成する工程では、前記開口の一端を覆う酸化膜を形成して前記保護部とすることを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００８０】
（付記９）前記酸化膜を、その端部に近づくにつれて徐々に薄くなるように形成することを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００８１】
（付記１０）前記酸化膜を、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【００８２】
（付記１１）前記保護部を形成する工程では、前記絶縁膜の前記開口の一端部の表層部分のみに酸素を導入し、前記表層部分を前記保護部とすることを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００８３】
（付記１２）前記絶縁膜を、前記開口の幅が前記ゲートの幅よりも狭くなるように形成し、
前記保護部を、前記ゲート下に位置するように形成することを特徴とする付記７〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
【００８４】
（付記１３）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは
化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする電源回路。
【００８５】
（付記１４）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする高周波増幅器。
【符号の説明】
【００８６】
１  ＳｉＣ基板
２  化合物半導体層
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
３  素子分離構造
２Ａ，２Ｂ  電極溝
４  ソース電極
５  ドレイン電極
６  第１の保護膜
６ａ，１０ａ，１１ａ，１２ａ  開口
６ｂ  保護領域
７  酸化膜
７ａ，７ｂ  第２の保護膜
７ｂａ  中央部の領域
７ｂｂ  端部の近傍領域７ｂｂ
８  ゲート電極
１０，１１，１２  レジストマスク
２１  一次側回路
２２  二次側回路
２３  トランス
２４  交流電源
２５  ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ  スイッチング素子
３１  ディジタル・プレディストーション回路
３２ａ，３２ｂ  ミキサー
３３  パワーアンプ
【図１】
0005942371.tif 000002
【図２】
0005942371.tif 000003
【図３】
0005942371.tif 000004
【図４】
0005942371.tif 000005
【図５】
0005942371.tif 000006
【図６】
0005942371.tif 000007
【図７】
0005942371.tif 000008
【図８】
0005942371.tif 000009
【図９】
0005942371.tif 000010
【図１０】
0005942371.tif 000011
【図１１】
0005942371.tif 000012
【図１２】
0005942371.tif 000013