(57)【特許請求の範囲】
【請求項１】
第１の窒化物半導体層と該第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層とが互いに接合してなる第１のヘテロ接合体と、
前記第１のヘテロ接合体の上に形成された第３の窒化物半導体層と該第３の窒化物半導体層よりもバンドギャップが大きい第４の窒化物半導体層とが互いに接合してなる第２のヘテロ接合体と、
少なくとも前記第４の窒化物半導体層とショットキー接触する第１の電極と、
前記第１のヘテロ接合体及び第２のヘテロ接合体とオーミック接触する第２の電極とを備え、
前記第３の窒化物半導体層は、前記第２の窒化物半導体層と接する界面側にｎ型不純物がドープされた第１の領域を有している半導体装置。
【請求項２】
請求項１において、
前記第１の窒化物半導体層の厚さ又は前記第３の窒化物半導体層の厚さは、８０ｎｍ以
上である半導体装置。
【請求項３】
請求項１において、
前記第３の窒化物半導体層は、前記第１の領域と前記第４の窒化物半導体層との間に前記第１の領域と接して形成され、ｐ型不純物がドープされた第２の領域を有している半導体装置。
【請求項４】
請求項１又は２において、
前記第１の電極は、ゲート電極であり、
前記第２の電極は、前記第１のヘテロ接合体及び第２のヘテロ接合体における前記ゲート電極の両側の領域にそれぞれ形成されたソース電極及びドレイン電極であり、
電界効果トランジスタとして動作する半導体装置。
【請求項５】
請求項４において、
前記第１の電極は、第１のゲート電極であり、
前記第１のヘテロ接合体を保持する基板をさらに備え、
前記基板は、前記第１のゲート電極と反対側の領域に形成され、前記第１のヘテロ接合体を露出する開口部を有しており、
前記基板には、少なくとも前記開口部から露出する前記第１のヘテロ接合体と接触する第２のゲート電極が形成されている半導体装置。
【請求項６】
請求項１〜３のいずれか１項において、
前記第１の電極は、アノード電極であり、
前記第２の電極は、カソード電極であり、
ショットキーバリアダイオードとして動作する半導体装置。
【請求項７】
請求項６において、
前記第３の窒化物半導体層の厚さは、３５０ｎｍ以下である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばパワーデバイスに適用可能な半導体装置に関する。
【背景技術】
【０００２】
近年、電力応用回路には、高出力化及び小型化が強く要望されていることから、電力応用回路に組み込まれるデバイスも、高出力化及び小型化が求められている。このような高出力デバイス用材料として、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）、すなわち一般式が（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（但し、ｘ，ｙは、０≦ｘ≦１、０≦ｙ≦１である。）で表される混晶物であるIII族窒化物半導体が検討されている。これは、窒化物半導体が、バンドギャップが大きいことに起因する高耐圧特性と、ＡｌｘＧａ１−ｘＮとＧａＮとの界面に現れる高い電子濃度を持つ２次元電子ガス（2 Dimensional Electron Gas：以下、２ＤＥＧと略す。）に起因する高電流密度性とを併せ持つためである。【０００３】
また、デバイスの小型化のために、チャネルの電流密度を向上する取り組みが行われている。下記の特許文献１及び特許文献２には、複数の２ＤＥＧ（多重２ＤＥＧ）をチャネルとするＡｌＧａＮ／ＧａＮからなるヘテロ構造を有するショットキーバリアダイオード（Schottky Barrier Diode：以下、ＳＢＤと略す。）と、ヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：以下、ＨＦＥＴと略す。）とが提案されている。特許文献１においては、多重２ＤＥＧチャネルにおける２ＤＥＧ濃度の向上に向けたＡｌＧａＮパラメータ、すなわちＡｌ組成及び厚さの検討が行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１７４８５号公報
【特許文献２】国際公開第２０００／６５６６３号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本願発明者らは、種々検討を行った結果、前記従来のＳＢＤ及びＨＦＥＴは、２ＤＥＧチャネルを多重化しても高い電流密度を得るのが困難であるという問題を見出している。【０００６】
図１４は、多重２ＤＥＧをチャネルとする従来のＧａＮ系ＳＢＤにおける電流電圧（Ｉ−Ｖ）特性を１つの２ＤＥＧを有する従来のシングルチャネル型ＳＢＤと比較した結果を示している。【０００７】
図１４の断面図に示すように、３チャネル型のＳＢＤは、例えば、基板１０の上に順次エピタキシャル成長したＧａＮ層１１、ＡｌＧａＮ層１２、ＧａＮ層１３、ＡｌＧａＮ層１４、ＧａＮ層１５及びＡｌＧａＮ層１６を有し、ＧａＮ層１１とＡｌＧａＮ層１２との界面、ＧａＮ層１３とＡｌＧａＮ層１４との界面、及びＧａＮ層１５とＡｌＧａＮ層１６との界面にそれぞれ２ＤＥＧチャネル２０が形成される。また、積層された半導体層の一方の側面には、ショットキー接触型のアノード電極１７が形成され、他方の側面には、オーミック接触型のカソード電極１８が形成される。【０００８】
図１４のグラフからは、２ＤＥＧチャネル２０を３チャネルとしているにも拘わらず、２ＤＥＧチャネル２０の多重化による電流の増加はほとんど確認できない。【０００９】
この理由は、以下のように考えられる。【００１０】
まず、図１５に、ＡｌＧａＮ／ＧａＮ系の半導体における多重２ＤＥＧチャネルを含む伝導帯（Ｅｃ）の下端のエネルギー状態を示す。図１５に示すように、エピタキシャル成長されたＡｌＧａＮ／ＧａＮからなるヘテロ界面に発生する正の分極電荷（＋Ｑ、＋Ｑ’）は高濃度の２ＤＥＧを誘起する。しかしながら、分極によって正負一対の双極子が形成されるため、２ＤＥＧが発生する界面と反対側のＧａＮ／ＡｌＧａＮの界面には負の分極電荷（−Ｑ、−Ｑ’）が、正の分極電荷（＋Ｑ、＋Ｑ’）と同量だけ存在する。この負の分極電荷（−Ｑ、−Ｑ’）は界面空乏層を伸長させて、２ＤＥＧチャネルのポテンシャルを押し上げて、電子濃度を低下させる。【００１１】
従来のＡｌＧａＮ／ＧａＮ系デバイスは、２ＤＥＧにおける電子濃度の向上に向けて、ＡｌＧａＮパラメータ、すなわちＡｌ組成及び厚さ等の検討が行われている。これは、分極電荷量がＡｌＧａＮ層のパラメータで決定され、２ＤＥＧを誘起する正の分極電荷を増やすことにより、２ＤＥＧにおける電子濃度を高くすることができるためである。しかしながら、図１４に示す実験結果は、多重２ＤＥＧの場合にＡｌＧａＮ層に着目した従来の方法だけでは不十分であり、電子濃度を低減する負の分極電荷についても考慮する必要があることを示唆している。【００１２】
本発明は、前記の問題を解決し、多重２ＤＥＧをチャネルとするIII族窒化物半導体装置において、電流密度を効果的に上昇し、小型で且つ高出力な半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、半導体装置を、ヘテロ接合を構成するバンドギャップが大きい窒化物半導体層に挟まれた、バンドギャップが小さい他の窒化物半導体層に生じる負の分極電荷による２ＤＥＧ内の電子濃度の低下を該他の窒化物半導体層の厚さを最適化（調節）することにより抑制する構成とする。【００１４】
具体的に、本発明に係る半導体装置は、第１の窒化物半導体層と該第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層とが互いに接合してなる第１のヘテロ接合体と、第１のヘテロ接合体の上に形成された第３の窒化物半導体層と該第３の窒化物半導体層よりもバンドギャップが大きい第４の窒化物半導体層とが互いに接合してなる第２のヘテロ接合体と、少なくとも第４の窒化物半導体層とショットキー接触する第１の電極と、第１のヘテロ接合体及び第２のヘテロ接合体とオーミック接触する第２の電極とを備え、第１の窒化物半導体層は、該第１の窒化物半導体層中に形成される２次元電子ガス（２ＤＥＧ層）の電子濃度が低下しない厚さを有しているか、又は第３の窒化物半導体層は、該第３の窒化物半導体層中に形成される２次元電子ガス（２ＤＥＧ層）の電子濃度が低下しない厚さを有している。【００１５】
本発明の半導体装置によると、第１の窒化物半導体層又は第３の窒化物半導体層は、それぞれの半導体層中に形成される２次元電子ガス層の電子濃度が低下しない厚さを有している。すなわち、第１の窒化物半導体層又は第３の窒化物半導体層は、２ＤＥＧ層の電子濃度を低下させない程度に十分な厚さを有している。このため、特定の厚さを有する第１の窒化物半導体層又は第３の窒化物半導体層が、２ＤＥＧ層に及ぼす第２の窒化物半導体層の上面に現れる負の分極電荷の影響を緩和するので、２ＤＥＧ層に十分に高い電子濃度を得ることができる。【００１６】
本発明の半導体装置において、第１の窒化物半導体層の厚さ又は第３の窒化物半導体層の厚さは８０ｎｍ以上であることが好ましい。【００１７】
このようにすると、負の分極電荷による２ＤＥＧ層内の電子濃度の低下を確実に抑えることができる。【００１８】
本発明の半導体装置において、第３の窒化物半導体層は、第２の窒化物半導体層と接する界面側にｎ型不純物がドープされた第１の領域を有していてもよい。【００１９】
このように、第３の窒化物半導体層における第２の窒化物半導体層と接する界面側にｎ型不純物がドープされた第１の領域を有しているため、第１の窒化物半導体層に形成される２ＤＥＧ層内の電子濃度を向上することができる。【００２０】
この場合に、第３の窒化物半導体層は、第１の領域と第４の窒化物半導体層との間に第１の領域と接して形成され、ｐ型不純物がドープされた第２の領域を有していてもよい。【００２１】
このように、第３の窒化物半導体層における第１の領域と接する第２の領域にｎ型不純物と総量がバランスしたｐ型不純物層を設ける場合には、チャネル方向の電界強度が大きくなったときに、ｐｎ接合における空乏層が伸長することにより、電界の集中が抑制される。その結果、該半導体装置の耐圧を確保することができる。【００２２】
本発明の半導体装置において、第１の電極はゲート電極であり、第２の電極は第１のヘテロ接合体及び第２のヘテロ接合体におけるゲート電極の両側の領域にそれぞれ形成されたソース電極及びドレイン電極であり、電界効果トランジスタとして動作することが好ましい。【００２３】
このようにすると、電界効果トランジスタのドレイン電流における電流密度を向上することができる。【００２４】
この場合に、第１の電極は第１のゲート電極であり、本発明の半導体装置は第１のヘテロ接合体を保持する基板をさらに備え、基板は、第１のゲート電極と反対側の領域に形成され、第１のヘテロ接合体を露出する開口部を有しており、基板には、少なくとも開口部から露出する第１のヘテロ接合体と接触する第２のゲート電極が形成されていてもよい。【００２５】
このように、電界効果トランジスタのゲート電極を表面側と裏面側との双方に設けることにより、深い位置にあるチャネルについてもゲート電圧の印加によるドレイン電流の制御性を向上することができる。【００２６】
本発明の半導体装置において、第１の電極は、アノード電極であり、第２の電極は、カソード電極であり、ショットキーバリアダイオードとして動作することが好ましい。【００２７】
このようにすると、電流密度が高いショットキーバリアダイオード（ＳＢＤ）を得ることができる。【００２８】
この場合に、第３の窒化物半導体層は、３５０ｎｍ以下であってもよい。
【００２９】
このようにすると、２ＤＥＧ層の濃度向上に伴うショットキー障壁の薄層化とリーク電流の増加とを抑制することができる。
【発明の効果】
【００３０】
本発明に係る半導体装置によると、III族窒化物半導体からなり、多重２ＤＥＧをチャネルとする半導体装置において、電流密度を効果的に上昇し、小型で且つ高出力な半導体装置を実現することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は本発明の第１の実施形態に係る半導体装置を示す模式的な断面図である。
【図２】図２は本発明の第１の実施形態に係る半導体装置において、第２のチャネル層の厚さと測定した抵抗値との関係を示すグラフである。
【図３】図３は本発明の第１の実施形態に係る半導体装置において、各障壁層のＡｌ組成と厚さとを変化させ、且つ第２のチャネル層の厚さを変化させた際の表面側の２ＤＥＧチャネルの電子濃度の変化を計算した結果を示すグラフである。
【図４】図４は本発明の第１の実施形態の第１変形例に係る半導体装置を示す模式的な断面図である。
【図５】図５は本発明の第１の実施形態の第２変形例に係る半導体装置を示す模式的な断面図である。
【図６】図６は本発明の第１の実施形態の第２変形例に係る半導体装置において、第２のチャネル層の厚さと実測した逆方向のリーク電流との関係を示すグラフである。
【図７】図７は本発明の第１の実施形態の第３変形例に係る半導体装置を示す模式的な断面図である。
【図８】図８は本発明の第１の実施形態の第３変形例の他の例に係る半導体装置を示す模式的な断面図である。
【図９】図９は本発明の第１の実施形態の第４変形例に係る半導体装置を示す模式的な断面図である。
【図１０】図１０は本発明の第１の実施形態の第５変形例に係る半導体装置を示す模式的な断面図である。
【図１１】図１１は本発明の第１の実施形態の第６変形例に係る半導体装置を示す模式的な断面図である。
【図１２】図１２は本発明の第２の実施形態に係る半導体装置を示す模式的な断面図である。
【図１３】図１３は本発明の第２の実施形態に係る半導体装置において、第２のチャネル層における第１の領域のｎ型不純物濃度を変化させた際の第１のチャネル層における２ＤＥＧチャネルの電子濃度の変化を計算した結果を示すグラフである。
【図１４】図１４は従来例に係る半導体装置を示す模式的な断面図と、その電流−電圧特性の一測定例を示すグラフである。
【図１５】図１５はＡｌＧａＮ／ＧａＮ系半導体装置における多重２次元電子ガス（２ＤＥＧ）を含む伝導帯（Ｅｃ）の下端を表す模式図である。
【発明を実施するための形態】
【００３２】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図１を参照しながら説明する。
【００３３】
図１に示すように、第１の実施形態に係る半導体装置１０１は、ＧａＮ系の電界効果トランジスタである。
【００３４】
電界効果トランジスタは、例えば、シリコン（Ｓｉ）からなる基板１０２の上に、有機金属化学気層成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法等により順次エピタキシャル成長した、ＧａＮからなる第１のチャネル層１０３、ＡｌＧａＮからなる第１の障壁層１０４、ＧａＮからなる第２のチャネル層１０５及びＡｌＧａＮからなる第２の障壁層１０６を有している。
【００３５】
このように、第１のチャネル層１０３と第１の障壁層１０４とから、第１のヘテロ接合体が形成され、第２のチャネル層１０５と第２の障壁層１０６とから、第２のヘテロ接合体が形成される。
【００３６】
なお、結晶成長用の基板１０２は、シリコンに限られず、炭化シリコン（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）又は窒化ガリウム（ＧａＮ）等を用いることができる。また、基板１０２と第１のチャネル層１０３との間には、基板１０２との格子不整合を緩和するバッファ層を形成してもよい。
【００３７】
第１のチャネル層１０３における第１の障壁層１０４との界面の近傍、及び第２のチャネル層１０５における第２の障壁層１０６との界面の近傍には、それぞれ２次元電子ガス（２ＤＥＧ）チャネル１１２、１１３が形成される。
【００３８】
エピタキシャル層を形成した直後のウェハ状態にあっては、該エピタキシャル層は複数の半導体装置１０１の能動層を含むと共に、ウェハの主面上に全面的に且つ平坦に形成されている。その後、個々の半導体装置１０１ごとに、各チャネル層１０３、１０５の２ＤＥＧチャネル１１２、１１３と接触可能なオーミック電極を形成するための凹部が形成される。
【００３９】
エピタキシャル層の段差部１０７には、各チャネル層１０３、１０５及び各障壁層１０４、１０６とそれぞれオーミック接触するソース電極１０９及びドレイン電極１１０が形成されている。窒化物半導体層とオーミック接触可能な金属材料には、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜を用いることができる。
【００４０】
また、第２の障壁層１０６上におけるソース電極１０９とドレイン電極１１０との間の領域には、第２の障壁層１０６とショットキー接触するゲート電極１１１が形成されている。窒化物半導体層とショットキー接触可能な金属材料には、例えば、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を用いることができる。
【００４１】
第１の実施形態においては、ＧａＮからなる第１のチャネル層１０３は、該第１のチャネル層１０３よりもバンドギャップが大きいＡｌＧａＮからなる第１の障壁層１０４の下側に形成されている。同様に、ＧａＮからなる第２のチャネル層１０５は、該第２のチャネル層１０５よりもバンドギャップが大きいＡｌＧａＮからなる第２の障壁層１０６の下側に形成されている。
【００４２】
この場合の第１のチャネル層１０３の厚さは、該第１のチャネル層１０３中に形成される２ＤＥＧ１１２における電子濃度が低下しない程度の厚さであり、また、第２のチャネル層１０５の厚さは、該第２のチャネル層１０５中に形成される２ＤＥＧ１１３における電子濃度が低下しない程度の厚さである。
【００４３】
図２はＧａＮからなる第２のチャネル層の厚さと抵抗値との関係を示すグラフである。ここでは、ソース電極１０９とドレイン電極１１０との間の抵抗値を、第２のチャネル層１０５の厚さが異なる複数のサンプルを作製して測定している。
【００４４】
図２に示すように、第２のチャネル層１０５の厚さを８０ｎｍ以上に設定することにより、第２のチャネル層１０５の抵抗値を下げることができる。
【００４５】
また、図３に、それぞれＡｌＧａＮからなる第１の障壁層１０４及び第２の障壁層１０６におけるＡｌ組成と厚さとを変化させ、且つ、第２のチャネル層１０５の厚さを変化させた際の２ＤＥＧの電子濃度の計算結果を示す。各障壁層におけるＡｌ組成は１５％、２５％及び３５％と変化させ、厚さは１５ｎｍ以上且つ５０ｎｍ以下の範囲で変化させている。その結果、第２のチャネル層１０５の厚さを８０ｎｍ以上に設定すれば、２ＤＥＧ１１３の電子濃度が飽和することが分かる。
【００４６】
以上の測定及び計算の結果から、第２のチャネル層１０５の厚さを８０ｎｍ以上とすることにより、第２のチャネル層１０５に生じる２ＤＥＧ１１３の電子濃度が低下することがない多重２ＤＥＧチャネル構造を得ることができる。
【００４７】
（第１の実施形態の第１変形例）
図４に第１の実施形態の第１変形例に係る半導体装置１０１Ａを示す。
【００４８】
図４に示す半導体装置１０１Ａは、第１の実施形態に係る半導体装置１０１の基板１０２の裏面に、第１のチャネル層１０３の裏面と接触する第２のゲート電極１１５が設けられていることを特徴とする。
【００４９】
具体的には、基板１０１におけるゲート電極１１１（以下、本変形例において第１のゲート電極１１１と呼ぶ。）の反対側の領域に、第１のチャネル層１０３を露出する凹部１０２ａが形成されている。基板１０２の裏面には、該凹部１０２ａの壁面に沿って形成され、且つ、第１のチャネル層１０３における凹部１０２ａの底面からの露出部分とショットキー接触する第２のゲート電極１１５が形成されている。
【００５０】
このように、第１のゲート電極１１１だけでなく、該第１のゲート電極１１１と基板１０２側から対向する第２のゲート電極を組み合わせて用いることにより、多重２ＤＥＧチャネルに対する電流制御性を向上することができる。
【００５１】
（第１の実施形態の第２変形例）
図５に第１の実施形態の第２変形例に係る半導体装置１０１Ｂを示す。
【００５２】
図５に示すように、第２変形例に係る半導体装置１０１Ｂは、それぞれ２ＤＥＧチャネル１１２、１１３とショットキー接触するアノード電極１１６と、オーミック接触するカソード電極１１７とを備えたショットキーバリアダイオード（ＳＢＤ）である。
【００５３】
ここで、アノード電極１１６には、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を用いることができる。カソード電極１１７には、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜を用いることができる。
【００５４】
なお、第２変形例に係るＳＢＤにおいては、第２のチャネル層１０５の厚さを３５０ｎｍ以下とすることが望ましい。さらには、３００ｎｍ以下がより望ましい。
【００５５】
図６に、第２のチャネル層１０５の厚さと逆方向のリーク電流との関係を測定した結果を示す。図６からは、第２のチャネル層１０５の厚さを３５０ｎｍ以上とすると、チャネルとなる２ＤＥＧ内の電子濃度は高くなるものの、逆バイアス時のショットキー障壁が薄くなるため、該ショットキー障壁をトンネルして流れる逆方向のリーク電流が増加することが分かる。
【００５６】
なお、第１の実施形態及びその変形例においては、多重２ＤＥＧチャネル構造を２チャネルとしたが、３チャネル以上としてもよい。
【００５７】
また、第１の実施形態及びその変形例において、各チャネル層１０３、１０５はＧａＮとし、各障壁層１０４、１０６はＡｌＧａＮとしたが、III族窒化物半導体で且つ各障壁層１０４、１０６のバンドギャップが各チャネル層１０３、１０５のバンドギャップよりも大きくなる組成を有していればよく、この限りではない。
【００５８】
（第１の実施形態の第３変形例）
図７に第１の実施形態の第３変形例に係る半導体装置１０１Ｃを示す。
【００５９】
図７に示す第３変形例に係る半導体装置１０１Ｃは、第１の実施形態に係る半導体装置１０１における第２の障壁層１０６の上に絶縁膜１１４を設け、該絶縁膜１１４の上にゲート電極１１１が形成される構成を有している。ここで、絶縁膜１１４は、ゲート電極１１１及びその周辺部に選択的に設けられている。
【００６０】
絶縁膜１１４として、例えば、窒化珪素（ＳｉＮ）及び窒化アルミニウム（ＡｌＮ）に代表される窒化膜、又は例えば、酸化アルミニウム（ＡｌＯ）及び酸化ハフニウム（ＨｆＯ）に代表される酸化膜、又は例えば、これらを組み合わせた多層膜が用いられる。絶縁膜１１４の厚さとしては、１ｎｍ以上且つ１００ｎｍ以下の範囲で用いることができる。よく用いられる絶縁膜１１４の厚さは、約５ｎｍである。
【００６１】
この構成もまた、第１の実施形態に係る半導体装置１０１が有する効果と同様の効果を有する。
【００６２】
なお、図８に示す半導体装置１０１Ｄは、他の例であって、絶縁膜１１４をゲート電極１１１及びその周辺部に限定して設けるのではなく、ソース電極１０９及びドレイン電極１１０にまで達するように形成している。さらには、ソース電極１０９及びドレイン電極１１０が絶縁膜１１４の各端部を覆ように形成している。このような構成であっても、図７に示す第３変形例に係る半導体装置１０１Ｃと同様の効果を有する。
【００６３】
（第１の実施形態の第４変形例）
図９に第１の実施形態の第４変形例に係る半導体装置１０１Ｅを示す。
【００６４】
図９に示す第４変形例に係る半導体装置１０１Ｅは、第１の実施形態に係る半導体装置１０１における第２の障壁層１０６の上にｐ型半導体層１１８を設け、該ｐ型半導体層１１８の上にゲート電極１１１が形成されている。なお、ゲート電極１１１は、ｐ型半導体層１１８に対してオーミック性を有していてもよい。
【００６５】
ｐ型半導体層１１８として、例えば、ＭｇドープＧａＮ層、ＭｇドープＡｌＧａＮ層、ＭｇドープＡｌＩｎＮ層、又はＭｇドープＡｌＧａＮ層が用いられる。ｐ型半導体層１１８の厚さは、特に限定されず、よく用いられる厚さは、約１００ｎｍである。なお、ｐ型半導体層１１８は、ＭｇドープＧａＮ層とＭｇドープＡｌＧａＮ層との２層又はそれ以上の多層構造であってもよい。また、ｐ型半導体層１１８として、例えば酸化ニッケル（ＮｉＯ）で示される酸化物半導体層を用いることもできる。
【００６６】
この構成もまた、第１の実施形態に係る半導体装置が有する効果と同様の効果を有する。
【００６７】
（第１の実施形態の第５変形例）
図１０に第１の実施形態の第５変形例に係る半導体装置１０１Ｆを示す。
【００６８】
図１０に示すように、第５変形例に係る半導体装置１０１Ｆは、それぞれ２ＤＥＧチャネル１１２、１１３とショットキー接触するアノード電極１１６と、オーミック接触するカソード電極１１７とを備え、第２の障壁層１０６の上に絶縁膜１１９を設けたショットキーバリアダイオード（ＳＢＤ）である。
【００６９】
絶縁膜１１９として、例えば窒化珪素（ＳｉＮ）及び窒化アルミニウム（ＡｌＮ）に代表される窒化膜、又は、例えば酸化アルミニウム（ＡｌＯ）及び酸化ハフニウム（ＨｆＯ）に代表される酸化膜、又は例えば、これらを組み合わせた多層膜が用いられる。絶縁膜１１１９の厚さとしては、１ｎｍ以上且つ１００ｎｍ以下の範囲で用いることができる。よく用いられる絶縁膜１１９の厚さは、約５ｎｍである。
【００７０】
この構成もまた、第１の実施形態の第２変形例に係る半導体装置が有する効果と同様の効果を有する。
【００７１】
ここで、アノード電極１１６には、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を用いることができる。カソード電極１１７には、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜を用いることができる。
【００７２】
（第１の実施形態の第６変形例）
図１１に第１の実施形態の第６変形例に係る半導体装置１０１Ｇを示す。
【００７３】
図１１に示すように、第５変形例に係る半導体装置１０１Ｇは、それぞれ２ＤＥＧチャネル１１２、１１３とショットキー接触するアノード電極１１６と、オーミック接触するカソード電極１１７とを備え、第２の障壁層１０６の上のアノード電極１１６側にｐ型半導体層１２０を設け、アノード電極１１６が該ｐ型半導体層１２０の一部を覆うように設けられたショットキーバリアダイオード（ＳＢＤ）である。
【００７４】
ｐ型半導体層１２０として、例えばＭｇドープＧａＮ層、ＭｇドープＡｌＧａＮ層、ＭｇドープＡｌＩｎＮ層又はＭｇドープＡｌＧａＮ層が用いられる。ｐ型半導体層１２０の厚さは、特に限定されず、よく用いられる厚さは、約１００ｎｍである。なお、ｐ型半導体層１２０は、ＭｇドープＧａＮ層とＭｇドープＡｌＧａＮ層との２層又はそれ以上の多層構造であってもよい。
【００７５】
この構成もまた、第１の実施形態の第２変形例に係る半導体装置が有する効果と同様の効果を有する。
【００７６】
ここで、アノード電極１１６はｐ型半導体層１２０とオーミック接触していればよく、例えばニッケル（Ｎｉ）又はパラジウム（Ｐｄ）を用いることができる。カソード電極１１７には、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜を用いることができる。
【００７７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図１２を参照しながら説明する。
【００７８】
図１２に示すように、第２の実施形態に係る半導体装置１０１Ｃは、ＧａＮ系の電界効果トランジスタである。ここで、第２の実施形態に係る半導体装置１０１Ｃは、第１の実施形態に係る半導体装置１０１と同一の構成部材には、同一の符号を付している。
【００７９】
第２の実施形態に係る電界効果トランジスタにおける第２のチャネル層１０５は、導電型がそれぞれ異なる複数の領域（層）に分けて構成されていることを特徴とする。
【００８０】
具体的には、ＧａＮからなる第２のチャネル層１０５において、負の分極電荷が生じている第１の障壁層１０４と接する第１の領域１０５ａはｎ型にドープされており、且つ、第１の領域１０５ａにおける第１の障壁層１０４と反対側に接する第２の領域１０５ｂはｐ型にドープされている。また、第２の領域１０５ｂと第２の障壁層１０６との間は、アンドープの第３の領域１０５ｃである。
【００８１】
第１の領域１０５ａのｎ型不純物濃度は、例えば１×１０１９ｃｍ−３であり、その厚さは、例えば１０ｎｍである。また、第２の領域１０５ｂのｐ型不純物濃度は、例えば５×１０１７ｃｍ−３であり、その厚さは、例えば２００ｎｍである。但し、各領域１０５ａ、１０５ｂの不純物濃度及び厚さは、これに限られない。
【００８２】
第１の領域１０５ａには、ｎ型ドーパントとして、例えばシリコン（Ｓｉ）を用いることができ、第２の領域１０５ｂには、ｐ型ドーパントとして、例えばマグネシウム（Ｍｇ）を用いることができる。
【００８３】
このように、第２の実施形態によると、第１の障壁層１０４と接するようにｎ型不純物がドープされた第１の領域１０５ａを形成することにより、第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度を向上することができる。
【００８４】
図１３に、第１の領域１０５ａにおけるｎ型不純物濃度と第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度との関係を計算した結果を示す。図１３からは、第１の領域１０５ａのｎ型不純物濃度を８×１０１８ｃｍ−３以上とすることにより、第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度が向上することが分かる。
【００８５】
これは、第１の領域１０５ａの導電型をｎ型とすることにより、第１の障壁層１０４の上面に生じている負の分極電荷による空乏層の第２のチャネル層１０５側への伸長を抑制できるからである。これにより、第１の障壁層１０４及び第１のチャネル層１０３のポテンシャルの上昇が抑制されて、第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度を向上することができる。
【００８６】
以上のように、第２の実施形態に係る半導体装置１０１Ｃは、第１の障壁層１０４の上に第２のチャネル層１０５を積層する多重２ＤＥＧ構成の場合に、第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度を向上するという効果を得られる。
【００８７】
なお、第１の領域１０５ａに対するｎ型不純物のドープ総量（不純物濃度を厚さで積分した値）と、第２の領域１０５ｂに対するｐ型不純物のドープ総量とは、おおよそ等しいことが望ましい。このようにすると、チャネルに沿った方向（電子が流れる方向）における電界強度が大きくなった場合に、第１の領域１０５ａと第２の領域１０５ｂとが空乏化し、この空乏層の伸長によって電界の集中を抑制できるため、半導体装置１０１Ｃの耐圧を向上することができる。
【００８８】
また、半導体装置１０１Ｃの動作特性において、高耐圧性能よりも高電流密度が優先される場合等には、ｐ型の第２の領域１０５ｂを薄くするか、さらにはｐ型の第２の領域１０５ｂを設けなくてもよい。この場合でも、第１のチャネル層１０３における２ＤＥＧチャネル１１２の電子濃度を向上できるという効果は得ることができる。
【００８９】
また、第１の実施形態と同様に、第２のチャネル層１０５の厚さは８０ｎｍ以上であることが望ましいが、ｎ型の第１の領域１０５ａ及びｐ型の第２の領域１０５ｂにおけるそれぞれの不純物濃度及び厚さによっては、この限りではない。
【００９０】
また、図４に示した第１の実施形態の第１変形例と同様に、第２の実施形態においても、基板１０２の裏面における第１のゲート電極１１１と対向する領域に、第１のチャネル層１０３を露出する凹部１０２ａを形成し、形成した凹部１０２ａの底部とショットキー接触する第２のゲート電極１１５を形成してもよい。
【００９１】
このようにすると、半導体装置１０１Ｃに対して、第１のゲート電極１１１と第２のゲート電極１１５とを組み合わせて制御することにより、多重２ＤＥＧチャネルに対する電流制御性を向上することができる。
【００９２】
また、第２の実施形態においては、半導体装置１０１Ｃとして、電界効果トランジスタを挙げたが、図５に示した第１の実施形態の第２変形例と同様に、ショットキー性のアノード電極１１６とオーミック性のカソード電極１１７とを備えたショットキーバリアダイオード（ＳＢＤ）としてもよい。
【００９３】
また、第２の実施形態及びその変形例においては、多重２ＤＥＧチャネル構造を２チャネルとしたが、３チャネル以上としてもよい。
【００９４】
また、第２の実施形態及びその変形例において、各チャネル層１０３、１０５はＧａＮとし、各障壁層１０４、１０６はＡｌＧａＮとしたが、III族窒化物半導体で且つ各障壁層１０４、１０６のバンドギャップが各チャネル層１０３、１０５のバンドギャップよりも大きくなる組成を有していればよく、この限りではない。
【００９５】
なお、第２の実施形態と第１の実施形態とを組み合わせた構成とすることも可能である。例えば、第２の障壁層１０６の上に、さらに第３のチャネル層と第３の障壁層とからなる第３のヘテロ接合体を設けた構成の場合に、第２のチャネル層１０５を、第２の実施形態に係るｎ型の第１の領域１０５ａ及びｐ型の第２の領域１０５ｂを含む構成とし、第３のチャネル層を第１の実施形態に係るアンドープのＧａＮ層とする構成とすることができる。
【産業上の利用可能性】
【００９６】
本発明に係る半導体装置は、III族窒化物半導体からなり、多重２ＤＥＧチャネルを有する半導体装置において、電流密度を効果的に上昇し、小型で且つ高出力な半導体装置を実現することができ、例えば、産業用パワーエレクトロニクス機器又は家電機器用途の電力応用回路に好適な高出力半導体装置等として有用である。
【符号の説明】
【００９７】
１０１    半導体装置（電界効果トランジスタ）
１０１Ａ  半導体装置（電界効果トランジスタ）
１０１Ｂ  半導体装置（ショットキーバリアダイオード）
１０１Ｃ  半導体装置（電界効果トランジスタ）
１０１Ｄ  半導体装置（電界効果トランジスタ）
１０１Ｅ  半導体装置（電界効果トランジスタ）
１０１Ｆ  半導体装置（ショットキーバリアダイオード）
１０１Ｇ  半導体装置（ショットキーバリアダイオード）
１０２    基板
１０２ａ  凹部
１０３    第１のチャネル層
１０４    第１の障壁層
１０５    第２のチャネル層
１０５ａ  第１の領域
１０５ｂ  第２の領域
１０５ｃ  第３の領域
１０６    第２の障壁層
１０７    段差部
１０８    段差部
１０９    ソース電極
１１０    ドレイン電極
１１１    （第１の）ゲート電極
１１２    ２ＤＥＧチャネル
１１３    ２ＤＥＧチャネル
１１４    絶縁膜
１１５    第２のゲート電極
１１６    アノード電極
１１７    カソード電極
１１８    ｐ型半導体層
１１９    絶縁膜
１２０    ｐ型半導体層
【図１】
0005942204.tif 000002
【図２】
0005942204.tif 000003
【図３】
0005942204.tif 000004
【図４】
0005942204.tif 000005
【図５】
0005942204.tif 000006
【図６】
0005942204.tif 000007
【図７】
0005942204.tif 000008
【図８】
0005942204.tif 000009
【図９】
0005942204.tif 000010
【図１０】
0005942204.tif 000011
【図１１】
0005942204.tif 000012
【図１２】
0005942204.tif 000013
【図１３】
0005942204.tif 000014
【図１４】
0005942204.tif 000015
【図１５】
0005942204.tif 000016