(57)【特許請求の範囲】
【請求項１】
逐次比較レジスタ（ＳＡＲ）と前記ＳＡＲに含まれる比較器とを備えるＳＡＲ型アナログ−デジタル変換器（ＡＤＣ）を制御するための方法であって、
前記ＳＡＲのＳＡＲ変換時間を測定することと、
測定されたＳＡＲの変換時間を所望の変換時間と比較することと、
前記比較することの出力に基づいて、前記ＳＡＲが所望の速度で動作するように、前記ＳＡＲの電源及び前記比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節することと、
を備える方法。
【請求項２】
前記ＳＡＲの電源及び前記比較器のコモンモード電圧の両方が調節される、請求項１に記載の方法。
【請求項３】
前記ＳＡＲの電源が調節される、請求項１に記載の方法。
【請求項４】
前記比較器のコモンモード電圧が調節される、請求項１に記載の方法。
【請求項５】
逐次比較レジスタ（ＳＡＲ）と前記ＳＡＲに含まれる比較器とを備えるＳＡＲ型アナログ−デジタル変換器（ＡＤＣ）（ＳＡＲ  ＡＤＣ）の電源電圧と前記比較器のコモンモード電圧とを制御するための装置であって、
前記ＳＡＲ  ＡＤＣに電気的に接続され、
前記ＳＡＲ  ＡＤＣから、変換が完了したことを知らせる完了信号を受信し、
前記完了信号に基づいて、前記ＳＡＲが所望の速度で動作するように、前記ＳＡＲのレギュレータ電圧と前記比較器のコモンモード電圧との少なくとも１つを補正する、
ように構成された補正モジュールを備える装置。
【請求項６】
前記補正モジュールは、位相周波数検出器を含む、請求項５に記載の装置。
【請求項７】
前記補正モジュールは、電荷ポンプを含む、請求項６に記載の装置。
【請求項８】
前記補正モジュールは、相互コンダクタンスセルを含む、請求項７に記載の装置。
【請求項９】
逐次比較レジスタ（ＳＡＲ）と前記ＳＡＲに含まれる比較器とを備えるＳＡＲ型アナログ−デジタル変換器（ＡＤＣ）を制御するための装置であって、
前記ＳＡＲのＳＡＲ変換時間を測定するための手段と、
測定されたＳＡＲ変換時間を所望の変換時間と比較するための手段と、
前記比較するための手段の出力に基づいて、前記ＳＡＲが所望の速度で動作するように、前記ＳＡＲの電源及び前記比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段と、
を備える装置。
【請求項１０】
前記ＳＡＲの電源及び前記比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記ＳＡＲの電源及び前記比較器のコモンモード電圧の両方を調節するための手段を含む、請求項９に記載の装置。
【請求項１１】
前記ＳＡＲの電源及び前記比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記ＳＡＲの電源を調節するための手段を含む、請求項９に記載の装置。
【請求項１２】
前記ＳＡＲの電源及び前記比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記比較器のコモンモード電圧を調節するための手段を含む、請求項９に記載の装置。
【請求項１３】
コンピュータにとって読み取り可能な非一時的な媒体であって、プロセッサによって実行されたときに
逐次比較レジスタ（ＳＡＲ）型アナログ−デジタル変換器（ＡＤＣ）のＳＡＲのＳＡＲ変換時間を測定することと、
測定されたＳＡＲ変換時間を所望の変換時間と比較することと、
前記比較することの出力に基づいて、前記ＳＡＲが所望の速度で動作するように、前記ＳＡＲの電源及び前記ＳＡＲの比較器のコモンモード電圧のうちの少なくとも１つを閉ループの方法で調節することと、
の各ステップを前記プロセッサに実行させる命令を備えているコンピュータにとって読み取り可能な非一時的な媒体。
【請求項１４】
前記ＳＡＲの電源及び前記比較器のコモンモード電圧の両方を閉ループの方法で調節するための命令を更に備える、請求項１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
【請求項１５】
前記ＳＡＲの電源を閉ループの方法で調節するための命令を更に備える、請求項１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
【請求項１６】
前記比較器のコモンモード電圧を閉ループの方法で調節するための命令を更に備える、請求項１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、「逐次比較レジスタ型アナログ−デジタル変換器における電源及び／又は比較器コモンモード電圧の閉ループ制御のための方法及び装置」（METHOD AND APPARATUS FOR CLOSED LOOP CONTROL OF SUPPLY AND/OR COMPARATOR COMMON MODE VOLTAGE IN A SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER）という名称の２０１３年３月１日に出願された米国特許出願第１３／７８２，３３５号の優先権を主張し、この米国特許出願は、この全体がここでの言及によって本明細書に明示的に援用される。
【０００２】
[0002]本発明は、逐次比較レジスタ（ＳＡＲ）の電源及び／又は比較器コモンモード電圧の閉ループ制御のための方法及び装置に関する。ＳＡＲの電源及び比較器コモンモード電圧を制御することによってＳＡＲアナログ−デジタル変換器（ＡＤＣ）の性能を改善するための方法及び装置が提供される。
【背景技術】
【０００３】
[0003]無線通信デバイスは、より小型、より強力、且つより有能になってきている。ますます多くのユーザが、電子メールの確認、インターネットへのアクセス、及び互いの連絡などの日々の活動の多くにおいて、無線通信デバイスを頼りにするようになってきている。これにより、これらのデバイスの負担が大きくなり、より大きなデータをより高い速度で処理することが、これらのデバイスに求められるようになっている。換言すると、使用の増加により、無線デバイス及び無線信号チェーンにおいて使用されるブロックについて、帯域幅の要件が増大している。無線レシーバは、典型的には、低ノイズ増幅器と、ミキサと、ベースバンドフィルタと、後続のＡＤＣ（アナログ−デジタル変換器）からなる。アナログ−デジタル変換器（ＡＤＣ）は、到来するアナログ信号をデジタル信号へと変換するために使用される。無線システムの帯域幅の増大により、ＡＤＣには、より高いクロック速度で動作することが求められる。本明細書において説明される方法及び装置は、ＡＤＣがより高いクロック速度で動作することを可能にし、したがって無線システムの帯域幅を改善する。これらの技術は、他の用途に用いられるＡＤＣの性能の改善にも当てはまる。
【０００４】
逐次比較型ＡＤＣ（ＳＡＲ）の接続形態は、多数の無線システムに用いられるＡＤＣにおいて、ますます選ばれるようになってきている。逐次比較型ＡＤＣ（ＳＡＲ）の接続形態は、より小さいジオメトリ（geometry）のデジタルプロセスに良好に対応するという利点を有し、他のＡＤＣの接続形態と比べて消費する電力も少ない。これらの特徴及び利点が、逐次比較型ＡＤＣ（ＳＡＲ）の接続形態を、良好な性能を少ない電力消費で提供しなければならない移動無線及び他のデバイスにとって魅力的なものにしている。「Ｎビット」の出力をもたらすＳＡＲ  ＡＤＣは、１つのクロックサイクルにおいてＮ回の変換を次々に完結させなければならない。ＡＤＣがＮ回の変換をすべて完了させるために要する時間は、変換時間として知られ、プロセスコーナー（process corner）、温度、及び電圧につれて変化する。ＳＡＲ  ＡＤＣの速度を制御する電圧は、供給電圧及び比較器コモンモード電圧である。これらの電圧は、ノミナル値（nominal value）に合わせて設計されるが、典型的には、この値の上方及び下方へと変化する。極端な温度において生じるコーナーなど、動作の包絡線のスローコーナー（slow corner）において、供給電圧及び／又は比較器コモンモード電圧が低い場合、ＳＡＲ  ＡＤＣは遅くなり、オペレーティングシステムのクロック速度によって求められるすべての変換を完了させるために充分に早く動作することができない。これは、ＳＡＲ  ＡＤＣのクロック周波数をできる限り高めようと試みるときに問題となる。単にこれらの電圧をより高くプログラムするだけでは、不規則変動が高められた電圧と相俟って信頼性の低下を引き起こすため、この問題は解決されない。更に、電圧をより高く設定することで、より高い電圧を必要としない他のプロセスコーナーにおけるＳＡＲ  ＡＤＣの電力消費が増大する。結果として、ＡＤＣが、必要よりも多くの電力を使用することになる。
【０００５】
[0004]この問題を克服するために、ＳＡＲ変換を、Ｎ回のすべての変換の完了前に停止させることができる。しかしながら、これは、精度の低下を引き起こす。他の場合には、ＳＡＲ  ＡＤＣのクロック速度を、速度の低下に対応すべく下げることができる。これは、結果として、ＳＡＲ  ＡＤＣを用いることができる信号の帯域幅を制限することになる。
【０００６】
[0005]ＳＡＲ  ＡＤＣにおける電圧を適応的に制御し、ＳＡＲ  ＡＤＣが低速である場合に限って高め、高速である場合には変えないままにし、或いは下げることによってＳＡＲ  ＡＤＣの性能を改善するための方法及び装置について、技術的なニーズが存在する。スローコーナーにおける性能の改善に加えて、本明細書において説明される方法及び装置は、典型的なコーナー及びファーストコーナー（fast corner）における電力の節約にも役立つ。
【発明の概要】
【０００７】
[0006]本明細書に記載の実施形態は、逐次比較レジスタ型アナログ−デジタル変換器のための供給電圧及び比較器コモンモード電圧を制御するための方法を提供する。本方法は、逐次比較レジスタの変換時間を測定することと、前記逐次比較レジスタの変換時間を所望の変換時間と比較することと、必要であれば前記電源及び／又は比較器コモンモード電圧のうちの少なくとも１つの閉ループ調節を実行することと、を備える。
【０００８】
[0007]更なる実施形態は、逐次比較レジスタ型アナログ−デジタル変換器のための供給電圧及び比較器コモンモード電圧を制御するための装置を提供する。本装置は、コモンモード電圧及びレギュレータ補正モジュールからなる。コモンモード電圧及びレギュレータ補正モジュールは、位相周波数検出器及び電荷ポンプを含み、相互コンダクタンスセルを含み得る。
【０００９】
[0008]更なる実施形態は、逐次比較レジスタ型アナログ−デジタル変換器のための供給電圧及び比較器コモンモード電圧を制御するための装置を提供する。本装置は、逐次比較レジスタの変換時間を測定するための手段と、前記逐次比較レジスタの変換時間を所望の変換時間と比較するための手段と、必要であれば前記電源及び／又は比較器コモンモード電圧のうちの少なくとも１つの閉ループ調節を実行するための手段と、を備える。また更なる実施形態は、コンピュータにとって読み取り可能な非一時的な媒体であって、命令を含んでおり、該命令は、実行されたときに、逐次比較レジスタの変換時間を測定することと、前記逐次比較レジスタの変換時間を所望の変換時間と比較することと、必要であれば電源及び比較器コモンモード電圧のうちの少なくとも１つの閉ループ調節を実行することと、の各ステップをプロセッサに実行させるコンピュータにとって読み取り可能な非一時的な媒体を提供する。
【図面の簡単な説明】
【００１０】
【図１】[0009]図１は、本発明の特定の実施形態による無線通信システムの１つの構成を示している。
【図２】[0010]図２は、本発明の特定の実施形態に従って送信を行うことができる電子部品の例のブロック図を示している。
【図３】[0011]図３は、本発明の実施形態による逐次比較レジスタ（ＳＡＲ）アセンブリを示している。
【図４】[0012]図４は、本発明の実施形態によるＳＡＲ変換波形を示している。
【図５】[0013]図５は、本発明の実施形態によるレギュレータ電圧及び電圧制御モジュール（ＶＣＭ）によるＳＡＲアナログ−デジタル変換器（ＡＣＤ）の制御を示している。
【図６】[0014]図６は、本発明の実施形態による電源及び／又は比較器電圧の閉ループ制御を実行するためのアセンブリを示している。
【図７】[0015]図７は、本発明の実施形態によるＳＡＲ  ＡＤＣがクロック周期のうちに完了しなければならないＮビットの変換の関係を示している。
【図８】[0016]図８は、必要とされる回数の変換の完了に対する低いクロック速度の問題を示している。
【図９】[0017]図９は、本発明の実施形態による変換時間と電源及び比較器コモンモード電圧との間の関係を示している。
【図１０】[0018]図１０は、本発明の実施形態によるＳＡＲ速度の閉ループ調節のためのアセンブリを示している。
【図１１】[0019]図１１は、本発明の実施形態による閉ループ制御装置のブロック図である。
【図１２】[0020]図１２は、本発明の実施形態による相互コンダクタンスセルを備える閉ループ制御装置の回路図を示している。
【図１３】[0021]図１３は、本発明の実施形態によるＳＡＲの電源及び／又は比較器コモンモード電圧の閉ループ制御のための方法のフロー図である。
【発明を実施するための形態】
【００１１】
[0022]次に、種々の態様が、図面を参照して説明される。以下の説明においては、解説の目的のために、多数の具体的詳細が、１つ以上の態様の充分な理解をもたらすために説明される。しかしながら、このような態様が、これらの具体的詳細を備えなくても実施され得ることは、明らかであり得る。
【００１２】
[0023]本明細書において使用されるとき、用語「決定する」は、幅広くさまざまな行為を包含し、したがって「決定する」は、計算する、演算する、処理する、導出する、調査する、参照する（例えば、表、データベース、又は他のデータ構造を参照する）、確かめる、などを含むことができる。更に、「決定する」は、解決する、選択する、選ぶ、確立する、などを含むことができる。
【００１３】
[0024]「にもとづく」という表現は、特に明示的に指定されない限り、「のみにもとづく」を意味しない。換言すると、「にもとづく」という表現は、「のみにもとづく」及び「に少なくとももとづく」の両方を表す。
【００１４】
[0025]更に、用語「又は（ｏｒ）」は、排他的な「又は」ではなく、包含的な「又は」を意味することが意図される。すなわち、特に指定されず、或いは文脈から明らかでない限り、「ＸがＡ又はＢを使用する」という表現は、自然の包含的な順列のいずれかを意味することが意図される。すなわち、「ＸがＡ又はＢを使用する」という表現は、以下の事例、すなわち「ＸがＡを使用する」、「ＸがＢを使用する」、又は「ＸがＡ及びＢの両方を使用する」のいずれによっても満足される。更に、本出願及び添付の特許請求の範囲において使用されるとき、冠詞「ａ」及び「ａｎ」は、特に指定されず、或いは単数形へと向けられることが文脈から明らかでない限り、通常は「１つ以上」を意味すると解釈されなければならない。
【００１５】
[0026]本発明に関連して説明される種々の例示の論理ブロック、モジュール、及び回路は、汎用のプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブルな論理素子、ディスクリートなゲート又はトランジスタ論理回路、ディスクリートなハードウェアコンポーネント、或いは本明細書に記載の機能を実行するように設計されたこれらの任意の組み合わせによって実施又は実行され得る。汎用のプロセッサは、マイクロプロセッサであり得るが、代案においては、プロセッサが、任意の市販のプロセッサ、コントローラ、マイクロコントローラ、又は状態機械であり得る。プロセッサは、例えばＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと併せた１つ以上のマイクロプロセッサ、又は任意の他のこのような構成など、コンピュータデバイスの組み合わせとしても実現され得る。
【００１６】
[0027]本発明に関連して説明される方法又はアルゴリズムの各ステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、又は両者の組み合わせにて直接的に具現化され得る。ソフトウェアモジュールは、技術的に公知の任意の形態の記憶媒体に位置し得る。使用され得る記憶媒体のいくつかの例として、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、などが含まれ得る。ソフトウェアモジュールは、単一の命令又は多数の命令を備えることができ、いくつかの異なるコード部分、異なるプログラム、及び複数の記憶媒体に分散されていてもよい。記憶媒体を、記憶媒体からの情報の読み出し及び記録媒体への情報の書き込みがプロセッサにとって可能であるように、プロセッサへと接続することができる。代案においては、記憶媒体がプロセッサに一体化され得る。
【００１７】
[0028]本明細書に開示の方法は、記載の方法を達成するための１つ以上のステップ又は動作を備える。方法の各ステップ及び／又は各動作を、特許請求の範囲の技術的範囲から離れることなく互いに入れ換えることができる。換言すると、ステップ又は動作について特定の順序が指定されない限り、特定のステップ及び／又は動作の順序及び／又は使用を、特許請求の範囲の技術的範囲から外れることなく変更することができる。
【００１８】
[0029]本明細書において説明される実施形態は、ＳＡＲ  ＡＤＣを包含する。本明細書において提示される実施形態をよりよく理解するために、ＳＡＲ  ＡＤＣの簡単な説明が必要である。
【００１９】
[0030]図１は、複数の移動局１０８と、複数の基地局１１０と、基地局コントローラ（ＢＳＣ）１０６と、移動通信交換局（ＭＳＣ）１０２とを含み得る無線システム１００を示している。システム１００は、ＧＳＭ（登録商標）、ＥＤＧＥ、ＷＣＤＭＡ（登録商標）、ＣＤＭＡ、などであり得る。ＭＳＣ１０２は、公衆交換電話網（ＰＴＳＮ）１０４とやり取りをするように構成され得る。更に、ＭＳＣは、ＢＳＣ１０６とやり取りをするように構成され得る。システム１００に１つ以上のＢＳＣ１０６が存在し得る。各々の基地局１１０は、少なくとも１つのセクタを含むことができ、各々のセクタは、無指向性のアンテナ又は基地局１１０から半径方向に遠ざかる特定の方向を指向したアンテナを有し得る。或いは、各セクタは、ダイバーシティ受信のための２つのアンテナを含み得る。各々の基地局１１０は、複数の周波数割り当てに対応するように設計され得る。セクタ及び周波数割り当ての交差を、チャネルと称することができる。移動局１０８は、セルラー又は携帯通信システム（ＰＣＳ）電話を含み得る。
【００２０】
[0031]セルラー電話システム１００の動作時に、基地局１１０は、移動局１０８の組からリバースリンク信号の組を受信し得る。移動局１０８は、電話の呼び出し又は他の通信に関与し得る。所与の基地局１１０によって受信された各々のリバースリンク信号は、この基地局１１０内で処理され得る。得られたデータは、ＢＳＣ１０６へと転送され得る。ＢＳＣ１０６は、基地局１１０間のソフトハンドオフのオーケストレーション（orchestration）を含む電話のリソース割り当て及び移動管理の機能を提供し得る。ＢＳＣ１０６は、受信したデータをＭＳＣ１０２へと送ることもでき、ＭＳＣ１０２は、ＰＳＴＮ１０４とのやり取りのための更なるルーティングサービスを提供する。同様に、ＰＴＳＮ１０４は、ＭＳＣ１０２とやり取りすることができ、ＭＳＣ０１２は、ＢＳＣ１０６とやり取りすることができ、ＢＳＣ１０６は、フォワードリンク信号の組を移動局１０８の組へと送信するように基地局１１０を制御することができる。
【００２１】
[0032]図２は、送信を行うことができる電子部品２００の一例を示すブロック図である。電子部品２００は、移動局１０８、基地局１１０、又は送信を行い得る任意の他の種類のデバイスの一部であってよい。電子部品２００は、電力増幅器（ＰＡ）２１６を含み得る。１つの筋書きにおいては、部品２００が市場に出される前、すなわちエンドユーザが部品２００を手にする前に、試験が実行され得る。更に、図２に示される個々の部品は、携帯電子デバイスへと組み立てられる前に試験され得る。デバイスは、ひとたび組み立てられたならば更に試験され得る。一例において、構成２００は、無線周波数（ＲＦ）送受信機２０２を含み得る。送受信機２０２は、アンテナ２２０を介して出て行く信号２２６の送信及び到来する信号２２８の受信を行い得る。送信チェーン２０４は、送信されるべき信号の処理に使用され得、受信チェーン２１４は、送受信機２０２によって受信される信号を処理するように実現され得る。到来する信号２２８は、送受切り替え器２１８によって処理され得、到来する信号２２８のインピーダンス整合２２４が生じ得る。次いで、到来する信号２２８は、受信チェーン２１４によって処理され得る。
【００２２】
[0033]送信チェーン２０４は、アンテナ２２０による送信のための信号を作成する。送信チェーン２０４は、ベースバンド送信機２０６、ＲＦアップコンバータ２０８、及びドライバ増幅器２１０を含む。ベースバンド送信機２０６は、信号に関連し得る雑音を除去するためのフィルタ（図示せず）を更に含むことができる。送信されるべき信号は、ベースバンド送信機２０６によって作成され、ＲＦアップコンバータ２０８によって高い周波数の信号へとアップコンバートされ得る。アップコンバータ２０８は、局所発振器２１２の制御下にあり得る。ドライバ増幅器２１０は、信号を増幅し得、信号は、ＰＡ２１６を通過し得る。
【００２３】
[0034]１つの構成において、送信されるべき信号は、上述のように送信チェーン２０４を通ってＰＡ２１６へと送られ得、ＰＡ出力２３７は、送受切り替え器２１８に通され得る。複信信号２３９が、完成した無線通信デバイスの試験プロセスの一部として測定され得る（アンテナ２２０からの出力信号２２６を測定するのではなく）。ＰＡ２１６の試験の際に、測定設備２３０が、送受切り替え器２１８の出力（すなわち、複信信号２３９）へと接続され得る。設備２３０は、振幅測定設備又は機能２３２と、位相測定設備又は機能２３４とを含み得る。測定設備２３０は、プロセッサ、メモリ、表示装置、通信インターフェイス、などを含むコンピュータ装置によって実現され得る。図６及び７のブロック図は、これらの部品を無線デバイス及び基地局の文脈において示している。
【００２４】
[0035]ＲＦ送受信機２０２は、受信チェーン２１４を更に含む。受信チェーン２１４は、低ノイズ増幅器（ＬＮＡ）２３６を含む。ＬＮＡ２３６は、インピーダンス整合装置２２４が受信信号を処理した後に信号を受信する。ＬＮＡ２３６は、受信信号を増幅し、混合のためにミキサ２３４へと渡す。フィルタ２３２が、ミキサから信号を受信し、望ましくない信号生成物を取り除く。フィルタによる処理の後で、信号は、変換のためにアナログ−デジタル変換器（ＡＤＣ）２３０へと送られる。
【００２５】
[0036]図３は、ＳＡＲ  ＡＤＣアセンブリ３００を示している。ＳＡＲ  ＡＤＣは、入力アナログ電圧に関して動作し、この電圧を連続的な方法でＮビットのデジタル出力へと変換する。ＳＡＲ  ＡＤＣは、典型的には、抵抗又はキャパシタの２進法で重み付けされたアレイからなり、或いは両者の組み合わせを使用し得る。図３において、アレイは、キャパシタ３１０、３１２、及び３１４を使用している。これらのキャパシタは、キャパシタ制御論理回路３０６へと接続されている。比較器３１６及びデジタル論理回路３１８が、ＳＡＲ  ＡＤＣの動作を制御する。最初に、入力信号が、サンプリングスイッチ３０４によってサンプリングされる。スイッチ３０４がオフにされ、比較器３１６が、第１の変換に関して有効にされる。シングルエンド（single-ended）の実施例においては、サンプリングされた入力信号は、基準電圧と比較され得る。差動の実施例においては、一方が正であり、一方が負である２つの入力信号が、互いに比較され得る。最初に、変換比較器出力が、デジタル出力の最上位ビット（ＭＳＢ）を決定する。比較器３１６の出力に応じて、デジタル論理回路３１８は、次の変換のために自身の入力を調節する。例えば、出力が高く、サンプリングされた入力が基準電圧よりも高いことを示している場合、デジタル論理回路３１８は、次の変換のために基準電圧をより高く調節する。同様に、差動の実施例では、比較器３１６における差動電圧がより低く調節される。出力が低い場合、基準又は差動電圧は、次の変換のためにより高く調節される。比較器３１６の入力の調節後に、デジタル論理回路３１８は、次の変換に関して比較器３１６を有効にする。第２の変換後の比較器３１６の出力が、（ＭＳＢ−１）ビットを決定する。
【００２６】
[0037]この連続が、「Ｎ」回の変換のすべてが次々に行われて完了するまで繰り返される。最後の変換に関する比較器３１６の出力が、最下位ビット（ＬＳＢ）を決定する。ひとたびＮ回の変換がすべて完了すると、デジタル論理回路３１８は、次の変換のためのアナログ入力をサンプリングするためにサンプリングスイッチ３０４をオンにする。次いで、Ｎ回の変換の連続が、次のアナログ入力について繰り返される。サンプリングレート、すなわち入力信号３０２がどの程度頻繁にサンプリングされるのかは、クロック入力３２０によって決定される。このクロックの周波数が、ＳＡＲ  ＡＤＣのサンプリングレートを設定する。
【００２７】
ＳＡＲ  ＡＤＣの通常の動作のために、１クロック周期（ＴＰＥＲＩＯＤ）のうちにＮ回の変換をすべて完了させて次のアナログ入力をサンプリングするための充分な時間が与えられなければならない。換言すると、クロック周波数が、ＳＡＲが変換を完了させて入力をサンプリングすることができるように充分に低くなければならない。
【００２８】
[0038]図４が、上述のＳＡＲ変換波形を示しており、クロック周期に対するサンプルの関係を示している。
【００２９】
[0039]図５は、供給電圧がレギュレータ（５０２）によって設定され、比較器コモンモード電圧がＶＣＭ（５０４）ブロックによって設定されるＳＡＲ  ＡＤＣを示している。比較器３１６のコモンモード電圧は、ＶＣＭ５０４においてサンプリング段階において設定される。
【００３０】
[0040]図６は、アセンブリ６００を示している。ＳＡＲを電圧で制御されるディレイライン（delay line）として取り扱うことによって、この速度は、後述のように閉ループシステムにおいて制御され得る。ＬＤＯ／ＶＣＭ補正ブロックが、ＳＡＲ  ＡＤＣの速度の監視及び補正に使用される。基準クロックエッジが、ＬＤＯ／ＶＣＭ補正ブロック（６０６）へと供給される。入力クロックが所望のデューティサイクルを有する場合、入力クロックのエッジのうちの１つを、基準クロック（６０２）として使用することができ、或いはデューティサイクル補正回路（ＤＣＣ６０４）を、基準エッジのための所望のデューティサイクルを有するクロックを生成するために使用することができる。ＬＤＯ／ＶＣＭ補正ブロックは、低ドロップアウトレギュレータ（ＬＤＯ）６０８及びＶＣＭ（６１０）へと出力を供給する。
【００３１】
[0041]本方法において、ＳＡＲ６１２の速度は、基準クロックエッジと比較され、それは入力クロック６０２又はＤＣＣクロック６０４であり得る。
【００３２】
[0042]レギュレータ又はコモンモード電圧（ＶＣＭ）が低いがゆえにＳＡＲ６１２が充分に高速には動作していない場合、回路６００は、ＳＡＲ６１２が低速であることを検出し、ＳＡＲ６１２が所望の速度で動作するまで電圧を自動的に高める。更に、図６のアセンブリ６００は、許容される電圧の上昇量を制限することで、信頼性の問題を回避し得る。本方法は、必要に応じて、レギュレータ（ＬＤＯ）及びＶＣＭ電圧を一緒に制御すること、又はいずれかの電圧を独立して制御することを可能にする。本方法は、ＡＤＣの用途に使用され得るが、高いクロック速度で働く任意の遅延にもとづく回路又は処理回路にも使用され得る。
【００３３】
[0043]図７は、サンプリングパルスと、ＮビットのＳＡＲ  ＡＤＣがクロック周期内に完了させなければならないいくつかの変換と、変換の完了を知らせる「ＳＡＲ完了（SAR done）」信号との間の関係を示している。ＳＡＲの接続形態の１つの欠点は、クロック周波数が高くなるにつれて、Ｎ回の変換に利用することができる時間が短くなることである。これは、１クロックサイクルのうちにＮ回の変換をすべて完了させることができないかもしれないがゆえに、問題を引き起こす。更なる問題は、変換速度が、低速なプロセスコーナー、極端な温度、及びより低い電圧において、より遅い点にある。結果として、ＳＡＲ  ＡＤＣによって生成される出力が不正確になる。図６において上述した実施形態は、これらの問題に対処する。
【００３４】
[0044]図８は、変換がクロック時間期間内に完了していないという問題を示している。ＳＡＲ  ＡＤＣの速度の問題を克服するために、クロック速度が下げられ得る。これは、すべてのコーナーにおいてすべての変換が完了することを保証する。しかしながら、この選択肢では、動作の仕様の周波数が低くなる。代案の技術的解決策は、変換がすべてのコーナー、温度、及び電圧において完了するように、ＳＡＲ  ＡＤＣにおけるビット数「Ｎ」を減らすことである。しかしながら、この選択肢も、ＳＡＲ  ＡＤＣの仕様を下げることにつながり、いくつかの用途においては容認され得ない。
【００３５】
[0045]ＳＡＲ  ＡＤＣの速度は、比較器３１６及びデジタル論理回路３１８の可能な限り高速な動作を可能にすることによって、最大化され得る。いくつかの実施形態において、これら２つのブロックの速度は、比較器３１６の供給電圧及びコモンモード電圧を使用して制御又は調節され得る。後述される更なる実施形態は、ＳＡＲ  ＡＤＣの速度を改善するためにこれらの電圧がどのように制御されるのかを詳述する。
【００３６】
[0046]図９は、変換時間が比較器コモンモード電圧及びレギュレータ電圧につれてどのように変化するのかを示している。ＳＡＲ変換時間が電源及び比較器コモンモード電圧に依存するため、ＳＡＲ  ＡＤＣは、２つの入力を有する電圧で制御されるディレイラインとして取り扱われ得る。制御電圧が１ボルト変化するときの変換時間の変化、すなわちΔｔ／Δｖ（ＫＤＬ）は、２つの制御電圧、すなわちレギュレータ並びに比較器コモンモード電圧について同程度である。
【００３７】
[0047]図１０は、ＳＡＲ速度の閉ループ調節のためのアセンブリ１０００を、ＬＤＯ／ＶＣＭ補正回路の内部の個々のブロックと共に示している。特には、図１０は、どのようにＳＡＲ速度が閉ループの方法で調節され得るのかを示している。アセンブリ１０００は、ＶＣＭ及びＬＤＯの補正のための用意を含むモジュール１００２を含む。位相検出器（ＰＤ）１００４が、電荷ポンプ（ＣＨＧ）１００６へと接続され、電荷ポンプ（ＣＨＧ）１００６が、相互コンダクタンス（ｇｍ）ＣＥＬＬ１００８へと接続される。モジュール１００２からの出力が、ＳＡＲ  ＡＤＣモジュール１０１０への入力である。２つの入力が、ＶＣＭ及びＬＤＯ補正モジュール１００２からＳＡＲ１０１０へと行われ、一方の入力がＬＤＯ１０１２へともたらされる一方で、他方はＶＣＭ１０１４へともたらされる。
【００３８】
[0048]ＰＤは、基準エッジをＳＡＲ１０１６「完了（done）」信号と比較する。ＳＡＲ１０１６「完了」信号は、すべての変換が完了したことを知らせるＳＡＲ  ＡＤＣ１０１０の内部の状態機械からの信号である。ＳＡＲが所望の速度よりも低速である場合、「ＳＡＲ完了」信号は基準エッジよりも遅く到着し、ＳＡＲが所望の速度よりも高速である場合、このエッジが基準エッジよりも早く到着する。ＰＤ１００４は、ＤＣＣのエッジとＳＡＲ「完了」信号との間の遅延に依存した幅を有する出力パルスを生成する。ＰＤを、典型的なＰＦＤを追加のリセット信号を取り入れるように変更することによって実現され得る。この追加のリセット信号は、ＰＦＤを位相検出器として機能させる。電荷ポンプ１００６は、ＳＡＲ「完了」エッジがＤＣＣエッジよりも遅い限りにおいて出力電圧が増加する積分器として機能する。電荷ポンプの出力電圧を電流へと変換するために使用されるｇｍセル１００８が、電荷ポンプ１００６とＳＡＲ  ＡＤＣ１０１０との間に追加される。
【００３９】
[0049]「ＳＡＲ完了」エッジが基準エッジよりも遅い限りにおいて、電荷ポンプの電圧は増加し続ける。電圧が増加するとき、「ｇｍ」セルからの出力電流も増加する。この電流は、ＬＤＯ電圧及び／又はコモンモード（ＶＣＭ）電圧を増加させる。これにより、ＳＡＲ  ＡＤＣが変換をより速く完了させるようになる。閉ループシステム又はフィードバックは、「ＳＡＲ完了」エッジ及び基準エッジの両者が整列するとき、すなわちＳＡＲが所与の時間内に変換を完了させるときに、安定状態に達する。図１１は、閉ループ制御装置１１００のブロック図を示している。アセンブリは、位相検出器１１０２を含む。ＰＤ１１０２は、ＤＣＣの出力を受け付ける第１の入力を有する。第２の入力は、ＳＡＲ「完了」信号を受け取る。リセット機構も、ＰＤ１１０２に設けられる。ＰＤ１１０２は、２つの出力をもたらす。増加（ＩＮＣ）出力が、スイッチ１１３０へと接続され、ＩＮＣ出力が高（high）であるとき、電流によるキャパシタＣＦＩＬＴ１１０８の充電を生じさせ、電圧ＶＣＯＮＴを上昇させる。同様に、減少（ＤＥＣ）出力が、スイッチ１１３２を介してもたらされ、ＤＥＣ出力が高（high）であるとき、電流がキャパシタＣＦＩＬＴから引き出されることで、電圧ＶＣＯＮＴが低下する。これらの経路の両方は、ＶＣＯＮＴにおいてつながり、キャパシタ１００８にも接続される。
【００４０】
[0050]両方の「ｇｍ」セル１１１０及び１１１２が、電流出力をもたらす。第１の「ｇｍ」セル（１１１０）は、ＬＤＯ回路の入力ブランチへと電流出力をもたらす。第２の「ｇｍ」セルは、ＶＣＭ回路へと電流出力をもたらす（以下の段落は、図１２を説明する部分へと移動）。
【００４１】
[0051]図１２は、ＰＤブロック及び相互コンダクタンスセルについて考えられる一実施例の回路図を示している。アセンブリ１２００は、ＰＤ１２０２を含む。ＰＤは、フリップフロップ１２０４及び１２０６を含む。フリップフロップ１２０４及び１２０６の両者は、３入力のＡＮＤゲート１２０８へと接続される。更に、ＡＮＤゲート１２０８の１つの入力は、フリップフロップ１２０４の出力へと接続される。次いで、この出力は、スイッチ１２１２へと接続される。スイッチ１２１２は、電流源にも接続され、それはＰＭＯＳデバイスであり得る。
【００４２】
[0052]ＡＮＤゲート１２０８の第２の入力は、フリップフロップ１２０６からの出力へと接続される。この出力は、スイッチ１２１４へと接続される。スイッチ１２１４は、別の電流源１２１６へと接続され、それはＮＭＯＳデバイスであり得る。ＶＣＯＮＴが、キャパシタ１２１８へと接続され、ｇｍセル１２２０の入力にも接続される。
【００４３】
[0053]ｇｍセル１２２０は、ｐ型ＣＭＯＳトランジスタ１２２４を備えており、ｐ型ＣＭＯＳトランジスタ１２２４は、第２のｐ型ＣＭＯＳトランジスタ１２２２へと接続されている。両方のトランジスタ１２２２及び１２２４は、第３のトランジスタ１２２６へと接続され、それはｐ型ＣＭＯＳトランジスタである。更に、ｇｍセル１２２０への入力は、第４のトランジスタ１２３０にも送られ、それはｐ型ＣＭＯＳトランジスタである。トランジスタ１２３０は、更にトランジスタ１２２８及び１２３２へと接続されている。トランジスタ１２２８が、ｐ型ＣＭＯＳトランジスタである一方で、トランジスタ１２３２は、ｐ型ＣＭＯＳトランジスタである。ｇｍセル１２２０の出力は、ＶＣＭ１２４８へともたらされる。更に、抵抗１２４４及び１２４６が、ＶＣＭ１２４８の前及び後に設けられている。
【００４４】
[0054]ＬＤＯ１２３６は、直流入力１２３４を受け取る。更に、抵抗１２３８、１２４０、及び１２４２が直列にＬＤＯ１２３６へと入力される。
【００４５】
[0055]図１２に示した代案の実施形態は、電荷ポンプの電圧にもとづいて電流を生成するために差動ペアを使用するｇｍセルを備える。動作時、ｇｍセルから出力される電流を制御するために、ＶＣＯＮＴが別の基準電圧と比較される。次いで、この電流が、レギュレータ及びＶＣＭ段の入力ブランチへと加えられる。この電流は、さまざまな補正範囲をもたらすために、入力抵抗のラダー（ladder）の異なる地点に加えられ得る。この実施形態は、電圧を高めるものであって、電圧を下げるための機構は提供しない。補正範囲は、差動ペアにおけるバイアス電流及び電流が加えられる場所の入力抵抗によって制限される。
【００４６】
[0056]動作時、回路は、必要な場合に限り、すなわちスローコーナーにおいてのみ、ＳＡＲの速度を制御する。動作の包絡線の他の部分においては、ＡＤＣに影響が及ぼされることはない。ＬＤＯ又はＶＣＭブロックへと供給される電流は、差動ペアのバイアス電流によって制限される。これは、回路の補正範囲を制限することで、信頼性の懸念の解消に役立つ。
【００４７】
[0057]更なる実施形態が、電圧を下げることが望まれる場合に電圧を下げるように装置を変更することによって提供され得る。これは、ＬＤＯ及びＶＣＭ入力へと加えられる電流の方向を変えることによって達成され得る。
【００４８】
[0058]動作時、回路は、以下のモードにて使用され得、すなわちＬＤＯ及びＶＣＭの両方の電圧が同時に制御及び変更され得、ＬＤＯ又はＶＣＭのいずれかの電圧が制御され得、更にはＬＤＯ及びＶＣＭの両方の電圧が制御されるが、互いに順番にされる。
【００４９】
[0059]図１３は、ＳＡＲ  ＡＤＣの電源及び／又は比較器コモンモード電圧の閉ループ制御を実行するために本明細書に記載の閉ループ制御装置を使用するための方法のフロー図を示している。方法１３００は、ＳＡＲ変換時間が測定されるステップ１３０２にて始まる。この測定された変換時間が、ステップ１３０４において所望の変換時間と比較される。ステップ１３０６において、電源及び比較器コモンモード電圧の少なくとも一方の閉ループ調節が実行される。
【００５０】
[0060]上記開示のプロセスにおける各ステップの特定の順序又は階層は、典型的な手法の例示であると理解される。設計の優先事項にもとづき、プロセスにおける各ステップの特定の順序又は階層は、並べ替えられ得ると理解される。添付の方法に関する請求項は、種々のステップの構成要素を見本の順序にて提示しており、提示された具体的な順序又は階層への限定を意味するものではない。
【００５１】
[0061]以上の説明は、本明細書に記載の種々の態様を当業者にとって実施可能にするために提示されている。これらの態様への種々の変更が、当業者にとって容易に明らかであると考えられ、本明細書に定められる包括的な原理は、他の態様にも適用され得る。したがって、特許請求の範囲は、本明細書に示した態様に限定されるようには意図されてはおらず、請求項の表現に矛盾しない最大限の範囲が与えられるべきであり、ここにおいて、或る構成要素への単数形での言及は、特に指定されない限り「ただ１つ」を意味することを意図しておらず、むしろ「１つ以上」を意味することを意図している。特に述べられない限り、用語「いくつか」は、１つ以上を指す。本明細書の各所において説明された種々の態様の構成要素について、当業者にとって公知であり、或いは後に知られることになるすべての構造的及び機能的な同等物は、ここでの言及によって本明細書に明示的に援用され、特許請求の範囲によって包含されるように意図される。更に、本明細書に開示の何ものも、このような開示が特許請求の範囲に明示的に記載されるか否かにかかわらず、公衆へと開放されるようには意図されていない。請求項のいかなる構成要素も、構成要素が「ための手段（means for）」という表現を使用して明示的に記載されない限り、ミーンズ・プラス・ファンクション（means plus function）として解釈されてはならない。
【００５２】
[0062]特許請求の範囲が、上述した正確な構成及び構成要素に限られないことを、理解すべきである。種々の修正、変更、及び変種が、特許請求の範囲の技術的範囲から離れることなく、本明細書に記載のシステム、方法、及び装置の配置、動作、及び詳細において行われ得る。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  逐次比較レジスタ（ＳＡＲ）型アナログ−デジタル変換器（ＡＤＣ）比較器コモンモード電圧のための供給電圧を制御するための方法であって、
ＳＡＲ変換時間を測定することと、
前記ＳＡＲ変換時間を所望の変換時間と比較することと、
電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節することと、
を備える方法。
［Ｃ２］  前記電源及び前記比較器コモンモード電圧の両方が調節される、Ｃ１に記載の方法。
［Ｃ３］  前記供給電圧が調節される、Ｃ１に記載の方法。
［Ｃ４］  前記比較器コモンモード電圧が調節される、Ｃ１に記載の方法。
［Ｃ５］  逐次比較レジスタ（ＳＡＲ）型アナログ−デジタル変換器（ＡＤＣ）の供給電圧及び比較器コモンモード電圧を制御するための装置であって、
ＳＡＲ  ＡＤＣモジュールへと電気的に接続されたコモンモード電圧及びレギュレータ補正モジュール
を備える装置。
［Ｃ６］  前記コモンモード電圧及びレギュレータ補正モジュールは、位相周波数検出器を含む、Ｃ５に記載の装置。
［Ｃ７］  前記コモンモード電圧及びレギュレータ補正モジュールは、電荷ポンプを含む、Ｃ６に記載の装置。
［Ｃ８］  前記コモンモード電圧及びレギュレータ補正モジュールは、相互コンダクタンスセルを含む、Ｃ７に記載の装置。
［Ｃ９］  逐次比較レジスタ（ＳＡＲ）型アナログ−デジタル変換器（ＡＤＣ）のための供給電圧を制御するための装置であって、
ＳＡＲ変換時間を測定するための手段と、
前記ＳＡＲ変換時間を所望の変換時間と比較するための手段と、
電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段と、
を備える装置。
［Ｃ１０］  前記電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記電源及び比較器コモンモード電圧の両方を調節するための手段を含む、Ｃ９に記載の装置。
［Ｃ１１］  前記電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記供給電圧を調節するための手段を含む、Ｃ９に記載の装置。
［Ｃ１２］  前記電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節するための手段は、前記比較器コモンモード電圧を調節するための手段を含む、Ｃ９に記載の装置。
［Ｃ１３］  コンピュータにとって読み取り可能な非一時的な媒体であって、
プロセッサによって実行されたときに
ＳＡＲ変換時間を測定することと、
前記ＳＡＲ変換時間を所望の変換時間と比較することと、
電源及び比較器コモンモード電圧のうちの少なくとも１つを閉ループの方法で調節することと、
の各ステップを前記プロセッサに実行させる命令を備えているコンピュータにとって読み取り可能な非一時的な媒体。
［Ｃ１４］  前記電源及び前記比較器コモンモード電圧の両方を閉ループの方法で調節するための命令を更に備える、Ｃ１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
［Ｃ１５］  前記供給電圧を閉ループの方法で調節するための命令を更に備える、Ｃ１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
［Ｃ１６］  前記比較器コモンモード電圧の両方を閉ループの方法で調節するための命令を更に備える、Ｃ１３に記載のコンピュータにとって読み取り可能な非一時的な媒体。
【図１】
0005969144.tif 000002
【図２】
0005969144.tif 000003
【図３】
0005969144.tif 000004
【図４】
0005969144.tif 000005
【図５】
0005969144.tif 000006
【図６】
0005969144.tif 000007
【図７】
0005969144.tif 000008
【図８】
0005969144.tif 000009
【図９】
0005969144.tif 000010
【図１０】
0005969144.tif 000011
【図１１】
0005969144.tif 000012
【図１２】
0005969144.tif 000013
【図１３】
0005969144.tif 000014