(57)【特許請求の範囲】
【請求項１】
炭化珪素単結晶基板の表面を１０nm/hr.以上１００nm/hr.以下の研磨速度で化学機械研磨して、炭化珪素単結晶基板の表面を厚さ１００nm以上１０００nm以下の範囲で除去した後、更に希ガスを用いて高周波電力０．１W/cm2、エッチング圧力２０Paで反応性イオンエッチングを行うことを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
【請求項２】
希ガスがＨｅ又はＡｒであることを特徴とする請求項１に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
【請求項３】
前記炭化珪素単結晶基板のオフ角度が４°以下であることを特徴とする請求項１又は２に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素（以下、ＳｉＣと表記する）は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてエピタキシャルＳｉＣウエハの需要が高まっている。【０００３】
エピタキシャルＳｉＣウエハを用いて、電力デバイス、高周波デバイス等を作製する場合、一般的に、ＳｉＣ単結晶基板（以下、ＳｉＣ基板という。）上に熱ＣＶＤ法（熱化学蒸着法）によりＳｉＣ薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりする方法が用いられる。後者の場合には、注入後に高温でのアニールが必要となるため、エピタキシャル成長による薄膜形成が多用されている。【０００４】
また、一般に、ＳｉＣ基板を得るには、ワイヤーソー等を用いてＳｉＣ単結晶インゴットから所定の厚さに切り出し、ラッピングにより厚さのばらつきを低減させ、ポリッシングにより加工変質層を減らして、最後に化学機械研磨（ＣＭＰ）を行う。また、場合によっては更にガスエッチングして、ＳｉＣ基板を仕上げる（特許文献１、２参照）。【０００５】
近年、ＳｉＣデバイスの開発が急速に進展し、より大きな電流密度を取り扱うニーズが増加したことから、デバイス面積が増大している。エピタキシャルＳｉＣウエハに存在する欠陥の代表的なものとして、三角形欠陥、キャロット欠陥、コメット欠陥があるが、これらはデバイスキラー欠陥としてその低減が強く求められている。現状では、これらのエピタキシャル欠陥密度は、１cm2当たり数個〜１０個程度のレベルであるが、デバイスに含まれるエピタキシャル欠陥数は実質的にゼロである必要があるため、現在５mm角程度よりも大きい面積を持つデバイスを高い歩留まりで作成することは難しい状況にある。上記エピタキシャル欠陥の低減のために、エピタキシャル成長の際の成長温度、成長時に流す材料ガス中の珪素原子数に対する炭素原子数の比（C/Si比）、成長前処理など、様々な条件の検討、最適化が行われているが、安定して１〜２個/cm2以下の低いエピタキシャル欠陥密度を得ることは困難な状況にある。【０００６】
したがって、今後デバイスへの応用が期待されるエピタキシャルＳｉＣウエハであるが、現状のエピタキシャル欠陥密度では比較的小面積のデバイスは作成できるものの、５mm角程度以上の面積を持つ大型デバイスに対応することは困難であった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−２２２７５０号公報（段落0055）
【特許文献２】特開２０１３−３４００７号公報（段落0059、0072）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ＳｉＣ基板を用いたエピタキシャル成長において、キャロット欠陥を従来よりも更に低減した高品質エピタキシャル膜が実現できるエピタキシャルＳｉＣウエハ用基板の製造方法、及びその基板を提供するものである。
【課題を解決するための手段】
【０００９】
本発明者らは、ＳｉＣ基板の表面加工の際に、基板内のらせん転位を起点として基板表面上に生成したピットのうち、特定の大きさのものが、エピタキシャル成長の時にほぼ１００％の割合でキャロット欠陥となるという知見を得た。また、ピットの生成は化学機械研磨の研磨速度及び研磨によって除去される量に依存し、所定のピットを抑制することで、結果的にエピタキシャル膜のキャロット欠陥を低減できることを見出し、本発明に至ったものである。即ち、本発明の要旨は、次のとおりである。【００１０】
（１）炭化珪素単結晶基板の表面を１０nm/hr.以上１００nm/hr.以下の研磨速度で化学機械研磨して、炭化珪素単結晶基板の表面を厚さ１００nm以上１０００nm以下の範囲で除去した後、更に希ガスを用いて高周波電力０．１W/cm2、エッチング圧力２０Paで反応性イオンエッチングを行うことを特徴とするエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
（２）前記希ガスがＨｅ又はＡｒであることを特徴とする（１）に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
（３）前記炭化珪素単結晶基板のオフ角度が４°以下である（１）又は（２）に記載のエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法。
【発明の効果】
【００１１】
本発明によれば、前記デバイスキラー欠陥が従来よりも更に低減され、表面平坦度に優れるエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板を提供することができる。本発明によれば、ＳｉＣ基板上のエピタキシャル膜において、特に、キャロット欠陥を従来よりも更に低減した高品質のエピタキシャルＳｉＣウエハを得ることができるＳｉＣ基板とすることができる。また、本発明の表面加工は、ＣＭＰ法であるため、再現性良く表面状態が制御されたエピタキシャルＳｉＣウエハ用ＳｉＣ基板が得られる。更に、本発明のエピタキシャルＳｉＣウエハ用ＳｉＣ基板を用いて成長したエピタキシャル成長膜は、キャロット欠陥が低減された高品質な膜であるため、その上に掲載されたデバイスの特性及び歩留りが向上する。
【図面の簡単な説明】
【００１２】
【図１】エピタキシャル成長を行なう際の典型的な成長シーケンスを示す図
【図２】エピタキシャル成長後に生じたキャロット欠陥の写真
【図３】図２と同一箇所のＣＭＰ後（エピタキシャル成長前）の表面写真
【図４】図３の矢印部分（キャロット欠陥の起点部分）のＡＦＭ像
【図５】図４の略円形部分を溶融KOHでエッチングした後の表面写真
【発明を実施するための形態】
【００１３】
以下、本発明について詳しく述べる。
先ず、ＳｉＣ基板の表面加工について述べる。一般に、表面加工はインゴットから切り出されたウエハの形状制御（ラッピング）、加工変質層低減（ポリッシング）、最終のＣＭＰから形成される。
【００１４】
ここで、ＣＭＰとは、加工物表面に機械的作用と化学的作用を同時に与え、加工変質層のない表面を得る研磨手法の一つであり、スラリー中の薬液によって表面に酸化物を形成し、それを研磨砥粒により同時に除去することで、研磨後の表面に加工変質層を残存させない手法である。ＳｉＣ基板のＣＭＰ用スラリーとしては、過酸化水素水をコロイダルシリカスラリーに配合したものや、ＳｉＣ基板専用に開発されたスラリーが存在し（参考：半導体ＳｉＣ技術と応用 第2版 日刊工業新聞社）、研磨砥粒の粒径、研磨剤の添加量、スラリーの成分やｐＨ、ＣＭＰ時の加工圧、定盤回転数等の条件を調整することにより、加工後の面性状が決定される。加工時間は、通常、ポリッシング後の加工変質層の厚さが１００nm程度であるため、それを除去しかつ研磨傷が残らないような研磨時間を設定する。
【００１５】
上記のようにして得たＳｉＣ基板の表面にエピタキシャル成長を実施するが、そのエピタキシャル成長について以下に述べる。本発明で好適にエピタキシャル成長に用いる装置は、横型のＣＶＤ装置である。ＣＶＤ法は、装置構成が簡単であり、ガスのon/offでエピタキシャル成長の膜厚を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。
【００１６】
図１に、エピタキシャル膜成長を行なう際の典型的なＣＶＤ法による成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉にＳｉＣ基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を１×１０4〜３×１０4Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、成長温度である１５５０〜１６５０℃に達した後、材料ガスであるＳｉＨ4とＣ2Ｈ4およびドーピングガスであるＮ2を導入して成長を開始する。この時のＳｉＨ4流量は毎分４０〜５０cm3、Ｃ2Ｈ4流量は毎分２０〜４０cm3であり、成長速度は毎時６〜７μmである。この成長速度は、通常利用されるエピタキシャル層の膜厚が１０μm程度であるため、生産性を考慮して決定されたものである。所望膜厚が得られた時点でＳｉＨ4、Ｃ2Ｈ4およびＮ2の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、ＳｉＣウエハを取り出す。
【００１７】
エピタキシャル成長後に生じたキャロット欠陥の写真を図２に示す。また、図３には、図２と同一箇所のＳｉＣ基板のＣＭＰ後（エピタキシャル成長前）の表面写真を示すが、図３中の矢印部分がキャロット欠陥の起点部分にあたる。その起点部分のＡＦＭ像を図４に示す。図４から分かるように、直径が約０．５〜１μmの略円形状のピットが形成されており、その深さは約７０nmであった。更にこの略円形部分を溶融ＫＯＨでエッチングした後の表面状態写真を図５に示す。図５から、略円形部分には大きな六角形のエッチピットが現れており、ＳｉＣ基板内に存在するらせん転位が対応している事が分かる。すなわち、ＳｉＣ基板内に存在するらせん転位の一部がＣＭＰによって上述のような略円形状ピットを基板表面に形成し、それを起点としてキャロット欠陥が発生していることが明らかになった。
【００１８】
上述したように、ＣＭＰの機構としては、研磨液がＳｉＣ基板表面を酸化し、その酸化層を研磨剤粒子が取り除いていくものと考えられる。しかしながら、らせん転位部分では結晶性が乱れているため、酸化速度が他の部分よりも速くなり、結果的に研磨除去される量が大きくなった結果、ＳｉＣ基板表面に略円形状ピットが発生するものと考えられる。そこで、本発明者らが詳細な検討を行ったところ、この略円形状ピットの直径が０．５μm以上１．５μm以下で、深さが５０nm以上５００nm以下の時、エピタキシャル成長後ほぼ１００％の確率でキャロット欠陥が発生することを突き止めた。キャロット欠陥は、ＳｉＣ基板内に存在するらせん転位がエピタキシャル成長時に一部分解して生成されることが知られているが（参考：H. Tsuchida, M. Ito, I. Kamata, and M. Nagano : Phys. Status Solidi B 246, No. 7, 1553-1568 (2009)）、上記のような略円形状ピットを伴ったらせん転位部分では、表面段差の存在と結晶性の乱れのため、より分解が起こりやすく、その結果高い確率でキャロット欠陥を発生させるものと考えられる。
【００１９】
ＳｉＣ基板表面に生成する略円形状ピットの直径が０．５μmより小さく、深さも５０nmより浅い時は、表面段差が小さく結晶性の乱れも少ないため、キャロット欠陥の発生確率は低くなる。また、前記略円形状ピットの直径が０．５μmより小さく、深さが５００nmより深い時は、ピット内部での成長が進まないため、ピットがほぼそのままの形で残るが、小さいピットであるため、その上に形成されたデバイスに対する影響は小さいと考えられる。一方、略円形状ピットの直径が１．５μmより大きい場合は、ピットの形成原因となったらせん転位周囲からのステップフロー成長が優勢になるため、上記らせん転位部分での結晶性の乱れが回復され、らせん転位の分解が起こりにくくなり、ピットの深さに関係なくキャロット欠陥の発生は抑えられると考えられる。すなわち、エピタキシャル成長前のＳｉＣ基板が、直径０．５μm以上１．５μm以下、深さ５０nm以上５００nm以下の略円形状ピットを有していると、エピタキシャル膜でのキャロット欠陥の発生確率が高くなってしまう。
【００２０】
一般的なエピタキシャル膜において、現状、エピタキシャル欠陥密度は種々の欠陥を含めて全体として数個〜１０個/cm2のレベルであるが、このうち三角形欠陥、コメット欠陥等は１個/cm2程度であり、従って大部分がキャロット欠陥である。キャロット欠陥の中には、上記略円形状ピット等のモホロジー的特徴を伴わない通常のらせん転位から発生するものもあるが、その密度は小さいため、この略円形状ピットを伴ったらせん転位が起点となったキャロット欠陥の密度、すなわち略円形状ピット密度そのものを1個/cm2以下のレベルにしないと、全体の欠陥密度を１〜２個/cm2以下にすることはできないことになる。なお、略円形状ピットとは、ＳｉＣ基板表面での形状が真円のピットのほか、完全に円ではないものも含む。完全な円ではない場合、ピットの直径は円相当径を言うものとする。
【００２１】
上記のような大きさを持つ略円形状ピットのＳｉＣ基板における密度について、本発明者らは、ＣＭＰの研磨速度及び研磨量の関係を検討したところ、研磨速度が１００nm/hr.以下であり、かつ研磨量が１００nm以上であれば、このような略円形状ピットの密度を１個/cm2以下に抑えられることが分かった。ＣＭＰの研磨速度は、加工圧や研磨液の化学的活性等に関連していると考えられ、研磨速度を変えることによって、らせん転位部分での酸化速度や反応するらせん転位の数が変化すると考えられる。従って研磨速度を調整することによって、略円形状ピットの形状及び密度の制御が可能となる。また、ＣＭＰによって除去すべき研磨量、すなわちポリッシング後の加工変質層の厚さは通常５０〜１００nm程度であり、その除去が不十分であると、上記略円形状ピットの形状及び密度の制御が困難になるため、この加工変質層は十分取り除く必要がある。
【００２２】
本発明により、略円形状ピットの形状及び密度が制御されたＳｉＣ基板が作成でき、その上に成長したエピタキシャル膜において、欠陥の少ないエピタキシャル膜が得られるようになるが、実質的にＣＭＰを進行させるためには研磨速度は１０nm/hr.以上である必要がある。ここで、ＣＭＰの研磨速度を落としすぎると生産性に問題が生じることから、研磨速度は５０nm/hr.以上１００nm/hr.以下が好ましく、より好適には５０nm/hr.以上８０nm/hr.以下であるのがよい。また、ＣＭＰによる研磨量に関しては、キャロット欠陥の発生を抑えることができればよく、生産性を考慮すると研磨量の上限は１０００nmである。
【００２３】
一方、略円形状ピットをさらに小さく、かつ浅くできれば、そこから発生するキャロット欠陥の頻度は小さくなると予想される。そこで、所定のＣＭＰ処理後、更に表面を反応性イオンエッチング（以下、RIEという）で処理することも有効である。ただし、この場合、らせん転位部分との反応により、局所的にエッチングが促進され、逆にピット形状が大きく、深くなることも考えられるので、使用するガスはＨｅ、Ａｒ等の希ガスが望ましい。
【００２４】
本発明によって得られたＳｉＣ基板を用いて形成したエピタキシャルＳｉＣウエハは種々の用途に用いることができ、なかでも、ＳｉＣ単結晶の（０００１）面に対して＜１１−２０＞軸方向へ傾ける角度であるオフ角度が４°以下のＳｉＣ基板を用いて形成することで、欠陥密度に加え基底面転位密度も低減されたエピタキシャル膜が得られるため、高信頼性が要求されるデバイスやバイポーラデバイスに適している。特に、得られたエピタキシャルＳｉＣウエハ上に好適に形成されるデバイスとしては、ショットキーバリアダイオード、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等のような、電力制御用に用いられるデバイスが挙げられる。
【実施例】
【００２５】
(参考例１)
４インチ（100mm）ウエハ用ＳｉＣ単結晶インゴットから、約４００μmの厚さでスライスし、ラッピングとダイヤモンド砥粒による通常のポリッシングを実施して、ＣＭＰを施す対象の基板を準備した。この基板のポリタイプは４Ｈ型、オフ角は４°である。このようにポリッシングを行った場合、表面の加工変質層の厚さは１００nm程度以下であった。次いで、以下のようにしてＣＭＰを実施した。
【００２６】
研磨スラリーとしてシリカ等の研磨剤粒子及び酸を含むものを用い、加工圧やスラリーのｐＨを適宜調整して、研磨速度を１００nm/hr.にして、基板の表面を厚さ１００nm除去し（研磨量100nm）、かつ研磨傷も残らないようにＣＭＰを行った。ＣＭＰ終了後、共焦点顕微鏡（レーザテック社SICA61）を用いて、本参考例で得られたＳｉＣ基板の表面のピットを観察し、その形状と深さを評価したところ、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下の範囲に該当する略円形状ピットの密度は０．８個/cm2であった。
【００２７】
次に、上記で得られたＣＭＰ後のＳｉＣ基板に対してエピタキシャル成長を行った。その手順としては、成長炉にＳｉＣ基板をセットし、成長炉内を真空排気した後、水素ガスを毎分１５０L導入しながら圧力を１．０×１０4Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を１６００℃まで上げ、ＳｉＨ4流量を毎分４０cm3、Ｃ2Ｈ4流量を毎分２０cm3、ドーピング用のＮ2の流量を毎分１cm3にしてエピタキシャル成長層を１０μm成長した。成長後、水素ガスのみ流した状態で温度を下げ、常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、エピタキシャルＳｉＣウエハを取り出した。【００２８】
このようにしてエピタキシャル成長を行った膜の欠陥数を上記共焦点顕微鏡によって評価したところ、キャロット欠陥密度は１個/cm2であった。略円形状ピットの密度より、キャロット欠陥密度の方が大きいのは、モホロジー的特徴を伴わない通常のらせん転位から発生するキャロット欠陥も僅かではあるが存在したためである。三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．８個/cm2であった。【００２９】
(参考例２)
ＣＭＰの研磨速度を８０nm/hr.として、研磨量を１００nmにした以外は参考例１と同様にして、参考例２に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．６個/cm2であった。次に、参考例１と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．８個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．７個/cm2であった。
【００３０】
(参考例３)
ＣＭＰの研磨速度を５０nm/hr.として、研磨量を１００nmにした以外は参考例１と同様にして、参考例３に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．４個/cm2であった。次に、参考例１と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．６個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．４個/cm2であった。
【００３１】
(参考例４)
ＣＭＰの研磨速度を３０nm/hr.として、研磨量を１００nmにした以外は参考例１と同様にして、参考例４に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．２個/cm2であった。次に、参考例１と同様にしてエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．５個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．３個/cm2であった。
【００３２】
(参考例５)
ＣＭＰを実施する対象の基板のオフ角が２°である以外は参考例１と同様にして、参考例５に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．７個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は１個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．９個/cm2であった。
【００３３】
(参考例６)
ＣＭＰを実施する対象の基板のオフ角が０．５°である以外は参考例１と同様にして、参考例６に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．８個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は１．１個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は２個/cm2であった。
【００３４】
(実施例７)
ＣＭＰ終了までは参考例１と同様にしてＳｉＣ基板を得た後、更に、ＲＩＥ装置を用いて、Ａｒガスを流してＳｉＣ基板の表面のエッチングを行った。ＲＩＥ（反応性イオンエッチング）の条件としては、エッチング圧力が２０Pa、Ａｒガス流量が２０sccm、投入する高周波電力は０．１W/cm2であり、厚さ約２０nmのエッチングを行った。
【００３５】
上記で得られた実施例７に係るＳｉＣ基板について、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．８個/cm2であり、参考例１と変わらなかったが、このようにして得たＳｉＣ基板上に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．６個/cm2であった。これは、ＲＩＥによって略円形状ピットの段差及び大きさが低減するとともに、ピット部分の結晶性の乱れが除去されたことで、このピットがキャロット欠陥の発生起点となる確率が抑えられたためと考えられ、また、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．３個/cm2であった。
【００３６】
(実施例８)
ＣＭＰ終了までは参考例２と同様にしてＳｉＣ基板を得た後、更に、ＲＩＥ装置を用いて、Ｈｅガスを流してＳｉＣ基板の表面のエッチングを行った。ＲＩＥの条件としては、エッチング圧力が２０Pa、Ｈｅガス流量が２０sccm、投入する高周波電力は０．１W/cm2であり、厚さ約２０nmのエッチングを行った。
【００３７】
上記で得られた実施例８に係るＳｉＣ基板について、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．６個/cm2であり、参考例２と変わらなかったが、このようにして得た基板上に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．４個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．１個/cm2であった。
【００３８】
(参考例９)
ＣＭＰの研磨速度を１００nm/hr.として、研磨量を５００nmにした以外は参考例１と同様にして、参考例９に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．７個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は０．９個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．８個/cm2であった。
【００３９】
(参考例１０)
ＣＭＰの研磨速度を８０nm/hr.として、研磨量を５００nmにした以外は参考例１と同様にして、参考例１０に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は０．６個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は１．１個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は１．７個/cm2であった。
【００４０】
(比較例１)
ＣＭＰの研磨速度を１５０nm/hr.として、研磨量を１００nmにした以外は参考例１と同様にして、比較例１に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は２．５個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は２．８個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は３．５個/cm2であった。
【００４１】
(比較例２)
ＣＭＰの研磨速度を３００nm/hr.として、研磨量を１００nmにした以外は参考例１と同様にして、比較例２に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は４個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は４．３個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は５．２個/cm2であった。
【００４２】
(比較例３)
ＣＭＰの研磨速度を５００nm/hr.として、研磨量を５００nmにした以外は参考例１と同様にして、比較例３に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は５．５個/cm2であった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は５．８個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は６．５個/cm2であった。
【００４３】
(比較例４)
ＣＭＰの研磨速度を１００nm/hr.として、研磨量を５０nmにした以外は参考例１と同様にして、比較例４に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は２．１個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は２．５個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は３．５個/cm2であった。
【００４４】
(比較例５)
ＣＭＰの研磨速度を８０nm/hr.として、研磨量を３０nmにした以外は参考例１と同様にして、比較例５に係るＳｉＣ基板を得た。ＣＭＰ後のＳｉＣ基板の表面において、直径が０．５μm以上１．５μm以下、深さが５０nm以上５００nm以下である略円形状ピットの密度は２．７個/cm2であり、研磨速度が小さくても研磨量が少ないとポリッシング後の加工変質層の除去量が不十分であるため、所定の略円形状ピットの密度は減らなかった。次に、参考例１と同様にエピタキシャル成長を実施し、成長後のエピタキシャル膜の欠陥数を評価したところ、キャロット欠陥密度は３．２個/cm2であり、三角形欠陥やコメット欠陥等を含めたエピタキシャル欠陥全体の密度は４．１個/cm2であった。
【産業上の利用可能性】
【００４５】
この発明によれば、ＳｉＣ基板上へのエピタキシャル成長において、エピタキシャル欠陥を低減した高品質エピタキシャル膜を有するエピタキシャルＳｉＣウエハを作成することが可能である。そのため、このようなエピタキシャルＳｉＣウエハ上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。
【図１】
0006048581.tif 000002
【図２】
0006048581.tif 000003
【図３】
0006048581.tif 000004
【図４】
0006048581.tif 000005
【図５】
0006048581.tif 000006