(57)【特許請求の範囲】
【請求項１】
第１ディレイラインを利用して開始信号と中止信号との間の時間差を第１時間単位に測定する第１測定部と、
第２ディレイライン及び第３ディレイラインを利用して前記中止信号と前記第１ディレイラインによって遅延された開始信号との間の時間差を第２時間単位に測定し、前記第２ディレイラインに含まれた１つのディレイセルの出力信号は、前記第３ディレイラインに含まれた２以上のディレイセルの出力信号と比較される第２測定部と、
前記第１測定部及び前記第２測定部の測定結果に基づいて前記開始信号と前記中止信号との間の最終時間差をデジタルコードに出力する出力部と、
前記第１測定部は、
前記開始信号を受信し、入力信号を前記第１時間単位程度遅延させるディレイセルの多数個が従属連結された第１ディレイラインと、
前記第１ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記中止信号の印加時間と比較してデジタル信号を出力する多数の第１時間比較器と、
前記第１時間比較器が出力したデジタル信号にしたがって前記多数のディレイセルによって遅延された開始信号の中で１つを選択するマルチプレクサーとを含む時間―デジタル変換機。
【請求項２】
前記第１時間比較器は、
前記ディレイセルによって遅延された開始信号を前記中止信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、
前記ディレイセルによって遅延された開始信号を前記中止信号より後に受信した場合、論理レベルが０であるデジタル信号を出力する請求項１に記載の時間―デジタル変換機。
【請求項３】
前記第１時間比較器は、
前記ディレイセルによって遅延された開始信号をデータに受信し、前記中止信号をクロックとして受信したＤフリップフロップである請求項２に記載の時間―デジタル変換機。
【請求項４】
前記マルチプレクサーは、
論理レベルが０であるデジタル信号を出力する第１時間比較器が受信した遅延された開始信号の中で最も先ず印加される信号を選択して前記第２測定部に提供する請求項２に記載の時間―デジタル変換機。
【請求項５】
前記マルチプレクサーは、
ディレイセルの出力信号と、該当ディレイセルの出力信号を受信した第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号とを受信してＡＮＤ演算する多数のＡＮＤゲートを含む請求項４に記載の時間―デジタル変換機。
【請求項６】
前記第２測定部は、
前記第１ディレイラインによって遅延された開始信号を受信し、入力信号を第２遅延時間程度遅延させるディレイセルの多数個が従属連結された第２ディレイラインと、
前記中止信号を受信し、入力信号を第３遅延時間程度遅延させるディレイセルの多数個が従属連結された第３ディレイラインと、
前記第２ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記第３ディレイラインのディレイセルによって遅延された中止信号の印加時間と比較してデジタル信号を出力する多数の第２時間比較器と、を含む請求項１に記載の時間―デジタル変換機。
【請求項７】
前記第２時間単位は、前記第３遅延時間と前記第２遅延の時との間の時間差である請求項６に記載の時間―デジタル変換機。
【請求項８】
前記第１時間単位は、前記第２時間単位よりさらに大きい請求項１に記載の時間―デジタル変換機。
【請求項９】
前記多数の第２時間比較器は、
前記第２ディレイラインから出力された１つの遅延された開始信号を前記第３ディレイラインから出力された多数の遅延された中止信号と比較するように構成された請求項６に記載の時間―デジタル変換機。
【請求項１０】
前記第２時間比較器は、
前記第３ディレイラインのディレイセルによって遅延された中止信号を前記第２ディレイラインのディレイセルによって遅延された開始信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、
前記第３ディレイラインのディレイセルによって遅延された中止信号を前記第２ディレイラインのディレイセルによって遅延された開始信号より後に受信した場合、論理レベルが０であるデジタル信号を出力する請求項６に記載の時間―デジタル変換機。
【請求項１１】
前記第２時間比較器は、
前記第３ディレイラインのディレイセルによって遅延された中止信号をデータに受信し、前記第２ディレイラインのディレイセルによって遅延された開始信号をクロックに受信したＤフリップフロップである請求項１０に記載の時間―デジタル変換機。
【請求項１２】
前記ディレイセルは、
前記開始信号を前記第１時間単位の一部程度遅延させる第１サブディレイセルと、
前記第１サブディレイセルによって遅延された開始信号を前記第１時間単位の残る程度さらに遅延させる第２サブディレイセルと、を含む請求項１に記載の時間―デジタル変換機。
【請求項１３】
前記マルチプレクサーは、
第１サブディレイセルの出力信号と、該当第１サブディレイセルに入力される開始信号を受信する第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号を受信してＡＮＤ演算する多数のＡＮＤゲートを含む請求項１２に記載の時間―デジタル変換機。
【請求項１４】
前記出力部は、
前記第１測定部で測定された開始信号と中止信号との間の時間差で、前記第２測定部で測定された中止信号と第１ディレイラインによって遅延された開始信号との間の時間差を減算して前記最終時間差を計算する計算部を含む請求項１に記載の時間―デジタル変換機。
【請求項１５】
多数の第１ディレイセルが従属接続されて構成され、開始信号を受信して前記第１ディレイセルを通る時毎に前記開始信号を第１遅延時間程度遅延させて出力する第１ディレイラインと、
前記第１ディレイセルの出力信号と中止信号とを受信して２つの信号の印加時間を比較する多数の第１時間比較器と、
前記第１時間比較器の出力信号を利用して前記多数の第１ディレイセルの出力信号の中で前記中止信号より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択するマルチプレクサーと、
多数の第２ディレイセルが従属接続されて構成され、前記マルチプレクサーが選択した信号を受信して前記第２ディレイセルを通る時毎に前記マルチプレクサーが選択した信号を第２遅延時間程度遅延させて出力する第２ディレイラインと、
多数の第３ディレイセルが従属接続されて構成され、前記中止信号を受信して、前記第３ディレイセルを通る時毎に前記中止信号を第３遅延時間程度遅延させて、出力する第３ディレイラインと、
前記第２ディレイセルの出力信号と前記第３ディレイセルの出力信号を受信して、２つの信号の印加時間を比較する多数の第２時間比較器と、を含み、
前記第２ディレイラインに含まれた１つの第２ディレイセルの出力信号は、前記第３ディレイラインに含まれた２以上の第３ディレイセルの出力信号と比較される時間―デジタル変換機。
【請求項１６】
前記第１時間比較器は、
前記第１ディレイセルの出力信号をデータに受信し、前記中止信号をクロックに受信し、
前記第１ディレイセルの出力信号を前記中止信号より先に受信すれば、論理レベルが１であるデジタル信号を出力し、
前記第１ディレイセルの出力信号を前記中止信号より後に受信すれば、論理レベルが０であるデジタル信号を出力するＤフリップフロップである請求項１５に記載の時間―デジタル変換機。
【請求項１７】
前記マルチプレクサーは、
第１ディレイセルの出力信号と、該当第１ディレイセルの出力信号を受信した第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号を受信してＡＮＤ演算する多数のＡＮＤゲートを含む請求項１５に記載の時間―デジタル変換機。
【請求項１８】
前記第２時間比較器は、
前記第３ディレイセルの出力信号をデータに受信し、前記第２ディレイセルの出力信号をクロックに受信し、
前記第３ディレイセルの出力信号を前記第２ディレイセルの出力信号より先に受信すれば、論理レベルが１であるデジタル信号を出力し、
前記第３ディレイセルの出力信号を前記第２ディレイセルの出力信号より後に受信すれば、論理レベルが０であるデジタル信号を出力するＤフリップフロップである請求項１５に記載の時間―デジタル変換機。
【請求項１９】
前記第１ディレイセルは、
前記開始信号を前記第１遅延時間の半分程度遅延させる第１サブディレイセルと、
前記第１サブディレイセルによって遅延された開始信号を前記第１遅延の時間の半分程度さらに遅延させる第２サブディレイセルと、を含む請求項１５に記載の時間―デジタル変換機。
【請求項２０】
前記マルチプレクサーは、
第１サブディレイセルの出力信号と、該当第１サブディレイセルに入力される開始信号を受信する第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号を受信して、ＡＮＤ演算する多数のＡＮＤゲートを含む請求項１９に記載の時間―デジタル変換機。
【請求項２１】
前記第１時間比較器及び前記第２時間比較器の出力信号に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力部をさらに含む請求項１５に記載の時間―デジタル変換機。
【請求項２２】
前記出力部は、サーモメータコード（Ｔｈｅｒｍｏｍｅｔｅｒ  ｃｏｄｅ）をバイナリコード（ｂｉｎａｒｙ  ｃｏｄｅ）に変換するエンコーダーを含む請求項２１に記載の時間―デジタル変換機。
【請求項２３】
開始信号と中止信号との間のクロック数を測定するクロック数測定部と、
前記中止信号を遅延させて遅延信号を出力するインターフェイス部と、
前記中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換する変換部と、
前記クロック数と前記時間差に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力ロジック部と、を含み、
前記変換部は、
第１ディレイラインを利用して前記中止信号と前記遅延信号との間の時間差を第１時間単位に測定する第１測定部と、
第２ディレイライン及び第３ディレイラインを利用して前記遅延信号と前記第１ディレイラインによって遅延された中止信号との間の時間差を第２時間単位に測定し、前記第２ディレイラインに含まれた１つのディレイセルは、前記第３ディレイラインに含まれた２以上のディレイセルとマッチングされる第２測定部と、
前記第１測定部及び前記第２測定部の測定結果に基づいて前記中止信号と前記遅延信号との間の最終時間差をデジタルコードに出力する出力部とを含み、
前記第１測定部は、
前記開始信号を受信し、入力信号を前記第１時間単位程度遅延させるディレイセルの多数個が従属連結された第１ディレイラインと、
前記第１ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記中止信号の印加時間と比較してデジタル信号を出力する多数の第１時間比較器と、
前記第１時間比較器が出力したデジタル信号にしたがって前記多数のディレイセルによって遅延された開始信号の中で１つを選択するマルチプレクサーとを含む時間―デジタル変換機。
【請求項２４】
前記クロック数測定部は、
前記開始信号と、前記中止信号を反転させた信号をＡＮＤ演算してイネーブル信号を生成するＡＮＤゲートと、
前記イネーブル信号とクロック信号を受信して、前記イネーブル信号が印加される間に入力されたクロックの数をカウンティングするカウンターと、を含む請求項２３に記載の時間―デジタル変換機。
【請求項２５】
前記インターフェイス部は、
前記中止信号をデータに受信し、クロック信号をクロックに受信する第１Ｄフリップフロップと、
前記第１Ｄフリップフロップの出力信号をデータに受信し、前記クロック信号をクロックに受信して、前記遅延信号を出力する第２Ｄフリップフロップと、を含む請求項２３に記載の時間―デジタル変換機。
【請求項２６】
前記出力ロジック部は、
前記クロック数に該当するビットに、前記インターフェイス部に含まれたＤフリップフロップの数に該当するビットを加え、前記中止信号と前記遅延信号との間の時間差に該当するビットを減算する請求項２３に記載の時間―デジタル変換機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は時間―デジタル変換機に関する。
【背景技術】
【０００２】
時間−デジタル変換機（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、ＴＤＣ）は時間情報をデジタルコードに変換する回路ブロックである。時間−デジタル変換機に開始信号と中止信号とが入力されれば、前記時間―デジタル変換機は開始信号と中止信号との間の時間差を測定してデジタルコードに出力する。
一般的な時間―デジタル変換機は多数のディレイセルから構成されたディレイラインを利用する。このような時間―デジタル変換機はディレイラインに開始信号を所定時間程度遅延させながら、中止信号と印加時間との前後を比較する。遅延された開始信号が中止信号より後に印加される場合、該当開始信号の遅延時間が開始信号と中止信号との間の時間差になり、時間―デジタル変換機は前記遅延時間に対応するデジタルコードを出力する。
従来の時間―デジタル変換機は出力するデジタルコードのビット数に比例してディレイラインを構成するディレイセルの数が増加する。その結果、変換しようとする２つの信号間の時間差が長くなるか、或いは高い解像度に時間差を変換しようとする場合、時間―デジタル変換機の出力ビット数が大きくなることにしたがって変換機に要求されるハードウェアが大きく増加されなければならなく、チップ面積及び消費電力量も急激に増加する問題が発生する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許公開第１０−２００８−００９４６９３号公報
【発明の概要】
【発明が解決しようする課題】
【０００４】
本発明の実施形態はより少ないハードウェアでより大きい出力ビット数を得るための時間―デジタル変換機を提供することを目的とする。
本発明の実施形態は出力ビット数の増加にしたがうチップ面積及び消費電力量の増加を最小化する時間―デジタル変換機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一実施形態による時間−デジタル変換機は、第１ディレイラインを利用して開始信号と中止信号との間の時間差を第１時間単位に測定する第１測定部と、第２ディレイライン及び第３ディレイラインを利用して前記中止信号と前記第１ディレイラインによって遅延された開始信号との間の時間差を第２時間単位に測定し、前記第２ディレイラインに含まれた１つのディレイセルの出力信号は、前記第３ディレイラインに含まれた２以上のディレイセルの出力信号と比較される第２測定部と、前記第１測定部及び前記第２測定部の測定結果に基づいて前記開始信号と前記中止信号との間の最終時間差をデジタルコードに出力する出力部と、を包含することができる。
【０００６】
前記第１測定部は、前記開始信号を受信し、入力信号を前記第１時間単位程度遅延させるディレイセルの多数個が従属連結された第１ディレイラインと、前記第１ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記中止信号の印加時間と比較してデジタル信号を出力する多数の時間比較器と、前記時間比較器が出力したデジタル信号にしたがって前記多数のディレイセルによって遅延された開始信号の中で１つを選択するマルチプレクサーと、を包含することができる。
【０００７】
前記時間比較器は、前記ディレイセルによって遅延された開始信号を前記中止信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、前記ディレイセルによって遅延された開始信号を前記中止信号より後に受信した場合、論理レベルが０であるデジタル信号を出力することができる。
【０００８】
前記時間比較器は、前記ディレイセルによって遅延された開始信号をデータに受信し、前記中止信号をクロックとして受信したＤフリップフロップであり得る。
【０００９】
前記マルチプレクサーは、論理レベルが０であるデジタル信号を出力する時間比較器が受信した遅延された開始信号の中で最も先ず印加される信号を選択して前記第２測定部に提供することができる。
【００１０】
前記マルチプレクサーは、ディレイセルの出力信号と、該当ディレイセルの出力信号を受信した時間比較器の出力信号を反転させた信号と、該当時間比較器の前端に位置した以前時間比較器の出力信号とを受信してＡＮＤ演算する多数のＡＮＤゲートを包含することができる。
【００１１】
前記第２測定部は、前記第１ディレイラインによって遅延された開始信号を受信し、入力信号を第２遅延時間程度遅延させるディレイセルの多数個が従属連結された第２ディレイラインと、前記中止信号を受信し、入力信号を第３遅延時間程度遅延させるディレイセルの多数個が従属連結された第３ディレイラインと、前記第２ディレイラインのディレイセルによって遅延された開始信号の印加時間を前記第３ディレイラインのディレイセルによって遅延された中止信号の印加時間と比較してデジタル信号を出力する多数の時間比較器と、を包含することができる。
【００１２】
前記第２時間単位は、前記第３遅延時間と前記第２遅延の時との間の時間差であり得る。
前記第１時間単位は、前記第２時間単位よりさらに大きくなり得る。
【００１３】
前記多数の時間比較器は、前記第２ディレイラインから出力された１つの遅延された開始信号を前記第３ディレイラインから出力された多数の遅延された中止信号と比較するように構成され得る。
【００１４】
前記時間比較器は、前記第３ディレイラインのディレイセルによって遅延された中止信号を前記第２ディレイラインのディレイセルによって遅延された開始信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、前記第３ディレイラインのディレイセルによって遅延された中止信号を前記第２ディレイラインのディレイセルによって遅延された開始信号より後に受信した場合、論理レベルが０であるデジタル信号を出力することができる。
【００１５】
前記時間比較器は、前記第３ディレイラインのディレイセルによって遅延された中止信号をデータに受信し、前記第２ディレイラインのディレイセルによって遅延された開始信号をクロックに受信したＤフリップフロップであり得る。
【００１６】
前記ディレイセルは、前記開始信号を前記第１時間単位の一部程度遅延させる第１サブディレイセルと、前記第１サブディレイセルによって遅延された開始信号を前記第１時間単位の残る程度さらに遅延させる第２サブディレイセルと、を包含することができる。
【００１７】
前記マルチプレクサーは、第１サブディレイセルの出力信号と、該当第１サブディレイセルに入力される開始信号を受信する時間比較器の出力信号を反転させた信号と、該当時間比較器の前端に位置した以前時間比較器の出力信号を受信してＡＮＤ演算する多数のＡＮＤゲートを包含することができる。
【００１８】
前記出力部は、前記第１測定部で測定された開始信号と中止信号との間の時間差で、前記第２測定部で測定された中止信号と第１ディレイラインによって遅延された開始信号との間の時間差を減算して前記最終時間差を計算する計算部を包含することができる。
【００１９】
本発明の一実施形態による時間―デジタル変換機は、
多数の第１ディレイセルが従属接続されて構成され、開始信号を受信して前記第１ディレイセルを通る時毎に前記開始信号を第１遅延時間程度遅延させて出力する第１ディレイラインと、前記第１ディレイセルの出力信号と中止信号とを受信して２つの信号の印加時間を比較する多数の第１時間比較器と、前記第１時間比較器の出力信号を利用して前記多数の第１ディレイセルの出力信号の中で前記中止信号より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択するマルチプレクサーと、多数の第２ディレイセルが従属接続されて構成され、前記マルチプレクサーが選択した信号を受信して前記第２ディレイセルを通る時毎に前記マルチプレクサーが選択した信号を第２遅延時間程度遅延させて出力する第２ディレイラインと、多数の第３ディレイセルが従属接続されて構成され、前記中止信号を受信して、前記第３ディレイセルを通る時毎に前記中止信号を第３遅延時間程度遅延させて、出力する第３ディレイラインと、前記第２ディレイセルの出力信号と前記第３ディレイセルの出力信号を受信して、２つの信号の印加時間を比較する多数の第２時間比較器と、を含み、前記第２ディレイセルと前記第３ディレイセルとは、２次元座標平面を構成する各軸に対応し、前記多数の第２時間比較器は、前記２次元座標平面上の２次元座標に対応することができる。
【００２０】
前記第１時間比較器は、前記第１ディレイセルの出力信号をデータに受信し、前記中止信号をクロックに受信し、前記第１ディレイセルの出力信号を前記中止信号より先に受信すれば、論理レベルが１であるデジタル信号を出力し、前記第１ディレイセルの出力信号を前記中止信号より後に受信すれば、論理レベルが０であるデジタル信号を出力するＤフリップフロップであり得る。
【００２１】
前記マルチプレクサーは、第１ディレイセルの出力信号と、該当第１ディレイセルの出力信号を受信した第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号を受信してＡＮＤ演算する多数のＡＮＤゲートを包含することができる。
【００２２】
前記第２時間比較器は、前記第３ディレイセルの出力信号をデータに受信し、前記第２ディレイセルの出力信号をクロックに受信し、前記第３ディレイセルの出力信号を前記第２ディレイセルの出力信号より先に受信すれば、論理レベルが１であるデジタル信号を出力し、前記第３ディレイセルの出力信号を前記第２ディレイセルの出力信号より後に受信すれば、論理レベルが０であるデジタル信号を出力するＤフリップフロップであり得る。
【００２３】
前記第１ディレイセルは、前記開始信号を前記第１遅延時間の半分程度遅延させる第１サブディレイセルと、前記第１サブディレイセルによって遅延された開始信号を前記第１遅延の時間の半分程度さらに遅延させる第２サブディレイセルと、を包含することができる。
【００２４】
前記マルチプレクサーは、第１サブディレイセルの出力信号と、該当第１サブディレイセルに入力される開始信号を受信する第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前第１時間比較器の出力信号を受信して、ＡＮＤ演算する多数のＡＮＤゲートを包含することができる。
【００２５】
前記時間―デジタル変換機は、前記第１時間比較器及び前記第２時間比較器の出力信号に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力部をさらに包含することができる。
【００２６】
前記出力部は、サーモメータコード（Ｔｈｅｒｍｏｍｅｔｅｒ  ｃｏｄｅ）をバイナリコード（ｂｉｎａｒｙ  ｃｏｄｅ）に変換するエンコーダーを包含することができる。
【００２７】
本発明の他の実施形態による時間―デジタル変換機は、開始信号と中止信号との間のクロック数を測定するクロック数測定部と、前記中止信号を遅延させて遅延信号を出力するインターフェイス部と、前記中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換する変換部と、前記クロック数と前記時間差に基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力する出力ロジック部と、を含み、前記変換部は、第１ディレイラインを利用して前記中止信号と前記遅延信号との間の時間差を第１時間単位に測定する第１測定部と、第２ディレイライン及び第３ディレイラインを利用して前記遅延信号と前記第１ディレイラインによって遅延された中止信号との間の時間差を第２時間単位に測定し、前記第２ディレイラインに含まれた１つのディレイセルは、前記第３ディレイラインに含まれた２以上のディレイセルとマッチングされる第２測定部と、前記第１測定部及び前記第２測定部の測定結果に基づいて前記中止信号と前記遅延信号との間の最終時間差をデジタルコードに出力する出力部と、を包含することができる。
【００２８】
前記クロック数測定部は、前記開始信号と、前記中止信号を反転させた信号をＡＮＤ演算してイネーブル信号を生成するＡＮＤゲートと、前記イネーブル信号とクロック信号を受信して、前記イネーブル信号が印加される間に入力されたクロックの数をカウンティングするカウンターと、を包含することができる。
【００２９】
前記インターフェイス部は、前記インターフェイス部は、前記中止信号をデータに受信し、クロック信号をクロックに受信する第１Ｄフリップフロップと、前記第１Ｄフリップフロップの出力信号をデータに受信し、前記クロック信号をクロックに受信して、前記遅延信号を出力する第２Ｄフリップフロップと、を包含することができる。
前記出力ロジック部は、前記クロック数に該当するビットに、前記インターフェイス部に含まれたＤフリップフロップの数に該当するビットを加え、前記中止信号と前記遅延信号との間の時間差に該当するビットを減算することができる。
【発明の効果】
【００３０】
本発明の実施形態によれば、より少ないハードウェアでより大きい出力ビット数を得られる。
本発明の実施形態によれば、出力ビット数の増加にしたがうチップ面積及び消費電力量の増加を最小化することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態による時間―デジタル変換機の例示的なブロック図である。
【図２】本発明の一実施形態による時間―デジタル変換機の例示的な回路図である。
【図３】本発明の一実施形態によるマルチプレクサーを示す例示的な回路図である。
【図４】本発明の一実施形態による時間―デジタル変換機の概念を説明するための例示的な図面である。
【図５】本発明の一実施形態による第２測定部の構成を説明するための例示的な図面である。
【図６】本発明の他の実施形態によるマルチプレクサーを示す例示的な回路図である。
【図７】本発明の一実施形態による第１測定部が遂行する動作を説明するための例示的なタイミング図である。
【図８】本発明の一実施形態にしたがって第３ディレイラインによって遅延される中止信号及び第２ディレイラインによって遅延される開始信号を例示的に示すタイミング図である。
【図９】本発明の一実施形態にしたがって第３ディレイラインによって遅延される中止信号及び第２ディレイラインによって遅延される開始信号を例示的に示すタイミング図である。
【図１０】本発明の一実施形態による第２測定部が遂行する動作を説明するための例示的なタイミング図である。
【図１１】本発明の他の実施形態による時間―デジタル変換機の例示的なブロック図である。
【図１２】本発明の他の実施形態による時間―デジタル変換機の例示的な回路図である。
【図１３】本発明の他の実施形態による時間―デジタル変換機の動作を説明するための例示的なタイミング図である。
【発明を実施するための形態】
【００３２】
本発明の他の長所及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述される実施形態を参照すれば、明確になる。しかし、本発明は以下で開示される実施形態に限定されることではなく、互に異なる多様な形態に具現でき、単なる本実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されることであり、本発明は請求項の範疇によって定義されるだけである。
【００３３】
もし、定義されなかったとしも、ここで使用されるすべての用語（技術或いは科学用語を包含）はこの発明が属する従来技術で普遍的な技術によって一般的に収容されることと同一の意味を有する。一般的な辞書によって定義された用語は関連された技術及び／或いは本出願の本文に意味することと同一な意味を有することと解釈され得り、そしてここで明確に定義された表現ではなくても概念化されるか、或いは過度に形式的に解釈されないべきである。
【００３４】
本明細書で使用された用語は実施形態を説明するためのことであり、本発明を制限しようとすることではない。本明細書で単数形は文句で特別に言及しない限り複数形も含む。明細書で使用される‘含む’及び／又はこの動詞の多様な活用形、例えば‘包含’‘包含する’、‘含み’、‘包含し’等は言及された造成、成分、構成要素、段階、動作及び／又は素子は１つ以上の他の造成、成分、構成要素、段階、動作及び／又は素子の存在又は追加を排除しない。本明細書で‘及び／又は’という用語は羅列された構成各々又はこれらの多様な組合を示す。
【００３５】
本発明の実施形態は互に異なる時間単位に２つの信号の時間差を変換する２つの測定部を含んで時間―デジタル変換機を構成することができる。そして、前記２つの測定部の中で１つの測定部は１つのディレイラインを利用して１次元の時間―デジタル変換部を構成でき、他の１つの測定部は２つのディレイラインを利用して２次元の時間―デジタル変換部を構成することができる。
【００３６】
以下、本明細書に添付された図面を参照して本発明の実施形態を詳細に説明する。
図１は本発明の一実施形態による時間―デジタル変換機の例示的なブロック図である。
図１に示したように、前記時間―デジタル変換機１００は第１測定部１１０及び第２測定部１２０を包含することができる。前記第１測定部１１０は開始信号と中止信号との間の時間差を第１時間単位に測定することができる。前記第２測定部１２０は中止信号と遅延された開始信号との間の時間差を第２時間単位に測定することができる。
【００３７】
本発明の一実施形態によれば、前記時間―デジタル変換機１００は出力部１３０をさらに包含することができる。前記出力部１３０は前記第１測定部１１０及び前記第２測定部１２０の測定結果に基づいて開始信号と中止信号との間の最終時間差をデジタルコードに出力することができる。
【００３８】
図２は本発明の一実施形態による時間―デジタル変換機１００の例示的な回路図である。
図２に示したように、前記時間―デジタル変換機１００は第１測定部１１０及び第２測定部１２０を包含することができる。前記第１測定部１１０は第１ディレイライン１１１を利用して、開始信号ＩＮ１と中止信号ＩＮ２との間の時間差を第１時間単位に測定することができる。前記第２測定部１２０は第２ディレイライン１２１及び第３ディレイライン１２２を利用して、中止信号ＩＮ２と前記第１ディレイライン１１１によって遅延された開始信号との間の時間差を第２時間単位に測定することができる。
【００３９】
本発明の一実施形態によれば、前記第１測定部１１０は開始信号ＩＮ１を第１時間単位Ｔｃ程度遅延させるディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌを多数個を含む第１ディレイライン１１１、前記第１ディレイラインのディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号の印加時間を中止信号ＩＮ２の印加時間と比較してデジタル信号を出力する多数の時間比較器１１２１、１１２２、・・・、１１２ｌ、及び前記時間比較器が出力したデジタル信号にしたがって前記多数のディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号の中で１つを選択するマルチプレクサー１１３を包含することができる。
【００４０】
図２に示したように、前記第１ディレイライン１１１は開始信号ＩＮ１を第１遅延時間Ｔｃ程度遅延させる多数のディレイセル（以下、第１ディレイセル）１１１１、１１１２、１１１３、・・・、１１１ｌが従属接続されて構成され得る。その結果、前記第１ディレイライン１１１に入力された開始信号ＩＮ１は第１ディレイセルを通る時毎に印加時間が第１遅延時間Ｔｃ程度遅延され得る。
【００４１】
例えば、第１番目の第１ディレイセル１１１１を通った開始信号は入力された開始信号より印加時間がＴｃ程度遅くなり、第２番目の第１ディレイセル１１１２を通った開始信号は入力された開始信号より印加時間が２Ｔｃ程度遅くなり得る。
前記時間比較器（以下、第１時間比較器１１２１、１１２２、・・・、１１２ｌは第１ディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号の印加時間を中止信号ＩＮ２の印加時間と比較してデジタル信号を出力することができる。
【００４２】
本発明の一実施形態によれば、前記第１時間比較器１１２１、１１２２、・・・、１１２ｌは第１ディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号を中止信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、第１ディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号を中止信号より後に受信した場合、論理レベルが０であるデジタル信号を出力することができる。
【００４３】
例えば、図２に示したように、前記第１時間比較器１１２１、１１２２、・・・、１１２ｌは第１ディレイセルによって遅延された開始信号をデータＤとして受信し、中止信号をクロックＣＬＫとして受信したＤフリップフロップであり得る。
図２に図示された第１時間比較器１１２１、１１２２、・・・、１１２ｌは遅延された開始信号が中止信号より先に印加される場合、論理レベルが１であるデジタル信号を出力し、遅延された開始信号が中止信号より後に印加される場合、論理レベルが０であるデジタル信号を出力するように構成されたが、実施形態にしたがって前記第１時間比較器は遅延された開始信号が中止信号より先に印加されれば、論理レベルが０であるデジタル信号を出力し、遅延された開始信号が中止信号より後に印加されれば、論理レベルが１であるデジタル信号を出力するように構成されることもあり得る。
【００４４】
一実施形態によれば、各々の第１時間比較器は各々の第１遅延セルに対応することができる。
例えば、図２に示したように、第１番目の第１時間比較器１１２１は第１番目の第１遅延セル１１１１の出力信号を受信して中止信号と比較し、第２番目の第１時間比較器１１２２は第２番目の第１遅延セル１１１２の出力信号を受信して中止信号と比較し、ｌ番目の第１時間比較器１１２ｌはｌ番目の第１遅延セル１１１ｌの出力信号を受信して中止信号と比較することができる。
【００４５】
前記マルチプレクサー１１３は第１時間比較器１１２１、１１２２、・・・、１１２ｌが出力したデジタル信号にしたがって多数の第１ディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌによって遅延された開始信号の中で１つを選択することができる。
本発明の一実施形態によれば、前記マルチプレクサー１１３は論理レベルが０であるデジタル信号を出力する時間比較器が受信した遅延された開始信号の中で最も先ず印加される信号を選択することができる。
【００４６】
例えば、図２に図示された実施形態で、第２番目の第１遅延セル１１１２によって遅延された開始信号から前記中止信号より後に印加される場合、第１番目の第１時間比較器１１２１は論理レベルが１であるデジタル信号を出力し、第２番目の乃至第ｌ番目の第１時間比較器１１２２乃至１１２ｌは論理レベルが０であるデジタル信号を出力することができる。この場合、前記マルチプレクサー１１３は第２番目の乃至ｌ番目の第１時間比較器１１２２乃至１１２ｌが受信される信号の中で最も先に印加される信号、即ち第２番目の第１遅延セル１１１２が出力する信号を選択して第２測定部１２０に提供することができる。
【００４７】
図３は本発明の一実施形態によるマルチプレクサー１１３を示す例示的な回路図である。
図３に示したように、前記マルチプレクサー１１３は第１ディレイセルの出力信号と、該当ディレイセルの出力信号を受信した第１時間比較器の出力信号を反転させた信号と、該当第１時間比較器の前端に位置した以前に第１時間比較器の出力信号を受信してＡＮＤ演算する多数のＡＮＤゲート１１３１、１１３２、１１３３、・・・、１１３ｌを包含することができる。
【００４８】
前記ＡＮＤゲート１１３ｎは対応する第１時間比較器の出力信号Ｑｎが０であり、前記対応する第１時間比較器の前端に位置した以前第１時間比較器の出力信号Ｑｎ−１が１である場合に、対応する第１遅延セルの出力信号を出力することができる。
このような構成に、前記マルチプレクサー１１３は第１時間比較器１１２１、１１２２、・・・、１１２ｌの出力信号を利用して多数の第１ディレイセル１１１１、１１１２、１１１３、・・・、１１１ｌの出力信号の中で中止信号ＩＮ２より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を選択することができる。
【００４９】
図３に図示された実施形態は前記マルチプレクサー１１３が多数のＡＮＤ素子を含んで構成されるが、実施形態にしたがって第１ディレイセルの出力信号の中で中止信号より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号を出力することができる他の回路構成から構成されることもあり得る。
【００５０】
再び図２を参照すれば、前記第２測定部１２０は第２ディレイライン１２１及び第３ディレイライン１２２を利用して、中止信号ＩＮ２と第１ディレイライン１１１によって遅延された開始信号との間の時間差を第２時間単位に測定することができる。
【００５１】
本発明の一実施形態によれば、前記第２測定部１２０は第１ディレイライン１１１によって遅延された開始信号を第２遅延時間Ｔｆ程度遅延させるディレイセル１２１１、１２１２、１２１３、・・・、１２１ｍを多数個を含む第２ディレイライン１２１、中止信号ＩＮ２を第３遅延時間Ｔｓ程度遅延させるディレイセル１２２１、１２２２、・・・、１２２ｎを多数個を含む第３ディレイライン１２２、及び前記第２ディレイライン１２１のディレイセル１２１１、１２１２、１２１３、・・・、１２１ｍによって遅延された開始信号の印加時間を前記第３ディレイライン１２２のディレイセル１２２１、１２２２、・・・、１２２ｎによって遅延された中止信号の印加時間と比較してデジタル信号を出力する多数の時間比較器１２３１、・・・、１２３ｍｎを包含することができる。
【００５２】
図２に示したように、前記第２ディレイライン１２１は第２遅延時間Ｔｆを有する多数のディレイセル（以下、第２ディレイセル）１２１１、１２１２、１２１３、・・・、１２１ｍが従属接続されて構成され得る。その結果、前記第２ディレイライン１２１に入力された信号は第２ディレイセルを通る時毎に印加時間が第２遅延時間Ｔｆ程度遅延され得る。
【００５３】
また、前記第３ディレイライン１２２は第３遅延時間Ｔｓを有する多数のディレイセル（以下、第３ディレイセル）１２２１、１２２２、・・・、１２２ｎが従属接続されて構成され得る。その結果、前記第３ディレイライン１２２に入力された中止信号ＩＮ２は第３ディレイセルを通る時毎に印加時間が第３遅延時間Ｔｓ程度遅延され得る。
【００５４】
図２に示したように、本発明の一実施形態によれば、１つの第２ディレイセルは２以上の第３ディレイセルとマッチングされることができる。言い換えれば、１つの第２ディレイセルが出力した信号は多数の第３ディレイセルが出力した信号と印加時間とが比較され得る。
【００５５】
例えば、第１番目の第２ディレイセル１２１１が出力した信号は第１番目の第３ディレイセル１２２１が出力した信号のみでなく、第２番目乃至第ｎ番目の第３ディレイセル１２２２乃至１２２ｎが出力した信号と比較されることもあり得る。
【００５６】
このような信号の多重比較は、第２測定部１２０の時間比較器（以下、第２時間比較器）１２３１、・・・、１２３ｍｎが第２ディレイライン１２１と第３ディレイライン１２２とによって構成される２次元座標平面上の座標に対応するように包含されることによって具現され得る。
【００５７】
図２を参照して説明すれば、前記第２ディレイライン１２１及び前記第３ディレイライン１２２は各々の第２測定部１２０の２次元座標平面を構成するｘ軸及びｙ軸に対応することができる。この場合、前記第２ディレイラインに含まれる第２ディレイセル１２１１乃至１２１ｍはｘ軸座標に対応することができ、前記第３ディレイラインに含まれる第３ディレイセル１２２１乃至１２２ｎはｙ軸座標に対応することができる。
【００５８】
そして、前記第２時間比較器１２３１乃至１２３ｍｎは第２測定部１２０の２次元座標平面上のｘ、ｙ座標点に対応することができる。例えば、第１番目の第２時間比較器１２３１は２次元座標平面上の座標１、１に対応することができ、第２番目の第２時間比較器１２３２は座標２、１に対応することができる。
【００５９】
本発明の一実施形態によれば、前記第２時間比較器１２３１乃至１２３ｍｎは第３ディレイセル１２２１乃至１２２ｎによって遅延された中止信号を第２ディレイセル１２１１乃至１２１ｍによって遅延された開始信号より先に受信した場合、論理レベルが１であるデジタル信号を出力し、第３ディレイセル１２２１乃至１２２ｎによって遅延された中止信号を第２ディレイセル１２１１乃至１２１ｍによって遅延された開始信号より後に受信した場合、論理レベルが０であるデジタル信号を出力することができる。
【００６０】
例えば、図２に示したように、前記第２時間比較器１２３１乃至１２３ｍｎは第３ディレイセル１２２１乃至１２２ｎによって遅延された中止信号をデータＤとして受信し、第２ディレイセル１２１１乃至１２１ｍによって遅延された開始信号をクロックＣＬＫとして受信したＤフリップフロップであり得る。
【００６１】
図２に図示された第２時間比較器１２３１乃至１２３ｍｎは遅延された中止信号が遅延された開始信号より先に印加される場合、論理レベルが１であるデジタル信号を出力し、遅延された中止信号が遅延された開始信号より後に印加される場合、論理レベルが０であるデジタル信号を出力するように構成されたが、実施形態にしたがって前記第２時間比較器は遅延された中止信号が遅延された開始信号より先に印加されれば、論理レベルが０であるデジタル信号を出力し、遅延された中止信号が遅延された開始信号より後に印加されれば、論理レベルが１であるデジタル信号を出力するように構成されることもあり得る。
【００６２】
前述したように、本発明の一実施形態による時間―デジタル変換機１００が、第１ディレイライン１１１を含む第１測定部１１０と、第２ディレイライン１２１及び第３ディレイライン１２２を利用して２次元に構成された第２測定部１２０とを包含するように構成されることによって、所定の出力ビット数を得るために要求されるハードウェア、例えばディレイセルの数が大きく減少され得る。
【００６３】
図４は本発明の一実施形態による時間―デジタル変換機１００の概念を説明するための例示的な図面である。
【００６４】
本発明の一実施形態による時間―デジタル変換機１００は第１乃至第３ディレイライン１１１、１２１、１２２を利用して３次元の時間−デジタル変換空間を構成することができる。
【００６５】
図４を参照して説明すれば、第１ディレイライン１１１は時間―デジタル変換空間のｚ軸に対応することができ、第２ディレイライン１２１はｘ軸に対応することができ、第３ディレイライン１２２はｙ軸に対応することができる。また、各軸の座標は各々のディレイラインに含まれたディレイセルに対応することができる。
【００６６】
本発明の一実施形態による時間―デジタル変換機１００は、開始信号ＩＮ１と中止信号ＩＮ２が入力されれば、先ず第１測定部１１０で第１ディレイライン１１１にしたがって開始信号を第１遅延時間Ｔｃ程度遅延させながら、開始信号と中止信号との間の時間差を第１時間単位Ｔｃに測定することができる。
【００６７】
その結果、図４で開始信号ＩＮ１と中止信号ＩＮ２との間の時間差に対応するｚ軸座標が決定され得る。例えば、第２番目の第１遅延セル１１１２によって遅延された開始信号から中止信号より後に印加される場合、ｚ軸座標は第２番目の第１遅延セル１１１２に対応するｚ＝２に決定され得る。
【００６８】
このようにｚ軸座標が決定されれば、ｚ軸と垂直になる平面が決定され、前記時間―デジタル変換機１００は第２測定部１２０を通じて前記面上で開始信号ＩＮ１と中止信号ＩＮ２との間の時間差に対応する２次元座標ｘ、ｙを決定することができる。
図５は本発明の一実施形態による第２測定部１２０の構成を説明するための例示的な図面である。
【００６９】
前述したように、前記第２測定部１２０は時間―デジタル変換空間で２次元平面に対応することができる。図５に図示された平面はｚ＝１に対応する平面として、前記平面上の座標は第３ディレイライン１２２によって遅延された中止信号と第２ディレイライン１２１によって遅延された開始信号とを比較する第２時間比較器１２３１乃至１２３ｍｎに対応することができる。
【００７０】
一実施形態によれば、ｙ軸座標に対応する第３ディレイセル１２２１乃至１２２ｎは第３遅延時間Ｔｓ程度中止信号ＩＮ２を遅延させ、ｘ軸座標に対応する第２ディレイセル１２１１乃至１２１ｍは第２遅延時間Ｔｆ程度開始信号を遅延させることができ、前記第３遅延時間Ｔｓは前記第２遅延時間Ｔｆよりさらに大きくなり得る（即ち、Ｔｓ＞Ｔｆ）、言い換えれば、第２測定部１２０で中止信号ＩＮ２は第１ディレイライン１１１によって遅延された開始信号よりさらに長く遅延され得る。
【００７１】
一実施形態によれば、前記第１測定部１１０は開始信号ＩＮ１と中止信号ＩＮ２との間の時間差を第１時間単位に測定し、前記第２測定部１２０は中止信号ＩＮ２と第１ディレイライン１１１によって遅延された開始信号との間の時間差を第２時間単位に測定することができる。
【００７２】
ここで、前記第１時間単位は第１ディレイセル１１１１乃至１１１ｌの遅延時間である第１遅延時間Ｔｃに該当し、前記第２時間単位は第３遅延時間Ｔｓと第２遅延時間Ｔｆとの時間差Ｔｓ−Ｔｆに該当することができる。
【００７３】
また、前記第１時間単位は前記第２時間単位よりさらに大きくなり得る。言い換えれば、第１測定部１１０は第２測定部１２０よりさらに大きい時間単位に２つの信号の間の時間差を測定することができる。
【００７４】
図４及び図５に示したように、第１遅延時間Ｔｃがａ△であり、第３遅延時間Ｔｓがｎ△であり、第２遅延時間Ｔｆが（ｎ−１）△に設定される場合、第１測定部１１０はａ△の時間単位に開始信号と中止信号との間の時間差を測定し、第２測定部１２０はｎ△−（ｎ−１）△＝△の時間単位に中止信号と遅延された開始信号との間の時間差を測定することができる。
【００７５】
例えば、図５に示したように、座標１、１に対応する第１番目の第２時間比較器１２３１はｎ△程度遅延された中止信号と（ｎ−１）△程度遅延された開始信号との印加時間を比較し、座標２、２に対応する第２時間比較器１２３ｍ＋２は２ｎ△程度遅延された中止信号と２（ｎ−１）△程度遅延された開始信号との印加時間を比較することができる。このような方式に第２測定部１２０は△の時間単位に２つの信号間の時間差を測定することができる。
【００７６】
また、第２測定部１２０に含まれた第２ディレイライン１２１と第３ディレイライン１２２とが２次元座標平面を形成するように構成されることによって、言い換えれば、第２ディレイライン１２１に含まれた１つの第２ディレイセルが第３ディレイライン１２２に含まれた２以上の第３ディレイセルとマッチングされるように構成されることによって、本発明の実施形態はより少ないディレイセルとしてより多い出力ビット数を具現することができる。
【００７７】
例えば、１０ビットの時間―デジタル変換機を具現する場合、２つのディレイラインに構成されたバーニヤ（ｖｅｒｎｉｅｒ）時間―デジタル変換機は総２０４８個のディレイセルが必要である。しかし、本発明の実施形態による時間―デジタル変換機１００は７０乃至８０個のディレイセルのみを使用しても１０ビットのデジタルコードを出力することができる。その結果、時間―デジタル変換機を具現したチップの面積と消費電力量とが従来に比べて大きく減少するようになる。
【００７８】
さらに、本発明の実施形態によれば、所定の出力ビット数を得るために要求されるディレイラインの長さが短くなるので、ディレイラインで現われることができる予期しなかった遅延でよって時間―デジタル変換機の線形性が低下される点を改善することができる。線形
【００７９】
図６は本発明の他の実施形態によるマルチプレクサー１１３を示す例示的な回路図である。
図６に示したように、本発明の他の実施形態によれば、第１ディレイセル１１１１乃至１１１ｌは第１サブディレイセル１１１１ａ乃至１１１ｌａと第２サブディレイセル１１１１ｂ乃至１１１ｌｂを包含することができる。
【００８０】
前記第１サブディレイセル１１１１ａ乃至１１１ｌａは開始信号ＩＮ１を第１時間単位Ｔｃの一部程度遅延させることができる。前記第２サブディレイセル１１１１ｂ乃至１１１ｌｂは前記第１サブディレイセルによって遅延された開始信号を第１時間単位の残る程度さらに遅延させることができる。
【００８１】
一実施形態によれば、図６に示したように、前記第１サブディレイセル１１１１ａ乃至１１１ｌａと前記第２サブディレイセル１１１１ｂ乃至１１１ｌｂとは第１時間単位の半分（Ｔｃ／２）程度信号を遅延させることができる。
また、図６に示したように、前記マルチプレクサー１１３は第１サブディレイセルの出力信号と、該当第１サブディレイセルに入力される開始信号を受信する第１時間比較器の出力信号Ｑｎを反転させた信号と、該当第１時間比較器の前端に位置した以前に第１時間比較器の出力信号Ｑｎ−１を受信してＡＮＤ演算をする多数のＡＮＤゲート１１３１乃至１１３ｌとを包含することができる。
【００８２】
このような第１及び第２サブディレイとマルチプレクサーとの構成は第２測定部１２０の測定範囲を拡張させることによって、ディレイラインやマルチプレクサーで発生できる予期しなかった遅延によって時間―デジタル変換機１００の線形性が低下される問題を解決することができる。
【００８３】
再び図１を参照すれば、前記出力部１３０は第１測定部１１０と第２測定部１２０との測定結果に基づいて開始信号ＩＮ１と中止信号ＩＮ２との間の最終時間差をデジタルコードに出力することができる。
【００８４】
本発明の一実施形態によれば、前記出力部１３０は前記第１測定部１１０で測定された開始信号ＩＮ１と中止信号ＩＮ２との間の時間差で、前記第２測定部１２０で測定された中止信号ＩＮ２と第１ディレイライン１１１によって遅延された開始信号との間の時間差を減算して前記最終時間差を計算する計算部を包含することができる。
【００８５】
以下では本発明の一実施形態による時間―デジタル変換機１００の動作を説明することによって、開始信号と中止信号との間の最終時間差を計算する過程を説明する。
【００８６】
図７は本発明の一実施形態による時間―デジタル変換機１００の第１測定部１１０が遂行する動作を説明するための例示的なタイミング図である。
図７に図示された実施形態で、第１ディレイセル１１１１乃至１１１ｌは信号を６０ｐｓ程度遅延させて出力し、開始信号と中止信号との間の時間差△ｔは１４５ｐｓであると仮定する。
【００８７】
第１測定部１１０に開始信号ＩＮ１と中止信号ＩＮ２とが入力されれば、第１ディレイライン１１１は前記開始信号ＩＮ１を第１遅延時間Ｔｃ、即ち６０ｐｓ程度遅延させて出力することができる。
【００８８】
図７を参照して説明すれば、第１ディレイライン１１１に含まれた第１番目の第１ディレイセル１１１１は開始信号ＩＮ１を６０ｐｓ程度遅延させた、遅延された開始信号１を出力し、第２番目の第１ディレイセル１１１２は前記遅延された開始信号１を６０ｐｓ程度遅延させた、遅延された開始信号２を出力し、第３番目の第１ディレイセル１１１３は前記遅延された開始信号２を６０ｐｓ程度遅延させた、遅延された開始信号３を出力することができる。
【００８９】
この実施形態で、中止信号ＩＮ２は開始信号ＩＮ１より１４５ｐｓ程度遅く印加されるので、第１測定部１１０に含まれた第１番目の第１時間比較器１１２１と第２番目の第１時間比較器１１２２とは論理レベルが１であるデジタル信号を出力し、第３番目の第１時間比較器１１２３乃至第ｌ番目の第１時間比較器１１２ｌは論理レベルが０であるデジタル信号を出力することができる。
【００９０】
その結果、第１測定部１１０は開始信号ＩＮ１と中止信号ＩＮ２との間の時間差を測定した結果に△ｔ１＝１８０ｐｓを提供することができる。
また、マルチプレクサー１１３は第１ディレイセル１１１１乃至１１１ｌの出力信号の中で中止信号ＩＮ２より印加時間が遅くなりながら、前記中止信号との時間差が最も小さい信号、即ち遅延された開始信号３を選択して第２測定部１２０に提供することができる。
【００９１】
図８は本発明の一実施形態にしたがって第３ディレイライン１２２によって遅延される中止信号を例示的に示すタイミング図であり、図９は本発明の一実施形態にしたがって第２ディレイライン１２１によって遅延される開始信号を例示的に示すタイミング図であり、図１０は本発明の一実施形態による第２測定部１２０が遂行する動作を説明するための例示的なタイミング図である。
図８乃至図１０に示された実施形態で、第３ディレイセル１２２１乃至１２２ｎは信号を６０ｐｓ程度遅延させて出力し、第２ディレイセル１２１１乃至１２１ｍは信号を５０ｐｓ程度遅延させて出力することと仮定する。
【００９２】
第２測定部１２０に中止信号ＩＮ２と遅延された開始信号３が入力されれば、第３ディレイライン１２２は前記中止信号ＩＮ２を第３遅延時間Ｔｓ、即ち６０ｐｓ程度遅延させて出力することができる。
【００９３】
図８を参照して説明すれば、第３ディレイライン１２２に含まれた第１番目の第３ディレイセル１２２１は中止信号ＩＮ２を６０ｐｓ程度遅延させた、遅延された中止信号１を出力し、第２番目の第３ディレイセル１２２２は前記遅延された中止信号１を６０ｐｓ程度遅延させた、遅延された中止信号２を出力し、第３番目の第３ディレイセル１２２３は前記遅延された中止信号２を６０ｐｓ程度遅延させた、遅延された中止信号３を出力し、第４番目の第３ディレイセル１２２４は前記遅延された中止信号３を６０ｐｓ程度遅延させた、遅延された中止信号４を出力することができる。
【００９４】
また、図９を参照して説明すれば、第２ディレイライン１２１に含まれた第１番目の第２ディレイセル１２１１は遅延された開始信号３を５０ｐｓ程度遅延させた、遅延された開始信号３−１を出力し、第２番目の第２ディレイセル１２１２は前記遅延された開始信号３−１を５０ｐｓ程度遅延させた、遅延された開始信号３−２を出力し、第３番目の第２ディレイセル１２１３は前記遅延された開始信号３−２を５０ｐｓ程度遅延させた、遅延された開始信号３−３を出力し、第４番目の第２ディレイセル１２１４は前記遅延された開始信号３−３を５０ｐｓ程度遅延させた、遅延された開始信号３−４を出力することができる。
【００９５】
この実施形態で、遅延された開始信号３は中止信号ＩＮ２より３５ｐｓ程度遅く印加されるので、図１０に示したように中止信号ＩＮ２が２４０ｐｓ程度遅延され、前記遅延された開始信号３が２００ｐｓ程度遅延されて、中止信号と開始信号との間の印加時間の逆転が発生することができる。
【００９６】
したがって、第２測定部１２０に含まれた第１番目の第２時間比較器１２３１、第ｍ＋２番目の第２時間比較器１２３ｍ＋２、及び第２ｍ＋３番目の第２時間比較器１２３２ｍ＋３は論理レベルが１であるデジタル信号を出力し、第３ｍ＋４番目の第２時間比較器１２３３ｍ＋４は論理レベルが０であるデジタル信号を出力することができる。
その結果、第２測定部１２０は中止信号ＩＮ２と遅延された開始信号３との間の時間差を測定した結果に△ｔ２＝４０ｐｓを提供することができる。
前記出力部１３０は前記第１測定部１１０の測定結果△ｔ１と前記第２測定部１２０の測定結果△ｔ２とに基づいて開始信号ＩＮ１と中止信号ＩＮ２との間の最終時間差を計算することができる。
【００９７】
例えば、前記出力部１３０に含まれた計算部は第１測定部１１０で測定された時間差△ｔ１で、第２測定部１２０で測定された時間差△ｔ２を減算して前記最終時間差（即ち、△ｔ２−△ｔ１を計算することができる。図７乃至図１０に図示された実施形態によれば、前記最終時間差は１８０−４０＝１４０ｐｓに計算され得る。
【００９８】
前記出力部１３０は前記計算された最終時間差をデジタルコードに出力することができる。
【００９９】
一実施形態によれば、前記出力部１３０は第１及び第２時間比較器が出力したデジタル信号に構成されたサーモメータルコード（Ｔｈｅｒｍｏｍｅｔｅｒ  ｃｏｄｅ）をバイナリコード（ｂｉｎａｒｙ  ｃｏｄｅ）に変換するサーモメータ−バイナリエンコーダーを包含することができる。
【０１００】
図１１は本発明の他の実施形態による時間―デジタル変換機の例示的なブロック図である。
図１１に示したように、本発明の他の実施形態による時間―デジタル変換機１０００は変換部１００、クロック数測定部２００、インターフェイス部３００、及び出力ロジック部４００を包含することができる。
前記クロック数測定部２００は開始信号と中止信号間とのクロック数を測定することができる。前記インターフェイス部３００は前記中止信号を遅延させて遅延信号を出力することができる。前記変換部１００は前記中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換することができる。前記出力ロジック部４００は前記クロック数と前記時間差とに基づいて前記開始信号と前記中止信号との間の時間差をデジタルコードに出力することができる。
【０１０１】
図１２は本発明の他の実施形態による時間―デジタル変換機１０００の例示的な回路図である。
図１２に示したように、一実施形態によれば、前記クロック数測定部２００はＡＮＤゲート２１０及びカウンター２２０を包含することができる。
【０１０２】
前記ＡＮＤゲート２１０は開始信号と、中止信号を反転させた信号をＡＮＤ演算してイネーブル信号を生成することができる。前記カウンター２２０は前記イネーブル信号とクロック信号とを受信して前記イネーブル信号が印加される間に入力されたクロックの数をカウンティングすることができる。
【０１０３】
このように、前記クロック数測定部２００はＡＮＤゲート２１０とカウンター２２０とを利用して開始信号と中止信号との間にあるクロックの数を測定することができるが、前記クロック数測定部の構成はこれに制限されなく、開始信号と中止信号との間のクロック数を測定する他の構成を有することもあり得る。
【０１０４】
再び図１２を参照すれば、前記インターフェイス部３００は中止信号をデータＤとして受信し、クロック信号をクロックＣＬＫとして受信する第１Ｄフリップフロップ３１０、及び前記第１Ｄフリップフロップ３１０の出力信号をデータＤとして受信し、前記クロック信号をクロックＣＬＫとして受信して、遅延信号を出力する第２Ｄフリップフロップ３２０を包含することができる。
【０１０５】
図１２に図示されたインターフェイス部３００は２つのＤフリップフロップを利用して中止信号を遅延させたが、Ｄフリップフロップの個数はこれに制限されなく、１つ又は３つ以上であり得り、実施形態にしたがって前記インターフェイス部３００は中止信号を遅延させる他の構成を有することもあり得る。
【０１０６】
前記変換部１００は中止信号と前記遅延信号との間の時間差を測定してデジタルコードに変換することができる。
【０１０７】
一実施形態によれば、前記変換部１００は図１乃至図１０を参照して説明した本発明の一実施形態による時間―デジタル変換機と同じ構成を有することができるが、これに制限されない。
【０１０８】
前記変換部１００が本発明の一実施形態による時間―デジタル変換機と同じ構成を有する場合、前記変換部１００は第１測定部１１０、第２測定部１２０及び出力部１３０を包含することができる。しかし、開始信号と中止信号との間の時間差を測定する本発明の一実施形態による時間―デジタル変換機と異なりに、前記変換部１００は中止信号と前記中止信号とを遅延させた遅延信号との間の時間差を測定する。
【０１０９】
この場合、前記変換部１００に含まれた第１測定部１１０は第１ディレイラインを利用して中止信号と遅延信号との間の時間差を第１時間単位に測定し、第２測定部１２０は第２ディレイライン及び第３ディレイラインを利用して遅延信号と前記第１ディレイラインによって遅延された中止信号との間の時間差を第２時間単位に測定し、出力部１３０は第１測定部１１０及び第２測定部１２０の測定結果に基づいて中止信号と遅延信号との間の最終時間差をデジタルコードに出力することができる。
【０１１０】
再び図１２を参照すれば、前記出力ロジック部４００はクロック数測定部２００が測定したクロック数に前記インターフェイス部３００に含まれたＤフリップフロップの個数（例えば、図１２では２）を加え、変換部１００が測定した中止信号と遅延信号との間の時間差に該当するデジタルコードを減算して、開始信号と中止信号との間の時間差に該当するデジタルコードを出力することができる。
【０１１１】
図１３は本発明の他の実施形態による時間―デジタル変換機１０００の動作を説明するための例示的なタイミング図である。図１３に図示された実施形態でクロック信号の周期はＴであり、開始信号と中止信号との間の時間差は８．３５Ｔであると仮定する。
図１３を参照して説明すれば、前記ＡＮＤゲート２１０は開始信号と中止信号とを反転させた信号をＡＮＤ演算してイネーブル信号を生成することができる。したがって、前記イネーブル信号は開始信号の上昇エッジで上昇し、中止信号の上昇エッジで下降する。
【０１１２】
前記カウンター２２０はイネーブル信号とクロック信号とを受信し、前記イネーブル信号が印加される間に入力されたクロックの数をカウンティングすることができる。図１３に図示された実施形態で、前記カウンター２２０はクロック信号の上昇エッジ毎に出力値を１ずつ増加させて８に該当するビットを出力する。
【０１１３】
前記第１Ｄフリップフロップ３１０は中止信号をデータＤとして受信し、クロック信号をクロックＣＬＫとして受信して、クロックが印加されれば、データに入力された信号をＱで出力する。図１３を参照すれば、第１Ｄフリップフロップ３１０は第８番目のクロックが印加された後、中止信号をデータＤとして受信して、第９番目のクロックが印加される時、信号を出力する。
【０１１４】
前記第２Ｄフリップフロップ３２０は第１Ｄフリップフロップ３１０の出力信号をデータＤとして受信し、クロック信号をクロックＣＬＫとして受信して、遅延信号を出力する。図１３を参照すれば、第２Ｄフリップフロップ３２０は第９番目のクロックが印加される時、第１Ｄフリップフロップ３１０の出力信号をデータＤとして受信して、第１０番目のクロックが印加される時、遅延信号を出力する。
【０１１５】
前記変換部１００は中止信号と遅延信号との間の時間差に該当するデジタルコードを出力する。図１３を参照すれば、前記変換部１００は中止信号と遅延信号との間の時間差として１．６５Ｔに該当するデジタルコードを出力する。
前記出力ロジック部４００はカウンター２２０が出力したクロック数に該当するビットに、インターフェイス部３００に含まれたＤフリップフロップの数に該当するビットを加え、その後、変換部１００が出力した中止信号と遅延信号との間の時間差に該当するデジタルコードを減算する。例えば、図１３を参照すれば、前記出力ロジック部４００は開始信号と中止信号との間のクロック数に該当する８にＤフリップフロップ３１０、３２０の個数である２を加えて１０を計算し、中止信号と遅延信号との間の時間差に該当する１．６５を減算して８．３５を出力することができる。
【０１１６】
このように、本発明の他の実施形態による時間―デジタル変換機１０００は変換機の以外にカウンターをさらに利用することによって、変換機のみを利用する場合、より少ないハードウェアでさらに広い時間範囲を測定することができる。
【０１１７】
以上、互に異なる時間単位に２つの信号の時間差を測定する２つの測定部を含む時間―デジタル変換機が説明された。前記時間―デジタル変換機は２つの測定部に使用された３つのディレイラインに３次元の時間−デジタル変換空間を構成して、時間―デジタル変換機を具現するために要求されるディレイセルの数を大きく減らし得る。また、時間―デジタル変換機のチップ面積と消費電力量とが減少することができ、時間―デジタル変換機で発生されることができる予期しなかった遅延でよって線形性が低下されることを改善することができる。
【符号の説明】
【０１１８】
１００、１０００・・・時間―デジタル変換機
１１０・・・第１測定部
１２０・・・第２測定部
１３０・・・出力部
２００・・・クロック数測定部
３００・・・インターフェイス部
４００・・・出力ロジック部
【図１】
0005853058.tif 000002
【図２】
0005853058.tif 000003
【図３】
0005853058.tif 000004
【図４】
0005853058.tif 000005
【図５】
0005853058.tif 000006
【図６】
0005853058.tif 000007
【図７】
0005853058.tif 000008
【図８】
0005853058.tif 000009
【図９】
0005853058.tif 000010
【図１０】
0005853058.tif 000011
【図１１】
0005853058.tif 000012
【図１２】
0005853058.tif 000013
【図１３】
0005853058.tif 000014