(57)【特許請求の範囲】
【請求項１】
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の周辺領域に設けられた遮光層と
を備え、
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記第１の導電型半導体層と前記基板との間の層に設けられ、前記第１の導電型半導体層と同電位に保持されている
撮像装置。
【請求項２】
前記周辺領域には、信号線および読み出し制御線を含む配線層が設けられ、
前記遮光層の少なくとも一部は、前記配線層に対向配置されている
請求項１に記載の撮像装置。
【請求項３】
前記遮光層および前記第１の導電型半導体層は所定のＤＣ電位に保持されている
請求項１または請求項２に記載の撮像装置。
【請求項４】
前記遮光層は、前記トランジスタのゲート電極と前記基板との間の層に設けられている
請求項１ないし請求項３のいずれか１つに記載の撮像装置。
【請求項５】
前記遮光層は、前記トランジスタのゲート電極と同層に設けられている
請求項１ないし請求項３のいずれか１つに記載の撮像装置。
【請求項６】
前記第１の導電型半導体層は低温ポリシリコンを含む
請求項１に記載の撮像装置。
【請求項７】
前記遮光層の少なくとも一部は、前記配線層および前記トランジスタに対向する領域に設けられている
請求項１に記載の撮像装置。
【請求項８】
前記遮光層は、前記第１の導電型半導体層と前記基板との間の層と、前記第２の導電型半導体層よりも上層にそれぞれ設けられている
請求項１ないし請求項７のいずれか１つに記載の撮像装置。
【請求項９】
前記光電変換素子は基板上に設けられ、
前記基板の裏面に、放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
請求項１に記載の撮像装置。
【請求項１０】
前記光電変換素子は基板上に設けられ、
前記光電変換素子上に、放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
請求項１に記載の撮像装置。
【請求項１１】
前記光電変換素子は、入射した放射線に基づいて電気信号を発生するものである
請求項１に記載の撮像装置。
【請求項１２】
前記放射線はＸ線である
請求項９ないし請求項１１のいずれか１つに記載の撮像装置。
【請求項１３】
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素と、
前記光電変換素子の周辺領域に設けられた遮光層と
を備え、
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記第１の導電型半導体層と前記基板との間の層に設けられ、前記第１の導電型半導体層と同電位に保持されている
撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば医療用や非破壊検査用のＸ線撮影に好適な撮像装置、およびそのような撮像装置を用いた撮像表示システムに関する。
【背景技術】
【０００２】
近年、例えば人体の胸部Ｘ線撮影装置など、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る撮像装置が開発されている。このような撮像装置では、各画素に、光電変換素子と、電界効果型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が配設されている。画素内に蓄積された信号電荷が、トランジスタを含む画素回路を用いて読み出されることにより、放射線量に基づく電気信号が得られる。
【０００３】
このような撮像装置に用いられる光電変換素子としては、例えばＰＩＮ(Positive Intrinsic Negative Diode)フォトダイオードが挙げられる。ＰＩＮフォトダイオードは、ｐ型半導体層とｎ型半導体層との間に、いわゆるｉ型の半導体層（真性半導体層）を挟み込んだ構造を有し、入射光の光量に応じた電荷量の信号電荷を取り出し可能となっている（例えば、特許文献１，２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２７７７１０号公報
【特許文献２】特開２０１１−１４７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような光電変換素子を用いた撮像装置では、各画素に外光や迷光が入射したり、あるいは隣接画素との間でクロストークが生じ、画質が劣化するという問題がある。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００７】
本開示の撮像装置は、各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素と、光電変換素子の周辺領域に設けられた遮光層とを備えたものである。光電変換素子は、基板上に設けられると共に、基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、遮光層は、第１の導電型半導体層と基板との間の層に設けられ、第１の導電型半導体層と同電位に保持されている。
【０００８】
本開示の撮像表示システムは、上記本開示の撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
【０００９】
本開示の撮像装置および撮像表示システムでは、各々が光電変換素子および電界効果型のトランジスタを含む複数の画素を有し、各光電変換素子の周辺領域に、所定の電位に保持された遮光層を含む。これにより、各画素への電気的な影響を軽減しつつ、隣接画素への光漏れ込みが抑制され、画素間のクロストークの生じにくくなる。
【発明の効果】
【００１０】
本開示の撮像装置および撮像表示システムによれば、各画素において、光電変換素子の周辺領域に遮光層を設け、この遮光層を所定の電位に保持するようにしたので、各画素への電気的な影響を軽減しつつ、画素間のクロストークを抑制することができる。よって、撮像画像の高画質化を実現することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本開示の第１の実施形態に係る撮像装置の全体構成例を表すブロック図である。
【図２】図１に示した撮像部の概略構成例を表す模式図である。
【図３】図１に示した画素等の詳細構成例を表す回路図である。
【図４】図１に示した画素の要部の平面構成例を表す模式図である。
【図５】図４に示した画素のＡ−Ａ’線に対応する領域の断面図である。
【図６】図４に示した画素のＢ−Ａ’線に対応する領域の断面図である。
【図７】グリッドメタル層のレイアウト例を表す模式図である。
【図８】変形例１に係る画素の断面図である。
【図９】変形例２に係る画素の要部の平面構成例を表す模式図である。
【図１０】図９に示した画素のＡ−Ａ’線に対応する領域の断面図である。
【図１１】本開示の第２の実施形態に係る撮像装置における画素の平面構成例を表す模式図である。
【図１２】図１１に示した画素のＡ−Ａ’線に対応する領域の断面図である。
【図１３】変形例３に係る画素の要部の平面構成例を表す模式図である。
【図１４】図１３に示した画素のＡ−Ａ’線に対応する領域の断面図である。
【図１５】変形例４−１に係る画素等の構成を表す回路図である。
【図１６】変形例４−２に係る画素等の構成を表す回路図である。
【図１７】変形例４−３に係る画素等の構成を表す回路図である。
【図１８】変形例４−４に係る画素等の構成を表す回路図である。
【図１９】変形例５−１に係る画素の断面図である。
【図２０】変形例５−２に係る画素の断面図である。
【図２１】変形例５−３に係る撮像部の模式図である。
【図２２】適用例に係る撮像表示システムの概略構成を表す模式図である。
【発明を実施するための形態】
【００１２】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施の形態（光電変換素子よりも下層にグリッドメタル層を有する撮像装置の例）
２．変形例１（グリッドメタル層をトランジスタのゲート電極と同層とした例）
３．変形例２（グリッドメタル層をトランジスタの形成領域にも配置した例）
４．第２の実施の形態（光電変換素子よりも上層にグリッドメタル層を有する撮像装置の例）
５．変形例３（光電変換層の下層および上層にグリッドメタル層を有する場合の例）
６．変形例４−１，４−２（パッシブ型の画素回路の他の例）
７．変形例５−１，５−２（アクティブ型の画素回路の例）
８．変形例６−１，６−２（間接変換型撮像装置の例）
９．変形例７（直接変換型撮像装置の例）
１０．適用例（撮像表示システムの例）
【００１３】
＜第１の実施形態＞
［構成］
図１は、本開示の第１の実施形態に係る撮像装置（撮像装置１）の全体のブロック構成を表すものである。撮像装置１は、入射光（撮像光）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この撮像装置１は、例えば、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。
【００１４】
（撮像部１１）
撮像部１１は、入射光（撮像光）に応じて電気信号を発生させるものである。この撮像部１１では、画素（撮像画素，単位画素）２０が、行列状（マトリクス状）に２次元配置されており、各画素２０は、入射光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子（後述の光電変換素子２１）を有している。尚、図１中に示したように、以下、撮像部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。
【００１５】
この撮像部１１は、図２に示したように、例えば基板２１０上に設けられ、画素２０毎に光電変換素子２１および電界効果型のトランジスタ２２を有している。尚、この撮像部１１の上面または基板２１０の裏面には、例えば後述する波長変換層が設けられ、撮像装置１は、例えばいわゆる間接変換型の放射線撮像装置として用いられる。
【００１６】
図３は、画素２０の回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述するチャージアンプ回路１７１の回路構成とともに例示したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌread（ゲート線，走査線）と、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１７】
光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードまたはＭＩＳ（Metal-Insulator-Semiconductor）型センサからなり、前述したように、入射光（撮像光Ｌin）の光量に応じた電荷量の信号電荷を発生させるようになっている。尚、この光電変換素子２１のカソードは、ここでは蓄積ノードＮに接続されている。この光電変換素子２１を含む画素の具体的な構成については後述する。
【００１８】
トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果型トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、トランジスタ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。画素２０では、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続されており、ソース（またはドレイン）は、例えば信号線Ｌsigに接続されており、ドレイン（またはソース）は、例えば光電変換素子２１のカソードに蓄積ノードＮを介して接続されている。また、光電変換素子２１のアノードは、ここではグランドに接続（接地）されている。
【００１９】
行走査部１３は、所定のシフトレジスタ回路や論理回路等を含んで構成されており、撮像部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、後述する読み出し動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われるようになっている。
【００２０】
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力した信号電圧（信号電荷）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力されるようになっている。
【００２１】
列選択部１７は、例えばチャージアンプ１７２、容量素子（コンデンサ，フィードバック容量素子）Ｃ１およびスイッチＳＷ１を含むチャージアンプ回路１７１（図３）と、図示しないサンプルホールド（Ｓ／Ｈ）回路、マルチプレクサ回路（選択回路）およびＡ／Ｄコンバータを有している。
【００２２】
チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【００２３】
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、各列選択部１７を順番に駆動するものである。この列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記した出力データＤout）が、順番に外部へ出力される。
【００２４】
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の動作を制御するものである。具体的には、システム制御部１６は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成されるタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ各画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、撮像部１１から出力データＤoutが取得される。
【００２５】
（画素２０の詳細構成）
図４は、画素２０の要部の平面構成例を表したものである。図５は、図４のＡ−Ａ’線に対応する領域の断面構成、図６はＢ−Ａ’線に対応する領域の断面構成をそれぞれ表したものである。このように、画素２０には、光電変換素子２１と、トランジスタ２２とが配置されるが、図４には、簡便化のため、光電変換素子２１の形成領域として、ｐ型半導体層２１５Ｂのみを示し、他の構成要素の図示を省略している（図９以降の要部平平面構成例についても同様）。
【００２６】
光電変換素子２１は、図５および図６に示したように、例えば、基板２１０上に、層間絶縁膜２１２の一部（層間絶縁膜２１２Ａ〜２１２Ｃ）を介して、ｐ型半導体層２１５Ｂ、ｉ型半導体層２１６およびｎ型半導体層２１７がこの順に積層されたものである。具体的には、基板２１０上（詳細には、層間絶縁膜２１２Ａ〜２１２Ｃ上）の選択的な領域にｐ型半導体層２１５Ｂが設けられ、このｐ型半導体層２１５Ｂに対向してコンタクトホールＨ１を有する層間絶縁膜２１２Ｄ〜２１２Ｆが設けられている。ｐ型半導体層２１５Ｂ上には、コンタクトホールＨ１を埋め込むように、ｉ型半導体層２１６が設けられており、このｉ型半導体層２１６上にｎ型半導体層２１７が形成されている。これらのｉ型半導体層２１６およびｎ型半導体層２１７の側壁を覆って、層間絶縁膜（側壁保護膜）２１２Ｇが設けられている。この層間絶縁膜２１２Ｇには、ｎ型半導体層２１７に対向してコンタクトホールＨ２が形成され、このコンタクトホールＨ２を介して、ｎ型半導体層２１７上に上部電極２１８が接続されている。尚、本実施の形態の光電変換素子２１では、ｐ型半導体層２１５Ｂ上に、ｉ型半導体層２１６およびｎ型半導体層２１７がこの順に積層された構成を例示するが、ｐ，ｉ，ｎの積層順はこれに限らず、ｎ型半導体層上に、ｉ型半導体層およびｐ型半導体層がこの順に積層された構成であってもよい。但し、この場合には、ｎ型半導体層がトランジスタ部に接続され、ｐ型半導体層と上部電極２１８がグランド電位（または固定電位）に保持される。
【００２７】
層間絶縁膜２１２（２１２Ａ〜２１２Ｇ）は、例えば酸化シリコン（ＳｉＯX）、酸窒化シリコン（ＳｉＯＮ）あるいは窒化シリコン（ＳｉＮX）等により構成されている。
【００２８】
ｐ型半導体層２１５Ｂは、例えば多結晶シリコン（ポリシリコン）よりなることが望ましい。例えば、ｐ型半導体層２１５Ｂが低温ポリシリコンにより構成されることにより、ｐ型半導体層２１５Ｂが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる（ｐ型半導体層２１５Ｂが下部電極として機能する）。尚、このｐ型半導体層２１５Ｂ側は、例えば基準電位供給用の電源配線等に接続されており、電荷が排出されるようになっている。但し、ｐ型半導体層２１５Ｂの側から信号電荷を取り出す場合には、このｐ型半導体層２１５Ｂが蓄積ノードＮに接続される（ｐ型半導体層２１５Ｂが蓄積ノードＮを兼ねる）。また、ここでは、ｐ型半導体層２１５Ｂが低温ポリシリコンよりなる場合を例に挙げて説明するが、ｐ型半導体層２１５Ｂは微結晶シリコンあるいは非晶質シリコンであってもよい。但し、上述のように金属電極が不要となることから、低温ポリシリコンが用いられることが望ましい。更には、ｐ型半導体層２１５Ｂ（ポリシリコン）上に、非晶質シリコンよりなるｐ型半導体層、ｉ型半導体層２１６およびｎ型半導体層２１７を積層した構成であってもよい。また、ｎ型半導体層（ポリシリコン）上に、ｎ型半導体層（非晶質シリコン）、ｉ型半導体層およびｐ型半導体層がこの順に積層されてもよい。
【００２９】
ｉ型半導体層２１６は、ノンドープの真性半導体層であり、例えば非晶質シリコン（アモルファスシリコン）により構成されている。ｉ型半導体層２１６の厚みは、例えば４００ｎｍ〜２０００ｎｍであるが、厚みが大きい程、光感度を高めることができる。特に、本実施の形態のように、ｐ型半導体層２１５Ｂ、ｉ型半導体層２１６およびｎ型半導体層２１７を上下方向に積層してなる構造の場合、いわゆるプレーナー型の構造（横方向に沿って、ｐ型半導体層とｎ型半導体層との間にｉ型半導体層を挟み込んだ構造）に比べ、ｉ型半導体層２１６の厚みを大きく確保し易い。このため、プレーナー型に比べ、光感度を向上させることができる。
【００３０】
ｎ型半導体層２１７は、例えば非晶質シリコンにより構成され、ｎ＋領域を形成するものである。このｎ型半導体層２１７の厚みは例えば、１０ｎｍ〜５０ｎｍである。尚、図４において、このｎ型半導体層２１７と上記ｉ型半導体層２１６とは、ｐ型半導体層２１５Ｂと重畳して略同一形状となるように形成されている。
【００３１】
上部電極２１８は、電荷取り出しのための電極であり、例えば蓄積ノードＮに接続されて（上部電極２１８が蓄積ノードＮを兼ねて）おり、コンタクト部ａ１（図５の配線層２１４Ａ，ｎ型半導体層２１５Ａ）を介して、トランジスタ２２の例えばソースに接続されている。ｎ型半導体層２１５Ａは、例えばｐ型半導体層２１５Ｂと同層に設けられ、ｐ型半導体層２１５Ｂと同様、例えば低温ポリシリコンからなる。トランジスタ２２の例えばドレインは、コンタクト部ａ２を介して信号線２２０（Ｌsig）に接続されている。この上部電極２１８は、例えばＩＴＯ(Indium Tin Oxide)等の透明導電膜により構成されている。
【００３２】
保護層２１９は、例えば窒化シリコン（ＳｉＮX）により構成されている。
【００３３】
（グリッドメタル層２１１）
このような光電変換素子２１の周辺領域には、グリッドメタル層２１１（遮光層）が設けられている。このグリッドメタル層２１１は、ｐ型半導体層２１５Ｂを囲む領域に設けられている。ここで、各画素２０では、図４に示したように、例えば略矩形状（あるいは方形状）の領域の角部にトランジスタ２２が配設され、このトランジスタ２２の形成領域を除いた領域に光電変換素子２１が形成されている。本実施の形態では、グリッドメタル層２１１は、この光電変換素子２１の周辺領域に、その面形状に沿って、光電変換素子２１（ｐ型半導体層２１５Ｂ）を囲むように設けられている。また、各画素２０では、これらの光電変換素子２１およびトランジスタ２２の形成領域を格子状に囲むように、配線層（信号線Ｌsig、読み出し制御線ＬreadおよびＧＮＤ線２１４Ｂ）が設けられている。グリッドメタル層２１１の少なくとも一部は、そのような配線層に対向して設けられていることが望ましい。図４では、グリッドメタル層２１１の各辺と、信号線２２０および読み出し制御線２１３Ａとを並行するように図示しているが、実際には、グリッドメタル層２１１と配線層とは対向して（重畳して）配置されている。但し、グリッドメタル層２１１は、信号線２２０とは非対向の領域に（重畳せずに）設けられることが望ましい。特にＦＰＤ（フラットパネルディスプレイ）用途では、グリッドメタル層２１１と信号線２２０との間の容量性カップリングが増えると、いわゆるジョンソンノイズが増加するため、グリッドメタル層２１１と信号線２２０とは非重畳であることが望ましい。
【００３４】
グリッドメタル層２１１は、遮光性を有する導電膜材料、例えばアルミニウム（Ａｌ），モリブデン（Ｍｏ），チタン（Ｔｉ），タングステン（Ｗ）およびクロム（Ｃｒ）等のうちのいずれかよりなる単層膜またはそれらのうちの２種以上よりなる積層膜である。本実施の形態では、このグリッドメタル層２１１が、上述したような光電変換素子２１の周辺領域であって、かつｐ型半導体層２１５Ｂと基板２１０との間の層に設けられている。より詳細には、グリッドメタル層２１１は、基板２１０と、読み出し制御線２１３Ａ（Ｌread，あるいはトランジスタ２２のゲート電極）との間の層に設けられている。
【００３５】
このような構成において、グリッドメタル層２１１は、ｐ型半導体層２１５Ｂと同電位に保持されている。ここでは、例えばコンタクト部ａ３（図４，図５）を介して、グリッドメタル層２１１がＧＮＤ線２１４Ｂに接続され、コンタクト部ａ４（図４，図６）を介して、ｐ型半導体層２１５ＢがＧＮＤ線２１４Ｂに接続されている。即ち、本実施の形態では、グリッドメタル層２１１とｐ型半導体層２１５Ｂとが、グランド電位に保持されている。尚、ここでは、２つのコンタクト部ａ３，ａ４を用いてグリッドメタル層２１１とｐ型半導体層２１５ＢとをＧＮＤ線２１４Ｂに接続しているが、１つのコンタクト部を介してこれらを接続するような構成であってもよい。
【００３６】
図７（Ａ），（Ｂ）には、グリッドメタル層２１１のレイアウト例を示す。図７（Ａ）に示したように、グリッドメタル層２１１は、各画素２０を個別に囲って（画素２０毎に分離して）形成されていてもよいし、図７（Ｂ）に示したように、全体として格子状に（各画素２０に対応する領域に開口を有して）設けられていてもよい。尚、図７（Ｂ）の構成では、グリッドメタル層２１１が全画素２０に対して一体的に設けられるため、ＧＮＤ線２１４Ｂとのコンタクト部ａ３は、画素２０毎に設けられていなくともよく、少なくとも１箇所に設けられていればよい。
【００３７】
［作用、効果］
本実施の形態の撮像装置１では、撮像光Ｌinが撮像部１１へ入射すると、各画素２０内の光電変換素子２１において、この撮像光Ｌinが信号電荷に変換（光電変換）される。このとき、蓄積ノードＮでは、光電変換により発生した信号電荷の蓄積によって、ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した信号電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が変化（ここでは低下）する。このような電圧変化に応じて、トランジスタ２２のドレインには信号電荷に対応した電圧が印加される。そして、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、蓄積ノードＮに蓄積された信号電荷（トランジスタ２２のドレインに印加された上記信号電荷に対応した電圧）が画素２０から信号線Ｌsigへ読み出される。
【００３８】
読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ回路１７１においてＱ−Ｖ変換（信号電荷から信号電圧への変換）処理がなされた後、Ａ／Ｄ変換処理等が行われることにより、デジタル信号からなる出力データＤout（撮像信号）が生成される。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。
【００３９】
ここで、撮像装置１では、各画素２０に入射した撮像光Ｌinが、その入射した画素２０に設けられた光電変換素子２１において受光されることが理想的である。ところが、実際には、例えばある画素２０へ入射した撮像光Ｌinのうちの一部が、当該画素２０の光電変換素子２１において検出されず（光電変換されず）に、装置内部の配線や部材等において反射されて迷光となる。この迷光が、隣接画素等の他の画素２０へ漏れ込み、いわゆるクロストークを生じさせる。このようなクロストークが生じると、ＭＴＦ（Modulation Transfer Function）が低下すると共に、撮像画像の解像度が低下してしまう。
【００４０】
本実施の形態では、各画素２０において、光電変換素子２１の周辺領域に、遮光性を有するグリッドメタル層２１１が設けられていることにより、隣接画素からの漏れ込み光が遮断され、上記のようなクロストークの発生が抑制される。従って、画素２０毎の光検出精度が向上し、撮像画像の解像度が改善される。また、そのようなグリッドメタル層２１１が所定の電位に保持されることにより、光電変換素子２１や電極、配線層等との間において容量結合が生じにくく、各画素２０への電気的な影響が軽減される。
【００４１】
また、グリッドメタル層２１１が、信号線２２０（Ｌsig）等の配線層に対向して設けられていることにより、光電変換素子２１の受光領域（画素開口率）を減少させることなく、漏れ込み光を遮断することができる。
【００４２】
更に、グリッドメタル層２１１は、上記のように光電変換素子２１の周辺領域で、かつ光電変換素子２１のｐ型半導体層２１５Ｂよりも下層（ｐ型半導体層２１５Ｂと基板２１０との間の層）に設けられている。これにより、高温（例えば２００℃以上）によって劣化し易い光電変換素子２１を成膜するよりも前に、基板２１０上にグリッドメタル層２１１を形成可能である。このため、グリッドメタル層２１１の成膜時の温度が特に限定されず、比較的高温成膜が必要な材料を用いることができる。一方、ｐ型半導体層２１５Ｂを形成する（多結晶化する）際にレーザアニール（数千℃程度）を行うことから、グリッドメタル層２１１としては、高融点材料が用いられることが望ましい。
【００４３】
また、このグリッドメタル層２１１は、本実施の形態では、ｐ型半導体層２１５Ｂと基板２１０との間に設けられるが、このような構成において、グリッドメタル層２１１は、ｐ型半導体層２１５Ｂと同電位（例えばグランド電位）に保持されている。これにより、グリッドメタル層２１１とｐ型半導体層２１５Ｂとの間において容量結合が生じにくくなり、画素２０への電気的影響を軽減し易くなる。
【００４４】
以上説明したように、本実施の形態では、各画素２０において、光電変換素子２１の周辺領域にグリッドメタル層２１１を設け、このグリッドメタル層２１１を所定の電位に保持するようにしたので、画素への電気的な影響を軽減しつつ、隣接画素への光漏れ込みを低減して、画素間のクロストークを抑制することができる。よって、撮像画像の高画質化を実現することが可能となる。
【００４５】
また、本実施の形態では、光電変換素子２１のｐ型半導体層２１５Ｂが、低温ポリシリコンを含むことにより、ｐ型半導体層２１５Ｂが低抵抗率となる。このため、ｐ型半導体層２１５Ｂよりも下層に、電荷取り出し（あるいは電荷排出）のための金属電極を別途配設する必要がなくなるが、その一方で、遮光性が乏しくなる。従って、本実施の形態のグリッドメタル層２１１は、光電変換素子２１に低温ポリシリコンを用いた場合に特に有効である。
【００４６】
次に、上記実施の形態の変形例（変形例１，２）について説明する。尚、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００４７】
＜変形例１＞
図８は、変形例１に係る画素の断面構造を表したものである。上記第１の実施の形態では、グリッドメタル層２１１を、ｐ型半導体層２１５Ｂよりも下層であって、読み出し制御線２１３Ａと基板２１０との間の層に設けたが、本変形例のように、グリッドメタル層（グリッドメタル層２１１ａ）が、読み出し制御線２１３Ａと同層に設けられていてもよい。尚、グリッドメタル層２１１ａは、上記第１の実施の形態のグリッドメタル層２１１と同様、光電変換素子２１の周辺領域において、信号線２２０（Ｌsig）等を含む配線層に対向配置されると共に、コンタクト部ａ３を介してＧＮＤ線２１４Ｂに接続され、ｐ型半導体層２１５Ｂと同電位（グランド電位）に保持されている。また、グリッドメタル層２１１ａの平面レイアウト構成についても、上記グリッドメタル層２１１と同様である。
【００４８】
このように、グリッドメタル層２１１ａが読み出し制御線Ｌreadと同層に設けられていてもよく、この場合であっても、上記第１の実施の形態と同等の効果を得ることができる。また、本変形例では、グリッドメタル層２１１ａは、読み出し制御線２１３Ａと同一の材料、例えばモリブデンにより構成され、同一のパターニング工程において一括して形成可能である。加えて、本変形例では、層間絶縁膜２１２Ａが不要であることから、例えば基板２１０側から放射線等を入射させる場合には、上記第１の実施の形態に比べ、光入射面（基板２１０の裏面）から光電変換素子２１までの層数が少なくなると共に、距離（厚み）が短くなり、光損失が低減する。
【００４９】
＜変形例２＞
図９は、変形例２に係る画素の要部平面構成を表したものである。図１０は、図９のＡ−Ａ’線における断面構造を表したものである。上記第１の実施の形態では、グリッドメタル層２１１を、光電変換素子２１（ｐ型半導体層２１５Ｂ）の面形状に沿って設け、トランジスタ２２に対向する領域には非形成としたが、本変形例のように、グリッドメタル層２１１ｂは、トランジスタ２２に対向する領域にわたって形成されていてもよい。
【００５０】
このように、グリッドメタル層２１１ｂが信号線２２０等の配線層だけでなくトランジスタ２２に対向する領域にわたって設けられていてもよく、この場合であっても、上記第１の実施の形態と同等の効果を得ることができる。
【００５１】
＜第２の実施の形態＞
図１１は、本開示の第２の実施形態に係る撮像装置の各画素の要部平面構成を表したものである。図１２は、図１１のＡ−Ａ’線における断面構成を表したものである。本実施の形態における画素は、上記第１の実施の形態の画素２０と同様、撮像部１１に複数設けられ、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、光電変換素子２１の周辺領域には、配線層に対向してグリッドメタル層２１１ｃが設けられている。
【００５２】
但し、本実施の形態では、グリッドメタル層２１１ｃが、光電変換素子２１の周辺領域において、光電変換素子２１よりも上層（ｎ型半導体層２１７よりも上層）に設けられている。グリッドメタル層２１１ｃは、例えば、保護層２１９上に、信号線２２０（Ｌsig）、読み出し制御線２１３Ａ（Ｌread）およびＧＮＤ線２１４Ｂに対向して設けられている。このグリッドメタル層２１１ｃの構成材料としては、上記第１の実施の形態のグリッドメタル層２１１と同様のものが挙げられるが、グリッドメタル層２１１ｃは、光電変換素子２１の成膜後に形成することから、できるだけ低温（例えば２００℃以下程度）成膜が可能なものが用いられるとよい。
【００５３】
このグリッドメタル層２１１ｃは、遮光性を有すると共に、所定の電位に保持されている。本実施の形態では、グリッドメタル層２１１ｃは、信号線２２０（Ｌsig）および読み出し制御線２１３Ａ（Ｌread）等の配線層との間において発生する容量結合を軽減するような電位に保持されている。具体的には、グリッドメタル層２１１ｃは、コンタクト部ａ５において、ＧＮＤ線２１４Ｂに接続され、グランド電位に保持されている。あるいは、信号線２２０（Ｌsig）および読み出し制御線２１３Ａ（Ｌread）へそれぞれ印加される電圧パルスに応じて設定された電位に保持されるようにしてもよい（所定のタイミングで電位が切り替えられてもよい）。
【００５４】
本実施の形態においても、撮像光Ｌinが撮像部１１へ入射すると、各画素に信号電荷が蓄積され、蓄積された信号電荷がトランジスタ２２を用いて、画素２０から信号線Ｌsigへ読み出される。各画素において、光電変換素子２１の周辺領域に、遮光性を有するグリッドメタル層２１１ｃが設けられていることにより、隣接画素とのクロストークが抑制される。また、そのようなグリッドメタル層２１１ｃが上記のような所定の電位に保持されることにより、特に信号線２２０（Ｌsig）や読み出し制御線２１３Ａ（Ｌread）等の配線層との間において容量結合が生じにくく、各画素２０への電気的な影響を軽減できる。従って、上記第１の実施の形態と同等の効果を得ることができる。
【００５５】
更に、グリッドメタル層２１１ｃは、上記のように光電変換素子２１の周辺領域で、かつ光電変換素子２１のｎ型半導体層２１７よりも上層（保護層２１９上）に設けられている。これにより、例えば保護層２１９側から撮像光Ｌinを入射させる場合に、よりクロストークを軽減し易い。
【００５６】
＜変形例３＞
図１３は、本開示の変形例３に係る画素の要部平面構成を表したものである。図１４は、図１３のＡ−Ａ’線における断面構成を表したものである。尚、図１４では、グリッドメタル層２１１の各辺と、信号線２２０および読み出し制御線２１３Ａとを並行するように図示しているが、実際には、グリッドメタル層２１１と配線層とは対向して（重畳して）配置されている。本変形例のように、上記第１の実施の形態のグリッドメタル層２１１と、上記第２の実施の形態のグリッドメタル層２１１ｃとを組み合わせて用いてもよい。グリッドメタル層２１１は、ＧＮＤ線２１４Ｂに接続され、ｐ型半導体層２１５Ｂと同じグランド電位に保持されている。一方、グリッドメタル層２１１ｃは、図示しないコンタクト部を介してＧＮＤ線に接続されていてもよいし、上述したような信号線２２０および読み出し制御線２１３Ａに印加される電圧パルスに応じた所定の電位に保持されていてもよい。
【００５７】
このようにした場合であっても、上述のように、グリッドメタル層２１１，２１１ｃを所定の電位に保持することにより、画素への電気的な影響を軽減しつつ、隣接画素間でのクロストークを抑制することができる。また、光電変換素子２１の上層および下層の両方にグリッドメタル層２１１，２１１ｃが設けられることにより、より遮光性が向上し、クロストーク抑制に有利となる。
【００５８】
尚、上記第２の実施の形態の画素構造においても、上記変形例２のように、グリッドメタル層２１１ｃをトランジスタ２２に対向する領域にわたって形成するようにしてもよい。また、上記変形例３の画素構造において、上記変形例２のように、グリッドメタル層２１１，２１１ｃの一方または両方を、トランジスタ２２に対向する領域にわたって形成するようにしてもよい。また、上記変形例３の画素構造において、上記変形例１のように、グリッドメタル層２１１を読み出し制御線２１３Ａと同層に設けるようにしてもよい。
【００５９】
＜変形例４−１＞
図１５は、変形例４−１に係る画素（画素２０Ａ）の回路構成を、チャージアンプ回路１７１の回路構成例と共に表したものである。この画素２０Ａは、上記実施の形態の画素２０と同様、パッシブ型の画素回路を有し、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０Ａには読み出し制御線Ｌreadと、信号線Ｌsigとが接続されている。
【００６０】
但し、本変形例の画素２０Ａでは、上記実施の形態の画素２０と異なり、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードが電源に接続されている。このように、画素２０Ａにおいて光電変換素子２１のアノードに蓄積ノードＮが接続されていてもよく、この場合であっても、上記実施の形態の撮像装置１と同等の効果を得ることができる。
【００６１】
＜変形例４−２＞
図１６は、変形例４−２に係る画素（画素２０Ｂ）の回路構成を、チャージアンプ回路１７１の回路構成例と共に表したものである。この画素２０Ｂは、上記実施の形態の画素２０と同様、パッシブ型の回路構成となっており、読み出し制御線Ｌreadと、信号線Ｌsigとに接続されている。
【００６２】
但し、本変形例では、画素２０Ｂにおいて、１つの光電変換素子２１と共に２つのトランジスタ２２Ａ，２２Ｂを有している。これら２つのトランジスタ２２Ａ，２２Ｂは、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている。また、各トランジスタ２２Ａ，２２Ｂにおけるゲートは読み出し制御線Ｌreadに接続されている。
【００６３】
このように、画素２０Ｂ内に直列接続された２つのトランジスタ２２Ａ，２２Ｂを設けた構成としてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。
【００６４】
＜変形例４−３，４−４＞
図１７は、変形例４−３に係る画素（画素２０Ｃ）の回路構成を、アンプ回路１７１Ａの回路構成例とともに表したものである。図１８は、変形例４−４に係る画素（画素２０Ｄ）の回路構成を、アンプ回路１７１Ａの回路構成例とともに表したものである。これらの画素２０Ｃ，２０Ｄはそれぞれ、これまで説明した画素２０，２０Ａ，２０Ｂとは異なり、いわゆるアクティブ型の画素回路を有している。
【００６５】
画素２０Ｃ，２０Ｄには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｃ，２０Ｄにはまた、読み出し制御線Ｌreadおよび信号線Ｌsigに加え、リセット制御線Ｌrstが接続されている。
【００６６】
画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが例えば信号線Ｌsigに接続され、ドレインが、例えばソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは例えば電源ＶＤＤに接続され、ゲートは、例えば蓄積ノードＮを介して、光電変換素子２１のカソード（図１７の例）またはアノード（図１８の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースには例えばリセット電圧Ｖrstが印加される。図１７の変形例４−３では、光電変換素子２１のアノードがグランドに接続（接地）され、図１８の変形例４−４では、光電変換素子２１のカソードが電源に接続されている。
【００６７】
アンプ回路１７１Ａは、前述の列選択部１７において、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１に代わりに、定電流源１７１およびアンプ１７６を設けたものとなっている。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。尚、信号線Ｌsigの一端側には定電流源１７１の一方の端子が接続され、この定電流源１７１の他方の端子には電源ＶＳＳが接続されている。
【００６８】
このようなアクティブ型の画素２０Ｃ，２０Ｄを有する撮像装置においても、上記実施の形態等において説明したグリッドメタル層２１１を適用することができ、これにより、ショットノイズの発生あるいはダークレベルの変動を抑制することができる。よって、上記実施の形態と同様の効果を得ることが可能である。
【００６９】
＜変形例５−１＞
図１９は、変形例５−１に係る画素の断面構成を表したものである。本変形例では、撮像部１１上（保護層２１９上）に、更に波長変換層１１２を有している。波長変換層１１２は、放射線Ｒrad（α線，β線，γ線，Ｘ線等）を、光電変換素子２１の感度域に波長変換するものであり、これにより光電変換素子２１では、この放射線Ｒradに基づく情報を読み取ることが可能となっている。この波長変換層１１２は、例えばＸ線などの放射線を可視光に変換する蛍光体（例えば、シンチレータ）からなる。このような波長変換層１１２は、例えば保護層２１９上に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜（ＣｓＩ、ＮａＩ、ＣａＦ2等）を形成することにより得られる。このような画素構造は、例えばいわゆる間接型の放射線撮像装置に適用される。この場合、上記第２の実施の形態において説明したグリッドメタル層２１１ｃを設けることが好適である。
【００７０】
＜変形例５−２＞
図２０は、変形例５−２に係る画素の断面構成を表したものである。本変形例では、基板２１０の裏面に、波長変換層１１２を有しており、基板２１０の裏面側から入射した放射線Ｒradを、波長変換層１１２において波長変換した後、光電変換素子２１において検出するようになっている。この画素構造も、間接型の放射線撮像装置に適用される。この場合、上記第１の実施の形態において説明したグリッドメタル層２１１を設けることが好適である。また、この変形例５−２の画素構造は、ｐ型半導体層２１５Ｂに低温ポリシリコンを用いた場合に成し得る構造である。上述したように、低温ポリシリコンを用いた場合には、十分な導電性が得られることから、別途金属電極を形成しなくともよいため、基板２１０裏面側からの光取り込みが可能となる。尚、本変形例のように、基板２１０の裏面側から光を取り込む場合には、基板２１０には、ガラス等の透明基板が用いられる。
【００７１】
＜変形例５−３＞
図２１は、変形例５−３に係る撮像部（撮像部１１Ａ）の概略構成を模式的に表したものである。撮像部１１Ａは、これまでに説明した実施の形態等と異なり、入射した放射線Ｒradを電気信号に変換する光電変換素子を有するものである。このような光電変換素子は、例えば、アモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成されている。このような構造は、例えばいわゆる直接型の放射線撮像装置に適用される。また、直接型の放射線撮像装置では、光電変換素子のリフレッシュ光（直接変換膜である半導体には残留電荷が生じるため、この残留電荷を除去するための光）として紫外線ＵＶ等を照射することがある。このような直接型の放射線撮像装置にグリッドメタル層２１１を採用することにより、放射線Ｒradの入射側とは反対側から効率的にリフレッシュ光を取り込むことが可能となる。
【００７２】
上記の変形例５−１〜５−３に係る画素構造あるいは撮像部を備えた撮像装置では、入射した放射線Ｒradに基づいて電気信号を得る、様々な種類の放射線撮像装置として利用される。放射線撮像装置としては、例えば、医療用のＸ線撮像装置（Digital Radiography等）や、空港等で用いられる携帯物検査用Ｘ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置）などに適用することが可能である。
【００７３】
＜適用例＞
上記実施の形態および変形例に係る撮像装置は、以下に説明するような撮像表示システムへ適用可能である。
【００７４】
図２２は、適用例に係る撮像表示システム（撮像表示システム５）の概略構成例を模式的に表したものである。撮像表示システム５は、上述の撮像部１１（または撮像部１１Ａ）を有する撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた撮像表示システム（放射線撮像表示システム）である。
【００７５】
画像処理部５２は、撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００７６】
この撮像表示システム５では、撮像装置１（ここでは放射線撮像装置）が、光源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００７７】
このように、本適用例の撮像表示システム５では、撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応可能となる。
【００７８】
尚、本適用例では、撮像装置１が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。
【００７９】
以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、光電変換素子２１の周辺領域において、グリッドメタル層が光電変換素子２１を囲むように（格子状または枠状に）設けられた構成を例示したが、グリッドメタル層は、光電変換素子２１の周辺領域において必ずしも全てが繋がっていなくともよい。即ち、グリッドメタル層の一部が分断されていてもよいし、信号線Ｌsigあるいは読み出し制御線Ｌreadのどちらか一方に沿って配置されたストライプ状であってもよい。但し、上述したように、光電変換素子２１の面形状に沿って、光電変換素子２１を囲んで形成されることが漏れ込み光を抑制する点において望ましい。
【００８０】
また、上記実施の形態等では、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。
【００８１】
更に、上記実施の形態等で説明した撮像部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。
【００８２】
尚、本開示は以下のような構成であってもよい。
（１）
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有し、
各画素は、前記光電変換素子の周辺領域に、所定の電位に保持された遮光層を含む
撮像装置。
（２）
前記周辺領域には、信号線および読み出し制御線を含む配線層が設けられ、
前記遮光層は、前記配線層に対向配置されている
上記（１）に記載の撮像装置。
（３）
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記光電変換素子の周辺領域であって、前記第１の導電型半導体層と前記基板との間の層に設けられ、前記第１の導電型半導体層と同電位に保持されている
上記（２）に記載の撮像装置。
（４）
前記遮光層および前記第１の導電型半導体層は所定のＤＣ電位に保持されている
上記（３）に記載の撮像装置。
（５）
前記遮光層は、前記トランジスタのゲート電極と前記基板との間の層に設けられている
上記（３）または（４）に記載の撮像装置。
（６）
前記遮光層は、前記トランジスタのゲート電極と同層に設けられている
上記（３）または（４）に記載の撮像装置。
（７）
前記第１の導電型半導体層は低温ポリシリコンを含む
上記（３）〜（６）のいずれかに記載の撮像装置。
（８）
前記遮光層は、前記配線層および前記トランジスタに対向する領域にわたって設けられている
上記（２）に記載の撮像装置。
（９）
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記光電変換素子の周辺領域であって、前記第２の導電型半導体層よりも上層に設けられ、グランド電位に保持されている
上記（２）に記載の撮像装置。
（１０）
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記光電変換素子の周辺領域であって、前記第２の導電型半導体層よりも上層に設けられ、走査線および信号線へそれぞれ印加される電圧パルスに応じて設定された電位に保持されている
上記（２）に記載の撮像装置。
（１１）
前記光電変換素子は、基板上に設けられると共に、前記基板側から順に第１の導電型半導体層、真性半導体層および第２の導電型半導体層を有し、
前記遮光層は、前記光電変換素子の周辺領域であって、前記第１の導電型半導体層と前記基板との間の層と、前記第２の導電型半導体層よりも上層にそれぞれ設けられている
上記（２）に記載の撮像装置。
（１２）
前記光電変換素子は基板上に設けられ、
前記基板の裏面に、放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（２）〜（１１）のいずれかに記載の撮像装置。
（１３）
前記光電変換素子は基板上に設けられ、
前記光電変換素子上に、放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（２）〜（１１）のいずれかに記載の撮像装置。
（１４）
前記光電変換素子は、入射した放射線に基づいて電気信号を発生するものである
上記（２）〜（１１）のいずれかに記載の撮像装置。
（１５）
前記放射線はＸ線である
上記（１２）〜（１４）のいずれかに記載の撮像装置。
（１６）
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有し、
各画素は、前記各光電変換素子の周辺領域に、所定の電位に保持された遮光層を含む
撮像表示システム。
【符号の説明】
【００８３】
１…撮像装置、１１，１１Ａ…撮像部、１１２…波長変換層、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７，１７Ｂ…列選択部、１７１…チャージアンプ回路、１７２…チャージアンプ、２０，２０Ａ〜２０Ｄ…画素（撮像画素）、２１…光電変換素子、２２，２２Ａ〜２２Ｄ，２３，２４…トランジスタ、２１０…基板、２１１，２１１ａ〜２１１ｃ…グリッドメタル層、２１２（２１２Ａ〜２１２Ｇ）…層間絶縁膜、２１４Ｂ…ＧＮＤ線、２１５Ａ…ｎ型半導体層、２１５Ｂ…ｐ型半導体層、２１６…ｉ型半導体層、２１７…ｎ型半導体層、２１８…上部電極、２１９…保護層、４…表示装置、４０…モニタ画面、５…撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、２２０，Ｌsig…信号線、２１３Ａ，Ｌread…読み出し制御線、Ｌrst…リセット制御線、ａ１〜ａ５…コンタクト部、Ｄout…出力データ、Ｖrst…リセット電圧、Ｎ…蓄積ノード、ＳＷ１…スイッチ、Ｃ１…容量素子、Ｌin…撮像光、Ｒrad…放射線。
【図１】
0005988291.tif 000002
【図２】
0005988291.tif 000003
【図３】
0005988291.tif 000004
【図４】
0005988291.tif 000005
【図５】
0005988291.tif 000006
【図６】
0005988291.tif 000007
【図７】
0005988291.tif 000008
【図８】
0005988291.tif 000009
【図９】
0005988291.tif 000010
【図１０】
0005988291.tif 000011
【図１１】
0005988291.tif 000012
【図１２】
0005988291.tif 000013
【図１３】
0005988291.tif 000014
【図１４】
0005988291.tif 000015
【図１５】
0005988291.tif 000016
【図１６】
0005988291.tif 000017
【図１７】
0005988291.tif 000018
【図１８】
0005988291.tif 000019
【図１９】
0005988291.tif 000020
【図２０】
0005988291.tif 000021
【図２１】
0005988291.tif 000022
【図２２】
0005988291.tif 000023