(57)【特許請求の範囲】
【請求項１】
珪素酸化物と、金属酸化物、金属窒化物および金属酸窒化物からなる群より選択される少なくとも一とを含む第１混合体を形成する工程と、
前記第１混合体を焼成して第１焼結体を形成する工程と、
前記第１焼結体とイットリア安定化ジルコニアとを含む第２混合体を形成する工程と、
前記第２混合体を焼成して第２焼結体を形成する工程とを備える、支持基板の製造方法。
【請求項２】
前記金属酸化物は、酸化アルミニウムである、請求項１に記載の支持基板の製造方法。
【請求項３】
前記金属酸化物は、酸化ジルコニウムである、請求項１に記載の支持基板の製造方法。
【請求項４】
前記イットリア安定化ジルコニアにおけるイットリアの含有率は、５モル％以上である、請求項１〜３のいずれか１項に記載の支持基板の製造方法。
【請求項５】
前記第２混合体を形成する工程では、前記第２混合体における前記イットリア安定化ジルコニアの含有率が２５質量％以上４０質量％以下である前記第２混合体が形成される、請求項１〜４のいずれか１項に記載の支持基板の製造方法。
【請求項６】
支持基板上に基板表面平坦化層を形成して複合基体を準備する工程と、
前記複合基体の前記基板表面平坦化層側に半導体結晶層を配置して複合基板を準備する工程と、
前記複合基板の前記半導体結晶層上に半導体層を成長させる工程と、
前記基板表面平坦化層を除去することにより前記支持基板と前記半導体結晶層とを分離して前記半導体結晶層および前記半導体層を含む半導体ウェハを得る工程とを備え、
前記支持基板は、請求項１〜５のいずれか１項に記載の支持基板の製造方法により製造される支持基板である、半導体ウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板の製造方法および支持基板、ならびに半導体ウェハの製造方法に関するものであり、より特定的には、熱膨張係数の温度依存性における飛びを抑制することが可能な支持基板の製造方法および当該支持基板の製造方法により製造される支持基板、ならびにクラックの発生を抑制することが可能な半導体ウェハの製造方法に関するものである。
【背景技術】
【０００２】
特性の高い半導体デバイスを効率よく製造するために、半導体結晶層と、その半導体結晶層とは化学組成が異なる支持基板とを貼り合わせた複合基板を形成し、その複合基板の半導体結晶層上に半導体層を成長させた後、支持基板を除去することにより、半導体結晶層および半導体層を含む半導体ウェハを製造することが提案されている。
【０００３】
たとえば、支持基板に単結晶サファイア基板を貼り付けてサファイア複合基板を形成し、サファイア複合基板のサファイア面に窒化ガリウム単結晶をエピタキシャル成長させた後、ウェットエッチングにより支持基板を除去することにより、単結晶サファイア基板および窒化ガリウム単結晶を含む半導体ウェハを製造することが提案されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６５７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
支持基板には、その化学組成により熱膨張係数を容易に調整することができることから、たとえば珪素酸化物と金属酸化物との複合酸化物であるＭｇＯ−ＳｉＯ２、Ａｌ２Ｏ３−ＳｉＯ２（ムライト）あるいはＴｉＯ２−ＳｉＯ２と、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ  Ｓｔａｂｉｌｉｚｅｄ  Ｚｉｒｃｏｎｉａ）とを含む焼結体などが用いられる。ここで、当該複合酸化物とＹＳＺとの混合焼結において、当該複合酸化物とＹＳＺとの熱膨張係数の差に起因して焼結体内にＳｉＯ２のクリストバライト相が形成される。これにより、支持基板の熱膨張係数の温度依存性において飛びが発生し、その結果基板にクラックが発生するという問題がある。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、熱膨張係数の温度依存性における飛びを抑制することが可能な支持基板の製造方法および当該支持基板の製造方法により製造される支持基板、ならびにクラックの発生を抑制することが可能な半導体ウェハの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の支持基板の製造方法は、珪素酸化物と、金属酸化物、金属窒化物および金属酸窒化物からなる群より選択される少なくとも一とを含む第１混合体を形成する工程と、第１混合体を焼成して第１焼結体を形成する工程と、第１焼結体とイットリア安定化ジルコニアとを含む第２混合体を形成する工程と、第２混合体を焼成して第２焼結体を形成する工程とを備えている。
【０００８】
本発明の支持基板の製造方法では、焼結工程が、第１焼結体を形成する工程と、第２焼結体を形成する工程との二段階に分離して実施される。そのため、本発明の支持基板の製造方法では、支持基板に含まれる珪素酸化物中においてクリストバライト相の形成を抑制することができる。したがって、本発明の支持基板の製造方法によれば、クリストバライト相の形成に起因した熱膨張係数の温度依存性における飛びが抑制された支持基板を提供することができる。
【０００９】
ここで、熱膨張係数の温度依存性における飛びとは、熱膨張係数が温度変化に対して不連続に変化することを意味する。すなわち、熱膨張係数の温度依存性における飛びが抑制された状態とは、熱膨張係数が温度変化に対して連続的に変化する状態を意味する。
【００１０】
上記支持基板の製造方法において、金属酸化物は、酸化アルミニウムであってもよい。また、金属酸化物は、酸化ジルコニウムであってもよい。このように、金属酸化物としては耐熱性および強度に優れる材料を好適に採用することができる。
【００１１】
上記支持基板の製造方法において、イットリア安定化ジルコニアにおけるイットリアの含有率は５モル％以上であってもよい。また、上記支持基板の製造方法において、第２混合体を形成する工程では、第２混合体におけるイットリア安定化ジルコニアの含有率が２５質量％以上４０質量％以下である第２混合体が形成されてもよい。これにより、支持基板上に形成される半導体層において、クラックの発生を抑制することができる。
【００１２】
本発明の支持基板は、上記本発明の支持基板の製造方法により製造される支持基板である。したがって、本発明の支持基板によれば、熱膨張係数の温度依存性における飛びが抑制された支持基板を提供することができる。
【００１３】
本発明の半導体ウェハの製造方法は、支持基板上に基板表面平坦化層を形成して複合基体を準備する工程と、前記複合基体の前記基板表面平坦化層側に半導体結晶層を配置して複合基板を準備する工程と、前記複合基板の前記半導体結晶層上に半導体層を成長させる工程と、前記基板表面平坦化層を除去することにより前記支持基板と前記半導体結晶層とを分離して前記半導体結晶層および前記半導体層を含む半導体ウェハを得る工程とを備えている。また、支持基板は、上記本発明の支持基板の製造方法により製造される支持基板である。
【００１４】
本発明の半導体ウェハの製造方法では、熱膨張率の温度依存性の飛びが抑制された上記本発明の支持基板の製造方法により製造される支持基板を用いて半導体ウェハが製造される。そのため、本発明の半導体ウェハの製造方法により製造される半導体ウェハでは、支持基板の熱膨張率の温度依存性の飛びに起因するクラックの発生が抑制される。このように、本発明の半導体ウェハの製造方法によれば、クラックの発生が抑制された半導体ウェハを提供することができる。
【発明の効果】
【００１５】
以上の説明から明らかなように、本発明の支持基板の製造方法および支持基板によれば、熱膨張係数の温度依存性における飛びが抑制された支持基板を提供することができる。また、本発明の半導体ウェハの製造方法によれば、クラックの発生が抑制された半導体ウェハを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】支持基板の構造を示す概略図である。
【図２】半導体ウェハの製造方法を概略的に示すフローチャートである。
【図３】支持基板の製造方法を概略的に示すフローチャートである。
【図４】半導体ウェハの製造方法を説明するための概略図である。
【図５】半導体ウェハの製造方法を説明するための概略図である。
【図６】半導体ウェハの製造方法を説明するための概略図である。
【図７】半導体ウェハの製造方法を説明するための概略図である。
【図８】半導体ウェハの製造方法を説明するための概略図である。
【図９】半導体ウェハの製造方法を説明するための概略図である。
【発明を実施するための形態】
【００１７】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１８】
まず、本発明の一実施の形態の支持基板について説明する。図１を参照して、本実施の形態の支持基板１０は、後述する本実施の形態の支持基板の製造方法により製造される支持基板であって、たとえば珪素酸化物としてのＳｉＯ２と、金属酸化物、金属窒化物および金属酸窒化物からなる群より選択される少なくとも一と、ＹＳＺとを含む焼結体である。また、支持基板１０に含まれるＳｉＯ２には、クリストバライト相が形成されていない。また、支持基板１０の形状は、特に限定されるものではなく、たとえば円形や多角形形状などであってもよい。また、支持基板１０の厚みも特に限定されるものではなく、たとえば０．１ｍｍ以上５ｍｍ以下であってもよい。
【００１９】
また、本実施の形態において、支持基板１０は、金属酸化物として酸化アルミニウムであるＡｌ２Ｏ３を含んでいてもよいが、これに限られるものではない。たとえば金属酸化物としては、酸化ジルコニウムであるＺｒ２Ｏ３、ＭｇＯ、ＴｉＯ２、あるいはＹ２Ｏ３などを含んでいてもよい。また、金属窒化物としては、ＴｉＮ、ＧａＮ、ＡｌＮやＨｆＮなどを、金属酸窒化物としては、酸窒化アルミニウムや酸窒化タンタルなどを含んでいてもよい。また、ＹＳＺにおけるイットリアの含有率が５モル％以上であってもよい。また、支持基板１０におけるＹＳＺの含有率は、２５質量％以上４０質量％以下であってもよい。
【００２０】
次に、本発明の一実施の形態の半導体ウェハの製造方法について説明する。図２を参照して、まず、工程（Ｓ１０）として、複合基体準備工程が実施される。この工程（Ｓ１０）では、以下に説明するように支持基板１０と基板表面平坦化層１２とを含む複合基体１が準備される。
【００２１】
この工程（Ｓ１０）では、まず、以下に説明する工程（Ｓ１１）〜（Ｓ１５）を備える本実施の形態の支持基板の製造方法が実施されることにより、支持基板１０が準備される。図３を参照して、まず、工程（Ｓ１１）として、原料粉末準備工程が実施される。この工程（Ｓ１１）では、珪素酸化物としてのＳｉＯ２の粉末と、金属酸化物、金属窒化物および金属酸窒化物からなる群より選択される少なくとも一の粉末と、ＹＳＺの粉末が所定量準備される。
【００２２】
また、本実施の形態の支持基板の製造方法では、金属酸化物として酸化アルミニウムであるＡｌ２Ｏ３の粉末が準備されるが、これに限られるものではない。たとえば金属酸化物としては、酸化ジルコニウムであるＺｒ２Ｏ３、ＭｇＯ、ＴｉＯ２、あるいはＹ２Ｏ３を採用することができる。このように、金属酸化物としては耐熱性および強度に優れる材料を好適に採用することができる。また、金属窒化物としては、ＴｉＮ、ＧａＮ、ＡｌＮやＨｆＮなどを、金属酸窒化物としては酸窒化アルミニウムや酸窒化タンタルなどを採用することができる。また、ＹＳＺにおけるイットリアの含有率が５モル％以上であってもよい。これにより、本実施の形態の支持基板の製造方法により製造される支持基板１０上に形成されるべき半導体層においてクラックの発生を抑制することができる。
【００２３】
次に、工程（Ｓ１２）として、第１混合工程が実施される。この工程（Ｓ１２）では、上記工程（Ｓ１１）にて準備されたＳｉＯ２の粉末およびＡｌ２Ｏ３の粉末をボールミルなどを用いて混合することにより、ＳｉＯ２とＡｌ２Ｏ３とを含む第１混合体が形成される。
【００２４】
次に、工程（Ｓ１３）として、第１焼結工程が実施される。この工程（Ｓ１３）では、上記工程（Ｓ１２）にて形成された第１混合体を十分に乾燥させた後、大気中において所定温度で焼成する。これにより、第１焼結体である珪素酸化物と金属酸化物との複合酸化物、本実施の形態においてはＡｌ２Ｏ３−ＳｉＯ２複合酸化物（ムライト）の粉末が形成される。
【００２５】
次に、工程（Ｓ１４）として、第２混合工程が実施される。この工程（Ｓ１４）では、上記工程（Ｓ１３）にて形成された第１焼結体であるムライト粉末とＹＳＺとを、上記工程（Ｓ１２）と同様にボールミルなどを用いて混合することにより、ムライト粉末とＹＳＺ粉末とを含む第２混合体が形成される。
【００２６】
この工程（Ｓ１４）において、好ましくは第２混合体におけるＹＳＺの含有率が２５質量％以上４０質量％以下となるように、より好ましくは２５質量％以上３５質量％以下となるように、ムライト粉末とＹＳＺ粉末とを含む第２混合体が形成される。これにより、本実施の形態の支持基板の製造方法により製造される支持基板１０上に形成されるべき半導体層においてクラックの発生を抑制することができる。
【００２７】
次に、工程（Ｓ１５）として、第２焼結工程が実施される。この工程（Ｓ１５）では、上記工程（Ｓ１４）にて形成された第２混合体を十分に乾燥させた後、プレス成形、冷間等方圧加工（ＣＩＰ：Ｃｏｌｄ  Ｉｓｏｓｔａｔｉｃ  Ｐｒｅｓｓｉｎｇ）を施して第２混合体を成形する。そして、大気中において所定温度で第２混合体を焼成することにより、ムライトとＹＳＺとの複合酸化物である第２焼結体が形成される。そして、形成された第２焼結体に所定の加工などを施すことにより支持基板１０が得られる。この工程（Ｓ１５）において、第２混合体の焼成温度は、好ましくは１０００℃以上１６００℃以下である。また、第２混合体の焼成時間は、好ましくは５時間である。また、上述のように、第２混合体を焼成する雰囲気は、設備が簡便な観点から大気中であることが好ましい。このように、上記工程（Ｓ１１）〜（Ｓ１５）を実施することにより本実施の形態の支持基板の製造方法が完了し、支持基板１０が準備される。
【００２８】
次に、図４（Ａ）および図６を参照して、準備された支持基板１０上に基板表面平坦化層１２が形成される。この工程（Ｓ１２）において、基板表面平坦化層１２を形成する方法は、特に制限はないが、表面のＲＭＳ粗さが細かい基板表面平坦化層を形成する観点から、ＣＶＤ（化学気相堆積）法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のＲＭＳ粗さが１．０ｎｍ程度またはそれ以下と極めて細かい基板表面平坦化層を形成する観点から、スピンコート法、ＣＶＤ法、蒸着法などが好ましい。
【００２９】
基板表面平坦化層１２は、後工程において、その上に半導体結晶層を貼り合わせることができる観点、または、その上に均一で平坦な表面を有する接合層を形成しさらにその接合層に半導体結晶層を貼り合わせることができる観点から、その表面のＲＭＳ粗さが、１．０ｎｍ以下が必要であり、０．７ｎｍ以下が好ましく、０．５ｎｍ以下がより好ましい。ここで、表面のＲＭＳ（二乗平均平方根）粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均線面から測定曲面までの偏差の２乗を平均した値の平方根をいい、ＪＩＳ  Ｂ０６０１−２００１に規定するＲｑに相当する。表面のＲＭＳ粗さは、ＡＦＭ（原子間力顕微鏡）で測定することができる。
【００３０】
また、基板表面平坦化層１２の厚さは、特に制限はないが、後工程における基板表面平坦化層１２のウェットエッチングを容易にする観点、および支持基板１０が焼結体である場合には支持基板１０上に配置される基板表面平坦化層１２の表面のＲＭＳ粗さを１．０ｎｍ以下に細かくする観点から、０．１μｍ以上が好ましく、０．５μｍ以上がより好ましい。また、基板表面平坦化層１２の形成コストを低減する観点から、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。
【００３１】
また、基板表面平坦化層１２は、特に制限はないが、後工程における基板表面平坦化層１２のウェットエッチングを容易にする観点、およびその表面の平坦性が高く半導体結晶層および接合層との接合性が高い観点から、珪素酸化物、珪素窒化物、金属酸化物および金属からなる群から選ばれる少なくとも一を含むことが好ましい。ここで、珪素酸化物としてＳｉＯ２などが好適に挙げられ、珪素窒化物としてＳｉ３Ｎ４などが好適に挙げられ、金属酸化物としてＭｇＯ、Ａｌ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３などが好適に挙げられ、珪素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ２、Ａｌ２Ｏ３−ＳｉＯ２、ＴｉＯ２−ＳｉＯ２などが好適に挙げられる。また、金属は、特に制限はなく、単体金属および合金を含む。ここで、単体金属としてＭｏ、Ｐｔ、Ｎｉ、Ａｌ、Ｗ、Ｔａなどが好適に挙げられ、合金としてＭｏ−Ｃｕ、Ｃｕ−Ｗ、Ｎｉ−Ｃｒ−Ｆｅなどが好適に挙げられる。
【００３２】
次に、支持基板１０上に形成された基板表面平坦化層１２の表面が研磨される。これにより、基板表面平坦化層１２の表面のＲＭＳ粗さを確実に１．０ｎｍ以下にすることができる。基板表面平坦化層１２の表面を研磨する方法には、表面のＲＭＳ粗さを１．０ｎｍ以下にできるものであれば特に制限はなく、機械的研磨、化学機械的研磨（ＣＭＰ）、化学研磨などの方法が好適に挙げられる。このようにして、複合基体１が準備される。
【００３３】
次に、工程（Ｓ２０）として、複合基板準備工程が実施される。図４（Ｂ１）、（Ｂ２）および（Ｂ３）を参照して、この工程（Ｓ２０）では、上記工程（Ｓ１０）にて準備された複合基体１の基板表面平坦化層１２側に半導体結晶層２０ａを貼り合わせることにより、複合基板３Ａ，３Ｂ，３Ｃが得られる。かかる工程によれば、結晶性の高い半導体結晶層２０ａを有する複合基板３Ａ，３Ｂ，３Ｃが効率よく得られる。ここで、複合基板３Ａ、複合基板３Ｂおよび複合基板３Ｃは、複合基体１と半導体結晶層２０ａとの接合形態がそれぞれ互いに異なっており、それぞれ異なる以下のサブ工程により製造される。
【００３４】
（複合基板３Ａを準備する工程）
図５および図７を参照して、複合基板３Ａは、複合基体１と、複合基体１の基板表面平坦化層１２上に配置されている半導体結晶層２０ａと、を含む。たとえば、複合基板３Ａは、複合基体１の基板表面平坦化層１２と半導体結晶層２０ａとが直接接合された形態を有する。
【００３５】
図５（Ａ１）、（Ｂ１）、（Ｃ１）および（Ｄ１）を参照して、複合基板３Ａを準備する工程は、複合基体１の基板表面平坦化層１２に直接半導体結晶層２０ａを貼り合わせることにより行なわれる。
【００３６】
具体的には、複合基板３Ａを準備する工程は、複合基体１を準備するサブ工程（図５（Ａ１））、表面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備するサブ工程（図５（Ｂ１））、複合基体１の基板表面平坦化層１２の表面と上記の半導体結晶体２０のイオン注入領域２０ｉ側の表面とを貼り合わせるサブ工程（図５（Ｃ１））、および半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程（図５（Ｄ１））と、を含む。
【００３７】
図５（Ａ１）を参照して、複合基体１を準備するサブ工程は、上記の複合基体１を準備する工程（Ｓ１０）と同様であり、ここでは繰り返さない。
【００３８】
図５（Ｂ１）を参照して、イオン注入領域２０ｉが形成された半導体結晶体２０を準備するサブ工程は、半導体結晶体２０の表面から所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、特に制限はないが、半導体結晶体２０のイオン注入による結晶性の低下を低減する観点から、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
【００３９】
図５（Ｃ１）を参照して、複合基体１の基板表面平坦化層１２の表面と上記の半導体結晶体２０のイオン注入領域２０ｉ側の表面とを貼り合わせる工程における貼り合わせ方法は、特に制限はなく、互いに貼り合わせる表面を洗浄して直接貼り合わせその後３０℃〜１０００℃に昇温して接合する直接接合法、互いに貼り合わせる表面をプラズマやイオンなどで活性化させて接合する表面活性化法、などが好適に用いられる。こうして、複合基体１の基板表面平坦化層１２に直接半導体結晶体２０を接合させた基体結晶接合体２Ａが得られる。
【００４０】
図５（Ｄ１）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程における分離方法は、特に制限はなく、貼り合わされた基体結晶接合体２Ａに熱および／または応力を加える方法が好適に用いられる。かかる方法によれば、半導体結晶体２０を、その脆化されたイオン注入領域２０ｉで、複合基体１の基板表面平坦化層１２に接合した半導体結晶層２０ａと残りの半導体結晶体２０ｂとに分離して、複合基体１と複合基体１の基板表面平坦化層１２に接合した半導体結晶層２０ａとを含む複合基板３Ａが効率よく得られる。
【００４１】
（複合基板３Ｂを準備する工程）
図５および図８を参照して、複合基板３Ｂは、複合基板３Ａ（図５および図７）の基板表面平坦化層１２と半導体結晶層２０ａとの間に配置された接合層１４をさらに含む。たとえば、複合基板３Ｂは、複合基体１の基板表面平坦化層１２と半導体結晶層２０ａとが接合層１４を介在させて接合された形態を有する。
【００４２】
図５（Ａ２）、（Ｂ２）、（Ｃ２）および（Ｄ２）を参照して、複合基板３Ｂを準備する工程は、基板表面平坦化層１２と半導体結晶層２０ａとの間に接合層１４を介在させて、基板表面平坦化層１２と半導体結晶層２０ａとを貼り合わせることにより行われる。
【００４３】
具体的には、複合基板３Ｂを準備する工程は、基板表面平坦化層１２に接合層１４ａが形成された複合基体１を準備するサブ工程（図５（Ａ２））、表面に接合層１４ｂが形成され半導体結晶体２０と接合層１４との界面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備するサブ工程（図５（Ｂ２））、複合基体１の基板表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された接合層１４ｂの表面とを貼り合わせるサブ工程（図５（Ｃ２））、および半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程（図５（Ｄ２））と、を含む。なお、半導体結晶体２０に形成する接合層１４ｂは省略することもできる。
【００４４】
図５（Ａ２）を参照して、上記の複合基体１を準備するサブ工程において、複合基体１の基板表面平坦化層１２上に接合層１４ａを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。
【００４５】
図５（Ｂ２）を参照して、上記の半導体結晶体２０を準備するサブ工程において、半導体結晶体２０の表面に接合層１４ｂを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。また、半導体結晶体２０と接合層１４との界面から所定の深さにイオン注入領域２０ｉが形成する方法は、上記界面から半導体結晶体２０の所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
【００４６】
図５（Ｃ２）を参照して、複合基体１の基板表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された接合層１４ｂの表面とを貼り合わせるサブ工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層１４ａと接合層１４ｂとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層１４ａと接合層１４ｂとを接合すると一体化して接合層１４が形成される。こうして、複合基体１の基板表面平坦化層１２に接合層１４を介在させて半導体結晶体２０を接合させた基体結晶接合体２Ｂが得られる。
【００４７】
図５（Ｄ２）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程における分離方法は、複合基板３Ａの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体１と複合基体１の基板表面平坦化層１２に接合した接合層１４と、接合層１４に接合した半導体結晶層２０ａとを含む複合基板３Ｂが効率よく得られる。
【００４８】
ここで、接合層１４は、特に制限はないが、複合基体１の基板表面平坦化層１２と半導体結晶層２０ａとの接合性を向上させる効果が高い観点から、珪素酸化物、金属酸化物、金属窒化物、金属酸窒化物などが好ましい。また、接合層１４の厚さは、特に制限はないが、基板表面平坦化層１２と半導体結晶層２０ａとの接合性を向上させる効果が高い観点から、１０ｎｍ以上１００００ｎｍ以下が好ましく、２００ｎｍ以上２０００ｎｍ以下がより好ましい。
【００４９】
（複合基板３Ｃを準備する工程）
図５および図９を参照して、複合基板３Ｃは、複合基板３Ｂ（図５および図８）の半導体結晶層２０ａと接合層１４との間にかつ半導体結晶層２０ａに接して配置された結晶表面平坦化層２２をさらに含む。たとえば、複合基板３Ｃは、複合基体１の基板表面平坦化層１２と半導体結晶層２０ａに接する結晶表面平坦化層２２とが接合層１４を介在させて接合された形態を有する。
【００５０】
図５（Ａ２）、（Ｂ３）、（Ｃ３）および（Ｄ３）を参照して、複合基板３Ｃを準備する工程は、基板表面平坦化層１２と半導体結晶層２０ａとの間に接合層１４を介在させ、さらに半導体結晶層２０ａと接合層１４との間にかつ半導体結晶層２０ａに接して形成された結晶表面平坦化層２２を介在させて、基板表面平坦化層１２と半導体結晶層２０ａとを貼り合わせることにより行われる。
【００５１】
具体的には、複合基板３Ｃを準備する工程は、基板表面平坦化層１２に接合層１４ａが形成された複合基体１を準備するサブ工程（図５（Ａ２））、表面に結晶表面平坦化層２２および接合層１４ｂがこの順に形成され半導体結晶体２０と結晶表面平坦化層２２との界面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備するサブ工程（図５（Ｂ３））、複合基体１の基板表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された結晶表面平坦化層２２に形成された接合層１４ｂの表面とを貼り合わせるサブ工程（図５（Ｃ３））、および半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程（図５（Ｄ３））と、を含む。なお、半導体結晶体２０に形成する接合層１４ｂは省略することもできる。
【００５２】
図５（Ａ２）を参照して、上記の複合基体１を準備するサブ工程は、複合基板３Ｂを準備する工程の場合と同様であるので、ここでは繰り返さない。
【００５３】
図５（Ｂ３）を参照して、上記の半導体結晶体２０を準備するサブ工程において、半導体結晶体２０の表面に結晶表面平坦化層２２を形成する方法には、特に制限はなく、特に制限はないが、表面のＲＭＳ粗さが細かい結晶表面平坦化層を形成する観点から、ＣＶＤ法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のＲＭＳ粗さが１．０ｎｍ程度またはそれ以下と極めて細かい結晶表面平坦化層を形成する観点から、スピンコート法、ＣＶＤ法、蒸着法が好ましい。また、結晶表面平坦化層２２の表面に接合層１４ｂを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。また、半導体結晶体２０と結晶表面平坦化層２２との界面から所定の深さにイオン注入領域２０ｉが形成する方法は、上記界面から半導体結晶体２０の所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
【００５４】
ここで、結晶表面平坦化層２２は、特に制限はないが、その表面の平坦性が高く接合層との接合性が高い観点から、珪素酸化物、珪素窒化物、珪素酸窒化物、金属酸化物、金属窒化物、金属酸窒化物および金属からなる群から選ばれる少なくともひとつを含むことが好ましい。珪素酸化物としてＳｉＯ２などが好適に挙げられ、珪素窒化物としてＳｉ３Ｎ４などが好適に挙げられ、珪素酸窒化物として酸窒化シリコン、金属酸化物としてＭｇＯ、Ａｌ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３などが好適に挙げられ、珪素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ２、Ａｌ２Ｏ３−ＳｉＯ２、ＴｉＯ２−ＳｉＯ２などが好適に挙げられる。金属窒化物としてＴｉＮ、ＧａＮ、ＡｌＮ、ＨｆＮなどが好適に挙げられる。金属酸窒化物として酸窒化アルミニウム、酸窒化タンタルなどが好適に挙げられる。金属として、Ｍｏ、Ｗ、Ｃｕ、Ｔａなどが好適に挙げられる。
【００５５】
また、結晶表面平坦化層２２の厚さは、特に制限はないが、半導体結晶層２０ａに接して配置される結晶表面平坦化層２２の表面のＲＭＳ粗さを１．０ｎｍ以下に細かくする観点から、０．１μｍ以上が好ましく、０．５μｍ以上がより好ましい。また、結晶表面平坦化層２２の形成コストを低減する観点から、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。
【００５６】
図５（Ｃ３）を参照して、複合基体１の基板表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された結晶表面平坦化層２２に形成された接合層１４ｂの表面とを貼り合わせるサブ工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層１４ａと接合層１４ｂとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層１４ａと接合層１４ｂとを接合すると一体化して接合層１４が形成される。こうして、複合基体１の基板表面平坦化層１２に接合層１４を介在させて結晶表面平坦化層２２が形成された半導体結晶体２０を接合させた基体結晶接合体２Ｃが得られる。
【００５７】
図５（Ｄ３）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離するサブ工程における分離方法は、複合基板３Ａ，３Ｂを準備する工程の場合と同様であるので、ここでは繰り返さない。こうして、複合基体１と複合基体１の基板表面平坦化層１２に接合した接合層１４と、接合層１４に接合した結晶表面平坦化層２２と、結晶表面平坦化層２２に接合した半導体結晶層２０ａとを含む複合基板３Ｃが効率よく得られる。
【００５８】
上記のようにして得られる複合基板３Ａ，３Ｂ，３Ｃは、特に制限はないが、後工程において複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に、結晶性の高い半導体層を、クラックを発生させることなく成長させる観点から、支持基板１０の熱膨張係数と半導体結晶層の熱膨張係数との差が４．５×１０−６Ｋ−１以下であることが好ましく、２．０×１０−６Ｋ−１以下であることがより好ましい。
【００５９】
また、複合基板３Ａ，３Ｂ，３Ｃにおいて、半導体結晶層２０ａは、特に制限はないが、複合化により高価な結晶の使用量を削減し省資源およびコスト低減の効果が大きい観点から、ＩＩＩ−Ｖ族化合物半導体結晶、ＩＩ−ＶＩ族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ＩＩＩ−Ｖ族化合物半導体結晶としては、ＧａＡｓ結晶、ＧａＮ結晶、ＡｌＮ結晶、ＡｌｘＧａ１−ｘＮ結晶（０＜ｘ＜１）、ＩｎｙＧａ１−ｙＮ結晶（０＜ｙ≦１）などが好適に挙げられる。ＩＩ−ＶＩ族化合物半導体結晶にはＣｄＳｅ結晶、ＺｎＳ結晶などが好適に挙げられる。酸化物半導体結晶には、ＺｎＯ結晶、ＩＴＯ（インジウムスズ酸化物）結晶、ＴｉＯ２結晶などが好適に挙げられる。
【００６０】
次に、工程（Ｓ３０）として、半導体層形成工程が実施される。図４（Ｃ１）、（Ｃ２）および（Ｃ３）を参照して、この工程（Ｓ３０）は、複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に少なくとも１層の半導体層３０を成長させることにより行なわれる。半導体層３０を成長させる方法は、特に制限はないが、結晶性の高い半導体層３０を成長させる観点から、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線成長）法、ＨＶＰＥ（ハイドライド気相成長）法、昇華法、スパッタ法、ＥＢ（電子線）蒸着法、ＰＬＤ（パルスレーザ堆積）法などの気相法、ＬＰＥ（液相成長）法、フラックス法、ゾルゲル法などの液相法などが、好適に用いられる。こうして、複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に少なくとも１層の半導体層３０が配置された基板半導体層接合体４Ａ，４Ｂ，４Ｃが得られる。
【００６１】
次に、工程（Ｓ４０）として、半導体ウェハ取得工程が実施される。この工程（Ｓ４０）では、図４（Ｄ１）、（Ｄ２）および（Ｄ３）を参照して、基板半導体層接合体４Ａ，４Ｂ，４Ｃの基板表面平坦化層１２をウェットエッチングで除去することにより、支持基板１０から半導体結晶層２０ａを分離することにより行なわれる。こうして、半導体結晶層２０ａおよび半導体層３０を含む半導体ウエハ５が効率よく得られる。
【００６２】
ここで、基板表面平坦化層１２をウェットエッチングするエッチング液は、基板表面平坦化層１２の化学組成により適宜選択することができる。たとえば、基板表面平坦化層１２が、ＳｉＯ２などのケイ素酸化物、Ｓｉ３Ｎ４などのケイ素窒化物などを含む場合は、エッチング液としてＨＦ溶液などが好適に用いられる。基板表面平坦化層１２が、Ｍｏなどの金属、Ｍｏ−Ｃｕなどの合金を含む場合は、エッチング液としてＨＦ−ＮＮＯ３の混合溶液などが好適に用いられる。基板表面平坦化層１２が、Ｐｔなどの金属を含む場合は、エッチング液として王水などが好適に用いられる。基板表面平坦化層１２が、Ｎｉなどの金属を含む場合は、エッチング液としてＨＣｌ溶液などが好適に用いられる。基板表面平坦化層１２が、Ａｌなどの金属を含む場合は、エッチング液としてＮａＯＨ溶液などが好適に用いられる。基板表面平坦化層１２が、Ｗなどの金属を含む場合は、エッチング液としてＨ２Ｏ２溶液などが好適に用いられる。
【００６３】
なお、得られた基板半導体層接合体４Ａ，４Ｂ，４Ｃにおいて、半導体結晶層２０ａおよび半導体結晶層２０ａ上に形成された少なくとも１層の半導体層３０が薄くて機械的強度が弱い場合には、基板表面平坦化層１２をウェットエッチングで除去することにより得られる半導体ウエハ（かかる半導体ウエハは、半導体結晶層２０ａおよび半導体層３０で形成される）の機械的強度を補強するために、基板表面平坦化層１２をウェットエッチングで除去する前に、半導体層３０に支持基板（図示せず）を貼り合わせることなどにより、半導体層３０を補強することが好ましい。上記工程（Ｓ１０）〜（Ｓ４０）を実施することにより、半導体ウェハ５が製造され、本実施の形態の半導体ウェハの製造方法が完了する。
【００６４】
以上のように、本実施の形態の半導体ウェハの製造方法の工程（Ｓ１０）にて施される本実施の形態の支持基板の製造方法では、焼結工程が、第１焼結工程（Ｓ３０）と、第２焼結工程（Ｓ５０）との二段階に分離して実施される。そのため、本実施の形態の支持基板の製造方法では、支持基板に含まれる珪素酸化物中においてクリストバライト相の形成を抑制することができる。このように、本実施の形態の支持基板の製造方法は、珪素酸化物中におけるクリストバライト相の形成を抑制することにより、熱膨張係数の温度依存性における飛びを抑制することが可能な支持基板の製造方法となっている。また、本実施の形態の支持基板１０は、上記本実施の支持基板の製造方法により製造されるため、熱膨張係数の温度依存性における飛びが抑制されている。
【００６５】
このように、本実施の形態の半導体ウェハの製造方法では、熱膨張率の温度依存性の飛びが抑制された上記本実施の形態の支持基板の製造方法により製造される支持基板１０を用いて半導体ウェハ５が製造される。そのため、本実施の形態の半導体ウェハの製造方法により製造される半導体ウェハ５においては、支持基板１０の熱膨張率の温度依存性の飛びに起因するクラックの発生が抑制される。このように、本実施の形態の半導体ウェハの製造方法は、クラックの発生を抑制することが可能な半導体ウェハの製造方法となっている。
【実施例１】
【００６６】
熱膨張係数の温度依存性における飛びの抑制について、本発明の効果を確認する実験を行なった。まず、ＳｉＯ２粉末（純度：５Ｎ）、Ａｌ２Ｏ３粉末（純度：５Ｎ）およびＹＳＺ粉末（純度：５Ｎ）を所定量準備した。次に、ＳｉＯ２粉末とＡｌ２Ｏ３粉末とをボールミルにて混合した。このとき、ＳｉＯ２粉末とＡｌ２Ｏ３粉末との混合比が、２８．２質量％：７１．８質量％となるように混合した。次に、ＳｉＯ２粉末とＡｌ２Ｏ３粉末との混合物を十分に乾燥させた後、大気中において１３００℃で１０時間仮焼成してムライト粉末を得た。次に、得られたムライト粉末とＹＳＺ粉末とを同様にボールミルにて混合した。このとき、ムライト粉末とＹＳＺ粉末との混合物におけるＹＳＺ粉末の含有率が、２５質量％以上３５質量％以下となるように混合した。次に、ムライト粉末とＹＳＺ粉末との混合物を十分に乾燥させた後、プレス成形、冷間等方圧加工（ＣＩＰ：Ｃｏｌｄ  Ｉｓｏｓｔａｔｉｃ  Ｐｒｅｓｓｉｎｇ）を施した。次に、成形後の混合物を大気中において１６００℃で１０時間焼成して支持基板を得た。そして、得られた支持基板について、熱膨張分析およびＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）分析を行なった。
【００６７】
また、上記実施例の比較例として以下の実験を行なった。まず、ＳｉＯ２粉末（純度：５Ｎ）、Ａｌ２Ｏ３粉末（純度：５Ｎ）およびＹＳＺ粉末（純度：５Ｎ）を所定量準備した。次に、ＳｉＯ２粉末、Ａｌ２Ｏ３粉末およびＹＳＺ粉末をボールミルにて混合した。ここで、ＳｉＯ２粉末、Ａｌ２Ｏ３粉末およびＹＳＺ粉末の混合比は、上記実施例と同様とした。次に、当該混合物を十分に乾燥させた後、プレス成形、冷間等方圧加工（ＣＩＰ：Ｃｏｌｄ  Ｉｓｏｓｔａｔｉｃ  Ｐｒｅｓｓｉｎｇ）を施した。次に、成形後の混合物を大気中において１６００℃で１０時間焼成して支持基板を得た。そして、得られた支持基板について、熱膨張分析およびＸＲＤ分析を同様に行なった。
【００６８】
以下、実験結果について説明する。まず、熱膨張分析について、比較例では１１００℃付近において急激な熱膨張率（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ）の上昇が確認されたのに対して、実施例では室温から１４００℃までの温度範囲において急激な熱膨張率の変化は確認されなかった。また、ＸＲＤ分析について、比較例ではムライトの他、ＹＳＺおよびＳｉＯ２のクリストバライト相が確認されたのに対して、実施例ではＳｉＯ２のクリストバライト相は確認されなかった。これにより、本発明の支持基板の製造方法によれば、ＳｉＯ２中におけるクリストバライト相の形成を抑制することにより、熱膨張係数の温度依存性における飛びを抑制可能であることが確認された。
【００６９】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７０】
本発明の支持基板の製造方法および支持基板、ならびに半導体ウェハの製造方法は、熱膨張係数の温度依存性における飛びを抑制することが要求される支持基板の製造方法および当該支持基板の製造方法により製造される支持基板、ならびにクラックの発生を抑制することが要求される半導体ウェハの製造方法において、特に有利に適用され得る。
【符号の説明】
【００７１】
１  複合基体、２Ａ，２Ｂ，２Ｃ  基体結晶接合体、３Ａ，３Ｂ，３Ｃ  複合基板、４Ａ，４Ｂ，４Ｃ  基板半導体層接合体、５  半導体ウェハ、１０  支持基板、１２  基板表面平坦化層、１４，１４ａ，１４ｂ  接合層、２０，２０ｂ  半導体結晶体、２０ａ  半導体結晶層、２０ｉ  イオン注入領域、２２  結晶表面平坦化層、３０  半導体層。
【図１】
0005942483.tif 000002
【図２】
0005942483.tif 000003
【図３】
0005942483.tif 000004
【図４】
0005942483.tif 000005
【図５】
0005942483.tif 000006
【図６】
0005942483.tif 000007
【図７】
0005942483.tif 000008
【図８】
0005942483.tif 000009
【図９】
0005942483.tif 000010