(57)【特許請求の範囲】
【請求項１】
基板の第１の導体回路を有する面側に樹脂絶縁層を形成する工程と、
前記樹脂絶縁層を貫いて前記第１の導体回路と電気的に接続する第２の導体回路を形成する工程と、
前記樹脂絶縁層と前記第２の導体回路とが１層ずつ、又は交互に複数形成された後で、最上層の前記第２の導体回路に金属柱状の接続パッドを形成する工程と、
最上層の前記樹脂絶縁層にソルダーレジストを塗布して、当該最上層の前記樹脂絶縁層の上面と、前記金属柱状の接続パッドの形状に沿って当該接続パッドの上面及び側面全面とを覆うソルダーレジストの層を形成する工程と、
前記ソルダーレジストを部分的に除去して、前記接続パッドの側面全面に前記ソルダーレジストを残したまま、前記接続パッドの上面の少なくとも一部を前記ソルダーレジストから露出させる工程と、を含むことを特徴とする半導体パッケージの製造方法。
【請求項２】
前記接続パッドの上面にバンプを形成する工程、をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記バンプを形成する前に、前記接続パッドの上面に金属被覆層を形成する工程、をさらに含み、
前記バンプを形成する工程では、前記金属被覆層を介して前記接続パッドの上面に前記バンプを形成することを特徴とする請求項２に記載の半導体パッケージの製造方法。
【請求項４】
前記金属被覆層をめっきにより形成することを特徴とする請求項３に記載の半導体パッケージの製造方法。
【請求項５】
前記ソルダーレジストを部分的に除去する工程では、
前記ソルダーレジストのうちの前記接続パッドの上面を覆っている部分をエッチングして除去することを特徴とする請求項１から請求項４の何れか一項に記載の半導体パッケージの製造方法。
【請求項６】
前記ソルダーレジストを部分的に除去する工程では、
前記ソルダーレジストのうちの前記接続パッドの上面を覆っている部分を研磨して除去することを特徴とする請求項１から請求項４の何れか一項に記載の半導体パッケージの製造方法。
【請求項７】
基板の第１の導体回路を有する面上に形成された樹脂絶縁層と、
前記樹脂絶縁層を貫いて前記第１の導体回路と電気的に接続する第２の導体回路と、を備え、
前記樹脂絶縁層と前記第２の導体回路とが１層ずつ、又は交互に複数形成されており、
最上層の前記第２の導体回路に形成された金属柱状の接続パッドと、
最上層の前記樹脂絶縁層に塗布されたソルダーレジストと、をさらに備え、
前記接続パッドは、前記最上層の前記樹脂絶縁層に塗布されたソルダーレジストの、当該最上層の樹脂絶縁層の上面部分よりも突出してなり、
前記接続パッドの側面全面は前記ソルダーレジストで覆われており、且つ、前記接続パッドの上面の少なくとも一部は前記ソルダーレジストから露出していることを特徴とする半導体パッケージ。
【請求項８】
前記接続パッドの側面の全部と、前記接続パッドの上面の外周部とが前記ソルダーレジストで覆われており、且つ、前記接続パッドの上面の中央部は前記ソルダーレジストから露出していることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
前記接続パッドの径は、前記接続パッドの直下に位置する最上層の前記第２の導体回路の径以下の大きさであることを特徴とする請求項７又は請求項８に記載の半導体パッケージ。
【請求項１０】
前記接続パッドの上面に形成されたバンプ、をさらに備えることを特徴とする請求項７から請求項９の何れか一項に記載の半導体パッケージ。
【請求項１１】
前記接続パッドの上面に形成された金属被覆層、をさらに備え、
前記バンプは、前記金属被覆層を介して前記接続パッドの上面に形成されていることを特徴とする請求項１０に記載の半導体パッケージ。
【請求項１２】
前記金属被覆層が下記の材料１、材料２若しくは材料３であること特徴とする請求項１１に記載の半導体パッケージ。
材料１：ニッケル／金
材料２：ニッケル／パラジウム／金
材料３：錫
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造コスト及び生産性に優れ、接合信頼性に優れた半導体パッケージの製造方法及び半導体パッケージに関するものである。
【背景技術】
【０００２】
近年、携帯電話や通信端末に代表される電気通信機器の高機能化、高性能化はめざましく、これら電気通信機器には、ＩＣチップが基板に実装された半導体パケージが広く使用されている。ＩＣチップを基板に実装する形態として、従来から用いられてきたリードフレームやピン、ワイヤを用いたものから、最近ではＩＣチップを直接、基板に表面実装するフリップチップ方式の採用が進んでいる。
このような基板としては、コア基板上に形成されたビルドアップ層と、このビルドアップ層の上面に設けられた接続パッドと、を備えられたものが知られている。ＩＣチップは、はんだバンプを介して接続パッドに接続される。また、ＩＣチップと基板との接続性を高めるために、両者の間にアンダーフィル（封止用樹脂）が充填される。
【０００３】
電気通信機器の高機能化、高性能化に伴い、ＩＣチップの高密度化、高集積化が進行し、半導体パッケージにおいてＩＣチップとの接続端子となる、はんだバンプ及び接続パッドの各径についても狭ピッチ化、ファイン化が加速している。
図４（ａ）〜（ｅ）は、従来例に係るはんだバンプの形成方法を工程順に示す断面図である。
図４（ａ）は基板の最外層（即ち、最上層）である層間絶縁樹脂層１０１上に、接続端子となる導体回路１０２が形成され、これを覆うようにソルダーレジスト（ＳＲ）層１０３が形成された状態を示している。
【０００４】
図４（ｂ）は、接続端子となる導体回路１０２が露出するようにソルダーレジスト層１０３に開口部１０４が設けられた状態を示している。
図４（ｃ）は、導体回路１０２に、金属被覆層１０５が施された状態を示している。ここでは例えば金属被覆層１０５は、Ｎｉ層及びＡｕ層の順に形成され、端子接合部として用いられる。Ｎｉ層ははんだ接合部の電気的、機械的信頼性を確保するものであり、またＡｕ層ははんだ接合終了まで、Ｎｉ層表面の酸化を防止するために設けられるものである。このような金属被覆層が形成された端子接合部の構造は半導体パッケージに限らず、はんだ接合を行う端子部構造として一般的に用いられている。
【０００５】
図４（ｄ）は、はんだペースト１０６をスキージ１０７とメタルマスク１０８を介して印刷し、開口部１０４にはんだペースト１０６を充填させる、一般的なはんだ印刷工程を示している。
図４（ｅ）は、はんだペーストがリフロー工程で溶融し、Ｎｉ層と合金層を形成することで導体回路１０２と接合し、はんだバンプ１０９が形成された状態を示している。一般的にＩＣチップとの接続に用いられるはんだバンプ１０９は、直径が約５０〜２００μｍで、その数は１ｃｍ２当たり約５０個から１５０個程度となっている。
【０００６】
ここで、上述したように、はんだバンプや接続パッドの微小化が進行しているが、これに伴いはんだバンプの高さ確保が難しくなり、実装後のＩＣチップと基板との間隙（スタンドオフ）が低くなる傾向にある。そのため、ＩＣチップと基板との間にアンダーフィルを充填する際に、樹脂の流動性が悪化し、樹脂封止の際にボイドが発生することが課題となっていた。
上記課題を解決するために、例えば特許文献１には、回路基板側の導体層を絶縁性樹脂層の表面よりも高くした構造が開示されている。この構造において、導体層上には、ＩＣチップを実装するための予備はんだ層が形成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−３１５７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記構造では、ＩＣチップを基板に実装する際に、はんだが導体層の側面に回り込むため、一定以上の量のはんだを電解めっきで供給する必要がある。つまり、予備はんだ層を電解めっきで厚く形成する必要があるため、製造コストが上昇し、かつ生産性が低下する可能性がある。
そこで、この発明はこのような事情に鑑みてなされたものであって、製造コスト及び生産性に優れ、接合信頼性に優れた半導体パッケージの製造方法及び半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様に係る半導体パッケージの製造方法は、基板の第１の導体回路を有する面側に樹脂絶縁層を形成する工程と、前記樹脂絶縁層を貫いて前記第１の導体回路と電気的に接続する第２の導体回路を形成する工程と、前記樹脂絶縁層と前記第２の導体回路とが１層ずつ、又は交互に複数形成された後で、最上層の前記第２の導体回路に金属柱状の接続パッドを形成する工程と、最上層の前記樹脂絶縁層にソルダーレジストを塗布して、当該最上層の前記樹脂絶縁層の上面と、前記金属柱状の接続パッドの形状に沿って当該接続パッドの上面及び側面全面とを覆うソルダーレジストの層を形成する工程と、前記ソルダーレジストを部分的に除去して、前記接続パッドの側面全面に前記ソルダーレジストを残したまま、前記接続パッドの上面の少なくとも一部を前記ソルダーレジストから露出させる工程と、を含むことを特徴とする。
【００１０】
また、上記の半導体パッケージの製造方法において、前記接続パッドの上面にバンプを形成する工程、をさらに含むことを特徴とする。
また、上記の半導体パッケージの製造方法において、前記バンプを形成する前に、前記接続パッドの上面に金属被覆層を形成する工程、をさらに含み、前記バンプを形成する工程では、前記金属被覆層を介して前記接続パッドの上面に前記バンプを形成することを特徴とする。
【００１１】
また、上記の半導体パッケージの製造方法において、前記金属被覆層をめっきにより形成することを特徴とする。
また、上記の半導体パッケージの製造方法において、前記ソルダーレジストを部分的に除去する工程では、前記ソルダーレジストのうちの前記接続パッドの上面を覆っている部分をエッチングして除去することを特徴とする。
【００１２】
また、上記の半導体パッケージの製造方法において、前記ソルダーレジストを部分的に除去する工程では、前記ソルダーレジストのうちの前記接続パッドの上面を覆っている部分を研磨して除去することを特徴とする。
本発明の別の態様に係る半導体パッケージは、基板の第１の導体回路を有する面上に形成された樹脂絶縁層と、前記樹脂絶縁層を貫いて前記第１の導体回路と電気的に接続する第２の導体回路と、を備え、前記樹脂絶縁層と前記第２の導体回路とが１層ずつ、又は交互に複数形成されており、最上層の前記第２の導体回路に形成された金属柱状の接続パッドと、最上層の前記樹脂絶縁層に塗布されたソルダーレジストと、をさらに備え、前記接続パッドは、前記最上層の前記樹脂絶縁層に塗布されたソルダーレジストの、当該最上層の樹脂絶縁層の上面部分よりも突出してなり、前記接続パッドの側面全面は前記ソルダーレジストで覆われており、且つ、前記接続パッドの上面の少なくとも一部は前記ソルダーレジストから露出していることを特徴とする。
【００１３】
また、上記の半導体パッケージにおいて、前記接続パッドの側面の全部と、前記接続パッドの上面の外周部とが前記ソルダーレジストで覆われており、且つ、前記接続パッドの上面の中央部は前記ソルダーレジストから露出していることを特徴とする。
また、上記の半導体パッケージにおいて、前記接続パッドの径は、前記接続パッドの直下に位置する最上層の前記第２の導体回路の径以下の大きさであることを特徴とする。
【００１４】
また、上記の半導体パッケージにおいて、前記接続パッドの上面に形成されたバンプ、をさらに備えることを特徴とする。
また、上記の半導体パッケージにおいて、前記接続パッドの上面に形成された金属被覆層、をさらに備え、前記バンプは、前記金属被覆層を介して前記接続パッドの上面に形成されていることを特徴とする。
また、上記の半導体パッケージにおいて、前記金属被覆層が下記の材料１、材料２若しくは材料３であること特徴とする。
材料１：ニッケル／金
材料２：ニッケル／パラジウム／金
材料３：錫
【発明の効果】
【００１５】
本発明は、次のような効果がある。即ち、金属柱状の接続パッドを基板上に設けることにより、ＩＣチップと基板との間に十分なスタンドオフを確保することが可能となる。また、接続パッドの側面（側壁）は、ソルダーレジストにより一部又は全部が被覆されている。このため、接続パッドの上面にはんだバンプを形成する際に、接続パッドの側面へのはんだの濡れ広がりが発生しない。これにより、接続パッドに対するはんだの供給量を抑えることができるので、製造コストを低減すると共に、生産性を向上させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る半導体パッケージ１００の製造方法を示す図。
【図２】本発明の実施形態に係る半導体パッケージ１００の製造方法を示す図。
【図３】実施形態に係る製造工程の一部を拡大した図。
【図４】従来例に係るはんだバンプの形成方法を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
図１（ａ）〜図２（ｆ）は、本発明の実施形態に係る半導体パッケージ１００の製造方法を工程順に示す断面図である。また、図３（ａ）〜（ｄ）は、半導体パッケージ１００の部分拡大図（はんだ形成前後）である。
【００１８】
本発明の実施形態において、コア基板１０が有する導体回路１１は、エッチング処理を利用したサブストラクティブ法で形成されたものや、電解めっきを利用したセミアディティブ法で形成したものが挙げられ、何れの工法で形成されたものを用いてもよい。
コア基板１０を構成する材料（即ち、コア基材）としては、代表的なものとして銅張積層板（ＣＣＬ）がよく用いられ、絶縁層としてはガラスエポキシ材やポリイミドフィルム、ポリアミドフィルム、液晶フィルム、アラミド材等を用いることができる。銅張積層板としては絶縁層に接着剤層を介して銅箔を加熱圧着したものや、絶縁層そのものを銅箔に加熱圧着したもの、銅箔に絶縁素材をキャストして加熱したもの、絶縁層に表面処理を施した後、シード層としてニクロムなどシード層をスパッタした後、導電層をスパッタやめっきによって銅箔層を形成したものなどが挙げられる。
【００１９】
まずはじめに、コア基板１０の片面又は両面に、所望のパターン形状を有する導体回路１１を形成する。そして、導体回路１１が形成されたコア基板１０の上に、絶縁樹脂を塗布して温度１２０℃程度において真空ラミネートを行い、さらに高温でポストベークすることで層間絶縁樹脂層１２を形成する（図１（ａ））。ここでは便宜上、コア基板１０にスルーホールを図示していないが、必要に応じてコア基板１０を貫通するスルーホール銅配線を形成してもよい。
層間絶縁樹脂層１２には、任意の有機材料及び無機材料を使用することができる。具体的には、エポキシ樹脂やポリイミド樹脂等の絶縁性樹脂からなるが、これに限定されるものではない。また、導体回路１１は金属から成るものであれば構わないが、コスト及び導電性から一般的に銅が好ましい。
【００２０】
次いで、層間絶縁樹脂層１２に導体回路１１に達する、φ５０μｍ程度のビアホール１３を形成する（図１（ｂ））。その後、ビア加工時に発生する、ビアホール１３内の下層に堆積した有機絶縁材料の残渣を除去するため、過マンガン酸カリウムと水酸化ナトリウムの混合液等によりデスミア処理を行う。
上述のようなデスミア処理を行うことで、ビアホールの底部における絶縁層や有機物残渣を除去することができる。なお、デスミア処理は基板全面に対して行われるため、ビアホールの底部における絶縁層や有機物残渣が除去されると共に、絶縁層の上部、及びビアホールの内部が粗化される。
【００２１】
ビアホールを形成する方法については、レーザ加工が好ましい。レーザについては炭酸ガスレーザ、ＹＡＧレーザ（基本波、第２高調波、第３高調波、又は第４高調波）、或いはエキシマーレーザ等があるが、導電層、絶縁樹脂層共に加工を行うため、両者を同時に加工することのできる４００ｎｍ以下の短波長レーザであるＹＡＧレーザ（第３高調波、又は第４高調波）、或いはエキシマーレーザがより好ましい。
【００２２】
その後、無電解銅めっきにて、約１μｍ厚の導体パターンのない無電解銅めっき層１４を形成する（図１（ｃ））。ここでは、無電解銅めっき層１４を、層間絶縁樹脂層１２の表面と、層間絶縁樹脂層１２から露出している導体回路１１の表面とに形成する。この無電解銅めっき層１４は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程において無電解銅めっき層１４に給電することにより、無電解銅めっき層１４の上に所定のパターンの電解銅めっきを行うためのものである。
【００２３】
次に、この無電解銅めっき層１４の上にドライフィルムレジストパターンを形成する。ドライフィルムレジストは、例えば、支持体フィルムと保護層で挟まれた厚み２５μｍ程度の感光性樹脂層である。ドライフィルムレジストパターンを形成する工程では、無電解銅めっき層１４へドライフィルムレジストの保護層を剥がしながら、支持体フィルムをコア基板１０と逆側に向けて、ホットロールラミネーターにより、ロール温度１２０℃程度で基材にラミネートする。次に、ドライフィルムレジストの支持体フィルム側に所望のパターンを有するフォトマスクを設置し、フォトマスクの上から露光し、硬化レジストパターンを有するドライフィルムレジストを得る。その後、支持体フィルムを剥離して基材をＮａ２ＣＯ３水溶液中に浸漬して現像し、所望の形状を有するドライフィルムレジストパターン１５を得る（図１（ｄ））。
【００２４】
次に、形成したドライフィルムレジストパターン１５の間隙から露出する、無電解銅めっき層１４上に給電することにより、無電解銅めっき層１４上に電解銅めっき層１６を形成する（図１（ｅ））。電解銅めっき層１６を形成した後、ドライフィルムレジストパターン１５を剥離する。これにより、所望のパターンを有する、電解銅めっき層１６からなる導体回路が得られる（図１（ｆ））。
【００２５】
なお、本発明の実施形態では、無電解銅めっき層１４からなる導体回路が多層に形成された、多層基板を作製してもよい。その場合は、電界銅めっき層１６の間隙から露出している（即ち、ドライフィルムレジストパターン１５で覆われていた）無電解銅めっき層１４をエッチング（フラッシュエッチング）する。そして、層間絶縁樹脂層１２の形成からフラッシュエッチングまで同様の工程を繰り返し行うことにより、無電解銅めっき層１４からなる導体回路の積層部を形成することができる。即ち、層間絶縁樹脂層１２と、無電解銅めっき層１４からなる導体回路とが交互に複数積層された構造をコア基板１０上に形成することができる。
【００２６】
ここでは、本発明の一例として、層間絶縁樹脂層１２と、無電解銅めっき層１４からなる導体回路とを、コア基板の片面に１層ずつ形成する場合（即ち、単層基板を作製する場合）を想定する。このため、フラッシュエッチングは行わず、次工程へ進行する。
金属柱状の接続パッド１９をコア基板の片面のみに形成する場合、反対側の面（ここではマザーボード実装面）を保護する必要がある。そのため、保護フィルム１８をラミネートする（図２（ａ））。ここで用いる保護フィルムは、耐熱性、耐めっき性があれば如何なるものでも使用できるため、安価なドライフィルムレジスト等が好ましい。両面に接続パッド１９を形成する場合は、保護フィルム１８を形成する必要はない。図２（ａ）では便宜上、片面だけに接続パッド１９を形成する手法について示した。
【００２７】
次に、金属柱状の接続パッド１９を形成する箇所に合わせて、ドライフィルムレジストパターン１７を形成する（図２（ａ））。ここで使用するドライフィルムレジストは、ドライフィルムレジストパターン１５を得たものと同様のものを使用できるが、接続パッド１９の高さに合わせた厚みを有するものを選択することが望ましい。
次に、ドライフィルムレジストパターン１７の開口形状に合わせて、電解めっきにより金属柱状の接続パッド１９を形成し、フラッシュエッチングにより無電解銅めっき層１４を除去する（図２（ｂ））。接続パッド１９は、通常のセミアディティブ工法と同手法により作製可能である。接続パッド１９の径は、接続パッド１９の直下に位置する第２の導体回路１４の径以下の大きさであることが望ましい。
【００２８】
金属柱状の接続パッド１９を形成した後、ドライフィルムレジストパターン１７及び保護フィルム１８を剥離する（図２（ｃ））。ドライフィルムレジストパターン１７、保護フィルム１８の剥離には一般的なアルカリ系剥離液若しくはアミン系剥離液を用いることができる。また、保護フィルム１８の材料として感光性ドライフィルムを用いた場合、レジストパターン１７と同時に剥離することがコスト及び生産上の観点から望ましい。
【００２９】
次に、コア基板の両面の側にソルダーレジスト層２０を塗布する（図２（ｄ））。上記ソルダーレジスト層２０は、未硬化の樹脂（樹脂組成物）をロールコータ法等により塗布したり、未硬化の樹脂フィルムを熱圧着したりすることにより形成することができる。上記ソルダーレジスト層２０の厚さは、５〜７０μｍが望ましい。上記厚さが５μｍ未満では、ソルダーレジスト層の剥がれ、クラックの発生等が起こりやすく、７０μｍを超えると開口しにくくなる。ソルダーレジスト材料は、電気絶縁性の樹脂であれば特に制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系、ポリイミド系などの一般的なレジスト材料から選択することができる。
【００３０】
次に、ソルダーレジスト層２０に開口部２１を形成する（図２（ｅ））。この開口部２１は、接続パッド１９の上面（即ち、頭頂部）の少なくとも一部が露出するように形成する。図２（ｅ）を拡大した図が、図３（ａ）又は図３（ｃ）である。図２（ｅ）の工程では、図３（ａ）又は図３（ｃ）に示すように、接続パッド１９における側面（側壁）の一部又は全部にソルダーレジスト層２０を残すように開口部２１を形成する。パターン露光、現像により開口部２１を形成する場合、半導体パッケージの製造時に使用されている方法が何れも使用可能であるが、露光機の位置合わせの問題から、開口部２１を接続パッド１９の上面の径よりも小さく形成することが望ましい（図３（ｃ））。
また、本発明の実施形態では、研磨により開口部２１を形成することもできる。研磨の手法にはサンドブラスト、ウエットブラスト等の物理研磨が望ましい。何れの手法においても、接続パッド１９の側面の少なくとも一部にソルダーレジスト層２０が残るように実施する。
【００３１】
次に、接続パッド１９の上面であって、ソルダーレジスト層２０から露出している領域に金属被覆層２３を形成する。そして、この金属被覆層２３上にはんだバンプ２４を形成する（図２（ｆ）、図３（ｂ）、図３（ｄ））。金属被覆層２３は通常、ニッケル、パラジウム、金、銀、白金、錫等の耐食性金属であることが望ましく、具体的には、ニッケル−金、ニッケル−パラジウム−金、錫等の金属であることが望ましい。
金属被覆層２３は、例えば、めっき、蒸着、電着等により形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。はんだバンプ２４の形成は、はんだペースト印刷法だけでなく、はんだボール搭載法等により形成することもできる。はんだペーストを充填した後、加熱リフロー及びフラックス洗浄によりはんだバンプ２４を形成し、所望の半導体パッケージ１００が得られる。
【実施例１】
【００３２】
まず、コア基板１０に形成された導体回路１１上に、絶縁樹脂としてＡＢＦ  ＧＸ−１３（味の素ファインテクノ（株）製）をラミネート温度１２０℃で真空ラミネートした後、１８０℃でポストベークして層間絶縁樹脂層１２を得た（図１（ａ））。
次いで、レーザードリルにて、層間絶縁樹脂層１２にφ５０μｍのビアホール１３を形成した後（図１（ｂ））、レーザードリルで発生したスミアを除去するため、デスミア処理を行った。デスミア処理としては、公知のデスミア処理を適用することができる。例えば、市販品であるＭＬＢ２１１（ロームアンドハース電子材料株式会社製）を２０容量％、キューポジットＺ１０容量％を含む膨潤浴に、６０〜８５℃で１〜１５分間浸漬した後、ＭＬＢ２１３Ａ（ロームアンドハース電子材料（株）製）を１０容量％とＭＬＢ２１３Ｂ（ロームアンドハース電子材料（株）製）を１５容量％含むエッチング浴に５５℃〜８５℃で２〜１５分間浸漬処理し、ＭＬＢ２１６−２（ロームアンドハース電子材料株式会社製）を２０容量％含む中和浴に３５℃〜５５℃で２〜１０分間浸漬する等の公知の方法で適宜実施することができる。
【００３３】
さらに無電解銅めっきにて約１μｍ厚の無電解銅めっき層１４を形成した（図１（ｃ））。
さらに、ドライフィルムレジストとして、厚み１５μｍのサンフォートＡＱ‐１５５８（旭化成エレクトロニクス（株）製）を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは２５μｍである。約１μｍ厚の無電解銅めっき層１４へ、ドライフィルムレジストの保護層を剥がしながら、ホットロールラミネーター（旭化成（株）製、ＡＬ−７０）により、ロール温度１２０℃で基材にラミネートした。エアー圧力は０．３ＭＰａとし、ラミネート速度は１．０ｍ／ｍｉｎ．とした。
【００３４】
ドライフィルムレジストの支持体フィルム側にフォトマスクを設置し、超高圧水銀ランプ（（株）オーク製作所製、ＨＭＷ−２０１ＫＢ）により、１２０ｍＪ／ｃｍ２の露光量で露光し、硬化レジストパターンを有するドライフィルムレジストを得た。次に、支持体フィルムを剥離して基材を３０℃、１質量％のＮａ２ＣＯ３水溶液中に５０秒浸漬して現像し、ドライフィルムレジストパターン１５を得た（図１（ｄ））。次いで、第一の無電解銅めっき層１４へ電解銅めっきを行い、２０μｍ厚の電解銅めっき層１６を形成した（図１（ｅ））。
ここでドライフィルムレジスト剥膜液として、３質量％のＮａＯＨ水溶液を用意し、５０℃、圧力０．２ＭＰａで６０秒間スプレーを行った。その後、水洗乾燥し、ドライフィルムレジストの剥離を完了した（図１（ｆ））。
【００３５】
次いで、金属柱状の接続パッド１９を形成しない面に、保護フィルム１８としてドライフィルムレジストを形成した（図２（ａ））。保護フィルム１８の材料としては、サンフォートＡＱ‐１５５８（旭化成エレクトロニクス（株）製）を用いた。次いで、厚み４０μｍのサンフォートＡＱ‐４０３８（旭化成エレクトロニクス（株）製）を使用して、ドライフィルムレジストのパターニングを行い、ドライフィルムレジストパターン１７を得た。
【００３６】
次いで、ドライフィルムレジストパターン１７に対し、電解銅めっきを行うことで、金属柱状の接続パッド１９を形成した（図２（ｂ））。接続パッド１９の径は７０μｍ、高さは電解銅めっき層１６上から３５μｍであった。めっき条件は以下の通りである。ＣｕＳＯ４  ・５Ｈ２Ｏ  １４０ｇ／ｌ、Ｈ２ＳＯ４  １２０ｇ／ｌ、Ｃｌ―  ５０ｍｇ／ｌ、添加剤  ３００ｍｇ／ｌ、スルホン酸アミン  １００ｍｇ／ｌ、温度  ２５℃、電流密度  １．５Ａ／ｄｍ２、めっき時間  ６０分。
【００３７】
次いで、ドライフィルムレジストパターン１７を剥離除去し、フラッシュエッチングを行うことにより、無電解銅めっき層１４を除去した（図２（ｃ））。次いで、ソルダーレジスト（太陽インキ製造（株）製  ＰＳＲ−４０００  ＡＵＳ−７０３）を厚み２２μｍ程度となるようソルダーレジスト層２０を形成した（図２（ｄ））、ここで、接続パッド１９の上面から上方のソルダーレジスト層２０の厚さは１０μｍであった。
【００３８】
次いで、フォトリソグラフィーの手法により所定の位置にソルダーレジスト層２０に開口部２１を形成した（図２（ｅ））。ここでの開口径は５０μｍであった。開口部２１の拡大図は図３（ａ）又は、図３（ｃ）となっており、接続パッド１９の上面の径に対して、開口部２１を小径とした。また、開口部２１は研磨による開口についても実施し、その拡大図は図３（ａ）となり、接続パッド１９の上面の径に対して、開口部２１の径が同等となった。研磨としてはベルト研磨紙（三共理化学社製）を使用した、ベルトサンダー研磨を実施した。
【００３９】
次いで、塩化ニッケル（３０ｇ／ｌ）、次亜リン酸ナトリウム（１０ｇ／ｌ）、クエン酸ナトリウム（１０ｇ／ｌ）を含むｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部２１内に厚さ５μｍのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム（２ｇ／ｌ）、塩化アンモニウム（７５ｇ／ｌ）、クエン酸ナトリウム（５０ｇ／ｌ）、次亜リン酸ナトリウム（１０ｇ／ｌ）を含む無電解めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に、厚さ０．０３μｍの金めっき層を形成することにより、金属被覆層２３を得た。
最後に、メタルマスクをソルダーレジスト層２０上に載置し、メタルスキージを用いて、上記マスクを介して開口部２１、２２内にはんだペーストを充填後、２００℃でリフローすることによりはんだバンプ２４を形成し、所望の半導体パッケージ１００を得た（図２（ｆ））。
【００４０】
以上説明したように、本発明の実施形態によれば、金属柱状の接続パッド１９を基板上に設けることにより、ＩＣチップと基板との間に十分なスタンドオフを確保することが可能となる。また、接続パッド１９の側面（側壁）は、ソルダーレジスト層２０により一部又は全部が被覆されている。このため、接続パッド１９の上面にはんだバンプ２４を形成する際に、接続パッド１９の側面へのはんだの濡れ広がりが発生しない。これにより、接続パッド１９に対するはんだの供給量を抑えることができる。十分なはんだ高さと、高い接続信頼性を兼備した構造を実現することができる。
【００４１】
また、接続パッド１９の側面に貴金属被覆層を形成する必要がないため、従来構造よりもコスト面で有利である。さらに、研磨処理により、ソルダーレジスト層２０に開口部２１を形成することが可能である。この場合は、開口部２１を形成するための露光マスクを必要としない。よって、マスク費用の削減と工程の簡略化可能となり、生産性が向上する。このように、本発明の実施形態によれば、製造コストを低減すると共に、生産性を向上させることが可能となる。
【符号の説明】
【００４２】
１０  コア基板（基板）
１１  導体回路（第１の導体回路）
１２  層間絶縁樹脂層（樹脂絶縁層）
１３  ビアホール
１４  無電解銅めっき層
１５、１７  ドライフィルムレジストパターン
１６  電解銅めっき層（第２の導体回路）
１８  保護フィルム
１９  金属柱状の接続パッド
２０   ソルダーレジスト層（ソルダーレジスト）
２１、２２  開口部
２３  金属被覆層
２４  はんだバンプ
１００  半導体パッケージ
【図１】
0005942514.tif 000002
【図２】
0005942514.tif 000003
【図３】
0005942514.tif 000004
【図４】
0005942514.tif 000005