(57)【特許請求の範囲】
【請求項１】
基板上に導電型の異なる第１半導体層と第２半導体層とを順次積層した半導体積層体の一部を除去して、底面に前記第１半導体層が露出した段差部を形成する第１半導体層露出工程と、
前記第１半導体層と前記第２半導体層とを繋げる導体層を形成する導体層形成工程と、
前記段差部における前記第１半導体層の露出面上に第１電極を形成すると共に、前記第２半導体層の上面に第２電極を形成する電極形成工程と、
前記第１電極又は前記第２電極の少なくとも一方を被覆するバリア層を形成するバリア層形成工程と、
前記導体層について、前記第１半導体層と前記第２半導体層とを繋げた接続部を除去する導体層接続部除去工程と、
をこの順で行うことを特徴とする半導体発光素子の製造方法。
【請求項２】
前記第２電極は、前記第２半導体層の上面に前記導体層を介して形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記第１電極は、前記第１半導体層の露出面上に前記導体層を介して形成することを特徴とする請求項１又は請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記第１電極又は前記第２電極の少なくとも一方は、Ａｇ又はＡｇ合金を含むことを特徴とする請求項１から請求項３の何れか一項に記載の半導体発光素子の製造方法。
【請求項５】
前記バリア層として、原子層堆積法により金属酸化物からなる膜を形成することを特徴とする請求項１から請求項４の何れか一項に記載の半導体発光素子の製造方法。
【請求項６】
前記金属酸化物は、Ａｌ２Ｏ３であることを特徴とする請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記バリア層は、当該バリア層が被覆する前記第１電極又は前記第２電極を形成する金属又は合金とは異なる金属又は合金を含むことを特徴とする請求項１から請求項４の何れか一項に記載の半導体発光素子の製造方法。
【請求項８】
前記導体層は、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ及びＴｉからなる群から選択された少なくとも１種の元素を含む酸化物を主成分とすることを特徴とする請求項１から請求項７の何れか一項に記載の半導体発光素子の製造方法。
【請求項９】
前記導体層は、前記半導体発光素子が発光する波長において透光性を有することを特徴とする請求項１から請求項８の何れか一項に記載の半導体発光素子の製造方法。
【請求項１０】
前記導体層接続部除去工程の後で、少なくとも、前記半導体積層体の上面及び側面と、前記導体層とを被覆する絶縁材料からなる保護膜を形成する保護膜形成工程を行うことを特徴とする請求項１から請求項９の何れか一項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体積層体の表面に金属材料から成る電極を備えた半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
半導体発光素子は、基板上に、ｎ型半導体層とｐ型半導体層とを順次積層して形成された半導体積層体を備えており、この半導体積層体に通電することにより発光するように構成されている。半導体積層体には、通電に必要となる電極が形成され、またその表面は、短絡を防止するための絶縁体からなる保護膜で被覆される。このような半導体発光素子の製造では、複数個の素子を同時に製造する方法が採用されている。まず、１枚の大きな基板の表面上に、ｎ型半導体層とｐ型半導体層とを順次積層して半導体積層体を形成する。そして、その半導体積層体に、複数個の半導体発光素子の構造をマトリクス状に形成し、最後に基板を割断して個々の素子に分割する（例えば、特許文献１又は特許文献２参照）。
【０００３】
また、通常の半導体発光素子以外でも、１つの基板上に複数の半導体積層体のブロックを配列し、それらを直列に接続して１つの発光素子としたものが知られている（例えば、特許文献３又は特許文献４参照）。各半導体積層体ブロックは、通常の半導体発光素子の１つ分に相当するので、複数の半導体積層体ブロックを備えた発光素子を実装することにより、複数の半導体発光素子を実装するのと同等の光量を得ることができる。このような発光素子（例えば、４つの半導体積層体ブロックを備えた発光素子）を製造するには、まず、１枚の大きな基板の表面上に、ｎ型半導体層とｐ型半導体層とを順次積層して半導体積層体を形成する。次に、その半導体積層体に、複数個の半導体積層体ブロックをマトリクス状に形成する。そして、後に１つの発光素子となる４つの半導体積層体ブロックを電気的に接続し、最後に基板を４つの半導体積層体ブロックごとに分割して、発光素子を得る。
【０００４】
また、特許文献５には、１つの基板上に複数の半導体発光素子をマトリクス状に配列して形成し、最後に基板を割断して個々の素子に分割する半導体発光素子の製造方法が記載されている。特許文献５に記載の製造方法によれば、金属からなる電極を形成する際に、半導体発光素子のｎ型半導体層と、この半導体発光素子に隣接する半導体発光素子のｐ型半導体層とを短絡させる接続部を形成し、短絡状態を保ったまま電極を形成する。そして、マトリクス状に配列して形成された半導体発光素子を個々の素子に割断する際に、接続部を切断することにより、ｎ型半導体層とｐ型半導体層との間を電気的に分離する。
【０００５】
何れの発光素子も、１枚の基板上に複数の半導体発光素子の構造を同時に形成し、後に所定の寸法に分割することにより、同時に多数の発光素子を製造可能にしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−９１６３６号公報
【特許文献２】特開平１０−１７３２２９号公報
【特許文献３】特開平１０−１０７３１６号公報
【特許文献４】実用新案登録第３１１７２８１号公報
【特許文献５】特開２００８−２２７０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１ないし特許文献４に記載の半導体発光素子は、ワイヤボンディング用の金属パッド電極や、半導体積層体表面に形成される電流拡散用の金属薄膜電極など、金属材料から成る電極を備えている。これらの電極を形成するためには、一般的にリフトオフ法が利用されている。まず電極を形成する半導体積層体の表面全体にフォトレジストを塗布し、フォトリソグラフフィ法によりフォトレジストの電極を形成する位置に窓を開ける。そして、半導体積層体の表面全体に金属層を成膜し、その後にリフトオフによりフォトレジスト上に成膜された金属層を除去することで、所定の位置に電極が形成される。
【０００８】
この方法により電極の作成を行うと、リフトオフを行った際に、電極の材料がマイグレーションを起こし、半導体積層体の様々な位置に金属が析出するという問題があった。マイグレーションによる析出金属は、ｎ型半導体層とｐ型半導体層とを短絡させる原因になるため、可能な限りマイグレーションを防止することが必要であった。そのため、Ａｇ（銀）のようにマイグレーションを起こしやすい金属は、電極用の材料として不適であるとされていた。
【０００９】
その反面、Ａｇは導電率と反射率とが共に高い材料であることから、発光素子の発光効率向上のために、半導体発光素子の電極材料として使用することが強く望まれていた。
【００１０】
そこで、特許文献５に記載の半導体発光素子の製造方法では、ｎ型半導体層とｐ型半導体層とを短絡させて、マイグレーション発生の要因となるｎ型半導体層とｐ型半導体層との間の電位差を解消した状態で電極を形成することにより、電極のＡｇなどの材料のマイグレーションを防止している。
【００１１】
しかしながら、特許文献５に記載の半導体発光素子の製造方法では、電極の材料のマイグレーションを防止するためには、電位差を解消するための接続部を、個々の素子に分割する最終工程まで保持する必要があった。また、隣接する素子間に接続部を設けるため、素子構造の設計の自由度に制約があった。このため、より自由度の高い製造工程及び素子構造の設計が可能な製造方法が望まれていた。
【００１２】
そこで、本発明は、製造時のマイグレーションを防止できる半導体発光素子の製造方法において、製造工程及び素子構造の設計の自由度の高い半導体発光素子の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明は、前記した課題を解決するために創案されたものであり、本発明に係る半導体発光素子の製造方法は、第１半導体層と第２半導体層とを順次積層した半導体積層体と、前記第１半導体層と電気的に接続された第１電極と、前記第２半導体層と電気的に接続された第２電極とを備えた半導体発光素子の製造方法であって、第１半導体層露出工程と、導体層形成工程と、電極形成工程と、バリア層形成工程と、導体層接続部除去工程と、をこの順で行うこととした。
なお、第１半導体層を、例えば、ｎ型半導体層とした場合は、第２半導体層とは、ｐ型半導体層である。
【００１４】
かかる手順によれば、まず、第１半導体層露出工程において、基板上に第１半導体層と第２半導体層とを順次積層した半導体積層体の一部を除去して、底面に第１半導体層が露出した段差部を形成する。次に、導体層形成工程において、第１半導体層と第２半導体層とを短絡させる（繋げる）導体層を形成する。これによって、第１半導体層と第２半導体層との間の電位差が解消される。
【００１５】
次に、電極形成工程において、段差部における第１半導体層の露出面上に第１電極を形成すると共に、第２半導体層の上面に第２電極を形成する。このとき、導体層による第１半導体層と第２半導体層との間の短絡により、これらの半導体層の間の電位差が解消されているため、電極形成工程において、電極の材料のマイグレーションが防止される。
【００１６】
次に、バリア層形成工程において、第１電極又は第２電極の少なくとも一方の電極を被覆するバリア層を形成する。そして、導体層接続部除去工程において、導体層について、第１半導体層と第２半導体層とを短絡させた接続部を除去する。ここで、短絡させた接続部を除去するとは、段差部の側面に設けられた導体層を除去することである。このとき、第１電極及び第２電極はバリア層で被覆されているため、導体層の接続部を除去して第１半導体層と第２半導体層との間に電位差が生じても、電極の材料のマイグレーションが防止される。
【００１７】
本発明に係る半導体発光素子の製造方法は、前記第２電極は、前記第２半導体層の上面に前記導体層を介して形成することが好ましい。さらに、前記第１電極は、前記第１半導体層の露出面上に前記導体層を介して形成することが好ましい。
【００１８】
かかる手順によれば、第１電極と第２電極とが、導体層とバリア層とによって被覆されるため、電極の材料のマイグレーションがより良好に防止される。
【００１９】
本発明に係る半導体発光素子の製造方法は、前記第１電極又は前記第２電極の少なくとも一方が、Ａｇ又はＡｇ合金を含むことが好ましい。
【００２０】
かかる手順によれば、電極の材料として、マイグレーションを起こしやすいＡｇを用いながら、これらの材料のマイグレーションが防止される。
【００２１】
本発明に係る半導体発光素子の製造方法は、前記バリア層として、原子層堆積法により金属酸化物からなる膜を形成することが好ましい。
【００２２】
かかる手順によれば、原子層堆積法により、電極を被覆する金属酸化物からなるバリア層が緻密かつ均一に形成されるため、電極の材料のマイグレーションが良好に防止される。
【００２３】
本発明に係る半導体発光素子の製造方法は、前記金属酸化物が、Ａｌ２Ｏ３であることが好ましい。
【００２４】
かかる手順によれば、原子層堆積法により形成されたＡｌ２Ｏ３からなるバリア層は、マイグレーション発生の要因となる水分のバリア性が高いため、電極の材料のマイグレーションがより良好に防止される。
【００２５】
本発明に係る半導体発光素子の製造方法は、前記バリア層が、当該バリア層が被覆する前記第１電極又は前記第２電極を形成する金属又は合金とは異なる金属又は合金からなることが好ましい。
【００２６】
かかる手順によれば、バリア層を、電極を形成する金属又は合金とは異なる金属又は合金を用いて形成するため、外部の配線用電極と接続するために、電極を露出させる必要がない。このため、製造後においてもバリア層により電極が完全に被覆され、良好に電極の材料のマイグレーションが防止される。
【００２７】
本発明に係る半導体発光素子の製造方法は、前記導体層が、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ及びＴｉからなる群から選択された少なくとも１種の元素を含む酸化物を主成分とすることが好ましい。
【００２８】
かかる手順によれば、導体層は前記した金属の酸化物を主成分とした透光性の導体層が形成される。このため、製造された半導体発光素子は、導体層を介して光が取り出される。
【００２９】
本発明に係る半導体発光素子の製造方法は、前記導体層が、前記半導体発光素子が発光する波長において透光性を有することが好ましい。
【００３０】
かかる手順によれば、製造された半導体発光素子は、透光性の導体層を介して光が取り出される。
【００３１】
本発明に係る半導体発光素子の製造方法は、前記導体層接続部除去工程の後で、保護膜形成工程を行うことが好ましい。
【００３２】
かかる手順によれば、導体層接続部除去工程で、第１半導体層と第２半導体層とを繋げた接続部である段差部の側面に設けられた導体層が除去され、段差部の側面が露出する。そして、保護膜形成工程において、少なくとも、半導体積層体の上面及び側面（すなわち、段差部の側面）と、導体層とを被覆する絶縁材料からなる保護膜を形成する。このとき、電極はバリア層で被覆されているため、電極の材料のマイグレーションが防止される。従って、マイグレーションを起こすことなく、導体層の接続部が設けられていた段差部の側面に保護層が形成される。
【発明の効果】
【００３５】
本発明の製造方法によれば、半導体層間を短絡させることにより半導体層間の電位差を解消して、電極を形成する際に、電極の材料のマイグレーションを防止するため、様々な材料を用いて電極を形成することができる。また、電極を形成した後で、バリア層を形成して電極を被覆するため、半導体層間の短絡を解消した後の工程においてもマイグレーションを防止することができる。また、この製造方法で製造された半導体発光素子は、マイグレーションに起因する不良が起こらないため、安定した品質の半導体発光素子となる。
【００３６】
また、本発明の製造方法によれば、電極として高反射率のＡｇを用いるため、光取り出し効率の高い半導体発光素子を製造することができる。
また、本発明の製造方法によれば、原子層堆積法により形成される金属酸化物からなるバリア性の高いバリア層によって電極の材料のマイグレーションが防止されるため、より安定した品質の半導体発光素子を製造することができる。
また、本発明の製造方法によれば、原子層堆積法により形成されるＡｌ２Ｏ３からなるよりバリア性の高いバリア層によって電極の材料のマイグレーションがより良好に防止されるため、更に安定した品質の半導体発光素子を製造することができる。
【００３７】
また、本発明の製造方法によれば、電極は、電極の材料と異なる金属又は合金を含むバリア層によって露出することなく被覆され、製造後においても電極の材料のマイグレーションが防止されるため、安定した品質の半導体発光素子を製造することができる。
【００３８】
また、本発明の製造方法によれば、製造された半導体発光素子は、導体層を介して光を取り出すことができるため、導体層を半導体積層体の上面に全面電極として形成した場合には、半導体積層体側を光取り出し面とするフェイスアップ実装に好適な半導体発光素子を製造することができる。
また、本発明の製造方法によれば、製造された半導体発光素子は、導体層を介して光を取り出すことができるため、導体層を半導体積層体の上面に全面電極として形成した場合には、半導体積層体側を光取り出し面とするフェイスアップ実装に好適な半導体発光素子を製造することができる。更に、電極は、導体層とバリア層とによって被覆されてマイグレーションがより良好に防止されるため、より安定した品質の半導体発光素子を製造することができる。
また、本発明の製造方法によれば、半導体積層体の段差部の側面に保護膜を形成することがきるため、半導体積層体の劣化が防止された高寿命の半導体発光素子を製造することができる。
【図面の簡単な説明】
【００３９】
【図１】第１実施形態に係る半導体発光素子を示す模式図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線における断面図である。
【図２】第１実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。
【図３Ａ】第１実施形態に係る半導体発光素子の製造工程の一部を説明するための模式的断面図であり、（ａ）は半導体積層体を形成した様子、（ｂ）はｎ型半導体層を露出させた様子、（ｃ）は全面電極層を形成した様子、（ｄ）はパッド電極を形成した様子、をそれぞれ示す。
【図３Ｂ】第１実施形態に係る半導体発光素子の製造工程の一部を説明するための模式的断面図であり、（ａ）は絶縁膜を形成した様子、（ｂ）は全面電極層及び絶縁膜の一部をエッチングした様子、（ｃ）は保護膜を形成した様子、（ｄ）は電極面を露出させた様子、をそれぞれ示す。
【図３Ｃ】第１実施形態に係る半導体発光素子の製造工程の一部を説明するための模式的断面図であり、半導体発光素子のチップに分割する様子を示す。
【図４】第１実施形態の変形例に係る半導体発光素子を示す模式平面図を示す。
【図５】第２実施形態に係る半導体発光素子を示す模式図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線における断面図である。
【図６】第２実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。
【図７Ａ】第２実施形態に係る半導体発光素子の製造工程の一部を説明するための模式的断面図であり、（ａ）はカバー電極層を形成した様子、（ｂ）はカバー電極層の一部を除去した様子、（ｃ）は全面電極層の一部をエッチングした様子、（ｄ）は保護膜を形成した様子、をそれぞれ示す。
【図７Ｂ】第２実施形態に係る半導体発光素子の製造工程の一部を説明するための模式的断面図であり、（ａ）は電極面を露出させた様子、（ｂ）は半導体発光素子のチップに分割する様子、をそれぞれ示す。
【発明を実施するための形態】
【００４０】
以下、本発明における半導体発光素子及びこの半導体発光素子の製造方法について説明する。なお、以下に説明する本発明の各実施形態に係る半導体発光素子は、ＬＥＤ（発光ダイオード）である。
【００４１】
＜第１実施形態＞
［半導体発光素子の構成］
本発明の第１実施形態に係る半導体発光素子の構造を、図１を参照して説明する。
図１に示すように、第１実施形態に係る半導体発光素子１は、基板２の表面に、ｎ型半導体層３１とｐ型半導体層３３を積層した半導体積層体３を備えている。半導体積層体３は、電流を通電することにより発光するようになっており、ｎ型半導体層３１とｐ型半導体層３３との間に活性層３２を備えることが好ましい。
【００４２】
半導体積層体３には、ｐ型半導体層３３及び活性層３２が部分的に存在しない領域、すなわちｐ型半導体層３３の表面から窪んだ領域（この領域を「段差部３ａ」と称する）が形成されている。段差部３ａの底面はｎ型半導体層３１の露出面であり、段差部３ａには、全面電極４ｎを介してｎ側電極５が形成されている。また、ｐ型半導体層３３の上面には、全面電極４ｐを介してｐ側電極６が形成されている。ｎ側電極５及びｐ側電極６は、ワイヤボンディング等により実装基板の配線用電極と接続するためのパッド電極であり、その接続面として、ｎ側電極５の上面及びｐ側電極６の上面の一部が露出した露出部５ａ及び露出部６ａが設けられている。
【００４３】
また、全面電極４ｎ、４ｐの上面は、絶縁膜７で被覆されている。更に、半導体発光素子１の表面は、ｎ側電極５の露出部５ａ及びｐ側電極６の露出部６ａを除き、保護膜８で被覆されている。
なお、図１（ａ）に示した平面図において、保護膜８の図示を省略している。
【００４４】
（基板）
基板２は、半導体積層体３をエピタキシャル成長させることができる基板材料で形成されればよく、大きさや厚さ等は特に限定されない。例えば、半導体積層体３をＧａＮ（窒化ガリウム）などの窒化物半導体を用いて形成する場合には、基板材料としては、Ｃ面、Ｒ面、Ａ面の何れかを主面とするサファイアやスピネル（ＭｇＡｌ2Ｏ4）のような絶縁性基板、また炭化ケイ素（ＳｉＣ）、シリコン、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。
【００４５】
また、基板２が、絶縁性基板の場合は、最終的に取り除いてもよいし、取り除かなくてもよい。絶縁性基板を最終的に取り除かない場合は、図１に示した本実施形態のように、ｎ側電極５及びｐ側電極６は、何れも半導体積層体３上の同一面側に形成することが好ましい。また、半導体発光素子１における光取り出し面は、表面側である半導体積層体３側とすることも、裏面側である基板２側とすることもできる。
【００４６】
表面側を光取り出し面とする場合（フェイスアップ実装型）とする場合、半導体発光素子１内を下方に伝搬する光を、光取り出し面である上方に反射させるために、基板２の裏面側に、金属膜や誘電体多層膜などからなる反射層を設けることが好ましい。
また、裏面側を光取り出し面とする場合（フェイスダウン実装型）、半導体発光素子１で発光した光は、基板２を透過して光取り出し面から出射するため、基板２は、少なくとも、この光の波長に対して透明であることが好ましい。
【００４７】
（半導体積層体）
半導体積層体３は、前記したように、活性層３２を含むｎ型半導体層３１とｐ型半導体層３３とが積層された積層体のことである。本実施形態においては、半導体積層体３は、表面の一部において、表面からｐ型半導体層３３、活性層３２のすべてと、ｎ型半導体層３１の一部が除去された段差部３ａが設けられている。そして、段差部３ａの底面には、ｎ型半導体層３１に電気的に接続された全面電極４ｎと、ｎ側電極５と、を積層してなる電極が設けられている。また、段差部３ａ以外の半導体積層体３の上面であるｐ型半導体層３３の上面には、ｐ型半導体層３３に電気的に接続された全面電極４ｐと、ｐ側電極６と、を積層してなる電極が設けられている。
【００４８】
半導体積層体３は、ＧａＮ、ＧａＡｓ、ＩｎＧａＮ、ＡｌＩｎＧａＰ、ＧａＰ、ＳｉＣ、ＺｎＯのように、半導体発光素子に適した材料を用いることができる。特に、電極材料として、短波長の光の反射率の高いＡｇを用いる場合には、発光波長の短い青色や紫色に発光する半導体発光素子に好適である。
【００４９】
（ｎ型半導体層（第１半導体層）、活性層、ｐ型半導体層（第２半導体層））
ｎ型半導体層３１、活性層３２及びｐ型半導体層３３は、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等のＧａＮ系化合物半導体が好適に用いられる。また、これらの半導体層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、活性層３２は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。
【００５０】
また、通常、このような半導体層は、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等として構成されてもよい。ＧａＮ系化合物半導体層は、例えば、ＭＯＣＶＤ法（有機金属気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシャル成長法）等の公知の技術により形成することができる。また、半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
【００５１】
なお、半導体層の積層構造としては、例えば、ＡｌＧａＮよりなるバッファ層、アンドープＧａＮ層、Ｓｉドープｎ型ＧａＮよりなるｎ側コンタクト層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた超格子層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた多重量子井戸構造の活性層、ＭｇドープＡｌＧａＮ層とＭｇドープＩｎＧａＮ層とを交互に積層させた超格子層、ＭｇドープＧａＮよりなるｐ側コンタクト層、等が挙げられる。   
【００５２】
（全面電極（導体層））
全面電極４ｎは、ｎ型半導体層３１が露出した段差部３ａの底面の略全面を覆うように設けられる。また、全面電極４ｐは、ｐ型半導体層３３の上面の略全面を覆うように設けられる。全面電極４ｎは、上面の一部に設けられたｎ側電極５を介して供給される電流を、ｎ型半導体層３１の全面に均一に拡散するための導体層である。同様に、全面電極４ｐは、上面の一部に設けられたｐ側電極６を介して供給される電流を、ｐ型半導体層３３の全面に均一に拡散するための導体層である。
【００５３】
全面電極４ｎ及び全面電極４ｐの上面の一部には、それぞれｎ側電極５及びｐ側電極６が設けられており、その他の上面は絶縁膜７及び保護膜８により２重に被覆されている。
【００５４】
全面電極４ｎ、４ｐは、それぞれｎ型半導体層３１及びｐ型半導体層３３と電気的に良好に接続できるオーミック電極であることが好ましい。また、フェイスアップ実装型の半導体発光素子である場合は、少なくとも活性層３２が発光する光の波長に対して、良好な透光性を有することが好ましい。フェイスダウン実装型の半導体発光素子である場合は、活性層３２が発する光を基板側へ反射可能な材料、例えば、金属とすることができる。
【００５５】
また、全面電極４ｎ、４ｐは、半導体発光素子１の製造工程において、電気的に導通するように一体に形成される。すなわち、ｎ型半導体層３１とｐ型半導体層３３とを短絡させることにより、ｎ型半導体層３１とｐ型半導体層３３との間の電位差を解消し、製造工程において、ｎ側電極５及びｐ側電極６に用いられる金属材料のマイグレーションを防止する。このためにも、全面電極４ｎ、４ｐは、導電性の良好な材料で形成することが好ましい。
なお、完成した半導体発光素子１においては、全面電極４ｎ及び全面電極４ｐは、互いに電気的に分離されている。
【００５６】
全面電極４ｎ、４ｐは、導電性金属酸化物や、Ａｕ／Ｎｉを積層した金属薄膜等から形成される。特に、透光性電極として導電性金属酸化物を用いるのが好ましく、その上に形成されるｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを抑制する効果があるため、製造された半導体発光素子１の寿命を延ばす効果が期待できる。
【００５７】
導電性金属酸化物としては、Ｚｎ（亜鉛）、Ｉｎ（インジウム）、Ｓｎ（スズ）、Ｇａ（ガリウム）及びＴｉ（チタン）からなる群から選択された少なくとも１種の元素を含む酸化物が挙げられる。具体的には、ＺｎＯ、ＡＺＯ（ＡｌドープＺｎＯ）、ＩＺＯ（ＩｎドープＺｎＯ）、ＧＺＯ（ＧａドープＺｎＯ）、Ｉｎ2Ｏ3、ＩＴＯ（ＳｎドープＩｎ2Ｏ3）、ＩＦＯ（ＦドープＩｎ2Ｏ3）、ＳｎＯ2、ＡＴＯ（ＳｂドープＳｎＯ2）、ＦＴＯ（ＦドープＳｎＯ2）、ＣＴＯ（ＣｄドープＳｎＯ2）、ＴｉＯ２などの導電性金属酸化物がある。
【００５８】
なかでも、ＩＴＯは、可視光（可視領域）において高い透光性を有し、導電率の高い材料であることから、全面電極４ｎ、４ｐの材料として好適である。また、全面電極４ｎ、４ｐとしてＩＴＯを用いる場合は、膜厚を１０〜５００ｎｍとすることが好ましく、５０〜２００ｎｍとすることが更に好ましい。
【００５９】
また、全面電極４ｎを透光性の導電性金属酸化物から形成した場合には、以下の理由により光取り出し効率を向上させる効果も期待できる。
半導体発光素子１内を伝搬する光は、ｎ側電極５を透過して取り出すことはできないので、ｎ側電極５の裏面で反射させて再び半導体発光素子１内を伝搬させてから取り出す。このときに、全面電極４ｎが導電性金属酸化物で形成されていると、屈折率の関係により、ｎ型半導体層３１と全面電極４ｎとの界面において、入射光を全反射、すなわち光の損失なしに光を反射することのできる場合がある。全反射した光はｎ側電極５に到達することなく反射されるので、ｎ側電極５に使用する金属材料の反射率に応じてｎ側電極５に吸収される光量の絶対量を減らすことができる。よって、光の取出し効率を向上させることができる。
【００６０】
全面電極４ｎと同様に、全面電極４ｐを透光性の導電性金属酸化物から形成した場合にも、ｐ型半導体層３３と全面電極４ｐとの界面において入射光を全反射できる角度範囲が存在する。すなわち、全面電極４ｐを形成することにより、全面電極４ｐ上に形成されたｐ側電極６に到達する光量を減すことができる。よって、ｐ側電極６に使用する金属材料の反射率に応じてｐ側電極６に吸収される光量を減らすことができ、光の取出し効率を向上させることができる。
【００６１】
（ｎ側電極（第１電極）、ｐ側電極（第２電極））
ｎ側電極５は、全面電極４ｎの上面の一部に設けられ、ｐ側電極６は、全面電極４ｐの上面の一部に設けられている。ｎ側電極５は全面電極４ｎを介してｎ型半導体層３１に、ｐ側電極６は全面電極４ｐを介してｐ型半導体層３３に、それぞれ電気的に接続して、半導体発光素子１に外部から電流を供給するためのパッド電極である。そのために、ｎ側電極５及びｐ側電極６は、ワイヤボンディングや共晶接合等により外部の電極と接続する領域として、絶縁膜７及び保護膜８から露出した露出部５ａ及び露出部６ａを有している。なお、全面電極４ｎ及び全面電極４ｐは、露出部５ａ及び露出部６ａ以外の上面は、絶縁膜７及び保護膜８により被覆されている。
【００６２】
また、本実施形態におけるｐ側電極６は、全面電極４ｐ上で、露出部６ａから離れた領域まで延伸する延長部６ｂを有している。延長部６ｂは、全面電極４ｐより電気抵抗の低い材料で構成されるｐ側電極６を延長することで、電流の拡散効率を向上するためのものである。なお、本実施形態では、ｐ側電極６にのみ延長部６ｂを設けたが、ｎ側電極５についても延長部を設けるようにしてもよい。
【００６３】
なお、本実施形態では、ｎ側電極５及びｐ側電極６は、それぞれ全面電極４ｎ及び全面電極４ｐを介して対応する半導体層と接続するようにしたが、これに限定されるものではない。ｎ側電極５及びｐ側電極６の一方又は両方を、直接にそれぞれ対応する半導体層と接続するようにしてもよい。
【００６４】
ｎ側電極５及びｐ側電極６は、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ａｕ、Ｔｉ、Ｐｔ、Ｗなどの単体金属及びそれらの合金などの金属材料から形成することができる。電極の構成は、これらの金属材料を単層で、又は積層したもの（例えば、下側からＡｇ／Ｎｉ／Ｒｈ／Ａｕ）が利用できる。積層構造の電極を形成するときには、最下層（全面電極４ｎ、４ｐ側）をＡｇにすると、光の反射率が高く、ｎ側電極５及びｐ側電極６による光の吸収が低減され、結果として外部に取り出される光量が増加する。従って、半導体発光素子１の発光効率を高めることができるので好ましい。Ａｇ及びＡｌ又はこれらの何れかの金属の合金は、波長に関わらず反射率が高いので、すべての発光波長の発光素子に好適である。特に、他の金属で吸収されやすい青色や緑色の発光素子に適用すると、発光効率の改善効果が高い。また、ｎ側電極５及びｐ側電極６の裏面を高反射率とするためには、Ａｇ又はＡｌなどの高反射率の金属層の膜厚は、１００ｎｍ以上とすることが好ましい。
【００６５】
また、ｎ側電極５及びｐ側電極６を、全面電極４ｎ及び全面電極４ｐであるＩＴＯ膜を介して、それぞれｎ型半導体層３１上及びｐ型半導体層３３上に設ける構成においては、全面電極４ｎ及び全面電極４ｐとして用いる金属材料に応じて、ｎ型半導体層３１及びｐ型半導体層３３との間のコンタクト抵抗が変化する。特に、ｎ側電極５は、Ａｇを用いることにより、ｎ型半導体層３１とｎ側電極５との間のコンタクト抵抗を低減することができて好ましい。
【００６６】
また、ｎ側電極５及びｐ側電極６を積層構造とする場合に、下側（全面電極４ｎ側及び全面電極４ｐ側）から順に、Ｒｈ／Ａｇ／Ｎｉ／Ｗ／Ａｕ／Ｗ／Ｎｉ／ＳｉＯ２とすることもできる。最下層にＲｈの薄層を設けることにより、ｎ側電極５及びｐ側電極６と、全面電極４ｎ及び全面電極４ｐであるＩＴＯ膜を介したｎ型半導体層３１及びｐ型半導体層３３とのコンタクト抵抗が低くすることができ、またｎ側電極５及びｐ側電極６のＩＴＯ膜からの剥離を防止することができて好ましい。なお、前記したＲｈの薄層に代えて、Ｃｒ−Ｒｈの合金の薄層を用いても同様の効果を得ることができる。また、中間層にＷを用いることにより、ｎ側電極５と全面電極４ｎとの密着性及びｐ側電極６と全面電極４ｐとの密着性が向上するため、ｎ側電極５及びｐ側電極６の剥離防止の観点から好ましい。
なお、最下層にＲｈ又はＣｒ−Ｒｈ合金の薄層を用いる場合には、コンタクト抵抗低減及び剥離防止の効果と、Ａｇ層による高反射率の効果とを享受できるように、その膜厚は、１〜１０ｎｍとすることが好ましい。
【００６７】
また、最上層にＳｉＯ２の薄膜を設けることにより、露出部５ａ及び露出部６ａにおけるｎ側電極５及びｐ側電極６の外気との接触による劣化を防止することができて好ましい。更にまた、Ａｇよりも上層にＡｇのマイグレーション及び拡散を防止するバリア層としての効果がある金属層（例えば、Ｎｉ、Ｗなど）を積層することが好ましい。このように構成することで、ｎ側電極５及びｐ側電極６のＡｇ層は、下面側が全面電極４ｎ、４ｐにより遮蔽され、側面側が絶縁膜７により遮蔽され、上面側が当該金属層により遮蔽されるため、製造後においても、Ａｇのマイグレーションを防止することができる。
【００６８】
また、後記する本発明の製造方法によれば、半導体発光素子１の製造時に起こる金属のマイグレーションをほぼ完全に防止できるので、Ａｇのようにマイグレーションを起こしやすい金属材料であっても、電極材料として用いることができる。また、製造された半導体発光素子１も、マイグレーションを起こしにくいので、半導体発光素子１の寿命が伸びる。
また、半導体発光素子１の発光波長が短波長であると、Ａｇ以外の金属材料では反射率が低く、発光効率が低下しやすいことからも、Ａｇを使用できる本発明による発光素子は、発光波長が短波長の半導体発光素子に好適である。
【００６９】
（絶縁膜（バリア層））
絶縁膜７は、半導体発光素子１の製造工程において、ｎ側電極５及びｐ側電極６に用いられる金属材料のマイグレーションを防止するために設けられた絶縁材料からなるバリア層である。半導体発光素子１が完成した後は、保護膜として機能することとなる。
【００７０】
絶縁膜７は、原子層堆積法（ＡＬＤ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成することが好ましい。ＡＬＤ法によれば、原子レベルで絶縁材料を積層して形成するため、厚さが均一で緻密な膜とすることができる。このため、ｎ側電極５及びｐ側電極６の金属材料のマイグレーションを防止するためのバリア層として好適な膜を形成することができる。
また、半導体積層体３が形成された側を半導体発光素子１の光取り出し面とする場合には、発光波長における透光性の高いものが好ましい。
更にまた、マイグレーションは、水分が多いと起こりやすいため、水に対するバリア性が高い材料が好ましい。
【００７１】
絶縁膜７としては、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｌａ等の金属の酸化物を用いることができる。この中で、Ａｌ２Ｏ３が、Ａｇ及び水に対するバリア性に優れるため、特に好ましい。また、絶縁膜７は薄いほど光取り出し効率がよい。Ａｌ２Ｏ３を用いる場合は、その膜厚は１０ｎｍ〜３０ｎｍ程度とすることで、十分なマイグレーション防止効果が得られるとともに、十分な光取り出し効果を得ることができる。
【００７２】
（保護膜）
保護膜８は、半導体発光素子１の表面を被覆する絶縁性の被膜であり、半導体発光素子１の保護膜及び帯電防止膜として機能する。保護膜８は絶縁性のＳｉ，Ｔｉ，Ｔａなどの酸化物を用いることができ、蒸着法、スパッタリング法等の公知の方法によって形成することができる。保護膜８の膜厚は１００ｎｍ以上とすることが好ましく、例えば、膜厚が２５０ｎｍ程度のＳｉＯ２膜を用いることができる。なお、保護膜８は、ｎ側電極５の露出部５ａ及びｐ側電極６の露出部６ａを除き、段差部３ａの側面を含む半導体発光素子１の表面を被覆している。
【００７３】
［半導体発光素子の動作］
次に、図１に示した本発明の第１実施形態に係る半導体発光素子１の動作について説明する。なお、ここでは、半導体発光素子１は、基板２の裏面に反射層が設けられたフェイスアップ実装型のＬＥＤとする。
【００７４】
半導体発光素子１は、ｎ側電極５及びｐ側電極６に接続されたワイヤボンディングなどの配線（不図示）を介して電流が供給されると、活性層３２が発光する。活性層３２が発光した光は、半導体積層体３及び基板２内を伝搬し、半導体積層体３の表面側から透光性の、全面電極４ｎ、４ｐ、絶縁膜７及び保護膜８を透過して外部に取り出される。また半導体積層体３内を表面側に伝搬し、ｎ側電極５又はｐ側電極６の裏面に到達した光は、ｎ側電極５又はｐ側電極６の裏面で反射され、下方に伝播する。また、半導体発光素子１内を下方に伝播する光は、基板２の裏面に設けられた反射層（不図示）で反射され、上方に伝播し、光取り出し面である表面側から外部に取り出される。
【００７５】
［半導体発光素子の製造方法］
本発明の第１実施形態に係る半導体発光素子の製造方法について、図２を参照して説明する。
【００７６】
図２に示すように、第１実施形態に係る半導体発光素子の製造方法は、半導体積層体形成工程Ｓ１００と、ｎ型半導体層露出工程Ｓ１０１と、全面電極層形成工程Ｓ１０２と、パッド電極形成工程Ｓ１０３と、絶縁膜形成工程Ｓ１０４と、全面電極層・絶縁膜エッチング工程Ｓ１０５と、保護膜形成工程Ｓ１０６と、電極面露出工程Ｓ１０７と、チップ分割工程Ｓ１０８と、を含み、この順で行われる。
【００７７】
以下、図３Ａ乃至図３Ｃを参照（適宜図１及び図２参照）して、各工程について詳細に説明する。
【００７８】
（半導体積層体形成工程：Ｓ１００）
まず、半導体積層体形成工程Ｓ１００において、図３Ａ（ａ）に示すように、基板２上に半導体積層体３を形成する。
半導体積層体形成工程Ｓ１００について具体的に説明すれば、まず、サファイア等からなる基板２上に、ＭＯＣＶＤ法等により、ＧａＮ系化合物半導体等を用いて、ｎ型半導体層３１、活性層３２及びｐ型半導体層３３を構成するそれぞれの半導体層を成長させる。この後、各半導体層を成長させた基板２（以下、分割前の状態の基板及び基板上の形成物を併せて適宜ウェハという）を窒素雰囲気で、６００〜７００℃程度のアニールを行って、ｐ型半導体層３３を低抵抗化することが好ましい。
【００７９】
（ｎ型半導体層露出工程（第１半導体層露出工程）：Ｓ１０１）
次に、ｎ型半導体層露出工程Ｓ１０１において、図３Ａ（ｂ）に示すように、ｎ側電極５を設けるための、ｎ型半導体層３１が露出する段差部３ａを形成する。この段差部３ａの形成方法は、次の通りである。すなわち、アニール後のウェハ上にフォトレジストを用いて所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）により、ｐ型半導体層３３及び活性層３２、更にｎ型半導体層３１の一部を除去して、ｎ型半導体層３１を露出させる。エッチングの後、フォトレジストを除去する。
【００８０】
なお、本実施形態では、基板２上には、複数の半導体発光素子の単位がマトリクス状に配列して形成され、半導体発光素子１が基板２上に完成後にチップに分割される。図３Ａ（ｂ）に示した例では、ｎ側電極５を設けるための段差部３ａが２つ記載されているが、それぞれ異なる単位の半導体発光素子１に属するものである。
【００８１】
（全面電極層形成工程（導電体層形成工程）：Ｓ１０２）
次に、全面電極層形成工程Ｓ１０２において、図３Ａ（ｃ）に示すように、ウェハの全面に、全面電極層（導体層）４を、例えば、ＩＴＯをスパッタリングして成膜する。
ここで、全面電極層４は、段差部３ａにおいて露出したｎ型半導体層３１とｐ型半導体層３３とを短絡（すなわち、電気的に導通）させるため、ｎ型半導体層３１とｐ型半導体層３３との間の電位差が解消される。
【００８２】
本実施形態では、後工程であるパッド電極形成工程Ｓ１０３及び絶縁膜形成工程Ｓ１０４が終了するまで、全面電極層４によるｎ型半導体層３１とｐ型半導体層３３との短絡状態を維持し、ｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを防止する。
【００８３】
（パッド電極形成工程（電極形成工程）：Ｓ１０３）
次に、パッド電極形成工程Ｓ１０３において、図３Ａ（ｄ）に示すように、段差部３ａの底面に形成された全面電極層４上の所定の領域にｎ側電極５を、ｐ型半導体層３３上に形成された全面電極層４上の所定の領域にｐ側電極６を、リフトオフ法により形成する。
【００８４】
ｎ側電極５及びｐ側電極６は、同一の金属材料から、以下のようにして形成される。
まず、ウェハの表面全体にフォトレジストを塗布し、フォトリソグラフィ法により、前記した所定の領域である電極の形成位置にあるフォトレジストを除去する。そして、ウェハの表面全体に金属膜を成膜し、その後にフォトレジスト上に形成された金属膜を、フォトレジストごとリフトオフする。これにより、所定の領域である電極形成位置にのみ金属膜が残り、ｎ側電極５及びｐ側電極６が形成される。
【００８５】
一般的には、このリフトオフの工程は水分を多く含む環境で行われるので、金属のマイグレーションが促進されやすい。しかしながら、先に形成された全面電極層４によってｎ型半導体層３１とｐ型半導体層３３との間に電位差が解消されており、金属材料のマイグレーションを引き起こす電位差（電界強度）が存在しないので、マイグレーションはほぼ完全に防止される。
【００８６】
なお、本実施形態では、ｎ側電極５及びｐ側電極６は、それぞれｎ型半導体層３１及びｐ型半導体層３３上に、全面電極層４を挟んで、すなわち全面電極層４を介して形成するようにしたが、これに限定されるものではない。ｎ側電極５及びｐ側電極６の内の何れか一方又は両方を、直接に対応する半導体層上に形成するようにしてもよい。
【００８７】
（絶縁膜形成工程（バリア層形成工程）：Ｓ１０４）
次に、絶縁膜形成工程Ｓ１０４において、図３Ｂ（ａ）に示すように、ウェハの表面全体にＡＬＤ法により絶縁膜７を形成する。
【００８８】
絶縁膜７の形成について具体的に説明すると、絶縁膜７として、例えば、Ａｌ２Ｏ３膜を形成する場合は、原料ガスとして、ＴＭＡ（ｔｒｉｍｅｔｈｙｌ  ａｌｕｍｉｎｕｍ）とＨ２Ｏとを用いることができる。そして、反応容器である真空容器内にウェハを入れ、これらの原料ガスを互いに混じらないように、排気工程を挟んで交互にパルス的に供給するサイクルを繰り返す。
【００８９】
ここで、パルス的に供給される一方の原料ガスは、ウェハの表面に一層だけ吸着される。そして、吸着されなかった過剰な原料ガスは、排気工程で反応容器から除去される。次に、他方の原料ガスが供給されると、ウェハの表面に一層だけ吸着された一方の原料と、新しく供給された他方の原料とが反応して、Ａｌ２Ｏ３が一層だけ形成される。このように、ＡＬＤ法によると、原料ガスの交互供給のサイクルを繰り返すことにより、Ａｌ２Ｏ３膜が一層ずつ積層して形成されるため、厚さが均一でピンホールのない緻密な膜が形成される。また、ＡＬＤ法により形成される膜は、ｎ側電極５及びｐ側電極６の上面だけでなく、側面を含めた段差の被覆性が高いため、金属材料のマイグレーションを防止するバリア層としての機能が高い膜を形成することができる。
【００９０】
なお、絶縁層形成工程Ｓ１０４は、パッド電極層形成工程Ｓ１０３でｎ側電極５及びｐ側電極６が形成された後に、全面電極層・絶縁膜エッチング工程Ｓ１０５で全面電極層４の接続部が除去される前に行う。これによって、全面電極層・絶縁膜形成工程Ｓ１０５及びこれ以降の工程においても、電極の材料のマイグレーションを防止することができる。
【００９１】
（全面電極層・絶縁膜エッチング工程（導体層接続部除去工程）：Ｓ１０５）
次に、全面電極層・絶縁膜エッチング工程Ｓ１０５において、図３Ｂ（ｂ）に示すように、ｎ型半導体層３１とｐ型半導体層３３とを短絡させていた段差部３ａの側面、並びにその近傍である段差部３ａの底面の外周部及びｐ型半導体層３３の上面の外周部に設けられた全面電極層４を、その上層に設けられた絶縁膜７とともにエッチングにより除去する。これによって、全面電極４ｎと全面電極４ｐとが電気的に分離される。
【００９２】
全面電極層・絶縁膜エッチング工程Ｓ１０５について具体的に説明すると、まず、ウェハの表面全体にフォトレジストを塗布し、フォトリソグラフィ法により段差部３ａの側面、並びにその近傍である段差部３ａの底面の外周部及びｐ型半導体層３３の上面の外周部に設けられたフォトレジストを除去してエッチングマスクを形成する。そして、絶縁膜７であるＡｌ２Ｏ３膜をエッチングにより除去する。続いて、同じエッチングマスクを用い、全面電極層４であるＩＴＯ膜をエッチングにより除去する。
【００９３】
このように、全面電極層４と絶縁膜７とを、同じエッチングマスクを用いて除去するため、エッチング後に残る全面電極４ｎ及び全面電極４ｐと、絶縁膜７とは、平面視で略同じ形状となる。また、絶縁膜７を、全面電極４ｎ及び全面電極４ｐと平面視で同じ形状にパターニングするため、良好なバリア性が得られる。そのため、絶縁膜７と全面電極４ｎ及び全面電極４ｐとで遮蔽されるｎ側電極５及びｐ側電極６の金属材料のマイグレーションを効果的に防止することができる。
【００９４】
なお、本明細書において、略同じ形状とは、平面視で全面電極４ｎ及び全面電極４ｐの端部と、絶縁膜７の端部との差が、幅２μｍ以下のものをいう。すなわち、絶縁膜７は、ｎ側電極５及びｐ側電極６から露出した全面電極４ｎ及び全面電極４ｐの上面の端部近傍までを覆っていればよい。
【００９５】
（保護膜形成工程：Ｓ１０６）
次に、保護膜形成工程Ｓ１０６において、図３Ｂ（ｃ）に示すように、ウェハの表面全体に保護膜８を形成する。保護膜８は、例えば、ＳｉＯ２膜をスパッタリング法などにより形成することができる。
【００９６】
本実施形態では、絶縁膜７と全面電極４ｎ及び全面電極４ｐとで、ｎ側電極５及びｐ側電極６を遮蔽しているため、ｎ型半導体層３１とｐ型半導体層３３との間の電位差を解消していた全面電極層４の接続部を除去した後の工程においても、金属材料のマイグレーションを防止することができる。
【００９７】
このように、全面電極層４の接続部である段差部３ａの側面に設けられていたＩＴＯ膜を除去した後に、保護膜８を形成することで、半導体発光素子１の上面側だけでなく、段差部３ａの側面を被覆する保護膜８を形成することができる。
【００９８】
（電極面露出工程：Ｓ１０７）
次に、電極面露出工程Ｓ１０７において、図３Ｂ（ｄ）に示すように、ｎ側電極５及びｐ側電極６の外部の配線用電極に接続するための領域を被覆する絶縁膜７及び保護膜８をエッチングにより除去し、露出部５ａ及び露出部６ａを形成する。
【００９９】
電極面露出工程Ｓ１０７について具体的に説明すると、まず、ウェハの表面全体にフォトレジストを塗布し、フォトリソグラフィ法により露出部５ａ及び露出部６ａとなる領域のフォトレジストを除去することでエッチングマスクを形成する。そして、保護膜８であるＳｉＯ２膜及び絶縁膜７であるＡｌ２Ｏ３膜をエッチングにより除去する。
なお、絶縁膜７及び保護膜８として、他の材料を用いた場合は、適宜にエッチング液を選択して用いることができる。
【０１００】
（チップ分割工程：Ｓ１０８）
最後に、チップ分割工程Ｓ１０８において、図３Ｃに示すように、基板２上にマトリクス状に配列して形成された複数の半導体発光素子１を、スクライブやダイシングなどによりチップに分割することにより、チップ単位の半導体発光素子１が完成する。また、チップに分割する前に、基板２の裏面から基板２を研削（バックグラインド）して所望の厚さとなるまで薄く加工してもよい。
【０１０１】
また、半導体発光素子１が、半導体積層体３が形成された側を光取り出し面とするフェイスアップ実装型の素子である場合は、チップ分割工程Ｓ１０８の前に、又は後に、基板２の裏面側に、Ａｇ、Ａｌ等の高反射率の金属膜や誘電体多層膜からなる反射層を形成するようにしてもよい。
【０１０２】
以上説明したように、全面電極層４により、ｎ型半導体層３１とｐ型半導体層３３とを短絡させて両者の電位差を解消した上で、ｎ側電極５及びｐ側電極６を形成し、更に、ｎ側電極５及びｐ側電極６を絶縁膜７で被覆した後で、全面電極層４をエッチングし、全面電極４ｎと全面電極４ｐとに分離するようにしたため、製造工程においてｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを防止することができる。
【０１０３】
このため、従来マイグレーションが起こりやすく、使用が難しかったＡｇを用いても、マイグレーションを起こすことなくｎ側電極５及びｐ側電極６を形成することができる。
また、Ａｇは、導電性が高いとともに、特に短波長の光の反射率が高いため、青色などの短波長の光を発光する半導体発光素子の光取り出し効率を向上させることができる。
【０１０４】
＜第１実施形態の変形例＞
次に、図４を参照して、第１実施形態の変形例に係る半導体発光素子について説明する。
図４に示すように、第１実施形態の変形例の半導体発光素子１Ａは、図１に示した第１実施形態に係る半導体発光素子１とは、段差部３ａ、ｎ側電極５及びｐ側電極６の平面視における形状が異なる。
【０１０５】
図４に示した変形例においては、段差部３ａは、平面視で半導体発光素子１Ａの外周辺に接していない。従って、段差部３ａの全周は、ｐ型半導体層３３（図１参照）に囲まれている。また、段差部３ａは、ｎ側電極５の実装基板の外部電極との接続面である露出部５ａが形成された領域から、平面視で枝分かれして延伸した形状に形成されている。
【０１０６】
また、段差部３ａの底面の略全面に、全面電極４ｎが形成されている。
更に、全面電極４ｎ上には、ｎ側電極５が、前記した露出部５ａから段差部３ａの形状に沿って、平面視で枝分かれして延伸した延長部５ｂを有した形状に形成されている。
なお、全面電極４ｎ及びｎ側電極５の表面は、露出部５ａを除き、絶縁膜７により被覆されている。
【０１０７】
また、ｐ型半導体層３３（図１（ｂ）参照）の上面の略全面に、全面電極４ｐが形成されている。
更に、全面電極４ｐ上には、ｐ側電極６が、露出部６ａから、平面視で段差部３ａを取り囲むように枝分かれして延伸した延長部６ｂを有した形状に形成されている。
なお、全面電極４ｐ及びｐ側電極６の表面は、露出部６ａを除き、絶縁膜７により被覆されている。更に、半導体発光素子１Ａの表面は、露出部５ａ及び露出部６ａを除き、保護膜８で被覆されている。
なお、図４において、保護膜８の図示は省略している。
【０１０８】
なお、本変形例に係る半導体発光素子１Ａは、第１実施形態に係る半導体発光素子１とは、段差部３ａ、ｎ側電極５及びｐ側電極６の平面視の形状が異なる以外は、同様に動作し、また、同様にして製造することができるため、動作、製造方法についての説明は省略する。
【０１０９】
その他、ｎ側電極５及びｐ側電極６は、それぞれ１個ずつ設けるようにしたが、これに限定されるものではく、何れか又は両方の電極を複数も受けるようにしてもよい。また、段差部３ａの平面視における形状も、任意の形状とすることができる。
【０１１０】
また、以上説明した、段差部３ａ、ｎ側電極５及びｐ側電極６についての変形例は、後記する第２実施形態に係る半導体発光素子１Ｂ（図５参照）にも適用することができる。
【０１１１】
＜第２実施形態＞［半導体発光素子の構成］
本発明の第２実施形態に係る半導体発光素子の構造を、図５を参照して説明する。
図５に示す第２実施形態に係る半導体発光素子１Ｂは、図１に示した第１実施形態に係る半導体発光素子１とは、絶縁膜７に代えてカバー電極９ｎ、９ｐを備えることが異なる。第１実施形態に係る半導体発光素子１と同様の構成要素については、同じ符号を付して説明は適宜省略する。
【０１１２】
図５に示すように、第２実施形態に係る半導体発光素子１Ｂは、カバー電極９ｎ、９ｐが、それぞれｎ側電極５及びｐ側電極６の上面及び側面を被覆するように設けられている。すなわち、ｎ側電極５及びｐ側電極６は、全面電極４ｎ、４ｐ及びカバー電極９ｎ、９ｐによって遮蔽されている。
【０１１３】
また、カバー電極９ｎ、９ｐは金属材料によって構成され、導電性を有する。実装基板の配線用電極との接続部である露出部９ａ及び露出部９ｂは、ｎ側電極５及びｐ側電極６の上面に積層されたカバー電極９ｎ、９ｐが保護膜８から露出た露出面である。
なお、図５（ａ）に示した平面図においては、保護膜８の図示を省略している。   
【０１１４】
（カバー電極（バリア層））
カバー電極９ｎ、９ｐは、ｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを防止するためのバリア層としての機能を有する金属層である。カバー電極９ｎ、９ｐは、ｎ側電極５及びｐ側電極６を構成する金属材料よりもマイグレーションの起こしにくい金属を用いて構成される。カバー電極９ｎ、９ｐとしては、例えば、Ｐｔ、Ｒｈ、Ｒｕ、Ｔｉ、Ｎｉ、Ａｕ、Ａｌ、Ｓｉ、Ｃｕ又はこれらの金属の合金を用いることができる。また、カバー電極９ｎ、９ｐの膜厚は、十分なバリア性を確保し、配線抵抗を低減するために、５００ｎｍ程度以上とすることが好ましい。
【０１１５】
［半導体発光素子の動作］
次に、図５に示した本発明の第２実施形態に係る半導体発光素子１Ｂの動作について説明する。なお、ここでは、半導体発光素子１Ｂは、基板２の裏面に反射層が設けられたフェイスアップ実装型のＬＥＤとする。
【０１１６】
半導体発光素子１Ｂは、ｎ側電極５及びｐ側電極６に接続されたワイヤボンディングなどの配線（不図示）を介して電流が供給されると、活性層３２が発光する。活性層３２が発光した光は、半導体積層体３及び基板２内を伝搬し、半導体積層体３の表面側から透光性の、全面電極４ｎ、４ｐ及び保護膜８を透過して外部に取り出される。また半導体積層体３内を表面側に伝搬し、ｎ側電極５又はｐ側電極６の裏面に到達した光は、ｎ側電極５又はｐ側電極６の裏面で反射され、下方に伝播する。また、半導体発光素子１Ｂ内を下方に伝播する光は、基板２の裏面に設けられた反射層（不図示）で反射され、上方に伝播し、光取り出し面である表面側から外部に取り出される。
【０１１７】
［半導体発光素子の製造方法］
本発明の第２実施形態に係る半導体発光素子の製造方法について、図６を参照して説明する。
【０１１８】
図６に示すように、第２実施形態に係る半導体発光素子の製造方法は、半導体積層体形成工程Ｓ２００と、ｎ型半導体層露出工程Ｓ２０１と、全面電極層形成工程Ｓ２０２と、パッド電極形成工程Ｓ２０３と、カバー電極層形成工程Ｓ２０４と、カバー電極層エッチング工程Ｓ２０５と、全面電極層エッチング工程Ｓ２０６と、保護膜形成工程Ｓ２０７と、電極面露出工程Ｓ２０８と、チップ分割工程Ｓ２０９と、を含み、この順で行われる。
【０１１９】
なお、半導体積層体形成工程Ｓ２００、ｎ型半導体層露出工程Ｓ２０１、全面電極層形成工程Ｓ２０２及びパッド電極形成工程Ｓ２０３は、図２に示した第１実施形態に係る半導体発光素子の製造方法における、それぞれ半導体積層体形成工程Ｓ１００、ｎ型半導体層露出工程Ｓ１０１、全面電極層形成工程Ｓ１０２及びパッド電極形成工程Ｓ１０３と同様であるから、説明は省略する。
【０１２０】
以下、図７Ａ及び図７Ｂを参照（適宜図５及び図６参照）して、カバー電極層形成工程Ｓ２０４以降の各工程について詳細に説明する。
【０１２１】
（カバー電極層形成工程（バリア層形成工程）：Ｓ２０４）
パッド電極形成工程Ｓ２０３において、ｎ側電極５及びｐ側電極６が形成された後（図３Ａ（ｄ）参照）、カバー電極層形成工程Ｓ２０４において、図７Ａ（ａ）に示すように、ウェハの表面全体にカバー電極層９を形成する。カバー電極層９は、ＡＬＤ法やスパッタリング法等により形成することができる。
【０１２２】
（カバー電極層エッチング工程：Ｓ２０５）
次に、カバー電極層エッチング工程Ｓ２０５において、図７Ａ（ｂ）に示すように、ｎ側電極５及びｐ側電極６の上面及び側面を除き、カバー電極層９をウェットエッチングして除去する。
【０１２３】
カバー電極層エッチング工程Ｓ２０５について具体的に説明すると、まず、ウェハの表面全体にフォトレジストを塗布し、フォトリソグラフィ法により、ｎ側電極５及びｐ側電極６の上面及び側面以外に設けられたフォトレジストを除去することでエッチングマスクを形成する。そして、カバー電極層９として用いた金属材料に応じたエッチング液を用いて、カバー電極層９を除去する。
【０１２４】
このとき、ｎ側電極５及びｐ側電極６の側面部に残すカバー電極層９は、ｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを防止するバリア性が確保できる範囲で、できる限り除去することが好ましい。このようにすることによって、余分なカバー電極層９による光吸収を低減することができ、結果として、半導体発光素子１Ｂの光取り出し効率を向上することができる。
【０１２５】
（全面電極層エッチング工程（導体層接続部除去工程）：Ｓ２０６）
次に、全面電極層エッチング工程Ｓ２０６において、図７Ａ（ｃ）に示すように、ｎ型半導体層３１とｐ型半導体層３３とを短絡させていた段差部３ａの側面、並びに段差部３ａの底面の外周部及びｐ型半導体層３３の上面の外周部に設けられた全面電極層４を、エッチングにより除去する。これによって、全面電極４ｎと全面電極４ｐとが電気的に分離される。
【０１２６】
全面電極層エッチング工程Ｓ２０６について具体的に説明すると、まず、ウェハの表面全体にフォトレジストを塗布し、フォトリソグラフィ法により段差部３ａの側面、並びにその近傍である段差部３ａの底面の外周部及びｐ型半導体層３３の上面の外周部に設けられたフォトレジストを除去することでエッチングマスクを形成する。そして、全面電極層４であるＩＴＯ膜をエッチングにより除去する。
【０１２７】
（保護膜形成工程：Ｓ２０７）
次に、保護膜形成工程Ｓ２０７において、図７Ａ（ｄ）に示すように、ウェハの表面全体に保護膜８を形成する。保護膜８は、例えば、ＳｉＯ２膜をスパッタリング法などにより形成することができる。
【０１２８】
（電極面露出工程：Ｓ２０８）
次に、電極面露出工程Ｓ２０８において、図７Ｂ（ａ）に示すように、ｎ側電極５及びｐ側電極６の外部電極と接続するための領域上の保護膜８をエッチングにより除去し、カバー電極９ｎ、９ｐが露出した露出部９ａ及び露出部９ｂを形成する。
なお、電極面露出工程Ｓ２０８は、図２に示した電極面露出工程Ｓ１０７と同様に行うことができるため、詳細な説明は省略する。
【０１２９】
（チップ分割工程：Ｓ２０９）
最後に、チップ分割工程Ｓ２０９において、図７Ｂ（ｂ）に示すように、基板２上にマトリクス状に配列して形成された複数の半導体発光素子１Ｂを、スクライブやダイシングなどによりチップに分割することにより、チップ単位の半導体発光素子１Ｂが完成する。また、チップに分割する前に、基板２の裏面から基板２を研削（バックグラインド）して所望の厚さとなるまで薄く加工してもよい。
【０１３０】
また、半導体発光素子１Ｂが、光取り出し面が半導体積層体３が形成された側であるフェイスアップ実装型の素子である場合は、チップ分割工程Ｓ２０９の前に、又は後に、基板２の裏面側にＡｇ、Ａｌ等の高反射率の金属膜や誘電体多層膜からなる反射層を形成するようにしてもよい。  
【０１３１】
以上説明したように、全面電極層４により、ｎ型半導体層３１とｐ型半導体層３３とを短絡させて両者の電位差を解消した上で、ｎ側電極５及びｐ側電極６を形成し、更に、ｎ側電極５及びｐ側電極６をカバー電極層９で被覆した後で、全面電極層４をエッチングし、全面電極４ｎと全面電極４ｐとに分離するようにしたため、製造工程においてｎ側電極５及びｐ側電極６を構成する金属材料のマイグレーションを防止することができる。
【０１３２】
このため、従来マイグレーションが起こりやすく、使用が難しかったＡｇを用いても、マイグレーションを起こすことなくｎ側電極５及びｐ側電極６を形成することができる。
また、Ａｇは、導電性が高いとともに、特に短波長の光の反射率が高いため、青色などの短波長の光を発光する半導体発光素子の光取り出し効率を向上することができる。
【実施例】
【０１３３】
ｎ側電極及びｐ側電極の電極材料としてＡｇを用い、図４に示した構成の第１実施形態の変形例に係る半導体発光素子を、本発明の製造方法により作製した。また、比較例として電極材料にＡｇを用いない半導体発光素子を作製し、発光出力の比較をした。
【０１３４】
実施例としてサンプル１を作製した。サンプル１は、サファイア製の基板上に、ＧａＮ系化合物半導体を用いたｎ型半導体層、活性層及びｐ型半導体層を順次積層して、半導体積層体を形成した。
次に、ＲＩＥにより、半導体積層体の一部分について、ｐ型半導体層及び活性層を除去し、ｎ型半導体層が露出した段差部を形成した。
【０１３５】
次に、全面電極層として、スパッタリングによりＩＴＯ膜を半導体積層体の表面全体に積層し、ｎ型半導体層とｐ型半導体層とを短絡させた。
次に、ｎ型半導体層とｐ型半導体層とを短絡させた状態で、全面電極層上にパッド電極であるｎ側電極及びｐ側電極を形成する領域に開口を有するフォトレジストマスクを形成し、スパッタリングにより下層側から順に、Ｒｈ／Ａｇ／Ｎｉ／Ｗ／Ａｕ／Ｗ／Ｎｉ／ＳｉＯ２（＝１／１００／１００／１００／５００／３０／６／３０［ｎｍ］）を積層した多層膜を形成した。そして、フォトレジストマスクを除去することにより、ｎ側電極及びｐ側電極を形成した。
【０１３６】
次に、電極材料であるＡｇのマイグレーションを防止すための絶縁膜（バリア層）として、ＡＬＤ法により、Ａｌ２Ｏ３膜で表面を被覆した。
【０１３７】
その後、絶縁膜であるＡｌ２Ｏ３膜（＝１０ｎｍ）と全面電極層であるＩＴＯ膜（＝１７０ｎｍ）とを、同じエッチングマスクを用いてエッチングして、ｎ型半導体層とｐ型半導体層とを短絡させていた接続部を除去し、ｎ側電極とｐ側電極とを電気的に分離した。
更にまた、保護膜として、スパッタリングによりＳｉＯ２膜（＝２２０ｎｍ）で表面を被覆した。
【０１３８】
そして、保護膜及びバリア膜をエッチングして、ｎ側電極及びｐ側電極のワイヤボンディングするための接続面を露出させた。
最後に、ダイシングによりウェハを割断して、素子ごとに分割し、半導体発光素子を得た。
【０１３９】
また、比較例としてサンプル２を作製した。サンプル２は、前記したサンプル１の製造工程において、ｎ側電極及びｐ側電極として、下層側からＲｈ／Ｗ／Ａｕ（＝１００／５０／５００［ｎｍ］）を積層した金属多層膜を形成し、絶縁膜（バリア層）は形成せずに、保護膜としてスパッタリングによりＳｉＯ２膜を形成した。他の製造工程及び素子構造は、サンプル１と同様である。
【０１４０】
サンプル１及びサンプル２の発光出力Ｐｏを以下に示す。なお、素子サイズは、何れも７５０［μｍ］×５５０［μｍ］であり、電極間に１００［ｍＡ］の電流を流して発光させた。何れも３つの製造装置で作製した３つのサンプルの平均値を、サンプル１及びサンプル２の発光出力Ｐｏの値とした。個別の各サンプルは、発光波長が４５６．５〜４５８．８［ｎｍ］であったが、発光出力Ｐｏは、発光波長が４５５［ｎｍ］とした場合に補正し、その平均値を算出した。
【０１４１】
サンプル１の発光出力Ｐｏが１８０．５［ｍＷ］であるのに対して、サンプル２の発光出力Ｐｏは１７７．５［ｍＷ］であった。電極材料に発光波長（約４５５［ｎｍ］）における反射率の高いＡｇを用いることにより、発光出力を約１．７％向上することが確認された。
なお、何れのサンプルでも、電極材料のマイグレーションは認められなかった。
【符号の説明】
【０１４２】
１、１Ａ、１Ｂ  半導体発光素子
２      基板
３      半導体積層体
３１    ｎ型半導体層（第１半導体層）
３２    活性層
３３    ｐ型半導体層（第２半導体層）
３ａ    段差部
４      全面電極層(導体層)
４ｎ    全面電極（導体層）
４ｐ    全面電極（導体層）
５      ｎ側電極（第１電極）
５ａ    露出部
５ｂ    延長部
６      ｐ側電極（第２電極）
６ａ    露出部
６ｂ    延長部
７      絶縁膜（バリア層）
８      保護膜
９      カバー電極層（バリア層）
９ｎ、９ｐ  カバー電極（バリア層）
９ａ、９ｂ  露出部
２０    分割線
【図１】
0005857786.tif 000002
【図２】
0005857786.tif 000003
【図３Ａ】
0005857786.tif 000004
【図３Ｂ】
0005857786.tif 000005
【図３Ｃ】
0005857786.tif 000006
【図４】
0005857786.tif 000007
【図５】
0005857786.tif 000008
【図６】
0005857786.tif 000009
【図７Ａ】
0005857786.tif 000010
【図７Ｂ】
0005857786.tif 000011