(57)【特許請求の範囲】
【請求項１】
書込みビット線に結合された第1の不揮発性メモリ(NVM)ワンタイム書込み素子と、
前記第1のNVMワンタイム書込み素子をグランドに結合する第1の書込みアクセストランジスタであり、前記第1の書込みアクセストランジスタのゲートが書込みワード線に結合されている、第1の書込みアクセストランジスタと、
前記第1のNVMワンタイム書込み素子を読取りビット線に結合する第1の読取りアクセストランジスタであり、前記第1の読取りアクセストランジスタのゲートが読取りワード線に結合されている、第1の読取りアクセストランジスタと
を含み、
前記第1のNVMワンタイム書込み素子に対して書き込み動作をするときに、前記第1の読取りアクセストランジスタはオフにされ、前記第1の書込みアクセストランジスタはオンにされる、NVMビットセル。
【請求項２】
前記NVMワンタイム書込み素子がヒューズ、アンチヒューズ、および磁気トンネル接合(MTJ)のうちの少なくとも1つである、請求項1に記載のビットセル。
【請求項３】
前記書込みビット線に結合された第2のNVMワンタイム書込み素子と、
前記第2のNVMワンタイム書込み素子を前記グランドに結合する第2の書込みアクセストランジスタであり、前記第2の書込みアクセストランジスタのゲートが奇数書込みワード線に結合されている、第2の書込みアクセストランジスタと、
前記第2のNVMワンタイム書込み素子を奇数読取りビット線に結合する第2の読取りアクセストランジスタであり、前記第2の読取りアクセストランジスタのゲートが奇数読取りワード線に結合されている、第2の読取りアクセストランジスタと
をさらに含み、
前記第1の読取りアクセストランジスタを介して前記第１のNVMワンタイム書込み素子に結合する前記読取りビット線が、偶数読取りビット線であり、前記第1の読取りアクセストランジスタのゲートに結合される前記読取りワード線が、偶数読取りワード線である
請求項1に記載のビットセル。
【請求項４】
前記読取りビット線が低容量線であり、前記書込みビット線が低抵抗線である、請求項1に記載のビットセル。
【請求項５】
前記ビットセルが非正方形のダイ面積を占める、請求項1に記載のビットセル。
【請求項６】
前記ビットセルがメモリアレイに組み込まれる、請求項1に記載のビットセル。
【請求項７】
前記メモリアレイが、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定ロケーションデータユニットに組み込まれる、請求項6に記載のビットセル。
【請求項８】
請求項1に記載のNVMビットセルに含まれる前記第1のNVMワンタイム書込み素子から読み取る方法であって、
前記第1のNVMワンタイム書込み素子をグランドに結合する前記第1の書込みアクセストランジスタをオフにするために、低信号を前記書込みワード線に印加するステップと、
前記第1のNVMワンタイム書込み素子に結合された前記書込みビット線をゼロにバイアスするステップと、
前記第1のNVMワンタイム書込み素子を前記読取りビット線に結合する第1の読取りアクセストランジスタをオンにするために、高信号を前記読取りワード線に印加するステップと、
前記第1の読取りアクセストランジスタを介しておよび前記第1のNVMワンタイム書込み素子を介して、前記書込みビット線から前記読取りビット線へ電流を供給するために、前記読取りビット線に電圧を印加するステップと、
前記第1のNVMワンタイム書込み素子の状態を決定するために、前記第1のNVMワンタイム書込み素子を通る電流を感知するステップと
を含む方法。
【請求項９】
前記書込みビット線をバイアスするステップが、カラムキーパーによって実行される、請求項8に記載の方法。
【請求項１０】
前記第1のNVMワンタイム書込み素子を通る前記感知された電流を異なるNVMワンタイム書込み素子を通る第2の感知された電流と比較するステップをさらに含む請求項8に記載の方法。
【請求項１１】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに、前記第1のNVMワンタイム書込み素子を組み込むステップをさらに含む、請求項8に記載の方法。
【請求項１２】
不揮発性メモリ(NVM)ワンタイム書込み素子に書き込む方法であって、
NVMワンタイム書込み素子から読取りビット線を、読取りアクセストランジスタにより分離するステップと、
前記NVMワンタイム書込み素子に結合された書込みビット線に書込み電圧を印加するステップと、
前記書込みビット線から、書込みアクセストランジスタの結合されたグランドへ、前記NVMワンタイム書込み素子を介して電流を流すようにする前記書込みアクセストランジスタをオンにするために、高信号を書込みワード線に印加するステップと
を含む方法。
【請求項１３】
前記読取りビット線を分離するステップは、前記読取りアクセストランジスタをオフにするために、低信号を読取りワード線に印加するステップを含む請求項12に記載の方法。
【請求項１４】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに、前記NVMワンタイム書込み素子を組み込むステップをさらに含む、請求項12に記載の方法。
【請求項１５】
装置であって、
不揮発性メモリ(NVM)ワンタイム書込み素子と、
前記NVMワンタイム書込み素子に結合された前記NVMワンタイム書込み素子に書き込むための手段と、
NVMワンタイム書込み素子をグランドに結合する書込みトランジスタであり、前記書込みトランジスタのゲートが書込みワード線に結合されている、書込みトランジスタと、
前記NVMワンタイム書込み素子から読み取るための手段と、
前記NVMワンタイム書込み素子を前記読取り手段に結合する読取りトランジスタであり、前記読取りトランジスタのゲートが読取りワード線に結合されている、読取りトランジスタと
を含み、
前記NVMワンタイム書込み素子に対して書き込み動作をするときに、前記読取りトランジスタはオフにされ、前記書込みトランジスタはオンにされる、装置。
【請求項１６】
前記NVMワンタイム書込み素子がヒューズ、アンチヒューズ、eFUSE、および磁気トンネル接合(MTJ)のうちの少なくとも1つである、請求項15に記載の装置。
【請求項１７】
前記読取り手段が低容量であり、前記書込み手段が低抵抗である、請求項15に記載の装置。
【請求項１８】
前記NVMワンタイム書込み素子がメモリアレイに組み込まれる、請求項15に記載の装置。
【請求項１９】
前記メモリアレイが、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定ロケーションデータユニットのうちの少なくとも1つに組み込まれる、請求項18に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、2010年6月28日に出願された「Non-Volatile Memory with Split Write and Read Bitlines」という名称の米国仮特許出願第61/359,155号の利益を主張する。
【０００２】
本開示は、概して不揮発性メモリ(NVM)に関する。より詳細には、本開示は、ビット線を分割することによって不揮発性メモリのビットセルの性能を高めることに関する。
【背景技術】
【０００３】
eFUSEビットセルなど、不揮発性メモリ(NVM)のビットセルは、ビットセルに対する読取りおよび書込み動作のための単一のビット線、ならびに読取りおよび書込み動作のための単一のアクセストランジスタを有する。しかしながら、読取りおよび書込み動作は、異なる動作特性を有し、結果的に、NVMビットセルを設計するときに、競合をもたらす。従来のNVMビットセルについて、以下で図1を参照して説明する。
【０００４】
図1は、従来の不揮発性メモリビットセルを示す回路図である。NVMビットセル100は、ヒューズエレメント102およびアクセストランジスタ104を含む。ヒューズエレメント102は、ビット線112およびアクセストランジスタ104に結合される。アクセストランジスタ104のゲートは、ワード線114に結合される。
【０００５】
NVMビットセルにおける書込み動作は、低抵抗のビット線によって最もよく扱われる大きい電流を伴う。さらに、書込み動作のためのアクセストランジスタは、大きい電流を扱うために、大きいダイ面積を占める。低抵抗の大きいビット線は、大容量を有する。たとえば、いくつかの従来のビット線は、いくつかのピコファラドの静電容量を有する。
【０００６】
NVMビットセルにおける読取り動作は、低容量のビット線によって最もよく扱われる小さい感知電流を伴う。したがって、読取りおよび書込み動作のためのNVMビットセルを設計するとき、設計の競合が起こる。書込み動作のためのビット線の大容量によって、読取り速度が低くなり、平均およびサージ読取り電流が高くなる。NVMビットセルが読取りおよび書込み操作のための単一のビット線を共有する結果、NVMビットセルを、高電圧操作と低電圧操作の両方のために設計することができない。さらに、NVMビットセルの単一のビット線において複数の電圧(書込み電圧および読取り電圧)を操作することによって、NVMビットセルに結合された周辺回路の複雑度が増す。
【０００７】
NVMビットセルの代替の設計は、差動構成(differential arrangement)を含む。図2は、差動感知(differential sensing)を有する従来の不揮発性メモリビットセルを示す回路図である。NVMビットセル200は、奇数ビット線206に結合されたヒューズエレメント202および偶数ビット線226に結合されたヒューズエレメント222を含む。アクセストランジスタ204は、ヒューズエレメント202に結合され、奇数ワード線214によって制御される。アクセストランジスタ224は、ヒューズエレメント222に結合され、偶数ワード線234によって制御される。差動設計(differential design)は読取り性能を増加させることはできるが、ダイにおいて利用可能な導電線層(たとえば、金属層)が奇数ビット線206および偶数ビット線226によって共有されるので、第2のビット線を追加することはビット線の抵抗を増加させる。ビット線に割り当てられる導電線層が少ないとき、ビット線の抵抗が増加する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、より高信頼および高性能の不揮発性メモリビットセルが必要である。
【課題を解決するための手段】
【０００９】
一実施形態によれば、不揮発性メモリ(NVM)のビットセルは、書込みビット線に結合された第1のNVMワンタイム書込み素子を含む。ビットセルは、第1のNVMワンタイム書込み素子をグランドに結合する第1の書込みアクセストランジスタも含む。第1の書込みアクセストランジスタのゲートは、書込みワード線に結合される。ビットセルは、第1のNVMワンタイム書込み素子を読取りビット線に結合する第1の読取りアクセストランジスタも含む。第1の読取りアクセストランジスタのゲートは、読取りワード線に結合される。
【００１０】
別の実施形態によれば、不揮発性メモリ(NVM)ワンタイム書込み素子から読み取る方法は、NVMワンタイム書込み素子に結合された書込みビット線をゼロにバイアスするステップを含む。方法は、NVMワンタイム書込み素子を読取りビット線に結合する読取りアクセストランジスタをオンにするために、高信号を読取りワード線に印加するステップも含む。方法は、NVMワンタイム書込み素子の状態を決定するために、NVMワンタイム書込み素子を通る電流を感知するステップをさらに含む。
【００１１】
さらなる実施形態によれば、不揮発性メモリ(NVM)ワンタイム書込み素子に書き込む方法は、NVMワンタイム書込み素子に結合された書込みビット線に書込み電圧を印加するステップを含む。方法は、NVMワンタイム書込み素子に電流を流すようにする書込みアクセストランジスタをオンにするために、高信号を書込みワード線に印加するステップも含む。
【００１２】
さらに別の実施形態によれば、装置は、不揮発性メモリ(NVM)ワンタイム書込み素子を含む。装置は、NVMワンタイム書込み素子に結合されたNVMワンタイム書込み素子に書き込むための手段も含む。装置は、NVMワンタイム書込み素子をグランドに結合する書込みトランジスタをさらに含む。書込みトランジスタのゲートは、書込みワード線に結合される。装置は、NVMワンタイム書込み素子から読み取るための手段も含む。装置は、NVMワンタイム書込み素子を読取り手段に結合する読取りトランジスタをさらに含む。読取りトランジスタのゲートは、読取りワード線に結合される。
【００１３】
上記は、以下の詳細な説明がより理解され得るように、本開示の特徴および技術的な利点を、かなり大まかに概説したものである。本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に利用され得ることが、当業者には理解されよう。また、そのような等価の構成は、添付の特許請求の範囲で述べられるような本開示の教示から逸脱しないことが、当業者には認識されよう。機構と動作の方法との両方に関する、本開示の特性であると考えられる新規の特徴は、添付の図面とともに考慮されることで、さらなる目的および利点とともに、以下の説明からより理解されるだろう。しかしながら、図面の各々は例示および説明のみを目的に与えられ、本開示の範囲を定めることを目的とはしないことを、明確に理解されたい。
【００１４】
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【００１５】
【図１】従来の不揮発性メモリビットセルを示す回路図である。
【図２】差動感知を有する従来の不揮発性メモリビットセルを示す回路図である。
【図３】一実施形態による例示的な不揮発性メモリビットセルを示す回路図である。
【図４】一実施形態による差動感知を有する例示的な不揮発性メモリビットセルを示す回路図である。
【図５】一実施形態による不揮発性メモリビットセルの例示的なアレイを示す回路図である。
【図６】一実施形態による例示的な不揮発性メモリビットセルに等価の回路を示す回路図である。
【図７】一実施形態によるビットセル高さによって異なるビットセルの抵抗を示すグラフである。
【図８】本開示の一実施形態を有利に使用できる例示的なワイヤレス通信システムを示すブロック図である。
【図９】一実施形態による、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１６】
読取りおよび書込み動作のための別々の物理的ビット線を有する不揮発性メモリ(NVM)ビットセルは、単一のビット線NVMビットセルと比較して向上した読取りおよび書込み性能を提供する。NVMビットセルにおけるビット線の各々は、読取りまたは書込み動作のために設計される。したがって、読取り動作の間に低ビット線容量が提供され、書込み動作の間に低抵抗が提供される。
【００１７】
図3は、一実施形態による例示的な不揮発性メモリビットセルを示す回路図である。NVMビットセル300は、書込みビット線322に結合されたメモリ要素302を含む。メモリ要素302は、たとえば、ヒューズ、アンチヒューズ、eFUSE、または磁気トンネル接合(MTJ)でもよい。一実施形態によれば、メモリ要素302は、ワンタイム書込みデバイスであり、ビットセルごとに多くとも1回書き込まれる。書込みアクセストランジスタ306は、メモリ要素302およびグランドに結合される。書込みアクセストランジスタ306のゲートは、書込みワード線316に結合される。読取りアクセストランジスタ304は、メモリ要素302および読取りビット線324に結合される。読取りアクセストランジスタ304のゲートは、読取りワード線314に結合される。
【００１８】
一実施形態によれば、読取りビット線324は、高性能の読取り動作のために設計された低容量ビット線である。一実施形態によれば、書込みビット線322は、高電流書込み動作のために設計された低抵抗ビット線である。書込みビット線322の抵抗は、金属層を書込みビット線322に追加することによって低減され得る。
【００１９】
書込み動作は、読取りビット線324を分離し、読取りワード線314に低信号を入力することによって、メモリ要素302において実行され得る。書込み電圧は、書込みビット線322に印加され、高信号は書込みワード線316に印加される。一実施形態によれば、書込み電圧は1.8ボルトであり、高信号は1.0ボルトである。書込みアクセストランジスタ306は、電流が、メモリ要素302を通って、書込みビット線322から、書込みアクセストランジスタ306に結合されたグランドに流れることができるようにするためにオンになる。一実施形態によれば、メモリ要素302はヒューズエレメントであり、メモリ要素302を通る電流はヒューズを遮断し、結果的に、読取り動作の間、メモリ要素302において開回路となる。
【００２０】
読取り動作は、ワード線316に低信号を入力することによって、メモリ要素302において実行され得る。書込みビット線322は、カラムキーパー(図示せず)によってゼロにバイアスされ、高信号は、読取りワード線314に印加される。一実施形態によれば、高信号は、1.0ボルトである。読取りアクセストランジスタ304は、電流を、メモリ要素302を通って書込みビット線322から読取りビット線324に伝えるためにオンになる。メモリ要素302の状態を決定するために、メモリ要素302を通る電流量が測定され得る。たとえば、メモリ要素302がヒューズであり、電流がメモリ要素302を通過しない場合、メモリ要素は「0」であり得る。代わりに、メモリ要素302がヒューズであり、電流がメモリ要素302を通過する場合、メモリ要素は「1」であり得る。一実施形態によれば、メモリ要素302を通る電流は、読取りビット線324に電圧を印加することによって感知される。読取りビット線324の電圧が著しく上昇する場合、メモリ要素302は開回路である。読取りビット線324の電圧がそれほど上昇しない場合、メモリ要素302は短絡回路である。
【００２１】
低容量読取りビット線324をNVMビットセル300に配置することによって、図3の例示的なNVMビットセル設計は、読取り性能を向上させる。追加の読取りビット線324および読取りアクセストランジスタ304は、追加のダイ面積を占めるが、読取りアクセストランジスタ304が占めるダイ面積は書込みアクセストランジスタ306が占めるダイ面積よりもかなり小さい。したがって、図3の例示的なNVMビットセル設計300が占める全体的なダイ面積は、それほど増加しない。
【００２２】
別の実施形態によれば、読取りビット線は、差動NVMビットセル設計に追加される。図4は、一実施形態による差動感知を有する例示的な不揮発性メモリビットセルを示す回路図である。差動NVMビットセル400は、書込みビット線430を含む。書込みビット線430は、メモリ要素402、412に結合され、それらによって共有される。メモリ要素402は、読取りアクセストランジスタ404および書込みアクセストランジスタ406に結合される。書込みアクセストランジスタ406は、メモリ要素402をグランドに結合し、偶数書込みワード線410によって制御される。読取りアクセストランジスタ404は、メモリ要素402を偶数読取りビット線444に結合し、偶数読取りワード線408によって制御される。
【００２３】
メモリ要素412は、書込みアクセストランジスタ416および読取りアクセストランジスタ414に結合される。書込みアクセストランジスタ416は、メモリ要素412をグランドに結合し、奇数書込みワード線420によって制御される。読取りアクセストランジスタ414は、メモリ要素412を奇数読取りビット線442に結合し、奇数読取りワード線418によって制御される。
【００２４】
差動NVMビットセルにおける読取り動作中に、メモリ要素412を通る感知された電流は、メモリ要素402を通る感知された電流と比較され得る。たとえば、演算増幅器(図示せず)は、偶数読取りビット線444および奇数読取りビット線442に存在する電圧を比較することができる。
【００２５】
差動NVMビットセル400は、低抵抗を有する単一の書込みビット線430を含む。書込みビット線430と他の書込みビット線(図示せず)との間で共有されるリソース(たとえば、金属線)を低減することによって、単一の書込みビット線430の抵抗は、最小限に抑えられる、または低減され得る。読取りビット線442、444は、大きい電流書込み動作を扱うNVMビットセル400の能力に影響を及ぼすことなく、読取り動作を向上させるために、低容量を有するように設計されている。
【００２６】
図5は、一実施形態による不揮発性メモリビットセルの例示的なアレイを示す回路図である。アレイ500は、いくつかのビットセル570を含む。たとえばビットセル570など、各ビットセルは、読取りアクセストランジスタ504および書込みアクセストランジスタ506に結合されたメモリ要素502を含む。ビットセル570のメモリ要素502は、書込みビット線WBL0に結合される。書込みアクセストランジスタ506のゲート516は、書込みワード線WWL0に結合され、読取りアクセストランジスタ504のゲート514は、読取りワード線RWL0に結合される。読取りアクセストランジスタ504は、メモリ要素502を読取りビット線RBL0に結合する。書込みアクセストランジスタ506は、メモリ要素502をソース線SL0に結合し、ソース線は、たとえばグランドに結合され得る。
【００２７】
ビットセル570は、ビット線RBL0およびWBL0、RBL1およびWBL1、ならびにRBLnおよびWBLnに対応する列550、552、554に沿って繰り返される。アレイ500には3列のみが示されているが、追加の列が存在してもよい。また、ビットセル570は、ワード線RWL0およびWWL0、RWL1およびWWL1、RWL2およびWWL2、ならびにRWLnおよびWWLnに対応する行560、562、564、566に沿って繰り返される。アレイ500には4行のみが示されているが、追加の行が存在してもよい。
【００２８】
別々の書込みパスおよび読取りパスを有する不揮発性メモリ(NVM)ビットセルによって、より良い読取り動作性能、より低い読取り動作消費電力、およびより速い読取り動作速度が可能になる。さらに、低電圧読取り動作パスを高電圧書込み動作パスと分離することによって、周辺回路の複雑さが著しく低減し、結果的に、周辺回路によって消費されるダイ面積が低減する。
【００２９】
非正方形のビットセルジオメトリを選択することによって、抵抗を最低限に抑える、または低減することによって、NVMビットセルの性能は、さらに向上し得る。図6は、一実施形態による例示的なNVMビットセルに等価の回路を示す回路図である。抵抗602はチップレベルの寄生抵抗を表し、抵抗606はビット線抵抗を表し、抵抗612はソース寄生抵抗を表す。トランジスタ604は列選択トランジスタを表し、トランジスタ610はプログラムトランジスタを表す。メモリ要素608は、ビット線抵抗606とプログラムトランジスタ610との間に結合される。
【００３０】
ビットセルジオメトリを選択するとき、ビットセルの高さとビットセルの幅との間にトレードオフが生じる。より高いビットセルでは、プログラムトランジスタ抵抗610はより低くなるが、ビット線抵抗606はより高くなる。より短いビットセルでは、プログラムトランジスタ抵抗610はより高くなるが、ビット線抵抗606はより低くなる。所与のビットセル幅について、ビット線抵抗606およびプログラムトランジスタ抵抗610の実効抵抗は、以下によって与えられる。
Reff=n*Rm*y+Rds/(f*y)
式中、nはビット線当たりの行の数、Rmは単位高さ当たりのビット線抵抗、yはビットセル高さ、Rdsはプログラムトランジスタ線形抵抗、およびfはビットセルレイアウト内部のレイアウトフィンガーの数である。
【００３１】
図7は、一実施形態によるビットセル高さによって異なるビットセルの抵抗を示すグラフである。グラフ700は、ビットセル高さによって異なる実効抵抗を線702に示す。また、グラフ700は、ビットセル高さによって異なるビットセルサイズを線704に示す。グラフ700は、常に最小の抵抗が最小のセル高さで達成されるとは限らないことを示す。
【００３２】
図8は、本開示の実施形態を有利に使用できる例示的なワイヤレス通信システム800を示すブロック図である。例示のために、図8は、3つの遠隔ユニット820、830および850ならびに2つの基地局840を示している。ワイヤレス通信システムがこれよりも多くの遠隔ユニットおよび基地局を有してもよいことが、認識されよう。遠隔ユニット820、830および850は、ICデバイス825A、825Cおよび825Bを含み、これらは開示済みの不揮発性メモリを含む。ICを含む任意のデバイスは、基地局、スイッチングデバイスおよびネットワーク機器を含む、本明細書で開示された不揮発性メモリビットセルも含み得ることが認識されよう。図8は、基地局840から遠隔ユニット820、830、および850への順方向リンク信号880、ならびに遠隔ユニット820、830、および850から基地局840への逆方向リンク信号890を示す。
【００３３】
図8では、遠隔ユニット820は携帯電話として示され、遠隔ユニット830はポータブルコンピュータとして示され、遠隔ユニット850はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、個人情報端末のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図8は、本開示の教示に従った遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、メモリデバイスを含む任意のデバイスにおいて適切に利用され得る。
【００３４】
図9は、上記で開示した不揮発性メモリビットセルなど、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために用いられる、設計用ワークステーションを示すブロック図である。設計用ワークステーション900は、オペレーティングシステムソフトウェア、支援ファイル、および、CadenceまたはOrCADのような設計用ソフトウェアを含むハードディスク901を含む。設計用ワークステーション900はまた、回路910の設計または、不揮発性メモリのような半導体コンポーネント912の設計を容易にするために、ディスプレイを含む。記憶媒体904が、回路設計910または半導体コンポーネント912を有形に記憶するために提供される。回路設計910または半導体コンポーネント912は、GDSIIまたはGERBERのようなファイルフォーマットで、記憶媒体904に記憶され得る。記憶媒体904は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらに、設計用ワークステーション900は、記憶媒体904からの入力を受け入れ、または記憶媒体904に出力を書き込むための、駆動装置903を含む。
【００３５】
記憶媒体904に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィのような連続書込ツールのためのマスクパターンデータを、特定することができる。データはさらに、論理シミュレーションと関連付けられたタイミングダイヤグラムまたはネット回路のような、論理検証データを含み得る。記憶媒体904にデータを提供すると、半導体ウェハを設計するためのプロセスの数が減少することで、回路設計910または半導体コンポーネント912の設計が容易になる。
【００３６】
ファームウェアおよび/またはソフトウェア実装形態の場合、これらの方法は、本明細書で説明する機能を実行するモジュール(たとえば、プロシージャ、関数など)によって実装されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現化する任意の機械可読媒体を使用してもよい。たとえば、ソフトウェアコードはメモリに記憶され、プロセッサユニットにより実行されてもよい。メモリは、プロセッサユニット内に実装されてもよく、またはプロセッサユニットの外部に実装されてもよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、または他のメモリのいずれかの種類を指し、メモリのいかなる特定の種類またはメモリの数、あるいはメモリが記憶される媒体の種類に限定されない。
【００３７】
ファームウェアおよび/またはソフトウェアで実装する場合、機能は、コンピュータ可読媒体上に1つもしくは複数の命令またはコードとして記憶されてもよい。この例には、データ構造によって符号化されたコンピュータ可読媒体、およびコンピュータプログラムによって符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく、一例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令またはデータ構造の形で記憶するのに使用することができ、かつコンピュータからアクセスすることのできる任意の他の媒体を備えてよく、本明細書で使用するディスク(diskおよびdisc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、フレキシブルディスク、およびブルーレイディスクを含み、ディスク(disk)は通常、データを磁気的に再生し、一方、ディスク(disc)はデータをレーザによって光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含めるべきである。
【００３８】
命令および/またはデータは、コンピュータ可読媒体上に記憶されるだけでなく、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置には、命令およびデータを示す信号を有するトランシーバを含めてもよい。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲において概説する機能を実施させるように構成される。
【００３９】
特定の回路について説明したが、当業者には、本開示を実施するうえで開示された回路のすべてが必要とされるわけではないことが理解されよう。さらに、本開示に対する注目を維持するためにある公知の回路については説明していない。同様に、説明は特定の位置における論理「0」および論理「1」に言及しているが、本発明の動作に影響を与えずに論理値を切り替え、それに応じて回路の残りの部分が調整されてもよいことが当業者には理解されよう。
【００４０】
本開示およびその利点について詳しく説明したが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用および改変を施せることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが逆転した場合には、上は下に、下は上になる。さらに、横向き、上および下は、基板または電子デバイスの側面を指すことがある。さらに、本出願の範囲は、本明細書において説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の実施形態に限定されるものではない。当業者には本開示から容易に理解されるように、本明細書で説明した対応する実施形態と実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、物質組成、手段、方法、またはステップを、本開示に従って利用してもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質組成、手段、方法、またはステップを範囲内に含むものである。
【符号の説明】
【００４１】
100  NVMビットセル
102  ヒューズエレメント
104  アクセストランジスタ
112  ビット線
114  ワード線
200  NVMビットセル
202  ヒューズエレメント
206  奇数ビット線
214  奇数ワード線
222  ヒューズエレメント
224  アクセストランジスタ
226  偶数ビット線
234  偶数ワード線
300  NVMビットセル
302  メモリ要素
304  読取りアクセストランジスタ
306  書込みアクセストランジスタ
314  読取りワード線
316  書込みワード線
322  書込みビット線
324  読取りビット線
400  差動NVMビットセル
402  メモリ要素
404  読取りアクセストランジスタ
406  書込みアクセストランジスタ
408  偶数読取りワード線
410  偶数書込みワード線
412  メモリ要素
414  読取りアクセストランジスタ
416  書込みアクセストランジスタ
418  奇数読取りワード線
420  奇数書込みワード線
430  書込みビット線
442  奇数読取りビット線
444  偶数読取りビット線
500  アレイ
504  読取りアクセストランジスタ
506  書込みアクセストランジスタ
514  ゲート
516  ゲート
570  ビットセル
602  抵抗
606  抵抗
608  メモリ要素
610  トランジスタ
612  抵抗
800  ワイヤレス通信システム
820  遠隔ユニット
825A  ICデバイス
825B  ICデバイス
825C  ICデバイス
830  遠隔ユニット
840  基地局
850  遠隔ユニット
880  順方向リンク信号
890  逆方向リンク信号
900  設計用ワークステーション
901  ハードディスク
903  駆動装置
904  記憶媒体
910  回路
912  半導体コンポーネント
【図１】
0005922652.tif 000002
【図２】
0005922652.tif 000003
【図３】
0005922652.tif 000004
【図４】
0005922652.tif 000005
【図５】
0005922652.tif 000006
【図６】
0005922652.tif 000007
【図７】
0005922652.tif 000008
【図８】
0005922652.tif 000009
【図９】
0005922652.tif 000010