(57)【特許請求の範囲】
【請求項１】
エピタキシャルウエーハの製造方法であって、
シリコン基板に酸素析出熱処理を施し、その後、エピタキシャル層を形成して前記エピタキシャル層の形成後におけるリーク電流の値が１．５Ｅ−１０Ａ以下のエピタキシャルウエーハを製造するとき、
前記エピタキシャル層の形成後における拡散電流の値が１．５Ｅ−１０Ａ以下となるように、前記酸素析出熱処理の温度と時間、および形成するエピタキシャル層の厚さを制御して製造し、
前記酸素析出熱処理の温度と時間、およびエピタキシャル層の厚さを制御する際、
予備試験として、予め、試験用のシリコン基板に酸素析出熱処理を施し、エピタキシャル層を形成し、ＰＮ接合を形成して拡散電流を測定し、該拡散電流の値と、前記酸素析出熱処理の温度と時間と、エピタキシャル層の厚さとの相関関係を求めておき、
該相関関係から、前記拡散電流の値が１．５Ｅ−１０Ａ以下となる酸素析出熱処理の温度と時間と、エピタキシャル層の厚さを決定し、該決定に基づいて制御することを特徴とするエピタキシャルウエーハの製造方法。
【請求項２】
前記予備試験として、さらに、予め、試験用のシリコン基板に酸素析出熱処理を施し、エピタキシャル層を形成し、ＰＮ接合を形成して発生電流を測定し、
前記発生電流の値が１．５Ｅ−１０Ａ以下となり、前記拡散電流の値が１．５Ｅ−１０Ａ以下となる酸素析出熱処理の温度と時間と、エピタキシャル層の厚さを決定し、該決定に基づいて制御することを特徴とする請求項１に記載のエピタキシャルウエーハの製造方法。
【請求項３】
前記酸素析出熱処理の条件を制御することにより、格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層を形成することを特徴とする請求項１又は請求項２に記載のエピタキシャルウエーハの製造方法。
【請求項４】
前記形成するエピタキシャル層の厚さを５μｍ以上５０μｍ以下とすることを特徴とする請求項１ないし請求項３のいずれか一項に記載のエピタキシャルウエーハの製造方法。
【請求項５】
前記酸素析出熱処理により、シリコン基板中の格子間酸素を０．０１ｐｐｍａ以上析出させることを特徴とする請求項１ないし請求項４のいずれか一項に記載のエピタキシャルウエーハの製造方法。
【請求項６】
請求項１ないし請求項５のいずれか一項に記載のエピタキシャルウエーハの製造方法により製造したエピタキシャルウエーハを用いて固体撮像素子を製造することを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウエーハの製造方法およびエピタキシャルウエーハならびに固体撮像素子の製造方法および固体撮像素子に関する。
【背景技術】
【０００２】
メモリ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコン基板にも高品質化が要求され、これに対応した各種シリコン基板が開発されている。
固体撮像素子においては、シリコン基板の品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウエーハ表層部の結晶性は重要である。表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温処理、２）引き上げ条件の改善によりグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥を低減、３）エピタキシャル成長ウエーハ等が開発されている。
【０００３】
従来、固体撮像素子特性そのものを指標としたシリコンウェーハ特性や、リーク電流を指標としたものなど、いろいろな観点から固体撮像素子の作製基板として最適なものが何であるかの、研究開発が行われ、特許も数多く公開されている。
固体撮像素子用の基板としては、結晶育成時のＧｒｏｗｎ−ｉｎ欠陥の影響を排除するため基本的にエピタキシャルウェーハが使用されている。このエピタキシャルウエーハを採用するにあたり、エピタキシャル成長装置（ＥＰ炉）からの金属汚染の影響を排除する目的で、エピタキシャルウエーハにゲッタリング能力を付加させる。
【０００４】
このゲッタリング方法としてはＩＧ（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）やＥＧ（Ｅｘｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）など数多くの手法があるが、近年の平坦化要求の厳密化により、両面研磨ウェーハが採用されるようになってからは、ＩＧ手法に着目した検討が多くなされ、特許も公開されている。このＩＧはすなわち、酸素析出によるゲッタリングをするものであり、この観点から、析出状態を規定した特許は数多くあるが、いずれもゲッタリングの観点であり、シリコン基板中の重金属をゲッタリングしデバイス活性層への影響を低減するものである。
【０００５】
特許文献１においては、シリコン基板の製造方法として、炭素をドープした結晶を作製し、エピタキシャル層の厚さを５μｍ以下とすることで、基板に酸素析出を作りこむことを規定したものである。炭素をドープすることで析出を促進し、酸素析出（ＢＭＤ）を十分作りこみ、ゲッタリング能力を付加し、かつ析出サイズを小さくすることで、基板そりを低減することなどが公開されている。特許文献２も固体撮像素子用ウェーハを規定しており、エピタキシャルウエーハの固溶酸素および炭素濃度を規定している。特許文献３も固体撮像素子用ウェーハを規定しており、エピタキシャルウエーハの酸素、炭素濃度に加え、ドーパント濃度（ボロン）を規定し、かつ析出に供する熱処理条件を規定している。さらに、特許文献４においては、白傷を指標に、白傷が発生しないようにシミュレーションを行い結晶育成をすることが公開されている。
以上のように多くの文献が公開されているが、いずれも基板のゲッタリング能力に影響する析出についてのみ議論されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２０４５３４号公報
【特許文献２】国際公開第２００８−０２９９１８
【特許文献３】国際公開第２００９−０７５２８８
【特許文献４】特開２００９−２１２３５３号公報
【特許文献５】特開２００３−１００７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方、固体撮像素子において、ストリエーションと呼ばれるリング状の感度ムラが生じることがある。これはウエーハ面内でリング状に観察され、シリコン基板が影響していると考えられている。すなわちウエーハ面内において、感度ムラが生じていることになる。
【０００８】
この原因としては、基板の酸素析出が影響していることが当然考えられ、この影響を緩和するための特許として、例えば特許文献５においては、基板析出からの影響、すなわち拡散電流を緩和する方法として種々の方法が公開されている。しかしこれらも、エピタキシャルウエーハのうち、基板自体に関連したものである。これらの方法を用いてもストリエーションが発生する場合があった。
【０００９】
本発明者がこのストリエーションの現象を検討するため、シリコンエピタキシャルウェーハ上に多数の接合構造を形成し、リーク電流を測定した。その結果、ストリエーションが発生する固体撮像素子形成に用いたエピタキシャルウエーハにおいて、リング状のリーク電流の分布を観察することが出来た。このデータを詳細に検討した結果、酸素関連の欠陥を起因とするストリエーションの発生とリーク電流値の具体的な関係を見出した。
【００１０】
そこで本発明は、上記問題点に鑑みてなされたものであって、例えばＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される最適な基板として、ストリエーションの発生を抑制することができるエピタキシャルウエーハおよびその製造方法ならびに固体撮像素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、エピタキシャルウエーハの製造方法であって、シリコン基板に酸素析出熱処理を施し、その後、エピタキシャル層を形成してエピタキシャルウエーハを製造するとき、前記酸素析出熱処理の条件を制御して、前記エピタキシャル層の形成後におけるリーク電流の値が１．５Ｅ−１０Ａ以下のエピタキシャルウエーハを製造することを特徴とするエピタキシャルウエーハの製造方法を提供する。
【００１２】
このような本発明の製造方法であれば、酸素関連の欠陥を起因として、ストリエーションが発生するのを効率良く抑制することができるエピタキシャルウエーハを得ることができる。
【００１３】
このとき、前記酸素析出熱処理の条件を制御することにより、格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層を形成することができる。
【００１４】
このようにすれば、エピタキシャル層内の酸素関連の欠陥の発生を抑制することができ、ストリエーションが発生するのを抑制することができる。また、酸素析出熱処理を施しているため、シリコン基板内にＢＭＤを形成することができ、ゲッタリング能力を付与することができる。これにより固体撮像素子形成の際の暗電流、白傷を防止できる。
なお、酸素析出熱処理の条件は特に限定されず、その後に形成するエピタキシャル層における格子間酸素濃度が上記数値範囲となるように適宜決定することができる。下限は特に限定されず、例えば０ａｔｏｍｓ／ｃｍ３とすることができる。
【００１５】
また、前記シリコン基板に酸素析出熱処理を施し、エピタキシャル層を形成するとき、前記エピタキシャル層の形成後における拡散電流の値が１．５Ｅ−１０Ａ以下となるように、前記酸素析出熱処理の温度と時間、および形成するエピタキシャル層の厚さを制御して製造することができる。
【００１６】
このようにすれば、エピタキシャルウエーハのうち、基板内のＢＭＤを起因とするストリエーションの発生も抑制することができる。
なお、制御する拡散電流の下限は特に限定されず、例えば０Ａとすることができる。
【００１７】
また、前記酸素析出熱処理の温度と時間、およびエピタキシャル層の厚さを制御する際、予め、試験用のシリコン基板に酸素析出熱処理を施し、エピタキシャル層を形成し、ＰＮ接合を形成して拡散電流を測定し、該拡散電流の値と、前記酸素析出熱処理の温度と時間と、エピタキシャル層の厚さとの相関関係を求めておき、該相関関係から、前記拡散電流の値が１．５Ｅ−１０Ａ以下となる酸素析出熱処理の温度と時間と、エピタキシャル層の厚さを決定し、該決定に基づいて制御することができる。
【００１８】
このようにすれば、より確実に、拡散電流の値が１．５Ｅ−１０Ａ以下となるエピタキシャルウエーハを製造することができ、ストリエーションが発生しにくいものを得ることができる。
【００１９】
また、前記形成するエピタキシャル層の厚さを５μｍ以上５０μｍ以下とすることができる。
【００２０】
このようにエピタキシャル層の厚さを５μｍ以上とすれば、リーク電流（特には拡散電流）の測定を適切に行えたり、酸素析出がリーク電流に及ぼす影響をさらに適格に制御することができる。また拡散電流をより低減することができる。
また、固体撮像素子での使用を考慮するとエピタキシャル層の厚さは５０μｍ以下の範囲で十分である。
【００２１】
また、前記酸素析出熱処理により、シリコン基板中の格子間酸素を０．０１ｐｐｍａ以上析出させることができる。
【００２２】
このようにすれば、ＢＭＤが十分に形成され、ゲッタリング能力をより確実に有するものを得ることができる。
【００２３】
また、上記エピタキシャルウエーハの製造方法により製造したエピタキシャルウエーハを用いて固体撮像素子を製造することができる。また、該固体撮像素子の製造方法により製造した固体撮像素子であれば、エピタキシャル層内の酸素関連の欠陥を起因とするストリエーションの発生を抑制することができる。また、ゲッタリング能力を有し、白傷等を抑制できる。歩留り高く、高品質のデバイスを提供することができる。
【００２４】
また、本発明は、シリコン基板上にエピタキシャル層を有するエピタキシャルウエーハであって、エピタキシャルウエーハにおけるリーク電流の値が１．５Ｅ−１０Ａ以下のものであることを特徴とするエピタキシャルウエーハを提供する。
【００２５】
このような本発明のエピタキシャルウエーハであれば、酸素関連の欠陥を起因として、ストリエーションが発生するのを効率良く抑制可能なものとすることができる。
【００２６】
また、前記シリコン基板は酸素析出熱処理が施されて格子間酸素が析出されたものであり、該エピタキシャル層内の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のものとすることができる。
【００２７】
このようなものであれば、エピタキシャル層内の酸素関連の欠陥の発生が抑制され、ストリエーションの発生を抑制可能なものとすることができる。また、酸素析出熱処理が施されているため、シリコン基板内にＢＭＤが形成されており、ゲッタリング能力を有する。これにより固体撮像素子形成の際の暗電流、白傷を防止することができる。
【００２８】
また、前記エピタキシャル層における格子間酸素濃度が最大の箇所が前記シリコン基板との界面であるものとすることができる。
【００２９】
このようなものであれば界面より表面側は、格子間酸素濃度がより低濃度であり、エピタキシャル層内の酸素関連の欠陥の発生をより効果的に抑制することができる。
【００３０】
また、前記エピタキシャルウエーハにおける拡散電流の値が１．５Ｅ−１０Ａ以下のものとすることができる。
【００３１】
このようなものであれば、エピタキシャルウエーハのうち、基板内のＢＭＤを起因とするストリエーションの発生も抑制可能なものとすることができる。
【００３２】
また、前記エピタキシャル層の厚さが５μｍ以上５０μｍ以下とすることができる。
【００３３】
このようにエピタキシャル層の厚さが５μｍ以上であれば、リーク電流（特には拡散電流）の測定をより適切に行えたり、酸素析出がリーク電流に及ぼす影響をさらに適格に制御することができる。また、拡散電流をより低減することができる。
また、固体撮像素子での使用を考慮するとエピタキシャル層の厚さは５０μｍ以下の範囲で十分である。
【００３４】
また、前記シリコン基板は酸素析出熱処理が施されて０．０１ｐｐｍａ以上の格子間酸素が析出されたものとすることができる。
【００３５】
このようなものであれば、ＢＭＤが十分に形成され、ゲッタリング能力をより確実に有するものとすることができる。
【発明の効果】
【００３６】
以上のような本発明のエピタキシャルウエーハの製造方法やエピタキシャルウエーハであれば、固体撮像素子において、酸素関連の欠陥を起因としてストリエーションが発生するのを抑制することができる。
また、本発明の固体撮像素子の製造方法や固体撮像素子であれば、ストリエーションが発生するのを抑制でき、歩留り高く、高品質のデバイスを提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明のエピタキシャルウエーハの一例を示す概略図である。
【図２】本発明の固体撮像素子の一例を示す概略図である。
【図３】本発明のエピタキシャルウエーハの製造方法および固体撮像素子の製造方法の一例を示すフロー図である。
【図４】実験１でのエピタキシャルウエーハにおける格子間酸素濃度プロファイルの分析結果である。
【図５】実験１でのエピタキシャルウエーハにおける発生電流の面内分布を示す図である。
【図６】リーク電流の温度特性の一例を示すグラフである。
【図７】実験１でのＣＬ測定で得られたスペクトルの一例を示すグラフである。
【図８】実験１での発光スペクトルの発光線量とリーク電流値の関係を示すグラフである
【図９】実験１での発光スペクトルの発光線量と、エピタキシャル層／シリコン基板界面の格子間酸素濃度の関係を示すグラフである。
【図１０】実験２でのリーク電流（拡散電流）の面内分布とＸ線ＴＯＰＯによるシリコン基板の酸素析出分布を示す図である。
【図１１】実験２での、エピタキシャル層の厚さごとの、酸素析出物のサイズ・密度とリーク電流との関係を示すグラフである。
【図１２】実験２での、拡散電流の面内分布と、エピタキシャル層の厚さ、酸素析出物のサイズ、密度との関係を示す図である。
【図１３】ゲッタリング能力と酸素析出量の関係を示すグラフである。
【発明を実施するための形態】
【００３８】
以下、本発明のエピタキシャルウエーハについて、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明者が、固体撮像素子におけるストリエーションの発生と、その固体撮像素子形成に用いたエピタキシャルウエーハにおけるリーク電流値との関係について鋭意研究を行ったところ、１．５Ｅ−１０Ａというリーク電流値の臨界値を見出した。
さらには、より具体的には、例えば発生電流に関しては、エピタキシャルウエーハのうち、エピタキシャル層中の酸素濃度が重要な働きをすること、そして、１．５Ｅ−１０Ａ以下の発生電流のエピタキシャルウエーハを得るには、エピタキシャル層中の格子間酸素濃度を酸素析出熱処理の条件により制御すれば良いことを見出した。
また、例えば拡散電流に関しては、基板中の酸素析出物の密度、サイズ、そしてエピタキシャル層の厚さが関係していること、そして、１．５Ｅ−１０Ａ以下の拡散電流のエピタキシャルウエーハを得るには、酸素析出熱処理の条件およびエピタキシャル層の厚さを制御すれば良いことを見出した。
本発明者はこれらのことを見出し、本発明を完成させた。
【００３９】
図１に本発明のエピタキシャルウエーハの一例を示す。
本発明のエピタキシャルウエーハ１では、シリコン基板２上にエピタキシャル層３（例えばシリコンエピタキシャル層）が形成されている。
まず、シリコン基板２はエピタキシャル層３の形成前に予め酸素析出熱処理が施されたものであり、基板内の格子間酸素が該熱処理によって析出されている。
格子間酸素の析出量は特に限定されないが、例えば酸素析出熱処理によって０．０１ｐｐｍａ以上の格子間酸素が析出されたものとすることができる。このような析出量であれば、基板内に十分な量のＢＭＤが形成され、ゲッタリング能力をより効果的に発揮することができる。これにより重金属不純物等による汚染を防ぎ、固体撮像素子形成の際の暗電流、白傷の発生を防止できる。
【００４０】
この他、格子間酸素の析出に関して以下の点が挙げられる。
エピタキシャル層３内の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となっており、この範囲におさまるように、シリコン基板２内の酸素析出熱処理による格子間酸素の析出量が調整されている。格子間酸素濃度がこのような範囲であれば、エピタキシャル層３内の酸素関連の欠陥の発生を抑制することができる。そして、エピタキシャル層３における欠陥を起因とするストリエーションが発生するのを抑制することができる。
【００４１】
そして、エピタキシャル層３では、格子間酸素濃度が最大の箇所はシリコン基板２との界面になっている。上述したように、エピタキシャルウエーハ１は酸素析出熱処理が施されたシリコン基板２上にエピタキシャル層３が形成されたものであり、該エピタキシャル層３に存在する格子間酸素の供給源はシリコン基板２である。すなわち、シリコン基板２からの拡散によるものである。したがって、エピタキシャル層３内の格子間酸素濃度は、シリコン基板２との界面を最大とし、エピタキシャル層３の表面に向かって低濃度になる分布になっている。
【００４２】
また、エピタキシャルウエーハ１のリーク電流の値は１．５Ｅ−１０Ａ以下である。
より具体的に説明すると、上記のようにエピタキシャル層３内の格子間酸素濃度が制御されており、酸素関連の欠陥の発生が抑制されており、エピタキシャルウエーハ１における発生電流の値は１．５Ｅ−１０Ａ以下である。
【００４３】
また、エピタキシャルウエーハ１における拡散電流の値が１．５Ｅ−１０Ａ以下であるように、シリコン基板２では格子間酸素の析出が調整されている。
上述したようにストリエーションにはエピタキシャル層３内の欠陥のみならず、シリコン基板３内の酸素析出物を起因とするものがある。また、拡散電流等のリーク電流とストリエーションには関連性があり、拡散電流が上記範囲であれば、基板内のそのＢＭＤを起因とするストリエーションの発生を抑制することができる。一方、ＢＭＤの密度やサイズは拡散電流に影響を与えており、そのＢＭＤの密度やサイズ等は酸素析出熱処理の条件が影響している。したがって、シリコン基板２は、エピタキシャル層３での格子間酸素の濃度が上記範囲になるように酸素析出熱処理されたものであるとともに、さらに、該熱処理でエピタキシャルウエーハ１の拡散電流が上記範囲となるよう適切な条件で行われたものであるとより良い。
【００４４】
なお、このエピタキシャルウエーハ１に関してエピタキシャル層３の厚さは特に限定されず、例えば５μｍ以上とすることができる。リーク電流（特には拡散電流）の測定をより適切に行えたり、酸素析出がリーク電流に及ぼす影響をさらに適格に制御することができる。また、固体撮像素子での使用を考慮すると５０μｍの厚さがあれば十分である。
【００４５】
また、図２に本発明の固体撮像素子の一例を示す。
本発明の固体撮像素子４は、本発明のエピタキシャルウエーハ１を用いて製造されたものである。
エピタキシャルウエーハ１に対し、ウエル領域、チャネル領域、ゲート酸化膜等適宜形成されたものであり、ストリエーションがなく、また、暗電流や白傷等の発生が抑制されたものとすることができる。
【００４６】
次に、本発明のエピタキシャルウエーハの製造方法および固体撮像素子の製造方法について説明する。
図３に本発明のエピタキシャルウエーハの製造方法および固体撮像素子の製造方法の一例を示す。
まず、図１のようなエピタキシャルウエーハ１を製造するにあたっては、図３に示すように、シリコン基板を準備し（工程１）、該シリコン基板に酸素析出熱処理を施し（工程２）、該酸素析出熱処理を施したシリコン基板上にエピタキシャル成長を行い、格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層を形成する（工程３）。そして、製造したエピタキシャルウエーハを用いて素子形成し、固体撮像素子を製造する（工程４）。
【００４７】
以下、各工程についてさらに説明する。
（工程１：シリコン基板の準備）
まず、シリコン基板２を準備する。このシリコン基板２は特に限定されず、例えばチョクラルスキー法等により引上げたシリコンインゴットから切り出したものとすることができる。この段階でのシリコン基板中の格子間酸素の濃度等は特に限定されない。ただし、最終的に、格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層３を形成しやすいように、インゴット引上げ時の条件を適宜調整して酸素濃度を調整しておくことができる。
【００４８】
（工程２：酸素析出熱処理、工程３：エピタキシャル成長）
次に、準備したシリコン基板２に酸素析出熱処理を施す。
例えば、まず、シリコン基板２内に酸素析出核を形成するため、４５０℃〜６００℃で、４時間程度の第一の熱処理を行うことができる。次に、酸素析出核を成長させ、所定の析出密度を得るため、第一の熱処理温度よりも高く８００℃以下で４時間程度の第二の熱処理を行うことができる。さらには、酸素析出物を成長させるため、１０００℃で２−１６時間程度の第三の熱処理を行うことができる。当然これらの熱処理条件に限定されず、その熱処理の温度、時間、さらには上記のような三段階の熱処理に限らず、熱処理の回数等も適宜決定することができる。
【００４９】
その後、酸素析出熱処理したシリコン基板２にエピタキシャル成長を行い、エピタキシャル層３を形成する。このエピタキシャル層３の形成方法は特に限定されず、例えば従来と同様の方法により行うことができる。
【００５０】
以下、工程２および工程３で考慮すべき点について詳述する。
まず、工程２の酸素析出熱処理の各条件に関して、後の工程３でエピタキシャル層３を形成したときに、該エピタキシャル層３内の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となるように、シリコン基板２内の酸素析出を制御する必要がある。
【００５１】
これは、シリコン基板２上にエピタキシャル層３を形成するとき、シリコン基板２内の格子間酸素がエピタキシャル層３内に拡散するためである。エピタキシャル成長前に予め酸素析出熱処理し、シリコン基板２内に固溶している格子間酸素濃度を低減しておくことにより、その分、エピタキシャル成長時に、エピタキシャル層３内に格子間酸素が拡散する量を低減することができる。そして、エピタキシャル層３内の格子間酸素濃度が低くなればそのエピタキシャル層３内での酸素関連の欠陥の発生を抑制でき、その欠陥を起因とするストリエーションの発生を抑制することが可能である。
【００５２】
酸素析出熱処理の条件を決定するにあたっては予備試験１を行うと良い。ここで、実際に製品となるエピタキシャルウエーハ１を製造する工程１〜３（あるいは固体撮像素子を製造する工程４も含めて）を本試験とする。
予備試験１としては、まず、本試験の工程１で用意するシリコン基板２と同様のシリコン基板を用意し、熱処理温度、熱処理時間等の条件を変えて酸素析出熱処理を行う。そして、本試験の工程３と同様のエピタキシャル成長を行い、形成されたエピタキシャル層の格子間酸素濃度を測定し、測定値が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となる酸素析出熱処理の条件を見つけ出す。
このような予備試験１を行い、予備試験１の結果に基づいて本試験を行えば、より確実に、最終的に格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層３を有するエピタキシャルウエーハ１を製造することができる。
【００５３】
ここで、エピタキシャル層３内の欠陥を起因とするストリエーションを抑制するにあたって、５Ｅ１７ａｔｏｍｓ／ｃｍ３以下という格子間酸素濃度を本発明者が見出した＜実験１＞について説明する。エピタキシャル層内における格子間酸素濃度の最大値、リーク電流（発生電流）、ストリエーションの発生の有無の関係を調査した実験である。
【００５４】
＜実験１＞
（１−１）
まず、３種類のエピタキシャルウエーハを用意し、格子間酸素濃度プロファイルを分析した。
導電型Ｐ型、ボロンドープ、抵抗率１０Ω・ｃｍ、直径２００ｍｍ、結晶方位＜１００＞であり、格子間酸素濃度が１８ｐｐｍａのシリコン基板を準備し、このシリコン基板について、酸素析出熱処理を行わずにそのままのものと、酸素析出熱処理を行って格子間酸素を析出させ、固溶している格子間酸素の濃度を下げたものを準備した。なお、酸素析出熱処理を行ったものとしては、窒素雰囲気下、５００℃で４時間、８００℃で４時間、１０００℃で３時間の熱処理を施したもの、５００℃で４時間、８００℃で４時間、１０００℃で１６時間の熱処理を施したものを準備した。
これらの上に、各々、シリコンエピタキシャル層を１０μｍの厚さ成長させた。
この状態での格子間酸素濃度のプロファイルをＳＩＭＳによる分析をした。この結果を図４に示す。エピタキシャルウエーハの表面からの深さに応じた格子間酸素濃度のプロファイルである。
【００５５】
図４に示すように、固溶する格子間酸素濃度のプロファイルに差があることが分かる。３種類のエピタキシャルウエーハは、各々、格子間酸素はエピタキシャル層の形成時にシリコン基板からエピタキシャル層へと拡散しており、格子間酸素濃度は、エピタキシャル層内ではシリコン基板との界面（深さ１０μｍ付近）で最も高く、表面に向かって徐々に低くなっていることがわかる。
また、酸素析出熱処理せずにそのままエピタキシャル成長したもの（ＡｓＥＰのデータ）が格子間酸素濃度が界面近傍で５．９Ｅ１７ａｔｏｍｓ／ｃｍ３と最も高く、次いで、１０００℃における酸素析出熱処理を３時間行ったもの（１０００℃／３ｈのデータ）が４．９Ｅ１７ａｔｏｍｓ／ｃｍ３、１０００℃における酸素析出熱処理を１６時間行ったもの（１０００℃／１６ｈのデータ）が３．８Ｅ１７ａｔｏｍｓ／ｃｍ３程度であった。酸素析出熱処理を行う、特にはより長時間行うことによって、シリコン基板中の格子間酸素が析出し、格子間酸素濃度が低減し、エピタキシャル層への拡散も抑制されたと考えられる。
【００５６】
（１−２）
次に、上記３種類のエピタキシャルウエーハにＰＮ接合を形成し、リーク電流（ここでは空乏層内で発生する発生電流（エピタキシャル層起因））の測定を行った。発生電流の分布により、それと関係するストリエーションの発生の有無を確認するためである。
リーク電流の測定方法は特に限定されないが、例えば以下のようにして行うことができる。
上記のように準備されたエピタキシャルウエーハにＰＮ接合を形成するため酸化膜を形成する。該酸化膜は、この後のドーパント拡散時のマスクであり、熱酸化膜を形成しても良いし、ＣＶＤ酸化膜をデポしても良い。厚さは、この後に拡散するドーパントをマスク出来る厚さであれば良い。一般的には、５００ｎｍ以上とするのが好ましい。これは、酸化膜中といえども、ドーパントが拡散してしまうからである。なお、ＣＶＤ酸化膜を適応する際、特にプラズマＣＶＤの場合は、プラズマによるチャージダメージに注意すべきである。
ここでは、１０００℃のパイロ酸化を行い、１μｍの酸化膜を形成した。
【００５７】
次に、フォトリソにより酸化膜に窓明け用のパターンを形成する。酸化膜のエッチングはドライエッチングでも、フッ酸をベースにしたウエットエッチングでも良い。ドライエッチングの方が微細パターンまで加工可能であるが、先ほどのプラズマダメージに注意すべきである。一方の、ウエットエッチングは、プラズマダメージは起こらないが、微細パターンの加工には不向きである。
酸化膜への窓明けが完了すれば、ドーパントの拡散を行なう。基板とは異なるドーパントを拡散し、ＰＮ接合を形成する。拡散は、イオン注入、ガラスデポ、塗布拡散等各種手法のうち、どれでも良い。ＰＮ接合深さはアニール条件に依存するため、予め実験を行い所望の深さになるように時間を調整する。また、拡散後の最表面濃度であるが、１×１０２０ａｔｏｍｓ／ｃｍ３程度の高濃度になるようにすると、測定時の電極を特別に形成しなくとも、拡散最表層をそのまま電極として使える利点がある。
【００５８】
ここでは、０．５ｍｍ角のパターンを、多数配置したマスクを用いて、フォトリソを行い、バッファードＨＦで酸化膜へ窓開けエッチングを行い、０．５ｍｍ角の開口部を酸化膜に１０ｍｍ間隔で形成した。このウエーハにＰＯＣＬ３を原料にしてリンガラスをデポし、引き続き、１０００℃、窒素アニールを２時間行なったのち、リンガラスをフッ酸で除去してＰＮ接合を形成した。なお、このときのリンの拡散深さは、およそ２μｍであった。
【００５９】
このようにして作製したＰＮ接合構造に関し、室温でリーク電流（発生電流）を測定した。具体的には、＋０．５Ｖを印加してリーク電流の測定を行った。その結果を図５に示す。リーク電流の面内分布である。
【００６０】
なお、酸素関連の欠陥を顕在化するために、今回、素子形成ウェーハに４５０℃の熱処理を１時間加えた。一般的にこの温度は酸素ドナーが形成される温度であり、一方、デバイスの界面準位を消去するためのシンターリングを実施する温度でもあり、実デバイス工程で多用される。例えば、特開平８−１４８５０１号公報には、酸素ドナー形成を積極的に用い、デバイス抵抗を調整する方法が開示されている。しかし通常抵抗ではドナーが形成されても抵抗率を変えるほどではなく、高抵抗率基板でのみ適応できると考えられる。
【００６１】
まず、図５のうち、上３つの図は、３種類のエピタキシャルウエーハの面内におけるリーク電流を実際のリーク電流値に応じて識別したものである。これらを比較すると、ＡｓＥＰ、１０００℃／３ｈ、１０００℃／１６ｈの順にリーク電流の値が高くなっていることがわかる。すなわち、エピタキシャル層内の格子間酸素濃度が少ない方が、リーク電流を低く抑えられている。
【００６２】
この上３つの図では、３種類のウエーハを同じスケールで表現したものであり、各エピタキシャルウエーハの面内での詳細なリーク電流の縞状のムラがわかりにくい。
一方、下３つの図は、各エピタキシャルウエーハごとに、面内のリーク電流値を相対的に表現したものである。ウエーハごとに、凡例に示すようにリーク電流値の大きさを、ウエーハ１枚当たりの取得リーク電流を並べ替え、中央値を算出し、この中央値を１として、ウエーハ面内のリーク電流の相対値を示したもので、各エピタキシャルウエーハの面内におけるリーク電流の縞状のムラの有無がより明確に表された。
【００６３】
そして、特に図５の下３つの図から分かるように、ＡｓＥＰのエピタキシャルウエーハでは、リーク電流の分布にリング状のムラが生じていることがわかる。このようなムラが固体撮像素子のストリエーションの発生に影響する。
これに対して、１０００℃／３ｈや１０００℃１６ｈのエピタキシャルウエーハでは、リーク電流のリング状のムラは見られなかった。
【００６４】
すなわち、図４、５に示すように、エピタキシャル層とシリコン基板の界面（また、エピタキシャル層）における酸素濃度が高い方がリーク電流が高く、特にＡｓＥＰのような高酸素濃度のエピタキシャルウエーハにおいては、リーク電流が縞状に分布していることが分かる。
このときのリーク電流の測定温度は室温であり、かつ図６に示すようにリーク電流の温度特性から、室温付近では発生電流が支配的であり、発生電流は空乏層中で発生したキャリアに起因するものである。空乏層はウェル内で生成しており、この結果から、このリーク源がシリコンエピタキシャル層中に存在していることが明らかである。
【００６５】
（１−３）
次に、リーク原因についてさらに調査した。
上記のような手順でＰＮ接合を作製後に、今度はさらにリーク原因を検討するため、ＣＬ（カソードルミネッセンス）スペクトルを取得した。ＣＬ測定は、サンプルを冷却機構のついたステージに載せ、真空チャンバーに入れて真空状態に保ち、サンプルが７７Ｋ以下に十分冷却された後に、電子線を照射し発光スペクトルを取得する方法である。
【００６６】
より具体的には、まず、ＸＹ方向に移動可能なプローバに載せ、３Ｖの電圧を印加しリーク電流の面内分布データを取得した。
ウエーハ面内で９００点の測定を行い、リーク電流が高い接合箇所を決定し、この箇所を切り出し、ＣＬ測定のため、冷却機構のついたステージに載せ、真空チャンバーに入れて真空状態に保ち、サンプルが１０Ｋにまで十分冷却された後に、電子線加速電圧１０ｋｅＶで照射し発光スペクトルを取得した。測定において加速電圧を１０ＫｅＶと低加速にしたのは、電子を表面から１．５μｍ程度の深さに進入させ、エピタキシャル層の欠陥について評価するためである。
【００６７】
ＣＬ測定により得られたスペクトルの一例を図７に示す。
図７には４つのデータを示している。これらの４つのデータは、図７に示すような接合面内の１から４まで測定場所を変化させて取得したものである。今回のケースでは場所による依存性はほとんど見られなかった。
【００６８】
また、図７から明らかなように、シリコンバンドギャップに相当するＴＯ線以外に、Ｗ、Ｄ５、Ｈ、Ｃの各線が観察されている。
これらＴＯ線以外の帰属は、一般的にＷ線が格子間シリコン、Ｄ５が酸素析出に起因した転位、Ｈ，及びＣは酸素と炭素が関係した欠陥といわれている。
【００６９】
これらの中から、Ｄ５（酸素に関係した欠陥）、Ｈ、Ｃ（酸素と炭素が関係した欠陥）の発光スペクトルの発光線量と、リーク電流値の関係を図８に示す。
図８では、リーク電流値と、ＣＬ測定で得られた欠陥起因の発光線量（すなわち欠陥量）が良い相関を示し、リークの原因が酸素関連の欠陥であることが分かる。発光線量が高いほどリーク電流値も高い。
【００７０】
また、上記発光スペクトルの発光線量と、シリコン基板とエピタキシャル層界面の格子間酸素濃度との関係を図９に示す。
また図９では、格子間酸素濃度が５×１０１７ａｔｏｍｓ／ｃｍ３以下であれば、スペクトルの発光線量がより低く、欠陥の発生が抑制されており、すなわち良好なエピタキシャル層となっていることが分かる。
特に顕著な差が見られるＨ線を例に挙げると、ＡｓＥＰのデータ（格子間酸素濃度：５．９Ｅ１７ａｔｏｍｓ／ｃｍ３）では発光線量は３．３ａ．ｕ．である。１０００℃／３ｈのデータ（４．９Ｅ１７ａｔｏｍｓ／ｃｍ３）では発光線量は低下して２ａ．ｕ．である。１０００℃／１６ｈのデータ（３．８Ｅ１７ａｔｏｍｓ／ｃｍ３）では発光線量はさらに低下して１．２５ａ．ｕ．である。そして、図５に示したように、ＡｓＥＰの場合、リーク電流は縞状に分布してストリエーションが発生し、１０００℃／３ｈや１０００℃／１６ｈのデータでは、リーク電流は縞状に分布することもなくストリエーションも発生しない。他のＤ５線やＣ線においても同様の傾向である。
【００７１】
これらより、エピタキシャル層内の酸素関連の欠陥を起因とするストリエーションが発生するか否かは、エピタキシャル層において格子間酸素濃度が最大で５Ｅ１７ａｔｏｍｓ／ｃｍ３程度よりも大きいか小さいかによると考えられる。言い換えれば、エピタキシャル層内の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下、さらには４．９Ｅ１７ａｔｏｍｓ／ｃｍ３以下とすることで、エピタキシャル層内の欠陥を起因とするストリエーションの発生を防止できる。
なお、このときのリーク電流（発生電流）の値は１．５Ｅ−１０Ａ程度である（図８参照）。
【００７２】
以上のような＜実験１＞から、本発明者は、エピタキシャル層内の格子間酸素濃度を５Ｅ１７ａｔｏｍｓ／ｃｍ３以下とすることで、エピタキシャル層内における酸素関連の欠陥を起因とするストリエーションの発生を抑制できることを見出した。
したがって、工程２の酸素析出熱処理では、予備試験１の結果等を利用するなどして、上述したように、最終的に、後の工程３で格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層３を形成できるように、適宜熱処理条件を決定して行う。
そして、その後、エピタキシャル成長して格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下のエピタキシャル層３を形成する。
【００７３】
以上のように、エピタキシャル層起因のストリエーションの発生の抑制について、エピタキシャル層中の格子間酸素濃度を酸素析出熱処理により制御することによって、発生電流を制御することを説明してきたが、上述したように、ストリエーションの発生はシリコン基板自体が原因となることもある。すなわち、シリコン基板中のＢＭＤを起因としてストリエーションが発生することがある。
本発明者は、さらに、このシリコン基板を起因とするストリエーションの発生について調査した。ここで、シリコン基板中のＢＭＤの影響を評価するためには拡散電流で評価する必要がある。なお、発生電流はリーク電流を室温で測定するが、拡散電流の測定は室温より温度を上げて測定することによって評価することができる。
その結果、上述した考慮すべき点の他に、工程２および工程３で、さらに以下の点を考慮してエピタキシャルウエーハ１の製造を行うと、一層、高品質で理想的なものを製造することができることを見出した。
【００７４】
すなわち、上記ストリエーションを抑制するには、工程３でエピタキシャル層３を形成した後の拡散電流の値が１．５Ｅ−１０Ａ以下となるように、工程２での酸素析出や工程３でのエピタキシャル成長を制御してエピタキシャルウエーハ１を製造すれば良いことを見出した。この工程２での酸素析出の制御とは、つまりはシリコン基板中の酸素析出物の密度とサイズを酸素析出熱処理により制御することである。これらを制御することで拡散電流を制御できることが分かった。
【００７５】
拡散電流の値が１．５Ｅ−１０Ａ以下になるような製造方法として、より具体的には、工程２での酸素析出熱処理において、熱処理温度、時間、回数等の各条件を制御して析出物の密度やサイズを制御するとともに、工程３でのエピタキシャル成長で形成するエピタキシャル層３の厚さを制御することが挙げられる。
【００７６】
そこで、酸素析出熱処理の条件（あるいは析出物の密度やサイズ）、形成するエピタキシャル層の厚さを決定するにあたって予備試験２を行うと良い。
予備試験２としては、まず、本試験の工程１で用意したシリコン基板２と同様のシリコン基板を用意し、熱処理温度、熱処理時間等の各条件を変えて酸素析出熱処理を行う。続いて、種々の厚さでエピタキシャル層を形成し、ＰＮ接合を形成して拡散電流の測定を行う。そして、これらの拡散電流の値と、酸素析出熱処理の各条件と、エピタキシャル層の厚さの相関関係を求める。
その後、拡散電流の値が１．５Ｅ−１０Ａ以下となる、酸素析出熱処理の各条件とエピタキシャル層の厚さを本試験での条件として決定する。そして該決定に基づいて、本試験として、シリコン基板２に工程２の酸素析出熱処理、工程３のエピタキシャル成長を行ってエピタキシャルウエーハ１を製造する。
【００７７】
なお、当然、エピタキシャル層３は格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となっている必要がある。
したがって、拡散電流の値が１．５Ｅ−１０Ａ以下となるようにするためだけに予備試験２単独で製造条件を決定するのではなく、例えば、まず、予備試験１によって製造条件を絞り、その上で予備試験２によって製造条件をさらに特定するなどして、エピタキシャル層の格子間酸素濃度および拡散電流の値が上記範囲に収まるように製造すると良い。
【００７８】
ここで、シリコン基板２内の欠陥を起因とするストリエーションを抑制するにあたって、１．５Ｅ−１０Ａ以下という拡散電流の値を本発明者が見出した＜実験２＞について説明する。シリコン基板内における酸素析出物の密度およびサイズ（酸素析出熱処理の各条件）、リーク電流（拡散電流）、ストリエーションの発生の有無の関係を調査した実験である。
【００７９】
＜実験２＞
（２−１）
まず、拡散電流とシリコン基板内の酸素析出とに関係があるかどうか調査した。
図１０はリーク電流（拡散電流）の面内分布とＸ線ＴＯＰＯによるシリコン基板の酸素析出分布を示したものである。リーク電流の面内分布と酸素析出分布は良い一致を示しており、リーク電流の縞状分布はシリコン基板の酸素析出分布に由来していることが分かる。この分布は、実際の素子を作製するにあたり、特に固体撮像素子においては縞状の特性分布が生じる原因となる。すなわち、ストリエーションの発生につながる。
このリーク電流分布を回避するために析出をしないようにすればよいのであるが、このような対応はゲッタリングの観点からはゲッタリング能力を無くすことにつながり、固体撮像素子用基板としては不適切なものとなってしまう。
【００８０】
（２−２）
そこで本発明者は、酸素析出物のサイズと密度に着目し、これらを制御することでリーク電流を制御する方法を検討した。また、エピタキシャル層の厚さがリーク電流にどのような影響を与えるかについて調査した。
まず、抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍシリコン基板に、熱処理温度、時間、回数等を変えて、種々の条件で酸素析出熱処理を行った。これにより、種々のサイズ、密度を有する酸素析出物が得られた。その後、同じくボロンドープ、抵抗率１０Ω・ｃｍのエピタキシャル成長を行った。このときの厚さは３μｍ、５．４μｍ、１０μｍとした。
なお、酸素析出熱処理の条件の一例を表１に示す。４５０℃〜５５０℃で４時間の熱処理、８００℃で４時間の熱処理、１０００℃で０−８時間の熱処理を適宜組み合わせて酸素析出熱処理を行った。
【００８１】
【表１】
0005938969.tif 000002
【００８２】
これにＰｙｒｏ雰囲気１０００℃で９０分の処理で２００ｎｍの酸化膜を形成した。この後、レジストを塗布し、フォトリソを行う。ここではネガレジストを選択した。マスクには各種面積の開口部を準備しておき、接合リークの面積依存が測定できるように工夫した。また同一面積で周辺長を変えたものも準備した。このレジスト付きウェーハをバッファードＨＦ溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。このウエーハに加速電圧５５ＫｅＶ、ドーズ量２×１０１２ａｔｏｍｓ／ｃｍ２でボロンをイオン注入し、１０００℃、窒素雰囲気下で回復アニール後、リンガラスを塗布拡散し、リンを表面より拡散することで、ＰＮ接合を形成した。
シリコン基板内の酸素析出による影響評価であり、この場合は拡散電流を評価するため、６０℃での評価を行った。
【００８３】
図１１はエピタキシャル層の厚さごとの、酸素析出物のサイズ・密度と６０℃のリーク電流（すなわち拡散電流）との関係を示すグラフである。
図１１に示すように、酸素析出物のサイズを変化させた場合は、エピタキシャル層の厚さを変えても、リーク電流の増加傾向に差は見られない。
一方、酸素析出物の密度については、多くなるとリーク電流が大きくはなるが、エピタキシャル層の厚さに依存性があり、エピタキシャル層の厚さが厚いと、リーク電流が低下する傾向にある。
すなわち、別の言い方をすると、格子間酸素が同じ析出量（ΔＯｉ）であっても、サイズを大きくすることで析出量を稼いだ場合はエピタキシャル層の厚さを厚くしてもリーク電流を低減できないが、サイズを小さくし析出密度で析出量を稼いだ場合はエピタキシャル層の厚さを厚くすることでリーク電流を低減できる。
従来は析出量にのみ着目していたが、本発明によれば、より高速で成長させて欠陥サイズを小さくしたシリコン単結晶から切り出した基板を使用することが可能になる。
【００８４】
（２−３）
また、拡散電流の面内分布と、エピタキシャル層の厚さ、酸素析出物のサイズ、密度との関係を調査した。
図１２に、エピタキシャル層の厚さとしては３μｍ、５．４μｍ、１０μｍ、酸素析出物密度としては２．５Ｅ９／ｃｍ３、５Ｅ９／ｃｍ３、酸素析出物サイズとしては半径３０Å、１５Åを組み合わせた６つの場合について、拡散電流の面内分布との関係を示した。
【００８５】
図１２のうち、拡散電流の分布が縞状になっていたのは酸素析出物のサイズが３０Åの場合全てと、サイズが半径１５Å、密度が５Ｅ９／ｃｍ３、エピタキシャル層の厚さが３μｍの場合であった。なお、サイズが半径３０Å、密度が２．５Ｅ９／ｃｍ３、エピタキシャル層の厚さが１０μｍのとき、図１２では縞状に分布しているように見えないが、これは図５と同様に、同じスケールで表現されているため縞状のムラがわかりにくいだけであり、このウエーハについて面内の拡散電流値を相対的に表現したところ、縞状のムラが生じていることがわかった。
【００８６】
このような調査をした結果、拡散電流の縞状分布の発生（さらにはストリエーションの発生）を防止するには、拡散電流の値が１．５Ｅ−１０Ａ以下であり、今回の調査においては、酸素析出物の密度について５Ｅ９／ｃｍ３以下、サイズについて半径１５Å以下という条件が一つの目安になっていることが分かった。
ただし、この目安はエピタキシャル層の厚さによって左右される。例えば、先に述べたように、密度が５Ｅ９／ｃｍ３、サイズが半径１５Åであっても、エピタキシャル層厚さが３μｍであると縞状分布が発生してしまう。一方、エピタキシャル層の厚さが５μｍ以上であれば縞状分布の発生を防止できている。
また、図１１の傾向から、エピタキシャル層を１０μｍよりもさらに厚く形成すれば、密度が５Ｅ９／ｃｍ３より大きくとも縞状分布の発生を防止可能と考えられる。
【００８７】
すなわち、酸素析出熱処理における熱処理温度や時間等の各条件を制御することにより、酸素析出物の密度およびサイズを制御し、また、エピタキシャル層の厚さを制御することで拡散電流の値を制御できる。そして、その拡散電流の値を１．５Ｅ−１０Ａ以下とすることで拡散電流の縞状の分布の発生を防止でき、ストリエーションの発生を抑制できる。
【００８８】
（２−４）
なお、ゲッタリング能力とシリコン基板中の酸素析出量についての調査も行った。
抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍのシリコン基板に酸素析出熱処理を施し、同じくボロンドープ、抵抗率１０Ω・ｃｍのエピタキシャル成長を行った。形成したエピタキシャル層の厚さは５μｍであった。
このエピタキシャルウェーハにＮｉを含んだ水溶液を基板裏面からスピンコートで塗布し、裏面に１×１０１１ａｔｏｍｓ／ｃｍ２の汚染を行い、拡散熱処理（８００℃／１５ｍｉｎ）を行った後のエッチングピット密度を測定することでゲッタリング特性を評価した。
【００８９】
その結果を図１３に示す。格子間酸素のΔＯｉが０．０１ｐｐｍａ以上であればゲッタリング効果がより確実にあることが分かった。
例えば、ΔＯｉ＝０．０１ｐｐｍａを得るために、酸素析出物の析出密度を６Ｅ８／ｃｍ３としサイズを半径１５Åとすることができる。
【００９０】
以上のような＜実験２＞から、本発明者は、酸素析出熱処理やエピタキシャル成長の条件を適宜決定し、エピタキシャル層形成後の拡散電流の値が１．５Ｅ−１０Ａ以下となるようにすることで、さらに、シリコン基板内における酸素析出物を起因とするストリエーションの発生を抑制できることを見出した。
さらには、格子間酸素の析出量を０．０１ｐｐｍａ以上とすることで、ゲッタリング能力をより確実に得ることができることを見出した。
【００９１】
したがって、予備試験１の結果に加え、予備試験２の結果も利用して、工程２の酸素析出熱処理の条件および工程３のエピタキシャル成長の条件を決定してそれらの工程を実行することにより、エピタキシャル層中の格子間酸素濃度や、酸素析出量、発生電流や拡散電流といったリーク電流の値が上記範囲のエピタキシャルウエーハ１を製造することができる。
上述したように、このようなエピタキシャルウエーハはエピタキシャル層起因のストリエーションもシリコン基板起因のストリエーションも抑制することができるし、ゲッタリング能力もより十分に備えており、一層高品質である。
【００９２】
（工程４：素子形成）
以上のようにして製造したエピタキシャルウエーハ１上に、適宜、ウエル領域、チャネル領域、ゲート酸化膜等形成し、固体撮像素子を製造する。このような固体撮像素子はストリエーションがなく、また、暗電流や白傷等の発生が抑制されたものとすることができる。
【実施例】
【００９３】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
本発明のエピタキシャルウエーハの製造方法を実施した。
ＣＺ法によりシリコンインゴットを引上げ、切断してシリコン基板を準備した。なお、酸素濃度が種々のシリコン基板を準備した。
ここで、これらのシリコン基板と同様のシリコン基板を別個準備して予備試験１を行った。種々の条件で酸素析出熱処理を施し、エピタキシャル成長を行い、エピタキシャル層の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となる酸素析出熱処理の条件を調査した。
【００９４】
そして、本試験用のシリコン基板に対して、最終的にエピタキシャル層の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下となるように酸素析出熱処理を施し、エピタキシャル層を形成した。これらのエピタキシャルウエーハのエピタキシャル層を調査したところ、全て格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下であった。そして、発生電流の値は１．５Ｅ−１０Ａ以下であった。
また、これらのエピタキシャルウエーハを用いて固体撮像素子を作製したところ、これらの固体撮像素子においてストリエーションはほとんど発生せず、従来よりも歩留り高く製造することができた。
【００９５】
また、予備試験１に加え、予備試験２も併せて行って得られた好条件にしたがって、酸素析出熱処理、エピタキシャル成長等を行い、エピタキシャル層の格子間酸素濃度が５Ｅ１７ａｔｏｍｓ／ｃｍ３以下で、かつ、発生電流および拡散電流の値が１．５Ｅ−１０Ａ以下のエピタキシャルウエーハを製造した。
該エピタキシャルウエーハを用いて固体撮像素子を作製したところ、ストリエーションの発生をさらに抑制することができ、一層歩留りを向上させることができた。
【００９６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００９７】
１…本発明のエピタキシャルウエーハ、  ２…シリコン基板、
３…エピタキシャル層、  ４…固体撮像素子。
【図１】
0005938969.tif 000003
【図２】
0005938969.tif 000004
【図３】
0005938969.tif 000005
【図４】
0005938969.tif 000006
【図５】
0005938969.tif 000007
【図６】
0005938969.tif 000008
【図７】
0005938969.tif 000009
【図８】
0005938969.tif 000010
【図９】
0005938969.tif 000011
【図１０】
0005938969.tif 000012
【図１１】
0005938969.tif 000013
【図１２】
0005938969.tif 000014
【図１３】
0005938969.tif 000015