(57)【特許請求の範囲】
【請求項１】
光電変換部とフローティングディフュージョンが配された第１の基板と、
前記フローティングディフュージョンとゲートが電気的に接続された画素増幅部が配された第２の基板と、を有する固体撮像装置であって、
前記第１の基板に配された第１の導電パターンと、
前記第２の基板に配された第２の導電パターンと、を有し、
前記第１の導電パターンは、第１の方向に延在し、前記第１の基板の最上配線層に配されている第１の部分パターンを有し、
前記第２の導電パターンは、前記第１の方向と平面視において交差する第２の方向に延在し、前記第２の基板の最上配線層に配されている第２の部分パターンを有し、
前記第１の部分パターンの第１の電気的接続部と、前記第２の部分パターンの第２の電気的接続部は交差部で互いに接触しており、
前記第１の電気的接続部および前記第２の電気的接続部の長さは、前記第２の方向よりも前記第１の方向の方が長いことを特徴とする固体撮像装置。
【請求項２】
前記第１の方向と前記第２の方向とは直交する方向であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２の基板に周辺回路が配され、
前記第１の導電パターンと前記第２の導電パターンとを介して、前記光電変換部の前記電荷に基づく前記信号が前記周辺回路に出力されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記光電変換部と、
前記フローティングディフュージョンと、
前記光電変換部の信号を前記フローティングディフュージョンへ転送する転送部と、
前記画素増幅部と、
前記画素増幅部の入力ノードの電位をリセットする画素リセット部と、を有する画素を複数有し、
複数の前記光電変換部、複数の前記フローティングディフュージョン、及び複数の転送部とが前記第１の基板に配され、
複数の前記画素増幅部と、複数の前記画素リセット部と、が前記第２の基板に配されており、
前記複数の第１の導電パターンの各々は、前記複数のフローティングディフュージョンの各々と電気的に接続されており、
前記複数の第２の導電パターンの各々は、前記複数の画素増幅部のゲートの各々と電気的に接続されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記複数の第１の導電パターンもしくは前記複数の第２の導電パターンの少なくとも一部が、前記光電変換部を前記第２の基板の方向に垂直投影した領域の一部の領域まで延在して配置されていることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
複数の前記フローティングディフュージョンと、各光電変換部の信号を各フローティングディフュージョンへ転送する複数の転送部と、前記転送部の導通を制御する複数の転送制御線と、が前記第１の基板に配され、
前記複数の転送制御線に駆動パルスを供給する垂直走査部が前記第２の基板に配され、前記複数の第１の導電パターンの各々は、前記複数の転送制御線の各々と電気的に接続されており、
前記複数の第２の導電パターンの各々は、前記垂直走査部と電気的に接続されることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
各前記第１の導電パターンが複数の前記第１の電気的接続部を有し、
各前記第２の導電パターンが複数の前記第２の電気的接続部を有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記第１の導電パターン及び前記第２の導電パターンの少なくとも一方は、複数の配線層により形成されていることを特徴とする請求項１〜７のいずれかに記載の固体撮像装置。
【請求項９】
前記第１の導電パターンは、更に、前記第２の方向に延在する第３の部分パターンを有し、
前記第２の導電パターンは、更に、前記第１の方向に延在する第４の部分パターンを有し、
前記第３の部分パターンは、前記第４の部分パターンに接触する第３の電気的接続部を有し、
前記第４の部分パターン、前記第３の部分パターンと電気的に接続する第４の電気的接続部を有することを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第１の導電パターン及び前記第２の導電パターンの少なくとも一方がダマシン構造であることを特徴とする請求項１〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記光電変換部と、
前記フローティングディフュージョンと、
前記光電変換部の信号を前記フローティングディフュージョンへ転送する転送部とを含む画素を複数有し、前記光電変換部と前記フローティングディフュージョンと前記転送部との組が前記第１の基板に所定の画素ピッチで規則的に配されており、
前記第１の部分パターンの、前記第１の方向に平行な方向の長さは、前記画素ピッチよりも短いことを特徴とする請求項１に記載の固体撮像装置。
【請求項１２】
前記光電変換部と
前記フローティングディフュージョンと、
前記光電変換部の信号を前記フローティングディフュージョンへ転送する転送部と、
前記画素増幅部と、
前記画素増幅部の入力ノードの電位をリセットする画素リセット部と、
を含む画素を複数有し、
前記複数の光電変換部、前記複数のフローティングディフュージョン及び前記複数の転送部が前記第１の基板に配され、
前記複数の画素増幅部及び前記複数の画素リセット部とが前記第２の基板に配されており、
前記複数のフローティングディフュージョンに対して、前記第１の導電パターンが電気的に接続されることにより、前記画素増幅部及び前記画素リセット部とが、前記複数の光電変換部で共有化されており、
前記複数の光電変換部が所定の画素ピッチで規則的に配されており、
前記第１の部分パターンの、前記第１の方向の長さをＬ、共有する前記光電変換部の数をｎ、前記画素ピッチをｐとすると、
（ｎ−１）×ｐ≦Ｌ≦ｎ×ｐ
を満たすことを特徴とする請求項１〜１１のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部が配された第１の基板と、各光電変換部で生じた信号を処理もしくは該信号を読み出すための複数の読み出し回路を備えた第２の基板とを貼りあわせて構成した固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置において、光電変換部と、周辺回路部もしくは画素回路の一部とを別基板に分けて形成し、それらを電気的に接続する構成が知られている。
【０００３】
特許文献１には、光電変換部の感度を向上させるべく、第１の基板に配置された光電変換部と第２の基板に配置された周辺回路とがそれぞれの前面に配置されたボンディングパッドを介して接合された裏面照射型の固体撮像装置が開示されている。
【０００４】
また特許文献２には、第１の基板に受光画素および貫通配線とが配され、第２の基板に読み出し回路が配された構成が開示されている。読み出し回路は、貫通配線を介して電気信号を読み出して画像信号として出力する。この固体撮像装置は、第１の基板の反対面と、第２の基板の読み出し回路とが対向する向きに配置され、貫通配線と読み出し回路との端子間が電気的に接合された構成となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１９１０８１号公報
【特許文献２】特開２００８−２３５４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
光電変換部と画素回路の一部及び周辺回路とを別基板に分けて形成し、それらを電気的に接続する構成では、画素や各回路を構成する素子が微細化するにつれ、位置合わせ精度を高める必要がある。例えば画素毎など多数の電気的接続ノードそれぞれにおいて確実に電気的接続を行うことは困難となる。
【０００７】
更に、特許文献２に記載されているように、接続部にマイクロバンプ構造を用いた場合は微細化を行うことが困難である。
【０００８】
そこで、本発明においては、素子が微細化されても、確実な電気的接続を行うことが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換部が配された第１の基板と、各光電変換部で生じた電荷に基づく信号が出力される第２の基板と、を有する固体撮像装置であって、前記第１の基板に配された第１の導電パターンと、前記第２の基板に配された第２の導電パターンと、を有し、前記第１の導電パターンは、第１の方向に延在する第１の部分パターンを有し、
前記第２の導電パターンは、前記第１の方向と平面視において交差する第２の方向に延在する第２の部分パターンを有し、前記第１の部分パターンは前記第２の方向と交差する第１の交差部を有し、前記第１の交差部は前記第２の部分パターンと電気的に接続する第１の電気的接続部を有し、前記第２の部分パターンは前記第１の方向と交差する第２の交差部を有し、前記第２の交差部は前記第１の部分パターンと電気的に接続する第２の電気的接続部を有し、前記第１の電気的接続部は、前記第１の方向よりも前記第２の方向の方が長く、前記第２の電気的接続部は、前記第２の方向よりも前記第１の方向の方が長いことを特徴とする固体撮像装置である。
【発明の効果】
【００１０】
本発明によれば、固体撮像装置を複数の基板に分けて形成し、それらを電気的に接続する構成において、それぞれの基板間の電気的接続を確実に行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施例１の固体撮像装置の断面の概念図である。
【図２】実施例１の固体撮像装置の上面概念図である。
【図３】実施例２の固体撮像装置の上面概念図である。
【図４】変形例の固体撮像装置の上面概念図である。
【図５】実施例３の固体撮像装置の上面概念図である。
【図６】本発明に適用可能な画素等価回路の一例である。
【図７】本発明に適用可能な固体撮像装置の断面図である。
【図８】実施例１の固体撮像装置の導電パターンと画素ピッチの関係を示す図である。
【図９】実施例１の固体撮像装置の導電パターンと画素ピッチの関係を示す図である。
【発明を実施するための形態】
【００１２】
（実施例１）
図１に本実施例の固体撮像装置の第１の基板と第２の基板との電気的接続部の断面の概念図を示す。ここでは基板の半導体部分を構成する主成分としてシリコンを用いた例を用いて説明するが、例えばガリウム、ヒ素などを主成分としてもよいし、ＳＯＩ基板を用いてもよい。また基板は主成分として半導体材料により構成された部分と、半導体材料により構成された部分に接して配された絶縁層、配線層、光学部材を含む部分とを合わせて構成される。特に半導体材料により構成された部分を半導体基板とよぶ場合もある。また図１においては１画素の断面を示しており、実際は多数の画素が配されており、更に、列増幅部や垂直走査部、水平走査部などが設けられていてもよい。
【００１３】
１０１ａは第１の基板のシリコンとシリコン上に配された層間絶縁膜との界面である。１０１ｂは第２の基板のシリコンとシリコン上に配された層間絶縁膜との界面である。第１の基板には複数の光電変換部が配され、第２の基板には各光電変換部で生じた信号を処理もしくはこの信号を読み出すための複数の読み出し回路が配される。読み出し回路としては、画素回路の一部、画素列ごとに設けられる周辺回路が含まれる。画素回路としては、フローティングディフュージョン（以下ＦＤ）、光電変換部の信号をＦＤへ転送する転送部、ＦＤとゲートが電気的に接続された画素増幅部、画素増幅部の入力ノードの電位をリセットする画素リセット部などの画素回路が含まれ得る。周辺回路としては、列増幅部、列ＡＤ変換部など画素列ごとに設けられる信号処理部が含まれ得る。さらに垂直走査回路、水平走査回路などが含まれ得る。
【００１４】
読み出し回路は、上述した全ての構成が第２の基板に配されても良いし、一部が第２の基板に配されても良い。好ましくは図１に示すように、転送部、ＦＤが第１の基板に配され、画素増幅部、画素リセット部等が第２の基板に配されるのが良い。
【００１５】
１０２は光電変換部である。１０３はＦＤである。１０４はＦＤと電気的に接続されたコンタクトプラグである。コンタクトプラグは、例えば層間絶縁膜に設けられたコンタクトホールをタングステンなどの導電体で埋め込むことにより形成される。
【００１６】
１０５は第１の基板に配された第１の導電パターンである。第１の導電パターン１０５はコンタクトプラグ１０４と電気的に接続されている。第１の基板には複数の第１の導電パターンが配されており、複数の第１の導電パターンの各々どうしは電気的に分離されている。
【００１７】
１０６は第２の基板に配された第２の導電パターンである。第２の基板には複数の第２の導電パターンが配されており、複数の第２の導電パターンの各々どうしは電気的に分離されている。
【００１８】
第２の導電パターン１０６は、例えば、プラグ、配線を介して、第２の基板に配された画素増幅部のゲート、画素リセット部のソースと電気的に接続される。
【００１９】
１０７は第１の方向を示す第１の方向軸であり、１０８は第１の方向と異なる第２の方向を示す第２の方向軸である。好ましくは第１の方向と第２の方向とは直交する方向である。
【００２０】
第１の導電パターン１０５は、第２の導電パターン１０６と接触する第１の電気的接続部を有し、第２の導電パターン１０６は第１の導電パターン１０５と接触する第２の電気的接続部を有する。
【００２１】
第１及び第２の電気的接続部を示すために、図２に第１の基板と第２の基板との電気的接続部の上面概念図を示す。図１と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。
【００２２】
２０１は第１の導電パターン１０５と第２の導電パターン１０６との電気的接続部である。電気的接続部２０１は第１の導電パターンに含まれる第１の電気的接続部と第２の導電パターンに含まれる第２の電気的接続部とが互いに接触することにより構成されている。
【００２３】
２０２は、第１の導電パターンとＦＤとを電気的に接続する導電体と、第１の導電パターンとの電気的接続部である。２０３は第２の導電パターンと画素増幅部のゲート及び画素リセット部のソースとを電気的に接続する導電体と、第２の導電パターンとの電気的接続部である。好ましくは、電気的接続部２０２、２０３は、電気的接続部２０１とは平面的に異なる位置に配される。
【００２４】
第１の導電パターン１０５は第１の方向に延在しており、第２の導電パターン１０６は第２の方向に延在している。そして第１の導電パターン１０５の第１の電気的接続部と第２の導電パターン１０６の第２の電気的接続部とが接触することにより電気的に接続される。
【００２５】
第１の導電パターン１０５の第１の方向に平行な長さはｂ１であり第２の方向に平行な長さはｂ２である。第２の導電パターン１０６の第１の方向に平行な長さはａ１であり、第１の方向に平行な長さはａ２である。そしてｂ１はｂ２よりも長く、ａ２はａ１よりも長い。導電パターンそれぞれの延在する方向の長さであるａ１及びｂ１の長さは画素ピッチよりも短いのが好ましい。さらに複数の光電変換部で画素増幅部を共有する構成の場合のａ２，もしくはｂ１の上限は共有する画素数分のピッチよりも短いのが好ましい。ここで画素ピッチとは、第１の基板での画素ピッチとする。具体的には、光電変換部の中心部間の長さで定義できる。
【００２６】
第１の基板における画素ピッチと導電パターンの位置関係の一例を図８に示す。ここでは第１の基板に光電変換部、ＦＤ、及び転送部が配された例を示す。
【００２７】
８０１は光電変換部である。８０２はＦＤである。８０３は転送部の一部を構成する転送ゲートである。８０４は第１の導電パターンである。８０５は半導体領域の活性領域を確定するための素子分離領域である。垂直方向の画素ピッチがｐ１であり、水平方向の画素ピッチがｐ２である。本例においては第１の導電パターン８０４は水平方向に延在しており、水平方向に延在した長さがａ１である。そしてａ１は画素ピッチｐ１、ｐ２よりも短い。本例のように、隣接する方向によって画素ピッチの長さが異なる場合には、少なくとも長いの方の画素ピッチよりも短ければよい。
【００２８】
また第１の導電パターン８０４は光電変換部８０１の一部に重なるように配されている。言い換えると、第１の導電パターン８０４は光電変換部を第２の基板の方向に垂直投影した領域の一部の領域まで延在している。このような構成とすることにより、光電変換部を透過してきた光を再度光電変換部へ反射により戻すことが可能となるため好ましい。
【００２９】
また図９に複数の光電変換部で画素増幅部を共有化する場合の第１の基板の上面図の一例を示す。図８と同様の部分には同様の符号を付し詳細な説明は省略する。図９（ａ）は第１の例の構成であり、図９（ｂ）は第２の例の構成である。両例とも本実施例に含まれる。
【００３０】
図９（ａ）において、９０１は第１の導電パターンである。第１の導電パターン９０１は垂直方向に長さａ１で延在し、最上配線層で構成される。第１の導電パターン９０１は第２の基板の第２の導電パターンと接触して電気的接続部を構成する。第１の導電パターン９０１は画素の境界線９０２を跨いで配されている。このように配置することにより第１の導電パターンの第１の方向に平行な長さを長くすることが可能となり、第２の導電パターンとの電気的接続をより確実に行うことが可能となる。さらに好ましくは第１の導電パターンの垂直方向に延在する長さａ１は画素ピッチｐ１よりも長く、画素ピッチｐ１の２倍よりも短くするのがよい。更には多数の光電変換部で、画素増幅部等を共有化した構成においては、共有化している配列方向の光電変換部の数分のピッチよりも短くすればよい。例えば４つの光電変換部で共有化した場合には、画素ピッチの３倍よりも長く、４倍よりも短くすればよい。一般化すると、導電パターンの延在する長さをＬ、共有する画素の数をｎ、画素ピッチをｐとすれば、（ｎ−１）×ｐ≦Ｌ≦ｎ×Ｐとするのがよい。
【００３１】
図９（ｂ）において、９０２は最上配線層で構成された導電パターンである。導電パターン９０２は第２の導電パターンと接触して電気的接続部を構成する。導電パターン９０２は垂直方向に長さａ２で延在する。導電パターン９０２の長さａ２は画素ピッチｐ１よりも短い。９０３は導電パターン９０２よりも下層の配線層により構成された導電パターンである。導電パターン９０２と９０３とはプラグを介して電気的に接続される。図９（ｂ）の第２の例においては、実際に第２の導電パターンと接触する導電パターンの延在する長さが、つまり導電パターン９０２の長さが図９（ａ）の構成に比べて短くなる。このような構成でも本発明は実現可能であるがより電気的接続の確実性を高めるためには図９（ａ）のような構成とするのがよりよい。
【００３２】
図８、９においては第１の導電パターンに関して説明した。しかしながら第２の導電パターンにも同様に適用可能である。この場合には、第１の基板における画素ピッチと第２の導電パターンとの関係を上述の式と同様に規定すればよい。また第１の導電パターンと同様に画素共通の構成の場合には、画素境界を跨いで第２の導電パターンを配するのがよい。
【００３３】
本例のように第１の導電パターン及び第２の導電パターンの交差部分で接触させて電気的に接続することで、ＦＤに生じる容量（ＦＤ容量）の増加を抑制しつつ第１及び第２の基板の電気的接続を確実に行うことが可能となる。
【００３４】
具体的に説明すると、例えば比較例として、第１及び第２の導電パターンが０．２μｍ×０．２μｍの正方形形状の場合を考える。つまりａ１＝ａ２＝ｂ１＝ｂ２の場合である。抵抗を所望の範囲にするために、電気的接触部の面積が０．０１μｍ２以上の場合に良好な接続が行われているものとする。この場合には、比較例においては、０．１μｍよりも大きなアライメントずれが生じた場合には電気的接続部の面積が０．０１μｍ２よりも小さくなり抵抗が所望の値よりも大きくなり不良となる。
【００３５】
これに対して第１及び第２の導電パターンをａ１＝ｂ１＝０．４μｍ、ａ２＝ｂ２＝０．１μｍとし、接触部の面積が０．０１μｍ２以上の場合に良好な接続が行われているものとする。この場合、０．１５μｍのアライメントずれまで許容することが可能となり、比較例に比べてアライメントずれの許容範囲が１．５倍となる。
【００３６】
また本実施例のようにアスペクト比の大きな形状とすることは、製造プロセスにおいても有利である。具体的には、配線材料に銅などを用いて電気的接続を行う導電パターンをダマシン製法で形成する場合（ダマシン構造）に大きな利点を有する。第１の導電パターンを比較例と同様に正方形形状として良好な接続のために面積を大きくした場合には、ダマシン構造を形成するためのＣＭＰ工程の際にディッシングなどが起こりやすい。これに比べて第１の導電パターンもしくは第２の導電パターンの少なくとも一方を一方向に延在したアスペクト比の大きな形状とすることによりＣＭＰ工程時のディッシングを比較例に比べて抑制することが可能となる。
【００３７】
（実施例２）
図３に本実施例の電気的接続部の上面図を示す。本実施例の実施例１との違いは、一の第１の導電パターンと一の第２の導電パターンとの電気的接続部が複数設けられている点である。
【００３８】
３０１ａ〜３０１ｅは第１の導電パターンを構成する部分パターンである。第１の導電パターンは複数の部分パターンで構成されている。これに対して実施例１は単一の部分パターンで構成されているともいえる。３０２は第２の導電パターンである。３０３ａ〜３０３ｄは部分パターン３０１ａ〜３０１ｄのそれぞれと第２の導電パターン３０２との電気的接続部である。３０４は部分パターン３０１ａとＦＤとを電気的に接続する導電体と、第１の導電パターン３０１ａとの電気的接続部である。
【００３９】
３０５は第２の導電パターン３０２と画素増幅部のゲート及び画素リセット部のソースとを電気的に接続する導電体と、第２の導電パターン３０２との電気的接続部である。３０６は第１の方向を示す方向軸であり、３０７は第２の方向を示す方向軸である。
【００４０】
部分パターン３０１ａ〜３０１ｄは第１の方向に平行な方向の長さがａ１であり、第２の方向に平行な方向の長さがａ２である。ａ１はａ２よりも長い。部分パターン３０１ｅは第１の方向に平行な方向の長さがａ３であり、第２の方向に平行な方向の長さがａ４である。部分パターン３０１ｅは部分パターン３０１ａ〜３０１ｄを電気的に接続すべく設けられる。部分パターン３０１ｅには第２の導電パターン３０２との電気的接続部は設けられない。本実施例においては部分パターン３０１ａ〜３０１ｄが第１の方向に延在する部分となる。つまり一の第１の導電パターンが第１の方向に延在する部分を複数有していることになる。
【００４１】
第２の導電パターン３０２は第１の方向に平行な方向の長さがｂ１であり、第２の方向に平行な方向の長さがｂ２である。ｂ２はｂ１よりも長い。
【００４２】
本実施例においては第１の導電パターンが第１の方向に延在する部分パターンを複数有することにより、第１の導電パターンと第２の導電パターンとの電気的接続部を複数設けている。このような構成によれば、実施例１と比べて、更に、良好な電気的接続を行うことが可能となる。電気的接続部の数はこれに限られるものではなく複数設けられていれば本実施例の効果を得ることはできる。また図３においては部分パターン３０１ａ〜３０１ｅは同一配線層で形成される例を示したが、例えば、部分パターン３０１ｅを３０１ａ〜３０１ｄとは異なる配線層で形成し、ビアプラグで電気的に接続する構成としてもよい。この場合第１の導電パターンが複数の配線層で構成されることとなる。
【００４３】
（実施例２の変形例）
図４に実施例２の変形例の電気的接続部の上面図を示す。本変形例の実施例２との違いは、第１の導電パターン及び第２の導電パターンのそれぞれが第１及び第２の方向の両者に延在する部分パターンを有する点である。
【００４４】
４０１ａ、ｂは第１の導電パターンに含まれる部分パターンである。部分パターン４０１ａは、第１の方向に平行な方向の長さがａ１であり、第２の方向に平行な方向の長さがａ２であり、ａ１がａ２よりも長い。したがって部分パターン４０１ａは第１の方向に延在している。
【００４５】
４０２ａ、ｂは第２の導電パターンに含まれる部分パターンである。部分パターン４０２ｂは、第１の方向に平行な方向の長さがｂ２であり、第２の方向に平行な方向の長さがｂ１である。ｂ１はｂ２よりも長い。したがって、部分パターン４０２ｂは第１の方向とは異なる第２の方向に延在している。そして部分パターン４０１ｂは部分パターン４０２ｂと同様の形状を有しており、部分パターン４０２ａは部分パターン４０１ａと同様の形状を有している。したがって、第１の導電パターンは第１の方向に延在する部分パターン（導電パターン４０１ａ）及び第２の方向に延在する部分パターン（導電パターン４０１ｂ）を有している。また、第２の導電パターンは第１の方向に延在する部分パターン（導電パターン４０２ａ）及び第２の方向に延在する部分（導電パターン４０２ｂ）とを有している。
【００４６】
４０３ａ、ｂは第１の導電パターンと第２の導電パターンとの電気的接続部である。より具体的には、電気的接続部４０３ａは、第２の方向に延在した部分パターン４０１ｂと第１の方向に延在した部分パターン４０２ａとの電気的接続部である。また電気的接続部４０３ｂは、第１の方向に延在した部分パターン４０１ａと第２の方向に延在した部分パターン４０１ｂとの電気的接続部である。
【００４７】
４０４は部分パターン４０１ａとＦＤとを電気的に接続する導電体と、部分パターン４０１ａとの電気的接続部である。４０５は部分パターン４０２ｂと画素増幅部のゲート及び画素リセット部のソースとを電気的に接続する導電体と、部分パターン４０２ｂとの電気的接続部である。
【００４８】
本実施例においても実施例２と同様の効果を得ることが可能である。
【００４９】
（実施例３）
図５に本実施例の電気的接続部の上面図を示す。本実施例の実施例１、２との違いは、第２の導電パターンの形状である。具体的には第２の導電パターンのパターン形状として円形形状を用いた。
【００５０】
５０１は第１の導電パターンであり、５０２は第２の導電パターンである。５０３は第１の導電パターン５０１と第２の導電パターン５０２との電気的接続部である。５０４は、第１の導電パターン５０１とＦＤとを電気的に接続する導電体と、第１の導電パターン５０１との電気的接続部である。５０５は第２の導電パターン５０２と画素増幅部のゲート及び画素リセット部のソースとを電気的に接続する導電体と、第２の導電パターン５０２との電気的接続部である。５０６は第１の方向を示す方向軸であり、５０７は第２の方向を示す方向軸である。
【００５１】
第１の導電パターン５０１は、第１の方向に平行な方向の長さがａ１であり、第２の方向に平行な方向の長さがａ２である。ａ１はａ２よりも長い。したがって、第１の導電パターン５０１は第１の方向に延在している。
【００５２】
また第２の導電パターン５０２は直径ｂ１の円形形状となっている。
【００５３】
本実施例によれば第２の導電パターンの面積が大きくなるため、ＦＤ容量の増大する可能性があるが、電気的な接続をさらに確実に行うことが可能となる。また本実施例に好適な製造プロセスとして、第１の導電パターンをダマシン法で形成し、第２の導電パターンをダマシンとは異なる配線のパターニングにより形成する場合が考えられる。このような製造プロセスによれば、第２の導電パターンの面積が大きくなっても、ダマシン法のＣＭＰでのディッシング等が生じないため好ましい。
【００５４】
以上述べてきたように、本発明の各実施例の電気的接続部の構成によって、第１の基板と第２の基板との電気的接続の確実性を高めることが可能となる。
【００５５】
（固体撮像装置の等価回路図）
実施例１〜３の電気的接続部の構成を適用可能な固体撮像装置の１画素の等価回路図の例を示す。
【００５６】
図６（ａ）、（ｂ）に本発明の画素の等価回路図を示す。ここでは１画素のみを示すが実際には画素を複数含んで画素配列が構成される。
【００５７】
６０１は光電変換部である。光電変換により正孔と電子を生じる。例えばフォトダイオードが用いられる。
【００５８】
６０２は転送部である。光電変換部の電荷を転送する。例えばＭＯＳトランジスタ（転送ＭＯＳトランジスタ）が用いられる。
【００５９】
６０３はＦＤである。電位がフローティング状態で転送部により光電変換部の電荷が転送される。
【００６０】
６０４は画素リセット部である。少なくともＦＤの電位を基準電位に設定する。または転送部と同時にオン状態とすることにより光電変換部の電位を基準電位に設定する。画素リセット部としては、例えばＭＯＳトランジスタ（リセットＭＯＳトランジスタ）が用いられる。
【００６１】
６０５は画素増幅部である。光電変換部で生じた電荷対のうち一方の電荷に基づく信号を増幅して出力する。例えばＭＯＳトランジスタが用いられ、この場合には画素増幅部のＭＯＳトランジスタ（増幅ＭＯＳトランジスタ）のゲートとＦＤとが電気的に接続された構成となる。
【００６２】
６０６は転送部の動作を制御するための転送制御線である。６０７は画素リセット部の動作を制御するためのリセット制御線である。転送部、リセット部がＭＯＳトランジスタの場合にはＭＯＳトランジスタのゲートに該トランジスタがオン、オフするパルスを伝達する配線である。これら制御線には不図示の垂直走査回路からの駆動パルスが供給される。
【００６３】
６０８は垂直出力線である。垂直出力線６０８には、画素列に含まれる複数の画素増幅部で増幅された信号が順次出力される。
【００６４】
６０９は電流源である。増幅部へバイアス電流を供給するためのものである。本回路構成においては増幅ＭＯＳトランジスタをソースフォロワ動作させるためのバイアス電流を供給するものである。
【００６５】
Ｖ１は図６（ａ）において増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレインに供給される電圧である。ここでは共通電圧で記載しているが別電源とすることも可能である。Ｖ２は図６（ａ）において電流源６０９ａに供給される電圧である。
【００６６】
Ｖ３は図６（ｂ）においてリセットＭＯＳトランジスタのドレインに供給される電圧である。Ｖ４は図６（ｂ）において増幅ＭＯＳトランジスタのドレインに供給される電圧である。Ｖ５は図６（ｂ）において電流源６０９ｂに供給される電圧である。
【００６７】
画素を構成する要素のうち、ｐｉｘＡは第１の半導体基板に配される部分を示し、ｐｉｘＢは第２の半導体基板に配される部分を示している。ｐｉｘＡ、ｐｉｘＢにより画素ｐｉｘが構成される。
【００６８】
ここで図６（ａ）と（ｂ）との違いについて説明する。異なる部材にはそれぞれ添字ａ、ｂを振って区別している。具体的には、増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタの導電型が異なり、図６（ａ）においてはＮＭＯＳトランジスタが用いられ、図６（ｂ）においてはＰＭＯＳトランジスタが用いられる。これに対応してそれぞれのトランジスタ、電流源に供給される電圧が異なっている。
【００６９】
図６（ａ）において、Ｖ１は例えば５Ｖ、３．３Ｖなどの電源電圧である。Ｖ２はＶ１よりも低い電圧であり、例えば接地電位である。これに対して図６（ｂ）のＶ３、Ｖ４は、接地電位などの相対的に低い電位であり、Ｖ５は３．３Ｖ、１．８ＶなどのＶ３に比べて高い電圧である。
【００７０】
図６（ｂ）は増幅ＭＯＳトランジスタがＰＭＯＳトランジスタである。光電変換部は信号電荷として電子を用いる構成となっており、入射光量が大きい場合に、ＰＭＯＳトランジスタのゲート電位は下がる。これに応じてＰＭＯＳトランジスタのソース電位は暗い場合に比べて上昇する方向である。つまり、リセット時に比べて信号振幅が大きい時の共通出力線の駆動を駆動力が高い状態で行なうことが可能になる。したがって図１（ａ）の構成に比べて読み出し速度という観点で有利である。従来であれば、このような構成を同一半導体基板に配していたため、画素内でウエルを分ける等、構造として複雑となってしまっていた。これに対して本発明のように、別基板に分けて構成することにより、このような弊害を抑制することが可能となる。更に動作電圧範囲も図１（ｂ）の方が狭くすることが可能となり、低電源電圧化という観点で有利である。
【００７１】
この本質は、増幅ＭＯＳトランジスタがＰＭＯＳトランジスタである点ではなく、信号電荷と逆極性のＭＯＳトランジスタを用いることである。つまり、信号電荷が電子の場合には増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタにＰＭＯＳトランジスタ、信号電荷がホールの場合にはＮＭＯＳトランジスタを用いる点である。転送トランジスタの導電型で言えば、転送ＭＯＳトランジスタが第１導電型のＭＯＳトランジスタであり、増幅ＭＯＳトランジスタ及びリセットトランジスタが第１導電型と逆導電型の第２導電型のトランジスタとなる。
【００７２】
以上、画素の構成に関して説明したがこれら構成に限られるものではない。例えば増幅トランジスタとして接合型電界効果型トランジスタ（ＪＦＥＴ）を用いることもできる。また光電変換部としてホールを信号電荷として用いる構成としてもよい。この場合には転送トランジスタをＰＭＯＳトランジスタとする。また複数の光電変換部で増幅トランジスタ、リセットトランジスタを共有する構成としても良い。また、別途増幅トランジスタと直列に選択トランジスタを用いる構成としてもよい。また複数の半導体基板への画素の構成を振り分ける例としては上記の構成に限られない。上記構成以外にも、リセットＭＯＳトランジスタ、増幅ＭＯＳトランジスタを第１の半導体基板に配しても良い。更に画素に、増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタを設けずに、転送ＭＯＳトランジスタにより光電変換部の電荷を直接共通出力線へ出力する構成としてもよい。
【００７３】
実施例１〜３で述べた形態は第１の基板に配されたＦＤと、第２の基板に配された増幅トランジスタのゲート及びリセットトランジスタのソースとを接続する部分に適用する例で説明した。しかしこれに限られるものではなく、画素毎もしくは画素列毎など第１の基板と第２の基板とで多数の電気的接続部を設ける場合に好適に適用される。
【００７４】
（固体撮像装置全体の断面概念図）
図７に、第１の基板及び第２の基板の電気的接続部を含めた断面の概念図を示す。ここでは第１の基板に光電変換部、ＦＤ、転送部が配され、第２の基板に、画素増幅部、画素リセット部が配された構成を示す。そして電気的接続部はＦＤと画素増幅部のゲート、画素リセット部のソースとが接続されている。しかしながら電気的接続の例はこれに限られるものでは無い。
【００７５】
７０１は第１の基板である。７０２は第２の基板である。７０３ａは第１の基板に配された画素領域である。７０３ｂは第２の基板に配された画素領域である。７０４ａは第１の基板に配された第１の周辺領域である。第１の周辺領域７０４ａは画素領域７０３ａ外に配される領域である。７０４ｂは第２の基板に配される第２の周辺領域である。第２の周辺領域７０４ｂは画素領域７０３ｂ外に配される領域であり、画素領域から共通出力線を介して出力された信号の処理もしくは、画素領域からの信号出力を制御する回路が配される。
【００７６】
７０５は光電変換部である。７０６はＦＤである。７０７は画素増幅部を構成する増幅トランジスタである。そのゲートがＦＤと電気的に接続されている。７０８は第２の周辺領域に配される読み出し回路の一部を構成するＭＯＳトランジスタである。読み出し回路の一例として、複数の画素列ごとに読み出された信号を並列に処理する並列処理回路が挙げられる。このような並列処理回路しては列増幅器、列ＡＤなどがある。７０９は第２の周辺回路に配される並列処理回路以外の回路を構成するＭＯＳトランジスタである。
【００７７】
７１０は並列処理回路を構成するＭＯＳトランジスタ７０９に直流電圧を供給する直流電圧供給配線を構成する第３の導電パターンである。第３の導電パターン７１０は、紙面奥行き方向に延在して、各並列処理回路のＭＯＳトランジスタに共通に直流電圧を供給する。第３の導電パターンは画素領域外に配される。
【００７８】
７１１は第１の基板に配された第４の導電パターンである。第４の導電パターンは画素領域外に配される。
【００７９】
７１２は第３の導電パターン７１０と第４の導電パターン７１１とを電気的に接続する電気的接続部である。例えば、電気的接続部７１２は第１の基板に配された最上配線層と第２の基板に配された最上配線層により導電パターンを形成し、これらを電気的に接続することにより構成することができる。この電気的接続部に実施例１〜３で説明した構成を適用することができる。
【００８０】
第４の導電パターン７１１は第１の基板の第１の周辺領域に配される。第１の周辺領域は第２の基板に配される第２の周辺領域に比べ配置される回路素子が少ない、もしくは回路素子自体が存在しない。したがってレイアウトの自由度は比較的高いため、第４の導電パターンの面積を第２の導電パターン面積よりも大きくすることにより、第２の基板の配線レイアウトの自由度を維持しつつ、抵抗値を低下させることが可能となり好ましい。
【００８１】
７１３はＦＤ７０６と増幅トランジスタ７０７のゲートとを電気的に接続する電気的接続部である。第２の電気的接続部は第１の基板の最上配線層と第２の基板の最上配線層とにより導電パターンを形成し、これらを電気的に接続することにより構成することができる。実施例１〜３で説明した電気的接続部がこれにあたる。
【００８２】
ここで電気的接続部７１２を構成する導電パターンの面積と電気的接続部７１２を構成する導電パターンの面積との関係は、電気的接続部７１３を構成する導電パターンの面積を小さくする方がよい。電気的接続部７１３はＦＤと増幅トランジスタのゲートとを接続するものであり、導電パターンの面積が大きいとＦＤに生じる寄生容量が大きくなってしまうためである。
【００８３】
さらに図示はしないが、第１の基板には転送部を制御する制御配線が配され、第２の基板には、該制御配線に転送部の導通を制御するための駆動パルスを供給する垂直走査部が配されている。したがってこの制御配線と垂直走査部も電気的接続７１３と同様の構成により電気的に接続されている。
【００８４】
以上実施例を挙げて本発明を説明したが、発明の主旨を越えない限り、これら実施例を組み合わせ、もしくは、変更することが可能である。
【００８５】
例えば、実施例１、２の構成において、第１の導電パターン、第２の導電パターンの形状を入れ替えることが可能である。更に、実施例１、２では、第１及び第２の導電パターンのうち少なくとも一方が、所定の方向に延在する部分パターンを有し、延在する部分の所定方向に平行な長さが、所定方向とは異なる方向の長さよりも長ければよい。他方の導電パターンの形状は特に問わない。また実施例１で述べた導電パターンの延在する方向の長さと画素ピッチとの大小関係は他の実施例にも適用可能である。
【００８６】
また、実施例においてはＦＤと画素増幅部、画素リセット部との電気的接続部に適用する例を示した。しかしながら、その他の部分にのみ適用しても良い。具体的には転送部を第１の基板に配し、転送部を走査する垂直走査部を第２の基板に配した場合に、垂直走査部と転送部の制御線との電気的接続部に適用することも可能である。更に、第１の基板に垂直出力線までが配され、第２の基板に列増幅部、もしくは列ＡＤなどの列読み出し回路が配された場合に、各垂直出力線と列読み出し回路との電気的接続に適用することも可能である。
【００８７】
また第１もしくは第２の導電パターンを、光電変換部を第２の基板の方向に垂直投影した領域の一部に対応する領域まで延在させて配するような構成としてもよい。このような構成によれば、光電変換部を通過してきた光を光電変換部に戻すことが可能となり、光感度を向上させることが可能となる。
【符号の説明】
【００８８】
１０２  光電変換部
７０２  第１の基板
７０１  第２の基板
１０５  第１の導電パターン
１０６  第２の導電パターン
２０１  電気的接続部
【図１】
0005996020.tif 000002
【図２】
0005996020.tif 000003
【図３】
0005996020.tif 000004
【図４】
0005996020.tif 000005
【図５】
0005996020.tif 000006
【図６】
0005996020.tif 000007
【図７】
0005996020.tif 000008
【図８】
0005996020.tif 000009
【図９】
0005996020.tif 000010