(57)【特許請求の範囲】
【請求項１】
有機ＥＬ素子に電流を流す駆動トランジスタを有する画素回路を複数配列したＥＬ表示パネルと、前記画素回路に画像信号に応じた信号および発光させる画素回路を選択する信号を供給するドライバ回路と、ＮビットのＤ／Ａコンバータを備えるとともに入力される画像信号に信号処理を施して前記ドライバ回路に信号を供給する画像信号処理回路とを備えたＥＬ表示装置において、
１フレームの画像表示期間は、上位のＮビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位のＭ（ＭはＭ＜Ｎを満足する）ビットの階調信号に基づく発光表示を行う第２のサブフレームとを有する少なくとも２つのサブフレームに分割し、かつ前記第１のサブフレームの発光期間Ｌ１と前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるように前記ドライバ回路を制御し、
前記画像信号処理回路は、入力される画像信号が動画か否かを検出する動画検出手段を備え、前記動画検出手段が動画であることを検出した場合に、第１のサブフレームの期間の画像信号に基づく発光表示を行い、第２のサブフレームの期間は非発光とするように制御することを特徴とするＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子を用いたアクティブマトリックス型のＥＬ表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を用いたＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代のＥＬ表示装置として開発が進められている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。近年は、画素回路毎に駆動トランジスタを備え有機ＥＬ素子を駆動するアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。
【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度および閾値電圧のばらつきが大きいという弱点があるものの、大型化が容易でかつ安価であるために大型の有機ＥＬ表示装置に適している。
【０００５】
また、薄膜トランジスタの弱点である閾値電圧のばらつきおよび経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。さらに特許文献２には、全画素の輝度−電圧特性のゲインとオフセットとを格納したメモリと、メモリのデータに基づき画像信号を補正する補正回路とを備え、画素間の輝度ばらつきに起因する輝度ムラを抑えたＥＬ表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１６９１４５号公報
【特許文献２】特開２００２−１３４１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はこのようなＥＬ表示装置において、低コストのドライバ回路で高品質の画像が表示できるＥＬ表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明のＥＬ表示装置は、有機ＥＬ素子に電流を流す駆動トランジスタを有する画素回路を複数配列したＥＬ表示パネルと、前記画素回路に画像信号に応じた信号および発光させる画素回路を選択する信号を供給するドライバ回路と、ＮビットのＤ／Ａコンバータを備えるとともに入力される画像信号に信号処理を施して前記ドライバ回路に信号を供給する画像信号処理回路とを備えたＥＬ表示装置において、１フレームの画像表示期間は、上位のＮビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位のＭ（ＭはＭ＜Ｎを満足する）ビットの階調信号に基づく発光表示を行う第２のサブフレームとを有する少なくとも２つのサブフレームに分割し、かつ前記第１のサブフレームの発光期間Ｌ１と前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるように前記ドライバ回路を制御するものである。
【発明の効果】
【０００９】
本発明によれば、低コストのドライバ回路で高品質の画像表示が行えるＥＬ表示装置を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施の形態におけるＥＬ表示装置の構成図
【図２】同ＥＬ表示装置の表示ユニットの構成図
【図３】同ＥＬ表示装置の表示ユニットの画素回路の一例を示す回路図
【図４】同ＥＬ表示装置の表示ユニットの動作を示すタイミングチャート
【図５】同ＥＬ表示装置の表示ユニットの画素回路の動作を示すタイミングチャート
【図６】同ＥＬ表示装置の画像信号処理回路の回路ブロック図
【図７】本発明におけるＥＬ表示装置の発光動作を説明するためのタイミングチャート
【発明を実施するための形態】
【００１１】
以下、本発明の一実施の形態におけるＥＬ表示装置について、図面を用いて説明する。ここではＥＬ表示装置として、駆動トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリックス型の有機ＥＬ表示装置について説明する。しかし本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型のＥＬ表示装置全般に適用可能である。
【００１２】
図１は、本発明の一実施の形態におけるＥＬ表示装置の構成図である。ＥＬ表示装置は、電流発光素子である有機ＥＬ素子に電流を流す駆動トランジスタを有する画素回路を複数配列したＥＬ表示パネルと、前記画素回路に画像信号に応じた信号および発光させる画素回路を選択する信号を供給するドライバ回路とを備えた表示ユニット１と、入力される画像信号に信号処理を施して前記ドライバ回路に信号を供給する画像信号処理回路２とを有する。
【００１３】
図２は、本発明の実施の形態におけるＥＬ表示装置の表示ユニット１の構成図である。表示ユニット１は、ｎ行ｍ列のマトリックス状に複数配列された多数の画素回路１１（ｉ、ｊ）（１≦ｉ≦ｎ、１≦ｊ≦ｍ）と、ソースドライバ回路１２と、ゲートドライバ回路１３と、電源回路１４とを備えている。
【００１４】
ソースドライバ回路１２は、列方向に配列された画素回路１１（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）に、それぞれ独立して画像信号電圧Ｖｓｇ（ｊ）が供給されている。また、ゲートドライバ回路１３は、行方向に配列された画素回路１１（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）〜２５（ｉ）に、それぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）を供給する。本実施の形態においては、１つの画素回路１１（ｉ、ｊ）に５種類の制御信号を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。
【００１５】
電源回路１４は、全ての画素回路１１（１、１）〜１１（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１１（１、１）〜１１（ｎ、ｍ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１６】
図３は、表示ユニット１の画素回路１１（ｉ、ｊ）の一例を示す回路図である。本実施の形態における画素回路１１（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２５とを備えている。
【００１７】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２１は、第１コンデンサＣ２１および第２コンデンサＣ２２の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加するためのスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２３は、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを印加するためのスイッチであり、トランジスタＱ２４は駆動トランジスタＱ２０のドレインに高圧側電圧Ｖｄｄを供給するためのスイッチである。
【００１８】
なお、以下の説明では、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２５は全てＮチャンネル薄膜トランジスタで、エンハンスメント型トランジスタであるとして説明するが、本発明はこれに限定されるものではない。
【００１９】
本実施の形態における画素回路１１（ｉ、ｊ）は、電源線３１と電源線３２との間に、トランジスタＱ２４と駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが直列に接続されている。すなわち、トランジスタＱ２４のドレインは電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２０】
駆動トランジスタＱ２０のゲートとソースとの間には、第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２１】
第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は、基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。このように接続することにより、トランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。
【００２２】
第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は、節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。このように接続することにより、トランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。
【００２３】
第５スイッチであるトランジスタＱ２５のドレイン（またはソース）は、基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。このように接続することにより、トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを供給する。
【００２４】
第３スイッチであるトランジスタＱ２３のドレイン（またはソース）は、駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２３のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２３のゲートは制御信号線２３（ｉ）に接続されている。このように接続することにより、トランジスタＱ２３は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する。
【００２５】
第４スイッチであるトランジスタＱ２４のドレインは、電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２４のゲートは制御信号線２４（ｉ）に接続されている。このように接続することにより、トランジスタＱ２４は駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する。ここで、制御信号線２１（ｉ）〜２５（ｉ）には制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）が供給されている。
【００２６】
このように画素回路１１（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第５スイッチであるトランジスタＱ２５と、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２３と、駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する第４スイッチであるトランジスタＱ２４とを備えている。
【００２７】
次に、画素回路１１（ｉ、ｊ）の動作について説明する。図４は、ＥＬ表示装置の表示ユニット１の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１１（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。
【００２８】
初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和の電圧が印加され、これにより有機ＥＬ素子Ｄ２０に画像信号に応じた電流が流れ、有機ＥＬ素子Ｄ２０は流れる電流値に応じた輝度で発光する。
【００２９】
これらの４つの期間は、図２において行方向に配列されたｍ個の画素回路１１（ｉ、１）〜１１（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００３０】
図５は、ＥＬ表示装置の表示ユニット１の画素回路１１（ｉ、ｊ）の動作を示すタイミングチャートである。また図５には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１１（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３１】
（初期化期間Ｔ１）
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２２、Ｑ２４をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ２５（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２５をオン状態とする。するとトランジスタＱ２５を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、トランジスタＱ２１を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。
【００３２】
またトランジスタＱ２３を介して駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔが印加される。ここで、初期化電圧Ｖｉｎｔは、基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりも十分低く設定されている。すなわち、Ｖｉｎｔ＜Ｖｒｅｆ−Ｖｔｈである。そのため駆動トランジスタＱ２０のソース電圧、すなわち節点Ｔｐ３の電圧もほぼ初期化電圧Ｖｉｎｔに等しくなる。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。
【００３３】
さらに初期化電圧Ｖｉｎｔは、条件１および条件２から求められるように、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｉｎｔ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、有機ＥＬ素子Ｄ２０に電流は流れず、有機ＥＬ素子Ｄ２０が発光することはない。なお本実施の形態において、初期化期間Ｔ１は１μｓに設定している。
【００３４】
（閾値検出期間Ｔ２）
時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には閾値電圧Ｖｔｈよりも高い第２コンデンサＣ２２の端子間電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されているために駆動トランジスタＱ２０に電流が流れる。しかし有機ＥＬ素子Ｄ２０のアノードの電圧は基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりもさらに低く、Ｖｒｅｆ−Ｖｔｈ＜Ｖｓｓ＋Ｖｌｅｄであるので、有機ＥＬ素子Ｄ２０には電流は流れない。そして駆動トランジスタＱ２０に流れる電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。このように第２コンデンサＣ２２は、対応する駆動トランジスタＱ２０の閾値電圧Ｖｔｈを補正する補正コンデンサである。
【００３５】
（書込期間Ｔ３）
時刻ｔ３において制御信号ＣＮＴ２５（ｉ）をローレベルにしてトランジスタＱ２５をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１がアナログの画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）に充電される。この電圧（Ｖｓｇ−Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’とする。このとき駆動トランジスタＱ２０には電流が流れないので、第２コンデンサＣ２２の端子間電圧は変化しない。なお本実施の形態において、書込期間Ｔ３は１μｓｅｃに設定している。
【００３６】
（発光期間Ｔ４）
時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。これにより節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。そして制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。これにより、駆動トランジスタＱ２０のゲート・ソース間にはアナログ電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流が有機ＥＬ素子Ｄ２０に流れる。このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ）＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、画像信号に応じた電流が有機ＥＬ素子Ｄ２０に流れることとなる。そして、有機ＥＬ素子Ｄ２０は、ソースドライバ回路１２からデータ線を通して供給されるアナログの画像信号電圧に応じて流れる電流により発光する。そのときの発光輝度は、有機ＥＬ素子Ｄ２０に流れる電流に応じた発光輝度となる。
【００３７】
以上のようなステップで、有機ＥＬ素子Ｄ２０は、ソースドライバ回路１２から入力されるアナログの画像信号電圧に応じた輝度で発光することとなり、ＲＧＢ毎に発光輝度を制御することにより、カラー表示を行うことができる。また、有機ＥＬ素子Ｄ２０に流す電流を制御して発光輝度を変えることにより、所定の階調の画像表示を行うことができる。
【００３８】
以上説明したように、ＥＬ表示装置においては、画像信号に基づく電圧により有機ＥＬ素子に流れる電流が制御され、これにより所定の輝度で発光させることができる。
【００３９】
ところで、ＥＬ表示装置において、高解像度の画像信号に基づき、低階調から高階調の高品質の画像表示を行うためには、入力されるデジタルの画像信号のビット数に応じたＤ／Ａコンバータを用いてデジタル・アナログ変換を行い、入力される画像信号に応じたアナログ電圧を各画素回路に供給することが必要となる。しかしながら、高いビット数の信号を処理するＤ／Ａコンバータを用いると、その分電気回路のコストが高くなるという課題が発生する。
【００４０】
そこで、本発明においては、有機ＥＬ素子に電流を流す駆動トランジスタを有する画素回路を複数配列したＥＬ表示パネルと、前記画素回路に画像信号に応じた信号および発光させる画素回路を選択する信号を供給するドライバ回路と、ＮビットのＤ／Ａコンバータを備えるとともに入力される画像信号に信号処理を施して前記ドライバ回路に信号を供給する画像信号処理回路とを備えたＥＬ表示装置において、１フレームの画像表示期間は、上位のＮビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位のＭ（ＭはＭ＜Ｎを満足する）ビットの階調信号に基づく発光表示を行う第２のサブフレームとに分割し、かつ前記第１のサブフレームの発光期間Ｌ１と前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるようにドライバ回路を制御するものであり、ＮビットのＤ／Ａコンバータにより、Ｎ＋Ｍビットのデータ量の階調表示を行うことができるものである。
【００４１】
以下、本発明によるＥＬ表示装置の画像信号処理回路２の構成および動作について、図６、図７を用いて説明する。
【００４２】
図６は、ＮビットのＤ／Ａコンバータとして、８ビットのＤ／Ａコンバータを備えた画像信号処理回路の一例を示すブロック回路図である。
【００４３】
図６に示すように、入力される１０ビットのデジタル画像信号のうち、上位８ビットの信号は第１のガンマ補正手段４１に入力され、下位２ビットの信号は第２のガンマ補正手段４２に入力される。この第１のガンマ補正手段４１および第２のガンマ補正手段４２に入力された上位８ビットの信号および下位２ビットの信号は、それぞれ所定のガンマ特性を満足するように補正された後、データラッチ手段４３に入力され、一旦データが保持される。ここで、前記第１のガンマ補正手段４１、第２のガンマ補正手段４２は、入力される画像信号に対して予め設定したガンマ特性になるように信号を補正して出力するものである。
【００４４】
データラッチ手段４３により保持されたデータは、切替手段４４により画像信号の同期信号に同期させて順次切り替えて８ビットのＤ／Ａコンバータ４５に入力され、デジタル・アナログ変換されて、ＥＬ表示ユニット１のソースドライバ回路に供給される。すなわち、このような構成とすることにより、１フレームの画像表示期間は、上位の８ビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位の２ビットの階調信号に基づく発光表示を行う第２のサブフレームとを有する２つのサブフレームに分割されることとなり、この上位８ビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位２ビットの階調信号に基づく発光表示を行う第２のサブフレームにより１フレームの画像表示が行われる。
【００４５】
なお、図６において、４６は入力される画像信号に基づき動画であるか静止画であるか動き検出を行う動画検出手段であり、入力される画像信号が動画の画像信号であることを検出した場合は、切替手段４４を制御し、上位８ビットの第１のサブフレーム期間の画像信号のみに基づく発光表示を行い、下位２ビットの画像信号の第２のサブフレーム期間については、非発光とするように制御するもので、動画擬似輪郭の発生を抑制することができる。また、第２のサブフレームは黒表示を行うこととなるため、動画解像度も向上させることができる。
【００４６】
また、図７は、１フレームの画像表示期間において、第１のサブフレームＳＦ１と第２のサブフレームＳＦ２とに分割した場合の駆動例を示す説明図であり、図７の（ａ）は書込期間のタイミングチャート、図７の（ｂ）は発光期間のタイミングチャートである。図７（ｂ）において、斜線で示す部分が第１のサブフレーム、第２のサブフレームそれぞれにおける発光期間である。
【００４７】
図７に示すように、１フレームを構成する第１のサブフレームＳＦ１と第２のサブフレームＳＦ２とにおいて、書込期間は、図４、図５で説明したように、行方向に順次書込み電圧が印加されて書込みが行われる。その後の発光期間においては、図７（ｂ）の斜線で示すように、第１のサブフレームの発光期間Ｌ１に比べ、前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるように画素回路のドライバ回路において、スイッチングのタイミングまたは電源供給が制御される。なお、前記第２のサブフレームの発光期間Ｌ２は、第１のサブフレームの発光期間Ｌ１の１／５０程度とし、第２のサブフレームの期間における瞬時に流れる電流を大きくすることにより、ドライバ回路のダイナミックレンジを第１のサブフレームと第２のサブフレームとで同じ状態として発光駆動を行わせることが可能となる。
【００４８】
このように、上位８ビットの第１のサブフレームの画像信号が入力される第１のガンマ補正手段４１と、下位２ビットの第２のサブフレームの画像信号が入力される第２のガンマ補正手段４２と、前記第１のガンマ補正手段４１と前記第２のガンマ補正手段４２の出力信号を切り替えて８ビットのＤ／Ａコンバータ４５に入力する切替手段４４とを備えた構成であり、８ビットのＤ／Ａコンバータ４５を用いた構成で、１０ビットの解像度の画像信号（階調信号）による表示を行うことができる。
【００４９】
また、前記第１のサブフレームの発光期間Ｌ１と前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるように制御しており、ドライバ回路の出力偏差を緩和した駆動を実現することができる。
【００５０】
なお、上記実施の形態においては、８ビットのＤ／Ａコンバータを用い、１フレームを上位８ビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位２ビットの階調信号に基づく発光表示を行う第２のサブフレームとの分割して発光表示を行う例を示したが、ビット数は適宜決定すればよく、ＮビットのＤ／Ａコンバータを用い、上位のＮビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位のＭ（ＭはＭ＜Ｎを満足する）ビットの階調信号に基づく発光表示を行う第２のサブフレームとに少なくとも分割して発光表示を行えばよい。
【００５１】
以上のように本発明は、ＮビットのＤ／Ａコンバータを備えるとともに入力される画像信号に信号処理を施して表示ユニットのドライバ回路に信号を供給する画像信号処理回路とを備え、１フレームの画像表示期間は、上位のＮビットの階調信号に基づく発光表示を行う第１のサブフレームと、下位のＭ（ＭはＭ＜Ｎを満足する）ビットの階調信号に基づく発光表示を行う第２のサブフレームとに少なくとも分割し、かつ前記第１のサブフレームの発光期間Ｌ１と前記第２のサブフレームの発光期間Ｌ２は、Ｌ１＞Ｌ２となるようにドライバ回路を制御するものであり、ＮビットのＤ／Ａコンバータにより、Ｎ＋Ｍビットのデータ量の階調表示を行うことができる。
【産業上の利用可能性】
【００５２】
以上のように本発明は、低コストのドライバ回路で高品質の画像表示が行えるＥＬ表示装置を実現する上で有用な発明である。
【符号の説明】
【００５３】
１  表示ユニット
２  画像信号処理回路
１１  画素回路
１２  ソースドライバ回路
１３  ゲートドライバ回路
１４  電源回路
４１  第１のガンマ補正手段
４２  第２のガンマ補正手段
４４  切替手段
４５  Ｄ／Ａコンバータ
４６  動画検出手段
【図１】
0005938742.tif 000002
【図２】
0005938742.tif 000003
【図３】
0005938742.tif 000004
【図４】
0005938742.tif 000005
【図５】
0005938742.tif 000006
【図６】
0005938742.tif 000007
【図７】
0005938742.tif 000008