(57)【特許請求の範囲】
【請求項１】
下地部材上に形成された絶縁層と、
前記絶縁層によって覆われた第１メタル層と、
互いに間隔をあけて前記絶縁層上に配列され且つ前記第１メタル層より厚く形成された複数の電極部分を有する第２メタル層と
を備え、
前記絶縁層は、前記第１メタル層と前記複数の電極部分との間を繋ぐ複数のビアホールを有し、
前記複数のビアホール内に配置され、前記複数の電極部分を前記第１メタル層に電気的に接続する複数の貫通配線を備え、
前記第２メタル層は、配線がボンディングされる電極パッドであり、
前記電極パッドは、互いに分割された前記複数の電極部分を含み、
前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第１メタル層とにより、互いに電気的に接続され、
前記複数の電極部分のそれぞれの平面形状は、四角形であり、
前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置されている
ことを特徴とする半導体装置の配線構造。
【請求項２】
前記複数の電極部分は、複数行複数列に配列されていることを特徴とする請求項１に記載の半導体装置の配線構造。
【請求項３】
前記第１メタル層は、単一の配線構造体から成り、
前記配線構造体は、前記絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項１又は２に記載の半導体装置の配線構造。
【請求項４】
前記第１メタル層は、複数の配線構造体から成り、
前記複数の配線構造体は、前記絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項１又は２に記載の半導体装置の配線構造。
【請求項５】
前記複数の電極部分が、Ｍ行Ｎ列（Ｍ及びＮのそれぞれは２以上の整数）に配列されている場合に、
前記複数の配線構造体は、（Ｍ−１）行以下の行数と（Ｎ−１）列以下の列数に配列される
ことを特徴とする請求項４に記載の半導体装置の配線構造。
【請求項６】
前記第１メタル層、前記貫通配線、及び前記第２メタル層は、同じ導電性材料から構成されることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の配線構造。
【請求項７】
前記下地部材は、半導体基板であることを特徴とする請求項１から５までのいずれか１項に記載の半導体装置の配線構造。
【請求項８】
前記下地部材は、半導体基板上に形成された他の層であることを特徴とする請求項１から６までのいずれか１項に記載の半導体装置の配線構造。
【請求項９】
下地部材上に第１絶縁層を形成する工程と、
前記第１絶縁層上に第１メタル層を形成する工程と、
前記第１メタル層を覆う第２絶縁層を形成する工程と、
前記第２絶縁層に複数のビアホールを形成する工程と、
前記複数のビアホール内に、前記第１メタル層に電気的に接続された複数の貫通配線を形成する工程と、
互いに間隔をあけて前記第２絶縁層上に配列され、前記複数の貫通配線のいずれかに電気的に接続され、前記第１メタル層より厚くなるように、第２メタル層を構成する複数の電極部分を形成する工程と
を有し、
前記第２メタル層は、配線がボンディングされる電極パッドであり、
前記電極パッドは、互いに分割された前記複数の電極部分を含み、
前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第１メタル層とにより、互いに電気的に接続され、
前記複数の電極部分のそれぞれの平面形状は、四角形であり、
前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置される
ことを特徴とする半導体装置の配線構造の製造方法。
【請求項１０】
前記複数の電極部分は、複数行複数列に配列されていることを特徴とする請求項９に記載の半導体装置の配線構造の製造方法。
【請求項１１】
前記第１メタル層は、単一の配線構造体から成り、
前記配線構造体は、前記第２絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項９又は１０に記載の半導体装置の配線構造の製造方法。
【請求項１２】
前記第１メタル層は、複数の配線構造体から成り、
前記複数の配線構造体は、前記第２絶縁層を挟んで前記複数の電極部分と対向配置される
ことを特徴とする請求項９又は１０に記載の半導体装置の配線構造の製造方法。
【請求項１３】
前記複数の電極部分が、Ｍ行Ｎ列（Ｍ及びＮのそれぞれは２以上の整数）に配列されている場合に、
前記複数の配線構造体は、（Ｍ−１）行以下の行数と（Ｎ−１）列以下の列数に配列される
ことを特徴とする請求項１２に記載の半導体装置の配線構造の製造方法。
【請求項１４】
前記第１メタル層、前記貫通配線、及び前記第２メタル層は、同じ導電性材料から構成されることを特徴とする請求項９から１３までのいずれか１項に記載の半導体装置の配線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の配線構造及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、図１（平面図）及び図２（図１のＩＩ−ＩＩ線断面図）に示されるような半導体装置の配線構造が、広く知られている。この配線構造は、シリコン基板１上に形成された絶縁層２と、この絶縁層２に覆われた第１メタル層３と、絶縁層２上に配置されたパッド電極としての第２メタル層４と、第２メタル層４に接続された配線５とから構成されている。
【０００３】
しかしながら、第２メタル層４を構成するメタルのスパッタ時に、熱膨張状態にあるメタルの温度が低下すると、絶縁増２に被着したメタルの収縮力によりメタル内部に内向きの応力が発生する。その後、メタルの不要部分をエッチングして、例えば、図１のような第２メタル層４を形成すると、その内部に存在する応力は、図１に矢印で示す力（例えば、図２のＦ１ａ）のようになり、第２メタル層４に密着している絶縁層２の内部に、第２メタル層４の応力に耐える力が発生し、その結果、絶縁層２（特に、第２メタル層４角部付近）にクラック（図２の符号６）ができることがある。クラック６ができた場合には、エッチング後の洗浄に用いる薬液が絶縁層２内に入り込み、第１メタル層３まで薬液が到達して第１メタル層３に腐食が生じるなどの不具合が発生することがある。
【０００４】
また、パッド電極としての第２メタル層４に導体配線をボンディングするときに発生する応力（図１の矢印と反対方向の力）を緩和するために、パッド電極の配線に貫通孔を設ける対策が、例えば、特開昭６３−１４１３３０号公報（特許文献１）に開示されている。
【０００５】
しかしながら、特許文献１の対策を採用したとしても、導体配線をボンディングするときに発生する応力の緩和は不十分であり、第２メタル層４に密着している絶縁層２の内部に、第２メタル層４の応力に耐える力が発生し、絶縁層２（特に、第２メタル層４の角部付近）にクラックが生じ易く、このクラックに起因する不具合が発生することがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−１４１３３０号公報（例えば、図１（ａ），（ｂ））
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記したように、従来の半導体装置の配線構造には、パッド電極となるメタル層が密着する絶縁層に、スパッタ後又はボンディング時などに、クラックが生じやすく、このクラックに起因する不具合が発生し易いという問題があった。
【０００８】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、第２メタル層が密着する絶縁層にクラックを生じ難い半導体装置の配線構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の配線構造は、下地部材上に形成された絶縁層と、前記絶縁層によって覆われた第１メタル層と、互いに間隔をあけて前記絶縁層上に配列され且つ前記第１メタル層より厚く形成された複数の電極部分を有する第２メタル層とを備え、前記絶縁層は、前記第１メタル層と前記複数の電極部分との間を繋ぐ複数のビアホールを有し、前記複数のビアホール内に配置され、前記複数の電極部分を前記第１メタル層に電気的に接続する複数の貫通配線を備え、前記第２メタル層は、配線がボンディングされる電極パッドであり、前記電極パッドは、互いに分割された前記複数の電極部分を含み、前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第１メタル層とにより、互いに電気的に接続され、前記複数の電極部分のそれぞれの平面形状は、四角形であり、前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置されていることを特徴としている。
【００１０】
本発明に係る半導体装置の配線構造の製造方法は、下地部材上に第１絶縁層を形成する工程と、前記第１絶縁層上に第１メタル層を形成する工程と、前記第１メタル層を覆う第２絶縁層を形成する工程と、前記第２絶縁層に複数のビアホールを形成する工程と、前記複数のビアホール内に、前記第１メタル層に電気的に接続された複数の貫通配線を形成する工程と、互いに間隔をあけて前記第２絶縁層上に配列され、前記複数の貫通配線のいずれかに電気的に接続され、前記第１メタル層より厚くなるように、第２メタル層を構成する複数の電極部分を形成する工程とを有し、前記第２メタル層は、配線がボンディングされる電極パッドであり、前記電極パッドは、互いに分割された前記複数の電極部分を含み、前記電極パッドに含まれる前記複数の電極部分は、前記複数の貫通配線と前記第１メタル層とにより、互いに電気的に接続され、前記複数の電極部分のそれぞれの平面形状は、四角形であり、前記複数のビアホールは、前記複数の電極部分の角部近傍にそれぞれ配置されることを特徴としている。
【発明の効果】
【００１１】
本発明の一形態に係る半導体装置の配線構造及びその製造方法によれば、第２メタル層が密着する絶縁層にクラックを生じ難くすることができ、配線構造の品質を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】従来の半導体装置の配線構造を概略的に示す平面図である。
【図２】図１の配線構造をＩＩ−ＩＩ線で切った面を概略的に示す断面図である。
【図３】第１の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。
【図４】図３の配線構造をＩＶ−ＩＶ線で切った面を概略的に示す断面図である。
【図５】図３の配線構造をＶ−Ｖ線で切った面を概略的に示す断面図である。
【図６】図３の配線構造をＶＩ−ＶＩ線で切った面を概略的に示す断面図である。
【図７】（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の配線構造の製造方法の工程説明図である。
【図８】第１の実施形態に係る半導体装置の配線構造による効果の説明図である。
【図９】比較例の半導体装置の配線構造の説明図である。
【図１０】第２の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。
【図１１】図１０の配線構造をＸＩ−ＸＩ線で切った面を概略的に示す断面図である。
【図１２】図１０の配線構造をＸＩＩ−ＸＩＩ線で切った面を概略的に示す断面図である。
【図１３】図１０の配線構造をＸＩＩＩ−ＸＩＩＩ線で切った面を概略的に示す断面図である。
【発明を実施するための形態】
【００１３】
《１》第１の実施形態
《１−１》第１の実施形態の構成
図３は、第１の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。また、図４は、図３の配線構造をＩＶ−ＩＶ線で切った面を概略的に示す断面図であり、図５は、図３の配線構造をＶ−Ｖ線で切った面を概略的に示す断面図であり、図６は、図３の配線構造をＶＩ−ＶＩ線で切った面を概略的に示す断面図である。
【００１４】
図３から図６までに示されるように、第１の実施形態に係る半導体装置の配線構造は、下地部材としての半導体基板（例えば、シリコン基板）１１上に形成された絶縁層（例えば、ＳｉＯ２層）１２と、この絶縁層１２によって覆われた配線層としての第１メタル層１３と、互いに間隔をあけて絶縁層１２上に配列され且つ第１メタル層１３より厚く形成された複数の電極部分１０１，１０２，１０３，１０４，１０５，…を有する第２メタル層１４とを備えている。絶縁層１２は、第１メタル層１３と複数の電極部分１０１，１０２，１０３，１０４，１０５，…との間を繋ぐ複数のビアホール（ｖｉａ−ｈｏｌｅ）（例えば、１０１ａ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，…）を有している。複数のビアホール内には、複数の電極部分１０１，１０２，１０３，１０４，１０５，…を第１メタル層１３に電気的に接続する複数の貫通配線１５が備えられている。
【００１５】
また、複数の電極部分１０１，１０２，１０３，１０４，１０５，…は、複数行複数列（本実施形態では、５行５列）に配列されている。ただし、配列の行数及び列数は、図示の例に限定されず、４行４列、３行３列、又は、５行６列のような他の配列であってもよい。
【００１６】
また、複数の電極部分１０１，１０２，１０３，１０４，１０５，…のそれぞれの平面形状は、四角形（図では、正方形又は長方形）である。ただし、複数の電極部分１０１，１０２，１０３，１０４，１０５，…のそれぞれの平面形状は、四角形に限定されず、円形、楕円形、４以外の角を持つ多角形などの他の形状であってもよい。
【００１７】
また、複数のビアホール１０１ａ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，…は、複数の電極部分の角部近傍にそれぞれ配置されている。ただし、複数のビアホールの位置は、他の位置であってもよい。
【００１８】
また、第１の実施形態においては、第１メタル層１３は、単一の構造体から成り、この構造体は、絶縁層１２の一部を挟んで複数の電極部分１０１，１０２，１０３，１０４，１０５，…と対向配置されている。
【００１９】
また、第１メタル層１３、貫通配線１５、及び第２メタル層１４は、同じ導電性材料、例えば、アルミ又は銅又はこれらのいずれかを含む合金又は他の導電性金属から構成されている。
【００２０】
下地部材は、半導体基板上に形成された他の層、例えば、他の絶縁層（図示せず）であってもよい。
【００２１】
《１−２》第１の実施形態の製造方法
図７（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の配線構造の製造方法の工程説明図である。第１の実施形態に係る半導体装置の配線構造の製造方法においては、図７（ａ）に示されるように、半導体基板１１上に公知の成膜プロセスを用いて第１絶縁層１２ａを形成し、第１絶縁層１２ａ上に公知の成膜プロセス（例えば、スパッタ法など）を用いて第１メタル層１３を形成し、公知の成膜プロセスを用いて第１メタル層を覆う第２絶縁層１２ｂを形成し、公知の平坦化処理を施す。なお、第１絶縁層１２ａと第２絶縁層１２ｂとによって、絶縁層１２が構成される。
【００２２】
次に、図７（ｂ）に示されるように、公知のプロセス（例えば、フォトリソグラフィ技術）を用いて第２絶縁層１２ｂに複数のビアホール１０１ａ，１０２ａ，…を形成し、複数のビアホール内に、第１メタル層に電気的に接続された複数の貫通配線１５を形成する。
【００２３】
次に、図７（ｃ）に示されるように、公知の成膜プロセス（例えば、スパッタ法など）を用いてメタル層１４ａを形成する。
【００２４】
次に、図７（ｄ）に示されるように、公知のプロセス（例えば、フォトリソグラフィ技術）を用いてメタル層１４ａを分割して、複数の電極部分１０１，１０２，１０３，１０４，１０５，…からなるパッド電極を形成する。以上のプロセスにより、第１の実施形態の半導体装置の配線構造が製造できる。
【００２５】
《１−３》第１の実施形態の効果
図８は、第１の実施形態に係る半導体装置の配線構造による効果の説明図であり、図９は、比較例の半導体装置の配線構造の説明図である。図８に示されるように、第１の実施形態に係る半導体装置の配線構造によれば、電極パッド１４を複数の電極部分１０１，１０２，１０３，１０４，１０５，…によって構成しているので、各電極部分の内部に発生する応力は、例えば、図８に矢印で示すように、電極パッド１４の内部及び周辺の広い範囲に分散され、絶縁層１２の特定の箇所に、各電極部分の応力（実線矢印で示す）に起因する力が集中しない。このため、絶縁層１２が電極パッド１４の各電極部分から受ける力Ｆ１４（破線出示す矢印）は比較的小さく、絶縁層１２にクラックは生じ難い。
【００２６】
仮に、図９に示されるように、電極パッド４を１つの電極部分によって構成した場合には、電極パッド４の内部に発生する応力は、例えば、図９に矢印で示すように、電極パッド４の角部の４箇所に特に集中し、絶縁層２の特定の箇所に応力（実線矢印で示す）に起因する力が集中する。このため、絶縁層２が電極パッド４の電極部分から受ける力Ｆ４（破線出示す矢印）は大きく、絶縁層２にクラックが生じ易い。
【００２７】
また、第１の実施形態に係る半導体装置の配線構造によれば、第１メタル層１３を単一の配線構造体によって構成しているので、第１メタル層１３の内部に発生する応力は絶縁層１２の特定の箇所に集中するが、第１メタル層１３はパッド電極よりも薄く形成されているので、絶縁層１２にかかる力は比較的小さく、絶縁層２２に与える影響は少ない。
【００２８】
以上に説明したように、第１の実施形態に係る半導体装置の配線構造及びその製造方法によれば、パッド電極１４が密着する絶縁層１２にクラックを生じ難くすることができ、半導体装置の配線構造の品質及び信頼性を向上させることができる。
【００２９】
《２》第２の実施形態
《２−１》第２の実施形態の構成
図１０は、第２の実施形態に係る半導体装置の配線構造を概略的に示す平面図である。また、図１１は、図１０の配線構造をＸＩ−ＸＩ線で切った面を概略的に示す断面図であり、図１２は、図１０の配線構造をＸＩＩ−ＸＩＩ線で切った面を概略的に示す断面図であり、図１３は、図１０の配線構造をＸＩＩＩ−ＸＩＩＩ線で切った面を概略的に示す断面図である。
【００３０】
図１０から図１３までに示されるように、第２の実施形態に係る半導体装置の配線構造は、下地部材としての半導体基板（例えば、シリコン基板）２１上に形成された絶縁層（例えば、ＳｉＯ２層）２２と、この絶縁層２２によって覆われた配線層としての第１メタル層２３と、互いに間隔をあけて絶縁層２２上に配列され且つ第１メタル層２３より厚く形成された複数の電極部分２０１，２０２，２０３，２０４，２０５，…を有する第２メタル層２４とを備えている。絶縁層２２は、第１メタル層２３と複数の電極部分２０１，２０２，２０３，２０４，２０５，…との間を繋ぐ複数のビアホール（例えば、２０１ａ，２０２ａ，２０２ｂ，２０３ａ，２０３ｂ，…）を有している。複数のビアホール内には、複数の電極部分２０１，２０２，２０３，２０４，２０５，…を第１メタル層２３に電気的に接続する複数の貫通配線２５が備えられている。
【００３１】
また、複数の電極部分２０１，２０２，２０３，２０４，２０５，…は、複数行複数列（本実施形態では、５行５列）に配列されている。ただし、配列の行数及び列数は、図示の例に限定されず、４行４列、３行３列、又は、５行６列のような他の配列であってもよい。
【００３２】
また、複数の電極部分２０１，２０２，２０３，２０４，２０５，…のそれぞれの平面形状は、四角形（図では、正方形又は長方形）である。ただし、複数の電極部分２０１，２０２，２０３，２０４，２０５，…のそれぞれの平面形状は、四角形に限定されず、円形、楕円形、４以外の角を持つ多角形などの他の形状であってもよい。
【００３３】
また、複数のビアホール２０１ａ，２０２ａ，２０２ｂ，２０３ａ，２０３ｂ，…は、複数の電極部分の角部近傍にそれぞれ配置されている。ただし、複数のビアホールの位置は、他の位置であってもよい。
【００３４】
また、第２の実施形態においては、第１メタル層２３は、複数の配線構造体（第２の実施形態においては４行４列）から成り、複数の配線構造体は、絶縁層を挟んで複数の電極部分と対向配置されている。なお、複数の電極部分が、Ｍ行Ｎ列（Ｍ及びＮのそれぞれは２以上の整数）に配列されている場合に、複数の配線構造体は、（Ｍ−１）行以下の行数と（Ｎ−１）列以下の列数に配列されることが望ましい。
【００３５】
《２−２》第２の実施形態の製造方法
第２の実施形態に係る半導体装置の配線構造の製造方法は、第１メタル層２３を公知のエッチング技術を用いて複数の配線構造体にするプロセスがある点において相違するが、他の点は第１の実施形態におけるものと同様である。
【００３６】
《２−３》第２の実施形態の効果
第２の実施形態に係る半導体装置の配線構造によれば、電極パッド２４を複数の電極部分２０１，２０２，２０３，２０４，２０５，…によって構成しているので、各電極部分の内部に発生する応力は、電極パッド２４の内部及び周辺の広い範囲に分散され、絶縁層２２の特定の箇所に、各電極部分の応力に起因する力が集中しない。このため、絶縁層２２が電極パッド２４の各電極部分から受ける力は比較的小さく、絶縁層２２にクラックは生じ難い。
【００３７】
加えて、第２の実施形態に係る半導体装置の配線構造によれば、第１メタル層２３を複数の配線部分によって構成しているので、各配線部分の内部に発生する応力は広い範囲に分散され、絶縁層２２の特定の箇所に、各電極部分の応力に起因する力が集中しない。このため、絶縁層２２が電極パッド２４の各電極部分から受ける力は比較的小さく、絶縁層２２にクラックは生じ難い。
【００３８】
以上に説明したように、第２の実施形態に係る半導体装置の配線構造及びその製造方法によれば、パッド電極２４が密着する絶縁層２２にクラックを生じ難くすることができ、半導体装置の配線構造の品質及び信頼性を一層向上させることができる。
【符号の説明】
【００３９】
１１，２１  半導体基板（下地部材）、  １２，２２  絶縁層、
１３，２３  配線層（第１メタル層）、  １４，２４  パッド電極（第２メタル層）、
１５，２５  貫通配線、
１０１，１０２，１０３，１０４，１０５，…  複数の電極部分、
１０１ａ，１０２ａ，１０２ｂ，１０３ａ，１０３ｂ，…  ビアホール、
２０１，２０２，２０３，２０４，２０５，…  複数の電極部分、
２０１ａ，２０２ａ，２０２ｂ，２０３ａ，２０３ｂ，…  ビアホール。
【図１】
0005922331.tif 000002
【図２】
0005922331.tif 000003
【図３】
0005922331.tif 000004
【図４】
0005922331.tif 000005
【図５】
0005922331.tif 000006
【図６】
0005922331.tif 000007
【図７】
0005922331.tif 000008
【図８】
0005922331.tif 000009
【図９】
0005922331.tif 000010
【図１０】
0005922331.tif 000011
【図１１】
0005922331.tif 000012
【図１２】
0005922331.tif 000013
【図１３】
0005922331.tif 000014