(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１導電型の第１の半導体層と、
第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、
第２の半導体層上に形成された第１導電型の第３の半導体層と、
第３の半導体層上に形成された第２導電型の第４の半導体層と、
第１ないし第４の半導体層の間であって順方向バイアスとなる位置に形成された量子井戸構造と、
前記量子井戸構造に隣接して形成されたキャリア障壁調整層と、
第１の半導体層に電気的に接続された第１の電極と、
第４の半導体層に電気的に接続された第２の電極と、
第２の半導体層または第３の半導体層に電気的に接続されたゲート電極と、
前記量子井戸構造と隣接する半導体層内に形成された電流狭窄部とを有し、
前記量子井戸構造は、前記キャリア障壁調整層と前記電流狭窄部との間に位置し、前記電流狭窄部は、一方のキャリアの密度を高め、当該一方のキャリアを前記量子井戸構造に注入し、
前記キャリア障壁調整層のバンドギャップは、前記一方のキャリアに対するエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも大きくなり、かつ他方のキャリアに対するエネルギーレベルが前記バリア層のエネルギーレベルと等しくなるように調整される、発光素子。
【請求項２】
前記一方のキャリアに対するエネルギーレベルは、当該キャリアの一定の漏れを許容することで発光素子が動作可能となる大きさに調整される、請求項１に記載の発光素子。
【請求項３】
前記キャリア障壁調整層から半導体層へ漏洩されるキャリアによって生じる電流は、発光サイリスタが動作可能な保持電流以上である、請求項１または２に記載の発光素子。
【請求項４】
前記キャリア障壁調整層のバンドギャップは、正孔に対する価電子帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項１ないし３いずれか１つに記載の発光素子。
【請求項５】
前記キャリア障壁調整層のバンドギャップは、電子に対する伝導帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項１ないし３いずれか１つに記載の発光素子。
【請求項６】
前記量子井戸構造は、発光サイリスタのアノード層とゲート層の間に形成される、請求項１ないし５いずれか１つに記載の発光素子。
【請求項７】
前記量子井戸構造は、発光サイリスタのカソード層とゲート層の間に形成される、請求項１ないし５いずれか１つに記載の発光素子。
【請求項８】
前記電流狭窄部は、ｐ型の半導体層内に形成される、請求項１に記載の発光素子。
【請求項９】
前記基板上に柱状構造が形成され、前記電流狭窄部は、前記柱状構造の少なくとも１つの側面から酸化された酸化領域と当該酸化領域に隣接する導電領域を含む、請求項１または８に記載の発光素子。
【請求項１０】
請求項１ないし９いずれか１つに記載の発光素子が前記半導体基板上にアレイ状に複数形成される、発光素子アレイ。
【請求項１１】
発光素子アレイは、自己走査型発光素子アレイである、請求項１０に記載の発光素子アレイ。
【請求項１２】
請求項１０または１１に記載の発光素子アレイを用いた光書込みヘッド。
【請求項１３】
請求項１２に記載の光書込みヘッドを備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
密着型イメージセンサやプリンタなどの書込みヘッドに、面発光素子アレイが利用されている。典型的な面発光素子アレイは、１つの基板上に線形に配列された複数の発光素子を集積して構成されている。面発光素子の代表的なものとして、発光ダイオード（ＬＥＤ）、発光サイリスタ、レーザダイオードが知られている。発光ダイオードでは、活性領域中の光放射は等方的であり、放射された光の一部分のみが最上部層から出射され、基板側に放射された光は基板に吸収されてしまう。そこで、基板上にＤＢＲミラーを形成し、基板による吸収を減らし、発光ダイオードの発光効率を改善したものがある（特許文献１）。
【０００３】
また、発光サイリスタは、化合物半導体層（ＧａＡｓ、ＡｌＧａＡｓなど）の積層によりＰＮＰＮ構造を形成し、ゲート電極にゲート電圧および／またはゲート電流を印加することで、アノード電極およびカソード電極から注入された電子−正孔の結合により発光させるものである。発光サイリスタの上部電極から注入されるキャリアの経路が上部電極から横方向にシフトされるように基板上に短絡電極を設け、かつ素子の直列抵抗の低減を図ったものがある（特許文献２）。このようなＰＮＰＮ構造をもつ発光サイリスタアレイに自己走査機能を持たせ、各発光サイリスタを順次点灯させる自己走査型の発光素子アレイが実用化されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２７５７３９号公報
【特許文献２】特開２００７−２５０９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、発光効率を改善した発光素子および発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１は、基板と、前記基板上に形成された第１導電型の第１の半導体層と、第１の半導体層上に形成された第１導電型と異なる第２導電型の第２の半導体層と、第２の半導体層上に形成された第１導電型の第３の半導体層と、第３の半導体層上に形成された第２導電型の第４の半導体層と、第１ないし第４の半導体層の間であって順方向バイアスとなる位置に形成された量子井戸構造と、前記量子井戸構造に隣接して形成されたキャリア障壁調整層と、第１の半導体層に電気的に接続された第１の電極と、第４の半導体層に電気的に接続された第２の電極と、第２の半導体層または第３の半導体層に電気的に接続されたゲート電極と、前記量子井戸構造と隣接する半導体層内に形成された電流狭窄部とを有し、前記量子井戸構造は、前記キャリア障壁調整層と前記電流狭窄部との間に位置し、前記電流狭窄部は、一方のキャリアの密度を高め、当該一方のキャリアを前記量子井戸構造に注入し、前記キャリア障壁調整層のバンドギャップは、前記一方のキャリアに対するエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも大きくなり、かつ他方のキャリアに対するエネルギーレベルが前記バリア層のエネルギーレベルと等しくなるように調整される、発光素子。
請求項２は、前記一方のキャリアに対するエネルギーレベルは、当該キャリアの一定の漏れを許容することで発光素子が動作可能となる大きさに調整される、請求項１に記載の発光素子。
請求項３は、前記キャリア障壁調整層から半導体層へ漏洩されるキャリアによって生じる電流は、発光サイリスタが動作可能な保持電流以上である、請求項１または２に記載の発光素子。
請求項４は、前記キャリア障壁調整層のバンドギャップは、正孔に対する価電子帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項１ないし３いずれか１つに記載の発光素子。
請求項５は、前記キャリア障壁調整層のバンドギャップは、電子に対する伝導帯のエネルギーレベルが前記量子井戸構造のバリア層のエネルギーレベルよりも高くなるように調整される、請求項１ないし３いずれか１つに記載の発光素子。
請求項６は、前記量子井戸構造は、発光サイリスタのアノード層とゲート層の間に形成される、請求項１ないし５いずれか１つに記載の発光素子。
請求項７は、前記量子井戸構造は、発光サイリスタのカソード層とゲート層の間に形成される、請求項１ないし５いずれか１つに記載の発光素子。
請求項８は、前記電流狭窄部は、ｐ型の半導体層内に形成される、請求項１に記載の発光素子。
請求項９は、前記基板上に柱状構造が形成され、前記電流狭窄部は、前記柱状構造の少なくとも１つの側面から酸化された酸化領域と当該酸化領域に隣接する導電領域を含む、請求項１または８に記載の発光素子。
請求項１０は、請求項１ないし９いずれか１つに記載の発光素子が前記半導体基板上にアレイ状に複数形成される、発光素子アレイ。
請求項１１は、発光素子アレイは、自己走査型発光素子アレイである、請求項１０に記載の発光素子アレイ。
請求項１２は、請求項１０または１１に記載の発光素子アレイを用いた光書込みヘッド。
請求項１３は、請求項１２に記載の光書込みヘッドを備えた画像形成装置。
【発明の効果】
【０００７】
請求項１によれば、発光素子の発光光量を増加させることができる。
請求項２、３、４、５によれば、発光素子の動作特性を維持することができる。
請求項６、７によれば、正孔と電子の再結合を促進することができる。
請求項１によれば、量子井戸構造へ注入されるキャリアの密度を高くすることができる。
請求項８によれば、移動度の遅い正孔のキャリアの密度を高くすることができる。
請求項９によれば、電流狭窄部を酸化によって形成することができる。
請求項１０、１１によれば、発光素子アレイの発光光量を増加させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施例に係る発光サイリスタの概略断面図である。
【図２】本発明の第１の実施例に係る発光サイリスタの量子井戸構造およびキャリアブロック調整層エネルギーバンド図である。
【図３】本発明の第１の実施例に係る発光サイリスタの他の構成例を示す図である。
【図４】本発明の第２の実施例に係る発光サイリスタの概略断面図である。
【図５】本発明の第２の実施例に係る発光サイリスタの量子井戸構造およびキャリアブロック調整層エネルギーバンド図である。
【図６】本発明の第３の実施例に係る発光サイリスタの概略断面図である。
【図７】本発明の第４の実施例に係る発光サイリスタの概略断面図である。
【図８】本発明の実施例に係る発光サイリスタを有する発光素子アレイの概略平面図である。
【図９】本発明の実施例に係る自己走査型発光サイリスタアレイの等価回路図である。
【図１０】本実施例の自己走査型発光素子アレイを適用した光書込みヘッドの構造を示す例である。
【図１１】本実施例の自己走査型発光素子アレイを用いた光書込みヘッドを光プリンタに適用した例である。
【発明を実施するための形態】
【０００９】
次に、本発明の実施の形態について図面を参照して説明する。本実施の態様では、面発光素子として発光サイリスタおよび発光サイリスタアレイを例示する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。
【実施例】
【００１０】
図１は、本発明の第１の実施例に係る発光サイリスタの構成を示す断面図、図２は、本発明の第１の実施例に係る発光サイリスタの量子井戸層およびキャリアブロック調整層のエネルギーバンド図である。
【００１１】
本実施例の発光サイリスタ１０は、ｐ型の半導体基板１２上に、ｐ型のバッファ層１４、ｐ型の第１の半導体層１６、量子井戸構造２０、ｎ型の第２の半導体層２２、ｐ型の第３の半導体層２６、ｎ型の第４の半導体層２８を順にエピタキシャル成長することにより形成される。半導体基板１２およびこれに積層される半導体層は、好ましくはＩＩＩ−Ｖ族の化合物半導体により構成されるが、ここでは、半導体基板１２およびこれに積層される半導体層は、ＧａＡｓ、ＡｌＧａＡｓまたはＡｌＡｓ系から構成される。
【００１２】
半導体基板１２の裏面には、アノード側の電極として裏面電極３０が形成され、第４の半導体層２８上には、カソード側の電極として上部電極３２が形成される。第３の半導体層２６には、ゲート電極３４が形成され、ゲート電極３４には、発光サイリスタ１０を自己走査させるとき駆動信号が印加される。
【００１３】
本実施例の好ましい例では、ｐ型のＧａＡｓ基板１２上には、ｐ型のＧａＡｓバッファ層１４が形成され、バッファ層１４上には、アノード層としての第１の半導体層１６が形成される。第１の半導体層１６は、ｐ型のＡｌＧａＡｓから構成され、その内部には、相対的にＡｌ組成比が高いＡｌＡｓ、またはＡｌ組成比が非常に高いＡｌＧａＡｓ（例えば、Ａｌ組成が９８％以上のＡｌ0.98Ｇａ0.22Ａｓ）からなる電流狭窄部１８が形成される。電流狭窄部１８は、選択的に酸化された酸化領域１８Ａと、酸化領域１８Ａと隣接するかあるいは酸化領域１８Ａによって囲まれた導電領域１８Ｂとを有する。
【００１４】
好ましい例では、発光サイリスタ１０を製造するとき、第１の半導体層１６の少なくとも１つの側面が露出されるようなメサＭ１が形成され、当該メサＭ１の側面から電流狭窄部１８が選択的に酸化される。電流狭窄部１８を除く残りの第１の半導体層１６は、電流狭窄部１８よりもＡｌ組成が非常に小さいので、電流狭窄部１８のようにメサＭ１の側面から酸化が内部に進行しない。
【００１５】
メサＭ１が矩形状若しくは円筒状に形成されたとき、メサＭ１の外形を反映した酸化領域１８Ａが形成され、図１に示す例では、酸化領域１８Ａによって囲まれた導電領域１８Ｂが形成される。酸化領域１８Ａは、高抵抗領域であり、アノード側から注入されるキャリア（正孔）は、面積が制限された導電領域１８Ｂを通過することになり、そのキャリア密度が増加される。なお、上記の例では、電流狭窄部１８は、Ａｌ組成が低いＡｌＧａＡｓによってサンドイッチされる構造であるが、電流狭窄部１８は、量子井戸構造２０に隣接するように第１の半導体層１６の最上層として形成されてもよい。また、電流狭窄部１８は、選択酸化により形成するようにしたが、これに代えて、イオン注入により高抵抗領域１８Ａを形成するようにしてもよい。
【００１６】
第１の半導体層１６と第２の半導体層２２の間、すなわち、発光サイリスタ１０において順方向バイアスとなる位置に量子井戸構造２０が形成される。量子井戸構造２０は、単一量子井戸構造（ＳＱＷ）であってもよいし、多重量子井戸構造（ＭＱＷ）のいずれであってもよい。量子井戸構造２０は、例えば、アンドープＡｌ0.１１Ｇａ0.８９Ａｓ量子井戸層およびアンドープのＡｌ0.３Ｇａ0.７Ａｓ障壁層から構成される。
【００１７】
量子井戸構造２０上には、ゲート層としてのｎ型のＡｌＧａＡｓから成る第２の半導体層２２が所定の膜厚、所定のドーパント濃度で形成される。第２の半導体層２２の一部には、発光サイリスタ１０の動作時において、電子に対するエネルギー障壁が実質的に無く、正孔に対するエネルギー障壁をもつように機能するキャリアブロック調整層２４が形成される。好ましくは、キャリアブロック調整層２４は、一定の膜厚を有するｎ型のＡｌxＧａ1-xＡｓ（０＜Ｘ＜１）から構成され、量子井戸構造２０に隣接するように形成される。キャリアブロック調整層２４は、量子井戸構造２０に正孔を閉じ込めつつ、量子井戸構造２０から逆バイアスのジャンクションに向かうキャリア（正孔）の量を調整するエネルギー障壁を形成し、このエネルギー障壁の高さは、Ａｌ組成比（Ｘ）によって決定することができる。キャリアブロック調整層２４によって正孔をオーバーフローさせ、もしくはリークさせる理由は、後述するように、発光サイリスタの特性を維持するためである。
【００１８】
第２の半導体層２２上には、ゲート層としてのｐ型のＡｌＧａＡｓから成る第３の半導体層２６が所定の膜厚、所定のドーパント濃度で形成され、さらに第３の半導体層２６上には、カソード層としてのｎ型のＡｌＧａＡｓから成る第４の半導体層２８が所定の膜厚、所定のドーパント濃度で形成される。好ましくは、第４の半導体層２８および第３の半導体層２６の一部がエッチングされ、メサＭ１上に、例えば矩形状のメサＭ２が形成される。メサＭ２によって表面が露出された第３の半導体層２６には、ゲート電極３４が形成される。
【００１９】
第４の半導体層２８上には、カソード電極としての上部電極３２が形成される。第４の半導体層２８の最上層には、不純物濃度が高いｎ型のＧａＡｓコンタクト層２８Ａが形成されてもよく、コンタクト層２８Ａは上部電極３４とオーミック接続することができる。上部電極３２は、好ましくは、メサＭ２のほぼ中央に形成され、その一部または全部がメサＭ２の導電領域１８Ｂと重複するような位置関係にあることが望ましい。裏面電極３０、上部電極３２およびゲート電極３４は、例えばリフトオフにより、Ａｕ、ＡｕＧｅ、Ｎｉ、Ｔｉ、Ｍｏなどの金属材料を単層または積層して形成される。こうして、３端子構造の発光サイリスタ１０が形成される。
【００２０】
次に、量子井戸構造２０およびキャリアブロック調整層２４のエネルギーバンド構造について説明する。図２は、発光サイリスタ１０の動作時、すなわちアノード・カソード間に順方向バイアスが印加されたときのキャリアブロック調整層２４のバンドギャップを説明する図である。量子井戸構造２０は、バンドギャップが小さい量子井戸層２０Ａと、量子井戸層２０Ａを挟むように量子井戸層２０Ａの両側に形成されるバンドギャップの大きいバリア層（障壁層）２０Ｂとを含んで構成される。但し、一番両側のバリア層２０Ｂは、スペーサ層として参照されることもある。キャリアブロック調整層２４のバンドギャップは、電子に対する伝導帯Ｅｃのエネルギーレベルが量子井戸構造２０のバリア層２０Ｂのエネルギーレベルと略等しく、正孔に対する価電子帯Ｅｖのエネルギーレベルが量子井戸構造２０のバリア層２０Ｂのエネルギーレベルよりも障壁ΔＥｖだけ高くなるように調整される。すなわち、発光サイリスタ１０の動作時において、第２の半導体層２２とバリア層２０Ｂとの間の伝導帯Ｅｃは、連続的であり、その間の障壁は略ゼロであり、電子は、量子井戸層２０Ａへ効率よく注入される。また、バリア層２０Ｂとｐ型の第１の半導体層１６との間には、障壁ΔＥｃがあり、この障壁ΔＥｃによりバリア層２０Ｂから第１の半導体層１６への電子の漏れまたはオーバーフローは抑制される。
【００２１】
一方、発光サイリスタ１０の動作時において、ｐ型の第１の半導体層１６とバリア層２０Ｂとの間の価電子帯Ｅｖは、連続的であり、その間の障壁は略ゼロであり、正孔は、第１の半導体層１６から量子井戸層２０Ａへ効率よく注入される。また、キャリアブロック層２４によって、バリア層２０Ｂとの間の価電子帯Ｅｖには障壁ΔＥｖが形成され、この障壁ΔＥｖの大きさは、正孔の一部が障壁ΔＥｖを越えてオーバーフローし、第２の半導体層２２へ漏洩されるように設定される。ΔＥｖの調整は、キャリアブロック調整層２４を構成する材料を適宜選択することにより行うことができるが、本例では、キャリアブロック調整層２４を構成するＡｌxＧａ1-xＡｓのＡｌ組成比（Ｘ）を調整する。つまり、Ａｌ組成比を高くすれば、それに応じて障壁ΔＥｖを高くすることができ、正孔が障壁ΔＥｖを越えてオーバーフローするキャリアの量を減らすことができる。好ましくは、障壁ΔＥｖの大きさは、オーバーフローした正孔によるアノード電流が発光サイリスタ１０をオン（点弧）させるために必要な保持電流以上となるように調整される。
【００２２】
次に、発光サイリスタ１０の動作を説明する。裏面電極３０および上部電極３２に順方向バイアスが印加された状態で、ゲート電極３４にｐｎ接合の拡散電位以上となる順方向バイアスの駆動信号を印加されると、ゲート電流が流れ、これがトリガーとなってアノード／カソード間に電流が流れ、発光サイリスタ１０がオン（点弧）する。第１の半導体層１６から注入されるキャリア（正孔）は、電流狭窄部１８によってキャリア密度が高められ、密度の濃いキャリア（正孔）が量子井戸層２０Ａに注入される。正孔の大部分は、量子井戸層２０Ａ内に閉じ込められるが、量子井戸層２０Ａをオーバーフローした正孔の一部は、障壁ΔＥｖを越えて第２の半導体層２２へオーバーフローもしくはリークされる。こうして、発光サイリスタ１０に必要な保持電流が生成される。
【００２３】
一方、第２の半導体層２２から注入された電子は、量子井戸層２０Ａに注入されるが、電子は、障壁ΔＥｃによって、第１の半導体層１６へオーバーフローすることが防止され、量子井戸層２０Ａ内に閉じ込められる。こうして、量子井戸層２０Ａにおいて、電子と正孔の結合が促進され、発光効率が向上され、発光光量の増加した光を最上層から得ることができる。
【００２４】
量子井戸構造を持たない典型的な発光サイリスタでは、ｎゲート層としての第２の半導体層２２とｐゲート層としての第３の半導体層２６において電子と正孔が結合して発光する。しかし、ｎゲートとｐゲートを合わせた膜厚は、約１μｍ程度となり、キャリアの存在する空間が比較的大きくなるため、キャリア濃度が薄くなり、正孔と電子の結合確率が低くなってしまう。さらに、キャリア濃度が薄いと、光の吸収が生じ易くなる。これに対し、本実施例では、量子井戸構造２０を用いることで、正孔および電子のキャリア密度を高めることができ、両者の結合確率を高くすることができる。さらに、量子井戸構造２０に隣接する半導体層１６内に電流狭窄部１８を設けることで、電子に対して移動度が低い正孔のキャリア密度を高く、多量の正孔を量子井戸構造２０に注入することができる。
【００２５】
また、発光サイリスタの特有の問題として、発光サイリスタをオン(点弧)させるためには、アノード・カソード間に一定の保持電流が流れなければならない。言い換えれば、第１の半導体層１６から量子井戸構造２０へ注入された正孔の一部は発光に利用され、残りは、発光に利用されずに第２の半導体層２２へ注入されて、発光サイリスタの保持電流に利用されなければならない。本実施例では、キャリアブロック調整層２４により、正孔の一部が第２の半導体層１６へリークするような障壁ΔＥｖを設定している。
【００２６】
障壁ΔＥｖからオーバーフローした正孔によるリーク電流は、発光サイリスタの保持電流以上とするのが好ましい。一般に、保持電流の大きさは、サイリスタの駆動電流の約３％程度である。リーク電流は、発光サイリスタの使用条件（駆動電流、動作温度）によって変化するので、障壁ΔＥｖは、使用条件の範囲、例えば、発光サイリスタに許容される最大、最小の駆動電流や動作温度を考慮して決定される。
【００２７】
図３は、第１の実施例の発光サイリスタ１０の他の変形例を示す図である。この発光サイリスタ１０では、上部電極３２は、リンク状または環状に形成され、上部電極３２の開口部から光が取り出される。好ましくは、上部電極３２の開口部を、電流狭窄部１８の導電領域１８Ｂの一部または全部に重複させることで、メサＭ１の中央部分で効率よく発生した光を最上層から取り出すことができる。また、電流狭窄部１８は、メサＭ１の１つの側面から酸化された酸化領域１８Ａを有している。
【００２８】
なお、上記実施例では、電流狭窄部１８が第１の半導体層１６内に形成されたが、これに限らず、電流狭窄部は、第２ないし第４の半導体層内に形成されるものであってもよく、この場合、電流狭窄部は１つに限らず複数であってもよい。
【００２９】
次に、本発明の第２の実施例について説明する。図４は、第２の実施例に係る発光サイリスタ１０Ａの断面を示している。第１の実施例との相違点は、第２の実施例では、量子井戸構造２０は、第３の半導体層２６と第４の半導体層２８との間、すなわち順方向バイアスされる位置に形成される。この場合には、ｐ型の第３の半導体層２６内に電流狭窄部１８とキャリアブロック調整層２４が形成され、キャリアブロック調整層２４は、量子井戸構造２０と隣接するように形成される。電流狭窄部１８は、メサＭ２の１つの側面もしくは複数の側面から選択的に酸化された酸化領域１８Ａと、酸化領域１８Ａに隣接するか、あるいは酸化領域１８Ａによって囲まれた導電領域１８Ｂとを有する。図の例は、電流狭窄部１８は、メサＭ２の１つの側面から酸化された酸化領域１８Ａを有する。
【００３０】
図５は、第２の実施例に係る発光サイリスタ１０Ａが動作されるときのキャリアブロック調整層２４のエネルギーバンド構造を説明する図である。第２の実施例では、第１の実施例のときと異なり、キャリアブロック調整層２４のバンドギャップは、キャリア（電子）に対する伝導帯Ｅｃのエネルギーレベルがバリア層２０Ｂよりもに障壁ΔＥｃたけ高くなり、正孔に対する価電子帯Ｅｖのエネルギーレベルがバリア層２０Ｂのエネルギーレベルと略等しくなるように調整される。
【００３１】
すなわち、ゲート電極３４により順方向バイアスが印加されたとき、ｐ型の第３の半導体層２６とバリア層２０Ｂとの間の価電子帯Ｅｃは、連続的であり、その間の障壁は略ゼロであり、正孔は、実質的に障壁を越えることなく量子井戸層２０Ａ内へ効率よく注入される。また、バリア層２０Ｂと第４の半導体層２８との間には、障壁ΔＥｖがあり、この障壁ΔＥｖは、量子井戸層２０Ａから第４の半導体層１６への正孔の漏れまたはオーバーフローを防止する。
【００３２】
一方、第４の半導体層２８から注入された電子は、量子井戸層２０Ａへ効率よく注入され、閉じ込められる。キャリアブロック層２４は、バリア層２０Ｂとの間に障壁ΔＥｃを形成し、この障壁ΔＥｃの大きさは、電子の一部が障壁ΔＥｃを越えてオーバーフローするように調整される。キャリアブロック調整層２４の障壁ΔＥｃは、第１の実施例のときと同様に、Ａｌ組成比（Ｘ）を調整することによって行われ、好ましくは、発光サイリスタの保持電流以上となるように電子のオーバーフローまたはリーク電流が調整される。
【００３３】
次に、本発明の第３の実施例について説明する。図６は、第３の実施例の発光サイリスタ１０Ｂの概略断面を示している。第３の実施例の発光サイリスタ１０Ｂは、ｎ型のＧａＡｓ半導体基板を用いるものであり、第１の実施例のときのアノードおよびカソードを反転したものである。第３の実施例に係る発光サイリスタ１０Ｂは、ｎ型のＧａＡｓ半導体基板１２上に、ｎ型のＧａＡｓバッファ層１４、カソード層としてのｎ型のＡｌＧａＡｓから成る第１の半導体層１６、第１の半導体層１６上の量子井戸構造２０、ｐ型のＡｌＧａＡｓから成る第２の半導体層２２、ｎ型のＡｌＧａＡｓから成る第３の半導体層２６、アノード層としてのｐ型のＡｌＧａＡｓから成る第４の半導体層２８を有する。第２の半導体層２２と第１の半導体層１６の順方向バイアスとなる位置に量子井戸構造２０が形成され、第２の半導体層２２内のキャリアブロック調整層２４は、量子井戸構造２０と隣接する。さらに、第２の半導体層２２内には、メサＭ１の１側面から選択的に酸化された酸化領域１８Ａとこれに隣接する導電領域１８Ｂとを有する電流狭窄部１８が形成される。キャリアブロック調整層２４のバンドギャップは、第２の実施例のとき（図４を参照）と同様に、キャリア（電子）に対する伝導帯Ｅｃのエネルギーレベルがバリア層２０Ｂよりもに障壁ΔＥｃたけ高くなり、正孔に対する価電子帯Ｅｖのエネルギーレベルがバリア層２０Ｂの障壁層のエネルギーレベルと略等しくなるように調整される。
【００３４】
次に、本発明の第４の実施例について説明する。図７は、第４の実施例の発光サイリスタ１０Ｃの概略断面を示している。第４の実施例では、量子井戸構造２０が、第４の半導体層２８と第３の半導体層２６との間の順方向バイアスの位置に形成される。この場合、第４の半導体層２８には、メサＭ２の側面から酸化された酸化領域１８Ａを含む電流狭窄部１８が形成される。そして、第３の半導体層２６には、量子井戸構造２０と隣接するようにキャリアブロック調整層２４が形成される。キャリアブロック調整層２４のバンドギャップは、第１の実施例のとき（図２を参照）と同様に、正孔に対する価電子帯のエネルギーレベルがバリア層２０Ｂよりも障壁ΔＥｃだけ高くなり、電子に対する伝導帯のエネルギーレベルがバリア層２０Ｂとほぼ等しくなるように調整される。
【００３５】
なお、電流狭窄部１８がメサＭ２内に形成される場合には、必ずしもメサＭ１は必要ではない。また、上記の実施例では、柱状構造としてのメサＭ１、Ｍ２は矩形状に加工される例を示したが、メサＭ１、Ｍ２は、他の形状、例えば円柱状であってもよい。また、メサＭ１、Ｍ２の大きさも、上部電極３２の大きさや電流狭窄部１８の導電領域１８Ｂの大きさ等に応じて適宜選択し得る。
【００３６】
図８は、本実施例の発光サイリスタを用いた自己走査型発光素子アレイの概略平面図である。同図に示すように、単一の半導体基板上には、複数の発光サイリスタ１０−１、１０−２・・・１０−ｎと、各発光サイリスタを走査するシフト部６０が形成されている。複数の発光サイリスタ１０−１〜１０−ｎは、線形に配列され、各発光サイリスタの上部電極（カソード電極）３２−１〜３２−ｎは、発光サイリスタの配列方向と平行に延在する主配線層３８に接続される。各発光サイリスタのゲート電極３４−１、３４−２・・・３４−ｎには、シフト部６０からの駆動信号６２−１、６２−２、・・・６２−ｎがそれぞれ供給される。駆動信号をゲート電極に印加することで、発光サイリスタが順次走査される。
【００３７】
図９は、自己走査型発光素子アレイの等価回路図である。ここには、４つの発光サイリスタＬ１〜Ｌ４が例示されている。シフト部６０は、転送サイリスタＴ１〜Ｔ４と、ダイオードＤ１〜Ｄ３と、抵抗ＲＧとを含んで構成される。転送制御信号Φ１は、奇数の転送サイリスタＴ１、Ｔ３のカソードに接続され、転送制御信号Φ２は、偶数の転送サイリスタＴ２、Ｔ４のカソードに接続され、２つの転送制御信号Φ１、Φ２は、交互に、カソード電位に引き下げられる。データ「０」、「１」に応じた電位を供給する発光信号Φは、発光サイリスタＬ１〜Ｌ４のカソードに共通に接続される。発光サイリスタＬ１〜Ｌ４と転送サイリスタＴ１〜Ｔ４のゲートは共通であり、各ゲートは、抵抗ＲＧに接続される。さらに隣接するゲート間には、ダイオードＤ１〜Ｄ３がそれぞれ接続される。
【００３８】
ここで、転送サイリスタＴ２がオン状態にあるとする。このとき、転送制御信号Φ２は、カソード電位であり、転送制御信号Φ１はグランド電位である。転送サイリスタＴ２のゲートには、ゲート／カソード間のバイアス電圧よりも大きいトリガー電位Ｖｓが印加される。発光サイリスタＬ２もまた、トリガー電位Ｖｓが印加されるため、発光信号Φのデータ「１」、「０」に応じて点弧または消弧される。また、転送制御信号Φ２を共通に接続する転送サイリスタＴ４のゲートには、トリガー電位ＶｓよりもダイオードＤ２およびＤ３の拡散電位の大きさだけ降下された電位Ｖ２が印加され、この電位Ｖ２は、ゲート／カソード間のバイアス電圧よりも小さくなり、転送サイリスタＴ４および発光サイリスタＬ４は消弧される。隣接する転送サイリスタＴ３のゲートには、トリガー電位ＶｓよりもダイオードＤ２の拡散電位の大きさだけ降下された電位Ｖ１（Ｖ１＞Ｖ２）が印加され、この電位Ｖ１は、ゲート／カソード間のバイアス電圧よりも大きい。このため、次に、転送制御信号Φ１がカソード電位に引き下げられたとき、転送サイリスタＴ３が点弧される。また、転送サイリスタＴ１のゲートには、ダイオードＤ１によりトリガー電位Ｖｓが印加されず、電源ＶＧＡが供給され、この電位は、ゲート／カソード間のバイアス電圧よりも小さいので、次の転送制御信号Φ１がカソード電位に引き下げられても、転送サイリスタＴ１は点弧しない。こうして、転送制御信号Φ１、Φ２を交互にカソード電位に駆動することで、転送サイリスタが順次自己走査され、発光サイリスタが点弧または消弧される。なお、シフト部の詳細な構成および動作は、例えば特開平１−２３８９６２号に記載されている。上記の例では、発光サイリスタが１次元方向に配置されるアレイの例を示したが、発光サイリスタアレイは、発光サイリスタが２次元に配列されるものであってもよい。
【００３９】
以上のような自己走査型発光素子アレイは、例えば、光プリンタの光書込みヘッドに用いられる。図１０に、自己走査型発光素子アレイを用いた光書込みヘッドの一例を示す。チップ実装基板７０上に、発光サイリスタを列状に配置した複数個の発光素子アレイチップ７１が、主走査方向に実装され、発光素子アレイチップ７１の発光素子が発光する光の光路上には、主走査方向に長尺な正立等倍のロッドレンズアレイ７２が、樹脂ハウジング７３により固定されている。ロッドレンズアレイ７２の光軸上には、感光ドラム７４が設けられる。また、チップ実装基板７０の下地には発光素子アレイチップ７１の熱を放出するためのヒートシンク７５が設けられ、ハウジング７３とヒートシンク７５は、チップ実装基板７０を間に挟んで止め金具７６により固定されている。
【００４０】
図１０に示す光書込みヘッドを用いた光プリンタを図１１に示す。光プリンタには、光書込みヘッド１００が設置される。円筒形の感光ドラム１０２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器１０４で一様に帯電させる。そして、光書込みヘッド１００で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器１０６で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器１０８でカセット１１０中から送られてきた用紙１１２上に、トナーを転写する。用紙は、定着器１１４にて熱等を加えられ定着され、スタッカ１１６に送られる。一方、転写の終了したドラムは、消去ランプ１１８で帯電が全面にわたって中和され、清掃器１２０で残ったトナーが除去される。このような光書込みヘッドは、プリンタのみならずファクシミリ、複写機などの画像形成装置にも利用することができる。
【００４１】
以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４２】
１０、１０Ａ、１０Ｂ、１０Ｃ：発光サイリスタ
１２：半導体基板
１４：バッファ層
１６：第１の半導体層
１８：電流狭窄部
１８Ａ：酸化領域
１８Ｂ：導電領域
２０：量子井戸構造
２０Ａ：量子井戸層
２０Ｂ：バリア層
２２：第２の半導体層
２４：キャリアブロック調整層
２６：第３の半導体層
２８：第４の半導体層
２８Ａ：コンタクト層
３０：裏面電極
３２：上部電極
３４：ゲート電極
Ｍ１、Ｍ２：メサ
【図１】
0005857569.tif 000002
【図２】
0005857569.tif 000003
【図３】
0005857569.tif 000004
【図４】
0005857569.tif 000005
【図５】
0005857569.tif 000006
【図６】
0005857569.tif 000007
【図７】
0005857569.tif 000008
【図８】
0005857569.tif 000009
【図９】
0005857569.tif 000010
【図１０】
0005857569.tif 000011
【図１１】
0005857569.tif 000012