(57)【特許請求の範囲】
【請求項１】
スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置であって、
与えられた第１ビット、第２ビット及び第３ビットの論理値を参照して、前記第２ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成手段を備え、
前記第１ビットの論理値は、与えられたテストパターンである初期テストパターンが有するものであるか、又は、前記初期テストパターンに基づいて当該テストパターン生産装置が生産した新たなテストパターンが有するものであり、
前記第２ビットの論理値は、前記初期テストパターンが有するものであり、
前記第３ビットの論理値は、前記初期テストパターンが有するものであるか、又は、前記新たなテストパターンが有するものである、テストパターン生産装置。
【請求項２】
前記論理値生成手段により生成された論理値を保持する保持手段をさらに備え、
前記第１ビットの論理値は、予め、前記論理値生成手段により生成されて前記保持手段に保持されたものであり、
前記論理値生成手段は、前記保持手段に保持された前記第１ビットの論理値、前記第２ビットの論理値及び前記第３ビットの論理値に基づいて、前記第２ビットの論理値を維持又は反転して、新たに生成するテストパターンに含まれるビットの論理値とする、請求項１記載のテストパターン生産装置。
【請求項３】
前記第１ビット、前記第２ビット及び前記第３ビットは、空間的に隣接する複数のスキャンチェーンに入力されるビットであり、又は、時間的に連続して同一のスキャンチェーンを介して前記テスト対象回路に入力されるビットであり、
前記保持手段は、スキャンフリップフロップである、請求項２記載のテストパターン生産装置。
【請求項４】
前記論理値生成手段は、
論理値を出力する複数の異なる組合せ回路と、
前記複数の異なる組合せ回路を切り替える切替手段とを有し、
前記複数の異なる組合せ回路の一つは、前記第１ビット、前記第２ビット及び前記第３ビットが有する０又は１の論理値を入力とする、請求項１から３のいずれかに記載のテストパターン生産装置。
【請求項５】
前記初期テストパターン又は／及び当該テストパターン生産装置が生産したテストパターンにおける論理値から、前記第１ビット、前記第２ビット及び前記第３ビットを含めて一部又は全部を抽出する抽出手段と、
前記抽出手段が抽出した論理値についての空間的隣接性及び／又は時間的連続性に沿った反転回数が所定の回数に達するか否かを判定する条件判定手段と、
前記条件判定手段による判定結果を前記切替手段にフィードバックするフィードバック手段とをさらに備える、請求項４記載のテストパターン生産装置。
【請求項６】
テスト対象回路の出力に基づいて故障を検出する故障検出システムであって、
請求項１から５のいずれかに記載のテストパターン生産装置が生成したテストパターンを、前記テスト対象回路に入力される初期テスト入力パターンとして記憶する初期テスト入力パターン記憶手段と、
前記初期テスト入力パターンが入力された前記テスト対象回路から出力された複数の出力論理値の一部又は全部を取り出す第１取出手段と、
前記第１取出手段が取り出した出力論理値と、前記テスト対象回路に故障がない場合に予測される出力論理値又は特定の故障がある場合に予測される出力論理値とを比較する比較手段と、
前記比較手段による比較結果に基づいて前記テスト対象回路の故障の有無を判定する故障判定手段とを備え、
前記複数の出力論理値は、
前記テスト対象回路に対して新たなテスト入力パターンとして入力されるものであり、
複数の個別保持手段に論理値を１つずつ保持させる保持手段に保持され、
前記第１取出手段は、
前記保持手段に保持された前記複数の出力論理値の一部又は全部を取り出すものであり、
前記複数の個別保持手段が保持する出力論理値の一部又は全部を、他の個別保持手段を経由することなく直接取り出すことを特徴とする、故障検出システム。
【請求項７】
前記第１取出手段を制御する第１取出制御手段と、
ダミーサイクルの回数を指定するダミーサイクル指定手段とをさらに備え、
前記第１取出制御手段は、前記第１取出手段を制御して、前記ダミーサイクルが指定したキャプチャサイクルの間、前記複数の出力論理値を取り出させない、請求項６記載の故障検出システム。
【請求項８】
スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置を用いたテストパターン生産方法であって、
与えられたテストパターンである初期テストパターン又は／及び当該初期テストパターンに基づいて当該テストパターン生産装置が生産したテストパターンが有する第１ビット、第２ビット及び第３ビットの各論理値を参照して、前記初期テストパターンが有する前記第２ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成ステップを含む、テストパターン生産方法。
【請求項９】
コンピュータに請求項８記載のテストパターン生産方法を実行させるためのプログラム。
【請求項１０】
請求項９に記載されたプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストパターン生産装置、故障検出システム、テストパターン生産方法、プログラム及び記録媒体に関し、特に、テスト対象回路に入力されるテストパターンを生産するテストパターン生産装置等に関する。
【背景技術】
【０００２】
論理回路をテストするためのテストパターンのデータ量を削減するテスト手法として、埋め込み自己テスト（Built-In  Self-Test：BIST）の手法が知られている。ＢＩＳＴにおいては、テストパターンを記憶する容量の制限等の理由により、オリジナルのテストパターンから新たなテストパターンを生産するテストパターン生産装置が用いられる。ここで、生成されるテストパターンにおける故障検出率の向上とテスト時のシフトパワー削減とは、一般にトレードオフの関係にある。これまで、故障検出率の向上とシフトパワー削減の調整を図るテストパターン生産装置等が開発されてきた（非特許文献１）。【０００３】
非特許文献１に記載されたテストパターン生産装置の回路の概略を示す論理回路を図１６に示す。非特許文献１に記載されたテストパターン生産装置は、直前に生産したテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値から新たな論理値を生成する。まず、直前に生産したテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値から最後の２ビットを抽出する。抽出されたビットの論理値が異なれば、スキャンチェーンに入力された値を変更せずにシフトインする。抽出されたビットの論理値が同じであれば、新たな論理値をシフトインする。このように、直前に生産されたテストベクトルをテスト対象回路に入力した場合のキャプチャ出力値の最後の２ビットの異同を参照して、ＬＦＳＲから出力される値をそのままシフトインするか反転させた上でシフトインするものである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】X.Lin,  et  al.  "Adaptive  Low  Shift  Power  Test  Pattern  Generator  for  Logic  BIST",  Proc.  Asian  Test  Symposium,  pp.  355-360,  2010.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１に記載されたテストパターン生産装置は、直前に生産されたテストパターンの論理値をテスト対象回路に入力した場合のキャプチャ出力値の並びを反映して、新たなテストパターンを生産するものである。しかも、ＬＦＳＲからの出力値を反転するか否かにおいて反映するものでしかない。そのため、基本的に、参照したオリジナルのテストパターンとは無関係に、新たなテストパターンを生成するものであった。【０００６】
一方、あらかじめ与えられたオリジナルのテストパターンは、通常、例えば高い故障検出率やシフトパワーとは異なるキャプチャパワー削減等、すでに何らかの目的に応じた特性を有するテストパターンである。非特許文献１に記載されたテストパターン生産装置が生産するテストパターンは、オリジナルのテストパターンが有する特性を考慮しないため、その特性を失わせるものとなりうるものであった。【０００７】
ゆえに、本発明は、オリジナルのテストパターンの特性維持を図りつつ新たなテストパターンを生産することを可能とする、テストパターン生産装置等を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の観点は、スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置であって、与えられた第１ビット、第２ビット及び第３ビットの論理値を参照して、前記第２ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成手段を備え、前記第１ビットの論理値は、与えられたテストパターンである初期テストパターンが有するものであるか、又は、前記初期テストパターンに基づいて当該テストパターン生産装置が生産した新たなテストパターンが有するものであり、前記第２ビットの論理値は、前記初期テストパターンが有するものであり、前記第３ビットの論理値は、前記初期テストパターンが有するものであるか、又は、前記新たなテストパターンが有する、テストパターン生産装置である。【０００９】
本発明の第２の観点は、第１の観点に係るテストパターン生産装置であって、前記論理値生成手段により生成された論理値を保持する保持手段をさらに備え、前記第１ビットの論理値は、予め、前記論理値生成手段により生成されて前記保持手段に保持されたものであり、前記論理値生成手段は、前記保持手段に保持された前記第１ビットの論理値、前記第２ビットの論理値及び前記第３ビットの論理値に基づいて、前記第２ビットの論理値を維持又は反転して、新たに生成するテストパターンに含まれるビットの論理値とする。【００１０】
本発明の第３の観点は、第２の観点に係るテストパターン生産装置であって、前記第１ビット、前記第２ビット及び前記第３ビットは、空間的に隣接する複数のスキャンチェーンに入力されるビットであり、又は、時間的に連続して同一のスキャンチェーンを介して前記テスト対象回路に入力されるビットであり、前記保持手段は、スキャンフリップフロップである。【００１１】
本発明の第４の観点は、第１から第３のいずれかの観点に係るテストパターン生産装置であって、前記論理値生成手段は、論理値を出力する複数の異なる組合せ回路と、前記複数の異なる組合せ回路を切り替える切替手段とを有し、前記複数の異なる組合せ回路の一つは、前記第１ビット、前記第２ビット及び前記第３ビットが有する０又は１の論理値を入力とする。【００１２】
本発明の第５の観点は、第４の観点に係るテストパターン生産装置であって、前記初期テストパターン又は／及び当該テストパターン生産装置が生産したテストパターンにおける論理値から、前記第１ビット、前記第２ビット及び前記第３ビットを含めて一部又は全部を抽出する抽出手段と、前記抽出手段が抽出した論理値についての空間的隣接性及び／又は時間的連続性に沿った反転回数が所定の回数に達するか否かを判定する条件判定手段と、前記条件判定手段による判定結果を前記切替手段にフィードバックするフィードバック手段とをさらに備える。【００１３】
本発明の第６の観点は、テスト入力パターンが入力された論理回路から出力された複数の出力論理値に基づいて当該論理回路の故障を検出する故障検出システムであって、前記テスト入力パターンは、請求項１から５のいずれかに記載のテストパターン生産装置により生産されたものであり、前記複数の出力論理値は、前記論理回路に対して新たなテスト入力パターンとして入力されるものであり、複数の個別保持手段に論理値を１つずつ保持させる保持手段に保持され、前記複数の出力論理値の一部又は全部を取り出す第１取出手段と、前記第１取出手段が取り出した出力論理値と、前記論理回路に故障がない場合に予測される出力論理値又は特定の故障がある場合に予測される出力論理値とを比較する比較手段と、前記比較手段による比較結果に基づいて前記論理回路の故障の有無を判定する故障判定手段とを備え、前記第１取出手段は、前記保持手段に保持された前記複数の出力論理値の一部又は全部を取り出すものであり、前記複数の個別保持手段が保持する出力論理値の一部又は全部を、他の個別保持手段を経由することなく直接取り出す。【００１４】
本発明の第７の観点は、第６の観点の故障検出システムであって、前記第１取出手段を制御する第１取出制御手段と、ダミーサイクルの回数を指定するダミーサイクル指定手段とをさらに備え、前記第１取出制御手段は、前記第１取出手段を制御して、前記ダミーサイクルが指定したキャプチャサイクルの間、前記複数の出力論理値を取り出させない。【００１５】
本発明の第８の観点は、スキャンテストのテスト対象回路に入力されるテストパターンを生産するテストパターン生産装置を用いたテストパターン生産方法であって、与えられたテストパターンである初期テストパターン又は／及び当該初期テストパターンに基づいて当該テストパターン生産装置が生産したテストパターンが有する第１ビット、第２ビット及び第３ビットの各論理値を参照して、前記初期テストパターンが有する前記第２ビットの論理値を維持又は反転することにより、新たな論理値を生成する論理値生成ステップを含む、テストパターン生産方法である。【００１６】
本発明の第９の観点は、コンピュータに第７の観点に係るテストパターン生産方法を実行させるためのプログラムである。【００１７】
本発明の第１０の観点は、第８の観点に係るプログラムを記録したコンピュータ読み取り可能な記録媒体である。【００１８】
なお、論理値生成手段は、第１ビット、第２ビット及び第３ビットが有する０又は１の論理値のうち多い方の論理値を新たな論理値として生成するものであってもよい。また、論理値生成手段は、第１ビット、第２ビット及び第３ビットを含めた、４つ以上のビットの論理値を参照して新たな論理値を生成するものであってもよい。【００１９】
さらに、第６の観点の故障検出システムは、複数の個別保持手段が保持する出力論理値の一部又は全部を、他の個別保持手段を経由して取り出す第２取出手段をさらに備えるものであってもよい。この場合において、比較手段は第２取出手段が取り出した出力論理値と、論理回路に故障がない場合に予測される出力論理値又は特定の故障がある場合に予測される出力論理値とを比較するものであってもよい。
【発明の効果】
【００２０】
本発明の各観点によれば、初期テストパターン（オリジナルのテストパターンであり、ＬＦＳＲから出力されたままのパターン及びテスト対象回路を経由してキャプチャされたパターンを含む）又は／及び当該初期テストパターンに基づいて生産されたテストパターンに含まれるビットの論理値を参照して、初期テストパターンから新たなテストパターンに含まれるビットの論理値を生産する。そのため、故障検出率等の初期テストパターンの特性を可能な限り維持しつつ、新たなテストパターンを生産することが可能となる。【００２１】
さらに、本発明の第２の観点によれば、直前に生成された論理値を入力の１つとする組合せ回路を用いて新たな論理値を生成する。そのため、生成される論理値同士の相関を制御することが容易となる。特に、空間的又は時間的に連続する序列が付与されたビットにおける論理値の反転の割合（トグル率）を削減し又は調整することが容易となる。【００２２】
トグル率は、消費電力（シフトパワー）に直接的に関連している。このため、トグル率を減少させてシフトパワーを削減し、又は、トグル率を増大させて故障検出率を向上させることが可能となる。例えば、初期テストパターンの特性を可能な限り維持しつつシフトパワーも削減するようなテストパターン生産装置等を提供することが可能となる。【００２３】
シフトパワーの削減により、論理ＢＩＳＴ時の発熱やノイズレベルを低減し、テスト時の誤動作を低減することが可能となる。また、ＬＳＩの発熱によるダメージを低減することも可能となる。【００２４】
さらに、本発明の第３の観点によれば、保持手段として元々スキャンチェーンが有するスキャンフリップフロップを用いるため、回路の追加が不要である。そのため、回路数を減少させることが可能となる。【００２５】
さらに、本発明の第４の観点によれば、組合せ回路を、複数の論理回路の間で切替可能な回路とできる。これにより、生産されるテストパターンの特性とシフトパワー削減の調整を図ることがさらに容易となる。ここで、複数の組合せ回路は、例えば、ランダムなテストパターンに基づき生成するテストパターンのトグル率が、互いに異なるものである。このように、トグル率の異なる複数の組合せ回路を、初期テストパターンのトグル率分布に応じて、新たに生成するビットごとに論理回路を切り替えることにより、所望のトグル率のテストパターンの生成をすることが可能になる。さらに、消費電力のピークカットを図ることが可能となる。すなわち、故障検出率等の初期テストパターンの特性維持とシフトパワー削減の調整を図ることが可能となる。【００２６】
また、非特許文献１に記載されたテストパターン生産装置は、テストパターン生成のために順序回路が新たに追加される。このため、複雑なタイミング制御を要していた。一方、本願発明の第４の観点における論理値生成手段として付加されるのは組合せ回路のみである。そのため、順序回路が付加される場合と比べて、複雑な制御を要するタイミング制御が不要となる。すなわち、消費電力と故障検出率を調整した新たなテストパターンを生産することが容易となる。しかも、順序回路を用いる場合と比べて回路数を減少させることが可能となる。【００２７】
さらに、本発明の第５の観点によれば、すでに生産されたテストパターンの情報に基づいて新たなテストパターンを生産することが可能となる。このため、テストパターン同士のトグル率の調整をすることが可能となる。【００２８】
さらに、本発明の第６の観点によれば、第１から第５の観点に係るテストパターン生産装置によりトグル率を下げるために故障検出率が下がったテストパターンについて、マルチキャプチャ方式と中間取出しの手法により、故障検出率を向上させることが可能となる。このため、テストパターンのトグル率を下げつつ故障検出率を維持することが容易となる。【００２９】
さらに、本発明の第７の観点によれば、ダミーサイクル後に出力論理値の取出を行う。そのため、少ない遷移数のみを生じさせるテスト入力パターンを得られる。結果として、キャプチャ時の消費電力やノイズを低減して遅延故障を精度よく検出することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】（ａ）実施例１に係る論理積回路部の概念の一例を示す図である。（ｂ）連続する序列が付与された複数のビットの論理値から新たなテストパターンを生産する一例を示す図である。
【図２】（ａ）実施例２に係る論理積回路部の概念の一例を示す図である。（ｂ）実施例２において新たなテストパターンを生産する一例を示す図である。
【図３】（ａ）実施例３に係る論理積回路部の概念の一例を示す図である。（ｂ）実施例３において新たなテストパターンを生産する一例を示す図である。
【図４】実施例４に係るテストパターン生産装置の概略を示すブロック図である。
【図５】フィードバックを受けて低減回路を選択する構成の一例を示す図である。
【図６】組合せ回路部の回路選択の一例を示す図である。
【図７】テストパターンの特性を空間的・時間的に制御する概念を示す図である。
【図８】本発明に係るテストパターン生産装置により生産されたテストパターンの一例を示す図である。
【図９】複数のレベルにより生産されたテストパターン同士を比較した図である。
【図１０】（ａ）実施例５に係る論理積回路部の概念の一例を示す図である。（ｂ）複数の参照ビットの論理値から新たな論理値を生成する規則の一例を示す図である。
【図１１】指定時刻のテストパターン選択において、各実施例に共通する概念の一例を示す図である。
【図１２】実施例１に係る指定時刻テストベクトル選択の一例を示す図である。
【図１３】実施例３に係る指定時刻テストベクトル選択の一例を示す図である。
【図１４】ダミーサイクルをＮ回回した場合のキャプチャパワーの平均値の推移の一例を示すグラフである。
【図１５】生産されたテストパターンにおける論理値の反転回数をフィードバックするフィードバック回路の一例を示す図である。
【図１６】従来技術におけるテストパターン生産装置の論理回路図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照して、本願発明の実施例について述べる。なお、本願発明は、以下の実施例に限定されるものではない。
【００３２】
なお、「テストベクトル」は、１つ又は複数のスキャンチェーンに同一時刻にシフトインされる論理値が付与されたビットの集合を指すものとする。また、「テストパターン」は、１つ又は複数のテストベクトルを含むものを指すものとする。さらに、「初期テストパターン」は、本願発明に係るテストパターン生産装置に与えられたテストパターンであり、ＬＦＳＲから出力されたままのパターン及びテスト対象回路を経由してキャプチャされたパターンを含む。
【００３３】
また、連続する序列が付与されたビットを表す記号として、Ｔ−１、Ｔ、Ｔ１のような記号を用いる。ここでいう「連続する序列が付与されたビット」は、同一テストベクトルにおける空間的に隣接したビット（隣接するスキャンチェーンにシフトインされるビット）でもよいし、時間的に連続して生産された複数のテストベクトルにおける対応するビットでもよい。
【実施例１】
【００３４】
図１を参照して、本実施例に係るテストパターン生産装置を用いたテストパターン生産方法における論理値の生成について述べる。図１（ａ）は、実施例１に係る論理値生成部の概念の一例を示す図である。図１（ｂ）は、連続する序列が付与された複数のビットの論理値から新たなテストパターンを生産する一例を示す図である。【００３５】
本実施例に係るテストパターン生産装置は、複数のビットを参照して新たな論理値を生成する論理値生成部５１（本願請求項における「論理値生成手段」の一例）と、生成された新たな論理値を保持する保持部９（本願請求項における「保持手段」の一例）とを備える。論理値生成部５１は、与えられたテストパターンである初期テストパターンが有する第１ビット２１（本願請求項における「第１ビット」の一例）、第２ビット２２（本願請求項における「第２ビット」の一例）及び第３ビット２３（本願請求項における「第３ビット」の一例）（参照ビット２１、２２及び２３）の各論理値Ｔ−１、Ｔ、Ｔ１を参照して、第２ビット２２（対象ビット２２）のビットの論理値Ｔを維持又は反転することにより、新たに論理値Ｔ'を生成する。Ｔ'は、本発明に係るテストパターン生産装置が生産するテストパターンが有するビット（図１のビット４）の論理値である。生成された論理値Ｔ'は、保持部９に保持される。【００３６】
シフトパワーを低減するためには、連続する序列が付与されたビットの論理値ができるだけ同じであることが望ましい。そのため、新たに生成するビットの論理値Ｔ'は、連続するビットの論理値Ｔ−１、Ｔ、Ｔ１と同じであることが好ましいと考えられる。【００３７】
そのような論理値Ｔ'を機械的に定める方式としては、論理値Ｔ−１、Ｔ、Ｔ１の重み和をとるとよい。ここでは、重みα―１、α、α１（α―１＋α＋α１＝１、α―１＝α＝α１＝１／３）は、それぞれ等価であるとする。このとき、表１に示すように、Ｔ−１、Ｔ、Ｔ１の３つの論理値の全てが０であるか、１つのみが１で残り２つが０である場合、重み和が０又は１／３となり、Ｔ'は０にすべきと判断される。また、３つの論理値の全てが１であるか、１つのみが０で残り２つが１である場合、重み和が１又は２／３となり、Ｔ'は１にすべきと判断される。このように定めることにより、Ｔ'として、連続するビットの論理値Ｔ−１、Ｔ、Ｔ１とできるだけ同じ論理値を生成することが可能となる。【００３８】
【表１】
0005988443.tif 000002
【００３９】
なお、上記の判断を論理回路で実現するためには、論理値生成部が有する組合せ回路を、式（１）に示す論理式に対応する論理回路又はこれと等価な回路とすればよい。なお、式（１）において、「＆」はＡＮＤ回路に対応し、「＋」はＯＲ回路に対応する。【００４０】
【数１】
0005988443.tif 000003
【００４１】
ここで、図１の論理値生成方式では、連続する序列が付与されたビットの論理値が頻繁に反転する部分（以下、「高周波成分」と称する）を完全には除去しない。例えば、図１（ｂ）に示すように、０１０１０１のように１つ置きに論理値が反転する部分は、値がずれるのみで高周波成分は残ることとなる。一方、シフトパワー削減の目的のみを追求する場合は、高周波成分をできるだけ除去するテストパターン生産が望ましい。
【実施例２】
【００４２】
そこで、図２を参照して、図１の方式を一部変更した論理値生成方式について述べる。図２は、実施例２に係る論理値生成部５２の例を示す図である。図２（ｂ）は、実施例２において新たなテストパターンを生産する一例を示す図である。【００４３】
図１の方式では、論理値生成部５１が、３つのビットの論理値から新たな論理値を生成した。これに対して図２の方式では、図２（ａ）に示すように、論理値生成部５２（本願請求項の「論理値生成手段」の一例）が、さらに連続する序列が付与されたビット２４の論理値Ｔ２をも参照する。ただし、０１０の高周波成分が現れた場合に限る。すなわち、表２に示すように、論理値Ｔ−１、Ｔ及びＴ１の並びが０１０であって、Ｔ２が１であればＴ'として１を生成する。一方、Ｔ２が０であれば０を生成する。このように４ビットを参照して論理値を生成する場合の論理式は、式（２）で与えられる。なお、参照ビット２１、２２及び２３の論理値Ｔ−１、Ｔ及びＴ１に１０１の高周波成分が現れた場合には、Ｔ２が０でも１でも全体として２／４以上の重み和となり、論理値Ｔ'は１となる。そのため、論理値Ｔ−１、Ｔ及びＴ１に１０１の高周波成分が現れた場合には、ビット２４の論理値Ｔ２を参照する必要はない。【００４４】
【表２】
0005988443.tif 000004
【００４５】
【数２】
0005988443.tif 000005
【００４６】
図２（ｂ）に示すように、図２の方式を用いることにより、図１の方式では残っていた０１０１０のような高周波成分を除去したテストパターンを生産することが可能となる。
【実施例３】
【００４７】
次に、図３を参照して、本発明に係るテストパターン生産の別の例について述べる。図３（ａ）は、実施例３に係る論理積回路部の概念の一例を示す図である。図３（ｂ）は、実施例３において新たなテストパターンを生産する一例を示す図である。【００４８】
図３を参照して、本実施例において、論理値生成部５３（本願請求項の「論理値生成手段」の一例）は、３つの入力ビット２１、２２及び２３の論理値を参照して新たな論理値を生成する。ここで、論理値の生成規則は、実施例１と同じであり、新たに生成されるビットの論理値Ｔ'は、式（３）で表される。ただし、図３（ａ）に示すように、３つの入力ビットのうち１つのビット２１の論理値は、保持部９（本願請求項の「論理値生成手段」の一例）に保持されたビット４１を用いる。ここで、ビット４１の論理値は、対象ビット２２の直前の序列を有するビット２１について新たに生成された論理値Ｔ'−１である。【００４９】
【数３】
0005988443.tif 000006
【００５０】
Ｔ'-1の初期値を１とした場合に、結果として得られるテストパターンの生産例を図３（ｂ）に示す。実施例１の方式で残っていた高周波成分１０１０１を参照ビットとした場合であっても、１１１１１のパターンが生産されることとなる。このように、直前に生成された論理値を参照ビットの１つとして入力することにより、新たに生産されたテストパターンにおける高周波成分を低減することが可能となる。また、実施例２の方式とは異なり、あらゆる入力ビットの論理値に対して参照ビット数を３ビットのままとすることができる。【００５１】
以下に、実施例１から３の方式における高周波成分の除去効果を比較する。連続する序列が付与された５つのビットの論理値Ｔ−１、Ｔ、Ｔ１、Ｔ２及びＴ３を参照すると共にＴ及びＴ１を対象ビットの論理値として、新たなビットの論理値Ｔ'及びＴ'１を生成する場合を考える。【００５２】
表３に示すように、対象ビットであるの論理値Ｔ及びＴ１が異なる場合の数は、表３に示す１８通りのうちの１０通りである（項番３〜７、１２〜１６参照）。一方、実施例１、２、３の方式においては、それぞれ５、４、２通りとなる（実施例１については、項番５、７、１２、１３及び１５参照。実施例２については、項番４、５、１２及び１５参照。実施例３については、項番５及び１５参照）。すなわち、いずれの方式においても、初期テストパターンと比較して生産されたテストパターンはトグル率が減少することが分かる。加えて、トグル率を抑えるためには、実施例３の方式が最も有利であることも分かる。【００５３】
また、実施例１から３において生産されるテストパターンは、初期テストパターンの特性を反映していることも表３から読み取れる。例えば、初期テストパターンにおけるＴＴ１の論理値が００又は１１とそろっていたビットの論理値は、新たに生産されたテストパターンにおいても同じく００又は１１の論理値が生成されている（項番１、２、８〜１１、１７、１８参照）。すなわち、いずれの実施例に係る生産方法においても、初期テストパターンと比較して、シフトパワーを増大させることなく新たなテストパターンを生産している。【００５４】
さらに、実施例２において生産されるテストパターンは、実施例１と比較して、ビットの反転数が少なく、初期テストパターンに近い。すなわち、初期テストパターンの特性をより反映することが読み取れる（項番４、７、１３参照）。実施例３において生産されるテストパターンも、実施例１と比較して、初期テストパターンの特性をより反映することが読み取れる（項番７、１２、１３参照）。【００５５】
【表３】
0005988443.tif 000007
【００５６】
以上の比較結果より、実施例１の方式に比べて実施例２の方がトグル率は抑えられ、実施例３においてトグル率はさらに抑えられることが分かる。また、初期テストパターンの特性についても、実施例１の方式に比べて実施例２及び３の方式を用いることでより維持されることが分かる。さらに、実施例２の方式は、場合によって４ビットを参照ビットとするのに対し、実施例３の方式は、実施例１の方式と同じく３ビットを参照ビットとするのみでよい。【００５７】
なお、実施例１から３に係るテストパターン生産装置は、参照ビットである第１ビット２１、第２ビット２２及び第３ビット２３を選択する参照ビット選択部を備えてもよい。また、初期テストパターンが有するビットから対象ビット２２を選択する対象ビット選択部を備えてもよい。また、初期テストパターン又は／及び生産されたテストパターンを記憶する記憶部を備えてもよい。
【実施例４】
【００５８】
ここで、テストパターンに含まれる高周波成分は、必ずしも悪いというわけではない。通常、記憶部７には、テストの目的のために故障検出率の高いテストパターンが記憶されている。全ての高周波成分を除去すると、大幅に故障検出率を低下させるケースも起こりうる。したがって、シフトパワーを許容制限値以下に制御したうえで、目的に応じて故障検出率と高周波成分除去の程度を調整可能とすることが望ましい。【００５９】
そこで、図４から図７を用いて、本発明に係るテストパターン生産装置を用いた故障検出率とシフトパワーの調整について述べる。図４は、実施例４に係るテストパターン生産装置１０１の概略を示すブロック図である。図５は、低減回路（本願請求項における「組合せ回路」の一例）を選択する構成の一例を示す図である。図６は、低減回路を切り替え可能とした論理回路の一例を示す図である。図７は、テストパターンの特性を空間的・時間的に制御する概念を示す図である。【００６０】
図４を参照して、テストパターン生産装置１０１（本願請求項の「テストパターン生産装置」の一例）は、テストパターンの生産に必要な情報を選択する選択部１０３と、テストパターンが有する論理値を生成する論理値生成部１０５（本願請求項の「論理値生成手段」の一例）と、テストパターンを記憶する記憶部１０７と、生成された論理値を保持する保持部１０９（本願請求項の「保持手段」の一例）とを備える。【００６１】
選択部１０３は、新たなテストパターンの生産に必要な初期テストパターンを選択するテストパターン選択部１３１と、同じく必要なビットを選択するビット選択部１３３とを有する。テストパターン選択部１３１は、テストパターンを記憶部１０７から取り出すテストパターン取出部１３５と、テストパターンの位相をシフトさせる位相シフト部１３７と、指定時刻のテストベクトルを選択する指定時刻テストベクトル選択部１３９を有する。ビット選択部１３３は、選択されたテストパターンが有するビットであって論理値生成部１０５が論理値を生成しようとする対象となるビットを選択する対象ビット選択部１４１と、論理値生成部１０５が論理値を生成する際に参照する参照ビットを選択する参照ビット選択部１４３とを有する。【００６２】
論理値生成部１０５は、論理値を生成するための組合せ回路である組合せ回路部１４７と、生産されたテストパターンが条件を満たすか否かを判定する判定部１４９とを有する。組合せ回路部１４７は、組合せ回路部１４７に入力される１つ又は複数の論理値から新たな論理値を出力する組合せ回路１５１１、・・・、１５１ｎ（ｎは自然数）と、複数の組合せ回路１５１１、・・・、１５１ｎの間で回路を切り替える切替部１５３（本願請求項の「切替手段」の一例）とを有する。判定部１４９は、生産されたテストパターンから１つ又は複数のビットを抽出する抽出部１５５（本願請求項の「抽出手段」の一例）と、抽出部１５５が抽出したビットが所定の条件を満たすか否か判定する条件判定部１５７（本願請求項の「条件判定手段」の一例）と、条件判定部１５７が「条件を満たす」と判定した回数及び／又は「条件を満たさない」と判定した回数をカウントするカウンタ１５９と、カウンタ１５９のカウント回数に基づいて情報を切替部１５３にフィードバックするフィードバック部１６１（本願請求項の「フィードバック手段」の一例）とを有する。【００６３】
続いて、生産するテストパターンのトグル率の調整について述べる。図５に示すように、切替部１５３は、制御情報に基づき、組合せ回路１５１１、１５１２、１５１３の間で回路を切り替える。また、切替部１５３は、生成されるビットごとに回路を切り替えることが可能である。さらに、複数の組合せ回路１５１１、１５１２、１５１３は、回路を分けて備える必要はなく、回路を部分的に共有する論理合成された回路であってもよい。【００６４】
上記の構成により、条件判定部１５７に設定された条件がテストパターン生産に反映される。応用の一例として、「トグル率２０％未満」等の所定の条件の下で最大限に故障検出率を高めるテストパターンを生産することが可能となる。【００６５】
図６に、本実施例に係る組合せ回路部１４７の一例を示す。例えば、５ビットの入力に対する出力論理値Ｔ'について、表４に示すように３段階のレベルを設定したとする。レベル２に対応する論理回路のトグル率は、出力論理値の数が十分多い場合には統計的に６．７％であると期待される。同様に、レベル１及びレベル０に対応する論理回路のトグル率は、それぞれ１２．５％及び５０％と期待される。そこで、これらの論理回路を組み合わせることで６．７％から５０％までの生産されるテストパターンのトグル率を実現できる。例えば、レベル０、レベル１及びレベル２に対応する論理回路を用いてＴ'を生成する比率を、それぞれ（１−α−β）、α及びβとすると、出力論理値の数が十分多い場合に統計的に期待されるトグル率ｐは、（４）式で表される。α及びβの値を適宜決定することにより、所望のｐを実現可能である。【００６６】
具体的には、このような３段階のレベルに分類した場合、図６に例示する組合せ回路部１４７を用いることにより、制御情報に基づいて上記のいずれかのレベルの回路を選択することが可能となる。すなわち、組合せ回路部１４７が有するマルチプレクサ（切替部１５３の一例）への２ビットの制御情報CNTL[1..0]に基づき、組合せ回路１５１１、１５１２、１５１３からの出力のいずれを選択するかが切り替えられ、新たな論理値Ｔ'が生成される。制御情報は、例えば、達成すべきトグル率に基づいて定められる。【００６７】
なお、図６では、３段階のレベルに対応する回路が論理合成されている。また、対応関係としては、T_0はＴに、T_1はＴ１に、T_2はＴ２に、T_M1はＴ−１に、T_M2はＴ−２に、T_outはＴ'に、それぞれ対応する。【００６８】
【数４】
0005988443.tif 000008
【００６９】
【表４】
0005988443.tif 000009
【００７０】
このため、図７に示すように、テストベクトルのビットの論理値が供給される空間的に隣接するスキャンチェーン間でトグル率を調整することが可能となる。例えば、空間的なトグル率のばらつきを抑えることが可能となる。したがって、瞬間的な電圧負荷の集中や電圧負荷のムラの発生を低減することが可能となる。ここで、論理値についての「空間的隣接性」とは、空間的に隣接するスキャンチェーンに供給される論理値であることをいう。【００７１】
また、各スキャンチェーンに時間的に連続して供給される論理値を制御して、トグル率を調整することも可能となる。すなわち、時間的なトグル率のばらつきを抑えることも可能となる。したがって、消費電力のピークカットを行うことも可能となる。ここで、論理値についての「時間的連続性」とは、時間的に連続して同一のスキャンチェーンを介してテスト対象回路に入力される論理値であることをいう。【００７２】
以下に、図８及び図９を用いて、上記した本発明の各実施例に係るテストパターン生産装置により生産されたテストパターンについて述べる。図８は、本発明に係るテストパターン生産装置により生産されたテストパターンの一例を示す図である。図９は、複数のレベルにより生産されたテストパターン同士を比較した図である。【００７３】
図８に示すように、本実施例に係るテストパターン生産装置を用いることで、空間的及び／又は時間的にレベルの異なる組合せ回路を用いて論理値を生成したテストパターンを生産することができる。図８において、同じ行の数字は、同一のテストベクトルを示す。上の行ほど時間的に早く生成されたテストベクトルである。また、同じ列の数字は、同一のスキャンチェーンに順次シフトインされる論理値を示す。【００７４】
また、図８のテストパターンは、レベルの異なる複数の組合せ回路からの出力論理値からなる。実線で囲まれた論理値は、レベル０に対応する組合せ回路からの出力論理値である。破線で囲まれた論理値は、レベル１に対応する組合せ回路からの出力論理値である。点線で囲まれた論理値は、レベル２に対応する組合せ回路からの出力論理値である。レベルごとにトグル率の異なるテストパターンが生産されていることが分かる。図８には、α＝β＝１／３の場合が示されている。式（４）から、統計的に期待されるトグル率ｐは約２３％となる。図８においては、６３÷（８×２９）＝２７．２（％）であり、期待される値に近いトグル率が得られている。【００７５】
また、図９に示すように、レベルが異なる組合せ回路を用いることで故障検出率及びトグル率が異なるテストパターンを生産することが可能である。図９（ａ）は、表４に示すレベル０の組合せ回路に対応するテストパターンである。図９（ｂ）は、レベル０からレベル２までの組合せ回路を切り替えながら生産されたテストパターンであり、図８に示したものと同一である。図９（ｃ）は、レベル１の組合せ回路に対応するテストパターンである。図９（ｄ）は、レベル２の組合せ回路に対応するテストパターンである。各レベルに対応してトグル率が異なる。図９のそれぞれのテストパターンのトグル率は、（ａ）４８．７％、（ｂ）２７．２％、（ｃ）１７．２％、（ｄ）６．９％である。
【実施例５】
【００７６】
以下、図１０及び図１１を用いて、論理値生成部への入力数を増加させた場合について述べる。図１０（ａ）は、実施例５に係る論理値生成部５５の概念の一例を示す図である。図１０（ｂ）は、図１０（ａ）において複数の参照ビットの論理値から新たな論理値を生成する規則の一例を示す図である。図１１（ａ）は、実施例５に係る論理値生成部の他の例を示す図である。図１１（ｂ）は、図１１（ａ）において複数の参照ビットの論理値から新たな論理値を生成する規則の一例を示す図である。【００７７】
図１０（ａ）を参照して、ここでは、論理値生成部５５（本願請求項の「論理値生成手段）の一例）への５ビットの入力される論理値Ｔ−２、Ｔ−１、Ｔ、Ｔ１、Ｔ２のうち、３ビットを外部からの入力、残りの２ビットを直前に生成されたビット４１及び４２の論理値Ｔ'−１及びＴ'−２からのフィードバックとしている。なお、Ｔ'−１及びＴ'−２を保持する保持部９１及び９２は、スキャンチェーンのスキャンフリップフロップを兼用することで回路の簡略化を図ることができる。【００７８】
本実施例においても、Ｔ−２、Ｔ−１、Ｔ、Ｔ１、Ｔ２の論理値の重み和をとる。また、重みα―１、α、α１（α―２＋α―１＋α＋α１＋α２＝１、α―２＝α―１＝α＝α１＝α２＝１／５）は、それぞれ等価であるとする。すなわち、図１０（ｂ）に示すように、５ビットの入力のうち３ビット以上が１であれば１を出力し、それ以外であれば０を出力する。【００７９】
このような新たなビットの論理値Ｔ'は、式（５−１）に示すように、５Ｃ３（＝１０）通りの論理積の和で表される。なお、式（５−２）において、下線部は３ビットを入力とする図３の方式における論理式との共通部分を示す。【００８０】
【数５】
0005988443.tif 000010
【００８１】
続いて、図１１から図１３を用いて、各実施例において指定時刻のテストベクトルを取り出す方式について具体的に述べる。図１１は、指定時刻のテストベクトル選択において、各実施例に共通する概念の一例を示す図である。図１２は、実施例１に係る指定時刻テストベクトル選択の一例を示す図である。図１３は、実施例３に係る指定時刻テストベクトル選択の一例を示す図である。【００８２】
図１１において、テストベクトルは、８つのビットＱ１からＱ８からなるものとする。１つのテストベクトルから次のテストベクトルを生産する際、元のビットの論理値は、次の序列が付与されたビットの論理値にシフトされる。ただし、Ｑ８の論理値は、Ｑ１にシフトする。同時に、Ｑ２、Ｑ６及びＱ７のビットは、それぞれＱ１、Ｑ５及びＱ６の論理値とＱ８の論理値との排他的論理和で新たな論理値が生成される。【００８３】
このように、時刻Ｔ−２、Ｔ−１、Ｔ、Ｔ１、Ｔ２...等におけるテストベクトルの生成を定式化することにより、図４の指定時刻テストパターン選択部１３９が、直前に生産されたテストパターンのみならず、過去又は未来の指定時刻におけるテストベクトルを選択することが可能となる。【００８４】
図１２を参照して、図１に示す実施例１の方式における指定時刻のテストベクトルの選択について具体的に述べる。低減回路への入力ビット３ビットの入力のうち２ビットは、２つのビットからそのまま入力される。また、残りの１ビットの入力は、２つのビットの排他的論理和で与えられる。例えば、時刻ｔにおける８ビットのテストベクトルの論理値ＴがＱ１、Ｑ２、・・・、Ｑ８であったとする。このとき、図１２に示すように、時刻ｔの次の時刻ｔ１における対応する論理値Ｔ１は、それぞれ、Ｑ８、Ｑ１（ＸＯＲ）Ｑ８、Ｑ２、Ｑ３、Ｑ４、Ｑ５（ＸＯＲ）Ｑ８、Ｑ６（ＸＯＲ）Ｑ８、Ｑ７で与えられる。同様に、時刻ｔの前の時刻ｔ−１における対応する論理値Ｔ−１は、それぞれ、Ｑ１（ＸＯＲ）Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ１（ＸＯＲ）Ｑ６、Ｑ１（ＸＯＲ）Ｑ７、Ｑ８、Ｑ１で与えられる。なお、Ａ（ＸＯＲ）Ｂは、ＡとＢの排他的論理和を表す。【００８５】
ここで、組合せ回路部への３ビットの入力をＴＡＰ(Ｔｅｓｔ  Ａｃｃｅｓｓ  Ｐｏｒｔ)から引き出す場合、３ビット分の入力回路が必要となる。初期テストパターンの故障検出率向上のためには、論理値のランダム性を担保すべく排他的論理和等を次時刻のテストベクトルを生成するために挿入することが考えられる。例えば、隣接するスキャンチェーンの値を単純に次の時刻にシフトさせるだけでなく、２つのビットを入力とするＸＯＲゲートの回路を３つ挿入する場合、回路のオーバーヘッドが増大することになる。次に述べるように、実施例３の方式を用いることで、回路のオーバーヘッドも改善される。【００８６】
図１３を参照して、実施例３におけるテストパターン生産について具体的に述べる。低減回路（組合せ回路部５１の一例）への入力ビット３ビットの入力のうち２ビットは、２つのビットからそのまま入力される。また、残りの１ビットの入力は、前の時刻の出力からのフィードバックで与えられる。これにより、ＸＯＲゲートの回路を挿入する必要がなくなる。そのため、複数のビットの排他的論理和を用いる図１２の論理回路と比較して、回路のオーバーヘッドを最小限に抑えることが可能となる。【００８７】
なお、論理値Ｔ'−１をフィードバックするためには、論理値を保持する必要がある。ここでは、組合せ回路部の入力としてスキャンフリップフロップ（SFF）の値を用いる。スキャンフリップフロップからのフィードバックを用いることにより、新たな順序回路を付加する必要がない。そのため、タイミング制御等の複雑な制御を新たに行わずに済む。しかも、回路のオーバーヘッドを抑えることにも寄与する。【００８８】
このように構成することにより、実施例３の方式は、トグル率の低減、初期テストパターンの特性維持に加えて、回路のオーバーヘッドの最小化において優れた方式となる。【００８９】
以下、５ビットの入力に対して実施例１（図１）及び実施例２（図３）の手法を用いて生産されたテストパターンの特性について、表を用いて述べる。表５は、生産されたテストパターンのトグル率（％）の一覧表である。表６は、表５に示すテストパターンの故障検出率（％）の一覧表である。表７は、５回のマルチキャプチャを行い、２０％のＦＦについて論理値を中間取出した場合の故障検出率（％）である。なお、表中の「ＬＦＳＲ」は、ＬＦＳＲから出力されたままの初期テストパターンを示す。【００９０】
表５を参照して、いずれのテスト対象回路の場合であっても、実施例１の手法で初期テストパターンよりもトグル率が大幅に減少していることが示されている。また、いずれのテスト対象回路の場合であっても、実施例３の手法ではさらにトグル率が減少していることが示されている。【００９１】
【表５】
0005988443.tif 000011
【００９２】
表６を参照して、故障検出率の傾向としては、トグル率と正の相関があることが分かる。ただし、回路によっては実施例１の手法を用いた場合に、初期テストパターンよりも故障検出率が高くなっている。これは、初期テストパターンよりもトグル率が小さいことを考えると顕著な効果といえる。【００９３】
【表６】
0005988443.tif 000012
【００９４】
さらに、表７を参照して、テストパターンを５回マルチキャプチャして２０％のＦＦについて中間取出しを行った場合の故障検出率について示す。マルチキャプチャにおける中間取出は、発明者らが開発した手法である（特願２０１０−２２５３１８等参照）。マルチキャプチャ方式では、キャプチャモードにおいて複数回のキャプチャが行われる。中間取出しは、キャプチャモードの複数回のキャプチャで最後にキャプチャされた論理値だけでなく各キャプチャ時のフリップフロップが取得した複数の論理値の一部又は全部を観測することにより、１つのテストパターン入力に対して複数の出力パターンを得る手法である。これにより、複数のテストを行う効果を得ることが可能となる。そのため、最終の出力パターンのみを観測する場合と比べて故障検出率を向上させることが可能となる。【００９５】
実際、表７に示される故障検出率は、いずれも表６の故障検出率よりも向上していることが示されている。したがって、本実施の形態に係る手法を用いてテストパターンのトグル率を下げた場合であっても、中間取出しの手法と組み合わせることにより、故障検出率の低下の問題を緩和することが可能である。【００９６】
【表７】
0005988443.tif 000013
【００９７】
さらに、表８、表９、図１４、表１０及び表１１を参照して、実施例３の手法と従来の手法との比較結果について述べる。表８には、トグル率が示されている。表９には、各手法のトグル率のピーク値が示されている。図１４は、ダミーサイクルをＮ回回した場合のキャプチャパワーの平均値の推移の一例を示すグラフである。横軸は、ダミーサイクルの回数を示す。縦軸は、重み付き遷移指標（Weighted  Transition  Metric）の値を示す。表１０には、ダミーサイクルを３０回回してキャプチャを１回行った場合のキャプチャパワーのピーク値の一例が示されている。表１１には、ダミーサイクルを１０回回して中間取出しを１０回行った場合の故障検出率の一例が示されている。なお、”ｂ１４ｓ”、”ｂ１５ｓ”、”ｂ１７ｓ”、”ｂ２０ｓ”、”ｂ２１ｓ”、”ｂ２２ｓ”は、それぞれ回路名である。”ＰＬＰＦ”は、実施例３に係る手法である。”ＡＬＰ”及び”ＬＴ”は、どちらも比較対象とした従来の手法である。”ＬＦＳＲ”は、ＬＦＳＲから出力されたビットのまま回路に入力した場合を示す。カッコ内の数字は、参照ビット数を示す。【００９８】
表８には、トグル率が示されている。ＰＬＰＦ（５）は、対応する従来の手法であるＬＴ（４）及びＡＬＰ（３）と同等のトグル率を示した。これは、従来の手法と同等のシフトパワー削減効果を有することを意味する。【００９９】
表９には、トグル率のピーク値が示されている。シフトパワーは、ピーク値に比例する。また、シフトパワーが大きいとノイズが増大する。ＩＲドロップ等のトラブルは、ノイズの大きさに依存するため、ピーク値を低減することが重要である。ＰＬＰＦ（５）は、対応する従来の手法であるＬＴ（４）及びＡＬＰ（３）よりも低いトグル率のピーク値を示した。これは、従来の手法よりもノイズ削減効果が高いことを意味する。【０１００】
シフトパワーの削減の平均値が同等であり、かつ、ピーク値が低減していることから、実施例３の手法は、従来の手法と比較して、トグル率のバラつきが小さい、すなわち、制御性が高いことが分かる。故障検出率とパワー削減のバランスをとるためには、制御性が高いことが好ましいため、実施例３の手法は有用である。【０１０１】
【表８】
0005988443.tif 000014
【０１０２】
【表９】
0005988443.tif 000015
【０１０３】
さらに、ダミーサイクルを併用した場合のキャプチャパワー削減効果について述べる。キャプチャサイクルにおいて、キャプチャすることなくテスト対象回路から出力されたパターンを再度テスト入力パターンとして回路に入力するサイクルをダミーサイクルと呼ぶ。図１４に示すように、ダミーサイクルを数回繰り返すことにより、少ない遷移数のみを生じさせるテスト入力パターンを得られることが知られている。ダミーサイクルを本発明に係るテストパターン生産方法と併用することにより、キャプチャ時の消費電力やノイズを低減して遅延故障を精度よく検出することが可能となる。【０１０４】
表１０に示すように、ＰＬＰＦ（５）は、対応する従来の手法であるＬＴ（４）及びＡＬＰ（３）よりもキャプチャパワーのピーク値を低減することができた。また、ダミーサイクルと中間取出しを組み合わせることにより、特筆すべき結果が得られた。表１１に示すように、対応する従来の手法よりも故障検出率が平均で１６％以上も高く、ＬＦＳＲよりも平均で約５％も高い故障検出率が得られている。通常、故障検出率を数％向上させるためには、テストパターン数が数倍に増大しうることを考えると、ＬＦＳＲの故障検出率を上回ったことは顕著な効果といえる。【０１０５】
まとめると、実施例３の手法は、従来の手法と比較して、制御性高くシフトパワー削減し、キャプチャパワーをより低減し、しかも故障検出率を１６％以上も向上させた。【０１０６】
【表１０】
0005988443.tif 000016
【０１０７】
【表１１】
0005988443.tif 000017
【０１０８】
以上に示すように、本発明に係るテストパターン生産装置により、目的に応じて空間的及び／又は時間的に故障検出率及びトグル率を制御したテストパターンを生産することができる。【０１０９】
なお、組合せ回路部が有する組合せ回路は、論理積回路と等価な論理回路部分を含むものであれば、ＡＮＤゲートを含まない論理回路であってもよい。また、上記のレベル０に示すように、等値の論理回路であってもよい。【０１１０】
また、重みα―１、α、α１等は、所定の目的に応じて互いに異なる値を定めてもよい。【０１１１】
さらに、切替部１５３は、フィードバック部１６１からのフィードバックの情報に基づいて回路を切り替えてもよい。図１５は、生産されたテストパターンにおける論理値の反転回数をフィードバックするフィードバック回路の一例を示す図である。【０１１２】
図１５を参照して、生産されたテストパターンから抽出部１５５が抽出したビットの論理値が条件判定部１５７へ入力される。条件判定部１５７は、抽出部１５５が抽出した論理値についての空間的隣接性及び／又は時間的連続性に沿った反転回数が所定の回数に達するか否かを判定する。スキャンインされる値のトグル率は制御可能であるが、テスト対象回路からスキャンアウトされる値はトグル率を制御できない。そのため、条件判定部１５７が判定する必要がある。【０１１３】
例えば、図１５においては、高周波成分を検出するための条件として、Ｏ＝（notＴ−１）＆Ｔ−２＆（notＴ−３）＋Ｔ−１＆（notＴ−２）＆Ｔ−３が設定されている。ここで、（notＴ−１）は、Ｔ−１の反転を意味する。すなわち、条件判定部１５７は、抽出されたビットの論理値が１０１又は０１０のように「論理値の反転回数が２回以上である」の条件が満たされているか否かを判定する。条件が満たされていれば、カウンタ１５９の数値がインクリメントされる。カウンタ１５９のカウント回数が所定の数値以上になると、フィードバック部１６１が切替部１５３へと情報をフィードバックする。【０１１４】
なお、条件判定部１５７に対応する回路は、図１５に示すものとは別のものであってもよい。例えば、抽出部１５５が１ビットずつ抽出し、抽出されたビットの論理値が反転する度にカウンタ１５９の数値がインクリメントされるものであってもよい。また、条件判定部は、全てのスキャンチェーンについて判定してもよいし、一部のスキャンチェーンについてのみ判定してもよい。【０１１５】
また、本発明に係るテストパターン生産装置を有する故障検出システムは、中間取出を行う第１取出部（本願請求項における「第１取出手段」の一例）と、第１取出部を制御する第１取出制御部（本願請求項における「第１取出制御手段」の一例）と、ダミーサイクルの回数を指定するダミーサイクル指定部（本願請求項における「ダミーサイクル指定手段」の一例）と、キャプチャサイクル終了後にスキャンアウトされる論理値を取り出す第２取出部と、第２取出部が取り出した出力論理値と論理回路に故障がない場合に予測される出力論理値又は特定の故障がある場合に予測される出力論理値とを比較する比較部（本願請求項における「比較手段」の一例）と、比較部による比較結果に基づいて前記テスト対象回路の故障の有無を判定する故障判定部（本願請求項における「故障判定手段」の一例）とを備えるものであってもよい。
【符号の説明】
【０１１６】
１０１及び３０１・・・テストパターン生産装置、２１、２２、２３、２４・・・参照ビット、２２・・・対象ビット、１０３・・・選択部、４・・・生成された新たな論理値を有するビット、５、１０５・・・論理値生成部、１０７・・・記憶部、９、１０９・・・保持部、１３９・・・指定時刻テストベクトル選択部、１４７・・・組合せ回路部、１４９・・・判定部、１５１・・・組合せ回路、１５３・・・切替部、１５５・・・抽出部、１５７・・・条件判定部、１５９・・・カウンタ、１６１・・・フィードバック部
【図１】
0005988443.tif 000018
【図２】
0005988443.tif 000019
【図３】
0005988443.tif 000020
【図４】
0005988443.tif 000021
【図５】
0005988443.tif 000022
【図６】
0005988443.tif 000023
【図７】
0005988443.tif 000024
【図１０】
0005988443.tif 000025
【図１１】
0005988443.tif 000026
【図１２】
0005988443.tif 000027
【図１３】
0005988443.tif 000028
【図１５】
0005988443.tif 000029
【図１６】
0005988443.tif 000030
【図８】
0005988443.tif 000031
【図９】
0005988443.tif 000032
【図１４】
0005988443.tif 000033