(57)【特許請求の範囲】
【請求項１】
基板上の層の積層において、下側の高さと上側の高さで位置決めされた、パターニングされた導電性層を含むトランジスタのアレイを備えるデバイスであって、
前記パターニングされた導電性層は、前記トランジスタのアレイのソース電極−ドレイン電極とゲートコンダクタと、
前記ドレイン電極のそれぞれに接続され、それぞれの導電性層間リンクの基部を提供する複数のドレインパッドと、
前記ソース電極−ドレイン電極の対におけるソース電極−ドレイン電極間に半導体チャネルを提供する半導体層とを画定し、
前記層の積層は、前記下側の高さの下に誘電性層をさらに備え、そして、前記誘電性層の下に、さらなるパターニングされた導電性層をさらに備え、
前記さらなるパターニングされた導電性層が、開口部を画定し、前記開口部を介して、前記誘電性層が、前記基板と前記下側の高さで位置決めされた前記パターニングされた導電性層との間の粘着強度を増加させるように働き、
また前記さらなるパターニングされた導電性層は、前記アレイのトランジスタのソース電極−ドレイン電極対の半導体チャネルと重なることなく、前記誘電性層を介して容量的に結合するために前記ドレインパッドと重なる導電性要素のアレイを画定し、
かつ、前記導電性要素のアレイは、重なる前記ドレインパッドよりも大きい、デバイス。
【請求項２】
前記基板は上側有機表面を備える、請求項１に記載のデバイス。
【請求項３】
前記基板は、有機平坦化層でコーティングされた有機ポリマーサポートを含む、請求項２に記載のデバイス。
【請求項４】
前記誘電性層は無機材料を含む、請求項１〜３のいずれかに記載のデバイス。
【請求項５】
前記半導体層は、有機材料を含み、前記半導体チャネルと上を覆うゲートコンダクタとの間にゲート誘電性要素を提供するように有機材料の層をさらに含む、請求項１〜４のいずれかに記載のデバイス。
【請求項６】
前記誘電性層は約５よりも大きい誘電率を有する、請求項１〜５のいずれかに記載のデバイス。
【請求項７】
前記誘電性層は約５から約９．３の誘電率を有する、請求項６に記載のデバイス。
【請求項８】
トランジスタのアレイを含むデバイスであって、
前記アレイのトランジスタのソース電極−ドレイン電極を画定する第１のパターニングされた導電性層と、前記第１のパターニングされた導電性層の上下にパターニングされた上導電層と下導電層とを含み、前記パターニングされた上導電層と下導電層は両方ともトランジスタのアレイのゲートラインを画定し、前記トランジスタのアレイはボトムゲートトランジスタとトップゲートトランジスタの混合アレイを含み、前記パターニングされた下導電層は一組のボトムゲートラインを画定し、前記パターニングされた上導電層は一組のトップゲートラインを画定し、それぞれのトップゲートラインはそれぞれのボトムゲートライン対の間に位置し、前記混合アレイのトランジスタのそれぞれが、前記混合アレイの他のトランジスタと接続されていない各画素電極と接続されている、前記デバイス。
【請求項９】
前記第１のパターニングされた導電性層がさらに複数のドレインパッドを画定し、前記混合アレイのトランジスタのそれぞれのドレイン電極が、複数のドレインパッドのそれぞれの一つに接続されている、請求項８に記載のデバイス。
【請求項１０】
前記ボトムゲートトランジスタとトップゲートトランジスタの両方が、ドレインパッドを含み、それぞれのドレインパッドは、それぞれの画素電極に対する層間導電性接続の基部を提供する、請求項８に記載のデバイス。
【請求項１１】
前記トップゲートラインは、１つ以上の前記ドレインパッドと重なる１つ以上のゲートラインを備え、前記１つ以上のドレインパッドは、１つ以上の前記ボトムゲートラインと重なっている、請求項１０に記載のデバイス。
【請求項１２】
それぞれの前記トップゲートラインは、前記トップゲートトランジスタのそれぞれのグループと接続され、それぞれの前記ボトムゲートラインは、前記ボトムゲートトランジスタのそれぞれのグループと接続される、請求項８に記載のデバイス。
【請求項１３】
前記基板はプラスチック基板であり、前記誘電性層は、前記プラスチック基板を介した液体と酸素との進入から上を覆う要素を守るバリアとしても働く、請求項１〜７のいずれかに記載のデバイス。
【請求項１４】
前記下導電層の下にさらにプラスチック基板と誘電性層を備え、前記誘電性層は、プラスチック基板を介した液体と酸素との進入から上を覆う要素を守るバリアとして働く、請求項８〜１２のいずれかに記載のデバイス。
【請求項１５】
前記下導電層の下にさらに基板と、前記下導電層と前記第１のパターニングされた導電性層との間の誘電性層を含み、前記誘電性層は、前記基板と前記第１のパターニングされた導電性層との間の粘着強度を増加させるように働く、請求項８〜１２のいずれかに記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタのアレイを含む電子デバイスに関する。一実施形態において、本発明は有機基板上に形成された、トランジスタのアレイを含む電子デバイスに関する。
【背景技術】
【０００２】
プラスチック、ポリマー基部と、そのポリマー基部の上側表面上の有機平坦化層とを含むデバイス基板が、柔軟性が改善された電子デバイスを製造するために使用される。特許文献１は、こうしたデバイス基板の有機表面と、薄膜トランジスタのアレイの底部導電性層との間の良好な粘着を達成することに関する問題を確認し、有機表面と底部導電性層との間に窒化アルミニウム中間層を提供する技術を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際特許出願第ＰＣＴ／ＥＰ２０１０／０５７８６３号明細書
【特許文献２】国際公開第０１／４７０４３号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の発明者らは、この追加の中間層の機能性をさらに改善することに関する問題を確認した。
【課題を解決するための手段】
【０００５】
基板上の層の積層において、下側の高さと上側の高さで位置決めされたパターニングされた導電性層を含むトランジスタのアレイを備えるデバイスであって、前記パターニングされた導電性層は、ゲートコンダクタと、前記トランジスタのアレイのソース電極−ドレイン電極とを画定し、前記層の積層は、前記下側の高さの下に誘電性層をさらに備え、そして、前記誘電性層の下に、さらなるパターニングされた導電性層をさらに備え、前記さらなるパターニングされた導電性層両方が、前記誘電性層を介して前記トランジスタのアレイにおいて電気機能を提供し、そして、開口部を画定し、前記開口部を介して、前記誘電性層が、前記下側の高さで前記デバイス基板と前記パターニングされた導電性層との間の粘着強度を増加させるように働く、デバイスが提供される。
【０００６】
一実施形態において、前記さらなるパターニングされた導電性層は、前記下側の高さで上を覆う導電性要素と前記誘電性層を介して容量的に結合するための導電性要素のアレイを画定する。
【０００７】
一実施形態において、前記さらなるパターニングされた導電性層は、ドレイン電極に前記下側の高さの導電性層内で接続された前記下側の高さの導電性層の部分と前記誘電性層を介して容量的に結合するための導電性要素のアレイを画定する。
【０００８】
一実施形態において、ドレイン電極に前記下側の高さの導電性層内で接続された前記下側の高さの導電性層の前記部分は、より高い高さに対するそれぞれの導電性層間リンクのための基部を提供する。
【０００９】
一実施形態において、前記さらなるパターニングされた導電性層は、前記トランジスタのアレイのためのさらなるゲートコンダクタを画定する。
【００１０】
一実施形態において、前記トランジスタのアレイは、前記ゲートコンダクタが前記ソース電極−ドレイン電極の下に形成されるボトムゲートトランジスタと、前記ゲートコンダクタが前記ソース電極−ドレイン電極の上に形成されるトップゲートトランジスタとの両方を含み、前記さらなるパターニングされた導電性層は、前記ボトムゲートトランジスタのためのゲートコンダクタを画定する。
【００１１】
一実施形態において、前記デバイス基板は上側有機表面を備える。
【００１２】
一実施形態において、前記デバイス基板は、有機平坦化層でコーティングされた有機ポリマーサポートを含む。
【００１３】
一実施形態において、前記誘電性層は無機材料を含む。
【００１４】
一実施形態において、前記積層は、前記ソース電極−ドレイン電極間に半導体チャネルを提供し、前記半導体チャネルと上を覆うゲートコンダクタとの間にゲート誘電性要素を提供するように有機材料の層をさらに含む。
【００１５】
一実施形態において、前記誘電性層は約５よりも大きい誘電率を有する。
【００１６】
一実施形態において、前記誘電性層は約５から約９．３の誘電率を有する。
【００１７】
本発明の実施形態は添付の図面を参照して、単なる例として以下で詳細に記載される。
【図面の簡単な説明】
【００１８】
【図１】（ａ）は本発明の第１の実施形態に係る、ＴＦＴアレイの一部分の金属層の平面図である。（ｂ）は、（ａ）の線Ｃ−Ｃを通る断面図である。
【図２】（ａ）は本発明の第２の実施形態に係る、混合ＴＦＴアレイの一部分の金属層の平面図である。（ｂ）は、（ａ）の線Ａ−Ａを通る断面図である。また、（ｃ）は、図２（ａ）の線Ｂ−Ｂを通る断面図である。
【発明を実施するための形態】
【００１９】
図１および図２は、本発明の第１の実施形態と第２の実施形態とに従った、ＴＦＴアレイを例示する。ＴＦＴアレイは、液晶ディスプレイ媒体または電気泳動ディスプレイ媒体などの光学ディスプレイ媒体を含むフロントプレーンを制御するために有用であり、例えば、ディスプレイデバイスのためのバックプレーンとして有用である。
【００２０】
第１の実施形態と第２の実施形態との両方において、デバイス基板材料のシート１４が、１つ以上のアクリル粘着層を含む粘着要素などの粘着要素（図示せず）を介して硬いガラス担体（図示せず）に一時的に固定される。デバイス基板材料のシート１４は複数のデバイス基板を提供し、その複数のデバイス基板は、後に、担体上でそのままデバイス基板を加工することが完了した後に、デバイス基板材料シート１４から切断される。硬い担体は、製品としてのデバイスの一部を形成せず、粘着要素は、生産プロセスの後期段階でデバイス基板が担体から外されることを可能にするように熱またはＵＶ照射による作用によって粘着性が減少されることが出来る粘着剤で作られた１つ以上の層を含む。
【００２１】
デバイス基板材料シート１４は、例えば、平坦化層でコーティングされたポリエチレンテレフタラート（ＰＥＴ）の膜を備える。この種のデバイスに対するプラスチック基板の別の例は、平坦化層でコーティングされたポリエチレンナフタレン（ＰＥＮ）の膜である。
【００２２】
平坦化層は、トランジスタ要素を製作するために、平坦化層上に均一で平滑な表面を提供する。例えば、平坦化層は、ＵＶ硬化アクリルコーティングまたは熱硬化ナノシリカ／ポリシロキサンコーティングで構成されることが出来る。適切な有機平坦化材料の他の例は、シアノアクリレート、エポキシ、フルオロポリマー、プラスチゾル、およびアクリレートである。平坦化層は、ブレードコーティング、スクリーン印刷、フレキソ印刷、スプレーコーティング、インクジェット印刷、またはスピンコーティングもしくはスリットコーティングなどの技術を使用して堆積させられてもよい。
【００２３】
図１に例示された第１の実施形態において、次に、金などの金属の層が、平坦化層の表面全体を覆うスパッタリングなどの物理的気相成長法技術によって堆積させられ、金属層は、それぞれのＴＦＴアレイのより高い高さで導電性ドレインパッド６と容量的に結合するように導電性要素８を画定するためにフォトリソグラフィなどのパターニング技術を受ける。同じパターンの金属層がまた、導電性要素８間で導電性リンクを提供する導電線１０を画定する。
【００２４】
窒化アルミニウムなどの無機誘電性材料が、次に、基板シート１４と、連続した膜１６の形態のパターニングされた金属層とを覆うスパッタコーティングによって堆積させられる。
【００２５】
金などの金属の第２の層が、次に、スパッタリングなどの物理的気相成長法技術によって窒化物層１６の上に直接堆積され、金属層は、トランジスタの各アレイの、ソース電極２−ドレイン電極４の対と、ドレインパッド６と、ソース信号線３とを画定するようにフォトリソグラフィなどのパターニング技術を受ける。各ソース電極−ドレイン電極の対の間の間隙は、それぞれのトランジスタの半導体チャネルの幅を画定する。ドレインパッド６は導電性リンクを介してそれぞれのドレイン電極４に接続され、ＴＦＴアレイのより高い高さでそれぞれの画素電極（図示せず）に対するそれぞれの層間導電性接続の基部を提供する。各ドレインパッドはまた、ＴＦＴアレイのより低い高さでそれぞれの導電性要素８と重なり容量的に結合する。導電性要素８は、例えば、製造プロセス中の基板のねじれに起因して、導電性要素８とドレインパッドとの相対位置に何らかの変化があったとしても、導電性要素８とドレインパッド６との間に安定した信頼できる容量性結合を確実にする目的で、上を覆うドレインパッド６よりも大きくなるように設計される。導電性要素８とドレインパッドとの間の容量性結合は、トランジスタによって示されるキックバック電圧を減少させることに役立ち、そして、ＴＦＴアレイがディスプレイデバイスの光学ディスプレイ媒体を制御するために使用される時には、駆動性能を改善する。
【００２６】
導電性要素８と導電線１０とを画定する下側金属層は、この下側金属層（導電線１０を含む）とソース線３との間の重なりと容量性結合とを最小化するように設計される。
【００２７】
次のステップは、ＴＦＴアレイの残りの要素を形成することを含む。残りの要素は、ソース電極−ドレイン電極の対の間に半導体チャネルを提供するための有機ポリマー半導体材料の層１８と、同じトランジスタのゲート電極から各半導体チャネルを離すゲート誘電性要素を提供するための有機ポリマー誘電性材料の１つ以上の層と、ゲート電極と各トランジスタに対処するための手段とを提供するゲート線１２と、それぞれのドレインパッド６と層間接続とを介してそれぞれのドレイン電極４に導電的に接続される画素電極（図示せず）などの他の要素とを含む。
【００２８】
バックプレーンＴＦＴアレイが完成すると、ディスプレイ媒体を備えるフロントプレーン（図示せず）がバックプレーンに積層され、基板材料のシート２を切断し、結果として得られるデバイス基板を硬い担体から外すことによって、製品としてのデバイスが互いから離される。
【００２９】
図２に例示された実施形態において、ＴＦＴアレイはトップゲートトランジスタとボトムゲートトランジスタとの混合アレイを備える。
【００３０】
金などの金属の層が、平坦化層の表面全体を覆うスパッタリングなどの物理的気相成長法技術によって堆積され、金属層は、混合アレイのボトムゲートＴＦＴに対するゲート線２２を画定するためにフォトリソグラフィなどのパターニング技術を受ける。各ゲート線２２はそれぞれの一連のボトムゲートＴＦＴのソース電極／ドレイン電極の対の間の半導体チャネルの下にあり、ボトムゲートトランジスタのそれぞれに対処するための手段を提供する。
【００３１】
窒化アルミニウムなどの無機誘電性材料が、次に、基板シート１４と、連続した膜１６の形態のパターニングされた下側金属層とを覆うスパッタコーティングによって堆積される。
【００３２】
金などの金属の第２の層が、次に、スパッタリングなどの物理的気相成長法技術によって窒化物層１６上に直接堆積され、金属層は、ボトムゲートトランジスタおよびトップゲートトランジスタの各混合アレイのソース電極２−ドレイン電極４の対と、ドレインパッド６と、ソース信号線３とを画定するためにフォトリソグラフィなどのパターニング技術を受ける。各ソース電極−ドレイン電極の対の間の間隙は、それぞれのトランジスタの半導体チャネルの幅を画定する。ドレインパッド６は、同じパターニングされた金属層の中で導電線を介してそれぞれのドレイン電極４に接続され、ＴＦＴアレイのより高い高さでそれぞれの画素電極（図示せず）に対するそれぞれの層間導電性接続の基部を提供する。
【００３３】
次のステップはＴＦＴアレイの残りの要素を形成することを含む。残りの要素はソース電極−ドレイン電極の対の間に半導体チャネルを提供するための有機ポリマー半導体材料１８の層と、それぞれのトップゲートトランジスタのゲート電極から各半導体チャネルを離す、トップゲートＴＦＴのためのゲート誘電性要素を提供するための有機ポリマー誘電性材料の１つ以上の層と、トップゲートＴＦＴのためのゲート電極とトップゲートトランジスタのそれぞれに対処するための手段とを提供するゲート線１２と、それぞれのドレインパッド６と層間接続とを介してそれぞれのドレイン電極４に導電的に接続される画素電極（図示せず）などの他の要素とを含む。
【００３４】
バックプレーンＴＦＴアレイが完成すると、ディスプレイ媒体を備えるフロントプレーン（図示せず）がバックプレーンに積層され、基板材料のシート２を切断し、結果として得られるデバイス基板を硬い担体から外すことによって、製品としてのデバイスが互いから離される。
【００３５】
第１の実施形態と第２の実施形態との両方に関して、ソース電極２−ドレイン電極４の対などを提供する導電性層の代替材料の例は、約５オーム／平方よりも低い抵抗と、少なくとも約５電子ボルトの高い仕事関数とを有する材料である。あるいは、２つの金属材料の二重層が、高い導電性と高い仕事関数との両方を達成するために使用されることが出来る。導電性材料の組み合わせの例は、銀（Ａｇ）および銅（Ｃｕ）と、酸化ニッケル（ＮｉＯ）およびパラジウム（Ｐｄ）とである。
【００３６】
第１の実施形態と第２の実施形態とにおいて、有機ポリマー半導体材料がフレキソ印刷によって堆積させられる。溶液濃度と堆積条件とは、好適には約５０ｎｍの付近の厚さの半導体の乾燥固体膜を作るように選択される。適切な半導体材料の例は、ポリ（９，９’−ジオクチルフルオレン−ｃｏ−ビス−Ｎ，Ｎ’）−（４−ブチルフェニル）ジフェニルアミン（ＴＦＢ）や、ポリ（ジオクチルフルオレン−ｃｏ−ビチオフェン）（Ｆ８Ｔ２）などの他のポリフルオレン、ポリチオフェン、ペンタセンまたはペンタセン誘導体（例えば、トリイソプロピルシリルエチニル（ＴＩＰＳ）ペンタセン）を含む。半導体材料を堆積させるためのコーティング技術の他の例は、スピンコーティング、ディップコーティング、ブレードコーティング、バーコーティング、スロットダイコーティング、スプレーコーティング、インクジェット、グラビア印刷、オフセット印刷またはスクリーン印刷、スパッタコーティング、および蒸着である。
【００３７】
第１の実施形態と第２の実施形態との両方において、有機ポリマーゲート誘電性材料の１つ以上の層もまた、フレキソ印刷によって堆積させられる。半導体材料とゲート誘電性材料との堆積のための材料と溶媒とは、上を覆うゲート誘電性層を堆積させる処理によって半導体層の劣化を最小化する目的で特許文献２に記載された技術に従って注意深く選択される。有機ポリマーゲート誘電性材料を堆積させるコーティング技術の他の例は、スピンコーティング、ディップコーティング、ブレードコーティング、バーコーティング、スロットダイコーティング、またはスプレーコーティング、インクジェット、グラビア印刷、オフセット印刷またはスクリーン印刷、スパッタコーティング、および蒸着である。
【００３８】
使用され得る適切な溶液処理可能な有機ポリマーゲート誘電性材料の例は、ポリスチレン（ＰＳ）と、例えばエチルアセテート中で溶解するポリメチルメタクリレート（ＰＭＭＡ）と、例えばペルフルオロトリブチルアミン（ＦＣ４３）などのペルフルオロ溶媒中で溶解する、ＡＧＣ  Ｃｈｅｍｉｃａｌｓ  Ｅｕｒｏｐｅ，  Ｌｔｄから入手可能な非晶質フルオロポリマーであるＣｙｔｏｐ（登録商標）と、ポリイソブチレン（ＰＩＢ）とである。各ゲート誘電性要素は、半導体層と上側ゲート線／電極１２との間に２層以上の異なる誘電性材料の積層を備える多層構造を有してもよい。
【００３９】
第１の実施形態と第２の実施形態とにおいて、上側ゲート線１２は、スパッタリングなどの物理的気相成長法技術によって金などの金属の上側層を堆積させ、フォトリソグラフィなどのパターニング技術を金属層に受けさせることによって提供される。ゲート線／電極１２に適した他の材料の例は、銅（Ｃｕ）などの他の高導電性金属と、銀または他の金属の無機ナノ粒子を含有する溶液処理可能な材料と、ＰＥＤＯＴ／ＰＳＳなどの導電性ポリマーとを含む。ゲート線を形成するための導電性層は、蒸発などの他の蒸着技術を使用して堆積させられることが出来る。あるいは、ゲート線を形成するための導電性層は、下にあるゲート誘電性層上に溶液処理可能な導電性材料（またはそれに対する前駆体）をコーティングすることによって堆積させられることが出来る。適切なコーティング技術の例は、スピンコーティング、ディップコーティング、ブレードコーティング、バーコーティング、スロットダイコーティング、グラビア印刷、オフセット印刷もしくはスクリーン印刷、またはインクジェット印刷を含む。
【００４０】
第１の実施形態と第２の実施形態との両方において、絶縁窒化物層１６は、（ｉ）（図１に例示された実施形態において）導電性要素８とドレインパッド６との間の容量性結合のための誘電性層を提供すること、または（図２に例示された実施形態において）混合ＴＦＴアレイのボトムゲートトランジスタのゲート誘電性要素を提供すること、（ｉｉ）パターニングされた下側導電性層における開口部を介して有機基板１４と（ソース電極２／ドレイン電極４の対を画定する）中間金属層との間の粘着を改善すること、（ｉｉｉ）プラスチック基板１４を介した液体と酸素との進入から上を覆う電子要素（及びその他の上を覆う高感度要素）を守るバリアとして働くこととの３つの機能を果たす。
【００４１】
（ｉｉ）に関して、絶縁窒化物層１６とソース電極２／ドレイン電極４の対の間の粘着レベルは、ソース電極／ドレイン電極に対する粘着促進層として中間非貴金属層を使用することを不要にするには充分な高さであることが分かった。絶縁窒化物層１６によって提供される粘着力の増加はテープテストの使用によって基板上の金属の粘着力を測定するためのＡＳＴＭ  Ｄ３３５９−０９規格テスト法によって確認されることが出来る。さらに詳細には、格子状の切断線を作り出すためにテストの対象層（すなわち、下にある基板への粘着力が測定される金属層）に平行な線を切り込むためにブレードが使用される。粘着テープが格子の上に配置され、格子状の対象層との良好な接触を作るように伸ばされた。次に、粘着テープは、１８０度の角度まで自由端を使用して引き戻されて、露出された格子状対象層が粘着の失敗に関して調べられる。このテストによって、絶縁窒化物層１６が、下にあるデバイス基板シート１４の平滑化層に対する中間層の粘着を改善することが示された。格子の正方形内で対象層が剥離しないことによって良好な粘着は特徴付けられる。
【００４２】
金が堆積させられる窒化物層１６の表面における窒化物の純度レベルが窒化物層１６の粘着促進能力に影響を与え得ることが分かった。本発明のこの実施形態において、窒化物層１６の表面における酸素の原子百分率を減少させるために手段が取られた。第１に、スパッタリングチャンバを約１Ｅ−４Ｐａよりも低い基底圧力に下げ、相当期間こうした低い圧力で基板を維持した後に、窒化物層１６のスパッタリングが行われる。これが、スパッタリングチャンバに存在する酸素レベルを下げ、水分の形態でプラスチック基板シート１４に存在する酸素の量をも減少させる。上記の低圧力で基板を焼成することが、プラスチック基板シート１５の気体放出と、スパッタリングチャンバにおける酸素の量の減少とをさらに助ける。また、窒化物層１６のスパッタ堆積の後に、窒化物層１６は、アルゴン（Ａｒ）プラズマ処理または窒素（Ｎ２）プラズマ処理などのプラズマ処理を受ける。本発明者らは、上を覆う金層と窒化物層１６との間で程度の良好な粘着が、９０％を超える原子純度（すなわち、１０原子百分率未満の酸素を含む窒化物表面）で達成されることが出来ることを発見した。
【００４３】
（ｉｉｉ）に関して、水分や酸素などの汚染物質がこの種の製造プロセスにおいて電子要素に到達する１つの重要な経路は、デバイス基板材料シート１４を硬い担体に固定するために使用される粘着要素の粘着層を介するものであると考えられ、その粘着層は、粘着層とデバイス基板材料シート１６との間の界面を含む。特に、粘着層は、図１および図２における上を覆うデバイス基板材料シート１４などの他の層との界面を介したこうした汚染物質の進入に対する経路を提供することが考えられる。窒化物層１６はこうした種の進入に対するバリアを提供する。窒化物層１６は、以下の条件：大気圧と、１００％の相対湿度と、３８℃の温度との下で測定されると、約１〜１０−７ｇ／ｍ２／日（例えば、０．５ｇ／ｍ２／日）程度の水蒸気透過速度（ＷＶＴＲ）を提供するように構成される。Ｍｏｃｏｎ，  Ｉｎｃ．によって提供される水蒸気透過器具が水蒸気透過速度を測定するために使用されることが出来る。
【００４４】
窒化物層１６は、機能（ｉ）および機能（ｉｉ）、好適には機能（ｉｉｉ）をも満たす別の中間層または中間層の積層によって置換されることが出来る。約５を超える誘電率を有する誘電性層が特に有利であることが分かった。例えば、スパッタリングされた窒化アルミニウムの５０ｎｍの層は約８．９から約９．３の誘電率を有する。
【００４５】
中間誘電性層１６に対する他の材料の例は、電気絶縁している他の無機窒化物や他の無機酸化物であり、特に、スパッタコーティング技術または他の蒸着技術による堆積に適した材料である。比較的に高い誘電率を有するポリマータイプの材料もまた使用されることが出来る。
【００４６】
中間金属層の要素間の短絡を回避するために中間窒化物層１６をパターニングする必要はなく、このことは、加工工程の数を減らし、加工中に多層積層の曲がりおよび／または他のねじれのリスクを減らす点で有利である。中間層に対する少なくとも５Ｅ１２オーム／平方の抵抗は、中間層１６を介してソース電極とドレイン電極との間の顕著な電流の漏れを防ぐには充分であることが分かった。さらに、溶媒／エッチング液の使用を含むフォトリソグラフィ技術によって中間層１６をパターニングする必要がないことは、中間金属層の下に溶媒残留物が蓄積するリスクをより良く回避するという利点を有する。溶媒残留物はデバイス全体に拡散しデバイスの全体的な性能や安定性に影響を与え得るので、溶媒残留物の存在は概して望ましくない。
【００４７】
一実施形態において、Ｔｉ／Ａｕは底部導電性層に使用されるが、良好な粘着を達成するという点と、デバイスの一部として残ることが意図される一部の底部導電性層をフォトリソグラフィでパターニングするプロセスの間の望ましくない外れを防ぐという点で、銅がより良いと考えられる。
【００４８】
本発明者らは、本発明の実施形態を記載する目的でＴＦＴのアクティブ・マトリックス・アレイを備えるディスプレイバックプレーンの例を選択した。しかしながら、上で記載された技術はまた、相互接続器、レジスタ、およびコンデンサなどの他の構成要素を伴って、またはそれらを伴うことなく他の構成のＴＦＴにおいて用途を有する。他の用途の例は、論理回路と、メモリデバイスのためのアクティブマトリックス回路と、ユーザ定義のゲートアレイ回路とを含む。また、本発明の実施形態に従った技術に関する上の記載に関して、本発明者らは、デバイス基板材料のシート上に複数のＴＦＴアレイを形成し、後に、個々のデバイス基板に基板材料のシートを分割する例を選択した。しかしながら、同じ種類の技術がまた、１つ以上のデバイス基板上に１つ以上の電子要素を形成する前に、１つ以上のデバイス基板が担体に個々に固定される事例に適用可能である。
【００４９】
明示的に上述されたあらゆる変更に加えて、記載された実施形態に関する様々な他の変更が、本発明の範囲内で行われてもよいことが、当業者には明らかである。
【図１】
0006043295.tif 000002
【図２】
0006043295.tif 000003