(57)【特許請求の範囲】
【請求項１】
制御対象の動作を制御するマイクロコンピュータを有する自動車用電子制御装置と、
前記マイクロコンピュータとデータ通信が可能に設けられたトランシーバ回路と、
複数の配線で構成され、高速データ通信のデータと電力とが伝送される長距離配線と、
前記長距離配線を介して前記トランシーバ回路と接続され、前記トランシーバ回路と前記高速データ通信が可能に設けられた開発用外部装置と
を具備し、
前記自動車用電子制御装置は、
前記マイクロコンピュータに電力を供給する電源装置を備え、
前記電源装置は、車載バッテリーからの電力の供給を受け動作し、
前記開発用外部装置は、
前記電源装置と異なる外部電源装置を備え、
前記トランシーバ回路は、
前記複数の配線のうちの一つを介して前記外部電源装置から供給される電力で動作し、前記高速データ通信に用いる第１通信プロトコルを、長距離通信に最適な第２通信プロトコルに変換して前記開発用外部装置との通信を行い、
前記マイクロコンピュータは、
前記自動車用電子制御装置の試験時に前記トランシーバ回路とのデータ通信を実行するデバッグ回路を備え、
前記マイクロコンピュータは、
前記デバッグ回路が動作しない通常時より前記デバッグ回路が動作するデバッグ時の消費電力が大きく、
前記デバッグ回路は、
前記トランシーバ回路から供給される電力に応じて動作する
デバッグシステム。
【請求項２】
請求項１に記載のデバッグシステムにおいて、
前記トランシーバ回路は、
前記外部電源装置から供給される電力に応じて前記デバッグ回路に供給する電力を生成する内蔵電源装置を備え、
前記デバッグ回路は、
前記マイクロコンピュータに電力を供給する前記電源装置からの電力に依存することなく、前記内蔵電源装置から供給される電力で動作する
デバッグシステム。
【請求項３】
請求項１または２に記載のデバッグシステムにおいて、
前記トランシーバ回路は、
前記自動車用電子制御装置を構成する筺体の内部に配置される
デバッグシステム。
【請求項４】
請求項１または２に記載のデバッグシステムにおいて、さらに、
前記自動車用電子制御装置を格納する筺体を具備し、
前記トランシーバ回路は、
前記筺体の外部に配置される
デバッグシステム。
【請求項５】
請求項１または２に記載のデバッグシステムにおいて、
前記マイクロコンピュータは、
単一のマイクロコンピュータチップで構成され、
前記トランシーバ回路は、
単一のトランシーバ回路チップで構成され、
前記自動車用電子制御装置は、
前記マイクロコンピュータチップと前記トランシーバ回路チップとを有するＳｉＰ（ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）モジュールで構成される
デバッグシステム。
【請求項６】
請求項１から５の何れか一項に記載のデバッグシステムにおいて、
前記トランシーバ回路は、
前記マイクロコンピュータと前記開発用外部装置との間の通信性能を確保するためのバッファ回路を具備する
デバッグシステム。
【請求項７】
請求項１から５の何れか一項に記載のデバッグシステムにおいて、
前記トランシーバ回路は、
前記マイクロコンピュータに接続される短距離用入出力バッファと、
前記開発用外部装置に接続される長距離用トランシーバと
前記短距離用入出力バッファと前記長距離用トランシーバとの間に設けられたＦＩＦＯバッファと
を具備する
デバッグシステム。
【請求項８】
請求項７に記載のデバッグシステムにおいて、
前記トランシーバ回路は、さらに、
プロトコル変換制御回路を具備し、
前記プロトコル変換制御回路は、
前記マイクロコンピュータから前記第１通信プロトコルで供給されるデータを、長距離通信に最適な前記第２通信プロトコルのデータに変換し、
前記第２通信プロトコルで送られてきたデータを、前記マイクロコンピュータに最適な前記第１通信プロトコルのデータに変換する
デバッグシステム。
【請求項９】
請求項１から８の何れか一項に記載のデバッグシステムにおいて、
前記デバッグ回路は、
前記マイクロコンピュータに設けられたＣＰＵの動作を直接読み出すＴｒａｃｅ（トレース）部と、
前記開発用外部装置と、前記マイクロコンピュータ間でデバッグ作業に必要とされる通信を実現し、前記デバッグ回路の制御を行うＪＴＡＧ部と、
前記マイクロコンピュータに設けられたＲＡＭのデータを読み出すＲＡＭモニタ部と
を具備する
デバッグシステム。
【請求項１０】
車載機器の動作を制御するマイクロコンピュータと、
前記マイクロコンピュータと開発用外部装置との間に設けられ、前記開発用外部装置と高速データ通信を実行するトランシーバ回路であって、長距離配線を介して前記開発用外部装置と接続されている前記トランシーバ回路と、
前記マイクロコンピュータに電力を供給する電源装置と
を具備し、
前記長距離配線は、複数の配線で構成され、前記高速データ通信のデータと電力とが伝送される長距離配線であり、
前記電源装置は、車載バッテリーからの電力の供給を受け動作し、
前記マイクロコンピュータは、
試験時に前記トランシーバ回路とのデータ通信を実行するデバッグ回路を備え、
前記開発用外部装置は、
前記電源装置と異なる外部電源装置を備え、
前記トランシーバ回路は、
前記複数の配線のうちの一つを介して前記外部電源装置から供給される電力で動作し、前記高速データ通信に用いる第１通信プロトコルを、長距離通信に最適な第２通信プロトコルに変換して前記開発用外部装置との通信を行い、
前記マイクロコンピュータは、
前記デバッグ回路が動作しない通常時より前記デバッグ回路が動作するデバッグ時の消費電力が大きい
電子制御装置。
【請求項１１】
請求項１０に記載の電子制御装置において、
前記デバッグ回路は、
前記トランシーバ回路から供給される電力に応じて動作する
電子制御装置。
【請求項１２】
請求項１１に記載の電子制御装置において、
前記トランシーバ回路は、
前記外部電源装置から供給される電力に応じて前記デバッグ回路に供給する電力を生成する内蔵電源装置を備え、
前記デバッグ回路は、
前記マイクロコンピュータに電力を供給する前記電源装置からの電力に依存することなく、前記内蔵電源装置から供給される電力で動作する
電子制御装置。
【請求項１３】
請求項１０から１２の何れか一項に記載の電子制御装置において、
前記トランシーバ回路は、
前記電子制御装置を構成する筺体の内部に配置される
電子制御装置。
【請求項１４】
請求項１０から１２の何れか一項に記載の電子制御装置において、
前記マイクロコンピュータは、
単一のマイクロコンピュータチップで構成され、
前記トランシーバ回路は、
単一のトランシーバ回路チップで構成され、
前記電子制御装置は、
前記マイクロコンピュータチップと前記トランシーバ回路チップとを有するＳｉＰ（ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）モジュールで構成される
電子制御装置。
【請求項１５】
請求項１０から１４の何れか一項に記載の電子制御装置において、
前記トランシーバ回路は、
前記マイクロコンピュータと前記開発用外部装置との間の通信性能を確保するためのバッファ回路を具備する
電子制御装置。
【請求項１６】
請求項１０から１４の何れか一項に記載の電子制御装置において、
前記トランシーバ回路は、
前記マイクロコンピュータに接続される短距離用入出力バッファと、
前記開発用外部装置に接続される長距離用トランシーバと
前記短距離用入出力バッファと前記長距離用トランシーバとの間に設けられたＦＩＦＯバッファと
を具備する
電子制御装置。
【請求項１７】
請求項１０から１４の何れか一項に記載の電子制御装置において、
前記トランシーバ回路は、さらに、
プロトコル変換制御回路を具備し、
前記プロトコル変換制御回路は、
前記マイクロコンピュータから前記第１通信プロトコルで供給されるデータを、長距離通信に最適な前記第２通信プロトコルのデータに変換し、
前記第２通信プロトコルで送られてきたデータを、前記マイクロコンピュータに最適な前記第１通信プロトコルのデータに変換する
電子制御装置。
【請求項１８】
請求項１１から１７の何れか一項に記載の電子制御装置において、
前記デバッグ回路は、
前記マイクロコンピュータに設けられたＣＰＵの動作を直接読み出すＴｒａｃｅ（トレース）部と、
前記開発用外部装置と、前記マイクロコンピュータ間でデバッグ作業に必要とされる通信を実現し、前記デバッグ回路の制御を行うＪＴＡＧ部と、
前記マイクロコンピュータに設けられたＲＡＭのデータを読み出すＲＡＭモニタ部と
を具備する
電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置、さらには情報処理装置が、外部装置と特定の通信を行う技術に関し、例えば通信機能を有するマイクロコンピュータに有効な技術に関する。
【背景技術】
【０００２】
電子制御技術の進歩に伴って、電子制御装置（ＥＣＵ：Ｅｌｅｃｔｒｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）を備える製品機器が数多く普及してきている。例えば、車両、船舶、および航空機などの移動体の多くは、エンジンや航法装置などの制御が、電子制御装置によって行われるようになってきている。そのような電子制御装置には、マイクロコンピュータ（ＬＳＩ等）を有する情報処理装置が組み込まれている。
【０００３】
電子制御装置を備える製品機器を設計する際、試作や出荷前などの段階で、その電子制御装置（ＥＣＵ）の制御対象の動作検証や、電子制御装置（ＥＣＵ）自身の不具合の有無の確認などを目的とした様々な試験が実行される。例えば、現在市場に流通している自動車には、エンジン制御や車両制御の用途に電子制御装置（ＥＣＵ）が複数使用されている。
例えば、エンジン制御用電子制御装置（ＥＣＵ）には、パワートレイン制御マイコンなどが備えられている。また、車両制御用電子制御装置（ＥＣＵ）には、電動パワーステアリングモーターを制御するシャシー制御マイコンなどが備えられている。
電子制御装置（ＥＣＵ）内のマイコンには、制御対象機器（例えば、エンジンやモータ等）を制御した結果(ソフトウェアの実行結果や演算データ)を出力するデバッグ回路が設けられている。試作や出荷前などの段階では、マイコンのデバッグ回路から得られたデータを、電子制御装置（ＥＣＵ）外部の開発装置に取り出し電子制御装置（ＥＣＵ）の動作を確認する。また、マイコンが制御演算に用いるデータを適宜修正することで、車両に設けられた電子制御装置（ＥＣＵ）の調整を行う技術が知られている（例えば、特許文献１参照）。
【０００４】
特許文献１（特開平９‐４４３７２号公報）には、電子制御ユニット側の電源系統スイッチをＯＮにする以前から電子制御ユニットとコントローラとの間の通信の検査やデータ転送を可能にする技術が記載されている。また、通信異常に起因する誤制御を未然に防止するとともに、ＲＯＭエミュレーションやＲＡＭモニタを始動開始から可能にする技術が記載されている。また、その特許文献１には、制御用ＣＰＵによりエンジン制御する電子制御ユニットと、その制御用ＣＰＵと通信可能に接続されたコントローラとを備えたシステムに関する技術が記載されている。
【０００５】
その特許文献１に開示されたシステムにおいて、電子制御ユニットには、その制御用ＣＰＵが取付けたられたエバボードと、各種信号の入出力端子が取付けたられた入出力ボードとが備えられている。また、その電子制御ユニットは、イグニッションスイッチのＯＮ操作により通電するように構成されている。そして、その電子制御ユニットのエバボードのみに対して、コントローラ側の電源スイッチのＯＮ操作時に、そのコントローラを介して通電を行っている。
【０００６】
上述した特許文献１に記載の技術では、電子制御ユニットとコントローラとの間の通信に異常があることに起因して制御対象が誤って制御されるという問題を回避している。また、特許文献１に記載の技術では、電子制御ユニット側の電源系統のスイッチをＯＮにした直後からＲＯＭエミュレーションやＲＡＭモニタを行うことが可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９‐４４３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
自動車のパワートレイン系の試験を行う場合、制御対象（エンジンやモータ）と電子制御装置（ＥＣＵ）とがベンチ室などの空間に設置される。また、作業者が操作や測定を行う制御室は、そのベンチ室から離れた場所に設けられる。そのため、電子制御装置（ＥＣＵ）と制御室に設けられた開発用外部装置との距離は５ｍ以上も離れてしまう場合がある。また、実車での走行試験においては、電子制御装置（ＥＣＵ）はエンジンルーム内に設置される。しかし、開発用外部装置は乗車スペースや荷室に設置されるため、ベンチ室と制御室との距離が離れていることと同様に、電子制御装置（ＥＣＵ）と開発用外部装置の間を接続する配線は非常に長くなる。
【０００９】
自動車の電子制御装置（ＥＣＵ）は、車載バッテリー（二次電池）で動作するため、消費電力を抑えるように設計されている。したがって、電子制御装置（ＥＣＵ）に実装されるマイコンにも、低消費電力化が求められている。マイコン内部のデバッグ回路は高速動作をする必要があるため、デバッグ回路を使用していない時と比べて消費電力が大きくなってしまう。また、デバッグ回路の高速動作に合わせて、デバッグ情報を高速かつ長距離にわたって転送しようとすると、消費電力が大きく回路面積も大きいトランシーバ回路が必要となる。
【００１０】
一般に高速な通信を長距離にわたって実現するトランシーバ回路は、消費電力が大きくなることが知られている。近年の自動車では限られた二次電池から様々な車載電子機器を動作させる必要があり、測定や動作確認の用途のためのみに追加の電力余裕を考慮することが困難である。また、高速なトランシーバ回路は微細化が難しく、チップサイズと消費電力を増加させる。さらに、量産される完成品の電子制御装置（ＥＣＵ）においては、デバッグ回路や高速トランシーバは、不要な機能となることが多い。このような、将来的に未使用となる機能に対し、追加の電力を計上することは、非常に困難である。電子制御装置と開発用外部装置間の通信性能を維持しつつ、将来的に未使用となる機能に対する余分な電力の供給を抑制することが求められる。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、制御対象の動作を制御するマイクロコンピュータを有する電子制御装置と、マイクロコンピュータとデータ通信可能に設けられたトランシーバ回路と、トランシーバ回路と高速データ通信可能に設けられた開発用外部装置とを具備するデバッグシステムを構築する。ここにおいて、その電子制御装置は、マイクロコンピュータに電力を供給する電源装置を備えるものとする。そしてトランシーバ回路は、その電源装置と異なる外部電源装置から供給される電力で動作するものとする。
【００１２】
電子制御装置と開発用外部装置間の通信に必要な電力やデバッグに必要な電力が、車載バッテリー以外から供給されている。そのため、最終製品に極めて近い構成でデバッグや測定、試験を実施可能となる。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、電子制御装置が二次電池と言った電源で動作する場合、電子制御装置本体の機能と別に余剰な電力供給能力を二次電池側に求めることを回避可能である。
【００１４】
換言すると、マイクロコンピュータと直接接続する開発用外部装置、または、マイクロコンピュータが組み込まれた電子制御装置と接続する開発用外部装置を、離れた場所に設置可能にしたいという要求がある時、安定した通信を実現可能とする。安定した高速、長距離通信では、一般に消費電力が大きくなる。この時、マイクロコンピュータ自身が長距離通信に使用可能な消費電力に制限がある場合や、半導体製造技術に依存して通信回路の性能や規模に制約を受ける場合であっても、適切な試験データを得ることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本願発明の情報処理装置を開発するためのデバッグシステム１の構成を例示するブロック図である。
【図２】図２は、デバッグシステム１の他の構成を例示するブロック図である。
【図３】図３は、第１実施形態のデバッグシステム１の具体的な構成を例示するブロック図である。
【図４Ａ】図４Ａは、トランシーバ回路１３の構成を例示するブロック図である。
【図４Ｂ】図４Ｂは、トランシーバ回路１３の構成を例示するブロック図である。
【図４Ｃ】図４Ｃは、トランシーバ回路１３の構成を例示するブロック図である。
【図５】図５は、第２実施形態のデバッグシステム１の構成を例示するブロック図である。
【図６】図６は、第３実施形態のデバッグシステム１の構成を例示するブロック図である。
【図７】図７は、第４実施形態のデバッグシステム１の構成を例示するブロック図である。
【図８Ａ】図８Ａは、第４実施形態のトランシーバ回路４２の構成を例示するブロック図である。
【図８Ｂ】図８Ｂは、第４実施形態のトランシーバ回路４２の構成を例示するブロック図である。
【図８Ｃ】図８Ｃは、第４実施形態のトランシーバ回路４２の構成を例示するブロック図である。
【図９Ａ】図９Ａは、第４実施形態のターゲットマイコン（マイクロコンピュータ）４１の構成を例示するブロック図である。
【図９Ｂ】図９Ｂは、第４実施形態のターゲットマイコン（マイクロコンピュータ）４１の構成を例示するブロック図である。
【図１０】図１０は、第５実施形態のデバッグシステム１の構成を例示するブロック図である。
【図１１】図１１は、第５実施形態のデバッグシステム１の構成を例示するブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施形態では、本願発明の理解を容易にするために、車両に搭載される複数の電子制御装置（ＥＣＵ）の試験を行う場合を例示して、本願発明の説明を行う。
【００１７】
［第１実施形態］
図１は、本願発明の情報処理装置を開発するためのデバッグシステム１の構成を例示するブロック図である。図１は、開発対象のエンジンなどを実車（完成車）に搭載する前に行われる試験におけるシステムの構成を例示している。図１を参照すると、実車にエンジンを搭載する前の試験を行うデバッグシステム１には、エンジンテストベンチ室２とテスト制御室３とを備えている。エンジンテストベンチ室２には、エンジン（制御対象）４とＥＣＵ（電子制御装置）５が備えられている。テスト制御室３には、開発用外部装置６とホストコンピュータ７とが備えられている。
【００１８】
図１に示されているように、エンジンテストベンチ室２とテスト制御室３は、長距離配線８によって接続され、その長距離配線８を介してデバッグや測定用途のデータの送受信が行われている。本実施形態において、エンジン（制御対象）４とＥＣＵ（電子制御装置）５とが備えられたエンジンテストベンチ室２と、作業者が試験や測定を行うテスト制御室３との間の長さは、エンジン（制御対象）４とＥＣＵ（電子制御装置）５との長さよりもはるかに長い長さ（例えば５ｍ以上）である。また、ＥＣＵ（電子制御装置）５と開発用外部装置６の間における通信は、数Ｍｂｐｓから数百Ｍｂｐｓでの高速通信であり、長距離配線８は、そのような高速のデータ通信を可能にする。
【００１９】
図２は、本願発明の情報処理装置を開発するためのデバッグシステム１の他の構成を例示するブロック図である。図２は、開発対象のエンジンを、実車（完成車）に搭載した後の試験を行うためのシステムの構成を例示している。図２に示されているように、エンジンを実車（完成車）に搭載した後の試験を行うデバッグシステム１は、車両９の内部に構成されている。その車両９は、車載バッテリー１１を備えている。車両９の内部に構成されたＥＣＵ（電子制御装置）５は、車載バッテリー１１から電力が供給されている。
【００２０】
車両９の各部に配置されたＥＣＵ（電子制御装置）５は、車両９に配置された開発用外部装置６と長距離配線８によって接続されている。車両９に長距離配線８を設ける場合、配線を通せる場所に制約がある。そのため、図１で例示したデバッグシステム１と同様に、ＥＣＵ（電子制御装置）５と開発用外部装置６との間の長さは、エンジン（制御対象）４とＥＣＵ（電子制御装置）５との長さよりもはるかに長い（例えば、１ｍ以上）長さとなる。
【００２１】
図３は、第１実施形態のデバッグシステム１の具体的な構成を例示するブロック図である。図３には、本願発明の理解を容易にするために、開発対象の複数のＥＣＵ（電子制御装置）５のうちの任意の一つを図示している。第１実施形態のデバッグシステム１において、ＥＣＵ５は、ターゲットマイコン（マイクロコンピュータ）１２と、トランシーバ回路１３と、電源回路１４とを備えている。また、開発用外部装置６は、外部電源３１と開発用の各種ツールを備えている。ＥＣＵ５の電源回路１４は、車載バッテリー１１に接続されている。電源回路１４は、車載バッテリー１１から供給される電力に基づいて、ターゲットマイコン１２を駆動するための電力を生成し、その電力をターゲットマイコン１２に供給している。なお、本実施形態において、ＥＣＵ５が、トランシーバ回路１３に対し、複数のターゲットマイコン１２を備えるような構成であっても良い。
【００２２】
図３に示されているように、ターゲットマイコン１２は、ＣＰＵ（中央演算処理装置）２１と、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）２２と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２３と、Ｆｌａｓｈメモリ２４と、ＥＲＡＭ（Ｅｍｕｌａｔｉｏｎ  ＲＡＭ）２５とを備えている。また、それらは、バス２６を介して接続されている。ＣＰＵ２１は、ターゲットマイコン１２において中心的な演算処理を行う機能ブロックである。ＲＡＭ２３は、半導体素子によって構成され、ＣＰＵ２１から直接的なアクセスが可能な記憶装置である。ＲＡＭ２３は、ターゲットマイコン１２においてのメインメモリ（主記憶装置）としての機能を提供している。ＤＭＡＣ２２は、ＣＰＵを介さずにＲＡＭ２３と周辺機器との間のデータ転送を行うための機能を提供する機能ブロックである。Ｆｌａｓｈメモリ２４は、ＣＰＵ２１に実行させるためのコンピュータプログラムを保持している。ＥＲＡＭ２５は、Ｆｌａｓｈメモリ２４に保持されているコンピュータプログラムを修正する場合に、Ｆｌａｓｈメモリ２４を直接書き換えることなく、一時的に修正プログラムや修正データ値などを記憶するメモリである。
【００２３】
また、ターゲットマイコン１２は、デバッグ回路２７を備えている。そのデバッグ回路２７は、Ｔｒａｃｅ２８と、ＪＴＡＧ２９と、ＲＡＭ  Ｍｏｎｉｔｏｒ３０とを備えている。Ｔｒａｃｅ２８は、ターゲットマイコン１２のＣＰＵ２１上で実行された命令のトレースをとる機能ブロックである。Ｔｒａｃｅ２８は、専用の高速インタフェースを備え、ＣＰＵ２１の動作を直接的に読みだし、ＣＰＵ２１の動作を追跡するための大容量のデータを開発用外部装置６に供給する。ＪＴＡＧ２９は、ターゲットマイコン１２内部に搭載されたデバッグ機能(デバッグ回路２７)と、開発用外部装置６との間の通信を、標準的な通信規格に従って行うインタフェース機能ブロックである。ＪＴＡＧ２９は、開発用外部装置６とターゲットマイコン１２の間の基本的なデータ通信を実現し、コンピュータプログラムをターゲットマイコン１２に送信したり、デバッグ回路２７の制御レジスタ設定を行う。ＲＡＭ  Ｍｏｎｉｔｏｒ３０は、ターゲットマイコン１２の動作試験を行う場合に、ターゲットマイコン１２のＲＡＭ２３の中に格納されているデータ値を読み出す機能ブロックである。ＲＡＭ  Ｍｏｎｉｔｏｒ３０は、専用の高速インタフェースを備え、ＲＡＭ２３に格納されているデータを直接的に読みだしてそのデータを開発用外部装置６に供給する。
【００２４】
本実施形態のトランシーバ回路１３は、ターゲットマイコン１２の内部情報をデバッグ回路２７から受け取り、その受け取った信号を開発用外部装置６に送信している。また、トランシーバ回路１３は、開発用外部装置６から供給される信号を、ターゲットマイコン１２に送信している。一般的なターゲットマイコン１２は、１ｍ未満の短距離であれば、直接開発用外部装置６のエミュレータや測定機器との通信が可能な機能を備えている。しかしながら、ターゲットマイコン１２の内蔵機能が実現できない高速、長距離通信を可能にするためは、トランシーバ回路１３をターゲットマイコン１２に接続する必要がある。このトランシーバ回路１３は、目標性能を達成するためにＣＰＵ、メモリ、論理回路、アナログ回路等などで構成可能である。図３に示されているように、本実施形態のトランシーバ回路１３は、開発用外部装置６の外部電源３１から供給される電力で動作している。なお、上述の通信と電力供給を同時に実現する技術には、一例として、パワーオーバーイーサネット（ＰｏＥ）と言う標準技術が適用可能である。ＰｏＥは、イーサネット（登録商標）のアクセスポイントに電源がない場合等に、低コストで通信回線と電源を同時に提供する技術である。
【００２５】
図４Ａは、本実施形態のトランシーバ回路１３の構成を例示するブロック図である。図４Ａに示されているように、本実施形態のトランシーバ回路１３は、トランシーバ用電源回路３２を備えている。そのトランシーバ用電源回路３２は、開発用外部装置６の外部電源３１から供給された電力を、そのトランシーバ回路に適切な電圧、電流となるように調整する機能を備え、トランシーバ用電力を生成する。トランシーバ回路１３は、開発用外部装置６から電力供給を受けることにより、顧客システムであるＥＣＵ５がトランシーバ回路１３に電力を追加供給する機能を削減することができる。
【００２６】
また、図４Ａに例示されているトランシーバ回路１３は、ターゲットマイコン１２と開発用外部装置６の間の通信性能を確保するためのトランシーバ部３３を備えている。トランシーバ部３３は、送信器として動作するトランスミッタと受信器として動作するレシーバとで構成された回路である。
【００２７】
本実施形態のデバッグシステム１では、双方向の通信を行うインタフェースと、出力のみでよい単方向の通信インタフェースが必要に応じて使用される。図４Ａの例示されるトランシーバ回路１３において、「ＪＴＡＧデバッグ制御用信号」と、「ＲＡＭモニタ用信号」は、トランシーバ部３３を介した双方向の通信によって送受信されている。また、ターゲットマイコン１２から出力のみが行われる「トレース用信号」に対しては、トランシーバ部３３を介して単方向に出力されている。なお、トランシーバ部３３に適用する回路は、目的とする性能を達成することが出来れば、任意の回路設計を適用できる。
【００２８】
図４Ｂは、本実施形態のトランシーバ回路１３の、他の構成を例示するブロック図である。図４Ｂに例示するトランシーバ回路１３は、開発用外部装置６から供給された電力をうけるトランシーバ用電源回路３２と、ターゲットマイコン１２とトランシーバ回路１３の間の通信性能を確保するための短距離用入出力バッファ（マイコン側入出力バッファ）３４と、トランシーバ回路１３と開発用外部装置６の間の通信性能を確保するための長距離用トランシーバ（外部装置側入出力バッファ）３５とを備えている。
【００２９】
また、短距離用入出力バッファ３４と長距離用トランシーバ３５との間には、メモリやＦ／Ｆなどの記憶素子で構成されたＦＩＦＯバッファ３６が設けられている。さらに、このバッファを制御するために、制御回路３７が内蔵されている。なお、この制御回路３７は、専用の論理回路で構成されていても良いし、ＣＰＵによるソフトウェア制御であっても良い。
【００３０】
図４Ｂに例示するトランシーバ回路１３のように、ＦＩＦＯバッファ３６を使用すると、ターゲットマイコン１２と開発用外部装置６との間で転送されるデータ量が変化しても、データ転送速度の変動を吸収できるようになる。ＦＩＦＯバッファ３６は、ターゲットマイコン１２のインタフェースごとに分割して実装しておくと、各インタフェースのプロトコルに最適な設計を行うことが出来る。
【００３１】
例えば、デバッグ回路２７のＴｒａｃｅ２８からは、大量のデータが高速に出力される。従って、高速な動作に対応した設計であることが好ましい。また、Ｔｒａｃｅ２８はデータ出力のみであるため、ターゲットマイコン１２から開発用外部装置６への一方向のＦＩＦＯバッファで良い。ＪＴＡＧ２９やＲＡＭ  Ｍｏｎｉｔｏｒ３０では双方向に通信が行われるため、ＦＩＦＯバッファ３６の構成は、開発用外部装置６からターゲットマイコン１２方向と、ターゲットマイコン１２から開発用外部装置６方向の二つが必要になる。さらに、ＦＩＦＯバッファ３６がＣＰＵで制御可能なものであれば、トランシーバ回路のうち未使用である部分を停止することや、トランシーバ用電源回路３２に指示を行い、電源供給制御を行うことが可能になる。
【００３２】
図４Ｃは、本実施形態のトランシーバ回路１３の、さらに他の構成を例示するブロック図である。図４Ｃに例示するトランシーバ回路１３は、図４Ｂに例示するトランシーバ回路１３に、さらに、プロトコル変換制御回路３８が追加された構成である。図４Ｃのトランシーバ回路１３では、そのトランシーバ回路１３と開発用外部装置６との間に最適な通信方式を用いることが可能となる。図４Ａないし図４Ｃのそれぞれトランシーバ回路１３はターゲットマイコン１２とは別個の単一の半導体デバイス（ＩＣチップ）により構成される。
【００３３】
上述したように、本実施形態のデバッグシステム１は、トランシーバ回路１３によって行われる長距離通信を、高速に行うことを目的の一つにしている。ターゲットマイコン１２が持っている通信プロトコルは、長距離通信プロトコルとしては、電気的特性や雑音耐性の面で不安定な場合がある。図４Ｃに例示するトランシーバ回路１３では、ターゲットマイコン１２と開発用外部装置６との間の通信を、マイコン側のインタフェースプロトコルも含めた形で長距離通信に最適な通信プロトコルのデータとする。
【００３４】
例えば、ターゲットマイコン１２にＪＴＡＧ２９のインタフェースがある場合、ＪＴＡＧ規格上のどの様なシーケンスを用いて、どのようなデータ転送をしたかをひとつのデータの塊とみなし、これを長距離通信プロトコルの入力データとする。長距離通信プロトコルでは、誤り訂正情報などが転送情報に付加されて転送されるので、不安定なＪＴＡＧ通信を安定した転送路で確実に転送できる。反対に長距離通信プロトコルで送られてきたデータから、ＪＴＡＧのシーケンス動作と転送データを復元することも可能である。
【００３５】
長距離通信プロトコルには様々なものが適用できるが、ＰｏＥを適用したならば、通信と共に電源供給制御も同時に実現可能である。また、ＰｏＥはイーサネットの拡張であるため、通信の性能は１００ｍにわたり１００Ｍｂｐｓの速度を獲得できる。トランシーバ回路の消費電力が増える可能性があるが、本実施形態のトランシーバ回路１３の電源はＰｏＥとして供給可能なので問題にならない。
【００３６】
上述のように、ＥＣＵ５の内部には、開発対象のターゲットマイコン１２と、そのターゲットマイコン１２と接続されたトランシーバ回路１３と、ターゲットマイコン１２に電力を供給する電源回路１４が含まれている。ターゲットマイコン１２の電源には、通常用いられる車載バッテリー１１が使われている。一方で、トランシーバ回路１３はターゲットマイコン１２とは異なり、開発用外部装置６から直接電力が供給されている。
【００３７】
第１実施形態のデバッグシステム１では、ターゲットマイコン１２、及びターゲットマイコン１２を内蔵したＥＣＵ５は、自動車の制御を行いながら、トランシーバ回路１３を通じて外部装置（開発用外部装置６、ホストコンピュータ７）と通信を行う。通信の内容は、プログラムの動作検証や制御パラメータを格納しているメモリを参照するなど、複数の通信が行われている。
【００３８】
上述の図３に示されているように、本実施形態のデバッグシステム１を、上述の様な構成にすることよって、ターゲットマイコン１２の内部に長距離の高速通信をするための回路（トランシーバ回路１３）を実装する必要がなくなる。また、トランシーバ回路１３は、自分自身が動作するための電力を、開発用外部装置６のような外部装置から得ている。そのため、ＥＣＵ５は、長距離高速通信の目的のみに使用する電力を、ＥＣＵ５内の電源回路（電源回路１４）から取得する必要がなくなる。すなわち本実施形態のデバッグシステム１は、通信用のトランシーバ回路１３に必要な電力を、車載バッテリー１１から得る必要が無い。そのため、極めて最終製品に近い消費電力状態でデバッグや測定をすることが可能となる。
【００３９】
また、長距離配線８に対し、ＰｏＥ技術を応用すれば、安価に１００Ｍｂｐｓの通信速度と最大１００ｍの配線が可能となる。電源面では、定格４８Ｖ、最大３５０ｍＡ（約１５ｗ）を供給可能である。そのため、トランシーバ回路１３やターゲットマイコン１２に内蔵のデバッグ回路や測定回路に十分な電力供給を行える。また、これら複数の機能を、１本のイーサネットケーブルに集約できることから、使い勝手も向上する。
【００４０】
なお、ＰｏＥ技術の適用は、イーサネット準拠のプロトコルで通信する場合の一例であり、条件を満たすならばその他の技術を適用することを否定しない。例えば、ＵＳＢなども通信と電力供給を同時に実現できる技術である。なお、イーサネットケーブルは、イーサネットのネットワークケーブル以外の用途に流用できる。イーサネットケーブルは８本の電線を組み合わせて作られており、単に電源配線と通信配線を割り当てる手段とみなすことが可能である。
【００４１】
［第２実施形態］
以下に、本願発明の第２実施形態について説明を行う。図５は、第２実施形態のデバッグシステム１の構成を例示するブロック図である。図５に示されているように、第２実施形態のデバッグシステム１では、ＥＣＵ５の外部にトランシーバ回路１３が設けられている。ＥＣＵ５が筺体として提供される場合、そのＥＣＵ筐体には、ターゲットマイコン１２だけでなく様々なデバイスが搭載される。このようなＥＣＵ筐体には、通信用のトランシーバ回路１３の設置スペースを確保できない場合がある。
【００４２】
第２実施形態のデバッグシステム１は、この様な場合に対応し、トランシーバ回路を外付け部品とする。ターゲットマイコン１２とトランシーバ回路１３の間には距離が出来るため、ターゲットマイコン１２にとって通信性能を維持する負担が増える場合があるが、数十センチ程度の範囲内であれば、一般的な設計、製造技術で対応可能である。
【００４３】
第２実施形態のデバッグシステム１においても、トランシーバ回路１３と開発用外部装置６との間の通信は、長距離通信となる。しかしながら、そのトランシーバ回路１３が必要とする電力は、開発用外部装置６側の外部電源３１から供給されているため、ターゲットマイコン１２や電源回路１４に対しての負荷は発生しない。また、第２実施形態のデバッグシステム１において、トランシーバ回路１３の内部の構成に制限はなく、第１実施形態と同様に、上述の図４Ａ〜図４Ｃに例示した回路で構成することが可能である。
【００４４】
［第３実施形態］
以下に、本願発明の第３実施形態について説明を行う。図６は、第３実施形態のデバッグシステム１の構成を例示するブロック図である。第３実施形態のデバッグシステム１では、ＥＣＵ５の内部に搭載されるターゲットマイコン１２が、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）で作られている。図６に示されているように、第３実施形態のターゲットマイコン１２において、マイコンチップ１５は、単一の半導体デバイス（ＩＣチップ）で構成されている。同様に、トランシーバ回路チップ１６は、マイコンチップ１５とは別個の単一の半導体デバイス（ＩＣチップ）で構成されている。
【００４５】
第３実施形態のデバッグシステム１において、ターゲットマイコン１２がＳＩＰとして提供されているため、トランシーバ回路チップ１６を別のパッケージに封止する工程を行う必要が無い。さらに、この構成では、マイコンチップ１５とトランシーバ回路チップ１６とは、異なる半導体デバイス（ＩＣチップ）として製造することができる。したがって、それぞれの機能に合わせて最適な設計、製造技術を適用することが可能である。
【００４６】
この構成においても、マイコンチップ１５とトランシーバ回路チップ１６の電源は分離可能である。そのため、上述の第１、第２実施形態と同様の効果を得ることが可能である。また、ＳＩＰとするため、マイコンチップ１５とトランシーバ回路チップ１６の距離は極めて短距離となり、電気的特性に優れた実装が可能になる。また、第３実施形態のデバッグシステム１において、トランシーバ回路チップ１６の内部の構成に制限はなく、第１実施形態と同様に、上述の図４Ａ〜図４Ｃに例示した回路で構成することが可能である。
【００４７】
［第４実施形態］
以下に、本願発明の第４実施形態について説明を行う。図７は、第４実施形態のデバッグシステム１の構成を例示するブロック図である。図７に示されているように、第４実施形態のデバッグシステム１において、ＥＣＵ５は、ターゲットマイコン（マイクロコンピュータ）４１と、トランシーバ回路４２とを備えている。そのターゲットマイコン４１は、デバッグ回路４３を含んでいる。また、トランシーバ回路４２は、電源回路４４を備えている。
【００４８】
ターゲットマイコン４１のデバッグ回路４３は、高速で動作するため、デバッグ回路４３を含まないターゲットマイコン４１よりも消費電力が大きくなる。第４実施形態のＥＣＵ５において、トランシーバ回路４２を適用することでターゲットマイコン４１の消費電力増加を抑制することが可能である。
【００４９】
図７に示されているように、ターゲットマイコン４１は電源の構成が分割されている。具体的には、ターゲットマイコン４１は、本体機能の電源と、デバッグ回路４３の電源とが分離された設計となっている。デバッグ回路４３が必要とする電力は、トランシーバ回路４２の電源回路４４から供給されている。トランシーバ回路４２の電源回路４４は、トランシーバ回路自身が使用する電力と、デバッグ回路４３に供給する電力を生成する機能を備えている。この様なターゲットマイコン４１とトランシーバ回路４２とを構成することで、デバッグ回路４３を使用していない場合の消費電力が削減され、ターゲットマイコン４１が必要としている電力のみを、ＥＣＵ内部の電源回路１４から供給すればよくなる。
【００５０】
トランシーバ回路４２が、開発用外部装置６から電力供給を受けることにより、顧客システムであるＥＣＵ５は、トランシーバ回路４２に電力を追加供給する機能を削減することができる。また、トランシーバ回路４２は、外部から供給された電力を、さらにターゲットマイコン４１に内蔵されている測定回路やデバッグ回路へ供給する機能を持っている。こうしたトランシーバ回路４２を使用することで、ターゲットマイコン４１自身やＥＣＵ５の電気的な負担を軽減し、ひいては自動車のバッテリー（車載バッテリー１１）に対する負担を軽減することが出来る。
【００５１】
図８Ａ、図８Ｂ、図８Ｃは、第４実施形態のトランシーバ回路４２の構成を例示するブロック図である。第４実施形態のトランシーバ回路４２において、電源回路４４は、複数の回路の電源として作用する機能を備えている。トランシーバ回路４２に設けられた電源回路４４は、開発用外部装置６の外部電源３１から供給された電力を、そのトランシーバ回路に適切な電圧、電流となるように調整する機能を備えている。こうした電源回路は、半導体の内部に一般的に内蔵されており、例えばマイコンの内蔵電源回路を設計する技術をもとにすることが出来る。この電源回路は、特定の単一電源出力に限らないことが多く、複数の電源電圧を生成可能であることが多い。
【００５２】
図８Ａ、図８Ｂ、図８Ｃに示されているように、電源回路４４は、ターゲットマイコン４１に対して電力を供給することが可能になる。電源回路４４は、開発用外部装置６からの電力を受電すると共に、ターゲットマイコン４１のような他の装置に送電する機能を備えている。ターゲットマイコン４１へ送られる電力は、デバッグ回路４３の動作に使用される。なお図８Ａないし図８Ｃのトランシーバ回路４２のその他の構成はそれぞれ図４Ａないし図４Ｃのものと同一である。
【００５３】
図９Ａは、第４実施形態のターゲットマイコン４１の具体的な構成を例示するブロック図である。図９Ａに示されているように、第４実施形態のターゲットマイコン４１は、デジタルＩ／Ｏ領域４５と、アナログＩ／Ｏ領域４６と、デバッグ用電源回路４７と、デジタル回路部Ｉ／Ｏ電源回路４８とを備え、単一の半導体デバイス（ＩＣチップ）により構成されている。また、ターゲットマイコン４１の本体機能のブロックとデバッグ回路４３との間には、アイソレータ４９が設けられている。アイソレータ４９はデバッグ回路４３を停止して電源供給を停止する際、ターゲットマイコン４１の本体機能のブロックとデバッグ回路４３との間に流れる貫通電流を抑制する。
【００５４】
さらに、ターゲットマイコン４１は、デバッグ用電力供給電源端子５１と、デジタル用電源端子５２と、アナログ用電源端子５３と、ＰＬＬ用電源端子５４と、デバッグ回路専用Ｉ／Ｏ端子５５を備えている。デジタル用電源端子５２と、アナログ用電源端子５３と、ＰＬＬ用電源端子５４とは、電源回路１４に接続されている。デバッグ用電力供給電源端子５１は、トランシーバ回路４２の電源回路４４に接続されている。その電源回路４４は、デバッグ用電源供給回路４４ａとトランシーバ用電源供給回路４４ｂとを含んでいる。デバッグ用電源供給回路４４ａは、デバッグ用電力供給電源端子５１を介してマイコン内蔵デバッグ回路用電力をデバッグ用電源回路４７に供給している。
【００５５】
デジタル回路部Ｉ／Ｏ電源回路４８は、デジタル用電源端子５２を介して受け取る電力に応じて、ターゲットマイコン４１内部の各回路ブロックに供給する電力を生成する。デジタルＩ／Ｏ領域４５は、そのデジタル回路部Ｉ／Ｏ電源回路４８から供給される電力に応じて動作している。そのデジタルＩ／Ｏ領域４５の一部は、デバッグ回路４３用のＩ／Ｏバッファとして機能している。デバッグ回路専用Ｉ／Ｏ端子５５は、そのデバッグ回路４３用のＩ／Ｏバッファとトランシーバ回路４２とを接続している。
【００５６】
図９Ａに例示するターゲットマイコン４１において、デバッグ回路４３専用のＩ／Ｏバッファを設けることなく、一般的なデジタルＩ／Ｏ領域４５を使用して、データの送受信を行っている。汎用のデジタルＩ／Ｏ領域４５を使用し、デバッグ機能の端子と、ターゲットマイコン４１の本体機能の端子とを多重化させることで、実装品に、デバッグ回路４３を内蔵することが可能となる。このような構成によって、消費電力が大きいデバッグ回路４３との電力を外部から受け取るとともに、デジタル回路部Ｉ／Ｏ電源回路４８からの電力で動作するデジタルＩ／Ｏ領域４５を有するターゲットマイコン４１を実現することができる。
【００５７】
図９Ｂは、第４実施形態のターゲットマイコン４１の他の構成を例示するブロック図である。図９Ｂに示されているように、そのターゲットマイコン４１は、デバッグ回路専用Ｉ／Ｏバッファ５６を備えている。デバッグ回路専用Ｉ／Ｏバッファ５６はデバッグ回路４３の高速動作に対応するための専用の特性を有するＩ／Ｏバッファである。また、図９Ｂに例示するターゲットマイコン４１において、デバッグ用電源回路４７は、デバッグ回路４３に電力を供給するとともに、そのデバッグ回路専用Ｉ／Ｏバッファ５６に対応した電力を供給している。さらに、アイソレータ４９はデバッグ回路４３を停止して電源供給を停止する際、ターゲットマイコン４１の本体機能のブロックとデバッグ回路４３との間に流れる貫通電流を抑制するとともに、デジタルＩ／Ｏ領域４５やアナログＩ／Ｏ領域４６と、デバッグ回路専用Ｉ／Ｏバッファ５６との間の貫通電流を抑制する。
【００５８】
図９Ｂに例示するターゲットマイコン４１において、デバッグ回路４３に専用のＩ／Ｏバッファを設けることで端子の多重化が不要になり、ターゲットマイコン４１の本体機能の端子と区別されている。そのため、デバッグ回路４３の機能とターゲットマイコン４１の本体機能とを電気的に完全に分離することが可能である。
【００５９】
［第５実施形態］
以下に、本願発明の第５実施形態について説明を行う。図１０は、第５実施形態のデバッグシステム１の構成を例示するブロック図である。図１０に示されているように、第５実施形態のデバッグシステム１では、ＥＣＵ５の外部にトランシーバ回路４２が設けられている。さらに、第５実施形態のトランシーバ回路４２は、第４実施形態のトランシーバ回路４２と同様に、他の回路に電力を供給する機能を有する電源回路４４を備えている。
【００６０】
ＥＣＵ５が筺体として提供される場合、そのＥＣＵ筐体には、ターゲットマイコン４１だけでなく様々なデバイスが搭載される。このようなＥＣＵ筐体には、通信用のトランシーバ回路４２の設置スペースを確保できない場合がある。第５実施形態のデバッグシステム１は、この様な場合に対応し、トランシーバ回路を外付け部品とする。ターゲットマイコン４１とトランシーバ回路４２の間には距離が出来るため、ターゲットマイコン１２にとって通信性能を維持する負担が増える場合があるが、数十センチ程度の範囲内であれば、一般的な設計、製造技術で対応可能である。
【００６１】
第５実施形態のデバッグシステム１においても、トランシーバ回路４２と開発用外部装置６との間の通信は、長距離通信となる。しかしながら、そのトランシーバ回路４２が必要とする電力は、開発用外部装置６側の外部電源３１から供給されているため、ターゲットマイコン４１や電源回路１４に対しての負荷は発生しない。
【００６２】
トランシーバ回路４２の電源回路４４は、トランシーバ回路自身が使用する電力と、デバッグ回路４３に供給する電力を生成する機能を備えている。この様なターゲットマイコン４１とトランシーバ回路４２とを構成することで、デバッグ回路４３を使用していない場合の消費電力が削減され、ターゲットマイコン４１が必要としている電力のみを、ＥＣＵ内部の電源回路１４から供給すればよくなる。なお、第５実施形態のデバッグシステム１において、トランシーバ回路４２の内部の構成に制限はなく、第４実施形態と同様に、上述の図８Ａ〜図８Ｃに例示した回路で構成することが可能である。
【００６３】
［第６実施形態］
以下に、本願発明の第６実施形態について説明を行う。図１１は、第６実施形態のデバッグシステム１の構成を例示するブロック図である。第６実施形態のデバッグシステム１では、ＥＣＵ５の内部に搭載されるターゲットマイコン４１が、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）で作られている。図１１に示されているように、第６実施形態のターゲットマイコン４１において、マイコンチップ５７は、単一の半導体デバイス（ＩＣチップ）で構成されている。同様に、トランシーバ回路チップ５８は、単一の半導体デバイス（ＩＣチップ）で構成されている。さらに、第６実施形態のトランシーバ回路チップ５８は、第４実施形態のトランシーバ回路４２と同様に、他の回路に電力を供給する機能を有する電源回路４４を備えている。
【００６４】
第６実施形態のデバッグシステム１において、ターゲットマイコン４１がＳＩＰとして提供されているため、トランシーバ回路チップ５８を別のパッケージに封止する工程を行う必要が無い。さらに、この構成では、マイコンチップ５７とトランシーバ回路チップ５８とは、異なる半導体デバイス（ＩＣチップ）として製造することができる。したがって、それぞれの機能に合わせて最適な設計、製造技術を適用することが可能である。
【００６５】
この構成においても、マイコンチップ５７とトランシーバ回路チップ５８の電源は分離可能である。具体的には、トランシーバ回路チップ５８の電源回路４４は、トランシーバ回路自身が使用する電力と、デバッグ回路４３に供給する電力を生成する。この様なマイコンチップ５７とトランシーバ回路チップ５８とを有するターゲットマイコン４１を構成することで、デバッグ回路４３を使用していない場合の消費電力が削減され、ターゲットマイコン４１が必要としている電力のみを、ＥＣＵ内部の電源回路１４から供給すればよくなる。そのため、上述の第４、第５実施形態と同様の効果を得ることが可能である。また、ターゲットマイコン４１がＳＩＰとして提供されているため、マイコンチップ５７とトランシーバ回路チップ５８の距離は極めて短距離となり、電源供給経路においてわずかに消費される電力も削減でき、電気的特性に優れた実装が可能になる。なお、第６実施形態のデバッグシステム１において、トランシーバ回路チップ５８の内部の構成に制限はなく、第４実施形態と同様に、上述の図８Ａ〜図８Ｃに例示した回路で構成することが可能である。
【００６６】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【００６７】
１…デバッグシステム
２…エンジンテストベンチ室
３…テスト制御室
４…エンジン（制御対象）
５…ＥＣＵ（電子制御装置）
６…開発用外部装置
７…ホストコンピュータ
８…長距離配線
９…車両
１１…車載バッテリー
１２…ターゲットマイコン（マイクロコンピュータ）
１３…トランシーバ回路
１４…電源回路
１５…マイコンチップ
１６…トランシーバ回路チップ
２１…ＣＰＵ
２２…ＤＭＡＣ
２３…ＲＡＭ
２４…Ｆｌａｓｈメモリ
２５…ＥＲＡＭ
２６…バス
２７…デバッグ回路
２８…Ｔｒａｃｅ
２９…ＪＴＡＧ
３０…ＲＡＭ  Ｍｏｎｉｔｏｒ
３１…外部電源
３２…トランシーバ用電源回路
３３…トランシーバ部
３４…短距離用入出力バッファ
３５…長距離用トランシーバ
３６…ＦＩＦＯバッファ
３７…制御回路
３８…プロトコル変換制御回路
４１…ターゲットマイコン（マイクロコンピュータ）
４２…トランシーバ回路
４３…デバッグ回路
４４…電源回路
４４ａ…デバッグ用電源供給回路
４４ｂ…トランシーバ用電源供給回路
４５…デジタルＩ／Ｏ領域
４６…アナログＩ／Ｏ領域
４７…デバッグ用電源回路
４８…デジタル回路部Ｉ／Ｏ電源回路
４９…アイソレータ
５１…デバッグ用電力供給電源端子
５２…デジタル用電源端子
５３…アナログ用電源端子
５４…ＰＬＬ用電源端子
５５…デバッグ回路専用Ｉ／Ｏ端子
５６…デバッグ回路専用Ｉ／Ｏバッファ
５７…マイコンチップ
５８…トランシーバ回路チップ
【図１】
0005996177.tif 000002
【図２】
0005996177.tif 000003
【図３】
0005996177.tif 000004
【図４Ａ】
0005996177.tif 000005
【図４Ｂ】
0005996177.tif 000006
【図４Ｃ】
0005996177.tif 000007
【図５】
0005996177.tif 000008
【図６】
0005996177.tif 000009
【図７】
0005996177.tif 000010
【図８Ａ】
0005996177.tif 000011
【図８Ｂ】
0005996177.tif 000012
【図８Ｃ】
0005996177.tif 000013
【図９Ａ】
0005996177.tif 000014
【図９Ｂ】
0005996177.tif 000015
【図１０】
0005996177.tif 000016
【図１１】
0005996177.tif 000017