(57)【特許請求の範囲】
【請求項１】
データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；
前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；
前記複数のデータラインそれぞれを接地端子に連結させるガーベッジスイッチ；及び
電源電圧のターンオンに応じてパワーオンリセット信号を発生するパワーオン感知部；を含み、
前記パワーオンリセット信号に応じて前記出力マックススイッチはターンオフされ、前記ガーベッジスイッチはターンオンされる液晶パネル駆動回路であって、
前記液晶パネル駆動回路は、
前記出力バッファに電源を供給する電源供給ラインに位置して前記出力バッファに電源を供給又は遮断する電源スイッチをさらに具備し、
前記電源スイッチは前記パワーオンリセット信号に応じてターンオフされることを特徴とする画像安定化のための液晶パネル駆動回路。
【請求項２】
データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；
前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；
前記複数のデータラインそれぞれを接地端子に連結させるガーベッジスイッチ；及び
電源電圧のターンオフに応じてパワーオフリセット信号を発生するパワーオフ感知部；を含み
前記パワーオフリセット信号に応じて前記出力マックススイッチはターンオフされ、前記ガーベッジスイッチはターンオンされる液晶パネル駆動回路であって、
前記液晶パネル駆動回路は、
前記出力バッファに電源を供給する電源供給ラインに位置して前記出力バッファに電源を供給又は遮断する電源スイッチをさらに具備し、
前記電源スイッチは前記パワーオフリセット信号に応じてターンオフされることを特徴とする画像安定化のための液晶パネル駆動回路。
【請求項３】
前記複数のデータラインのうち隣接する２つのデータラインを連結させるチャージシェアスイッチをさらに具備し、
前記チャージシェアスイッチは、
前記パワーオンリセット信号に応じてターンオンされることを特徴とする請求項１に記載の画像安定化のための液晶パネル駆動回路。
【請求項４】
前記複数のデータラインのうち隣接する２つのデータラインを連結させるチャージシェアスイッチをさらに具備し、
前記チャージシェアスイッチは、
前記パワーオフリセット信号に応じてターンオンされることを特徴とする請求項２に記載の画像安定化のための液晶パネル駆動回路。
【請求項５】
前記パワーオン感知部は、
ソースが電源電圧と連結されゲートとドレインとが互いに連結された第１のＭＯＳトランジスタ；
一端が前記第１のＭＯＳトランジスタのドレインと連結され、他端が接地電圧と連結された電流源；
ソースが電源電圧と連結されゲートが前記第１のＭＯＳトランジスタのゲートと連結されて前記第１のＭＯＳトランジスタとともに第１の電流ミラーを形成する第２のＭＯＳトランジスタ；
ドレインとゲートとが互いに連結されて前記第２のＭＯＳトランジスタのドレインに連結され、ソースが接地電圧と連結された第４のＭＯＳトランジスタ；
ソースが電源電圧と連結されゲートが前記第１のＭＯＳトランジスタのゲートと連結されて前記第１のＭＯＳトランジスタとともに第２の電流ミラーを形成する第３のＭＯＳトランジスタ；
ドレインとゲートとが互いに連結されて前記第３のＭＯＳトランジスタのドレインに連結された第５のＭＯＳトランジスタ；
ドレインとゲートとが互いに連結されて前記第５のＭＯＳトランジスタのソースに連結されソースが接地電圧と連結された第６のＭＯＳトランジスタ；及び
前記第４のＭＯＳトランジスタのゲート電圧と前記第６のＭＯＳトランジスタのゲート電圧を用いて前記第１の電流ミラーによる第１の電流と前記第２の電流ミラーによる第２の電流を比較する比較器；を含み、
前記電流源による前記第１のＭＯＳトランジスタの基準電流が前記第２のＭＯＳトランジスタの前記第１の電流と前記第３のＭＯＳトランジスタの前記第２の電流にコピーされ、
前記第１のＭＯＳトランジスタに対する前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタの比率は前記基準電流をコピーした前記第２の電流が前記基準電流をコピーした前記第１の電流より大きくなるように決定され、前記第４乃至第６のＭＯＳトランジスタは同一のもので構成されることを特徴とする請求項１に記載の画像安定化のための液晶パネル駆動回路。
【請求項６】
前記パワーオフ感知部は、
ソースが第１の電源電圧と連結されゲートとドレインとが互いに連結された第１のＭＯＳトランジスタ；
一端が前記第１のＭＯＳトランジスタのドレインと連結され、他端が接地電圧と連結された電流源；
ソースが第１の電源電圧と連結されゲートが前記第１のＭＯＳトランジスタのゲートと連結されて前記第１のＭＯＳトランジスタとともに第１の電流ミラーを形成する第２のＭＯＳトランジスタ；
ドレインとゲートとが互いに連結されて前記第２のＭＯＳトランジスタのドレインに連結され、ソースが接地電圧と連結された第４のＭＯＳトランジスタ；
ソースが第１の電源電圧と連結されゲートが前記第１のＭＯＳトランジスタのゲートと連結されて前記第１のＭＯＳトランジスタとともに第２の電流ミラーを形成する第３のＭＯＳトランジスタ；
ドレインが前記第３のＭＯＳトランジスタのドレインと連結されゲートに第２の電源電圧が印加された第５のＭＯＳトランジスタ；
ドレインとゲートとが互いに連結されて前記第５のＭＯＳトランジスタのソースに連結されソースが接地電圧と連結された第６のＭＯＳトランジスタ；及び
前記第４のＭＯＳトランジスタのゲート電圧と前記第６のＭＯＳトランジスタのゲート電圧を用いて前記第１の電流ミラーによる第１の電流と前記第２の電流ミラーによる第２の電流を比較する比較器；を含み、
前記電流源による前記第１のＭＯＳトランジスタの基準電流が前記第２のＭＯＳトランジスタの前記第１の電流と前記第３のＭＯＳトランジスタの前記第２の電流にコピーされ、
前記第１のＭＯＳトランジスタに対する前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタの比率は前記基準電流をコピーした前記第２の電流が前記基準電流をコピーした前記第１の電流より大きくなるように決定され、前記第４乃至第６のＭＯＳトランジスタは同一のもので構成されることを特徴とする請求項２に記載の画像安定化のための液晶パネル駆動回路。
【請求項７】
前記第１の電源電圧は、
ソースドライバを駆動する高電圧の電源電圧であり、
前記第２の電源電圧は、
ソースドライバのロジック回路を駆動する電源電圧であることを特徴とする請求項６に記載の画像安定化のための液晶パネル駆動回路。
【請求項８】
データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；
前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；
前記複数のデータラインのうち隣接する２つのデータラインを連結させるチャージシェアスイッチ；
電源電圧のターンオンに応じてパワーオンリセット信号を発生するパワーオン感知部；
電源電圧のターンオフに応じてパワーオフリセット信号を発生するパワーオフ感知部；及び
前記出力バッファに電源を供給する電源供給ラインに位置して前記出力バッファに電源を供給又は遮断する電源スイッチ；を具備し、
前記パワーオンリセット信号又は前記パワーオフリセット信号に応じて前記電源スイッチ及び出力マックススイッチがターンオフされることを特徴とする画像安定化のための液晶パネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶パネル駆動回路に関し、さらに詳しくはガーベッジプロセス動作中にソースドライバに定電流が流れないようにすることで画像異常現象を除去できる画像安定化のための液晶パネル駆動回路に関する。
【背景技術】
【０００２】
最近、携帯端末機及び各種情報機器のモニタなどに使用される映像表示装置にフラットパネルディスプレイ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ）が主に用いられている。このような、フラットパネルディスプレイでは液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などが台頭している。
【０００３】
これらのうち、液晶ディスプレイは電界を利用して液晶の光透過率を調節することによって画像を表示する。このために、液晶ディスプレイは複数の画素セルを具備し映像を表示する液晶パネル及び液晶パネルを駆動するための駆動回路を具備する。
【０００４】
液晶パネルには多数個のゲートラインと多数個のデータラインとが交差するように配列され、ゲートラインとデータラインとが垂直交差して定義される領域に画素セルが位置するようになる。そして、画素セルそれぞれに電界を印加するための画素電極と共通電極が形成される。画素電極はそれぞれスイッチング素子である薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）と接続される。ＴＦＴはゲートラインのスキャンパルスによってターンオンされ、データラインのデータ信号が画素電極に充電されるようにする。
【０００５】
駆動回路はゲートラインを駆動するためのゲートドライバ、データラインを駆動するためのソースドライバ及びゲートドライバとソースドライバを制御するための制御信号を供給するタイミングコントローラを含む。
【０００６】
ここで、ソースドライバはタイミングコントローラからの映像データをアナログ映像信号に変換した後、アナログ映像信号の階調値に応じて所定レベルを有するデータ電圧を選択する。そして、選択されたデータ電圧をデータラインにそれぞれ供給するようになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−０８４５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、このような従来の液晶ディスプレイは初期パワーオン／オフ時にソースドライバで予期せぬ信号が出力されて、液晶パネルに意図しない画像データが現れる問題点があった。
【０００９】
本発明が解決しようとする技術的課題は、初期パワーオン／オフ時のモードソースドライバの出力を接地電圧レベルにすることによってパワーオン／オフ時の画像安定化を具現し、ガーベッジプロセス（ｇａｒｂａｇｅ  ｐｒｏｃｅｓｓｉｎｇ）動作中に出力バッファに入力される電源を遮断してソースドライバに定電流（ｓｔａｔｉｃ  ｃｕｒｒｅｎｔ）が流れないようにすることで画像異常現象を除去できる画像安定化のための液晶パネル駆動回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記技術的課題を解決するための本発明の一実施形態による画像安定化のための液晶パネル駆動回路は、データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；前記複数のデータラインそれぞれを接地端子に連結させるガーベッジスイッチ；及び電源電圧のターンオンに応じてパワーオンリセット信号を発生するパワーオン感知部；を含み、前記パワーオンリセット信号に応じて前記出力マックススイッチはターンオフされ、前記ガーベッジスイッチはターンオンされることを特徴とする。
【００１１】
上記技術的課題を解決するための本発明の他の一実施形態による画像安定化のための液晶パネル駆動回路は、データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；前記複数のデータラインそれぞれを接地端子に連結させるガーベッジスイッチ；及び電源電圧のターンオフに応じてパワーオフリセット信号を発生するパワーオフ感知部；を含み、前記パワーオフリセット信号に応じて前記出力マックススイッチはターンオフされ、前記ガーベッジスイッチはターンオンされることを特徴とする。
【００１２】
上記技術的課題を解決するための本発明のさらに他の一実施形態による画像安定化のための液晶パネル駆動回路は、データ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する複数の出力バッファ；前記複数の出力バッファのうち隣接する２つの出力バッファの出力を入力されそのうち１つを前記複数のデータラインのうち１つに伝達する出力マックススイッチ；前記複数のデータラインのうち隣接する２つのデータラインを連結させるチャージシェアスイッチ；電源電圧のターンオンに応じてパワーオンリセット信号を発生するパワーオン感知部；電源電圧のターンオフに応じてパワーオフリセット信号を発生するパワーオフ感知部；及び前記出力バッファに電源を供給する電源供給ラインに位置して前記出力バッファに電源を供給又は遮断する電源スイッチ；を具備し、前記パワーオンリセット信号又は前記パワーオフリセット信号に応じて前記電源スイッチ及び出力マックススイッチがターンオフされることを特徴とする。
【発明の効果】
【００１３】
本発明は初期パワーオン／オフ時のモードソースドライバの出力を接地電圧レベルにすることによって液晶パネルに意図しない画像データが現れる問題点を解決できる長所がある。
【００１４】
また、本発明はガーベッジプロセス動作中に出力バッファに入力される電源を遮断してソースドライバに定電流が流れないようにすることでＬＯＧ上に存在する抵抗成分とソースドライバに流れる定電流によって各ソースドライバ毎に接地電圧のレベルが変わることを防止して画像異常現象を除去できる長所がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による画像安定化のための液晶パネル駆動回路を簡略に示す図である。
【図２】本発明の一実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図３】本発明の一実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図４】本発明の他の実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図５】本発明の他の実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図６】本発明のさらに他の実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図７】本発明のさらに他の実施形態による画像安定化のための液晶パネル駆動回路のパワーオン感知部の細部回路図及びその動作を説明するための図である。
【図８】本発明の一実施形態による画像安定化のための液晶パネル駆動回路のパワーオフ感知部の細部回路図及びその動作を説明するための図である。
【図９】本発明の一実施形態による画像安定化のための液晶パネル駆動回路のパワーオフ感知部の細部回路図及びその動作を説明するための図である。
【発明を実施するための形態】
【００１６】
以下、本発明の具体的な実施形態を図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施形態による画像安定化のための液晶パネル駆動回路を簡略に示す図である。
【００１８】
図１を参照すると、本発明の一実施形態による画像安定化のための液晶パネル駆動回路１００は、複数の出力バッファ１１０、出力マックススイッチ１２０、チャージシェアスイッチ１３０、ガーベッジスイッチ１４０、パワーオン感知部１５０及び電源スイッチ１７０を含む。
【００１９】
一方、本発明の他の一実施形態による画像安定化のための液晶パネル駆動回路１００は、複数の出力バッファ１１０、出力マックススイッチ１２０、チャージシェアスイッチ１３０、ガーベッジスイッチ１４０、パワーオフ感知部１６０及び電源スイッチ１７０を含む。
【００２０】
複数の出力バッファ１１０はデータ電圧をバッファリングして前記バッファリングされたデータ電圧を複数のデータラインそれぞれに供給又は遮断する。出力マックススイッチ１２０は複数の出力バッファのうち隣接する２つの出力バッファＡｎ−１、Ａｎの出力を入力されそのうち１つを複数のデータラインで対応する２つのデータラインＤＬｎ−１、ＤＬｎのうち１つに伝達する。ここで、出力マックススイッチ１２０は制御信号によって第１のスイッチＳＷ１と第２のスイッチＳＷ２が交互にスイッチングされて動作する。
【００２１】
チャージシェアスイッチ１３０は隣接する２つのデータラインＤＬｎ−１、ＤＬｎを連結させ、ガーベッジスイッチ１４０はデータラインＤＬｎ−１、ＤＬｎそれぞれを接地電圧に連結させる。パワーオン感知部１５０は電源電圧のターンオンに応じてパワーオンリセット（ＰＯＲ：Ｐｏｗｅｒ  Ｏｎ  Ｒｅｓｅｔ）信号を発生させ、パワーオフ感知部１６０は電源電圧のターンオフに応じてパワーオフリセット（ＰＦＲ：Ｐｏｗｅｒ  Ｏｆｆ  Ｒｅｓｅｔ）信号を発生させる。
【００２２】
電源スイッチ１７０は前記パワーオンリセット信号又はパワーオフリセット信号に応じてターンオフされてガーベッジプロセス動作中に前記出力バッファ１１０に入力される電源を遮断する。
【００２３】
本発明による画像安定化のための液晶パネル駆動回路１００は、パワーオン感知部１５０のＰＯＲ信号又はパワーオフ感知部１６０のＰＦＲ信号に応じて出力マックススイッチ１２０を構成する第１のスイッチＳＷ１と第２のスイッチＳＷ２がすべてターンオフされ、チャージシェアスイッチ１３０とガーベッジスイッチ１４０はターンオンされることを特徴とする。これによってすべてのソースドライバの出力が接地電圧レベルで送られてパワーオン／オフ時の画像を安定化させることができる。
【００２４】
一方、本発明による画像安定化のための液晶パネル駆動回路１００の電源スイッチ１７０は、パワーオン感知部１５０のパワーオンリセット信号（ＰＯＲ）又はパワーオフ感知部１６０のパワーオフリセット信号（ＰＦＲ）に応じてターンオフされて前記出力バッファ１１０に入力される電源ＶＤＤ、ＶＳＳを遮断することによってソースドライバを含む駆動回路に定電流が流れないようにすることをさらに特徴とする。
【００２５】
したがって、ＰＣＢと液晶パネル駆動回路の間の電源供給ラインＬ１、Ｌ２に存在する抵抗成分Ｒ１、Ｒ２とソースドライバに流れる定電流によって各ソースドライバに印加される接地電圧のレベルが変わることを防止できる。また、これによってパワーオン／オフ時に各ソースドライバに印加される接地電圧レベルの差によって発生し得る画像異常現象を除去できる。
【００２６】
図２及び図３は、本発明の一実施形態によるパワーオン感知部の細部回路図及びその動作を説明するための図である。
【００２７】
図２を参照すると、本発明の一実施形態によるパワーオン感知部１５０は、第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３、第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３、電流源１５１及び比較器１５２を含む。
【００２８】
第１のＭＯＳトランジスタＭＰ１はソースが電源電圧と連結されゲートとドレインとが互いに連結され、電流源１５１は一端が第１のＭＯＳトランジスタＭＰ１のドレインと連結され、他端が接地電圧と連結される。第２のＭＯＳトランジスタＭＰ２はソースが電源電圧と連結されゲートが第１のＭＯＳトランジスタＭＰ１のゲートと連結されて第１のＭＯＳトランジスタＭＰ１とともに第１の電流ミラーを形成する。第４のＭＯＳトランジスタＭＮ１はドレインとゲートとが互いに連結されて第２のＭＯＳトランジスタＭＰ２のドレインに連結され、ソースが接地電圧と連結される。第３のＭＯＳトランジスタＭＰ３はソースが電源電圧と連結されゲートが第１のＭＯＳトランジスタＭＰ１のゲートと連結されて第１のＭＯＳトランジスタＭＰ１とともに第２の電流ミラーを形成する。第５のＭＯＳトランジスタＭＮ２はドレインとゲートとが互いに連結されて第３のＭＯＳトランジスタＭＰ３のドレインに連結され、第６のＭＯＳトランジスタＭＮ３はドレインとゲートとが互いに連結されて第５のＭＯＳトランジスタＭＮ２のソースに連結されソースが接地電圧と連結される。比較器１５２は第４のＭＯＳトランジスタＭＮ１のゲート電圧と第６のＭＯＳトランジスタＭＮ３のゲート電圧を用いて第１の電流ミラーによる第１の電流Ｉ１と第２の電流ミラーによる第２の電流Ｉ２を比較する。
【００２９】
以下、図３を参照して図２に示すパワーオン感知部１５０の動作を見てみると次のとおりである。
【００３０】
図２及び図３を参照すると、本発明に一実施形態によるパワーオン感知部１５０は、第１のＭＯＳトランジスタＭＰ１と第２のＭＯＳトランジスタＭＰ２を用いて第１の電流ミラーを形成し、第１のＭＯＳトランジスタＭＰ１と第３のＭＯＳトランジスタＭＰ３を用いて第２の電流ミラーを形成する。そして、第１のＭＯＳトランジスタＭＰ１のドレインと接地電圧の間に位置する電流源１５１は所定の基準電流ＩＲＥＦを発生させ、発生された基準電流ＩＲＥＦは第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３の比率に応じて第１の電流ミラーによる第１の電流Ｉ１と第２の電流ミラーによる第２の電流Ｉ２にコピーされる。ここで、第２の電流Ｉ２が第１の電流Ｉ１より２倍大きくなるように第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３の比率を決定することが好ましい。
【００３１】
そして、第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３が同一のトランジスタであって、第１の電流Ｉ１が流れる経路に位置する第４のＭＯＳトランジスタＭＮ１の最小維持電圧が飽和ドレイン電圧ＶＤＳＡＴであるとすると、第２の電流Ｉ２が流れる経路に位置する第５の乃至第６のＭＯＳトランジスタＭＮ２、ＭＮ３による最小維持電圧は２倍の飽和ドレイン電圧２×ＶＤＳＡＴになる。
【００３２】
したがって、図３に示すように、第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３の飽和状態で第２の電流Ｉ２を流す電源電圧ＶＣＣ２は第１の電流Ｉ１を流す電源電圧ＶＣＣ１より大きいのでパワーオン時の初期状態では第１の電流Ｉ１が第２の電流Ｉ２より大きいが、正常動作状態では第２の電流Ｉ２が第１の電流Ｉ１より大きくなる。
【００３３】
本発明の一例は、このような第１の電流と第２の電流を比較することによって第１の電流と第２の電流が同一になる地点を感知してＰＯＲ信号を発生させる。図３ではＰＯＲ信号がロジックハイ（Ｈｉｇｈ）からロジックロー（Ｌｏｗ）に変わりながらパワーオンを感知するが、その逆も可能であることは無論である。
【００３４】
図２では第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３はＰＭＯＳトランジスタで第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３はＮＭＯＳトランジスタであると説明したが、その逆も可能であることは無論である。
【００３５】
一方、ＰＯＲ信号が発生した場合、電源スイッチ１７０がターンオフされて出力バッファに入力される電源が遮断される。
【００３６】
図４及び図５は、本発明の他の実施形態によるパワーオン感知部の細部回路図及びその動作を説明するための図である。
【００３７】
図４を参照すると、本発明の他の実施形態によるパワーオン感知部１５０はＰＭＯＳトランジスタＭＰ、キャパシタＣａｐ及びインバータＩｎｖｅｒｔｅｒを含む。
【００３８】
ＰＭＯＳトランジスタＭＰはソースが電源電圧と連結されゲートが接地電圧と連結され、キャパシタＣａｐは第１の端子ＡがＰＭＯＳトランジスタＭＰのドレインと連結され、第２の端子が接地電圧と連結される。インバータＩｎｖｅｒｔｅｒはキャパシタＣａｐの第１の端子Ａの電圧レベルを反転させてＰＯＲ信号を出力する。本明細書では説明の便宜のためにキャパシタＣａｐの第１の端子をＡノードと称する。
【００３９】
以下、図５を参照して図４に示すパワーオン感知部１５０の動作を見てみると次のとおりである。
【００４０】
本発明の他の実施形態によるパワーオン感知部１５０は、図５に示すように、ＰＭＯＳトランジスタＭＰのターンオン電圧Ｖｔｈ及びＰＭＯＳトランジスタＭＰのオン抵抗ＲｏｎとキャパシタＣａｐによるＲＣ遅延によって、Ａノード電圧は電源電圧の上昇時間より遅くなる。
【００４１】
そして、電源電圧とＡノード電圧の間に所定の電圧差が存在する時、インバータはＰＯＲ信号を出力する。本発明の一例は、図５に示すように、電源電圧とＡノード電圧の間に所定の電圧差が存在するとインバータはロジックハイを出力し、時間の経過に沿って電源電圧とＡノード電圧の間が所定の電圧差以下になるとインバータがロジックローを出力する。
【００４２】
しかし、図４に示す本発明の他の実施形態によるパワーオン感知部１５０は、図５に示すように、パワーオフ（Ｐｏｗｅｒ  Ｏｆｆ）状況で電源電圧が小さくなるとＡノードに充電された電荷がＰＭＯＳトランジスタＭＰを介して放電され得るが、電源電圧がＰＭＯＳトランジスタＭＰのターンオン電圧Ｖｔｈより小さくなるとＰＭＯＳトランジスタＭＰがターンオフされてＡノードの電荷を放電させることがない。
【００４３】
したがって、Ａノードはパワーオフ後にも残留電圧を持つ場合があり、このような状態で再度パワーオンすると、ＰＭＯＳトランジスタＭＰのターンオン電圧ＶｔｈとＲＣ遅延による効果が小さくなりインバータがロジックハイを出力せず継続してロジックローのみを出力する問題点がある。
【００４４】
図６及び図７は、本発明のさらに他の実施形態によるパワーオン感知部の細部回路図及びその動作を説明するための図である。ここでは図４に示す実施形態と同じ構成要素には同じ符号を併記し、重複した説明は省略する。
【００４５】
図６を参照すると、本発明のさらに他の実施形態によるパワーオン感知部１５０は、上述した図４に示す実施形態の問題点を解決するためのもので、Ａノードと接地電圧の間にＡノード電圧の放電のためのスイッチＳＷを追加する。このようなスイッチＳＷはパワーオフ感知部１６０で発生するＰＦＲ信号を介して制御される。
【００４６】
すなわち、パワーオフ時のＰＦＲ信号に応じてターンオンされたスイッチＳＷがＡノード電圧を全部放電させるので、図７に示すように、次のパワーオン時にも正常のＡノード電圧のＲＣ遅延が発生して、Ａノードの残留電圧による誤作動を防止できる。
【００４７】
図８及び図９は、本発明の一実施形態によるパワーオフ感知部の細部回路図及びその動作を説明するための図である。
【００４８】
図８を参照すると、本発明の一実施形態にパワーオフ感知部１６０は、第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３、第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３、電流源１６１及び比較器１６２を含む。
【００４９】
第１のＭＯＳトランジスタＭＰ１はソースが第１の電源電圧と連結されゲートとドレインとが互いに連結され、電流源１６１は一端が第１のＭＯＳトランジスタＭＰ１のドレインと連結され、他端が接地電圧と連結される。第２のＭＯＳトランジスタＭＰ２はソースが第１の電源電圧と連結されゲートが第１のＭＯＳトランジスタＭＰ１のゲートと連結されて第１のＭＯＳトランジスタＭＰ１とともに第１の電流ミラーを形成する。第４のＭＯＳトランジスタＭＮ１はドレインとゲートとが互いに連結されて第２のＭＯＳトランジスタＭＰ２のドレインに連結され、ソースが接地電圧と連結される。第３のＭＯＳトランジスタＭＰ３はソースが第１の電源電圧と連結されゲートが第１のＭＯＳトランジスタＭＰ１のゲートと連結されて第１のＭＯＳトランジスタＭＰ１とともに第２の電流ミラーを形成する。第５のＭＯＳトランジスタＭＮ２はドレインが第３のＭＯＳトランジスタＭＰ３のドレインと連結され、ゲートに第２の電源電圧が印加される。第６のＭＯＳトランジスタＭＮ３はドレインとゲートとが互いに連結されて第５のＭＯＳトランジスタＭＮ２のソースに連結されソースが接地電圧と連結される。比較器１６２は第４のＭＯＳトランジスタＭＮ１のゲート電圧と第６のＭＯＳトランジスタＭＮ３のゲート電圧を用いて第１の電流ミラーによる第１の電流Ｉ１と第２の電流ミラーによる第２の電流Ｉ２を比較する。ここで、第１の電源電圧はソースドライバを駆動する高電圧の電源電圧であり、第２の電源電圧はソースドライバのロジック回路を駆動する電源電圧である。
【００５０】
以下、図９を参照して図８に示すパワーオフ感知部１６０の動作を見てみると次のとおりである。
【００５１】
図８及び図９を参照すると、本発明に一実施形態によるパワーオフ感知部１６０は、第１のＭＯＳトランジスタＭＰ１と第２のＭＯＳトランジスタＭＰ２を用いて第１の電流ミラーを形成し、第１のＭＯＳトランジスタＭＰ１と第３のＭＯＳトランジスタＭＰ３を用いて第２の電流ミラーを形成する。そして、第１のＭＯＳトランジスタＭＰ１のドレインと接地電圧の間に位置する電流源１６１は所定の基準電流ＩＲＥＦを発生させ、発生された基準電流ＩＲＥＦは第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３の比率に応じて第１の電流ミラーによる第１の電流Ｉ１と第２の電流ミラーによる第２の電流Ｉ２にコピーされる。ここで、第２の電流Ｉ２が第１の電流Ｉ１より２倍大きくなるように第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３の比率を決定することが好ましい。
【００５２】
したがって、図９に示すように、正常動作状態では第２の電流Ｉ２が第１の電流Ｉ１より大きいが、パワーオフ時に第２の電源電圧が低くなると、第１の電流Ｉ１が第２の電流Ｉ２より大きくなる。本発明の一例は、このような第１の電流と第２の電流を比較することによって第１の電流と第２の電流が同一になる地点を感知してＰＦＲ信号を発生させる。図９ではＰＦＲ信号がロジックハイからロジックローに変わりながらパワーオフを感知するが、その逆も可能であることは無論である。
【００５３】
図８では第１の乃至第３のＭＯＳトランジスタＭＰ１〜ＭＰ３はＰＭＯＳトランジスタで第４の乃至第６のＭＯＳトランジスタＭＮ１〜ＭＮ３はＮＭＯＳトランジスタであると説明したが、その逆も可能であることは無論である。
【００５４】
一方、ＰＦＲ信号が発生した場合、電源スイッチ１７０がターンオフにされ出力バッファに入力される電源が遮断される。
【００５５】
上述のように、本発明による画像安定化のための液晶ディスプレイはガーベッジプロセス（ｇａｒｂａｇｅ  ｐｒｏｃｅｓｓｉｎｇ）方法を使用して初期パワーオン／オフ時にソースドライバの出力を接地電圧レベルにすることによって初期パワーオン／オフ時の画像を安定化させることができる。
【００５６】
チップオングラス（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ、以下、「ＣＯＧ」と称する）ではプリント回路基板（ＰＣＢ）部とソースドライバの間がラインオングラス（Ｌｉｎｅ  Ｏｎ  Ｇｌａｓｓ、以下、「ＬＯＧ」と称する）で連結され、このようなＬＯＧ上には抵抗成分が存在する。
【００５７】
一方、ガーベッジプロセス動作中にすべてのソースドライバの出力は接地電圧ＶＳＳレベルで連結される。しかし、ガーベッジプロセス動作中にもソースドライバには定電流が流れるのでソースドライバに印加される接地電圧ＶＳＳレベルはＬＯＧ上に存在する抵抗成分とソースドライバに流れる定電流によってスドライバ間に差が生じるようになる。
【００５８】
本発明はガーベッジプロセス動作中に出力バッファに入力される電源を遮断してソースドライバに定電流が流れないようにすることで各ソースドライバ毎に接地電圧のレベルが変わることを防止して画像異常現象を除去できる長所がある。
【００５９】
以上、本発明の技術思想を添付図面とともに述べたが、これは本発明の好ましい実施形態を例示的に説明したものであって本発明を限定するものではない。また、本発明の属する技術分野における通常の知識を持つ者であれば誰でも本発明の技術思想の範囲から逸脱しない範囲内で多様な変形及び摸倣が可能であることは明白な事実である。
【産業上の利用可能性】
【００６０】
以上詳述したように、本発明は初期パワーオン／オフ時のモードソースドライバの出力を接地電圧レベルにすることによって液晶パネルに意図しない画像データが現れる問題点を解決できる長所がある。また、本発明はガーベッジプロセス動作中に出力バッファに入力される電源を遮断してソースドライバに定電流が流れないようにすることでＬＯＧ上に存在する抵抗成分とソースドライバに流れる定電流によって各ソースドライバ毎に接地電圧のレベルが変わることを防止して画像異常現象を除去できる長所がある。
【符号の説明】
【００６１】
１００…液晶パネル駆動回路、
１１０…出力バッファ、
１２０…出力マックススイッチ、
１３０…チャージシェアスイッチ、
１４０…ガーベッジスイッチ、
１５０…パワーオン感知部、
１５１…電流源、
１５２…比較器、
１６０…パワーオフ感知部、
１６１…電流源、
１６２…比較器、
１７０…電源スイッチ、
Ａｎ−１，Ａｎ…出力バッファ、
ＤＬｎ−１，ＤＬｎ…データライン、
Ｌ１，Ｌ２…電源ライン、
Ｒ１，Ｒ２…抵抗成分、
ＭＰ１〜ＭＰ３，ＭＮ１〜ＭＮ３…ＭＯＳトランジスタ、
ＭＰ…ＰＭＯＳトランジスタ、
Ｃａｐ…キャパシタ、
Ｉｎｖｅｒｔｅｒ…インバータ、
ＳＷ，ＳＷ１，ＳＷ２…スイッチ。
【図１】
0006043087.tif 000002
【図２】
0006043087.tif 000003
【図３】
0006043087.tif 000004
【図４】
0006043087.tif 000005
【図５】
0006043087.tif 000006
【図６】
0006043087.tif 000007
【図７】
0006043087.tif 000008
【図８】
0006043087.tif 000009
【図９】
0006043087.tif 000010