(57)【特許請求の範囲】
【請求項１】
入力された第１のクロック信号に基づいて起動し、入力信号に対する第１の信号処理を行なって出力信号を出力する第１の信号処理部と、
前記入力信号の入力を検出して検出信号を出力する検出部と、
前記検出部から出力された前記検出信号が入力された際に、前記第１の信号処理部に前記第１のクロック信号を入力すると共に、第２のクロック信号によって起動され、前記出力信号に対して第２の信号処理を行なう第２の信号処理部に、前記出力信号に基づいて前記第２のクロック信号を入力するクロック供給制御部と、
を備えたクロック出力制御回路。
【請求項２】
前記クロック供給制御部は、前記第１の信号処理部に前記第１のクロック信号を入力した後、予め定められた時間内に、前記検出部から次の前記検出信号が出力されない場合、前記第１の信号処理部への前記第１のクロック信号の入力を停止する
請求項１記載のクロック出力制御回路。
【請求項３】
前記第２の信号処理部が起動している間に、前記第１の信号処理部から前記出力信号が予め定められた時間経過しても出力されない場合、前記クロック供給制御部は、前記第１の信号処理部への前記第１のクロック信号の入力を停止する
請求項１または請求項２記載のクロック出力制御回路。
【請求項４】
入力された信号のノイズを除去して前記第１の信号処理部に前記入力信号として入力するノイズ除去部を備え、
前記検出部は、前記入力信号のエッジを検出して前記検出信号を出力する
請求項１から請求項３のいずれか１項に記載のクロック出力制御回路。
【請求項５】
請求項１から請求項４のいずれか１項に記載のクロック出力制御回路と、該クロック出力制御回路における前記第２のクロック信号をシステムクロックとして用いる前記第２の信号処理部と、を備えた半導体装置。
【請求項６】
請求項５に記載の半導体装置を備えた電子機器。
【請求項７】
入力信号の入力を検出して検出信号を出力する第１のステップと、
前記検出信号に基づいて第１のクロック信号を第１の信号処理部に入力して該第１の信号処理部を起動する第２のステップと、
起動した前記第１の信号処理部により、前記入力信号に対する第１の信号処理を行なって出力する第３のステップと、
前記第１の信号処理部からの信号出力に基づいて第２のクロック信号を第２の信号処理部に入力して該第２の信号処理部を起動する第４のステップと、
起動した前記第２の信号処理部により、前記第１の信号処理部から出力された信号に対する第２の信号処理を行なう第５のステップと、
を含むクロック出力制御方法。
【請求項８】
前記第１の信号処理部に前記第１のクロック信号を入力した後、予め定められた時間内に、次の前記検出信号が出力されない場合、前記第１の信号処理部への前記第１のクロック信号の入力を停止する
請求項７記載のクロック出力制御方法。
【請求項９】
前記第２の信号処理部が起動している間に、前記第１の信号処理部から前記信号が予め定められた時間経過しても出力されない場合、前記第１の信号処理部への前記第１のクロック信号の入力を停止する
請求項７または請求項８記載のクロック出力制御方法。
【請求項１０】
入力された信号のノイズを除去して前記第１の信号処理部に前記入力信号として入力する第６のステップを含み、
前記第１のステップでは、前記入力信号のエッジを検出して前記検出信号を出力する
請求項７から請求項９のいずれか１項に記載のクロック出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムで用いるクロックの出力制御技術に係り、特に、コンピュータシステムの消費電力を低減するのに好適なクロック出力制御回路、半導体装置、電子機器、及びクロック出力制御方法に関するものである。
【背景技術】
【０００２】
コンピュータシステムの消費電力を抑えるために、入力待ち状態時においてＣＰＵの動作周波数を低下させる技術、及び動作クロックを停止させる技術が知られている。
【０００３】
例えば、特許文献１に記載の技術では、入力信号が入力されると発振回路を起動して、ノイズ除去回路の動作を開始させ、ノイズ除去回路において、入力された信号がノイズであると判定すると、発振回路の発振動作を停止することにより、ノイズによる無駄な起動時間を回避して、電力の消費を抑えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２０９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技術では、ノイズによっても回路へのクロックの供給が発生している。すなわち、特許文献１に記載の技術では、外部からの入力信号が発振制御回路に入力され、発振回路が起動されるため、ノイズのような無効な入力信号であっても、一度発振回路が起動し、ノイズ除去回路やシステム全体へクロックが供給される。そのため、無駄な電力の消費が発生する。
【０００６】
また、特許文献１に記載の技術では、外部からの入力信号が有効な信号の場合、ノイズ除去回路がシステムへのイネーブル信号を通知した後も、システムがデータ処理中は、ノイズ除去回路へのクロックが供給され続けるため、無駄な電力の消費が発生する。
【０００７】
本発明は、上記問題点を解決するためのものであり、ノイズ除去回路、チャタリング除去回路、及びＣＰＵを備えたコンピュータシステムにおける電力消費を低減させることを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明のクロック出力制御回路は、入力された第１のクロック信号に基づいて起動し、入力信号に対する第１の信号処理を行なって出力信号を出力する第１の信号処理部と、
前記入力信号の入力を検出して検出信号を出力する検出部と、
前記検出部から出力された前記検出信号が入力された際に、前記第１の信号処理部に前記第１のクロック信号を入力すると共に、第２のクロック信号によって起動され、前記出力信号に対して第２の信号処理を行なう第２の信号処理部に、前記出力信号に基づいて前記第２のクロック信号を入力するクロック供給制御部と、を備えている。
【０００９】
一方、上記目的を達成するため、本発明の半導体装置は、前記クロック出力制御回路と、該クロック出力制御回路における前記第２のクロック信号をシステムクロックとして用いる前記第２の信号処理部と、を備えている。
【００１０】
一方、上記目的を達成するため、本発明の電子機器は、前記半導体装置を備えている。
【００１１】
一方、上記目的を達成するため、本発明のクロック出力制御方法は、入力信号の入力を検出して検出信号を出力する第１のステップと、前記検出信号に基づいて第１のクロック信号を第１の信号処理部に入力して該第１の信号処理部を起動する第２のステップと、起動した前記第１の信号処理部により、前記入力信号に対する第１の信号処理を行なって出力する第３のステップと、前記第１の信号処理部からの信号出力に基づいて第２のクロック信号を第２の信号処理部に入力して該第２の信号処理部を起動する第４のステップと、起動した前記第２の信号処理部により、前記第１の信号処理部から出力された信号に対する第２の信号処理を行なう第５のステップと、を含む。
【発明の効果】
【００１２】
本発明によれば、入力信号が入力されると第１の信号処理部（例えばチャタリング除去回路）に対してのみ第１のクロック供給を開始し、第１の信号処理部の処理が正常に完了した後に、第２の信号処理部に対する第２のクロック供給を開始し、さらに、第１の信号処理部から停止信号が出力されると、第１の信号処理部に対するクロック供給を停止することにより、例えばキー入力処理が終了して第１の信号処理部の動作が不要となった時点で、第１の信号処理部へのクロック供給を停止することで、クロックが必要な箇所にのみクロックを供給することができ、本発明のクロック出力制御回路を設けた半導体装置及び電子機器の消費電力を低減することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係るクロック出力制御回路の構成例を示すブロック図である。
【図２】図１におけるクロック出力制御回路の第１の動作例を示すタイミングチャートである。
【図３】図１におけるクロック出力制御回路の第２の動作例を示すタイミングチャートである。
【図４】図１におけるクロック出力制御回路の第３の動作例を示すタイミングチャートである。
【図５】図１におけるチャタリング除去回路の構成例を示す回路図である。
【図６】図１におけるノイズ除去回路の構成例を示す回路図である。
【図７】図１におけるエッジ検出回路の構成例を示す回路図である。
【図８】実施の形態に係るクロック出力制御方法の処理動作例を示すフローチャートである。
【図９】図１におけるクロック出力制御回路を具備した半導体装置を具備した電子機器の構成例を示すブロック図である。
【図１０】比較に用いたクロック出力制御回路の構成例を示すブロック図である。
【図１１】図１０におけるクロック出力制御回路の動作例を示すタイミングチャートである。
【図１２】比較に用いたクロック出力制御回路の他の構成例を示すブロック図である。
【図１３】図１２におけるクロック出力制御回路の動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、図を用いて本発明の実施の形態について説明する。
【００１５】
図１は、本実施の形態に係るクロック出力制御回路１が設けられた半導体集積回路（図中、「ＬＳＩ」と記載）１０の構成を示している。半導体集積回路１０は、ノイズ除去回路１００、フィルタリング部としてのチャタリング除去回路１０１、起動回路１０２、クロック生成部１０３、発振器（図中、「ＯＳＣ」と記載）１０４、ＣＰＵ１０５、エッジ検出回路１０６、及びクロック制御回路１０７を備えている。
【００１６】
クロック出力制御回路１は、ノイズ除去回路１００、チャタリング除去回路１０１、起動回路１０２、クロック生成部１０３、エッジ検出回路１０６、及びクロック制御回路１０７を備えている。
【００１７】
外部に設けられたキー１１を操作したときに、キー１１を介して入力される入力信号Ｓ０はノイズ除去回路１００に入力される。ノイズ除去回路１００の出力信号Ｓ１はチャタリング除去回路１０１及びエッジ検出回路１０６に入力される。
【００１８】
エッジ検出回路１０６の出力信号Ｓ３は、パルス信号であり、クロック制御回路１０７に入力される。クロック制御回路１０７からチャタリング除去回路１０１に動作状態に応じてクロックの供給、停止が選択可能なクロックＣＬＫ１が入力される。
【００１９】
チャタリング除去回路１０１の出力信号Ｓ２は起動回路１０２に入力される。出力信号Ｓ２は起動回路１０２でＣＰＵ１０５へのインタフェース信号に変換された後、ＣＰＵ１０５に入力される。
【００２０】
ノイズ除去回路１００はキー１１を介して入力された入力信号Ｓ０からノイズを除去し、ノイズが除去された信号Ｓ１を出力する回路である。このノイズ除去回路１００は、例えば図６（ａ），（ｂ）に示すように、クロックが停止した状態でも常に有効に機能するバッファ６１，バッファ６２〜６３、及び遅延回路（ＡＮＤ回路）６４などで構成される。
【００２１】
チャタリング除去回路１０１は、図５に示すように複数のフリップフロップ５１〜５３，・・・、複数の入力端の各々がフリップフロップ５１，５２，５３，・・・の各々の入力端に接続されたＡＮＤ回路５４、及び複数の入力端の各々がフリップフロップ５１，５２，５３，・・・の各々の入力端に接続されたＮＯＲ回路５５を備え、ノイズ除去回路１００から出力された信号Ｓ１を、フリップフロップとクロックＣＬＫ１によって定められる一定期間サンプリングし、その間、信号Ｓ１が「Ｈ」を継続した場合には信号Ｓ２「Ｈ」を出力し、その間、信号Ｓ１が「Ｌ」となった場合には信号Ｓ４「Ｈ」を出力する。
【００２２】
起動回路１０２は、チャタリング除去回路１０１からの信号Ｓ２を受けると、クロック生成部１０３に働きかけてＣＰＵ１０５にクロックＣＬＫ２を供給させると共に、信号Ｓ２をインタフェース信号に変換してＣＰＵ１０５へ出力する。
【００２３】
クロック生成部１０３は、ＣＰＵ１０５及びチャタリング除去回路１０１のクロックを生成する回路であり、発振器１０４は、クロック生成部１０３でクロックＣＬＫ１，ＣＬＫ２を生成するための元になるクロック信号を発振する発振回路である。
【００２４】
エッジ検出回路１０６は、信号Ｓ１からエッジ検出を行い、パルス状の検出信号Ｓ３を出力する。なお、エッジ検出回路１０６は、クロック停止状態でも動作可能な遅延素子などで構成され、例えば図７に示すように、バッファ７１、及びバッファ７１へ入力される信号を反転した信号とバッファ７１から出力される信号とを入力するＡＮＤ回路７２を備えている。
【００２５】
クロック制御回路１０７は、ＣＰＵ１０５のスリープ時等に、チャタリング除去回路１０１へのクロックＣＬＫ１の供給を停止させる回路である。また、クロック制御回路１０７は、エッジ検出回路１０６からパルス状の検出信号Ｓ３が出力されると、クロックＣＬＫ１をチャタリング除去回路１０１へ供給する回路である。
【００２６】
なお、ＣＰＵ１０５はスリープ状態になると信号Ｓ５をクロック生成部１０３に出力し、信号Ｓ５を受けたクロック生成部１０３は、ＣＰＵ１０５へのクロックＣＬＫ２の供給を停止する。
【００２７】
また、このように、クロック生成部１０３からのＣＰＵ１０５へのクロックＣＬＫ２の供給を停止した後、キー１１からの入力信号が予め定められた時間内に入力されなければ、チャタリング除去回路１０１は信号Ｓ４「Ｈ」をクロック制御回路１０７に出力するので、この信号Ｓ４「Ｈ」に基づいてクロック制御回路１０７は、クロック生成部１０３からのチャタリング除去回路１０１へのクロックＣＬＫ１の供給を停止し、チャタリング除去回路１０１の動作が停止する。
【００２８】
このように、ＣＰＵ１０５がスリープ状態、及びチャタリング除去回路１０１の動作が停止している状態で、キー１１から入力信号が入力されると、ノイズ除去回路１００とエッジ検出回路１０６は、ＣＰＵ１０５がスリープ中であっても、キー１１からの入力信号の入力を検出することができるので、エッジ検出回路１０６からクロック制御回路１０７に信号Ｓ３が入力される。
【００２９】
このようにして信号Ｓ３が入力されると、クロック制御回路１０７は、クロック生成部１０３で生成されるクロックＣＬＫ１をチャタリング除去回路１０１に供給して当該チャタリング除去回路１０１を起動する。
【００３０】
起動されたチャタリング除去回路１０１は、入力信号からチャタリングが除去された信号Ｓ２を起動回路１０２に出力する。信号Ｓ２を受けた起動回路１０２は、クロック生成部１０３で生成されるクロックＣＬＫ２をＣＰＵ１０５に供給させてＣＰＵ１０５を起動すると共に、チャタリングが除去された信号を起動したＣＰＵ１０５に入力する。
【００３１】
このようにして、クロック出力制御回路１は、入力信号が入力されることにより、チャタリング除去回路１０１とＣＰＵ１０５を起動することができるので、ＣＰＵ１０５がスリープ時には、チャタリング除去回路１０１へのクロックＣＬＫ１の供給を遮断することができる。
【００３２】
また、クロック制御回路１０７は、チャタリング除去回路１０１にクロック生成部１０３からのクロックＣＬＫ１を供給して、当該チャタリング除去回路１０１を起動した後、予め定められた時間内に、エッジ検出回路１０６から信号Ｓ３が出力されなければ、チャタリング除去回路１０１へのクロック生成部１０３からのクロックＣＬＫ１の供給を停止する。
【００３３】
これにより、クロック出力制御回路１は、入力信号が入力された時だけ、チャタリング除去回路１０１へのクロックＣＬＫ１を供給してチャタリング除去機能を有効にすることができる。
【００３４】
また、クロック生成部１０３からのクロックＣＬＫ２が供給されてＣＰＵ１０５が起動している間に、チャタリング除去回路１０１から信号Ｓ２が予め定められた時間経過しても出力されなくなれば、すなわち、チャタリング除去回路１０１から信号Ｓ４が出力されると、クロック制御回路１０７は、チャタリング除去回路１０１へのクロック生成部１０３からのクロックＣＬＫ１の供給を停止する。
【００３５】
これにより、クロック出力制御回路１は、ＣＰＵ１０５の起動時においても、チャタリング除去回路１０１を使用しない時は、チャタリング除去回路１０１を停止させることができる。
【００３６】
以下、このような動作等に関して図面を用いて説明する。
【００３７】
まず、図２を用いて、図１におけるＣＰＵ１０５を起動する際の動作を説明する。キー１１からの入力信号がノイズ除去回路１００でノイズ除去され、信号Ｓ１が出力されると、この信号Ｓ１の立ち上がりエッジを受けて、エッジ検出回路１０６の出力信号Ｓ３は「Ｈ」になる。信号Ｓ３が「Ｈ」になったことを受け、クロックＣＬＫ１の供給を停止していたクロック制御回路１０７は、チャタリング除去回路１０１に、クロック生成部１０３からのクロックＣＬＫ１の供給を開始する。
【００３８】
その後、ノイズ除去された信号Ｓ１は、チャタリング除去回路１０１によりサンプリングされ、一定期間、信号Ｓ１が「Ｈ」で安定したところでチャタリング除去回路１０１からの信号Ｓ２が「Ｈ」になる。
【００３９】
このように、信号Ｓ２が「Ｈ」になったことを受けて、起動回路１０２は、クロック生成部１０３に働きかけ、ＣＰＵ１０５にクロックＣＬＫ２を供給することによりＣＰＵ１０５を起動させる。
【００４０】
次に、図３を用いて、チャタリング除去回路１０１におけるクロック停止時の動作を説明する。まず、ノイズ除去された信号Ｓ１が一定期間「Ｌ」で安定したところでチャタリング除去回路１０１からの出力信号Ｓ４が「Ｈ」になる。
【００４１】
このように、信号Ｓ４が「Ｈ」になったことを受けて、クロック制御回路１０７はチャタリング除去回路１０１へのクロックＣＬＫ１の供給を停止させる。
【００４２】
次に、図４を用いて、キー１１が、有効な時間内に押されない時の動作を示す。まず、キー１１からの入力信号がノイズ除去回路１００でノイズ除去され、信号Ｓ１が出力される。このノイズ除去された信号Ｓ１の立ち上がりエッジを受けて、エッジ検出回路１０６の出力信号Ｓ３は「Ｈ」になる。
【００４３】
このように出力信号Ｓ３が「Ｈ」になったことを受け、クロック制御回路１０７は、チャタリング除去回路１０１にクロックＣＬＫ１を供給する。
【００４４】
しかし、その後、ノイズ除去された信号Ｓ１はチャタリング除去回路１０１によりサンプリングされるが、本図４の例では、信号Ｓ１の「Ｈ」の期間が短いので、信号Ｓ２が「Ｈ」になることはなく、そのためＣＰＵ１０５が起動されることはない。
【００４５】
その後、チャタリング除去回路１０１によるサンプリングにおいて、信号Ｓ１が一定期間「Ｌ」で安定したところで、チャタリング除去回路１０１の出力信号Ｓ４が「Ｈ」になる。出力信号Ｓ４が「Ｈ」になったことを受け、クロック制御回路１０７はチャタリング除去回路１０１のクロックＣＬＫ１を停止させる。
【００４６】
以上のように、本例のクロック出力制御回路の動作によれば、ＣＰＵ１０５のスリープ時にチャタリング除去回路１０１のクロックを停止させることができ、また、ＣＰＵ１０５の起動時であっても、チャタリング防止回路１０１を停止させることができるので、消費電力を削減することができる。
【００４７】
また、キー１１の誤動作などにより、入力信号が入ってしまった場合でも、一定期間キー１１が押されていない限りＣＰＵ１０５が起動することはないので、これによっても消費電力を削減することができる。
【００４８】
次に、このようなクロック出力制御回路の動作の流れを図８を用いて更に説明する。この図８に示すように、クロック出力制御回路は、キー１１から入力されてノイズ除去回路１００からノイズ除去された信号Ｓ１が出力されたことをエッジ検出回路１０６において検出すると（ステップＳ９０２）、この検出結果のパルス状の信号Ｓ３を受けたクロック制御回路１０７により、チャタリング除去回路１０１に対してクロック生成部１０３からのクロックＣＬＫ１の供給が開始され、チャタリング除去回路１０１が起動して信号Ｓ１に対するチャタリング除去が行なわれる（ステップＳ９０４）。
【００４９】
そして、チャタリング除去回路１０１での信号Ｓ１に対するチャタリング除去動作が正常に進められてチャタリング除去回路１０１からの信号Ｓ２が一定期間「Ｈ」であれば（ステップＳ９０６）、信号Ｓ２を受けた起動回路１０２により、ＣＰＵ１０５に対してクロック生成部１０３からのクロックＣＬＫ２の供給が開始され、ＣＰＵ１０５が起動する（ステップＳ９０８）。
【００５０】
また、クロック生成部１０３からのクロックＣＬＫ２をＣＰＵ１０５に供給してＣＰＵ１０５を起動した後、一定期間、信号Ｓ１が「Ｌ］であれば（ステップＳ９１０）、チャタリング除去回路１０１に対するクロック生成部１０３からのクロックＣＬＫ１の供給を停止して、次のキー入力が発生するまでチャタリング除去回路１０１を停止させる（ステップＳ９１２）。
【００５１】
このように、クロック出力制御回路１は、ノイズ除去回路１００を通過した信号Ｓ１を用いて、エッジ検出回路１０６からクロック制御回路１０７に、信号Ｓ３によりクロックの供給の有無を通知するので、ノイズでクロックの供給が開始されることを回避でき、消費電力を削減することができる。
【００５２】
また、ノイズではない外部信号が入力された時はチャタリング除去回路１０１のクロックのみが供給され、その後、チャタリング除去した結果、入力信号が有効であった場合のみ、ＣＰＵ１０５へクロックの供給を開始するが、例えば、チャタリング除去した結果、入力信号が無効な場合にはＣＰＵ１０５へのクロックは供給されない。このように、キー１１から有効な信号が入力されるまでＣＰＵ１０５へのクロックが供給されないので、無効な入力信号によるＣＰＵ１０５の誤動作を防ぐことができ、消費電力を削減することができる。
【００５３】
また、チャタリング除去回路１０１が起動回路１０２にイネーブル信号Ｓ２を通知した後、チャタリング回路１０１へのクロックの供給を停止することができるので、チャタリング除去回路１０２の消費電力を削減することができる。
【００５４】
次に、このようなクロック出力制御回路を備えたマイクロコントローラ（半導体装置）が設けられた電子機器の構成について、図９を用いて説明する。
【００５５】
図９においては、本例の電子機器１００１は、例えば、携帯電話、ノードパソコン、電卓（電子式卓上計算機）、及び電子辞書等からなり、ＣＰＵ１００１ａ、メモリ１００１ｂ、及びクロック出力制御回路１００１ｃを備えたマイクロコントローラ１００１ｅ、及びキー入力部１００１ｄを具備している。また、図示していないバッテリー等の電源を備えている。なお、ＣＰＵ１００１ａは図１におけるＣＰＵ１０５に相当する。
【００５６】
このような構成において、キー入力部１００１ｄが操作されると、キー入力部１００１ｄからクロック出力制御回路１００１ｃにキー入力信号が入力され、クロック出力制御回路１００１ｃは、図８において説明した動作を行い、ＣＰＵ１００１ａが起動され、ＣＰＵ１００１ａはメモリ１００１ｂ等に記憶されたプログラムに基づいて所定の処理を実行する。
【００５７】
以下、図１０から図１３を用いて、本例のクロック出力制御回路１の構成に至るまでに検討したクロック出力制御回路の構成について説明する。
【００５８】
図１０においては、クロック出力制御回路をＬＳＩ１１０に設けた構成であり、ＬＳＩ１１０には、ノイズ除去回路１００ａ、チャタリング除去回路１０１ａ、起動回路１０２ａ、及びクロック生成部１０３ａを備えたクロック出力制御回路１ａと共に、発振器（図中、「ＯＳＣ」と記載）１０４ａ、及びＣＰＵ１０５ａが設けられている。
【００５９】
それぞれの回路は、図１で説明した本例のクロック出力制御回路１を構成する各回路と同様な動作を行なうものであり、その詳細な動作の説明はここでは行なわず、図１１を用いた説明のみ行なう。
【００６０】
図１１に示すように、ＣＰＵ１０５ａが命令を処理するなどの起動状態では、ＣＰＵ１０５ａにはクロックＣＬＫ２が供給され、キー１１１からの信号を受け付けるためチャタリング除去回路１０１ａにもクロックＣＬＫ１が供給されている。
【００６１】
また、ＣＰＵ１０５ａが処理するものがないなどの時、消費電力を抑えるためにＣＰＵ１０５ａは、信号Ｓ５をクロック生成部１０３ａに出力してクロックＣＬＫ２の供給を停止させてスリープ状態になる。
【００６２】
しかし、スリープ時にもキー入力による割り込みを受け付けつける必要がある場合は、チャタリング除去回路１０１ａにはクロックＣＬＫ１を供給する必要がある。
【００６３】
もし、クロックＣＬＫ１を停止する構成を取った場合であれば、ＣＰＵ１０５ａがキーの入力などの割り込みを受け付けるなどして、スリープ状態から起動状態に復帰する時、起動回路１０２ａによりクロック生成部１０３ａに働きかけ、ＣＰＵ１０５ａやチャタリング除去回路１０１ａ等にクロックの供給を開始させる動作となる。
【００６４】
これに対して、図１２に示すように、チャタリング除去回路（同期）１０１ｂとは別に、スリープ時のみクロックが停止した状態でも動作可能な非同期回路によりチャタリング除去を行なうチャタリング除去回路（非同期）１０１ｃを設けることにより、チャタリング除去回路１０１ａにクロックＣＬＫ１を供給する必要がなくなる。
【００６５】
図１２においては、クロック出力制御回路をＬＳＩ１３０に設けた構成であり、ＬＳＩ１３０には、発振器（図中、「ＯＳＣ」と記載）１０４ｂ、及びＣＰＵ１０５ｂと共に、ノイズ除去回路１００ｂ、チャタリング除去回路１０１ｂ、起動回路１０２ｂ、クロック生成部１０３ｂ、及び非同期でチャタリング除去を行なうチャタリング除去回路（非同期）１０１ｃを備えたクロック出力制御回路１ｂが設けられている。
【００６６】
しかしながら、このようにチャタリング除去回路１０１ｃを非同期回路で構成した場合では、周期の長いチャタリングを非同期回路で除去するために、多段に接続した遅延素子が必要になるなど回路規模が大きくなるので難しいという欠点があった。
【００６７】
また、図１３に示すように、スリープ時にもチャッタリング除去回路１０１ａにクロックＣＬＫ１を入力し続けた場合では、消費電力が増加するという欠点があった。
【００６８】
図１に示す構成とした本例のクロック出力制御回路１では、このような図１０、図１２に示す構成のクロック出力制御回路の問題点を解決し、ＣＰＵスリープ時のチャタリング除去回路へのクロック供給を停止させることにより消費電力を削減することができると共に、入力信号が入ってきた時にはチャタリング除去回路にクロックを供給し、チャタリングを除去した後に、起動回路に信号を送ることにより、チャタリングによる誤起動の防止とスリープ状態時の消費電力を削減することができる。
【００６９】
以上、各図を用いて説明したように、本例のクロック出力制御回路１は、入力されたクロックＣＬＫ１（第１のクロック信号）に基づいて起動し、入力信号Ｓ１に対するチャタリング除去（第１の信号処理）を行なって出力するチャタリング除去回路１０１（第１の信号処理部）と、入力信号Ｓ１の入力を検出して検出信号Ｓ３を出力するエッジ検出回路１０６（検出部）と、エッジ検出回路１０６から出力された検出信号Ｓ３が入力された際に、チャタリング除去回路１０１にクロックＣＬＫ１を入力すると共に、チャタリング除去回路１０１から出力された信号Ｓ２に基づいてＣＰＵ１０５にクロックＣＬＫ２を入力するクロック制御回路１０７及び起動回路１０２（クロック供給制御部）と、を備えている。
【００７０】
なお、クロック制御回路１０７は、チャタリング除去回路１０１にクロックＣＬＫ１を供給して、当該チャタリング除去回路１０１を起動した後、予め定められた時間内に、エッジ検出回路１０６からパルス信号Ｓ３が出力されない場合、チャタリング除去回路１０１へのクロックＣＬＫ１の供給を停止する機能を備えている。
【００７１】
また、クロックＣＬＫ２が供給されてＣＰＵ１０５が起動している間に、チャタリング除去回路１０１から、チャタリングを除去した信号Ｓ２が予め定められた時間経過しても出力されない場合、クロック制御回路１０７は、チャタリング除去回路１０１へのクロックＣＬＫ１の供給を停止する。
【００７２】
これにより、本例のクロック出力制御回路１は、ノイズ除去回路１００を通過した信号Ｓ１を用いて、エッジ検出回路１０６からクロック制御回路１０７に、信号Ｓ３によりクロックの供給の有無を通知するので、ノイズでクロックの供給が開始されることを回避でき、消費電力を削減することができる。
【００７３】
また、ノイズではない外部信号が入力された時はチャタリング除去回路１０１のクロックのみが供給され、その後、チャタリング除去した結果、入力信号が有効であった場合のみ、ＣＰＵ１０５へクロックの供給を開始するが、例えば、チャタリング除去した結果、入力信号が無効な場合にはＣＰＵ１０５へのクロックは供給しない。このように、キー１１から有効な信号が入力されるまでＣＰＵ１０５へのクロックを供給しないので、無効な入力信号によるＣＰＵ１０５の誤動作を防ぐことができ、消費電力を削減することができる。
【００７４】
また、チャタリング除去回路１０１が起動回路１０２に信号Ｓ２（イネーブル信号）を通知した後、チャタリング回路１０１へのクロックの供給を停止することができるので、チャタリング除去回路１０２の消費電力を削減することができる。
【００７５】
また、図９に示すように、クロック出力制御回路１００ｃと、クロック出力制御回路１で出力制御されたクロックをシステムクロックとして用いるＣＰＵ（中央処理装置）１００ａと、を備えたマイクロコントローラ（半導体装置）を、携帯電話、ノートパソコン、電卓、及び電子辞書等の電子機器１００に設けることにより、電子機器の消費電力を削減することができる。
【００７６】
なお、本発明は、各図を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、クロックＣＬＫ１の供給先としてチャタリング除去回路を例として説明したが、フィルタリング回路等、他のクロックの供給が必要な回路にも適用可能である。
【００７７】
また、上述したように、本例ではノイズ除去回路を設けた構成を示しているが、ノイズ除去回路を備えていない構成でも良い。
【符号の説明】
【００７８】
１，１ａ，１ｂ  クロック出力制御回路
１０，１１０，１３０  ＬＳＩ
１１，１１１，１３１  キー
１００，１００ａ，１００ｂ  ノイズ除去回路
１０１，１０１ａ  チャタリング除去回路
１００ｂ  チャタリング除去回路（同期）
１００ｃ  チャタリング除去回路（非同期）
１０２，１０２ａ，１０２ｂ  起動回路
１０３，１０３ａ，１０３ｂ  クロック生成部
１０４，１０４ａ，１０４ｂ  発振器（ＯＳＣ）
１０５，１０５ａ，１０５ｂ  ＣＰＵ
１０６  エッジ検出回路
１０７  クロック制御回路
５１〜５３  フリップフロップ回路
５４，６４，７２  ＡＮＤ回路
５５  ＮＯＲ回路
６１〜６３，７１  バッファ
１００１  電子機器
１００１ａ  ＣＰＵ
１００１ｂ  メモリ
１００１ｃ  クロック出力制御回路
１００１ｄ  キー入力部
１００１ｅ  マイクロコントローラ
【図１】
0005988642.tif 000002
【図２】
0005988642.tif 000003
【図３】
0005988642.tif 000004
【図４】
0005988642.tif 000005
【図５】
0005988642.tif 000006
【図６】
0005988642.tif 000007
【図７】
0005988642.tif 000008
【図８】
0005988642.tif 000009
【図９】
0005988642.tif 000010
【図１０】
0005988642.tif 000011
【図１１】
0005988642.tif 000012
【図１２】
0005988642.tif 000013
【図１３】
0005988642.tif 000014