(57)【特許請求の範囲】
【請求項１】
基板と、前記基板上に積層されたｎ型窒化物半導体層及びｐ型窒化物半導体層と、を少なくとも備える窒化物半導体素子であって、
前記ｎ型窒化物半導体層は、ｎキャリアドープ層とｎキャリアドープレス層とを含む多層構造を備え、前記ｎキャリアドープ層と前記ｎキャリアドープレス層の炭素濃度がそれぞれ１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
前記ｎキャリアドープ層における、ｎキャリア濃度と炭素濃度との比率（ｎキャリア濃度／炭素濃度）が０．３以上であることを特徴とする窒化物半導体素子。
【請求項２】
前記ｎキャリアドープ層のドーピング材料は、シリコンもしくは酸素であることを特徴とする請求項１に記載の窒化物半導体素子。
【請求項３】
前記ｎキャリアドープ層の各膜厚は０．００３μｍ〜１０．０００μｍであることを特徴とする請求項１または請求項２に記載の窒化物半導体素子。
【請求項４】
前記ｎキャリアドープレス層の各膜厚は０．００２μｍ〜２μｍであることを特徴とする請求項１から請求項３のいずれか一項に記載の窒化物半導体素子。
【請求項５】
前記ｎ型窒化物半導体層を構成する各層の積層数は２層〜２０層であることを特徴とする請求項１から請求項４のいずれか一項に記載の窒化物半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を積層した窒化物半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、一般に、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子、太陽電池や光センサ等の受光素子、トランジスタやパワーデバイス等の電子デバイスに用いられる。特に、窒化物半導体を用いた発光ダイオードは、バックライト等に用いる各種光源、照明、信号機、大型ディスプレイ等に幅広く利用されている。
【０００３】
窒化物半導体を用いた窒化物半導体素子は、基本的に、基板上にｎ型窒化物半導体層、ｐ型窒化物半導体層が積層され、ｎ型、ｐ型のそれぞれの窒化物半導体層に電気的に接続するｎ側電極、ｐ側電極が形成された構造である。
このような窒化物半導体素子として、例えば特許文献１には、基板上にアンドープの第１の窒化物半導体層と、カーボン、又はカーボンとｎ型不純物とを含有するｎ導電型の第２の窒化物半導体層とを少なくとも積層し、第２の窒化物半導体層にｎ電極が形成され、ｐ側コンタクト層にｐ電極が形成された窒化物半導体発光素子が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３０７８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術においては、以下に述べる問題がある。
窒化物半導体素子においては、程度の差はあるものの、半導体層中に炭素等の不純物を含んでいる。半導体層中の炭素が過剰であると、発光素子に不要な特性であるサイリスタ特性（ＰＮＰＮ接合のサイリスタ）が生じてしまうことがある。サイリスタ特性とは、印加電流の増加に反して電圧が降下する特性である。このサイリスタ特性は、簡単な表示用ＬＥＤでは特に問題にならない特性であるが、その他の製品によっては、微小電流では非発光となってしまう問題があり、また高速で点滅させるような応用製品等では発光速度の遅れが問題となる。このような不良を検査工程において検出する必要があるが、この検査のために長時間を要するため、製造効率を悪化させることになる。
【０００６】
本発明は前記問題点に鑑みてなされたものであり、サイリスタの発生を抑制することができる窒化物半導体素子を提供することを課題とする。
【課題を解決するための手段】
【０００７】
すなわち本発明に係る窒化物半導体素子は、基板と、前記基板上に積層されたｎ型窒化物半導体層及びｐ型窒化物半導体層と、を少なくとも備える窒化物半導体素子であって、前記ｎ型窒化物半導体層は、ｎキャリアドープ層とｎキャリアドープレス層とを含む多層構造を備え、前記ｎキャリアドープ層と前記ｎキャリアドープレス層の炭素濃度がそれぞれ１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、前記ｎキャリアドープ層における、ｎキャリア濃度と炭素濃度との比率（ｎキャリア濃度／炭素濃度）が０．３以上であることを特徴とする。
【０００８】
このような構成によれば、ｎキャリアドープ層とｎキャリアドープレス層の炭素濃度をそれぞれ抑制することで、層を構成する結晶内に取り込まれた炭素原子が他の原子サイトに置換されにくく、ホールの生成が抑制される。これにより、半導体層のｎ型が弱くならず、ｎ型窒化物半導体層中におけるｐ型半導体層の発生が抑制される。
また、このような構成によれば、前記ｎキャリアドープ層における、ｎキャリア濃度と炭素濃度との比率（ｎキャリア濃度／炭素濃度）が０．３以上であることで、層を構成する結晶内に取り込まれた炭素原子が他の原子サイトにさらに置換されにくく、ホールの生成がさらに抑制される。
【０００９】
前記ｎキャリアドープ層のドーピング材料としては、シリコンもしくは酸素を用いることができる。
【００１０】
このような構成によれば、ｎキャリアドープ層にシリコンを含むことで、層を構成する結晶内に取り込まれた炭素原子が他の原子サイトにさらに置換されにくく、ホールの生成がさらに抑制される。
また、ｎキャリアドープ層に酸素を含むことで、ｎ型にするために、扱いが不便なガスであるシランガス（ＳｉＨ４）を使わなくてよい。
【００１２】
また、前記ｎキャリアドープ層の各膜厚は０．００３μｍ〜１０．０００μｍとすることができる。また、前記ｎキャリアドープレス層の各膜厚は０．００２μｍ〜２μｍとすることができる。また、前記ｎ型窒化物半導体層を構成する各層の積層数は２層〜２０層とすることができる。
【発明の効果】
【００１３】
本発明に係る窒化物半導体素子によれば、ｎ型窒化物半導体層を構成する各層中の炭素濃度を抑制することで、ｎ型窒化物半導体層中のｐ型半導体の発生が抑制される。これにより、ＰＮＰＮ接合が発生せず、高静電耐圧特性を維持したままサイリスタの発生を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る窒化物半導体素子の構造を説明する模式図であり、（ａ）は平面図、（ｂ）は断面図である。
【図２】本発明の実施形態に係る窒化物半導体素子における窒化物半導体層の構造を模式的に示す層の構成図である。
【図３】（ａ）、（ｂ）は、ｎ型窒化物半導体層の各層中の炭素の影響について説明する模式図である。
【図４】実施例で用いたｎ型窒化物半導体層の構造を模式的に示す層の構成図である。
【図５】実施例における、ＴＭＧ（トリメチルガリウム）濃度と、炭素（Ｃ）濃度との関係を示すグラフである。
【図６】実施例における、各Ｃ濃度での印加電流（順電流（Ｉｆ））と順電圧（Ｖｆ）との関係を示すグラフである。
【図７】実施例における、Ｃ濃度と順電圧（Ｖｆ）との関係を示すグラフである。
【図８】実施例における、各成長時の温度での印加電流（順電流（Ｉｆ））と順電圧（Ｖｆ）との関係を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明に係る窒化物半導体素子の形態について、図面を参照しながら説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
【００１６】
〔窒化物半導体素子〕
本発明の窒化物半導体素子は、基板と、前記基板上に積層されたｎ型窒化物半導体層及びｐ型窒化物半導体層と、を少なくとも備えるものである。具体的には、例えば、ｎ型窒化物半導体層と、このｎ型窒化物半導体層に積層されたｐ型窒化物半導体層と、このｐ型窒化物半導体層上に形成された透光性電極と、この透光性電極上の一部の領域に形成されたｐ側パッド電極と、前記ｎ型窒化物半導体層上に形成されたｎ側パッド電極と、を備える窒化物半導体素子が挙げられる。
【００１７】
本発明の窒化物半導体素子の構造の一例として、図１（ａ）、（ｂ）に示す窒化物半導体素子１０が挙げられる。以下、本発明の半導体素子の構造を、図１（ａ）、（ｂ）に示す窒化物半導体素子１０を例にして説明する。なお、窒化物半導体素子１０において、細部の構造については図示を省略している。
【００１８】
本発明の実施形態に係る窒化物半導体素子１０は発光素子であり、図１（ｂ）に示すように、基板１上に、ｎ型窒化物半導体層２と、活性層３と、ｐ型窒化物半導体層４とを積層して備える。さらに窒化物半導体素子１０は、ｎ型窒化物半導体層２に電気的に接続するｎ側電極（ｎ側パッド電極）７ｎ、およびｐ型窒化物半導体層４に電気的に接続するｐ側電極５を、共に上面側に備え、また、絶縁性の保護層（保護膜）９を表面に備える。ｎ側電極７ｎはパッド電極であり、ｐ型窒化物半導体層４および活性層３の一部が除去されて露出したｎ型窒化物半導体層２の表面に直接に形成される。一方、ｐ側電極５は、ｐ型窒化物半導体層４の表面上のほぼ全面に形成された透光性電極６と、透光性電極６上の一部の領域に形成されたパッド電極（ｐ側パッド電極）７ｐとからなる。保護層９は、ｎ側電極７ｎおよびｐ側パッド電極７ｐの上面を除いた、窒化物半導体素子１０の全表面を被覆する。なお、本明細書における「上」とは、基板に対して窒化物半導体層を備えた側を指し、図１（ｂ）における上方向である。
【００１９】
（基板）
基板１は、窒化物半導体をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。このような基板材料としては、Ｃ面、Ｒ面、Ａ面のいずれかを主面とするサファイアやスピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、また炭化ケイ素（ＳｉＣ）、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、ＧａＮ、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。
【００２０】
（ｎ型窒化物半導体層、活性層、ｐ型窒化物半導体層）
ｎ型窒化物半導体層２、活性層３、およびｐ型窒化物半導体層４としては、特に限定されるものではないが、例えばＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化ガリウム系化合物半導体が好適に用いられる。ｎ型窒化物半導体層２、活性層３、およびｐ型窒化物半導体層４（適宜まとめて窒化物半導体層２，３，４という）は、それぞれ単層構造でもよいが、組成および膜厚の異なる層の積層構造、超格子構造等であってもよい。特に発光層である活性層３は、量子効果が生ずる薄膜を積層した単一量子井戸または多重量子井戸構造であることが好ましく、さらに井戸層がＩｎを含む窒化物半導体であることが好ましい。なお、基板１上に、任意に基板１との格子定数の不整合を緩和させるためのバッファ層等の下地層（図２参照）を介してｎ型窒化物半導体層２を形成してもよい。
【００２１】
通常、このような窒化物半導体層２，３，４は、それぞれがＭＩＳ接合、ＰＩＮ接合、またはＰＮ接合を有したホモ構造、ヘテロ構造、またはダブルへテロ構造等として構成されている。また、膜厚は特に限定されるものではなく、種々の膜厚で構成することができる。
【００２２】
図２に、窒化物半導体層の積層構造の一例として、本実施形態における窒化物半導体層の積層構造を示す。ここで、本発明の窒化物半導体素子におけるｎ型窒化物半導体層について具体的に説明する。
【００２３】
ｎ型窒化物半導体層２の代表的な構造として、ｎキャリアドープ層とｎキャリアドープレス層とからなる多層構造を備えるものが挙げられる。図２において、ｎ型窒化物半導体層であるｎ−ＧａＮ層のうち、Ｓｉ−ｄｏｐｅｄ ＧａＮ層がｎキャリアドープ層であり、ＧａＮ層、ＡｌＮ層がｎキャリアドープレス層である。ただし、ＡｌＮ層はｎキャリアドープレス層に限定されるものではない。また、ｎ−ｃｌａｄ層も、ｎ−ＧａＮ層からキャリアが通過するので、ｎ型窒化物半導体層と考えることもできる。
なお、ｎ型窒化物半導体層２は、キャリアドープ層とｎキャリアドープレス層とからなる多層構造のみからなるものでもよく、その他の層を含むものであってもよい。
【００２４】
本発明において、ｎキャリアドープ層とは、意図的に不純物をドープする窒化物半導体層を指す。ｎキャリアドープ層としては、例えば、ドーピング材料として、シリコン（Ｓｉ）もしくは酸素（Ｏ）を用いたものが挙げられる。なお、本発明においては、炭素はドーピングしない。すなわち、本発明において炭素は、不可避的に混入するものである。
後記するように、Ｓｉがドーピングされていることで、半導体層のｎ型伝導が弱くなりにくく、ｎ型窒化物半導体層２中におけるＰ型半導体層の発生が抑制されやすくなる。
ＳｉやＯ等の不純物をドーピングする方法や濃度の制御方法は一般的な方法でよく、例えばｎ型窒化物半導体層２の成膜時に流すガスにＳｉやＯ等を含有させ、このＳｉやＯ等の濃度を制御することにより行えばよい。
ｎキャリアドープ層の各膜厚は特に規定されるものではないが、例えば０．００３μｍ〜１０．０００μｍである。
【００２５】
本発明において、ｎキャリアドープレス層とは、意図的に不純物をドープしない窒化物半導体層を指し、例えば原料に含まれる不純物、反応装置内のコンタミネーション、意図的に不純物をドープした他の層からの意図しない拡散により不純物が混入した層及び微量なドーピングにより実質的にドープレスとみなせる層（例えば抵抗率３×１０−１Ω・ｃｍ以上）も本発明ではドープレスと定義する。
ｎキャリアドープレス層の各膜厚は特に規定されるものではないが、例えば０．００２μｍ〜２μｍが好ましい。
また、ｎ型窒化物半導体層２を構成する各層の積層数は複数層で構成されていればよく、例えば２層〜２０層である。
【００２６】
ここで、本発明においては、ｎ型窒化物半導体層２を構成する各層中の炭素濃度を１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下に抑制する。ここで、炭素濃度の抑制は、前記のように、ｎキャリアドープ層とｎキャリアドープレス層との積層構造の場合、１つの層において、１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下に抑制するという意味である。
すなわち、図２においては、１つのｎキャリアドープ層において、１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下に抑制するとともに、１つのｎキャリアドープレス層において、１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下に抑制する。
【００２７】
ｎ型窒化物半導体層２を構成する各層中の炭素濃度が１．２０×１０１８ａｔｏｍｓ／ｃｍ３を超えると、半導体層のｎ型が弱くなり、ｐ型化を示すようになる。これにより、ｎ型窒化物半導体層２中にｐ型半導体層が発生してしまう。その結果、ＰＮＰＮ接合が発生し、サイリスタが生じる。したがって、ｎ型窒化物半導体層２を構成する各層中の炭素濃度は、１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下に抑制する。好ましくは１．１０×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１．００×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは６．００×１０１７ａｔｏｍｓ／ｃｍ３以下である。なお、炭素濃度は、測定の限界として、例えば４．６９×１０１７ａｔｏｍｓ／ｃｍ３が下限値であるが、さらに低いほど好ましく、０であってもよい。
【００２８】
また、前記ｎキャリアドープ層における、ｎキャリア濃度と炭素濃度との比率（ｎキャリア濃度／炭素濃度）が０．３以上であることが好ましい。
ｎキャリアドープ層におけるＳｉは、炭素の影響を低減させる作用がある。よって、ｎキャリアドープ層中に炭素が１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下の範囲である程度含有されていても、Ｓｉが存在することで、半導体層のｎ型がより強くなりやすくなる。
ｎキャリア濃度と炭素濃度との比率（ｎキャリア濃度／炭素濃度）が０．３以上であれば、半導体層のｎ型がより強くなりやすい。したがって、ｎキャリアドープ層において、炭素以外の不純物は、ある程度含まれていることが好ましい。より好ましくは、０．４以上である。なお、好ましい上限値としては、１００である。また、ＳｉあるいはＯの濃度としては、２．５×１０１７ａｔｏｍｓ／ｃｍ３〜５．００×１０１９ａｔｏｍｓ／ｃｍ３が好ましい。
【００２９】
ここで、図３（ａ）、（ｂ）を参照してｎ型窒化物半導体層２の各層中の炭素の影響について説明する。図３（ａ）、（ｂ）は、ｎ−ＧａＮ層におけるＧａＮ結晶構造において、Ｓｉを添加したｎ型不純物ドーピングを行った場合を示している。また、図３（ａ）は、通常のＳｉ量をドーピングした場合、図３（ｂ）は、通常より少ないＳｉ量をドーピングした場合を示している。
【００３０】
図３（ａ）に示すように、結晶成長中に、結晶内に炭素原子が少量取り込まれると、結晶内に入った炭素原子はもともと原子が占めていない領域に取り込まれた状態（格子間原子）となる。一方、図３（ｂ）に示すように、Ｓｉのド−ピング量が通常より少ない場合、結晶成長中に、結晶内に炭素原子が少量取り込まれると、取り込まれた炭素原子はＮサイトに置換されホールを生成する。その結果、生成されるホールの総数が電子の総数を若干上回る事になり、本来ｎ型伝導を示すはずが相対的に弱いｐ型伝導を示すようになる。なお、図３（ｂ）のＣに置換された部位は、置換前はＮサイトである。
【００３１】
なお、このような原理により、各層中の炭素濃度が１．２０×１０１８ａｔｏｍｓ／ｃｍ３を超えると、Ｎサイトに置換される炭素原子が多くなり、ｎ型窒化物半導体層２中にｐ型半導体層が発生しやすくなる。
また、ｎキャリアドープレス層の炭素濃度が１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下とした場合には、炭素以外の不純物がドーピングされていないｎキャリアドープレス層においても、炭素濃度を抑制することで、層を構成する結晶内に取り込まれた炭素原子が他の原子サイトに置換されにくく、ホールの生成が抑制される。これにより、半導体層のｎ型が弱くならず、ｎ型窒化物半導体層中におけるｐ型半導体層の発生が抑制される。
【００３２】
ｎ型窒化物半導体層２の各層中の炭素濃度は、ｎ型窒化物半導体層２の成膜時における、ｎ型窒化物半導体層２の原料となるトリメチルガリウム（ＴＭＧ）の濃度や、ｎ型窒化物半導体層２の成膜時の成長速度、成長温度を調整することにより１．２０×１０１８以下に抑制する。なお、ＴＭＧ濃度、成長速度、成長温度のいずれか１つの制御で、炭素濃度を前記の値に制御することが可能である。
【００３３】
ｎ型窒化物半導体層２の各層中の各元素の測定は、例えば、二次イオン質量分析装置（ＡＭＥＴＥＫ社製  ＳＩＭＳ４５５０）を用いて行えばよい。
【００３４】
（ｎ側電極、ｐ側電極）
ｎ側電極７ｎはｎ型窒化物半導体層２に、ｐ側電極５はｐ型窒化物半導体層４に、それぞれ電気的に接続して外部から電流を供給するものである。
ｐ側電極５およびｎ側電極７ｎは、構造や接続位置等を特に限定されず、当該分野で公知のものを採用することができる。本実施形態に係る窒化物半導体素子１０は、ｐ型窒化物半導体層４の側に両電極５，７ｎを設け、かつ光の取出し側とする。そのため、図１に示すように、ｎ側電極７ｎは、一部の領域においてｐ型窒化物半導体層４および活性層３を除去して露出させたｎ型窒化物半導体層２に、金属電極材料からなるパッド電極として接続される。一方、ｐ側電極５は、ｐ型窒化物半導体層４上の略全面に設けられた透光性電極６と、透光性電極６上のｐ側パッド電極７ｐとからなる。
【００３５】
（透光性電極）
ｐ側電極５における透光性電極６は、導電性酸化物からなる。透光性電極として金属薄膜を用いることもできるが、導電性酸化物は金属薄膜に比べて透光性に優れるため、窒化物半導体素子１０を発光効率の高い発光素子とすることができる。導電性酸化物としては、Ｚｎ，Ｉｎ，Ｓｎ，Ｍｇからなる群から選択された少なくとも一種を含む酸化物、具体的にはＺｎＯ，Ｉｎ2Ｏ3，ＳｎＯ2，ＩＴＯが挙げられる。特にＩＴＯは可視光（可視領域）において高い光透過性を有し、また導電率の比較的高い材料であることから好適に用いることができる。透光性電極６の形状は、一体の矩形等のｐ型窒化物半導体層４の平面視形状に合わせた形状でもよいが、例えば、格子状、メッシュ形状、ドット状、ストライプ形状、網目状等にパターン形成することで、光の取り出し効率を向上させてもよい。
【００３６】
（パッド電極）
本実施形態に係る窒化物半導体素子１０において、ｎ側パッド電極７ｎとｐ側パッド電極７ｐとは同じ積層構造であり、適宜まとめてパッド電極７と称する。
パッド電極７の構造としては特に限定されるものではなく、一般的なものであればよい。例えば、透光性電極６の上面に、Ｔｉ層、Ｒｈ層、Ｗ層、Ａｕ層の順に積層された構造（「Ｔｉ／Ｒｈ／Ｗ／Ａｕ」と記載する。以下同じ）が挙げられる。
【００３７】
Ｔｉ層は、ｎ側パッド電極７ｎとｎ型窒化物半導体層２、および、ｐ側パッド電極７ｐと透光性電極６との密着性を向上させる層である。Ｒｈ層は、パッド電極７に入射される光（特に、最下層を透過した光）を反射することによって、窒化物半導体素子１０からの光取り出し効率を向上させるための層である。さらに、Ｒｈ層は、アニールすることによってＲｈが最下層に微量に拡散し、パッド電極７と透光性電極６とのオーミック接触をとり易くすることができる。
【００３８】
Ｗ層は、パッド電極７の剥離強度を向上させるための層である。Ｗ層の厚みは厚いほうがよいが、厚すぎると、製造時間と製造コストが増大する。一方、Ｗ層の厚みが薄すぎると応力によってＷ層が反ってしまう。よって、Ｗ層の厚みは、３０ｎｍ〜１００ｎｍが好ましく、さらに好ましくは、５０ｎｍである。
【００３９】
Ａｕ層（ボンディング層）は、外部からワイヤやバンプを接続するために設けられ、パッド電極７の表面（最上面）を構成する。Ａｕ層は、ワイヤ等との密着性すなわちボンディング性に優れ、耐食性等にも優れたＡｕを適用する。また、Ａｕ層は、ボンディング性を保持するため、厚さを１００ｎｍ以上とすることが好ましく、２００ｎｍ以上がより好ましい。さらにまた、Ａｕ層は厚みが厚いとＶｆが低減するが、生産性上、１５００ｎｍ以下とすることが好ましく、１０００ｎｍ以下がより好ましい。
【００４０】
これらの各層は蒸着法、スパッタ法等の公知の方法によって成膜することができ、また連続的に形成して積層することが好ましい。また、パッド電極７（７ｎ，７ｐ）の平面視形状は特に限定するものではなく、リフトオフ法、フォトリソグラフィを用いたエッチング等により、所望の形状（例えば図１（ａ）参照）に形成することができる。なお、これらの各層の厚さは、例えば、スパッタリング装置による成膜条件により調整すればよい。
【００４１】
（保護層）
保護層９は、窒化物半導体素子１０における窒化物半導体層２，３，４の露出した表面（上面および側壁）や透光性電極６の表面等を被覆して、窒化物半導体素子１０の保護膜および帯電防止膜とするものである。具体的にはパッド電極７ｎ，７ｐの上面の周縁部を除いた領域をボンディングのための領域（ボンディング部）とし、このボンディング部の領域を除いた全表面に保護層９が形成される。保護層９は透光性の絶縁膜であるＳｉ，Ｔｉ，Ｔａ等の酸化物からなり、蒸着法、スパッタ法等の公知の方法によって成膜することができる。また、その膜厚は特に限定するものではないが、１００ｎｍ〜１０００ｎｍとすることが好ましい。
【００４２】
ここで、パッド電極７ｎ，７ｐの最上面を構成するＡｕは、酸化物からなる保護層９との密着性に劣るため、保護層９がボンディング部の端から剥離する虞がある。これを防止するため、Ａｕ層の上面の周縁部（保護層９の直下の領域）に、密着層としてＮｉ等の膜を形成することが好ましい。さらにＮｉで密着層を形成した場合、この密着層からＮｉがＡｕ層のＡｕへ拡散するとボンディング性が低下するので、これを防止するために、密着層の下にバリア層を形成することが好ましい。バリア層は、Ｗ，Ｒｕ，Ｉｒ等で形成することができるが、特にパッド電極７のＷ層と同様に、Ｗを適用することが好ましい。バリア層、密着層のそれぞれの厚さは特に限定するものではないが、好適に作用するために、バリア層は２０〜５０ｎｍ、密着層は１〜２０ｎｍとすることが好ましい。なお、バリア層と密着層の２層（例えばＷ／Ｎｉ層）を適宜、下地層と称する。下地層も、パッド電極７ｎ，７ｐを構成する金属膜と同様に、蒸着法、スパッタ法等の公知の方法によって成膜することができ、Ａｕ層から連続して、すなわち例えばＴｉ層から連続して成膜することが好ましい。
【００４３】
〔半導体素子の製造方法〕
次に、本発明に係る半導体素子の製造方法の一例について、前記実施形態に係る窒化物半導体素子の製造方法を例にして説明する。
【００４４】
まず、サファイア基板を基板１として、ＭＯＣＶＤ（有機金属気相成長法）反応装置を用いて、基板１上に、ｎ型窒化物半導体層２を構成する各層を成長さる。次に、この上に活性層３を成長させた後、さらにｐ型窒化物半導体層４を構成する各層を成長させる。詳しくは、キャリアガスとして水素（Ｈ2）を供給し、成長させる層の組成に応じて原料ガスを切り替えて供給し、さらに６００〜１４５０℃程度の内の所定の温度に切り替える。
【００４５】
ここで、ｎ型窒化物半導体層２の成膜時において、ＴＭＧ濃度、Ｓｉ、Ｏ等の濃度、成長速度、成長温度等を制御することで、ｎ型窒化物半導体層２の各層の炭素濃度を１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下とするとともに、ｎキャリアドープ層中のＳｉ、Ｏ等の元素を規定する。
そして窒化物半導体の各層を成長させた基板１（以下、ウェハという）を装置の処理室内にて窒素雰囲気で、６００℃〜７００℃程度のアニールを行って、ｐ型窒化物半導体層４を低抵抗化する。
【００４６】
次に、ｎ側電極（ｎ側パッド電極）７ｎを接続するためのコンタクト領域として、ｎ型窒化物半導体層２の一部を露出させる。そして、アニール後のウェハ上にフォトレジストにて所定の形状のマスクを形成して、反応性イオンエッチング（ＲＩＥ）にて、ｐ型窒化物半導体層４および活性層３、さらにｎ型窒化物半導体層２の一部を除去して、ｎ型窒化物半導体層２の表面にｎ側コンタクト層を露出させる。そしてエッチングの後、レジストを除去する。なお、コンタクト領域と同時に、窒化物半導体素子１０（チップ）の周縁部（スクライブ領域）をエッチングしてもよい。
【００４７】
その後、ウェハの全面に、透光性電極６としてＩＴＯ膜をスパッタリング装置にて成膜する。そして、フォトレジストにて、ＩＴＯ膜上にその下のｐ型窒化物半導体層４の平面視形状（図１（ａ）参照）に対応した形状のマスクを形成し、エッチングして、ｐ型窒化物半導体層４上に透光性電極６を形成する。そしてエッチングを行なうが、この際、エッチングにより、透光性電極６におけるｐ側パッド電極７ｐが設けられる部位を除去し、その後、レジストを除去する。次に、窒素雰囲気で５００℃程度のアニールを行って、透光性電極６（ＩＴＯ膜）のｐ型窒化物半導体層４とのオーミック接触性、および前記コンタクト領域の露出させたｎ型窒化物半導体層２の、ｎ側パッド電極７ｎへのオーミック接触性を、それぞれ向上させる。
【００４８】
次に、露出させたｎ型窒化物半導体層２上、および透光性電極６のそれぞれにおける所定領域を空けたマスクをフォトレジストにて形成し、このマスクの上から、スパッタリング装置にて、パッド電極７ｎ，７ｐを構成するＴｉ、Ｒｈ、Ｗ、Ａｕ、さらに下地層を構成するＷ，Ｎｉの計６層の金属膜をそれぞれ所定の膜厚ずつ連続的に成膜する。その後、レジストをその上の金属膜ごと除去すると、前記の所定領域にｎ側パッド電極７ｎ、ｐ側パッド電極７ｐが形成され（リフトオフ法）、またその上に、同じ平面視形状でＷ，Ｎｉの２層の膜が積層された状態となる。
【００４９】
次に、ＩＴＯ膜のオーミック接触性を向上させるため、窒素雰囲気で、ウェハに熱処理（アニール）を施す。熱処理の温度は、２８０℃以上とすることが好ましい。一方、温度が高過ぎると、窒化物半導体層２，３，４が熱で劣化して、ｎ型窒化物半導体層２およびｐ型窒化物半導体層４の方のオーミック接触性が低下し、さらに、窒化物半導体素子１０の発光強度が低下する等の虞があるため、熱処理の温度は５００℃以下とすることが好ましい。また、処理時間は、温度およびＴｉ層等の厚さに応じて設定されるが、１０〜２０分間程度が好ましい。
【００５０】
その後、ウェハの全面に、保護層９としてＳｉＯ2膜をスパッタリング装置にて成膜する。すなわち、ボンディング部としてパッド電極７ｎ，７ｐ上のＷ，Ｎｉの膜上の所定領域を空けたマスクをフォトレジストにて形成し、ＳｉＯ2膜をエッチングした後、レジストを除去する。残ったＳｉＯ2膜（保護層９）をマスクとしてＮｉ，Ｗをエッチングして、ボンディング部にＡｕ層を露出させる。
【００５１】
そして、ウェハをスクライブやダイシング等で分離して、１個の窒化物半導体素子１０（チップ）となる。また、チップに分離する前に、ウェハの裏面から基板１を研削（バックグラインド）して所望の厚さとなるまで薄く加工してもよい。
【００５２】
以上の工程による本発明に係る半導体素子のパッド電極の製造方法は、前記の実施形態に係る窒化物半導体素子について、ｐ側、ｎ側のそれぞれにパッド電極を同時に形成することができるため、生産性が向上する。
【実施例】
【００５３】
以下実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限を受けるものではなく、本発明の趣旨に適合し得る範囲で適宜変更を加えて実施することも可能であり、それらは何れも本発明の技術的範囲に含まれる。
【００５４】
［第１実施例］
基板上に、ＭＯＣＶＤ反応装置にて、図４に示す各層を構成するそれぞれの窒化物半導体を順次成長させて図４に示す構造のサンプルを作製した。
ここで、各サンプルにおいて、窒化物半導体の成長時の原料（トリメチルガリウム：ＴＭＧ）濃度を変更した。なお、その他の温度、ＧａＮのＮ源のＮＨ３流量等は一定である。なお、その他の温度としては、具体的にはｎ層形成時：１１００〜１２５０℃程度、発光層（活性層）形成時：８００〜９００℃程度、ｐ層形成時：８００〜１０００℃程度である。そして、各サンプルのＳｉ−ｄｏｐｅｄ ＧａＮ層（３００ｎｍ）における、ＴＭＧ濃度とＣ濃度を、二次イオン質量分析装置（ＡＭＥＴＥＫ社製  ＳＩＭＳ４５５０）を用いて測定した。
ＴＭＧ濃度とＣ濃度の関係を図５に示す。図５に示すように、ＴＭＧ濃度が高いほど、Ｃ濃度が上昇していることがわかる。これにより、ＴＭＧ濃度によりＣ濃度を制御できることがわかる。
【００５５】
［第２実施例］
第１実施例と同一のサンプルを第１実施例と同様の方法で作製し、印加電流（順電流（Ｉｆ））を増加させたときの順電圧（Ｖｆ）を確認した。ＩｆとＶｆの関係を図６、７に示す。なお、図７のＹ軸は、図６の矢印のラインのＶｆ値をプロットしたものである（０．０５ｍＡ時）。また、サイリスタ発生ラインは、図６のデータ、および図７の近似曲線から予測したものである。そして、近似曲線がこのラインとほぼ重複する箇所である、Ｃ濃度（ａｔｏｍｓ／ｃｍ３）が「１．２０Ｅ＋１８」では、サイリスタの発生が抑制できているといえる。
【００５６】
図６、７に示すように、Ｃ濃度とサイリスタ発生との間に相関が見られた。
すなわち、図６に示すように、Ｃ濃度（ａｔｏｍｓ／ｃｍ３）が「１．２０×１０１８」以下、つまり「１．２０Ｅ＋１８」以下である、「８．５０Ｅ＋１７」、「１．１０Ｅ＋１８」のサンプルでは、印加電流の増加に伴い、電圧も上昇している。一方、「１．７２Ｅ＋１８」、「１．９２Ｅ＋１８」のサンプルでは、Ｉｆが所定の値では、印加電流の増加に反して電圧が降下している。具体的には、「１．７２Ｅ＋１８」では約０．０５ｍＡ以上０．５ｍＡ以下、「１．９２Ｅ＋１８」では約０．１ｍＡ以上となると、Ｉｆの増加に伴い、Ｖｆの値が小さくなっている。すなわち、「１．１０Ｅ＋１８」まではサイリスタが発生せず、それ以上になると発生する可能性が出てくるということを示している。
また、図７に示すように、Ｃ濃度が「１．２０Ｅ＋１８」以下であれば、サイリスタの発生が抑制できることがわかる。
【００５７】
［第３実施例］
基板上に、ＭＯＣＶＤ反応装置にて、図４に示す各層を構成するそれぞれの窒化物半導体を順次成長させて図４に示す構造のサンプルを作製した。
ここで、各サンプルにおいて、窒化物半導体の成長時の温度を変更した。なお、その他の原料濃度、ＧａＮのＮ源のＮＨ３流量等は一定である。なお、原料濃度としては、ＴＭＧ １５０〜２００μｍｏｌ／ｓｅｃ程度である。
これらのサンプルについて、印加電流（順電流（Ｉｆ））を増加させたときの順電圧（Ｖｆ）を確認した。ＩｆとＶｆの関係を図８に示す。なお、図８において、「１１３０⇒１１２０℃」、「１１３０⇒１１１０℃」は、それぞれ、成長時に１１３０℃から１１２０℃まで温度を下げたもの、１１３０℃から１１１０℃まで温度を下げたものである。
図８に示すように、成長温度が低いほど、サイリスタ特性が強い傾向が見られた。すなわち、「１１３０℃」と「１１３０⇒１１２０℃」とでは、サイリスタ特性について大差はないが、「１１３０⇒１１１０℃」では、サイリスタ特性が悪化する傾向にあった。そして、Ｃ濃度の評価はしていないが、成長温度が低いほどＣ濃度が高いと思われる。
【００５８】
以上の結果から、ＴＭＧ濃度や成長温度を制御することで、Ｃ濃度を制御できることがわかる。また、ｎ型窒化半導体層を構成する各層中のＣ濃度を１．２０×１０１８ａｔｏｍｓ／ｃｍ３以下とすることで、サイリスタの発生を抑制できることがわかる。
【００５９】
以上、本発明について実施の形態および実施例を示して詳細に説明したが、本発明の趣旨は前記した内容に限定されることなく、その権利範囲は特許請求の範囲の記載に基づいて広く解釈しなければならない。なお、本発明の内容は、前記した記載に基づいて広く改変・変更等することが可能であることはいうまでもない。
【００６０】
例えば、窒化物半導体素子の構造は、前記説明したものに限定されず、本発明の主旨を逸脱しない範囲において、適宜他の構造としてもよい。また、ｎ型窒化物半導体層をはじめとする窒化物半導体層の構造は、前記説明したものに限定されず、本発明の主旨を逸脱しない範囲において、適宜他の構造としてもよい。
例えば、窒化物半導体層を構成する層としては、ＡｌＧａＮよりなるバッファ層、ドープレスＧａＮ層、Ｓｉドープｎ型ＧａＮよりなるｎ側コンタクト層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた超格子層、ＧａＮ層とＩｎＧａＮ層とを交互に積層させた多重量子井戸構造の活性層、ＭｇドープＡｌＧａＮ層とＭｇドープＩｎＧａＮ層とを交互に積層させた超格子層、ＭｇドープＧａＮよりなるｐ側コンタクト層、等としてもよい。
【産業上の利用可能性】
【００６１】
本発明に係る窒化物半導体素子は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機等、種々の発光装置に使用することができる。
【符号の説明】
【００６２】
１０    窒化物半導体素子
１      基板
２      ｎ型窒化物半導体層
３      活性層
４      ｐ型窒化物半導体層
５      ｐ側電極
６      透光性電極
７ｐ    ｐ側パッド電極
７ｎ    ｎ側電極（ｎ側パッド電極）
７      パッド電極
９      保護層
【図１】
0005853779.tif 000002
【図２】
0005853779.tif 000003
【図３】
0005853779.tif 000004
【図４】
0005853779.tif 000005
【図５】
0005853779.tif 000006
【図６】
0005853779.tif 000007
【図７】
0005853779.tif 000008
【図８】
0005853779.tif 000009