(57)【特許請求の範囲】
【請求項１】
Ｎ：１（Ｎは２以上の整数）の抵抗値を有する第１抵抗および第２抵抗を備え、
前記第１抵抗は、
長さＬ、幅Ｗの第１抵抗体と、
前記第１抵抗体の一端に形成された第１コンタクトと、
前記第１抵抗体の他端に形成された第２コンタクトと、
を備え、
前記第２抵抗は、
長さＬ／Ｎ、幅Ｗの第２抵抗体と、
前記第２抵抗体の一端に形成されたＮ個の第１コンタクトと、
前記第２抵抗体の他端に形成されたＮ個の第２コンタクトと、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記Ｎ個の第１コンタクトおよび前記Ｎ個の第２コンタクトはそれぞれ、前記第２抵抗の幅方向に配置されることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記Ｎ個の第１コンタクトおよび前記Ｎ個の第２コンタクトはそれぞれ、前記第２抵抗体の幅に収まらないとき、幅方向と長さ方向にマトリクス状に配置されることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
Ｎ：１（Ｎは実数）の抵抗値を有する第１抵抗および第２抵抗を備え、
前記第１抵抗は、
長さＬ、幅Ｗの第１抵抗体と、
前記第１抵抗体の一端に形成された第１コンタクトと、
前記第１抵抗体の他端に形成された第２コンタクトと、
を備え、
前記第２抵抗は、
長さＬ／Ｎ、幅Ｗの第２抵抗体と、
前記第２抵抗体の一端に形成されたＭ個（Ｍは、実数Ｎに近い２以上の整数）の第１コンタクトと、
前記第２抵抗体の他端に形成されたＭ個の第２コンタクトと、
を備えることを特徴とする半導体集積回路。
【請求項５】
前記Ｍ個の第１コンタクトおよび前記Ｍ個の第２コンタクトはそれぞれ、前記第２抵抗体の幅方向に配置されることを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
前記Ｍ個の第１コンタクトおよび前記Ｍ個の第２コンタクトはそれぞれ、前記第２抵抗体の幅に収まらないとき、幅方向と長さ方向にマトリクス状に配置されることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
前記第１抵抗の前記第２コンタクトと前記第２抵抗の複数の前記第１コンタクトは、配線を介して互いに接続され、前記配線を出力とする分圧回路が構成されることを特徴とする請求項１から６のいずれかに記載の半導体集積回路。
【請求項８】
前記第１抵抗体および前記第２抵抗体は、不純物がドーピングされた拡散層、あるいはポリシリコンで形成されることを特徴とする請求項１から７のいずれかに記載の半導体集積回路。
【請求項９】
前記第１抵抗の前記第１コンタクトおよび前記第２コンタクトはそれぞれ、前記第１抵抗体の幅Ｗよりも狭い幅にて、配線と接続されており、
前記第２抵抗の前記Ｎ個の第１コンタクトおよび前記Ｎ個の第２コンタクトはそれぞれ、前記第１抵抗体の幅Ｗよりも広い幅にて、配線と接続されていることを特徴とする請求項１から８のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に抵抗に関する。
【背景技術】
【０００２】
図１（ａ）、（ｂ）は、半導体集積回路に形成される抵抗素子の構造を示す図である。抵抗素子は、抵抗体１０と、コンタクト（コンタクトホールともいう）１２を有する。抵抗体１０は、シリコンの拡散層、もしくは多結晶シリコン（ポリシリコン）で構成される。コンタクト１２は、抵抗体１０と配線１４の間を接続する。
【０００３】
半導体集積回路において、複数の抵抗の抵抗値に関して、相対的な精度（比精度という）が要求される場合がある。たとえば、ある電圧を所定の比率で分圧する分圧回路は、直列に接続された複数の抵抗、すなわち抵抗ストリングを有する。たとえば分圧比１／３の分圧回路は、単位抵抗値をＲとしたときに、抵抗値２Ｒ、Ｒを有する２つの抵抗を直列に接続することで構成できる。
【０００４】
図１（ａ）に示すように、抵抗値がＮ：１（Ｎは整数）である２つの抵抗Ｒ１、Ｒ２は、抵抗体１０の長さをＮ：１とすることで形成される。図１（ａ）には、Ｎ＝２の例が示される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０９７７号公報
【特許文献２】特開２００６−３０４５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実際にはコンタクト１２もある程度の抵抗成分Ｒｃｏｎｔを有する。したがって、図１（ａ）の抵抗Ｒ１、Ｒ２それぞれの抵抗値Ｒ１、Ｒ２は、式（１）、（２）で与えられる。
Ｒ１＝２Ｒ＋２×Ｒｃｏｎｔ
Ｒ２＝Ｒ＋２×Ｒｃｏｎｔ
したがって、厳密にはそれらの抵抗値の比は２：１にはならない。
【０００７】
図１（ｂ）は、抵抗の別の構成を示す。図１（ｂ）では、同じ長さ、同じ幅の抵抗体１０を２個配置し、それらを並列に接続することにより、第２抵抗Ｒ２が形成される。この構造では、コンタクト１２を考慮した抵抗値の比を２：１とすることができるが、図１（ａ）に比べて抵抗の面積が大きくなってしまう。
【０００８】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、半導体集積回路における抵抗の比精度の改善にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、半導体集積回路に関する。この半導体集積回路は、Ｎ：１（Ｎは整数）の抵抗値を有する第１抵抗および第２抵抗を備える。第１抵抗は、長さＬ、幅Ｗの第１抵抗体と、第１抵抗体の一端に形成された第１コンタクトと、第１抵抗体の他端に形成された第２コンタクトと、を備える。第２抵抗は、長さＬ／Ｎ、幅Ｗの第２抵抗体と、第２抵抗体の一端に形成されたＮ個の第１コンタクトと、第２抵抗体の他端に形成されたＮ個の第２コンタクトと、を備える。
【００１０】
この態様によれば、コンタクトを含めた抵抗値の比をＮ：１とすることができ、回路面積の増大も抑制することができる。
【００１１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、半導体集積回路における抵抗の比精度を改善できる。
【図面の簡単な説明】
【００１３】
【図１】図１（ａ）、（ｂ）は、半導体集積回路に形成される抵抗素子の構造を示す図である。
【図２】実施の形態に係る半導体集積回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１５】
図２は、実施の形態に係る半導体集積回路の構成を示す図である。半導体集積回路１は、シリコンあるいは化合物の半導体基板に形成される。以下、基板はシリコンであるとする。
【００１６】
半導体集積回路１は、第１抵抗Ｒ１および第２抵抗Ｒ２を備える。第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値の比は、Ｒ１：Ｒ２＝Ｎ：１であり、Ｎは整数である。当然のことながら、半導体集積回路１は第１抵抗Ｒ１、第２抵抗Ｒ２以外の回路素子も有するが、それらは省略している。本実施の形態では、Ｎ＝２が示される。
【００１７】
第１抵抗Ｒ１、第２抵抗Ｒ２の接続形態は特に限定されず、たとえば、それらは直列に接続されて分圧回路を構成してもよいし、Ｒ−２Ｒ型Ｄ／Ａコンバータなどに利用することができ、Ｎ：１の比精度が要求されるさまざまな用途に適用可能である。
【００１８】
第１抵抗Ｒ１は、第１抵抗体１０、第１コンタクト１２ａ、第２コンタクト１２ｂを備える。第１抵抗体１０は、長さＬ、幅Ｗを有する。第１抵抗体１０は、不純物がドーピングされた拡散層、あるいはポリシリコンで形成される。第１コンタクト１２ａは、第１抵抗体１０の一端に形成され、第２コンタクト１２ｂは、第１抵抗体１０の他端に形成される。
【００１９】
抵抗体１０の長さＬは、第１コンタクト１２ａと第２コンタクト１２ｂの中心間の距離で定義してもよいし、第１コンタクト１２ａと第２コンタクト１２ｂの隣接する内側の辺の間の距離で定義してもよい。抵抗体１０の長さＬの定義は、プロセスの設計ルールに従う。
【００２０】
第２抵抗Ｒ２の第２抵抗体１０は、長さＬ／Ｎ、幅Ｗを有する。第２抵抗体１０の一端には、Ｎ個の第１コンタクト１２ａが形成され、第２抵抗体１０の他端には、Ｎ個の第２コンタクト１２ｂが形成される。Ｎ個のコンタクト１２ａ、Ｎ個の第２コンタクト１２ｂは、いずれも第２抵抗体１０の幅Ｗ方向に配置される。なお、コンタクトの個数Ｎが多く、第２抵抗体１０の幅Ｗに収まらない場合、複数のコンタクトを幅Ｗ方向と長さ方向Ｌにマトリクス状に配置してもよい。
【００２１】
以上が半導体集積回路１の構成である。
【００２２】
第１抵抗Ｒ１のコンタクトを含めた抵抗値Ｒ１は、式（３）で与えられる。
Ｒ１＝Ｒ＋Ｒｃｏｎｔ×２      …（３）
また第２抵抗Ｒ２の抵抗値Ｒ２は、式（４）で与えられる。
Ｒ２＝Ｒ／２＋Ｒｃｏｎｔ／２×２＝Ｒ／２＋Ｒｃｏｎｔ      …（４）
【００２３】
したがって、Ｒ１：Ｒ２＝２：１となる。
【００２４】
Ｎが２以外の場合に一般化すると、第１抵抗Ｒ１のコンタクトを含めた抵抗値Ｒ１は、式（５）で与えられる。
Ｒ１＝Ｒ＋Ｒｃｏｎｔ×２      …（５）
また第２抵抗Ｒ２の抵抗値Ｒ２は、式（６）で与えられる。
Ｒ２＝Ｒ／Ｎ＋Ｒｃｏｎｔ／Ｎ×２＝（Ｒ＋Ｒｃｏｎｔ×２）／Ｎ      …（６）
したがって、Ｒ１：Ｒ２＝Ｎ：１が成り立つ。
【００２５】
第１抵抗Ｒ１、第２抵抗Ｒ２が同じ半導体基板上に近接して配置される場合、第２抵抗体１０と第２抵抗体１０は、プロセスばらつきや温度変動に応じて、同じ割合αで変動する。同様に、第１抵抗Ｒ１のコンタクト１２と第２抵抗Ｒ２のコンタクト１２も、プロセスばらつきや温度変動に応じて、同じ割合βで変動する。いま、抵抗体１０の抵抗値Ｒの設計値をＲｎｏｍ、その相対的な変動係数をα、コンタクトの抵抗値の設計をＲｃｏｎｔ＿ｎｏｍ、その相対的な変動係数をβと書くとき、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値Ｒ１’、Ｒ２’は、式（７）、（８）で与えられる。
Ｒ１’＝Ｒｎｏｍ×α＋Ｒｃｏｎｔ＿ｎｏｍ×β×２      …（７）
Ｒ２’＝Ｒｎｏｍ×α／Ｎ＋Ｒｃｏｎｔ＿ｎｏｍ／Ｎ×β×２
＝（Ｒｎｏｍ×α＋Ｒｃｏｎｔ＿ｎｏｍ×β×２）／Ｎ    …（８）
【００２６】
したがって、図２の半導体集積回路１によれば、プロセスばらつきや温度変動にさらされても、第１抵抗Ｒ１と第２抵抗Ｒ２の抵抗値の比をＮ：１に保つことができる。
【００２７】
また、図２の第２抵抗Ｒ２は、図１（ｂ）の第２抵抗Ｒ２に比べて、長さが実質的に１／Ｎ倍となるため、回路面積を削減できる。
【００２８】
実施の形態では、Ｎが整数の場合を説明したが、本発明は非整数の、つまり任意の実数のＮに適用可能である。この場合、第２抵抗Ｒ２に設ける第１コンタクト１２ａ、第２コンタクト１２ｂそれぞれの個数Ｍを、実数Ｎに最も近い整数とすればよい。
【００２９】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００３０】
１…半導体集積回路、２…抵抗、１０…抵抗体、１２…コンタクト、Ｒ１…第１抵抗、Ｒ２…第２抵抗、１２ａ…第１コンタクト、１２ｂ…第２コンタクト。
【図１】
0005912357.tif 000002
【図２】
0005912357.tif 000003