(57)【特許請求の範囲】
【請求項１】
行列状に複数の配線が配置される表示パネル用回路基板であって、
前記配線のうち列状に設けられる信号線と、
前記信号線ごとに１つ設けられ、第１電極、前記信号線と接続される第２電極、及び、当該第１電極と当該第２電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、
前記複数のスイッチ素子について、隣接する２以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに１つ設けられ、当該検査ブロック内の前記第１電極同士を電気的に接続する、複数の端子配線と、
前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、
前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも１つの前記第１電極の一部表面を露出させる第１コンタクトホール及び当該検査ブロック内のすべての前記第２電極の一部表面を露出させる第２コンタクトホールを有する絶縁層と
を備える表示パネル用回路基板。
【請求項２】
さらに、前記複数の検査ブロックのそれぞれについて、前記第１コンタクトホールと前記第２コンタクトホールとを介して、当該検査ブロック内の少なくとも１つの前記第１電極と当該検査ブロック内の少なくとも２つの前記第２電極とを電気的に接続する導電層を備える
請求項１に記載の表示パネル用回路基板。
【請求項３】
前記導電層は、前記複数の検査ブロックのそれぞれについて、前記第１コンタクトホールと前記第２コンタクトホールとを介して、当該検査ブロック内の少なくとも１つの前記第１電極と当該検査ブロック内のすべての前記第２電極とを電気的に接続している
請求項２に記載の表示パネル用回路基板。
【請求項４】
前記複数の検査ブロックには、第１検査ブロックと第２検査ブロックとが含まれ、
前記複数の検査ブロックのそれぞれには、前記スイッチ素子として、異なる前記信号線に対応して設けられた第１スイッチ素子と第２スイッチ素子とが含まれ、
前記表示パネル用回路基板はさらに、
前記第１検査ブロックの前記第１スイッチ素子の第２電極、前記第２検査ブロックの前記第１スイッチ素子の第２電極及び前記第１検査ブロックの前記スイッチ素子のいずれかの第１電極を電気的に接続する第１導電層と、
前記第１検査ブロックの前記第２スイッチ素子の第２電極、前記第２検査ブロックの前記第２スイッチ素子の第２電極及び前記第２検査ブロックの前記スイッチ素子のいずれかの第１電極を電気的に接続する第２導電層とを備える
請求項１に記載の表示パネル用回路基板。
【請求項５】
請求項１〜４のいずれか１項に記載の表示パネル用回路基板と、
前記表示パネル用回路基板上に形成された発光層と
を備える表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネル等の表示パネル用の回路基板及び表示パネルに関し、特に、画素回路の個別検査と束ね検査とを効率的に切り替えることを可能にする表示パネル用回路基板等に関する。
【背景技術】
【０００２】
有機ＥＬ等を発光素子とする表示パネルに用いられる、行列状に複数の配線が配置された回路基板（以下、このような回路基板を「表示パネル用回路基板」という。）では、発光素子が行列状に配置される表示領域の周縁に、検査回路が設けられる。ここで、表示パネル用回路基板とは、発光素子を駆動するための回路及び配線が施された基板であり、必ずしも、発光素子が実装されている必要はない。また、検査回路とは、表示領域を走る列状に設けられた信号線と、外部に設けられたテスタ等の検査装置とを接続するための接続冶具としての役割を果たす回路である。このような検査回路は、表示パネル用回路基板が備える画素回路の検査に用いられる。そして、多くの場合、表示パネル用回路基板上に発光素子が実装されて表示パネル（製品）として出荷される前に、表示パネル用回路基板の周縁部が切除されることで、表示パネル用回路基板から除去される。
【０００３】
このような検査回路に関して従来、表示領域に設けられた信号線などの配線ごとにテストスイッチを表示領域の周縁に配置し、当該テストスイッチを介して信号線などの配線に信号を供給することで、発光素子を駆動するための回路や配線などの検査を行うようにしている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２２１５９８号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような特許文献１の技術では、ドレイン信号線の断線を検査する場合とドレイン信号線の全体としてショートを検査する場合とでそれぞれの回路を設置する必要がある。
【０００６】
そこで、本発明は、このような問題に鑑みてなされたものであり、画素回路の個別検査と束ね検査の両方に対応することができる表示パネル用回路基板等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る表示パネル用回路基板の一形態は、行列状に複数の配線が配置される表示パネル用回路基板であって、前記配線のうち列状に設けられる信号線と、前記信号線ごとに１つ設けられ、第１電極、前記信号線と接続される第２電極、及び、当該第１電極と当該第２電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、前記複数のスイッチ素子について、隣接する２以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに１つ設けられ、当該検査ブロック内の前記第１電極同士を電気的に接続する、複数の端子配線と、前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも１つの前記第１電極の一部表面を露出させる第１コンタクトホール及び当該検査ブロック内のすべての前記第２電極の一部表面を露出させる第２コンタクトホールを有する絶縁層とを備える。
【発明の効果】
【０００８】
本発明により、トランジスタの電極及び配線パターンを形成するためのフォトマスクを切り替えることなく、画素回路の個別検査と束ね検査の両方に対応することができる。つまり、２種類のフォトマスクを用意して開発段階と量産段階とで切り替えるという必要がなくなり、コストが削減されるとともに、開発段階と量産段階との切り替えに要する時間が短縮化される。
【０００９】
よって、有機ＥＬ表示パネルの量産化が待望される今日において、本発明の実用的価値は極めて高い。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る表示パネル用回路基板の全体を示す図
【図２】（ａ）は、同表示パネル用回路基板が備える検査回路の回路図、（ｂ）は、その検査回路を構成する各スイッチ素子の断面図
【図３】同表示パネル用回路基板及び表示パネルの製造フローを示す図
【図４Ａ】同表示パネル用回路基板の製造（電極・配線パターンの形成）に用いられるフォトマスクの概略図
【図４Ｂ】同表示パネルの製造（電極・配線パターンの形成）に用いられるフォトマスクの概略図
【図５】（ａ）は、同表示パネルが備える検査回路の回路図、（ｂ）は、その検査回路を構成するスイッチ素子の断面図
【図６】同表示パネル用回路基板を用いた表示パネルの開発フローを示す図
【図７】変形例における表示パネルが備える検査回路の回路図
【図８】変形例における同表示パネル用回路基板及び表示パネルの製造フローを示す図
【図９Ａ】本発明の課題を説明するための、表示パネル用回路基板が備える個別検査用の検査回路の回路図
【図９Ｂ】本発明の課題を説明するための、表示パネル用回路基板が備える束ね検査用の検査回路の回路図
【図１０Ａ】本発明の課題を説明するための、個別検査用の検査回路を製造するための開発検査用マスクの概略図
【図１０Ｂ】本発明の課題を説明するための、量産検査用の検査回路を製造するための量産検査用マスクの概略図
【図１１】本発明の課題を説明するための、表示パネル用回路基板を用いた表示パネルの開発フローを示す図
【発明を実施するための形態】
【００１１】
本発明に係る表示パネル用回路基板の一形態は、行列状に複数の配線が配置される表示パネル用回路基板であって、前記配線のうち列状に設けられる信号線と、前記信号線ごとに１つ設けられ、第１電極、前記信号線と接続される第２電極、及び、当該第１電極と当該第２電極とを電気的に接続又は非接続にするための制御信号が入力される制御電極を有する、複数のスイッチ素子と、前記複数のスイッチ素子について、隣接する２以上の前記スイッチ素子ごとにまとめられた単位のそれぞれを検査ブロックとしたときに、検査ブロックごとに１つ設けられ、当該検査ブロック内の前記第１電極同士を電気的に接続する、複数の端子配線と、前記複数の端子配線のそれぞれから延設される、複数のテスト端子と、前記複数のスイッチ素子を覆い、前記複数の検査ブロックのそれぞれについて、当該検査ブロック内の少なくとも１つの前記第１電極の一部表面を露出させる第１コンタクトホール及び当該検査ブロック内のすべての前記第２電極の一部表面を露出させる第２コンタクトホールを有する絶縁層とを備える。
【００１２】
これにより、発光素子が実装される前の段階（開発段階）においては、表示パネル用回路基板に形成された個別検査用の検査回路を用いて画素回路の個別検査を行うことができる。そして、このような表示パネル用回路基板上に発光素子を実装する段階（量産段階）において、検査回路に設けられた第１コンタクトホール及び第２コンタクトホールを介してスイッチ素子を短絡させる処理を施すだけで、個別検査用の検査回路が束ね検査用の検査回路に変わるので、その検査回路を用いて、発光素子が実装された表示パネルが備える画素回路の束ね検査が可能になる。
【００１３】
つまり、このような表示パネル用回路基板によれば、発光素子を実装する前の段階（開発段階）においては個別検査が可能であり、一方、発光素子を実装した後の段階（量産段階）においては束ね検査が可能となる。よって、トランジスタの電極及び配線パターンを形成するためのフォトマスクを２種類用意して開発段階と量産段階とで切り替えるという必要がなくなり、コストが削減されるとともに、開発段階と量産段階との切り替えに要する時間が短縮化される。
【００１４】
ここで、束ね検査用の検査回路を形成するために、さらに、前記複数の検査ブロックのそれぞれについて、前記第１コンタクトホールと前記第２コンタクトホールとを介して、当該検査ブロック内の少なくとも１つの前記第１電極と当該検査ブロック内の少なくとも２つの前記第２電極とを電気的に接続する導電層を備えてもよいし、前記導電層は、前記複数の検査ブロックのそれぞれについて、前記第１コンタクトホールと前記第２コンタクトホールとを介して、当該検査ブロック内の少なくとも１つの前記第１電極と当該検査ブロック内のすべての前記第２電極とを電気的に接続してもよい。
【００１５】
これにより、導電層を形成するという簡単な処理によって、個別検査用の検査回路を束ね検査用の検査回路に変えることができる。
【００１６】
また、前記複数の検査ブロックには、第１検査ブロックと第２検査ブロックとが含まれ、前記複数の検査ブロックのそれぞれには、前記スイッチ素子として、異なる前記信号線に対応して設けられた第１スイッチ素子と第２スイッチ素子とが含まれ、前記表示パネル用回路基板はさらに、前記第１検査ブロックの前記第１スイッチ素子の第２電極、前記第２検査ブロックの前記第１スイッチ素子の第２電極及び前記第１検査ブロックの前記スイッチ素子のいずれかの第１電極を電気的に接続する第１導電層と、前記第１検査ブロックの前記第２スイッチ素子の第２電極、前記第２検査ブロックの前記第２スイッチ素子の第２電極及び前記第２検査ブロックの前記スイッチ素子のいずれかの第１電極を電気的に接続する第２導電層とを備えてもよい。
【００１７】
これにより、各検査ブロックにおいて隣接する信号線は、同一のテスト端子に接続されるのではなく、異なるテスト端子に接続される。よって、一つの検査ブロックを構成する複数の信号線のうちの２つの信号線が表示領域等において短絡している場合であっても、このような配線による検査回路を用いた束ね検査によれば、その短絡を発見することができる。
【００１８】
なお、本発明は、表示パネル用回路基板として実現できるだけでなく、表示パネル用回路基板に発光素子（発光層）が形成された表示パネルとして実現したり、そのような表示パネルの製造方法として実現したりすることもできる。
【００１９】
（本発明に至った経緯）
本発明の実施の形態の説明に先立ち、本発明に至った経緯及び解決しようとする課題について詳細に説明する。
【００２０】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタの電極及び配線パターンを形成するためのフォトマスク（以下、単に「マスク」ともいう。）として、図９Ａに示される個別検査用の検査回路を形成するための、図１０Ａに示される開発検査用マスクと、図９Ｂに示される束ね検査用の検査回路を形成するための、図１０Ｂに示される量産検査用マスクの２種類を準備しておく。ここで、個別検査とは、図９Ａに示されるような検査回路を用いて、列状に走る個々の信号線に対して独立してテスト信号を与えることで、画素回路ごとに行う検査である。この個別検査は、画素回路ごとの精密な検査が可能であることから、開発段階での検査（主に、発光素子が実装される前の表示パネル用回路基板の検査）で用いられる。一方、束ね検査とは、図９Ｂに示されるような検査回路を用いて、相互に接続された複数の信号線に対して一括してテスト信号を与えることで、複数の画素回路ごとに行う検査である。この束ね検査は、複数の画素回路を単位とする高速な検査が可能であることから、量産段階での検査（主に、発光素子が実装された後の表示パネル用回路基板（つまり、表示パネル）の検査）で用いられる。
【００２１】
このように、開発段階では開発検査用マスクを用いて表示パネル用回路基板を製造し、一方、量産段階では量産検査用マスクを用いて表示パネル用回路基板（表示パネル）を製造することで、開発段階では個々の画素回路の単位での精密な検査が可能であり、一方、量産段階では複数の画素回路を単位とする高速な検査が可能となる。
【００２２】
表示パネル用回路基板を構成するトランジスタの電極及び配線パターンを形成するためのマスクとして、開発用マスクと量産用マスクの２種類を準備しておき、開発段階と量産段階とで２種類のマスクを切り替えなければならない。そのために、２種類のマスクを製造するためのコストがかかるという問題と、開発と量産との切り替え時に時間を要するという問題がある。
【００２３】
図１１は、表示パネル用回路基板の開発フローを示す図である。本図に示されるように、この特許文献１の技術によれば、開発段階では、開発用マスクを用いて開発用の表示パネル用回路基板（発光素子が実装されていない表示パネル用回路基板）を製造し（Ｓ１０）、その表示パネル用回路基板の周縁部に形成された検査回路を用いて個別検査をすることで（Ｓ１１）、量産への移行が可能か否かを判定する（Ｓ１２）。そして、量産への移行が可能（Ｓ１２でＯＫ）と判定できるまで、開発用の表示パネル用回路基板の製造（Ｓ１０）と個別検査（Ｓ１１）とを繰り返す。
【００２４】
量産への移行が可能と判定できた場合には（Ｓ１２でＯＫ）、これまで用いてきた開発用マスクを量産用マスクに入れ替えた後に（Ｓ１３）、量産用の表示パネル用回路基板（発光素子が実装された表示パネル用回路基板、つまり、表示パネル）を製造し（Ｓ１４）、その表示パネル用回路基板の周縁部に形成された検査回路を用いて束ね検査をする（Ｓ１５）。なお、量産用の束ね検査に合格した後は、表示パネルとして出荷されるまでに、表示パネル用回路基板から検査回路の部分（基板の周縁部）が切除される。
【００２５】
このように、個別検査と束ね検査とを切り替えることが可能になるが、開発用マスクと量産用マスクの２種類を準備しておかなければならないし、開発段階と量産段階とで２種類のマスクを切り替えなければならない。このようなマスクの切り替えについては、開発段階から量産段階への切り替え時だけでなく、量産を開始した後に不良解析等の精密な検査が必要になったために個別検査をする必要が生じた時にも、マスクを切り替える必要が生じ、そのために生産タクトが大きくなってしまう。本発明は、このような課題に鑑みてなされたものである。
【００２６】
以下、本発明に係る表示パネル用回路基板、表示パネル及びその製造方法の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００２７】
図１は、本発明に係る表示パネル用回路基板３０の全体を示す図である。この表示パネル用回路基板３０は、有機ＥＬ素子が実装される前の段階における回路基板、つまり、有機ＥＬ素子を駆動するための回路及び配線が施された有機ＥＬ表示パネル用の回路基板であり、表示領域３０ａと、周縁部３０ｂとを有する。
【００２８】
表示領域３０ａは、本図に示されるような画素回路１０が２次元状に形成される領域である。画素回路１０は、図１に示されるように接続された、電源線１１、走査線１２、信号線１３、選択用ＴＦＴ１５、駆動用ＴＦＴ、容量１９、有機ＥＬ素子１７及び基準電源線１８から構成される。ただし、この表示パネル用回路基板３０の画素回路１０には、有機ＥＬ素子１７及び基準電源線１８が未だ実装されていない。
【００２９】
周縁部３０ｂは、その表示領域３０ａを列状に走る信号線１３を検査するための検査回路４０が実装された領域である。
【００３０】
なお、図１には、表示パネル用回路基板３０の検査回路４０内に設けられたテスト端子（パッド）にプロービングするプローバ３１、及び、プローバ３１を介して表示パネル用回路基板３０にテスト信号を与えたり表示パネル用回路基板３０における信号を計測したりするテスタ３２も併せて図示されている。
【００３１】
この表示パネル用回路基板３０は、表示領域３０ａを列状に走る複数の信号線１３を個別に用いて画素回路１０を個別に検査（つまり、個別検査）をすることが可能な開発用の回路基板である。この表示パネル用回路基板３０の周縁部３０ｂには、検査回路として、個別検査用の検査回路４０が形成されている。ただし、後述のように、この検査回路４０には、検査回路４０に含まれるスイッチ素子（トランジスタ）の両端を、後の工程（有機ＥＬ素子を実装する工程）において、短絡できるように、コンタクトホールが形成されている。つまり、この表示パネル用回路基板３０は、その上に有機ＥＬ素子が実装されるときに、同時に、検査回路４０に含まれるスイッチ素子（トランジスタ）の両端を短絡する処理が施されることで、数本の信号線１３をまとめて（短絡させて）用いる束ね検査が可能な量産用の回路基板となる。以下、表示パネル用回路基板３０の詳細な構造を説明する。
【００３２】
図２は、本実施の形態における表示パネル用回路基板３０が備える検査回路４０の詳細を示す図である。図２の（ａ）は、検査回路４０の回路図を示し、図２の（ｂ）は、検査回路４０を構成する各スイッチ素子の断面を示す。
【００３３】
この表示パネル用回路基板３０は、行列状に複数の配線が配置される表示パネル用回路基板であって、（１）配線のうち列状に設けられる信号線４１と、（２）信号線４１ごとに１つ設けられ、第１電極４６、信号線４１と接続される第２電極４２、及び、第１電極４６と第２電極４２とを電気的に接続又は非接続にするための制御信号が入力される制御電極４５を有する複数のスイッチ素子４７と、（３）複数のスイッチ素子４７について、隣接する２以上のスイッチ素子４７ごとにまとめられた単位のそれぞれを検査ブロック５０としたときに、検査ブロック５０ごとに１つ設けられ、検査ブロック５０内の第１電極４６同士を電気的に接続する複数の端子配線４８と、（４）複数の端子配線４８のそれぞれから延設される複数のテスト端子４９と、（５）複数のスイッチ素子４７を覆い、複数の検査ブロック５０のそれぞれについて、検査ブロック５０内の少なくとも１つの第１電極４６の一部表面を露出させる第１コンタクトホール６６及び検査ブロック５０内のすべての第２電極４２の一部表面を露出させる第２コンタクトホール６２を有する絶縁層６０とを備える。
【００３４】
より詳しくは、図２の（ａ）に示されるように、本実施の形態では、６本の信号線１３ごとに１つの検査ブロック５０が構成されている。この検査ブロック５０は、束ね検査における「束ね」の単位であり、本明細書では、一つの検査ブロック５０は、端子配線４８によって束ねられている６本の信号線４１を指す。図２の（ａ）において、スイッチ素子４７の第１電極４６と第２電極４２とを結ぶ点線は、この表示パネル用回路基板３０の上に有機ＥＬ素子１７を形成する工程（つまり、量産工程）が行われるときに同時に短絡される導電パスを示している。なお、この検査回路４０には、各スイッチ素子４７の制御電極４５に接続される配線（選択制御線及びテスト端子）が信号線４１と直交する方向に配置されているが、図２の（ａ）では、その図示が省略されている。
【００３５】
また、図２の（ｂ）に示されるように、スイッチ素子４７は、本実施の形態では、基板６５上に形成されたＴＦＴであり、制御電極４５としてのゲート電極、ゲート絶縁膜４４、チャネル層４３、第１電極４６としてのソース電極、及び、第２電極４２としてのドレイン電極から構成される。絶縁層６０は、パシベーション層（あるいは、層間絶縁層）であり、第１電極４６に達する第１コンタクトホール６６及び第２電極４２に達する第２コンタクトホール６２を有する。なお、本実施の形態では、第１コンタクトホール６６及び第２コンタクトホール６２は、絶縁層６０を貫通する孔であるが、第１コンタクトホール６６及び第２コンタクトホール６２内に導電体が充填されていてもよい。
【００３６】
図３は、本実施の形態における表示パネル用回路基板３０を含む表示パネルの製造フローを示す図である。なお、本明細書では、表示パネルとは、表示パネル用回路基板のうち、その上に発光素子が実装されたものをいう。また、本図の各ステップには、表示パネル用回路基板３０の画素回路１０を形成するための処理（図面における左側）と、その処理と同時に行われる検査回路４０を形成するための処理（図面における右側）とが示されている。
【００３７】
まず、基板上に、画素回路１０及び検査回路４０のためのＴＦＴが形成される（Ｓ２０）。この工程には、ＴＦＴの電極（ソース電極、ドレイン電極）及び配線パターンの形成が含まれる。本実施の形態では、図４Ａに示されるような１種類のフォトマスク６８を用いて、画素回路１０及び検査回路４０を構成するＴＦＴの電極及び配線パターンが形成される。この工程により、表示パネル用回路基板３０の周縁部３０ｂでは、図２の（ａ）に示される検査回路４０及び図２の（ｂ）に示されるＴＦＴ層６１が形成される。
【００３８】
次に、いま形成された画素回路１０及び検査回路４０におけるＴＦＴ及び配線パターンを覆う絶縁層（パシベーション層、保護層、あるいは、層間絶縁層とも呼ばれる層）が形成される（Ｓ２１）。この工程により、表示パネル用回路基板３０の周縁部３０ｂでは、図２の（ｂ）に示される絶縁層６０（第１コンタクトホール６６及び第２コンタクトホール６２を含む絶縁層６０）が形成される。
【００３９】
以上の２つの工程（Ｓ２０及びＳ２１）によって、本実施の形態における表示パネル用回路基板３０、つまり、有機ＥＬ素子１７が実装されていない表示パネル用回路基板３０が完成する。この表示パネル用回路基板３０の周縁部３０ｂには、個別検査用の検査回路４０が形成されているので、プローバ３１及びテスタ３２を用いて、個々の信号線１３ごとにテスト信号を与えたり信号を計測したりすることで、個々の画素回路１０の容量等を測定する個別検査が可能となる。これら２つの工程（Ｓ２０及びＳ２１）を「ＴＦＴ工程」とも呼ぶ。
【００４０】
ＴＦＴ工程における個別検査において量産が可能と判断された場合には、続いて、以下のステップＳ２２〜Ｓ２４からなる工程（以下、これらの工程を「ＥＬ工程」とも呼ぶ）が行われる。
【００４１】
まず、ＴＦＴ工程で完成した表示パネル用回路基板３０の表示領域３０ａ上に、下部電極層を形成する（Ｓ２２）。ここで、下部電極層とは、画素回路１０を構成する駆動用ＴＦＴ１６の出力端子（ソース電極又はドレイン電極）と接続された電極層である。
【００４２】
次に、下部電極層の上に、有機ＥＬからなる発光層が形成される（Ｓ２３）。つまり、各画素回路１０を構成する有機ＥＬ素子１７が形成される。
【００４３】
最後に、図４Ｂに示されるようなフォトマスク６９を用いて、画素回路１０における発光層の上に上部電極層を形成すると同時に、検査回路４０における絶縁層６０の上に導電層を形成する（Ｓ２４）。ここで、上部電極層とは、画素回路１０における基準電源線１８に相当する電極である。また、導電層とは、検査回路４０を構成する検査ブロック５０ごとに、第１コンタクトホール６６と第２コンタクトホール６２とを介して少なくとも１つの第１電極４６と全ての第２電極４２とを電気的に接続するための層である。この工程により、検査回路４０は、図５の（ａ）に示される回路、及び、図５の（ｂ）に示される断面となる。つまり、検査ブロック５０ごとに、全てのスイッチ素子４７の両端が導電層６７によって短絡される。
【００４４】
以上のＥＬ工程によって、表示パネル用回路基板３０の上に有機ＥＬ素子（発光層）が実装され、本発明に係る表示パネルが完成する。このようにして完成した表示パネルは、プローバ３１及びテスタ３２を用いて、検査ブロック５０の単位で、画素回路１０の合成容量等を測定する検査（量産段階における束ね検査）が可能となる。
【００４５】
図６は、本実施の形態における表示パネル用回路基板３０を用いた表示パネルの開発フローを示すフローチャートであり、上述した図１１に対応する図である。開発段階では、ＴＦＴ工程だけを実施することによって、有機ＥＬ素子が実装されていない表示パネル用回路基板３０を製造し（Ｓ３０）、その表示パネル用回路基板３０の周縁部３０ｂに形成された検査回路４０を用いて個別検査をすることで（Ｓ３１）、量産への移行が可能か否かを判定する（Ｓ３２）。そして、量産への移行が可能（Ｓ３２でＯＫ）と判定できるまで、このような表示パネル用回路基板３０の製造（Ｓ３０）と個別検査（Ｓ３１）とを繰り返す。
【００４６】
量産への移行が可能と判定できた場合には（Ｓ３２でＯＫ）、ＴＦＴ工程とＥＬ工程とを含む全行程を実施することで、有機ＥＬ素子が実装された表示パネル用回路基板（つまり、量産用の表示パネル）を製造し（Ｓ３３）、その表示パネル用回路基板の周縁部に形成された検査回路を用いて束ね検査をする（Ｓ３４）。なお、この束ね検査に合格した後は、製品として出荷される前に表示パネル用回路基板から検査回路の部分（基板の周縁部）が切除される、あるいは、検査回路の部分（基板の周縁部）を切除することなく表示パネル用回路基板が製品として出荷される。
【００４７】
以上の手順をまとめると、本発明に係る表示パネルの製造方法は、列状に複数の信号線が配置される表示パネルの製造方法であって、大きく分けて４つのステップ、つまり、（１）発光素子を駆動するスイッチ素子を含む画素回路と、複数の信号線を個別に用いて画素回路を検査する個別検査用の検査回路とを形成することによって、発光素子が実装される前の段階における表示パネル用回路基板を製造する開発段階製造ステップ（Ｓ３０）と、（２）製造された表示パネル用回路基板に形成された検査回路を用いて、画素回路を個別に検査することにより、表示パネルの量産が可能か否かを判断する開発段階検査ステップ（Ｓ３１、Ｓ３２）と、（３）表示パネルの量産が可能と判断された場合に、表示パネル用回路基板に発光素子を実装するとともに、複数の信号線について少なくとも２以上の信号線同士を短絡させることにより、表示パネル用回路基板に発光素子が実装された表示パネルを製造する量産段階製造ステップ（Ｓ３３）と、（４）製造された表示パネルに形成された検査回路を用いて、画素回路を複数の画素回路の単位で検査する量産段階検査ステップ（Ｓ３４）とを含む。
【００４８】
以上のように、本実施の形態における表示パネル用回路基板３０は、有機ＥＬ素子が実装される前の段階における回路基板であり、周縁部３０ｂに設けられた個別検査用の検査回路を用いて個別検査を実施することができる。そして、このような表示パネル用回路基板３０に対して、続くＥＬ工程を施すことで、有機ＥＬ素子が実装されるとともに、束ね検査用の検査回路が形成される。よって、ＴＦＴ工程における電極及び配線パターンの形成のために個別検査用のマスクと束ね検査用のマスクという２種類のマスクを切り替えることなく、開発用の個別検査が可能な表示パネル用回路基板を製造することと、量産用の束ね検査が可能な表示パネル用回路基板（つまり、表示パネル）を製造することとが可能になる。よって、２種類のマスクを製造するためにコストがかかるという問題を回避できるとともに、開発と量産との切り替えに時間を要するという生産タクト上の問題も解消することができる。
【００４９】
次に、本実施の形態の変形例として、検査回路における絶縁層６０の上に形成する導電層の別の配線（短絡）パターンを説明する。
【００５０】
上記実施の形態では、図５に示されるように、導電層６７によって、各スイッチ素子４７の両端を短絡させた。このような検査回路４０では、一つの検査ブロック５０を構成する複数の信号線４１が全て短絡しているために、もし、複数の信号線４１のうちの２つの信号線４１が表示領域３０ａにおいて短絡していても、この検査回路４０を用いた検査（束ね検査）では、その短絡を発見することができない。
【００５１】
そこで、本変形例では、図７に示される検査回路４０ａのように、検査ブロックごとに検査ブロックを構成する全ての信号線を短絡させるのではなく、複数の検査ブロックのそれぞれから選ばれた一部の信号線同士を短絡させている。
【００５２】
つまり、いま、複数の検査ブロックには、第１検査ブロック５１と第２検査ブロック５２とが含まれ、第１検査ブロック５１には、異なる信号線に対応して設けられた第１スイッチ素子５３と第２スイッチ素子５４とが含まれ、第２検査ブロック５２には、異なる信号線に対応して設けられた第１スイッチ素子５５と第２スイッチ素子５６とが含まれるとする。本変形例における表示パネル用回路基板の導電層（検査回路における導電層）には、（１）第１検査ブロック５１の第１スイッチ素子５３の第２電極５３ｂと、第２検査ブロック５２の第１スイッチ素子５５の第２電極５５ｂと、第１検査ブロック５１の第１スイッチ素子５３の第１電極５３ａ及び第２スイッチ素子５４の第１電極５４ａの少なくとも一方とを電気的に接続する第１導電層５７と、（２）第１検査ブロック５１の第２スイッチ素子５４の第２電極５４ｂと、第２検査ブロック５２の第２スイッチ素子５６の第２電極５６ｂと、第２検査ブロック５１の第１スイッチ素子５５の第１電極５５ａ及び第２スイッチ素子５６の第１電極５６ａの少なくとも一方とを電気的に接続する第２導電層５８とが含まれる。
【００５３】
具体的には、図７に示されるように、本変形例では、表示パネル用回路基板の導電層によって、第１検査ブロック５１のテスト端子５１ａは、複数の検査ブロックのそれぞれにおける左から１番目のスイッチ素子の第２電極及び４番目のスイッチ素子の第２電極に接続され、第２検査ブロック５２のテスト端子５２ａは、複数の検査ブロックのそれぞれにおける左から２番目のスイッチ素子の第２電極及び５番目のスイッチ素子の第２電極に接続され、第３検査ブロック５９のテスト端子５９ａは、複数の検査ブロックのそれぞれにおける左から３番目のスイッチ素子の第２電極及び６番目のスイッチ素子の第２電極に接続される。
【００５４】
このような短絡によって、各検査ブロックにおいて隣接する信号線は、同一のテスト端子に接続されるのではなく、異なるテスト端子に接続される。よって、一つの検査ブロックを構成する複数の信号線のうちの２つの信号線が短絡している場合であっても、この変形例における検査回路を用いた検査（束ね検査）によれば、その短絡を発見することができる。たとえば、隣接する２つのテスト端子間に電圧を印加し、その２つのテスト端子間に流れる電流を検出することで、同一の検査ブロック内の２つの隣接する信号線間であっても、短絡異常を検出することができる。
【００５５】
なお、図７には、検査回路４０ａを構成する各スイッチ素子の制御電極と接続される６本の選択制御線（テスト端子を含む）７０も図示されている。６本の選択制御線７０のうちの第ｎ番目の選択制御線７０は、各検査ブロックを構成する第ｎ番目のスイッチ素子の制御電極と接続されている。このような選択制御線７０に対して、テスタ３２から信号を与えることで、スイッチ素子を選択的にオンさせることで、個別検査が可能となる。
【００５６】
以上、本発明に係る表示パネル用回路基板及び表示パネルについて、実施の形態及び変形例に基づいて説明したが、本発明は、このような実施の形態及び変形例に限定されない。本発明の主旨を逸脱しない範囲で、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、実施の形態及び変形例における構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。
【００５７】
たとえば、上記実施の形態では、６本の信号線を単位として１つのテスト端子が設けられた（つまり、１つの検査ブロックが構成された）が、本発明における検査ブロックは、このような信号線の本数に限定されるものではない。表示パネルを構成する信号線の総数、求められる検査タクト、信号線間の短絡異常の発生確率等を考慮して、検査ブロックを構成する信号線の本数（４本、８本、１２本等）を適宜決定すればよい。
【００５８】
また、上記実施の形態では、束ね検査用の検査回路を形成するために、導電層によって全てのスイッチ素子の両端が短絡されたが、一部のスイッチ素子の両端が短絡されてもよい。両端が短絡されないスイッチ素子の第２電極については、図７に示される変形例のように、そのスイッチ素子が属する検査ブロックとは異なる他の検査ブロックのテスト端子に接続されてもよい。このような短絡によっても、表示領域３０ａを走る全ての信号線は、周縁部３０ｂに形成された複数のテスト端子のいずれかに接続されることになるので、テスト端子の単位で、束ね検査が可能となる。
【００５９】
また、上記変形例では、１つの検査ブロックから２つの信号線が選択され、少なくとも４つの検査ブロックから選択された少なくとも８本の信号線が束ねられた（短絡されて１つのテスト端子に接続された）が、本発明は、このような束ね方に限定されるものではない。隣接する信号線が異なるテスト端子に束ねられる限り、いかなる束ね方でもよい。たとえば、１つの検査ブロックから１つの信号線が選択され、少なくとも６つの検査ブロックから選択された少なくとも６本の信号線が束ねられてもよい。
【００６０】
また、上記変形例における第１導電層５７及び第２導電層５８は、同一の層に形成された導電層であってもよいし、異なる層に形成された導電層であってもよい。また、第１導電層５７及び第２導電層５８のそれぞれは、複数の層に跨って形成された層であってもよい。
【００６１】
また、上記実施の形態における製造フロー（図３）では、検査回路４０における短絡用導電層の形成は、画素回路１０における上部電極層の形成と同時行われたが、図８に示される製造フローのように、画素回路１０における下部電極層の形成と同時行われてもよい（図８のＳ２２）。つまり、検査回路４０における第１コンタクトホール６６と第２コンタクトホール６２とを介して少なくとも１つの第１電極４６と全ての第２電極４２とを電気的に接続する短絡処理については、ＥＬ工程において電極又は配線を形成する工程であれば、いかなる工程と同時に行われてもよい。
【００６２】
また、上記実施の形態及び上記変形例では、有機ＥＬ表示パネル用の回路基板及び有機ＥＬ表示パネルが説明されたが、本発明は、液晶表示パネル用の回路基板及び液晶表示パネルであってもよい。液晶表示パネルであっても、列状に設けられた信号線を用いた個別検査及び束ね検査は必要となるからである。
【産業上の利用可能性】
【００６３】
本発明は、検査回路が設けられた、表示パネル用の回路基板、表示パネル及びその製造方法として、特に、画素回路の個別検査と束ね検査とを効率的に切り替えることを可能にする表示パネル用回路基板及び表示パネルとして、利用できる。
【符号の説明】
【００６４】
１０    画素回路
１１    電源線
１２    走査線
１３    信号線
１５    選択用ＴＦＴ
１６    駆動用ＴＦＴ
１７    有機ＥＬ素子
１８    基準電源線
１９    容量
３０    表示パネル用回路基板
３０ａ  表示領域
３０ｂ  周縁部
３１    プローバ
３２    テスタ
４０、４０ａ    検査回路
４１    信号線
４２、５３ｂ、５４ｂ、５５ｂ、５６ｂ    第２電極
４３    チャネル層
４４    ゲート絶縁膜
４５    制御電極
４６、５３ａ、５４ａ、５５ａ、５６ａ    第１電極
４７    スイッチ素子
４８    端子配線
４９、５１ａ、５２ａ、５９ａ    テスト端子
５０、５１、５２、５９    検査ブロック
５３、５５    第１スイッチ素子
５４、５６    第２スイッチ素子
５７    第１導電層
５８    第２導電層
６０    絶縁層
６１    ＴＦＴ層
６２    第２コンタクトホール
６５    基板
６６    第１コンタクトホール
６７    導電層
６８、６９    フォトマスク
７０  選択制御線
【図１】
0005853296.tif 000002
【図２】
0005853296.tif 000003
【図３】
0005853296.tif 000004
【図４Ａ】
0005853296.tif 000005
【図４Ｂ】
0005853296.tif 000006
【図５】
0005853296.tif 000007
【図６】
0005853296.tif 000008
【図７】
0005853296.tif 000009
【図８】
0005853296.tif 000010
【図９Ａ】
0005853296.tif 000011
【図９Ｂ】
0005853296.tif 000012
【図１０Ａ】
0005853296.tif 000013
【図１０Ｂ】
0005853296.tif 000014
【図１１】
0005853296.tif 000015