(57)【特許請求の範囲】
【請求項１】
複数の開口がアレイ状に配置された基板と、前記開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する超音波トランスデューサー素子チップであって、
前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁のうちの隣り合う少なくとも２辺との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、
前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長く、
前記超音波トランスデューサー素子は、第１電極と、第２電極と、前記第１電極および前記第２電極に接続された圧電体膜とを含み、
前記配線は、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線とを有し、
前記付加配線は、前記第１電極および前記第２電極のいずれか一方とともに単一の導電層内に形成されることを特徴とする超音波トランスデューサー素子チップ。
【請求項２】
請求項１に記載の超音波トランスデューサー素子チップにおいて、前記基板は前記平面視で第１辺から第４辺を有する矩形に形成され、前記第１配線および前記第２配線の末端に接続される複数の信号端子と、前記付加配線の両端に接続される第１，第２検査端子とを含む端子アレイが、前記基板の前記第１辺に沿った前記周縁領域に設けられ、前記第１，第２検査端子は、前記複数の信号端子を挟んで前記端子アレイの両端側に設けられ、
前記付加配線は、前記基板の前記第２辺から前記第４辺に沿った前記周縁領域に設けられて、前記第１，第２検査端子を接続する相互接続配線を含むことを特徴とする超音波トランスデューサー素子チップ。
【請求項３】
請求項２に記載の超音波トランスデューサー素子チップにおいて、前記付加配線は、前記第２電極とともに前記単一の導電層内に形成されることを特徴とする超音波トランスデューサー素子チップ。
【請求項４】
請求項１に記載の超音波トランスデューサー素子チップにおいて、
前記基板は前記平面視で第１辺から第４辺を有する矩形に形成され、前記第１配線および前記第２配線の末端に接続される複数の信号端子と、前記付加配線の両端に接続される第１，第２検査端子とを含む端子アレイが、前記基板の前記第１辺に沿った前記周縁領域に設けられ、前記第１，第２検査端子は、前記複数の信号端子を挟んで前記端子アレイの両端側に設けられ、
前記付加配線は、前記第１検査端子から、前記基板の前記第２辺と、前記第２辺に隣り合う第３辺とに沿った前記周縁領域を経由し、前記第２電極を介して前記第２検査端子と接続されることを特徴とする超音波トランスデューサー素子チップ。
【請求項５】
複数の開口がアレイ状に配置された基板と、前記開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する超音波トランスデューサー素子チップであって、
前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁のうちの隣り合う少なくとも２辺との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、
前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長く、
前記超音波トランスデューサー素子は、第１電極と、第２電極と、前記第１電極および前記第２電極に接続された圧電体膜とを含み、
前記配線は、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線とを有し、
前記付加配線の一部は前記第１電極とともに単一の導電層を形成し、前記付加配線の残部は前記第２電極とともに他の単一の導電層を形成することを特徴とする超音波トランスデューサー素子チップ。
【請求項６】
請求項５に記載の超音波トランスデューサー素子チップにおいて、
前記基板は前記平面視で第１辺から第４辺を有する矩形に形成され、前記第１配線および前記第２配線の末端に接続される複数の信号端子と、前記付加配線の両端に接続される第１，第２検査端子とを含む端子アレイが、前記基板の前記第１辺に沿った前記周縁領域に設けられ、前記第１辺と平行な方向において前記第１，第２検査端子の間には、前記複数の信号端子のうち前記第１配線と接続される信号端子の一つが設けられ、
前記付加配線は、前記基板の前記第２辺から前記第４辺に沿った前記周縁領域に設けられて、前記第１，第２検査端子を接続する相互接続配線と、前記相互接続配線のうち前記単一の導電層と前記他の単一の導電層とを接続するビアと、を含むことを特徴とする超音波トランスデューサー素子チップ。
【請求項７】
複数の開口がアレイ状に配置された基板と、前記開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する超音波トランスデューサー素子チップであって、
前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁のうちの隣り合う少なくとも２辺との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、
前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長く、
前記超音波トランスデューサー素子は、第１電極と、第２電極と、前記第１電極および前記第２電極に接続された圧電体膜とを含み、
前記配線は、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線とを有し、
前記基板は前記平面視で第１辺から第４辺を有する矩形に形成され、
前記付加配線は、前記第１辺および前記第１辺に隣り合う前記第２辺に沿って前記周縁領域に配置される第１付加配線と、前記第１辺と平行な前記第３辺および前記第３辺に隣り合う前記第４辺に沿って前記周縁領域に配置される第２付加配線と、を含み、
前記第１配線に接続される第１信号端子と、前記第２辺および前記第４辺と平行な方向において前記第２配線の一端に接続される第２信号端子と、前記第１付加配線の一端に接続される第１検査端子と、前記第２付加配線の一端に接続される第２検査端子と、を含む第１端子アレイが、前記基板の前記第１辺に沿った前記周縁領域に設けられ、前記第１辺と平行な方向において前記第１，第２検査端子の間には、前記第１信号端子が設けられ、
前記第１配線に接続される第３信号端子と、前記第２配線の他端に接続される第４信号端子と、前記第１付加配線の他端に接続される第３検査端子と、前記第２付加配線の他端に接続される第４検査端子と、を含む第２端子アレイが、前記基板の前記第３辺に沿った前記周縁領域に設けられ、前記第３辺と平行な方向において前記第３，第４検査端子の間には、前記第３信号端子が設けられ、
前記第１，第２付加配線は前記第１電極とともに単一の導電層を形成し、
前記第２電極は、他の単一の導電層を形成することを特徴とする超音波トランスデューサー素子チップ。
【請求項８】
複数の開口がアレイ状に配置された基板と、前記開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する超音波トランスデューサー素子チップであって、
前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁のうちの隣り合う少なくとも２辺との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、
前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長く、
前記超音波トランスデューサー素子は、第１電極と、第２電極と、前記第１電極および前記第２電極に接続された圧電体膜とを含み、
前記配線は、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線とを有し、
前記基板は前記平面視で第１辺から第４辺を有する矩形に形成され、
前記付加配線は、前記第１辺に沿って前記周縁領域に配置される第１付加配線と、前記第１辺に隣り合う前記第２辺に沿って前記周縁領域に配置される第２付加配線と、前記第２辺と平行な前記第４辺に沿って前記周縁領域に配置される第３付加配線と、を含み、
前記第２辺および前記第４辺と平行な方向において前記第２配線の一端に接続される第１信号端子と、前記第１付加配線の一端に接続される第１検査端子と、前記第１付加配線の他端に接続される第２検査端子と、前記第２付加配線の一端に接続される第３検査端子と、前記第３付加配線の一端に接続される第４検査端子と、を含む第１端子アレイが、前記基板の前記第１辺に沿った前記周縁領域に設けられ、前記第１辺と平行な方向において前記第１端子アレイの両端側に前記第３検査端子および前記第４検査端子が設けられ、前記第１，第２検査端子の間に前記第１信号端子が設けられ、
前記第１配線に接続される第２信号端子と、前記第２配線の他端に接続される第３信号端子と、前記第２付加配線の他端に接続される第５検査端子と、前記第２付加配線の他端に接続される第６検査端子と、を含む第２端子アレイが、前記基板の前記第３辺に沿った前記周縁領域に設けられ、前記第３辺と平行な方向において前記第５，第６検査端子の間には、前記第２，第３信号端子が設けられ、
前記第１，第２，第３付加配線は前記第１電極とともに単一の導電層を形成し、
前記第２電極は、他の単一の導電層を形成することを特徴とする超音波トランスデューサー素子チップ。
【請求項９】
請求項１〜８のいずれか１項に記載の超音波トランスデューサー素子チップと、
前記超音波トランスデューサー素子チップを支持する筐体と、
前記筐体に固定されて前記筐体の外面で露出し、少なくとも前記付加配線に電気的に接続されるコネクターと
を備えることを特徴とするプローブヘッド。
【請求項１０】
請求項９に記載のプローブヘッドと、前記プローブヘッドに前記コネクターで着脱自在に連結されるプローブ本体とを備えることを特徴とするプローブ。
【請求項１１】
請求項１０に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。
【請求項１２】
請求項１０に記載のプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることを特徴とする超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配置された開口を有する基板と、個々の開口に設けられる超音波トランスデューサー素子とを有する超音波トランスデューサー素子チップ、そうした超音波トランスデューサー素子チップを利用したプローブヘッド、プローブヘッドを利用したプローブ、並びに、こうしたプローブを備える電子機器および超音波診断装置等に関する。
【背景技術】
【０００２】
開口に配置される超音波トランスデューサー素子は振動膜を有する。こうした超音波トランスデューサー素子のアレイが構成される場合には、いわゆるバルク型の超音波トランスデューサー素子のアレイが構成される場合に比べて基板は薄く形成される。こうして基板が薄いと、バルク型の超音波トランスデューサー素子のアレイが構成される場合に比べて基板の強度は低下する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−８８６９８号公報
【特許文献２】特開２０１１−５０５４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板の強度の低下は場合によって基板の割れを引き起こす。基板が割れると、超音波トランスデューサー素子が破損したり、超音波トランスデューサー素子に接続される信号線が断線したりする。こうした破損や断線は超音波の検出に支障を来す。したがって、超音波の検出に先立って予め支障の有無が判断されることができれば頗る都合がよい。
【０００５】
本発明の少なくとも１つの態様によれば、基板の割れを検出することができる超音波トランスデューサー素子チップは提供されることができる。
【課題を解決するための手段】
【０００６】
（１）本発明の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する超音波トランスデューサー素子チップであって、前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長い超音波トランスデューサー素子チップに関する。
【０００７】
付加配線の任意の区間内で基板の割れ目が付加配線を横切ると、当該区間内で付加配線は断線する。付加配線が断線すると、当該区間の両端で導通がとれない。したがって、当該区間の両端から導通が検査されれば、基板の割れは確実に検出されることができる。
【０００８】
（２）前記配線の末端は、前記平面視で前記周縁領域に位置する信号端子を含むことができる。信号端子は外部接続に利用されることができる。信号端子から超音波トランスデューサー素子に電力は供給されることができる。
【０００９】
（３）前記平面視における前記基板の輪郭は、直線状の一辺を有することができる。このとき、前記配線の末端および前記付加配線の末端は前記一辺と前記アレイの輪郭との間に配置されることができる。こうして一辺とアレイの輪郭との間に末端群が形成されると、付加配線の末端は配線の末端と共通に１枚の配線基板に接続されることができる。導通の検査にあたって配線基板の増加は回避されることができる。
【００１０】
（４）前記基板は前記平面視で矩形に形成されることができる。このとき、前記付加配線は、矩形の三辺の角辺と前記アレイの輪郭との間に位置する部分を有することができる。一般に、基板が割れる際には割れ目は少なくとも矩形の２辺を横切る。矩形の一辺のみを横切る割れは発生しづらい。したがって、少なくとも三辺でアレイの輪郭と基板の外縁との間に付加配線が延びれば、確実に基板の割れは検出されることができる。
【００１１】
（５）前記配線は、前記超音波トランスデューサー素子の一方の電極に接続される第１配線と、前記超音波トランスデューサー素子の他方の電極に接続される第２配線とを有することができ、前記付加配線は前記第１配線および前記第２配線のいずれか一方とともに単一の導電層内に形成されることができる。こうして付加配線は第１配線または第２配線と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。
【００１２】
（６）前記付加配線の一部は前記第１配線とともに単一の導電層を形成し、残部は前記第２配線とともに単一の導電層を形成することができる。こうして付加配線は第１配線または第２配線と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。
【００１３】
（７）前記付加配線は、前記付加配線の一端に形成されて、前記平面視において前記周縁領域に位置する第１検査端子と、前記付加配線の他端に形成されて、前記第１検査端子から離れて前記平面視において前記周縁領域に位置する第２検査端子と、前記平面視において前記周縁領域に位置し、前記第１検査端子および前記第２検査端子を相互に接続する相互接続配線とを備えることができる。第１検査端子および第２検査端子は外部接続に利用されることができる。第１検査端子および第２検査端子から相互接続配線に検査用の電気信号は供給されることができる。
【００１４】
（８）前記平面視における前記基板の輪郭は、相互に平行な直線状の第１辺および第２辺を有することができる。このとき、前記付加配線の末端の一部は前記配線の末端とともに前記第１辺と前記アレイの輪郭との間に配置されることができ、前記付加配線の末端の残部は前記配線の末端とともに前記第２辺と前記アレイの輪郭との間に配置されることができる。こうして第１辺とアレイの輪郭との間に末端群が形成されると、付加配線の末端の一部は配線の末端と共通に１枚の配線基板に接続されることができる。同様に、第２辺とアレイの輪郭との間に末端群が形成されると、付加配線の末端の残部は配線の末端と共通に１枚の配線基板に接続されることができる。導通の検査にあたって配線基板の増加は回避されることができる。
【００１５】
（９）前記基板は前記平面視で矩形に形成されることができる。このとき、前記付加配線は第１付加配線および第２付加配線を有することができ、前記第１付加配線は、前記第１辺および前記第１辺に隣接する第３辺と前記アレイの輪郭との間に位置する部分を有することができ、前記第２付加配線は、前記第３辺に向き合う第４辺および前記第２辺と前記アレイの輪郭との間に位置する部分を有することができる。第１付加配線および第２付加配線は４辺に沿って延びることができる。基板が割れる際には割れ目は少なくとも矩形の１辺を横切ることから、基板の割れは確実に検出されることができる。
【００１６】
（１０）前記配線は、前記超音波トランスデューサー素子の一方の電極に接続される第１配線と、前記超音波トランスデューサー素子の他方の電極に接続される第２配線とを有することができ、前記付加配線は前記第１配線および前記第２配線のいずれか一方とともに単一の導電層内に形成されることができる。こうして付加配線は第１配線または第２配線と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。
【００１７】
（１１）超音波トランスデューサー素子チップはプローブヘッドに組み込まれて利用されることができる。プローブヘッドは、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体と、前記筐体に固定されて前記筐体の外面で露出し、少なくとも前記付加配線に電気的に接続されるコネクターとを備えることができる。
【００１８】
（１２）プローブヘッドはプローブに利用されることができる。プローブは、プローブヘッドと、前記プローブヘッドに前記コネクターで着脱自在に連結されるプローブ本体とを備えることができる。
【００１９】
（１３）プローブは電子機器に組み込まれて利用されることができる。電子機器は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路とを備えることができる。
【００２０】
（１４）プローブは超音波診断装置に組み込まれて利用されることができる。超音波診断装置は、プローブと、プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることができる。
【００２１】
（１５）本発明の他の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有するプローブであって、前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長いプローブに関する。基板の割れは確実に検出されることができる。
【００２２】
（１６）本発明のさらに他の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有する電子機器であって、前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長い電子機器に関する。基板の割れは確実に検出されることができる。
【００２３】
（１７）本発明のさらに他の一態様は、アレイ状に配置された開口を有する基板と、個々の前記開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、前記配線の破断に応じて前記基板の割れを検出する検出回路とを備える電子機器に関する。簡単な構成で基板の割れは確実に検出されることができる。
【００２４】
（１８）本発明のさらに他の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素子に接続される配線と、を有するプローブであって、前記基板の厚み方向から見たときの平面視において、前記複数の開口のアレイの輪郭と前記基板の外縁との間である周縁領域に位置し、かつ前記配線と電気的に絶縁されている付加配線と、を備え、前記付加配線は、前記平面視において前記複数の開口のアレイの輪郭と前記基板の外縁との最短距離より長いプローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備える超音波診断装置に関する。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る超音波診断装置を概略的に示す外観図である。
【図２】超音波プローブの構造を概略的に示す断面図である。
【図３】図２に対応し、プローブ本体およびプローブヘッドの分離を示す断面図である。
【図４】第１実施形態に係る超音波トランスデューサー素子チップを概略的に示す平面図である。
【図５】図４の５−５線に沿った部分拡大断面図である。
【図６】超音波診断装置の回路構成を概略的に示すブロック図である。
【図７】マルチプレクサーの入出力を概念的に示すチャート図である。
【図８】超音波トランスデューサー素子チップの割れを概略的に示す平面図である。
【図９】シリコンウエハー上に形成された可撓膜および下部電極を概略的に示す部分拡大垂直断面図である。
【図１０】下部電極上に形成された圧電体膜および上部電極を概略的に示す部分拡大垂直断面図である。
【図１１】シリコンウエハーを覆う導電膜を概略的に示す部分拡大垂直断面図である。
【図１２】シリコンウエハーに形成された開口および補強用のウエハーを概略的に示す部分拡大垂直断面図である。
【図１３】第２実施形態に係る超音波トランスデューサー素子チップを概略的に示す平面図である。
【図１４】図１３に対応し、絶縁膜下の配線を概略的に示す平面図である。
【図１５】第３実施形態に係る超音波トランスデューサー素子チップを概略的に示す平面図である。
【図１６】第４実施形態に係る超音波トランスデューサー素子チップを概略的に示す平面図である。
【図１７】第５実施形態に係る超音波トランスデューサー素子チップを概略的に示す平面図である。
【図１８】他の実施形態に係る超音波プローブの構造を概略的に示す拡大部分断面図である。
【図１９】腕時計型の超音波プローブを概略的に示す斜視図である。
【図２０】絆創膏型の超音波プローブを概略的に示す斜視図である。
【発明を実施するための形態】
【００２６】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
（１）超音波診断装置（電子機器）の全体構成
図１は本発明の一実施形態に係る超音波診断装置（電子機器）１１の構成を概略的に示す。超音波診断装置１１は装置端末１２と超音波プローブ（プローブ）１３とを備える。装置端末１２と超音波プローブ１３とはケーブル１４で相互に接続される。装置端末１２と超音波プローブ１３とはケーブル１４を通じて電気信号をやりとりする。装置端末１２にはディスプレイパネル（表示装置）１５が組み込まれる。ディスプレイパネル１５の画面は装置端末１２の表面で露出する。装置端末１２では、後述されるように、超音波プローブ１３で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル１５の画面に表示される。
【００２８】
図２に示されるように、超音波プローブ１３はプローブ本体１６とプローブヘッド１７とを備える。プローブ本体１６は本体筐体１８を有する。本体筐体１８内には回路基板１９が収容される。回路基板１９にはコネクター２１が連結される。コネクター２１は回路基板１９に実装されることができる。コネクター２１は本体筐体１８の外面で露出する。回路基板１９はケーブル１４を通じて装置端末１２に接続される。
【００２９】
プローブ本体１６にはプローブヘッド１７が連結される。プローブヘッド１７はヘッド筐体（筐体）２２を備える。ヘッド筐体２２内には超音波トランスデューサー素子チップ（以下「素子チップ」という）２３が配置される。素子チップ２３は支持部材２４に結合される。支持部材２４はヘッド筐体２２に固定される。素子チップ２３の表面はヘッド筐体２２の開口２５に臨む。素子チップ２３の表面は保護材（図示されず）で覆われることができる。
【００３０】
ヘッド筐体２２にはコネクター２６が固定される。コネクター２６はヘッド筐体２２の外面で露出する。コネクター２６は素子チップ２３に電気的に接続される。
【００３１】
プローブ本体１６とプローブヘッド１７との間には連結機構２７が構成される。連結機構２７はプローブ本体１６とプローブヘッド１７との連結を維持する。連結機構２７が連結保持状態を確立すると、プローブヘッド１７のコネクター２６はプローブ本体１６のコネクター２１に結合される。その結果、素子チップ２３と回路基板１９との間で信号経路が形成される。連結機構２７が連結解除状態に切り替えられると、図３に示されるように、プローブヘッド１７はプローブ本体１６から切り離されることができる。コネクター２１、２６はいずれか一方が受け側の雌コネクターであって他方が差し込み側の雄コネクターであればよい。コネクター２１、２６の締結力で連結機構２７が置き換えられてもよい。
【００３２】
（２）第１実施形態に係る超音波トランスデューサー素子チップ
図４は第１実施形態に係る素子チップ２３の平面図を概略的に示す。素子チップ２３は基板３１を備える。基板３１には素子アレイ３２が形成される。素子アレイ３２はアレイ状に配置された超音波トランスデューサー素子（以下「素子」という）３３で構成される。配列は複数行複数列のマトリクスで形成される。個々の素子３３は振動膜および圧電素子部を備える。圧電素子部は下部電極３４、上部電極３５および圧電体膜３６で構成される。マトリクス全体の素子３３に共通に下部電極３４が配置される。各列ごとに素子３３に共通に上部電極３５が配置される。上部電極３５および下部電極３４の間に個々の素子３３ごとに圧電体膜３６が挟み込まれる。列ごとに素子３３の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタースキャンは実現される。１列の素子３３は同時に超音波を出力することから、１列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば１０〜１５行程度に設定されればよい。図中では省略されて５行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば１２８列や２５６列に設定されればよい。図中では省略されて８列が描かれる。その他、配列では千鳥配置が確立されてもよい。千鳥配置では偶数列の素子３３群は奇数列の素子３３群に対して行ピッチの２分の１でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べて１つ少なくてもよい。
【００３３】
基板３１の厚み方向から見たときの平面視（以下「平面視」という）において、素子アレイ３２の輪郭３２ａと基板３１の外縁との間である周縁領域３７には配線ＷＧおよび付加配線ＴＰが位置する。配線ＷＧは１対の第１信号配線（第１配線）４６および複数の第２信号配線（第２配線）４７を含む。第１信号配線４６はマトリクス全体で共通に素子３３の下部電極３４に接続される。第２信号配線４７は個々の列ごとに共通に素子３３の上部電極３５に接続される。第１信号配線４６の末端には第１信号端子（信号端子）４３、４４が区画される。第２信号配線４７の末端には第２信号端子（信号端子）４５が区画される。
【００３４】
付加配線ＴＰは第１検査端子４１および第２検査端子４２を備える。第１検査端子４１は付加配線ＴＰの一端に形成される。第２検査端子４２は付加配線ＴＰの他端に形成される。第２検査端子４２は第１検査端子４１から離れて位置する。そして、第１検査端子４１および第２検査端子４２は相互接続配線４９で相互に接続される。相互接続配線４９は平面視において周縁領域３７に位置する。付加配線ＴＰは配線ＷＧから電気的に絶縁される。付加配線ＴＰは平面視において素子アレイ３２の輪郭３２ａと基板３１の外縁との最短距離よりも長い。ここで、付加配線ＴＰの長さは、配線の幅方向中心線で付加配線ＴＰの一端および他端を結ぶ経路の長さで定義される。ここでは、付加配線ＴＰの長さは配線ＷＧの最大長さよりも長い。配線ＷＧの長さは、同様に、配線の幅方向中心線で個々の第１信号配線４６および第２信号配線４７の一端および他端を結ぶ経路の長さで定義される。
【００３５】
第１検査端子４１、第２検査端子４２、第１信号端子４３、４４および第２信号端子４５は１ラインの端子アレイ３８を構成する。端子アレイ３８は平面視において周縁領域３７に位置する。第１検査端子４１および第２検査端子４２は端子アレイ３８の両端に配置される。
【００３６】
ここでは、基板３１の外縁は平面視で矩形に形成される。ただし、少なくとも二辺３１ａ、３１ｃは相互に平行に延びればよく、基板３１の外縁は正方形であってもよく台形であってもよい。４辺３１ａ、３１ｂ、３１ｃ、３１ｄのうち一辺３１ａに平行に端子アレイ３８は配置される。加えて、素子アレイ３２の輪郭３２ａは当該一辺３１ａに直交する１対の平行線４８ａ、４８ｂで仕切られる。全ての第２信号端子４５および第２信号配線４７は平行線４８ａ、４８ｂ同士の間に配置される。第１および第２検査端子４１、４２、第１信号端子４３、４４並びに第１信号配線４６は平行線４８ａ、４８ｂ同士の外側に配置される。相互接続配線４９は、端子アレイ３８に並列する一辺３１ａ以外の三辺３１ｂ、３１ｃ、３１ｄで素子アレイ３２の輪郭３２ａと基板３１の輪郭との間で延びる。
【００３７】
図５に示されるように、個々の素子３３は振動膜５２を有する。振動膜５２の構築にあたって基板３１の基体５３には個々の素子３３ごとに開口５４が形成される。基体５３の表面には可撓膜５５が一面に形成される。可撓膜５５は、基体５３の表面に積層される酸化シリコン（ＳｉＯ２）層５６と、酸化シリコン層５６の表面に積層される酸化ジルコニウム（ＺｒＯ２）層５７とで構成される。可撓膜５５の一部が振動膜５２として機能する。開口５４の輪郭で振動膜５２の輪郭は仕切られる。振動膜５２の輪郭は素子３３の輪郭に相当する。したがって、素子アレイ３２の輪郭３２ａは開口５４のアレイの輪郭に相当する。酸化シリコン層５６の膜厚は共振周波数に基づき決定されることができる。
【００３８】
振動膜５２の表面に下部電極３４、圧電体膜３６および上部電極３５が順番に積層される。下部電極３４には例えばチタン（Ｔｉ）、イリジウム（Ｉｒ）、白金（Ｐｔ）およびチタン（Ｔｉ）の積層膜が用いられることができる。圧電体膜３６は例えばジルコン酸チタン酸鉛（ＰＺＴ）で形成されることができる。上部電極３５は例えばイリジウム（Ｉｒ）で形成されることができる。下部電極３４および上部電極３６にはその他の導電材が利用されてもよく、圧電体膜３５にはその他の圧電材料が用いられてもよい。
【００３９】
基体５３の裏面には補強板５８が接合される。補強板５８は例えばシリコン基板から形成されることができる。補強板５８は基体５３の強度を補強する。基体５３の板厚は例えば１００μｍ程度に設定される。その一方で、バルク型の超音波トランスデューサー素子で素子アレイが構成される場合には、基板の板厚は５００μｍ〜数ｍｍ程度に設定される。補強板５８は基体５３の破損を抑制する。
【００４０】
図５から明らかなように、付加配線ＴＰは導電材の薄膜で構成される。導電材には上部電極３５または下部電極３４と同一のものが用いられることができる。薄膜は可撓膜５５の表面に密着する。したがって、基板３１が割れると、付加配線ＴＰは確実に断線する。付加配線ＴＰの導通は断たれる。付加配線ＴＰの導通および非導通は基板３１の割れの指標として機能することができる。基板３１の割れは、素子３３の破損を招くだけでなく第１および第２信号配線４６、４７の断線を招き、超音波の検出に支障を来す。
【００４１】
（３）超音波診断装置の回路構成
図６に示されるように、プローブヘッド１７にはマルチプレクサー６１が組み込まれる。マルチプレクサー６１はコネクター２６側のポート群６１ａと素子チップ２３側のポート群６１ｂとを備える。コネクター２６側のポート群６１ａには規定数の信号線６２がそれぞれ個別に接続される。規定数はスキャンにあたって同時に出力される素子３３の列数に相当する。素子チップ２３側のポート群６１ｂには第１および第２検査端子４１、４２、第１信号端子４３、４４並びに第２信号端子４５がそれぞれ個別に接続される。マルチプレクサー６１はコネクター２６側のポートと素子チップ２３側のポートとの間で相互接続を管理する。信号線６２はコネクター２６に接続される。コネクター２６は個々の信号線６２ごとにコネクター２１との間で信号経路を形成する。
【００４２】
プローブ本体１６内の回路基板１９には送受信回路６３が構築される。送受信回路６３は規定数の切り替えスイッチ６４を備える。規定数はスキャンにあたって同時に出力される素子３３の列数に相当する。個々の切り替えスイッチ６４はコネクター２１に接続される。コネクター２１がコネクター２６に結合されると、個々の切り替えスイッチ６４はそれぞれ個別に信号線６２に接続される。
【００４３】
送受信回路６３は個々の切り替えスイッチ６４ごとに送信経路６５および受信経路６６を備える。切り替えスイッチ６４には送信経路６５と受信経路６６とが並列に接続される。切り替えスイッチ６４はコネクター２１に選択的に送信経路６５または受信経路６６を接続する。送信経路６５にはパルサー６７が組み込まれる。パルサー６７は振動膜５２の共振周波数に応じた周波数でパルス信号を出力する。受信経路６６にはアンプ６８、ローパスフィルター（ＬＰＦ）６９およびアナログデジタル変換器（ＡＤＣ）７１が組み込まれる。個々の素子３３の検出信号は増幅されてデジタル信号に変換される。
【００４４】
送受信回路６３は駆動／受信回路７２を備える。送信経路６５および受信経路６６は駆動／受信回路７２に接続される。駆動／受信回路７２はスキャンの形態に応じて同時にパルサー６７を制御する。駆動／受信回路７２はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動／受信回路７２は制御線７３でマルチプレクサー６１に接続される。マルチプレクサー６１は駆動／受信回路７２から供給される制御信号に基づき相互接続の管理を実施する。制御線７３はコネクター２１、２６で分割されることができる。
【００４５】
装置端末１２には処理回路（処理回路および検出回路）７４が組み込まれる。処理回路７４はケーブル１４で駆動／受信回路７２に接続される。処理回路７４は例えば中央演算処理装置（ＣＰＵ）やメモリーを備えることができる。超音波診断装置１１の全体動作は処理回路７４の処理に従って制御される。ユーザーから入力される指示に応じて処理回路７４は駆動／受信回路７２を制御する。処理回路７４は素子３３の検出信号に応じて画像を生成する。画像は描画データで特定される。
【００４６】
装置端末１２には描画回路７５が組み込まれる。描画回路７５は処理回路７４に接続される。描画回路７５にはディスプレイパネル１５が接続される。描画回路７５は処理回路７４で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル１５に送り込まれる。その結果、ディスプレイパネル１５に画像が映し出される。
【００４７】
（４）超音波診断装置の動作
次に超音波診断装置１１の動作を簡単に説明する。処理回路７４は駆動／受信回路７２に超音波の送信および受信を指示する。駆動／受信回路７２はマルチプレクサー６１に制御信号を供給するとともに個々のパルサー６７に駆動信号を供給する。パルサー６７は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー６１は制御信号の指示に従ってポート群６１ｂのポートにポート群６１ａのポートを接続する。パルス信号はポートの選択に応じて第１信号端子４３、４４並びに第２信号端子４５を通じて列ごとに素子３３に供給される。パルス信号の供給に応じて振動膜５２は振動する。その結果、対象物（例えば人体の内部）に向けて所望の超音波は発せられる。
【００４８】
超音波の送信後、切り替えスイッチ６４は切り替えられる。マルチプレクサー６１はポートの接続関係を維持する。切り替えスイッチ６４は送信経路６５および信号線６２の接続に代えて受信経路６６および信号線６２の接続を確立する。超音波の反射波は振動膜５２を振動させる。その結果、素子３３から検出信号が出力される。検出信号はデジタル信号に変換されて駆動／受信回路７２に送り込まれる。
【００４９】
超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー６１はポートの接続関係を変更する。その結果、ラインスキャンやセクタースキャンは実現される。スキャンが完了すると、処理回路７４は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル１５の画面に表示される。
【００５０】
画像形成の超音波の送信に先立って処理回路７４は故障診断を実施する。図７に示されるように、マルチプレクサー６１は、信号線６２に第１信号端子４３、４４並びにいずれかの第２信号端子４５を接続する以前に、信号線６２に第１および第２検査端子４１、４２を接続する。その結果、いずれかのパルサー６７に第１および第２検査端子４１、４２は接続される。パルサー６７からパルス信号が供給されると、切り替えスイッチ６４は送信経路６５および信号線６２の接続に代えて受信経路６６および信号線６２の接続を確立する。付加配線ＴＰすなわち相互接続配線４９が全長にわたって途切れていなければ、駆動／受信回路７２はパルス信号を受信する。したがって、付加配線ＴＰの導通は確認される。その後、画像形成の超音波の送受信が実施されていく。
【００５１】
いま、基板３１に割れが生じた場面を想定する。図８に示されるように、基板３１が割れると（あるいは基板３１に欠けが生じると）、付加配線ＴＰすなわち相互接続配線４９は断線する。パルサー６７から第１および第２検査端子４１、４２にパルス信号が供給されても、駆動／受信回路７２はパルス信号を受信することができない。その結果、処理回路７４は非導通を確認する。こうして処理回路７４は基板３１の割れ（欠け）を検出する。処理回路７４は描画形成の処理を中止する。基板３１の割れは例えばディスプレイパネル１５の表示を通じてユーザーに通知されることができる。処理回路７４は併せてディスプレイパネル１５の表示を通じてユーザーに対してプローブヘッド１７の交換を促すことができる。ユーザーは連結機構２７の働きで簡単にプローブヘッド１７を交換することができる。
【００５２】
前述のように、基板３１の割れ目が相互接続配線４９を横切ると、相互接続配線４９は第１検査端子４１および第２検査端子４２の間で断線する。相互接続配線４９が断線すると、第１検査端子４１および第２検査端子４２の間で導通がとれない。したがって、第１検査端子４１および第２検査端子４２から導通が検査されれば、基板３１の割れは確実に検出されることができる。このとき、超音波診断装置１１の小型化にあたって素子チップ２３の小型化が望まれる。素子アレイ３２の周縁領域３７はできる限り狭められることが望まれる。その結果、基板３１の割れ目は周縁領域３７から素子アレイ３２に達しやすい。したがって、周縁領域３７の割れや欠けは素子３３の破損の指標として機能すると言える。
【００５３】
基板３１では一辺３１ａと素子アレイ３２の輪郭３２ａとの間に１ラインの端子アレイ３８が形成される。こうして１ラインの端子アレイ３８が形成されると、第１検査端子４１および第２検査端子４２は第１信号端子４３、４４および第２信号端子４５と共通に１枚の配線基板に接続されることができる。導通の検査にあたって配線基板の増加は回避されることができる。配線基板には例えばフレキシブルプリント基板が用いられることができる。
【００５４】
一般に、基板３１が割れる際には割れ目は少なくとも矩形の２辺を横切る。矩形の一辺のみを横切る割れは発生しづらい。したがって、少なくとも三辺３１ｂ、３１ｃ、３１ｄで素子アレイ３２の輪郭３２ａと基板３１の外縁との間に付加配線ＴＰが延びれば、確実に基板３１の割れは検出されることができる。しかも、付加配線ＴＰは、第１信号配線４６および下部電極３４とともに単一の導電層を形成することもできれば、第２信号配線４７および上部電極３５とともに単一の導電層を形成することもできる。付加配線ＴＰは、第１信号配線４６および下部電極３４と同時に形成されることができ、もしくは、第２信号配線４７および上部電極３５と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。特に、本実施形態では第１検査端子４１、第２検査端子４２および相互接続配線４９の形成にあたって層間ビアの形成は要求されない。製造工程の複雑化は回避されることができる。
【００５５】
（５）超音波トランスデューサー素子チップの製造方法
図９に示されるように、シリコンウエハー７８の表面で個々の素子チップ２３ごとに下部電極３４および第１信号配線４６並びに第１信号端子４３、４４が形成される。下部電極３４および第１信号配線４６並びに第１信号端子４３、４４の形成に先立ってシリコンウエハー７８の表面には酸化シリコン膜７９および酸化ジルコニウム膜８１が相次いで形成される。酸化ジルコニウム膜８１の表面には導電膜が形成される。導電膜はチタン、イリジウム、白金およびチタンの積層膜で構成される。フォトリソグラフィ技術に基づき導電膜から下部電極３４および第１信号配線４６並びに第１信号端子４３、４４は成形される。
【００５６】
図１０に示されるように、下部電極３４の表面で個々の素子３３ごとに圧電体膜３６および上部電極３５が形成される。圧電体膜３６および上部電極３５の形成にあたってシリコンウエハー７８の表面には圧電材料膜および導電膜が成膜される。圧電材料膜はＰＺＴ膜から構成される。導電膜はイリジウム膜から構成される。フォトリソグラフィ技術に基づき個々の素子３３ごとに圧電材料膜および導電膜から圧電体膜３６および上部電極３５が成形される。
【００５７】
続いて、図１１に示されるように、シリコンウエハー７８の表面に導電膜８２が成膜される。導電膜８２は個々の素子チップ２３内で列ごとに上部電極３５を相互に接続する。そして、フォトリソグラフィ技術に基づき導電膜８２から上部電極３５、第２信号端子４５、第２信号配線４７、第１および第２検査端子４１、４２並びに相互接続配線４９が成形される。こうして第１および第２検査端子４１、４２並びに相互接続配線４９は上部電極３５の形成時に同時に形成されることから、第１および第２検査端子４１、４２並びに相互接続配線４９の形成にあたって製造工程は増加しない。著しい製造コストの増加は回避されることができる。
【００５８】
その後、図１２に示されるように、シリコンウエハー７８の裏面から開口５４が形成される。開口５４の形成にあたってエッチング処理が施される。酸化シリコン膜７９はエッチングストップ層として機能する。酸化シリコン膜７９および酸化ジルコニウム膜８１に振動膜５２は区画される。開口５４の形成後、シリコンウエハー７８の裏面には補強用のウエハー８３が接合される。ウエハー８３にはシリコンウエハーが用いられることができる。接合にあたって例えば接着剤が用いられることができる。シリコンウエハー７８から個々の素子チップ２３は切り出される。
【００５９】
（６）第２実施形態に係る超音波トランスデューサー素子チップ
図１３は第２実施形態に係る素子チップ２３の平面図を概略的に示す。この第２実施形態では基板３１の表面で素子アレイ３２および端子アレイ３８の外側に絶縁膜８４が形成される。絶縁膜８４は例えば可撓膜５５の表面を覆う。絶縁膜８４は例えば酸化シリコンといった絶縁材から構成されることができる。その他、絶縁膜８４はフォトレジストの硬化膜で形成されてもよい。
【００６０】
付加配線ＴＰは第１検査端子４１および第２検査端子４２ａを備える。第１検査端子４１は第１実施形態と同様に端子アレイ３８の一端に配置される。その一方で、第２検査端子４２ａは、第１検査端子４１との間に１つの第１信号端子４３を挟む位置に配置される。そして、第２検査端子４２ａは変わらず１対の平行線４８ａ、４８ｂの外側に配置される。
【００６１】
付加配線ＴＰはコンタクトホール内の導電体すなわち第１コンタクトビア８５を備える。第１コンタクトビア８５は絶縁膜８４を貫通する。相互接続配線４９の先端は第１コンタクトビア８５に接続される。相互接続配線４９は、端子アレイ３８に並列する一辺３１ａ以外の三辺３１ｂ、３１ｃ、３１ｄで素子アレイ３２の輪郭３２ａと基板３１の外縁との間で絶縁膜８４の表面を延びる。
【００６２】
配線ＷＧはコンタクトホール内の導電体すなわち第２コンタクトビア８７を備える。第２コンタクトビア８７は絶縁膜８４を貫通する。第１信号端子４４から延びる配線８６は所定の長さで絶縁膜８４の表面を這った後に第２コンタクトビア８７に接続される。第１信号端子４３から延びる配線すなわち第１信号配線４６は可撓膜５５の表面に形成される。したがって、第１信号配線４６は絶縁膜８４の下に潜り込む。すなわち、第１信号配線４６は絶縁膜８４に覆われる。
【００６３】
図１４に示されるように、付加配線ＴＰは相互接続配線８８をさらに備える。相互接続配線８８は第２検査端子４２ａから延びて第１コンタクトビア８５に接続される。この相互接続配線８８は可撓膜５５の表面に形成される。相互接続配線８８は導電材の薄膜で構成される。薄膜は可撓膜５５の表面に密着する。こうして第２検査端子４２ａは第１検査端子４１に相互接続配線４９、８８および第１コンタクトビア８５で接続される。相互接続配線８８は第２信号配線４７に平面視で交差するものの絶縁膜８４の働きで電気的接続は回避される。同様に、第２コンタクトビア８７から下部電極３４まで第１信号配線４６が形成される。こうして第２第１信号端子４４は第１信号配線４６および配線８６並びに第２コンタクトビア８７で下部電極３４に接続される。付加配線ＴＰは配線ＷＧから電気的に絶縁される。付加配線ＴＰは平面視において素子アレイ３２の輪郭３２ａと基板３１の外縁との最短距離よりも長い。ここでは、付加配線ＴＰの長さは配線ＷＧの最大長さよりも長い。その他の構成は前述の第１実施形態と同様に構成される。前述の第１実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００６４】
第２実施形態に係る素子チップ２３では素子アレイ３２の４辺に並列に相互接続配線４９、８８が配置される。素子アレイ３２全体が相互接続配線４９、８８で囲まれる。したがって、基板３１が完全に割れ目で分割される場合だけでなく、基板３１の一辺３１ａ〜３１ｄを横切って割れ目が生じた場合にも割れ目は検出されることができる。
【００６５】
相互接続配線８８は第１信号配線４６および下部電極３４とともに単一の導電層を形成する。同様に、相互接続配線４９は第２信号配線４７および上部電極４６とともに単一の導電層を形成する。相互接続配線８８は第１信号配線４６および下部電極３４と同時に形成されることができる。相互接続配線４９は第２信号配線４７および上部電極３５と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。
【００６６】
（７）第３実施形態に係る超音波トランスデューサー素子チップ
図１５は第３実施形態に係る素子チップ２３の平面図を概略的に示す。この第３実施形態では付加配線ＴＰは２分割される。一方の付加配線ＴＰは第１検査端子９３および第２検査端子９４を備える。第１検査端子９３は付加配線ＴＰの一端に形成される。第２検査端子９４は付加配線ＴＰの他端に形成される。第２検査端子９４は第１検査端子９３から離れて位置する。そして、第１検査端子９３および第２検査端子９４は相互接続配線９５で相互に接続される。相互接続配線９５は平面視において周縁領域３７に位置する。前述と同様に、相互接続配線９５は可撓膜５５の表面に形成される。相互接続配線９５は導電材の薄膜で構成される。薄膜は可撓膜５５の表面に密着する。他方の付加配線ＴＰは第３検査端子９７および第４検査端子９８を備える。第３検査端子９７は付加配線ＴＰの一端に形成される。第４検査端子９８は付加配線ＴＰの他端に形成される。第４検査端子９８は第３検査端子９７から離れて位置する。そして、第３検査端子９７および第４検査端子９８は相互接続配線９９で相互に接続される。相互接続配線９９は平面視において周縁領域３７に位置する。付加配線ＴＰは配線ＷＧから電気的に絶縁される。少なくとも付加配線ＴＰの全長（ここでは個々の付加配線ＴＰ）は平面視において素子アレイ３２の輪郭３２ａと基板３１の外縁との最短距離よりも長い。ここでは、個々の付加配線ＴＰの長さは配線ＷＧの最大長さよりも長い。
【００６７】
第１検査端子９３、第３検査端子９７、第１信号端子４３および第２信号端子４５は１ラインの第１端子アレイ９２ａを構成する。第１端子アレイ９２ａは平面視において周縁領域３７に位置する。第１検査端子９３および第３検査端子９７はともに１対の平行線４８ａ、４８ｂの外側に配置される。第３検査端子９７は、第１検査端子９３との間に１つの第１信号端子４３を挟む位置に配置される。第３検査端子９７は第１端子アレイ９２ａの一端に配置される。同様に、第２検査端子９４、第４検査端子９８、第１信号端子４４および第２信号端子４５は１ラインの第２端子アレイ９２ｂを構成する。第２端子アレイ９２ｂは平面視において周縁領域３７に位置する。第２検査端子９４および第４検査端子９７はともに１対の平行線４８ａ、４８ｂの外側に配置される。第４検査端子９８は、第２端子アレイ９２ｂの一端の第２検査端子９４との間に第１信号端子４４を挟む位置に配置される。全ての第２信号端子４５は１対の平行線４８ａ、４８ｂの間に配置される。
【００６８】
基板３１の輪郭は、相互に平行な１対の直線９１で仕切られて対向する第１辺３１ｅおよび第２辺３１ｆを有する。第１端子アレイ９２ａは第１辺３１ｅに沿って第１辺３１ｅに平行に規定される。第２端子アレイ９２ｂは第２辺３１ｆに沿って第２辺３１ｆに平行に規定される。基板３１の表面では素子アレイ３２並びに第１および第２端子アレイ９２ａ、９２ｂの外側に絶縁膜８４が形成される。
【００６９】
基板３１の外縁は平面視において四角形に形成される。第１辺３１ｅに隣接して第３辺３１ｇが特定される。第３辺３１ｇに向き合って第４辺３１ｈが特定される。第１辺３１ｅ〜第４辺３１ｈは直線で仕切られる。第３辺３１ｇおよび第４辺３１ｈは必ずしも相互に平行でなくてもよい。したがって、基板３１の輪郭は正方形であってもよく矩形であってもよく台形であってもよい。ここでは、第３辺３１ｇおよび第４辺３１ｈは平行線４８ａ、４８ｂに平行に延びる。第１検査端子９３および第３検査端子９７は第４辺３１ｈと平行線４８ａとの間に配置される。第２検査端子９４および第４検査端子９８は第３辺３１ｇと平行線４８ｂとの間に配置される。
【００７０】
相互接続配線９５は、第１辺３１ｅおよび第１辺３１ｅに隣接する第３辺３１ｇで素子アレイ３２の輪郭３２ａおよび基板３１の外縁の間で延びる。相互接続配線９９は、第３辺３１ｅに向き合う第４辺３１ｈおよび第２辺３１ｆで素子アレイ３２の輪郭３２ａおよび基板３１の外縁の間で延びる。前述と同様に、相互接続配線９５、９９は可撓膜５５の表面に形成される。相互接続配線９５、９９は導電材の薄膜で構成される。薄膜は可撓膜５５の表面に密着する。その他の構成は第１および第２実施形態と同様に構成される。前述の第１および第２実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００７１】
第３実施形態に係る素子チップ２３では素子アレイ３２の４辺に並列に相互接続配線９５、９９が配置される。素子アレイ３２全体が相互接続配線９５、９９で囲まれる。したがって、基板３１が完全に割れ目で分割される場合だけでなく、基板３１の一辺３１ｅ〜３１ｈを横切って割れ目が生じた場合にも割れ目は検出されることができる。
【００７２】
基板３１では第１辺３１ｅと素子アレイ３２の輪郭３２ａとの間に１ラインの第１端子アレイ９２ａが形成される。こうして１ラインの第１端子アレイ９２ａが形成されると、第１検査端子９３および第３検査端子９７は第１信号端子４３および第２信号端子４５と共通に１枚の配線基板に接続されることができる。同様に、基板３１の第２辺３１ｆと素子アレイ３２の輪郭３２ａとの間に１ラインの第２端子アレイ９２ｂが形成されると、第２検査端子９４および第４検査端子９８は第１信号端子４４および第２信号端子４５と共通に１枚の配線基板に接続されることができる。導通の検査にあたって配線基板の増加は回避されることができる。配線基板には例えばフレキシブルプリント基板が用いられることができる。
【００７３】
一般に、基板３１が割れる際には割れ目は少なくとも矩形の１辺を横切る。したがって、４辺３１ｅ、３１ｆ、３１ｇ、３１ｈで素子アレイ３２の輪郭３２ａと基板３１の外縁との間に相互接続配線９５、９９が延びれば、基板３１の割れは確実に検出されることができる。しかも、相互接続配線９５、９９は第１信号配線４６および下部電極３４とともに単一の導電層を形成することができる。相互接続配線９５、９９は第１信号配線４６および下部電極３４と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。特に本実施形態では第１〜第４検査端子９３、９４、９７、９８並びに第１および第２相互接続配線９５、９９の形成にあたって層間ビアの形成は要求されない。製造工程の複雑化は回避されることができる。
【００７４】
（８）第４実施形態に係る超音波トランスデューサー素子チップ
図１６は第４実施形態に係る素子チップ２３の平面図を概略的に示す。この第４実施形態では付加配線ＴＰは３分割される。１つ目の付加配線ＴＰは第１検査端子４１および第１中継端子１０２を備える。第１検査端子４１および第１中継端子１０２は相互接続配線１０４で相互に接続される。相互接続配線１０４は第３辺３１ｇに平行に第３辺３１ｇと平行線４８ａとの間で延びる。２つ目の付加配線ＴＰは第２検査端子４２および第２中継端子１０３を備える。第２検査端子４２および第２中継端子１０３は相互接続配線１０５で相互に接続される。第２配線１０５は第４辺３１ｈに平行に第４辺３１ｈと平行線４８ｂとの間で延びる。３つ目の付加配線ＴＰは第３中継端子１０６および第４中継端子１０７を備える。第３中継端子１０６および第４中継端子１０７は相互接続配線１０８で相互に接続される。相互接続配線１０８は第２辺３１ｆに平行に第２辺３１ｆと素子アレイ３２の輪郭３２ａとの間で延びる。相互接続配線１０４、１０５、１０８は平面視において周縁領域３７に位置する。相互接続配線１０４、１０５、１０８は可撓膜５５の表面に形成される。相互接続配線１０４、１０５、１０８は導電材の薄膜で構成される。薄膜は可撓膜５５の表面に密着する。ここでは、相互接続配線１０８は平面視で信号配線４７に交差するものの絶縁膜８４の働きで電気的接続は回避される。
【００７５】
第１検査端子４１、第２検査端子４２、第１信号端子４３、４４および第２信号端子４５は第１端子アレイ９２ａを構成する。第１端子アレイ９２ａは端子アレイ３８と同様に構成される。中継端子１０２、１０３、１０６、１０７および第２信号端子４５は第２端子アレイ９２ｂを構成する。第２端子アレイ９２ｂは基板３１の第２辺３１ｆに沿って延びる。第２端子アレイ９２ｂの両端には第１中継端子１０２および第２中継端子１０３が配置される。第１中継端子１０２に最短距離の第２信号端子４５と第１中継端子１０２との間に第３中継端子１０６が配置される。同様に、第２中継端子１０３に最短距離の第２信号端子４５と第２中継端子１０３との間に第４中継端子１０７が配置される。基板３１の表面では素子アレイ３２並びに第１および第２素子アレイ９２ａ、９２ｂの外側に絶縁膜８４が形成される。
【００７６】
素子チップ２３とマルチプレクサー６１との接続にあたって例えば２枚のフレキシブルプリント基板（以下「フレキ」という）が用いられることができる。第１端子アレイ９２ａには第１フレキ１１１が覆い被さる。第２端子アレイ９２ｂには第２フレキ１１２が覆い被さる。第１フレキ１１１には第１および第２検査端子４１、４２、第１信号端子４３、４４並びに第２信号端子４５に個別に対応してパッド形状の接続端子１１３が形成される。接続端子１１３は第１および第２検査端子４１、４２、第１信号端子４３、４４並びに第２信号端子４５に個別に向き合わせられ個別に接合される。第２フレキ１１２には、第１中継端子１０２および第３中継端子１０６に共通に１枚のパッド形状の接続端子１１４が形成される。接続端子１１４は第１中継端子１０２および第３中継端子１０６に向き合わせられて第１中継端子１０２および第３中継端子１０６に同時に接合される。第１中継端子１０２および第３中継端子１０６は相互に接続される。同様に、第２フレキ１１２には、第２中継端子１０３および第４中継端子１０７に共通に１枚のパッド形状の接続端子１１５が形成される。接続端子１１５は第２中継端子１０３および第４中継端子１０７に向き合わせられ第２中継端子１０３および第４中継端子１０７に同時に接合される。第２中継端子１０３および第４中継端子１０７は相互に接続される。こうして相互接続配線１０４、１０５、１０８で第１検査端子４１および第２検査端子４２は相互に接続される。付加配線ＴＰは配線ＷＧから電気的に絶縁される。少なくとも付加配線ＴＰの全長（ここでは個々の付加配線ＴＰ）は平面視において素子アレイ３２の輪郭３２ａと基板３１の外縁との最短距離よりも長い。ここでは、個々の付加配線ＴＰの長さは配線ＷＧの最大長さよりも長い。第２フレキ１１２には、第２信号端子４５に個別に対応してパッド形状の接続端子１１６がさらに形成される。その他の構成は第１〜第３実施形態と同様に構成されることができる。前述の第１〜第３実施形態の少なくともいずれかと均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００７７】
第４実施形態に係る素子チップ２３では、基板３１の割れ目が相互接続配線１０４、１０５、１０８の少なくともいずれかを横切ると、第１検査端子４１および第２検査端子４２の間で断線が生じる。相互接続配線１０４、１０５、１０８のいずれかが断線すると、第１検査端子４１および第２検査端子４２の間で導通がとれない。したがって、第１検査端子４１および第２検査端子４２から導通が検査されれば、基板３１の割れは確実に検出されることができる。
【００７８】
基板３１では第１辺３１ｅと素子アレイ３２の輪郭３２ａとの間に１ラインの第１端子アレイ９２ａが形成される。こうして１ラインの第１端子アレイ９２ａが形成されると、第１検査端子４１および第２検査端子４２は第１信号端子４３、４４並びに第２信号端子４５と共通に１枚の配線基板に接続されることができる。同様に、基板３１の第２辺３１ｆと素子アレイ３２の輪郭３２ａとの間に１ラインの第２端子ライン９２ｂが形成されると、第１〜第４中継端子１０２、１０３、１０６、１０７は第２信号端子４５と共通に１枚の配線基板に接続されることができる。導通の検査にあたって配線基板の増加は回避されることができる。配線基板には例えばフレキシブルプリント基板が用いられることができる。
【００７９】
一般に、基板３１が割れる際には割れ目は少なくとも矩形の２辺を横切る。矩形の一辺のみを横切る割れは発生しづらい。したがって、少なくとも三辺３１ｂ、３１ｃ、３１ｄで素子アレイ３２の輪郭３２ａと基板３１の外縁との間に相互接続配線１０４、１０５、１０８が延びれば、確実に基板３１の割れは検出されることができる。しかも、相互接続配線１０４、１０５、１０８は第１信号配線４６および下部電極３４とともに単一の導電層を形成することができる。相互接続配線１０４、１０５、１０８は第１信号配線４６および下部電極３４と同時に形成されることができる。したがって、製造工程の増加は回避されることができる。生産効率の悪化は回避されることができる。特に、本実施形態では、第１検査端子４１、第２検査端子４２および相互接続配線１０４、１０５、１０８の形成にあたって層間ビアの形成は要求されない。製造工程の複雑化は回避されることができる。その他、第３相互接続配線１０８は第１信号配線４６および下部電極３４とともに単一の導電層を形成する一方で、第１および第２相互接続配線１０４、１０５は第２信号配線４７および上部電極３５とともに単一の導電層を形成してもよい。
【００８０】
（９）第５実施形態に係る超音波トランスデューサー素子チップ
図１７は第５実施形態に係る素子チップ２３の平面図を概略的に示す。この第５実施形態では上部電極３５および第２信号配線４７が相互接続配線４９の一部を兼ねる。相互接続配線４９は第１検査端子４１から最も離れた上部電極３５に接続される。簡単な構成で基板３１の割れは検出されることができる。その他の構成は前述の実施形態と同様に構成されることができる。前述の第１〜第４実施形態の少なくともいずれかと均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。
【００８１】
（１０）他の実施形態に係る超音波プローブの構成
図１８は他の実施形態に係る超音波プローブ（プローブ）１２１の構成を概略的に示す。超音波プローブ１２１は筐体１２２を備える。筐体１２２は筐体本体１２３とヘッドカバー１２４とを備える。筐体本体１２３には回路基板１９が組み込まれる。本体筐体１２３とヘッドカバー１２４とは協働でヘッド室１２５を区画する。ヘッド室１２５には素子チップユニット１２６が配置される。ヘッドカバー１２４は筐体本体１２３に着脱自在に取り付けられる。
【００８２】
素子チップユニット１２６は支持板１２７を備える。支持板１２７の表面には素子チップ２３が結合される。素子チップ２３は支持板１２７の表面に重ねられる。支持板１２７の裏面にはコネクター１２８が取り付けられる。コネクター１２８は回路基板１９上のコネクター１２９に結合される。素子チップ２３はフレキシブルプリント基板１３１でコネクター１２８に電気的に接続される。フレキシブルプリント基板１３１の表面には導電材で配線パターンが形成される。配線パターンは並列な複数の導電線を備える。個々の導電線は一端で素子チップ２３上の端子４１〜４５、４２ａ、９３、９４、９７、９８に個別に接合される。個々の導電線の他端はコネクター１２８の各端子に接続される。こうして素子チップ２３は回路基板１９に電気的に接続される。コネクター１２８はフレキシブルプリント基板１３１に実装されることができる。例えば第３実施形態に係る素子チップ２３では、素子アレイ９２ａ、９２ｂごとにフレキシブルプリント基板１３１が取り付けられ、フレキシブルプリント基板１３１ごとにコネクター１２８がフレキシブルプリント基板１３１上に実装されればよい。コネクター１２８、１２９は、前述と同様に、信号線６２に挿入されればよい。
【００８３】
筐体本体１２３には保持機構１３２が搭載される。保持機構１３２は支持板１２７の外周を囲む囲み壁１３３を有する。支持板１２７は囲み壁１３３で囲まれる空間内に収容される。筐体本体１２３には押さえ部材１３４が支持される。押さえ部材１３４は第１姿勢および第２姿勢の間で揺動自在に囲み壁１３３に連結される。第１姿勢の押さえ部材１３４は支持板１２７の表面に被さる。このとき、押さえ部材１３４は囲い壁１３３の内側に支持板１２７を保持することができる。押さえ部材１３４が第２位置まで回転すると、押さえ部材１３４は支持板１２７の表面から離脱する。このとき、筐体本体１２３に対して素子チップユニット１２６の着脱は許容されることができる。こうしてこの超音波プローブ１２１では素子チップユニット１２６は簡単に交換されることができる。
【００８４】
ヘッドカバー１２４には開口１３５が形成される。素子チップ２３の表面はヘッドカバー１２４の開口１３５に臨む。素子チップ２３の表面は保護材１３５で覆われることができる。こうして素子チップ２３の表面は保護材１３５を介して対象物に接触することができる。
【００８５】
（１１）超音波トランスデューサー素子チップの適用例
図１９に示されるように、素子チップ２３は腕時計型の超音波プローブ（プローブ）１３８に利用されることができる。超音波プローブ１３８は腕時計と同様に被験者の腕に装着されることができる。超音波プローブ１３８の筐体には素子チップ２３やマルチプレクサー６１、回路基板１９等が収容される。個々の素子３３は被験者の皮膚に向き合わせられる。駆動／受信回路７２は検出信号のデジタル信号を任意の記憶媒体に格納することができる。格納された検出信号は無線または有線で装置端末１２に送り込まれることができる。駆動／受信回路７２は、基板３１の割れを検出すると、視覚的または聴覚的に被験者にその旨を通知することができる。
【００８６】
その他、素子チップ２３は、例えば図２０に示されるように、絆創膏型の超音波プローブ（プローブ）１３９に利用されることができる。超音波プローブ１３９は任意の接着剤で被験者の皮膚に貼り付けられることができる。超音波プローブ１３９の筐体には素子チップ２３やマルチプレクサー６１、回路基板１９等が収容される。個々の素子３３は被験者の皮膚に向き合わせられる。駆動／受信回路７２は検出信号のデジタル信号を任意の記憶媒体に格納することができる。格納された検出信号は無線または有線で装置端末１２に送り込まれることができる。駆動／受信回路７２は、基板３１の割れを検出すると、視覚的または聴覚的に被験者にその旨を通知することができる。
【００８７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、超音波診断装置１１、超音波トランスデューサー素子チップ２３、超音波プローブ１３、１２１、１３８、１３９および超音波トランスデューサー素子３３等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。
【符号の説明】
【００８８】
１１  超音波診断装置および電子機器、１３  プローブ（超音波プローブ）、１６  プローブ本体、１７  プローブヘッド、２２  筐体（ヘッド筐体）、２３  超音波トランスデューサー素子チップ、２６  コネクター、３１  基板、３１ａ  一辺、３１ｅ  第１辺、３１ｆ  第２辺、３１ｇ  第３辺、３１ｈ  第４辺、３２  素子アレイ、３２ａ  輪郭、３３  超音波トランスデューサー素子、３７  周縁領域、４１  第１検査端子、４２  第２検査端子、４２ａ  第２検査端子、４３  信号端子（第１信号端子）、４４  信号端子（第１信号端子）、４５  信号端子（第２信号端子）、４６  第１配線（第１信号配線）、４７  第２配線（第２信号配線）、４９  相互接続配線、７４  処理回路および検出回路（処理回路）、８８  相互接続配線、９３  第１検査端子、９４  第２検査端子、９５  相互接続配線、９７  第１検査端子（第３検査端子）、９８  第２検査端子（第４検査端子）、９９  相互接続配線、１０４  相互接続配線、１０５  相互接続配線、１０８  相互接続配線、１２１  プローブ（超音波プローブ）、１３８  プローブ（超音波プローブ）、１３９  プローブ（超音波プローブ）、ＴＰ  付加配線、ＷＧ  配線。
【図１】
0005978649.tif 000002
【図２】
0005978649.tif 000003
【図３】
0005978649.tif 000004
【図４】
0005978649.tif 000005
【図５】
0005978649.tif 000006
【図６】
0005978649.tif 000007
【図７】
0005978649.tif 000008
【図８】
0005978649.tif 000009
【図９】
0005978649.tif 000010
【図１０】
0005978649.tif 000011
【図１１】
0005978649.tif 000012
【図１２】
0005978649.tif 000013
【図１３】
0005978649.tif 000014
【図１４】
0005978649.tif 000015
【図１５】
0005978649.tif 000016
【図１６】
0005978649.tif 000017
【図１７】
0005978649.tif 000018
【図１８】
0005978649.tif 000019
【図１９】
0005978649.tif 000020
【図２０】
0005978649.tif 000021