(57)【特許請求の範囲】
【請求項１】
プリント基板と、
所定の基準点を基準として非対称に配置される複数の装置側ランドを有し、前記プリント基板に実装される半導体装置と、
を備え、
前記複数の装置側ランドは、半田を介して前記プリント基板と機械的に接合される複数の装置側接続ランドと、前記プリント基板から機械的に接合されていない装置側離間ランドとを含み、
前記半導体装置は、半導体素子を有しており、
前記複数の装置側接続ランドは、前記半導体素子に電気的に接続されるリアルランドと、前記半導体素子から電気的に離間するダミーランドと、を含み、
前記複数の装置側離間ランド上の半田の体積は、接合前の前記複数の装置側接続ランド上の半田の体積と同等である、
回路基板。
【請求項２】
前記半導体装置は、前記装置側離間ランドに接続され、前記プリント基板とは機械的に離間する半田ボールを有する、
請求項１に記載の回路基板。
【請求項３】
前記複数の装置側ランドそれぞれと前記プリント基板との間隔は、略均一である、
請求項１又は２に記載の回路基板。
【請求項４】
前記プリント基板は、前記半導体装置が実装される実装面を有し、
前記半導体装置は、前記実装面と対向する対向面を有しており、
前記対向面は、前記実装面と略平行である、
請求項１乃至３のいずれかに記載の回路基板。
【請求項５】
前記複数の装置側接続ランドは、前記所定の基準点を基準とする点対称に配置されている、
請求項１乃至４のいずれかに記載の回路基板。
【請求項６】
前記装置側離間ランドは、前記半導体素子から電気的に離間している、
請求項１乃至５のいずれかに記載の回路基板。
【請求項７】
前記装置側離間ランドは、前記半導体素子に電気的に接続されている、
請求項１乃至５のいずれかに記載の回路基板。
【請求項８】
プリント基板に設けられ、所定の基準点を基準として非対称に配置される複数の基板側ランドの一部である複数の基板側接続ランド上にクリーム半田を塗布する塗布工程と、
半導体素子を有する半導体装置に設けられ、前記複数の基板側ランドに対応する複数の装置側ランド上に形成される半田ボールと、前記複数の基板側接続ランド上に塗布された前記クリーム半田とを融合固化することによって、前記複数の基板側接続ランドを前記複数の装置側ランドの一部に接合する接合工程と、
を備え、
前記複数の装置側ランドには、半田を介して前記プリント基板と機械的に接合される複数の装置側接続ランドと、前記プリント基板から機械的に接合されていない装置側離間ランドとを形成し、  前記複数の装置側接続ランド上の半田ボールと、接合前の前記複数の装置側離間ランド上の半田ボールとは同等の量で形成し、
前記複数の装置側接続ランドには、前記半導体素子に電気的に接続されるリアルランドと、前記半導体素子から電気的に離間するダミーランドと、を形成する、
回路基板の製造方法。
【請求項９】
前記塗布工程において、
前記複数の基板側ランドのうち前記複数の基板側接続ランドとは異なる基板側ランド上には、クリーム半田を塗布しない、
請求項８に記載の回路基板の製造方法。
【請求項１０】
前記接合工程において、
前記半田ボールが溶融及び固化収縮する際、前記半導体装置の重心を通り、前記半導体装置が有する前記プリント基板と対向する対向面に平行な軸線を基準として、前記複数の装置側ランドそれぞれが前記半田によって前記プリント基板側に引っ張られる力のモーメントを釣り合わせる、
請求項８又は９に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とプリント基板とを備える回路基板、及びその製造方法に関する。
【背景技術】
【０００２】
従来、携帯電話、パーソナルコンピュータ、映像機器等の電子機器では、プリント基板と、プリント基板に実装される半導体装置とを備える回路基板が用いられている。また、半導体装置としては、BGA（Ball Grid Array）型やLGA（Land Grid Array）型のCSP(Chip size package)のようなアレイパッケージが広く知られている。このような半導体装置は、半田を介してプリント基板と機械的に接続される複数の装置側ランドを有する。
ここで、搬送ロボットに半導体装置の向きを自動判別させるために、複数の装置側ランドが非対称に配置される場合がある（例えば、特許文献１及び特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１３２７３７号公報
【特許文献２】特開２００６−２９４６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、複数の装置側ランドが非対称に配置される場合、複数の装置側ランドをプリント基板に半田付けすると、複数の装置側ランドと半田との境界付近にクラックが発生する場合がある。このような半田付け不良が発生すれば、半導体装置は適切に動作しなくなってしまう。
本発明は、上述の課題を解決するためになされたものであり、半田付け不良を抑制可能な回路基板、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る回路基板は、プリント基板と、所定の基準点を基準として非対称に配置される複数の装置側ランドを有し、プリント基板に実装される半導体装置とを備え、複数の装置側ランドは、半田を介してプリント基板と機械的に接続される複数の装置側接続ランドと、プリント基板から機械的に離間する装置側離間ランドとを含む。
【発明の効果】
【０００６】
本発明によれば、半田付け不良を抑制可能な回路基板、及びその製造方法を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係るプリント基板１０の平面図である。
【図２】実施形態に係る半導体装置２０の平面図である。
【図３】実施形態に係る半導体装置２０の平面図である。
【図４】図２のX-X線における断面図である。
【図５】実施形態に係る回路基板１００の平面図である。
【図６】図５のY-Y線における断面図である。
【図７Ａ】実施形態に係る回路基板１００の製造方法を説明するための図である。
【図７Ｂ】実施形態に係る回路基板１００の製造方法を説明するための図である。
【図７Ｃ】実施形態に係る回路基板１００の製造方法を説明するための図である。
【図８】実施形態に係る半導体装置２０にかかる力のモーメントを示す模式図である。
【発明を実施するための形態】
【０００８】
次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なっている場合がある。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（概要）
本実施形態では、半導体装置をプリント基板に半田付けする際、所定の軸を基準として半導体装置にかかる力のモーメントを釣り合わせることによって、半導体装置のプリント基板に対する傾きを抑制するものである。
以下、プリント基板、半導体装置、及び回路基板の構成、及び回路基板の製造方法について順に説明する。
【０００９】
（プリント基板の構成）
実施形態に係るプリント基板の構成について、図面を参照しながら説明する。図１は、実施形態に係るプリント基板１０を実装面１０S側から見た平面図である。
図１に示すように、プリント基板１０は、基板本体１１と複数の基板側ランド１２とを有する。
基板本体１１は、紙フェノールやガラスエポキシなどによって構成される板状部材である。基板本体１１は、実装面１０Sを有する。実装面１０Sには、図示しない電子部品（例えば、CPU、抵抗器、コンデンサーなど）が実装される。本実施形態では、後述するように、半導体装置２０が実装面１０Sに実装される。
複数の基板側ランド１２は、半導体装置２０を実装するための端子である。複数の基板側ランド１２は、実装面１０S上に設けられる。複数の基板側ランド１２は、例えば、銅箔などによって構成される。
【００１０】
複数の基板側ランド１２は、実装面１０Sの平面視において、所定の基準点Aを基準として、非対称に配置されている。すなわち、複数の基板側ランド１２の配置は、点対称ではない。所定の基準点Aは、例えば、複数の基板側ランド１２全体の中心点である。
本実施形態において、複数の基板側ランド１２は、４５個の基板側接続ランド１２ａと、４個の基板側離間ランド１２ｂと、を含む。各基板側接続ランド１２ａは、後述する接続部３０（図５参照）を介して、半導体装置２０と機械的に接続される。各基板側離間ランド１２ｂは、半導体装置２０から機械的に離間する。このように、複数の基板側ランド１２の一部である４５個の基板側接続ランド１２ａが半導体装置２０の接合に寄与するのに対して、４個の基板側離間ランド１２ｂは半導体装置２０の接合に寄与しない。ただし、各基板側接続ランド１２ａと各基板側離間ランド１２ｂとは、同一の構成を有している。
【００１１】
なお、後述するように、半導体装置２０をプリント基板１０に実装する際、４５個の基板側接続ランド１２ａ上にはクリーム半田４０が塗布されるのに対して、４個の基板側離間ランド１２ｂ上にはクリーム半田４０が塗布されない。
（半導体装置の構成）
実施形態に係る半導体装置の構成について、図面を参照しながら説明する。図２は、実施形態に係る半導体装置２０を対向面２０S側から見た平面図である。図３は、複数の半田ボール２２が省略された半導体装置２０を対向面２０S側から見た平面図である。図４は、図２のX-X線における断面図である。
図２に示すように、半導体装置２０は、パッケージ基板２１と、複数の半田ボール２２と、を有する。半導体装置２０としては、BGA（Ball Grid Array）型やLGA（Land Grid Array）型のCSP(Chip size package)のようなアレイパッケージを用いることができる。
【００１２】
パッケージ基板２１は、絶縁性材料によって構成される板状部材である。パッケージ基板２１は、実装面１０Sに対向する対向面２０Sを有する。
複数の半田ボール２２は、対向面２０S上に設けられる球状部材である。複数の半田ボール２２は、半田（例えば、Ｓｎ３Ａｇ０．５Ｃｕ（Ａｇが３ｗｔ％、Ｃｕが０．５ｗｔ％、残りがＳｎ）の合金）によって構成される。複数の半田ボール２２は、対向面２０Sに垂直かつ半導体装置２０の重心を通る垂線と対向面２０Sとの交点Bを基準として、非対称に配置されている。なお、本実施形態では、交点Bは、対向面２０Sの略中心を通る。
複数の半田ボール２２は、４５個の接続ボール２２ａと４個の離間ボール２２ｂとを含む。各接続ボール２２ａは、半導体装置２０を実装する際、接続部３０（図５参照）の一部を構成することによって、プリント基板１０と半導体装置２０とを機械的に接続する。各離間ボール２２ｂは、半導体装置２０を実装する際、接続部３０の一部を構成しないので、プリント基板１０と半導体装置２０とを機械的に接続しない。このように、複数の半田ボール２２の一部である４５個の接続ボール２２ａが半導体装置２０の接合に寄与するのに対して、４個の離間ボール２２ｂは半導体装置２０の接合に寄与しない。ただし、各接続ボール２２ａと各離間ボール２２ｂとは、同一の構成を有している。
【００１３】
図３に示すように、半導体装置２０は、複数の装置側ランド２３を有する。複数の装置側ランド２３は、交点Bを基準として非対称に配置されている。
本実施形態において、複数の装置側ランド２３は、４２個のリアルランド２３Rと、７個のダミーランド２３Dとを含む。
４２個のリアルランド２３Rは、半導体装置２０を実装する際、接続部３０（図５参照）を介して、プリント基板と機械的に接続される。各リアルランド２３Rは、半導体装置２０内に配置される半導体素子２４（図４参照）と電気的に接続されている。従って、各リアルランド２３Rは、半導体装置２０の機能に寄与している。４２個のリアルランド２３Rには、複数の信号端子、複数の電源端子、複数の接地用端子などが含まれている。
７個のダミーランド２３Dは、半導体素子２４から電気的に離間している（図４参照）。従って、各ダミーランド２３Dは、半導体装置２０の機能には寄与しない。
【００１４】
７個のダミーランド２３Dには、３個の第１ダミーランド２３D1と、４個の第２ダミーランド２３D2とが含まれる。第１ダミーランド２３D1は、４２個のリアルランド２３Rと同様に、接続部３０を介して、プリント基板と機械的に接続される。第２ダミーランド２３D2は、第１ダミーランド２３D1とは異なり、プリント基板から機械的に離間する。
本実施形態において、４２個のリアルランド２３R及び３個の第１ダミーランド２３D1それぞれは、各基板側接続ランド１２ａと接続される。このように、４２個のリアルランド２３R及び３個の第１ダミーランド２３D1は、４５個の基板側接続ランド１２ａに対応して配置された４５個の「装置側接続ランド」を構成する。以下の説明では、適宜、リアルランド２３Rと第１ダミーランド２３D1とを合わせて「装置側接続ランド」と併称する。なお、４５個の装置側接続ランドは、図３に示すように、交点Bを基準として、非対称に配置されている。
【００１５】
また、本実施形態において、４個の第２ダミーランド２３D2は、４個の基板側離間ランド１２ｂから離間して配置される。これによって、各第２ダミーランド２３D2は、半導体装置２０の機能に寄与せず、かつ、プリント基板１０と半導体装置２０との接合にも寄与しない「装置側離間ランド」を構成する。以下の説明では、適宜、第２ダミーランド２３D2を「装置側離間ランド」と称する。
図４に示すように、半導体装置２０は、半導体素子２４と、第１内挿配線２５と、第２内挿配線２６と、ワイヤー２７と、電極部２８と、外装体２９とを有する。
半導体素子２４は、トランジスタや集積回路などの能動素子である。半導体素子２４は、ワイヤー２７を介して、パッケージ基板２１の電極部２８と電気的に接続されている。一つのリアルランド２３Rは、第１内挿配線２５を介して、電極部２８と電気的に接続される。もう一つのリアルランド２３Rは、第２内挿配線２６を介して、電極部２８と電気的に接続される。これにより、半導体素子２４は、２個のリアルランド２３Rと電気的に接続されている。一方で、３個の第１ダミーランド２３D1と２個の第２ダミーランド２３D2とは、半導体素子２４から電気的に離間されている。
【００１６】
外装体２９は、樹脂によって構成される。外装体２９は、半導体素子２４、導電性接着フィルム２５、半田層２６、及びワイヤー２７を封止する。
（回路基板の構成）
実施形態に係る回路基板の構成について、図面を参照しながら説明する。図５は、実施形態に係る回路基板１００を実装面１０S側から見た平面図である。図６は、図５のY-Y線における断面図である。なお、図５では、４５個の接続部３０を破線で示し、４個の離間ボール２２ｂを省略している。
図５に示すように、半導体装置２０は、４５個の接続部３０を介して、プリント基板１０に実装される。本実施形態において、４５個の接続部３０は、半導体装置２０の重心を通り、実装面１０Sに垂直な垂線Cを基準として、非対称に配置されている。なお、本実施形態において、垂線Cは交点Bを通る。
【００１７】
図６に示すように、複数の装置側ランド２３は、接続部３０を介してプリント基板と機械的に接続される複数の装置側接続ランドを含む。具体的に、図示された７個の装置側ランド２３は、５個の基板側接続ランド１２ａと機械的に接続される２個のリアルランド２３Rと３個の第１ダミーランド２３D1とを含む。
また、複数の装置側ランド２３は、プリント基板１０から機械的に離間する装置側離間ランドを含む。具体的に、図示された７個の装置側ランド２３は、２個の基板側離間ランド１２ｂから機械的に離間する第２ダミーランド２３D2を含む。
このように、接続部３０は、基板側接続ランド１２ａとリアルランド２３R又は第１ダミーランド２３D1とを機械的に接続する。接続部３０は、後述するように、接続ボール２２ａが基板側接続ランド１２ａ上に塗布されたクリーム半田４０と融合することによって、形成される。
【００１８】
一方で、後述するように、基板側離間ランド１２ｂ上にはクリーム半田４０が塗布されないので、離間ボール２２ｂは接続部３０を形成せずに原状を維持する。そのため、離間ボール２２ｂは、基板側離間ランド１２ｂから離間している。
本実施形態において、各装置側接続ランド（各リアルランド２３R及び第１ダミーランド２３D1）とプリント基板１０（各基板側ランド１２）との間隔Wは、均一である。また、本実施形態において、対向面２０Sは、実装面１０Sに略平行である。すなわち、半導体装置２０は、プリント基板１０に対して傾いていない。
（回路基板の製造方法）
実施形態に係る回路基板の製造方法について、図面を参照しながら説明する。図７Ａ〜図７Ｃは、実施形態に係る回路基板１００の製造方法を説明するための断面図である。
【００１９】
まず、図７Ａに示すように、プリント基板１０に設けられる複数の基板側ランド１２の一部である４５個の基板側接続ランド１２ａ上に、クリーム半田４０を塗布する。この際、４個の基板側離間ランド１２ｂ上には、クリーム半田４０を塗布しない。
ここで、クリーム半田４０を塗布する対象となる複数の対象ランド（以下、「複数の対象ランド」という。）は、後述する融合体３０ａの固化に伴って半導体装置２０が傾かないように、複数の装置側ランド２３の中から選択される。
具体的に、複数の対象ランドは、半導体装置２０の重心を通り、かつ、対向面２０Ｓに平行な複数の軸を基準とした場合に、融合体３０ａが半導体装置２０を回転させようとするモーメントが釣り合うように選択される（図８参照）。本実施形態において、複数の装置側ランド２３のうち第２ダミーランド２３D2だけが、複数の対象ランドから除外されている。
【００２０】
次に、図７Ｂに示すように、クリーム半田４０が塗布されたプリント基板１０上に、半導体装置２０を載置する。この際、各接続ボール２２ａの下端部は、各基板側接続ランド１２ａ上に塗布されたクリーム半田４０と接触する。一方で、各基板側離間ランド１２ｂにはクリーム半田４０が塗布されていないので、各離間ボール２２ｂの下端部は、クリーム半田４０と接触しない。ただし、各離間ボール２２ｂの下端部は、各基板側離間ランド１２ｂに接触していてもよい。
次に、図７Ｃに示すように、リフロー炉などの加熱装置にプリント基板１０及び半導体装置２０を入れて、半田ボール２２を融点以上に加熱する。この際、４５個の接続ボール２２ａとクリーム半田４０とが融合して、４５個の融合体３０ａが形成される。一方で、４個の離間ボール２２ｂは溶融するものの、４個の基板側離間ランド１２ｂにクリーム半田４０が塗布されていないので、各離間ボール２２ｂは各クリーム半田４０と融合しない。
【００２１】
次に、加熱装置からプリント基板１０及び半導体装置２０を出して、４５個の融合体３０ａ及び４個の離間ボール２２ｂを冷却する。これにより、４５個の融合体３０ａが固化することによって、４５個の接続部３０が形成される。その結果、４５個の基板側接続ランド１２ａが、４５個の装置側接続ランドに半田接合される。一方で、４個の離間ボール２２ｂは、固化によって原状復帰する。
ここで、各融合体３０ａは、溶融により液化した際に表面張力によって小さく丸まろうとし、また、固化する際に収縮しようとするため、各装置側接続ランドは、各融合体３０ａによってプリント配線板１０側に引っ張られる。そのため、半導体装置２０には、４５個の融合体３０ａによる引っ張り力のモーメントがかかる。
本実施形態では、上述の通り、複数の装置側ランド２３の中から選択された複数の対象ランドにのみクリーム半田４０が塗布されている。そのため、半導体装置２０にかかるモーメントが釣り合うので、半導体装置２０の傾きは抑制される。
【００２２】
図８は、融合体３０ａが溶融及び固化する際に半導体装置２０にかかるモーメントを模式的に示す図である。このようなモーメントには、溶融した融合体３０ａの表面張力（融合体３０ａが小さく丸まろうとする力）に応じて発生するモーメントと、融合体３０ａが固化する際の収縮力に応じて発生するモーメントとの２種類のモーメントが想定されている。
図８において、軸線Ｑ1は、半導体装置２０の重心Ｐを通り、対向面２０Ｓに平行である。軸線Ｑ2は、半導体装置２０の重心Ｐを通り、対向面２０Ｓに平行であって、かつ、軸線Ｑ1に垂直である。
図８に示すように、半導体装置２０には、軸線Ｑ1を基準とすれば、合モーメントＭ１と合モーメントＭ２とがかかっている。また、半導体装置２０には、軸線Ｑ2を基準とすれば、合モーメントＭ３と合モーメントＭ４とがかかっている。複数の対象ランドは、例えば、合モーメントＭ１と合モーメントＭ２とが釣り合い、かつ、合モーメントＭ３と合モーメントＭ４とが釣り合うように選択される。その結果、４５個の融合体３０ａの溶融及び固化に伴う半導体装置２０の傾きが抑制される。なお、基準とする軸線を多く設定するほど、半導体装置２０の傾きを抑制する精度は向上する。
【００２３】
（作用及び効果）
（１）本実施形態に係る回路基板１００において、半導体装置２０は、交点Bを基準として非対称に配置される複数の装置側ランド２３を有する。複数の装置側ランド２３は、４５個の装置側接続ランド（４２個のリアルランド２３R及び３個の第１ダミーランド２３D1）と、４個の装置側離間ランド（４個の第２ダミーランド２３D2）とを含む。各装置側接続ランドは、接続部３０を介して、プリント基板１０と機械的に接続される。各装置側離間ランドは、プリント基板１０から機械的に離間する。
ここで、本発明者らが、複数の装置側ランドと半田との境界付近にクラックが発生する原因について鋭意検討したところ、溶融した半田が表面張力によって小さく丸まろうとする力と、半田が固化する際に収縮しようとする力とに起因するという知見を得た。具体的には、例えば、非対称に配置された複数の装置側ランド２３の全てを複数の基板側ランド１２に半田付けすれば、溶融した半田の表面張力や固化する半田の収縮力は、多くの装置側ランド２３が密集する領域で大きくなる。このように、半導体装置２０に不均衡な力が働くことによって、半導体装置２０は、プリント基板１０に対して傾いてしまう。
【００２４】
そこで、本実施形態に係る回路基板１００では、ダミーランド２３Dのうち第１ダミーランド２３D1だけがプリント基板１０と機械的に接続されており、第２ダミーランド２３D2はプリント基板１０と機械的に接続されない。従って、ダミーランド２３Dの全部がプリント基板１０と機械的に接合される場合に比べて、半田の表面張力及び固化収縮力が半導体装置２０の一部に集中することが抑制されている。これにより、半導体装置２０の傾きが抑制されているので、接続部３０におけるクラックなどの発生が低減されている。
（２）本実施形態に係る回路基板１００において、複数の装置側ランド２３それぞれとプリント基板１０との間隔は、均一である。
このように、複数の接続部３０それぞれの高さが均一に形成されているため、例えば、複数の接続部３０の一部だけが細長く形成される場合に比べて、各接続部３０の強度の均一化を図ることができる。
【００２５】
（３）本実施形態に係る回路基板１００において、対向面２０Sは、実装面１０Sと略平行である。このように、複数の接続部３０それぞれの高さが均一に形成されているので、各接続部３０の強度の均一化を図ることができる。
（４）本実施形態に係る回路基板１００において、４個の装置側離間ランド（４個の第２ダミーランド２３D2）は、半導体素子２４から電気的に離間している。
このように、もともと半導体装置２０の機能に寄与しないランドが半導体装置１０から機械的に離間されている。そのため、半導体装置２０の機能を低下させることがない。
（５）本実施形態に係る回路基板１００の製造方法は、複数の基板側ランド１２の一部である４５個の基板側接続ランド１２ａ上にクリーム半田４０を塗布する工程を備える。
このように、４５個の基板側接続ランド１２ａだけにクリーム半田４０を塗布するので、複数の装置側ランド２３のうち４５個の装置側接続ランドだけがプリント基板１０と機械的に接続される。従って、複数の装置側ランド２３の全部がプリント基板１０と機械的に接合される場合に比べて、半田の表面張力及び固化収縮力が半導体装置２０の一部に集中することを抑制できる。その結果、半導体装置２０が傾くことを抑制できるので、接続部３０におけるクラックなどの発生を低減できる。
【００２６】
（６）本実施形態に係る回路基板１００の製造方法において、半田ボール２２が溶融及び固化した際、半導体装置２０の重心Ｐを通り、対向面２０Ｓに平行な軸線Ｑ1及び軸線Ｑ2を基準として、半導体装置２０にかかる力のモーメントは釣り合っている。
従って、半導体装置２０がプリント基板１０に対して傾くことを精度良く抑制できるので、半田付け不良をより抑制することができる。
（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
（A）上記実施形態において、４５個の装置側接続ランドは、交点Bを基準として非対称に配置されることとしたが、交点Bを基準として対称に配置されていてもよい。この場合には、各装置側接続ランドが接続部３０を介してプリント基板１０側に引っ張られる力のモーメントを、より精度良く釣り合わせることができる。
【００２７】
（B）上記実施形態において、４個の装置側離間ランドは、半導体素子２４に電気的に接続されない４個の第２ダミーランド２３D2であることとしたが、これに限られるものではない。例えば、４個の装置側離間ランドは、半導体素子２４に電気的に接続されたリアルランド２３Ｒの中から選択されてもよい。この場合、４個の装置側離間ランドとするリアルランド２３Ｒとしては、同一信号を重複して伝達するための複数の信号端子の一部、複数の電源端子の一部、複数の接地用端子の一部が選択されることが好ましい。これにより、リアルランド２３Ｒから装置側離間ランドを選択することに伴う半導体装置２０の機能低下を抑制することができる。
（C）上記実施形態において、複数の装置側ランド２３は、４２個のリアルランド２３R、３個の第１ダミーランド２３D1、及び４個の第２ダミーランド２３D2を含むこととしたが、各ランドの個数はこれに限られるものではない。複数の装置側ランド２３は、２個以上のリアルランド２３Rと、１つ以上の第２ダミーランド２３D2とを含んでいればよく、第１ダミーランド２３D1を含んでいなくてもよい。なお、複数の装置側ランド２３が１個の第２ダミーランド２３D2を含む場合とは、例えば、搬送ロボットに半導体装置２０の向きを自動判別させるために、ｎ×ｍ列に整列された複数の装置側ランド２３のうち１つだけが欠けている場合等が挙げられる。
【００２８】
（D）上記実施形態において、各離間ボール２２ｂは、図６に示すように、各基板側離間ランド１２ｂから物理的（機械的かつ電気的）に離間することとしたが、これに限られるものではない。各離間ボール２２ｂは、電気的には各基板側離間ランド１２ｂに接続されていてもよい。すなわち、各離間ボール２２ｂは、各基板側離間ランド１２ｂに機械的に接合されていなければよく、接触することは許容される。なお、この場合、第２ダミーランド２３D2は半導体素子２４から電気的に離間されているので、半導体装置２０の機能に影響はない。
（E）上記実施形態において、各装置側接続ランドとプリント基板１０との間隔Wは、均一であることとしたが、これに限られるものではない。各装置側接続ランドとプリント基板１０との間隔Wは、所定の範囲内でばらついていてもよい。所定の範囲とは、接続部３０にクラックが発生しない程度に設定することができる。また、この限りにおいて、対向面２０Sは、実装面１０Sと完全には平行でなくてもよい。
【００２９】
（F）上記実施形態において、基板側離間ランド１２ｂにクリーム半田４０を塗布しないことによって、装置側離間ランドを基板側離間ランド１２ｂから機械的に離間させることとしたが、これに限られるものではない。例えば、装置側離間ランド上に離間ボール２２ｂを設けないことによっても、装置側離間ランドを基板側離間ランド１２ｂから機械的に離間させることができる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００３０】
本実施形態によれば、半田付け不良を抑制可能な回路基板、及びその製造方法を提供することができるので、電子機器分野において有用である。
【符号の説明】
【００３１】
１０…プリント基板
１０Ｓ…実装面
１１…基板本体
１２…複数の基板側ランド
１２ａ…基板側接続ランド
１２ｂ…基板側離間ランド
２０…半導体装置
２０Ｓ…対向面
２１…パッケージ基板
２２…複数の半田ボール
２２ａ…接続ボール
２２ｂ…離間ボール
２３…複数の装置側ランド
２３R…リアルランド
２３D…ダミーランド
２３D1…第１ダミーランド
２３D2…第２ダミーランド
２３…半導体素子
２３…複数の装置側ランド
２４…半導体素子
２５…第１内挿配線
２６…第２内挿配線
２７…ワイヤー
２８…電極部
２９…外装体
３０…接続部
３０ａ…融合体
４０…クリーム半田
Ａ、Ｂ…交点
Ｃ…垂線
【図１】
0005870303.tif 000002
【図２】
0005870303.tif 000003
【図３】
0005870303.tif 000004
【図４】
0005870303.tif 000005
【図５】
0005870303.tif 000006
【図６】
0005870303.tif 000007
【図７Ａ】
0005870303.tif 000008
【図７Ｂ】
0005870303.tif 000009
【図７Ｃ】
0005870303.tif 000010
【図８】
0005870303.tif 000011