(57)【特許請求の範囲】
【請求項１】
動作電圧発生器と不揮発性メモリセルのメモリセルアレイとを含む不揮発性メモリ装置を含むメモリシステムで動作電圧を発生する方法において、
前記メモリセルアレイのトリム情報領域にトリム情報を格納する段階と、
前記不揮発性メモリ装置のパワーアップの時、前記トリム情報を用いて、複数のオフセット値を格納するルックアップテーブルを構成する段階と、
前記不揮発性メモリ装置の現在温度を検出する段階と、
前記不揮発性メモリ装置によるアクセス命令に関連するアクセス動作の実行を開始する前記アクセス命令を入力した後、前記現在温度に応答して前記ルックアップテーブルに格納された前記複数のオフセット値の中から第１オフセット値と第２オフセット値を選択することによって補償された動作電圧を発生する段階と、
前記補償された動作電圧を利用して前記アクセス動作を遂行する段階と、を含み、
前記補償された動作電圧を発生する段階は、
前記選択された前記第１オフセット値と前記第２オフセット値を利用して補償オフセット値を発生する段階と、
前記動作電圧発生器を利用して前記補償オフセット値にしたがって前記補償された動作電圧を発生する段階と、を含み、
前記補償オフセット値を発生する段階は、
前記現在温度に応答して前記複数のオフセット値の中から前記第１オフセット値を選択する段階と、
前記現在温度と選択されたメモリセルのプログラム状態、あるいは少なくとも前記選択されたメモリセルに対応するワードラインの位置のうち少なくともいずれか一方に応答して前記複数のオフセット値の中から前記第２オフセット値を選択する段階と、
前記第１オフセット値と前記第２オフセット値とに基づいて前記補償オフセット値を発生する段階と、を含むことを特徴とする方法。
【請求項２】
前記第２オフセット値を選択する段階は、
前記現在温度と前記選択されたメモリセルのプログラム状態、あるいは前記現在温度と前記選択されたメモリセルに対応するワードライン位置のうち少なくともいずれか一方に応答して前記複数のオフセット値の中から前記第２オフセット値を選択する、
ことを特徴とする請求項１に記載の方法。
【請求項３】
不揮発性メモリ装置において、
前記不揮発性メモリ装置の動作を制御する制御ロジックと、
不揮発性メモリセルのメモリセルアレイと、
前記メモリセルアレイに属する選択されたメモリセルに関連する選択されたワードラインに印加される補償された動作電圧を発生する動作電圧発生器と、を含み、
前記動作電圧発生器は、
現在温度を検出し対応する温度コードの発生する温度コード発生器と、
各温度範囲に各々対応する複数の第１オフセット値を格納する第１ルックアップテーブルと、
前記温度コードと選択されたメモリセルのプログラム状態、あるいは少なくとも前記選択されたメモリセルに対応するワードラインの位置のうち少なくともいずれか一方に対応する複数の第２オフセット値を格納する第２ルックアップテーブルと、を含み、
前記制御ロジックは、前記温度コードに応答して前記複数の第１オフセット値の中から１つ、及び前記温度コードと前記選択されたメモリセルのプログラム状態、あるいは少なくとも前記選択されたメモリセルに対応するワードラインの位置のうち少なくともいずれか一方に応答して前記複数の第２オフセット値の中から１つを選択し、
前記動作電圧発生器は、前記複数の第１オフセット値の選択された１つと前記複数の第２オフセット値の選択された１つとに応答して前記補償された動作電圧を発生する不揮発性メモリ装置。
【請求項４】
前記制御ロジックは、
前記現在温度と前記選択されたメモリセルのプログラム状態、あるいは前記現在温度と前記選択されたメモリセルに対応するワードライン位置のうち少なくともいずれか一方に応答して前記複数の第２オフセット値の中から１つを選択する、
ことを特徴とする請求項３に記載の不揮発性メモリ装置。
【請求項５】
少なくとも１つの不揮発性メモリ装置と、
バッファーメモリを含み、前記少なくとも１つの不揮発性メモリ装置を制御するように構成された制御器と、
前記制御器と外部装置との間で通信を行うインターフェイスと、を含み、
前記少なくとも１つの不揮発性メモリ装置は、
前記少なくとも１つの不揮発性メモリ装置の動作を制御する制御ロジックと、
不揮発性メモリセルのメモリセルアレイと、
前記メモリセルアレイに属する選択されたメモリセルに対応するワードラインに印加される補償された動作電圧を発生する動作電圧発生器と、を含み、
前記動作電圧発生器は、
現在温度を検出し対応する温度コードの発生する温度コード発生器と、
各温度範囲に各々対応する複数の第１オフセット値を格納する第１ルックアップテーブルと、
前記温度コードと選択されたメモリセルのプログラム状態、あるいは少なくとも前記選択されたメモリセルに対応するワードラインの位置のうち少なくともいずれか一方に対応する複数の第２オフセット値を格納する第２ルックアップテーブルと、を含み、
前記制御ロジックは、前記温度コードに応答して前記複数の第１オフセット値の中から１つ、及び前記温度コードと前記選択されたメモリセルのプログラム状態、あるいは少なくとも前記選択されたメモリセルに対応するワードラインの位置のうち少なくともいずれか一方に応答して前記複数の第２オフセット値の中から１つを選択し、
前記動作電圧発生器は、前記複数の第１オフセット値の選択された１つと前記複数の第２オフセット値の選択された１つとに応答して前記補償された動作電圧を発生するメモリカード。
【請求項６】
前記制御ロジックは、
前記温度コードと前記選択されたメモリセルのプログラム状態、あるいは前記温度コードと前記選択されたメモリセルに対応するワードライン位置のうち少なくともいずれか一方に応答して前記複数の第２オフセット値の中から１つを選択する、
ことを特徴とする請求項５に記載のメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体メモリ装置に関し、より具体的にはフラッシュメモリ装置及びそれを含むデータ格納装置に関する。
【背景技術】
【０００２】
半導体メモリは、一般的に、衛星から消費者電子技術までの範囲に属するマイクロプロセッサーを基盤にする応用及びコンピューターのようなデジタルロジック設計の最も必須的なマイクロ電子素子である。したがって、高い集積度及び速い速度のための縮小（ｓｃａｌｉｎｇ）を通じて得られるプロセス向上及び技術開発を含む半導体メモリの製造技術の進歩は他のデジタルロジック系列の性能基準を確立するのに役に立つ。
【０００３】
半導体メモリ装置は大きく揮発性半導体メモリ装置と不揮発性半導体メモリ装置とに分けられる。揮発性半導体メモリ装置において、ロジック情報はスタティックランダムアクセスメモリの場合、双安定フリップフロップのロジック状態を設定することによって、又はダイナミックランダムアクセスメモリの場合、キャパシターの充電を通じて格納される。揮発性半導体メモリ装置の場合、電源が印加される間にデータが格納され、読み出され、電源が遮断される時、データは消失される。
【０００４】
ＭＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等のような不揮発性半導体メモリ装置は電源が遮断されてもデータを格納できる。不揮発性メモリデータ格納状態は使用される製造技術によって永久的に格納できるか、或いは再プログラムできる。不揮発性半導体メモリ装置はコンピューター、航行電子工学、通信、及び消費者電子技術産業のような広い範囲の応用でプログラム及びマイクロコードに格納のために使用される。単一チップで揮発性及び不揮発性メモリ格納モードの組合が速くて再プログラムできる不揮発性メモリを要求するシステムで不揮発性ＲＡＭ（ｎｖＲＡＭ）のような装置でまた使用できる。その上に、応用指向業務のための性能を最適化させるために幾つかの追加的なロジック回路を含む特定メモリ構造が開発されてきた。
【０００５】
不揮発性半導体メモリ装置において、ＭＲＯＭ、ＰＲＯＭ及びＥＰＲＯＭはシステム自体的に消去及び書込みが容易でないので、一般の使用者が記憶内容を新しくするのが容易でない。これに反して、ＥＥＰＲＯＭは電気的に消去及び書込みが可能であるので、継続的な更新が必要であるシステムプログラミング（ｓｙｓｔｅｍ  ｐｒｏｇｒａｍｍｉｎｇ）や補助記憶装置としての応用が拡大されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許第10-2010-0049924号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、信頼性を向上させることができるフラッシュメモリ装置及びそれを含むデータ格納装置を提供するものである。
【課題を解決するための手段】
【０００８】
一実施形態において、本発明は不揮発性メモリセルのメモリセルアレイを含む不揮発性メモリ装置で動作電圧を発生する方法を提供し、前記方法は前記不揮発性メモリ装置の現在温度を含む少なくとも１つのメモリセル条件を検出する段階と、前記メモリセルアレイの選択されたメモリセルに印加される動作電圧を発生する段階と、前記少なくとも１つのメモリセル条件に応答して前記動作電圧を補償する段階と、を含む。
【０００９】
他の実施形態において、本発明は動作電圧発生器と不揮発性メモリセルのメモリセルアレイを含む不揮発性メモリ装置とを含むメモリシステムで動作電圧を発生する方法を提供し、前記方法は前記メモリセルアレイのトリム情報領域にトリム情報を格納する段階と、前記不揮発性メモリ装置のパワーアップの時、そして前記トリム情報の使用の時、複数の補償オフセット値を格納する少なくとも１つのルックアップテーブルを構成する段階と、前記不揮発性メモリ装置の現在温度を検出する段階と、前記不揮発性メモリ装置によるアクセス動作の実行を開始するアクセス命令を入力した後、前記現在温度に応答して前記少なくとも１つのルックアップテーブルに格納された複数の補償オフセット値の中で１つのオフセット値を選択することによって補償された動作電圧を発生する段階と、前記補償された動作電圧を利用して前記アクセス動作を遂行する段階と、を含む。
【００１０】
他の実施形態において、本発明は前記不揮発性メモリ装置の動作を制御する制御ロジックと、不揮発性メモリセルのメモリセルアレイと、前記メモリセルアレイに属する選択されたメモリセルに印加される補償された動作電圧を発生する動作電圧発生器と、を含み、前記動作電圧発生器は現在温度を検出し対応する温度コードの発生する温度コード発生器と、複数の温度範囲に各々対応する複数の第１オフセット値を格納する第１ルックアップテーブルと、メモリセル条件の変化に各々対応する複数の第２オフセット値を格納する第２ルックアップテーブルと、を含み、前記制御ロジックは、前記温度コードに応答して前記第１オフセット値の中で１つ、及び前記メモリセル条件の決定された変化に応答して前記第２オフセット値の中で１つを選択し、前記動作電圧発生器は、前記第１オフセット値と前記第２オフセット値とに応答して前記補償された動作電圧を発生する不揮発性メモリ装置を提供する。
【００１１】
他の実施形態において、本発明は少なくとも１つの不揮発性メモリ装置と、バッファーメモリを含み、前記不揮発性メモリ装置を制御するように構成された制御器と、前記制御器と外部装置間のインターフェイスを提供するインターフェイスと、を含み、前記少なくとも１つの不揮発性メモリ装置は前記少なくとも１つの不揮発性メモリ装置の動作を制御する制御ロジックと、不揮発性メモリセルのメモリセルアレイと、前記メモリセルアレイに属する選択されたメモリセルに印加される補償された動作電圧を発生する動作電圧発生器と、を含み、前記動作電圧発生器は現在温度を検出し対応する温度コードの発生する温度コード発生器と、複数の温度範囲に各々対応する複数の第１オフセット値を格納する第１ルックアップテーブルと、メモリセル条件の変化に各々対応する複数の第２オフセット値を格納する第２ルックアップテーブルと、を含み、前記制御ロジックは、前記温度コードに応答して前記第１オフセット値の中で１つ、及び前記メモリセル条件の決定された変化に応答して前記第２オフセット値の中で１つを選択し、前記動作電圧発生器は、前記第１オフセット値と前記第２オフセット値とに応答して前記補償された動作電圧を発生するメモリカードを提供する。
【００１２】
他の実施形態において、本発明は複数の不揮発性メモリ装置を含む格納媒体と、複数のチャンネルを通じて前記格納媒体と連結され、前記格納媒体を制御するように構成された制御器と、を含み、前記複数の不揮発性メモリ装置の中で少なくとも１つは前記不揮発性メモリ装置の動作を制御する制御ロジックと、不揮発性メモリセルのメモリセルアレイと、前記メモリセルアレイに属する選択されたメモリセルに印加される補償された動作電圧を発生する動作電圧発生器と、を含み、前記動作電圧発生器は現在温度を検出し対応する温度コードの発生する温度コード発生器と、複数の温度範囲に各々対応する複数の第１オフセット値を格納する第１ルックアップテーブルと、メモリセル条件の変化に各々対応する複数の第２オフセット値を格納する第２ルックアップテーブルと、を含み、前記制御ロジックは、前記温度コードに応答して前記第１オフセット値の中で１つ、及び前記メモリセル条件の決定された変化に応答して前記第２オフセット値の中で１つを選択し、前記動作電圧発生器は、前記第１オフセット値と前記第２オフセット値とに応答して前記補償された動作電圧を発生する半導体ドライブを提供する。
【発明の効果】
【００１３】
本発明の例示的な実施形態によれば、温度変化の時、多様な条件（例えば、プログラム状態、ワードライン位置、ページ情報、温度領域、等）にしたがってメモリセルに印加される電圧を補償することによって、メモリセルの閾値電圧を正確に判別できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の例示的な実施形態による電圧補償方式を概略的に説明するための図面である。
【図２Ａ】メモリセルの閾値電圧の変化を発生させる多様な条件を説明するための図面である。
【図２Ｂ】メモリセルの閾値電圧の変化を発生させる多様な条件を説明するための図面である。
【図２Ｃ】メモリセルの閾値電圧の変化を発生させる多様な条件を説明するための図面である。
【図２Ｄ】メモリセルの閾値電圧の変化を発生させる多様な条件を説明するための図面である。
【図３】本発明の例示的な実施形態による不揮発性メモリ装置の動作を概略的に説明するためのフローチャートである。
【図４】図１で説明された電圧補償方式が適用される本発明の例示的な実施形態によるフラッシュメモリ装置を概略的に示すブロック図である。
【図５Ａ】図４に示された本発明の例示的な実施形態によるワードライン電圧発生回路を概略的に示すブロック図である。
【図５Ｂ】図４に示された本発明の他の例示的な実施形態によるワードライン電圧発生回路を概略的に示すブロック図である。
【図６】図５に示された温度コード発生部を概略的に示すブロック図である。
【図７Ａ】図５で説明された第２ルックアップテーブルに含まれるオフセット値を説明するための図面である。
【図７Ｂ】図５で説明された第２ルックアップテーブルに含まれるオフセット値を説明するための図面である。
【図８】本発明の例示的な実施形態によるフラッシュメモリ装置に適用された電圧補償方法を説明するための図面である。
【図９】本発明の例示的な実施形態による不揮発性メモリ装置を含むデータ格納装置を概略的に示すブロック図である。
【図１０】本発明の例示的な実施形態による図９に示された制御器を概略的に示すブロック図である。
【図１１】本発明の例示的な実施形態による不揮発性メモリ装置を利用する半導体ドライブを概略的に示すブロック図である。
【図１２】図１１に示された半導体ドライブを利用するストレージを概略的に示すブロック図である。
【図１３】図１１に示された半導体ドライブを利用するストレージサーバーを概略的に示すブロック図である。
【図１４】本発明の例示的な実施形態によるデータ格納装置が適用されるシステムを概略的に示す図面である。
【図１５】本発明の例示的な実施形態によるデータ格納装置が適用されるシステムを概略的に示す図面である。
【図１６】本発明の例示的な実施形態によるデータ格納装置が適用されるシステムを概略的に示す図面である。
【図１７】本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【図１８】本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【図１９】本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【図２０】本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【図２１】本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【発明を実施するための形態】
【００１５】
本発明の長所及び特徴、及びそれを達成する方法は添付される図面と共に詳細に後術されている実施形態を通じて説明される。しかし、本発明はここで説明される実施形態に限定されることなく他の形態に具体化できる。本実施形態は、単に本発明が属する技術分野で通常の知識を有する者に本発明の技術的思想を容易に実施できるように詳細に説明するために提供される。
【００１６】
図面において、本発明の実施形態は図示された特定形態に制限されることではなく説明を明確するために誇張されている。また明細書全体に掛けて同一な参照番号に表示された部分は同一な構成要素を示す。
【００１７】
本明細書で‘及び／又は’という表現は前後に並べた構成要素の中で少なくとも１つを含む意味に使用される。また、‘連結される／結合される’という表現は他の構成要素と直接的に連結されたか、或いは他の構成要素を通じて間接的に連結されることを含む意味に使用される。本明細書で単数形は文句で特別に言及しない限り複数形も含む。また、明細書で使用される‘含む’又は‘包含する’で言及された構成要素、段階、動作及び素子は１つ以上の他の構成要素、段階、動作、素子及び装置の存在又は追加を意味する。
【００１８】
図１は本発明の例示的な実施形態による電圧補償方式を概略的に説明するための図面である。
【００１９】
図１を参照すれば、本発明の例示的な実施形態による電圧補償方式は半導体メモリ装置に適用される。具体的には、本発明の例示的な実施形態による電圧補償方式は不揮発性メモリ装置に適用される。不揮発性メモリ装置はデータ情報を格納するためのメモリセル（又は、不揮発性メモリセル）を含む。データ情報は単一ビットデータ又はマルチビットデータである。メモリセルの各々は格納されるデータ状態（又は、プログラム状態）にしたがって可変できる閾値電圧又は可変できる抵抗を有するセルトランジスターで構成される。メモリセルは複数の行（例えば、複数のワードライン）と複数の列（又は、ビットライン）とに配列される。メモリセルは２次元構造（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ  ｓｔｒｕｃｔｕｒｅ）を有するように又は３次元構造（ｔｈｒｅｅ−ｄｉｍｅｎｓｉｏｎａｌ  ｓｔｒｕｃｔｕｒｅ）を有するように配列される。
【００２０】
本発明の例示的な実施形態による不揮発性メモリ装置は電圧発生回路ＶＧと補償回路ＣＰＳとをさらに含む。電圧発生回路ＶＧはメモリセルへ供給される複数の電圧（例えば、ワードライン電圧、ウェル電圧、等）を発生するように構成される。補償回路ＣＰＳは、温度変化の時、多様な条件（又は、基準）にしたがって変化されるように電圧発生回路ＶＧから出力される電圧を補償する。例えば、メモリセルの閾値電圧／抵抗は温度変化にしたがって変化される。仮にメモリセルに供給される電圧（例えば、ワードライン電圧）が温度変化に関わらず固定されれば、温度変化の時、メモリセルの閾値電圧を正確に判別することが難しい。
【００２１】
本発明の例示的な実施形態による補償回路ＣＰＳは、温度変化に比例して自動的に変化されるように電圧発生回路ＶＧから出力される電圧を補償する。その上に、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルのプログラム状態、選択されたワードラインの物理的な位置、現在温度が属する温度領域、選択されたメモリセルのページ情報、等のような多様な条件（又は、基準）にしたがって変化されるように電圧発生回路ＶＧから出力される電圧を補償する。このような条件／基準は電圧発生回路ＶＧから出力された電圧を補償するために全て又は部分的に利用され得る。選択されたメモリセルのプログラム状態、選択されたワードラインの物理的な位置、選択されたメモリセルのページ情報、等のような多様な条件（又は、基準）は選択されたメモリセルによって変化される。温度変化によって生じる閾値電圧／抵抗の移動は、メモリセルの閾値電圧を正確に判別するためにメモリセルに印加される電圧の移動を必要とする。メモリセルに印加される電圧の移動は、基本的に、温度変化に比例して遂行される。また、本発明の場合、温度変化によって生じる閾値電圧／抵抗の移動は上述した条件を考慮して追加的に遂行される。このような理由で、温度変化の時、先に言及された条件にしたがってメモリセルに印加される電圧を補償することによってメモリセルの閾値電圧を正確に判別できる。
【００２２】
図２Ａ乃至図２Ｄはメモリセルの閾値電圧の変化を発生させる多様な条件を説明するための図面である。
【００２３】
先ず、図２Ａを参照すれば、任意のワードラインＷＬａに連結されたメモリセルはプログラム状態Ｐｉを有するメモリセルを含む。プログラム状態Ｐｉを有するメモリセルは、デフォルト温度の下で実線Ｌ１で表示された閾値電圧分布に属する閾値電圧を有する。このような場合、閾値電圧分布Ｌ１に属するメモリセルの閾値電圧は、正常読出し動作の時、読出し電圧Ｖ１を通じて、そして検証読出し動作の時、検証読出し電圧Ｖ２を通じて判別される。電圧Ｖ１、Ｖ２は図１の電圧発生回路ＶＧから出力される。閾値電圧分布Ｌ１は、温度変化によって点線で表示された閾値電圧分布Ｌ２に移動され得る。本発明の例示的な実施形態による補償回路ＣＰＳは、電圧Ｖ１、Ｖ２が温度変化にしたがって変化されるように電圧発生回路ＶＧを制御する。電圧補償は、例えば、温度変化に比例して遂行される。
【００２４】
温度（検出された温度又は周辺温度）がデフォルト温度を基準に変化される時、図２Ｂに示したように、任意のワードラインＷＬａに連結されたメモリセルの閾値電圧はプログラム状態（例えば、Ｐｉ、Ｐｊ）にしたがって互に異なるように変化される。したがって、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が温度変化の時、プログラム状態にしたがって異なるように変化されるように（又は、異なるように補償されるように）電圧発生回路ＶＧを制御する。即ち、温度（検出された温度又は周辺温度）がデフォルト温度を基準に変化される時、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が選択されたメモリセルのプログラム状態にしたがって可変的に変化されるように電圧発生回路ＶＧを制御する。
【００２５】
温度（検出された温度又は周辺温度）がデフォルト温度を基準に変化される時、図２Ｃに示したように、メモリセルの閾値電圧の移動はワードラインの物理的な位置にしたがって一定でない。したがって、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が温度変化の時、ワードラインＷＬａ、ＷＬｂの物理的な位置にしたがって可変的に変化されるように電圧発生回路ＶＧを制御する。即ち、温度（検出された温度又は周辺温度）がデフォルト温度を基準に変化される時、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が選択されたメモリセルに連結されたワードラインの物理的な位置にしたがって変化されるように、電圧発生回路ＶＧを制御する。
【００２６】
温度（検出された温度又は周辺温度）がデフォルト温度（又は、デフォルト温度領域ＴＲ０）を基準に変化される時、図２Ｄに示したように、メモリセルの閾値電圧の移動は現在温度が属する温度領域ＴＲにしたがって互に異なる。したがって、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が現在温度が属する温度領域にしたがって可変的に変化されるように、電圧発生回路ＶＧを制御する。即ち、温度がデフォルト温度領域を基準に変化される時、本発明の例示的な実施形態による補償回路ＣＰＳは、選択されたメモリセルに印加される電圧が現在温度が属する温度領域ＴＲにしたがって変化されるように、電圧発生回路ＶＧを制御する。
【００２７】
以上の説明から分かるように、本発明の例示的な実施形態による補償回路ＣＰＳは、温度変化の時、プログラム状態、ワードラインの物理的な位置、温度領域、ページ情報、等のような多様な条件を考慮して電圧発生回路ＶＧから出力される電圧を補償する。本発明の例示的な実施形態による補償回路ＣＰＳは、上述した条件全て又は一部にしたがって変化されるように電圧発生回路ＶＧから出力される電圧を補償する。
【００２８】
図３は本発明の例示的な実施形態による不揮発性メモリ装置の動作を概略的に説明するためのフローチャートである。以下、本発明の例示的な実施形態による不揮発性メモリ装置の動作が参照図面に基づいて詳細に説明される。
【００２９】
Ｓ１００段階で、不揮発性メモリ装置は外部（例えば、メモリ制御器又はホスト）からアクセスが要請されたか否かを判別する。仮にそうでないと、Ｓ１００段階は反復的に遂行される。外部（例えば、メモリ制御器又はホスト）からアクセスが要請された場合、Ｓ１１０段階で、補償回路ＣＰＳは現在温度を検出する。現在温度の検出はアクセス要請以前に遂行される。即ち、現在温度の検出は不揮発性メモリ装置が待機状態にある間に遂行される。Ｓ１２０段階で、電圧発生回路ＶＧはメモリセルへ印加されるワードライン電圧を生成する。特に、メモリセルへ印加されるワードライン電圧は、検出された温度、選択されたメモリセルのプログラム状態、検出された温度が属する温度領域、ページ情報、及び選択されたメモリセルと連結されたワードラインの物理的な位置に基づいて生成される。Ｓ１３０段階で、不揮発性メモリ装置はそのように生成されたワードライン電圧を利用して要請された動作を遂行する。
【００３０】
例示的な実施形態において、現在の温度がデフォルト温度を基準に変化されない場合、Ｓ１２０段階で生成されるワードライン電圧はデフォルト温度を基準に設定されたレベルを有する。
【００３１】
現在の温度がデフォルト温度を基準に変化される時、検出された温度、選択されたメモリセルのプログラム状態、検出された温度が属する温度領域、ページ情報、及び選択されたメモリセルと連結されたワードラインの物理的な位置に基づいてメモリセルに印加される電圧（例えば、ワードライン電圧）を補償することによって、メモリセルの閾値電圧をより正確に判別できる。
【００３２】
図４は図１で説明された電圧補償方式が適用される本発明の例示的な実施形態によるフラッシュメモリ装置を概略的に示すブロック図である。本発明の例示的な実施形態による不揮発性メモリ装置はフラッシュメモリ装置である。しかし、本発明が他のメモリ装置（例えば、ＭＲＡＭ、ＰＲＡＭ、ＦＲＡＭ（登録商標）、等）に適用され得ることはこの分野の通常的な知識を習得した者に明確である。
【００３３】
図４を参照すれば、本発明の例示的な実施形態によるフラッシュメモリ装置はメモリセルアレイ１００を含む。メモリセルアレイ１００はＭ―ビットデータ情報（Ｍは１又はそれより大きい定数）を格納するメモリセルを含む。メモリセルは、例えば、複数の行（複数のワードライン）と複数の列（複数のビットライン）とに配列される。メモリセルは、データ状態（又は、プログラム状態）にしたがって可変できる抵抗又は可変できる閾値電圧を有するように構成される。メモリセルアレイ１００はトリム情報を格納するトリム情報領域１０１を含む。トリム情報は、例えば、リペアアドレス情報、入出力構造情報、電圧調整情報、等を含む。ここで、電圧調整情報は先に説明された条件（例えば、温度変化、温度領域、プログラム状態、ページ情報、ワードライン位置、等）にしたがってワードライン電圧を調整／補償するための情報である。電圧調整情報は、ルックアップテーブルを構成するようにパワーアップの時、フラッシュメモリ装置のレジスター又は外部（例えば、メモリ制御器又はホスト）へ伝達される。
【００３４】
本発明の例示的な実施形態によるフラッシュメモリ装置は、行選択回路２００、感知増幅器及び記入ドライバ回路３００、列選択回路４００、ワードライン電圧発生回路５００、制御ロジック６００、及び入出力インターフェイス７００をさらに含む。
【００３５】
行選択回路２００はメモリセルアレイ１００の行を選択し、駆動するように構成される。行選択回路２００の選択及び駆動動作は制御ロジック６００の制御の下で遂行される。感知増幅器及び記入ドライバ回路３００は、読出し動作の時、メモリセルアレイ１００からデータを読み出すように、そしてプログラム動作の時、メモリセルアレイ１００にデータを書き込むように構成される。感知増幅器及び記入ドライバ回路３００は広く公知されたページバッファー回路とも称される。列選択回路４００は、感知増幅器及び記入ドライバ回路３００によって読み出されたデータをあらかじめ設定された単位（例えば、バイト単位、ワード単位、等）で選択するように構成される。列選択回路４００によって選択されたデータは入出力インターフェイス７００を通じて外部へ伝送される。感知増幅器及び記入ドライバ回路３００、列選択回路４００、及び入出力インターフェイス７００は、制御ロジック６００の制御に応答して動作する。
【００３６】
続いて、図４を参照すれば、ワードライン電圧発生回路５００は、メモリセルアレイ１００の選択されたメモリセル（又は、選択された行／ワードライン）へ供給される電圧（即ち、ワードライン電圧ＶＷＬ）を生成するように構成される。しかし、ワードライン電圧発生回路５００が単なるワードライン電圧の生成に制限されないことはよく理解できる。例えば、ワードライン電圧発生回路５００はウェル電圧、消去電圧、等を生成するように構成され得る。ワードライン電圧発生回路５００はルックアップテーブルを格納するためのレジスター５０１を含む。レジスター５０１に格納されるルックアップテーブルは、多様な条件（例えば、温度変化、選択されたメモリセルのプログラム状態、ページ情報、温度領域、ワードライン位置、等）にしたがってワードライン電圧ＶＷＬを補償／調整するのに使用される。レジスター５０１に格納されたルックアップテーブルの値はパワーアップの時、制御ロジック６００の制御の下でメモリセルアレイ１００から読み出されたトリム情報の中で電圧調整情報に設定される。本発明の例示的な実施形態において、電圧調整情報がレジスター５０１にロードされる時、制御ロジック６００を通じて電圧調整情報が変更できる。ワードライン電圧発生回路５００は、多様な条件（例えば、温度変化、選択されたメモリセルのプログラム状態、ページ情報、温度領域、ワードライン位置、等）を反映するルックアップテーブルの値に基づいてワードライン電圧ＶＷＬを生成する。
【００３７】
図５Ａは図４に示された本発明の例示的な実施形態によるワードライン電圧発生回路を概略的に示すブロック図である。
【００３８】
図５Ａを参照すれば、ワードライン電圧発生回路５００は電圧発生器５２０と補償回路５４０とを含む。電圧発生器５２０は制御ロジック６００の制御の下で補償回路５４０からのワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔにしたがってワードライン電圧ＶＷＬを発生するように構成される。補償回路５４０は温度変化にしたがってワードライン電圧ＶＷＬを調整／補償するように電圧発生器５２０を制御する。電圧発生器５２０によって生成されるワードライン電圧ＶＷＬは、読出し電圧、プログラム電圧、検証読出し電圧等を含む。補償回路５４０は、現在温度を示す温度コードＴｃｏｄｅを発生する温度コード発生部５４１、多様な条件にしたがって決定されたオフセット値を含む第１乃至第３ルックアップテーブル５４２、５４３、５４４、及び第１乃至第３ルックアップテーブル５４２、５４３、５４４から出力されるオフセット値を加算するオフセット加算器５４５を含む。ワードライン電圧ＶＷＬは、オフセット加算器５４５から出力されるワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔによって補償され得る。
【００３９】
第１ルックアップテーブル５４２は、フラッシュメモリ装置の許容できる温度範囲に属する温度領域に各々対応するオフセット値を含む。オフセット値はデフォルト温度（例えば、許容できる温度範囲の最も高い温度）を基準に設定される。しかし、第１ルックアップテーブル５４２のオフセット値は、デフォルト温度で許容できる温度範囲の最も低い温度又は中間温度を基準に設定され得る。第１ルックアップテーブル５４２のオフセット値の中で１つは、温度コード発生部５４１によって生成された温度コードＴｃｏｄｅにしたがって選択される。温度コードＴｃｏｄｅはフラッシュメモリ装置の現在温度を示す。
【００４０】
第２ルックアップテーブル５４３は、プログラム状態情報、ページ情報、及び温度領域情報にしたがって決定されたオフセット値を含む。先に言及されたように、温度変化によるメモリセルの閾値電圧移動は、プログラム状態にしたがって、そして温度領域にしたがって差異がある。プログラム状態及び温度領域によるオフセット値は、また、任意のワードラインに属するページに対して即ち、ページに区別される。フラッシュメモリ装置の許容できる温度範囲は複数の温度領域に区分され得る。温度領域各々にはプログラム状態に各々対応するオフセット値が包含される。任意の温度領域に属するオフセット値はプログラム状態にしたがって異なるように設定される。これは、図２Ｂで説明されたように、プログラム状態にしたがって閾値電圧の移動が異なるためである。また、任意のプログラム状態に対するオフセット値は温度領域にしたがって異なるように設定される。これは、図２Ｄで説明されたように、温度領域にしたがって閾値電圧の移動が異なるためである。任意の温度領域に属する、そしてプログラム状態に各々対応するオフセット値の差は制御ロジック６００の制御にしたがって可変され得る。同様に、任意のプログラム状態に属する、そして温度領域各々に対応するオフセット値の差は制御ロジック６００の制御にしたがって可変され得る。
【００４１】
第３ルックアップテーブル５４４は、選択されたワードラインの位置にしたがって決定されたオフセット値を含む。先に言及されたように、温度変化によるメモリセルの閾値電圧移動は選択されたワードラインの位置にしたがって差異がある。例えば、第３ルックアップテーブル５４４はメモリブロックに属するワードライン各々に対応するオフセット値を含む。他の例として、第３ルックアップテーブル５４４は、各々がワードラインで構成されたワードライングループに各々対応するオフセット値を含む。
【００４２】
例示的な実施形態において、第１乃至第３ルックアップテーブル５４２、５４３、５４４は、図４で説明されたレジスター５０１に格納され、第１乃至第３ルックアップテーブル５４２、５４３、５４４のオフセット値は、図４で説明されたトリム情報を格納する領域１０１からロードされる。第１乃至第３ルックアップテーブル５４２、５４３、５４４のオフセット値は、例えば、バイナリコードで構成される。
【００４３】
オフセット加算器５４５は、第１乃至第３ルックアップテーブル５４２、５４３、５４４から出力されるオフセット値を加算してワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔを出力する。ワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔは、温度変化にしたがってワードライン電圧ＶＷＬを増加させるか、或いは減少させるのに使用される。ワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔは、電圧発生器５２０に提供され、温度変化によって生じるメモリセルの閾値電圧移動を補償するように電圧発生器５２０によって生成される電圧（即ち、ワードライン電圧）を調整／補償するのに使用される。ここで、オフセット加算器５４５は選択的に使用され得る。又は、オフセット加算器５４５は使用しないこともあり得る。この場合、第１乃至第３ルックアップテーブル５４２、５４３、５４４のオフセット値は、電圧発生器５２０に直接提供され、電圧発生器５２０は、第１乃至第３ルックアップテーブル５４２、５４３、５４４のオフセット値にしたがってワードライン電圧ＶＷＬを順次的に又は同時に補償できる。ワードライン電圧の補償は、例えば、ワードラインオフセット値又は第１乃至第３ルックアップテーブル５４２、５４３、５４４のオフセット値にしたがって、電圧発生器５２０に含まれる、電圧分配用抵抗列の抵抗値を可変させることによって遂行される。図面には示していないが、電圧発生器５２０は高電圧を発生するポンプ、高電圧を要求される電圧を調整するレギュレータ、等を含み、抵抗列はレギュレータに包含される。又は、電圧発生器５２０はレギュレータを含む。このような場合、電圧発生器５２０は、ポンプから高電圧を受信し、ワードラインオフセット値ＷＬ＿ｏｆｆｓｅｔ及び動作モードにしたがって入力された高電圧を調整してワードライン電圧ＶＷＬを出力する。
【００４４】
図５Ｂは図４に示された本発明の他の例示的な実施形態によるワードライン電圧発生回路を概略的に示すブロック図である。
【００４５】
図５Ｂにおいて、図５Ａに示されたことと同一な機能を遂行する構成要素は同一な参照番号で表記される。図５Ｂに示されたワードライン電圧発生回路５００ａは下の差異点を除外すれば、図５Ａに示されたことと実質的に同一であり、したがってそれに対する説明は省略される。補償回路５４０ａに含まれた第３ルックアップテーブル５４４ａは、ワードライン位置情報と温度コードＴｃｏｄｅとに応答して動作する。第３ルックアップテーブル５４４ａは選択されたワードラインの位置にしたがって決定されたオフセット値を含む。先に言及されたように、温度変化によるメモリセルの閾値電圧移動は選択されたワードラインの位置にしたがって差異がある。例えば、第３ルックアップテーブル５４４ａはメモリブロックに属するワードライン各々に対応するオフセット値を含み、オフセット値は温度領域にしたがって区分される。このような場合、温度コードＴｃｏｄｅによって指定される現在温度領域に対応するオフセット値の中で１つが、選択されたワードラインの位置にしたがって選択される。他の例として、第３ルックアップテーブル５４４ａは各々がワードラインで構成されたワードライングループに各々対応するオフセット値を含み、オフセット値は温度領域にしたがって区分される。このような場合、温度コードＴｃｏｄｅによって指定される現在温度領域に対応するオフセット値の中で１つが、選択されたワードラインを含むワードライングループによって選択される。
【００４６】
図６は図５に示された温度コード発生部を概略的に示すブロック図である。
【００４７】
図６を参照すれば、温度コード発生部５４１は、温度変化に拘わらず基準電圧ＶＴＲＥＦを安定的に／一定に発生する基準電圧発生器５４１ａと、基準電圧ＶＴＲＥＦに応答して現在温度に対応する温度電圧ＶＴＥＭＰを発生する温度検出器５４１ｂと、アナログ形態の温度電圧ＶＴＥＭＰをデジタルコードＡＤＣに変換するレベル変換器５４１ｃと、デジタルコードＡＤＣを温度コードＴｃｏｄｅに変換する温度コード変換器５４１ｄを含む。ここで、温度コード変換器５４１ｄはデジタルコードＡＤＣを構成するビットの数を減らすために使用され、デジタルコードＡＤＣと比較して、温度コードＴｃｏｄｅを構成するビットの数が少ない。温度コード発生部５４１は、温度コードＴｃｏｄｅがデフォルト温度（例えば、許容できる温度範囲の最も高い温度、最も低い温度、又は中間温度）に対応する値に設定されたのか否かを判別し、判別結果にしたがって温度検出器５４１ｂを制御する校正部５４１ｅをさらに含む。校正部５４１ｅの制御にしたがって温度検出器５４１ｂの出力電圧ＶＴＥＭＰが可変される。温度検出器５４１ｂの出力電圧ＶＴＥＭＰは、温度コードＴｃｏｄｅがデフォルト温度（例えば、許容できる温度範囲の最も高い温度、最も低い温度、又は中間温度）に対応する値に設定されるまで可変される。校正部５４１ｅは、例えば、テスト動作の時に動作し、正常動作の時に非活性化される。これは制御ロジック６００によって制御される。現在温度に対応する温度コードの生成する温度コード発生部５４１の構成がここに開示されたことに制限されないことはよく理解できる。
【００４８】
図７Ａ及び図７Ｂは図５で説明された第２ルックアップテーブルに含まれるオフセット値を説明するための図面である。説明の前に、フラッシュメモリ装置が９０℃〜−４０℃の温度範囲で動作すると仮定する。また、デフォルト温度が許容できる温度範囲の最も高い温度（９０℃）であると仮定する。このような仮定によれば、温度がデフォルト温度より低くなることにしたがってメモリセルの閾値電圧は増加する。したがって、メモリセルに印加されるワードライン電圧もやはり温度変化にしたがって増加されるように補償される。これに反して、デフォルト温度が許容できる温度範囲の最も低い温度（−４０℃）である場合、温度がデフォルト温度より高くなることにしたがってメモリセルの閾値電圧は減少し、その結果メモリセルに印加されるワードライン電圧もやはり温度変化にしたがって減少されるように補償される。
【００４９】
温度変化の時、各プログラム状態のオフセット値の変化を説明するための図７Ａを参照すれば、温度領域（例えば、ＴＲ０〜ＴＲ６）の各々で、プログラム状態Ｐ１〜Ｐ７に各々対応するオフセット値が決定される。任意の温度領域に属するオフセット値（例えば、図面で点線円で表示される）は、プログラム状態Ｐ１〜Ｐ７にしたがって互に異なるように設定される。これは、図２Ｂで説明されたように、メモリセルの閾値電圧がプログラム状態にしたがって異なるように変化されるためである。図７Ａで分かるように、各プログラム状態のオフセット値は温度変化にしたがって一定の大きさ程度（又は、一定の勾配を有して）増加／減少される。特に、本発明の例示的な実施形態によれば、プログラム状態のオフセット値の増加／減少勾配は互に異なるように設定される。ここで、増加／減少勾配は温度領域に各々対応する任意のプログラム状態のオフセット値の差を意味する。各温度領域に属するプログラム状態Ｐ１〜Ｐ７のオフセット値の増加／減少勾配は一定に又は互に異なるように設定され得る。例えば、図７Ｂに示したように、任意の温度領域（例えば、ＴＲ６）に属するプログラム状態Ｐ１〜Ｐ７のオフセット値の増加／減少勾配は互に異なるように設定される。これは残り温度領域にも同様に適用される。オフセット値の増加／減少勾配が互に異なるように設定されることはプログラム状態、ワードラインの物理的な位置、温度領域、等のような条件にしたがって最適に補償されたワードライン電圧を利用して温度変化による移動された閾値電圧が正確に判別されることを意味する。
【００５０】
例示的な実施形態において、オフセット値の増加／減少勾配は、電圧調整情報がメモリセルアレイ１００でレジスター５０１にロードされる時、制御ロジック６００を通じて変更できる。又は、オフセット値の多様な増加／減少勾配を反映する複数の電圧調整情報セットがメモリセルアレイ１００に格納され、パワーアップの時、複数の電圧調整情報セットの中で１つが制御ロジック６００によって選択され、選択された電圧調整情報セットがレジスター５０１にロードされ得る。電圧調整情報セットの選択又は電圧調整情報の変更は外部（例えば、メモリ制御器又はホスト）の制御にしたがって遂行される。
【００５１】
図８は本発明の例示的な実施形態によるフラッシュメモリ装置に適用された電圧補償方法を説明するための図面である。
【００５２】
説明の前に、フラッシュメモリ装置が９０℃〜−４０℃の温度範囲で動作すると仮定する。また、デフォルト温度が、許容できる温度範囲の最も高い温度（９０℃）であると仮定する。温度範囲が複数の温度領域（例えば、ＴＲ０〜ＴＲ６）で構成されると仮定する。デフォルト温度が含まれた温度領域をデフォルト温度領域ＴＲ０であると称する。このような仮定によれば、温度がデフォルト温度より低くなることにしたがってメモリセルの閾値電圧は増加する。したがって、メモリセルに印加されるワードライン電圧もやはり温度変化にしたがって増加されるように補償される。しかし、デフォルト温度の設定によって減少されるようにワードライン電圧が補償されることもあり得る。
【００５３】
本発明の例示的な実施形態による電圧補償方法は、基本的に、温度変化に比例してワードライン電圧を補償することを含む（Ｂ１０１０）。例えば、補償回路５４０によって検出された温度（又は、現在温度）がデフォルト温度領域とは異なる温度領域に属すると判別される時、ワードライン電圧は一定の大きさ（△Ｖ）程度補償される。一定の大きさ（△Ｖ）は温度変化の大きさに比例する。温度変化に比例してワードライン電圧を補償することは、温度コードＴｃｏｄｅにしたがって第１ルックアップテーブル５４２で出力されるオフセット値によって遂行される。追加的に、本発明の例示的な実施形態による電圧補償方法は温度領域及びプログラム状態に基づいてワードライン電圧を補償することを含む（Ｂ１０２０）。これは温度コードＴｃｏｄｅにしたがって第２ルックアップテーブル５４３で出力されるオフセット値によって遂行される。また、本発明の例示的な実施形態による電圧補償方法はワードラインの物理的な位置に基づいてワードライン電圧を補償することを含む（Ｂ１０３０）。これは第３ルックアップテーブル５４４で出力されるオフセット値によって遂行される。
【００５４】
図８から分かるように、ワードライン電圧は温度変化に比例して補償されるのみでなく、プログラム状態、温度領域、ページ情報、及びワードライン位置を考慮して追加的に補償される。これはプログラム状態、ワードラインの物理的な位置、温度領域、ページ情報等のような条件にしたがって最適に補償されたワードライン電圧を利用して温度変化によって移動された閾値電圧が正確に判別されることを意味する。
【００５５】
例示的な実施形態において、ワードライン電圧の補償段階（Ｂ１０１０、Ｂ１０２０、Ｂ１０３０）は順次的に遂行されるか、或いは同時に遂行される。ワードラインの物理的な位置にしたがってワードライン電圧を補償すること（Ｂ１０３０）は選択的に遂行される。ワードラインの物理的な位置はフラッシュメモリ装置のアレイ構造、即ち、２次元アレイ構造又は３次元アレイ構造を含む。
【００５６】
所定の実施形態において、デフォルト温度の設定にしたがって減少されるようにワードライン電圧が補償されることもあり得る。例えば、デフォルト温度が許容できる温度範囲の最も低い温度（−４０℃）であると仮定すれば、ワードライン電圧が図８で説明されたワードラインオフセット値程度減少される。又は、デフォルト温度の設定にしたがって減少されるか、或いは増加されるようにワードライン電圧が補償されることもあり得る。例えば、デフォルト温度が許容できる温度範囲の中間温度（２５℃）であると仮定すれば、ワードライン電圧は、現在温度がデフォルト温度より低ければ、増加されるように、そして現在温度がデフォルト温度より高ければ、減少するように調整される。
【００５７】
図９は本発明の例示的な実施形態による不揮発性メモリ装置を含むデータ格納装置を概略的に示すブロック図である。
【００５８】
図９を参照すれば、データ格納装置３０００は格納媒体３１００と制御器３２００とを含む。格納媒体３１００はテキスト、グラフィック、ソフトウェアコード等のような多様なデータ形態を有するデータ情報を格納するのに使用される。格納媒体３１００は図１又は図４で説明された不揮発性メモリ装置で構成され、先に説明された電圧補償方式にしたがってワードライン電圧を補償するように構成される。制御器３２００は外部要請に応答して格納媒体３１００を制御するように構成される。
【００５９】
図１０は本発明の例示的な実施形態による図９に示された制御器を概略的に示すブロック図である。図１０を参照すれば、本発明の例示的な実施形態による制御器３２００は、第１インターフェイス３２１０、第２インターフェイス３２２０、処理ユニット３２３０、バッファー３２４０、ＥＣＣユニット３２５０、及びＲＯＭ３２６０を含む。
【００６０】
第１インターフェイス３２１０は外部（又は、ホスト）とインターフェイスするように構成される。第２インターフェイス３２２０は図１０に示された格納媒体３１００とインターフェイスするように構成される。処理ユニット３２３０は制御器３２００の全般的な動作を制御するように構成される。例えば、ＣＰＵ３２３０は、ＲＯＭ３２６０に格納されたフラッシュ変換階層（Ｆｌａｓｈ  Ｔｒａｎｓｌａｔｉｏｎ  Ｌａｙｅｒ：ＦＴＬ）のようなファームウェアを運用するように構成される。バッファー３２４０は、第１インターフェイス３２１０を通じて外部へ伝達されるデータを一時的に格納するのに使用される。バッファー３２４０は第２インターフェイス３２２０を通じて格納媒体３１００から伝達されるデータを一時的に格納するのに使用される。ＥＣＣユニット３２５０は、格納媒体３１００に格納されるデータを符号化するように、そして格納媒体３１００から読み出されたデータを復号化するように構成される。
【００６１】
図１１は本発明の例示的な実施形態による不揮発性メモリ装置を利用する半導体ドライブを概略的に示すブロック図である。
【００６２】
図１１を参照すれば、半導体ドライブ４０００（ＳＳＤ）は格納媒体４１００と制御器４２００とを含む。格納媒体４１００は複数のチャンネルを通じて制御器４２００と連結される。各チャンネルには複数の不揮発性メモリが共通に連結される。各不揮発性メモリは図１又は図４で説明されたメモリで構成される。制御器４２００は格納媒体４１００を制御するように構成される。
【００６３】
図１２は図１１に示された半導体ドライブを利用するストレージを概略的に示すブロック図であり、図１３は図１１に示された半導体ドライブを利用するストレージサーバーを概略的に示すブロック図である。
【００６４】
本発明の例示的な実施形態による半導体ドライブ４０００はストレージを構成するのに使用され得る。図１２に示したように、ストレージは図１１で説明されたことと実質的に同様に構成される複数の半導体ドライブを含む。本発明の例示的な実施形態による半導体ドライブ４０００はストレージサーバーを構成するのに使用され得る。図１３に示したように、ストレージサーバーは図１１で説明されたことと実質的に同様に構成される複数の半導体ドライブ４０００とサーバー４０００Ａとを含む。また、この分野で広く公知されたＲＡＩＤ制御器４０００Ｂがストレージサーバーとして提供され得ることはよく理解できる。
【００６５】
図１４乃至図１６は本発明の例示的な実施形態によるデータ格納装置が適用されるシステムを概略的に示す図面である。
【００６６】
本発明の例示的な実施形態によるデータ格納装置を含む半導体ドライブがストレージに適用される場合、図１４に示したように、システム６０００は有線及び／又は無線にホストと通信するストレージ６１００を含む。本発明の例示的な実施形態によるデータ格納装置を含む半導体ドライブがストレージサーバーに適用される場合、図１５に示したように、システム７０００は有線及び／又は無線にホストと通信するストレージサーバー７１００、７２００を含む。また、図１６に示したように、本発明の例示的な実施形態によるデータ格納装置を含む半導体ドライブはメールサーバー８１００にも適用され得る。
【００６７】
図１７乃至図２１は本発明の例示的な実施形態による不揮発性メモリ装置が適用される他のシステムを概略的に示す図面である。
【００６８】
図１７は本発明の実施形態による不揮発性メモリ装置が使用される携帯電話システム（ｃｅｌｌｕｌａｒ  ｐｈｏｎｅ  ｓｙｓｔｅｍ）を概略的に示すブロック図である。
【００６９】
図１７を参照すれば、携帯電話システムは、音を圧縮するか、或いは圧縮された音を復元する（ｃｏｍｐｒｅｓｓｉｏｎ  ｏｒ  ｄｅｃｏｍｐｒｅｓｓｉｏｎ）ＡＤＰＣＭコーデック回路９２０２、スピーカー（ｓｐｅａｋｅｒ）９２０３、マイクロフォン（ｍｉｃｒｏｐｈｏｎｅ）９２０４、デジタルデータを時分割マルチプレクシングするＴＤＭＡ回路９２０６、無線信号のキャリヤー周波数（ｃａｒｒｉｅｒ  ｆｒｅｑｕｅｎｃｙ）をセッティングするＰＬＬ回路９２１０、無線信号を送信又は受信するためのＲＦ回路９２１１等を包含できる。
【００７０】
また、携帯電話システムは様々な種類のメモリ装置を包含でき、例えば、携帯電話システムは不揮発性メモリ装置９２０７、ＲＯＭ９２０８、ＳＲＡＭ９２０９を包含できる。携帯電話システムの不揮発性メモリ装置９２０７で、例えば、本発明の例示的な実施形態による不揮発性メモリ装置が使用され得る。ＲＯＭ９２０８はプログラムを格納でき、ＳＲＡＭ９２０９はシステムコントロールマイクロコンピューター９２１２のための作業領域として役割を果たすか、或いはデータを一時的に格納する。ここで、システムコントロールマイクロコンピューター９２１２はプロセッサーとして、不揮発性メモリ装置９２０７の書込み動作及び読出し動作を制御することができる。
【００７１】
図１８は本発明の実施形態による不揮発性メモリ装置が使用されるメモリカード（ｍｅｍｏｒｙ  ｃａｒｄ）の例示的な図面である。メモリカードは、例えば、ＭＭＣカード、ＳＤカード、マルチユーズ（ｍｕｌｔｉｕｓｅ）カード、マイクロＳＤカード、メモリスティック、コンパクトＳＤカード、ＩＤカード、ＰＣＭＣＩＡカード、ＳＳＤカード、チップカード（ｃｈｉｐｃａｒｄ）、スマートカード（ｓｍａｒｔｃａｒｄ）、ＵＳＢカード等であり得る。
【００７２】
図１８を参照すれば、メモリカードは外部とのインターフェイスを遂行するインターフェイス部９２２１、バッファーメモリを有し、メモリカードの動作を制御するコントローラ９２２２、本発明の実施形態による不揮発性メモリ装置９２０７を少なくとも１つ包含できる。コントローラ９２２２はプロセッサーとして、不揮発性メモリ装置９２０７の書込み動作及び読出し動作を制御することができる。具体的に、コントローラ９２２２はデータバスＤＡＴＡとアドレスバスＡＤＤＲＥＳＳとを通じて不揮発性メモリ装置９２０７、インターフェイス部９２２１とカップリングされている。
【００７３】
図１９は本発明の実施形態による不揮発性メモリ装置が使用されるデジタルスチールカメラ（ｄｉｇｉｔａｌ  ｓｔｉｌｌ  ｃａｍｅｒａ）の例示的な図面である。
【００７４】
図１９を参照すれば、デジタルスチールカメラはボディー９３０１、スロット９３０２、レンズ９３０３、ディスプレイ部９３０８、シャッターボタン９３１２、ストロボ（ｓｔｒｏｂｅ）９３１８等を含む。特に、スロット９３０８にはメモリカード９３３１が挿入され、メモリカード９３３１は本発明の実施形態による不揮発性メモリ装置９２０７を少なくとも１つ包含できる。
【００７５】
メモリカード９３３１が接触形（ｃｏｎｔａｃｔ  ｔｙｐｅ）である場合、メモリカード９３３１がスロット９３０８に挿入される時、メモリカード９３３１と回路基板の上の特定電気回路が電気的に接触するようになる。メモリカード９３３１が非接触形（ｎｏｎーｃｏｎｔａｃｔ  ｔｙｐｅ）である場合、無線信号を通じてメモリカード９３３１がアクセスされる。
【００７６】
図２０は図１９のメモリカードが使用される多様なシステムを説明する例示的な図面である。
【００７７】
図２０を参照すれば、メモリカード２３３１は（ａ）ビデオカメラ、（ｂ）テレビジョン、（ｃ）オーディオ装置、（ｄ）ゲーム装置、（ｅ）電子音楽装置、（ｆ）携帯電話、（ｇ）コンピューター、（ｈ）ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、（ｉ）ボイスレコーダー（ｖｏｉｃｅ  ｒｅｃｏｒｄｅｒ）、（ｊ）ＰＣカード等に使用され得る。
【００７８】
図２１は本発明の実施形態による不揮発性メモリ装置が使用されるイメージセンサー（ｉｍａｇｅ  ｓｅｎｓｏｒ）システムの例示的な図面である。
【００７９】
図２１を参照すれば、イメージセンサーシステムは、イメージセンサー９３３２、入出力装置９３３６、ＲＡＭ９３４８、ＣＰＵ９３４４、本発明の実施形態による不揮発性メモリ装置９３５４等を包含できる。各構成要素、即ち、イメージセンサー９３３２、入出力装置９３３６、ＲＡＭ９３４８、ＣＰＵ９３４４、不揮発性メモリ装置９３５４はバス９３５２を通じて互に通信する。イメージセンサー９３３２はフォトゲート、フォトダイオード等のようなフォトセンシング（ｐｈｏｔｏ  ｓｅｎｓｉｎｇ）素子を包含できる。各々の構成要素はプロセッサーと共に１つのチップで構成され、プロセッサーと各々別個のチップで構成されることもあり得る。
【００８０】
本発明の範囲又は技術的思想を逸脱しなく本発明の構造が多様に修正や変更され得ることはこの分野に熟練された者に明確である。上述した内容を考慮して見る時、もし本発明の修正及び変更が下の請求項及び同等物の範疇内に属すれば、本発明がこの発明の変更及び修正を含むことと見なす。
【符号の説明】
【００８１】
１００     メモリセルアレイ
１０１     トリム情報
２００     行選択回路
３００     感知増幅器及び記入ドライバ回路
４００     列選択回路
５００     ワードライン電圧発生回路
５０１     レジスター
５２０     電圧発生器
５４０     補償回路
５４１     温度コード発生部
５４１ａ   基準電圧発生器
５４１ｂ   温度検出器
５４１ｃ   レベル変換器
５４１ｄ   温度コード変換器
５４１ｅ   校正部
５４２     第１ルックアップテーブル
５４３     第２ルックアップテーブル
５４４     第３ルックアップテーブル
６００     制御ロジック
７００     入出力インターフェイス
ＶＧ      電圧発生回路
ＣＰＳ     補償回路
【図１】
0006022153.tif 000002
【図２Ａ】
0006022153.tif 000003
【図２Ｂ】
0006022153.tif 000004
【図２Ｃ】
0006022153.tif 000005
【図２Ｄ】
0006022153.tif 000006
【図３】
0006022153.tif 000007
【図４】
0006022153.tif 000008
【図５Ａ】
0006022153.tif 000009
【図５Ｂ】
0006022153.tif 000010
【図６】
0006022153.tif 000011
【図７Ａ】
0006022153.tif 000012
【図７Ｂ】
0006022153.tif 000013
【図８】
0006022153.tif 000014
【図９】
0006022153.tif 000015
【図１０】
0006022153.tif 000016
【図１１】
0006022153.tif 000017
【図１２】
0006022153.tif 000018
【図１３】
0006022153.tif 000019
【図１４】
0006022153.tif 000020
【図１５】
0006022153.tif 000021
【図１６】
0006022153.tif 000022
【図１７】
0006022153.tif 000023
【図１８】
0006022153.tif 000024
【図１９】
0006022153.tif 000025
【図２０】
0006022153.tif 000026
【図２１】
0006022153.tif 000027