(57)【特許請求の範囲】
【請求項１】
第１〜第５のトランジスタと、第１及び第２の抵抗要素とを備え、
第１及び第２のトランジスタはベース同士が接続されており、
第３及び第４のトランジスタはベース同士が接続されており、
第１のトランジスタのコレクタと第３のトランジスタのコレクタとが接続されており、
第２のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、
第５のトランジスタのコレクタが第１及び第２のトランジスタのベースに接続されており、
第５のトランジスタのベースが第１のトランジスタのコレクタと第３のトランジスタのコレクタとに接続されており、
第５のトランジスタのエミッタが第４のトランジスタのエミッタに接続されており、
第１及び第２のトランジスタのエミッタは正電源ラインに接続されており、
第３及び第４のトランジスタのエミッタは負電源ラインに接続されており、
第４のトランジスタのベースとコレクタとが接続されており、
第４のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、
第４のトランジスタのエミッタと負電源ラインとの間に第２の抵抗要素が接続されており、
前記第２の抵抗要素と負電源ラインとの間に第３の抵抗要素が接続されており、前記第２の抵抗要素の端子間電圧、前記第３の抵抗要素の端子間電圧、及び前記第２の抵抗要素と前記第３の抵抗要素との直列回路の両端電圧を基準電圧として取り出すように構成されており、
前記第１の抵抗要素は負の温度対電流を決定する抵抗器であり、
前記第２の抵抗要素は正の温度対電流を決定する抵抗器である、
温度補償回路。
【請求項２】
第１〜第５のトランジスタと、第１及び第２の抵抗要素とを備え、
第１及び第２のトランジスタはベース同士が接続されており、
第３及び第４のトランジスタはベース同士が接続されており、
第１のトランジスタのコレクタと第３のトランジスタのコレクタとが接続されており、
第２のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、
第５のトランジスタのコレクタが第１及び第２のトランジスタのベースに接続されており、
第５のトランジスタのベースが第１のトランジスタのコレクタと第３のトランジスタのコレクタとに接続されており、
第５のトランジスタのエミッタが第４のトランジスタのエミッタに接続されており、
第１及び第２のトランジスタのエミッタは正電源ラインに接続されており、
第３及び第４のトランジスタのエミッタは負電源ラインに接続されており、
第４のトランジスタのベースとコレクタとが接続されており、
第４のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、
第４のトランジスタのエミッタと負電源ラインとの間に第２の抵抗要素が接続されており、
前記第１のトランジスタと同期して動作する第６のトランジスタであって、そのエミッタが正電源ラインに接続され、そのコレクタが第４の抵抗要素を介して負電源ラインに接続されるトランジスタを備え、前記第４の抵抗要素の端子間電圧を基準電圧として取り出すように構成されており、
前記第１の抵抗要素は負の温度対電流を決定する抵抗器であり、
前記第２の抵抗要素は正の温度対電流を決定する抵抗器である、
温度補償回路。
【請求項３】
第１〜第５のトランジスタと、第１及び第２の抵抗要素とを備え、
第１及び第２のトランジスタはベース同士が接続されており、
第３及び第４のトランジスタはベース同士が接続されており、
第１のトランジスタのコレクタと第３のトランジスタのコレクタとが接続されており、第２のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、
第５のトランジスタのコレクタが第１及び第２のトランジスタのベースに接続されており、
第５のトランジスタのベースが第１のトランジスタのコレクタと第３のトランジスタのコレクタとに接続されており、
第５のトランジスタのエミッタが第４のトランジスタのエミッタに接続されており、
第１及び第２のトランジスタのエミッタは正電源ラインに接続されており、
第３及び第４のトランジスタのエミッタは負電源ラインに接続されており、
第４のトランジスタのベースとコレクタとが接続されており、
第４のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、
第４のトランジスタのエミッタと負電源ラインとの間に第２の抵抗要素が接続されており、
前記第３のトランジスタと同期して動作する第７のトランジスタであって、そのエミッタが負電源ラインに接続され、そのコレクタが第５の抵抗要素を介して正電源ラインに接続されるトランジスタを備え、前記第５の抵抗要素の端子間電圧を基準電圧として取り出すように構成されており、
前記第１の抵抗要素は負の温度対電流を決定する抵抗器であり、
前記第２の抵抗要素は正の温度対電流を決定する抵抗器である、
温度補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度補償回路に関する。
【背景技術】
【０００２】
温度が変化した場合でも一定の電流を出力することができる電流源には多くの需要がある。このような電流源の出力を温度係数ゼロとみなすことができる抵抗に接続した場合には、温度が変化した場合でも一定の電圧が得られる電圧源として利用することができる。これらの電流源、電圧源は、アナログデジタル（ＡＤ）変換器、デジタルアナログ（ＤＡ）変換器の基準源としてしばしば利用される。高精度のＡＤ変換処理、ＤＡ変換処理を行おうとした場合、温度変化に対して基準源の出力が変動すると、所望の精度が得られなくなる。そのため、このような電流源（もしくは、電流源を利用した電圧源）に関しては、その安定度（出力精度）が重要となる。
【０００３】
特許文献１は安定化電流源回路に関し、例えばその図２を参照すると、温度が上昇するとトランジスタＱ３のコレクタ−エミッタ電流が減少するため、回路としては負の温度係数を持っていることとなり、温度が上昇すると出力電流が減少する。特許文献２は二端子温度補償付き定電流源回路を開示しており、例えばその図３を参照すると、負の温度係数を有する電流ＩＮの回路と正の温度係数を有する電流ＩＰの回路とを合成することで、大きな負と正の温度係数を打ち消し、低い温度係数を実現している。この図３の回路では、電源電圧に依存して出力電流が大きく変化する。特許文献３は定電流発生回路に関する。図示されている回路は正の温度特性を持ち、温度が上昇するにしたがって出力電流が増加する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第４２６０９４５号明細書
【特許文献２】米国特許第４７９２７４８号明細書
【特許文献３】米国特許第４５６３６３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
出力電流の変動を確認するため、特許文献３の図面に例示されている回路に類似の試験回路（図１１）を想定した。図１１の試験回路は、Ｑ４のエミッタへ接続した抵抗器ＲＰＴＣの両端電位Ｖ＿Ｒ（バンドギャップ電圧：ＢＧＶ）を、Ｑ３のベース−エミッタ電圧（ＶＢＥ）の１０％程度で動作させる、１００μＡの電流源の設計例としている。
【０００６】
図１１の回路において、Ｑ３のＶＢＥ＝Ｑ４のＶＢＥ＋Ｖ＿Ｒである。Ｑ３のエミッタ電流とＱ４のエミッタ電流は、Ｑ１とＱ２のＰＮＰ型バイポーラトランジスタのペアによりほぼ均等に分配され、それぞれがおよそ５０μＡとなる。この場合、Ｑ３のエミッタ電流が５０μＡのときのＱ３のベース−エミッタ電位（Ｑ３＿ＶＢＥ）は０．６Ｖ前後であった。
【０００７】
この０．６Ｖの１０％をＲＰＴＣの端子間電圧であるＢＧＶとすれば、その値は０．０６Ｖ（６０ｍＶ）となり、その結果Ｑ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）は０．５４Ｖと算出される。これからトランジスタＱ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）が０．５４Ｖのときのエミッタ電流が求められる。
【０００８】
回路シミュレータと実際に試作した回路とによる図１１の回路についての２種類の実験から、Ｑ４＿ＶＢＥが０．５４Ｖのときのエミッタ電流は約８μＡであった。この結果、Ｑ４に５０μＡのエミッタ電流を流すためには、Ｑ４のエミッタ面積は、Ｑ３のエミッタ面積の６倍（またはＱ３と同一の特性をもつ素子をＱ４として６素子並列に接続して用いる）である。
【０００９】
この実験から図１１の回路の温度係数は正であり、その値はおおよそ３０００ｐｐｍ／度と求められた。これは、温度変化１度につき出力電流が０．３％変動することを意味している。つまり、回路の動作範囲である温度では、１００度の変化に対し電流源の電流は３０％程度変動することになる。このレベルで出力電流が変動することは、前記したような高精度が要求される定電流源としては使用できない問題がある。このような出力電圧変動は、高精度の基準電圧を得る点でも問題となる。
【００１０】
本発明は、シンプルな回路構成で高精度の基準電圧を得ることを可能とする温度補償回路を提供することを一つの目的としている。
【課題を解決するための手段】
【００１１】
上記の目的等を達成するための本発明の一態様に係る温度補償回路は、第１〜第５のトランジスタと、第１及び第２の抵抗要素とを備え、第１及び第２のトランジスタはベース同士が接続されており、第３及び第４のトランジスタはベース同士が接続されており、第１のトランジスタのコレクタと第３のトランジスタのコレクタとが接続されており、第２のトランジスタのコレクタと第４のトランジスタのコレクタとが接続されており、第５のトランジスタのコレクタが第１及び第２のトランジスタのベースに接続されており、第５のトランジスタのベースが第１のトランジスタのコレクタと第３のトランジスタのコレクタとに接続されており、第５のトランジスタのエミッタが第４のトランジスタのエミッタに接続されており、第１及び第２のトランジスタのエミッタは正電源ラインに接続されており、第３及び第４のトランジスタのエミッタは負電源ラインに接続されており、第４のトランジスタのベースとコレクタとが接続されており、第４のトランジスタのコレクタとエミッタとの間に第１の抵抗要素が接続されており、第４のトランジスタのエミッタと負電源ラインとの間に第２の抵抗要素が接続されている基本構成を有する。そして、前記第２の抵抗要素と負電源ラインとの間に第３の抵抗要素が接続されており、前記第２の抵抗要素の端子間電圧、前記第３の抵抗要素の端子間電圧、及び前記第２の抵抗要素と前記第３の抵抗要素との直列回路の両端電圧を基準電圧として取り出すように構成されている。
本発明の他の態様に係る温度補償回路は、前記基本構成を備え、前記第１のトランジスタと同期して動作する第６のトランジスタであって、そのエミッタが正電源ラインに接続され、そのコレクタが第４の抵抗要素を介して負電源ラインに接続されるトランジスタを備え、前記第４の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている。
さらに、本発明の他の態様に係る温度補償回路は、前記基本構成を備え、前記第１のトランジスタと同期して動作する第７のトランジスタであって、そのエミッタが負電源ラインに接続され、そのコレクタが第５の抵抗要素を介して正電源ラインに接続されるトランジスタを備え、前記第５の抵抗要素の端子間電圧を基準電圧として取り出すように構成されている。
【発明の効果】
【００１２】
本発明の一態様によれば、シンプルな回路構成で高精度の基準電圧を得ることを可能とする温度補償回路が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る温度補償回路の構成例を示す図である。
【図２】図１の回路に起動回路を設けた構成例を示す図である。
【図３】図１の回路に位相補償回路を設けた構成例を示す図である。
【図４Ａ】図１の温度補償回路の対温度出力電流特性を例示する図である。
【図４Ｂ】図１の温度補償回路の対温度出力電流特性を例示する図である。
【図５】比較例１の回路の対温度出力電流特性を例示する図である。
【図６】比較例２の回路の対温度出力電流特性を例示する図である。
【図７】比較例３の回路の対温度出力電流特性を例示する図である。
【図８】本実施形態の回路と比較例１〜３の回路の対温度出力電流特性を対比させて示す図である。
【図９】図１の温度補償回路の対電源電圧電流特性を例示する図である。
【図１０】図１の温度補償回路の対周波数出力抵抗特性を例示する図である。
【図１１】従来例による定電流回路の構成例による試験回路を示す図である。
【図１２】本発明の一実施形態による温度補償回路の構成例を示す図である。
【図１３】本発明の他の実施形態による温度補償回路の構成例を示す図である。
【図１４】図１３の温度補償回路の対温度出力電流特性を例示する図である。
【図１５】図１３の温度補償回路の対温度出力電圧特性を例示する図である。
【図１６】図１３の温度補償回路の対温度出力電圧特性を例示する図である。
【図１７】図１３の温度補償回路の対温度出力電圧特性を例示する図である。
【図１８】図１３の温度補償回路の対温度出力電圧特性を例示する図である。
【図１９】図１３の温度補償回路の対周波数電源電圧変動除去比特性を例示する図である。
【図２０】図１３の温度補償回路の対周波数電源電圧変動除去比特性を例示する図である。
【発明を実施するための形態】
【００１４】
第１実施形態
本発明の温度補償回路について、添付図面を参照しながらその実施形態に即して説明する。図１に本実施形態の温度補償回路１の構成例を示している。温度補償回路１は二端子回路であり、バイポーラトランジスタＱ１〜Ｑ５、抵抗器ＲＮ、ＲＰを備えるシンプルな構成を有する。
【００１５】
Ｑ１とＱ２とは、それぞれのベースを共有しているＰＮＰ型ペアトランジスタである。このＱ１とＱ２のＰＮＰペア回路は、ベース−エミッタ電圧が等しければ、カレントミラー回路と同様に動作する。
Ｑ３とＱ４とは、それぞれのベースを共有しているＮＰＮ型ペアトランジスタである。
Ｑ１とＱ２のそれぞれのエミッタは、正電圧側端子（ＶＨ）に接続されている。Ｑ１とＱ３のそれぞれのコレクタは接続されている。Ｑ２とＱ４のそれぞれのコレクタもまた接続されている。Ｑ４はベース−コレクタ間が接続されている、ダイオードの様な接続をしたトランジスタである。
Ｑ３のエミッタは負電圧側端子（ＶＬ）に接続されている。また、Ｑ４のエミッタは抵抗器ＲＰを通じてＶＬに接続されている。
Ｑ４のベース−エミッタ間（すなわちコレクタ−エミッタ間）には抵抗器ＲＮが接続されている。
Ｑ５のベースはＱ１とＱ３のそれぞれのコレクタへ接続されている。Ｑ５のコレクタはＱ１とＱ２のそれぞれのベースへ接続されている。Ｑ５のエミッタはＱ４のエミッタへ接続されている。トランジスタＱ１〜Ｑ５は共にエミッタ接地動作である。
Ｑ５のコレクタはＱ１のベースへ接続され、Ｑ１のコレクタはＱ５のベースへ接続されることで、正帰還経路を形成している。また、Ｑ５のコレクタはＱ２のベースへ接続され、Ｑ２のコレクタはＱ３のベースへ接続され、Ｑ３のコレクタはＱ５のベースへ接続されていることで、負帰還経路を形成している。
Ｑ３とＱ４のペアは、ワイドラーカレントソース回路として知られている回路を反転した回路構成（インバースワイドラーカレントソース回路）である。ワイドラーカレントソース回路は、例えば米国特許第３３２０４３９号明細書に記載されている。
【００１６】
温度補償回路１では、Ｑ５によってＱ３の出力を反転増幅することにより、ワイドラーカレントソース回路に対応したＱ３とＱ４の動作関係が入れ替わる。Ｑ５は、正帰還と負帰還とを同時に行う多重帰還回路を構成し、回路全体の制御ゲインを大幅に増加させる効果を奏する。
ＲＰは正の温度対電流を決定する抵抗器、ＲＮは負の温度対電流を決定する抵抗器である。ＲＰとＲＮの抵抗値を精密に調整することで、良好な対温度電流特性（温度係数ＴＣがほぼ０）を得ることができる。この場合、Ｑ３とＱ４のエミッタ面積比はおよそ１：２〜３に設定されると特に良好な回路特性が得られるが、この構成は本発明に必須ではない。
【００１７】
図１の温度補償回路１は、既知の正の温度直線特性（PTAT：Proportional-To-Absolute-Temperature）を示す回路（例えば米国特許４５６３６３２号明細書参照）に、抵抗器ＲＮを追加することで実現することができる。以下、温度補償回路１を、出力電流が１００μＡの電流源として設計した場合の動作について説明する。ＶＨからの電流は、Ｑ１とＱ２のＰＮＰ型トランジスタペアによりほぼ均等に分配され、それぞれがおよそ５０μＡとなる。Ｑ１のエミッタ電流は５０μＡであるから、Ｑ３のエミッタ電流も同様に５０μＡとなる（回路左辺）。Ｑ２のエミッタ電流は５０μＡであるから、Ｑ２のコレクタ電流もほぼ５０μＡとなり、Ｑ１とＱ２のベース電流を加えた電流が小さいとき、Ｑ４のコレクタ電流と抵抗器ＲＮへの電流として分配される。その後Ｑ４のエミッタ電流、抵抗器ＲＮへ分配された電流とわずかなＱ５のエミッタ電流とが加算合成された電流もほぼ５０μＡで、そのすべてが抵抗器ＲＰへ流入する（回路右辺）。ここでバンドギャップ電圧（ＢＧＶ＝ＲＰの端子間電圧）を６０ｍＶと仮定すれば、図１１の従来例に関して説明したように、Ｑ３のベース−エミッタ電位（Ｑ３＿ＶＢＥ）を０．６Ｖとすると、Ｑ４のベース−エミッタ電位（Ｑ４＿ＶＢＥ）は０．５４Ｖと求まる。
【００１８】
Ｑ２のコレクタ電流は５０μＡで、Ｑ４のコレクタ電流と抵抗器ＲＮへの電流として分配されるため、Ｑ４のコレクタ電流は当然５０μＡよりも小さい。Ｑ４のコレクタ電流をＱ４のコレクタ電流の１／２の２５μＡと仮定すると、Ｑ４のベース−エミッタ間電位（Ｑ４＿ＶＢＥ）が０．５４Ｖのときのエミッタ（飽和）電流は約８μＡとなる。この結果から、Ｑ４にエミッタ（飽和）電流として２５μＡを満たす条件は、Ｑ４のエミッタ面積をＱ３の約３倍の面積とすることであるとわかる。なお、Ｑ３と同一の特性をもつ素子をＱ４として３素子並列に接続する構成としてもよい。
【００１９】
なお、トランジスタＱ１〜Ｑ５としては、所要の出力電流に応じた特性を有する好適なものを選定することができる。また、抵抗器ＲＰ，ＲＮの定数は、所要の出力電流特性、トランジスタＱ１〜Ｑ５の特性に基づいて決定することができる。さらにトランジスタＱ１とＱ２ならびにトランジスタＱ３とＱ４は、熱的に緊密に結合した時に最高の温度対電流特性を得ることができる。
以上説明したように、本発明の実施形態に係る温度補償回路１の回路構成は非常にシンプルで、バンドギャップ電位理論に基づいて、電流モードにより動作する定電流回路を提供する。本実施形態の温度補償回路では、温度補償された定電流特性を得ることができる。
また、本回路によれば大きな出力インピーダンスが得られ、動作電圧の変化に対し電流変化が非常に小さく、定電流精度を大きく向上させることができる。これは多量の正帰還と適度な負帰還とを両立させた回路構成により実現している。
また、本発明では二端子動作が可能であり、電子回路内の任意箇所へ自由に配置設計が可能で応用範囲が広い。
また、本回路は低い電位差で動作可能であり、シリコンバイポーラトランジスタを使った場合には、０．６〜０．７Ｖ程度（１００μＡ／３００Ｋのときの実施例）の低電圧から飽和動作を開始できる。そのため、電力損失を低減可能で効率が向上する。
【００２０】
なお、本実施形態では、プラス電極側（回路図の上部）にＰＮＰ型素子を、マイナス、或いはグランド電極側にＮＰＮ型素子を用いたが、＋側ＰＮＰ回路動作と−側ＮＰＮ回路動作を対称に入れ替えた回路構成でも動作可能である。
また、電流性雑音が小さく、１／ｆコーナー周波数が低いため、低電圧、低雑音の電流源として利用可能である。
【００２１】
実施例
次に、上記実施形態の温度補償回路１に関する実施例について説明する。まず、温度補償回路１を起動させるための起動回路を設けた構成について説明する。図２に起動回路１０を備えた温度補償回路１の構成例を示している。図２の温度補償回路１は、図１の構成例において、Ｑ１のエミッタ−コレクタ間に電流源Ｉ１を有する起動回路１０を接続した構成となっている。
【００２２】
本実施形態の温度補償回路１にかぎらず、正電圧側端子（ＶＨ）にエミッタを接続したＰＮＰ型トランジスタ（図１，２ではＱ１とＱ２）を使用した回路のベース電流は流出方向の電流である。したがって、電源投入後電位（ＶＨ−ＶＬ）が与えられても、Ｑ１とＱ２のベース電流はＱ５がカットオフしているため流出できない。これを解決するために、電源投入時速やかにＱ５を立ち上げるようにする。Ｑ５はＮＰＮ型トランジスタであり、そのベース電流は流入方向の電流である。図２に例示する回路では、起動回路１０として電流源Ｉ１を追加してＱ５へベース電流を供給することにより回路１を起動（スタートアップ）させている。この電流源Ｉ１は、回路電流（出力電流ＩＯＵＴ）の１／１０００程度の小さな電流源で充分であり、例えば飽和電流（ＩＤＳＳ）の小さいジャンクションＦＥＴ（ＪＦＥＴ）などがあげられる。なお、電流源Ｉ１は本発明の構成要素ではない。
【００２３】
次に、温度補償回路１の特性を改善するために、位相補償回路を設けた構成例について説明する。図１に例示した温度補償回路１では、実動作上、位相補償回路が必要とされる場合もある。これは、正帰還と負帰還とを同時に行う多重帰還回路を担っているＱ５により、回路全体の制御ゲインが大きいことから交流帯域で位相遷移が大きくなり、発振条件が生じる場合である。図３に例示している温度補償回路１では、図１の回路に対して、Ｑ３のコレクタ−エミッタ間に、容量要素Ｃ１と抵抗器Ｒ１とを含む位相補償回路２０を接続している。この位相補償回路２０により、温度補償回路１の交流ゲインを調整し、必要な位相余裕を確保することができる。なお、容量要素Ｃ１、抵抗器Ｒ１は、本発明に必須の要素ではない。
【００２４】
次に、本実施形態の温度補償回路１（図１）により得られる出力電流特性について説明する。本回路の動作特性を回路シミュレータにより検証した。本回路による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。図４Ａ，図４Ｂに、温度補償回路１において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の出力電流の変化を示している。いずれのグラフも電源電圧（ＶＨ−ＶＬ）を１Ｖから１０Ｖまで変化させた場合の出力電流値の範囲を薄墨で示している。図４Ａに示すように、出力電流値はほぼ９９．８８〜１００．１５μＡの範囲となっており、出力電流変動の範囲はほぼ０．３％、温度係数ΔＴＣは２０ｐｐｍ／度が得られた。図４Ｂでは出力電流値（グラフの縦軸）を１０μＡ単位で示しているが、出力電流値の変化は全温度範囲にわたって無視しうる程度であることがわかる。
【００２５】
次に、前出の特許文献１の図１に例示されている回路、特許文献２の図３に例示されている回路、及び特許文献３に例示されているものと類似構成の定電流回路（本願の図１１）について同様の条件で動作シミュレーションを実施した結果について説明する。図５〜７に、特許文献１〜３の各回路（比較例１〜３）によるシミュレーション結果の対温度出力電流特性のグラフを示している。これらのグラフで、出力電流値を示す縦軸の単位は図４Ｂと同じである。まず比較例１の場合には、図５に示すように、回路は負の温度係数を示しており、−５５〜１２５℃の温度範囲で約１３０〜６３μＡの出力電流変化が見られた。また比較例２の場合には、正負の温度係数に関係（を決定）する抵抗器Ｒ１，Ｒ２（特許文献２の図３参照）を設けていることにより比較例１の場合よりは出力電流値の変化が抑制されているものの、図６を見ると、電源電圧を１〜１０Ｖの間で変化させたとき、出力電流値は約５〜８μＡの幅で変動することがわかる。また比較例３の場合には、図７に示すように、回路は正の温度係数を示しており、−５５〜１２５℃の温度範囲で約７２〜１３２μＡの出力電流変化が見られた。図８は図４Ｂ〜図７のグラフを重ねて表示したもので、本実施形態の温度補償回路１によれば、上記比較例に対する出力電流精度の飛躍的向上が明らかである。
【００２６】
次に、本実施形態の温度補償回路１について、他の動作特性を説明する。図９に、温度補償回路１の対電源電圧出力電流特性を示している。図９に示すように、本実施形態の温度補償回路１では、電源電圧が０．５Ｖに近づいたときに出力電流が急峻に立ち上がり、約０．７Ｖでほぼ定格出力電流値（１００μＡ）に達することがわかる。図１０には、温度補償回路１の対周波数出力抵抗値特性の例を示している。図１０に示すように、本実施形態の温度補償回路１は、直流（ＤＣ）〜１Ｈｚの範囲で出力抵抗値（ダイナミックインピーダンス）として約１ＧΩ（−１８０ｄＢ）という極めて高い数値が得られる。
【００２７】
以上の構成を有する本実施形態の温度補償回路１によれば、温度に対する電流直線性を高精度化することができ、温度変化による出力電流の変化を小さくすることができる。また、信号周波数に対する出力インピーダンスを増大させることができる。また、電源電圧（動作電圧）の変化に対する出力電流精度を大きく向上させることができる。また、動作開始電圧（ＶＫ：Ｖ＿Ｋｎｅｅ）の低減が可能となり、肩特性を向上させることができる。例えば、出力電流Ｉｏ＝１００μＡ、温度３００Ｋの条件で、シリコンバイポーラトランジスタの場合、０．６〜０．７Ｖ程度の低電圧から本回路を動作させることが可能である。
【００２８】
第２実施形態
次に、前記本発明の実施形態の応用例について第２実施形態として説明する。図１２に、本実施形態の温度補償回路１を応用して構成された温度補償回路３０の例を示している。以下の説明では、温度補償回路３０の入力端子ＶＨは正電源ラインに、出力端子ＶＬは負電源ラインに接続されているものとする。
【００２９】
図１２に示すように、Ｑ３のコレクタ−エミッタ間には容量要素Ｃ１と抵抗器Ｒ１との直列回路が接続されている。この直列回路は、図３に関して説明した位相補償回路２０に相当する構成である。また、Ｑ１のエミッタ−コレクタ間には、図２に関して説明した起動回路１０に相当する電流源が設けられる。
【００３０】
図１２に例示する温度補償回路３０では、まず、図１の温度補償回路１の抵抗器ＲＰと出力端子ＶＬとの間に負荷抵抗器ＲＬが接続されている。この構成では、出力端子ＶＬに接続された抵抗器ＲＬの端子間電位が温度変化にかかわらず高精度で一定となるため、温度補償された基準電圧ＶＲＥＦ１を得ることができる。また、トランジスタＱ４のエミッタに接続されている抵抗器ＲＰの端子間電位として、ＲＬの場合と同様に、高精度の基準電圧ＶＲＥＦ２を得ることができる。さらに、ＲＰのＱ４エミッタ側端子とＶＬとの間については、ＶＲＥＦ１＋ＶＲＥＦ２＝ＶＲＥＦ３の値を有する基準電圧を得ることもできる。基準電圧ＶＲＥＦ１〜ＶＲＥＦ３は、ＲＬ、ＲＰの抵抗値を変更することにより調整することができる。なお、基準電圧ＶＲＥＦ１〜ＶＲＥＦ３は、それぞれ独立した電圧源として使用することができる。このように、図１の温度補償回路１を応用して複数の高精度基準電圧源を容易に得ることができる。
【００３１】
次に、基準電圧源として利用することができる温度補償回路３０の別の構成例について説明する。図１３に、他の構成に係る温度補償回路３０の一例を示している。図１３を参照すると、温度補償回路３０には、トランジスタＱ１と同期して動作するトランジスタＱ６と、トランジスタＱ３と同期して動作するトランジスタＱ７とが設けられている。図１３の温度補償回路３０では、追加したＱ６、Ｑ７により、Ｑ１、Ｑ３と同じ温度補償された電流を得ることができる。すなわち、Ｑ１とＱ２とが同等の特性を有するとすると、ベースを共有しているＱ１、Ｑ２のＶＢＥは等しくなり、Ｑ１とＱ２のエミッタ電流も等しくなる。本来のカレントミラー回路では、ダイオード接続されたバイポーラトランジスタ（ＢＪＴ）のコレクタ電流に対し、もう一方のＢＪＴのコレクタ電流も同じ電流に追従する特性を示すことが知られている。一方、ＢＪＴは、ＶＢＥに対し、ＫＴ／ｑ（Ｋ：ボルツマン定数、Ｔ：温度（Ｋ）、ｑ：電気量（クーロン））で示される正の温度比例特性を示すが、本実施形態の温度補償回路３０では、コレクタ電流に対し、温度が増加すると減少する、温度補償されたＶＢＥが得られる。このことから、図１２、図１３のＱ１、Ｑ３とＱ６、Ｑ７が同じ特性を有するＢＪＴだとすれば、共有する同じ温度補償されたＶＢＥから、Ｑ１とＱ６、Ｑ３とＱ７は同じ温度補償されたコレクタ電流を得ることができる。
【００３２】
ここで、図１３を参照すると、Ｑ６のエミッタがＶＨに、コレクタが抵抗器ＲＲＥＦ４を介してＶＬに接続され、Ｑ７のエミッタがＶＬに、コレクタが抵抗器ＲＲＥＦ５を介してＶＨに接続されている。ＲＲＥＦ４、ＲＲＥＦ５の端子間電圧をＶＲＥＦ４、ＶＲＥＦ５とすれば、ＶＲＥＦ４、ＶＲＥＦ５として、電源電圧（ＶＨ−ＶＬ）と各トランジスタＱ６、Ｑ７のコレクタ−エミッタ間飽和電圧Ｖｓａｔの差分として、ほぼ正負電源電圧に近い電圧をそれぞれ独立に得ることが可能である。なお、Ｖｓａｔの値は、各トランジスタのコレクタ−エミッタ電流が５０μＡのとき、５０ｍＶ程度の値となる。
【００３３】
次に、図１３の温度補償回路３０の動作特性について回路シミュレータにより検証した結果を説明する。図１の基本構成と同様に、本回路３０による温度補償は二次関数補償で、補償後その軌跡は三次関数の曲線を描く。まず図１４に、温度補償回路３０において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の出力電流の変化を示している。図１４のグラフは電源電圧（ＶＨ−ＶＬ）を１Ｖから１０Ｖまで変化させた場合に得られる出力電流値の範囲を薄墨で示している。図１４に示すように、出力電流値はほぼ９９．８７〜１００．１４μＡの範囲となっており、出力電流変動の範囲はほぼ０．３％、温度係数ΔＴＣは約２０ｐｐｍ／度が得られた。
【００３４】
次に、図１５〜図１８に、温度補償回路３０において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の、出力電圧ＶＲＥＦ１〜ＶＲＥＦ４の変化を示している。負荷抵抗ＲＲＥＦ１〜ＲＲＥＦ４は、それぞれ１ｋΩ、５ｋΩ、４６６．７Ω、１０．０６６ｋΩとして、電源電圧（ＶＨ−ＶＬ）を１Ｖから１０Ｖまで変化させた場合に得られる出力電圧値の範囲を薄墨で示している。図１５〜図１８に示すように、出力電圧値としては、おおむね、ＶＲＥＦ１＝９９．８７〜１００．１４ｍＶ、ＶＲＥＦ２＝５３．２３〜５３．４８ｍＶ、ＶＲＥＦ３＝９９．８５〜１００．２ｍＶ、ＶＲＥＦ４＝４９８．７〜５０１．２ｍＶといった非常に精度の高い値が得られることが確認された。なお、ＶＲＥＦ５については、Ｑ７の特性がＱ６と同程度であることを条件として、ほぼＶＲＥＦ４と同等の値が得られると考えられる。
【００３５】
次に、図１９、図２０に、温度補償回路３０において回路周辺温度を−５５〜１２５℃の範囲で変化させた場合の、出力電圧ＶＲＥＦ１、ＶＲＥＦ４に関する周波数と電源電圧変動除去比（ＰＳＲＲ）との関係を示している。図１９では、出力電圧ＶＲＥＦ１＝１００ｍＶ（ＲＲＥＦ１＝１ｋΩ）の場合を、図２０では、出力電圧ＶＲＥＦ４＝５００ｍＶ（ＲＲＥＦ４＝１０．０６６ｋΩ）の場合を示している。なお、図１９、図２０では、１０Ｈｚ以上の周波数領域でＰＳＲＲの減少を補償するための容量要素ＣＬ（１ｎＦ及び１００ｎＦ）を、負荷抵抗ＲＬと並列に追加した場合の効果を比較して示している。
周知のように、ＰＳＲＲはあるデバイスに対する入力電源電圧に変動があるときにそのデバイスの電圧変動を除去する能力を表し、一般に、
ＰＳＲＲ（ｄB）＝２０ｌｏｇ（ΔＶsupply／ΔＶout）
で表すことができる。ΔＶsupplyは電源電圧の変動、ΔＶoutは対象となるデバイスの出力電圧の変動である。
図１９を参照すると、入力周波数が直流〜１Ｈｚの領域において、図１３の温度補償回路３０はＶＲＥＦ１に関し約−１２０ｄＢの値を示している。この数値は、電源電圧の変動をほぼ１／１０６に抑えることができることを示している。また、図２０を参照すると、入力周波数が直流〜１０Ｈｚ以下の領域において、図１３の温度補償回路３０はＶＲＥＦ４に関し約−９０ｄＢの値を示している。これは、電源電圧の変動をほぼ１／１０５〜１／１０４に抑えることができることを示している。
【００３６】
以上のように、本実施形態の温度補償回路３０によれば、温度変化の影響を受けにくい高精度の電流源、電圧源を得ることができる。
【００３７】
なお、図１２、図１３の例ではＶＨ側にＰＮＰ形トランジスタを、ＶＬ側にＮＰＮ形トランジスタを配置しているが、対応するＱ１〜Ｑ４の配置に合わせて逆にしてもよい。また、図１３において、基準電圧ＶＲＥＦ１〜ＶＲＥＦ３の回路と、ＶＲＥＦ４、ＶＲＥＦ５の回路とは、独立に設けることができるので、いずれかを単独で設けるようにしてもよい。
【００３８】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば，上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施形態の構成の一部を他の構成に置き換えることが可能であり、また、ある実施形態の構成に他の構成を加えることも可能である。
【符号の説明】
【００３９】
Ｑ１〜Ｑ７  トランジスタ
Ｃ１  容量要素
ＲＰ，ＲＮ，Ｒ１，ＲＬ，ＲＲＥＦ１〜ＲＲＥＦ５  抵抗要素
【要約】
【課題】シンプルな回路構成で高精度の電圧源を得ること。
【解決手段】
電流を二等分する第１のトランジスタペア回路と、前記第１のトランジスタペア回路の後段に接続されている、一定の電流を生成するように動作する第２のトランジスタペア回路とを有し、前記第１のトランジスタペア回路のベース電流を介してゲインを制御するトランジスタを備えている。第２のトランジスタペア回路のトランジスタペアの一方のエミッタと負電源ラインとの間には基準電圧を取り出すための抵抗要素が接続されている。
【選択図】図１【図１】
0005925357.tif 000002
【図２】
0005925357.tif 000003
【図３】
0005925357.tif 000004
【図４Ａ】
0005925357.tif 000005
【図４Ｂ】
0005925357.tif 000006
【図５】
0005925357.tif 000007
【図６】
0005925357.tif 000008
【図７】
0005925357.tif 000009
【図８】
0005925357.tif 000010
【図９】
0005925357.tif 000011
【図１０】
0005925357.tif 000012
【図１１】
0005925357.tif 000013
【図１２】
0005925357.tif 000014
【図１３】
0005925357.tif 000015
【図１４】
0005925357.tif 000016
【図１５】
0005925357.tif 000017
【図１６】
0005925357.tif 000018
【図１７】
0005925357.tif 000019
【図１８】
0005925357.tif 000020
【図１９】
0005925357.tif 000021
【図２０】
0005925357.tif 000022