(57)【特許請求の範囲】
【請求項１】
複数のデータ元から送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合する同期調整照合回路とを有し、
前記同期ずれ検知回路は、前記同期信号生成回路から入力される前記同期信号を格納する前記複数のデータ元に対応する複数の同期信号用シフトレジスタと、格納された前記同期信号を該同期信号に固有の性質に基づいて比較することで同期ずれを検知し前記同期調整信号を生成する同期ずれ検知部とを有し、
前記同期信号用シフトレジスタは、複数段で構成され、
前記同期ずれ検知部は、複数段の前記同期信号用シフトレジスタに格納された複数ビットの同期信号を比較することで同期ずれを検知し、
前記同期調整照合回路は、前記複数のデータ元から送出される複数の前記データを格納する各データ元に対応した複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択するマルチプレクサと、前記データを照合する排他的論理和回路と、を有し、
前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とするデータ照合装置。
【請求項２】
請求項１に記載のデータ照合装置において、前記同期信号生成回路は、前記複数のデータ元からある特定のビット列が入力されたことを検知する前記複数のデータ元に対応する複数の同期トリガー検出部と、前記特定のビット列を検知したことをトリガーとして前記同期信号を生成する前記複数のデータ元に対応する複数の同期信号生成部とを有することを特徴とするデータ照合装置。
【請求項３】
請求項１または請求項２に記載のデータ照合装置において、前記同期調整照合回路は、前記複数のデータ元に対応する複数の直交波形生成回路と複数の排他的論理和回路とを有し、前記複数のデータ元から送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とするデータ照合装置。
【請求項４】
複数のＣＰＵとデータ照合装置とからなり、前記複数のＣＰＵでは同じデータ処理を実行し、前記データ照合装置には前記複数のＣＰＵから送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合する同期調整照合回路とを実装し、
前記同期ずれ検知回路は、前記同期信号生成回路から入力される前記同期信号を格納する前記複数のＣＰＵに対応する複数の同期信号用シフトレジスタと、格納された前記同期信号を該同期信号に固有の性質に基づいて比較することで同期ずれを検知し前記同期調整信号を生成する同期ずれ検知部とを有し、
前記同期信号用シフトレジスタは、複数段で構成され、
前記同期ずれ検知部は、複数段の前記同期信号用シフトレジスタに格納された複数ビットの同期信号を比較することで同期ずれを検知し、
前記同期調整照合回路は、前記ＣＰＵから送出される前記データを格納する前記複数のＣＰＵに対応する複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択する前記複数のＣＰＵに対応する複数のマルチプレクサと、前記データを照合する排他的論理和回路とを有し、
前記複数のＣＰＵから送出される同期の取れていない可能性のあるデータを照合することを特徴とする安全保安システム。
【請求項５】
請求項４に記載の安全保安システムにおいて、前記複数のＣＰＵを異なるクロックで動作させ、前記複数のＣＰＵから送出される前記データを前記データ照合装置に実装された同期調整照合回路で照合することによって、前記クロックのいずれかに障害が発生した場合に該障害を検出できることを特徴とする安全保安システム。
【請求項６】
請求項４または請求項５に記載の安全保安システムにおいて、前記複数のＣＰＵは２つの異型のＣＰＵであり、前記２つのＣＰＵから送出される前記データを前記データ照合装置に実装された同期調整照合回路で照合することによって、どちらか一方のＣＰＵに障害が内在している場合にも該障害を検出できることを特徴とする安全保安システム。
【請求項７】
請求項４乃至請求項６のいずれか１項に記載の安全保安システムにおいて、前記同期信号生成回路は、前記複数のＣＰＵからある特定のビット列が入力されたことを検知する前記複数のＣＰＵに対応する複数の同期トリガー検出部と、前記特定のビット列を検知したことをトリガーとして前記同期信号を生成する前記複数のＣＰＵに対応する複数の同期信号生成部とを有することを特徴とする安全保安システム。
【請求項８】
請求項４乃至請求項７のいずれか１項に記載の安全保安システムにおいて、前記同期調整照合回路は、前記複数のＣＰＵに対応する複数の直交波形生成回路と複数の排他的論理和回路とを有し、前記複数のＣＰＵから送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とする安全保安システム。
【請求項９】
請求項４乃至請求項８のいずれか１項に記載の安全保安システムにおいて、前記データ照合装置はＦＰＧＡに実装されることを特徴とする安全保安システム。
【請求項１０】
複数のデータ元から送出されるデータに基づいて同期信号を生成し、
前記同期信号に基づいて同期調整信号を生成し、
前記同期調整信号に基づいて照合タイミングを調整して前記データを照合し、
前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合するデータ照合方法であって、
前記同期信号を前記複数のデータ元に対応する同期信号用シフトレジスタに格納し、
複数段の前記同期信号用シフトレジスタに格納された前記同期信号を該同期信号の固有の性質に基づいて比較することで同期ずれを検知し、前記同期調整信号を生成し、
前記データを照合する際に、前記複数のデータ元に対応する複数の照合用シフトレジスタに前記複数のデータ元から送出される前記データを格納し、
前記複数のデータ元に対応する複数のマルチプレクサにより前記同期調整信号に基づいて出力するデータを選択し、
前記データを照合することを特徴とするデータ照合方法。
【請求項１１】
請求項１０に記載のデータ照合方法において、
前記データ元からある特定のビット列が入力されたことを検知し、
前記特定のビット列を検知したことをトリガーとして前記同期信号を生成することを特徴とするデータ照合方法。
【請求項１２】
請求項１０または請求項１１に記載のデータ照合方法において、
前記データ元から送出される前記データが一致している場合には、信号のレベルが一定間隔で変化する固有の信号を出力することを特徴とするデータ照合方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ照合装置、照合方法及びそれを用いた安全保安システムに関し、列車制御システム（ＡＴＰ、ＡＴＣ）や連動装置システムなどの鉄道信号システムに適用可能なデータ照合装置、照合方法及び安全保安システムに関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特開平５−１２００４７（特許文献１）がある。この公報には、「コンピュータを用いた制御システムにおいて、高い信頼性と安全性を確保するための１つの方式として完全クロック同期形２重系システムがある」と記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１２００４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、高い安全性を要するコンピュータを用いた制御システムにおいて、２個のＣＰＵと、それらから出力されるデータの一致・不一致を照合するフェールセーフな照合回路を用いてＣＰＵのフォルトを検知する仕組みが記載されている。しかし、特許文献１の完全クロック同期形２重系回路は、２個のＣＰＵから送出されるデータの同期がずれた場合にはデータを正確に照合することができない。
【０００５】
つまり、このような回路では、２個のＣＰＵから出力されるデータの同期が完全には取れていない可能性のある場合、例えば、２個のＣＰＵが独立したクロックで動作する場合やそもそも異型のＣＰＵであるような場合、正確にＣＰＵのフォルトを検知することが難しい。
【０００６】
そこで、本発明は、少なくとも２つのＣＰＵから送出されるデータの同期ずれを検知し、照合タイミングを調整して前記データを照合することのできるデータ照合装置、照合方法及びそれを用いた安全保安システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のデータ照合装置は、複数のデータ元から送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整してデータを照合する同期調整照合回路とを有し、前記同期調整照合回路は、前記複数のデータ元から送出される複数の前記データを格納する各データ元に対応した複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択するマルチプレクサと、前記データを照合する排他的論理和回路と、を有し、前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合することを特徴とする。
【０００８】
また、本発明の安全保安システムは、複数のＣＰＵとデータ照合装置とからなり、前記複数のＣＰＵでは同じデータ処理を実行し、前記データ照合装置には前記複数のＣＰＵから送出されるデータに基づいて同期信号を生成する同期信号生成回路と、前記同期信号に基づいて同期調整信号を生成する同期ずれ検知回路と、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合する同期調整照合回路とを実装し、前記同期調整照合回路は、前記ＣＰＵから送出される前記データを格納する前記複数のＣＰＵに対応する複数の照合用シフトレジスタと、前記同期ずれ検知回路から入力される前記同期調整信号に基づいて出力するデータを選択する前記複数のＣＰＵに対応する複数のマルチプレクサと、前記データを照合する排他的論理和回路とを有し、前記複数のＣＰＵから送出される同期の取れていない可能性のあるデータを照合することを特徴とする。
また、本発明のデータ照合方法は、複数のデータ元から送出されるデータに基づいて同期信号を生成し、前記同期信号に基づいて同期調整信号を生成し、前記同期調整信号に基づいて照合タイミングを調整して前記データを照合し、前記複数のデータ元から送出される同期の取れていない可能性のあるデータを照合するデータ照合方法であって、前記データを照合する際に、前記複数のデータ元に対応する複数の照合用シフトレジスタに前記複数のデータ元から送出される前記データを格納し、前記複数のデータ元に対応する複数のマルチプレクサにより前記同期調整信号に基づいて出力するデータを選択し、前記データを照合することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数のデータ元から出力されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合することのできるデータ照合装置、照合方法及びそれを用いた安全保安システムを提供することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施例１のデータ照合装置の構成図の例である。
【図２】図２は、本発明の実施例２の安全保安システムの構成図の例である。
【図３】図３は、本発明の実施例３の装置内の故障の潜在化を防ぐことのできる安全保安システムの構成例である。
【図４】図４は、本発明の実施例３の装置内の故障の潜在化を防ぐことのできる安全保安システムにおける直交関数と照合結果信号の例を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を用いて説明する。
【実施例１】
【００１２】
本実施例では、複数のデータ元から送出されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合することのできるデータ照合装置の例を説明する。
【００１３】
図１は、本発明の実施例１のデータ照合装置の構成図の例である。本実施例のデータ照合装置は、同期信号生成回路１０、同期ずれ検知回路２０、同期調整照合回路３０から構成され、２つのデータ元から送出される同期の取れていない可能性のあるデータを照合する場合を想定する。
【００１４】
同期信号生成回路１０は、データ元ごとに用意される同期トリガー検出部１１と同期信号生成部１２とから構成される。
【００１５】
同期トリガー検出部１１は、各データ元から入力されるデータ１ａ、データ１ｂの中から、ある特定のビット列が入力された場合に、これを検知して同期信号生成部１２へデータ元からある特定のビット列が入力されたことを伝達する。
【００１６】
特定のビット列は、データ元から送出されるデータの伝送プロトコルに適したものであればどのようなものでもよく、例えば、調歩同期方式で使われるスタートビットや、イーサネット（登録商標）で使われるプリアンブルなどが考えられる。なお、トリガーを検出するためには十分周期の短いクロック信号が必要であるが、これについては、外部から入力される構成でもよいし、内部にクロックを持つ構成でもよい。
【００１７】
同期信号生成部１２は、同期トリガー検出部１１からデータ元からある特定のビット列が入力されたことを伝達された場合に同期信号３を生成し、この同期信号３を同期ずれ検知回路２０へ伝達する。同期信号３は、同期ずれを観測できる信号であればどのようなものでもよく、例えば、Ｍ系列信号などが考えられる。
【００１８】
さらに、同期信号生成回路１０は、同期信号３を比較するためや、照合タイミングを調整するために十分周期の短いクロック信号４を生成し、同期ずれ検知回路２０、同期調整照合回路３０に提供する。
【００１９】
同期ずれ検知回路２０は、データ元ごとに用意される同期信号用シフトレジスタ２１と、それらの同期信号３を比較する同期ずれ検知部２２とから構成される。
【００２０】
同期信号用シフトレジスタ２１は、データ元ごとに同期信号生成回路１０から入力される同期信号３を格納する。
【００２１】
同期ずれ検知部２２は、同期信号用シフトレジスタ２１に格納された同期信号３を、その固有の性質に基づいて比較することでそれぞれのデータ元から送出されるデータ１ａ、データ１ｂの同期ずれを検知する。例えば、同期信号３が、周期が７である１００１１１０のようなＭ系列信号の場合、同時に３ビットを比較することで同期ずれを検知することができる。一方が１００の時、他方が００１の場合は１ビット、０１１の場合は２ビット、１１１の場合は３ビットだけ同期がずれていると検知できる。
【００２２】
なお、周期が７である同期信号３では、７ビット以上のずれを検知することができない。従って、同期ずれを検知するデータ１ａ、データ１ｂの両者間で想定されうるビットずれを予め検討し、これに対して十分に長い周期の同期信号３を使用することが望ましい。また、同期信号用シフトレジスタ２１についても、使用する同期信号３の性質を踏まえて、ビットずれを検知するのに十分に長い段数を備えることが望ましい。
【００２３】
このように検知したビットずれを同期調整信号５として同期調整照合回路３０に伝達する。同期調整信号５は、ずれているビット数を識別できる信号であればどのようなものでもよく、例えば、ずれているビット数の分だけずらしたマルチプレクサ３２の選択制御信号などが考えられる。
【００２４】
同期調整照合回路３０は、データ元ごとに用意される照合用シフトレジスタ３１とマルチプレクサ３２と、各データ元からのデータ１ａ、データ１ｂを照合する排他的論理和回路３３とから構成される。
【００２５】
照合用シフトレジスタ３１は、データ元から入力されるデータ１a、データ１ｂを格納する。なお、４段のシフトレジスタでは４ビット以上のずれを調整することができない。従って、両者間で想定されうるビットずれを予め検討し、これに対して十分に長い段数の照合用シフトレジスタ３１を備えることが望ましい。
【００２６】
マルチプレクサ３２は、同期ずれ検知回路２０から入力される同期調整信号５に基づいて、照合用シフトレジスタ３１に格納されているデータを選択して出力し、排他的論理和回路３３がそれらのデータ１ａ、データ１ｂを照合してデータ照合結果２を出力する。
【００２７】
このように、本発明のデータ照合装置によって、複数のデータ元から送出されるデータ１ａ、データ１ｂが完全には同期していない場合であっても、そのデータ１ａ、データ１ｂの同期ずれを検知し、照合タイミングを調整してデータ１ａ、データ１ｂを照合することが可能になる。
【実施例２】
【００２８】
本実施例では、安全保安システムの複数のＣＰＵに同じデータ処理を実行させ、そのＣＰＵから送出されるデータの同期ずれをデータ照合装置で検知し、照合タイミングを調整してデータを照合することのできる安全保安システムの例を説明する。
【００２９】
図２は、安全保安システムの２つのＣＰＵとデータ照合装置で構成される本発明の安全保安システムの構成図の例である。本実施例の安全保安システムは、安全保安システムのＣＰＵ４０、ＣＰＵ４１、データ照合装置４２から構成される。なお、データ照合装置４２は、実施例１で説明したデータ照合装置と同様の構成で、同期信号生成回路１０、同期ずれ検知回路２０、及び同期調整照合回路３０から構成される。
【００３０】
この安全保安システムでは、まずＣＰＵ４０とＣＰＵ４１で、安全保安システムの同じデータ処理を実行させる。その処理結果として出力されるそれぞれのデータ１ｃ、データ１ｄを、データ照合装置４２の同期信号生成回路１０と同期調整照合回路３０に入力する。以後、実施例１と同様の動作で、ＣＰＵ４０とＣＰＵ４１から出力される同期の取れていない可能性のあるデータ１ｃとデータ１ｄをデータ照合装置４２で照合する。
【００３１】
この安全保安システムでは、ＣＰＵにフォルト（障害、問題）が発生してデータ処理に誤りが発生した場合など、データ照合の結果が不一致と判定された場合には、割込み処理によるＣＰＵの停止、電源の切断処理、あるいは、外部インタフェースの遮断処理などを実施することによりシステムの安全性を確保することができる。
【００３２】
さらに、本実施例の安全保安システムでは、ＣＰＵ４０とＣＰＵ４１を異なるクロックで動作させる構成にすることが可能で、その場合、同一クロックで動作させる場合よりも高い安全性が確保できる。
【００３３】
具体的には、ＣＰＵ４０とＣＰＵ４１を同一クロックで動作させた場合、クロックにフォルトが発生し両方のＣＰＵの処理が遅くなっても、出力データの同期が必ずしもずれるわけではないので、データを照合してもそのフォルトを検知できない可能性が残る。
【００３４】
これに対し、ＣＰＵ４０とＣＰＵ４１を異なるクロックで動作させる場合、どちらか一方のクロックにフォルトが発生した時には、データ１ｃとデータ１ｄが想定の許容範囲以上にずれて、データ照合の結果が不一致と判定されるため、このフォルトを検知することができる。なお、両方のクロックが正常な時には、データ１ｃとデータ１ｄのビットずれは想定の許容範囲内に収まり、データ照合の結果は一致と判定される。
【００３５】
また、本実施例の安全保安システムは、異型のＣＰＵでＣＰＵ４０とＣＰＵ４１を構成にすることが可能で、その場合、同一ＣＰＵで構成される場合よりも高い安全性が確保できる。
【００３６】
具体的には、同一ＣＰＵで構成される場合、ＣＰＵに系統的なフォルトが内在していた時に、両ＣＰＵとも同じように誤った処理を行って誤ったデータを出力するため、データ１ｃとデータ１ｄを照合してもそのフォルトを検知できない。これに対し、異型のＣＰＵで構成される場合、両方のＣＰＵに同じように誤った処理を行って誤ったデータを出力するようなフォルトが存在することは考えにくく、その可能性は極めて低い。
【００３７】
従って、系統的なフォルトによって一方のＣＰＵが誤ったデータを出力した場合には、その出力データは他方のＣＰＵからの出力データとは極めて高い確率で異なることが期待でき、この時、データ照合の結果は不一致と判定され、このフォルトを検知することができる。
【００３８】
このように、本発明の安全保安システムによって、複数のＣＰＵに同じデータ処理を実行させ、それらのＣＰＵから出力される同期の取れていない可能性のあるデータを、照合タイミングを調整してデータを照合することが可能になる。
【００３９】
さらに、本発明の安全保安システムを構成する２つのＣＰＵを異なるクロックで動作させ、あるいは、異型のＣＰＵで構成する場合には、１つのクロックで２つの同型ＣＰＵを動作させる構成の従来の安全保安システムに比べて高い安全性を確保することができる。
【実施例３】
【００４０】
本実施例では、複数のＣＰＵからの送出されるデータの同期ずれを検知し、照合タイミングを調整してデータを照合するだけでなく、装置内の故障の潜在化を防ぐことのできるデータ照合装置を用いた安全保安システムの例を説明する。
【００４１】
本実施例の安全保安システムは、実施例２の安全保安システムの同期調整照合回路３０のマルチプレクサ３２と排他的論理和回路３３との間に、直交波形生成回路３４、直交波形生成回路３５と排他的論理和回路３６、排他的論理和回路３７を追加することで、複数のＣＰＵから送出されるデータ１ｃ、データ１ｄが一致している場合に、信号のレベルが一定間隔で変化する固有の信号を出力することができ、データ照合装置４２内の半導体素子の故障や配線の絶縁不良による混触などによってデータ照合結果２が長期にわたって「一致」を意味するように固定されるような故障が潜在化することを防ぐことのできる安全保安システムの例である。
【００４２】
図３は、本実施例の安全保安システムの同期調整照合回路３０の構成図の例である。なお、前段の同期信号生成回路１０、同期ずれ検知回路２０の構成や動作は実施例１と同様である。
【００４３】
まず、直交波形生成回路３４、直交波形生成回路３５で、それぞれ相関を持たない直交波形を発生させる。次に、排他的論理和回路３６、排他的論理和回路３７でマルチプレクサ３２が選択して出力した各データに発生させた直交波形を重畳させる。最後に、直交波形が重畳された各データを排他的論理和回路３３で照合する。この結果、複数のデータ元から送出されたデータ１ｃ、データ１ｄが一致している場合には、信号のレベルが一定間隔で変化する固有のデータ照合結果２が出力される。直交波形は、どのようなものでもよく、例えば、直交性質を持つ、三角関数、Ｗａｌｓｈ−Ｈａｄａｍａｒｄ関数、Ｍ系列、Ｗａｖｅｌｅｔなどの直交関数から生成することが考えられる。図４に、直交波形とデータ照合結果２の例を示す。
【００４４】
このように、本発明の安全保安システムによって、複数のＣＰＵに同じデータ処理を実行させ、それらのＣＰＵから出力される同期の取れていない可能性のあるデータを、照合タイミングを調整してデータを照合するだけでなく、「一致」を意味する状態で固定されるような故障が潜在化することを防ぐことが可能になる。
【実施例４】
【００４５】
本実施例では、データ照合装置４２の回路論理を、ハードウエア記述言語を用いて記述し、この論理をＦＰＧＡ（Field  Programmable  Gate  Array）に実装する。
【００４６】
半導体分野の技術革新は、鉄道などの分野で使用される安全保安システムの製品寿命に比べて速いため、安全保安システムに使われる電子回路は、電子部品の改廃に対応していかなければならない。もし、回路の中核となる部品が入手できなくなれば、新しい部品を使って再設計しなければならない。さらに、集積度の高い半導体では、完全互換部品が存在しない場合もあり、そのような場合には再設計するために非常に高いコストを要する。
【００４７】
これに対し、ＦＰＧＡは、ハードウエア記述言語を用いて任意の論理回路を実装できる集積回路であり、一度、回路論理をハードウエア記述言語で記述しておけば、同じ回路論理を様々な種類のＦＰＧＡに実装することができる。
【００４８】
従って、本実施例の安全保安システムは、半導体技術の進化による電子部品の改廃に合わせて再設計する必要はなく、一度ハードウエア記述言語で記述したデータ照合装置４２の回路論理を、将来に渡ってその時に入手可能なＦＰＧＡに実装することで実現することができ、長期間低コストで製品ラインナップを維持できる。
【００４９】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００５０】
例えば、データ元やクロックの一部または全部を、本発明のデータ照合装置や安全保安システムに含める構成も可能であるし、本発明の同期信号発生回路、同期ずれ検知回路、同期調整照合回路を個別のチップに実装する構成や、上記の構成要素の一部または全部を同一のチップに実装する構成も可能である。
【符号の説明】
【００５１】
１ａ  データ
１ｂ  データ
１ｃ  データ
１ｄ  データ
２  データ照合結果
３  同期信号
４  クロック信号
５  同期調整信号
１０  同期信号発生回路
１１  同期トリガー検出部
１２  同期信号生成部
２０  同期ずれ検知回路
２１  同期信号用シフトレジスタ
２２  同期ずれ検知部
３０  同期調整照合回路
３１  照合用シフトレジスタ
３２  マルチプレクサ
３３  排他的論理和回路
３４、３５  直交波形生成回路
３６、３７  排他的論理和回路
４０  ＣＰＵ
４１  ＣＰＵ
４２  データ照合装置
Ａ  データ元
Ｂ  データ元
【図１】
0005925507.tif 000002
【図２】
0005925507.tif 000003
【図３】
0005925507.tif 000004
【図４】
0005925507.tif 000005