(57)【特許請求の範囲】
【請求項１】
加速されたイオンを単結晶半導体基板に照射して、前記単結晶半導体基板中に脆化領域を形成し、
前記単結晶半導体基板とベース基板とを、絶縁膜を介して貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記絶縁膜を介して第１の単結晶半導体層を形成し、
前記第１の単結晶半導体層に対して第１の誘導結合型プラズマエッチングを行って、端部にテーパー形状を有する第２の単結晶半導体層を形成し、
前記第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位とした状態で第２の誘導結合型プラズマエッチングを行うＳＯＩ基板の作製方法であって、
前記第１の単結晶半導体層の上にマスクパターンを形成し、
前記マスクパターンを用いて、前記第１の誘導結合型プラズマエッチングと、前記第２の誘導結合型プラズマエッチングを行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
単結晶半導体基板の表面に酸化膜を形成し、
前記酸化膜を介して、加速されたイオンを前記単結晶半導体基板に照射することによって、前記単結晶半導体基板中に脆化領域を形成し、
前記単結晶半導体基板とベース基板とを、前記酸化膜と窒素含有層とを介して貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に前記酸化膜と前記窒素含有層とを介して第１の単結晶半導体層を形成し、
前記第１の単結晶半導体層に対して第１の誘導結合型プラズマエッチングを行って、端部にテーパー形状を有する第２の単結晶半導体層を形成し、
前記第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位とした状態で第２の誘導結合型プラズマエッチングを行うＳＯＩ基板の作製方法であって、
前記第１の単結晶半導体層の上にマスクパターンを形成し、
前記マスクパターンを用いて、前記第１の誘導結合型プラズマエッチングと、前記第２の誘導結合型プラズマエッチングを行うことを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記第２の誘導結合型プラズマエッチングは、エッチングガスとして、塩素を含むガス、四フッ化炭素、又はフッ素を含むガスを用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第２の単結晶半導体層の端部は、３０度以上９０度未満のテーパー角を有するテーパー形状を有することを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第２の単結晶半導体層の端部は、３０度以上５０度以下のテーパー角を有するテーパー形状を有することを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の誘導結合型プラズマエッチングは、エッチングガスとして、塩素を含むガス、フッ素を含むガス、トリフルオロメタン、臭化水素、又は、前記ガスの少なくとも一つに酸素を加えたガスを用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の作製方法で作製されたＳＯＩ基板を用いた半導体装置の作製方法であって、
前記第２の単結晶半導体層を含むトランジスタを形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁表面に単結晶半導体層が設けられたいわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩ基板及びその作製方法、並びに、当該ＳＯＩ基板を用いた半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウェーハに代わり、絶縁表面に単結晶半導体層を備えたＳＯＩ基板を用いることが検討されている。ＳＯＩ基板を用いることで、トランジスタのドレインと基板により形成される寄生容量を小さくすることができるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板の作製方法の一例として、水素イオン注入剥離法を用いる方法が知られている。
【０００４】
例えば、特許文献１で開示されている水素イオン注入剥離法では、シリコンウェーハに水素イオンを注入することによって当該シリコンウェーハの内部に微小気泡層を形成し、熱処理を行って微小気泡層を劈開面として剥離することで、別のシリコンウェーハにＳＯＩ層を形成する。そして、特許文献１には、酸化性雰囲気下で熱処理を行ってＳＯＩ層に酸化膜を形成した後、当該酸化膜を除去し、還元性雰囲気下で熱処理を行うことによって、ＳＯＩ層の表面に残留するダメージ層や表面粗さを除去することが開示されている。
【０００５】
特許文献２には、水素イオン注入剥離法により得られるＳＯＩ層について、当該ＳＯＩ層の表面である劈開面に存在する結晶欠陥の除去とＳＯＩ層の厚さの均一化のために、ＳＯＩ層を挟んで上下に配置された電極に高周波電源から高周波を印加して発生させたプラズマを用いて、気相エッチングを行って、ＳＯＩ層の劈開面の欠陥層を除去することが開示されている。
【０００６】
また、ガラス等の絶縁表面を有する基板上に形成したトランジスタを利用した半導体装置の作製が検討されている。トランジスタは、絶縁表面を有する基板上に設けられた島状の半導体層の一部をチャネル形成領域として用いている。
【０００７】
島状の半導体層を用いたトランジスタの構成の一例を図１４に示す。図１４（Ａ）は、トランジスタの上面図であり、図１４（Ｂ）は図１４（Ａ）のＡ１とＢ１を結ぶ破線における断面図であり、図１４（Ｃ）は図１４（Ａ）のＡ２とＢ２を結ぶ破線における断面図である。また、図１４（Ｄ）は図１４（Ｃ）の半導体層の端部の拡大図である。
【０００８】
図１４に示すように、トランジスタは、基板１４３０上に、下地膜として機能する絶縁膜１４３１が形成され、絶縁膜１４３１上に、チャネル形成領域１４３２ａと、ソース領域又はドレイン領域として機能する不純物領域１４３２ｂ及び不純物領域１４３２ｃと、を有する半導体層１４３２が形成され、半導体層１４３２及び絶縁膜１４３１上にゲート絶縁膜１４３３が形成され、ゲート絶縁膜１４３３上にゲート電極１４３４が形成されている。
【０００９】
図１４に示したトランジスタを作製する工程において、選択的にエッチングされた半導体層１４３２上にゲート絶縁膜１４３３を形成する場合、半導体層１４３２の端部１４２５（図１４（Ｃ）参照）の段差によって、膜１４３３ａ、１４３３ｂ（図１４（Ｄ）参照）で示すように、ゲート絶縁膜１４３３の膜厚が不均一となり、ゲート絶縁膜１４３３の被覆不良が生じる。ゲート絶縁膜１４３３の膜厚が薄くなった部分においては、ゲート電圧の電界強度が高くなり、トランジスタの耐圧や信頼性に悪影響を与えていた。
【００１０】
この半導体層１４３２の端部１４２５の段差に起因するゲート絶縁膜１４３３の被覆不良を改善するために、特許文献３では、半導体層の端部をテーパー形状とする構成が開示されている。
【００１１】
特許文献３に開示されるトランジスタの作製工程においては、フォトレジストパターンをマスクにして多結晶シリコン層をエッチングすることによって、８０度以下のテーパーが付けられたエッジを有する半導体層を形成する。続いて、半導体層を覆うゲート絶縁膜を形成する。テーパーを付けられたエッジを有するように半導体層を形成することによって、ゲート絶縁膜が半導体層の側面で薄くなる現象をなくし、ゲート絶縁膜の絶縁耐圧特性を向上させる。
【００１２】
また、特許文献３には、多結晶シリコン層のエッチングを、エッチング均一度が優れていてエッチング線幅損失が少ないドライエッチングを用いて行うことが開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開平１１−１０２８４８号公報
【特許文献３】特開２００５−１６７２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
端部にテーパー形状を有する単結晶半導体層をドライエッチングによって形成すると、単結晶半導体層の端部の表面近傍には、ドライエッチングによるプラズマダメージや汚染が生じてしまう。
【００１５】
また、上記の単結晶半導体層をトランジスタに用いると、単結晶半導体層と絶縁膜との間の界面準位の変動等の特性不良が生じてしまう。
【００１６】
そこで、本発明の一態様は、テーパー形状を有する端部の特性が良好な単結晶半導体層を有するＳＯＩ基板及びその作製方法を提供することを課題とする。
【００１７】
または、本発明の一態様は、テーパー形状を有する端部の特性が良好な単結晶半導体層を有するＳＯＩ基板を用い、優れた電気特性を有し信頼性が高いトランジスタ及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明の一態様は、加速されたイオンを単結晶半導体基板に照射することによって、単結晶半導体基板中に脆化領域を形成し、単結晶半導体基板とベース基板とを、絶縁膜を介して貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁膜を介して第１の単結晶半導体層を形成し、第１の単結晶半導体層に対してドライエッチングを行って、端部の形状がテーパー形状である第２の単結晶半導体層を形成し、第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位とした状態でエッチングを行う。
【００１９】
または、本発明の一態様は、単結晶半導体基板の表面に酸化膜を形成し、酸化膜を介して、加速されたイオンを単結晶半導体基板に照射することによって、単結晶半導体基板中に脆化領域を形成し、単結晶半導体基板とベース基板とを、酸化膜と窒素含有層とを介して貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に酸化膜と窒素含有層とを介して第１の単結晶半導体層を形成し、第１の単結晶半導体層に対してドライエッチングを行って、端部の形状がテーパー形状である第２の単結晶半導体層を形成し、第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位とした状態でエッチングを行う。
【００２０】
上記において、第１の単結晶半導体層の上にマスクパターンを形成し、マスクパターンを用いて、ドライエッチングと、ベース基板側の電位を接地電位としたエッチングを行うことが好ましい。
【００２１】
上記において、ベース基板側の電位を接地電位としたエッチングは、エッチングガスとして、塩素を含むガス、四フッ化炭素、又はフッ素を含むガスを用いて行うことが好ましい。
【００２２】
上記において、第２の単結晶半導体層の端部の形状は、３０度以上９０度未満のテーパー角を有するテーパー形状であることが好ましい。
【００２３】
上記において、第２の単結晶半導体層の端部の形状は、３０度以上５０度以下のテーパー角を有するテーパー形状であることが好ましい。
【００２４】
上記において、ドライエッチングは、エッチングガスとして、塩素を含むガス、フッ素を含むガス、トリフルオロメタン、臭化水素、又は、前記ガスの少なくとも一つに酸素を加えたガスを用いて行うことが好ましい。
【００２５】
なお、本明細書において、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶を指す。なお、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っており、結晶粒界が存在しない結晶は、単結晶に含まれるものとする。
【００２６】
また、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、電気光学装置（表示装置を含む）、半導体回路、及び電子機器は全て、半導体装置に含まれる。
【００２７】
また、本明細書において、表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、無機ＥＬ素子等が含まれる。
【００２８】
また、本明細書において、下部電極（バイアス側）に投入する電力を０Ｗとし、ベース基板側の電位を接地電位とした状態で行うエッチングを、基板バイアスを印加しないエッチングと呼ぶことがある。
【発明の効果】
【００２９】
本発明の一態様により、テーパー形状を有する端部の特性が良好な単結晶半導体層を有するＳＯＩ基板及びその作製方法を提供することができる。
【００３０】
または、本発明の一態様により、テーパー形状を有する端部の特性が良好な単結晶半導体層を有するＳＯＩ基板を用い、優れた電気特性を有するトランジスタ及びその作製方法を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図２】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図３】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図４】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図５】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図６】本発明の一態様に係るＳＯＩ基板の作製方法を説明する図。
【図７】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図８】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図９】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図１０】本発明の一態様に係る電子機器の一例を示す図。
【図１１】プラズマＣＶＤ装置の構成の一例を説明する図。
【図１２】トランジスタの電気特性を測定した結果を示す図。
【図１３】トランジスタのＳＴＥＭによって観察した画像を示す図。
【図１４】トランジスタの構成の一例を示す図。
【発明を実施するための形態】
【００３２】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。なお、説明中に図面を参照するにあたり、同じものを指す符号は異なる図面間でも共通して用いる場合がある。また、同様のものを指す際には同じハッチパターンを使用し、特に符号を付さない場合がある。
【００３３】
なお、図面等において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲等に限定されない。
【００３４】
なお、本明細書において、テーパー部（傾斜部）とは、層の端部であって、テーパー形状を有するものをいう。テーパー部の側面は、基板表面に水平な面に対して傾斜している。また、テーパー角とは、基板表面に水平な面とテーパー部の側面とのなす角度をいう。
【００３５】
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して、図１〜図３を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられたＳＯＩ基板を作製する場合について説明する。
【００３６】
まず、ベース基板１００と単結晶半導体基板１１０とを準備する（図１（Ａ）、図１（Ｂ）参照）。
【００３７】
ベース基板１００として、絶縁体からなる基板を用いることができる。
【００３８】
ベース基板１００として、具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。
【００３９】
また、ベース基板１００として、単結晶シリコン基板、単結晶ゲルマニウム基板等の半導体基板を用いてもよい。ベース基板１００として半導体基板を用いる場合は、ガラス基板等を用いる場合と比べて熱処理の温度条件が緩和するため、良質なＳＯＩ基板を得ることが容易になる。ここで、半導体基板として、太陽電池級シリコン（ＳＯＧ−Ｓｉ：Ｓｏｌａｒ  Ｇｒａｄｅ  Ｓｉｌｉｃｏｎ）基板や多結晶半導体基板等を用いてもよい。太陽電池級シリコン基板や多結晶半導体基板等を用いる場合は、単結晶シリコン基板等を用いる場合と比較して、製造コストを低減することができる。
【００４０】
本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ガラス基板は大面積化が可能で安価であるため、ベース基板１００として用いることにより低コスト化を図ることができる。
【００４１】
ベース基板１００は、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板１００に対して、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１００の表面の平坦性向上や、ベース基板１００の表面に残存する研磨粒子の除去等が可能である。
【００４２】
単結晶半導体基板１１０として、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等、周期表の第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることもできる。なお、単結晶半導体基板１１０に用いられる基板の形状は、市販のシリコン基板に代表される円形に限られず、例えば、加工して矩形等とすることもできる。また、単結晶半導体基板１１０は、ＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法を用いて作製することができる。
【００４３】
なお、汚染物除去の観点から、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）等を用いて、単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００４４】
次に、電界で加速されたイオンを単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の表面から所定の深さに、結晶構造が損傷した脆化領域１１２を形成する（図１（Ｃ）参照）。
【００４５】
単結晶半導体基板１１０の表面から所定の深さに形成される脆化領域１１２は、加速による運動エネルギーを有する水素等のイオンを単結晶半導体基板１１０に照射することにより形成することができる。
【００４６】
脆化領域１１２が形成される領域の深さは、イオンの運動エネルギー、質量、電荷、入射角等によって調節することができる。また、脆化領域１１２は、イオンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンを添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下となるように平均侵入深さを調節すればよい。
【００４７】
イオンの照射は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例として、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置が挙げられる。非質量分離型のイオンドーピング装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射する。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
【００４８】
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板１１０に添加する例について説明する。ソースガスとして水素を含むガスを用いる。照射するイオンについては、Ｈ３＋の比率が高まるようにするとよい。具体的には、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋の割合が５０％以上（好ましくは８０％以上）となるようにする。Ｈ３＋の割合を高めることで、イオンの照射の効率を向上させることができる。
【００４９】
なお、照射するイオンは水素のイオンに限定されない。ヘリウム等のイオンを照射してもよい。また、照射するイオンは一種類に限定されず、複数種類のイオンを照射してもよい。例えば、イオンドーピング装置を用いて水素のイオンとヘリウムのイオンとを同時に照射する場合は、水素のイオンとヘリウムのイオンを別々の工程で照射する場合と比較して、工程数を低減することができるとともに、単結晶半導体層の表面荒れを抑えることができる。
【００５０】
次に、ベース基板１００の表面と単結晶半導体基板１１０の表面とを対向させ、絶縁膜１１４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｄ）参照）。
【００５１】
貼り合わせは、絶縁膜１１４を介して、ベース基板１００と単結晶半導体基板１１０を接着させた後、ベース基板１００又は単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分からベース基板１００と絶縁膜１１４とが接合しはじめ、自発的に接合が形成されて全面に及ぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【００５２】
絶縁膜１１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法や、スパッタリング法等を用いて、ベース基板１００又は単結晶半導体基板１１０に形成することができる。
【００５３】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
【００５４】
なお、ベース基板１００と単結晶半導体基板１１０とを貼り合わせる前に、貼り合わせに係る表面に表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。
【００５５】
表面処理として、ウエット処理、ドライ処理、又はウエット処理及びドライ処理の組み合わせが挙げられる。異なるウエット処理、又は異なるドライ処理を組み合わせて行ってもよい。
【００５６】
ウエット処理として、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を、窒素等のキャリアガスとともに吹き付ける方法）等が挙げられる。ドライ処理として、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、ラジカル処理等が挙げられる。被処理体（単結晶半導体基板、単結晶半導体基板上に形成された絶縁膜、ベース基板、又は、ベース基板上に形成された絶縁膜）に対し、上記のような表面処理を行うことで、被処理体表面の親水性及び清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
【００５７】
ウエット処理は、被処理体表面に付着するマクロなゴミ等の除去に効果的である。ドライ処理は、被処理体表面に付着する有機物等のミクロなゴミの除去又は分解に効果的である。ここで、被処理体に対して、紫外線処理等のドライ処理を行った後、洗浄等のウエット処理を行うと、被処理体表面を清浄化及び親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
【００５８】
また、ドライ処理として、オゾン又は一重項酸素等の活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾン又は一重項酸素等の活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去又は分解することができる。また、オゾン又は一重項酸素等の活性状態にある酸素を用いた処理に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。
【００５９】
なお、ベース基板１００と絶縁膜１１４とを接合させた後に、接合強度を高めるための熱処理を行ってもよい。この熱処理の温度は、脆化領域１１２における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、ベース基板１００と絶縁膜１１４とを接合させてもよい。熱処理には、拡散炉や抵抗加熱炉等の加熱炉、瞬間熱アニール（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置等を用いることができる。
【００６０】
次に、単結晶半導体基板１１０を脆化領域１１２にて分離することにより、ベース基板１００上に、絶縁膜１１４を介して単結晶半導体層１１６を設ける（図１（Ｅ）、図１（Ｆ）参照）。例えば、熱処理を行って、単結晶半導体基板１１０を脆化領域１１２にて分離する。
【００６１】
熱処理を行うことで、脆化領域１１２に形成された微小な孔に、添加された元素が分子として析出し、当該分子の熱運動によって微小な孔内部の圧力が上昇する。圧力の上昇により、脆化領域１１２に亀裂が生じるため、脆化領域１１２に沿って単結晶半導体基板１１０が分離する。絶縁膜１１４はベース基板１００に接合しているため、ベース基板１００上に単結晶半導体基板１１０から分離された単結晶半導体層１１６及び絶縁膜１１４が残存する。
【００６２】
なお、単結晶半導体基板１１０の分離の際の熱処理の温度は、できる限り低いものであることが好ましい。分離の際の温度が低いほど、単結晶半導体層１１６の表面荒れを抑制できるためである。具体的には、単結晶半導体基板１１０の分離の際の熱処理の温度は、４００℃以上６００℃以下、好ましくは４００℃以上５００℃以下とするとよい。
【００６３】
単結晶半導体層１１６の分離に係る熱処理には、拡散炉や抵抗加熱炉等の加熱炉、ＲＴＡ装置、マイクロ波加熱装置等を用いることができる。
【００６４】
次に、単結晶半導体層１１６の表面にレーザー光１２０を照射して、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層１２２を形成する（図２（Ａ）、図２（Ｂ）参照）。
【００６５】
なお、レーザー光１２０の照射によって、単結晶半導体層１１６を部分溶融させることが好ましい。完全溶融させた場合は、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶が成長するため、単結晶半導体層１１６を完全に溶融させる場合と比較して、結晶品位を向上させることができる。また、部分溶融では、絶縁膜１１４からの酸素や窒素等の取り込みを抑制することができる。
【００６６】
なお、上記において、部分溶融では、レーザー光１２０の照射により単結晶半導体層１１６が溶融される深さを、単結晶半導体層１１６と絶縁膜１１４との界面の深さより、浅くする（つまり、単結晶半導体層１１６の厚さより浅くする）。すなわち、部分溶融状態とは、単結晶半導体層１１６の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。また、完全溶融では、単結晶半導体層１１６が、単結晶半導体層１１６と絶縁膜１１４との界面まで溶融される。すなわち、完全溶融状態とは、単結晶半導体層１１６が液相状態になることをいう。
【００６７】
レーザー光の照射には、パルス発振レーザーを用いることが好ましい。パルス発振レーザーを用いることで、高エネルギーを得ることができ、部分溶融状態を作り出すことが容易になる。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下とすることが好ましいが、これに限定されない。
【００６８】
パルス発振レーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー等）、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等が挙げられる。
【００６９】
なお、部分溶融させることが可能であれば、連続発振レーザーを使用してもよい。連続発振レーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等が挙げられる。
【００７０】
レーザー光１２０の波長として、単結晶半導体層１１６に吸収される波長を選択すればよく、レーザー光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）等を考慮して決定することができる。波長は、例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすればよい。また、レーザー光１２０のエネルギー密度は、レーザー光１２０の波長、レーザー光１２０の表皮深さ、単結晶半導体層１１６の膜厚等を考慮して決定することができる。例えば、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合、レーザー光１２０のエネルギー密度は、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。
【００７１】
レーザー光１２０の照射は、大気雰囲気のような酸素を含む雰囲気、又は、窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。
【００７２】
不活性雰囲気中でレーザー光１２０を照射するには、気密性のあるチャンバー内でレーザー光１２０を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１２０の被照射面に窒素ガス等の不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。なお、レーザー光１２０の照射は、大気雰囲気よりも不活性雰囲気で行う方が、単結晶半導体層１２２の平坦性を向上させる効果が高い。また、大気雰囲気よりも不活性雰囲気で行う方が、クラックやリッジの発生を抑える効果が高く、レーザー光１２０の使用可能なエネルギー密度の範囲が広くなる。
【００７３】
また、レーザー光１２０の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光１２０を照射すると、不活性雰囲気における照射と同様の効果を得ることができる。
【００７４】
なお、上記において、単結晶半導体層１１６の分離に係る熱処理の直後に、レーザー光１２０の照射を行う場合について説明しているが、本実施の形態はこれに限定されない。単結晶半導体層１１６の分離に係る熱処理の後に、単結晶半導体層１１６の表面の欠陥が多い領域をエッチング処理により除去してから、レーザー光１２０の照射を行ってもよい。また、単結晶半導体層１１６の表面の平坦性をエッチング処理等によって向上させてから、レーザー光１２０の照射を行ってもよい。なお、エッチング処理として、ウエットエッチング、ドライエッチングのいずれを用いてもよい。
【００７５】
また、レーザー光１２０を照射する前又は照射した後に、単結晶半導体層１２２が所望の膜厚を有するようにエッチング処理を行ってもよい。エッチング処理として、ドライエッチング又はウエットエッチングの一方、又は双方を組み合わせて行うことができる。また、当該エッチング処理は、単結晶半導体層１２２の表面の平坦性の向上を兼ねていてもよい。
【００７６】
また、上記のように、単結晶半導体層１２２が所望の膜厚を有するようにエッチング処理を行った後に、熱処理を行ってもよい。この熱処理の温度は、３００℃以上６００℃以下、好ましくは４００℃以上５００℃以下とする。熱処理には、拡散炉や抵抗加熱炉等の加熱炉、ＲＴＡ装置、マイクロ波加熱装置等を用いることができる。
【００７７】
また、レーザー光１２０を照射する前又は照射した後に、トランジスタのしきい値電圧を制御するために、少なくとも単結晶半導体層のうちトランジスタのチャネル形成領域となる領域に、不純物元素を添加してもよい。ｎ型を付与する不純物元素として、リン、ヒ素等があり、ｐ型を付与する不純物元素として、ボロン、アルミニウム、ガリウム等がある。なお、不純物元素の添加後に、熱処理を行ってもよい。熱処理により、不純物元素の活性化や不純物元素の添加時に生じる欠陥を改善することができる。
【００７８】
次に、フォトリソグラフィ工程により、単結晶半導体層１２２の所望の領域上に、テーパー部（傾斜部）を有するマスクパターン１３０を形成する（図２（Ｃ）参照）。
【００７９】
まず、単結晶半導体層１２２上にレジストを形成し、当該レジストを露光して、単結晶半導体層１２２の所望の領域上にレジストパターンを形成する。次に、レジストパターンを加熱することで、レジストパターンのサイズが縮小し、端部にテーパー形状を有するマスクパターン１３０を形成することができる。
【００８０】
レジストとして、ノボラック樹脂を主成分とするレジスト、ポリエチレン系樹脂を主成分とするレジスト等を用いることができる。これらのレジストは、ドライエッチングに対する耐性が優れているため、好ましい。
【００８１】
レジストを露光する露光装置として、縮小投影露光装置、ミラープロジェクション方式の露光装置等を用いることができる。また、露光装置を用いてレジストを露光する代わりに、レーザービーム直描装置によってレジストを露光してもよい。
【００８２】
なお、フォトリソグラフィ工程において、レジストを単結晶半導体層１２２の全面に形成してから露光してもよいが、レジストパターンを形成する領域に印刷法によりレジストを印刷した後、露光してもよい。印刷法を用いることにより、レジストを節約することができ、コストを削減することができる。
【００８３】
次に、マスクパターン１３０を用いて単結晶半導体層１２２をエッチングして素子分離し、端部にテーパー形状を有する島状の単結晶半導体層１３２を形成する（図３（Ａ）参照）。
【００８４】
エッチングは、ドライエッチングにより行う。ドライエッチングは、ウエットエッチングよりもエッチング速度の制御がしやすい等の理由により、テーパー形状を精度良く形成できるため好ましい。又、ドライエッチングの方が、下層にアンダーカットが形成されにくく、異方性エッチングを行いやすいため好ましい。
【００８５】
エッチングガスとして、塩素を含むガス（例えば、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）等の塩素系ガス）を用いることができる。また、フッ素を含むガス（例えば、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）等のフッ素系ガス）、臭化水素（ＨＢｒ）、及び、前記ガスの少なくとも一つに酸素（Ｏ２）を加えたガス、並びに、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の希ガスを添加したガス等を用いることができる。
【００８６】
ドライエッチングには、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して、所望の形状を有するように単結晶半導体層１３２を形成する。
【００８７】
例えば、エッチングガスである塩化ホウ素（ＢＣｌ３）と四フッ化炭素（ＣＦ４）と酸素（Ｏ２）の流量をそれぞれ順に１０〜５０ｓｃｃｍ、１０〜５０ｓｃｃｍ、５〜１５ｓｃｃｍ、コイル型の電極に投入する電力を３００〜６００Ｗ、下部電極（バイアス側）に投入する電力を５０〜２００Ｗ、反応圧力を１．５〜３．０Ｐａとすればよい。
【００８８】
ここで、単結晶半導体層１３２のドライエッチングは、単結晶半導体層１３２の端部がテーパー形状を有するように行う。テーパー角は、３０度以上９０度未満、好ましくは３０度以上５０度以下とする。以下の説明において、単結晶半導体層のテーパー形状を有する端部を、テーパー部ともいう。
【００８９】
なお、塩素を含むガス、フッ素を含むガス等は、単結晶半導体層を形成しているシリコンに対するエッチングレートが高い。そのため、当該ガスのエッチングガスにおけるガス比を大きくすることで、テーパー角を大きくすることができる。このように、求めるテーパー角に応じて、適宜ガス比を設定すればよい。
【００９０】
単結晶半導体層１３２の端部がテーパー形状を有することにより、後の工程で単結晶半導体層の上に形成される膜（絶縁膜、導電膜、配線等）の段切れを防止することができる。また、単結晶半導体層１３２の端部がテーパー形状を有することにより、電界の集中を緩和してトランジスタに不都合が生じるのを防止することができる。
【００９１】
そして、マスクパターン１３０を用いて単結晶半導体層１３２を形成した後に、当該マスクパターン１３０を用いて、単結晶半導体層１３２の端部に基板バイアスを印加しないＩＣＰエッチング法によるエッチング処理を行う。当該エッチング処理によって、単結晶半導体層１３２のテーパー部の表面近傍１３４（テーパー部の表層）を除去して、単結晶半導体層１３６を形成する（図３（Ｂ）、図３（Ｃ）参照）。
【００９２】
島状の単結晶半導体層１３２をドライエッチングにより形成すると、マスクパターン１３０で覆われていないテーパー部の表面近傍１３４は、ドライエッチングによるプラズマダメージや汚染が生じる。なお、ドライエッチングによる汚染とは、エッチング装置からの重金属等による汚染や、エッチング装置の上部電極及び下部電極に電力を投入していることによるエッチングガスによる汚染を含む。
【００９３】
このようなテーパー部を有する単結晶半導体層１３２では、後の工程で単結晶半導体層の上に形成される絶縁膜との界面において、チャージが発生して界面準位が増加してしまい、当該単結晶半導体層を用いたトランジスタにおいて特性不良が発生してしまう。例えば、トランジスタがｎチャネル型トランジスタの場合はテーパー部の表面近傍はマイナスにチャージし、ｐチャネル型トランジスタの場合はプラスにチャージする。
【００９４】
また、界面準位の増加を抑制するために単結晶半導体層１３２の膜厚を大きくすると、単結晶半導体層１３２の端部における段差が大きくなる。このため、後の工程で単結晶半導体層の上に形成される膜（絶縁膜、導電膜、配線等）のカバレッジが悪くなり、また、当該膜の形成の際に不必要な箇所に膜の材料が残存してしまい、ショート等を引き起こしてしまう。
【００９５】
一方、本実施の形態では、島状の単結晶半導体層１３２をドライエッチングにより形成した後で、基板バイアスを印加しないエッチングを行うことによって、界面準位の増加の原因となる単結晶半導体層１３２のテーパー部の表面近傍１３４を除去して単結晶半導体層１３６を形成する。よって、表面近傍１３４が除去された単結晶半導体層１３６を用いたトランジスタは、良好な特性を有することができる。
【００９６】
図１１に、ドライエッチングに使用される装置の一例として、ＩＣＰエッチング装置の構成の一例を示す。
【００９７】
図１１に示すＩＣＰエッチング装置は、処理室１１２１の上部の石英板１１２２上にアンテナコイル１１２３が配置され、マッチングボックス１１２４を介して高周波電源１１２５に接続されている。また、石英板１１２２に対向して配置された、被処理物１１２０側の電極である下部電極１１２６（バイアス側）には、マッチングボックス１１２７を介して高周波電源１１２８が接続されている。
【００９８】
また、下部電極１１２６には、冷却制御装置１１３０が接続されている。なお、冷却制御装置１１３０は、冷却用の油を冷却するものである。冷却用の油を下部電極１１２６と冷却制御装置１１３０との間で循環させることにより、下部電極１１２６上に備えられている被処理物１１２０を冷却することができる。また、冷却用の油には冷却時に流動性を維持できるシリコンオイル、テトラデカフルオロヘキサンや、パーフルオロポリエーテルなどを用いることができる。
【００９９】
ガス供給部１１２９からは、各種ガスが処理室１１２１に供給される。供給されるガスとして、塩素を含むガス、フッ素を含むガス、臭化水素（ＨＢｒ）、及び、前記ガスの少なくとも一つに酸素（Ｏ２）を加えたガス、並びに、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の希ガスを添加したガス等が挙げられる。
【０１００】
ここで、下部電極１１２６は接地されているため、下部電極１１２６（バイアス側）に投入する電力を０Ｗとすることができる。このため、ベース基板側の電位は接地電位となっている。
【０１０１】
下部電極１１２６（バイアス側）に投入する電力を０Ｗとすることによって、基板バイアスを印加しないＩＣＰエッチングを行うことができる。
【０１０２】
下部電極１１２６に投入する電力を０Ｗとする場合は、電力を投入した場合よりも、単結晶半導体層１３２のエッチング速度を遅くすることができるため、単結晶半導体層１３２の表面近傍１３４のエッチングによる除去を、精度良く行うことができる。
【０１０３】
また、単結晶半導体層１３２の表面近傍１３４をエッチングする際に基板バイアスを印加すると、表面近傍１３４を除去しながらも、当該エッチングにより単結晶半導体層に対しプラズマダメージが与えられる恐れがある。しかし、本実施の形態では、基板バイアスを印加せずに単結晶半導体層１３２の表面近傍１３４をエッチングするため、当該エッチングによるプラズマダメージを与えずに単結晶半導体層１３２の表面近傍１３４を除去することができる。
【０１０４】
また、単結晶半導体層１３２をエッチングする際に基板バイアスを印加すると、単結晶半導体層１３２の表面に存在する不純物が単結晶半導体層１３２中に導入される恐れがある。しかし、本実施の形態では、基板バイアスを印加せずに単結晶半導体層１３２の表面近傍１３４をエッチングするため、当該エッチングによる不純物の導入を防ぐことができる。
【０１０５】
また、単結晶半導体層１３２をエッチングする際に基板バイアスを印加すると、ドライエッチングによる汚染が生じる恐れがある。しかし、本実施の形態では、基板バイアスを印加せずに単結晶半導体層１３２の表面近傍１３４をエッチングするため、当該エッチングによる単結晶半導体層１３２の汚染を防止することができる。
【０１０６】
なお、除去されるテーパー部の表面近傍１３４は、単結晶半導体層１３２の全体に対してごく僅かである。そのため、テーパー角等で表される斜面部の形状は、テーパー部の表面近傍１３４の除去の前後でほとんど変化しない。
【０１０７】
そのため、単結晶半導体層１３６の端部はテーパー形状を有し、テーパー角は、３０度以上９０度未満、好ましくは３０度以上５０度以下となる。
【０１０８】
また、単結晶半導体層１３２の表面近傍１３４の大きさや表面からの深さ（ドライエッチングによるプラズマダメージや汚染の範囲）は、単結晶半導体層１３２を形成する際のエッチング条件によって変わるため、表面近傍１３４の状態に応じて基板バイアス以外のエッチング条件を適宜設定すればよい。
【０１０９】
エッチングガスとして、塩素を含むガス（例えば、塩素、塩化ホウ素、塩化珪素、四塩化炭素等の塩素系ガス）、四フッ化炭素、フッ素を含むガス（例えば、六フッ化硫黄、三フッ化窒素等のフッ素系ガス）、及び、前記ガスの少なくとも一つに酸素を加えたガス等を用いることができる。
【０１１０】
例えば、エッチングガスである塩素（Ｃｌ２）の流量を５０〜１００ｓｃｃｍ、コイル型の電極に投入する電力を１００〜５００Ｗ、下部電極（バイアス側）に投入する電力を０Ｗ、反応圧力を１．５〜３．０Ｐａとすればよい。
【０１１１】
また、本実施の形態では、単結晶半導体層１３２の形成で用いたマスクパターン１３０を、そのままテーパー部の表面近傍１３４のエッチング処理に用いている。マスクパターン１３０を除去する工程を挟まないことで、単結晶半導体層１３２の形成工程と表面近傍１３４のエッチング工程とを同一のチャンバーで行うことができる。また、マスクパターン１３０を残しておくことで、当該マスクパターン１３０で覆われた単結晶半導体層１３２の表面に自然酸化膜が形成されるのを防ぐことができる。
【０１１２】
また、本実施の形態では、単結晶半導体層１３２の形成で用いたマスクパターン１３０を、そのままテーパー部の表面近傍１３４のエッチング処理に用いている。よって、表面近傍１３４の除去を単結晶半導体層１３２の形成とは別のチャンバーで行う場合であっても、別のチャンバーに搬送する際に、マスクパターン１３０で覆われた単結晶半導体層１３２の表面が汚染されるのを防ぐことができる。
【０１１３】
また、本実施の形態では、マスクパターン１３０を除去しないで残したまま、テーパー部の表面近傍１３４をエッチング処理する。
【０１１４】
マスクパターン１３０が単結晶半導体層１３２上に設けられた状態でエッチング処理を行うことにより、テーパー部の表面近傍１３４のエッチング処理の際に、マスクパターン１３０で覆われた単結晶半導体層１３２の表面を保護することができる。
【０１１５】
なお、上記の汚染等を考慮する必要がなければ、テーパー部の表面近傍１３４のエッチング処理の前に、マスクパターン１３０を除去してもよい。
【０１１６】
また、本実施の形態では、テーパー部の表面近傍１３４の除去にドライエッチング法を用いたが、エッチングレートの制御が可能であれば、ウエットエッチング法を用いてもよい。
【０１１７】
上記で説明したように、ドライエッチングにより単結晶半導体層１３２を形成した後に、単結晶半導体層１３２のテーパー部に、ベース基板側の電位を接地電位としたエッチング処理を行うことによって、単結晶半導体層１３２の表面近傍１３４を除去し、良質な単結晶半導体層１３６を形成することができる。
【０１１８】
次に、単結晶半導体層１３６に設けられたマスクパターン１３０を除去する（図３（Ｄ）参照）。
【０１１９】
以上により、ドライエッチングによるプラズマダメージや汚染が生じた部分が除去された単結晶半導体層を有するＳＯＩ基板を得ることができる。
【０１２０】
なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１２１】
（実施の形態２）
本実施の形態では、ＳＯＩ基板の作製方法の別の一例に関して、図４〜図６を参照して説明する。
【０１２２】
まず、ベース基板１００と単結晶半導体基板１１０とを準備する（図４（Ａ）、図４（Ｃ）参照）。ベース基板１００及び単結晶半導体基板１１０の詳細については、実施の形態１を参酌することができる。
【０１２３】
ベース基板１００の表面に、窒素含有層１４２を形成する（図４（Ｂ）参照）。
【０１２４】
窒素含有層１４２として、例えば、窒化シリコン（ＳｉＮｘ）膜や窒化酸化シリコン（ＳｉＮｘＯｙ）膜（ｘ＞ｙ）等の、窒素を含有する絶縁膜を含む層を用いることができる。
【０１２５】
本実施の形態において形成される窒素含有層１４２は、後に単結晶半導体層を貼り合わせるための層（接合層）となる。また、窒素含有層１４２は、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
【０１２６】
上記のように、本実施の形態においては、窒素含有層１４２を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層１４２を形成することが好ましい。具体的には、表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）が０．６０ｎｍ以下、より好ましくは、平均面粗さが０．３５ｎｍ以下、自乗平均粗さが０．４５ｎｍ以下となるように窒素含有層１４２を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下とする。このように、表面の平坦性を高めておくことで、窒素含有層１４２と単結晶半導体層との接合不良を防止することができる。
【０１２７】
単結晶半導体基板１１０の表面に、酸化膜１４４を形成する（図４（Ｄ）参照）。
【０１２８】
酸化膜１４４は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、又は積層させて形成することができる。酸化膜１４４の作製方法として、熱酸化法、ＣＶＤ法、スパッタリング法等が挙げられる。また、ＣＶＤ法を用いて酸化膜１４４を形成する場合、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが好ましい。
【０１２９】
本実施の形態では、単結晶半導体基板１１０に熱酸化処理を行うことにより、酸化膜１４４として酸化シリコン膜を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【０１３０】
例えば、塩酸が添加された酸化性雰囲気中で単結晶半導体基板１１０に熱酸化処理を行うことにより、表面が塩素酸化された酸化膜１４４を形成することができる。この場合、酸化膜１４４は、塩素原子を含有する膜となる。
【０１３１】
酸化膜１４４に含有された塩素原子は、酸化膜１４４に歪みを形成する。その結果、酸化膜１４４中における水の拡散速度が増大する。つまり、酸化膜１４４の表面に水が接触した場合、水を酸化膜１４４中に素早く吸収させ、拡散させることができるため、水の存在による貼り合わせ不良を低減することができる。
【０１３２】
また、酸化膜１４４に塩素原子を含有させることによって、外因性の不純物である重金属（例えば、鉄（Ｆｅ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）等）を捕集して、単結晶半導体基板１１０の汚染を防止することができる。また、ベース基板１００と貼り合わせた後に、ベース基板１００からのナトリウム（Ｎａ）等の不純物を固定して、単結晶半導体基板１１０の汚染を防止することができる。
【０１３３】
なお、酸化膜１４４に含有させるハロゲン原子は、塩素原子に限られない。酸化膜１４４にフッ素原子を含有させてもよい。単結晶半導体基板１１０の表面をフッ素酸化する方法として、フッ酸（ＨＦ）溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、三フッ化窒素（ＮＦ３）を酸化性雰囲気に添加して熱酸化処理を行う方法等がある。
【０１３４】
なお、汚染物除去の観点から、酸化膜１４４を形成する前に、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）等を用いて、単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【０１３５】
次に、電界で加速されたイオンを単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の表面から所定の深さに、結晶構造が損傷した脆化領域１１２を形成する（図４（Ｄ）参照）。脆化領域１１２の形成の詳細については、実施の形態１を参酌することができる。
【０１３６】
なお、イオンドーピング装置を用いて脆化領域１１２を形成する場合は、重金属も同時に添加される恐れがあるが、ハロゲン原子を含有する酸化膜１４４を介してイオンの照射を行うことによって、重金属による単結晶半導体基板１１０の汚染を防ぐことができる。
【０１３７】
次に、窒素含有層１４２の表面と酸化膜１４４の表面とを対向させ、窒素含有層１４２と酸化膜１４４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図４（Ｅ）参照）。
【０１３８】
貼り合わせは、窒素含有層１４２と酸化膜１４４とを介して、ベース基板１００と単結晶半導体基板１１０を接着させた後、ベース基板１００又は単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分から窒素含有層１４２と酸化膜１４４とが接合しはじめ、自発的に接合が形成されて全面に及ぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【０１３９】
なお、ベース基板１００と単結晶半導体基板１１０とを貼り合わせる前に、貼り合わせに係る表面に表面処理を行うことが好ましい。表面処理の詳細については、実施の形態１を参酌することができる。
【０１４０】
また、窒素含有層１４２と酸化膜１４４とを接合させた後に、接合強度を高めるための熱処理を行ってもよい。この熱処理の温度は、脆化領域１１２における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、窒素含有層１４２と酸化膜１４４とを接合させてもよい。熱処理には、拡散炉や抵抗加熱炉等の加熱炉、ＲＴＡ装置、マイクロ波加熱装置等を用いることができる。
【０１４１】
次に、単結晶半導体基板１１０を脆化領域１１２にて分離することにより、ベース基板１００上に、窒素含有層１４２及び酸化膜１４６を介して単結晶半導体層１４８を設ける（図４（Ｆ）、図４（Ｇ）参照）。例えば、熱処理を行って、単結晶半導体基板１１０を脆化領域１１２にて分離する。熱処理の詳細については、実施の形態１を参酌することができる。
【０１４２】
次に、単結晶半導体層１４８の表面にレーザー光１２０を照射して、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層１５０を形成する（図５（Ａ）、図５（Ｂ）参照）。レーザー光１２０の照射の詳細については、実施の形態１を参酌することができる。
【０１４３】
なお、上記において、単結晶半導体層１４８の分離に係る熱処理の直後に、レーザー光１２０の照射を行う場合について説明しているが、本実施の形態はこれに限定されない。単結晶半導体層１４８の分離に係る熱処理の後に、単結晶半導体層１４８の表面の欠陥が多い領域をエッチング処理により除去してから、レーザー光１２０の照射を行ってもよい。また、単結晶半導体層１４８の表面の平坦性をエッチング処理等によって向上させてから、レーザー光１２０の照射を行ってもよい。なお、エッチング処理として、ウエットエッチング、ドライエッチングのいずれを用いてもよい。
【０１４４】
また、レーザー光１２０を照射する前又は照射した後に、単結晶半導体層１５０が所望の膜厚を有するようにエッチング処理を行ってもよい。当該エッチング処理の詳細については、実施の形態１を参酌することができる。
【０１４５】
また、上記のように、単結晶半導体層１５０が所望の膜厚を有するようにエッチング処理を行った後に、熱処理を行ってもよい。当該熱処理の詳細については、実施の形態１を参酌することができる。
【０１４６】
また、レーザー光１２０を照射する前又は照射した後に、トランジスタのしきい値電圧を制御するために、少なくとも単結晶半導体層のうちトランジスタのチャネル形成領域となる領域に、不純物元素を添加してもよい。不純物元素の添加については、実施の形態１を参酌することができる。
【０１４７】
次に、フォトリソグラフィ工程により、単結晶半導体層１５０の所望の領域上に、テーパー部（傾斜部）を有するマスクパターン１３０を形成する（図５（Ｃ）参照）。マスクパターン１３０の形成の詳細については、実施の形態１を参酌することができる。
【０１４８】
次に、マスクパターン１３０を用いて単結晶半導体層１５０をエッチングして素子分離し、端部にテーパー形状を有する島状の単結晶半導体層１６２を形成する（図６（Ａ）参照）。
【０１４９】
なお、図６（Ａ）において、酸化膜１４６の一部を除去することによって形成した酸化膜１６８を示しているが、酸化膜１４６は所望の形状となるように適宜成形すればよく、図６（Ａ）の構成に限定されない。
【０１５０】
エッチングは、ドライエッチングにより行う。
【０１５１】
エッチングガスとして、塩素を含むガス（例えば、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）等の塩素系ガス）を用いることができる。また、フッ素を含むガス（例えば、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）等のフッ素系ガス）、臭化水素（ＨＢｒ）、及び、前記ガスの少なくとも一つに酸素（Ｏ２）を加えたガス、並びに、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）等の希ガスを添加したガス等を用いることができる。
【０１５２】
ドライエッチングには、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰエッチング法を用いることができる。エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して、所望の形状を有するように単結晶半導体層１６２を形成する。
【０１５３】
例えば、エッチングガスである塩化ホウ素（ＢＣｌ３）と四フッ化炭素（ＣＦ４）と酸素（Ｏ２）の流量をそれぞれ順に１０〜５０ｓｃｃｍ、１０〜５０ｓｃｃｍ、５〜１５ｓｃｃｍ、コイル型の電極に投入する電力を３００〜６００Ｗ、下部電極（バイアス側）に投入する電力を５０〜２００Ｗ、反応圧力を１．５〜３．０Ｐａとすればよい。
【０１５４】
ここで、単結晶半導体層１５０のドライエッチングは、単結晶半導体層１５０の端部がテーパー形状を有するように行う。テーパー角は、３０度以上９０度未満、好ましくは３０度以上５０度以下とする。以下の説明において、単結晶半導体層のテーパー形状を有する端部を、テーパー部ともいう。
【０１５５】
単結晶半導体層１６２の端部がテーパー形状を有することにより、後の工程で単結晶半導体層の上に形成される膜（絶縁膜、導電膜、配線等）の段切れを防止することができる。また、単結晶半導体層１６２の端部がテーパー形状を有することにより、電界の集中を緩和してトランジスタに不都合が生じるのを防止することができる。
【０１５６】
そして、マスクパターン１３０を用いて単結晶半導体層１６２を形成した後に、当該マスクパターン１３０を用いて、単結晶半導体層１６２の端部に基板バイアスを印加しないＩＣＰエッチング法によるエッチング処理を行う。当該エッチング処理によって、単結晶半導体層１６２のテーパー部の表面近傍１６４（テーパー部の表層）を除去して、単結晶半導体層１６６を形成する（図６（Ｂ）、図６（Ｃ）参照）。
【０１５７】
島状の単結晶半導体層１６２をドライエッチングにより形成すると、マスクパターン１３０で覆われていないテーパー部の表面近傍１６４は、ドライエッチングによるプラズマダメージや汚染が生じる。このようなテーパー部を有する単結晶半導体層１６２では、後の工程で単結晶半導体層の上に形成される絶縁膜との界面において、チャージが発生して界面準位が増加してしまい、当該単結晶半導体層を用いたトランジスタにおいて特性不良が発生してしまう。例えば、トランジスタがｎチャネル型トランジスタの場合はテーパー部の表面近傍はマイナスにチャージし、ｐチャネル型トランジスタの場合はプラスにチャージする。
【０１５８】
また、界面準位の増加を抑制するために単結晶半導体層１６６の膜厚を大きくすると、単結晶半導体層１６６の端部における段差が大きくなる。このため、後の工程で単結晶半導体層の上に形成される膜（絶縁膜、導電膜、配線等）のカバレッジが悪くなり、また、当該膜の形成の際に不必要な箇所に膜の材料が残存してしまい、ショート等を引き起こしてしまう。
【０１５９】
一方、本実施の形態では、島状の単結晶半導体層１６２をドライエッチングにより形成した後で、ベース基板側の電位を接地電位とした状態でエッチングを行うことによって、界面準位の増加の原因となる単結晶半導体層１６２のテーパー部の表面近傍１６４を除去して単結晶半導体層１６６を形成する。表面近傍１６４が除去された単結晶半導体層１６６を用いたトランジスタは、良好な特性を有することができる。
【０１６０】
また、本実施の形態では、単結晶半導体層１６２の形成で用いたマスクパターン１３０を、そのままテーパー部の表面近傍１６４のエッチング処理に用いている。マスクパターン１３０を除去する工程を挟まないことで、単結晶半導体層１６２の形成工程と表面近傍１６４のエッチング工程とを同一のチャンバーで行うことができる。また、マスクパターン１３０を残しておくことで、当該マスクパターン１３０で覆われた単結晶半導体層１６２の表面に自然酸化膜が形成されるのを防ぐことができる。
【０１６１】
また、本実施の形態では、単結晶半導体層１６２の形成で用いたマスクパターン１３０を、そのままテーパー部の表面近傍１６４のエッチング処理に用いている。よって、表面近傍１６４の除去を単結晶半導体層１６２の形成とは別のチャンバーで行う場合であっても、別のチャンバーに搬送する際に、マスクパターン１３０で覆われた単結晶半導体層１６２の表面が汚染されるのを防ぐことができる。
【０１６２】
また、本実施の形態では、マスクパターン１３０を除去しないで残したまま、テーパー部の表面近傍１６４をエッチング処理する。
【０１６３】
マスクパターン１３０が単結晶半導体層１６２上に設けられた状態でエッチング処理を行うことにより、テーパー部の表面近傍１６４のエッチング処理の際に、マスクパターン１３０で覆われた単結晶半導体層１６２の表面を保護することができる。
【０１６４】
なお、上記の汚染等を考慮する必要がなければ、テーパー部の表面近傍１６４のエッチング処理の前に、マスクパターン１３０を除去してもよい。
【０１６５】
また、本実施の形態では、テーパー部の表面近傍１６４の除去にドライエッチング法を用いたが、エッチングレートの制御が可能であれば、ウエットエッチング法を用いてもよい。
【０１６６】
上記で説明したように、ドライエッチングにより単結晶半導体層１６２を形成した後に、単結晶半導体層１６２のテーパー部に基板バイアスを印加しないＩＣＰエッチング法を用いたエッチング処理を行うことによって、単結晶半導体層１６２の表面近傍１６４を除去し、良質な単結晶半導体層１６６を形成することができる。
【０１６７】
次に、単結晶半導体層１６６に設けられたマスクパターン１３０を除去する（図６（Ｄ）参照）。
【０１６８】
以上により、ドライエッチングによるプラズマダメージや汚染が生じた部分が除去された単結晶半導体層を有するＳＯＩ基板を得ることができる。
【０１６９】
なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１７０】
（実施の形態３）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を用いた半導体装置の作製方法について、図７〜図９を参照して説明する。ここでは、半導体装置の一例として、ＳＯＩ基板を用いたトランジスタを複数有する半導体装置の作製方法について説明する。なお、本実施の形態において説明するトランジスタを用いることで、様々な半導体装置を作製することができる。
【０１７１】
図７（Ａ）は、実施の形態１で説明した方法で作製した単結晶半導体層を有するＳＯＩ基板を示す断面図である。なお、本実施の形態においては、実施の形態１で示したＳＯＩ基板を用いて半導体装置を作製する場合について説明するが、実施の形態２で示したＳＯＩ基板を用いて半導体装置を作製してもよい。
【０１７２】
ベース基板７００上に、絶縁膜７０１を介して、単結晶半導体層７０２と単結晶半導体層７０４を設ける。
【０１７３】
単結晶半導体層７０２と単結晶半導体層７０４の各々には、トランジスタのしきい値電圧を制御するために、ｐ型を付与する不純物元素（ボロン、アルミニウム、ガリウム等）、又は、ｎ型を付与する不純物元素（リン、ヒ素等）を添加してもよい。不純物元素を添加する領域、不純物元素の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタを構成する単結晶半導体層にｐ型を付与する不純物元素を添加し、ｐチャネル型トランジスタを構成する単結晶半導体層にｎ型を付与する不純物元素を添加する。
【０１７４】
次に、単結晶半導体層７０２と単結晶半導体層７０４を覆うように、ゲート絶縁膜７０６を形成する（図７（Ｂ）参照）。本実施の形態では、ゲート絶縁膜７０６として、プラズマＣＶＤ法を用いて酸化シリコン膜を形成する。
【０１７５】
なお、ゲート絶縁膜７０６として、酸化シリコン膜の他にも、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ハフニウム膜、酸化アルミニウム膜、酸化タンタル膜等を、単層構造又は積層構造で形成してもよい。
【０１７６】
ゲート絶縁膜７０６の作製方法として、プラズマＣＶＤ法以外では、スパッタリング法や、高密度プラズマ処理による酸化又は窒化による方法が挙げられる。また、単結晶半導体層７０２と単結晶半導体層７０４を熱酸化することで、ゲート絶縁膜７０６を形成してもよい。熱酸化を行う場合は、ベース基板７００としてある程度の耐熱性を有するガラス基板を用いることが好ましい。
【０１７７】
次に、ゲート絶縁膜７０６上に導電膜を形成した後、当該導電膜を所定の形状に加工（パターニングともいう。）することで、単結晶半導体層７０２の上方にゲート電極７０８、及び、単結晶半導体層７０４の上方にゲート電極７１０を、それぞれ形成する（図７（Ｃ）参照）。
【０１７８】
導電膜の形成には、ＣＶＤ法、スパッタリング法等を用いることができる。導電膜の材料として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の金属を用いることができる。また、上記金属を主成分とする合金材料を用いてもよいし、上記金属を含む化合物を用いてもよい。
【０１７９】
本実施の形態では、ゲート電極７０８及びゲート電極７１０を単層の導電膜で形成しているが、ゲート電極７０８及びゲート電極７１０の構成はこれに限定されない。ゲート電極７０８及びゲート電極７１０を、積層された複数の導電膜で形成してもよい。例えば、２層構造とする場合は、下層をモリブデン膜、チタン膜、窒化チタン膜等とし、上層をアルミニウム膜等とする積層構造で形成すればよい。３層構造とする場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造等で形成すればよい。
【０１８０】
なお、ゲート電極７０８及びゲート電極７１０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの膜を用いたマスクでは、レジスト材料を用いて形成したマスクと比較して、導電膜のエッチング時における膜減りが少ないため、形状が精度良く制御されたゲート電極７０８及びゲート電極７１０を形成することができる。
【０１８１】
また、マスクを用いずに、液滴吐出法を用いて選択的にゲート電極７０８及びゲート電極７１０を形成してもよい。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出又は噴出することで所定のパターンを形成する方法を指し、インクジェット法等がその範疇に含まれる。
【０１８２】
また、導電膜の加工にＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するようにゲート電極７０８及びゲート電極７１０を形成することもできる。また、上記テーパー形状は、マスクの形状によって制御することもできる。なお、エッチングガスとして、塩素を含むガス（例えば、塩素、塩化ホウ素、塩化珪素、四塩化炭素等の塩素系ガス）、フッ素を含むガス（例えば、四フッ化炭素、六フッ化硫黄、三フッ化窒素等のフッ素系ガス）、及び、前記ガスの少なくとも一つに酸素を加えたガス等を用いることができる。
【０１８３】
次に、ゲート電極７０８及びゲート電極７１０をマスクとして、一導電型を付与する不純物元素を単結晶半導体層７０２及び単結晶半導体層７０４のそれぞれに添加する（図８（Ａ）参照）。
【０１８４】
本実施の形態では、単結晶半導体層７０２にｎ型を付与する不純物元素（例えば、リン、ヒ素）を、単結晶半導体層７０４にｐ型を付与する不純物元素（例えば、ボロン）を、それぞれ添加する。
【０１８５】
なお、ｎ型を付与する不純物元素を単結晶半導体層７０２に添加する際は、ｐ型を付与する不純物元素が添加される単結晶半導体層７０４をマスク等で覆い、ｎ型を付与する不純物元素の添加が単結晶半導体層７０２に選択的に行われるようにする。また、ｐ型を付与する不純物元素を単結晶半導体層７０４に添加する際は、ｎ型を付与する不純物元素が添加される単結晶半導体層７０２をマスク等で覆い、ｐ型を付与する不純物元素の添加が単結晶半導体層７０４に選択的に行われるようにする。
【０１８６】
又は、単結晶半導体層７０２及び単結晶半導体層７０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の単結晶半導体層のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加してもよい。
【０１８７】
上記不純物元素の添加により、単結晶半導体層７０２に不純物領域７１２、単結晶半導体層７０４に不純物領域７１４が形成される。
【０１８８】
次に、ゲート電極７０８の側面にサイドウォール７１６、及び、ゲート電極７１０の側面にサイドウォール７１８を、それぞれ形成する（図８（Ｂ）参照）。
【０１８９】
サイドウォール７１６及びサイドウォール７１８は、例えば、ゲート絶縁膜７０６、ゲート電極７０８、及びゲート電極７１０を覆うように絶縁膜を形成し、当該絶縁膜を異方性エッチングにより部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜７０６を部分的にエッチングしてもよい。
【０１９０】
サイドウォール７１６及びサイドウォール７１８を形成する絶縁膜として、シリコン膜、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、有機材料等を含む膜等を、単層構造又は積層構造で形成すればよい。また、サイドウォール７１６及びサイドウォール７１８を形成する絶縁膜は、プラズマＣＶＤ法やスパッタリング法等を用いて形成するとよい。本実施の形態では、サイドウォール７１６及びサイドウォール７１８を形成する絶縁膜として、プラズマＣＶＤ法を用いて酸化シリコン膜を形成する。
【０１９１】
また、絶縁膜のエッチングに用いるエッチングガスとして、トリフルオロメタン（ＣＨＦ３）とヘリウム（Ｈｅ）の混合ガスを用いることができる。なお、サイドウォール７１６及びサイドウォール７１８を形成する工程はこれに限定されない。
【０１９２】
次に、ゲート絶縁膜７０６、ゲート電極７０８、ゲート電極７１０、サイドウォール７１６、及びサイドウォール７１８をマスクとして、単結晶半導体層７０２及び単結晶半導体層７０４に、一導電型を付与する不純物元素を添加する（図８（Ｃ）参照）。なお、単結晶半導体層７０２及び単結晶半導体層７０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加してもよい。
【０１９３】
ここで、ｎ型を付与する不純物元素を単結晶半導体層７０２に添加する際は、ｐ型を付与する不純物元素が添加される単結晶半導体層７０４をマスク等で覆い、ｎ型を付与する不純物元素の添加が単結晶半導体層７０２に選択的に行われるようにする。また、ｐ型を付与する不純物元素を単結晶半導体層７０４に添加する際は、ｎ型を付与する不純物元素が添加される単結晶半導体層７０２をマスク等で覆い、ｐ型を付与する不純物元素の添加が単結晶半導体層７０４に選択的に行われるようにする。
【０１９４】
上記不純物元素の添加により、単結晶半導体層７０２に、一対の高濃度不純物領域７２０と、一対の低濃度不純物領域７２２と、チャネル形成領域７２４とが形成される。また、上記不純物元素の添加により、単結晶半導体層７０４に、一対の高濃度不純物領域７２６と、一対の低濃度不純物領域７２８と、チャネル形成領域７３０とが形成される。高濃度不純物領域７２０及び高濃度不純物領域７２６はソース領域又はドレイン領域として機能し、低濃度不純物領域７２２及び低濃度不純物領域７２８はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１９５】
なお、単結晶半導体層７０２上に形成されたサイドウォール７１６と、単結晶半導体層７０４上に形成されたサイドウォール７１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いし、異なるように形成してもよい。
【０１９６】
例えば、ｐチャネル型トランジスタとなる単結晶半導体層７０４上のサイドウォール７１８は、ｎチャネル型トランジスタとなる単結晶半導体層７０２上のサイドウォール７１６よりも、キャリアが移動する方向の長さが大きくなるように形成するとよい。ｐチャネル型トランジスタにおいて、サイドウォール７１８の長さをより長くすることで、ボロンの拡散による短チャネル化を抑制することができるため、ソース領域及びドレイン領域に高濃度のボロンを添加することが可能となる。これにより、ソース領域及びドレイン領域を十分に低抵抗化することができる。
【０１９７】
上記の工程により、ｎチャネル型トランジスタ７３２及びｐチャネル型トランジスタ７３４が形成される。なお、図８（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電膜は形成していないが、これらのソース電極又はドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
【０１９８】
次に、ｎチャネル型トランジスタ７３２及びｐチャネル型トランジスタ７３４を覆うように、絶縁膜７３６を形成する（図８（Ｄ）参照）。
【０１９９】
絶縁膜７３６を形成することによって、アルカリ金属やアルカリ土類金属等の不純物がｎチャネル型トランジスタ７３２及びｐチャネル型トランジスタ７３４に侵入することを防止できる。具体的には、絶縁膜７３６を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウム等の材料を用いて形成するのが好ましい。本実施の形態では、絶縁膜７３６として窒化酸化シリコン膜を用いる。なお、本実施の形態においては、絶縁膜７３６を単層構造としているが、積層構造としてもよい。例えば、絶縁膜７３６を２層構造とする場合は、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。また、絶縁膜７３６は設けなくてもよい。
【０２００】
次に、ｎチャネル型トランジスタ７３２及びｐチャネル型トランジスタ７３４を覆うように、絶縁膜７３６上に絶縁膜７３８を形成する（図８（Ｄ）参照）。
【０２０１】
絶縁膜７３８は、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基として水素の他に、フッ素、アルキル基、又は芳香族炭化水素を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７３８を形成してもよい。
【０２０２】
絶縁膜７３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等の方法や、ドクターナイフ、ロールコート、カーテンコート、ナイフコート等の器具を用いることができる。
【０２０３】
次に、単結晶半導体層７０２と単結晶半導体層７０４の一部が露出するように絶縁膜７３６及び絶縁膜７３８にコンタクトホールを形成する。そして、コンタクトホールを介して、単結晶半導体層７０２に接する導電膜７４０及び導電膜７４２と、単結晶半導体層７０４に接する導電膜７４４及び導電膜７４６を形成する（図９（Ａ）参照）。
【０２０４】
コンタクトホールは、例えば、トリフルオロメタン（ＣＨＦ３）とヘリウム（Ｈｅ）の混合ガスを用いたエッチングにより形成することができる。
【０２０５】
導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６は、ソース電極又はドレイン電極として機能する。
【０２０６】
導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６は、ＣＶＤ法やスパッタリング法等により形成することができる。材料として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いてもよいし、上記材料を含む化合物を用いてもよい。また、導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６は、単層構造としてもよいし、積層構造としてもよい。
【０２０７】
アルミニウム（Ａｌ）を主成分とする合金の例として、アルミニウムを主成分として、ニッケルを含むものや、アルミニウムを主成分とし、ニッケルと、炭素又はシリコンの一方又は両方を含むもの、等が挙げられる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、シリコン（Ｓｉ）の代わりに、アルミニウムに０．５％程度の銅（Ｃｕ）を混入させた材料を用いてもよい。
【０２０８】
導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６を積層構造とする場合は、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造等を用いるとよい。
【０２０９】
なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、モリブデンの窒化物等を用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟んで導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生を十分に防ぐことができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、単結晶半導体層７０２と単結晶半導体層７０４の上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが当該酸化膜を還元し、導電膜７４０と単結晶半導体層７０２とのコンタクト、導電膜７４２と単結晶半導体層７０２とのコンタクト、導電膜７４４と単結晶半導体層７０４とのコンタクト、及び導電膜７４６と単結晶半導体層７０４とのコンタクトを良好なものとすることができる。
【０２１０】
また、導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６において、バリア膜を複数積層して用いてもよい。その場合、例えば、導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６を、下層からチタン膜、窒化チタン膜、アルミニウムシリコン膜、チタン膜、窒化チタン膜のような５層構造、又はそれ以上の積層構造とすることができる。
【０２１１】
また、導電膜７４０、導電膜７４２、導電膜７４４、及び導電膜７４６として、ＣＶＤ法によって、六フッ化タングステン（ＷＦ６）ガスとシラン（ＳｉＨ４）ガスから形成したタングステンシリサイドを用いてもよい。また、六フッ化タングステン（ＷＦ６）を水素還元して形成したタングステンを用いてもよい。
【０２１２】
なお、導電膜７４０及び導電膜７４２は、ｎチャネル型トランジスタ７３２の高濃度不純物領域７２０に接続されている。導電膜７４４及び導電膜７４６は、ｐチャネル型トランジスタ７３４の高濃度不純物領域７２６に接続されている。
【０２１３】
図９（Ｂ）に、図９（Ａ）に示したｎチャネル型トランジスタ７３２及びｐチャネル型トランジスタ７３４の平面図を示す。ここで、図９（Ｂ）のＡとＢとを結ぶ破線における断面が図９（Ａ）に対応している。ただし、図９（Ｂ）においては、絶縁膜７３６、絶縁膜７３８、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６等を省略している。
【０２１４】
なお、本実施の形態においては、ｎチャネル型トランジスタ７３２とｐチャネル型トランジスタ７３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（ゲート電極７０８、ゲート電極７１０を有する場合）を例示しているが、本実施の形態はこの構成に限定されない。トランジスタが、ゲート電極として機能する電極を複数有し、かつ当該複数の電極が電気的に接続されているマルチゲート構造を有していてもよい。
【０２１５】
以上により、ドライエッチングによるプラズマダメージや汚染が生じた部分が除去された単結晶半導体層を有するＳＯＩ基板を用いることによって、優れた電気特性を有するトランジスタを得ることができる。
【０２１６】
なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０２１７】
（実施の形態４）
本実施の形態では、上記実施の形態で示したＳＯＩ基板、トランジスタ、又は半導体装置を用いた電子機器について説明する。
【０２１８】
電気機器には、カメラ（ビデオカメラ、デジタルカメラ等）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）等が含まれる。電子機器の一例として、携帯電話の構成について、図１０を参照して説明する。
【０２１９】
図１０は携帯電話の一例であり、図１０（Ａ）に正面図、図１０（Ｂ）に背面図、図１０（Ｃ）に２つの筐体をスライドさせたときの正面図を示す。携帯電話は、筐体１００１及び筐体１００２という二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０２２０】
携帯電話は、筐体１００１及び筐体１００２で構成されている。筐体１００１は、表示部１００３、スピーカ１００４、マイクロフォン１００５、操作キー１００６、ポインティングデバイス１００７、表面カメラ用レンズ１００８、外部接続端子ジャック１００９、イヤホン端子１０１０等を備えている。筐体１００２は、キーボード１０１１、外部メモリスロット１０１２、裏面カメラ１０１３、ライト１０１４等を備えている。また、アンテナは筐体１００１に内蔵されている。
【０２２１】
なお、携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０２２２】
重なり合った筐体１００１と筐体１００２（図１０（Ａ）参照）はスライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開する。また、表示部１００３と表面カメラ用レンズ１００８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部１００３をファインダーとして用いることで、裏面カメラ１０１３及びライト１０１４で静止画及び動画の撮影が可能である。
【０２２３】
表示部１００３には、上記実施の形態で説明したＳＯＩ基板、トランジスタ、又は半導体装置を用いた、表示パネル又は表示装置を組み込むことが可能である。
【０２２４】
スピーカ１００４及びマイクロフォン１００５を用いることで、携帯電話は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー１００６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０２２５】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１０１１を用いると便利である。携帯情報端末として使用する場合は、キーボード１０１１及びポインティングデバイス１００７を用いて、円滑な操作が可能である。外部接続端子ジャック１００９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１０１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０２２６】
筐体１００２の裏面（図１０（Ｂ）参照）には、裏面カメラ１０１３及びライト１０１４を備え、表示部１００３をファインダーとして静止画及び動画の撮影が可能である。
【０２２７】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０２２８】
以上のように、上記実施の形態で説明したＳＯＩ基板、トランジスタ、又は半導体装置を、電子機器の表示部に組み込むことによって、信頼性を向上させることができる。
【０２２９】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【実施例１】
【０２３０】
本実施例では、単結晶半導体層の端部に、基板バイアスを印加しないＩＣＰエッチング法を用いたエッチング処理を行ってＳＯＩ基板を作製し、当該ＳＯＩ基板を用いてトランジスタを形成した場合の、トランジスタの電気特性に対する影響等について、図１２、図１３を用いて説明する。なお、本実施例では、トランジスタとしてｐチャネル型トランジスタを作製した。
【０２３１】
＜トランジスタの作製工程＞
まず、本発明の一態様であるＳＯＩ基板を用いたトランジスタの作製工程について説明する。
【０２３２】
本実施例で用いたＳＯＩ基板は、ベース基板と単結晶半導体層とが絶縁膜を介して接合した構成を有する。ベース基板には、厚さ０．７ｍｍのガラス基板を用いた。単結晶半導体層として、厚さ１４５ｎｍの単結晶シリコン層を用いた。また、絶縁膜として、塩素が添加された酸化性雰囲気中で単結晶シリコン基板に熱酸化を行うことによって形成した、酸化シリコン膜を用いた。酸化シリコン膜の膜厚は１００ｎｍとした。
【０２３３】
接合後、単結晶シリコン層の表面にレーザー光を照射した。レーザー光のレーザー発振器として、ＸｅＣｌエキシマレーザー（波長：３０８ｎｍ、繰り返し周波数：３０Ｈｚ）を用いた。レーザー光の照射は、光学系により断面を線状に整形し、線状のレーザー光の走査速度を０．５ｍｍ／秒、ビームショット数を約２０ショットとし、室温にて窒素ガスを試料に吹き付けながら行った。
【０２３４】
また、しきい値電圧を制御するためのチャネルドープを行った。本実施例では、単結晶シリコン層のチャネル形成領域となる領域に、ｐ型を付与する不純物元素を添加した。ｐ型を付与する不純物元素としてボロンを用いた。チャネルドープは、原料ガスである三フッ化ホウ酸（ＢＦ３）の流量を０．３ｓｃｃｍ、加速電圧を３０ｋＶとして行い、ドーズ量が１．３×１０１２／ｃｍ２となるようにボロンを添加した。
【０２３５】
次に、単結晶シリコン層の所望の領域上に、レジストパターンを形成し、当該レジストパターンを加熱することで、端部がテーパー形状であるマスクパターンを形成した。熱処理は、１５０℃で、０．３時間行った。
【０２３６】
次に、マスクパターンを用いて単結晶シリコン層をエッチングして、端部がテーパー形状を有する島状の単結晶半導体層を形成した。
【０２３７】
エッチングはドライエッチングにより行い、ＩＣＰエッチング法を用いた。エッチングガスとして、塩化ホウ素（ＢＣｌ３）と四フッ化炭素（ＣＦ４）と酸素（Ｏ２）との混合ガスを用い、流量を順に、３６ｓｃｃｍ、３６ｓｃｃｍ、８ｓｃｃｍに設定した。また、コイル型の電極に投入する電力を４５０Ｗ、バイアス側に投入する電力を１００Ｗ、反応圧力を２．０Ｐａ、基板側の電極温度を７０℃とした。
【０２３８】
続いて、マスクパターンを用いて島状の単結晶シリコン層の端部の表面近傍をエッチングにより除去した。ここで、２つのエッチング条件により、ＳＯＩ基板を作製した。共通しているのは、ＩＣＰエッチングにおいて、バイアス側に投入する電力を０Ｗとしたこと等である。
【０２３９】
第１のエッチング条件では、島状の単結晶シリコン層の端部の表面近傍をドライエッチングにより除去した。エッチングには、ＩＣＰエッチング法を用い、コイル型の電極に投入する電力を２００Ｗ、バイアス側に投入する電力を０Ｗ、反応圧力を２．０Ｐａ、基板側の電極温度を７０℃とした。また、エッチングガスとして塩素（Ｃｌ２）を用い、流量を１００ｓｃｃｍに設定した。なお、島状の単結晶シリコン層の端部のテーパー角は約３０度であった。
【０２４０】
第２のエッチング条件では、島状の単結晶シリコン層の端部の表面近傍をドライエッチングにより除去した。エッチングには、ＩＣＰエッチング法を用い、コイル型の電極に投入する電力を２００Ｗ、バイアス側に投入する電力を０Ｗ、反応圧力を２．０Ｐａ、基板側の電極温度を７０℃とした。また、エッチングガスとして四フッ化炭素（ＣＦ４）を用い、流量を１００ｓｃｃｍに設定した。なお、島状の単結晶シリコン層の端部のテーパー角は約３０度であった。
【０２４１】
次に、マスクパターンを除去して、ＳＯＩ基板とした。第１のエッチング条件によってエッチング処理を行ったＳＯＩ基板を用いたトランジスタを第１のトランジスタ、第２のエッチング条件によってエッチング処理を行ったＳＯＩ基板を用いたトランジスタを第２のトランジスタ、とそれぞれ表記する。
【０２４２】
なお、第１のトランジスタ及び第２のトランジスタは、単結晶シリコン層のソース領域及びドレイン領域を形成する領域に、ｐ型を付与する不純物元素としてボロンをドーズ量が１．０×１０１５／ｃｍ２となるように添加して、ｐチャネル型トランジスタとしている。
【０２４３】
また、第１のトランジスタ及び第２のトランジスタは、ゲート絶縁膜を介して単結晶シリコン層のチャネル形成領域とゲート電極とが重なった、トップゲート型のトランジスタである。ゲート絶縁膜として膜厚２０ｎｍの酸化シリコン膜を形成し、ゲート電極として膜厚３０ｎｍの窒化タンタル膜と膜厚３７０ｎｍのタングステン膜とを積層して形成した。
【０２４４】
＜比較用のトランジスタの作製工程＞
比較用のＳＯＩ基板を用いたトランジスタの作製工程について説明する。
【０２４５】
比較用のＳＯＩ基板の作製方法は、単結晶シリコン層をエッチングして、端部がテーパー形状を有する島状の単結晶半導体層を形成する工程までは、本発明の一態様であるＳＯＩ基板の作製方法と同じであるため、説明を省略する。
【０２４６】
次に、島状の単結晶シリコン層の端部の表面近傍の除去を行わずに、マスクパターンを除去して、ＳＯＩ基板とした。当該ＳＯＩ基板を用いたトランジスタを、比較用のトランジスタと表記する。
【０２４７】
なお、比較用のトランジスタは、単結晶シリコン層のソース領域及びドレイン領域を形成する領域に、ｐ型を付与する不純物元素としてボロンをドーズ量が１．０×１０１５／ｃｍ２となるように添加して、ｐチャネル型トランジスタとしている。
【０２４８】
また、比較用のトランジスタは、トップゲート型のトランジスタである。ゲート絶縁膜として膜厚２０ｎｍの酸化シリコン膜を形成し、ゲート電極として膜厚３０ｎｍの窒化タンタル膜と膜厚３７０ｎｍのタングステン膜とを積層して形成した。
【０２４９】
以上の工程により作製したトランジスタの電気特性を測定した結果を、図１２に示す。図１２（Ａ）に第１のトランジスタの電気特性、図１２（Ｂ）に第２のトランジスタの電気特性、図１２（Ｃ）に比較用のトランジスタの電気特性を示す。
【０２５０】
図１２において、横軸はゲート電圧（Ｖｇ。単位はＶ）、左縦軸はドレイン電流（Ｉｄ。単位はＡ）、右縦軸は電界効果移動度（μＦＥ。単位はｃｍ２／Ｖｓ）を示す。また、電流（Ｉｄ）−電圧（Ｖｇ）特性を実線で示し、電界効果移動度を破線で示す。なお、本実施例の薄膜トランジスタのチャネル長を９．９μｍ、チャネル幅を８．３μｍ、単結晶シリコン層の膜厚を２０ｎｍとして、電界効果移動度を計算した。
【０２５１】
図１２（Ｃ）に示すように、比較用のトランジスタでは、Ｉｄ−Ｖｇ特性を示す曲線において、範囲１２００に示すように、こぶ（ｋｉｎｋ）が生じることが確認された。比較用のトランジスタの電流−電圧特性を示す曲線においてこぶ（ｋｉｎｋ）が存在する原因として、島状の単結晶シリコン層の端部の表面近傍の除去を行わなかったことが挙げられる。
【０２５２】
比較用のトランジスタは、単結晶シリコン層のテーパー形状を有する端部（テーパー部）をチャネル形成領域とするトランジスタ（エッジトランジスタともいう。）と、単結晶半導体層の中央部をチャネル形成領域とするトランジスタ（メイントランジスタともいう。）と、を有するとみなすことができる。
【０２５３】
ここで、エッジトランジスタは、島状の単結晶シリコン層を形成する際のドライエッチングによるプラズマダメージや汚染が生じたテーパー部を含んでいる。そして、エッジトランジスタでは、上記テーパー部を含む単結晶シリコン層と、単結晶シリコン層と接するゲート絶縁膜との界面において、マイナスのチャージがたまるため、界面準位が増加する。
【０２５４】
よって、エッジトランジスタの界面準位はメイントランジスタよりも高くなるため、エッジトランジスタのしきい値電圧はメイントランジスタよりも低くなる。そして、比較用のトランジスタは、エッジトランジスタとメイントランジスタとが並列に接続された構造を有する。したがって、比較用トランジスタ全体の特性は、メイントランジスタの特性とエッジトランジスタの特性の双方が反映されるため、Ｉｄ−Ｖｇ特性は、図１２（Ｃ）に示すようなこぶ（ｋｉｎｋ）を有することになる。
【０２５５】
一方、本発明の一態様であるＳＯＩ基板を用いた第１のトランジスタと第２のトランジスタでは、図１２（Ａ）、図１２（Ｂ）に示すように、いずれも、Ｉｄ−Ｖｇ特性を示す曲線においてこぶ（ｋｉｎｋ）は確認されなかった。
【０２５６】
第１のトランジスタ及び第２のトランジスタは、ドライエッチングによって島状の単結晶シリコン層を形成した後に、バイアス側に投入する電力を０ＷとしたＩＣＰエッチングを行ってテーパー部の表面近傍を除去したトランジスタである。テーパー部の表面近傍を除去することによって、プラズマダメージや汚染の影響を取り除くことができ、界面準位の増加を抑えることができるため、こぶ（ｋｉｎｋ）が生じなかった。
【０２５７】
また、それぞれのトランジスタの電気特性として、オフ電流（Ｉｏｆｆ）及びオンオフ比（Ｉｏｎ／Ｉｏｆｆ）を測定した。ここで、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間を流れる電流をいう。ｐ型トランジスタの場合には、ゲート電圧がトランジスタのしきい値よりも低いときにソースとドレインとの間に流れる電流をいう。また、オンオフ比とは、オフ電流とオン電流の比率をいう。
【０２５８】
バイアス側に投入する電力を０ＷとしたＩＣＰエッチングを行った、第１のトランジスタでは、オフ電流が０．１ｐＡ、オンオフ比が６．０×１０８、第２のトランジスタでは、オフ電流が０．５ｐＡ、オンオフ比が１．３×１０８であった。一方、比較用のトランジスタでは、オフ電流が４．７ｐＡ、オンオフ比が０．３×１０８であった。
【０２５９】
以上のように、本発明を適用することで、オフ電流が低く、オンオフ比を大きくすることができるため、スイッチング特性に優れたトランジスタを作製することができることが確認された。
【０２６０】
また、それぞれのトランジスタの単結晶シリコン層のテーパー部の断面を走査透過型電子顕微鏡（ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ））にて観察した画像を、図１３に示す。
【０２６１】
図１３では、ベース基板としてガラス基板１３００、絶縁膜として酸化窒化シリコン膜１３０２、単結晶半導体層として単結晶シリコン層１３０４、ゲート絶縁膜として酸化シリコン膜１３０６、をそれぞれ示している。
【０２６２】
バイアス側に投入する電力を０ＷとしたＩＣＰエッチングによる、島状の単結晶シリコン層のテーパー部の表面近傍の除去の前（図１３（Ｃ））と後（図１３（Ａ）、図１３（Ｂ））とでは、テーパー部の形状の変化はほとんど見られなかった。バイアス側に投入する電力を０ＷとしたＩＣＰエッチングを行ってもテーパー部の形状が変わらないため、単結晶シリコン層１３０４上の酸化シリコン膜１３０６の被覆不良等の問題は生じなかった。
【０２６３】
以上のように、本発明を適用することで、島状の単結晶シリコン層のテーパー部の表面近傍を除去することにより、こぶ（ｋｉｎｋ）の発生を抑えることができることが確認された。
【符号の説明】
【０２６４】
１００    ベース基板
１１０    単結晶半導体基板
１１２    脆化領域
１１４    絶縁膜
１１６    単結晶半導体層
１２０    レーザー光
１２２    単結晶半導体層
１３０    マスクパターン
１３２    単結晶半導体層
１３４    表面近傍
１３６    単結晶半導体層
１４２    窒素含有層
１４４    酸化膜
１４６    酸化膜
１４８    単結晶半導体層
１５０    単結晶半導体層
１６２    単結晶半導体層
１６４    表面近傍
１６６    単結晶半導体層
１６８    酸化膜
７００    ベース基板
７０１    絶縁膜
７０２    単結晶半導体層
７０４    単結晶半導体層
７０６    ゲート絶縁膜
７０８    ゲート電極
７１０    ゲート電極
７１２    不純物領域
７１４    不純物領域
７１６    サイドウォール
７１８    サイドウォール
７２０    高濃度不純物領域
７２２    低濃度不純物領域
７２４    チャネル形成領域
７２６    高濃度不純物領域
７２８    低濃度不純物領域
７３０    チャネル形成領域
７３２    ｎチャネル型トランジスタ
７３４    ｐチャネル型トランジスタ
７３６    絶縁膜
７３８    絶縁膜
７４０    導電膜
７４２    導電膜
７４４    導電膜
７４６    導電膜
１００１    筐体
１００２    筐体
１００３    表示部
１００４    スピーカ
１００５    マイクロフォン
１００６    操作キー
１００７    ポインティングデバイス
１００８    表面カメラ用レンズ
１００９    外部接続端子ジャック
１０１０    イヤホン端子
１０１１    キーボード
１０１２    外部メモリスロット
１０１３    裏面カメラ
１０１４    ライト
１１２０    被処理物
１１２１    処理室
１１２２    石英板
１１２３    アンテナコイル
１１２４    マッチングボックス
１１２５    高周波電源
１１２６    下部電極
１１２７    マッチングボックス
１１２８    高周波電源
１１２９    ガス供給部
１１３０    冷却制御装置
１２００    範囲
１３００    ガラス基板
１３０２    酸化窒化シリコン膜
１３０４    単結晶シリコン層
１３０６    酸化シリコン膜
１４２５    端部
１４３０    基板
１４３１    絶縁膜
１４３２    半導体層
１４３２ａ    チャネル形成領域
１４３２ｂ    不純物領域
１４３２ｃ    不純物領域
１４３３    ゲート絶縁膜
１４３３ａ    膜
１４３３ｂ    膜
１４３４    ゲート電極
【図１】
0005925440.tif 000002
【図２】
0005925440.tif 000003
【図３】
0005925440.tif 000004
【図４】
0005925440.tif 000005
【図５】
0005925440.tif 000006
【図６】
0005925440.tif 000007
【図７】
0005925440.tif 000008
【図８】
0005925440.tif 000009
【図９】
0005925440.tif 000010
【図１０】
0005925440.tif 000011
【図１１】
0005925440.tif 000012
【図１２】
0005925440.tif 000013
【図１４】
0005925440.tif 000014
【図１３】
0005925440.tif 000015