(57)【特許請求の範囲】
【請求項１】
入力波形と同期する位相の信号を発振するための発振手段と、
連続系の一次遅れ伝達関数を演算周期を用いて離散化した演算式に基づいて、前記入力波形の一次遅れの波形を演算する一次遅れ演算手段と、
前記一次遅れ演算手段により演算された前記一次遅れの波形に、前記演算式に基づく離散系１次遅れのゲイン値を掛けるゲインと、
前記離散系１次遅れのゲイン値を掛けた前記一次遅れの波形に基づいて、前記入力波形と第１の位相差があるシフト波形を生成するシフト波形生成手段と、
前記発振手段から発振された前記信号の位相に基づいて、第１の正弦波を生成する第１の正弦波生成手段と、
前記第１の正弦波生成手段により生成された前記第１の正弦波と第２の位相差がある第２の正弦波を生成する第２の正弦波生成手段と、
前記入力波形、前記シフト波形生成手段により生成された前記シフト波形、前記第１の正弦波生成手段により生成された前記第１の正弦波、及び前記第２の正弦波生成手段により生成された前記第２の正弦波に基づいて、前記発振手段から発振される前記信号の位相を前記入力波形の位相と同期するように制御する制御手段とを備え、
前記離散系１次遅れのゲイン値は、前記入力波形の角周波数をωとし、前記演算周期をｔｓとしたときに、ｓｉｎ（ω・ｔｓ）／（ｃｏｓ（ω・ｔｓ）＋ｓｉｎ（ω・ｔｓ）−１）から求まる値であること
を特徴とする位相検出器。
【請求項２】
前記第２の正弦波生成手段は、前記一次遅れ演算手段における前記演算式及び前記第１の正弦波生成手段により生成された前記第１の正弦波に基づいて、前記第２の正弦波を生成すること
を特徴とする請求項１に記載の位相検出器。
【請求項３】
前記演算周期は、前記入力波形の周波数と同期するように設定されたこと
を特徴とする請求項１又は請求項２に記載の位相検出器。
【請求項４】
前記シフト波形生成手段における前記第１の位相差と前記第２の正弦波生成手段における前記第２の位相差とを同じにしたこと
を特徴とする請求項１から請求項３のいずれか１項に記載の位相検出器。
【請求項５】
前記シフト波形生成手段における前記第１の位相差と前記第２の正弦波生成手段における前記第２の位相差とをπ／２［ｒａｄ］にしたこと
を特徴とする請求項４に記載の位相検出器。
【請求項６】
入力波形と同期する位相の信号を発振する位相検出器であって、
連続系の一次遅れ伝達関数を演算周期を用いて離散化した演算式に基づいて、前記入力波形の一次遅れの波形を演算し、
演算した前記一次遅れの波形に、前記演算式に基づく離散系１次遅れのゲイン値を掛け、
前記離散系１次遅れのゲイン値を掛けた前記一次遅れの波形に基づいて、前記入力波形と第１の位相差があるシフト波形を生成し、
発振した前記信号の位相に基づいて、第１の正弦波を生成し、
生成した前記第１の正弦波と第２の位相差がある第２の正弦波を生成し、
前記入力波形、生成した前記シフト波形、生成した前記第１の正弦波、及び生成した前記第２の正弦波に基づいて、発振する前記信号の位相を前記入力波形の位相と同期するように制御し、
前記離散系１次遅れのゲイン値は、前記入力波形の角周波数をωとし、前記演算周期をｔｓとしたときに、ｓｉｎ（ω・ｔｓ）／（ｃｏｓ（ω・ｔｓ）＋ｓｉｎ（ω・ｔｓ）−１）から求まる値であること
を含むことを特徴とする位相検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単相交流の位相を検出する位相検出器に関する。
【背景技術】
【０００２】
一般に、位相検出器は、パワーエレクトロニクス機器等において、交流電力系統の電圧に出力電力を同期させるための位相制御に用いられる。また、交流系統電圧と異なる位相の信号を生成する位相シフト回路を用いて、単相交流の位相を検出する位相検出器が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、位相シフト回路を用いた位相検出器の場合、位相シフト回路の精度によっては、演算処理中の値が振動することがある。よって、安定して位相を検出することのできる位相検出器が求められている。
【０００５】
そこで、本発明の目的は、安定して位相を検出することのできる位相検出器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の観点に従った位相検出器は、入力波形と同期する位相の信号を発振するための発振手段と、連続系の一次遅れ伝達関数を演算周期を用いて離散化した演算式に基づいて、前記入力波形の一次遅れの波形を演算する一次遅れ演算手段と、前記一次遅れ演算手段により演算された前記一次遅れの波形に、前記演算式に基づく離散系１次遅れのゲイン値を掛けるゲインと、前記離散系１次遅れのゲイン値を掛けた前記一次遅れの波形に基づいて、前記入力波形と第１の位相差があるシフト波形を生成するシフト波形生成手段と、前記発振手段から発振された前記信号の位相に基づいて、第１の正弦波を生成する第１の正弦波生成手段と、前記第１の正弦波生成手段により生成された前記第１の正弦波と第２の位相差がある第２の正弦波を生成する第２の正弦波生成手段と、前記入力波形、前記シフト波形生成手段により生成された前記シフト波形、前記第１の正弦波生成手段により生成された前記第１の正弦波、及び前記第２の正弦波生成手段により生成された前記第２の正弦波に基づいて、前記発振手段から発振される前記信号の位相を前記入力波形の位相と同期するように制御する制御手段とを備え、前記離散系１次遅れのゲイン値は、前記入力波形の角周波数をωとし、前記演算周期をｔｓとしたときに、ｓｉｎ（ω・ｔｓ）／（ｃｏｓ（ω・ｔｓ）＋ｓｉｎ（ω・ｔｓ）−１）から求まる値である。
【発明の効果】
【０００７】
本発明によれば、安定して位相を検出することのできる位相検出器を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る位相検出器の構成を示す構成図。
【図２】第１の実施形態に係る位相シフト回路の構成を示す構成図。
【図３】第１の実施形態に係る位相シフト回路における演算を示すベクトル図。
【図４】本発明の第２の実施形態に係る位相検出器の構成を示す構成図。
【発明を実施するための形態】
【０００９】
以下図面を参照して、本発明の実施形態を説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る位相検出器１０の構成を示す構成図である。なお、以降の図における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。以降の実施形態も同様にして重複する説明を省略する。
【００１１】
位相検出器１０は、マイクロコンピュータなどの計算機による演算処理により、位相を検出するディジタル位相検出器である。位相検出器１０は、入力された単相の交流系統電圧Ｖ１の位相を検出する。位相検出器１０は、交流系統電圧Ｖ１の位相に同期するように制御した位相θｉを出力する。位相検出器１０から出力された位相θｉは、パワーエレクトロニクス機器などから出力される交流電流などの位相を交流系統電圧Ｖ１に同期させるように制御するために用いられる。
【００１２】
位相検出器１０は、位相シフト回路１と、第１の波形生成回路２と、第２の波形生成回路３と、２つの乗算器４，５と、減算器６と、制御器７と、加算器８と、発振回路９とを備えている。
【００１３】
位相シフト回路１は、入力された交流系統電圧Ｖ１を示す波形の位相をφ（π／２［ｒａｄ］）遅らせた波形Ｖ２を生成する。即ち、位相シフト回路１は、交流系統電圧Ｖ１の位相を位相（シフト位相）φだけ遅れる方向にシフトする。位相シフト回路１は、連続系の一次遅れ伝達関数を、演算周期ｔｓを用いて離散化した演算式に基づいて、波形Ｖ２を生成する。位相シフト回路１は、生成した波形Ｖ２を乗算器４に出力する。
【００１４】
第１の波形生成回路２は、発振回路９から発振された位相θｉに基づいて、ｓｉｎθｉとなる正弦波Ｖｂを生成する。第１の波形生成回路２は、生成した正弦波Ｖｂを乗算器４に出力する。ここで、発振回路９から発振される位相θｉは、交流系統電圧Ｖ１の位相に同期するように制御された位相である。
【００１５】
第２の波形生成回路３は、発振回路９から発振された位相θｉに基づいて、ｃｏｓθｉとなる正弦波Ｖａを生成する。第２の波形生成回路３は、生成した正弦波Ｖａを乗算器５に出力する。
【００１６】
乗算器４には、位相シフト回路１により生成された波形Ｖ２及び第１の波形生成回路２により生成された正弦波Ｖｂが入力される。乗算器４は、波形Ｖ２及び正弦波Ｖｂを乗算する。乗算器４は、乗算した演算結果を減算器６に出力する。
【００１７】
乗算器５には、交流系統電圧Ｖ１及び第２の波形生成回路３により生成された正弦波Ｖａが入力される。乗算器５は、交流系統電圧Ｖ１及び正弦波Ｖａを乗算する。乗算器５は、乗算した演算結果を減算器６に出力する。
【００１８】
減算器６は、乗算器４による演算結果から乗算器５による演算結果を減算する。この演算により、減算器６は、位相差Δθを求める。このように演算された位相差Δθは、交流系統電圧Ｖ１の位相θと発振回路９から発振された位相θｉとの位相差にほぼ等しい。減算器６は、演算した位相差Δθを制御器７に出力する。
【００１９】
制御器７は、減算器６から入力された位相差Δθに基づいて、発振回路９から発振される位相θｉを制御する。制御器７は、必要に応じて位相差Δθを増幅させる。制御器７は、交流系統電圧Ｖ１の位相θが発振回路９から発振される位相θｉよりも進んでいる場合は、発振回路９の発振周波数を増加させるように制御する。これにより、発振回路９の周波数が高くなると、発振される位相θｉの位相は進む。制御器７は、交流系統電圧Ｖ１の位相θが発振回路９から発振される位相θｉよりも遅れている場合は、発振回路９の発振周波数を減少させるように制御する。これにより、発振回路９の周波数が低くなると、発振される位相θｉの位相は遅れる。制御器７は、位相を制御するための周波数を加算器８に出力する。
【００２０】
加算器８には、基準位相周波数θｒ及び制御器７により演算された位相を制御するための周波数が入力される。加算器８は、基準位相周波数θｒに制御器７から入力された周波数を加算する。加算器８は、演算した周波数を発振回路９に出力する。
【００２１】
発振回路９は、加算器８から入力された周波数に基づいて、交流系統電圧Ｖ１の位相に同期するように制御された位相θｉを発振する。発振回路９から発振された位相θｉは、位相検出器１０の出力となる。
【００２２】
次に、位相検出器１０の動作について説明する。
【００２３】
ここでは、説明の便宜上、交流系統電圧Ｖ１は、振幅が１の正弦波で表されるものとする。この場合、交流系統電圧Ｖ１及び位相シフト回路１により交流系統電圧Ｖ１の位相がシフトされた波形Ｖ２は、次のように表される。
【００２４】
Ｖ１＝ｓｉｎθ、Ｖ２＝ｓｉｎ（θ−φ）                …式（１）
ここで、φは、π／２［ｒａｄ］である。
【００２５】
第２の波形生成回路３により生成された正弦波Ｖａ及び第１の波形生成回路２により生成された正弦波Ｖｂは、発振回路９から発振される位相θｉを用いて、次のように表される。
【００２６】
Ｖａ＝ｓｉｎ（θｉ−φｉ）、Ｖｂ＝ｓｉｎθｉ          …式（２）
ここで、φｉは、π／２［ｒａｄ］である。
【００２７】
減算器６により演算される位相差Δθは、次のように表される。
【００２８】
Δθ＝−Ｖ１＊Ｖａ＋Ｖ２＊Ｖｂ                        …式（３）
式（３）は、式（１）及び式（２）を用いると、次のようになる。
【００２９】
Δθ＝−ｓｉｎθ＊ｓｉｎ（θｉ−φｉ）＋ｓｉｎ（θ−φ）＊ｓｉｎθｉ
＝−ｓｉｎθｓｉｎθｉｃｏｓφｉ＋ｓｉｎθｃｏｓθｉｓｉｎφｉ
＋ｓｉｎθｓｉｎθｉｃｏｓφ−ｃｏｓθｓｉｎθｉｓｉｎφ    …式（４）
式（４）の第２項と第４項、第１項と第３項をまとめると、次のようになる。
【００３０】
Δθ＝（ｓｉｎθｃｏｓθｉｓｉｎφｉ−ｃｏｓθｓｉｎθｉｓｉｎφ）
−（ｓｉｎθｓｉｎθｉｃｏｓφｉ−ｓｉｎθｓｉｎθｉｃｏｓφ）
＝ｓｉｎφ（ｓｉｎθｃｏｓθｉ−ｃｏｓθｓｉｎθｉ）
−（ｓｉｎφ−ｓｉｎφｉ）ｓｉｎθｃｏｓθｉ
−ｓｉｎθｓｉｎθｉ（ｃｏｓφｉ−ｃｏｓφ）
＝ｓｉｎφｓｉｎ（θ−θｉ）−（ｓｉｎφ−ｓｉｎφｉ）ｓｉｎθｃｏｓθｉ
−（ｃｏｓφｉ−ｃｏｓφ）ｓｉｎθｓｉｎθｉ    …式（５）
式（５）の第２項及び第３項は、交流系統電圧Ｖ１の周波数で変動する項である。ここで、位相シフト回路１によりシフトする位相φと、第１の波形生成回路２により生成される正弦波Ｖｂと第２の波形生成回路３により生成される正弦波Ｖａとの位相差φｉは、共にπ／２で同じである。よって、式（５）の第２項及び第３項は、ゼロになる。
【００３１】
また、交流系統電圧Ｖ１の位相θと発振回路９から発振される位相θｉとの差が小さく一定であれば、式（５）より、θとθｉとの差に比例する直流信号が次式のように得られる。
【００３２】
Δθ＝ｓｉｎφｓｉｎ（θ−θｉ）≒ｓｉｎφ（θ−θｉ）      …式（６）
ここで、上述したように、位相シフト回路１によりシフトされる位相φと、正弦波Ｖａと正弦波Ｖｂとの位相差φｉは、共にπ／２である。このため、ｓｉｎφ＝１となる。従って、式（６）は、次のようになる。
【００３３】
Δθ≒θ−θｉ                    …式（７）
従って、減算器６から出力される位相差Δθは、交流系統電圧Ｖ１の位相θが発振回路９から発振される位相θｉよりも進んでいる場合は、正となる。また、位相差Δθは、交流系統電圧Ｖ１の位相θが発振回路９から発振される位相θｉよりも遅れている場合は、負となる。
【００３４】
制御器７は、減算器６から入力される位相差Δθを増幅するなどの演算処理をして、交流系統電圧Ｖ１の位相に同期するように、発振回路９から発振される位相θｉを制御する。
【００３５】
図２は、本実施形態に係る位相シフト回路１の構成を示す構成図である。
【００３６】
位相シフト回路１は、一次遅れ回路２１と、補正ゲイン２２と、３つのゲイン２３，２４，２６と、減算器２５とを備えている。
【００３７】
一次遅れ回路２１は、連続系の一次遅れ伝達関数を、演算周期ｔｓを用いて離散化した演算式に基づいて、入力された交流系統電圧Ｖ１から位相（シフト位相）φｄ遅れる一次遅れの波形を生成する。ここで生成される一次遅れの波形の振幅は、交流系統電圧Ｖ１の振幅と同じではない。シフト位相φｄは、π／４［ｒａｄ］である。一次遅れ回路２１は、生成した一次遅れの波形を補正ゲイン２２に出力する。
【００３８】
補正ゲイン２２は、一次遅れ回路２１により生成された波形に、連続系の一次遅れ伝達関数を離散化したことによるゲインのズレを補正するためのゲイン補正値を掛ける。補正ゲイン２２は、ゲイン補正値を掛けた波形をゲイン２３に出力する。
【００３９】
ゲイン２３は、補正ゲイン２２から入力された波形の振幅を交流系統電圧Ｖ１の振幅と同じにするためのゲイン１／Ｋを掛ける。ゲイン１／Ｋは、一次遅れ回路２１で用いている一次遅れ伝達関数が連続系である場合のゲインＫの逆数である。ゲイン２３によりゲイン１／Ｋを掛けられた波形は、交流系統電圧Ｖ１と振幅が同じで、位相φｄ遅れた波形になる。ゲイン２３は、ゲイン１／Ｋを掛けた波形を減算器２５に出力する。
【００４０】
ゲイン２４は、入力された交流系統電圧Ｖ１の波形にゲインｃｏｓφｄを掛ける。ゲイン２４は、ゲインｃｏｓφｄを掛けた波形を減算器２５に出力する。
【００４１】
減算器２５は、ゲイン２３から入力された波形からゲイン２４から入力された波形を減算する。減算器２５は、減算した波形をゲイン２６に出力する。
【００４２】
ゲイン２６は、減算器２５から入力された波形にゲイン１／ｓｉｎφｄを掛ける。ゲイン１／ｓｉｎφｄは、減算器２５により入力された波形の振幅を交流系統電圧Ｖ１の波形と同じにするための値である。これにより、ゲイン２６は、位相シフト回路１の出力となる波形Ｖ２を生成する。
【００４３】
図３は、本実施形態に係る位相シフト回路１における演算を示すベクトル図である。ベクトルＶ１は、交流系統電圧Ｖ１を示している。ベクトルＶ２は、位相シフト回路１の出力波形を示している。ベクトルＶφｄは、ゲイン２３から出力される波形を示している。
【００４４】
位相シフト回路１における演算は、次の式で表される。
【数１】
0005970208.tif 000002
【００４５】
次に、位相シフト回路１における演算について説明する。
【００４６】
連続系の一次遅れ伝達関数は、次式のように表される。
【数２】
0005970208.tif 000003
【００４７】
ここで、Ｔは時定数、ｓはラプラス演算子、Ｘ（ｓ）は入力、Ｙ（ｓ）は出力である。
【００４８】
式（９）で表される連続系の一次遅れ伝達関数のシフト位相φｄ及びゲインＫは、それぞれ次のように表される。
【数３】
0005970208.tif 000004
【００４９】
【数４】
0005970208.tif 000005
【００５０】
ここで、ωは、交流系統電圧Ｖ１の角周波数である。
【００５１】
シフト位相φｄをπ／４［ｒａｄ］、交流周波数を６０［Ｈｚ］とすると、式（１０）及び式（１１）より、時定数Ｔ＝０．００２６５、ゲインＫ＝１／√２、ｓｉｎφｄ＝１／√２、ｃｏｓφｄ＝１／√２となる。
【００５２】
次に、式（９）で表される連続系の一次遅れ伝達関数を差分近似により離散化すると、次式となる。
【数５】
0005970208.tif 000006
【００５３】
ここで、ｔｓは、演算周期である。
【００５４】
式（１２）で表される離散系の一次遅れ伝達関数による演算が一次遅れ回路２１で実行される。
【００５５】
式（１２）をＹ（ｚ）で整理すると次式となる。
【数６】
0005970208.tif 000007
【００５６】
Ｙ（ｚ）／Ｘ（ｚ）で整理すると次式となる。
【数７】
0005970208.tif 000008
【００５７】
これにより、離散系のゲインは、次式となる。
【数８】
0005970208.tif 000009
【００５８】
また、離散系のシフト位相は、次式となる。
【数９】
0005970208.tif 000010
【００５９】
この式より、シフト位相を正確にπ／４［ｒａｄ］とするためには、次式が成り立てばよい。
【数１０】
0005970208.tif 000011
【００６０】
このとき、式（１５）の離散系のゲインは、次式となる。
【数１１】
0005970208.tif 000012
【００６１】
ここで、連続系のシフト位相φｄがπ／４［ｒａｄ］の場合のゲインＫは、１／√２であるため、補正ゲイン２２のゲイン補正値は、次式となる。
【数１２】
0005970208.tif 000013
【００６２】
従って、シフト位相φｄをπ／４［ｒａｄ］、交流周波数を６０［Ｈｚ］、演算周期ｔｓを５度（ｔｓ＝２３１［μｓ］）とすると、離散系の時定数Ｔ＝０．００２７８、ゲイン補正値＝１．０４６となる。離散系の時定数Ｔは、一次遅れ回路２１に設定される。ゲイン補正値は、補正ゲイン２２に設定される。
【００６３】
本実施形態によれば、位相シフト回路１で、一次遅れを離散化し、演算周期ｔｓを考慮した伝達関数を解くことで、位相遅れ（シフト位相φｄ）とゲインを厳密に合せることができる。
【００６４】
これにより、位相シフト回路１の精度が向上するため、減算器６により算出される位相差Δθ（ｓｉｎΔθ）が振動することなく、安定した位相検出をすることができる。
【００６５】
また、一次遅れ回路２１の一次遅れの演算が簡易的なもので良いため、計算機における演算負荷を軽減することができる。
【００６６】
さらに、交流系統電圧Ｖ１をメモリに記憶して位相をシフトする方式と比較した場合、メモリの使用量を少なくすることができる。
【００６７】
また、演算周期ｔｓを位相検出対象の交流系統電圧Ｖ１と同期するように設定することで、系統周波数が変動しても、位相シフト回路１の位相遅れ及びゲインを正確に保つことができる。これにより、位相シフト回路１は、正確な位相シフトをすることができる。
【００６８】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る位相検出器１０Ａの構成を示す構成図である。
【００６９】
位相検出器１０Ａは、図１に示す第１の実施形態に係る位相検出器１０において、第２の波形生成回路３を位相シフト回路１Ａに代えている。その他は、第１の実施形態と同様である。
【００７０】
位相シフト回路１Ａは、第１の波形生成回路２により生成された正弦波Ｖｂの位相をπ／２［ｒａｄ］遅らせて正弦波Ｖａを生成する。位相シフト回路１Ａの構成は、位相シフト回路１と同じである。
【００７１】
本実施形態によれば、交流系統電圧Ｖ１の位相をシフトする位相シフト回路１と、正弦波Ｖａを生成するための位相シフト回路１Ａを同一の構成にすることで、２つの位相シフト回路１，１Ａのそれぞれシフト位相φ，φｉを演算処理する特性などをより正確に等しくすることができる。これにより、位相検出器１０Ａの位相検出の精度を高めることができる。
【００７２】
なお、各実施形態では、一次遅れ回路２１により生成された波形に、補正ゲイン２２及びゲイン２３で２回に分けて、ゲインを掛ける構成について説明したが、これらのゲインは、１回でこれらのゲインの積に相当するゲインを掛けてもよい。また、加減乗除等の演算を行う構成は、求まる演算結果が同等になるのであれば、どのような構成でもよい。
【００７３】
また、各実施形態において、ノイズなどを除去するために適宜、ローパスフィルタ、ハイパスフィルタ、又はバンドパスフィルタなどのフィルタを設けてもよい。例えば、交流系統電圧Ｖ１を、高調波成分を低減するフィルタを介した値で演算することで、安定した精度のよい位相検出をすることができる。同様に、減算器６から出力される位相差Δθの後に、ローパスフィルタを設けることで、安定した精度のよい位相検出をすることができる。
【００７４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７５】
１…位相シフト回路、２…第１の波形生成回路、３…第２の波形生成回路、４，５…乗算器、６…減算器、７…制御器、８…加算器、９…発振回路、１０…位相検出器。
【図１】
0005970208.tif 000014
【図２】
0005970208.tif 000015
【図３】
0005970208.tif 000016
【図４】
0005970208.tif 000017