(57)【特許請求の範囲】
【請求項１】
少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、
前記積層体の内部に設けられた複数のインダクタと、を備え、
前記複数のインダクタの各々は、
前記複数のセラミックシートの間に設けられ、前記複数のインダクタの間で共通する数を示す複数のコイル状導体と、
前記複数のコイル状導体を螺旋状に接続する第１ビアホール導体と、
前記複数のコイル状導体のうち前記積層体の最外層寄りの少なくとも２つのコイル状導体の始端位置および終端位置とは異なる位置であって前記第１ビアホール導体とは異なる位置を追加的に接続し、前記少なくとも２つのコイル状導体の一部を並列接続または短絡接続する第２ビアホール導体と、を有し、
前記複数のインダクタのうちの少なくとも２つのインダクタは、前記並列接続または短絡接続する態様が互いに異なり、インダクタンス値が互いに異なることを特徴とする、インダクタアレイチップ。
【請求項２】
前記第２ビアホール導体は、前記積層体の一方の最外層寄りおよび他方の最外層寄りの両方に設けられる、請求項１記載のインダクタアレイチップ。
【請求項３】
積層方向における前記複数のコイル状導体の各々の位置は前記複数のインダクタのうちの少なくとも２つの間で相違する、請求項１または２記載のインダクタアレイチップ。
【請求項４】
少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、
前記積層体の内部に設けられた複数のインダクタと、
前記積層体に搭載され、前記複数のインダクタに接続されるスイッチングＩＣと、を備え、
前記複数のインダクタの各々は、
前記複数のセラミックシートの間に設けられ、前記複数のインダクタの間で共通する数を示す複数のコイル状導体と、
前記複数のコイル状導体を螺旋状に接続する第１ビアホール導体と、
前記複数のコイル状導体のうち前記積層体の最外層寄りの少なくとも２つのコイル状導体の始端位置および終端位置とは異なる位置であって前記第１ビアホール導体とは異なる位置を追加的に接続し、前記少なくとも２つのコイル状導体の一部を並列接続または短絡接続する第２ビアホール導体と、を有し、
前記複数のインダクタのうちの少なくとも２つのインダクタは、前記並列接続または短絡接続する態様が互いに異なり、インダクタンス値が互いに異なることを特徴とする、ＤＣ−ＤＣコンバータモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インダクタアレイチップに関し、特に、少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、少なくとも１つのインダクタンス値が他のインダクタンス値と異なる複数のインダクタンス値をそれぞれ有して積層体の内部に設けられた複数のインダクタを備える、インダクタアレイチップに関する。【０００２】
この発明はまた、ＤＣ−ＤＣコンバータモジュールに関し、特に、少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、少なくとも１つのインダクタンス値が他のインダクタンス値と異なる複数のインダクタンス値をそれぞれ有して積層体の内部に設けられた複数のインダクタと、積層体に搭載され、複数のインダクタに接続されるスイッチングＩＣとを備える、ＤＣ−ＤＣコンバータモジュールに関する。
【背景技術】
【０００３】
複数のインダクタを単一の積層体の内部に設けるとともに、スイッチングＩＣを積層体の天面に搭載して、互いに異なる複数の直流電圧を同時に出力する多チャンネルのＤＣ−ＤＣコンバータが知られている。こうした多チャンネルのＤＣ−ＤＣコンバータでは、出力電圧および／または出力電流（負荷電流）の仕様がチャネル毎に異なるため、積層体に設けられるインダクタにも互いに異なるインダクタンス値が求められる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／１６９２４２号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
インダクタンス値をチャネル間で異ならせるには、積層された各セラミックシートに形成されるコイル導体パターンの線幅や数をチャネル間で変更する必要がある。ただし、このような変更は、積層体の平坦性を損なってしまう。【０００６】
また、インダクタで発生した磁力線は、インダクタの両端近傍でインダクタの内側に曲がり込む傾向にある。このような意図しない曲がり込みは、インダクタ特性の劣化を引き起こす。【０００７】
それゆえに、この発明の主たる目的は、少なくとも１つのインダクタンス値が他のインダクタンス値と異なる複数のインダクタが設けられた積層体の平坦性を維持することができ、かつインダクタ特性の劣化を抑えることができる、インダクタアレイチップおよびＤＣ−ＤＣコンバータモジュールを提供することである。
【課題を解決するための手段】
【０００８】
この発明に従うインダクタアレイチップは、少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、積層体の内部に設けられた複数のインダクタと、を備え、複数のインダクタの各々は、複数のセラミックシートの間に設けられ、複数のインダクタの間で共通する数を示す複数のコイル状導体と、複数のコイル状導体を螺旋状に接続する第１ビアホール導体と、複数のコイル状導体のうち積層体の最外層寄りの少なくとも２つのコイル状導体の始端位置および終端位置とは異なる位置であって第１ビアホール導体とは異なる位置を追加的に接続し、少なくとも２つのコイル状導体の一部を並列接続または短絡接続する第２ビアホール導体と、を有し、複数のインダクタのうちの少なくとも２つのインダクタは、並列接続または短絡接続する態様が互いに異なり、インダクタンス値が互いに異なることを特徴とする。
【０００９】
好ましくは、第２ビアホール導体は、積層体の一方の最外層寄りおよび他方の最外層寄りの両方に設けられる。
【００１０】
好ましくは、積層方向における複数のコイル状導体の各々の位置は複数のインダクタのうちの少なくとも２つの間で相違する。
【００１１】
この発明に従うＤＣ−ＤＣコンバータモジュールは、少なくとも一部が磁性を有する複数のセラミックシートを積層した積層体と、積層体の内部に設けられた複数のインダクタと、積層体に搭載され、複数のインダクタに接続されるスイッチングＩＣと、を備え、複数のインダクタの各々は、複数のセラミックシートの間に設けられ、複数のインダクタの間で共通する数を示す複数のコイル状導体と、複数のコイル状導体を螺旋状に接続する第１ビアホール導体と、複数のコイル状導体のうち積層体の最外層寄りの少なくとも２つのコイル状導体の始端位置および終端位置とは異なる位置であって第１ビアホール導体とは異なる位置を追加的に接続し、少なくとも２つのコイル状導体の一部を並列接続または短絡接続する第２ビアホール導体と、を有し、複数のインダクタのうちの少なくとも２つのインダクタは、並列接続または短絡接続する態様が互いに異なり、インダクタンス値が互いに異なることを特徴とする。
【発明の効果】
【００１２】
インダクタをなすコイル状導体は積層されたセラミックシートの間に設けられ、かつコイル状導体の数はインダクタ間で共通する。これによって、積層体の平坦性が維持される。【００１３】
また、インダクタをなす少なくとも２つのコイル状導体は、第２ビアホール導体によって追加的に接続される。これによって、インダクタ値を任意に調整することができる。【００１４】
さらに、第２ビアホール導体によって接続されるコイル状導体は、積層体の最外層寄りに設けられる。これによって、インダクタに生じた磁力線が最外層近傍で巻回体の内側に曲がり込む現象を抑制でき、ひいてはインダクタ特性の劣化を抑制することができる。【００１５】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【図面の簡単な説明】
【００１６】
【図１】この実施例のインダクタアレイチップを分解した状態の一部を示す分解図である。
【図２】この実施例のインダクタアレイチップを分解した状態の他の一部を示す分解図である。
【図３】（Ａ）はインダクタアレイチップを形成するセラミックシートＳＨ０の一例を示す平面図であり、（Ｂ）はインダクタアレイチップを形成するセラミックシートＳＨ１の一例を示す平面図である。
【図４】（Ａ）はインダクタアレイチップを形成するセラミックシートＳＨ２の一例を示す平面図であり、（Ｂ）はインダクタアレイチップを形成するセラミックシートＳＨ３，ＳＨ５またはＳＨ９の一例を示す平面図である。
【図５】（Ａ）はインダクタアレイチップを形成するセラミックシートＳＨ７の一例を示す平面図であり、（Ｂ）はインダクタアレイチップを形成するセラミックシートＳＨ１１の一例を示す平面図である。
【図６】（Ａ）はインダクタアレイチップを形成するセラミックシートＳＨ６，ＳＨ８またはＳＨ１０の一例を示す平面図であり、（Ｂ）はインダクタアレイチップを形成するセラミックシートＳＨ４の一例を示す平面図である。
【図７】（Ａ）はインダクタアレイチップを形成するセラミックシートＳＨ１２の一例を示す平面図であり、（Ｂ）はインダクタアレイチップを形成するセラミックシートＳＨ１３の一例を示す平面図である。
【図８】この実施例のインダクタアレイチップの外観を示す斜視図である。
【図９】（Ａ）は図９に示すインダクタアレイチップのＡ−Ａ断面図であり、（Ｂ）は図９に示すインダクタアレイチップのＢ−Ｂ断面図である。
【図１０】（Ａ）は積層されたセラミックシートＳＨ１０およびＳＨ１１の要部を示す図解図であり、（Ｂ）は積層されたセラミックシートＳＨ３およびＳＨ４の要部を示す図解図である。
【図１１】（Ａ）はコイル導体パターンＣＰ１０３，ＣＰ１１３とビアホール導体ＶＨ１１３ｂおよび付加ビアホール導体ＶＨ１１３ｃとがなす部分インダクタを示す回路図であり、（Ｂ）はコイル導体パターンＣＰ３１，ＣＰ４１とビアホール導体ＶＨ４１ｂおよび付加ビアホール導体ＶＨ４１ｃとがなす部分インダクタを示す回路図である。
【図１２】インダクタＩＤＴ１に発生した磁力線の一例を示す図解図である。
【図１３】（Ａ）は他の実施例のインダクタアレイチップに設けられたインダクタの構造の一部を示す図解図であり、（Ｂ）はその他の実施例のインダクタアレイチップに設けられたインダクタの構造の一部を示す図解図である。
【図１４】（Ａ）はさらにその他の実施例のインダクタアレイチップの或る断面を示す断面図であり、（Ｂ）はさらにその他の実施例のインダクタアレイチップの他の断面を示す断面図である。
【図１５】この実施例のインダクタの構造の一部を模式的に示す図解図である。
【図１６】図１５に示すインダクタを流れる電流の経路を示す図解図である。
【図１７】他の実施例のインダクタの構造の一部を模式的に示す図解図である。
【図１８】図１７に示すインダクタを流れる電流の経路を示す図解図である。
【図１９】その他の実施例のＤＣ−ＤＣコンバータモジュールを示す斜視図である。
【図２０】図１９に示すＤＣ−ＤＣコンバータモジュールの構成の一例を示す回路部である。
【発明を実施するための形態】
【００１７】
図１および図２を参照して、この実施例のインダクタアレイチップ１０は、少なくとも１つの電圧値が他の電圧値と異なる複数の直流電圧または少なくとも１つの電流値が他の電流値と異なる複数の直流電流を同時に出力する多チャンネルのＤＣ−ＤＣコンバータに適用され、各々の主面が長方形をなして積層されたセラミックシートＳＨ０〜ＳＨ１３を含む。セラミックシートＳＨ０〜ＳＨ１３の各々の主面のサイズは互いに一致し、この順で積層される。また、セラミックシートＳＨ０，ＳＨ７およびＳＨ１３は非磁性体を含む一方、残りのセラミックシートＳＨ１〜ＳＨ６，ＳＨ８〜ＳＨ１２は磁性体を含む。
【００１８】
積層体１２は直方体をなし、セラミックシートＳＨ１〜ＳＨ６によって磁性層１２ａが形成され、セラミックシートＳＨ８〜ＳＨ１２によって磁性層１２ｂが形成され、セラミックシートＳＨ０によって非磁性層１２ｃが形成され、セラミックシートＳＨ７によって非磁性層１２ｄが形成され、そしてセラミックシートＳＨ１３によって非磁性層１２ｅが形成される。
【００１９】
つまり、インダクタアレイチップ１０をなす積層体１２は、磁性層１２ａが非磁性層１２ｃおよび１２ｄによって挟持されかつ磁性層１２ｂが非磁性層１２ｄおよび１２ｅによって挟持された積層構造を有する。積層体１２の主面（＝上面または下面）をなす長方形の長辺および短辺はＸ軸およびＹ軸に沿って延び、積層体１２の厚みはＺ軸に沿って増大する。
【００２０】
図３（Ａ）を参照して、セラミックシートＳＨ０の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ０１ａ〜ＥＬ０１ｃ，ＥＬ０２ａ〜ＥＬ０２ｃ，ＥＬ０３ａ〜ＥＬ０３ｃ，ＥＬ０４ａ〜ＥＬ０４ｃが形成される。ビアホール導体ＥＬ０１ａ，ＥＬ０１ｂ，ＥＬ０２ａ，ＥＬ０２ｂはＹ軸方向における正側の長辺に沿って並び、ビアホール導体ＥＬ０３ａ，ＥＬ０３ｂ，ＥＬ０４ａ，ＥＬ０４ｂはＹ軸方向における負側の長辺に沿って並ぶ。ビアホール導体ＥＬ０１ｃ，ＥＬ０３ｃはＸ軸方向における負側の短辺に沿って並び、ビアホール導体ＥＬ０２ｃ，ＥＬ０４ｃはＸ軸方向における正側の短辺に沿って並ぶ。
【００２１】
ビアホール導体ＥＬ０１ａ〜ＥＬ０１ｃはチャネルＣＨ１に対応し、Ｘ軸方向における負側でかつＹ軸方向における正側の角部近傍に集められる。ビアホール導体ＥＬ０２ａ〜ＥＬ０２ｃはチャネルＣＨ２に対応し、Ｘ軸方向における正側でかつＹ軸方向における正側の角部近傍に集められる。ビアホール導体ＥＬ０３ａ〜ＥＬ０３ｃはチャネルＣＨ３に対応し、Ｘ軸方向における負側でかつＹ軸方向における負側の角部近傍に集められる。ビアホール導体ＥＬ０４ａ〜ＥＬ０４ｃはチャネルＣＨ４に対応し、Ｘ軸方向における正側でかつＹ軸方向における負側の角部近傍に集められる。
【００２２】
図３（Ｂ）を参照して、セラミックシートＳＨ１の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ１１ａ〜ＥＬ１１ｃ，ＥＬ１２ａ〜ＥＬ１２ｃ，ＥＬ１３ａ〜ＥＬ１３ｃ，ＥＬ１４ａ〜ＥＬ１４ｃが形成される。ビアホール導体ＥＬ１１ａ〜ＥＬ１１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ１２ａ〜ＥＬ１２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ１３ａ〜ＥＬ１３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ１４ａ〜ＥＬ１４ｃはチャネルＣＨ４に対応する。
【００２３】
セラミックシートＳＨ１をセラミックシートＳＨ０に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ１１ａ〜ＥＬ１１ｃ，ＥＬ１２ａ〜ＥＬ１２ｃ，ＥＬ１３ａ〜ＥＬ１３ｃ，ＥＬ１４ａ〜ＥＬ１４ｃはそれぞれ、ビアホール導体ＥＬ０１ａ〜ＥＬ０１ｃ，ＥＬ０２ａ〜ＥＬ０２ｃ，ＥＬ０３ａ〜ＥＬ０３ｃ，ＥＬ０４ａ〜ＥＬ０４ｃと重なる。
【００２４】
図４（Ａ）を参照して、セラミックシートＳＨ２の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ２１ａ〜ＥＬ２１ｃ，ＥＬ２２ａ〜ＥＬ２２ｃ，ＥＬ２３ａ〜ＥＬ２３ｃ，ＥＬ２４ａ〜ＥＬ２４ｃが形成される。ビアホール導体ＥＬ２１ａ〜ＥＬ２１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ２２ａ〜ＥＬ２２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ２３ａ〜ＥＬ２３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ２４ａ〜ＥＬ２４ｃはチャネルＣＨ４に対応する。
【００２５】
セラミックシートＳＨ２をセラミックシートＳＨ１に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ２１ａ〜ＥＬ２１ｃ，ＥＬ２２ａ〜ＥＬ２２ｃ，ＥＬ２３ａ〜ＥＬ２３ｃ，ＥＬ２４ａ〜ＥＬ２４ｃはそれぞれ、ビアホール導体ＥＬ１１ａ〜ＥＬ１１ｃ，ＥＬ１２ａ〜ＥＬ１２ｃ，ＥＬ１３ａ〜ＥＬ１３ｃ，ＥＬ１４ａ〜ＥＬ１４ｃと重なる。
【００２６】
セラミックシートＳＨ２の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するコイル導体パターンＣＰ２１〜ＣＰ２４が形成される。コイル導体パターンＣＰ２１はＸ軸方向における負側でかつＹ軸方向における正側の領域つまり左上領域に設けられ、コイル導体パターンＣＰ２２はＸ軸方向における正側でかつＹ軸方向における正側の領域つまり右上領域に設けられる。また、コイル導体パターンＣＰ２３はＸ軸方向における負側でかつＹ軸方向における負側の領域つまり左下領域に設けられ、コイル導体パターンＣＰ２４はＸ軸方向における正側でかつＹ軸方向における負側の領域つまり右下領域に設けられる。
【００２７】
コイル導体パターンＣＰ２１〜ＣＰ２４の各々について、破線で囲まれた領域に属する一部の導体パターンを“余剰導体パターン”と定義すると、コイル導体パターンＣＰ２１〜ＣＰ２４の各々は、余剰導体パターンを除いてループをなす。
【００２８】
コイル導体パターンＣＰ２１をなすループは、左上領域のほぼ中央位置を始端としかつ始端よりもやや左上の位置を終端として、反時計回り方向に延在する。また、コイル導体パターンＣＰ２２をなすループは、右上領域のほぼ中央位置を始端としかつ始端よりもやや右上の位置を終端として、時計回り方向に延在する。
【００２９】
さらに、コイル導体パターンＣＰ２３をなすループは、左下領域のほぼ中央位置を始端としかつ始端よりもやや右下の位置を終端として、時計回り方向に延在する。また、コイル導体パターンＣＰ２４をなすループは、右下領域のほぼ中央位置を始端としかつ始端よりもやや右上の位置を終端として、反時計回り方向に延在する。
【００３０】
図４（Ｂ）を参照して、セラミックシートＳＨ３の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ３１ａ〜ＥＬ３１ｃ，ＥＬ３２ａ〜ＥＬ３２ｃ，ＥＬ３３ａ〜ＥＬ３３ｃ，ＥＬ３４ａ〜ＥＬ３４ｃが形成される。ビアホール導体ＥＬ３１ａ〜ＥＬ３１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ３２ａ〜ＥＬ３２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ３３ａ〜ＥＬ３３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ３４ａ〜ＥＬ３４ｃはチャネルＣＨ４に対応する。
【００３１】
セラミックシートＳＨ３をセラミックシートＳＨ２に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ３１ａ〜ＥＬ３１ｃ，ＥＬ３２ａ〜ＥＬ３２ｃ，ＥＬ３３ａ〜ＥＬ３３ｃ，ＥＬ３４ａ〜ＥＬ３４ｃはそれぞれ、ビアホール導体ＥＬ２１ａ〜ＥＬ２１ｃ，ＥＬ２２ａ〜ＥＬ２２ｃ，ＥＬ２３ａ〜ＥＬ２３ｃ，ＥＬ２４ａ〜ＥＬ２４ｃと重なる。
【００３２】
セラミックシートＳＨ３の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するビアホール導体ＶＨ３１ａ〜ＶＨ３４ａが形成される。セラミックシートＳＨ３をセラミックシートＳＨ２に積層した状態で積層方向から眺めたとき、ビアホール導体ＶＨ３１ａはコイル導体パターンＣＰ２１をなすループの始端と重なり、ビアホール導体ＶＨ３２ａはコイル導体パターンＣＰ２２をなすループの始端と重なり、ビアホール導体ＶＨ３３ａはコイル導体パターンＣＰ２３をなすループの始端と重なり、ビアホール導体ＶＨ３４ａはコイル導体パターンＣＰ２４をなすループの始端と重なる。
【００３３】
セラミックシートＳＨ３の上面にはさらに、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するコイル導体パターンＣＰ３１〜ＣＰ３４が形成される。コイル導体パターンＣＰ３１は左上領域にループ状に設けられ、コイル導体パターンＣＰ３２は右上領域にループ状に設けられる。また、コイル導体パターンＣＰ３３は左下領域にループ状に設けられ、コイル導体パターンＣＰ３４は右下領域にループ状に設けられる。
【００３４】
コイル導体パターンＣＰ３１は、ビアホール導体ＶＨ３１ａよりもやや左上の位置を始端としかつ左上領域の左上の位置を終端として、ビアホール導体ＶＨ３１ａの周りを反時計回り方向に延在する。また、コイル導体パターンＣＰ３２は、ビアホール導体ＶＨ３２ａよりも右上の位置を始端としかつ右上領域の右上の位置を終端として、ビアホール導体ＶＨ３２ａの周りを時計回り方向に延在する。
【００３５】
さらに、コイル導体パターンＣＰ３３は、ビアホール導体ＶＨ３３ａよりも右下の位置を始端としかつ左下領域の左下の位置を終端として、ビアホール導体ＶＨ３３ａの周りを時計回り方向に延在する。また、コイル導体パターンＣＰ３４は、ビアホール導体ＶＨ３４ａよりも右上の位置を始端としかつ右下領域の左上の位置を終端として、ビアホール導体ＶＨ３４ａの周りを反時計回り方向に延在する。
【００３６】
セラミックシートＳＨ３の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するビアホール導体ＶＨ３１ｂ〜ＶＨ３４ｂがさらに形成される。ビアホール導体ＶＨ３１ｂはコイル導体パターンＣＰ３１の始端に設けられ、ビアホール導体ＶＨ３２ｂはコイル導体パターンＣＰ３２の始端に設けられる。ビアホール導体ＶＨ３３ｂはコイル導体パターンＣＰ３３の始端に設けられ、ビアホール導体ＶＨ３４ｂはコイル導体パターンＣＰ３４の始端に設けられる。
【００３７】
なお、セラミックシートＳＨ５またはＳＨ９に設けられたビアホール導体およびコイル導体パターンの構造は、セラミックシートＳＨ３に設けられたビアホール導体およびコイル導体パターンの構造と同じである。このため、参照符号をなす２桁の番号のうちの上位１桁を“３”から“５”または“９”に置換することで重複した説明を省略する。
【００３８】
図５（Ａ）に示すセラミックシートＳＨ７は、上述のように非磁性体を含む。ただし、セラミックシートＳＨ７に設けられたビアホール導体およびコイル導体パターンの構造も、セラミックシートＳＨ３に設けられたビアホール導体およびコイル導体パターンの構造と同じである。したがって、参照符号をなす２桁の番号のうちの上位１桁を“３”から“７”に置換することで重複した説明を省略する。
【００３９】
図５（Ｂ）を参照して、セラミックシートＳＨ１１に設けられたビアホール導体およびコイル導体パターンの構造は、セラミックシートＳＨ３に設けられたビアホール導体およびコイル導体パターンの構造とほぼ同じである。したがって、参照符号をなす２桁の番号のうちの上位１桁を“３”から“１１”に置換することで、同じ構造に関する重複した説明を省略する。
【００４０】
セラミックシートＳＨ３と異なるのは、セラミックシートＳＨ１１１の上面から下面に達する付加ビアホール導体ＶＨ１１１ｃ〜ＶＨ１１４ｃが追加された点である。付加ビアホール導体ＶＨ１１１ｃは、コイル導体パターンＣＰ１１１の始端位置および終端位置と異なりかつコイル導体パターンＣＰ１１１と重なる位置に設けられる。付加ビアホール導体ＶＨ１１２ｃは、コイル導体パターンＣＰ１１２の始端および終端と異なりかつコイル導体パターンＣＰ１１２と重なる位置に設けられる。付加ビアホール導体ＶＨ１１３ｃは、コイル導体パターンＣＰ１１３の終端位置に設けられる。付加ビアホール導体ＶＨ１１４ｃは、コイル導体パターンＣＰ１１４の始端および終端と異なりかつコイル導体パターンＣＰ１１４と重なる位置に設けられる。
【００４１】
図６（Ａ）を参照して、セラミックシートＳＨ６の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ６１ａ〜ＥＬ６１ｃ，ＥＬ６２ａ〜ＥＬ６２ｃ，ＥＬ６３ａ〜ＥＬ６３ｃ，ＥＬ６４ａ〜ＥＬ６４ｃが形成される。ビアホール導体ＥＬ６１ａ〜ＥＬ６１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ６２ａ〜ＥＬ６２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ６３ａ〜ＥＬ６３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ６４ａ〜ＥＬ６４ｃはチャネルＣＨ４に対応する。
【００４２】
セラミックシートＳＨ６をセラミックシートＳＨ５に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ６１ａ〜ＥＬ６１ｃ，ＥＬ６２ａ〜ＥＬ６２ｃ，ＥＬ６３ａ〜ＥＬ６３ｃ，ＥＬ６４ａ〜ＥＬ６４ｃはそれぞれ、ビアホール導体ＥＬ５１ａ〜ＥＬ５１ｃ，ＥＬ５２ａ〜ＥＬ５２ｃ，ＥＬ５３ａ〜ＥＬ５３ｃ，ＥＬ５４ａ〜ＥＬ５４ｃと重なる。
【００４３】
セラミックシートＳＨ６の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するビアホール導体ＶＨ６１ａ〜ＶＨ６４ａが形成される。セラミックシートＳＨ６をセラミックシートＳＨ５に積層した状態で積層方向から眺めたとき、ビアホール導体ＶＨ６１ａ〜ＶＨ６４ａはそれぞれビアホール導体ＶＨ５１ａ〜ＶＨ５４ａと重なる。
【００４４】
セラミックシートＳＨ６の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するコイル導体パターンＣＰ６１〜ＣＰ６４が形成される。コイル導体パターンＣＰ６１は左上領域にループ状に設けられ、コイル導体パターンＣＰ６２は右上領域にループ状に設けられる。また、コイル導体パターンＣＰ６３は左下領域にループ状に設けられ、コイル導体パターンＣＰ６４は右下領域にループ状に設けられる。
【００４５】
コイル導体パターンＣＰ６１は、左上領域の左上の位置を始端としかつビアホール導体ＶＨ６１ａよりも左上の位置を終端として、ビアホール導体ＶＨ６１ａの周りを反時計回り方向に延在する。また、コイル導体パターンＣＰ６２は、右上領域の右上の位置を始端としかつビアホール導体ＶＨ６２ａよりも右上の位置を終端として、ビアホール導体ＶＨ６２ａの周りを時計回り方向に延在する。
【００４６】
さらに、コイル導体パターンＣＰ６３は、左下領域の左下の位置を始端としかつビアホール導体ＶＨ６３ａよりも右下の位置を終端として、ビアホール導体６３ａの周りを時計回り方向に延在する。また、コイル導体パターンＣＰ６４は、右下領域の左上の位置を始端としかつビアホール導体ＶＨ６４ａよりも右上の位置を終端として、ビアホール導体ＶＨ６４ａの周りを反時計回り方向に延在する。
【００４７】
セラミックシートＳＨ６の上面にはまた、チャネルＣＨ１〜ＣＨ４にそれぞれ対応するビアホール導体ＶＨ６１ｂ〜ＶＨ６４ｂがさらに形成される。ビアホール導体ＶＨ６１ｂはコイル導体パターンＣＰ６１の始端に設けられ、ビアホール導体ＶＨ６２ｂはコイル導体パターンＣＰ６２の始端に設けられる。ビアホール導体ＶＨ６３ｂはコイル導体パターンＣＰ６３の始端に設けられ、ビアホール導体ＶＨ６４ｂはコイル導体パターンＣＰ６４の始端に設けられる。
【００４８】
なお、セラミックシートＳＨ８またはＳＨ１０に設けられたビアホール導体およびコイル導体パターンの構造は、セラミックシートＳＨ６に設けられたビアホール導体およびコイル導体パターンの構造と同じである。このため、参照符号をなす２桁の番号のうちの上位１桁を“６”から“８”または“１０”に置換することで重複した説明を省略する。
【００４９】
図６（Ｂ）を参照して、セラミックシートＳＨ４に設けられたビアホール導体およびコイル導体パターンの構造は、セラミックシートＳＨ６に設けられたビアホール導体およびコイル導体パターンの構造とほぼ同じである。したがって、参照符号をなす２桁の番号のうちの上位１桁を“６”から“４”に置換することで、同じ構造に関する重複した説明を省略する。
【００５０】
セラミックシートＳＨ６と異なるのは、セラミックシートＳＨ４の上面から下面に達する付加ビアホール導体ＶＨ４１ｃ〜ＶＨ４４ｃが追加された点である。付加ビアホール導体ＶＨ４１ｃは、コイル導体パターンＣＰ４１の始端位置および終端位置と異なりかつコイル導体パターンＣＰ４１と重なる位置に設けられる。付加ビアホール導体ＶＨ４２ｃは、コイル導体パターンＣＰ４２の始端および終端と異なりかつコイル導体パターンＣＰ４２と重なる位置に設けられる。
【００５１】
付加ビアホール導体ＶＨ４３ｃは、コイル導体パターンＣＰ４３の始端および終端と異なりかつコイル導体パターンＣＰ４３と重なる位置に設けられる。付加ビアホール導体ＶＨ４４ｃは、コイル導体パターンＣＰ４４の始端および終端と異なりかつコイル導体パターンＣＰ４４と重なる位置に設けられる。
【００５２】
図７（Ａ）を参照して、セラミックシートＳＨ１２の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ１２１ａ〜ＥＬ１２１ｃ，ＥＬ１２２ａ〜ＥＬ１２２ｃ，ＥＬ１２３ａ〜ＥＬ１２３ｃ，ＥＬ１２４ａ〜ＥＬ１２４ｃが形成される。ビアホール導体ＥＬ１２１ａ〜ＥＬ１２１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ１２２ａ〜ＥＬ１２２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ１２３ａ〜ＥＬ１２３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ１２４ａ〜ＥＬ１２４ｃはチャネルＣＨ４に対応する。
【００５３】
セラミックシートＳＨ１２をセラミックシートＳＨ１１に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ１２１ａ〜ＥＬ１２１ｃ，ＥＬ１２２ａ〜ＥＬ１２２ｃ，ＥＬ１２３ａ〜ＥＬ１２３ｃ，ＥＬ１２４ａ〜ＥＬ１２４ｃはそれぞれ、ビアホール導体ＥＬ１１１ａ〜ＥＬ１１１ｃ，ＥＬ１１２ａ〜ＥＬ１１２ｃ，ＥＬ１１３ａ〜ＥＬ１１３ｃ，ＥＬ１１４ａ〜ＥＬ１１４ｃと重なる。
【００５４】
セラミックシートＳＨ１２の上面にはまた、ビアホール導体ＶＨ１２１ａ〜ＶＨ１２４ａおよびビアホール導体ＶＨ１２１ｂ〜ＶＨ１２４ｂが形成される。ここで、ビアホール導体ＶＨ１２１ａおよびＶＨ１２１ｂはチャネルＣＨ１に対応し、ビアホール導体ＶＨ１２２ａおよびＶＨ１２２ｂはチャネルＣＨ２に対応し、ビアホール導体ＶＨ１２３ａおよびＶＨ１２３ｂはチャネルＣＨ３に対応し、ビアホール導体ＶＨ１２４ａおよびＶＨ１２４ｂはチャネルＣＨ４に対応する。
【００５５】
セラミックシートＳＨ１２をセラミックシートＳＨ１１に積層した状態で積層方向から眺めたとき、ビアホール導体ＶＨ１２１ａ〜ＶＨ１２４ａはそれぞれビアホール導体ＶＨ１１１ａ〜ＶＨ１１４ａと重なる。また、ビアホール導体ＶＨ１２１ｂはコイル導体パターンＣＰ１１１の終端と重なり、ビアホール導体ＶＨ１２２ｂはコイル導体パターンＣＰ１１２の終端と重なり、ビアホール導体ＶＨ１２３ｂはコイル導体パターンＣＰ１１３の終端と重なり、ビアホール導体ＶＨ１２４ｂはコイル導体パターンＣＰ１１４の終端と重なる。
【００５６】
図７（Ｂ）を参照して、セラミックシートＳＨ１３の上面の端部ないし縁部には、下面にまで達するビアホール導体ＥＬ１３１ａ〜ＥＬ１３１ｃ，ＥＬ１３２ａ〜ＥＬ１３２ｃ，ＥＬ１３３ａ〜ＥＬ１３３ｃ，ＥＬ１３４ａ〜ＥＬ１３４ｃが形成される。ビアホール導体ＥＬ１３１ａ〜ＥＬ１３１ｃはチャネルＣＨ１に対応し、ビアホール導体ＥＬ１３２ａ〜ＥＬ１３２ｃはチャネルＣＨ２に対応する。ビアホール導体ＥＬ１３３ａ〜ＥＬ１３３ｃはチャネルＣＨ３に対応し、ビアホール導体ＥＬ１３４ａ〜ＥＬ１３４ｃはチャネルＣＨ４に対応する。
【００５７】
セラミックシートＳＨ１３をセラミックシートＳＨ１２に積層した状態で積層方向から眺めたとき、ビアホール導体ＥＬ１３１ａ〜ＥＬ１３１ｃ，ＥＬ１３２ａ〜ＥＬ１３２ｃ，ＥＬ１３３ａ〜ＥＬ１３３ｃ，ＥＬ１３４ａ〜ＥＬ１３４ｃはそれぞれ、ビアホール導体ＥＬ１２１ａ〜ＥＬ１２１ｃ，ＥＬ１２２ａ〜ＥＬ１２２ｃ，ＥＬ１２３ａ〜ＥＬ１２３ｃ，ＥＬ１２４ａ〜ＥＬ１２４ｃと重なる。
【００５８】
セラミックシートＳＨ１３の上面にはまた、ビアホール導体ＶＨ１３１ａ〜ＶＨ１３４ａおよびビアホール導体ＶＨ１３１ｂ〜ＶＨ１３４ｂが形成される。ここで、ビアホール導体ＶＨ１３１ａおよびＶＨ１３１ｂはチャネルＣＨ１に対応し、ビアホール導体ＶＨ１３２ａおよびＶＨ１３２ｂはチャネルＣＨ２に対応し、ビアホール導体ＶＨ１３３ａおよびＶＨ１３３ｂはチャネルＣＨ３に対応し、ビアホール導体ＶＨ１３４ａおよびＶＨ１３４ｂはチャネルＣＨ４に対応する。
【００５９】
セラミックシートＳＨ１３をセラミックシートＳＨ１２に積層した状態で積層方向から眺めたとき、ビアホール導体ＶＨ１３１ａ〜ＶＨ１３４ａはそれぞれビアホール導体ＶＨ１２１ａ〜ＶＨ１２４ａと重なり、ビアホール導体ＶＨ１３１ｂ〜ＶＨ１３４ｂはそれぞれビアホール導体ＶＨ１２１ｂ〜ＶＨ１２４ｂと重なる。
【００６０】
セラミックシートＳＨ１３の上面にはさらに、パッド電極ＰＤ１ａ〜ＰＤ４ａおよびＰＤ１ｂ〜ＰＤ４ｂが形成される。パッド電極ＰＤ１ａ〜ＰＤ４ａはそれぞれビアホール導体ＶＨ１３１ａ〜ＶＨ１３４ａを覆う位置に設けられ、パッド電極ＰＤ１ｂ〜ＰＤ４ｂはそれぞれビアホール導体ＶＨ１３１ｂ〜ＶＨ１３４ｂを覆う位置に設けられる。
【００６１】
セラミックシートＳＨ０〜ＳＨ１３が上述のように構成されることから、コイル導体パターンＣＰ２１〜ＣＰ１１１はビアホール導体ＶＨ３１ａ〜Ｖ１３１ａおよびＶＨ３１ｂ〜ＶＨ１３１ｂによって螺旋状に接続され、コイル導体パターンＣＰ２２〜ＣＰ１１２はビアホール導体ＶＨ３２ａ〜Ｖ１３２ａおよびＶＨ３２ｂ〜ＶＨ１３２ｂによって螺旋状に接続される。また、コイル導体パターンＣＰ２３〜ＣＰ１１３はビアホール導体ＶＨ３３ａ〜Ｖ１３３ａおよびＶＨ３３ｂ〜ＶＨ１３３ｂによって螺旋状に接続され、コイル導体パターンＣＰ２４〜ＣＰ１１４はビアホール導体ＶＨ３４ａ〜Ｖ１３４ａおよびＶＨ３４ｂ〜ＶＨ１３４ｂによって螺旋状に接続される。
【００６２】
セラミックシートＳＨ０〜ＳＨ１３を積層すると、図８に示すインダクタアレイチップ１０が作成される。このインダクタアレイチップ１０のＡ−Ａ断面およびＢ−Ｂ断面はそれぞれ、図９（Ａ）および図９（Ｂ）に示す構造をなす。図９（Ａ）〜図９（Ｂ）から分かるように、インダクタアレイチップ１０の内部には、Ｚ軸を巻回軸とする４つのインダクタＩＤＴ１〜ＩＤＴ４が形成される。
【００６３】
なお、セラミックシートＳＨ１３の天面には、図示しないコンデンサや抵抗素子などの受動素子やＩＣやＦＥＴなどの能動素子が実装される。これらの素子は、パッド電極ＰＤ１ａ〜ＰＤ４ａ，ＰＤ１ｂ〜ＰＤ４ｂおよびビアホール導体ＥＬ１３１ａ〜ＥＬ１３１ｃ，ＥＬ１３２ａ〜ＥＬ１３２ｃ，ＥＬ１３３ａ〜ＥＬ１３３ｃ，ＥＬ１３４ａ〜ＥＬ１３４ｃと接続される。
【００６４】
ただし、この実施例によれば、コイル導体パターンＣＰ１０１およびＣＰ１１１が付加ビアホール導体ＶＨ１１１ｃによって追加的に接続され、コイル導体パターンＣＰ１０２およびＣＰ１１２が付加ビアホール導体ＶＨ１１２ｃによって追加的に接続され、コイル導体パターンＣＰ１０３およびＣＰ１１３が付加ビアホール導体ＶＨ１１３ｃによって追加的に接続され、コイル導体パターンＣＰ１０４およびＣＰ１１４が付加ビアホール導体ＶＨ１１４ｃによって追加的に接続される（図１０（Ａ）参照）。
【００６５】
また、コイル導体パターンＣＰ３１およびＣＰ４１が付加ビアホール導体ＶＨ４１ｃによって追加的に接続され、コイル導体パターンＣＰ３２およびＣＰ４２が付加ビアホール導体ＶＨ４２ｃによって追加的に接続され、コイル導体パターンＣＰ３３およびＣＰ４３が付加ビアホール導体ＶＨ４３ｃによって追加的に接続され、コイル導体パターンＣＰ３４およびＣＰ４４が付加ビアホール導体ＶＨ４４ｃによって追加的に接続される（図１０（Ｂ）参照）。
【００６６】
インダクタＩＤＴ１のインダクタンス値は付加ビアホール導体ＶＨ４１ｃおよびＶＨ１１１ｃによって微調整され、インダクタＩＤＴ２のインダクタンス値は付加ビアホール導体ＶＨ４２ｃおよびＶＨ１１２ｃによって微調整され、インダクタＩＤＴ３のインダクタンス値は付加ビアホール導体ＶＨ４３ｃおよびＶＨ１１３ｃによって微調整され、インダクタＩＤＴ４のインダクタンス値は付加ビアホール導体ＶＨ４４ｃおよびＶＨ１１４ｃによって微調整される。
【００６７】
これによって、コイル導体パターンＣＰ２１〜ＣＰ１１１，ＣＰ２２〜ＣＰ１１２，ＣＰ２３〜ＣＰ１１３，ＣＰ２４〜ＣＰ１１４の線幅、厚み或いはコイル導体パターンの数を変更することなく（つまり積層体１２の平坦度を損なうことなく）、インダクタンス値を所望の値に設定することができる。
【００６８】
なお、たとえば、コイル導体パターンＣＰ１０３のインダクタ成分を“Ｌｃｐ１０３”と定義し、コイル導体パターンＣＰ１１３のインダクタ成分を“Ｌｃｐ１１３”と定義し、ビアホール導体ＶＨ１１３ｂのインダクタ成分を“Ｌｖｈ１１３ｂ”と定義し、付加ビアホール導体ＶＨ１１３ｃのインダクタ成分を“Ｌｖｈ１１３ｃ”と定義すると、これらのインダクタ成分は図１１（Ａ）に示すように接続される。つまり、インダクタ成分Ｌｃｐ１０３，Ｌｖｈ１１３ｂおよびＬｃｐ１１３が直列的に接続され、この３つのインダクタ成分に対してインダクタ成分Ｌｖｈ１１３ｃが並列接続ないし短絡接続される。
【００６９】
また、コイル導体パターンＣＰ３１のインダクタ成分を“Ｌｃｐ３１”と定義し、コイル導体パターンＣＰ４１のインダクタ成分を“Ｌｃｐ４１”と定義し、ビアホール導体ＶＨ４１ｂのインダクタ成分を“Ｌｖｈ４１ｂ”と定義し、付加ビアホール導体ＶＨ４１ｃのインダクタ成分を“Ｌｖｈ４１ｃ”と定義すると、これらのインダクタ成分は図１１（Ｂ）に示すように接続される。つまり、インダクタ成分Ｌｃｐ３１，Ｌｖｈ４１ｂおよびＬｃｐ４１が直列的に接続され、これらのインダクタ成分の一部に対してインダクタ成分Ｌｖｈ４１ｃが並列接続ないし短絡接続される。
【００７０】
さらに、たとえばインダクタＩＤＴ１には、図１２に示すように磁力線が発生する。つまり、磁力線はインダクタＩＤＴ１の両端近傍でインダクタＩＤＴ１の内側に曲がり込むところ、付加ビアホール導体ＶＨ４１ｃおよびＶＨ１１１ｃがインダクタＩＤＴ１の両端近傍（つまり積層体１２の最外層寄りの位置）に設けられるため、インダクタＩＤＴ１の内側への磁力線の曲がり込みが抑制され、ひいてはインダクタＩＤＴ１の特性の劣化が抑制される。
【００７１】
なお、セラミックシートＳＨ０，ＳＨ７およびＳＨ１３は非磁性（比透磁率：１）のフェライトを材料とし、熱膨張係数は“８．５”〜“９．０”の範囲の値を示す。また、セラミックシートＳＨ１〜ＳＨ６およびＳＨ８〜ＳＨ１２は磁性（比透磁率：１００〜１２０）のフェライトを材料とし、熱膨張係数は“９．０”〜“１０．０”の範囲の値を示す。さらに、パッド電極ＰＤ１ａ〜ＰＤ４ａ，ＰＤ１ｂ〜ＰＤ４ｂ，コイル導体パターンＣＰ２１〜ＣＰ１１１，ＣＰ２２〜ＣＰ１１２，ＣＰ２３〜ＣＰ１１３，ＣＰ２４〜ＣＰ１１４，ビアホール導体ＶＨ３１ａ〜ＶＨ１３１ａ，ＶＨ３１ｂ〜ＶＨ１３１ｂ，ビアホール導体ＶＨ３２ａ〜ＶＨ１３２ａ，ＶＨ３２ｂ〜ＶＨ１３２ｂ，ビアホール導体ＶＨ３３ａ〜ＶＨ１３３ａ，ＶＨ３３ｂ〜ＶＨ１３３ｂ，ビアホール導体ＶＨ３４ａ〜ＶＨ１３４ａ，ＶＨ３４ｂ〜ＶＨ１３４ｂ，付加ビアホール導体ＶＨ４１ｃ〜４４ｃ，ＶＨ１１１ｃ〜ＶＨ１１４ｃは、銀を材料とし、熱膨張係数は“２０”を示す。
【００７２】
以上の説明から分かるように、積層体１２は、少なくとも一部が磁性を有する複数のセラミックシートＳＨ０〜ＳＨ１３を積層して作製される。インダクタＩＤＴ１〜ＩＤＴ４は、少なくとも１つのインダクタンス値が他のインダクタンス値と異なる複数のインダクタンス値をそれぞれ有して、積層体１２の内部に設けられる。
【００７３】
ここで、インダクタＩＤＴ１を形成するコイル導体パターンＣＰ２１〜ＣＰ１１１，インダクタＩＤＴ２を形成するコイル導体パターンＣＰ２２〜ＣＰ１１２，インダクタＩＤＴ３を形成するコイル導体パターンＣＰ２３〜ＣＰ１１３，インダクタＩＤＴ４を形成するコイル導体パターンＣＰ２４〜ＣＰ１１４は、チャネル間で共通する個数を示して、セラミックシートＳＨ２〜ＳＨ１２の間に設けられる。
【００７４】
コイル導体パターンＣＰ２１〜ＣＰ１１１はビアホール導体ＶＨ３１ａ〜ＶＨ１３１ａおよびＶＨ３１ｂ〜ＶＨ１３１ｂによって螺旋状に接続され、コイル導体パターンＣＰ２２〜ＣＰ１１２はビアホール導体ＶＨ３２ａ〜ＶＨ１３２ａおよびＶＨ３２ｂ〜ＶＨ１３２ｂによって螺旋状に接続される。また、コイル導体パターンＣＰ２３〜ＣＰ１１３はビアホール導体ＶＨ３３ａ〜ＶＨ１３３ａおよびＶＨ３３ｂ〜ＶＨ１３３ｂによって螺旋状に接続され、コイル導体パターンＣＰ２４〜ＣＰ１１４はビアホール導体ＶＨ３４ａ〜ＶＨ１３４ａおよびＶＨ３４ｂ〜ＶＨ１３４ｂによって螺旋状に接続される。
【００７５】
さらに、コイル導体パターンＣＰ３１およびＣＰ４１は付加ビアホール導体ＶＨ４１ｃによって追加的に接続され、コイル導体パターンＣＰ３２およびＣＰ４２は付加ビアホール導体ＶＨ４２ｃによって追加的に接続される。また、コイル導体パターンＣＰ３３およびＣＰ４３は付加ビアホール導体ＶＨ４３ｃによって追加的に接続され、コイル導体パターンＣＰ３４およびＣＰ４４は付加ビアホール導体ＶＨ４４ｃによって追加的に接続される。
【００７６】
同様に、コイル導体パターンＣＰ１０１およびＣＰ１１１は付加ビアホール導体ＶＨ１１１ｃによって追加的に接続され、コイル導体パターンＣＰ１０２およびＣＰ１１２は付加ビアホール導体ＶＨ１１２ｃによって追加的に接続される。また、コイル導体パターンＣＰ１０３およびＣＰ１１３は付加ビアホール導体ＶＨ１１３ｃによって追加的に接続され、コイル導体パターンＣＰ１０４およびＣＰ１１４は付加ビアホール導体ＶＨ１１４ｃによって追加的に接続される。
【００７７】
このように、各インダクタをなすコイル導体パターンは、積層されたセラミックシートの間に設けられ、かつ積層方向に並ぶコイル導体パターンの数はインダクタ間で共通する。これによって、積層体の平坦性が維持される。また、各インダクタをなす少なくとも２つのコイル状導体は、付加ビアホール導体によって追加的に接続される。これによって、インダクタ値を任意に調整することができる。さらに、付加ビアホール導体によって接続されるコイル導体パターンは、積層体の最外層寄りに設けられる。これによって、インダクタに生じた磁力線が最外層近傍で巻回体の内側に曲がり込む現象を抑制でき、ひいてはインダクタ特性の劣化を抑制することができる。
【００７８】
なお、この実施例では、積層体１２をなす一方の最外層寄りの位置に付加ビアホール導体ＶＨ４１ｃ〜ＶＨ４４ｃを設け、積層体１２をなす他方の最外層寄りの位置に付加ビアホール導体ＶＨ１１１ｃ〜ＶＨ１１４ｃを形成するようにしている。しかし、いずれか一方の最外層寄りの位置にのみ付加ビアホール導体を形成したり（図１３（Ａ）参照）、３層にわたって付加ビアホール導体を形成したり（図１３（Ｂ）参照）してもよい。
【００７９】
また、コイル導体パターンの数がチャネル間で共通する限り、一部のコイル導体パターンを欠落させるようにしてもよく、さらには欠落位置をチャネル間で異ならせるようにしてもよい（図１４（Ａ）〜図１４（Ｂ）参照）。
【００８０】
さらに、この実施例では、図１５に模式的に示すように、積層方向に隣り合う２つのコイル導体パターンＣＰ１およびＣＰ２を単一の付加ビアホール導体ＶＨａｄｄ１によって追加的に接続するようにしている。しかし、積層方向に隣り合う２つのコイル導体パターンＣＰ１およびＣＰ２は、図１７に示すように複数の付加ビアホール導体ＶＨａｄｄ１およびＶＨａｄｄ２によって接続するようにしてもよい。
【００８１】
図１５に示す構成の場合、コイル導体パターンＣＰ１からコイル導体パターンＣＰ２に流れる電流Ｉは、図１６に示すように付加ビアホール導体ＶＨａｄｄ１によってショートカットする。コイル導体パターンＣＰ１およびＣＰ２の各々には、電流が流れない電極部分が発生する。これに対して、図１７に示す構成の場合、コイル導体パターンＣＰ１からコイル導体パターンＣＰ２に流れる電流は、図１８に示すように付加ビアホール導体ＶＨａｄｄ１およびＶＨａｄｄ２によって分岐する。電流が流れない電極部分は図１７に示す構成でも発生するが、その電極部分の長さは図１５に示す構成のものよりも短い。
【００８２】
この結果、図１７に示す構成を採用した場合のインダクタンス値は図１５に示す構成を採用した場合のインダクタンス値と一致するものの、図１７に示す構成を採用した場合の抵抗値は図１５に示す構成を採用した場合より低減できる。つまり、コイル導体パターンＣＰ１およびＣＰ２を複数の付加ビアホール導体ＶＨａｄｄ１およびＶＨａｄｄ２によって接続することで、導体損の低減が図られる。
【００８３】
図１９には、この実施例のインダクタアレイチップ１０を利用したＤＣ−ＤＣコンバータモジュール２０を示す。図１９によれば、インダクタアレイチップ１０をなす積層体１２の天面に、コンデンサＣ０〜Ｃ４およびスイッチングＩＣ１４が実装される。実装には、はんだのような導電性の接合材が用いられる。
【００８４】
インダクタアレイチップ１０に設けられたインダクタＩＤＴ１〜ＩＤＴ４は、図２０に示す要領でコンデンサＣ０〜Ｃ４およびスイッチングＩＣ１４と接続される。なお、図２０において、破線で描かれた矩形の外側に設けられる配線およびインダクタＩＤＴ１〜ＩＤＴ４が、インダクタアレイチップ１０の内部に形成される。
【００８５】
図２０を参照して、スイッチングＩＣ１４は、チャネルＣＨ１およびＣＨ４にそれぞれ対応する制御回路１６１〜１６４を含む。また、制御回路１６１にはＭＯＳトランジスタＴ１ａおよびＴ１ｂが割り当てられ、制御回路１６２にはＭＯＳトランジスタＴ２ａおよびＴ２ｂが割り当てられ、制御回路１６３にはＭＯＳトランジスタＴ３ａおよびＴ３ｂが割り当てられ、制御回路１６４にはＭＯＳトランジスタＴ４ａおよびＴ４ｂが割り当てられる。
【００８６】
トランジスタＴ１ａ〜Ｔ４ａの一端は入力端子Ｖｉｎと共通的に接続され、トランジスタＴ１ａ〜Ｔ４ａの他端はトランジスタＴ１ｂ〜Ｔ４ｂの一端とそれぞれ接続され、トランジスタＴ１ｂ〜Ｔ４ｂの他端は基準電位面と共通的に接続される。制御回路１６１はトランジスタＴ１ａおよびＴ１ｂを交互にオン／オフするかともにオフにし、制御回路１６２はトランジスタＴ２ａおよびＴ２ｂを交互にオン／オフするかともにオフにし、制御回路１６３はトランジスタＴ３ａおよびＴ３ｂを交互にオン／オフするかともにオフにし、制御回路１６４はトランジスタＴ４ａおよびＴ４ｂを交互にオン／オフするかともにオフにする。
【００８７】
インダクタＩＤＴ１はトランジスタＴ１ａとトランジスタＴ１ｂとの接点と出力端子Ｖｏｕｔ１との間に設けられ、インダクタＩＤＴ２はトランジスタＴ２ａとトランジスタＴ２ｂとの接点と出力端子Ｖｏｕｔ２との間に設けられ、インダクタＩＤＴ３はトランジスタＴ３ａとトランジスタＴ３ｂとの接点と出力端子Ｖｏｕｔ３との間に設けられ、インダクタＩＤＴ４はトランジスタＴ４ａとトランジスタＴ４ｂとの接点と出力端子Ｖｏｕｔ４との間に設けられる。
【００８８】
コンデンサＣ０は入力端子Ｖｉｎと基準電位面との間に設けられ、コンデンサＣ１は出力端子Ｖｏｕｔ１と基準電位面との間に設けられ、コンデンサＣ２は出力端子Ｖｏｕｔ２と基準電位面との間に設けられ、コンデンサＣ３は出力端子Ｖｏｕｔ３と基準電位面との間に設けられ、コンデンサＣ４は出力端子Ｖｏｕｔ４と基準電位面との間に設けられる。
【００８９】
この実施例によれば、ＤＣ−ＤＣコンバータモジュール２０は、複数チャネルのスイッチング電源として機能する。その際、積層体１２の天面の平坦性が良好であり、また、インダクタＩＤＴ１〜ＩＤＴ４のインダクタンス値をチャネル毎に調整しても、インダクタＩＤＴ１〜ＩＤＴ４の劣化の少ない、つまり製造性と電気特性の良好なスイッチング電源となる。
【００９０】
なお、この実施例では、チャネルＣＨ１〜ＣＨ４の全てが降圧型である。しかし、昇圧型，昇降圧型，反転型などのインダクタを用いるあらゆる方式のスイッチング電源回路を複数チャネルの全部または一部に形成するようにしてもよい。
【００９１】
また、この実施例では、スイッチングＩＣ１４にチャネルＣＨ１〜ＣＨ４を統合するようにしている。しかし、チャネルＣＨ１〜ＣＨ４にそれぞれ対応する４つのスイッチングＩＣを積層体１２に実装してもよく、或いはチャネルＣＨ１〜ＣＨ４の一部のチャネルに対応するスイッチングＩＣと残りのチャネルに対応する別のスイッチングＩＣとを混成して積層体１２に実装するようにしてもよい。
【符号の説明】
【００９２】
１０  …インダクタアレイチップ
１２  …積層体
１４  …スイッチングＩＣ
１６１〜１６４  …制御回路
２０  …ＤＣ−ＤＣコンバータモジュール
ＳＨ０〜ＳＨ１３  …セラミックシート
ＩＤＴ１〜ＩＤＴ４  …インダクタ
ＣＰ２１〜１１１，ＣＰ２２〜１１２，ＣＰ２３〜１１３，ＣＰ２４〜１１４  …コイル導体パターン（コイル状導体）
ＶＨ３１ａ〜ＶＨ１３１ａ，ＶＨ３１ｂ〜ＶＨ１３１ｂ，ＶＨ３２ａ〜ＶＨ１３２ａ，ＶＨ３２ｂ〜ＶＨ１３２ｂ，ＶＨ３３ａ〜ＶＨ１３３ａ，ＶＨ３３ｂ〜ＶＨ１３３ｂ，ＶＨ３４ａ〜ＶＨ１３４ａ，ＶＨ３４ｂ〜ＶＨ１３４ｂ  …ビアホール導体（第１ビアホール導体）
ＶＨ４１ｃ〜ＶＨ４４ｃ，ＶＨ１１１ｃ〜ＶＨ１１４ｃ  …付加ビアホール導体（第２ビアホール導体）
【図１】
0005991499.tif 000002
【図２】
0005991499.tif 000003
【図３】
0005991499.tif 000004
【図４】
0005991499.tif 000005
【図５】
0005991499.tif 000006
【図６】
0005991499.tif 000007
【図７】
0005991499.tif 000008
【図８】
0005991499.tif 000009
【図９】
0005991499.tif 000010
【図１０】
0005991499.tif 000011
【図１１】
0005991499.tif 000012
【図１２】
0005991499.tif 000013
【図１３】
0005991499.tif 000014
【図１４】
0005991499.tif 000015
【図１５】
0005991499.tif 000016
【図１６】
0005991499.tif 000017
【図１７】
0005991499.tif 000018
【図１８】
0005991499.tif 000019
【図１９】
0005991499.tif 000020
【図２０】
0005991499.tif 000021