(57)【特許請求の範囲】
【請求項１】
超小型電子パッケージであって、
第１の表面と、この第１の表面から離れて位置する第２の表面とを有するとともに、前記第１の表面において露出する複数の第１の基板コンタクトと、この第１の基板コンタクトと電気的に互いに接続され且つ前記第２の表面において露出する複数の端子とを有する第１の基板と、
前記第１の基板から離れて位置する第２の基板であって、第１の表面と、この第１の表面から離れて位置する第２の表面とを有するとともに、この第２の表面において露出する複数の第２の基板コンタクトと、この第２の表面において露出する複数のパッドとを有する第２の基板と、
前記第１の基板の第１の表面と前記第２の基板の第１の表面との間に配置される超小型電子素子であって、第１の面と、この第１の面から離れて位置する第２の面とを有するとともに、前記第１の面において露出する複数の素子コンタクトを有し、さらに前記第１の面及び前記第２の面のうちの一方は、前記第１の基板の前記第１の表面と並んで配置される超小型電子素子と、
前記第１の基板の第１の表面から上方に突出し、前記第１の基板コンタクトと前記第２の基板コンタクトとの間に延在する複数のワイヤボンドであって、このワイヤボンドのうちの少なくとも複数は互いに電気的に絶縁され、かつ異なる電位を同時に搬送するように構成される複数のワイヤボンドと、
前記第１の基板の前記第１の表面と、前記ワイヤボンドと、前記第２の基板の前記第２の表面の少なくとも一部との上に重なる連続した封入材であって、この連続した封入材は主面を画定するものである封入材と、
前記封入材の主面において露出し、前記第２の基板の前記第２の表面の上に重なり、前記第２の基板コンタクトの高さより高く突出する複数のパッケージコンタクトであって、これらパッケージコンタクトは少なくとも前記複数のワイヤボンドを通して前記超小型電子素子の複数の素子コンタクトと電気的に互いに接続され、複数の開口部が前記封入材の前記主面から下方に延在し、これら複数の開口部内から延びる銅または金の複数の固体金属ポストを前記複数のパッケージコンタクトが有しており、前記複数の固体金属ポストは前記複数のパッド上にめっきされたものであり、前記複数の固体金属ポストの上面は前記封入材の前記主面の下において、前記主面から下方に延在する前記複数の開口部から露出し、且つ前記複数の固体金属ポストのエッジ面が、前記封入材から少なくとも部分的に露出しており、これらパッケージコンタクトはそれぞれ異なる電位を同時に搬送するように構成されている複数のパッケージコンタクトと
を備える超小型電子パッケージ。
【請求項２】
前記封入材の前記主面は、前記超小型電子素子の周縁部を越えて、少なくとも前記第２の基板の周縁部に向かって延在する請求項１に記載のパッケージ。
【請求項３】
前記パッケージコンタクトは導電性結合材料から本質的になる請求項１に記載のパッケージ。
【請求項４】
前記ワイヤボンドが複数の第１のワイヤボンドと少なくとも１つの第２のワイヤボンドを含み、この少なくとも１つの第２のワイヤボンドが少なくとも１つの第１のワイヤボンドとともに制御されたインピーダンスの伝送線路を形成するように前記少なくとも１つの第２のワイヤボンドを基準電位に電気的に接続させるために前記少なくとも一つの第２のワイヤボンドが１つの基板コンタクトと接続する請求項１に記載のパッケージ。
【請求項５】
前記ワイヤボンドのうちの少なくとも複数は前記超小型電子素子と直接接続される請求項１に記載のパッケージ。
【請求項６】
前記超小型電子素子の前記素子コンタクトは前記第１の基板に面する請求項１に記載のパッケージ。
【請求項７】
前記超小型電子素子の前記素子コンタクトは前記第１の基板から離れて面し、前記第１の基板と電気的に互いに接続される請求項１に記載のパッケージ。
【請求項８】
前記超小型電子素子は第１の超小型電子素子であり、前記パッケージは前記第１の超小型電子素子と前記第２の基板との間に配置される第２の超小型電子素子を更に含み、前記第２の超小型電子素子は前記第１の基板及び前記第２の基板のうちの少なくとも１つと電気的に互いに接続される請求項６又は７に記載のパッケージ。
【請求項９】
前記第２の基板は誘電体素子を含む請求項８に記載のパッケージ。
【請求項１０】
前記第２の基板は第２の誘電体素子を含み、前記パッケージコンタクトは前記第２の誘電体素子の表面から離れるように突出する請求項９に記載のパッケージ。
【請求項１１】
前記第２の基板は複数の開口部を含み、前記ワイヤボンドのうちの少なくとも複数は前記第２の基板内の前記開口部を通って延在する請求項９又は１０に記載のパッケージ。
【請求項１２】
前記第２の基板の前記第１の表面が前記超小型電子素子に取り付けられている請求項１に記載のパッケージ。
【請求項１３】
超小型電子パッケージであって、
第１の表面と、この第１の表面から離れて位置する第２の表面とを有するとともに、前記第１の表面において露出する複数の第１の基板コンタクトと、この第１の基板コンタクトと電気的に互いに接続され且つ前記第２の表面において露出する複数の端子とを有する第１の基板と、
前記第１の基板から離れて位置する第２の基板であって、第１の表面と、この第１の表面から離れて位置する第２の表面とを有するとともに、この第２の表面において露出する複数の第２の基板コンタクトを有する第２の基板と、
前記第１の基板の第１の表面と前記第２の基板の第１の表面との間に配置される超小型電子素子であって、第１の面と、この第１の面から離れて位置する第２の面とを有するとともに、前記第１の面において露出する複数の素子コンタクトを有し、さらに前記第１の面及び前記第２の面のうちの一方は、前記第１の基板の前記第１の表面と並んで配置される超小型電子素子と、
前記第１の基板の第１の表面から上方に突出し、前記第１の基板コンタクトと前記第２の基板コンタクトとの間に延在する複数のワイヤボンドであって、このワイヤボンドのうちの少なくとも複数は互いに電気的に絶縁され、かつ異なる電位を同時に搬送するように構成される複数のワイヤボンドと、
前記第１の基板の前記第１の表面と、前記ワイヤボンドと、前記第２の基板の前記第２の表面の少なくとも一部との上に重なる連続した封入材であって、この連続した封入材は主面を画定するものである封入材と、
前記封入材の主面において露出し、前記第２の基板の前記第２の表面の上に重なり、前記第２の基板コンタクトの高さより高く突出する複数のパッケージコンタクトであって、これらパッケージコンタクトは少なくとも前記複数のワイヤボンドを通して前記超小型電子素子の複数の素子コンタクトと電気的に互いに接続され、前記封入材には複数の開口部が前記封入材の主面から下方に延在し、この複数の開口部は前記封入材の主面から前記第２の基板の第２の表面において露出するパッドに向かって継続的に小さくなっており、前記複数のパッケージコンタクトは複数の固体金属ポストを有しており、前記複数の固体金属ポストの上面は前記封入材の前記主面において露出しており、且つ前記複数の固体金属ポストのエッジ面が、前記封入材から少なくとも部分的に露出しており、これらパッケージコンタクトはそれぞれ異なる電位を同時に搬送するように構成されている複数のパッケージコンタクトと
を備える超小型電子パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願の主題は超小型電子パッケージに関し、詳細には、超小型電子素子の上方又は下方の表面にパッケージコンタクトを有することができるような、スタック可能モールド超小型電子パッケージに関する。
【０００２】
［関連出願の相互参照］
本出願は、２０１０年７月１９日に出願された米国特許出願第１２／８３９，０３８号の出願日の利益を主張するものであり、この特許出願は、その開示を引用することにより、本明細書の一部をなすものとする。
【背景技術】
【０００３】
半導体チップのような超小型電子素子は通常、半導体チップ又は他の超小型電子素子のための物理的及び化学的な保護を提供するパッケージ内に設けられる。そのようなパッケージは通常、パッケージ基板又はチップキャリアを含み、それらの基板又はキャリアは、その上に導電性端子を有する誘電体材料のパネルを含むことができる。チップは、パッケージ基板上に実装され、パッケージ基板の端子に電気的に接続される。通常、チップ、及び基板の一部は封入材又はオーバーモールディングによって覆われ、それにより、基板の端子を支持する外面のみが露出したままになる。そのようなパッケージは容易に出荷し、保管し、取り扱うことができる。パッケージは標準的な実装技法、最も一般的には表面実装技法を用いて回路基板のような回路パネルに実装することができる。そのようなパッケージを小型化して、それにより、パッケージされたチップが回路基板上で占める面積を小さくすることに、当該技術分野において多大な努力が注がれてきた。例えば、チップスケールパッケージと呼ばれるパッケージは、チップ自体の面積に等しいか、又はチップ自体の面積よりも僅かだけ大きな回路基板面積を占有する。しかしながら、チップスケールパッケージの場合であっても、幾つかのパッケージされたチップによって占有される総面積は個々のチップの総面積以上である。
【０００４】
或るマルチチップパッケージは、「ダイスタックパッケージ」と呼ぶことができ、外部インタフェースを有する共通のパッケージ内に複数のチップが積層されて実装される。この共通パッケージは、回路パネルのエリア上に実装することができ、そのエリアは、単一のチップを含む単一のパッケージを実装するのに通常必要とされる面積に等しいか、又はそれより僅かだけ大きい場合がある。ダイスタックパッケージ手法は、回路パネル上の空間を節約する。互いに機能的に関連するチップ又は他の素子は、共通のスタックパッケージ内に設けることができる。そのパッケージは、これらの素子間の互いに接続を組み込むこともできる。したがって、そのパッケージが実装される回路パネルは、これらの互いに接続のために必要とされる導体及び他の素子を含む必要はない。そして、これにより、より簡単な回路パネルを使用できるようになり、場合によっては、より少ない金属接続層を有する回路パネルを使用できるようになるので、回路パネルの材料コストを大幅に削減することができる。さらに、ダイスタックパッケージ内の互いに接続は多くの場合に、回路パネル上に実装される個々のパッケージ間の同程度の互いに接続よりも、低い電気的インピーダンス、及び短い信号伝搬遅延時間を有するように形成することができる。そして、これにより、例えば、これらの素子間で信号を伝搬させる際に、より高いクロック速度を使用できるようにするようなことによって、スタックパッケージ内の超小型電子素子の動作速度を高めることができる。
【０００５】
これまでに提案されてきたチップパッケージの１つの形態は、「ボールスタック」と呼ばれる場合がある。ボールスタックパッケージは２つ以上の個別のユニットを含む。各ユニットは個別のパッケージのパッケージ基板と同様のユニット基板と、ユニット基板に実装され、このユニット基板上の端子に接続される１つ又は複数の超小型電子素子とを組み込む。個別のユニットは上下に積層され、個別のユニット基板上の端子は、ハンダボール又はハンダピンのような導電性端子によって別のユニット基板上の端子に接続される。底部のユニット基板の端子は、パッケージの端子を構成することができるか、又は代替的には、パッケージの底部に付加的な基板を実装することができ、その基板が種々のユニット基板の端子に接続される端子を有することができる。ボールスタックパッケージは、例えば、米国特許出願公開第２００３／０１０７１１８号及び米国特許出願公開第２００４／００３１９７２号の或る好ましい実施形態において示されており、それらの開示を引用することにより、本明細書の一部をなすものとする。
【０００６】
フォールドスタックパッケージ（fold stack package）と呼ばれる場合がある別のタイプのスタックパッケージでは、２つ以上のチップ又は他の超小型電子素子が単一の基板に実装される。この単一の基板は通常、基板上に実装される超小型電子素子を互いに接続するために基板に沿って延在する電気導体を有する。同じ基板が、基板上に実装される超小型電子素子のうちの一方又は両方に接続される導電性端子も有する。その基板は、一方の部分の上にある超小型電子素子が別の部分の上にある超小型電子素子の上に位置するように、かつパッケージを回路パネルに実装するためのパッケージ基板の端子が折り返されたパッケージの底部において露出するように折り返される。フォールドパッケージの或る変形形態では、基板がその最終的な構成に折り返された後に、超小型電子素子のうちの１つ又は複数が基板に取り付けられる。フォールドスタックの例が、米国特許第６，１２１，６７６号、米国特許出願第１０／０７７，３８８号、米国特許出願第１０／６５５，９５２号、米国仮特許出願第６０／４０３，９３９号、米国仮特許出願第６０／４０８，６６４号、及び米国仮特許出願第６０／４０８，６４４号の或る好ましい実施形態において示されている。フォールドスタックは、種々の目的のために使用されてきたが、コンパクトな自己完結のアセンブリを形成するために、互いに通信しなければならないチップをパッケージする、例えば、携帯電話内のベースバンド信号処理チップ及び無線周波数電力増幅器（「ＲＦＰＡ」）チップを組み込むアセンブリを形成するような際に、特に応用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
当該技術分野におけるこれら全ての努力にもかかわらず、依然として更なる改善が望まれている。
【課題を解決するための手段】
【０００８】
本発明の実施の形態による超小型電子パッケージは、第１の表面と、この第１の表面から離れている第２の表面と、複数の基板コンタクトと、この基板コンタクトと電気的に互いに接続され、かつ前記第２の表面において露出する複数の端子とを有する基板を備えることができる。このパッケージは、第１の面と、この第１の面から離れている第２の面と、前記第１の面において露出する素子コンタクトとを有する超小型電子素子であって、前記第１の面及び前記第２の面のうちの一方は前記基板の前記第１の表面と並置される、超小型電子素子を備える。複数の導電性素子が、前記第１の表面から上方に突出し、前記素子コンタクト及び前記基板コンタクトと電気的に接続される。この導電性素子のうちの少なくとも幾つかは互いに電気的に絶縁され、かつ異なる電位を同時に搬送するように構成される。封入材が、前記基板の前記第１の表面と、前記導電性素子と、前記基板から離れている前記超小型電子素子の面の少なくとも一部との上に重なる。この封入材は主面を画定することができる。複数のパッケージコンタクトが、前記基板から離れている前記超小型電子素子の前記面の上に重なり、前記基板から前記素子コンタクトの高さより高く突出することができる。このパッケージコンタクトは前記導電性素子等を通して前記基板の前記端子と電気的に互いに接続することができる。このパッケージコンタクトは導電性結合材料の塊状物又は概ね硬質（rigid）の導電性ポストのうちの少なくとも一方を含むことができる。このパッケージコンタクトの上面は前記封入材の前記主面において少なくとも部分的に露出することができる。
【０００９】
一実施の形態では、前記封入材の前記主面は、前記超小型電子素子の周縁部を越えて、少なくとも前記基板の周縁部に向かって延在することができる。特定の実施の形態では、前記パッケージコンタクトは導電性結合材料から本質的になることができる。任意選択では、前記パッケージコンタクトは概ね硬質のポストを含む。
【００１０】
特定の実施の形態では、少なくとも幾つかの導電性ポストの上面の少なくとも一部は、前記封入材の前記主面から下方に延在する開口部内に露出する。前記封入材は前記少なくとも幾つかのポストのエッジ面の少なくとも一部と接触することができる。前記少なくとも幾つかのポストの前記エッジ面は、前記封入材内のそれぞれの開口部内に少なくとも部分的に露出することができる。
【００１１】
一例では、前記封入材は、前記少なくとも幾つかのポストの前記上面が前記開口部内に部分的にのみ露出するように、前記少なくとも幾つかのポストの前記上面の少なくとも一部と接触することができる。特定の例では、前記少なくとも幾つかのポストのエッジ面は前記封入材によって完全に覆うことができる。
【００１２】
一例では、前記導電性ポストの上面は前記封入材の前記主面と同一平面を成すことができる。そのような例では、一事例では、前記少なくとも幾つかのポストのエッジ面は前記封入材によって部分的に又は完全に覆うことができる。
【００１３】
一実施の形態では、前記基板は第１の基板とすることができ、前記パッケージは、前記第１の基板から離れている前記超小型電子素子の前記面の上に重なる第２の基板を更に備えることができる。前記第２の基板は前記パッケージコンタクトのうちの少なくとも幾つかを前記超小型電子素子から分離することができる。前記第１の基板及び前記第２の基板は前記導電性素子を通して電気的に接続することができる。前記導電性素子は第１の導電性素子とすることができ、前記超小型電子パッケージは、少なくとも１つの第１の導電性素子とともに制御されたインピーダンスの伝送線路を形成するように基準電位に接続される少なくとも１つの第２の導電性素子を更に備えることができる。
【００１４】
一例では、前記パッケージが１つの基板を含むか、又は２つの基板を含むかにかかわらず、少なくとも幾つかの前記導電性素子は前記超小型電子素子と直接接続することができる。
【００１５】
特定の例では、前記超小型電子素子の前記素子コンタクトは前記第１の基板に面することができる。別の例では、前記超小型電子素子の前記素子コンタクトは前記第１の基板から離れて面し、前記第１の基板と電気的に互いに接続することができる。
【００１６】
上記の例又は以下の例のうちのいずれかの例では、前記超小型電子素子は第１の超小型電子素子とすることができ、前記パッケージは前記第１の超小型電子素子と前記第２の基板との間に配置される第２の超小型電子素子を更に含むことができ、前記第２の超小型電子素子は前記第１の基板及び前記第２の基板のうちの少なくとも１つと電気的に互いに接続される。
【００１７】
一例では、導電性構造、熱伝導性構造又はスペーサのうちの少なくとも１つである第２の概ね硬質の構造が、少なくとも前記第１の表面から少なくとも前記第２の基板まで突出することができる。一例では、前記第２の基板は誘電体素子を含むことができる。
【００１８】
前記パッケージコンタクトは、前記第２の基板の表面から離れるように突出する複数の概ね硬質の導電性ポストを含むことができる。
【００１９】
一例では、前記第２の基板は第２の誘電体素子を含むことができ、前記パッケージコンタクトは前記第２の誘電体素子の表面から離れるように突出することができる。前記第２の基板は複数の開口部を含むことができ、前記導電性素子のうちの少なくとも幾つかは前記第２の基板内の前記開口部を通って延在することができる。
【００２０】
一実施の形態では、第２の概ね硬質の導電性ポストが前記第１の基板から離れるように延在することができ、前記第２の導電性ポストは前記第１の基板と電気的に接続することができる。前記第２の導電性ポストは前記封入材の前記主面において前記封入材のそれぞれの開口部内に露出することができる。
【００２１】
本発明の一実施の形態によれば、超小型電子パッケージを形成する方法が提供される。このような方法では、超小型電子アセンブリであって、基板コンタクトと、第１の表面と、この第１の表面から離れている第２の表面と、この第２の表面において露出する複数の端子とを有する基板を備える、超小型電子アセンブリを配設することができる。このアセンブリは、前面と、この前面において露出する素子コンタクトと、この前面から離れている背面を有する超小型電子素子であって、前記前面又は前記背面は前記第１の表面と並置される超小型電子素子を備えることができる。この超小型電子アセンブリは、前記第１の表面の上方に突出し、前記素子コンタクト及び前記基板コンタクトと電気的に接続される複数の導電性素子を更に備えることができる。複数のパッケージコンタクトが、前記基板の前記第１の表面と並置される前記面から離れている前記超小型電子素子の前記面の上に重なることができる。このパッケージコンタクトはこの導電性素子と電気的に互いに接続することができる。特定の例では、このパッケージコンタクトは前記超小型電子素子の前記素子コンタクトの高さより高く延在する導電性結合材料の塊状物又は概ね硬質の導電性ポストのうちの少なくとも一方を含むことができる。
【００２２】
その後、前記基板の前記第１の表面と、前記導電性素子と、前記基板から離れている前記超小型電子素子の面の少なくとも一部との上に重なる封入材を形成することができる。この封入材は主面を画定することができ、前記パッケージコンタクトの上面の少なくとも一部はこの封入材の前記主面において露出することができる。
【００２３】
一実施の形態では、前記上面の前記少なくとも一部は前記封入材の前記主面と同一平面を成すことができる。
【００２４】
本発明の一実施の形態によれば、パッケージコンタクトは、封入材の主面において最初に露出していない場合がある。そのような場合、封入材の主面は第２の導電性素子の上に重なっている場合があり、封入材の主面内に開口部を形成して、第２の導電性素子を少なくとも部分的に露出させることができる。特定の実施の形態では、前記第２の導電性素子は、前記超小型電子パッケージのためのパッケージコンタクトとしての役割を果たすことができる。別の例では、前記封入材層内に開口部を形成した後に、前記第２の導電性素子と導通するようにパッケージコンタクトを形成することができる。
【００２５】
一例では、前記パッケージコンタクトを形成するステップは、前記開口部内の前記第２の導電性素子上に導電性ボンディング材料の塊状物を堆積することを含むことができる。特定の例では、前記パッケージコンタクトを形成するステップは、前記開口部内に露出する前記第２の導電性素子上に導電性ポストをめっきすることを含むことができる。特定の実施の形態では、前記導電性素子は、前記超小型電子素子の素子コンタクトを含むことができる。
【００２６】
一例では、前記パッケージコンタクトは概ね硬質の導電性ポスト又は導電性塊状物のうちの少なくとも一方を含むことができ、前記パッケージコンタクトは前記基板の前記第１の表面から前記素子コンタクトの高さより高く延在することができる。
【００２７】
前記導電性ポストは前記基板の第１の面から離れている上面と、この上面から離れるように延在するエッジ面とを有することができる。前記開口部を形成するステップは前記エッジ面を少なくとも部分的に露出させることができる。
【００２８】
一実施の形態では、本明細書における作製方法を用いて、第１の超小型電子パッケージ及び第２の超小型電子パッケージをそれぞれ形成することができ、その後、前記第１の超小型電子パッケージの上に前記第２の超小型電子パッケージを積層することができる。前記第１の超小型電子パッケージ及び前記第２の超小型電子パッケージは、この第１の超小型電子パッケージのパッケージコンタクトと、この第２の超小型電子パッケージの前記端子とを通して電気的に接続することができる。代替的には、前記第１の超小型電子パッケージ及び前記第２の超小型電子パッケージは、この第１の超小型電子パッケージの前記パッケージコンタクトと、この第２の超小型電子パッケージの前記パッケージコンタクトとを通して、又はこの第１の超小型電子パッケージの前記端子と、この第２の超小型電子パッケージの前記端子とを通して、電気的に互いに接続することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態による、基板を作製する方法における１つの段階を示す断面図である。
【図２】本発明の一実施形態による、基板を作製する方法における図１に示される段階後の段階を示す断面図である。
【図３】本発明の一実施形態による、基板を作製する方法における図１に示される段階後の段階を示す断面図である。
【図４】本発明の一実施形態による、基板を作製する方法における図１に示される段階後の段階を示す断面図である。
【図５】本発明の一実施形態による方法において用いられる基板を示す断面図である。
【図６】本発明の実施形態の変形形態による方法において用いられる基板を示す断面図である。
【図７】本発明の一実施形態による方法における図５又は図６の段階後の作製段階を示す断面図である。
【図８】本発明の一実施形態による方法における図７の段階後の作製段階を示す断面図である。
【図９】本発明の一実施形態による方法における図８の段階後の作製段階を示す断面図である。
【図９Ａ】図８及び図９に示される本発明の実施形態の変形形態による方法における図７の段階後の作製段階を示す断面図である。
【図１０】本発明の一実施形態による方法における図９又は図９Ａの段階後の作製段階を示す断面図である。
【図１１】図１０の段階後の作製段階を示す断面図である。
【図１２】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図１３】本発明の一実施形態による超小型電子パッケージを示す、図１４の線１３−１３を通して見た断面図である。
【図１４】図１３に示される本発明の実施形態による、超小型電子パッケージの上側基板の方を見た平面図である。
【図１５】本発明の一実施形態による、超小型電子パッケージを作製する方法における１つの段階を示す断面図である。
【図１６Ａ】本発明の一実施形態による、超小型電子パッケージを作製する方法における図１５に示される段階後の段階を示す断面図である。
【図１６Ｂ】図１６Ａに示される方法の変形形態における図１５に示される段階後の段階を示す断面図である。
【図１７】本発明の一実施形態による、超小型電子パッケージを作製する方法における１つの段階を示す断面図である。
【図１８】本発明の一実施形態による、超小型電子パッケージを作製する方法における図１７に示される段階後の段階を示す断面図である。
【図１９】本発明の一実施形態による、超小型電子パッケージを作製する方法における図１８に示される段階後の段階を示す断面図である。
【図２０】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２０Ａ】図２０に示される本発明の実施形態の変形形態による超小型電子パッケージを示す断面図である。
【図２０Ｂ】図２０に示される実施形態の別の変形形態による超小型電子パッケージを示す断面図である。
【図２１】本発明の一実施形態による、スタック超小型電子アセンブリを形成する方法における１つの段階を示す断面図である。
【図２２】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２３】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２４】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２５】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２６】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２７】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２７Ａ】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２８】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図２９】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図３０】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図３１】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図３２】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【図３３】本発明の一実施形態による超小型電子パッケージを示す断面図である。
【発明を実施するための形態】
【００３０】
ここで、本発明の一実施形態による超小型電子パッケージを作製する方法が説明されることになる。図１を参照すると、一実施形態では、誘電体素子１０４上に層状の金属構造１０２を用いて、パッケージ基板又は互いに接続基板を作製することができ、この層状の金属構造は第１の金属層１１０と、第２の金属層１１２と、第１の金属層と第２の金属層との間にある導電性エッチング障壁層１１４とを有する。
【００３１】
本開示において用いられるときに、「上側」、「下側」、「上方」、「下方」及び方向を指示する同様の用語のような用語は、重力座標系ではなく、その構成要素自体の座標系を参照する。重力座標系内で図面に示される方向に部品が配置されている場合、重力座標系では図面の上部が上であり、図面の底部が下であるので、重力座標系において、上側基板は実際に下側基板の上方にある。しかしながら、部品が反転されるとき、重力座標系では、図面の上部は下向きになるので重力座標系において上側基板は下側基板の下方にある。
【００３２】
基板の主面１０５に対して平行な方向は本明細書において「水平方向」又は「横方向」と呼ばれるのに対して、主面に対して垂直な方向は本明細書において「上方」又は「下方」と呼ばれ、本明細書において「垂直方向」とも呼ばれる。１つの機構が、「或る表面の上方で」別の機構よりも高い位置に配置されるという言い回しは、両方の機構がその表面から同じ直交方向において変位するが、一方の機構が、同じ直交方向において他方の機構よりもその表面から離れる距離が長いことを意味する。逆に、１つの機構が、「或る表面の上方で」別の機構よりも低い位置に配置されるという言い回しは、両方の機構がその表面から同じ直交方向において変位するが、一方の機構が、同じ直交方向において他方の機構よりもその表面からの距離が短いことを意味する。
【００３３】
一例では、第１の金属層及び第２の金属層は銅を含むか、又は本質的に銅からなり、エッチング障壁層は第１の金属層及び第２の金属層をパターニングするために使用可能であるエッチング剤に耐える材料を含む。例えば、第１の金属層及び第２の金属層が銅から形成されるとき、エッチング障壁層はニッケル、クロム又はニッケル及びクロムの合金から形成することができる。一例では、第１の金属層は第２の金属層よりもはるかに厚みがある。一例では、第１の金属層は５０ミクロン〜３００ミクロンの厚みを有することができ、第２の金属層は数ミクロンの厚み〜５０ミクロン未満の厚みを有することができ、いずれにしても、第１の金属層厚未満である。第２の金属層の厚みは通常約６ミクロン〜約３０ミクロンの範囲にある。
【００３４】
図１に示されるように、この段階では、層状の金属構造は誘電体素子１０４によって支持されることができ、特定の例では、誘電体素子は複数の開口部１０６を含むことができ、その開口部を通して、第２の金属層１１２の一部が露出する。本開示において用いられるときに、導電性構造が誘電体構造の表面「において露出する」という言い回しは、その導電性構造が、誘電体構造の外部から誘電体構造のその表面に向かって誘電体構造のその表面に対して垂直の方向に移動する理論的な点との接触のために使用可能であることを示す。したがって、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出する場合があるか；そのような表面と同一平面を成す場合があるか；又はそのような表面から後退しており、誘電体内の穴又は窪みを通して露出する場合がある。
【００３５】
誘電体素子１０４は、単一の誘電体材料層を含む場合があるか、又は幾つかの副層を含む積層体とすることができる。誘電体素子は、ポリイミド、ＢＴ樹脂、エポキシ又は他の誘電体ポリマーのような、高分子誘電体から主に形成することができ、幾つかの例では、例えば、ガラス繊維のような強化用繊維を含むことができる。誘電体素子１０４は、軟質又は硬質とすることができる。特定の例では、誘電体素子は、テープ自動ボンディング（「ＴＡＢ」）において一般的に用いられるような、ポリイミド材料のようなポリマーテープ材料とすることができる。
【００３６】
図２に示されるように、第１の金属層上にマスキング層又は他のパターニングされた犠牲層１１６を形成することができる。マスキング層は、フォトリソグラフィ、又は数例を挙げると、ステンシリング、スクリーン印刷又はレーザアブレーションのような他のパターニング技法等によって、耐エッチング金属又は他の材料から形成することができる。その後、図３に示されるように、例えば、層状金属構造１０２に向かう方向１１８にエッチング液を誘導することによって、第１の金属層をパターニングすることができる。このパターニングプロセスは、複数の被エッチング固体金属ポスト１２０を形成するように、マスキング層１１６によって保護されていない第１の金属層の部分を除去する。エッチング障壁層１１４は、第１の金属層をパターニングするために用いられるエッチング剤によって侵蝕されないので、そのポストはエッチング障壁層１１４の露出した表面１２２の上方に突出する。金属ポストは、一連の個々の導体を設けるように、エッチング障壁層上に互いに離隔して配置することができる。図４に示されるように、エッチングによってポストが形成されるとき、それらのポストは切頭円錐の形状を有することができ、それぞれ同じポストの先端部１２７よりも広い基部１２８を有し、ポストは通常、垂直方向に対して或る角度を成して延在するエッジ面を有する。
【００３７】
図４は、後続の処理段階を示しており、エッチング障壁金属層の露出した部分を除去し、第２の金属層１１２をパターニングして、パッド１２４を、そして通常はトレース（図示せず）も形成し、トレースは誘電体素子１０４の平面の方向に延在し、パッド及びトレースはポスト１２０と電気的に接続される。第２の金属層のトレースは、パッドのうちの少なくとも幾つかを固体金属ポストのうちの少なくとも幾つかに電気的に接続することができる。パターニングの結果として、この時点で、誘電体素子１０４内の開口部は、構造１２６の厚みを貫通して延在する貫通開口部１０６になる。
【００３８】
上記の方法（図１〜図４）の変形形態では、誘電体層１０４の１つ又は複数の表面上にめっきすることによって、又はめっきステップ及びエッチングステップの組み合わせによって、ポスト、パッド及びトレースを含む類似の構造１２６を形成することができる。めっきされた構造では、ポスト１２０は通常、ポストが突出する誘電体素子の表面１０５に対して垂直であるエッジ面を有する。
【００３９】
図５は、構造１２６が画定された後の、誘電体素子１３２を含む基板１３０を示しており、基板はその上に複数の接続素子１３４及び端子１４０を有し、金属又は他の導電性素子１４２がコンタクト１３４及び端子１４０を電気的に接続している。基板１３０は通常、数多くの領域１３１を有する連続又は半連続のテープ又はシートの形をとる。以下に説明されるように、各領域１３１は、そのプロセスの終了時に個々のパッケージの一部を構成することになり、各領域１３１は、後に説明されるように、単一のパッケージの一部を形成することになる機構を含む。基板１０４と同様に、基板１３０は軟質又は硬質とすることができ、基板１０４と同じ材料のうちの１つ又は複数から構成することができ、その誘電体素子１３２は誘電体材料の単層を含むことができるか、又は幾つかの副層を含む積層体とすることができ、ポリイミド、ＢＴ樹脂、エポキシ又は他の誘電体ポリマーのような高分子誘電体から主に形成することができ、幾つかの例では、例えば、ガラス繊維のような強化用繊維を含むことができる。基板１０４の誘電体素子と同様に、誘電体素子は、テープ自動ボンディング（「ＴＡＢ」）において一般的に用いられるような、ポリイミド材料のようなポリマーテープ材料とすることができる。
【００４０】
特に図５に示されるように、端子１４０が接続素子１３４とは別の層内に形成され、これらの金属層は誘電体素子１３２によって互いに分離され、誘電体素子を貫通して延在するビア（via）３２のような導電性素子によって互いに電気的に接続される。そのような構成は一般的に「二金属」構造と呼ばれる。代替的に、図６に示されるように、基板１５０を単一の金属層を有する単一金属構造として形成することができ、単一の金属層は、基板の第１の表面１５２において露出するような導電性接続素子１５４、及び第１の表面から離れている基板の第２の表面１５８において開口部１５６内に露出するような端子１６０の両方を構成する。代替的には、図６に示される実施形態の変形形態では、基板１５０は、反転構成において用いることができ、その構成では、端子が基板の第２の表面１５８の上に重なり、接続素子は、第１の表面１５４から開口し、誘電体素子を貫通して延在する複数の開口部内に露出する。更なる代替形態では、導電性実装素子、端子又はその両方を構成する１つ又は複数の金属層を誘電体層の厚み内に配置し、穴を通して適切な表面に露出させることができる。
【００４１】
図７に示されるように、超小型電子素子１７０が、第１の基板１３０の第１の、又は「上側」表面１３６上に実装される。各領域１３１は、その上に実装された超小型電子素子のうちの１つ又は複数を有する。例示した特定の実施形態では、下側基板の各領域１３１が１つの超小型電子素子を支持する。図示される超小型電子素子は、コンタクトを用いて下向きに実装される半導体チップであり、例えば、ハンダのようなボンディング材料１７１を用いてコンタクトを導電性実装素子に結合することによって、チップのコンタクト、例えば、ボンドパッド（図示せず）が基板の導電性接続素子１３４に接続される。しかしながら、他の技法を用いることもできる。例えば、各超小型電子素子１７０は、その上にパッケージ端子を有するパッケージ基板（図示せず）を組み込むパッケージされた超小型電子素子とすることができ、これらのパッケージ端子は第１の基板上の導電性接続素子１３４に接続されている。更に別の変形形態では、異方性導電性接着剤のような技法を用いることができる。基板１３０の各領域１３１内の超小型電子素子１７０は、その領域１３１の導電性接続素子１３４を通して、同じ領域の実装端子１４０のうちの少なくとも幾つかに、及びその領域の少なくとも幾つかの層間接続端子１３８に、又は両方に電気的に接続される。超小型電子素子１７０は、本明細書において記述される組立プロセスの一部として、又は下側基板１３０を準備するために用いられる別の工程において、従来の技法を用いて下側基板上に実装することができる。
【００４２】
超小型電子素子１７０を基板１３０に実装した後に、ボンディング材料１７１及び接続素子１３４を介しての超小型電子素子と基板との間の電気的接続において熱応力及び機械応力への耐性を高めるのを容易にするために、基板１３０と超小型電子素子のコンタクト支持面１７２との間にアンダーフィル１７４（図８）を注入することができる。その後、例えば、接着剤１７８を通して、基板１００を超小型電子素子１７０の背面１７６に実装することができる。一実施形態では、例えば、基板１００が高分子誘電体材料を含むとき、接着剤は従順性にすることができる。しかしながら、基板１００が超小型電子素子１７０の熱膨張係数と同じ、又はそれに近い熱膨張係数を有する別の実施形態では、接着剤は従順性である必要はなく、更には硬質材料とすることもできる。基板１００は、その上にある導電性ポスト１２０が超小型電子素子１７０から離れている基板の表面１０８から離れる方向に突出するように、超小型電子素子１７０に実装される。
【００４３】
図８に更に示されるように、基板及び超小型電子素子を接合してアセンブリ１８０を形成するときに、第２の基板内の開口部１０６は、第１の基板の層間接続素子１３８と位置合わせされる。その後、これにより、導電性素子１８２（図９）を形成できるようになり、第１の基板上の層間接続素子１３８を第２の基板のパッド１２４に接合し、それにより、アセンブリ１８４を形成する。例えば、ワイヤボンディングツールの先端を第２の基板内の開口部１０６を通して挿入し、第２のパッド１３８に取り付けられた第１の端部と、パッド１２４に取り付けられた第２の端部とを有するワイヤボンドを形成することができる。その後、ライン１８６に沿ってアセンブリ１８４を分割し、アセンブリを個別の超小型電子アセンブリ１８８（図１０）に分離することができ、各アセンブリは、第１及び第２の基板のそれぞれの領域と、２つの基板領域間にあり、各基板領域に電気的に接続される超小型電子素子１７０とを含む。
【００４４】
上記の処理（図９Ａ）の変形形態では、それぞれが、そこから突出するポスト１２０及びその上にある導電性素子、例えば、パッド１２４を有する複数の個別の基板１２６’を個々の超小型電子素子１７０に取り付け、ワイヤボンド１８２’を介して基板１３０に電気的に接続することができる。この処理は、基板１３０の複数の領域が連続又は半連続の基板の形で互いに取り付けられたままになっている間に実行することができる。この場合、ワイヤボンド１８２’は、各基板１２６’の周縁部１０７を越えて配置することができる。
【００４５】
図１１に示されるように、モールド１９０を用いて、アセンブリ１８８の構造を包囲するモールド封入材領域を形成することができる。例えば、図９Ａに示されるような構造では、基板１３０を分割する前に、第１の基板領域１３１の表面１３６に載置されるようにモールドプレート１９２を配置することができる。その後、注入口（図示せず）を通してモールドに封入材を導入して、ワイヤボンド１８２を包囲し、通常は、個々のポスト１２０間、かつ超小型電子素子１７０のエッジ１９８とワイヤボンド１８２との間の全ての空間を満たす。その後、図１２において表されるように、そのアセンブリをモールドから取り外すことができ、オプションで、封入材２０１を少なくとも部分的に硬化させるように処理することができる。基板１３０は、その時点で個々のユニット１８８を形成するように分割することもできる。導電性ポスト１２０は、超小型電子素子１７０の上に重なる封入材の露出した主面２００において露出する。導電性ポストは、超小型電子素子１７０の上に重なる封入材の開口部２０２内に延在する。通常、封入材領域を有する超小型電子アセンブリ１８８をモールド１９０から取り外した後に、端子１４０とハンダバンプ２０４又はボールを接合して、図１２に示されるような超小型電子パッケージ２１０を形成することができる。
【００４６】
図１３は、特定の実施形態による超小型電子パッケージ２９０を示しており、各端子２４０は、パッドとすることができるか、又はボンディング材料のボール２４２、例えば、ハンダボールを取り付けられたパッドとすることができ、各端子は、そこから離れた封入材の表面２００において露出する個々の導電性ポスト２２０と垂直に位置合わせすることができる。パッケージ２９０内の端子及びポストのそのような構成は、以下の図２１の場合のように、スタックアセンブリ内で複数の超小型電子パッケージ２９０を互いに積層し、かつ接合するのを容易にする。
【００４７】
図１３及び図１４において更に示される超小型電子パッケージ２９０では、ポスト２２０は上側基板１００の表面２２１の上に重なるエリアアレイ２２２を形成する。第２の基板１００の表面２２１において露出するパッド２２４は、例えば、ワイヤボンド２８２等によって、下側基板の表面上に露出するパッド２３８と電気的に接続することができる。図１４に更に示されるように、パッケージ２９０内のボンドパッドは、所望のインピーダンス又は制御されたインピーダンスを有する伝送線路を設けるように配置することができる。具体的には、下側基板上のパッドのうちの幾つかは、グランド、電源電圧、又は他のポスト２２０において存在する信号の通常の変化率に比べて非常にゆっくりしか変化しない場合があるか、若しくは非常にゆっくりと、若しくは狭い範囲内でのみ変化する場合がある別の電位のような基準電位と接続するために利用することができる。例えば、パッド２３８Ａは、基板２３０の表面２４４において設けられる電気的接続２４０、２４２を通してグランドに電気的に接続するためのグランドパッドとすることができる。基準ワイヤボンド２８４Ａが、信号ワイヤボンド２８２の経路に隣接する経路において、基板のそのようなグランドパッド２２４Ａと２３８Ａとの間に延在する。この場合、基準ワイヤボンドの経路は、基板１００の表面２２１に沿った横方向２９２のうちの一方又は両方において信号ワイヤボンドの経路から概ね均等な間隔に位置する。それとは別に、又はそれに加えて、パッケージ２９０は、基準電位と接続するための基準パッド２３８Ｂまで延在する基準ワイヤボンド２８４Ｂを含むことができ、これらの基準ワイヤボンド２８４Ｂの経路は、基板１００の第１の表面２２１に対して概ね垂直方向２９４（図１３）に位置合わせされる信号ワイヤボンド２８２Ｂの経路の上方又は下方に延在することができる。これらの特定の実施態様のいずれか又は全てはオプションで、同じ超小型電子パッケージ２９０内に設けることができる。
【００４８】
上記の方法（図１〜図１２）の変形形態では、アセンブリがモールドから取り外されたときに、導電性パッドが既に露出している必要はない。代わりに、図１５に示されるように、封入材が上面１２１、すなわち、基板１００から離れたポストの端部の上に重なることができる。この場合の上面１２１は、封入材の主面３００の下に埋め込まれるように封入材によって覆われる。その後、図１６Ａに示されるように、封入材内に、ポストの上面１２１を部分的に露出させる複数の開口部３０１を形成することができ、上面の他の部分３０３は依然として封入材によって覆われたままにしておくことができる。この場合、ポストのエッジ面１２３は封入材によって覆われたままにすることができる。
【００４９】
図１６Ａの実施形態の変形形態では、封入材主面の開口部３０２（図１６Ｂ）は、少なくとも幾つかのポストの上面１２１を少なくとも部分的に露出させ、かつ同じポストのエッジ面１２３を少なくとも部分的に露出させる。ポストのエッジ面１２３は、図１６Ｂに示されるように、開口部内に少なくとも部分的にのみ露出させることができるか、又は基板の表面１０５まで露出させることができる。隣接するポスト１２０間の封入材２０１の部分３０４は、ポスト間の絶縁材として、かつ例えばスズ、ハンダ、導電性ペースト等の結合材料の流れを阻止するために残すことができ、それらの結合材料は、図２１を参照しながら後に更に説明されるように、接合済み超小型電子パッケージのスタックアセンブリ内のように、ポスト１２０に接合することができる。
【００５０】
一実施形態では、上面の少なくとも一部及び１つのポスト１２０のエッジ面の少なくとも一部は主面内の１つのそのような開口部内に露出させることができ、他のポスト１２０の表面は同じ開口部内で露出させることはできない。代替的には、２つ以上の複数のポスト１２０のそれぞれの上面の少なくとも一部及びエッジ面の少なくとも一部を、封入材主面内に形成される個々の開口部内に露出させることができる。別の場合には、２つ以上の複数のポストの上面の少なくとも一部及びエッジ面の少なくとも一部を、封入材主面内に形成される個々の開口部内に露出させることができる。
【００５１】
特定の実施形態では、ポストの１つの行の２つ以上のポスト、又は代替的にはポストの１つ若しくは複数の行全体が、封入材主面内の個々の開口部内に露出する上面の少なくとも一部及びエッジ面の少なくとも一部を有することができる。場合によっては、上面全体よりも少なくすることができる上面の少なくとも一部のみが特定の開口部内に露出する。場合によっては、上面全体を特定の開口部内に露出させることができる。特定の場合には、エッジ面の一部のみを特定の開口部内で露出させることができ、場合によっては、エッジ面を、基板の表面１０５に、又はポストによって接触される導電性素子の表面に露出させることができる。特定の実施形態では、上面全体、及びエッジ面の一部、すなわち、複数のポストのそれぞれのエッジ面全体よりも少ない部分を、封入材主面内の個々の開口部内に露出させることができる。
【００５２】
図１７は、上記の実施形態（図１２又は図１３及び図１４）の変形形態を示しており、封入材２０１が、基板４００の上向きの表面４２１において露出する導電性パッド４０２上に形成される。そのようにして、封入材の露出した表面４０４の下にパッド４０２が埋め込まれ、その表面は、一例では、封入材の主面とすることができる。上記の実施形態（図１２及び図１３）の導電性ポスト２２０と同様に、パッド４０２は、異なる電位にある信号及び他の電圧を同時に搬送するために、トレース（図示せず）又は他の導体（図示せず）を介して、第１の基板４００のボンドパッド１２４と電気的に接続することができる。封入材を少なくとも部分的に硬化させた後に、その中に開口部４０６（図１８）が形成され、その開口部は、露出した表面４０４から延在し、個々のパッド４０２を少なくとも部分的に露出させる。次に、各開口部内に導電性結合材料、例えば、スズ、ハンダ又は導電性ペースト等を設け、表面４０４において露出する導電性塊状物４０８（図１９）を形成することができる。そのパッケージの１つの変形形態（図１９）では、表面４０４において露出する塊状物４０８の代わりに、銅、金又はその組み合わせのような金属を開口部内のパッド上にめっきして、固体金属ポストを形成することができる。それらのポストを形成した後に、そのアセンブリは、このようにしてめっきされたポストの表面が平坦であり、表面４０４と同一平面を成すことができるように平坦化することができる。
【００５３】
別の代替形態（図２０）では、導電性パッド４０２に封入材を被着する前に、導電性塊状物４１０、例えば、ハンダボールが導電性パッド４０２と接合される。モールディング中に、モールドの上側プレート１９２（図１１）が導電性塊状物の表面と接触し、上側プレートと接触している導電性塊状物の表面を平坦にするように、導電性塊状物４１０をモールドによって圧縮することができる。結果として、パッケージ４９０がモールドから取り外されたときに、導電性塊状物は、主面４０４において露出する相対的に広く平坦な表面４１２を有する。
【００５４】
図２０Ａに示されるような、その変形形態では、高さＨ１において主面４０５を有する封入材を形成することができ、その高さは、導電性塊状物４１０、例えば、ハンダボールが上側基板４００の上方に延在する高さＨ２よりも高い。封入材層を形成した後に、レーザアブレーション、機械的ミリング又は他の手段を用いて、導電性塊状物をそれぞれ露出させる開口部４１１を形成することができる。
【００５５】
上記の実施形態（図１５〜図２０Ａ）の変形形態では、封入材層内の個々の開口部内に、２つ以上の導電性ポスト又は導電性塊状物を露出させることができる。図２０Ａに示される実施形態の変形形態では、導電性塊状物４１０は各導電性ポストの上面４２７及びエッジ面４２８と接触することができ、導電性塊状物は開口部４１１内に部分的に露出する。
【００５６】
図２１は、それぞれが上記のような複数の超小型電子パッケージ２９０Ａ、２９０Ｂ、２９０Ｃを含む、スタックアセンブリ５００を形成するプロセスを示す。第１の超小型電子パッケージのハンダボール２４２Ａを回路パネル５０２、例えば、軟質又は硬質回路基板又はカード、マザーボード等の端子５０４と接合することができる。このようにして、信号及び他の電圧を搬送するための電気的接続が、一方では回路パネル５０２と、パッケージ２９０Ａの超小型電子素子１７０Ａ及び層間導電性素子１３８Ａとの間に設けられる。導電性ポスト１２０Ａも、パッド１２４、ワイヤボンド２８２及び層間導電性素子１３８Ａによる電気的接続を介して、回路パネルのパッド５０４との間で信号及び他の電圧を搬送し、層間導電性素子は端子２４０Ａ及びハンダボール２４２Ａとの電気的接続（図示せず）を有する。
【００５７】
超小型電子パッケージ２９０Ａを回路パネル５０２と接合した後に、超小型電子パッケージ２９０Ｂのハンダボール２４２Ｂを超小型電子パッケージ２９０Ａの導電性ポスト１２０Ａと接合することができる。図２１は、その上にあるハンダボール２４２Ｃが超小型電子パッケージ２９０Ｂの導電性ポスト１２０Ｂと位置合わせされるように配置される超小型電子パッケージ２９０Ｃを更に示しており、その後、超小型電子パッケージ２９０Ｃは超小型電子パッケージ２９０Ｂと接合される。一変形形態では、その中のパッケージ上のハンダボールをその中の別のパッケージのそれぞれの導電性ポストと接合することによって超小型電子パッケージ２９０Ａ、２９０Ｂ及び２９０Ｃのアセンブリを形成することができ、その後、そのようなアセンブリの底部において露出するハンダボール２４２Ａを回路パネルの対応するパッド５０４と接合することができる。
【００５８】
図面を参照しながら、以下のように更なる変形形態が図示及び説明されるが、図面は簡略化されており、したがって存在する全ての素子が具体的に図示又は参照されるとは限らない。また、各図面において示される全ての素子が、以下に説明されるような各変形形態において必ずしも存在するとは限らないか、又は必要とされるとは限らない。本明細書において記述される実施形態に関して、「上側基板」又は「下側基板」は、重力座標系に一致する必要はない。図２２〜図３２では、「上側基板」又は「下側基板」と呼ばれる各素子は、個々の基板とすることができるか、又はより大きな、例えば、連続若しくは半連続の基板の分割された部分とすることができる。加えて、各超小型電子パッケージ又はアセンブリ内の上側基板及び下側基板の相対的な位置は、下側基板が個々の図面において示される上側基板の位置にあり、上側基板が各図面の下側基板の位置にあるように反転することができる。
【００５９】
このようにして、図２２に示されるように、一実施形態では、基準ワイヤボンド５８４は、信号ワイヤボンド５８２の経路に隣接し、かつ少なくとも概ね平行に、垂直方向に延在する経路を有することができ、基準ワイヤボンドは、封入材の主面５０４において露出する基準導電性ポスト５２０に電気的に接続される。基準導電性ポストは、例えば、信号ワイヤボンドのインピーダンスを制御する際に基準ワイヤボンド５８４と併せて使用するために、グランド又は電源電圧のような基準電位との接続のために利用することができる。図２２に更に示されるように、１つの特定の実施形態では、第１の基板５５０は、複数の金属層５５２を有することができ、そのうちの少なくとも１つの金属層は、その誘電体素子の厚み内に埋め込むことができる。
【００６０】
図２３はその実施形態（図２２）の変形形態を示しており、導電性素子５３８、例えば、トレース、パッド等と電気的に接続される付加的な導電性ポスト５２２が、下側基板５５０の第１の表面５５４の上方に突出する。導電性ポスト５２２は、例えば、１つ又は複数の基準電位、例えば、電源電圧又はグランドを与えるために、１つ又は複数の基準ポスト５２０又は基準導体と電気的に接続することができる。一例では、ポスト５２０は、冶金学的に接合されるか、又はポスト５２２の対応する隣接面５２３と一体を成す基部５２１を有する。特定の実施形態では、スペーサのような構造が、上側基板と下側基板との間の所望の間隔を保持するためにポスト５２２の代わりをすることができる。代替的には、ヒートスプレッダ又は他の熱伝導体が導電性ポスト５２２の代わりをすることができるか、又は導電性ポスト５２２が、スペーサとしても機能することができるか、又は熱伝導機能も有することができる。
【００６１】
図２４は、その実施形態（図２２）の更なる変形形態を示しており、上側又は第２の基板６００がリードフレームであり、リードフレームを形成するときに金属箔を箔押しするか、又は圧印加工し、場合によってはその上に金属をめっきすること等によって、その中にポスト６２０、及びポストから延在するトレース６２２が一体に形成される。そのようなリードフレーム６００は、その後、超小型電子素子６７０の背面６７２に結合することができ、その後、結果として形成されたアセンブリをモールド内に配置し、その後、図１１に関して上記で説明されたように封入材を形成することができる。代替的には、金属箔を箔押し又は圧印加工するのではなく、図１〜図４に関して上記で説明されたような層状金属構造から上側基板をパターニングすることができるが、例外として、パターニングされた層状金属構造は接着剤を通してチップ６７０の面に接着することができ、すなわち、超小型電子パッケージ内に、その上にパッド及びコンタクトを支持する誘電体基板のような付加的な誘電体素子は不要である。
【００６２】
図２２と同様に、１つ又は複数の基準ポスト６２０Ａ及び１つ又は複数の基準ワイヤボンドが、電力又はグランドのような基準電位を搬送することができる。図２５は更なる変形形態を示しており、図２４の１つ又は複数の基準ポスト６２０Ａをなくすことができる。
【００６３】
図２６は、その実施形態（図１３及び図１４）の変形形態を示しており、超小型電子素子７７０のコンタクト支持面７７１が上向きであり、すなわち、下側基板７００から離れた方を向いている。超小型電子素子７７０のコンタクト７７２、例えば、ボンドパッドは、それらのコンタクトが上側基板７３０の隣接する周縁部７３２を越えて露出するように、超小型電子素子の周縁部７７４に隣接して設けることができる。第１のワイヤボンド７４０が、超小型電子素子のコンタクト７７２を、下側基板上の対応するパッド７４４と電気的に接続することができる。第２のワイヤボンド７４２が、コンタクト７７２を、上側基板の対応するパッド（図示せず）と電気的に接続することができる。一実施形態では、１つ又は複数のワイヤボンドが、上側基板及び下側基板のパッドを直接接続することができる。
【００６４】
図２７に示されるような更なる変形形態では、第１の超小型電子素子８７０及び第２の超小型電子素子８８０をそれぞれ、上向きで、すなわち、コンタクト支持面が下側基板８００から離れた方に向くようにして実装することができる。超小型電子素子は、各超小型電子素子上のコンタクト間に延在するワイヤボンド８８２を介して互いに電気的に接続することができる。付加的なワイヤボンド８８４、８８６が、超小型電子素子を、上側基板８３０及び下側基板８００と電気的に接続することができる。更なる変形形態では、第３、第４、又は更に多くの数の超小型電子素子を同じようにして超小型電子パッケージ内で実装し、電気的に接続することができる。
【００６５】
図２７Ａは図２７に示される実施形態の変形形態を示しており、２つの超小型電子素子９７０、９８０がそれぞれ、個々の基板８００、９００にフリップチップと同じようにして実装される。超小型電子素子の背面は図に示されるように合わせて背面結合することができる。図２７Ａに更に示されるように、超小型電子パッケージ内のワイヤボンド９８４のうちの少なくとも幾つかは、制御されたインピーダンスを有することができる。すなわち、図２７Ａに示されるように、素子間、例えば、下側基板８００と上側基板９００との間で信号を搬送するワイヤボンド９８４に、信号ワイヤボンドの垂直な経路と平行であり、かつそこから概ね均等な間隔で配置される垂直な経路を有する他のワイヤボンド９８６を並置することができる。他のワイヤボンド９８６は、基準電位、例えば、グランド、電源電圧に、又は代替的には、信号ワイヤボンドによって搬送される信号の変化率に比べて非常にゆっくりとしか変化しない電圧に電気的に接続される。これらの基準ワイヤボンド９８６は、上側基板８００及び下側基板９００のそれぞれに設けられるコンタクトを通して基準電位に電気的に接続される。
【００６６】
図２７Ａに示される実施形態の変形形態では、１つ又は複数の超小型電子素子を基板８００、９００の個々の基板にフリップチップ実装することができ、別の超小型電子素子をそれらの基板のうちの１つに対して上向きに実装することができ、この超小型電子素子は、１つ又は複数のボンドパッド（図示せず）を通して基板に電気的に接続される。図２７に示される実施形態の特定の変形形態では、超小型電子素子（図示せず）を基板８００にフリップチップ実装することができ、フリップチップ実装された超小型電子素子の背面に超小型電子素子８７０を背面結合することができる。その超小型電子素子８７０は、図２７に示されるように基板８００と電気的に接続することができ、別の超小型電子素子８８０は、図２７に関して上記で図示及び説明されるように、下側基板８００、上側基板８３０又は超小型電子素子８７０に電気的に接続することができる。
【００６７】
図２８は、その実施形態（図２６）の更なる変形形態を示しており、封入材を形成する前にハンダボール９４０が上側基板上の導電性素子、例えば、パッド（図示せず）と接合されるという点で図２０の実施形態に類似である。
【００６８】
図２９は、図２６の実施形態の変形形態を示しており、封入材を形成した後に導電性塊状物１００８を形成できるという点で、図１９の実施形態にも類似である。
【００６９】
図３０は、更に別の変形形態を示しており、超小型電子素子１１７０が基板１１００に実装され、コンタクト支持面１１７２が基板１１００から離れた方に面している。この実施形態では、上側基板は含まれない。例えば、５０ミクロン〜３００ミクロンの高さを有することができる導電性ポスト１１２０を、上記の実施形態（図１〜図１４）に関して記述されたように形成することができる。ポストは、超小型電子素子の面１１７２から離れるように延在することができ、封入材の表面１１０２において露出することができる。一実施形態では、導電性ポストは、同じ譲受人に譲渡された米国特許出願第１２／３１７，７０７号、同第１２／４６２，２０８号、同第１２／２８６，１０２号、同第１２／８３２，３７６号又は米国特許第７，９１１，８０５号において記述されているように形成することができ（ＴＩＭＩ３．０−１００、ＴＩＭＩ３．０−１０１、ＴＥＳＳＥＲＡ３．０−５８５、ＴＥＳＳＥＲＡ３．０−６０９又はＴＥＳＳＥＲＡ３．０−５６５）、その開示は引用することにより本明細書の一部をなすものとする。ポスト１１２０は、超小型電子素子１１７０を別のパッケージ又は素子に電気的に接続するために、かつパッド１１７４と、ワイヤボンド１１７６と、表面１１７２に沿って延在し、ポスト１１２０をワイヤボンド１１７６と接続する導電性素子１１７８とを介して、基板１１００のハンダボール、例えば、ボールグリッドアレイ（ＢＧＡ）インタフェース１１４０をポスト１１２０に電気的に接続するために利用することができる。
【００７０】
図３１は、その実施形態（図３０）の更なる変形形態を示しており、図３０に示される導電性ポスト１１２０の代わりに、ハンダボールのような導電性塊状物１２２０が設けられる。
【００７１】
図３２は、下側基板と封入材１３００の表面１３０２との間に延在する１つ又は複数の付加的な導電性ポスト１３２０を有する上記の実施形態（図２６）の変形形態を示す。その導電性ポストをハンダボール１３４０のうちの１つ又は複数と電気的に接続することができる。一実施形態では、付加的な導電性ポストは、超小型電子素子１３７０の周縁部１３７４に沿って、すなわち、図３２が描かれた紙面から出入りする方向に延在する隆起体、環状体又はその一部の形をとることができる。一実施形態では、１つ又は複数の付加的な導電性ポストは、時間とともに変化する信号を搬送することができる。代替的には、１つ又は複数の付加的な導電性ポスト１３２０は、グランド又は電源電圧のような基準電位を搬送することができる。
【００７２】
図３３は、更なる実施形態によるスタックアセンブリを示しており、上側パッケージの端子１４４０Ｂが、図２６に関して上記で図示及び説明されたような構造を有する下側超小型電子パッケージ１４９０Ａのコネクタ、例えば、導電性ポスト１４２０Ａと接合される。図３３は、超小型電子パッケージ１４９０Ａ上のコネクタ１４２０Ａのピッチ、数及び接触面積を別のパッケージ１４９０Ｂの対応するＢＧＡインタフェースと合わせるように標準化できること、及び他のパッケージがパッケージ１４９０Ａと同じ構造を有する必要はないことを示す。
【００７３】
好ましい実施形態のこれまでの説明は、本発明を制限することではなく、例示することを意図している。本明細書における超小型電子パッケージ及びその中の構造を作製する特定の方法は、２０１０年７月１９日に出願され、本出願人が所有する（commonly owned）「STACKABLE MOLDED MICROELECTRONIC PACKAGES」と題するBelgacem Habaの米国特許出願第１２／８３８，９７４号において更に記述されるように実施することができ、その開示は引用することにより本明細書の一部をなすものとする。
【００７４】
上記で検討した特徴のこれらの変形形態及び組み合わせ、並びに他の変形形態及び組み合わせは、特許請求の範囲によって規定されるような本発明から逸脱することなく利用することができるので、好ましい実施形態の上述した説明は、特許請求の範囲によって規定されるような本発明を限定するものではなく説明するものとして受け取られるべきである。
【図１】
0006027966.tif 000002
【図２】
0006027966.tif 000003
【図３】
0006027966.tif 000004
【図４】
0006027966.tif 000005
【図５】
0006027966.tif 000006
【図６】
0006027966.tif 000007
【図７】
0006027966.tif 000008
【図８】
0006027966.tif 000009
【図９】
0006027966.tif 000010
【図９Ａ】
0006027966.tif 000011
【図１０】
0006027966.tif 000012
【図１１】
0006027966.tif 000013
【図１２】
0006027966.tif 000014
【図１３】
0006027966.tif 000015
【図１４】
0006027966.tif 000016
【図１５】
0006027966.tif 000017
【図１６Ａ】
0006027966.tif 000018
【図１６Ｂ】
0006027966.tif 000019
【図１７】
0006027966.tif 000020
【図１８】
0006027966.tif 000021
【図１９】
0006027966.tif 000022
【図２０】
0006027966.tif 000023
【図２０Ａ】
0006027966.tif 000024
【図２０Ｂ】
0006027966.tif 000025
【図２１】
0006027966.tif 000026
【図２２】
0006027966.tif 000027
【図２３】
0006027966.tif 000028
【図２４】
0006027966.tif 000029
【図２５】
0006027966.tif 000030
【図２６】
0006027966.tif 000031
【図２７】
0006027966.tif 000032
【図２７Ａ】
0006027966.tif 000033
【図２８】
0006027966.tif 000034
【図２９】
0006027966.tif 000035
【図３０】
0006027966.tif 000036
【図３１】
0006027966.tif 000037
【図３２】
0006027966.tif 000038
【図３３】
0006027966.tif 000039