(57)【特許請求の範囲】
【請求項１】
画像センサであって、
前記画像センサは、
ピクセルの複数のブロックに分割されているピクセルアレイであって、各ブロックは、２つ以上のピクセルを含み、前記ピクセルアレイは、前記ピクセルアレイから電荷をシフトする複数の垂直シフトレジスタを含む、ピクセルアレイと、
各ピクセルを覆って配置されている複数の電極であって、ピクセルの行に沿って水平に延在している複数の電極と、
前記電極を覆って配置されている複数の伝導性ストリップであって、垂直に延在している複数の伝導性ストリップと、
選択された電極をそれぞれの伝導性ストリップに接続する第１の複数の接点と
を備え、
各ブロックの内側では、ピクセルの任意の所与の行において、１つのピクセルにおける単一の電極のみが、接点によって伝導性ストリップに接続されており、
前記複数の伝導性ストリップに沿ったピクセルの少なくとも１つのブロック内の前記接点は、１つの接点パターンに従って位置付けられ、前記複数の伝導性ストリップに沿ったピクセルの１つ以上の他のブロック内の前記接点は、異なる接点パターンに従って位置付けられている、画像センサ。
【請求項２】
前記電極の少なくとも一端を１つ以上のバスラインに接続する第２の複数の接点をさらに備えている、請求項１に記載の画像センサ。
【請求項３】
前記画像センサは、フレーム移動ＣＣＤ画像センサ、インターライン型ＣＣＤ画像センサ、およびフルフレームＣＣＤ画像センサのうちの１つとして実装されている、請求項１に記載の画像センサ。
【請求項４】
前記伝導性ストリップは、金属ストリップを備えている、請求項１に記載の画像センサ。
【請求項５】
前記電極は、ポリシリコン電極を備えている、請求項１に記載の画像センサ。
【請求項６】
前記電極の少なくとも一端を覆って配置されている伝導性ストリップと、選択された電極の前記少なくとも一端をそれぞれのバスラインに接続する１つ以上の接点とをさらに備えている、請求項１に記載の画像センサ。
【請求項７】
前記垂直シフトレジスタの少なくとも一部から電荷を受け取る少なくとも１つの水平シフトレジスタをさらに備えている、請求項１に記載の画像センサ。
【請求項８】
前記複数の伝導性ストリップは、前記ピクセルアレイの全体にわたって均一である、請求項１に記載の画像センサ。
【請求項９】
前記複数の伝導性ストリップは、前記ピクセルアレイの一部のみを覆って延在する、請求項１に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、デジタルカメラおよび他のタイプの画像捕捉デバイス内で使用するための画像センサに関し、より具体的には、電荷結合素子（ＣＣＤ）画像センサに関する。
【背景技術】
【０００２】
ＣＣＤ画像センサは、典型的には、各感光性エリアに衝突する光に応答して、電荷担体を収集する、感光性エリアのアレイを含む。インターライン型移動センサの場合、電荷は、感光性エリアから垂直シフトレジスタに移動される。垂直シフトレジスタは、水平シフトレジスタに、１度に１行ずつ、並列に電荷をシフトする。水平シフトレジスタは、次いで、直列に、電荷を出力回路にシフトする。
【０００３】
フルフレーム移動画像センサの場合、感光性エリアは、垂直シフトレジスタとしても動作する。電荷は、垂直シフトレジスタから水平シフトレジスタに、１度に１行ずつ、並列にシフトされる。図１は、従来技術による、第１のフルフレームピクセルアレイの一部の簡略化された上面図である。ピクセルアレイ１００は、複数の感光性エリア１０２を含む。電極またはゲート１０４、１０６は、交互パターンにおいて、感光性エリアにわたって配置されている。感光性エリアを通して電荷をシフトするために、垂直駆動パルスＶ１が、電極１０４に印加され、垂直駆動パルスＶ２が、電極１０６に印加される。典型的には、駆動パルスＶ１、Ｖ２は、電極１０４、１０６の両端に印加される。
【０００４】
典型的には、電極１０４は、第１のポリシリコン層によって、電極１０６は、第２のポリシリコン層によって、形成される。ポリシリコンは、相対的に高抵抗を有することが知られている。本高抵抗は、駆動パルスＶ１、Ｖ２が、電極の両端から、アレイ１００の中心または中央（線１０８によって表される）に向かって、伝搬するのに伴って、駆動パルスＶ１、Ｖ２の波形を劣化させる。本問題は、アレイのサイズの増加に伴って、悪化する。
【０００５】
いくつかの異なる技法が、電極にわたる信号劣化の問題を解決するために開発されている。例えば、米国特許第５，１９４，７５１号は、接点領域を通して、電極に接続される、金属配線層を含む。図２は、このような第２の従来技術の構造の簡略化された上面図である。それぞれの電極２０８、２１０、２１２、２１４と金属配線２１６との間の接点領域２００、２０２、２０４、２０６は、アレイ２１８全体を通して、秩序正しく、配列されている。駆動パルスを電極２０８、２１０、２１２、２１４の両端に印加する代わりに、駆動パルスは、金属配線層２１６に印加される。したがって、駆動パルスは、アレイ２１８全体を通して分散される、種々の接点領域において、電極２０８、２１０、２１２、２１４に印加される。本設計に関する懸念の１つは、ＣＣＤ画像センサが、明るい光によって照明されると、秩序正しい接点パターンがヒトの眼によって検出されやすいということである。これは、層間の接点と光との間の相互作用のためである。
【０００６】
別の懸念は、接点領域２００、２０２、２０４、２０６の密度である。近年、画像センサ設計の傾向として、ピクセル数を増加させ、ピクセルサイズを縮小させる。これは、接点領域２００、２０２、２０４、２０６が、一緒により近接して形成され、隣接する接点領域が一緒に短絡する確率を増加させることを意味する。図２に示されるように、アレイ２１８内の各ピクセル２２０は、１つの接点領域を含む。したがって、ピクセルの各行において、１つのピクセル２２０内の接点領域が、近傍ピクセル内の接点領域に直接隣接し、そこから対角線上にオフセットされる。本パターンは、電極間の電気的短絡の割合を増加させ得る。接点領域間の電気的短絡は、画像センサの製造収率を低減させ、画像センサを生産するコストを増加させる。一方、接点領域の密度が、過度に疎らである場合、駆動パルスが、各電極上の接点領域間において、より長い距離を伝搬しなければならないので、低減された信号劣化の利点は、減少する。
【０００７】
図３は、従来技術による、第３のフルフレーム画像センサの一部の簡略化された上面図である。２つの電極３０４、３０６が、各ピクセル３０２にわたって配置されている。電極３０４は、接点３１０を介して、金属ストリップ３０８に接続され、電極３０６は、接点３１４を介して、金属ストリップ３１２に接続される。駆動パルスが、パッド３１６、３１８と、アレイ３００全体を通して分散される種々の接点３１０、３１４において電極３０４、３０６とに印加される。これは、電極３０４、３０６の中央または中心への駆動パルスの伝搬遅延を低減させる。
【０００８】
図３に示されるように、４つの隣接する金属ストリップは、同一パッド３１６、３１８に接続される。これは、４つのストリップ内の隣接する金属ストリップ間のいかなる短絡も、４つのストリップがすべて、同一パッドに接続され、問題とならないので、隣接する接点間の電気的短絡を低減させるという点において、図２の構造の改良である。図３の設計の別の特徴は、ピクセル３０２の各４×４ブロック３２０内において、そのブロック３２０内の接点が、同じ電極に接続されることである。ピクセルアレイ３００は、ブロック３２０内の各単一行および各単一列において、それぞれの電極に対して、１つのみの接点を有し、いずれの２つの接点も、互に隣接しない。接点密度を低減させることによって、図３の設計は、短絡の頻度を低減させる。しかしながら、各接点は、ピクセルアレイ３００にわたって、対角線上に設置されるため（３つの対角線矢印によって示されるように）、アレイ３００内の接点のパターンは、依然として、明るい光によって照明されると、ヒトの眼によって検出されやすい。
【０００９】
図４は、従来技術による、第４のフルフレームピクセルアレイの一部の簡略化された上面図である。ピクセルアレイ４００は、アレイ４００内の各ピクセル４０６にわたって配置されている、電極４０２、４０４を含む。接点４０８、４１０は、それぞれの電極４０２、４０４を金属ストリップ（図４では図示せず）に接続する。列群４１２内に配置されている接点４０８はすべて、電極４０２に接続される一方、列群４１４内の接点４１０は、電極４０４内に接続される。列群４１２内のピクセルの各５×５ブロック４１６内では、電極４０２への接点４０８は、行１の列１、行２の列４、行３の列２、行４の列５、および行５の列３に形成される。ブロック４１６内の接点の本パターンは、列群４１２にわたって、固定および反復され、すなわち、タイル配列されている。同一接点パターンは、列群４１４内の電極４０４に対する接点４１０にも使用される（ブロック４１８参照）。２つの接点パターンは、容易に分かり得る、接点の対角線パターンを生成する（ピクセルアレイ４００内の２つの対角線矢印によって示される）。接点パターンは、ピクセルアレイが、明るい光の下、照明されると、ピクセルアレイ４００によって捕捉された画像に画像アーチファクトを生成する。
【発明の概要】
【課題を解決するための手段】
【００１０】
画像センサ内のピクセルアレイは、複数のピクセルを含む。ピクセルアレイは、ピクセルアレイから電荷をシフトする垂直シフトレジスタを含む。垂直シフトレジスタは、インターライン型画像センサにおけるように、ピクセル間に散在することができるか、または、ピクセル内の感光性エリアが、垂直シフトレジスタとして動作することができる。ピクセルは、ピクセルのブロックに分割される。ピクセルのブロックは、本発明による一実施形態では、２つ以上のピクセルを含む。１つ以上の電極が、各ピクセルを覆って配置されている。伝導性ストリップは、電極を覆って配置されている。接点は、選択された電極をそれぞれの伝導性ストリップに接続するために使用される。少なくとも１つのピクセルのブロック内の接点は、ある接点パターンに従って位置付けられている一方、１つ以上の他のブロック内の接点は、異なる接点パターンに従って位置付けられている。異なる接点パターンは、接点場所における可視パターンを低減または排除する。
【００１１】
ピクセルアレイ内の接点場所を決定する方法の１つは、最初に、ピクセルアレイ内のピクセルを全部、２つ以上のピクセルのブロックに群化することである。異なる接点パターンが、次いで、実質的に全部のブロックにおいて使用される。例えば、本発明による一実施形態では、接点パターンは、各ブロックに対して、ランダムに生成される。
【００１２】
ピクセルアレイ内の接点場所を決定する別の方法は、最初に、ピクセルアレイ内のピクセルの一部を２つ以上のピクセルのブロックに群化することである。異なる接点パターンが、次いで、実質的に全部のブロックにおいて使用される。例えば、本発明による一実施形態では、接点パターンは、各ブロックに対して、ランダムに生成される。ブロック、およびその中に含まれる接点パターンは、次いで、ピクセルアレイ全体にわたって、タイル配列される。
【００１３】
ピクセルアレイ内の接点場所を決定するさらに別の方法は、ピクセルアレイ内の接点の全部に対して、第１の接点パターンを使用することである。第１の接点パターンは、任意の公知または所与の接点パターンであることができる。ピクセルアレイは、次いで、ピクセルのブロックに群化される。ピクセルアレイ内のブロック場所が、選択され、異なる（第２の）接点パターンが、選択されたブロック場所において使用される。選択されたブロック場所はそれぞれ、異なる接点パターンを有することができ、または１つ以上の異なる接点パターンを選択されたブロック場所において使用することができる。
本明細書は、例えば、以下の項目も提供する。
（項目１）
画像センサであって、
複数のピクセルのブロックに分割されているピクセルアレイであって、各ブロックは、２つ以上のピクセルを含み、前記ピクセルアレイは、前記ピクセルアレイから電荷をシフトする複数の垂直シフトレジスタを含む、ピクセルアレイと、
各ピクセルを覆って配置されている１つ以上の電極と、
前記電極を覆って配置されている複数の伝導性ストリップと、
選択された電極をそれぞれの伝導性ストリップに接続する第１の複数の接点と
を備え、
少なくとも１つのピクセルのブロック内の前記接点は、ある接点パターンに従って位置付けられ、１つ以上の他のピクセルのブロック内の前記接点は、異なる接点パターンに従って位置付けられている、画像センサ。
（項目２）
前記電極の少なくとも一端を１つ以上のバスラインに接続する第２の複数の接点をさらに備えている、項目１に記載の画像センサ。
（項目３）
前記画像センサは、フレーム移動ＣＣＤ画像センサ、インターライン型ＣＣＤ画像センサ、およびフルフレームＣＣＤ画像センサのうちの１つとして実装されている、項目１に記載の画像センサ。
（項目４）
前記伝導性ストリップは、金属ストリップを備えている、項目１に記載の画像センサ。
（項目５）
前記電極は、ポリシリコン電極を備えている、項目１に記載の画像センサ。
（項目６）
前記電極の少なくとも一端を覆って配置されている伝導性ストリップと、選択された電極の前記少なくとも一端をそれぞれのバスラインに接続する１つ以上の接点とをさらに備えている、項目１に記載の画像センサ。
（項目７）
前記垂直シフトレジスタの少なくとも一部から、電荷を受信する少なくとも１つの水平シフトレジスタをさらに備えている、項目１に記載の画像センサ。
（項目８）
前記複数の伝導性ストリップは、ピクセルアレイ全体にわたって均一である、項目１に記載の画像センサ。
（項目９）
前記複数の伝導性ストリップは、ピクセルアレイの一部のみを覆って延在する、項目１に記載の画像センサ。
【発明の効果】
【００１４】
本発明の利点の１つは、画像センサピクセルアレイ内の接点場所またはパターンを、あらゆる照明条件下において、検出されにくくすることである。本発明はまた、接点間の電気的短絡の危険を低減または最小限にする。
【図面の簡単な説明】
【００１５】
本発明の実施形態は、以下の図面を参照して、より理解される。図面の要素は、必ずしも、互に対して正確な縮尺ではない。
【図１】図１は、従来技術による、第１のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図２】図２は、従来技術による、第２のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図３】図３は、従来技術による、第３のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図４】図４は、従来技術による、第４のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図５】図５は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定するための第１の方法の流れ図である。
【図６】図６は、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図である。
【図７】図７は、本発明によるある実施形態における、第１のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図８】図８は、本発明によるある実施形態における、第２のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図９】図９は、本発明によるある実施形態における、第３のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図１０】図１０は、本発明によるある実施形態における、第４のフルフレームピクセルアレイの一部の簡略化された上面図である。
【図１１】図１１は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定するための第２の方法の流れ図である。
【図１２】図１２は、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図である。
【図１３】図１３は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定するための第３の方法の流れ図である。
【図１４】図１４は、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図である。
【発明を実施するための形態】
【００１６】
明細書および請求項全体を通して、以下の用語は、文脈によって明確に別様に示されない限り、本明細書では、明示的に関連付けられた意味をとる。「ａ」、「ａｎ」、および「ｔｈｅ」の意味は、複数参照も含み、「ｉｎ（内）」の意味は、「ｉｎ（内）」および「ｏｎ（上）」も含む。用語「ｃｏｎｎｅｃｔｅｄ（接続される）」とは、接続された項目間の直接電気接続、あるいは１つ以上の受動的または能動的中間デバイスを通した間接接続のいずれかを意味する。用語「ｃｉｒｃｕｉｔ（回路）」とは、所望の機能を提供するために一緒に接続される、能動的または受動的、単一構成要素または複数の構成要素のいずれかを意味する。用語「ｓｉｇｎａｌ（信号）」とは、少なくとも１つの電流、電圧、またはデータ信号を意味する。
【００１７】
加えて、「ｏｎ（上）」、「ｏｖｅｒ（わたって）」、「ｔｏｐ（上方）」、「ｂｏｔｔｏｍ（下方）」、「ｌｅｆｔ（左）」、「ｒｉｇｈｔ（右）」等の方向用語は、説明される図の配向を参照して使用される。本発明の実施形態の構成要素は、いくつかの異なる配向で位置付けることができるので、方向専門用語は、限定ではなく、例証の目的のためだけに使用される。画像センサウエハまたは対応する画像センサの層と共に使用される場合、方向専門用語は、広義に解釈されるものと意図され、したがって、１つ以上の介在層または他の介在画像センサ特徴または要素の存在を排除するように解釈されるべきではない。
【００１８】
図面を参照すると、同一番号は、図全体を通して、同一部品を示す。
【００１９】
図５は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定する方法の流れ図である。最初に、ピクセルアレイ内のピクセルは、ピクセルのブロックに群化される（ブロック５００）。本発明による一実施形態では、ピクセルのブロックは、２つ以上のピクセルを含む。各ブロック内のピクセルの数は、本発明によるある実施形態では、ピクセルアレイ内のピクセルの数、電極および伝導性ストリップのシート抵抗、および標的駆動パルス幅に基づく。加えて、ブロックは、任意の所与の配列または配向に構成されることができる。各ブロック内のピクセルは、正方形構成、長方形構成、または任意の他の形状または配列に配列されることができる。
【００２０】
次に、ブロック５０２に示されるように、異なる接点パターンが、全部のブロック内または実質的に全部のブロック内の接点に対して生成される。ブロックの一部（１つ以上のブロック）内の接点パターンは、ブロックの少なくとも１つの他の分離した部分に対する接点パターンと異なるべきである（１つ以上のブロック）。
【００２１】
各接点パターンは、本発明によるある実施形態では、コンピューティングデバイス上で起動するプログラムを使用して、ランダムに生成される。本発明による他の実施形態は、代替技法を使用して、異なる接点パターンを生成することができる。例えば、異なる接点パターンは、ピクセルアレイの一部におけるそれぞれのブロックに割り当てられている公知の異なる接点パターン集合を含むことができる。
【００２２】
ピクセルの行と列を有するピクセルアレイにおいて、以下の原理が、本発明によるある実施形態では、ブロック内の接点場所の生成を支配する。各ブロック内側では、ピクセルの任意の所与の行において、１つのピクセルにおける単一の電極のみが、接点によって伝導性ストリップに接続される。各ブロック内側では、ピクセルの任意の所与の列において、１つのピクセルにおける単一の電極のみが、接点によって伝導性ストリップに接続される。ブロック内側では、接点は、少なくとも１つのピクセルによって分離されている。互に垂直に直接隣接するブロック内側では、同じ電極は、接点によって、伝導性ストリップに接続される。互に水平に直接隣接するブロック内側では、交互する電極が、接点によって、伝導性ストリップに接続される。最後に、ブロック内および近傍ブロック間の接点は、少なくとも１つのピクセルによって、互から分離されている。本発明による他の実施形態は、ピクセルアレイ内の接点場所を決定する場合は、追加の原理、または説明される原理と異なる原理を使用することも、原理を使用しないこともある。
【００２３】
接点パターンは、ランダムに生成されるので、１つ以上の接点パターンは、互に一致する、または互いの複製であり得る。したがって、異なる接点パターンが、ピクセルアレイ内の全部のブロックに対して生成されないことがあり、むしろ、実質的に全部のブロックに対して、生成され得る。
【００２４】
図６−１０、１２、および１４は、本発明による実施形態における、ピクセルアレイの代替実装を例証する。各実装は、ピクセルのブロック内の各ピクセルおよびある数のピクセルにわたって、所与の数の電極を有するように説明される。しかしながら、本発明による他の実施形態は、これらの仕様に限定されない。ピクセルアレイは、各ピクセルにわたって、任意の数の電極を配置することができる。一例にすぎないが、ピクセルアレイは、各ピクセルにわたって、１つまたは４つの電極を提供することができる。
【００２５】
同様に、ピクセルアレイは、各ピクセルのブロック内に任意の数のピクセルを含むことができる。また、ブロックは、任意の所与の形状または配向に構成することができる。例えば、ピクセルのブロックは、正方形または長方形形状に配列することができる。
【００２６】
次に、図６を参照すると、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図が、示される。ピクセルアレイ６００は、各ピクセル６０６にわたって配置されている、２つの電極６０２、６０４を含む。接点６０８、６１０は、それぞれの電極６０２、６０４を伝導性ストリップ（図６には図示せず）に接続するために使用される。列群６１２、６１４内の接点６０８は全部、電極６０２に接続される一方、列群６１６内の接点６１０は、電極６０４に接続される。
【００２７】
図６に示されるピクセルアレイ６００の部分は、１５行および１５列のピクセル６０６を含む。ピクセル６０６は、２５のピクセルのブロック（５行のピクセル×５列のピクセル、すなわち、５×５ブロック）に群化される。したがって、図６に示される部分は、合計９つの５×５ブロックを含む。ブロック内で使用される接点パターンは、各ブロックに対してランダムに生成される。例えば、列群６１２内のブロック６１８では、電極６０２は、行１の列５、行２の列２、行３の列４、行４の列１、および行５の列３において、伝導性ストリップに接続される。同一列群６１２内のブロック６２０では、電極６０２は、行６の列５、行７の列３、行８の列１、行９の列４、および行１０の列２において、伝導性ストリップに接続される。
【００２８】
列群６１４内のブロック６２２では、電極６０２は、行１の列１３、行２の列１５、行３の列１２、行４の列１４、および行５の列１１において、伝導性ストリップに接続される。図６に示されるように、ブロック６１８、６２０、６２２内の接点パターンは、互に異なる。
【００２９】
列群６１６内では、ブロック６２４内の電極６０４は、行１１の列８、行１２の列６、行１３の列９、行１４の列７、および行１５の列１０内において、伝導性ストリップに接続される。同一列群６１６では、ブロック６２４内の接点パターンは、ブロック６２６内の接点パターンと異なることに留意されたい。さらに、ブロック６１８、６２０、６２２、６２４、および６２６内の接点パターンは全部、互に異なる。ランダム接点パターンは、ヒトの眼によって容易に検出することができる可視パターンを低減または排除する。
【００３０】
加えて、ピクセルアレイ６００にわたって、接点は全部、少なくとも１つのピクセルによって、互から分離されている。本分離は、接点間の電気的短絡の危険が、低減または排除されるので、製造収率を改善する。
【００３１】
図７は、本発明によるある実施形態における、第１のフルフレームピクセルアレイの一部の簡略化された上面図である。ピクセルアレイ７００は、各ピクセル７０６を覆って配置されている、２つの電極７０２、７０４を含む。列群７１０内の各接点７０８は、電極７０２および伝導性ストリップ７１２に接続される一方、列群７１６内の各接点７１４は、電極７０４および伝導性ストリップ７１８に接続される。
【００３２】
伝導性ストリップ７１２、７１８は、電極７０２、７０４を覆って配置されている。伝導性ストリップ７１２、７１８は、均一であって、ピクセルアレイ７００にわたって延在する。伝導性ストリップ７１２、７１８は、本発明によるある実施形態では、実質的に、電極７０２、７０４に垂直に配置されている。本発明による他の実施形態は、電極に対して、異なる配向を伴って、電極を覆って、伝導性ストリップを配置することができる。
【００３３】
図７に示されるピクセルアレイ７００の部分は、８行および８列のピクセル７０６を含む。ピクセルは、ピクセルの４×４ブロックに群化される。したがって、部分は、ピクセルの合計４つの４×４ブロック７３６を含む。４つのブロック内の接点パターンは、互に異なる。異なる接点パターンは、ヒトの眼によって容易に検出され得る可視パターンを低減または排除する。各ブロック内の接点パターンは、本発明によるある実施形態では、コンピューティングデバイス上で起動するソフトウェアプログラムを使用して、ランダムに生成される。本発明による他の実施形態は、代替技法を使用して、異なる接点パターンを決定することができる。
【００３４】
バスライン７２０、７２６は、ピクセルアレイ７００の周縁に沿って形成される。伝導性ストリップ７１２は、接点７２２を介して、バスライン７２０に接続される。バスライン７２０は、接合パッド７２４に接続される。電極７０２の両端は、接点７３８を介して、バスライン７２０に接続される。
【００３５】
同様に、伝導性ストリップ７１８は、接点７２８を介して、バスライン７２６に接続される。バスライン７２６は、接合パッド７３０に接続される。電極７０４の両端は、接点７４０を介して、バスライン７２６に接続される。接合パッド７２４、７３０に印加される駆動パルスは、それぞれ、接点７３８、７４０を介して、電極の左右端両方から、電極７０２、７０４に、ならびに接点７０８、７１４から、伝導性ストリップ７１２、７１８に、伝送される。駆動パルスは、ピクセルアレイ７００から水平シフトレジスタ７３２に電荷をシフトまたは移動（行毎ベースに）するために使用される。水平レジスタ７３２は、次いで、電荷を出力回路７３４に直列にシフトする。
【００３６】
本発明によるある実施形態では、伝導性ストリップ７１２、７１８は、金属から作製され、電極７０２、７０４は、ポリシリコンから作製される。駆動パルス波形の劣化は、金属伝導性ストリップのシート抵抗が、ポリシリコンのシート抵抗より小さいので、低減される。
【００３７】
次に、図８を参照すると、本発明による別の実施形態では、画像センサ８００のブロック図が、示される。図８に例証される実施形態は、図７に描写される実施形態に類似するが、電極７０２、７０４の両端は、それぞれ、伝導性ストリップ８００、８０２によって、バスライン７２０、７２６に接続される。
【００３８】
伝導性ストリップ８００、８０２は、本発明によるある実施形態では、金属から作製される。伝導性ストリップ８００、８０２は、例証される実施形態では、実質的に、電極７０２、７０４に垂直に配置されている。本発明による他の実施形態は、電極に対して、異なる配向を伴って、電極を覆って、伝導性ストリップを配置することができる。
【００３９】
電極７０２は、接点８０４を介して、伝導性ストリップ８００に接続される。伝導性ストリップ８００は、接点８０６を介して、バスライン７２０に接続される。同様に、電極７０４は、接点８０８を介して、伝導性ストリップ８０２に接続される。伝導性ストリップ８０２は、接点８１０を介して、バスライン７２６に接続される。
【００４０】
伝導性ストリップ７１２、７１８、８００、８０２は、同一材料から作製することができるので、アレイ８１２の中心およびアレイ８１２の両端におけるピクセルは、抵抗および静電容量等、比較的に同一電気特性を有する。
【００４１】
図９は、本発明によるある実施形態における、第３のフルフレームピクセルアレイの一部の簡略化された上面図である。画像センサ９００は、４つの出力回路９０２、９０４、９０６、９０８を有する。２つの電極９１０、９１２は、各ピクセル９１４を覆って配置されている。画像センサ９００の左下象限では、電極９１０は、接点９１８を介して、伝導性ストリップ９１６に接続される。伝導性ストリップ９１６は、接点９２２を介して、接合パッド９２０に電気的に接続される。図面を簡略化するために、１つの接点９１８のみ、示される。電荷は、接合パッド９２０、９２８、９３０、９３２に印加されるクロック信号に応じて、水平レジスタ９２４または水平レジスタ９２６のいずれかに移動することができる。
【００４２】
同様に、ピクセルアレイ９００の右下象限では、電極９１２は、接点９３６を介して、伝導性ストリップ９３４に接続される。伝導性ストリップ９３４は、接点９４０を介して、接合パッド９３８に電気的に接続される。再び、１つの接点９３６のみ、図示される。ピクセルアレイ９００の右下象限内の電荷は、水平レジスタ９４２または水平レジスタ９４４のいずれかに移動することができる。
【００４３】
図９の実施形態では、接合パッド９２０、９４６は、一緒に接続され、接合パッド９２８、９３８は、一緒に接続される。本構造の利点の１つは、駆動パルスが、ピクセルアレイ９００の両側から接合パッドに印加されるので、駆動パルスの波形劣化が、低減されることである。
【００４４】
ピクセルアレイ９００内の左上象限は、接点９５０を介して、電極９１０を伝導性ストリップ９４８に接続する。伝導性ストリップ９４８は、接点９５２を介して、接合パッド９３２に接続される。ピクセルアレイ９００内の右上象限は、接点９５６を介して、電極９１２を伝導性ストリップ９５４に接続する。伝導性ストリップ９５４は、接点９６０を介して、接合パッド９５８に接続される。接合パッド９３２、９６２は、一緒に接続され、接合パッド９３０、９５８は、一緒に接続される。
【００４５】
伝導性ストリップ９１６、９３４、９４８、９５４は、電極９１０、９１２を覆って配置されている。伝導性ストリップ９１６、９３４、９４８、９５４は、ピクセルアレイ９００の一部のみを覆って延在する。伝導性ストリップ９１６、９３４、９４８、９５４は、本発明によるある実施形態では、実質的に、電極９１０、９１２に垂直に配置されている。本発明による他の実施形態は、電極に対して、異なる配向を伴って、電極を覆って、伝導性ストリップを配置することができる。
【００４６】
伝導性ストリップ９１６、９４８は、互に接続されず、伝導性ストリップ９３４、９５４は、互に接続されない。接合パッド９２０、９２８、９３０、９３２は、一緒に接続されず、接合パッド９３８、９４６、９５８、９６２は、一緒に接続されない。間隙９６４が、上象限内の伝導性ストリップ９４８、９５４と、下象限内の伝導性ストリップ９１６、９３４との間に物理的に存在する。間隙９６４は、当技術分野において公知の技法を使用して、双方向に電荷を移動可能にする。ピクセルアレイ９００内の電荷は、１つの出力回路９０２、９０４、９０６、または９０８に、２つの出力回路９０２および９０４、９０６および９０８、９０２および９０８、または９０４および９０６に、あるいは全４つの出力回路９０２、９０４、９０６、９０８に読み出されることができる。ピクセルアレイ９００を通しての電荷移動の方向は、各象限内の電極に伝送される駆動パルスの波形に依存する。水平レジスタ９２６、９４４および水平レジスタ９２４、９４２を通しての電荷移動の方向は、水平レジスタを覆って配置されている別個の電極（図示せず）に印加される水平駆動パルスの波形に依存する。
【００４７】
次に、図１０を参照すると、本発明によるある実施形態における、第４のフルフレームピクセルアレイの一部の簡略化された上面図が、示される。ピクセルアレイ１０００は、各ピクセル１００６を覆って配置されている、２つの電極１００２、１００４を有する。伝導性ストリップ１００８、１０１０、１０１２、１０１４は、電極１００２、１００４を覆って配置されている。伝導性ストリップ１００８、１０１０、１０１２、１０１４は、均一であって、ピクセルアレイ１０００にわたって延在する。伝導性ストリップ１００８、１０１０、１０１２、１０１４は、例証される実施形態では、実質的に、電極に垂直に配置されている。本発明による他の実施形態は、電極に対して、異なる配向を伴って、電極にわたって伝導性ストリップを配置することができる。
【００４８】
ピクセルアレイ１０００の中心は、破線１０１６によって示される。電極１００２、１００４と伝導性ストリップ１００８、１０１０、１０１２、１０１４との間の接続は、ピクセルアレイ１０００の双方向読み出しを可能にするように実装されている。明確にするために、限定数の接点のみ、図１０に示される。ピクセルアレイ１０００の下半分に位置する電極１００２は、接点１０１８を介して、伝導性ストリップ１００８に接続される。ピクセルアレイ１０００の上半分では、電極１００２は、接点１０２０を介して、伝導性ストリップ１０１０に接続される。ピクセルアレイ１０００の上半分内の電極１００２と伝導性ストリップ１００８との間に接点は存在せず、ピクセルアレイ１０００の下半分内の電極１００２と伝導性ストリップ１０１０との間にも接点が存在しない。
【００４９】
ピクセルアレイ１０００の下半分内に位置する電極１００４は、接点１０２２を介して、伝導性ストリップ１０１４に接続される。ピクセルアレイ１０００の上半分では、電極１００４は、接点１０２４を介して、伝導性ストリップ１０１２に接続される。ピクセルアレイ１０００の上半分の電極１００４と伝導性ストリップ１０１４との間に接点は存在せず、ピクセルアレイ１０００の下半分内の電極１００４と伝導性ストリップ１０１２との間にも接点は存在しない。
【００５０】
伝導性ストリップ１００８は、接点１０４４を介して、接合パッド１０４２に接続される。伝導性ストリップ１０１０は、接点１０４８を介して、接合パッド１０４６に接続される。伝導性ストリップ１０１２は、接点１０５２を介して、接合パッド１０５０に接続される。また、伝導性ストリップ１０１４は、接点１０５６を介して、接合パッド１０５４に接続される。接合パッド１０５０は、接合パッド１０５４に接続されない。
【００５１】
ピクセルアレイ１０００内の電荷は、１つの出力回路１０２６、１０２８、１０３０、または１０３２に、２つの出力回路１０２６および１０２８、１０３０および１０３２、１０２６および１０３２、または１０２８および１０３０に、あるいは全４つの出力回路１０２６、１０２８、１０３０、または１０３２に読み出されることができる。ピクセルアレイ１０００を通しての電荷移動の方向は、電極１００２、１００４に伝送される駆動パルスの波形に依存する。水平レジスタ１０３４、１０３６および水平レジスタ１０３８、１０４０を通しての電荷移動の方向は、水平レジスタを覆って配置されている別個の電極（図示せず）に印加される水平駆動パルスの波形に依存する。本配列は、図９に示される中央の間隙を排除する。
【００５２】
図１１は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定するための第２の方法の流れ図である。最初に、ピクセルアレイの一部が、ピクセルのブロックに群化される（ブロック１１００）。ピクセルのブロックは、任意の数のピクセルを含み、任意の所与の形状または配向に構成することができる。ブロック１１００において生成されるピクセルのブロックの数は、本発明によるある実施形態では、ピクセルアレイ内のピクセルの数、各ブロック内のピクセルの数、電極および伝導性ストリップのシート抵抗、ならびに標的駆動パルス幅に依存する。
【００５３】
異なる接点パターンが、次いで、ブロック１１０２に示されるように、各ブロック内の接点に対して、または実質的に、各ブロック内の接点に対して、生成される。接点パターンは、本発明によるある実施形態では、コンピューティングデバイス上で起動するソフトウェアプログラムを使用して、ランダムに生成される。本発明による他の実施形態は、代替技法を使用して、異なる接点パターンを生成することができる。例えば、異なる接点パターンは、本発明による別の実施形態では、種々の公知の接点パターンから選択することができる。
【００５４】
接点パターンが、ランダムに生成される場合、１つ以上の接点パターンは、互に一致するか、または互いの複製であり得る。したがって、異なる接点パターンは、ピクセルアレイの一部内の全部のブロックに対して生成されないことがあり、むしろ、実質的に全部のブロックに生成され得る。
【００５５】
次に、ブロック１１０４に示されるように、ブロックは、アレイ全体に対して、順序化された配列において、タイル配列されるか、または反復的に使用される。異なる接点パターンは、ヒトの眼によって容易に検出され得る可視パターンを低減または排除する。
【００５６】
次に、図１２を参照すると、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図が、示される。ピクセルアレイ１２００は、各ピクセル１２０２を覆って配置されている、２つの電極１２０４、１２０６を伴う、複数のピクセル１２０２を含む。便宜上、２つの電極のみ、図には、例証される。領域１２０８内のピクセルは、ピクセル１２０２のブロック１２１０に分割される。便宜上、ピクセルは、４つのブロック１２１０に分割され、各ブロックは、合計１６のピクセル（４行のピクセル×４列のピクセル）を含む。
【００５７】
各ブロック１２１０では、異なる接点パターンが、電極１２０４、１２０６と伝導性ストリップ（図１２には図示せず）との間の接点（図１２には図示せず）のために利用される。領域１２０８内の接点パターンは全部、次いで、ピクセルアレイ１２００全体に対して、タイル配列される。異なる接点パターンは、ヒトの眼によって検出され得る可視パターンを低減または排除する。
【００５８】
図１３は、本発明によるある実施形態における、ピクセルアレイ内の接点に対する場所を決定するための第３の方法の流れ図である。最初に、ブロック１３００に示されるように、第１の接点パターンが、電極と伝導性ストリップとの間の接点のために利用される。第１の接点パターンは、任意の公知または所与の接点パターンであることができる。
【００５９】
ピクセルアレイ内のピクセルは、次いで、ブロック１３０２に示されるように、ブロックに群化される。次に、ブロック１３０４に示されるように、ピクセルアレイ内の選択ブロック場所が、本発明によるある実施形態では、ランダムに決定される。他の実施形態は、代替技法を使用して、ブロック場所を決定することができる。例えば、ブロック場所は、第１の接点パターンによって生成される画像アーチファクトの場所に基づいて、確立することができる。
【００６０】
１つ以上の異なる接点パターンが、次いで、ランダムに決定されたブロック場所に位置するブロック内で使用される（ブロック１３０６）。異なる接点パターンを、各ブロックまたはブロックのいくつかに対して、ランダムに生成することができ、あるいは任意の公知の接点パターンまたは複数のパターンを、ブロック内で使用することができる。
【００６１】
選択ブロック場所における第１の接点パターンは、異なる接点パターンと置換される（ブロック１３０８）。ブロックの数、各ブロック内のピクセルの数、および選択ブロック場所の数は、本発明によるある実施形態では、ピクセルアレイ内のピクセルの数、各ブロック内のピクセルの数、電極および伝導性ストリップのシート抵抗、ならびに標的駆動パルス幅に依存する。
【００６２】
次に、図１４を参照すると、本発明によるある実施形態における、ピクセルアレイの一部の簡略化された上面図が、示される。ピクセルアレイ１４００は、ピクセルのブロック１４０２を含む。第１のまたは公知の接点パターン（図１４には図示せず）が、ピクセルアレイ１４００内で使用される。選択ブロック場所１４０４が、決定され、異なる接点パターン（図示せず）が、選択ブロック場所内の電極と伝導性ストリップ（図１４には図示せず）との間の接点（図１４には図示せず）のために決定される。選択ブロック場所１４０４内の異なる接点パターンは、ヒトの眼によって容易に検出され得る可視パターンを低減または排除する。
【００６３】
要約すれば、本発明の実施形態は、選択された電極とそれぞれの伝導性ストリップとの間の接点に対して、ピクセルアレイにわたって２つ以上の異なる接点パターンを利用する。２つ以上の異なる接点パターンは、一緒に混成または混合され、ヒトの眼によって検出され得る、可視パターンを低減または排除する。異なる接点パターンは、可視接点パターンの一部または全部を解消あるいは分散させるために使用することができる。異なる接点パターンは、アレイの一部またはアレイ全体に対する接点の非均一パターン、アレイの一部またはアレイ全体に対する接点の予測不能パターン、あるいはアレイの一部またはアレイ全体のための接点のタイル配列不能パターンをもたらすことができる。
【００６４】
接点場所は、少なくとも１つのピクセルによって、互から分離されていることができる。ピクセルアレイは、行と列に構成される場合、任意の所与のピクセルの行では、１つのピクセルのみが、単一の電極と伝導性ストリップとの間に接点を含むことができる。任意の所与のピクセルの列では、１つのピクセルのみが、単一の電極と伝導性ストリップとの間に接点を含むことができる。ブロック内側では、接点は、伝導性ストリップと同じ電極との間に提供されることができる。
【００６５】
（部品表）
１００  ピクセルアレイ
１０２  感光性エリア
１０４  電極
１０６  電極
１０８  ピクセルアレイの中心を表す線
２００  接点
２０２  接点
２０４  接点
２０６  接点
２０８  電極
２１０  電極
２１２  電極
２１４  電極
２１６  金属配線
２１８  ピクセルアレイ
２２０  ピクセル
３００  ピクセルアレイ
３０２  ピクセル
３０４  電極
３０６  電極
３０８  金属ストリップ
３１０  接点
３１２  金属ストリップ
３１４  接点
３１６  接合パッド
３１８  接合パッド
３２０  ピクセルのブロック
４００  ピクセルアレイ
４０２  電極
４０４  電極
４０６  ピクセル
４０８  接点
４１０  接点
４１２  列群
４１４  列群
４１６  ピクセルのブロック
４１８  ピクセルのブロック
６００  ピクセルアレイ
６０２  電極
６０４  電極
６０６  ピクセル
６０８  接点
６１０  接点
６１２  列群
６１４  列群
６１６  列群
６１８  ピクセルのブロック
６２０  ピクセルのブロック
６２２  ピクセルのブロック
６２４  ピクセルのブロック
６２６  ピクセルのブロック
７００  ピクセルアレイ
７０２  電極
７０４  電極
７０６  ピクセル
７０８  接点
７１０  列群
７１２  伝導性ストリップ
７１４  接点
７１６  列群
７１８  伝導性ストリップ
７２０  バスライン
７２２  接点
７２４  接合パッド
７２６  バスライン
７２８  接点
７３０  接合パッド
７３２  水平シフトレジスタ
７３４  出力回路
７３６  ピクセルのブロック
７３８  接点
７４０  接点
８００  伝導性ストリップ
８０２  伝導性ストリップ
８０４  接点
８０６  接点
８０８  接点
８１０  接点
８１２  ピクセルアレイ
９００  ピクセルアレイ
９０２  出力回路
９０４  出力回路
９０６  出力回路
９０８  出力回路
９１０  電極
９１２  電極
９１４  ピクセル
９１６  伝導性ストリップ
９１８  接点
９２０  接合パッド
９２２  接点
９２４  水平シフトレジスタ
９２６  水平シフトレジスタ
９２８  接合パッド
９３０  接合パッド
９３２  接合パッド
９３４  伝導性ストリップ
９３６  接点
９３８  接合パッド
９４０  接点
９４２  水平シフトレジスタ
９４４  水平シフトレジスタ
９４６  接合パッド
９４８  伝導性ストリップ
９５０  接点
９５２  接点
９５４  伝導性ストリップ
９５６  接点
９５８  接合パッド
９６０  接点
９６２  接合パッド
９６４  間隙
１０００  ピクセルアレイ
１００２  電極
１００４  電極
１００６  ピクセル
１００８  伝導性ストリップ
１０１０  伝導性ストリップ
１０１２  伝導性ストリップ
１０１４  伝導性ストリップ
１０１６  ピクセルアレイの中央を表す破線
１０１８  接点
１０２０  接点
１０２２  接点
１０２４  接点
１０２６  出力回路
１０２８  出力回路
１０３０  出力回路
１０３２  出力回路
１０３４  水平シフトレジスタ
１０３６  水平シフトレジスタ
１０３８  水平シフトレジスタ
１０４０  水平シフトレジスタ
１０４２  接合パッド
１０４４  接点
１０４６  接合パッド
１０４８  接点
１０５０  接合パッド
１０５２  接点
１０５４  接合パッド
１０５６  接点
１２００  ピクセルアレイ
１２０２  ピクセル
１２０４  電極
１２０６  電極
１２０８  領域
１２１０  ブロック
１４００  ピクセルアレイ
１４０２  ブロック
１４０４  選択されたブロック場所
Ｖ１  駆動パルス
Ｖ２  駆動パルス
【図１】
0005870104.tif 000002
【図２】
0005870104.tif 000003
【図３】
0005870104.tif 000004
【図４】
0005870104.tif 000005
【図５】
0005870104.tif 000006
【図６】
0005870104.tif 000007
【図７】
0005870104.tif 000008
【図８】
0005870104.tif 000009
【図９】
0005870104.tif 000010
【図１０】
0005870104.tif 000011
【図１１】
0005870104.tif 000012
【図１２】
0005870104.tif 000013
【図１３】
0005870104.tif 000014
【図１４】
0005870104.tif 000015