(57)【特許請求の範囲】
【請求項１】
演算装置の制御に従ってハードウェアにより画像処理を実行する画像処理回路であって、
前記演算装置から入力される制御信号を取得する制御信号取得部と、
前記演算装置から入力される制御信号に従って画像処理を実行する画像処理部と、
前記画像処理のタイミングを規定するタイミング信号に基づき、前記制御信号をログ情報として記憶する期間を決定するログ記憶期間処理部とを含み、
前記制御信号取得部は、前記演算装置から入力される制御信号を全てログ情報として記憶媒体に記憶させると共に、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄して新たなログ情報を記憶媒体に記憶させ、前記タイミング信号に基づいて決定された期間に入力された制御信号は破棄の対象から除外することを特徴とする画像処理回路。
【請求項２】
前記ログ記憶期間処理部は、前記タイミング信号の状態が設定された状態となった場合に、前記制御信号をログ情報として記憶する期間の開始を判断することを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記制御信号は、前記画像処理部を制御するためのレジスタへのアクセス信号であり、
前記制御信号取得部は、制御対象のレジスタを示す情報、前記レジスタに対するアクセスの種類を示す情報及び前記レジスタに対するアクセスによってやり取りされた情報を前記ログ情報として記憶媒体に記憶させることを特徴とする請求項１または２に記載の画像処理回路。
【請求項４】
前記制御信号取得部は、前記制御信号をログ情報として記憶する期間において入力された前記制御信号のうち、定められた回数の前記制御信号をログ情報として記憶することを特徴とする請求項１乃至３いずれか１項に記載の画像処理回路。
【請求項５】
前記制御信号取得部は、前記演算装置から入力される制御信号を全てログ情報として記憶媒体の記憶領域の先頭から順に記憶させ、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄すると共に、記憶されているログ情報を前記記憶媒体の先頭から順に記憶し直し、新たに入力された制御信号を前記記憶媒体の記憶領域の最後尾に記憶させることを特徴とする請求項１乃至４いずれか１項に記載の画像処理回路。
【請求項６】
前記制御信号取得部は、前記タイミング信号に基づいて決定された期間に入力された制御信号が前記記憶媒体の記憶領域において定められた位置に記憶された場合に、前記ログ情報の記憶を停止することを特徴とする請求項５に記載の画像処理回路。
【請求項７】
請求項１乃至６いずれか１項に記載の画像処理回路を含むことを特徴とする画像処理装置。
【請求項８】
演算装置から入力される制御信号に従ってハードウェアにより画像処理を実行する画像処理部を含む画像処理回路の制御方法であって、
前記演算装置から入力される制御信号を取得し、
前記画像処理のタイミングを規定するタイミング信号に基づき、前記制御信号をログ情報として記憶する期間を決定し、
前記演算装置から入力される制御信号を全てログ情報として記憶媒体に記憶させると共に、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄して新たなログ情報を記憶媒体に記憶させ、前記タイミング信号に基づいて決定された期間に入力された制御信号は破棄の対象から除外することを特徴とする画像処理回路の制御方法。
【請求項９】
前記演算装置から入力される制御信号を全てログ情報として記憶媒体の記憶領域の先頭から順に記憶させ、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄すると共に、記憶されているログ情報を前記記憶媒体の先頭から順に記憶し直し、新たに入力された制御信号を前記記憶媒体の記憶領域の最後尾に記憶させることを特徴とする請求項８に記載の画像処理回路の制御方法。
【請求項１０】
前記タイミング信号に基づいて決定された期間に入力された制御信号が前記記憶媒体の記憶領域において定められた位置に記憶された場合に、前記ログ情報の記憶を停止することを特徴とする請求項９に記載の画像処理回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路、画像処理装置及び画像処理回路の制御方法に関し、特に、画像処理回路内部の動作履歴の取得に関する。
【背景技術】
【０００２】
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
【０００３】
このような画像処理装置には、スキャナから入力された読取データの処理や、画像形成出力を実行するプロッタに入力する画像データの処理を行うハードウェア回路である画像処理ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が搭載されていることが一般的である。
【０００４】
このような画像処理ＡＳＩＣにおいては、動作確認等の目的のために回路内部の信号を取得する機能を設けることがある。例えば、半導体デバイス内部の状態を示す複数のモニタ信号を内部バスとは異なる転送経路を介して出力することにより、タイミングのずれなく信号を取得すると共に、回路内部のバスがロックした状態であっても信号を取得可能とする方法が提案されている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実際のシステムにおいて、上述した画像処理ＡＳＩＣ等の半導体デバイスはＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｉｎｇ  Ｕｎｉｔ）を介したソフトウェア制御に従って動作する。そのため、動作確認を行うべきシステムの障害は、ソフトウェア制御の要因とハードウェア内部の要因との２つの要因により発生する。
【０００６】
従来技術における半導体デバイス内の信号取得方法においては、半導体デバイス内部のハードウェアによるトリガによりハードウェア内部の信号（以降、「内部信号」とする）を外部のモジュールによりモニタしている。そして、ソフトウェアの制御とハードウェアの動作とは必ずしも連動していないため、外部のモジュールにより内部信号を取得したとしても、内部信号を取得したタイミングにおけるハードウェア内部の信号状態が取得するべき信号状態であるとは限らない。
【０００７】
本発明は、このような課題を解決するためになされたものであり、ハードウェア内部の信号を好適に取得可能とすることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の一態様は、演算装置の制御に従ってハードウェアにより画像処理を実行する画像処理回路であって、前記演算装置から入力される制御信号を取得する制御信号取得部と、前記演算装置から入力される制御信号に従って画像処理を実行する画像処理部と、前記画像処理のタイミングを規定するタイミング信号に基づき、前記制御信号をログ情報として記憶する期間を決定するログ記憶期間処理部とを含み、前記制御信号取得部は、前記演算装置から入力される制御信号を全てログ情報として記憶媒体に記憶させると共に、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄して新たなログ情報を記憶媒体に記憶させ、前記タイミング信号に基づいて決定された期間に入力された制御信号は破棄の対象から除外することを特徴とする。
【０００９】
また、本発明の他の態様は、画像処理装置であって、上記画像処理回路を含むことを特徴とする。
【００１０】
また、本発明の更に他の態様は、演算装置から入力される制御信号に従ってハードウェアにより画像処理を実行する画像処理部を含む画像処理回路の制御方法であって、前記演算装置から入力される制御信号を取得し、前記画像処理のタイミングを規定するタイミング信号に基づき、前記制御信号をログ情報として記憶する期間を決定し、前記演算装置から入力される制御信号を全てログ情報として記憶媒体に記憶させると共に、前記記憶媒体の容量が不足した場合に最も古いログ情報を破棄して新たなログ情報を記憶媒体に記憶させ、前記タイミング信号に基づいて決定された期間に入力された制御信号は破棄の対象から除外することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ハードウェア内部の信号を好適に取得可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る画像処理装置の構成を示す図である。
【図２】本発明の実施形態に係るシーケンス信号の例を示す図である。
【図３】本発明の実施形態に係る画像処理ＡＳＩＣの構成を示す図である。
【図４】本発明の実施形態に係る制御信号のタイミングを示す図である。
【図５】本発明の実施形態に係るログ情報の例を示す図である。
【図６】本発明の実施形態に係るログ情報の蓄積態様の例を示す図である。
【図７】本発明の実施形態に係るログ採取部の構成を示す図である。
【図８】本発明の実施形態に係るシーケンス信号に基づくタイミングの例を示す図である。
【図９】本発明の実施形態に係るログ情報の格納態様を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、スキャナ及びプロッタを有することにより複合機として構成される画像処理装置を例として説明する。本実施形態に係る画像処理装置は、スキャナから入力される読取画像及び画像形成出力を実行させるためにプロッタに入力する出力対象画像を処理する画像処理ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を含み、その画像処理ＡＳＩＣ内部の信号の取得態様に特徴を有する。
【００１４】
図１は、本実施形態に係る画像処理装置１の全体構成を示すブロック図である。図１に示すように、本実施形態に係る画像処理装置１は、スキャナ１０、プロッタ２０、コントローラボード１００及びＩＰＵ（Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）ボード２００を有する。スキャナ１０は、原稿を光学的に走査して原稿の読取画像を生成する原稿読取装置である。スキャナ１０において原稿を読み取る撮像装置としては、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や、ＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）を用いることができる。
【００１５】
プロッタ２０は、用紙に対して画像形成出力を実行する画像形成部である。プロッタ２０において用紙に画像形成出力を行う機構としては、電子写真方式やインクジェット方式等の画像形成機構を採用することができる。
【００１６】
コントローラボード１００は、画像処理装置１全体を制御する制御部であり、コントローラＣＰＵ１０１ＲＡＭ１０２及びコントローラＡＳＩＣ１０３を含む。ＣＰＵ１０１は演算手段であり、コントローラボード１００全体の動作を制御する。ＲＡＭ１０２は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ＣＰＵ１０１が情報を処理する際の作業領域として用いられる。
【００１７】
コントローラＡＳＩＣ１０３は、コントローラボード１００に搭載される各種の機能を接続する。コントローラＡＳＩＣ１０３には、ＣＰＵ１０１、ＲＡＭ１０２の他、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）のような不揮発性記憶媒体や、ディスプレイパネル等の表示部及び操作部が接続される。また、コントローラＡＳＩＣ１０３に搭載されたネットワークインタフェースを介して、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）やインターネット等に接続することが可能であり、ネットワークを介してＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）やサーバとの通信を行うことが可能である。
【００１８】
このような構成において、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＨＤＤ等の不揮発性記憶媒体に格納されたプログラムが、ＲＡＭ１０２にロードされ、それらのプログラムに従ってＣＰＵ１０１が演算を行うことにより、コントローラボード１００の機能が実現される。
【００１９】
ＩＰＵボード２００は、画像処理装置１において、スキャナ１０及びプロッタ２０を制御する画像処理制御部であり、エンジンＣＰＵ２０１、読取制御回路２０２、書込制御回路２０３及び画像処理ＡＳＩＣ２１０を含む。ＣＰＵ２０１は演算手段であり、ＩＰＵボード２００全体の動作を制御する。
【００２０】
読取制御回路２０２は、スキャナ１０が原稿を光学的に走査して生成した読取情報を取得し、画像処理を行って画像処理ＡＳＩＣ２１０に入力する。書込制御回路２０３は、プロッタ２０に画像形成出力を実行させる際に、画像形成出力対象の画像の情報を画像処理ＡＳＩＣ２１０から取得し、画像処理を行ってプロッタ２０に転送する。
【００２１】
画像処理ＡＳＩＣ２１０は、読取制御回路２０２から入力される読取画像の情報や書込制御回路２０３に入力する出力対象画像の情報をハードウェアによって処理する画像処理回路である。この画像処理ＡＳＩＣ２１０内部における信号の取得が本実施形態に係る要旨である。
【００２２】
ここで、画像処理ＡＳＩＣ２１０の動作タイミングを制御するシーケンス信号について図２を参照して説明する。図２は、画像処理ＡＳＩＣ２１０を含む画像処理装置における１ページ分の画像データの転送シーケンスを示すタイミングチャートである。即ち、図２に示す各信号が、本実施形態に係るタイミング信号である。図２に示すように、１ページ分の画像データの転送会に際して、まず１ページ分のデータ転送の開始を示すＦｒａｍｅ  Ｓｙｎｃｈ信号がアサインされ、続いて１ページ分のデータ転送期間を示すＦｒａｍｅ  Ｇａｔｅ信号が“Ｈｉｇｈ”から“Ｌｏｗ”に切り換わる。
【００２３】
Ｌｉｎｅ  Ｓｙｎｃｈ信号は、複数のラインによって構成される１ページ分の画像データのうち、１ライン分の画像データの転送期間を示すパルス信号である。このＬｉｎｅ  Ｓｙｎｃｈ信号のパルスとパルスの間に、画像データの転送を許可するＬｉｎｅ  Ｇａｔｅ信号が立下り、Ｄａｔａ信号によって１ライン分の画像データが転送される。Ｉｒｑ［ｘ：０］信号は、エンジンＣＰＵ２０１に対して割り込みを発生させるｘビットの割り込み信号であり、画像データの転送開始、ラインカウント割り込み、画像データの転送終了等の割り込みを発生させる。
【００２４】
例えば読取側の場合、Ｌｉｎｅ  Ｓｙｎｃｈ信号の１パルス間に１ライン分の読取画像データを転送する必要がある。次のパルスがこないとそのパルスに対応したラインの画像データもこない為、Ｌｉｎｅ  Ｓｙｎｃｈ信号のパルス間隔よりも速く次のラインの画像データを転送することはできない。
【００２５】
また、このパルス間隔の間に１ライン分の画像データの転送が完了しない場合、次のラインの画像データが入ってくることにより、未転送の画像データを損なうことになる。図１に示す本実施形態の構成においては、読取画像データを蓄積可能な記憶媒体はＲＡＭ１０２内に確保されているため、読取画像データがＲＡＭ１０２に格納されるまでは、Ｌｉｎｅ  Ｓｙｎｃｈ信号のパルス間隔に従って画像データを転送する必要がある。
【００２６】
他方、書込側の場合も、１ライン分の書込みデータをＬｉｎe  Ｓｙｎｃｈ信号のパルス間隔の間に転送する必要がある。書込側におけるＬｉｎｅ  Ｓｙｎｃｈ信号のパルス間隔は、プロッタ２０の画像形成出力の生産性に応じて定められており、読取側におけるパルス間隔とは異なる。
【００２７】
ＣＰＵを用いたシステムにおいてソフトウェアのデバッグを目的としたエミュレータとして、ＩＣＥ（Ｉｎ−Ｃｉｒｃｕｉｔ  Ｅｍｕｌａｔｏｒ）があり、組み込みソフトやシステムのデバッグに用いられている。ＩＣＥによってデバッグ情報として得られるのは、基本的にはＣＰＵによってソフト的に知り得る物に限られる。
【００２８】
例えば画像処理ＡＳＩＣ２１０の状態で知り得る情報は、ＣＰＵにハード的に結線されて伝えられる情報と、画像処理ＡＳＩＣ２１０内部に設けられたレジスタに格納されている情報である。このため、画像処理ＡＳＩＣ２１０内部において、上述したような態様によりＣＰＵに情報を提供するための仕組みが作り込まれていなければ、画像処理ＡＳＩＣ２１０の動作状態に応じた内部情報を得ることが難しい。
【００２９】
画像処理ＡＳＩＣ２１０においては、内部状態を表すレジスタや、割り込み信号、内部状態のモニタリング信号などを設けることによってシステムのデバッグに貢献するように作られているのが一般的である。しかしながら、画像処理ＡＳＩＣ２１０は、エンジンＣＰＵ２０１からの制御によって画像転送動作を開始すると、図２に示すような各種の信号に応じて自動的に処理を進めていく。これは、スキャナ１０及びプロッタ２０の動作特性上の制約であり、動作開始した後は１ページ間の処理を終えるまで停止不可能であることによる。
【００３０】
こうした背景から、画像処理ＡＳＩＣ２１０を含むシステム上で障害が発生した場合にＩＣＥによるデバッグを行うと、画像転送動作開始後の画像処理ＡＳＩＣ２１０の内部状態をリアルタイム知る方法はハード的に設けられた割り込み情報に限られる。即ち、画像処理ＡＳＩＣ２１０が画像転送動作を実行している間の細かな状態毎の情報をダイナミックに知ることは出来ない。
【００３１】
画像処理ＡＳＩＣ２１０内部に設けた記憶媒体に画像処理ＡＳＩＣ２１０内部の信号をタイミングに応じて蓄積しておき、蓄積された情報を後から解析することによって、画像処理ＡＳＩＣ２１０が画像転送動作を実行している間の細かな状態毎の情報を知ることは可能となる。しかしながら、画像処理ＡＳＩＣ２１０内部に搭載可能な記憶媒体の容量には限界があり、課題の完全な解決には至らない。
【００３２】
従来技術においては、画像処理ＡＳＩＣ２１０やコントローラＡＳＩＣ１０３のようなハードウェアの動作状態を外部にモニタ出力することでデバッグの一助にする仕組みが用いられている。この場合、取得可能なのはハード的な動作が主体となった情報のみであり、ソフトウェアによってＣＰＵがハードウェアに対してどのような制御を行ったかをリアルタイムに観測することは困難である。
【００３３】
本実施形態に係る要旨はこのような課題を解決するためのものであり、画像処理ＡＳＩＣ２１０内部において、図２に示すような夫々の信号が特定の状態の場合にのみ、エンジンＣＰＵ２０１から入力された制御信号を内部に設けられた記憶媒体に蓄積しておくことをその要旨とする。
【００３４】
次に、本実施形態に係る画像処理ＡＳＩＣ２１０の構成について図３を参照して説明する。図３に示すように、本実施形態に係る画像処理ＡＳＩＣ２１０は、ＣＰＵ  Ｉ／Ｆ２１１、複数のＨ／Ａ（Ｈａｒｄｗａｒｅ  Ａｃｃｅｌｅｒａｔｏｒ）２１２−１、２１２−２、２１２−３・・・２１２−ｎ（以降、総じてＨ／Ａ２１２とする）、ログ取得部２１３及びログＩ／Ｆ２１４を含む。
【００３５】
ＣＰＵ  Ｉ／Ｆ２１１は、エンジンＣＰＵ２０１からの制御信号を受け付けるためのインタフェースであり、エンジンＣＰＵ２０１から入力された制御信号に応じて画像処理ＡＳＩＣ２１０内に設けられたレジスタへのアクセスを行う。Ｈ／Ａ２１２は、画像処理ＡＳＩＣ２１０の主要機能である画像処理を実行するハードウェア回路である。夫々のＨ／Ａ２１２は、ＣＰＵ  Ｉ／Ｆ２１１を介したレジスタ制御によって処理対象の画像情報を取得し、ハードウェアによる画像処理を実行する画像処理部として機能する。
【００３６】
ログ取得部２１３は、内部に記憶媒体を有し、図２において説明した内部信号に基づいてエンジンＣＰＵ２０１からＣＰＵ  Ｉ／Ｆ２１１に入力される制御信号をログ情報として取得して蓄積する。このログ取得部２１３の機能が、本実施形態の要旨に係る機能である。ログＩ／Ｆ２１４は、ログ取得部２１３に蓄積されたログ情報を外部のＰＣ等に出力するために設けられるインタフェースであり、ＲＳ（Ｒｅｃｏｍｍｅｎｄｅｄ  Ｓｔａｎｄａｒｄ）−２３２Ｃ等が用いられる。
【００３７】
図４は、エンジンＣＰＵ２０１から画像処理ＡＳＩＣ２１０へのレジスタアクセス動作を示すタイミングチャートである。Ａｄｄｒｅｓｓ信号は、アクセスするべきレジスタを指定する番地情報である。Ｃｈｉｐ  Ｓｅｌｅｃｔ信号は、アクセスが有効であるタイミングを示す信号である。Ｒｅａｄ／Ｗｒｉｔｅ信号は、そのアクセスがリードアクセスであるかライトアクセスであるかを示す信号、即ち、アクセスの種類を示す信号である。そして、Ｗｒｉｔｅ  Ｄａｔａ信号及びＲｅａｄ  Ｄａｔａ信号は、リード、ライト夫々のアクセスにおいてやりとりされる情報である。
【００３８】
エンジンＣＰＵ２０１と画像処理ＡＳＩＣ２１０のＣＰＵ  Ｉ／Ｆ２１１との間でやりとりされる図４のような信号のうち、ログ採取部２１３は、図５に示すように“Ａｄｄｒｅｓｓ”、“Ｒｅａｄ／Ｗｒｉｔｅ”、“Ｄａｔａ”の信号内容を示す情報をログ情報として取得し、蓄積する。また、ログ採取部２１３は、複数のレジスタテーブルやＲＡＭなどを実装することで、図６のように複数のアクセス情報を蓄積することも可能である。
【００３９】
但し、上述したように、ログ採取部２１３内に実装可能な記憶媒体の容量には限界があり、図２に示すように１ページ分の画像情報が転送される期間であっても、エンジンＣＰＵ２０１とＣＰＵ  Ｉ／Ｆ２１１との間でやりとりされる全ての信号を蓄積することは現実的ではない。
【００４０】
また、全ての信号を蓄積した場合、蓄積された夫々のログ情報がどのようなタイミングの情報であるのかの判断が難しく、解析が困難となってしまう。これに対して、本実施形態に係るログ採取部２１３は、図２に示す夫々の信号に基づいて図５に示すログ情報を蓄積するタイミングを判断することにより、内部信号が所定の状態の期間のみログ情報を取得及び蓄積する。これにより、その後のログ情報の解析を容易化することが本実施形態に係る要旨である。
【００４１】
次に、本実施形態に係るログ取得部２１３内部の機能について、図７を参照して説明する。図７に示すように、本実施形態に係るログ取得部２１３は、バスモニタ部２１５、トリガ条件制御部２１６、ログメモリ２１７及びレジスタ制御部２１８を含む。バスモニタ部２１５は、エンジンＣＰＵ２０１とＣＰＵ  Ｉ／Ｆ２１１との間でやりとりされる制御信号を監視し、トリガ条件制御部２１６の制御に従って制御信号をログ情報として取得及び蓄積する制御信号取得部である。
【００４２】
トリガ条件制御部２１６は、図２において説明したシーケンス信号をモニタしており、シーケンス信号の状態が予め定められた状態になった場合に、バスモニタ部２１５がログ情報を取得、蓄積するように制御する。このトリガ条件制御部２１６の機能が本実施形態の要旨に係る機能であり、この機能により、エンジンＣＰＵ２１０が画像処理ＡＳＩＣ２１０を制御するための制御信号を所望のタイミングにおいてのみ取得、蓄積することが可能となる。即ち、トリガ条件制御部２１６が、ログ記憶期間処理部として機能する。
【００４３】
ログメモリ部２１７は、バスモニタ部２１５が取得したログ情報を記憶する記憶媒体である。レジスタ制御部２１８は、ログ採取部２１３を外部から制御するためのレジスタ等を制御する。ログメモリ部２１７に蓄積されたログ情報は、レジスタ制御部２１８を経由して読み出される。
【００４４】
トリガ条件制御部２１６におけるシーケンス信号の条件設定について、図８を参照して説明する。図８は、図２と同様に、１ページ分の画像転送処理におけるシーケンス信号を示すタイミングチャートである。図８に示すように、シーケンス信号夫々の状態に基づき、画像処理装置の動作状態を判断することが可能である。
【００４５】
例えば、図８に示す期間Ｔ１はアイドル期間であり、Ｆｒａｍｅ  Ｓｙｎｃｈ信号が立ち下がる前の期間である。また、期間Ｔ２は、画像転送開始の割り込み期間であり、Ｉｒｑ［ｘ：０］信号により、画像データの転送開始を示す割り込みが発生した期間である。期間Ｔ３は、画像転送開始の割り込み発生後、１ページ分のデータ転送開始を示すＦｒａｍｅ  Ｓｙｎｃｈ信号が立ち下がるまでの待機期間である。
【００４６】
期間Ｔ４は、Ｆｒａｍｅ  Ｓｙｎｃｈ信号による１ページ分の画像転送開始期間であり、ＦｒａｍｅＳｙｎｃｈ信号が立ち下がった後、Ｆｒａｍｅ  Ｇａｔｅ信号が立ち下がるまでの期間である。期間Ｔ５は第一の画像転送期間であり、Ｆｒａｍｅ  Ｇａｔｅ信号が立ち下がった後、Ｉｒｑ［ｘ：０］信号によってラインカウントの割り込みが発生するまでの期間である。
【００４７】
期間Ｔ６はラインカウント割り込み期間であり、Ｆｒａｍｅ  Ｇａｔｅ信号が立ち下がっている期間において、Ｉｒｑ［ｘ：０］信号によりラインカウントの割り込みが発生した期間である。期間Ｔ７は第二の画像転送期間であり、Ｆｒａｍｅ  Ｇａｔｅ信号が立ち下がっている期間において、Ｉｒｑ［ｘ：０］信号によりラインカウントの割り込みが発生した後の期間である。
【００４８】
期間Ｔ８は画像転送の完了処理の期間であり、Ｆｒａｍｅ  Ｇａｔｅ信号がネゲートされてから、Ｉｒｑ［ｘ：０］信号により画像転送完了の割り込みが発生するまでの期間である。期間Ｔ９は画像転送完了の割り込み期間であり、Ｉｒｑ［ｘ：０］信号により、画像データの転送完了を示す割り込みが発生した期間である。期間Ｔ１０は期間Ｔ１と同じアイドル期間であり、画像転送完了の割り込み期間が終了した後、彩度Ｆｒａｍｅ  Ｓｙｎｃｈ信号が立ち下がるまでの期間である。
【００４９】
例えば、ある状態表示用のレジスタのリード値に起因した障害が発生している場合におけるログ情報の解析を例とする。具体的には、対象のレジスタの制御条件として、画像転送中のリード値はシステムの特性上利用できないものであることを理由に、画像転送中のリードアクセスを禁止しているような条件が設定されており、障害の解析の中で本当に画像転送中にリードアクセスをしていないかどうかを確認したいという場合を想定する。
【００５０】
このような場合、蓄積するべきログ情報は、図８に示す期間Ｔ５、Ｔ７における該当のレジスタからのリードアクセスのログである。従って、トリガ条件制御部２１６に設定するトリガ条件としては、Ｆｒａｍｅ  Ｇａｔｅ信号の立下り後、Ｉｒｑ[ｘ：０]によりラインカウント割り込みが発生する前までの期間であること、Ｉｒｑ[ｘ：０]によるラインカウント割り込みが終了した後、Ｆｒａｍｅ  Ｇａｔｅ信号がネゲートされるまでの期間であることである。換言すると、トリガ条件制御部２１６は、Ｆｒａｍｅ  Ｓｙｎｃｈ信号の立下り後、Ｆｒａｍｅ  Ｇａｔｅ信号の立下りに基づいてログ記録期間の開始を判断する。
【００５１】
このようなトリガ条件をトリガ条件制御部２１６に設定した上で、障害の発生した動作を画像処理装置１に実行させることにより、ログメモリ部２１７には、期間Ｔ５、Ｔ７におけるエンジンＣＰＵ２０１からの制御信号のログ情報のみが格納される。そのため、ログメモリ部２１７に蓄積されたログ情報を解析することにより、対象のレジスタからのリード動作が発生したか否かを確認することが可能となる。
【００５２】
また、バスモニタ部２１５が監視している信号の条件として、Ａｄｄｒｅｓｓ信号が、対象のレジスタのアドレスであること、Ｒｅａｄ／Ｗｒｉｔｅ信号がリードを示すことを設定することにより、蓄積されるログ情報を更に絞り込むことが可能となる。
【００５３】
また、トリガ条件の設定態様としては、図８に示す内部信号に加えて、それらの回数や、ＯＮ／ＯＦＦの組み合わせ、信号のパターン、レジスタアクセス時のアドレス、アドレス範囲、Ｒｅａｄ／Ｗｒｉｔｅ、アクセス順などを含めて、それぞれを組み合わせることで、狙った条件の動作シーケンスをモニタリングすることが可能となる。
【００５４】
即ち、図８に示すいずれかの期間がログ情報の蓄積期間として設定され、その期間内に複数回のレジスタアクセスが発生するような場合、レジスタアクセスの回数をトリガ条件として指定することにより、所望のレジスタアクセスのみをログ情報として記憶することが可能となる。
【００５５】
以上説明したように、本実施形態に係る画像処理ＡＳＩＣ２１０においては、回路内部において制御信号をログ情報として蓄積するタイミングを、画像処理のタイミングを規定するタイミング信号に基づいて決定するため、ハードウェア内部の信号を好適に取得することが可能となる。
【００５６】
尚、上記実施形態においては、トリガ条件制御部２１６に設定されたトリガ条件が満たされた場合のみ、ログ情報を蓄積する場合を例として説明した。しかしながら、ログメモリ部２１７の容量に余裕がある場合は、トリガ条件が満たされたタイミングの前後のログ情報や、条件とは異なるアドレスへのアクセスまたは条件とは異なる種類のアクセスに関するログ情報をも蓄積しておくことにより、エラーの解析に役立てることができる。このような処理により、例えば、トリガ条件を絞り難い場合であっても、その前後で必ず発生する制御をトリガ条件として解析情報を採取することができる。
【００５７】
図９（ａ）〜（ｆ）は、上述したような処理においてログメモリ部２１７に格納されるログ情報の例を示す図である。図９（ａ）は、ログメモリ部２１７の全容量にログ情報が格納された状態を示す。図９（ａ）に示す状態から更にログ情報が格納される場合、記憶媒体であるログメモリ部２１７の容量が不足することとなる。
【００５８】
このような場合、バスモニタ部２１５は、図９（ｂ）に示すように、ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ，Ｆｉｒｓｔ  Ｏｕｔ）式で先に格納されたログ情報を破棄することにより新たなログ情報を格納するためのスペースを確保する。この際、ＦＩＦＯ式のログ蓄積を実現するため、バスモニタ部２１５は、先に格納されたログ情報を破棄した上で、残りのログ情報をログメモリ部２１７の記憶領域の先頭から順に記憶し直し、新たに入力された制御信号をログメモリ部２１７の記憶領域の最後尾に記憶させる。
【００５９】
尚、図９（ａ）、（ｂ）の処理においては、アドレスによって情報の新旧がわかるように、破棄したアドレスに次に古い除法を逐次送るＦＩＦＯ動作を行うことが好ましい。また、用途によっては、ログメモリ部２１７の容量が一杯になった時点でそれ以降のログ情報を破棄する態様も考えられる。これらの態様は、レジスタ制御部２１８を介したレジスタ設定によって切り替え可能とすることが好ましい。
【００６０】
図９（ｃ）は、図９（ａ）、（ｂ）のようなＦＩＦＯ式のログ蓄積を行う場合において、トリガ条件を満たすログ情報（以降、「トリガ条件ログ情報」とする）が新たに格納された状態を示している。バスモニタ部２１５は、上述したようなＦＩＦＯ式のログ蓄積を行う場合において、このトリガ条件ログ情報を破棄の対象から除外することにより、トリガ条件に合致するログ情報を確実に残すことができる。更に、バスモニタ部２１５は、トリガ条件ログ情報を蓄積した場合、それを基準としてその前後のログ情報を設定に従って処理することにより、ユーザの意図に沿ったログ蓄積を行ってユーザの利便性を向上する。
【００６１】
図９（ｄ）は、トリガ条件ログ情報の前後のログ情報を同程度に蓄積する場合を示す図である。この場合、図９（ｄ）に示すように、バスモニタ部２１５は、トリガ条件ログ情報を蓄積した後もＦＩＦＯ式にログ情報の蓄積を続け、トリガ条件ログ情報がログメモリ部２１７の全容量における中間地点まで移動されたタイミングでログ情報の蓄積を停止する。これにより、トリガ条件ログ情報の前後のログ情報を同程度に蓄積することが可能となる。
【００６２】
図９（ｅ）は、トリガ条件ログ情報よりも前のログ情報を多く蓄積する場合を示す図である。図９（ｅ）の場合、バスモニタ部２１５は、トリガ条件ログ情報を蓄積した後、更に２つのログ情報を蓄積した時点でログ情報の蓄積を停止する。これにより、トリガ条件ログ情報よりも前のログ情報を多く残すことができる。尚、図９（ｅ）は一例であり、トリガ条件ログ情報を蓄積した後に３つ以上のログ情報を蓄積しても良いし、トリガ条件ログ情報を蓄積した時点でログの蓄積を停止しても良い。
【００６３】
図９（ｆ）は、トリガ条件ログ情報よりも後のログ情報を多く蓄積する場合を示す図である。図９（ｆ）の場合、バスモニタ部２１５は、トリガ条件ログ情報を蓄積した後、ＦＩＦＯ式にログ情報の蓄積を続け、トリガ条件ログ情報よりも前のログ情報が２つになった時点でログ情報の蓄積を停止する。これにより、トリガ条件ログ情報よりも後のログ情報を多く残すことができる。尚、図９（ｆ）は一例であり、トリガ条件ログ情報よりも前のログ情報を３つ以上残しても良いし、トリガ条件ログ情報よりも前のログ情報が全て破棄された時点でログの蓄積を停止しても良い。
【符号の説明】
【００６４】
１  画像処理装置
１０  スキャナ
２０  プロッタ
１００  コントローラボード
１０１  コントローラＣＰＵ
１０２  ＲＡＭ
１０３  コントローラＡＳＩＣ
２００  ＩＰＵボード
２０１  エンジンＣＰＵ
２０２  読取制御回路
２０３  書込制御回路
２１０  画像処理ＡＳＩＣ
２１１  ＣＰＵ  Ｉ／Ｆ
２１２  Ｈ／Ａ
２１３  ログ採取部
２１４  ログＩ／Ｆ
２１５  バスモニタ部
２１６  トリガ条件制御部
２１７  ログメモリ部
２１８  レジスタ制御部
【先行技術文献】
【特許文献】
【００６５】
【特許文献１】特開２０１０−２７８２５５号公報
【図１】
0005910162.tif 000002
【図２】
0005910162.tif 000003
【図３】
0005910162.tif 000004
【図４】
0005910162.tif 000005
【図５】
0005910162.tif 000006
【図６】
0005910162.tif 000007
【図７】
0005910162.tif 000008
【図８】
0005910162.tif 000009
【図９】
0005910162.tif 000010