(57)【特許請求の範囲】
【請求項１】
サイリスタのカソード側（１０２）の上の主ゲート構造（３０６）と、
前記サイリスタの前記カソード側の上の短絡パターンに配置された複数の局所のエミッタ短絡ドット（１２８）と、
を具備し、
前記主ゲート構造は、前記カソード側の面の中央領域から、円周領域へ向けて伸びる長手の主ゲート梁（３１６）を具備し、
隣接する主ゲート梁（３１６）は、関連する間に入る中間線（３１４）に関してある距離を持って配置され、
前記短絡パターンは、関連する中間線（３１４）に近い領域（３１２）よりも、主ゲート梁に近い領域（３１０）においてより均一である、
位相制御サイリスタ（１００）。
【請求項２】
前記エミッタ短絡ドット（１２８）は、３０から５００μｍの間、特に５０と４００μｍとの間、特に１００と４００μｍとの間、の直径を持つ、請求項１の位相制御サイリスタ。
【請求項３】
前記エミッタ短絡ドット（１２８）は、前記主ゲート梁に近い領域（３１０）において総面積の２．５％から８％までの表面積を持つ、請求項１又は２の位相制御サイリスタ。
【請求項４】
前記エミッタ短絡ドット（１２８）は、前記関連する中間線（３１４）に近い領域（３１０）において総面積の８％から２０％まで、特に１０から２０％、の表面積を持つ、請求項１乃至３のいずれか１項の位相制御サイリスタ。
【請求項５】
エミッタ短絡ドット（１２８）のドット数は、前記主ゲート梁に近い領域（３１０）において１２から１００００／ｃｍ2の間、特に１００から３５００／ｃｍ2の間である、請求項１乃至４のいずれか１項の位相制御サイリスタ。
【請求項６】
エミッタ短絡ドット（１２８）のドット数は、前記関連する中間線に近い領域（３１０）において４０から３００００／ｃｍ2の間、特に少なくとも２００／ｃｍ2である、請求項１乃至５のいずれか１項の位相制御サイリスタ。
【請求項７】
前記主ゲート梁（３１６）に近い領域における前記エミッタ短絡ドット（１２８）は、実質的に同じ間隔を持つ、請求項１乃至６のいずれか１項の位相制御サイリスタ。
【請求項８】
前記主ゲート梁（３１６）に近い領域における前記エミッタ短絡ドット（１２８）は、実質的に同じサイズを持つ、請求項１乃至７のいずれか１項の位相制御サイリスタ。
【請求項９】
前記主ゲート梁（３１６）に近い領域における前記短絡ドットは、前記関連する中間線（３１４）に近い領域における前記エミッタ短絡ドット（１２８）よりも、大きい間隔又は小さいサイズの少なくとも１つを持つ、請求項１乃至８のいずれか１項の位相制御サイリスタ。
【請求項１０】
前記隣接する主ゲート梁（３１６）は、前記関連する間に入る中間線（３１４）に関して対称で配置される、請求項１乃至９のいずれか１項の位相制御サイリスタ。
【請求項１１】
前記主ゲート梁（３１６）は、前記中央領域から前記円周領域へ向けて低減するように梁の幅が、先細である、請求項１乃至１０のいずれか１項の位相制御サイリスタ。
【請求項１２】
前記梁の幅は、前記中央領域から前記円周領域へ向けて連続的に減少する、請求項１１の位相制御サイリスタ。
【請求項１３】
前記カソード側のパイロットサイリスタ（１２０）をさらに具備し、
前記パイロットサイリスタは、前記主ゲート梁（３１６）の領域へ伸びる長手のパイロットゲート梁を備えるパイロットゲート構造（３１８、３２０）を具備する、請求項１乃至１２のいずれか１項の位相制御サイリスタ。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、サイリスタのカソード側に配置された複数の局所(ローカル)のエミッタ短絡（ショート）ドットに加えて、主ゲート構造を持つ位相制御サイリスタに関する。
【技術背景】
【０００２】
サイリスタは、時々、シリコン制御整流子（ＳＣＲ）とも呼ばれ、ターンオン電圧によって順方向バイアスされる場合、かつ、正ゲート電流がゲート端子へ供給される場合に、ターンオンされることができるスイッチングデバイスである。サイリスタは、その時、電流がアノードからカソードへ流れる順方向導電状態にあると言われる。他方で、サイリスタは、高い正電圧が阻止（ブロック）できることを意味する順方向阻止状態になることもできる。逆方向では、サイリスタは、ターンオンできない。サイリスタの設計は逆方向阻止としてもよく、この逆方向阻止は順方向オフ状態にあるとして逆方向でおよそ同じ電圧を阻止することができること意味し、又は非対称の、逆方向で仮想的に阻止能力を持たないことを意味する。位相制御の適用は、一般に、逆方向阻止能力を要求するので、位相制御サイリスタ（ＰＣＴ）は、典型的に、逆方向阻止である。
【０００３】
高電源の適用に対して、サイリスタは、例えば４又は５インチの直径を持つ円形の半導体ウェハに基づいて、開発されている。しかしながら、進歩したサイリスタの適用は、例えば６インチウェハに基づいてさらに大きなサイリスタの設計を要求する。そのような大きいサイリスタの設計に対して、以前のより小さいサイリスタの設計を単にスケールアップすることは十分ではない場合があることが認められる。増加するサイリスタの直径により、さらなる効果がサイリスタオペレーションへの影響を増す場合がある。例えば、サイリスタオペレーションの間の冷却特性と同様に、同等の順方向阻止能力又はターンオン特性で、より高い定格電流のためのより大きいサイリスタは、サイリスタの寸法に比例するスケールで達成されない場合がある。
【０００４】
ドイツ特許（ＤＥ１９５４６６５）は、スター型主ゲート構造を持つ整流子を示す。主ゲート構造の２つのストライプの間において、エミッタ短絡は、モミの木の形式で配置される。主ゲート構造に近い領域に配置されたエミッタ短絡はない。そのようなモミの木構造は粗い構造を与える。枝の分配は、あまりに粗すぎるので、より大きい装置に必要な方法で、阻止能力およびターンオン特性に十分な影響を及ぼさないため、その粗い構造はより大きな装置に対して使用できない。
【０００５】
米国特許（ＵＳ４９０３１０５）は、２つのサイリスタを含むトライアックについて記述する。これらのサイリスタ間の境界において、最大で２つのエミッタ短絡ストライプが配置される。ストライプは切り刻まれたストライプとして形成されてもよい。切り刻まれたストライプは、少なくとも３０％のストライプＰドープがなされる。すなわち、ｐドープされた領域の間のエリアは、ストライプのｐ／ｎエリアの反復長の７０％未満の長さを持つとしてもよい。サイリスタ間のこれらのエミッタ短絡の配置は、互いからサイリスタを分けるために必要である。これはトライアックのオペレーションのために必要である。
【発明の概要】
【０００６】
本発明の目的は、拡大されたサイリスタ直径を持つにも関わらず有利なサイリスタオペレーション特性を可能にする設計による位相制御サイリスタを提供することであるとしてもよい。
【０００７】
そのような目的は、請求項１によって定義されるようなサイリスタによって解決されるとしてもよい。有利な実施形態は従属の請求項で与えられる。
【０００８】
本願発明のある局面にしたがって、新しい設計を持つ位相制御サイリスタが提案される。サイリスタは、サイリスタのカソード側の主ゲート構造と、サイリスタのカソード側の短絡パターンに配置される複数の局所のエミッタ短絡ドットとを具備する。そこで、主ゲート構造は、カソード側の面の中央領域から円周領域へ向けて伸びる長手（longitudinal）の主ゲート梁（ビーム）を具備する。隣接する主ゲート梁は、関連する間に入る中間線に関してある距離を持って配置される。そこで、短絡パターンは、関連する中間線に近い領域よりも、主ゲート梁に近い領域で、より均等である。
【０００９】
本発明の要点は、次のアイデアに基づくものとして見られてもよい：さらに以下で詳細に説明されるように、サイリスタのオペレーション特性は、パラメータの多様性に依存してもよい。例えばサイリスタの阻止能力及び／又はターンオン特性に影響を及ぼすそのようなパラメータのうちの１つは、サイリスタのカソード側のドット型の局所のエミッタ短絡の空間的な分布と同様に、主ゲート構造の設計又は配置としてもよい。
【００１０】
主ゲート構造は、サイリスタのターンオンの間、電子正孔プラズマの形態に著しく影響を及ぼす場合がある。プラズマの形態は、主ゲート構造からスタートし、全カソード側面にわたって横に広がる場合がある。
【００１１】
他方で、複数の局所のエミッタ短絡は、残りのカソード側の面にわたって配置されたドットの形で提供されてもよい。短絡ドットパターンの設計は、ターンオン特性とともに、静的および動的の双方で順方向阻止能力に影響を及ぼす場合がある。
【００１２】
主ゲート構造の設計と短絡ドットパターンの設計とが異なる方法で、サイリスタオペレーション特性に影響を及ぼす場合があるために、サイリスタのカソード側の改善された設計又はレイアウトは、そのような様々な影響の間でトレードオフを考慮に入れなければならない場合がある。有利なサイリスタ特性は、隣接する主ゲート梁の間の関連する中間線に近い領域よりも、主ゲート梁に近い領域においてより均等な短絡パターンを使用することにより、実現されてもよい。換言すれば、ドットパターンの均等さは、主ゲート梁からさらに離れた領域よりも、主ゲート梁に近い領域においてより高くすることができる。
【００１３】
短絡パターンの「均等」とは、サイリスタのカソード側のある表面領域内であるエミッタ短絡を形成するドットが、大体一定サイズ及び／又は間隔を持つことを意味する。換言すれば、「均等」とは、短絡ドットのサイズと隣接する短絡ドットの間の距離が面領域にわたって実質的に同じであることを意味するとしてもよい。これは、また、短絡ドットの密度が実質一定であることを意味するとしてもよい。次に、「均等でない」とは、ドットのサイズ又は隣接した短絡ドットの間の間隔のうちの少なくとも１つが面領域にわたって著しく変わってもよいことを意味するとしてもよい。エミッタ短絡ドットの密度は、表面積あたりのドット数、又は、表面積あたりのドットの表面サイズ、として表現されてもよい。「面」は、カソード金属化に向かうドットの側であるとする。すなわち、それは、カソード側の平面に配置される。
【００１４】
換言すれば、短絡ドットのサイズ及び隣接の短絡ドットの間の間隔は、主ゲート梁に近い領域内で実質的に一定であるが、そのような間隔は、主ゲート梁からさらに離れた、すなわち隣接する主ゲート梁の間の関連する中間軸に近い領域でより変化するとしてもよいことが、有利として発見された。
【００１５】
同様に、短絡ドットのサイズは、主ゲート梁に近い領域内で実質的に一定としてもよいが、関連する中間線に近い領域において、短絡ドットのサイズがより変換するとしてもよい。
【００１６】
この発見は、次の理解から発展された：主ゲート構造と短絡パターンとを備えるサイリスタのカソード側の設計において、エミッタ短絡ドットが短絡パターンにおいてある不均等を持って配置されることは、一般的に回避されなくてもよいことが観察された。これは、主ゲート構造の設計が特定のサイリスタオペレーション特性を最適化するために最適に接近すべきである一方で、同時に、そのような主ゲート構造設計が、また、最適の短絡パターンの設計に影響を及ぼす事実のためである場合がある。したがって、エミッタ短絡ドットが全カソード側の面にわたって均等の短絡パターンにより提供されなくてもよい場合として、カソード側の面のどこかで、いくらかのパターンの不均等を受け入れる必要があるとしてもよい。そのようなパターンの不均等が、可能な限り、主ゲート構造から離れて配置された場合に、サイリスタオペレーション特性にあまり有害ではない場合があることが観察された。換言すれば、パターンの不均等は、主ゲート構造に近い領域で防止されるべきであり、隣接する主ゲート梁の間の関連する中間線に近い領域のように、より遠い領域で受け入れられる場合がある。
【００１７】
例えば、主ゲート梁に近い領域における短絡ドットは、関連する中間線に近い領域の短絡ドットより大きい間隔を持つとしてもよい。例えば、主ゲート梁に近い領域において、短絡ドットの間隔とサイズとは、短絡ドットパターンが最適に近く、短絡ドット密度が最適の低い値に近くなるように、選択されるとしてもよい。そのような短絡ドットの低密度、すなわち、小さいドット又は大きい間隔のうちの少なくとも１つは、例えば、主ゲート構造から残りのカソード側の面へ向かって起こされるプラズマの広がりを改善することができる。他方で、主ゲート構造から離れて、短絡パターンは、パターンの不均等がそのような離れた領域でそれほど有害ではない場合に、変化してもよい。短絡ドット密度が特定の最適値より下に落ちるべきでない場合に、追加短絡ドットは、第１の主ゲート梁に近いある領域から、第２の隣接する主ゲート梁に近い近接する第２の領域への移行を「滑らかにする」ために、そのような離れた領域に配置されるとしてもよい。次に、増加する短絡ドット密度は、短絡ドットの低減された間隔又は増加されたサイズのうちの少なくとも１つを意味するとしてもよい。
【００１８】
短絡の存在は、高いｄｖ／ｄｔが適用された場合に、望まれないサイリスタのトリガリングを妨げる。それらは、また、サイリスタがゲートパルスを適用することによってターンオンされた場合に、プラズマの広がりを妨げる。短絡が均等に配置された事実により、プラズマは均等的に広がる。短絡パターンにおけるただ一つの不均等は、プラズマが反対の位置から対称線（関連する中間線）に到着するのでプラズマの広がりをストップする、増幅主ゲート梁の間の、対称線（関連する中間線）にそっている。したがって、関連する中間線に近い短絡パターンにおいて不均等を配置することは有利である。
【００１９】
隣接する主ゲート梁がそれぞれ関連する間に入る中間線に関して対称に配置されることは、有利とすることができる。換言すれば、中間線は、２つの隣接する主ゲート梁の設計に対して対称の線とすることができる。例えば、偶数の主ゲート梁は、スター又は雪片の形で、カソード側の面の中央部から円周部へ伸びるとしてもよい。対称は、カソード側の面の設計を単純化することができる。対称の線は、関連する主ゲート梁から最大距離で離れることができるため、そのような対称線の領域において、短絡パターンの不均等は、受け入れられる。当然に、さらに、主ゲート梁の奇数は可能である。
【００２０】
さらなるアイデアにしたがって、主ゲート梁は，先細とすることができる。そこで、梁の幅は、カソード側の面の中央領域から円周領域へ向けて縮小してもよい。したがって、主ゲート梁の局所の幅は、標準のサイリスタオペレーションの間に、局所の電流密度に適応されるとしてもよい。換言すれば、主ゲート梁の金属化は、電流密度がそのような金属化にわたって実質的に一定に維持されるように、設計されてもよい。ゆえに、ターンオン電流は、ターンオン線の長さ当たり一定としてもよい。これは、規則的に先細の梁、すなわち、中央領域から円周領域に向かって連続的に減少する梁の幅、を導くことができる。したがって、間隔がセーブされ、主サイリスタエミッタの面積が最適化される。
【００２１】
先細の主ゲート梁のこのアイデアは、また、特別に適応された短絡パターンの上述されたアイデアと無関係に実現されることができることは、注目されることができる。しかしながら、提案された特別に適応された短絡パターンは、主ゲート梁の幾何学形状の自由度を増加し、主ゲート梁の幾何学形状の有利な適応が容易に取得可能とすることができる。
【００２２】
さらなるアイデアにしたがって、位相制御サイリスタは、カソード側のパイロットサイリスタを具備し、パイロットサイリスタは、パイロットゲート構造を具備する。このパイロットゲート構造は、主ゲート梁の領域へ伸びる長手のパイロットゲート梁を具備する。パイロットのエミッタ層は主ゲート梁の広い部分へ伸びてもよいため、パイロットサイリスタからの電子正孔プラズマは、ある場合に、過負荷をできるかぎり防止する主ゲート梁へ伸びるとしてもよい。
【図面の簡単な説明】
【００２３】
発明の実施形態は、添付された図面に関する次の文でより詳細に説明されるだろう。記述された実施形態は、例のみとして意味され、発明を限定しないものとする。図面は、単に概略的であるが、一定の尺度で描かれていない。一般に、似ている、または、似た機能の部分は、同じ参照符号を与えられる。
【図１】図１は、位相制御サイリスタのドーピング領域とコンタクト配置との断面図を示す。
【図２】図２は、増幅ゲート構造を持つ位相制御サイリスタの断面図を示す。
【図３】図３は、カソードエミッタ短絡を持つ位相制御サイリスタの一部の断面図を示す。
【図４】図４は、図３の位相制御サイリスタの短絡ドットパターンの上への上面図を示す。
【図５】図５は、既存設計による位相制御サイリスタのカソード側の面でリン−ドープされた領域(白色領域)を定義するためのｎ+-マスクを示す。
【図６】図６は、図５に示すマスクの部分の拡大図を示す。
【図７】図７は、本願発明の実施形態に係る改善された設計による位相制御サイリスタのカソード側の面でリン−ドープされた領域(白色領域)を定義するためのｎ+-マスクを示す。
【図８】図８は、図７に示すマスクの部分の拡大図を示す。
【好適な実施形態の詳細な説明】
【００２４】
まず、位相制御サイリスタ（ＰＣＴ）のいくつかの基本原理と続いてここで使用される用語と表現の定義とが、図１−４に関して与えられるだろう。
【００２５】
図１は、シンプルなサイリスタ１００の断面を概略的に示す。サイリスタは、交互の導電型、すなわち、ｎｐｎｐ層の積層構造を持つ半導体材料の４つの層を具備する。サイリスタ１００のカソード側１０２からアノード側１０４の順で、サイリスタは、まず、ｎ+-ドープカソードエミッタ層１０６を具備する。次に、ｐ-ドープベース層１０８及びｎ--ドープベース層１１０が後に続く。最後に、ｐ-ドープアノード層１１２が配置される。ｎ+-カソードエミッタ層１０６は、カソード金属化１１４によってコンタクトされる。ｐ-アノード層１１２は、アノード金属化１１６によってコンタクトされる。ｐ-ベース層１０６は、ゲート金属化１１８によってコンタクトされる。
【００２６】
正電圧がアノード金属化１１６とカソード金属化１１４との間に印加された場合に、サイリスタ１００は、阻止状態（オフ状態）と導通状態（オン状態）との間でスイッチされることができる。電流がゲート金属化１１８へ供給されない限り、サイリスタは阻止状態のままだろう。しかしながら、サイリスタがゲート１１８に電流を供給することがトリガされた場合、電子はカソードからアノードへ流れて注入され、それらが正孔注入に導かれ、電子正孔プラズマはｐ-ベース層１０８およびｎ-ベース層１１０に生じ、サイリスタを導通状態に切り替えることができる。順方向の電圧が印加される限り導通状態は維持されることができ、アノード金属化１１６とカソード金属化１１４との間に印加される電圧がオフ又はさらに逆に切り換えられた場合に、単に停止されるだろう。逆の、アノードとカソードとの間に負電圧が印加されると、サイリスタはその阻止状態(オフ状態)に移り、ゲート電流を再び印加することによって再びトリガすることにより、導通状態（オン状態）へ単に切り換えることができる。しかしながら、その十分な阻止能力を得るために、逆方向電圧が、静止時間ｔqと呼ばれるある持続時間の間印加されなければならず、以前に注入された電子正孔プラズマは、再結合プロセスのために消失し、それによりデバイスの阻止能力が可能になる。
【００２７】
図１に示すようなサイリスタ１００をトリガするために、実質のゲート電流は必要とされるだろう。容易な改良が補助サイリスタの集積化からなるとしてもよい。主ゲートと図２に示されるようなサイリスタ１００’のアノードとの間のその補助サイリスタは、専門家によく知られている。補助サイリスタは、代替的に、パイロットサイリスタ又は増幅ゲート構造と呼ばれてる場合がある。そこに、補助ゲート１３０は、補助サイリスタ１２０の領域のｐ-ベース１０８とコンタクトする。補助サイリスタ１２０は、さらなるｎ+-エミッタ層１２２も具備する。このさらなるｎ+-エミッタ層１２２は、補助サイリスタのさらなるカソード金属化１２４によってコンタクトされる。補助サイリスタのさらなるカソード金属化１２４は、主サイリスタ１２６の領域の基礎をなるｐ-ベース層１０８とコンタクトする主ゲート金属化１１８に本質的に接続される。主サイリスタ領域１２６内に具備されるｎ+-エミッタ層１０６は、主サイリスタのカソード金属化１１４によってコンタクトされる。典型的には、補助サイリスタ１２０のさらなるカソード金属化１２４は、サイリスタ１００’の外部からアクセス可能ではない。
【００２８】
例えば、パイロットサイリスタ構造は、中央ゲートと主サイリスタとの間に統合される。中央ゲートでは、パイロットサイリスタはさらなるｎ+-エミッタ層１２２を持ち、主サイリスタに向けて、ｐ+-エミッタ層を持つ。これらの層は金属化によって互いに接続される。ｐ+-エミッタ層は、さらなるｎ+-エミッタ層１２２のための境界上の要点として働く。ｎ+-エミッタ層１２２の電流は、金属化によって正孔電流に変換される。正孔電流は、再び主サイリスタ用の注入電流として働く。ｐ+-ドープエミッタ層は正孔電流を運び、正孔電流は、主サイリスタの反対のセクションを注入する。円周のｐ+-エミッタ層はこの目的に十分である。電荷拡散は金属化を経由して達成される。さらに、さらなるｎ+-エミッタ層１２２の中に存在する短絡があってもよい。
【００２９】
ところが、高いゲートオーバードライブ要因、すなわち、利用されたゲート電流と最小のゲートトリガ電流との比率は、サイリスタ１００’のトリガリングをスピードアップする場合があり、さらなる改良が本質的にこのプロセスを支援してもよい。図２から見られるように、主サイリスタ１２６のトリガされた状態、すなわち、注入された電子正孔プラズマは、通常のように、サイリスタ１００’の中心で約１ｃｍの直径のリングでもよい補助サイリスタ１２０の境界でスタートする。その後、プラズマは、数ミリセカンドかかる場合がある、全体のサイリスタエリアへ広がらなければならない。この後のみ、サイリスタは、安定したオン状態の順方向電圧特性を示すだろう。サイリスタデバイスのエリア要素への最大距離を短くするために、図５に示され、さらに以下でより詳細に記述される、分割された増幅ゲート構造が使用されてもよい。これは、主サイリスタのゲートドーピングが図５で例示されるようなより複雑な構造を持つとしてもよいこと、及び、広い面積のＰＣＴに一般的に使用される例えばＴゲート設計を具備するとしてもよいことを意味する。そのようなＴゲート設計は、プラズマの広がりに対する距離を実質的に短くすることができ、それにより、サイリスタは、ゲートトリガパルスの後、約１ｍｓによって十分ターンオンされることができる。プラズマの拡散は、すでに実質的に順方向の電流があり、まだ高い阻止電圧がある間の時間に関連付けられる場合があるので、このターンオン持続期間はターンオンエネルギーロスに強い影響を持つ場合がある。
【００３０】
図２に示されるように、均質的にドープされたｎ+-カソードエミッタ層１０６を具備するサイリスタ１００’は、正電圧変化ｄｖ／ｄｔを備えた過渡現象に非常に敏感な場合がある。順方向特性を著しく妨害することなく、ｎ+-エミッタ層の小さな領域がカソードエミッタ層１０６において省略され、対応するｐドープベース層１０８が図３に示されるようにカソード金属化１１４で金属化されたカソード側の面１０２に達する場合、この不利益は緩和される場合がある。カソード側１０２のｎ+-ドーピングの省略を持つｐ-ドープされた領域は、カソードエミッタ短絡１２８がカソード接合を短絡させるとして、典型的に、カソードエミッタ短絡１２８と呼ばれる。エミッタ短絡１２８は、ｐ-ベース-エミッタ接合をわたってオーム短絡を形成してもよく、低電流密度で、すなわち、順方向阻止が必要とされるすべての位相において、電流の重要な部分を導電してもよい。したがって、望まれないｄｖ／ｄｔトリガリングは、最も実用的な場合において回避されることができる。
【００３１】
図４の上面図に示されるように、エミッタ短絡１２８は、全カソード側の面１０２にわたって規則的なパターンで配置された小さいドットの形式で提供されてもよい。短絡１２８は、軸のトリガリングの振る舞いに影響を及ぼすだけでなく、よい短絡設計は速い横のプラズマ拡散速度も生じることができ、したがって、高い許容電流変化ｄｉ／ｄｔを結果として生じる場合がある。短絡密度が最小値より下となる位置がないことはとても重要であるとしてもよい。なぜなら、この位置は、ターンオフ後に、順方向阻止電圧の再印加の間、弱いスポットを形成する場合があるためである。
【００３２】
ドットの直径の例、すなわち、表面のドットの最も大きい拡大、は、３０μｍから５００μｍまでの間、例えば５０から４００μｍの間、例えば１００から４００μｍの間としてもよい。ドットの表面積は、エミッタ短絡ドットと互い違いのカソードエミッタ層の領域の総表面積の２．５％から２０％である。それは、１２短絡エミッタドット／ｃｍ2から３００００ドット／ｃｍ2の間がカソードサイドに配置されることを意味する。例えば、もし、ドットが小さければ、ドットが大きな直径を持っている場合より、より多くのドットが存在するだろう。
【００３３】
例えば、隣接している主ゲート梁に近いエリアで、ドットは、合計面積の２．５％から８％までの面積をカバーするだろう。ところが、関連する中間の中央線に近いエリアでは、その密度は２０％まで、例えば８％から２０％の間、又は、同等に１０％から２０％の間になるだろう。
【００３４】
密度がより低く主ゲート梁により近い場合、ドットの数は、１２から１００００／ｃｍ2、例えば少なくとも１００／ｃｍ2から３５００／ｃｍ2となるだろう。
【００３５】
密度がより高く関連付けられる中央線により近い場合、ドットの数は、４０から３００００、例えば少なくとも２００／ｃｍ2の間で変化するだろう。
【００３６】
したがって、図３及び図４に関して上述されたような短絡パターンを含むのと同様に、図２に関して上述されたような増幅ゲート構造を含むカソード側１０２の面の上のドーピング構造の設計は、例えば、順方向阻止能力、トリガ速度、静止時間、及びｄｖ／ｄｔのような過渡特性に関する満足なサイリスタのオペレーション特性を得るために最適化されなければならないことは、明白である。
【００３７】
以下において、発明の局面は、図５−８に関して記述されるだろう。図は、サイリスタ１００のカソード側１０２の面でｎ+-型エミッタ領域１０６を定義するために使用されることができる拡散（diffusion）マスクパターンを示す。図において、白領域は、ｎ+-型ドープエミッタ層１０６を得るためにリンによりドープされてもよいエリアを示す。図５及び図６は、従来のマスク設計を示す。図７及び図８は、本発明の実施形態に係るサイリスタに対するマスク設計を示す。従来設計の構造と発明の実施形態に係る設計との比較によって発明の詳細を議論する前に、そのような創造性のある詳細の基礎となるいくつかの考察が議論されるだろう。
【００３８】
以下での開示は、主に、非常に大規模なＰＣＴ設計のためのマスクセットの設計における多くの質的改善について記述する。それは、主に、サイリスタのゲートの側での横（lateral）の構造を扱い、開始するシリコンウェハ設計、拡散、ウェハエッジコンタリング(例えばビベリング)又はパッシべーションに関する任意の疑義ではない。本開示の設計は、特に、電圧クラス又はデバイス適用と無関係に、増幅ゲート構造を備えた大きなサイリスタに役立つ。さらなる目標は、一方の側で、オン状態電圧とピーク電流との間の良好な関係とともに、よいｄｉ／ｄｔ性能及び低いターンオンエネルギーを得ることにあるとしてもよく、さらに、他方の側で、回復時間、すなわち静止時間ｔqでそれぞれ回路の電流方向の転換される逆方向回復電荷を得ることにあるとしてもよい。
【００３９】
サイリスタの十分な阻止能力を得るために、ｐｎｐ-構造の全漏れ電流は、カソード金属化１１４へ、ｐベース層１０８のｐ-コンタクトエリアを経由して、十分に低いオーム抵抗で、カソード側(すなわち正孔電流)で導かれるべきであり、それにより、電子が注入されない。この目的のために、エミッタ短絡１２８の高い最小濃度が望まれる場合がある。
【００４０】
ターンオンプロセスは、電子正孔プラズマの横の広がり（lateral spreading）を要求する。したがって、適切なｎ+-エミッタ層設計は、電子を注入するために見つけられなければならず、それによって、ｎ+-エミッタ層も横にそって広がるプラズマフロントを生成し、それにより、最後に、導通された主カソードエミッタの全面が導通状態にスイッチされる。このプラズマの広がりのプロセスは、エミッタ短絡１２８によって妨害されてもよい。さらに、エミッタ短絡１２８のエリアは、導通状態に寄与しない場合がある。したがって、ターンオンプロセスを最適化するために、エミッタ短絡１２８の小さな密度は有利な場合がある。
【００４１】
ターンオンプロセスは、さらに、最初にトリガされる輪郭の長さと構造設計とに依存してもよい。したがって、特に非常に大きなサイリスタエリアについては、この「ターンオン線」も拡大するべきである。しかしながら、この目的のために、より強いトリガリングパルスが必要な場合がある。そのようなパルスは、直接、外部のトリガリングデバイス又は「ゲートユニット」によって提供されなくてもよい。したがって、大きなサイリスタは、一般に、内部のトリガリング増幅を含む。これは、少なくとも１つのパイロットサイリスタによって典型的に達成される。ゲートユニットは、パイロットサイリスタをトリガし、パイロットサイリスタは、次に、主サイリスタをトリガする。したがって、カソード側で、典型的に、３つの金属電極が提供される：（ｉ）典型的に丸く、細線を経由してゲートユニットに接続されることができる中央のゲートコンタクト;（ｉｉ）パイロットサイリスタのカソードであり、このカソードは拡張されたゲート構造３０５のゲートフィンガー（拡張）と接続され、電気的に浮いている;（ｉｉｉ）典型的に、モリブデンディスクをその上に押すことによってコンタクトされる主カソード。伸ばされたゲート構造とカソード側のモリブデンディスクとの分離は、より大きな厚さの主カソードの金属化を提供することによって得られるとしてもよく、それによって、伸ばされたゲート構造とモリブデンディスクとのコンタクトを防ぐ。しかしながら、中央のゲートコンタクトについては、モリブデンディスクにおける開口部が必要とされてもよい。
【００４２】
導通状態において、サイリスタの主カソード金属化１１４より下の全エリアは、プラズマを形成する双方の極性、すなわち電子と正孔の荷電キャリアで氾濫する。位相制御サイリスタは、電流の流れる方向を転換することにより、パッシブにターンオフされてもよい。電流が変化するとすぐに、その方向の注入が双方の側で停止し、プラズマは再結合によってほぼ指数関数的に崩壊する。再結合の速度（レート）は、完成したウェハを照らすことによって、例えばキャリアの寿命に影響を及ぼすことにより決定されてもよい。主電極の間の電圧の方向がプラズマの崩壊の間に再び転換された場合、増加された漏れ電流が流れ、自動の再トリガリングに導かれてもよい。静止時間と呼ばれた特性時間ｔqの後のみ、再トリガリングは防がれ、サイリスタはその完全な阻止能力を得る。この静止時間は、以前のプラズマの密度、再結合速度、バルク短絡分配（ディストリビューション）の有効性に依存するとしてもよい。バルク短絡分配の局所の不足は、再トリガリングに対するしきい値の局所の低減を結果として生じ、したがって、増加される静止時間を結果として生じる。
【００４３】
しかしながら、さらに、順方向で任意の先行する電流がなくても、阻止電圧の高速の増加は、サイリスタの空間電荷領域の容量のため軸の移動電流を結果として生じる場合がある。これは誤ったトリガリングを結果として生じ、十分なｄｖ／ｄｔの安定性によって防止されるべきである。ターンオフの場合とは対照的に、この容量の電流は、全エリアから、すなわち、ゲート、パイロット、及びトリガリング構造から、均質的に流れる。したがって、ｄｖ／ｄｔの安定性は、さらに「ターンオン線」の許容されるトリガリング感度を制限することができ、主サイリスタの（及び内側でのパイロットサイリスタの）境界で短絡パターンの特定の密度を要求する。
【００４４】
したがって、大きい面積のサイリスタの設計は、異なる影響のバランスを保たせなければならない:
ａ）順方向電圧降下は、低密度の短絡パターン及び長いキャリア寿命を要求するのに対して、静止時間は、特定の最小の短絡パターン密度及びキャリアの存在期間の制限を要求する。
【００４５】
ｂ）ターンオンプロセスは、低い密度の短絡パターン及び長いターンオン線を要求するが、順方向電圧降下は、最大面積使用及び次にトリガリング構造のための低い面積ロスを要求する。
【００４６】
ｃ）ターンオンプロセスは、ターンオン線の高いトリガリング感度を要求するが、ｄｖ／ｄｔの安定性は、この感度の制限を要求する。
【００４７】
ｄ）トリガリングにあまり感度のよくない長いターンオン線は、大きなパイロットサイリスタを要求するが、しかしながら、それは、順方向導通状態に対してネガティブである大きな面積ロスを意味する。さらに、サイリスタの中央領域の冷却が典型的に熱接触において主サイリスタの面上にモリブデンディスクをプレスすることにより実現されるため、そのような冷却は困難な場合がある。
【００４８】
図５及び図６は、４インチの直径を持つ従来のサイリスタに対して典型的である、ｎ-エミッタ層を定義するためのマスク２００の従来の設計を示す。従来の設計アプローチにおいて、バルク領域における短絡パターン（バルク短絡パターン２０２として続いて称される）が、まず設計され、最適化された。そこに、バルク短絡パターンは、全サイリスタ表面を通じて、実質的に均質的に設計された。このバルク短絡パターンにおいて、短絡ドット２０４のサイズ及び隣接の短絡ドット２０４との間の間隔は、実質的に一定だった。
【００４９】
そのような均等の短絡ドットパターンを設計した後に、伸ばされたゲート構造２０６は、設計に組み入れられなければならなかった。このように、バルク短絡パターン２０２は、ゲート構造２０６に近接する領域に適応されなければならなかった。図６の拡大図で明確に見ることができるように、追加の短絡ドット２０８は、ゲート構造２０６に近いリージョン２１０において、ゲート構造２０６の境界にそって組み入れられた。
【００５０】
しかしながら、ゲート構造に近い領域の短絡パターンのそのような適応は、サイリスタオペレーション特性へネガティブな影響を結果的に及ぼす場合がある。第１に、そのような領域２１０は、静止時間ｔq及びｄｖ／ｄｔの安定性についても責任を負う。第２に、領域２１０は、サイリスタのターンオンの間にプラズマフロントに交差されなければならない。静止時間およびｄｖ／ｄｔの安定性に関して短絡の有効性が最も弱いポイントによって決定されることを考慮に入れて、短絡パターンの任意の適応は保守的に行なわなければならないことは明白である。すなわち、局所的に過剰に寸法のある短絡密度を結果として生じる場合がある。しかしながら、ターンオンの間に、プラズマフロントは、大きな短絡密度に起因するそのような余分な障壁（バリア）を克服しなければならない。さらに、短絡パターンの幾何学形状の複雑さは、ターンオン線のより複雑な幾何学形状の場合にさらに増加する場合がある。
【００５１】
したがって、ゲート構造の近傍のターンオン線の幾何学形状から、短絡パターンの任意の適応を分断することが本発明の基礎となる考えだった。換言すれば、ターンオン線の分離構造と幾何学形状は、バルク短絡パターンと一致させることにより任意の制約から救出されることができる。これは、バルク短絡パターンの異なる及び新しい方向付け（オリエンテーション）、及び、プラズマの広がりにあまり感度のないエリアへの任意の必然的なつりあうゾーンの新しい配置によって達成されてもよい。
【００５２】
したがって、図７および図８で示されるように、新しい短絡パターンが提案されている。マスク３００の新しいデザインでは、短絡パターンは、主ゲート構造３０６の部分を形成する隣接した主ゲート梁３１６の間の対称線である関連する中間線３１４に近い領域３１２でよりも、主ゲート構造３０６に近い領域３１０において、より均等である。したがって、短絡パターンが主ゲート梁の近傍において実質的に均等であるが、追加の短絡ドット３０８は、中間線３１４に近い領域３１２に導入されることができ、それによって、この領域におけるより濃厚な短絡ドットパターンを結果として生じる。この場合、エミッタ短絡ドットの密度は、主ゲート梁に近い領域においてより小さく、関連する中間線３１４に近い領域においてより大きい
代替的に、短絡パターンは、主ゲート梁の近傍で実質的に均等であり、より少ない短絡ドット３０８が中間線３１４に近い領域３１２に存在し、それによって、この領域においてより抑えられた短絡ドットパターンが結果として生じる。両方の代替により、短絡ドットの分布が主ゲート梁から遠い（すなわち関連する間に入る中間線）よりも、主ゲート梁の近くでより一定であることが保証される。
【００５３】
したがって、主サイリスタエリアの短絡パターンは、必ずしも分配するゲートの全ての周りで連続するパターンを必要としない。しかしながら、ターンオン線の全ての部分にそった短絡パターンは、ターンオン構造の全体の輪郭にそった一様なターンオンへ導く完全な標準である。短絡パターンの適応は、ターンオン線から分断され、領域がプラズマフロントによって交差されなくてもよいゲート梁から遠い領域へ移される。換言すれば、主サイリスタエリアの異なるセグメントが交わり、合わなければならない領域は、２つのプラズマフロントが交わる対称の領域か、又は、それらがプラズマの広がりに直交するかのいずれかとしてもよい。したがって、それらは、ほとんどプラズマ拡張プロセスに影響の及ぼさず、主にｄｉ／ｄｔ能力に無関係である。
【００５４】
新しい設計ルールで、短絡ドットサイズ又は隣接する短絡ドットの間のスペースの差から結果として生じる短絡パターンの不均等性がないこと又は小さい不均等性が、主ゲート構造の近傍において実現される。主ゲート構造のコーナー又は端で、いくらかの適応が必要とされる場合がある。
【００５５】
短絡パターンを適応させるためのこのシンプルな設計ルールにより、ゲート構造３０６は、カソード側の面又はマスク３００の中央領域から円周領域に向けて、それぞれ、減少する梁の幅を持つ先細の主梁３１６を用いて設計されてもよい。そのような先細の梁３１６を使用して、梁の金属化における電流密度は、一定に維持されることができる。ターンオン電流は典型的にターンオン線の長さにつき一定であるため、これは間隔をセーブしている規則的に先細の梁を導くことができ、主サイリスタのエミッタ面積を最適化することができる。先細の主梁は、従来の短絡パターン、すなわち上述にように適応されなかった短絡パターンの場合に対して、電流密度の有利な分布を結果として生じる。
【００５６】
最後に、提案されたサイリスタの設計は、カソード側のパイロットサイリスタを備えてもよく、ここで、パイロットサイリスタは、主ゲート梁３１６の領域へ伸びる長手のパイロットゲート梁を備えるパイロットゲート構造３１８を備える。換言すれば、パイロットサイリスタのパイロットエミッタ拡張部３２０（図７及び図８では、中央及び梁構造の広エリアで示される）は、主ゲート梁３１６の広い部分に広がり、この主ゲート梁３１６の広い部分は、パイロットサイリスタのプラズマが、ある場合における過負荷を防ぐ高パイロットサイリスタ電流で梁の中へ広がることを可能にする。さらに、この設計は、プロセスの間に全体のサイリスタエリアのより均等な点欠陥ゲッタリングを導入して、マスクされたカソードエミッタ層の広い部分を除去してもよい。
【００５７】
わずかに異なる言葉で要約されると、本発明は、良いｄｉ／ｄｔ性能のための主サイリスタターンオン線の拡張分配による広面積サイリスタの横構造に関連する。まず、ターンオン線の分配構造と幾何学形状とは、エリアを短絡するパターンと合わせることによる任意の制約から取り除かれてもよい。これは、エリアの短絡の相違と新しい方向付けと、プラズマの広がりに対して無関係の部分への必然的なつりあうゾーンの新しい配置により、達成されることができる。ターンオン線の幾何学形状の新しい自由度は、補助ゲート梁の幅と、それらが運ばなければならない局所のターンオン電流との整合のために使用されることができ、通常の等しい幅設計の代わりに円錐形を導入する。これは、与えられたターンオン線の長さに対して梁のために使用される（主サイリスタエリアにおいて失われる）合計エリアをかなり低減することができ、シリコンエリアのより有利な使用を導く。次に、中央ゲート構造に隣接する分配梁のうちで最も広い部品は、梁へパイロットカソードエミッタを伸ばすために使用されることができる。これは、パイロットプラズマが、中央から離れたより良く冷却される領域へいくぶん伸びることを可能にするのみではなく、さらに、それは、横の面のドーピング分布を均等化し、それにより、デバイスのキャリア寿命ゲッタリングを均等化する。
【００５８】
この新しい設計は、新発明にしたがって作られた広面積サイリスタの以下の主な利点を導く：
−コーナーの除外により、主サイリスタのターンオン線が、均等にまんべんなく短くされることができ、全体のターンオン線にそって均等のターンオンを導き、ターンオンで任意の優先の又は妨害される場所を排除する。
【００５９】
−与えられた梁のコンフィグレーション及びターンオン線の長さのために失われる主サイリスタの面積を最小限にすることができる。
【００６０】
−パイロットは、ピークのパイロット電流で梁へできる限りプラズマを広げることにより過負荷からいくらか保護される。
【００６１】
−プロセスの間に、高い表面ドーピングが、ウェハにわたってより均等に分布されることができ、より低い電圧及びより均等のゲッタリングアクションを導く。
【００６２】
−短絡することの必然的なつりあうゾーンは、プラズマの広がりと無関係の位置に移され、したがって、明確にオーバーショートされることができ、「高ｔqスポット」のリスクを除去する。
【００６３】
他の実施形態において、すべての層の導電型は切り替えられる。例えば、ベース層１１０とカソードエミッタ層１０６とは、ｐ型であり、ベース層１０８とアノード層１１２は、ｎ型である。
【００６４】
用語「具備する」は他の要素又はステップを除外せず、不定冠詞「ａ」又は「ａｎ」は複数を除外しないことは、注意されるべきである。また、異なる実施形態で説明された要素は組み合わせられてもよい。請求項の参照符号は、請求項の範囲の制限として解釈されないであろうことも、注目されるべきである。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
サイリスタのカソード側（１０２）の上の主ゲート構造（３０６）と、
前記サイリスタの前記カソード側の上の短絡パターンに配置された複数の局所のエミッタ短絡ドット（１２８）と、を具備し、
前記主ゲート構造は、前記カソード側の面の中央領域から、円周領域へ向けて伸びる長手の主ゲート梁（３１６）を具備し、
隣接する主ゲート梁（３１６）は、関連する間に入る中間線（３１４）に関してある距離を持って配置され、
前記短絡パターンは、関連する中間線（３１４）に近い領域（３１２）よりも、主ゲート梁に近い領域（３１０）においてより均等である、位相制御サイリスタ（１００）。
［Ｃ２］
前記エミッタ短絡ドット（１２８）は、３０から５００μｍの間、特に５０と４００μｍとの間、特に１００と４００μｍとの間、の直径を持つ、Ｃ１の位相制御サイリスタ。
［Ｃ３］
前記エミッタ短絡ドット（１２８）は、前記主ゲート梁に近い領域（３１０）において総面積の２．５％から８％までの表面積を持つ、Ｃ１又はＣ２の位相制御サイリスタ。
［Ｃ４］
前記エミッタ短絡ドット（１２８）は、前記関連する中間線（３１４）に近い領域（３１０）において総面積の８％から２０％まで、特に１０から２０％、の表面積を持つ、Ｃ１乃至Ｃ３のうちの１つの位相制御サイリスタ。
［Ｃ５］
ドット数は、前記主ゲート梁に近い領域（３１０）において１２から１００００／ｃｍ2の間、特に１００から３５００／ｃｍ2の間である、Ｃ１乃至Ｃ４のうちの１つの位相制御サイリスタ。
［Ｃ６］
ドット数は、前記関連する中間線に近い領域（３１０）において４０から３００００／ｃｍ2の間、特に少なくとも２００／ｃｍ2である、Ｃ１乃至Ｃ５のうちの１つの位相制御サイリスタ。
［Ｃ７］
前記主ゲート梁（３１６）に近い領域における前記短絡ドットは、実質的に同じ間隔を持つ、Ｃ１乃至Ｃ６のうちの１つの位相制御サイリスタ。
［Ｃ８］
前記主ゲート梁（３１６）に近い領域における前記短絡ドットは、実質的に同じサイズを持つ、Ｃ１乃至Ｃ７のうちの１つの位相制御サイリスタ。
［Ｃ９］
前記主ゲート梁（３１６）に近い領域における前記短絡ドットは、前記関連する中間線（３１４）に近い領域における前記短絡ドットよりも、大きい間隔又は小さいサイズの少なくとも１つを持つ、Ｃ１乃至Ｃ８のうちの１つの位相制御サイリスタ。
［Ｃ１０］
前記隣接する主ゲート梁（３１６）は、前記関連する間に入る中間線（３１４）に関して対称で配置される、Ｃ１乃至Ｃ９のうちの１つの位相制御サイリスタ。
［Ｃ１１］
前記主ゲート梁（３１６）は、前記中央領域から前記円周領域へ向けて低減する梁の幅により、先細である、Ｃ１乃至Ｃ１０のうちの１つの位相制御サイリスタ。
［Ｃ１２］
前記主ゲート梁の局所の幅は、標準のサイリスタオペレーションの間、局所の電流密度に適応される、Ｃ１１の位相制御サイリスタ。
［Ｃ１３］
前記梁の幅は、前記中央領域から前記円周領域へ向けて連続的に減少する、Ｃ１１又はＣ１２のうちの１つの位相制御サイリスタ。
［Ｃ１４］
前記カソード側のパイロットサイリスタ（１２０）をさらに具備し、
前記パイロットサイリスタは、前記主ゲート梁の領域へ伸びる長手のパイロットゲート梁（３２０）を具備する、Ｃ１乃至Ｃ１３のうちの１つの位相制御サイリスタ。
【引用符号のリスト】
【００６５】
１００…位相制御サイリスタ、１０２…カソード側、１０４…アノード側、１０６…ｎ+カソードエミッタ層、１０８…ｐベース層、１１０…ｎベース層、１１２…ｐアノード層、１１４…カソード金属化、１１６…アノード金属化、１１８…ゲート金属化、１２０…補助サイリスタ、１２２…補助サイリスタのさらなるｎ+カソードエミッタ、１２４…補助サイリスタのさらなるカソード金属化、１２６…主サイリスタ、１２８…短絡ドット、１３０…補助サイリスタのゲート、２００…ｎ-領域定義のためのマスク、２０２…バルク短絡パターン、２０４…短絡ドット、２０６…分配されたゲート構造、２０８…追加された短絡ドット、２１０…ゲート構造に近い領域、３００…ｎ-領域定義のためのマスク、３０６…ゲート構造、３０８…追加された短絡、３１０…主ゲート梁に近い領域、３１２…中間線に近い領域、３１４…中間線、３１６…主ゲート梁、３１８…パイロットゲート構造、３２０…主な分配されたゲート梁の中へのパイロットエミッタ拡張部。
【図１】
0005976640.tif 000002
【図２】
0005976640.tif 000003
【図３】
0005976640.tif 000004
【図４】
0005976640.tif 000005
【図５】
0005976640.tif 000006
【図６】
0005976640.tif 000007
【図７】
0005976640.tif 000008
【図８】
0005976640.tif 000009