(57)【特許請求の範囲】
【請求項１】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置であって、
前記駆動信号生成手段は、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を拡大した変更後駆動信号を生成する、インバータ装置。
【請求項２】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置であって、
前記駆動信号生成手段は、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を縮小した変更後駆動信号を生成する、インバータ装置。
【請求項３】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置であって、
前記駆動信号生成手段は、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を拡大及び縮小した変更後駆動信号を生成する、インバータ装置。
【請求項４】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置の制御方法であって、
前記駆動信号生成手段において、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を拡大した変更後駆動信号を生成する、インバータ装置の制御方法。
【請求項５】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置の制御方法であって、
前記駆動信号生成手段において、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を縮小した変更後駆動信号を生成する、インバータ装置の制御方法。
【請求項６】
複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、
搬送波を発生する搬送波発生手段と、
前記インバータの各相の出力の指令信号を出力する指令信号発生手段と、
前記搬送波と前記指令信号との比較結果に基づいて前記スイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、
前記駆動信号を前記インバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置の制御方法であって、
前記駆動信号生成手段において、前記インバータの前記スイッチング素子の各相の駆動信号を生成する際に、前記駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更して、前記スイッチング素子のオン期間を拡大及び縮小した変更後駆動信号を生成する、インバータ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置及びインバータ装置の制御方法に関する。
【背景技術】
【０００２】
交流から直流、さらに直流から交流に変換するダブルコンバータ変換装置を備える電力変換装置として、例えば特許文献１に記載のものが知られている。特許文献１に記載の電力変換装置は、コンバータ側のスイッチング素子のターンオフ指令とインバータ側のスイッチング素子のターンオフ指令とが設定時間内に発生する場合、もしくは、コンバータ側のスイッチング素子のターンオン指令とインバータ側のスイッチング素子のターンオン指令とが設定時間内に発生する場合に、立ち上がりまたは立ち下がりの遅い側のスイッチング素子の指令信号を他方のスイッチング素子の指令信号に対して遅延させる遅延回路を備えている。この電力変換装置では、遅延回路によりコンバータ側のスイッチング素子とインバータ側のスイッチング素子の同時スイッチングを防止することで、スイッチング時のサージ電圧を抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６０７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、直流を交流に変換して負荷に供給する三相出力のインバータ装置においては、一の相のスイッチング素子のスイッチングにより発生する大きなサージ電圧が、自相又は他の相のスイッチング素子と当該スイッチング素子の駆動を制御するドライバＩＣとの間の電位に影響を与え、その結果そのドライバＩＣが誤作動してしまうことがある。このドライバＩＣの誤作動は、例えば、ある相のスイッチング素子のスイッチングに伴い他の相のドライバＩＣのＶｓ−ＣＯＭ間やＶｓｓ−ＣＯＭ間に推奨動作範囲を超える電圧が誘起されることにより生じる。そして、ドライバＩＣの誤動作中はマイコンからの指令（例えば、ＯＦＦからＯＮへの切り替え）がスイッチング素子に正確に伝達されないため、スイッチング素子を適切に制御できないという問題が発生する。
【０００５】
このような問題を解決する方法として、素子のスイッチング速度を遅くして発生するサージ電圧を抑制する（小さくする）ことが考えられる。しかしながら、スイッチング速度を遅くすると、スイッチング損失が大きくなり、また、素子の発熱が大きくなるといった別の問題が生じてしまう。また、スイッチング素子の駆動を制御する制御素子としてドライバＩＣに変えてサージ電圧の影響を受けないフォトカプラを用いると、スイッチングに伴うサージ電圧の影響による誤作動は抑制できるが、どうしてもコストが増大してしまう。
【０００６】
本発明は、上記課題を解決するためになされたものであり、コストの増大を抑制できると共にサージ電圧による駆動素子の誤作動を抑制できるインバータ装置及びインバータ装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係るインバータ装置は、複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、搬送波を発生する搬送波発生手段と、インバータの各相の出力の指令信号を出力する指令信号発生手段と、搬送波と指令信号との比較結果に基づいてスイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、駆動信号をインバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置であって、駆動信号生成手段は、インバータのスイッチング素子の各相の駆動信号を生成する際に、駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更してスイッチング素子のオン期間を変更した変更後駆動信号を生成することを特徴とする。なお、誤作動時間とは、駆動信号の立ち上り及び立ち下りエッジを起点として設定される極短い時間であって、ある相のスイッチング素子のスイッチングに伴い自相又は他の相の駆動素子が誤作動する可能性のある期間である。
【０００８】
このインバータ装置では、インバータのスイッチング素子の各相の駆動信号を生成する際に、駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更してスイッチング素子のオン期間を変更した変更後駆動信号を生成する。このようにすると、例えば一の相のスイッチング素子のスイッチング動作時にサージ電圧が発生した場合であっても、他の相のスイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが当該スイッチング素子を制御する駆動信号出力手段（ドライバＩＣ）の誤作動時間内に含まれない。すなわち、本発明では、インバータの各相のスイッチング素子が、誤作動時間内に同時にスイッチングしないように駆動信号を生成している。したがって、それぞれの駆動信号出力手段は駆動信号生成手段で生成された駆動信号を確実に認識できるため、各スイッチング素子の駆動を適切に制御することができる。また、駆動信号のオン期間を変更することによりスイッチング素子の誤作動を抑制するため、構成部品を変える必要がない。したがって、コストの増大を抑制できる。なお、誤作動時間は非常に短い時間であるため、指令信号の変更量は微少ですみ、インバータ装置の出力性能を維持できる。
【０００９】
一実施形態においては、駆動信号生成手段は、指令信号の大きさを変更して、スイッチング素子のオン期間を拡大した変更後駆動信号を生成する。このようにすると、スイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが外側にシフトされる。これにより、各相のスイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが誤作動時間内に含まれないようにすることができる。したがって、スイッチング素子の誤作動をより好適に抑制できる。
【００１０】
一実施形態においては、駆動信号生成手段は、指令信号の大きさを変更して、スイッチング素子のオン期間を縮小した変更後駆動信号を生成する。このようにすると、スイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが内側にシフトされる。これにより、各相のスイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが誤作動時間内に含まれないようにすることができる。したがって、スイッチング素子の誤作動をより好適に抑制できる。また、スイッチング素子のオン期間が短くなるので、発熱を抑制できる。
【００１１】
一実施形態においては、駆動信号生成手段は、指令信号の大きさを変更して、スイッチング素子のオン期間を拡大及び縮小した変更後駆動信号を生成する。このようにすると、スイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが内側や外側にシフトされる。これにより、各相のスイッチング素子の駆動信号の立ち上り及び立ち下りのエッジが誤作動時間内に含まれないようにすることができる。したがって、スイッチング素子の誤作動をより好適に抑制できる。
【００１２】
本発明に係るインバータ装置の制御方法は、複数相の上下アームのスイッチング素子をそれぞれ順次オン・オフ動作させることにより直流を交流に変換して出力するインバータと、搬送波を発生する搬送波発生手段と、インバータの各相の出力の指令信号を出力する指令信号発生手段と、搬送波と指令信号との比較結果に基づいてスイッチング素子のオン・オフを制御する駆動信号を生成する駆動信号生成手段と、駆動信号をインバータのスイッチング素子に出力する駆動信号出力手段と、を備えるインバータ装置の制御方法であって、駆動信号生成手段において、インバータのスイッチング素子の各相の駆動信号を生成する際に、駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更してスイッチング素子のオン期間を変更した変更後駆動信号を生成することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、コストの増大を抑制できると共にサージ電圧による誤作動を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】一実施形態に係るインバータ装置を含む電源回路の回路図である。
【図２】駆動信号生成部において生成される駆動信号の一例を示す図である。
【図３】従来の駆動信号の一例を示す図である。
【図４】他の形態に係る駆動信号を示す図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
【００１６】
図１は、一実施形態に係るインバータ装置を含む電源回路の回路図である。図１に示す電源回路１は、インバータ装置２を備えている。インバータ装置２は、インバータ３と、インバータ制御装置５とを有している。
【００１７】
インバータ３には、負荷として例えば三相モータＭが接続されている。インバータ３は、スイッチング素子ＳＷ１〜ＳＷ６を有している。スイッチング素子ＳＷ１〜ＳＷ６は、各相（Ｕ相、Ｖ相、Ｗ相）にそれぞれ２個ずつ設けられており、インバータ３において計６個設けられている。スイッチング素子ＳＷ１〜ＳＷ６は、コンデンサＣに並列に接続されている。スイッチング素子ＳＷ１，ＳＷ３，ＳＷ５は、上アームのスイッチング素子であり、スイッチング素子ＳＷ２，ＳＷ４，ＳＷ６は、下アームのスイッチング素子である。スイッチング素子ＳＷ１〜ＳＷ６は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタなどである。コンデンサＣは、図示しないコンデンサ基板に設けられており、平滑用のコンデンサである。
【００１８】
インバータ３は、６個のスイッチング素子ＳＷ１〜ＳＷ６が後述するインバータ制御装置５から出力される駆動信号によりオン、オフが制御されることによって、直流電力を互いに１２０°位相の異なる交流電力に変換して三相モータＭに出力する。
【００１９】
インバータ制御装置５は、制御回路７と、複数（ここでは３個）のドライバＩＣ９Ａ〜９Ｃ（駆動信号出力手段）とを含んで構成されている。インバータ３とインバータ制御装置５（ドライバＩＣ９Ａ〜９Ｃ）とは、例えば図示しないＦＦＣ（フレキシブルフラットケーブル）により接続されている。スイッチング素子ＳＷ１〜ＳＷ６は、例えばＩＭＳ（Insulated Metal Substrate：絶縁金属基板）に実装され、ＩＭＳに設けられたＦＦＣのコネクタと電気的に接続されている。ドライバＩＣ９Ａ〜９Ｃは、例えば図示しない制御基板に実装され、制御基板に設けられたＦＦＣコネクタと電気的に接続されている。この制御基板のコネクタとＩＭＳのコネクタとがＦＦＣにより接続されることにより、インバータ３とインバータ制御装置５とが接続されている。
【００２０】
制御回路７は、例えばマイコンであり、ＣＰＵ（Central Processing Unit）を含んで構成されている。制御回路７は、３つのドライバＩＣ９Ａ〜９Ｃのそれぞれと接続されており、ドライバＩＣ９Ａ〜９Ｃにスイッチング素子ＳＷ１〜ＳＷ６の駆動を制御する駆動信号を出力する。制御回路７は、三角波キャリア信号（搬送波）を発生する三角波発生部（搬送波発生手段）１００と、指令信号発生部（指令信号発生手段）１０１と、駆動信号を生成する駆動信号生成部（駆動信号生成手段）１０２と備えている。
【００２１】
三角波発生部１００は、駆動信号生成部１０２においてキャリア比較方式により駆動信号を生成するための基準信号である三角波キャリア信号を発生する。三角波発生部１００は、発生した三角波キャリア信号を駆動信号生成部１０２に出力する。
【００２２】
指令信号発生部１０１は、インバータ３の各相の出力の指令信号を出力する。指令信号発生部１０１は、インバータ３の各相（Ｕ相、Ｖ相、Ｗ相）の出力の指令信号を生成し、生成した指令信号を駆動信号生成部１０２に出力する。各相の指令信号は、モータＭの制御に応じて設定される電圧値である。
【００２３】
駆動信号生成部１０２は、三角波キャリア信号と各相の指令信号との比較結果に基づいて、スイッチング素子ＳＷ１〜ＳＷ６のオン・オフを制御する駆動信号を生成する。駆動信号生成部１０２は、駆動信号におけるパルス幅を制御してスイッチング素子ＳＷ１〜ＳＷ６のオン期間、オフ期間を設定する。駆動信号生成部１０２は、三角波発生部１００から出力された三角波キャリア信号と指令信号発生部１０１から出力された指令信号とを受け取ると、この三角波キャリア信号と各相の指令信号とを比較し、比較結果により駆動信号を生成する。
【００２４】
本実施形態では、駆動信号生成部１０２は、インバータ３のスイッチング素子の各相の駆動信号を生成する際に、駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間内に含まれないように、指令信号の大きさを変更してスイッチング素子のオン期間を変更した変更後駆動信号を生成する。具体的には、図２を参照しながら説明する。図２は、駆動信号生成部において生成される駆動信号の一例を示す図である。図２では、Ｖ相のスイッチング素子のターンオンに伴い設定される誤作動時間Ｔ内にＵ相の駆動信号Ｓ１の立ち上り、また、Ｕ相のスイッチング素子のターンオフに伴い設定される誤作動時間Ｔ内にＶ相の立ち下りのエッジが含まれないように、Ｖ相の駆動信号Ｓ２を生成する一例を説明する。なお、図２では、駆動信号を一周期（例えば、１００μｓ）分だけ示している。
【００２５】
図２に示すように、駆動信号生成部１０２は、駆動信号Ｓ１と駆動信号Ｓ２とを生成する。駆動信号生成部１０２は、三角波キャリア信号Ｓ０と指令信号Ｃ１とを比較した結果に基づいて、Ｕ相の上アームのスイッチング素子ＳＷ１の駆動信号Ｓ１を生成する。駆動信号生成部１０２は、三角波キャリア信号Ｓ０と指令信号Ｃ２とを比較した結果に基づいて、Ｖ相の上アームのスイッチング素子ＳＷ３の駆動信号Ｓ２を生成する。本実施形態では、駆動信号生成部１０２は、Ｕ相の駆動信号Ｓ１の立ち上り及び立ち下りのエッジがＶ相の誤作動時間Ｔ内に含まれないように、また、Ｖ相の駆動信号Ｓ２の立ち上り及び立ち下りのエッジがＵ相の誤作動時間Ｔ内に含まれないように、駆動信号（変更後駆動信号）Ｓ２を生成する。誤作動時間Ｔは、駆動信号Ｓ１，Ｓ２の立ち上り及び立ち下がりエッジを起点として設定される極短い時間である。この誤作動時間Ｔは、サージ電圧によりドライバＩＣが誤作動する虞のある期間として設定され、回路の構成などに応じて実験的に設定される時間である。なお、図２では、Ｕ相の駆動信号Ｓ１の立ち下りエッジを起点として設定される誤作動時間Ｔ及びＶ相の駆動信号Ｓ２の立ち上りエッジを起点として設定される誤作動時間Ｔのみを図示している。
【００２６】
駆動信号生成部１０２は、駆動信号Ｓ１と初期の指令信号Ｃ２’により生成される駆動信号とを比較し、駆動信号Ｓ１の立ち上り及び立ち下りのエッジが指令信号Ｃ２’により生成される駆動信号により発生する誤作動時間Ｔ内、及び、指令信号Ｃ２’により生成される駆動信号の立ち上り及び立ち下りのエッジが駆動信号Ｓ１により発生する誤作動時間Ｔ内に含まれると判断した場合に、指令信号Ｃ２’を指令信号Ｃ２に変更し、駆動信号Ｓ２を生成する。
【００２７】
駆動信号生成部１０２は、Ｕ相の駆動信号Ｓ１の立ち上り及び立ち下りのエッジがＶ相の誤作動時間Ｔ内に含まれないように、また、生成するＶ相の駆動信号Ｓ２の立ち上り及び立ち下りのエッジがＵ相の誤作動時間Ｔ内に含まれないようにするために、駆動信号Ｓ２のオン期間（パルス幅）を拡大する。具体的には、駆動信号生成部１０２は、初期の指令信号Ｃ２’（図中２点鎖線で示す）よりも指令信号Ｃ２を大きく設定する。これにより、駆動信号Ｓ２では、オン期間が拡大される。駆動信号Ｓ２が拡大されると、駆動信号Ｓ２の立ち上り及び立ち下りの各エッジを含む各誤作動時間Ｔがそれぞれ外側にシフトする。そのため、駆動信号Ｓ１の立ち上り及び立ち下りエッジは、ドライバＩＣ９Ａの誤作動時間Ｔ内に含まれず、また、駆動信号Ｓ２の立ち上り及び立ち下りエッジは、ドライバＩＣ９Ｂの誤作動時間Ｔ内に含まれない。駆動信号生成部１０２は、生成した駆動信号をドライバＩＣ９Ａ〜９Ｃに出力する。
【００２８】
ドライバＩＣ９Ａ〜９Ｃは、各相に対応してそれぞれ設けられている。本実施形態では、ドライバＩＣ９ＡはＵ相に対応して設けられており、ドライバＩＣ９ＢはＶ相に対応して設けられており、ドライバＩＣ９ＣはＷ相に対応して設けられている。ドライバＩＣ９Ａ〜９Ｃは、駆動信号生成部１０２から出力された駆動信号のオン、オフに応じた駆動信号を各スイッチング素子ＳＷ１〜ＳＷ６に出力する。
【００２９】
続いて、本実施形態のインバータ制御装置５の作用・効果について説明する。図３は、従来の駆動信号の一例を示す図である。図３に示す従来のインバータ装置の制御回路から出力される駆動信号Ｓ１１，Ｓ１２では、以下のような問題が生じ得る。Ｖ相の駆動信号Ｓ１２によりスイッチング素子がターンオンされた際、サージ電圧が発生し、Ｕ相のドライバＩＣが所定の期間（誤作動時間Ｔ）、誤作動することがある。このＵ相のドライバＩＣが誤作動している誤作動時間に制御回路からＵ相のドライバＩＣへスイッチング素子をターンオンさせる信号（駆動信号Ｓ１１）が出力されても、Ｕ相のドライバＩＣはその信号を認識できず、ドライバＩＣからスイッチング素子への出力はオフのままとなる。すなわち、スイッチング素子の切り替え制御がなされないといった問題が生じる。
【００３０】
これに対して、本実施形態では、駆動信号生成部１０２において、インバータ３のスイッチング素子の各相の駆動信号を生成する際に、駆動信号の立ち上り及び立ち下りのエッジが他の駆動信号の誤作動時間Ｔ内に含まれないように、指令信号の大きさを変更してスイッチング素子のオン期間を変更した駆動信号を生成する。このようにすると、例えば一の相のスイッチング素子の動作時にサージ電圧が発生した場合であっても、他の相のスイッチング素子の駆動信号の立ち上り及び立ち下りが当該スイッチング素子のドライバＩＣの誤作動時間Ｔ内に含まれない。つまり、本実施形態では、インバータ３の各相のスイッチング素子が、誤作動時間Ｔ内に同時にスイッチングしないように駆動信号を生成している。
【００３１】
これにより、例えば、図２に示すように、ドライバＩＣ９Ａは、制御回路７から出力された駆動信号Ｓ１を認識でき、ドライバＩＣ９Ｂは、制御回路７から出力された駆動信号Ｓ２を認識できる。そのため、ドライバＩＣ９Ａ，９Ｂは、制御回路７から出力された駆動信号Ｓ１，Ｓ２のオン、オフに応じた駆動信号をスイッチング素子ＳＷ１，ＳＷ２に出力する。以上のように、本実施形態では、スイッチング素子ＳＷ１〜ＳＷ６の誤作動を抑制できる。
【００３２】
また、本実施形態では、制御回路７においてプログラム処理によりスイッチング素子ＳＷ１〜ＳＷ６のオン期間を変更することによりスイッチング素子ＳＷ１〜ＳＷ６の誤作動を抑制できるため、ハードウェア構成の変更を必要としない。そのため、コストの増大を抑制できる。さらに、ドライバＩＣの誤作動時間Ｔは非常に短いため、オン期間の変更量は微少ですみ、インバータ３の出力性能を維持できる。
【００３３】
本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、駆動信号生成部１０２において、駆動信号のオン期間を拡大した信号を生成する形態を一例に説明したが、駆動信号は、オン期間を縮小してもよい。具体的には、図４を参照しながら説明する。
【００３４】
図４は、他の形態に係る駆動信号を示す図である。図４に示すように、駆動信号生成部１０２は、駆動信号Ｓ２１と駆動信号Ｓ２２とを生成している。駆動信号生成部１０２は、三角波キャリア信号Ｓ０と指令信号Ｃ２２とを比較した結果に基づいて、Ｖ相の上アームのスイッチング素子ＳＷ３の駆動信号Ｓ２２を生成する。駆動信号生成部１０２は、Ｕ相の駆動信号Ｓ２１の立ち上り及び立ち下りのエッジがＶ相の誤作動時間Ｔ内に含まれないように、また、Ｖ相の駆動信号Ｓ２２の立ち上り及び立ち下りのエッジがＵ相の誤作動時間Ｔ内に含まれないように駆動信号Ｓ２２を生成する。
【００３５】
具体的には、駆動信号生成部１０２は、駆動信号Ｓ２２のオン期間を縮小するために、初期の指令信号Ｃ２’（図中２点鎖線で示す）よりも指令信号Ｃ２２を小さく設定する。これにより、駆動信号Ｓ２２では、オン期間が縮小される。駆動信号Ｓ２２が縮小されると、駆動信号Ｓ２２の立ち上り及び立ち下りのエッジを含む誤作動時間Ｔがそれぞれ内側にシフトする。そのため、駆動信号Ｓ２１の立ち上り及び立ち下りのエッジ、また、駆動信号Ｓ２２の立ち上り及び立ち下りのエッジは、誤作動時間Ｔに含まれない。
【００３６】
また、上記実施形態では、駆動信号Ｓ２のオン期間を拡大する制御と、駆動信号Ｓ２２のオン期間を縮小する形態についてそれぞれ説明したが、オン期間を拡大する制御とオン期間を縮小する制御との両方が実施されてもよい。
【００３７】
また、上記実施形態では、Ｖ相の駆動信号Ｓ２，Ｓ２２のオン期間を変更しているが、Ｕ相の駆動信号Ｓ１，Ｓ２１のオン期間を変更してもよい。
【符号の説明】
【００３８】
１…電源回路、３…インバータ、５…インバータ制御装置、１００…三角波発生部（搬送波発生手段）、１０１…指令信号発生部（指令信号発生手段）、１０２…駆動信号生成部（駆動信号生成手段）、ＳＷ１〜ＳＷ６…スイッチング素子。
【図１】
0005978745.tif 000002
【図２】
0005978745.tif 000003
【図３】
0005978745.tif 000004
【図４】
0005978745.tif 000005