(57)【特許請求の範囲】
【請求項１】
ＳＦＰ規格（Small  Form-factor  Pluggable）に準拠した光トランシーバであって、
電気信号を光信号に変換する送信部と、
光信号を電気信号に変換する受信部と、
ファームウェアのコンピュータプログラムを実行することによって前記送信部と前記受信部とを制御するコントローラと、
ＭＯＤ＿ＤＥＦ０端子、ＭＯＤ＿ＤＥＦ１端子及びＭＯＤ＿ＤＥＦ２端子と、
第１及び第２のクロック信号線と、
第１及び第２のデータ信号線と、
プルダウン抵抗素子と、
を備え、
前記コントローラは、ファームウェアのコンピュータプログラムが格納されたメモリを有し、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受ける第１の端子を有し、
前記コントローラは、ファームウェアのコンピュータプログラムを受ける第２の端子を有し、
前記第１のクロック信号線は、前記ＭＯＤ＿ＤＥＦ１端子と前記コントローラとを接続し、
前記第１のデータ信号線は、前記ＭＯＤ＿ＤＥＦ２端子と前記コントローラとを接続し、
前記第２のクロック信号線は、前記ＭＯＤ＿ＤＥＦ０端子と前記第１の端子とを接続し、
前記第２のデータ信号線は、前記ＭＯＤ＿ＤＥＦ２端子と前記第２の端子とを接続し、
前記プルダウン抵抗素子の一端は、前記第１の端子と前記ＭＯＤ＿ＤＥＦ０端子とに接続され、
前記ＭＯＤ＿ＤＥＦ０端子は、前記プルダウン抵抗素子を介してプルダウンされており、
前記コントローラは、前記コントローラに対する制御用のクロック信号を、前記ＭＯＤ＿ＤＥＦ１端子及び前記第１のクロック信号線を介して外部から受け、
前記コントローラは、前記コントローラに対する制御用のデータ信号を、前記ＭＯＤ＿ＤＥＦ２端子及び前記第１のデータ信号線を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記ＭＯＤ＿ＤＥＦ０端子、前記第２のクロック信号線及び前記第１の端子を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムを、前記ＭＯＤ＿ＤＥＦ２端子、前記第２のデータ信号線及び前記第２の端子を介して外部から受け、
前記コントローラは、前記ＭＯＤ＿ＤＥＦ２端子、前記第２のデータ信号線及び前記第２の端子を介してダウンロードしたファームウェアのコンピュータプログラムを、前記メモリに格納する、光トランシーバ。
【請求項２】
前記第１の端子は、インバータ装置を含み、
前記インバータ装置の入力端は、前記第２のクロック信号線を介して前記ＭＯＤ＿ＤＥＦ０端子に接続され、
前記インバータ装置の出力端は、前記コントローラに接続され、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記ＭＯＤ＿ＤＥＦ０端子、前記第２のクロック信号線及び前記インバータ装置を介して外部から受ける、ことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記インバータ装置は、ＮＰＮトランジスタとプルアップ抵抗素子とから成り、
前記ＮＰＮトランジスタのベース端子は、前記第２のクロック信号線を介して前記ＭＯＤ＿ＤＥＦ０端子に接続され、
前記ＮＰＮトランジスタのコレクタ端子は、前記コントローラに接続され、
前記ＮＰＮトランジスタのエミッタ端子は、シグナルグラウンドに接続され、
前記プルアップ抵抗素子の一端は、前記ＮＰＮトランジスタの前記コレクタ端子に接続され、
前記ＮＰＮトランジスタの前記コレクタ端子は、前記プルアップ抵抗素子を介してプルアップされている、ことを特徴とする請求項２に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＦＰ規格に準拠した光トランシーバに関する。
【背景技術】
【０００２】
光トランシーバにはＳＦＰ規格（非特許文献１）に準拠したものが用いられる。ＳＦＰ規格に準拠した光トランシーバは、ＭＯＤ＿ＤＥＦ０端子を有する。ＭＯＤ＿ＤＥＦ０端子（ＭＯＤ＿ＤＥＦ：Module  Definition）は、光トランシーバが光通信装置（ホスト装置）に装着された事を光通信装置が検出するために用いられる端子である。ＭＯＤ＿ＤＥＦ０端子は、光トランシーバ内において、直接にＧＮＤに、または、抵抗を経由してＧＮＤに、接続されている。光トランシーバは、ＭＯＤ＿ＤＥＦ１端子（クロックライン（ＳＣＬ）に接続される端子）及びＭＯＤ＿ＤＥＦ２端子（データライン（ＳＤＡ）に接続される端子）を有する。ＭＯＤ＿ＤＥＦ１端子及びＭＯＤ＿ＤＥＦ２端子は、Ｉ２Ｃ規格に準拠した二線式シリアルインターフェースの二つの端子である。光トランシーバにおいて、ＭＯＤ＿ＤＥＦ１端子及びＭＯＤ＿ＤＥＦ２端子は、光トランシーバのコントローラ（ＣＰＵ）に設けられたＩ２Ｃレシーバ（光トランシーバの識別情報を格納したメモリまたは監視制御用のレジスタを含む。）に接続されている。なお、Ｉ２Ｃレシーバとコントローラとが別体となっている構成の光トランシーバも存在する。
【０００３】
光トランシーバは、送信部と受信部とを有する。受信部は、外部から光信号を受信し、この光信号を電気信号に変換する。受信部は、光信号を受けるフォトダイオード（ＰＤ）と、ＰＤからの出力信号を増幅するトランスインピーダンスアンプ（ＴＩＡ）とを有する。送信部は、電気信号を光信号に変換し、この光信号を外部に送信する。送信部は、光信号を出力するレーザダイオード（ＬＤ）と、ＬＤを駆動するドライバ回路（ＬＤＤ）とを有する。光トランシーバのコントローラは、ＴＩＡに接続されており、受信部の監視及び制御を行う。光トランシーバのコントローラは、ＬＤＤに接続されており、送信部の監視及び制御を行う。
【０００４】
光トランシーバのコントローラのＣＰＵは、コントローラ内のメモリに格納されたファームウェアのコンピュータプログラムを実行することによって、送信部と受信部とに対する監視及び制御を行う。ファームウェアのコンピュータプログラムは、更新可能である。光トランシーバのコントローラは、ファームウェアのコンピュータプログラムを、外部からダウンロードする。ダウンロードするためのインターフェースの具体例は、非特許文献２，３，４に開示されている。非特許文献２，３，４には、シリアルバスを用いたインターフェースが開示されている。シリアルバスは、二種類の信号線、すなわち、クロック信号線及びデータ信号線からなる。
【０００５】
特許文献１には光トランシーバのファームウェアのダウンロードに係る技術が開示されている。特許文献１に記載の光トランシーバは、入力電気信号を受信し、増幅して出力する駆動増幅器と、増幅された入力電気信号を受信し、光信号に変換して伝送路光ファイバに出力する発光素子と、ファームウェア又は初期値を保持し、ファームウェア又は初期値を用いて駆動増幅器及び発光素子の動作を制御するとともに、伝送路光ファイバ上の光信号に外部から重畳された書き込み光信号に応じて、ファームウェア又は初期値を書き込み又は書き換える制御回路とを有する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１０９４００号公報
【非特許文献】
【０００７】
【非特許文献１】“SFFCommittee,  INF-8074i  Specification  for  SFP(Small  Formfactor  Pluggable)  Transceiver,  Rev  1.0,  May  12,  2011、[retrieved  on  07  March  2012]、Retrieved  from  the  Internet：＜URL:ftp://ftp.seagate.com/sff/INF-8074.PDF＞”
【非特許文献２】“Downloading（In-Circuit  Programming）via  I2C”、アナデバADuC7023、Ｐ．３２、[online]、[retrieved  on  13  February  2012]、Retrieved  from  the  Internet：＜URL:http://www.analog.com/jp/processors-dsp/analog-microcontrollers/aduc7023/processors/product.html＞、＜URL:http://www.analog.com/static/imported-files/data_sheets/ADuC7023.pdf＞
【非特許文献３】“LPC111x/LPC11Cxx  Serial  Wire  Debug  (SWD)”、NXP、Ｐ．３４４、Chapter22、 [online]、[retrieved  on  13  February  2012]、Retrieved  from  the  Internet:＜URL:http://www.nxp.com/technical-support-portal/50809/71391/user-manuals＞、＜URL:http://www.nxp.com/documents/user_manual/UM10398.pdf＞
【非特許文献４】“C2Interface”、Silabs、Ｐ．２２３、[online]、[retrieved  on  13  February  2012]、Retrieved  from  the  Internet:＜URL:http://www.silabs.com/support/pages/support.aspx?ProductFamily=Small+Form+Factor+MCUs#Data_Sheets＞、＜URL:http://www.silabs.com/pages/DownloadDoc.aspx?FILEURL=Support%20Documents/TechnicalDocs/C8051F31x.pdf&src=SupportDocLibrary＞
【発明の概要】
【発明が解決しようとする課題】
【０００８】
光トランシーバの動作制御を行うコントローラ内のメモリにファームウェアのコンピュータプログラムを書き込むには、ダウンロードインターフェース端子が光トランシーバの外部には露出していないので（ＳＦＰ  ＭＳＡでは、そのような外部端子を規定していない）、光トランシーバを分解し、ダウンロードインターフェース端子に接続するコネクタを追加する加工等が必要となる。これに対し、特許文献１の光トランシーバは、ファームウェアのコンピュータプログラムを示す信号を光信号として受信し、この光信号を、光トランシーバのコントローラ内のメモリに書き込み可能な電気信号に変換するので、光トランシーバを分解しコネクタを追加する加工等を行うこと無く、ファームウェアのコンピュータプログラムを光トランシーバのコントローラ内のメモリに書き込むことができる。また、光トランシーバのコントローラからのリターン信号を光信号に変換し、この光信号を外部に出力することによって、光トランシーバを分解しコネクタを追加する加工等を行うこと無く、光トランシーバのコントローラからのリターン信号の読み出しが可能となる。
【０００９】
しかしながら、特許文献１のように、光信号を、光トランシーバのコントローラ内のメモリに書き込み可能な電気信号に変換するためには、光信号を電気信号に変換するための回路、フィルタ回路及び検波等を行う回路、等の構成が更に必要となる。また、光トランシーバのコントローラからのリターン信号を光信号に変換するためには、光トランシーバのコントローラからの電気信号を光信号に変換する回路が更に必要となる。光トランシーバ以外においても、ファームウェアを示す電気信号を光トランシーバに送信する光信号に変換する装置と、光トランシーバから受信した光信号を電気信号に変換する装置とが更に必要になる。従って、回路が複雑となり、回路の規模も増大し、更に、コストも増大する。そこで、本発明の目的は、上記の事情を鑑みてなされたものであり、ＳＦＰ規格に準拠した光トランシーバにおいて、光トランシーバのコントローラに対するファームウェアの書き込みを容易にすることである。
【課題を解決するための手段】
【００１０】
本発明の光トランシーバは、ＳＦＰ規格（Small  Form-factor  Pluggable）に準拠した光トランシーバであって、電気信号を光信号に変換する送信部と、光信号を電気信号に変換する受信部と、ファームウェアのコンピュータプログラムを実行することによって前記送信部と前記受信部とを制御するコントローラと、ＭＯＤ＿ＤＥＦ０端子、ＭＯＤ＿ＤＥＦ１端子及びＭＯＤ＿ＤＥＦ２端子と、第１及び第２のクロック信号線と、第１及び第２のデータ信号線と、プルダウン抵抗素子と、を備え、前記コントローラは、ファームウェアのコンピュータプログラムが格納されたメモリを有し、前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受ける第１の端子を有し、前記コントローラは、ファームウェアのコンピュータプログラムを受ける第２の端子を有し、前記第１のクロック信号線は、前記ＭＯＤ＿ＤＥＦ１端子と前記コントローラとを接続し、前記第１のデータ信号線は、前記ＭＯＤ＿ＤＥＦ２端子と前記コントローラとを接続し、前記第２のクロック信号線は、前記ＭＯＤ＿ＤＥＦ０端子と前記第１の端子とを接続し、前記第２のデータ信号線は、前記ＭＯＤ＿ＤＥＦ２端子と前記第２の端子とを接続し、前記プルダウン抵抗素子の一端は、前記第１の端子と前記ＭＯＤ＿ＤＥＦ０端子とに接続され、前記ＭＯＤ＿ＤＥＦ０端子は、前記プルダウン抵抗素子を介してプルダウンされており、前記コントローラは、前記コントローラに対する制御用のクロック信号を、前記ＭＯＤ＿ＤＥＦ１端子及び前記第１のクロック信号線を介して外部から受け、前記コントローラは、前記コントローラに対する制御用のデータ信号を、前記ＭＯＤ＿ＤＥＦ２端子及び前記第１のデータ信号線を介して外部から受け、前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記ＭＯＤ＿ＤＥＦ０端子、前記第２のクロック信号線及び前記第１の端子を介して外部から受け、前記コントローラは、ファームウェアのコンピュータプログラムを、前記ＭＯＤ＿ＤＥＦ２端子、前記第２のデータ信号線及び前記第２の端子を介して外部から受け、前記コントローラは、前記ＭＯＤ＿ＤＥＦ２端子、前記第２のデータ信号線及び前記第２の端子を介してダウンロードしたファームウェアのコンピュータプログラムを、前記メモリに格納することを特徴とする。
【００１１】
このように、本発明に係る光トランシーバによれば、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受ける第１の端子がＳＦＰ規格のＭＯＤ＿ＤＥＦ０端子に接続され、ファームウェアのコンピュータプログラムを受ける第２の端子がＳＦＰ規格のＭＯＤ＿ＤＥＦ２端子に接続されているので、ＳＦＰ規格に準拠した光トランシーバを分解しコネクタを追加する加工等を行うこと無く、回路を複雑とすること無く、回路の規模を増大させること無く、コストも増大させること無く、既存のＳＦＰ規格の端子を用いることによって、ファームウェアのコンピュータプログラムを外部からダウンロードできる。
【００１２】
更に、本発明に係る光トランシーバによれば、ＳＦＰ規格のＭＯＤ＿ＤＥＦ０端子は、プルダウン抵抗素子に接続されており、光通信装置が接続されている場合には、常に光通信装置にＬｏｗ状態の信号を返す端子となっている。そして、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受ける第１の端子もプルダウンされている。従って、光トランシーバが光通信装置に接続され、光トランシーバが光通信装置と通信を行っている場合には、第１の端子も常にＬｏｗ状態となりこの状態が維持されるので、第１の端子及び第２の端子を介したコントローラのダウンロードインターフェース（ファームウェアのコンピュータプログラムをダウンロードするためのＳＦＰ規格のインターフェース）が動作することがなく、よって、光トランシーバが光通信装置と通信を行っている最中には、光トランシーバは、このダウンロードインターフェースによる影響を受けない。
【００１３】
本発明に係る光トランシーバにおいて、前記第１の端子は、インバータ装置を含み、前記インバータ装置の入力端は、前記第２のクロック信号線を介して前記ＭＯＤ＿ＤＥＦ０端子に接続され、前記インバータ装置の出力端は、前記コントローラに接続され、前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記ＭＯＤ＿ＤＥＦ０端子、前記第２のクロック信号線及び前記インバータ装置を介して外部から受ける、ことが好ましい。従って、本発明は、第１の端子の出力がＨｉｇｈ状態に維持されている場合には第１の端子及び第２の端子を介したコントローラのダウンロードインターフェース（ファームウェアのコンピュータプログラムをダウンロードするためのＳＦＰ規格のインターフェース）が動作しない構成のコントローラを有する光トランシーバに対しても、適用できる。
【００１４】
本発明に係る光トランシーバにおいて、前記インバータ装置は、ＮＰＮトランジスタとプルアップ抵抗素子とから成り、前記ＮＰＮトランジスタのベース端子は、前記第２のクロック信号線を介して前記ＭＯＤ＿ＤＥＦ０端子に接続され、前記ＮＰＮトランジスタのコレクタ端子は、前記コントローラに接続され、前記ＮＰＮトランジスタのエミッタ端子は、シグナルグラウンドに接続され、前記プルアップ抵抗素子の一端は、前記ＮＰＮトランジスタの前記コレクタ端子に接続され、前記ＮＰＮトランジスタの前記コレクタ端子は、前記プルアップ抵抗素子を介してプルアップされている、ことが好ましい。したがって、第１の端子のインバータ装置は、ＮＰＮトランジスタとプルアップ抵抗素子とから成る簡単な構成によって実現できる。
【発明の効果】
【００１５】
本発明によれば、ＳＦＰ規格に準拠した光トランシーバにおいて、光トランシーバのコントローラに対するファームウェアの書き込みを容易にできる。
【図面の簡単な説明】
【００１６】
【図１】実施形態に係る光トランシーバの構成を示す図である。
【図２】ファームウェア書き込み装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【図３】光通信装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【図４】光通信装置が接続された光トランシーバの構成を示す図である。
【図５】変形例に係る光トランシーバの構成を示す。
【図６】変形例に係る光トランシーバの構成を示す。
【図７】変形例に係る光トランシーバのコントローラのダウンロードインターフェースのクロック端子を、具体的に例示する図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１〜３を参照して、実施形態に係る光トランシーバを説明する。図１は、実施形態に係る光トランシーバの構成を示す図である。図２は、ファームウェア書き込み装置に接続された実施形態に係る光トランシーバの構成を示す図である。図３は、光通信装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【００１８】
図１〜３に示す光トランシーバ１は、実施形態に係る光トランシーバである。光トランシーバ１の構成は、ＳＦＰ規格（Small  Form-factor  Pluggable）に準拠している。光トランシーバ１は、ファームウェア書き込み装置１１、及び、光通信装置１５に接続されて用いられる。光トランシーバ１は、光ファイバに接続され、光ファイバを介して光信号を送受する。
【００１９】
光トランシーバ１は、送信部３、受信部５、コントローラ７、クロック端子７ｅ（第１の端子）、データ端子７ｆ（第２の端子）及びプルダウン抵抗素子９を備える。光トランシーバ１は、信号入力端子３ｅ、信号出力端子５ｅ、ＭＯＤ＿ＤＥＦ０端子７ｋ、ＭＯＤ＿ＤＥＦ１端子７ｍ及びＭＯＤ＿ＤＥＦ２端子７ｎを備える。光トランシーバ１は、信号線３ｆ、信号線５ｆ、信号線７ｃ、信号線７ｄ、クロック信号線７ｇ（第２のクロック信号線）、データ信号線７ｈ（第２のデータ信号線）、クロック信号線７ｉ（第１のクロック信号線）及びデータ信号線７ｊ（第１のデータ信号線）を有する。信号入力端子３ｅ、信号出力端子５ｅ、ＭＯＤ＿ＤＥＦ０端子７ｋ、ＭＯＤ＿ＤＥＦ１端子７ｍ及びＭＯＤ＿ＤＥＦ２端子７ｎは、ＳＦＰ規格に準拠しており、ファームウェア書き込み装置１１及び光通信装置１５の複数の端子にそれぞれ接続可能である。
【００２０】
送信部３は、信号入力端子３ｅと信号線３ｆとを介して入力される電気信号を光信号３ｇに変換する。送信部３は、ＬＤ３ａ（ＬＤ：Laser  Diode）と、ＬＤＤ３ｂ（LD  Driver）と、検出素子３ｈとを有する。送信部３は、駆動信号線３ｃとモニタ信号線３ｄとを有する。駆動信号線３ｃは、ＬＤ３ａとＬＤＤ３ｂとを接続する。モニタ信号線３ｄは、検出素子３ｈとＬＤＤ３ｂとを接続する。信号線３ｆは、ＬＤＤ３ｂと信号入力端子３ｅとを接続する。ＬＤＤ３ｂは、信号線３ｆと信号線７ｃとに接続されている。ＬＤ３ａは、光信号３ｇを光ファイバに出力する。ＬＤ３ａは、駆動信号線３ｃを介してＬＤＤ３ｂから入力される駆動信号に応じて、光信号３ｇを出力する。
【００２１】
検出素子３ｈは、ＬＤ３ａの発光強度をモニタするためのフォトダイオードである。検出素子３ｈは、ＬＤ３ａの近傍に設けられており、ＬＤ３ａの発光強度を受け、発光強度に応じた電気信号（電流）を出力する。検出素子３ｈから出力される電気信号は、モニタ信号線３ｄ、ＬＤＤ３ｂ、信号線７ｃを介して、コントローラ７に送られる。
【００２２】
ＬＤＤ３ｂは、信号線７ｃを介して、コントローラ７から制御・監視を受ける。ＬＤＤ３ｂは、信号入力端子３ｅと信号線３ｆとを介して外部（光通信装置１５）から入力される電気信号に応じて、ＬＤ３ａに対する駆動信号を、駆動信号線３ｃに出力する。
【００２３】
受信部５は、受信部５に入力される光信号５ｇを電気的な受信信号に変換し、この受信信号を信号線５ｆと信号出力端子５ｅとを介して外部（光通信装置１５）に出力する。受信部５は、ＰＤ５ａ（ＰＤ：PhotoDiode）とＴＩＡ５ｂ（ＴＩＡ：TransImpedance  Amplifier）とを有する。受信部５は、受信信号線５ｃとモニタ信号線５ｄとを有する。受信信号線５ｃは、ＰＤ５ａとＴＩＡ５ｂとを接続する。モニタ信号線５ｄは、ＰＤ５ａとＴＩＡ５ｂとを接続する。信号線５ｆは、ＴＩＡ５ｂと信号出力端子５ｅとを接続する。ＴＩＡ５ｂは、信号線５ｆと信号線７ｄとに接続されている。
【００２４】
ＰＤ５ａは、光ファイバから光信号５ｇを受ける。ＰＤ５ａは、光ファイバから受ける光信号５ｇに対応する電気信号を、受信信号線５ｃを介して、ＴＩＡ５ｂに出力する。ＰＤ５ａは、光信号５ｇのモニタ結果を示すモニタ信号を、モニタ信号線５ｄ、ＴＩＡ５ｂ、信号線７ｄを介してコントローラ７に送る。ＰＤ５ａからモニタ信号線５ｄを介して出力される電気信号は、ＰＤ５ａが受ける光信号５ｇの光強度を示す。
【００２５】
ＴＩＡ５ｂは、信号線７ｄを介して、コントローラ７から制御・監視を受ける。ＴＩＡ５ｂは、ＰＤ５ａが受ける光信号５ｇに応じてＰＤ５ａから受信信号線５ｃを介して送られる電気信号を増幅して復元し、この増幅後の電気信号（受信信号）を、信号線５ｆと信号出力端子５ｅとを介して外部（光通信装置１５）に出力する。
【００２６】
コントローラ７は、Ｉ２Ｃレシーバ７ａ、メモリ７ｂ及びバッファＢｕｆ１を有する。コントローラ７は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ等を有し、メモリ７ｂは、このＲＯＭを含む。メモリ７ｂは、特に、ファームウェアのコンピュータプログラムＰｒを格納する。コントローラ７のＣＰＵは、メモリ７ｂに格納されている各種コンピュータプログラムを実行する。コントローラ７のＣＰＵは、メモリ７ｂに格納されているファームウェアのコンピュータプログラムＰｒを実行する。コントローラ７のＣＰＵは、コンピュータプログラムＰｒを実行することによって、光トランシーバ１を、統括的に監視し制御する。特に、コントローラ７のＣＰＵは、コンピュータプログラムＰｒを実行することによって、光トランシーバ１の各種センサ（例えば、検出素子３ｈや、図示しない温度センサ等）を用いて、光トランシーバ１の電源電圧の監視、光トランシーバ１の内部温度の監視、ＬＤ３ａ及びＴＩＡ５ｂの動作の監視など、光トランシーバ１の動作を統括的に監視し、更に、送信部３及び受信部５のオン・オフの制御、送信部３から出力される信号の伝送速度の設定など、光トランシーバ１の動作を統括的に制御する。
【００２７】
バッファＢｕｆ１は、クロック端子７ｅとデータ端子７ｆとに接続されている。クロック信号線７ｇは、クロック端子７ｅとＭＯＤ＿ＤＥＦ０端子７ｋとを接続する。クロック信号線７ｇ、クロック端子７ｅ、ＭＯＤ＿ＤＥＦ０端子７ｋには、プルダウン抵抗素子９の一端が接続されている。プルダウン抵抗素子９の他端には、シグナルグラウンドが接続されている。ＭＯＤ＿ＤＥＦ０端子７ｋは、プルダウン抵抗素子９を介してプルダウンされている。データ信号線７ｈは、データ端子７ｆとＭＯＤ＿ＤＥＦ２端子７ｎとを接続する。クロック信号線７ｇとデータ信号線７ｈとは、Ｉ２Ｃバスを構成することができる。
【００２８】
コントローラ７は、クロック端子７ｒとデータ端子７ｔを更に有し、Ｉ２Ｃレシーバ７ａは、バッファＢｕｆ２を有する。バッファＢｕｆ２は、クロック端子７ｒとデータ端子７ｔとに接続されている。クロック信号線７ｉは、クロック端子７ｒとＭＯＤ＿ＤＥＦ１端子７ｍとを接続する。データ信号線７ｊは、データ端子７ｔとＭＯＤ＿ＤＥＦ２端子７ｎとを接続する。クロック信号線７ｉとデータ信号線７ｊとは、Ｉ２Ｃバスを構成することができる。
【００２９】
Ｉ２Ｃレシーバ７ａは、メモリやレジスタを更に有する。Ｉ２Ｃレシーバ７ａのメモリには、光トランシーバ１の識別情報を示すデータが格納される。Ｉ２Ｃレシーバ７ａのレジスタは、コントローラ７のＣＰＵがコンピュータプログラムＰｒの実行時などに用いるレジスタである。なお、Ｉ２Ｃレシーバ７ａは、コントローラ７とは別体に設けられることもできる。
【００３０】
図２には、光トランシーバ１に接続されたファームウェア書き込み装置１１の構成が示されている。ファームウェア書き込み装置１１は、コントローラ７が実行するファームウェアのコンピュータプログラムＰｒをコントローラ７に提供するための装置である。コントローラ７は、ＭＯＤ＿ＤＥＦ０端子７ｋとＭＯＤ＿ＤＥＦ２端子７ｎとを用いて、ファームウェア書き込み装置１１からコンピュータプログラムＰｒをダウンロードする。ファームウェア書き込み装置１１は、ファームウェアダウンロード装置１３、プルアップ抵抗素子１３ａ、プルアップ抵抗素子１３ｂ、クロック信号線１３ｃ、信号線１３ｄ、データ信号線１３ｅ、クロック端子１３ｆ、データ端子１３ｇ、電源Ｖｃｃ１及び電源Ｖｃｃ２を備える。ファームウェアダウンロード装置１３は、バッファＢｕｆ３を有する。クロック端子１３ｆとデータ端子１３ｇとは、バッファＢｕｆ３に接続されている。信号線１３ｄは、プルアップ抵抗素子１３ａの一端に接続されている。プルアップ抵抗素子１３ａの他端は、電源Ｖｃｃ２に接続されている。データ信号線１３ｅは、プルアップ抵抗素子１３ｂの一端に接続されている。プルアップ抵抗素子１３ｂの他端は、電源Ｖｃｃ１に接続されている。データ端子１３ｇは、データ信号線１３ｅに接続されている。データ端子１３ｇは、データ信号線１３ｅを介して、プルアップ抵抗素子１３ｂによってプルアップされている。
【００３１】
ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、クロック信号線１３ｃは、クロック端子１３ｆとＭＯＤ＿ＤＥＦ０端子７ｋとを接続する。ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、信号線１３ｄは、プルアップ抵抗素子１３ａとＭＯＤ＿ＤＥＦ１端子７ｍとを接続し、よって、ＭＯＤ＿ＤＥＦ１端子７ｍは、信号線１３ｄを介して、プルアップ抵抗素子１３ａによってプルアップされる。ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、データ信号線１３ｅは、データ端子１３ｇとＭＯＤ＿ＤＥＦ２端子７ｎとを接続し、よって、ＭＯＤ＿ＤＥＦ１端子７ｍは、データ信号線１３ｅを介して、プルアップ抵抗素子１３ｂによってプルアップされる。クロック信号線１３ｃとデータ信号線１３ｅとは、Ｉ２Ｃバスを構成することができる。
【００３２】
クロック端子７ｅは、ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、ＭＯＤ＿ＤＥＦ０端子７ｋとクロック信号線７ｇとを介して、ファームウェア書き込み装置１１のファームウェアダウンロード装置１３から、コンピュータプログラムＰｒのダウンロードに用いるクロック信号を受ける。ファームウェア書き込み装置１１が接続されている光トランシーバ１において、コントローラ７は、コンピュータプログラムＰｒのダウンロードに用いるクロック信号を、ファームウェア書き込み装置１１のクロック端子１３ｆ、クロック信号線１３ｃと、光トランシーバ１のＭＯＤ＿ＤＥＦ０端子７ｋ、クロック信号線７ｇ、クロック端子７ｅとを介して、ファームウェア書き込み装置１１のファームウェアダウンロード装置１３から受ける。
【００３３】
データ端子７ｆは、ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、ＭＯＤ＿ＤＥＦ２端子７ｎとデータ信号線７ｈとを介して、ファームウェア書き込み装置１１のファームウェアダウンロード装置１３から、コンピュータプログラムＰｒのデータ信号を受ける。ファームウェア書き込み装置１１が接続されている光トランシーバ１において、コントローラ７は、ファームウェアのコンピュータプログラムＰｒを、ファームウェア書き込み装置１１のデータ端子１３ｇ、データ信号線１３ｅと、光トランシーバ１のＭＯＤ＿ＤＥＦ２端子７ｎ、データ信号線７ｈ、データ端子７ｆ、Ｉ２Ｃレシーバ７ａとを介して、ファームウェア書き込み装置１１のファームウェアダウンロード装置１３から受ける。ファームウェア書き込み装置１１が接続されている光トランシーバ１において、コントローラ７は、ファームウェア書き込み装置１１のデータ端子１３ｇ、データ信号線１３ｅと、光トランシーバ１のＭＯＤ＿ＤＥＦ２端子７ｎ、データ信号線７ｈ、データ端子７ｆ、Ｉ２Ｃレシーバ７ａとを介してダウンロードしたコンピュータプログラムＰｒを、メモリ７ｂに格納する。
【００３４】
次に、ファームウェアのコンピュータプログラムＰｒをダウンロードする場合の光トランシーバ１の動作を説明する。光トランシーバ１は、ファームウェアのコンピュータプログラムＰｒをダウンロードする場合、図２に示すように、コンピュータプログラムＰｒの提供元であるファームウェア書き込み装置１１に接続される。ＭＯＤ＿ＤＥＦ０端子７ｋを経由してクロック端子１３ｆが光トランシーバ１のコントローラ７のクロック端子７ｅに接続される。また、ＭＯＤ＿ＤＥＦ２端子７ｎを経由してデータ端子１３ｇがコントローラ７のデータ端子７ｆに接続される。ファームウェアダウンロード装置１３のバッファＢｕｆ３とコントローラ７のバッファＢｕｆ１とは、プルダウン抵抗素子９及びプルアップ抵抗素子１３ｂに対して十分な電流駆動能力を持っているので、ファームウェアダウンロード装置１３とコントローラ７との通信は正常に行われ、コントローラ７へのファームウェアのコンピュータプログラムＰｒのダウンロードが正常に行える。
【００３５】
ところで、クロック信号線７ｉとデータ信号線７ｊとからなるＩ２Ｃバスは、図３の（Ａ）部に示すようにＭＯＤ＿ＤＥＦ１端子７ｍがＨｉｇｈ状態の時（すなわち、Ｉ２Ｃレシーバ７ａのクロック端子７ｒがＨｉｇｈ状態の時）に、ＭＯＤ＿ＤＥＦ２端子７ｎの信号が立ち下がる（すなわち、Ｉ２Ｃレシーバ７ａのデータ端子７ｔの信号が立ち下がる）ことによって、Ｉ２Ｃレシーバ７ａは、通信を開始する。図２に示すようにファームウェア書き込み装置１１が光トランシーバ１に接続されている状態では、図３の（Ｂ）部に示すように、ＭＯＤ＿ＤＥＦ１端子７ｍ（すなわち、Ｉ２Ｃレシーバ７ａのクロック端子７ｒ）がプルアップ抵抗素子１３ａによってプルアップされＨｉｇｈ状態に維持されているので、ファームウェアダウンロード装置１３が動作してＭＯＤ＿ＤＥＦ２端子７ｎの信号（すなわち、Ｉ２Ｃレシーバ７ａのデータ端子７ｔの信号）が変化すると、Ｉ２Ｃレシーバ７ａは、通信を開始することが予想される。しかし、Ｉ２Ｃ規格によると、通信開始の直後、Ｉ２Ｃレシーバ７ａが受信状態（すなわち、データ端子７ｔのインピーダンスがＨｉｇｈ状態）となると、図３の（Ｂ）部に示すように、ＭＯＤ＿ＤＥＦ１端子７ｍ（すなわち、Ｉ２Ｃレシーバ７ａのクロック端子７ｒ）がプルアップ抵抗素子１３ａによってプルアップされＨｉｇｈ状態に維持されているので、Ｉ２Ｃレシーバ７ａは、通信開始の直後の受信状態を維持する。Ｉ２Ｃレシーバ７ａは、ＭＯＤ＿ＤＥＦ１端子７ｍ（すなわち、Ｉ２Ｃレシーバ７ａのクロック端子７ｒ）がプルアップ抵抗素子１３ａによってプルアップされＨｉｇｈ状態に維持されている間において、受信状態を維持するので、ファームウェアダウンロード装置１３と通信を行わない。したがって、クロック端子７ｒがプルアップ抵抗素子１３ａによってプルアップされＨｉｇｈ状態に維持されている間には、ファームウェアダウンロード装置１３とコントローラ７との間の通信は、Ｉ２Ｃレシーバ７ａによって影響されることなく、正常に行われる。以上のように、光トランシーバ１は、ＳＦＰ規格で定められたエッジコネクタ（ＭＯＤ＿ＤＥＦ０端子７ｋ、ＭＯＤ＿ＤＥＦ１端子７ｍ、ＭＯＤ＿ＤＥＦ２端子７ｎ）を用いて、ファームウェアのコンピュータプログラムＰｒのダウンロードをファームウェア書き込み装置１１から行える。
【００３６】
なお、クロック端子１３ｆとクロック端子７ｅとの間でクロック信号が送受できるためには、クロック信号のＨｉｇｈ状態がクロック端子１３ｆから出力された場合に、クロック端子７ｅにおいてこの信号がＨｉｇｈ状態であることをコントローラ７が検知できる必要がある。クロック端子１３ｆがＨｉｇｈ状態の場合にクロック端子７ｅがＨｉｇｈ状態であることをコントローラ７が検知できるためには、プルダウン抵抗素子９の抵抗値Ｒ１を、クロック端子１３ｆがＨｉｇｈ状態の場合にクロック端子７ｅもＨｉｇｈ状態であるとコントローラ７が検知できるように、設定する必要がある。具体的には、クロック端子７ｅがＨｉｇｈ状態であるとコントローラ７によって検知されるクロック端子７ｅの閾値電位をＶＩＨとし、クロック端子７ｅの実際の電位をＶ１とすると、Ｖ１がＶＩＨよりも大きいこと（Ｖ１＞ＶＨＩ）が必要となる。ここで、プルダウン抵抗素子９を流れる電流をＩ１とし、プルダウン抵抗素子９の抵抗値をＲ１とすると、Ｖ１＝Ｒ１×Ｉ１の関係が成立するので、クロック端子１３ｆがＨｉｇｈ状態の場合にクロック端子７ｅがＨｉｇｈ状態であることをコントローラ７が検知できるためには、Ｖ１＞ＶＨＩの関係から、プルダウン抵抗素子９の抵抗値Ｒが、Ｒ１＞ＶＩＨ／Ｉ１の関係を満たす必要がある。
【００３７】
図４には、光通信装置１５が接続された光トランシーバ１の構成が示されている。光通信装置１５は、光トランシーバ１が送信する光信号３ｇに対応する電気的な信号を光トランシーバ１に出力し、光トランシーバ１が受信した光信号５ｇに対応する電気的な受信信号を光トランシーバ１から受ける従来の光通信装置である。光通信装置１５は、信号変換装置１７、信号線１７ａ、信号線１７ｂ、信号出力端子１７ｃ、信号入力端子１７ｄ、制御部１９、プルアップ抵抗素子１９ａ、プルアップ抵抗素子１９ｂ、プルアップ抵抗素子１９ｃ、信号線１９ｄ、クロック信号線１９ｅ、データ信号線１９ｆ、検知端子１９ｇ、クロック端子１９ｈ及びデータ端子１９ｉを備える。
【００３８】
信号変換装置１７は、バッファＢｕｆ４を有する。バッファＢｕｆ４は、信号出力端子１７ｃと信号入力端子１７ｄとに接続されている。制御部１９は、データ端子１９ｉ、バッファＢｕｆ５を有する。バッファＢｕｆ５は、検知端子１９ｇとクロック端子１９ｈとデータ端子１９ｉとに接続されている。
【００３９】
プルアップ抵抗素子１９ａの一端は、信号線１９ｄと検知端子１９ｇとに接続されている。プルアップ抵抗素子１９ａの他端は、電源Ｖｃｃ５に接続されている。検知端子１９ｇは、プルアップ抵抗素子１９ａによってプルアップされている。ＳＦＰ規格によれば、プルアップ抵抗素子１９ａは、４．７ｋΩ以上１０ｋΩ以下である。
【００４０】
プルアップ抵抗素子１９ｂの一端は、クロック信号線１９ｅとクロック端子１９ｈとに接続されている。プルアップ抵抗素子１９ｂの他端は、電源Ｖｃｃ４に接続されている。クロック端子１９ｈは、プルアップ抵抗素子１９ｂによってプルアップされている。プルアップ抵抗素子１９ｃの一端は、データ信号線１９ｆとデータ端子１９ｉとに接続されている。プルアップ抵抗素子１９ｃの他端は、電源Ｖｃｃ３に接続されている。データ端子１９ｉは、プルアップ抵抗素子１９ｃによってプルアップされている。
【００４１】
信号線１７ａは、光通信装置１５が光トランシーバ１に接続されている場合に、信号出力端子１７ｃと信号入力端子３ｅとを接続する。信号線１７ｂは、光通信装置１５が光トランシーバ１に接続されている場合に、信号入力端子１７ｄと信号出力端子５ｅとを接続する。光通信装置１５が光トランシーバ１に接続されている場合に、信号線１９ｄは、検知端子１９ｇとＭＯＤ＿ＤＥＦ０端子７ｋとを接続し、よって、ＭＯＤ＿ＤＥＦ０端子７ｋは、プルアップ抵抗素子１９ａにプルアップされ、プルダウン抵抗素子９によってプルダウンされる。光通信装置１５が光トランシーバ１に接続されている場合に、クロック信号線１９ｅは、クロック端子１９ｈとＭＯＤ＿ＤＥＦ１端子７ｍとを接続し、よって、ＭＯＤ＿ＤＥＦ１端子７ｍは、プルアップ抵抗素子１９ｂによってプルアップされる。光通信装置１５が光トランシーバ１に接続されている場合に、データ信号線１９ｆは、データ端子１９ｉとＭＯＤ＿ＤＥＦ２端子７ｎとを接続し、よって、ＭＯＤ＿ＤＥＦ２端子７ｎは、プルアップ抵抗素子１９ｃによってプルアップされる。クロック信号線１９ｅとデータ信号線１９ｆとは、Ｉ２Ｃバスを構成することができる。
【００４２】
信号変換装置１７は、シリアル／パラレル変換部を有するＳＥＲＤＥＳ（シリアライザ／デシリアライザ）を含む。信号変換装置１７は、光通信装置１５が光トランシーバ１に接続されている場合に、送信部３に出力する電気信号を、信号出力端子１７ｃから出力する。信号変換装置１７は、光通信装置１５が光トランシーバ１に接続されている場合に、受信部５から入力される電気信号を、信号入力端子１７ｄを介して受ける。
【００４３】
光通信装置１５が接続されている光トランシーバ１において、光トランシーバ１のＬＤＤ３ｂは、光信号３ｇに対応する電気的な送信信号を、光通信装置１５の信号出力端子１７ｃ、信号線１７ａと、光トランシーバ１の信号入力端子３ｅ、信号線３ｆとを介して、光通信装置１５の信号変換装置１７から受ける。光通信装置１５が接続されている光トランシーバ１において、光トランシーバ１のＴＩＡ５ｂは、光信号５ｇに対応する電気的な受信信号を、光トランシーバ１の信号線５ｆ、信号出力端子５ｅと、光通信装置１５の信号線１７ｂ、信号入力端子１７ｄとを介して、光通信装置１５の信号変換装置１７に送る。光通信装置１５が接続されている光トランシーバ１において、コントローラ７は、コントローラ７に対する制御用のクロック信号を、光通信装置１５のクロック端子１９ｈ、クロック信号線１９ｅと、光トランシーバ１のＭＯＤ＿ＤＥＦ１端子７ｍ、クロック信号線７ｉ、クロック端子７ｒ、Ｉ２Ｃレシーバ７ａとを介して、光通信装置１５の制御部１９から受ける。光通信装置１５が接続されている光トランシーバ１において、コントローラ７は、コントローラ７に対する制御用のデータ信号を、光通信装置１５のデータ端子１９ｉ、データ信号線１９ｆと、光トランシーバ１のＭＯＤ＿ＤＥＦ２端子７ｎ、データ信号線７ｊ、データ端子７ｔ、Ｉ２Ｃレシーバ７ａとを介して、光通信装置１５の制御部１９から受ける。
【００４４】
次に、光通信装置１５に接続されている光トランシーバ１の動作を説明する。光通信装置１５が光トランシーバ１に接続されている場合、制御部１９は、コントローラ７と信号変換装置１７とに対する制御を行う。制御部１９は、光通信装置１５に光トランシーバ１が装着されているか否かを、検知端子１９ｇを介して検知する。光トランシーバ１が光通信装置１５に装着されていることを制御部１９が検知端子１９ｇを介して検知するためには、検知端子１９ｇがＬｏｗ状態であると制御部１９が検知できるように、プルダウン抵抗素子９の抵抗値Ｒ１とプルアップ抵抗素子１９ａの抵抗値Ｒ２とを、設定する必要がある。具体的には、検知端子１９ｇがＬｏｗ状態であると制御部１９によって検知される検知端子１９ｇの閾値電位をＶＩＬとし、検知端子１９ｇの実際の電位をＶ２とすると、Ｖ２がＶＩＬよりも小さいこと（Ｖ２＜ＶＩＬ）が必要となる。ここで、プルアップ抵抗素子１９ａとプルダウン抵抗素子９とに流れる電流値をＩ２とし、電源Ｖｃｃ５の電圧をＶ３とすると、Ｖ３＝（Ｒ１＋Ｒ２）×Ｉ２、Ｖ２＝Ｒ１×Ｉ２の関係が成立するので、光トランシーバ１が装着されているか否かを制御部１９が検知端子１９ｇを介して検知できるためには、Ｖ２＜ＶＩＬの関係から、プルダウン抵抗素子９の抵抗値Ｒ１とプルアップ抵抗素子１９ａの抵抗値Ｒ２とが、Ｒ１＜ＶＩＬ×Ｒ２／（Ｖ３−ＶＩＬ）の関係を満たす必要がある。この場合、コントローラ７のクロック端子７ｅはＬｏｗ状態に維持されるので、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェース（ファームウェアのコンピュータプログラムＰｒをダウンロードするためのＳＦＰ規格のインターフェース）は、通信待ち状態に維持される（すなわち、コントローラ７のデータ端子７ｆのインピーダンスは、Ｈｉｇｈ状態に維持される）。すなわち、コントローラ７のダウンロードインターフェースは、クロック端子７ｅからの出力がＬｏｗ状態に維持されている場合には動作しない。従って、光通信装置１５の制御部１９と光トランシーバ１のＩ２Ｃレシーバ７ａとは、コントローラ７のダウンロードインターフェースによって影響されることなく、正常に通信を行う。以上のように、光トランシーバ１は、従来の光通信装置１５に装着されても、正常に動作する。さらに、光トランシーバ１では、光トランシーバ１が光通信装置１５に装着されている間、クロック端子７ｅがＬｏｗ状態に維持されるので、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェースが動作することがなく、よって、コントローラ７が、ファームウェアのコンピュータプログラムＰｒを誤ってダウンロードしてファームウェアの更新を行う、ということが回避される。
【００４５】
以上説明した構成の光トランシーバ１によれば、ファームウェアのコンピュータプログラムＰｒのダウンロードに用いるクロック信号を受けるクロック端子７ｅがＳＦＰ規格のＭＯＤ＿ＤＥＦ０端子７ｋに接続され、コンピュータプログラムＰｒを受けるデータ端子７ｆがＳＦＰ規格のＭＯＤ＿ＤＥＦ２端子７ｎに接続されているので、ＳＦＰ規格に準拠した光トランシーバ１を分解しコネクタを追加する加工等を行うこと無く、回路を複雑とすること無く、回路の規模を増大させること無く、コストも増大させること無く、既存のＳＦＰ規格の端子（少なくともＭＯＤ＿ＤＥＦ０端子７ｋ及びＭＯＤ＿ＤＥＦ２端子７ｎ）を用いることによって、ファームウェアのコンピュータプログラムＰｒを外部のファームウェア書き込み装置１１からダウンロードできる。
【００４６】
更に、光トランシーバ１によれば、ＳＦＰ規格のＭＯＤ＿ＤＥＦ０端子７ｋは、プルダウン抵抗素子９に接続されており、光通信装置１５が接続されている場合には、常に光通信装置１５にＬｏｗ状態の信号を返す端子となっている。そして、ファームウェアのコンピュータプログラムＰｒのダウンロードに用いるクロック信号を受けるクロック端子７ｅもプルダウンされている。従って、光トランシーバ１が光通信装置１５に接続され、光トランシーバ１が光通信装置１５と通信を行っている場合には、クロック端子７ｅも常にＬｏｗ状態となりこの状態が維持されるので、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェース（ファームウェアのコンピュータプログラムＰｒをダウンロードするためのＳＦＰ規格のインターフェース）が動作することがなく、よって、光トランシーバ１が光通信装置１５と通信を行っている最中には、光トランシーバ１は、このダウンロードインターフェースによる影響を受けない。
【００４７】
（変形例）図５に、光トランシーバ１の変形例（光トランシーバ１ａ）を示す。光トランシーバ１ａにおいては、光トランシーバ１のクロック端子７ｅが、クロック端子７ｅ１（第１の端子）に換えられており、更に、光トランシーバ１のコントローラ７が、コントローラ７１に換えられており、光トランシーバ１の構成と光トランシーバ１ａの構成との相違点は、クロック端子７ｅとクロック端子７ｅ１との相違、及び、コントローラ７とコントローラ７１との相違のみである。コントローラ７１は、コントローラ７１のバッファＢｕｆ１に接続されているクロック端子７ｅ１の出力端７ｐｂがＨｉｇｈ状態に維持されている場合にはファームウェアのコンピュータプログラムＰｒをダウンロードしない（通信待ち状態）、という仕様に構成されており、この仕様は、コントローラ７と逆の仕様である。
【００４８】
クロック端子７ｅ１は、インバータ装置７ｐを有している。インバータ装置７ｐの入力端７ｐａは、クロック信号線７ｇを介してＭＯＤ＿ＤＥＦ０端子７ｋに接続されている。インバータ装置７ｐの出力端７ｐｂは、コントローラ７１のバッファＢｕｆ１に接続されている。コントローラ７１は、コンピュータプログラムＰｒのダウンロードに用いるクロック信号を、ＭＯＤ＿ＤＥＦ０端子７ｋ、クロック信号線７ｇ及びインバータ装置７ｐを介して外部のファームウェア書き込み装置１１から受ける。クロック端子７ｅ１の入力端７ｐａに入力するクロック信号のＨｉｇｈ状態、Ｌｏｗ状態と、クロック端子７ｅ１の出力端７ｐｂから出力されるクロック信号のＨｉｇｈ状態、Ｌｏｗ状態とは、インバータ装置７ｐによって、逆になっている。例えば、クロック端子７ｅ１は、クロック信号のＨｉｇｈ状態が入力端７ｐａに入力すると、このクロック信号をＬｏｗ状態として出力端７ｐｂから出力する。
【００４９】
このような光トランシーバ１ａに対しては、図５に示すように、ファームウェア書き込み装置１１に換えてファームウェア書き込み装置１１ａを用いることができる。図５には、光トランシーバ１ａにファームウェア書き込み装置１１ａが接続された構成が示されている。ファームウェア書き込み装置１１ａにおいては、ファームウェア書き込み装置１１のファームウェアダウンロード装置１３がファームウェアダウンロード装置１３１に換えられており、ファームウェア書き込み装置１１のクロック信号線１３ｃがクロック信号線１３ｃ１、インバータ装置１３ｈ及びクロック信号線１３ｃ２から成る構成に換えられている。クロック信号線１３ｃ１は、クロック端子１３ｆと、インバータ装置１３ｈの入力端とを接続し、クロック信号線１３ｃ２は、ファームウェア書き込み装置１１ａが光トランシーバ１ａに接続している場合に、インバータ装置１３ｈの出力端とＭＯＤ＿ＤＥＦ０端子７ｋとを接続する。ファームウェアダウンロード装置１３１のクロック端子１３ｆから出力されるクロック信号のＨｉｇｈ状態は、ファームウェアダウンロード装置１３のクロック端子１３ｆから出力されるクロック信号のＬｏｗ状態に対応し、ファームウェアダウンロード装置１３１のクロック端子１３ｆから出力されるクロック信号のＬｏｗ状態は、ファームウェアダウンロード装置１３のクロック端子１３ｆから出力されるクロック信号のＨｉｇｈ状態に対応する。光トランシーバ１ａがファームウェア書き込み装置１１ａからコンピュータプログラムＰｒをダウンロードする場合、ファームウェアダウンロード装置１３１のクロック端子１３ｆから出力されるクロック信号は、光トランシーバ１ａのコントローラ７１に入力されるまでに二度反転され、元に戻る。すなわち、ファームウェアダウンロード装置１３１のクロック端子１３ｆから出力されるクロック信号の例えばＨｉｇｈ状態は、インバータ装置１３ｈとインバータ装置７ｐとによって、Ｈｉｇｈ状態としてコントローラ７１に入力される。光トランシーバ１ａ及びファームウェア書き込み装置１１ａは、光トランシーバ１及びファームウェア書き込み装置１１に対し、クロック信号のＨｉｇｈ状態、Ｌｏｗ状態が逆になっているのみであるので、光トランシーバ１及びファームウェア書き込み装置１１と同様に、ファームウェア書き込み装置１１ａからファームウェアのコンピュータプログラムＰｒを正常にダウンロードできる。
【００５０】
また、光トランシーバ１ａは、従来の光通信装置１５に接続された場合に、光トランシーバ１と同様に、光通信装置１５に対し信号の送受を正常に行うことができる。図６は、光通信装置１５が光トランシーバ１ａに接続されている構成を示す。ＭＯＤ＿ＤＥＦ０端子７ｋは、プルダウン抵抗素子９とプルアップ抵抗素子１９ａとによって分圧された電圧によってＬｏｗ状態となるので、光トランシーバ１ａが光通信装置１５に装着されていることが制御部１９によって検知される。従って、クロック端子７ｅ１及びデータ端子７ｔを介したコントローラ７１のダウンロードインターフェースは、通信待ち状態となる（データ端子７ｆのインピーダンスがＨｉｇｈ状態となる）。光通信装置１５の制御部１９と光トランシーバ１のＩ２Ｃレシーバ７ａとは、コントローラ７１のダウンロードインターフェースによる影響を受けずに、正常に通信を行う。
【００５１】
以上説明したように、クロック端子７ｅ１の出力端７ｐｂがＨｉｇｈ状態に維持されている場合にはクロック端子７ｅ１及びデータ端子７ｆを介したコントローラ７１のダウンロードインターフェース（ファームウェアのコンピュータプログラムＰｒをダウンロードするためのＳＦＰ規格のインターフェース）が動作しない構成のコントローラ７１を有する光トランシーバ１ａに対しても、適用できる。
【００５２】
図７に、クロック端子７ｅ１のインバータ装置７ｐの具体例として、ＮＰＮトランジスタ素子７ｐ１及びプルアップ抵抗素子７ｐ２から成る構成のインバータ装置を示す。ＮＰＮトランジスタ素子７ｐ１及びプルアップ抵抗素子７ｐ２によって、インバータ装置７ｐが構成される。ＮＰＮトランジスタ素子７ｐ１のベース端子（Ｂ）は、クロック信号線７ｇを介してＭＯＤ＿ＤＥＦ０端子７ｋに接続されている。ＮＰＮトランジスタ素子７ｐ１のベース端子は、プルダウン抵抗素子９によってプルダウンされている。ＮＰＮトランジスタ素子７ｐ１のエミッタ端子（Ｅ）は、シグナルグラウンドに接続されている。ＮＰＮトランジスタ素子７ｐ１のコレクタ端子（Ｃ）は、プルアップ抵抗素子７ｐ２によってプルアップされている。プルアップ抵抗素子７ｐ２の一端は、電源Ｖｃｃ６に接続され、プルアップ抵抗素子７ｐ２の他端は、ＮＰＮトランジスタ素子７ｐ１のコレクタ端子に接続されている。ＮＰＮトランジスタ素子７ｐ１のコレクタ端子は、コントローラ７１のバッファＢｕｆ１に接続されている。インバータ装置７ｐの入力端７ｐａは、ＮＰＮトランジスタ素子７ｐ１のベース端子に対応し、インバータ装置７ｐの出力端７ｐｂは、ＮＰＮトランジスタ素子７ｐ１のコレクタ端子に対応する。
【００５３】
ファームウェア書き込み装置１１ａに接続されている光トランシーバ１ａの動作を説明する。ファームウェアダウンロード装置１３１のクロック端子１３ｆからの出力がＨｉｇｈ状態の場合、ＮＰＮトランジスタ素子７ｐ１のベース端子はＬｏｗ状態となるので、ＮＰＮトランジスタ素子７ｐ１は、オフとなる。この結果、ＮＰＮトランジスタ素子７ｐ１のコレクタ端子はＨｉｇｈ状態となり、クロック端子７ｅ１の出力がＨｉｇｈ状態となる。また、ファームウェアダウンロード装置１３１のクロック端子１３ｆから出力されるクロック信号がＬｏｗ状態の場合、ＮＰＮトランジスタ素子７ｐ１のベース端子はＨｉｇｈ状態となるので、ＮＰＮトランジスタ素子７ｐ１は、オンとなる。この結果、ＮＰＮトランジスタ素子７ｐ１のコレクタ端子はＬｏｗ状態となり、クロック端子７ｅ１の出力がＬｏｗ状態となる。このように、クロック端子７ｅ１からコントローラ７１のバッファＢｕｆ１には、クロック端子７ｅ１に入力するクロック信号のＨｉｇｈ状態、Ｌｏｗ状態が反転されて出力される。
【００５４】
光通信装置１５に接続されている光トランシーバ１ａの動作を説明する。ＮＰＮトランジスタ素子７ｐ１のベース端子は、プルアップ抵抗素子１９ａによってプルアップされプルダウン抵抗素子９によってプルダウンされているＭＯＤ＿ＤＥＦ０端子７ｋに接続しているので、Ｌｏｗ状態となる。この場合、ＮＰＮトランジスタ素子７ｐ１のコレクタ端子は、Ｈｉｇｈ状態となり、クロック端子７ｅ１の出力がＨｉｇｈ状態となる。従って、クロック端子７ｅ１及びデータ端子７ｔを介したコントローラ７１のダウンロードインターフェースは、通信待ち状態となる（データ端子７ｆのインピーダンスがＨｉｇｈ状態となる）。
【００５５】
以上説明したように、ＮＰＮトランジスタ素子７ｐ１とプルアップ抵抗素子７ｐ２とから成る簡単な構成によってクロック端子７ｅ１のインバータ装置７ｐが構成できる。
【００５６】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００５７】
１，１ａ…光トランシーバ、１１，１１ａ…ファームウェア書き込み装置、１３，１３１…ファームウェアダウンロード装置、１３ａ，１３ｂ，７ｐ２，１９ａ，１９ｂ，１９ｃ…プルアップ抵抗素子、９…プルダウン抵抗素子、１３ｃ，１３ｃ１，１３ｃ２，１９ｅ，７ｇ，７ｉ…クロック信号線、１３ｄ，１７ａ，１７ｂ，５ｆ，３ｆ，１９ｄ，７ｃ，７ｄ…信号線、１３ｅ，１９ｆ，７ｈ，７ｊ…データ信号線、１３ｆ，１９ｈ，７ｅ，７ｅ１，７ｒ…クロック端子、１３ｇ，１９ｉ，７ｆ，７ｔ…データ端子、１３ｈ，７ｐ…インバータ装置、７ｐａ…入力端、７ｐｂ…出力端、１５…光通信装置、１７…信号変換装置、１７ｃ，５ｅ…信号出力端子、１７ｄ，３ｅ…信号入力端子、１９…制御部、１９ｇ…検知端子、３…送信部、３ａ…ＬＤ、３ｂ…ＬＤＤ、３ｃ…駆動信号線、３ｄ，５ｄ…モニタ信号線、３ｇ…光信号、５ｇ…光信号、３ｈ…検出素子、５…受信部、５ａ…ＰＤ、５ｂ…ＴＩＡ、５ｃ…受信信号線、７，７１…コントローラ、７ａ…Ｉ２Ｃレシーバ、７ｂ…メモリ、７ｋ…ＭＯＤ＿ＤＥＦ０端子、７ｍ…ＭＯＤ＿ＤＥＦ１端子、７ｎ…ＭＯＤ＿ＤＥＦ２端子、７ｐ１…ＮＰＮトランジスタ素子、Ｂｕｆ１，Ｂｕｆ２，Ｂｕｆ３，Ｂｕｆ４，Ｂｕｆ５…バッファ、Ｐｒ…コンピュータプログラム、Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３，Ｖｃｃ４，Ｖｃｃ５，Ｖｃｃ６…電源。
【図１】
0005870770.tif 000002
【図２】
0005870770.tif 000003
【図３】
0005870770.tif 000004
【図４】
0005870770.tif 000005
【図５】
0005870770.tif 000006
【図６】
0005870770.tif 000007
【図７】
0005870770.tif 000008