(57)【特許請求の範囲】
【請求項１】
直流電圧を複数の電圧レベルに変換した交流出力を生成する電圧型マルチレベル変換器であって、
直流電圧源の両端子間に直列に接続された各相共通のコンデンサと、
各相ごとに設けられ、前記コンデンサと異なる電圧が充電されるフライングキャパシタと、
各相ごとに複数のスイッチング素子を有し、このスイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記コンデンサおよびフライングキャパシタの電圧に基づいて複数の電圧レベルを選択的に出力する電圧選択回路と、
前記フライングキャパシタ両端の電圧変化率を検出する電圧変化率検出部と、
を備え、
前記フライングキャパシタ両端の電圧変化率が閾値を超えた場合、短絡として検出し、短絡異常信号を相モジュール内のコントローラに出力し、
前記フライングキャパシタ両端の電圧変化率の値と、予め設定した閾値とを比較することにより、出力側の低インピーダンス短絡、スイッチング素子の異常、ドライブ回路の誤動作のうちどの要因により短絡が生じたか推定することを特徴とする電圧型マルチレベル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライングキャパシタを用いた電圧型マルチレベル変換器に関する。
【背景技術】
【０００２】
近年、パワーデバイス（例えば、ＩＧＢＴ等：以下、スイッチング素子と称する）を用いた可変速駆動装置，電力変換装置においては、マルチレベル変換器が主流となりつつある。
【０００３】
図６は、従来の電圧型マルチレベル変換器の一例を示す図である。図６に示す電圧型マルチレベル変換器は、直流電圧源（図示省略）の正負極間に直列接続された第１，第２コンデンサＣ１，Ｃ２と、電流変化率抑制リアクトルＬ１，Ｌ２を有しサージ電圧を抑制するスナバ回路１ａ，１ｂと、電流変化率抑制リアクトルＬ１，Ｌ２における電流変化率ｄｉ／ｄｔを検出する電流変化率検出部３ａ，３ｂと、フライングキャパシタＣ３，Ｃ４を有する相モジュール４と、を備えている。図６では簡単化の為に相モジュール４は１相分のみ示している。
【０００４】
図６に示す電圧型マルチレベル変換器では、電流変化率検出部３ａ，３ｂから出力された電流変化率検出値ｄｉ／ｄｔが一定値以上の場合に相モジュール４内で短絡が生じたと判断し、共通のコントローラ（図示省略）を経由して相モジュール４内のコントローラ（図示省略）に短絡異常信号を送信する。その後、相モジュール４内のコントローラからスイッチング素子のドライブ回路にゲート遮断信号を送信して安全にゲート信号を遮断する。
【０００５】
装置の負荷には所定の電流波形があり、これに伴うフライングキャパシタの電流変化率ｄｉ／ｄｔは既知であるため予め基準値として設定しておき、この基準値と電流変化率検出部３ａ，３ｂの電流変化率検出値ｄｉ／ｄｔと比較することにより、短絡判断を行うことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＵＳ５９８２６４６Ａ
【特許文献２】ＵＳ６４５２８１５Ｂ１
【特許文献３】特許第４６４３１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図６に示す電圧型マルチレベル変換器は、直流電圧源に接続された第１，第２コンデンサＣ１，Ｃ２および電流変化率抑制リアクトルＬ１，Ｌ２が各相モジュール４に対し共通であることから１箇所にのみ設けられている。そのため、短絡異常が発生した場合は電流変化率検出値ｄｉ／ｄｔは共通のコントローラを経由し、相モジュール４内のコントローラに短絡異常信号を送信する必要があった。その結果、共通のコントローラと相モジュール４内のコントローラ間の通信速度を高速化するか、或いは、さらに大きな電流変化率抑制リアクトルＬ１，Ｌ２やスナバ回路１ａ，１ｂを設けて短絡電流を抑制する必要があった。
【０００８】
以上示したようなことから、電圧型マルチレベル変換器において、共通のコントローラと相モジュール内のコントローラ間の通信速度を高速化することなく、かつ、簡易な構成で、短絡故障に対する保護処理を行うことが課題となる。
【課題を解決するための手段】
【０００９】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧を複数の電圧レベルに変換した交流出力を生成する電圧型マルチレベル変換器であって、直流電圧源の両端子間に直列に接続された各相共通のコンデンサと、各相ごとに設けられ、前記コンデンサと異なる電圧が充電されるフライングキャパシタと、各相ごとに複数のスイッチング素子を有し、このスイッチング素子を選択的にＯＮ，ＯＦＦ制御することにより、前記コンデンサおよびフライングキャパシタの電圧に基づいて複数の電圧レベルを選択的に出力する電圧選択回路と、前記フライングキャパシタ両端の電圧変化率を検出する電圧変化率検出部と、を備え、前記フライングキャパシタ両端の電圧変化率が閾値を超えた場合、短絡として検出することを特徴とする。
【００１０】
また、その一態様として、前記フライングキャパシタ両端の電圧変化率が閾値を超えた場合、短絡異常信号を相モジュール内のコントローラに出力することを特徴とする。
【００１１】
さらに、その一態様として、前記フライングキャパシタ両端の電圧変化率の値により、短絡の要因を特定することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、電圧型マルチレベル変換器において、共通のコントローラと相モジュール内のコントローラ間の通信速度を高速化することなく、かつ、簡易な構成で、短絡故障に対する保護処理を行うことが可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施形態における電圧型マルチレベル変換器を示す回路構成図である。
【図２】実施形態における電圧型マルチレベル変換器を示す概略図である。
【図３】短絡経路の例を示す図である。
【図４】コンデンサキャパシタの等価回路を示す図である。
【図５】通常時および短絡時における各波形を示すタイムチャートである。
【図６】従来における電圧型マルチレベル変換器を示す回路構成図である。
【発明を実施するための形態】
【００１４】
本願発明は、フライングキャパシタを用いた電圧形マルチレベル変換器において、出力側の低インピーダンス短絡、突発的なスイッチング素子等の異常や、偶発的なドライブ回路の誤動作により生じる短絡故障等を検出し、故障範囲の拡大を防止するものである。
【００１５】
以下、本願発明に係る電圧型マルチレベル変換器における実施形態を図１〜図５に基づいて詳述する。
【００１６】
［実施形態］
図１は、本実施形態における電圧型マルチレベル変換器の回路構成図であり、本実施形態では５レベルの電圧型電力変換装置を例にして説明する。図１に示すように、本実施形態における電圧型マルチレベル変換器は、直流電圧源（図示省略）の正負極端間に第１，第２コンデンサＣ１，Ｃ２を直列接続し、その第１，第２コンデンサＣ１，Ｃ２の共通接続点を出力端子Ｂとする。また、以下の説明では、直流電圧源の正極端をＰ、負極端をＮとする。
【００１７】
前記Ｐから第１スイッチング素子Ｓ１，フライングキャパシタＣ３を順次直列に接続する。前記Ｎから第６スイッチング素子，フライングキャパシタＣ４を順次直列接続する。また、フライングキャパシタＣ３とＣ４は直列に接続し、第１スイッチング素子Ｓ１，フライングキャパシタＣ３，Ｃ４，第６スイッチング素子Ｓ６で第１直列回路を構成する。
【００１８】
第２，第３，第４，第５スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５を順次直列接続し、第２直列回路を構成する。前記第２スイッチング素子Ｓ２は第１スイッチング素子Ｓ１とフライングキャパシタＣ３との共通接続点に接続し、前記第５スイッチング素子Ｓ５は第６スイッチング素子Ｓ６とフライングキャパシタＣ４との共通接続点に接続する。ここで、第２直列回路の中点（第３，第４スイッチング素子Ｓ３，Ｓ４の共通接続点）を出力端子Ａとする。また、第２，第３スイッチング素子Ｓ２，Ｓ３の共通接続点と、第４，第５スイッチング素子Ｓ４，Ｓ５の共通接続点と、の間に第１，第２ダイオードＤ１，Ｄ２を介挿し、第１，第２ダイオードＤ１，Ｄ２の共通接続点は、フライングキャパシタＣ３，Ｃ４の共通接続点と接続される。
【００１９】
また、出力端子ＢとフライングキャパシタＣ３，Ｃ４の共通接続点との間には、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８が逆向きに直列接続される。前記第１〜第８のスイッチング素子Ｓ１〜Ｓ８で電圧選択回路が構成される。
【００２０】
また、符号１ａ，１ｂはスナバ回路であり、それぞれスナバダイオードＤ３，Ｄ４，Ｄ５，Ｄ６，スナバコンデンサＣ５，Ｃ６，帰還抵抗Ｒ１，Ｒ２，電流変化抑制リアクトルＬ１，Ｌ２を有している。
【００２１】
また、フライングキャパシタＣ３，Ｃ４には分圧抵抗Ｒ３，Ｒ４を介してフライングキャパシタ両端の電圧変化率ｄＶ／ｄｔを検出する電圧変化率検出部２ａ，２ｂが設けられている。
【００２２】
本実施形態における電圧型マルチレベル変換器は、第１，第２コンデンサＣ１，Ｃ２の電圧が２Ｅ，フライングキャパシタＣ３，Ｃ４の電圧がＥの時、各スイッチング素子のドライブ回路７において、前記スイッチング素子Ｓ１〜Ｓ８を下記表１に示すモード１〜７のスイッチングパターンに従ってオンオフ制御することにより、出力端子ＡＢ間に５レベルの電圧２Ｅ，Ｅ，０，−Ｅ，−２Ｅを出力できる。
【００２３】
【表１】
0005910584.tif 000002
【００２４】
ここで、表１のスイッチングパターンの各モード１〜７と出力端子Ａ，Ｂ間の電流ＩAの経路について説明する。
【００２５】
〈モード１〉
第１，第２，第３スイッチング素子Ｓ１，Ｓ２，Ｓ３がオン、第４，第５，第６，第７，第８スイッチング素子Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８がオフとなり、電流ＩAは出力端子Ｂ→第１コンデンサＣ１→Ｐ→Ｓ１→Ｓ２→Ｓ３→出力端子Ａの経路で流れる。出力端子ＡＢ間には第１コンデンサＣ１の負側→正側が接続され、出力端子Ａ，Ｂ間の電圧は２Ｅとなる。
【００２６】
〈モード２〉
第１，第３，第４スイッチング素子Ｓ１，Ｓ３，Ｓ４がオン、第２，第５，第６，第７，第８スイッチング素子Ｓ２，Ｓ５，Ｓ６，Ｓ７，Ｓ８がオフとなり、電流ＩAは出力端子Ｂ→第１コンデンサＣ１→Ｐ→Ｓ１→フライングキャパシタＣ３→Ｄ１→Ｓ３→出力端子Ａ（または、出力端子Ｂ→第１コンデンサＣ１→Ｐ→Ｓ１→フライングキャパシタＣ３→Ｄ２→Ｓ４→出力端子Ａ）の経路で流れる。出力端子ＡＢ間には第１コンデンサＣ１の負側→正側→フライングキャパシタＣ３の正側→負側が直列に接続され、出力端子Ａ，Ｂ間の電圧は２Ｅ−Ｅ＝Ｅとなる。このモード２では電流ＩA＞０のときフライングキャパシタＣ３は充電される。
【００２７】
〈モード３〉
第２，第３，第７，第８スイッチング素子Ｓ２，Ｓ３，Ｓ７，Ｓ８がオン、第１，第４，第５，第６スイッチング素子Ｓ１，Ｓ４，Ｓ５，Ｓ６がオフとなり、電流ＩAは出力端子Ｂ→Ｓ７→Ｓ８→フライングキャパシタＣ３→Ｓ２→Ｓ３→出力端子Ａの経路で流れる。出力端子ＡＢ間にはフライングキャパシタＣ３の負側→正側が接続され、出力端子Ａ，Ｂ間の電圧はＥとなる。このモード３では電流ＩA＞０のときフライングキャパシタＣ３は充電される。
【００２８】
〈モード４〉
第３，第４，第７，第８スイッチング素子Ｓ３，Ｓ４，Ｓ７，Ｓ８がオン、第１，第２，第５，第６スイッチング素子Ｓ１，Ｓ２，Ｓ５，Ｓ６がオフとなり、電流は出力端子Ｂ→Ｓ７→Ｓ８→Ｄ１→Ｓ３→出力端子Ａ（または、電流ＩAが負の時、出力端子Ｂ→Ｓ７→Ｓ８→Ｄ２→Ｓ４→出力端子Ａ）の経路で流れる。出力端子ＡＢ間には第７，第８，第１スイッチング素子Ｓ７，Ｓ８，Ｓ１（または、電流ＩAが負の時は第７，第８，第２スイッチング素子Ｓ７，Ｓ８，Ｓ２）を介して直送され、出力端子ＡＢ間の電圧は０となる。
【００２９】
〈モード５〉
第４，第５，第７，第８スイッチング素子Ｓ４，Ｓ５，Ｓ７，Ｓ８がオン、第１，第２，第３，第６スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ６がオフとなり、電流ＩAは出力端子Ｂ→Ｓ７→Ｓ８→フライングキャパシタＣ４→Ｓ５→Ｓ４→出力端子Ａの経路で流れる。出力端子ＡＢ間にはフライングキャパシタＣ４の正側→負側が直列に接続され、出力端子Ａ，Ｂ間の電圧は−Ｅとなる。このモード５では電流ＩA＞０のときフライングキャパシタＣ４は放電される。
【００３０】
〈モード６〉
第３，第４，第６スイッチング素子Ｓ３，Ｓ４，Ｓ６がオン、第１，第２，第５，第７，第８スイッチング素子Ｓ１，Ｓ２，Ｓ５，Ｓ７，Ｓ８がオフとなり、電流ＩAは出力端子Ｂ→第２コンデンサＣ２→Ｎ→Ｓ６→フライングキャパシタＣ４→Ｄ１→Ｓ３→出力端子Ａ（または、電流ＩAが負の時、出力端子Ｂ→第２コンデンサＣ２→Ｎ→Ｓ６→フライングキャパシタＣ４→Ｄ２→Ｓ４→出力端子Ａ）の経路で流れる。出力端子ＡＢ間には第２コンデンサＣ２の正側→負側→フライングキャパシタＣ４の負側→正側が直列に接続され、出力端子Ａ，Ｂ間の電圧は−２Ｅ＋Ｅ＝−Ｅとなる。このモード６では電流ＩA＞０のときフライングキャパシタＣ４は充電される。
【００３１】
〈モード７〉
第４，第５，第６スイッチング素子Ｓ４，Ｓ５，Ｓ６がオン、第１，第２，第３，第７，第８スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ７，Ｓ８がオフとなり、電流ＩAは出力端子Ｂ→第２コンデンサＣ２→Ｎ→Ｓ６→Ｓ５→Ｓ４→出力端子Ａの経路で流れる。出力端子ＡＢ間には第２コンデンサＣ２の正側→負側が接続され、出力端子Ａ，Ｂ間の電圧は−２Ｅとなる。
【００３２】
フライングキャパシタＣ３，Ｃ４の電圧は、出力電圧ＶABがＥまたは−Ｅのとき充電または放電するスイッチングパターン（表１のＭｏｄｅ２，３，５，６）を利用して制御することができる。すなわち、モード２とモード３の出力電圧はどちらもＥであるが、フライングキャパシタＣ３を充電または放電が可能であるため、フライングキャパシタＣ３の電圧を調節することが可能である。同様に、モード５とモード６の出力電圧はどちらも−Ｅであるが、フライングキャパシタＣ４を充電または放電が可能であるため、フライングキャパシタＣ４の電圧を調節することが可能である。
【００３３】
次に、相モジュール４内の短絡故障に対する保護処理について説明する。
【００３４】
図６に示す従来例では各相共通の電流変化率抑制インダクタンスＬ１，Ｌ２における電流変化率ｄｉ／ｄｔを検出することにより相モジュール４の短絡を検出していたが、図１に示す本実施形態では相モジュール４内部のフライングキャパシタＣ３，Ｃ４における電圧変化率ｄＶ／ｄｔの増加あるいは減少を検出することにより相モジュール４の短絡を検出している。
【００３５】
これにより、相モジュール４内において、短絡異常が発生した場合、電圧変化率検出部２ａ，２ｂの出力信号を、各相共通のコントローラを経由せずに、各相モジュール４内のコントローラ６とドライブ回路７のみを経由して、各スイッチング素子Ｓ１〜Ｓ８のゲート信号を遮断することができる。また、フライングキャパシタＣ３，Ｃ４の電圧変化率ｄＶ／ｄｔを検出する電圧変化率検出部２ａ，２ｂは電圧型マルチレベル変換器の制御のために元々設けられているため、そのまま共通流用することが可能である。
【００３６】
図３（ａ）に示す短絡回路（１）は、第１，第２コンデンサＣ１，Ｃ２とフライングキャパシタＣ３，Ｃ４が並列接続される例を示している。前述したように、フライングキャパシタＣ３，Ｃ４の電圧は第１，第２コンデンサＣ１，Ｃ２の電圧より低い電圧で充電されている。短絡回路（１）では、フライングキャパシタＣ３，Ｃ４の放電により電圧変化率ｄＶ／ｄｔが減少する。
【００３７】
図３（ｂ）に示す短絡回路（２）は、電圧源として第１，第２コンデンサＣ１，Ｃ２とフライングキャパシタＣ３，Ｃ４が直列接続される例を示している。短絡回路（２）では、第１，第２コンデンサＣ１，Ｃ２の電圧＞フライングキャパシタＣ３，Ｃ４の電圧の場合であるため、フライングキャパシタＣ３，Ｃ４は第１，第２コンデンサＣ１，Ｃ２からの充電電流を受けて電圧変化率ｄＶ／ｄｔが上昇する。
【００３８】
図３（ｃ）に示す短絡回路（３）は、フライングキャパシタＣ３，Ｃ４のみ有する短絡回路例を示している。短絡回路３では、フライングキャパシタＣ３，Ｃ４の放電により電圧変化率ｄＶ／ｄｔが減少する。
【００３９】
上記以外にも短絡経路はあるが、結果的に上記の短絡回路（１）〜（３）に行き着く。
【００４０】
実際の第１，第２コンデンサＣ１，Ｃ２，フライングキャパシタＣ３，Ｃ４の等価回路を図４に示す。理想のコンデンサでは抵抗成分Ｒ＝０，リアクトル成分Ｌ＝０であるが、実際は、図４に示すように、リード線，接触抵抗の抵抗成分Ｒとリード線のリアクトル成分Ｌが寄生インピーダンスとして存在する。
【００４１】
矢印の方向（コンデンサから抵抗成分Ｒとリアクトル成分Ｌ方向）に急峻な電流が流れると、リアクトル成分ＬのところでＬｄｉ／ｄｔおよび抵抗成分ＲのところでＲｄｉ／ｄｔの電圧が生じ、リアクトル成分Ｌおよび抵抗成分Ｒ共にコンデンサＣ側に＋極性が生じる。その結果、コンデンサＣに対しての電圧降下が重畳される。
【００４２】
図５（ａ）は通常運転時、図５（ｂ）は短絡時（放電の場合）の電流，電圧を示すタイムチャートである。図５（ｂ）に示すように、短絡発生時に、スパイク状の電圧降下があるのは前記電圧降下が重畳されるためである。コンデンサ内部に寄生インピーダンスの抵抗成分Ｒ、リアクトル成分Ｌがない場合、コンデンサ電圧Ｖｃは下記（１）式，コンデンサ電圧Ｖｃの電圧変化率ｄＶｃ／ｄｔは下記（２）式となる。ただし、Ｃ：容量，Ｉc：コンデンサ電流，Ｖｃ0：キャパシタの初期電圧である。
【００４３】
【数１】
0005910584.tif 000003
【００４４】
通常運転時におけるコンデンサ電流ｉcは、負荷（モータのインダクタンス等）により一定範囲の値であるが、短絡時のコンデンサ電流ｉcsは主に素子の特性による電流で制約され大きくなる。そのため、通常運転時のコンデンサ電流ｉcと短絡時のコンデンサ電流ｉcsの関係は下記（３）式となる。
【００４５】
【数２】
0005910584.tif 000004
【００４６】
このため、通常運転時の電圧変化率ｄＶｃ／ｄｔと短絡時の電圧変化率ｄＶｃｓ／ｄｔとの関係は下記（４）式となる。
【００４７】
【数３】
0005910584.tif 000005
【００４８】
このフライングキャパシタの電圧変化率ｄＶ／ｄｔが所定の値を越えた場合を短絡異常として検出し、自己の相モジュール４内のコントローラ６を経由して、ドライブ回路７でゲート信号を遮断する。
【００４９】
短絡故障を判定するための閾値の決定方法としては、予め３種類の短絡モード（素子自体の破損，誤点弧，外部短絡）で短絡試験を行いコンデンサ電圧Ｖcを測定し、この値に基づいて短絡故障の電圧変化率ｄＶ／ｄｔの閾値を決定しておく方法が考えられる。
【００５０】
以下、短絡モードの推定方法について説明する。
【００５１】
インバータでの短絡は大きく分けて以下（１）（２）（３）の３種類がある。
（１）素子自体の破損
（２）誤点弧による場合
（３）装置としての外部での短絡、例えばＵ相とＶ相を直に短絡する場合である。
【００５２】
（１）（２）の場合は、素子劣化（製造不良含む）が主因である。２個同時に破損することは現実的にあっても、故障（破損）確率はワイブル分布に従うと考えてよいので、技術上１個ごとに破損すると考えてよい。短絡モードを検討する上で、同時に２個短絡を考える必要はなく、１個のみ破損するとして検討する。
【００５３】
まず、（１）の１素子破損した場合について説明する。
【００５４】
図３（ａ）の短絡回路１は、例えば、スイッチング素子Ｓ１が破損し、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６がオンの誤動作した場合である。第１，第２コンデンサＣ１，Ｃ２，フライングキャパシタＣ３，Ｃ４を電源とし、素子の能動特性と配線のインピーダンスから決まる電流が流れる。（以下、短絡電流は素子の特性と配線のインピーダンスにより決まるので、記載は省略）
予め、電圧変化率ｄＶ／ｄｔを測定する場合、スイッチング素子Ｓ１のみ素子のエミッタ−コレクタ間を導体で短絡しておき、スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６に全て同時にオン信号を入れて測定する。
【００５５】
図３（ｂ）の短絡回路２は２種類ある。
【００５６】
（ｉ）Ｐ側の場合、スイッチング素子Ｓ１が破損（Ｎ側の場合、スイッチング素子Ｓ６が破損）し、スイッチング素子Ｓ７，Ｓ８にオンの誤動作信号が入った場合である。
【００５７】
予め、電圧変化率ｄＶ／ｄｔを測定する場合、スイッチング素子Ｓ１（Ｎ側の場合、Ｓ６）のみ素子のエミッタ−コレクタ間を導体で短絡しておき、スイッチング素子Ｓ７，Ｓ８に全て同時にオン信号を入れて測定する。
【００５８】
（ｉｉ）スイッチング素子Ｓ１（またはＳ６）が破損し、スイッチング素子Ｓ６（またはＳ１）にオンの誤動作信号が入った場合である。
【００５９】
予め、電圧変化率ｄＶ／ｄｔを測定する場合、スイッチング素子Ｓ１のみ素子のエミッタ−コレクタ間を導体で短絡しておき、スイッチング素子Ｓ６にオン信号を入れて測定する。
【００６０】
図３（ｃ）の短絡回路３は２種類ある。
【００６１】
（ｉ）ダイオードＤ1（または、Ｄ２）が破損し、スイッチング素子Ｓ２（またはＳ５）にオンの誤動作信号が入った場合である。
【００６２】
予め、電圧変化率ｄＶ／ｄｔを測定する場合、ダイオードＤ1（またはＤ２）のアノード−カソード間を導体で短絡しておき、スイッチング素子Ｓ２（または、Ｓ５）にオン信号を入れて測定する。
【００６３】
（ｉｉ）スイッチング素子Ｓ２，Ｓ３，Ｓ４，Ｓ５のうち何れか１つが破損し、その他のスイッチング素子に同時にオンの誤動作信号が入った場合である。
【００６４】
予め、電圧変化率ｄＶ／ｄｔを測定する場合、スイッチング素子Ｓ２（または、Ｓ３，Ｓ４，Ｓ５）のコレクタ−エミッタ間を導体で短絡しておき、スイッチング素子Ｓ２以外の素子に同時にオン信号を入れて測定する。
【００６５】
以上、短絡回路により、健全な素子数、配線のルートが異なるので、フライングキャパシタＣ３，Ｃ４の電圧変化率ｄＶ／ｄｔは基本に異なる値となる。
【００６６】
（２）誤動作による短絡
予め、（１）の破損素子とみたスイッチング素子も他のスイッチング素子と同時にオンの信号を入れ、電圧変化率ｄＶ／ｄｔを測定する。
【００６７】
（３）インバータ出力端子、Ｕ相−Ｖ相短絡
例えば、Ｕ相のスイッチング素子Ｓ１、Ｓ２、Ｓ３がオン、Ｖ相のスイッチング素子Ｓ４、Ｓ５、Ｓ６がオンで、Ｕ相−Ｖ相が短絡した場合、第１，第２コンデンサＣ１、Ｃ２，フライングキャパシタＣ３から短絡電流が流れる。
【００６８】
【表２】
0005910584.tif 000006
【００６９】
電圧変化率検出部２ａ，２ｂでは、常時、電圧変化率ｄＶ／ｄｔを演算し、上記閾値を越えたとき短絡故障の信号を相モジュール４内のコントローラ部６に送出する。同時に、電圧変化率ｄＶ／ｄｔの値を記憶部（図示省略）に保管する。そして、コントローラ部６からドライブ回路７に遮断信号が送出され、スイッチング素子Ｓ１〜Ｓ８をオフする。
【００７０】
図５（ｂ）に示すように、短絡発生時にスパイク状の電圧降下が発生し、区間Ａにおいて電圧変化率ｄＶ／ｄｔは大きな値を測定するが、電圧変化率ｄＶ／ｄｔの演算上この区間Ａにおける電圧変化率ｄＶ／ｄｔを無視しても、無視しなくてもよい。測定値としては、例えば、サンプリングごとの電圧変化率ｄＶ／ｄｔの移動平均値を使用する。
【００７１】
また、短絡故障したときに測定された電圧変化率ｄＶ／ｄｔの値に基づいて、３種類（出力側の低インピーダンス短絡、突発的なスイッチング素子等の異常や，偶発的なドライブ回路の誤動作）の短絡モードのうちどの短絡モードであるかを推定することができる。
【００７２】
以上示したように、本実施形態における電圧型マルチレベル変換器によれば、各相モジュール共通のコントローラを経由することがないため、短絡が生じた相モジュール４内で短時間に短絡検出・遮断の保護動作を行うことができる。また、短絡が生じてから短時間に短絡検出・遮断の保護動作ができるため、電流変化率抑制リアクトルＬ１，Ｌ２の責務を軽減することができる。さらに、電流変化率抑制リアクトルＬ１，Ｌ２の責務を軽減できるため、スナバ回路１ａ，１ｂの責務を緩和することが可能となる。
【００７３】
また、共通のコントローラと相モジュール４内のコントローラ部６間の通信速度を高速化する必要がない。
【００７４】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００７５】
例えば、実施形態において５レベルの電力変換装置について説明したが、本願発明は、フライングキャパシタを備えた電圧型マルチレベル変換器であれば適用可能である。
【符号の説明】
【００７６】
Ｃ１，Ｃ２…（第１，第２）コンデンサ
Ｃ３，Ｃ４…フライングキャパシタ
Ｓ１〜Ｓ８…スイッチング素子
２ａ，２ｂ…電圧変化率検出部
４（４ａ，４ｂ，４ｃ）…相モジュール
【図１】
0005910584.tif 000007
【図２】
0005910584.tif 000008
【図３】
0005910584.tif 000009
【図４】
0005910584.tif 000010
【図５】
0005910584.tif 000011
【図６】
0005910584.tif 000012