(57)【特許請求の範囲】
【請求項１】
バイポーラトランジスタの形成領域において半導体層の下部に絶縁層を有する基板が用いられ、
前記バイポーラトランジスタは、前記半導体層に形成されたコレクタ、ベース、エミッタ、ベース用高濃度オーミック拡散層及びコレクタ用高濃度オーミック拡散層、並びに前記半導体層上に形成されたゲート絶縁膜及びゲート電極を備え、
前記コレクタは、第１導電型不純物拡散層からなり、かつ前記絶縁層に達する深さで形成されており、
前記ゲート電極は前記コレクタ及び前記ベース上に前記ゲート絶縁膜を介して配置されており、
前記ベースは、第２導電型不純物拡散層からなり、前記絶縁層に達する深さで形成され、前記ゲート電極下で前記コレクタに隣接し、かつ、前記ベース側の前記ゲート電極の端部から前記コレクタ側に向かって第２導電型不純物濃度が低くなる濃度傾斜をもっており、
前記エミッタは、第１導電型不純物拡散層からなり、前記ゲート電極に対して前記コレクタとは反対側の領域に形成され、前記ベースに隣接し、かつ上方から見て前記ベース側の前記ゲート電極の端部に隣接して形成されており、
前記ベース用高濃度オーミック拡散層は、前記ベースよりも第２導電型不純物濃度が高い第２導電型不純物拡散層からなり、前記ベースに隣接し、かつ前記エミッタとは間隔をもって形成されており、
前記コレクタ用高濃度オーミック拡散層は、前記コレクタよりも第１導電型不純物濃度が高い第１導電型不純物拡散層からなり、かつ前記コレクタに隣接して形成されており、
前記ゲート電極と前記ベースが同電位になるように配線が形成されている半導体装置。
【請求項２】
前記エミッタは前記絶縁層に達する深さで形成されている請求項１に記載の半導体装置。
【請求項３】
前記ベースは、前記絶縁層に達しておらず、かつ前記ベースの底部に形成された空乏層が前記絶縁層に接している請求項１又は２に記載の半導体装置。
【請求項４】
前記配線は、前記ゲート電極を前記ベースではなく前記エミッタと同電位になるように形成されている請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記配線は、前記ゲート電極を前記ベース、前記エミッタ及び前記コレクタのいずれにも接続せずに、前記ゲート電極に任意の電位を与えることができるように形成されている請求項１から３のいずれか一項に記載の半導体装置。
【請求項６】
前記コレクタ用高濃度オーミック拡散層は、上方から見て前記ゲート電極と間隔をもって配置されている請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記コレクタは、低濃度コレクタ領域と中濃度コレクタ領域を備えており、
前記低濃度コレクタ領域は前記ゲート電極下に配置されており、
前記中濃度コレクタ領域は、前記低濃度コレクタ領域よりも高く、かつ前記コレクタ用高濃度オーミック拡散層よりも低い第１導電型不純物濃度をもち、前記ゲート電極と前記コレクタ用高濃度オーミック拡散層の間に配置されている請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、バイポーラトランジスタを備えた半導体装置に関する。
【背景技術】
【０００２】
半導体装置が形成される基板としてＳＯＩ（Silicon on Insulator）基板が知られている。ＳＯＩ基板は半導体層の下層に絶縁層を有する基板である。その絶縁層はシリコン酸化膜で形成されていることが一般的である。その絶縁膜はサファイア基板で形成されることもある。
【０００３】
ＳＯＩ基板を用いた半導体装置において、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)ではドレイン拡散が下層の絶縁層（ＢＯＸ酸化膜と呼ばれる。）に到達する深さで形成される。また、バイポーラトランジスタではベース拡散やコレクタ拡散がＢＯＸ酸化膜に到達する深さで形成される（例えば特許文献１〜５を参照。）。これにより、トランジスタにおいてＰＮ接合の面積が少なくなり、寄生容量が小さくなる。寄生容量の低減効果により、回路動作時に低消費電流で高速動作が可能になる。また、高温動作時の接合リークも低減される。このようなことからＳＯＩ基板は注目されている。
【０００４】
ところで、バルク基板に形成される縦型バイポーラトランジスタ構造はバルク基板の表面側から順にエミッタ拡散、ベース拡散、コレクタ拡散をもつ。ここで、ベース拡散を構成する不純物拡散層はバルク基板の表面側からの不純物イオンの注入及び熱拡散によって形成される。したがって、ベース拡散は表面側（エミッタ側）から裏面側（コレクタ側）に向かって不純物濃度が低くなる濃度傾斜をもっている。ベース拡散が不純物濃度の濃度傾斜をもっていることにより、ベース拡散内に電界が形成され、ベース拡散内で電子の移動が加速される。これによって、エミッタ拡散からの電子の注入効率が上昇し、電流増幅率ｈＦＥ（β）が増加する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＳＯＩ基板に形成された従来の横型バイポーラトランジスタにおいて、特許文献１〜５に開示されているように、ベースは、半導体層そのものや不純物拡散層の濃度が水平方向で均一な部分で形成されており、水平方向で不純物の濃度傾斜をもっていない。
【０００６】
本発明は、バイポーラトランジスタの形成領域において半導体層の下部に絶縁層を有する基板が用いられた半導体装置において、バイポーラトランジスタの電流増幅率を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかる半導体装置は、バイポーラトランジスタの形成領域において半導体層の下部に絶縁層を有する基板が用いられる。上記バイポーラトランジスタは、上記半導体層に形成されたコレクタ、ベース、エミッタ、ベース用高濃度オーミック拡散層及びコレクタ用高濃度オーミック拡散層、並びに上記半導体層上に形成されたゲート絶縁膜及びゲート電極を備えている。上記コレクタは、第１導電型不純物拡散層からなり、かつ上記絶縁層に達する深さで形成されており、上記ゲート電極は上記コレクタ及び前記ベース上に上記ゲート絶縁膜を介して配置されている。上記ベースは、第２導電型不純物拡散層からなり、上記絶縁層に達する深さで形成され、上記ゲート電極下で上記コレクタに隣接し、かつ、上記ベース側の上記ゲート電極の端部から上記コレクタ側に向かって第２導電型不純物濃度が低くなる濃度傾斜をもっている。上記エミッタは、第１導電型不純物拡散層からなり、上記ゲート電極に対して上記コレクタとは反対側の領域に形成され、上記ベースに隣接し、かつ上方から見て上記ベース側の上記ゲート電極の端部に隣接して形成されている。上記ベース用高濃度オーミック拡散層は、上記ベースよりも第２導電型不純物濃度が高い第２導電型不純物拡散層からなり、上記ベースに隣接し、かつ上記エミッタとは間隔をもって形成されている。上記コレクタ用高濃度オーミック拡散層は、上記コレクタよりも第１導電型不純物濃度が高い第１導電型不純物拡散層からなり、かつ上記コレクタに隣接して形成されている。上記ゲート電極と上記ベースが同電位になるように配線が形成されている。
【０００８】
本願特許請求の範囲及び発明の詳細な説明において、第１導電型とはＰ型又はＮ型を意味する。また、第２導電型とは第１導電型とは反対導電型のＮ型又はＰ型を意味する。
【発明の効果】
【０００９】
本発明の半導体装置において、半導体層に形成されたバイポーラトランジスタのベースは、ベース側のゲート電極の端部からコレクタ側に向かって第２導電型不純物濃度が低くなる濃度傾斜をもっている。これにより、ベース内に電界が形成され、ベース内で電子の移動が加速されるので、ベースの第２導電型不純物濃度が均一な場合に比べて電流増幅率ｈＦＥ（β）が増加する。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施例を説明するための概略的な断面図である。
【図２】同実施例を説明するための概略的な平面図である。
【図３】図１及び図２に示されたバイポーラトランジスタを形成するための、製造方法の一例を説明するための断面図である。
【図４】本発明の他の実施例を説明するための概略的な断面図である。
【図５】本発明のさらに他の実施例を説明するための概略的な断面図である。
【図６】本発明のさらに他の実施例を説明するための概略的な断面図である。
【図７】同実施例を説明するための概略的な平面図である。
【図８】本発明のさらに他の実施例を説明するための概略的な断面図である。
【図９】同実施例を説明するための概略的な平面図である。
【発明を実施するための形態】
【００１１】
図１及び図２は本発明の一実施例を説明するための概略的な構成図である。図１は断面図である。図２は平面図である。図１は図２のＡ−Ａ’位置での断面である。この実施例は本発明の半導体装置を構成するバイポーラトランジスタをＮＰＮバイポーラトランジスタに適用したものである。
【００１２】
支持基板１ａ、ＢＯＸ酸化膜（絶縁層）１ｂ、半導体層１ｃからなるＳＯＩ基板が用いられている。支持基板１ａは例えばシリコン基板である。ＢＯＸ酸化膜１ｂの膜厚は例えば３μｍ（マイクロメートル）である。半導体層１ｃは例えばＮ型不純物濃度が１×１０15ｃｍ-3のＮ型シリコン層である。半導体層１ｃの膜厚は例えば５００ｎｍ（ナノメートル）である。
【００１３】
半導体層１ｃに素子分離絶縁膜３が形成されている。素子分離絶縁膜３はバイポーラトランジスタ形成領域を決定している。素子分離絶縁膜３は例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法やＳＴＩ（Shallow Trench Isolation）によって形成される。
【００１４】
バイポーラトランジスタは、半導体層１ｃに形成されたコレクタ５、ベース７、エミッタ９、ベース用高濃度オーミック拡散層１１及びコレクタ用高濃度オーミック拡散層１３を備えている。さらに、バイポーラトランジスタは、半導体層１ｃ上に形成されたゲート絶縁膜１５及びゲート電極１７を備えている。
【００１５】
コレクタ５は、Ｎ型低濃度コレクタ領域５ａ（Ｎ−−）とＮ型中濃度コレクタ領域５ｂ（Ｎ−）を備えている。低濃度コレクタ領域５ａは半導体層１ｃそのもので形成されている。中濃度コレクタ領域５ｂは、低濃度コレクタ領域５ａよりも高いＮ型不純物濃度をもつ。
【００１６】
ゲート電極１７は低濃度コレクタ５ａ上にゲート絶縁膜１５を介して配置されている。ゲート絶縁膜１５は例えば膜厚が２５ｎｍのシリコン酸化膜で形成されている。ゲート電極１７は低抵抗化されたＮ型ポリシリコン又はＰ型ポリシリコンで形成されている。ゲート電極１７の幅（ベース長方向の寸法）は１.５μｍである。ゲート電極１７の厚みは３５０ｎｍである。
【００１７】
ベース７（Ｐ）はＰ型不純物拡散層からなる。ベース７はＢＯＸ酸化膜１ｂに達する深さで形成されている。上方から見て、ベース７はゲート電極１７と一部重複して形成されている。ベース７はゲート電極１７下で低濃度コレクタ領域５ａに隣接している。ベース７はベース７側のゲート電極１７の端部をイオン注入マスクの一部分にしたイオン注入及び熱拡散によって形成されたものである。すなわち、ベース７はベース７側のゲート電極１７の端部に対して自己整合的に形成されたものである。ベース７はベース７側のゲート電極１７の端部からコレクタ５側に向かってＰ型不純物濃度が低くなる濃度傾斜をもっている。
【００１８】
ゲート電極１７で覆われていない位置でのベース７において、表面側のＰ型不純物濃度は１×１０18ｃｍ-3程度である。ＢＯＸ酸化膜１ｂと接する位置のベース７のＰ型不純物濃度は１×１０16ｃｍ-3程度である。ゲート電極１７下で低濃度コレクタ領域５ａと接する位置のベース７のＰ型不純物濃度は１×１０15ｃｍ-3程度である。
【００１９】
エミッタ９（Ｎ＋）は、Ｎ型不純物濃度が１×１０20ｃｍ-3程度のＮ型不純物拡散層からなる。エミッタ９はゲート電極１７に対してコレクタ５とは反対側の領域に形成されている。エミッタ９はベース７に隣接して形成されている。エミッタ９は上方から見てベース７側のゲート電極１７の端部に隣接して形成されている。エミッタ９はベース７側のゲート電極１７の端部をイオン注入マスクの一部分にしたイオン注入及び熱拡散によって形成されたものである。すなわち、エミッタ９はベース７側のゲート電極１７の端部に対して自己整合的に形成されたものである。
【００２０】
ベース用高濃度オーミック拡散層１１（Ｐ＋）は、ベース７よりもＰ型不純物濃度が高いＰ型不純物拡散層からなる。ベース用高濃度オーミック拡散層１１はベース７に隣接し、かつエミッタ９とは間隔をもって形成されている。その間隔は例えば１μｍ以上である。これにより、ベース用高濃度オーミック拡散層１１とエミッタ９との間の接合リークが防止される。
【００２１】
この実施例では、ベース用高濃度オーミック拡散層１１は上方から見てベース７側のゲート電極１７の端部に隣接して形成されている。ただし、ベース用高濃度オーミック拡散層１１は上方から見てゲート電極１７とは間隔をもって配置されていてもよい。
【００２２】
コレクタ用高濃度オーミック拡散層１３（Ｎ＋）は、コレクタ領域５ａ，５ｂよりもＮ型不純物濃度が高いＮ型不純物拡散層からなる。コレクタ用高濃度オーミック拡散層１３は中濃度コレクタ領域５ｂに隣接して形成されている。コレクタ用高濃度オーミック拡散層１３は上方から見てゲート電極１７と間隔をもって配置されている。その間隔は例えば１μｍ以上である。これにより、高耐圧化が実現されている。
【００２３】
中濃度コレクタ領域５ｂはコレクタ用高濃度オーミック拡散層１３とゲート電極１７との間に、配置されている。これにより、コレクタ抵抗が低減され、動作耐圧が向上されている。
【００２４】
エミッタ９はエミッタ配線１９を介して接地電位２１に電気的に接続されている。コレクタ用高濃度オーミック拡散層１３はコレクタ配線２３を介して電源電位２５に電気的に接続されている。ベース用高濃度オーミック拡散層１１にはベース配線２７が電気的に接続されている。図１では、便宜上、ベース配線２７はコレクタ７に接続されている。ゲート電極１７にはゲート電極配線２９が電気的に接続されている。ベース配線２７とゲート電極配線２９は電気的に接続されている。ベース配線２７及びゲート電極配線２９は、入力電圧が印加される入力端子３１に電気的に接続されている。
【００２５】
図３は、図１及び図２に示されたバイポーラトランジスタを形成するための、製造方法の一例を説明するための断面図である。図１、図２及び図３を参照してこの製造方法の例を説明する。
【００２６】
（１）支持基板１ａ、ＢＯＸ酸化膜１ｂ、半導体層１ｃからなるＳＯＩ基板の半導体層１ｃに素子分離絶縁膜３が形成される。半導体層１ｃは低濃度コレクタ領域５ａ（Ｎ−−）を構成する。半導体層１ｃの表面にシリコン酸化膜からなるゲート絶縁膜１５が形成される。例えばＣＶＤ（Chemical Vapor Deposition）法により、ゲート絶縁膜１５上にポリシリコン膜が３５０ｎｍの膜厚で形成される。そのポリシリコン膜に例えば気相拡散法により過飽和のリンが導入される。写真製版により、ポリシリコン膜がパターニングされてゲート電極１７が形成される（図３（ａ）を参照。）。
【００２７】
（２）ゲート電極１７の一端部に隣接するベース形成領域及びゲート電極１７上に開口をもつレジストパターンが形成される。そのレジストパターン及びゲート電極１７をマスクにして、３０ＫｅＶの加速エネルギー、２.５×１０13ｃｍ-2程度のドーズ量の条件で半導体層１ｃにボロンイオンが注入される。レジストパターンが除去される。処理温度が１１００℃、処理時間が３時間程度の条件で熱拡散処理が行なわれる。ゲート電極１７に対して自己整合的にベース７（Ｐ）が形成される（図３（ｂ）を参照。）。
【００２８】
（３）ベース７とは反対側のゲート電極１７の端部に隣接する中濃度コレクタ形成領域及びゲート電極１７上に開口をもつレジストパターンが形成される。そのレジストパターン及びゲート電極１７をマスクにして、５０ＫｅＶの加速エネルギー、３．０×１０13 ｃｍ-2程度のドーズ量の条件で半導体層１ｃにリンイオンが注入される。レジストパターンが除去される。処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理が行なわれる。ゲート電極１７に対して自己整合的に中濃度コレクタ領域５ｂ（Ｎ−）が形成される（図３（ｃ）を参照。）。
【００２９】
（４）エミッタ形成領域、ゲート電極１７上、及びコレクタ用高濃度オーミック拡散層１３形成領域に開口をもつレジストパターンが形成される。このとき、中濃度コレクタ領域５ｂ上にはゲート電極１７に隣接して幅寸法が例えば１μｍ以上のレジストパターンが存在するようにレジストパターンが形成される。そのレジストパターンをマスクにして、５０ＫｅＶの加速エネルギー、６.０×１０15ｃｍ-2程度のドーズ量の条件で、中濃度コレクタ領域５ｂ及びベース７に、リンイオン又は砒素イオンの注入が行なわれる。
【００３０】
レジストパターンが除去される。コレクタ用高濃度オーミック拡散層形成領域に開口をもつレジストパターンが形成される。そのレジストパターンをマスクにして、３０ＫｅＶの加速エネルギー、２.０×１０15ｃｍ-2程度のドーズ量の条件で、ベース７にベース用高濃度オーミック拡散層を形成するためのボロンイオン注入が行なわれる。
【００３１】
レジストパターンが除去される。処理温度が９２０℃、処理時間が１時間程度の条件で熱拡散処理が施されて不純物が熱拡散される。これにより、エミッタ９（Ｎ＋）、コレクタ用高濃度オーミック拡散層１３（Ｎ＋）及びベース用高濃度オーミック拡散層１１（Ｐ＋）が形成される（図２及び図３（ｄ）を参照。）。
【００３２】
図１及び図２を参照して続きの工程が説明される。層間絶縁膜（図示は省略）が形成される。エミッタ９上、ベース用高濃度オーミック拡散層１１上及びコレクタ用高濃度オーミック拡散層１３上の層間絶縁膜にコンタクトホール（図示は省略）がそれぞれ形成される。各コンタクトホールに導電材料が充填され、層間絶縁膜上に配線１９，２３，２７，２９が形成される。
【００３３】
このように、ベース７はゲート電極１７に対して自己整合的に形成される。ベース７は、ベース７側のゲート電極の端部からコレクタ５側に向かってＰ型不純物濃度が低くなる濃度傾斜をもっている。これにより、ベース７内に電界が形成され、ベース７内で電子の移動が加速されるので、ベースのＰ型不純物濃度が均一な場合に比べて電流増幅率ｈＦＥ（β）が増加する。
【００３４】
さらに、コレクタ５とベース７のＰＮ接合面はゲート電極１７下の低濃度コレクタ領域５ａ側面及びベース７側面の境界に形成されている。ベース７の下面はＢＯＸ酸化膜１ｂに接している。ベース７の下面にＰＮ接合は形成されていない。したがって、バルクシリコン基板に形成されたバイポーラトランジスタに比べて、ＰＮ接合による寄生容量は大幅に減少されている。
【００３５】
ゲート電極１７がＮ型ポリシリコンで形成されている場合とＰ型ポリシリコンで形成されている場合とでその仕事関数差により電流増幅率に差異が生じる。
ゲート電極１７がＮ型の場合、ゲート電極１７下の領域でベース７は空乏化しやすくなる。これにより、ベース幅は比較的短くなり、電流増幅率が大きくなる。
他方、ゲート電極１７がＰ型の場合、ゲート電極１７下の領域でベース７は正孔を蓄積しやすくなる。これにより、ベース幅は比較的長くなり、電流増幅率が小さくなる。
【００３６】
この実施例のバイポーラトランジスタがオフの状態では、ゲート電極１７のゲート電圧、ベース７のベース電圧及びエミッタ９のエミッタ電圧が同じ電位（接地電位）になる。コレクタ５には、コレクタ配線２３及びコレクタ用高濃度オーミック拡散層１３を介して正のコレクタ電圧（電源電位）が印加される。コレクタ５とベース７の接合面に、コレクタ５側及びベース７側の両方に空乏化が生じ、高耐圧が維持される。
【００３７】
この実施例のバイポーラトランジスタがオンされた状態では、ベース配線２７及びベース用高濃度オーミック拡散層１１を介してベース７に入力電圧としての電源電位が印加される。ゲート電極１７にもゲート電極配線２９を介して電源電位が印加される。ベース７に正のベース電圧が印加されるのでベース７、エミッタ９間は順方向電圧になる。これにより、ゲート電極１７には高電圧が印加されない。そして、ゲート絶縁膜１５の破壊が抑制され、バイポーラトランジスタの安定な動作が得られる。
【００３８】
この実施例のバイポーラトランジスタでは、ゲート電極１７が設けられている。ゲート電極１７への正の電圧印加によりチャネルができやすい状態になる。さらに、エミッタ９とベース用高濃度オーミック拡散層１１は間隔をもって配置されているので、エミッタ、ベース間の接合リークが低減されている。これらの作用により、従来のバイポーラトランジスタに比べて、低電流領域の電流増幅率が向上されるという効果もある。
【００３９】
図４は本発明の他の実施例を説明するための概略的な断面図である。この実施例の平面図は図２と同じである。図１と同じ機能を果たす部分には同じ符号が付され、その部分の詳細な説明は省略される。
【００４０】
この実施例では、図１及び図２を参照して説明された実施例と比較して、ベース７は、ＢＯＸ酸化膜１ｂに達していない。ベース７と低濃度コレクタ領域５ａの接合面に空乏層３３が形成されている。ベース７の底部に形成された空乏層３３はＢＯＸ酸化膜１ｂに接している。
この実施例の構造でも、図１及び図２を参照して説明された実施例と同じ効果が得られる。
【００４１】
図５は本発明のさらに他の実施例を説明するための概略的な断面図である。この実施例の平面図は図２と同じである。図１と同じ機能を果たす部分には同じ符号が付され、その部分の詳細な説明は省略される。
【００４２】
この実施例では、図１及び図２を参照して説明された実施例と比較して、中濃度コレクタ領域５ｂ、エミッタ９及びコレクタ用高濃度オーミック拡散層１３はＢＯＸ酸化膜１ｂに到達する深さで形成されている。
この実施例は、図１及び図２を参照して説明された実施例と比較して、ベース７とエミッタ９の接合容量が小さい。これにより、ベース７への入力容量が小さくなるので、高速動作が可能となる。
【００４３】
図６及び図７は本発明のさらに他の実施例を説明するための概略的な構成図である。図６は断面図である。図７は平面図である。図６は図７のＢ−Ｂ’位置での断面である。図１と同じ機能を果たす部分には同じ符号が付され、その部分の詳細な説明は省略される。
【００４４】
この実施例では、ゲート電極配線２９は、ベース配線２７とは電気的に接続されておらず、エミッタ配線１９と電気的に接続されている。ゲート電極１７はゲート電極配線２９を介して接地電位２１に電気的に接続されている。
【００４５】
この実施例のバイポーラトランジスタがオフされた状態では、ゲート電極１７のゲート電圧、ベース７のベース電圧及びエミッタ９のエミッタ電圧が同じ電位（接地電位）になる。コレクタ５には、コレクタ配線２３及びコレクタ用高濃度オーミック拡散層１３を介して正のコレクタ電圧（電源電位）が印加される。コレクタ５とベース７の接合面に、コレクタ５側及びベース７側の両方に空乏化が生じ、高耐圧が維持される。
【００４６】
この実施例のバイポーラトランジスタがオンされた状態では、ベース配線２７及びベース用高濃度オーミック拡散層１１を介してベース７に入力電圧としての電源電位が印加される。ベース７に正のベース電圧が印加されることによってベース７、エミッタ９間が順方向電圧になる。これにより、ゲート電極１７には高電圧が印加されない。そして、ゲート絶縁膜１５の破壊が抑制され、バイポーラトランジスタの安定な動作が得られる。
【００４７】
さらに、ゲート電圧はエミッタ電圧と同電位（接地電位）なので、ゲート電極１７直下のバイポーラ動作が抑制される。これにより、動作電圧を高くすることができる。
【００４８】
図８及び図９は本発明のさらに他の実施例を説明するための概略的な構成図である。図８は断面図である。図９は平面図である。図８は図９のＣ−Ｃ’位置での断面である。図１と同じ機能を果たす部分には同じ符号が付され、その部分の詳細な説明は省略される。
【００４９】
この実施例では、ゲート電極配線２９は、エミッタ配線１９、コレクタ配線２３及びベース配線２７のいずれにも電気的に接続されておらず、入力端子３５と電気的に接続されている。これにより、ゲート電極１７に任意の電位を与えることができるようになっている。
【００５０】
この実施例において、バイポーラトランジスタがオンされた状態及びオフされた状態において、図１及び図２を参照して説明された実施例、並びに図６及び図７を参照して説明された実施例と同様の作用及び効果が得られる。
【００５１】
さらに、ゲート電圧を任意電位としてバイポーラトランジスタを動作させることができる。これにより、バイポーラトランジスタの動作時において、ベース電極１７直下のベース幅をゲート電圧に応じて変更することができ、電流増幅率を変更することが可能である。
【００５２】
以上、本発明の実施例が説明されたが、上記実施例において寸法、配置、材料、数値等は一例であり、本発明は、実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００５３】
上記実施例は中濃度コレクタ領域５ｂを備えている。ただし、本発明の半導体装置において。バイポーラトランジスタは中濃度コレクタ領域５ｂを備えていなくてもよい。
また、上記実施例において、コレクタ用高濃度オーミック拡散層１３は上方から見てゲート電極１７と間隔をもって配置されている。ただし、本発明の半導体装置において、コレクタ用高濃度オーミック拡散層は上方から見てゲート電極に隣接して形成されていてもよい。
【００５４】
また、上記実施例では、Ｎ型半導体層１ｃを備えたＳＯＩ基板が用いられている。ただし、本発明はこれに限定されるものではない。Ｐ型半導体層をもつ基板が用いられ、上記実施例とは反対導電型でバイポーラトランジスタが形成されてもよい。
【符号の説明】
【００５５】
１ｂ  絶縁層
１ｃ  半導体層
５  コレクタ
５ａ  低濃度コレクタ領域
５ｂ  中濃度コレクタ領域
７  ベース
９  エミッタ
１１  ベース用高濃度オーミック拡散層
１３  コレクタ用高濃度オーミック拡散層
１５  ゲート絶縁膜
１７  ゲート電極
１９，２３，２７，２９  配線
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特許４５７３８４９号公報
【特許文献２】特開２００７−２４２７２２号公報
【特許文献３】特許４３６４４１１号公報
【特許文献４】特開２００２−２６０２９号公報
【特許文献５】特開平６−２４４３６５号公報
【図１】
0005970763.tif 000002
【図２】
0005970763.tif 000003
【図３】
0005970763.tif 000004
【図４】
0005970763.tif 000005
【図５】
0005970763.tif 000006
【図６】
0005970763.tif 000007
【図７】
0005970763.tif 000008
【図８】
0005970763.tif 000009
【図９】
0005970763.tif 000010