(57)【特許請求の範囲】
【請求項１】
一次側と二次側とが絶縁されたトランスと、
前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、
前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、
前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、
前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、を備え、
前記制御手段は、前記第一の信号を前記トランスの共振周波数に従い補正し、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする電源装置。
【請求項２】
前記制御手段は、前記電流検出手段からの前記第一の信号が正のときに、前記スイッチング手段をオンし、前記電流検出手段からの前記第一の信号が前記伝達手段の前記第二の信号よりも高くなったことを検出するまでの時間を短縮させることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記電流検出手段は、前記第一の信号として、前記一次側に流れる電流を電圧に変換して出力し、
前記電流検出手段と前記制御手段との間に設けられ、前記電流検出手段から出力される電圧を補正する補正回路を有し、
前記補正回路は、前記電流検出手段から出力される電圧を分圧する、直列に接続された第１の抵抗及び第２の抵抗と、コイルとコンデンサを直列に接続した回路を前記第１の抵抗に並列に接続した回路を含み、前記コイルと前記コンデンサを直列に接続した前記回路の発振周波数に、前記トランスの共振周波数を設定することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記電流検出手段は、前記第一の信号として、前記一次側に流れる電流を電圧に変換して出力し、
前記制御手段は、前記電流検出手段から出力される電圧を所定の増幅率で増幅させ、前記伝達手段の出力電圧よりも高くなったことを検出するまでの時間を短縮させることを特徴とする請求項１に記載の電源装置。
【請求項５】
通常動作時よりも消費電力の少ない省電力動作時において、前記制御手段は、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項６】
一次側と二次側とが絶縁されたトランスと、
前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、
前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、
前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、
前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、
前記トランスの二次側に配置され、前記第二の信号を低減する低減手段と、
前記二次側からの出力電圧を平滑及び整流し、前記伝達手段に出力する平滑整流手段と、を備え、
前記平滑整流手段が前記伝達手段に出力する出力電圧を、所定の時間、増加させることにより、前記制御手段に入力される前記第二の信号を低減し、前記制御手段は、前記スイッチング手段をターンオンするタイミングを、前記トランスの共振周期で前記スイッチング手段がターンオンするタイミングよりも遅らせることを特徴とする電源装置。
【請求項７】
前記伝達手段は、前記平滑整流手段の出力電圧を基準電圧と比較する誤差検出手段を有し、
前記誤差検出手段は、シャントレギュレータであり、
前記シャントレギュレータのリファレンス端子には、前記平滑整流手段の出力電圧を分圧する、直列に接続された第１の抵抗と第２の抵抗の接続点の電圧が入力され、前記第１の抵抗に、第３の抵抗とスイッチを直列に接続した回路を並列に接続し、前記スイッチを短絡させることにより、前記リファレンス端子に入力される電圧を増加させることを特徴とする請求項６に記載の電源装置。
【請求項８】
前記制御手段は、前記伝達手段の出力電圧が所定の電圧を上回ったことを検出するまでの時間が、前記トランスの共振周波数を中心とする所定の範囲の周波数の周期である場合には、前記スイッチング手段をオンするタイミングを所定の時間、遅延させることを特徴とする請求項６に記載の電源装置。
【請求項９】
記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
前記画像形成装置に電力を供給する電源装置を有し、
前記電源装置は、一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、を備え、前記制御手段は、前記第一の信号を前記トランスの共振周波数に従い補正し、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする画像形成装置。
【請求項１０】
前記画像形成装置が通常動作時よりも消費電力の少ない省電力動作時において、前記制御手段は、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする請求項９に記載の画像形成装置。
【請求項１１】
記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
前記画像形成装置に電力を供給する電源装置を有し、
前記電源装置は、一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、前記トランスの二次側に配置され、前記第二の信号を低減する低減手段と、前記二次側からの出力電圧を平滑及び整流し、前記伝達手段に出力する平滑整流手段と、を備え、
前記平滑整流手段が前記伝達手段に出力する出力電圧を、所定の時間、増加させることにより、前記制御手段に入力される前記第二の信号を低減し、前記制御手段は、前記スイッチング手段をターンオンするタイミングを、前記トランスの共振周期で前記スイッチング手段がターンオンするタイミングよりも遅らせることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用電源を整流平滑して得られる高圧直流電圧を、機器が必要とする低圧直流電圧に変換する自励フライバック方式のスイッチング電源装置、及びその電源装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
近年、様々な電子機器において省電力化が望まれている。それに伴い、電子機器の電源に関しても、より一層の省電力化が望まれている。電子機器の電源の一例として、ＦＥＴ（電界効果トランジスタ）等のスイッチング素子を所定の周波数で駆動して、目標の電圧を出力するスイッチング方式の電源（以下、「スイッチング電源」という）が使用されている。スイッチング電源の中には、省電力動作時（以下、「軽負荷運転時」ともいう）にスイッチング素子のスイッチング動作の回数を減らして効率を向上させるものがある。また、省電力化の規格も年々変更されており、通常動作時もさることながら、軽負荷運転時においても省電力化して効率を向上させることが求められている。
【０００３】
軽負荷運転時のスイッチング電源における損失の多くは、スイッチング動作に起因するものである。そのため、軽負荷運転時において、スイッチング動作を低減させることがスイッチング電源の効率化に大きく寄与することになる。そこで、軽負荷運転時においてスイッチング動作による損失を減少させるためには、スイッチング素子のオン状態の時間を長くする。これにより、１回のスイッチング動作のエネルギーを大きくすることによって、スイッチング動作の休止期間を長くして、単位時間当りのスイッチング回数を減らすことがよく行われる。
【０００４】
ところが、スイッチング動作の休止期間を長くすると、スイッチング周波数を低くすることになり、その結果、スイッチング動作に伴うトランスの動作音が人の耳に聞こえてくるようになる。これは、スイッチング動作に同期して駆動されるトランスの機械的振動音が、スイッチング周波数の低下に伴い、人の可聴周波数帯域（およそ２０Ｈｚ〜２０ｋＨｚ）へとシフトされることによるものである。
【０００５】
トランスからの振動音を減少させる１つの方法としては、トランスの磁界の変化率を抑えて音を減少させる方法が周知である。トランスの磁界の変化率を抑えるために、例えば、トランスのコア材に断面積の大きいものを使用したり、スイッチング素子のオン状態の時間を短くして、トランスの１回あたりの電流を小さくする方法が採用されていた。
【０００６】
また、トランスの駆動電流波形を工夫してトランスの振動音を軽減させる方法として、例えば、スイッチング電源装置にソフトスタート回路を設けて、起動開始時にコンデンサ両端の電圧の立ち上げと立ち下げの際のデューティ比を徐々に変化させる方式がある。トランスの駆動電流波形を徐々に大きく、また、徐々に小さくすれば、トランスの磁束変化を小さくできるため、振動音の発生を低減することができる。このような従来方式が、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３６６５９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、前述したトランスの振動音を軽減させる方法については、以下のような課題がある。トランスのコア材に断面積の大きいものを用いる方法については、トランスのサイズが大きくなってしまうので、電源装置の小型化が困難になる。また、スイッチング素子のオン状態の時間を一律に短くする方法については、オン状態の時間を短くし、トランスの磁界の変化を小さくすることにより、トランスの振動音は軽減される。ところが、単位時間当たりのスイッチング回数が増えてしまうため、スイッチング損失が増加し、省電力化に反する制御となってしまう。更に、トランスの駆動電流波形を徐々に大きく、また、徐々に小さくする方法については、軽負荷運転を行い、トランスの二次側の負荷に供給するエネルギーが小さい場合には、適用が難しい。即ち、軽負荷運転時では、スイッチング動作に休止期間が入るため、ソフトスタート回路によって徐々に電流波形を大きくしたり、また、小さくしたりすること自体が難しいため、適用が難しい。
【０００９】
また、軽負荷運転時にトランスを駆動する場合、トランスの共振周波数に対し、配慮しなければならない。軽負荷運転に発生するトランスの振動音の音圧レベルは、スイッチング素子の駆動周波数により変動する。特に、スイッチング素子の駆動周波数がトランスの共振周波数と一致したとき、音圧レベルは非常に高くなる。スイッチング電源に用いるトランスの機械的な共振周波数は、トランスのコアの形状にも依存するが、概ね数ｋＨｚ〜十数ｋＨｚに共振周波数（ｆ０）のピークを持つ。この周波数帯は、人間の可聴帯域であり、軽負荷運転時において動作可能なスイッチング素子の駆動周波数帯でもある。従って、トランスの共振周波数でスイッチング素子を駆動すると、トランスから顕著に認識可能な不快な音が発生してしまう。前述した従来方法では、トランスの特性に応じて振動音の低減制御を行っていないため、軽負荷運転時のスイッチング動作に対して、効果的に振動音を抑圧できていないという課題があった。
【００１０】
本発明はこのような状況のもとでなされたもので、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することを目的とする。
【課題を解決するための手段】
【００１１】
前述した課題を解決するため、本発明では次のとおりに構成する。
【００１２】
（１）一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、を備え、前記制御手段は、前記第一の信号を前記トランスの共振周波数に従い補正し、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする電源装置。
【００１３】
（２）一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、前記トランスの二次側に配置され、前記第二の信号を低減する低減手段と、前記二次側からの出力電圧を平滑及び整流し、前記伝達手段に出力する平滑整流手段と、を備え、前記平滑整流手段が前記伝達手段に出力する出力電圧を、所定の時間、増加させることにより、前記制御手段に入力される前記第二の信号を低減し、前記制御手段は、前記スイッチング手段をターンオンするタイミングを、前記トランスの共振周期で前記スイッチング手段がターンオンするタイミングよりも遅らせることを特徴とする電源装置。
【００１４】
（３）記録材に画像形成を行う画像形成手段を有する画像形成装置であって、前記画像形成装置に電力を供給する電源装置を有し、前記電源装置は、一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、を備え、前記制御手段は、前記第一の信号を前記トランスの共振周波数に従い補正し、前記補正結果に基づき前記スイッチング手段のオン状態の時間を制御することを特徴とする画像形成装置。
（４）記録材に画像形成を行う画像形成手段を有する画像形成装置であって、前記画像形成装置に電力を供給する電源装置を有し、前記電源装置は、一次側と二次側とが絶縁されたトランスと、前記トランスの一次側への電流の供給をオンオフするためのスイッチング手段と、前記一次側に流れる電流に応じた第一の信号を検出するための電流検出手段と、前記二次側からの出力電圧を基準電圧と比較し、比較結果に応じた電圧を前記一次側に伝達する伝達手段と、前記電流検出手段からの第一の信号と前記伝達手段からの第二の信号に応じて前記スイッチング手段によるオンオフの動作を制御する制御手段と、前記トランスの二次側に配置され、前記第二の信号を低減する低減手段と、前記二次側からの出力電圧を平滑及び整流し、前記伝達手段に出力する平滑整流手段と、を備え、前記平滑整流手段が前記伝達手段に出力する出力電圧を、所定の時間、増加させることにより、前記制御手段に入力される前記第二の信号を低減し、前記制御手段は、前記スイッチング手段をターンオンするタイミングを、前記トランスの共振周期で前記スイッチング手段がターンオンするタイミングよりも遅らせることを特徴とする画像形成装置。
【発明の効果】
【００１５】
本発明によれば、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】実施例１のＤＣ電源装置の回路構成を示す図
【図２】実施例１のＩＳ端子電圧補正回路の回路構成と、ＩＳ端子電圧の波形を示す図
【図３】実施例１のＤＣ電源装置の軽負荷運転時におけるタイミングチャートと、軽負荷運転時におけるトランスの音圧レベルを示す図
【図４】実施例２のＤＣ電源装置の回路構成を示す図と、レギュレーション抵抗補正回路の回路構成を示す図
【図５】実施例２のＤＣ電源装置の軽負荷運転時におけるタイミングチャートと、軽負荷運転時におけるトランスの音圧レベルを示す図
【図６】実施例３及び実施例４のＤＣ電源装置の回路構成を示す図
【図７】実施例３の制御ＩＣの機能ブロック図、ＤＣ電源装置の軽負荷運転時におけるタイミングチャート
【図８】実施例４の制御ＩＣの機能ブロック図、ＤＣ電源装置の軽負荷運転時におけるタイミングチャート
【図９】実施例５のレーザビームプリンタの概略構成を示す図
【図１０】従来例のＤＣ電源装置の回路構成を示す図と、電源ＩＣの機能ブロック図
【図１１】従来例のＤＣ電源装置の重負荷運転時、及び軽負荷運転時におけるタイミングチャート
【図１２】従来例のＤＣ電源装置の軽負荷運転時におけるトランスの音圧レベルを示す図
【発明を実施するための形態】
【００１７】
上述した課題を解決するための本発明の具体的な構成について、以降の実施例に基づき説明する。なお、実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【００１８】
［ＤＣ電源装置の概要］
まず、本発明の電源装置との比較のために、従来例の直流電源装置（以下、「ＤＣ電源装置」という）の回路構成と動作について、図１０（ａ）を用いて説明する。なお、以下に説明するＤＣ電源装置は、フライバック方式のスイッチング電源である。
【００１９】
インレット１０１より入力された交流電圧は、ヒューズ１０２、コモンモードコイル１０３、整流ダイオードブリッジ１０４を介して、全波整流され、一次平滑電解コンデンサ１０５に、直流電圧（以下、「ＤＣ電圧」という）として充電される。そして、このＤＣ電圧は、電源ＩＣ１０９を起動させるための起動抵抗１０６を介し、電源ＩＣ１０９に供給され、電源ＩＣ１０９を起動させる。電源ＩＣ１０９は、スイッチング動作を行う電界効果トランジスタ１０７（以下、「ＦＥＴ１０７」という）の断続的動作を制御する電源ＩＣである。電源ＩＣ１０９が起動されると、電源ＩＣ１０９から、電流制限抵抗１１０を介して、ＦＥＴ１０７のゲート端子に所定の電圧が印加され、ＦＥＴ１０７がオン状態（導通状態）となる。ＦＥＴ１０７がオン状態になると、フライバックトランス１０８（以下、「トランス１０８」という）の一次巻線Ｎｐに、一次平滑電解コンデンサ１０５のＤＣ電圧が印加され、補助巻線Ｎｂに一次巻線Ｎｐと同極側を正とする電圧が誘起される。このとき、一次側と二次側とが絶縁されたトランス１０８の二次巻線Ｎｓにも電圧が誘起されるが、誘起された電圧は、ダイオード１１６のアノード側を負（−）とする電圧であるため、トランス１０８の二次側には、電圧は伝達されない。従って、トランス１０８の一次巻線Ｎｐを流れる電流は、トランス１０８の励磁電流だけであり、トランス１０８には、励磁電流の２乗に比例したエネルギーが蓄積され、この励磁電流は、時間に比例して増大する。また、トランス１０８の補助巻線Ｎｂに誘起された電圧は、補助巻線Ｎｂに誘起された電圧を整流するためのダイオード１１１、抵抗１１２を介して、コンデンサ１１３を充電し、電源ＩＣ１０９に対して電源電圧を供給する。
【００２０】
次に、電源ＩＣ１０９から、ＦＥＴ１０７のゲート端子への電圧印加が止まり、ＦＥＴ１０７がオフ状態（非導通状態）になり、一次巻線Ｎｐへの電流が遮断されると、トランス１０８の各巻線には、前述した起動時とは逆極性の電圧が誘起される。その結果、二次巻線Ｎｓにはダイオード１１６のアノード側を正（＋）とする電圧が誘起され、トランス１０８に蓄積されたエネルギーが、ダイオード１１６と二次平滑電解コンデンサ１１７で平滑整流され、ＤＣ電圧として出力され、負荷１１９に供給される。また、トランス１０８が動作すると、トランス１０８の補助巻き線Ｎｂにより誘起された電圧が、電源ＩＣ１０９の電源電圧として供給されるようになる。その結果、電源ＩＣ１０９は動作を継続することが可能となり、引き続き、ＦＥＴ１０７をスイッチング動作させるため、トランス１０８は安定した動作を続けることが可能となる。
【００２１】
また、トランス１０８から出力されるＤＣ電圧の電圧制御は、以下のように行われる。まず、ＤＣ電圧出力をレギュレーション抵抗１２３、１２４で分圧された電圧が、抵抗１２１、コンデンサ１２２から構成される位相補償回路を伴う、誤差検出手段であるシャントレギュレータ１２５のリファレンス端子（入力端子）に入力される。そして、シャントレギュレータ１２５は、リファレンス端子の入力電圧と、予め設定された基準電圧を比較して、２つの電圧の誤差である比較結果に応じて、フィードバック信号である電圧をカソード端子より出力する。シャントレギュレータ１２５のカソード端子の出力電圧に応じて、電流制限抵抗１２０を介して、フォトカプラ１１５内のＬＥＤ（発光ダイオード）に流れる電流値は増減する。そして、ＬＥＤに流れる電流値に応じて、フォトカプラ１１５内のフォトトランジスタに流れる電流も同様に増減され、電源ＩＣ１０９の端子４０３への入力電圧が制御される。このように、シャントレギュレータ１２５のフィードバック信号に基づいて、電源ＩＣ１０９が、ＦＥＴ１０７のスイッチング制御を行うことにより、安定したＤＣ電圧の出力制御が可能となる。なお、図１０（ａ）中の電源ＩＣ１０９における４００〜４０６までの符号は、電源ＩＣ１０９の端子番号を示している。
【００２２】
［電源ＩＣの概要］
次に、ＤＣ電源装置のＦＥＴ１０７を制御する電源ＩＣ１０９について説明する。ここでは、上記の説明でも使用している一般的な電源ＩＣ１０９である、周波数非固定、デューティ非固定、電流制御モードで動作する電源ＩＣ１０９について説明する。図１０（ｂ）に、電源ＩＣ１０９内部の機能ブロック図を示す。図１０（ｂ）において、番号４００〜４０６は、電源ＩＣ１０９の端子を示し、図１０（ａ）中に記載の電源ＩＣ１０９の端子番号と同じである。
【００２３】
まず、電源ＩＣ１０９の各端子について説明する。図１０（ｂ）において、端子４００は、起動回路４１５を起動するＶＨ端子、端子４０１は、電源ＩＣ１０９に電源電圧を供給する電源電圧（ＶＣＣ）端子、端子４０２は、トランス１０８の補助巻線Ｎｂに誘起される電圧が入力されるＢＯＴＴＯＭ端子を示す。端子４０３は、フォトカプラ１１５を介し、トランス１０８が出力するＤＣ電圧の変動を示すフィードバック信号が入力される端子を示す。端子４０４は、トランス１０８に流れる電流を検出する電流検出抵抗１１４に流れるＦＥＴ１０７のドレイン電流Ｉｄが入力されるＩＳ（電流検出）端子である。端子４０５は、電源ＩＣ１０９のＧＮＤ端子であり、端子４０６は、ＦＥＴ１０７のゲート端子に接続され、内部のＲＳフリップフロップ４１３（以下、「ＦＦ４１３」という）のＱ端子の出力と接続されたＯＵＴ端子である。
【００２４】
次に、図１０（ｂ）の電源ＩＣ１０９のブロック図に示された各構成要素について説明する。起動回路４１５は、一次電圧が供給されると、電源ＩＣ１０９を起動させる回路である。コンパレータ４０７の反転入力にはＢＯＴＴＯＭ端子４０２が、非反転入力には基準電圧４０８がそれぞれ接続され、ＢＯＴＴＯＭ端子４０２の入力電圧が基準電圧４０８を下回ると、コンパレータ４０７はＡＮＤ回路４１１へハイ（ＨＩＧＨ）レベル信号を出力する。コンパレータ４０７は、二次巻線Ｎｓの回生終了を検知する回路を構成している。コンパレータ４０９の非反転入力にはＦＢ端子４０３が、反転入力には基準電圧４１０が、それぞれ接続され、ＦＢ端子４０３の入力電圧が基準電圧４１０を上回ると、コンパレータ４０９は、ＡＮＤ回路４１１へハイ（ＨＩＧＨ）レベル信号を出力する。コンパレータ４０９は、二次側のＤＣ電圧と基準電圧を比較して、ＦＥＴ１０７の休止期間の終了を検知する回路を構成する。ＡＮＤ回路４１１は、コンパレータ４０７、４０９の出力が入力され、コンパレータ４０７、４０９の出力が共にハイレベルの場合には、ＦＦ４１３のＳ（セット）端子にセット信号を出力する。コンパレータ４１２の反転入力にはＦＢ端子４０３が、非反転入力にはＩＳ端子４０４がそれぞれ接続され、ＦＢ端子とＩＳ端子の入力電圧を比較し、ＩＳ端子の入力電圧が高い場合に、ＦＦ４１３のＲ（リセット）端子にハイレベルのリセット信号を出力する。更に、ＩＳ端子４０４の入力電圧が基準電圧４１４よりも高くなった場合には、電源ＩＣ１０９の発振動作を停止させる。
【００２５】
［ＤＣ電源装置の動作概要］
図１０に示すＤＣ電源装置の、通常動作時（すなわち重負荷運転時）のタイミングチャートを図１１（ａ）に、省電力動作時（すなわち軽負荷運転時）のタイミングチャートを図１１（ｂ）に示す。図１１（ａ）、（ｂ）は、ＦＥＴ１０７のソース・ドレイン間電圧Ｖｄｓ、ドレイン電流Ｉｄ、ダイオード１１６に流れる電流Ｉｆ、トランス１０８の２次側のＤＣ電圧出力、電源ＩＣ１０９のＦＢ、ＩＳ端子、ＦＦ４１３のＳ、Ｒ、Ｑ端子の電圧波形を示す。図１１を用いて、通常動作時、及び省電力動作時のＤＣ電源装置の動作について、以下に説明する。
【００２６】
（１）通常動作時におけるＤＣ電源装置の動作
通常動作時におけるＤＣ電源装置の動作について、図１１（ａ）を用いて説明する。
【００２７】
１）エネルギーの蓄積（図１１（ａ）のタイミングＰ１→Ｐ２の期間）
タイミングＰ１は、ＦＥＴ１０７がオン状態になった時点を示している。即ち、電源ＩＣ１０９において、ＦＦ４１３のＳ端子にハイレベル信号（セット信号）が入力されることにより、Ｑ端子の出力がハイレベルとなる。これにより、電源ＩＣ１０９の端子４０６からハイレベル信号が出力されて、ＦＥＴ１０７のゲート端子に所定の電圧が印加され、ＦＥＴ１０７がオン状態となり、ＦＥＴ１０７のドレイン電流Ｉｄは、直線的に増加する。その結果、ＦＥＴ１０７のドレイン電流Ｉｄにより、トランス１０８にエネルギーが蓄積される。また、二次巻線Ｎｓに誘起される電圧の電位は、ダイオード１１６を逆バイアスする電位であるため、ダイオード１１６には、電流Ｉｆが流れず、二次側のＤＣ電圧出力は下降する。逆に、電源ＩＣ１０９のＦＢ端子４０３の入力電圧は、フォトカプラ１１５を介し、徐々に上昇する。また、電源ＩＣ１０９のＩＳ端子４０４の入力電圧も、ＦＥＴ１０７のドレイン電流Ｉｄの増加と同様に、直線的に増加する。
【００２８】
２）エネルギーの回生（図１１（ａ）のタイミングＰ２→Ｐ３の期間）
タイミングＰ２は、ＦＥＴ１０７がオフ状態になった時点を示している。電源ＩＣ１０９のＦＢ端子４０３の入力電圧よりも、ＩＳ端子４０４の入力電圧が高くなると、コンパレータ４１２よりハイレベル信号（リセット信号）が出力され、ＦＦ４１３のＲ端子に入力される。ＦＦ４１３のＲ端子にハイレベル信号が入力されると、ＦＦ４１３のＱ端子、即ち、電源ＩＣ１０９のＯＵＴ端子４０６がロー（ＬＯＷ）レベルとなる。そして、ＦＥＴ１０７のゲート端子に所定の電圧が印加されないため、ＦＥＴ１０７はオフ状態となり、ＦＥＴ１０７のドレイン電流Ｉｄが流れなくなる。その結果、ＦＥＴ１０７がオン状態のときとは逆極性の電圧が２次巻線Ｎｓに誘起されるので、ダイオード１１６は導通状態となり、トランス１０８に蓄積されたエネルギーがダイオード１１６の電流Ｉｆとして流れ始め、ＤＣ電圧出力は上昇する。これにより、電源ＩＣ１０９のＦＢ端子４０３の入力電圧は、フォトカプラ１１５を介し、徐々に下降する。また、電源ＩＣ１０９のＩＳ端子４０４の入力電圧も、ＦＥＴ１０７がオフ状態となってドレイン電流Ｉｄが流れなくなるので、０Ｖとなる。
【００２９】
３）エネルギーの回生終了→再蓄積（図１１（ａ）のタイミングＰ３）
タイミングＰ３は、ＦＥＴ１０７が再びオン状態になった時点を示している。電源ＩＣ１０９のＢＯＴＴＯＭ端子４０２の入力電圧、即ち補助巻線Ｎｂに誘起される電圧が、基準電圧４０８以下となり、かつ、ＦＢ端子４０３の入力電圧が、基準電圧４１０よりも高くなると、ＡＮＤ回路４１１からハイレベル信号が出力される。そして、このハイレベル信号がセット信号として、ＦＦ４１３のＳ端子に入力されると、Ｑ端子に接続された電源ＩＣ１０９のＯＵＴ端子４０６がハイレベルとなり、ＦＥＴ１０７が再度、オン状態になる。ＦＥＴ１０７が再びオン状態になるタイミングＰ３は、タイミングＰ１の状態と同じ状態でもあり、上述した一連の動作サイクルが繰り返される。このように、一般的なＤＣ電源装置（電源ＩＣ：周波数非固定、デューティ非固定、電流制御モードで動作）の一連の動作が行われる。
【００３０】
（２）省電力動作時におけるＤＣ電源装置の動作
次に、ＦＥＴ１０７のスイッチング回数を減らすことにより、スイッチング損失を低減する動作モードである省電力動作時におけるＤＣ電源装置の動作について、図１１（ｂ）を用いて説明する。なお、タイミングＰ１及びタイミングＰ２の時点におけるＤＣ電源の動作は、上述した通常動作時と同じであるため、説明を省略する。
【００３１】
１）エネルギーの回生終了（図１１（ｂ）のタイミングＰ３→Ｐ４の期間）
タイミングＰ３は、タイミングＰ２までにトランス１０８に蓄積されたエネルギーが、フライバック電流として、二次側への回生が終了した時点、即ちダイオード１１６の電流Ｉｆが流れなくなった時点を示している。ＤＣ電源装置が省電力動作を行った場合、ダイオード１１６の電流Ｉｆが流れなくなった後の、電源ＩＣ１０９のＦＢ端子４０３の入力電圧は、図１１（ｂ）に示すように、基準電圧４１０を下回る。このため、コンパレータ４０９の出力がローレベルのままであり、ＦＦ４１３のＳ端子をハイレベルにする条件にはならないため、ＦＦ４１３のＱ端子もローレベルのままであり、ＦＥＴ１０７はオン状態に移行できない。その結果、ダイオード１１６の電流Ｉｆが流れなくなった後も、ＦＥＴ１０７はオフ状態が継続される。なお、このとき、ＦＥＴ１０７のドレイン・ソース間電圧Ｖｄｓは、トランス１０８の一次側ＤＣ電圧Ｖｂに収束するように自励発振し、電源ＩＣ１０９のＦＢ端子４０３の入力電圧の電位は、二次側のＤＣ電圧出力の下降に伴い、徐々に上昇する。
【００３２】
２）エネルギーの再蓄積（図１１（ｂ）のタイミングＰ４）
タイミングＰ４は、再びＦＥＴ１０７がオン状態となる時点を示している。ダイオード１１６の電流Ｉｆが流れなくなった後は、トランス１０８の二次側に接続された負荷１１９によって電力が消費されるため、ＤＣ電圧出力が下降していく。これにより、電源ＩＣ１０９のＦＢ端子４０３の入力電圧は、フォトカプラ１１５を介し、徐々に上昇する。上昇を続けるＦＢ端子４０３の入力電圧は、その後、基準電圧４１０を超えるので、コンパレータ４０９はハイレベル信号を出力する。また、電源ＩＣ１０９のＢＯＴＴＯＭ端子４０２の入力電圧、即ち補助巻線Ｎｂに誘起される電圧が、基準電圧４０８以下となると、コンパレータ４０７はハイレベル信号を出力し、その結果、ＡＮＤ回路４１１はハイレベル信号を出力する。その結果、ＦＦ４１３のＳ端子にハイレベル信号（セット信号）が入力され、Ｑ端子に接続された電源ＩＣ１０９のＯＵＴ端子４０６がハイレベルとなり、ＦＥＴ１０７のゲート端子に所定の電圧が印加されることにより、再度、ＦＥＴ１０７がオン状態になる。ＦＥＴ１０７が再びオン状態になるタイミングＰ４は、タイミングＰ１と同じ状態でもあり、タイミングＰ１からタイミングＰ４までの、一連の動作サイクルが繰り返される。
【００３３】
ここで、軽負荷時のＤＣ電源装置の動作について補足説明する。前述したように、ＦＥＴ１０７がオン状態になるのは、電源ＩＣ１０９のＢＯＴＴＯＭ端子４０２の入力電圧が基準電圧４０８以下となり、かつＦＢ端子４０３の入力電圧が、基準電圧４１０よりも高くなったときである。図１１（ａ）に示すように、重負荷時であれば、ＦＢ端子４０３の入力電圧は、基準電圧４１０よりも十分に高いため、ＢＯＴＴＯＭ端子４０２の入力電圧が基準電圧４０８以下になるタイミングで、ＤＣ電源装置は、ＦＥＴ１０７をオン状態にする。ところが、軽負荷時は、ＦＢ端子４０３の入力電圧が低く、トランス１０８に蓄積されたエネルギーがフライバック電流として二次側に回生されている間に、ＦＢ端子４０３の入力電圧が基準電圧４１０よりも低くなる。その結果、フライバック電流が流れなくなった後、ＦＢ端子４０３の入力電圧が基準電圧４１０よりも高くなるまでは、ＦＥＴ１０７はオン状態にはならず、軽負荷時には、図１１（ｂ）に示すようなオフ状態が長い間欠動作となる。ＤＣ電源装置は、軽負荷運転時には上述したように動作することにより、スイッチング回数を減らし、省エネルギー化を可能としている。
【００３４】
次に、軽負荷運転時におけるトランス１０８の音圧レベルの一例を図１２に示す。図１２において、横軸は周波数（Ｆｒｅｑｕｅｎｃｙ）（単位：キロヘルツ（ｋＨｚ））、縦軸は音圧レベル（Ｓｏｕｎｄ  Ｐｏｗｅｒ  Ｓｐｅｃｔｒｕｍ）（単位：デシベル（ｄＢ））を示す。図１２では、軽負荷運転時のＦＥＴ１０７のスイッチング周波数がトランスの共振周波数（ｆ０キロヘルツ）と一致した場合を示している。そのため、図１２に示すように、トランス１０８の共振周波数（ｆ０キロヘルツ）に音圧レベルの高いピークを持つ振動音が発生し、共振周波数（ｆ０）が人間の可聴周波数領域にある場合には、不快な音として聞こえることになる。
【実施例１】
【００３５】
本実施例では、特定のスイッチング周波数において、ＦＥＴ１０７のオン状態の時間を短縮して、トランスに蓄積されるエネルギーを低減させることにより、トランスの振動音を低減させるＤＣ電源装置について、以下に説明する。
【００３６】
［補正回路の概要］
図１は、本実施例のＤＣ電源装置の回路構成を示す図である。図１の回路構成と、前述した従来例の図１０（ａ）の回路構成との違いは、ＦＥＴ１０７のドレイン電流Ｉｄを検知する電源ＩＣ１０９のＩＳ端子４０４の手前に、ＩＳ端子電圧補正回路５００を設けている点である。ＩＳ端子電圧補正回路５００（以下、「補正回路５００」という）は、ＦＥＴ１０７がオフ状態の場合に、ＩＳ端子４０４に入力される電圧波形をスイッチング周波数に応じて変化させる回路である。なお、図１に示す回路構成、及び電源ＩＣ１０９の内部構成は、補正回路５００を除き、それぞれ図１０（ａ）、図１０（ｂ）と同様であるため、説明を省略する。
【００３７】
図２（ａ）は、補正回路５００の回路構成を示した図である。図２（ａ）において、抵抗５１４（第２の抵抗）、５１５（第１の抵抗）は分圧抵抗である。直列に接続されたコイル５１７、コンデンサ５１６は、ＦＥＴ１０７のオフ状態時において、ＩＳ端子４０４の入力電圧（以下、「ＩＳ電圧」ともいう）を発振させる直列ＬＣ回路を構成する。なお、直列ＬＣ回路のコイル５１７、コンデンサ５１６の各定数は、発振周波数がトランス１０８の共振周波数（ｆ０）と同じになるように設定されている。
【００３８】
図２（ｂ）は、ＦＥＴ１０７のゲート端子への入力である、電源ＩＣ１０９のＦＦ４１３のＱ端子の出力波形と、電源ＩＣ１０９のＩＳ端子４０４の入力電圧の波形との関係を示した図であり、横軸は、時間（単位：μｓｅｃ（マイクロ秒））を示す。図２（ｂ）は、ＦＥＴ１０７の間欠動作時間を十分に取った場合における、ＩＳ端子４０４の入力電圧の波形を示している。図２（ｂ）より、電源ＩＣ１０９のＦＦ４１３のＱ端子の出力がハイレベルからローレベルとなり、その結果、ＦＥＴ１０７がオン状態からオフ状態となると、ＩＳ端子４０４の入力電圧の波形は、０Ｖを中心に自励発振し、次第に０Ｖへ収束することがわかる。また、図２（ｂ）より、トランス１０８の共振周期波数（ｆ０）の逆数により算出される共振周期（図２（ｂ）のタイミングＰｔ）近傍では、ＩＳ端子４０４の入力電圧はプラスの電圧値となることがわかる。
【００３９】
前述した従来例では、図１１（ａ）、（ｂ）に示すように、ＦＥＴ１０７のオフ状態時におけるＩＳ電圧は、スイッチング周波数に関係なく、一定値（＝０Ｖ）であった。それに対し、本実施例では、ＦＥＴ１０７のオフ状態時におけるＩＳ電圧は、補正回路５００による自励発振により、一定値とはならず可変となる。そこで、本実施例では、ＩＳ電圧が可変であることを利用し、ＦＥＴ１０７のスイッチング周波数に応じて、ＦＥＴ１０７のオン状態の時間を調整する。
【００４０】
［ＤＣ電源装置の動作概要］
次に、本実施例での省電力運転時で、且つＦＥＴ１０７のスイッチング周波数がトランスの共振周波数に略一致する場合における、図１に示すＤＣ電源装置の動作について、図３（ａ）のタイミングチャートを用いて説明する。ここで、ＦＥＴ１０７のスイッチング周波数がトランスの共振周波数に略一致する場合とは、ＦＥＴ１０７のスイッチング周波数が、トランスの共振周波数を中心とした所定の周波数帯域内にあることを示し、以降の実施例においても同様である。なお、図３（ａ）に示す各信号、及びタイミングＰ１〜Ｐ４における電源ＩＣの動作は、従来例の図１１（ｂ）と同様であるため、説明を省略する。
【００４１】
（１）トランス１０８の共振周波数近傍での動作
図３（ａ）において、例えばＴ１０やＴ１２のようなトランスの共振周波数（ｆ０）の周期に一致したタイミング（タイミングＰ４）においては、前述したように、補正回路５００より、ＩＳ端子４０４に入力される電圧は０Ｖよりも高い電圧である。そして、タイミングＰ４において、ＦＥＴ１０７がオン状態になると、ＩＳ電圧の電圧は、ドレイン電流Ｉｄの増加と共に増加する。ＦＥＴ１０７がオン状態になったときのＩＳ電圧は、０Ｖよりも高いため、従来例の図１１（ｂ）場合と比べ、ＩＳ電圧がＦＢ端子４０３に入力される電圧を超えるタイミングが速くなり、その結果、ＦＥＴ１０７のオン状態の時間が短くなる。このため、ＦＥＴ１０７がオン状態の間にトランス１０８に流れる電流量が減少し、それに伴い、トランス１０８のコアに働く電磁力が弱くなることにより、トランス１０８を共振周波数にて駆動した際に発生する振動音が低減される。
【００４２】
（２）ＦＥＴ１０７の導通時間短縮後の動作
ＦＥＴ１０７のオン状態の時間を短縮させたため、それに伴い、トランス１０８に蓄積されるエネルギーも、また小さくなる。そこで、減少したエネルギーを補間するために、本実施例では、その後、図３（ａ）のＴ１１やＴ１３のようなトランス１０８の共振周波数より高い周波数となる周期にて、ＦＥＴ１０７の駆動が行われる。ＦＥＴ１０７のスイッチング周波数がシフトされたことにより、ＦＥＴ１０７のオン状態の時間が短くなり、トランス１０８の二次側に供給されるフライバック電流の電流値に伴って減少するＦＢ端子４０３の入力電圧の減少量も小さくなる。その結果、ＦＢ端子４０３の入力電圧が基準電圧４１０を超えるまでに要する時間が短くなり、短い周期でＦＥＴ１０７が再度オン状態となる。
【００４３】
図３（ｂ）は、本実施例において、ＤＣ電源装置の軽負荷運転時におけるトランス１０８の音圧レベルの一例を示した図であり、横軸は周波数（単位：キロヘルツ（ｋＨｚ））、縦軸は音圧レベル（単位：デシベル（ｄＢ））を示す。なお、図３（ｂ）中のｆ０は、トランス１０８の共振周波数を示している。従来例の周波数と音圧レベルの関係を示した図１２と比べて、図３（ｂ）においては、トランス１０８の共振周波数（ｆ０）における音圧レベルが低減していることがわかる。また、音圧レベルは小さいものの、トランス１０８の共振周波数（ｆ０）以外でも、ピーク値を持つことがわかる。これは、トランス１０８の共振周波数（ｆ０）におけるＦＥＴ１０７のスイッチングを抑止するために、スイッチング周波数をシフトしたことにより発生したものである。
【００４４】
以上説明したように、本実施例によれば、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。本実施例のＤＣ電源装置は、スイッチング周波数がトランスの共振周波数に略一致する場合、ＦＥＴのオン時間短縮制御と、スイッチング周波数シフト制御を繰返し行うことにより、所望の電圧を安定的に出力する。即ち、トランスの振動音を顕著に発生させるトランスの共振周波数と一致する周波数でＦＥＴを駆動する場合は、ＦＥＴのオン時間を短縮させる。そして、ＦＥＴのオン時間の短縮に伴い、トランスの二次側に供給される電流量の不足分は、その後の制御で、ＦＥＴのスイッチング間隔（周期）を短くすることにより、電流量を補間する。これにより、トランスの二次側のＤＣ電圧出力の安定供給と、トランスの不快な振動音の低減を同時に実現している。
【００４５】
なお、本実施例では、スイッチング素子であるＦＥＴの信号制御のため、電源ＩＣを用いたが、同様な効果が得られるのであれば、他の手段であってもよい。また、本実施例では、ＩＳ電圧の補正に分圧抵抗と直列ＬＣ回路を並列に接続した補正回路を用いたが、同様の効果、即ちＦＥＴのオン時間をトランスの共振周波数近傍で短縮することができるのであれば、その他の回路構成であってもよい。更に、本実施例の回路構成では省略したが、ＩＳ端子の負側電圧印加に対する保護ダイオードを補正回路に追加してもよい。
【実施例２】
【００４６】
本実施例では、特定の周波数、即ちトランスの共振周波数でＦＥＴの導通を行わないように、ＦＥＴをオン状態にするタイミング（スイッチングを行う周期）を遅延させることにより、トランスの振動音を低減させるＤＣ電源装置について、以下に説明する。
【００４７】
［補正回路の概要］
図４（ａ）は、本実施例のＤＣ電源装置の回路構成を示す図である。図４（ａ）の回路構成と、前述した従来例のＤＣ電源装置である図１０（ａ）の回路構成とは、以下の点で異なっている。即ち、レギュレーション抵抗補正回路５０１が、トランス１０８の二次側の抵抗１２３（第１の抵抗）と並列接続される形で挿入され、レギュレーション抵抗補正回路５０１を制御する制御部８００とメモリ８０１が負荷１１９に設けられている点が異なる。また、実施例１と本実施例の回路構成とは、補正回路５００の代わりに、レギュレーション抵抗補正回路５０１（以下、「補正回路５０１」という）、制御部８００、メモリ８０１が設けられている点が異なる。なお、図４（ａ）に示す回路構成、及び電源ＩＣ１０９の内部構成は、補正回路５０１を除き、それぞれ図１０（ａ）、図１０（ｂ）と同様であるため、説明を省略する。
【００４８】
図４（ｂ）は、補正回路５０１の回路構成を示した図である。図４（ｂ）において、補正抵抗５２１（第３の抵抗）は、シャントレギュレータ１２５のリファレンス端子に入力される電圧を補正するために設けられている。また、スイッチ５２２は、負荷１１９内に設けられた制御部８００（例えば、ＣＰＵやＡＳＩＣ等）からのスイッチ制御信号によって、電源の動作状態に応じて、短絡（オン）と開放（オフ）が切り替えられる。
【００４９】
制御部８００からのハイレベルのスイッチ制御信号により、スイッチ５２２が短絡（オン）されると、レギュレーション抵抗１２３と補正抵抗５２１が並列接続され、２つの抵抗の合成抵抗値は、レギュレーション抵抗１２３の抵抗値よりも小さくなる。その結果、レギュレーション抵抗１２４（第２の抵抗）との分圧抵抗値の比例関係により、抵抗１２３と抵抗１２４との接続点に接続された、シャントレギュレータ１２５のリファレンス端子に入力される電圧が上昇する。シャントレギュレータ１２５は、この電圧上昇を相殺するため、カソード端子の出電圧を低下させることにより、フォトカプラ１１５内のＬＥＤ（発光ダイオード）への流入電流を増加させる制御を行う。フォトカプラ１１５内のＬＥＤ（発光ダイオード）へ流れ込む電流量が増加することにより、フォトカプラ１１５内のフォトトランジスタのコレクタ電流が増加し、電源ＩＣ１０９のＦＢ端子４０３の入力電圧の上昇量が抑制される。
【００５０】
この制御をトランス１０８の休止期間であるＦＥＴ１０７のオフ状態時に行うことにより、電源ＩＣ１０９のＦＢ端子の入力電圧上昇を抑えることができ、ＦＥＴ１０７のオフ状態の時間を延長し、オン状態にするタイミングを遅延させることが可能となる。その結果、トランス１０８の共振周波数を外した周波数で、トランス１０８の駆動を行うことができる。なお、通常動作時のＤＣ電源装置の動作、及び電源ＩＣ１０９の内部構成は従来例と同様であるため、説明を省略する。
【００５１】
［ＤＣ電源装置の動作概要］
次に、本実施例での省電力運転時で、且つＦＥＴ１０７のスイッチング周波数がトランスの共振周波数に略一致する場合における、図４（ａ）に示すＤＣ電源装置の動作について、図５（ａ）のタイミングチャートを用いて説明する。なお、図５（ａ）のタイミングＰ１〜Ｐ３における電源ＩＣの動作は、従来例の図１１（ｂ）と同様であるため、説明を省略する。
【００５２】
（１）ＦＢ端子の入力電圧上昇の抑制制御
トランス１０８の二次側の負荷１１９に設けられた制御部８００は、例えば、トランス１０８の二次側の電圧変動に基づいて、ＦＥＴ１０７の状態を監視する。制御部８００は、ＦＥＴ１０７がオフ状態となり、ＤＣ電圧出力が上昇するタイミング（タイミングＰ２）で、制御部８００内に有する不図示のタイマを起動し、ＦＥＴ１０７のスイッチング周期を計測する。タイマのタイマ値がメモリ８０１に保存されたトランス１０８の共振周期に近くなると、ＦＥＴ１０７がオン状態になることを回避するため、制御部８００はハイレベルのスイッチ制御信号を補正回路５０１に出力する（タイミングＰ４）。これにより、補正回路５０１内のスイッチ５２２がオンされ、シャントレギュレータ１２５のリファレンス電圧が調整される。その結果、上述したように、電源ＩＣ１０９のＦＢ端子４０３の入力電圧の上昇が抑制され、トランス１０８の共振周期でＦＥＴ１０７が再度オン状態になることを回避することができる。すなわち、タイミングＰ４からＰ５において、補正回路５０１内のスイッチ５２２がオンされなければ、ＦＢ端子４０３の入力電圧は、一点鎖線で表示された上昇カーブで上昇する。ところが、スイッチ５２２をオンすることにより、ＦＢ端子４０３の入力電圧は、実線で表示された上昇カーブとなり、電圧上昇が緩やかになる。
【００５３】
その後、制御部８００は、タイマのタイマ値から、トランス１０８の共振周期を十分に経過したと判断すると、ＦＥＴ１０７の再導通を行うため、制御部８００はローレベルのスイッチ制御信号を補正回路５０１に出力する（タイミングＰ５）。これにより、補正回路５０１内のスイッチ５２２がオフされ、シャントレギュレータ１２５のリファレンス電圧が通常の電圧に戻される。その結果、電源ＩＣ１０９のＦＢ端子４０３に入力される電圧は、一点鎖線で表示された上昇カーブと同じ傾きで上昇し、その後、ＦＢ端子４０３の電圧値が基準電圧４１０を超えることにより、ＦＥＴ１０７が再度オン状態になる（タイミングＰ６）。上述した制御を行うことにより、振動エネルギーが高くなるトランス１０８の共振周波数によるＦＥＴ１０７のスイッチングを回避することができ、トランス１０８の振動音を低減することができる。
【００５４】
図５（ｂ）は、本実施例における、ＤＣ電源装置の軽負荷運転時におけるトランス１０８の音圧レベルの一例を示した図であり、横軸は周波数（単位：キロヘルツ（ｋＨｚ））、縦軸は音圧レベル（単位：デシベル（ｄＢ））を示す。なお、図５（ｂ）中の「ｆ０」は、トランス１０８の共振周波数を示し、（ｆ０−ｆｂ）から（ｆ０＋ｆｂ）の周波数帯域は、制御部８００がスイッチ５２２をオンオフ制御することにより、スイッチング動作が回避されたＦＥＴ１０７の駆動周波数帯域を示す。
【００５５】
図５（ｂ）より、本実施例で説明した制御により、トランス１０８の共振周波数（ｆ０）を中心とした（ｆ０−ｆｂ）から（ｆ０＋ｆｂ）の周波数帯域における音圧レベルが低減していることがわかる。また、図５（ｂ）より、音圧レベルは小さいものの、周波数（ｆ０−ｆｂ）より低い周波数帯域でピーク値を持つことがわかる。これは、上述した制御により、ＦＥＴ１０７のスイッチング周波数のシフトが発生したためである。
【００５６】
以上説明したように、本実施例によれば、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。本実施例のＤＣ電源装置は、トランスの駆動周波数を監視し、シャントレギュレータのリファレンス抵抗値を所定期間において調整し、トランスの振動音を顕著に発生させるトランスの共振周波数によるＦＥＴの再導通を回避する制御を行う。これにより、トランスの二次側のＤＣ出力の安定供給と、トランスの不快な振動音の低減を同時に実現している。
【００５７】
また、本実施例では、レギュレーション抵抗値を補正する補正抵抗を設けることにより、トランスの共振周期でＦＥＴが動作しないように、スイッチング周波数を補正する制御を行った。同様の条件で、ＦＥＴのスイッチング周波数を補正する効果が得られるのであれば、他の手段（例えば、特定周波数（トランスの共振周波数）に応じてインピーダンスが変動するフィルタ回路を備える構成）でもよい。
【実施例３】
【００５８】
本実施例では、実施例１、２で用いた電源制御用の電源ＩＣの代わりに、デジタル回路で構成された制御ＩＣを用いて、スイッチング周波数に応じて、スイッチング素子であるＦＥＴのオン時間を制御するＤＣ電源装置について、以下に説明する。
【００５９】
図６は、本実施例のＤＣ電源装置の回路構成を示す図である。本実施例の図６と、従来例の図１０、実施例１の図１、実施例２の図４（ａ）との違いは、従来例や実施例１、２のＦＥＴ１０７の駆動制御は電源ＩＣ１０９が行っていたのに対し、本実施例では制御ＩＣ５０３が行っている点が異なる。なお、制御ＩＣ５０３（以下、「ＩＣ５０３」という）を除いた回路構成は、従来例と同様であるため、説明を省略する。また、通常動作時のＤＣ電源装置の動作は従来例と同様であるため、説明を省略する。
【００６０】
［電源ＩＣの概要］
図７（ａ）は、本実施例で用いるＦＥＴ１０７を制御するＩＣ５０３の内部構成を示した機能ブロック図である。図７（ａ）において、端子４００〜４０１、４０３〜４０６は、実施例１、２で用いられた電源ＩＣ１０９と同じ端子番号であり、入力信号及び出力信号も電源ＩＣ１０９と同様なので、説明を省略する。なお、端子４０２は、電源ＩＣ１０９では、ＢＯＴＴＯＭ端子として使用されていたが、ＩＣ５０３では使用しない。
【００６１】
図７（ａ）において、ＡＤコンバータ６００ａ、６００ｂは、入力されたアナログ電圧値をデジタル電圧値に変換（Ａ／Ｄ変換）する。電圧傾き判別部６０１は、Ａ／Ｄ変換されたＦＢ端子４０３の入力電圧値を複数回検知し、２点の検知結果から電圧値の傾きを求め、検知された電圧値の傾きから、トランス１０８の二次側フライバック電流の流し込みの終了（回生終了）を検知する。そして、入力電圧値が増加する傾きの場合には、フライバック電流の流し込みが終了しているとしてハイレベル信号を、入力電圧値が減少する傾きの場合には、フライバック電流を流し込み中として、ローレベル信号を出力する。ＦＢ電圧−基準電圧比較部６０２（以下、「基準電圧比較部６０２」ともいう）は、Ａ／Ｄ変換されたＦＢ端子４０３の入力電圧が基準電圧４１０を超えたかどうかを検知し、超えている場合にはハイレベル信号を、超えていない場合にはローレベル信号を出力する。パルス出力部６０３は、電圧傾き判別部６０１からの出力と、ＦＢ電圧−基準電圧比較部６０２からの出力が共にハイレベルの場合には、ハイレベルのパルス信号を出力する。
【００６２】
パルス周期算出部６０４（以下、「周期算出部６０４」ともいう）は、パルス出力部６０３から出力されたパルス信号の周期を測定して、ＦＥＴ１０７の駆動周波数を算出し、算出された駆動周波数に基づいて、セレクタ６０６に電圧増幅指示信号を出力する。ＩＳ電圧増幅部６０５は、Ａ／Ｄ変換されたＩＳ端子４０４の入力電圧を所定のゲインで増幅させた信号を出力する。セレクタ６０６は、Ａ／Ｄ変換されたＩＳ端子４０４の入力電圧、又はＩＳ電圧増幅部６０５にて増幅された電圧を、パルス周期算出部６０４から出力される選択信号（電圧増幅指示信号）に応じて出力する。ＦＢ電圧−ＩＳ’電圧比較部６０７（以下、「ＩＳ’電圧比較部６０７」ともいう）は、Ａ／Ｄ変換されたＦＢ端子４０３の入力電圧（ＦＢ電圧）とセレクタ６０６から出力された電圧（ＩＳ’電圧）を比較し、ＩＳ’電圧の方が高ければ、ハイレベル信号を出力する。ＲＳフリップフロップ６０８（以下、「ＦＦ６０８」という）は、Ｓ端子にパルス信号が入力されると、Ｑ端子の出力がハイレベルとなり、Ｒ端子にパルス信号が入力されると、Ｑ端子の出力はローレベルとなる。
【００６３】
［ＤＣ電源装置の動作概要］
次に、本実施例での省電力運転時で、且つＦＥＴ１０７のスイッチング周波数がトランスの共振周波数に略一致する場合における、ＩＣ５０３の内部動作について、図７（ｂ）のタイミングチャートを用いて説明する。
【００６４】
図７（ｂ）には、ＦＦ６０８のＳ、Ｒ、Ｑ端子、ＦＥＴ１０７のソース・ドレイン間電圧Ｖｄｓ、ドレイン電流Ｉｄ、ダイオード１１６に流れる電流Ｉｆ、トランス１０８の２次側のＤＣ電圧出力の他に、以下に述べる信号の電圧波形を示す。「周期カウンタ」は、パルス出力部６０３から出力されたパルス信号の周期を測定するために、パルス周期算出部６０４内に設けられたカウンタのカウンタ値を示す。パルス周期算出部６０４は、周期カウンタのカウンタ値が所定の範囲内の値のときには、選択信号である「電圧増幅指示信号」をセレクタ６０６に送出する。また、パルス出力部６０３から出力されるパルス信号により、周期カウンタと電圧増幅指示信号はリセットされる。「ＦＢ電圧傾き判別信号」は、電圧傾き判別部６０１からの出力を示す信号であり、ＦＢ電圧値が増加状態（ＦＢ電圧が正の傾き）のときにはハイレベル、減少状態（ＦＢ電圧が負の傾き）のときにはローレベルが出力される。「電圧値比較判別信号」は、ＦＢ電圧−基準電圧比較部６０２からの出力を示す信号であり、ＦＢ電圧が基準電圧４１０よりも高いときにはハイレベル、低いときにはローレベルが出力される。「ＦＢ電圧」、「ＩＳ’電圧」は、ＦＢ電圧−ＩＳ’電圧比較部６０７の入力の電圧波形を示す。
【００６５】
（１）ＦＥＴ１０７の導通（オン）状態の判断
電圧傾き判別部６０１は、トランス１０８によるエネルギーの回生が終了し、ＩＣ５０３のＦＢ端子４０３の入力電圧が正の傾きであることを検知した場合（図７（ｂ）のＰ３〜Ｐ５、Ｐ６〜Ｐ８、Ｐ９〜Ｐ１１の区間）には、ハイレベルを出力する。また、ＦＢ電圧−基準電圧比較部６０２は、ＦＢ端子４０３の入力電圧が基準電圧４１０を超えていることを検知した場合（タイミングＰ１、Ｐ４、Ｐ７、Ｐ１０）には、ハイレベルを出力する。そして、パルス出力部６０３は、電圧傾き判別部６０１及びＦＢ電圧−基準電圧比較部６０２から同時にハイレベルが出力されると、ハイレベルのパルス信号を出力する。ＦＦ６０８は、パルス出力部６０３から出力されたパルス信号（セット信号）がＳ端子に入力されると、Ｑ端子の出力はハイレベルとなり、ＯＵＴ端子４０６を経由して、ＦＥＴ１０７のゲート端子には、Ｑ端子の出力電圧が印加され、ＦＥＴ１０７がオン状態となる。
【００６６】
パルス周期算出部６０４は、パルス出力部６０３から出力されたパルス信号の周期（図７（ｂ）に示すＴ１〜Ｔ４の時間）を計測する。そして、計測されたパルス信号の周期が、予め決められたトランス１０８の共振周期を中心とした所定の周期の範囲内に含まれる場合、パルス周期算出部６０４は、ハイレベルの選択信号（電圧増幅指示信号）をセレクタ６０６に対して出力する。この選択信号により、セレクタ６０６の出力として、ＩＳ電圧増幅部６０５からの出力が選択される。図７（ｂ）では、Ｔ１及びＴ４がトランス１０８の共振周期を中心とした所定の周期の範囲内に含まれるため、パルス周期算出部６０４がハイレベルの電圧増幅指示信号を出力している。また、パルス周期算出部６０４の内部に設けられた周期カウンタは、パルス出力部６０３から出力されたパルス信号により、初期化され、次のパルス信号の周期の計測を開始する。
【００６７】
（２）ＦＥＴ１０７の非導通（オフ）状態の判断
トランス１０８は、ＦＥＴ１０７がオン状態になると、エネルギーの蓄積を開始する。これにより、トランス１０８に流入する電流量が増え、それに伴い、ＩＣ５０３のＩＳ端子４０４の入力電圧が上昇する。ＩＳ端子４０４に入力されたＩＳ電圧は、ＡＤコンバータ６００ｂにてＡ／Ｄ変換され、セレクタ６０６、及びＩＳ電圧増幅部６０５へ出力される。ＩＳ電圧増幅部６０５は、予め決められた増幅率（ゲイン）で、入力されたＩＳ電圧を増幅し、セレクタ６０６へ出力する。セレクタ６０６は、パルス周期算出部６０４からの選択信号（電圧増幅指示信号）に応じて、非増幅のＩＳ電圧又は増幅されたＩＳ電圧を選択し、補正ＩＳ電圧（図７（ｂ）ではＩＳ’電圧で示す）として、ＦＢ電圧−ＩＳ’電圧比較部６０７へ出力する。パルス信号の周期が、予め決められたトランス１０８の共振周期を中心とした所定の周期の範囲内に含まれる場合、パルス周期算出部６０４は、ハイレベルの選択信号を出力し、その結果、セレクタ６０６は、増幅されたＩＳ電圧を出力する。これにより、後述するように、ＦＥＴ１０７のオン状態の時間が短くなり、ＦＥＴ１０７のスイッチング周波数は、トランス１０８の共振周波数を中心とした所定の範囲の周波数とは異なる周波数となる。
【００６８】
ＦＢ電圧−ＩＳ’電圧比較部６０７は、ＦＥＴ１０７がオン状態になることによってトランス１０８に蓄積されるエネルギーに応じて上昇する補正ＩＳ電圧（ＩＳ’電圧）とＦＢ電圧を監視する。そして、ＦＢ電圧−ＩＳ’電圧比較部６０７は、補正ＩＳ電圧の電圧値がＦＢ電圧の電圧値を超えたことを検知すると（図７（ｂ）のタイミングＰ２、Ｐ５、Ｐ８、Ｐ１１）、ＦＦ６０８のＲ端子に対し、パルス信号（リセット信号）を出力する。図７（ｂ）より、セレクタ６０６から増幅されたＩＳ電圧が出力された場合（タイミングＰ５、Ｐ１１）では、非増幅のＩＳ電圧が出力された場合（タイミングＰ２、Ｐ８）と比べ、ＦＥＴ１０７がオン状態の時間が短いことがわかる。ＦＦ６０８は、ＦＢ電圧−ＩＳ’電圧比較部６０７から出力されたパルス信号がＲ端子に入力されると、Ｑ端子の出力はローレベルとなる。その結果、ＯＵＴ端子４０６を経由して、ＦＦ６０８のＱ端子の出力が入力されるＦＥＴ１０７のゲート端子には、所定の電圧が印加されないために、ＦＥＴ１０７がオフ状態となる。ＦＥＴ１０７がオフ状態となると、トランス１０８は、エネルギーの蓄積を終了し、エネルギーの回生を開始する。
【００６９】
以上説明したように、本実施例によれば、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。本実施例のＤＣ電源装置は、上述した制御を行うことにより、トランスの振動音を顕著に発生させるトランスの共振周波数と略一致するＦＥＴのスイッチングでは、導通時間を短縮させる動作を行う。また、導通時間の短縮に伴うトランスの二次側に供給する電流量の不足分は、ＦＥＴのスイッチング間隔を短くすることにより電流量を補間する。これにより、トランスの二次側のＤＣ出力の安定供給と、トランスの不快な振動音の低減を同時に実現できる。
【００７０】
更に、本実施例では、ＩＳ電圧に対するフィルタ回路をデジタル回路で構成しているため、アナログ回路で構成された実施例１に比べ、より理想的なフィルタ特性（周波数帯域、増幅率）による振動音の低減制御を実現できる。本実施例では、フィルタ特性が制御ＩＣ内で一意に限定された構成を前提として、その制御と効果について説明したが、フィルタの特性を一意に限定する必要はない。実施例２のように、トランスの二次側負荷に制御部（例えばＣＰＵ等）とメモリを設けておき、制御ＩＣは、予めメモリに記憶されたトランス固有の特性情報を制御部から受け取り、トランス毎に最適化されたフィルタ特性を変更できる構成としてもよい。
【００７１】
また、本実施例では、トランスのエネルギーの回生終了をＦＢ電圧の傾きにて検知している。例えば、実施例１、２の電源ＩＣのように、制御ＩＣにＢＯＴＴＯＭ電圧を入力する端子を設けておき、トランスの補助巻線に誘起される電圧（ＢＯＴＴＯＭ電圧）と基準電圧を比較することで検知してもよい。
【実施例４】
【００７２】
本実施例では、実施例３と同様に、デジタル回路で構成されたＩＣを用いて、ＦＥＴの駆動周期をトランスの共振周期に一致しないよう、駆動タイミングの制御を行うＤＣ電源装置について、以下に説明する。
【００７３】
実施例３では、ＦＥＴの駆動周期がトランスの共振周期を中心とした所定の周期帯の範囲内であった場合には、ＦＥＴの次の駆動周期を短くすることにより、トランスの振動音の低減を図っていた。本実施例では、トランスの共振周波数と略一致する周波数によるＦＥＴのスイッチング動作を回避するように、ＦＥＴの駆動周期を制御することにより、トランスの振動音の低減を図っている点が、実施例３とは異なっている。なお、本実施例のＤＣ電源装置の回路構成は、実施例３の図６と同様であるため、説明を省略する。また、通常動作時のＤＣ電源装置の動作は従来例と同様であるため、説明を省略する。
【００７４】
［電源ＩＣの概要］
図８（ａ）は、本実施例で用いるＦＥＴ１０７を制御するＩＣ５０３の内部構成を示した機能ブロック図である。本実施例におけるＩＣ５０３は、実施例３で説明したＩＣ５０３と一部の回路構成が異なっている。そこで、図８（ａ）では、実施例３と同様の回路構成については、同一符号を付すことにより説明を省略し、異なる回路構成について、以下に説明する。
【００７５】
図８（ａ）において、マスク信号生成部６０９は、ＦＥＴ１０７の駆動周波数を算出するカウンタと、カウンタのカウンタ値に応じて出力補正部６１０に対し、マスク信号を出力する出力部を備える。マスク信号生成部６０９のカウンタは、パルス出力部６０３から出力されるパルス信号、又は出力補正部６１０から出力されるセット（Ｓｅｔ）信号により、初期化される。出力補正部６１０は、マスク信号生成部６０９から出力されるマスク信号に応じて、パルス出力部６０３から入力されたパルス信号を所定の時間遅延させた後、ＦＦ６０８のＳ端子に出力する。ＦＢ電圧−ＩＳ電圧比較部６１１は、ＡＤコンバータ６００ａによりＡ／Ｄ変換されたＦＢ端子４０３の入力電圧と、ＡＤコンバータ６００ｂによりＡ／Ｄ変換されたＩＳ端子４０４の入力電圧を比較する。そして、ＩＳ電圧の電圧値がＦＢ電圧の電圧値よりも高ければ、ＦＢ電圧−ＩＳ電圧比較部６１１は、ハイレベル信号をＦＦ６０８のＲ端子に出力する。
【００７６】
［ＤＣ電源装置の動作概要］
次に、本実施例での省電力運転時で、且つＦＥＴ１０７のスイッチング周波数がトランスの共振周波数に略一致する場合における、ＩＣ５０３の内部動作について、図８（ｂ）のタイミングチャートを用いて説明する。
【００７７】
図８（ｂ）のタイミングチャートに示す動作波形のうち、「パルス信号」、「周期カウンタ」、「出力マスク信号」を除き、実施例３のタイミングチャートと同様であり、説明を省略する。「パルス信号」は、パルス出力部６０３の出力パルスを示し、電圧傾き判別部６０１の出力である「ＦＢ電圧傾き判別信号」と、ＦＢ電圧−基準電圧比較部６０２の出力である「電圧値比較判別信号」が共にハイレベルのときに、ハイレベルのパルスが出力される。「周期カウンタ」は、ＦＥＴ１０７の駆動周波数を算出するために、マスク信号生成部６０９内に設けられたカウンタのカウンタ値を示す。「出力マスク信号」は、マスク信号生成部６０９が出力補正部６１０に出力する信号であり、「周期カウンタ」により算出されるＦＥＴ１０７の駆動周波数が、所定の範囲内の周波数であった場合にハイレベルが出力される。
【００７８】
例えば、トランス１０８の共振周波数をｆ０とし、軽負荷運転時にトランスから発生する振動音を低減させるため、ＦＥＴ１０７を（ｆ０−ｆｂ）〜（ｆ０＋ｆｂ）の周波数帯域では駆動させないようにする場合を考えてみる。「周期カウンタ」は、ＦＥＴ１０７が駆動される周期を計測しているので、カウンタ値が周波数（ｆ０＋ｆｂ）に相当する周期（図８（ｂ）のＴｍａｓｋ１の区間）より大きくなると、「出力マスク信号」はハイレベルになる。そして、「周期カウンタ」のカウンタ値が周波数（ｆ０−ｆｂ）に相当する周期（図８（ｂ）のＴｍａｓｋ２の区間）より大きくなると、「出力マスク信号」はハイレベルからローレベルになる。出力補正部６１０は、パルス出力部６０３からパルス信号が出力されたときに、「出力マスク信号」がハイレベルであれば、ＦＦ６０８のＳ端子にセット信号の出力を行わず、「出力マスク信号」がローレベルになると、ＦＦ６０８のＳ端子にセット信号の出力を行う。
【００７９】
（１）ＦＥＴ１０７の導通（オン）状態の判断
電圧傾き判別部６０１は、トランス１０８によるエネルギーの回生が終了し、ＩＣ５０３のＦＢ端子４０３の入力電圧が正の傾きであることを検知した場合（図８（ｂ）のＰ３〜Ｐ６、Ｐ７〜Ｐ９、Ｐ１０〜Ｐ１３の区間）には、ハイレベルを出力する。また、ＦＢ電圧−基準電圧比較部６０２は、ＦＢ端子４０３の入力電圧が基準電圧４１０を超えていることを検知した場合（タイミングＰ１、Ｐ４、Ｐ８、Ｐ１１）には、ハイレベルを出力する。そして、パルス出力部６０３は、電圧傾き判別部６０１及びＦＢ電圧−基準電圧比較部６０２から同時にハイレベルが出力されると、ハイレベルのパルス信号を出力する。
【００８０】
マスク信号生成部６０９は、内部にカウンタを持ち、カウンタの値に応じて出力マスク信号を出力する。出力マスク信号は、予め設定されたカウンタ値Ｔｍａｓｋ１からカウンタ値Ｔｍａｓｋ２の間では、ハイレベルが出力される。なお、カウンタ値Ｔｍａｓｋ１からカウンタ値Ｔｍａｓｋ２の期間は、トランス１０８の共振周期を含む所定の期間である。更に、マスク信号生成部６０９のカウンタは、出力マスク信号がローレベルのときは、パルス出力部６０３から出力されたパルス信号により、初期化される（タイミングＰ１、Ｐ８）。逆に、出力マスク信号がハイレベルのときは、マスク信号生成部６０９のカウンタは、出力補正部６１０から出力されたセット信号により、初期化される（タイミングＰ５、Ｐ１２）。
【００８１】
出力補正部６１０は、パルス出力部６０３から出力されるパルス信号を、ＦＦ６０８のＳ端子にそのまま出力するか、所定の時間、遅延させた後に出力するかを制御する。出力マスク信号がローレベルのときに、パルス出力部６０３からパルス信号を受信した場合は、出力補正部６１０は、パルス信号をそのままＦＦ６０８のＳ端子に出力する（図８（ｂ）のタイミングＰ１、Ｐ８）。一方、出力マスク信号がハイレベルのときに、パルス出力部６０３からパルス信号を受信した場合（タイミングＰ４）には、出力補正部６１０は、パルス信号を出力せず、出力マスク信号がローレベルになった後に、ＦＦ６０８のＳ端子に出力する（タイミングＰ５）。
【００８２】
ＦＦ６０８は、出力補正部６１０から出力されたパルス信号（セット信号）がＳ端子に入力されると、Ｑ端子の出力はハイレベルとなり、ＯＵＴ端子４０６を経由して、ＦＥＴ１０７のゲート端子には、Ｑ端子の出力電圧が印加され、ＦＥＴ１０７がオン状態となる。
【００８３】
（２）ＦＥＴ１０７の非導通（オフ状態）判断
トランス１０８は、ＦＥＴ１０７がオン状態になると、エネルギーの蓄積を開始する。これにより、トランス１０８に流入する電流量が増え、それに伴い、ＩＣ５０３のＩＳ端子４０４の入力電圧が上昇する。ＩＳ端子４０４に入力されたＩＳ電圧は、ＡＤコンバータ６００ｂにてＡ／Ｄ変換され、ＦＢ電圧−ＩＳ電圧比較部６１１へ出力される。同様に、ＦＢ端子４０３に入力されたＦＢ電圧も、ＡＤコンバータ６００ａにてＡ／Ｄ変換され、ＦＢ電圧−ＩＳ電圧比較部６１１へ出力される。
【００８４】
ＦＢ電圧−ＩＳ電圧比較部６１１は、ＦＥＴ１０７がオン状態になることによってトランス１０８に蓄積されるエネルギーに応じて上昇するＩＳ電圧とＦＢ電圧を監視する。そして、ＦＢ電圧−ＩＳ電圧比較部６１１は、ＩＳ電圧の電圧値がＦＢ電圧の電圧値を超えたことを検知すると（図８（ｂ）のタイミングＰ２、Ｐ６、Ｐ９、Ｐ１３）、ＦＦ６０８のＲ端子に対し、パルス信号（リセット信号）を出力する。ＦＦ６０８は、ＦＢ電圧−ＩＳ電圧比較部６１１から出力されたパルス信号がＲ端子に入力されると、Ｑ端子の出力がローレベルとなる。その結果、ＯＵＴ端子４０６を経由して、ＦＦ６０８のＱ端子の出力が入力されるＦＥＴ１０７のゲート端子には、所定の電圧が印加されないために、ＦＥＴ１０７がオフ状態となる。ＦＥＴ１０７がオフ状態となると、トランス１０８は、エネルギーの蓄積を終了し、エネルギーの回生を開始する。
【００８５】
以上説明したように、本実施例によれば、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。本実施例のＤＣ電源装置は、上述した制御を行うことにより、ＦＥＴのスイッチング周期を遅くし、トランスの振動音を顕著に発生させるトランスの共振周波数と略一致する周波数によるＦＥＴ１０７の動作を回避して、トランスの不快な振動音の低減を実現できる。
【００８６】
更に、本実施例では、ＦＥＴのスイッチング周波数の遅延制御をデジタル回路で構成しているため、アナログ回路で構成された実施例２に比べ、遅延時間をより正確に補正できるメリットがある。本実施例では、遅延時間、マスク開始時間が制御ＩＣ内で一意に限定された構成を前提として、その制御と効果について説明したが、これらの時間を一意に限定する必要はない。例えば、実施例２のように、トランスの二次側負荷に制御部（例えばＣＰＵ等）とメモリを設けておき、制御ＩＣは、予めメモリに記憶されたトランス固有の特性情報を制御部から受け取り、トランス毎に最適化されたフィルタ特性を変更できる構成としてもよい。
【実施例５】
【００８７】
実施例１〜４で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜４の電源装置が適用される画像形成装置の構成を説明する。
【００８８】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図９に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜４で説明した、図９には不図示の電源装置を備えている。尚、実施例１〜４の電源装置を適用可能な画像形成装置は、図９に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００８９】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜４に記載の電源装置は、例えばコントローラに電力を供給する。また、実施例１〜４に記載の電源装置は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例１〜４の負荷１１９は、コントローラや駆動部に相当する。本実施例の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、省電力モード時に、実施例１〜４で説明した電源装置が軽負荷時の間欠発振動作を行う。そして、画像形成装置が省電力モードで稼働している際には、実施例１〜４で説明した構成によって、電源装置のトランス１０８から発生する振動音を低減し、且つ、消費電力を低減することができる。
【００９０】
以上説明したように、本実施例によれば、画像形成装置のスイッチング電源において、軽負荷運転時にトランスから発生する振動音を低減し、かつ消費電力を低減することができる。
【符号の説明】
【００９１】
１０７    ＦＥＴ
１０８    トランス
１０９    電源ＩＣ
１１５    フォトカプラ
１１６    ダイオード
１１７    コンデンサ
１２５    シャントレギュレータ
５００    補正回路
【図１】
0005950635.tif 000002
【図２】
0005950635.tif 000003
【図３】
0005950635.tif 000004
【図４】
0005950635.tif 000005
【図５】
0005950635.tif 000006
【図６】
0005950635.tif 000007
【図７】
0005950635.tif 000008
【図８】
0005950635.tif 000009
【図９】
0005950635.tif 000010
【図１０】
0005950635.tif 000011
【図１１】
0005950635.tif 000012
【図１２】
0005950635.tif 000013