(57)【特許請求の範囲】
【請求項１】
被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線及びリセット信号配線に接続した赤外線撮像装置であって、
前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含み、
前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有して、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離し、
前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力で第１の状態と第２の状態の間で切替えられるスイッチと、を含み、
前記スイッチは、前記第１の状態にある時前記接続点と前記積分回路を接続し、前記第２の状態にある時には前記接続点を前記積分回路から切り離して基準電圧源に接続することを特徴とする赤外線撮像装置。
【請求項２】
請求項１に記載の赤外線撮像装置において、前記積分回路は、前記スイッチを介して前記接続点に接続された反転入力端子と、前記基準電圧源に接続された非反転入力端子と、当該読み出し回路の出力となる出力端子とを持つ積分オペアンプと、一端を前記スイッチを介して前記接続点に接続し、他端を前記出力端子に接続した積分コンデンサとを含むことを特徴とする赤外線撮像装置。
【請求項３】
請求項１又は２に記載の赤外線撮像装置において、前記飽和防止回路はさらに、前記第１のコンパレータの出力端子に接続されて前記第１のコンパレータの出力でセット状態になると前記リセット信号配線からリセット信号を受けるまで前記セット状態を維持するラッチ手段を含むことを特徴とする赤外線撮像装置。
【請求項４】
請求項１又は２に記載の赤外線撮像装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有して、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離し、
前記飽和防止回路はさらに、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路とを有し、該論理回路の出力で前記スイッチを前記第１の状態と前記第２の状態の間で切替えることを特徴とする赤外線撮像装置。
【請求項５】
被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法であって、
前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較することにより、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離す飽和防止機能を有し、
前記飽和防止機能を、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１の比較手段と、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力で第１の状態と第２の状態の間で切替えられるスイッチ手段とで実現し、
前記スイッチ手段が前記第１の状態にある時前記接続点と前記積分回路を接続し、前記スイッチ手段が前記第２の状態にある時には前記接続点を前記積分回路から切り離して基準電圧源に接続することを特徴とする出力電圧飽和防止方法。
【請求項６】
請求項５に記載の出力電圧飽和防止方法において、前記飽和防止機能としてさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較することにより、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離す機能を有し、
前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離す機能を、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２の比較手段と、前記第１、第２の比較手段の出力の論理和をとる論理回路とを備えると共に、該論理回路の出力で前記スイッチを前記第１の状態と前記第２の状態の間で切替えることで実現することを特徴とする出力電圧飽和防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びこれを備えた赤外線撮像装置に関する。
【背景技術】
【０００２】
赤外線撮像装置の一例として、一次元または二次元のセンサアレイと読み出し回路から構成されるボロメータ型赤外線撮像装置が知られている（特許文献１）。その一例を、図４を参照して説明する。
図４は、ボロメータ型赤外線撮像装置のうちの、読み出し回路と二次元センサアレイを部分的に示している。
本赤外線撮像装置は、熱電変換素子を二次元マトリクス状に配列し、熱電変換素子で受光した赤外線信号を熱電変換素子毎に検出し、検出信号を電気信号として出力する。本赤外線撮像装置は、垂直シフトレジスタ２０５により走査線２１１を介して選択された画素スイッチ２０１、および水平スイッチ２０４、信号線２０３を介して熱電変換素子２０２に接続する読み出し回路２０６により、検出信号を並列処理することができる。複数の読み出し回路２０６の出力は水平シフトレジスタ２０８によって出力端子２１０から順次、外部に出力される。２０７、２０９はそれぞれマルチプレクサスイッチ、出力バッファである。
図４の読み出し回路の構成を図５に示す。読み出し回路１０１は、ボロメータ素子（熱電変換素子）１０５に定電圧を印加するバイアス回路１０２と、被写体の信号以外の成分のオフセット電流を除去するバイアスキャンセル回路１０３と、バイアス回路１０２とバイアスキャンセル回路１０３の両回路に接続されているオペアンプ（以下、積分オペアンプと呼ぶ）１１１を含む積分回路１０４と、を有する。複数の読み出し回路１０１は入力電圧配線１，２（１０６，１０７）を介して入力電圧を供給され、それぞれ同時並列に読み出し動作を実行する。
動作は、概略以下の通りである。被写体からの赤外線入射光の強度に応じて生じた各ボロメータ素子１０５の抵抗変化は、入力電圧ＶＢ１，ＶＢ２（１１５，１２１）により決まるボロメータ電流とバイアスキャンセル電流との差として検出される。検出された電流差は、積分回路１０４により積分されると同時に電流−電圧変換されて電圧値として出力される。
バイアス回路１０２とバイアスキャンセル回路１０３の具体的な動作は、以下の通りである。まず撮像装置のシャッターを閉じた状態（被写体からの光が入射していない状態）で入力電圧ＶＢ１，ＶＢ２が調整される。これにより、ボロメータ素子１０５側に流れる電流とバイアスキャンセル抵抗１１６に流れる電流をつり合わせる。その後、シャッターを開くことにより、被写体からの光入射によるボロメータ素子１０５の抵抗値変化に伴う電流変化分のみを取り出すことができる。図５の各回路の詳細を以下に示す。
まず、バイアス回路１０２は、ボロメータ素子１０５の一端にソースが接続されるＮＭＯＳトランジスタ（以下、バイアストランジスタと呼ぶ）１０８と、入力端が入力電圧配線１（１０６）に、出力端がバイアストランジスタ１０８のゲートにそれぞれ接続されるソースフォロア回路１０９から構成される。このソースフォロア回路１０９により、バイアストランジスタ１０８は低インピーダンスでドライブされるため、各読み出し回路の飛び込みノイズを抑えることができる。バイアス回路１０２は各ボロメータ素子１０５に定電圧を印加する。これにより、ボロメータ素子１０５の抵抗値変化は電流値に変換される。
さらに、ＶＧＳ除去電圧発生回路１（１１０）は、バイアストランジスタ１０８とソースフォロア回路１０９のトランジスタ両方のＶＧＳ（ゲート−ソース間電圧）を補償する回路であり、ＶＧＳの変動電圧がドレイン電流に現れない（電圧変動の補償）回路構成になっている。より詳細にはＶＧＳ除去電圧発生回路１（１１０）は、バイアス回路１０２と同じバイアストランジスタ１０８、ソースフォロア回路１０９、オペアンプ１１４から構成される。接続形態についても、バイアストランジスタ１０８のソースはボロメータ素子１０５の一端に、バイアストランジスタ１０８のゲートはソースフォロア回路１０９の出力端に、バイアストランジスタ１０８のドレインは＋５Ｖにそれぞれ接続される。オペアンプ１１４は、その出力端子にソースフォロア回路１０９の入力端が、反転入力端子（−）にはバイアストランジスタ１０８のソースが、非反転入力端子（＋）には入力電圧ＶＢ１（１１５）がそれぞれ接続されている。
同様にバイアスキャンセル回路１０３は、一端に電源を接続した抵抗素子（バイアスキャンセル抵抗）１１６と抵抗素子の他端にソースを接続したＰＭＯＳトランジスタ（以下、キャンセラトランジスタと呼ぶ）１１７、入力端が入力電圧配線２（１０７）に、出力端がキャンセラトランジスタ１１７のゲートにそれぞれ接続されるソースフォロア回路１１８から構成される。
ここで赤外線の信号は、大きなオフセット成分を持ち、そのオフセット成分の上に被写体からの信号成分が微小なレベルで存在する。従って、このオフセット成分を除去する目的のためにこのバイアスキャンセル回路１０３を構成している。またこのソースフォロア回路１１８により、キャンセラトランジスタ１１７は低インピーダンスでドライブされるため、各読み出し回路１０１の飛び込みノイズを抑えることができる。
また、ＶＧＳ除去電圧発生回路２（１１９）もＶＧＳ除去電圧発生回路１（１１０）と同様に、キャンセラトランジスタ１１７とソースフォロア回路１１８のトランジスタの両方のＶＧＳを補償する回路である。より詳細には、ＶＧＳ除去電圧発生回路２（１１９）も、バイアスキャンセル回路１０３と同じバイアスキャンセル抵抗１１６、キャンセラトランジスタ１１７、ソースフォロア回路１１８、オペアンプ１２０から構成される。接続形態についても、キャンセラトランジスタ１１７のソースはバイアスキャンセル抵抗１１６の一端に、ゲートはソースフォロア回路１１８の出力端に、ドレインは＋５Ｖにそれぞれ接続される。オペアンプ１２０は、その出力端子にソースフォロア回路１１８の入力端、反転入力端子（−）にはキャンセラトランジスタ１１７のソース、非反転入力端子（＋）には入力電圧端子ＶＢ２（１２１）がそれぞれ接続されている。
読み出し回路１０１におけるバイアストランジスタ１０８及びキャンセラトランジスタ１１７のドレインはそれぞれ、積分回路１０４における積分オペアンプ１１１の反転入力端子（−）と積分コンデンサ１２２の一端に接続されている。積分回路１０４は、前述のボロメータ素子１０５の電流変化分を積分する。
積分コンデンサ１２２の他端は積分オペアンプ１１１の出力端子に接続されており、積分オペアンプ１１１の非反転入力端子（＋）は＋５Ｖに接続されている。これにより積分オペアンプ１１１の反転入力端子（−）、つまりバイアストランジスタ１０８とキャンセラトランジスタ１１７のドレインはそれぞれ、通常、＋５Ｖに固定される。積分後の積分コンデンサ１２２の電圧は積分オペアンプ１１１の出力端子から取り出され、これらは出力信号として各読み出し回路１０１から順次出力される。また、積分オペアンプ１１１の反転入力端子（−）と出力端子間にはリセット用のスイッチ１２３を備える。積分コンデンサ１２２から積分された電圧を出力した後に、スイッチ１２３を”ＯＮ”とすることで積分オペアンプ１１１の非反転入力端子（＋）の電圧である＋５Ｖに設定される。
積分オペアンプ１１１の反転入力端子（−）にはクリップダイオードＡ（１２４）及びクリップダイオードＢ（１２５）が接続されている。これらは、ボロメータ素子１０５の電流、またはバイアスキャンセル回路１０３側の電流の一方が過多になり、積分オペアンプ１１１の出力が飽和した場合に、その過多の電流を補うように働く。
次に、高温偽信号と温度ドリフトのメカニズムを、図６Ａ、図６Ｂを用いて説明する。
図６Ａでは複数の読み出し回路に接続している各入力電圧配線とバイアストランジスタやキャンセラトランジスタが直接接続されるため、入力電圧が高温被写体からの光入射等の場合の読み出し回路内部の電圧変位の影響を受けてしまう問題がある。通常は上記の各トランジスタのドレイン電圧はそれぞれ＋５Ｖ固定になっているが、ボロメータ素子（熱電変換素子）に高温被写体からの光が入射される場合には電圧が変動してしまう。高温被写体からの光入射によりボロメータ素子の抵抗値が下がる。そのため、ボロメータ素子への電流が増加する場合、積分開始時にリセット用のスイッチＲＳＴＳＷ（図５のスイッチ１２３）が”ＯＦＦ”となった瞬間、図６Ａの右側の回路に矢印で示す経路で積分オペアンプのコンデンサからボロメータ素子へ急激な電流が流れる。このことにより、オペアンプのイマジナリショートが崩れ、積分オペアンプの反転入力端子（−）に電圧変化が発生する（図６Ｂのｔ１の期間）。
その後、積分オペアンプの出力が飽和する場合にもオペアンプのイマジナリショートが崩れ、最終的に積分オペアンプの反転入力端子（−）は＋５Ｖからクリップ電圧である約＋４．３Ｖに低下する（図６Ｂのｔ１’の期間）。このような反転入力端子（−）の電圧変動時にはバイアストランジスタやキャンセラトランジスタのドレインの電圧が低下する。そのため、各トランジスタのドレイン−ゲート間寄生容量によりゲート電圧もそれぞれ変動し、ゲートに接続する各入力電圧配線の電圧変動が発生する。
このため、一部のボロメータ素子に高温被写体からの光が入射されると、上記のような電圧変動（飛び込みノイズ）の影響により、入力電圧配線１及び入力電圧配線２を介し、すべての読み出し回路に変位電流が発生する。発生した変位電流は、高温被写体からの光が入射されていない他のボロメータ素子の出力電圧に影響を与えてしまう。
その対策として、特許文献１の撮像装置ではソースフォロワ回路（図５の１０９と１１８）を用い、バイアストランジスタやキャンセラトランジスタを低インピーダンスでドライブすることにより、高温偽信号によるゲート電圧の変動を抑える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２２４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のボロメータ型赤外線撮像装置は以下の問題点を有する。バイアストランジスタ及びキャンセラトランジスタの入力にソースフォロワ回路を用いることで、各トランジスタを低インピーダンスでドライブして高温被写体などによる飛び込みノイズを防止している。そのため、このソースフォロワ回路分の面積や消費電力が大きくなる。
この問題は、赤外線の信号が極めて微小であることに起因しており、ソースフォロワ回路は低ノイズを実現する必要がある。具体的には、ソースフォロワ回路は、１／ｆノイズの影響を低減するために大面積にし、またホワイトノイズを低減するためにトランジスタの相互コンダクタンスｇｍを上げる必要がある。このことからソースフォロワ回路は消費電力が大きくなってしまう。このようなソースフォロワ回路が各読み出し回路に２つずつあるため、チップ全体の面積や消費電力が大きくなってしまう。
本発明は、赤外線撮像装置用の半導体装置における低ノイズ、小面積、低消費電力を実現しようとするものである。
【課題を解決するための手段】
【０００５】
本発明の態様によれば、被写体からの光を受けるボロメータ素子と、該ボロメータ素子にバイアス電圧を与えるバイアス回路と、前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、の組合せを一組以上備えた半導体装置が提供される。
本発明の別の態様によれば、被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続した赤外線撮像装置が提供される。前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含む。
本発明のさらに別の態様によれば、被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法が提供される。本出力電圧飽和防止方法においては、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記積分回路の出力電圧が飽和することを防止する。
【発明の効果】
【０００６】
本発明による半導体装置は、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぐ。これにより、本発明による半導体装置は、ソースフォロワ回路無しでも、ソースフォロワ回路を備える装置と同等の性能を低ノイズ、小面積、低消費電力で得られる。
本発明による赤外線撮像装置は、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぎ、高温被写体などによる入力電圧配線の電圧変動成分を無くすことができる。これにより、本発明による赤外線撮像装置は、積分回路の出力電圧の飽和現象が与える、並列動作する他の読み出し回路へ供給される入力電圧への影響をなくすことができ、ソースフォロワ回路を用いた場合と同等の高温偽信号の防止効果を得ることが可能である。その結果、本発明による赤外線撮像装置は、低ノイズ、小面積、低消費電力を実現することができる。
【図面の簡単な説明】
【０００７】
図１は、本発明の第１の実施形態による、ボロメータ型赤外線撮像装置における読み出し回路の構成を示した図である。
図２は、本発明の第２の実施形態による、ボロメータ型赤外線撮像装置における読み出し回路の構成を示した図である。
図３Ａは、図１の読み出し回路の１つにおける高温被写体からの光入射時の動作について説明するための回路図である。
図３Ｂは、図３Ａの読み出し回路の１つにおける高温被写体からの光入射時の動作について説明するための出力電圧及び信号波形図である。
図４は、特許文献１のボロメータ型赤外線撮像装置を部分的に示した回路図である。
図５は、図４に示された読み出し回路の構成を示した図である。
図６Ａは、図５に示された読み出し回路における高温偽信号と温度ドリフトのメカニズムを説明するための回路図である。
図６Ｂは、図６Ａに示された読み出し回路における高温偽信号と温度ドリフトのメカニズムを説明するための信号波形図である。
【発明を実施するための形態】
【０００８】
（実施形態の構成）
ボロメータ型赤外線撮像装置に適用された、本発明の第１の実施形態による読み出し回路の構成を図１に示す。各読み出し回路３０１は、ボロメータ素子３０５に定電圧を印加するバイアス回路３０２、被写体の信号以外の成分のオフセット電流を除去するバイアスキャンセル回路３０３、被写体の信号を積分する積分回路３０４、積分回路３０４の出力電圧の飽和を防止する飽和防止回路３０９から構成される。なお、第１の入力電圧配線１（３０６）、第２の入力電圧配線２（３０７）は、図５で説明した回路と同様、入力電圧ＶＢ１，ＶＢ２（３１５，３２１）を入力とするＶＧＳ除去電圧発生回路１（１１０）、２（１１９）に接続されるが、ここでは図示を省略している。
各読み出し回路３０１には入力電圧配線１，２（３０６，３０７）とリセット信号配線３１２が共通に接続されており、各読み出し回路３０１は同時並列に読み出し動作を行なう。
バイアス回路３０２は、ボロメータ素子３０５の一端にソースが接続されるＮＭＯＳトランジスタ（以下、バイアストランジスタと呼ぶ）３０８から構成され、ボロメータ素子３０５に定電圧を印加する。これにより、ボロメータ素子３０５の抵抗値変化が電流値に変換される。
バイアスキャンセル回路３０３は、一端に電源（ＶＤＤ）を接続した抵抗素子３１６と抵抗素子３１６の他端にソースを接続したトランジスタ（以下、キャンセラトランジスタと呼ぶ）３１７から構成される。
ここで赤外線の信号は、大きなオフセット成分を持ち、そのオフセット成分の上に被写体からの信号成分が微小なレベルで存在する。このオフセット成分を除去する目的のためにバイアスキャンセル回路３０３を構成している。
バイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインは、入力分離スイッチ３２５を介して積分回路３０４における積分オペアンプ３２４の反転入力端子（−）と積分コンデンサ３２２の一端に接続されている。積分回路３０４は、前述のボロメータ素子３０５の電流変化分を積分する。積分コンデンサ３２２の他端は積分オペアンプ３２４の出力端子に接続されている。積分オペアンプ３２４の非反転入力端子（＋）は基準電圧（ＶＤＤ／２）に接続されている。これにより積分オペアンプ３２４の反転入力端子（−）、つまり入力分離スイッチ３２５を介したバイアストランジスタ３０８とキャンセラトランジスタ３１７のドレインは、通常、それぞれ基準電圧（ＶＤＤ／２）に固定される。積分後の積分コンデンサ３２２の電圧は積分オペアンプ３２４の出力端子から取り出され、これらは出力信号として各読み出し回路３０１から順次出力される。
飽和防止回路３０９は、積分回路３０４の出力電圧とあらかじめ設定された飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）とを比較し、比較結果に応じて入力分離スイッチ３２５を制御する。飽和防止回路３０９は、積分回路３０４の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）より高い時にバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレイン（両者の接続点）と積分回路３０４の入力とを切り離す。これにより、飽和防止回路３０９は、積分オペアンプ３２４の出力電圧飽和時に発生する積分オペアンプ３２４の反転入力端子（−）の電圧変動を抑える。より詳細には、飽和防止回路３０９は、積分回路３０４の出力電圧を飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）と比較するコンパレータ３２６を含む。飽和防止回路３０９はまた、コンパレータ３２６の出力を保持するＳＲラッチ３２７と、ＳＲラッチ３２７の出力によりバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインと積分回路３０４の入力とを切り離す入力分離スイッチ３２５と、を備える。
コンパレータ３２６の非反転入力端子（＋）は積分オペアンプ３２４の出力端子と積分コンデンサ３２２に接続されており、コンパレータ３２６の反転入力端子（−）は飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）に接続されている。また、コンパレータ３２６の出力端子はＳＲラッチ３２７のセット端子（Ｓ）に接続されている。コンパレータ３２６の出力は、積分オペアンプ３２４の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）を超えたときに”Ｈｉｇｈ”となる。
ＳＲラッチ３２７のリセット端子（Ｒ）にはリセット信号配線３１２が接続され、ＳＲラッチ３２７の出力端子（Ｑ）は入力分離スイッチ３２５の制御端子に接続されている。ＳＲラッチ３２７は、リセット端子（Ｒ）が”Ｌｏｗ”の間にセット端子（Ｓ）が一瞬でも”Ｈｉｇｈ”となった場合、出力端子（Ｑ）が”Ｈｉｇｈ”となり、セット端子（Ｓ）が”Ｌｏｗ”に戻った後も出力端子（Ｑ）は”Ｈｉｇｈ”を保持する。
同様に、ＳＲラッチ３２７は、セット端子（Ｓ）が”Ｌｏｗ”の間にリセット端子（Ｒ）が一瞬でも”Ｈｉｇｈ”となった場合、出力端子（Ｑ）が”Ｌｏｗ”となり、リセット端子（Ｒ）が”Ｌｏｗ”に戻った後も出力端子（Ｑ）は”Ｌｏｗ”を保持する。
入力分離スイッチ３２５は単極双投（１回路２接点）であり、共通端子はバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインに接続されている。入力分離スイッチ３２５の接点１は積分オペアンプ３２４の反転入力端子（−）と積分コンデンサ３２２に接続され、入力分離スイッチ３２５の接点２は基準電圧（ＶＤＤ／２）に接続され、入力分離スイッチ３２５の制御端子はＳＲラッチ３２７の出力端子（Ｑ）に接続されている。
ＳＲラッチ３２７の出力端子（Ｑ）が”Ｌｏｗ”の場合は入力分離スイッチ３２５の共通端子と接点１が接続され、前述のボロメータ素子３０５の電流変化分が積分回路３０４へ流れる。
ＳＲラッチ３２７の出力端子（Ｑ）が”Ｈｉｇｈ”の場合は入力分離スイッチ３２５の共通端子と接点２が接続され、バイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレイン（両者の接続点）が基準電圧（ＶＤＤ／２）に接続される。このため、積分回路３０４の入力は上記接続点から切り離され、積分回路３０４のコンデンサ３２２に電流が流れなくなる。
また、積分オペアンプ３２４の反転入力端子（−）と出力端子間にはリセット用のスイッチ（ＲＳＴＳＷ）３２３が接続されている。コンデンサ３２２から積分された電圧を出力した後に、リセット信号配線３１２からのリセット信号によりスイッチ３２３を”ＯＮ”とすることで積分オペアンプ３２４の出力電圧は非反転入力端子（＋）の電圧である基準電圧（ＶＤＤ／２）に設定される。
（実施形態の動作）
第１の実施形態の動作の概略は、以下の通りである。被写体からの赤外線入射光の強度に応じて生じた各ボロメータ素子３０５の抵抗値変化が、入力電圧ＶＢ１，ＶＢ２（図１では図示省略、図５参照）により決まるボロメータ電流とバイアスキャンセル回路３０３の電流との差として検出される。検出された電流の差は、積分回路３０４により積分されると同時に電流−電圧変換されて積分回路３０４から電圧値として出力される。
飽和防止回路３０９は、積分回路３０４から出力された電圧値の上限を検出し、積分回路３０４の出力電圧が飽和する前に積分回路３０４の入力を入力分離スイッチ３２５でバイアス回路３０２とバイアスキャンセル回路３０３の接続点から切り離す。
ここで、飽和防止回路３０９内のＳＲラッチ３２７は、コンパレータ３２６の過渡時のチャタリング防止のために設けられている。それゆえチャタリングの影響が小さい場合は、ＳＲラッチ３２７は不要である。
バイアス回路３０２とバイアスキャンセル回路３０３の具体的な動作は、以下の通りである。まず赤外線撮像装置のシャッターを閉じた状態（被写体からの光が入射していない状態）で入力電圧ＶＢ１，ＶＢ２（図５参照）を調整して、ボロメータ素子３０５側に流れる電流とバイアスキャンセル回路３０３に流れる電流をつり合わせる。その後、シャッターを開くと、被写体からの光入射によるボロメータ素子３０５の抵抗値変化に伴う電流変化分のみを取り出すことができる。
高温被写体からの光入射時の動作について図３Ａ、図３Ｂを用いて詳細に説明する。図３Ａでは、高温被写体からの光が入射していないボロメータ素子３０５に接続された読み出し回路３０１と、高温被写体からの光が入射しているボロメータ素子３０５−１に接続された読み出し回路３０１−１を示している。
ボロメータ素子の抵抗温度係数がマイナスの場合、高温被写体からの光入射によりボロメータ素子３０５−１の抵抗値が小さくなるため、ボロメータ素子３０５−１への電流が増加する。積分回路３０４−１における積分開始時にリセット用のスイッチＲＳＴＳＷ（スイッチ３２３−１）が”ＯＦＦ”となった瞬間、図３Ａの右側の回路に矢印で示す経路で、積分回路３０４−１のコンデンサ３２２−１からボロメータ素子３０５−１へ急激に電流が流れる。このことにより、積分オペアンプのイマジナリショートが崩れ、積分オペアンプ３２４−１の反転入力端子（−）と積分オペアンプ３２４−１の反転入力端子（−）に接続されているバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレイン（両者の接続点）に電圧変化（ΔＶ）が発生する（図３ＢのＴ１の期間）。
バイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインとゲート間の寄生容量は、積分オペアンプ３２４−１の反転入力端子（−）と入力電圧配線１，２の間に繋がっている。このため、積分オペアンプ３２４−１の反転入力端子（−）の電圧変動が微分されて入力電圧配線１，２に現れる（図３Ｂの（−）ΔＶＳ１）。
ここで、飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）は、図３Ｂに示すように、積分回路３０４−１の出力電圧の上側有効電圧と上側飽和電圧の間に設定する。
その後、積分オペアンプ３２４−１の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）に達すると、飽和防止回路３０９−１のコンパレータ３２６−１の出力が”Ｈｉｇｈ”となり、コンパレータ３２６−１に接続されているＳＲラッチ３２７−１の出力も”Ｈｉｇｈ”に保持される。ＳＲラッチ３２７−１の出力が”Ｈｉｇｈ”となることで入力分離スイッチ３２５−１は共通端子（バイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレイン）と接点２（ＶＤＤ／２）の接続に切り替わり、積分回路３０４−１の入力は切り離される。積分回路３０４−１の入力が切り離されたことにより、積分オペアンプ３２４−１のコンデンサ３２２−１からの電流が流れなくなる。このため、積分オペアンプ３２４−１の出力電圧は飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）で固定され、積分オペアンプ３２４−１の反転入力端子（−）はイマジナリショートとなり、基準電圧（ＶＤＤ／２）に戻る（図３ＢのＴ２の期間）。
このときバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインの電圧変動が寄生容量によって微分されて入力電圧配線１，２に現れる（図３Ｂの（＋）ΔＶＳ２）。
積分期間内のバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインの電圧変動は、基準電圧（ＶＤＤ／２）からΔＶに変化し、さらに元の基準電圧（ＶＤＤ／２）へ戻っている。このため、この電圧変動が微分された入力電圧配線の電圧変動成分の合計は±ゼロとなる（図３Ｂの（−）ΔＶＳ１＋（＋）ΔＶＳ２＝０）。
高温被写体からの光が入射していない他のボロメータ素子３０５が接続される読出し回路３０１では、この入力電圧配線の電圧が印加されて発生した電流を積分オペアンプ３２４によって積分しているが、積分期間内で入力電圧配線の電圧変動成分の合計がゼロであるため、積分出力電圧には影響しない。
（実施形態の効果）
第１の実施形態の効果は、特許文献１に示されるようなソースフォロワ回路無しでもソースフォロワ回路を備える場合と同等の性能が低ノイズ、小面積、低消費電力で得られることにある。その理由は、飽和防止回路を使用することで高温被写体などによる入力電圧配線の電圧変動成分をゼロにでき、高温偽信号の防止効果が得られるからである。すなわち、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぐことで、積分回路の出力電圧の飽和現象が与える、並列動作する他の読み出し回路へ供給される入力電圧への影響をなくすことができるため、特許文献１に示されるようなソースフォロワ回路を用いた場合と同等の高温偽信号の防止効果を得ることが可能であるからである。
さらに、この飽和防止回路は入力分離スイッチの制御を行うだけであるため、コンパレータやラッチのノイズは積分後の出力電圧に現れない。よって、回路面積と消費電力を大きくしてノイズを下げる必要がないため、低ノイズ、小面積、低消費電力化が可能となる。
［他の実施形態］
図２を参照して、本発明の第２の実施形態について説明する。第２の実施形態も、ボロメータ型赤外線撮像装置に適用された、読み出し回路の構成を示している。
図２において、参照番号は異なるが、読み出し回路４０１を構成しているバイアス回路４０２、バイアスキャンセル回路４０３、積分回路４０４の構成や、ボロメータ素子４０５、第１の入力電圧配線１（４０６）、第２の入力電圧配線２（４０７）、リセット信号配線４１２との接続関係は第１の実施形態と同じであるので説明は省略する。また、第１の実施形態と同様、入力電圧配線１（４０６）、入力電圧配線２（４０７）は、図５で説明した入力電圧ＶＢ１，ＶＢ２（３１５，３２１）を入力とするＶＧＳ除去電圧発生回路１（１１０）、２（１１９）に接続されるが、図示を省略している。
図２に示す回路では、高温偽信号と低温偽信号の両方を防止する目的のために、飽和防止回路４０９に飽和防止上側検知用コンパレータ（第１のコンパレータ）４２６と飽和防止下側検知用コンパレータ４２８を使用している。図２では、飽和防止下側検知用コンパレータ（第２のコンパレータ）４２８の反転入力端子（−）が積分回路４０４における積分オペアンプ４２４の出力端とコンデンサ４２２と飽和防止上側検知用コンパレータ４２６の非反転入力端子（＋）に接続されている。一方、飽和防止下側検知用コンパレータ４２８の非反転入力端子（＋）は飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）に接続されている。
ここで、飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）は、積分回路４０４の出力電圧の下側有効電圧と下側飽和電圧（図３Ｂ参照）の間に設定する。ＯＲ回路４２９は、飽和防止下側検知用コンパレータ４２８の出力信号と飽和防止上側検知用コンパレータ４２６の出力信号の論理和をとり、ＳＲラッチ４２７のセット端子（Ｓ）へ出力する。第１の実施形態と同様、ＳＲラッチ４２７のリセット端子（Ｒ）にはリセット信号配線４１２が接続されている。
この構成により、積分オペアンプ４２４の出力信号が飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）より低い場合や、飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）より高い場合に、バイアストランジスタ４０８及びキャンセラトランジスタ４１７のドレイン（両者の接続点）が基準電圧（ＶＤＤ／２）に接続されて、積分回路４０４の入力が切り離される。このため、高温被写体からの光入射及び低温被写体からの光入射による第１、第２の入力電圧配線１，２（４０６，４０７）の電圧変動成分をゼロにすることができ、高温偽信号と低温偽信号が発生しない。
一般的に、被写体温度が低いほどエネルギーが小さいため、低温被写体の場合、積分回路は飽和しにくいが、積分回路のゲインによって下側飽和となる場合がある。この場合、第１の実施形態では、下側飽和による入力電圧配線の電圧変動成分の合計をゼロにすることが出来ないため、低温偽信号となってしまう。このため、回路面積が若干大きくなるが、飽和防止下側検知用コンパレータを追加して下側飽和による入力電圧配線の電圧変動成分の合計をゼロにすることが出来る第２の実施形態の方が好ましい。場合によっては、下側飽和防止のみでも良い。
以上、本発明を、複数の実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１１年９月１５日に出願された日本出願特願２０１１−２０１９５３を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
被写体からの光を受けるボロメータ素子と、
前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、
前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、
前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、
前記積分回路の出力電圧の飽和を防止する飽和防止回路と、
を備えた半導体装置。
（付記２）
付記１に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する半導体装置。
（付記３）
付記２に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力でオン、オフ制御されるスイッチと、を含むことを特徴とする半導体装置。
（付記４）
付記３に記載の半導体装置において、前記第１のコンパレータの出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする半導体装置。
（付記５）
付記２に記載の半導体装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する半導体装置。
（付記６）
付記５に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路と、前記接続点と前記積分回路との間に挿入接続されて、前記論理回路の出力でオン、オフ制御されるスイッチとを含むことを特徴とする半導体装置。
（付記７）
付記６に記載の半導体装置において、前記論理回路の出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする半導体装置。
（付記８）
被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続した赤外線撮像装置であって、
前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含むことを特徴とする赤外線撮像装置。
（付記９）
付記８に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する赤外線撮像装置。
（付記１０）
付記９に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力でオン、オフ制御されるスイッチと、を含むことを特徴とする赤外線撮像装置。
（付記１１）
付記１０に記載の赤外線撮像装置において、前記第１のコンパレータの出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする赤外線撮像装置。
（付記１２）
付記９に記載の赤外線撮像装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する赤外線撮像装置。
（付記１３）
付記１２に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路と、前記接続点と前記積分回路との間に挿入接続されて、前記論理回路の出力でオン、オフ制御されるスイッチとを含むことを特徴とする赤外線撮像装置。
（付記１４）
付記１３に記載の赤外線撮像装置において、前記論理回路の出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする赤外線撮像装置。
（付記１５）
被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法であって、
前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する方法。
（付記１６）
付記１５に記載の方法において、さらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する方法。
【符号の説明】
【０００９】
１０１，３０１，４０１    読み出し回路
１０２，３０２，４０２    バイアス回路
１０３，３０３，４０３    バイアスキャンセル回路
１０４，３０４，４０４    積分回路
１０８，３０８，４０８    バイアストランジスタ
１１７，３１７，４１７    キャンセラトランジスタ
１２２，３２２，４２２    コンデンサ
１２３，３２３，４２３    リセット用のスイッチ
１１１，３２４，４２４    積分オペアンプ
３０９，４０９    飽和防止回路
３２５，４２５    入力分離スイッチ
３２６，４２６，４２８    コンパレータ
３２７，４２７    ＳＲラッチ
【図１】
0005884997.tif 000002
【図２】
0005884997.tif 000003
【図３Ａ】
0005884997.tif 000004
【図３Ｂ】
0005884997.tif 000005
【図４】
0005884997.tif 000006
【図５】
0005884997.tif 000007
【図６Ａ】
0005884997.tif 000008
【図６Ｂ】
0005884997.tif 000009