(57)【特許請求の範囲】
【請求項１】
第１導電型または第１導電型と第２導電型が周期的に配置された構造を有する領域Ａが、第２導電型が配置された領域Ｂ及び該領域Ｂの周囲に配置された濃度の異なる第２導電型の領域Ｃとに囲まれている構造を有し、さらに該領域Ｂおよび該領域Ｃの上に層間絶縁膜を有するＳｉＣ半導体基板上に、少なくとも前記領域Ａを覆う第１の金属層とその上に形成された第２の金属層を有し、前記領域Ａと前記第１の金属層の界面が、ショットキーコンタクトを形成し、前記第１の金属層および第２の金属層の外周端部が、前記第２導電型の領域Ｂ内にあり、前記第１の金属層が、チタンまたはチタン合金膜、ニッケルまたはニッケル合金膜，またはニッケルチタン合金膜の少なくとも一つを有する２０ｎｍ〜２００ｎｍの厚さの膜であり、また、前記第２の金属層が、アルミニウムまたはアルミニウム合金膜であるＳｉＣ半導体デバイスにおいて、前記第１の金属層を第２の金属層で完全に被覆して該第１の金属層と第２の金属層のうちの第２の金属層の一部をドライエッチングで除去し前記ＳｉＣ半導体基板下の電極は低抵抗のオーミックコンタクトを形成する第３の金属層を形成し、該第３の金属層にイオン化したアルゴンを衝突させて不純物除去し清浄化する逆スパッタ法で処理して、反応せずに残ったカーボンや残渣を除去してからチタン膜、ニッケル膜及び金膜をこの順に形成することを特徴とするＳｉＣ半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣを用いた半導体装置に関し、特にエッジ部のショットキーコンタクトメタルを表面電極メタルで完全に被覆することで、エッチング残渣の発生を防ぎ、信頼性の高い表面電極構造を有する半導体デバイスに関するものである。
【背景技術】
【０００２】
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコンを用いたものが主流であるが、ワイドギャップ半導体であるＳｉＣは、シリコンに比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度２倍という物性値を有していることから、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスとして、近年その応用が各機関で盛んに研究されている。
【０００３】
そのようなパワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。裏面電極には様々な材料および構造が用いられているが、その中の１つとして、チタン層とニッケル層と銀層との積層体（特許文献１）や、チタン層とニッケル層と金層との積層体（特許文献２）などが提案されている。
【０００４】
ショットキーバリアダイオードに代表されるＳｉＣを用いた縦型半導体デバイスにおいては、例えば、主面として（０００１）面を有する高濃度ｎ型基板の１つの主面上に、低濃度ｎ型ドリフト層が堆積され、該ドリフト層は、第１導電型または第１導電型と第２導電型が周期的に配置された構造を有する領域Ａ、領域Ａの周囲に配置された第２導電型の領域Ｂ、及び該領域Ｂの周囲に配置された濃度の異なる第２導電型の領域Ｃからなる構造を有している。そして、表面電極においては、ショットキーコンタクトの上にアルミニウム又はアルミニウム合金からなる金属層を製膜して電極構造が形成されている。
【０００５】
一方、該ＳｉＣ基板の他の主面上には、ニッケル層を製膜後、加熱によりニッケルシリサイド層を形成して、ＳｉＣ基板とニッケルシリサイド層との間にオーミックコンタクトを形成する手法が用いられている（たとえば特許文献１及び特許文献２）。また、オーミック電極を形成する方法として、ＳｉＣ基板上に複数の金属からなる膜を成膜後、７００〜１１００℃で加熱処理されることを特徴とし、最も好適には約８００℃でオーミック特性が得られること（特許文献３）が提案されている。さらに、特許文献４では、レーザ光を照射することでオーミック電極を形成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１８４５７１号公報
【特許文献２】特開２０１０−８６９９９号公報
【特許文献３】特開２００５−２７７２４０号公報
【特許文献４】特開２００８−１３５６１１号公報
【特許文献５】特開２０１０−１６５８３８号公報、
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来のショットキーバリアダイオードの製造工程においては、表面電極を、窓部を形成したレジスト上に、金属膜を形成し、次いで該レジストを除去する、いわゆるリフトオフ法を用いて形成している（例えば、特許文献５）。
しかしながら、リフトオフ法はパターンエッジ部にバリが発生し易く、素子不良の原因になるので好ましくないため、リフトオフ法に代えて、ドライエッチング法により、金属層をパターニングすることが好ましい。
しかし、金層層の一部がドライエッチングされる際に発生した残渣が付着すると共に、金属層に被覆されていないショットキーコンタクトが、プラズマに晒されることによりダメージを受けるため、素子不良の原因となる可能性があった。
【０００８】
本発明は、ＳｉＣ半導体デバイス用表面電極の製造方法において、こうした従来技術における問題を解決して、素子不良が生じることにない高品質なＳｉＣ半導体デバイスを得ることができる方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、ショットキーコンタクトの上にアルミニウムまたはアルミニウム合金からなる金属層で完全に覆うことにより、高品質なＳｉＣ半導体デバイスが得られるという知見を得た。
【００１０】
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
［１］第１導電型または第１導電型と第２導電型が周期的に配置された構造を有する領域Ａが、第２導電型が配置された領域Ｂ及び該領域Ｂの周囲に配置された濃度の異なる第２導電型の領域Ｃとに囲まれている構造を有し、さらに該領域Ｂおよび該領域Ｃの上に層間絶縁膜を有するＳｉＣ半導体基板上に、少なくとも前記領域Ａを覆う第１の金属層とその上に形成された第２の金属層を有し、前記領域Ａと前記第１の金属層の界面が、ショットキーコンタクトを形成し、前記第１の金属層および第２の金属層の外周端部が、前記第２導電型の領域Ｂ内にあり、前記第１の金属層が、チタンまたはチタン合金膜、ニッケルまたはニッケル合金膜，またはニッケルチタン合金膜の少なくとも一つを有する２０ｎｍ〜２００ｎｍの厚さの膜であり、また、前記第２の金属層が、アルミニウムまたはアルミニウム合金膜であるＳｉＣ半導体デバイスにおいて、前記第１の金属層を第２の金属層で完全に被覆して該第１の金属層と第２の金属層のうちの第２の金属層の一部をドライエッチングで除去し前記ＳｉＣ半導体基板下の電極は低抵抗のオーミックコンタクトを形成する第３の金属層を形成し、該第３の金属層にイオン化したアルゴンを衝突させて不純物除去し清浄化する逆スパッタ法で処理して、反応せずに残ったカーボンや残渣を除去してからチタン膜、ニッケル膜及び金膜をこの順に形成する。
【発明の効果】
【００１１】
本発明によれば、表面電極の形成時にエッチング残渣を生じることなく、良質な半導体デバイス用表面電極の製造方法と，半導体デバイス用表面電極を含む特性に優れた半導体デバイスの製造方法を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の領域Ａ〜Ｃの例を示す図
【図２（１）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（２）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（３）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（４）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（５）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（６）】ショットキーバリアダイオードの製造工程を示す断面図
【図２（７）】ショットキーバリアダイオードの製造工程を示す断面図
【図３】従来のショットキーバリアダイオードの製造工程において、エッジ部の構造を示す断面図
【図４】本発明に係るショットキーバリアダイオードの製造工程において、エッジ部の構造を示す断面図
【発明を実施するための形態】
【００１３】
本発明の半導体デバイスは、第１導電型または第１導電型と第２導電型が周期的に配置された構造を有する領域Ａが、第２導電型が配置された領域Ｂ及び該領域Ｂの周囲に配置された濃度の異なる第２導電型の領域Ｃとに囲まれている構造を有し、さらに該領域Ｂおよび該領域Ｃの上に絶縁膜を有する半導体基板上に、少なくとも前記領域Ａを覆う第１の金属堆積膜とその上に形成された第２の金属堆積膜を有する半導体装置において、
前記第２の金属堆積膜はその一部がドライエッチングされており、かつ、該第２の金属堆積膜が完全に前記第１の金属堆積膜を被覆する構造を有することを特徴とする。
【００１４】
以下、本発明の好ましい実施の形態について、図面を参照して具体的に説明する。
図１は、本発明の半導体デバイスにおいて、第１導電型または第１導電型と第２導電型が周期的に配置された構造を有する領域Ａが、第２導電型が配置された領域Ｂ及び該領域Ｂの周囲に配置された濃度の異なる第２導電型の領域Ｃに囲まれている構造を示す図であって、（ａ）は、領域Ａに、第１導電型が配置された例であり、（ｂ）及び（ｃ）は、領域Ａに、第１導電型と第２導電型が周期的に配置された例を示している。
本発明において、該領域Ａの、第１導電型と第２導電型の配置は、周期的な配置であれば、図１（ｂ）に示すようなストライプ状のものであっても、或いは、（ｃ）に示すよういな格子状のものであってもよい。
以下、本発明の半導体デバイスを、その製造工程に基づいて説明する。
【００１５】
（第一実施形態）
図２（１）〜（７）は、本発明の第一実施例における炭化珪素半導体装置の製造工程を示したものである。
第一の実施例である炭化珪素半導体装置の製造方法は、以下のとおりである。
【００１６】
図２（１）の（ａ）に示すように、例えば５×１０18ｃｍ-3の窒素がドーピングされた厚さ、例えば３５０μｍの、例えば主面として（０００１）面を有する高濃度ｎ型基板を用意する。次いで、図２（１）の（ｂ）に示すように、この炭化珪素基板１は、その主面上に例えば１.０×１０16ｃｍ-3の窒素がドーピングされた、例えば厚さ１０μｍの低濃度ｎ型ドリフト層２が堆積される。
【００１７】
次いで、図２（２）に示すように、終端構造用のｐ型領域３とＪｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造用のｐ型領域４とＪｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）構造用のｐ型領域５を形成するために、アルミニウムを、例えばイオン注入装置で注入する。終端構造用のｐ型領域３とＪＢＳ構造用のｐ型領域４とＪＴＥ構造用のｐ型領域５を形成するために注入されたアルミニウムを活性化するために、例えば、Ａｒ雰囲気中において１６５０℃で２４０秒間の活性化を行う。
該図２（２）に示す第一実施形態においては、本発明の前記領域ＡないしＣは、図１（ｂ）に示されるものであって、領域Ａは、イオン注入されていない低濃度ｎ型ドリフト層２の領域２と、ＪＢＳ構造用のｐ型領域４とからなり、前記領域Ｂは、終端構造用のｐ型領域３からなり、前記領域Ｃは、ＪＴＥ構造用のｐ型領域５からなっている。
【００１８】
この後、活性化による表面汚染層を除去するために例えば５０ｎｍの熱酸化層を形成して除去を行い、例えば、０.５μｍの層間絶縁膜６をドリフト層２の上部に形成する。
【００１９】
一方、炭化珪素基板１の他の主面には、図２（２）に示すように、第１の金属層７を、例えばＮｉを５０ｎｍとＴｉを１０ｎｍ堆積する。この後、例えば急速加熱処理（ＲＴＡ：Rapid  Thermal  Anneal）装置を用いて、例えば１℃／秒の昇温速度で昇温し、１０５０℃以上、例えば１１００℃に到達後２分間保持する。これにより、図２（２）の金属層７がシリサイド化され、図２（３）に示すように、層の形態が変化した金属層８となり、炭化珪素基板１の他の主面と第１の金属層８の間に低抵抗のオーミックコンタクト９が形成される。
【００２０】
また、金属層８の表面には、ＴｉとＮｉとＳｉとカーボンが反応し、Ｔｉシリサイド（ＴｉＳｉ）、Ｎｉシリサイド（ＮｉＳｉ）、Ｔｉカーバイド（ＴｉＣ）、ＴｉとＳｉとカーボンの３元系化合物（ＴｉｘＳｉｙＣｚ）等、或いはこれらの組み合わせで形成された他の金属と密着性の良い物質の層１０が形成される。なお、図示しないが、例えば熱処理の温度が低い等の条件によって、反応せず残ったカーボンが熱処理後の第一の金属層表面に残る場合がある。
【００２１】
この後の工程に関しては図示していないが、例えば縦型ＳＢＤを製造するには、本発明を実施する面の反対側に、ショットキーコンタクト等の構造を作製するため、多数の工程を通し、その後、例えば図２（４）に示すように、前述のドリフト層２とショットキー接合を持つ第１の金属層１１を、例えばＴｉで形成し、例えば８℃／秒の昇温時間で昇温し、例えば５００℃に到達後５分間保持してＳｃｈｏｔｔｋｙ接合を形成する。その後、ボンディング用電極パットとして第２の金属層１２を例えば５μｍの厚さのＡｌ−Ｓｉで形成し、ポリイミド１３を形成する。
【００２２】
図２（４）に示す断面図では、第１の金属層１１のエッジ部は、終端構造用のｐ型領域３上に位置しているが、本発明においては、第１の金属層１１は、少なくとも前述の領域Ａを覆うように形成されており（後述する図３参照）、該領域Ａと第１の金属層の界面がショットキーコンタクトを形成するものである。
また、該第１の金属層の厚さは、２０ｎｍ〜２００ｎｍであることが好ましい。
また、第１の金属層には、前記のチタン以外に、チタン合金膜、ニッケル、ニッケル合金膜、或いはニッケルチタン合金が用いられ、第２の金属層には、前記のＡｌ−Ｓｉ以外に、アルミニウム又はその他のアルミニウム合金が用いられる。
【００２３】
次いで、例えばイオン化したアルゴン（Ａｒ）を衝突させて不純物除去し清浄化する逆スパッタ法で裏面を処理すると、反応せずに残ったカーボンや残渣が除去されて、図２（５）に示すように、他の金属と密着性の良い物質１０が表面に現れる。
裏面処理の直後に、他の金属と密着性の良い物質１０が表面に露出されている状態で、図２（６）に示すように第２の金属層１４を形成する。該金属層１４は、例えば、図２（７）に示すように蒸着装置によって真空中で、Ｔｉ膜１５を例えば１００ｎｍ、Ｎｉ膜１６を例えば５００ｎｍ、Ａｕ膜１７を例えば２００ｎｍ形成すると、剥離がなく抵抗の少ない外部装置と接続するための金属層１４ができる。
【００２４】
図３は、従来のショットキーバリアダイオードの製造工程において、エッジ部の構造を詳細に示す断面図である。
第１金属層は、窓部を形成された層間絶縁膜６の該窓部に形成されるが、第１の金属層の終端部と、層間関絶縁膜６の終端部とを完全に一致させることは、非常に困難であるため、通常は、該図に示すように、第１の金属層のエッジ部は、終端構造用のｐ型領域３上に形成された、層間絶縁膜６の上に位置しており、第２の金属層１２は、該第１の金属層上に形成されている。
該図に示すように、ショットキーコンタクトをパターニング後に、表面電極となる第２の金属層１２を全面に製膜する。次いで、該第２の金属層１２上にレジスト層を所定の形状にパターン形成した後、最初に、濃度５０％、液温６０℃のリン硝酢酸溶液に５分間浸漬し、引き続き、ドライエッチング装置で、例えば、ＣＦ4を４５ｓｃｃｍ、Ｏ2を５ｓｃｃｍ、圧力３３Ｐａ、バイアスパワー１５０Ｗの条件で３０秒間処理を行う。その際にエッチング残渣が発生すると共に、ショットキーコンタクトもエッチングのプラズマに晒されることによりダメージを受ける。
【００２５】
図４は、本発明におけるエッジ部の構造を詳細に説明する図であって、図３と同様に、第１の金属層のエッジ部は、終端構造用のｐ型領域３上に形成された、層間絶縁膜６の上に位置しており、第２の金属層１２は、該第１の金属層上に形成されているが、第１の金属層１１は、第２の金属層１２で被覆されている。
すなわち、本願発明の図４における構造では、ショットキーコンタクトは、表面電極となる第２の金属層１２に完全に覆われているため、エッチング残渣およびプラズマによるダメージの影響を受けず、特性が良好な素子を得ることが出来る。
図４に示すとおり、本発明において、前記第１の金属層及び第２の金属層の外周端部が，共に前記第２導電型の領域Ｂ内にあることが好ましい。
【００２６】
（第二実施形態）
第一の実施形態ではＳＢＤ装置を製造する場合について述べたが、主面上に他の装置、例えばＭＯＳ等の構造を製造することが可能である。
【００２７】
（第三実施形態）
第一の実施形態では、主面として（０００１）面を例に述べたが、主面として（０００−１）面を用いてもよい。
【００２８】
以上、本発明の実施例を詳述したが、本発明は前記実施例に限定されるものではない。そして、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
また、前記発明を実施するための最良の形態において、全面均一な電極を形成した断面図に従って説明したが、主面表面に部分的に電極を形成した炭化珪素半導体装置、例えばＭＰＳ構造ダイオードのコンタクトに対応させることができることはいうまでもないことである。
【符号の説明】
【００２９】
１：第一導電型炭化珪素基板
２：第一導電型炭化珪素エピタキシャル層
３：第二導電型不純物イオン注入領域（ＪＢＳ）
４：第二導電型不純物イオン注入領域（終端）
５：第二導電型不純物イオン注入領域（ＪＴＥ）
６：層間絶縁膜
７：他の主面に形成された第１の金属層
８：熱処理後の第１の金属層
９：オーミック接合
１０：他の金属と密着性の良い物質の層
１１：第１の金属層（ショットキー接合用金属）
１２：第２の金属層（電極パッド）
１３：ポリイミド
１４：他の主面に形成された第２の金属層
１５：Ｔｉ層
１６：Ｎｉ層
１７：Ａｕ層
【図１】
0005928101.tif 000002
【図２（１）】
0005928101.tif 000003
【図２（２）】
0005928101.tif 000004
【図２（３）】
0005928101.tif 000005
【図２（４）】
0005928101.tif 000006
【図２（５）】
0005928101.tif 000007
【図２（６）】
0005928101.tif 000008
【図２（７）】
0005928101.tif 000009
【図３】
0005928101.tif 000010
【図４】
0005928101.tif 000011