(57)【特許請求の範囲】
【請求項１】
電圧制御型半導体スイッチング素子と、
前記電圧制御型半導体スイッチング素子のコレクターエミッタ間に該電圧制御型半導体スイッチング素子と逆並列に接続された還流ダイオードと
を備えた半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、
前記電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値であるゲート閾値電圧に到達したことを検知する閾値検知手段と、
前記ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知した後、前記第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、前記第１および第２の抵抗値よりも小さな第３の抵抗値に設定するゲート駆動抵抗設定手段と、
前記ゲート端子に接続された配線をターンオフ側電源に接続するターンオフ電源接続手段と
をさらに備え、
前記ターンオフ電源接続手段は、前記ゲート駆動抵抗の抵抗値が前記第２の抵抗値に設定される期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。
【請求項２】
請求項１に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項３】
請求項１に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項４】
請求項１に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路、及び、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路および前記微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項５】
請求項３または請求項４に記載される半導体装置の駆動装置において、
前記閾値検知手段は、さらに、ゲート電圧の時間変化率を生成する第２のゲート電圧微分回路及び前記第２のゲート電圧微分回路が生成した微分値が予め定められた第２の値以下であるか否かを判定する第２の微分値判定回路を備え、
前記ゲート駆動抵抗設定手段は、前記第２の微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第３の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項６】
請求項１〜５のいずれか１項に記載される半導体装置の駆動装置において、
前記ゲート駆動抵抗設定手段は、前記還流ダイオードの電圧が上昇を開始してから最初のピーク電圧となるまでの期間において、前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項７】
請求項１〜５のいずれか１項に記載される半導体装置の駆動装置において、
前記ターンオフ電源接続手段は、前記還流ダイオードの電圧が上昇を開始してから最初のピーク電圧となるまでの期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。
【請求項８】
電圧制御型半導体スイッチング素子と、
前記電圧制御型半導体スイッチング素子のコレクターエミッタ間に該電圧制御型半導体スイッチング素子と逆並列に接続された還流ダイオードと
を備えた半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、
前記電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値であるゲート閾値電圧に到達したことを検知する閾値検知手段と、
前記ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知した後、前記第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、前記第１および第２の抵抗値よりも小さな第３の抵抗値に設定するゲート駆動抵抗設定手段と、
前記ゲート端子に接続された配線をターンオフ側電源に接続するターンオフ電源接続手段と
をさらに備え、
前記ゲート駆動抵抗設定手段は、前記ゲート駆動抵抗の抵抗値を、前記閾値検知手段が、前記ゲート電圧が前記ゲート閾値電圧に到達したことを検知してから第１の所定の期間が経過した時間ｔ１から前記第２の抵抗値に設定し、前記時間ｔ１からさらに第２の所定期間が経過した時間ｔ２以降は前記第３の抵抗値に設定し、
前記ターンオフ電源接続手段は、前記時間ｔ１から前記ｔ２の期間において、前記配線を前記ターンオフ側電源に接続する
ことを特徴とする半導体装置の駆動装置。
【請求項９】
請求項８に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項１０】
請求項８に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項１１】
請求項８に記載される半導体装置の駆動装置において、
前記閾値検知手段は、前記ゲート電圧が予め定められた電圧以上か否かを判定するゲート電圧判定回路、及び、前記ゲート電圧の時間変化率を生成するゲート電圧微分回路及び前記ゲート電圧微分回路が生成した微分値が予め定められた値以下であるか否かを判定する微分値判定回路により構成され、
前記ゲート駆動抵抗設定手段は、前記ゲート電圧判定回路および前記微分値判定回路の各判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項１２】
請求項１０または請求項１１に記載される半導体装置の駆動装置において、
前記閾値検知手段は、さらに、前記ゲート電圧の時間変化率を生成する第２のゲート電圧微分回路及び前記第２のゲート電圧微分回路が生成した微分値が予め定められた第２の値以下であるか否かの判定を行い、前記判定に基づいて前記時間ｔ２を設定する第２の微分値判定回路を備え、
前記ゲート駆動抵抗設定手段は、前記第２の微分値判定回路の判定結果に応じて前記ゲート駆動抵抗の抵抗値を前記第３の抵抗値に設定する
ことを特徴とする半導体装置の駆動装置。
【請求項１３】
請求項８〜１２のいずれか１項に記載される半導体装置の駆動装置において、
前記ゲート駆動抵抗設定手段は、前記還流ダイオードの電圧が上昇を開始する時間ｔｖｋａｓから最初のピーク電圧となる時間ｔｖｋａｅまでの期間において、前記ゲート駆動抵抗の抵抗値を前記第２の抵抗値に設定し、かつ前記時間ｔ１＜前記時間ｔｖｋａｓ＜前記時間ｔｖｋａｅ＜前記時間ｔ２である
ことを特徴とする半導体装置の駆動装置。
【請求項１４】
請求項８〜１２のいずれか１項に記載される半導体装置の駆動装置において、
前記ターンオフ電源接続手段は、前記還流ダイオードの電圧が上昇を開始する時間ｔｖｋａｓから最初のピーク電圧となる時間ｔｖｋａｅまでの期間において、前記配線の前記ターンオフ側電源への接続を開始し、接続開始時間ｔｍｓおよび接続終了時間ｔｍｅは、前記時間ｔ１＜前記時間ｔｖｋａｓ≦前記時間ｔｍｅ＜前記時間ｔｖｋａｅ≦前記時間ｔｍｅ＜前記時間ｔ２なる関係を有する
ことを特徴とする半導体装置の駆動装置。
【請求項１５】
請求項１〜１４のいずれか１項に記載される半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子は絶縁ゲートバイポーラトランジスタである
ことを特徴とする半導体装置の駆動装置。
【請求項１６】
請求項１〜１４のいずれか１項に記載される半導体装置の駆動装置において、
前記電圧制御型半導体スイッチング素子はパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である
ことを特徴とする半導体装置の駆動装置。
【請求項１７】
請求項１〜１６のいずれか１項に記載される半導体装置の駆動装置において、
前記還流ダイオードはショットキーバリアダイオードである
ことを特徴とする半導体装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のスイッチングを制御する半導体装置の駆動装置に関する。
【背景技術】
【０００２】
インバーター装置などの電力変換装置においては、ＩＧＢＴなどの半導体スイッチング素子と、これに逆並列に接続されるダイオード（還流ダイオード）からなるアーム回路を備えた半導体装置が用いられる。
【０００３】
一つのアーム回路において半導体スイッチング素子がターンオンすると、対アームのダイオードの逆回復（リカバリ）時にサージ電圧やリンギングが発生する傾向が有る。本傾向は、ＩＧＢＴなどの高速スイッチング素子では顕著となる。
【０００４】
このようなサージ電圧やリンギングを低減するには、ゲート駆動装置のゲート抵抗の抵抗値を大きくするなどの手段により、半導体スイッチング素子を緩やかにターンオンすれば良いが、反面、半導体スイッチング素子のターンオン時における電力損失（ターンオン損失）が増加してしまう。
【０００５】
ターンオン損失を増加することなく、サージ電圧やリンギングを低減する従来技術としては、例えば、特許文献１に開示された技術がある。本技術においては、ＩＧＢＴ等の電圧駆動型半導体スイッチング素子のターンオン時にゲート電圧Ｖｇｅの時間変化率ｄＶｇｅ／ｄｔを検出し、ゲート電圧が上昇し始めた後、時間変化率ｄＶｇｅ／ｄｔが所定の閾値Ｖｔｈ１未満となったら、ゲート抵抗値ｒを低い値に切り替える。これにより、ターンオン時に発生するサージ電圧やリンギングを低減されるとともに、ターンオン損失が低減される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２２２５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、半導体スイッチング素子の高速化が進み、従来技術では、必ずしも十分にサージ電圧やリンギングを抑えることが難しくなっているという問題がある。
【０００８】
本発明は、上記問題点を考慮してなされたものであり、高速化された半導体スイッチング素子を含む半導体装置に対しても、ターンオン損失を低減しながら、確実にサージ電圧やリンギングを抑えるように半導体装置のスイッチングを制御できる半導体装置の駆動装置を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明による半導体装置の駆動装置は、電圧制御型半導体スイッチング素子及び還流ダイオードを備えた半導体装置の駆動装置であって、電圧制御型半導体スイッチング素子のゲート端子とターンオン電源との間に接続されるゲート駆動抵抗と、電圧制御型半導体スイッチング素子のゲート電圧が、主電流が流れ始める閾値に到達したことを検知する閾値検知手段と、閾値検知手段の検知結果に基づいて、ゲート駆動抵抗の抵抗値を設定するゲート駆動抵抗設定手段を備える。さらに、このゲート駆動抵抗設定手段は、ゲート駆動抵抗の抵抗値を、ターンオン動作開始時には第１の抵抗値に設定し、閾値検知手段が、ゲート電圧が閾値に到達したことを検知した後、第１の抵抗値よりも大きな第２の抵抗値に設定し、さらにその後、第１および第２の抵抗値よりも小さな第３の抵抗値に設定する。
【発明の効果】
【００１０】
本発明によれば、ゲート駆動抵抗の抵抗値が、ターンオン動作開始時には第１の抵抗値に設定され、ゲート電圧が閾値に到達したことを検知した後、第１の抵抗値よりも大きな第２の抵抗値に設定され、さらにその後、第１および第２の抵抗値よりも小さな第３の抵抗値に設定されることにより、電圧制御型半導体スイッチング素子のターンオン損失が低減されるとともに、還流ダイオードに発生するサージ電圧やリンギングを抑えることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施例であるゲート駆動装置の構成図。
【図２】第１の実施例の動作説明図。
【図３】第１の実施例の回路構成例。
【図４】本発明の第２の実施例であるゲート駆動装置の構成図。
【図５】第２の実施例の動作説明図。
【図６】第２の実施例の回路構成例。
【図７】本発明の第３の実施例であるゲート駆動装置の構成図。
【図８】第３の実施例の動作説明図。
【図９】第３の実施例の変形例であるゲート駆動装置の構成図。
【図１０】本発明の第４の実施例であるゲート駆動装置の構成図。
【図１１】第４の実施例の動作説明図。
【発明を実施するための形態】
【００１２】
以下、図面等を用いて、本発明の実施形態について説明する。
【００１３】
なお、本発明の前記ならびにその他の目的や特徴は、以下の記述および図面によって明らかになるであろう。
【実施例１】
【００１４】
図１は、本発明の第１の実施例である、半導体装置のゲート駆動装置の回路構成を示す。なお、図１においては下アームのゲート駆動装置を示すが、上アームにも同様のゲート駆動装置が接続される。
【００１５】
（回路接続構成の説明）
本実施例のゲート駆動装置は、ターンオン電源Ｖｇｐとゲート端子間に、ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３（ＳＷ１）、抵抗切替スイッチ１０４（ＳＷ２）、抵抗Ｒｇ１、抵抗Ｒｇ２、抵抗Ｒｇ３、を備える。
【００１６】
また、本ゲート駆動装置は、抵抗切替スイッチ１０３のオン・オフを制御するスイッチ１切替制御回路１０５、抵抗切替スイッチ１０４のオン・オフを制御するスイッチ２切替制御回路１０６、閾値検知手段１０７を備える。閾値検知手段１０７はゲート端子Ｇとスイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６に接続されており、スイッチ１切替制御回路１０５は抵抗切替スイッチ１０３に、スイッチ２切替制御回路１０６は抵抗切替スイッチ１０４に、それぞれ接続されている。これら、抵抗切替スイッチ１０３、スイッチ１切替制御回路１０５、抵抗切替スイッチ１０４およびスイッチ２切替制御回路１０６により、ゲート駆動抵抗の抵抗値を所定の値に設定するゲート駆動抵抗設定手段が構成される。
【００１７】
本実施例のゲート駆動装置は、電圧制御型半導体スイッチング素子として絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）１０１と、ＩＧＢＴ１０１に逆並列に接続される還流ダイオードとして、炭化ケイ素ショットキーバリアダイオード（以下ＳｉＣ−ＳＢＤと記す）１０２により構成された半導体装置を上下アームとして用いたインバーターのＩＧＢＴのゲートを駆動する。
【００１８】
ただし、半導体装置の構成要素としてはこれに限定したものではなく、例えば電圧制御型半導体スイッチング素子としてパワーＭＯＳＦＥＴや、還流ダイオードとしてシリコンｐｎ接合ダイオードを用いても同様の効果が得られる。
【００１９】
（各構成要素の機能説明）
以下、上アームのＳｉＣ−ＳＢＤに負荷電流が流れている状態で下アームのＩＧＢＴがターンオンする場合について説明するが（各実施例とも同様）、下アームのＳｉＣ−ＳＢＤに負荷電流が流れている状態で上アームのＩＧＢＴがターンオンする場合も同様である。なお、以下の記述において、特に断らない限り、ＩＧＢＴは下アームのＩＧＢＴであり、ＳｉＣ−ＳＢＤは上アームのＳｉＣ−ＳＢＤである。
【００２０】
ｏｎ／ｏｆｆ切替スイッチ１００はｏｎ／ｏｆｆ制御信号により制御され、ｏｎ／ｏｆｆ切替スイッチ１００がオン状態のとき、ターンオン電源Ｖｇｐからゲート端子に電流が流れ、ターンオン動作となる。
【００２１】
ターンオン動作時、ターンオン電源Ｖｇｐとゲート端子間のゲート駆動抵抗は、抵抗切替スイッチ１０３及び抵抗切替スイッチ１０４により切り替えられる。抵抗切替スイッチ１０３がオン状態、抵抗切替スイッチ１０４がオフ状態の場合、第１のゲート駆動抵抗Ｒ１はＲｇ１とＲｇ２の並列抵抗とＲｇ３の直列抵抗（Ｒ１＝（Ｒｇ１×Ｒｇ２）／（Ｒｇ１＋Ｒｇ２）＋Ｒｇ３）となり、抵抗切替スイッチ１０３と抵抗切替スイッチ１０４が共にｏｆｆ状態の場合、第２のゲート駆動抵抗Ｒ２は、Ｒｇ２とＲｇ３の直列抵抗（Ｒ２＝Ｒｇ２＋Ｒｇ３）となり、抵抗切替スイッチ１０４がオン状態の場合、第３のゲート駆動抵抗Ｒ３はＲｇ３となる。
【００２２】
本実施例では、Ｒ２＞Ｒ１＞Ｒ３なる関係を有するように抵抗Ｒｇ１、抵抗Ｒｇ２、抵抗Ｒｇ３の値が設定される。実際には、半導体スイッチで構成される抵抗切替スイッチ１０３や抵抗切替スイッチ１０４のオン抵抗も含まれるが、オン抵抗は十分低いため、仮にオン抵抗を含んでも各抵抗切替スイッチのｏｎ／ｏｆｆ状態と上記ゲート駆動抵抗の大小関係は変化しない。
【００２３】
閾値検知手段１０７はＩＧＢＴ１０１のゲート電圧が、主電流が流れ始めるゲート電圧であるゲート閾値電圧に到達したことを検知する。スイッチ１切替制御回路１０５は、閾値検知手段１０７の検出結果に基づき、抵抗切替スイッチ１０３のオン／オフ及びそのタイミングを制御する。また、スイッチ２切替制御回路１０６は、閾値検知手段１０７の検出結果に基づき、抵抗切替スイッチ１０４のオン／オフ及びそのタイミングを制御する。
【００２４】
（駆動シーケンスの説明）
以下、本実施例のゲート駆動装置の動作について図２を用いて説明する。まずｏｎ／ｏｆｆ切替スイッチ１００がオフ状態の場合、ＩＧＢＴ１０１のゲート電圧はほぼゲートターンオフ電源電圧Ｖｇｎでるため、ＩＧＢＴ１０１はオフ状態であり、コレクタ主電流は流れていない。この時、ＳｉＣ−ＳＢＤ１０２には図１の（１）で示す負荷電流が順方向に流れており、ＩＧＢＴ１０１のコレクタエミッタ間には電源電圧ＶｃｃからＳｉＣ−ＳＢＤ１０２の順方向電圧を差し引いた電圧がかかっている。
【００２５】
ｏｎ／ｏｆｆ切替スイッチ１００がオン状態となると、ＩＧＢＴ１０１のゲート電圧Ｖｇが上昇を開始する。この時、抵抗切替スイッチ１０３はオン、抵抗切替スイッチ１０４はオフとなっており、ゲート駆動抵抗は中間値Ｒ１である。
【００２６】
ＩＧＢＴ１０１のゲート電圧Ｖｇが閾値電圧（Ｖｔｈ）となる時間ｔｖｔｈ以降、ＩＧＢＴ１０１のコレクタ電流Ｉｃは上昇を開始し、図１の（２）で示した電流経路で負荷からＩＧＢＴ１０１に電流が流れる。負荷は大きなインダクタンスを持っているのでスイッチング動作中では殆ど電流値は変わらない。したがってＩＧＢＴ１０１のコレクタ電流Ｉｃが増大した分ＳｉＣ−ＳＢＤ１０２の順方向電流が減少する。またＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは降下を開始する。
【００２７】
時間ｔｖｔｈから所定の期間経過した時間ｔ１で抵抗切替スイッチ１０３はオフ状態となり、ゲート駆動抵抗は最大値Ｒ２となる。ゲート駆動抵抗がＲ２に切り替わると、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜（ｄＶｃｅ／ｄｔ）は小さくなる。
【００２８】
ＩＧＢＴ１０１のコレクタ主電流Ｉｃが負荷電流と同じ電流になると、ＳｉＣ−ＳＢＤ１０２の順方向電流はほぼ零となり、この時間（ｔｖｋａｓ）からＳｉＣ−ＳＢＤ１０２には逆バイアス電圧が加わり始める。つまりこのタイミングでＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが上昇を開始する。
【００２９】
ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａは、主回路の寄生インダクタンスをＬとすると、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×（ｄＩｃ／ｄｔ））である。ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えてピーク電流となる時、（ｄＩｃ／ｄｔ）＝０であるから、この時のカソードアノード間電圧ＶｋａはＶｋａ１（＝Ｖｃｃ−Ｖｃｅ）となる。
【００３０】
なお、ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えて上昇するのは、ＳｉＣ−ＳＢＤ１０２の容量成分と配線インダクタンスによる共振が生じるためである。
【００３１】
その後、ＩＧＢＴ１０１のコレクタ電流Ｉｃは下降を開始するが、この時ｄＩｃ／ｄｔが負の値を持つため、カソードアノード間電圧ＶｋａはＶｋａ１に対してさらに上昇し、時間ｔｖｋａｅで最初のピーク電圧Ｖｋａｐ１となる。
【００３２】
時間ｔｖｋａｅから所定期間経過した時間ｔ２で抵抗切替スイッチ１０４をオン状態に切り替えると、ゲート駆動抵抗は最小値Ｒ３となる。この時ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は大きくなる。やがてＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは飽和電圧Ｖｃｅｓａｔとなりターンオン動作が完了する。
【００３３】
スイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６は、閾値検知手段１０７が、ゲート電圧が閾値電圧に到達したことを検知した時間ｔｖｔｈから適切な遅延時間を設けて、それぞれ抵抗切替スイッチ１０３、抵抗切替スイッチ１０４を制御することにより、上記の動作が行われる。
【００３４】
（本実施例における効果の説明）
本実施例では、ターンオン動作前半の時間ｔ１まで、ゲート駆動抵抗を中間値Ｒ１とすることにより、時間ｔｖｔｈから時間ｔ１までのＩＧＢＴ１０１のターンオン損失を低減できる。
【００３５】
またＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａの上昇開始に先立ち、時間ｔ１でゲート駆動抵抗を最大値Ｒ２とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜（ｄＶｃｅ／ｄｔ）を小さくすると共に、ＩＧＢＴ１０１のコレクタ電流Ｉｃがピーク電流を示した後減少する時の負のｄＩｃ／ｄｔの絶対値を低減することにより、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａの最初のピーク電圧Ｖｋａｐ１を低減することができる。
【００３６】
さらに、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが最初のピーク電圧Ｖｋａｐ１となる時間ｔｖａｋｅより後の時間ｔ２でゲート駆動抵抗を最小値Ｒ３とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜を高めて時間ｔ２以降のＩＧＢＴ１０１のターンオン損失を低減できる。
【００３７】
（具体的回路構成例の説明）
図３に本実施例のゲート駆動回路の具体的な回路構成の例を示す。
【００３８】
閾値検知手段１０７は、抵抗Ｒａ，ＲｂおよびＲｃ、半導体スイッチ（本実施例ではＭＯＳＦＥＴ（他の実施例でも同様））Ｔｒａにより構成されている。すなわち、ゲート電圧をＲａとＲｂで分圧し、ゲート電圧が閾値電圧となったとき、ａ点の電圧によってＴｒａがオンするように、Ｒａ及びＲｂの値を選べば、ゲート電圧が閾値電圧Ｖｔｈより小さい場合ｂ点の電圧はハイレベル、ゲート電圧が閾値電圧Ｖｔｈより大きい場合、ｂ点の電圧はローレベルとなる。つまり、ｂ点の電圧がハイレベルからローレベルに切り替わるので、ゲート電圧が閾値電圧Ｖｔｈに到達した時間ｔｖｔｈを検知することができる。
【００３９】
スイッチ１切替制御回路１０５は、抵抗Ｒｄ、半導体スイッチＴｒｂ，Ｔｒｃ，Ｔｒｄ，ＴｒｅおよびＴｒｆにより構成される。すなわち、ｂ点の電圧がハイレベルの時、ｅ点の電圧はローレベルとなるので、抵抗切替スイッチ１０３はオン状態となる。ゲート電圧が閾値電圧に到達し、時間ｔｖｔｈにｂ点がローレベルになると、Ｔｒｂがオフ状態となりｃ点の電圧は上昇してハイレベルになり、ｅ点の電圧がハイレベルとなって抵抗切替スイッチ１０３がオフ状態となる。ｃ点の電圧の上昇速度は、Ｔｒｄの入力容量とＲｄにより制御できる。つまりＴｒｄの入力容量とＲｄにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ１までの遅延時間を制御することが可能である。
【００４０】
抵抗切替スイッチ１０３は、時間ｔ１から少なくとも時間ｔ２までオフ状態を保つが、時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がることがある。もし時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がると、ｂ点の電圧がハイレベルとなりｃ点がローレベル、ｅ点がローレベルとなり再び抵抗切替スイッチ１０３がオンしてしまうが、本実施例では、Ｔｒｂの入力容量とＲｃのＣＲ時定数を大きくしており、仮にターンオン中にゲート電圧が閾値電圧に到達した後再び閾値電圧を下回ってもｂ点がハイレベルにならないようにして誤動作しないようにしている。つまり、本実施例は、ゲート電圧が閾値電圧に到達したという判定結果をターンオン動作が完了するまで保つ判定維持回路を備えている。
【００４１】
スイッチ２切替制御回路１０６は、半導体スイッチＴｒｇ，Ｔｒｈ，ＴｒｉおよびＴｒｊ、抵抗ＲｅおよびＲｆ、により構成されている。すなわち、ゲート電圧が閾値電圧に到達しｂ点がローレベルになると、ｆ点がハイレベルとなり、ｇ点がローレベルとなって抵抗切替スイッチ１０４がオン状態となる。ｆ点の電圧上昇速度は、Ｔｒｊの入力容量とＲｅにより制御できる。つまりＴｒｊの入力容量とＲｅにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ２までの遅延時間を制御することが可能である。また、Ｒｆの値を適切に選ぶことにより、仮に時間ｔ２以降ｂ点の電圧がハイレベルになっても、ｆ点がすぐにローレベルにならないようにすることができる。
【００４２】
図３で示した本実施例の回路構成はこれに限定されるものではなく、上記の機能を有するものであればその他様々な回路構成とすることができる。
【００４３】
また、好ましくは、閾値検知手段１０７とゲートの間に、適切なフィルタを設けることによりノイズの影響を受けにくい検知が可能になる。
【実施例２】
【００４４】
図４に本発明の第２の実施例である半導体装置のゲート駆動装置の構成を示す。
【００４５】
（回路接続構成の説明）
本実施例のゲート駆動装置は、ターンオン電源Ｖｇｐとゲート端子間に、ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３、抵抗切替スイッチ１０４、抵抗Ｒｇ１，Ｒｇ２および抵抗Ｒｇ３、を備える。
【００４６】
また、スイッチ１切替制御回路１０５、スイッチ２切替制御回路１０６、閾値検知手段１０７を備える。なお、閾値検知手段１０７は、ゲート電圧判定回路１０８、ゲート電圧微分回路１０９、及び微分値判定回路により構成される。
【００４７】
閾値検知手段１０７は、ゲート端子とスイッチ１切替制御回路１０５及びスイッチ２切替制御回路１０６に接続されており、スイッチ１切替制御回路１０５は抵抗切替スイッチ１０３に接続され、スイッチ２切替制御回路１０６は抵抗切替スイッチ１０４に接続される。
【００４８】
（各構成要素の機能説明）
ｏｎ／ｏｆｆ切替スイッチ１００、抵抗切替スイッチ１０３及び抵抗切替スイッチ１０４、ゲート駆動抵抗Ｒ１，Ｒ２およびＲ３並びにこれらゲート駆動抵抗の大小関係、スイッチ１切替制御回路１０５、スイッチ２切替制御回路１０６、閾値検知手段１０７の各機能は前述した実施例１と同様である。
【００４９】
ゲート電圧判定回路１０８は、ゲート電圧を監視し、予め設定された電圧以上であるか否かを判定する機能を有する。
【００５０】
ゲート電圧微分回路１０９は、ゲート電圧Ｖｇの時間変化率ｄＶｇ／ｄｔを電圧信号として出力する機能を有する。
【００５１】
微分値判定回路は、ゲート電圧微分回路１０９が出力したゲート電圧の時間変化率を示す電圧信号が、予め設定された電圧以上であるか否かを判定する機能を有する。
【００５２】
（駆動シーケンスの説明）
以下、本実施例のゲート駆動装置の動作を図５を用いて説明する。基本的な駆動シーケンスは、実施例１と同様である。まずｏｎ／ｏｆｆ切替スイッチ１００がオフ状態の場合、ＩＧＢＴ１０１のゲート電圧Ｖｇはほぼゲートターンオフ電源電圧Ｖｇｎであるため、ＩＧＢＴ１０１はオフ状態であり、コレクタ主電流Ｉｃは流れていない。
【００５３】
ｏｎ／ｏｆｆ切替スイッチ１００がオン状態となると、ＩＧＢＴ１０１のゲート電圧Ｖｇが上昇を開始する。この時、抵抗切替スイッチ１０３はオン、抵抗切替スイッチ１０４はオフとなっており、ゲート駆動抵抗は中間値Ｒ１である。
【００５４】
ＩＧＢＴ１０１のゲート電圧Ｖｇは上昇し、閾値電圧（Ｖｔｈ）に到達すると、上昇傾斜が低下する。これは、閾値電圧に達したことにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅが変動するため、ＩＧＢＴ１０１のゲートコレクタ間の寄生容量である帰還容量を介して、ゲートからコレクタに電流が流れ、ゲートエミッタ間の寄生容量への充電電流が減少するためである。この時、ゲート電圧微分回路１０９の出力電圧は低下する。よってゲート電圧微分回路１０９の出力電圧が予め定められた電圧Ｖｂｒｅｆ１以下となったことを微分値判定回路１１０が判定することにより、時間ｔｖｔｈを検知することができる。
【００５５】
ゲート電圧判定回路１０８は、ゲート電圧Ｖｇが予め定められた電圧Ｖｒｅｆ以上となったことを判定する。電圧Ｖｒｅｆをゲート電圧の閾値電圧よりある程度低い電圧に設定しておき、ゲート電圧判定回路１０８の判定結果と、微分値判定回路１１０の出力結果の論理和をとることにより、より正確に閾値電圧に到達したことが判定できる。
【００５６】
以降、ＩＧＢＴ１０１のコレクタ電流Ｉｃは上昇を開始し図１の（２）で示した電流経路で負荷からＩＧＢＴ１０１に電流が流れる。負荷は大きなインダクタンスを持っているのでスイッチング動作中では殆ど電流値は変わらない。したがってＩＧＢＴ１０１のコレクタ電流Ｉｃが増大した分ＳｉＣ−ＳＢＤ１０２の順方向電流が減少する。またＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは降下を開始する。
【００５７】
時間ｔｖｔｈから所定の期間経過した時間ｔ１で抵抗切替スイッチ１０３はオフ状態となり、ゲート駆動抵抗は最大値Ｒ２となる。ゲート駆動抵抗がＲ２に切り替わるとＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は小さくなる。
【００５８】
ＩＧＢＴ１０１のコレクタ主電流Ｉｃが負荷電流と同じ電流になるとＳｉＣ−ＳＢＤ１０２の順方向電流はほぼ零となり、この時間ｔｖｋａｓからＳｉＣ−ＳＢＤ１０２には逆バイアス電圧が加わり始める。つまりこのタイミングでＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａが上昇を開始する。
【００５９】
ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａは、主回路の寄生インダクタンスをＬとすると、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×（ｄＩｃ／ｄｔ））である。ＩＧＢＴ１０１のコレクタ電流Ｉｃは負荷電流を超えてピーク電流となる時、ｄＩｃ／ｄｔ＝０であるから、この時のカソードアノード間電圧ＶｋａはＶｋａ１（＝Ｖｃｃ−Ｖｃｅ）となる。
【００６０】
なお、ＩＧＢＴ１０１のコレクタ電流Ｉｃが負荷電流を超えて上昇するのは、ＳｉＣ−ＳＢＤ１０２の容量成分と配線インダクタンスによる共振が生じるためである。
【００６１】
その後、ＩＧＢＴ１０１のコレクタ電流Ｉｃは下降を開始するが、この時ｄＩｃ／ｄｔが負の値を持つため、カソードアノード間電圧ＶｋａはＶｋａ１からさらに上昇し、時間ｔｖｋａｅで最初のピーク電圧Ｖｋａｐ１となる。
【００６２】
時間ｔｖｋａｅから所定期間経過した時間ｔ２で抵抗切替スイッチ１０４をオン状態に切り替えると、ゲート駆動抵抗は最小値Ｒ３となる。この時ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜は大きくなる。やがてＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅは飽和電圧Ｖｃｅｓａｔとなりターンオン動作が完了する。
【００６３】
スイッチ１切替制御回路１０５およびスイッチ２切替制御回路１０６は、閾値検知手段１０７がゲート電圧が閾値電圧に到達したことを検知した時間ｔｖｔｈより適切な遅延時間を設けて、それぞれ抵抗切替スイッチ１０３および抵抗切替スイッチ１０４を制御する。これにより、上記の動作が行われる。
【００６４】
（本実施例における効果の説明）
本実施例では、ターンオン動作前半の時間ｔ１まで、ゲート駆動抵抗を中間値Ｒ１としてＩＧＢＴ１０１のゲートを駆動することにより、時間ｔｖｔｈから時間ｔ１までのＩＧＢＴ１０１のターンオン損失を低減できる。
【００６５】
またＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａの上昇開始に先立ち、時間ｔ１でゲート駆動抵抗を最大値Ｒ２とすることにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅの下降傾斜を小さくすると共に、ＩＧＢＴコレクタ電流Ｉｃがピーク電流を示した後減少する時の負のｄＩｃ／ｄｔの絶対値を低減することにより、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａのピーク電圧Ｖｋａｐ１を低減することができる。
【００６６】
さらに、ＳｉＣ−ＳＢＤ１０２のカソードアノード間電圧Ｖｋａがピーク電圧Ｖｋａｐ１となる時間ｔｖａｋｅより後の時間ｔ２でゲート駆動抵抗を最小値Ｒ３とすることにより、ＩＧＢＴコレクタエミッタ間電圧Ｖｃｅの下降傾斜が高くなるので時間ｔ２以降のＩＧＢＴ１０１のターンオン損失を低減できる。
【００６７】
（具体的回路構成例の説明）
図６に本実施例のゲート駆動回路の具体的な回路構成の例を示す。
【００６８】
ゲート電圧判定回路１０８は、抵抗Ｒａ，ＲｂおよびＲｃ、半導体スイッチＴｒａにより構成されている。すなわち、ゲート電圧をＲａとＲｂで分圧し、ゲート電圧が閾値電圧よりある程度低い所定の電圧Ｖｒｅｆとなったとき、ａ点の電圧によってＴｒａがオンするようにＲａ及びＲｂの値を選べば、ゲート電圧がＶｒｅｆより小さい場合、ｂ点の電圧はハイレベルになり、ゲート電圧がＶｒｅｆより大きい場合、ｂ点の電圧はローレベルとなる。つまり、ｂ点の電圧がハイレベルからローレベルに切り替わるので、ゲート電圧がＶｒｅｆに到達したことを判定することができる。
【００６９】
ゲート電圧微分回路１０９は、コンデンサＣ、抵抗Ｒにより構成される。また微分値判定回路１１０は、半導体スイッチＴｒｂおよびＴｒｃ、抵抗Ｒｄにより構成される。すなわち、点ｂの電圧がローレベルの時、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１より大きい時Ｔｒｃがオンするように設定すれば、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１より大きい場合はｃ点の電圧がローレベルとなり、Ｖｂｒｅｆ１以下であればｃ点の電圧がハイレベルとなる。つまり、ｃ点の電圧がローレベルからハイレベルに切り替わるので、ゲート電圧微分回路１０９の出力電圧がＶｂｒｅｆ１以下となったこと、すなわちゲート電圧が閾値電圧に達したことが判定できる。
【００７０】
スイッチ１切替制御回路１０５は、抵抗ＲｅおよびＲｆ、半導体スイッチＴｒｄおよびＴｒｅにより構成される。すなわち、ｂ点の電圧がハイレベルでＴｒｂがオン状態の時、ｃ点の電圧はローレベルとなりｅ点の電圧もローレベルとなるので、抵抗切替スイッチ１０３はオン状態となる。ｂ点の電圧がローレベルで、且つＴｒｃがオフ状態であればｃ点の電圧はハイレベルとなり、ｅ点の電圧はハイレベルとなるので、抵抗切替スイッチ１０３はオフ状態となる。ｃ点の電圧の上昇速度は、Ｔｒｄの入力容量とＲｄにより制御できる。つまりＴｒｄの入力容量とＲｄにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ１までの遅延時間を制御することが可能である。
【００７１】
抵抗切替スイッチ１０３は、時間ｔ１から少なくとも時間ｔ２までオフ状態を保つ。時間ｔ１から時間ｔ２の間にゲート電圧が閾値電圧よりも下がると、ｂ点の電圧がハイレベルとなりｃ点がローレベル、ｅ点がローレベルとなり再び抵抗切替スイッチ１０３がオンしてしまう可能性がある。本実施例では、Ｔｒｂの入力容量とＲｃのＣＲ時定数を大きくしており、仮にターンオン中にゲート電圧が閾値電圧に到達した後再び閾値電圧を下回ってもｂ点がハイレベルにならないようにして誤動作しないようにしている。つまり、本実施例は、ゲート電圧が閾値電圧に到達したという判定結果をターンオン動作が完了するまで保つ判定維持回路を備えている。
【００７２】
スイッチ２切替制御回路１０６は、抵抗Ｒｇ，ＲｈおよびＲｉ、半導体スイッチＴｒｆ，ＴｒｇおよびＴｒｈにより構成されている。すなわち、ｅ点の電圧がローレベルの時、ｈ点の電圧がハイレベルとなり、抵抗切替スイッチ１０４はオフ状態となり、ｅ点の電圧がハイレベルになると一定の遅延時間の後ｈ点の電圧がローレベルとなり、抵抗切替スイッチ１０４がオン状態となる。
【００７３】
ｇ点の電圧上昇速度は、Ｔｒｈの入力容量とＲｈにより制御できる。つまりＴｒｈの入力容量とＲｈにより遅延回路を構成しており、時間ｔｖｔｈから時間ｔ２までの遅延時間を制御することが可能である。また、仮に時間ｔ２以降ｅ点の電圧がローレベルになっても、ｆ点がすぐにハイレベルにならないように、Ｔｒｇの入力容量とＲｇによる遅延回路を設けている。
【００７４】
本実施例では、ゲート電圧の時間変化率及びゲート電圧を検出することによって、より正確にゲート電圧が閾値電圧に到達したことを検知でき、より高精度な抵抗の切り替えタイミングを実現することができる。
【００７５】
図６で示した本実施例の回路構成はこれに限定されるものではなく、上記の機能を有するものであればその他様々な回路構成とすることができる。
【実施例３】
【００７６】
図７に本発明の第３の実施例である半導体装置のゲート駆動装置の構成を示す。
【００７７】
（回路接続構成の説明）
本実施例のゲート駆動装置は、実施例２で述べた構成に第２の微分値判定回路Ｂ１１１を追加している。すなわち、抵抗切替スイッチ１０３は、微分値判定回路Ａ１１０の判定結果に基づき制御され、抵抗切替スイッチ１０４は、微分値判定回路Ｂ１１１の判定結果に基づき制御される。
【００７８】
微分値判定回路Ｂ１１１は、図８に示す通り第２の微分値参照電圧であるＶｂｒｅｆ２よりゲート微分回路の出力電圧が小さいか大きいかを判定する。
【００７９】
ＩＧＢＴ１０１のコレクタ電流ＩｃはＩｃ＝ｇｍ（Ｖｇ−Ｖｔｈ）で近似できる。ここでｇｍはゲートコンダクタンス、Ｖｔｈはゲート閾値電圧である。両辺を微分すると、ｄＩｃ／ｄｔ＝ｇｍ×ｄＶｇ／ｄｔである。つまり、コレクタ電流の時間変化率とゲート電圧の時間変化率は比例関係にある。よってｄＩｃ／ｄｔが零すなわちＩｃがピーク電流となる時、ゲート電圧の時間変化率ｄＶｇ／ｄｔは低い値を示す。
【００８０】
実施例１で述べた通り、ＩＧＢＴ１０１のコレクタ電流Ｉｃがピークとなる時間以降、ＳｉＣ−ＳＢＤ１０２の逆方向電圧Ｖｋａは上昇を開始し、さらにＩｃがピークを過ぎてｄＩｃ／ｄｔが負の値になるとさらにＶｋａが上昇する。
【００８１】
したがって、ＩｃのピークタイミングをｄＶｇ／ｄｔにより検知して、これに適切な遅延時間を設定して、ゲート駆動抵抗を最大値Ｒ２から最小値Ｒ３に切り替える時間ｔ２を制御することにより、時間ｔ２をより高精度に制御することが可能となり、Ｖｋａピークの低減及びＩＧＢＴ１０１のターンオン損失をより好適に低減することが可能となる。
【００８２】
また、閾値電圧を検知する時のゲート電圧の時間変化率と、Ｉｃピークに対応したゲート電圧の時間変化率は、その変動分に違いがあるので、好ましくは図９のように、微分値判定回路Ａ１１０およびＢ１１１にそれぞれゲート電圧微分回路１０９Ａおよび１０９Ｂを設け、各微分回路の値を判定することにより、信頼性の高い検知が可能となる。
【実施例４】
【００８３】
図１０は本発明の第４の実施例である半導体装置のゲート駆動装置の構成を示す。
【００８４】
（回路接続構成の説明）
本実施例のゲート駆動装置は、実施例２で述べた構成に加え、ゲート端子Ｇに接続された配線をターンオフ側電源Ｖｇｎに接続するターンオフ電源接続手段となるオフ側電源導通回路１１３及びオフ側電源導通回路１１３を制御するターンオフ電源接続制御回路１１４を備えている。
【００８５】
オフ側電源導通回路１１３は、ゲート駆動抵抗の抵抗値がＲ２に設定されている期間において、ゲート端子Ｇに接続された配線を時間ｔｖｋａｅに先立ちターンオフ側電源Ｖｇｎに接続し、所定の期間ゲート電圧を低下させＩＧＢＴ１０１のコレクタエミッタ間抵抗を増大させる機能を有する。実施例１でも述べた通り、Ｖｋａ＝Ｖｃｃ−（Ｖｃｅ＋Ｌ×ｄＩｃ／ｄｔ）であるため、ＩＧＢＴ１０１のコレクタエミッタ間抵抗を増大させることによってＶｃｅを上昇させると、Ｖｋａの電圧ピークを減少させることができる。
【００８６】
なお、本実施例においては、ゲート端子Ｇに接続された配線のターンオフ側電源Ｖｇｎへの接続開始時間（ｔｍｓ）及び接続終了時間（ｔｍｅ）は、それぞれ略ｔｖｋａｓおよび略ｔｖｋａｅに設定しているが、これに限らず、ｔ１＜ｔｖｋａｓ≦ｔｍｓ＜ｔｍｅ≦ｔｖｋａｅ＜ｔ２という関係にあればよい。
【００８７】
また、本実施例では、時間ｔ１までＶｃｅを低減できるので、時間ｔ１までのターンオン損失を大幅に低減することができる。
【００８８】
（駆動シーケンスの説明）
以下、本実施例の動作を図１１を用いて説明する。駆動抵抗Ｒ１，Ｒ２およびＲ３の切り替えについては、実施例２で示したものと同様である。本実施例では、時間ｔｖｋａｓから時間ｔｖｋａｅの期間でオフ側電源導通回路１１３によりゲート端子Ｇに接続された配線をターンオフ側電源Ｖｇｎに接続し、所定の期間ゲート電圧を低下させている。これにより、ＩＧＢＴ１０１のコレクタエミッタ間電圧Ｖｃｅを再度上昇させて、Ｖｋａｐを低減している。
【００８９】
以上本発明の実施形態について詳述したが、上記実施例に限らず、本発明の技術的思想の範囲内において、種々の実施形態が可能である。
【符号の説明】
【００９０】
１０１  ＩＧＢＴ
１０２  ＳｉＣ−ＳＢＤ
１０３，１０４  抵抗切替スイッチ
１０５  スイッチ１切替制御回路
１０６  スイッチ２切替制御回路
１０７  閾値検知手段
１０８  ゲート電圧判定回路
１０９  ゲート電圧微分回路
１１０  微分値判定回路，微分値判定回路Ａ
１１１  微分値判定回路Ｂ
１１３  オフ側電源導通回路
１１４  ターンオフ電源接続制御回路
【図１】
0005970225.tif 000002
【図２】
0005970225.tif 000003
【図３】
0005970225.tif 000004
【図４】
0005970225.tif 000005
【図５】
0005970225.tif 000006
【図６】
0005970225.tif 000007
【図７】
0005970225.tif 000008
【図８】
0005970225.tif 000009
【図９】
0005970225.tif 000010
【図１０】
0005970225.tif 000011
【図１１】
0005970225.tif 000012