(57)【特許請求の範囲】
【請求項１】
直流電源と、
前記直流電源の両端に入力側が接続され、かつ、出力側に直列共振回路を介してトランスの１次巻線が接続されると共に、半導体スイッチング素子により構成されたフルブリッジ回路と、
前記トランスの２次巻線に接続された整流回路と、
前記整流回路の出力側に接続された平滑コンデンサと、を備え、
前記半導体スイッチング素子をオンオフさせて前記直列共振回路に共振電流を流すことにより、前記トランス、前記整流回路及び前記平滑コンデンサを介して直流電圧を出力する共振形ＤＣ−ＤＣコンバータにおいて、
前記共振形ＤＣ−ＤＣコンバータの負荷の状態に応じた電気量を検出して前記半導体スイッチング素子のオンオフを制御するための制御量を決定する手段と、
前記制御量に基づいて、前記直列共振回路の共振周波数よりも低い周波数で前記半導体スイッチング素子を周波数変調制御する周波数変調制御手段と、
前記制御量に基づいて、前記共振周波数で前記半導体スイッチング素子をパルス幅変調制御または位相変調制御することにより固定周波数制御する固定周波数制御手段と、
前記周波数変調制御手段及び前記固定周波数制御手段の出力に基づいて前記半導体スイッチング素子の駆動パルスを生成するパルス分配手段と、を備え、
前記制御量が、前記共振形ＤＣ−ＤＣコンバータの直流出力電圧が固定周波数制御領域において出力可能な最大値を超えるような値になるときに、前記固定周波数制御手段による制御動作から前記周波数変調制御手段による制御動作に切り替えることを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項２】
請求項１に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記半導体スイッチング素子をパルス幅変調制御することを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項３】
請求項２に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記制御量と前記周波数変調制御手段により生成されたキャリア信号とを比較してパルス幅変調信号を生成することを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項４】
請求項１に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記半導体スイッチング素子を位相変調制御することを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項５】
請求項４に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記制御量と前記周波数変調制御手段により生成されたキャリア信号とを比較してパルス幅変調信号を生成し、このパルス幅変調信号と前記周波数変調制御手段により生成された周波数変調信号とから位相変調信号を生成することを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項６】
請求項１に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記半導体スイッチング素子をパルス幅変調制御及び位相変調制御することを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項７】
請求項６に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記制御量と前記周波数変調制御手段により生成されたキャリア信号とを比較してパルス幅変調信号を生成し、このパルス幅変調信号と前記周波数変調制御手段により生成された周波数変調信号とから位相変調信号を生成すると共に、前記共振形ＤＣ−ＤＣコンバータの直流出力電流または直流出力電圧に応じて、パルス幅変調制御と位相変調制御とを切り替えることを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項８】
請求項７に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記固定周波数制御手段は、前記共振形ＤＣ−ＤＣコンバータの起動時にパルス幅変調制御し、パルス幅が前記直列共振回路の共振周波数の半周期よりも短い状態で前記平滑コンデンサを初期充電した後に、位相変調制御に切り替えることを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項９】
請求項２に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記共振形ＤＣ−ＤＣコンバータの起動時には前記固定周波数制御手段がパルス幅変調制御し、パルス幅が前記直列共振回路の共振周波数の半周期よりも短い状態で前記平滑コンデンサを初期充電した後に、前記周波数変調制御手段による周波数変調制御に切り替えることを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項１０】
請求項１〜９の何れか１項に記載した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記制御量を決定するために、前記共振形ＤＣ−ＤＣコンバータの直流出力電圧検出値及び直流出力電流検出値を用いることを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源から絶縁された直流出力電圧を得るＤＣ−ＤＣコンバータであって、例えば、電源電圧や出力電圧が広い範囲で変化するバッテリの充電器として好適な共振形ＤＣ−ＤＣコンバータを制御する技術に関するものである。
【背景技術】
【０００２】
図１４は、従来のＤＣ−ＤＣコンバータの主回路構成図であり、特許文献１に記載されているものである。
図１４において、Ｅｄは直流電源、Ｑ１〜Ｑ４は半導体スイッチング素子としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、Ｔｒはトランス、ＮｐはトランスＴｒの１次巻線（巻数もＮｐとする）、Ｎｓは同じく２次巻線（巻数もＮｓとする）、Ｄ１〜Ｄ４はダイオード、Ｓｎ１〜Ｓｎ４はスナバ回路、Ｌｏはインダクタ、Ｃｏは平滑コンデンサである。また、Ｖｏｕｔ，Ｒｔｎは出力端子、Ｖｉｎは直流入力電圧、Ｖｏは直流出力電圧を示す。
【０００３】
図１４において、ＭＯＳＦＥＴ Ｑ１〜Ｑ４のスイッチングによりトランスＴｒの２次巻線Ｎｓに発生した交流電圧は、ダイオードＤ１〜Ｄ４からなるブリッジ整流回路により全波整流され、直流電圧に変換される。この直流電圧は、インダクタＬｏ及び平滑コンデンサＣｏからなる平滑回路により平滑され、出力端子Ｖｏｕｔ，Ｒｔｎから出力される。【０００４】
この従来技術は、ダイオードＤ１〜Ｄ４が逆回復する際に発生するサージ電圧を抑制するために、スナバ回路Ｓｎ１〜Ｓｎ４を備えている。しかし、スイッチング周波数が高くなるほどスナバ回路Ｓｎ１〜Ｓｎ４における抵抗損失が増大し、ＤＣ−ＤＣコンバータとしての変換効率が低下するという問題がある。【０００５】
次に、図１５は、従来の共振形ＤＣ−ＤＣコンバータの主回路構成図であり、特許文献２や特許文献３に記載されているものである。
図１５において、トランスＴｒの１次巻線ＮｐにはＬＣ直列共振回路を構成するインダクタＬｒ及びコンデンサＣｒが接続されており、その他の素子については、図１４と同じ記号を付してある。
図１５の回路において、トランスＴｒの２次巻線Ｎｓに発生した交流電圧はダイオードＤ１〜Ｄ４からなるブリッジ整流回路により全波整流され、直流電圧に変換される。そして、この直流電圧は平滑コンデンサＣｏにより平滑され、直流出力端子Ｖｏｕｔ，Ｒｔｎから出力される。【０００６】
この従来技術では、ダイオードＤ１〜Ｄ４が逆回復する際にダイオードＤ１〜Ｄ４の両端電圧が直流出力電圧にクランプされるので、図１４に示したスナバ回路Ｓｎ１〜Ｓｎ４は不要となり、図１４の回路よりも高い変換効率が得られるという特徴がある。【０００７】
さて、図１５に示した回路の直流出力電圧を制御する方法の一例として、特許文献４に記載された周波数変調制御が知られている。
図１６は、特許文献４に記載された周波数変調制御における基準化周波数Ｆと基準化電圧変換率Ｍとの関係を示している。ここで、基準化周波数Ｆは、図１５のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数Ｆｓと、インダクタＬｒ及びコンデンサＣｒによる直列共振周波数Ｆｒとの比率であり、Ｆ＝Ｆｓ／Ｆｒによって表される。
また、基準化電圧変換率Ｍは、直流出力電圧Ｖｏと直流入力電圧Ｖｉｎとの比率（Ｖｏ／Ｖｉｎ）にトランスＴｒの巻数比ｎ＝Ｎｐ／Ｎｓを掛けたものであり、Ｍ＝ｎ・Ｖｏ／Ｖｉｎによって表される。【０００８】
図１５に示した共振形ＤＣ−ＤＣコンバータでは、図１６に示すように、負荷の軽重によって基準化周波数Ｆ及び基準化電圧変換率Ｍの特性が変わる。軽負荷の場合には、基準化周波数Ｆを無限に増加させても基準化電圧変換率Ｍが一定値以下にはならないため、出力電圧範囲が狭い。従って、この共振形ＤＣ−ＤＣコンバータをバッテリの充電器等に用いた場合、過放電状態のバッテリを充電することが困難である。【０００９】
上述したような出力電圧範囲が狭いという問題の解決策としては、特許文献２に記載された位相変調制御や、特許文献３に記載された、周波数変調制御と位相変調制御とを切り替える制御方法が知られている。【００１０】
図１７は、特許文献２に基づく位相変調制御における、基準化周波数Ｆと基準化電圧変換率Ｍとの関係を示している。
特許文献２に開示された技術では、図１７に示すように基準化周波数Ｆを１、つまりスイッチング周波数Ｆｓを直列共振周波数Ｆｒと等しくして位相変調制御（位相シフト制御）することで、ＤＣ−ＤＣコンバータの出力電圧範囲を図１６よりも拡大している。【００１１】
また、図１８は、特許文献３に開示された周波数変調制御及び位相変調制御における基準化周波数Ｆと基準化電圧変換率Ｍとの関係を示している。
特許文献３に開示された技術では、図１８に示すように、基準化周波数Ｆから最大周波数Ｆｍａｘまでの範囲では周波数変調制御とし、周波数変調制御では出力不可能な電圧範囲については、スイッチング周波数Ｆｓを最大周波数Ｆｍａｘに固定した位相変調制御に切り替えることで、出力電圧範囲を図１６よりも拡大している。【００１２】
ここで、図１９は、図１５に示した回路を対象として位相変調制御する場合の動作を示すタイミングチャートであり、特許文献２に記載されているものである。その動作としては、例えば、一周期Ｔ内の時刻ｔ２〜ｔ３の期間はＭＯＳＦＥＴＱ１，Ｑ３をオン状態とし、時刻ｔ４〜ｔ５の期間はＭＯＳＦＥＴ Ｑ２，Ｑ４をオン状態とする動作を繰り返すことにより、ＭＯＳＦＥＴ Ｑ１〜Ｑ４からなるフルブリッジ回路の出力電圧Ｖｕｖが零になる期間ｔｃｏｍ（転流期間）と、出力電圧Ｖｕｖが＋Ｖｉｎまたは−Ｖｉｎとなる期間ｔｏｎ（導通期間）とを生成する。
上記の導通期間ｔｏｎは直流電源Ｅｄの電圧が直列共振回路に加わる期間、転流期間ｔｃｏｍは直流電源Ｅｄの電圧が直列共振回路に加わらない期間であり、ＭＯＳＦＥＴＱ１〜Ｑ４をオンまたはオフさせる位相をシフトして導通期間ｔｏｎを制御することにより、直流出力電圧Ｖｏを所定値に制御することが可能である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１−２９５６７５号公報（第１頁右下欄第２行〜第１３行、第３図等）
【特許文献２】特開２０１０−１１６２５号公報（段落［００２８］〜［００３７］、図１〜図４等）
【特許文献３】特開２００２−２６２５６９号公報（段落［００１４］，［００１５］、図１等）
【特許文献４】特開２００６−１７４５７１号公報（段落［０００９］〜［００１７］、図１〜図５等）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献２に開示された位相変調制御方法では、共振形ＤＣ−ＤＣコンバータを、バッテリの充電器のように直流入力電圧や直流出力電圧が広範囲に変化する用途で使用する場合に、以下のような問題がある。
すなわち、図１９において、ＭＯＳＦＥＴ Ｑ１，Ｑ３またはＭＯＳＦＥＴ Ｑ２，Ｑ４の同時オンにより電圧Ｖｕｖが零になる転流期間ｔｃｏｍが長いほど、オン状態のＭＯＳＦＥＴＱ１，Ｑ３間、または、ＭＯＳＦＥＴ Ｑ２，Ｑ４間の還流電流に起因した導通損失が大きくなり、ＤＣ−ＤＣコンバータとしての電力変換効率が低下する。【００１５】
一方、特許文献３に記載された、周波数変調制御と位相変調制御とを切り替える制御方法では、位相変調制御により動作させる電圧範囲を狭くすることができるので、上述した還流電流に起因する導通損失の低減が可能である。
しかしながら、図１８から明らかなように、スイッチング周波数Ｆｓを直列共振周波数Ｆｒよりも高い領域で動作させることになり、ＭＯＳＦＥＴＱ１〜Ｑ４がターンオフするタイミングでＭＯＳＦＥＴを流れる電流が共振電流のピーク値付近になる場合があるため、これがスイッチング損失の増大、変換効率の低下を招くという問題がある。【００１６】
そこで、本発明の目的は、共振形ＤＣ−ＤＣコンバータの出力可能な電圧範囲を拡大することにある。
また、本発明の他の目的は、半導体スイッチング素子間の還流電流に起因する導通損失やターンオフ損失を低減し、共振形ＤＣ−ＤＣコンバータの電力変換効率を向上させることにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明は、直流電源と、その両端に入力側が接続され、かつ、出力側に直列共振回路を介してトランスの１次巻線が接続されると共に、半導体スイッチング素子により構成されたフルブリッジ回路と、トランスの２次巻線に接続された整流回路と、その出力側に接続された平滑コンデンサと、を備え、半導体スイッチング素子をオンオフさせて直列共振回路に共振電流を流すことにより、トランス、整流回路及び平滑コンデンサを介して直流電圧を出力する共振形ＤＣ−ＤＣコンバータの制御装置に関するものである。【００１８】
そして、本発明の制御装置は、共振形ＤＣ−ＤＣコンバータの負荷の状態に応じた直流出力電圧、直流出力電流等の電気量を検出して半導体スイッチング素子のオンオフを制御するための制御量を決定する手段を備えている。また、決定された制御量に基づいて、直列共振回路の共振周波数よりも低い周波数で半導体スイッチング素子を周波数変調制御する周波数変調制御手段と、前記共振周波数で半導体スイッチング素子をパルス幅変調制御または位相変調制御することにより固定周波数制御する固定周波数制御手段と、これらの周波数変調制御手段及び固定周波数制御手段の出力に基づいた論理演算により半導体スイッチング素子の駆動パルスを生成するパルス分配手段と、を備える。
そして、本発明は、前記制御量が、共振形ＤＣ−ＤＣコンバータの直流出力電圧が固定周波数制御領域において出力可能な最大値を超えるような値になるときに、固定周波数制御から周波数変調制御に切り替えるものである。
【００１９】
ここで、固定周波数制御手段は、制御量と周波数変調制御手段により生成されたキャリア信号とを比較してパルス幅変調信号を生成することにより、共振形ＤＣ−ＤＣコンバータの半導体スイッチング素子をパルス幅変調制御することが望ましい。【００２０】
また、固定周波数制御手段は、制御量とキャリア信号とを比較してパルス幅変調信号を生成し、このパルス幅変調信号と周波数変調制御手段により生成された周波数変調信号とから位相変調信号を生成してコンバータの半導体スイッチング素子を位相変調制御するものであってもよい。【００２１】
更に、固定周波数制御手段は、コンバータの半導体スイッチング素子をパルス幅変調制御及び位相変調制御するものであってもよい。
この場合、固定周波数制御手段は、制御量とキャリア信号とを比較してパルス幅変調信号を生成し、このパルス幅変調信号と周波数変調信号とから位相変調信号を生成すると共に、コンバータの直流出力電流または直流出力電圧に応じて、パルス幅変調制御と位相変調制御とを切り替える。
また、固定周波数制御手段は、コンバータの起動時にパルス幅変調制御し、パルス幅が共振周波数の半周期よりも短い状態で平滑コンデンサを初期充電した後に、位相変調制御に切り替えてもよい。更に、上記平滑コンデンサを初期充電した後に、周波数変調制御に切り替えてもよい。
なお、前記制御量は、コンバータの直流出力電圧や直流出力電流が所定値になるように、これらの検出値を用いて誤差増幅器等により決定することが望ましい。  
【発明の効果】
【００２２】
本発明によれば、直列共振回路の共振周波数で固定周波数制御し、共振周波数よりも低い周波数で周波数変調制御することにより、共振形ＤＣ−ＤＣコンバータが出力可能な電圧範囲を拡大すると共に、固定周波数制御と周波数変調制御との切り替え時の直流出力電圧の変化をなくすことができる。ここで、固定周波数制御手段はパルス幅変調制御手段または位相変調制御手段によって構成され、これらの制御手段の主要部はリミッタやコンパレータ等を共用して実現可能である。
また、共振電流の半周期を過ぎてから半導体スイッチング素子をターンオフするため、ターンオフ時の共振電流瞬時値は共振電流のピーク値よりも十分小さくなり、ターンオフ損失を低減することができる。更に、位相変調制御時には、軽負荷時ほど半導体スイッチング素子間の還流電流による導通損失が増加するが、本発明では、軽負荷時にパルス幅変調制御を行うことにより、トランスの非励磁期間は半導体スイッチング素子がすべでオフの状態になるので、還流電流が発生せず、導通損失の低減が可能である。
このため、本発明によれば、共振形ＤＣ−ＤＣコンバータの電力変換効率を向上させることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る共振形ＤＣ−ＤＣコンバータの主回路を制御装置と共に示した回路図である。
【図２】本発明の実施形態における基準化周波数と基準化電圧変換率との関係を示す特性図である。
【図３】本発明の実施形態において、ＭＯＳＦＥＴをオンオフさせる制御量と基準化周波数及びデューティとの関係を示す特性図である。
【図４】本発明の実施形態における制御装置の第１実施例を示すブロック図である。
【図５】第１実施例におけるパルス幅変調制御時の制御動作を表す波形図である。
【図６】第１実施例におけるパルス幅変調制御時の主回路動作を表す波形図である。
【図７】第１実施例における周波数変調制御時の制御動作を表す波形図である。
【図８】第１実施例における周波数変調制御時の主回路動作を表す波形図である。
【図９】本発明の実施形態における制御装置の第２実施例を示すブロック図である。
【図１０】第２実施例における位相変調制御時の制御動作を表す波形図である。
【図１１】第２実施例における位相変調制御時の主回路動作を示す波形図である。
【図１２】第２実施例における周波数変調制御時の制御動作を示す波形図である。
【図１３】本発明の実施形態における制御装置の第３実施例を示すブロック図である。
【図１４】従来のＤＣ−ＤＣコンバータの主回路構成図である。
【図１５】従来の共振形ＤＣ−ＤＣコンバータの主回路構成図である。
【図１６】従来の周波数変調制御特性を説明するための、基準化周波数と基準化電圧変換率との関係を示す特性図である。
【図１７】従来の位相変調制御特性を説明するための、基準化周波数と基準化電圧変換率との関係を示す特性図である。
【図１８】従来の周波数変調制御と位相変調制御とを切り替える場合の、基準化周波数と基準化電圧変換率との関係を示す特性図である。
【図１９】図１５に示した回路を対象として位相変調制御する場合の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２４】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は、本発明の実施形態に係る共振形ＤＣ−ＤＣコンバータの主回路１００を制御装置Ｃｏｎｔと共に示した回路図である。
【００２５】
図１の主回路１００において、直流電源Ｅｄの両端には、半導体スイッチング素子としてのＭＯＳＦＥＴ Ｑ１〜Ｑ４からなるフルブリッジ回路が接続されている。Ｇ１〜Ｇ４はＭＯＳＦＥＴ Ｑ１〜Ｑ４のゲートであり、以下ではゲートパルスについても同じ符号Ｇ１〜Ｇ４を付して説明する。
ＭＯＳＦＥＴ Ｑ１，Ｑ２の直列接続点とＭＯＳＦＥＴ Ｑ３，Ｑ４の直列接続点との間には、インダクタＬｒ、トランスＴｒの１次巻線Ｎｐ、コンデンサＣｒが直列に接続されている。ここで、インダクタＬｒ及びコンデンサＣｒはＬＣ直列共振回路を構成している。
【００２６】
トランスＴｒの２次巻線Ｎｓの両端には、ダイオードＤ１〜Ｄ４からなるブリッジ整流回路が接続され、その直流出力端子間には平滑コンデンサＣｏが接続されている。また、平滑コンデンサＣｏの両端には抵抗Ｒａ，Ｒｂの直列回路が接続されている。
Ｖｏｕｔ，Ｒｔｎは直流出力端子であり、Ｖｉｎは直流入力電圧、ＶｕはＭＯＳＦＥＴＱ１，Ｑ２の直列接続点の電圧、ＶｖはＭＯＳＦＥＴ Ｑ３，Ｑ４の直列接続点の電圧、ＶｕｖはＶｕとＶｖとの差電圧である。
【００２７】
この回路では、平滑コンデンサＣｏの両端電圧を抵抗Ｒａ，Ｒｂにより分圧した値を直流出力電圧検出値Ｖｏとし、前記ブリッジ整流回路の負側線路に接続された電流検出器ＣＴの出力から直流出力電流検出値Ｉｏを得ている。これらの直流出力電圧検出値Ｖｏ及び直流出力電流検出値Ｉｏは制御装置Ｃｏｎｔに入力されており、制御装置Ｃｏｎｔにおける演算によって、ＭＯＳＦＥＴＱ１〜Ｑ４の駆動パルスとしてのゲートパルスＧ１〜Ｇ４が生成される。これらのゲートパルスＧ１〜Ｇ４を図示されていないゲート駆動回路を介してＭＯＳＦＥＴＱ１〜Ｑ４に与えることにより、ＭＯＳＦＥＴ Ｑ１〜Ｑ４がスイッチングされる。
ここで、制御装置ＣｏｎｔによりゲートパルスＧ１〜Ｇ４を生成するに当たっては、直流出力電圧検出値Ｖｏ及び直流出力電流検出値Ｉｏに加えて、トランスＴｒの１次電流Ｉｐや２次電流Ｉｓの検出値を追加的に用いてもよい。
【００２８】
次に、図２を参照しながら本実施形態の制御特性を説明する。
図２は、基準化周波数Ｆと基準化電圧変換率Ｍとの関係を示す特性図であり、基準化周波数Ｆ＝Ｆｓ／Ｆｒ（Ｆｓ：ＭＯＳＦＥＴＱ１〜Ｑ４のスイッチング周波数，Ｆｒ：共振周波数）、基準化電圧変換率Ｍ＝ｎ・Ｖｏ／Ｖｉｎ（ｎ：トランスＴｒの巻数比，Ｖｏ：直流出力電圧，Ｖｉｎ：直流入力電圧）である。
【００２９】
図１の制御装置Ｃｏｎｔは、インダクタＬｒ及びコンデンサＣｒからなるＬＣ直列共振回路の共振周波数Ｆｒに等しいスイッチング周波数Ｆｓで固定周波数制御する（すなわち、Ｆ＝１の状態で制御する）固定周波数制御手段と、共振周波数Ｆｒよりも低いスイッチング周波数Ｆｓで周波数変調制御する（すなわち、Ｆ＜１の状態で制御する）周波数変調制御手段と、を備えている。
そして、固定周波数制御領域において、直流出力電圧ＶｏがＤＣ−ＤＣコンバータの出力可能な最大値を超えるときに、制御方法を固定周波数制御から周波数変調制御に切り替える。つまり、図２において、Ｍ＝０から、Ｆ＝１の特性線と負荷特性線（軽負荷特性線、中負荷特性線、重負荷特性線）との交点までの距離が、固定周波数制御領域における出力可能な電圧範囲に相当する。
【００３０】
図２から明らかなように、Ｆ＝１の特性線と負荷特性線との交点では、負荷の軽重に関わらず基準化電圧変換率Ｍは１となる。すなわち、固定周波数制御領域では、ＤＣ−ＤＣコンバータの直流出力電圧の最大値は、Ｍ＝１に相当する値となる。
また、Ｍが１を超える領域を周波数変調制御領域とすることで、固定周波数制御との切替前後において、ＤＣ−ＤＣコンバータの出力電圧を急激に変化させずにシームレスに切り替えることができる。
【００３１】
図３は、ＭＯＳＦＥＴ Ｑ１〜Ｑ４をオンオフさせる制御量λと、基準化周波数Ｆ及びデューティＤｓとの関係を示している。
制御量λは、図１における直流出力電圧検出値Ｖｏ及び直流出力電流検出値Ｉｏに基づいて、直流出力電圧及び直流出力電流が所望の値となるように誤差増幅器などを用いて調整される。この制御量λの範囲は、０≦λ≦１である。
デューティＤｓは、後述する制御装置Ｃｏｎｔの第１実施例（図４）では、各ＭＯＳＦＥＴのオン時間とスイッチング周期との比とし、制御装置Ｃｏｎｔの第２実施例（図９）では、図１におけるＭＯＳＦＥＴＱ１，Ｑ２の直列接続点の電圧ＶｕとＭＯＳＦＥＴ Ｑ３，Ｑ４の直列接続点の電圧Ｖｖとの位相変調時間と、スイッチング周期との比とする。
【００３２】
ここで、図３では、λがλｌｉｍを超える場合に基準化周波数ＦをＦｍｉｎに制限している。以下、その理由を説明する。
図２において、各負荷特性で基準化電圧変換率Ｍがピークとなる点よりも基準化周波数Ｆが小さくなると、共振はずれと呼ばれる状態になる。共振はずれが発生すると、図１における直列接続された２個のＭＯＳＦＥＴのうち一方のＭＯＳＦＥＴに流れる共振電流が寄生ダイオードに転流し、このタイミングで他方のＭＯＳＦＥＴがオンする。このとき、一方のＭＯＳＦＥＴの寄生ダイオードが急峻な電流変化率で逆回復することにより、ＭＯＳＦＥＴが破損する場合がある。これを防止するために、図３では、図２の特性において重負荷特性の基準化電圧変換率Ｍのピークとなる周波数より高い周波数にＦｍｉｎを設定し、λ＞λｌｉｍの領域では基準化周波数ＦをＦｍｉｎに制限しているものである。
【００３３】
次に、図４は本実施形態における制御装置Ｃｏｎｔの第１実施例を示すブロック図である。
図４において、１１は周波数変調制御手段としての周波数変調回路、２１は固定周波数制御手段としてのパルス幅変調回路、３１はパルス分配回路である。周波数変調回路１１から出力される周波数変調信号Ｖｐｆｍとパルス幅変調回路２１から出力されるパルス幅変調信号Ｖｐｗｍとはパルス分配回路３１に入力されており、このパルス分配回路３１における論理演算によりＭＯＳＦＥＴＱ１〜Ｑ４のゲートパルスＧ１〜Ｇ４が生成される。
【００３４】
周波数変調回路１１は、「１」と制御量λとの偏差が入力されるリミッタＬＩＭ１と、リミッタＬＩＭ１の出力信号が入力される積分器ＩＮＴ１と、積分器ＩＮＴ１から出力されるキャリア信号Ｖｔｒと基準電圧Ｖ１との大小関係を比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力信号が入力される分周手段としてのＴフリップフロップＴ−ＦＦとを備え、ＴフリップフロップＴ−ＦＦから周波数変調信号Ｖｐｆｍが出力される。
なお、コンパレータＣＭＰ１の基準電圧Ｖ１はλｃと等しい値に設定されている。また、制御量λは、前述したように直流出力電圧検出値Ｖｏ及び直流出力電流検出値Ｉｏに基づいて生成されるものとする。
【００３５】
積分器ＩＮＴ１の積分時定数は、図３に示したようにλ＝λｃのときにＦ＝１となるように調整される。この積分器ＩＮＴ１は、その出力であるキャリア信号Ｖｔｒがλｃに達したときにコンパレータＣＭＰ１からの出力信号（リセット信号ｒｅｓｅｔ）によりリセットされるため、キャリア信号Ｖｔｒが鋸歯状となるように動作する。
また、コンパレータＣＭＰ１の出力信号はＴフリップフロップＴ−ＦＦにより分周され、ＴフリップフロップＴ−ＦＦからはデューティ５０％（Ｄｓ＝０．５）の周波数変調信号Ｖｐｆｍが出力される。
【００３６】
一方、パルス幅変調回路２１は、制御量λが入力されるリミッタＬＩＭ２と、リミッタＬＩＭ２の出力信号とキャリア信号Ｖｔｒとの大小関係を比較するコンパレータＣＭＰ２とから構成されている。そして、コンパレータＣＭＰ２の出力信号がパルス幅変調信号Ｖｐｗｍとしてパルス分配回路３１に入力されている。
【００３７】
パルス分配回路３１は、周波数変調信号Ｖｐｆｍ及びパルス幅変調信号Ｖｐｗｍが入力されるアンドゲートＡＮＤ１と、周波数変調信号Ｖｐｆｍの論理を反転するノットゲートＮＯＴ１と、ノットゲートＮＯＴ１の出力信号とパルス幅変調信号Ｖｐｗｍとが入力されるアンドゲートＡＮＤ２と、アンドゲートＡＮＤ１，ＡＮＤ２の出力信号がそれぞれ入力されるオンディレイ回路ＤＴ１，ＤＴ２とから構成されており、オンディレイ回路ＤＴ１の出力としてゲートパルスＧ１，Ｇ４が、オンディレイ回路ＤＴ２の出力としてゲートパルスＧ２，Ｇ３がそれぞれ得られるようになっている。
上記オンディレイ回路ＤＴ１，ＤＴ２は、ＭＯＳＦＥＴ Ｑ１，Ｑ２の同時オン、または、ＭＯＳＦＥＴ Ｑ３，Ｑ４の同時オンを防止するため、ゲートパルスＧ１，Ｇ４及びゲートパルスＧ２，Ｇ３を時間ｔｄだけ遅延させるものである。
【００３８】
さて、前述した周波数変調回路１１のリミッタＬＩＭ１とパルス幅変調回路２１のリミッタＬＩＭ２とは、制御量λに応じて周波数変調制御と固定周波数によるパルス幅変調制御とを切り替えるために用いられる。ここで、リミッタＬＩＭ１の下限値は１−λｃ、上限値は図３のλｌｉｍに設定され、リミッタＬＩＭ２の下限値は０、上限値は図３のλｃに設定されている。
【００３９】
これにより、λがλｃよりも小さいときは積分器ＩＮＴ１の入力信号は１−λｃに制限され、キャリア信号Ｖｔｒの周波数が一定になって固定周波数によるパルス幅変調制御が実行される。
図５は、第１実施例におけるパルス幅変調制御時の制御装置Ｃｏｎｔの動作を説明するための波形図、図６は主回路の動作を説明するための波形図である。
図５に示すように、制御量λとキャリア信号Ｖｔｒとの大小関係に応じて、コンパレータＣＭＰ２からパルス幅変調信号Ｖｐｗｍが出力される。一方、ＴフリップフロップＴ−ＦＦからは、コンパレータＣＭＰ１の出力信号を分周した周波数変調信号Ｖｐｆｍが出力される。
【００４０】
図４のパルス分配回路３１内のアンドゲートＡＮＤ１，ＡＮＤ２は、パルス幅変調信号Ｖｐｗｍ、周波数変調信号Ｖｐｆｍ及びその反転信号を用いて論理演算を行う。更に、図５に示すように、オンディレイ回路ＤＴ１，ＤＴ２によりアンドゲートＡＮＤ１，ＡＮＤ２の出力信号に遅延時間ｔｄを付してＭＯＳＦＥＴ Ｑ１〜Ｑ４のゲートパルスＧ１〜Ｇ４を生成する。
上記ゲートパルスＧ１〜Ｇ４によってＭＯＳＦＥＴ Ｑ１〜Ｑ４をスイッチングすることにより、図１の主回路における電圧Ｖｕｖは図５の下段に示すような波形となる。
また、電圧Ｖｕｖを含めて、図１の主回路における各部の電圧、電流波形は図６のようになる。
【００４１】
次に、λがλｃよりも大きいときは、λの値に応じてキャリア信号Ｖｔｒの周波数が変化する。このとき、キャリア信号Ｖｔｒの最大値はλｃであるから、コンパレータＣＭＰ２の出力は常にハイレベルとなり、周波数変調制御が実行される。すなわち、制御量λが、共振形ＤＣ−ＤＣコンバータの直流出力電圧が固定周波数制御領域において出力可能な最大値を超えるような値になるときに、固定周波数制御から周波数変調制御に切り替えるものである。
図７は、第１実施例における周波数変調制御時の制御装置Ｃｏｎｔの動作を説明するための波形図、図８は主回路の動作を説明するための波形図である。
周波数変調制御領域では、図８から明らかなように、共振電流の半周期を過ぎてからＭＯＳＦＥＴをターンオフしているので、ターンオフ時の共振電流瞬時値は共振電流のピーク値よりも十分小さく、トランスＴｒの励磁電流（Ｉｐの波形における破線部分）と等しくなる。このため、本実施例によれば、ターンオフ損失を低減することができる。
【００４２】
次に、図９は本実施形態における制御装置Ｃｏｎｔの第２実施例を示すブロック図である。図９において、図４と同一の構成要素には同一の符号を付して説明を省略し、以下では図４と異なる部分を中心に説明する。
図９において、４１は固定周波数制御手段としての位相変調回路であり、この位相変調回路４１は、リミッタＬＩＭ２、コンパレータＣＭＰ２、及びエクスクルーシブオアゲートＸＯＲ１によって構成されている。エクスクルーシブオアゲートＸＯＲ１には、コンパレータＣＭＰ２の出力であるパルス幅変調信号Ｖｐｗｍと、ＴフリップフロップＴ−ＦＦの出力である周波数変調信号Ｖｐｆｍとが入力され、エクスクルーシブオアゲートＸＯＲ１の出力である位相変調信号Ｖｐｓ及び前記周波数変調信号Ｖｐｆｍがパルス分配回路３２に入力されている。
【００４３】
パルス分配回路３２は、周波数変調信号Ｖｐｆｍに遅延時間ｔｄを付してゲートパルスＧ１を生成するオンディレイ回路ＤＴ１と、周波数変調信号Ｖｐｆｍの論理を反転させるノットゲートＮＯＴ１と、ノットゲートＮＯＴ１の出力信号に遅延時間ｔｄを付してゲートパルスＧ２を生成するオンディレイ回路ＤＴ２と、を備えている。更に、パルス分配回路３２は、位相変調信号Ｖｐｓに遅延時間ｔｄを付してゲートパルスＧ３を生成するオンディレイ回路ＤＴ３と、位相変調信号Ｖｐｓの論理を反転させるノットゲートＮＯＴ２と、ノットゲートＮＯＴ２の出力信号に遅延時間ｔｄを付してゲートパルスＧ４を生成するオンディレイ回路ＤＴ４と、を備えている。
【００４４】
図１０は、第２実施例における位相変調制御時の制御装置Ｃｏｎｔの動作を説明するための波形図、図１１は位相変調制御時の主回路動作を示す波形図である。図１２は、周波数変調制御時の制御装置Ｃｏｎｔの動作を説明するための波形図である。なお、周波数変調制御時の主回路動作波形は図８と同様であるため、図示及び説明を省略する。
この第２実施例においても、λとλｃとの大小関係に応じて周波数変調信号Ｖｐｆｍ、パルス幅変調信号Ｖｐｗｍが出力されるので、図１０におけるＶｐｆｍ，Ｖｐｗｍの波形は図４と同一である。ただし、第２実施例では、図９，図１０に示すように周波数変調信号Ｖｐｆｍとパルス幅変調信号Ｖｐｗｍとの排他的論理和により位相変調信号Ｖｐｓが生成され、この位相変調信号Ｖｐｓが周波数変調信号Ｖｐｆｍと共にパルス分配回路３２に与えられる。
【００４５】
ここで、位相変調制御領域では、図１１に示すように、共振電流が零になってからＭＯＳＦＥＴをターンオフしているので、ターンオフ時の共振電流瞬時値は共振電流のピーク値よりも十分小さく、トランスＴｒの励磁電流（Ｉｐの波形における破線部分）と等しくなる。このため、本実施例においてもターンオフ損失を低減することができる。
【００４６】
図１３は、本実施形態における制御装置Ｃｏｎｔの第３実施例を示すブロック図である。図１３において、図９と同一の構成要素には同一の符号を付して説明を省略し、以下では図９と異なる部分を中心に説明する。
図１３に示すように、第３実施例の制御装置Ｃｏｎｔは、周波数変調回路１１と、位相変調回路４１と、位相変調・パルス幅変調切替回路５１と、パルス分配回路３３と、を備えている。ここで、周波数変調回路１１及び位相変調回路４１の構成は、図９と同一である。
【００４７】
位相変調・パルス幅変調切替回路５１は、状態判別回路５１ａ及びＤフリップフロップＤ−ＦＦによって構成されている。状態判別回路５１ａは、負荷の大小や直流出力電圧の大小などを判別し、その判別結果をＤフリップフロップＤ−ＦＦに入力して得たＱ出力及びその反転出力により、位相変調制御とパルス幅変調制御とを切り替えるように動作する。
ＤフリップフロップＤ−ＦＦにはクロック信号として周波数変調信号Ｖｐｆｍが入力されており、ＤフリップフロップＤ−ＦＦはいわゆるリーディングエッジトリガ方式にて動作する。すなわち、状態判別回路５１ａによる状態判別結果が変化した際にゲートパルスＧ１〜Ｇ４が途中で切り替わるのを防ぐために、ＤフリップフロップＤ−ＦＦを周波数変調信号Ｖｐｆｍの立ち上がりのタイミングで動作させて位相変調制御とパルス幅変調制御とを切り替えるようになっている。
【００４８】
パルス分配回路３３において、周波数変調信号Ｖｐｆｍは、アンドゲートＡＮＤ１，ＡＮＤ５，ノアゲートＮＯＲ１の各一方の入力端子と、ノットゲートＮＯＴ１と、に入力されている。また、位相変調信号Ｖｐｓは、ノットゲートＮＯＴ２と、アンドゲートＡＮＤ４の一方の入力端子と、アンドゲートＡＮＤ５の他方の入力端子と、ノアゲートＮＯＲ１の他方の入力端子と、に入力されている。更に、ノットゲートＮＯＴ１，ＮＯＴ２の出力は、アンドゲートＡＮＤ２，ＡＮＤ３の各一方の入力端子にそれぞれ入力されている。また、アンドゲートＡＮＤ５の出力はアンドゲートＡＮＤ６の一方の入力端子に入力され、ノアゲートＮＯＲ１の出力はアンドゲートＡＮＤ７の一方の入力端子に入力されている。
ＤフリップフロップＤ−ＦＦのＱ出力は、アンドゲートＡＮＤ１〜ＡＮＤ４の各他方の入力端子に入力され、ＤフリップフロップＤ−ＦＦの反転出力は、アンドゲートＡＮＤ６，ＡＮＤ７の各他方の入力端子に入力されている。
【００４９】
アンドゲートＡＮＤ１〜ＡＮＤ４の出力はオアゲートＯＲ１〜ＯＲ４の各一方の入力端子にそれぞれ入力されている。また、アンドゲートＡＮＤ６の出力はオアゲートＯＲ１，ＯＲ４の各他方の入力端子に、アンドゲートＡＮＤ７の出力はオアゲートＯＲ２，ＯＲ３の各他方の入力端子に、それぞれ入力されている。
そして、オアゲートＯＲ１〜ＯＲ４の出力はオンディレイ回路ＤＴ１〜ＤＴ４にそれぞれ入力されて遅延時間ｔｄが付され、ＭＯＳＦＥＴＱ１〜Ｑ４のゲートパルスＧ１〜Ｇ４として出力される。
【００５０】
通常、位相変調制御時には、軽負荷になるほどＭＯＳＦＥＴ間で電流が還流する期間が長くなり、導通損失が増加するという問題がある。このため、本実施例では、軽負荷になったことを状態判別回路５１ａが検出し、ＤフリップフロップＤ−ＦＦを介してパルス幅変調制御に切り替えるようにした。これにより、図１におけるトランスＴｒの非励磁期間は各ＭＯＳＦＥＴが全てオフの状態となるので、ＭＯＳＦＥＴ間の還流電流が発生せず、導通損失の低減が可能となる。
【００５１】
また、ＤＣ−ＤＣコンバータ１００の起動時などに直流出力側の平滑コンデンサＣｏが充電されていない状態では、位相変調制御や周波数変調制御を行う場合、前述した共振はずれが発生し、ＭＯＳＦＥＴの寄生ダイオードの逆回復によりＭＯＳＦＥＴが破損してしまうおそれがある。この対策としては、状態判別回路５１ａが、直流出力電圧Ｖｏに基づいてＤＣ−ＤＣコンバータ１００が起動状態であることを検出することが望ましい。そして、起動時には、ＤフリップフロップＤ−ＦＦを介して、共振周波数Ｆｒの半周期より充分短い幅のパルスを用いたパルス幅変調制御を行わせ、平滑コンデンサＣｏをある電圧まで初期充電した後に位相変調制御や周波数変調制御に切り替えることで、上述した逆回復の発生を防止し、ＭＯＳＦＥＴを保護することができる。
【００５２】
なお、図４、図９、図１３に示した制御装置Ｃｏｎｔの第１〜第３実施例は、アナログ回路によって実現してもよいし、同様の機能を持つディジタル制御手段により実現してもよい。
【産業上の利用可能性】
【００５３】
本発明は、ハイブリッド自動車や電気自動車等のバッテリを充電する車載用充電装置を始めとして、所定の直流電圧を得るための各種の共振形ＤＣ−ＤＣコンバータに適用することができる。
【符号の説明】
【００５４】
Ｅｄ：直流電源
Ｑ１，Ｑ２，Ｑ３，Ｑ４：ＭＯＳＦＥＴ
Ｌｒ：インダクタ
Ｃｒ，Ｃｏ：コンデンサ
Ｔｒ：トランス
Ｎｐ：１次巻線
Ｎｓ：２次巻線
Ｄ１，Ｄ２，Ｄ３，Ｄ４：ダイオード
Ｒａ，Ｒｂ：抵抗
ＬＩＭ１，ＬＩＭ２：リミッタ
ＩＮＴ１：積分器
ＣＭＰ１，ＣＭＰ２：コンパレータ
Ｔ−ＦＦ：Ｔフリップフロップ
Ｄ−ＦＦ：Ｄフリップフロップ
ＸＯＲ１：エクスクルーシブオアゲート
ＡＮＤ１〜ＡＮＤ７：アンドゲート
ＯＲ１〜ＯＲ４：オアゲート
ＮＯＴ１，ＮＯＴ２：ノットゲート
ＮＯＲ１：ノアゲート
ＤＴ１〜ＤＴ４：オンディレイ回路
Ｃｏｎｔ：制御装置
ＣＴ：電流検出器
１１：周波数変調回路
２１：パルス幅変調回路
３１，３２，３３：パルス分配回路
４１：位相変調回路
５１：位相変調・パルス幅変調切替回路
５１ａ：状態判別回路
１００：主回路
【図１】
0005928913.tif 000002
【図２】
0005928913.tif 000003
【図３】
0005928913.tif 000004
【図４】
0005928913.tif 000005
【図５】
0005928913.tif 000006
【図６】
0005928913.tif 000007
【図７】
0005928913.tif 000008
【図８】
0005928913.tif 000009
【図９】
0005928913.tif 000010
【図１０】
0005928913.tif 000011
【図１１】
0005928913.tif 000012
【図１２】
0005928913.tif 000013
【図１３】
0005928913.tif 000014
【図１４】
0005928913.tif 000015
【図１５】
0005928913.tif 000016
【図１６】
0005928913.tif 000017
【図１７】
0005928913.tif 000018
【図１８】
0005928913.tif 000019
【図１９】
0005928913.tif 000020