(57)【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の端部に接続された走査線接続パッドと、前記信号線の端部に接続された信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線接続パッドと前記共通配線リングとの間に接続された第１の保護ダイオードと、前記信号線接続パッドと前記共通配線リングとの間に接続された第２の保護ダイオードと、前記共通配線リングと接続された外部電圧印加パッドと、を有するＸ線平面検出器用ＴＦＴアレイ基板を製造するパネル製造工程と、
前記外部電圧印加用パッドと前記信号線接続パッドとに基準バイアス電圧を印加し、前記走査線接続パッドに前記薄膜トランジスタをＯＮする信号を印加し、前記信号線を流れる電気信号を前記信号線接続パッドから読み出して前記Ｘ線平面検出器用ＴＦＴアレイ基板を検査する検査工程と、
を具備することを特徴とするＸ線平面検出器の製造方法。
【請求項２】
前記パネル製造工程において、
前記走査線の両側の端部のそれぞれには、前記走査線接続パッドが接続され、前記走査線の両端部側において、前記走査線接続パッドと前記共通配線リングとの間には前記第１の保護ダイオードが接続され、
前記信号線の両側の端部のそれぞれには、前記信号線接続パッドが接続され、前記信号線の両端部側において、前記信号線接続パッドと前記共通配線リングとの間には前記第２の保護ダイオードが接続され、
前記検査工程において、
１つの前記信号線を流れる電気信号を前記信号線接続パッドから読み出すことを特徴とする請求項１に記載のＸ線平面検出器の製造方法。
【請求項３】
前記パネル製造工程において、
前記信号線の一方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部と、前記信号線の他方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部とに、前記共通配線の電気抵抗よりも低い電気抵抗を有する接続配線を接続することを特徴とする請求項２に記載のＸ線平面検出器の製造方法。
【請求項４】
前記パネル製造工程において、
前記第１の保護ダイオードと前記共通配線リングとの接続部と、前記第１の保護ダイオードに隣接する前記第２の保護ダイオードと前記共通配線リングとの接続部と、の間における前記共通配線リングの電気抵抗を、前記共通配線リングの他の部分の電気抵抗よりも高くすることを特徴とする請求項１ないし請求項３のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項５】
前記パネル製造工程において、
前記第１の保護ダイオード、および前記第２の保護ダイオードは、互いに極性が逆で並列接続された対として設けられることを特徴とする請求項１ないし請求項４のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項６】
前記検査工程において、
前記基準バイアス電圧は前記検査工程で読み出す電気信号の増幅回路に与えるバイアス電圧と同じとされることを特徴とする請求項１ないし請求項５のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項７】
前記パネル製造工程において、
前記外部電圧印加用パッドは、前記信号線の両端部側において、前記信号線接続パッドの近傍に設けられることを特徴とする請求項１ないし請求項６いずれか１項に記載のＸ線平面検出器の製造方法。
【請求項８】
前記パネル製造工程において、
前記外部電圧印加用パッドは、前記第２の保護ダイオードと前記共通配線リングとの接続部を挟んで両側に設けられることを特徴とする請求項１ないし請求項７のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項９】
前記検査工程の後に前記複数の画素を覆う蛍光体層を形成する蛍光体形成工程をさらに具備することを特徴とする請求項１ないし請求項８のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項１０】
前記Ｘ線平面検出器用ＴＦＴアレイ基板を前記信号線パッドと前記共通配線リングとの間、および前記走査線パッドと前記共通配線リングとの間で切断して切り出すパネル切断工程をさらに具備することを特徴とする請求項１ないし請求項９のいずれか１項に記載のＸ線平面検出器の製造方法。
【請求項１１】
絶縁基板と、
前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、
前記複数の画素のそれぞれの行に対して設けられた走査線と、
前記複数の画素のそれぞれの列に対して設けられた信号線と、
前記走査線の両側の端部のそれぞれに接続された走査線接続パッドと、
前記信号線の両側の端部のそれぞれに接続された信号線接続パッドと、
前記複数の画素を囲む共通配線リングと、
前記走査線の両端部側において、前記走査線接続パッドと前記共通配線リングとの間に接続された第１の保護ダイオードと、
前記信号線の両端部側において、前記信号線接続パッドと前記共通配線リングとの間に接続された第２の保護ダイオードと、
前記共通配線リングと接続された外部電圧印加パッドと、
前記信号線の一方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部と、前記信号線の他方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部と、に接続され、前記共通配線リングの電気抵抗よりも低い電気抵抗を有する接続配線と、
を具備することを特徴とするＸ線平面検出器用ＴＦＴアレイ基板。
【請求項１２】
前記第１の保護ダイオードと前記共通配線リングとの接続部と、前記第１の保護ダイオードに隣接する前記第２の保護ダイオードと前記共通配線リングとの接続部と、の間の前記共通配線リングの電気抵抗は、前記共通配線リングの他の部分の電気抵抗よりも高いことを特徴とする請求項１１に記載のＸ線平面検出器用ＴＦＴアレイ基板。
【請求項１３】
請求項１１または１２に記載のＸ線平面検出器用ＴＦＴアレイ基板における、走査線の一方の端部側に接続された走査線接続パッドと、前記走査線の他方の端部側に接続された前記走査線接続パッドと、の間、且つ、信号線の一方の端部側に接続された信号線接続パッドと、前記信号線の他方の端部側に接続された前記信号線接続パッドと、の間の部分と、
前記Ｘ線平面検出器用ＴＦＴアレイ基板に設けられた複数の画素を覆う蛍光体層と、
を具備することを特徴とするＸ線平面検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、Ｘ線平面検出器の製造方法、Ｘ線平面検出器用ＴＦＴアレイ基板、およびＸ線平面検出器に関する。
【背景技術】
【０００２】
近年、医療分野において、患者は複数の医療機関を利用する事が一般的である。このような場合、他の医療機関のデータが無いと的確な治療行為が行えない可能性がある。そこで、治療を迅速かつ的確に行うために、患者の医療データをデータベース化する方向へと進んでいる。【０００３】
Ｘ線撮影の画像データについてもデータベース化の要求がある。それに伴って、Ｘ線撮影画像のデジタル化が望まれている。医用Ｘ線診断装置では、従来銀塩フィルムを使用して撮影してきた。銀塩フィルムに撮像された画像データをデジタル化するためには、撮影したフィルムを現像した後再度スキャナなどで走査する必要があり、手間と時間がかかっていた。【０００４】
最近は、１インチ程度のＣＣＤカメラを使用し、直接画像をデジタル化する方式が実現されている。しかし、たとえば肺の撮影をする場合、４０ｃｍ×４０ｃｍ程度の領域を撮影するため、光を集光する光学装置が必要であり、装置が大型化してしまう。【０００５】
これら２方式の問題を解決する方式として、アモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ  ＴＦＴ）を用いた間接変換方式のＸ線平面検出器が提案されている。このＸ線平面検出器は、入射したＸ線を蛍光体等で可視光線に変換し、変換した光を各画素の光電変換膜で電荷に変えるという間接変換方式のＸ線平面検出器である。【０００６】
Ｘ線平面検出器には、縦横の各辺に画素が数百個から数千個、アレイ状に配列されている。各画素は、ａ−ＳｉからなるスイッチングＴＦＴ、光電変換膜およびキャパシタで構成される。アレイ状に配列された画素は、ＴＦＴアレイとも呼ばれる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２９０１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
Ｘ線平面検出器に使用するＴＦＴアレイには、アレイ製作工程で発生する静電気に対する劣化、破壊を防止するために静電保護ダイオードが形成されている。他方、ＴＦＴアレイには種々の画素、配線の欠陥が存在するためにこれらを検出して不良であるアレイを除去する検査を実施する。不良アレイが次工程に投入された場合に工程及び次工程で使用される部品のロスが発生するため不良アレイの除去は必要である。しかし、保護ダイオード自体がリーク電流を有するため、検査の精度を落とし、不良品を流入させてしまう可能性がある。【０００９】
そこで、本実施形態は、Ｘ線平面検出器の製造途中のＴＦＴアレイの検査精度を向上させることを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、実施形態によれば、Ｘ線平面検出器の製造方法は、絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の端部に接続された走査線接続パッドと、前記信号線の端部に接続された信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線接続パッドと前記共通配線リングとの間に接続された第１の保護ダイオードと、前記信号線接続パッドと前記共通配線リングとの間に接続された第２の保護ダイオードと、前記共通配線リングと接続された外部電圧印加パッドと、を有するＸ線平面検出器用ＴＦＴアレイ基板を製造するパネル製造工程と、前記外部電圧印加用パッドと前記信号線接続パッドとに基準バイアス電圧を印加し、前記走査線接続パッドに前記薄膜トランジスタをＯＮする信号を印加し、前記信号線を流れる電気信号を前記信号線接続パッドから読み出して前記Ｘ線平面検出器用ＴＦＴアレイ基板を検査する検査工程と、を具備する。
【００１１】
また、実施形態によれば、Ｘ線平面検出器用ＴＦＴアレイ基板は、絶縁基板と、前記絶縁基板の表面に薄膜トランジスタおよび光電変換膜を含み二次元配列された複数の画素と、前記複数の画素のそれぞれの行に対して設けられた走査線と、前記複数の画素のそれぞれの列に対して設けられた信号線と、前記走査線の両側の端部のそれぞれに接続された走査線接続パッドと、前記信号線の両側の端部のそれぞれに接続された信号線接続パッドと、前記複数の画素を囲む共通配線リングと、前記走査線の両端部側において、前記走査線接続パッドと前記共通配線リングとの間に接続された第１の保護ダイオードと、前記信号線の両端部側において、前記信号線接続パッドと前記共通配線リングとの間に接続された第２の保護ダイオードと、前記共通配線リングと接続された外部電圧印加パッドと、前記信号線の一方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部と、前記信号線の他方の端部側に接続された前記第２の保護ダイオードと前記共通配線リングとの接続部と、に接続され、前記共通配線リングの電気抵抗よりも低い電気抵抗を有する接続配線と、を具備する。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態によるＸ線平面検出器の模式的斜視図である。
【図２】第１実施形態によるＸ線平面検出器の回路図である。
【図３】第１実施形態によるＴＦＴアレイの一部拡大断面図である。
【図４】第１実施形態によるＸ線平面検出器の増幅回路の回路図である。
【図５】第１実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【図６】第２実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【図７】第３実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【図８】第４実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【発明を実施するための形態】
【００１３】
以下、いくつかの実施形態によるＸ線平面検出器用ＴＦＴアレイを、図面を参照して説明する。なお、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
【００１４】
［第１実施形態］
図１は、第１実施形態によるＸ線平面検出器の模式的斜視図である。図２は、本実施形態によるＸ線平面検出器の回路図である。図３は、本実施形態によるＴＦＴアレイの一部拡大断面図である。図４は、本実施形態によるＸ線平面検出器の増幅回路の回路図である。
【００１５】
Ｘ線平面検出器１０は、二次元配列された複数の画素２０を有している。これらの画素２０は、縦横の各辺に数百個から数千個のアレイ状に配列されている。画素２０をガラス基板１１上にアレイ状に配列したものをＴＦＴアレイ２１と呼ぶ。各画素２０は、スイッチング素子である薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）４１、光電変換膜（ＰＤ：Photo Diode）４２、および、キャパシタ４３を有している。なお、キャパシタ４３を設ける代わりに、光電変換膜の容量および他の素子や配線の浮遊容量を用いてもよい。
【００１６】
光電変換膜４２には、バイアス電源５１からバイアス線５２を介して負のバイアス電圧が印加される。薄膜トランジスタ４１は、信号線５３および走査線５４に接続している。ゲートドライバ４７は、走査線５４を介して薄膜トランジスタ４１のオン／オフを制御する。信号線５３の終端は信号処理回路４８に接続している。
【００１７】
ＴＦＴアレイ２１の表面は、保護絶縁膜６７で覆われている。保護絶縁膜６７の一部には開口が形成されていて、バイアス線５２、信号線５３および走査線５４の端部に設けられた接続パッド２３，２４，２５などが露出している。保護絶縁膜６７の表面には、蛍光体６９の層が形成されている。蛍光体６９の表面は、ＡｌまたはＴｉＯ２の反射膜（図示せず）で覆われている。また、蛍光体６９および反射膜は、保護層（図示せず）で覆われている。
【００１８】
バイアス電源５１、ゲートドライバ４７および信号増幅回路４８は、たとえば回路基板２２上に設けられる。回路基板２２は、ＴＦＴアレイ２１の背面側に配置される。ＴＦＴアレイ２１と回路基板２２との間には、たとえば鉛製でＸ線を遮蔽する遮蔽板２６が配置される。ＴＦＴアレイ２１上の信号線５３、走査線５４およびバイアス線５２と、信号処理回路４８、ゲートドライバ４７およびバイアス電源５１との間は、信号線５３、走査線５４およびバイアス線５２上にそれぞれ設けられた接続パッド２３，２４，２５に接続されたフレキシブル基板９３によって電気的に結合されている。
【００１９】
信号処理回路４８は、リードアウトＩＣ８０と、差動増幅回路７０とＡＤ変換回路７１とを有している。リードアウトＩＣ８０は、積分アンプ８１とリセットサンプリング部８２と信号サンプリング部８３とリセットマルチプレクサ８４と信号マルチプレクサ８５とを有している。
【００２０】
積分アンプ８１は、信号線５３に接続されている。積分アンプ８１の信号線５３につながっていない方の入力端子８９には、基準バイアス電圧が印加される。積分アンプ８１には、リセットスイッチ８６が設けられている。積分アンプ８１は、リセットスイッチ８６が開状態のときに、信号線５３を流れる電荷を積分して出力する。
【００２１】
リセットサンプリング部８２と信号サンプリング部８３は、互いに並行に、積分アンプ８１の出力に接続されている。リセットサンプリング部８２および信号サンプリング部８３は、それぞれリセットサンプリングスイッチ８７および信号サンプリングスイッチ８８、並びに、リセットサンプリングキャパシタ９１および信号サンプリングキャパシタ９２が設けられている。
【００２２】
リセットマルチプレクサ８４は、差動増幅回路７０の一方の入力とリセットサンプリング部８２との間に設けられている。信号マルチプレクサ８５は、差動増幅回路７０の他方の入力と信号サンプリング部８３との間に設けられている。
【００２３】
図４において、積分アンプ８１およびリセットサンプリング部８２および信号サンプリング部８３は１つしか記載していないが、これらは、すべての信号線５３に対して設けられている。リセットマルチプレクサ８４および信号マルチプレクサ８５は、それぞれ１つのリセットサンプリング部８２および信号サンプリング部８３に接続されているが、実際には、複数の信号線５３に対して設けられたリセットサンプリング部８２および信号サンプリング部８３に接続されている。
【００２４】
Ｘ線が蛍光体６９に入射すると、蛍光体６９中のＸ線を照射された蛍光体が蛍光を発する。この蛍光は光電変換膜４２に入る。光電変換膜４２において、蛍光は電荷に変換される。光電変換膜４２には電圧が印加されているため、変換された電荷は画素２０毎の画素電極に引き寄せられ、画素電極を通してキャパシタ４３に蓄積される。
【００２５】
本実施形態は、蛍光膜を用いた間接変換型のＸ線平面検出器で説明するが、直接変換型のＸ線平面検出器においても同様の効果が得られる。直接変換型のＸ線平面検出器では、蛍光膜および反射膜は使用しないでフォトダイオードである光電変換膜４２でＸ線を直接電荷に変換する。この場合のｎ層、ｐ層は印加バイアスが正の場合には逆の順番となる。
【００２６】
ゲートドライバ４７で走査線５４を駆動し、１つの走査線５４に接続している１列のスイッチング用の薄膜トランジスタ４１をオンにすると、蓄積された電荷は信号線５３を通って信号処理回路４８に転送される。薄膜トランジスタ４１を用いて一画素２０毎に電荷を信号処理回路４８に入力し、その電荷信号はＣＲＴなどのディスプレイに表示できるような点順次信号に変換される。
【００２７】
ある走査線５４に接続された画素２０から画素値を読み出す場合、まず、積分アンプ８１のリセットスイッチ８６を閉の状態から開の状態に変化させる。これにより、積分アンプ８１がリセットされた状態から、リセットスイッチ８６が開となり積分が可能な状態となる。この際、走査線５４に与えられるゲート信号はＯＦＦ、すなわち、各画素２０の薄膜トランジスタ４１は開の状態であり、各画素２０の画素値はキャパシタ４３に保持されたままである。
【００２８】
次に、リセットサンプリング部８２のリセットサンプリングスイッチ８７を閉にし、所定の時間が経過した後に開にして、リセット信号をサンプリングする。これにより、リセットサンプリングキャパシタ９１に、リセット状態の信号がサンプリングされ、ホールドされる。
【００２９】
このようにしてリセットサンプリングが完了した後、１本の走査線５４にＯＮ信号を与える。これにより、その走査線５４に接続された薄膜トランジスタ４１が閉状態となり、キャパシタ４３に保持された電荷が積分アンプ８１で積分される。画素値のサンプリングに十分な時間が経過した後、ゲート信号をＯＦＦとする。これにより、積分アンプ８１のキャパシタに画素値に対応した電荷が蓄積される。
【００３０】
画素２０のキャパシタ４２に蓄積された電荷の積分が終了した後、信号サンプリング部８３の信号サンプリングスイッチ８８を閉にし、さらに所定の時間が経過した後に開にする。これにより、信号サンプリング部８３の信号サンプリングキャパシタ９２に画素値に対応した電圧がサンプリングされその電圧がホールドされる。
【００３１】
このようにして、各信号線５３に接続されたリセットサンプリング部８２および信号サンプリング部８３にリセット信号および画素値信号の積分値がサンプリングされる。各信号線５３に接続されたリセットサンプリング部８２および信号サンプリング部８３にサンプリングされたリセット信号および画素値信号は、順次、リセットマルチプレクサ８４および信号マルチプレクサ８５によって差動増幅回路７０に伝達される。差動増幅回路７０は、リセット信号と画素値信号との差分を演算する。差動増幅回路７０によってアナログ演算された演算結果は、ＡＤ変換回路７１に伝達され、デジタル値に変換される。デジタル値に変換された演算結果は、外部の機器に伝達され、たとえば画面上に表示される。
【００３２】
画素２０に入射する光の量によって、発生する電荷量が異なり、増幅回路の出力振幅は変化する。そして、増幅回路の出力信号をＡ／Ｄ変換でデジタル信号とすることで、直接デジタル画像にすることができる。画素２０が配列された画素領域は、ＴＦＴアレイ２１であるから、薄型、大画面のものが製作可能である。
【００３３】
図５は、本実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【００３４】
次に、図１ないし図５を用いて、このＸ線平面検出器の製造方法について説明する。Ｘ線平面検出器の製造の際には、まず、Ｘ線平面検出器用ＴＦＴアレイ基板３０を作成する。
【００３５】
このＸ線平面検出器用ＴＦＴアレイ基板３０は、ＴＦＴアレイ２１のガラス基板１１（図１参照）よりも大きなガラス板３１を有している。このガラス板３１上に、ＴＦＴアレイ２１を構成する信号線５３、走査線５４などの配線や、薄膜トランジスタ４１、光電変換膜４２、キャパシタ４３などの素子が形成される。信号処理回路４８に接続される接続パッド２３（信号線接続パッド）の反対側の信号線５３の端部にもパッド２７が設けられる。ゲートドライバ４７に接続される接続パッド２４（走査線接続パッド）の反対側の走査線５４の端部にもパッド２８が設けられる。
【００３６】
ガラス板３１上には、ＴＦＴアレイ２１となる部分の外周には、静電気保護用の保護ダイオード３４が設けられる。互いに極性が逆となるように並列に接続された２つの保護ダイオード３４が対となり、この保護ダイオード３４の対がそれぞれの信号線５３および走査線５４の両側に設けられている。ダイオード３４の信号線５３および走査線５４に対して反対側は、共通配線リング３２に接続されている。共通配線リング３２は、ＴＦＴアレイ２１となる部分および保護ダイオード３４の外周を囲んでいる。なお、保護ダイオードはダイオード特性を示せば通常のｐｎまたはｐｉｎのダイオードでもよく、またＴＦＴをダイオード接続したものでもよい。保護ダイオードの回路は、一対の逆接続ダイオードをさらに組み合わせて保護効果を強化した回路構成でもよい。
【００３７】
共通配線リング３２には、外部電圧印加用パッド３３が設けられている。外部電圧印加用パッド３３は、信号処理回路４８に接続される側とは反対側で信号線５３に接続された保護ダイオード３４の近傍で、これらの保護ダイオード３４と共通配線リング３２との接続部を挟んで２か所に設けられる。つまり、外部電源印加用パッド３３は、信号線５３の同じ側、すなわち図５における上側の保護ダイオード３４と共通配線リング３２との接続部と、走査線５４の同じ側、すなわち図５における左側あるいは右側のどちらかの保護ダイオード３４と共通配線リング３２との接続部との間に接続されている。共通配線リング３２には、配線抵抗３５が存在する。
【００３８】
Ｘ線平面検出器用ＴＦＴアレイ基板３０の製造の際、まず、ガラス板３１上に金属を堆積させ、その金属の一部をエッチングによって除去して、薄膜トランジスタ４１のゲート電極１２となるパターンが形成される。次に、プラズマＣＶＤ法により、絶縁膜１３としてＳｉＮｘが堆積される。
【００３９】
さらに、その表面に、アンドープａ−Ｓｉ１層１４、ｎ型不純物を導入したアモルファスシリコン（ｎ＋ａ−Ｓｉ）層１５を堆積する。次に、積層したｎ＋ａ−Ｓｉ層１５およびアンドープａ−Ｓｉ層１４をエッチングし、ａ−Ｓｉの島を形成する。
【００４０】
次に、画素エリア内外のコンタクト部に対応する領域の絶縁膜１３をエッチングしコンタクトホールを形成する。この上に、Ｍｏを約５０ｎｍ、Ａｌを約３５０ｎｍ、そして更にＭｏを約２０ｎｍ〜約５０ｎｍスパッタして積層し、補助電極１８や信号線４５、その他の配線を形成する。
【００４１】
次に、さらにＳｉＮｘを堆積して保護膜１７を形成する。その後、画素電極、ｎ＋ａ−Ｓｉ層６２、ａ−Ｓｉ層１６、ｐ型不純物を導入したアモルファスシリコン（ｐ＋ａ−Ｓｉ）層６３を順次堆積し、表面にＩＴＯ層６４を成膜し、フォトダイオード（ＰＤ）を形成する。このフォトダイオードが光電変換膜４２となる。
【００４２】
さらに、これらの表面にＳｉＮで保護膜６５，６６を順次形成し、光電変換膜４２とのコンタクトホールを形成する。この上にＡｌでバイアス線５２を形成し、光電変換膜４２の上部電極であるＩＴＯ層６４とコンタクトさせる。
【００４３】
次に、これらの表面に保護絶縁膜６７を形成し、接続パッド２３，２４，２５やその他のパッド２７，２８および外部電圧印加用パッド３３部分にコンタク用のホールを形成する。
【００４４】
共通配線リング３２は、ゲート電極１２の形成と同じ工程内で金属をパターニングして形成される。また、保護ダイオード３４は、薄膜トランジスタ４１の製造と同じ工程内で半導体を積層して形成される。このように共通配線リング３２および保護ダイオード３４をＸ線検出器用ＴＦＴアレイ基板３０の製造の早い段階で製造することにより、その後の工程での静電気の影響を低減できる。
【００４５】
このようなＸ線平面検出器用ＴＦＴアレイ基板３０を製造した後、ＴＦＴアレイ２１となる部分の検査を行う。この検査の際には、プローブまたは他の手段により外部電圧印加用パッド３３に基準バイアス電圧を印加する。
【００４６】
また、信号処理回路４８に接続される接続パッド２３の反対側のパッド２７に、所定の基準バイアス電圧が印加される。基準バイアス電圧とは、信号処理回路４８の積分アンプ８１の信号線５３につながっていない方の入力端子８９に印加されるバイアス電圧である。この基準バイアス電圧は、たとえば１．５Ｖである。信号処理回路４８に接続される接続パッド２３には、プローブその他の手段で、信号処理回路４８と同等の信号読出回路（図示せず）が接続される。
【００４７】
この状態で、走査線５４の両端の接続パッド２４およびパッド２８の間に、所定の電圧を印加する。この所定の電圧は、Ｘ線平面検出器１０の駆動電圧またはそれに近い電圧で薄膜トランジスタ４１の逆バイアスのリーク電流が十分小さくなる電圧を選択すればよく、たとえば９Ｖを印加する。これにより、ＴＦＴアレイ２１上のキャパシタ４３から接続パッド２３を介して電荷信号が信号読出回路に送られる。その電荷信号によって、ＴＦＴアレイ２１上の薄膜トランジスタ４１などの素子の健全性が確認される。
【００４８】
ＴＦＴアレイ２１の検査の際、共通配線リング３２に電圧を印加しないと、ＴＦＴアレイ２１の外周に配置された静電気保護用の保護ダイオード３４にはリーク電流が流れる。このリーク電流は、信号読出回路に送られる検出信号値を変化させ、検査精度が悪化する。特に、微弱な電荷信号を取り扱うＸ線平面検出器では、その悪化が顕著である。
【００４９】
この保護ダイオード３４のリーク電流は、保護ダイオード３４に印加する電圧を小さくすることにより減少させることができる。本実施形態では、共通配線リング３２に基準バイアス電圧を印加しているため、保護ダイオード３４の両端にはほぼ同一の電圧が印加される。つまり、保護ダイオード３４に印加される電圧はほぼゼロとなる。これにより保護ダイオード３４に流れる電流は、ほぼゼロまたは非常に小さな値となる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
【００５０】
このようにしてＴＦＴアレイ２１の健全性が確認された後、信号線５３の両端に設けられた接続パッド２３およびパッド２７と保護ダイオード３４との間、並びに、走査線５４の両側に設けられた接続パッド２４およびパッド２８との間で、ガラス板３１を配線などとともに切断する。このようにして、ガラス板３１からＴＦＴアレイ２１を切り出す。
【００５１】
このようにして形成されたＴＦＴアレイ２１の表面に、ＣｓＩ；Ｔｌの蛍光膜を成膜またはＧＯＳの粉末シートを積層して蛍光体６９を形成する。さらに蛍光体６９の表面に、ＡｌまたはＴｉＯ２で反射膜を形成し、最上部に保護層を形成する。保護層を形成した後、回路基板２２などと接続し、筐体（図示せず）に収めてＸ線平面検出器１０が完成する。蛍光体６９は、上述の例に限定されず他の蛍光物質を用いてもよい。
【００５２】
このように、本実施の形態によれば、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。その結果、不良のＴＦＴアレイ２１が次工程に流れる可能性を小さくすることができる。
【００５３】
［第２実施形態］
図６は、第２実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【００５４】
本実施形態Ｘ線平面検出器用ＴＦＴアレイ基板３０は、第１実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０（図５参照）に外部電圧印加用パッド３３を追加したものである。本実施形態では、外部電圧印加用パッド３３は、信号線５３の一方のパッド２７側に設けられた保護ダイオード３４と共通配線リング３２との接続部を挟む位置の２か所だけでなく、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部を挟む２か所にも設けられている。
【００５５】
検査時には、いずれの外部電圧印加用パッド３３にも所定の基準バイアス電圧が印加される。信号線５３の一方のパッド２７側に設けられた保護ダイオード３４と共通配線リング３２との接続部と、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部との一方に所定の基準バイアス電圧を印加した場合、共通配線リング３２の配線抵抗３５の存在によって、これらの信号線５３の両側での共通配線リング３２の電位が異なってしまう場合がある。
【００５６】
しかし、本実施形態では、信号線５３の両側で共通配線リング３２に所定の基準バイアス電圧を印加しているため、信号線５３の両側での共通配線リング３２の電位をほぼ一定とすることができる。その結果、保護ダイオード３４に流れるリーク電流をさらに低下させることができる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
【００５７】
また、信号線５３の端部の接続パッド２３およびパッド２７に印加する電圧と、走査線５４の端部の接続パッド２４およびパッド２８に印加する電圧は異なる。このため、信号処理部のアンプに印加する電圧に影響を与える。
【００５８】
そこで、信号線５３の両側に設けられたそれぞれの保護ダイオード３４の群に接続する部分、および、走査線５４の両側に設けられたそれぞれの保護ダイオード３４の群に接続する部分では共通配線リング３２を低抵抗とし、信号線５３側の保護ダイオード３４との接続部分および走査線５４側の保護ダイオード３４との接続部分では共通配線リング３２を高抵抗としてもよい。つまり、信号線５３の同じ側に設けられた接続パッド２３およびパッド２７の群の内側、並びに、走査線５４の同じ側に設けられた接続パッド２４およびパッド２８の群の内側では共通配線リング３２配線抵抗を小さくし、群間の接続部分での共通配線リング３２の配線抵抗を高くする。
【００５９】
これは、単位長当たりの配線抵抗をパッド群内よりパッド群間を高くすることにより実現できる。たとえば低抵抗配線はＡｌなどの低抵抗金属で形成し、高抵抗配線はＩＴＯなどの透明電極で形成すればよい。
【００６０】
［第３実施形態］
図７は、第３実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【００６１】
本実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０は、第１実施形態のＸ線平面検出器用ＴＦＴアレイ基板３０（図５参照）に接続配線３６を追加したものである。この接続配線３６は、外部電圧印加用パッド３３との接続部の近傍で共通配線リング３２に接続し、信号線５３と信号処理回路４８（図１参照）との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部の近傍で共通配線リング３２に接続している。この接続配線３６の電気抵抗は、たとえば比抵抗が小さな金属などを用いて、共通配線リング３２に存在する配線抵抗３５よりも小さくなるようにする。接続配線３６での電位降下は、１Ｖ以下にすることが望ましい。
【００６２】
このようなＸ線平面検出器用ＴＦＴアレイ基板３０を用いた場合、検査時に外部電圧印加用パッド３３に所定の基準バイアス電圧を印加すると、信号線５３と信号処理部との接続部となる接続パッド２３側に設けられた保護ダイオード３４と共通配線リング３２との接続部の電位も外部電圧印加用パッド３３とほぼ同じになる。その結果、保護ダイオード３４に流れるリーク電流をさらに低下させることができる。したがって、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。
【００６３】
また、検査時に基準バイアス電圧を印加するためのプローブおよび回路を信号線５３の一方の端部側分のみとすることができるため、第２実施形態に比べて、検査装置などのコストを削減することができる。
【００６４】
［第４実施形態］
図８は、第４実施形態によるＸ線平面検出器用ＴＦＴアレイ基板の模式的回路図である。
【００６５】
本実施形態は、第２実施形態と外部電圧印加用パッド３３の位置が異なっている。本実施形態において、信号線５３上に設けられた接続パッド２３は、直線状に配列されている。外部電圧印加用パッド３３は、信号線５３上に設けられた接続パッド２３の配列の両端に接続パッド２３と同じ直線状に並ぶように配置されている。したがって、ＴＦＴアレイ２１を切り出した後の製品中に、外部電源印加用パッド３３が残存することとなる。
【００６６】
また、外部電圧印加用パッド３３と共通配線リング３２との間の一部は、切り出されるＴＦＴアレイ２１内に残存することとなるため、信号線５３などとは異なる材料で配線することは困難である。このため、外部電圧印加用パッド３３と共通配線リング３２との間は、抵抗を介して接続されることとなる。このため、若干の電圧降下が生じるが、その電圧降下の大きさはダイオード３４のしきい電圧よりも低くすることができるため、実質的に、検査に影響を与えない。
【００６７】
このようなＸ線平面検出器であっても、Ｘ線平面検出器の検査工程での検査精度を向上させることができる。その結果、不良のＴＦＴアレイ２１が次工程に流れる可能性を小さくすることができる。
【００６８】
また、外部電圧印加用パッド３３を信号線５３上に設けられた接続パッド２３と同じ直線状に配列しておくことにより、検査用プローブを簡単に接触させることができる。その結果、検査が容易になる。
【００６９】
接続パッド２３は、信号を処理するＩＣの処理ビット数毎に群を形成している場合が多い。隣り合う群の間にはある程度の隙間が形成されている。このような群をなす接続パッド２３の配列の両側に外部電源印加用パッド３３を設けてもよい。
【００７０】
さらに外部電圧印加用パッド３３から信号線５３に沿って端部が開放された配線が延びていてもよい。このような配線を設けることにより、信号線５３を通って画素２０から伝達される信号に外部の影響によりノイズが含まれる可能性が低減される。
【００７１】
［他の実施の形態］
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１０…Ｘ線平面検出器、１１…ガラス基板、１２…ゲート電極、１３…絶縁膜、１４…アンドープａ−Ｓｉ層、１５…ｎ＋ａ−Ｓｉ層、１７…保護膜、１８…補助電極、２０…画素、２１…ＴＦＴアレイ、２２…回路基板、２３…接続パッド、２４…接続パッド、２５…接続パッド、２６…遮蔽板、２７…パッド、２８…パッド、３０…Ｘ線平面検出器用ＴＦＴアレイ基板、３１…ガラス板、３２…共通配線リング、３３…外部電圧印加用パッド、３４…保護ダイオード、３５…配線抵抗、３６…接続配線、４１…薄膜トランジスタ、４２…光電変換膜、４３…キャパシタ、４７…ゲートドライバ、４８…信号処理部、５１…バイアス電源、５２…バイアス線、５３…信号線、５４…走査線、６２…ｎ＋ａ−Ｓｉ層、６３…ｐ＋ａ−Ｓｉ層、６４…ＩＴＯ層、６５…保護膜、６６…保護膜、６７…保護絶縁膜、６９…蛍光体、７０…差動増幅回路、７１…ＡＤ変換回路、８０…リードアウトＩＣ、８１…積分アンプ、８２…リセットサンプリング部、８３…信号サンプリング部、８４…リセットマルチプレクサ、８５…信号マルチプレクサ、８６…リセットスイッチ、８７…リセットサンプリングスイッチ、８８…信号サンプリングスイッチ、９１…リセットサンプリングキャパシタ、９２…信号サンプリングキャパシタ
【図１】
0006017542.tif 000002
【図２】
0006017542.tif 000003
【図３】
0006017542.tif 000004
【図４】
0006017542.tif 000005
【図５】
0006017542.tif 000006
【図６】
0006017542.tif 000007
【図７】
0006017542.tif 000008
【図８】
0006017542.tif 000009