(57)【特許請求の範囲】
【請求項１】
バイアス電圧を出力する電圧出力回路と、該電圧出力回路の出力側と接地との間に接続した過電圧保護素子と、前記電圧出力回路の出力側にアノードを接続したダイオードおよび該ダイオードのカソードと接地間に接続したキャパシタを有するローパスフィルタとを備え、該ローパスフィルタの前記ダイオードのカソードと前記キャパシタとの共通接続点を容量性負荷が接続される出力端子に接続してなることを特徴とする容量性負荷バイアス回路。
【請求項２】
請求項１に記載の容量性負荷バイアス回路において、
前記キャパシタに直列に減流抵抗を接続したことを特徴とする容量性負荷バイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳマイクロフォン、タッチパネル等の容量性負荷にバイアス電圧を供給するための容量性負荷バイアス回路に関する。
【背景技術】
【０００２】
ＭＥＭＳマイクロフォンにバイアス電圧を供給する際は、そのバイアス電圧は音声帯域で低ノイズでなければならず、そのために一般的にはバイアス電圧の供給路にローパスフィルタが挿入される（例えば、特許文献１）。そして、そのローパスフィルタのカットオフ周波数は音声帯域の信号成分を完全にカットする必要から数Ｈｚに設定される。このカットオフ周波数を実現するためには、そのローパスフィルタを半導体集積回路に内蔵する場合は、ローパスフィルタを構成するキャパシタの容量値は最大でもｐＦのオーダーにならざるを得ないので、抵抗の値はＧΩのオーダーにする必要がある。そこで、この高い抵抗値を実現するために、通常の抵抗ではなく、ダイオードの平衡状態の抵抗が使用される。
【０００３】
図４に従来の容量性負荷バイアス回路１０Ｄを示す。１１はチャージポンプ等で構成された一定値のバイアス電圧を出力する電圧出力回路、１３は抵抗としてのダイオードＤ１とキャパシタＣ１とからなるカットオフ周波数が数Ｈｚのローパスフィルタ、１２は１又は複数個を並列接続したＭＯＳトランジスタ等からなるＥＳＤ（静電気放電）対策用の過電圧保護素子、１４は出力端子、１５は出力端子１４に接続されたＭＥＭＳマイクロフォン、１６は増幅器、Ｒ２は抵抗である。ダイオードＤ１は、図５に示すように、容量性負荷バイアス回路１０Ｄの通常動作時に流れる小電流で高抵抗を示すので、この抵抗をフィルタ抵抗として使用している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５３９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、過電圧保護素子１２にはリーク電流が通常流れ、そのリーク電流は過電圧保護素子１２のＥＳＤ耐性が大きいほど大きくなる。この大きなリーク電流は電圧出力回路１１からローパスフィルタ１３のダイオードＤ１を流れるので、図５に示すように、そのダイオードＤ１の抵抗値が小さくなって、ローパスフィルタ１３のカットオフ周波数が高くなり、出力端子１４に電圧出力回路１１で発生した音声帯域のノイズ成分が出力し、ＭＥＭＳマイクロフォン１５の特性を悪化させる恐れがある。
【０００６】
本発明の目的は、過電圧保護素子にリーク電流が流れても、そのリーク電流がダイオードを使用したローパスフィルタに流れないようにして、そのローパスフィルタのカットオフ周波数が変動しないようにした容量性負荷バイアス回路を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明の容量性負荷バイアス回路は、バイアス電圧を出力する電圧出力回路と、該電圧出力回路の出力側と接地との間に接続した過電圧保護素子と、前記電圧出力回路の出力側にアノードを接続したダイオードおよび該ダイオードのカソードと接地間に接続したキャパシタを有するローパスフィルタとを備え、該ローパスフィルタの前記ダイオードのカソードと前記キャパシタとの共通接続点を容量性負荷が接続される出力端子に接続してなることを特徴とする。
請求項２にかかる発明は、請求項１に記載の容量性負荷バイアス回路において、前記キャパシタに直列に減流抵抗を接続したことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電圧出力回路の出力側と接地との間に過電圧保護素子を接続しているので、その過電圧保護素子に電圧出力回路からリーク電流が流れても、そのリーク電流はローパスフィルタには流れないので、そのローパスフィルタのカットオフ周波数が変動することはなく、電圧出力回路で発生した不要なノイズ成分をそのローパスフィルタで完全にカットすることができる。また、過電圧保護素子のリーク電流がローパスフィルタのカットオフ周波数に影響を及ばさないことから、その過電圧保護素子の耐性を向上させるべくその面積を大きくする、つまり過電圧保護素子の並列接続数を多くすることができる。また、そのローパスフィルタのキャパシタに直列に減流抵抗を接続することで、出力端子に過電圧が印加した際にそのキャパシタに流れる過電流を減流させることができ、出力端子から離れた箇所に過電圧保護素子を接続したことによるキャパシタの破壊を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例の容量性負荷バイアス回路の回路図である。
【図２】本発明の第２の実施例の容量性負荷バイアス回路の回路図である。
【図３】本発明の第３の実施例の容量性負荷バイアス回路の回路図である。
【図４】従来の容量性負荷バイアス回路の回路図である。
【図５】ダイオードの電流／電圧特性図である。
【発明を実施するための形態】
【００１０】
＜第１の実施例＞
図１に本発明の第１の実施例の容量性負荷バイアス回路１０Ａを示す。本実施例では、過電圧保護素子１２を、電圧出力回路１１とローパスフィルタ１３の間、つまり電圧出力回路１１の出力側と接地との間に接続している。
【００１１】
本実施例では、通常動作時に過電圧保護素子１２にリーク電流が流れる場合、そのリーク電流は電圧出力回路１１から過電圧保護素子１２に直接流れ、ローパスフィルタ１３には流れない。このため、ローパスフィルタ１３のダイオードＤ１に流れる電流はリーク電流の影響を受けることがないので、その抵抗値が低下することはなく、そのローパスフィルタ１３のカットオフ周波数が設定値から上昇することはない。
【００１２】
なお、過電圧保護素子１２は、外部に晒される出力端子１４に静電気放電の過電圧が印加した際に導通し過電流を吸収して内部回路（この場合は電圧出力回路１１）を保護するものであり、従来では出力端子１４に直接接続されていたので、その機能を十分発揮できた。一方、本実施例は出力端子１４と過電圧保護素子１２との間にローパスフィルタ１３が介在することになるが、過電圧保護素子１２の導通電圧はローパスフィルタ１３のダイオードＤ１やキャパシタＣ１の耐圧に比べて十分低く設定されるので、出力端子１４に過電圧が印加した際でも、ローパスフィルタ１３が破壊される前に過電圧保護素子１２を動作させることが可能となる。
【００１３】
また本実施例では、この過電圧保護素子１２のリーク電流が問題とならないので、その過電圧保護素子として多数のトランジスタを並列接続して過電流を分散させＥＳＤ耐性を向上させることができる。
【００１４】
＜第２の実施例＞
図２に本発明の第２の実施例の容量性負荷バイアス回路１０Ｂを示す。本実施例では、第１の実施例において、そのローパスフィルタ１３のキャパシタＣ１に直列に抵抗Ｒ１を接続している。このように抵抗Ｒ１を接続すると、出力端子１４に過電圧が印加してキャパシタＣ１に過電流が流れる場合、その過電流を制限してキャパシタＣ１の保護を向上させることができる。この抵抗Ｒ１の抵抗値は数ｋΩ程度で十分であり、ＧΩオーダーの抵抗値を示すダイオードＤ１の抵抗値に比べてほぼ無視できる程度であるので、ローパスフィルタ１３のカットオフ周波数が実質的に変動することはない。
【００１５】
＜第３の実施例＞
図３に第３の実施例の容量性負荷バイアス回路１０Ｃを示す。本実施例では、ローパスフィルタ１３のダイオードＤ１に別ダイオードＤ２を逆並列接続している。このように、別のダイオードＤ２を逆並列接続すれば、ＭＥＭＳマイクロフォン１５やキャパシタＣ１から電圧出力回路１１の方向に流れる電流を吸収することができる。
【００１６】
＜その他の実施例＞
以上はＭＥＭＳマイクロフォン１５を負荷としてそこにバイアスを供給するバイアス回路１０Ａ〜１０Ｃについて説明したが、バイアスが必要な容量性負荷であれば、他の負荷についても同様に実施することができる。この場合、ローパスフィルタ１３のカットオフ周波数はその容量性負荷に応じて設定される。
【符号の説明】
【００１７】
１０Ａ〜１０Ｄ：容量性負荷バイアス回路、１１：電圧出力回路、１２：過電圧保護素子、１３：ローパスフィルタ、１４：出力端子、１５：ＭＥＭＳマイクロフォン、１６：増幅器
【図１】
0005970241.tif 000002
【図２】
0005970241.tif 000003
【図３】
0005970241.tif 000004
【図４】
0005970241.tif 000005
【図５】
0005970241.tif 000006