(57)【特許請求の範囲】
【請求項１】
半導体装置に内蔵されたカレントミラーを用いて監視対象の出力電流に応じたソース電流を生成するソース電流生成部と、
前記半導体装置に内蔵された定電流源を用いて一定のシンク電流を生成するシンク電流生成部と、
前記半導体装置に外付けされて前記ソース電流と前記シンク電流との差分電流により充放電されるキャパシタと、
前記半導体装置に内蔵されて前記キャパシタの充電電圧と所定の閾値電圧とを比較して過電流保護信号を生成するコンパレータと、
を有し、
前記ソース電流生成部は、複数チャンネルの出力電流毎に生成されるミラー電流を足し合わせて前記ソース電流を生成することを特徴とする過電流保護回路。
【請求項２】
前記カレントミラーは、カスケード型カレントミラーであることを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
前記コンパレータは、ヒステリシスコンパレータであることを特徴とする請求項１または請求項２に記載の過電流保護回路。
【請求項４】
放電制御信号に応じて前記キャパシタを放電する放電部をさらに有することを特徴とする請求項１〜請求項３のいずれか一項に記載の過電流保護回路。
【請求項５】
負荷に出力電流を供給するドライバアンプ回路と、
前記出力電流を監視対象として過電流保護信号を生成する請求項１〜請求項４のいずれか一項に記載の過電流保護回路と、
を有することを特徴とする負荷駆動装置。
【請求項６】
前記ドライバアンプ回路は、前記過電流保護信号に基づいて動作可否が制御されることを特徴とする請求項５に記載の負荷駆動装置。
【請求項７】
前記ドライバアンプ回路は、ＦＥＴ［field effect transistor］で形成されたＨブリッジ出力段を含むことを特徴とする請求項５または請求項６に記載の負荷駆動装置。
【請求項８】
前記ソース電流生成部は、前記Ｈブリッジ出力段の下側ＦＥＴに流れる前記出力電流をミラーして前記ソース電流を生成することを特徴とする請求項７に記載の負荷駆動装置。
【請求項９】
負荷に出力電流を供給するドライバアンプ回路と、
前記出力電流を監視対象として過電流保護信号を生成する過電流保護回路と、
を有し、
前記過電流保護回路は、
半導体装置に内蔵されたカレントミラーを用いて前記出力電流に応じたソース電流を生成するソース電流生成部と、
前記半導体装置に内蔵された定電流源を用いて一定のシンク電流を生成するシンク電流生成部と、
前記半導体装置に外付けされて前記ソース電流と前記シンク電流との差分電流により充放電されるキャパシタと、
前記半導体装置に内蔵されて前記キャパシタの充電電圧と所定の閾値電圧とを比較して過電流保護信号を生成するコンパレータと、
を含み、
前記ドライバアンプ回路は、ＦＥＴ［field effect transistor］で形成されたＨブリッジ出力段を含み、
前記ソース電流生成部は、前記Ｈブリッジ出力段の下側ＦＥＴに流れる前記出力電流をミラーして前記ソース電流を生成することを特徴とする負荷駆動装置。
【請求項１０】
前記ドライバアンプ回路は、前記Ｈブリッジ出力段をリニア駆動することを特徴とする請求項７〜請求項９のいずれか一項に記載の負荷駆動装置。
【請求項１１】
前記ドライバアンプ回路は、複数チャンネルの負荷毎に設けられていることを特徴とする請求項５〜請求項１０のいずれか一項に記載の負荷駆動装置。
【請求項１２】
前記複数チャンネルの負荷のうち、少なくとも一つはアクチュエータコイルであることを特徴とする請求項１１に記載の負荷駆動装置。
【請求項１３】
前記過電流保護回路は、前記複数チャンネルの負荷に各々供給される出力電流のうち、少なくとも前記アクチュエータコイルに供給される出力電流を監視対象とすることを特徴とする請求項１２に記載の負荷駆動装置。
【請求項１４】
前記過電流保護信号を外部出力するためのオープンドレイン出力回路をさらに有することを特徴とする請求項５〜請求項１３のいずれか一項に記載の負荷駆動装置。
【請求項１５】
光ディスクのリードまたはリード／ライトを行う光ピックアップと、
前記光ディスクを回転駆動するスピンドルモータと、
前記光ピックアップを前記光ディスクの半径方向に駆動するスレッドモータと、
前記光ディスクまたはディスクトレイを出し入れするローディングモータと、
請求項５〜請求項１４のいずれか一項に記載の負荷駆動装置と、
を有し、
前記負荷駆動装置は、前記光ピックアップのトラッキングサーボ用アクチュエータコイル及びフォーカスサーボ用アクチュエータコイル、前記スピンドルモータ、前記スレッドモータ、並びに、前記ローディングモータのうち、少なくとも一つを負荷として駆動することを特徴とすることを特徴とする光ディスク装置。
【請求項１６】
請求項１５に記載の光ディスク装置を有することを特徴とするカーオーディオ機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護回路、並びに、これを用いた負荷駆動装置、光ディスク装置、及び、カーオーディオ機器に関するものである。
【背景技術】
【０００２】
図１２は、過電流保護回路の一従来例を示す回路図である。本従来例の過電流保護回路２００は、負荷Ｌ（例えばアクチュエータコイル）に流れる出力電流Ｉｏを監視して過電流保護信号Ｓ１を生成する半導体集積回路であり、ソース電流生成部２０１と、シンク電流生成部２０２と、キャパシタ２０３と、コンパレータ２０４と、を有する。
【０００３】
ソース電流生成部２０１は、出力電流Ｉｏと抵抗２０１ａ及び２０１ｂの抵抗値（Ｒｘ及びＲｙ）に応じたソース電流Ｉｓｏｕｒｃｅ（＝（Ｒｘ／Ｒｙ）×Ｉｏ）を生成する。シンク電流生成部２０２は、所定の参照電圧Ｖｒｅｆと抵抗２０２ａの抵抗値（Ｒｚ）に応じたシンク電流Ｉｓｉｎｋ（＝Ｖｒｅｆ／Ｒｚ）を生成する。キャパシタ２０３は、ソース電流Ｉｓｏｕｒｃｅとシンク電流Ｉｓｉｎｋとの差分電流Ｉｃａｐ（＝Ｉｓｏｕｒｃｅ−Ｉｓｉｎｋ）によって充放電される。コンパレータ２０４は、キャパシタ２０３の充電電圧Ｖｃａｐと所定の閾値電圧Ｖｔｈとを比較して過電流保護信号Ｓ１を生成する。
【０００４】
本従来例の過電流保護回路２００において、負荷Ｌに流れる出力電流Ｉｏが過電流状態になると、ソース電流Ｉｓｏｕｒｃｅがシンク電流Ｉｓｉｎｋよりも大きくなり、それらの差分電流Ｉｃａｐによってキャパシタ２０３が充電される。そして、充電電圧Ｖｃａｐが閾値電圧Ｖｔｈを上回ると、過電流保護信号Ｓ１がローレベル（正常時の論理レベル）からハイレベル（異常時の論理レベル）に立ち上がる。
【０００５】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９２７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来例の過電流保護回路２００では、キャパシタ２０３のほかに、ソース電流生成部２０１の抵抗２０１ａ及び２０１ｂと、シンク電流生成部２０２の抵抗２０２ａをＩＣに外付けしなければならないので、外付け部品や外部端子の数が増大して基板実装面積の拡大やコストアップを招くという問題があった。特に、複数チャンネルの出力電流Ｉｏを各々監視する場合には、キャパシタ２０３と抵抗２０１ａ及び２０１ｂを各チャンネル毎に外付けする必要があるので、上記の問題がより顕著となっていた。
【０００８】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、外付け部品を削減することが可能な過電流保護回路、並びに、これを用いた負荷駆動装置、光ディスク装置、及び、カーオーディオ機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本明細書中に開示された過電流保護回路は、半導体装置に内蔵されたカレントミラーを用いて監視対象の出力電流に応じたソース電流を生成するソース電流生成部と、前記半導体装置に内蔵された定電流源を用いて一定のシンク電流を生成するシンク電流生成部と、前記半導体装置に外付けされて前記ソース電流と前記シンク電流との差分電流により充放電されるキャパシタと、前記半導体装置に内蔵されて前記キャパシタの充電電圧と所定の閾値電圧とを比較して過電流保護信号を生成するコンパレータと、を有する構成（第１の構成）とされている。
【００１０】
なお、第１の構成から成る過電流保護回路において、前記ソース電流生成部は、複数チャンネルの出力電流毎に生成されるミラー電流を足し合わせて前記ソース電流を生成する構成（第２の構成）にするとよい。
【００１１】
また、第１または第２の構成から成る過電流保護回路において、前記カレントミラーはカスケード型カレントミラーである構成（第３の構成）にするとよい。
【００１２】
また、第１〜第３いずれかの構成から成る過電流保護回路において、前記コンパレータは、ヒステリシスコンパレータである構成（第４の構成）にするとよい。
【００１３】
また、第１〜第４いずれかの構成から成る過電流保護回路は、放電制御信号に応じて前記キャパシタを放電する放電部をさらに有する構成（第５の構成）にするとよい。
【００１４】
また、本明細書中に開示された負荷駆動装置は、負荷に出力電流を供給するドライバアンプ回路と、前記出力電流を監視対象として過電流保護信号を生成する第１〜第５いずれかの構成から成る過電流保護回路と、を有する構成（第６の構成）とされている。
【００１５】
なお、第６の構成から成る負荷駆動装置において、前記ドライバアンプ回路は、前記過電流保護信号に基づいて動作可否が制御される構成（第７の構成）にするとよい。
【００１６】
また、第６または第７の構成から成る負荷駆動装置において、前記ドライバアンプ回路は、ＦＥＴ［field effect transistor］で形成されたＨブリッジ出力段を含む構成（第８の構成）にするとよい。
【００１７】
また、第８の構成から成る負荷駆動装置において、前記ソース電流生成部は、前記Ｈブリッジ出力段の下側ＦＥＴに流れる前記出力電流をミラーして前記ソース電流を生成する構成（第９の構成）にするとよい。
【００１８】
また、第８または第９の構成から成る負荷駆動装置において、前記ドライバアンプ回路は、前記Ｈブリッジ出力段をリニア駆動する構成（第１０の構成）にするとよい。
【００１９】
また、第６〜第１０いずれかの構成から成る負荷駆動装置において、前記ドライバアンプ回路は複数チャンネルの負荷毎に設けられている構成（第１１の構成）にするとよい。
【００２０】
また、第１１の構成から成る負荷駆動装置において、前記複数チャンネルの負荷のうち少なくとも一つはアクチュエータコイルである構成（第１２の構成）にするとよい。
【００２１】
また、第１２の構成から成る負荷駆動装置において、前記過電流保護回路は、前記複数チャンネルの負荷に各々供給される出力電流のうち、少なくとも前記アクチュエータコイルに供給される出力電流を監視対象とする構成（第１３の構成）にするとよい。
【００２２】
また、第６〜第１３いずれかの構成から成る負荷駆動装置は、前記過電流保護信号を外部出力するためのオープンドレイン出力回路をさらに有する構成（第１４の構成）にするとよい。
【００２３】
また、本明細書中に開示された光ディスク装置は、光ディスクのリードまたはリード／ライトを行う光ピックアップと、前記光ディスクを回転駆動するスピンドルモータと、前記光ピックアップを前記光ディスクの半径方向に駆動するスレッドモータと、前記光ディスクまたはディスクトレイを出し入れするローディングモータと、第６〜第１４いずれかの構成から成る負荷駆動装置とを有し、前記負荷駆動装置は、前記光ピックアップのトラッキングサーボ用アクチュエータコイル及びフォーカスサーボ用アクチュエータコイル、前記スピンドルモータ、前記スレッドモータ、並びに、前記ローディングモータのうち、少なくとも一つを負荷として駆動する構成（第１５の構成）とされている。
【００２４】
また、本明細書中に開示されたカーオーディオ機器は、第１５の構成から成る光ディスク装置を有する構成（第１６の構成）とされている。
【発明の効果】
【００２５】
本発明によれば、過電流保護回路の外付け部品を削減することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】モータドライバ装置の一構成例を示すブロック図
【図２】ミュート機能を説明するための論理値表
【図３】モータドライバ装置を搭載したカーオーディオ機器の外観図
【図４】過電流保護回路の概略構成図
【図５】過電流保護回路の一動作例を示すタイムチャート
【図６】過電流保護回路の一構成例を示す回路図
【図７】ソース電流生成部の一構成例を示す回路図
【図８】ドライバアンプ回路の一構成例を示す回路図
【図９】ＡＣＴＩＮとＶＩＯ＋／−との相関図
【図１０】ＡＣＴＩＮとＶＯ３＋／−との相関図
【図１１】ＰｏｗＶｃｃ２とＶＲＥＦとの相関図
【図１２】過電流保護回路の一従来例を示す回路図
【発明を実施するための形態】
【００２７】
＜モータドライバ装置＞
図１は、モータドライバ装置の一構成例を示すブロック図である。本構成例のモータドライバ装置１００は、４チャンネル（５入力４出力）のＢＴＬ［bridged transless］システムモータドライバＩＣであり、４チャンネル（ＣＨ１〜ＣＨ４）の負荷毎に設けられたドライバアンプ回路１０１〜１０４と、異常保護回路１０５と、過電流保護回路１０６（図１では「ＯＰＵ［over-current protection unit］」と表記）と、オープンドレイン出力回路１０７と、レギュレータ回路１０８と、ミュート回路１０９と、セレクタ制御回路１１０と、プリアンプ回路１１１〜１１４と、セレクタ回路１１５と、を有する。
【００２８】
また、モータドライバ装置１００は、外部との電気的な接続を確立する手段として、２４本の外部端子（１ピン〜２４ピン）を有する。１ピン（ＰＯＷＶＣＣ１）は、第１パワー部（ＣＨ１／ＣＨ２）用の電源入力端子である。２ピン（ＰＯＷＧＮＤ１）は、第１パワー部（ＣＨ１／ＣＨ２）用のグランド端子である。３ピン（ＶＯ１（−））は、ドライバアンプ回路１０１（ＣＨ１）の負出力端子である。４ピン（ＶＯ１（＋））は、ドライバアンプ回路１０１（ＣＨ１）の正出力端子である。５ピン（ＶＯ２（−））は、ドライバアンプ回路１０２（ＣＨ２）の負出力端子である。６ピン（ＶＯ２（＋））は、ドライバアンプ回路１０２（ＣＨ２）の正出力端子である。７ピン（ＶＯ３（−））は、ドライバアンプ回路１０３（ＣＨ３）の負出力端子である。８ピン（ＶＯ３（＋））は、ドライバアンプ回路１０３（ＣＨ３）の正出力端子である。９ピン（ＶＯ４（−））は、ドライバアンプ回路１０４（ＣＨ４）の負出力端子である。１０ピン（ＶＯ４（＋））は、ドライバアンプ回路１０４（ＣＨ４）の正出力端子である。１１ピン（ＰＯＷＧＮＤ２）は、第２パワー部（ＣＨ３／ＣＨ４）用のグランド端子である。１２ピン（ＰＯＷＶＣＣ２）は、第２パワー部（ＣＨ３／ＣＨ４）用の電源入力端子である。
【００２９】
１３ピン（ＰＲＴＯＵＴ）は、出力過電流保護フラグ出力端子である。１４ピン（ＶＲＥＧ）は、内部回路用電源出力端子である。１５ピン（ＰＲＴＣ）は、過電流保護機能オン時間設定端子である。１６ピン（ＰｒｅＧＮＤ）は、プリアンプ回路１１１〜１１４及びレギュレータ回路１０８用のグランド端子である。１７ピン（ＭＵＴＥ）は、ミュート端子である。１８ピン（ＩＮ４）は、ＣＨ４入力端子（ＡＣＴ＿ＩＮ）である。１９ピン（ＩＮ３）は、ＣＨ３入力端子（ＡＣＴ＿ＩＮ）である。２０ピン（ＢＩＡＳ）は、バイアス入力端子である。２１ピン（ＩＮ２−２）は、ＣＨ２−２入力端子（ＬＤ＿ＩＮ）である。２２ピン（ＩＮ２−１）は、ＣＨ２−１入力端子（ＳＬ＿ＩＮ）である。２３ピン（ＣＮＴ）は、ＳＬ／ＬＤコントロール入力端子である。２４ピン（ＩＮ１）は、ＣＨ１入力端子（ＳＰ＿ＩＮ）である。
【００３０】
ドライバアンプ回路１０１（ＣＨ１）は、ＢＴＬアンプやレベルシフタを含み、２４ピンの入力信号ＳＰ＿ＩＮに応じて、３ピンと４ピンとの間に接続されたスピンドルモータＳＰに出力電流Ｉｏ１を供給する。なお、ドライバアンプ回路１０１は、１ピンと２ピンからＰｏｗＶｃｃ１／ＰｏｗＧＮＤ１の供給を受けて動作する。
【００３１】
ドライバアンプ回路１０２（ＣＨ２）は、ＢＴＬアンプやレベルシフタを含み、２２ピンの入力信号ＳＬ＿ＩＮまたは２１ピンの入力信号ＬＤ＿ＩＮに応じて、５ピンと６ピンとの間に接続されたスレッド／ローディング兼用モータＳＬ／ＬＤに出力電流Ｉｏ２を供給する。なお、ドライバアンプ回路１０２は、１ピンと２ピンからＰｏｗＶｃｃ１／ＰｏｗＧＮＤ１の供給を受けて動作する。
【００３２】
ドライバアンプ回路１０３（ＣＨ３）は、ＢＴＬアンプやレベルシフタを含み、１９ピンの入力信号ＡＣＴ＿ＩＮに応じて、７ピンと８ピンとの間に接続されたトラッキングサーボ用アクチュエータコイルＴＫに出力電流Ｉｏ３を供給する。なお、ドライバアンプ回路１０３は、１１ピンと１２ピンからＰｏｗＶｃｃ２／ＰｏｗＧＮＤ２の供給を受けて動作する。
【００３３】
ドライバアンプ回路１０４（ＣＨ４）は、ＢＴＬアンプやレベルシフタを含み、１８ピンの入力信号ＡＣＴ＿ＩＮに応じて、９ピンと１０ピンとの間に接続されたフォーカスサーボ用アクチュエータコイルＦＣに出力電流Ｉｏ４を供給する。なお、ドライバアンプ回路１０４は、１１ピンと１２ピンからＰｏｗＶｃｃ２／ＰｏｗＧＮＤ２の供給を受けて動作する。
【００３４】
異常保護回路１０５は、電源電圧ＰｏｗＶｃｃ１／ＰｏｗＶｃｃ２が異常な減電圧状態であるか否かを監視するＵＶＬＯ［under voltage lock out］機能、バイアス電圧ＢＩＡＳが異常な減電圧状態であるか否かを監視するバイアスミュート機能、モータドライバ装置１００が異常な高温状態であるか否かを監視するＴＳＤ［thermal shutdown］機能、及び、スレッド／ローディング兼用モータＬＤに天絡（電源端またはこれに準ずる高電位端への短絡）または地絡（接地端またはこれに準ずる低電位端への短絡）が生じているか否かを監視する天地絡保護機能を備えており、いずれかの異常状態を検出したときにドライバアンプ回路１０１〜１０４の出力をいずれもミュートする。
【００３５】
過電流保護回路１０６は、アクチュエータコイルＴＫ及びＦＣに各々流れる出力電流Ｉｏ３及びＩｏ４を監視対象として過電流保護信号Ｓ１を生成する。過電流保護回路１０６の構成及び動作については、後ほど詳細に説明する。
【００３６】
オープンドレイン出力回路１０７は、オープンドレインのＮチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタを用いて、過電流保護信号Ｓ１を１３ピンから外部出力する。オープンドレイン出力回路１０７を設けたことにより、モータドライバ装置１００の過電流異常を外部のマイコンなどで把握することが可能となる。
【００３７】
レギュレータ回路１０８は、モータドライバ装置１００の内部回路向け電源電圧ＶＲＥＧを生成する。
【００３８】
ミュート回路１０９は、１７ピンの入力信号ＭＵＴＥに応じて、ドライバアンプ回路１０１〜１０４の出力をミュートする。
【００３９】
セレクタ制御回路１１０は、２３ピンの入力信号ＳＬ／ＬＤＣｏｎｔｒｏｌに応じて、セレクタ回路１１５を制御する。
【００４０】
プリアンプ回路１１１は、２４ピンの入力信号ＳＰ＿ＩＮをドライバアンプ回路１０１に伝達する。プリアンプ回路１１２ａは、２２ピンの入力信号ＳＬ＿ＩＮをセレクタ回路１１５の第１入力端に伝達する。プリアンプ回路１１２ｂは、２１ピンの入力信号ＬＤ＿ＩＮをセレクタ回路１１５の第２入力端に伝達する。プリアンプ回路１１３は、１９ピンの入力信号ＡＣＴ＿ＩＮをドライバアンプ回路１０３に伝達する。プリアンプ回路１１４は、１８ピンの入力信号ＡＣＴ＿ＩＮをドライバアンプ回路１０４に伝達する。
【００４１】
セレクタ回路１１５は、セレクタ制御回路１１０からの指示に応じて、入力信号ＳＬ＿ＩＮと入力信号ＬＤ＿ＩＮのいずれか一方をドライバアンプ回路１０２に伝達する。
【００４２】
上記構成から成るモータドライバ装置１００の特長について述べる。第１の特長は、４チャンネルのＢＴＬドライバを備えているという点である。第２の特長は、ＨＴＳＳＯＰ［heat-sink thin shrink small-outline package］−２４ピンのパワーパッケージを採用しているので、セットの小型化が可能であるという点である。第３の特長は、電源電圧の入力ダイナミックレンジが広いという点である。第４の特長は、サーマルシャットダウン回路を内蔵しているという点である。第５の特長は、第１パワー部（ＣＨ１／ＣＨ２）用の電源入力端子（ＰＯＷＶＣＣ１）と第２パワー部（ＣＨ３／ＣＨ４）用の電源入力端子（ＰＯＷＶＣＣ２）を独立にしており、効率の良いドライブが可能であるという点である。第６の特長は、ドライバアンプ回路１０２（ＣＨ２）の信号入力経路をコントロール端子（２３ピン）によって切替可能であるという点である。第７の特長は、ミュート端子（１７ピン）、バイアス端子（２０ピン）、及び、コントロール端子（２３ピン）によるミュート機能を備えているという点である。第８の特長は、アクチュエータ過電流保護機能により、負荷への過電流を防止することが可能であるという点である。
【００４３】
図２は、モータドライバ装置１００のミュート機能を説明するための論理値表である。先にも述べたように、モータドライバ装置１００は、ミュート端子（１７ピン）、バイアス端子（２０ピン）、及び、コントロール端子（２３ピン）によるミュート機能を備えており、各端子の論理レベル（Ｈ／Ｌ）を切り替えることにより、ドライバアンプ回路１０１〜１０４にミュートをかけることができる。なお、出力「ＭＵＴＥ」では、正負出力電圧が共に約ＰＯＷＶＣＣ／２となり、出力「Ｈｉ−Ｚ」では、正負出力が共にハイインピーダンス状態となる。また、状態「１」〜「８」には、ＵＶＬＯ動作やＴＳＤ動作が行われていない通常状態下での入出力関係が示されており、状態「９」〜「１６」には、ＵＶＬＯ動作やＴＳＤ動作が発動される異常状態下での入出力関係が示されている。
【００４４】
上記構成から成るモータドライバ装置１００は、カーオーディオ機器用の光ディスク装置（オーディオＣＤドライブなど）に組み込まれる。図３は、モータドライバ装置を搭載したカーオーディオ機器の外観図である。本構成例のカーオーディオ機器Ｘは、光ディスク再生装置Ｙの光ディスク挿入口／排出口であるディスクスロットＸ１と、ディスクスロットＸ１から光ディスクＺを排出させるためのイジェクトボタンＸ２と、光ディスクＺの再生音量を調節するための音量調節ダイヤルＸ３と、光ディスクＺの再生操作（再生開始／一時停止／停止／次トラック／前トラックなど）を行うための操作スイッチＸ４と、光ディスクＺの再生情報（再生トラック番号／再生時間／楽曲情報など）を表示するための表示パネルＸ５と、を有する。
【００４５】
光ディスク再生装置Ｙは、光ディスクＺからデータを読み出す光ピックアップ（トラッキングサーボ用アクチュエータコイルＴＫ及びフォーカスサーボ用アクチュエータコイルＦＣを含む）と、光ディスクＺを回転駆動するスピンドルモータＳＰと、光ピックアップを光ディスクの半径方向に駆動するスレッドモータＳＬと、光ディスクまたはディスクトレイを出し入れするローディングモータＬＤと、上記のモータないしはアクチュエータコイルを負荷として各々駆動するモータドライバ装置１００と、を有する。なお、スレッドモータＳＬとローディングモータＬＤは同時に使用されることがないので、スレッド／ローディング兼用モータＳＬ／ＬＤとして共通化することが可能である。
【００４６】
＜過電流保護回路＞
次に、モータドライバ装置１００に内蔵された過電流保護回路１０６の概略構成及び動作について説明する。図４は、過電流保護回路１０６の概略構成図である。本構成例の過電流保護回路１０６は、ソース電流生成部１１と、シンク電流生成部１２と、キャパシタ１３と、ヒステリシスコンパレータ１４と、論理合成部１５と、を含む。
【００４７】
ソース電流生成部１１は、その構成要素が全てモータドライバ装置１００に内蔵されており、カレントミラーを用いてアクチュエータコイルＴＫ及びＦＣに各々流れる出力電流Ｉｏ３及びＩｏ４に応じたソース電流Ｉｓｏｕｒｃｅを生成する。なお、ドライバアンプ回路１０３及び１０４は、いずれもＦＥＴ［field effect transistor］で形成されたＨブリッジ出力段を含んでおり、ソース電流生成部１１は、Ｈブリッジ出力段の下側ＦＥＴに流れる出力電流Ｉｏ３及びＩｏ４をミラーしてソース電流Ｉｓｏｕｒｃｅを生成する構成とされている。
【００４８】
シンク電流生成部１２は、その構成要素が全てモータドライバ装置１００に内蔵されており、定電流源を用いて一定のシンク電流Ｉｓｉｎｋを生成する。
【００４９】
キャパシタ１３は、モータドライバ装置１００の１５ピン（ＰＲＴＣ）に外付けされており、ソース電流Ｉｓｏｕｒｃｅとシンク電流Ｉｓｉｎｋとの差分電流Ｉｃａｐ（＝Ｉｓｏｕｒｃｅ−Ｉｓｉｎｋ）により充放電される。
【００５０】
ヒステリシスコンパレータ１４は、その構成要素が全てモータドライバ装置１００に内蔵されており、キャパシタ１３の充電電圧Ｖｃａｐと所定の閾値電圧ＶｔｈＨ／ＶｔｈＬとを比較して過電流保護信号Ｓ１を生成する。
【００５１】
論理合成部１５は、その構成要素が全てモータドライバ装置１００に内蔵されており、過電流保護信号Ｓ１と他の異常保護信号を合成してドライバアンプ回路１０３及び１０４のミュート信号を生成する。
【００５２】
また、過電流保護回路１０６に接続されるオープンドレイン出力回路１０７は、Ｎチャネル型ＭＯＳ電界効果トランジスタ２１と、抵抗２２及び２３と、を含む。トランジスタ２１のゲートは、過電流保護信号Ｓ１の印加端に接続されている。トランジスタ２１のソースは、接地端に接続されている。トランジスタ２１のドレインは、内蔵の抵抗２２を介して１３ピン（ＰＲＴＯＵＴ）に接続されている。１３ピン（ＰＲＴＯＵＴ）には、プルアップ用の抵抗２３が外付けされている。
【００５３】
図５は、過電流保護回路１０６の一動作例を示すタイムチャートであり、上から順に、ドライバアンプ１０３及び１０４の動作状態、異常保護回路１０５の動作状態、過電流ミュート状態、出力電流Ｉｏ３及びＩｏ４、差分電流Ｉｃａｐ、充電電圧Ｖｃａｐ、過電流検出信号Ｓ１、及び、外部出力信号ＰＲＴＯＵＴが描写されている。
【００５４】
過電流保護回路１０６において、アクチュエータコイルＴＫ及びＦＣに各々流れる出力電流Ｉｏ３及びＩｏ４のいずれかが閾値電流Ｉｔｈを上回ると、ソース電流Ｉｓｏｕｒｃｅがシンク電流Ｉｓｉｎｋよりも大きくなり、それらの差分電流Ｉｃａｐによってキャパシタ１３の充電が開始される。その後、出力電流Ｉｏ３及びＩｏ４が閾値電流Ｉｔｈを下回ることなくキャパシタ１３の充電動作が継続されて、充電電圧Ｖｃａｐが閾値電圧ＶｔｈＨを上回ると、過電流保護信号Ｓ１がローレベル（正常時の論理レベル）からハイレベル（異常時の論理レベル）に立ち上がる。その結果、トランジスタ２１がオフ状態からオン状態に切り替わり、外部出力信号ＰＲＴＯＵＴがハイレベル（正常時の論理レベル）からローレベル（異常時の論理レベル）に立ち下がる。なお、キャパシタ１３の容量値を調整することにより、キャパシタ１３の充電が開始されてから充電電圧Ｖｃａｐが閾値電圧ＶｔｈＨに達するまでの時間（＝過電流検出時間）を調整することが可能である。
【００５５】
ドライバアンプ回路１０３及び１０４は、過電流保護信号Ｓ１がハイレベル（異常時の論理レベル）に立ち上がったことを受けて出力ミュートされる。従って、出力電流Ｉｏ３及びＩｏ４はいずれも供給停止状態となり、アクチュエータコイルＴＫ及びＦＣの焼損を未然に防止することが可能となる。
【００５６】
ドライバアンプ回路１０３及び１０４の出力がミュートされると、ソース電流Ｉｓｏｕｒｃｅはゼロとなるので、差分電流Ｉｃａｐはシンク電流Ｉｓｉｎｋと等しくなり、キャパシタ１３の放電が開始される。そして、キャパシタ１３の放電開始から時間Ｔが経過して、充電電圧Ｖｃａｐが閾値電圧ＶｔｈＬ（ただし、ＶｔｈＬ＜ＶｔｈＨ）を下回ると、過電流保護信号Ｓ１がハイレベル（異常時の論理レベル）からローレベル（正常時の論理レベル）に立ち下がる。その結果、トランジスタ２１がオン状態からオフ状態に切り替わり、外部出力信号ＰＲＴＯＵＴがローレベル（異常時の論理レベル）からハイレベル（正常時の論理レベル）に立ち上がる。このように、２つの閾値電圧ＶｔｈＨ及びＶｔｈＬを持つヒステリシスコンパレータ１４を用いることにより、過電流保護信号Ｓ１の論理レベルが不必要に高頻度で切り替わることを防止することができる。
【００５７】
ドライバアンプ回路１０３及び１０４は、過電流保護信号Ｓ１がローレベル（正常時の論理レベル）に立ち下がったことを受けてミュート解除される。従って、出力電流Ｉｏ３及びＩｏ４の供給が再開され、アクチュエータコイルＴＫ及びＦＣが駆動状態に復帰される。なお、出力電流Ｉｏ３またはＩｏ４が閾値電流Ｉｔｈを上回り、キャパシタ１３の充電が開始された場合であっても、キャパシタ１３の充電電圧Ｖｃａｐが閾値電圧ＶｔｈＨに達するまでに、出力電流Ｉｏ３またはＩｏ４が閾値電流Ｉｔｈを下回れば、キャパシタ１３が充電状態から放電状態に切り替わり、充電電圧Ｖｃａｐが低下に転じるので、過電流保護信号Ｓ１がハイレベル（異常時の論理レベル）に立ち上がることはない。
【００５８】
このように、本構成例の過電流保護回路１０６であれば、従来例の過電流保護回路２００（図１２を参照）と異なり、ソース電流生成部２０１の抵抗２０１ａ及び２０１ｂと、シンク電流生成部２０２の抵抗２０２ａをＩＣに外付けする必要がなくなる上、監視対象のチャンネル毎に外付けされていたキャパシタ２０３を単一のキャパシタ１３として一元化することができる。
【００５９】
従って、本構成例の過電流保護回路１０６であれば、従来例の過電流保護回路２００と比べて、外付け部品や外部端子の数を削減して基板実装面積の縮小やコストダウンを図ることが可能となる。具体的に述べると、２チャンネルの出力電流Ｉｏ３及びＩｏ４を監視対象とする場合、従来例の過電流保護回路２００では、２つのキャパシタと５つの抵抗をＩＣに外付けする必要があるのに対して、本構成例の過電流保護回路１０６であれば、１つのキャパシタのみをＩＣに外付けするだけで足りる。
【００６０】
なお、光ピックアップに組み込まれたアクチュエータコイルＴＫ及びＦＣは、スピンドルモータＳＰやスレッド／ローディング兼用モータＳＬ／ＬＤと比べて、より小さい電流でも焼損を生じやすい。そこで、過電流保護回路１０６は、４チャンネルの負荷（ＳＰ、ＳＬ／ＬＤ、ＴＫ、及び、ＦＣ）に各々供給される出力電流Ｉｏ１〜Ｉｏ４のうち、アクチュエータコイルＴＫ及びＦＣに供給される出力電流Ｉｏ３及びＩｏ４のみを監視対象としている。このような構成とすることにより、過電流保護回路１０６の回路規模を不必要に増大することなく、必要十分な過電流保護を行うことが可能となる。
【００６１】
次に、過電流保護回路１０６の具体的な構成について説明する。図６は、過電流保護回路１０６の一構成例を示す回路図である。本構成例の過電流保護回路１０６は、ソース電流生成部１１と、シンク電流生成部１２と、キャパシタ１３と、ヒステリシスコンパレータ１４と、論理合成部１５と、放電部１６と、を含む。
【００６２】
ソース電流生成部１１は、カレントミラー１１ａと、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１ｂ〜１１ｅとを含む。
【００６３】
トランジスタ１１ｂは、ドライバアンプ回路１０３のＨブリッジ出力段を形成する４つのＦＥＴ（Ｐ３１、Ｐ３２、Ｎ３１、Ｎ３２）のうち、８ピン（ＶＯ３＋）側の下側トランジスタＮ３１とゲートが共通接続されており、下側トランジスタＮ３１に流れる出力電流Ｉｏ３に応じた検出電流Ｉ３１（出力電流Ｉｏ３の数百分の一）がドレインに流れる。
【００６４】
トランジスタ１１ｃは、ドライバアンプ回路１０３のＨブリッジ出力段を形成する４つのＦＥＴ（Ｐ３１、Ｐ３２、Ｎ３１、Ｎ３２）のうち、７ピン（ＶＯ３−）側の下側トランジスタＮ３２とゲートが共通接続されており、下側トランジスタＮ３２に流れる出力電流Ｉｏ３に応じた検出電流Ｉ３２（出力電流Ｉｏ３の数百分の一）がドレインに流れる。
【００６５】
トランジスタ１１ｄは、ドライバアンプ回路１０４のＨブリッジ出力段を形成する４つのＦＥＴ（Ｐ４１、Ｐ４２、Ｎ４１、Ｎ４２）のうち１０ピン（ＶＯ４＋）側の下側トランジスタＮ４１とゲートが共通接続されており、下側トランジスタＮ４１に流れる出力電流Ｉｏ４に応じた検出電流Ｉ４１（出力電流Ｉｏ４の数百分の一）がドレインに流れる。
【００６６】
トランジスタ１１ｅは、ドライバアンプ回路１０４のＨブリッジ出力段を形成する４つのＦＥＴ（Ｐ４１、Ｐ４２、Ｎ４１、Ｎ４２）のうち、９ピン（ＶＯ４−）側の下側トランジスタＮ４２とゲートが共通接続されており、下側トランジスタＮ４２に流れる出力電流Ｉｏ４に応じた検出電流Ｉ４２（出力電流Ｉｏ４の数百分の一）がドレインに流れる。
【００６７】
カレントミラー１１ａは、トランジスタ１１ｂ〜１１ｅのドレインに流れる検出電流Ｉ３１、Ｉ３２、Ｉ４１、Ｉ４２からミラー電流Ｉｍ３１、Ｉｍ３２、Ｉｍ４１、Ｉｍ４２を生成する。なお、これらのミラー電流Ｉｍ３１、Ｉｍ３２、Ｉｍ４１、Ｉｍ４２が流れるカレントミラー１１ａの出力端は、いずれも１５ピン（ＰＲＴＣ）に接続されている。すなわち、ソース電流生成部１１は、上記のミラー電流Ｉｍ３１、Ｉｍ３２、Ｉｍ４１、Ｉｍ４２を足し合わせてソース電流Ｉｓｏｕｒｃｅを生成する構成とされている。このような構成とすることにより、単一のキャパシタ１３を用いて複数チャンネルの出力電流Ｉｏ３及びＩｏ４を監視対象とすることが可能となる。
【００６８】
シンク電流生成部１２は、定電流源１２ａ（例えばバンドギャップ定電流源）と、ｎｐｎ型バイポーラトランジスタ１２ｂ及び１２ｃと、を含む。定電流源１２ａの第１端は、電源端に接続されている。定電流源１２ａの第２端は、トランジスタ１２ｂのコレクタに接続されている。トランジスタ１２ｂ及び１２ｃのベースは、いずれもトランジスタ１２ｂのコレクタに接続されている。トランジスタ１２ｂ及び１２ｃのエミッタは、いずれも接地端に接続されている。トランジスタ１２ｃのコレクタは、１５ピン（ＰＲＴＣ）に接続されている。上記構成から成るシンク電流生成部１２によれば、定電流源１２ａで生成される定電流をミラーしてシンク電流Ｉｓｉｎｋを生成することができる。
【００６９】
キャパシタ１３は、先に述べたように、モータドライバ装置１００の１５ピン（ＰＲＴＣ）に外付けされている。
【００７０】
ヒステリシスコンパレータ１４は、コンパレータ１４ａと、定電流源１４ｂと、抵抗１４ｃ〜１４ｅと、Ｎチャネル型ＭＯＳ電界効果トランジスタ１４ｆと、を含む。コンパレータ１４ａの非反転入力端（＋）は、抵抗１４ｅを介して１５ピン（ＰＲＴＣ）に接続されている。コンパレータ１４ａの反転入力端（−）は、定電流源１４ｂの第１端と抵抗１４ｃの第１端に接続されている。コンパレータ１４ａの出力端は、過電流保護信号Ｓ１の印加端に相当する。定電流源１４ｂの第２端は、電源端に接続されている。抵抗１４ｃの第２端は、抵抗１４ｄの第１端に接続されている。抵抗１４ｄの第２端は、接地端に接続されている。トランジスタ１４ｆのドレインは、抵抗１４ｃと抵抗１４ｄとの接続ノードに接続されている。トランジスタ１４ｆのソースは、接地端に接続されている。トランジスタ１４ｆのゲートは、コンパレータ１４ａの出力端に接続されている。
【００７１】
上記構成から成るヒステリシスコンパレータ１４において、過電流保護信号Ｓ１がローレベル（正常時の論理レベル）であるときには、トランジスタ１４ｆがオフとなるので、コンパレータ１４ａの反転入力端（−）は、抵抗１４ｃ及び１４ｄを介して接地端に接続される。従って、コンパレータ１４ａの反転入力端（−）に印加される閾値電圧Ｖｔｈとしては、上側の閾値電圧ＶｔｈＨ（＝Ｉ１４ｂ×（Ｒ１４ｃ＋Ｒ１４ｄ））が印加された状態となる（ただし、符号Ｉ１４ｂは定電流源１４ｂの電流値とし、符号Ｒ１４ｃ及びＲ１４ｄはそれぞれ抵抗１４ｃ及び１４ｄの抵抗値とする）。
【００７２】
一方、過電流保護信号Ｓ１がローレベル（正常時の論理レベル）からハイレベル（異常時の論理レベル）に切り替わると、トランジスタ１４ｆがオンとなるので、コンパレータ１４ａの反転入力端（−）は、抵抗１４ｃとトランジスタ１４ｆを介して接地端に接続される。従って、コンパレータ１４ａの反転入力端（−）に印加される閾値電圧Ｖｔｈとしては、下側の閾値電圧ＶｔｈＬ（＝Ｉ１４ｂ×Ｒ１４ｃ）が印加された状態となる。
【００７３】
論理合成部１５は、先に述べたように、過電流保護信号Ｓ１と他の異常保護信号を合成してドライバアンプ回路１０３及び１０４のミュート信号を生成する。
【００７４】
放電部１６は、放電制御信号ＤＩＳＣＨＧに応じてキャパシタ１３を放電する回路であり、Ｎチャネル型ＭＯＳ電界効果トランジスタ１６ａ及び１６ｂを含む。トランジスタ１６ａのドレインは、トランジスタ１２ｂ及び１２ｃのベースに接続されている。トランジスタ１６ｂのドレインは、コンパレータ１４ａの非反転入力端（＋）に接続されている。トランジスタ１６ａ及び１６ｂのソースは、いずれも接地端に接続されている。トランジスタ１６ａ及び１６ｂのゲートは、いずれも放電制御信号ＤＩＳＣＨＧの印加端に接続されている。
【００７５】
上記の放電制御信号ＤＩＳＣＨＧは、例えば、異常保護回路１０５で何らかの異常状態が検出されてモータドライバ装置１００の動作が強制的に停止されたときにハイレベルとされる。放電制御信号ＤＩＳＣＨＧがハイレベルになると、トランジスタ１６ａ及び１６ｂがいずれもオンとなるので、トランジスタ１２ｂ及び１２ｃのベースが接地端に接続されてシンク電流Ｉｓｉｎｋの生成が停止されると共に、キャパシタ１３がトランジスタ１６ｂを介して放電される。このような構成とすることにより、キャパシタ１３の残留電荷に起因する過電流保護回路１０６の誤動作を防止することが可能となる。
【００７６】
図７は、ソース電流生成部１１の一構成例を示す回路図である。なお、図７では、ソース電流生成部１１のうち、特に、ドライバアンプ回路１０３の下側トランジスタＮ３１に流れる出力電流Ｉｏ３からミラー電流Ｉｍ３１を生成する部分が描写されている。
【００７７】
本構成例のソース電流生成部１１に含まれるカレントミラー１１ａは、Ｐチャネル型ＭＯＳ電界効果トランジスタａ１〜ａ１２と、Ｎチャネル型ＭＯＳ電界効果トランジスタａ１３〜ａ１９とを含む。トランジスタａ１のソースは、電源端に接続されている。トランジスタａ１及びａ２のゲートは、いずれもトランジスタａ１のドレインに接続されている。トランジスタａ２のソースは、トランジスタａ３のドレインに接続されている。トランジスタａ３〜ａ５のソースは、いずれも電源端に接続されている。トランジスタａ３〜ａ５のゲートは、いずれもトランジスタａ２のドレインに接続されている。トランジスタａ４のドレインは、トランジスタａ６のソースに接続されている。トランジスタａ５のドレインは、トランジスタａ７のソースに接続されている。トランジスタａ６及びａ７のゲートは、いずれもトランジスタａ１のドレインに接続されている。
【００７８】
トランジスタａ６のドレインは、トランジスタａ１３のドレインに接続されている。トランジスタａ７のドレインは、トランジスタａ１４のドレインに接続されている。トランジスタａ１３〜ａ１６のゲートは、いずれもトランジスタａ１３のドレインに接続されている。トランジスタａ１３のソースは、接地端に接続されている。トランジスタａ１４のソースは、トランジスタａ１７のドレインに接続されている。トランジスタａ１５のソースは、トランジスタａ１８のドレインに接続されている。トランジスタａ１６のソースはトランジスタａ１９のドレインに接続されている。トランジスタａ１７〜ａ１９のソースは、いずれも接地端に接続されている。トランジスタａ１７〜ａ１９のゲートは、いずれもトランジスタａ１４のドレインに接続されている。
【００７９】
トランジスタａ１５のドレインは、トランジスタａ８のドレインに接続されている。トランジスタａ１６のドレインは、トランジスタａ９のドレインに接続されている。トランジスタａ８〜ａ１０のゲートはいずれもトランジスタａ８のドレインに接続されている。トランジスタａ８のソースは、電源端に接続されている。トランジスタａ９のソースは、トランジスタａ１１のドレインに接続されている。トランジスタａ１０のソースは、トランジスタａ１２のドレインに接続されている。トランジスタａ１１及びａ１２のソースはいずれも電源端に接続されている。トランジスタａ１１及びａ１２のゲートは、いずれもトランジスタａ９のドレインに接続されている。なお、トランジスタａ１０のドレインはミラー電流Ｉｍ３１の出力端に相当する。
【００８０】
また、本構成例のソース電流生成部１１は、出力電流Ｉｏ３に応じた検出電流Ｉ３１を生成するためのＮチャネル型ＭＯＳ電界効果トランジスタ１１ｂとして、２つのＮチャネル型ＭＯＳ電界効果トランジスタｂ１及びｂ２を含む。トランジスタｂ１及びｂ２のゲートは、いずれもトランジスタＮ３１のゲートに接続されている。トランジスタｂ１及びｂ２のソースは、いずれも接地端に接続されている。トランジスタｂ１のドレインは、トランジスタａ１のドレインに接続されている。トランジスタｂ２のドレインは、トランジスタａ２のドレインに接続されている。
【００８１】
このように、本構成例のソース電流生成部１１では、カレントミラー１１ａとして、カスケード型カレントミラーが採用されている。このような構成とすることにより、カレントミラー段を形成するトランジスタ対（ａ３〜ａ５、ａ１７〜ａ１９、並びに、ａ１１及びａ１２）のソース・ドレイン間電圧を固定することができるので、ミラー精度を高めることが可能となる。
【００８２】
なお、ソース電流生成部１１のうち、ミラー電流Ｉｍ３２、Ｉｍ４１、Ｉｍ４２を生成する部分についても、上記と同様の構成から成るので、重複した説明は割愛する。
【００８３】
図８は、ドライバアンプ回路１０３の一構成例を示す回路図である。本構成例のドライバアンプ回路１０３は、アンプＡ１〜Ａ４と、抵抗Ｒ１〜Ｒ９と、ツェナダイオードＺＤ１と、を含む。
【００８４】
アンプＡ１の非反転入力端（＋）は、アンプＡ３の第１電流出力端に接続されている。アンプＡ１の反転出力端（−）は、抵抗Ｒ１を介してアンプＡ１の出力端に接続される一方、抵抗Ｒ２を介してアンプＡ４の出力端にも接続されている。アンプＡ１の出力端は、８ピン（ＶＯ３＋）に接続されている。アンプＡ２の非反転入力端（＋）は、アンプＡ３の第２電流出力端に接続されている。アンプＡ２の反転出力端（−）は、抵抗Ｒ３を介してアンプＡ２の出力端に接続される一方、抵抗Ｒ４を介してアンプＡ４の出力端にも接続されている。アンプＡ２の出力端は、７ピン（ＶＯ３−）に接続されている。アンプＡ３の非反転入力端（＋）は、バイアス電圧ＢＩＡＳの印加端に接続されている。アンプＡ３の反転入力端（−）は、抵抗Ｒ７を介して１９ピン（ＡＣＴ＿ＩＮ）に接続されている。アンプＡ４の非反転入力端（＋）は、抵抗Ｒ８及びＲ９の各第１端とツェナダイオードＺＤ１のカソードに接続されている。抵抗Ｒ８の第２端は、電源電圧ＰｏｗＶｃｃ２の印加端に接続されている。抵抗Ｒ９の第２端とツェナダイオードＺＤ１のアノードは、いずれも接地端に接続されている。アンプＡ４の反転入力端（−）は、アンプＡ４の出力端に接続されている。抵抗Ｒ５は、アンプＡ３の第１電流出力端とアンプＡ４の出力端との間に接続されている。抵抗Ｒ６は、アンプＡ３の第２電流出力端とアンプＡ４の出力端との間に接続されている。
【００８５】
なお、アンプＡ１の出力段は、トランジスタＰ３１及びＮ３１（図６を参照）によって形成されており、また、アンプＡ２の出力段は、トランジスタＰ３２及びＮ３２（図６を参照）によって形成されている。すなわち、アンプＡ１及びＡ２の両出力段を合わせて、ドライバアンプ回路１０３のＨブリッジ出力段が形成されている。そして、ドライバアンプ回路１０３は、出力電流Ｉｏ３を生成するに際して、上記のＨブリッジ出力段をＰＷＭ［pulse width modulation］駆動するのではなく、リニア駆動する構成とされている。
【００８６】
より具体的に述べると、ドライバアンプ回路１０３において、アンプＡ３は、１９ピン（ＡＣＴ＿ＩＮ）に印加される電圧ＡＣＴＩＮに応じた電流ＩＴＫを出力し、アンプＡ１及びＡ２の非反転入力端（＋）に電圧ＶＩＯ＋／−を発生させる。なお、アンプＡ３から出力される電流ＩＴＫは、アンプＡ３の反転入力端に流れる電流と同一の挙動を示す。図９は、電圧ＡＣＴＩＮと電圧ＶＩＯ＋／−との相関図である。図９で示すように、電圧ＶＩＯ＋／−は、電圧ＡＣＴＩＮに対して基本的にリニアな特性を持って変動する。
【００８７】
また、ドライバアンプ回路１０３において、アンプＡ１及びＡ２は、電圧ＶＩＯ＋／−に応じた電圧ＶＯ３＋／−を生成してアクチュエータコイルＴＫの両端に各々印加する。図１０は、電圧ＡＣＴＩＮと電圧ＶＯ３＋／−との相関図である。図１０で示すように、電圧ＶＯ３＋／−は、電圧ＶＩＯ＋／−と同様、電圧ＡＣＴＩＮに対して基本的にリニアな特性を持って変動する。なお、図中の符号ＲＯＮは、Ｈブリッジ出力段を形成するＦＥＴのオン抵抗値を示している。
【００８８】
このように、ドライバアンプ回路１０３のＨブリッジ出力段をリニア駆動する構成であれば、Ｈブリッジ出力段をＰＷＭ駆動する構成と比べて、アクチュエータコイルＴＫに流れる出力電流Ｉｏ３を緩やかに可変制御することができる。従って、過電流保護回路１０６のソース電流生成部１１に含まれるカレントミラー１１ａのミラー比がずれにくくなるので、過電流検出を高精度に実施することが可能となる。
【００８９】
また、１９ピン（ＡＣＴ＿ＩＮ）に対してバイアス電圧ＢＩＡＳが印加されたときに生成される電圧ＶＩＯ＋／−及びＶＯ３＋／−の中間値は、いずれもアンプＡ４によって参照電圧ＶＲＥＦに設定されている。図１１は、電源電圧ＰｏｗＶｃｃ２と参照電圧ＶＲＥＦとの相関図である。本図で示すように、参照電圧ＶＲＥＦは、電源電圧ＰｏｗＶｃｃ２の上昇と共に立ち上がるが、所定の上限値（ツェナ電圧）でクランプされる。
【００９０】
なお、ドライバアンプ回路１０４についても、上記と同様の構成から成るので、重複した説明は割愛する。
【００９１】
＜その他の変形例＞
なお、上記の実施形態では、本発明の適用対象としてカーオーディオ機器向けのシステムモータドライバＩＣを例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の負荷駆動装置（例えばＤＶＤドライブやＢＤレコーダ向けのシステムモータドライバＩＣ）にも組み込むことが可能であり、さらには、半導体装置に集積化される過電流保護回路全般に広く適用することが可能である。
【００９２】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００９３】
本発明は、例えば、カーオーディオ機器に搭載されるシステムモータドライバＩＣのピン数を削減するための技術として好適に利用することが可能である。
【符号の説明】
【００９４】
１００    モータドライバ装置
１０１〜１０４    ドライバアンプ回路
１０５    異常保護回路
１０６    過電流保護回路
１０７    オープンドレイン出力回路
１０８    レギュレータ回路
１０９    ミュート回路
１１０    セレクタ制御回路
１１１〜１１４    プリアンプ回路
１１５    セレクタ回路
ＳＰ    スピンドルモータ
ＳＬ／ＬＤ    スレッド／ローディング兼用モータ
ＴＫ    トラッキングサーボ用アクチュエータコイル
ＦＣ    フォーカスサーボ用アクチュエータコイル
Ｘ    カーオーディオ機器
Ｘ１    ディスクスロット
Ｘ２    イジェクトボタン
Ｘ３    音量調節ダイヤル
Ｘ４    操作スイッチ
Ｘ５    表示パネル
Ｙ    光ディスク装置
Ｚ    光ディスク
１１    ソース電流生成部
１１ａ    カレントミラー
１１ｂ、１１ｃ、１１ｄ、１１ｅ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１２    シンク電流生成部
１２ａ    定電流源
１２ｂ、１２ｃ    ｎｐｎ型バイポーラトランジスタ
１３    キャパシタ
１４    ヒステリシスコンパレータ
１４ａ    コンパレータ
１４ｂ    定電流源
１４ｃ〜１４ｅ    抵抗
１４ｆ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５    論理合成部
１６    放電部
１６ａ、１６ｂ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２２、２３    抵抗
Ｐ３１、Ｐ３２、Ｐ４１、Ｐ４２    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ａ１〜ａ１２    Ｐチャネル型ＭＯＳ電界効果トランジスタ
ａ１３〜ａ１９、ｂ１、ｂ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ａ１〜Ａ４    アンプ
Ｒ１〜Ｒ９    抵抗
ＺＤ１    ツェナダイオード
【図１】
0006017822.tif 000002
【図２】
0006017822.tif 000003
【図３】
0006017822.tif 000004
【図４】
0006017822.tif 000005
【図５】
0006017822.tif 000006
【図６】
0006017822.tif 000007
【図７】
0006017822.tif 000008
【図８】
0006017822.tif 000009
【図９】
0006017822.tif 000010
【図１０】
0006017822.tif 000011
【図１１】
0006017822.tif 000012
【図１２】
0006017822.tif 000013