(57)【特許請求の範囲】
【請求項１】
決められた所定時間内に処理を完了する必要があるリアルタイム機能ブロックと、処理時間の規定が無い非リアルタイム機能ブロックが内部バスによって相互に接続された半導体集積回路において、
前記非リアルタイム機能ブロックは、前記リアルタイム機能ブロックの動作状態を示す動作状態信号を入力する信号入力部と、
前記動作状態信号に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成するクロックパラメータ生成部と、
前記クロックパラメータ生成部で生成されたクロック間引きパラメータの値に応じて、当該非リアルタイム機能ブロック自身のシステムクロックを所定の割合で間引くクロック制御部と、
を備えたことを特徴とする半導体集積回路。
【請求項２】
複数のリアルタイム機能ブロックと、複数の非リアルタイム機能ブロックが内部バスによって相互に接続されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記非リアルタイム機能ブロックの前記信号入力部は、前記リアルタイム機能ブロックの動作状態を示す動作状態信号と、当該非リアルタイム機能ブロックよりも処理優先度の高い非リアルタイム機能ブロックの動作状態を示す動作状態信号を入力し、
前記クロックパラメータ生成部は、記リアルタイム機能ブロックの動作状態を示す動作状態信号と、当該非リアルタイム機能ブロックよりも処理優先度の高い非リアルタイム機能ブロックの動作状態を示す動作状態信号に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記クロックパラメータ生成部は、前記リアルタイム機能ブロックと前記非リアルタイム機能ブロックの処理優先度に応じた重み付け係数を設定可能とし、前記動作状態信号と前記重み付け係数に基づいてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成することを特徴とする請求項３に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の処理を実行する複数の機能ブロックを１個の半導体に集積するシステムＬＳＩ技術に関する。
【背景技術】
【０００２】
一般に複数の機能ブロックを１個の半導体に集積するシステムＬＳＩにおいては、決められた所定時間内に処理を完了する必要がある複数のリアルタイム機能ブロックと、処理時間の規定が無い複数の非リアルタイム機能ブロックが内部バスによって相互に接続され、これらの機能ブロックを用いて複数種類のデータ処理を行なっている。
近年、半導体集積回路の微細化技術の向上に伴い、多数の機能ブロックを集積できるようになり、半導体集積回路の高機能化が進んだ。
一方、半導体集積回路の高機能化は、最大ピーク電力、平均消費電力の著しい増加を引き起こしている。また、電池で駆動する組み込み機器においては、半導体集積回路の温度上昇問題の回避や製品の差別化のために、低消費電力化を図ることが求められている。
このような課題を解決するために、複数の機能ブロックの各々に動作モード変更要求を出し、複数の機能ブロックの消費電力の総和が半導体集積回路の限界消費電力を超えないように、各機能ブロックに用いるクロック周波数とバス占有時間を動作モード変更要求に応じて制御するようにして、半導体集積回路の低消費電力化を図る技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】再公表特ＷＯ０１／００１２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来技術では、全ての機能ブロックが消費電力を制御するための回路を有しており、半導体集積回路の回路増が大きくなるという課題がある。
【０００５】
本発明は、前記従来の課題を解決するために、半導体集積回路の回路増を抑えながら、最大ピーク電力を削減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、決められた所定時間内に処理を完了する必要があるリアルタイム機能ブロックと、処理時間の規定が無い非リアルタイム機能ブロックが内部バスによって相互に接続された半導体集積回路において、前記非リアルタイム機能ブロックは、前記リアルタイム機能ブロックの動作状態を示す動作状態信号を入力する信号入力部と、前記動作状態信号に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成するクロックパラメータ生成部と、前記クロックパラメータ生成部で生成されたクロックパラメータの値に応じて、当該非リアルタイム機能ブロック自身のシステムクロックを所定の割合で間引くクロック制御部と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明の半導体集積回路によれば、処理時間の規定が無い非リアルタイム機能ブロックにのみ、消費電力を制御するための回路を有しており、消費電力削減のための回路増を抑えることができる。また、リアルタイム機能ブロックに対してはクロック制御を行なわないため、回路のリアルタイム性を妨げることなく、半導体集積回路における最大ピーク電力を削減することができる。更に、最大ピーク電力を削減することで、半導体の温度上昇を抑えることができ、温度上昇で激増する半導体のリーク電流増加も抑制される。
これにより、例えば、より熱許容量の低いパッケージ選択によるＬＳＩコスト削減や、ＬＳＩがパッドネックの場合は電源端子削減を行なえ、ダイサイズ縮小によるＬＳＩコストの削減に効果が見込まれる。
【図面の簡単な説明】
【０００８】
【図１】半導体集積回路の一実施例のブロック図である。
【図２】図１の半導体集積回路におけるリアルタイム機能ブロック（Ｒ１ブロック）のブロック図である。
【図３】図１の半導体集積回路における非リアルタイム機能ブロックにおいて優先度が高い機能ブロック（Ｎ１ブロック）のブロック図である。
【図４】図１の半導体集積回路における非リアルタイム機能ブロックにおいて優先度が一番低い機能ブロック（Ｎ２ブロック）のブロック図である。
【図５】図４の優先度が一番低い非リアルタイム機能ブロック（Ｎ２ブロック）におけるクロックパラメータ生成部のブロック図である。
【図６】図５のクロックパラメータ生成部の動作例を示すタイミングチャートである。
【図７】図５のクロックパラメータ生成部におけるクロック間引きパラメータの生成例である。
【図８】図４の優先度が一番低い非リアルタイム機能ブロック（Ｎ２ブロック）におけるクロック制御部のブロック図である。
【図９】図８のクロック制御部の動作例を示すタイミングチャートである。
【図１０】非リアルタイム機能ブロックである、Ｎ１ブロックとＮ２ブロックがシステムクロックＣＬＫと同じ周波数で動作している場合の最大ピーク電力を示したものである。
【図１１】非リアルタイム機能ブロックである、Ｎ１ブロックとＮ２ブロックを周波数間引きして動作させている場合の最大ピーク電力削減の概念図である。
【発明を実施するための形態】
【０００９】
図１は、本発明における半導体集積回路の一実施例を示すブロック図である。
図１において、１０は半導体集積回路、２０は半導体集積回路１０に電源を供給する外部電源、３０は半導体集積回路１０にクロックを供給する発振回路である。ここで、半導体集積回路１０は、複数の機能ブロック１１０〜１５０、ＣＰＵ１６０、メモリ１７０が内部バス１００によって相互に接続されており、電源制御回路１８０から各機能ブロック１１０〜１５０、ＣＰＵ１６０、メモリ１７０に所定の電源が供給され、クロック生成回路１９０から各機能ブロック１１０〜１５０、ＣＰＵ１６０、メモリ１７０に図示していないシステムクロックＣＬＫ（Ｔ０）が供給されている。
【００１０】
複数の機能ブロック１１０〜１５０は、所定時間内に処理を完了する必要があるリアルタイム機能ブロックのＲ１ブロック１１０、Ｒ２ブロック１２０、Ｒ３ブロック１３０と、処理時間の規定がない非リアルタイム機能ブロックのＮ１ブロック１４０、Ｎ２ブロック１５０とに分かれている。更に、非リアルタイム機能ブロックは処理優先度を持ち、本実施例ではＮ１ブロック１４０の方がＮ２ブロック１５０より優先度が高く、Ｎ２ブロック１５０は非リアルタイム機能ブロックにおいて、優先度が一番低い機能ブロックである。
【００１１】
リアルタイム機能ブロックの例としては、例えば、デジタルカメラの半導体集積回路であれば、センサーインタフェースや、Ｈ．２６４コーデックなど、外部回路との入出力タイミングに合せなければならない機能ブロックが挙げられ、非リアルタイム機能ブロックは、ＡＥ検出やホワイトバランス検出など、処理時間が前後してもかまわない機能ブロックが挙げられる。
【００１２】
以下、図２〜図９に基づいて本発明の実施例を具体的に説明する。
図２は、リアルタイム機能ブロックである、Ｒ１ブロック１１０のブロック図である。Ｒ１ブロック１１０は、所定の機能を実現する論理回路１１１で構成されている。
【００１３】
論理回路１１１には、この論理回路で処理される入力データと、クロック生成回路１９０から、この論理回路を駆動するためのシステムクロックＣＬＫ（Ｔ０）が入力され、論理回路１１１は所定の処理が実行された出力データを出力する。また、この論理回路１１１が処理を行なっているか否かを示す動作状態信号Ｒ１ Ａｃｔ（Ｔ１）を出力する。本実施例においては、Ｒ１ Ａｃｔ（Ｔ１）は、論理回路１１１が動作中は１、停止中は０の信号とする。この動作状態信号Ｒ１ Ａｃｔ（Ｔ１）は、非リアルタイム機能ブロックである、Ｎ１ブロック１４０、Ｎ２ブロック１５０へ出力される。
【００１４】
なお、他のリアルタイム機能ブロックである、Ｒ２ブロック１２０、Ｒ３ブロック１３０も、ブロック構成はＲ１ブロック１１０と同様である。
【００１５】
図３は、非リアルタイム機能ブロックにおいて優先度が高い機能ブロックである、Ｎ１ブロック１４０のブロック図である。Ｎ１ブロック１４０は、所定の機能を実現する論理回路１４１と、リアルタイム機能ブロックである、Ｒ１ブロック１１０、Ｒ２ブロック１２０、Ｒ３ブロック１３０の動作状態を監視して、動作状態に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータＰ１（Ｔ１２）を生成するクロックパラメータ生成部１４２と、クロックパラメータ生成部１４２で生成されたクロック間引きパラメータＰ１（Ｔ１２）の値に応じてシステムクロックを所定の割合で間引くクロック制御部１４３とで構成されている。
【００１６】
論理回路１４１には、この論理回路で処理される入力データと、この論理回路を駆動するための内部クロックＮ１ ＣＬＫ（Ｔ６）が入力され、論理回路１４１は所定の処理が実行された出力データを出力する。また、この論理回路１４１が処理を行なっているか否かを示す動作状態信号Ｎ１ Ａｃｔ（Ｔ４）を出力する。本実施例においては、Ｎ１ Ａｃｔ（Ｔ４）は、論理回路１４１が動作中は１、停止中は０の信号とする。この動作状態信号Ｎ１ Ａｃｔ（Ｔ４）は、Ｎ１ブロック１４０内のクロック制御部１４３へ出力されると共に、Ｎ１ブロック１４０より優先度の低い非リアルタイム機能ブロックへも出力される。本実施例ではＮ２ブロック１５０へ出力される。
【００１７】
クロックパラメータ制御部１４２には、リアルタイム機能ブロックである、Ｒ１ブロック１１０の動作状態信号Ｒ１ Ａｃｔ（Ｔ１）、Ｒ２ブロック１２０の動作状態信号Ｒ２ Ａｃｔ（Ｔ２）、Ｒ３ブロック１３０の動作状態信号Ｒ３ Ａｃｔ（Ｔ３）が入力され、それぞれの動作状態信号に応じたクロック間引きパラメータＰ１（Ｔ１２）をクロック制御部１４３へ出力する。
【００１８】
クロック制御部１４３には、クロック生成回路１９０からシステムクロックＣＬＫ（Ｔ０）と、クロックパラメータ生成部１４２で生成されたクロック間引きパラメータＰ１（Ｔ１２）と、論理回路１４１の動作状態を示す動作状態信号Ｎ１ Ａｃｔ（Ｔ４）が入力され、クロック間引きパラメータＰ１（Ｔ１２）と動作状態信号Ｎ１ Ａｃｔ（Ｔ４）の信号に応じて、システムクロックＣＬＫ（Ｔ０）を所定の割合で間引いた、あるいはシステムクロックＣＬＫ（Ｔ０）と同じ周波数の、内部クロックＮ１ ＣＬＫ（Ｔ６）を論理回路１４１に供給する。
【００１９】
図４は、非リアルタイム機能ブロックにおいて優先度が一番低い機能ブロックである、Ｎ２ブロック１５０のブロック図である。Ｎ２ブロック１５０は、所定の機能を実現する論理回路１５１と、リアルタイム機能ブロックである、Ｒ１ブロック１１０、Ｒ２ブロック１２０、Ｒ３ブロック１３０、更に非リアルタイム機能ブロックである、Ｎ１ブロック１４０の動作状態を監視して、動作状態に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータＰ２（Ｔ１３）を生成するクロックパラメータ生成部１５２と、クロックパラメータ生成部１５２で生成されたクロック間引きパラメータＰ２（Ｔ１３）の値に応じてシステムクロックを所定の割合で間引くクロック制御部１５３とで構成されている。
【００２０】
論理回路１５１には、この論理回路で処理される入力データと、この論理回路を駆動するための内部クロックＮ２ ＣＬＫ（Ｔ７）が入力され、論理回路１５１は所定の処理が実行された出力データを出力する。また、この論理回路１５１が処理を行なっているか否かを示す動作状態信号Ｎ２ Ａｃｔ（Ｔ５）を出力する。本実施例においては、Ｎ２ Ａｃｔ（Ｔ５）は、論理回路１５１が動作中は１、停止中は０の信号とする。この動作状態信号Ｎ２ Ａｃｔ（Ｔ５）は、Ｎ２ブロック１５０内のクロック制御部１５３へ出力される。
【００２１】
クロックパラメータ制御部１５２には、リアルタイム機能ブロックＲ１ブロック１１０の動作状態信号Ｒ１ Ａｃｔ（Ｔ１）、Ｒ２ブロック１２０の動作状態信号Ｒ２ Ａｃｔ（Ｔ２）、Ｒ３ブロック１３０の動作状態信号Ｒ３ Ａｃｔ（Ｔ３）と、非リアルタイム機能ブロックＮ１ブロック１４０の動作状態信号Ｎ１ Ａｃｔ（Ｔ４）が入力され、それぞれの動作状態信号に応じたクロック間引きパラメータＰ２（Ｔ１３）をクロック制御部１５３へ出力する。
【００２２】
クロック制御部１５３には、クロック生成回路１９０からシステムクロックＣＬＫ（Ｔ０）と、クロックパラメータ生成部１５２で生成されたクロック間引きパラメータＰ２（Ｔ１３）と、論理回路１５１の動作状態を示す動作状態信号Ｎ２ Ａｃｔ（Ｔ５）が入力され、クロック間引きパラメータＰ２（Ｔ１３）と動作状態信号Ｎ２ Ａｃｔ（Ｔ５）の信号に応じて、システムクロックＣＬＫ（Ｔ０）を所定の割合で間引いた、あるいはシステムクロックＣＬＫ（Ｔ０）と同じ周波数の、内部クロックＮ２ ＣＬＫ（Ｔ７）を論理回路１５１に供給する。
【００２３】
図５は、非リアルタイム機能ブロックである、Ｎ２ブロック１５０を構成するクロックパラメータ生成部１５２のブロック図である。クロックパラメータ生成部１５２は、乗算器１５２Ａ〜１５２Ｄと、加算器１５２Ｅ〜１５２Ｇと、ルックアップテーブル１５２Ｈとで構成されている。
【００２４】
乗算器１５２Ａには、リアルタイム機能ブロックである、Ｒ１ブロック１１０の動作状態信号Ｒ１ Ａｃｔ（Ｔ１）と、Ｒ１ブロック１１０の重み付け係数Ｃ１（Ｔ８）が入力され、それぞれを乗算した結果を加算器１５２Ｅへ出力する。
乗算器１５２Ｂには、リアルタイム機能ブロックある、Ｒ２ブロック１２０の動作状態信号Ｒ２ Ａｃｔ（Ｔ２）と、Ｒ２ブロック１２０の重み付け係数Ｃ２（Ｔ９）が入力され、それぞれを乗算した結果を加算器１５２Ｅへ出力する。
乗算器１５２Ｃには、リアルタイム機能ブロックある、Ｒ３ブロック１３０の動作状態信号Ｒ３ Ａｃｔ（Ｔ３）と、Ｒ３ブロック１３０の重み付け係数Ｃ３（Ｔ１０）が入力され、それぞれを乗算した結果を加算器１５２Ｆへ出力する。
乗算器１５２Ｄには、非リアルタイム機能ブロックある、Ｎ１ブロック１４０の動作状態信号Ｎ１ Ａｃｔ（Ｔ４）と、Ｎ１ブロック１４０の重み付け係数Ｃ４（Ｔ１１）が入力され、それぞれを乗算した結果を加算器１５２Ｇへ出力する。
【００２５】
加算器１５２Ｅには、乗算器１５２Ａと乗算器１５２Ｂの乗算結果が入力され、それぞれを加算した結果を加算器１５２Ｆへ出力する。
加算器１５２Ｆには、乗算器１５２Ｃの乗算結果と加算器１５２Ｅの加算結果が入力され、それぞれを加算した結果を加算器１５２Ｇへ出力する。
加算器１５２Ｇには、乗算器１５２Ｄの乗算結果と加算器１５２Ｆの加算結果が入力され、それぞれを加算した結果をルックアップテーブル１５２Ｈへ出力する。
【００２６】
ルックアップテーブル１５２Ｈは、入力された加算器１５２Ｆの値に応じて、クロック間引きパラメータＰ２（Ｔ１３）をクロック制御部１５３へ出力する。
【００２７】
なお、重み付け係数Ｃ１（Ｔ８）〜Ｃ４（Ｔ１１）は図示していないが、ＣＰＵ１６０から所定値を設定する。
【００２８】
次に、クロックパラメータ生成部１５２における、動作例とクロック間引きパラメータＰ２（Ｔ１３）の生成例を、図６、図７に基づいて説明する。
図６は、クロックパラメータ生成部１５２の動作例を示すタイミングチャートである。今、重み付け係数がＣ１（Ｔ８）＝８、Ｃ２（Ｔ９）＝４、Ｃ３（Ｔ１０）＝２、Ｃ４（Ｔ１１）＝２に設定され、図６で示すタイミングで動作状態信号Ｒ１ Ａｃｔ（Ｔ１）、Ｒ２ Ａｃｔ（Ｔ２）、Ｒ３ Ａｃｔ（Ｔ３）、Ｎ１ Ａｃｔ（Ｔ４）が変化すると、クロック間引きパラメータＰ２（Ｔ１３）の値は、図６で示すタイミングで１→１６→８→４→２→１と変化する。
【００２９】
図７は、前記のように重み付け係数がＣ１（Ｔ８）＝８、Ｃ２（Ｔ９）＝４、Ｃ３（Ｔ１０）＝２、Ｃ４（Ｔ１１）＝２に設定され、動作状態信号Ｒ１ Ａｃｔ（Ｔ１）、Ｒ２ Ａｃｔ（Ｔ２）、Ｒ３ Ａｃｔ（Ｔ３）、Ｎ１ Ａｃｔ（Ｔ４）が各状態の時に、ルックアップテーブル１５２Ｈが生成するクロック間引きパラメータＰ２（Ｔ１３）の生成例である。
【００３０】
図８は、非リアルタイム機能ブロックである、Ｎ２ブロック１５０を構成するクロック制御部１５３のブロック図である。クロック制御部１５３は、ダウンカウンタ、比較器、ＡＮＤゲート、フリップフロップ（ＦＦ）等の論理回路１５３Ａで構成され、クロック間引きパラメータＰ２（Ｔ１３）の値と、Ｎ２ブロック１５０の動作状態信号Ｎ２ Ａｃｔ（Ｔ５）の状態に応じて、システムクロックＣＬＫ（Ｔ０）を所定の割合で間引きし、内部クロックＮ２ ＣＬＫ（Ｔ７）を生成する。
なお、論理回路１５３Ａの構成は、前記実施形態に例示したものは一例であり、これに限られるものではない。
【００３１】
図９は、クロック制御部１５３の動作例を示すタイミングチャートである。図９で示すように、クロック間引きパラメータＰ２（Ｔ１３）の値と、Ｎ２ブロック１５０の動作状態信号Ｎ２ Ａｃｔ（Ｔ５）の状態に応じて、システムクロックＣＬＫ（Ｔ０）が間引かれ、各タイミングでシステムクロックＣＬＫ（Ｔ０）が÷１、÷１６、÷８、÷４、÷２、÷１された、内部クロックＮ２ ＣＬＫ（Ｔ７）が生成されているのがわかる。
【００３２】
図１０は、非リアルタイム機能ブロックである、Ｎ１ブロック１４０とＮ２ブロック１５０が、システムクロックＣＬＫと同じ周波数で動作している場合の最大ピーク電流を示した図である。
【００３３】
図１１は、非リアルタイム機能ブロックである、Ｎ１ブロック１４０とＮ２ブロック１５０を、システムクロックＣＬＫを周波数間引きして動作させている場合の最大ピーク電力削減の概念図である。
図１１で示すように、Ｎ１ブロックとＮ２ブロックの処理時間は長くなっているものの、最大ピーク電力が削減しているのがわかる。
【００３４】
前記実施例で説明したように、本発明では、決められた所定時間内に処理を完了する必要がある複数のリアルタイム機能ブロックと、処理時間の規定が無い複数の非リアルタイム機能ブロックが内部バスによって相互に接続された半導体集積回路において、非リアルタイム機能ブロックにのみ、リアルタイム機能ブロックの動作状態を監視し、その動作状態に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成するクロックパラメータ生成部と、クロックパラメータ生成部で生成されたクロックパラメータの値に応じて、システムクロックを所定の割合で間引くクロック制御部とを備えたことで、消費電力削減のための回路増を抑えながら、最大ピーク電力を削減することができる。
また、リアルタイム機能ブロックに対してはクロック制御を行なわないため、回路のリアルタイム性を妨げることなく、半導体集積回路における最大ピーク電力を削減する半導体集積回路を実現できる。
【００３５】
以下に、本出願の特許請求の範囲に記載された発明を付記する。
［特許請求の範囲］
［請求項１］
決められた所定時間内に処理を完了する必要がある複数のリアルタイム機能ブロックと、処理時間の規定が無い複数の非リアルタイム機能ブロックが内部バスによって相互に接続された半導体集積回路において、
前記非リアルタイム機能ブロックは、前記リアルタイム機能ブロックの動作状態を監視し、更に、
前記動作状態に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成するクロックパラメータ生成部と、
前記クロックパラメータ生成部で生成されたクロック間引きパラメータの値に応じて、システムクロックを所定の割合で間引くクロック制御部と
を備えたことを特徴とする半導体集積回路。
［請求項２］
前記クロックパラメータ生成部は、前記リアルタイム機能ブロックの動作状態と、前記非リアルタイム機能ブロックのうち、自身よりも処理優先度の高い機能ブロックの動作状態を監視し、
更に、前記動作状態に応じてシステムクロックの間引き処理を行なうためのクロック間引きパラメータを生成することを特徴とする請求項１に記載の半導体集積回路。
［請求項３］
前記クロックパラメータ生成部は、前記リアルタイム機能ブロックと前記非リアルタイム機能ブロックの処理優先度に応じた重み付け係数を設定可能としたことを特徴とする請求項１に記載の半導体集積回路。
【符号の説明】
【００３６】
１０      半導体集積回路
２０      外部電源
３０      発振回路
１００    内部バス
１１０    Ｒ１ブロック（リアルタイム機能ブロック）
１１１    論理回路
１２０    Ｒ２ブロック（リアルタイム機能ブロック）
１３０    Ｒ３ブロック（リアルタイム機能ブロック）
１４０    Ｎ１ブロック（優先度が高い非リアルタイム機能ブロック）
１４１    論理回路
１４２    クロックパラメータ生成部
１４３    クロック制御部
１５０    Ｎ２ブロック（優先度が一番低い非リアルタイム機能ブロック）
１５１    論理回路
１５２    クロックパラメータ生成部
１５２Ａ  乗算器
１５２Ｂ  乗算器
１５２Ｃ  乗算器
１５２Ｄ  乗算器
１５２Ｅ  加算器
１５２Ｆ  加算器
１５２Ｇ  加算器
１５２Ｈ  ルックアップテーブル
１５３    クロック制御部
１５３Ａ  論理回路
１６０    ＣＰＵ
１７０    メモリ
１８０    電源制御回路
１９０    クロック生成回路
Ｔ０      システムクロックＣＬＫ
Ｔ１      動作状態信号Ｒ１ Ａｃｔ
Ｔ２      動作状態信号Ｒ２ Ａｃｔ
Ｔ３      動作状態信号Ｒ３ Ａｃｔ
Ｔ４      動作状態信号Ｎ１ Ａｃｔ
Ｔ５      動作状態信号Ｎ２ Ａｃｔ
Ｔ６      内部クロックＮ１ ＣＬＫ
Ｔ７      内部クロックＮ２ ＣＬＫ
Ｔ８      重み付け係数Ｃ１
Ｔ９      重み付け係数Ｃ２
Ｔ１０    重み付け係数Ｃ３
Ｔ１１    重み付け係数Ｃ４
Ｔ１２    クロック間引きパラメータＰ１
Ｔ１３    クロック間引きパラメータＰ２
Ｔ１４    ダウンカウンタ
Ｔ１５    カウント値＝０
Ｔ１６    機能ブロック内部ＥＮＣＬＫ
【図１】
0005870724.tif 000002
【図２】
0005870724.tif 000003
【図３】
0005870724.tif 000004
【図４】
0005870724.tif 000005
【図５】
0005870724.tif 000006
【図６】
0005870724.tif 000007
【図７】
0005870724.tif 000008
【図８】
0005870724.tif 000009
【図９】
0005870724.tif 000010
【図１０】
0005870724.tif 000011
【図１１】
0005870724.tif 000012