(57)【特許請求の範囲】
【請求項１】
マルチレーンの信号の一部である第１データ信号を１以上のレーンで伝送する第１の光リンクと、
マルチレーンの信号の別の一部である第２データ信号を１以上のレーンで伝送する第２の光リンクと、
前記第１の光リンクの送信側で、前記第１データ信号に基準クロックを与えて前記基準クロックに同期させる基準クロック印加部と、
前記第２の光リンクの送信側で、前記第２データ信号を、制御信号に応じた遅延を前記基準クロックに与えた遅延クロックに同期させる遅延付加回路と、
前記第１及び第２の光リンクの受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相を比較する位相比較器と、
前記位相比較器の出力から前記制御信号を取り出す制御信号分離器と、
を含む光伝送システム。
【請求項２】
前記遅延付加回路は、前記遅延クロックと前記基準クロックとを切り替えていずれか一方を前記第２の光リンクに印加するスイッチ又はセレクタを含むことを特徴とする請求項１に記載の光伝送システム。
【請求項３】
前記１以上のレーンの第１データ信号から検出される前記第１クロック信号の総和をとる第１加算部と、
前記１以上のレーンの第２データ信号から検出される前記第２クロック信号の総和をとる第２加算部と、
をさらに含み、
前記位相比較器は、前記第１クロック信号の総和と、前記第２クロック信号の総和の位相差を抽出することを特徴とする請求項１又は２に記載の光伝送システム。
【請求項４】
光信号を伝送する複数のレーンを、少なくとも第１のリンクと第２のリンクを含む複数のリンクに分割し、
前記第１のリンクを伝送する第１データ信号に基準クロックを与えて前記基準クロックに同期させ、
前記第２のリンクを伝送する第２データ信号に対して、制御信号に応じた遅延を前記基準クロックに与えた遅延クロックを印加して前記遅延クロックに同期させ、
受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相差を求め、
前記位相差に基づいて前記制御信号を抽出する、
ことを特徴とする制御信号の伝送方法。
【請求項５】
前記遅延クロックの印加は、前記基準クロックに対して前記制御信号に応じた遅延を与えて前記遅延クロックを生成し、前記基準クロックと前記遅延クロックを切り替えて、いずれか一方を前記第２データ信号に印加することを特徴とする請求項４に記載の制御信号の伝送方法。
【請求項６】
前記第１のリンクと前記第２のリンクの各々は複数のレーンを含み、
前記第１データ信号から検出される前記第１クロック信号の総和をとり、前記第２データ信号から検出される前記第２クロック信号の総和をとり、
前記第１クロック信号の総和と、前記第２クロック信号の総和を比較して位相差を求めることを特徴とする請求項４又は５に記載の制御信号の伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムと制御信号の伝送方法に関する。
【背景技術】
【０００２】
近年、サーバの処理能力の向上、仮想化環境の充実により、１台のサーバへの仮想マシンの集約が進んでいる。これはメモリ、ストレージ、入出力等のサーバ内のリソースの大量消費に繋がり、結果としてそれらのリソースが不足する状態になっている。これを解決するため、外部にリソースを拡張する技術の開発が進展している。サーバと外部リソースとを接続する信号は数十レーン規模となり、速度は現状の１０ Gbps前後から将来的には数十 Gbpsにまで高速化していく。これらを電気ケーブルで伝送するのは伝送距離、消費電力、ケーブル重量・体積の点で現実的ではなく、光ファイバによる接続が有望視されている。
【０００３】
光リンクを用いて、PCI-Express等のバス信号を伝送する場合、データ信号の他に制御情報の伝送が必要となる。図１は、光データ信号とともに制御信号を伝送する従来の方法を示す。図１（Ａ）は、データ信号用のレーン（光ファイバ）に、制御信号用のレーンを別途追加した構成を示す。この構成では、制御信号は専用のレーンで伝送されるが、光リンクのチャネル数、ファイバの本数が増大するという課題がある。また、データが４レーンの場合は５レーン、８レーンの場合は９レーンと非効率な構成となり、コストが増大する。
【０００４】
図１（Ｂ）では、データ信号に低速の制御信号を重畳している（たとえば、特許文献１参照）。この方法では、低速の制御信号が高速のデータ信号のノイズ成分となり、伝送特性が劣化する。データレートが高速になるほど特性劣化の影響は大きくなってしまう。
【０００５】
なお、ＩＣ内部配線の数を低減するために、複数の信号の遷移エッジのタイミングの組み合わせによって論理値を表す方法が知られている（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−３７９７４号公報
【特許文献２】特開２００３−３２０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
１つの側面では、本発明は、制御信号を重畳して伝送する際の光データ信号への影響の低減を図ることを目的とする。
【課題を解決するための手段】
【０００８】
第１の観点では、光伝送システムは、
マルチレーンの信号の一部である第１データ信号を１以上のレーンで伝送する第１の光リンクと、
マルチレーンの信号の別の一部である第２データ信号を１以上のレーンで伝送する第２の光リンクと、
前記第１の光リンクの送信側で、前記第１データ信号に基準クロックを与える基準クロック印加部と、
前記第２の光リンクの送信側で、前記第２データ信号に、制御信号に応じた遅延を与えた遅延クロックを与える遅延付加回路と、
前記第１及び第２の光リンクの受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相を比較する位相比較器と、
前記位相比較器の出力から前記制御信号を取り出す制御信号分離器と、
を含む光伝送システム。
を含む。
【０００９】
第２の観点では、制御信号の伝送方法は、
光信号を伝送する複数のレーンを、少なくとも第１のリンクと第２のリンクを含む複数のリンクに分割し、
前記第１のリンクを伝送する第１データ信号に基準クロックを与えて前記基準クロックに同期させ、
前記第２のリンクを伝送する第２データ信号に対して、制御信号に応じた遅延を含む遅延クロックを印加して前記遅延クロックに同期させ、
受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相差を求め、
前記位相差に基づいて前記制御信号を抽出する。
【発明の効果】
【００１０】
制御信号を重畳して伝送する際に、光データ信号への影響を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】従来の制御信号の伝送方式を示す図である。
【図２】実施形態の光伝送システムにおける制御信号伝送の基本構成を示す図である。
【図３】図２の光伝送システムの送信側で制御信号に応じた遅延の付加を説明するための図である。
【図４】図２の光伝送システムの受信側での制御信号の抽出を説明するための図である。
【図５】図２の光伝送システムの具体例を示す図である。
【図６】図５の光伝送システムの送信用光リンクの構成例である。
【図７】図５の光伝送システムの受信用光リンク及び制御信号抽出部の構成例である。
【図８】図５の光伝送システムで用いられる信号のタイミングチャートである。
【図９】図５の光伝送システムをPCI-Expressに適用した例を示す図である。
【図１０】図９のシステムで用いられるブリッジチップの構成例である。
【図１１】複数のレーンで伝送されるデータ信号と検出されるクロック信号の図である。
【図１２】図９のシステムの変形例を示す図である。
【図１３】図９のシステムの別の変形例を示す図である。
【図１４】複数レーンのデータ信号の総和をとってクロック信号を検出する方法を示す図である。
【発明を実施するための形態】
【００１２】
図面を参照して実施形態の光伝送システムと、制御信号の伝送方法を説明する。図２は実施形態の光伝送システム１００の基本構成を示す図である。光伝送システム１００ではマルチレーンの信号を光並列リンクで伝送する際に、少なくとも２つのグループに分割する。図２の例では、８レーンの信号を光リンクＡ（第１の光リンク１０２）と光リンクＢ（第２の光リンク１０３）の２つに分けているが、この例に限定されない。８レーンの信号を２レーンずつ４つのグループに分けてもよいし、１６レーンの信号を８レーンずつ２つのグループ、あるいは４レーンずつ４つのグループに分けてもよい。
【００１３】
複数の光リンクの中の一つを基準リンクとする。基準リンクでは、光データ信号を基準クロックで同期して伝送する。それ以外のレーンでは、光データ信号に対して、制御信号に応じた遅延（位相差）を与える或いは与えないことによって変調を行ない、光データ信号自体を制御信号を含むクロックで同期して伝送する。
【００１４】
受信側では、光リンクＡ（第１の光リンク２０２）と光リンクＢ（第２の光リンク２０３）の間の相対的な遅延、すなわち位相差を検出して、制御信号を復調する。たとえば、２つのリンク間の信号に遅延（位相差）がない場合は、制御信号の"０"に対応させる。遅延が所定の閾値を超えている場合は、制御信号の"１"に対応させる。
【００１５】
より具体的には、図２（Ａ）において、信号源１０１で生成された信号は複数のレーンに分配されてマルチレーンの信号４００となる。１つのレーンは、たとえば送信差動ペアと受信差動ペアを含む。マルチレーンに分配された信号４００の第１の部分（第１データ信号）は送信用光リンクＡ（１０２）に接続される。マルチレーンの信号４００の第２の部分（第２データ信号）は、送信用光リンクＢ（１０３）に接続される。
【００１６】
光リンクＡと光リンクＢのいずれか一方にだけ、制御信号に応じた遅延が付加される。この例では、制御信号の値に応じた遅延クロックが遅延付加回路１０５で生成され、遅延クロックが光リンクＢ（１０３）の第２データ信号に重畳される。
【００１７】
受信側の信号処理回路２０１は、制御信号抽出部２０５を含む。制御信号抽出部２０５は、受信側光リンクＡ（２０２）で受信された第１データ信号と、受信側光リンクＢ（２０３）で受信された第２データ信号の位相を比較し、比較結果から制御信号を抽出する。
【００１８】
図２（Ｂ）は、重畳される制御信号、光リンクＡのデータ信号、及び光リンクＢのデータ信号の一例を示す。制御信号はマルチレーンのデータ信号よりも低周波である。たとえば、制御信号はデータ信号の伝送レート（周波数）の１／１０程度の周波数である。制御信号の立ち上がりのタイミングで、光リンクＢのデータ信号に所定の遅延δを与える。
【００１９】
図３は、図２の遅延付加回路１０５の一例を示す。図３（Ａ）に示すように、遅延付加回路１０５は、基準となるクロック信号を入力する信号線１１１、１１２と、信号線１１２に並列接続されて所定の遅延を生成する遅延線１１４、１１３と、信号線１１２と遅延線１１４を切り替えるスイッチ１１６を含む。スイッチ１１６は、入力される制御信号の値に応じて、信号線１１２側と遅延線１１４の間を切り替える。スイッチ１１６の接続位置に応じて、送信用光リンクＢ（１０３）に印加されるクロック信号が異なる。
【００２０】
図３（Ｂ）は制御信号と印加されるクロック信号とのタイミングチャートである。制御信号の立ち上がりエッジで、基準クロック信号に遅延δが与えられる。すなわち、スイッチ１１６が遅延線１１３、１１４の側に接続される。制御信号の立下りエッジで遅延δが解消される。すなわち、スイッチ１１６が遅延のないクロック信号線１１２の側に接続される。制御信号はデータ信号用のクロック信号と比較して低周波なので、制御信号の高電位の区間で複数のクロックパルスに遅延が与えられる。
【００２１】
図４は、図２の制御信号抽出部２０５の構成例を示す。制御信号抽出部２０５は、位相比較器３０５とローパスフィルタ３０６を含む。受信用光リンクＡ（２０２）は、受信した光データ信号から任意の方法でクロック信号を抽出する。このクロック信号を第１クロック信号３０２とする。第１クロック信号は、送信側で印加された基準クロックに対応する。受信用光リンクＢ（２０３）は受信した光データ信号から任意の方法でクロック信号を抽出する。このクロック信号を、第２クロック信号３０３とする。第２クロック信号３０３には、遅延すなわち位相差の形態で制御信号が重畳されている。
【００２２】
第１クロック信号３０２と第２クロック信号３０３は、位相比較器３０５に入力され、位相が比較される。位相比較結果はローパスフィルタ３０６に入力され、直流成分（低周波成分）が抽出される。ローパスフィルタ３０６の出力を、そのまま制御信号とすることができる。一例として、位相比較器３０５の出力に遅延がなければ制御信号は"０"として復調され、遅延が所定の閾値を超える場合は"１"として復調される。
【００２３】
図５は、光伝送システム１００Ａの全体構成を示す。信号源１０１で生成された信号はマルチレーンに分配される。第１の組４０１に含まれるマルチレーンの信号Ａと、第２の組４０２に含まれるマルチレーンの信号Ｂに分割されて、それぞれ送信用光リンクＡ（１０２）と送信用光リンクＢ（１０３）に接続される。送信用光リンクＡには基準クロック信号１１１が印加される。送信用光リンクＢには、制御信号に応じて遅延が与えられた遅延クロック信号１１３と遅延のないクロック信号１１２とが切り替えられて印加される。送信用光リンク１０２から出力される光信号４０９と、送信用光リンク１０３から出力される光信号４１０は、光伝送路を介して伝送される。
【００２４】
受信用光リンクＡ（２０２）で受信された光信号４０９は電気信号に変換されて、信号処理回路２０１（図２参照）の信号復元部３０１に入力される。受信用光リンクＢ（２０３）で受信された光信号４１０も電気信号に変換されて信号復元部３０１に入力される。受信用光リンクＡで抽出された第１クロック信号３０２は、位相比較器３０５と信号復元部３０１に入力される。信号復元部３０１は、第１クロック信号３０２を用いて入力されたデータ信号の同期をとってデータの復元を行う。
【００２５】
受信用光リンクＢで抽出された第２クロック信号３０３は、位相比較器３０５に入力される。上述のように、第２クロック信号３０３には制御信号（制御情報）が信号遅延の形で重畳されている。したがって、位相比較器３０５の出力である位相差は制御情報を表わす。ローパスフィルタ３０６の通過成分を、マルチレーンの信号４０１、４０２に関する制御情報として用いる。なお、信号復元部３０１の出力は図示しないフレーム再生部で結合されて、マルチレーンに分配される前の状態に再生される。
【００２６】
図６は、送信用光リンク１０２，１０３の構成例を示す。送信用光リンク１０２（又は１０３）は、遅延フリップフロップ（ＤＦＦ）１２１と、ドライバ１２２と、レーザダイオード（ＬＤ）１２３を含む。図６では便宜上、単一の送信用リンク部分が描かれているが、レーン数に対応した数（たとえば４つ）のリンク部分が用いられる。
【００２７】
ＤＦＦ１２１には、送信用のデータとクロック信号が入力される。送信用リンク１０２であれば、このクロック信号は基準クロック信号１１１である。送信用リンク１０３であれば、クロック信号は制御信号の値に応じた遅延クロックまたは基準クロックである。ＤＦＦ１２１に保持されていた送信データは、クロック信号の立ち上がりのタイミングで出力される。ＤＦＦの出力はドライバ１２２に供給される。ドライバ１２２は、出力されたデータ信号でＬＤ１２３の出力光を駆動し、変調する。これによって送信用光リンク１０２（又は１０３）から、制御信号が重畳された光信号が出力される。
【００２８】
図７は、受信側光リンク２０２、２０３の構成例を示す。受信用光リンク２０２は、フォトダイオード等の光検出器（ＰＤ）２１１と、トランスインピーダンスアンプ（ＴＩＡ）２１２と、位相同期回路（ＰＬＬ）３１２を含む。受信された光信号４０９は、ＰＤ２１１で電流に変換される。ＴＩＡ２１２は、入力される電流をインピーダンス変換し、増幅して電圧信号として出力する。電圧信号は、リタイマー３０１ａとＰＬＬ３１２に供給される。リタイマー３０１ａは信号復元部３０１として機能する。ＰＬＬ３１２は入力される電圧信号から第１クロック信号を検出する。検出された第１クロック信号は、リタイマー３０１ａと、位相比較器３０５に供給される。
【００２９】
受信用光リンク２０３は、ＰＤＤ２１３と、ＴＩＡ２１４と、ＰＬＬ３１３を含む。受信された光信号はＰＤ２１３で電流に変換され、ＴＩＡで電圧に変換される。電圧信号はリタイマー３０１ａとＰＬＬ３１３に供給される。ＰＬＬ３１３により、制御信号に応じた遅延が与えられた第２クロック信号が検出される。第２クロック信号は、位相比較器３０５に供給される。
【００３０】
リタイマー３０１は、ＰＬＬ３１２で検出された第１クロック信号を用いて、受信用光リンク２０２と受信用光リンク２０３からの受信信号の同期をとって信号を復元し、データ信号を出力する。位相比較器３０５は、第１クロック信号と第２クロック信号の位相を比較し、比較結果から制御信号が取り出される。制御信号の取り出しにＬＰＦ３０６を用いてもよい。
【００３１】
このように、遅延を含む第２クロック信号は制御信号の抽出に使用され、データ信号の復元には基準クロックに対応する第１クロック信号が使用される。これにより、最終的にはすべての信号が同じ位相に揃えられる。
【００３２】
図８は、図５の光伝送システム１００Ａで送受信される信号のタイミングチャートである。送信側において、入力信号とともに低周波の制御信号が入力される。制御信号が低電位、たとえば"０"を表わす区間では、図５のスイッチ１１６は遅延のないクロック信号の側に接続され、光リンクＡに印加されるクロックと、光リンクＢに印加されるクロックは、同じタイミングとなる。送信用光リンクＡの光出力と、送信用光リンクＢの光出力の位相は揃っている。
【００３３】
制御信号が高電位、たとえば"１"を表わす区間では、制御信号の立ち上がりエッジのタイミングで、図５のスイッチ１１６が遅延クロックの側に切り替えられる。その結果、光リンクＢに印加されるクロックの立ち上がりのタイミングが、光リンクＡに印加される基準クロックの立ち上がりから所定の時間遅れる。送信用光リンクＢから送信される光出力の位相は、送信用光リンクＡから送信される光出力の位相よりも遅れる。
【００３４】
制御信号が低電位（"０"）に戻ると、制御信号の立下りエッジのタイミングで、図５のスイッチ１１６は遅延のないクロック側に切り替えられる。その結果、光リンクＢに印加されるクロックの立ち上がりのタイミングは、光リンクＡに印加される基準クロックの立ち上がりと揃う。送信される光信号の位相も揃う。
【００３５】
受信側において、受信用光リンクＡで検出される第１クロック信号は常に一定周期で立ち上がる。受信用光リンクＢで検出される第２クロック信号は、ある区間で第１クロック信号の立ち上がりタイミングに遅れる。遅延区間では、光リンクＢで受信される光信号の位相が、リンクＡで受信される光信号の位相に遅れているからである。第１クロック信号の位相と第２クロック信号の位相を比較する位相比較器の出力は、たとえば、位相差がない場合は低電位、位相差が所定の閾値を超える場合は高電位となる。
【００３６】
位相比較器の出力から低周波成分を取り出すと、送信側でデータ信号に重畳された制御信号が得られる。なお、第１クロック信号は全体のクロックとして使用され、第２クロックは制御信号の取り出しに使用される。制御信号の伝送レートはデータ信号に比べてオーダーレベルで遅いため（たとえば１／１０程度）、送信側で光リンクＢに与えられるクロックが瞬時に変化した後は、位相がずれた状態で光信号の定常状態が続くので、受信側での制御信号の検出を安定して行うことができる。
【００３７】
図９は、光伝送システム１００Ａの変形例である光伝送システム１００Ｂを示す。光伝送システム１００Ｂでは、制御信号の重畳をPCI-Expressのバス信号の伝送に適用する。この例では、ＣＰＵ５０１は８レーンのPCI-Express出力ポートを有し、データはマルチレーン（８レーン）に分配されてシリアル転送される。ブリッジチップ５０２は、PCI-Expressのバスを別のバス、たとえばローカルバスに変換して、マルチレーンで出力する。８レーンのローカルバス信号は４レーンずつ２つのグループに分割され、それぞれ４チャンネルの送信用光リンクＡ（１０２）、送信用光リンクＢ（１０３）に入力される。
【００３８】
ブリッジチップ５０２は、PCI-Expressの制御情報（制御信号）を取り出して、遅延付加回路１０５に供給する。遅延付加回路１０５の動作は、図３及び図５を参照して説明したとおりである。すなわち、制御信号に応じてスイッチ１１６を切り替え、送信用光リンクＢに印加するクロック信号に対する遅延の付加を制御する。たとえば、制御信号が"１"の場合、遅延クロックを発生させてデータ信号に遅延を与える。送信用光リンクＡに対しては、常に基準クロックが供給されている。
【００３９】
受信側において、受信用光リンクＡ（２０２）で受信された光信号（データ信号）はローカルバスを介してブリッジチップ６０２に入力され、PCI-Expressバスに変換されてＰＣＩ機器６０１に供給される。同様に、受信用光リンクＢ（２０３）で受信された光信号（データ信号）は、ローカルバスを介してブリッジチップ６０２に入力され、PCI-Expressバスに変換されてＰＣＩ機器６０１に供給される。
【００４０】
受信用光リンクＡで検出された第１クロック信号４１２と、受信用光リンクＢで検出された第２クロック信号４１３は、位相比較器３０５に入力される。位相比較器３０５は第１クロック信号と第２クロック信号の位相を比較し、比較結果を出力する。たとえば、位相差が所定の閾値を超える場合は"１"、位相差がない場合は"０"を出力する。ローパスフィルタ３０６は、位相比較器３０５の出力から低周波の制御信号を抽出する。制御信号はブリッジチップ６０２に供給され、PCI-expressデータ信号の制御に用いられる。
【００４１】
図１０は、図１１のブリッジチップ５０２の構成例である。ブリッジチップ５０２は、ＰＣＩ-Expressインタフェース５０５と、ＦＩＦＯ回路５０６と、ローカルバス・インタフェース５０７と、制御レジスタ５０８と、コントローラ５０９を含む。８レーンのPCI-Express バスで伝送されたデータ信号は、PCI-Expressインタフェース５０５を介してＦＩＦＯ回路５０６に入力される。入力されたデータは、バッファリングされフロー制御されて、順次ローカルバス・インタフェース５０７に出力される。ローカルバス・インタフェース５０７は、８レーンのローカルバスでデータ信号を出力する。
【００４２】
PCI-Expressインタフェース５０５は、その制御端子でCPI-Express制御情報を受け取り、制御レジスタ５０８経由でコントローラ５０９に引き渡す。コントローラ５０９は、制御信号を生成して出力する。制御信号は、図９の遅延付加回路１０５に入力される。
【００４３】
図１１は、光リンクＡのデータ信号、光リンクＢのデータ信号、及びそれぞれのリンクで検出される第１クロック信号、第２クロック信号を示す図である。図１１（Ａ）の光リンクＡの４つのレーン１−１、１−２、１−３、１−４では、基準クロックと同期してデータパルスが生成される。光リンクＢの４つのレーン２−１、２−２、２−３、２−４では、制御信号の低電位の区間で基準クロックと同期してデータパルスが生成される。制御信号の高電位の区間で、基準クロックから遅延したデータパルスが生成される。
【００４４】
図１１（Ｂ）で、光リンクＡの４レーンのデータ信号から検出される第１クロック信号は、常に一定間隔のクロックを発生する。光リンクＢの４レーンのデータ信号から検出される第２クロック信号は、ある区間では光リンクＡの第１クロック信号と同期するが、ある区間では光リンクＡの第１クロック信号から遅れて発生する。第２クロック信号と第１クロック信号と同期する区間は、制御信号の低電位を表わす。第２クロック信号が第１クロック信号に遅れる区間は、制御信号の高電位を表わす。このように、PCI-Expressシリアル転送の場合も、制御信号用のレーンを増設することなく、データ信号とともに制御信号を伝送することができる。
【００４５】
図１２は、光伝送システム１００Ａの別の変形例である光伝送システム１００Ｃの構成例を示す。光伝送システム１００Ｃは、送信側のブリッジチップ５１２の内部に、遅延付加回路５１５を有する。また、受信側のブリッジチップ６１２の内部に、制御信号抽出部６１５を有する。ブリッジチップ５１２では、図１０のローカルバス・インタフェース５０７から出力される８つのレーンを、４レーンずつ２つのグループに分離する。第１グループのデータ信号に基準クロックを与え、第２グループのデータ信号に、制御信号に応じた遅延を与える。たとえば、制御信号が"１"の場合に基準クロックに遅延を付加し、制御信号が"０"のときに基準クロックをそのまま印加する。
【００４６】
送信用光リンクＡ（７０２）には、基準クロックが重畳された第１グループのデータ信号が入力される。送信用光リンクＢ（７０３）には、制御情報を表わす遅延クロックが重畳された第２グループのデータ信号が入力される。したがって、送信用光リンク７０２と送信用光リンク７０３へのクロック信号の入力は不要である。
【００４７】
受信側で、制御信号抽出部６１５は、ブリッジチップ６１２に入力されたマルチレーンのローカルバス信号のうち、第１のグループから第１クロック信号を検出し、第２のグループから第２クロック信号を検出する。第１クロック信号と第２クロック信号の位相を比較して、比較結果から制御信号を抽出する。この制御信号はPCI-Expressに変換されたデータ信号の制御に用いられる。
【００４８】
図１３は、光伝送システム１００Ａのさらに別の変形例である光伝送システム１００Ｄを示す。光伝送システム１００Ｄは、送信用光リンクＢ（９０３）の内部に、遅延付加回路９０５を有する。また、受信用光リンクＢ（１００３）の内部に、制御信号抽出部１００５を有する。
【００４９】
送信用光リンクＡ（９０２）は、図９のシステムと同様に基準クロックを受け取り、データ信号を基準クロックに同期させる。送信用光リンクＢ（９０３）はブリッジチップ５０２から入力される制御信号に基づいて、データ信号に遅延クロックと基準クロックのいずれかを重畳する。
【００５０】
受信用光リンクＡ（１００２）は、受信したデータ信号から第１クロック信号１０１２を検出し、検出した第１クロック信号を、受信用光リンクＢ（１００３）の制御信号抽出部１００５に供給する。受信用光リンクＢ（１００３）は、受信したデータ信号から第２クロック信号を検出する。制御信号抽出部１００５は、第１クロック信号と第２クロック信号の位相を比較し、比較結果に基づいて制御信号を抽出する。制御信号は、ブリッジチップ６０２に供給される。
【００５１】
図１４は、並列光リンク内の信号の総和をとって制御信号の抽出を行う手法を示す。たとえば図１３の光伝送システムで、リンクＡのレーン１−１、１−２、１−３、１−４から受信されたデータ信号が、図１４（Ａ）の上段に示すものである場合、レーン１−１〜１−４のデータ信号の総和をとって、図１４（Ｂ）の上段のようなクロック信号を検出する。同様に、リンクＢのレーン２−１、２−２、２−３、２−４から受信されたデータ信号が、図１４（Ａ）の下段に示すものである場合、レーン２−１〜２−４のデータ信号の総和をとって、図１４（Ｂ）の下段のようなクロック信号を検出する。
【００５２】
この構成により、多くのレーンでデータ信号の値が"０"である場合でも、いずれかのレーンでデータ値"１"が現れる蓋然性が高く、安定してクロック信号を検出することができる。したがって、動作の信頼性が向上する。
【００５３】
上述した実施形態の構成と手法により、データ信号の数に応じたレーン（光ファイバ）数で制御信号の伝送が可能になる。また、位相のみを制御しているので高速のデータ信号の伝送特性に影響しない。さらに、光リンク単位で遅延を与えるため回路を簡単にすることができる。
【００５４】
実施形態では、光リンクＢに与える遅延クロックと基準クロックの切り替えにスイッチ１１６を用いたが、セレクタやその他の論理回路を用いてもよい。また、複数レーンのデータ信号の総和をとる方法（図１４参照）では、すべてのレーンが"０"の場合に備えて、時間方向でデータ信号の蓄積を行ってクロック信号を検出してもよい。
【００５５】
以上の説明に対し、以下の付記を提示する。
（付記１）
マルチレーンの信号の一部である第１データ信号を１以上のレーンで伝送する第１の光リンクと、
マルチレーンの信号の別の一部である第２データ信号を１以上のレーンで伝送する第２の光リンクと、
前記第１の光リンクの送信側で、前記第１データ信号に基準クロックを与える基準クロック印加部と、
前記第２の光リンクの送信側で、前記第２データ信号に、制御信号に応じた遅延を与えた遅延クロックを与える遅延付加回路と、
前記第１及び第２の光リンクの受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相を比較する位相比較器と、
前記位相比較器の出力から前記制御信号を取り出す制御信号分離器と、
を含む光伝送システム。
（付記２）
前記遅延付加回路は、前記遅延クロックと前記基準クロックとを切り替えていずれか一方を前記第２の光リンクに印加するスイッチ又はセレクタを含むことを特徴とする付記１に記載の光伝送システム。
（付記３）
前記１以上のレーンの第１データ信号から検出される前記第１クロック信号の総和をとる第１加算部と、
前記１以上のレーンの第２データ信号から検出される前記第２クロック信号の総和をとる第２加算部と、
をさらに含み、
前記位相比較器は、前記第１クロック信号の総和と、前記第２クロック信号の総和の位相差を抽出することを特徴とする付記１又は２に記載の光伝送システム。
（付記４）
前記制御信号分離器は、前記位相比較器の後段に配置されるローパスフィルタを含むことを特徴とする付記１〜３のいずれか１に記載の光伝送システム。
（付記５）
前記検出された第１クロック信号を用いて、前記第１データ信号及び前記第２データ信号を復元する信号復元部、
をさらに有することを特徴とする付記１〜４のいずれか１に記載の光伝送システム。
（付記６）
前記第１の光リンクに配置される第１の光信号生成部と、
前記第２の光リンクに配置される第２の光信号生成部と、
をさらに含み、
前記遅延付与回路は前記第２の光信号生成部に接続されることを特徴とする付記１〜５のいずれか１に記載の光伝送システム。
（付記７）
前記第１の光リンクに配置される第１の光信号生成部と、
前記第２の光リンクに配置される第２の光信号生成部と、
をさらに含み、
前記遅延付与回路は前記第２の光信号生成部の内部に設けられることを特徴とする付記１〜５のいずれか１に記載の光伝送システム。
（付記８）
前記第１の光リンクに配置される第１の光信号生成部と、
前記第２の光リンクに配置される第２の光信号生成部と、
前記第１の光信号生成部及び前記第２の光信号生成部の前段に配置されるシリアルバス変換ブリッジと、
をさらに含み、
前記遅延付与回路は、前記シリアルバス変換ブリッジの内部に設けられることを特徴とする付記１〜５のいずれか１に記載の光伝送システム。
（付記９）
前記制御信号は、前記マルチレーンの信号と比較して低周波数であることを特徴とする付記１〜８のいずれか１に記載の光伝送システム。
（付記１０）
光信号を伝送する複数のレーンを、少なくとも第１のリンクと第２のリンクを含む複数のリンクに分割し、
前記第１のリンクを伝送する第１データ信号に基準クロックを与えて前記基準クロックに同期させ、
前記第２のリンクを伝送する第２データ信号に対して、制御信号に応じた遅延を含む遅延クロックを印加して前記遅延クロックに同期させ、
受信側で、前記第１データ信号から検出される第１クロック信号と、前記第２データ信号から検出される第２クロック信号の位相差を求め、
前記位相差に基づいて前記制御信号を抽出する、
ことを特徴とする制御信号の伝送方法。
（付記１１）
前記遅延クロックの印加は、前記基準クロックに対して前記制御信号に応じた遅延を与えて前記遅延クロックを生成し、前記基準クロックと前記遅延クロックを切り替えて、いずれか一方を前記第２データ信号に印加することを特徴とする付記１０に記載の制御信号の伝送方法。
（付記１２）
前記第１のリンクと前記第２のリンクの各々は複数のレーンを含み、
前記第１データ信号から検出される前記第１クロック信号の総和をとり、前記第２データ信号から検出される前記第２クロック信号の総和をとり、
前記第１クロック信号の総和と、前記第２クロック信号の総和を比較して位相差を求めることを特徴とする付記１０又は１１に記載の制御信号の伝送方法。
（付記１３）
前記第２クロック信号のうち前記遅延を含む区間を前記制御信号の高電位又は低電位に対応させ、前記第２クロック信号のうち前記遅延を含まない区間を前記制御信号の低電位又は高電位に対応させることを特徴とする付記１０〜１２のいずれか１に記載の制御信号の伝送方法。
（付記１４）
前記受信側で、前記第１クロック信号を用いて前記第１データ信号と前記第２データ信号の復元を行うことを特徴とする付記１０〜１３のいずれか１に記載の制御信号の伝送方法。
【産業上の利用可能性】
【００５６】
光通信における制御信号の伝送に利用することができる。サーバ間、サーバと外部リソース間などをマルチレーンで信号伝送する光伝送システムに利用することができる。たとえば、アクティブオプティカルケーブル、アレイ型トランシーバ型光モジュールを用いた光信号の伝送に利用することができる。
【符号の説明】
【００５７】
１００、１００Ａ〜１００Ｄ  光伝送システム
１０２，７０２、９０２  送信用光リンクＡ（第１の光信号生成部）
１０３、７０３、９０３  送信用光リンクＢ（第２の光信号生成部）
１０５、５１５、９０５  遅延付加回路
１１１  基準クロック信号
１１３  遅延クロック信号
１１４  遅延線
１１６  スイッチ
２０２、８０２、１００２  受信用光リンクＡ（第１の電気光変換部）
２０３、８０３、１００３  受信用光リンクＢ（第２の電気光変換部）
２０５、６１５、１００５  制御信号抽出部
３０１  信号復元部
３０５  位相比較器
３０６  ローパスフィルタ
４０９  光信号Ａ（第１データ信号）
４１０  光信号Ｂ（第２データ信号）
５０２、５１２、６０２、６１２  ブリッジチップ（シリアルバス変換ブリッジ）
【図１】
0005970889.tif 000002
【図２】
0005970889.tif 000003
【図３】
0005970889.tif 000004
【図４】
0005970889.tif 000005
【図５】
0005970889.tif 000006
【図６】
0005970889.tif 000007
【図７】
0005970889.tif 000008
【図８】
0005970889.tif 000009
【図９】
0005970889.tif 000010
【図１０】
0005970889.tif 000011
【図１１】
0005970889.tif 000012
【図１２】
0005970889.tif 000013
【図１３】
0005970889.tif 000014
【図１４】
0005970889.tif 000015