(57)【特許請求の範囲】
【請求項１】
エミッタが第１の電源端子に接続されコレクタとベースが共通接続された第１の導電型の第１のトランジスタ、およびエミッタが前記第１の電源に接続されベースが前記第１のトランジスタのベースに接続された前記第１の導電型の第２のトランジスタからなる第１のカレントミラー回路と、
コレクタとベースが前記第２のトランジスタのコレクタに接続されエミッタが第２の電源端子に接続された第２の導電型の第３のトランジスタ、およびコレクタが前記第１のトランジスタのコレクタに接続され、ベースが前記第３のトランジスタのベースに接続されエミッタが第１の抵抗を介して前記第２の電源端子に接続された第２の導電型の第４のトランジスタからなる第２のカレントミラー回路と、を有する定電流回路において、
ベースが前記第２および第３のトランジスタの共通コレクタに接続された前記第１の導電型の第５のトランジスタと、アノードが前記第５のトランジスタのコレクタに接続されカソードが前記第２の電源端子に接続された第１のダイオードと、ドレインが前記第１の電源端子に接続されゲートが前記第２の電源端子に接続されソースが前記第５のトランジスタのエミッタに接続されたＪＦＥＴまたはデプレッションＭＯＳＦＥＴからなる前記第２の導電型の第６のトランジスタとからなる起動回路を設けたことを特徴とする定電流回路。
【請求項２】
請求項１に記載の定電流回路において、
前記第１の抵抗の素子分離用電極を、前記第１のダイオードのアノードに接続したことを特徴とする定電流回路。
【請求項３】
請求項１または２に記載の定電流回路において、
前記第１のカレントミラー回路および前記第２のカレントミラー回路を、それぞれウィルソンカレントミラー回路で構成したことを特徴とする定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電流の定電流回路に関する。
【背景技術】
【０００２】
図５に、ＰＮＰ型のトランジスタＱ１，Ｑ２からなるカレントミラー回路と、ＮＰＮ型のトランジスタＱ３，Ｑ４、抵抗Ｒ１からなる不平衡カレントミラー回路とを使用した定電流回路に対し、ＮＰＮ型のトランジスタＱ１１と抵抗Ｒ１１からなる起動回路を付加させた構成を示す（特許文献１の図２参照）。
【０００３】
図５において、トランジスタＱ１のコレクタ電流Ｉは、トランジスタＱ３，Ｑ４のサイズ比（１：Ｎ）と、抵抗Ｒ１の抵抗値により、式（１）で示すように表される。ＶTはサーマル電圧である。
0005925465.tif 000002
【０００４】
起動回路は、電源投入時にトランジスタＱ１〜Ｑ４および抵抗Ｒ１からなる定電流回路を起動させるために、トランジスタＱ１１によって電流を引き抜くものである。つまり、起動時は、トランジスタＱ１，Ｑ２のベース電流がトランジスタＱ１１のベース電流となって流れることにより、トランジスタＱ１，Ｑ２が動作し、トランジスタＱ３，Ｑ４が動作する。
【０００５】
しかし、起動回路のトランジスタＱ１１は、定電流回路が起動した後でもトランジスタＱ１，Ｑ２から電流を引き続けるため、式（１）の電流Ｉの値には誤差が含まれることになる。
【０００６】
ここで、トランジスタＱ１１のコレクタ電流Ｉｏについて考えてみる。このコレクタ電流Ｉｏは、トランジスタＱ１のベース・エミッタ間電圧をＶbeQ1、トランジスタＱ１１のベース・エミッタ間電圧をＶbeQ11とすると、
0005925465.tif 000003
となる。
【０００７】
電源電圧Ｖccが数十Ｖ、式（１）で示される電流Ｉが１μＡ程度の低電流で動作する場合では、Ｖcc＞＞ＶbeQ1，Ｖcc＞＞ＶbeQ11となるところから、電流Ｉｏはほとんど抵抗Ｒ１１の値によって決まる。この電流Ｉｏは、定常動作状態では無駄な電流となり、消費電流の増大を惹起する。しかし、この電流Ｉｏを、定電流Ｉの値に合わせてμＡオーダーにまで小さくしようとすると、抵抗Ｒ１１として数ＭΩの値のものが必要となり、ＩＣチップ上に作り込む場合にその抵抗面積が大きくなってしまう。
【０００８】
なお、定電流回路が起動した後は、起動回路で引き抜く電流を停止させ、式（１）で表される電流Ｉの誤差を小さくした図６に示す回路が提案されている（たとえば、特許文献１の図１参照）。この図６に示す回路では、起動時に、抵抗Ｒ１２に流れる電流によってトランジスタＱ１２が導通すると、トランジスタＱ１，Ｑ２にベース電流が供給され、定電流回路が起動する。このとき、トランジスタＱ１３にもベース電流が供給され、そのトランジスタＱ１３のコレクタ電流によってトランジスタＱ１４が導通して、抵抗Ｒ１２に流れる電流を引き抜く。これにより、トランジスタＱ１２が遮断して、定電流回路から引き抜く起動電流がなくなる。抵抗Ｒ１３は、トランジスタＱ１４のコレクタ電流調整用である。
【０００９】
しかし、この図６に示した定電流回路でも、電源電圧Ｖccが数十Ｖ、かつ式（１）で表される電流Ｉが１μＡ程度での使用を考えると、定常動作状態において起動回路を流れる電流を抑える動作を実現するためには、抵抗Ｒ１３に十分な電圧降下を発生させる必要があり、電源電圧Ｖccに近い電圧がかかる抵抗Ｒ１２に電流を抑える必要があるところから、抵抗Ｒ１２，Ｒ１３に数百ｋΩ〜数ＭΩの値のものが必要となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特願平０２−１３９６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５に示した定電流回路では、式（１）で示す電流に誤差が含まれる問題と低消費電流を図るには抵抗Ｒ１１に大抵抗が必要になる問題があり、また図６に示した定電流回路では、式（１）で示す電流に誤差が含まれる問題は解消できるものの、やはり抵抗Ｒ１２，Ｒ１３に大抵抗が必要になる問題がある。
【００１２】
本発明の目的は、起動回路を小面積とし、高電源電圧でも低消費電流を実現した定電流回路を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１にかかる発明の定電流回路は、エミッタが第１の電源端子に接続されコレクタとベースが共通接続された第１の導電型の第１のトランジスタ、およびエミッタが前記第１の電源に接続されベースが前記第１のトランジスタのベースに接続された前記第１の導電型の第２のトランジスタからなる第１のカレントミラー回路と、コレクタとベースが前記第２のトランジスタのコレクタに接続されエミッタが第２の電源端子に接続された第２の導電型の第３のトランジスタ、およびコレクタが前記第１のトランジスタのコレクタに接続され、ベースが前記第３のトランジスタのベースに接続されエミッタが第１の抵抗を介して前記第２の電源端子に接続された第２の導電型の第４のトランジスタからなる第２のカレントミラー回路と、を有する定電流回路において、ベースが前記第２および第３のトランジスタの共通コレクタに接続された前記第１の導電型の第５のトランジスタと、アノードが前記第５のトランジスタのコレクタに接続されカソードが前記第２の電源端子に接続された第１のダイオードと、ドレインが前記第１の電源端子に接続されゲートが前記第２の電源端子に接続されソースが前記第５のトランジスタのエミッタに接続されたＪＦＥＴまたはデプレッションＭＯＳＦＥＴからなる前記第２の導電型の第６のトランジスタとからなる起動回路を設けたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の定電流回路において、前記第１の抵抗の素子分離用電極を、前記第１のダイオードのアノードに接続したことを特徴とする。
請求項３にかかる発明は、請求項１または２に記載の定電流回路において、前記第１のカレントミラー回路および前記第２のカレントミラー回路を、それぞれウィルソンカレントミラー回路で構成したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、大きな値の抵抗を用いる代わりにＪＦＥＴトランジスタやデプレッションＭＯＳトランジスタを用いるので、小面積を実現でき、また高電源電圧においても消費電流を抑えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施例の定電流回路の回路図である。
【図２】本発明の第２の実施例の定電流回路の回路図である
【図３】本発明の第３の実施例の定電流回路の回路図である
【図４】本発明の第４の実施例の定電流回路の回路図である
【図５】従来の定電流回路の回路図である。
【図６】従来の別の定電流回路の回路図である
【図７】定電流回路で得られる基準電流の温度特性図である。
【発明を実施するための形態】
【００１６】
＜第１の実施例＞
図１に本発明の第１の実施例の定電流回路を示す。トランジスタＱ１〜Ｑ４と抵抗Ｒ１からなる定電流回路は、従来回路である図５，図６で説明したものと同じである。本実施例では、トランジスタＱ２のコレクタとトランジスタＱ３のコレクタの共通接続点にベースが接続され、コレクタが接地ライン２に接続されたＰＮＰ型のトランジスタＱ５と、そのトランジスタＱ５にソースが接続されドレインが電源ライン１に接続され、ゲートが接地ライン２に接続されたＮ型のＪＦＥＴトランジスタＪ１とからなる起動回路を設けた。
【００１７】
起動動作状態では、トランジスタＪ１→トランジスタＱ５のベース→トランジスタＱ３を起動電流が流れる。このときトランジスタＱ５が導通する。そして、起動後は、トランジスタＱ５のベース電位がトランジスタＱ３のベース・エミッタ間電圧ＶbeQ3にまで上昇する。
【００１８】
トランジスタＪ１のドレイン電流ＩｄJ1は、ソース電圧ＶｓJ1とドレイン電圧ＶｄJ1（電源ライン１の電圧Ｖcc）の差電圧によって決定され、その差電圧がピンチオフ電圧以上になればドレイン電流ＩｄJ1は一定となる。そして、ピンチオフにおいて、ソース電圧ＶｓJ1の変動が少なければ、電源電圧Ｖccが大きくなったとしても、ドレイン電流ＩｄJ1の変動は大きくならない。また、ピンチオフでないときは、ドレイン電流ＩｄJ1は、ソース電圧ＶｓJ1が高いほど小さくなる。さらに、ソース電圧ＶｓJ1はトランジスタＱ３，Ｑ５のベース・エミッタ間電圧を用いて、次の式（３）で表すことができる。
0005925465.tif 000004
【００１９】
定常動作状態においては、ソース電圧ＶｓJ1は式（３）に従い、２Ｖbeに固定される。従って、電源電圧Ｖccが大きくなったとしても、ドレイン電流ＩｄJ1の変動は小さくなる。このように、第１の実施例では、大きな値の抵抗を使用する代わりに、ＪＦＥＴトランジスタＪ１を使用するため、従来構成よりも小面積で、電源電圧Ｖccが高くなっても、消費電流を抑制することができる。
【００２０】
＜第２の実施例＞
図２に第２の実施例の定電流回路を示す。図１に示した第１の実施例の定電流回路では、トランジスタＱ５のベースを流れる起動電流Ｉstartは、トランジスタＱ５の電流増幅率をβQ5とすると、次の式（４）で表され、この電流は誤差電流となる。
0005925465.tif 000005
【００２１】
そこで、第２の実施例では、図２に示すように、トランジスタＱ５のコレクタと接地ライン２との間に、ダイオードＤ１を挿入している。起動動作状態では、トランジスタＱ３のベース・エミッタ間電圧ＶbeQ3が非常に小さいため、トランジスタＱ５のベース電圧とエミッタ電圧との差が大きくなり、そのトランジスタＱ５が飽和する。つまり、ダイオードＤ１を挿入したことによって、トランジスタＱ５が本来のトランジスタではなく、エミッタ・ベース間の寄生ダイオードとして働き、トランジスタＱ３に起動電流を多く流す。一方、定常動作状態では、トランジスタＱ５のベース電圧が高くなり、そのベース・エミッタ間電圧が所定値となるため、トランジスタＱ５は順方向活性領域で動作する。よって、（起動動作状態のβQ5）＜（定常動作状態のβQ5）となり、式（４）によって、（起動動作状態のＩdJ1）＞（定常動作状態のＩdJ1）となる。
【００２２】
したがって、第２の実施例の定電流回路では、第１の実施例の定電流回路と比較し、ドレイン電流ＩdJ1を小さく設定するようにトランジスタＪ１のサイズを設計できるため、定常動作状態において式（４）で表される起動電流による誤差を低減できる。さらに、トランジスタＪ１のドレイン電流ＩdJ1を小さくできることから、定常動作状態での消費電流も低減できる。このように、第２の実施例では、トランジスタＪ１に流れる電流を抑えることができるため、電流誤差と消費電流を低減できる。なお、トランジスタＪ１は、Ｎ型のデプレッションＭＯＳトランジスタに置き換えても、同様に動作する。
【００２３】
＜第３の実施例＞
図３に第３の実施例の定電流回路を示す。ｐ型基板の半導体装置においてｐ型の拡散抵抗を使用する場合、ｎ型エピタキシャル層にかかる電圧を拡散抵抗にかかる最高電圧以上にする必要がある。しかし、その電圧を拡散抵抗の両端の電圧と比較して極端に大きな電圧にすると、空乏層の広がりによって抵抗値に誤差が生じる。そこで、ｎ型エピタキシャル層に電圧を与える素子分離用電極を、拡散抵抗の両端のうち、電圧の高い方の端子に接続する手法がよく使用される。
【００２４】
ここで、図２の第２の実施例の定電流回路において、抵抗Ｒ１に拡散抵抗を用い、低電流かつ広い温度範囲で上記のように素子分離用電極をトランジスタＱ４のエミッタに接続する場合を考える。
【００２５】
常温では問題がないが、高温ではｎ型エピタキシャル層から基板に対してリーク電流が流れる。図２の回路構成を低電流で使用しない場合には、このリーク電流は無視できる。しかし、低電流で使用する場合、このリーク電流がトランジスタＱ４のエミッタから引く電流となるため、式（１）で設定する電流よりも増加する方向に誤差を生じさせるので、広い温度範囲で使用する場合は、安定した電流を確保できないという問題がある。
【００２６】
そこで、図３に示すように、抵抗Ｒ１の素子分離用電極をダイオードＤ１のアノードに接続すれば、抵抗Ｒ１の素子分離用電極が定電流回路本体から分離されているノード（ダイオードＤ１の順方向電圧だけ高いノード）に接続されることになるため、高温における抵抗Ｒ１のｎ型エピタキシャル層のリーク電流が式（１）で設定する電流に影響を与えることはない。また、ダイオードＤ１のアノードは起動回路部分にあり、必ずトランジスタＱ１→抵抗Ｒ１に電流が流れる前に立ち上がるため、抵抗Ｒ１のｎ型エピタキシャル層を常に最高電圧に固定できる。
【００２７】
図７は、抵抗Ｒ１の素子分離用電極をダイオードＤ１のアノードに接続した場合（Ａ）と、トランジスタＱ４のエミッタに接続した場合（Ｂ）について、温度が変化したときの基準電流（トランジスタＱ１，Ｑ４のドレイン電流）の変化を比較したシミュレーション結果である。図４に示すように、ダイオードＤ１のアノードに接続した場合（Ａ）の方が、高温において電流が安定していることが分かる。また、電源電圧Ｖccに依存せず、素子分離用電極を抵抗Ｒ１にかかる電圧に近い電圧で固定できるため、広い電源電圧範囲にわたって、安定した抵抗値が得られる。
【００２８】
このように、本実施例によれば、電圧が安定しかつ高温におけるリーク電流の影響がないノード（ダイオードＤ１のアノード）に素子分離用電極を接続しているので、広い電源電圧範囲、広い温度範囲にわたって、安定した基準電流を得ることが可能となる。
【００２９】
＜第４の実施例＞
図４に第４の実施例の定電流回路を示す。図４において、ＰＮＰ型のトランジスタＱ１，Ｑ２，Ｑ６はＰＮＰ型の側のウィルソンカレントミラー回路を構成し、ＮＰＮ型のトランジスタＱ３，Ｑ４，Ｑ７，Ｑ８、抵抗Ｒ１はＮＰＮ型の側の不平衡ウィルソンカレントミラー回路を構成する。これにより、電源電圧Ｖccが高くなった場合のバイポーラトランジスタのアーリー効果が低減される。また、起動回路のダイオードは、定電流回路部のＮＰＮ型のカレントミラー回路のトランジスタを２段としたことから、それに合わせてダイオードＤ１，Ｄ２を使用した２段としている。ただし、抵抗Ｒ１の素子分離用電極は、ダイオードＤ１のアノードに接続している。
【００３０】
本実施例では、定電流回路の本体部分はウィルソンカレントミラー回路の効果により、アーリー効果が抑えられるため、電源電圧Ｖccの変動の影響を軽減できる。また、起動回路においてトランジスタＱ５のベース電圧は、トランジスタＱ３，Ｑ７のベース・エミッタ間電圧２Ｖbeにより決定されるため、１段で構成する場合（図１〜図３）よりも、Ｖbe分だけ高くなる。それに合わせて、トランジスタＱ５のコレクタに２段のダイオードＤ１，Ｄ２を接続することにより、起動動作状態時にトランジスタＱ５のベース電圧とエミッタ電圧の差はより大きくなり、より深い飽和領域で動作することで、トランジスタＪ１で生成した電流をより多く起動回路に流入させることができるようになる。起動の後は、トランジスタＱ５のベース電圧が高くなり、そのベース・エミッタ間電圧が所定値となるため、トランジスタＱ５は順方向活性領域で動作する。
【００３１】
トランジスタＲ１の素子分離用電極は、ダイオードＤ１のアノードに接続することで、ｎ型エピタキシャル層を安定した電圧としている。この素子分離用電極は定電流回路の本体部分の電流経路から分離され、定電流器回路の本体部分より先に立ち上がる起動回路のノードに接続されているため、高温における拡散抵抗（抵抗Ｒ１）のｎ型エピタキシャル層のリーク電流が基準電流に影響を与えることはない。なお、抵抗Ｒ１の素子分離用電極をダイオードＤ２のアノードに接続しても、同様の効果を得ることができる。
【００３２】
＜その他の実施例＞
なお、以上の各実施例において、電源ライン１と接地ライン２の電圧関係を反転させ、ＰＮＰ型のトランジスタをＮＰＮ型のトランジスタに置き換えるときは、ＮＰＮ型のトランジスタをＰＮＰ型のトランジスタに置き換える必要がある。また、このときは、Ｎ型のＪＦＥＴトランジスタあるいはＮ型のＭＯＳＦＥＴトランジスタをＰ型のＪＦＥＴトランジスタあるいはＰ型のＭＯＳＦＥＴトランジスタに置き換える必要がある。請求項では、上記のＮＰＮ型およびＮ型と、ＰＮＰ型およびＰ型の一方を、第１の導電型とし、他方を第２の導電型として記載している。
【符号の説明】
【００３３】
１：電源ライン、２：接地ライン
【図１】
0005925465.tif 000006
【図２】
0005925465.tif 000007
【図３】
0005925465.tif 000008
【図４】
0005925465.tif 000009
【図５】
0005925465.tif 000010
【図６】
0005925465.tif 000011
【図７】
0005925465.tif 000012