(57)【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層と絶縁膜を介して重なる領域を有するゲート配線と、
前記ゲート配線上の柱状スペーサと、
前記絶縁膜上に設けられ、前記半導体層と電気的に接続された導電層と、
前記絶縁膜上に設けられ、前記導電層を介して前記半導体層と電気的に接続された画素電極と、を有し、
前記導電層は、ドレイン電極としての機能を有し、
前記導電層は、前記半導体層と接する領域と、前記画素電極の上面と接する領域と、を有し、
前記柱状スペーサは、前記ゲート配線と重なる領域を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記絶縁膜は、無機絶縁膜であることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記画素電極の上面は、前記導電層と接する領域と、前記導電層と接しない領域と、を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記ゲート配線及び前記導電層は、同一の導電材料を有することを特徴とする半導体装置
【請求項５】
請求項１乃至４のいずれか一において、
前記導電層と前記半導体層とが接する前記領域は、前記柱状スペーサと重ならないことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体
装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置お
よびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチ
ング素子として開発が急がれている。
【０００４】
液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し
、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリク
ス型液晶表示装置が注目を集めている。
【０００５】
また、アクティブマトリクス型液晶表示装置において、マスク数の増加を抑え、コスト
を低減することが求められている。
【０００６】
液晶の駆動させるためには、直流駆動の際には焼き付きが問題となるため、交流駆動を
行う必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
画素開口率を向上させる一手段として、ゲート配線が露出した半導体装置の構成が考案
され、試作されている。しかしながら、この半導体装置の構成では、ゲート配線が非選択
の期間はゲート電圧で、-８V〜-１１Vもの電圧が液晶にかかってしまっていた。これでは
、ゲート配線が選択されている期間を除いて同極性の電圧が液晶層に印加されてしまうで
、液晶の焼き付き、特性劣化という課題を有していた。焼き付きとは、同一パターンを長
時間表示し続けたとき、画面を切りかえても前の表示パターンが残る現象をいう。
【０００８】
そこで、開口率を向上させる一手段として、同一の層間膜上に画素電極と、ゲート配線
を形成した場合に、さらに液晶の焼き付き、特性劣化という課題を解決する必要がでてく
る。
【０００９】
以上のように、少ないマスク数で液晶表示装置を実現するためには、従来にない全く新
しい画素構成が求められている。
【００１０】
本願発明は、そのような要求に答えるものであり、マスク数及び工程数を増加させるこ
となく、液晶の焼き付き、特性劣化という課題を減少させる画素構造を有する液晶表示装
置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上述した従来技術の課題を解決するために以下の手段を講じた。
【００１２】
本発明は、ゲート配線が非選択の期間に液晶にかかる同極性のゲート電圧の絶対値を減
少させるために、ゲート配線上に絶縁膜を設けることを特徴とする。絶縁膜としては、遮
光性樹脂膜を用いてもよいし、絶縁膜をセルギャップを維持する機能を有する柱状スペー
サとしてよい。
【００１３】
さらに、画素電極の電界遮蔽効果によって、液晶にかかるゲート電圧を減少させるため
に、絶縁膜上に画素電極を形成し、ゲート配線と画素電極が重なり合うようにすることを
特徴とする。
【００１４】
前記絶縁膜は比誘電率が４．５以下、膜厚を０．５〜４．０μｍの厚さとすることが好
ましい。液晶にかかるゲート電圧を減少させるために、前記絶縁膜の比誘電率は低いこと
が好ましい。
【００１５】
また、アクティブマトリクス基板側に絶縁膜として遮光性樹脂膜を用いた場合、対向基
板側に遮光性樹脂膜を形成する工程が不要になる。液晶表示装置の作製工程数を増やすこ
とがない。
【００１６】
前記絶縁膜を柱状スペーサとした場合、マスク枚数を増やすことなく、ゲート配線上に
絶縁膜を形成することができる。
【００１７】
本発明で開示する発明の構成は、同一の絶縁表面にゲート配線と画素電極とが形成され
た半導体装置において、前記ゲート配線を選択的に覆う絶縁膜を有することを特徴とする
半導体装置である。
【００１８】
また、他の発明の構成は、同一の絶縁表面にゲート配線と画素電極とが形成された半導
体装置において、前記ゲート配線を選択的に覆う絶縁膜を有し、前記画素電極の一部が前
記絶縁膜と重なることを特徴とする半導体装置である。
【００１９】
また、他の発明の構成は、一対の基板間に保持された液晶と、前記一対の基板の一方の
基板には画素部が形成され、前記画素部において、同一の絶縁表面にゲート配線と画素電
極とが形成され、前記ゲート配線を選択的に覆う絶縁膜を有することを特徴とする半導体
装置である。
【００２０】
また、他の発明の構成は、一対の基板間に保持された液晶と、前記一対の基板の一方の
基板には画素部が形成され、前記画素部において、同一の絶縁表面にゲート配線と画素電
極とが形成され、前記ゲート配線を選択的に覆う絶縁膜を有し、前記画素電極の一部が前
記絶縁膜と重なることを特徴とする半導体装置である。
【００２１】
また、上記各構成において、前記第２絶縁膜の比誘電率が４．５以下であることを特徴
としている。
【００２２】
また、上記各構成において、前記第２絶縁膜の比誘電率が４．５以下であることを特徴
としている。
【００２３】
また、上記各構成において、前記第２絶縁膜が０．５μm〜５．０μmの厚さであること
を特徴としている。
【００２４】
また、上記各構成において、前記第２絶縁膜の光学濃度が２以上であることを特徴とし
ている。
【発明の効果】
【００２５】
ゲート配線上に絶縁膜を設けることで、ゲート配線が非選択の期間に液晶にかかるゲー
ト電圧の絶対値を減少させることができる。
【００２６】
さらに、本発明による液晶表示装置の作製方法は、総マスク数及び工程数を増加させるこ
となく、液晶の焼き付きや特性劣化を低減した液晶表示装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の液晶表示装置の上面図。
【図２】本発明のアクティブマトリクス基板の断面図。
【図３】本発明の液晶表示装置の断面図。
【図４】アクティブマトリクス基板の作製工程を示す図。
【図５】アクティブマトリクス基板の作製工程を示す図。
【図６】アクティブマトリクス基板の作製工程を示す図。
【図７】本発明の液晶表示装置の断面を示す簡略図。
【図８】本発明の液晶表示装置の断面図。
【図９】本発明の液晶表示装置の断面を示す簡略図。
【図１０】本発明の液晶表示装置の断面図。
【図１１】本発明の液晶表示装置の断面を示す簡略図。
【図１２】電子機器の一例を示す図。
【図１３】電子機器の一例を示す図。
【図１４】電子機器の一例を示す図。
【発明を実施するための形態】
【００２８】
本願発明の実施形態について、以下に説明する。
【００２９】
図１、図３と図７により本発明の構成示す。ただし、ここでは透過型の液晶表示装置の
例にとり、以下に説明する。図1の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’、鎖線Ｃ―Ｃ’
で切断し断面を図３に示す。図７は、図３の一部を抽出したものである。図１、図３と図
７において同じ要素は同じ数字で示す。
【００３０】
図３は透過型の液晶表示装置の画素部を示すものである。図３において、基板上に半導
体層４０５〜４０６、ゲート絶縁膜４８３、ゲート電極４３２ｂ、ソース配線４３３ｂ、
第１の層間膜４６１、第二の層間膜４６２が形成されている。
さらに、第二の層間膜４６２上に接続電極４６８、ゲート配線４６９、ドレイン電極４７
０、容量接続電極４７１が同一の材料で形成されている。図示してはいないが、ゲート配
線はゲート電極と接続している。そして、少なくともゲート配線上に絶縁膜が形成され、
画素電極４７３とゲート配線４６９が絶縁膜を挟んで重なることである。本発明では絶縁
膜を遮光性樹脂膜４７２としている。
【００３１】
本実施形態では、図３及び図７のように、基板（図示しない）に設けられたゲート配線
４６９上に、絶縁膜として、感光性樹脂膜、例えば、遮光性樹脂膜４７２を形成し、さら
に遮光性樹脂膜４７２上に画素電極４７３及び画素電極４７４を形成し、配向膜４７５を
形成したものアクティブマトリクス基板という。
【００３２】
一方、対向基板とは、基板に着色層４７７、着色層４７８、平坦化膜４７９を形成し、
さらに、対向電極４８０、配向膜４８１を形成したものを指す。通常、遮光のために、対
向基板側に遮光性樹脂膜を設けるが、本実施形態ではアクティブマトリクス基板に遮光性
樹脂膜を設けているので、対向基板側には遮光性樹脂膜を設ける必要がない。
【００３３】
画素電極のない場合には、液晶表示装置を駆動した場合、アクティブマトリクス基板の
ゲート配線から対向電極へとほぼ垂直方向に電気力線が発生するが、本実施形態の液晶表
示装置を駆動した場合、ゲート配線から、対向電極の方へ発生した電気力線が画素電極に
より遮蔽される。
【００３４】
電気力線とは、各場所での電場の方向を表したものである。液晶は電場との相互作用で
配向状態を変え、液晶の誘電異方性が正の時は、液晶分子長軸が電場に対し平行に、また
、負の場合には電界に対して垂直に配向するようになる。
【００３５】
画素電極（ＩＴＯ）がゲート配線の上方にあることによる電界遮蔽効果により、ゲート
配線から画素電極により電気力線が遮蔽される。また、感光性樹脂膜例えば、遮光性樹脂
膜４７２により、ゲート電圧が分圧され、液晶にかかる実効電圧を低減できる。
【００３６】
以上のように、図３及び図７に示す画素構造とした場合、液晶の焼き付き、特性劣化と
いう課題を減少させる透過型の液晶表示装置を実現することができる。
【００３７】
図８〜９に本実施形態の他の構成を示す。なお、図８〜９において図３、図７と同じ
要素は同じ数字で示している。図９は図８の一部を抽出して示している。図３及び図７の
液晶表示装置では、ゲート配線４６９を絶縁膜で覆い、さらに、画素電極４７３〜４７４
で選択的に絶縁膜を覆ったが、図８〜９のように、ゲート配線４６９を絶縁膜４８４で覆
っておくのみでもよい。このような構成でも、ゲート配線が非選択の期間に、液晶に印加
される同極性の電圧の絶対値を低減し、液晶の焼き付きを防ぐことができる。また、アク
ティブマトリクス基板側に絶縁膜４８４として遮光性樹脂膜を用いた場合、対向基板側に
遮光性樹脂膜を形成する工程が不要になる。液晶表示装置の作製工程数は、絶縁膜４８４
をゲート配線４６９上に形成しても、増えることはない。また、絶縁膜４８４を液晶層の
厚さと同等の厚さにして、柱状スペーサの役割をもたせてもよい。
【００３８】
図１０〜１１のように、ゲート配線４６９の表面を、絶縁膜４８５で覆っておくのみで
もよい。絶縁膜４８５を遮光性樹脂膜とすると、対向基板側に遮光性樹脂膜を形成する工
程が不要になる。図１０のように、絶縁膜をゲート配線のエッジに対しせり出した形にし
ても良い。
【００３９】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００４０】
本実施例では同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャ
ネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について図４〜図６を用い
て説明する。本実施例では、透過型の表示装置を形成することを特徴としている。
【００４１】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処
理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００４２】
次いで、基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造
を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜
４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応
ガスとして成膜される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜
１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜４０１ａ（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４
０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして
成膜される酸化窒化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０
nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜４０１
ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００４３】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は、
非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマ
ＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望
の形状にパターニングして形成する。この半導体層４０２〜４０６の厚さは２５〜８０ｎ
ｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はない
が、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると
良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した
後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱
水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに
結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そ
して、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって
、半導体層４０２〜４０６を形成した。
【００４４】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量
な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００４５】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし
、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)と
する。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１
〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０
〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線
状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わ
せ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００４６】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜
４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリ
コンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成
した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコン
を含む絶縁膜を単層または積層構造として用いても良い。
【００４７】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl O
rthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高
周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる
。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールに
よりゲート絶縁膜として良好な特性を得ることができる。
【００４８】
次いで、図４（Ａ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第
１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。
本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。
ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッ
タした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ
化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしても
ゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩ
ｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ること
ができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化す
る。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いた
スパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜
を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００４９】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが
、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれ
た元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用
いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（
Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（
ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタ
ル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００５０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し
、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理で
は第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、Ｉ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチ
ング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（
ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰ
を用いたドライエッチング装置（Model  Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料
ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電
圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端
部をテーパー形状とする。
【００５１】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に
変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（
ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）に
も２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチ
ングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０
〜２０％程度の割合でエッチング時間を増加させると良い。
【００５２】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとするこ
とにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の
端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１
７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形
成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない
領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５３】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層
にｎ型を付与する不純物元素を添加する。（図４（Ｂ））ドーピング処理はイオンドープ
法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13
〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例では
ドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を
付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ
）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を
付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２
７が形成される。高濃度不純物領域４２３〜４２７には１×１０20〜１×１０21atoms/cm
3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００５４】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。
ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングす
る。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。
一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４
２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図４（Ｃ）の状態
を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとし
て用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドー
ピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。こ
の不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従っ
て緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層に
おいて、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くな
っているものの、ほぼ同程度の濃度である。また、第１の不純物領域４２３〜４２７にも
不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【００５５】
次いで、図５（Ａ）に示すように、レジストからなるマスクを除去せずに第３のエッチ
ング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエ
ッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、
エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う
。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に
絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜ｄ、４５１が形成される。
【００５６】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域
（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４
３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【００５７】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域
（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４
８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることができる。
【００５８】
次いで、レジストからなるマスクを除去した後、図５（Ｂ）に示すように、新たにレジ
ストからなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３の
ドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは
逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。第
２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する
不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４
５５〜４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドー
ピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク
４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によっ
て、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、その
いずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atom
s/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域お
よびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル
型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添
加しやすい利点を有している。
【００５９】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６０】
次いで、レジストからなるマスク４５２〜４５４を除去して第１の層間絶縁膜４６１を
形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を
用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では
、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１
の層間絶縁膜４６１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む
絶縁膜を単層または積層構造として用いても良い。
【００６１】
次いで、図５（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性
化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で
行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例
では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レー
ザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ
る。
【００６２】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッ
ケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタ
リングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良
いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６３】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配
線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコ
ンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好
ましい。
【００６４】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱
処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰
囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素によ
り半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後
、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００６６】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第
２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形
成した。
【００６７】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６
３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎ
ｍの合金膜（ＡｌとＴｉとの合金膜）を形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ
）膜を１００〜２００ｎｍの厚さで形成して３層構造とする。
【００６８】
また、画素部５０７においては、ドレイン電極４７０、ゲート配線４６９、接続電極４
６８を形成する。（図６）この接続電極４６８によりソース配線（４３３ｂと４４９の積
層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦ
Ｔのゲート電極と電気的な接続が形成される。また、ドレイン電極４７０は、画素ＴＦＴ
のドレイン領域と電気的な接続が形成される。さらに、容量接続電極４７１は、保持容量
を形成する一方の電極として機能する半導体層と電気的な接続が形成される。
【００６９】
その後、遮光性樹脂膜４７２を全面に形成し、フォトマスクを用いたパターニング処理
により、少なくとも、ゲート配線４６９と重なるように、遮光性樹脂膜は、設けられる。
その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理により、画
素電極４７３を、少なくとも、ドレイン電極４７０と接続電極４７１と重なるように設け
られる。
【００７０】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉ
ｎ2Ｏ3―ＳｎＯ2；ＩＴＯ膜）などをスパッタ法や真空蒸着法などを用いて形成して用い
ることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、
特にＩＴＯ膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するため
に酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸
化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に対して熱安定性にも優れているので、ドレイ
ン配線の端面で、Ａｌ膜が画素電極と接触して腐蝕反応をすることを防止できる。同様に
、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるため
にガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００７１】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭ
ＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４
、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
【００７２】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域６００、ゲート電極の
一部を構成する第１の導電層４４４と重なる低濃度不純物領域４３４ｂ（ＧＯＬＤ領域）
、ゲート電極の外側に形成される低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する高濃度不純物領域４３９を有している。このｎチャネ
ル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域６０１、ゲート電極と重なる不純物領域４５７、ゲート電極の
外側に形成される不純物領域４５８、ソース領域またはドレイン領域として機能する高濃
度不純物領域４５５を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領
域６０２、ゲート電極の一部を構成する第１の導電層４４６と重なる低濃度不純物領域４
３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３７ａ（Ｌ
ＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４１を有
している。
【００７３】
画素部の画素ＴＦＴ５０４にはチャネル形成領域６０３、ゲート電極の一部を構成する
第１の導電層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の
外側に形成される低濃度不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン
領域として機能する高濃度不純物領域４４３を有している。また、保持容量５０５の一方
の電極として機能する半導体層４５８〜４６０には、それぞれｐ型を付与する不純物元素
が添加されている。保持容量５０５は、絶縁膜４５１を誘電体として、電極（４４８と４
３２ｂの積層）と、半導体層４５８〜４６０とで形成している。
【００７４】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１に示す。なお、
図６に対応する部分には同じ符号を用いている。図６中の鎖線Ａ−Ａ’は図１中の鎖線Ａ
―Ａ’で切断した断面図に対応している。また、図６中の鎖線Ｂ−Ｂ’は図１中の鎖線Ｂ
―Ｂ’で切断した断面図に対応している。図６中の鎖線Ｃ−Ｃ’は図１中の鎖線Ｃ―Ｃ’
で切断した断面図に対応している。
【００７５】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォト
マスクの数を７枚とすることができ、対向基板に遮光性樹脂膜を形成する工程が不要にな
る。
【実施例２】
【００７６】
本実施例では、実施例１で作製したアクティブマトリクス基板から、透過型の液晶表示
装置を作製する工程を以下に説明する。説明には図２〜図３を用いる。
【００７７】
まず、実施例１に従い、図２の状態のアクティブマトリクス基板を得た後、図３のアク
ティブマトリクス基板に形成された絶縁膜からなる遮光性樹脂膜４７２と画素電極４７３
上及び画素電極４７４上に配向膜４７５を形成し、その後、ラビング処理を行う。なお、
本実施例では配向膜４７５を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニン
グすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位
置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布しても
よい。
【００７８】
次いで、対向基板４７６を用意する。次いで、対向基板４７６上に第一の着色層４７７
、第二の着色層４７８、平坦化膜４７９を形成する。図示はしていないが、第三の着色層
も対向基板４７６上に設けられている。通常、遮光のために、対向基板側に遮光性樹脂膜
を設けるが、本実施例ではアクティブマトリクス基板に遮光性樹脂膜を設けているので、
対向基板側には遮光性樹脂膜を設ける必要がない。
【００７９】
次いで、平坦化膜４７９上に透明導電膜からなる対向電極４８０を少なくとも画素部に
形成し、対向基板の全面に配向膜４８１を形成し、ラビング処理を施した。
【００８０】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材（図示せず）で貼り合わせる。シール材にはフィラーが混入されていて、このフィラ
ーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料４８２を注入し、封止剤（図示せず）によって完全に封止する。液
晶材料４８２には公知の液晶材料を用いれば良い。このようにして図３に示す透過型液晶
表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板
を所望の形状に分断する。
さらに、アクティブマトリクス基板及び対向基板に偏光板（図示しない）を貼りつけた。
そして、公知の技術を用いてＦＰＣを貼りつけた。
【００８１】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いること
ができる。
【００８２】
また、本実施例では、アクティブマトリクス基板側に絶縁膜として遮光性樹脂膜を設け
るので、対向基板に遮光性樹脂膜を形成する工程が不要になる。結果として、液晶表示装
置の作製工程数を増やすことなく、液晶の焼きつきや特性劣化を低減した液晶表示装置を
完成させることができる。
【００８３】
なお、本実施例は、実施例１または実施例３のいずれか一と自由に組み合わせることが
可能である。
【実施例３】
【００８４】
本実施例では、実施例１で示したアクティブマトリクス基板のＴＦＴの半導体層を形成
する結晶質半導体層の他の作製方法について示す。本実施例では特開平７−１３０６５２
号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。以下に、そ
の場合の例を説明する。
【００８５】
実施例１と同様にして、ガラス基板上に下地膜、非晶質半導体層を２５〜８０nmの厚さ
で形成する。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で
１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を
形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジ
ウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ
）、金（Ａｕ）などである。この触媒元素を含有する層１７０は、スピンコート法の他に
スパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００８６】
そして、結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶
質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い
、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により
結晶質シリコン膜から成る結晶質半導体層を得ることができる。
【００８７】
このようにして作製された結晶質半導体層から島状半導体層を作製すれば、実施例１と
同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程
においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量
（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状
態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル
形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン
（Ｐ）によるゲッタリング作用を利用する手段がある。
【００８８】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図５（Ｃ）で説明した活性化
工程で同時に行うことができる。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不
純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型Ｔ
ＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）
を含有する不純物領域へ偏析させることができる。その結果その不純物領域には１×１０
17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴは
オフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を
達成することができる。
【実施例４】
【００８９】
本願発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型
液晶ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込
んだ電子機器全てに本願発明を実施できる。
【００９０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３
及び図１４に示す。
【００９１】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。
【００９２】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。
【００９３】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。
【００９４】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アー
ム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【００９５】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【００９６】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２
に適用することができる。
【００９７】
図１３（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその
他の信号制御回路に適用することができる。
【００９８】
図１３（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する
液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【００９９】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式
の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中
において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや
、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１００】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２
８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６
で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない
。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位
相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０１】
ただし、図１３に示したプロジェクターにおいては、透過型の液晶表示装置を用いた場
合を示しており、反射型の液晶表示装置での適用例は図示していない。
【０１０２】
図１４（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を
表示部２９０４に適用することができる。
【０１０３】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２に適用することができる。
【０１０４】
図１４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１０５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜３のどのような組み合わせから
なる構成を用いても実現することができる。
【図１】
0005955920.tif 000002
【図２】
0005955920.tif 000003
【図３】
0005955920.tif 000004
【図４】
0005955920.tif 000005
【図５】
0005955920.tif 000006
【図６】
0005955920.tif 000007
【図７】
0005955920.tif 000008
【図８】
0005955920.tif 000009
【図９】
0005955920.tif 000010
【図１０】
0005955920.tif 000011
【図１１】
0005955920.tif 000012
【図１２】
0005955920.tif 000013
【図１３】
0005955920.tif 000014
【図１４】
0005955920.tif 000015