(57)【特許請求の範囲】
【請求項１】
炭化珪素（ＳｉＣ）で構成される半導体層中に深さの異なる第１・第２の少なくとも２種の溝が形成された構成を具備する半導体装置の製造方法であって、
光を吸収する吸収層を前記半導体層の表面に局所的に形成する吸収層形成工程と、
前記吸収層形成工程においては、第１の溝と第２の溝の開口部に対応してパターン幅の異なる吸収層が形成され、
前記吸収層が形成された側から前記半導体層に対して光を照射する照射工程と、
前記照射工程によって前記半導体層に形成された非晶質層をウェットエッチングによって除去することによって前記溝を形成する非晶質層除去工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体装置は、半導体層中にトレンチ型のゲートが形成され、前記ゲートの両側に拡散層が形成されたトランジスタセルを複数含むセル部と、前記セル部を囲む外周部からなり、
前記吸収層のパターン幅は、前記セル部より外周部の方が狭く形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置は、半導体層中にトレンチ型のゲートが形成され、前記ゲートの両側に拡散層が形成されたトランジスタセルを複数含むセル部と、前記セル部を囲む外周部からなり、
前記吸収層のパターン幅は、前記セル部より外周部の方が広く形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記光の波長を、前記半導体層を構成する材料の禁制帯幅に対応するエネルギーの光の波長を越える波長とし、
前記吸収層の厚さを、前記光を吸収した前記吸収層の発熱が前記半導体層に伝わることによって前記半導体層が非晶質化されるように設定することにより、
前記照射工程において、前記吸収層の直下の前記半導体層に前記非晶質層を形成することを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記吸収層は黒鉛で構成されることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置の製造方法に関する。また、この製造方法によって製造された半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴは、各種のスイッチング素子等として使用されている。その中でも、特に大電流で駆動される素子（パワーＭＯＳＦＥＴ）として、トレンチゲート構造のものが知られている。
【０００３】
このような半導体装置を製造する際に、半導体基板に深さの異なるトレンチを形成することがある。例えば特許文献１には、実動作領域最外周のトレンチを実動作領域のトレンチよりも深く形成することで、実動作領域最外周でのゲート電極底部での電界集中を緩和し、ドレイン−ソース（又はコレクタ−エミッタ）間の耐圧劣化を抑制する技術が開示されている。同一エッチング条件であれば開口部の幅の大きい方が、トレンチ深さが深くなる特性を利用し、トレンチエッチングのマスクパターンを変更することで、同一工程で深さの異なるトレンチを形成するものである。
また特許文献２では、実動作領域最外周のトレンチを実動作領域のトレンチよりも浅く形成することで、実動作領域最外周でのゲート電極底部での電界集中を緩和し、ドレイン−ソース（又はコレクタ−エミッタ）間の耐圧劣化を抑制する技術が開示されている。最外周のトレンチ開口部を狭くすることにより、同一工程で深さの異なるトレンチを形成するものである。
【０００４】
一方、近年、炭化珪素（ＳｉＣ）がＳｉの代わりに用いられたＭＯＳＦＥＴが開発されている。ＳｉＣはＳｉと比べて禁制帯幅が広く、高耐圧化が容易であるために、このＭＯＳＦＥＴは特にパワー素子として使用されている。ＳｉＣが用いられる場合においても、上記のトレンチゲート型のＭＯＳＦＥＴは有効である。しかしながら、ＳｉＣはＳｉと結晶構造が異なり、原子間距離が密であり、原子間の結合エネルギーが大きいため、そのエッチング加工はＳｉの場合と比べて困難である。
【０００５】
このため、上記のようなトレンチを形成するために必要とされるエッチング時間は長くなる。あるいは、ドライエッチングを行う際にフォトレジストをマスクとして使用する場合におけるマスクのエッチング耐性が不足する。このため、ＳｉＣに対してトレンチのエッチングを行う際には、反応ガスとしてＳＦ６やＨＣｌを用い、マスクとしてニッケル（Ｎｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）等の金属を使用したドライエッチングが行われている。こうした金属材料は、上記の反応ガスを用いたドライエッチングにおいては耐性があるために、マスクとして使用することが可能である。
【０００６】
また、特許文献３には、ＳｉＣで構成された半導体層に局所的にイオン注入を施し、イオン注入によって形成されたイオン照射損傷層をウェットエッチングで化学的に除去する技術が記載されている。この技術においては、Ａｒ等、ＳｉＣ中において電気的に不活性な元素を局所的に多量にイオン注入することにより、結晶配列の秩序が乱れた非晶質層を主成分とするイオン照射損傷層を形成する。このイオン照射損傷層中においては原子間の結合エネルギーが小さくなるため、エッチングを容易に行うことができる。特に、フッ硝酸等を用いたウェットエッチングによって、半導体層に損傷を与えることなくこのイオン照射損傷層のみを選択的に化学的にエッチングすることが可能である。
【０００７】
こうした製造方法を用いて、ＳｉＣを用いたトレンチゲート型のＭＯＳＦＥＴを製造することができる。なお、半導体層におけるトレンチ構造は、トレンチゲート型のＭＯＳＦＥＴ以外にも、例えば素子分離等にも使用されている。こうした場合にもこの製造方法が有効であることは明らかである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１５８６８０号公報
【特許文献２】特開２００３−１７４１６６号公報
【特許文献３】米国特許ＵＳ−Ａ１−５４３６１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
金属をマスクとしたドライエッチングを行う場合には、半導体層のエッチングを行う前に、マスクとなる金属のエッチングを行うことが必要となる。ところが、上記のようなＳｉＣのドライエッチングにおける耐性の高い金属材料のエッチングは容易ではなく、加工を高精度で行うことは特に困難である。また、こうした金属材料はＳｉＣにおいては電気的に活性な不純物となるため、製造工程においてこうした金属材料がＭＯＳＦＥＴの活性領域に拡散しないような構成やプロセスを用いることが必要となる。
【００１０】
一方、イオン注入を用いる特許文献３に記載の技術において、イオン注入によって形成されるイオン照射損傷層の深さは、注入されるイオンのエネルギーに依存する。しかしながら、この深さを例えば１μｍ程度としようとすると、十分なイオン電流が得られず注入時間が長くなる。このため、実際には、１μｍ程度の深さのトレンチを形成するためには、イオン注入とウェットエッチングを複数回繰り返す必要があった。
【００１１】
このように、ＳｉＣからなる半導体層において、単純な製造工程でトレンチ構造を形成することは困難であった。また、ＳｉＣからなる半導体層において、同一工程で深さの異なるトレンチを形成することは困難であった。
【００１２】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、炭化珪素（ＳｉＣ）で構成される半導体層中に深さの異なる第１・第２の少なくとも２種の溝が形成された構成を具備する半導体装置の製造方法であって、光を吸収する吸収層を前記半導体層の表面に局所的に形成する吸収層形成工程と、前記吸収層形成工程においては、第１の溝と第２の溝の開口部に対応してパターン幅の異なる吸収層が形成され、前記吸収層が形成された側から前記半導体層に対して光を照射する照射工程と、前記照射工程によって前記半導体層に形成された非晶質層をウェットエッチングによって除去することによって前記溝を形成する非晶質層除去工程と、を具備することを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
【発明の効果】
【００１４】
本発明は以上のように構成されているので、ＳｉＣからなる半導体層において、同一工程で深さの異なるトレンチを形成することができる。
【図面の簡単な説明】
【００１５】
【図１】カーボンキャップ層を半導体層（ＳｉＣ）上に形成した構造にレーザー光を照射した場合における半導体層中の温度分布を計算した結果である。
【図２（ａ）】〜
【図２（ｊ）】第１の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】第２の実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。この製造方法は、炭化珪素（ＳｉＣ）の単結晶で構成される半導体層中に深さの異なる溝（トレンチ）が形成された構成を具備する半導体装置の製造方法である。ここでは、特許文献３に記載の技術と同様に、この半導体層に非晶質層を形成し、この非晶質層をウェットエッチングすることによって溝を形成する。この非晶質層を形成するために、特許文献３に記載の技術においては、イオン注入を用いていたのに対し、本発明の実施の形態となる半導体装置の製造方法では、光（レーザー光）の照射が用いられる。これにより、半導体層（ＳｉＣ）の温度が急上昇して結晶配列秩序が崩れる。更に、レーザー光の照射が終了するとこの加熱された箇所は急冷されるために、非晶質化がなされる。このために必要となる加熱温度は１６００℃以上である。
【００１７】
半導体層の上には、光を吸収する吸収層がパターニングされて形成される。形成される非晶質層（溝）の平面視における形状は、この吸収層によって規定される。特許文献３に記載の技術のようにイオン注入を用いる場合には、マスクが形成されていない領域においてのみイオン照射損傷層（非晶質層）が形成されるのに対し、この製造方法においては、吸収層の直下に非晶質層を形成することができる。
【００１８】
この設定は、吸収層がレーザー光を吸収することによって起こる温度分布と、光の波長を考慮して行うことができる。ここで使用される光としては、特に高輝度が得られ、かつ単色であるために半導体層における吸収を制御しやすいレーザー光が好ましく用いられる。一般に、レーザー光は小さなスポットサイズとされ、これが走査されることによって例えば上記の半導体層の全面を照射することができる。
【００１９】
黒鉛からなる吸収層を半導体層（ＳｉＣ）の上に形成した構成に対して、波長が５３２ｎｍのレーザー光を照射した際の温度分布を算出した。この波長はＳｉＣの禁制帯幅に対応するエネルギーの光の波長（３８０ｎｍ程度）よりも長いため、ＳｉＣでは吸収されず、黒鉛で吸収される。このため、この波長のレーザー光を用いる場合には、吸収層でこのレーザー光を吸収させて発熱させ、その直下の半導体層を非晶質化することができる。
【００２０】
図１は、厚さが１００ｎｍの吸収層に対してレーザー光を照射した場合の半導体中の温度分布（吸収層／ＳｉＣ界面を原点とする）である。ＳｉＣを非晶質化させることのできる温度は１６００℃程度である。図１の結果より、半導体層の表面を２８００℃程度とすることが可能であり、更に、表面から１μｍ程度の深さまで１６００℃以上とすることが可能であることがわかる。すなわち、吸収層の直下に表面から１μｍ以上の深さの非晶質層を形成することが可能である。特許文献３に記載の通り、この非晶質層はウェットエッチングによって容易に除去することができ、この深さの溝を形成することが可能である。
【００２１】
ただし、ＳｉＣは２８００℃以上の温度で昇華するため、半導体層の表面が２８００℃以上とならない設定とすることが好ましい。こうした設定は、図１より、レーザー光のスポット径の調整によって行うことが可能である。あるいは、レーザー光の他の照射条件（走査速度等）、波長、吸収層の厚さの調整によって行うこともできる。吸収層が厚くなった場合には、レーザー光は吸収層の上部でのみ吸収されるため、発熱部は吸収層の上部のみとなる。この場合には、発熱部から半導体層表面までの距離が長くなるため、半導体層表面の温度が低下することは明らかである。このため、吸収層の厚さは、レーザー光が吸収層で充分吸収される範囲内で薄くすることが好ましい。すなわち、レーザー光の波長を、ＳｉＣでの吸収が小さな波長（ＳｉＣの禁制帯幅に対応するエネルギーをもつ光の波長を越える波長）とし、吸収体は、レーザー光を充分に吸収できる範囲内で薄くすることが好ましい。
【００２２】
以下に、本発明の実施の形態として、上記の吸収層を用いて深さの異なるトレンチを形成し、トレンチゲート型のＭＯＳＦＥＴを製造する例について説明する。このＭＯＳＦＥＴを構成する半導体層の材料はＳｉＣである。
【００２３】
（第１の実施の形態）
図２（ａ）〜（ｊ）は、この半導体装置の製造方法を示す工程断面図である。図２は、このトレンチゲート型ＭＯＳＦＥＴにおけるゲートが延伸する方向の溝に垂直な方向の断面図であり、セル部には同じ形状のＭＯＳＦＥＴが横方向に並んで製造されている。隣接するＭＯＳＦＥＴにおけるソース電極は共用とされている。また、セル部を囲む外周部には、セル部に形成されるトレンチの深さよりも浅いトレンチが複数形成されている。
【００２４】
まず、図２（ａ）に示されるように、ｎ型（第１の導電型）の半導体基板１に表面保護用の注入前酸化膜２を形成する。その後、図２（ｂ）に示されるように、フォトレジスト３でｐ型ウエル領域４を形成するための注入マスクを２μｍの膜厚で形成し、２００〜４００ｋｅＶのエネルギー、５×１０１３ｃｍ−２程度のドーズ量で段階的にＡｌイオンを注入する。
次に、図２（ｃ）に示されるように、ｐ型ウエル領域４の表面に局所的にｎ＋層５を形成する（ソース領域形成工程）。ｎ＋層５は、ＭＯＳＦＥＴのソースとなる領域であり、ドナーとなる元素（例えば燐（Ｐ））がフォトレジスト層３をマスクとして５０〜２００ｋｅＶのエネルギー、１×１０１５ｃｍ−２程度のドーズ量でイオン注入されることによって形成される。この場合の注入マスクは、１μｍの膜厚で形成される。また、図２（ｄ）に示されるように、ｎ＋層５の間には、ｐ＋層６が形成される。ｐ＋層６は、１μｍの膜厚のフォトレジスト層３を注入マスクとして、例えばアルミニウム（Ａｌ）を５０〜１５０ｋｅＶのエネルギー、２×１０１５ｃｍ−２程度のドーズ量でイオン注入することによって形成される。
【００２５】
なお、上記のように、ｐ型ウエル領域４、ｎ＋層５、ｐ＋層６はイオン注入によって形成される。ここで、ｐ型ウエル領域４を形成するためのイオン注入、ｎ＋層５、ｐ＋層６を形成するためのイオン注入直後において、これらの層に対応する箇所はイオンによる照射損傷のために非晶質化しており、この時点ではｐ型ウエル領域４、ｎ＋層５、ｐ＋層６としては電気的に機能しない。これらの層を再結晶化し、かつ注入されたアクセプタ、ドナーを活性化するために、熱処理工程が行われる。この熱処理工程の温度は例えば１８００℃程度であり、この熱処理工程後によってこれらの層はｐ型ウエル領域４、ｎ＋層５、ｐ＋層６として電気的に機能することができる。
【００２６】
次に、図２（e）に示されるように、カーボンキャップ層（吸収層）３０を、半導体基板１の表面上のトレンチが形成されるべき箇所に形成する（吸収層形成工程）。カーボンキャップ層３０は、黒鉛（グラファイト）で構成された層である。その形成方法としては、例えば、半導体基板１表面上の全面にグラファイト材料をスパッタリングで形成し、その後、フォトレジストを塗布して、所定の位置にカーボンキャップ層３０が形成されるように露光、エッチングを行う。その後、形成されたカーボンキャップ層３０上に残ったフォトレジストを有機溶媒などで除去することで形成できる。また、逆にカーボンキャップ層３０が形成されるべき箇所にフォトレジスト層を形成した後に不活性ガス中で高温の熱処理を行ってフォトレジスト層を炭化することによって、フォトレジスト層をカーボンキャップ層３０に変質させることもできる。カーボンキャップ層３０の厚さは例えば１００ｎｍ程度である。
【００２７】
カーボンキャップ層（吸収層）３０は、形成しようとするトレンチの深さに対応するようパターン幅を規定する。図１に示す通り、レーザー径が大きいほど、同一温度においてより深い位置までＳｉＣを非晶質化できる。そのため、カーボンキャップ層３０の平面視における幅を広くすることで、開口幅が広く、深さの深いトレンチを形成することができる。ここでは、セル部のトレンチを外周部のトレンチよりも深く形成するため、セル部におけるカーボンキャップ層３０の平面視における幅は、外周部よりも広く形成するようにする。具体的には、セル部には２μｍの深さのトレンチを形成できるようにするため、カーボンキャップ層３０の平面視における幅は４μｍとし、外周部には１μｍ深さのトレンチを形成できるようにするため、カーボンキャップ層３０の平面視における幅は２μｍとしている。
【００２８】
次に、図２（e）に示されるように、この状態で、上方から半導体基板１の基板面に垂直にレーザー光１００を照射する（照射工程）。レーザー光１００は、小さなスポットサイズをもったビーム状であり、これが上面全面にわたり走査される。また、レーザー光１００の波長は、カーボンキャップ層３０では吸収されるがＳｉＣには吸収されない程度の波長として、例えばＳｉＣの禁制帯幅に対応するエネルギーの光よりも長波長となる５３２ｎｍ、８０８ｎｍとする。このため、このレーザー光１００は、図２（e）中においてカーボンキャップ層３０でのみ吸収され、露出したｎ＋層５、ｐ＋層６、及びこれらの直下の半導体基板１を透過する。レーザー光１００を吸収したカーボンキャップ層３０の温度は急激に上昇し、この温度が３０００℃以上の黒鉛の融解点よりも低ければ、カーボンキャップ層３０は、その形態を保ったままで高温となる。この熱は直下のｎ＋層５、及びその下のｐ型ウエル領域４等に伝わり、これらの層も高温となる。
【００２９】
その結果、カーボンキャップ層３０直下においては、ｎ＋層５、ｐ型ウエル領域４、半導体基板１は、局所的に高温となる。この温度が１６００℃以上であれば、これらの層におけるＳｉＣの結晶性が変化する。更に、レーザー光１００の照射が停止した後に、この領域は急冷される。これにより、この領域におけるＳｉＣは非晶質化する。すなわち、図２（ｅ）に示されるように、カーボンキャップ層（吸収層）３０の直下に非晶質層７が形成される。この非晶質層７の平面視における幅はカーボンキャップ層３０によって規定され、非晶質層７の深さも前記の通り、カーボンキャップ層３０によって規定される。
【００３０】
次に、カーボンキャップ層３０を除去する（吸収層除去工程）。カーボンキャップ層３０は、酸素雰囲気での熱処理、あるいは酸素プラズマ処理によって、ＣＯ２（気体）として除去することが可能である。この際、ＳｉＣで構成された半導体基板１等は影響を受けない。
【００３１】
特許文献３に記載の技術におけるイオン照射損傷層と同様に、非晶質層７においては結晶構造が維持されていないため、これをエッチングすることが容易である。このため、図２（f）に示されるように、例えばフッ硝酸を用いたウェットエッチングによって非晶質層７を選択的に化学的に除去することができる（非晶質層除去工程）。これにより、非晶質層７が形成されていた箇所にトレンチ２０が形成される。なお、前記のソース領域形成工程後における熱処理（イオン注入後の熱処理）が照射工程以降においても行われていなかった場合には、イオン注入された層（ｎ＋層５、ｐ＋層６等に該当する領域）も、非晶質層７と同時に除去される。また、この熱処理を照射工程の後で非晶質層除去工程よりも前に行った場合には、非晶質層７が再結晶化し、非晶質層７をウェットエッチングで除去することが困難となる。このため、この熱処理は、照射工程より前に行うことが必要である。
【００３２】
次に、図２（g）に示されるように、この状態で酸化雰囲気で熱処理を行い、ゲート酸化膜８を形成する（ゲート酸化工程）。ゲート酸化膜８は、ＳｉＣがＯ２と高温で反応して形成される。この際に同時にＣＯ、ＣＯ２も形成されるが、これらは気体となって飛散するため、ゲート酸化膜８はＳｉＯ２を主成分とする層となる。なお、この酸化反応はＳｉＣの全面で生ずるため、トレンチ２０内の側面や底面にもゲート酸化膜８は形成される。この熱処理は、例えば１３００℃程度の温度のドライもしくはウェット酸化として行われ、ゲート酸化膜８をＭＯＳのゲート絶縁層として使用するためには、その厚さを例えば５０ｎｍ程度とする。この厚さは熱処理の時間で調整することが可能である。
またゲート酸化膜以外で絶縁体として熱窒化膜、CVDによる酸化膜、窒化膜、Ａｌ２Ｏ３、またはそれらを組み合わせたものを使用してもよい。
【００３３】
次に、セル部において多結晶シリコン層（ゲート電極）９をトレンチ２０内に形成する（ゲート形成工程）。多結晶シリコン層９をこの形態で形成するためには、半導体基板１の上面側に多結晶シリコンを成膜した後に、多結晶シリコンを上側から異方性エッチング（ドライエッチング）するエッチバックを行えばよい。この際、トレンチ２０内が多結晶シリコンで充填されるように、段差被覆性に優れたＣＶＤ法等によって多結晶シリコンの成膜を行うことが好ましい。また、多結晶シリコンにおいては、導電性を付与するために燐等がドーピングされる。この多結晶シリコン層９は、ＭＯＳのゲートとして機能する。また、多結晶シリコン層９と半導体基板１、ｐ型ウエル領域４、ｎ＋層５、ｐ＋層６との間にはゲート酸化膜８が存在し、多結晶シリコン層９と半導体基板１、ｐ型ウエル領域４、ｎ＋層５、ｐ＋層６とは直接接さない構成とされる。
【００３４】
次に、図２（ｈ）に示されるように、上面に層間絶縁層１０を形成する（層間絶縁層形成工程）。層間絶縁層１０はゲート酸化膜８と同様にＳｉＯ２を主成分とするが、層間絶縁層１０は電極間や電極と半導体層との間等の絶縁のために用いられるため、ＣＶＤ法等によってゲート酸化膜８よりも充分厚く形成する。
【００３５】
次に、層間絶縁層１０におけるコンタクトのための開口として、ソース開口を形成する（コンタクト開口工程）。この工程は、フォトレジストをマスクとしたＳｉＯ２のドライエッチングによって行われる。
【００３６】
次に、図２（ｉ）に示されるように、半導体基板１の両表面に、Ｎｉ電極を１０００Åで形成し、コンタクトアニールを９５０℃／２ｍｉｎで行い、ｎ＋層５、ｐ＋層６及び半導体基板１にシリサイド層１６を形成する（シリサイデーション工程）。なお、層間絶縁層１０上のＮｉ電極はシリサイデーションを起こさないため、過硫酸等のエッチング液で除去する。
その後、層間絶縁層１０におけるコンタクトのための開口として、ソース開口を形成した時と同様にゲート開口を形成する。
【００３７】
最後に、図２（ｊ）に示されるように、ソース開口を覆ってソース配線１１が、ゲート開口を覆ってゲート配線が（図示しない）、裏面側にドレイン電極１２が、それぞれ形成される（電極形成工程）。
【００３８】
上記の製造方法によって、トレンチゲート型のＭＯＳＦＥＴが製造される。ここで、ソース領域形成工程、ゲート酸化工程、ゲート形成工程、層間絶縁層形成工程、コンタクト開口工程、シリサイデーション工程、電極形成工程については、従来より知られる製造方法と同様である。
【００３９】
ただし、上記の製造方法においては、トレンチ２０を形成するために、吸収層形成工程、照射工程、吸収層除去工程、非晶質層除去工程を行っている。これにより、ドライエッチングによらずにトレンチ２０を形成することができる。この点については、特許文献３に記載の技術と同様である。しかしながら、特許文献３に記載の技術では半導体層の表面から深くイオンを注入することが困難であるためにイオン照射損傷層を深く形成することが困難であった。これに対して、上記の製造方法においては、カーボンキャップ層３０の膜厚やレーザー光１００の照射条件の設定によって、非晶質層７を深く形成することが可能である。このため、この非晶質層７をウェットエッチングすることによって容易にトレンチ２０を形成することができる。
【００４０】
また、吸収層形成工程において、カーボンキャップ層３０の幅を広く形成することで、開口幅が広く深さの深いトレンチを形成でき、カーボンキャップ層３０の幅を狭く形成することで、開口幅が狭く浅いトレンチを形成できることから、深さの異なるトレンチを同一工程で容易に形成することができる。
【００４１】
なお、上記の例では、吸収層としてカーボンキャップ層３０が用いられていたが、レーザー光１００を吸収し、これによって発生した熱を直下の半導体層に伝えて非晶質化を起こすことができる材料であれば、他の材料からなる吸収層を用いることも可能である。ただし、カーボンキャップ層３０は半導体層（ＳｉＣ）を構成する元素の一つである炭素（Ｃ）で構成されるため、トレンチをドライエッチングで形成する際に従来用いられていた金属マスクと異なり、半導体層に対して不純物としての悪影響を与えることがない。また、前記の吸収層形成工程、吸収層除去工程で示された通り、その形成・除去も極めて容易である。このため、カーボンキャップ層３０を用いることが特に好ましい。
【００４２】
（第２の実施の形態）
図３に第２の実施形態を示す。第１の実施形態では、セル部のトレンチを外周部のトレンチよりも深く形成したが、本実施形態においては、逆に外周部のトレンチをセル部のトレンチよりも深く形成されているトレンチゲート型のＭＯＳＦＥＴである。セル部のトレンチに対し、外周部のトレンチを深くすることで、外周部に電解集中を起こさせることができ、リーク箇所を外周部にすることができる。
【００４３】
また、上記の例では、トレンチゲート型のＭＯＳＦＥＴを製造する例について記載したが、トレンチ構造が用いられた半導体装置であれば、同様に製造することができることは明らかである。
【符号の説明】
【００４４】
１  半導体基板
２  注入前酸化膜
３  レジスト
４  ｐ型ウエル領域
５  ｎ＋層
６  ｐ＋層
７  非晶質層
８  ゲート酸化膜
９  多結晶シリコン層
１０  層間絶縁層
１１  ソース配線
１２  ドレイン電極
１６  シリサイド層
２０  トレンチ
３０  カーボンキャップ層
１００  レーザー光
【図１】
0005910855.tif 000002
【図２（ａ）】
0005910855.tif 000003
【図２（ｂ）】
0005910855.tif 000004
【図２（ｃ）】
0005910855.tif 000005
【図２（ｄ）】
0005910855.tif 000006
【図２（ｅ）】
0005910855.tif 000007
【図２（ｆ）】
0005910855.tif 000008
【図２（ｇ）】
0005910855.tif 000009
【図２（ｈ）】
0005910855.tif 000010
【図２（ｉ）】
0005910855.tif 000011
【図２（ｊ）】
0005910855.tif 000012
【図３】
0005910855.tif 000013