(57)【特許請求の範囲】
【請求項１】
第１基板、及び前記第１基板の第１面に形成された第１フィルタを含む第１チップと、
第２基板、及び前記第２基板の前記第１面とは異なる平面内に位置する第２面に形成された第２フィルタを含む第２チップと、
複数の絶縁層が積層された第３基板と、を具備し、
前記第２チップは、前記第１チップに対し前記第１面および前記第２面の面方向に設けられ、
前記第２面は前記第１面とは反対方向を向いており、
前記第１チップ及び前記第２チップは、前記第３基板内の同一の絶縁層に埋め込まれており、
前記第１フィルタの通過帯域は前記第２フィルタの通過帯域と異なり、
前記第１チップは、前記第１面に形成され、前記第１フィルタと接続され、前記第１チップの外部と信号の入力を行う第１端子を含み、
前記第２チップは、前記第２面に形成され、前記第２フィルタと接続され、前記第２チップの外部と信号の出力を行う第２端子を含み、
前記第１フィルタは共通端子と前記第３基板の下面に設けられた送信端子との間に接続された送信フィルタであり、
前記第２フィルタは前記共通端子と前記第３基板の下面に設けられた受信端子との間に接続された受信フィルタであり、
前記送信端子と前記第１端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第１配線により接続され、
前記受信端子と前記第２端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第２配線により接続されることを特徴とする弾性波デバイス。
【請求項２】
第１基板、及び前記第１基板の第１面に形成された第１フィルタを含む第１チップと、
第２基板、及び前記第２基板の前記第１面とは異なる平面内に位置する第２面に形成された第２フィルタを含む第２チップと、
複数の絶縁層が積層された第３基板と、を具備し、
前記第２チップは、前記第１チップに対し前記第１面および前記第２面の面方向に設けられ、
前記第２面は前記第１面とは反対方向を向いており、
前記第１チップ及び前記第２チップは、前記第３基板内の同一の絶縁層に埋め込まれており、
前記第１フィルタの通過帯域は前記第２フィルタの通過帯域と異なり、
前記第１チップは、前記第１面に形成され、前記第１フィルタと接続され、前記第１チップの外部と信号の入力および出力をそれぞれ行う第１端子および第２端子を含み、
前記第２チップは、前記第２面に形成され、前記第２フィルタと接続され、前記第２チップの外部と信号の入力および出力をそれぞれ行う第３端子および第４端子を含み、
前記第１フィルタは、前記第３基板の下面に設けられた第１入力端子および第１出力端子との間に接続され、
前記第２フィルタは、前記第３基板の下面に設けられた第２入力端子および第２出力端子との間に接続され、
前記第１フィルタと前記第２フィルタとは前記第３基板内で接続されておらず、
前記第１入力端子と前記第１端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第１配線により接続され、
前記第１出力端子と前記第２端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第２配線により接続され、
前記第２入力端子と前記第３端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第３配線により接続され、
前記第２出力端子と前記第４端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第４配線により接続されることを特徴とする弾性波デバイス。
【請求項３】
前記第１基板及び前記第２基板は圧電基板であり、
前記第１フィルタ及び前記第２フィルタの少なくとも一方はＩＤＴを含むことを特徴とする請求項１または２記載の弾性波デバイス。
【請求項４】
前記第１フィルタ及び前記第２フィルタの少なくとも一方は圧電薄膜共振子を含むことを特徴とする請求項１または２記載の弾性波デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は弾性波デバイスに関する。
【背景技術】
【０００２】
弾性表面波（Surface Acoustic Wave：ＳＡＷ）共振子、圧電薄膜共振子等の弾性波共振子は、高周波特性に優れたフィルタとして用いられる。近年の移動体通信端末の普及に伴い、分波器及びデュアルフィルタ等のように複数のフィルタを含むデバイスが利用されている。デバイスを小型化するためには、複数のフィルタを近接して配置することが求められる。特許文献１には、複数のＳＡＷフィルタが埋め込まれた基板が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２８３１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし従来の技術では、フィルタ間のアイソレーションが十分に確保されないことがあった。本発明は上記課題に鑑み、高いアイソレーションを得ることが可能な弾性波デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、第１基板、及び前記第１基板の第１面に形成された第１フィルタを含む第１チップと、第２基板、及び前記第２基板の前記第１面とは異なる平面内に位置する第２面に形成された第２フィルタを含む第２チップと、複数の絶縁層が積層された第３基板と、を具備し、前記第２チップは、前記第１チップに対し前記第１面および前記第２面の面方向に設けられ、前記第２面は前記第１面とは反対方向を向いており、前記第１チップ及び前記第２チップは、前記第３基板内の同一の絶縁層に埋め込まれており、前記第１フィルタの通過帯域は前記第２フィルタの通過帯域と異なり、前記第１チップは、前記第１面に形成され、前記第１フィルタと接続され、前記第１チップの外部と信号の入力を行う第１端子を含み、前記第２チップは、前記第２面に形成され、前記第２フィルタと接続され、前記第２チップの外部と信号の出力を行う第２端子を含み、前記第１フィルタは共通端子と前記第３基板の下面に設けられた送信端子との間に接続された送信フィルタであり、前記第２フィルタは前記共通端子と前記第３基板の下面に設けられた受信端子との間に接続された受信フィルタであり、前記送信端子と前記第１端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第１配線により接続され、前記受信端子と前記第２端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第２配線により接続されることを特徴とする弾性波デバイスである。
【００１５】
本発明は、第１基板、及び前記第１基板の第１面に形成された第１フィルタを含む第１チップと、第２基板、及び前記第２基板の前記第１面とは異なる平面内に位置する第２面に形成された第２フィルタを含む第２チップと、複数の絶縁層が積層された第３基板と、を具備し、前記第２チップは、前記第１チップに対し前記第１面および前記第２面の面方向に設けられ、前記第２面は前記第１面とは反対方向を向いており、前記第１チップ及び前記第２チップは、前記第３基板内の同一の絶縁層に埋め込まれており、前記第１フィルタの通過帯域は前記第２フィルタの通過帯域と異なり、前記第１チップは、前記第１面に形成され、前記第１フィルタと接続され、前記第１チップの外部と信号の入力および出力をそれぞれ行う第１端子および第２端子を含み、前記第２チップは、前記第２面に形成され、前記第２フィルタと接続され、前記第２チップの外部と信号の入力および出力をそれぞれ行う第３端子および第４端子を含み、前記第１フィルタは、前記第３基板の下面に設けられた第１入力端子および第１出力端子との間に接続され、前記第２フィルタは、前記第３基板の下面に設けられた第２入力端子および第２出力端子との間に接続され、前記第１フィルタと前記第２フィルタとは前記第３基板内で接続されておらず、前記第１入力端子と前記第１端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第１配線により接続され、前記第１出力端子と前記第２端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第２配線により接続され、前記第２入力端子と前記第３端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第３配線により接続され、前記第２出力端子と前記第４端子とは、前記第３基板内に設けられ前記第１チップと前記第２チップとの間を通過しない第４配線により接続されることを特徴とする弾性波デバイスである。
【００１６】
上記構成において、前記第１基板及び前記第２基板は圧電基板であり、前記第１フィルタ及び前記第２フィルタはＩＤＴを含む構成とすることができる。【００１７】
上記構成において、前記第１フィルタ及び前記第２フィルタは圧電薄膜共振子を含む構成とすることができる。
【発明の効果】
【００１８】
本発明によれば、高いアイソレーションを得ることが可能な弾性波デバイスを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】図１（ａ）は分波器を例示するブロック図である。図１（ｂ）はデュアルフィルタを例示するブロック図である。
【図２】図２は比較例に係る分波器を例示する断面図である。
【図３】図３は実施例１に係る分波器を例示する断面図である。
【図４】図４（ａ）はラダー型フィルタを例示する平面図である。図４（ｂ）は多重モードフィルタを例示する平面図である。
【図５】図５（ａ）は実施例２に係るモジュールを例示するブロック図である。図５（ｂ）はモジュールを例示する平面図である。図５（ｃ）は図５（ｂ）のＡ−Ａに沿った断面図である。
【図６】図６（ａ）は実施例３に係るモジュールを例示するブロック図である。図６（ｂ）はモジュールを例示する平面図である。図６（ｃ）は図６（ｂ）のＡ−Ａに沿った断面図である。
【図７】図７は実施例４に係るモジュールを例示する断面図である。
【図８】図８はＦＢＡＲを例示する断面図である。
【発明を実施するための形態】
【００２０】
まず複数のフィルタを用いるデバイスについて説明する。図１（ａ）は分波器を例示するブロック図である。
【００２１】
図１（ａ）に示すように、送信フィルタＦ１はアンテナ端子Ａｎｔ（共通端子）と送信端子Ｔｘとの間に電気的に接続され、受信フィルタＦ２はアンテナ端子Ａｎｔと受信端子Ｒｘとの間に電気的に接続されている。送信フィルタＦ１の通過帯域は例えば受信フィルタＦ２の通過帯域と異なる。送信フィルタＦ１は、送信端子Ｔｘから入力された送信信号のうち、周波数が送信フィルタＦ１の通過帯域内の信号を通過させ、周波数が通過帯域外の信号を抑圧する。送信フィルタＦ１によりフィルタリングされた送信信号はアンテナ端子Ａｎｔに接続されたアンテナ（不図示）から外部に送信される。受信フィルタＦ２は、アンテナが受信した受信信号のうち、周波数が通過帯域内の信号を通過させ、周波数が通過帯域外の信号を抑圧する。受信フィルタＦ２によりフィルタリングされた受信信号は受信端子Ｒｘを通じて、例えばＩＣ（Integrated Circuit：集積回路）等の電子部品に入力される。送信信号及び受信信号は、周波数が例えばＧＨｚ帯に位置するような高周波信号である。
【００２２】
図１（ｂ）はデュアルフィルタを例示するブロック図である。フィルタＦ３は入力端子Ｉｎ１と出力端子Ｏｕｔ１との間に電気的に接続されている。フィルタＦ４は入力端子Ｉｎ２と出力端子Ｏｕｔ２との間に電気的に接続され、フィルタＦ３とは電気的に接続されていない。フィルタＦ３の通過帯域は例えばフィルタＦ４の通過帯域と重ならない。従って、出力端子Ｏｕｔ１から出力される信号と、出力端子Ｏｕｔ２から出力される信号とは異なる周波数を有する。例えばフィルタＦ３及びＦ４を送信フィルタとすることにより、デュアルフィルタは異なる通信方式に対応した２つの送信信号を送信することができる。またフィルタＦ３及びＦ４を受信フィルタとすることにより、デュアルフィルタは異なる通信方式に対応した２つの受信信号を受信することができる。
【００２３】
次に比較例として、ＳＡＷフィルタを含む弾性波デバイス１００Ｒについて説明する。図２は比較例に係る弾性波デバイス１００Ｒを例示する断面図である。
【００２４】
図２に示すように、弾性波デバイス１００Ｒは、チップ１１０及び１２０を含む。チップ１１０の圧電基板１１２の面１１２ａにフィルタ１１４、並びにフィルタ１１４と電気的に接続された端子１１３ａ及び１１３ｂが形成されている。チップ１２０の圧電基板１２２の面１２２ａに、フィルタ１２４、並びにフィルタ１２４と電気的に接続された端子１２３ａ及び１２３ｂが形成されている。フィルタ１１４及び１２４はＩＤＴ（Interdigtal Transducer）及び反射器を含むＳＡＷフィルタである。端子１１３ａ、１１３ｂ、１２３ａ及び１２３ｂは、例えば錫銀（Ｓｎ−Ａｇ）等を主成分とする半田により形成され面１１２ａ及び１２２ａから突出するバンプを含む。チップ１１０とチップ１２０とは、フィルタ１１４及び１２４が基板１３０と対向するように、基板１３０にフリップチップ実装され、かつ例えばエポキシ樹脂等の樹脂により形成された封止部１３１により封止されている。
【００２５】
基板１３０は、絶縁層１３２及び１３４、並びに導体層１４６、１４８及び１５０を積層した積層基板である。導体層間は、絶縁層１３２及び１３４を貫通するビア配線１５１により接続されている。フィルタ１１４及び１２４は、端子を介して導体層１４６と接続されている。導体層１４６は、導体層１４８及びビア配線１５１を介して導体層１５０と接続されている。導体層１５０は信号の入力又は出力を行うフットパッドとして機能する。
【００２６】
弾性波デバイス１００Ｒが分波器である場合、フィルタ１１４は図１（ａ）における送信フィルタＦ１として機能し、フィルタ１２４は受信フィルタＦ２として機能する。導体層１５０は図１（ａ）における送信端子Ｔｘ、受信端子Ｒｘ、アンテナ端子Ａｎｔ、及び不図示の接地端子を含む。また弾性波デバイス１００Ｒをデュアルフィルタとすることもできる。この場合、フィルタ１１４は図１（ｂ）のフィルタＦ３として機能し、フィルタ１２４はフィルタＦ４として機能する。導体層１５０は、入力端子Ｉｎ１及びＩｎ２、出力端子Ｏｕｔ１及びＯｕｔ２を含む。
【００２７】
弾性波デバイス１００Ｒを小型化するためには、チップ１１０とチップ１２０とを近付けることが有効である。しかし、フィルタ１１４とフィルタ１２４との距離が近付くことにより、フィルタ１１４に流れる信号がフィルタ１２４に漏洩しやすくなり、フィルタ１２４に流れる信号がフィルタ１１４に漏洩しやすくなる。信号の漏洩の結果、フィルタ１１４及びフィルタ１２４の抑圧度が劣化する。このように、フィルタ１１４とフィルタ１２４との間においてアイソレーションが低下する。
【実施例１】
【００２８】
実施例１は２つのチップにおけるフィルタが形成された面を互いに反対向きにする例である。図３は実施例１に係る弾性波デバイス１００例示する断面図である。【００２９】
図３に示すように、基板３０（第３基板）は、複数の絶縁層３２、３４、３６、３８、４０、４２及び４４、並びに複数の導体層４６、４８、５０、５２、５４、５６及び５８が積層された積層基板である。絶縁層は例えばエポキシ樹脂、ガラスエポキシ樹脂等の樹脂、又はセラミックス等の絶縁体により形成される。導体層は例えば銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属、又はこれらの金属を含む合金により形成される。チップ１０及び２０は絶縁層３６、３８及び４０に埋め込まれ、絶縁層３６、３８及び４０に形成された空隙３１に配置されている。空隙３１には例えばアルゴン（Ａｒ）等の気体が封入されている。【００３０】
チップ１０（第１チップ）は、圧電基板１２（第１基板）、圧電基板１２の面１２ａ（第１面）に形成された端子１３ａ及び１３ｂ（第１端子）、並びにフィルタ１４（第１フィルタ）を含む。フィルタ１４は例えばＳＡＷフィルタを含み、端子１３ａ及び１３ｂと電気的に接続されている。端子１３ａ及び１３ｂは導体層５４及び５６、並びにビア配線５１を介して、フットパッドとして機能する導体層５８に接続されている。チップ２０（第２チップ）は、圧電基板２２（第２基板）、圧電基板２２の面２２ａ（第２面）に形成された端子２３ａ及び２３ｂ（第２端子）、並びにフィルタ２４（第２フィルタ）を含む。フィルタ２４は例えばＳＡＷフィルタを含み、端子２３ａ及び２３ｂと電気的に接続されている。端子２３ａは導体層４６、４８、５０、５２、５４及び５６、並びにビア配線５１を介して導体層５８に接続されている。端子２３ｂは、導体層４８、５０、５２、５４及び５６、並びにビア配線５１を介して導体層５８に接続されている。フィルタ１４の通過帯域は、フィルタ２４の通過帯域とは重なっていない。フィルタ１４及び２４は空隙３１に露出しているため、弾性波の励振は妨げられない。【００３１】
面１２ａは絶縁層４２と対向している。面２２ａは、面１２ａと反対の方向を向いており、絶縁層３４と対向している。このため実施例１においては比較例と比べ、フィルタ１４とフィルタ２４との距離が大きくなる。従って、フィルタ１４を流れる信号がフィルタ２４に漏洩しにくくなり、フィルタ２４を流れる信号がフィルタ１４に漏洩しにくくなる。この結果、弾性波デバイス１００を小型化した場合でも、フィルタ１４とフィルタ２４との間で高いアイソレーションが得られる。【００３２】
弾性波デバイス１００が分波器である場合、フィルタ１４は、例えば図１（ａ）における送信フィルタＦ１として機能する。フィルタ２４は、例えば受信フィルタＦ２として機能する。導体層５８は図１（ａ）における送信端子Ｔｘ、受信端子Ｒｘ、アンテナ端子Ａｎｔ（共通端子）、及び接地端子を含む。端子１３ａ及び１３ｂは、送信端子Ｔｘ及びアンテナ端子Ａｎｔのいずれかに接続されている。端子２３ａ及び２３ｂは、受信端子Ｒｘ及びアンテナ端子Ａｎｔのいずれかに接続されている。この場合、送信フィルタＦ１と受信フィルタＦ２との間で高いアイソレーションが得られる。また、チップ１０の外部と信号の入力又は出力を行う端子１３ａ及び１３ｂは面１２ａに設けられ、チップ２０の外部と信号の入力又は出力を行う端子２３ａ及び２３ｂは面２２ａに設けられている。端子１３ａ及び１３ｂと、端子２３ａ及び２３ｂとの距離が大きくなるため、図１（ａ）における送信端子Ｔｘと受信端子Ｒｘとのアイソレーションが高くなる。送信フィルタＦ１として例えば後述のラダー型フィルタが用いられ、受信フィルタＦ２として例えば後述の縦接続型多重モードフィルタ（以下、多重モードフィルタ）が用いられる。またフィルタ１４を受信フィルタＦ２、フィルタ２４を送信フィルタＦ１として用いてもよい。【００３３】
また弾性波デバイス１００をデュアルフィルタとすることもできる。この場合、フィルタ１４は例えば図１（ｂ）のフィルタＦ３として機能し、フィルタ２４は例えばフィルタＦ４として機能する。導体層５８は、入力端子Ｉｎ１及びＩｎ２及び出力端子Ｏｕｔ１及びＯｕｔ２を含む。端子１３ａ及び１３ｂは入力端子Ｉｎ１及び出力端子Ｏｕｔ１のいずれかに接続され、端子２３ａ及び２３ｂは入力端子Ｉｎ２及び出力端子Ｏｕｔ２のいずれかに接続されている。この場合、フィルタＦ３とフィルタＦ４との間で高いアイソレーションが得られる。また端子１３ａ及び１３ｂと、端子２３ａ及び２３ｂとの距離が大きくなるため、図１（ｂ）における入力端子Ｉｎ１及び出力端子Ｏｕｔ１と、入力端子Ｉｎ２及び出力端子Ｏｕｔ２との間のアイソレーションが高くなる。【００３４】
フィルタ１４の通過帯域はフィルタ２４の通過帯域と重ならなくてもよいし、一部が重なってもよい。またフィルタ１４の通過帯域がフィルタ２４の通過帯域と異なってもよいし、同じでもよい。チップ１０とチップ２０とを異なる絶縁層に埋め込んでもよいが、基板３０が厚くなる恐れがある。図３に示すように、チップ１０及び２０を同一の絶縁層３６、３８及び４０に埋め込むことで、基板３０の薄型化が可能である。また埋め込む工程も簡略化される。チップ１０及び２０の側面は絶縁層３６、３８及び４０に接触しているが、離間していてもよい。また、絶縁層３６、３８及び４０に空隙３１を形成せず、チップ１０及び２０を絶縁層３６、３８及び４０に埋め込んでもよい。この場合、チップ１０及び２０は、例えば後述するウェハレベルパッケージ（Wafer Level Package：ＷＬＰ）である。また２つの空隙を形成し、チップ１０をチップ２０とは別の空隙に配置してもよい。なお基板３０に含まれる絶縁層の数及び導体層の数は変更可能である。【００３５】
次にＳＡＷフィルタの例について説明する。図４（ａ）はラダー型フィルタを例示する平面図であり、フィルタ１４がラダー型フィルタの例である。【００３６】
図４（ａ）に示すように、圧電基板１２の面１２ａ上に直列共振子Ｓ１〜Ｓ４、並列共振子Ｐ１〜Ｐ３が設けられている。直列共振子Ｓ１〜Ｓ４は入力端子Ｉｎと出力端子Ｏｕｔとの間に直列接続されている。並列共振子Ｐ１はＳ１〜Ｓ２間、並列共振子Ｐ２はＳ２〜Ｓ３間、並列共振子Ｐ３はＳ３〜Ｓ４間にそれぞれ接続されている。並列共振子Ｐ１〜Ｐ３は接地されている。共振子Ｓ１〜Ｓ４及びＰ１〜Ｐ３はＩＤＴ１５及び反射器１７を含むＳＡＷ共振子である。図３の端子１３ａ及び１３ｂが、入力端子Ｉｎ及び出力端子Ｏｕｔとして機能する。【００３７】
図４（ｂ）は多重モードフィルタを例示する平面図であり、フィルタ２４が多重モードフィルタの例である。図４（ｂ）に示すように、圧電基板２２の面２２ａ上には、左から順にＩＤＴ２５ａ、２５ｂ及び２５ｃが弾性波の伝搬方向に沿って配置され、ＩＤＴ２５ａ〜２５ｃを挟むように反射器２７が配置されている。ＩＤＴ２５ａの一方の櫛型電極、及びＩＤＴ２５ｃの一方の櫛型電極はそれぞれ出力端子Ｏｕｔに接続されている。ＩＤＴ２５ｂの一方の櫛型電極は入力端子Ｉｎに接続されている。ＩＤＴ２５ａ〜２５ｃの他方の櫛型電極は接地されている。２つの出力端子Ｏｕｔは平衡端子であり、１つの入力端子Ｉｎは不平衡端子である。なお出力端子Ｏｕｔは不平衡端子でもよい。図３の端子２３ａ及び２３ｂが出力端子Ｏｕｔ及び入力端子Ｉｎを含む。【００３８】
圧電基板１２及び２２は、例えばタンタル酸リチウム（ＬｉＴａＯ３）又はニオブ酸リチウム（ＬｉＮｂＯ３）等の圧電体を含む。各ＩＤＴ及び反射器は、例えばＡｌ等の金属により形成されている。なお電極指の本数は変更可能である。またチップ１０及び２０は、ラダー型フィルタ及び多重モードフィルタの少なくとも１つを含んでもよいし、これら以外の弾性波フィルタを含んでもよい。
【実施例２】
【００３９】
実施例２は分波器を含むモジュールの例である。図５（ａ）は実施例２に係るモジュール２００を例示するブロック図である。図５（ｂ）はモジュール２００を例示する平面図である。図５（ｃ）は図５（ｂ）のＡ−Ａに沿った断面図である。図５（ｂ）においては導体層４５の図示は省略した。図１（ａ）及び図２において既述した構成の説明は省略する。【００４０】
図５（ａ）に示すように、モジュール２００の送信フィルタ６０ａ及び受信フィルタ７０ａは分波器を形成する。送信端子Ｔｘと送信フィルタ６０ａとの間にパワーアンプ（Power Amplifier：ＰＡ）８０が電気的に接続され、ＰＡ８０と送信フィルタ６０ａとの間には整合回路８２ａが電気的に接続されている。送信フィルタ６０ａとアンテナ端子Ａｎｔとの間には整合回路８２ｂが、受信フィルタ７０ａとアンテナ端子Ａｎｔとの間には整合回路８２ｃが、それぞれ電気的に接続されている。整合回路８２ａは、送信フィルタ６０ａとＰＡ８０との間のインピーダンスを整合する。整合回路８２ｂは、アンテナ端子Ａｎｔに接続されるアンテナ（不図示）と送信フィルタ６０ａとの間のインピーダンスを整合する。整合回路８２ｃはアンテナと受信フィルタ７０ａとの間のインピーダンスを整合する。送信フィルタ６０ａの通過帯域は、受信フィルタ７０ａの通過帯域と異なってもよいし、同じでもよい。送信フィルタ６０ａは例えば図４（ａ）に示したラダー型フィルタである。受信フィルタ７０ａは例えば図４（ｂ）に示した多重モードフィルタである。【００４１】
図５（ｂ）に示すように、ＰＡ８０及びチップ部品８２は、基板３０（第３基板）の上面に実装され、導体層４５と接続されている。図５（ｃ）に示すように、チップ６０及びチップ７０は、基板３０の絶縁層３６に埋め込まれている。【００４２】
チップ６０は、圧電基板６２、送信フィルタ（不図示）、端子６３ａ及び６３ｂ、並びに封止部６５を含むＷＬＰである。送信フィルタ、端子６３ａ及び６３ｂは面６２ａに形成されている。送信フィルタは、例えば樹脂により形成された封止部６５により封止され、面６２ａと封止部６５との間の空隙に露出している。端子６３ａ及び６３ｂは、送信フィルタと電気的に接続され、封止部６５を貫通している。チップ７０は、圧電基板７２、受信フィルタ（不図示）、端子７３ａ及び７３ｂ、並びに封止部７５を含むＷＬＰである。チップ６０に含まれる送信フィルタは図５（ａ）の送信フィルタ６０ａとして機能し、チップ７０に含まれる受信フィルタは受信フィルタ７０ａとして機能する。【００４３】
チップ６０の側面及び上面、並びにチップ７０の側面及び下面、封止部６５及び７５は絶縁層３６に接触している。導体層４５は配線４５ａ〜４５ｅを含む。導体層５８は、アンテナ端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘ、及び接地端子を含む。チップ部品８２は、インダクタ及びキャパシタの少なくとも一方を含み、図５（ａ）における整合回路８２ａ、８２ｂ及び８２ｃとして機能する。【００４４】
チップ６０の端子６３ａは、導体層４８、ビア配線５１、及び配線４５ａを介してチップ部品８２に電気的に接続されている。チップ７０の端子７３ｂは、導体層５４及び４８、ビア配線５１、並びに配線４５ａを介して、端子６３ａと共通してチップ部品８２に電気的に接続されている。チップ６０の端子６３ｂは、導体層４８及び４６、ビア配線５１、並びに配線４５ｂを介してチップ部品８２と電気的に接続されている。チップ７０の端子７３ａは、導体層５４及び５６、並びにビア配線５１を介して、受信端子Ｒｘと電気的に接続されている。チップ部品８２は、配線４５ｃ、導体層４６、４８、５４及び５６、並びにビア配線５１を介してアンテナ端子Ａｎｔと接続され、また配線４５ｂを介してＰＡ８０と接続されている。ＰＡ８０は、配線４５ｄ、導体層４６、４８、５４及び５６、並びにビア配線５１を介して送信端子Ｔｘに接続されている。ＰＡ８０は能動素子であり、発熱する。ＰＡ８０において発生した熱は、ＰＡ８０と配線４５ｅ、導体層４６、４８、５４及び５６、並びにビア配線５１を介して接続された接地端子ＧＮＤを通じてモジュール２００の外部に放出される。【００４５】
面６２ａは絶縁層３４と対向している。面７２ａは、面６２ａと反対の方向を向いており、絶縁層４２と対向している。このため実施例２によれば、モジュールにおいても実施例１と同様に高いアイソレーションを得ることができる。
【実施例３】
【００４６】
実施例３は、実施例２とは別のモジュールの例である。図６（ａ）は実施例３に係るモジュール３００を例示するブロック図である。図６（ｂ）はモジュール３００を例示する平面図である。図６（ｃ）は図６（ｂ）のＡ−Ａに沿った断面図である。図１（ｂ）、図２及び図６（ｃ）において既述した構成の説明は省略する。【００４７】
図６（ａ）に示すように、モジュール３００においては、受信端子Ｒｘと受信フィルタ７０ａとの間に整合回路８２ｄが接続されている。整合回路８２ｄは、受信端子Ｒｘに接続されるＩＣ等の部品（不図示）と受信フィルタ７０ａとの間のインピーダンスを整合する。送信フィルタ６０ａ及び受信フィルタ７０ａと、アンテナ端子Ａｎｔとの間にはスイッチ８４が接続されている。スイッチ８４は、送信フィルタ６０ａ及び受信フィルタ７０ａを含む分波器と、他の分波器（不図示）とのうちから分波器を選択し、アンテナ端子Ａｎｔに接続する。例えば送信フィルタ６０ａの通過帯域が受信フィルタ７０ａの通過帯域と同じ場合、スイッチ８４は送信フィルタ６０ａ及び受信フィルタ７０ａのうち一方を選択してアンテナ端子Ａｎｔに接続してもよい。【００４８】
図６（ｂ）に示すように、基板３０の上面にはチップ部品８２及びスイッチ８４が実装されている。チップ部品８２は、図６（ａ）の整合回路８２ｄとして機能する。図６（ｃ）に示すように、導体層４５は配線４５ｆ〜４５ｉを含む。チップ６０の端子６３ａは、導体層５４及び５６、並びにビア配線５１を介して送信端子Ｔｘと接続されている。チップ６０の端子６３ｂは導体層５４及び４８、ビア配線５１、並びに配線４５ｆを介してスイッチ８４に接続されている。チップ７０の端子７３ａは導体層４８、ビア配線５１、及び配線４５ｆを介して、端子６３ｂと共通してスイッチ８４に接続されている。スイッチ８４は、配線４５ｇ、導体層４６、４８、５４及び５６、並びにビア配線５１を介してアンテナ端子Ａｎｔと接続されている。チップ７０の端子７３ｂは、導体層４８及び４６、ビア配線５１、並びに配線４５ｈを介してチップ部品８２と接続されている。チップ部品８２は、配線４５ｉ、導体層４６、４８、５４及び５６、並びにビア配線５１を介して受信端子Ｒｘと接続されている。実施例３によれば、実施例２と同様に面７２ａは面６２ａと反対の方向を向いているため、高いアイソレーションを得ることができる。【００４９】
実施例２及び３は、絶縁層３６に空隙が形成されず、チップ６０及びチップ７０が絶縁層３６に埋め込まれる例である。実施例２及び３において、例えば図３の空隙３１のように絶縁層３６に空隙が形成され、空隙にチップ６０及びチップ７０が埋め込まれてもよい。またデュアルフィルタを含むモジュールに実施例２及び３を適用してもよい。この場合、導体層５８は入力端子Ｉｎ１及びＩｎ２、並びに出力端子Ｏｕｔ１及びＯｕｔ２を含む（図１（ｂ）参照）。基板３０の上面に実装する部品としては、ＰＡ８０、チップ部品８２、及びスイッチ８４以外に例えばＩＣ等があり、これらの中から任意の部品を用いてよい。また積層基板以外に例えば一層構造の基板にフィルタが埋め込まれてもよい。部品及びフィルタの位置に応じて、フィルタと部品とを接続する配線（導体層及びビア配線５１）の配置も変更可能である。
【実施例４】
【００５０】
実施例４は、面１２ａと面２２ａとが異なる平面内に位置する例である。図７は実施例４に係るモジュール４００を例示する断面図である。【００５１】
図７に示すように、チップ１０は絶縁層３６、３８及び４０に埋め込まれている。チップ２０は絶縁層３２に埋め込まれ、空隙３３内であってチップ１０の上に配置されている。面１２ａと面１２ｂとは同じ方向を向いている。面１２ａは絶縁層３８を横断する平面内に位置し、絶縁層４２と対向している。面２２ａは絶縁層３２を横断する平面内に位置し、絶縁層３４と対向している。つまり、チップ１０が実装される絶縁層３８の上面（第１実装面）と、チップ２０が実装される絶縁層４２の上面（第２実装面）とは異なる平面内に位置する。このため、フィルタ１４とフィルタ２４との距離が大きくなり、高いアイソレーションを得ることができる。【００５２】
端子２３ａは導体層４６、絶縁層３４中の導体層４７、導体層４８、５２、５４及び５６、並びにビア配線５１を介して導体層５８に接続されている。端子２３ｂは、例えば絶縁層３４に設けられた不図示の導体層、導体層４６、４８、５２、５４及び５６、並びにビア配線５１を介して導体層５８に接続されている。絶縁層３２にはチップ部品８２及びスイッチ８４が埋め込まれているが、例えばチップ部品８２及びスイッチ８４は設けられなくてもよい。チップ１０とチップ２０とは基板３０の厚さ方向に重なっているが、重ならなくてもよい。またチップ１０をチップ２０の上に設けてもよい。実施例４において、実施例２及び３と同様に、基板３０の絶縁層に空隙３１及び３３を形成せず、チップ１０及びチップ２０を埋め込んでもよい。実施例１から４に示したように、面２２ａが面１２ａとは異なる平面内に位置することで、高いアイソレーションを得ることができる。【００５３】
送信フィルタは多重モードフィルタを含んでもよく、受信フィルタはラダー型フィルタを含んでもよい。またフィルタは、これら以外のＳＡＷフィルタを含んでもよい。実施例１〜４において、フィルタはＳＡＷフィルタを例としたが、例えば弾性境界波フィルタ、及びラブ波共振子等のようなＩＤＴを含む他の弾性波フィルタを用いてもよい。またＩＤＴを含む弾性波フィルタ以外に、圧電薄膜共振子を含む弾性波フィルタを適用してもよい。圧電薄膜共振子の例としてＦＢＡＲ（Film Bulk Acoustic Resonator）について説明する。【００５４】
図８はＦＢＡＲ９０を例示する断面図である。基板９２に空隙９１が形成されている。基板９２の面９２ａ上に空隙９１と重なるように下部電極９４ａが形成されている。下部電極９４ａ上に圧電薄膜９６が、圧電薄膜９６上に上部電極９４ｂが形成されている。下部電極９４ａ、上部電極９４ｂ及び圧電薄膜９６が重なる共振領域９３は空隙９１上に形成される。下部電極９４ａ、上部電極９４ｂ及び圧電薄膜９６の積層体が共振子として機能する。ＦＢＡＲ９０を用いた弾性波フィルタを、実施例１〜３に適用してもよい。例えば実施例１においては、チップ２０における面９２ａが、チップ１０における面９２ａと反対方向を向けばよい。実施例４においては、例えばチップ１０における面９２ａが絶縁層４２と対向し、チップ２０における面９２ａが絶縁層３４と対向すればよい。またフィルタ１４及び２０の少なくとも一方がＩＤＴを含む弾性波フィルタ、又はＦＢＡＲを含む弾性波フィルタでもよい。【００５５】
基板９２は例えばガラス、シリコン（Ｓｉ）又はサファイア等の絶縁体により形成されている。圧電薄膜９６は、例えば窒化アルミニウム（ＡｌＮ）等の圧電体を含む。下部電極９４ａ及び上部電極９４ｂは、例えばルテニウム（Ｒｕ）等の金属により形成されている。下部電極９４ａは空隙９１に露出しているが、下部電極９４ａが空隙９１に露出しなくてもよい。空隙９１は基板９２を貫通してもよいし、貫通しなくてもよい。基板９２に空隙９１を形成せず、下部電極９４ａの共振領域９３を形成する部分を、基板９２の面９２ａから隆起して設けてもよい。この場合、面９２ａは平坦であり、面９２ａと下部電極９４ａとの間には隙間が生じる。またＦＢＡＲ以外に、例えば面９２ａに音響反射膜を形成し、音響反射膜の上に下部電極９４ａを設けたＳＭＲ（Solid Mounted Resonator）等、他の圧電薄膜共振子を用いてもよい。【００５６】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５７】
１０、２０、６０、７０                          チップ
１２、２２、６２、７２                          圧電基板
１２ａ、２２ａ、６２ａ、７２ａ、９２ａ          面
１４、２４、Ｆ３、Ｆ４                          フィルタ
１５、２５                                      ＩＤＴ
１７、２７                                      反射器
３０                                            基板
３２、３４、３６、３８、４０、４２、４４        絶縁層
４６、４８、５０、５２、５４、５６、５８        導体層
５１                                            ビア配線
６０ａ、Ｆ１                                    送信フィルタ
７０ａ、Ｆ２                                    受信フィルタ
８０                                            ＰＡ
８２                                            チップ部品
８４                                            スイッチ
９０                                            ＦＢＡＲ
９２                                            基板
Ｓ１、Ｓ２、Ｓ３、Ｓ４                          直列共振子
Ｐ１、Ｐ２、Ｐ３                                並列共振子
【図１】
0005991785.tif 000002
【図２】
0005991785.tif 000003
【図３】
0005991785.tif 000004
【図４】
0005991785.tif 000005
【図５】
0005991785.tif 000006
【図６】
0005991785.tif 000007
【図７】
0005991785.tif 000008
【図８】
0005991785.tif 000009