(57)【特許請求の範囲】
【請求項１】
マネージメントエンジンインターフェイスドライバがロードされるプラットフォームコントローラハブ（ＰＣＨ）と、
基本入出力システム（ＢＩＯＳ）と、
電子スイッチと、
第一抵抗及び第二抵抗と、を備え、
前記基本入出力システムは、前記プラットフォームコントローラハブに接続されて前記プラットフォームコントローラハブの汎用入出力（ＧＰＩＯ）ピンの出力を制御し、また、前記汎用入出力ピンは、第一抵抗を介して電源に接続され、さらに、前記電子スイッチの制御端に接続され、前記電子スイッチの第一端は、前記第二抵抗を介して前記電源に接続され、その第二端は、前記プラットフォームコントローラハブのシリアルピンに接続され、
正常に動作している間、前記基本入出力システムは、前記電子スイッチの制御端に信号を出力しないよう前記プラットフォームコントローラハブの汎用入出力ピンを制御し、これにより、前記電子スイッチはオンになり、前記プラットフォームコントローラハブのシリアルピンは、ハイレベル信号を受信し、前記マネージメントエンジンインターフェイスドライバは保護状態にあり、前記マネージメントエンジンインターフェイスドライバを更新することができず、
前記マネージメントエンジンインターフェイスドライバを更新する必要がある場合、前記プラットフォームコントローラハブの汎用入出力ピンは、前記電子スイッチの制御端にローレベルの信号を出力し、これにより、前記電子スイッチはオフになり、前記プラットフォームコントローラハブのシリアルピンは、ハイレベル信号を受信することを停止し、前記マネージメントエンジンインターフェイスドライバの書き込み禁止機能はオフになり、前記マネージメントエンジンインターフェイスドライバを更新することができることを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に関し、特にマネージメントエンジンインターフェイスドライバ用制御回路に関するものである。
【背景技術】
【０００２】
マネージメントエンジンインターフェイス（Ｍａｎａｇｅｍｅｎｔ  Ｅｎｇｉｎｅ  Ｉｎｔｅｒｆａｃｅ）ドライバは、ファームウェアとシステムとの間に介在し、プラットフォームコントローラハブ（ＰＣＨ）内にロードされている。このマネージメントエンジンインターフェイスドライバにより、電子デバイスのシステムは、ファームウェアと相互に作用することができ、これにより、マネージメントを改善する。安全を考慮して、マネージメントエンジンインターフェイスドライバは、通常、保護状態にある。従って、マネージメントエンジンインターフェイスドライバを更新する必要がある場合、電子デバイスをオンにしてＰＣＨを設置する必要があるため、非常に不便である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
前記課題を解決するために、本発明は、直接マネージメントエンジンインターフェイスドライバを更新することができる制御回路を提供する。
【課題を解決するための手段】
【０００４】
本発明に係る制御回路は、マネージメントエンジンインターフェイスドライバがロードされるプラットフォームコントローラハブと、基本入出力システムと、電子スイッチと、第一抵抗及び第二抵抗と、を備える。基本入出力システムは、プラットフォームコントローラハブに接続されてプラットフォームコントローラハブの汎用入出力ピンの出力を制御し、プラットフォームコントローラハブの汎用入出力ピンは、第一抵抗を介して電源に接続され、さらに、電子スイッチの制御端に接続され、電子スイッチの第一端は、第二抵抗を介して電源に接続され、その第二端は、プラットフォームコントローラハブのシリアルピンに接続される。正常に動作している際、基本入出力システムは、電子スイッチの制御端に信号を出力しないようプラットフォームコントローラハブの汎用入出力ピンを制御し、これにより、電子スイッチはオンになり、プラットフォームコントローラハブのシリアルピンは、ハイレベル信号を受信し、マネージメントエンジンインターフェイスドライバは保護状態にあり、マネージメントエンジンインターフェイスドライバを更新することができない。マネージメントエンジンインターフェイスドライバを更新する必要がある場合、プラットフォームコントローラハブの汎用入出力ピンは、電子スイッチの制御端にローレベルの信号を出力し、これにより、電子スイッチはオフになり、プラットフォームコントローラハブのシリアルピンは、ハイレベル信号を受信することを停止し、マネージメントエンジンインターフェイスドライバの書き込み禁止機能はオフになり、マネージメントエンジンインターフェイスドライバを更新することができる。
【発明の効果】
【０００５】
従来の技術と比べて、本発明の制御回路は、基本入出力システムを利用して電子スイッチがオン／オフを制御する。これにより、マネージメントエンジンインターフェイスドライバの書き込み禁止機能を制御して、電子デバイスをオンにしなくても、マネージメントエンジンインターフェイスドライバを更新することができるため、便利である。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係る制御回路の回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。
【０００８】
図１を参照すると、本発明の実施形態に係る制御回路１００は、プラットフォームコントローラハブ（ＰＣＨ）１０、基本入出力システム（ＢＩＯＳ）２０、電子スイッチ（即ち、本実施形態のＮＰＮ型のトランジスタ）Ｑ、抵抗Ｒ１及び抵抗Ｒ２を備える。
【０００９】
ＰＣＨ１０内には、マネージメントエンジンインターフェイスドライバ１２がロードされている。ＰＣＨ１０が正常に動作している際、ＰＣＨ１０のシリアルピンＳＤＯは、ハイレベル信号を受信し、マネージメントエンジンインターフェイスドライバ１２は、保護状態にある。従って、ユーザは、マネージメントエンジンインターフェイスドライバ１２を更新することができない。しかし、ＰＣＨ１０のシリアルピンＳＤＯがハイレベル信号を受信しない場合、マネージメントエンジンインターフェイスドライバ１２の書き込み禁止機能はオフになり、ユーザは、マネージメントエンジンインターフェイスドライバ１２を更新することができる。
【００１０】
ＢＩＯＳ２０は、ＰＣＨ１０に接続され、ＰＣＨ１０の汎用入出力（ＧＰＩＯ）ピンＰ０の出力信号は、ＢＩＯＳ２０によって制御される。ＰＣＨ１０のＧＰＩＯピンＰ０は、抵抗Ｒ１を介して電源Ｐ３Ｖ３に接続され、ＰＣＨ１０のＧＰＩＯピンＰ０は、さらに、トランジスタＱのベース電極に接続され、トランジスタＱのエミッタ電極は、抵抗Ｒ２を介して電源Ｐ３Ｖ３に接続され、トランジスタＱのコレクタ電極は、ＰＣＨ１０のシリアルピンＳＤＯに接続されている。
【００１１】
ＰＣＨ１０が正常に動作している間、ＰＣＨ１０のＧＰＩＯピンＰ０は、信号を出力しない。この際、トランジスタＱのベース電極は、抵抗Ｒ１を介して電源Ｐ３Ｖ３からのハイレベル信号を受信してオンになっており、ＰＣＨ１０のシリアルピンＳＤＯは、トランジスタＱ及び抵抗Ｒ２を介して電源Ｐ３Ｖ３からのハイレベル信号を受信する。これにより、マネージメントエンジンインターフェイスドライバ１２は、保護状態にあり、ユーザは、マネージメントエンジンインターフェイスドライバ１２を更新できない。
【００１２】
マネージメントエンジンインターフェイスドライバ１２を更新する必要がある場合、ＢＩＯＳ２０によってローレベルの信号を出力するようＰＣＨ１０のＧＰＩＯピンＰ０を制御する。これにより、トランジスタＱのベース電極は、該ローレベルの信号を受信してオフになり、ＰＣＨ１０のシリアルピンＳＤＯは、電源Ｐ３Ｖ３からハイレベル信号の受信を停止し、マネージメントエンジンインターフェイスドライバ１２の書き込み禁止機能はオフになる。故に、ユーザは、マネージメントエンジンインターフェイスドライバ１２を更新できる。
【００１３】
本発明に係る制御回路１００は、ＢＩＯＳ２０を利用してトランジスタＱのオン／オフを制御する。これにより、マネージメントエンジンインターフェイスドライバ１２の書き込み禁止機能を制御して、電子デバイスをオンにしなくても、マネージメントエンジンインターフェイスドライバ１２を更新することができるため便利である。
【符号の説明】
【００１４】
１００  制御回路
１０  プラットフォームコントローラハブ
１２  マネージメントエンジンインターフェイスドライバ
２０  基本入出力システム
Ｑ  トランジスタ
Ｒ１、Ｒ２  抵抗
【図１】
0005976092.tif 000002