(57)【特許請求の範囲】
【請求項１】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況、および前記入力交流電圧の極性に基づいて前記制御信号を生成し、前記制御信号を前記スイッチング部に送出するスイッチング制御部と、
を備え、
前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有し、
前記スイッチング制御部は、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第１の種類のスイッチング素子をオンにする、
前記制御信号を出力する、
交流変換回路。
【請求項２】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
前記入力交流電圧を直流電圧に変換するコンバータ部と、
制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部と、
を備え、
前記スイッチング部は、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有し、
前記スイッチング制御部は、
前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにする、
前記制御信号を出力し、
前記スイッチング制御部は、予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最小オン時間および前記最小オフ時間は、ｎ１／２ｆ０（ｎ１は２以上の整数）に設定されている、
交流変換回路。
【請求項３】
前記スイッチング制御部は、前記第１の種類のスイッチング素子および前記第２の種類のスイッチング素子の両方を同時にオンにしないように前記スイッチング部を制御する、請求項１または２に記載の交流変換回路。
【請求項４】
前記スイッチング制御部は、予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最小オン時間および前記最小オフ時間は、ｎ１／２ｆ０（ｎ１は２以上の整数）に設定されている、
請求項１に記載の交流変換回路。
【請求項５】
前記スイッチング制御部は、予め設定された最大オン時間および最大オフ時間以下の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最大オン時間および前記最大オフ時間は、ｎ２／２ｆ０（ｎ２は２以上の整数）に設定されている、
請求項１から４のいずれかに記載の交流変換回路。
【請求項６】
前記スイッチング制御部は、前記第１の種類のスイッチング素子の全て、または前記第２の種類のスイッチング素子の全てを同時にオンにしないように各スイッチング素子の動作を制御する、
請求項１から５のいずれかに記載の交流変換回路。
【請求項７】
前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する、請求項１から６のいずれかに記載の交流変換回路。
【請求項８】
前記スイッチング制御部は、前記出力交流電圧の１周期あたりの前記入力交流電圧の半周期分の電圧の各相への出力回数が同数になるように前記スイッチング部を制御する、請求項１から７のいずれかに記載の交流変換回路。
【請求項９】
前記入力交流電圧の値が０になるタイミングを検出し、前記スイッチング制御部に通知する、零交差タイミング検出部をさらに備えている、請求項１から８のいずれかに記載の交流変換回路。
【請求項１０】
前記スイッチング制御部は、
前記入力交流電圧の極性を判定する正負判定部と、
前記参照信号を生成する参照信号発生部と、
前記参照信号をΔ−Σ変調によってパルスに変換し、前記入力交流電圧の値が０になるタイミングで前記パルスを出力するΔ−Σ変換部と、
前記Δ−Σ変換部から出力された前記パルス、および前記正負判定部の判定結果に基づき、前記制御信号を生成し、前記スイッチング部に送出するスイッチング信号出力部と、を有している、請求項１から９のいずれかに記載の交流変換回路。
【請求項１１】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換方法であって、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを用いて、前記第１の種類のスイッチング素子および前記第２の種類のスイッチング素子に入力される制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、
前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、
を含み、
前記制御信号は、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第１の種類のスイッチング素子をオンにする、
交流変換方法。
【請求項１２】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換方法であって、
前記入力交流電圧を直流電圧に変換するステップと、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを用いて、前記第１の種類のスイッチング素子および前記第２の種類のスイッチング素子に入力される制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、
前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、
を含み、
前記制御信号は、
前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、
予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最小オン時間および前記最小オフ時間は、ｎ１／２ｆ０（ｎ１は２以上の整数）に設定されている、
交流変換方法。
【請求項１３】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するためのプログラムであって、
コンピュータに対し、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを用いて、前記第１の種類のスイッチング素子および前記第２の種類のスイッチング素子に入力される制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、
前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、
を実行させ、
前記制御信号は、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、
前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第１の種類のスイッチング素子をオンにする、
プログラム。
【請求項１４】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するためのプログラムであって、
コンピュータに対し、
前記入力交流電圧を直流電圧に変換するステップと、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを用いて、前記第１の種類のスイッチング素子および前記第２の種類のスイッチング素子に入力される制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、
前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、
を実行させ、
前記制御信号は、
前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、
予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最小オン時間および前記最小オフ時間は、ｎ１／２ｆ０（ｎ１は２以上の整数）に設定されている、
プログラム。
【請求項１５】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況、および前記入力交流電圧の極性に基づいて前記制御信号を生成し、前記制御信号を前記スイッチング部に送出するスイッチング制御部と、
を備え
前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する、
交流変換回路。
【請求項１６】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
前記入力交流電圧を直流電圧に変換するコンバータ部と、
制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部と、
を備え、
前記スイッチング部は、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有し、
前記スイッチング制御部は、
前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにする、
前記制御信号を出力し、
前記スイッチング制御部は、予め設定された最大オン時間および最大オフ時間以下の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、
前記最大オン時間および前記最大オフ時間は、ｎ２／２ｆ０（ｎ２は２以上の整数）に設定されている、
交流変換回路。
【請求項１７】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
前記入力交流電圧を直流電圧に変換するコンバータ部と、
制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部と、
を備え、
前記スイッチング部は、
前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有し、
前記スイッチング制御部は、
前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、
前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにする、
前記制御信号を出力し、
前記スイッチング制御部は、前記第１の種類のスイッチング素子の全て、または前記第２の種類のスイッチング素子の全てを同時にオンにしないように各スイッチング素子の動作を制御する、
交流変換回路。
【請求項１８】
周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する交流変換回路であって、
前記入力交流電圧を直流電圧に変換するコンバータ部と、
制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、
前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、
前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部と、
を備え、
前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する、
交流変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相対的に高い周波数の交流電圧を、相対的に低い周波数の交流電圧に変換するための技術に関する。
【背景技術】
【０００２】
近年、非接触で電力を伝送するシステムとして、共振磁界結合を用いた電力伝送方式が提案されている。特許文献１は、２つの共振器の間の電磁界結合現象を用いて、空間を介してエネルギを伝送する新しい無線エネルギ伝送装置を開示している。この無線エネルギ伝送装置では、共振器の周辺の空間に生じる共振周波数の振動エネルギのしみ出し（エバネッセント・テール）を介して２つの共振器を結合することにより、振動エネルギを無線（非接触）で伝送する。
【０００３】
この無線電力伝送システムにおける共振器の出力電力は、共振周波数に等しい周波数の交流電力であり、共振周波数は、通常、１００ｋＨｚ以上に設定される。この高周波交流電力を一般の家庭用電力として使用する場合には、系統電源で使用される５０／６０Ｈｚの低周波数の交流電力に変換する必要がある。また、直接モータ等の回転制御を行う場合は、必要な出力周波数に変換する必要がある。
【０００４】
一方、一定周波数の交流電力を任意の周波数の交流電力に変換する技術として、インバータ技術がある。特許文献２は、一般的なインバータ技術を開示している。その変換方法は、入力される交流電力を一旦、直流電力に変換し、その後に複数のスイッチング素子を用いて負荷に対する電流の方向を切り変えることによって交流電力を得るものである。この時、出力周波数は、当該スイッチング素子の切り替え周波数によって決定される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００８／０２７８２６４号
【特許文献２】特開平１１−３４６４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１４は、無線電力伝送システム等の高周波単相交流を、従来のインバータ技術を用いて、より低周波の三相交流に変換する受電側交流変換回路の構成図である。この交流変換回路は、入力された高周波交流電力を直流電力に変換する整流部１４０１と、複数のスイッチング素子によって整流部１４０１の出力電圧を各相に出力するインバータ部１４０２と、相ごとに配置されたローパスフィルタ部１０４（以下、「フィルタ」）とを備えている。交流変換回路は、さらに、インバータ部１４０２に含まれる複数のスイッチング素子の動作を制御するスイッチング制御部１４０３を備えている。
【０００７】
以下、図１４に示す交流変換回路の動作を説明する。まず、入力される高周波交流電力は、整流部１４０１において直流電力に変換される。次に、インバータ部１４０２において、各相の負荷に流れる電流の方向が交互に切り替わるようにスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚのオン、オフが切り換えられる。ここで、スイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚには、一般にＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチが用いられる。各スイッチング素子のオン、オフのタイミング制御には、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）が用いられる。
【０００８】
図１５は、スイッチング制御部１４０３の構成および動作を説明するための図である。図１５（ａ）に示すように、スイッチング制御部１４０３は、出力される低周波電力の周波数と同じ周波数に設定された参照用正弦波１５０１、および当該周波数よりも高い周波数に予め設定された三角波１５０２の入力を受けるＰＷＭ制御部１５０３を有している。ＰＷＭ制御部１５０３は、参照用正弦波１５０１および三角波１５０２に基づいて生成されるパルスを、予め定められたスイッチング素子のゲートへ入力する。
【０００９】
ここで、例として、ｕｖ相間に電力を出力する場合のスイッチング制御部１４０３の動作を説明する。図１５（ｂ）は、ＰＷＭ制御部１５０３によるスイッチングタイミングの例を示す図である。まず、ＰＷＭ制御部１５０３は、参照用正弦波１５０１および三角波１５０２のそれぞれの入力値を比較する。「参照用正弦波≧０」かつ「参照用正弦波≧三角波」の場合には、スイッチング素子Ｕおよびスイッチング素子Ｙをオンにし、「参照用正弦波≧０」かつ「参照用正弦波＜三角波」の場合には、スイッチング素子Ｕおよびスイッチング素子Ｙをオフにする。また、「参照用正弦波＜０」かつ「参照用正弦波≧三角波」の場合には、スイッチング素子Ｖおよびスイッチング素子Ｘをオンにし、「参照用正弦波＜０」かつ「参照用正弦波＜三角波」の場合には、スイッチング素子Ｖおよびスイッチング素子Ｘをオフにする。このような動作により、ＰＷＭ制御部１５０３から出力されるパルスの幅は、参照用正弦波の値の大きさに応じて変化する。
【００１０】
インバータ部１４０２に入力された直流電力は、上記のスイッチング動作により、図１５（ｂ）に示すパルスと同一の幅をもつパルス列に変換され、出力される。出力されたパルス列は、ローパスフィルタ部１０４を通ることにより、最終的な出力として所望の周波数の正弦波に変換される。なお、ここでは正弦波出力を得る構成を例に説明を行ったが、参照用正弦波を任意の周波数および波形にすることにより、入力される高周波交流電力を任意の周波数および波形をもつ交流電力に変換できる。
【００１１】
しかしながら、以上のように構成された交流変換回路では、整流部１４０１において、高周波交流電力が一旦直流電力に変換されるため、電力の損失が生じる。また、インバータ部１４０２においても、直流電圧が印加されている状態でスイッチのオン、オフ動作が行われるため、スイッチング損失が発生する。さらに、整流のためのコンデンサが必要となり、コストの増加や耐久性の低下の問題が生じる。
【００１２】
本発明は、上記の課題を解決するためになされたものであり、その目的は、無線電力伝送システム等から入力される相対的に高い周波数の交流電力を相対的に低い周波数の交流電力に変換する際の変換効率の低下を抑制できる交流変換回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明による１つの交流変換回路は、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するように構成されている。交流変換回路は、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況、および前記入力交流電圧の極性に基づいて前記制御信号を生成し、前記制御信号を前記スイッチング部に送出するスイッチング制御部とを備えている。
【００１４】
本発明による他の交流変換回路は、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するように構成されている。交流変換回路は、前記入力交流電圧を直流電圧に変換するコンバータ部と、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するスイッチング部と、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するフィルタ部と、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行い、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成し、前記スイッチング部に送出するスイッチング制御部とを備えている。
【００１５】
ある実施形態において、前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有する。前記スイッチング制御部は、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が正の場合には、前記第２の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が正、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにし、前記入力交流電圧の極性が負、かつ前記パルス密度変調における前記参照信号の極性が負の場合には、前記第１の種類のスイッチング素子をオンにする前記制御信号を出力する。
【００１６】
ある実施形態において、前記スイッチング部は、前記入力交流電圧の極性が正の場合に正電圧を対応する相に印加する第１の種類のスイッチング素子と、前記入力交流電圧の極性が負の場合に正電圧を対応する相に印加する第２の種類のスイッチング素子とを有する。前記スイッチング制御部は、前記パルス密度変調における前記参照信号の極性が正の場合には、前記第１の種類のスイッチング素子をオンにし、前記パルス密度変調における前記参照信号の極性が負の場合には、前記第２の種類のスイッチング素子をオンにする、前記制御信号を出力する、請求項２に記載の交流変換回路。
【００１７】
ある実施形態において、前記スイッチング制御部は、前記第１の種類のスイッチング素子および前記第２のスイッチング素子の両方を同時にオンにしないように前記スイッチング部を制御する。
【００１８】
ある実施形態において、前記スイッチング制御部は、予め設定された最小オン時間および最小オフ時間以上の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最小オン時間および前記最小オフ時間は、ｎ１／２ｆ０（ｎ１は２以上の整数）に設定されている。
【００１９】
ある実施形態において、前記スイッチング制御部は、予め設定された最大オン時間および最大オフ時間以下の時間間隔で各スイッチング素子のオン状態およびオフ状態を切り換え、前記最大オン時間および前記最大オフ時間は、ｎ２／２ｆ０（ｎ２は２以上の整数）に設定されている。
【００２０】
ある実施形態において、前記スイッチング制御部は、前記第１の種類のスイッチング素子の全て、または前記第２の種類のスイッチング素子の全てを同時にオンにしないように各スイッチング素子の動作を制御する。
【００２１】
ある実施形態において、前記スイッチング制御部は、前記入力交流電圧の半周期分の電圧が常に特定の一相だけに出力されるように前記スイッチング部を制御する。
【００２２】
ある実施形態において、前記スイッチング制御部は、前記出力交流電圧の１周期あたりの前記入力交流電圧の半周期分の電圧の各相への出力回数が同数になるように前記スイッチング部を制御する。
【００２３】
ある実施形態において、交流変換回路は、前記入力交流電圧の値が０になるタイミングを検出し、前記スイッチング制御部に通知する、零交差タイミング検出部をさらに備えている。
【００２４】
ある実施形態において、前記スイッチング制御部は、前記入力交流電圧の極性を判定する正負判定部と、前記参照信号を生成する参照信号発生部と、前記参照信号をΔ−Σ変調によってパルスに変換し、前記入力交流電圧の値が０になるタイミングで前記パルスを出力するΔ−Σ変換部と、前記Δ−Σ変換部から出力された前記パルス、および前記正負判定部の判定結果に基づき、前記制御信号を生成し、前記スイッチング部に送出するスイッチング信号出力部とを有している。
【００２５】
本発明による１つの交流変換方法は、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するための方法である。前記方法は、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップとを含む。
【００２６】
本発明による他の交流変換方法は、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換する方法である。前記方法は、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップと、を含む。
【００２７】
本発明による１つのプログラムは、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するためのプログラムである。前記プログラムは、コンピュータに対し、制御信号に基づいて前記入力交流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況および前記入力交流電圧の極性に基づいて前記制御信号を生成するステップと、を実行させる。
【００２８】
本発明による他のプログラムは、周波数ｆ０の単相の入力交流電圧を、前記周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するためのプログラムである。前記プログラムは、コンピュータに対し、前記入力交流電圧を直流電圧に変換するステップと、制御信号に基づいて前記直流電圧を変換し、変換後の電圧を、前記制御信号に基づいて選択された相に出力するステップと、前記変換後の電圧の高周波成分を除去することにより、前記変換後の電圧を前記出力交流電圧に変換するステップと、前記入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行うステップと、前記パルス密度変調によるパルスの生成状況に基づいて前記制御信号を生成するステップとを実行させる。
【発明の効果】
【００２９】
本発明の交流変換回路の好ましい実施形態によれば、入力される高周波交流電力の入力電圧がゼロの時にスイッチング動作が行われるため、高効率の電力変換が可能となる。
【図面の簡単な説明】
【００３０】
【図１Ａ】本発明の交流変換回路の概略構成の一例を示す図である。
【図１Ｂ】本発明の交流変換回路の動作の一例を示すフローチャートである。
【図１Ｃ】本発明の交流変換回路の概略構成の他の例を示す図である。
【図１Ｄ】本発明の交流変換回路の動作の他の例を示すフローチャートである。
【図１Ｅ】本発明の第１の実施形態による交流変換回路の構成を示す図である。
【図２】本発明の第１の実施形態におけるスイッチング素子の構成例を示す図である。
【図３Ａ】本発明の第１の実施形態におけるスイッチング制御部の構成を示す図である。
【図３Ｂ】本発明の第１の実施形態におけるΔ-Σ変換部の構成を示す図である。
【図４】本発明の第１の実施形態における入出力極性とオンにするスイッチとの関係を示す図である。
【図５】本発明の第1の実施形態における各電圧の波形を示す図である。（ａ）は入力交流電圧の波形を示す図であり、（ｂ）はスイッチング部の出力波形を示す図であり、（ｃ）はフィルタの出力波形を示す図である。
【図６】本発明の第２の実施形態による交流変換回路の構成を示す図である。
【図７】本発明の第２の実施形態におけるスイッチング制御部の構成を示す図である。
【図８】本発明の第２の実施形態における入出力極性とオンにするスイッチとの関係を示す図である。
【図９】本発明の第２の実施形態における各電圧の波形を示す図である。（ａ）は入力交流電圧の波形を示す図であり、（ｂ）はコンバータ部の出力波形を示す図であり、（ｃ）はスイッチング部の出力波形を示す図であり、（ｄ）はフィルタの出力波形を示す図である。
【図１０】本発明の第３の実施形態におけるスイッチング制御部の構成を示す図である。
【図１１】本発明の第３の実施形態における各電圧の波形を示す図である。（ａ）は入力交流電圧の波形を示す図であり、（ｂ）はコンバータ部の出力波形を示す図であり、（ｃ）はスイッチング部の出力波形を示す図であり、（ｄ）はフィルタの出力波形を示す図である。
【図１２】本発明の第４の実施形態におけるスイッチング制御部の構成を示す図である。
【図１３】（ａ）は入力交流電圧の波形を示す図であり、（ｂ）はコンバータ部の出力波形を示す図であり、（ｃ）はスイッチング部の出力波形を示す図であり、（ｄ）は各相のフィルタの出力波形を示す図である。
【図１４】従来の交流変換回路の構成を示す図である。
【図１５】（ａ）は従来の交流変換回路のスイッチング制御部の構成を示す図であり、（ｂ）は従来の交流変換回路のスイッチング制御部によるスイッチングタイミングを示す図である。
【発明を実施するための形態】
【００３１】
本発明の好ましい実施形態を説明する前に、まず、本発明の概要を説明する。
【００３２】
図１Ａは、本発明による交流変換回路の構成例を示す図である。図示される交流変換回路は、周波数ｆ０の単相の交流電圧（以下、「入力交流電圧」と呼ぶことがある。）を、周波数ｆ０よりも低い周波数ｆ１の三相の交流電圧（以下、「出力交流電圧」と呼ぶことがある。）に変換するように構成されている。この交流変換回路は、制御信号に基づいて入力交流電圧を変換し、変換後の電圧を各相（ｕｖ相間、ｖｗ相間、ｗｕ相間）に出力するスイッチング部１０と、スイッチング部１０の出力から高周波成分を除去して出力交流電圧を出力するフィルタ部１０４とを備えている。交流変換回路はまた、上記制御信号を生成し、スイッチング部１０に入力することによってスイッチング部１０を制御するスイッチング制御部３０を備えている。
【００３３】
スイッチング制御部３０は、入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行う。そして、パルス密度変調によるパルスの生成状況、および入力交流電圧の極性に基づいて制御信号を生成し、スイッチング部１０に送出する。この制御信号によってどの相に変換後の電圧を出力するかが選択される。以上の動作が、入力交流電圧が０になるごとに、即ち入力交流電圧の半周期ごとに行われる。ここで、「パルスの生成状況」とは、例えば各相についてのパルスの生成有無や、生成されたパルスの極性等を意味する。
【００３４】
スイッチング部１０は、典型的には複数のスイッチング素子を有し、制御信号によって選択された特定のスイッチング素子のオン、オフを切り換えることにより、入力された電圧を三相に分配する。このような構成により、入力交流電圧の極性および出力交流電圧の極性に応じて動的に所望の三相交流を生成することが可能となる。なお、「入力交流電圧が０」とは、完全に０になる場合に限らず、実質的に０と見なせる範囲を含むものとする。本明細書において、入力交流電圧の振幅に対する値が、１０％未満の範囲内に含まれている場合は、実質的に０であるものとする。
【００３５】
図１Ｂは、図１Ａに示す交流変換回路の動作の流れを示すフローチャートである。まずステップＳ１０１において、入力交流電圧が０になるタイミングが検知される。入力交流電圧が０になるタイミングが検知された場合、ステップＳ１０２に進み、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調が行われる。続いて、ステップＳ１０３において、パルス密度変調によるパルスの生成状況、および入力交流電圧の極性に基づいて制御信号が生成される。ステップＳ１０１は、例えば不図示の検出器によって実行される。ステップＳ１０２およびＳ１０３は、スイッチング制御部３０によって実行される。その後、ステップＳ１０４において、スイッチング部１０は、制御信号に基づき、入力交流電圧を変換し、変換された電圧を選択された相に出力する。最後に、ステップＳ１０５において、フィルタ部１０４は、変換後の電圧を出力交流電圧に変換する。以上の動作が入力交流電圧の半周期ごとに繰り返されることにより、入力交流電圧が相対的に低い周波数の出力交流電圧へ変換される。
【００３６】
この例では、制御信号は、入力交流電圧が０になるタイミングに同期してスイッチング部１０に送られるため、スイッチング部１０の内部で行われるスイッチング動作は、電圧が０の状態で実行される。このため、当該スイッチング動作に起因する電力損失を低減することが可能となる。さらに、入力交流電圧を直流電圧に変換することなく出力交流電圧に変換するため、高効率な変換が可能となる。なお、スイッチング部１０、スイッチング制御部３０等の詳細な構成および動作については後述の実施形態１において説明する。
【００３７】
交流変換回路は、上記の構成に限らず、他の構成を有していてもよい。図１Ｃは、本発明による交流変換回路の他の構成例を示す図である。この交流変換回路も、周波数ｆ０の単相の入力交流電圧を、周波数ｆ０よりも低い周波数ｆ１の三相の出力交流電圧に変換するように構成されている。この交流変換回路は、図１Ａに示す構成要素に加え、さらに入力交流電圧を一旦直流電圧に変換してからスイッチング部１０に入力するコンバータ部４０を備えている。
【００３８】
この例におけるスイッチング制御部３０も、入力交流電圧が０になるタイミングに同期して、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調を行う。そして、パルス密度変調によるパルスの生成状況に基づいて制御信号を生成し、前記スイッチング部に送出する。この例では、コンバータ部４０が入力交流電圧を一旦直流電圧に変換するため、スイッチング部１０に入力される電圧は常に正極性である。そのため、スイッチング制御部３０は、パルスの生成状況のみに基づいてスイッチング部１０を制御する。
【００３９】
図１Ｄは、図１Ｃに示す交流変換回路の動作の流れを示すフローチャートである。本構成では、ステップＳ２００においてコンバータ部４０によって入力交流電圧が直流電圧に変換される。一方、ステップＳ２０１において、入力交流電圧が０になるタイミングが検知される。入力交流電圧が０になるタイミングが検知された場合、ステップＳ２０２に進み、各相の出力交流電圧に対応した周波数ｆ１の参照信号に基づいて相ごとにパルス密度変調が行われる。続いて、ステップＳ２０３において、パルス密度変調によるパルスの生成状況に基づいて制御信号が生成される。ステップＳ２００およびＳ２０３が完了した後、ステップＳ２０４において、スイッチング部１０は、制御信号に基づき、コンバータ部４０から出力された直流電圧を変換し、変換された電圧を選択された相に出力する。最後に、ステップＳ２０５において、フィルタ部１０４は、変換後の電圧を出力交流電圧に変換する。なお、ステップＳ２００と、ステップＳ２０１からＳ２０３とは、並列に実行され得る。以上の動作が入力交流電圧の半周期ごとに繰り返されることにより、入力交流電圧が相対的に低い周波数の出力交流電圧へ変換される。
【００４０】
図１Ｃに示す構成においても、入力交流電圧が０になるタイミングに同期して制御信号がスイッチング部１０に送られるため、スイッチング部１０の内部で行われるスイッチング動作は、電圧が０の状態で実行される。このため、当該スイッチング動作に起因する電力損失を低減することが可能となる。なお、この例におけるスイッチング部１０、スイッチング制御部３０等の詳細な構成および動作については後述の実施形態２において説明する。
【００４１】
以上の説明では、交流変換回路の各構成要素は、ブロック化された個別の機能部として表されているが、これらの機能部の処理を規定するプログラムをプロセッサに実行させることによって交流変換回路の動作が実現されていてもよい。そのようなプログラムの処理手順は、例えば図１Ｂ、１Ｄに示すとおりである。
【００４２】
以下、本発明の好ましい実施形態を説明する。以下の説明において、同一または対応する構成要素には同一の参照符号を付している。
【００４３】
（実施形態１）
まず、本発明の第１の実施形態による交流変換回路を説明する。図１Ｅは、本実施形態の交流変換回路の概略構成を示すブロック図である。本実施形態の交流変換回路は、周波数ｆ０の単相の入力交流電圧を、相対的に低い周波数ｆ１の三相の出力交流電圧に変換するように構成されている。交流変換回路は、複数のスイッチング素子によって入力交流電圧を各相に出力するスイッチング部１０１と、入力交流電圧の値が０になるタイミング（零交差タイミング）を検出する零交差タイミング検出部１０２と、各スイッチング素子の動作を制御するスイッチング制御部１０３と、スイッチング部１０１の出力電圧の高周波成分を除去するフィルタ１０４とを備えている。フィルタ１０４の後段には負荷が接続され、負荷に周波数ｆ１の交流電圧が供給される。なお、図１Ｅは一例として、単相入力・三相出力の場合の構成であり、周波数ｆ０は、例えば１００ｋＨｚ以上に設定され、周波数ｆ１は、例えば電力系統の周波数と同じ５０Ｈｚに設定される。入力交流電圧および出力交流電圧は、ともに正弦波電圧であるものとする。
【００４４】
スイッチング部１０１には、周波数ｆ０かつ単相の交流電圧が入力される。スイッチング部１０１は、スイッチング制御部１０３から入力される制御信号に基づいて動作するスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚを備えている。これらのスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚにより、スイッチング部１０１は、ｕ、ｖ、ｗの各相に接続された後段のフィルタ１０４へ、入力交流電圧を出力するか否かを切り替える。スイッチング素子Ｕ、Ｖ、Ｗは、入力高周波交流の極性が正のときに対応する相に正電圧を印加するものであり、本明細書において「第１の種類のスイッチ」と呼ぶことがある。スイッチング素子Ｘ、Ｙ、Ｚは、入力高周波交流の極性が負のときに対応する相に正電圧を印加するスイッチであり、本明細書において「第２の種類のスイッチ」と呼ぶことがある。
【００４５】
図２は、各スイッチング素子の構成例を示す図である。各スイッチング素子は、例えば、図２（ａ）に示すように、通常の半導体スイッチング素子であるＭＯＳＦＥＴまたはＩＧＢＴが、ダイオードと直列または並列に接続された構成や、ダイオードブリッジ内に接続された構成を有する。あるいは、図２（ｂ）に示すように、逆阻止ＩＧＢＴ等の双方向スイッチング素子で構成されていてもよい。各スイッチング素子のゲートには、スイッチング制御部１０３から制御信号が入力される。
【００４６】
次に、スイッチング制御部１０３の構成および動作を具体的に説明する。図３Ａは、スイッチング制御部１０３の具体的な構成を示す図である。スイッチング制御部１０３は、各相の出力交流電圧と同一周波数の正弦波（参照信号）を発生するリファレンス正弦波発生部３０１（参照信号発生部）と、入力交流電圧の極性（正負）を判定する正負判定部３０２と、Δ−Σ変調によって各相に対応するパルス列を生成する３つのΔ-Σ変換部３０３と、各スイッチング素子のゲートに入力する制御信号を出力するスイッチング信号出力部３０４とを備える。各Δ−Σ変換部３０３には、零交差タイミング検出部１０２から、入力交流電圧の電圧値が０になるタイミングを示すタイミング情報が入力される。また、正負判定部３０２は、入力高周波交流ラインからの入力を受けるように配置されている。
【００４７】
リファレンス正弦波発生部３０１は、入力された高周波交流電力に比べて十分に小さい電力の、位相が１２０度ずつずれた５０Ｈｚの三相正弦波を発生し、各相に対応するΔ-Σ変換部３０３に入力する。ここで、リファレンス正弦波発生部３０１の出力は、ゼロを中心に正負の値をとる正弦波であるものとする。各Δ-Σ変換部３０３は、入力された正弦波の値を指令値としてΔ-Σ変換を行う。そして、零交差タイミング検出部１０２から入力されるタイミング情報に基づき、入力交流電圧の電圧レベルが０になるタイミングに同期してパルスをスイッチング信号出力部３０４に出力する。
【００４８】
図３Ｂは、一つの相に対応するΔ-Σ変換部３０３の構成を示す図である。Δ-Σ変換部３０３は、積分部３０３１と、遅延部３０３２と、出力決定部３０３３とを有している。図３Ｂに示すように、積分部３０３１は、リファレンス正弦波発生部３０１からの入力値と、遅延部３０３２を介して入力される値との差分を時間積分し、出力決定部３０３３に出力する。ここで、遅延部３０３２は、入力された信号を、予め設定された時間（例えば、入力交流電圧の半周期分）遅延させて出力する。出力決定部３０３３は、予め設定された正および負の２つの閾値を持ち、上記タイミング情報に同期してパルス信号を出力する。ここで、出力決定部３０３３は、積分部３０３１から受け取った値が予め設定された正の閾値よりも大きい場合には正のパルスを出力し、入力された値が予め設定された負の閾値よりも小さい場合には負のパルスを出力する。この時、出力決定部３０３３から出力されるパルスの単位時間当たりの密度変化の波形は、リファレンス正弦波発生部３０１から発生した正弦波と同様、周波数５０Ｈｚの正弦波となる。出力決定部３０３３に設定される正負の閾値は、リファレンス正弦波発生部３０１の出力値、および入力される高周波交流の周波数と出力される低周波交流の周波数との比率によって決定される。このように、各Δ−Σ変換部３０３は、リファレンス正弦波発生部３０１の周波数に等しい周波数の密度変化を伴うパルス信号を出力する。相ごとに出力されたパルス信号は、図３Ａに示すスイッチング信号出力部３０４に入力される。
【００４９】
なお、上記の説明では、出力交流電圧は、５０Ｈｚの正弦波であるものとしたが、正弦波以外の波形であってもよい。リファレンス正弦波発生部３０１の出力を、上記の正弦波とは異なる任意の波形にすることにより、その波形の出力交流電圧を得ることができる。このように、パルス密度の変化によって任意の波形に変調する方式を、パルス密度（ＰＤＭ／Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）変調と呼ぶ。
【００５０】
図３Ａに示す正負判定部３０２は、入力された高周波交流電圧の現在の極性を判定し、スイッチング信号出力部３０４に当該極性情報を入力する。スイッチング信号出力部３０４は、Δ-Σ変換部３０３から出力されたパルス信号、および正負判定部３０２から出力された極性情報に基づき、スイッチング部１０１の各スイッチング素子に対し、オン、オフを切り換えるための制御信号を出力する。
【００５１】
図４は、入力交流電圧の極性および各相間の出力電圧の極性の組み合わせに対して、スイッチング信号出力部３０４がどのような制御信号を出力するかを示す対応表である。図４において、入力電圧極性は、正負判定部３０２から受け取った極性情報を示し、出力電圧極性は、各Δ-Σ変換部３０３から受け取ったパルスの正負を示す。スイッチング信号出力部３０４は、例えば、入力電圧極性が正の場合にｕｖ相間に正の極性の電圧を印加する場合には、スイッチング素子ＵとＹとを同時にオンにし、入力電圧極性が負の場合にｕｖ相間に正の極性の電圧を印加する場合には、スイッチング素子ＶとＸとを同時にオンにする。スイッチング信号出力部３０４は、この対応表に従ってスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚのオン、オフを切り換えることにより、入力交流電圧の１／２波長分の電圧を1パルスとした場合に、各相間（ｕｖ、ｖｗ、ｗｕ）に単位時間当たりのパルス密度変化が三相正弦波になるようにパルスを振り分ける。なお、スイッチング制御部１０３は、出力側で短絡を防ぐため、スイッチング素子ＵとＸ、ＶとＹ、ＷとＺの各ペアが同時にオンにならないように排他的に制御する。
【００５２】
図４に示す対応表は、例えばテーブルとして不図示のメモリ等に記録され、スイッチング制御部１０３が当該テーブルを参照することによって上記の制御が実現され得る。あるいは、上記の対応表に示す動作を行うようにスイッチング制御部１０３の回路構成が予め設計されていてもよい。
【００５３】
スイッチング制御部１０３による以上の制御により、スイッチング部１０１は、入力交流電圧の１／２波長分の電圧を１パルスとするパルス列を出力する。出力されたパルス列は、相ごとに配置されたフィルタ１０４に入力される。
【００５４】
各フィルタ１０４は、スイッチング部１０１から送られた出力パルス列から高周波成分を除去し、最終出力として、５０Ｈｚの低周波交流電圧を出力する。フィルタ１０４は、インダクタとコンデンサとで構成される低域透過フィルタであり、通常、入力交流電圧の周波数をｆ０、出力をｎ相とした場合、フィルタのカットオフ周波数をｆ０／（１０×ｎ）に設定すれば高調波ノイズを効果的に取り除くことが可能である。例えば、ｆ０が１００ｋＨｚであり、三相に出力する場合、カットオフ周波数は約３３．３ｋＨｚに設定すればよい。
【００５５】
図５は、入力高周波交流電圧と、スイッチング部１０１の出力と、ある一相のフィルタ１０４の出力波形との関係を示す図である。図５（ａ）は、周波数ｆ０の入力高周波交流電圧の時間変化を表している。図５（ｂ）は、スイッチング部１０１の出力の時間変化の例を表している。入力交流電圧の零交差タイミングで、Δ−Σ変換部の出力に同期してスイッチのＯＮ／ＯＦＦが制御されるため、正弦波的に密度が変化するパルス列が出力される。図５（ｃ）は、フィルタ１０４の出力の時間変化の例を表している。スイッチング部１０１の出力の密度変化が周波数５０Ｈｚの正弦波状であるため、フィルタ１０４からは、周波数５０Ｈｚの交流電圧が出力される。図５に示すように、入力高周波交流電圧を直流電圧に変換することなく、直接に５０Ｈｚの低周波交流電圧に変換することができる。これにより、高効率な電力変換が可能となる。
【００５６】
（実施形態２）
次に、本発明の第２の実施形態による交流変換回路を説明する。
【００５７】
図６は、本実施形態における交流変換回路の概略構成を示すブロック図である。本実施形態の交流変換回路は、スイッチング部６０２の前段に整流作用を行うコンバータ部６０１を備え、入力交流電圧を一旦直流電圧に変換する点が実施形態１の交流変換回路とは異なっている。以下、実施形態１と異なる点を中心に説明し、重複する事項についての説明は省略する。
【００５８】
本実施形態の交流変換回路は、交流電圧を直流電圧に変換するコンバータ部６０１と、入力された直流電圧を変換して各相に出力するスイッチング部６０２と、入力交流電圧の値が０になるタイミングを検出する零交差タイミング検出部１０２と、各スイッチング素子の動作を制御するスイッチング制御部６０３と、スイッチング部１０１の出力電圧の高周波成分を除去するフィルタ１０４とを備えている。実施形態１と同様、フィルタ１０４の後段には負荷が接続され、負荷に周波数ｆ１の交流電圧が供給される。周波数ｆ０は、例えば１００ｋＨｚ以上に設定され、周波数ｆ１は、例えば電力系統の周波数と同じ５０Ｈｚに設定される。入力交流電圧および出力交流電圧は、ともに正弦波電圧であるものとする。
【００５９】
コンバータ部６０１は、ダイオードブリッジで構成され、入力された周波数ｆ０かつ単相の交流電圧を整流し、当該交流電圧の１／２波長分の電圧を1パルスとする周波数２ｆ０の正極性のパルス列に変換する。スイッチング部６０２は、スイッチング制御部６０３から入力される制御信号に基づいて動作するスイッチング素子Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚを備えており、ｕ、ｖ、ｗの各相に接続された後段のフィルタ１０４へ、入力されるパルス列を出力するか否かを切り替える。ここで、各スイッチング素子は、通常の半導体スイッチング素子であるＭＯＳＦＥＴやＩＧＢＴで構成される。各スイッチング素子への制御信号として、スイッチング制御部６０３の出力が各スイッチング素子のゲートに入力される。
【００６０】
次に、スイッチング制御部６０３の構成および動作を具体的に説明する。図７は、スイッチング制御部６０３の具体的な構成を示す図である。スイッチング制御部６０３は、リファレンス正弦波発生部３０１と、３つのΔ-Σ変換部３０３と、スイッチング信号出力部７０１とを備える。零交差タイミング検出部１０２は、入力交流電圧の電圧値が０となるタイミングを検出し、検出した情報をタイミング情報としてΔ-Σ変換部３０３に通知する。
【００６１】
リファレンス正弦波発生部３０１は、入力された高周波交流電力に比べて十分に小さい電力の、位相が１２０度ずつずれた５０Ｈｚの三相正弦波を発生し、相ごとにΔ-Σ変換部３０３に入力する。各Δ-Σ変換部３０３は、各相に対応して設けられ、入力された正弦波の値を指令値としてΔ-Σ変換を行う。そして、各相について上記タイミング情報に基づき入力交流電圧の電圧レベルが０となるタイミングに同期してパルスをスイッチング信号出力部７０１に送出する。この時、パルス出力の単位時間当たりの密度変化は、リファレンス正弦波発生部３０１からの正弦波と同周期である５０Ｈｚの正弦波となる。スイッチング信号出力部７０１は、Δ-Σ変換部３０３からの入力に基づき、スイッチング部６０２の各スイッチング素子に対し、オン、オフを切り換えるための制御信号を出力する。
【００６２】
図８は、本実施形態におけるΔ-Σ変換部３０３の出力電圧極性に対して、スイッチング信号出力部７０１がどのような制御信号を出力するかを示す対応表である。スイッチング信号出力部３０４は、例えば、ｕｖ相間に正の極性の電圧を印加する場合には、スイッチング素子ＵとＹとを同時にオンにし、ｕｖ相間に負の極性の電圧を印加する場合には、スイッチング素子ＶとＸとを同時にオンにする。また、好ましくは、出力側で短絡を防ぐためにスイッチング素子ＵとＸ、ＶとＹ、ＷとＺの各ペアの中で同時にオンにならないように排他的に制御される。以上のように、スイッチング制御部６０３は、コンバータ部６０１から出力されたパルス列に対してΔ-Σ変換を行うことによってＰＤＭ変調を行う。
【００６３】
各フィルタ１０４は、スイッチング部１０１から送られた出力パルス列から高周波成分を除去し、最終出力として、５０Ｈｚの低周波交流電圧を出力する。図９は、入力交流電圧波形、コンバータ部６０１の出力波形、スイッチング部６０２の出力波形、およびある一相のフィルタ１０４の出力波形の関係を示す図である。図９に示すように、入力高周波交流は、コンバータ部６０１によって正の半波列に変換され、スイッチング部６０２によってＰＤＭ変調された半波列に変換される。ＰＤＭ変調された半波列は、最終的にフィルタ１０４によるローパスフィルタリングによって低周波交流へと変換される。
【００６４】
以上のように、本実施形態によれば、入力高周波交流電圧がゼロのときにスイッチングが行われるため、効率よく５０Ｈｚの低周波交流電圧に変換することが可能となる。なお、本実施形態では、零交差タイミング検出部１０２は、入力高周波交流電圧がゼロのタイミングを検出するが、コンバータ部６０１の出力電圧がゼロのタイミングを検出するように構成してもよい。
【００６５】
（実施形態３）
次に、本発明による第３の実施形態による交流変換回路を説明する。本実施形態は、スイッチング制御部の構成および動作が上記の第１および第２の実施形態におけるものとは異なっており、他の構成要素については同一である。ここでは第２の実施形態を基本構成として異なる部分の動作を中心に説明し、重複する事項についての説明は省略する。
【００６６】
図１０は、本実施形態における交流変換回路のスイッチング制御部の概略構成を示す図である。本実施形態におけるスイッチング制御部１０３は、最小オン時間設定部１００１、最小オフ時間設定部１００２、最大オン時間設定部１００３、最大オフ時間設定部１００４をさらに備えている。
【００６７】
最小オン時間設定部１００１は、各スイッチング素子が連続してオン状態になる最小の時間を、スイッチング時間情報としてスイッチング信号出力部１００５に送出する。ここで、各スイッチング素子のオン、オフ動作は入力高周波交流電圧のゼロ点において行われるため、当該最小の時間は、入力高周波交流電圧の周期（１／ｆ０）の２分の１の整数倍に設定される。なお、当該最小の時間は予め設定されているものとしてもよいし、ユーザが本交流変換回路の出力状態を見て調整するものとしてもよい。同様に、最小オフ時間設定部１００２は各スイッチング素子が連続してオフ状態になる最小の時間を、最大オン時間設定部１００３は各スイッチング素子が連続してオン状態になる最大の時間を、最大オフ時間設定部１００４はスイッチング素子が連続してオフ状態になる最大の時間を、スイッチング時間情報としてスイッチング信号出力部１００５に送出する。
【００６８】
スイッチング信号出力部１００５は、設定された各スイッチング素子のオン時間、オフ時間の最小値および最大値と、Δ-Σ変換部３０３の出力とに基づき、各スイッチング素子のオン、オフを制御するための制御信号を出力する。
【００６９】
図１１は、コンバータ部６０１に入力される高周波交流の周波数をｆ０Ｈｚ、出力低周波交流の周波数をｆｏｕｔＨｚとし、最小オン時間と最小オフ時間を１／ｆ０秒（入力高周波交流の一周期分）とした場合の入力高周波交流電圧、コンバータ部６０１の出力、スイッチング部６０２の出力、およびある一相のフィルタ１０４の出力波形の関係を示す図である。なお、本例ではｆ０＝３３×ｆｏｕｔとする。図１１（ｃ）に示すように、最小オン時間および最小オフ時間を設定することにより、入力高周波交流の一周期分、すなわちコンバータ部６０１の出力半波２つ分の時間を最小時間単位としてオン、オフが制御される。すなわち、スイッチング信号出力部１００５は、各Δ−Σ変換部３０３からの出力パルスに完全に従うわけではなく、一旦スイッチング素子をオンまたはオフにしたときは、予め設定された最小時間の間はそのスイッチング状態を維持する。ただし、最終的な出力が各Δ−Σ変換部３０３からの出力パルスの密度変化を反映した正弦波に極力近くなるように、各スイッチング素子を制御する。このような制御により、コンバータ部６０１の出力半波１つ分の時間を最小時間単位としてスイッチングする場合に比べて、スイッチング回数を減らすことができる。このため、スイッチング駆動のための電力やスイッチングに伴う電力の損失を減らすことができ、効率良く出力低周波交流を得ることができる。なお、ここでは、最小オン時間と最小オフ時間が同じ値の場合を例に説明したが、それぞれの値が異なっていてもよい。
【００７０】
ここで、上記の電力損失は、スイッチング回数が少ないほど小さくなるため、最小オン時間および最小オフ時間を長くするほど損失を小さくすることができる。しかし、最小オン時間および最小オフ時間を長くすることは、結果的にΔ-Σ変換部３０３で行われるＰＤＭ変調の量子化数が少なくなることと同様の影響を及ぼすこととなる。すなわち、スイッチング部６０２の出力半波の密度変化の滑らかさが低減し、最終の出力低周波交流の波形歪みの原因となり得る。
【００７１】
そこで、本実施形態では、最終の出力低周波交流の波形歪みの発生を防ぐため、さらに最大オン時間および最大オフ時間が設定され、オン時間およびオフ時間の持続時間が予め設定された時間内に制限される。このような構成により、最終の出力低周波交流に波形歪みを生じることなく、スイッチングに伴う損失を減らすことができる。なお、本実施形態では、最小オン時間設定部１００１、最小オフ時間設定部１００２、最大オン時間設定部１００３、最大オフ時間設定部１００４が設けられるが、これらの全てではなく、一部のみが設けられていてもよい。
【００７２】
（実施形態４）
次に、本発明の第４の実施形態による交流変換回路を説明する。本実施形態は、スイッチング制御部の構成および動作が上記の第１および第２の実施形態におけるものとは異なっており、他の構成要素については同一である。ここでは第２の実施形態を基本構成として異なる部分の動作を中心に説明し、重複する事項についての説明は省略する。
【００７３】
図１２は、本実施形態における交流変換回路におけるスイッチング制御部の構成を示す図である。本実施形態におけるスイッチング制御部は、各Δ−Σ変換部から出力されたパルスの配列の調整を行う出力制御部１２０４が３つのΔ−Σ変換部の後段に設けられる。以下、３つのΔ−Σ変換部を、ｕｖ相Δ−Σ変換部１２０１と、ｖｗ相Δ−Σ変換部１２０２と、ｗｕ相Δ−Σ変換部１２０３とに区別して本実施形態における動作を説明する。
【００７４】
ｕｖ相Δ-Σ変換部１２０１は、リファレンス正弦波発生部３０１からのｕｖ相用のリファレンス信号に基づいてΔ-Σ変換を行う。同様にｖｗ相Δ-Σ変換部１２０２はｖｗ相用のリファレンス信号に、ｗｕ相Δ-Σ変換部１２０３はｗｕ相用のリファレンス信号に基づいてΔ-Σ変換を行う。出力制御部１２０４は、ｕｖ相Δ-Σ変換部１２０１、ｖｗ相Δ-Σ変換部１２０２、およびｗｕ相Δ-Σ変換部１２０３から出力されたパルスを受け、三相のパルスうちの一相のパルスだけを選択して出力する。この時、各相の累積の出力パルス数が出力交流電圧の一周期あたり同じ数になるように出力する相のパルスを選択する。ここで、最終的な出力がΔ−Σ変換部１２０１、１２０２、１２０３からの出力パルスの密度変化を反映した正弦波に極力近くなるように、パルスの配列が調整される。スイッチング信号出力部７０１は、出力制御部１２０４からの出力に基づき、スイッチング部６０２の各スイッチング素子に対し、オン、オフを指示するための制御信号を出力する。
【００７５】
図１３は、入力高周波交流電圧、コンバータ部６０１の出力、スイッチング部６０２の各相の出力、および各相のフィルタ１０４の出力波形の関係を示す図である。図１３に示すように、いずれの時刻においても、入力高周波交流の半周期分が常に一相だけに出力される。また、ｕｖ相、ｖｗ相、ｗｕ相のいずれについても、入力交流電圧の一周期あたりの出力半波の数が同数になるように制御される。
【００７６】
一般に、入力高周波交流の周波数が高いほど、伝送路におけるインピーダンスの変動の影響を受けやすい。したがって、予め決められた出力インピーダンスに基づいて設計された高周波交流電源からの入力に対して出力インピーダンスが時間的に変動することは効率低下の原因となる。本実施形態によれば、各時刻において常に一相だけに電力が出力されるため、出力側の負荷が時間的に変動することが無くなるため、伝送路における出力インピーダンスが一定に保たれ、効率の低下を抑えた電力変換が可能となる。
【００７７】
以上の各実施形態では、交流変換回路の各構成要素は、ブロック化された個別の機能部として表されているが、これらの機能部の処理を規定するプログラムをプロセッサに実行させることによって交流変換回路の動作が実現されていてもよい。そのようなプログラムは、例えばＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、フラッシュメモリなどの記録媒体に記録され、あるいは、インターネットやイントラネット等の電気通信回線を通じて流通され得る。
【産業上の利用可能性】
【００７８】
本発明によれば、相対的に高い交流電力を、相対的に低い任意の周波数の交流電力に変換する際の変換効率の低下を低減させることができる。そのため、例えば、無線電力伝送システムから系統電源への逆潮や三相モータの直接制御における電力変換効率を向上させることができる。
【符号の説明】
【００７９】
１０    スイッチング部
３０    スイッチング制御部
４０    コンバータ部
１０１  スイッチング部
１０２  零交差タイミング検出部
１０３  スイッチング制御部
１０４  ローパスフィルタ部（フィルタ）
３０１  リファレンス正弦波発生部
３０２  正負判定部
３０３  スイッチング信号出力部
３０３１  積分部
３０３２  遅延部
３０３３  出力決定部
６０１  コンバータ部
１００１  最小オン時間設定部
１００２  最小オフ時間設定部
１００３  最大オン時間設定部
１００４  最大オフ時間設定部
１２０１  ｕｖ相Δ-Σ変換部
１２０２  ｖｗ相Δ-Σ変換部
１２０３  ｗｕ相Δ-Σ変換部
１２０４  出力制御部
【図１Ａ】
0005970173.tif 000002
【図１Ｂ】
0005970173.tif 000003
【図１Ｃ】
0005970173.tif 000004
【図１Ｄ】
0005970173.tif 000005
【図１Ｅ】
0005970173.tif 000006
【図２】
0005970173.tif 000007
【図３Ａ】
0005970173.tif 000008
【図３Ｂ】
0005970173.tif 000009
【図４】
0005970173.tif 000010
【図５】
0005970173.tif 000011
【図６】
0005970173.tif 000012
【図７】
0005970173.tif 000013
【図８】
0005970173.tif 000014
【図９】
0005970173.tif 000015
【図１０】
0005970173.tif 000016
【図１１】
0005970173.tif 000017
【図１２】
0005970173.tif 000018
【図１３】
0005970173.tif 000019
【図１４】
0005970173.tif 000020
【図１５】
0005970173.tif 000021