(57)【特許請求の範囲】
【請求項１】
第１の基板上に、第１の触媒金属膜を形成する工程と、
前記第１の触媒金属膜上に、前記第１の触媒金属膜を触媒として、第１のグラフェンを形成する工程と、
前記第１のグラフェン上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、第１の金属膜を形成する工程と、
第２の基板上に、第２の金属膜を形成する工程と、
前記第１の金属膜の表面と前記第２の金属膜の表面とを対向させ、前記第１の金属膜と前記第２の金属膜とを接合する工程と、
前記第１の基板を除去する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１の基板を除去する工程の後、前記第１の触媒金属膜を除去する工程と、前記第１のグラフェンをパターニングし、前記第１のグラフェンよりなるグラフェンチャネルを形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第１の金属膜を形成する工程の後、前記第１の金属膜、前記第１の絶縁膜及び前記第１のグラフェンをパターニングし、前記第１のグラフェンよりなるグラフェンチャネルを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記グラフェンチャネルを形成する工程の後、前記第１の触媒金属膜を除去する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記第１の基板を除去する工程の後、前記第１の触媒金属膜を酸化して第３の絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記グラフェンチャネルを形成する工程の後、前記グラフェンチャネルに接続されたソース電極及びドレイン電極を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記ソース電極上及び前記ドレイン電極上に、第２の触媒金属膜を形成する工程と、
前記第２の触媒金属膜上に、前記第２の触媒金属膜を触媒としてカーボンナノチューブを成長し、カーボンナノチューブ束のビア配線を形成する工程と
を更に有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
第３の基板上に、第３の触媒金属膜を形成する工程と、
前記第３の触媒金属膜上に、前記第３の触媒金属膜を触媒として、第２のグラフェンを形成する工程と、
前記第２のグラフェン上に、第３の金属膜を形成する工程と、
前記第３の金属膜及び前記第２のグラフェンをパターニングし、前記第２のグラフェンよりなるグラフェン配線を形成する工程と、
前記ビア配線上に、第４の金属膜を形成する工程と、
前記第３の金属膜の表面と前記第４の金属膜の表面とを対向させ、前記第３の金属膜と前記第４の金属膜とを接合する工程と、
前記第３の基板を除去する工程と、
前記第２の触媒金属膜を除去する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第２の基板上に第２の絶縁膜を形成する工程を更に有し、
前記第１の金属膜を形成する工程では、前記第１の絶縁膜の表面部に埋め込まれた前記第１の金属膜を形成し、
前記第２の金属膜を形成する工程では、前記第２の絶縁膜の表面部に埋め込まれた前記第２の金属膜を形成し、
前記第１の金属膜と前記第２の金属膜とを接合する工程では、前記第１の金属膜と前記第２の金属膜とを接合するとともに、前記第１の絶縁膜と前記第２の絶縁膜とを接合する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
前記第１の金属膜と前記第２の金属膜は、熱圧着により接合する
ことを特徴とする半導体装置の製造方法。
【請求項１１】
第１の基板上に、触媒金属膜を形成する工程と、
前記触媒金属膜上に、前記触媒金属膜を触媒として、グラフェンを形成する工程と、
前記グラフェン上に、第１の金属膜を形成する工程と、
前記第１の金属膜及び前記グラフェンをパターニングし、前記グラフェンよりなるグラフェン配線を形成する工程と、
第２の基板上に、第２の金属膜を形成する工程と、
前記第１の金属膜の表面と前記第２の金属膜の表面とを対向させ、前記第１の金属膜と前記第２の金属膜とを接合する工程と、
前記第１の基板を除去する工程と、
前記触媒金属膜を除去する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１２】
第１の基板上に、触媒金属膜を形成する工程と、
前記触媒金属膜上に、前記触媒金属膜を触媒として、グラフェンを形成する工程と、
前記グラフェン上に、第１の絶縁膜を形成する工程と、
第２の基板上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜の表面と前記第２の絶縁膜の表面とを対向させ、前記第１の絶縁膜と前記第２の絶縁膜とを接合する工程と、
前記第１の基板を除去する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記第１の絶縁膜を形成する工程の後、前記第１の絶縁膜及び前記グラフェンをパターニングする工程を更に有する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェンを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコンを利用したＣＭＯＳ技術は微細化の限界に近づきつつあり、その寿命を延ばすためのチャネル代替材料が模索されている。その最有力候補として、カーボンナノチューブやグラフェンを代表とするナノカーボン材料が注目されており、種々の研究・開発が行われている。
【０００３】
ナノカーボン材料を用いたデバイスの一例として、電界効果トランジスタのチャネル領域にグラフェンを用いたグラフェントランジスタが挙げられる。グラフェンはシリコンと比較してキャリア移動度が高いため、グラフェンによりチャネルを形成することにより高速トランジスタを実現することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／１０８３８３号パンフレット
【非特許文献】
【０００５】
【非特許文献１】Y. Wang et al., "Scalable synthesis of graphene on patterned Ni and transfer", IEEE trans. Electron Devices, Vol. 57, No. 12, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００６】
グラフェンによりチャネルを形成するためには、絶縁膜上にグラフェンを形成することが求められる。しかしながら、グラフェンの合成には触媒が必要であり、合成したグラフェンの下地には触媒金属膜が存在する。そこで、別の基板上に合成したグラフェンを絶縁膜上に転写するプロセスが提案されているが、転写の際にグラフェンに皺や曲がり、レジスト残渣などのダメージが導入されたりすることがあり、所望のデバイス特性を安定して得ることが困難であった。
【０００７】
本発明の目的は、絶縁膜上に良質のグラフェンを形成しうる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の一観点によれば、第１の基板上に、第１の触媒金属膜を形成する工程と、前記第１の触媒金属膜上に、前記第１の触媒金属膜を触媒として、第１のグラフェンを形成する工程と、前記第１のグラフェン上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、第１の金属膜を形成する工程と、第２の基板上に、第２の金属膜を形成する工程と、前記第１の金属膜の表面と前記第２の金属膜の表面とを対向させ、前記第１の金属膜と前記第２の金属膜とを接合する工程と、前記第１の基板を除去する工程とを有する半導体装置の製造方法が提供される。
【０００９】
また、実施形態の他の観点によれば、第１の基板上に、触媒金属膜を形成する工程と、前記触媒金属膜上に、前記触媒金属膜を触媒として、グラフェンを形成する工程と、前記グラフェン上に、第１の金属膜を形成する工程と、前記第１の金属膜及び前記グラフェンをパターニングし、前記グラフェンよりなるグラフェン配線を形成する工程と、第２の基板上に、第２の金属膜を形成する工程と、前記第１の金属膜の表面と前記第２の金属膜の表面とを対向させ、前記第１の金属膜と前記第２の金属膜とを接合する工程と、前記第１の基板を除去する工程と、前記触媒金属膜を除去する工程とを有する半導体装置の製造方法が提供される。
【００１０】
また、実施形態の更に他の観点によれば、第１の基板上に、触媒金属膜を形成する工程と、前記触媒金属膜上に、前記触媒金属膜を触媒として、グラフェンを形成する工程と、前記グラフェン上に、第１の絶縁膜を形成する工程と、第２の基板上に第２の絶縁膜を形成する工程と、前記第１の絶縁膜の表面と前記第２の絶縁膜の表面とを対向させ、前記第１の絶縁膜と前記第２の絶縁膜とを接合する工程と、前記第１の基板を除去する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
開示の半導体装置の製造方法によれば、グラフェン上に絶縁膜及び金属膜が状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施形態による半導体装置の構造を示す平面図及び概略断面図である。
【図２】図２は、第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】図３は、第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】図４は、第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】図５は、第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】図６は、第２実施形態による半導体装置の構造を示す平面図及び概略断面図である。
【図７】図７は、第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図８】図８は、第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図９】図９は、第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１０】図１０は、第２実施形態の変形例による半導体装置の構造を示す平面図（その１）である。
【図１１】図１１は、第２実施形態の変形例による半導体装置の構造を示す平面図（その２）である。
【図１２】図１２は、第３実施形態による半導体装置の構造を示す平面図及び概略断面図である。
【図１３】図１３は、第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１４】図１４は、第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１５】図１５は、第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１６】図１６は、第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１７】図１７は、第４実施形態による半導体装置の構造を示す概略断面図である。
【図１８】図１８は、第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１９】図１９は、第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２０】図２０は、第５実施形態による半導体装置の構造を示す概略断面図である。
【図２１】図２１は、第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２２】図２２は、第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２３】図２３は、第６実施形態による半導体装置の構造を示す概略断面図である。
【図２４】図２４は、第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２５】図２５は、第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２６】図２６は、第７実施形態による半導体装置の構造を示す概略断面図である。
【図２７】図２７は、第７実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２８】図２８は、第７実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２９】図２９は、第７実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図３０】図３０は、第７実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図３１】図３１は、第７実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図３２】図３２は、第７実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【発明を実施するための形態】
【００１３】
［第１実施形態］
第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。
【００１４】
図１は、本実施形態による半導体装置の構造を示す平面図及び概略断面図である。図２乃至図５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００１５】
はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ′線断面図である。
【００１６】
基板３０上には、金属膜３６が形成されている。金属膜３６上には、絶縁膜１６が形成されている。絶縁膜１６上には、グラフェンチャネル１４ａが形成されている。絶縁膜１６上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極４４が形成されている。
【００１７】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。グラフェンチャネル１４ａの下方には、絶縁膜１６を介して金属膜３６が形成されている。また、グラフェンチャネル１４ａの上方には、絶縁膜４２を介してゲート電極４４が形成されている。これにより、金属膜３６をバックゲート電極とし、ゲート電極４４をトップゲート電極としたダブルゲートトランジスタとして動作することができる。絶縁膜１６を厚膜化してグラフェンチャネル１４ａと金属膜３６との間隔を広げれば、シングルゲートトランジスタとして動作することもできる。
【００１８】
次に、本実施形態による半導体装置の製造方法について図２乃至図５を用いて説明する。
【００１９】
まず、基板１０を用意する。基板１０は、グラフェンを合成するための下地として用いるものであり、少なくとも表面に、グラフェン及びグラフェンの触媒材料（触媒金属膜１２）に対して選択的にエッチングが可能な材料により形成されている基板であれば、特に限定されるものではない。例えば、表面に膜厚が３００ｎｍのシリコン酸化膜が形成されたシリコン基板を適用することができる。
【００２０】
次いで、基板１０上に、例えばスパッタ法により、例えば膜厚５００ｎｍの鉄（Ｆｅ）を堆積し、鉄よりなる触媒金属膜１２を形成する（図２（ａ））。触媒金属膜１２は、グラフェンを成長する際の触媒として機能する材料であれば、特に限定されるものではない。
【００２１】
次いで、例えば熱ＣＶＤ法により、触媒金属膜１２を触媒としてグラフェン１４を合成する（図２（ｂ））。例えば、成長温度を５９０℃、原料ガスにアセチレン・アルゴンの混合ガスを用い、更にアルゴンで希釈し、アルゴン：アセチレンの流量比を１０００：０．１とした条件により、グラフェン１４を合成する。グラフェン１４の厚さは、単層又は数層（２層〜５層程度）であればよい。上記条件で５分間の合成を行うことにより、単層のグラフェン１４を合成することができる。
【００２２】
次いで、例えばＡＬＤ（原子層堆積：Atomic Layer Deposition）法により、例えば膜厚１０ｎｍのアルミニウム酸化膜（ＡｌＯ）を堆積し、アルミニウム酸化膜よりなる絶縁膜１６を形成する（図２（ｃ））。絶縁膜１６は、グラフェンチャネルとバックゲート電極とを隔てるゲート絶縁膜となる膜である。アルミニウム酸化膜以外にも、チタン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜等を用いることも可能である。ＡＬＤ法のほか、例えば、電子ビーム蒸着法により堆積したアルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、アルミニウム（Ａｌ）や、ＣＶＤ法により堆積したＴＥＯＳなどのシリコン酸化膜を用いることも可能である。
【００２３】
次いで、絶縁膜１６上に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）と膜厚２００ｎｍの金（Ａｕ）とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜１８を形成する（図３（ａ））。
【００２４】
次いで、例えば弗酸水溶液を用い、基板１０表面のシリコン酸化膜をウェットエッチングし、触媒金属膜１２、グラフェン１４、絶縁膜１６及び金属膜１８の積層構造体２２を、基板１０から剥離する（図３（ｂ））。なお、基板１０の除去は、後述する図４（ａ）の工程の後、図４（ｂ）の工程の前に行うようにしてもよい。
【００２５】
また、積層構造体２２の製造とは別に、基板１０とは異なる別の基板３０を用意する。基板３０は、グラフェントランジスタを形成する下地となるものであり、特に限定されるものではない。例えば、表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板等を適用することができる。トランジスタ等の素子や配線層が形成されたシリコン基板上に絶縁膜が形成されたものでもよい。
【００２６】
次いで、基板３０上に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）と膜厚２００ｎｍの金（Ａｕ）とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜３２を形成する（図３（ｃ））。
【００２７】
次いで、金属膜３２が形成された基板３０上に、適宜位置合わせを行いながら、金属膜３２と金属膜１８とが向き合うように積層構造体２２を重ね合わせ、金熱圧着法により金属膜３２と金属膜１８とを接合する（図４（ａ））。接合した金属膜１８／３２は、以後、金属膜３６と表す。
【００２８】
金属膜３２と金属膜１８との接合には、例えばフリップチップボンダを用い、例えば３００℃の温度下で、単位面積（ｍｍ２）当たり０．１Ｎ〜１Ｎ程度の圧力をかけることにより、圧着を行う。なお、熱圧着の際の温度及び圧力は、基板サイズや金属種に応じて適宜選択することが望ましい。
【００２９】
なお、上記の例では金熱圧着により金属膜３２と金属膜１８とを接合したが、圧着法は金−金による圧着に限定されるものではない。金のほか、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、チタンシリサイド（ＴｉＳｉｘ）、シリコン（Ｓｉ）、白金（Ｐｔ）等を用いることも可能である。また、プラズマ処理等によって膜表面を活性化した後に熱圧着するようにしてもよい。
【００３０】
本実施形態では、グラフェン１４を触媒金属膜１２と絶縁膜１６及び金属膜１８との間に挟持した状態で基板３０上に転写するため、転写の際にグラフェン１４に皺や曲がりが生じることを防止できる。また、レジストなど、転写するための部材をグラフェン１４に直に接触することはなく、レジスト残渣等によるグラフェン１４へのダメージの導入も防止することができる。
【００３１】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２を選択的に除去する（図４（ｂ））。
【００３２】
次いで、グラフェン１４をパターニングし、グラフェンチャネル１４ａを形成する（図４（ｃ））。パターニングの際のマスクとなるレジスト膜の形成には、フォトリソグラフィや電子線リソグラフィを用いることができる。グラフェン１４のエッチングは、酸素プラズマ処理や、酸素雰囲気中で加熱することにより行うことができる。
【００３３】
酸素プラズマ処理によるグラフェン１４のエッチングでは、例えば、大気圧程度の酸素雰囲気中において３００Ｗ程度のプラズマ中に試料を設置し、数分から数十分の処理を行うことにより、チャネル部以外のグラフェンを除去することができる。
【００３４】
酸素雰囲気中で加熱することによるグラフェンのエッチングでは、例えば、１ｋＰａの酸素雰囲気中で５００℃から６００℃程度の温度で適切な時間処理することにより、チャネル部以外のグラフェンを除去することができる。
【００３５】
グラフェン１４のエッチング条件は、グラフェンの質や層数等に応じて、適宜設定することが望ましい。
【００３６】
グラフェンチャネル１４ａの形状は、用途により変化するものであり、特に限定されるものではない。典型的には、チャネル長が０．５ｎｍ〜５００ｎｍ程度、チャネル幅が０．５ｎｍ〜１０００ｎｍ程度の範囲である。特に、チャネル長５ｎｍ〜５００ｎｍ程度、チャネル幅１ｎｍ〜５０ｎｍ程度が特に好ましい。
【００３７】
本実施形態では、基板１０上の全面に合成したグラフェン１４を基板３０上に転写した後、このグラフェン１４をパターニングしてグラフェンチャネル１４ａを形成するため、触媒の埋め込みや研磨といった複雑なプロセスは不要である。また、基板１０上の全面に合成することから、均一性に優れた良質のグラフェン１４を合成することができる。
【００３８】
次いで、必要に応じて、下層の絶縁膜１６及び金属膜３６をパターニングし、金属膜３６よりなる電極パターンや配線パターンを形成するようにしてもよい。
【００３９】
次いで、全面に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）と膜厚２００ｎｍの金（Ａｕ）とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜を形成する。
【００４０】
次いで、リソグラフィ及びドライエッチングにより、この金属膜をパターニングし、パターニングしたグラフェンチャネル１４ａの両端部にそれぞれ接するソース電極３８及びドレイン電極４０を形成する（図５（ａ））。ソース電極３８及びドレイン電極４０の形成方法は、特に限定されるものではなく、リフトオフ法等により形成してもよい。
【００４１】
次いで、例えばＡＬＤ法により、例えば膜厚１０ｎｍのアルミナを堆積し、アルミナよりなる絶縁膜４２を形成する（図５（ｂ））。絶縁膜４２は、グラフェンチャネル１４ａとトップゲート電極とを隔てるゲート絶縁膜となる膜である。
【００４２】
次いで、絶縁膜４２上に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタンと膜厚２００ｎｍの金とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜を形成する。
【００４３】
次いで、リソグラフィ及びドライエッチングにより、この金属膜をパターニングし、ゲート電極４４を形成する（図５（ｃ））。ゲート電極４４の形成方法は、特に限定されるものではなく、リフトオフ法等により形成してもよい。
【００４４】
この後、必要に応じて、所定の素子、配線層、パッシベーション膜等を形成し、本実施形態による半導体装置を完成する。
【００４５】
このように、本実施形態によれば、グラフェン上に絶縁膜及び金属膜が形成された状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【００４６】
［第２実施形態］
第２実施形態による半導体装置及びその製造方法について図６乃至図９を用いて説明する。図１乃至図５に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００４７】
図６は、本実施形態による半導体装置の構造を示す平面図及び概略断面図である。図７乃至図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００４８】
はじめに、本実施形態による半導体装置の構造について図６を用いて説明する。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ′線断面図である。
【００４９】
基板３０上には、金属膜３６が形成されている。金属膜３６が形成された基板３０上には、絶縁膜４６が形成されている。絶縁膜４６上には、グラフェンチャネル１４ａが形成されている。絶縁膜４６上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極４４が形成されている。
【００５０】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。グラフェンチャネル１４ａの下方には、絶縁膜４６を介して金属膜３６が形成されている。また、グラフェンチャネル１４ａの上方には、絶縁膜４２を介してゲート電極４４が形成されている。これにより、金属膜３６をバックゲート電極とし、ゲート電極４４をトップゲート電極としたダブルゲートトランジスタとして動作することができる。絶縁膜１６を厚膜化してグラフェンチャネル１４ａと金属膜３６との間隔を広げれば、シングルゲートトランジスタとして動作することもできる。
【００５１】
本実施形態による半導体装置では、図１に示す第１実施形態による半導体装置とは異なり、金属膜３６が所定のバックゲート電極の形状にパターニングされている。図６の例では、グラフェンチャネル１４ａのパターンを包含するようにバックゲート電極のパターンを形成しているが、バックゲート電極のパターンは、これに限定されるものではない。ゲート電極４４と同様、グラフェンチャネル１４ａの一部の領域に重なるように、バックゲート電極のパターンを形成してもよい。
【００５２】
次に、本実施形態による半導体装置の製造方法について図７乃至図９を用いて説明する。
【００５３】
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、基板１０上に、触媒金属膜１２、グラフェン１４、絶縁膜１６及び金属膜１８を形成する（図７（ａ））。
【００５４】
次いで、リソグラフィ及びドライエッチングにより、金属膜１８を、所定の形状（ここではバックゲート電極のパターン）にパターニングする（図７（ｂ））。
【００５５】
次いで、全面に、例えばＡＬＤ法によりアルミナを堆積後、例えばＣＭＰ（化学的機械的研磨：Chemical Mechanical Polishing）法により、金属膜１８が露出するまでこのアルミナを研磨する。これにより、金属膜１８が形成されていない領域の絶縁膜１６上に、アルミナよりなる絶縁膜２０を形成する（図７（ｃ））。
【００５６】
次いで、例えば弗酸水溶液を用い、基板１０表面のシリコン酸化膜をウェットエッチングし、触媒金属膜１２、グラフェン１４、絶縁膜１６及び金属膜１８／絶縁膜２０の積層構造体２２を、基板１０から剥離する。
【００５７】
また、図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、基板３０上に、金属膜３２を形成する（図８（ａ））。
【００５８】
次いで、リソグラフィ及びドライエッチングにより、金属膜３２を、所定の形状（ここではバックゲート電極のパターン）にパターニングする（図８（ｂ））。
【００５９】
次いで、全面に、例えばＡＬＤ法によりアルミナを堆積後、例えばＣＭＰ法により、金属膜３２が露出するまでこのアルミナを研磨する。これにより、金属膜３２が形成されていない領域の基板３０上に、アルミナよりなる絶縁膜３４を形成する（図８（ｃ））。
【００６０】
次いで、金属膜３２が形成された基板３０上に、適宜位置合わせを行いながら、金属膜３２と金属膜１８とが向き合うように積層構造体２２を重ね合わせ、金熱圧着法により金属膜３２と金属膜１８とを接合する（図９（ａ））。接合した金属膜１８／３２は、以後、金属膜３６と表す。また、絶縁膜１６，２０，３４は、以後、絶縁膜４６と表す。
【００６１】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２を選択的に除去する（図９（ｂ））。
【００６２】
次いで、図４（ｃ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、グラフェン１４をパターニングしてグラフェンチャネル１４ａを形成し、ソース電極３８、ドレイン電極４０、ゲート絶縁膜４２及びゲート電極４４を形成する（図９（ｃ））。
【００６３】
なお、上記の例では、所定形状にパターニングされたバックゲート電極を、金属膜１８と金属膜３２とを接合した金属膜３６により形成している。しかしながら、金属膜１８と金属膜３２との接合部分が電極部や配線部のみでは、基板の表面全体に対する接合面積の割合が不十分となり、確実に貼り合わせることが困難になることも考えられる。このような場合には、金属膜１８及び金属膜３２に、実デバイスに使用される電極パターンや配線パターンのほかに、貼り合わせ用のダミー電極パターンを設けるようにしてもよい。
【００６４】
例えば図１０に示すように、金属膜３６により、バックゲート電極３６Ａと、トランジスタの周囲に配置された貼り合わせ用ダミー電極パターン３６Ｂとを設けるようにしてもよい。
【００６５】
或いは、例えば図１１に示すように、金属膜３６により、バックゲート電極３６Ａ、貼り合わせ用ダミー電極パターン３６Ｂ、ソース電極３８用のコンタクトパッド部３６Ｃ、ドレイン電極４０用のコンタクトパッド部３６Ｄ等を設けるようにしてもよい。
【００６６】
これにより、基板の表面全体に対する接合面積の割合を増加することができ、基板１０上に積層構造体２２を確実に貼り合わせることができる。
【００６７】
貼り合わせ用ダミー電極パターン３６Ｂを設ける場合、金属膜１８，３２により形成する電極パターンや配線パターンは、必ずしもこれらの積層体である金属膜３６により形成する必要はない。例えば、図１０，１１の例では、バックゲート電極３６Ａの全体又は一部を、金属膜１８又は金属膜３２のみにより形成するようにしてもよい。例えば、グラフェンチャネル１４ａ直下のバックゲート電極３６Ａの機能部を金属膜１８のみにより形成し、これに接続されるコンタクトパッド部を金属膜３６により形成することができる。
【００６８】
金属膜３６により形成する電極パターン、配線パターン、貼り合わせ用ダミー電極パターンは、上記配置に限定されるものではなく、必要に応じて適宜変更が可能である。また、電極パターンや配線パターンについては、前述の通り、金属膜３６により形成してもよいし、金属膜１８又は金属膜３２のいずれかのみで形成してもよい。
【００６９】
このように、本実施形態によれば、グラフェン上に絶縁膜及び金属膜が形成された状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【００７０】
［第３実施形態］
第３実施形態による半導体装置及びその製造方法について図１２乃至図１６を用いて説明する。図１乃至図１１に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００７１】
図１２は、本実施形態による半導体装置の構造を示す平面図及び概略断面図である。図１３乃至図１６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００７２】
はじめに、本実施形態による半導体装置の構造について図１０を用いて説明する。図１２（ａ）は平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ′線断面図である。
【００７３】
基板３０上には、金属膜３６が形成されている。金属膜３６上には、絶縁膜１６が形成されている。絶縁膜１６上には、グラフェンチャネル１４ａが形成されている。金属膜３６、絶縁膜１６及びグラフェンチャネル１６ａは、同じ形状にパターニングされており、側壁部分には絶縁膜４８が形成されている。基板３０上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極４４が形成されている。
【００７４】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。グラフェンチャネル１４ａの下方には、絶縁膜１６を介して金属膜３６が形成されている。また、グラフェンチャネル１４ａの上方には、絶縁膜４２を介してゲート電極４４が形成されている。これにより、金属膜３６をバックゲート電極とし、ゲート電極４４をトップゲート電極としたダブルゲートトランジスタとして動作することができる。絶縁膜１６を厚膜化してグラフェンチャネル１４ａと金属膜３６との間隔を広げれば、シングルゲートトランジスタとして動作することもできる。
【００７５】
本実施形態による半導体装置では、図１に示す第１実施形態による半導体装置とは異なり、金属膜３６がグラフェンチャネル１４ａと同じ形状のバックゲート電極の形状にパターニングされている。図１２の例では、金属膜３６により形成されたバックゲート電極の引き出し線を、金属膜３２により形成している。
【００７６】
次に、本実施形態による半導体装置の製造方法について図１１乃至図１４を用いて説明する。
【００７７】
まず、図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、基板１０上に、触媒金属膜１２、グラフェン１４、絶縁膜１６及び金属膜１８を形成する（図１３（ａ））。
【００７８】
次いで、リソグラフィ及びドライエッチングにより、金属膜１８、絶縁膜１６、グラフェン１４及び触媒金属膜１２を、形成しようとするグラフェンチャネル１４ａの形状にパターニングする。このパターニングにより、グラフェン１４よりなるグラフェンチャネル１４ａが形成される（図１３（ｂ））。なお、本パターニング工程では、必ずしも触媒金属膜１２までパターニングする必要はない。少なくとも、金属膜１８、絶縁膜１６及びグラフェン１４を所定形状にパターニングすればよい。
【００７９】
本実施形態では、絶縁膜１６及び金属膜１８が覆われた状態でグラフェン１４をパターニングするため、グラフェン１４が直にレジスト膜が塗布されたり、グラフェン１４がレジスト膜の除去雰囲気に曝されたりすることはない。したがって、第１及び第２実施形態の場合と比較して、グラフェン１４に導入されるダメージを低減することができる。
【００８０】
なお、貼り合わせ用ダミー電極パターンを配置して接合面積を増加する場合は、貼り合わせ用ダミー電極パターンの形成領域にも金属膜１８、絶縁膜１６、グラフェン１４及び触媒金属膜１２の積層構造体が残存するように、パターニングを行う。
【００８１】
また、図３（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、基板３０上に、金属膜３２を形成する（図１４（ａ））。
【００８２】
次いで、リソグラフィ及びドライエッチングにより、金属膜３２を、所定の形状にパターニングする（図８（ｂ））。ここでは、金属膜３２により、バックゲート電極のパターン３２Ａと、ソース電極３８用のコンタクトパッド部のパターン３２Ｂと、ドレイン電極４０用のコンタクトパッド部のパターン３２Ｃとを形成するものとする。貼り合わせ用ダミー電極パターンを配置して接合面積を増加する場合は、貼り合わせ用ダミー電極パターンの形成領域にも金属膜３２が残存するように、パターニングを行う。
【００８３】
次いで、金属膜３２が形成された基板３０上に、適宜位置合わせを行いながら、金属膜３２と金属膜１８とが向き合うように積層構造体２２を重ね合わせ、金熱圧着法により金属膜３２と金属膜１８とを接合する（図１５（ａ））。接合した部分の金属膜１８／３２は、以後、金属膜３６と表す。
【００８４】
この際、例えば基板１０，３０のオリエンテーションフラットを利用して位置合わせを行えば所望の箇所で圧着できるようにパターンを配置しておくことにより、基板１０，３０の位置合わせを容易に行うことができる。
【００８５】
なお、本実施形態では、金属膜１８，３２の周囲が絶縁膜によって平坦化されていないため、接合する金属膜１８のパターンと金属膜３２のパターンとが異なっていると、金属膜１８又は金属膜３２のいずれか一方が形成されていない領域には空隙が形成される。かかる観点から、金属膜１８のパターンと金属膜３２のパターンとは、互いに鏡像のような関係であることが望ましい。
【００８６】
次いで、例えば弗酸水溶液を用い、基板１０表面のシリコン酸化膜をウェットエッチングし、基板１０を触媒金属膜１２上から剥離する（図１５（ｂ））。
【００８７】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２を選択的に除去する（図１５（ｃ））。
【００８８】
次いで、金属膜３６、絶縁膜１６及びグラフェンチャネル１４ａの側壁部分に、選択的に絶縁膜４８を形成する（図１６（ａ））。例えば、全面に例えばＡＬＤ法によりアルミナを堆積後、このアルミナをパターニングし、金属膜３６、絶縁膜１６及びグラフェンチャネル１４ａの側壁部分に選択的に絶縁膜４８を残存させる。或いは、全面に例えばＡＬＤ法によりアルミナを堆積後、このアルミナをエッチバックし、金属膜３６、絶縁膜１６及びグラフェンチャネル１４ａの側壁部分に選択的に絶縁膜４８を残存させる。
【００８９】
絶縁膜４８は、金属膜３６の側壁部分を覆いソース電極３８及びドレイン電極４０から金属膜３６を分離するためのものである。絶縁膜４８は、この目的を達成しうるものであれば、如何なる方法を用いて形成してもよい。
【００９０】
絶縁膜４８を形成する工程は、図１５（ｂ）の工程の後、図１５（ｃ）の工程の前に行ってもよい。この場合、絶縁膜４８のエッチバックやパターニングの際にはグラフェンチャネル１４ａが触媒金属膜１２により覆われているため、グラフェンチャネル１４ａに導入されるダメージを低減することができる。
【００９１】
次いで、図５（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、グラフェンチャネル１４ａに接続されたソース電極３８及びドレイン電極４０を形成する（図１６（ｂ））
次いで、図５（ｂ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ゲート絶縁膜４２及びゲート電極４４を形成する（図１６（ｃ））。
【００９２】
このように、本実施形態によれば、グラフェン上に絶縁膜及び金属膜が形成された状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【００９３】
［第４実施形態］
第４実施形態による半導体装置及びその製造方法について図１７乃至図１９を用いて説明する。図１乃至図１６に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００９４】
図１７は、本実施形態による半導体装置の構造を示す概略断面図である。図１８及び図１９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９５】
はじめに、本実施形態による半導体装置の構造について図１７を用いて説明する。
【００９６】
基板３０上には、金属膜３６が形成されている。金属膜３６上には、絶縁膜１６が形成されている。絶縁膜１６上には、グラフェンチャネル１４ａが形成されている。金属膜３６、絶縁膜１６及びグラフェンチャネル１６ａは、同じ形状にパターニングされており、側壁部分には絶縁膜４８が形成されている。基板３０上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜５０が形成されている。グラフェンチャネル１４ａ上の絶縁膜５０上には、ゲート電極４４が形成されている。
【００９７】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。グラフェンチャネル１４ａの下方には、絶縁膜１６を介して金属膜３６が形成されている。また、グラフェンチャネル１４ａの上方には、絶縁膜５０を介してゲート電極４４が形成されている。これにより、金属膜３６をバックゲート電極とし、ゲート電極４４をトップゲート電極としたダブルゲートトランジスタとして動作することができる。絶縁膜１６を厚膜化してグラフェンチャネル１４ａと金属膜３６との間隔を広げれば、シングルゲートトランジスタとして動作することもできる。
【００９８】
本実施形態による半導体装置では、絶縁膜５０が、グラフェンチャネル１４ａを合成する際に用いた触媒金属材料の絶縁性化合物により形成されているほかは、図１２に示す第３実施形態による半導体装置と基本的に同じである。
【００９９】
次に、本実施形態による半導体装置の製造方法について図１８及び図１９を用いて説明する。図１３（ａ）乃至図１５（ｂ）に示す第３実施形態による半導体装置の製造方法と同様にして、金属膜３２が形成された基板３０上に、金属膜１８、絶縁膜１６、グラフェンチャネル１４ａ及び触媒金属膜１２の積層構造体を転写する（図１８（ａ））。
【０１００】
次いで、例えばドライエッチングにより、触媒金属膜１２を研磨或いはドライエッチングし、触媒金属膜１２の膜厚が例えば２０ｎｍ程度になるまで薄膜化する（図１８（ｂ））。
【０１０１】
次いで、薄膜化した触媒金属膜１２を酸化し、触媒金属膜１２を形成する触媒金属材料の酸化物よりなる絶縁膜５０を形成する（図１８（ｃ））。例えば、圧力１Ｐａ程度の酸素雰囲気中で２００Ｗ程度のプラズマに触媒金属膜１２を１０分間曝すことにより、絶縁膜５０を形成することができる。
【０１０２】
この際、露出している部分は耐酸化性の強い金や絶縁膜により形成されており、酸化による影響を受けることはほとんどない。グラフェンチャネル１４ａの側壁部分が反応することもあるが、影響は軽微である。
【０１０３】
触媒金属膜１２を薄膜化する工程では、薄膜化した触媒金属膜１２を酸化することにより得られる絶縁膜５０の膜厚がゲート絶縁膜として所望の膜厚となるように、触媒金属膜１２の残膜厚を適宜設定する。
【０１０４】
なお、絶縁膜５０の形成は、触媒金属膜１２の総てを酸化ないしは窒化して絶縁膜５０を形成した後、絶縁膜５０を所望の膜厚に薄膜化してもよい。ただし、触媒金属膜１２を薄膜化してから酸化ないしは窒化して絶縁膜５０を形成する方が、酸化雰囲気に曝されることによるダメージは軽減される。
【０１０５】
ゲート絶縁膜として適用可能な酸化物ないしは窒化物を形成する触媒金属材料としては、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、コバルト（Ｃｏ）又はこれらを少なくとも１種以上含む合金が挙げられる。
【０１０６】
次いで、金属膜３６、絶縁膜１６及びグラフェンチャネル１４ａの側壁部分に、図１６（ａ）に示す第３実施形態による半導体装置の製造方法と同様にして、絶縁膜４８を形成する（図１９（ａ））。
【０１０７】
次いで、リソグラフィ及びエッチングにより、絶縁膜５０をパターニングし、グラフェンチャネル１４ａの両端部を露出する（図１９（ｂ））。
【０１０８】
次いで、図１６（ｂ）乃至図１６（ｃ）に示す第３実施形態による半導体装置の製造方法と同様にして、ソース電極３８、ドレイン電極４０、ゲート絶縁膜４２及びゲート電極４４を形成する（図１９（ｃ））。
【０１０９】
本実施形態の方法では、一連の製造プロセスを通してグラフェンチャネル１４ａが基板表面に露出されず、グラフェンチャネル１４ａに物理的或いは化学的な処理が施されることはない。これにより、グラフェンチャネル１４ａに与えるダメージを最小限に抑えることができる。
【０１１０】
このように、本実施形態によれば、グラフェン上に絶縁膜及び金属膜が形成された状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【０１１１】
［第５実施形態］
第５実施形態による半導体装置及びその製造方法について図２０乃至図２２を用いて説明する。図１乃至図１９に示す第１乃至第４実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【０１１２】
図２０は、本実施形態による半導体装置の構造を示す概略断面図である。図２１及び図２２は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１１３】
はじめに、本実施形態による半導体装置の構造について図２０を用いて説明する。
【０１１４】
基板３０上には、絶縁膜１６が形成されている。絶縁膜１６上には、グラフェンチャネル１４ａが形成されている。絶縁膜１６上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極４４が形成されている。
【０１１５】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。
【０１１６】
次に、本実施形態による半導体装置の製造方法について図２１及び図２２を用いて説明する。
【０１１７】
まず、図２（ａ）乃至図２（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、基板１０上に、触媒金属膜１２、グラフェン１４及び絶縁膜１６を形成する（図２１（ａ））。なお、ここでは、絶縁膜１６をシリコン酸化膜により形成するものとする。
【０１１８】
また、基板１０とは別に、表面にシリコン酸化膜の絶縁膜が形成された基板３０を用意する。
【０１１９】
次いで、基板３０上に、適宜位置合わせを行いながら、基板３０側に絶縁膜１６が向き合うように基板１０を重ね合わせる。
【０１２０】
次いで、基板３０と基板１０との間に圧力をかけながら、窒素雰囲気中で、例えば８００℃〜１０００℃程度の温度で１時間程度の熱処理を行う。これにより、基板３０表面のシリコン酸化膜と絶縁膜１６とが接合される（図２１（ｂ））。
【０１２１】
シリコン酸化膜同士を圧着する際の温度や時間は、圧着面積、基板の反り状況等に応じて変化するため、適宜設定することが望ましい。ここでは、圧着する絶縁膜としてシリコン酸化膜を用いているが、シリコン窒化膜やアルミナ等の絶縁物や酸化物であれば特に制限はない。
【０１２２】
本実施形態では、グラフェン１４を触媒金属膜１２と絶縁膜１６との間に挟持した状態で基板３０上に転写するため、転写の際にグラフェン１４に皺や曲がりが生じることを防止できる。また、レジストなど、転写するための部材をグラフェン１４に直に接触することはなく、レジスト残渣等によるグラフェン１４へのダメージの導入も防止することができる。
【０１２３】
なお、第３実施形態と同様に、絶縁膜１６、グラフェン１４及び触媒金属膜１２を所定形状にパターニングした後、基板１０と基板３０とを接合するようにしてもよい。
【０１２４】
次いで、例えば弗酸水溶液を用いて基板１０表面のシリコン酸化膜をウェットエッチングし、基板１０を除去する。
【０１２５】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２を選択的に除去する（図２２（ａ））。なお、基板１０を除去する工程を別途行わずに、触媒金属膜１２をエッチングすることによって基板１０を同時に除去するようにしてもよい。
【０１２６】
次いで、グラフェン１４をパターニングし、グラフェンチャネル１４ａを形成する（図２２（ｂ））。
【０１２７】
次いで、図５（ａ）乃至図５（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、ソース電極３８、ドレイン電極４０、絶縁膜４２及びゲート電極４４を形成する（図２２（ｃ））。
【０１２８】
このように、本実施形態によれば、グラフェン上に絶縁膜が形成された状態で、絶縁膜が形成された別の基板上に、絶縁膜同士の圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【０１２９】
［第６実施形態］
第６実施形態による半導体装置及びその製造方法について図２３乃至図２５を用いて説明する。図１乃至図２２に示す第１乃至第５実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【０１３０】
図２３は、本実施形態による半導体装置の構造を示す概略断面図である。図２４及び図２５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１３１】
はじめに、本実施形態による半導体装置の構造について図２３を用いて説明する。
【０１３２】
基板３０上には、金属膜３６が形成されている。金属膜３６が形成された基板３０上には、絶縁膜４６が形成されている。絶縁膜４６上には、グラフェンチャネル１４ａが形成されている。絶縁膜４６上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極４４が形成されている。
【０１３３】
このように、本実施形態による半導体装置は、グラフェンチャネル１４ａをチャネルとするグラフェントランジスタである。グラフェンチャネル１４ａの下方には、絶縁膜４６を介して金属膜３６が形成されている。また、グラフェンチャネル１４ａの上方には、絶縁膜４２を介してゲート電極４４が形成されている。これにより、金属膜３６をバックゲート電極とし、ゲート電極４４をトップゲート電極としたダブルゲートトランジスタとして動作することができる。絶縁膜１６を厚膜化してグラフェンチャネル１４ａと金属膜３６との間隔を広げれば、シングルゲートトランジスタとして動作することもできる。
【０１３４】
次に、本実施形態による半導体装置の製造方法について図２４及び図２５を用いて説明する。
【０１３５】
まず、図７（ａ）乃至図７（ｃ）に示す第２実施形態による半導体装置の製造方法と同様にして、基板１０上に、触媒金属膜１２、グラフェン１４、絶縁膜１６、金属膜１８及び絶縁膜２０を形成する（図２４（ａ））。
【０１３６】
また、基板３０上に、表面部に金属膜３２が埋め込まれた絶縁膜３４を形成する（図２４（ｂ））。
【０１３７】
次いで、金属膜３２が形成された基板３０上に、適宜位置合わせを行いながら、金属膜３２と金属膜１８とが向き合うように、また、絶縁膜３４と絶縁膜２０とが向き合うように、基板１０を重ね合わせる。
【０１３８】
次いで、基板３０と基板１０との間に単位面積（ｍｍ２）当たり０．１Ｎ〜１Ｎ程度の圧力をかけながら、窒素雰囲気中で、例えば２００℃〜８００℃程度の温度で１時間程度の熱処理を行う。これにより、金属膜３２と金属膜１８とが接合され、絶縁膜３４と絶縁膜２０とが接合される（図２４（ｃ））。接合した金属膜１８／３２は、以後、金属膜３６と表す。また、絶縁膜１６，２０，３４は、絶縁膜４６と表す。
【０１３９】
次いで、例えば弗酸水溶液を用いて基板１０表面のシリコン酸化膜をウェットエッチングし、基板１０を除去する。
【０１４０】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜１２を選択的に除去する（図２５（ａ））。なお、基板１０を除去する工程を別途行わずに、触媒金属膜１２をエッチングすることによって基板１０を同時に除去するようにしてもよい。
【０１４１】
次いで、グラフェン１４をパターニングし、グラフェンチャネル１４ａを形成する（図２５（ｂ））。
【０１４２】
次いで、図９（ｃ）に示す第２実施形態による半導体装置の製造方法と同様にして、ソース電極３８、ドレイン電極４０、絶縁膜４２及びゲート電極４４を形成する（図２５（ｃ））。
【０１４３】
このように、本実施形態によれば、グラフェン上に絶縁膜及び金属膜が形成された状態で、金属膜同士及び絶縁膜同士の圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【０１４４】
［第７実施形態］
第７実施形態による半導体装置及びその製造方法について図２６乃至図３２を用いて説明する。図１乃至図２５に示す第１乃至第６実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【０１４５】
図２６は、本実施形態による半導体装置の構造を示す概略断面図である。図２７及び図３２は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１４６】
はじめに、本実施形態による半導体装置の構造について図２６を用いて説明する。
【０１４７】
基板３０上には、金属膜３６が形成されている。金属膜３６が形成された基板３０上には、絶縁膜４６が形成されている。絶縁膜４６上には、グラフェンチャネル１４ａが形成されている。絶縁膜４６上には、また、グラフェンチャネル１４ａの両端部にそれぞれ接続して、ソース電極３８及びドレイン電極４０が形成されている。グラフェンチャネル１４ａ上には、絶縁膜４２が形成されている。ソース電極３８上及びドレイン電極４０上には、触媒金属膜５２が形成されている。グラフェンチャネル１４ａ上の絶縁膜４２上には、ゲート電極を兼ねる触媒金属膜５２が形成されている。こうして、基板３０上には、金属膜３６をバックゲート電極とし、絶縁膜４２上の触媒金属膜５４をトップゲート電極としたダブルゲートトランジスタが形成されている。
【０１４８】
グラフェントランジスタが形成された基板３０上には、層間絶縁膜５６が形成されている。層間絶縁膜５６には、ゲート電極（触媒金属膜５２）、ソース電極３８及びドレイン電極に電気的に接続されたカーボンナノチューブ束よりなるビア配線５４が埋め込まれている。ビア配線５４が埋め込まれ層間絶縁膜５４上には、ビア配線５４に接続して、金属膜６８，７０に挟持されたグラフェン配線６４ａが形成されている。
【０１４９】
グラフェン配線６４ａが形成された層間絶縁膜５６上には、層間絶縁膜７４が形成されている。層間絶縁膜７４には、グラフェン配線６４ａに電気的に接続されたカーボンナノチューブ束よりなるビア配線７２が埋め込まれている。ビア配線７２が埋め込まれた層間絶縁膜７４上には、ビア配線７２に接続して、下面側に金属膜７６が形成されたグラフェン配線７８が形成されている。
【０１５０】
このように、本実施形態による半導体装置は、配線層をグラフェン配線５４，７４により形成したものである。配線層をグラフェンにより形成することにより、配線層を容易に低抵抗化することができる。グラフェン配線５４，７４は、後述するように、グラフェンチャネル１４ａと同様のプロセスを用いて形成することができる。
【０１５１】
また、本実施形態による半導体装置では、ビア配線をカーボンナノチューブ束により形成している。ビア配線をカーボンナノチューブ束により形成することにより、ビア配線を容易に低抵抗化することができる。なお、ビア配線は、必ずしもカーボンナノチューブ束により形成する必要はなく、通常のビア配線形成プロセスを適用することも可能である。
【０１５２】
次に、本実施形態による半導体装置の製造方法について図２７乃至図３２を用いて説明する。
【０１５３】
まず、図７（ａ）乃至図９（ｃ）に示す第２実施形態による半導体装置の製造方法と同様にして、基板３０上に、金属膜３６、絶縁膜４６、グラフェンチャネル１４ａ、ソース電極３８、ドレイン電極４０及び絶縁膜４２を形成する（図２７（ａ））。
【０１５４】
なお、本実施形態では、下地のトランジスタ構造として第２実施形態の構造を適用した例を示すが、下地のトランジスタ構造は、これに限定されるものではない。第２実施形態の構造の代わりに、第１、第３乃至第６実施形態のいずれかの構造を適用してもよいし、他のトランジスタ構造を適用してもよい。また、図２７（ａ）ではゲート電極４４を形成していないが、図９（ｃ）と同様にして、絶縁膜４２上にゲート電極４４を形成してもよい。
【０１５５】
次いで、リソグラフィ及びエッチングにより、絶縁膜４２をパターニングし、ソース電極３８及びドレイン電極４０の表面を露出する（図２７（ｂ））。
【０１５６】
次いで、例えばリフトオフ法により、ソース電極３８及びドレイン電極４０上のコンタクト形成部、並びに、絶縁膜４２上のゲート電極の形成部に、触媒金属膜５２を形成する（図２７（ｂ））。絶縁膜４２上の触媒金属膜５２は、ゲート電極として用いることができる。絶縁膜４２上にゲート電極４４を形成している場合は、ゲート電極４４上のコンタクト形成部に、触媒金属膜５２を形成する。なお、触媒金属膜５２の形成方法は、リフトオフ法に限定されるものではない。
【０１５７】
触媒金属膜５２は、例えば、膜厚５ｎｍのタンタル（Ｔａ）膜と、膜厚５ｎｍの窒化チタン（ＴｉＮ）膜と、膜厚１ｎｍのコバルト（Ｃｏ）膜とを、スパッタ法により順次堆積することにより形成する。コバルトは触媒材料であり、窒化チタンは合成を促進するサポート材料であり、タンタルは下地の金属の拡散を防止する膜である。
【０１５８】
触媒材料としては、コバルトのほか、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、又はこれらのうちの少なくとも１種を含む合金や、これらの酸化物・窒化物等の化合物を適用することができる。
【０１５９】
サポート材料としては、窒化チタンのほか、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、シリコン（Ｓｉ）、チタンシリサイド（ＴｉＳｉｘ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、ルテニウム（Ｒｕ）又はこれらのうちの少なくとも１種を含む合金や、これらの酸化物・窒化物等の化合物を適用することができる。
【０１６０】
拡散防止膜としては、タンタルのほか、例えば、チタン（Ｔｉ）、ルテニウム（Ｒｕ）又はこれらのうちの少なくとも１種を含む合金や、これらの酸化物・窒化物等の化合物を適用することができる。
【０１６１】
次いで、例えば熱ＣＶＤ法により、触媒金属膜５２を触媒としてカーボンナノチューブを合成し、触媒金属膜５２上にカーボンナノチューブの束よりなるビア配線５４形成する（図２８（ａ））。例えば、原料ガスにアセチレン・アルゴンの混合ガスを用い（アセチレンガスはアルゴンの０．１％以下）、圧力１ｋＰａ、基板温度４５０℃の条件で、長さ５００ｎｍ程度のカーボンナノチューブを成長する。
【０１６２】
次いで、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜
の層間絶縁膜５６を形成する（図２８（ｂ））。
【０１６３】
次いで、例えばＣＭＰ法により、層間絶縁膜５６の表面を研磨し、層間絶縁膜５６の表面にビア配線５４の上端部を露出させる（図２９（ａ））。
【０１６４】
次いで、層間絶縁膜５６上に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）と膜厚２００ｎｍの金（Ａｕ）とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜５８を形成する。
【０１６５】
次いで、リソグラフィ及びエッチングにより金属膜５８をパターニングし、ビア配線５４に接続された所定の配線パターンを形成する（図２９（ｂ））。
【０１６６】
また、基板１０，３０とは別に、基板６０を用意する。基板６０は、グラフェンを合成するための下地として用いるものであり、少なくとも表面に、グラフェン及びグラフェンの触媒材料（触媒金属膜６２）に対して選択的にエッチングが可能な材料により形成されている基板であれば、特に限定されるものではない。例えば、表面に膜厚が３００ｎｍのシリコン酸化膜が形成されたシリコン基板を適用することができる。
【０１６７】
次いで、基板６０上に、例えばスパッタ法により、例えば膜厚５００ｎｍの鉄（Ｆｅ）を堆積し、鉄よりなる触媒金属膜６２を形成する。
【０１６８】
次いで、グラフェン１４の合成と同様にして、触媒金属膜６２を触媒としてグラフェン６４を合成する。このグラフェン６４は、配線として用いるものであり、層数は配線抵抗の要求等に応じて適宜増減することができる。
【０１６９】
次いで、グラフェン６４上に、例えば電子ビーム蒸着法により、例えば膜厚１０ｎｍのチタン（Ｔｉ）と膜厚２００ｎｍの金（Ａｕ）とを順次堆積し、Ａｕ／Ｔｉ構造の金属膜６６を形成する（図３０（ａ））。
【０１７０】
次いで、リソグラフィ及びエッチングにより、金属膜６６、グラフェン６４及び触媒金属膜６２を、金属膜５８の配線パターンに対応した所定の形状にパターニングする（図３０（ｂ））。このパターニングにより、グラフェン６４よりなるグラフェン配線６４ａを形成する。なお、本パターニング工程では、必ずしも触媒金属膜６２までパターニングする必要はない。少なくとも、金属膜６６及びグラフェン６４を所定形状にパターニングすればよい。
【０１７１】
次いで、金属膜５８が形成された絶縁膜５６上に、適宜位置合わせを行いながら、金属膜５８と金属膜６６とが向き合うように基板６０を重ね合わせ、金熱圧着法により金属膜３２と金属膜１８とを接合する（図３１（ａ））。接合した金属膜６６／５８は、以後、金属膜６８と表す。
【０１７２】
次いで、例えば弗酸水溶液を用いて基板６０表面のシリコン酸化膜をウェットエッチングし、基板６０を除去する。
【０１７３】
次いで、例えば塩酸や塩化鉄溶液等を用いたウェットエッチングにより、触媒金属膜６２を選択的に除去する（図３１（ｂ））。
【０１７４】
こうして、グラフェントランジスタのゲート電極（触媒金属膜５２）、ソース電極３８及びドレイン電極４０に、カーボンナノチューブ束のビア配線５４を介して電気的に接続されたグラフェン配線６４ａを形成する。
【０１７５】
なお、図２９（ｂ）の工程の後、触媒金属膜を堆積し、これを触媒としてグラフェン配線を直に形成することも考えられる。本実施形態のメリットとしては、グラフェン配線の下地となる金属膜が触媒金属材料に限定されない点が挙げられる。
【０１７６】
次いで、必要に応じて、グラフェン配線６４ａ上に、図２７（ｃ）乃至図３１（ｂ）の工程と同様にして、触媒金属膜７０、ビア配線７２、層間絶縁膜７４、金属膜７６及びグラフェン配線７８を繰り返し形成し、多層配線構造を形成する（図３２）。
【０１７７】
このように、本実施形態によれば、グラフェン上に金属膜が形成された状態で、金属膜が形成された別の基板上に、金属膜同士の熱圧着を用いてグラフェンを転写するので、転写の際にグラフェンに皺や曲がりが生じるのを防止することができる。また、レジストなど、転写するための部材をグラフェンに直に接触することはなく、レジスト残渣等によるグラフェンへのダメージの導入も防止することができる。
【０１７８】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１７９】
例えば、上記実施形態では、熱ＣＶＤ法によりグラフェンを合成する方法を示したが、熱ＣＶＤ法に限らず、リモートプラズマＣＶＤ法、プラズマＣＶＤ法等を用いてもよい。また、原料ガスとしては、アセチレンに限らず、エチレンガス、メタンガスなどの炭化水素ガス、エタノールなどのアルコール、ベンゼン等を用いてもよい。
【０１８０】
また、グラフェンの合成に用いる触媒も、鉄に限定されるものではなく、グラフェン合成の触媒として機能する他の材料を用いてもよい。例えば、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｐｔ（プラチナ）、Ａｕ（金）等の金属、これらを少なくとも一種含む合金、炭化物、酸化物、窒化物等を用いてもよい。
【０１８１】
触媒金属膜１２の成膜方法についても特に限定されるものではなく、スパッタ法に限らず、電子ビーム蒸着法、分子線エピタキシー法等を用いてもよい。
【０１８２】
グラフェンの他の合成方法としては、例えば、スパッタ法により熱酸化膜付きのシリコン基板上に堆積した膜厚５００ｎｍの銅薄膜を触媒として、熱ＣＶＤ法によりグラフェンを合成する方法が挙げられる。この場合は、例えば、原料ガスとしてメタンを用い、ガスの分圧を、希釈用アルゴンガス９００ｓｃｃｍに対して、水素１００ｓｃｃｍ、メタン１０ｓｃｃｍとし、温度９００℃でグラフェンを合成することができる。
【０１８３】
また、上記第７実施形態では、熱ＣＶＤ法によりカーボンナノチューブを合成する方法を示したが、熱ＣＶＤ法に限らず、リモートプラズマＣＶＤ法、プラズマＣＶＤ法等を用いてもよい。また、原料ガスとしては、アセチレンに限らず、エチレンガス、メタンガスなどの炭化水素ガス、エタノールなどのアルコール、ベンゼン等を用いてもよい。
【０１８４】
また、上記第１、第２、第３、第４、第６及び第７実施形態では、ダブルゲート構造のトランジスタを示し、上記第５実施形態では、トップゲート構造のトランジスタを示したが、トランジスタ構造は、これに限定されるものではない。
【０１８５】
例えば、上記第１、第２、第３、第４、第６及び第７実施形態では、必ずしもゲート電極４４を必要はなく、バックゲート電極のみを有するバックゲート構造のトランジスタとしてもよい。或いは、上記第２及び第６実施形態では、必ずしもバックゲート電極を形成する必要はなく、ゲート電極４４のみを有するトップゲート構造のトランジスタとしてもよい。或いは、金属膜３６とグラフェンチャネル１４ａとを隔てる絶縁膜１６，４６の膜厚を厚膜化し、金属膜３６が実質的にバックゲート電極として機能しないようにしてもよい。或いは、第１乃至第６実施形態に記載のグラフェンチャネル１４ａをグラフェン配線としてもよい。
【０１８６】
また、各実施形態に記載した構造や製造方法は、任意に組み合わせることができる。例えば、触媒金属膜１２を酸化してゲート絶縁膜を形成する第４実施形態のプロセスを、第１、第２、第３、第５又は第６実施形態に適用してもよい。また、第７実施形態の配線構造を、第１乃至第６実施形態に適用してもよい。
【０１８７】
また、上記実施形態に記載した半導体装置の構造、構造パラメータ、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
【０１８８】
また、上記実施形態では、グラフェンチャネルトランジスタやグラフェン配線に適用した例を示したが、これらに限定されるものではなく、グラフェンを有する種々のデバイスや構造体に適用することができる。
【符号の説明】
【０１８９】
１０，３０，６０…基板
１２，５２，６２，７０…触媒金属膜
１４，６４…グラフェン
１４ａ…グラフェンチャネル
１６，２０，３４，４２，４６，４８，５０…絶縁膜
１８，３２，３６，５８，６６，６８，７６…金属膜
２２…積層構造体
３８…ソース電極
４０…ドレイン電極
４４…ゲート電極
５４，７２…ビア配線
５６，７４…層間絶縁膜
６４ａ，７８…グラフェン配線
【図１】
0005978600.tif 000002
【図２】
0005978600.tif 000003
【図３】
0005978600.tif 000004
【図４】
0005978600.tif 000005
【図５】
0005978600.tif 000006
【図６】
0005978600.tif 000007
【図７】
0005978600.tif 000008
【図８】
0005978600.tif 000009
【図９】
0005978600.tif 000010
【図１０】
0005978600.tif 000011
【図１１】
0005978600.tif 000012
【図１２】
0005978600.tif 000013
【図１３】
0005978600.tif 000014
【図１４】
0005978600.tif 000015
【図１５】
0005978600.tif 000016
【図１６】
0005978600.tif 000017
【図１７】
0005978600.tif 000018
【図１８】
0005978600.tif 000019
【図１９】
0005978600.tif 000020
【図２０】
0005978600.tif 000021
【図２１】
0005978600.tif 000022
【図２２】
0005978600.tif 000023
【図２３】
0005978600.tif 000024
【図２４】
0005978600.tif 000025
【図２５】
0005978600.tif 000026
【図２６】
0005978600.tif 000027
【図２７】
0005978600.tif 000028
【図２８】
0005978600.tif 000029
【図２９】
0005978600.tif 000030
【図３０】
0005978600.tif 000031
【図３１】
0005978600.tif 000032
【図３２】
0005978600.tif 000033