(57)【特許請求の範囲】
【請求項１】
半導体基板上に集積回路をリソグラフィによって作製する際に使用するのに適合したマスクのパターンを生成する方法であって、
半導体基板上に生成される集積回路の設計レイアウトの設計マスク・パターンを提供するステップと、
前記設計マスク・パターンから前記半導体基板上に生成されるであろうと予測される予測レイアウト・パターンを提供するステップと、
前記予測レイアウト・パターンを横切るサンプリング線上の当該予測レイアウト・パターンのエッジ位置をサンプリングするステップと、
前記予測レイアウト・パターンの前記エッジ位置と、当該エッジ位置に対応する前記サンプリング線上の前記設計マスク・パターンのエッジ位置との間の距離値を変数とする歩留り曲線を提供するステップと、
前記予測レイアウト・パターン上の選択されたエッジ位置に関連した距離値を、前記歩留り曲線上の対応する値と比較して、当該選択されたエッジ位置に対する歩留り値を求めるステップと、
前記歩留り曲線から求められた前記選択されたエッジ位置での歩留り値が前記所定の歩留り値以上である場合、当該選択されたエッジ位置でのサンプリングを終了し、求められた前記歩留り値が所定の歩留り値よりも小さい場合、前記歩留り値がより改善する方向に前記予測レイアウト・パターンの前記選択されたエッジ位置に対応する前記サンプリング線上の前記設計マスク・パターンのエッジ位置を移動させて、新たな予測レイアウト・パターンを提供し、当該新たな予測レイアウト・パターンについて上記サンプリングするステップからの処理を繰り返すステップと、を含む方法。
【請求項２】
半導体基板上にリソグラフィによって作製する際に使用するのに適合したマスクのパターンを生成するためのシステムであって、
半導体基板上に生成される設計レイアウトの設計マスク・パターンを保管する手段と、
前記設計マスク・パターンから前記半導体基板上に生成されるであろうと予測される予測レイアウト・パターンを保管する手段と、
前記予測レイアウト・パターンを横切るサンプリング線上の当該予測レイアウト・パターンのエッジ位置をサンプリングする手段と、
前記予測レイアウト・パターンの前記エッジ位置と、当該エッジ位置に対応する前記サンプリング線上の前記設計マスク・パターンのエッジ位置との間の距離値を変数とする歩留り曲線を保管する手段と、
前記予測レイアウト・パターン上の選択されたエッジ位置に関連した距離値を、前記歩留り曲線上の対応する値と比較して、当該選択されたエッジ位置に対する歩留り値を求める手段と、
前記歩留り曲線から求められた前記選択されたエッジ位置での歩留り値が前記所定の歩留り値以上である場合、前記サンプリングする手段は、当該選択されたエッジ位置でのサンプリングを終了し、求められた前記歩留り値が所定の歩留り値よりも小さい場合、前記歩留り値がより改善する方向に前記予測レイアウト・パターンの前記選択されたエッジ位置に対応する前記サンプリング線上の前記設計マスク・パターンのエッジ位置を移動させて、新たな予測レイアウト・パターンを提供し、当該新たな予測レイアウト・パターンの処理を繰り返す手段と、を含むシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体製造に関し、詳細には、集積回路（ＩＣ）のリソグラフィ・プロセスで使用するマスク・パターンを生成するための改良された方法、システムに関する。
【背景技術】
【０００２】
集積回路は、フォトマスク上の集積回路イメージまたはパターンを、エネルギー・ビームによって、半導体ウェーハ基板上の感光性レジストに転写するリソグラフィ技法によって製造される。リソグラフィによるマスク・パターンのフォトレジストへの転写、フォトレジストの現像、およびその後のイオン注入またはエッチング・プロセスがチップ製造の標準プロセスである。しかし、このプロセスには、使用する光の波長に対して印刷されるパターンのサイズが小さいことに起因するパターンの忠実性の限界があり、その他にも、このプロセスに含まれるさまざまな他の非線形効果による限界がある。したがって、この光学イメージング・プロセスでは、解像度に限界があることに加えて、マスクの構築に使用するパターン転写プロセスの欠点、レジスト内のおよび現像中の化学プロセスの非線形性、ならびにエッチング・プロセスのパターン密度依存性が全て、ウェーハ上の最終結果をオリジナルの設計に対して歪ませることに寄与する。
【０００３】
光近接効果補正法（optical proximity correction）は、ウェーハ上の最終結果が所望の設計に可能な限り似るようにパターン転写プロセスの歪みを補正する方法である。これは、上述のプロセス効果を全て説明する多少なりとも経験的なモデルを生成し、このプロセスの特徴を注意深く記述し、このモデルを使用して、レチクル上のパターンをオリジナル設計に対して修正する、例えば歪みを打ち消すことによって実施される。
【０００４】
したがって光近接効果補正（ＯＰＣ）は、現状技術の集積回路製品プログラムが課すイメージ・サイズ制御要件を満たすのに必要な主要な解像度増強技法として使用されている。ＯＰＣは本質的に、安定した系統的な誤差を補償するためのフォトマスク・パターンの意図的かつ予防的歪みである。ＯＰＣは一般に、規則ベースのＯＰＣまたはモデル・ベースのＯＰＣに分類される。規則ベースのＯＰＣは、補正可能なイメージング誤差を求め、適切なフォトマスク補償を計算し、最後に、計算された補正をフォトマスク・レイアウトに直接に適用することによって実施される。１次元および２次元の重要ないくつかのイメージング問題を補正するのに有効であることが分かっているが、全てのレイアウト状況を記述するために使用可能な規則の数が有限であり、測定された誤差に基づいて正確な補正値を計算することが難しく、補正プロセス中のフィードバック・ループが欠如しているため、非反復的規則に基づくＯＰＣは一般にその有用性に限界があると考えられている。
【０００５】
既存のモデル・ベースのＯＰＣツールは、反復最適化アプローチを使用することによってこれらの欠点のいくつかを克服する。モデル・ベースのＯＰＣは、数学的モデルまたは数学と発見的手法（heuristics）の組合せの中のイメージング特性を取り込み、対象とするマスク・パターンが投影すると予想または予測されるウェーハ上の回路イメージだけを計算するという考え方に基づいている。適用される補正は直接に計算されたものではない。この場合の補正は、シミュレートした予測イメージ輪郭配置を、オリジナルのマスク・パターンのエッジ配置と比較し、一致またはそれに近いものが見つかるまで、あるいは全ての反復が終わるまで調整を繰り返すことによって導き出される。このようなプロセスの一例が米国特許第６５７８１９０号に記載されている。
【０００６】
規則ベースであるかまたはモデル・ベースであるかによらず、マスク・パターンを修正する最も一般的なアプローチの目標は、回路設計者が考える仕様の範囲内でレイアウト・パターンが複製されることを保証することである。いくつかのケースでは、可能な最も大きなリソグラフィ・プロセス窓（すなわちドーズおよびデフォーカスの範囲）全体にわたってパターンが再現されることを保証する努力がなされた。しかし、このアプローチは依然として、回路パターンを生み出す際に欠陥を生じる。回路配置は、パターン寸法の限界および許容範囲を指定する一組のデザイン・ルールに従う。チップ寸法をできる限り小さくしたいという強い欲求のため、最も高い歩留りを達成する目的には最適ではないにもかかわらず、デザイン・ルールにおいてある最小ジオメトリ（geometries）が許容される場合がある。特定のレイアウトの選択が、最適な歩留りや、またはスペースの制約ではなしに、そのときの都合によってなされることが非常に多い。最小ジオメトリは、スペースの制約ではなしに自動レイアウト生成装置の限界により選択される。そこで、絶対に必要というわけではない場合には、歩留りを制限するこのようなジオメトリを排除することが特に望ましい。
【０００７】
したがって、選択される設計は、故障を引き起こすレイアウト・ジオメトリを排除するために確立された汎用デザイン・ルール・セット、このようなレイアウトを生み出すために使用される不完全な自動化ツール、およびデザイン・ルールが最も汎用的な設計を念頭において書かれているという事実に基づくものであるが、大部分のレイアウト設計は、回路設計者のレイアウトから、歩留りに関してさらに最適化されたレイアウトへとさらに修正することができる。したがって、汎用デザイン・ルール・セットの中の回路配置ジオメトリに起因する故障メカニズムを示すプロセス結果を、モデル・ベースのＯＰＣツールにおいてマスク・レイアウトの変更をさらに定義し最適化するのに使用することができる歩留り関数に変換することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第６５７８１９０号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって本発明の目的は、集積回路の改良されたリソグラフィ・プロセス、システムを提供することにある。
【００１０】
本発明の他の目的は、歩留りベースの光近接効果補正プロセスおよびシステムを提供することにある。
【００１１】
本発明の他の目的は、モデル・ベースの光学補正プロセスにおいて新しいメリット関数を提供することにある。このような新しいメリット関数は、マスク・レイアウトの形成を制御するのに使用される識別されたプロセス歩留り因子に基づき、これによって設計レイアウトに対してよりもむしろ歩留りに対してマスクを最適化する。
【００１２】
本発明の他の目的は、故障を引き起こしやすい回路配置ジオメトリに関係し、それによってフィードバック補正がジオメトリ歩留り関係の最大化に基づく、線幅および線間のスペース幅に関係した歩留り関数などの歩留り関数がその中に組み込まれた、光近接効果補正法およびシステムを提供することにある。
【課題を解決するための手段】
【００１３】
本発明によれば、モデル・ベースのＯＰＣにおいて、レイアウト設計パラメータの歩留りベースの最適化を使用する。モデル・ベースのＯＰＣシステムは、シミュレートしたイメージ輪郭配置をオリジナルの設計パターンのエッジ配置と比較し、満足な一致が見つかるまでフィードバック補正を実施する反復最適化プロセスを使用する。本発明によれば、オリジナルの設計上に位置する一組のサンプリング点のイメージ輪郭を、プロセス識別された歩留り因子に関係した関連サンプリング点のイメージ輪郭とともに評価する。用語「関連」は、それぞれのサンプリング点が、一組の追加のサンプリング点と関連づけられていることを意味する。関連サンプリング点が必要となるのは、歩留り関数が、線幅、スペース幅、コンタクトまでの距離、他のレイアウト間条件などの変量を使用するためである。これらの変量は距離に関係しているため、設計パターン中の２つ以上の点が必要である。これらの同じ変量を使用して、線幅および線間のスペースの関数としての歩留り、または層間レイアウト条件などのプロセス情報から導き出される歩留り関数の中に具体化されたメリット関数を定義する。
【００１４】
歩留りの向上に向けた１回目のエッジの補正および移動の後、新しいマスク・イメージが生み出され、ＯＰＣプロセス・ツールは、基板上に生成されるマスク・パターン・イメージのシミュレーションを再び実行し、新しい予測イメージ輪郭を生成する。次いでこのプロセスを、歩留り関数中に表されたサンプリング点値に対して、これらの値が最大またはほぼ最大となるか、あるいはオリジナルのマスク・パターン設計との満足のゆく一致に到達するまで続ける。このようなアプローチを使用することによって、このＯＰＣプロセスは、単にオリジナルの設計レイアウトに収束するのではなしに、最適なレイアウトに収束する。
【００１５】
オーバレイ誤差誘導エッジ配置変動、層間コンタクト・カバレージ変動、層間反射率に起因するゲート／線幅変動などの他のレイアウト変量によって定義された歩留り曲線を使用して、その上にＯＰＣプロセスが収束することができる追加のメリット関数を定義することができる。関係するメリット関数を組み合わせて、最終的な歩留り関数とすることもできる。
【図面の簡単な説明】
【００１６】
【図１】本発明に基づくＯＰＣプロセスの流れ図である。
【図２】２本の金属線に挟まれた金属スペースの歩留り曲線を示す図である。歩留りは、ｘ軸上のスペース幅の関数としてプロットされている。
【図３】修正メリット関数のサンプリング点をとる方法を、一般的な線幅／スペース幅例で示す図である。
【図４】図３の例の単純化された歩留り曲線を示す図である。
【図５】リソグラフィ限界歩留り曲線を、規則的な線／スペース・アレイにおける線幅、スペース幅の関数として示す図である。
【図６】歩留り曲線をエッジ配置誤差の関数として示す図である。
【図７】金属線に対するレベル間コンタクトの配置を表す図である。
【図８】デバイスの活性領域に対するゲートの配置を表す図である。
【図９】エッジ配置誤差およびＲＸまでの距離の関数である歩留り曲線を示す図である。
【図１０】説明したプロセスの本発明の原理に基づくプログラム実施形態を実行する目的に使用することができるコンピュータ配置を示す図である。
【発明を実施するための形態】
【００１７】
図１を参照すると、従来のモデル・ベースのＯＰＣプロセスを修正して歩留りベースのプロセスを実現することができる本発明に基づく可能な１つの方法を具体化した流れ図が示されている。この歩留りベースのプロセスは、オリジナルの設計レイアウトに収束するのではなしに最適なレイアウトに収束する。
【００１８】
この点に関して、従来のモデル・ベースのＯＰＣツールは、予測ウェーハ・イメージを設計レイアウトと比較する反復プロセスによって、オリジナルの設計レイアウトに対して最適化する。これを達成するため、基板層上に再現する実際の回路パターンの設計レイアウトをマスク上に生成する。次いで、既存のＯＰＣツールは、このパターンに対するシミュレーションを実行し、光近接効果などを考慮して、ウェーハ基板上に転写されるであろう実際のウェーハ・パターン・イメージを予測する。次いでＯＰＣツールは、この予測ウェーハ・イメージをオリジナルの回路設計レイアウトと比較し、マスク・イメージとウェーハ・イメージとがより密接に一致するマスク・パターンの必要な調整を求める。一致しないエッジの１回目の補正および移動の後、新しいマスクが生み出される。次いでこのＯＰＣツールは、ウェーハ基板上に生成されるマスク・パターン・イメージのシミュレーションをもう一度実行して、新しい予測ウェーハ・イメージを生成する。このプロセスを、予測ウェーハ・イメージが、最適化された窓の許容される範囲に含まれるようになるまで続ける。
【００１９】
このようなアプローチの問題点は、オリジナルの回路設計レイアウトが、処理後のウェーハの実際の歩留りの観点から見て最適な設計とはいえない可能性があることをこのアプローチが無視する点である。本発明によれば、ある種のレイアウト・ジオメトリは故障または不具合を起こしやすく、このようなジオメトリを、プロセス知識、テストまたはモデル化から導き出される歩留り関数に変換される変量によって表すことができることが認識される。したがって、従来のＯＰＣアプローチの難点は、このアプローチが、歩留りを向上させることが分かっているレイアウト値と一致させる方向にＯＰＣプロセスを駆動するように作用するのではなしに、オリジナルの設計レイアウトの輪郭値またはフィーチャ値と一致させる方向にＯＰＣプロセスを駆動するように作用することである。したがって、従来のＯＰＣプロセスでは、設計輪郭値またはフィーチャ値と一致する値に向けて予測ウェーハ・イメージ・エッジを反復的に移動させることによって、歩留りが最大となる点から離れてしまう可能性がある。別の言い方をすると、予測ウェーハ・イメージの輪郭上のサンプリング点の現在位置が、歩留り曲線上の最大値または最大値の近くにある場合には、オリジナル設計イメージと一致するように予測ウェーハ・イメージ・エッジをさらに移動させる必要はなく、このような移動は実際、逆効果である。一方、歩留りベースのシステムはこの時点で、予測ウェーハ・イメージの輪郭上のこの点のサンプリングを終えるよう働き、一方で、予測ウェーハ・イメージの輪郭上の他のサンプリング点の処理は続行することができる。
【００２０】
本発明によれば、従来のＯＰＣプロセスを、プロセス知識から導き出される歩留りベースのメリット関数（merit function）を使用するように修正する。このメリット関数は、予測ウェーハ・イメージ上のサンプリング点から得られる値を比較するのに使用する。この点に関して、このような歩留り関数は、知られているさまざまな故障メカニズムに含まれる変量から導き出すことができる。歩留り関数を導き出すのにはさまざまなアプローチを使用することができる。
【００２１】
例えば、テスト・マクロを使用して歩留り関数を実験的に決定することができる。このようなテスト・マクロは、故障状況を詳細にシミュレートするように設計することができる。例えば、狭幅のスペースによって分離された２つの大きな金属ブロックに対する歩留り曲線を確立するマクロ・テストを開発することができる。このようなマクロは、金属ブロック間の電流を調べるように作用するであろう。電流は、あるプロセス変動が、金属ブロック間のブリッジまたは接続を生み出す場合に生じるであろう。例えば、レジストの崩壊を引き起こすリソグラフィにおけるフォーカスの変動、金属ブロック間に残留金属を残す不完全な化学機械研摩などのプロセス変動が、ブロック間の電流を引き起こす。金属ブロックの幅およびスペースを変動させて、プロセス変動が歩留りにどのように影響するのかを知ることができる。線幅および線スペース（一対の線間のスペース）に対するこのような１つのタイプの歩留り曲線を図２に示す。あるいは、シミュレーションまたは実験によって、フォーカスおよびドーズ値を変化させて、所与の構造がどの値で故障を起こすかを求めることができる。
【００２２】
再び図１を参照する。本発明に基づくプロセスは、設計レイアウトに等しい設計マスク・パターンを従来の方法で生成、記憶するステップから開始される。このステップが、ブロック１の「マスクを所望のレイアウトに設定する」に示されている。既存のＯＰＣツールは次いで、このマスク・パターンに対するシミュレーションを実行し、ウェーハ基板上への光学投影後の実際のウェーハ・パターン・イメージを予測する。次いで、ブロック３に示すように、予測ウェーハ・パターン・イメージを記憶する。次いで、ブロック５のステップに示すように、予測ウェーハ・パターン・イメージ・エッジに沿ったサンプリング点を画定し、セットする。この点に関して、サンプリング点は、パターン・レイアウトの変化の程度およびレイアウト・フィーチャが故障を起こしやすい場所に基づいて選択することができる。例えば、パターンが急激に変化する場合には、直線が含まれる場所よりも多くのサンプリング点をとることができる。標準ＯＰＣプロセスを使用する場合には、予測ウェーハ・パターン・イメージ・エッジ上のサンプリング点の位置を、設計マスク・パターン・イメージ・エッジ上の対応する点の位置と比較する。この２つの点の位置が、互いのある所定の範囲内にある場合、この点のサンプリングは終了する。したがって、ここでのメリット関数は単に、指定された互いのある許容範囲内にある２つの点間の距離に基づく。
【００２３】
本発明によれば、この近接効果メリット関数を、このサンプリング線に沿った特定のフィーチャの幾何学的位置に起因する故障メカニズムの事前の知識から導き出された歩留り関数に基づく修正メリット関数によって拡張する。これには、同じサンプリング線に沿って追加のサンプリング点を画定することが必要となる。ブロック７ではこれが「関連サンプリング点」として示されている。
【００２４】
この関連サンプリング点を、図３を参照してより詳細に説明する。図３は、間に絶縁スペースを有する一対の金属線のサンプリング・パターンを示している。図３には、このプロセスのある時点における全体レイアウトの一部の断片と考えられるものが示されている。金属線は、陰影のついた領域３３および３５によって示されており、これらは金属レイアウトの設計幅を表す。陰影のついた領域３３と領域３５の間の領域３７は、金属線間の設計スペースである。点線３９、４１、４３および４５は、金属線３３および３５の予測ウェーハ・パターン・イメージ・エッジの位置を表し、×印のついた実線４７、４９、５１および５３は現在のマスク・エッジを表しており、現在の予測ウェーハ・パターン・イメージ・エッジはこのマスク・エッジから導き出されたものである。これによって、オリジナルの設計マスク・パターンから修正された現在のマスク・パターンを得るために少なくとも１回の補正が実施されたと考えられる。線５５は、現在のサンプリング線を表している。
【００２５】
従来のＯＰＣプロセスでは、サンプリング線５５上の予測ウェーハ・パターン・イメージ・サンプリング点５７の位置または値を、対応する設計パターン・イメージの点５９の位置または値と比較して、すなわち予測エッジ点を対応する設計エッジ点と比較して、それらの間の距離を求める。しかし、金属線幅および金属線間のスペース幅に関連した故障メカニズムがあるため、本発明によれば、線幅および線スペースを求めるのに使用できる関連サンプリング点６１、６３および６５を識別する。
【００２６】
それぞれのサンプリング点５７、６１、６３および６５と、図３のd_edge1、d_edge2、d_edge3およびd_edge4として識別される設計パターン・イメージ上の対応するそれぞれの点との間の距離は既知である（すなわち計算することができる）ので、予測線幅を求めることができる。すなわち、予測金属線幅＝設計線幅＋d_edge1＋d_edge3、予測金属スペース幅＝設計スペース幅−d_edge1−d_edge2である。
【００２７】
図２に、図示の範囲にわたる線幅およびスペース幅（ｘ軸）の変動の関数である歩留り曲線を示す。異なる記号は、１４０から１０，０００ｎｍまでの異なる線幅を表す。この特定の例では、歩留り（このケースでは金属線間の短絡として決定される）が、幅の広い金属線についてはスペース幅の強い関数となると考えられる。スペース幅が約１６０ｎｍよりも大きい場合、全ての線幅に関して歩留りはほぼ最大となることが分かる。最適に近い歩留りを得るために必要な最低限必要なスペース幅は、線幅が小さいほど小さい。歩留りの観点から言えば、幅の広い金属線の場合にはスペースを多少広くすることが望ましい。図２のレイアウトは単に例示を目的にしたものであり、線幅の比較的に小さい低減（スペースの増大）は機能にほとんど影響しないが、歩留りには大きく影響することを示している。
【００２８】
さらに詳細に説明するため、図３に基づくレイアウトおよび図１の流れ図を参照する。ブロック９からスタートする。このアルゴリズムの最初のステップでは、設計幅の線に沿ってサンプリング点を選択した（ブロック５のステップ）。これが点１、２、３および４で示されている。点１の関連サンプリング点セットには、スペース幅および線幅を定義する点３および２が含まれる（ブロック７のステップ）。マスク・レイアウト（線４７）に基づいて新しいエッジ配置が計算された、すなわち点６３、５７、６１および６５が既知であると仮定する。さらに、現在、点１のエッジ配置の質を評価していると仮定する。図３に示すとおり、メリット関数は、線幅（点６３と点５７の間の距離）およびスペース幅（点５７と点６１の間の距離）の関数である。今は点１に着目しているので、このアルゴリズムは、歩留りに関して点５７の現在位置が最適（または最適に近い）か否かを判断しなければならない。この問いの答えは、歩留り関数をd_edge1の関数と見ることによって与えられる。この特定の反復に関して、d_edge2、d_edge3、d_edge4は全て既知であり、固定のままである。したがって、図２に示した歩留り関数を、d_edge1のメリット関数に変換することができる。これだけを取りだして図４に概略的に示す。図１のプロセスが取り組む課題は、予測エッジ配置d_edge1は、最大歩留りが得られるエッジ配置にどれくらい近いのかということである。この問いの答えは、図１のブロック９、１０、１１および１３に示したステップで与えられる。ブロック９のステップでは、図３のサンプリング点５７など、このプロセスのさまざまなサンプリング点における予測線エッジの位置を決定する。次いで、ブロック１１のステップでは、関連サンプリング点および関係するメリット関数から変量の値を計算する。この点に関して、ブロック１１では「修正メリット関数」を参照する。この用語は、本発明に基づくプロセスを、メリット関数が単なる距離の関数である従来のＯＰＣプロセスから区別するために使用する。
【００２９】
次いで、ブロック１３によって表されるステップが、許容されるエッジ移動範囲にわたってメリット関数の値を現在の値に対してチェックすることによって、メリット関数の計算値が最大値であるかどうかを判定する。d_edge1だけを使用したメリット関数の図４の例を参照すると、予測スペース幅（d_edge1の負の値）が、点線よりも上側のメリット関数値を与える場合、このサンプリング点はサンプリング・セットから除外され、この特定の場所でこれ以上変更されない。このようなステップが図１のブロック１５に示されている。
【００３０】
一方、当該サンプリング点のメリット関数の計算値が最大でない場合には、ブロック１７のステップに示すように、当該サンプリング点に関連したマスク・エッジ点を、あらかじめ規定された許容範囲内で、最大となる点に近づける。プロセスはその後、ブロック１９のステップによって示されているように、サンプリング点が残っていないかどうかを判定する。ブロック７のステップで画定したサンプリング点セット中にサンプリング点が残っている場合には、プロセスは次のサンプリング点を処理する。
【００３１】
この点に関して、ブロック５のステップで画定した最初のサンプリング点セットは、導き出された歩留り曲線の中に具体化されたある形態の故障メカニズムを示すことが分かっているさまざまな異なる幾何学的レイアウト条件またはフィーチャに関係する一連の点を含むことができる。サンプリング点はさらに、修正メリット関数の中に具体化されたこれらの異なるレイアウト条件またはフィーチャ間で画定することもできる。このようなサンプリング点は、予測ウェーハ・パターン・イメージのエッジを設計パターン・イメージの許容される近接範囲内に移動させる従来のＯＰＣ法で処理される。あるいは、修正メリット関数に対してだけこのプロセスを実行することができ、この場合、ブロック１０のステップの「Ｎｏ」応答は無効であり、あるいはブロック１０のステップは除去されるだろう。
【００３２】
本発明に基づく修正メリット関数だけを使用するのか、または従来の距離のメリット関数と修正メリット関数の両方を使用するのかに関わらず、このプロセスは、ブロック９によって表されたステップへループして、予測マスク・イメージから次の線エッジ配置位置を計算する。次いで、ブロック１０によって表されたステップが、このサンプリング点に対する線エッジ配置位置が、歩留りに基づく修正メリット関数テストに関係するのか、または距離に基づく従来のＯＰＣメリット関数テストに関係するのかを判定する。したがって、図１に示したプロセスは、従来のＯＰＣプロセスの代替ループ、あるいは従来のプロセスの新しい実施形態または応用と見ることができる。
【００３３】
実施方法の如何によらず、本発明に基づくプロセスの必須の特徴は、従来のＯＰＣプロセスにおいて、歩留りテストに基づく修正メリット関数を使用することである。図２および４に示した歩留りテストは、可能な１つの歩留りテストの一例にすぎず、歩留りに基づくさまざまなテストを単一のプロセスで使用できることは明らかである。このようなテストを使用する場合、最終的な歩留りは、全てのエッジをその最終位置へ移動しプロセス全体を終了したときの全ての歩留りテストの結果であることは明らかである。プロセスの終わりに計算されたメリット関数が、ユーザ定義の値によって決定される所定のしきい値よりも低い場合には、例えば、プロセス調整、設計調整などの他のさまざまなアクションのために、これらのメリット関数の場所にフラグまたはマークを付けることができる。このようなステップは図１のブロック２１に示されている。
【００３４】
本発明の原理に基づく修正メリット関数として使用することができる歩留りに基づく他のメリット関数の例として、図５に示す歩留り曲線を参照する。図５には、リソグラフィ限界歩留り（lithography limited yield）の歩留り曲線の一例が、所与の金属層プロセスの線幅（すなわち金属幅）対スペース幅（すなわち酸化物幅）の関数として示されている。これらの曲線は、プロセス窓情報ならびに露光ツールのドーズおよびフォーカスに対するプロセス制御の仮定を使用して導き出すことができる。図５によって表されたレイアウト配置もやはり、線およびスペースの配置である（ｎｍ）。この線幅／スペース幅範囲の故障は、線幅が、標的線幅からある割合の範囲以内にない場合に生じると考えられる。さらに、線幅の変動は、使用するリソグラフィ・プロセスのドーズおよびフォーカスのプロセス誘導性の変化によって引き起こされると考えられる。リソグラフィ・プロセス窓は、上記の線幅条件が満たされるドーズ／フォーカス程度（plane）の許容される領域と定義される。ドーズ／フォーカス変動はランダムであると考えられる。しかし、ドーズおよびフォーカスの系統的な変動がリソグラフィ・プロセスを制御する場合には、同様の計算を実施することができる。歩留りは、この許容される領域に含まれるドーズ／フォーカス値の割合である。したがって、線とスペースのそれぞれの組合せごとに、歩留り数を計算することができる。リソグラフィ・プロセス窓は、使用するジオメトリに依存するため、図５に示すような歩留り曲線が得られる。見て分かるとおり、分離されたスペースに対する歩留りは、分離された線に対する歩留りよりも劇的に低下する。これらの曲線は、プロセス窓情報ならびに露光ツールのドーズおよびフォーカスに対するプロセス制御の仮定を使用して導き出すことができる。修正メリット関数として、本発明に基づく説明したプロセスにおいて、これを、線幅対スペース幅の組合せに関して最適な歩留りをテストすることができる。
【００３５】
本発明の原理に基づく修正メリット関数として使用することができる歩留りに基づく他のメリット関数の例を図６に示す。この例は図７に示すレイアウト配置に基づく。図７は、幅の広い金属線とそれらの間の狭幅のスペースとを含む図３に示したレイアウトの拡張を示す。ただしこのケースでは、第１の金属線のエッジ７３の近くにコンタクト７１が配置されている。サンプリング点１および関連サンプリング点２、３および４は、図３と同様に配置されている。歩留りに関するここでの追加の関心事は、接触抵抗を十分に低くするために十分なコンタクト・カバレージを達成することである。この例では、オーバレイなどの配置およびリソグラフィ制御情報を含むレベル間パラメータが、コンタクトおよび金属線の配置に含まれることが明らかである。コンタクト・カバレージの大きさと故障とに基づく、この例に対する修正メリット関数を得るための歩留り曲線は容易に作成することができる。
【００３６】
例えば、図３に関して説明した線幅／線スペース・メリット関数の他に、同じ変量を使用して、金属線エッジ７３とコンタクト７１の距離に基づくメリット関数を定義することができる。この場合の歩留り関数は、例えば、最低限必要な例えば５０％のコンタクト・カバレージをとり、オーバレイ許容に対してガウス分布を仮定することによって構築することができる。歩留りは、金属エッジ７３とコンタクトの中心との間の距離の関数となるであろう。
【００３７】
d_contact＝距離（金属エッジ〜コンタクトの中心）＋d_edge1。上式で、d_edge1は点７３のエッジ配置誤差である。オーバレイ性能は歩留り曲線（累積ガウス曲線）に変換される。
【００３８】
図６に、設計エッジ０に対するエッジ移動d_edge1に基づくこのような歩留り曲線を示す。コンタクト・カバレージが損なわれるので、あまりに大きな（負の方向の）エッジ移動は歩留りにかなりの影響を与えることが分かる。そのため、歩留り関数はスペースを広くするだろうが、追加のコンタクト・カバレージ要件が、スペースの拡張をかなり低減する。このようなメリット関数に対するテストを、あまりに大きな移動に対するセーフガードとして使用することもできる。エッジ配置誤差を唯一の入力変数として使用したさまざまな実施態様が可能である。さまざまな線幅およびスペース幅に対するこれまでの歩留り曲線は一般に、スペース幅の増大とともに増大する歩留りを示すことが分かる。図６の歩留り関数は、より小さいエッジ移動に対してより高い歩留りを示すため、この関数は、オリジナルのレイアウトを保持することに基礎を置く。したがって、全般的に最適化された解決策は、これらの対抗する歩留り関数間のトレードオフによって見いだされるだろう。
【００３９】
図８に、ゲート線が活性領域をまたぐごく一般的なレイアウト・パターンを示す。ここでの起こり得る故障は例えば、その下の基板の効果による反射機構に起因する。図示のとおり、ゲート７７は、その下の基板によって引き起こされる反射率の変動の影響を受ける可能性がある活性領域７９をまたいでいる。これによって、ゲート性能に影響を及ぼす望ましくない線幅の変動が生じる可能性がある。図から分かるとおり、ここでも、ゲートの線幅にわたって図３で使用したのと同じサンプリング・アプローチを使用することができる。したがって、それぞれのサンプリング点に対する変量には、ゲートのエッジ配置誤差および活性領域ＲＸのエッジまでの距離が含まれるであろう。このような条件に対する歩留り曲線を図９に示す。この構成では、活性領域と周囲の酸化物との間の境界に高さの差が存在すると考えられる。一般的なゲート・プロセスでは、この段差が、ゲート・リソグラフィ・プロセスの間、その上に反射防止材料およびレジストがコーティングされるゲート・スタックによってカバーされるだろう。使用される有機コーティングの平坦化特性は、活性領域と酸化物の間の境界からある距離でのゲートの反射ノッチングにつながる。この距離は、図９のｙ軸上にプロットされている。この配置の歩留りは、所望のゲート幅を、一般に非常に狭いある許容範囲内に維持する能力によって決定される。最適な歩留りを維持するためには、図９に示すように、エッジから約２００ｎｍの距離のところでゲート幅の反作用的拡張が必要である。
【００４０】
本発明の実施に含まれる諸ステップを実現する方法にはさまざまなものがある。その最も単純な形態では、既存のＯＰＣツールの単純な修正によって本発明を実施することができる。このような修正は、追加のサンプリング点をセットし、サンプリング位置ごとにこれらの追加のサンプリング点から変量を計算し、これらの変量を歩留りに基づくメリット関数と比較することを含むと思われる。さまざまな任意のメリット関数を使用することができる。そのいくつかの例については既に説明した。
【００４１】
本発明の方法は、プログラム記憶装置に記憶されたコンピュータ・プログラムとして具体化することができることを理解されたい。このプログラム記憶装置は、光学、磁気特性および／またはエレクトロニクスを利用して本発明の方法ステップを実行する機械の構成要素として、当業者に周知のとおりに考案し、製造し、使用することができる。プログラム記憶装置には、磁気ディスクまたはディスケット、磁気テープ、光ディスク、リード・オンリー・メモリ（ＲＯＭ）、フロッピー（Ｒ）・ディスク、半導体チップなどが含まれる。ただしこれらに限定されるわけではない。周知のソース・コードの形態のコンピュータ可読プログラム・コード手段を使用して説明した方法を変換して、コンピュータ上で使用することができる。説明したプロセス・ステップおよび命令を含むコンピュータ・プログラムまたはソフトウェアを、例えば図１０に示した従来の任意のコンピュータに記憶することができる。コンピュータ８０は、プログラム記憶装置８２およびマイクロプロセッサ８４を含む。プログラム記憶装置８２には、本発明の方法を含むプログラム・コードと、設計またはレイアウト・マスク・パターン、予測ウェーハ・パターンなどのさまざまなフィーチャ・パターン、ウェーハ・パターンを予測するための数学モデルを作成する歩留り関数およびリソグラフィ・プロセス窓情報などの任意のデータベース情報とをインストールすることができる。
【００４２】
以上の説明から、本発明の好ましい実施形態に、その真の趣旨から逸脱することなくさまざまな修正および変更を加えることができることを理解されたい。この説明は単に例示を目的としたものであり、この説明を、本発明を限定するものと解釈してはならない。本発明の範囲は、前記請求項の記述によってのみ限定される。
【符号の説明】
【００４３】
３３ 金属線
３５ 金属線
３７ 金属線間の設計スペース
３９ 金属線の予測ウェーハ・パターン・イメージ・エッジ
４１ 金属線の予測ウェーハ・パターン・イメージ・エッジ
４３ 金属線の予測ウェーハ・パターン・イメージ・エッジ
４５ 金属線の予測ウェーハ・パターン・イメージ・エッジ
４７ 現在のマスク・エッジ
４９ 現在のマスク・エッジ
５１ 現在のマスク・エッジ
５３ 現在のマスク・エッジ
５５ 現在のサンプリング線
５７ サンプリング点
５９ 対応する設計パターン・イメージ上の点
６１ サンプリング点
６３ サンプリング点
６５ サンプリング点
７１ コンタクト
７３ 金属線エッジ
７７ ゲート
７９ 活性領域
８０ コンピュータ
８２ プログラム記憶装置
８４ マイクロプロセッサ
【図１】
0005970649.tif 000002
【図２】
0005970649.tif 000003
【図３】
0005970649.tif 000004
【図４】
0005970649.tif 000005
【図５】
0005970649.tif 000006
【図６】
0005970649.tif 000007
【図７】
0005970649.tif 000008
【図８】
0005970649.tif 000009
【図９】
0005970649.tif 000010
【図１０】
0005970649.tif 000011