(57)【特許請求の範囲】
【請求項１】
方法であって、
抵抗変化型メモリセルを最初にプログラミングする前、及び、それとは別個の形成ステージにおいて、前記抵抗変化型メモリセルに電圧を印加すること、
前記電圧を介して前記抵抗変化型メモリセルに印加される形成電荷をモニタすること、及び
モニタされている前記電荷に基づいて前記電圧を調整すること
を備える方法。
【請求項２】
前記抵抗変化型メモリセルに電圧を印加することが、容量を有するコンデンサを充電すること、及び前記抵抗変化型メモリセルを介して前記コンデンサを放電させることを含み、前記形成電荷をモニタすることが、前記コンデンサの電圧の変化を測定することを含む、請求項１に記載の方法。
【請求項３】
前記電圧を調整することが、
前記モニタされる電荷が所定値よりも低い場合に前記電圧を上昇させることを含む、請求項１に記載の方法。
【請求項４】
前記電圧を調整することが、
前記モニタされる電荷が所定の予め決定された値よりも高い場合に前記電圧を低下させることを含む、請求項１に記載の方法。
【請求項５】
装置であって、
抵抗変化型メモリセル、
コンデンサ、
前記コンデンサに結合された第１の入力、基準電圧ノードに結合された第２の入力及び出力を有するコンパレータ、
前記コンデンサ及び前記抵抗変化型メモリセルに結合されたトランジスタ、及び
前記コンパレータの前記出力に結合された制御ロジックであって、前記コンパレータの前記出力に基づいて前記トランジスタのゲートに印加される電圧を調整して、前記抵抗変化型メモリセルを最初にプログラミングする前、及び、それとは別個の形成ステージにおいて、前記抵抗変化型メモリセルを形成するように構成された前記制御ロジック
を備えた装置。
【請求項６】
前記制御ロジックが、前記コンパレータの前記第１の入力の電圧が前記コンパレータの前記第２の入力の電圧よりも低くなることに応じて前記トランジスタの前記ゲートに印加される前記電圧を調整するように構成された、請求項５に記載の装置。
【請求項７】
前記コンパレータが第１のコンパレータを備え、前記基準電圧ノードが第１の基準電圧ノードを備え、前記コンデンサに結合された第１の入力、第２の基準電圧ノードに結合された第２の入力及び出力を有する第２のコンパレータを更に備え、前記第２のコンパレータの前記出力は前記制御ロジックに結合され、動作中に、前記第２の基準電圧ノードの電圧が前記第１の基準電圧ノードの電圧よりも低い、請求項５に記載の装置。
【請求項８】
前記制御ロジックが、前記第１のコンパレータの前記第１の入力の前記電圧が前記第１のコンパレータの前記第２の入力の前記電圧よりも低くなることに応じて前記トランジスタの前記ゲートに印加される前記電圧を第１のレベルに調整するように構成され、
前記制御ロジックが更に、前記第２のコンパレータの前記第１の入力の電圧が前記第２のコンパレータの前記第２の入力の電圧よりも低くなることに応じて前記トランジスタの前記ゲートに印加される前記電圧を第２のレベルに調整するように構成された、
請求項７に記載の装置。
【請求項９】
前記抵抗変化型メモリセルが、二元遷移金属酸化物材料、銅系材料あるいはカルコゲナイドを含む抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）セルを備える、請求項５に記載の装置。
【請求項１０】
前記トランジスタがソースフォロワ構成で構成された、請求項５に記載の装置。
【請求項１１】
前記コンデンサが１００フェムトファラドから１ナノファラドの範囲の容量を有する、請求項５に記載の装置。
【請求項１２】
前記コンデンサに結合されたスイッチを更に備え、該スイッチが更に前記制御ロジックに結合され、さらに、
前記制御ロジックが、前記コンデンサの充電を開始及び終了するよう前記スイッチを動作させるように構成された、請求項５に記載の装置。
【請求項１３】
装置であって、
抵抗変化型メモリセル、
コンデンサ、
前記抵抗変化型メモリセル及び前記コンデンサに結合されたトランジスタ、
前記コンデンサに結合され、前記コンデンサの電圧に基づく出力を有するアナログ−デジタルコンバータ（ＡＤＣ）、及び
前記ＡＤＣの出力に結合された制御ロジックであって、前記トランジスタのゲートに印加される電圧を前記ＡＤＣの出力に基づいて調整して、前記抵抗変化型メモリセルを最初にプログラミングする前、及び、それとは別個の形成ステージにおいて、前記抵抗変化型メモリセルを形成するように構成された前記制御ロジック
を備えた装置。
【請求項１４】
前記制御ロジックが、前記コンデンサの前記電圧が第１のレベルに達したことを前記ＡＤＣの出力が示したことに応じて前記トランジスタの前記ゲートに印加される前記電圧を調整するように構成された、請求項１３に記載の装置。
【請求項１５】
前記電圧を調整するように構成された前記制御ロジックが、前記トランジスタの前記ゲートに印加される前記電圧を低減するように構成された前記制御ロジックを備える、請求項１４に記載の装置。
【請求項１６】
前記制御ロジックが、前記コンデンサの前記電圧が第２のレベルに達したことを前記ＡＤＣの出力が示したことに応じて前記トランジスタの前記ゲートに印加される前記電圧を調整するように構成された、請求項１４に記載の装置。
【請求項１７】
前記抵抗変化型メモリセルが、二元遷移金属酸化物材料、銅系材料あるいはカルコゲナイドを含む抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）セルを含む、請求項１３に記載の装置。
【請求項１８】
前記トランジスタがソースフォロワ構成で構成された、請求項１３に記載の装置。
【請求項１９】
装置であって、
コンデンサと前記制御ロジックに結合された前記スイッチを更に備え、
前記制御ロジックが、前記コンデンサの充電を開始及び終了するよう前記スイッチを動作させるように構成された、請求項１３に記載の装置。
【請求項２０】
コンデンサを充電すること、
充電された前記コンデンサを、抵抗変化型メモリセルを最初にプログラミングする前、及び、それとは別個の形成ステージにおいて、前記抵抗変化型メモリセルに結合すること、
充電された前記コンデンサを前記抵抗変化型メモリセルに結合することに応じて前記メモリセルに印加される形成電荷をモニタすること、及び
前記モニタすることに応じて前記充電されたコンデンサを前記抵抗変化型メモリセルから切り離すこと
を備える方法。
【請求項２１】
前記モニタされた電荷に基づいて前記コンデンサの前記充電を制御することを更に含む、請求項２０に記載の方法。
【請求項２２】
方法であって、
コンデンサを充電すること、
抵抗変化型メモリセルを最初にプログラミングする前、及び、それとは別個の形成ステージにおいて、前記抵抗変化型メモリセルに結合されたトランジスタを介して前記コンデンサを放電すること、
前記抵抗変化型メモリセルに放電された電荷をモニタすること、及び
前記抵抗変化型メモリセルを形成するのに前記電荷が充分かを判定すること
を備える方法。
【請求項２３】
コンデンサを充電することが、
前記コンデンサを電圧源に所定時間にわたって結合すること、及び
前記所定時間後に前記コンデンサを前記電圧源から切り離すこと
を含む、請求項２２に記載の方法。
【請求項２４】
前記抵抗変化型メモリセルを形成するのに前記電荷が充分であると判定したことに応じて前記抵抗変化型メモリセルを前記コンデンサから切り離すことを更に含む、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１３年２月２０日出願の米国特許出願番号第１３／７７２，０５６号の優先権の利益を主張し、その全体が参照として本明細書に取り込まれる。
【背景技術】
【０００２】
コンピュータ及び他の電子製品などの装置（例えば、デジタルテレビ、デジタルカメラ、携帯電話、タブレット、ゲーム機器、ｅリーダなど）は、情報を記憶するメモリセル付きのメモリ装置を有することが多い。メモリ装置によっては、電源が投入されていないときでさえも情報を記憶する不揮発性セルを含むことがある。
【図面の簡単な説明】
【０００３】
【図１】一実施形態における抵抗変化型ランダムアクセスメモリセルを形成する回路を示す。
【図２Ａ】他の実施形態における抵抗変化型メモリセルを形成する回路を示す。
【図２Ｂ】図２Ａの回路の実施形態の動作を示すタイミング図である。
【図３】メモリセルをプログラムする複数のコンパレータを利用する回路を示す。
【図４】アナログ−デジタルコンバータを用いる他の形成装置の実施形態の説明図である。
【発明を実施するための形態】
【０００４】
不揮発性メモリの一般的な形態として、フラッシュメモリ、ＥＰＲＯＭ（ｅｒａｓａｂｌｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ−ｅｒａｓａｂｌｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）などがある。メモリセルを形成するのに新しい技術を用いる抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）と呼ばれる不揮発性メモリの比較的新しい形態が開発されてきた。
【０００５】
ＲＲＡＭでは、誘電体が、比較的高い電圧を印加することによってフィラメントの生成を介して導電するように構成される。ＲＲＡＭを作製するのに使用される材料は、これらに限定されないが、二元遷移金属酸化物系材料、銅系材料及びカルコゲナイドを含む。
【０００６】
ＲＲＡＭメモリセルを形成またはプログラムするために、メモリセルはオン状態とされ、所定の電圧が所定の時間にわたって印加される。ＲＲＡＭメモリセルを形成する従来の方法は、固定電圧を設定時間にわたって各メモリセルに印加するオープンループ制御を用いていた。標準的な電圧は、使用される材料、厚さを含む局所的なばらつき、ビットライン／ワードラインの抵抗、行及びビットラインドライバの差などに応じて、メモリセルを形成するのに約３〜約５ボルトの範囲であり、メモリセルをプログラムするのに約２〜約３ボルトである。通常の形成時間は、１０〜１００ナノ秒の範囲である。この値も、セルを形成するのに使用される材料によって変動する。ＲＲＡＭメモリセルを形成することは、メモリセルを初めてプログラムすることとして考えられる。
【０００７】
しかし、上記技術は、各ＲＲＡＭメモリセルを同様に扱うために最適ではないことがある。実際に、各セルはわずかに異なる。
【０００８】
あるセルは、メモリセルを形成するのにより大きな電圧または電荷を必要とする。あるセルは、より小さい電圧または電荷を必要とする。固定値の電圧及び時間を用いると、必要以上の電力が使用される場合に電力消費が過多となり得る。過多な電力の使用はＲＲＡＭメモリセルの寿命に悪影響を与えてしまう。
【０００９】
逆に、同一固定値の電圧及び時間は、あるＲＲＡＭメモリセルを形成するのには充分でないことがある。不充分な電力を用いると、不良なＲＲＡＭメモリセルがもたらされてしまう。
【００１０】
図１に、適応的手法を用いてＲＲＡＭメモリセルを形成する発明の実施形態の概略を示す。メモリセルを形成するのに使用される全電荷がモニタされる。図１では、メモリセル１１０が形成されようとしている。説明の明瞭化のため、メモリセル１１０に結合され得る他の構成要素、例えば、他のメモリセル、読取り／書込みライン、電源などは図示されていない。ただし、メモリセルを動作させる必要がある通常の結合要素が種々の実施形態において存在するであろうことが理解される。
【００１１】
スイッチ１０２が閉成されると、電圧Ｖｉｎ１０１が用いられてコンデンサ１０４を充電する。コンデンサ１０４は、ディスクリート部品のコンデンサまたは寄生容量のいずれかであればよい。トランジスタ１０８は、ソースフォロワ構成で構成される。したがって、メモリセル１１０（Ｖｃｅｌｌ）での電圧は、以下のように計算される。
Ｖｃｅｌｌ＝Ｖｐｒｏｇ−Ｖｇｓ
ただし、Ｖｐｒｏｇはトランジスタ１０８のゲートの電圧であり、Ｖｇｓは、トランジスタ１０８のゲートの電圧とトランジスタ１０８のソースの電圧の差であり、これはトランジスタ１０８に固有の特性である。
【００１２】
コンデンサ１０４を使用すると、メモリセル１１０を形成するのに使用される電荷を、（ノード１０５の）コンデンサの電圧Ｖｃａｐを測定することによって容易にモニタできるようになる。メモリセル１１０を形成するのに使用される電荷は、以下の式を用いて計算される。
Ｑｓｅｔ＝ΔＶｃａｐ×Ｃｒｅｆ
ただし、Ｃｒｅｆはコンデンサ１０４の容量であり、ΔＶｃａｐはノード１０５の電圧の変化であり、Ｑｓｅｔはメモリセル１１０に印加される全電荷である。
【００１３】
適切な手法によって、メモリセル１１０を形成するプロセスがモニタされる。その後、メモリセル１１０を形成するのに使用されている電圧が、メモリセル１１０の特性を考慮するように動的に調整される（例えば、変化させられる）。例えば、メモリセル１１０が非常に遅く電荷を消費しており（例えば、所定時間後に、モニタされる電荷が所定の（例えば、予め決定された）値よりも低く）、それによりメモリセル１１０を非常に遅く形成している場合には、メモリセル１１０がより高い速度で電荷を消費するようにＶｐｒｏｇが上昇される。同様に、メモリセル１１０が電荷を非常に速く消費している場合には、それによりメモリセル１１０を非常に速く形成し得るので、メモリセル１１０がより低い速度で電荷を消費するようにＶｐｒｏｇが低減される。
【００１４】
メモリセルの充電をモニタ及び制御するのに用いることができるいくつかの手法がある。電圧Ｖｃａｐをモニタするのにコンパレータを用いることを示す実施形態を図２Ａに示す。電圧Ｖｉｎ２０１、事前充電スイッチ２０２、電圧Ｖｃａｐ２０５、コンデンサ２０４、トランジスタ２０８、電圧Ｖｐｒｏｇ２０６及びメモリセル２１０は、同様に符号が付された図１に示す要素と同様の役割を担う。
【００１５】
コンパレータ２３０がコンデンサ２０４に結合される。コンパレータ２３０は２つの入力：正入力２３２及び負入力２３４を有する。基準電圧Ｖｒｅｆ２２０が、基準電圧ノードで負入力２３４に結合される。コンパレータ２３０はまた、出力２３６を有し、それは制御ロジック２４０に結合される。制御ロジック２４０は、電圧Ｖｐｒｏｇ２０６に結合された出力２４２及び事前充電スイッチ２０２に結合された出力２４４を有する。一実施形態では、Ｖｐｒｏｇ２０６は４〜６ボルトであり、Ｖｉｎ２０１は５〜７ボルトであり、Ｖｒｅｆ２２０は３〜６ボルトである。コンデンサ２０４は、約１００フェムトファラド（ｆＦ）〜１ナノファラド（ｎＦ）の範囲であればよい。
【００１６】
コンパレータ２３０は、電圧Ｖｃａｐ２０５が電圧Ｖｒｅｆ２２０を下回ると出力２３６が反転されるように構成される。制御ロジック２４０は、出力２３６が反転されると、電圧Ｖｐｒｏｇ２０６を低下させる（実施形態によっては、オフすることも含む）ように構成される。他の実施形態では、制御ロジック２４０は、電圧、電荷またはタイミングに関する所定のモニタ状況において電圧Ｖｐｒｏｇ２０６を上昇させるように構成される。
【００１７】
図２Ｂは、図２Ａの回路の実施形態についての可能な動作手法を示すタイミング図である。グラフ２５０は、高い値をオン、低い値をオフとして、事前充電スイッチ２０２のオン／オフ状態を示す。グラフ２６０はＶｃａｐ２０５の電圧を示す。グラフ２７０はコンパレータ２３０の出力２３６を示す。グラフ２８０は、制御ロジック２４０によって制御されるＶｐｒｏｇ２０６の電圧を示す。グラフ２９０は、メモリセル２１０の電圧を示す。グラフ２５０、２６０、２７０、２８０及び２９０の各々は、増加する時間に対してプロットされる。
【００１８】
図２Ｂのグラフ２５０、２６０、２７０、２８０及び２９０の左側において、全てのレベルはローである。事前充電スイッチ２０２がオンされると（グラフ２５０の振幅がハイレベルに動くことによって表される）、コンデンサ２０４が充電を開始し、これはグラフ２６０に示す増加する電圧Ｖｃａｐ２０５によって示される。所定時間後に、事前充電スイッチ２０２がオフされる（グラフ２５０の振幅がハイレベルからローレベルに動くことによって表される）。その間、グラフ２７０に示すように、電圧Ｖｃａｐが電圧Ｖｒｅｆ２２０よりも高くなるとコンパレータ２３０の出力２３６がハイとなる。メモリセルを形成するプロセスを開始する時間になると、グラフ２８０に示すように、電圧Ｖｐｒｏｇがハイレベルに設定される。グラフ２６０から分かるように、Ｖｐｒｏｇをハイに設定することに応じて、コンデンサ２０４は放電を開始し、電圧Ｖｃａｐが低下し始める。電圧Ｖｃａｐが電圧Ｖｒｅｆよりも低くなると、グラフ２７０から分かるように、コンパレータ２３０の出力２３６はローとなる。これによって、グラフ２８０から分かるように、制御ロジック２４０は電圧Ｖｐｒｏｇをオフすることになる（例えば、Ｖｐｒｏｇの値をゼロに低下させる）。これによってメモリセル２１０の電圧がゼロとなり、したがってＲＲＡＭメモリセルを形成するプロセスが完了する。
【００１９】
上述したように、コンパレータ２３０を用いてコンデンサ２０４の電圧をモニタすることによって、メモリセル２１０に流れ込む電荷がモニタされる。図２Ａ及び２Ｂに示す実施形態では、コンパレータ２３０は、本質的に、メモリセル２１０を形成するプロセスをモニタしている。メモリセル２１０が所望よりも速く形成している場合、コンデンサ２０４はより速く放電し、これによりＶｐｒｏｇが早くオフされる。メモリセル２１０が所望よりも遅く形成している場合、コンデンサ２０４はより遅く放電し、これによりＶｐｒｏｇが後にオフされるので、メモリセル２１０はより長時間にわたって電荷に曝される。
【００２０】
プログラミング回路の他の実施形態を図３に示す。電圧Ｖｉｎ３０１、事前充電スイッチ３０２、電圧Ｖｃａｐ３０５、コンデンサ３０４、トランジスタ３０８、電圧Ｖｐｒｏｇ３０６及びメモリセル３１０は、同様に符号が付された図１及び２Ａに示す要素と同様の役割を担う。
【００２１】
ここで、コンデンサ３０４は、３個のコンパレータ３６０、３７０及び３８０の正入力に結合される。３個のコンパレータ３６０、３７０及び３８０の各々の負入力は、異なる基準電圧Ｖｒｅｆ１３６２、Ｖｒｅｆ２３７２及びＶｒｅｆ３３８２にそれぞれ結合される。したがって、電圧Ｖｒｅｆ１３６２はコンパレータ３６０の負入力に結合され、電圧Ｖｒｅｆ２３７２はコンパレータ３７０の負入力に結合され、電圧Ｖｒｅｆ３３８２はコンパレータ３８０の負入力に結合される。
【００２２】
コンパレータ３６０、３７０及び３８０の各々は出力を有する。コンパレータ３６０は（Ｖｔｒｉｐ１が付された）出力３６６を有する。コンパレータ３７０は（Ｖｔｒｉｐ２が付された）出力３７６を有する。コンパレータ３８０は（Ｖｔｒｉｐ３が付された）出力３８６を有する。コンパレータ３６０、３７０及び３８０の各々の出力は制御ロジック３４０に結合される。制御ロジック３４０は２つの出力３４２及び３４４を有する。出力３４２はＶｐｒｏｇ３０６に結合され、出力３４４は事前充電スイッチ３０２に結合される。
【００２３】
３個のコンパレータの使用によって電圧Ｖｐｒｏｇの微調整が可能となる。一実施形態では、Ｖｒｅｆ１はＶｒｅｆ２よりも大きく、Ｖｒｅｆ２はＶｒｅｆ３よりも大きい。一実施形態では、Ｖｒｅｆ１＝Ｖｉｎ−０．５Ｖ、Ｖｒｅｆ２＝Ｖｉｎ−１Ｖ、Ｖｒｅｆ３＝Ｖｉｎ−１．５Ｖである。他の実施形態では他の電圧が用いられてもよい。このような構成によってコンパレータ３６０が最初に活性化し、出力３６６が最初に変化することになり、その後の時間に出力３７６及び出力３８６が続く。いくつもの異なる使用がこの動作から構成され得る。
【００２４】
一実施形態では、Ｖｐｒｏｇのレベルは、図２Ａに関して記載したような２レベル（実質的にオン及びオフ、または論理「０」及び論理「１」に等しい）を単に有するのではなく、３レベル−−各異なるコンパレータが値を変えた状態でトリガされる−−を有していてもよい。例えば、メモリセル３１０の形成を開始するための電圧Ｖｐｒｏｇが第１のレベルに設定される。コンパレータ３６０が値を変化させた後（電圧Ｖｃａｐ３０５が第１のレベルに落ちたことを示す）、メモリセル３１０の形成速度を制御するための電圧Ｖｐｒｏｇが第２の値に設定される。この第２の値は第１の値よりも高いこともあれば低いこともある。コンパレータ３７０が値を変化させた後（電圧Ｖｃａｐ３０５が第２のレベルに落ちたことを示す）、電圧Ｖｐｒｏｇが第３の値に設定される。ここでも、第３の値は、第１または第２の値のいずれかよりも高い、または低いいずれかの値となる。
【００２５】
コンパレータ３８０が値を変化させた後（電圧Ｖｃａｐ３０５が第３のレベルに落ちたことを示す）、電圧Ｖｐｒｏｇは、トランジスタ３０８をオフする値に設定され、メモリセル３１０を形成する動作を中止する。
【００２６】
一実施形態では、電圧Ｖｐｒｏｇの第３の値は電圧Ｖｐｒｏｇの第２の値よりも高く、同様に電圧Ｖｐｒｏｇの第２の値は電圧Ｖｐｒｏｇの第１の値よりも高い。なお、メモリセル３１０を生成するのに使用される様々な材料によって、他の実施形態で使用される電圧Ｖｐｒｏｇ３１０は異なる値となることが分かる。また、３個のコンパレータの使用を図３に示すが、この実施形態は、所望の解像度に応じて、３個よりも少ない、または３個よりも多い他のコンパレータ数に拡張可能であることが分かる。
【００２７】
メモリセルを形成する装置の他の実施形態を図４に示す。電圧Ｖｉｎ４０１、事前充電スイッチ４０２、電圧Ｖｃａｐ４０５、コンデンサ４０４、トランジスタ４０８、電圧Ｖｐｒｏｇ４０６及びメモリセル４１０は、同様に符号が付された図１、２Ａ及び３に示す要素と同様の役割を担う。アナログ−デジタルコンバータ（ＡＤＣ）４６０がコンデンサ４０４に結合される。ＡＤＣ４６０は制御ロジック４４０に結合され、制御ロジック４４０は同様に事前充電スイッチ４０２及び電圧Ｖｐｒｏｇ４０６に結合される。
【００２８】
ＡＤＣ４６０を用いることによって、制御ロジック４４０の動作に対して精密な調整を行うことが可能となる。特に、ＡＤＣ４６０は、一般に、図３に示すもののような複数のコンパレータの手法よりも細かい解像度を有する。したがって、制御ロジック４４０は、電圧Ｖｐｒｏｇ４０６、及びＡＤＣ４６０によって与えられる値に基づいて事前充電スイッチ４０２の動作を調整するように構成される。図３に関して説明したように、電圧Ｖｐｒｏｇ４０６の値を変化させる多数の可能な方法があり、この場合では、ＡＤＣ４６０の出力に基づく。
【００２９】
例えば、電圧Ｖｐｒｏｇ４０６は、ＡＤＣ４６０が電圧Ｖｃａｐ４０５の低下を検知するのに従って連続的に上昇するものであってもよい。あるいは、電圧Ｖｐｒｏｇ４０６は、ＡＤＣ４６０が電圧Ｖｃａｐ４０５の低下を検知するのに従って連続的に低下するものであってもよい。あるいは、電圧Ｖｐｒｏｇ４０６は、ＡＤＣ４６０が電圧Ｖｃａｐ４０５の低下を検知するのに従って上方及び下方の双方に変化してもよい。
【００３０】
さらに、時間の変数が制御ロジック４４０で使用されてもよい。例えば、制御ロジック４４０は、メモリセル４１０の形成が所望よりも長い時間を要していることを制御ロジック４４０内部のタイマの使用によって（例えば、電圧Ｖｃａｐ４０５が所定時間においてあるべき電圧よりも高いことを検知することによって）検知した場合、電圧Ｖｐｒｏｇ４０６を、そうならないような電圧よりも高い電圧に上昇させる。制御ロジック４４０は、メモリセル４１０のプログラミングが所望よりも短い時間しか要していないことを検知した場合、電圧Ｖｐｒｏｇ４０６を、そうならないような電圧よりも低い電圧に低下させる。
【００３１】
これらの装置の説明は、種々の実施形態の構造の一般的理解を与えることを意図するものであり、ここに記載される構造を利用し得る装置の全ての要素及び特徴の完全な記載を与えることを意図するものではない。
【００３２】
上記の構成要素のいずれも、ソフトウェアを介したシミュレーションを含む多数のやり方で実施されることができる。したがって、上述した装置は全て、複数の「モジュール」（または単一の「モジュール」）として本明細書に特徴付けられることができる。そのようなモジュールは、装置の設計者によって望まれるように、そして種々の実施形態の特定の実施のために適宜に、ハードウェア回路、単一及び／または複数プロセッサの回路、メモリ回路、ソフトウェアプログラムモジュール及びオブジェクト及び／またはファームウェア並びにこれらの組合せを含み、またはこれらに含まれることができる。例えば、そのようなモジュールは、ソフトウェア電気信号シミュレーションパッケージ、電力使用及び分散シミュレーションパッケージ、容量−インダクタンスシミュレーションパッケージ、電力／放熱シミュレーションパッケージ、信号送信−受信シミュレーションパッケージ並びに／または種々の可能な実施形態の動作を操作若しくはシミュレーションするのに使用されるソフトウェア及びハードウェアの組合せといったシステム動作シミュレーションパッケージに含まれていてもよい。
【００３３】
種々の実施形態の装置は、高速コンピュータ、通信及び信号処理回路、単一または複数プロセッサのモジュール、単一または複数の組込みプロセッサ、マルチコアプロセッサ、データスイッチ、及びマルチレイヤのマルチチップモジュールを含む特定用途向けモジュールなどにおいて使用される電子回路を含み、またはこれらに含まれていてもよい。そのような装置は、テレビ、携帯電話、パーソナルコンピュータ（例えば、ラップトップコンピュータ、デスクトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータなど）、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレーヤ（例えば、ＭＰ３（Ｍｏｔｉｏｎ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ，  Ａｕｄｉｏ  Ｌａｙｅｒ  ３）プレーヤ）、乗物、医療装置（例えば、心臓モニタ、血圧モニタなど）、セットトップボックスなどといった様々な電子システム内の部分構成要素として更に含まれていてもよい。
【００３４】
図１から図４を参照して上述した実施形態は、メモリセルに電圧を印加すること、その電圧を介してメモリセルに印加される形成電荷をモニタすること、及びモニタされている電圧に基づいてその電圧を調整することを含むメモリセル形成方法を含む。
【００３５】
電圧をメモリセルに印加することは、容量を有するコンデンサを充電すること、及びメモリセルを介してコンデンサを放電させることを含む。形成電荷をモニタすることは、コンデンサの電圧の変化を測定することを含む。電圧を調整することは、モニタされる電荷が所定値よりも低い場合に電圧を上昇させることを含む。第１の電圧を調整することは、モニタされる電荷が所定の予め決定された値よりも高い場合に電圧を低下させることを含む。
【００３６】
装置は、メモリセル、コンデンサ、コンデンサに結合された第１の入力、基準電圧ノードに結合された第２の入力及び出力を有するコンパレータ、コンデンサ及びメモリセルに結合されたトランジスタ、並びにコンパレータの出力に結合された制御ロジックを備える。制御ロジックは、コンパレータの出力に基づいてトランジスタのゲートに印加される電圧を調整してメモリセルを形成するように構成されていてもよい。
【００３７】
制御ロジックは、第１のコンパレータの第１の入力の電圧が第１のコンパレータの第２の入力の電圧よりも低くなることに応じてトランジスタのゲートに印加される電圧を調整するように構成されていればよい。
【００３８】
コンパレータは第１のコンパレータを備え、基準電圧ノードは第１の基準電圧ノードを備える。コンデンサに結合された第１の入力、第２の基準電圧ノードに結合された第２の入力及び出力を有する第２のコンパレータがある。第２のコンパレータの出力は制御ロジックに結合される。動作中に、第２の基準電圧ノードの電圧は第１の基準電圧ノードの電圧よりも低い。
【００３９】
制御ロジックは、第１のコンパレータの第１の入力の電圧が第１のコンパレータの第２の入力の電圧よりも低くなることに応じてトランジスタのゲートに印加される電圧を第１のレベルに調整するように構成されていてもよい。制御ロジックは更に、第２のコンパレータの第１の入力の電圧が第２のコンパレータの第２の入力の電圧よりも低くなることに応じてトランジスタのゲートに印加される電圧を第２のレベルに調整するように構成されていてもよい。
【００４０】
ある実施形態では、メモリセルは抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）セルを備えてもよい。
【００４１】
ある実施形態では、コンデンサは１００フェムトファラドから１ナノファラドの範囲の容量を有する。
【００４２】
ある実施形態では、トランジスタはソースフォロワ構成で構成される。
【００４３】
ある実施形態では、コンデンサに結合されたスイッチがあり、スイッチは更に制御ロジックに結合される。制御ロジックは、コンデンサの充電を開始及び終了するようスイッチを動作させるように構成される。
【００４４】
ある実施形態では、装置は、メモリセル、コンデンサ、メモリセル及びコンデンサに結合されたトランジスタ、コンデンサに結合されてコンデンサの電圧に基づく出力を有するアナログ−デジタルコンバータ（ＡＤＣ）、並びにＡＤＣの出力に結合された制御ロジックを備える。制御ロジックは、トランジスタのゲートに印加される電圧をＡＤＣの出力に基づいて調整してメモリセルを形成するように構成される。
【００４５】
制御ロジックは、コンデンサの電圧が第１のレベルに達したことをＡＤＣの出力が示したことに応じてトランジスタのゲートに印加される電圧を調整するように構成される。
【００４６】
ある実施形態では、電圧を調整するように構成された制御ロジックは、トランジスタのゲートに印加される電圧を低減するように構成された制御ロジックを備える。
【００４７】
ある実施形態では、制御ロジックは、コンデンサの電圧が第２のレベルに達したことをＡＤＣの出力が示したことに応じてトランジスタのゲートに印加される電圧を調整するように構成される。
【００４８】
ある実施形態では、メモリセルは抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）セルを備える。
【００４９】
ある実施形態では、トランジスタはソースフォロワ構成で構成される。ある実施形態では、コンデンサに結合されたスイッチがある。スイッチは更に制御ロジックに結合される。制御ロジックは、コンデンサの充電を開始及び終了するようスイッチを動作させるように構成される。
【００５０】
ある実施形態では、メモリセルの形成方法は、コンデンサを充電すること、充電されたコンデンサをメモリセルに結合すること、充電されたコンデンサをメモリセルに結合することに応じてメモリセルに印加される形成電荷をモニタすること、及びモニタすることに応じて充電されたコンデンサをメモリセルから切り離すことを含む。ある実施形態では、方法は、モニタされた電荷に基づいてコンデンサの充電を制御することを含む。
【００５１】
ある実施形態では、メモリセルの形成方法は、コンデンサを充電すること、メモリセルに結合されたトランジスタを介してコンデンサを放電すること、メモリセルに放電された電荷をモニタすること、及びメモリセルを形成するのに電荷が充分かを判定することを含む。
【００５２】
ある実施形態では、コンデンサを充電することは、コンデンサを電圧源に所定時間にわたって結合すること、及び所定時間後にコンデンサを電圧源から切り離すことを含む。
【００５３】
ある実施形態では、方法は、メモリセルを形成するのに電荷が充分であると判定したことに応じてメモリセルをコンデンサから切り離すことを更に含む。
【００５４】
まとめると、本発明の種々の実施形態が実施されると、ＲＲＡＭセルを有するメモリ装置の動作がより効率的となり、長寿命化される。結果として、顧客満足度が増加することになる。
【００５５】
上記説明及び図面は、当業者が本発明の実施形態を実施することができるように本発明のいくつかの実施形態を示す。他の実施形態は、構造的な、論理的な、電気的な、プロセスの、及び他の変更を含み得る。実施例は、可能なバリエーションを単に代表するに過ぎない。いくつかの実施形態の部分及び構成は、他の実施形態のものに含まれ、または代替され得る。上記説明を読み、理解すれば、多くの他の実施形態が当業者には明らかなものとなる。
【００５６】
本開示の要約は、読者が直ちに技術的開示の性質を確認することを可能とする要約を要件とする３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠するように提供されている。要約は、それが特許請求の範囲を解釈または限定するのに使用されないとの理解のもとに提出される。さらに、上記の詳細な説明において、本開示の合理化のために種々の構成が単一の実施形態に併合されることが分かる。この開示の方法は、請求項に記載される実施形態が各請求項に明示的に記載されるよりも多くの構成を必要とする意図を反映するものとして解釈されるべきではない。逆に、以降の特許請求の範囲が反映するように、発明の主題は、開示された単一の実施形態の全ての構成よりも少ないものである。したがって、以降の特許請求の範囲は、各請求項が個別の実施形態としてそれ自体が成立する状態で、詳細な説明中に取り込まれている。
【要約】メモリセルを形成する装置及び方法が開示される。その一方法において、抵抗変化型ＲＡＭ（ＲＲＡＭ）メモリセルなどのメモリセルに印加される形成電荷がモニタされてセルの形成の進行を判定する。セルが非常に遅く電荷を消費している場合には、より高い電圧が印加される。セルが非常に速く電荷を消費している場合には、より低い電圧が印加される。コンデンサを所定レベルに充電してからセルを介したコンデンサの放電速度をモニタすることによって電荷がモニタされる。モニタリングは、コンパレータを用いて電荷を測定することができる。モニタリングはまた、アナログ−デジタルコンバータを用いてモニタリングを実行することもできる。
【選択図】図１【図２Ｂ】
0005925977.tif 000002
【図１】
0005925977.tif 000003
【図２Ａ】
0005925977.tif 000004
【図３】
0005925977.tif 000005
【図４】
0005925977.tif 000006