(57)【特許請求の範囲】
【請求項１】
ＤＡ変換回路を有するＤＡ変換装置であって、
入力されたデジタル信号から補正値を減算する減算手段と、
前記減算手段により減算されたデジタル信号を受けて、その受けたデジタル信号をアナログ信号に変換するＤＡ変換回路と、
前記入力されたデジタル信号が前記減算手段を経ずに前記ＤＡ変換回路に出力されたとした場合に、その入力されたデジタル信号に応じて前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分を、前記ＤＡ変換回路内のアナログ要素の成分に基づいて得られる前記入力されたデジタル信号に応じた歪の補正関数を用いて補正値として前記減算手段に出力する補正値出力手段とを備え、
前記ＤＡ変換回路内のアナログ要素の成分は、接続される所定電源までの配線抵抗成分、接続されるＧＮＤ電源までの配線抵抗成分、内部スイッチの抵抗成分、及び出力抵抗成分の少なくとも一つである
ことを特徴とするＤＡ変換装置。
【請求項２】
前記請求項１記載のＤＡ変換装置において、
前記補正値出力手段は、
前記歪の補正関数において本ＤＡ変換装置のデジタル信号の入力電圧範囲に相当する全入力区間を複数の入力区間に区切り、その各入力区間とその各入力区間毎に予め定めた前記歪の補正関数に基づく補正値との対応関係を記憶する記憶手段と、
前記入力されたデジタル信号を受け、その受けたデジタル信号の値に対応する補正値を前記記憶手段から読み出し、その読み出した補正値を前記減算手段に出力する非線形補正回路とを有する
ことを特徴とするＤＡ変換装置。
【請求項３】
前記請求項２記載のＤＡ変換装置において、
前記記憶手段には、
前記歪の補正関数が、入力されるデジタル信号の電圧範囲に応じて複数記憶されている
ことを特徴とするＤＡ変換装置。
【請求項４】
前記請求項２記載のＤＡ変換装置において、
前記記憶手段は、
前記各入力区間とその各入力区間毎の補正値との対応関係を記憶するルックアップテーブルを有する
ことを特徴とするＤＡ変換装置。
【請求項５】
前記請求項２記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の全入力区間は、互いに等間隔の複数の入力区間に区切られている
ことを特徴とするＤＡ変換装置。
【請求項６】
前記請求項２記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の各入力区間では、
歪の補正関数の変化が大きい入力区間は細かく、歪の補正関数の変化が小さい入力区間は広く区分されている
ことを特徴とするＤＡ変換装置。
【請求項７】
前記請求項５又は６記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の最大歪点及び最小歪点で、前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分が０値近傍になるように、補正値が決定されている
ことを特徴とするＤＡ変換装置。
【請求項８】
前記請求項５又は６記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の最大歪点及び最小歪点で、前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分が０値になるように、補正値が決定されている
ことを特徴とするＤＡ変換装置。
【請求項９】
前記請求項２記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の全入力区間は、前記歪の補正関数の歪の変化量が互いに等しい複数の入力区間に区切られている
ことを特徴とするＤＡ変換装置。
【請求項１０】
前記請求項９記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の最大歪点及び最小歪点で、前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分が０値近傍になるように、補正値が決定されている
ことを特徴とするＤＡ変換装置。
【請求項１１】
前記請求項９記載のＤＡ変換装置において、
前記記憶手段での前記歪の補正関数の最大歪点及び最小歪点で、前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分が０値になるように、補正値が決定されている
ことを特徴とするＤＡ変換装置。
【請求項１２】
前記請求項１記載のＤＡ変換装置において、
前記補正値出力手段は、
前記入力されたデジタル信号を受け、この受けたデジタル信号及び前記歪の補正関数に基づいて、前記減算手段に出力する補正値を演算する演算手段により構成される
ことを特徴とするＤＡ変換装置。
【請求項１３】
前記請求項１２記載のＤＡ変換装置において、
前記演算手段は、
使用する前記歪の補正関数を、入力されるデジタル信号の電圧範囲に応じて切り換える
ことを特徴とするＤＡ変換装置。
【請求項１４】
前記請求項１記載のＤＡ変換装置を備え、前記ＤＡ変換装置でアナログ信号に変換された音声信号を処理の信号処理回路を経てスピーカから出力する
ことを特徴とする音声システム。
【請求項１５】
前記請求項１記載のＤＡ変換装置であって、
前記入力されたデジタル信号のサンプリング周波数をｎ倍（ｎ≧２）にするデジタルフィルタと、
前記デジタルフィルタの出力を入力とし、語長制限と共にノイズの周波数特性を所定の特性に変化させるノイズシェーパと、
前記ノイズシェーパの出力を入力とし、この入力の値に対応した１ビット信号列に変換するデコーダと、
前記デコーダの出力をアナログ信号に変換する１ビットＤＡ変換器列と、
前記１ビットＤＡ変換器列の出力を総合するアナログ加算器とを備え、
前記デコーダの出力を、前記ノイズシェーパの出力の値に応じた数の１ビット信号が巡回するような出力とした
ことを特徴とするＤＡ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号をアナログ信号に変換するＤＡ（デジタル／アナログ）変換装置に関するものである。
【背景技術】
【０００２】
本出願人は、ＤＡ変換装置の一つとして、例えば特許文献１や非特許文献１において、デジタル入力信号のサンプリング周波数よりも高いサンプリング周波数でＤＡ変換を行うオーバーサンプリング型ＤＡ変換装置として、ノイズシェーパと、複数の１ビットＤＡ変換器からなる１ビットＤＡ変換器列とを用いて、高クロック周波数を必要とせず且つ各１ビットＤＡ変換器間の出力バラツキ精度を必要としないＤＡ変換装置を提案している。
【０００３】
ところで、前記のようなオーバーサンプリング型ＤＡ変換装置に限らず、全てのＤＡ変換装置では、ＤＡ変換装置のアナログ出力信号に含まれる歪成分を抑制することが望まれる。
【０００４】
そこで、従来、例えば特許文献２では、Ｄ級増幅器（スイッチングアンプ）を用いたオーバーサンプリング型ＤＡ変換装置において、Ｄ級増幅器（スイッチングアンプ）を駆動する信号の奇数次高調波歪を抑制する技術を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２８２２７７６号明細書
【特許文献２】国際公開２００８／０８１８８７号パンフレット
【非特許文献】
【０００６】
【非特許文献１】電子情報通信学会技術研究報告Ｖｏｌ．９４  Ｎｏ．１１６  ｐｐ．６３−７０（ＣＡＳ９４−９）１９９４年６月
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２記載のＤＡ変換装置では、Ｄ級増幅器を用いたＤＡ変換装置であって、その構成上、入力信号の周波数の奇数倍の奇数次高調波（３次、５次…高調波）しか発生せず、それ故、奇数次高調波歪しか補正できず、またＤ級増幅器を用いたＤＡ変換装置に限定されるという欠点がある。
【０００８】
本発明の目的は、Ｄ級増幅器を用いたＤＡ変換装置に限らない種々の構成のＤＡ変換装置を対象として、奇数次（３次、５次…）及び偶数次（２次、４次…）高調波からなる全ての整数次高調波を効果的に抑制して、低歪を実現することにある。
【０００９】
前記の目的を達成するため、本発明では、ＤＡ変換装置のアナログ出力信号が歪む原因として、ＤＡ変換器内のアナログ的要素、例えば、接続される所定電源やＧＮＤ電源に接続される配線の寄生抵抗成分や、複数個の内部スイッチのスイッチング特性などに着目し、このＤＡ変換器内のアナログ的要素に起因して発生する高調波成分を抑制して、ＤＡ変換装置のアナログ出力信号に含まれる歪成分を少なくすることとして、前記ＤＡ変換器内のアナログ的要素に起因して生じる奇数次及び偶数次の高周波歪みに関するデジタル補正値を予め入力デジタル信号から減算し、デジタル補正して逆歪をかけ、これにより歪みを改善することとする。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、請求項１記載の発明のＤＡ変換装置は、ＤＡ変換回路を有するＤＡ変換装置であって、入力されたデジタル信号から補正値を減算する減算手段と、前記減算手段により減算されたデジタル信号を受けて、その受けたデジタル信号をアナログ信号に変換するＤＡ変換回路と、前記入力されたデジタル信号が前記減算手段を経ずに前記ＤＡ変換回路に出力されたとした場合に、その入力されたデジタル信号に応じて前記ＤＡ変換回路から出力されるアナログ信号に含まれる歪成分を、前記ＤＡ変換回路内のアナログ要素の成分に基づいて得られる前記入力されたデジタル信号に応じた歪の補正関数を用いて補正値として前記減算手段に出力する補正値出力手段とを備え、前記ＤＡ変換回路内のアナログ要素の成分は、接続される所定電源までの配線抵抗成分、接続されるＧＮＤ電源までの配線抵抗成分、内部スイッチの抵抗成分、及び出力抵抗成分の少なくとも一つであることを特徴とする。
【００１１】
請求項２記載の発明は、前記請求項１記載のＤＡ変換装置において、前記補正値出力手段は、前記歪の補正関数において本ＤＡ変換装置のデジタル信号の入力電圧範囲に相当する全入力区間を複数の入力区間に区切り、その各入力区間とその各入力区間毎に予め定めた前記歪の補正関数に基づく補正値との対応関係を記憶する記憶手段と、前記入力されたデジタル信号を受け、その受けたデジタル信号の値に対応する補正値を前記記憶手段から読み出し、その読み出した補正値を前記減算手段に出力する非線形補正回路とを有することを特徴とする。
【００１２】
請求項１２記載の発明は、前記請求項１記載のＤＡ変換装置において、前記補正値出力手段は、前記入力されたデジタル信号を受け、この受けたデジタル信号及び前記歪の補正関数に基づいて、前記減算手段に出力する補正値を演算する演算手段により構成されることを特徴とする。
【００１３】
以上により、本発明では、ＤＡ変換回路では内部のアナログ的要素の非線形特性に起因して高調波が生じるものの、例えば、ＤＡ変換器の出力アナログ信号を周波数解析して得られる高調波成分の情報に基づいて得られる歪の補正関数を用いたり、ＤＡ変換回路内の内部スイッチの抵抗などのアナログ要素に基づいて得られる歪の補正関数を用いて、入力されたデジタル信号に応じてＤＡ変換回路から出力されるアナログ信号に含まれる歪成分を得て、この歪成分を補正値として、入力されたデジタル信号から減算してデジタル補正し、逆歪をかけるので、ＤＡ変換回路の非線形特性により生じる高次高調波による歪が効果的に抑制されることになる。
【発明の効果】
【００１４】
以上説明したように、本発明のＤＡ変換装置は、歪を悪化させるＤＡ変換回路におけるアナログ的要素、例えば、所定電源やＧＮＤ電源の寄生抵抗成分や内部スイッチのスイッチング特性などに起因して発生する高調波成分の影響を抑制して、低歪を実現できるという優れた効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明の第１の実施形態のＤＡ変換装置の全体構成を示すブロック図である。
【図２】図２は歪補正前のＤＡ変換装置のアナログ出力信号を周波数解析した結果の一例を示す図である。
【図３】図３はアナログ出力信号の周波数解析結果に基づいて算出した２次歪と３次歪に関する補正関数ｇ１（ｘ）を示す図である。
【図４】図４は同ＤＡ変換装置において歪の補正関数ｇ１（ｘ）を用いて歪補正を行った結果を示す図である。
【図５】図５は歪補正後のＤＡ変換装置のアナログ出力信号を周波数解析した結果の一例を示す図である。
【図６】図６はＤＡ変換装置の入力電圧使用範囲が制限される場合の歪の補正関数ｇ１１（ｘ）を示す図である。
【図７】図７は歪の補正関数ｇ１（ｘ）の横軸の入力区間を歪量の大きい入力区間ほど細かく区分した例を示す図である。
【図８】図８は歪の補正関数ｇ１（ｘ）の入力区間を歪量の変化分が各入力区間で等しいように区分した例を示す図である。
【図９】図９は歪の補正関数ｇ１（ｘ）での最大歪点及び最小歪点で出力アナログ信号に含まれる歪量が０値になるように入力区間を区分した例を示す図である。
【図１０】図１０は本発明の第２の実施形態のＤＡ変換装置の全体構成を示すブロック図である。
【図１１】図１１は同ＤＡ変換装置において歪の補正関数ｇ１（ｘ）を用いて歪補正を行った結果を示す図である。
【図１２】図１２は本発明の第３の実施形態の音声システムの全体概略構成を示すブロック図である。
【図１３】図１３は本発明の第４の実施形態の要部概略構成を示すブロック図である。
【図１４】図１４は本発明の第４の実施形態のＤＡ変換装置において歪の補正関数ｇ２（ｘ）を用いて歪補正を行った結果を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明のＤＡ変換装置の実施形態について、図面を参照しながら説明する。
【００１７】
（実施形態１）
図１は本発明の第１の実施形態のＤＡ変換装置の一例を示し、オーバーサンプリング型のＤＡ変換装置を示すブロック図である。
【００１８】
同図において、１０はデジタルフィルタであり、入力されたデジタル信号のサンプリング周波数をｎ倍（ｎ≧２）にする。１１はノイズシェーパであり、前記デジタルフィルタ１０からの出力を入力とし、語長制限と共にノイズの周波数特性を所定の特性に変化させる。また、１２はデコーダであって、前記ノイズシェーパ１１の出力を入力とし、この入力されたデジタル信号の値に対応した１ビット信号列に変換する。１３は複数個の１ビットＤＡ変換器を備えた１ビットＤＡ変換器列であって、前記デコーダ１２からの１ビット信号列をアナログ信号に変換する。１４はアナログ加算器であって、前記１ビットＤＡ変換器列１３の各１ビットＤＡ変換器の出力を総合する。
【００１９】
そして、１５はＤＡ変換回路であって、前記１ビットＤＡ変換器列１３と前記アナログ加算器１４とにより構成される。前記１ビットＤＡ変換器列１３は、第１のＤＡ変換器ＤＡＣ−１から第ｍのＤＡ変換器ＤＡＣ−ｍまでのｍ個の１ビットＤＡ変換器で構成される。ここで、ｍはＤＡ変換器の個数を示し、２以上の自然数である。また、前記アナログ加算器１４は、前記１ビットＤＡ変換器列１３から出力されるｍ個のアナログ信号を総合し、アナログ信号として出力する。
【００２０】
以上の構成により、図１のＤＡ変換装置は、デジタルフィルタ１０とノイズシェーパ１１により、サンプリング周波数ｆｓ（ＣＤの音声信号では４４．１ｋＨｚ）のデジタル入力信号を、例えば６４倍のオーバーサンプリング周波数６４・ｆｓ、１１（＝ｐ）レベルとした後、デコーダ１２でｍ個の１ビット信号とし、更にＤＡ変換回路１５でこのｍ個の１ビット信号をアナログ信号に変換するものであり、デジタル信号をより高いサンプリング周波数でアナログ信号に変換するいわゆるオーバーサンプリング型のＤＡ変換装置となっている。
【００２１】
ここで、図１に示したオーバーサンプリング型のＤＡ変換装置では、１ビットＤＡ変換器列１３のｍ個の１ビット変換器ＤＡＣ１−〜ＤＡＣ−ｍからｍ桁の１ビット信号列を出力する際には、１サンプルデータの出力毎に、各桁を例えば上位側に１つずつシフトし、あふれた最上位の桁を最下位の桁に現わす操作を、繰り返して、巡回するように、デコーダ１２の出力が予め設定されている。これにより、ノイズシェーパ１１の出力値と特定の１ビット変換器ＤＡＣとの相関がなくなって、各１ビット変換器ＤＡＣ−１〜ＤＡＣ−ｍの出力にバラツキがある場合でも、信号帯域での歪やノイズの発生を小さくするようにしている。
【００２２】
そして、図１において、２０は記憶装置（記憶手段）であり、ルックアップテーブルを格納している。また、２１は非線形補正回路であって、デジタルフィルタ１０の出力に応じてルックアップテーブルに基づいた補正値を設定する。２２は減算器（減算手段）であって、デジタルフィルタ１０で処理後のデジタル信号から前記非線形補正回路２１から出力された補正値を減算し、ノイズシェーパ１１に出力する。
【００２３】
ここで、前記１ビットＤＡ変換器列１３では、各１ビットＤＡ変換器ＤＡＣ−１〜ＤＡＣ−ｍの内部において、その各１ビットＤＡ変換器に接続される所定電圧電源までの配線抵抗や、その各１ビットＤＡ変換器に接続されるＧＮＤ電源までの配線抵抗、及び内部スイッチ素子自身の抵抗などに起因する非線形特性を持っており、更には、これらの各１ビットＤＡ変換器の非線形特性が相互に異なる状況から、ＤＡ変換回路１５からのアナログ出力信号には、デジタルフィルタ１０へのデジタル入力信号を理想的にＤＡ変換した場合のアナログ信号に対して、前記各１ビットＤＡ変換器の非線形特性の影響による歪が付加される結果となる。本実施形態では、この歪を前記記憶装置２０、非線形補正回路２１及び減算器２２により抑制する構成を採用している。
【００２４】
次に、前記記憶装置２０、非線形補正回路２１及び減算器２２による歪の抑制を詳細に説明する。
【００２５】
図２は、図１に示したＤＡ変換装置において、記憶装置２０、非線形補正回路２１及び減算器２２を配置しない構成において、ＤＡ変換回路１５から出力されるアナログ出力信号を周波数解析した結果の一例を示す。この結果のように、一般的には２次、３次などの低域の歪成分が支配的になる場合が多い。以下、このアナログ信号出力を周波数解析した結果から得られる２次歪、３次歪の情報から、２次歪、３次歪の補正関数を導く方法を説明する。
【００２６】
先ず、２次歪補正係数の算出について説明する。
【００２７】
デジタルフィルタ１０への入力信号をｘとし、式１
【００２８】
【数１】
0005870308.tif 000002
【００２９】
の正弦波で表現する。この式において、Ａは振幅を示す。
【００３０】
全く歪の無いシステムでゲイン１倍である場合には、ＤＡ変換回路１５からのアナログ信号出力ｙは、次の式２
【００３１】
【数２】
0005870308.tif 000003
【００３２】
となる。これを微分すると、式３
【００３３】
【数３】
0005870308.tif 000004
【００３４】
となる。
【００３５】
一方、２次歪が支配的なシステムの場合には、前記ｄｙ／ｄｘは、式４
【００３６】
【数４】
0005870308.tif 000005
【００３７】
で表現される。この式の両辺を積分し、前記式１を代入すると、式５
【００３８】
【数５】
0005870308.tif 000006
【００３９】
が得られる。ここで、２次歪の量ＨＤ２は、（ＨＤ２）＝（２次の項）／（１次の項）で表現できることから、式６
【００４０】
【数６】
0005870308.tif 000007
【００４１】
が得られる。ここに、ａは２次補正係数であり、前記式６より、２次補正係数ａは、入力信号ｘの振幅Ａと、前記周波数解析した結果から得られた２次歪の量ＨＤ２との関数で表現できる。
【００４２】
続いて、３次歪補正係数の算出について説明する。
【００４３】
３次歪が支配的なシステムの場合には、前記ｄｙ／ｄｘは、式７
【００４４】
【数７】
0005870308.tif 000008
【００４５】
で表現される。この式の両辺を積分し、前記式１を代入すると、式８
【００４６】
【数８】
0005870308.tif 000009
【００４７】
が得られる。ここで、３次歪の量ＨＤ３は、（ＨＤ３）＝（３次の項）／（１次の項）で表現できることから、式９
【００４８】
【数９】
0005870308.tif 000010
【００４９】
が得られる。ここに、ｃは３次補正係数であり、前記式より、３次補正係数ｃは、入力信号ｘの振幅Ａと、前記周波数解析した結果から得られた３次歪の量ＨＤ３との関数で表現できる。
【００５０】
よって、例えば、２次歪と３次歪とが支配的なシステムの場合の歪の補正関数ｇ１（ｘ）は、下記の通り、式１０となる。
【００５１】
【数１０】
0005870308.tif 000011
【００５２】
以下、この補正関数ｇ１（ｘ）を用いた歪の抑制について説明する。
【００５３】
図３は、前記歪の補正関数ｇ１（ｘ）を示す。同図において、横軸は本ＤＡ変換装置の入力動作電圧範囲を示し、縦軸は理想からのズレ量（歪量）を示す。破線は２次歪を、１点鎖線は３次歪を示し、実線はこれらの２次歪と３次歪とを合成した歪の補正関数ｇ１（ｘ）を示す。
【００５４】
本実施形態では、一例として、図３に示した歪の補正関数ｇ１（ｘ）において、横軸に示される本ＤＡ変換装置の入力動作電圧範囲（以下、入力区間という）を等間隔に１６分割し、その各入力区間別に、その区間内にある補正関数ｇ１（ｘ）の線分で示される歪量を０値に近づけるようにシフトし、そのシフト量を補正値として、各入力区間と補正値との対応関係が前記記憶装置２０のルックアップテーブルに記憶される。
【００５５】
このように、ＤＡ変換装置のアナログ正弦波信号出力を周波数解析して得られる高調波スペクトルの大きさに基いて前記歪の補正関数ｇ１（ｘ）を算出し、この歪の補正関数ｇ１（ｘ）を複数の入力区間に区切り、その区切った各入力区間毎に補正値を求め、その求めた補正値と入力区間との対応関係が記憶装置２０のルックアップテーブルに予め記憶されている。非線形補正回路２１は、デジタル入力信号をデジタルフィルタ１０で処理した信号を受け、この信号の値から、この値に対応した入力区間の補正値を記憶装置２０のルックアップテーブルから読み出し、この読み出した補正値を減算器２２に入力する。このように、記憶装置２０及び非線形補正回路２１は、前記歪の補正関数ｇ１（ｘ）に基づいて必要な補正値を減算器２２に出力する補正値出力手段２５として機能する。そして、減算器２２は、デジタルフィルタ１０からの処理後デジタル入力信号から前記補正値を減算して、デジタル補正し、その減算後のデジタル入力信号をノイズシェーパ１１に出力する。
【００５６】
従って、本実施形態では、デジタルフィルタ１０から出力されるデジタル入力信号からは、各入力区間毎に補正値分（歪の補正関数ｇ１（ｘ）の値と０値との差分＝シフト量）が減算されるので、図４に実線で示したように、２次歪及び３次歪は各入力区間で０値近傍に低減される。よって、１ビットＤＡ変換器列１３などに非線形特性が存在していても、ＤＡ変換回路１５から出力されるアナログ信号に含まれる高調波成分を効果的に抑制することが可能である。
【００５７】
図５は、前記記憶装置２０、非線形補正回路２１及び減算器２２を用いてデジタル入力信号から補正値を減算した場合において、ＤＡ変換回路１５からのアナログ出力信号を周波数解析した結果を示す。この結果を図２に示した補正前の周波数解析結果と比較して判るように、本実施形態では、２次歪及び３次歪が１０ｄＢ以上改善されていることが確認できる。
【００５８】
尚、前記記憶装置２０のルックアップテーブルには、各入力区間と補正値との対応関係が、ＤＡ変換装置の入力使用電圧範囲に応じて予め複数組用意されて、ルックアップテーブルに格納される。このように補正値を複数組持つ理由は、ＤＡ変換装置の入力使用電圧範囲に応じて補正関数ｇ１（ｘ）を切り換えることにより、歪補正精度の向上を図るためである。例えば、図６に示すように、ＤＡ変換装置の入力使用電圧範囲が入力デジタル信号に従って第３〜第１４の入力区間に限定される場合に、その限定された入力区間で周波数解析した結果に基づき算出した同図破線の歪の補正関数ｇ１１（ｘ）と、第１〜第１６の全ての入力区間で周波数解析した結果に基づき算出した同図実線の歪の補正関数ｇ１２（ｘ）とでは、特に第３〜第６の入力区間での歪量が相互に異なるため、補正関数ｇ１２（ｘ）に基づいて歪補正を行うと誤差が大きくなる。従って、入力使用電圧範囲に応じて歪の補正関数を切り換えることにより、歪補正精度の向上を図り得るからである。
【００５９】
以上、本実施形態では、２次歪と３次歪に関して補正係数ａ、ｃを算出する場合を説明したが、本発明は、それ以上の高次の歪についても同様の計算により算出可能であるのは勿論である。
【００６０】
また、前記入力区間の分割の仕方は、図３のように等間隔としたが、本発明はこれに限定されない。例えば、図７に示すように、歪の補正関数ｇ１（ｘ）の傾きが大きい入力区間、即ち、歪量の変化が大きい入力区間（同図では、入力動作電圧範囲の中間部分に位置する第５〜第１０の入力区間よりも、歪量の変化が大きい入力動作電圧範囲の端付近の第１〜第４及び第１１〜第１６の入力区間）を細かく分割すれば、歪補正精度が向上する。また、図８に示すように、歪の補正関数ｇ１（ｘ）の歪量が予め定めた所定量変化量する毎に入力区間を区切れば、各入力区間内の歪量の変化幅を同一値に設定でき、より一層に歪補正精度の向上を図り得る。
【００６１】
更に、記憶装置２０のルックアップテーブルに記憶すべき補正値（シフト量）は、図９に示したように、最小歪点ｍｉｎと最大歪点ｍａｘとで歪量が０値となるように設定してもよい。この場合には、大振幅入力時及び小振幅入力時の歪特性を良好にすることが可能である。
【００６２】
（実施形態２）
次に、本発明の第２の実施形態を説明する。
【００６３】
図１０は、本発明の第２の実施形態のＤＡ変換装置のブロック図を示す。本実施形態では、図１に示した記憶装置２０、非線形補正回路２１及び減算器２２に代えて、デジタルフィルタ１０の前段においてＤＳＰ（演算手段）３０及び減算器２２を配置したものである。
【００６４】
本実施形態では、ＤＳＰ（補正値出力手段）３０は、デジタル入力信号を受けて、既述したようにアナログ出力信号を周波数解析した結果の歪情報から導いた歪の補正関数ｇ１（ｘ）に基づいて、このデジタル入力信号に対応する補正値を演算し、この演算した補正値を減算器２２に出力する。その他の構成は図１と同様である。
【００６５】
従って、本実施形態では、第１の実施形態のように歪の補正関数ｇ１（ｘ）を複数の入力区間に分割せず、これに代えて、デジタル入力信号の値から直接に歪の補正関数ｇ１（ｘ）に基づいた補正値が演算されるので、図１１に示すように、全入力電圧範囲において歪量を常に０値に補正することが可能である。
【００６６】
（実施形態３）
図１２は、以上で説明したＤＡ変換装置を用いた音声システムの全体概略構成を示す。
【００６７】
同図の音声システムは、ＣＤやＤＶＤなどのメディアからの信号を受けるＬＳＩ５０を有する。前記ＬＳＩ５０は、前記メディアからの信号をＡＤ変換するＡＤ変換装置５１と、前記ＡＤ変換装置５１からのデジタル信号について所定の処理を行うＡＵＤＩＯ  ＤＳＰ５２と、このＤＳＰ５２で処理されたデジタル信号をＤＡ変換するＤＡ変換装置５３とを有し、このＤＡ変換装置５３が前記実施形態１又は実施形態２に示したＤＡ変換装置で構成される。前記ＬＳＩ５０のＤＡ変換装置５３からのアナログ信号は、低域通過フィルタ（信号処理回路）５５及び増幅器（信号処理回路）５６を介してスピーカ５７に出力される構成である。
【００６８】
そして、音声システムの最終出力段に位置する増幅器５６のアナログ出力信号を周波数解析し、その解析結果に基づいて前記歪の補正関数ｇ１（ｘ）での補正係数ａ、ｃを算出する。
【００６９】
従って、本実施形態では、ＤＡ変換装置５３から映像装置の最終出力段までに存在する全ての非線形特性を考慮して、これらの非線形特性に起因して生じる高次高調波成分を削減して、歪を効果的に抑制することが可能である。
【００７０】
尚、図１２に示した音声システムは、映像信号及び音声信号を処理して映像表示及び音声出力を行う映像システムの一部分であっても良い。
【００７１】
（実施形態４）
続いて、本発明の第４の実施形態を説明する。
【００７２】
前記実施形態１では、ＤＡ変換装置のアナログ出力信号を周波数解析した結果に基づいて歪の補正関数ｇ１（ｘ）を導いたが、本実施形態では、１ビットＤＡ変換器列１３内の各１ビットＤＡ変換器ＤＡＣ−１〜ＤＡＣ−ｍのアナログ的要素（例えば、接続される所定電源やＧＮＤ電源の寄生抵抗成分、及び内部スイッチのスイッチング特性など）に起因して高調波成分が出現するのに着目し、このアナログ的要素に基づいて歪の補正関数を導くようにしたものである。本実施形態の全体構成は図１と同様である。
【００７３】
具体的に図１３を用いて説明する。同図は、図１に示した各１ビットＤＡ変換器１３内の１個の１ビットＤＡ変換器（ＤＡＣ−１を例示）の要部の内部構成を示す。この１ビットＤＡ変換器ＤＡＣ−１において、ＶＤＤは所定電圧の電源、ＶＳＳはＧＮＤ電源、ＯＰはアナログ信号の出力端子、７１は前記所定電源ＶＤＤと出力端子ＯＰとの間に配置されたＰＭＯＳトランジスタで構成された内部スイッチ、７２は前記ＧＮＤ電源ＶＳＳと出力端子ＯＰとの間に配置されたＮＭＯＳトランジスタで構成された内部スイッチ、７０は前記２個の内部スイッチ７１、７２をオン、オフ制御する制御装置である。また、Ｒｄは前記所定電源ＶＤＤと内部スイッチ７１とを接続する電源配線の配線抵抗、Ｒｓは前記ＧＮＤ電源ＶＳＳと内部スイッチ７２とを接続する電源配線の配線抵抗、Ｒｐは内部スイッチ７１の抵抗、Ｒｎは内部スイッチ７２の抵抗、Ｒｃは２個の内部スイッチ７１、７２の接続ノードと出力端子ＯＰとの間を接続する配線の出力抵抗である。
【００７４】
以下、前記各種抵抗の５つのパラメータＲｄ、Ｒｓ、Ｒｐ、Ｒｎ、Ｒｃを用いて歪の補正関数ｇ２（ｘ）を導く方法を説明する。
【００７５】
１ビットＤＡ変換器ＤＡＣ−１に信号ｘが入力された際の出力信号をｙ１とすると、出力信号ｙ１は式１１で表現される。
【００７６】
【数１１】
0005870308.tif 000012
【００７７】
ここで、歪の無い理想の出力信号をｙ２とし、この出力信号ｙ２を式１２
【００７８】
【数１２】
0005870308.tif 000013
【００７９】
で表現するとすると、歪成分は式１１と式１２との差分で得られる。この歪成分を歪の補正関数ｇ２（ｘ）とすると、この歪の補正関数ｇ２（ｘ）（＝ｙ１−ｙ２）は、下記の式１３で表現される。
【００８０】
【数１３】
0005870308.tif 000014
【００８１】
このようにして得られた歪の補正関数ｇ２（ｘ）を図１４に破線で示す。前記実施形態１と同様に、図１４の横軸を１６個の入力区間に等分割した場合には、同図に実線で示すように、歪は各入力区間で０値近傍に低減される。よって、１ビットＤＡ変換器列１３の各１ビット変換器ＤＡＣ−１〜ＤＡＣ−ｍに非線形特性が存在していても、ＤＡ変換回路１５から出力されるアナログ信号に含まれる２次、３次、４次…の高調波成分を効果的に抑制することが可能である。
【産業上の利用可能性】
【００８２】
以上説明したように、本発明のＤＡ変換装置は、歪を悪化させるＤＡ変換回路のアナログ的要素に起因して発生する高調波成分の影響を有効に抑制できて、低歪を実現できるので、ＤＡ変換装置及びこれを含む音声又は映像装置等に適用して、有用である。
【符号の説明】
【００８３】
１０  デジタルフィルタ
１１  ノイズシェーパ
１２  デコーダ
１３  １ビットＤＡ変換器列
ＤＡＣ−１〜ＤＡＣ−ｍ  １ビットＤＡ変換器
１４  アナログ加算器
１５  ＤＡ変換回路
２０  記憶装置（記憶手段）
２１  非線形補正回路
２２  減算器（減算手段）
２５  補正値出力手段
３０  ＤＳＰ（演算手段）
５０  ＬＳＩ
５１  ＡＤ変換装置
５２  ＡＵＤＩＯ  ＤＳＰ
５３  ＤＡ変換装置
５５  低域通過フィルタ（信号処理回路）
５６  増幅器（信号処理回路）
５７  スピーカー
７０  制御装置
７１  Ｐ型トランジスタ（内部スイッチ）
７２  Ｎ型トランジスタ（内部スイッチ）
Ｒｄ  所定電源への配線抵抗
Ｒｓ  ＧＮＤ電源への配線抵抗
Ｒｐ  Ｐ型トランジスタの抵抗
Ｒｎ  Ｎ型トランジスタの抵抗
Ｒｃ  出力抵抗
【図１】
0005870308.tif 000015
【図２】
0005870308.tif 000016
【図３】
0005870308.tif 000017
【図４】
0005870308.tif 000018
【図５】
0005870308.tif 000019
【図６】
0005870308.tif 000020
【図７】
0005870308.tif 000021
【図８】
0005870308.tif 000022
【図９】
0005870308.tif 000023
【図１０】
0005870308.tif 000024
【図１１】
0005870308.tif 000025
【図１２】
0005870308.tif 000026
【図１３】
0005870308.tif 000027
【図１４】
0005870308.tif 000028