(57)【特許請求の範囲】
【請求項１】
トランジスタは、
ゲート電極と、
前記ゲート電極上の、ゲート絶縁層と、
前記ゲート絶縁層上の、酸化物半導体層と、を有し、
前記酸化物半導体層は、前記ゲート電極の上面と重なる第１の領域と、第２の領域とを有し、
前記第２の領域の前記酸化物半導体層の表面は、傾斜しており、
前記第１の領域は、第１の結晶を有し、
前記第２の領域は、第２の結晶を有し、
前記第１の結晶は、前記酸化物半導体層の表面に対して、垂直な方向に沿うように配向したｃ軸を有し、
前記第２の結晶は、前記傾斜した酸化物半導体層の表面に対して、垂直な方向に沿うように配向したｃ軸を有することを特徴とする表示装置。
【請求項２】
トランジスタは、
ゲート電極と、
前記ゲート電極上の、ゲート絶縁層と、
前記ゲート絶縁層上の、酸化物半導体層と、を有し、
前記酸化物半導体層は、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定において、３００℃付近に現れる水のピークが検出されず、
前記酸化物半導体層は、前記ゲート電極の上面と重なる第１の領域と、第２の領域とを有し、
前記第２の領域の前記酸化物半導体層の表面は、傾斜しており、
前記第１の領域は、第１の結晶を有し、
前記第２の領域は、第２の結晶を有し、
前記第１の結晶は、前記酸化物半導体層の表面に対して、垂直な方向に沿うように配向したｃ軸を有し、
前記第２の結晶は、前記傾斜した酸化物半導体層の表面に対して、垂直な方向に沿うように配向したｃ軸を有することを特徴とする表示装置。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体層の第１の結晶と、第２の結晶とはそれぞれ、ａ−ｂ面を有し、
前記第１の結晶のａ−ｂ面は、前記第２の結晶のａ−ｂ面と一致しないことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いる表示装置およびその作製方法、当該表示装置を具備する
電子機器に関する。
【背景技術】
【０００２】
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファ
スシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用い
たトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することがで
きる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板
の大面積化には適していないという欠点を有している。
【０００３】
シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、
電子デバイスや光デバイスに応用する技術が注目されている。例えば酸化物半導体として
、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の
画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されてい
る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
酸化物半導体にチャネル領域を形成するトランジスタはアモルファスシリコンを用いたト
ランジスタよりも高い電界効果移動度が得られている。アモルファスシリコンのトランジ
スタの電界効果移動度は通常０．５ｃｍ２／Ｖｓ程度であるのに対して、酸化物半導体を
用いたトランジスタの電界効果移動度は１０〜２０ｃｍ２／Ｖｓが得られている。また、
酸化物半導体はスパッタ法などで活性層を形成することが可能であり、多結晶シリコンを
用いたトランジスタのようにレーザー装置を使用せず簡単に製造が可能である。
【０００６】
このような酸化物半導体を用いてガラス基板上またはプラスチック基板上にトランジスタ
を形成し、液晶表示装置、有機ＥＬ表示装置、電子ペーパー等への応用が期待されている
。
【０００７】
一方で、大型の表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角が
４０インチから５０インチクラスのテレビも普及し始めており、今後はさらに普及が加速
されると思われる。酸化物半導体を用いたトランジスタは前述したように、アモルファス
シリコンのトランジスタの１０倍以上の電界効果移動度が得られるため、大型の表示装置
においても画素のスイッチング素子としては十分な性能が得られる。
【０００８】
しかし、画素を形成するだけではなく、ドライバ回路も酸化物半導体を用いたトランジス
タによって構成しようとするとき、従来の酸化物半導体のトランジスタの性能では不足を
生じていた。具体的にはトランジスタの電流能力を上げるため、従来の酸化物半導体の電
界効果移動度をさらに数倍にあげる必要がある。電界効果移動度が１０ｃｍ２／Ｖｓの酸
化物半導体を用いたトランジスタを用いてドライバを構成した場合、表示装置の大きさは
２０インチ未満となり、それ以上の表示装置を構成するにはドライバを別途に実装する必
要があった。
【課題を解決するための手段】
【０００９】
本明細書で開示する本発明の一態様は絶縁基板上に複数の画素と複数の信号線、複数の走
査線を有するアクティブマトリクス型表示装置において、前記絶縁基板上に電界効果移動
度が少なくとも５０ｃｍ２／Ｖｓ以上、好ましくは１００ｃｍ２／Ｖｓ以上を有する酸化
物半導体のトランジスタを有し、トランジスタを１つの構成要素とするゲートドライバ、
ソース線駆動アナログスイッチを有する表示装置である。
【００１０】
上記表示装置において、その大きさは少なくとも２０インチ以上の表示装置である。
【００１１】
本明細書で開示する本発明の一態様は絶縁基板上に複数の画素と複数の信号線、複数の走
査線を有するアクティブマトリクス型表示装置において、前記絶縁基板上に電界効果移動
度が少なくとも５０ｃｍ２／Ｖｓ以上、好ましくは１００ｃｍ２／Ｖｓ以上を有する酸化
物半導体のトランジスタを有し、トランジスタを１つの構成要素とするゲートドライバ、
ソースドライバを有する表示装置である。
【００１２】
上記表示装置において、その大きさは少なくとも２０インチ以上の表示装置である。
【００１３】
前述した電界効果移動度を向上させる手段の一つは、下地部材上に、酸化物部材を形成し
、加熱処理を行って表面から内部に向かって結晶成長し、下地部材に少なくとも一部接す
る第１の酸化物結晶部材を形成し、第１の酸化物結晶部材上に第２の酸化物結晶部材を積
層して設ける積層酸化物材料の作製方法である。特に第１の酸化物結晶部材と第２の酸化
物結晶部材がｃ軸を共通している。なお、第１の酸化物結晶部材は、第１の酸化物結晶部
材の表面に対して垂直方向にｃ軸配向をしている。なお、ａ−ｂ面での隣り合っている平
面の複数の元素は同一である。また、第１の酸化物結晶部材のｃ軸方向は、深さ方向に一
致する。
【００１４】
上記作製方法において、第１の酸化物結晶部材の結晶配向した下側表面は、下地部材と少
なくとも一部または全部接して設けることを特徴とする。酸化物部材の膜厚または、加熱
処理の条件などを適宜調節することにより、第１の酸化物結晶部材の結晶配向した下側表
面を下地部材と少なくとも一部または全部接して設ける。
【００１５】
また、上記作製方法では、酸化物部材の成膜後にアニールを行い、その上面に第２の酸化
物半導体層の成膜を行い、その後、第１の酸化物結晶部と第２の酸化物半導体層の界面よ
り上方の第２の酸化物半導体層の表面に向かって結晶成長をさせる。第１の酸化物結晶部
材は、第２の酸化物半導体層にとっては種結晶に相当する。その上側に第２の酸化物結晶
部材として多結晶層が形成されることが重要である。
【００１６】
酸化物半導体層の結晶性が高ければ高いほど、高い電界効果移動度を有するトランジスタ
を実現できる。
【００１７】
また、酸化物半導体層の結晶性が高ければ高いほど、ＢＴ試験前後におけるトランジスタ
のしきい値電圧の変化量を抑制することができ、高い信頼性を実現することができる。
【００１８】
また、酸化物半導体層の結晶性が高ければ高いほど、トランジスタの電気特性の温度依存
性、例えば−３０℃〜１２０℃までのオン電流やオフ電流などの変化量を抑制できる。
【００１９】
また、上記構成において、ｃ軸配向を有する結晶が下地部材に接している酸化物結晶部材
は、多結晶部材であることを特徴の一つとしている。
【００２０】
本発明における技術思想は、酸化物半導体中にさらに加えることをせずに、逆に不本意に
存在する水、水素という不純物を意図的に除去することにより、酸化物半導体自体を高純
度化することである。すなわち、ドナー準位を構成する水または水素を除去し、さらに酸
素欠損を低減し、酸化物半導体を構成する主成分材料の酸素を十分に供給することにより
、酸化物半導体を高純度化することである。
【００２１】
酸化物半導体を成膜することで１０２０ｃｍ−３のレベルの水素がＳＩＭＳ（二次イオン
質量分析）で測定される。このドナー準位の原因となる水または水素を意図的に除去し、
さらに水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の一つ
）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にｉ型（真性
）半導体とする。
【００２２】
また、本発明の技術思想においては、酸化物半導体中の水、水素の量は少なければ少ない
ほど好ましく、キャリアも少なければ少ないほど良い。すなわち、キャリア密度は１×１
０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満
が求められる。更には、本発明の技術思想的には、ゼロに近いまたはゼロが理想である。
特に、酸化物半導体を、酸素、窒素、または超乾燥空気（水の含有量が２０ｐｐｍ以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気で、４５０℃以上８
５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理をすることにより、ｎ型不
純物となる水、または水素を除去し、高純度化することができる。また、水、または水素
等の不純物を除去することにより、酸化物半導体を高純度化することで、キャリア密度を
１×１０１２ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−
３未満とすることができる。
【００２３】
更に、熱処理を４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の高温
とすると、酸化物半導体を高純度化すると共に、結晶化させることが可能であり、酸化物
半導体の表面から内部に向かって結晶成長し、ｃ軸配向を有する多結晶領域を有する酸化
物半導体となる。
【００２４】
本発明に用いる酸化物半導体は、当該ｃ軸配向を有する多結晶領域を有する酸化物半導体
を種結晶として、その上に第２の酸化物半導体を設け、４５０℃以上８５０℃以下、好ま
しくは５５０℃以上７５０℃以下の加熱処理をすることで、第２の酸化物半導体を、種結
晶と同様にｃ軸配向を有する多結晶領域とすることができる。即ち、種結晶と第２の酸化
物半導体のｃ軸が同軸となる、理想的なアキシャル成長、またはエピタキシャル成長をさ
せることができる。
【００２５】
また、種結晶と同軸となる第２の酸化物半導体は、成膜後の熱処理による固相成長のみで
はなく、２００℃以上６００℃以下で加熱しながら第２の酸化物半導体を成膜、代表的に
はスパッタリングすることで、堆積しつつ結晶成長させることができる。また、スパッタ
法による酸化物半導体膜の成膜中に基板を２００℃以上６００℃以下に加熱すると、直接
エピタキシャル成長またはアキシャル成長することができる。
【００２６】
さらには、酸化物半導体のキャリアを低減し、好ましくは無くしてしまうことで、トラン
ジスタにおいて酸化物半導体はキャリアを通過させる通路（パス）として機能させる。そ
の結果、酸化物半導体は高純度化したｉ型（真性）半導体であり、キャリアがない、また
は極めて少なくせしめることにより、トランジスタのオフ状態ではオフ電流を極めて低く
できるというのが本発明に用いる酸化物半導体の技術思想である。
【００２７】
また、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリアを有さな
い、または極めて少ないように高純度化したｉ型（真性）とすると、キャリアは電極のソ
ース、ドレインにより供給される。酸化物半導体の電子親和力χおよびフェルミレベル、
理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレインの電極の
仕事関数とを適宜選択することで、ソース電極及びドレイン電極からキャリアを注入させ
ることが可能となり、ｎ型トランジスタ及びｐ型トランジスタを適宜作製することができ
る。
【００２８】
上記酸化物結晶部材、及び酸化物部材は全て金属酸化物であり、四元系金属酸化物である
Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉ
ｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ
−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、
Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍ
ｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの金属酸化物膜を用いることがで
きる。なお、ここで、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）
、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、
その化学量論比はとくに問わない。
【００２９】
また、上記酸化物結晶部材、及び酸化物部材は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ
ｍは自然数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ
、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、
Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３０】
また、Ｉｎ−Ａ−Ｂ−Ｏで表現される酸化物半導体材料を用いても良い。ここで、Ａは、
ガリウム（Ｇａ）やアルミニウム（Ａｌ）などの１３族元素、シリコン（Ｓｉ）やゲルマ
ニウム（Ｇｅ）に代表される１４族元素などから選択される一または複数種類の元素を表
す。また、Ｂは、亜鉛（Ｚｎ）に代表される１２族元素から選択される一又は複数種類の
元素を表す。なお、Ｉｎ、Ａ、Ｂの含有量は任意であり、Ａの含有量がゼロの場合を含む
。一方、ＩｎおよびＢの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ
−Ｚｎ−ＯやＩｎ−Ｚｎ−Ｏなどが含まれる。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−
Ｏで表記される酸化物半導体材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）であり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて
確認することができる。
【００３１】
また、高純度化するためのプロセスの一つとして、水素及び水分をほとんど含まない雰囲
気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃
以下、好ましくは露点−５０℃以下）など）で第１の加熱処理を行う。この第１の加熱処
理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶこ
とができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理
を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
【００３２】
第１の加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ  
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。また、第１の加熱処理は、４５０ｎｍ以下の光を照射する加熱も同時に行
ってもよい。高純度化のための第１の加熱処理を行った酸化物半導体層は、第１の加熱処
理後の酸化物半導体層に対してＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても水の２つのピークのうち、少なくと
も３００℃付近に現れる１つのピークは検出されない程度の条件で加熱する。従って、高
純度化のための加熱処理が行われた酸化物半導体層を用いたトランジスタに対してＴＤＳ
で４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されな
い。
【００３３】
第１の加熱処理は、結晶成長の種となる多結晶層がない状態で結晶成長を行うため、高温
で短時間に加熱を行い、表面からの結晶成長のみとなるようにすることが好ましい。また
、酸化物半導体層の表面が平坦であると、良好な板状の多結晶層を得ることができるため
、できるだけ下地部材、例えば絶縁層や、基板の平坦性が高いことが望ましい。平坦性を
高くすることにより、下地部材全面に接する多結晶層を形成しやすくなるため、有用であ
る。例えば、市販されているシリコンウェハと同程度の平坦性、例えば、表面粗度が１μ
ｍ四方の領域におけるＡＦＭ測定での高低差が１ｎｍ以下、好ましくは０．２ｎｍとする
。
【００３４】
多結晶層は、酸化物半導体中のＩｎの電子雲が互いに重なり合って連接することにより、
電気伝導率σを大きくする。従って、多結晶層を有するトランジスタは、高い電界効果移
動度を実現することができる。
【００３５】
第１の加熱処理により形成した平板状の多結晶層を種としてさらに結晶成長を行う方法の
一つを以下に図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）を用いて示す。
【００３６】
工程順序の概略を説明すると、下地部材上に第１の酸化物半導体層を形成した後、高純度
化するための第１の加熱処理を行い、高純度化するための第１の加熱処理と同一工程によ
り、第１の酸化物半導体層の表面に結晶方位の揃った多結晶層を形成し、その上に第２の
酸化物半導体層を積層する。さらに結晶化のための第２の加熱処理を行うことにより、第
１の酸化物半導体層の表面の多結晶層を種として第２の酸化物半導体層を結晶化するとい
う順序で行われる。
【００３７】
第１の加熱処理は、結晶成長の種となる結晶層がない状態で表面から結晶成長が行われる
のに対して、第２の加熱処理は、種となる平板状の多結晶層があるため、結晶成長が可能
な最低温度で長時間に加熱を行うと良好な結晶性を得ることができ、好ましい。第２の加
熱処理により行われる結晶方向は、下から上の方向、基板側から表面側の方向（再結晶方
向とも呼ぶ）であり、第１の加熱処理での結晶方向と異なっている。また、第１の加熱処
理で得られた多結晶層は第２の加熱処理で再び加熱されるため、さらに結晶性が向上する
。
【００３８】
図１（Ａ）は、下地部材５００上に形成された第１の酸化物半導体層に対して結晶化のた
めの第１の加熱処理が行われた後の状態を示している。第１の加熱処理は、酸素、窒素、
または超乾燥空気雰囲気で、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０
℃以下の加熱処理である。また、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰
囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行ってもよい。第１の加
熱処理が行われた後、第１の酸化物半導体層は、表面に対して垂直方向にｃ軸配向してい
る平板状の多結晶である第１の酸化物結晶部材５０１となる。
【００３９】
また、図１（Ｂ）は、第２の酸化物半導体層５０２の成膜直後の断面図である。第２の酸
化物半導体層５０２は、スパッタ法で形成され、その金属酸化物ターゲットは、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物ターゲットや、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の金属酸化物ターゲットを用いれ
ばよい。
【００４０】
また、図１（Ｃ）は、第２の加熱処理後の断面図である。第２の加熱処理によって、第１
の酸化物結晶部材５０１の多結晶層を種として第２の酸化物半導体層５０２の表面に向か
って上方に結晶成長し、第２の酸化物結晶部材５０３ｂが形成され、結晶部材同士がｃ軸
配向を有する。
【００４１】
この第２の加熱処理も、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱
水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気
下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも
呼べる。
【００４２】
また、第１の加熱処理で得られた多結晶層は第２の加熱処理で再び加熱されるため、さら
に結晶性が向上した第３の酸化物結晶部材５０３ａとなる。
【００４３】
酸化物半導体層の水素濃度は、１×１０１８ｃｍ−３以下、１×１０１６ｃｍ−３以下、
さらには実質的には０が好ましい。また、酸化物半導体層のキャリア密度が１×１０１２
ｃｍ−３未満、さらに好ましくは測定限界以下の１．４５×１０１０ｃｍ−３未満である
。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近い。また、バンドギャップ
は２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸
化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ）で行うことができ
る。キャリア密度は、ホール効果測定により測定することができる。また、より低密度の
キャリア密度の測定は、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓ
ｕｒｅｍｅｎｔ）の測定結果及び数式１により求めることができる。
【００４４】
【数１】
0005978342.tif 000002
【００４５】
また、図１（Ｃ）においては、下地部材５００上に接して、第３の酸化物結晶部材５０３
ａ、第２の酸化物結晶部材５０３ｂの順に積層された２層構造と言える。第１の酸化物結
晶部材５０１と第２の酸化物結晶部材５０３ｂの材料は、表面に対して垂直方向にｃ軸配
向している多結晶が得られるのであれば、特に限定されず、異なる材料を用いてもよいし
、同一成分を含む材料を用いてもよい。同一成分を含むとは同じ元素を有する意味である
。
【００４６】
なお、同一成分を含む酸化物半導体材料を用いる場合、図１（Ｃ）では点線で示したよう
に、第３の酸化物結晶部材５０３ａと第２の酸化物結晶部材５０３ｂの境界は不明瞭とな
り、単層構造となる。
【００４７】
こうして、第３の酸化物結晶部材５０３ａと第２の酸化物結晶部材５０３ｂの積層からな
る多結晶層は、２回の加熱処理に分けて結晶成長させることができる。
【００４８】
なお、図１（Ａ）において、第１の酸化物半導体層の表面の比較的結晶方位の揃った板状
板状結晶層は、表面から深さ方向に結晶成長するため、下地部材の影響を受けることなく
形成することができる。
【００４９】
第１の酸化物半導体層、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面に比較的結晶方位の揃っ
た結晶層が形成されるメカニズムを一例に説明する。加熱処理により、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ膜中に含まれる亜鉛が拡散し、表面近傍に集まり、結晶成長の種となり、その結晶成
長は、横方向（表面に平行な方向）の結晶成長のほうが、深さ方向（表面に垂直な方向）
の結晶成長よりも強いため、平板状の多結晶層が形成される。即ち、ａ−ｂ面の方向とｃ
軸の方向とはａ−ｂ面の方向が結晶化しやすい。また、それぞれの結晶のａ−ｂ面は一致
していない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の表面より上は自由空間であり、ここでの上
方への結晶の成長はない。これらのことは、ＴＤＳの測定時に４５０℃まで測定を行った
際、ＩｎやＧａは検出されないが、亜鉛は真空加熱条件下、特に３００℃付近でピーク検
出されることが確認できていることから推察される。なお、ＴＤＳの測定は真空中で行わ
れ、亜鉛の離脱は２００℃付近から検出されていることが確認できている。
【００５０】
２回に分けて酸化物半導体膜の成膜を行い、結晶成長の種となる多結晶層を形成した後、
再度成膜した後に結晶成長させることで膜厚の厚い板状結晶層を形成することができると
言え、本明細書で開示する方法が極めて有用である。
【００５１】
また、下地部材の材料に関わらず表面に平行にａ−ｂ面を有し、表面に対して垂直方向に
ｃ軸配向をしている結晶層を得ることができることも有用である。
【００５２】
また、金属酸化物、代表的にはＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いるデバイスは、単結晶Ｓｉ
を用いるデバイスや、ＳｉＣを用いるデバイスや、ＧａＮを用いるデバイスとは全く異な
っている。
【００５３】
ワイドギャップ半導体としてＳｉＣ（３．２６ｅＶ）、ＧａＮ（３．３９ｅＶ）が知られ
ている。しかしながら、ＳｉＣやＧａＮは高価な材料である。また、ＳｉＣやＧａＮは、
１５００℃以上の処理温度を必要としており、ガラス基板上での薄膜化は実質的に不可能
である。
【００５４】
また、ＳｉＣやＧａＮは単結晶のみであり、ＰＮ接合での制御を求められ、より完全な単
結晶であることを必要としている。したがって、製造工程で意図しない微量の不純物が混
入することによって、それがドナーやアクセプタとなるため、キャリア濃度の下限には限
界がある。一方、金属酸化物は、アモルファス、多結晶、または単結晶の全ての結晶構造
を利用することができる。ＰＮ接合の制御を用いることなく、φＭＳ対χＯＳ＋１／２Ｅ
ｇＯＳ、φＭＤ対χＯＳ＋１／２ＥｇＯＳと、ソース及びドレインの仕事関数と、金属酸
化物の電子親和力とエネルギーバンド幅の物性を利用してＰＮ接合と等価のバンド制御を
行っていることが金属酸化物の特徴の一つである。
【００５５】
金属酸化物、代表的にはＩｎ−Ｇａ−Ｚｎ−Ｏ膜のバンドギャップも単結晶シリコンの約
３倍広く、ＳｉＣに比べ製造コストが低くできるので安価な材料である。
【００５６】
Ｉｎ−Ｇａ−Ｚｎ−Ｏのバンドギャップは、３．０５ｅＶであり、この値を元に真性キャ
リア密度を計算する。固体中の電子のエネルギー分布ｆ（Ｅ）は次の式で示されるフェル
ミ・ディラック統計に従うことが知られている。
【００５７】
【数２】
0005978342.tif 000003
【００５８】
キャリア密度が著しく高くない（縮退していない）普通の半導体では、次の関係式が成立
する。
【００５９】
【数３】
0005978342.tif 000004
【００６０】
従って、（１）式のフェルミ・ディラック分布は次の式で示されるボルツマン分布の式に
近似される。
【００６１】
【数４】
0005978342.tif 000005
【００６２】
（３）式を使って半導体の真性キャリア密度（ｎｉ）を計算すると以下の式が得られる。
【００６３】
【数５】
0005978342.tif 000006
【００６４】
そして、（４）式に、ＳｉとＩｎ−Ｇａ−Ｚｎ−Ｏの実効状態密度（Ｎｃ、Ｎｖ）、バン
ドギャップ（Ｅｇ）の値を代入し、真性キャリア密度を計算した。その結果を表１に示す
。
【００６５】
【表１】
0005978342.tif 000007
【００６６】
Ｉｎ−Ｇａ−Ｚｎ−Ｏは、Ｓｉに比べて極端に真性キャリア密度が少ないことがわかる。
ＩＧＺＯのバンドギャップとして３．０５ｅＶを選んだ場合、ＳｉとＩｎ−Ｇａ−Ｚｎ−
Ｏでは、真性キャリア濃度におよそフェルミ・ディラックの分布則が正しいと仮定して、
前者は後者よりキャリア密度が約１０１７倍大きいと言える。
【００６７】
また、酸化物半導体は室温から４００℃の加熱温度によるスパッタリング法で薄膜の形成
が可能であり、プロセス最高温度は３００℃以上８００℃以下とすることができ、プロセ
ス最高温度をガラスの歪み点以下とする場合には、大面積のガラス基板上に形成すること
も可能である。従って、工業化にはプロセス最高温度が３００℃以上８００℃以下でバン
ドギャップの広い金属酸化物を作製できることが重要である。
【００６８】
これまで報告された金属酸化物はアモルファス状態のもの、あるいは、多結晶状態のもの
、あるいは、１５００℃程度の高温での処理により単結晶を得るもののみであったが、上
記に示したように、金属酸化物の平板状の多結晶を形成した後、金属酸化物の平板状の多
結晶を種として結晶成長させる方法により比較的低温でｃ軸配向を有する薄膜多結晶がで
き、さらに厚膜多結晶ができると、より広い工業応用が開ける。なお、良質な厚膜多結晶
を得るには、基板の平坦性・平滑性が高いことが好ましい。なぜならば、わずかな基板の
凹凸が、局所的なｃ軸のぶれとなり、結晶成長が進展するにつれて、隣接する結晶のｃ軸
の向きと異なることにより結晶の転移等の欠陥となるからである。
【発明の効果】
【００６９】
板状結晶層を有する酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有す
るトランジスタを実現できる。また、オフ電流が低いトランジスタを実現できる。また、
所謂ノーマリーオフのスイッチング素子を実現し、低消費電力の半導体装置を提供するこ
とができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の一態様を示す断面図である。
【図２】本発明の一態様を示す工程断面図である。
【図３】本発明の一態様を示す上面図及び断面図である。
【図４】本発明の一態様を示す表示装置の一態様を示す図である。
【図５】本発明の一態様を示す表示装置のタイミングを示す図である。
【図６】本発明の一態様を示す表示装置の一態様を示す図である。
【図７】ゲート線の遅延を示す図である。
【図８】ソース線の書き込みを示す図である。
【図９】シフトレジスタの一態様を示す図である。
【図１０】シフトレジスタのタイミングを示す図である。
【図１１】ソース線の書き込みを示す図である。
【図１２】ソース線の書き込みを示す図である。
【図１３】酸化物半導体を用いたボトムゲート型のトランジスタの縦断面図。
【図１４】図１３に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図１５】（Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態示す図。
【図１６】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【図１７】本発明の一態様を示す工程断面図である。
【図１８】本発明の一態様を示す上面図及び断面図である。
【図１９】本発明の一態様を示す上面図及び断面図である。
【図２０】本発明の一態様を示す断面図である。
【図２１】電子機器の一例を示す図である。
【図２２】電子機器の一例を示す図である。
【発明を実施するための形態】
【００７１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００７２】
（実施の形態１）
図４に本発明の実施形態を示す。図４（Ａ）はガラス基板１５０１上に、画素部１５０２
、ゲートドライバ１５０３、１５０４を内蔵し、ソース線駆動にアナログスイッチ１５０
５を内蔵した表示装置である。ソース線駆動にアナログスイッチ１５０５を使用するのは
以下の理由による。例えばフルハイビジョン表示装置の場合ソース信号線は１９２０ｘＲ
ＧＢの５７６０本存在する。ソースドライバを同一基板上に形成しない場合は、この端子
にそれぞれソースドライバの端子が接続される。そのため、機械的な衝撃などにより、端
子の接触不良が発生しやすいという問題があった。端子を減らすことが接触不良低減に有
効である。そこでアナログスイッチアレイを同一基板上に形成し、ＲＧＢの各端子を時分
割で選択的にソースドライバに接続し、端子数を減らすことを目的としている。
【００７３】
図４（Ｂ）はアナログスイッチ１５０５の等価回路を示している。図４（Ｂ）に示す例で
は表示装置の外部に接続される端子はソースドライバの出力端子となる１９２０本とスイ
ッチアレイのゲートを制御する端子３本の合計１９２３本となり、約３分の１に削減でき
る。これらはＦＰＣ１５０６、１５０７、１５０８、１５０９に接続される。一方でアナ
ログスイッチにつながるソースドライバは時分割をおこなう場合に比べて３倍の速度で動
作させる必要があり、ソース信号線への書き込み時間は３分の１にする必要がある。ソー
ス信号線への書き込み時間を削減のためにはアナログスイッチに用いられるトランジスタ
の電流能力を向上させることが重要である。
【００７４】
図５（Ａ）に時分割をおこなう際のタイミングを示している。時分割をおこなわなければ
ソース線の書き込みは１ライン期間の間におこなわれれば良いのであれば、時分割をおこ
なう場合には１ライン期間の１／３以下の時間で書き込みがおこなわれなければならない
。また、近年、表示装置においては動画の特性を良好にするために２倍速、４倍速などの
駆動方法が普及している。これはテレビの放送は１倍速であるが、テレビの内部でフレー
ムとフレームの間に映像を作り出し、映像の細やかさを向上させるものである。
【００７５】
このため、表示装置は２倍、４倍で動作しなければならない。図５（Ｂ）に１倍速、２倍
速、４倍速においての各時間を示す。図５（Ａ）においてゲートクロックのパルス幅ａが
１水平ライン期間に相当し、この期間内にソース線の書き込みが終了する必要がある。ａ
の値は図５（Ｂ）に示すように１倍速（フレーム周波数６０Ｈｚ）のとき１５．３μｓ、
２倍速（フレーム周波数１２０Ｈｚ）のとき７．６３μｓ、４倍速（フレーム周波数２４
０Ｈｚ）のとき３．８１μｓである。
【００７６】
表示装置はこの書き込み時間に中でソース線への書き込みが終了する必要がある。酸化物
半導体を用いたトランジスタの移動度を向上させることによって、これらを満足すること
が可能になる。ここいう表示装置は液晶表示装置、有機ＥＬ表示装置、電子ペーパーなど
のトランジスタを使用して構成する表示装置に当てはまる。
【００７７】
（実施の形態２）
図６にソースドライバを内蔵した表示装置の実施形態を示す。図６（Ａ）に示すのはガラ
ス基板１７０１上に画素部１７０２、ゲートドライバ１７０３、１７０４、ソースドライ
バ１７０５を内蔵した例である。ゲートドライバ１７０３、１７０４、ソースドライバ１
７０５にはＦＰＣ１７０６、１７０７より信号が供給される。ゲートドライバ１７０３、
１７０４を表示装置の左右両側に配置し、画素を駆動することによって、片側の場合の半
分の駆動能力で駆動することが可能である。
【００７８】
また、図６（Ｂ）はガラス基板１７１１上に、画素部１７１２，ゲートドライバ１７１３
、１７１４、１７１５、１７１６を表示装置の上下に、ソースドライバ１７１７、１７１
８、１７１９、１７２０を左右に配置した例である。ゲートドライバ、ソースドライバに
はＦＰＣ１７２１、１７２２、１７２３、１７２４より信号が供給される。このような配
置をすることによって、それぞれのドライバは表示装置の１／４を駆動するだけの駆動能
力があれば、表示が可能となる。表示装置がフルバイビジョン仕様であればドライバはＱ
ＨＤ（クオーターハイビジョン）の能力があれば駆動が可能になる。したがって、本発明
によって、酸化物半導体を用いたトランジスタの電界効果移動度が向上し、５０ｃｍ２／
Ｖｓ以上、好ましくは１００ｃｍ２／Ｖｓであれば、１００インチ程度のフルハイビジョ
ン表示装置を倍速駆動することも可能になる。
【００７９】
（実施の形態３）
ソース線駆動にアナログスイッチを使用した場合の計算結果を以下に示す。計算は表示装
置を１００インチの液晶表示装置、フレーム周波数を２４０Ｈｚ（４倍速）の場合を想定
している。前述したように４倍速ではソース線の書き込みを０．７μｓ以下でおこなう必
要がある。このときのサンプリング用アナログスイッチに用いるトランジスタ素子サイズ
はＬ／Ｗ＝３μｍ／１５００μｍ、電界効果移動度は１００ｃｍ２／Ｖｓ、しきい値１．
５Ｖとした。そして、ソース信号線のシート抵抗を０．０１Ω／□、ソース線抵抗を２．
０８ＫΩ、ソース線容量を１８．５ｐＦ、線幅６μｍとした。そしてソース線電位が期待
値の９９．９％まで書き込みができることを目標としている。
【００８０】
図７にゲート線の立ち上がり時間と表示装置のサイズの関連を示す。ゲート線の遅延時間
の上限を０．５μｓとすると１００インチであってもゲート線の遅延時間は要求を満たす
ことができる。この計算ではゲート線のシート抵抗を０．１Ω／□、容量を４１．３ｐＦ
、線幅を２３μｍとしている。
【００８１】
図８にソース線の書き込み計算の結果を示す。サンプリングパルスがハイになっている間
に書き込みがおこなわれ、入力信号と書き込みされたソース線電位が近づくように動作す
る。図８ではサンプリングパルスと入力信号とソース線のもっとも入力から離れた点の電
位を示している。図８に示されるようにソース線の電位が入力信号の立ち上がりから０．
２μｓで９９．９％の書き込みができていることを示している。このように酸化物半導体
を用いたトランジスタの移動度を向上させることによって、ソース線駆動用アナログスイ
ッチを内蔵し、１００インチのフルハイビジョン表示装置を４倍速で駆動できることがで
きた。ここでは表示装置の大きさを１００インチとして計算をおこなったが、このサイズ
に限定するものではなく、１００インチ以下も可能であるし、電界効果移動度のさらなる
向上や、配線抵抗の削減をおこなえば１００インチ以上も可能である。
【００８２】
（実施の形態４）
また、ソース線駆動にシフトレジスタ型ソースドライバを使用した場合の計算結果を示す
。シフトレジスタは図９に示すようなセットリセット型のシフトレジスタを用いた。また
、ソースドライバは図６（Ｂ）に示すような配置を仮定し駆動をおこなうものとした。サ
ンプリングは９６０点同時サンプリングとしている。フルハイビジョンの４分の１の領域
を１つのソースドライバで書き込むため、サンプリングすべき点は９６０ｘＲＧＢ＝２８
８０点である。これを９６０点同時サンプリングするため必要なシフトレジスタの段数は
３０段となる。そのタイミングチャートを図１０（Ａ）に示す。また図１０（Ａ）にて設
定される期間を図１０（Ｂ）に示す。ソースドライバのクロック周波数は図１０（Ｂ）の
Ｂの期間の２倍の逆数にあたる。
【００８３】
必要なクロックの周波数は表示装置を１倍速で動作させる場合、５７９ｋＨｚ、２倍速で
は１．１５ＭＨｚ、４倍速では２．３１ＭＨｚとなる。電界効果移動度が１００ｃｍ２／
Ｖｓであればこの条件でシフトレジスタの動作は可能である。この場合、ソース線を書き
込むのに許容される時間は１倍速で０．４３μｓ、２倍速で０．２２μｓ、４倍速で０．
１１μｓとなる。ソースドライバの能力としては問題ないが、ソース線の遅延時間が問題
になる。尚、このときのソース線の条件は表示装置が１００インチの場合、実質５０イン
チ相当の駆動になるため、ソース信号線のシート抵抗を０．０１Ω／□、ソース線抵抗を
１．０４ＫΩ、ソース線容量９．３ｐＦを、線幅２０μｍとした。
【００８４】
図１１にソース線の遅延時間を示す。１００インチの場合配線遅延が３０ｎｓあるため、
許容時間の６割程度で書き込みを終了する必要がある。したがって１００インチでは書き
込みは困難である。図１１は表示装置のサイズを１０インチとして、フレーム周波数を４
倍速としたデータである。ここではサンプリングパルスと入力信号とソース線のもっとも
入力から離れた点での電位を示している。サンプリングパルスがハイの期間で書き込みが
おこなわれ、入力信号とソース線電位が同じになるように動作する。入力信号の立ち上が
りから約０．０７μｓで入力信号の９９．９％に達しており１０インチでは４倍速動作が
可能であることを示している。
【００８５】
図１２にフレーム周波数を１２０Ｈｚ２倍速とし、表示装置を１００インチとした場合の
計算結果である。周波数以外の条件は前述と同じである。ここではサンプリングパルスと
入力信号とソース線のもっとも入力から離れた点での電位を示している。サンプリングパ
ルスがハイの期間で書き込みがおこなわれ、入力信号とソース線電位が同じになるように
動作する。入力信号の立ち上がりから、約０．１３μｓにて９９．９％に達している。こ
の場合は表示装置が１００インチであっても規定時間の範囲で９９．９％の書き込みがで
きることを示している。このように移動度が１００ｃｍ２／Ｖｓあればソースドライバを
内蔵し、２倍速において、表示サイズが１００インチであっても動作をおこなうことが可
能になる。
【００８６】
（実施の形態５）
本実施の形態では、トランジスタの作製例の一例を図１、図２、及び図３を用いて示す。
【００８７】
まず、絶縁表面を有する基板である基板４００上に、導電膜を形成した後、フォトマスク
を用いてフォトリソグラフィ工程によりゲート電極層４０１を設ける。
【００８８】
基板４００としては、大量生産することができるガラス基板を用いることが好ましい。基
板４００として用いるガラス基板は、後の工程で行う加熱処理の温度が高い場合には、歪
み点が７３０℃以上のものを用いると良い。また、基板４００には、例えば、アルミノシ
リケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材
料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませ
ることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含
むガラス基板を用いることが好ましい。
【００８９】
また、下地層となる絶縁層を基板４００とゲート電極層４０１の間に設けてもよい。下地
層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素、酸化珪素、
窒化酸化珪素、または酸化窒化珪素から選ばれた一または複数の層による積層構造により
形成することができる。
【００９０】
ゲート電極層４０１としては、金属導電層を用いることができる。金属導電層の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電層として単層、または
２層構造、または４層以上の積層構造としてもよい。後に加熱処理を行う場合、ゲート電
極層４０１としてその加熱処理温度に耐えうる材料を選択することが好ましい、
【００９１】
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化ハフニウ
ム層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。
例えば、窒化珪素膜と酸化珪素膜の積層とする。ゲート絶縁層４０２の膜厚は５０ｎｍ以
上２００ｎｍ以下とする。
【００９２】
本実施の形態において、ゲート絶縁層４０２の形成は、高密度プラズマ装置により行う。
ここでは、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成でき
る装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発
生させて、絶縁膜の成膜を行う。
【００９３】
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。
【００９４】
ゲート絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜
酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
【００９５】
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。
【００９６】
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
【００９７】
本実施の形態では、ゲート絶縁層４０２として高密度プラズマ装置による膜厚１００ｎｍ
の酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いる。
【００９８】
次いで、ゲート絶縁層４０２上に、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体層
を形成する。また、第１の酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、
酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッ
タ法により形成することができる。
【００９９】
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
に残存している水分などを除去することが好ましい。スパッタ装置内の残留水分を除去す
るためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イ
オンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段と
しては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプ
を用いて排気したスパッタ装置の成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素
原子を含む化合物等が排気されるため、当該成膜室で成膜し酸化物半導体膜に含まれる不
純物の濃度を低減できる。
【０１００】
本実施の形態では、第１の酸化物半導体層として酸化物半導体ターゲット（Ｉｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍ
ｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下
で膜厚５ｎｍの第１の酸化物半導体層を成膜する。また、酸化物半導体ターゲットとして
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲッ
ト、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有す
るターゲットを用いることもできる。本実施の形態では、後に加熱処理を行い意図的に結
晶化させるため、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。
【０１０１】
また、酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９
５％以上、さらに好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲ
ットを用いると、形成される酸化物半導体膜中の不純物濃度を低減することができ、電気
特性または信頼性の高いトランジスタを得ることができる。
【０１０２】
また、第１の酸化物半導体層の成膜を行う前、スパッタ装置内壁や、ターゲット表面やタ
ーゲット材料中に残存している水分または水素を除去するためにプリヒート処理を行うと
良い。プリヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱す
る方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。
【０１０３】
次いで、第１の酸化物半導体層の第１の加熱処理を行い、少なくとも一部を結晶化させる
。第１の加熱処理の温度は、４５０℃以上８５０℃以下とする。また、加熱時間は１分以
上２４時間以下とする。第１の加熱処理によって表面から結晶成長した多結晶層である第
１の酸化物半導体層４０３を形成する（図２（Ａ）参照。）。また、表面に形成される結
晶層は、その表面にａ−ｂ面を有し、表面に対して垂直方向にｃ軸配向をしている。本実
施の形態では、第１の加熱処理によって第１の酸化物半導体層の全体に渡って結晶（ＣＧ
（Ｃｏ−ｇｒｏｗｉｎｇ）結晶とも呼ぶ）とする例を示す。
【０１０４】
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、とすることが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の乾燥空気雰囲気
下で第１の加熱処理を行っても良い。
【０１０５】
本実施の形態では、第１の加熱処理として、乾燥空気雰囲気下で７００℃、１時間の加熱
処理を行う。
【０１０６】
また、第１の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水化が行われた後
、雰囲気を切り替えて酸素雰囲気にすることで第１の酸化物半導体層内部に酸素を補給し
てＩ型とすることができる。
【０１０７】
次いで、平板状の多結晶である第１の酸化物半導体層４０３上に、少なくとも第１の酸化
物半導体層４０３よりも膜厚の厚く、１０μｍ以下の膜厚範囲の第２の酸化物半導体層４
０４を形成する（図２（Ｂ）参照。）。なお、第２の酸化物半導体層４０４の膜厚は、作
製するデバイスによって最適な膜厚を実施者が決定すればよい。例えば、ボトムゲート型
トランジスタを作製する場合は、第１の酸化物半導体層４０３と第２の酸化物半導体層４
０４の合計膜厚は１０ｎｍ以上２００ｎｍ以下とする。
【０１０８】
第２の酸化物半導体層４０４としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、
Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ
−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜
、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。
【０１０９】
また、第１の酸化物半導体層４０３と第２の酸化物半導体層４０４は、同一成分を含む材
料を用いること、あるいは同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下
）を有することが好ましい。同一成分を含む材料を用いる場合、後に行われる結晶化にお
いて第１の酸化物半導体層４０３の多結晶層を種として結晶成長を行いやすくなる。また
、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である
。
【０１１０】
次いで、第２の加熱処理を行い、第１の酸化物半導体層４０３の結晶層を種として結晶成
長を行う。第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以
上６５０℃以下とする。また、加熱時間は１分以上２４時間以下とする。第２の加熱処理
によって第２の酸化物半導体層を結晶化させる。こうして板状結晶の酸化物半導体積層４
３０を得ることができる（図２（Ｃ）参照。）。
【０１１１】
板状結晶は、酸化物半導体層の表面に対して垂直にｃ軸配向した単結晶体であることが好
ましい。また、単結晶体でなくともチャネル形成領域で各結晶のａ軸およびｂ軸が配向し
、かつ、酸化物半導体層の表面に対して垂直にｃ軸配向した多結晶体であることが好まし
い。なお、酸化物半導体層の下地表面に凹凸がある場合、板状結晶は、多結晶体となる。
【０１１２】
また、図２（Ａ）、図２（Ｂ）、及び図２（Ｃ）の工程を分かりやすく上位概念を説明す
るために、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に拡大模式図を示す。
【０１１３】
図１（Ａ）は、下地部材５００上に結晶化のための第１の加熱処理が行われた後の第１の
酸化物結晶部材５０１を示している。図１（Ａ）は図２（Ａ）に対応しており、下地部材
５００は、ゲート絶縁層４０２に相当する。また、図１（Ｂ）は図２（Ｂ）に対応してお
り、第２の酸化物半導体層５０２の成膜直後の断面図である。また、図１（Ｃ）は、図２
（Ｃ）に対応しており、第２の加熱処理後の断面図である。第２の加熱処理によって、さ
らに高い配向性を有する結晶層からなる第３の酸化物結晶部材５０３ａとなる。また、第
１の酸化物部材と第２の酸化物部材に同一成分を含む酸化物半導体材料を用いる場合、図
１（Ｃ）に示すように、第３の酸化物結晶部材５０３ａの結晶層を核として第２の酸化物
部材の表面に向かって上方に結晶成長し、第２の酸化物結晶部材５０３ｂが形成され、結
晶部材同士がｃ軸配向を有する。そのため、図１（Ｃ）では点線で示したが、第３の酸化
物結晶部材と第２の酸化物結晶部材の境界は不明瞭となる。また、第２の加熱処理によっ
て、成膜直後の第２の酸化物部材の内部は、高純度化され、非晶質を含む層となる。
【０１１４】
次いで、第１の酸化物半導体層及び第２の酸化物半導体層からなる酸化物半導体積層４３
０をフォトリソグラフィ工程により島状の酸化物半導体積層４３１に加工する（図２（Ｄ
）参照。）。また、島状の酸化物半導体積層４３１を形成するためのレジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
【０１１５】
次いで、ゲート絶縁層４０２、及び島状の酸化物半導体積層４３１に、スパッタ法などに
より金属導電膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、
選択的にエッチングを行って金属電極層を形成する。
【０１１６】
後にソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる金属導
電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または
該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属層の下側もし
くは上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させ
た構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡ
ｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用
いることで耐熱性を向上させることが可能となる。
【０１１７】
例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチ
タン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アル
ミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金
属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、銅層とタン
グステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の
積層構造とすることもできる。勿論、金属導電膜として単層、または４層以上の積層構造
としてもよい。
【０１１８】
次いで、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行ってソース電極層４０５ａ、及びドレイン電極層４０５ｂを
形成した後、レジストマスクを除去する（図２（Ｅ）参照。）。なお、このフォトリソグ
ラフィ工程では、島状の酸化物半導体積層４３１は一部のみがエッチングされ、溝部（凹
部）を有する酸化物半導体層となることもある。
【０１１９】
また、図２（Ｅ）に示すように、ゲート電極層４０１は、ソース電極層４０５ａ（または
ドレイン電極層４０５ｂ）と重なる領域を有することも特徴の一つである。ソース電極層
４０５ａの端部と、ゲート絶縁層４０２の段差、即ち断面図において、ゲート絶縁層の平
坦面からテーパー面となる変化点との間の領域（ここでは図２（Ｅ）中で示したＬＯＶ領
域）を有している。ＬＯＶ領域は、ゲート電極層の端部の凹凸で生じる結晶粒界に、キャ
リアが流れないようにするために重要である。
【０１２０】
また、酸化物半導体積層４３２の側面において、ソース電極層４０５ａ、またはドレイン
電極層４０５ｂと接する結晶層が非晶質状態となることもある。
【０１２１】
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
【０１２２】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことさらに形状を変形すること
ができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。
よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応す
るレジストマスクを形成することができる。よって露光マスク数を削減することができ、
対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１２３】
次いで、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４０７を形成する
。
【０１２４】
酸化物絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
本実施の形態では、酸化物絶縁層４０７として膜厚３００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）と酸素の混合雰
囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪
素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素
雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導
体層に接して形成する酸化物絶縁層４０７は、無機絶縁膜を用い、代表的には酸化珪素膜
、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
さらに、酸化物絶縁層４０７上に窒化珪素膜、窒化アルミニウム膜などの保護絶縁層を形
成してもよい。
【０１２５】
また、酸化物絶縁層４０７及びゲート絶縁層４０２に対して、ゲート電極層４０１に達す
るコンタクトホールを形成し、ゲート電極層４０１に電気的に接続し、ゲート電位を与え
る接続電極を酸化物絶縁層４０７上に形成してもよい。また、ゲート絶縁層４０２を形成
後にゲート電極層４０１に達するコンタクトホールを形成し、その上にソース電極層また
はドレイン電極層と同じ材料で接続電極を形成し、接続電極上に酸化物絶縁層４０７を形
成し、酸化物絶縁層４０７に接続電極に達するコンタクトホールを形成した後、接続電極
と電気的に接続する電極を形成してゲート電位を与える電極を酸化物絶縁層４０７上に形
成してもよい。
【０１２６】
以上の工程でトランジスタ４７０が形成される（図３（Ｂ）参照。）。また、図３（Ａ）
にトランジスタ４７０の上面図の一例を示す。なお、図３（Ｂ）は、図３（Ａ）の鎖線Ｃ
１−Ｃ２で切断した断面図に相当する。
【０１２７】
トランジスタ４７０は、チャネル形成領域のゲート電極層の上面を平坦とし、その平坦面
に垂直にｃ軸配向して酸化物部材を有するとともに、ソース電極層またはドレイン電極層
は、ゲート電極層の端部による凹凸にまで重なり合っていることも特徴の一つである。酸
化物部材（本実施の形態では酸化物半導体積層４３２）は、基板側に凹凸があった場合に
は、凹部のぶつかる領域に結晶粒界がある多結晶となる。従って、図３（Ｂ）に示すＬｏ
ｖ領域を形成することによって、ゲート電極層の端部の凹凸で生じる結晶粒界に、キャリ
アが流れないようにすることができる。そのため、トランジスタ４７０において、ソース
電極層またはドレイン電極層は、ゲート電極の平坦部の上方にまで渡って設け、ゲート電
極層とかさなり（オーバーラップ）を有する。
【０１２８】
また、図３（Ｂ）に示すトランジスタ４７０の構造に特に限定されないことは言うまでも
ない。トップゲート型トランジスタや、ボトムゲート型トランジスタであればよく、例え
ば、図２（Ｅ）でのソース電極層及びドレイン電極層の形成時のエッチングダメージを保
護するために、チャネル形成領域と重なる酸化物絶縁層をチャネルストッパーとして設け
るチャネルストップ型のトランジスタとしてもよい。
【０１２９】
また、酸化物絶縁層４０７上にバックゲートとして機能させることのできる電極層を設け
てもよい。バックゲートの電位は、固定電位、例えば０Ｖや、接地電位とすることができ
、実施者が適宜決定すればよい。また、バックゲートに加えるゲート電圧を制御すること
によって、しきい値電圧を制御することができる。また、しきい値電圧を正としてエンハ
ンスメント型トランジスタとして機能させることができる。また、しきい値電圧を負とし
てデプレッション型トランジスタとして機能させることもできる。例えば、エンハンスメ
ント型トランジスタとデプレッション型トランジスタを組み合わせてインバータ回路（以
下、ＥＤＭＯＳ回路という）を構成し、駆動回路に用いることができる。駆動回路は、論
理回路部と、スイッチ部またはバッファ部を少なくとも有する。論理回路部は上記ＥＤＭ
ＯＳ回路を含む回路構成とする。
【０１３０】
また、以下に酸化物半導体を用いたボトムゲート型のトランジスタの動作原理について説
明する。
【０１３１】
図１３は、酸化物半導体を用いたトランジスタの縦断面図を示す。ゲート電極（ＧＥ１
）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上にソー
ス電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。また、ソース電極（Ｓ）及びド
レイン電極（Ｄ）上に酸化物半導体層（ＯＳ）のチャネル形成領域と重なる酸化物絶縁層
を有している。
【０１３２】
図１４は、図１３に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。
図１４（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、
図１４（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。また
、図７中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，
＋ｑ）を有している。
【０１３３】
図１５は、図１３におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示
し、ゲート電圧が０Ｖの場合の状態を示す。図１５（Ａ）はゲート（Ｇ１）に正の電位（
＋ＶＧ）が印加された状態であり、ソースとドレイン間にキャリア（電子）が流れるオン
状態を示している。また、図１５（Ｂ）は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加
された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
【０１３４】
酸化物半導体の厚さが５０ｎｍ程度であり、酸化物半導体が高純度化されたことによりド
ナー濃度が１×１０１８／ｃｍ３以下であれば、空乏層は酸化物半導体の全体に渡って広
がる。すなわち完全空乏型の状態とみなすことができる。
【０１３５】
図１６は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関
係を示す。
【０１３６】
金属は縮退しているため、伝導子帯とフェルミ準位とは一致する。一方、従来の酸化物
半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に
位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素はドナーでありｎ型化する一つの要因であることが知られている。
【０１３７】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から
除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することに
より真性（Ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加し
てＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
Ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【０１３８】
酸化物半導体は３．０５ｅＶ〜３．１５ｅＶのバンドギャップ（Ｅｇ）を有している
。酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）
は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
【０１３９】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、
両者が接触すると図１４（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０１４０】
図１４（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、
電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この
場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のド
レイン電圧が印加された場合には、電圧印加のない図１４（Ａ）のバリアの高さすなわち
バンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【０１４１】
このとき電子は、図１５（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【０１４２】
また、図１５（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）が印加さ
れると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近
い値となる。
【０１４３】
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（Ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特
性が顕在化するので、バルクの特性と分離して考える必要がある。そのためゲート絶縁膜
は、酸化物半導体と良好な界面を形成できるものが必要となる。例えば、ＶＨＦ帯〜マイ
クロ波帯の電源周波数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁膜
、又はスパッタリング法で作製される絶縁膜を用いることが好ましい。
【０１４４】
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものと
することにより、トランジスタの特性としてチャネル幅Ｗが１×１０４μｍでチャネル長
が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドス
イング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜の膜厚１００ｎｍ）という特性が
十分に期待される。
【０１４５】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、移動度の高いトランジスタを形成し、トランジスタの動作を良好なものとす
ることができる。
【０１４６】
（実施の形態６）
実施の形態５は、第１の酸化物部材と第２の酸化物部材に同一成分を含む酸化物半導体材
料を用いる場合を示したが、本実施の形態では異なる成分の酸化物半導体材料を用いる場
合を示す。
【０１４７】
本実施の形態では、Ｇａを含まないＩｎ：Ｚｎ＝１：１［ａｔｏｍ比］の金属酸化物ター
ゲットを用い、第１の酸化物半導体層を５ｎｍの膜厚とする例を示す。ボトムゲート型の
トランジスタとする場合、Ｇａの酸化物は絶縁物であるため、第１の酸化物半導体層とし
てＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いるよりもＩｎ−Ｚｎ−Ｏ膜を用いることで電界効果移動
度を高くすることができる。
【０１４８】
次いで、第１の加熱処理を行う。第１の酸化物半導体層や下地部材５２０の材料や加熱温
度や加熱時間などの条件にもよるが、第１の加熱処理により、表面から結晶成長させて下
地部材５２０の界面にまで多結晶である第１の酸化物結晶部材５３１を形成する（図１７
（Ａ）参照。）。
【０１４９】
また、下地部材５２０としては、酸化物層、金属層、窒化物層などが挙げられる。第１の
加熱処理により、下地部材の材料に関係なく、第１の酸化物半導体層の表面に比較的結晶
方位の揃った多結晶である第１の酸化物結晶部材５３１は、表面から深さ方向に結晶成長
する。また、第１の酸化物結晶部材５３１は、表面に対して垂直方向にｃ軸配向している
。
【０１５０】
次いで、図１７（Ｂ）は、第１の酸化物結晶部材５３１上に第２の酸化物部材５３２を成
膜した直後の断面図である。本実施の形態では、第２の酸化物部材５３２として、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：
２［ｍｏｌ数比］）を用い、膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を形成する。
【０１５１】
そして、第２の酸化物部材５３２を成膜した後に第２の加熱処理を行う。第２の加熱処理
によって、図１７（Ｃ）に示すように結晶成長を行う。図１７（Ｃ）に示すように、第１
の酸化物結晶部材５３１の結晶層を種として第２の酸化物部材の表面に向かって上方に結
晶成長し、第２の酸化物結晶部材５３３ｂが形成される。
【０１５２】
また、第１の加熱処理で得られた第１の酸化物結晶部材５３１は第２の加熱処理で再び加
熱されるため、さらに結晶性が向上した第３の酸化物結晶部材５３３ａとなる。
【０１５３】
第２の酸化物結晶部材５３２として第１の酸化物結晶部材５３１と異なる成分の酸化物半
導体材料を用いるため、図１７（Ｃ）に示すように、第３の酸化物結晶部材５３３ａと第
２の酸化物結晶部材５３３ｂの境界が形成される。また、第２の加熱処理によっても、ゲ
ート絶縁層界面付近を含め第１の酸化物半導体層のほとんどを多結晶とする。
【０１５４】
図１７（Ｃ）の構造は、下地部材５２０上に接して第１の酸化物結晶部材５３３ａ、第２
の酸化物結晶部材５３３ｂの順に積層された２層構造と言える。異なる材料を用いること
によって、トランジスタの電界効果移動度を高くすることができる。また、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ膜よりも結晶しやすいＩｎ−Ｚｎ−Ｏ膜を用い、結晶成長の種とすることで、効
率よくその上方向に結晶成長を行い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を多結晶とすることができ
る。
【０１５５】
また、成長させたい第２の酸化物結晶部材と下地となる第１の酸化物結晶部材が同じ場合
はホモエピタキシーと呼ぶ。また、成長させたい第２の酸化物結晶部材と下地となる第１
の酸化物結晶部材が異なる場合はヘテロエピタキシーと呼ぶ。本実施の形態では、それぞ
れの材料の選択により、どちらも可能である。
【０１５６】
また、第１の加熱処理の条件や第２の加熱処理の条件は実施の形態５に記した条件範囲と
する。
【０１５７】
また、本実施の形態は、実施の形態５と自由に組み合わせることができる。
【０１５８】
（実施の形態７）
本実施の形態では、ｃ軸配向した結晶層を有する積層酸化物材料を含むトランジスタを作
製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置
（表示装置ともいう）を作製する場合について説明する。また、トランジスタを、駆動回
路の一部または全体を、画素部と同一基板上に形成し、システムオンパネルを形成するこ
とができる。
【０１５９】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【０１６０】
また、表示装置は、表示素子が封止された状態にあるパネルを含む。さらに表示装置は、
該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板
に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。
素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、
画素電極となる導電層を形成した後であって、エッチングして画素電極を形成する前の状
態であっても良いし、あらゆる形態があてはまる。
【０１６１】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイスを指す。
【０１６２】
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１８を用
いて説明する。図１８（Ａ）は、第１の基板４００１上に形成されたｃ軸配向した結晶層
を有する積層酸化物材料を半導体層として含むトランジスタ４０１０、４０１１、及び液
晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パ
ネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＭ−Ｎにおける断面図に相当する
。
【０１６３】
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に第２の基板４
００６が設けられている。よって画素部４００２、信号線駆動回路４００３、及び走査線
駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とに
よって、液晶層４００８と共に封止されている。
【０１６４】
また、第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と
、走査線駆動回路４００４は、トランジスタを複数有しており、図１８（Ｂ）では、画素
部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトラ
ンジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０
２０、４０２１が設けられている。
【０１６５】
トランジスタ４０１０、４０１１は、実施の形態５で示したｃ軸配向した結晶層を有する
積層酸化物材料を含むトランジスタを適用することができる。本実施の形態において、ト
ランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０１６６】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における
トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４
０４０は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていて
も良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電
位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１６７】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１６８】
なお、第２の基板４００６としては、ガラス、プラスチックを用いることができる。プラ
スチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔ
ｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたは
アクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィル
ムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１６９】
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される
。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層
４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材
４００５に含有させる。
【０１７０】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１７１】
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。特に、酸化物半導体層を用いるトランジスタは、静電気の影響によりト
ランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化
物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いるこ
とはより効果的である。
【０１７２】
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０１７３】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
ックマトリクスとして機能する遮光層を設けてもよい。
【０１７４】
また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの
信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層（
絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に
浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密
な膜が好ましい。保護層は、スパッタ法を用いて、酸化珪素層、窒化珪素層、酸化窒化珪
素層、窒化酸化珪素層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウ
ム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい。本実施の形態で
は保護層をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよ
い。
【０１７５】
ここでは、保護層として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素層を形成する。保護層として酸化珪素層
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム層のヒロック防
止に効果がある。
【０１７６】
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素層を形成する。保護層として窒化珪素層を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、トランジスタの電気特性を変化させるこ
とを抑制することができる。
【０１７７】
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
４０２１を形成してもよい。
【０１７８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１７９】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
【０１８０】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０１８１】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０１８２】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１８３】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１８４】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１
のソース電極層及びドレイン電極層と同じ導電層で形成されている。
【０１８５】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介し
て電気的に接続されている。
【０１８６】
また図１８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を画素部４００２と同じ基板上に形成して実装しても良いし、信号線駆動回路の一部また
は走査線駆動回路の一部のみを画素部４００２と同じ基板上に形成して実装しても良い。
【０１８７】
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第１の基板４０
０１と第２の基板４００６の外側には偏光板や拡散板を設ける。また、バックライトの光
源は冷陰極管やＬＥＤにより構成されて液晶表示モジュールとなる。
【０１８８】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１８９】
以上の工程により、信頼性の高い液晶表示装置を作製することができる。
【０１９０】
また、実施の形態５に示すｃ軸配向した結晶層を有する積層酸化物材料の作製方法を用い
て液晶表示装置の駆動回路のトランジスタを作製することにより、駆動回路部のトランジ
スタのノーマリーオフを実現し、省電力化を図ることができる。
【０１９１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１９２】
（実施の形態８）
半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面に
ついて、図１９を用いて説明する。図１９（Ａ）は、第１の基板上に形成されたｃ軸配向
した結晶層を有する積層酸化物材料を含むトランジスタ及び発光素子を、第２の基板との
間にシール材によって封止した、パネルの平面図であり、図１９（Ｂ）は、図１９（Ａ）
のＨ−Ｉにおける断面図に相当する。
【０１９３】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０１９４】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有してお
り、図１９（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動
回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
【０１９５】
トランジスタ４５０９、４５１０は、実施の形態５で示したｃ軸配向した結晶層を有する
積層酸化物材料を含む信頼性の高いトランジスタを適用することができる。本実施の形態
において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
【０１９６】
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半
導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるト
ランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５
４０は、電位がトランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても
良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位
がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１９７】
トランジスタ４５０９は、保護絶縁層としてチャネル形成領域を含む半導体層に接して絶
縁層４５４１が形成されている。絶縁層４５４１は実施の形態５で示した酸化物絶縁層４
０７と同様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減する
ため平坦化絶縁層として機能する絶縁層４５４４で覆う構成となっている。ここでは、絶
縁層４５４１として、実施の形態５に示す酸化物絶縁層４０７を用いてスパッタ法により
酸化珪素層を形成する。
【０１９８】
また、絶縁層４５４１上に、平坦化絶縁層として絶縁層４５４４を形成する。絶縁層４５
４４としては、実施の形態７で示した絶縁層４０２１と同様な材料及び方法で形成すれば
よい。ここでは、絶縁層４５４４としてアクリルを用いる。
【０１９９】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子
４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えるこ
とができる。
【０２００】
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２０１】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０２０２】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素層、
窒化酸化珪素層、ＤＬＣ層等を形成することができる。
【０２０３】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０２０４】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層
から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電
極層及びドレイン電極層と同じ導電層から形成されている。
【０２０５】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介
して電気的に接続されている。
【０２０６】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
【０２０７】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
【０２０８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２０９】
以上の工程により、信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２１０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２１１】
（実施の形態９）
半導体装置の一形態として電子ペーパーの例を示す。
【０２１２】
実施の形態５に示す方法により得られるｃ軸配向した結晶層を有する積層酸化物材料を含
むトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆
動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動デ
ィスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、
薄くて軽い形状とすることが可能という利点を有している。
【０２１３】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０２１４】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０２１５】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２１６】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態５のｃ軸配向した
結晶層を有する積層酸化物材料を含むトランジスタによって得られるアクティブマトリク
ス基板を用いることができる。
【０２１７】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０２１８】
図２０は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられるトランジスタ５８１としては、実施の形態５で示すトランジスタと同様
に作製でき、ｃ軸配向した結晶層を有する積層酸化物材料を含む信頼性の高いトランジス
タである。
【０２１９】
図２０の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２２０】
トランジスタ５８１はボトムゲート構造のトランジスタであり、半導体層と接する絶縁層
５８３に覆われている。トランジスタ５８１のソース電極層又はドレイン電極層は、第１
の電極層５８７と、絶縁層５８３、５８５に形成する開口で接しており電気的に接続して
いる。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領
域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９
が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充
填材５９５で充填されている（図２０参照。）。
【０２２１】
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当す
る。第２の電極層５８８は、トランジスタ５８１と同一絶縁基板上に設けられる共通電位
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０２２２】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
【０２２３】
以上の工程により、信頼性の高い電子ペーパーを作製することができる。
【０２２４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２５】
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０２２６】
本実施の形態では、実施の形態７乃至９のいずれか一で得られる表示装置を搭載した電子
機器の例について図２１及び図２２を用いて説明する。
【０２２７】
図２１（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパー
ソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード
３００４などによって構成されている。なお、実施の形態７に示す液晶表示装置をノート
型のパーソナルコンピュータは有している。
【０２２８】
図２１（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（
ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と
、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２
２がある。なお、実施の形態８に示す発光表示装置を携帯情報端末は有している。
【０２２９】
図２１（Ｃ）は実施の形態９に示す電子ペーパーを一部品として実装して作製した電子
書籍である。図２１（Ｃ）は、電子書籍２７００を示している。例えば、電子書籍２７０
０は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１お
よび筐体２７０３は、軸部２７１１により一つの電子機器とされており、該軸部２７１１
を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作
を行うことが可能となる。
【０２３０】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図２１（Ｃ）では表示部２７０７）に画像を表示することができる。
【０２３１】
また、図２１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
【０２３２】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２３３】
図２１（Ｄ）は、少なくとも表示装置を一部品として実装して作製した携帯電話であり
、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表
示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバ
イス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また
、筐体２８０１には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリス
ロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている
。
【０２３４】
また、表示パネル２８０２はタッチパネルを備えており、図２１（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０２３５】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、
図２１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
【０２３６】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
【０２３７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
【０２３８】
図２１（Ｅ）は少なくとも表示装置を一部品として実装して作製したデジタルカメラで
あり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、
表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０２３９】
図２２は、テレビジョン装置９６００を示している。テレビジョン装置９６００は、筐体
９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示する
ことが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構
成を示している。
【０２４０】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２４１】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２４２】
表示部９６０３には、画素のスイッチング素子として、実施の形態５に示すトランジスタ
を複数配置し、その表示部９６０３と同一絶縁基板上に形成する駆動回路として実施の形
態５に示す移動度の高いトランジスタを配置する。
【０２４３】
本実施の形態は、実施の形態１乃至９のいずれか一と自由に組み合わせることができる。
【符号の説明】
【０２４４】
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    第１の酸化物半導体層
４０４    第２の酸化物半導体層
４０５ａ  ソース電極層
４０５ｂ  ドレイン電極層
４０７    酸化物絶縁層
４３０    酸化物半導体積層
４３１    島状の酸化物半導体積層
４３２    酸化物半導体積層
４７０    トランジスタ
５００    下地部材
５０１    第１の酸化物結晶部材
５０２    酸化物半導体層
５０３ａ    酸化物結晶部材
５０３ｂ    酸化物結晶部材
５０４    非晶質を含む層
５２０    下地部材
５３１    酸化物結晶部材
５３２    酸化物部材
５３３ａ    酸化物結晶部材
５３３ｂ    酸化物結晶部材
５８０    基板
５８１    トランジスタ
５８３    絶縁層
５８５    絶縁層
５８７    電極層
５８８    電極層
５８９    球形粒子
５９０ａ    黒色領域
５９０ｂ    白色領域
５９４    キャビティ
５９５    充填材
５９６    基板
１５０１    ガラス基板
１５０２    画素部
１５０３    ゲートドライバ
１５０４    ゲートドライバ
１５０５    アナログスイッチ
１５０６    ＦＰＣ
１５０７    ＦＰＣ
１５０８    ＦＰＣ
１５０９    ＦＰＣ
１７０１    ガラス基板
１７０２    画素部
１７０３    ゲートドライバ
１７０４    ゲートドライバ
１７０５    ソースドライバ
１７０６    ＦＰＣ
１７０７    ＦＰＣ
１７１１    ガラス基板
１７１２    画素部
１７１３    ゲートドライバ
１７１４    ゲートドライバ
１７１５    ゲートドライバ
１７１６    ゲートドライバ
１７１７    ソースドライバ
１７１８    ソースドライバ
１７１９    ソースドライバ
１７２０    ソースドライバ
１７２１    ＦＰＣ
１７２２    ＦＰＣ
１７２３    ＦＰＣ
１７２４    ＦＰＣ
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
２８００    筐体
２８０１    筐体
２８０２    表示パネル
２８０３    スピーカー
２８０４    マイクロフォン
２８０５    操作キー
２８０６    ポインティングデバイス
２８０７    カメラ用レンズ
２８０８    外部接続端子
２８１０    太陽電池セル
２８１１    外部メモリスロット
３００１    本体
３００２    筐体
３００３    表示部
３００４    キーボード
３０２１    本体
３０２２    スタイラス
３０２３    表示部
３０２４    操作ボタン
３０２５    外部インターフェイス
３０５１    本体
３０５３    接眼部
３０５４    操作スイッチ
３０５５    表示部（Ｂ）
３０５６    バッテリー
３０５７    表示部（Ａ）
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電層
４０２０    絶縁層
４０２１    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサー
４０４０    導電層
４５０１    基板
４５０２    画素部
４５０３ａ    信号線駆動回路
４５０３ｂ    信号線駆動回路
４５０４ａ    走査線駆動回路
４５０４ｂ    走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    トランジスタ
４５１０    トランジスタ
４５１１    発光素子
４５１２    電界発光層
４５１３    電極層
４５１５    接続端子電極
４５１６    端子電極
４５１７    電極層
４５１８ａ    ＦＰＣ
４５１８ｂ    ＦＰＣ
４５１９    異方性導電層
４５２０    隔壁
４５４０    導電層
４５４１    絶縁層
４５４４    絶縁層
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
【図１】
0005978342.tif 000008
【図２】
0005978342.tif 000009
【図３】
0005978342.tif 000010
【図４】
0005978342.tif 000011
【図５】
0005978342.tif 000012
【図６】
0005978342.tif 000013
【図７】
0005978342.tif 000014
【図８】
0005978342.tif 000015
【図９】
0005978342.tif 000016
【図１０】
0005978342.tif 000017
【図１１】
0005978342.tif 000018
【図１２】
0005978342.tif 000019
【図１３】
0005978342.tif 000020
【図１４】
0005978342.tif 000021
【図１５】
0005978342.tif 000022
【図１６】
0005978342.tif 000023
【図１７】
0005978342.tif 000024
【図１８】
0005978342.tif 000025
【図１９】
0005978342.tif 000026
【図２０】
0005978342.tif 000027
【図２１】
0005978342.tif 000028
【図２２】
0005978342.tif 000029