(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に、半導体材料により形成され、入射した光を伝搬する光導波路と、
前記光導波路の一方の側面に接続されており、半導体材料により形成されている一方の接続構造部と、
前記光導波路の他方の側面に接続されており、半導体材料により形成されている他方の接続構造部と、
を有し、
前記光導波路と、前記一方の接続構造部及び前記他方の接続構造部とは略同じ厚さで形成されており、
前記光導波路のコア層全体は、第１の導電型及び第２の導電型の半導体材料により形成され、
前記第１の導電型及び前記第２の導電型の半導体材料が接するｐｎ接合面の主面は前記基板に平行であり、
前記光導波路の上側には、前記第１の導電型の領域が形成されており、下側には、前記第２の導電型の領域が形成されており、
前記一方の接続構造部の上側には、前記第１の導電型の領域が形成されており、
前記他方の接続構造部の下側には、前記第２の導電型の領域が形成されており、
前記一方の接続構造部の下側には、不純物元素が注入されていない領域を有しており、
前記他方の接続構造部の上側には、不純物元素が注入されていない領域を有していることを特徴とする半導体光変調素子。
【請求項２】
前記一方の接続構造部は、所定の間隔で複数形成されており、
前記他方の接続構造部は、所定の間隔で複数形成されているものであることを特徴とする請求項１に記載の半導体光変調素子。
【請求項３】
前記一方の接続構造部及び前記他方の接続構造部は、フォトニック結晶により形成されているものであることを特徴とする請求項１に記載の半導体光変調素子。
【請求項４】
前記第１の導電型の領域は、第１の導電型となる第１の不純物元素がイオン注入されており、
前記第２の導電型の領域は、第２の導電型となる第２の不純物元素がイオン注入されているものであって、
前記第２の不純物元素のイオンは、前記第１の不純物元素のイオンよりも、質量数が小さいことを特徴とする請求項１から３のいずれかに記載の半導体光変調素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光変調素子及び半導体光変調素子の製造方法に関するものである。
【背景技術】
【０００２】
近年における情報通信の増大に伴い、光通信及び光伝送における超高速化と大容量化の検討がなされており、このような光通信等には、様々な光変調器や光スイッチ等が用いられている。このような光変調器の１つとして、半導体材料により形成されており、広帯域な波長の入力光に対応したマッハツェンダ（Mach-Zehnder；ＭＺ）型光変調器がある。（例えば、特許文献１）
【０００３】
図１は、半導体光変調素子であるマッハツェンダ型の光変調器の構造を示すものであり、図１（ａ）は、マッハツェンダ型の光変調器の上面図、図１（ｂ）は、図１（ａ）における一点鎖線１Ａ−１Ｂにおいて切断した断面図である。図１に示されるマッハツェンダ型の光変調器は、入射側の光導波路９１０ａに連続光を入射させることにより、変調光を出射側の光導波路９１０ｂより出射する構造のものである。この光変調器は、第１の光導波路９１１と第２の光導波路９１２とを有しており、第１の光導波路９１１及び第２の光導波路９１２は、光が入射する側は入射側の光導波路９１０ａと接続されており、光が出射する側は出射側の光導波路９１０ｂと接続されている。従って、入射側の光導波路９１０ａに入射した連続光は、第１の光導波路９１１を伝搬する光と第２の光導波路９１２を伝搬する光に分岐され、所望の変調がなされた後、出射側の光導波路９１０ｂにおいて合流し、変調光として出射される。
【０００４】
ところで、図１に示される半導体光変調素子である光変調器は、半導体層９５０の厚さを厚く形成することにより、コア層となる第１の光導波路９１１等が形成されており、入射した光は、コア層となる第１の光導波路９１１等の内部を伝搬する。また、コア層となる第１の光導波路９１１等の両側には、コア層よりも厚さの薄いスラブ層が形成されており、スラブ層を介してコア層となる第１の光導波路９１１等に電圧等を印加することができるように形成されている。このような構造の光変調器は、リブ型構造の光変調器と呼ばれている。尚、半導体層９５０は、Ｓｉ基板等の基板９６０の上に形成された酸化シリコン層９６１の上に形成されており、基板９６０面に略平行に形成されている。
【０００５】
このような光変調器は、共通電極９２０、第１の信号電極９２１、第２の信号電極９２２を有している。具体的には、共通電極９２０は、第１の光導波路９１１と第２の光導波路９１２との間に形成されている。また、第１の光導波路９１１は、共通電極９２０と第１の信号電極９２１との間に挟まれており、第２の光導波路９１２は、共通電極９２０と第２の信号電極９２２との間に挟まれている。従って、電圧信号源９３０によって、共通電極９２０と第１の信号電極９２１との間に、所定の電圧等を印加することにより、第１の光導波路９１１を伝搬する光の位相が変調され、光変調がなされる。同様に、不図示の電圧信号源を用いて、共通電極９２０と第２の信号電極９２２との間に、所定の電圧等を印加することにより、第２の光導波路９１２を伝搬する光の位相が変調され、光変調がなされる。
【０００６】
半導体層９５０は、一方の側のスラブ層とコア層の一方の領域に形成されたｎ型領域９５０ａと他方の側のスラブ層とコア層の他方の領域に形成されたｐ型領域９５０ｂとを有している。コア層である第１の光導波路９１１の略中央においては、ｎ型領域９５０ａとｐ型領域９５０ｂとが接しており基板９６０面に対し略垂直にｐｎ接合部９５０ｃが形成されている。尚、半導体層９５０は、シリコン等により形成されており、ｎ型領域９５０ａには、ｎ型となる不純物元素がドープされており、ｐ型領域９５０ｂには、ｐ型となる不純物元素がドープされている。具体的な製造方法は、ｎ型領域９５０ａは、ｎ型領域９５０ａが形成される領域に開口部を有するレジストパターンを形成し、ｎ型となる不純物元素をイオン注入することにより形成することができる。また、ｐ型領域９５０ｂは、ｐ型領域９５０ｂが形成される領域に開口部を有するレジストパターンを形成し、ｐ型となる不純物元素をイオン注入することにより形成することができる。尚、図１（ｂ）において、ｎ型領域９５０ａは共通電極９２０と接続されており、ｐ型領域９５０ｂは第１の信号電極９２１と接続されている。
【０００７】
このような構造の光変調器においては、共通電極９２０と第１の信号電極９２１との間に印加する電圧を変化させることにより、ｐｎ接合面９５０ｃの近傍における電子及びホールのフリー・キャリアの濃度を変化させることができる。これにより、フリー・キャリア・プラズマ効果によって、コア層である第１の光導波路９１１等における屈折率が変化するため、第１の光導波路９１１等において紙面に対し垂直に伝搬する光の位相を変調させることができる。尚、図１に示される光変調器においては、コア層である第１の光導波路９１１等の光導波路は、基板９６０面に平行方向である半導体層９５０の面内方向よりも、半導体層９５０の膜厚方向の方が短く形成されている。従って、コア層である第１の光導波路９１１等の光導波路を通過する光の強度分布は、基板９６０面に平行方向、即ち、半導体層９５０の面内方向に扁平した分布となる。
【０００８】
ところで、このような構造の光変調器においては、伝搬する光とｐｎ接合面９５０ｃとの空間的な重なりを広くすることにより、変調効率を高めることができることが知られている。よって、変調効率を高めた構造のものとして、図２に示すような構造の光変調器が開示されている。（例えば、非特許文献１）
【０００９】
図２に示される構造の光変調器は、ｐｎ接合面９５０ｄは基板９６０面に対し略平行に形成されており、伝搬する光とｐｎ接合面９５０ｄとの空間的な重なりを広くすることができるため、図１（ｂ）に示す構造のものと比べて、高い変調効率を得ることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第７２５１４０８号明細書
【非特許文献】
【００１１】
【非特許文献１】M. R. Watts他, IEEE JOURNAL OF SELECTED TOPICSIN QUANTUM ELECTRONICS, VOL. 16, NO. 1, 2010年, 159-164ページ
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、図２に示される構造の光変調器は、変調効率を高くすることはできるが、このような構造の光変調器を既存の半導体製造技術により、高い歩留りで安定して製造することは困難である。即ち、図２に示される構造の光変調器では、コア層となる第１の光導波路９１１等において、下側にはｎ型領域９５０ａが形成されており、上側にはｐ型領域９５０ｂが形成されている。従って、コア層の下側にｎ型領域９５０ａを形成しようと、深い領域に所望の量の不純物元素をイオン注入した場合、不純物元素は略同じ深さで注入されるため、ｎ型領域９５０ａのスラブ層となる浅い領域には、所望の量の不純物元素を注入することができない。逆に、ｎ型領域９５０ａのスラブ層となる浅い領域に所望の量の不純物元素をイオン注入した場合、コア層の下側の深い領域には、所望の量の不純物元素は注入されないため、所望のｎ型領域９５０ａを形成することができない。従って、既存の製造方法で製造した場合には、所望の特性のものを得ることができないか、或は、製造されるもののバラツキが大きく、歩留り等の低下を招いてしまう。また、既存の製造方法を駆使して、仮に、所望の特性が得られるような図２に示す構造の作製することができたとしても、製造方法は、複雑、かつ、工程数が多くなるものと考えられ、極めて高コストなものとなってしまう。
【００１３】
また、ｎ型領域９５０ａ及びｐ型領域９５０ｂは、各々所定の形状のレジストパターンを形成した後、イオン注入を行なうことにより形成することができる。しかしながら、この場合、製造誤差等により、ｎ型領域９５０ａ及びｐ型領域９５０ｂが形成される位置等にバラツキが生じてしまう。このように、ｎ型領域９５０ａ及びｐ型領域９５０ｂの形成される位置等にバラツキが生じてしまうと、形成されるｐｎ接合面９５０ｄの広さ等が変化し、変調効率や特性等も変化してしまう。よって、製造された光変調器の特性等にバラツキが生じ、更には、歩留りの低下を招いてしまう。
【００１４】
従って、容易に製造することができ、変調効率が高く、特性が均一で、歩留りの高い半導体光変調素子及び半導体光変調素子の製造方法が求められている。
【課題を解決するための手段】
【００１５】
本実施の形態の一観点によれば、基板と、前記基板の上に、半導体材料により形成され、入射した光を伝搬する光導波路と、前記光導波路の一方の側面に接続されており、半導体材料により形成されている一方の接続構造部と、前記光導波路の他方の側面に接続されており、半導体材料により形成されている他方の接続構造部と、を有し、前記光導波路と、前記一方の接続構造部及び前記他方の接続構造部とは略同じ厚さで形成されており、前記光導波路のコア層全体は、第１の導電型及び第２の導電型の半導体材料により形成され、前記第１の導電型及び前記第２の導電型の半導体材料が接するｐｎ接合面の主面は前記基板に平行であり、前記光導波路の上側には、前記第１の導電型の領域が形成されており、下側には、前記第２の導電型の領域が形成されており、前記一方の接続構造部の上側には、前記第１の導電型の領域が形成されており、前記他方の接続構造部の下側には、前記第２の導電型の領域が形成されており、前記一方の接続構造部の下側には、不純物元素が注入されていない領域を有しており、前記他方の接続構造部の上側には、不純物元素が注入されていない領域を有していることを特徴とする。
【００１６】
また、本実施の形態の他の一観点によれば、基板の上に形成されている半導体層の上側に、第１の導電型となる不純物元素をイオン注入する第１のイオン注入の工程と、前記半導体層の下側に、第２の導電型となる不純物元素をイオン注入する第２のイオン注入の工程と、前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、を有し、前記第１のイオン注入の工程及び前記第２のイオン注入の工程を行なった後、前記エッチング工程を行い、前記光導波路が形成される領域には、前記半導体層の上側に前記第１の導電型の領域が形成され、下側に前記第２の導電型の領域が形成されており、前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第１の導電型の領域が形成されており、前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第２の導電型の領域が形成されていることを特徴とする。
【００１７】
また、本実施の形態の他の一観点によれば、基板の上に形成されている半導体層の上側及び下側に、第２の導電型となる不純物元素をイオン注入する第１のイオン注入の工程と、前記半導体層の上側に、第１の導電型となる不純物元素をイオン注入する第２のイオン注入の工程と、前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、を有し、前記第１のイオン注入の工程及び前記第２のイオン注入の工程を行なった後、前記エッチング工程を行い、前記光導波路が形成される領域には、前記半導体層の上側に前記第１の導電型の領域が形成され、下側に前記第２の導電型の領域が形成されており、前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第１の導電型の領域が形成されており、前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第２の導電型の領域が形成されていることを特徴とする。
【発明の効果】
【００１８】
開示の半導体光変調素子及び半導体光変調素子の製造方法によれば、変調効率が高く、特性が均一な半導体光変調素子を容易に得ることができる。
【図面の簡単な説明】
【００１９】
【図１】従来の半導体光変調素子の説明図（１）
【図２】従来の半導体光変調素子の説明図（２）
【図３】第１の実施の形態における半導体光変調素子の上面図
【図４】第１の実施の形態における半導体光変調素子の説明図
【図５】第１の実施の形態における半導体光変調素子の製造方法の工程図（１）
【図６】第１の実施の形態における半導体光変調素子の製造方法の工程図（２）
【図７】第１の実施の形態における半導体光変調素子の製造方法の工程図（３）
【図８】第１の実施の形態における半導体光変調素子の製造方法の工程図（４）
【図９】第１の実施の形態における半導体光変調素子の製造方法の工程図（５）
【図１０】第１の実施の形態における半導体光変調素子の製造方法の工程図（６）
【図１１】第１の実施の形態における半導体光変調素子の製造方法の工程図（７）
【図１２】第１の実施の形態における半導体光変調素子の製造方法の工程図（８）
【図１３】第１の実施の形態における半導体光変調素子の製造方法の工程図（９）
【図１４】第１の実施の形態における半導体光変調素子の製造方法の工程図（１０）
【図１５】第１の実施の形態における半導体光変調素子の製造方法の工程図（１１）
【図１６】第１の実施の形態における半導体光変調素子の製造方法の工程図（１２）
【図１７】第１の実施の形態における半導体光変調素子の製造方法の工程図（１３）
【図１８】第１の実施の形態における半導体光変調素子の製造方法の工程図（１４）
【図１９】第１の実施の形態における半導体光変調素子の製造方法の工程図（１５）
【図２０】第１の実施の形態における半導体光変調素子の製造方法の工程図（１６）
【図２１】第１の実施の形態における半導体光変調素子の製造方法の工程図（１７）
【図２２】第２の実施の形態における半導体光変調素子の説明図
【図２３】第２の実施の形態における他の半導体光変調素子の説明図
【図２４】第２の実施の形態における半導体光変調素子の製造方法の工程図（１）
【図２５】第２の実施の形態における半導体光変調素子の製造方法の工程図（２）
【図２６】第２の実施の形態における半導体光変調素子の製造方法の工程図（３）
【図２７】第２の実施の形態における半導体光変調素子の製造方法の工程図（４）
【図２８】第２の実施の形態における半導体光変調素子の製造方法の工程図（５）
【図２９】第２の実施の形態における半導体光変調素子の製造方法の工程図（６）
【図３０】第２の実施の形態における半導体光変調素子の製造方法の工程図（７）
【図３１】第２の実施の形態における半導体光変調素子の製造方法の工程図（８）
【図３２】第２の実施の形態における半導体光変調素子の製造方法の工程図（９）
【図３３】第２の実施の形態における半導体光変調素子の製造方法の工程図（１０）
【図３４】第２の実施の形態における半導体光変調素子の製造方法の工程図（１１）
【図３５】第２の実施の形態における半導体光変調素子の製造方法の工程図（１２）
【図３６】第２の実施の形態における半導体光変調素子の製造方法の工程図（１３）
【図３７】第２の実施の形態における半導体光変調素子の製造方法の工程図（１４）
【図３８】第２の実施の形態における半導体光変調素子の製造方法の工程図（１５）
【図３９】第２の実施の形態における半導体光変調素子の製造方法の工程図（１６）
【図４０】第２の実施の形態における半導体光変調素子の製造方法の工程図（１７）
【図４１】第３の実施の形態における半導体光変調素子の説明図
【図４２】第３の実施の形態における半導体光変調素子の製造方法の工程図（１）
【図４３】第３の実施の形態における半導体光変調素子の製造方法の工程図（２）
【図４４】第３の実施の形態における半導体光変調素子の製造方法の工程図（３）
【図４５】第３の実施の形態における半導体光変調素子の製造方法の工程図（４）
【図４６】第３の実施の形態における半導体光変調素子の製造方法の工程図（５）
【図４７】第３の実施の形態における半導体光変調素子の製造方法の工程図（６）
【図４８】第３の実施の形態における半導体光変調素子の製造方法の工程図（７）
【図４９】第３の実施の形態における半導体光変調素子の製造方法の工程図（８）
【図５０】第３の実施の形態における半導体光変調素子の製造方法の工程図（９）
【図５１】第３の実施の形態における半導体光変調素子の製造方法の工程図（１０）
【図５２】第３の実施の形態における半導体光変調素子の製造方法の工程図（１１）
【図５３】第３の実施の形態における半導体光変調素子の製造方法の工程図（１２）
【図５４】第３の実施の形態における半導体光変調素子の製造方法の工程図（１３）
【図５５】第３の実施の形態における半導体光変調素子の製造方法の工程図（１４）
【図５６】第３の実施の形態における半導体光変調素子の製造方法の工程図（１５）
【図５７】第４の実施の形態における半導体光変調素子の説明図
【発明を実施するための形態】
【００２０】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００２１】
〔第１の実施の形態〕
（半導体光変調素子）
最初に、図３及び図４に基づき第１の実施の形態における半導体光変調素子について説明する。図３は、本実施の形態における半導体光変調素子の上面図である。また、図４（ａ）は、図３における一点鎖線３Ａにより囲まれた領域の拡大図であり、図４（ｂ）は、図４（ａ）における一点鎖線４Ａ−４Ｂにおいて切断された断面図であり、図４（ｃ）は、図４（ａ）における一点鎖線４Ｃ−４Ｄにおいて切断された断面図である。
【００２２】
本実施の形態における半導体光変調素子は、マッハツェンダ型の光変調器であり、連続光を入射側の光導波路１０ａに入射させることにより、変調光が出射側の光導波路１０ｂより出射する構造のものである。この半導体光変調素子は、第１の光導波路１１と第２の光導波路１２とを有しており、第１の光導波路１１及び第２の光導波路１２は、光が入射する側は入射側の光導波路１０ａと接続されており、光が出射する側は出射側の光導波路１０ｂと接続されている。従って、入射側の光導波路１０ａに入射した連続光は、第１の光導波路１１を伝搬する光と第２の光導波路１２を伝搬する光に分岐され、所望の変調がなされた後、出射側の光導波路１０ｂにおいて合流し、変調光として出射される。
【００２３】
また、本実施の形態における半導体光変調素子は、共通電極２０、第１の信号電極２１、第２の信号電極２２を有している。具体的には、共通電極２０は、第１の光導波路１１と第２の光導波路１２との間に形成されており、第１の光導波路１１は、共通電極２０と第１の信号電極２１との間に挟まれており、第２の光導波路１２は、共通電極２０と第２の信号電極２２との間に挟まれている。
【００２４】
本実施の形態においては、コア層となる第１の光導波路１１及び第２の光導波路１２が形成される領域の両側の半導体層５０の一部を除去することにより接続構造部１１ａ及び接続構造部１１ｂが形成されている。これにより、入射した光は、コア層となる第１の光導波路１１及び第２の光導波路１２の内部を伝搬する。尚、半導体層５０は、Ｓｉ基板等の基板６０の上に形成された酸化膜層６１の上に形成されており、基板６０面に略平行に形成されている。また、コア層となる第１の光導波路１１等の両側には、複数の接続構造部１１ａ及び１１ｂ等が所定の間隔で形成されており、これらの複数の接続構造部１１ａ及び１１ｂ等が共通電極２０及び第１の信号電極２１等と接続されている。具体的には、第１の光導波路１１の側面の一方の側には、所定の間隔で半導体層５０を除去することにより一方の接続構造部１１ａが形成されており、一方の接続構造部１１ａは、共通電極２０と接続されている。また、第１の光導波路１１の側面の他方の側には、所定の間隔で半導体層５０を除去することにより他方の接続構造部１１ｂが形成されており、他方の接続構造部１１ｂは、第１の信号電極２１と接続されている。
【００２５】
本実施の形態においては、コア層となる第１の光導波路１１等の幅Ｗ１は、約４５０ｎｍとなるように形成されている。また、コア層となる第１の光導波路１１等と共通電極２０との間及び、第１の光導波路１１等と第１の信号電極２１との間の間隔Ｄ１は、約２μｍとなるように形成されている。接続構造部１１ａ及び１１ｂは、コア層となる第１の光導波路１１等における光の伝搬方向と略垂直方向に延びるように形成されており、形成される接続構造部１１ａ及び１１ｂは、幅Ｗ２が約７０ｎｍ、ピッチＰ１が約２８５ｎｍとなるように形成されている。
【００２６】
尚、接続構造部１１ａ及び１１ｂ等の幅Ｗ２は、第１の光導波路１１等を伝搬する光が第１の光導波路１１等より漏れ出すことがないように、所定の幅、具体的には、第１の光導波路１１等の幅Ｗ１よりも狭い幅となるように形成されている。このような構造のものは、接続構造部１１ａ及び１１ｂ等が格子状に形成されるものであるため、側面格子構造と称される場合がある。また、本実施の形態では、コア層となる第１の光導波路１１等と接続構造部１１ａ及び１１ｂ等とは、略同じ厚さで形成されており、例えば、約２２０ｎｍの厚さで形成されている。
【００２７】
このように、本実施の形態における半導体光変調素子は、共通電極２０と第１の信号電極２１等との間に、電圧信号源３０により所定の電圧等を印加することにより、接続構造部１１ａ及び１１ｂ等を介し、第１の光導波路１１等に電圧を印加することができる。これにより、第１の光導波路１１等を伝搬する光の位相を変調させることができ、光変調を行なうことができる。
【００２８】
本実施の形態における半導体光変調素子においては、半導体層５０には、ｎ型領域５１ａ及びｎ＋型領域５１ｂと、ｐ型領域５２ａ及びｐ＋型領域５２ｂとが形成されている。尚、本実施の形態では、ｎ型を第１の導電型と、ｐ型を第２の導電型として説明するが、これらの関係は逆であってもよい。半導体層５０においては、ｐ型領域５２ａとｎ型領域５１ａとが、この順で積層形成されており、ｐ型領域５２ａとｎ型領域５１ａとが積層形成されている部分に、コア層である第１の光導波路１１等が形成されている。よって、コア層である第１の光導波路１１等には、ｐｎ接合面５０ａが、基板６０面に対し略平行に形成される。
【００２９】
また、ｎ型領域５１ａと接しているｎ＋型領域５１ｂは、共通電極２０の近傍において、共通電極２０と接続されており、ｐ型領域５２ａと接しているｐ＋型領域５２ｂは、第１の信号電極２１等の近傍において、第１の信号電極２１等と接続されている。このように、ｎ型領域５１ａは、一方の接続構造部１１ａとなる半導体層５０の上側の一部にも形成されており、ｎ＋型領域５１ｂと接続されている。また、ｐ型領域５２ａは、他方の接続構造部１１ｂとなる半導体層５０の下側の一部にも形成されており、ｐ＋型領域５２ｂと接続されている。
【００３０】
尚、本実施の形態においては、ドーピングマージンＭ１として、一方の接続構造部１１ａとなる半導体層５０の下側にはｐ型領域５２ａが、コア層である第１の光導波路１１等から約１００ｎｍの位置まで形成されている。同様に、ドーピングマージンＭ２として、他方の接続構造部１１ｂとなる半導体層５０の上側にはｎ型領域５１ａが、コア層である第１の光導波路１１等から約１００ｎｍの位置まで形成されている。
【００３１】
本実施の形態における半導体光変調素子は、半導体層５０は、シリコン等により形成されている。また、ｎ型領域５１ａ及びｎ＋型領域５１ｂは、ｎ型となる不純物元素をドープすることにより形成されており、ｐ型領域５２ａ及びｐ＋型領域５２ｂは、ｐ型となる不純物元素をドープすることにより形成されている。更に、本実施の形態における半導体光変調素子では、一方の接続構造部１１ａの下側においては、ｎ＋型領域５１ｂとｐ型領域５２ａとの間に、不純物元素がドープされていないノンドープ領域５３ａが形成されている。また、他方の接続構造部１１ｂの上側においては、ｐ＋型領域５２ｂとｎ型領域５１ａとの間に、不純物元素がドープされていないノンドープ領域５３ｂが形成されている。
【００３２】
本実施の形態における半導体光変調素子は、半導体層５０の上側となるいわゆる浅い領域には、ｎ型となる不純物元素がイオン注入されており、これによりｎ型領域５１ａが形成されている。また、半導体層５０の下側となるいわゆる深い領域には、ｐ型となる不純物元素がイオン注入されており、これによりｐ型領域５２ａが形成されている。従って、本実施の形態においては、所望の深さ領域に所望の量の不純物元素をイオン注入することにより形成することができるため、所望の半導体光変調素子を容易に作製することができる。また、本実施の形態においては、形成されるｐｎ接合面５０ａの幅は略一定であるため、製造される半導体光変調素子における特性を均一にすることができ、また、歩留りを向上させることができる。
【００３３】
本実施の形態における半導体光変調素子においては、半導体層５０の上側に形成されるｎ型領域５１ａには、不純物濃度のピークの値が約１×１０１８ｃｍ−３となるように、不純物元素としてＰ（リン）がイオン注入されている。また、半導体層５０の下側に形成されるｐ型領域５２ａには、不純物濃度のピークの値が約５×１０１７ｃｍ−３となるように、不純物元素としてＢ（ボロン）がイオン注入されている。本実施の形態においては、ｎ型領域５１ａ及びｐ型領域５２ａの不純物濃度は異なっているが、半導体層５０の深さ方向における略中央では、ｎ型の不純物元素の不純物濃度とｐ型の不純物元素の不純物濃度とが略等しくなっている。これにより、基板６０面に対し略平行にｐｎ接合面５０ａが形成される。尚、ｎ＋型領域５１ｂでは、不純物濃度が約１×１０２０ｃｍ−３となるように、不純物元素としてＰがイオン注入されており、ｐ＋型領域５２ｂでは、不純物濃度が約１×１０２０ｃｍ−３となるように、不純物元素としてＢがイオン注入されている。
【００３４】
また、本実施の形態における半導体光変調素子では、半導体層５０等の上には、不図示の酸化シリコン層が形成されている。よって、半導体層５０におけるコア層である第１の光導波路１１等は、基板６０の上に形成された酸化膜層６１と不図示の酸化シリコン層により上下が挟まれた構造となっている。
【００３５】
このような構造の半導体光変調素子においては、共通電極２０と第１の信号電極２１との間に印加する電圧を変化させることにより、ｐｎ接合面５０ａの近傍における電子及びホールのフリー・キャリアの濃度を変化させることができる。これにより、フリー・キャリア・プラズマ効果によって、コア層である第１の光導波路１１等における屈折率が変化するため、第１の光導波路１１等において紙面に対し垂直に伝搬する光の位相を変調させることができる。尚、本実施の形態における半導体光変調素子においては、コア層である第１の光導波路１１等の光導波路は、基板６０面に平行方向、即ち、半導体層５０の面内方向よりも、半導体層５０の膜厚方向の方が短く形成される。従って、コア層である第１の光導波路１１等の光導波路を通過する光の強度分布は、基板６０面に対し平行方向、即ち、半導体層５０の面内方向に扁平したものとなる。
【００３６】
このように、本実施の形態における半導体光変調素子は、ｐｎ接合面５０ａは基板６０面に対し略平行に形成されているため、伝搬する光とｐｎ接合面５０ａとの空間的な重なりを広くすることができる。従って、図２に示す構造のものと同様に、高い変調効率を得ることができる。
【００３７】
尚、本実施の形態においては、ｎ型領域５１ａ及びｎ＋型領域５１ｂを形成するための不純物元素としては、Ｐ以外にもＡｓ等を用いることができ、ｐ型領域５２ａ及びｐ＋型領域５２ｂを形成するための不純物元素としては、Ｂ以外にもＡｌ等を用いることができる。また、コア層である第１の光導波路１１等においては、ｎ型領域５１ａとｐ型領域５２ａとは、いずれが上側になってもよい。尚、下側に注入される不純物元素のイオンは、上側に注入される不純物元素のイオンよりも、質量数が小さいものであることが好ましい。質量数が小さなものの方が、質量数の大きいものよりも、半導体層５０の深い領域に注入しやすいからである。
【００３８】
（半導体光変調素子の製造方法）
次に、本実施の形態における半導体光変調素子の製造方法について、図５〜図２１に基づき説明する。
【００３９】
最初に、図５に示すように、ＳＯＩ（silicon on insulator）基板を準備する。ＳＯＩ基板は、Ｓｉ等の基板６０上に、ＢＯＸ（buried oxide）層と呼ばれる酸化膜層６１及び、この酸化膜層６１の上に、ＳＯＩ層と呼ばれる半導体層５０が形成されているものである。本実施の形態においては、ＳＯＩ基板には、酸化膜層６１として厚さが約２μｍの酸化シリコンが形成されており、半導体層５０として厚さが約２２０ｎｍの結晶シリコンが形成されている。尚、図５（ａ）は、この状態における上面図であり、図５（ｂ）は断面図である。
【００４０】
次に、図６に示すように、半導体層５０の上に、ｎ＋型領域５１ｂを形成するためのレジストパターン７１を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｎ＋型領域５１ｂが形成される領域に開口部を有するレジストパターン７１を形成する。尚、図６（ａ）は、この工程における上面図であり、図６（ｂ）は断面図である。
【００４１】
次に、図７に示すように、レジストパターン７１の開口部において、半導体層５０が露出している領域に、不純物元素としてＰをイオン注入し、ｎ＋型領域５１ｂを形成する。注入されるＰは、ｎ＋型領域５１ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン７１を除去する。尚、図７（ａ）は、この工程における上面図であり、図７（ｂ）は断面図である。
【００４２】
次に、図８に示すように、半導体層５０の上に、ｎ型領域５１ａを形成するためのレジストパターン７２を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｎ型領域５１ａが形成される領域に開口部を有するレジストパターン７２を形成する。尚、図８（ａ）は、この工程における上面図であり、図８（ｂ）は断面図である。
【００４３】
次に、図９に示すように、レジストパターン７２の開口部において、半導体層５０が露出している領域に、不純物元素としてＰをイオン注入し、ｎ型領域５１ａを形成する。Ｐのイオン注入の条件は、加速電圧が６０ｋｅＶ、ドーズ量が６×１０１３ｃｍ−２であり、ｎ型領域５１ａにおける不純物濃度のピークの値が約１×１０１８ｃｍ−３となるように注入する。これにより、半導体層５０の上側の所定の領域には、ｎ型領域５１ａが形成される。尚、図８に示される形状のレジストパターン７２を用いた場合には、図９に示されるように、ｎ型領域５１ａ以外のｎ＋型領域５１ｂにもＰが注入される。しかしながら、ｎ型領域５１ａが形成される領域のみ開口部を有するレジストパターン７２を用いた場合には、ｎ型領域５１ａにのみＰを注入することができる。この後、有機溶剤等によりレジストパターン７２を除去する。尚、図９（ａ）は、この工程における上面図であり、図９（ｂ）は断面図である。
【００４４】
次に、図１０に示すように、半導体層５０の上に、ｐ＋型領域５２ｂを形成するためのレジストパターン７３を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｐ＋型領域５２ｂが形成される領域に開口部を有するレジストパターン７３を形成する。尚、図１０（ａ）は、この工程における上面図であり、図１０（ｂ）は断面図である。
【００４５】
次に、図１１に示すように、レジストパターン７３の開口部において、半導体層５０が露出している領域に、不純物元素としてＢをイオン注入し、ｐ＋型領域５２ｂを形成する。注入されるＢは、ｐ＋型領域５２ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン７３を除去する。尚、図１１（ａ）は、この工程における上面図であり、図１１（ｂ）は断面図である。
【００４６】
次に、図１２に示すように、半導体層５０の上に、ｐ型領域５２ａを形成するためのレジストパターン７４を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｐ型領域５２ａが形成される領域に開口部を有するレジストパターン７４を形成する。尚、図１２（ａ）は、この工程における上面図であり、図１２（ｂ）は断面図である。
【００４７】
次に、図１３に示すように、レジストパターン７４の開口部において、半導体層５０が露出している領域に、不純物元素としてＢをイオン注入し、ｐ型領域５２ａを形成する。Ｂのイオン注入の条件は、加速電圧が４５ｋｅＶ、ドーズ量が１×１０１４ｃｍ−２であり、ｐ型領域５２ａにおける不純物濃度のピークの値が約５×１０１７ｃｍ−３となるように注入する。これにより、半導体層５０の下側の所定の領域には、ｐ型領域５２ａを形成することができる。この際、半導体層５０の下側におけるｎ＋型領域５１ｂとｐ型領域５２ａとの間には、ノンドープ領域５３ａが形成され、半導体層５０の上側におけるｐ＋型領域５２ｂとｎ型領域５１ａとの間には、ノンドープ領域５３ｂが形成される。尚、図１２に示される形状のレジストパターン７４を用いた場合には、図１３に示されるように、ｐ型領域５２ａ以外のｐ＋型領域５２ｂにもＢが注入される。しかしながら、ｐ型領域５２ａが形成される領域のみ開口部を有するレジストパターン７４を用いた場合には、ｐ型領域５２ａにのみＢを注入することができる。この後、有機溶剤等によりレジストパターン７４を除去する。尚、図１３（ａ）は、この工程における上面図であり、図１３（ｂ）は断面図である。
【００４８】
次に、図１４に示すように、接続構造部１１ａ及び１１ｂ等を形成するためのレジストパターン７５を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層５０が除去される領域に開口部を有するレジストパターン７５を形成する。尚、図１４（ａ）は、この工程における上面図であり、図１４（ｂ）は、図１４（ａ）における一点鎖線１４Ａ−１４Ｂにおいて切断された断面図であり、図１４（ｃ）は、図１４（ａ）における一点鎖線１４Ｃ−１４Ｄにおいて切断された断面図である。
【００４９】
次に、図１５に示すように、レジストパターン７５の形成されていない領域の半導体層５０を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７５が形成されていない領域の半導体層５０を除去し、酸化膜層６１の表面を露出させる。これにより、残存する半導体層５０によって、コア層である第１の光導波路１１等、接続構造部１１ａ及び１１ｂ等が形成される。この後、有機溶剤等によりレジストパターン７５を除去する。尚、図１５（ａ）は、この工程における上面図であり、図１５（ｂ）は、図１５（ａ）における一点鎖線１５Ａ−１５Ｂにおいて切断された断面図であり、図１５（ｃ）は、図１５（ａ）における一点鎖線１５Ｃ−１５Ｄにおいて切断された断面図である。
【００５０】
次に、図１６に示すように、プラズマＣＶＤ（Chemical Vapor Deposition）により酸化シリコン膜７６を全面に形成する。酸化シリコン膜７６は、後述するようにパッシベーション膜となるものである。尚、図１６（ａ）は、この工程における上面図であり、図１６（ｂ）は、図１６（ａ）における一点鎖線１６Ａ−１６Ｂにおいて切断された断面図であり、図１６（ｃ）は、図１６（ａ）における一点鎖線１６Ｃ−１６Ｄにおいて切断された断面図である。
【００５１】
次に、図１７に示すように、酸化シリコン膜７６の上に、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に開口部を有するレジストパターン７７を形成する。具体的には、酸化シリコン膜７６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に開口部を有するレジストパターン７７を形成する。尚、図１７（ａ）は、この工程における上面図であり、図１７（ｂ）は、図１７（ａ）における一点鎖線１７Ａ−１７Ｂにおいて切断された断面図であり、図１７（ｃ）は、図１７（ａ）における一点鎖線１７Ｃ−１７Ｄにおいて切断された断面図である。
【００５２】
次に、図１８に示すように、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去し、半導体層５０におけるｎ＋型領域５１ｂの一部及びｐ＋型領域５２ｂの一部を露出させる。この後、有機溶剤等によりレジストパターン７７を除去する。尚、図１８（ａ）は、この工程における上面図であり、図１８（ｂ）は、図１８（ａ）における一点鎖線１８Ａ−１８Ｂにおいて切断された断面図であり、図１８（ｃ）は、図１８（ａ）における一点鎖線１８Ｃ−１８Ｄにおいて切断された断面図である。
【００５３】
次に、図１９に示すように、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２を形成するための金属膜７９を形成する。具体的には、スパッタリングによりＡｌ膜を全面に成膜することにより金属膜７９を形成する。尚、図１９（ａ）は、この工程における上面図であり、図１９（ｂ）は、図１９（ａ）における一点鎖線１９Ａ−１９Ｂにおいて切断された断面図であり、図１９（ｃ）は、図１９（ａ）における一点鎖線１９Ｃ−１９Ｄにおいて切断された断面図である。
【００５４】
次に、図２０に示すように、金属膜７９の上において、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に、レジストパターン８０を形成する。具体的には、金属膜７９の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に、レジストパターン８０を形成する。尚、図２０（ａ）は、この工程における上面図であり、図２０（ｂ）は、図２０（ａ）における一点鎖線２０Ａ−２０Ｂにおいて切断された断面図であり、図２０（ｃ）は、図２０（ａ）における一点鎖線２０Ｃ−２０Ｄにおいて切断された断面図である。
【００５５】
次に、図２１に示すように、レジストパターン８０が形成されていない領域の金属膜７９をＲＩＥ等により除去する。この工程では、レジストパターン８０が形成されていない領域における金属膜７９が完全に除去され、酸化シリコン膜７６の表面が露出するまでＲＩＥ等のドライエッチングを行なう。これにより、残存する金属膜７９により、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される。この後、有機溶剤等によりレジストパターン８０を除去する。尚、図２１（ａ）は、この工程における上面図であり、図２１（ｂ）は、図２１（ａ）における一点鎖線２１Ａ−２１Ｂにおいて切断された断面図であり、図２１（ｃ）は、図２１（ａ）における一点鎖線２１Ｃ−２１Ｄにおいて切断された断面図である。
【００５６】
以上により、本実施の形態における半導体光変調素子を製造することができる。尚、本実施の形態における製造方法は、ドライエッチングにより接続構造部１１ａ及び１１ｂ等を形成した後、ｎ型領域５１ａ及びｎ＋型領域５１ｂ、ｐ型領域５２ａ及びｐ＋型領域５２ｂを形成する方法であってもよい。しかしながら、ｎ型領域５１ａ及びｐ型領域５２ａにおいて、略均一に所望の不純物濃度となるように形成するためには、上述した図５から図２１において説明した製造方法により製造することが好ましい。
【００５７】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とは異なる構造の半導体光変調素子及び半導体光変調素子の製造方法である。
【００５８】
（半導体光変調素子）
本実施の形態における半導体光変調素子について、図２２に基づき説明する。図２２（ａ）は、本実施の形態における半導体光変調素子の要部を示すものであり、図３において、一点鎖線３Ａにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。また、図２２（ｂ）は、図２２（ａ）における一点鎖線２２Ａ−２２Ｂにおいて切断された断面図であり、図２２（ｃ）は、図２２（ａ）における一点鎖線２２Ｃ−２２Ｄにおいて切断された断面図である。
【００５９】
本実施の形態における半導体光変調素子は、第１の実施の形態における半導体光変調素子において、ノンドープ領域５３ｂが形成されていた領域にも、ｐ型領域１５２ａを形成した構造のものである。尚、ｐ型領域１５２ａには、第１の実施の形態におけるｐ型領域５２ａに相当する部分が含まれており、ｐ型領域１５２ａにおいては、不純物濃度が約５×１０１７ｃｍ−３となるように、ｐ型となる不純物元素がドープされている。このように、ｐ型領域１５２ａを形成することにより、他方の接続構造部１１ｂにおける抵抗を低くすることができ、高速動作が可能となり、周波数特性等を向上させることができる。
【００６０】
更に、本実施の形態は、図２３に示されるように、第１の実施の形態における半導体光変調素子において、ノンドープ領域５３ａが形成されていた領域にも、ｎ型領域１５１ａを形成した構造のものであってもよい。尚、ｎ型領域１５１ａは、第１の実施の形態におけるｎ型領域５１ａに相当する部分が含まれている。このように、ｎ型領域１５１ａを形成することにより、一方の接続構造部１１ａにおける抵抗をより一層低くすることができ、更なる高速動作が可能となり、周波数特性等を向上させることができる。尚、図２３は、この半導体光変調素子を図２２（ａ）における一点鎖線２２Ａ−２２Ｂに対応する部分において切断した断面図である。
【００６１】
（半導体光変調素子の製造方法）
次に、本実施の形態における半導体光変調素子の製造方法について、一例として、図２２に示す構造の半導体光変調素子の製造方法について、図２４〜図４０に基づき説明する。
【００６２】
最初に、図２４に示すように、ＳＯＩ基板を準備する。ＳＯＩ基板は、Ｓｉ等の基板６０上に、ＢＯＸ層と呼ばれる酸化膜層６１及び、この酸化膜層６１の上に、ＳＯＩ層と呼ばれる半導体層５０が形成されているものである。本実施の形態においては、ＳＯＩ基板には、酸化膜層６１として厚さが約２μｍの酸化シリコンが形成されており、半導体層５０として厚さが約２２０ｎｍの結晶シリコンが形成されている。尚、図２４（ａ）は、この状態における上面図であり、図２４（ｂ）は断面図である。
【００６３】
次に、図２５に示すように、半導体層５０の上に、ｐ＋型領域５２ｂを形成するためのレジストパターン１７１を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｐ＋型領域５２ｂが形成される領域に開口部を有するレジストパターン１７１を形成する。尚、図２５（ａ）は、この工程における上面図であり、図２５（ｂ）は断面図である。
【００６４】
次に、図２６に示すように、レジストパターン１７１の開口部において、半導体層５０が露出している領域に、不純物元素としてＢをイオン注入し、ｐ＋型領域５２ｂを形成する。注入されるＢは、ｐ＋型領域５２ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン１７１を除去する。尚、図２６（ａ）は、この工程における上面図であり、図２６（ｂ）は断面図である。
【００６５】
次に、図２７に示すように、半導体層５０の上に、ｐ型領域１５２ａを形成するためのレジストパターン１７２を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｐ型領域１５２ａが形成される領域に開口部を有するレジストパターン１７２を形成する。尚、図２７（ａ）は、この工程における上面図であり、図２７（ｂ）は断面図である。
【００６６】
次に、図２８に示すように、レジストパターン１７２の開口部において、半導体層５０が露出している領域に、不純物元素としてＢをイオン注入し、ｐ型領域１５２ａを形成する。Ｂのイオン注入の条件は、加速電圧が４５ｋｅＶ、ドーズ量が１×１０１４ｃｍ−２であり、ｐ型領域１５２ａにおける不純物濃度が約５×１０１７ｃｍ−３となるように注入する。これにより、半導体層５０の所定の領域に、膜厚方向の全体にわたりｐ型領域１５２ａを形成することができる。尚、図２７に示される形状のレジストパターン１７２を用いた場合には、図２８に示されるように、ｐ型領域１５２ａ以外のｐ＋型領域５２ｂにもＢが注入される。しかしながら、ｐ型領域１５２ａが形成される領域のみ開口部を有するレジストパターン１７２を用いた場合には、ｐ型領域１５２ａにのみＢを注入することができる。この後、有機溶剤等によりレジストパターン１７２を除去する。尚、図２８（ａ）は、この工程における上面図であり、図２８（ｂ）は断面図である。
【００６７】
次に、図２９に示すように、半導体層５０の上に、ｎ＋型領域５１ｂを形成するためのレジストパターン１７３を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｎ＋型領域５１ｂが形成される領域に開口部を有するレジストパターン１７３を形成する。尚、図２９（ａ）は、この工程における上面図であり、図２９（ｂ）は断面図である。
【００６８】
次に、図３０に示すように、レジストパターン１７３の開口部において、半導体層５０が露出している領域に、不純物元素としてＰをイオン注入し、ｎ＋型領域５１ｂを形成する。注入されるＰは、ｎ＋型領域５１ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン１７３を除去する。尚、図３０（ａ）は、この工程における上面図であり、図３０（ｂ）は断面図である。
【００６９】
次に、図３１に示すように、半導体層５０の上に、ｎ型領域５１ａを形成するためのレジストパターン１７４を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｎ型領域５１ａが形成される領域に開口部を有するレジストパターン１７４を形成する。尚、図３１（ａ）は、この工程における上面図であり、図３１（ｂ）は断面図である。
【００７０】
次に、図３２に示すように、レジストパターン１７４の開口部において、半導体層５０が露出している領域に、不純物元素としてＰをイオン注入し、ｎ型領域５１ａを形成する。Ｐのイオン注入の条件は、加速電圧が６０ｋｅＶ、ドーズ量が６×１０１３ｃｍ−２であり、ｎ型領域５１ａにおけるｎ型となる不純物元素の濃度が約１×１０１８ｃｍ−３となるように注入する。これにより、半導体層５０の上側のｐ型領域１５２ａが形成されていた領域には、ｎ型となる不純物元素であるＰの濃度が約１×１０１８ｃｍ−３となるようにイオン注入がされるため、ｐ型となる不純物元素よりもｎ型となる不純物元素の濃度が約２倍多くなる。よって、半導体層５０の上側に、ｎ型領域５１ａを形成することができる。この際、半導体層５０の下側におけるｎ＋型領域５１ｂとｐ型領域１５２ａとの間には、ノンドープ領域５３ａが形成される。尚、図３２に示される形状のレジストパターン１７４を用いた場合には、図３３に示されるように、ｎ型領域５１ａ以外のｎ＋型領域５１ｂにもＰが注入される。しかしながら、ｎ型領域５１ａが形成される領域のみ開口部を有するレジストパターン１７４を用いた場合には、ｎ型領域５１ａにのみＰを注入することができる。この後、有機溶剤等によりレジストパターン１７４を除去する。尚、図３２（ａ）は、この工程における上面図であり、図３２（ｂ）は断面図である。
【００７１】
次に、図３３に示すように、接続構造部１１ａ及び１１ｂ等を形成するためのレジストパターン７５を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層５０が除去される領域に開口部を有するレジストパターン７５を形成する。尚、図３３（ａ）は、この工程における上面図であり、図３３（ｂ）は、図３３（ａ）における一点鎖線３３Ａ−３３Ｂにおいて切断された断面図であり、図３３（ｃ）は、図３３（ａ）における一点鎖線３３Ｃ−３３Ｄにおいて切断された断面図である。
【００７２】
次に、図３４に示すように、レジストパターン７５の形成されていない領域の半導体層５０を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７５が形成されていない領域の半導体層５０を除去し、酸化膜層６１の表面を露出させる。これにより、残存する半導体層５０によって、コア層である第１の光導波路１１等、接続構造部１１ａ及び１１ｂ等が形成される。この後、有機溶剤等によりレジストパターン７５を除去する。尚、図３４（ａ）は、この工程における上面図であり、図３４（ｂ）は、図３４（ａ）における一点鎖線３４Ａ−３４Ｂにおいて切断された断面図であり、図３４（ｃ）は、図３４（ａ）における一点鎖線３４Ｃ−３４Ｄにおいて切断された断面図である。
【００７３】
次に、図３５に示すように、プラズマＣＶＤにより酸化シリコン膜７６を全面に形成する。酸化シリコン膜７６は、後述するようにパッシベーション膜となるものである。尚、図３５（ａ）は、この工程における上面図であり、図３５（ｂ）は、図３５（ａ）における一点鎖線３５Ａ−３５Ｂにおいて切断された断面図であり、図３５（ｃ）は、図３５（ａ）における一点鎖線３５Ｃ−３５Ｄにおいて切断された断面図である。
【００７４】
次に、図３６に示すように、酸化シリコン膜７６の上に、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に開口部を有するレジストパターン７７を形成する。具体的には、酸化シリコン膜７６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に開口部を有するレジストパターン７７を形成する。尚、図３６（ａ）は、この工程における上面図であり、図３６（ｂ）は、図３６（ａ）における一点鎖線３６Ａ−３６Ｂにおいて切断された断面図であり、図３６（ｃ）は、図３６（ａ）における一点鎖線３６Ｃ−３６Ｄにおいて切断された断面図である。
【００７５】
次に、図３７に示すように、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去し、半導体層５０におけるｎ＋型領域５１ｂの一部及びｐ＋型領域５２ｂの一部を露出させる。この後、有機溶剤等によりレジストパターン７７を除去する。尚、図３７（ａ）は、この工程における上面図であり、図３７（ｂ）は、図３７（ａ）における一点鎖線３７Ａ−３７Ｂにおいて切断された断面図であり、図３７（ｃ）は、図３７（ａ）における一点鎖線３７Ｃ−３７Ｄにおいて切断された断面図である。
【００７６】
次に、図３８に示すように、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２を形成するための金属膜７９を形成する。具体的には、スパッタリングによりＡｌ膜を全面に成膜することにより金属膜７９を形成する。尚、図３８（ａ）は、この工程における上面図であり、図３８（ｂ）は、図３８（ａ）における一点鎖線３８Ａ−３８Ｂにおいて切断された断面図であり、図３８（ｃ）は、図３８（ａ）における一点鎖線３８Ｃ−３８Ｄにおいて切断された断面図である。
【００７７】
次に、図３９に示すように、金属膜７９の上において、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に、レジストパターン８０を形成する。具体的には、金属膜７９の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に、レジストパターン８０を形成する。尚、図３９（ａ）は、この工程における上面図であり、図３９（ｂ）は、図３９（ａ）における一点鎖線３９Ａ−３９Ｂにおいて切断された断面図であり、図３９（ｃ）は、図３９（ａ）における一点鎖線３９Ｃ−３９Ｄにおいて切断された断面図である。
【００７８】
次に、図４０に示すように、レジストパターン８０が形成されていない領域の金属膜７９をＲＩＥ等により除去する。この工程では、レジストパターン８０が形成されていない領域における金属膜７９が完全に除去され、酸化シリコン膜７６の表面が露出するまでＲＩＥ等のドライエッチングを行なう。これにより、残存する金属膜７９により、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される。この後、有機溶剤等によりレジストパターン８０を除去する。尚、図４０（ａ）は、この工程における上面図であり、図４０（ｂ）は、図４０（ａ）における一点鎖線４０Ａ−４０Ｂにおいて切断された断面図であり、図４０（ｃ）は、図４０（ａ）における一点鎖線４０Ｃ−４０Ｄにおいて切断された断面図である。
【００７９】
以上により、本実施の形態における半導体光変調素子を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【００８０】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態及び第２の実施の形態とは異なる構造の半導体光変調素子及び半導体光変調素子の製造方法である。
【００８１】
（半導体光変調素子）
本実施の形態における半導体光変調素子について、図４１に基づき説明する。図４１（ａ）は、本実施の形態における半導体光変調素子の要部を示すものであり、図３において、一点鎖線３Ａにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。また、図４１（ｂ）は、図４１（ａ）における一点鎖線４１Ａ−４１Ｂにおいて切断された断面図であり、図４１（ｃ）は、図４１（ａ）における一点鎖線４１Ｃ−４１Ｄにおいて切断された断面図である。
【００８２】
本実施の形態における半導体光変調素子は、第１の実施の形態における半導体光変調素子において、ノンドープ領域５３ａが形成されていた領域にもｐ型領域２５２ａを形成し、ノンドープ領域５３ｂが形成されていた領域にもｎ型領域２５１ａを形成したものである。尚、ｎ型領域２５１ａには、第１の実施の形態におけるｎ型領域５１ａに相当する部分が含まれており、ｐ型領域２５２ａには、第１の実施の形態におけるｐ型領域５２ａに相当する部分が含まれている。本実施の形態における半導体光変調素子は、後述するように製造工程が簡略化されるため、第１の実施の形態と同等の半導体光変調素子を低コストで製造することができる。
【００８３】
（半導体光変調素子の製造方法）
次に、本実施の形態における半導体光変調素子の製造方法について、図４２〜図５６に基づき説明する。
【００８４】
最初に、図４２に示すように、ＳＯＩ基板を準備する。ＳＯＩ基板は、Ｓｉ等の基板６０上に、ＢＯＸ層と呼ばれる酸化膜層６１及び、この酸化膜層６１の上に、ＳＯＩ層と呼ばれる半導体層５０が形成されているものである。本実施の形態においては、ＳＯＩ基板には、酸化膜層６１として厚さが約２μｍの酸化シリコンが形成されており、半導体層５０として厚さが約２２０ｎｍの結晶シリコンが形成されている。尚、図４２（ａ）は、この状態における上面図であり、図４２（ｂ）は断面図である。
【００８５】
次に、図４３に示すように、半導体層５０の上に、ｐ＋型領域５２ｂを形成するためのレジストパターン２７１を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｐ＋型領域５２ｂが形成される領域に開口部を有するレジストパターン２７１を形成する。尚、図４３（ａ）は、この工程における上面図であり、図４３（ｂ）は断面図である。
【００８６】
次に、図４４に示すように、レジストパターン２７１の開口部において、半導体層５０が露出している領域に、不純物元素としてＢをイオン注入し、ｐ＋型領域５２ｂを形成する。注入されるＢは、ｐ＋型領域５２ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン２７１を除去する。尚、図４４（ａ）は、この工程における上面図であり、図４４（ｂ）は断面図である。
【００８７】
次に、図４５に示すように、深さ方向も含む半導体層５０の全体に、不純物元素としてＢをイオン注入し、ｐ型領域２５２ａを形成する。Ｂのイオン注入の条件は、加速電圧が４５ｋｅＶ、ドーズ量が１×１０１４ｃｍ−２であり、ｐ型領域２５２ａにおける不純物濃度が約５×１０１７ｃｍ−３となるように注入する。これにより、半導体層５０には、ｐ型領域２５２ａとｐ＋型領域５２ｂが形成される。尚、この工程においては、ｐ＋型領域５２ｂにもＢがイオン注入されるが、ｐ＋型領域５２ｂは不純物濃度が高い領域であるため問題はない。尚、図４５（ａ）は、この工程における上面図であり、図４５（ｂ）は断面図である。
【００８８】
次に、図４６に示すように、半導体層５０の上に、ｎ＋型領域５１ｂを形成するためのレジストパターン２７２を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ｎ＋型領域５１ｂが形成される領域に開口部を有するレジストパターン２７２を形成する。尚、図４６（ａ）は、この工程における上面図であり、図４６（ｂ）は断面図である。
【００８９】
次に、図４７に示すように、レジストパターン２７２の開口部において、半導体層５０が露出している領域に、不純物元素としてＰをイオン注入し、ｎ＋型領域５１ｂを形成する。注入されるＰは、ｎ＋型領域５１ｂにおける不純物濃度が約１×１０２０ｃｍ−３となるように注入する。この後、有機溶剤等によりレジストパターン２７２を除去する。尚、図４７（ａ）は、この工程における上面図であり、図４７（ｂ）は断面図である。
【００９０】
次に、図４８に示すように、半導体層５０の浅い領域において、全体に不純物元素としてＰをイオン注入し、ｎ型領域２５１ａを形成する。Ｐのイオン注入の条件は、加速電圧が６０ｋｅＶ、ドーズ量が６×１０１３ｃｍ−２で、ｎ型領域２５１ａにおける不純物濃度が約１×１０１８ｃｍ−３となるように注入する。これにより、半導体層５０の上側のｐ型領域２５２ａが形成されていた領域には、ｎ型となる不純物元素であるＰの濃度が約１×１０１８ｃｍ−３となるようにイオン注入がされるため、ｐ型となる不純物元素よりもｎ型となる不純物元素の濃度が約２倍多くなる。よって、半導体層５０の上側に、ｎ型領域２５１ａを形成することができる。尚、図４８（ａ）は、この工程における上面図であり、図４８（ｂ）は断面図である。
【００９１】
次に、図４９に示すように、接続構造部１１ａ及び１１ｂ等を形成するためのレジストパターン７５を形成する。具体的には、半導体層５０の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、半導体層５０が除去される領域に開口部を有するレジストパターン７５を形成する。尚、図４９（ａ）は、この工程における上面図であり、図４９（ｂ）は、図４９（ａ）における一点鎖線４９Ａ−４９Ｂにおいて切断された断面図であり、図４９（ｃ）は、図４９（ａ）における一点鎖線４９Ｃ−４９Ｄにおいて切断された断面図である。
【００９２】
次に、図５０に示すように、レジストパターン７５の形成されていない領域の半導体層５０を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７５が形成されていない領域の半導体層５０を除去し、酸化膜層６１を露出させる。これにより、残存する半導体層５０によって、コア層である第１の光導波路１１等、接続構造部１１ａ及び１１ｂ等が形成される。この後、有機溶剤等によりレジストパターン７５を除去する。尚、図５０（ａ）は、この工程における上面図であり、図５０（ｂ）は、図５０（ａ）における一点鎖線５０Ａ−５０Ｂにおいて切断された断面図であり、図５０（ｃ）は、図５０（ａ）における一点鎖線５０Ｃ−５０Ｄにおいて切断された断面図である。
【００９３】
次に、図５１に示すように、プラズマＣＶＤにより酸化シリコン膜７６を全面に形成する。酸化シリコン膜７６は、後述するようにパッシベーション膜となるものである。尚、図５１（ａ）は、この工程における上面図であり、図５１（ｂ）は、図５１（ａ）における一点鎖線５１Ａ−５１Ｂにおいて切断された断面図であり、図５１（ｃ）は、図５１（ａ）における一点鎖線５１Ｃ−５１Ｄにおいて切断された断面図である。
【００９４】
次に、図５２に示すように、酸化シリコン膜７６の上に、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に開口部を有するレジストパターン７７を形成する。具体的には、酸化シリコン膜７６の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に開口部を有するレジストパターン７７を形成する。尚、図５２（ａ）は、この工程における上面図であり、図５２（ｂ）は、図５２（ａ）における一点鎖線５２Ａ−５２Ｂにおいて切断された断面図であり、図５２（ｃ）は、図５２（ａ）における一点鎖線５２Ｃ−５２Ｄにおいて切断された断面図である。
【００９５】
次に、図５３に示すように、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去する。具体的には、ＲＩＥ等のドライエッチングにより、レジストパターン７７が形成されていない領域の酸化シリコン膜７６を除去し、半導体層５０におけるｎ＋型領域５１ｂの一部及びｐ＋型領域５２ｂの一部を露出させる。この後、有機溶剤等によりレジストパターン７７を除去する。尚、図５３（ａ）は、この工程における上面図であり、図５３（ｂ）は、図５３（ａ）における一点鎖線５３Ａ−５３Ｂにおいて切断された断面図であり、図５３（ｃ）は、図５３（ａ）における一点鎖線５３Ｃ−５３Ｄにおいて切断された断面図である。
【００９６】
次に、図５４に示すように、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２を形成するための金属膜７９を形成する。具体的には、スパッタリングによりＡｌ膜を全面に成膜することにより金属膜７９を形成する。尚、図５４（ａ）は、この工程における上面図であり、図５４（ｂ）は、図５４（ａ）における一点鎖線５４Ａ−５４Ｂにおいて切断された断面図であり、図５４（ｃ）は、図５４（ａ）における一点鎖線５４Ｃ−５４Ｄにおいて切断された断面図である。
【００９７】
次に、図５５に示すように、金属膜７９の上において、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される領域に、レジストパターン８０を形成する。具体的には、金属膜７９の上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、共通電極２０、第１の信号電極２１等が形成される領域に、レジストパターン８０を形成する。尚、図５５（ａ）は、この工程における上面図であり、図５５（ｂ）は、図５５（ａ）における一点鎖線５５Ａ−５５Ｂにおいて切断された断面図であり、図５５（ｃ）は、図５５（ａ）における一点鎖線５５Ｃ−５５Ｄにおいて切断された断面図である。
【００９８】
次に、図５６に示すように、レジストパターン８０が形成されていない領域の金属膜７９をＲＩＥ等により除去する。この工程では、レジストパターン８０が形成されていない領域における金属膜７９が完全に除去され、酸化シリコン膜７６の表面が露出するまでＲＩＥ等のドライエッチングを行なう。これにより、残存する金属膜７９により、共通電極２０、第１の信号電極２１、不図示の第２の信号電極２２が形成される。この後、有機溶剤等によりレジストパターン８０を除去する。尚、図５６（ａ）は、この工程における上面図であり、図５６（ｂ）は、図５６（ａ）における一点鎖線５６Ａ−５６Ｂにおいて切断された断面図であり、図５６（ｃ）は、図５６（ａ）における一点鎖線５６Ｃ−５６Ｄにおいて切断された断面図である。
【００９９】
以上により、本実施の形態における半導体光変調素子を製造することができる。本実施の形態は、第１の実施の形態及び第２の実施の形態と比べて、製造工程において、レジストパターンを形成する際のフォトリソグラフィの工程を２回減らすことができるため、低コストで半導体光変調素子を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【０１００】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第１のから第３の実施の形態とは異なる構造の半導体光変調素子である。
【０１０１】
本実施の形態における半導体光変調素子について、図５７に基づき説明する。図５７（ａ）は、本実施の形態における半導体光変調素子の要部を示すものであり、図３において、一点鎖線３Ａにより囲まれた領域に相当する部分に対応する本実施の形態における半導体光変調素子の拡大図である。
また、図５７（ｂ）は、図５７（ａ）における一点鎖線５７Ａ−５７Ｂにおいて切断された断面図であり、図５７（ｃ）は、図５７（ａ）における一点鎖線５７Ｃ−５７Ｄにおいて切断された断面図である。
【０１０２】
本実施の形態における半導体光変調素子は、フォトニック結晶スラブ導波路が形成されているものである。具体的には、中央部分に光が伝搬する導波路コア部３１１を有する三角格子フォトニック結晶スラブ導波路３１０が形成されている。三角格子フォトニック結晶スラブ導波路３１０におけるフォトニック結晶は三角格子型のものであり、導波路コア部３１１を除く領域には、直径Ｒが２１５ｎｍの円柱形の空孔３１２が、半導体層５０に周期的に形成されている。尚、形成されている空孔３１２のピッチＰｔは４００ｎｍである。本実施の形態では、導波路コア部３１１には、このような空孔３１２が形成されていないため、導波路コア部３１１において光が伝搬する。また、導波路コア部３１１は、半導体層５０の上側にｎ型領域５１ａが形成されており、下側にｐ型領域５２ａが形成されており、ｎ型領域５１ａとｐ型領域５２ａとの境界部分にはｐｎ接合面が形成されている。
【０１０３】
本実施の形態における半導体光変調素子は、第１の実施の形態における半導体光変調素子と同様の効果を得ることができる。また、本実施の形態における半導体光変調素子の空孔３１２は、第１の実施の形態における接続構造部１１ａ及び１１ｂと同様の工程により、形成することができる。従って、本実施の形態における半導体光変調素子は、第１の実施の形態における製造方法と同様の製造方法により製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
【０１０４】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【０１０５】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板と、
前記基板の上に、半導体材料により形成され、入射した光を伝搬する光導波路と、
前記光導波路の一方の側面に接続されており、半導体材料により形成されている一方の接続構造部と、
前記光導波路の他方の側面に接続されており、半導体材料により形成されている他方の接続構造部と、
を有し、
前記光導波路と、前記一方の接続構造部及び前記他方の接続構造部とは略同じ厚さで形成されており、
前記光導波路の上側には、第１の導電型の領域が形成されており、下側には、第２の導電型の領域が形成されており、
前記一方の接続構造部の上側には、前記第１の導電型の領域が形成されており、
前記他方の接続構造部の下側には、前記第２の導電型の領域が形成されていることを特徴とする半導体光変調素子。
（付記２）
前記一方の接続構造部の下側には、前記第２の導電型の領域が形成されている領域を有しており、
前記他方の接続構造部の上側には、前記第１の導電型の領域が形成されている領域を有していることを特徴とする付記１に記載の半導体光変調素子。
（付記３）
前記一方の接続構造部の下側には、不純物元素が注入されていない領域を有しており、
前記他方の接続構造部の上側には、不純物元素が注入されていない領域を有していることを特徴とする付記１に記載の半導体光変調素子。
（付記４）
前記他方の接続構造部の上側には、前記第２の導電型の領域を有していることを特徴とする付記１に記載の半導体光変調素子。
（付記５）
前記一方の接続構造部の下側には、前記第１の導電型の領域を有していることを特徴とする付記４に記載の半導体光変調素子。
（付記６）
前記一方の接続構造部は、所定の間隔で複数形成されており、
前記他方の接続構造部は、所定の間隔で複数形成されているものであることを特徴とする付記１から５のいずれかに記載の半導体光変調素子。
（付記７）
前記一方の接続構造部及び前記他方の接続構造部は、フォトニック結晶により形成されているものであることを特徴とする付記１から５のいずれかに記載の半導体光変調素子。
（付記８）
前記一方の接続構造部における前記第１の導電型の領域は、共通電極に接続されており、
前記他方の接続構造部における前記第２の導電型の領域は、信号電極に接続されているものであることを特徴とする付記１から７のいずれかに記載の半導体光変調素子。
（付記９）
前記光導波路、前記一方の接続構造部及び前記他方の接続構造部は、共通の半導体層により形成されており、
前記半導体層は、基板上に形成されている酸化膜層上に形成されていることを特徴とする付記１から８のいずれかに記載の半導体光変調素子。
（付記１０）
前記半導体層の上には、酸化膜が形成されていることを特徴とする付記９に記載の半導体光変調素子。
（付記１１）
前記第１の導電型の領域は、第１の導電型となる第１の不純物元素がイオン注入されており、
前記第２の導電型の領域は、第２の導電型となる第２の不純物元素がイオン注入されているものであって、
前記第２の不純物元素のイオンは、前記第１の不純物元素のイオンよりも、質量数が小さいことを特徴とする付記１から１０のいずれかに記載の半導体光変調素子。
（付記１２）
前記半導体材料は、シリコンを含むものであることを特徴とする付記１から１１のいずれかに記載の半導体光変調素子。
（付記１３）
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする付記１から１２のいずれかに記載の半導体光変調素子。
（付記１４）
基板の上に形成されている半導体層の上側に、第１の導電型となる不純物元素をイオン注入する第１のイオン注入の工程と、
前記半導体層の下側に、第２の導電型となる不純物元素をイオン注入する第２のイオン注入の工程と、
前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、
を有し、
前記光導波路が形成される領域には、前記半導体層の上側に前記第１の導電型の領域が形成され、下側に前記第２の導電型の領域が形成されており、
前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第１の導電型の領域が形成されており、
前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第２の導電型の領域が形成されていることを特徴とする半導体光変調素子の製造方法。
（付記１５）
基板の上に形成されている半導体層の上側及び下側に、第１の導電型となる不純物元素をイオン注入する第１のイオン注入の工程と、
前記半導体層の下側に、第２の導電型となる不純物元素をイオン注入する第２のイオン注入の工程と、
前記半導体層の一部をエッチングにより除去することにより、光導波路、前記光導波路の一方の側面に接続されている一方の接続構造部、前記光導波路の他方の側面に接続されている他方の接続構造部を形成するエッチング工程と、
を有し、
前記光導波路が形成される領域には、前記半導体層の上側に前記第１の導電型の領域が形成され、下側に前記第２の導電型の領域が形成されており、
前記一方の接続構造部が形成される領域には、前記半導体層の上側に、前記第１の導電型の領域が形成されており、
前記他方の接続構造部が形成される領域には、前記半導体層の下側に、前記第２の導電型の領域が形成されていることを特徴とする半導体光変調素子の製造方法。
（付記１６）
前記第１の導電型となる不純物元素が注入された領域は、前記第２の導電型となる不純物元素が注入された領域よりも、不純物元素の濃度が高いことを特徴とする付記１５に記載の半導体光変調素子の製造方法。
（付記１７）
前記第１のイオン注入の工程及び前記第２のイオン注入の工程を行なった後、前記エッチング工程を行なうことを特徴とする付記１４から１６のいずれかに記載の半導体光変調素子の製造方法。
（付記１８）
前記一方の接続構造部における前記第１の導電型の領域と接続される共通電極、及び、前記他方の接続構造部における前記第２の導電型の領域と接続される信号電極を形成する工程を有することを特徴とする付記１４から１７のいずれかに記載の半導体光変調素子の製造方法。
（付記１９）
前記第１のイオン注入の工程は、
第１の導電型となる不純物元素がイオン注入される領域に開口部を有する第１のレジストパターンを形成する工程と、
前記第１のレジストパターンを形成した後、第１の導電型となる不純物元素をイオン注入する工程を有するものであって、
前記第２のイオン注入の工程は、
第２の導電型となる不純物元素がイオン注入される領域に開口部を有する第２のレジストパターンを形成する工程と、
前記第２のレジストパターンを形成した後、第２の導電型となる不純物元素をイオン注入する工程を有するものであることを特徴とする付記１４から１８のいずれかに記載の半導体光変調素子の製造方法。
（付記２０）
前記第２の導電型となる不純物元素のイオンは、前記第１の導電型となる不純物元素のイオンよりも質量数が小さいことを特徴とする付記１４から１９のいずれかに記載の半導体光変調素子の製造方法。
【符号の説明】
【０１０６】
１０ａ      光導波路（入射側）
１０ｂ      光導波路（出射側）
１１        第１の光導波路
１１ａ      接続構造部
１１ｂ      接続構造部
１２        第２の光導波路
２０        共通電極
２１        第１の信号電極
２２        第２の信号電極
３０        電圧信号源
５１ａ      ｎ型領域
５１ｂ      ｎ＋型領域
５２ａ      ｐ型領域
５２ｂ      ｐ＋型領域
５３ａ      ノンドープ領域
５３ｂ      ノンドープ領域
６０        基板
６１        酸化膜層
【図１】
0005978664.tif 000002
【図２】
0005978664.tif 000003
【図３】
0005978664.tif 000004
【図４】
0005978664.tif 000005
【図５】
0005978664.tif 000006
【図６】
0005978664.tif 000007
【図７】
0005978664.tif 000008
【図８】
0005978664.tif 000009
【図９】
0005978664.tif 000010
【図１０】
0005978664.tif 000011
【図１１】
0005978664.tif 000012
【図１２】
0005978664.tif 000013
【図１３】
0005978664.tif 000014
【図１４】
0005978664.tif 000015
【図１５】
0005978664.tif 000016
【図１６】
0005978664.tif 000017
【図１７】
0005978664.tif 000018
【図１８】
0005978664.tif 000019
【図１９】
0005978664.tif 000020
【図２０】
0005978664.tif 000021
【図２１】
0005978664.tif 000022
【図２２】
0005978664.tif 000023
【図２３】
0005978664.tif 000024
【図２４】
0005978664.tif 000025
【図２５】
0005978664.tif 000026
【図２６】
0005978664.tif 000027
【図２７】
0005978664.tif 000028
【図２８】
0005978664.tif 000029
【図２９】
0005978664.tif 000030
【図３０】
0005978664.tif 000031
【図３１】
0005978664.tif 000032
【図３２】
0005978664.tif 000033
【図３３】
0005978664.tif 000034
【図３４】
0005978664.tif 000035
【図３５】
0005978664.tif 000036
【図３６】
0005978664.tif 000037
【図３７】
0005978664.tif 000038
【図３８】
0005978664.tif 000039
【図３９】
0005978664.tif 000040
【図４０】
0005978664.tif 000041
【図４１】
0005978664.tif 000042
【図４２】
0005978664.tif 000043
【図４３】
0005978664.tif 000044
【図４４】
0005978664.tif 000045
【図４５】
0005978664.tif 000046
【図４６】
0005978664.tif 000047
【図４７】
0005978664.tif 000048
【図４８】
0005978664.tif 000049
【図４９】
0005978664.tif 000050
【図５０】
0005978664.tif 000051
【図５１】
0005978664.tif 000052
【図５２】
0005978664.tif 000053
【図５３】
0005978664.tif 000054
【図５４】
0005978664.tif 000055
【図５５】
0005978664.tif 000056
【図５６】
0005978664.tif 000057
【図５７】
0005978664.tif 000058