(57)【特許請求の範囲】
【請求項１】
前段の回路バッファ、及び２つ前段の回路バッファと接続され、電圧信号を出力する回路バッファであって、
第一トランジスタ、及び第二トランジスタ、を有しており、
前記第一トランジスタは、
当該回路バッファの入力端子へ電気的に接続される、第一端子と、
当該回路バッファの出力端子へ電気的に接続され、前記電圧信号を出力するのに用いられる、第二端子と、
第一電源端子へ電気的に接続される、第三端子と、
前記第一トランジスタの前記第三端子へ電気的に接続される、第四端子と、を備えており、
前記第二トランジスタは、
当該回路バッファの前記入力端子及び前記第一トランジスタの前記第一端子へ電気的に接続される、第一端子と、
当該回路バッファの前記出力端子及び前記第一トランジスタの前記第二端子へ電気的に接続される、第二端子と、
第二電源端子へ電気的に接続される、第三端子と、
前記第二トランジスタの前記第三端子へ電気的に接続される、第四端子と、を備えており、
前記第一電源端子の電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、
前記第二電源端子の電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、
前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高く、
前記電圧信号の振幅は当該回路バッファにおけるいかなる回路素子の耐電圧よりも大きく、
当該回路バッファの前記入力端子は、前記２つ前段の回路バッファの出力端子へ電気的に接続されている、
回路バッファ。
【請求項２】
前記前段の回路バッファは互いに接続された複数の回路バッファが設けられており、
前記当該回路バッファの第一電源端子は、一の前記前段の回路バッファの出力端子へ電気的に接続されており、
前記第二電源端子は他の前記前段の回路バッファの出力端子へ電気的に接続されている、
請求項１記載の回路バッファ。
【請求項３】
前記２つ前段の回路バッファの前記第一電源端子及び前記第二電源端子はレベルシフタモジュールへ電気的に接続され、前記レベルシフタモジュールからの信号を電源として受け取る、
請求項１記載の回路バッファ。
【請求項４】
前記前段において、互いに接続された複数の前段の回路バッファが設けられており、
前記２つ前段において、互いに接続された、前記前段の回路バッファよりも一つ多い、複数の２つ前段の回路バッファが設けられており、
前記複数の２つ前段の回路バッファの前記入力端子、及び前記前段の回路バッファはレベルシフタモジュールへと電気的に接続されており、
前記レベルシフタモジュールは、前記２つ前段の回路バッファ毎に異なる固定電圧を、前記複数の２つ前段の回路バッファの入力端子へ入力信号として出力し、
前記レベルシフタモジュールは、前記前段の回路バッファ毎に異なる２つの電圧間で切り替わる電圧を、前記複数の前段の回路バッファの入力端子へ入力信号として出力する、
請求項１記載の回路バッファ。
【請求項５】
前記第一電圧レベルと前記第二電圧レベルとの間の電圧差は、前記第一トランジスタの前記第一端子と前記第二端子との間、前記第一端子と前記第三端子との間、前記第一端子と前記第四端子との間、前記第二端子と前記第三端子との間、前記第二端子と前記第四端子との間、前記第三端子と前記第四端子との間の耐電圧、及び前記第二トランジスタの前記第一端子と前記第二端子との間、前記第一端子と前記第三端子との間、前記第一端子と前記第四端子との間、前記第二端子と前記第三端子との間、前記第二端子と前記第四端子との間、前記第三端子と前記第四端子との間の耐電圧よりも大きい、
請求項１記載の回路バッファ。
【請求項６】
前記第三電圧レベルと前記第四電圧レベルとの間の電圧差は、前記第一トランジスタの前記第一端子と前記第二端子との間、前記第一端子と前記第三端子との間、前記第一端子と前記第四端子との間、前記第二端子と前記第三端子との間、前記第二端子と前記第四端子との間、前記第三端子と前記第四端子の間の耐電圧との間、及び前記第二トランジスタの前記第一端子と前記第二端子との間、前記第一端子と前記第三端子との間、前記第一端子と前記第四端子との間、前記第二端子と前記第三端子との間、前記第二端子と前記第四端子との間、前記第三端子と前記第四端子との間の耐電圧よりも大きい、
請求項１記載の回路バッファ。
【請求項７】
当該回路バッファはゲートドライバに用いられる、
請求項１記載の回路バッファ。
【請求項８】
電圧信号を出力するゲートドライバであって、
第一回路バッファ、第二回路バッファ、及び第三回路バッファを含む複数の回路バッファを有しており、
前記第一回路バッファは、
第一電圧を受け取る、第一電源端子、
第二電圧を受け取る、第二電源端子、
第一入力信号を受け取る、入力端子、及び
前記第一電圧、前記第二電圧、及び前記第一入力信号に応じた、前記電圧信号を出力する、出力端子を備え、
前記第二回路バッファは、
第三電圧を受け取る、第三電源端子、
前記第一回路バッファの前記入力端子へ接続され、前記第一入力信号を受け取る、第四電源端子、
第二入力信号を受け取る、入力端子、及び
前記第一電源端子へ電気的に接続され、前記第三電圧、前記第一入力信号、及び
前記第二入力信号に応じた、前記第一電圧を前記第一回路バッファへ出力する、出力端子を備え、
前記第三回路バッファは、
前記第一回路バッファの前記入力端子へ電気的に接続され、前記第一入力信号を受け取る、第五電源端子、
第四電圧を受け取る、第六電源端子、
第三入力信号を受け取る、入力端子、及び
前記第二電源端子へ電気的に接続され、前記第一入力信号、前記第四電圧、及び前記第三入力信号に応じた、前記第二電圧を前記第一回路バッファへ出力する、出力端子を備えており、
前記第一電圧、前記第二電圧、前記第三電圧、及び前記第四電圧は２つ異なる電圧レベル間で切り替わり、
前記電圧信号の振幅は当該ゲートドライバ内のいずれの回路素子の耐電圧よりも大きい、
ゲートドライバ。
【請求項９】
前記複数の回路バッファは２以上のＮつのステージへ区分される、
請求項８記載のゲートドライバ。
【請求項１０】
当該ゲートドライバは、
第一ステージに位置する各回路バッファに対して２つの電圧及び入力信号を提供し、第二ステージに位置する各回路バッファに対して入力信号を提供するために、前記複数の回路バッファの前記第一ステージ及び前記第二ステージ内に位置する各回路バッファへ電気的に接続される、レベルシフタモジュールを、さらに有する
請求項９記載のゲートドライバ。
【請求項１１】
前記第一電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、
前記第二電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、
前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高い、
請求項８記載のゲートドライバ。
【請求項１２】
前記第一電圧レベルと前記第二電圧レベルとの間の電圧差は、前記第一回路バッファにおけるすべてのトランジスタの、前記第一電源端子と前記第二電源端子との間、前記第一電源端子と前記入力端子との間、前記第一電源端子と前記出力端子との間、前記第二電源端子と前記入力端子との間、前記第二電源端子と前記出力端子との間、前記入力端子と前記出力端子との間の耐電圧よりも大きい、
請求項１１記載のゲートドライバ。
【請求項１３】
前記第三電圧レベルと前記第四電圧レベルとの間の電圧差は、前記第二回路バッファにおけるすべてのトランジスタの、前記第一電源端子と前記第二電源端子との間、前記第一電源端子と前記入力端子との間、前記第一電源端子と前記出力端子との間、前記第二電源端子と前記入力端子との間、前記第二電源端子と前記出力端子との間、前記入力端子と前記出力端子との間の耐電圧よりも大きい、
請求項１１記載のゲートドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲートドライバ及び回路バッファに関し、特に高出力電圧の実現を可能にするゲートドライバ、及び該ゲートドライバを構成する回路バッファに関する。
（関連出願）
この出願は、２０１４年１月１６日に出願した、「ゲートドライバを使用する中電圧デバイス」と題した米国仮出願第６１／９２８，４０３号の利益を主張し、その内容をここに援用する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）の人気に伴い、ＬＣＤドライバ内蔵回路（ＩＣ）が市場において益々重要になってきている。一般的なＬＣＤは、ゲートドライバ及びソースドライバを必要とする、デュアルスキャン方法を適用している。ソースドライバは、画素のグレースケールの決定のために液晶分子を切り替えるように、画素データに応じて複数の電圧をＬＣＤパネルへ出力する。ゲートドライバは高電圧で、液晶ディスプレイのＯＮ／ＯＦＦを切り替える。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
異なる耐電圧である３タイプの回路素子を持つ混合モードプロセスであるプロセスのために、ＬＣＤの駆動ＩＣは、耐電圧が１．５〜１．８Ｖの範囲の低電圧回路素子と、耐電圧が５〜６Ｖの範囲の中電圧回路素子と、耐電圧が２５〜３０Ｖの範囲の高電圧素子とを用いる。低電圧回路素子は一般的にデジタルロジック回路に用いられる。中電圧素子は一般的に画像データの駆動（即ち、ソースドライバ）に用いられる。高電圧素子は一般的にゲートドライバに用いられる。回路素子の幅広い多様性が要求されるため、ＬＣＤ駆動ＩＣプロセスのためのマスク及び層が多数必要となり、コストが高くなる。
【０００４】
従って、プロセスのためのマスク及び層の数が少ないＬＣＤ駆動ＩＣの新しい構成の提供が望まれている。
【０００５】
そこで、本発明は、中電圧回路素子を用いて高電圧出力を実現するゲートドライバを提供し、ゲートドライバプロセスにおける高電圧回路素子の利用を省く、ことを目的とする。プロセスのためにマスク及び層の数を減少させることによって、コストが削減でき、プロセスの時間が短くでき、プロセス速度が向上する。
【課題を解決するための手段】
【０００６】
本発明は、前段の回路バッファ、及び２つ前段の回路バッファと接続され、電圧信号を出力する回路バッファを提供する。当該回路バッファは、第一トランジスタ、及び第二トランジスタ、を有している。
前記第一トランジスタは、当該回路バッファの入力端子へ電気的に接続される第一端子と、当該回路バッファの出力端子へ電気的に接続され、前記電圧信号を出力するのに用いられる第二端子と、第一電源端子へ電気的に接続される第三端子と、前記第一トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。
前記第二トランジスタは、当該回路バッファの前記入力端子及び前記第一トランジスタの前記第一端子へ電気的に接続される第一端子と、当該回路バッファの前記出力端子及び前記第一トランジスタの前記第二端子へ電気的に接続される第二端子と、第二電源端子へ電気的に接続される第三端子と、前記第二トランジスタの前記第三端子へ電気的に接続される第四端子と、を備えている。
前記第一電源端子の電圧は第一電圧レベルと第二電圧レベルとの間で切り替わり、前記第二電源端子の電圧は第三電圧レベルと第四電圧レベルとの間で切り替わり、前記第一電圧レベルは前記第二電圧レベルよりも高く、前記第三電圧レベルは前記第四電圧レベルよりも高く、前記電圧信号の振幅は当該回路バッファにおけるいかなる回路素子の耐電圧よりも大きい。
当該回路バッファの前記入力端子は、２つ前段の回路バッファの出力端子へ電気的に接続されている。
【０００７】
本発明はさらに、電圧信号を出力するゲートドライバを提供する。当該ゲートドライバは、第一回路バッファ、第二回路バッファ、及び第三回路バッファを含む複数の回路バッファを有している。
前記第一回路バッファは、第一電圧を受け取る第一電源端子、第二電圧を受け取る第二電源端子、第一入力信号を受け取る入力端子、及び前記第一電圧、前記第二電圧、及び前記第一入力信号に応じた、前記電圧信号を出力する出力端子を備えている。
前記第二回路バッファは、第三電圧を受け取る第三電源端子、前記第一回路バッファの前記入力端子へ接続され前記第一入力信号を受け取る第四電源端子、第二入力信号を受け取る入力端子、及び前記第一電源端子へ電気的に接続され、前記第三電圧、前記第一入力信号、及び前記第二入力信号に応じた、前記第一電圧を前記第一回路バッファへ出力する出力端子を備えている。
前記第三回路バッファは、前記第一回路バッファの前記入力端子へ電気的に接続され前記第一入力信号を受け取る第五電源端子、第四電圧を受け取る第六電源端子、第三入力信号を受け取る入力端子、及び前記第二電源端子へ電気的に接続され、前記第一入力信号、前記第四電圧、及び前記第三入力信号に応じた、前記第二電圧を前記第一回路バッファへ出力する出力端子を備えている。
前記第一電圧、前記第二電圧、前記第三電圧、及び前記第四電圧は２つ異なる電圧レベル間で切り替わり、前記電圧信号の振幅は当該ゲートドライバ内のいずれの回路素子の耐電圧よりも大きい。
【０００８】
本発明のこれらの及び他の目的は以下の詳細の説明に様々な図面に示されている好ましい実施形態を読むと、当業者にとって実施可能な程度に明らかとなる。
【発明の効果】
【０００９】
一態様によれば、ゲートドライバにおいて、中電圧回路素子を用いて高電圧出力を実現し、ゲートドライバプロセスにおける高電圧回路素子の利用を省くことが可能になる。
【図面の簡単な説明】
【００１０】
【図１】液晶ディスプレイ（ＬＣＤ）の回路システムの概要図である。
【図２】図１の回路システムの信号の波形図である。
【図３】本発明の実施形態に係るゲートドライバの概略回路図である。
【図４】本発明の実施形態に係る回路バッファの構造の回路図である。
【図５】図４の回路バッファの電圧切り替えの概要図である。
【図６】回路バッファにおける、２つの電源端子、入力端子及び出力端子における電圧・信号の波形図である。
【図７】ゲートドライバの正端子に積み重なる出力信号の概念図である。
【図８】ゲートドライバの負端子に積み重なる出力信号の概念図である。
【図９】ゲートドライバによって積み上げられる信号レベルを示す。
【図１０】レベルシフタモジュールの例示的な実施の概略図である。
【図１１】本発明の他の実施形態に係るゲートドライバの概略回路図である。
【発明を実施するための形態】
【００１１】
図１は液晶ディスプレイ（ＬＣＤ）のための回路システム１０の概略図である。回路システム１０は、ディスプレイパネル１００、ゲートドライバ１０２及びソースドライバ１０４を有する。ディスプレイパネル１００は、夫々の画素に対応する複数のトランジスタを備える。画像を表示するため、各トランジスタのゲート端子及びソース端子は、ゲートドライバ１０２及びソースドライバ１０４によって、夫々駆動される。
各トランジスタのドレイン端子は、液晶コンデンサ及び基準電圧ＶＣＯＭへ電気的に接続されている。ゲートドライバ１０２は、ディスプレイユニットをオンにするために、ゲート駆動信号Ｇ０〜Ｇｎを順に出力することによって、ソースドライバ１０７がソース駆動信号Ｓ０〜Ｓｍを液晶コンデンサへ出力することが可能になる。ディスプレイパネル１００の各画素ユニットは相対的なグレースケールを表示し、そして全体の画像を表示する。
【００１２】
図２は、回路システム１０における信号の波形図である。正電圧範囲＋５〜６Ｖ及び、負電圧範囲−５〜６Ｖの電圧を持つソース駆動信号Ｓ０〜Ｓｍと比較して、ゲート駆動信号Ｇ０〜Ｇｎは、正電圧＋１５Ｖ〜負電圧−１５Ｖに及ぶ電圧を持つことができる。従来のゲートドライバが、３０Ｖの耐電圧を持つ高電圧回路素子を介して、ゲート駆動信号Ｇ０〜Ｇｎを出力していた。
【００１３】
プロセスにおける高電圧素子の利用を省くため、本発明では、回路バッファにおいて、５Ｖ程度の耐電圧を持つ中電圧回路素子を用いることによって高電圧出力を実現する複数の積層回路バッファを提供する。
図３は、本発明の実施形態におけるゲートドライバ３０の概略図である。ゲートドライバ３０は、回路バッファＢ＿１〜Ｂ＿１５及びレベルシフタモジュール３０２を有する。各回路バッファＢ＿１〜Ｂ＿１５は、第一電源端子、第二電源端子、入力端子、及び出力端子を備える。回路バッファＢ＿１〜Ｂ＿１５を夫々動作させるために、第一電源端子は第一電圧を受け取り、第二電源端子は第二電圧を受け取る。入力端子は入力信号を受け取る。出力端子は第一電圧、第二電圧、及び入力信号に応じて出力信号を作成し、該出力信号を出力する。
【００１４】
詳しくは、ゲートドライバ３０における回路バッファＢ＿１〜Ｂ＿１５は、その配置に応じて、５つのステージに区分され、回路バッファＢ＿１１〜Ｂ＿１５は、第一ステージに位置し、回路バッファＢ＿７〜Ｂ＿１０は第二ステージに位置し、回路バッファＢ＿４〜Ｂ＿６は第三ステージに位置し、回路バッファＢ＿２〜Ｂ＿３は第四ステージに位置し、回路バッファＢ＿１は第五ステージに位置する。各ステージの回路バッファの数は前段のステージから１引いた数であり、最終ステージの回路バッファの数は１になる。
第一ステージ〜第四ステージに位置する回路バッファＢ＿２〜Ｂ＿１５の出力信号は次のステージの回路バッファの電源端子へ出力され、複数の回路バッファ（例えば、Ｂ＿５，Ｂ＿８，Ｂ＿９，Ｂ＿１２〜Ｂ＿１２）の出力信号は後の後の（２つ後の）ステージの入力端子へと出力される。ここで、回路バッファＢ＿５から回路バッファＢ＿１へ出力される信号（ＶＧｎ）は第一入力信号、回路バッファＢ＿８から回路バッファＢ＿２へ出力される信号は第二入力信号、回路バッファＢ＿９から回路バッファＢ＿３へ出力される信号は第三入力信号として機能する。
さらに、第五ステージ（最終ステージ）に位置する回路バッファＢ＿１の出力信号は、ゲートドライバ３０の電圧信号Ｇｏｕｔ（図２の駆動信号Ｇ０〜Ｇｎになる）とみなされる。
【００１５】
第二ステージ〜第五ステージに位置する各回路バッファＢ＿１０〜Ｂ＿１の２つの電源端子は、前のステージの２つの回路バッファの出力端子へ夫々電気的に接続される。
それゆえ、これら夫々の２つの電源端子の電圧は、前のステージの２つの回路バッファの出力信号から提供される。第三ステージ〜第五ステージに位置する各回路バッファＢ＿６〜Ｂ＿１の入力端子は、前の前の（２つ前）のステージの出力端子へ電気的に接続されている。それゆえ、これら夫々の入力端子の入力信号は、２つ前の回路バッファの出力信号から提供される。第一ステージに位置する回路バッファＢ＿１１〜Ｂ＿１５の電圧及び入力信号、及び第二ステージに位置する回路バッファＢ＿７〜Ｂ＿１０の入力信号はレベルシフタモジュール３０２によって提供される。
５Ｖ程度の耐電圧を持つ中電圧回路素子を構成する１以上のレベルシフタを備えるレベルシフタモジュール３０２は複数の固定電圧と５Ｖに等しい振幅の出力信号を出力する。ゲートドライバ３０において、レベルシフタモジュール３０２によって提供される固定電圧は、−１０Ｖ，−５Ｖ，０Ｖ，＋５Ｖ，及び＋１０Ｖの電圧レベルである。レベルシフタモジュール３０２によって提供される出力信号は、−１０Ｖと−５Ｖとの電圧レベル間で切り替わる信号、−５Ｖと０Ｖとの電圧レベル間で切り替わる信号、０Ｖと＋５Ｖとの電圧レベル間で切り替わる信号、＋５Ｖと＋１０Ｖとの電圧レベル間で切り替わる信号、及び＋１０Ｖと＋１５Ｖとの電圧レベル間で切り替わる信号を含む。なお、上述の固定電圧及び、５Ｖに等しい振幅を有する出力信号はまた、他の方法、他の構成によって実現されてもよく、ゲートドライバ３０のレベルシフタモジュール３０２に限られない。
【００１６】
図４は本発明の実施形態における回路バッファ４０の構成の回路図である。回路バッファ４０は、ゲートドライバ３０のどの回路バッファＢ＿１〜Ｂ＿１５の実現にも用いることができる。回路バッファ４０は２つのトランジスタ、第一トランジスタＴ１及び第二トランジスタＴ２を有する。
第一トランジスタＴ１は４つの端子を備えており、第一端子は回路バッファ４０の入力端子へ電気的に接続され、第二端子は回路バッファ４０の出力端子へ電気的に接続され、第三端子は第一電源端子へ電気的に接続され、第四端子は第一トランジスタＴ１の該第三端子へ電気的に接続される。
同様に、第二トランジスタＴ２は４つの端子を備えており、第一端子は回路バッファの入力端子及び第一トランジスタＴ１の第一端子へ電気的に接続され、第二端子は回路バッファ４０の出力端子及び第一トランジスタＴ１の第二端子へ電気的に接続され、第三端子は第二電源端子へ電気的に接続され、第四端子は第二トランジスタＴ２の該第三端子へ電気的に接続される。
好ましくは、トランジスタＴ１はＰ型金属酸化半導体電界効果トランジスタ（Ｐ−ＭＯＳＦＥＴ）であるとよく、トラジスタＴ２はＮ型金属酸化半導体電界効果トランジスタ（Ｎ−ＭＯＳＦＥＴ）であるとよい。
このような条件において、第一トランジスタＴ１の第一端子、第二端子、第三端子、及び第四端子は、夫々、Ｐ−ＭＯＳＦＥＴのゲート、ドレイン、ソース、及びベース端子であり、第二トランジスタＴ２の第一端子、第二端子、第三端子、及び第四端子は、夫々、Ｎ−ＭＯＳＦＥＴのゲート、ドレイン、ソース、及びベース端子である。
【００１７】
回路バッファ４０において、第一電源端子の電圧ＶＤＤは電圧レベル（第一電圧レベル）Ｖ１と電圧レベル（第二電圧レベル）Ｖ２との間で切り替えることができ、第二電源端子の電圧ＶＳＳは電圧レベル（第三電圧レベル）Ｖ３と電圧レベル（第四電圧レベル）Ｖ４との間で切り替えることができる。電圧レベルＶ１は電圧レベルＶ２よりも大きく、電圧レベルＶ３は電圧レベルＶ４よりも大きい。
回路バッファ４０のこのような構成により、入力端子の入力電圧ＶＩＮは電圧レベルＶ３と電圧レベルＶ２との間で切り替えることができる。従って、出力端子の電圧ＶＯＵＴは電圧レベルＶ１と電圧レベルＶ４との間で切り替えることができる。
図５は、回路バッファ４０における電圧切り替えの概要図（表）である。回路バッファ４０の入力電圧ＶＩＮが電圧レベルＶ３と等しいとき、第一電源端子の電圧ＶＤＤは電圧レベルＶ１と等しくなり、第二電源端子の電圧ＶＳＳは電圧レベルＶ３と等しくなり、回路バッファ４０は電圧レベルＶ１と等しい出力電圧ＶＯＵＴを生成する。回路バッファ４０の入力電圧ＶＩＮが電圧レベルＶ２と等しいとき、第一電源端子の電圧ＶＤＤは電圧レベルＶ２と等しくなり、第二電源端子の電圧ＶＳＳは電圧レベルＶ４と等しくなり、回路バッファ４０は電圧レベルＶ４と等しい出力電圧ＶＯＵＴを生成する。
電圧レベルＶ１とＶ３との電圧差及び電圧レベルＶ２とＶ４との電圧差がトランジスタＴ１及びＴ２の耐電圧（例えば５Ｖ）より大きくならない限り、トランジスタＴ１及びＴ２はダメージを受けない。電圧レベルＶ１と２との電圧差（即ち、電圧ＶＤＤの振幅）及び電圧レベルＶ３とＶ４との電圧差（即ち、電圧ＶＳＳの振幅）がトランジスタＴ１及びＴ２の耐電圧よりも大きいにもかからず、トランジスタＴ１及びＴ２のすべての２つの端子は耐電圧の範囲にまだある。これにより、トランジスタＴ１及びＴ２の耐電圧よりも大きい高電圧信号（例えば、図２に示す、３０Ｖと等しい振幅を有するゲート駆動信号Ｇ０〜Ｇｎ）を出力しつつ、回路構造にいかなるダメージも与えないことができる。
【００１８】
上述のように、回路バッファ４０はゲートドライバ３０におけるどの回路バッファＢ＿１〜Ｂ＿１５としても実現できる。回路バッファＢ＿１を例にあげると、ゲートドライバ３０は、−１５Ｖと＋１５Ｖとの電圧レベル間で切り替えられる電圧信号Ｇｏｕｔを出力することを必要とし、回路バッファＢ＿１の出力信号の電圧レベルＶ１及びＶ４は夫々＋１５Ｖ及び−１５Ｖである。電圧レベルＶ１とＶ３との電圧差をトランジスタＴ１及びＴ２の耐電圧以内に下げるために、電圧レベルＶ３は＋１０Ｖと等しくできる。電圧レベルＶ２とＶ４との電圧差をトランジスタＴ１及びＴ２の耐電圧以内に下げるために、電圧レベルＶ２は−１０Ｖと等しくできる。
【００１９】
図６は、回路バッファＢ＿１の、２つの電源端子、入力端子、及び出力端子における電圧・信号の波形図である。第一電圧端子、第二電圧端子、入力端子、及び出力端子に夫々対応する、電圧ＰＶｎ、電圧ＮＶｎ、入力信号ＶＧｎ、及び出力信号Ｇｏｕｔは、期間ｔ１からｔ２の間で正の信号である。正の信号において、電圧ＰＶｎ及び電圧信号Ｖｏｕｔは＋１５Ｖに等しく、電圧ＮＶｎ及び入力信号ＶＧｎは＋１０Ｖに等しい。このような状況において、回路バッファＢ＿１におけるトランジスタのいかなる２つの端子間の電圧差は、５Ｖよりも大きくならない。
正の信号の範囲を超えると（即ち、時間ｔ１よりも前、又は時間ｔ２よりも後）、電圧ＰＶｎ及び入力信号ＶＧｎは−１０Ｖと等しくなり、電圧Ｎｖｎ及び電圧信号Ｇｏｕｔは−１５Ｖと等しくなる。このような状況においても、回路バッファＢ＿１におけるトランジスタのいかなる２つの端子間の電圧差は、５Ｖよりも大きくならない。
その結果、回路バッファＢ＿１は、振幅が３０Ｖに到達する高電圧信号を出力することが可能となりながら、耐電圧範囲が５〜６Ｖである中電圧回路素子を用いることによって、回路バッファＢ＿１におけるすべてのトランジスタが実現できる。
【００２０】
なお、回路バッファＢ＿１の複数のトランジスタを考慮して、定常状態において、いかなる２つの端子間の電圧差は耐電圧（即ち、５Ｖ）よりも大きくならない。トランジスタが切り替えるとき（例えば低電圧の−１５Ｖ又は−１０Ｖから高電圧の＋１５Ｖ又は＋１０Ｖになるとき）、電圧ＰＶｎ及びＮＶｎ、入力信号ＶＧｎ及び電圧信号Ｇｏｕｔの全ては同期して上昇する又は下落する。従って、この状態において、いかなる２つの端子間の電圧差は耐電圧を超過しない。
【００２１】
回路バッファ４０の構造がゲートドライバにおけるすべての回路バッファＢ＿１〜Ｂ＿１５として実現できるとき、大きい振幅の高電圧信号は積み重ねられる。
図７は、ゲートドライバ３０の正端子に、積み重ねられる出力信号の概念図である。まず、回路バッファＢ＿１１の電源端子は、レベルシフタモジュール３０２からの信号ＰＶ（ｎ−４）を電源として受け取る。ここで、信号ＰＶ（ｎ−４）の振幅は５Ｖに等しく、信号ＰＶ（ｎ−４）は＋１５Ｖと＋１０Ｖとの電圧レベル間で切り替わる。そして、回路バッファＢ＿１１は、１０Ｖと等しい振幅を持つ出力信号ＰＶ（ｎ−３）を生成し、電源ＰＶ（ｎ−４）に応じた、＋１５Ｖと＋５Ｖとの電圧レベル間で切り替えられ、出力信号ＰＶ（ｎ−３）を回路バッファＢ＿７へ電源として出力する。
その後、回路バッファＢ＿７は、振幅が１５Ｖと等しい出力信号ＰＶ（ｎ−２）を生成し、電源ＰＶ（ｎ−３）に応じた＋１５Ｖと０Ｖとの電圧レベル間で切り替えられ、出力信号ＰＶ（ｎ−２）を回路バッファＢ＿４へ電源として出力する。
回路バッファＢ＿４は、振幅が２０Ｖと等しい出力信号ＰＶ（ｎ−１）を生成し、電源ＰＶ（ｎ−２）に応じた、＋１５Ｖと−５Ｖとの電圧レベル間で切り替えられ、出力信号（第三電圧）ＰＶ（ｎ−１）を回路バッファＢ＿２へ電源として出力する。
回路バッファ（第二回路バッファ）Ｂ＿２は、振幅が２５Ｖと等しい出力信号ＰＶｎを生成し、電源ＰＶ（ｎ−１）に応じた、＋１５Ｖと−１０Ｖとの電圧レベル間で切り替えられる出力信号（第一電圧）ＰＶｎを回路バッファＢ＿１へ電源として出力する。
そして、回路バッファ（第一回路バッファ）Ｂ＿１は、ゲートドライバ３０の出力信号としての電圧信号Ｇｏｕｔを生成し、その電圧信号Ｇｏｕｔは、３０Ｖの振幅を持ち、＋１５Ｖと−１５Ｖとの電圧レベル間で切り替えられる。
【００２２】
同様にして、大きな振幅の高電圧信号がゲートドライバ３０の負端子にも、積み重ねられる。
図８はゲートドライバ３０の負端子に、積み重ねられる出力信号の概略図である。まず、回路バッファＢ＿１５の電源端子は、レベルシフタモジュール３０２からの信号ＮＶ（ｎ−４）を電源として受け取る。ここで、信号ＮＶ（ｎ−４）の振幅は５Ｖであり、信号ＮＶ（ｎ−４）は−１５Ｖと−１０Ｖとの電圧レベル間で切り替わる。そして、回路バッファＢ＿１１は、１０Ｖと等しい振幅を持つ出力信号ＮＶ（ｎ−３）を生成し、電源ＮＶ（ｎ−４）に応じた、−１５Ｖと−５Ｖとの電圧レベル間で切り替えられ、出力信号ＮＶ（ｎ−３）を回路バッファＢ＿１０へ電源として出力する。
その後、回路バッファＢ＿１０は、振幅が１５Ｖと等しい出力信号ＮＶ（ｎ−２）を生成し、電源ＮＶ（ｎ−３）に応じた、−１５Ｖと０Ｖとの電圧レベル間で切り替えられ、出力信号ＮＶ（ｎ−２）を回路バッファＢ＿６へ電源として出力する。
回路バッファＢ＿６は、振幅が２０Ｖと等しい出力信号ＮＶ（ｎ−１）を生成し、電源ＮＶ（ｎ−２）に応じた、−１５Ｖと＋５Ｖとの電圧レベル間で切り替えられ、出力信号（第四電圧）ＮＶ（ｎ−１）を回路バッファＢ＿３へ電源として出力する。
回路バッファ（第三回路バッファ）Ｂ＿３は、振幅が２５Ｖと等しい出力信号ＮＶｎを生成し、電源ＮＶ（ｎ−１）に応じた、−１５Ｖと＋１０Ｖとの電圧レベル間で切り替えられ、出力信号（第二電圧）ＮＶｎを回路バッファＢ＿１へ電源として出力する。
そして、回路バッファ（第一回路バッファ）Ｂ＿１は、第一電圧ＰＶｎ、第二電圧ＮＶｎ及び回路バッファＢ＿５からの第一入力信号ＶＧｎに応じて、ゲートドライバ３０の出力信号としての電圧信号Ｇｏｕｔを生成する。その電圧信号Ｇｏｕｔは、３０Ｖの振幅を持ち、−１５Ｖと＋１５Ｖとの電圧レベル間で切り替えられる。
【００２３】
このような方法により、回路バッファにおける複数のトランジスタの耐電圧が５Ｖである場合、本発明では、各トランジスタのいかなる２つの端子間の電圧差が５Ｖを超えなくても、電圧レベル５Ｖを基にして、５の倍数に等しい振幅を持つ、いずれかの電圧信号を積み重ねることができる。ゲートドライバ３０によって積み重ねられる信号レベルを図９に示す。図９において、電圧ＶＡとＶＢとの間で切り替わる信号をＶＡ／ＶＢと表し、固定電圧ＶＡを持つ信号はＶＡと表している。
【００２４】
振幅３０Ｖの電圧信号Ｇｏｕｔは５Ｖの耐電圧を持つ回路素子によって実現されるので、ゲートドライバ３０は、高電圧素子を必要としない。よって、プロセスにおける高電圧素子のためのマスク及び層の数が省けるので、ＬＣＤ駆動集積回路（ＩＣ）のコストが削減できる。さらに、マスク及び層の簡素化によって、ＬＣＤ駆動ＩＣのプロセス時間が削減でき、従って製造速度が向上する。例えば、あるプロセスにおいて、高電圧回路素子を除くことは、マスクを５つ減らすことになり、プロセス時間が７〜９日削減できる。
【００２５】
なお、本発明は、ゲートドライバを実現するために、中電圧回路素子を利用している。高電圧のゲート駆動信号は、各回路素子のすべての２つの端子が耐電圧を超えないで、
積層回路バッファ層から出力されることが可能である。
この技術分野の当業者は変形や代替を行うことも可能である。例えば、上述の実施形態において、電圧又は信号のすべてが５Ｖと等しい、又は５Ｖの倍数である。しかし、特に実際の回路では、回路素子又は信号の誤差により、電圧が少し変化しうる（例えば、４．９Ｖ又は５．１Ｖ）。
さらに、ゲートドライバにおける回路素子のステージの数は、本発明の実施形態のものと限定されるべきものではない。当業者は、異なる振幅を持つ信号を出力するために、システムに要求に応じて、回路におけるステージの数（Ｎつ）を調整できる。例えば、耐電圧が５Ｖと等しい回路素子を介して、回路バッファのステージをより多く積み重ねることにより、振幅４０Ｖの電圧信号が実現できる。
他の実施形態として、振幅が３０Ｖに等しい電圧信号を実現するために、低い耐電圧（例えば３Ｖ）の回路素子を用いてステージをより多く積み重ねること、を適用してもよい。また、振幅が３０Ｖに等しい電圧信号を実現するために、高い耐電圧（例えば１０Ｖ）の回路素子を、ステージをより少なく積み重ねることを用いてもよく、例はこれらに限らない。レベルシフタモジュール３０２は、いかなる構造のレベルシフタをいくつ備えていてもよい。トランジスタの耐電圧の大きさ及び電圧信号に必要な電圧レベルに応じて、レベルシフタモジュール３０２の出力信号の数及び電圧レベルを調整することができ、これに限らない。
【００２６】
図１０はレベルシフタモジュール３０２の例示的な実施例の概略図である。レベルシフタモジュール３０２は、レベルシフタＬ＿１〜Ｌ＿３を有する。レベルシフタＬ＿１は、回路で利用できる固定電圧ＶＮ（０Ｖに等しい）及び固定電圧ＶＰ２（＋５Ｖに等しい）に応じて、０Ｖと＋５Ｖとの電圧レベル間で切り替えられる信号ＶＧＰ２を生成することができる。そして、＋５Ｖと＋１０Ｖとの電圧レベル間で切り替えられる信号ＶＧＰ４を出力するため、信号ＶＧＰ２を固定電圧ＶＰ２に積み重ねることによって、レベルシフタＬ＿２は、固定電圧ＶＰ４（＋１０Ｖに等しい）を生成する。
＋１０Ｖと＋１５Ｖとの電圧レベル間で切り替えられる信号ＶＧＰ６を出力するため、信号ＶＧＰ４を固定電圧ＶＰ４に積み重ねることによって、レベルシフタＬ＿３は、固定電圧ＶＰ６（＋１５Ｖに等しい）を生成する。レベルシフタモジュール３０２はさらに負電圧レベルの複数の信号をさらに生成するが、同様であるので、簡略化のため説明を省略する。
【００２７】
図１１は、本発明の他の実施形態に係るゲートドライバ１１０の概要図である。ゲートドライバ１１０は、レベルシフタＬ＿１’〜Ｌ＿３’と回路バッファＢ＿１’〜Ｂ＿３を有する。ゲートドライバ１１０（図１１）のゲートドライバ３０（図９）からの主な相違点は、ゲートドライバ３０における複数のトランジスタの耐電圧が５Ｖであるのに対して、ゲートドライバ１１０におけるトランジスタの耐電圧が１０Ｖであることである。従って、ゲートドライバ１１０は、＋１５Ｖと−１５Ｖとの電圧レベル間で切り替えられる電圧信号を実現するために、より少ないステージの回路バッファを用いることができる。
ゲートドライバ１１０において、レベルシフタＬ＿１’，Ｌ＿２’，Ｌ＿３’は、すべて１０Ｖの振幅を持つ信号である、第三電圧ＰＶ（ｎ−１）’，第一入力信号ＶＧｎ’，第四電圧ＮＶ（ｎ−１）’を夫々生成する。信号（第三電圧）ＰＶ（ｎ−１）’は、＋１５と＋５Ｖとの電圧レベル間で切り替えられ、信号（第一入力信号）ＶＧｎ’は＋５Ｖと−５Ｖとの電圧レベル間で切り替えられ、信号（第四電圧）ＮＶ（ｎ−１）’は−５Ｖと−１５Ｖとの電圧レベル間で切り替えられる。
第二回路バッファＢ＿２’において、第三電源端子は第三電圧ＰＶ（ｎ−１）’を受けとり、第四電源端子は第一入力信号ＶＧｎ’を受け取り、入力端子は＋５Ｖの固定電圧（第二入力信号）を受け取ることで、第二回路バッファＢ＿２’は出力信号（第一電圧）ＰＶｎ’を生成できる。＋１５Ｖと−５Ｖとの電圧レベル間で切り替えられる第一電圧ＰＶｎ’は、第一回路バッファＢ＿１’の第一電源端子へ出力される。
第三回路バッファＢ＿３’において、第五電源端子は第一入力信号ＶＧｎ’を受け取り、第六電源端子は第四電圧ＮＶ（ｎ−１）’を受け取り、入力端子は−５Ｖの固定電圧（第三入力信号）を受け取ることで、第三回路バッファＢ＿３’は、出力信号ＮＶｎ’（第二電圧）を生成できる。＋５Ｖと−１５Ｖとの電圧レベル間で切り替えられる第二電圧ＮＶｎ’は、第一回路バッファＢ＿１’の第二電源端子へ出力される。
第一回路バッファＢ＿１’の入力端子は第一入力信号ＶＧｎ’を受け取ることで、第一電圧ＰＶｎ’，第二電圧ＮＶｎ’，第一入力信号ＶＧｎ’に応じて、第一回路バッファＢ＿１’は＋１５Ｖと−１５Ｖとの電圧レベル間で切り替えられる電圧信号Ｇｏｕｔ’を生成する。電圧信号Ｇｏｕｔ’はゲートドライバ１１０の出力信号とみなすことができる。
【００２８】
従来技術においては、ＬＣＤの駆動ＩＣは、異なる複数の耐電圧を備える３タイプの回路素子の混合モードプロセスのために、低電圧素子、中電圧素子、及び高電圧素子を備えていた。幅広い種類の回路素子が要求されるので、多数のマスク及び層が必要となり、コストが高くなっていた。
これに対して、本発明では、ゲートドライバを実現するために、中電圧回路素子を用いることができる。各回路素子のいかなる２つの端子間の電圧差が夫々の耐電圧を超えない状態で、一層ずつ回路バッファを積み重ねることにより、高電圧のゲート駆動信号を出力することが可能となるので、高電圧回路素子が不要になる。
従って、本発明は、プロセスにおいて高電圧素子のために要求されるマスク及び層の数を省くことが可能になるため、ＬＣＤ駆動ＩＣのコストがさらに削減できる。
マスクと層が簡潔化されるので、ＬＣＤ駆動ＩＣのプロセス時間を削減させることができ、それゆえ、製造速度を向上させることが可能になる。
【００２９】
当業者は、本発明の教示を保持しながら、多くの修正及び装置及び方法の変更がなされ得ることが明らかである。添付の特許請求の範囲によってのみ限定されるとして、上記の開示は、解釈されるべきである。
【符号の説明】
【００３０】
３０  ゲートドライバ
３０２  レベルシフタモジュール
Ｂ＿１１，Ｂ＿１２，Ｂ＿１３，Ｂ＿１４，Ｂ＿１５  回路バッファ（第一ステージ）
Ｂ＿７，Ｂ＿８，Ｂ＿９，Ｂ＿１０  回路バッファ（第二ステージ）
Ｂ＿４，Ｂ＿５，Ｂ＿６  回路バッファ（第三ステージ）
Ｂ＿２  回路バッファ（第四ステージ）（第二回路バッファ）
Ｂ＿３  回路バッファ（第四ステージ）（第三回路バッファ）
Ｂ＿１  回路バッファ（第五ステージ）（第一回路バッファ）
Ｇｏｕｔ  出力信号（電圧信号）
ＰＶｎ  第一電圧
Ｎｖｎ  第二電圧
ＶＧｎ  第一入力信号
ＰＶ（ｎ−１）  第三電圧
ＮＶ（ｎ−１）  第四電圧
４０  回路バッファ
Ｔ１  トランジスタ（第一トランジスタ）
Ｔ２  トランジスタ（第二トランジスタ）
Ｌ＿１，Ｌ＿２，Ｌ＿３  レベルシフタ
１１０  ゲートドライバ
Ｌ＿１’，Ｌ＿２’，Ｌ＿３’  レベルシフタ
Ｂ＿１’  回路バッファ（第一回路バッファ）
Ｂ＿２’  回路バッファ（第二回路バッファ）
Ｂ＿３’  回路バッファ（第三回路バッファ）
Ｇｏｕｔ’  出力信号（電圧信号）
ＰＶｎ’  第一電圧
Ｎｖｎ’  第二電圧
ＶＧｎ’  第一入力信号
ＰＶ（ｎ−１）’  第三電圧
ＮＶ（ｎ−１）’  第四電圧
【図１】
0005937168.tif 000002
【図２】
0005937168.tif 000003
【図３】
0005937168.tif 000004
【図４】
0005937168.tif 000005
【図５】
0005937168.tif 000006
【図６】
0005937168.tif 000007
【図７】
0005937168.tif 000008
【図８】
0005937168.tif 000009
【図９】
0005937168.tif 000010
【図１０】
0005937168.tif 000011
【図１１】
0005937168.tif 000012