(57)【特許請求の範囲】
【請求項１】
１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源において、
前記スイッチング手段のスイッチング動作を制御する制御手段と、
前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、
前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、
前記第１検知手段によって検知された前記第１電圧信号が閾値より小さい場合に、前記第１検知手段からの前記第１電圧信号は前記第２検知手段を介さずに前記制御手段に出力され、前記第１検知手段によって検知された前記第１電圧信号が閾値以上の場合に、前記第１検知手段からの前記第１電圧信号は、前記第２検知手段によって補正されて前記第２電圧信号として前記制御手段に出力されることを特徴とするスイッチング電源。
【請求項２】
前記スイッチング手段の動作状態として、前記トランスが出力する電圧が小さく前記スイッチング手段が動作する周波数が低い軽負荷状態と、前記軽負荷状態よりも前記トランスが出力する電圧が大きく前記スイッチング手段が動作する周波数が高い通常負荷状態とを有し、
前記軽負荷状態において、前記第１検知手段によって検知された前記第１電圧信号が前記制御手段に出力され、
前記通常負荷状態において、前記第１検知手段によって検知された前記第１電圧信号が前記閾値以上の場合に、前記第２検知手段によって前記第１検知手段が補正されて前記第２電圧信号として前記制御手段に出力され、前記第２電圧信号は電圧の上昇率が切り換わる信号であることを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記第１検知手段は、前記スイッチング手段に接続されており、前記トランスの１次側に流れる電流を検知するための第１抵抗素子と、前記第１抵抗素子に対して接続された第２抵抗素子と第３抵抗素子を有し、
前記第２検知手段は、前記第３抵抗素子に接続されたダイオードを有し、
前記閾値は、前記ダイオードの順方向電圧により設定されることを特徴とする請求項１または２に記載のスイッチング電源。
【請求項４】
１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源において、
前記スイッチング手段のスイッチング動作を制御する制御手段と、
前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、
前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、
前記トランスの前記２次側から出力される電圧が小さい軽負荷状態において、前記第１電圧信号が前記制御手段に出力され、前記トランスの前記２次側から出力される電圧が大きい通常負荷状態において、前記第２電圧信号が前記制御手段に出力されることを特徴とするスイッチング電源。
【請求項５】
前記第１検知手段は、前記スイッチング手段に接続されており、前記トランスの１次側に流れる電流を検知するための第１抵抗素子と、前記第１抵抗素子に対して接続された第２抵抗素子と第３抵抗素子を有し、
前記第２検知手段は、スイッチング素子を有し、
前記軽負荷状態において前記スイッチング素子がオフすることで前記第１電圧信号が前記制御手段に出力され、前記通常負荷状態において前記スイッチング素子がオンすることにより前記第２電圧信号が前記制御手段に出力され、
前記第１電圧信号の上昇率は、前記第２電圧信号の上昇率より大きいことを特徴とする請求項４に記載のスイッチング電源。
【請求項６】
記録材に画像を形成するための画像形成手段を有し、
前記画像形成手段による画像形成を行うために電力を供給するスイッチング電源を有し、
前記スイッチング電源は、１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源であって、更に、
前記スイッチング手段のスイッチング動作を制御する制御手段と、
前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、
前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、
前記第１検知手段によって検知された前記第１電圧信号が閾値より小さい場合に、前記第１検知手段からの前記第１電圧信号は前記第２検知手段を介さずに前記制御手段に出力され、前記第１検知手段によって検知された前記第１電圧信号が閾値以上の場合に、前記第１検知手段からの前記第１電圧信号は、前記第２検知手段によって補正されて前記第２電圧信号として前記制御手段に出力されることを特徴とする画像形成装置。
【請求項７】
記録材に画像を形成するための画像形成手段を有し、
前記画像形成手段による画像形成を行うために電力を供給するスイッチング電源を有し、
前記スイッチング電源は、１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源であって、更に、
前記スイッチング手段のスイッチング動作を制御する制御手段と、
前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、
前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、
前記トランスの前記２次側から出力される電圧が小さい軽負荷状態において、前記第１電圧信号が前記制御手段に出力され、前記トランスの前記２次側から出力される電圧が大きい通常負荷状態において、前記第２電圧信号が前記制御手段に出力されることを特徴とする画像形成装置。
【請求項８】
更に、前記画像形成手段を制御するためのコントローラを有し、
前記スイッチング電源は、前記コントローラに電力を供給することを特徴とする請求項７に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を出力するスイッチング電源に関する。
【背景技術】
【０００２】
従来のフライバック方式のスイッチング電源において、トランスの１次側の電圧をスイッチングするスイッチング素子（例えば、ＦＥＴ等の素子）のスイッチング動作は、次のように制御される。例えば、トランスの２次側の電圧と、ＦＥＴを流れる電流に対応する電圧と、ＦＥＴのドレイン・ソース間の電圧とに基づいて、ＦＥＴの動作（オン／オフ）が制御される。この動作の制御は、スイッチング動作制御用（専用）ＩＣを使用して、２次側の電圧が第１の基準電圧を越え、且つ、ＦＥＴのドレイン・ソース間の電圧が第２の基準電圧以下の条件で、ＦＥＴをオンする。一方、ＦＥＴを流れる電流に対応する電圧よりも２次側の電圧が低くなる条件で、ＦＥＴをＯＦＦする。このようなスイッチング電源において、軽負荷状態においてＦＥＴのオンする期間を短くすることで、軽負荷時の消費電力を低減させる工夫がなされている（特許文献１参照）。
【０００３】
昨今、軽負荷状態における消費電力の低減は、スイッチング電源を搭載した機器の課題の１つとなっている。例えば、スイッチング電源を搭載した機器が、軽負荷状態（動作待機状態ともいう）であった場合の消費電力をより低減させれば、従来の機器に比べて消費電力をより低減した機器を提供することができる。特に、動作待機状態や非動作状態においては、機器の消費電力はスイッチング電源等の電力供給源が装置内で最も電力を消費している状態である場合が多い。従って、スイッチング電源の軽負荷状態における消費電力をより低減させる必要性が高まってきている。
【０００４】
ここで、スイッチング電源の軽負荷状態における消費電力の低減を妨げる要因として、スイッチング素子であるＦＥＴのスイッチング損失が挙げられる。そこで、ＦＥＴがオンしている間に流す電流量を増加させて、単位時間当たりのスイッチング回数を減らしてＦＥＴのスイッチング損失を低減させる方法が考えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１４８２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチング素子がオンする期間に流す電流量を増やし、スイッチング回数を減らすとトランスから唸り音が発生するという課題が生じる。スイッチング回数を減らすことにより、スイッチング素子がＯＮする期間に流す電流量が増えると、トランスの唸り音が大きくなる。つまり、軽負荷状態におけるスイッチング損失を低減しようとすると、トランスの唸り音が発生して、ユーザにとってはこの唸り音が耳障りな音として聞こえてしまう。なお、軽負荷状態では機器が非動作状態であることが多いため、ユーザに唸り音が聞こえやすい状態である。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、スイッチング電源の軽負荷状態におけるトランスの唸り音を低減することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明のスイッチング電源は、１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源において、前記スイッチング手段のスイッチング動作を制御する制御手段と、前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、前記第１検知手段によって検知された前記第１電圧信号が閾値より小さい場合に、前記第１検知手段からの前記第１電圧信号は前記第２検知手段を介さずに前記制御手段に出力され、前記第１検知手段によって検知された前記第１電圧信号が閾値以上の場合に、前記第１検知手段からの前記第１電圧信号は、前記第２検知手段によって補正されて前記第２電圧信号として前記制御手段に出力されることを特徴とする。
また、本発明の他のスイッチング電源は、１次側と２次側が絶縁されたトランスと、商用交流電源からの交流電圧を整流及び平滑した電圧が前記１次側に入力され、入力された前記電圧をスイッチングするスイッチング手段と、を有し、前記スイッチング手段でスイッチングすることによって前記トランスの前記２次側に発生した電圧を整流及び平滑した電圧を出力するスイッチング電源において、前記スイッチング手段のスイッチング動作を制御する制御手段と、前記トランスの前記１次側に流れる電流を第１電圧信号として検知し、前記第１電圧信号を前記制御手段に出力する第１検知手段と、前記第１検知手段からの前記第１電圧信号を補正することによって得られる第２電圧信号を前記制御手段に出力する第２検知手段と、を備え、前記トランスの前記２次側から出力される電圧が小さい軽負荷状態において、前記第１電圧信号が前記制御手段に出力され、前記トランスの前記２次側から出力される電圧が大きい通常負荷状態において、前記第２電圧信号が前記制御手段に出力されることを特徴とする。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、スイッチング電源において、軽負荷状態における、トランスから発生する唸り音を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のスイッチング電源の回路図
【図２】実施例１における軽負荷状態の動作波形
【図３】実施例１における通常負荷状態の動作波形及びＩＳ端子に入力される電圧波形
【図４】実施例１における過負荷状態のＩＳ端子に入力される電圧波形
【図５】実施例２のスイッチング電源の回路図
【図６】実施例２におけるＩＳ端子に入力される電圧波形電圧波形
【図７】本発明のスイッチング電源の前提回路図及び電源ＩＣの内部ブロック概要図
【図８】図７のスイッチング電源の動作波形
【図９】省電力化に対応したスイッチング電源の回路図
【図１０】図７と図９の夫々の回路の間欠発振時の動作波形
【図１１】過負荷検出時の負荷の差を説明する図
【図１２】スイッチング損失を説明する図
【図１３】トランス構成図
【図１４】トランスを上からみた透視図
【図１５】トランスの変形を示す図
【図１６】トランスの固有振動している状態を示す図
【図１７】電磁力によるコアの変形図
【図１８】スイッチング電源の適用例を示す図
【発明を実施するための形態】
【００１１】
次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【００１２】
まず、本発明の前提となるスイッチング電源の軽負荷状態において、トランスの唸り音の発生のメカニズムについて以下に説明する。
【００１３】
図１３にトランス１０８の構造図を示す。また、図１４はトランスを上面より透視した図である。図１３及び図１４において、３０１、３０２はフェライトコアであり、中央磁脚部にはギャップ（間隔）を設けている。３０３はコイルボビン、３０４は一次巻線、３０５は二次巻線、３０６は層間紙、３０７はテープである。トランス１０８を組み立てる場合、まずコイルボビン３０３に巻線と層間紙を巻いていく。次に、端子処理を行った後、コア３０１と３０２をボビンに通し、コア３０１と３０２を固定するために、その外周部にテープ３０７を巻く。次に、ワニスに含浸させる。一般的に、ワニスとしては不飽和ポリエステル樹脂、変性ポリエステル樹脂、アルキド樹脂等が用いられる。このようなワニスを入れた槽（に規定時間、端子を上にして浸す（ディップ）。その後はワニスを固化するため、数時間、高温度に保つ。このようにワニス含浸処理を行うことでコア３０１と３０２同士、コア（３０１及び３０２）とコイルボビン３０３、巻線３０４と３０５及び層間紙３０６にワニスが染み込み、固化して一体となる。
【００１４】
しかし、ワニス含浸処理を施したトランス１０８には、ワニスの含侵具合にバラつきがある。例えば、中央磁脚までワニスが到達して対向する互いの中央磁脚同士が接着されている状態であればトランスの唸り音は小さくなる。逆に、中央磁脚までワニスが到達していない状態であると唸り音が大きくなる。また、外側磁脚同士がきちんと接着されていないと図１５のように外側磁脚同士の擦れが発生して大きな唸り音が発生する。これは、トランス１０８を励磁して磁束が発生して電磁力が発生しているためである。この電磁力は中央磁脚に最も大きく働き、対向する互いの中央磁脚を吸いつける方向即ち図１７（ａ）で示す矢印方向に発生する。電磁力を受けてトランス１０８は図１７（ａ）のように変形する。スイッチ素子のターンオフにより磁束が減少すると、コアの弾性により復元力が働きトランス１０８は図１８（ｂ）のように変形する。トランスがこのように変形して動くことにより、外側磁脚同士は互いに振動し、擦れによる唸り音が発生する。図１６のように、対向する外側磁脚同士をきちんと接着すれば唸り音は軽減されるが、接着されている場合でも接着された外側磁脚が１本の弾性体として振動するため、外側磁脚の固有振動による振動音が残る。つまり、外側磁脚同士を接着した場合でも唸り音を十分に減衰させることは難しい。
【００１５】
また、昨今の機器は非動作時において、一層、省電力化が望まれており、スイッチング電源においても非動作時のような軽負荷状態でスイッチング回数を減らして消費電力を低減し、かつ、動作効率の向上を図ったものが増えている。この結果、上記のようなスイッチング電源のトランス１０８の駆動周波数が可聴周波数域となりトランスの唸り音が大きくなる可能性がある。また、スイッチング損失を低減するためスイッチング素子のオン期間に流す電流量を増やす傾向にあり、この場合、トランス１０８のコア３０１と３０２に働く電磁力が増大するため、図１７に示すような振動による唸り音が大きくなる可能性がある。以上が、トランスからの唸り音発生のメカニズムである。
【００１６】
次に、本発明の前提となるスイッチング電源の回路構成と動作について図７を用いて説明する。なお、ここで説明するスイッチング電源は一般にフライバック方式のスイッチング電源とも呼ばれる。
【００１７】
図７（ａ）の回路図において、１０１は商用交流電源から電圧が入力されるインレット、１０２はヒューズ、１０３はコモンモードコイル、１０４は整流ダイオードブリッジ、１０５は１次平滑コンデンサ、１０６は電源ＩＣ（１０９）を起動させる起動抵抗である。また、１０７はトランス（１０８）の１次巻線Ｎｐに流れる電流を断続的に遮断するスイッチング素子である。本例ではＭＯＳ−ＦＥＴ（電界効果トランジスタ）を適用している（以下、ＦＥＴ１０７という）。１０８は１次巻線Ｎｐ（１次側）と２次巻線Ｎｓ（２次側）を有するフライバックトランスであり、入力された直流電圧を変圧（変換）して出力する。１０９はＦＥＴ１０７のオンオフ動作を制御する電源ＩＣ、１１０はスイッチングＦＥＴのゲートに流れる電流を制限するための抵抗、１１１はトランス１０８の補助巻線Ｎｂに誘起された電圧を整流するためのダイオードである。１１２は抵抗、１１３はコンデンサであり、この抵抗１１２とコンデンサ１１３でフィルタ回路を構成している。１１４はトランス１０８に流れる電流を検出する電流検出回路の第１の抵抗である電流検出抵抗、１１５はシャントレギュレータ１２５の出力を電源ＩＣ１０９に伝達するフォトカプラ、１１６はトランス１０８の２次巻線Ｎｓの電圧を整流するダイオード、１１７は平滑コンデンサである。そして、１１９はスイッチング電源に接続される負荷、１２０はフォトカプラに流す電流を制限する抵抗、１２１は抵抗、１２２はコンデンサであり、これらは位相保証回路である。また、１２３、１２４はレギュレーション抵抗、１２５はシャントレギュレータである。
【００１８】
まず、スイッチング電源の通常動作（通常負荷状態）として、インレット１０１より入力された商用交流電源からの交流電圧は、整流ダイオードブリッジ１０４を介し、全波整流されて１次平滑コンデンサ１０５に直流電圧としてチャージされる。更に、この直流電圧は、起動抵抗１０６を介して電源ＩＣ１０９を起動させる。電源ＩＣ１０９が起動し、ＦＥＴ１０７が導通状態（オン状態）になると１次巻線Ｎｐに１次平滑コンデンサ１０５の直流電圧が印加され、補助巻線Ｎｂに１次巻線Ｎｐと同極側を正とする電圧が誘起される。このとき２次巻線Ｎｓにも電圧が誘起されるが、ダイオード１１６のアノード側を負とする電圧であるため２次側には電圧は伝達されない。従って１次巻線Ｎｐを流れる電流はトランス１０８の励磁電流だけで、トランス１０８には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は時間に比例して増大する。また、補助巻線Ｎｂに誘起された電圧はダイオード１１１、抵抗１１２を介して、コンデンサ１１３を充電し電源ＩＣ１０９に対する電源となる。
【００１９】
次に、ＦＥＴ１０７が非導通状態（オフ状態）になると、トランス１０８の各巻線には起動時と逆極性の電圧が誘起され、２次巻線Ｎｓにはダイオード１１６のアノード側を正とする電圧が誘起される。そして、トランス１０８に蓄積されたエネルギーが、ダイオード１１６と平滑コンデンサ１１７で整流及び平滑され、直流電圧出力１１８となり負荷１１９に供給される。また、このようにトランス１０８が動作すると、トランスの補助巻線Ｎｂにより生成された電圧が電源ＩＣ１０９の電源として供給されるようになる。これにより電源ＩＣ１０９は動作を継続することが可能となり、引き続きＦＥＴＩ０７をスイッチング動作（オンオフ）させて、トランス１０８から継続的に安定した電圧を出力することが可能となる。
【００２０】
また、直流電圧出力１１８の電圧値の制御は次のように行なわれる。まず、直流電圧出力１１８をレギュレーション抵抗１２３と１２４とで分圧した電圧がシャントレギュレータ１２５に入力される。そして、この入力される電圧に応じたフィードバック信号が生成されて、フォトカプラ１１５を介して電源ＩＣ１０９へ伝達（フィードバック）される。そして、このフィードバック信号に基づき電源ＩＣ１０９がＦＥＴ１０７のオンオフ動作を制御することにより、安定した直流電圧を出力すること可能となる。なお、図７（ａ）の電源ＩＣ１０９には、夫々の端子に対してＴ１乃至Ｔ７の番号を付し、以下に説明する電源ＩＣ１０９の詳細な回路図の各端子との対応関係を示している。
【００２１】
次に、上記で説明したスイッチング電源のスイッチング素子であるＦＥＴ１０７と、このオンオフ動作を制御する電源ＩＣ１０９の詳細な動作を説明する。なお、ここでは、電源ＩＣとして周波数非固定、デュティー非固定、電流制御モードの動作について説明する。この動作モードは一般的な電源ＩＣの動作モードである。
【００２２】
図７（ｂ）に電源ＩＣ１０９の内部ブロックの概要図を示す。図７（ｂ）において、４００ａは、電源ＩＣ１０９の起動回路、４０１は電源ＩＣへ給電される電源電圧が入力されるＶＣＣ端子、４０２はＢＯＴＯＭ端子、４０３はＦＢ端子、４０４はＩＳ端子、４０５は電源ＩＣのＧＮＤ端子、４０６はＯＵＴ端子、４０７、４０９、４１２はコンパレータ、４０８と４１０は基準電圧、４１１はＡＮＤ回路、４１３はＲＳフリップフロップ論理回路である。
【００２３】
以下に、図７（ｂ）の電源ＩＣ１０９のブロック図に示した主要部分の機能を説明する。
・ＶＨ端子４００（Ｔ１）及び起動回路４００ａ
起動抵抗１０６に接続されて起動時の電圧の入力部、及び電源ＩＣを起動する回路。
・ＶＣＣ端子４０１（Ｔ２）
補助巻線Ｎｂで発生した電圧が入力される電源ＩＣの電源となる電圧の入力部。
・ＢＯＴＯＭ端子４０２（Ｔ３）
ＦＥＴ１０７のドレイン・ソース間の電圧Ｖｄｓをモニターする端子。
・ＦＢ端子４０３（Ｔ４）
フィードバック端子、直流電圧出力１１８の変動をフォトカプラ１１５を介し入力する端子。
・ＩＳ端子４０４（Ｔ５）
ＦＥＴ１０７に流れるドレイン電流Ｉｄをモニターする端子。
・ＧＮＤ端子４０５（Ｔ６）
電源ＩＣのＧＮＤ端子。
・ＯＵＴ端子４０６（Ｔ７）
ＦＥＴ１０７のゲート端子に接続される端子。
・コンパレータ４０７
ＢＯＴＯＭ端子４０２の電圧が基準電圧４０８を下回ると、ＡＮＤ回路４１１へＨＩＧＨ信号を出力する。
・コンパレータ４０９
ＦＢ端子４０３の電圧が基準電圧４０８を上回ると、ＡＮＤ回路４１１へＨＩＧＨ信号を出力する。
・ＡＮＤ回路４１１
コンパレータ４０７とコンパレータ４０９の出力を入力する。
・コンパレータ４１２
ＦＢ端子４０３とＩＳ端子４０４から入力された電圧を比較し、ＩＳ端子４０４の電圧が高い場合にＲＳフリップフロップ論理回路４０９へＨＩＧＨ信号を出力する。さらに、ＩＳ端子４０４から入力された電圧が基準電圧４１４よりも高くなった場合には、電源ＩＣ１０９の発振動作を停止させる。
・ＲＳフリップフロップ論理回路
周知のＲＳフリップフロップ論理回路（詳細説明は省略）。
【００２４】
このような電源ＩＣにより制御されるスイッチング電源の動作波形を図９に示す。図７乃至図９を用いて、スイッチング電源の電源ＩＣ１０９、ＦＥＴ１０７、トランス１０８、ダイオード１１６の動作を以下に説明する。
【００２５】
＜図８のタイミング１＞
図８のタイミング１は、ＦＥＴ１０７が導通状態（オン状態）になったばかりの状態である。この時、ＦＥＴ１０７のドレイン電流Ｉｄは直線的に増加する。ＦＥＴ１０７のドレイン電流Ｉｄにより、トランス１０８にエネルギーが蓄積される。また、ダイオード１１６を逆バイアスする電位であるため、ダイオード１１６には電流Ｉｆが流れない状態である。従って、直流電圧出力１１８は下降している。更に、ＦＢ端子４０３の電圧はフォトカプラ１１５を介して徐々に上昇する。また、ＩＳ端子４０４の電圧もスイッチングＦＥＴ１０７のドレイン電流Ｉｄの増加と同様に直線的に増加する。
【００２６】
＜図８のタイミング２＞
図８のタイミング２の状態へ移るタイミングとなるのは、ＦＢ端子４０３の電圧よりもＩＳ端子４０４の電圧が高い電圧となったタイミングである。このタイミングでＲＳフリップフロップ論理回路４０９のＲ端子がＨＩＧＨ状態（以下、ＨＩという）となり、ＲＳフリップフロップ論理回路４０９のＱ端子、つまり、電源ＩＣ１０９のＯＵＴ端子４０６がＬＯＷとなり、ＦＥＴ１０７が、非導通状態（オフ状態）になる。このため、ＦＥＴ１０７のドレイン電流Ｉｄは流れなくなる。また、ダイオード１１６は正バイアスされて導通状態となり、トランス１０８に蓄積されたエネルギーがダイオード１１６の電流Ｉｆとして流れ始めることにより直流電圧出力１１８は上昇する。このため、ＦＢ端子４０３の電圧はフォトカプラ１１５を介して徐々に下降する。また、ＩＳ端子４０４の電圧もＦＥＴ１０７のドレイン電流Ｉｄの停止と同様のタイミングで停止する。
【００２７】
＜図８のタイミング３＞
図８のタイミング３の状態へ移るタイミングは、ＢＯＴＯＭ端子４０２の電圧が基準電圧４０８以下となり、かつ、ＦＢ端子４０３の電圧が、基準電圧４１０よりも高くなったタイミングである。この時、ＡＮＤ回路４１１から、ＲＳフリップフロップ論理回路４０９のＳ端子にＨＩＧＨ信号が入力されて、ＲＳフリップフロップ論理回路４０９のＱ端子、つまり、電源ＩＣ１０９のＯＵＴ端子４０６がＨＩとなり、ＦＥＴ１０７が導通状態（オン状態）になる。このタイミング３＝タイミング１であり、引き続き、上記のタイミング１から一連の動作が繰り返される。
【００２８】
以上説明したように、スイッチング電源（電源ＩＣ：周波数非固定、デュティー非固定、電流制御モードで動作）の一連のスイッチング動作が行なわれる。
【００２９】
次に、スイッチング回数を減らして、ＦＥＴ１０７のスイッチング動作による損失を低減した構成及び動作について図９及び図１０を用いて説明する。図９における電源ＩＣ１０９の構成は図７（ａ）と同様であるため省略している。図９の回路の軽負荷状態における動作を図１０（ｂ）に示し、比較例として図１０（ａ）に図７（ａ）の回路の動作を示す。また、図９の回路において、図７（ａ）の回路と異なるのは、ＩＳ端子（Ｔ５）への入力ラインにダイオード２０１が接続されている点である。その他の構成は図７（ａ）と同様である。図９に示す回路では、このダイオード２０１により、ＩＳ端子に電圧が入力されるタイミングを制御することにより、以下に説明する図１２（ｂ）で示す動作を実現している。
【００３０】
＜図１０（ｂ）の期間Ａ＞
軽負荷状態において、電流検出抵抗１１４に発生する電圧がダイオード２０１の閾値電圧Ｖｆを越えたポイントＢ０の時点から、ＩＳ端子４０４の電圧は一定の傾きで上昇を開始する。ＩＳ端子４０４の電圧が上昇してＦＢ端子４０３の電圧と同じ電圧になったタイミングで、ＦＥＴ１０７は非導通状態（オフ状態）となる。このように、電流検出抵抗１１４に発生する電圧がダイオード２０１のＶｆ分だけ低下することを利用して、ＦＥＴ１０７が導通状態から非導通状態（オンからオフ）となる時間を、図７（ａ）の動作である図１０（ａ）で示すタイミングより長くしている。なお、図１０（ａ）に比べて非導通状態（オフ状態）となる時間の比率は、ダイオード２０１の閾値電圧Ｖｆによって決定される。例えば、図９の構成においてＦＥＴ１０７のスイッチング回数を図７（ａ）に対して１／６にする場合は、以下で示す（式１）、（式２）によりダイオード２０１の閾値Ｖｆを導くことができる。
【００３１】
・図７（ａ）の場合
Ｐ１＝１／２×Ｌ×Ｉ１＾２  ・・・（式１）
Ｐ１：トランス１０８に蓄えられるエネルギー
Ｌ：トランス１０８のＬ値
Ｉ１：スイッチングＦＥＴ１０７のドレインＩｄのピーク値
・図９の場合
Ｐ２＝１／２×Ｌ×Ｉ２＾２  ・・・（式２）
Ｐ２：トランス１０８に蓄えられるエネルギー
Ｌ：トランス１０８のＬ値
Ｉ２：スイッチングＦＥＴ１０７のドレイン電流Ｉｄのピーク値
ここで、スイッチング回数を１／６にするためには、６×Ｐ１＝Ｐ２であることから、Ｉ２＝√６×Ｉ１となる。つまり、スイッチングＦＥＴ１０７の導通時間も図７（ａ）と比較して、図１０の場合は√６倍となることから、ＩＳ端子４０４のピーク電圧をＶＩＳとすると、１＋Ｖｆ／ＶＩＳ＝√６であるため、Ｖｆ＝（√６−１）×ＶＩＳとなる。
【００３２】
なお、図７の場合と図１０（ｂ）の場合における過負荷検出のタイミングの違いを図１１に示す。この図に示すように、ダイオード２０１を設けたため、過負荷検出のタイミングに差が生じることがわかる。この差が大きくなると過負荷状態を誤検出する可能性がでてくる。
【００３３】
＜図１０（ｂ）の期間Ｂ＞
タイミングＢは、ＦＥＴ１０７が非導通状態（オフ状態）となった後、トランス１０８に蓄積したエネルギーをフライバック電流として、トランス１０８の２次側に流し出す期間を示している。なお、フライバック電流を流しきった後も、ＦＢ端子４０３の電圧が基準電圧４１０を越えない限り、ＡＮＤ回路４１１からの出力をＨＩにすることができないため、フリップフロップ論理回路４０９のＳ端子をＨＩにすることができない。従って、ＦＥＴ１０７が導通することができない。このように、フライバック電流を流しきった後も、ＦＥＴ１０７は非導通状態（オフ状態）を続けるようにスイッチング動作を制御して、直流電圧出力１１８が安定するように制御している。
【００３４】
＜図１０（ｂ）の期間Ｃ＞
再び、ＦＥＴ１０７が導通状態（オン状態）となる期間を示す。ＦＥＴ１０７が導通する（オンする）には、ＦＢ端子４０３の電圧が基準電圧４１０を越え、かつ、ＢＯＴＯＭ端子４０２の電圧が基準電圧４０８以下となる必要があり、フライバック電流を流しきった後は直流電圧出力１１８が下降していくので、ＦＢ端子４０３の電圧が徐々に上昇し、基準電圧４１０を越えるためＦＥＴ１０７が導通状態（オン状態）となる。
【００３５】
上記のとおり、ＦＥＴ１０７を導通状態になるタイミングは、ＢＯＴＯＭ端子４０２の電圧が基準電圧４０８以下となり、かつ、ＦＢ端子４０３の電圧が基準電圧４１０よりも高くなったタイミングである。通常負荷状態であれば、ＦＢ端子電圧は基準電圧４１０よりも十分に高いため、ＢＯＴＯＭ端子４０２の電圧が基準電圧４０８以下になるタイミングでＦＥＴ１０７を導通状態にする。これに対して、軽負荷状態ではＦＢ端子の電圧が低く、トランス１０８に蓄積したエネルギーがフライバック電流としてトランスの２次側に流れ出ている間に、ＦＢ端子が基準電圧４１０よりも低くなる。このため、フライバック電流を流しきった後、ＦＢ端子が基準電圧４１０よりも高くなるまではスイッチングＦＥＴ１０７を導通状態にすることができない。このように、軽負荷時には、図１０（ｂ）示すとおり間欠発振する動作となる。
【００３６】
以上説明したように、図９の回路によってスイッチング回数を減らし、図７（ａ）で示す回路よりも軽負荷状態における省電力化が可能となる。
【００３７】
なお、ＦＥＴ１０７のスイッチング損失について図１２に概要図を示した。この図に示すようにスイッチング損失とは、ＦＥＴ１０７がスイッチング動作時（オンオフ動作時）に発生する損失のことである。スイッチング動作時のＦＥＴ１０７のドレイン・ソース間の電圧Ｖｄｓと、ドレイン電流Ｉｄを掛け合わせた電力で示される。このスイッチング損失は、上記の図１０（ａ）の場合よりも、図１０（ｂ）の場合の方が低減される。
【００３８】
以下、上記したスイッチング電源の構成及び動作を前提として、本発明の特徴的な構成及び動作についていくつかの実施例を示して詳細に説明する。
【００３９】
（実施例１）
実施例１のスイッチング電源の回路を図１に示す。図１の回路は、上記の図７と基本構成は同様である。図１において、図７との違いは、電流検出回路部として電流検出抵抗１１４に対して、第２及び第３の抵抗である抵抗２０３と抵抗２０４とダイオード２０４を直列に接続した回路を並列に接続し、抵抗２０３と抵抗２０４の接続点が電源ＩＣのＩＳ端子４０４に接続される点である。
【００４０】
図１の点線で囲んだ回路が本例の特徴部であり複数の抵抗とダイオードから構成される。具体的には、第１抵抗としての電流検出抵抗１１４、第２抵抗としての抵抗２０３、第３抵抗としての抵抗２０４、ダイオード２０４から構成される回路である。なお、その他の構成は図７と同様であるため詳細な説明は省略する。
【００４１】
本例の図１の構成は、上記の図７の回路に比べて、軽負荷状態におけるトランス１０８の唸り音を低減することができる。また、唸り音の低減に加え、過電流の誤検出を防ぐことができる点も特徴である。以下に本例の回路動作について、〔１〕軽負荷状態の回路動作、〔２〕通常負荷状態の回路動作、〔３〕過負荷状態の回路動作の夫々について詳細に説明する。
【００４２】
〔１〕軽負荷状態の回路動作
図１に示す回路における軽負荷状態（間欠発振）の動作波形を図２（ａ）、電源ＩＣ１０９のＩＳ端子４０４の電圧波形（１回のスイッチングにおける電圧波形）を図２（ｂ）に示す。ＦＥＴ１０７が導通して（オンして）、ＩＳ端子４０４の電圧は一定の傾きで上昇を開始する。ＩＳ端子４０４の電圧が上昇し、ＦＢ端子４０３の電圧と同じ電圧になったタイミングで、ＦＥＴ１０７は非導通状態（オフ状態）となる。軽負荷状態では、ダイオード２０４の順方向電圧Ｖｆを越えないので、電流検出抵抗１１４により検出された電圧が、そのままＩＳ端子４０４に入力される。ここで、電流検出抵抗１１４は、トランス１０８の唸り音を低減させるため、上記の図７の回路よりも高い抵抗値に設定している。これにより、図２（ｂ）で示すとおり、軽負荷状態では上記の図７よりもスイッチング周期が短くなる（スイッチング周波数が高くなる）。その結果、トランス１０８に１度に流れる電流値が低下する。つまり、軽負荷状態においてＦＥＴ１０７のスイッチング１回におけるトランス１０８に流れる電流値を図７の回路に比べて低下させることで、トランス１０８のコアの電磁力が弱くなりトランス１０８唸り音が低減できる。なお、軽負荷状態におけるＩＳ端子４０４に入力される電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄとすると、ＩＳ端子４０４の電圧ＶＩＳは以下に示す（式３）で表される。
ＶＩＳ＝Ｖｏ＝ＲＩＳ×Ｉｄ  ・・・（式３）
【００４３】
〔２〕通常負荷状態の回路動作
通常負荷状態の動作波形を図３（ａ）、ＩＳ端子４０４の電圧波形（１回のスイッチングにおける電圧波形）を図３（ｂ）に示す。通常負荷状態においては、ＩＳ端子４０４の電圧がダイオード２０４のＶｆを越えたタイミング（ポイントＢ１）で傾きが変化する。０ＶからポイントＢ１までの電圧（ＩＳ端子４０４の電圧）は、軽負荷状態と同じ傾きで上昇するが、ポイントＢ１を超えると、分圧抵抗２０２と２０３によって決められた分圧比の傾きで増加するようになる（上昇率を切り換えて、傾きが緩やかになる）。ここで、ＩＳ端子４０４の電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄ、分圧抵抗２０２と２０３の夫々の抵抗値をＲａ，Ｒｂ、ダイオード２０４の順方向電圧をＶｆ、分圧抵抗２０２と２０３とダイオード２０４の直列回路に流れる電流をｉとすると、ＩＳ端子４０４の電圧ＶＩＳは以下に示す（式４）、（式５）、（式６）で表される。以下の（式４）乃至（式６）によれば、ＩＳ端子４０４の電圧ＶＩＳがダイオード２０４の順方向電圧Ｖｆと等しくなったタイミングがポイントＢ１であることがわかる。
ＲＩＳ＜＜Ｒａ，Ｒｂに設定した場合、Ｉｄ＞＞ｉより、
Ｖｏ≒Ｒａ×Ｉｄ・・・（式４）
ＶＩＳ＝Ｖｏ−Ｒａ×ｉ、ＶＩＳ＝Ｖｆ＋Ｒｂ×ｉより、
ＶＩＳ＝（（Ｒａ×Ｖｆ）＋（Ｒｂ×Ｖｏ））／（Ｒａ＋Ｒｂ）・・・（式５）
この時のポイントＢ１の境界条件は、上記（式４）において、ＶＩＳ＝Ｖｏとして、
ＶＩＳ＝（（Ｒａ×Ｖｆ）＋（Ｒｂ×Ｖｏ））／（Ｒａ＋Ｒｂ）
＝（（Ｒａ×Ｖｆ）＋（Ｒｂ×ＶＩＳ））／（Ｒａ＋Ｒｂ）
（Ｒａ＋Ｒｂ）×ＶＩＳ＝（Ｒａ×Ｖｆ）＋（Ｒｂ＊ＶＩＳ）・・・（式６）
つまり、ＶＩＳ＝Ｖｆとなり、Ｓ端子４０４の電圧ＶＩＳがダイオード２０４の順方向電圧Ｖｆと等しくなったタイミングがポイントＢ１となる境界条件であることがわかる。
【００４４】
〔３〕過負荷状態の回路動作
過負荷状態におけるＩＳ端子４０４の電圧波形（１回のスイッチングにおける電圧波形）を図４に示す。ここで過負荷状態とは、出力電流が過剰に流れてしまう負荷状態を意味する。スイッチンン具電源としては、過負荷状態を正しく検出して電源ＩＣ１０９の発振動作を停止させる必要がある。ＩＳ端子４０４のピーク電圧が、コンパレータ４１２の基準電圧４１４よりも高くなった場合に、電源ＩＣ１０９は発振動作を停止させる。過負荷の検出動作に対しても、電流検出抵抗１１４によって検出された電圧から、ダイオード２０４の順方向電圧Ｖｆ分を差し引いた電圧を抵抗２０２と２０３によって分圧した電圧がＩＳ端子４０４に入力される。この時の動作波形が図４である。上記の図７の回路と比べて、最終的な過負荷検出の値は同じになる。図４のポイントＢ２は、このポイントＢ２でＩＳ端子４０４のピーク電圧がダイオード２０１の順方向電圧Ｖｆを越えたことを意味する。このポイントＢ２から、抵抗２０２と２０３の分圧比によって定められた傾きでＩＳ端子４０４の電圧が上昇していく（上昇率を切り換えて、傾きが緩やかになる）。
【００４５】
このように、過負荷状態では、ダイオード２０４がオンすることで、電流検出抵抗１１４によって検出された電圧から、ダイオード２０４の順方向電圧Ｖｆ分を差し引いた電圧に対して、抵抗２０２と２０３によって分圧された電圧がＩＳ端子４０４に入力される。これによりＩＳ端子に入力される電圧の傾きが緩やかになり、図７の回路と同じタイミングで必要な負荷（上記の図７の場合と同じ負荷）で正しく過負荷を検出することが可能となる。この電圧の傾きは抵抗２０２と２０３の分圧比によって決まるため、ダイオード２０４の順方向電圧Ｖｆを考慮し、抵抗２０２と２０３の分圧比を調整することにより設定することができる。なお、ダイオード２０４を設けない場合は、点線で示すように過負荷を検出するタイミングが大幅に遅れてしまい、過負荷状態が継続されることによる誤動作（素子の破壊等による）が発生する可能性が高まる。
【００４６】
このような過負荷検出の構成は、電源ＩＣとして、通常動作状態でスイッチング素子を停止するための端子と、過負荷を検出するための端子が共通化されているＩＣを用いる場合に特に有効となる。なぜなら、このような電源ＩＣに図１の回路を適用すると、通常動作状態において過負荷を検出する場合の負荷が高くなってしまうため、上記の図７の構成よりも過電流（過負荷）を保護するタイミングが遅れてしまう可能性がある。これでは、スイッチング素子（ＭＯＳ−ＦＥＴ）や各種素子の定格（耐圧）を上げることになり、素子の大型化やコストアップにつながる。本例の図１の構成であれば、素子の定格を上げずに対応することができる。
【００４７】
ここで、ＩＳ端子４０４の電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄ、抵抗２０２と抵抗２０３の夫々の抵抗値をＲａ，Ｒｂとし、ダイオード２０４の順方向電圧Ｖｆにおける、抵抗２０２と２０３の夫々の抵抗値ＲａとＲｂを設定する方法を以下に説明する。
ＶＩＳ＝（（Ｒａ×Ｖｆ）＋（Ｒｂ×Ｖｏ））／（Ｒａ＋Ｒｂ）・・・（式７）
Ｖｏ≒Ｒａ×Ｉｄ・・・（式８）
式（７）、式（８）より、
ＶＩＳ＝（（Ｒａ×Ｖｆ）＋（Ｒｂ×Ｒａ×Ｉｄ））／（Ｒａ＋Ｒｂ）・・・（式９）
【００４８】
上記の（式９）に、過負荷検出のためのドレイン電流値Ｉｄと、ダイオード２０４の順方向電圧Ｖｆ、ＩＳ端子４０４が電源ＩＣの発振動作を停止させる電圧ＶＩＳを入力すれば、必要な過負荷検出のための分圧抵抗２０２，２０３の夫々の抵抗値Ｒａ，Ｒｂの算出することができる。
【００４９】
以上説明したように、本実施例のスイッチング電源によれば、軽負荷状態におけるトランスから発生する唸り音を低減することができる。さらに、過負荷（過電流）の誤検出を防ぐことができる。
【００５０】
（実施例２）
実施例２のスイッチング電源の回路図を図５に示す。図５に示す回路は、上記の図７で示した回路と基本構成は同じである。図５と図７との違いは、電流検出回路部として、電流検出抵抗１１４と並列に第２と第３の抵抗である抵抗２０３，抵抗２０４、スイッチング素子２０５を直列に接続した回路を接続し、抵抗２０３と抵抗２０４の接続点が電源ＩＣ１０９のＩＳ端子４０４に接続される点である。図５の点線で囲んだ回路が本例の特徴部であり複数の抵抗とスイッチング素子から構成される。具体的には、第１抵抗としての電流検出抵抗１１４、第２抵抗としての抵抗２０３、第３抵抗としての抵抗２０４、スイッチング素子２０５から構成される回路である。本例においても実施例１と同様に、上記の図７の回路に比べて、軽負荷状態におけるトランスの唸り音を低減することができる。また、唸り音の低減に加えて、過負荷（過電流）の誤検出を防ぐことができる点も特徴である。また、本例のスイッチング電源の動作は実施例１の図１の動作と同様になる。
【００５１】
本例の図５の回路では、軽負荷状態においてスイッチング素子２０５をオフしておけば、電流検出抵抗１１４によって検出される電圧がそのままＩＳ端子４０４に入力されるため、ＦＥＴ１０７に流れる電流が低減する。これにより、コアの電磁力が弱くなるためトランス１０８唸り音が低減される。
【００５２】
ここで、ＩＳ端子４０４に入力される電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄとすると、ＩＳ端子４０４の電圧ＶＩＳは以下に示す式で表される。
ＶＩＳ＝Ｖｏ＝ＲＩＳ×Ｉｄ  ・・・（式１０）
【００５３】
過負荷状態においては、スイッチング素子２０５をオンしておくことで、電流検出抵抗１１４によって検出された電圧を、スイッチング素子２０５による電圧降下分を差し引いた電圧に対して抵抗２０２と２０３によって分圧された電圧がＩＳ端子４０４に入力される。これによりＩＳ端子４０４の電圧の上昇の傾きが緩やかになり、図７の回路と同じタイミングで必要な負荷（上記の図７の場合と同じ負荷）過負荷を検出することが可能となる。また、電圧ＶＩＳの上昇の傾きは抵抗２０２と２０３の抵抗値の比によって決まる。スイッチング素子２０５による電圧降下分を考慮して、抵抗２０２と２０３の分圧比を調整すれば、上記の図７と同様の過負荷の検出が可能になる。
【００５４】
ここで、ＩＳ端子４０４の電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄ、抵抗２０２と２０３の夫々の抵抗値をＲａ，Ｒｂ、抵抗２０２と２０３に流れる電流をｉとすると、ＩＳ端子４０４の電圧ＶＩＳは以下に示す（式）で表される。
ＲＩＳ＜＜Ｒａ，Ｒｂに設定した場合、Ｉｄ＞＞ｉより、
Ｖｏ≒Ｒａ×Ｉｄ・・・（式１１）
ＶＩＳ＝Ｖｏ−Ｒａ×ｉ、ＶＩＳ＝Ｒｂ×ｉより、
ＶＩＳ＝（Ｒｂ×Ｖｏ）／（Ｒａ＋Ｒｂ）・・・（式１２）
【００５５】
ここで、本例の実施例１との違いについて説明する。本例では、スイッチング素子２０５のオン／オフによってＩＳ端子に入力される電圧の上昇率を切り換える構成である。スイッチング素子２０５のオン／オフによるＩＳ端子４０４の検出電圧の差を図６に示す。本例では、抵抗２０３の下流にスイッチング素子２０５を設け、スイッチング素子２０５のオン／オフを制御する制御部２０６（トランス１０８の２次側）を設けている。これにより、制御部２０６により、スイッチング素子２０５のオン／オフを制御することで、分圧用の抵抗２０２と２０３の有効／無効を設定することが可能となる。軽負荷状態で装置が動作していない状況においては、制御部２０６によりスイッチング素子２０５をオフすることで、トランス１０８の唸り音を低減するモードで動作させる。通常動作状態等、負荷を必要とする装置の動作中の状況においては、制御部２０６によりスイッチング素子２０５をオンすることで分圧抵抗２０２と２０３を有効にして、上記の図７と同様の負荷で過負荷が検出されることになる。なお、スイッチング素子２０５としては、例えば、リレースイッチやＭＯＳ−ＦＥＴを適用可能である。また、制御部２０６としてはスイッチング電源の搭載された装置の制御部としてのＣＰＵ又はＡＳＩＣ等を適用可能である。
【００５６】
ここで、ＩＳ端子４０４の電圧をＶＩＳ、電流検出抵抗１１４により検出された電圧をＶｏ、電流検出抵抗１１４の抵抗値をＲＩＳ、ＦＥＴ１０７に流れるドレイン電流をＩｄ、抵抗２０２と２０３の夫々の抵抗値をＲａ，Ｒｂとし、ダイオード２０４の順方向電圧Ｖｆにおける、分圧抵抗２０２と２０３の夫々の抵抗値Ｒａ，Ｒｂを設定する方法を以下に説明する。
ＶＩＳ＝（Ｒｂ×Ｖｏ）／（Ｒａ＋Ｒｂ）・・・（式１２）
Ｖｏ≒Ｒａ×Ｉｄ・・・（式１３）
（式１２）、（式１３）より、
ＶＩＳ＝（Ｒｂ×Ｒａ×Ｉｄ）／（Ｒａ＋Ｒｂ）・・・（式１３）
上記の（式１３）に、過負荷検出のためのドレイン電流値ＩｄとＩＳ端子４０４が電源ＩＣの発振動作を停止させるための電圧値ＶＩＳを入力することで、必要な過負荷検出の抵抗２０２と２０３の夫々の抵抗値ＲａとＲｂを算出することができる。
【００５７】
以上説明したように、本実施例のスイッチング電源によれば、軽負荷状態におけるトランスから発生する唸り音を低減することができる。さらに、過電圧（過電流）の誤検出を防ぐことができる。
【００５８】
なお、上記実施例１、２とは別の手段として、電流検出抵抗１１４のラインにカレントトランス等を用いて構成される電流検知回路を設ける方法も考えられる。その場合は、カレントトランスによって検知して出力される電圧と基準電圧とをコンパレータを用いて比較することによってスイッチング素子２０５のオン／オフを行うことになる。このような構成にすれば、ＣＰＵからの制御によらず、自動的にスイッチング素子２０５のオン／オフを制御することができる。
【００５９】
（スイッチング電源の適用例）
次に、上記の実施例１，２で説明したスイッチング電源を、例えば、レーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源に適用することができる。以下にその適用例を説明する。スイッチング電源は、画像形成装置における用紙を搬送する搬送ローラの駆動部であるモータや、その他、アクチュエータ類、コントローラへの電力供給のための電源として適用可能である。
【００６０】
図１８（ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、画像形成部２１０として潜像が形成される像担持体としての感光ドラム２１１、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。
【００６１】
また、図１８（ｂ）画像形成装置の駆動部としてのモータやコントローラへの電源からの電力供給ラインを示す。上記のスイッチング電源は、このような画像形成動作を制御するＣＰＵ２１８有するコントローラへ２１７の電力供給、また、画像形成のための駆動部としてのモータ２１９及びモータ２２０に電力を供給する低圧電源として適用できる。供給する電力として、これらのモータには、例えば、２４Ｖを供給する。例えばモータ２１９はシートを搬送する搬送ローラを駆動するモータ、モータ２２０は定着器２１４を駆動するモータである。また、コントローラ２１７には、例えば、スイッチング電源から５Ｖを供給する。
【００６２】
レーザビームプリンタのような画像形成装置は、記録材に画像を形成している動作状態と、画像形成を実行しておらず、消費電力を低減するためにモータ等への電力の供給をオフする非動作状態（待機状態、省電力状態ともいう）とに切り換えることができる。例えば、画像形成装置が非動作状態に切り換えられた場合において、上記で説明したスイッチング電源装置を適用すれば、非動作状態における装置の消費電力をより低減することができる。また、過負荷（過電流）の誤検出を防止できる。なお、上記実施例１，２で説明したスイッチング電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。
【符号の説明】
【００６３】
１０１  インレット
１０４  整流ダイオードブリッジ
１０７  スイッチング素子（ＭＯＳ−ＦＥＴ）
１０８  トランス
１０９  電源ＩＣ
１１４  抵抗（電流検出用）
２０２、２０３  抵抗（分圧用の抵抗）
２０４  ダイオード
【図１】
0005885399.tif 000002
【図２】
0005885399.tif 000003
【図３】
0005885399.tif 000004
【図４】
0005885399.tif 000005
【図５】
0005885399.tif 000006
【図６】
0005885399.tif 000007
【図７】
0005885399.tif 000008
【図８】
0005885399.tif 000009
【図９】
0005885399.tif 000010
【図１０】
0005885399.tif 000011
【図１１】
0005885399.tif 000012
【図１２】
0005885399.tif 000013
【図１３】
0005885399.tif 000014
【図１４】
0005885399.tif 000015
【図１５】
0005885399.tif 000016
【図１６】
0005885399.tif 000017
【図１７】
0005885399.tif 000018
【図１８】
0005885399.tif 000019