(57)【特許請求の範囲】
【請求項１】
基板上にマトリックス状に配置された複数の画素と、
前記複数の画素のそれぞれに形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極と接続するドレイン配線と、
を備え、
前記複数の画素のうち隣接する二つの画素の間に二本の前記ドレイン配線が並列し、
前記基板と二本の前記ドレイン配線との間に半導体層が形成され、
前記半導体層は、平面視で、二本の前記ドレイン配線の間では、間隙が形成されており、一方、前記画素と二本の前記ドレイン配線の間では、二本の前記ドレイン配線からはみ出して形成されている、
ことを特徴とする液晶表示装置。
【請求項２】
前記基板と前記半導体層との間に形成されるゲート絶縁層をさらに備え、
前記ゲート絶縁層は、平面視で、二本の前記ドレイン配線の間で、間隙が形成されており、
前記半導体層の前記間隙と接する前記半導体層の側面と、前記ゲート絶縁層の前記間隙と接する前記ゲート絶縁層の側面とは、面一になっていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
二本の前記ドレイン配線は、複数の絶縁層で覆われており、前記半導体層の前記間隙は、前記複数の絶縁層のいずれか一つで埋められていることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、薄膜トランジスタを構成するため、半導体層及び金属層が積層されている。ボトムゲート型の薄膜トランジスタでは、金属層からパターニングされたドレイン電極及びソース電極及びドレイン配線（画素電極を駆動するための映像信号が供給される配線）が、半導体層の上に形成される。このような構造において、半導体層は、ドレイン配線がソース配線などの交差する配線を乗り越える領域などに、段差を小さくするために使用される場合がある（特許文献１）。
【０００３】
また、近年は画素の高精細化が進み、一つの画素間に２本のドレイン配線が形成される場合がある（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ０１／０１８５７号公報
【特許文献２】特開２００５−７７４２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体層を先にパターニングしてからドレイン電極及びソース電極、及びドレイン電極に接続するドレイン配線の金属層をパターニングする方法では、位置ずれを考慮して、半導体層を重畳する金属層よりも幅広に形成する。そのため、ドレイン配線下の半導体層は、特に交差する他の配線を乗り越える領域において、ドレイン配線からはみ出して形成される。
【０００６】
また、半導体層の上に金属層を積層し、１つのエッチングレジストを使用して、金属層及び半導体層を連続的にパターニングする方法では、金属層はウエットエッチングのサイドエッチングによってエッチングレジストよりも小さくなるため、ドレイン配線下の半導体層がドレイン配線からはみ出す。
【０００７】
特許文献２に示されるような、画素間にドレイン配線が２本形成される場合、隣接するドレイン配線下のはみ出した半導体層が、お互いに接触してしまう可能性がある。このような場合は、電気的なショート発生の原因となり得る。この状況を回避するためには、ドレイン配線間を広くすることが考えられるが、ドレイン配線上は光の散乱が生じるため、ドレイン配線よりも幅の広いブラックマトリクスを形成しなければならない。しかし、ドレイン配線の間隔が広がると、必然的に開口率が低下する。
【０００８】
本発明は、金属パターンの下に配置される半導体パターンを適切に処理することを目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明に係る液晶表示装置は、基板上にマトリックス状に配置された複数の画素と、前記複数の画素のうち隣接する二つの画素の間に並列する二本のドレイン配線と、前記基板と前記二本のドレイン配線との間に形成される半導体層と、を備え、前記半導体層は、平面視で、前記二本のドレイン配線の間では、間隙が形成されており、一方、前記画素と前記二本のドレイン配線の間では、前記二本のドレイン配線からはみ出して形成されている、ことを特徴とする。
【００１０】
（２）（１）に記載の液晶表示装置において、前記基板と前記半導体層との間に形成されるゲート絶縁層をさらに備え、前記ゲート絶縁層は、平面視で、前記二本のドレイン配線の間で、間隙が形成されており、前記半導体層の前記間隙と接する前記半導体層の側面と、前記ゲート絶縁層の前記間隙と接する前記ゲート絶縁層の側面とは、面一になっていることを特徴とする。
【００１１】
（３）（１）に記載の液晶表示装置において、前記二本のドレイン配線は、複数の絶縁層で覆われており、前記半導体層の前記間隙は、前記複数の絶縁層のいずれか一つで埋められていることを特徴とする。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の第１の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１Ｂ】図１Ａに示す構造のIB−IB線断面図である。
【図２Ａ】本発明の第１の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図２Ｂ】図２Ａに示す構造のIIB−IIB線断面図である。
【図３Ａ】本発明の第１の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図３Ｂ】図３Ａに示す構造のIII−III線断面図である。
【図４】本発明の第１の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図５】第１の実施形態の変形例を説明する図である。
【図６】第１の実施形態の変形例を説明する図である。
【図７】第１の実施形態の変形例を説明する図である。
【図８】第１の実施形態の変形例を説明する図である。
【図９】第１の実施形態の変形例を説明する図である。
【図１０Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１０Ｂ】図１０Ａに示す構造のXB−XB線断面図である。
【図１１Ａ】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１１Ｂ】図１１Ａに示す構造のXIB−XIB線断面図である。
【図１２】本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。
【図１３】第２の実施形態の変形例を説明する図である。
【図１４】第２の実施形態の変形例を説明する図である。
【図１５】第２の実施形態の変形例を説明する図である。
【図１６】第２の実施形態の変形例を説明する図である。
【図１７】第２の実施形態の変形例を説明する図である。
【図１８】本発明の第３の実施形態に係る液晶表示装置を示す図である。
【図１９】本発明の第４の実施形態に係る液晶表示装置を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
【００１４】
［第１の実施形態］
図１Ａ〜図４は、本発明の第１の実施形態に係る液晶表示装置の製造方法を説明する図である。図１Ｂは、図１Ａに示す構造のIB−IB線断面図である。図２Ｂは、図２Ａに示す構造のIIB−IIB線断面図である。図３Ｂは、図３Ａに示す構造のIII−III線断面図である。
【００１５】
本実施形態では、図１Ｂに示すように、第１基板１０を用意する。第１基板１０は光透過性を有する材料からなる。第１基板１０にゲート配線１２を形成する。ゲート配線１２は、薄膜トランジスタのゲート電極として機能する部分を有し、銅などの金属からなる。第１基板１０の全面に金属膜を形成し、金属膜をエッチングしてゲート配線１２を形成することができる。ゲート配線１２を覆うように、第１基板１０にゲート絶縁膜１４を形成する。ゲート絶縁膜１４は無機材料（例えばＳｉＮ）からなる。
【００１６】
図１Ａ及び図１Ｂに示すように、ゲート絶縁膜１４上に、半導体パターン１６及び金属パターン１８を形成する。半導体パターン１６は、薄膜トランジスタの半導体層を形成するときに同時に同じ材料（アモルファスシリコンなどの半導体）から形成することができるが、薄膜トランジスタの一部ではない。ゲート絶縁膜１４の下にはゲート配線１２が配置されているため、ゲート絶縁膜１４の表面には、ゲート配線１２の厚みによって凸部が形成されている。このため、ゲート絶縁膜１４の表面には段差が形成されるので、段差を小さくするために半導体パターン１６がゲート絶縁膜１４上に形成されている。半導体パターン１６は、ゲート絶縁膜１４を介して、ゲート配線１２と立体交差するように配置されている。
【００１７】
金属パターン１８は、間隔をあけて並列する複数の配線２０（データ配線ともいう）を含む。配線２０は、ゲート配線１２と立体交差するように形成される。詳しくは、配線２０は、ゲート配線１２、ゲート絶縁膜１４及び半導体パターン１６と重なる部分と、ゲート絶縁膜１４及び半導体パターン１６と重なるがゲート配線１２とは重ならない部分と、ゲート絶縁膜１４と重なるがゲート配線１２及び半導体パターン１６とは重ならない部分と、を含む。
【００１８】
金属パターン１８は、相互に分離（電気的に絶縁）されたドレイン電極２２及びソース電極２４を含む。ドレイン電極２２及びソース電極２４の一方は配線２０と接続されている。ドレイン電極２２と接続された配線２０をドレイン配線ともいう。ドレイン電極２２及びソース電極２４は半導体層上に載って、薄膜トランジスタを構成している。
【００１９】
半導体パターン１６は、金属パターン１８（配線２０）の下に積層された第１部分２６と、第１部分２６から金属パターン１８（配線２０）の外側にはみ出す第２部分２８と、を有するように形成する。第１部分２６は配線２０と接触している。半導体パターン１６の第２部分２８は、隣同士の配線２０の間の領域の下方に位置する。第２部分２８は、第１部分２６と一体的に形成されている。
【００２０】
次に、金属パターン１８及び半導体パターン１６を覆う絶縁層３０を形成する。絶縁層３０は無機材料（例えばＳｉＯ２）からなる。
【００２１】
図２Ａ及び図２Ｂに示すように、絶縁層３０上にエッチングレジスト３２を配置する。エッチングレジスト３２は、フォトレジストからなり、フォトリソグラフィによってパターニングして形成する。
【００２２】
図３Ａ及び図３Ｂに示すように、絶縁層３０をエッチングする。エッチングは、エッチングレジスト３２をマスクとして行う。詳しくは、絶縁層３０の、金属パターン１８（詳しくはドレイン電極２２及びソース電極２４の一方）の上方の第１領域３３と、半導体パターン１６の少なくとも第２部分２８の上方の第２領域３５と、に対してエッチング（例えばドライエッチング）を行う。
【００２３】
エッチング工程で、第１領域３３では絶縁層３０をエッチングして金属パターン１８（詳しくはドレイン電極２２及びソース電極２４の一方）との電気的接続のための貫通穴３４を形成する（図３Ａ参照）。また、第２領域３５では絶縁層３０及び半導体パターン１６をエッチングして、半導体パターン１６の第２部分２８を除去する（図３Ｂ参照）。これにより、隣同士の配線２０の下にある第１部分２６が分離される。
【００２４】
エッチングは、半導体パターン１６を超えてゲート絶縁膜１４に至るように行ってもよい。ただし、ゲート絶縁膜１４を構成する材料（例えばＳｉＮ）に対するエッチングスピードが、半導体パターン１６を構成する材料（例えばアモルファスシリコン）に対するエッチングスピードよりも遅ければ、エッチングがゲート絶縁膜１４を貫通する前にエッチングを止めることが容易になる。
【００２５】
本実施形態によれば、半導体パターン１６の第２部分２８の除去を、電気的接続のための貫通穴３４を形成する工程で行うので、工程を増やすことなく、半導体パターン１６を適切に処理することができる。詳しくは、半導体パターン１６の第２部分２８が隣同士の配線２０の間に残っていたので、第２部分２８に光が入るとキャリアが発生して隣同士の配線２０が導通するおそれがあったが、第２部分２８を除去するので導通を防止することができる。また、導通を防止するために隣同士の配線２０の間隔を拡げる必要もない。
【００２６】
図４に示すように、エッチング工程後に、第２部分２８が除去されて形成されたスペースを絶縁材料（無機材料又は有機材料）で埋めて第１パッシベーション膜３６を形成する。第１パッシベーション膜３６は、絶縁層３０上に載るように形成する。
【００２７】
ＩＰＳ（In Plane Switching）方式の液晶表示装置であれば、第１パッシベーション膜３６上に第１電極３８を形成する。そして、第１電極３８を覆うように第１パッシベーション膜３６上に第２パッシベーション膜４０を形成し、その上に第２電極４２を形成する。第１電極３８及び第２電極４２の一方が画素電極であり、他方が共通電極である。画素電極及び共通電極は、ＩＴＯ（Indium Tin Oxide）などの透明導電材料から形成する。
【００２８】
第１変形例として、図５に示すように、第２部分２８が除去されて形成されたスペースを避けてカラーフィルタ層４４を形成し、第２部分２８が除去されて形成されたスペースを絶縁材料（無機材料、有機材料、カラーフィルタ用材料又は遮光性材料）で埋めてパッシベーション膜３７を形成してもよい。パッシベーション膜３７は、カラーフィルタ層４４上に載るように形成する。ＩＰＳ（In Plane Switching）方式の液晶表示装置であれば、カラーフィルタ層４４上に第１電極３８を形成する。そして、第１電極３８を覆うようにカラーフィルタ層４４上にパッシベーション膜３７を形成し、その上に第２電極４２を形成する。第１電極３８及び第２電極４２の一方が画素電極であり、他方が共通電極である。
【００２９】
第２変形例として、図６に示すように、第２部分２８が除去されて形成されたスペースを埋める絶縁材料として、カラーフィルタの少なくとも１色の着色層４６を形成する材料を使用してもよい。例えば、カラーフィルタ層４４の隣同士の着色層４６の端部同士で、第２部分２８が除去されて形成されたスペースを埋める。そして、カラーフィルタ層４４上にパッシベーション膜３７を形成する。その他の構成は図５に示す例と同じである。
【００３０】
さらに変形例として、図４に示す例をＶＡ（Vertical Alignment）方式に変形するには、図７に示すように、パッシベーション膜３９上に画素電極４８を形成する。あるいは、図５に示す例をＶＡ（Vertical Alignment）方式に変形するには、図８に示すように、パッシベーション膜３９上に画素電極４８を形成する。また、図６に示す例をＶＡ（Vertical Alignment）方式に変形するには、図９に示すように、パッシベーション膜３９上に画素電極４８を形成する。
【００３１】
その後、液晶表示装置の公知の製造プロセスを行うことで、液晶表示装置を製造することができる。
【００３２】
［第２の実施形態］
図１０Ａ〜図１２は、本発明の第２の実施形態に係る液晶表示装置の製造方法を説明する図である。図１０Ｂは、図１０Ａに示す構造のXB−XB線断面図である。図１１Ｂは、図１１Ａに示す構造のXIB−XIB線断面図である。
【００３３】
本実施形態で、第１基板１０、ゲート配線１２及びゲート絶縁膜１４については、第１の実施形態で説明した内容が該当する。
【００３４】
図１０Ａ及び図１０Ｂに示すように、ゲート絶縁膜１４上に、半導体パターン１１６及び金属パターン１１８を形成する。また、半導体パターン１１６と同じ層に、薄膜トランジスタの半導体層を形成する。これらの形成方法の概要（図示省略）は、半導体膜及び金属膜を積層して形成し、同一のエッチングレジストを使用して、半導体膜及び金属膜に対して複数回のエッチングを行うというものである。この方法では、同一のエッチングレジストを使用するため、その形成のためのフォトリソグラフィの回数が１回で済む。ただし、金属パターン１１８に対してはサイドエッチングが進行するため、図１０Ｂに示すように、金属パターン１１８が、その下の半導体パターン１１６よりも小さくなる。その詳細は、公知であるため説明を省略する。
【００３５】
金属パターン１１８全体の下には半導体パターン１１６が存在している。したがって、金属パターン１１８は、ゲート配線１２、ゲート絶縁膜１４及び半導体パターン１１６と重なる部分と、ゲート絶縁膜１４及び半導体パターン１１６と重なるがゲート配線１２とは重ならない部分を含む。しかし、第１の実施形態とは違って、金属パターン１１８には、半導体パターン１１６とは重ならない部分は存在しない。
【００３６】
金属パターン１１８は、配線１２０（データ配線ともいう）を含む。配線１２０は、ゲート配線１２と立体交差するように形成される。金属パターン１１８がドレイン電極１２２及びソース電極１２４を含むことは、第１の実施形態と同じである。
【００３７】
半導体パターン１１６は、金属パターン１１８（配線１２０）の下に積層された第１部分１２６と、第１部分１２６から金属パターン１１８（配線１２０）の外側にはみ出す第２部分１２８と、を有するように形成する。第１部分１２６は配線１２０と接触している。半導体パターン１１６の第２部分１２８は、配線１２０の幅方向の両側にはみ出す。第２部分１２８は、第１部分１２６と一体的に形成されている。
【００３８】
次に、金属パターン１１８及び半導体パターン１１６を覆う絶縁層１３０を形成する。絶縁層１３０は無機材料（例えばＳｉＯ２）からなる。そして、絶縁層１３０上にエッチングレジスト１３２を配置する。エッチングレジスト１３２は、フォトレジストからなり、フォトリソグラフィによってパターニングして形成する。
【００３９】
図１１Ａ及び図１１Ｂに示すように、絶縁層１３０をエッチングする。エッチングは、エッチングレジスト１３２をマスクとして行う。詳しくは、絶縁層１３０の、金属パターン１１８（詳しくはドレイン電極１２２及びソース電極１２４の一方）の上方の第１領域１３３と、半導体パターン１１６の第２領域１３５と、に対してエッチング（例えばドライエッチング）を行う。第２領域１３５は、半導体パターン１１６の第１部分１２６及び第２部分１２８並びに第１部分１２６上の金属パターン１１８の上方にある。
【００４０】
エッチング工程で、第１領域１３３では絶縁層１３０をエッチングして金属パターン１１８（詳しくはドレイン電極１２２及びソース電極１２４の一方）との電気的接続のための貫通穴１３４を形成する（図１１Ａ参照）。また、第２領域１３５では絶縁層１３０及び半導体パターン１１６をエッチングする。そして、第１部分１２６上の金属パターン１１８をマスクとして、第１部分１２６を残すように、半導体パターン１１６の第２部分１２８を除去する。エッチングの詳細は、第１の実施形態で説明した内容が該当する。
【００４１】
本実施形態によれば、半導体パターン１１６の第２部分１２８の除去を、電気的接続のための貫通穴１３４を形成する工程で行うので、工程を増やすことなく、半導体パターン１１６を適切に処理することができる。
【００４２】
詳しくは、配線１２０の外側に残っていた半導体パターン１１６の第２部分１２８は、光の散乱が生じるため、これを覆うように幅の広いブラックマトリクスを形成しなければならなかったが、第２部分１２８を除去するのでブラックマトリクスの幅を狭くすることができる。これにより、開口率の低下を避けることができる。
【００４３】
図１２に示すように、エッチング工程後に、第２部分１２８が除去されて形成されたスペースを絶縁材料（無機材料又は有機材料）で埋めて第１パッシベーション膜１３６を形成する。第１パッシベーション膜１３６は、絶縁層１３０上に載るように形成する。
【００４４】
ＩＰＳ（In Plane Switching）方式の液晶表示装置であれば、第１パッシベーション膜１３６上に第１電極１３８を形成する。そして、第１電極１３８を覆うように第１パッシベーション膜１３６上に第２パッシベーション膜１４０を形成し、その上に第２電極１４２を形成する。第１電極１３８及び第２電極１４２の一方が画素電極であり、他方が共通電極である。画素電極及び共通電極は、ＩＴＯ（Indium Tin Oxide）などの透明導電材料から形成する。
【００４５】
第１変形例として、図１３に示すように、第２部分１２８が除去されて形成されたスペースを避けてカラーフィルタ層１４４を形成し、第２部分１２８が除去されて形成されたスペースを絶縁材料（無機材料、有機材料、カラーフィルタ用材料又は遮光性材料）で埋めてパッシベーション膜１３７を形成してもよい。パッシベーション膜１３７は、カラーフィルタ層１４４上に載るように形成する。ＩＰＳ（In Plane Switching）方式の液晶表示装置であれば、カラーフィルタ層１４４上に第１電極１３８を形成する。そして、第１電極１３８を覆うようにカラーフィルタ層１４４上にパッシベーション膜１３７を形成し、その上に第２電極１４２を形成する。第１電極１３８及び第２電極１４２の一方が画素電極であり、他方が共通電極である。
【００４６】
第２変形例として、図１４に示すように、第２部分１２８が除去されて形成されたスペースを埋める絶縁材料として、カラーフィルタの少なくとも１色の着色層１４６を形成する材料を使用してもよい。例えば、カラーフィルタ層１４４の隣同士の着色層１４６の端部同士で、第２部分１２８が除去されて形成されたスペースを埋める。そして、カラーフィルタ層１４４上にパッシベーション膜１３７を形成する。その他の構成は図１３に示す例と同じである。
【００４７】
さらに変形例として、図１２に示す例をＶＡ（Vertical Alignment）方式に変形するには、図１５に示すように、第２パッシベーション膜１４０上に画素電極１４８を形成する。あるいは、図１３に示す例をＶＡ（Vertical Alignment）方式に変形するには、図１６に示すように、パッシベーション膜１３９上に画素電極１４８を形成する。また、図１４に示す例をＶＡ（Vertical Alignment）方式に変形するには、図１７に示すように、パッシベーション膜１３９上に画素電極１４８を形成する。
【００４８】
その後、液晶表示装置の公知の製造プロセスを行うことで、液晶表示装置を製造することができる。
【００４９】
［第３の実施形態］
図１８は、本発明の第３の実施形態に係る液晶表示装置を示す図である。
【００５０】
本実施形態に係る液晶表示装置の製造方法では、第１の実施形態及び第２の実施形態の少なくとも一方で説明した工程を行う。その後、第１基板１０と、第１基板１０に対向する第２基板５０との間に、シール５２に囲まれて封止されるように液晶５４を配置する。
【００５１】
液晶表示装置は、薄膜トランジスタが形成された第１基板１０と、第１基板１０に対向する第２基板５０と、第１基板１０と第２基板５０の間に配置された液晶５４と、第１基板１０と第２基板５０の間で液晶５４の周囲に配置されたシール５２と、を含む。
【００５２】
第１基板１０には、半導体パターン２１６及び金属パターン２１８が、半導体パターン２１６が金属パターン２１８の下に積層されるように形成されている。半導体パターン２１６及び金属パターン２１８は、第１の実施形態及び第２の実施形態で説明した半導体パターン１６，１１６及び金属パターン１８，１１８の内容が該当する。
【００５３】
半導体パターン２１６（第１部分２２６）の側面と金属パターン２１８（配線２２０）の側面が面一になっている。これら側面は絶縁材料２３６によって被覆されている。第１の実施形態及び第２の実施形態で説明したように、絶縁材料２３６によって、パッシベーション膜又はカラーフィルタ層などを形成する。第１部分２２６及び配線２２０は、第１の実施形態及び第２の実施形態で説明した第１部分２６，１２６及び配線２０，１２０の内容が該当する。絶縁材料２３６は、第１の実施形態及び第２の実施形態で説明した第１パッシベーション膜３６，１３６、パッシベーション膜３７，３９，１３７，１３９、着色層４６，１４６を構成する材料の内容が該当する。
【００５４】
本実施形態によれば、半導体パターン２１６が金属パターン２１８（配線２２０）からはみ出さないので、配線２２０を狭ピッチで配列することができる。
【００５５】
［第４の実施形態］
図１９は、本発明の第４の実施形態に係る液晶表示装置を示す図である。
【００５６】
本実施形態に係る液晶表示装置の製造方法では、第１の実施形態及び第２の実施形態の少なくとも一方で説明した工程を行う。
【００５７】
詳しくは、金属パターン３１８は、シール５２で囲まれる領域内に位置する複数の第１配線３２０を含む。複数の第１配線３２０は、隣同士の間隔をあけて並列している。半導体パターン３１６のパターニングプロセスで、隣同士の第１配線３２０の間の領域の下方に第２部分（図１Ｂの第２部分１２８参照）が位置するのでこれを除去する（第２の実施形態参照）。半導体パターン３１６及び金属パターン３１８の詳細は、第１の実施形態及び第２の実施形態で説明した半導体パターン１６，１１６及び金属パターン１８，１１８の内容が該当する。
【００５８】
本実施形態では、シール５２で囲まれる領域の外側（外気に晒される領域）では、本発明を適用しない。すなわち、金属パターン３１８は、シール５２で囲まれる領域の外側に位置する複数の第２配線３２２を含む。複数の第２配線３２２は、隣同士の間隔をあけて並列している。隣同士の第２配線３２２の間の領域の下方に半導体パターン３１６の第３部分３５６が位置するが、これは除去せずに残す。
【００５９】
その後、第１基板１０と、第１基板１０に対向する第２基板５０との間に、シール５２に囲まれて封止されるように液晶５４を配置する。
【００６０】
液晶表示装置は、薄膜トランジスタが形成された第１基板１０と、第１基板１０に対向する第２基板５０と、第１基板１０と第２基板５０の間に配置された液晶５４と、第１基板１０と第２基板５０の間で液晶５４を囲むように配置されたシール５２と、を含む。
【００６１】
第１基板１０には、半導体パターン３１６及び金属パターン３１８が、半導体パターン３１６が金属パターン３１８の下に積層されるように形成されている。半導体パターン３１６及び金属パターン３１８は、シール５２に囲まれた領域からシール５２に囲まれた領域の外側に至るように形成されている。
【００６２】
シール５２に囲まれた領域では、半導体パターン３１６の側面と金属パターン３１８の側面が面一になっている。これら側面は、絶縁材料によって被覆されていないとしても、液晶５４の封止領域内にあるため、外気からは遮断されている。
【００６３】
シール５２に囲まれた領域の外側では、半導体パターン３１６が金属パターン３１８（第２配線３２２）の下に積層された第１部分３２６と金属パターン３１８からはみ出す第３部分３５６を有している。第３部分３５６は、上述したように除去される第２部分３２８とは異なり、除去されずに残る部分である。すなわち、シール５２に囲まれた領域の外側では、半導体パターン３１６の金属パターン３１８からはみ出した部分を除去する工程を行わないため、その上の絶縁層３３０がエッチングされない。したがって、絶縁層３３０によって、第２配線３２２は被覆された状態になっている。
【００６４】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００６５】
１０  第１基板、１２  ゲート配線、１４  ゲート絶縁膜、１６  半導体パターン、１８  金属パターン、２０  配線、２２  ドレイン電極、２４  ソース電極、２６  第１部分、２８  第２部分、３０  絶縁層、３２  エッチングレジスト、３３  第１領域、３４  貫通穴、３５  第２領域、３６  第１パッシベーション膜、３７  パッシベーション膜、３８  第１電極、３９  パッシベーション膜、４０  第２パッシベーション膜、４２  第２電極、４４  カラーフィルタ層、４６  着色層、４８  画素電極、５０  第２基板、５２  シール、５４  液晶、１１６  半導体パターン、１１８  金属パターン、１２０  配線、１２２  ドレイン電極、１２４  ソース電極、１２６  第１部分、１２８  第２部分、１３０  絶縁層、１３２  エッチングレジスト、１３３  第１領域、１３４  貫通穴、１３５  第２領域、１３６  第１パッシベーション膜、１３７  パッシベーション膜、１３８  第１電極、１３９  パッシベーション膜、１４０  第２パッシベーション膜、１４２  第２電極、１４４  カラーフィルタ層、１４６  着色層、１４８  画素電極、２１６  半導体パターン、２１８  金属パターン、２２０  配線、２２６  第１部分、２３６  絶縁材料、３１６  半導体パターン、３１８  金属パターン、３２０  第１配線、３２２  第２配線、３２６  第１部分、３２８  第２部分、３３０  絶縁層、３５６  第３部分。
【図１Ａ】
0005908036.tif 000002
【図１Ｂ】
0005908036.tif 000003
【図２Ａ】
0005908036.tif 000004
【図２Ｂ】
0005908036.tif 000005
【図３Ａ】
0005908036.tif 000006
【図３Ｂ】
0005908036.tif 000007
【図４】
0005908036.tif 000008
【図５】
0005908036.tif 000009
【図６】
0005908036.tif 000010
【図７】
0005908036.tif 000011
【図８】
0005908036.tif 000012
【図９】
0005908036.tif 000013
【図１０Ａ】
0005908036.tif 000014
【図１０Ｂ】
0005908036.tif 000015
【図１１Ａ】
0005908036.tif 000016
【図１１Ｂ】
0005908036.tif 000017
【図１２】
0005908036.tif 000018
【図１３】
0005908036.tif 000019
【図１４】
0005908036.tif 000020
【図１５】
0005908036.tif 000021
【図１６】
0005908036.tif 000022
【図１７】
0005908036.tif 000023
【図１８】
0005908036.tif 000024
【図１９】
0005908036.tif 000025