(57)【特許請求の範囲】
【請求項１】
第１表面と第２表面とを有する基板と、
前記基板の前記第１表面上に配置された導電パッド構造と、
前記基板の前記第１表面上に配置され、前記導電パッド構造に接して配置され、さらに前記導電パッド構造の第１部分を露出させる開口を有する誘電体層と、
前記誘電体層上に位置し、前記開口を塞ぐキャップ層と、
前記誘電体層上のスペーサ層であって、前記キャップ層の上部を囲んでいるスペーサ層と、
前記基板の前記第２表面から前記第１表面に向けて延伸し、前記導電パッド構造の第２部分を露出させる孔部と、
前記孔部の側壁上に配置された絶縁層と、
前記孔部の前記側壁上の前記絶縁層上に配置され、前記導電パッド構造と電気的に接触する導電層と、
を含むことを特徴とするチップパッケージ。
【請求項２】
前記導電パッド構造と電気的に接続した導電バンプであって、前記導電パッド構造を挟んで前記キャップ層の反対側に位置する導電バンプ
をさらに含むことを特徴とする請求項１に記載のチップパッケージ。
【請求項３】
前記導電パッド構造は、互いに積層された複数の導電パッドを含むことを特徴とする請求項２に記載のチップパッケージ。
【請求項４】
前記孔部は前記導電パッドの最下層導電パッドを露出し、前記導電層は前記最下層導電パッドと直接接触していることを特徴とする請求項３に記載のチップパッケージ。
【請求項５】
前記孔部は前記導電パッドの最下層導電パッドを少なくとも貫通し、前記導電層は前記導電パッドの中間導電パッドと直接接触し、前記中間導電パッドは前記導電パッドの最下層導電パッドと最上層導電パッドとの間に配置されていることを特徴とする請求項３に記載のチップパッケージ。
【請求項６】
前記孔部は前記導電パッドの最下層導電パッドを少なくとも貫通し、前記導電層は前記導電パッドの最上層導電パッドと直接接触していることを特徴とする請求項３に記載のチップパッケージ。
【請求項７】
前記キャップ層の厚さは前記導電パッドのどの導電パッドの厚さよりも大きいことを特徴とする請求項３に記載のチップパッケージ。
【請求項８】
前記キャップ層の材料は、金属材料、セラミック材料、高分子材料、またはそれらの組み合わせを含むことを特徴とする請求項１に記載のチップパッケージ。  
【請求項９】
前記キャップ層の材料は前記導電パッド構造の材料と異なることを特徴とする請求項１に記載のチップパッケージ。
【請求項１０】
前記キャップ層は前記導電パッド構造と直接接触していることを特徴とする請求項１に記載のチップパッケージ。
【請求項１１】
前記導電パッド構造は陥凹部を有し、前記キャップ層が前記陥凹部内に充填されていることを特徴とする請求項１０に記載のチップパッケージ。
【請求項１２】
前記第１表面上に配置された前記誘電体層と接合されたキャリア基板をさらに有することを特徴とする請求項１に記載のチップパッケージ。
【請求項１３】
前記第１表面上に配置された前記誘電体層と前記キャリア基板の間に前記スペーサ層が介挿されていることを特徴とする請求項１２に記載のチップパッケージ。
【請求項１４】
前記キャップ層の前記上部は前記開口よりも広いことを特徴とする請求項１に記載のチップパッケージ。
【請求項１５】
前記キャップ層の前記上部は、前記第１表面上に配置された前記誘電体層上に延設されている
ことを特徴とする請求項１に記載のチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、米国仮特許出願第６１／４３３、３７９号の優先権を主張し、その内容は本出願に取り込まれるものである。
【０００２】
本発明は、チップパッケージに関し、特に、貫通基板導電構造（through substrate conducting structure）を有するチップパッケージに関するものである。
【背景技術】
【０００３】
チップパッケージは、電子製品を形成するときに重要なプロセスである。チップパッケージは、環境汚染からチップを保護するだけでなく、チップ内の電子素子とチップパッケージの外側の電子素子間の電気的接続インターフェースも提供する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップパッケージのプロセス前に、チップの品質を確かめるためにプロービング（probing）プロセスが実行されなければならない。しかしながら、プロービングプロセスによって、後工程のパッケージプロセスが妨げられ、チップパッケージ内に欠陥を残す、または欠陥を生じさせる可能性がある。
【０００５】
チップパッケージの信頼性及び構造安定性を向上させることが重要な課題となっている。
【課題を解決するための手段】
【０００６】
本発明の一つの実施形態は、第１表面と第２表面とを有する基板と、前記基板の前記第１表面上に配置される導電パッド構造と、前記基板の前記第１表面上に配置され、さらに前記導電パッド構造に接して配置され、導電パッド構造の一部を露出させる開口を有する誘電体層と、前記誘電体層上に配置され、前記開口内に充填されるキャップ層を含むチップパッケージを提供するものである。
【０００７】
本発明の一つの実施形態は、第１表面と第２表面とを有し、導電パッド構造及び誘電体層が前記第１表面上に配置され、前記誘電体層が前記導電パッド構造上に配置され、前記導電パッド構造の一部を露出する開口を前記誘電体層が有する基板を提供するステップと、前記開口内に充填されるキャップ層を前記誘電体層上に形成するステップとを含むチップパッケージの形成方法を提供するものである。
【０００８】
詳細な説明は、添付の図面を参照して以下の実施形態で説明される。
【図面の簡単な説明】
【０００９】
本発明は、添付の図面を参照して後続の詳細な説明と実施例とを読むことによって、より完全に理解されることができる。
【図１】本願の発明者が知っているチップパッケージの断面図を表している。
【図２】本発明の実施形態に基づくチップパッケージの断面図を表している。
【図３】本発明の１つの実施形態に基づくチップパッケージの断面図を表している。
【発明を実施するための形態】
【００１０】
以下の説明は、本発明を実施するベストモードが開示されている。この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
【００１１】
次の開示は、その開示の異なる特徴を実施するための、多くの異なる実施の形態または実施例を提供することがわかる。本開示を簡素化するために、複数の要素および複数の配列の特定の実施例が以下に述べられる。これらは単に実施例であり、これらに制限されるものではないことは勿論である。また、本開示は、種々の実施例において、参照番号および／または文字を繰り返し用いている。この反復は、簡素化と明確さの目的のためであって、種々の実施の形態および／または議論された構成との間の関係を規定するものではない。また、第２層“の上の（on）”、“の上部の（overlying）”第１層の説明（及び同様の説明）は、第１と第２層が直接接触する実施形態及び１つ以上の層が第１と第２層に介在する実施形態とを含む。
【００１２】
本発明の実施形態に基づくチップパッケージは、各種のチップをパッケージするのに用いることができる。例えば、本発明の実施形態のチップパッケージは、能動部品または受動部品、または例えば、光電変換素子、微小電気機械素子（ＭＥＭＳ）、マイクロ流体システム、及び熱、光、または圧力を検出する物理センサなどのデジタルまたはアナログ回路を有する電子部品に用いられる。特に、ウエハスケールパッケージ（ＷＳＰ）プロセスは、例えば、イメージセンサデバイス、発光ダイオード（ＬＥＤ）、太陽電池、ＲＦ回路、加速器、ジャイロスコープ、マイクロアクチュエータ、弾性表面波デバイス、圧力センサ、インクプリンタヘッド（ink printer head）などの半導体チップパッケージに用いることができる。
【００１３】
上述のウエハスケールパッケージプロセスは、主にパッケージプロセスがウエハステージの間に完了された後、ウエハチップを切断して分離した個別のパッケージを得られることを示している。しかしながら、特定の実施形態では、分離した個別のチップを支持ウエハ（supporting wafer）上に再配列して、パッケージすることもあり、これもウエハスケールパッケージプロセスと呼ぶこともある。さらに、上述のウエハスケールパッケージプロセスは、集積回路を有する複数のウエハを積層することによって、多層集積回路デバイスのチップパッケージを形成するのに用いることもできる。
【００１４】
図１は、本願の発明者が知っているチップパッケージの断面図を表している。図１に示すチップパッケージでは、誘電体層１２と導電パッド構造１４が、基板１０上に配置されている。導電パッド構造１４は、基板１０のデバイス（図示されていない）に電気的に接続されている。導電パッド構造１４は、例えば、導電パッド１４ａ、１４ｂ、及び１４ｃからなる複数の積層された導電パッドを含む。基板１０は、例えばシリコンウエハであり、後続のダイシングプロセス及びパッケージプロセスに進む前に、プロービングプロセスがその上に行わなければならない。一般的には、誘電体層１２の一部が除去されて開口１３を形成させることにより、導電パッド構造１４の上導電パッド１４ａを露出させる必要がある。次いで、プローブを露出された導電パッド１４ａと接触させることにより、必要な電気的特性を測定することができる。プローブとの接触により、通常導電パッド１４ａの一部が破損するため、陥凹（またはノッチ）１５を生じ（produce）、導電パッド１４ａの強度が低下する。
【００１５】
プロービングプロセスの後に行われるパッケージプロセスは、プローブ測定で合格した部分に実行する。例えば、基板１０の一部は基板１０の表面１０ａから除去され、表面１０ｂ側に向けて延伸する孔部１６を形成する。後続のパッケージプロセスでは、貫通基板導電構造は、孔部１６内に形成され、導電パッド構造１４と電気的に接続される。しかしながら、導電パッド構造１４は破損を受けており、やや厚みを有するため、損傷は、後続のプロセス（例えば、孔部１６の形成プロセス）で導電パッド構造１４に簡単に生じ、チップ故障（failure）となる。また、誘電体層１２と導電パッド構造１４との間のステップ構造により、後続の接合プロセスで気泡１７が容易に生じるため、チップパッケージの信頼性に影響する。
【００１６】
発明者によって発見された前記した問題を解決するための実施形態が以下のように提供される。図２は、チップパッケージの形成プロセスを示す、本発明の実施形態に基づくチップパッケージの断面図を表している。１つの実施形態では、表面１００ａ及び表面１００ｂを有する基板１００が提供される。基板１００は、シリコンウエハなどの半導体基板である。導電パッド構造１０４と誘電体層１０２は、基板１００の表面１００ａ上に配置される。誘電体層１０２は、導電パッド構造１０４に接して配置され、開口部１０３を有する。開口部１０３によって、導電パッド構造１０４の一部が露出している。デバイス領域（図示されていない）は、基板１００中に形成され、導電パッド構造１０４と電気的に接続されている。１つの実施形態では、導電パッド構造１０４は、互いに積層された複数の導電パッドを含むことができ、導電パッドは、例えば上導電パッド１０４ａ、下導電パッド１０４ｃ、及び導電パッド１０４ａと下導電パッド１０４ｃとの間にある中間導電パッド１０４ｂを含むが、これらに限定するものではない。
【００１７】
次に、プロービングプロセスを、基板１００に対して選択的に実行してもよい。例えば、プローブ（表示されていない）は、露出された導電パッド１４ａとの接触に用いられて、必要な電気的特性の測定を実行することができる。プローブの接触により、通常導電パッド１４ａの一部が破損するため、陥凹部（またはノッチ部）１０５が生じる。
【００１８】
後続の貫通基板導電構造の形成プロセスに進む前に、キャップ層１０７が誘電体層１０２上に形成される。キャップ層１０７は、誘電体層１０２の開口部１０３内にさらに充填される。１つの実施形態では、後続の接合プロセスで気泡が生じるのを避けるために、開口部１０３をキャップ層１０７でほぼ充填してもよい。１つの実施形態では、キャップ層１０７は、導電パッド構造１０４に直接接触する。例えば、図２の実施形態では、キャップ層１０７は、開口部１０３を塞ぎ、導電パッド１０４ａの上面と直接接触している。また、キャップ層１０７は、導電パッド構造１０４を支持し、導電パッド構造１０４が後続のチップパッケージプロセス中に、またはチップパッケージの製品が使用可能であるときに破損しないようにする。
【００１９】
１つの実施形態では、キャップ層１０７の厚さは、導電パッド構造１０４のどの導電パッド（例えば導電パッド１０４ａ、１０４ｂ、１０４ｃの１つ）の厚さよりも大きくしてもよい。１つの実施形態では、キャップ層１０７の材料は、導電パッド構造１０４の材料と異なる。１つの実施形態では、キャップ層１０７は、金属材料、セラミック材料、高分子材料、またはその組み合わせを含む。
【００２０】
次に、キャリア基板１１４は基板１００の表面１００ｂに接合され、スペーサ層１１２がキャリア基板１１４と基板１００の上に配置された誘電体層１０２との間に前記キャップ層の上部を囲むように挟置される。キャップ層１０７は、予め形成されているため、気泡は、キャリア基板１１４を接合するステップで形成されない。
【００２１】
次に、薄化プロセスは、キャリア基板１１４を支持体として用いて基板１００の表面１００ａに選択的に実行される。次いで、基板１００の一部は、基板１００の表面１００ａから除去され、例えば、フォトリソグラフィー及びエッチングプロセスによって、表面１００ｂに向けて延伸した孔部１０６を形成することができる。しかし薄化プロセスは、これらのプロセスに限定するものではない。
【００２２】
次いで、絶縁層１０８が孔部１０６の側壁上に形成され得る。形成された絶縁層１０８は、孔部１０６の底部に位置された通常導電パッド構造１０４を覆う。よって、孔部１０６の底部の絶縁層１０８は、導電パッド構造１０４の一部を露出させるように更に除去される。例えば、導電パッド１０４ｃが露出される。キャップ層１０７が予め形成されているため、導電パッド構造１０４は孔部１０６の形成プロセスで十分に補強されており、導電パッド構造１０４が実質的に損傷されないようにすることができている。
【００２３】
次に、導電層１１０は、孔部１０６の側壁上に形成されている絶縁層１０８上に形成され得る。導電層１１０は、導電パッド構造１０４と電気的に接続される。図２の実施形態では、導電層１１０は、導電パッド１０４ｃと直接接触している。１つの実施形態では、導電層１１０は、基板１００上の絶縁層１０８の上にまで延伸させることができる。
【００２４】
次に、保護層１１６は、基板１００の表面１００ａ上に選択的に形成される。保護層１１６は、導電層１１０を露出する開口を有することができる。次に、導電バンプ１１８は、保護層１１６の開口内に形成され、さらに基板１００が所定のスクライブ線（図示されていない）に沿ってダイシングされ、少なくとも１つのチップパッケージが形成される。
【００２５】
図３は、チップパッケージのプロセスを示す本発明のもう１つの実施形態に基づくチップパッケージの断面図を表しており、同一のまたは同様の参照番号が同一のまたは同様の素子に用いられる。
【００２６】
図３の実施形態は図２の実施形態と同様であり、その主な違いは、形成された孔部１０６は、導電パッド１０４ｃをさらに貫通し、上導電パッド１０４ａを露出させていることである。この場合、後続して形成された導電層１１０は、導電パッド１０４ａと直接接触できる。しかしながら、注意しなければならないのは、本発明の実施形態はこれに限定するものではないことである。もう１つの実施形態では、形成された孔部１０６は、導電パッド１０４ｃを貫通し、中間の導電層（例えば導電パッド１０４ｂ）を露出する。この場合、後続して形成された導電層１１０は、導電パッド１０４ｂと直接接触できる。孔部１０６の延伸の程度（即ち貫通基板導電構造の延伸程度）は、必要なアプリケーションによって決まる。
【００２７】
本発明の実施形態では、チップパッケージの信頼性は、チップ層の配置によって効果的に改善することができる。
【００２８】
この発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は、これらを限定するものではないことは理解される。逆に、種々の変更及び同様の配置をカバーするものである（当業者には明白なように）。よって、添付の特許請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
【符号の説明】
【００２９】
１０  基板
１０a、１０ｂ  表面
１２  誘電体層
１３  開口
１４  導電パッド構造
１４ａ、１４ｂ、１４c  導電パッド
１５  陥凹
１６  孔部
１７  気泡
１００  基板
１００ａ、１００ｂ  表面
１０２  誘電体層
１０３  開口部
１０４  導電パッド構造
１０４a、１０４ｂ、１０４c  導電パッド
１０５  陥凹部
１０６  孔部
１０７  キャップ層
１０８  絶縁層
１１０  導電層
１１２  スペーサー層
１１４  キャリア基板
１１６  保護層
１１８  導電バンプ
【図１】
0006017141.tif 000002
【図２】
0006017141.tif 000003
【図３】
0006017141.tif 000004