(57)【特許請求の範囲】
【請求項１】
基体と、
前記基体の上に設けられた第１センサ部と、
処理回路と、
を備え、
前記第１センサ部は、
第１膜面を有する可撓性の第１トランスデュース薄膜と、
前記第１膜面上において前記第１膜面の重心とは異なる位置に設けられ、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性の第１中間層と、を含む第１歪検知素子と、
前記第１膜面上において前記第１歪検知素子と離間し前記重心とは異なる位置に設けられ、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた非磁性の第２中間層と、を含む第２歪検知素子と、
を含み、
前記第１磁性層、前記第１中間層及び前記第２磁性層は、前記第１膜面に対して垂直な方向に並び、
前記第３磁性層、前記第２中間層及び前記第４磁性層は、前記第１膜面に対して垂直な方向に並び、
前記第３磁性層の磁化方向は、前記第１磁性層の磁化方向及び前記第２磁性層の磁化方向の一方に沿い、
前記第４磁性層の磁化方向は、前記第１磁性層の前記磁化方向及び前記第２磁性層の前記磁化方向の他方に沿い、
前記第２歪検知素子は、前記第１歪検知素子と前記第１膜面の縁部に沿って並び、
前記第１歪検知素子と前記重心とを結ぶ直線は、前記第２歪検知素子と前記重心とを結ぶ直線に対して傾斜し、
前記処理回路は、前記第１歪検知素子から得られる第１信号と、前記第２歪検知素子から得られる第２信号と、を加重加算する圧力センサ。
【請求項２】
前記第１センサ部は、前記第１トランスデュース薄膜の縁部と接続され前記縁部を前記基体に固定する固定部をさらに含む請求項１記載の圧力センサ。
【請求項３】
前記固定部は、前記第１トランスデュース薄膜の縁部のうちの前記重心に対して対称の複数の部分を前記基体に固定する請求項２記載の圧力センサ。
【請求項４】
前記固定部は、前記第１トランスデュース薄膜の縁部を連続的に前記基体に固定する請求項２記載の圧力センサ。
【請求項５】
前記基体の上において前記第１センサ部とは異なる位置に設けられた第２センサ部をさらに備え、
前記第２センサ部は、
第２膜面を有する可撓性の第２トランスデュース薄膜と、
前記第２膜面上に設けられ、第５磁性層と、第６磁性層と、前記第５磁性層と前記第６磁性層との間に設けられた非磁性の第３中間層と、を含む第３歪検知素子と、
を含み、
前記第５磁性層、前記第３中間層及び前記第６磁性層は、前記第２膜面に対して垂直な方向に並び、
前記第２トランスデュース薄膜の前記第２膜面の重心を通り前記第２膜面に対して平行な方向に沿った前記第２トランスデュース薄膜の幅は、前記第１トランスデュース薄膜の前記第１膜面の前記重心を通り前記第１膜面に対して平行な方向に沿った前記第１トランスデュース薄膜の幅とは異なる請求項１〜４のいずれか１つに記載の圧力センサ。
【請求項６】
請求項１〜５のいずれか１つに記載の圧力センサを備えたマイクロフォン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、圧力センサ及びマイクロフォンに関する。
【背景技術】
【０００２】
容量の変化によって音を電気信号に変換する容量型のマイクロフォンにおいては、ダイアフラム全体が電極の一部となる。したがって、マイクロフォンを小型化すると、ダイアフラムとともに電極の面積も減少し、感度が劣化する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８０２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高感度の圧力センサ及びマイクロフォンを提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、基体と、前記基体の上に設けられた第１センサ部と、処理回路と、を備えた圧力センサが提供される。前記第１センサ部は、第１膜面を有する可撓性の第１トランスデュース薄膜と、前記第１膜面上において前記第１膜面の重心とは異なる位置に設けられ、第１磁性層と、第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられた非磁性の第１中間層と、を含む第１歪検知素子と、前記第１膜面上において前記第１歪検知素子と離間し前記重心とは異なる位置に設けられ、第３磁性層と、第４磁性層と、前記第３磁性層と前記第４磁性層との間に設けられた非磁性の第２中間層と、を含む第２歪検知素子と、を含む。前記第１磁性層、前記第１中間層及び前記第２磁性層は、前記第１膜面に対して垂直な方向に並ぶ。前記第３磁性層、前記第２中間層及び前記第４磁性層は、前記第１膜面に対して垂直な方向に並ぶ。前記第３磁性層の磁化方向は、前記第１磁性層の磁化方向及び前記第２磁性層の磁化方向の一方に沿う。前記第４磁性層の磁化方向は、前記第１磁性層の前記磁化方向及び前記第２磁性層の前記磁化方向の他方に沿う。前記第２歪検知素子は、前記第１歪検知素子と前記第１膜面の縁部に沿って並ぶ。前記第１歪検知素子と前記重心とを結ぶ直線は、前記第２歪検知素子と前記重心とを結ぶ直線に対して傾斜する。前記処理回路は、前記第１歪検知素子から得られる第１信号と、前記第２歪検知素子から得られる第２信号と、を加重加算する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る圧力センサを示す模式的斜視図である。
【図２】第１の実施形態に係る圧力センサの一部を示す模式的平面図である。
【図３】図３（ａ）〜図３（ｄ）は、第１の実施形態に係る圧力センサの一部を示す模式的平面図である。
【図４】第１の実施形態に係る圧力センサの一部を示す模式的斜視図である。
【図５】図５（ａ）〜図５（ｃ）は、第１の実施形態に係る圧力センサの動作を示す模式的斜視図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る圧力センサの一部を示す模式的斜視図である。
【図７】図７（ａ）及び図７（ｂ）は、第１の実施形態に係る圧力センサの動作を示す模式図である。
【図８】第２の実施形態に係る圧力センサを示す模式的平面図である。
【図９】第２の実施形態に係る別の圧力センサを示す模式的平面図である。
【図１０】第３の実施形態に係る別の圧力センサを示す模式的平面図である。
【図１１】第３の実施形態に係る別の圧力センサを示す模式的平面図である。
【図１２】第３の実施形態に係る別の圧力センサを示す模式的平面図である。
【図１３】第４の実施形態の係る圧力センサを示す模式的平面図である。
【図１４】第５の実施形態に係る圧力センサの製造方法を示すフローチャート図である。
【図１５】図１５（ａ）〜図１５（ｄ）は、第５の実施形態に係る圧力センサの製造方法を示す工程順模式的斜視図である。
【図１６】第６の実施形態に係る圧力センサを例示する模式的斜視図である。
【図１７】図１７（ａ）〜図１７（ｃ）は、第６の実施形態に係る圧力センサを示す模式図である。
【図１８】図１８（ａ）及び図１８（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図１９】図１９（ａ）及び図１９（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２０】図２０（ａ）及び図２０（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２１】図２１（ａ）及び図２１（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２２】図２２（ａ）及び図２２（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２３】図２３（ａ）及び図２３（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２４】図２４（ａ）及び図２４（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２６】図２６（ａ）及び図２６（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２７】図２７（ａ）及び図２７（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２８】図２８（ａ）及び図２８（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図２９】図２９（ａ）及び図２９（ｂ）は、第７の実施形態に係る圧力センサの製造方法を示す模式図である。
【図３０】第７の実施形態に係る圧力センサの製造方法を示すフローチャート図である。
【図３１】第８の実施形態に係るマイクロフォンを示す模式図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１は、第１の実施形態に係る圧力センサの構成を例示する模式的斜視図である。  
図１では、図を見やすくするために、絶縁部分を省略し、導電部分が主に描かれている。
図２は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的平面図である。
【０００９】
図１に表したように、本実施形態に係る圧力センサ３１０は、基体７１ａと、センサ部７２（第１センサ部７２Ａ）と、を備える。センサ部７２は、基体７１ａの上に設けられる。センサ部７２（第１センサ部７２Ａ）は、第１トランスデュース薄膜６４Ａと、第１固定部６７Ａと、第１歪検知素子５０Ａと、を含む。第１トランスデュース薄膜６４Ａは、膜面６４ａ（第１膜面）を有する。第１トランスデュース薄膜６４Ａは、可撓性である。第１トランスデュース薄膜６４Ａは、外部から圧力が印加されたときに撓み、その上に形成された歪検知素子５０に歪としてトランスデュースする機能を有する。外部圧力は、圧力そのものもあれば、音波または超音波などによる圧力も含む。音波または超音波などの場合は、圧力センサは、マイクロフォンとして機能することになる。
【００１０】
トランスデュース薄膜６４となる薄膜は、外部圧力によって撓む部分よりも外側に連続して形成されている場合もある。本明細書においては、固定端によって囲まれ、膜厚がある一定の厚さで固定端よりも薄く、外部圧力によって撓むようになっている部位を、トランスデュース薄膜と呼ぶ。
【００１１】
第１固定部６７Ａは、第１トランスデュース薄膜６４Ａを基体７１ａに固定する。第１歪検知素子５０Ａは、第１膜面上に設けられる。第１歪検知素子５０Ａの構成については、後述する。
【００１２】
基体７１ａには、空洞部７０が形成されている。基体７１ａにおける空洞部７０以外の部分が非空洞部７１に対応する。非空洞部７１は、空洞部７０と並置される。
【００１３】
空洞部７０は、非空洞部７１を形成する材料が設けられていない部分である。空洞部７０内は、真空（１気圧よりも低い低圧状態）でも良く、空洞部７０内に、空気や不活性ガスなどの気体が充填されていても良い。また、空洞部７０内に、液体が充填されていても良い。空洞部７０内には、第１トランスデュース薄膜６４Ａが撓むことができるように、変形可能な物質が配置されていても良い。
【００１４】
第１トランスデュース薄膜６４Ａに外部から圧力（音、超音波等を含む）が印加されたときに、第１トランスデュース薄膜６４Ａが撓む。これに伴い、第１トランスデュース薄膜６４Ａの上に配置された歪センサ（センサ部７２）に歪が発生する。このように、第１トランスデュース薄膜６４Ａは、圧力の信号をセンサ部７２に伝達（トランスデュース）し、センサ部７２において、圧力の信号が歪の信号に変換される。
【００１５】
第１トランスデュース薄膜６４Ａは、空洞部７０の上方に配置され、第１固定部６７Ａにより、第１トランスデュース薄膜６４Ａは、基体７１ａに固定される。
【００１６】
ここで、膜面６４ａ（第１膜面）に対して平行な面をＸ−Ｙ平面とする。膜面６４ａが平面で得ない場合は、膜面６４ａの縁部６４ｅｇを含む平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面に対して垂直な方向をＺ軸方向とする。
【００１７】
図１及び図２に表したように、圧力センサ３１０において、基体７１ａ、トランスデュース薄膜６４（第１トランスデュース薄膜６４Ａ）、第１固定部６７Ａ（固定部６７ａ〜６７ｄ）、第１歪検知素子５０Ａ、第１配線５７（配線５７ａ〜５７ｄ）及び第２配線５８（配線５８ａ〜５８ｄ）が設けられている。この例では、複数の歪検知素子５０（歪検知素子５０ａ〜５０ｄ）が設けられている。第１歪検知素子５０Ａは、複数の歪検知素子５０のうちのいずれかである。例えば、第１歪検知素子５０Ａとして、歪検知素子５０ａが用いられる。ただし、実施形態において、１つの歪検知素子５０（第１歪検知素子５０Ａ）が設けられても良い。
【００１８】
すなわち、センサ部７２（第１センサ部７２Ａ）は、第２歪検知素子５０Ｂをさらに含む。第２歪検知素子５０Ｂは、膜面６４ａ上に設けられる。第２歪検知素子５０Ｂとして、例えば歪検知素子５０ｂが用いられる。この例では、第１歪検知素子５０Ａと第２歪検知素子５０Ｂとを通る直線は、膜面６４ａの重心６４ｂを通る。具体的には、第１歪検知素子５０Ａの重心と、第２歪検知素子５０Ｂの重心と、を通る直線は、重心６４ｂを通る。
【００１９】
この例では、４つの歪検知素子５０（歪検知素子５０ａ〜５０ｄ）が設けられている。歪検知素子５０ａ〜５０ｄは、膜面６４ａ上において、直線６４ｄにおける中心（重心６４ｂに相当する）から−Ｘ軸方向側の部分に沿って配置されている。また、歪検知素子５０は、トランスデュース薄膜６４の膜面６４ａの重心６４ｂの位置とは異なる位置に配置されている。
【００２０】
図３（ａ）〜図３（ｄ）は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的平面図である。  
これらの図は、トランスデュース薄膜６４の膜面６４ａの形状を例示している。  
図３（ａ）〜図３（ｄ）に表したように、トランスデュース薄膜６４の膜面６４ａ（撓む部分）の形状は、円形、扁平円（楕円も含む）、正方形または長方形などである。このような場合には、膜面６４ａの重心は、それぞれ、円の中心、楕円の中心、正方形の対角線の中心、または、長方形の対角線の中心となる。
【００２１】
トランスデュース薄膜６４は、例えば、絶縁層で形成される。または、トランスデュース薄膜６４は、例えば、金属材料で形成される。トランスデュース薄膜６４は、例えば、酸化シリコンまたは窒化シリコンなどを含む。トランスデュース薄膜６４の厚さは、例えば、２００ｎｍ以上３μｍ以下である。好ましくは、３００ｎｍ以上１．５μｍ以下である。トランスデュース薄膜６４の直径は、例えば、１μｍ以上６００μｍ以下である。より好ましくは、６０μｍ以上、６００μｍ以下である。トランスデュース薄膜６４は、例えば、膜面６４ａに対して垂直なＺ軸方向に可撓である。
【００２２】
この例では、第１固定部６７Ａは、固定部６７ａ〜６７ｄを含む。  
図２に表したように、この例では、固定部６７ａ及び６７ｃは、直線６４ｃと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。直線６４ｃは、トランスデュース薄膜６４の膜面６４ａの重心６４ｂを通り、Ｙ軸方向に対して平行である。固定部６７ｂ及び固定部６７ｄは、直線６４ｄと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。直線６４ｄは、トランスデュース薄膜６４の膜面６４ａの重心６４ｂを通り、Ｘ軸方向に対して平行である。固定部６７ａ〜６７ｄは、トランスデュース薄膜６４を非空洞部７１（基体７１ａ）に固定している。  
固定部６７ａ〜６７ｄには、例えば、基板材料の一部であるシリコンや、基板材料の上に成膜されたトランスデュース薄膜と同じ材料などを含む。固定部６７ａ〜６７ｄは、外部圧力が印加されたときにも撓みにくいように、トランスデュース薄膜６４よりも厚い膜厚で形成された部分である。
【００２３】
歪検知素子５０ａ〜５０ｄのそれぞれの一端は、第１配線５７のそれぞれ（例えば配線５７ａ〜５７ｄ）に接続されている。歪検知素子５０ａ〜５０ｄのそれぞれの他端は、第２配線５８のそれぞれ（例えば５８ａ〜５８ｄ）に接続されている。
【００２４】
第１配線５７及び第２配線５８は、固定部６７の上、または、固定部６７の内部を通って、歪検知素子５０から基体７１ａに向けて延在する。
【００２５】
図４は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的斜視図である。
図４は、歪検知素子５０の構成の例を示している。図３に示したように、歪抵抗変化部５０ｓ（歪検知素子５０であり、第１歪検知素子５０Ａ）は、例えば、第１磁性層１０と、第２磁性層２０と、第１磁性層１０と第２磁性層２０との間に設けられた中間層３０（第１中間層）と、を含む。中間層３０は、非磁性層である。複数の歪検知素子５０のそれぞれの構成も、上記と同様である。例えば、第２歪検知素子５０Ｂは、第３磁性層１０Ｂと、第４磁性層２０Ｂと、第３磁性層１０Ｂと第４磁性層２０Ｂとの間に設けられた非磁性の第２中間層３０Ｂと、を含む。第３磁性層１０Ｂの構成は、第１磁性層１０の構成と同様である。第４磁性層２０Ｂの構成は、第２磁性層２０の構成と同様である。第２中間層３０Ｂの構成は、第１中間層３０の構成と同様である。以下に説明する第１磁性層１０、第２磁性層２０及び中間層３０の構成は、第３磁性層１０Ｂ、第４磁性層２０Ｂ及び第２中間層３０Ｂの構成に適用できる。
【００２６】
この例では、第１磁性層１０は、磁化自由層である。第２磁性層２０は、例えば、磁化固定層または磁化自由層である。
【００２７】
以下では、歪検知素子５０の動作の例について、第２磁性層２０が磁化固定層であり、第１磁性層１０が磁化自由層である場合について説明する。歪検知素子５０においては、強磁性体が有する「逆磁歪効果」と、歪抵抗変化部５０ｓで発現する「ＭＲ効果」と、が利用される。
【００２８】
「ＭＲ効果」は、磁性体を有する積層膜において、外部磁界が印加されたときに、磁性体の磁化の変化によって積層膜の電気抵抗の値が変化する現象である。ＭＲ効果は、例えば、ＧＭＲ（Giant magnetoresistance）効果、または、ＴＭＲ(Tunneling magnetoresistance)効果などを含む。歪抵抗変化部５０ｓに電流を流すことで、磁化の向きの相対角度の変化を電気抵抗変化として読み取ることで、ＭＲ効果は発現する。例えば、歪検知素子５０に加わる応力に基づいて、歪抵抗変化部５０ｓに引っ張り応力が加わる。第１磁性層１０（磁化自由層）の磁化の向きと、第２磁性層２０に加わる引っ張り応力の方向と、が異なるときに、逆磁歪効果によりＭＲ効果が発現する。低抵抗状態の抵抗をＲとし、ＭＲ効果によって変化する電気抵抗の変化量をΔＲとしたときに、ΔＲ／Ｒを「ＭＲ変化率」という。
【００２９】
図５（ａ）〜図５（ｃ）は、第１の実施形態に係る圧力センサの動作を例示する模式的斜視図である。  
これらの図は、歪検知素子５０の状態を例示している。これらの図は、歪検知素子５０における磁化方向と、引っ張り応力の方向と、の関係を例示している。
【００３０】
図５（ａ）は、引っ張り応力が印加されていない状態を示す。このとき、この例では、第２磁性層２０（磁化固定層）の磁化の向きは、第１磁性層１０（磁化自由層）の磁化の向きと、同じである。
【００３１】
図５（ｂ）は、引っ張り応力が印加された状態を示している。この例では、Ｘ軸方向に沿って引っ張り応力が印加されている。例えば、トランスデュース薄膜６４の変形により、例えば、Ｘ軸方向に沿った引っ張り応力が印加される。すなわち、引っ張り応力は、第２磁性層２０（磁化固定層）及び第１磁性層１０（磁化自由層）の磁化の向き（この例では、Ｙ軸方向）に対して直交方向に印加される。このとき、引っ張り応力の方向と同じ方向になるように、第１磁性層１０（磁化自由層）の磁化が回転する。これを「逆磁歪効果」という。このとき、第２磁性層２０（磁化固定層）の磁化は固定されている。よって、第１磁性層１０（磁化自由層）の磁化が回転することで、第２磁性層２０（磁化固定層）の磁化の向きと、第１磁性層１０（磁化自由層）の磁化の向きと、の相対角度が変化する。
【００３２】
この図には、第２磁性層２０（磁化固定層）の磁化方向が一例として図示されており、磁化方向は、この図に示した方向でなくても良い。
【００３３】
逆磁歪効果においては、強磁性体の磁歪定数の符号によって磁化の容易軸が変化する。大きな逆磁歪効果を示す多くの材料は、磁歪定数が正の符号を持つ。磁歪定数が正の符号である場合には、上述のように引っ張り応力が加わる方向が磁化容易軸となる。このときには、上記のように、第１磁性層１０（磁化自由層）の磁化は、磁化容易軸の方向に回転する。
【００３４】
例えば、第１磁性層１０（磁化自由層）の磁歪定数が正である場合には、第１磁性層１０（磁化自由層）の磁化方向は、引っ張り応力が加わる方向とは異なる方向に設定する。一方、磁歪定数が負である場合には、引っ張り応力が加わる方向に垂直な方向が磁化容易軸となる。
【００３５】
図５（ｃ）は、磁歪定数が負である場合の状態を例示している。この場合には、第１磁性層１０（磁化自由層）の磁化方向は、引っ張り応力が加わる方向（この例ではＸ軸方向）に対して垂直な方向とは異なる方向に設定する。
【００３６】
この図には、第２磁性層２０（磁化固定層）の磁化方向が一例として図示されており、磁化方向は、この図に示した方向でなくても良い。
【００３７】
第１磁性層１０の磁化と第２磁性層２０の磁化との間の角度に応じて、歪検知素子５０（歪抵抗変化部５０ｓ）の電気抵抗が、例えば、ＭＲ効果によって変化する。
【００３８】
磁歪定数（λｓ）は、外部磁界を印加して強磁性層をある方向に飽和磁化させたときの形状変化の大きさを示す。外部磁界がない状態で長さＬであるときに、外部磁界が印加されたときにΔＬだけ変化したとすると、磁歪定数λｓは、ΔＬ／Ｌで表される。この変化量は磁界の大きさによって変わるが、磁歪定数λｓは十分な磁界が印加され、磁化が飽和された状態のΔＬ／Ｌとしてあらわす。
【００３９】
例えば、第２磁性層２０が磁化固定層である場合、第２磁性層２０には、Ｆｅ、Ｃｏ，Ｎｉやそれらの合金材料が用いられる。また、第２磁性層２０には、上記の材料に添加元素を加えた材料などが用いられる。第２磁性層２０には、例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金及びＮｉＦｅ合金等を用いることができる。第２磁性層２０の厚さは、例えば２ナノメートル（ｎｍ）以上６ｎｍ以下である。
【００４０】
中間層３０には、金属または絶縁体を用いることができる。金属としては、例えば、Ｃｕ、Ａｕ及びＡｇ等を用いることができる。金属の場合、中間層３０の厚さは、例えば１ｎｍ以上７ｎｍ以下である。絶縁体としては、例えば、マグネシウム酸化物（ＭｇＯ等）、アルミ酸化物（Ａｌ２Ｏ３等）、チタン酸化物（ＴｉＯ等）、及び、亜鉛酸化物（ＺｎＯ等）を用いることができる。絶縁体の場合、中間層３０の厚さは、例えば１ｎｍ以上３ｎｍ以下である。
【００４１】
第１磁性層１０が磁化自由層である場合、第１磁性層１０には、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、それらの少なくとも含む合金材料が用いられる。上記の材料に添加元素を加えた材料が用いられる。
【００４２】
第１磁性層１０には、磁歪が大きい材料が用いられる。具体的には、磁歪の絶対値が、１０−５よりも大きい材料が用いられる。これにより、歪に対して、磁化が敏感に変化する。第１磁性層１０には、正の磁歪を有する材料を用いても良く、負の磁歪を有する材料を用いても良い。
【００４３】
第１磁性層１０には、例えば、ＦｅＣｏ合金、及び、ＮｉＦｅ合金等を用いることができる。この他、第１磁性層１０には、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ＞１００ｐｐｍを示すＴｂ−Ｍ−Ｆｅ合金（Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金（Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｍ２は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ）、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金（Ｍ３は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ、Ｍ４は、Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｔｂ，Ｄｙ，Ｅｒ）、Ｎｉ、Ａｌ−Ｆｅやフェライト（Ｆｅ３Ｏ４、（ＦｅＣｏ）３Ｏ４）など）等を用いることができる。第１磁性層１０の厚さは、例えば２ｎｍ以上である。
【００４４】
第１磁性層１０は、２層構造を有することができる。この場合、第１磁性層１０は、ＦｅＣｏ合金の層と、ＦｅＣｏ合金の層と積層された以下の層と、を含むことができる。ＦｅＣｏ合金の層と積層されるのは、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ＞１００ｐｐｍを示すＴｂ−Ｍ−Ｆｅ合金（Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ）、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金（Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｍ２は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ）、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金（Ｍ３は、Ｔｉ，Ｃｒ，Ｍｎ，Ｃｏ，Ｃｕ，Ｎｂ，Ｍｏ，Ｗ，Ｔａ、Ｍ４は、Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｔｂ，Ｄｙ，Ｅｒ）、Ｎｉ、Ａｌ−Ｆｅやフェライト（Ｆｅ３Ｏ４、（ＦｅＣｏ）３Ｏ４）など）等から選択される材料の層である。
【００４５】
例えば、中間層３０が金属の場合は、ＧＭＲ効果が発現する。中間層３０が絶縁体の場合は、ＴＭＲ効果が発現する。例えば、歪検知素子５０においては、例えば、歪抵抗変化部５０ｓの積層方向に沿って電流を流すＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ効果が用いられる。
【００４６】
また、中間層３０として、絶縁層の一部に１ｎｍ以上５ｎｍ程度の幅（例えば径）の金属電流パスが膜厚方向に貫通して複数形成された、ＣＣＰ（Current-Confined-Path）スペーサー層を用いることができる。この場合も、ＣＣＰ−ＧＭＲ効果が用いられる。
【００４７】
このように、本実施形態においては、歪検知素子５０における逆磁歪現象が用いられる。これにより、高感度な検知が可能になる。逆磁歪効果を用いる場合、例えば、外部から加えられる歪に対して、第１磁性層１０及び第２磁性層２０の少なくともいずれかの磁性層の磁化方向が変化する。外部から加えられる歪（有無及びその程度など）によって、２つの磁性層の磁化の相対的な角度が変わる。外部から加えられる歪によって電気抵抗が変わるため、歪検知素子５０は、圧力センサとして機能する。
【００４８】
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る圧力センサの一部の構成を例示する模式的斜視図である。  
図６（ａ）に示したように、歪検知素子５０は、例えば、第１電極５１と、第２電極５２と、を含む。第１電極５１と第２電極５２との間に歪抵抗変化部５０ｓが設けられている。この例では、歪抵抗変化部５０ｓにおいては、第１電極５１の側から第２電極５２に向けて、バッファ層４１（シード層を兼ねる場合もある。厚さは、例えば厚さ１ｎｍ以上１０ｎｍ以下である。具体的には、ＴａまたはＴｉなどを含むアモルファス層を用いるまた、結晶配向促進のためのシード層となるＲｕまたはＮｉＦｅなどの層を用いる。これらの積層膜を用いても良い）、反強磁性層４２（例えば厚さ５ｎｍ以上１０ｎｍ以下）、磁性層４３（例えば厚さ２ｎｍ以上６ｎｍ以下）、Ｒｕ層４４、第２磁性層２０（例えば厚さ２ｎｍ以上５ｎｍ以下）、中間層３０（例えば厚さ１ｎｍ以上３ｎｍ以下）、第１磁性層１０（例えば厚さ２ｎｍ以上５ｎｍ以下）及びキャップ層４５（例えば厚さ１ｎｍ以上５ｎｍ以下）が、この順で設けられている。
【００４９】
第２磁性層２０には、例えば、磁性積層膜が用いられる。第１磁性層１０は、ＭＲ変化率を大きくするための磁性積層膜１０ａ（例えば厚さ１ｎｍ以上３ｎｍ以下。例えばＣｏＦｅを含む合金やＣｏＦｅなどが用いられる）と、磁性積層膜１０ａとキャップ層４５との間に設けられた高磁歪磁性膜１０ｂ（例えば１ｎｍ以上５ｎｍ以下）と、を含む。
【００５０】
第１電極５１及び第２電極５２には、例えば、非磁性体であるＡｕ、Ｃｕ、Ｔａ、Ａｌ等を用いることができる。第１電極５１及び第２電極５２として、軟磁性体の材料を用いることで、歪抵抗変化部５０ｓに影響を及ぼす外部からの磁気ノイズを低減することができる。軟磁性体の材料としては、例えば、パーマロイ（ＮｉＦｅ合金）や珪素鋼（ＦｅＳｉ合金）を用いることができる。歪検知素子５０は、アルミ酸化物（例えばＡｌ２Ｏ３）やシリコン酸化物（例えばＳｉＯ２）等の絶縁体で覆われ、周囲にリーク電流が流れないようにされている。
【００５１】
第１磁性層１０及び第２磁性層２０の少なくともいずれかの磁性層の磁化方向は、応力に応じて変化する。少なくともいずれかの磁性層（応力に応じて磁化方向が変化する磁性層）の磁歪定数の絶対値は、例えば、１０−５以上に設定することが好ましい。これにより、逆磁歪効果によって、外部から加えられる歪みに応じて磁化方向が変化する。例えば、第１磁性層１０及び第２磁性層２０の少なくともいずれかには、Ｆｅ、Ｃｏ及びＮｉなどのような金属または、それらを含む合金などが用いられる。用いる元素や添加元素などによって、磁歪定数は大きく設定される。磁歪定数の絶対値は、大きいことが好ましい。現実的なデバイスとして使用できる材料を考慮すると、磁歪定数の絶対値は、１０−２程度以下が実用的である。
【００５２】
例えば、中間層３０としてＭｇＯのような酸化物が用いられる。ＭｇＯ層上の磁性層は、一般的にプラスの磁歪定数を有する。例えば、中間層３０の上に第１磁性層１０を形成する場合、第１磁性層１０として、ＣｏＦｅＢ／ＣｏＦｅ／ＮｉＦｅの積層構成の磁化自由層を用いる。最上層のＮｉＦｅ層をＮｉリッチにすると、ＮｉＦｅ層の磁歪定数はマイナスでその絶対値が大きくなる。酸化物層上のプラスの磁歪が打ち消されることを抑制するために、最上層のＮｉＦｅ層のＮｉ組成は、一般的に用いられるＮｉ８１Ｆｅ１９のパーマロイ組成と比較して、Ｎｉリッチにしない。具体的には、最上層のＮｉＦｅ層におけるＮｉの比率は、８０原子パーセント（ａｔｏｍｉｃ％）未満とすることが好ましい。第１磁性層１０を磁化自由層とする場合には、第１磁性層１０の厚さは、例えば、１ｎｍ以上２０ｎｍ以下が好ましい。
【００５３】
第１磁性層１０が磁化自由層である場合において、第２磁性層２０は、磁化固定層でも磁化自由層でも良い。第２磁性層２０が磁化固定層である場合、外部から歪が加えられても第２磁性層２０の磁化方向は実質的に変化しない。そして、第１磁性層１０と第２磁性層２０との間での相対的な磁化の角度によって電気抵抗が変化する。電気抵抗の違いによって歪の有無が検知される。
【００５４】
第１磁性層１０及び第２磁性層２０の両方が磁化自由層である場合には、例えば、第１磁性層１０の磁歪定数は、第２磁性層２０の磁歪定数とは異なるように設定される。
【００５５】
第２磁性層２０が磁化固定層である場合も磁化自由層である場合も、第２磁性層２０の厚さは、例えば１ｎｍ以上２０ｎｍ以下が好ましい。
【００５６】
例えば、第２磁性層２０が磁化固定層である場合、例えば、第２磁性層２０には、反磁性層／磁性層／Ｒｕ層／磁性層の積層構造を用いたシンセティックＡＦ構造などを用いることができる。反磁性層には、例えばＩｒＭｎなどが用いられる。また、後述するように、ハードバイアス層を設けても良い。
【００５７】
歪検知素子５０では、磁性層のスピンが用いられる。歪検知素子５０に必要な面積は、極めて小さいサイズで十分である。歪検知素子５０は、例えば、正方形のサイズで考えると、一辺の長さが１０ｎｍ×１０ｎｍ〜２０ｎｍ×２０ｎｍ以上のサイズを有していれば良い。
【００５８】
歪検知素子５０の面積は、圧力によって撓むトランスデュース薄膜６４の面積よりも十分に小さくする。ここで、トランスデュース薄膜とは、前述したように固定端によって囲まれ、膜厚がある一定の厚さで固定端よりも薄くなって外部圧力によって撓むようになっている部位である。具体的には、歪検知素子５０の面積は、トランスデュース薄膜６４の基板面内の面積の１／５以下である。一般的には、トランスデュース薄膜６４のサイズは、上述のように６０μｍ以上、６００μｍ以下程度である。トランスデュース薄膜６４の直径が６０μｍ程度と小さい場合には、歪検知素子５０の一辺の長さは、例えば、１２μｍ以下である。トランスデュース薄膜の直径が６００μｍのときには、歪検知素子５０の一辺の長さは、１２０μｍ以下である。この値が、例えば、歪検知素子５０のサイズの上限となる。
【００５９】
この上限の値と比べると、上記の、一辺の長さが１０ｎｍ以上２０ｎｍ以下というサイズは、極端に小さい。このため、素子の加工精度等も考慮すると、歪検知素子５０を過度に小さくする必然性が生じない。そのため、歪検知素子５０の一辺のサイズは、例えば、０．５μｍ以上２０μｍ以下程度とすることが現実的に好ましい。極端に素子サイズが小さくなると、歪検知素子５０に生じる反磁界の大きさが大きくなるため、歪検知素子５０のバイアス制御が困難になるなどの問題が生じる。素子サイズが大きくなると、反磁界の問題が生じなくなるため、工学的観点で扱いやすくなる。その観点で、上述のように、０．５μｍ以上２０μｍ以下が、好ましいサイズである。
【００６０】
例えば、歪検知素子５０のＸ軸方向に沿った長さは、２０ｎｍ以上１０μｍ以下である。歪検知素子５０のＸ軸方向に沿った長さは、２００ｎｍ以上５μｍ以下であることが好ましい。
【００６１】
例えば、歪検知素子５０のＹ軸方向（Ｘ軸方向に対して垂直で、Ｘ−Ｙ平面に対して平行な方向）に沿った長さは、２０ｎｍ以上１０μｍ以下である。歪検知素子５０のＹ軸方向に沿った長さは、２００ｎｍ以上５μｍ以下であることが好ましい。
【００６２】
例えば、歪検知素子５０のＺ軸方向（Ｘ−Ｙ平面に対して垂直な方向）に沿った長さは、２０ｎｍ以上１００ｎｍ以下である。
【００６３】
歪検知素子５０のＸ軸方向に沿った長さは、歪検知素子５０のＹ軸方向に沿った長さと同じでも良く、異なっても良い。歪検知素子５０のＸ軸方向に沿った長さが、歪検知素子５０のＹ軸方向に沿った長さと異なるときに、形状磁気異方性が生じる。これにより、ハードバイアス層で得られる作用と同様の作用を得ることもできる。
【００６４】
歪検知素子５０において流される電流の向きは、第１磁性層１０から第２磁性層２０に向かう方向でも良く、第２磁性層２０から第１磁性層１０に向かう方向でも良い。
【００６５】
図６（ｂ）は、第１の実施形態に係る圧力センサの一部の別の構成を例示している。  
図６（ｂ）に示したように、歪検知素子５０は、バイアス層５５ａ及び５５ｂ（ハードバイアス層）を含んでもよい。バイアス層５５ａ及び５５ｂは、歪抵抗変化部５０ｓに対向して設けられる。
【００６６】
この例では、第２磁性層２０が磁化固定層である。バイアス層５５ａ及び５５ｂは、第２磁性層２０に並置される。バイアス層５５ａ及び５５ｂの間に、歪抵抗変化部５０ｓが配置される。バイアス層５５ａと歪抵抗変化部５０ｓとの間に絶縁層５４ａが設けられる。バイアス層５５ｂと歪抵抗変化部５０ｓとの間に絶縁層５４ｂが設けられる。
【００６７】
バイアス層５５ａ及び５５ｂは、第１磁性層１０にバイアス磁界を印加する。これにより、第１磁性層１０の磁化方向を適正な位置にバイアスすることが可能になるとともに、単一磁区化することが可能となる。
【００６８】
バイアス層５５ａ及び５５ｂのそれぞれの大きさ（この例ではＹ軸方向に沿った長さ）は、例えば、１００ｎｍ以上１０μｍ以下である。
【００６９】
絶縁層５４ａ及び５４ｂのそれぞれの大きさ（この例ではＹ軸方向に沿った長さ）は、例えば、１ｎｍ以上５ｎｍ以下である。
【００７０】
次に、本実施形態の動作の例について説明する。  
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る圧力センサの動作を例示する模式図である。  
図７（ａ）は、図２の直線６４ｄで切断したときの模式的断面図である。図６（ｂ）は、圧力センサの動作を例示する模式図である。
【００７１】
図７（ａ）に表したように、本実施形態に係る圧力センサ３１０において、トランスデュース薄膜６４は、空気等の媒体から応力８０を受けて撓む。例えば、膜面６４ａが凸状になるようにトランスデュース薄膜６４が撓むことによって、トランスデュース薄膜６４に応力８１（例えば引っ張り応力）が加わる。この際に、トランスデュース薄膜６４の膜面６４ａ上に設けられた歪検知素子５０にも応力８１が加わり歪みが生じる。これにより、歪検知素子５０において、逆磁歪効果によって、歪量の変化に応じて、歪検知素子５０の一端と他端との間の電気抵抗が変化する。膜面６４ａが凹状になるようにトランスデュース薄膜６４が撓む場合には、トランスデュース薄膜６４に圧縮応力が加わる。
【００７２】
図７（ｂ）に表したように、複数の歪検知素子５０のそれぞれから、上記の応力に応じた信号５０ｓｇを得ることができる。例えば、第１歪検知素子５０Ａから第１信号ｓｇ１が得られる。第２歪検知素子５０Ｂから、第２信号ｓｇ２が得られる。複数の信号５０ｓｇは、処理回路１１３によって処理される。例えば、歪検知素子５０のそれぞれから得られる複数の信号５０ｓｇは、加算処理される。
【００７３】
このとき、各信号を単純に加算するだけでなく、各位置により重みをつけて加算処理するなどを行う。これにより、応用上好ましい圧力信号を得ることが可能となる。
【００７４】
例えば、実施形態に係る応力センサを、音波を取得する音響マイクや超音波マイクなどに応用することができる。このとき、歪検知素子５０のそれぞれから得られる信号が微弱であった場合においても、複数の歪検知素子５０からの信号を加算処理することで、後段の増幅処理に適した信号を得ることが可能となる。
【００７５】
また、複数の歪検知素子５０からの信号を処理することで、周波数特性を改善することも可能となる。また、加算処理するだけでなく、掛け算、引き算または差動信号処理などを行っても良い。これにより、後の増幅処理に、より適した信号を得ることができる。
【００７６】
実施形態においては、歪検知素子５０のサイズを小さくすることが容易であり、これにより、トランスデュース薄膜６４上に複数の歪検知素子５０を設けることが容易に実現できる。そして、複数の歪検知素子５０が、共通の１つのトランスデュース薄膜６４上に配置されることで、複数の歪検知素子５０から得られる信号が、互いに相補関係にすることができる。後述するように、例えば、複数の歪検知素子５０を対称な位置に配置することで、複数の歪検知素子５０から得られる信号どうしが相補の特性を有するようにすることもできる。このような構成においては、例えば、複雑な信号処理を行わなくても、複数の歪検知素子５０の出力を比較的簡単な加算処理を行うだけでも、所望の特性の信号を容易に得ることができる。これにより、例えば、広い周波数帯域で高感度な音波の検出が容易に実現できる。
【００７７】
このような、処理に適した検出信号は、容量変化型のＭＥＭＳマイクでは得ることが困難であり、実施形態に係る構成を用いることで初めて可能となるものである。
【００７８】
本実施形態に係る圧力センサ３１０の歪検知素子５０においては、逆磁歪効果及びＭＲ効果を利用する。磁化の変化により生じる抵抗の変化を感知しているので、微細化したときの感度の劣化を抑制することができる。
【００７９】
これに対して、例えば、容量型の圧力センサにおいては、歪検知素子の微細化すると、電極間の面積が減少するので、感度の劣化が大きい。また、抵抗型の圧力センサにおいても、歪検知素子の微細化すると、抵抗素子の電流が減少するので、感度の劣化が大きい。よって、容量型及び抵抗型の圧力センサにおいては歪検知素子の微細化が困難である。
【００８０】
実施形態に係る圧力センサ３１０においては、歪検知素子を微細化しても感度の劣化が抑制される。すなわち、高感度の応力センサが提供できる。
【００８１】
さらに、実施形態においては、微細化しても感度の劣化が抑制されるため、例えばトランスデュース薄膜６４上に複数の歪検知素子５０を配置することもできる。これにより、圧力の測定の精度を向上させることができる。
【００８２】
例えば、歪検知素子５０ａ〜５０ｄのそれぞれは、重心６４ｂを通る直線６４ｄ上にあり、重心６４ｂからの距離がそれぞれ異なっている。歪検知素子５０ａ〜５０ｄのそれぞれの位置における、トランスデュース薄膜６４の歪みの量は、互いに異なる。例えば、歪検知素子５０ａ〜５０ｄのそれぞれから得られる複数の信号５０ｓｇを加算処理することによって、歪検知素子５０は、広い周波数領域のトランスデュース薄膜６４の振動に応答することができる。
【００８３】
さらに、複数の歪検知素子５０ａ〜５０ｄから得られた信号５０ｓｇを処理して、周波数特性を補正することができる。
【００８４】
後述するように、トランジスタが形成された基板の上方に、歪検知素子５０を形成しても良い。これにより、圧力センサの小型化が可能になり、微小領域で歪を高感度に検知することができる。
トランジスタ１１２の上方にトランスデュース薄膜６４を設ける場合、現実的に得られる可動範囲（Ｚ軸方向に沿った距離）は、１０μｍ以下である。実際には、さらに小さい可動範囲のほうが形成しやすい。このような小さい可動範囲の場合でも歪を正確に測定するためには、圧力センサとして非常に高感度なものが必要となる。また、微小点接触状態においても圧力を正確に測定するために、トランスデュース薄膜の面積も小さいことが望ましい。トランスデュース薄膜が小さくなると、トランスデュース薄膜の膜厚を薄くしなければ、たわみ量も小さくなってしまい、感度良く測定することができない。外部環境で壊れにくい状態で圧力センサとして使用するためには、トランスデュース薄膜の膜厚もあまり薄くすることはできないため、トランスデュース薄膜径が小さくなると、圧力センサの感度も悪くなってしまう。
【００８５】
以上のように、トランスデュース薄膜の上下可動範囲が小さいこと、および、トランスデュース薄膜の直径が小さい状態で使うこと、の２つの状況を実現しようとすると、歪センサとしては感度が高いものが望まれる。実施形態に係る歪検知素子５０は、この要求を満たすため、このようなことが可能になる。
【００８６】
実施形態に係る歪検知素子５０においては、実質的に素子サイズの大きさに依存せず、小さい素子面積でも高い歪感度αを実現することができる。歪感度αは、例えば、α＝（ΔＲ／Ｒｍｉｎ）／εで表される。Ｒｍｉｎは、低い状態の抵抗であり、ΔＲは、抵抗変化量である。εは、歪であり、Δｌ／ｌで表される。ここで、ｌは初期の長さであり、Δｌは変位量である。
【００８７】
例えば、Ｓｉを用いたピエゾ抵抗型歪センサの場合には、歪感度αは用いる材料で決まり、例えば歪感度αは、約１３０である。また、Ｓｉを用いたピエゾ抵抗型歪センサの場合には、一辺が１００μｍ程度の素子の面積が必要である。単位面積あたりの歪感度αは、例えば１３０／１００μｍ２であり、約１０１０となる。
【００８８】
一方、本実施形態に係る歪検知素子５０（スピン歪センサ）の場合には、歪感度αに上限はなく、１０００程度のものは容易に実現できる。この歪感度αを実現するために必要な素子面積は、一辺が２０ｎｍ程度である。このため、例えば、単位面積あたりの歪感度αは、約１０１７となる。このように、実施形態においては、従来のＳｉを用いたＭＥＭＳ構造（Ｓｉ−ＭＥＭＳ：Micro Electro Mechanical Systems）の圧力センサの場合と比較して、約７桁の単位面積あたりの感度向上が可能になる。
【００８９】
（第２の実施形態）  
図８は、第２の実施形態に係る圧力センサの構成を例示する模式的平面図である。  
図８に表したように、本実施形態に係る圧力センサ３２０においても、センサ部７２（第１センサ部７２Ａ）が設けられる。センサ部７２は、基体７１ａ（図８においては、省略されている）の上に設けられる。この例でも、センサ部７２は、第１トランスデュース薄膜６４Ａと、第１固定部６７Ａと、第１歪検知素子５０Ａと、を含む。この例でも複数の歪検知素子５０（歪検知素子５０ａ〜５０ｄ）が設けられている。
【００９０】
本実施形態においては、歪検知素子５０ａ〜５０ｄの配置が、第１実施形態における配置とは異なる。これ以外は、第１実施形態における構成と同様なので説明を省略する。
【００９１】
また、図８では、図を見やすくするために省略されているが、複数の歪検知素子５０のそれぞれに接続された第１配線５７及び第２配線５８が設けられる。この場合もこれらの配線は、固定部６７の上、または、固定部６７の内部を通って、歪検知素子５０から基体７１ａに向けて延在する。以下に説明する実施形態に係る種々の圧力センサにおいても、第１配線５７及び第２配線５８が設けられるが、図示を省略する。
【００９２】
本実施形態においては、複数の歪検知素子５０ａ〜５０ｄは、トランスデュース薄膜６４の縁部６４ｅｇに沿って配置されている。
【００９３】
圧力センサ３２０において、トランスデュース薄膜６４の重心６４ｂの位置から等距離の位置に、複数の歪検知素子５０が配置されている。これにより、トランスデュース薄膜６４の撓みに起因した複数の歪検知素子５０における歪の大きさが同じになる。ただし、実施形態においては、複数の歪検知素子５０が、重心６４ｂから等距離の位置に配置されていたとしても、磁化変化の方向は各位置によって異なる。このため、歪検知素子５０のそれぞれにおける位相反応が異なり、その結果、得られる信号も互いに異なる。そのため、互いに異なる位相反応を示す複数の歪検知素子５０からの信号を加算処理することによって、実施形態に係る特有の効果を発揮することができる。
【００９４】
このように、圧力センサ３２０においては、第１センサ部７２Ａは、膜面６４ａ上（第１膜面）に設けられた第２歪検知素子５０Ｂをさらに含む。この場合も、第２歪検知素子５０Ｂは、第３磁性層１０Ｂと、第４磁性層２０Ｂと、第３磁性層１０Ｂと第４磁性層２０Ｂとの間に設けられた非磁性の第２中間層３０Ｂと、を含む。第２歪検知素子５０Ｂは、第１歪検知素子５０Ａと膜面６４ａの縁部６４ｅｇに沿って並ぶ。第１歪検知素子５０Ａと重心６４ｂとの距離は、第２歪検知素子５０Ｂと重心６４ｂとの距離と同じである。ここで、第１歪検知素子５０Ａと重心６４ｂとの距離は、第１歪検知素子５０Ａの重心と、膜面６４ａの重心６４ｂと、の間の距離である。第２歪検知素子５０Ｂと重心６４ｂとの距離は、第２歪検知素子５０Ｂの重心と、膜面６４ａの重心６４ｂと、の間の距離である。
【００９５】
例えば、第２歪検知素子５０Ｂの第３磁性層１０Ｂの磁化方向は、第１歪検知素子５０Ａの第１磁性層１０の磁化方向及び第２磁性層２０の磁化方向の一方に沿い、第２歪検知素子５０Ｂの第４磁性層２０Ｂの磁化方向は、第１歪検知素子５０Ａの第１磁性層１０の磁化方向及び第２磁性層２０の磁化方向の他方に沿う。
【００９６】
この例では、歪検知素子５０ａ〜５０ｄは、重心６４ｂよりも＋Ｘ方向側の部分及び重心６４ｂよりも＋Ｙ方向側の部分とで囲まれた、膜面６４ａ上の縁部６４ｅｇに沿って配置されている。歪検知素子５０ａ〜５０ｄのそれぞれにおける第１磁性層１０及び第２磁性層２０の磁化方向は、共通の１つの方向である。例えば、第１磁性層１０の磁化方向及び第２磁性層２０の磁化方向は、ともに＋Ｘ方向である。
【００９７】
固定部６７ａ及び６７ｃは、直線６４ｃと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。固定部６７ｂ及び固定部６７ｄは、直線６４ｄと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。このように、固定部は、トランスデュース薄膜６４の縁部６５ｅｇのうちで、第１歪検知素子７２Ａと第２歪検知素子７２Ｂとを通る直線上に位置する部分を、基体７１ａに固定する。
【００９８】
この例では、固定部６７の数は、歪検知素子５０の数と同じである。歪検知素子５０に接続される第１配線５７及び第２配線５８は、歪検知素子５０のそれぞれに対応する固定部６７の上、または、その内部を通って、基体７１ａに向けて延在する。
【００９９】
圧力センサ３２０においては、歪検知素子５０ａにおける第１磁性層１０及び第２磁性層２０の磁化方向と、応力８１の方向と、の角度は、歪検知素子５０ｂにおける第１磁性層１０及び第２磁性層２０の磁化方向と、応力８１の方向と、の角度と異なる。
【０１００】
図９は、第２の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。  図９に表したように、圧力センサ３２１においても、複数の歪検知素子５０は、トランスデュース薄膜の縁部６４ｅｇに沿って配置されている。この例では、重心６４ｂから歪検知素子５０のそれぞれまでの距離は、実質的に等しい。例えば、トランスデュース薄膜６４に応力８１が印加されていないときの歪検知素子５０ａ〜５０ｄのそれぞれにおける第１磁性層１０の磁化方向１１及び第２磁性層２０の磁化方向２１は、共通の方向を向いている。例えば、第１磁性層１０の磁化方向１１及び第２磁性層２０の磁化方向２１は、ともに＋Ｘ方向である。この例では、固定部６７の形状は、リング状であり、固定部６７は、トランスデュース薄膜６４の縁部６４ｅｇに沿ってトランスデュース薄膜６４を固定する。トランスデュース薄膜６４の縁部６４ｅｇを連続的に固定している。
【０１０１】
トランスデュース薄膜６４の撓み量は、重心６４ｂからの距離に依存する。トランスデュース薄膜６４において、トランスデュース薄膜６４の縁部６４ｅｇに沿って、互いに異なる方向（応力の方向６３）の応力８１が印加される。
【０１０２】
歪検知素子５０ａは、重心６４ｂから＋Ｘ方向側に配置されている。歪検知素子５０ａにおける第２磁性層２０の磁化方向２１は、応力８１の方向６３と、同じである。歪検知素子５０ａにおいては、第２磁性層の磁化方向２２は、応力８１を印加しても変化せず、初期の磁化方向２１のままである。この場合には、歪検知素子５０ａにおける第１磁性層１０の磁化方向１１と、第２磁性層２０の磁化方向２２（磁化方向２１）と、の間の角度は０度である。
【０１０３】
歪検知素子５０ｂは、歪検知素子５０ａを基準にして、Ｘ軸方向から重心６４ｂを中心にして例えば角度θ（例えば２２．５度）回転した位置に配置されている。歪検知素子５０ｂにおける第２磁性層２０の磁化方向２１と、応力８１の方向６３と、の間の角度は例えば角度θである。この場合には、応力が印加されたときの第２磁性層２０の磁化方向２２は、初期の磁化方向２１から例えば角度θで回転し、磁化方向２２となる。歪検知素子５０ｂにおける第１磁性層１０の磁化方向１１と、第２磁性層２０の磁化方向２２と、の間の角度が、例えば角度θとなる。
【０１０４】
同様に、トランスデュース薄膜６４の縁部６４ｅｇに沿って配置された複数の歪検知素子５０における第１磁性層１０の磁化方向１１と、応力印加ときの第２磁性層２０の磁化方向２２と、の間の角度は、応力８１の方向６３に依存して変化する。歪検知素子５０のそれぞれから得られるそれぞれの信号５０ｓｇの位相が、互いに異なる。それぞれの信号５０ｓｇは、第１磁性層１０の磁化方向１１と第２磁性層２０の磁化方向２２と、の間の角度に依存して変化する。
【０１０５】
例えば、図７（ｂ）に関して説明したように、複数の歪検知素子５０ａ〜５０ｄから得られる信号５０ｓｇ（第１信号ｓｇ１及び第２信号ｓｇ２など）を、処理回路１１３によって、例えば、加算処理する。
【０１０６】
この例においても、各位置により重みをつけて加算処理するなどを行っても良い。これにより、応用上好ましい圧力信号を得ることが可能となる。
【０１０７】
例えば、歪検知素子５０のそれぞれから得られる信号が微弱であった場合においても、複数の歪検知素子５０からの信号を加算処理することで、後段の増幅処理に適した信号を得ることが可能となる。
【０１０８】
また、周波数特性を改善することも可能となる。また、加算処理するだけでなく、掛け算、引き算または差動信号処理などを行っても良い。これにより、後の増幅処理に、より適した信号を得ることができる。
【０１０９】
実施形態においては、複数の歪検知素子５０を、共通の１つのトランスデュース薄膜６４上に設けることで、例えば、複雑な信号処理を行わなくても、所望の特性の信号を容易に得ることができる。これにより、例えば、広い周波数帯域で高感度な音波の検出が容易に実現できる。
【０１１０】
圧力センサ３２０及び３２１によれば、複数の歪検知素子５０どうしの間の位相差を用いて、フィルタ処理を行うことができる。これにより、周波数特性の制御性を高くすることができる。
【０１１１】
また、トランスデュース薄膜の形状及び構造は、周波数応答性に直接関わるので、一般に、広い周波数帯域において高い感度を得ようとすると、トランスデュース薄膜構造が非常に複雑になる場合がある。
【０１１２】
これに対して、実施形態に係る圧力センサ３２０及び３２１においては、トランスデュース薄膜の形状を複雑にすることなく、単純なトランスデュース薄膜の構造を用いて、広域の周波数特性を向上させることができる。
【０１１３】
これは、実施形態においては、歪検知素子５０における面積あたりの感度が高いため、１つのトランスデュース薄膜６４に複数の歪検知素子５０を設けることができ、さらに、歪検知素子５０の配置の自由度が高いことによって得られる独特の効果である。
【０１１４】
（第３の実施形態）  
図１０は、第３の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１０に表したように、圧力センサ３３０においては、複数の歪検知素子５０は、直線６４ｃ及び直線６４ｄに沿って、実質的に等間隔に配置されている。例えば、直線６４ｃにおける中心（重心６４ｂに対応する）の両側に、４個ずつ歪検知素子５０が配置されている。直線６４ｄにおける中心（重心６４ｂに対応する）の両側に、４個ずつ歪検知素子５０が配置されている。この例では、歪検知素子５０は、重心６４ｂに対して実質的に対称な位置に配置されている。
【０１１５】
すなわち、本実施形態に係る圧力センサ３３０においても、複数の歪検知素子５０が設けられている。例えば、センサ部７２（第１センサ部７２Ａ）は、第１歪検知素子５０Ａに加えて第２歪検知素子５０Ｂをさらに含む。
【０１１６】
例えば、第１歪検知素子５０Ａを歪検知素子５０ａとし、第２歪検知素子５０Ｂを歪検知素子５０ｂとする。第２歪検知素子５０Ｂは、第１歪検知素子５０Ａと膜面６４ａの縁部ｅｇに沿って並ぶ。
【０１１７】
例えば、第１歪検知素子５０Ａを歪検知素子５０ａとし、第２歪検知素子５０Ｂを歪検知素子５０ｃとする。第１歪検知素子５０Ａ（歪検知素子５０ａ）と第２歪検知素子５０Ｂ（歪検知素子５０ｃ）とを結ぶ直線（直線６４ｄ）は、重心６４ｂを通る。
【０１１８】
これに対して、実施形態に係る圧力センサ３３０においては、歪みに対して異なる反応をする複数の歪検知素子を設ける。これにより、周波数特性が補正できる。
【０１１９】
例えば、トランスデュース薄膜６４の重心６４ｂに対して対称の位置にある歪検知素子５０ａ〜５０ｄにおいて、応力が印加される前の歪検知素子５０ａ〜５０ｄの第１磁性層１０及び第２磁性層２０の磁化方向を、例えばＸ軸方向とする。トランスデュース薄膜６４に応力が印加されると、トランスデュース薄膜６４の膜面６４ａの重心６４ｂから縁部６４ｅｇへ向かう方向に応力８１（例えば引っ張り応力）が発生する。歪検知素子５０ａ〜５０ｄどうしにおいて、磁化方向と応力８１の方向６３との角度が互いに異なる。例えば、この例では、歪検知素子５０ａ〜５０ｄにおける磁化方向と応力８１の方向６３との角度は、それぞれ、０度、９０度、１８０度、９０度となる。それらの信号は処理回路において加算処理される。これにより、広域の周波数特性が得られる。
【０１２０】
圧力センサ３３０においては、固定部６７ａ及び６７ｃは、直線６４ｃと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。固定部６７ｂ及び固定部６７ｄは、直線６４ｄと、トランスデュース薄膜６４の縁部６４ｅｇと、の交点に配置されている。
【０１２１】
図１１は、第３の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１１に表したように、本実施形態に係る圧力センサ３３１においては、固定部６７の形状は、リング状である。固定部６７は、トランスデュース薄膜６４の縁部６４ｅｇに沿う。固定部６７は、トランスデュース薄膜６４の縁部６４ｅｇを連続的に固定している。トランスデュース薄膜６４の縁部６４ｅｇを連続的に固定しているので、トランスデュース薄膜６４の撓み量は、重心６４ｂからの距離に依存するようにすることができる。
【０１２２】
図１２は、第３の実施形態に係る別の圧力センサの構成を例示する模式的平面図である。
図１２に表したように、本実施形態に係る別の圧力センサ３３２においては、複数の歪検知素子５０は、直線６４ｃ及び直線６４ｄに沿って実質的に等間隔に配置されている。直線６４ｃにおける重心６４ｂの両側に４個ずつの歪検知素子５０が配置され、直線６４ｄにおける重心６４ｂの両側に４個ずつの歪検知素子５０が配置されている。
【０１２３】
複数の歪検知素子５０は、直線６４ｅ及び直線６４ｆに沿って実質的に等間隔に配置されている。直線６４ｅにおける中心（重心６４ｂに相当する）の両側に４個ずつの歪検知素子５０が配置され、直線６４ｆにおける中心（重心６４ｂに相当する）の両側に４個ずつの歪検知素子５０が配置されている。歪検知素子５０は、重心６４ｂに対して対称な位置に配置されている。
【０１２４】
（第４の実施形態）  
図１３は、第４の実施形態の係る圧力センサの構成を例示する模式的平面図である。  
図１３に表したように、圧力センサ３４０は、複数のセンサ部７２を含む。例えば、圧力センサ３４０は、上記の基体７１ａと、第１センサ部７２Ａに加えて第２センサ部７２Ｂをさらに備える。
【０１２５】
既に説明したように、第１センサ部７２Ａは、第１トランスデュース薄膜６４Ａと、第１固定部６７Ａと、第１歪検知素子５０Ａと、を含む。この例では、第１センサ部７２Ａは、第２歪検知素子５０Ｂをさらに含む。これらの構成については上記の通りである。
【０１２６】
第２センサ部７２Ｂは、基体７１ａの上に設けられる。第２センサ部７２Ｂは、第２トランスデュース薄膜６４Ｂと、第２固定部６７Ｂと、第３歪検知素子５０Ｃと、をさらに含む。第２トランスデュース薄膜６４Ｂは、第２膜面６４Ｂａを有し、可撓性である。第２固定部６７Ｂは、第２トランスデュース薄膜６４Ｂを基体７１ａに固定する。第３歪検知素子５０Ｃは、第２膜面６４Ｂａ上に設けられる。
【０１２７】
第３歪検知素子５０Ｃの構成は、例えば、第１歪検知素子５０Ａの構成と同様である。すなわち、図３に例示したように、第３歪検知素子５０Ｃは、第５磁性層１０Ｃと、第６磁性層２０Ｃと、第５磁性層１０Ｃと第６磁性層２０Ｃとの間に設けられた非磁性の第３中間層３０Ｃと、を含む。
【０１２８】
第２トランスデュース薄膜６４Ｂの第２膜面６４Ｂａの重心６４Ｂｂを通り第２膜面６４Ｂａに対して平行な方向に沿った第２トランスデュース薄膜６４の幅ｗ２は、第１トランスデュース薄膜（トランスデュース薄膜６４）の膜面６４ａ（第１膜面）の重心６４ｂを通り第１膜面に対して平行な方向に沿った第１トランスデュース薄膜６４の幅ｗ１とは異なる。この例では、幅ｗ２は、幅ｗ１よりも広い。
【０１２９】
このように、圧力センサ３４０においては、直径が異なる複数のトランスデュース薄膜６４がアレイ状に配置されている。直径が異なると、共振する周波数が異なる。これにより、複数の共振周波数において、感度を向上させることができる。
【０１３０】
（第５の実施形態）  
本実施形態は、圧力センサ（例えば第１〜第４の実施形態に係る圧力センサ）の製造方法に係る。  
図１４は、第５の実施形態に係る圧力センサの製造方法を例示するフローチャート図である。  
図１５（ａ）〜図１５（ｄ）は、第５の実施形態に係る圧力センサの製造方法を例示する工程順模式的斜視図である。  
これらの図は、圧力センサ３１０の製造方法の例である。図１４（ａ）〜図１４（ｄ）においては、図を見やすくするために、各要素の形状やサイズを、図１から適宜変更して示している。
【０１３１】
図１４に表したように、トランスデュース膜を形成する（ステップＳ１０１）。  
例えば、図１５（ａ）に表したように、基板７０ｓの上にトランスデュース薄膜６４となるトランスデュース膜６４ｆｍを形成する。基板７０ｓには、例えばシリコン基板が用いられる。トランスデュース膜６４ｆｍには、例えばシリコン酸化膜が用いられる。トランスデュース薄膜６４の縁部６４ｅｇを断続的に保持する固定部６７（例えば固定部６７ａ〜６７ｄなど）を形成する場合は、この工程で、トランスデュース膜６４ｆｍを加工して、固定部６７となる部分を形成しても良い。
【０１３２】
図１４に表したように、第１導電層を形成する（ステップＳ１０２）。  
例えば、図１５（ｂ）に表したように、トランスデュース膜６４ｆｍ（または、トランスデュース薄膜６４）の上に、導電膜を形成し、この導電膜を所定の形状に加工して第１導電層（導電層６１ｆ）を形成する。この導電層は、例えば、第１配線５７の少なくとも一部となることができる。
【０１３３】
図１４に表したように、歪検知素子５０を形成する（ステップＳ１０３）。  
例えば、図１５（ｃ）に表したように、導電層６１ｆの上の一部に、歪検知素子５０となる積層膜を形成する。この積層膜は、例えば、この順で積層された、バッファ層、シード層、反強磁性層、磁性層、磁気結合層、磁性層、中間層、磁性層、高磁歪膜、及び、キャップ膜などを含む。この積層膜を所定の形状に加工して、歪検知素子５０（例えば、歪検知素子５０ａ〜５０ｄなど）を形成する。
【０１３４】
図１４に表したように、第２導電層を形成する（ステップＳ１０４）。  
例えば、図１５（ｄ）に表したように、歪検知素子５０を覆うように、図示しない絶縁膜を形成し、この絶縁膜の一部を除去して歪検知素子５０の上面を露出させる。この上に導電膜を形成し、所定の形状に加工して第２導電層（導電層６２ｆ）が得られる。
【０１３５】
図１４に表したように、第１導電層に接続された配線（例えば第１配線５７）、及び、第２導電層に接続された配線（例えば第２配線５８）を形成する（ステップＳ１０５）。上記の第１導電層の形成及び第２導電層の形成の少なくともいずれかにより、配線が形成されても良い。すなわち、また、配線の加工のための少なくとも一部の工程は、第１導電層の形成、第２導電層の形成及び歪検知素子の形成の少なくとも一部と同時に行われても良い。すなわち、ステップＳ１０２〜Ｓ１０５の少なくとも一部は、技術的に可能な範囲で、同時に実施されても良く、また、順序が入れ替わっても良い。
【０１３６】
図１４に表したように、基板７０ｓの裏面（下面）からのエッチングを行う（ステップＳ１０６）。この加工には、例えば、Deep−ＲＩＥなどが用いられる。このとき、ボッシュプロセスを実施しても良い。  
これにより、図１５（ｄ）に表したように、基板７０ｓに、空洞部７０が形成される。空洞部７０が形成されていない部分が非空洞部７１となる。これにより、トランスデュース薄膜６４が形成される。
【０１３７】
なお、トランスデュース薄膜６４の縁部６４ｅｇを連続的に保持する固定部６７（例えば圧力センサ３２１など）を形成する場合は、基板７０ｓの裏面からのエッチングを行うことで、トランスデュース薄膜６４と同時に固定部６７が形成される。
【０１３８】
このように、この製造方法では、半導体基板上にトランスデュース薄膜６４となる膜（トランスデュース膜６４ｆｍ）を成膜し、その上に歪検知素子５０（歪抵抗変化部）となる膜を成膜し、素子の形状にパターニングする。素子が形成され、通電可能とした後に、基板裏面からトランスデュース膜６４ｆｍまでエッチングして、トランスデュース薄膜６４を形成する本実施形態によれば、高感度の圧力センサが製造できる。
【０１３９】
（第６の実施形態）  
図１６は、第６の実施形態に係る圧力センサを例示する模式的斜視図である。  
図１６に表したように、本実施形態に係る圧力センサ３６０には、基体７１ａ及びセンサ部７２（第１センサ部７２Ａ）に加え、半導体回路部１１０が設けられる。半導体回路部１１０の上に、基体７１ａが設けられ、基体７１ａの上にセンサ部７２が設けられる。
【０１４０】
半導体回路部１１０は、例えば、半導体基板１１１と、トランジスタ１１２と、を含む。
【０１４１】
半導体基板１１１は、半導体基板１１１の主面１１１ａを含む。半導体基板１１１は、主面１１１ａに設けられた素子領域１１１ｂを含む。トランジスタ１１２は、素子領域１１１ｂに設けられる。
【０１４２】
半導体回路部１１０は、処理回路１１３を含んでも良い。処理回路１１３は、素子領域１１１ｂに設けられても良く、それ以外の領域に設けられても良い。処理回路１１３は半導体回路部１１０の任意の場所に設けられる。処理回路１１３は、素子領域１１１ｂに設けられるトランジスタ１１２を含んでも良い。
【０１４３】
基体７１ａは、例えば、半導体回路部１１０の上方に設けられる。基体７１ａには、空洞部７０が形成されている。空洞部７０は、トランジスタ１１２の上方に形成されている。空洞部７０は、少なくとも、素子領域１１１ｂの上方に形成される。基体７１ａにおける空洞部７０以外の部分が非空洞部７１である。非空洞部７１は、主面１１１ａに対して平行な平面内で空洞部７０と並置される。
【０１４４】
この例では、トランジスタ１１２が形成された基板の上方に、歪検知素子５０が形成されている。トランジスタ１１２と、歪検知素子５０とは、実装工程で用いられるようなワイヤではなく、ウェーハ製造工程で一貫して形成される配線層で接続されている。これにより、圧力センサの小型化が可能になり、微小領域で歪を高感度に検知することができる。
【０１４５】
トランジスタ１１２と歪検知素子５０とを共通の基板上に形成することで、例えば、演算回路、増幅回路及び通信回路などの、センサで得られた情報を処理する回路（処理回路１１３など）を歪検知素子５０と同じ基板上に形成することができる。高感度なセンサを演算回路と一体として形成することで、システム全体としてみたときに、小型化が実現できる。また、低消費電力化を実現することができる。
【０１４６】
本実施形態においては、例えば、高感度のセンサを用い、さらに、そのセンサで得られた信号を演算処理する回路が、共通の基板上にシステムオンチップとして実現される。
【０１４７】
ただし、既に説明したように、半導体回路部１１０は、基体７１ａ及びセンサ部７２とは別に設けられても良い。この場合には、例えば、パッケージ工程において、１つのパッケージ内に、基体７１ａとセンサ部７２と半導体回路部１１０とが配置される。
【０１４８】
図１７（ａ）〜図１７（ｃ）は、第６の実施形態に係る圧力センサの構成を例示する模式図である。  
図１７（ａ）は、模式的斜視図であり、図１７（ｂ）及び図１７（ｃ）は、圧力センサを例示するブロック図である。
【０１４９】
図１７（ａ）に表したように、本実施形態に係る圧力センサ３６１は、基体７１ａ、センサ部７２及び半導体回路部１１０に加え、アンテナ１１５と、電気配線１１６と、をさらに含む。アンテナ１１５は、電気配線１１６を介して、半導体回路部１１０と接続される。圧力センサ３６１のセンサ部７２は、例えば、図１及び図２に例示した圧力センサ３１０におけるセンサ部７２と同様の構成を有する。すなわち、例えば、基体７１ａと、第１センサ部７２Ａと、が設けられる。第１センサ部７２Ａは、第１トランスデュース薄膜６４Ａと、第１固定部６７Ａと、第１歪検知素子５０Ａと、を含む。この例では、第１センサ部７２Ａは、第２歪検知素子５０Ｂをさらに含む。これらの構成については上記の通りである。
【０１５０】
図１７（ｂ）に表したように、送信回路１１７が圧力センサ３６１に設けられる。送信回路１１７は、歪検知素子５０に流れる電気信号に基づくデータを無線で送信する。送信回路１１７の少なくとも一部は、半導体回路部１１０に設けることができる。半導体回路部１１０は、歪検知素子５０に流れる電気信号に基づくデータを無線で送信する送信回路１１７を含むことができる。
【０１５１】
図１７（ｃ）に表したように、圧力センサ３６１と組み合わせて用いられる電子機器１１８ｄには、受信部１１８が設けられる。電子機器１１８ｄとして、例えば、携帯端末などの電子装置が用いられる。  
例えば、送信回路１１７を含む圧力センサ３６１と、受信部１１８を含む電子機器１１８ｄと、を組み合わせて用いることで、より便利になる。
【０１５２】
この例では、図１７（ｂ）に表したように、圧力センサ３６１には、電子機器１１８ｄからの制御信号を受信する受信回路１１７ｒが設けられている。例えば、受信回路１１７ｒの少なくとも一部は、半導体回路部１１０に設けることができる。受信回路１１７ｒを設けることにより、例えば、電子機器１１８ｄを操作することで、圧力センサ３６１の動作を制御することができる。
【０１５３】
図１７（ｂ）に表したように、この例では、圧力センサ３６１には、送信回路１１７として、例えば、歪検知素子５０に接続されたＡＤコンバータ１１７ａと、マンチェスター符号化部１１７ｂと、が設けられる。さらに、切替部１１７ｃが設けられ、送信と受信を切り替える。タイミングコントローラ１１７ｄによりこの切り替えが制御される。そして、受信回路１１７ｒとして、データ訂正部１１７ｅと、同期部１１７ｆと、判定部１１７ｇと、が設けられる。さらに、電圧制御発振器１１７ｈ（ＶＣＯ）が設けられている。
【０１５４】
一方、図１７（ｃ）に表したように、電子機器１１８ｄには、マンチェスター符号化部１１７ｂ、切替部１１７ｃ、タイミングコントローラ１１７ｄ、データ訂正部１１７ｅ、同期部１１７ｆ、判定部１１７ｇ及び電圧制御発振器１１７ｈが設けられ、さらに記憶部１１８ａ及び中央演算部１１８ｂ（ＣＰＵ）が設けられている。
【０１５５】
（第７の実施形態）
本実施形態は、実施形態に係る圧力センサの製造方法に係る。以下では、１つの例として、圧力センサ３６０の製造方法について説明する。
【０１５６】
図１８（ａ）、図１８（ｂ）、図１９（ａ）、図１９（ｂ）、図２０（ａ）、図２０（ｂ）、図２１（ａ）、図２１（ｂ）、図２２（ａ）、図２２（ｂ）、図２３（ａ）、図２３（ｂ）、図２４（ａ）、図２４（ｂ）、図２５（ａ）、図２５（ｂ）、図２６（ａ）、図２６（ｂ）、図２７（ａ）、図２７（ｂ）、図２８（ａ）、図２８（ｂ）、図２９（ａ）及び図２９（ｂ）は、第７の実施形態に係る圧力センサの製造方法を例示する模式図である。
【０１５７】
図１８（ａ）〜図２９（ａ）は、模式的平面図であり、図１８（ｂ）〜図２９（ｂ）は、模式的断面図である。
【０１５８】
図１８（ａ）及び図１８（ｂ）に表したように、半導体基板１１１の表面部分に半導体層１１２Ｍが設けられている。半導体層１１２Ｍの上面に素子分離絶縁層１１２Ｉを形成する。半導体層１１２Ｍの上に、図示しない絶縁層を介して、ゲート１１２Ｇを形成する。ゲート１１２Ｇの両側に、ソース１１２Ｓとドレイン１１２Ｄとを形成し、トランジスタ１１２が形成される。この上に層間絶縁膜１１４ａを形成し、さらに層間絶縁膜１１４ｂを形成する。
【０１５９】
非空洞部７１となる領域において、層間絶縁膜１１４ａ及び１１４ｂの一部に、トレンチ及び孔を形成する。孔に導電材料を埋め込んで、接続ピラー１１４ｃ〜１１４ｅを形成する。この例では、接続ピラー１１４ｃは、１つのトランジスタのソース１１２Ｓに接続され、接続ピラー１１４ｄはドレイン１１２Ｄに接続されている。接続ピラー１１４ｅは、別のトランジスタのソース１１２Ｓに接続されている。トレンチに導電材料を埋め込んで、配線部１１４ｆ及び配線部１１４ｇを形成する。配線部１１４ｆは、接続ピラー１１４ｃ及び接続ピラー１１４ｄに接続される。配線部１１４ｇは、接続ピラー１１４ｅに接続される。層間絶縁膜１１４ｂの上に、層間絶縁膜１１４ｈを形成する。
【０１６０】
図１９（ａ）及び図１９（ｂ）に表したように、層間絶縁膜１１４ｈの上に層間絶縁膜１１４ｉとなるＳｉＯ２を例えばＣＶＤで形成する。層間絶縁膜１１４ｉの所定の位置に孔を形成し、導電材料（金属材料）を埋め込み、上面をＣＭＰで平坦化する。これにより、配線部１１４ｆに接続された接続ピラー１１４ｊと、配線部１１４ｇに接続された接続ピラー１１４ｋと、が形成される。
【０１６１】
図２０（ａ）及び図２０（ｂ）に表したように、層間絶縁膜１１４ｉの空洞部７０となる領域に凹部を形成し、その凹部に犠牲層１１４ｌを埋め込む。犠牲層１１４ｌには、例えば、ＳｉＧｅなどが用いられる。犠牲層１１４ｌには、低温で成膜できる材料が用いられる。
【０１６２】
図２１（ａ）及び図２１（ｂ）に表したように、層間絶縁膜１１４ｉ及び犠牲層１１４ｌの上に、トランスデュース薄膜６４となる絶縁膜６１ｂｆ（ＳｉＯ２など）を形成する。絶縁膜６１ｂｆに孔を設け、その孔に導電材料（金属）を埋め込み、接続ピラー６１ｆａ及び接続ピラー６２ｆａを形成する。接続ピラー６１ｆａは接続ピラー１１４ｋと接続され、接続ピラー６２ｆａは接続ピラー１１４ｊと接続されている。
【０１６３】
図２２（ａ）及び図２２（ｂ）に表したように、絶縁膜６１ｂｆ、接続ピラー６１ｆａ及び接続ピラー６２ｆａの上に、第１配線層６１となる導電層６１ｆを形成する。
【０１６４】
図２３（ａ）及び図２３（ｂ）に表したように、導電層６１ｆの上に、歪検知素子５０となる積層膜５０ｆを形成する。
【０１６５】
図２４（ａ）及び図２４（ｂ）に表したように、積層膜５０ｆを所定の形状に加工し、その上に、絶縁層６５となる絶縁膜６５ｆ（ＳｉＯ２など）を形成する。
【０１６６】
図２５（ａ）及び図２５（ｂ）に表したように、絶縁膜６５ｆの一部を除去し、導電層６１ｆを所定の形状に加工する。これにより、第１配線層６１の形状が形成される。このとき、導電層６１ｆの一部は、接続ピラー６２ｆａに接続された接続ピラー６２ｆｂとなる。さらに、この上に、絶縁層６６となる絶縁膜６６ｆを形成する。
【０１６７】
図２６（ａ）及び図２６（ｂ）に表したように、絶縁膜６６ｆに開口部６６ｐを形成する。これにより、接続ピラー６２ｆｂが露出する。
【０１６８】
図２７（ａ）及び図２７（ｂ）に表したように、この上に、第２配線層６２となる導電層６２ｆを形成する。導電層６２ｆの一部は、接続ピラー６２ｆｂと接続される。
【０１６９】
図２８（ａ）及び図２８（ｂ）に表したように、導電層６２ｆを所定の形状に加工する。これにより、第２配線層６２が形成される。第２配線層６２は、接続ピラー６２ｆｂに接続されている。
【０１７０】
図２９（ａ）及び図２９（ｂ）に表したように、絶縁膜６６ｆに所定の形状の開口部６６ｏを形成する。開口部６６ｏを介して、絶縁膜６１ｂｆを加工し、さらに、犠牲層１１４ｌを除去する。これにより、空洞部７０が形成される。犠牲層１１４ｌの除去においては、例えば、犠牲層１１４ｌの上面（犠牲層１１４ｌの半導体基板１１１とは反対側の面）から犠牲層１１４ｌを除去（例えばエッチング）する。  
これにより、本実施形態に係る圧力センサ３６０が形成できる。
【０１７１】
なお、リング状の固定部６７を形成するためには、例えば、この後に、空洞部７０の上方における非空洞部７１の縁とトランスデュース薄膜６４との間を絶縁膜で埋める。
【０１７２】
図３０は、第７の実施形態に係る圧力センサの製造方法を例示するフローチャート図である。  
図３０に表したように、本実施形態に係る圧力センサの製造方法においては、半導体基板１１１の上にトランジスタ１１２を形成する（ステップＳ１１０）。例えば、図１８（ａ）及び図１８（ｂ）に関して説明した処理を行う。
【０１７３】
本製造方法においては、半導体基板１１１の上に層間絶縁層を形成し、トランジスタ１１２の上に犠牲層１１４ｌを形成する（ステップＳ１２０）。例えば、図１９（ａ）〜図２０（ｂ）に関して説明した処理を行う。この層間絶縁層は、例えば、層間絶縁膜１１４ｉを含む。
【０１７４】
層間絶縁層（例えば層間絶縁膜１１４ｉ）と犠牲層１１４ｌとの上に、トランスデュース薄膜６４となる薄膜（例えばトランスデュース膜６４ｆ）を形成する（ステップＳ１２１）。なお、場合によっては、以下の第１導電層がトランスデュース薄膜６４を兼ねる場合もある。この場合は、ステップＳ１２１は省略される。
【０１７５】
そして、第１配線層６１となる第１導電層（導電層６１ｆ）を形成する（ステップＳ１３０）。例えば、図２２（ｂ）及び図２２（ｂ）に関して説明した処理を行う。
【０１７６】
犠牲層１１４ｌの上の第１導電層（導電層６１ｆ）の上に、第１磁性層１０を含む歪検知素子５０を形成する（ステップＳ１４０）。例えば、図２３（ａ）〜図２４（ｂ）に関して説明した処理を行う。
【０１７７】
歪検知素子５０の上に第２配線層６２となる第２導電層（導電層６２ｆ）を形成する（ステップＳ１５０）。例えば、図２７（ａ）〜図２８（ｂ）に関して説明した処理を行う。
【０１７８】
層間絶縁層の中に、第１導電層（導電層６１ｆ）を半導体基板１１１と電気的に接続する第１配線６１ｃと、第２導電層（導電層６２ｆ）を半導体基板１１１と電気的に接続する第２配線６２ｃと、を形成する（ステップＳ１６０）。例えば、図１８（ａ）、図１８（ｂ）、図１９（ａ）、図１９（ｂ）、図２１（ａ）、図２１（ｂ）、図２５（ａ）及び図２５（ｂ）に関して説明した処理を行う。ステップＳ１６０は、例えば、上記のステップＳ１１０〜ステップＳ１５０の間、及び、ステップＳ１５０の後、の少なくともいずれかの工程において、１回、または、複数の処理により実施される。
【０１７９】
そして、犠牲層１１４ｌを除去する（ステップＳ１７０）。例えば、図２９（ａ）及び図２９（ｂ）に関して説明した処理を行う。  
本実施形態によれば、高感度の圧力センサの製造方法を提供できる。
【０１８０】
上記の犠牲層１１４ｌを除去する工程（ステップＳ１７０）は、例えば、犠牲層１１４ｌの上面（犠牲層１１４ｌの半導体基板１１１とは反対側の面）から犠牲層１１４ｌを除去（例えばエッチング）することを含む。
【０１８１】
（第８の実施形態）
図３１は、第８の実施形態に係るマイクロフォンの構成を例示する模式図である。  
図３１に表したように、本実施形態に係るマイクロフォン４１０は、実施形態に係る任意の圧力センサ及びそれの変形の圧力センサを含む。この例では、圧力センサ３１０が用いられている。マイクロフォン４１０は、携帯情報端末５１０の端部に組み込まれている。マイクロフォン４１０の内部の圧力センサ３６０におけるトランスデュース薄膜６４は、例えば、携帯情報端末５１０における表示部４２０が設けられた面に対して実質的に平行である。ただし、実施形態はこれに限らず、トランスデュース薄膜６４の配置は任意である。
【０１８２】
本実施形態によれば、マイクロフォン４１０は、広域の周波数に対して高感度となる。
【０１８３】
マイクロフォン４１０は携帯情報端末５１０に組み込まれているが、実施形態はこれに限らない。マイクロフォン４１０は、例えば、ＩＣレコーダーやピンマイクロフォン等に組み込まれてもよい。
【０１８４】
実施形態によれば、高感度の圧力センサ及びマイクロフォンを提供することができる。
【０１８５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、圧力センサ及びマイクロフォンに含まれる基体、センサ部、トランスデュース薄膜、固定部、歪検知素子、磁性層、中間層、及び、処理回路などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１８６】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１８７】
その他、本発明の実施の形態として上述した圧力センサ及びマイクロフォンを基にして、当業者が適宜設計変更して実施し得る全ての圧力センサ及びマイクロフォンも、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１８８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１８９】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【０１９０】
１０…第１磁性層、  １０Ｂ…第３磁性層、  １０Ｃ…第５磁性層、  １０ａ…磁性積層膜、  １０ｂ…高磁歪磁性膜、  １１…磁化方向、  ２０…第２磁性層、  ２０Ｂ…第４磁性層、  ２０Ｃ…第６磁性層、  ２１、２２…磁化方向、  ３０…中間層（第１中間層）、  ３０Ｂ…第２中間層、  ３０Ｃ…第３中間層、  ４１…バッファ層、  ４２…反強磁性層、  ４３…磁性層、  ４４…Ｒｕ層、  ４５…キャップ層、  ５０、５０ａ〜５０ｄ…歪検知素子、  ５０Ａ…第１歪検知素子、  ５０Ｂ…第２歪検知素子、  ５０Ｃ…第３歪検知素子、  ５０ｆ…積層膜、  ５０ｓ…歪抵抗変化部、  ５０ｓｇ…信号、  ５１…第１電極、  ５２…第２電極、  ５４ａ、５４ｂ…絶縁層、  ５５ａ、５５ｂ…バイアス層、  ５７…第１配線、  ５７ａ〜５７ｄ…配線、  ５８…第２配線、  ５８ａ〜５８ｄ…配線、  ６１…第１配線層、  ６１ｂｆ…絶縁膜、  ６１ｆ…導電層、  ６１ｆａ…接続ピラー、  ６２…第２配線層、  ６２ｆ…導電層、  ６２ｆａ、６２ｆｂ…接続ピラー、  ６３…方向、  ６４…トランスデュース薄膜、  ６４Ａ…第１トランスデュース薄膜、  ６４Ｂ…第２トランスデュース薄膜、  ６４Ｂａ…第２膜面、  ６４Ｂｂ…重心、  ６４ａ…膜面（第１膜面）、  ６４ｂ…重心、  ６４ｃ、６４ｄ、６４ｅ、６４ｆ…直線、  ６４ｅｇ…縁部、  ６４ｆｍ…トランスデュース膜、  ６５…絶縁層、  ６５ｆ…絶縁膜、  ６６…絶縁層、  ６６ｆ…絶縁膜、  ６６ｏ、６６ｐ…開口部、  ６７、６７ａ〜６７ｄ…固定部、  ６７Ａ…第１固定部、  ６７Ｂ…第２固定部、  ７０…空洞部、  ７０ｓ…基板、  ７１…非空洞部、  ７１ａ…基体、  ７２…センサ部、  ７２Ａ…第１センサ部、  ７２Ｂ…第２センサ部、  ８０、８１…応力、  １１０…半導体回路部、  １１１…半導体基板、  １１１ａ…主面、  １１１ｂ…素子領域、  １１２…トランジスタ、  １１２Ｄ…ドレイン、  １１２Ｇ…ゲート、  １１２Ｉ…素子分離絶縁層、  １１２Ｍ…半導体層、  １１２Ｓ…ソース、  １１３…処理回路、  １１４ａ、１１４ｂ、１１４ｈ、１１４ｉ…層間絶縁膜、  １１４ｃ、１１４ｄ、１１４ｅ、１１４ｊ、１１４ｋ…接続ピラー、  １１４ｆ、１１４ｇ…配線部、  １１４ｌ…犠牲膜、  １１５…アンテナ、  １１６…電気配線、  １１７…送信回路、  １１７ａ…ＡＤコンバータ、  １１７ｂ…マンチェスター符号化部、  １１７ｃ…切替部、  １１７ｄ…タイミングコントローラ、  １１７ｅ…データ訂正部、  １１７ｆ…同期部、  １１７ｇ…判定部、  １１７ｈ…電圧制御発振器、  １１７ｒ…受信回路、  １１８…受信部、  １１８ａ…記憶部、  １１８ｂ…中央演算部、  １１８ｄ…電子機器、  ３１０、３２０、３２１、３３０、３３１、３３２、３４０、３６０、３６１…圧力センサ、  ４１０…マイクロフォン、  ４２０…表示部、  ５１０…携帯情報端末、  ｓｇ１、ｓｇ２…第１、第２信号、  ｗ１、ｗ２…幅
【図１】
0005865986.tif 000002
【図２】
0005865986.tif 000003
【図３】
0005865986.tif 000004
【図４】
0005865986.tif 000005
【図５】
0005865986.tif 000006
【図６】
0005865986.tif 000007
【図７】
0005865986.tif 000008
【図８】
0005865986.tif 000009
【図９】
0005865986.tif 000010
【図１０】
0005865986.tif 000011
【図１１】
0005865986.tif 000012
【図１２】
0005865986.tif 000013
【図１３】
0005865986.tif 000014
【図１４】
0005865986.tif 000015
【図１５】
0005865986.tif 000016
【図１６】
0005865986.tif 000017
【図１７】
0005865986.tif 000018
【図１８】
0005865986.tif 000019
【図１９】
0005865986.tif 000020
【図２０】
0005865986.tif 000021
【図２１】
0005865986.tif 000022
【図２２】
0005865986.tif 000023
【図２３】
0005865986.tif 000024
【図２４】
0005865986.tif 000025
【図２５】
0005865986.tif 000026
【図２６】
0005865986.tif 000027
【図２７】
0005865986.tif 000028
【図２８】
0005865986.tif 000029
【図２９】
0005865986.tif 000030
【図３０】
0005865986.tif 000031
【図３１】
0005865986.tif 000032