(57)【特許請求の範囲】
【請求項１】
電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、
第１のインダクタの一端とスイッチ素子の一端とが接続され、
前記第１のインダクタの前記一端と前記スイッチ素子の前記一端との接続点に第１のダイオードの一端と第２のインダクタの一端とが接続され、
前記スイッチ素子の他端と、前記第１のダイオードの他端との間に第１のコンデンサが接続され、
前記第１のダイオードの他端と前記第２のインダクタの他端との間に第２のコンデンサが接続され、
前記第１のインダクタの他端と前記スイッチ素子の前記他端との間に入力電圧を供給する前記電源が接続可能とされ、
前記第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされ、
前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する第１の出力電圧を変化させる、昇降圧スイッチング電源回路。
【請求項２】
さらに、前記スイッチ素子の他端と前記電源との間に第３のインダクタを接続する請求項１に記載の昇降圧スイッチング電源回路。
【請求項３】
電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、
スイッチ素子の一端に第１のダイオードの一端と第２のインダクタの一端とが接続され、
前記スイッチ素子の他端と、前記第１のダイオードの他端との間に第１のコンデンサが接続され、
第１のインダクタの一端と前記スイッチ素子の他端とが接続され、
前記第１のダイオードの前記他端と前記第２のインダクタの他端との間に第２のコンデンサが接続され、
前記第１のインダクタの他端と前記スイッチ素子の前記一端との間との間に入力電圧を供給する前記電源が接続可能とされ、
前記第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされ、
前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する第１の出力電圧を変化させる、昇降圧スイッチング電源回路。
【請求項４】
さらに、前記スイッチ素子の前記一端と前記電源との間に第３のインダクタを接続する請求項３に記載の昇降圧スイッチング電源回路。
【請求項５】
前記第１のインダクタと前記第３のインダクタとは、同一コアを共有して形成される請求項２または請求項４に記載の昇降圧スイッチング電源回路。
【請求項６】
前記第１のコンデンサの両端に第２の負荷が接続可能とされる請求項１ないし請求項５の１項に記載の昇降圧スイッチング電源回路。
【請求項７】
前記第１のコンデンサと前記第２のコンデンサの直列接続回路の両端に第２の負荷が接続可能とされる請求項１ないし請求項５の１項に記載の昇降圧スイッチング電源回路。
【請求項８】
前記第１のコンデンサの両端に第２の負荷が接続可能とされ、
前記第１のコンデンサと前記第２のコンデンサの接続点と、前記第１のインダクタの他端との間に第３の負荷が接続可能とされる、請求項１に記載の昇降圧スイッチング電源回路。
【請求項９】
さらに、制御部を備え、
前記制御部は、前記第１の出力電圧と基準電圧との差が出力される差動増幅器と、
前記差動増幅器からの出力が入力されるパルス幅変調器と、を有し、
前記パルス幅変調器からのパルス幅信号によって、前記スイッチ素子を制御して前記第１の出力電圧を所定電圧に制御する、請求項１ないし請求項８の１項に記載の昇降圧スイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降圧スイッチング電源回路に関するものである。
【背景技術】
【０００２】
電源からの電圧を昇圧し、降圧する昇降圧スイッチング電源回路としては、図３４に示す昇圧型のスイッチング電源回路１０１と降圧型のスイッチング電源回路１０２とを縦続接続するものが、周知技術として知られている。図３５は、本願の願書に記載の発明者の一人が先に発明した昇降圧スイッチング電源回路を示すものである（特許文献１を参照）。図３５に示す昇降圧スイッチング電源回路１００は、図３４に示す周知技術として知られている昇降圧スイッチング電源回路を原型として発明をされたが、この周知技術の昇降圧スイッチング電源回路に比べて格段に部品点数が少なく、効率も高いものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２７３５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
昇降圧スイッチング電源回路の小型化、高効率化に対する社会の要求は、年々ますます強まっている。本発明は、かかる社会の要求に鑑み、さらに、小型化、高効率化を図った昇降圧スイッチング電源回路を提供するものである。
【課題を解決するための手段】
【０００５】
本発明の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、第１のインダクタの一端とスイッチ素子の一端とが接続され、前記第１のインダクタの前記一端と前記スイッチ素子の前記一端との接続点に第１のダイオードの一端と第２のインダクタの一端とが接続され、前記スイッチ素子の他端と、前記第１のダイオードの他端との間に第１のコンデンサが接続され、前記第１のダイオードの他端と前記第２のインダクタの他端との間に第２のコンデンサが接続され、前記第１のインダクタの他端と前記スイッチ素子の前記他端との間に入力電圧を供給する前記電源が接続可能とされ、前記第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされ、前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する第１の出力電圧を変化させる。
【０００６】
本発明の別の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、スイッチ素子の一端に第１のダイオードの一端と第２のインダクタの一端とが接続され、前記スイッチ素子の他端と、前記第１のダイオードの他端との間に第１のコンデンサが接続され、第１のインダクタの一端と前記スイッチ素子の他端とが接続され、前記第１のダイオードの前記他端と前記第２のインダクタの他端との間に第２のコンデンサが接続され、前記第１のインダクタの他端と前記スイッチ素子の前記一端との間との間に入力電圧を供給する前記電源が接続可能とされ、前記第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされ、前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する第１の出力電圧を変化させる。
【発明の効果】
【０００７】
本発明によれば、回路部品の数を減らし、高効率化を図った昇降圧スイッチング電源回路を提供できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２】図３４に示す昇降圧スイッチング電源回路の原理図を半導体で置き換える回路図である。
【図３】図３５に示す回路を変形する昇降圧スイッチング電源回路を示す図である。
【図４】図３に示す回路図を書き換える図である。
【図５】図４に示す回路においてインダクタの位置を置き換える回路図である。
【図６】昇降圧スイッチング電源回路が動作中の各部の電圧波形、電流波形を示す図である。
【図７】パルスデューティに対する、第１のコンデンサの電圧と出力電圧と電圧変換率との各々を示す図である。
【図８】第１の実施形態の昇降圧スイッチング電源回路の一部を説明する図である。
【図９】第１の実施形態の昇降圧スイッチング電源回路の別の一部を説明する図である。
【図１０】出力電圧として定電圧を得るための実施形態の昇降圧スイッチング電源回路を示す図である。
【図１１】第２の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１２】第３の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１３】第４の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１４】第５の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１５】第６の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１６】第７の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１７】第８の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１８】第９の実施形態の昇降圧スイッチング電源回路を示す図である。
【図１９】第１０の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２０】第１１の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２１】第１２の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２２】第１３の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２３】第１４の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２４】第１５の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２５】第１６の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２６】第１７の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２７】第１８の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２８】第１９の実施形態の昇降圧スイッチング電源回路を示す図である。
【図２９】第２０の実施形態の昇降圧スイッチング電源回路を示す図である。
【図３０】第２１の実施形態の昇降圧スイッチング電源回路を示す図である。
【図３１】第２２の実施形態の昇降圧スイッチング電源回路を示す図である。
【図３２】第２３の実施形態の昇降圧スイッチング電源回路を示す図である。
【図３３】第２４の実施形態の昇降圧スイッチング電源回路を示す図である。
【図３４】背景技術を説明するための図である。
【図３５】背景技術を説明するための別の図である。
【発明を実施するための最良の形態】
【０００９】
本発明の第１の実施形態、第３の実施形態の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であり以下の構成を有している。
【００１０】
第１のインダクタの一端とスイッチ素子の一端とが接続され、第１のインダクタの一端とスイッチ素子の一端との接続点に第１のダイオードの一端と第２のインダクタの一端とが接続され、スイッチ素子の他端と、第１のダイオードの他端との間に第１のコンデンサが接続され、第１のダイオードの他端と第２のインダクタの他端との間に第２のコンデンサが接続される。そして、スイッチ素子のオンとオフとの比率を変化させて、第２のコンデンサの両端に発生する第１の出力電圧を変化させる。
【００１１】
第１のインダクタの他端とスイッチ素子の他端との間に入力電圧を供給する電源が接続可能とされ、第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされる。
【００１２】
第１の実施形態、第３の実施形態の昇降圧スイッチング電源回路は、さらに、スイッチ素子の他端と電源との間に第３のインダクタを接続してもよい（第５の実施形態）。また、第１のインダクタと第３のインダクタとは、同一コアを共有して形成されるようにしてもよい（第７の実施形態）。
【００１３】
本発明の第２の実施形態、第４の実施形態の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であり以下の構成を有している。
【００１４】
電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、スイッチ素子の一端に第１のダイオードの一端と第２のインダクタの一端とが接続され、スイッチ素子の他端と、第１のダイオードの他端との間に第１のコンデンサが接続され、第１のインダクタの一端とスイッチ素子の他端とが接続され、第１のダイオードの他端と第２のインダクタの他端との間に第２のコンデンサが接続される。そして、スイッチ素子のオンとオフとの比率を変化させて、第２のコンデンサの両端に発生する第１の出力電圧を変化させる。
【００１５】
第１のインダクタの他端とスイッチ素子の一端との間との間に入力電圧を供給する電源が接続可能とされ、第２のコンデンサの両端に出力電圧を供給し、第１の負荷が接続可能とされる。
【００１６】
第２の実施形態、第４の実施形態の昇降圧スイッチング電源回路は、さらに、スイッチ素子の一端と電源との間に第３のインダクタを接続してもよい（第６の実施形態）。また、第１のインダクタと第３のインダクタとは、同一コアを共有して形成されるようにしてもよい（第８の実施形態）。
【００１７】
第１の実施形態ないし第８の実施形態の昇降圧スイッチング電源回路は、第１の負荷に加えて第２の負荷を接続可能としてもよい。第１の負荷と第２の負荷との接続態様は大きく分けて２つの態様がある。
【００１８】
第１の接続態様は、第２のコンデンサの両端に第１の負荷を接続し、第１のコンデンサの両端に第２の負荷を接続するものである。第１の接続態様においては、第１のコンデンサと第２のコンデンサとの接続点を接地電位として基準電位とする（第９の実施形態、第１１の実施形態、第１３の実施形態、第１５の実施形態、第１７の実施形態、第１９の実施形態、第２１の実施形態、第２３の実施形態）。第９の実施形態、第１３の実施形態においては、さらに、第１のコンデンサと第２のコンデンサとの接続点と第１のインダクタの他端との間に第３の負荷が接続可能とされる。
【００１９】
第２の接続態様は、第２のコンデンサの両端に第１の負荷を接続し、第１のコンデンサと第２のコンデンサの直列接続回路の両端に第２の負荷を接続するものである。第２の接続態様においては、第２のインダクタと第２のコンデンサとの接続点を接地電位として基準電位とする（第１０の実施形態、第１２の実施形態、第１４の実施形態、第１６の実施形態、第１８の実施形態、第２０の実施形態、第２２の実施形態、第２４の実施形態）。
【００２０】
第１の実施形態ないし第２４の実施形態の昇降圧スイッチング電源回路は、制御部を備えてもよい。制御部は、出力電圧と基準電圧との差が出力される差動増幅器と、差動増幅器からの出力が入力されるパルス幅変調器と、を有し、パルス幅変調器からのパルス幅信号によって、スイッチ素子を制御して第１の出力電圧を所定電圧に制御する。
【００２１】
（第１の実施形態）
図１は第１の実施形態の昇降圧スイッチング電源回路を示す図である。
【００２２】
図１に示す第１の実施形態の昇降圧スイッチング電源回路１は、本願の願書に記載の発明者ら（以下、発明者らと省略する）が発明した従来にない新規な回路である。図１に示す昇降圧スイッチング電源回路１は、図３５に示す昇降圧スイッチング電源回路１００を改良して、さらに、小型化と高効率化を図るものである。以下、図１の昇降圧スイッチング電源回路１を発明者らがどのようにして発明をするに至ったかについて順をおって説明することによって回路の概要を明らかにする。
【００２３】
まず、図３５に示す昇降圧スイッチング電源回路１００を発明するに至った過程を簡単にまとめる（詳細については特許文献１を参照）。
【００２４】
図２に示す回路は、図３４に示す昇降圧スイッチング電源回路の原理図を半導体で置き換える回路図である。符号１０１ａを付した破線内は、図３４に示す符号１０１の部分に対応する昇圧型のスイッチング電源回路１０１ａである。符号１０２ａを付した破線内は、図３４に示す符号１０２の部分に対応する降圧型のスイッチング電源回路１０２ａである。ここで、降圧型のスイッチング電源回路１０２ａについては、図３４に示す正極性側にスイッチ素子Ｓ２を有する降圧型のスイッチング電源回路１０２と異なり、負極性側にＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ２を接続している。
【００２５】
図２の等価回路は、図３４に示す昇降圧スイッチング電源回路と同様に動作する。図２の等価回路においてＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１とＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ２とを、一方がオンの場合は他方もオンとなり、一方がオフの場合は他方もオフとなるような動作をさせる。これにより、図３４に示すスイッチ素子Ｓ１とスイッチ素子Ｓ２とは、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１とダイオードＤ３とに置き換えることができる（図３５を参照）。
【００２６】
図２に示す回路においては、コンデンサＣ１の両端の電圧ＥＣ１と入力電圧ＥＩとの関係は（式１）で表される。また、出力電圧ＥＯと電圧ＥＣ１との関係は（式２）で表される。また、出力電圧ＥＯと入力電圧ＥＩとの関係は（式３）で表される。ここで、ＴＳはスイッチング周期、ＴＯＦＦ１はＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１のオフの時間、ＴＯＮ２はＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ２のオンの時間である。
【００２７】
ＥＣ／ＥＩ＝（ＴＳ／ＴＯＦＦ１）                （式１）
ＥＯ／ＥＣ＝（ＴＯＮ２／ＴＳ）                （式２）
ＥＯ／ＥＩ＝（ＴＳ／ＴＯＦＦ１）    ×（ＴＯＮ２／ＴＳ）
＝ＴＯＮ２／ＴＯＦＦ１                （式３）
【００２８】
次に、図３ないし図５を参照して、発明者らが新規に発明した図１に示す昇降圧スイッチング電源回路１の発明に至る過程を説明する。
【００２９】
図３は、図３５に示す回路を変形する昇降圧スイッチング電源回路を示す図である。
【００３０】
図３に示す昇降圧スイッチング電源回路１０４はダイオードＤ３を備えず、図３５に示す回路はダイオードＤ３を備える点において異なる。図３５においては、ダイオードＤ２に対してダイオードＤ１とダイオードＤ３との直列回路とが並列に接続されている。よって、図３に示すようにダイオードＤ２を削除してもダイオードＤ１とダイオードＤ３との直列回路がダイオードＤ２に代替して動作する。しかしながら、ダイオードＤ１とダイオードＤ３との直列回路においては、２個のダイオード分の順方向電圧が発生し、さらにスイッチング損失も２個のダイオードで発生するので効率が低下する。そこで、図３に示す回路を図４、図５を参照して説明するように、さらに変形する。
【００３１】
図４は、図３に示す回路図を書き換える図である。図３に示す回路と図４に示す回路とは、接続態様（トポロジー）が同一である。
【００３２】
図５は、図４に示す回路のインダクタＬ２の位置を換える説明のための回路図である。
【００３３】
図４に示す昇降圧スイッチング電源回路１０５と図５に示す昇降圧スイッチング電源回路１０６とのいずれにおいても、ダイオードＤ１とダイオードＤ３とに接続される回路は、コンデンサＣ２と負荷ＲＬとの並列回路とインダクタＬ２との直列回路である。よって、図４に示す回路と図５に示す回路とはまったく同じ動作をする。
【００３４】
ここで、図５示す回路におけるダイードＤ３の作用について検討する。インダクタＬ２に電流が流れ続ける、いわゆる、電流連続モードにおいては、ダイオードＤ３は常時、オン（導通）している。すなわち、ダイオードＤ３を介することなく、ダイオードＤ３の両端を短絡した回路と動作は同じである。また、インダクタＬ２に電流が断続的に流れる、いわゆる、電流不連続モードにおいては、逆電流は、ダイオードＤ１によってオフ（切断）される。すなわち、ダイオードＤ１がダイオードＤ３に代替して動作する。よって、電流連続モードおよび電流不連続モードのいずれにおいても、ダイオードＤ３を短絡しても同様の作用をする。図５に示す回路においてダイオードＤ３を短絡する回路は、図１と同じである。
【００３５】
以上述べたような経過を経て、発明者らは図１に示す回路に到達した。図１に示す回路においては、ダイオードＤ２とダイオードＤ３とを有することなくダイオードＤ１のみで図３５に示す回路と同様に作用するとともに、部品点数を少なくし回路の小型化を図ることができ、ダイオードにおける損失を低減し高効率化を図ることができる。
【００３６】
図１に示す回路の出力電圧ＥＯと入力電圧ＥＩとの関係は（式４）で表される。ここで、（式４）は（式３）から導かれる。すなわち、図１に示す回路ではＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１のみを用いるので、ＴＳ＝ＴＯＮ＋ＴＯＦＦである。
【００３７】
ＥＯ／ＥＩ＝（ＴＳ／ＴＯＦＦ）×（ＴＯＮ／ＴＳ）
＝ＴＯＮ／ＴＯＦＦ                （式４）
【００３８】
図６は、図１に示す第１の実施形態の昇降圧スイッチング電源回路１が動作中の各部の電圧波形、電流波形を示す図である。図６の最上段から下方向に順に、ダイオードＤ１の電流ＩＤ１、インダクタＬ１の電流ＩＬ１、インダクタＬ２の電流ＩＬ２、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１のドレインとソース間の電圧ＶＱ１、を各々示すものである。なお、後述する第２の実施形態ないし第８の実施形態においても、各部の波形は図６に示すと同様である。
【００３９】
図６から以下のことがみてとれる。ダイオードＤ１の電流ＩＤ１は、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１がオンの時（電圧ＶＱ１が０Ｖ付近の時）に流れず、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１がオフの時（電圧ＶＱ１が０Ｖ付近ではない時）に流れる。インダクタＬ１の電流ＩＬ１とインダクタＬ２の電流ＩＬ２とは、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１がオンの時には増加し、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１がオフの時には減少する。
【００４０】
図７は、パルスデューティに対する、コンデンサＣ１（第１のコンデンサ）の電圧と出力電圧ＥＯと電圧変換率Ｍ（出力電圧ＥＯ／入力電圧ＥＩ）との各々を示す図である。
【００４１】
図７は、パルスデューティ、すなわち、Ｄｕｔｙ（ＴＯＮ／ＴＳ）を変化させることによって、出力電圧ＥＯを変化させることができることを示している。また、図７は、電圧変換率Ｍは、（式４）で示すように（ＴＯＮ／ＴＯＦＦ）で表されるので、Ｄｕｔｙ（ＴＯＮ／ＴＳ）を変化させることによって、出力電圧ＥＯを入力電圧ＥＩよりも大きくも、小さくも、任意に変化させることができることを示している。なお、第２の実施形態ないし第８の実施形態においても、図７に示すと同様である。
【００４２】
第１の実施形態の昇降圧スイッチング電源回路１は、電源Ｐからの電力が入力され負荷ＲＬに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。
【００４３】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【００４４】
また、インダクタＬ１の他端とスイッチ素子Ｑ１の他端との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯを供給する負荷ＲＬが接続可能とされる。
【００４５】
上述した接続関係を有する昇降圧スイッチング電源回路１は、以下のように分解してその作用を説明をすることができる。
【００４６】
図８は、図１に示す第１の実施形態の昇降圧スイッチング電源回路の一部を説明する図である。
【００４７】
図８に示す昇降圧スイッチング電源回路１における回路部分１ａは、インダクタＬ１とスイッチ素子Ｑ１とダイオードＤ１とコンデンサＣ１とが相互に接続される部分のみを抜き出した回路部分である。図８に示す電源ＰとインダクタＬ１とスイッチ素子Ｑ１とダイオードＤ１とコンデンサＣ１との相互の接続関係の部分のみに注目するとこの部分は、図２に示す昇圧型のスイッチング電源回路１０１ａとまったく同じである。
【００４８】
図９は、図１に示す第１の実施形態の昇降圧スイッチング電源回路の別の一部を説明する図である。
【００４９】
図９に示す昇降圧スイッチング電源回路１における回路部分１ｂは、図１に示すインダクタＬ２とスイッチ素子Ｑ１（図２のスイッチ素子Ｑ２に対応）とダイオードＤ１（図２のダイオードＤ２に対応）とコンデンサＣ２とが相互に接続される部分のみを抜き出した回路部分である。
【００５０】
図９に示す回路部分１ｂの接続関係について説明をする。回路部分１ｂと図２に示す降圧型のスイッチング電源回路１０１ｂとを比べると、インダクタＬ２の接続位置が異なるだけで他はまったく同じである。また、回路部分１ｂと図３４に示す降圧型のスイッチング電源回路１０１とを比べると、回路部分１ｂにおいては負極性の電源（コンデンサＣ１に対応）から負極性の電圧を得る。これに対して、降圧型のスイッチング電源回路１０１においては、正極性の電源（コンデンサＣ１に対応）から正極性の電圧を得る点が異なるだけで、両者は実質的に同一である。
【００５１】
図１０は、出力電圧として定電圧を得るための実施形態の昇降圧スイッチング電源回路を示す図である。
【００５２】
昇降圧スイッチング電源回路１２は、図１に示す昇降圧スイッチング電源回路１に制御部１１を付加している。昇降圧スイッチング電源回路１２では、ＡＭＰ１１１（差動増幅器）において、出力電圧ＥＯと基準電圧ＥＲＥＦとの差が出力される。ＡＭＰ１１１から出力される差の電圧（誤差電圧）は、ＰＷＭ変調器１１２（パルス幅変調器）に入力され、出力電圧ＥＯが基準電圧ＥＲＥＦに満たない量に応じて、ＮチャンネルＭＯＳトランジスタで構成されるスイッチ素子Ｑ１のオンとなる時間ＴＯＮが大きくなるようにされる。このようにして、フィードバック制御がおこなわれて、出力電圧ＥＯが基準電圧ＥＲＥＦに一致するような制御がおこなわれる。
【００５３】
第１の実施形態の昇降圧スイッチング電源回路１２は、昇降圧スイッチング電源回路１に、さらに制御部１１を備えているが、制御部１１は要約すれば以下のように構成されている。
【００５４】
制御部１１は、出力電圧ＥＯと基準電圧ＥＲＥＦとの差が出力されるＡＭＰ１１１（差動増幅器）と、ＡＭＰ１１１からの出力が入力されるＰＷＭ変調器１１２（パルス幅変調器）と、を有している。ＰＷＭ変調器１１２からのパルス幅信号によって、スイッチ素子Ｑ１を制御して出力電圧ＥＯを所定電圧に制御する。ここで、所定電圧は基準電圧ＥＲＥＦである。出力電圧ＥＯは入力電圧ＥＩよりも高い電圧とすることも、低い電圧とすることも可能である。
【００５５】
第１の実施形態の昇降圧スイッチング電源回路１によれば、スイッチ素子Ｑ１を１個だけ、ダイオードＤ１を１個だけ用い昇降圧が可能となる。よって、第１の実施形態の昇降圧スイッチング電源回路においては、スイッチ素子およびダイオードの損失が小さくなり効率を向上させることができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。
【００５６】
また、第１の実施形態の昇降圧スイッチング電源回路１２によれば、昇降圧スイッチング電源回路１に制御部１１を付加し、負荷ＲＬに所定電圧を供給することができる。
【００５７】
さらに、第１の実施形態の昇降圧スイッチング電源回路１、昇降圧スイッチング電源回路１２によれば、インダクタＬ１とインダクタＬ２とは入力側と出力側との間に直列に接続され、スイッチ素子Ｑ１がそれらの中間に介在している。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
【００５８】
（第２の実施形態）
図１１は第２の実施形態の昇降圧スイッチング電源回路を示す図である。
【００５９】
図１１に示す第２の実施形態の昇降圧スイッチング電源回路２のインダクタＬ１の接続態様は、図１に示す第１の実施形態の昇降圧スイッチング電源回路１のインダクタＬ１の接続態様と異なる。ここで、図１においても図１１においても、インダクタＬ１と電源Ｐとを除いた他の回路からみれば、インダクタＬ１と電源Ｐとが直列に接続されている点には変わりがない。よって、インダクタＬ１と電源Ｐとを入れ替えても動作が異なるものではなく、昇降圧スイッチング電源回路２と昇降圧スイッチング電源回路１は同じように動作する。
【００６０】
図１１に示す第２の実施形態の昇降圧スイッチング電源回路２における各構成部において、図１に示す第１の実施形態の昇降圧スイッチング電源回路１における各構成部と同一の構成を有し同一の作用を奏する部分は、同一の符号を付して説明を省略する。他の実施形態の説明においても、同一符号を付す各部の説明は省略する。
【００６１】
第２の実施形態の昇降圧スイッチング電源回路２は、電源Ｐからの電力が入力され、負荷ＲＬに電力を供給するに昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。
【００６２】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【００６３】
また、インダクタＬ１の他端とスイッチ素子Ｑ１の一端との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯを供給する負荷ＲＬが接続可能とされる。
【００６４】
また、第２の実施形態の昇降圧スイッチング電源回路２に、さらに第１の実施形態の制御部１１を備えてもよい。制御部１１を備える場合には、第１の実施形態と同様に、負荷ＲＬに所定電圧を供給することができる。
【００６５】
第２の実施形態の昇降圧スイッチング電源回路２によれば、第１の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
【００６６】
（第３の実施形態）
図１２は第３の実施形態の昇降圧スイッチング電源回路を示す図である。
【００６７】
第３の実施形態の昇降圧スイッチング電源回路３は、電源Ｐからの電力が入力され負荷ＲＬに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。この構成は、第１の実施形態の昇降圧スイッチング電源回路１とまったく同一である。
【００６８】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【００６９】
また、インダクタＬ１の他端とスイッチ素子Ｑ１の他端との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯを供給する負荷ＲＬが接続可能とされる。
【００７０】
上述したように、第３の実施形態の昇降圧スイッチング電源回路３は、第１の実施形態の昇降圧スイッチング電源回路１と同じ構成を有している。しかしながら、極性の点については昇降圧スイッチング電源回路３と昇降圧スイッチング電源回路１とは以下のように異なる。
【００７１】
スイッチ素子Ｑ１としてＮチャンネルＭＯＳトランジスタを用いる場合には、昇降圧スイッチング電源回路３におけるＮチャンネルＭＯＳトランジスタのドレインは、昇降圧スイッチング電源回路１におけるＮチャンネルＭＯＳトランジスタのソースに対応する。また、前者におけるソースは後者におけるドレインに対応する。
【００７２】
昇降圧スイッチング電源回路３におけるダイオードＤ１のアノードは、昇降圧スイッチング電源回路１におけるダイオードＤ１のカソードに対応する。また、前者におけるカソードは後者におけるアノードに対応する。
【００７３】
昇降圧スイッチング電源回路３におけるコンデンサＣ１の極性、コンデンサＣ２の極性、電源Ｐの極性は、昇降圧スイッチング電源回路１における各々の極性と逆極性である。
【００７４】
また、第３の実施形態の昇降圧スイッチング電源回路３に、さらに第１の実施形態の制御部１１を備えてもよい。制御部１１を備える場合には、第１の実施形態と同様に、負荷ＲＬに所定電圧を供給することができる。
【００７５】
第３の実施形態の昇降圧スイッチング電源回路３によれば、第１の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
【００７６】
（第４の実施形態）
図１３は第４の実施形態の昇降圧スイッチング電源回路を示す図である。
【００７７】
第４の実施形態の昇降圧スイッチング電源回路４は、電源Ｐからの電力が入力され負荷ＲＬに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。この構成は、第２の実施形態の昇降圧スイッチング電源回路２とまったく同一である。
【００７８】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【００７９】
また、インダクタＬ１の他端とスイッチ素子Ｑ１の一端との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯを供給する負荷ＲＬが接続可能とされる。
【００８０】
上述したように、第４の実施形態の昇降圧スイッチング電源回路４は、第２の実施形態の昇降圧スイッチング電源回路２と同じ構成を有している。しかしながら、極性の点については昇降圧スイッチング電源回路４と昇降圧スイッチング電源回路２とは以下のように異なる。
【００８１】
スイッチ素子Ｑ１としてＮチャンネルＭＯＳトランジスタを用いる場合には、昇降圧スイッチング電源回路４におけるＮチャンネルＭＯＳトランジスタのドレインは、昇降圧スイッチング電源回路２におけるＮチャンネルＭＯＳトランジスタのソースに対応する。また、前者におけるソースは後者におけるドレインに対応する。
【００８２】
昇降圧スイッチング電源回路４におけるダイオードＤ１のアノードは、昇降圧スイッチング電源回路２におけるダイオードＤ１のカソードに対応する。また、前者におけるカソードは後者におけるアノードに対応する。
【００８３】
昇降圧スイッチング電源回路４におけるコンデンサＣ１の極性、コンデンサＣ２の極性、電源Ｐの極性は、昇降圧スイッチング電源回路２における各々の極性と逆極性である。
【００８４】
また、第４の実施形態の昇降圧スイッチング電源回路４に、さらに第１の実施形態の制御部１１を備えてもよい。制御部１１を備える場合には、第１の実施形態と同様に、負荷ＲＬに所定電圧を供給することができる。
【００８５】
第４の実施形態の昇降圧スイッチング電源回路４によれば、第１の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
【００８６】
（第５の実施形態）
図１４は第５の実施形態の昇降圧スイッチング電源回路を示す図である。
【００８７】
第５の実施形態の昇降圧スイッチング電源回路５は、第１の実施形態の昇降圧スイッチング電源回路１のスイッチ素子Ｑ１の他端と電源Ｐとの間に、さらに、インダクタＬ３（第３のインダクタ）を接続し、インダクタＬ３を介して入力電圧ＥＩが供給されるものである。
【００８８】
第５の実施形態の昇降圧スイッチング電源回路５は、インダクタＬ３を備えることによって、ノイズが入力側に流出することを防止する効果がさらに高くなる。
【００８９】
（第６の実施形態）
図１５は第６の実施形態の昇降圧スイッチング電源回路を示す図である。
【００９０】
第６の実施形態の昇降圧スイッチング電源回路６は、第２の実施形態の昇降圧スイッチング電源回路１のスイッチ素子Ｑ１の一端と電源Ｐとの間に、さらに、インダクタＬ３（第３のインダクタ）を接続し、インダクタＬ３を介して入力電圧ＥＩが供給されるものである。
【００９１】
第６の実施形態の昇降圧スイッチング電源回路６は、インダクタＬ３を備えることによって、ノイズが入力側に流出することを防止する効果がさらに高くなる。
【００９２】
（第７の実施形態）
図１６は第７の実施形態の昇降圧スイッチング電源回路を示す図である。
【００９３】
第７の実施形態の昇降圧スイッチング電源回路７は、第５の実施形態の昇降圧スイッチング電源回路５において、さらに、インダクタＬ１（第１のインダクタ）とインダクタＬ３（第３のインダクタ）とが同一コアを共有して形成されるものである。図１６において、インダクタＬ１とインダクタＬ３に付された黒丸は、巻線の巻はじめを示すものである。
【００９４】
第７の実施形態の昇降圧スイッチング電源回路７は、インダクタＬ１とインダクタＬ３とが同一コアを共有して形成されるので部品点数を削減できる。
【００９５】
（第８の実施形態）
図１７は第８の実施形態の昇降圧スイッチング電源回路を示す図である。
【００９６】
第８の実施形態の昇降圧スイッチング電源回路８は、第６の実施形態の昇降圧スイッチング電源回路６において、さらに、インダクタＬ１（第１のインダクタ）とインダクタＬ３（第３のインダクタ）とが同一コアを共有して形成されるものである。図１７において、インダクタＬ１とインダクタＬ３に付された黒丸は、巻線の巻はじめを示すものである。
【００９７】
第８の実施形態の昇降圧スイッチング電源回路８は、インダクタＬ１とインダクタＬ３とが同一コアを共有して形成されるので部品点数を削減できる。
【００９８】
（第９の実施形態）
図１８は、第９の実施形態の昇降圧スイッチング電源回路を示す図である。
【００９９】
第９の実施形態の昇降圧スイッチング電源回路５１は、図１に示す第１の実施形態の昇降圧スイッチング電源回路１において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
【０１００】
図１８を参照して昇降圧スイッチング電源回路５１について説明をする。図１８においては、複数個の負荷である負荷ＲＬ１、負荷ＲＬ２、負荷ＲＬ３が昇降圧スイッチング電源回路５１に接続されている。昇降圧スイッチング電源回路５１と負荷ＲＬ１、負荷ＲＬ２、負荷ＲＬ３との接続関係を明確にするために昇降圧スイッチング電源回路５１の入出力端子に、端子ＴＰ、端子ＧＰ、端子ＴＳ１、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号を付す。
【０１０１】
図１８に示す昇降圧スイッチング電源回路５１においても端子ＴＰ（図１には図示せず）と端子ＧＰ（図１には図示せず）の両端に電源Ｐが接続される点、端子ＴＳ１（図１には図示せず）と端子ＧＳ（図１には図示せず）との間、すなわち、コンデンサＣ２の両端に負荷ＲＬ１が接続される点は、図１に示す昇降圧スイッチング電源回路１と変わるところがない。なお、図１においては、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号も付されていない。昇降圧スイッチング電源回路５１における負荷ＲＬ１（第１の負荷）は昇降圧スイッチング電源回路１における負荷ＲＬに対応する。また、負荷ＲＬ１、負荷ＲＬ２（第２の負荷）、負荷ＲＬ３（第３の負荷）が共通接続点で基準電位とされていなければ電圧が定まらないので、コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。
【０１０２】
第９の実施形態の昇降圧スイッチング電源回路５１は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２または負荷ＲＬ３の一方、もしくは、負荷ＲＬ２および負荷ＲＬ３の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１０３】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【０１０４】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端（端子ＴＳ１と端子ＧＳ）に出力電圧ＥＯ１を供給する負荷ＲＬ１が接続可能とされる。また、コンデンサＣ１の両端（端子ＴＳ２と端子ＧＳ）に出力電圧ＥＯ２を供給する負荷ＲＬ２が接続可能とされる。また、コンデンサＣ１とコンデンサＣ１との接続点（端子ＧＳ）とインダクタＬ１の他端（端子ＴＰ）との間に出力電圧ＥＯ３を供給する負荷ＲＬ３が接続可能とされる。
【０１０５】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２、出力電圧ＥＯ３、の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式５）、（式６）、（式７）で表される。
【０１０６】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式５）
ＥＯ２／ＥＩ＝（ＴＳ／ＴＯＦＦ）            （式６）
ＥＯ３／ＥＩ＝−（ＴＯＮ／ＴＯＦＦ）        （式７）
【０１０７】
すなわち、（式５）、（式６）、（式７）で示す３種類の電圧が得られる。ここで
、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ３に供給される出力電圧ＥＯ３とは逆極性の同一電圧となる。第９の実施形態の昇降圧スイッチング電源回路５１は、負荷ＲＬ１と負荷ＲＬ２とを接続するようにしてもよい。また、負荷ＲＬ１と負荷ＲＬ３とを接続するようにしてもよい。また、負荷ＲＬ１と負荷ＲＬ２と負荷ＲＬ３とを接続するようにしてもよい。
【０１０８】
第９の実施形態の昇降圧スイッチング電源回路５１によれば、第１の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷ＲＬ１と異なる電圧を負荷ＲＬ２と負荷ＲＬ３とに供給できる。また、負荷ＲＬ１に供給する電圧と負荷ＲＬ３に供給する電圧とを逆極性で絶対値が等しい電圧とすることができる。
【０１０９】
（第１０の実施形態）
図１９は、第１０の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１１０】
第１０の実施形態の昇降圧スイッチング電源回路６１は、第１の実施形態の昇降圧スイッチング電源回路１において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第１０の実施形態の昇降圧スイッチング電源回路６１は、複数の負荷を接続する点においては、第９の実施形態の昇降圧スイッチング電源回路５１と共通するものの、インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする点で異なる。このように昇降圧スイッチング電源回路６１は、接地電位とする端子の位置を昇降圧スイッチング電源回路５１と異ならせ、負荷ＲＬ１に供給する電圧の極性を反転することができる。
【０１１１】
第１０の実施形態の昇降圧スイッチング電源回路６１は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２または負荷ＲＬ３の一方、もしくは、負荷ＲＬ２および負荷ＲＬ３の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。後述するように負荷ＲＬ３の電圧は０となるので、実際には負荷ＲＬ３は接続されない。
【０１１２】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【０１１３】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端（端子ＴＳ１と端子ＧＳ）に出力電圧ＥＯ１を供給する負荷ＲＬ１が接続可能とされる。また、インダクタＬ２の他端（端子ＧＳ）とスイッチ素子Ｑ１の他端（端子Ｇｐ）との間に負荷ＲＬ２が接続可能とされる。すなわち、コンデンサＣ２とコンデンサＣ１の直列接続の両端に負荷ＲＬ２が接続可能とされる。また、インダクタＬ２の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に出力電圧ＥＯ３を供給する負荷ＲＬ３が接続可能とされる。
【０１１４】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２、出力電圧ＥＯ３、の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式８）、（式９）、（式１０）で表される。
【０１１５】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式８）
ＥＯ２／ＥＩ＝−（ＴＯＦＦ／ＴＯＦＦ）＝−１        （式９）
ＥＯ３／ＥＩ＝０                （式１０）
【０１１６】
すなわち、（式８）、（式９）、（式１０）で示す３種類の電圧が得られる。ここで、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ２に供給される出力電圧ＥＯ２とは同極性（図１８の出力電圧ＥＯ１の矢印で示す極性と出力電圧ＥＯ２の矢印で示す極性と入力電圧ＥＩの矢印で示す極性とを参照）となる。出力電圧ＥＯ３は０となるので負荷ＲＬ３を接続する意味はない。第１０の実施形態の昇降圧スイッチング電源回路６１は、負荷ＲＬ１と負荷ＲＬ２とを接続して各々の負荷に電力を供給できる。
【０１１７】
第１０の実施形態の昇降圧スイッチング電源回路６１によれば、第１の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる出力電圧を負荷ＲＬ１と負荷ＲＬ２とに供給できる。ここで、負荷ＲＬ２に供給する出力電圧ＥＯ２は、入力電圧ＥＩと絶対値が等しい電圧となる。
【０１１８】
（第１１の実施形態）
図２０は、第１１の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１１９】
第１１の実施形態の昇降圧スイッチング電源回路５２は、図１１に示す第２の実施形態の昇降圧スイッチング電源回路２において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
【０１２０】
図２０を参照して昇降圧スイッチング電源回路５２について説明をする。図２０においては、複数個の負荷である負荷ＲＬ１、負荷ＲＬ２が昇降圧スイッチング電源回路５２に接続されている。端子ＴＳ３には、スイッチ素子Ｑ１による交流電圧が生じているので負荷を接続することができない。昇降圧スイッチング電源回路５２と負荷ＲＬ１、負荷ＲＬ２との接続関係を明確にするために昇降圧スイッチング電源回路５２の入出力端子に、端子ＴＰ、端子ＧＰ、端子ＴＳ１、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号を付す。
【０１２１】
図２０に示す昇降圧スイッチング電源回路５２においても端子ＴＰ（図１１には図示せず）と端子ＧＰ（図１１には図示せず）の両端に電源Ｐが接続される点、端子ＴＳ１（図１１には図示せず）と端子ＧＳ（図１１には図示せず）との間、すなわち、コンデンサＣ２の両端に負荷ＲＬ１が接続される点は、図１１に示す昇降圧スイッチング電源回路２と変わるところがない。なお、図１１においては、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号も付されていない。昇降圧スイッチング電源回路５２における負荷ＲＬ１（第１の負荷）は昇降圧スイッチング電源回路２における負荷ＲＬに対応する。また、コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。
【０１２２】
第１１の実施形態の昇降圧スイッチング電源回路５２は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１２３】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【０１２４】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の一端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯ１を供給し、負荷ＲＬ１が接続可能とされる。また、コンデンサＣ１の両端（端子ＴＳ２と端子ＧＳ）に出力電圧ＥＯ２を供給し、負荷ＲＬ２が接続可能とされる。
【０１２５】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式１１）、（式１２）で表される。すなわち、（式１１）、（式１２）で示す同極性の２種類の電圧が得られる。
【０１２６】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式１１）
ＥＯ２／ＥＩ＝（ＴＳ／ＴＯＦＦ）            （式１２）
【０１２７】
第１１の実施形態の昇降圧スイッチング電源回路５２によれば、第２の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる電圧を負荷ＲＬ１と負荷ＲＬ２とに供給できる。
【０１２８】
（第１２の実施形態）
図２１は、第１２の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１２９】
第１２の実施形態の昇降圧スイッチング電源回路６２は、第２の実施形態の昇降圧スイッチング電源回路２において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第１２の実施形態の昇降圧スイッチング電源回路６２は、複数の負荷を接続する点においては、第１１の実施形態の昇降圧スイッチング電源回路５２と共通するものの、インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする点で異なる。
【０１３０】
第１２の実施形態の昇降圧スイッチング電源回路６２は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１３１】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【０１３２】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の一端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯ１を供給し、負荷ＲＬ１が接続可能とされる。また、インダクタＬ２の他端（端子ＧＳ）とスイッチ素子Ｑ１の他端（端子ＴＳ２）との間に負荷ＲＬ２が接続可能とされる。すなわち、コンデンサＣ２とコンデンサＣ１の直列接続の両端に負荷ＲＬ２が接続可能とされる。
【０１３３】
ここで、入力電圧ＥＩに対する出力電圧ＥＯ１、出力電圧ＥＯ２の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式１３）、（式１４）で表される。
【０１３４】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式１３）
ＥＯ２／ＥＩ＝（ＴＯＦＦ／ＴＯＦＦ）＝１        （式１４）
【０１３５】
すなわち、（式１３）、（式１４）で示す２種類の電圧が得られる。ここで、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ２に供給される出力電圧ＥＯ２とは逆極性となる。
【０１３６】
第１２の実施形態の昇降圧スイッチング電源回路６２によれば、第２の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷ＲＬ１と異なる電圧を負荷ＲＬ２に供給できる。ここで、負荷ＲＬ２に供給する出力電圧ＥＯ２は、入力電圧ＥＩと絶対値が等しい電圧となる。
【０１３７】
（第１３の実施形態）
図２２は、第１３の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１３８】
第１３の実施形態の昇降圧スイッチング電源回路５３は、図１２に示す第３の実施形態の昇降圧スイッチング電源回路３において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
【０１３９】
図２２を参照して昇降圧スイッチング電源回路５３について説明をする。図２２においては、複数個の負荷である負荷ＲＬ１、負荷ＲＬ２、負荷ＲＬ３が昇降圧スイッチング電源回路５３に接続されている。昇降圧スイッチング電源回路５３と負荷ＲＬ１、負荷ＲＬ２、負荷ＲＬ３との接続関係を明確にするために昇降圧スイッチング電源回路５３の入出力端子に、端子ＴＰ、端子ＧＰ、端子ＴＳ１、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号を付す。
【０１４０】
図２２に示す昇降圧スイッチング電源回路５３においても端子ＴＰ（図１２には図示せず）と端子ＧＰ（図１２には図示せず）の両端に電源Ｐが接続される点、端子ＴＳ１（図１２には図示せず）と端子ＧＳ（図１２には図示せず）との間、すなわち、コンデンサＣ２の両端に負荷ＲＬ１が接続される点は、図１２に示す昇降圧スイッチング電源回路３と変わるところがない。なお、図１２においては、端子ＴＳ１、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号も付されていない。昇降圧スイッチング電源回路５３における負荷ＲＬ１（第１の負荷）は昇降圧スイッチング電源回路３における負荷ＲＬに対応する。また、負荷ＲＬ１、負荷ＲＬ２（第２の負荷）、負荷ＲＬ３（第３の負荷）が共通接続点で基準電位とされていなければ電圧が定まらないので、コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。
【０１４１】
第１３の実施形態の昇降圧スイッチング電源回路５３は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２または負荷ＲＬ３の一方、もしくは、負荷ＲＬ２および負荷ＲＬ３の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１４２】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【０１４３】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端（端子ＴＳ１と端子ＧＳ）に出力電圧ＥＯ１を供給する負荷ＲＬ１が接続可能とされる。また、コンデンサＣ１の両端（端子ＴＳ２と端子ＧＳ）に出力電圧ＥＯ２を供給する負荷ＲＬ２が接続可能とされる。また、コンデンサＣ１とコンデンサＣ１との接続点（端子ＧＳ）とインダクタＬ１の他端（端子ＴＰ）との間に出力電圧ＥＯ３を供給する負荷ＲＬ３が接続可能とされる。
【０１４４】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２、出力電圧ＥＯ３、の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式１５）、（式１６）、（式１７）で表される。
【０１４５】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式１５）
ＥＯ２／ＥＩ＝（ＴＳ／ＴＯＦＦ）            （式１６）
ＥＯ３／ＥＩ＝−（ＴＯＮ／ＴＯＦＦ）        （式１７）
【０１４６】
すなわち、（式１５）、（式１６）、（式１７）で示す３種類の電圧が得られる。ここで
、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ３に供給される出力電圧ＥＯ３とは逆極性の同一電圧となる。第１３の実施形態の昇降圧スイッチング電源回路５３は、負荷ＲＬ１と負荷ＲＬ２とを接続するようにしてもよい。また、負荷ＲＬ１と負荷ＲＬ３とを接続するようにしてもよい。また、負荷ＲＬ１と負荷ＲＬ２と負荷ＲＬ３とを接続するようにしてもよい。
【０１４７】
第１３の実施形態の昇降圧スイッチング電源回路５３によれば、第３の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷ＲＬ１と異なる電圧を負荷ＲＬ２と負荷ＲＬ３とに供給できる。また、負荷ＲＬ１に供給する電圧と負荷ＲＬ３に供給する電圧とを逆極性で絶対値が等しい電圧とできる。
【０１４８】
（第１４の実施形態）
図２３は、第１４の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１４９】
第１４の実施形態の昇降圧スイッチング電源回路６３は、第４の実施形態の昇降圧スイッチング電源回路４において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第１４の実施形態の昇降圧スイッチング電源回路６３は、複数の負荷を接続する点においては、第１３の実施形態の昇降圧スイッチング電源回路５３と共通するものの、インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする点で異なる。このように昇降圧スイッチング電源回路６３は、接地電位とする端子の位置を昇降圧スイッチング電源回路５３と異ならせ、負荷ＲＬ１に供給する電圧の極性を反転することができる。
【０１５０】
第１４の実施形態の昇降圧スイッチング電源回路６３は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１５１】
インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の一端とが接続される。インダクタＬ１の一端とスイッチ素子Ｑ１の一端との接続点にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオン（導通）とオフ（切断）との比率を変化させて、コンデンサＣ２の両端に発生する出力電圧ＥＯを変化させる。
【０１５２】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端（端子ＴＳ１と端子ＧＳ）に出力電圧ＥＯ１を供給する負荷ＲＬ１が接続可能とされる。また、インダクタＬ２の他端（端子ＧＳ）とスイッチ素子Ｑ１の他端（端子Ｇｐ）との間に負荷ＲＬ２が接続可能とされる。すなわち、コンデンサＣ２とコンデンサＣ１の直列接続の両端に負荷ＲＬ２が接続可能とされる。また、インダクタＬ２の他端（端子ＴＰ）とスイッチ素子Ｑ１の他端（端子ＧＳ）との間に出力電圧ＥＯ３を供給する負荷ＲＬ３が接続可能とされる。
【０１５３】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２、出力電圧ＥＯ３、の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式１８）、（式１９）、（式２０）で表される。
【０１５４】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式１８）
ＥＯ２／ＥＩ＝−（ＴＯＦＦ／ＴＯＦＦ）＝−１        （式１９）
ＥＯ３／ＥＩ＝０                （式２０）
【０１５５】
すなわち、（式１８）、（式１９）、（式２０）で示す３種類の電圧が得られる。ここで、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ２に供給される出力電圧ＥＯ２とは同極性となる。出力電圧ＥＯ３は０となるので負荷ＲＬ３を接続する意味はない。第１４の実施形態の昇降圧スイッチング電源回路６３は、負荷ＲＬ１と負荷ＲＬ２とを接続して各々の負荷に電力を供給できる。
【０１５６】
第１４の実施形態の昇降圧スイッチング電源回路６３によれば、第３の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷ＲＬ１と異なる出力電圧を負荷ＲＬ２に供給できる。ここで、負荷ＲＬ２に供給する出力電圧ＥＯ２は、入力電圧ＥＩと絶対値が等しい電圧となる。
【０１５７】
（第１５の実施形態）
図２４は、第１５の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１５８】
第１５の実施形態の昇降圧スイッチング電源回路５４は、図１３に示す第４の実施形態の昇降圧スイッチング電源回路４において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
【０１５９】
図２４を参照して昇降圧スイッチング電源回路５４について説明をする。図２４においては、複数個の負荷である負荷ＲＬ１、負荷ＲＬ２が昇降圧スイッチング電源回路５４に接続されている。端子ＴＳ３には、スイッチ素子Ｑ１によるハイレベルとローレベルを繰り返す交流電圧が生じているので負荷を接続することができない。昇降圧スイッチング電源回路５４と負荷ＲＬ１、負荷ＲＬ２との接続関係を明確にするために昇降圧スイッチング電源回路５４の入出力端子に、端子ＴＰ、端子ＧＰ、端子ＴＳ１、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号を付す。
【０１６０】
図２４に示す昇降圧スイッチング電源回路５４においても端子ＴＰ（図１３には図示せず）と端子ＧＰ（図１３には図示せず）の両端に電源Ｐが接続される点、端子ＴＳ１（図１３には図示せず）と端子ＧＳ（図１３には図示せず）との間、すなわち、コンデンサＣ２の両端に負荷ＲＬ１が接続される点は、図１３に示す昇降圧スイッチング電源回路４と変わるところがない。なお、図１３においては、端子ＧＳ、端子ＴＳ２、端子ＴＳ３の各符号も付されていない。昇降圧スイッチング電源回路５４における負荷ＲＬ１（第１の負荷）は昇降圧スイッチング電源回路４における負荷ＲＬに対応する。また、コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。
【０１６１】
第１５の実施形態の昇降圧スイッチング電源回路５４は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１６２】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【０１６３】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の一端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯ１を供給し、負荷ＲＬ１が接続可能とされる。また、コンデンサＣ１の両端（端子ＴＳ２と端子ＧＳ）に出力電圧ＥＯ２を供給し、負荷ＲＬ２が接続可能とされる。
【０１６４】
ここで、入力電圧ＥＩに対する、出力電圧ＥＯ１、出力電圧ＥＯ２の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式２１）、（式２２）で表される。すなわち、（式２１）、（式２２）で示す同極性の２種類の電圧が得られる。
【０１６５】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式２１）
ＥＯ２／ＥＩ＝（ＴＳ／ＴＯＦＦ）            （式２２）
【０１６６】
第１５の実施形態の昇降圧スイッチング電源回路５４によれば、第４の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる電圧を負荷ＲＬ１と負荷ＲＬ２とに供給できる。
【０１６７】
（第１６の実施形態）
図２５は、第１６の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１６８】
第１６の実施形態の昇降圧スイッチング電源回路６４は、第４の実施形態の昇降圧スイッチング電源回路４において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第１６の実施形態の昇降圧スイッチング電源回路６４は、複数の負荷を接続する点においては、第１５の実施形態の昇降圧スイッチング電源回路５４と共通するものの、インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする点で異なる。
【０１６９】
第１６の実施形態の昇降圧スイッチング電源回路６４は、電源Ｐからの電力が入力され負荷ＲＬ１に電力を供給するとともに、負荷ＲＬ２に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
【０１７０】
スイッチ素子Ｑ１の一端にダイオードＤ１（第１のダイオード）の一端とインダクタＬ２（第２のインダクタ）の一端とが接続される。スイッチ素子Ｑ１の他端と、ダイオードＤ１の他端との間にコンデンサＣ１（第１のコンデンサ）が接続される。インダクタＬ１（第１のインダクタ）の一端とスイッチ素子Ｑ１の他端とが接続される。ダイオードＤ１の他端とインダクタＬ２の他端との間にコンデンサＣ２（第２のコンデンサ）が接続される。そして、スイッチ素子Ｑ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させる。
【０１７１】
また、インダクタＬ１の他端（端子ＴＰ）とスイッチ素子Ｑ１の一端（端子ＧＳ）との間に入力電圧ＥＩを供給する電源Ｐが接続可能とされる。また、コンデンサＣ２の両端に出力電圧ＥＯ１を供給し、負荷ＲＬ１が接続可能とされる。また、コンデンサＣ２とコンデンサＣ１の直列接続の両端に出力電圧ＥＯ２を供給し、負荷ＲＬ２が接続可能とされる。
【０１７２】
ここで、入力電圧ＥＩに対する出力電圧ＥＯ１、出力電圧ＥＯ２の各々は、（式１）〜（式４）およびキルヒフホフの電圧則から導かれ、（式２３）、（式２４）で表される。
【０１７３】
ＥＯ１／ＥＩ＝（ＴＯＮ／ＴＯＦＦ）            （式２３）
ＥＯ２／ＥＩ＝（ＴＯＦＦ／ＴＯＦＦ）＝１        （式２４）
【０１７４】
すなわち、（式２３）、（式２４）で示す２種類の電圧が得られる。ここで、負荷ＲＬ１に供給される出力電圧ＥＯ１と負荷ＲＬ２に供給される出力電圧ＥＯ２とは逆極性となる。
【０１７５】
第１６の実施形態の昇降圧スイッチング電源回路６４によれば、第４の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷ＲＬ１については、インダクタＬ１とインダクタＬ２とは入力側と出力側との間にスイッチ素子Ｑ１を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷ＲＬ１と異なる電圧を負荷ＲＬ２に供給できる。ここで、負荷ＲＬ２に供給する出力電圧ＥＯ２は、入力電圧ＥＩと絶対値が等しい電圧となる。
【０１７６】
（第１７の実施形態）
図２６は、第１７の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１７７】
第１７の実施形態の昇降圧スイッチング電源回路５５は、第５の実施形態の昇降圧スイッチング電源回路５において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。各部の説明については省略する。
【０１７８】
（第１８の実施形態）
図２７は、第１８の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１７９】
第１８の実施形態の昇降圧スイッチング電源回路６５は、第５の実施形態の昇降圧スイッチング電源回路５において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする。各部の説明については省略する。
【０１８０】
（第１９の実施形態）
図２８は、第１９の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１８１】
第１９の実施形態の昇降圧スイッチング電源回路５６は、第６の実施形態の昇降圧スイッチング電源回路６において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。各部の説明については省略する。
【０１８２】
（第２０の実施形態）
図２９は、第２０の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１８３】
第２０の実施形態の昇降圧スイッチング電源回路６６は、第６の実施形態の昇降圧スイッチング電源回路６において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする。各部の説明については省略する。
【０１８４】
（第２１の実施形態）
図３０は、第２１の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１８５】
第２１の実施形態の昇降圧スイッチング電源回路５７は、第７の実施形態の昇降圧スイッチング電源回路７において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。各部の説明については省略する。
【０１８６】
（第２２の実施形態）
図３１は、第２２の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１８７】
第２２の実施形態の昇降圧スイッチング電源回路６７は、第７の実施形態の昇降圧スイッチング電源回路７において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする。各部の説明については省略する。
【０１８８】
（第２３の実施形態）
図３２は、第２３の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１８９】
第２３の実施形態の昇降圧スイッチング電源回路５８は、第８の実施形態の昇降圧スイッチング電源回路８において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサＣ２とコンデンサＣ１との接続点である端子ＧＳを接地電位（ＧＮＤ）として基準電位とする。各部の説明については省略する。
【０１９０】
（第２４の実施形態）
図３３は、第２４の実施形態の昇降圧スイッチング電源回路を示す図である。
【０１９１】
第２４の実施形態の昇降圧スイッチング電源回路６８は、第８の実施形態の昇降圧スイッチング電源回路８において、１個の負荷である負荷ＲＬのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタＬ２とコンデンサＣ２との接続点である端子ＧＳ（ＧＮＤ）を接地電位とする。各部の説明については省略する。
【０１９２】
第９の実施形態ないし第２４の実施形態の昇降圧スイッチング電源回路について以下に要約する。
【０１９３】
第９の実施形態ないし第２４の実施形態の昇降圧スイッチング電源回路は、第１の負荷ＲＬ１に加えて第２の負荷ＲＬ２を接続可能とする昇降圧スイッチング電源回路である。第１の負荷ＲＬ１と第２の負荷ＲＬ２との接続態様は大きく分けて２つの態様がある。
【０１９４】
第１の接続態様は、コンデンサＣ２（第２のコンデンサ）の両端に第１の負荷ＲＬ１を接続し、コンデンサＣ１（第１のコンデンサ）の両端に第２の負荷ＲＬ２を接続するものである。第１の接続態様においては、コンデンサＣ２とコンデンサＣ１との接続点を接地電位（ＧＮＤ）として基準電位とする。上述した、第９の実施形態、第１１の実施形態、第１３の実施形態、第１５の実施形態、第１７の実施形態、第１９の実施形態、第２１の実施形態、第２３の実施形態が第１の接続態様を採用する。
【０１９５】
図１８に示す第９の実施形態、図２２に示す第１３の実施形態においては、コンデンサＣ２とコンデンサＣ１との接続点とインダクタＬ１（第１のインダクタ）の他端との間に第３の負荷ＲＬ３が接続可能とされる。この場合において、第１の負荷ＲＬ１に供給される電圧と第３の負荷ＲＬ３に供給される電圧とは絶対値が等しい逆極性の電圧となる。
【０１９６】
第２の接続態様は、コンデンサＣ２（第２のコンデンサ）の両端に第１の負荷ＲＬ１を接続し、コンデンサＣ１（第１のコンデンサ）とコンデンサＣ２（第２のコンデンサ）の直列接続回路の両端に第２の負荷ＲＬ２を接続するものである。第２の接続態様においては、インダクタＬ２（第２のインダクタ）とコンデンサＣ２（第２のコンデンサ）との接続点を接地電位（ＧＮＤ）として基準電位とする。上述した、第１０の実施形態、第１２の実施形態、第１４の実施形態、第１６の実施形態、第１８の実施形態、第２０の実施形態、第２２の実施形態、第２４の実施形態が第２の接続態様を採用する。
【０１９７】
（その他の実施形態）
上述した実施形態においては、スイッチ素子Ｑ１としてＮチャンネルＭＯＳトランジスタを用いる場合について説明をしたが、スイッチ素子Ｑ１としてＮチャンネルＭＯＳトランジスタに替え、ＰチャンネルＭＯＳトランジスタを用いることもできる。この場合には、第１の実施形態ないし第８の実施形態において、電源Ｐの極性、各ダイオードの極性、各コンデンサの極性を変えることによって同一の作用効果を奏することができる。
【０１９８】
また、各実施形態の構成部分を組み合わせて新たな実施形態とすることができる。例えば、各、実施形態において、第１の実施形態の制御部１１を備えてもよい。制御部１１を備える場合には、第１の実施形態と同様に、負荷ＲＬ、負荷ＲＬ１に所定電圧を供給することができる。
【符号の説明】
【０１９９】
１、２、３、４、５、６、７、８、１２、５１、５２、５３、５４、５５、５６、５７、５８、６１、６２、６３、６４、６５、６６、６７、６８、１０４、１０５、１０６  昇降圧スイッチング電源回路、  １ａ、１ｂ  （昇降圧スイッチング電源回路１の）回路の一部、  １１  制御部、  １１１  ＡＭＰ（差動増幅器）、  １１２  ＰＷＭ変調器（パルス幅変調器）、  Ｃ１、Ｃ２  コンデンサ、  Ｄ１、Ｄ２、Ｄ３  ダイード、  ＥＩ  入力電圧、  ＥＯ、ＥＯ１、ＥＯ２、ＥＯ３  出力電圧、  ＥＲＥＦ  基準電圧、  Ｌ１、Ｌ２、Ｌ３  インダクタ、  Ｐ  電源、  Ｑ１、Ｑ２  スイッチ素子、  ＲＬ、ＲＬ１、ＲＬ２、ＲＬ３  負荷
【図１】
0005885203.tif 000002
【図２】
0005885203.tif 000003
【図３】
0005885203.tif 000004
【図４】
0005885203.tif 000005
【図５】
0005885203.tif 000006
【図６】
0005885203.tif 000007
【図７】
0005885203.tif 000008
【図８】
0005885203.tif 000009
【図９】
0005885203.tif 000010
【図１０】
0005885203.tif 000011
【図１１】
0005885203.tif 000012
【図１２】
0005885203.tif 000013
【図１３】
0005885203.tif 000014
【図１４】
0005885203.tif 000015
【図１５】
0005885203.tif 000016
【図１６】
0005885203.tif 000017
【図１７】
0005885203.tif 000018
【図１８】
0005885203.tif 000019
【図１９】
0005885203.tif 000020
【図２０】
0005885203.tif 000021
【図２１】
0005885203.tif 000022
【図２２】
0005885203.tif 000023
【図２３】
0005885203.tif 000024
【図２４】
0005885203.tif 000025
【図２５】
0005885203.tif 000026
【図２６】
0005885203.tif 000027
【図２７】
0005885203.tif 000028
【図２８】
0005885203.tif 000029
【図２９】
0005885203.tif 000030
【図３０】
0005885203.tif 000031
【図３１】
0005885203.tif 000032
【図３２】
0005885203.tif 000033
【図３３】
0005885203.tif 000034
【図３４】
0005885203.tif 000035
【図３５】
0005885203.tif 000036