(57)【特許請求の範囲】
【請求項１】
一導電型の結晶系の半導体基板の第１の主面に一導電型の非晶質の第１半導体層を積層し、かつ前記半導体基板の第２の主面に他導電型の非晶質の第２半導体層を積層して得られる積層体を基板ホルダーに配置し、
前記積層体は、前記第２半導体層を積層した面を前記基板ホルダー側に向けて配置するものとし、
前記基板ホルダーには、前記積層体の前記第２半導体層を積層した面をその周縁部を残して露出させる開口部を予め形成しておき、
前記基板ホルダーに前記積層体を配置した状態で透明導電膜の材料を前記第１半導体層の主面および側面に向けて供給して第１透明導電膜を積層し、かつ前記開口部を通じて透明導電膜の材料を前記第２半導体層の主面に向けて供給して第２透明導電膜を積層し、
前記第１透明導電膜上に集電極を形成し、
前記第２透明導電膜上に裏面電極を形成することを特徴とする光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システム、そして光起電力素子の製造方法に関する。
【背景技術】
【０００２】
ヘテロ接合型の光起電力素子とは、半導体基板の一方の面において、半導体基板と同一の一導電型を示す非晶質の半導体層が形成され、半導体基板の他方の面において半導体基板と逆の他導電型を示す非晶質の半導体層とが形成され、各半導体層に透明導電膜が積層されたものである。なお、前述の半導体層を形成する前に、半導体基板の両面に真性の非晶質の半導体層を形成する場合もある。
【０００３】
この光起電力素子は、半導体基板と半導体層の界面に存在する未結合手を水素により終端して高いパッシベーション性能を発揮している。しかし、半導体層を形成した後の熱履歴が２００度を超えると未結合手を終端している水素が脱離するため、一般的なシリコン系太陽電池に用いられるファイヤースルーの手法を用いることはできない。このため、前述のとおり、各半導体層上に透明導電膜を積層する必要がある。光起電力素子における透明導電膜は、集電極に至るまでの横方向の集電と、反射防止膜の２つの役割を果たしている。
【０００４】
図１０に光起電力素子の等価回路を示す。図１０に示すように、光起電力素子においては、直列抵抗Ｒｓを０Ωに近づけるとともに、並列抵抗Ｒｓｈを極めて高くする（無限大に近づける）ことが、光起電力素子の出力特性を増加させる指針となる。
【０００５】
ところで、透明導電膜を形成する際には、スパッタ法、ＣＶＤ法等の製造法を用いるので、透明導電膜が半導体層の表面のみならず、半導体層及び基板の側面にも回り込むことになる。この場合、一導電型を示す半導体層上の透明導電膜と、他導電型を示す半導体層上の透明導電膜が電気的に接触することになる。これにより、光起電力素子の並列抵抗Ｒｓｈが低下して漏れ電流が増大し、光起電力素子の出力特性が低下することになる。そこで、このような電気的な接触を避ける手法として、レーザ光などを用いたエッジアイソレーションが一般的に知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３３４９３０８号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１のように、エッジアイソレーションを実施するには専用の設備を導入する必要があり、コストの増加要因となっていた。また、特許文献１においては、他導電型の半導体層上に集電極を形成し、一導電型の半導体層上に裏面電極を形成している。この場合、半導体基板から裏面電極までの各層の界面はオーミックな接触となっている。さらに、集電極が形成された側の透明導電膜が半導体基板の側面にまで回り込んでおり、この透明導電膜と半導体基板との間がオーミックな接触となっている。ここで、オーミックな接触とは、オームの法則に従った電気伝導となるオーミック接触のみならず、価電子帯の上部または伝導体の下部にポテンシャルバリアがあったとしても、その高さが熱エネルギーと比較して低い場合、または、その幅がキャリアにとってトンネル効果により容易に貫通できる程度に狭い場合のようにオーミック接触に類似した電気伝導が可能な接触も含まれる。このため、集電極が形成された側の透明導電膜と裏面電極との間が半導体基板を介してオーミックな伝導となり、漏れ電流が発生するという問題があった。
【０００８】
そこで、本発明は、上記問題に着目し、集電極が形成された側の透明導電膜と裏面電極との間のオーミックな伝導を低減することにより漏れ電流を抑制して高効率を実現する光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムを提供することを目的とする。また、本発明は、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造するための光起電力素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る光起電力素子は、第１には、一導電型の結晶系の半導体基板と、前記半導体基板の第１の主面に積層された一導電型の非晶質の第１半導体層と、前記第１半導体層に積層された第１透明導電膜と、前記半導体基板の第２の主面に積層された他導電型の非晶質の第２半導体層と、前記第２半導体層に積層された第２透明導電膜と、を備える光起電力素子において、前記第２透明導電膜は、前記第２半導体層の主面の周縁よりも内側となる領域に設けられ、前記第１透明導電膜上には集電極が設けられ、前記第２透明導電膜上には裏面電極が設けられていることを特徴とする。
【００１０】
上記構成おいて、集電極が配置された第１透明導電膜が太陽光の受光面となる。また、上記構成により、第２半導体層に積層された第２透明導電膜は半導体基板には接触しておらず、また他導電型の第２半導体層により裏面電極と、半導体基板の第２の主面側に形成された各層との間は非オーミック伝導となっている。よって、仮に第１半導体層に積層された第１透明導電膜が半導体基板の側面、さらには第２半導体層の側面にまで回り込んでいたとしても、第１透明導電膜と裏面電極との間は第２半導体層の存在によりオーミックな伝導になることはない。したがって、第１透明導電膜から裏面電極への漏れ電流を抑制して高効率な光起電力素子となる。
【００１１】
第２には、前記第１透明導電膜は、前記第１半導体層の周縁からその側面に回り込み前記半導体基板の側面を覆っていることを特徴とする。
上記構成により、１透明導電膜から裏面電極への漏れ電流を抑制した状態を維持しつつ第１透明導電膜の第１半導体層からのキャリアの集電効率を高めることができる。
【００１２】
第３には、前記半導体基板と前記第１半導体層との間、及び前記半導体基板と前記第２半導体層との間には、真性の非晶質の半導体層がそれぞれ設けられていることを特徴とする。
上記構成により、キャリアの再結合損失を低減して光起電力素子の変換効率を高めることができる。
【００１３】
本発明に係る太陽電池モジュールは、前述の光起電力素子を備えたことを特徴とする。
上記構成により、第１透明導電膜から裏面電極への漏れ電流を抑制して高効率な太陽電池モジュールとなる。
【００１４】
本発明に係る太陽光発電システムは、前述の太陽電池モジュールを備えたことを特徴とする。
第１透明導電膜から裏面電極への漏れ電流を抑制して高効率な太陽光発電システムとなる。
【００１５】
一方、本発明に係る光起電力素子の製造方法は、一導電型の結晶系の半導体基板の第１の主面に一導電型の非晶質の第１半導体層を積層し、かつ前記半導体基板の第２の主面に他導電型の非晶質の第２半導体層を積層して得られる積層体を基板ホルダーに配置し、前記積層体は、前記第２半導体層を積層した面を前記基板ホルダー側に向けて配置するものとし、前記基板ホルダーには、前記積層体の前記第２半導体層を積層した面をその周縁部を残して露出させる開口部を予め形成しておき、前記基板ホルダーに前記積層体を配置した状態で透明導電膜の材料を前記第１半導体層の主面に向けて供給して第１透明導電膜を積層し、かつ前記開口部を通じて透明導電膜の材料を前記第１半導体層の主面に向けて供給して第２透明導電膜を積層し、前記第１透明導電膜上に集電極を形成し、前記第２透明導電膜上に裏面電極を形成することを特徴とする光起電力素子の製造方法。
【００１６】
上記方法により、基板ホルダーを第２半導体層の周縁のみを第２透明導電膜の材料に対して遮蔽するマスクとして用いることができる。よってマスクに覆われた第２半導体層の周縁に第２透明導電膜が積層されることはなく、第２透明導電膜が第１透明導電膜に接触することはない。従って、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造することができる。
【発明の効果】
【００１７】
本発明に係る光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムによれば、集電極側に配置された第１透明導電膜から裏面電極への漏れ電流を抑制することができる。また、本発明に係る光起電力素子の製造方法によれば、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態の光起電力素子の模式図（断面図）である。
【図２】本実施形態の光起電力素子の模式図（裏面図）である。
【図３】本実施形態の光起電力素子の製造装置の模式図（正面図）である。
【図４】本実施形態の光起電力素子の製造装置の模式図（平面図）である。
【図５】本実施形態の光起電力素子の製造装置における透明導電膜の積層前を示す模式図（断面図）である。
【図６】本実施形態の光起電力素子の製造装置における透明導電膜の積層後を示す模式図（断面図）である。
【図７】比較例の光起電力素子の模式図（断面図）である。
【図８】実施例及び比較例の暗流特性を示す図である。
【図９】実施例及び比較例のＩＶ特性を示す図である。
【図１０】光起電力素子の等価回路を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００２０】
図１、図２に本実施形態の光起電力素子の模式図（断面図、裏面図）を示す。本実施形態の光起電力素子１０は、一導電型（ｎ型）の単結晶のシリコン基板１２（半導体基板）を用いている。そして、シリコン基板１２の第１の主面１２ａには、真性（ｉ型）の非晶質（アモルファス）のｉ型シリコン層１４（半導体層）、一導電型（ｎ型）の非晶質のｎ型シリコン層１６（第１半導体層）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等を材料とする第１透明導電膜１８、及び集電極２０がその順に積層されている。よって、シリコン基板１２の第１の主面１２ａ側が太陽光の受光面になっている。
【００２１】
一方、シリコン基板１２の第２の主面１２ｂには、真性（ｉ型）の非晶質（アモルファス）のｉ型シリコン層２２（半導体層）、他導電型（ｐ型）の非晶質のｐ型シリコン層２４（第２半導体層）、ＩＴＯ等を材料とする第２透明導電膜２６、及び裏面電極２８がその順に積層されている。
【００２２】
ｉ型シリコン層１４，２２、ｎ型シリコン層１６、ｐ型シリコン層２４は、シランなどのシリコン化合物を用いたプラズマＣＶＤ法により成長させることができる。このうち、ｎ型シリコン層１６の成長の際には、シリコン化合物にジボラン等を添加すればよく、ｐ型シリコン層２４の成長の際には、シリコン化合物にホスフィン等を添加すればよい。また、第１透明導電膜１８及び第２透明導電膜２６は、後述のスパッタ法により成長させることができる。
【００２３】
集塵極２０及び裏面電極２８は、導電性ペーストを用いた印刷技術により形成することができる。裏面電極２８の材料としては、銀、ニッケル、銅、アルミ、カーボン等の導電性ペーストを用いることが好適である。一方、図示は省略するが、集電極２０は、第１透明導電膜１８に対する遮光率を低減するために櫛歯状に形成して、通電面積を小さくする必要がある。このため、通電面積が小さい状態で良導体とするために、集電極２０の材料としては、導電性の高い銀ペーストを用いることが好適である。
【００２４】
図１、図２に示すように、第１透明導電膜１８は、ｎ型シリコン層１６（図１）上に積層されるものであるが、ｎ型シリコン層１６の周縁からはみ出して、ｎ型シリコン層１６の側面及びシリコン基板１２の側面、ｉ型シリコン層２２の側面、ｐ型シリコン層２４の側面にまで回り込んでいる。
【００２５】
一方、第２透明導電膜２６は、ｐ型シリコン層２４上に積層されるものであるが、ｐ型シリコン層２４の主面の周縁（ｉ型シリコン層２２の主面の周縁及びシリコン基板１２の主面の周縁）よりもやや内側となる領域に形成されている。
【００２６】
上記構成により、ｐ型シリコン層２４に積層された第２透明導電膜２６はシリコン基板１２には接触しておらず、また他導電型のｐ型シリコン層２４により、裏面電極２８と、シリコン基板１２の第２の主面１２ｂ側に形成された各層との間は非オーミック伝導となっている。よって、図１に示すように、ｎ型シリコン層１６に積層された第１透明導電膜１８がシリコン基板１２の側面、さらにはｐ型シリコン層２４の側面にまで回り込んでいたとしても、第１透明導電膜１８と裏面電極２８との間はｐ型シリコン層２４の存在によりオーミックな伝導になることはない。したがって、第１透明導電膜１８から裏面電極２８への漏れ電流を抑制して高効率な光起電力素子１０となる。
【００２７】
また第１透明導電膜１８は、ｎ型シリコン層１６の周縁からその側面に回り込みシリコン基板１２の側面を覆っている。これにより、第１透明導電膜１８から裏面電極２８への漏れ電流を抑制した状態を維持しつつ第１透明導電膜１８のｎ型シリコン層１６からのキャリアの集電効率を高めることができる。
【００２８】
さらに、シリコン基板１２とｎ型シリコン層１６との間にはｉ型シリコン層１４が、シリコン基板１２とｐ型シリコン層２４との間にはｉ型シリコン層２２が設けられている。これにより、キャリアの再結合損失を低減して光起電力素子１０の変換効率を高めることができる。
【００２９】
図３、図４に本実施形態の光起電力素子の製造装置の模式図（正面図、平面図）を示す。また、図５、図６に、本実施形態の光起電力素子の製造装置における透明導電膜の積層前と積層後を示す模式図（断面図）を示す。
【００３０】
本実施形態の光起電力素子１０の製造装置１００（スパッタ装置）は、第１透明導電膜１８及び第２透明導電膜２６を成長させるものである。製造装置１００は、チャンバー（不図示）内に積層体１３を載置する基板ホルダー１０２が配置されている。ここで、積層体１３とは、シリコン基板１２の第１の主面１２ａにｉ型シリコン層１４、ｎ型シリコン層１６の順に積層し、第２の主面１２ｂにｉ型シリコン層２２、ｐ型シリコン層２４の順に積層したものである。またチャンバー内において、基板ホルダー１０２の上方と下方となる位置には、それぞれ透明導電膜の材料を焼結させた円筒形のターゲット１０６，１０８が配置されている。ここで、基板ホルダー１０２は、積層体１３を一方のターゲット１０６に対向する位置から他方のターゲット１０８に対向する位置に、駆動機構１０３によって、移動できるようになっている。
【００３１】
ターゲット１０６，１０８は、それぞれ中空の円筒形状なっている。そしてターゲット１０６，１０８の内部には、磁石１０９がそれぞれ配置されており、グロー放電用の高電圧電源により電力を供給すると、この磁石１０９により生ずる磁力線に閉じ込められて高密度放電プラズマが形成される。このため、その高密度放電プラズマ中で生じたイオンが照射されてターゲット１０６，１０８の材料が弾き飛ばされ、積層体１３に到達するようになっている。一方、ターゲット１０６，１０８は円筒形の軸周りに回転している。これにより、チャンバー内において、ターゲット１０６，１０８の材料が弾き飛ばされる位置はほぼ固定されるが、ターゲット１０６，１０８の円筒面における材料を弾き飛ばす位置は回転により移動している。図において、上部に配置されているターゲット１０６からは基板ホルダー１０２（積層体１３）の上面に向けてターゲット１０６の材料が飛散し、下部に配置されているターゲット１０８からは基板ホルダー１０２（積層体１３）の下面に向けてターゲット１０８の材料が飛散する。
【００３２】
基板ホルダー１０２の積層体１３を載置する位置には、積層体１３（シリコン基板１２）の外形の相似形であってやや積層体１３よりも小さい開口部１０４が形成されており、積層体１３は、その周縁のみが基板ホルダー１０２により支持される。これにより積層体１３の周縁はターゲット１０８から弾き飛ばされる材料に対して遮蔽（マスク）され、残りの部分が開口部１０４により露出し、ターゲット１０８から弾き飛ばされた材料が堆積する。
【００３３】
図５に示すように、本実施形態では、積層体１３は、シリコン基板１２の第２の主面１２ｂ、すなわちｐ型シリコン層２４を形成した面を開口部１０４に向けて基板ホルダー１０２に載置する。また、図６に示すように、本実施形態では、第１の主面１２ａ側に第１透明導電膜１８、第２の主面１２ｂ側に第２透明導電膜２６を積層するが、積層の順番は任意である。また、図３，４では、片面ずつ透明導電膜を積層しているが、ターゲット１０６，１０８が積層体１３を同時に挟み込む配置にし、両面同時に透明導電膜を積層してもよい。
【００３４】
そして、第１透明導電膜１８及び第２透明導電膜２６を積層後、第１透明導電膜１８上に集電極２０を形成し、第２透明導電膜２６上に裏面電極２８を形成することにより、図１、２に示す光起電力素子１０が形成される。
【００３５】
上記工程により、基板ホルダー１０２をｐ型シリコン層２４の周縁のみを第２透明導電膜２６の材料に対して遮蔽するマスクとして用いることができる。よってマスクに覆われたｐ型シリコン層２４の周縁に第２透明導電膜２６が積層されることはなく、第２透明導電膜２６が第１透明導電膜１８に接触することはない。従って、エッジアイソレーション等の後工程を経ることなく光起電力素子１０を製造することができる。
【００３６】
［実施例］
本実施形態の光起電力素子１０の製造工程について説明する。まず、一辺が１５６ｍｍの正方形の単結晶系のｎ型のシリコン基板１２を用意した。そして、プラズマＣＶＤ法により、シリコン基板１２の第１の主面１２ａに非晶質のｉ型シリコン層１４、及び非晶質のｎ型シリコン層１６を順に積層し、第２の主面１２ｂに非晶質のｉ型シリコン層２２、及び非晶質のｐ型シリコン層２４を順に積層した。
【００３７】
次に、第１透明導電膜１８、第２透明導電膜２６はスパッタ法により積層する。その際、ターゲット１０６，０１８は、錫（Ｓｎ）を３ｗｔ％含有するＩＴＯの円筒形の焼結体を用いた。また、基板ホルダー１０２には一辺が１５２ｍｍの正方形の開口部１０４を形成し、この開口部１０４を覆うようにシリコン基板１２を基板ホルダー１０２に配置した。
【００３８】
ここで、開口部１０４を広げすぎるとシリコン基板１２が位置ズレを起こして局所的に第１透明導電膜１８と第２透明導電膜２６が電気的に接触する。逆に、開口部１０４を狭くしすぎると実質的な発電領域が狭くなる。このため、１５６ｍｍ角のシリコン基板１２を用いる際の開口部１０４の寸法は、１５０ｍｍ角〜１５５ｍｍ角が好適である。このときの第２透明導電膜２６のマスク領域（非成膜領域）は、シリコン基板１２の周縁からその内側に０．５ｍｍ〜３ｍｍの幅を有する矩形のリング形状となる。
【００３９】
なお、各層の厚みは、シリコン基板１２が２００μｍ程度、ｉ型シリコン層１４及びｎ型シリコン層１６が１０ｎｍ程度、ｉ型シリコン層２２、ｐ型シリコン層２４、第１透明導電膜１８、及び第２透明導電膜２６が１００ｎｍ程度である。
【００４０】
実施例では、シリコン基板１２を１５６ｍｍ角、開口部１０４を１５２ｍｍ角としたので、第２透明導電膜２６に対するマスク領域（非成膜領域）は、シリコン基板１２の周縁からその内側に２ｍｍの幅を有する矩形のリング形状となった。一方、第１透明導電膜１８は、シリコン基板１２の側面にまで回り込んだ状態でｎ型シリコン層１６上に積層された。その後、導電性ペーストを用いた印刷技術により、第１透明導電膜１８上に集電極２０を形成し、第２透明導電膜２６上に裏面電極２８を形成した。
【００４１】
図７に、比較例の光起電力素子の模式図（断面図）を示す。実施例では、ｐ型シリコン層２４が開口部１０４に対向するように積層体１３を基板ホルダー１０２に配置したが、比較例では、積層体１３において、ｎ型シリコン層１６が開口部１０４に対向するように積層体１３を基板ホルダー１０２に配置して光起電力素子１１を形成した。比較例では、ｐ型シリコン層２４上に積層した第２透明導電膜２６がシリコン基板１２の側面にまで回り込み、ｎ型シリコン層１６上に積層した第１透明導電膜１８は開口部１０４（マスク）によりｎ型シリコン層１６の周縁よりやや内側となる領域に形成される。そして、第１透明導電膜１８上に裏面電極２８を形成し、第２透明導電膜２６上に集電極２０を形成した。よって、光起電力素子１１では、第２透明導電膜２６側が太陽光の受光面となる。
【００４２】
図８に、実施例及び比較例の暗流特性を示し、図９に、実施例及び比較例のＩＶ特性を示す。図８は、横軸が集電極２０と裏面電極２８との間の印加電圧（Ｖ）、縦軸が光起電力素子１０，１１内を流れる暗電流（Ａ）を示している。また図９は、光起電力素子１０，１１に光を照射して起電力を発生させ、開放電圧、短絡電流、負荷特性を測定したものである。
【００４３】
図８に示すように、印加電圧が０．６Ｖ以上では実施例と比較例ではほとんど差は見られない。しかし、印加電圧を０．６Ｖ以下にすると両者の間には差が生じ、０．３Ｖにおいて実施例の暗電流は比較例の暗電流よりも約１０分の１程度にまで低くなり、０．１Ｖにおいては約５０分の１程度にまで低くなる。
【００４４】
比較例では、シリコン基板１２と裏面電極２８との間がオーミックな伝導となっている。またｐ型シリコン層２４上に積層した第２透明導電膜２６はｎ型シリコン層１６の側面にまで回り込み（図７）、両者はオーミックな伝導となっている。よって、第２透明導電膜２６と裏面電極２８はオーミックな伝導となっている。このため、図８に示すように、比較例では、低バイアス域における暗電流（漏れ電流）が実施例と比較して抑制できておらず、図９に示すように光照射時の電流も暗電流の分だけ実施例よりも低くなり、出力特性が実施例よりも劣った形となる。
【００４５】
本実施形態の光起電力素子１０を、例えばパネルにアレイ状に複数配列して並列接続することにより太陽電池モジュールを構築することができる。また、この太陽電池モジュールを屋外（屋根）に複数配置することにより太陽光発電システムを構築することができる。
【００４６】
なお、シリコン基板１２の第１の面１２ａにｉ型シリコン層１４を、第２の面１２ｂにｉ型シリコン層２２を積層しているが、キャリアの再結合損失が小さい等の理由により、十分な変換効率が得られる場合には、これらを省略してもよい。
【産業上の利用可能性】
【００４７】
集電極が形成された側の透明導電膜と裏面電極との間のオーミックな伝導を低減することにより漏れ電流を抑制して高効率を実現する光起電力素子、及びこれを用いた太陽電池モジュール、太陽光発電システムとして利用できる。また、エッジアイソレーション等の後工程を経ることなく前述の光起電力素子を製造するための光起電力素子の製造方法として利用できる。
【符号の説明】
【００４８】
１０………光起電力素子、１２………シリコン基板、１３………積層体、１２ａ………第１の主面、１２ｂ………第２の主面、１４………ｉ型シリコン層、１６………ｎ型シリコン層、１８………第１透明導電膜、２０………集電極、２２………ｉ型シリコン層、２４………ｐ型シリコン層、２６………第２透明導電膜、２８………裏面電極、１００………製造装置、１０２………基板ホルダー、１０４………開口部、１０６………ターゲット、１０８………ターゲット。
【図１】
0006000315.tif 000002
【図２】
0006000315.tif 000003
【図３】
0006000315.tif 000004
【図４】
0006000315.tif 000005
【図５】
0006000315.tif 000006
【図６】
0006000315.tif 000007
【図７】
0006000315.tif 000008
【図８】
0006000315.tif 000009
【図９】
0006000315.tif 000010
【図１０】
0006000315.tif 000011