(57)【特許請求の範囲】
【請求項１】
固体撮像素子を備え検査画像を得るための撮像部と、前記検査画像を伝送するケーブルと、前記検査画像を入力して画像処理及び表示を行うプロセッサと、からなる内視鏡システムであって、
前記プロセッサは、
前記ケーブルによる高周波信号の減衰分を補うように前記撮像部の入力電圧規格よりも高い電圧を印加し、前記撮像部を駆動するためのクロック信号を出力するケーブルドライバと、
前記クロック信号の波形補正を行う第１のピーキング回路と、
前記第１のピーキング回路から入力されたクロック信号がＤＣ電圧になった場合に前記ＤＣ電圧の振幅レベルが前記撮像部の入力電圧規格のレベルを超えないように制限する第１のレベル制限回路と、を備えることを特徴とする内視鏡システム。
【請求項２】
前記第１のピーキング回路は、並列に接続された第１の抵抗と第１のコンデンサとにより構成され、
前記第１のレベル制限回路は、前記第１の抵抗と、前記第１の抵抗に直列に接続された第２の抵抗とにより構成され、クロック信号がＤＣ電圧になった場合に、前記第１の抵抗及び前記第２の抵抗により抵抗分圧した出力を前記撮像部に出力することを特徴とする請求項１に記載の内視鏡システム。
【請求項３】
前記クロック信号の他に水平同期信号の伝送経路に、前記水平同期信号の波形補正を行う第２のピーキング回路と、前記水平同期信号の振幅レベルが前記撮像部の入力電圧規格のレベルを超えないように制限する第２のレベル制限回路を設けたことを特徴とする請求項１に記載の内視鏡システム。
【請求項４】
前記クロック信号に前記水平同期信号が重畳された重畳信号が前記ケーブルドライバに入力され、
前記クロック信号が入力されている期間は、前記第１のレベル制限回路の出力を選択し、前記水平同期信号が入力されている期間は、前記第２のレベル制限回路の出力を選択するように、切替信号に基づいて切り替える切替部を有することを特徴とする請求項３に記載の内視鏡システム。
【請求項５】
前記第２のピーキング回路は、並列に接続された第３の抵抗と第２のコンデンサとにより構成され、
前記第２のレベル制限回路は、前記第３の抵抗と、前記第３の抵抗に直列に接続された第４の抵抗とにより構成され、前記水平同期信号を前記第３の抵抗及び前記第４の抵抗により抵抗分圧した出力を前記撮像部に出力することを特徴とする請求項３に記載の内視鏡システム。
【請求項６】
固体撮像素子を備え検査画像を得るための撮像部と、前記検査画像を伝送するケーブルと、前記検査画像を入力して画像処理及び表示を行うプロセッサと、からなる内視鏡システムであって、
前記プロセッサは、
前記撮像部を駆動するためのクロック信号を検知し、前記クロック信号が検知された場合、前記クロック信号を出力し、前記クロック信号が検知されなかった場合、出力レベルが前記撮像部の入力電圧規格のレベルを超えないように制限した信号を出力するレベル制限回路と、
前記レベル制限回路から出力された前記クロック信号の波形補正を行うピーキング回路と、を備えることを特徴とする内視鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内視鏡システムに関し、特に、適切な電圧レベルの駆動信号を撮像部に供給することができる内視鏡システムに関するものである。
【背景技術】
【０００２】
被検体の内部の被写体を撮像する内視鏡、及び、内視鏡により撮像された被写体の観察画像を生成するプロセッサ等を具備する内視鏡システムが、医療分野及び工業分野等において広く用いられている。【０００３】
プロセッサは、内視鏡の撮像部に設けられたイメージセンサを駆動するための駆動信号を生成し、イメージセンサに供給する。例えば、特開２０１３−１６５７７２号公報には、撮像制御部から撮像部へ適切な電圧レベルを有する駆動信号を供給することができる内視鏡装置が開示されている。【０００４】
近年では、イメージセンサの高画素化により、駆動信号が高周波化している。また、近年では、ケーブルの細径化及び長尺化により、挿入部の先端部に設けられた撮像部に駆動信号を伝送する際に、駆動信号の振幅が減衰してしまい、イメージセンサの入力下限電圧を下回ってしまうことがある。【０００５】
そのため、プロセッサ側のケーブルドライバにより、イメージセンサの入力上限電圧より高い駆動信号を生成し、細径化及び長尺化されたケーブルを介してイメージセンサに入力することが考えられる。この場合、イメージセンサの入力上限電圧より高い駆動信号は、ケーブル伝送により振幅が減衰され、イメージセンサに入力される際に入力電圧規格を満たすようになる。【０００６】
上述のように、入力電圧規格を満たす駆動信号をイメージセンサに出力するために、ケーブル伝送による減衰分を見越して、イメージセンサに対する入力上限電圧値よりも高い電圧値で駆動信号を発生させるように構成した場合、プロセッサの電源をＯＮまたはＯＦＦした場合にイメージセンサに入力されるＤＣ電圧は、イメージセンサの入力上限電圧よりも高い電圧値の状態が維持される。【０００７】
このため、駆動信号の入力電圧を入力電圧規格値の範囲内に納めようとした場合、イメージセンサの入力上限電圧より高いＤＣ電圧がイメージセンサに入力されることになり、イメージセンサの動作が不安定になる虞がある。また、入力上限電圧よりも高いＤＣ電圧がイメージセンサに入力されることを避けるために、ケーブルドライバでイメージセンサの入力上限電圧以下の振幅の駆動信号を発生させるようにした場合、イメージセンサに入力される駆動信号の電圧値が、イメージセンサの入力電圧規格の下限値を下回り、この場合にもイメージセンサの動作が不安定になる虞があった。【０００８】
そこで、本発明は、入力電圧規格を満たす電圧の信号をイメージセンサに入力させることが可能な内視鏡システムを提供することを目的とする。
【発明の開示】
【課題を解決するための手段】
【０００９】
本発明の一態様の内視鏡システムは、固体撮像素子を備え検査画像を得るための撮像部と、前記検査画像を伝送するケーブルと、前記検査画像を入力して画像処理及び表示を行うプロセッサと、からなる内視鏡システムであって、前記プロセッサは、前記ケーブルによる高周波信号の減衰分を補うように前記撮像部の入力電圧規格よりも高い電圧を印加し、前記撮像部を駆動するためのクロック信号を出力するケーブルドライバと、前記クロック信号の波形補正を行う第１のピーキング回路と、前記第１のピーキング回路から入力されたクロック信号がＤＣ電圧になった場合に前記ＤＣ電圧の振幅レベルが前記撮像部の入力電圧規格のレベルを超えないように制限する第１のレベル制限回路と、を備える。【００１０】
また、本発明の他の態様の内視鏡システムは、固体撮像素子を備え検査画像を得るための撮像部と、前記検査画像を伝送するケーブルと、前記検査画像を入力して画像処理及び表示を行うプロセッサと、からなる内視鏡システムであって、前記プロセッサは、前記撮像部を駆動するためのクロック信号を検知し、前記クロック信号が検知された場合、前記クロック信号を出力し、前記クロック信号が検知されなかった場合、出力レベルが前記撮像部の入力電圧規格のレベルを超えないように制限した信号を出力するレベル制限回路と、前記レベル制限回路から出力された前記クロック信号の波形補正を行うピーキング回路と、を備える。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る内視鏡システムの構成を示す図である。
【図２】第１の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。
【図３】ケーブル１３、ピーキング回路２２及びＤＣレベル制限回路２３の周波数特性を示す図である。
【図４Ａ】各回路部におけるクロック信号ＣＬＫのタイミングチャートを示す図である。
【図４Ｂ】各回路部におけるクロック信号ＣＬＫのタイミングチャートを示す図である。
【図４Ｃ】各回路部におけるクロック信号ＣＬＫのタイミングチャートを示す図である。
【図５】第１の実施形態の変形例に係るプロセッサの詳細な回路構成を説明するための図である。
【図６】第２の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。
【図７】ケーブル１３、ピーキング回路３２及びＤＣレベル制限回路３３の周波数特性を示す図である。
【図８Ａ】各回路部における水平同期信号ＨＢＬＫのタイミングチャートを示す図である。
【図８Ｂ】各回路部における水平同期信号ＨＢＬＫのタイミングチャートを示す図である。
【図８Ｃ】各回路部における水平同期信号ＨＢＬＫのタイミングチャートを示す図である。
【図９】第３の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。
【図１０】第４の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。
【図１１】クロック検知部３５の詳細な回路構成を説明するための図である。
【図１２Ａ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１２Ｂ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１２Ｃ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１２Ｄ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１２Ｅ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１２Ｆ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１３】第４の実施形態の変形例に係るプロセッサの詳細な回路構成を説明するための図である。
【図１４Ａ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１４Ｂ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１４Ｃ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１４Ｄ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１４Ｅ】各回路部における駆動信号のタイミングチャートを示す図である。
【図１４Ｆ】各回路部における駆動信号のタイミングチャートを示す図である。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施形態を説明する。【００１３】
（第１の実施形態）
まず、図１及び図２を用いて第１の実施形態の内視鏡システムの構成について説明する。図１は、第１の実施形態に係る内視鏡システムの構成を示す図であり、図２は、第１の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。【００１４】
図１に示すように、内視鏡システム１は、内視鏡２と、プロセッサ３とを備えて構成されている。内視鏡２は、被検体内に挿入される細長な挿入部１０と、挿入部１０の基端側に設けられたコネクタ部１１とを有する。この内視鏡２は、コネクタ部１１を介してプロセッサ３に着脱自在に構成されている。【００１５】
挿入部１０は、先端部に撮像部１２が設けられ、この撮像部１２にケーブル１３が接続されている。撮像部１２には、例えばＣＣＤ等のイメージセンサ１４と、イメージセンサ１４に供給される駆動信号を増幅するドライバ１５とが設けられている。ケーブル１３には、プロセッサ３からの駆動信号をイメージセンサ１４に供給するための信号線１３ａと、イメージセンサ１４で撮像された撮像信号をプロセッサ３に供給するための信号線１３ｂとが挿通されている。【００１６】
プロセッサ３は、タイミングジェネレータ２０と、ケーブルドライバ２１と、ピーキング回路２２と、ＤＣレベル制限回路２３と、画像処理回路２４とを少なくとも有して構成されている。【００１７】
タイミングジェネレータ２０は、イメージセンサ１４に供給する駆動信号であるクロック信号ＣＬＫをケーブルドライバ２１に出力する。【００１８】
ケーブルドライバ２１は、ケーブル１３による高周波信号の減衰分を補うために、クロック信号ＣＬＫの振幅をイメージセンサ１４の入力電圧規格より高い所定の電圧Ｖｄｒで増幅してピーキング回路２２に出力する。【００１９】
ピーキング回路２２は、図２に示すように、並列に接続された抵抗Ｒ１とコンデンサＣ１とにより構成されており、ケーブルドライバ２１からのクロック信号ＣＬＫに対して、波形のエッジ部にピーク部を付けるような波形補正を行う処理をして、処理したクロック信号をＤＣレベル制限回路２３に出力する。【００２０】
ＤＣレベル制限回路２３は、図２に示すように、抵抗Ｒ１と、抵抗Ｒ１に直列に接続された抵抗Ｒ２とにより構成されており、入力された信号がＤＣ電圧になった場合に、抵抗Ｒ１と抵抗Ｒ２の抵抗分圧により、入力された信号の振幅レベルが撮像部１２の入力電圧規格のレベルを超えないように制御する。すなわち、ＤＣレベル制限回路２３は、ＡＣ電圧であるクロック信号をそのまま通し、電源のＯＮ／ＯＦＦ等で発生したＤＣ電圧のみレベルを制限（振幅を小さく）する。【００２１】
ＤＣレベル制限回路２３から出力された駆動信号は、ケーブル１３の信号線１３ａを介して撮像部１２のドライバ１５に供給される。ドライバ１５は、供給された駆動信号を増幅してイメージセンサ１４に供給する。【００２２】
イメージセンサ１４は、供給された駆動信号により駆動し、被検体の光学像を撮像した撮像信号をケーブル１３の信号線１３ｂを介してプロセッサ３の画像処理回路２４に出力する。【００２３】
画像処理回路２４は、イメージセンサ１４からの撮像信号に対して所定の画像処理を施し、所定の画像処理を施した画像信号を図示しないモニタまたは記録装置に出力し、画像の表示または記録を行う。【００２４】
ここで、このように構成された内視鏡システム１の作用について説明する。【００２５】
図３は、ケーブル１３、ピーキング回路２２及びＤＣレベル制限回路２３の周波数特性を示す図であり、図４Ａ〜図４Ｃは、各回路部におけるクロック信号ＣＬＫのタイミングチャートを示す図である。【００２６】
図３に示すように、細径及び長尺化したケーブル１３の周波数特性は、信号の周波数が高くなるに従い、振幅が減少する。ピーキング回路２２及びＤＣレベル制限回路２３の周波数特性は、クロック信号ＣＬＫの周波数付近で振幅がピークなるようにする。これにより、ケーブル１３、ピーキング回路２２及びＤＣレベル制限回路２３の総合特性は、クロック信号ＣＬＫの周波数付近で振幅がピークになる。【００２７】
ケーブルドライバ２１は、入力された信号を所定の電圧Ｖｄｒ、ここでは、イメージセンサ１４の入力電圧規格を超える電圧で増幅する。これにより、図４Ａに示すように、撮像部１２の入力上限電圧を超える振幅に増幅された信号がケーブルドライバ２１から出力され、ピーキング回路２２に入力される。【００２８】
ピーキング回路２２は、クロック信号ＣＬＫのエッジ部にピーク部を付けるような波形補正を行う。また、ＤＣレベル制限回路２３は、抵抗Ｒ１と直列に接続された抵抗Ｒ２との抵抗分圧により、周波数の遅いＤＣ電圧の信号成分のレベルを制限し、撮像部１２の入力上限電圧のレベルを超えないように制限する。これにより、ピーキング回路２２及びＤＣレベル制限回路２３からは、図４Ｂに示す波形の信号が出力される。【００２９】
図４Ｂに示す波形の信号は、細径化及び長尺化されたケーブル１３のケーブル特性により、図４Ｃに示すように、周波数が高いクロック信号ＣＬＫの振幅が減衰され、撮像部１２の入力上限電圧及び入力下限電圧内に収まり、撮像部１２へ入力される。このとき、周波数が低いＤＣ電圧は、ケーブル１３による振幅の減衰の影響をほぼ受けず、撮像部１２へ入力される。これにより、ケーブルドライバ２１により撮像部１２の入力上限電圧より高い電圧に駆動信号を増幅しても、図４Ｃに示すように、撮像部１２へ入力される信号が入力上限電圧及び入力下限電圧内に収まり、イメージセンサ１４の入力電圧規格を満たすようになる。【００３０】
以上のように、本実施形態の内視鏡システム１は、ケーブルドライバ２１にイメージセンサ１４の入力電圧規格を超える電圧を用いてクロック信号ＣＬＫの電圧を大きくした場合でも、細径化及び長尺化したケーブル１３により振幅が減衰されるため、入力電圧規格を満たしたクロック信号ＣＬＫがイメージセンサ１４に入力される。また、内視鏡システム１は、ケーブルドライバ２１にイメージセンサ１４の入力電圧規格を超える駆動電圧を使用した際に、電源ＯＮ／ＯＦＦ時等にＤＣ電圧が発生した場合でも、ＤＣレベル制限回路２３により周波数の低いＤＣ電圧を減衰することで、イメージセンサ１４の入力電圧規格を満たすようにした。【００３１】
よって、本実施形態の内視鏡システムによれば、入力電圧規格を満たす電圧の信号をイメージセンサに入力させることが可能となる。【００３２】
（変形例）
次に、第１の実施形態の変形例について説明する。【００３３】
図５は、第１の実施形態の変形例に係るプロセッサの詳細な回路構成を説明するための図である。なお、図５において、図２と同様の構成については、同一の符号を付して説明を省略する。【００３４】
図５に示すように、第１の実施形態の変形例のプロセッサ３ａは、第１の実施形態のプロセッサ３に対して、ＤＣレベル制限回路２３の出力段に高周波ノイズを除去するためのノイズフィルタ２６が追加されて構成されている。ノイズフィルタ２６は、ＤＣレベル制限回路２３から出力されたクロック信号ＣＬＫの高周波ノイズを除去し、高周波ノイズを除去したクロック信号ＣＬＫをケーブル１３を介して撮像部１２のイメージセンサ１４に出力する。【００３５】
上述した第１の実施形態では、ケーブルドライバ２１にイメージセンサ１４の入力電圧規格を超える高い電圧を用いることができるため、ケーブル１３の伝送におけるクロック信号ＣＬＫの振幅に余裕ができる。このことを利用して、プロセッサ３ａは、ＤＣレベル制限回路２３の出力段にノイズフィルタ２６を設け、高周波ノイズを除去するようにしている。【００３６】
これにより、変形例のプロセッサ３ａは、クロック信号ＣＬＫの振幅、クロック信号ＣＬＫの波形の立上り及び立下り時間を多少に犠牲にしつつも、不要な高周波成分を抑制することができるため、上述した実施形態よりもＥＭＣ（Electro-Magnetic Compatibility）耐性を強化することができる。【００３７】
（第２の実施形態）
次に、第２の実施形態について説明する。【００３８】
図６は、第２の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。なお、図６において、図２と同様の構成については、同一の符号を付して説明を省略する。【００３９】
図６に示すように、本実施形態のプロセッサ３ｂは、第１の実施形態のプロセッサ３に対して、ケーブルドライバ３１と、ピーキング回路３２と、ＤＣレベル制限回路３３と、信号線１３ｃとが追加されている。これらのケーブルドライバ３１、ピーキング回路３２、ＤＣレベル制限回路３３、及び、信号線１３ｃは、撮像部１２に供給される水平同期信号ＨＢＬＫが伝送される。【００４０】
ケーブルドライバ３１には、水平同期信号ＨＢＬＫが入力される。水平同期信号ＨＢＬＫは、周波数が低いため、ケーブル１３による振幅の減衰の影響をほぼ受けない。そのため、ケーブルドライバ３１にイメージセンサ１４の入力電圧規格より高い電圧を使用する必要はないが、クロック信号ＣＬＫと水平同期信号ＨＢＬＫとの間で入力位相規格を撮像部１２側で規定している場合がある。【００４１】
その場合、クロック信号ＣＬＫと水平同期信号ＨＢＬＫとで異なるケーブルドライバを使用すると、ドライバが異なることによる信号遅延のばらつきの影響を受けてしまい、クロック信号ＣＬＫと水平同期信号ＨＢＬＫとの間で入力位相規格を満たすことが困難となる。【００４２】
そのため、クロック信号ＣＬＫと水平同期信号ＨＢＬＫとの信号遅延のばらつきを抑制するために、クロック信号ＣＬＫと水平同期信号ＨＢＬＫとで同一のケーブルドライバを使用することが望ましい。そこで、本実施形態では、クロック信号ＣＬＫのケーブルドライバ２１と同一のケーブルドライバ３１が水平同期信号ＨＢＬＫの伝送経路に設けられている。すなわち、ケーブルドライバ３１は、水平同期信号ＨＢＬＫをイメージセンサ１４の入力電圧規格より高い所定の電圧Ｖｄｒで振幅を増幅し、ピーキング回路３２に出力する。【００４３】
上述したように、水平同期信号ＨＢＬＫは、周波数が低くケーブル１３による振幅の減衰がほぼないため、ケーブルドライバ３１にイメージセンサ１４の入力電圧規格より高い所定の電圧Ｖｄｒを使用すると、イメージセンサ１４の入力電圧規格を満たすことができなくなってしまう。【００４４】
そこで、ピーキング回路３２及びＤＣレベル制限回路３３は、クロック信号ＣＬＫの経路のピーキング回路２２及びＤＣレベル制限回路２３の周波数特性と異なる周波数特性となるように、抵抗Ｒ３、コンデンサＣ２、抵抗Ｒ４を用いて構成されている。【００４５】
本実施形態では、ピーキング回路３２は、ピーキング回路２２の抵抗Ｒ１及びコンデンサＣ１と異なる、抵抗Ｒ３及びコンデンサＣ２により構成されている。また、ＤＣレベル制限回路３３は、ＤＣレベル制限回路２３の抵抗Ｒ１及びＲ２と異なる、抵抗Ｒ３及び抵抗Ｒ４により構成されている。【００４６】
ピーキング回路３２は、ケーブルドライバ３１からの水平同期信号ＨＢＬＫに対して、波形のエッジ部にピーク部を付けるような波形補正を行う処理をして、処理したクロック信号をＤＣレベル制限回路３３に出力する。【００４７】
ＤＣレベル制限回路３３は、ＤＣ電圧である水平同期信号ＨＢＬＫのレベルを制限（振幅を小さく）し、ケーブル１３に挿通された信号線１３ｃを介して撮像部１２のイメージセンサ１４に出力する。【００４８】
次に、このように構成された内視鏡システム１の動作について説明する。【００４９】
図７は、ケーブル１３、ピーキング回路３２及びＤＣレベル制限回路３３の周波数特性を示す図であり、図８Ａ〜図８Ｃは、各回路部における水平同期信号ＨＢＬＫのタイミングチャートを示す図である。【００５０】
図７に示すように、細径及び長尺化したケーブル１３の周波数特性は、信号の周波数が高くなるに従い、振幅が減少する。ピーキング回路３２及びＤＣレベル制限回路３３の周波数特性は、水平同期信号ＨＢＬＫの周波数付近で振幅がピークなるようにする。これにより、ケーブル１３、ピーキング回路３２及びＤＣレベル制限回路３３の総合特性は、水平同期信号ＨＢＬＫの周波数付近で振幅がピークになる。【００５１】
ケーブルドライバ３１は、入力された信号を所定の電圧Ｖｄｒ、ここでは、イメージセンサ１４の入力電圧規格を超える電圧で増幅する。これにより、図８Ａに示すように、撮像部１２の入力上限電圧を超える振幅に増幅された信号がケーブルドライバ３１から出力され、ピーキング回路３２に入力される。【００５２】
ピーキング回路３２は、水平同期信号ＨＢＬＫのエッジ部にピーク部を付けるような波形補正を行う。また、ＤＣレベル制限回路３３は、抵抗Ｒ３と抵抗Ｒ４の抵抗分圧により、周波数の遅いＤＣ電圧の信号成分のレベルを制限し、撮像部１２の入力上限電圧のレベルを超えないように制限する。これにより、ピーキング回路３２及びＤＣレベル制限回路３３からは、図８Ｂに示す波形の水平同期信号ＨＢＬＫが出力される。【００５３】
図８Ｂに示す波形の水平同期信号ＨＢＬＫは、ケーブル１３による振幅の減衰の影響をほぼ受けず、図８Ｃに示すように、イメージセンサ１４の入力電圧規格を満たした水平同期信号ＨＢＬＫが撮像部１２へ入力される。【００５４】
以上のように、本実施形態のプロセッサ３ｂは、水平同期信号ＨＢＬＫの伝送経路にクロック信号ＣＬＫと同一のケーブルドライバ３１を設け、水平同期信号ＨＢＬＫの伝送経路にクロック信号ＣＬＫの伝送経路とは異なる周波数特性のピーキング回路３２及びＤＣレベル制限回路３３を設けるようにしている。これにより、プロセッサ３ｂは、イメージセンサ１４の入力電圧規格を満たしつつ、入力位相規格も同時に満たすことができる。【００５５】
（第３の実施形態）
次に、第３の実施形態について説明する。【００５６】
図９は、第３の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。なお、図９において、図６と同様の構成については、同一の符号を付して説明を省略する。【００５７】
内視鏡２の挿入部１０の径を細くするため、ケーブル１３に挿通される信号線の本数を減らす目的で、イメージセンサ１４の駆動信号として、クロック信号ＣＬＫに水平同期信号ＨＢＬＫを重畳させる場合がある。この場合においても、高周波のクロック信号ＣＬＫの成分を伝送するためにケーブルドライバの電圧を上げたいが、低周波の水平同期信号ＨＢＬＫの電圧が大きくなってしまい、イメージセンサ１４の入力電圧規格を満たすことができなくなってしまう問題があった。【００５８】
そこで、第３の実施形態では、クロック信号ＣＬＫに水平同期信号ＨＢＬＫを重畳させた場合でも、イメージセンサ１４の入力電圧規格を満たすことができるプロセッサについて説明する。【００５９】
図９に示すように、プロセッサ３ｃは、図６のプロセッサ３ｂからケーブルドライバ３１及び信号線１３ｃが削除されるとともに、切替部３４が追加されて構成されている。
【００６０】
ケーブルドライバ２１には、クロック信号ＣＬＫに水平同期信号ＨＢＬＫが重畳された駆動信号が入力される。ケーブルドライバ２１は、入力された駆動信号を所定の電圧で増幅し、増幅した駆動信号をピーキング回路２２及びピーキング回路３２に出力する。【００６１】
ピーキング回路２２及びＤＣレベル制限回路２３は、駆動信号に含まれるクロック信号ＣＬＫのエッジを補正し、図４Ｂに示す信号を切替部３４に出力する。一方、ピーキング回路３２及びＤＣレベル制限回路３３は、駆動信号に含まれる水平同期信号ＨＢＬＫのエッジを補正及びレベルを制限し、図８Ｂに示す信号を切替部３４に出力する。【００６２】
切替部３４には、クロック信号ＣＬＫを伝送する際には、切替信号に基づいてピーキング回路２２及びＤＣレベル制限回路２３から出力された駆動信号を選択し、ケーブル１３の信号線１３ａを介してイメージセンサ１４に出力する。一方、切替部３４は、水平同期信号ＨＢＬＫを伝送する際には、切替信号に基づいてピーキング回路３２及びＤＣレベル制限回路３３から出力された駆動信号を選択し、ケーブル１３の信号線１３ａを介してイメージセンサ１４に出力する。【００６３】
以上のように、プロセッサ３ｃは、切替部３４によりクロック信号ＣＬＫを伝送する場合はピーキング回路２２及びＤＣレベル制限回路２３の出力を選択し、水平同期信号ＨＢＬＫを伝送する場合はピーキング回路３２及びＤＣレベル制限回路３３の出力を選択して出力するようにした。この結果、本実施形態のプロセッサ３ｃは、第２の実施形態のプロセッサ３ｂよりもケーブル１３に挿通される信号線を減らすことができるので、プロセッサ３ｂに比べて挿入部１０を細径化することができる。【００６４】
（第４の実施形態）
次に、第４の実施形態について説明する。【００６５】
図１０は、第４の実施形態に係るプロセッサの詳細な回路構成を説明するための図である。なお、図１０において、図２と同様の構成については、同一の符号を付して説明を省略する。【００６６】
第２の実施形態では、抵抗分圧によりイメージセンサ１４の入力電圧規格を満たすように対策しているが、ケーブルドライバ２１の駆動電圧をさらに高くすると抵抗分圧を行っても入力電圧を絞り切れず、イメージセンサ１４の入力電圧規格を満たさない可能性がある。【００６７】
そこで、本実施形態では、プロセッサ３ｄは、クロック信号ＣＬＫを検知するクロック検知部３５と、クロック検知部３５の検知結果に応じて出力を変更するケーブルドライバ３６とを有する。クロック検知部３５は、クロック信号ＣＬＫが入力されているか否かを検知し、検知結果に応じてケーブルドライバ２１の出力を変更するための制御信号をケーブルドライバ３６に出力する。クロック信号ＣＬＫの検知方法としては、例えば、入力されたクロック信号ＣＬＫと、遅延及び反転されたクロック信号ＣＬＫとが同じ信号レベル（（Ｈ，Ｈ）または（Ｌ，Ｌ））の場合、クロック信号ＣＬＫが入力されたと判定する。【００６８】
すなわち、ケーブルドライバ３６は、クロック検知部３５によりクロック信号ＣＬＫが検知された場合、クロック信号ＣＬＫを出力する。一方、ケーブルドライバ３６は、クロック検知部３５によりクロック信号ＣＬＫが検知されなかった場合、Hi-Zを出力する。ケーブルドライバ３６の出力は、プルアップ抵抗Ｒ２により信号レベルがVpullupとなり、ピーキング回路２２に入力される。【００６９】
このように、クロック検知部３５及びケーブルドライバ３６は、駆動信号がクロック信号ＣＬＫでない場合、すなわち、ＤＣ電圧の場合、ＤＣ電圧のレベルを制限するＤＣレベル制限回路を構成する。【００７０】
図１１は、クロック検知部３５の詳細な回路構成を説明するための図である。図１１に示すように、クロック検知部３５は、例えばバッファにより構成される遅延回路４０と、例えばインバータにより構成される反転回路４１と、ＸＯＲ回路４２とを有して構成されている。【００７１】
遅延回路４０には、クロック信号ＣＬＫが入力される。遅延回路４０は、入力されたクロック信号ＣＬＫを所定時間だけ遅延させ、反転回路４１に出力する。反転回路４１は、遅延回路４０により遅延されたクロック信号ＣＬＫを反転させ、ＸＯＲ回路４２に出力する。【００７２】
ＸＯＲ回路４２の一方の入力端子には、クロック信号ＣＬＫが入力され、他方の入力端子には、遅延回路４０及び反転回路４１により遅延及び反転されたクロック信号ＣＬＫが入力される。ＸＯＲ回路４２は、入力されたクロック信号ＣＬＫと、遅延回路４０及び反転回路４１により遅延及び反転されたクロック信号ＣＬＫとのＸＯＲ演算を行い、その演算結果を制御信号としてケーブルドライバ３６に出力する。すなわち、ＸＯＲ回路４２は、入力されたクロック信号ＣＬＫと、遅延及び反転されたクロック信号ＣＬＫとが同じ信号レベル（（Ｈ，Ｈ）または（Ｌ，Ｌ））の場合、制御信号としてＬレベルの信号をケーブルドライバ３６に出力する。一方、ＸＯＲ回路４２は、入力されたクロック信号ＣＬＫと、遅延及び反転されたクロック信号ＣＬＫとが異なる信号レベル（（Ｈ，Ｌ）または（Ｌ，Ｈ））の場合、制御信号としてＨレベルの信号をケーブルドライバ３６に出力する。【００７３】
ケーブルドライバ３６は、制御信号がＬレベルの信号の場合、クロック信号ＣＬＫを所定の電圧で増幅し、ピーキング回路２２に出力する。一方、ケーブルドライバ３６は、制御信号がＨレベルの信号の場合、クロック信号ＣＬＫの出力を止め、Hi-Zを出力する。【００７４】
次に、このように構成された内視鏡システム１の動作について説明する。【００７５】
図１２Ａ〜図１２Ｆは、各回路部における駆動信号のタイミングチャートを示す図である。図１２Ａに示すように、クロック検知部３５には、電源ＯＮ時に発生したＤＣ電圧、クロック信号ＣＬＫ、水平同期信号ＨＢＬＫ等の信号が入力される。クロック検知部３５の遅延回路４０及び反転回路４１からは、図１２Ｂに示すように、入力された信号をクロック信号ＣＬＫの半周期分遅延され、反転された信号が出力される。クロック検知部３５に入力されたクロック信号ＣＬＫ、及び、遅延回路４０及び反転回路４１により遅延及び反転されたクロック信号ＣＬＫは、ＸＯＲ回路４２によりＥＯＲ演算され、図１２Ｃに示すように、制御信号としてケーブルドライバ３６に出力される。【００７６】
ケーブルドライバ３６では、制御信号がＨの場合、Hi-Zを出力し、制御信号がＬの場合、クロック信号ＣＬＫを出力することで、図１２Ｄに示す波形の信号がピーキング回路２２に入力される。ピーキング回路２２は、図１２Ｅに示すように、入力されたクロック信号ＣＬＫに対して、波形のエッジ部にピーク部を付けるような波形補正を行い、ケーブル１３に出力する。【００７７】
ピーキング回路２２の出力は、細径化及び長尺化されたケーブル１３により、周波数の高いクロック信号ＣＬＫの振幅が減衰される。一方、周波数の低い水平同期信号ＨＢＬＫは、ケーブル１３による振幅の減衰の影響をほぼ受けない。これにより、図１２Ｆに示すように、入力電圧規格を満たす駆動信号が撮像部１２のイメージセンサ１４に入力される。【００７８】
以上のように、本実施形態のプロセッサ３ｄは、クロック検知部３５によりクロック信号ＣＬＫを検知した場合にケーブルドライバ３６の出力をHi-Zにすることにより、ケーブルドライバ３６の駆動電圧を第１の実施形態よりもさらに高くした場合でも、イメージセンサ１４の入力電圧規格を満たすことができる。【００７９】
（変形例）
次に、第４の実施形態の変形例について説明する。【００８０】
図１３は、第４の実施形態の変形例に係るプロセッサの詳細な回路構成を説明するための図である。なお、図１３において、図１０と同様の構成については、同一の符号を付して説明を省略する。【００８１】
図１３に示すように、変形例のプロセッサ３ｅは、図１１のプルアップ抵抗Ｒ２に代わり、プルダウン抵抗Ｒ２を用いて構成されている。上述した第４の実施形態では、水平同期信号ＨＢＬＫがＨの場合を想定しているが、水平同期信号ＨＢＬＫがＬとなる場合もある。【００８２】
クロック検知部３５によりクロック信号ＣＬＫが検知されなかった場合、ケーブルドライバ３６の出力をHi-Zとする。ケーブルドライバ３６の出力は、プルダウン抵抗Ｒ２により信号レベルがＬとなり、ピーキング回路２２に入力される。【００８３】
図１４Ａ〜図１４Ｆは、各回路部における駆動信号のタイミングチャートを示す図である。図１４Ａに示すように、クロック検知部３５には、電源ＯＮ時に発生したＤＣ電圧、クロック信号ＣＬＫ、水平同期信号ＨＢＬＫ等の信号が入力される。クロック検知部３５の遅延回路４０及び反転回路４１からは、図１４Ｂに示すように、入力された信号をクロック信号ＣＬＫの半周期分遅延され、反転された信号が出力される。クロック検知部３５に入力されたクロック信号ＣＬＫ、及び、遅延回路４０及び反転回路４１により遅延及び反転されたクロック信号ＣＬＫは、ＸＯＲ回路４２によりＥＯＲ演算され、図１４Ｃに示すように、制御信号としてケーブルドライバ３６に出力される。【００８４】
ケーブルドライバ３６では、制御信号がＨの場合、Hi-Zを出力し、制御信号がＬの場合、クロック信号ＣＬＫを出力することで、図１４Ｄに示す波形の信号がピーキング回路２２に入力される。ピーキング回路２２は、図１４Ｅに示すように、入力されたクロック信号ＣＬＫに対して、波形のエッジ部にピーク部を付けるような波形補正を行い、ケーブル１３に出力する。【００８５】
ピーキング回路２２の出力は、細径化及び長尺化されたケーブル１３により、周波数の高いクロック信号ＣＬＫの振幅が減衰される。これにより、図１４Ｆに示すように、入力電圧規格を満たす駆動信号が撮像部１２のイメージセンサ１４に入力される。【００８６】
このような変形例のプロセッサ３ｅによれば、第４の実施形態と同様に、ケーブルドライバ３６の駆動電圧を第１の実施形態よりもさらに高くした場合でも、イメージセンサ１４の入力電圧規格を満たすことができる。【００８７】
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。【００８８】
本出願は、２０１４年６月１０日に日本国に出願された特願２０１４−１１９７５３号公報を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。
【要約】
内視鏡システム１は、イメージセンサ１４を備え検査画像を得るための撮像部１２と、検査画像を伝送するケーブル１３と、検査画像を入力して画像処理及び表示を行うプロセッサ３と、から構成される。プロセッサ３は、ケーブル１３による高周波信号の減衰分を補うように撮像部１２の入力電圧規格よりも高い電圧を印加し、撮像部１２を駆動するためのクロック信号を出力するケーブルドライバ２１と、クロック信号の波形補正を行うピーキング回路２２と、ピーキング回路２２から入力されたクロック信号がＤＣ電圧になった場合にＤＣ電圧の振幅レベルが撮像部１２の入力電圧規格のレベルを超えないように制限するＤＣレベル制限回路２３と、を備える。【図１】
0005908191.tif 000002
【図２】
0005908191.tif 000003
【図３】
0005908191.tif 000004
【図４Ａ】
0005908191.tif 000005
【図４Ｂ】
0005908191.tif 000006
【図４Ｃ】
0005908191.tif 000007
【図５】
0005908191.tif 000008
【図６】
0005908191.tif 000009
【図７】
0005908191.tif 000010
【図８Ａ】
0005908191.tif 000011
【図８Ｂ】
0005908191.tif 000012
【図８Ｃ】
0005908191.tif 000013
【図９】
0005908191.tif 000014
【図１０】
0005908191.tif 000015
【図１１】
0005908191.tif 000016
【図１２Ａ】
0005908191.tif 000017
【図１２Ｂ】
0005908191.tif 000018
【図１２Ｃ】
0005908191.tif 000019
【図１２Ｄ】
0005908191.tif 000020
【図１２Ｅ】
0005908191.tif 000021
【図１２Ｆ】
0005908191.tif 000022
【図１３】
0005908191.tif 000023
【図１４Ａ】
0005908191.tif 000024
【図１４Ｂ】
0005908191.tif 000025
【図１４Ｃ】
0005908191.tif 000026
【図１４Ｄ】
0005908191.tif 000027
【図１４Ｅ】
0005908191.tif 000028
【図１４Ｆ】
0005908191.tif 000029