(57)【特許請求の範囲】
【請求項１】
光電変換部を含む複数の画素と、
前記複数の画素からの信号を列毎に出力する列出力線と、
前記列出力線を介して出力された前記信号を蓄積する第１の蓄積部と、
前記第１の蓄積部に蓄積された信号を受けて蓄積する第２の蓄積部と、
前記第１の蓄積部から前記第２の蓄積部へ信号を非破壊で転送する転送部とを備え、
前記列出力線を介して出力された前記信号の前記第１の蓄積部への蓄積動作が完了した後に、前記第１の蓄積部から前記第２の蓄積部への前記転送部による信号の転送動作を繰り返し行うとともに、前記複数の画素の内の特定の画素についてのみ前記第２の蓄積部に蓄積された信号の読み出し動作を繰り返し行うことを特徴とする撮像素子。
【請求項２】
前記第２の蓄積部に蓄積された信号の読み出し動作を制御する制御部を有することを特徴とする請求項１記載の撮像素子。
【請求項３】
前記特定の画素は、オプティカルブラック画素であることを特徴とする請求項１又は２記載の撮像素子。
【請求項４】
光電変換部を含む複数の画素と、
前記複数の画素からの信号を列毎に出力する列出力線と、
前記列出力線を介して出力された前記信号を蓄積する第１の蓄積部と、
前記第１の蓄積部に蓄積された信号を受けて蓄積する第２の蓄積部と、
前記第１の蓄積部から前記第２の蓄積部へ信号を非破壊で転送する転送部とを備え、
前記列出力線を介して出力された前記信号の前記第１の蓄積部への蓄積動作が完了した後に、前記第１の蓄積部から前記第２の蓄積部への前記転送部による信号の転送動作及び前記第２の蓄積部に蓄積された信号の読み出し動作を繰り返し行う撮像素子と、
前記撮像素子から複数回出力された同一の画素の信号を加算平均し、加算平均して得られた信号を用いて前記複数の画素からの信号に画像処理を行う画像処理部とを有し、
選択された撮影モードに応じて、前記第１の蓄積部から前記第２の蓄積部への前記転送部による信号の転送動作及び前記第２の蓄積部に蓄積された信号の読み出し動作を繰り返し行うか否かを切り替えることを特徴とする撮像装置。
【請求項５】
光電変換部を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記列出力線を介して出力された前記信号を蓄積する第１の蓄積部と、前記第１の蓄積部に蓄積された信号を受けて蓄積する第２の蓄積部と、前記第１の蓄積部から前記第２の蓄積部へ信号を非破壊で転送する転送部とを備える撮像素子の駆動方法であって、
前記列出力線を介して出力された前記信号を前記第１の蓄積部に蓄積する蓄積工程と、
前記転送部により前記第１の蓄積部に蓄積された信号を前記第２の蓄積部に転送する転送工程と、
前記第２の蓄積部に蓄積された信号を読み出す読み出し工程とを有し、
前記蓄積工程の後に、前記転送工程を繰り返し行うとともに、前記複数の画素の内の特定の画素についてのみ前記読み出し工程を繰り返し行うことを特徴とする駆動方法。
【請求項６】
光電変換部を含む複数の画素と、
前記複数の画素からの撮像信号及びノイズ信号を列毎に出力する列出力線と、
前記列出力線を介して出力された前記撮像信号を蓄積する第１の撮像信号蓄積部と、
前記第１の撮像信号蓄積部に蓄積された前記撮像信号を受けて蓄積する第２の撮像信号蓄積部と、
前記第１の撮像信号蓄積部から前記第２の撮像信号蓄積部へ前記撮像信号を非破壊で転送する撮像信号転送部と、
前記列出力線を介して出力された前記ノイズ信号を蓄積する第１のノイズ信号蓄積部と、
前記第１のノイズ信号蓄積部に蓄積された前記ノイズ信号を受けて蓄積する第２のノイズ信号蓄積部と、
前記第１のノイズ信号蓄積部から前記第２のノイズ信号蓄積部へ前記ノイズ信号を非破壊で転送するノイズ信号転送部とを備え、
前記列出力線を介して出力された前記撮像信号の前記第１の撮像信号蓄積部への蓄積動作が完了した後に、前記第１の撮像信号蓄積部から前記第２の撮像信号蓄積部への前記撮像信号転送部による撮像信号の転送動作及び前記第２の撮像信号蓄積部に蓄積された撮像信号の読み出し動作を繰り返し行うとともに、
前記列出力線を介して出力された前記ノイズ信号の前記第１のノイズ信号蓄積部への蓄積動作が完了した後に、前記第１のノイズ信号蓄積部から前記第２のノイズ信号蓄積部への前記ノイズ信号転送部によるノイズ信号の転送動作及び前記第２のノイズ信号蓄積部に蓄積されたノイズ信号の読み出し動作を繰り返し行うことを特徴とする撮像素子。
【請求項７】
前記撮像信号と前記ノイズ信号の差分を出力する差分出力部を備えることを特徴とする請求項６記載の撮像素子。
【請求項８】
前記第２の撮像信号蓄積部に蓄積された撮像信号の読み出し動作及び前記第２のノイズ信号蓄積部に蓄積されたノイズ信号の読み出し動作を制御する制御部を有することを特徴とする請求項６又は７記載の撮像素子。
【請求項９】
光電変換部を含む複数の画素と、前記複数の画素からの撮像信号及びノイズ信号を列毎に出力する列出力線と、前記列出力線を介して出力された前記撮像信号を蓄積する第１の撮像信号蓄積部と、前記第１の撮像信号蓄積部に蓄積された前記撮像信号を受けて蓄積する第２の撮像信号蓄積部と、前記第１の撮像信号蓄積部から前記第２の撮像信号蓄積部へ前記撮像信号を非破壊で転送する撮像信号転送部と、前記列出力線を介して出力された前記ノイズ信号を蓄積する第１のノイズ信号蓄積部と、前記第１のノイズ信号蓄積部に蓄積された前記ノイズ信号を受けて蓄積する第２のノイズ信号蓄積部と、前記第１のノイズ信号蓄積部から前記第２のノイズ信号蓄積部へ前記ノイズ信号を非破壊で転送するノイズ信号転送部とを備える撮像素子の駆動方法であって、
前記列出力線を介して出力された前記撮像信号を前記第１の撮像信号蓄積部に蓄積する撮像信号蓄積工程と、
前記撮像信号転送部により前記第１の撮像信号蓄積部に蓄積された撮像信号を前記第２の撮像信号蓄積部に転送する撮像信号転送工程と、
前記第２の撮像信号蓄積部に蓄積された撮像信号を読み出す撮像信号読み出し工程と、
前記列出力線を介して出力された前記ノイズ信号を前記第１のノイズ信号蓄積部に蓄積するノイズ信号蓄積工程と、
前記ノイズ信号転送部により前記第１のノイズ信号蓄積部に蓄積されたノイズ信号を前記第２のノイズ信号蓄積部に転送するノイズ信号転送工程と、
前記第２のノイズ信号蓄積部に蓄積されたノイズ信号を読み出すノイズ信号読み出し工程とを有し、
前記撮像信号蓄積工程の後に、前記撮像信号転送工程と前記撮像信号読み出し工程とを繰り返し行うとともに、前記ノイズ信号蓄積工程の後に、前記ノイズ信号転送工程と前記ノイズ信号読み出し工程とを繰り返し行うことを特徴とする駆動方法。
【請求項１０】
前記撮像信号と前記ノイズ信号の差分を出力する差分出力工程を有することを特徴とする請求項９記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部を有する撮像素子、それを有する撮像装置、及び撮像素子の駆動方法に関する。
【背景技術】
【０００２】
電子カメラ等の撮像装置には、ＣＭＯＳイメージセンサー等の撮像素子が用いられている。近年、電子カメラ等の撮像装置においては高感度撮影の要求等から、撮影により得られる画像信号のランダムノイズ成分の低減が求められている。このような問題を解決する１つの方法として、特許文献１には、同一の画素からの画素信号の読み出しを複数回行い、読み出された画素信号を加算平均することによりランダムノイズを低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１０７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術では、同一の画素から画素信号を複数回読み出すために、画素から列出力線に信号を出力し蓄積部に蓄積するまでの水平ブランキング期間が複数必要となり、フレームレートが大幅に低下してしまうという問題がある。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、フレームレートを大幅に落とすことなく、画像信号のランダムノイズを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の撮像素子は、光電変換部を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記列出力線を介して出力された前記信号を蓄積する第１の蓄積部と、前記第１の蓄積部に蓄積された信号を受けて蓄積する第２の蓄積部と、前記第１の蓄積部から前記第２の蓄積部へ信号を非破壊で転送する転送部とを備え、前記列出力線を介して出力された前記信号の前記第１の蓄積部への蓄積動作が完了した後に、前記第１の蓄積部から前記第２の蓄積部への前記転送部による信号の転送動作を繰り返し行うとともに、前記複数の画素の内の特定の画素についてのみ前記第２の蓄積部に蓄積された信号の読み出し動作を繰り返し行うことを特徴とする。
【発明の効果】
【０００７】
本発明よれば、フレームレートの低下を抑制し、効果的に画像信号のランダムノイズを低減することができ、良好な画質の画像を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態による撮像素子の構成例を示す図である。
【図２】第１の実施形態における撮像素子の駆動タイミングの例を示すタイミングチャートである。
【図３】第１の実施形態における動作の概要を示す図である。
【図４】第２の実施形態における制御信号生成回路の構成例を示す図である。
【図５】本発明の実施形態に係る読み出し信号生成回路の構成を示す図である。
【図６】第１の実施形態における撮像素子の駆動タイミングの例を示すタイミングチャートである。
【図７】第２の実施形態における動作の概要を示す図である。
【図８】本発明の実施形態における撮像素子を有する撮像装置の構成例を示す図である。
【図９】撮影モード選択画面の例を示す図である。
【図１０】第３の実施形態における画像処理部の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
【００１０】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態による撮像素子の構成例を示す図である。撮像素子は、光電変換素子を含む複数の画素１を有しており、それらが２次元に（行方向及び列方向に）配列されている。なお、図１においては、説明の便宜上、行方向及び列方向に複数の画素が配置された撮像素子のうち、１つの画素と、画素から信号を読み出すための信号線及び読み出し回路を示している。
【００１１】
単位画素１の各々は、フォトダイオード２、転送スイッチ３、リセットスイッチ４、行選択スイッチ５、画素アンプ６、及び浮遊拡散層（ＦＤ）７を有する。フォトダイオード２は、光を信号電荷に変換して蓄積する光電変換部である。転送スイッチ３は、転送パルスＰＴＸにより導通／非導通（オン／オフ）が制御され、フォトダイオード２の光電変換により生成された信号電荷を転送パルスＰＴＸに応じて転送する。浮遊拡散層７は、転送スイッチ３によって転送された信号電荷を蓄積する。
【００１２】
リセットスイッチ４は、リセットパルスＰＲＥＳにより導通／非導通（オン／オフ）が制御され、画素アンプ６のゲートに接続された浮遊拡散層７をリセットパルスＰＲＥＳに応じてＳＶＤＤの電圧レベルにリセットする。画素アンプ６は、ソースフォロアとして機能し、浮遊拡散層７に蓄積された信号電荷を増幅し、信号電圧に変換する。行選択スイッチ５は、選択パルスＰＳＥＬにより導通／非導通（オン／オフ）が制御され、画素アンプ６の出力と列出力線（垂直出力線）９との接続を制御する。行選択スイッチ５は、不図示の垂直走査回路により選択された行の画素を選択パルスＰＳＥＬに応じて選択する。行選択スイッチ５によって選択された行の画素信号は、画素アンプ６を介して負荷電流源８に接続された列出力線９に出力される。
【００１３】
第１の蓄積部としての蓄積容量（ＣＴＳ１）１２は、一方の電極が転送ゲート１０を介して列出力線９に接続されるとともに、転送部としてのアンプ１４の入力端子に接続される。第２の蓄積部としての蓄積容量（ＣＴＳ２）１８は、一方の電極が転送ゲート１６を介してアンプ１４の出力端子に接続される。蓄積容量（ＣＨＳ）２２は、一方の電極が転送ゲート２０を介して蓄積容量（ＣＴＳ２）１８の一方の電極に接続されるとともに、差動増幅器２６の非反転入力端子に接続される。また、蓄積容量（ＣＨＳ）２２は、一方の電極がリセットゲート２４を介して基準電位に接続される。
【００１４】
転送ゲート１０は、制御信号ＰＴＳ１により導通／非導通（オン／オフ）が制御され、転送ゲート１６は、制御信号ＰＴＳ２により導通／非導通（オン／オフ）が制御される。また、転送ゲート２０は、制御信号ＰＨＳにより導通／非導通（オン／オフ）が制御され、リセットゲート２４は、リセット信号ＣＨＲＳＴにより導通／非導通（オン／オフ）が制御される。容量（ＣＨＳ）２２は、不図示の回路より生成されるリセット信号ＣＨＲＳＴによってリセットされる。
【００１５】
同様に、第１の蓄積部としての蓄積容量（ＣＴＮ１）１３は、一方の電極が転送ゲート１１を介して列出力線９に接続されるとともに、転送部としてのアンプ１５の入力端子に接続される。第２の蓄積部としての蓄積容量（ＣＴＮ２）１９は、一方の電極が転送ゲート１７を介してアンプ１５の出力端子に接続される。蓄積容量（ＣＨＮ）２３は、一方の電極が転送ゲート２１を介して蓄積容量（ＣＴＮ２）１９の一方の電極に接続されるとともに、差動増幅器２６の反転入力端子に接続される。また、蓄積容量（ＣＨＮ）２３は、一方の電極がリセットゲート２５を介して基準電位に接続される。
【００１６】
転送ゲート１１は、制御信号ＰＴＮ１により導通／非導通（オン／オフ）が制御され、転送ゲート１７は、制御信号ＰＴＮ２により導通／非導通（オン／オフ）が制御される。また、転送ゲート２１は、制御信号ＰＨＮにより導通／非導通（オン／オフ）が制御され、リセットゲート２５は、リセット信号ＣＨＲＳＴにより導通／非導通（オン／オフ）が制御される。容量（ＣＨＮ）２３は、不図示の回路より生成されるリセット信号ＣＨＲＳＴによってリセットされる。なお、蓄積容量１２、１３、１８、１９、２２、２３の他方の電極は基準電位に対して接続される。
【００１７】
不図示の回路より生成される制御信号ＰＴＳ１によって転送ゲート１０はオンとなり、列出力線９に出力される撮像信号が蓄積容量（ＣＴＳ１）１２に蓄積される。ここで、撮像信号は、光信号（Ｓ信号）及びリセットノイズを含むノイズ信号（Ｎ信号）の混合信号である。また、同様に、不図示の回路より生成される制御信号ＰＴＮ１によって転送ゲート１１はオンとなり、列出力線９に出力されるノイズ信号が蓄積容量（ＣＴＮ１）１３に蓄積される。その後、制御信号ＰＴＳ１、ＰＴＮ１によって転送ゲート１０、１１はオフとなる。
【００１８】
次に、不図示の回路より生成される制御信号ＰＴＳ２によって転送ゲート１６がオンされると、蓄積容量（ＣＴＳ１）１２に蓄積された撮像信号がアンプ１４を介して蓄積容量（ＣＴＳ２）１８に転送される。同様に、不図示の回路より生成される制御信号ＰＴＮ２によって転送ゲート１７がオンされると、蓄積容量（ＣＴＮ１）１３に蓄積されたノイズ信号がアンプ１５を介して蓄積容量（ＣＴＮ２）１９に転送される。その後、制御信号ＰＴＳ２、ＰＴＮ２によって転送ゲート１６、１７はオフとなる。
【００１９】
次に、不図示の水平走査回路からの制御信号ＰＨＳによって転送ゲート２０がオンされると、蓄積容量（ＣＴＳ２）１８に蓄積された撮像信号が容量（ＣＨＳ）２２に転送され蓄積される。また、不図示の水平走査回路からの制御信号ＰＨＮによって転送ゲート２１がオンされると、蓄積容量（ＣＴＮ２）１９に蓄積されたノイズ信号が容量（ＣＨＮ）２３に転送され蓄積される。次いで、差動増幅器２６によって、両者の差分に基づいて撮影画像の画像信号が出力される。
【００２０】
前述の動作において、蓄積容量（ＣＴＳ２）１８から蓄積容量（ＣＨＳ）２２への信号転送では、蓄積容量（ＣＴＳ２）１８の信号は破壊される。一方、蓄積容量（ＣＴＳ１）１２から蓄積容量（ＣＴＳ２）１８への信号転送はアンプ１４を介して行われるため、転送が完了した後も蓄積容量（ＣＴＳ１）１２には同一画素の撮像信号がそのまま残っている。すなわち、蓄積容量（ＣＴＳ１）１２から蓄積容量（ＣＴＳ２）１８へは、非破壊で信号が転送される。同様に、蓄積容量（ＣＴＮ２）１９から蓄積容量（ＣＨＮ）２３への信号転送では、蓄積容量（ＣＴＮ２）１９の信号は破壊される。一方、蓄積容量（ＣＴＮ１）１３から蓄積容量（ＣＴＮ２）１９への信号転送はアンプ１５を介して行われるため、転送が完了した後も蓄積容量（ＣＴＮ１）１３には同一画素のノイズ信号がそのまま残っている。すなわち、蓄積容量（ＣＴＮ１）１３から蓄積容量（ＣＴＮ２）１９へは、非破壊で信号が転送される。
【００２１】
本実施形態では、一行分の画像信号が出力された後、再び制御信号ＰＴＳ２によって転送ゲート１６がオンとされ、蓄積容量（ＣＴＳ１）１２に蓄積された撮像信号がアンプ１４を介して蓄積容量（ＣＴＳ２）１８に転送される。同様に、制御信号ＰＴＮ２によって転送ゲート１７がオンとされ、蓄積容量（ＣＴＮ１）１３に蓄積されたノイズ信号がアンプ１５を介して蓄積容量（ＣＴＮ２）１９に転送される。それ以降の差動増幅器２６によって画像信号が出力されるまでの動作は前述した動作と同様である。その後、蓄積容量（ＣＴＳ１）１２に蓄積された撮像信号及び蓄積容量（ＣＴＮ１）１３に蓄積されたノイズ信号の出力を転送ゲート１６、１７を介した転送動作を繰り返すことで行い、所定の回数だけ画像信号の出力を繰り返す。
【００２２】
図２は、第１の実施形態における撮像素子の駆動タイミングの一例を示すタイミングチャートである。なお、図２においては、撮像素子の１行の画像信号を読み出す場合の駆動タイミングを示しており、さらに説明をわかりやすくするために１つの画素に着目して示している。そのため、図２においては、制御信号ＰＨＳ及びＰＨＮについて各列に対応するものを図示していないが、列毎に走査されることはいうまでもない。
【００２３】
まず、時刻ｔ１にて、リセットパルスＰＲＥＳがローレベルとされる。これにより、リセットスイッチ４がオフにされ浮遊拡散層７がフローティング状態となり、浮遊拡散層７はノイズ信号を保持するようになる。次に、時刻ｔ２にて、行選択パルスＰＳＥＬがハイレベルとされる。これにより、行選択スイッチ５がオンし、行選択スイッチ５及び負荷電流源８で構成されたソースフォロア回路が動作状態となり、列出力線９上に画素アンプ６のゲートに供給されるリセット電位に応じたノイズ出力がなされる。
【００２４】
時刻ｔ３にて、制御信号ＰＴＮ１がハイレベルにされて転送ゲート１１がオンとなり、画素１からのノイズ信号が蓄積容量（ＣＴＮ１）１３に蓄積される。時刻ｔ４にて、制御信号ＰＴＮ１がローレベルにされて転送ゲート１１がオフし、蓄積容量（ＣＴＮ１）１３へのノイズ信号の蓄積動作が終了する。
【００２５】
次に、フォトダイオード２での光電変換によって発生した撮像信号の蓄積が行われる。まず、不図示の回路により列出力線９が定電位にリセットされる。時刻ｔ５にて、制御信号ＰＴＳ１がハイレベルとされ転送ゲート１０がオンする。
【００２６】
時刻ｔ６にて、転送パルスＰＴＸがハイレベルとされて転送スイッチ３がオンし、フォトダイオード２に蓄積された光信号が画素アンプ６のゲートに転送される。このとき、行選択パルスＰＳＥＬはハイレベルであるため、行選択スイッチ５及び負荷電流源８で構成されたソースフォロア回路は動作状態であり、列出力線９上に画素アンプ６のゲートの電位に応じた撮像信号の出力がなされる。したがって、列出力線９に出力された撮像信号が、転送ゲート１０を介して蓄積容量（ＣＴＳ１）１２に蓄積される。
【００２７】
時刻ｔ７にて、転送パルスＰＴＸがローレベルとされて転送スイッチ３がオフし、フォトダイオード２から画素アンプ６のゲートへの信号転送が終了する。続いて、時刻ｔ８にて、制御信号ＰＴＳ１がローレベルとされて転送ゲート１０がオフし、蓄積容量（ＣＴＳ１）１２への撮像信号の蓄積動作が終了する。
【００２８】
次に、時刻ｔ９にて、制御信号ＰＴＳ２がハイレベルとされて転送ゲート１６がオンにされ、蓄積容量（ＣＴＳ１）１２に蓄積された撮像信号が蓄積容量（ＣＴＳ２）１８へ転送される。同様に、制御信号ＰＴＮ２がハイレベルとされて転送ゲート１７がオンにされ、蓄積容量（ＣＴＮ１）１３に蓄積されたノイズ信号が蓄積容量（ＣＴＮ２）１９へ転送される。
【００２９】
時刻ｔ１０にて、制御信号ＰＴＳ２がローレベルとされて転送ゲート１６がオフし、蓄積容量（ＣＴＳ２）１８への撮像信号の転送が終了する。同様に、制御信号ＰＴＮ２がローレベルとされて転送ゲート１７がオフし、蓄積容量（ＣＴＮ２）１９へのノイズ信号の転送が終了する。
【００３０】
次に、時刻ｔ１１にて、不図示の水平シフトレジスタ（水平走査回路）で制御される制御信号ＰＨＳ及びＰＨＮがハイレベルとされ、転送ゲート２０及び２１がオンにされる。これにより、蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９にそれぞれ蓄積される撮像信号及びノイズ信号が容量（ＣＨＳ）２２及び容量（ＣＨＮ）２３に転送される。時刻ｔ１２にて、制御信号ＰＴＳ及びＰＨＮがローレベルとされて転送ゲート２０及び２１がオフし、容量（ＣＨＳ）２２及び容量（ＣＨＮ）２３への信号転送が終了する。次いで、差動増幅器２６によって、両者の差分に基づき撮影画像の画像信号が出力される。
【００３１】
撮像素子から一行分の画像信号が出力された後の時刻ｔ１３から時刻ｔ２２の間では、図２に示すように前述した時刻ｔ９から時刻ｔ１２までの間の動作を繰り返す。
【００３２】
このようにして撮像素子から複数回出力された同一の画素の信号を後段の回路等で加算平均することにより、撮像素子の転送ゲートや差動増幅器で発生したランダムノイズを低減することができ、画像出力として高画質なものを得ることができる。
【００３３】
図３に本実施形態における動作の概要を示す。図３において、水平ブランキング期間（ＨＢＬＫＡ）３１は、画素１から列出力線９に撮像信号及びノイズ信号を出力し蓄積容量（ＣＴＳ１）１２及び蓄積容量（ＣＴＮ１）１３に蓄積する期間である。転送期間（ＨＢＬＫＢ）３２、３４、３６のそれぞれは、蓄積容量（ＣＴＳ１）１２及び蓄積容量（ＣＴＮ１）１３にそれぞれ蓄積された撮像信号及びノイズ信号を蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に転送する期間である。読み出し期間（ＨＳＲ）３３、３５、３７のそれぞれは、蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に蓄積された撮像信号及びノイズ信号に基づく各画素の画像信号の読み出しが行われる期間である。
【００３４】
図３に示すように、本実施形態では、１回の水平ブランキング期間（ＨＢＬＫＡ）３１の後、蓄積容量（ＣＴＳ１／ＣＴＮ１）から蓄積容量（ＣＴＳ２／ＣＴＮ２）への信号転送及び各画素についての画像信号の読み出しを繰り返し行う。転送期間（ＨＢＬＫＢ）３２、３４、３６は、水平ブランキング期間（ＨＢＬＫＡ）３１よりも非常に短い期間である。本実施形態では、各画素についての画像信号の読み出し動作以外に繰り返す動作は、蓄積容量（ＣＴＳ１／ＣＴＮ１）及び蓄積容量（ＣＴＳ２／ＣＴＮ２）間での信号転送である。したがって、水平ブランキング期間を繰り返すよりも大幅に短い時間で画素信号を複数回出力することができる。
【００３５】
第１の実施形態によれば、１つの水平ブランキング期間（ＨＢＬＫＡ）３１で、同一の画素の画素信号を複数回出力することができる。したがって、フレームレートが大幅に低下することなく、効果的に画像信号のランダムノイズを低減することが可能になり、良好な画質の画像を得ることができる。なお、転送ゲート１６、１７を介した信号転送及び水平読み出しを繰り返し行う回数は任意の複数であり、２回以上であれば本実施形態での効果が得られる。また、前述した説明では、差動増幅器２６によって撮像信号からノイズ信号を減算する構成としているが、これに限定されるものではない。例えば、撮像信号のみの読み出し等、前述したような動作をしない構成でも適用することができ、同一の画素の信号を同様にして複数回出力することで、フレームレートを大幅に低下させることなく、効果的に信号のランダムノイズを低減することが可能である。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
前述した第１の実施形態のように撮像素子が有する全画素について読み出しを繰り返し行うと、全画素分の読み出し時間が繰り返した回数だけ生じてしまう。以下に説明する第２の実施形態は、撮像素子が有する画素の内の特定の画素に対してのみ第１の実施形態で説明したような信号の読み出しを繰り返し行うようにするものである。なお、第２の実施形態による撮像素子の構成は、第１の実施形態と同様であるので、その説明は省略する。
【００３７】
撮像素子には、基準となる画素として遮光された画素（オプティカルブラック画素、ＯＢ画素）等が存在する。このＯＢ画素は撮影した画像の補正処理等に使用される。そのため、ＯＢ画素の信号にランダムノイズが混入すると補正演算の精度が低下し補正に関して期待した効果が得られなかったり、又は画質が劣化したりすることが考えられる。そこで、以下では、ＯＢ画素の信号におけるランダムノイズの影響を低減するために、ＯＢ画素のみ信号の読み出しを繰り返し行うようにする場合を一例に説明する。
【００３８】
図４は、撮像素子の画素領域の一例を示す図である。図４において、有効画素領域４１は、被写体からの光を受光し入射光量に応じて光電変換を行う複数の有効画素が配置されている領域である。また、ＯＢ画素領域４２は、被写体からの光が遮光されるＯＢ画素が配置されている領域である。ＯＢ画素及び有効画素を含む対象行４３からの画像信号の読み出しについて説明する。対象行４３の画素の撮像信号及びノイズ信号を、蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９にそれぞれ転送するまでの動作は、第１の実施形態で説明した動作と同様であるので、その説明は省略する。
【００３９】
蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に蓄積された各列の撮像信号及びノイズ信号は、制御信号ＰＨＳ＿ＯＢｉ、ＰＨＳ＿ｊ、ＰＨＮ＿ＯＢｉ、ＰＨＮ＿ｊに基づいて出力される。ｉ，ｊは添え字であり、ｉは１〜ｍの自然数であり、ｊは１〜ｎの自然数である（ｍ、ｎは任意の正数である。）。制御信号ＰＨＳ＿ＯＢｉ、ＰＨＳ＿ｊは、図５に示す制御部としての制御信号生成回路１０１によって生成される。制御信号ＰＨＳ＿ＯＢ１〜ＰＨＳ＿ＯＢｍはＯＢ画素領域４２に該当する列毎の制御信号ＰＨＳであり、制御信号ＰＨＳ＿１〜ＰＨＳ＿ｎは有効画素領域４１に該当する列毎の制御信号ＰＨＳである。なお、制御信号ＰＨＮ＿ＯＢｉ、ＰＨＮ＿ｊを生成する制御信号生成回路も、図５に示した制御信号生成回路１０１と同様に構成される。また、制御信号ＰＨＳ＿ＯＢｉ、ＰＨＳ＿ｊを生成する制御信号生成回路及び制御信号ＰＨＮ＿ＯＢｉ、ＰＨＮ＿ｊを生成する制御信号生成回路は同期して動作する。なお、各列に対応する制御信号ＰＨＳ＿ＯＢ１〜ＰＨＳ＿ＯＢｍ、ＰＨＳ＿１〜ＰＨＳ＿ｎと制御信号ＰＨＮ＿ＯＢ１〜ＰＨＮ＿ＯＢｍ、ＰＨＮ＿１〜ＰＨＮ＿ｎは共通である構成でもよい。
【００４０】
第２の実施形態において撮像素子の１行の画像信号を読み出す場合の駆動タイミングについて、図６を参照し説明する。
まず、時刻ｔ３０にて、対象行についての１回目の読み出しとして、制御信号ＰＴＳ２がハイレベルとされて転送ゲート１６がオンになる。これにより、蓄積容量（ＣＴＳ１）１２に蓄積されている撮像信号が蓄積容量（ＣＴＳ２）１８に転送される。その後、不図示の回路によって生成された制御信号ＰＨＳが制御信号生成回路１０１に入力されると、制御信号ＰＨＳはセレクタ１０５を介してシフトレジスタ１１４に入力される。シフトレジスタ１１４は、複数のフリップフロップ１０７、１０８、１０９が縦属接続されて構成され、制御信号ＰＨＳが入力されると制御信号ＰＨＳ＿ＯＢ１〜ＰＨＳ＿ＯＢｍが順次ハイレベルになり所定時間後にローレベルとなる（ｔ３１〜ｔ３３）。制御信号ＰＨＮ＿ＯＢ１〜ＰＨＮ＿ＯＢｍについても同様にして生成され、各列において制御信号ＰＨＳ＿ＯＢ１〜ＰＨＳ＿ＯＢｍ又はＰＨＮ＿ＯＢ１〜ＰＨＮ＿ＯＢｍがハイレベルの期間中にＯＢ画素の信号が出力される。
【００４１】
その後、対象行における２回目のＯＢ画素の画像信号の読み出しとして、時刻ｔ３４にて制御信号ＰＴＳ２が再びハイレベルとされ転送ゲート１６がオンとなり、蓄積容量（ＣＴＳ１）１２に蓄積されている撮像信号が蓄積容量（ＣＴＳ２）１８に転送される。制御信号生成回路１０１では、１回目の読み出し時に生成された制御信号ＰＨＳ＿ＯＢｍが遅延回路１０４及びセレクタ１０５を介してシフトレジスタ１１４に入力される。これにより、時刻ｔ３３において制御信号ＰＨＳ＿ＯＢｍがハイレベルになった後に時刻ｔ３５にて再び制御信号ＰＨＳ＿ＯＢ１がハイレベルとなる。その後、シフトレジスタ１１４によって制御信号ＰＨＳ＿ＯＢ２〜ＰＨＳ＿ＯＢｍが順次ハイレベルとなる。このようにして、時刻ｔ３０〜ｔ３３の動作が複数回繰り返される（ｔ３４〜ｔ４０）。
【００４２】
カウンタ１０２は、制御信号ＰＨＳ＿ＯＢｍがハイレベルになった回数を数えており、制御信号ＰＨＳ＿ＯＢｍがハイレベルになった回数を比較器１０３にて所定の回数と比較する。制御信号ＰＨＳ＿ＯＢｍがハイレベルになった回数が所定の回数に達した場合には、セレクタ１１０は、シフトレジスタ１１４から出力された制御信号ＰＨＳ＿ＯＢｍをシフトレジスタ１１５に入力するように切り替わる。シフトレジスタ１１５は、複数のフリップフロップ１１１、１１２、１１３が縦属接続されて構成される。セレクタ１１０の切り替え動作によって、制御信号ＰＨＳ＿ＯＢｍがシフトレジスタ１１５に入力されると、シフトレジスタ１１５により制御信号ＰＨＳ＿１〜ＰＨＳ＿ｎが順次ハイレベルになる（ｔ４１〜ｔ４４）。各列の制御信号ＰＨＮ＿１〜ＰＨＳ＿ｎについても同様にして生成され、制御信号ＰＨＳ＿１〜ＰＨＳ＿ｎ又はＰＨＮ＿１〜ＰＨＮ＿ｎがハイレベルの期間中に有効画素の信号が出力される。なお、比較に用いられる所定の回数は外部から設定されるような構成でもよい。
【００４３】
前述した動作を実行することにより、撮像素子が有する画素のうち、ＯＢ画素の信号だけを複数回出力することができる。図７に本実施形態における動作の概要を示す。図７において、水平ブランキング期間（ＨＢＬＫＡ）７１は、画素１から列出力線９に撮像信号及びノイズ信号を出力し蓄積容量（ＣＴＳ１）１２及び蓄積容量（ＣＴＮ１）１３に蓄積する期間である。転送期間（ＨＢＬＫＢ）７２、７４、７６のそれぞれは、蓄積容量（ＣＴＳ１）１２及び蓄積容量（ＣＴＮ１）１３にそれぞれ蓄積された撮像信号及びノイズ信号を蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に転送する期間である。ＯＢ画素の読み出し期間（ＨＳＲ−ＯＢ）７３、７５、７７のそれぞれは、蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に蓄積された撮像信号及びノイズ信号に基づくＯＢ画素の画像信号の読み出しが行われる期間である。有効画素の読み出し期間（ＨＳＲ−ＰＥ）７８は、蓄積容量（ＣＴＳ２）１８及び蓄積容量（ＣＴＮ２）１９に蓄積された撮像信号及びノイズ信号に基づく有効画素の画像信号の読み出しが行われる期間である。図７は、ＯＢ画素の画像信号の読み出しを３回繰り返す場合の読み出しかかる時間を示したものであるが、撮像素子の全画素を複数回読み出す場合よりも非常に短い時間で１行の読み出しが終了する。
【００４４】
第２の実施形態によれば、撮像素子から複数回出力されたＯＢ画素の信号を後段の回路等で加算平均することにより、ＯＢ画素の信号におけるランダムノイズの影響を低減することができる。その結果、補正演算等でＯＢ画素の信号を使用した場合に、従来と比較して演算精度が向上し、より良好な画質の画像を得ることができる。なお、ＯＢ画素等の特定の画素の信号を複数回読み出すための各列の制御信号ＰＨＳ、ＰＨＮの生成方法は、前述した例に限定されるものではなく、特定の画素のみを連続して複数回読み出すような制御信号を生成するものであれば適用できる。また、各列の制御信号ＰＨＳ、ＰＨＮの各々を外部から入力するような構成であってもよい。
【００４５】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
以下に説明する第３の実施形態は、前述した実施形態における撮像素子を有する撮像装置である。以下の説明では、第２の実施形態における撮像素子を有する撮像装置を一例として説明する。
【００４６】
図８は、第２の実施形態における撮像素子を有する撮像装置３００の構成例を示す図である。図８において、撮像素子３０１は、第２の実施形態に説明した撮像素子である。アナログフロントエンド部（ＡＦＥ：Analog Front End）３０３は、撮像素子３０１から出力されたアナログの画像信号に対して、ゲイン調整を行ったり、所定の量子化ビットに対応してデジタル変換を行ったりする。タイミングジェネレータ（ＴＧ：Timing Generator）３０２は、撮像素子３０１及びＡＦＥ３０３の駆動タイミングを制御する。
【００４７】
ＲＡＭ３０８は、ＡＦＥ３０３でデジタル変換された画像データや画像処理部３０９で処理された画像データを記憶する。また、ＲＡＭ３０８は、ＣＰＵ（Central Processing Unit）３０４が動作する際のワークメモリとして機能する。本実施形態では、これらの機能をＲＡＭ３０８を用いて行うようにしているが、アクセス速度が十分に問題ないレベルのメモリであれば、他のメモリを適用することも可能である。ＲＯＭ３０６は、ＣＰＵ３０４を動作させるためのプログラム等が格納されている。ＲＯＭ３０６は、例えばＦｌａｓｈ−ＲＯＭである。なお、ＲＡＭ３０８は、アクセス速度が十分に問題ないレベルのメモリであれば、任意のメモリを適用することも可能である。
【００４８】
ＣＰＵ３０４は、撮像装置３００を統括的に制御する。画像処理部３０９は、撮影により得られた画像信号の補正・圧縮等の処理を行う。インターフェース部３１０は、静止画像データ及び動画像データを外部記録媒体に記録するための、外部記録媒体とのインターフェースである。コネクタ３１２は、外部記録媒体３１３に接続するためのコネクタである。外部記録媒体３１３は、不揮発メモリやハードディスク等で構成された記録部３１５を有する外部記録媒体である。コネクタ３１６は、撮像装置３００と接続するためのコネクタであり、インターフェース部３１４は撮像装置３００とのインターフェース部である。なお、本実施形態では、記録媒体として着脱可能な外部記録媒体を適用しているが、その他データ書き込み可能な不揮発性メモリ、ハードディスク等を内蔵した形態でもよい。
【００４９】
操作部３０５は、撮影命令や撮影条件等の設定をＣＰＵ３０４に対して行うためのものである。表示部３０７は、撮影した静止画像や動画像や、メニュー等の表示を行う。
【００５０】
本実施形態における撮像装置３００は、撮影モードを複数有する。各撮影モードでの動作を以下に説明する。
まず、高画質撮影モードについて説明する。
表示部３０７に図９に示すようなモード選択画面が表示され、操作部３０５からユーザー操作によって「高画質撮影モード」が選択されると、ＣＰＵ３０４は、撮像素子３０１及びＴＧ３０２に高画質撮影モードに対応した設定を行う。例えば、ＣＰＵ３０４は、撮像素子３０１に対しては、図５に示した比較器１０３に設定するＯＢ画素読み出しの巡回回数を設定する。
【００５１】
その後、操作部３０５によって撮影命令が入力されると、ＣＰＵ３０４から開始信号がＴＧ３０２に出力され、それを受けたＴＧ３０２からの駆動信号に基づいて撮像素子３０１は以下の撮影動作を開始する。
【００５２】
撮像素子の各行におけるＯＢ画素の巡回読み出し及び有効画素の読み出しは、第２の実施形態と同様にして行われる。ここでは、その説明は省略する。撮像素子３０１から出力された画像信号は、ＡＦＥ３０３で画像データにデジタル変換され、画像処理部３０９に入力される。図１０は、画像処理部３０９の構成例を示す図である。画像処理部３０９は、水平カウンタ４０１、平均回路４０２、及び補正回路４０３を有する。水平カウンタ４０１は、そのカウント値が１行の中の画素列と一対一に対応している。画像処理部３０９に入力されたデータは、平均回路４０２及び補正回路４０３に入力される。平均回路４０２は、水平カウンタ４０１の出力に基づき複数回出力されるＯＢ画素の信号を特定し、同一の画素の信号を加算平均して出力する。補正回路４０３は、入力データ及び平均回路４０２から出力される平均データが入力され、水平カウンタ４０１のカウント値に基づいて、平均回路４０２から出力されたＯＢ画素の平均データと有効画素のデータを特定して補正演算を行い、演算結果を出力する。
【００５３】
次に、通常撮影モードについて説明する。
表示部３０７に図９に示すようなモード選択画面が表示され、操作部３０５からユーザー操作によって「通常撮影モード」が選択されると、ＣＰＵ３０４は、撮像装置３０１及びＴＧ３０２に通常撮影モードに対応した設定を行う。例えば、ＣＰＵ３０４は、撮像素子３０１に対しては、図５に示した比較器１０３に設定するＯＢ画素読み出しの巡回回数を０に設定する。
【００５４】
図５に示した制御信号生成回路１０１の比較器１０３に巡回回数を０と設定することにより、制御信号生成回路１０１では、セレクタ１１０が制御信号ＰＨＳ＿ＯＢｍをシフトレジスタ１１５に１回目の読み出しから入力する。これによりＯＢ画素読み出しの巡回動作は行われず、ＯＢ画素及び有効画素の各画素が毎行１回ずつ読み出されることになる。
【００５５】
そして、操作部３０５によって撮影命令が入力されると、ＣＰＵ３０４から開始信号がＴＧ３０２に出力され、それを受けたＴＧ３０２からの駆動信号に基づいて撮像素子３０１は撮影動作を開始する。撮像素子３０１から出力された画像信号は、ＡＦＥ３０３で画像データにデジタル変換され、画像処理部３０９に入力される。画像処理部３０９に入力されたデータは、ＯＢ画素及び有効画素ともに補正回路４０３に入力される。補正回路４０３は、水平カウンタ４０１のカウント値に基づいて、ＯＢ画素のデータと有効画素のデータを特定して補正演算を行い、演算結果を出力する。
【００５６】
このように高画質撮影モードで撮影した場合には、同一のＯＢ画素のデータを加算平均することで信号に対するランダムノイズの影響を低減することができる。これにより、精度の高い補正演算を実行することが可能になり、高い画質の画像を得ることができる。また、通常撮影モードで撮影した場合には、ＯＢ画素の信号を平均しないで使用するので、高画質撮影モードよりは補正精度が落ちるが、同一の画素の信号を複数回読み出さないので読み出し速度は速くなり、フレームレートは向上する。
【００５７】
なお、撮像装置における撮影モードの切り替えは前述した例に限定されるものではなく、例えば画質によって数段階のモードを持ち、モードによって巡回回数を切り替えるような構成であってもよい。また、前述した説明では撮像素子のＯＢ画素のみを巡回して読み出したが、モードによっては第１の実施形態のように撮像装置が有する全画素を巡回して読み出して平均するような構成であってもよい。
【００５８】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５９】
１  画素、２  フォトダイオード、９  列出力線、１２  第１の蓄積容量、１４  アンプ、１８  第２の蓄積容量、２２  蓄積容量、１３  第１の蓄積容量、１５  アンプ、１９  第２の蓄積容量、２３  蓄積容量、２６  差動増幅器
【図１】
0006004660.tif 000002
【図２】
0006004660.tif 000003
【図３】
0006004660.tif 000004
【図４】
0006004660.tif 000005
【図５】
0006004660.tif 000006
【図６】
0006004660.tif 000007
【図７】
0006004660.tif 000008
【図８】
0006004660.tif 000009
【図９】
0006004660.tif 000010
【図１０】
0006004660.tif 000011