(57)【特許請求の範囲】
【請求項１】
表裏関係にある第１の面及び第２の面を有する酸化物半導体膜と、
前記第１の面に形成されたゲート絶縁膜と、
前記第２の面に形成されたソース・ドレイン電極と、
前記第２の面における、前記酸化物半導体膜と前記ソース・ドレイン電極とが重ならない部分に形成された表面層とを有し、
前記表面層が、前記酸化物半導体膜を構成する元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分を構成する元素と、フッ素及び塩素の少なくとも一方とを含み、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とする薄膜デバイス。
【請求項２】
請求項１記載の薄膜デバイスにおいて、
前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【請求項３】
請求項１又は２記載の薄膜デバイスにおいて、
前記表面層のフッ素原子数又は塩素原子数の割合が０．１％以上かつ７３％以下である、
ことを特徴とする薄膜デバイス。
【請求項４】
請求項１乃至３のいずれか一つに記載の薄膜デバイスにおいて、
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【請求項５】
請求項１記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含む、
ことを特徴とする薄膜デバイス。
【請求項６】
請求項１記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含む、
ことを特徴とする薄膜デバイス。
【請求項７】
請求項１記載の薄膜デバイスにおいて、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含み、
前記混合層のチタンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数がソース・ドレイン電極側から酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
【請求項８】
請求項１記載の薄膜デバイスにおいて、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含み、
前記混合層のモリブデンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜を活性層に用いた酸化物半導体薄膜トランジスタなどの薄膜デバイスに関する。以下、薄膜トランジスタを「ＴＦＴ（Thin Film Transistor）」といい、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素（Ｏ）を主な構成元素とする酸化物半導体を「ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ」）」という。
【背景技術】
【０００２】
酸化物半導体膜を活性層に用いたＴＦＴは、従来のアモルファスシリコンＴＦＴと比較して、電界効果移動度が一桁程度高く、また可視光照射時のオフ電流増加が非常に小さいので、高いオンオフ比を実現できる。このような特長を活かして、酸化物半導体ＴＦＴを画素の駆動素子に用いた高性能な液晶ディスプレイや有機ＥＬディスプレイの研究開発が広く進められている。
【０００３】
組成の多様性という点も酸化物半導体膜の特長であり、ＩＧＺＯ膜、Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ｚｎ−Ｓｎ−Ｏ膜など、様々な酸化物半導体膜の研究開発が行われている。このような様々な材料探索が進められているが、良好なＴＦＴ特性を実現する酸化物半導体膜としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）のいずれかを含んだものが主流である。
【０００４】
更に、酸化物半導体薄膜には、シリコン系薄膜に比べて低温で良好な薄膜を作成できる可能性もある。この低温成膜を活かしてプラスチック基板上に酸化物半導体ＴＦＴを形成することにより、フレキシブルなディスプレイを実現する試みも進められている。
【０００５】
次に、関連技術として先行技術文献について説明する。
【０００６】
酸化物半導体薄膜を用いたＴＦＴに関しては、ＩＧＺＯを半導体活性層として用いたＴＦＴを、Ｎｏｍｕｒａ等が最初に報告している（非特許文献１）。この文献では、酸化物半導体ＴＦＴのソース・ドレイン金属電極のパターニング方法として、フッ素系ガスを用いたプラズマエッチングによる手法を報告している。
【０００７】
Ｃ−Ｊ．Ｋｉｍ等は、Ｔｉからなるソース・ドレイン電極をＡｒガスとＳＦ６ガスとの混合ガスプラズマを用いてエッチングすることにより、ＩＧＺＯ膜を活性層に用いた酸化物半導体ＴＦＴを作製している（非特許文献２）。この文献では、Ｔｉからなるソース・ドレイン電極をエッチングした際、ＩＧＺＯ薄膜の上面（ＴＦＴのバックチャネル）に酸素欠損層が形成されることにより、ＴＦＴのオフ電流が著しく増加することを開示している。そして、この増加したオフ電流を下げるために、塩酸溶液で酸素欠損層をエッチング除去する必要があるとしている。
【０００８】
また、Ｋｕｍｏｍｉ等は、Ｍｏからなるソース・ドレイン電極を用いたＩＧＺＯ酸化物半導体ＴＦＴを報告している（非特許文献３）。この文献では、Ｍｏからなるソース・ドレイン電極をＣＦ４ガスプラズマでエッチングすると、エッチング後のバックチャネル表面に粒状の表面層が残存し、これがＴＦＴ特性の不安定性の原因になるとしている。そして、やはり塩酸溶液でこの表面層をエッチング除去することにより、安定な特性を実現している。
【０００９】
酸化物半導体膜とソース・ドレイン電極との界面に界面層が存在することは、Ｔ．Ａｒａｉ等が報告している（非特許文献４）。この文献では、ソース・ドレイン電極であるＴｉと酸化物半導体膜であるＩＧＺＯ膜との界面に、ＴｉＯｘ層とともに酸素が欠損したＩＧＺＯ層が存在することを開示している。しかしながら、ＩＧＺＯ膜表面の表面層に関しては何も言及していない。
【００１０】
酸化物半導体ＴＦＴのソース・ドレイン電極のエッチングに関しては、特許文献１で開示されている。この文献では、フッ素や塩素を含むガスで酸化物半導体ＴＦＴのチャネルエッチングを行う製造方法を開示しているが、エッチング後の酸化物半導体膜の表面層に関しては何も言及しておらず、表面層は制御されていない。
【００１１】
酸化物半導体膜とソース・ドレイン電極との界面に界面層が存在する構成は、特許文献２、３でも開示されている。これらの文献では、ソース・ドレイン電極とＩＧＺＯ膜との界面にキャリア密度の高いバッファ層が存在する構造を開示している。これらのバッファ層は酸素欠損密度の高いＩＧＺＯ膜やＩＧＺＯ膜とソース・ドレイン金属との合金からなる層であり、個別に成膜することで実現している。しかしながら、ＩＧＺＯ膜表面の表面層に関しては何も言及していない。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Nomura, et al., Nature, vol. 432, p. 488, (2004)
【非特許文献２】C-J. Kim, et al., Electrochemical and Solid-State Letters, Vol. 12, H95, (2009)
【非特許文献３】Kumomi et al., Journal of Display Technology, Vol. 5, 531 (2009)
【非特許文献４】T. Arai, et al., SID’10 Technical Digest, 69-2, (2010)
【特許文献】
【００１３】
【特許文献１】特開２００９−２６０３７８号公報
【特許文献２】特開２０１０−０５６５４２号公報
【特許文献３】特開２０１０−０５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
Ｃ−Ｊ．Ｋｉｍ等の報告（非特許文献２）では、島状のＩＧＺＯ膜の上部に成膜されたソース・ドレイン電極用金属材料のＴｉをエッチングする際に、フッ素系ガスであるＳＦ６ガスのプラズマを用いている。また、このプラズマエッチング時には、基板をカソード電極側に設置して行っている。このようにして作製した酸化物半導体ＴＦＴでは、上述のようにバックチャネル付近に酸素欠損層が形成されることによりオフ電流が増加してしまうので、この酸素欠損層を塩酸溶液でエッチング除去する必要があった。このような塩酸溶液でのエッチングは、プロセスコストの増加につながるとともに、Ｔｉ電極とＩＧＺＯ膜との選択エッチングが難しいためＩＧＺＯ膜がオーバーエッチングされて歩留まりが著しく低下するという課題があった。このような課題は、Ｋｕｍｏｍｉ等の場合（非特許文献３）でも同様である。
【００１５】
このように、酸化物半導体ＴＦＴでは、酸化物半導体膜の表面に酸素欠損に起因する低抵抗層ができやすいため、オフ電流が高くなってしまうという問題があり、酸素欠損層の形成を如何に抑制するかが課題であった。
【００１６】
また、酸化物半導体膜とソース・ドレイン電極との界面に存在する界面層に関しては、前述の関連技術のように個別に成膜するとプロセスコストが増加してしまう。更に、この界面層は低抵抗であるために、酸化物半導体膜とソース・ドレイン電極とが重なり合わない部分ではこの界面層をエッチング除去する必要がある。しかし、この界面層と酸化物半導体膜との組成が類似しているために、界面層のみを選択的にエッチング除去することは難しいので、このエッチング除去が歩留まり低下の原因となってしまう。
【００１７】
以上のように、酸化物半導体膜を用いた関連技術のＴＦＴでは、ソース・ドレイン電極のプラズマエッチング後に酸化物半導体膜の表面領域に酸素欠損が生成されることにより、オフ電流が高くなってしまうという課題があった。これを解決するためにこの酸素欠損層を塩酸などの酸溶液でエッチング除去していたが、これが歩留まり低下やコスト高の原因となっていた。
【課題を解決するための手段】
【００１８】
上記のような課題を解決するために、本発明は次の構成を採る。
【００１９】
本発明に係る薄膜デバイスは、
表裏関係にある第１の面及び第２の面を有する酸化物半導体膜と、
前記第１の面に形成されたゲート絶縁膜と、
前記第２の面に形成されたソース・ドレイン電極と、
前記第２の面における、前記酸化物半導体膜と前記ソース・ドレイン電極とが重ならない部分に形成された表面層とを有し、
前記表面層が、前記酸化物半導体膜を構成する元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分を構成する元素と、フッ素及び塩素の少なくとも一方とを含み、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とする。
【００２０】
本発明に係る薄膜デバイスの製造方法は、基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成するとともに、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分に、前記酸化物半導体膜を構成していた元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分を構成していた元素と、フッ素及び塩素の少なくとも一方とを含む表面層を形成する、
ことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、酸化物半導体膜の表面にフッ素及び塩素の少なくとも一方を含む表面層を有することにより、酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、良好なスイッチング特性を有する薄膜デバイスを実現できる。
【図面の簡単な説明】
【００２２】
【図１】実施形態１の酸化物半導体ＴＦＴの構造を示す断面図である。
【図２】実施形態１の酸化物半導体ＴＦＴの伝達特性を示すグラフである。
【図３】実施形態２の酸化物半導体ＴＦＴの構造を示す断面図である。
【図４】実施形態２の酸化物半導体ＴＦＴにおける、ＩＧＺＯ膜表面からの深さ方向に対するＴｉ及びＦの濃度分布を示すグラフである。
【図５】実施形態３の酸化物半導体ＴＦＴの構造を示す断面図である。
【図６】実施形態４の酸化物半導体ＴＦＴの構造を示す断面図である。
【図７】実施形態５の酸化物半導体ＴＦＴの構造を示す断面図である。
【図８】実施形態６の酸化物半導体ＴＦＴの構造を示す断面図である。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。また、第一構成要素の上に第二構成要素があるという場合は、第一構成要素の上に接して第二構成要素がある場合、第一構成要素の上に他の構成要素があり更にその上に第二構成要素がある場合、第一構成要素の全体の上に第二構成要素がある場合、及び、第一構成要素の一部の上にのみ第二構成要素がある場合を含む。また、各実施形態では、本発明に係る薄膜デバイスの一例として酸化物半導体ＴＦＴ（以下、単に「ＴＦＴ」と略称する。）について説明する。
【００２４】
［実施形態１］
図１は、実施形態1のチャネルエッチ型のＴＦＴ１０１を示す断面図である。ＴＦＴ１０１は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上の酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、ＴＦＴ１０１の特徴は、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分（例えば、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３など）に、フッ素及び塩素の少なくとも一方を含む表面層１５が存在することである。
【００２５】
ＴＦＴ１０１の製造方法の一例を述べる。まず、絶縁性基板１０上にゲート電極１１を形成し、ゲート電極１１上にゲート絶縁膜１２を形成し、ゲート絶縁膜１２上に酸化物半導体膜１３を形成する。そして、酸化物半導体膜１３上にソース・ドレイン電極１４となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングする。これにより、酸化物半導体膜１３上にソース・ドレイン電極１４を形成するとともに、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分（例えば、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３など）に、フッ素及び塩素の少なくとも一方を含む表面層１５を形成する。
【００２６】
換言すると、図１に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。ここで、ソース・ドレイン電極１４と重ならない部分の酸化物半導体膜１３の上面付近に、フッ素又は塩素を含む表面層１５が存在している。このことが本実施形態１のポイントである。更に、ＴＦＴ１０１の全体を覆うようにパッシベーション膜１６が成膜されている。ここで、「チャネルエッチ」という名称は、ソース・ドレイン電極１４をエッチングしてパターニングすることにより、ソース・ドレイン分離をしてチャネルを形成することに由来する。
【００２７】
図１を用いて、本実施形態１について更に詳しく説明する。
【００２８】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＡｌ膜を成膜し、そのＡｌ膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００２９】
更に、ソース・ドレイン電極金属としてモリブデン（Ｍｏ）をスパッタリング法により成膜し、その後、フッ素系ガスプラズマ、例えばＳＦ６ガスやＣＦ４ガスのプラズマを用いてＭｏを所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。このエッチング時に、ＩＧＺＯ膜の表面にフッ素を含む表面層１５が形成されることが重要である。
【００３０】
このプラズマエッチングの手法の一つとして、平行平板電極間にプラズマを生成する容量結合プラズマ源を用いることができる。これらの平行平板電極のうち、アノード側（すなわちアース電位側）の電極に基板を設置してプラズマエッチングを行うことが望ましい。
【００３１】
カソード側（すなわち大きな負のセルフバイアスが発生する側）の電極に基板を設置してエッチングを行うと、大きな負のセルフバイアスで加速されたプラズマ中の高エネルギー正イオンがエッチング表面にダメージを与え、ＩＧＺＯ膜の表面から酸素が脱離して酸素欠損層が生じてしまう。例えば、化学両論組成のＩＧＺＯはＩｎＧａＺｎＯ４であるが、表面においてＩｎやＧａやＺｎと結合している酸素の一部が脱離して、ＩｎＧａＺｎＯ４−ｘ(ここでｘは４未満の任意の数)となってしまう。このような酸素欠損層は低抵抗であるので、ＴＦＴのオフ電流が増加してしまうことは非特許文献２に記載の通りである。
【００３２】
本実施形態１のポイントは、このような酸素欠損層を生成することなくフッ素を含む表面層１５が形成されている構造である。
【００３３】
フッ素系ガスとしては、上記以外にもＣＨＦ３ガスやＮＦ３ガス等も使用可能であり、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにＡｒやＨｅ等の希ガスや酸素ガスを加えた混合ガスでも使用可能である。エッチング時のガス圧力としては、０．５〜５０［Ｐａ］の範囲が望ましい。０．５［Ｐａ］より低いとプラズマを持続的に生成することが難しく、また５０［Ｐａ］より高いとプラズマ中のフッ素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化が生じにくくなるためである。
【００３４】
ソース・ドレイン電極金属として、Ｔｉ／Ａｌ合金／Ｔｉのような積層構造を用いることもできる。この場合、塩素を含むガスとして、Ｃｌ２、ＨＣｌ、ＢＣｌ３などを用いて所望のソース・ドレイン電極１４の形状にパターニングすることができる。このとき、ＩＧＺＯ膜の表面層１５に塩素が含まれることが重要である。パターニング時のガスとしては、少なくともＣｌ２、ＨＣｌ、ＢＣｌ３のいずれか一つを含んでいればよく、またこれらの任意の混合ガスでも良い。また、これらのガスに酸素のような酸化性ガス、又はＡｒやＨｅのような希ガスを加えた混合ガスでも良い。例えば、Ｃｌ２ガス、ＢＣｌ３ガス、酸素ガス、及びヘリウムガスの混合ガスなどを用いることができる。
【００３５】
更には、ソース・ドレイン電極金属をエッチングパターニングするときに、フッ素系ガスと塩素系ガスとの両方を用いても良い。例えば、ＳＦ６ガスとＨＣｌガスと酸素ガスとの混合ガスからなるプラズマガスで、エッチングを行っても良い。この場合、表面層１５には、フッ素と塩素とがともに含まれることになる。このようなフッ素系ガスと塩素系ガスとの両方を用いたソース・ドレイン電極金属のエッチングは、これ以降の各実施形態でも使用可能である。
【００３６】
また、ソース・ドレイン電極１４の構造は、上記に限られるものではなく、例えば、Ｍｏ合金／Ａｌ合金／Ｍｏ合金やＡｌ合金／Ｍｏ合金のような合金の積層構造でも良い。このようなＡｌ合金やＭｏ合金をソース・ドレイン電極１４に用いた場合には、塩素系ガスを用いたプラズマエッチングを行うことが望ましい。
【００３７】
最後にプラズマＣＶＤ法により、パッシベーション膜１６としてシリコン酸化膜を成膜することで、本実施形態１のＴＦＴ１０１が完成する。
【００３８】
図２は、本実施形態１のＴＦＴ１０１の伝達特性を示すグラフである。このグラフでは、横軸がゲート電圧［Ｖ］であり、縦軸がドレイン電流［Ａ］であり、ドレイン電圧が１［Ｖ］の場合の特性と１０［Ｖ］の場合の特性とについて示している。本実施形態１のように作製したＴＦＴ１０１では、関連技術と異なりＩＧＺＯ膜の表面を酸溶液エッチングすることなく、図２に示すようにドレイン電流のオンオフ比７桁、電界効果移動度１０［ｃｍ２Ｖ−１ｓ−１］の特性を実現できた。
【００３９】
［実施形態２］
図３は、実施形態２のチャネルエッチ型のＴＦＴ１０２を示す断面図である。ＴＦＴ１０２は、酸化物半導体膜１３の構成元素と、ソース・ドレイン電極１４の酸化物半導体膜１３に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層としての化合物表面層１７を有することを特徴とする。本実施形態２のＴＦＴの他の構成については、実施形態１のＴＦＴと同様である。
【００４０】
ＴＦＴ１０２の製造方法の一例を述べる。本実施形態２では、酸化物半導体膜１３上にソース・ドレイン電極１４を形成する際に、酸化物半導体膜１３のソース・ドレイン電極１４が重ならない部分（例えば、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３など）に、酸化物半導体膜１３の構成元素と、ソース・ドレイン電極１４の酸化物半導体膜１３に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む化合物表面層１７を形成する。本実施形態２のＴＦＴの製造方法の他の構成については、実施形態１のＴＦＴの製造方法と同様である。
【００４１】
換言すると、図３に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。ここで、ソース・ドレイン電極１４と重ならない部分の酸化物半導体膜１３の上面付近に、酸化物半導体膜１３の構成元素と酸化物半導体膜１３と接する部分のソース・ドレイン電極１４の構成元素とフッ素又は塩素とからなる化合物表面層１７が存在することが、本実施形態２のポイントである。更に、ＴＦＴ１０２の全体を覆うように、パッシベーション膜１６が成膜されている。
【００４２】
図３を用いて、本実施形態２について更に詳しく説明する。
【００４３】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＡｌ合金膜を成膜し、そのＡｌ合金膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００４４】
更にソース・ドレイン電極金属としてのＴｉ及びＡｌ合金を、この順序でスパッタリング法により成膜する。その後、Ａｌ合金をエッチング後、フッ素系ガスプラズマ、例えばＳＦ６ガスからなるプラズマを用いて、Ｔｉ膜を所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。ここで、Ｔｉの代わりにＭｏを用いることもできる。この場合、本実施形態２に関する以下の記述の中のＴｉは適宜Ｍｏに置き換えられる。
【００４５】
このエッチング時に、ＩＧＺＯ膜の表面がフッ化され、フッ素を含む化合物表面層１７が形成される。また、このフッ素を含む化合物表面層１７は、構成元素がＩＧＺＯ、Ｔｉ、Ｆから成り、ＩＧＺＯ膜と接するソース・ドレイン金属であるＴｉ元素が含まれていることが重要である。このような化合物表面層１７の組成は、ＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer：二次イオン質量分析器）などで測定することができる。
【００４６】
例えば、図４のＳＩＭＳプロファイルに示すように、本実施形態２のＩＧＺＯ膜の表面から１０〜２０［ｎｍ］程度までの表面層に、ＴｉとＦが局在して存在していることが確認された。このような表面層を形成するためには、プラズマエッチング時間の制御が必要になる。例えばエッチング時間が長すぎると表面層にＴｉ元素が含まれなくなり、また短すぎるとＴｉ組成が高すぎてソース・ドレイン電極間がショートしてしまう。したがって、適度なエッチング時間が必要となる。
【００４７】
このプラズマエッチングの手法の一つとして、実施形態１と同様に平行平板電極間にプラズマを生成する容量結合プラズマ源を用い、アノード電位側の電極上に基板を設置してエッチングすることが挙げられる。フッ素系ガスとしては、上記以外にもＣＦ４ガスやＣＨＦ３ガス等も用いることができ、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにＡｒやＨｅ等の希ガスや酸素ガスを加えた混合ガスでも用いることができる。エッチング時のガス圧力としては、０．５〜５０［Ｐａ］の範囲が望ましい。０．５［Ｐａ］よりも低いとプラズマを持続的に生成することが難しく、また５０［Ｐａ］よりも高いとプラズマ中のフッ素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化が生じにくくなるためである。
【００４８】
最後にプラズマＣＶＤ法により、パッシベーション膜１６としてシリコン酸化膜を成膜することで、本実施形態２のＴＦＴ１０２が完成する。
【００４９】
本実施形態２のように作製したＴＦＴ１０２では、関連技術と異なりＩＧＺＯ膜の表面を酸溶液エッチングすることなく、オンオフ比６桁、電界効果移動度７［ｃｍ２Ｖ−１ｓ−１］の特性を実現できた。
【００５０】
［実施形態３］
図５は、実施形態３のチャネルエッチ型のＴＦＴ１０３を示す断面図である。本実施形態３のＴＦＴ１０３は、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素とソース・ドレイン電極１４の酸化物半導体膜１３に接する部分の構成元素との混合物を含む混合層１８が存在する。また、ＴＦＴ１０３は、表面層として、混合層１８の構成元素とフッ素及び塩素の少なくとも一方とからなる多元素表面層１９が存在する。本実施形態３のＴＦＴの他の構成は、実施形態１又は２のＴＦＴの構成と同様である。
【００５１】
ＴＦＴ１０３の製造方法の一例を述べる。本実施形態３では、酸化物半導体膜１３上にソース・ドレイン電極１４を形成する際に、ソース・ドレイン電極１４を構成するソース電極１４ｓとドレイン電極１４ｄとの間の酸化物半導体膜１３に多元素表面層１９を形成するとともに、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素とソース・ドレイン電極１４の酸化物半導体膜１３に接する部分の構成元素との混合物を含む混合層１８を形成する。本実施形態３のＴＦＴの製造方法の他の構成は、実施形態１又は２のＴＦＴの製造方法の構成と同様である。
【００５２】
換言すると、図５に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。ここで、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素と酸化物半導体膜１３と接する部分のソース・ドレイン電極１４の構成元素との混合からなる混合層１８が存在し、かつ、二つのソース・ドレイン電極１４の相互間に位置する酸化物半導体膜１３の上面付近に、混合層１８の構成元素とフッ素又は塩素とからなる多元素表面層１９が存在することが、本実施形態３のポイントである。更に、ＴＦＴ１０３の全体を覆うようにパッシベーション膜１６が成膜されている。
【００５３】
図５を用いて、本実施形態３について更に詳しく説明する。
【００５４】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＡｌ合金膜を成膜し、そのＡｌ合金膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。ここで、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００５５】
更にソース・ドレイン電極金属としてＭｏ及びＡｌ合金をこの順序でスパッタリング法により成膜する。その後、塩素系ガスプラズマ、例えばＣｌ２とＢＣｌ３の混合ガスからなるプラズマを用いて、Ａｌ合金及びＭｏを連続的に所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。ここで、Ｍｏの代わりにＴｉを用いることもできる。この場合、本実施形態３に関する以下の記述の中のＭｏは適宜Ｔｉに置き換えられる。
【００５６】
このエッチング時、ＩＧＺＯ膜とＭｏ膜との界面に、構成元素がＩＧＺＯ及びＭｏからなる混合層１８が形成される。混合層１８は、ＩＧＺＯ膜に比べて抵抗率が数桁小さくｎ＋層として作用するので、良好なオーミックコンタクト特性が得られやすいというメリットがある。混合層１８の層厚としては５〜３０［ｎｍ］が望ましい。また、ＩＧＺＯ膜の表面が塩化されることにより、塩素を含む多元素表面層１９が形成される。この塩素を含む多元素表面層１９の構成元素はＩＧＺＯ、Ｍｏ、Ｃｌから成っている。
【００５７】
このような表面層を形成するためには、プラズマエッチング時間の制御が必要になる。例えばエッチング時間が長すぎると表面層にＭｏ元素が含まれなくなり、また短すぎるとＭｏ組成が高すぎてソース・ドレイン電極間がショートしてしまう。したがって、適度なエッチング時間が必要となる。
【００５８】
このプラズマエッチングの手法の一つとして、実施形態１と同様に平行平板電極間にプラズマを生成する容量結合プラズマ源を用い、アノード電位側の電極上に基板を設置してエッチングすることが挙げられる。塩素系ガスとしては、上記以外にもＢＣｌ３ガス等も用いることができ、またこれらのガスを任意に混ぜた混合ガス、又はこれらのガスにＡｒやＨｅ等の希ガスや酸素ガスを加えた混合ガスでも用いることができる。エッチング時のガス圧力としては、０．５〜５０［Ｐａ］の範囲が望ましい。０．５［Ｐａ］より低いとプラズマを持続的に生成することが難しく、また５０［Ｐａ］より高いとプラズマ中の塩素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面の塩化が生じにくくなるためである。
【００５９】
また、混合層１８をより効率良く形成するために、ソース・ドレイン電極金属のスパッタリング成膜時の基板温度を１２０℃以上とし、Ａｒガス圧力を１［Ｐａ］以下にすると更に良い。基板温度を高めることで界面での合金化反応を促進でき、また、ガス圧力を低くすることでスパッタされた金属粒子の運動エネルギーを高め、やはり表面での合金化反応を促進できるためである。
【００６０】
最後にプラズマＣＶＤ法により、パッシベーション膜１６としてシリコン酸化膜を成膜することにより、本実施形態のＴＦＴ１０３が完成する。
【００６１】
本実施形態３のように作製したＴＦＴ１０３では、関連技術と異なりＩＧＺＯ膜の表面を酸溶液エッチングすることなく、オンオフ比７桁、電界効果移動度１２［ｃｍ２Ｖ−１ｓ−１］の特性を実現できた。
【００６２】
以上のチャネルエッチ型のＴＦＴに関する実施形態において、基板や外部からのＮａイオンなどのコンタミネーションを抑制するために、ゲート絶縁膜やパッシベーション膜を、窒化シリコン膜とシリコン酸化膜との積層構造にしても良い。このとき、酸化物半導体膜と接する方の膜は、シリコン酸化膜であることが望ましい。また、パッシベーション膜として、スパッタ成膜のシリコン酸化膜を用いても良いし、コンタミネーションを抑制するためにスパッタ成膜のシリコン酸化膜とプラズマＣＶＤ成膜の窒化シリコン膜との積層構造にしても良い。
【００６３】
［実施形態４］
図６は、実施形態４のチャネル保護型のＴＦＴ１０４を示す断面図である。本実施形態４のＴＦＴ１０４は、表面層１５上のチャネル保護絶縁膜２０を更に有すること、及び、表面層１５は酸化物半導体膜１３のソース・ドレイン電極１４が重なる部分にも存在することを特徴とする。本実施形態４では、酸化物半導体膜１３の上面全体が表面層１５になっている。本実施形態４のＴＦＴ１０４の他の構成は、実施形態１又は２のＴＦＴの構成と同様である。
【００６４】
ＴＦＴ１０４の製造方法の一例を説明する。まず、基板としての絶縁性基板１０上にゲート電極１１を形成し、ゲート電極１１上にゲート絶縁膜１２を形成し、ゲート絶縁膜１２上に酸化物半導体膜１３を形成する。そして、酸化物半導体膜１３の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、酸化物半導体膜１３の全面にフッ素及び塩素の少なくとも一方を含む表面層１５を形成する。更に、表面層１５上の一部にチャネル保護絶縁膜２０を形成し、表面層１５上及びチャネル保護絶縁膜２０上にソース・ドレイン電極１４を形成する。
【００６５】
換言すると、図６に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３及びチャネル保護絶縁膜２０が形成されている。島状の酸化物半導体膜１３とチャネル保護絶縁膜２０との上にソース・ドレイン電極１４が形成されている。ここで、島状の酸化物半導体膜１３の全体（ソース・ドレイン電極１４と重ならない部分及び重なる部分の両方）の上面付近にフッ素又は塩素を含む表面層１５を有することが、本実施形態４のポイントである。更に、ＴＦＴ１０４の全体を覆うようにパッシベーション膜１６が成膜されている。ここで、「チャネル保護」という名称は、前述のチャネルエッチとは異なり、酸化物半導体膜１３上に形成したチャネル保護絶縁膜２０によりソース・ドレイン分離をしてチャネルを形成することに由来する。
【００６６】
図６を用いて、本実施形態４について更に詳しく説明する。
【００６７】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＣｒ膜を成膜し、そのＣｒ膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。
【００６８】
その後、島状のＩＧＺＯ膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してプラズマ処理を行う。このプラズマ処理時に、ＩＧＺＯ膜の表面がフッ化又は塩化され、フッ素又は塩素を含む表面層１５が形成されることが重要である。
【００６９】
このプラズマ処理の手法の一つとして、平行平板電極間にプラズマを生成する容量結合プラズマ源を用いることができる。これらの平行平板電極のうち、アノード側（すなわちアース電位側）の電極に基板を設置してプラズマ処理を行うことが望ましい。
【００７０】
カソード側（すなわち大きな負のセルフバイアスが発生する側）の電極に基板を設置してエッチングを行うと、大きな負のセルフバイアスで加速されたプラズマ中の高エネルギー正イオンがエッチング表面にダメージを与え、ＩＧＺＯ膜の表面から酸素が脱離して酸素欠損層が生じてしまう。このような酸素欠損層は低抵抗であり、これに起因してＴＦＴのオフ電流が増加してしまうことは、非特許文献２に記載の通りである。本実施形態４のポイントは、このような酸素欠損層を生成することなく、フッ素又は塩素を含む表面層を形成する構造である。
【００７１】
フッ素系ガスとしては、ＳＦ６ガスやＣＦ４ガス、又は、これらのガスとその他のガスとの混合ガスを用いることができる。また、塩素系ガスとしては、Ｃｌ２ガス、ＨＣｌガス、ＢＣｌ３ガス、又は、これらのガスとその他のガスとの混合ガスを用いることができる。フッ素系ガスと塩素系ガスとの混合ガスを用いても良く、この場合はフッ素と塩素とをともに含む表面層が形成される。
【００７２】
プラズマ処理時のガス圧力としては、０．５〜５０［Ｐａ］の範囲が望ましい。０．５［Ｐａ］より低いとプラズマを持続的に生成することが難しく、また５０［Ｐａ］より高いとプラズマ中のフッ素又は塩素ラジカルが気体分子と再結合して消滅する確率が高くなるので表面のフッ化や塩化が生じにくくなるためである。
【００７３】
また、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００７４】
上記では、ＩＧＺＯ膜を島状形状にパターニングした後に、ＩＧＺＯ膜をフッ素系プラズマガス又は塩素系プラズマガスに曝して、フッ素又は塩素を含む表面層を形成した。この順序を逆にして、ＩＧＺＯ膜を成膜した後にＩＧＺＯ膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してフッ素又は塩素を含む表面層を形成し、その後にＩＧＺＯ膜を所望の島状形状にパターニングしても良い。
【００７５】
更に続いて、ソース・ドレイン電極金属としてモリブデン（Ｍｏ）をスパッタリング法により成膜し、その後、フッ素系ガスプラズマ、例えばＳＦ６ガスやＣＦ４ガスのプラズマを用いてＭｏを所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。ここで、ソース・ドレイン電極金属としてチタン（Ｔｉ）も可能である。
【００７６】
最後に、プラズマＣＶＤ法により、パッシベーション膜１６としてシリコン酸化膜を成膜することにより、本実施形態４のＴＦＴ１０４が完成する。
【００７７】
本実施形態４のように作製したＴＦＴ１０４では、関連技術と異なりＩＧＺＯ膜の表面を酸溶液エッチングすることなく、オンオフ比７桁、電界効果移動度１５［ｃｍ２Ｖ−１ｓ−１］の特性を実現できた。
【００７８】
［実施形態５］
図７は、実施形態５のＴＦＴ１０５を示す断面図である。本実施形態５のＴＦＴ１０５は、表面層１５上のチャネル保護絶縁膜２０を更に有することを特徴とする。また、ＴＦＴ１０５は、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素とソース・ドレイン電極１４の酸化物半導体膜１３と接する部分の構成元素とフッ素及び塩素の少なくとも一方との混合物からなる化合物混合層２１を有することを特徴とする。本実施形態５のＴＦＴ１０５の他の構成は、実施形態４のＴＦＴと同様である。
【００７９】
ＴＦＴ１０５の製造方法の一例を説明する。本実施形態５では、表面層１５上及びチャネル保護絶縁膜２０上にソース・ドレイン電極１４を形成する際に、表面層１５のチャネル保護絶縁膜２０に覆われていない部分上及びチャネル保護絶縁膜２０上にソース・ドレイン電極１４となる金属層を成膜し、この金属層を選択的にプラズマエッチングする。これにより、酸化物半導体膜１３とソース・ドレイン電極１４との間の表面層１５を、表面層１５の構成元素（酸化物半導体膜１３の構成元素、並びに、フッ素及び塩素の少なくとも一方）とソース・ドレイン電極１４の表面層１５に接する部分の構成元素との混合物を含む混合層としての化合物混合層２１に置き換える。本実施形態５のＴＦＴ１０５の製造方法の他の構成は、実施形態４のＴＦＴの製造方法と同様である。
【００８０】
換言すると、図７に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３及びチャネル保護絶縁膜２０が形成されている。島状の酸化物半導体膜１３とチャネル保護絶縁膜２０との上にソース・ドレイン電極１４が形成されている。ここで、島状の酸化物半導体膜１３とソース・ドレイン電極１４との界面に、島状の酸化物半導体膜１３の構成元素と酸化物半導体膜１３と接する部分のソース・ドレイン電極１４の構成元素とフッ素又は塩素との混合からなる化合物混合層２１が存在し、島状の酸化物半導体膜１３の全体（ソース・ドレイン電極１４と重ならない部分及び重なる部分の両方）の上面付近に酸化物半導体膜１３の構成元素とフッ素又は塩素とを含む表面層１５が存在することが、本実施形態５のポイントである。更に、ＴＦＴ１０５の全体を覆うようにパッシベーション膜１６が成膜されている。
【００８１】
図７を用いて、本実施形態５について更に詳しく説明する。
【００８２】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＣｒ膜を成膜し、そのＣｒ膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてのシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。
【００８３】
その後、島状のＩＧＺＯ膜をフッ素系プラズマガス又は塩素系プラズマガスに曝してプラズマ処理を行う。このプラズマ処理時に、ＩＧＺＯ膜の表面全体がフッ化又は塩化されることにより、フッ素又は塩素を含む表面層１５が形成される。
【００８４】
ここで、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００８５】
その後、プラズマＣＶＤ法により、チャネル保護絶縁膜２０としてのシリコン酸化膜を成膜し、そのシリコン酸化膜を所望の形状にパターニングする。更に、ソース・ドレイン電極金属としてのＴｉ及びＡｌ合金をこの順序でスパッタリング法により成膜し、まずＡｌ合金のみをエッチングして除去し、その後、フッ素系ガスプラズマ、例えばＳＦ６ガスやＣＦ４ガスのプラズマを用いてＴｉを所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。ここで、Ｔｉの代わりにＭｏを用いることもできる。この場合、本実施形態５に関する以下の記述の中のＴｉは適宜Ｍｏに置き換えられる。
【００８６】
このエッチング時に、ＩＧＺＯ−Ｆ膜とＴｉ膜との界面に、構成元素がＩＧＺＯ、Ｔｉ、及び、Ｆ又はＣｌから成る化合物混合層２１が形成される。化合物混合層２１はＩＧＺＯ−Ｆ（Ｃｌ）膜に比べて抵抗率が数桁小さくｎ＋層として作用するので、化合物混合層２１を形成すると良好なオーミックコンタクト特性が得られやすいというメリットがある。特にＩＧＺＯ−Ｆ（Ｃｌ）膜は高抵抗膜になりやすいので、ＩＧＺＯ−Ｆ（Ｃｌ）膜にＴｉも合金化して低抵抗の化合物混合層２１を形成することは、良好なオーミックコンタクト特性を実現するために重要である。
【００８７】
また、化合物混合層２１の層厚としては５〜３０［ｎｍ］が望ましい。また、化合物混合層２１をより効率良く形成するために、ソース・ドレイン電極金属のスパッタリング成膜時の基板温度を１２０℃以上とし、Ａｒガス圧力を１［Ｐａ］以下にすると更に良い。基板温度を高めることで界面での合金化反応を促進でき、また、ガス圧力を低くすることでスパッタされた金属粒子の運動エネルギーを高め、やはり表面での合金化反応を促進できるためである。
【００８８】
最後に、プラズマＣＶＤ法により、パッシベーション膜１６としてのシリコン酸化膜を成膜することにより、本実施形態５のＴＦＴ１０５が完成する。
【００８９】
本実施形態５のように作製したＴＦＴ１０５では、関連技術と異なりＩＧＺＯ膜の表面を酸溶液エッチングすることなく、オンオフ比７桁、電界効果移動度１５［ｃｍ２Ｖ−１ｓ−１］の特性を実現できた。
【００９０】
以上のチャネル保護型のＴＦＴに関する実施形態において、基板や外部からのＮａイオンなどのコンタミネーションを抑制するために、ゲート絶縁膜やパッシベーション膜を、窒化シリコン膜とシリコン酸化膜との積層構造にしても良い。このとき、酸化物半導体膜と接する方の膜はシリコン酸化膜であることが望ましい。チャネル保護膜はスパッタ成膜のシリコン酸化膜でも良い。
【００９１】
［実施形態６］
図８は、実施形態６のＴＦＴ１０６を示す断面図である。本実施形態６のＴＦＴ１０６は、基板としての絶縁性基板１０上のゲート電極１１、ゲート電極１１上のゲート絶縁膜１２、ゲート絶縁膜１２上の酸化物半導体膜１３、及び、酸化物半導体膜１３上のソース・ドレイン電極１４を有する。そして、ＴＦＴ１０６は、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、構成元素の原子数がソース・ドレイン電極１４側から酸化物半導体膜１３側に向けて変化している濃度勾配混合層２２を有することを特徴とする。本実施形態６のＴＦＴ１０６の他の構成は、表面層を除き実施形態１のＴＦＴの構成と同様である。
【００９２】
実施形態６のＴＦＴ１０６の製造方法の一例を説明する。本実施形態６のＴＦＴ１０６の製造方法は、基板としての絶縁性基板１０上にゲート電極１１を形成し、ゲート電極１１上にゲート絶縁膜１２を形成し、ゲート絶縁膜１２上に酸化物半導体膜１３を形成し、酸化物半導体膜１３上にソース・ドレイン電極１４を形成するとともに、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素とソース・ドレイン電極１４の酸化物半導体膜１３に接する部分の構成元素とを含む濃度勾配混合層２２を形成する。本実施形態６では、濃度勾配混合層２２を形成する際に、構成元素の原子数がソース・ドレイン電極１４側から酸化物半導体膜１３側に向けて変化するように形成する。本実施形態６のＴＦＴ１０６の製造方法の他の構成は、表面層を除き実施形態１のＴＦＴの製造方法の構成と同様である。
【００９３】
換言すると、図８に示すように、絶縁性基板１０上にゲート電極１１が形成され、その上にゲート絶縁膜１２が成膜されている。更にその上に、島状の酸化物半導体膜１３が形成されている。島状の酸化物半導体膜１３上にソース・ドレイン電極１４が形成されている。ここで、酸化物半導体膜１３とソース・ドレイン電極１４との界面に、酸化物半導体膜１３の構成元素と酸化物半導体膜１３と接する部分のソース・ドレイン電極１４の構成元素との混合からなる濃度勾配混合層２２が存在し、かつ、濃度勾配混合層２２の構成元素の原子数がソース・ドレイン電極１４側から酸化物半導体膜１３側に向けて変化していることが、本実施形態６のポイントである。更に、ＴＦＴ１０６の全体を覆うようにパッシベーション膜１６が成膜されている。ここで、図８では、図１の符号１５、図３の符号１７、及び図５の符号１９に示したような表面層を有していないが、図８においてもこれらの表面層を有していても良い。
【００９４】
図８を用いて、本実施形態６を更に詳しく説明する。
【００９５】
絶縁性基板１０としてのガラス基板上にスパッタリング法によりＭｏ膜を成膜し、そのＭｏ膜を所望の形状にパターニングすることにより、ゲート電極１１を形成する。続いて、プラズマＣＶＤ法により、ゲート絶縁膜１２としてシリコン酸化膜を成膜する。続いて、スパッタリング法により酸化物半導体膜１３としてのＩＧＺＯ膜を成膜し、そのＩＧＺＯ膜を所望の島状形状にパターニングする。
【００９６】
ここで、酸化物半導体膜１３としては、少なくともＩｎ又はＺｎが含まれていることが望ましい。例えば、上記のＩＧＺＯ膜以外にも。ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜を用いることができる。
【００９７】
更に、ソース・ドレイン電極金属としてのＴｉ及びＡｌ合金をこの順序でスパッタリング法により成膜し、これらの金属膜を所望の形状にエッチングすることにより、ソース・ドレイン電極１４を形成する。ここで、Ｔｉの代わりにＭｏを用いることもできる。この場合、本実施形態６に関する以下の記述の中のＴｉは適宜Ｍｏに置き換えられる。
【００９８】
このソース・ドレイン金属膜を成膜する前に、ＩＧＺＯ膜の表面をＡｒやＨｅ等の希ガスプラズマに曝すことが望ましい。具体的には、ソース・ドレイン金属Ｔｉ膜をスパッタリング成膜する前に、基板側をカソード電位にして希ガスプラズマで放電（いわゆる逆スパッタ放電）するなどの手法が可能である。
【００９９】
この後、Ｔｉ金属を成膜するとＩＧＺＯ膜とＴｉ膜との界面に、構成元素がＩＧＺＯ及びＴｉからなり、これらの構成元素の原子数割合がソース・ドレイン電極１４側から酸化物半導体膜１３側に向けて変化している濃度勾配を有する、濃度勾配混合層２２が形成される。
【０１００】
具体的には、Ｔｉの原子数がＴｉ電極側からＩＧＺＯ膜側に向けて減少しており、Ｉｎの原子数がＴｉ電極側からＩＧＺＯ膜側に向けて増加している。このような濃度勾配を有する混合層では、ＩＧＺＯ膜側からＴｉ電極側に向けて抵抗率が徐々に低くなり、オーミックコンタクト特性をより得やすくなる。
【０１０１】
この濃度勾配混合層２２の厚さとしては、５〜３０［ｎｍ］が望ましい。特許文献３では混合層を個別に成膜する手法が開示されているが、個別に成膜すると混合層の組成は均一になり、本実施形態６のような濃度勾配を有する混合層を形成することはできない。このような濃度勾配を有する混合層は、ＩＧＺＯ膜に限らず、ＺｎＯ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｉ−Ｏ膜、Ａｌ−Ｚｎ−Ｓｎ−Ｏ膜等の任意の酸化物半導体膜で形成可能である。
【０１０２】
このような濃度勾配を有する混合層は、実施形態１〜５で説明した図１、３、５、６、７のＴＦＴのいずれの構造（すなわち、チャネルエッチ型でもチャネル保護型でも）でも採用可能である。
【０１０３】
［総括］
以上の各実施形態では、酸化物半導体と接する部分のソース・ドレイン金属として、Ｔｉ、Ｍｏ、Ｔｉ合金、及びＭｏ合金の場合を中心に説明したが、これらに限定されるものではない。具体的には、Ｃｕ合金やＡｌ合金、ＣｒやＷなどが酸化物半導体膜と接していても良い。また、これらの金属材料の上にその他の任意の金属材料を複数積層することが可能である。
【０１０４】
酸化物半導体膜の表面のフッ素又は塩素を含む表面層の層厚は３［ｎｍ］以上２０［ｎｍ］以下が望ましい。層厚が３［ｎｍ］未満の場合、十分なフッ化が行われず表面層内に酸素欠損領域が残存してしまう可能性があり、また２０［ｎｍ］を超えてしまうと活性層として作用する酸化物半導体膜の層が薄くなりすぎてトランジスタ特性が低下してしまうためである。ＴＦＴの典型的な酸化物半導体膜の膜厚は、３０［ｎｍ］から１００［ｎｍ］程度の範囲である。このようなフッ素又は塩素を含む表面層の層厚は、フッ素系又は塩素系ガスを用いたプラズマエッチング時のプラズマ放電電力や放電時間を変えることで制御することが可能である。
【０１０５】
酸化物半導体膜の表面のフッ素又は塩素を含む表面層のフッ素又は塩素原子数の割合は、０．１％以上７３％以下が望ましい。０．１％未満の場合、フッ化又は塩化が不十分になり表面層内に酸素欠損領域が残存してしまいＴＦＴのオフ電流が増加してしまう。また、酸化物半導体膜がＩＧＺＯ膜の場合、表面層の酸素が全てフッ素又は塩素で置換されると化学量論組成でフッ素又は塩素の組成割合は７３％となり、これ以上のフッ素又は塩素割合になると欠陥が生じてしまう。また、ＺｎＯ等のその他の酸化物半導体膜の場合、全ての酸素がフッ素又は塩素で置換されてもフッ素の割合は７３％以下となる。
【０１０６】
換言すると、前述のような課題を解決するために、本発明は、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたチャネルエッチボトムゲート型のＴＦＴにおいて、ソース・ドレイン電極と重ならない部分の酸化物半導体膜の上面（ゲート絶縁膜と接する側と反対側の面）付近にフッ素又は塩素を含む表面層を有することを特徴とするＴＦＴを提供する。
【０１０７】
また、本発明は、このようなＴＦＴにおいて、フッ素又は塩素を含む表面層が、酸化物半導体膜の構成元素と、酸化物半導体膜に接する部分のソース・ドレイン電極の構成元素と、フッ素又は塩素とからなることを特徴とするＴＦＴを提供する。更に、本発明は、酸化物半導体膜の構成元素と酸化物半導体膜に接する部分のソース・ドレイン電極の構成元素とフッ素又は塩素とからなる表面層を有するＴＦＴにおいて、酸化物半導体膜とソース・ドレイン電極との界面に、酸化物半導体膜の構成元素とソース・ドレイン電極の構成元素との混合からなる混合層が存在することを特徴とするＴＦＴを提供する。
【０１０８】
また、本発明は、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体膜、チャネル保護絶縁膜、ソース・ドレイン電極がこの順序で形成されたチャネル保護ボトムゲート型のＴＦＴにおいて、酸化物半導体膜全体の上面（ゲート絶縁膜と接する側と反対側の面）付近にフッ素又は塩素を含む表面層を有することを特徴とするＴＦＴを提供する。
【０１０９】
また、本発明は、このようなＴＦＴにおいて、フッ素又は塩素を含む表面層が、酸化物半導体膜の構成元素とフッ素又は塩素とからなることを特徴とするＴＦＴを提供する。更には、酸化物半導体膜とソース・ドレイン電極との界面に、酸化物半導体膜の構成元素とソース・ドレイン電極の構成元素とフッ素又は塩素との混合からなる混合層が存在することを特徴とするＴＦＴを提供する。
【０１１０】
これらのＴＦＴにおいて、酸化物半導体膜としては、少なくともインジウム又は亜鉛を含む酸化物半導体膜が望ましい。フッ素又は塩素を含む表面層は、フッ素系ガスプラズマ又は塩素系ガスプラズマを用いてソース・ドレイン電極をエッチングすることで実現でき、エッチング時には基板をプラズマ装置のアース電極側に設置することが望ましい。
【０１１１】
本発明を用いることにより、低コストで高性能なＴＦＴを実現できる。本発明によれば、酸化物半導体膜の表面にフッ素又は塩素を含む表面層を形成することにより、酸素欠損生成を抑制できるので、酸化物半導体膜の表面をエッチングすることなく、良好なスイッチング特性を有するＴＦＴを実現できる。
【０１１２】
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【０１１３】
上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。
【０１１４】
［付記１］（実施形態１、図１）基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分（例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など）に、フッ素及び塩素の少なくとも一方を含む表面層が存在する、
ことを特徴とする薄膜デバイス。
【０１１５】
［付記２］（実施形態２、図３）付記１記載の薄膜デバイスにおいて、
前記表面層が、前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む、
ことを特徴とする薄膜デバイス。
【０１１６】
［付記３］（実施形態３、図５）付記１又は２記載の薄膜デバイスにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層が存在する、
ことを特徴とする薄膜デバイス。
【０１１７】
［付記４］（実施形態４、図６）付記１又は２記載の薄膜デバイスにおいて、
前記表面層上のチャネル保護絶縁膜を更に有し、
前記表面層は前記酸化物半導体膜の前記ソース・ドレイン電極が重なる部分にも存在する、
ことを特徴とする薄膜デバイス。
【０１１８】
［付記５］（実施形態５、図７）付記４記載の薄膜デバイスにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方との混合物からなる混合層が存在する、
ことを特徴とする薄膜デバイス。
【０１１９】
［付記６］（実施形態６、図８）基板上のゲート電極、このゲート電極上のゲート絶縁膜、このゲート絶縁膜上の酸化物半導体膜、及び、この酸化物半導体膜上のソース・ドレイン電極を有する薄膜デバイスにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化していることを特徴とする薄膜デバイス。
【０１２０】
［付記７］付記１乃至６のいずれか一つに記載の薄膜デバイスにおいて、
前記酸化物半導体膜がインジウム及び亜鉛の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【０１２１】
［付記８］付記１乃至７のいずれか一つに記載の薄膜デバイスにおいて、
前記表面層のフッ素原子数又は塩素原子数の割合が０．１％以上かつ７３％以下である、
ことを特徴とする薄膜デバイス。
【０１２２】
［付記９］付記１乃至８のいずれか一つに記載の薄膜デバイスにおいて、
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分が、チタン及びモリブデンの少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【０１２３】
［付記１０］付記３又は６記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含む、
ことを特徴とする薄膜デバイス。
［付記１０Ａ］付記５記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、チタン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【０１２４】
［付記１１］付記３又は６記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含む、
ことを特徴とする薄膜デバイス。
［付記１１Ａ］付記５記載の薄膜デバイスにおいて、
前記表面層がインジウム、ガリウム、亜鉛、酸素、並びに、フッ素及び塩素の少なくとも一方を含み、
前記混合層がインジウム、ガリウム、亜鉛、酸素、モリブデン、並びに、フッ素及び塩素の少なくとも一方を含む、
ことを特徴とする薄膜デバイス。
【０１２５】
［付記１２］付記６記載の薄膜デバイスにおいて、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びチタンを含み、
前記混合層のチタンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数がソース・ドレイン電極側から酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
【０１２６】
［付記１３］付記６記載の薄膜デバイスにおいて、
前記混合層がインジウム、ガリウム、亜鉛、酸素及びモリブデンを含み、
前記混合層のモリブデンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とする薄膜デバイス。
【０１２７】
［付記１４］（実施形態１、図１）基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成するとともに、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分（例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など）に、フッ素及び塩素の少なくとも一方を含む表面層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
【０１２８】
［付記１５］（実施形態２、図３）付記１４記載の薄膜デバイスの製造方法において、
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成する際に、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分（例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など）に、前記酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素と、フッ素及び塩素の少なくとも一方とを含む表面層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
【０１２９】
［付記１６］（実施形態３、図５）付記１４又は１５記載の薄膜デバイスの製造方法において、
前記酸化物半導体膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使って選択的にプラズマエッチングすることにより、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成する際に、
前記酸化物半導体膜の前記ソース・ドレイン電極が重ならない部分（例えば、前記ソース・ドレイン電極を構成するソース電極とドレイン電極との間の前記酸化物半導体膜など）に、前記表面層を形成するとともに、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素との混合物を含む混合層を形成する、
ことを特徴とする薄膜デバイスの製造方法。
【０１３０】
［付記１７］（実施形態４、図６）基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
この酸化物半導体膜の表面をフッ素系ガス及び塩素系ガスの少なくとも一方のガスを使ってプラズマ処理することにより、前記酸化物半導体膜の全面にフッ素及び塩素の少なくとも一方を含む表面層を形成し、
この表面層上の一部にチャネル保護絶縁膜を形成し、前記表面層上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極を形成する、
ことを特徴とする薄膜デバイスの製造方法。
【０１３１】
［付記１８］（実施形態５、図７）付記１７記載の薄膜デバイスの製造方法において、
前記表面層上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極を形成する際に、
前記表面層の前記チャネル保護絶縁膜に覆われていない部分上及び前記チャネル保護絶縁膜上に前記ソース・ドレイン電極となる金属層を成膜し、この金属層を選択的にプラズマエッチングすることにより、
前記酸化物半導体膜と前記ソース・ドレイン電極との間の前記表面層を、前記表面層の構成元素（前記酸化物半導体膜の構成元素、並びに、フッ素及び塩素の少なくとも一方）と前記ソース・ドレイン電極の前記表面層に接する部分の構成元素との混合物を含む混合層に置き換える、
ことを特徴とする薄膜デバイスの製造方法。
【０１３２】
［付記１９］（実施形態６、図８）基板上にゲート電極を形成し、このゲート電極上にゲート絶縁膜を形成し、このゲート絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に前記ソース・ドレイン電極を形成するとともに、前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の構成元素とを含む混合層を形成し、
前記混合層を形成する際に、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化するように形成する、
ことを特徴とする薄膜デバイスの製造方法。
【０１３３】
［付記２１］基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型のＴＦＴにおいて、
前記ソース・ドレイン電極が重ならない部分の前記島状酸化物半導体膜の上面（前記ゲート絶縁膜と接する側と反対側の面）付近に、フッ素又は塩素を含む表面層を有する、
ことを特徴とするＴＦＴ。
【０１３４】
［付記２２］付記２１記載のＴＦＴにおいて、
前記表面層の構成元素が、前記島状酸化物半導体膜の構成元素と、前記島状酸化物半導体膜と接する部分のソース・ドレイン電極の構成元素と、フッ素又は塩素とからなる、
ことを特徴とするＴＦＴ。
【０１３５】
［付記２３］付記２２記載のＴＦＴにおいて、
前記島状酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記島状酸化物半導体膜の構成元素と前記ソース・ドレイン電極の酸化物半導体膜と接する部分の構成元素との混合からなる混合層が存在する、
ことを特徴とするＴＦＴ。
【０１３６】
［付記２４］基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、チャネル保護絶縁膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型のＴＦＴにおいて、
前記島状酸化物半導体膜全体の上面（前記ゲート絶縁膜と接する側と反対側の面）付近に、フッ素又は塩素を含む表面層を有する、
ことを特徴とするＴＦＴ。
【０１３７】
［付記２５］付記２４記載のＴＦＴにおいて、
前記島状酸化物半導体膜と前記ソース・ドレイン電極との界面に、
前記島状酸化物半導体膜の構成元素と、前記ソース・ドレイン電極の前記酸化物半導体膜と接する部分の構成元素と、フッ素又は塩素との混合からなる混合層が存在する、
ことを特徴とするＴＦＴ。
【０１３８】
［付記２６］付記２１乃至２５のいずれか一つに記載のＴＦＴにおいて、
前記島状酸化物半導体膜がインジウム又は亜鉛を含む、
ことを特徴とするＴＦＴ。
【０１３９】
［付記２７］付記２１乃至２６のいずれか一つに記載のＴＦＴにおいて、
前記表面層のフッ素又は塩素原子数の割合が０．１％以上かつ７３％以下である、
ことを特徴とするＴＦＴ。
【０１４０】
［付記２８］付記２１乃至２７のいずれか一つに記載のＴＦＴにおいて、
前記ソース・ドレイン電極の前記島状酸化物半導体膜と接する部分の材料がチタン又はモリブデンである、
ことを特徴とするＴＦＴ。
【０１４１】
［付記２９］付記２１、２２、２３又は２８記載のＴＦＴにおいて、
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びチタンである、
ことを特徴とするＴＦＴ。
【０１４２】
［付記３０］付記２１、２２、２３又は２８記載のＴＦＴにおいて、
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素及びモリブデンである、
ことを特徴とするＴＦＴ。
【０１４３】
［付記３１］付記２４又は２５記載のＴＦＴにおいて、
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタン、及び、フッ素又は塩素である、
ことを特徴とするＴＦＴ。
【０１４４】
［付記３２］付記２４又は２５記載のＴＦＴにおいて、
前記表面層の構成元素がインジウム、ガリウム、亜鉛、酸素、及び、フッ素又は塩素であり、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデン、及び、フッ素又は塩素である、
ことを特徴とするＴＦＴ。
【０１４５】
［付記３３］基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型のＴＦＴ、又は、基板上に、ゲート電極、ゲート絶縁膜、島状酸化物半導体膜、チャネル保護絶縁膜、ソース・ドレイン電極がこの順序で形成されたボトムゲート型のＴＦＴにおいて、
前記酸化物半導体膜と前記ソース・ドレイン電極との界面に、前記酸化物半導体膜の構成元素と前記ソース・ドレイン電極の構成元素との混合から成る混合層が存在し、
前記混合層の構成元素の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて変化している、
ことを特徴とするＴＦＴ。
【０１４６】
［付記３４］付記３３記載のＴＦＴにおいて、
前記酸化物半導体膜がインジウム又は亜鉛を含む、
ことを特徴とするＴＦＴ。
【０１４７】
［付記３５］付記３３又は３４記載のＴＦＴにおいて、
前記ソース・ドレイン電極の前記酸化物半導体膜に接する部分の材料がチタン又はモリブデンである、
ことを特徴とするＴＦＴ。
【０１４８】
［付記３６］付記３３乃至３５のいずれか一つに記載のＴＦＴにおいて、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、チタンであり、
前記混合層のチタンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウム又は亜鉛の原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とするＴＦＴ。
【０１４９】
［付記３７］付記３３乃至３５のいずれか一つに記載のＴＦＴにおいて、
前記混合層の構成元素がインジウム、ガリウム、亜鉛、酸素、モリブデンであり、
前記混合層のモリブデンの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて減少し、かつ、前記混合層のインジウムの原子数が前記ソース・ドレイン電極側から前記酸化物半導体膜側に向けて増加する、
ことを特徴とするＴＦＴ。
【産業上の利用可能性】
【０１５０】
本発明の産業上の利用可能性としては、液晶ディスプレイや有機ＥＬディスプレイ、電子ペーパー等のフラットパネルディスプレイの画素駆動素子が挙げられる。特に、本発明を用いて酸化物半導体表面層を制御することにより、酸化物半導体を用いた関連技術に比べて、オフ電流や閾値電圧等の電気特性をより精密に制御したＴＦＴが得られる。したがって、画素駆動素子のみならず、インバータをベースにした論理回路のようなより高性能回路目的にも活用できる。
【０１５１】
また、上記のようなディスプレイ用途に限らず、ＴＦＴの高いドレイン耐圧を活かした高耐圧パワーデバイスや、酸化物半導体膜の高い熱起電能を活かした熱電変換デバイスにも、本発明を利用することができる。
【符号の説明】
【０１５２】
１０  絶縁性基板
１１  ゲート電極
１２  ゲート絶縁膜
１３  酸化物半導体膜
１４  ソース・ドレイン電極
１４ｓ  ソース電極
１４ｄ  ドレイン電極
１５  表面層
１６  パッシベーション膜
１７  化合物表面層
１８  混合層
１９  多元素表面層
２０  チャネル保護絶縁膜
２１  化合物混合層
２２  濃度勾配混合層
１０１，１０２，１０３，１０４，１０５，１０６  ＴＦＴ
【図１】
0006004308.tif 000002
【図２】
0006004308.tif 000003
【図３】
0006004308.tif 000004
【図４】
0006004308.tif 000005
【図５】
0006004308.tif 000006
【図６】
0006004308.tif 000007
【図７】
0006004308.tif 000008
【図８】
0006004308.tif 000009