(57)【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの表面又は裏面の一方の同一面上に形成された複数の電極に対応した電極を備える第一のモジュール基板と、
前記半導体チップの表面又は裏面の他方に形成された単一の電極に対応した電極を備える第二のモジュール基板と、
前記半導体チップの表面又は裏面の一方の同一面上に形成された前記複数の電極とこれらに対応した前記第一のモジュール基板の電極とが接合された固相−固相接合フリップチップ接合部と、
前記半導体チップの表面又は裏面の他方に形成された前記単一の電極とこれに対応した前記第二のモジュール基板の電極とが接合されたはんだ接合部とを備え、
前記第一のモジュール基板および前記第二のモジュール基板は、熱伝導性絶縁材料を含む、半導体モジュール。
【請求項２】
半導体チップ周辺に該チップの発熱を基板間で均熱化する導熱体または導電熱体が配置されている、請求項１に記載の半導体モジュール。
【請求項３】
導熱体または導電熱体が、第一モジュール基板電極へのフリップチップによる固相−固相接合用電極を第一電極面に、第二モジュール基板電極へのリフロー接合用電極を第二電極面に備える、請求項２に記載の半導体モジュール。
【請求項４】
半導体チップの表面又は裏面の一方の同一面上に形成された複数の電極を、前記複数の電極に対応した電極を備える第一のモジュール基板に固相−固相接合によりフリップチップ接合し、
第一のモジュール基板に接合された半導体チップの表面又は裏面の他方に形成された単一の電極を、前記単一の電極に対応した電極を備える第二のモジュール基板にはんだリフローにより接合し、
前記第一のモジュール基板および前記第二のモジュール基板は、熱伝導性絶縁材料を含む、半導体チップ実装方法。
【請求項５】
半導体チップ周辺に該チップの発熱を基板間で均熱化する導熱体または導電熱体を配置する、請求項４に記載の半導体チップ実装方法。
【請求項６】
導熱体または導電熱体が固相−固相接合用電極を第一電極面に、リフロー接合用電極を第二電極面に備え、
該導熱体または導電熱体を、固相−固相接合用電極に対応した電極を備える第一のモジュール基板に、該電極間にてフリップチップにより接合し、
第一のモジュール基板に接合された該導熱体または導電熱体を、リフロー接合用電極に対応した電極を備える第二のモジュール基板に、該電極間にてはんだリフローにより接合する、請求項５に記載の半導体チップ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール、及び半導体チップの実装方法に関する。
【背景技術】
【０００２】
半導体チップ、特にパワー素子の実装においては、ますますの高電流、高密度化が進展し、この素子を用いたパワーモジュールなどでは、性能指数として単位体積当たりのパワー密度が年々増加している。また、近年、SiCやGaNなどのワイドギャップ半導体が、低い順電流抵抗と高速スイッチング性能、高温動作などの特徴をもち、従来のシリコン半導体の性能を大きく上回ることが明らかになりつつある。
【０００３】
従来のパワー素子実装法についてさらに説明すると、一般的なパワー素子の構造は、大きな電流密度を得るため、図1及び図２のような縦型構造を持つ。図１はソースードレイン端子にゲート端子が備わった基本的な３端子パワー素子の図を示す。一般的に、チップ本体１の表面側にソース電極２とゲート電極３があり、裏面はドレイン電極４となっている。図２はアノード-カソードの２端子パワー用ダイオードの図を示す。パワーダイオードチップ本体５の表面側にアノード電極６、裏面側にカソード電極７がある。
【０００４】
上記構造のチップの実装は通常、図３に示すように絶縁基板８上に設けられた銅などの配線等の電極９上にはんだ１０などを用いてドレイン側電極４をリフローによってダイボンドする。チップ表面側の配線は単一の電極ではないので、通常、アルミニウム線などによるワイヤーボンド１１で行っている。この接続法には、ワイヤーの代わりにリボン線や銅の板（ブスバー）やリードを用いることもある。いずれにしろ、この配線法は、配線によるチップへの熱膨張によるストレスを緩和でき、また、実装プロセスおよび実動作時の熱環境に対しても耐久性を確保することができることから、一般に、広く実用化されている。
【０００５】
一方、この方式によると、パワー素子を基板平面方向に二次元実装しており、チップ表面側の配線が空間的に広がって配線密度が低いためチップ表面側に大きなスペースを必要とすることと、放熱方向が基板側のみの一方向であるため、パワーモジュールの高パワー密度化が困難である弱点を持っている。また、空間的に広がりを持つ配線では浮遊のインダクタンスやキャパシタンス成分が大きくなり、パワー回路の損失の増大につながっている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような高密度化の障害になっていたワイヤーボンディングを解消することを目指して、チップの表面側にも配線基板を用いて三次元積層実装を図ることが考えられるが、そのために次の懸念が生じる。
１）チップ表面側に複数の電極があるため、チップ上の電極パターンと基板配線パターンとの間に精密な位置合わせによる接合が必要である。位置合わせが悪いと電極間のショートや電流容量の減少、また、反射等のノイズが生じるためである。
２）チップ両面に配線基板が接合されるため、実装時やチップ動作時の基板間の熱分布の発生を抑制し、熱歪によるダメージを受けにくくする必要がある。
【０００７】
本発明は上記事情に鑑み、半導体チップの高密度実装法、特にシリコン半導体では達成不可能な高温領域で高速動作するパワーチップの高密度三次元実装法や、これにより実装された半導体チップ、半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、第一のモジュール基板電極へのフリップチップによる固相−固相接合用の電極を第一の電極面に、第二のモジュール基板電極へのはんだリフロー接合用の電極を第二の電極面に備える、半導体チップを提供する。
【０００９】
また、固相−固相接合用の電極を第一の電極面に、リフロー接合用の電極を第二の電極面に備える半導体チップと、前記固相−固相接合用電極に対応した電極を備える第一のモジュール基板と、前記リフロー接合用電極に対応した電極を備える第二のモジュール基板とを有し、半導体チップが、第一の電極面の前記固相−固相接合用電極とこれに対応した前記電極とにおいて第一のモジュール基板にフリップチップにより接合されており、第二の電極面の前記リフロー接合用電極とこれに対応した前記電極とにおいて第二のモジュール基板にはんだリフローにより接合されている、半導体モジュールを提供する。
【００１０】
この半導体モジュールにおいて、半導体チップ周辺に該チップの発熱を基板間で均熱化する導熱体または導電熱体が配置されていること、導熱体または導電熱体が、第一モジュール基板電極へのフリップチップによる固相−固相接合用電極を第一電極面に、第二モジュール基板電極へのリフロー接合用電極を第二電極面に備えることなども提供する。
【００１１】
さらにまた、固相−固相接合用の電極を第一の電極面に、リフロー接合用の電極を第二の電極面に備えた半導体チップを、該固相−固相接合用電極に対応した電極を備える第一のモジュール基板に、該電極間にてフリップチップにより接合し、第一のモジュール基板に接合された半導体チップを、前記リフロー接合用電極に対応した電極を備える第二のモジュール基板に、該電極間にてはんだリフローにより接合する、半導体チップ実装方法を提供する。
【００１２】
この実装方法において、半導体チップ周辺に該チップの発熱を基板間で均熱化する導熱体または導電熱体を配置すること、導熱体または導電熱体が固相−固相接合用電極を第一電極面に、リフロー接合用電極を第二電極面に備え、該導熱体または導電熱体を、固相−固相接合用電極に対応した電極を備える第一のモジュール基板に、該電極間にてフリップチップにより接合し、第一のモジュール基板に接合された該導熱体または導電熱体を、リフロー接合用電極に対応した電極を備える第二のモジュール基板に、該電極間にてはんだリフローにより接合することなども提供する。
【図面の簡単な説明】
【００１３】
【図１】従来のパワー素子の一例を示す図。
【図２】従来のパワー素子の別の一例を示す図。
【図３】従来のパワー素子の実装について説明する図。
【図４】本発明の一実施形態を示す図。
【図５】図４に続く図。
【図６】図５に続く図。
【図７】図６に続く図。
【図８】本発明における導熱体構造の一例を示す図。
【図９】本発明の一実施形態を示す図。
【図１０】本発明の一実施形態を示す図。
【発明を実施するための形態】
【００１４】
図４〜図７は本発明の一実施形態を示す。
【００１５】
まず、パワーチップ１の第一の電極面、すなわち複数の電極、例えばソース電極２及びゲート電極３を有する面の電極構造を、固相−固相接合に対応するものとする。
【００１６】
この固相−固相接合用電極２，３については、SiCチップ表面にNi、Ti、Ag、Pt、Pd、Alなどの金属元素によりオーミックコンタクトを形成し、その上にAu、Au-Snなどの固相−固相接合金属を形成する。例えば、特開2008-117923号公報にはSiC/Ni/Au/Niの上に固相−固相接合金属を形成することが開示されている。
【００１７】
シリコンカーバイド結晶へのアロイ・オーミックコンタクトの形成材料として、ｎ型結晶に対してはＮｉ、Ｔｉ、Ｍｏ、Ｃｒ、Ｗ、ＡｕＴａ、ＴａＳｉ2などが、また、ｐ型結晶に対してはＡｌ、ＡｌＳｉ、ＡＬ／Ｔｉ、Ａｌ／ＴａＳｉ2などが知られている。
【００１８】
一方、パワーチップ１の第二の電極面、すなわちダイボンド側の電極面に形成される電極４は、はんだによるリフローに対応する電極とする。
【００１９】
このリフロー用電極４については、SiCチップ表面にNi、Ti、Ag、Pt、Pd、Alなどの金属元素によりオーミックコンタクトを形成し、その上にAu、Ag、Niなど高温鉛フリーはんだによるリフロー可能な金属を形成する。例えば、上記文献にはSiC/Ni/Au/Niの上にリフロー可能な金属を形成することが開示されている。
【００２０】
以上の固相−固相接合用電極２，３及びリフロー用電極４を持つパワーチップ１を、まず、第１の配線基板１２上にフェースダウン方式によるフリップチップ手法で位置合わせ及び接合する（図４、図５参照）。具体的には、パワーチップ１の上記複数の電極２，３を持つ面の各電極に対応する基板電極パターン１２１，１２２に対してそれぞれ位置合わせを行い、加圧、加熱、超音波振動等を適宜与えて固相−固相反応により電極接合する。
【００２１】
すなわち、この接合方式は固相−固相によるもので、拡散により接合する方法を用いる。この方法の特徴としては、たとえば、金−金の熱圧着法によれば、200℃程度での接合の後に300℃に熱せられても接合強度などが変化しないことにある。この場合、接合中に液相の状態がないため、正確な位置合わせが可能となる。
【００２２】
尚、この接合においては、多数のチップを仮止め段階で接合し、その後、すべてのチップ接合の固相−固相反応を同時に進行させる方法を採ってもよい。
【００２３】
次に、上記固相−固相電極接合が終了したパワーチップ１を、その固相−固相接合側とは反対側の電極４と第２の基板１３上のダイボンド電極１３１とを位置合わせして、第２の基板１３上に配置し、リフロー工程によりダイボンド接合を行う（図６、図７参照）。このときの位置合わせ精度はフリップチップ接合時よりも低くてよい。はんだ層１４は、チップ１のダイボンディング側の電極面、第２の基板１３の電極面、またはその双方に、例えばはんだペーストを塗布するなど従来知られている手法により準備されている。
【００２４】
以上によれば、まずはフリップチップ方式によるチップ１上の電極パターンと第一基板１２の配線パターンとの間の精密な位置合わせ及び接合が可能になり、続いて第一基板１２に搭載されたチップ１のはんだリフローによる第二基板１３へのダイボンディングが可能になり、チップ１の上下面を基板１２，１３で挟んだ三次元積層構造を持つ半導体モジュール、パワーチップ１の場合ではパワーモジュールが実現される。このモジュールでは、三次元積層実装によって配線密度が向上され、また放熱方向が上下基板方向とされており、高パワー密度化を推し進めることができる。
【００２５】
ところで、複数のチップ１をそれぞれの両面にて基板１２，１３により挟み込む場合、実装時やチップ動作時に両基板１２，１３に温度差が生じると、熱歪によりチップ１に過大な応力が生じ得る。これを回避すべく、両基板１の温度差を極力低減するために、基板１２，１３の材料として、AlN、SiNなどの高導熱性の材料を用いることが好ましい。
【００２６】
また、パワーチップ１周辺に該チップ１の発熱を配線基板１２，１３間で均熱化するための導熱体を配置することも好ましい。具体的には、導熱体を基板１２，１３間の絶縁をとりながら両基板１２，１３間を均熱化するのに用いる。図８は導熱体構造を示す。導熱体本体１５は基板１２，１３と同じ、あるいは同等以上の熱伝導性を示す絶縁体からなり、片面に固相−固相接合用金属電極１５１、他面にリフロー可能なダイボンディング金属電極１５２を形成したもので、具体的にはAlN（熱伝導率250W/mK）やSiN（熱伝導率：150W/mK）などを用いることができる。
【００２７】
この導熱体１５はチップ１の固相−固相接合プロセスにおいて、チップ１と同等の手順で接合され、その場合の断面図を図９に示す。導熱体１５は、チップ１の発熱による局所的高温状態を改善するために使用され、その配置はチップ１周辺に適時行われる。この配置例を図９に示す。同図で複数の導熱体１５がチップ１の周辺にこれを取り囲むように配置されている。これによれば、チップ１動作時の発熱を基板間で効果的に均熱化し、熱歪みの発生を抑制、防止することができる。
【００２８】
上記導熱とともに、基板１２，１３間の電気的接続を必要とするときや、チップ１の電極からの電流を他の基板に流入させたい場合には、金属（銅、アルミ、Ni、W、Mo : 142W/mKなど）で形成した、導電性を併せ持つ導電熱体１６を用いてもよい。この導電熱体１６も図１０に例示したように所望の導熱・近熱化効果及び導電効果が得られるようチップ１周囲に配置される。これら導熱体１５及び導電熱体１６の配置個数や位置はチップ１とともに、配線パスと熱パスを事前設計して決定することができる。
【００２９】
尚、以上の実施形態ではパワーチップをメインに説明しているが、ＬＥＤ等で用いられる他の半導体チップにも本発明が適用可能であることは言うまでもない。
【符号の説明】
【００３０】
１  パワーチップ
２  ソース電極
３  ゲート電極
４  ドレイン電極
５  パワーダイオードチップ
６  アノード電極
７  カソード電極
８  基板
９  基板側電極
１０  はんだ
１１  ワイヤー
１２  第１基板
１２１，１２２，１２３  電極
１３  第２基板
１３１  電極
１４  はんだ層
１５  導熱体
１５１  電極
１５２  電極
１６  導電熱体
【図１】
0005971543.tif 000002
【図２】
0005971543.tif 000003
【図３】
0005971543.tif 000004
【図４】
0005971543.tif 000005
【図５】
0005971543.tif 000006
【図６】
0005971543.tif 000007
【図７】
0005971543.tif 000008
【図８】
0005971543.tif 000009
【図９】
0005971543.tif 000010
【図１０】
0005971543.tif 000011