(57)【特許請求の範囲】
【請求項１】
電位が固定された第１導電型の半導体基板と、
前記半導体基板上の一部の領域に形成された、第２導電型のドレイン領域と、
前記半導体基板上の前記ドレイン領域が形成されていない領域に形成された、第１導電型の接続領域と、
前記ドレイン領域及び前記接続領域上に亘って形成された第１導電型のウェル領域と、
前記ウェル領域に形成され、光電変換により生成された信号電荷を読み出すためのトランジスタと
を備え、
前記ウェル領域の電位は、前記接続領域を介した前記半導体基板への接続をもって固定されている
ことを特徴とする固体撮像装置。
【請求項２】
前記信号電荷を読み出すためのトランジスタのドレインの電位をリセットするリセットトランジスタ
をさらに備え、
上面視すると、前記接続領域は、前記リセットトランジスタの少なくとも一部と重なる位置にある
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号電荷を読み出すためのトランジスタのソースは、光電変換を行うフォトダイオードである
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記ドレイン領域は、
その最上面が前記フォトダイオードの最下面よりも深い位置にあるよう形成された第１ドレイン領域と、
その最上面が前記フォトダイオードの最下面よりも浅い位置にあるよう形成された第２ドレイン領域と
からなる
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記半導体基板から前記ドレイン領域までの深さ方向の距離が、２．５μｍ〜５μｍである
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記ウェル領域上に形成された前記光電変換を行う光電変換膜
をさらに備える
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
前記ウェル領域に形成された素子分離と
前記素子分離の周囲に形成された第１導電型半導体からなる接合領域
をさらに備え、
前記ウェル領域は、前記素子分離により分離された第１ウェル領域及び第２ウェル領域からなり、
前記ドレイン領域が前記接合領域を介して前記素子分離に接し、
前記信号電荷を読み出すためのトランジスタのドレインは、前記第１ウェル領域を介した前記ドレイン領域、及び前記素子分離で囲まれ、
前記第１ウェル領域の電位は、前記接合領域を介した前記半導体基板への接続をもって固定されている
ことを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記半導体基板から前記ドレイン領域までの深さ方向の距離が、０．３μｍ〜１μｍであることを特徴とする請求項６に記載の固体撮像装置。
【請求項９】
前記信号電荷を読み出すためのトランジスタのソースに読み出された信号電荷を増幅する増幅トランジスタ
をさらに備え、
上面視すると、前記接続領域は、前記増幅トランジスタの少なくとも一部と重なる位置にある
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項１０】
前記信号電荷を読み出すか否かを指示する選択トランジスタ
をさらに備え、
上面視すると、前記接続領域は、前記選択トランジスタの少なくとも一部と重なる位置にある
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項１１】
第１導電型の半導体基板に第２導電型イオン注入を行い、第２導電型イオン注入層を形成する工程と、
前記第２導電型イオン注入層上に第１導電型半導体をエピタキシャル成長させ、エピ層を形成する工程と、
前記第２導電型イオン注入層の少なくとも一部に第１導電型イオン注入を行い、第１導電型の接続領域が形成され、且つ、第２導電型で残った部分がドレイン領域となる工程と
を含む
ことを特徴とする固体撮像装置の製造方法。
【請求項１２】
第１導電型の半導体基板に第２導電型イオン注入を行い、第２導電型イオン注入層を形成する工程と、
前記第２導電型イオン注入層上に第１導電型半導体をエピタキシャル成長させ、エピ層を形成する工程と、
前記第２導電型イオン注入層に第１導電型イオン注入を行い、第１導電型の接続領域が形成され、且つ、第２導電型で残った部分が第１ドレイン領域となる工程と
前記エピ層の前記第１ドレイン領域上に位置する部分の少なくとも一部にさらに第２導電型イオン注入を行い、第２ドレイン領域を形成する工程と
を含む
ことを特徴とする固体撮像装置の製造方法。
【請求項１３】
前記第２導電型イオン注入層に第１導電型イオン注入を行い、第１導電型の接続領域及び第２導電型のドレイン領域を形成する工程の後に、
前記エピ層上に絶縁膜を積層する工程と、
前記絶縁膜上に下部電極を形成する工程と、
前記下部電極上に光電変換膜を形成する工程と、
前記光電変換膜上に上部電極を形成する工程と
を含む
ことを特徴とする請求項１１に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、ウェル領域の電位固定の技術に関する。
【背景技術】
【０００２】
従来の固体撮像装置として、例えば、図１６に示すような固体撮像装置９００がある。固体撮像装置９００は、画素が二次元状に配列された画素領域と、画素領域の周辺にある周辺領域とを有する。また、固体撮像装置９００は、第１導電型のＰ型ウェル領域９１０、ウェル領域９１０内に形成された光電変換部である第２導電型のＮ型フォトダイオード９１２、ウェル領域９１０内に形成された第１導電型のＰ+型ドープ領域９１４、ウェル領域９１０上に積層された絶縁膜９２０，９３０、及び絶縁膜９３０上のドープ領域９１４に対応する領域に形成された金属からなる遮光膜９４０を備える。図示していないが、ウェル領域９１０にはリセットトランジスタ及び増幅トランジスタが形成されている。【０００３】
ところで、仮に、ウェル領域９１０に固体撮像装置９００の周辺領域から電位を与える構成を採ると、ウェル領域９１０自身の抵抗により、ウェル領域９１０の電位が異なってしまう。具体的には、中央領域におけるウェル領域９１０の電位が、周辺領域よりも低くなることがある。ウェル領域９１０はトランジスタのバックゲートとなっているので、ウェル領域９１０の電位が画素毎に異なると、例えば、入射光が同一であっても、フォトダイオード９１２で蓄積できる最大電荷量が画素毎に異なってしまい、出力信号が撮像画像の画素毎に異なってしまい、シェーディングが発生するおそれがある。これを防ぐために、固体撮像装置９００では、遮光膜９４０の電位を固定し、且つ、ドープ領域９１４と遮光膜９４０とをウェルコンタクト９２２を介して電気的に接続することで、画素毎にウェル領域９１０の電位を安定化している。【０００４】
また、ウェル領域９１０において熱的励起などにより電荷が発生すると、発生した電荷により暗電流が生じることがある。この暗電流がフォトダイオード９１２へ入り込むことを抑制するため、Ｐ型ウェル領域９１０は、例えば、電源電圧に接続されたＮ型基板上に形成されている。Ｎ型基板の電位がウェル領域９１０よりも高いような構成を採ると、ウェル領域９１０で発生した暗電流は、ウェル領域９１０と比べ高電位である基板に排出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２３０４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の固体撮像装置では、各種トランジスタのゲートを絶縁膜内のウェルコンタクトが形成されていない領域にしか形成できないため、トランジスタの幅が小さくなり、その結果、ノイズが発生するおそれがある。【０００７】
例えば、増幅トランジスタのゲート面積が小さくなると、ゲート面積に反比例して増加するノイズであるＲＴＳ（Ｒａｎｄｏｍ  Ｔｅｌｅｇｒａｐｈ  Ｓｉｇｎａｌ）雑音が増加するおそれがある。また、増幅トランジスタのチャネル幅が小さくなると、チャネル幅に比例する相互コンダクタンスが低下するおそれがある。同じゲート電圧をかけた場合でも、相互コンダクタンスが低下するとドレイン電流が流れにくくなるため、信号電荷の読み出し速度の低下につながる。さらに、リセットトランジスタのゲート長が小さくなると、ゲートチャネル効果によりパンチスルーが発生するおそれがある。パンチスルーにより、電荷がチャネルを通らずソースからドレインに直接移動してしまうと、フローティングディフュージョンの電位をリセットトランジスタにより制御できなくなり、ノイズの発生につながる。【０００８】
また、ウェル領域の電位を安定化させるために、ウェル領域にドープ領域が形成されている。そのため、光電変換部を形成できる領域は、ウェル領域におけるドープ領域が形成された領域を除く領域のみであり、ドープ領域が形成されない場合と比べて、光電変換部の面積は小さくなってしまう。光電変換部の面積が小さくなると、受光量が小さくなって感度が低下したり、蓄積できる最大信号電荷量である飽和電荷量が減少しダイナミックレンジが低下したりするおそれがある。【０００９】
近年、画素サイズの微細化が進んでいるため、画素に対する遮光膜及びウェルコンタクトの面積が相対的に大きくなっており、上記問題の解決への要請がより高まっている。【００１０】
本発明は、上記問題の解決を図るべくなされたものであって、光電変換部及び各種トランジスタを形成できる領域を確保しつつ、ウェル領域の電位を安定化できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る固体撮像装置は、電位が固定された第１導電型の半導体基板と、半導体基板上の一部の領域に形成された、第２導電型のドレイン領域と、半導体基板上のドレイン領域が形成されていない領域に形成された、第１導電型の接続領域と、ドレイン領域及び接続領域上に亘って形成された第１導電型のウェル領域と、ウェル領域に形成され、光電変換により生成された信号電荷を読み出すためのトランジスタとを備え、ウェル領域の電位は、接続領域を介した半導体基板への接続をもって固定されていることを特徴とする。
【発明の効果】
【００１３】
本発明に係る固体撮像装置では、光電変換部及び各種トランジスタを形成できる領域を確保しつつ、ウェル領域の電位を安定化できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る固体撮像装置の断面図、及び各種トランジスタと接続領域との位置関係の変形例を示すレイアウト図である。
【図２】図１に示した固体撮像装置の寸法を示す図である。
【図３】図１に示した固体撮像装置の製造工程を示す図である。
【図４】図１に示した固体撮像装置の製造工程を示す図である。
【図５】本発明の実施の形態２に係る固体撮像装置の断面図、及び各種トランジスタと接続領域との位置関係の変形例を示すレイアウト図である。
【図６】図５に示した固体撮像装置の製造工程を示す図である。
【図７】本発明の実施の形態３に係る固体撮像装置の断面図、及び各種トランジスタと接続領域との位置関係の変形例を示すレイアウト図である。
【図８】本発明の実施の形態４に係る固体撮像装置の断面図、及び各種トランジスタと接続領域との位置関係の変形例を示すレイアウト図である。
【図９】本発明の実施の形態５に係る固体撮像装置の断面図、及び各種トランジスタと接続領域との位置関係の変形例を示すレイアウト図である。
【図１０】図９に示した固体撮像装置の製造工程を示す図である。
【図１１】図１に示した固体撮像装置の製造工程を示す図である。
【図１２】図１に示した固体撮像装置の製造工程を示す図である。
【図１３】図１に示した固体撮像装置の製造工程を示す図である。
【図１４】図１に示した固体撮像装置の製造工程を示す図である。
【図１５】図１に示した固体撮像装置の各種トランジスタ、接続領域の位置関係の変形例を示すレイアウト図である。
【図１６】従来の固体撮像装置の構成を示す図である。
【発明を実施するための形態】
【００１５】
［実施の形態１］
１．固体撮像装置１００の構成
図１は、実施の形態１に係る固体撮像装置１００の断面図、及び各種トランジスタ、接続領域の位置関係を示すレイアウト図である。なお、図１（ｂ）に示す固体撮像装置１００の平面図のＡ−Ａ断面図が、図１（ａ）である。
【００１６】
図１（ａ）に示すように、固体撮像装置１００は、第１導電型のＰ+型シリコン基板１０、シリコン基板１０上に形成された第２導電型のＮ型暗電流ドレイン領域２０、シリコン基板１０上の暗電流ドレイン領域２０が形成されていない領域に形成された第１導電型のＰ型接続領域３０、暗電流ドレイン領域２０及び接続領域３０上に亘って形成された第１導電型半導体のＰ型ウェル領域４０、及びウェル領域４０上に形成されたゲート酸化膜６０を備える。なお、暗電流ドレイン領域２０、接続領域３０、及びウェル領域４０とはシリコン基板１０から独立したものとして扱い、Ｐ+型領域のみをシリコン基板１０と呼ぶ。シリコン基板１０はグラウンドに接続され、その電位が固定されている。シリコン基板１０及びウェル領域４０は、接続領域３０を介して電気的に接続されている。ウェル領域４０の電位の安定化については、後に詳細に説明する。
【００１７】
固体撮像装置１００は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）からなる素子分離５１、光電変換部であるフォトダイオード５０、フローティングディフュージョン５２、読み出しゲート７０、リセットゲート７２、増幅ゲート７４、及び選択ゲート７６を備える。読み出しゲート７０は、フォトダイオード５０に隣接して形成され、リセットゲート７２は、フローティングディフュージョン５２に隣接して形成される。読み出しトランジスタは、フォトダイオード５０、読み出しゲート７０、フローティングディフュージョン５２で構成される。リセットトランジスタは、フローティングディフュージョン５２、リセットゲート７２、接合領域５４で構成される。増幅トランジスタは接合領域５４、増幅ゲート７４、接合領域５６で構成され、選択トランジスタは接合領域５６、選択ゲート７６、接合領域５８で構成される。なお、フローティングディフュージョン５２は、金属配線により増幅ゲート７４に接続される。
【００１８】
フォトダイオード５０において光電変換により発生した信号電荷は、読み出しゲート７０により、フローティングディフュージョン５２に読み出される。フローティングディフュージョン５２に読み出された信号電荷は、増幅トランジスタで増幅される。増幅された信号電荷を選択トランジスタにより読み出すよう指示されると、増幅された信号電荷は外部に出力される。なお、フローティングディフュージョン５２から信号電荷が出力されると、リセットトランジスタはフローティングディフュージョン５２の電位をリセットする。
【００１９】
暗電流ドレイン領域２０は、例えば、Ｎ型ウェル領域を介して周辺配線に接続され、例えば、３．３Ｖにその電位が固定される。そのため、暗電流ドレイン領域２０の電位は、グラウンドに固定されたウェル領域４０よりも高い。リセットトランジスタのドレインにあたる接合領域５４は、電源電圧に固定されている。
２．固体撮像装置１００における接続領域の配置
ところで、シリコン基板１０及びウェル領域４０において熱的励起などにより電荷が発生し、暗電流が生じしてしまうことがある。この暗電流がフォトダイオード５０に入り込むと、信号電荷として外部に出力され雑音となり、固体撮像装置１００の特性に悪影響を及ぼすこととなる。従って、接続領域３０はフォトダイオード５０を避けて形成すればよい。また、フォトダイオード５０から読み出された信号電荷はフローティングディフュージョン５２に一時的に蓄積される。そのため、固体撮像装置１００の特性を確保するために、暗電流のフローティングディフュージョン５２への侵入も抑制することが望まれる。従って、接続領域３０はフローティングディフュージョン５２を避けて形成すればより望ましい。
【００２０】
図１（ｂ）に示すように、固体撮像装置１００の一画素を平面視すると、接続領域３０は接合領域５４を囲むように配置されている。接続領域３０が形成されていない領域に暗電流ドレイン領域２０が拡がっている。すなわち、固体撮像装置１００の一画素を上面視すると、接続領域３０はリセットトランジスタの少なくとも一部と重なる位置にある。ここで、逆バイアスされた暗電流ドレイン領域２０は、フォトダイオード５０及びフローティングディフュージョン５２を覆うよう形成される。暗電流ドレイン領域２０の電位はシリコン基板１０よりも高いため、シリコン基板１０で発生した暗電流は、シリコン基板１０から暗電流ドレイン領域２０に向かい、暗電流ドレイン領域２０に吸収される。その結果、当該暗電流のフォトダイオード５０およびフローティングディフュージョン５２への侵入を抑制できる。
【００２１】
一方、シリコン基板１０で発生した暗電流の一部が接続領域３０を通ってウェル領域４０に入り込んでも、接合領域５４でほぼ吸収される。これは、電源電圧に固定された接合領域５４の電位が、ウェル領域４０よりも高く、暗電流を吸収しやすいためである。
【００２２】
従って、平面視したときに、接続領域３０が接合領域５４を囲むように配置すれば、フォトダイオード５０及びフローティングディフュージョン５２への暗電流の侵入を抑制できる。また、シリコン基板１０で発生し、ウェル領域４０に入り込んだ暗電流を抑制するために、接続領域３０が素子分離５１よりも画素内のトランジスタのソース、ドレイン及びチャンネルといった活性領域を含むように配置することが望ましい。特に、接続領域３０は、逆バイアスが常にかかっているソース、ドレイン領域を含むように配置されると、暗電流を吸収しやすく望ましい。
３．固体撮像装置１００の寸法と材料
固体撮像装置１００において、画素は、例えば、１辺が１．１９μｍの正方形状であり、接続領域３０は、例えば、画素サイズの１／３〜１／２で、１辺が０．４μｍ〜０．６μｍの正方形状である。なお、シリコン基板１０から接続領域３０を通る暗電流をより小さくするためには、接続領域３０を小さく形成することが望ましい。
【００２３】
深さ方向の寸法に関しては図２に示すように、フォトダイオード５０の深さｄ１は、例えば、２μｍ〜４μｍであり、フォトダイオード５０と暗電流ドレイン領域２０との間の距離ｄ２は、例えば、０．５μｍ〜１μｍである。ウェル領域４０の膜厚ｄ３は、例えば、２．５μｍ〜５μｍであり、特に、３μｍが望ましい。
【００２４】
シリコン基板１０は不純物濃度の高いＰ型シリコン基板であり、例えば、不純物濃度の非常に濃いＰ+型基板に不純物濃度の低いＰ型エピ層を積層したＰｏｎＰ+基板を用いることが好ましい。これは、抵抗が低いと共に不純物濃度の非常に濃いＰ+型領域では、暗電流の発生が少ないためである。これは、Ｐ+型領域では、正孔濃度が非常に大きく、少数キャリアである電子の発生確率が低いためである。
【００２５】
ウェル領域４０は不純物濃度の低いＰ型エピ層である。暗電流ドレイン領域２０はＮ型不純物層であり、この不純物濃度は、暗電流ドレイン領域２０が空乏化しない程度、例えば、５Ｅ１６ａｔｏｍｓ／ｃｍ3〜５Ｅ１７ａｔｏｍｓ／ｃｍ3である。
４．固体撮像装置１００の製造方法
本発明の実施の形態１における、固体撮像装置１００の製造方法について、図３，４を用いて要部となる暗電流ドレイン領域２０及び接続領域３０の製造工程を説明する。なお、素子分離５１やトランジスタなどの製造工程の説明は省略する。
【００２６】
図３（ａ）に示すように、Ｐ+型シリコン基板１０全面に、Ｎ型のイオン注入を行う。具体的には、イオン注入を、例えば、Ｐ+原子イオン、注入加速エネルギー１７０ＫｅＶで、注入量１Ｅ１２ａｔｏｍｓ／ｃｍ2〜１Ｅ１３ａｔｏｍｓ／ｃｍ2で行う。
【００２７】
前述のイオン注入によって、図３（ｂ）に示すように、Ｐ+型シリコン基板１０上に、Ｎ型の不純物層からなる暗電流ドレイン材料２０ａが積層される。
【００２８】
図３（ｃ）に示すように、エピタキシャル成長により、暗電流ドレイン材料２０ａ上にＰ型エピ層４０ａを形成する。具体的には、シリコン基板１０上に暗電流ドレイン材料２０ａを介してエピ層４０ａを、例えば、３μｍの膜厚で成長する。
【００２９】
次に、図４（ａ）に示すように、レジスト８０をマスクとして、Ｐ型のイオン注入を行う。具体的には、エピ層４０ａ上にリソグラフィー技術でレジスト８０を形成した後、イオン注入を、例えば、Ｂ＋原子イオン、注入加速エネルギー３．０ＭｅＶで、注入量１Ｅ１２ａｔｏｍｓ／ｃｍ2〜１Ｅ１３ａｔｏｍｓ／ｃｍ2で行う。
【００３０】
前述のイオン注入によって、図４（ｂ）に示すように、シリコン基板１０上に、Ｎ型暗電流ドレイン領域２０及びＰ型接続領域３０を形成する。この後、素子分離５１、ウェル領域４０、前述の画素内のトランジスタ、フォトダイオード５０を形成する。
５．効果
ウェル領域４０及び電位が固定されたシリコン基板１０は、接続領域３０を介して接続されているため、ウェル領域４０の電位は安定している。そのため、ウェル領域４０の電位が画素毎に異なることに起因するシェーディングを抑制できる。これは特に、接続領域３０が画素毎に形成され、画素毎のウェル領域４０の電位を安定化できるため、フォトダイオード５０で蓄積できる最大電荷量を画素毎に等しくできるためである。
【００３１】
また、接続領域３０が形成される領域は、ウェル領域４０とシリコン基板１０との間であり、フォトダイオード５０が形成されるウェル領域４０及びトランジスタのゲートが形成される領域ではないため、フォトダイオード５０や各種トランジスタの形成する場所に影響を与えない。そのため、フォトダイオード５０及び各種トランジスタを形成できる領域を確保できる。
【００３２】
フォトダイオード５０と接続領域３０との平面的な距離を離すことによって、接続領域３０を通るシリコン基板１０からの暗電流が、フォトダイオード５０に流れ込むことを抑制できる。さらに、シリコン基板１０から接続領域３０を通ってウェル領域４０に入った暗電流を、接合領域５４で吸収させる事ができるため、フォトダイオード５０及びフローティングディフュージョン５２への暗電流の侵入を抑制できる。
【００３３】
さらに、この製造方法では、シリコン基板１０に暗電流ドレイン領域２０を形成する段階で、全面にイオン注入を行う。そのため、レジストのパターンニングが不要であり、この段階でシリコン基板１０にフォトリソグラフィーのためのマークを形成する工程が別途必要なく、製造工程を減らすことができる。
［実施の形態２］
１．固体撮像装置２００の構成
図５は、実施の形態に係る固体撮像装置２００の断面図、及び各種トランジスタ、接続領域の位置関係を示すレイアウト図である。下記以外の構成は、固体撮像装置１００と同じなので、説明を省略する。
【００３４】
図５（ａ）に示すように、固体撮像装置２００は、第１暗電流ドレイン領域２２２及び第２暗電流ドレイン領域２２４からなる暗電流ドレイン領域２２０を備える。フォトダイオード５０に対応する領域において、第１暗電流ドレイン領域２２２は設けられているが、第２暗電流ドレイン領域２２４は設けられていない。第１暗電流ドレイン領域２２２の最上面は、フォトダイオード５０の最下面よりも深く、第２暗電流ドレイン領域２２４最上面はフォトダイオード５０の最下面よりも浅い。すなわち、第１暗電流ドレイン領域２２２は第２暗電流ドレイン領域２２４よりもウェル領域４０の浅い領域に、フォトダイオード５０を避けるように形成されている、といえる。
【００３５】
図５（ｂ）に示すように、固体撮像装置２００を平面視すると、固体撮像装置１００と同様に、接続領域３０は接合領域５４を囲むように配置され、接続領域３０が形成されていない領域に、暗電流ドレイン領域２０が拡がっている。
２．固体撮像装置２００の製造方法
固体撮像装置２００の製造方法について、固体撮像装置１００との差異を中心に、要部となる工程を、図６を用いて説明する。
【００３６】
図３（ａ）〜図４（ｂ）と同様の工程で、シリコン基板１０上に接続領域３０及び第１暗電流ドレイン領域２２２を形成した後、図６（ａ）に示すように、レジスト８１をマスクとして、Ｎ型のイオン注入を行う。具体的には、エピ層４０ａ上にリソグラフィー技術でレジスト８１を形成し、レジスト８１をマスクとしてＮ型のイオン注入を行う。イオン注入を、例えば、Ｐ+原子イオン、注入加速エネルギー１ＭｅＶ、注入量１Ｅ１２ａｔｏｍｓ／ｃｍ2で行う。
【００３７】
図６（ｂ）に示すように、前述のイオン注入により、シリコン基板１０上に、第１暗電流ドレイン領域２２２及び第２暗電流ドレイン領域２２４からなる暗電流ドレイン領域２２０を形成する。
３．効果
第２暗電流ドレイン領域２２４が、フォトダイオード５０及びフローティングディフュージョン５２に近接しており、ウェル領域４０で発生した暗電流は、第２暗電流ドレイン領域２２４に吸収されやすい。その結果、実施の形態１と比べて、さらに、フォトダイオード５０及びフローティングディフュージョン５２への暗電流の侵入を抑制できる。
［実施の形態３］
１．固体撮像装置３００の構成
図７は、実施の形態に係る固体撮像装置３００の断面図及び各種トランジスタ、接続領域３０の位置関係を示すレイアウト図である。下記以外の構成は、固体撮像装置１００と同じなので、説明を省略する。
【００３８】
図７（ａ）に示すように、固体撮像装置３００は、ゲート酸化膜６０を覆うように形成され、且つ、コンタクトと複数の金属配線とビアとからなる接続層９２が埋め込まれた絶縁膜９０、絶縁膜９０上に形成された下部電極９４、下部電極９４を覆うように拡がる光電変換膜９６、光電変換膜９６を覆い透明導電材料からなる上部電極９８を備える。なお、トランジスタのソース、ドレイン、ゲートに接続する配線層が絶縁膜９０内にあるが、増幅トランジスタのゲート７４への配線を除き図示していない。
【００３９】
下部電極９４とフォトダイオード５０とは接続層９２を介して接続され、上部電極９８と下部電極９４との間に、バイアス電圧を印加する。光電変換膜９６内で光電変換により発生した電子は、当該バイアス電圧により下部電極９４に引き寄せられ、下部電極９４と接続層９２を通り、フォトダイオード５０に蓄積される。フォトダイオード５０は増幅トランジスタのゲート７４に接続されている。フォトダイオードに蓄積された電子は増幅トランジスタで増幅されて、信号電荷として外部に取り出される。
【００４０】
絶縁膜９０は、例えば、酸化シリコンからなり、下部電極９４は、例えば、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮなどからなる。光電変換膜９６は、例えば、アモルファスＳｉ、酸化物半導体、有機半導体などからなり、上部電極９８は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電材料からなる。
【００４１】
図７（ｂ）に示すように、固体撮像装置３００を平面視すると、接続領域３０は接合領域５４を囲むように配置され、接続領域３０が形成されていない領域に、暗電流ドレイン領域２０が拡がっている。
２．効果
光電変換膜９６を有する構成であっても、固体撮像装置１００と同じ効果を得ることができる。また、光電変換膜９６が配線のある絶縁膜９０上面の全部に亘って形成されるため、開口率が１００％であり、固体撮像装置３００の感度を向上できる。
［実施の形態４］
１．固体撮像装置４００の構成
図８は、実施の形態に係る固体撮像装置４００の断面図、及び各種トランジスタ、接続領域３０の位置関係を示すレイアウト図である。下記以外の構成は、固体撮像装置１００と同じなので、説明を省略する。
【００４２】
図８（ａ）に示すように、固体撮像装置４００は、ゲート酸化膜６０を覆うように形成され、且つ、コンタクトと複数の金属配線とビアとからなる接続層９２が埋め込まれた絶縁膜９０、絶縁膜９０上に形成された下部電極９４、下部電極９４を覆うように拡がる光電変換膜９６、光電変換膜９６を覆う透明導電材料からなる上部電極９８を備える。この構成では、光電変換膜９６で光電変換を行うことが、上述の実施の形態と異なっている。
【００４３】
接続領域３０は接合領域５４を含むように形成されている。シリコン基板１０からの暗電流を抑制すると共に、ウェル領域４０で発生した暗電流のフローティングディフュージョン５２への侵入を抑制するには、暗電流ドレイン領域２０をフローティングディフュージョン５２に近接すればよい。具体的には、暗電流ドレイン領域２０の最上面とウェル領域４０最上面との距離ｄ４は、例えば、０．３μｍ〜１μｍであれば良い。
【００４４】
下部電極９４とフローティングディフュージョン５２とは接続層９２を介して接続され、上部電極９８と下部電極９４との間に、バイアス電圧を印加する。光電変換膜９６内で光電変換により発生した電子は、当該バイアス電圧により下部電極９４に引き寄せられ、下部電極９４と接続層９２を通り、フローティングディフュージョン５２に蓄積される。フローティングディフュージョン５２は増幅トランジスタのゲート７４に接続されている。フローティングディフュージョン５２に蓄積された電子は増幅トランジスタで増幅されて、信号電荷として外部に取り出される。
【００４５】
図８（ｂ）に示すように、固体撮像装置４００を平面視すると、接続領域３０は接合領域５４を囲むように形成されている。
【００４６】
固体撮像装置４００では、信号電荷をフローティングディフュージョン５２で蓄積するので、シリコン基板１０からの暗電流が、フローティングディフュージョン５２に入り込むのを抑制できる構造としている。すなわち、暗電流ドレイン領域２０は、フローティングディフュージョン５２を覆うように形成され、シリコン基板１０からの暗電流のフローティングディフュージョン５２への侵入を抑制している。接続領域３０はフローティングディフュージョン５２を避けて、トランジスタのソースあるいはドレインを含むように形成されている。
２．効果
光電変換膜９６を有する構成であっても、固体撮像装置１００と同じ効果を得ることができる。また、固体撮像装置４００は、フォトダイオードを備えないため、固体撮像装置１００よりもシリコン基板１０の浅い位置に、暗電流ドレイン領域２０及び接続領域３０を形成することができ、フォトダイオードの分だけ画素を微細化でき、画素数を増大できる。さらに、光電変換膜９６が配線のある絶縁膜９０上面の全部に亘って形成されるため、開口率が１００％であり、固体撮像装置４００の感度を向上できる。
［実施の形態５］
１．固体撮像装置５００の構成
図９は、実施の形態に係る固体撮像装置５００の断面図、及び各種トランジスタ、接続領域３０の位置関係を示すレイアウト図である。下記以外の構成は、固体撮像装置４００と同じなので、説明を省略する。
【００４７】
図９（ａ）に示すように、暗電流ドレイン領域５２０と接続領域５３０との形成位置は、固体撮像装置４００の場合よりも浅い。暗電流ドレイン領域５２０が、接合領域５５１を介して、素子分離５１に接している。また、接合領域５５４は、素子分離５１を介して分離された接合領域５５４ａ，５５４ｂからなる。これにより、フローティングディフュージョン５２は、素子分離５１と暗電流ドレイン領域５２０とで囲まれている。その結果、シリコン基板１０からフローティングディフュージョン５２への暗電流を抑制できる。また、暗電流ドレイン領域５２０が浅く形成され、フローティングディフュージョン５２に近接しているので、ウェル領域５４０で発生する暗電流のフローティングディフュージョン５２への侵入を抑制できる。
【００４８】
第１導電型のＰ型ウェル領域５４０は、素子分離５１と第２導電型のＮ型暗電流ドレイン領域５２０で分離され、フローティングディフュージョン５２周りのウェル領域５４０ｂは、もう一方のウェル領域５４０ａから分離されている。
【００４９】
ウェル領域５４０ａは、接続領域５３０に接しているため、その電位は安定している。一方、ウェル領域５４０ｂは接続領域５３０に接していないため、ウェル領域５４０ｂ電位を安定化させるため、素子分離５１の周りに第１電導型のＰ型接合領域５５１を形成している。この接合領域５５１を介してウェル領域５４０ａ，５４０ｂが接続されるので、ウェル領域５４０ａ，５４０ｂの電位を共に安定化できる。
【００５０】
暗電流ドレイン領域５２０の形成位置は、素子分離５１に接してフローティングディフュージョン５２とパンチスルーしない位置であればよい。具体的には、素子分離５１の高さｄ５が、例えば、０．３μｍであるとき、暗電流ドレイン領域５２０と接合領域５５１との境界面からウェル領域５４０ｂまでの距離ｄ６は０．２μｍ〜０．３μｍの範囲が良い。
【００５１】
図９（ｂ）に示すように、固体撮像装置５００を平面視すると、接続領域５３０は接合領域５６，５８，５５４ａを囲むように配置され、接続領域５３０が形成されていない領域に、暗電流ドレイン領域５２０が拡がっている。
【００５２】
固体撮像装置５００では、フローティングディフュージョン５２が暗電流ドレイン領域５２０と素子分離５１とに完全に囲まれているので、シリコン基板１０から接続領域５３０を通る暗電流が、フローティングディフュージョン５２に流れ込むことは無く、フローティングディフュージョン５２のある領域を除いて、接続領域５３０を大きく形成できる。これにより、接合領域５６，５８，５５４ａを含むように、接続領域５３０を大きく形成できる。
２．固体撮像装置５００の製造方法
本発明の実施の形態５における、固体撮像装置５００の製造方法について、図１０を用いて、要部となる暗電流ドレイン領域５２０及び接続領域５３０の製造工程を説明する。なお、素子分離５１やトランジスタなどの製造工程の説明は省略する。
【００５３】
図１０（ａ）に示すように、ハードマスク８２をマスクとして、溝５１ａを有するシリコン基板１０に、Ｐ型のイオン注入を行う。具体的には、ＳｉＯ２とＳｉＮの２層の薄膜からなるハードマスク８２をマスクとして、第１導電型のシリコン基板１０がエッチングされ、素子分離５１となる溝５１ａが形成される。その後、ハードマスク８２をマスクとして、Ｐ型のイオン注入を、例えば、Ｂ+イオン、注入加速エネルギーが２０ＫｅＶで、注入量４Ｅ１３ａｔｏｍｓ／ｃｍ2で行う。
【００５４】
前述のイオン注入により、図１０（ｂ）に示すように、溝５１ａを覆うような接合領域５５１が形成される。そして、Ｐ型イオン注入により接合領域５５１材料を形成した後、例えば、ＳｉＯ２（酸化シリコン）膜により埋め込む。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術で平坦化し、ハードマスク８２を除去する。
【００５５】
前述のＣＭＰにより図１０（ｃ）に示すように素子分離５１が形成される、その後レジスト８３をマスクとして、Ｎ型のイオン注入を行う。具体的には、フォトリソグラフィー技術を用いてレジスト８３を形成し、Ｎ型のイオン注入を、例えば、Ｐ＋イオンあるいはＡｓ＋イオン、注入加速エネルギーはそれぞれ２００ＫｅＶ、４５０ＫｅＶで、注入量は１Ｅ１２〜１Ｅ１３ａｔｏｍｓ／ｃｍ2で行う
図１０（ｄ）に示すように、Ｎ型の暗電流ドレイン領域５２０が形成される。また、暗電流ドレイン領域５２０の形成と同時に、レジスト８３によりＮ型イオンが注入されなかった領域は、シリコン基板１０のままのＰ型の領域として残り、これが接続領域５３０となる。その結果、暗電流ドレイン領域５２０及び接続領域５３０が形成される。具体的には、暗電流ドレイン領域５２０は、例えば、シリコン基板表面から０．３μｍ未満の位置に、不純物濃度５Ｅ１６ａｔｏｍｓ／ｃｍ3〜５Ｅ１７ａｔｏｍｓ／ｃｍ3で形成される。
【００５６】
固体撮像装置５００の製造方法では、エピタキシャル成長を用いていない。固体撮像装置５００では、暗電流ドレイン領域５２０と接続領域５３０をシリコン基板１０の浅い位置に形成するため、固体撮像装置１００の図３，４の製造方法のように、シリコン基板表面に暗電流ドレイン領域あるいは接続領域を形成後、さらにエピ層４０ａを形成するという複雑なプロセス工程を採る必要が無い。
３．効果
フローティングディフュージョン５２が、素子分離５１と暗電流ドレイン領域５２０に囲まれて、シリコン基板１０から完全に分離されているため、シリコン基板１０からの暗電流をさらに抑制できる。
【００５７】
また、接続領域５３０を広く形成できるので、ウェル領域５４０の電位をより安定化できる。
［変形例］
１．暗電流ドレイン領域及び接続領域の製造工程
暗電流ドレイン領域及び接続領域の製造工程は、実施の形態等で示した工程に限らない。
【００５８】
例えば、固体撮像装置１００を製造するにあたって、図３（ｂ）では、暗電流ドレイン材料２０ａはシリコン基板１表面に積層されているが、シリコン基板１０より少し奥に形成しても良い。暗電流ドレイン材料２０ａをシリコン基板１０の内部に積層すると、次工程でエピ層４０ａを形成する時に、シリコン基板１０表面に結晶欠陥が発生することでエピ層４０ａ内にも結晶欠陥が生じることを抑制できる。暗電流ドレイン材料２０ａをシリコン基板１０の内部に積層するときのイオン注入の条件は、Ｐ+原子イオンでは１５０ＫｅＶ以上、Ａｓ＋原子イオンでは３００ＫｅＶ以上である。
【００５９】
また、図４（ａ）に示すように、接続領域３０を形成するときはレジストを用いるので、事前にフォトリソグラフィーのためにマークを形成している必要がある。しかしながら、接続領域３０の形成工程が、素子分離５１の形成工程よりも後であれば、素子分離５１の形成工程でマークと素子分離５１を同時に形成できるため、余分なプロセス工程を追加しなくて良い。よって、素子分離５１を形成した後に、接続領域３０を形成することが望ましい。
【００６０】
さらに、暗電流ドレイン領域２０及び接続領域３０の製造工程の変形例を、図１１〜１４を用いて説明する。
（１）暗電流ドレイン領域２０及び接続領域３０を形成した後、エピタキシャル成長を行う製造方法
図１１（ａ），図１１（ｂ）に示すように、Ｐ型シリコン基板１０全面にＮ型のイオン注入を行い、Ｎ型の不純物層からなる暗電流ドレイン材料２０ａを積層する。具体的なイオン注入の方法は、図３（ａ），図３（ｂ）と同様である。
【００６１】
図１１（ｃ）に示すように、暗電流ドレイン材料２０ａ上に、フォトグラフィー技術でレジスト８３を形成して、これをマスクとして第１導電型のＰ型イオン注入を行う。このイオン注入により、シリコン基板１０上に暗電流ドレイン領域２０及び接続領域３０が形成される。
（２）マスクを用いてＮ型、Ｐ型イオン注入を行う製造方法
図１２（ａ）に示すように、第１導電型のＰ+型シリコン基板１０上にフォトグラフィー技術でレジスト８４を形成し、これをマスクとして第２導電型のＮ型イオン注入を行う。具体的には、フォトグラフィー技術でレジスト８４を形成し、レジスト８４をマスクとして、例えば、Ｐ+原子イオン、注入加速エネルギー１７０ＫｅＶで、注入量１Ｅ１２ａｔｏｍｓ／ｃｍ2〜１Ｅ１３ａｔｏｍｓ／ｃｍ2で注入する。なお、レジスト８４を形成する前には、フォトリソグラフィーを行うために、マーク形成のプロセス工程が必要である。
【００６２】
前述のイオン注入によって、図１２（ｂ）に示すように、暗電流ドレイン領域２０を形成する。レジスト８４がマスクとなるので、接続領域３０が形成されることになる領域には、イオン注入は行われない。
【００６３】
図１２（ｃ）に示すように、シリコン基板１０上にフォトグラフィー技術でレジスト８５を形成し、これをマスクとして第１導電型のＰ型の不純物イオン注入を行う。具体的には、例えば、Ｂ+原子イオン注入の場合は、注入加速エネルギー５０ｋｅＶドーズで、１Ｅ１２〜１Ｅ１３の注入量で注入する。これにより、接続領域３０がシリコン基板１０表面より少し離れた位置に不純物層が形成することができる。このイオン注入により、シリコン基板１０上に暗電流ドレイン領域２０及び接続領域３０が形成される。その後、図示しないが、暗電流ドレイン領域２０及び接続領域３０上に、エピタキシャル成長によりエピ層４０ａを形成する。
【００６４】
この製造方法では、エピタキシャル成長前に、接続領域３０を形成しているため、図３の場合と比較して低加速エネルギーのイオン注入で接続領域３０を形成できる。そのため、高加速のイオン注入機を必要としない。
（３）エピタキシャル成長を用いない製造方法
図１３（ａ）に示すように、第１導電型のシリコン基板１０全面に、第２導電型のＮ型の不純物のイオン注入をする。具体的には、例えば、Ｐ+イオンを注入する。図３のように、エピ層４０ａを形成しないので、高加速エネルギーの注入で、シリコン基板１０表面からの深さ２．５μｍ〜５μｍの位置に打ち込む。このとき、高加速エネルギーのイオン注入機が必要になる。具体的には、Ｐ+イオンをシリコン基板１０表面から深さ３μｍに打ち込む場合、注入加速エネルギーは４．７ＭｅＶが必要である。
【００６５】
前述のイオン注入により、図１３（ｂ）に示すように、暗電流ドレイン材料２０ａが形成される。
【００６６】
図１３（ｃ）に示すように、フォトリソグラフィー技術で、レジスト８６を形成して、それをマスクにして第１導電型のＰ型不純物のイオン注入を行う。その結果、シリコン基板１０上に暗電流ドレイン領域２０及び接続領域３０が形成される。
（４）エピタキシャル成長を用いずウェル領域４０を形成し、且つ、Ｐ型イオン注入を行わず接続領域３０の形成する製造方法
図１４（ａ）に示すように、フォトリソグラフィー技術でレジスト８７を形成し、それをマスクにして第２導電型のＮ型不純物のイオン注入を行う。
【００６７】
前述のイオン注入によって、図１４（ｂ）に示すように、Ｎ型暗電流ドレイン領域２０及びＰ型接続領域３０が形成される。Ｐ型接続領域３０が形成されるのは、レジスト８７がマスクとなりイオン注入がなされなかった領域は、第１導電型のＰ型のままとなるためである。
【００６８】
この製造方法では、接続領域３０形成のために、Ｐ型イオン注入を行う必要が無く、当該Ｐ型イオン注入の製造工程を省き、製造工程を減らすことができる。
２．その他の製造方法
実施の形態１では、暗電流ドレイン領域２０及び接続領域３０を形成した後、素子分離５１、ウェル領域４０、画素内のトランジスタ、フォトダイオード５０を形成したが、これに限らない。先に、素子分離５１、ウェル領域４０、画素内のトランジスタのＶｔｈ（Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）注入、フォトダイオード５０の全部あるいは一部を形成した後に、接続領域３０を形成しても良い。
３．接続領域のレイアウト変形例
接続領域の配置は、実施の形態等で示したレイアウトに限らない。図１５（ａ）〜（ｃ）は、固体撮像装置１００における接続領域３０の配置の変形例を示す図である。
【００６９】
図１５（ａ）に示すように、接続領域３０は接合領域５６を含むように配置しても良い。接合領域５６は増幅トランジスタのソース、選択トランジスタのドレインである。すなわち、上面視したときに、接続領域３０が増幅トランジスタまたは選択トランジスタの少なくとも一部と重なる位置にあってもよい。ここで、固体撮像装置１００では、フォトダイオード５０に信号蓄積を行う期間が長く、選択トランジスタのゲートがＯＦＦとなる信号の読み出し動作しない期間は短い。そのため、接合領域５６では、接合領域５４の電位である電源電圧の電位に近いような、比較的、高い電位となっている期間が長い。従って、接合領域５６は暗電流を吸収しやすいため、この接合領域５６を含むように接続領域３０を配置すると、シリコン基板１０から接続領域３０を通る暗電流を抑制できる。
【００７０】
図１５（ｂ）に示すように、接続領域３０は、接合領域５８を含むように配置しても良い。接合領域５８は選択トランジスタのソースであり、増幅トランジスタの信号を読み出す信号配線に接続されている。従って、信号読み出し期間において、接合領域５８は画素信号に対応する電位に保持されており、信号読み出し期間以外も、適当な高い電位に保持することができる。従って、接合領域５８は暗電流を吸収しやすいため、この接合領域１３を含むように接続領域３０を配置すると、シリコン基板１０からから接続領域３０を通る暗電流を抑制できる。
【００７１】
図１５（ｃ）に示すように、接続領域３０は、フローティングディフュージョン５２を含むように配置しても良い。フローティングディフュージョン５２は、リセットトランジスタを介して、電源電圧の電位にリセットされ、フォトダイオード５０から信号電荷が読み出されるまで、電源電圧の電位に保持される。よって、フローティングディフュージョン５２も暗電流を吸収しやすいため、この接合領域１２を含むように接続領域３０を配置すると、シリコン基板１０から接続領域３０を通る暗電流を抑制できる。
【００７２】
しかしながら、図１５（ｃ）のような接続領域３０の配置を採る場合には注意が必要である。この点について、以下で詳細を説明する。上述したように、フローティングディフュージョン５２では、フォトダイオード５０からの信号電荷が一時的に蓄積される。この蓄積期間に、シリコン基板１０から接続領域３０を通る暗電流がフローティングディフュージョン５２に溜ると、ノイズが生じるおそれがある。そのため、図１５（ｃ）のような接続領域３０の配置を取る場合、フローティングディフュージョン５２での信号電荷の蓄積時間を短くし、ノイズ混入の影響を抑制できるよう注意する必要がある。
４．その他
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態及び変形例に係る固体撮像装置の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。そして、技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。
【産業上の利用可能性】
【００７３】
本発明は、デジタルスチルカメラ、デジタルビデオカメラ、監視カメラ、車載カメラなどに搭載される撮像デバイスとしての固体撮像装置を実現するのに有用である。
【符号の説明】
【００７４】
１０，９１０  シリコン基板
２０，２２０，２２２，２２４，５２０  暗電流ドレイン領域
３０  接続領域
５０，９１２  フォトダイオード
５２  フローティングディフュージョン
６０  ゲート酸化膜
９０，９２０，９３０  絶縁膜
９２  接続層
９４  下部電極
９６  光電変換膜
９８  上部電極
１００，２００，３００，４００，５００，９００  固体撮像装置
【図１】
0005971565.tif 000002
【図２】
0005971565.tif 000003
【図３】
0005971565.tif 000004
【図４】
0005971565.tif 000005
【図５】
0005971565.tif 000006
【図６】
0005971565.tif 000007
【図７】
0005971565.tif 000008
【図８】
0005971565.tif 000009
【図９】
0005971565.tif 000010
【図１０】
0005971565.tif 000011
【図１１】
0005971565.tif 000012
【図１２】
0005971565.tif 000013
【図１３】
0005971565.tif 000014
【図１４】
0005971565.tif 000015
【図１５】
0005971565.tif 000016
【図１６】
0005971565.tif 000017