(57)【特許請求の範囲】
【請求項１】
シリコンをベースとする光電子増倍管のセルを製造する方法であって、
第２の導電型の基板を形成するステップと、
第１の導電型の第１の層と第２の導電型の第２の層とを形成するステップと、
を含んでおり、
前記第１の層と前記第２の層とが第１のｐｎ接合部を形成し、
前記方法は、
前記基板の裏面を、１０13〜１０15ｃｍ-2の範囲内のイオン線量と１ＭｅＶ〜１０ＭｅＶの範囲内のイオンエネルギとを有するイオン注入ステップであって、注入によって結晶格子の損傷が引き起こされることにより１０００ｎｍの波長の光の吸収長が減少するイオン注入ステップによって処理するステップと、
前記基板の裏面の上に材料層を形成するステップであって、前記基板と前記材料層との間の界面に入射する１０００ｎｍの波長の光の反射率が２５％より小さいように、前記材料層の材料が選択されるステップと、
をさらに含んでいる方法。
【請求項２】
前記材料層の前記材料が、金属、金属化合物、金属合金、または半導体、のうちの１種類または複数種類を含んでいる、
請求項１に記載の方法。
【請求項３】
前記基板（２１）に、１０19〜１０20ｃｍ-3の範囲内のドーピング濃度が設けられる、
請求項１に記載の方法。
【請求項４】
前記基板の内側から入射する光を捕捉する、または拡散させるための、複数の凹部、溝、窪みからなる構造を、前記基板の裏面に作製するステップ、
をさらに含んでいる、請求項１から請求項３のいずれか１項に記載の方法。
【請求項５】
シリコンをベースとする光電子増倍管を製造する方法であって、
請求項１から請求項４のいずれか１項に記載の方法により製造された複数のセル（１）を、１つの共通の基板（２１）の上に作製するステップを含む、
方法。
【請求項６】
放射線検出器（４０）を製造する方法であって、
シンチレータ（４１）を用意するステップと、
受け取った放射線に応えて前記シンチレータ（４１）によって生成される光のバーストを受け取るように、請求項５に記載の方法により製造された光電子増倍管のアレイを配置するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンをベースとする光電子増倍管のセルの製造方法と、当該光電子倍増管の製造方法と、放射線検出器の製造方法と、に関する。
【０００２】
本発明は、半導体光電子デバイスに関し、詳細には、可視スペクトル領域を含む、高い光検出効率を有する光検出器に関する。本発明による光検出器は、極めて微弱で高速な光信号の検出を採用する幅広い用途分野（例えば、産業用および医療用の断層撮影法、生命科学、原子核物理学、素粒子物理学、宇宙素粒子物理学など）において使用することができる。
【背景技術】
【０００３】
最新式によるシリコンをベースとする光電子増倍管（ＳｉＰＭ）（例えば特許文献１を参照）は、個々のセルのアレイから構成される。シリコンをベースとする光電子増倍管は、特に、シリコン基板と、この基板の表面上に（例えばエピタキシャル層の中に）配置されている複数のセルとを備えている。各セルは、内部の個別の放電停止抵抗器（quenching resistor）を備えており、これらの放電停止抵抗器は、例えば高抵抗ポリシリコンからなり、すべてのセルを覆っているシリコン酸化物層の上に位置している。動作時、各セルには降伏電圧を超える逆バイアスが供給される。セルに光子が吸収されるとガイガー放電（Geiger discharge）が起こり、この放電は放電停止抵抗器によって制限される。
【０００４】
これらのデバイスの１つの大きな問題は「光学的クロストーク」として説明することができ、デバイスでは複数の異なる形の光学的クロストークが起こりうる。光学的クロストークの１つの形は、隣接するセルのガイガー放電において生じる光子に起因する。別の形の光学的クロストーク（本発明ではこの形のクロストークに対処する）は、増倍管の中で生成される光子のうち、第１のセルにおいて傾いた角度で生成されてデバイスの裏面または側面において内部全反射され（totally internally reflected）、別のセルに裏面または側壁から入射し、そこでガイガー放電を開始させる光子に起因する。このような状況は図１に示してあり、図１は、シリコンをベースとする光電子増倍管の概略断面図を示している。内部全反射の効率は１００％であるため、後方反射された光子は、ＳｉＰＭの壁によって何度か反射された後にセルの１つに吸収され、そのセルを作動させる。
【０００５】
図１は、個々のセル１のアレイを備えたシリコン光電子増倍管を示しており、個々のセル１は、デバイスの入射前面に互いに隣り合って配置されている。デバイス内で左端位置のセルにおいて角度Θで生成された光線は、デバイスの裏面において内部全反射され、したがって図示したアレイの右端位置の別のセルに入射する。シリコンにおける内部全反射の臨界角は、赤色スペクトル領域の光の場合、Θｔｏｔ＝ａｒｃｓｉｎ１／３．５＝１６．６゜として容易に計算することができる。したがって、光子は、一次放電していない別のピクセルに伝搬してそこで放電を開始させることがある。さらに、光電子増倍管のサイズが大きいほど、内部全反射が起こる角度範囲が大きいことは明らかである。光電子増倍管の裏面に入射光が１６．６゜未満の角度で当たる場合でも、増倍管から出て行くのは光の約７０％にすぎず、光の３０％は反射して戻る。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】欧州特許第１７５５１７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の目的は、シリコンをベースとする光電子増倍管のセルと、シリコンをベースとする光電子増倍管のセルの製造方法と、複数のセルから構成されるシリコンをベースとする光電子増倍管であって、内部全反射および部分的な後方反射に起因するセル間の光学的クロストークが、光検出効率が大きく低下することなく大幅に減少する、シリコンをベースとする光電子増倍管と、を提供することである。
【課題を解決するための手段】
【０００８】
この目的は、独立請求項の特徴によって解決される。有利な実施形態は、従属請求項の主題である。
【０００９】
本発明の基本的な発想は、前面においてデバイスに入りデバイスの中を裏面または側壁の方向に侵入した光のうち前面に戻る光が少なくなるように基板を構成することによって、シリコンをベースとする光電子増倍管の中での内部全反射および部分反射を防止または低減することである。結果として、入射光のうち実際に前面に戻るのは少量のみであり、したがって光学的クロストークが許容レベルまで減少する。
【００１０】
したがって、本発明は、シリコンをベースとする光電子増倍管のセルであって、第２の導電型の基板と、第１の導電型の第１の層と、第１の層の上に形成されている第２の導電型の第２の層と、を備えており、第１の層と第２の層とが第１のｐｎ接合部を形成しており、光電子増倍管の動作時に、増倍管の裏面または側壁の方に伝搬する光の量のうち、無視し得る部分が増倍管の前面に戻る、すなわち、５０％未満、より好ましくは２５％未満が前面に戻るように、基板が構成されている、シリコンをベースとする光電子増倍管のセル、を対象とする。
【００１１】
本発明の実施形態によると、基板の裏面の上に材料層が形成されており、この材料層の材料の種類は、基板と材料層との間の界面に入射する約１０００ｎｍの波長の光の反射率が１００％を大きく下回る、特に５０％未満または２５％未満であるように、選択される。
【００１２】
材料層の材料は、特に、金属、金属化合物、金属合金、または純粋型もしくは複合型の半導体、のうちの１種類または複数種類とすることができる。材料層は、１種類の金属元素から形成することができる。しかしながら、２種類以上の金属の合金、または１種類の金属と別の元素との合金を形成して、材料層の材料を形成することも可能である。金属以外には、材料層の材料として半導体材料を使用することもできる。さらに、材料層の材料として合金半導体を使用することも可能である。
【００１３】
実施形態によると、材料層は、基板の裏面の上に、蒸発技術によって、またはスパッタリングによって、または他の任意の従来技術によって、堆積させることができる。材料層の厚さは、５ｎｍ〜１０００ｎｍの範囲内、特に、５ｎｍ〜５００ｎｍの範囲内、特に、５ｎｍ〜１００ｎｍの範囲内とすることができる。
【００１４】
別の実施形態によると、基板の裏面は、イオン注入ステップによって処理され、この場合、注入によって結晶格子の損傷が引き起こされることにより約１０００ｎｍの範囲の波長の光の吸収長が減少し、したがって前面に入射する光がデバイスの裏面に伝わらないように、イオン注入のパラメータを選択する。この場合の実施形態によると、１０１３〜１０１５ｃｍ−２の範囲内のイオン線量と、１ＭｅＶ〜１０ＭｅＶの範囲内のイオンエネルギを有するイオン注入ステップによって、基板の裏面を処理する。
【００１５】
実施形態によると、さらに、増倍管または基板の側面も、基板の裏面と同じように処理する。
【００１６】
別の実施形態によると、基板のドーピング濃度は、第２の導電型の１０１９〜１０２０ｃｍ−３の範囲内にある。ドーピング材料の自由キャリアによる吸収によって、約１０００ｎｍの範囲の波長の光の吸収長が大幅に減少し、したがって前面に入射する光がデバイスの裏面に伝わらない。次いで、シリコンをベースとする光電子増倍管の構造、特に上述した第１の層および第２の層を、基板の上にエピタキシャル成長させることができる。
【００１７】
別の実施形態によると、基板の裏面は、基板の内側から裏面に入射する光を捕捉するように、または拡散させるように作製された構造を備えている。この構造は、例えば、複数の凹部、溝、窪みからなることができ、したがって、光線が向きを変える、または拡散して、入射光のうち反射されてデバイスの前面に戻る光が少ない、またはゼロである。この実施形態は、本明細書に記載されている別のいずれかの実施形態の代替形態とする、または実施形態を補足することができる。
【００１８】
実施形態によると、セルは、第１の導電型のドープされた埋め込み層をさらに備えており、基板とこの埋め込み層とが第２のｐｎ接合部を形成している。表面処理がイオン注入によって行われる場合、ドープされた埋め込み層は、同じイオン注入ステップによって同時に作製することができる。
【００１９】
さらに、本発明は、前述したセルなどの複数のセルを備えた、シリコンをベースとする光電子増倍管であって、セルのすべてが１つの共通の基板上に作製されている、シリコンをベースとする光電子増倍管、に関する。
【００２０】
さらに、本発明は、シンチレータと、前の段落に記載されているシリコンをベースとする光電子増倍管などの、シリコンをベースとする光電子増倍管とを備えた放射線検出器であって、シリコンをベースとする光電子増倍管が、受け取った放射線に応えてシンチレータによって生成される光のバーストを受け取るようにされている、放射線検出器、に関する。
【００２１】
さらに、本発明は、シリコンをベースとする光電子増倍管のセルを製造する方法であって、第２の導電型の基板を形成するステップと、第１の導電型の第１の層と第２の導電型の第２の層とを形成するステップであって、第１の層と第２の層とが第１のｐｎ接合部を形成する、ステップと、光電子増倍管の動作時に、増倍管の裏面の方に伝搬する光の量のうち、無視し得る部分が増倍管の前面に戻るように、基板を構成するステップと、を含んでいる、方法、を対象とする。
【００２２】
実施形態によると、本方法は、基板の裏面の上に材料層を形成するステップであって、基板と材料層との間の界面に入射する約１０００ｎｍの範囲の波長の光の反射率が１００％を大きく下回る、特に５０％未満または２５％未満であるように、材料層の材料が選択される、ステップ、をさらに含んでいる。
【００２３】
実施形態によると、材料層は、蒸発法、スパッタリング、または化学気相成長法のうちの１つによって、堆積させる。利点として、材料層を形成するステップを、極めて早い段階で、特に、ウェハレベル段階（デバイスがパッケージングされてウェハが１つのパッケージングされた増倍管デバイスに個片化される前の、いくつかの増倍管デバイスが依然として互いに結合されている段階）で、行うことができる。
【００２４】
実施形態によると、材料層の材料は、金属、金属化合物、金属合金、または半導体、のうちの１種類または複数種類を含んでいる。
【００２５】
実施形態によると、本方法は、基板の裏面をイオン注入ステップによって処理するステップであって、注入によって結晶格子の損傷が引き起こされることにより約１０００ｎｍの範囲の波長の光の吸収長が減少するように、イオン注入のパラメータが選択される、ステップ、をさらに含んでいる。この場合の実施形態によると、イオン注入ステップは、１０１３〜１０１５ｃｍ−２の範囲内のイオン線量と、１ＭｅＶ〜１０ＭｅＶの範囲内のイオンエネルギを有する。
【００２６】
別の実施形態によると、シリコン基板に、第２の導電型の１０１９〜１０２０ｃｍ−３の範囲内のドーピング濃度を設ける。その後、基板の上面にシリコン層をエピタキシャル成長させ、そのエピタキシャル層の中に光電子増倍管を作製する。エピタキシャル成長は、最初に、第２の導電型の高濃度にドープされたシリコン基板の上に、第１の導電型の第１の層を成長させることができる。その後、第２の層と、放電停止抵抗器層と、電圧供給線と、埋め込み層（必要な場合）とを、イオン注入によって作製することができる。
【００２７】
さらなる代替実施形態によると、本製造方法は、最初に、例えば５×１０１４〜５×１０１６ｃｍ−３の低ないし中程度のドーピングレベルを有する第２の導電型の基板を形成し、次いで、この低濃度にドープされた基板の裏面を、特殊な吸収特性を有する別の基板（例えば１０１９〜１０２０ｃｍ−３のドーピング範囲を有する第２の導電型の高濃度にドープされた基板）に接着し、次いで、低濃度にドープされた基板の上に、第２の層と、放電停止抵抗器層と、電圧供給線と、埋め込み層（必要な場合）とを作製する。
【００２８】
別の実施形態によると、本方法は、基板の内側から入射する光を捕捉する、または拡散させるための構造を、基板の裏面に作製するステップを含んでいる。
【００２９】
実施形態によると、本方法は、第１の導電型のドープされた埋め込み層を生成するステップであって、基板とドープされた埋め込み層とが第２のｐｎ接合部を形成する、ステップ、をさらに含んでいる。
【００３０】
実施形態によると、基板の側面も、基板の裏面と同じように処理する。
【００３１】
添付の図面は、実施形態をさらに深く理解できるようにする目的で含まれており、本明細書に組み込まれてその一部を構成している。図面は、実施形態を図解しており、本明細書の説明と合わせて、実施形態の原理を説明する役割を果たす。他の実施形態と、実施形態の数多くの意図されている利点については、以下の詳細な説明を参照することによって深く理解されたとき、容易に認識されるであろう。
【図面の簡単な説明】
【００３２】
【図１】従来のシリコンをベースとする光電子増倍管の概略断面図を示しており、内部全反射の問題を説明している。
【図２Ａ】第１の実施形態によるシリコンをベースとする光電子増倍管のセルの上面図（Ａ）を示している。
【図２Ｂ】第１の実施形態によるシリコンをベースとする光電子増倍管のセルの断面図（Ｂ）を示している。
【図３】第１の実施形態によるシリコンをベースとする光電子増倍管の一部分の上面図を示している。
【図４】第１の実施形態によるシリコンをベースとする光電子増倍管の、図３の線Ａ−Ａに沿った断面図を示している。
【図５】第２の実施形態によるシリコンをベースとする光電子増倍管のセルの側面図を示している。
【図６】実施形態による放射線検出器の断面図を示している。
【発明を実施するための形態】
【００３３】
以下では、態様および実施形態について、図面を参照しながら説明する。図面全体を通じて、類似する要素は原則的に類似する参照番号を使用して表してある。以下の説明では、実施形態の１つまたは複数の態様を完全に理解できるようにするため、説明を目的として膨大な具体的な細部が記載されている。しかしながら当業者には、これらの具体的な細部をそのまま使用しなくても実施形態の１つまたは複数の態様を実施できることが明らかであろう。別の例においては、実施形態の１つまたは複数の態様の説明を容易にする目的で、公知の構造および要素を概略的な形で示してある。したがって、以下の説明は本発明を制限するようには解釈されないものとし、本発明の範囲は添付の請求項によって定義される。さらに、図面におけるさまざまな層、薄板、または基板は、必ずしも正しい縮尺では表していないことに留意されたい。
【００３４】
以下の詳細な説明においては、添付の図面を参照する。これらの図面は、説明の一部を形成しており、図面には、本発明を実施することのできる具体的な実施形態を実例として示してある。これに関して、方向を表す語（例えば、「上方」、「下方」、「左側」、「右側」、「前面」、「裏面」など）は、説明する対象の図面の向きを基準として使用している。実施形態の構成要素は、複数の異なる向きに配置することができるため、方向を表す語は、説明を目的として使用しており、本発明を制限するものではない。別の実施形態を利用することもでき、構造上の変更や論理的な変更を、本発明の範囲から逸脱することなく加えることができる。
【００３５】
図２Ａは、第１の実施形態によるシリコンをベースとする光電子増倍管のセルの上面図を示しており、図２Ｂは、図２Ａの線Ｂ−Ｂに沿ってのセルの断面図を示しており、下方向には第１の層２までの部分のみを示してある。
【００３６】
セル１は、第１の導電型の第１の層２と、この第１の層２の上に形成されている第２の導電型の第２の層３とを備えており、第１の層２と第２の層３は第１のｐｎ接合部を形成している。さらに、セル１は、第１の層２の上に形成されている放電停止抵抗器層５を備えており、この放電停止抵抗器層５は、第２の層３の横に位置しており第２の層３の側面に結合されている。
【００３７】
セル１、および特に第２の層３は、長方形形状または正方形形状を有することができ、放電停止抵抗器層５は、第２の層３の側縁部の１つに、特に側縁部の中央に結合することができる。放電停止抵抗器層５は、第２の層３から離れる方向に延びており、第２の層３から離れている電圧供給線（図示していない）との電気的接触を形成している。さらに、セル１は、第１の層２、第２の層３、および放電停止抵抗器層５を覆っている絶縁層７を備えていることができる。絶縁層７は、セルの行列全体を覆っているようにすることができ、ただし電圧供給線との電気的接触を形成する目的でデバイスの縁部部分にただ１つの開口部を有する。第２の層３および放電停止抵抗器層５は、ＣＭＯＳ製造技術において公知である従来のイオン注入工程を使用することによって、第１の層２の中に井戸領域として形成することができる。図２Ｂにおいて理解できるように、第２の層３の注入領域は、左上から右下への斜線によって示してあり、放電停止抵抗器層５の注入領域は、右上から左下への斜線によって示してあり、注入ステップを実施するとき、両方の領域が互いに十分に電気的に接触するように、両方の領域の重複部を形成することができる。
【００３８】
なお、図２Ａに示した要素は、互いに対するそれぞれの寸法と、要素自体の幾何学的寸法に関して、必ずしも正しい縮尺ではないことに留意されたい。例えば、放電停止抵抗器層５は、帯状の形状を有するように示してあるが、帯状の放電停止抵抗器層５は、例えば、幅に対する長さの比として、１０より大きい比、より好ましくは２０より大きい比、さらに好ましくは３０より大きい比を有することができる。さらに、帯状の放電停止抵抗器層５の幅に対する、セル１または第２の層３の側縁部の長さの比は、例えば、１０より大きい、より好ましくは２０より大きい、さらに好ましくは３０より大きいようにすることができる。
【００３９】
さらに、放電停止抵抗器層５は、１０〜５０ＫΩ／ｓｑｕａｒｅの範囲内の抵抗を有することができる。このような抵抗を有する場合、放電停止抵抗器層５は、フォトダイオードの動作時にアバランシェ電流を抑制する放電停止抵抗器として効率的に機能することができる。抵抗の値は、放電停止抵抗器層５の幾何学的寸法およびドーパント濃度によって調整することができる。
【００４０】
第２の層３は、比較的高いレベルのドーパント濃度を有することができ、例えば、１０１８〜１０１９ｃｍ−３の範囲内とすることができる。
【００４１】
図３は、実施形態による、シリコンをベースとする光電子増倍管の一部分の上面図を示している。
【００４２】
図３に示した光電子増倍管１０は、図２Ａおよび図２Ｂに示したセル１などの複数のセル１から構成されている。これらのセル１は、列に沿って配置されており、ある列のセル１は、隣接する列のセル１に対して横方向にずれており、このずれは、例えば、正方形形状のセル１の１つの側縁部の長さの１／２とすることができる。
【００４３】
光電子増倍管１０は、複数の電圧供給線６を有することができる。図３に示した光電子増倍管１０の部分には、セル１の２本の隣接する列の外側の側縁部に沿って配置されている２本の電圧供給線６を示してある。ある列の各セル１の放電停止抵抗器層５は、隣接する列の２つの隣り合うセル１の間の狭い空間を延びており、その隣接する列に沿って延びる電圧供給線６に電気的に接続されている。電圧供給線６は、第１の層２の中に形成されている井戸領域から作製することもできる。特に、電圧供給線６は、導線として機能するように、約１０１９ｃｍ−３または５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３またはそれ以上のドーパント濃度を有する井戸領域から形成することができる。したがって、電圧供給線６の作製も、ＣＭＯＳ製造工程の一部として組み込むことができる。
【００４４】
図４は、実施形態によるシリコンをベースとする光電子増倍管の、図３の線Ａ−Ａに沿った断面図を示している。
【００４５】
図４に示した光電子増倍管２０の部分は、図面の左側に示した１つのセル１の右側部分と、図面の右側に示したさらなるセル１の左側部分と、これら隣り合うセル１の間の領域（放電停止抵抗器層５を備えている）とを含んでいる。この光電子増倍管２０は、５×１０１４ｃｍ−３〜５×１０１６ｃｍ−３の範囲内のドーパント濃度を有する第２の導電型の基板２１と、例えば５×１０１７ｃｍ−３〜５×１０１８ｃｍ−３の範囲内の最大ドーパント濃度を有する第１の導電型の埋め込み層２２とを備えている。埋め込み層２２は、イオン注入によって生成される。
【００４６】
埋め込み層２２の上には、複数の同じセル１が配置されており、各セル１は、第１の層２および第２の層３によって形成されている。第１の層２は、すべてのセル１に共通であり、光電子増倍管２０の全体にわたり連続している。第２の層３は、比較的高いドーパント濃度（例えば１０１８〜１０１９ｃｍ−３）を有する第２の導電型の薄層として形成されており、第１の層２の上に配置されている。第２の層３は、光電子増倍管２０の入射窓として機能する。第１の層２および第２の層３は、これらの層間の界面に第１のｐｎ接合部を形成しており、動作時、この第１のｐｎ接合部には、フォトダイオードがガイガーモードで動作する程度に逆バイアス電圧が印加される。第２の導電型の薄い帯状のシリコンの放電停止抵抗器層５は、各セル１を電圧供給線６のうちの１本に接続しており、１０〜５０ＫΩ／ｓｑｕａｒｅの抵抗を有する放電停止抵抗器としての役割を果たす。電圧供給線６は、比較的高いドーパント濃度（例えば、約１０１９ｃｍ−３または５×１０１８ｃｍ−３〜５×１０１９ｃｍ−３またはそれ以上のドーパント濃度）を有する第２の導電型のシリコン層から作製されている。光電子増倍管２０の上面は、絶縁層７（特に、シリコン酸化物層）によって覆われており、絶縁層７の上面は対応する反射防止特性を有する。この帯状の放電停止抵抗器層５および電圧供給線６は、第１の層２と絶縁層７との間に配置されている。電圧供給線６は、光電子増倍管の周辺部において互いに接続されており、絶縁層７における１つの開口窓を通じた入力電力供給接点が１つのみ存在する。最後に、シリコンをベースとする光電子増倍管の信号を出力する役割を果たす格子状のアルミニウム層８が、シリコン酸化物層７の上に配置されている。
【００４７】
さらに、セル１は、基板２１の裏面に材料層２５を備えており、材料層２５の材料は、上に挙げた材料のうちの１種類とすることができる。例えば、材料層２５の材料としてクロムが使用される場合、１０００ｎｍの波長を有する光線に対して、基板２１と材料層２５との間の界面における反射率Ｒ＝２１．３８％を計算することができる。
【００４８】
図４による光電子増倍管２０は、ＣＭＯＳ技術に準拠する高効率の光電子増倍管の実施形態である。埋め込み層２２は、ＣＭＯＳ製造工程の過程において適切なタイミングで行うことのできるイオン注入ステップによって、形成することができる。さらに、第２の層３、放電停止抵抗器層５、電圧供給線６などの他の層も、ＣＭＯＳ製造工程の過程における適切なタイミングでのさらなるイオン注入ステップによって、処理することができる。
【００４９】
したがって、シリコンをベースとする光電子増倍管２０は、第２の導電型の基板２１と、材料層２５と、第１の導電型の埋め込み層２２と、第１の導電型の第１の層２と、第２の導電型の第２の層３（入射窓）と、第１の導電型の帯状の放電停止抵抗器層５（放電停止抵抗器）と、電圧供給線６と、絶縁層７と、絶縁層７の上の格子状の層８とを含んでいる。一例として、基板２１はｐ型（ｎ型）導電性を有することができ、埋め込み層２２はｎ型（ｐ型）導電性を有することができ、層２はｎ型（ｐ型）導電性を有することができ、層３はｐ型（ｎ型）導電性を有することができ、放電停止抵抗器層５および電圧供給線６はｎ型（ｐ型）導電性を有することができる。
【００５０】
なお、図４の実施形態によると、埋め込み層２２は、非平坦な層として作製されており、特に、デバイス全体にわたり異なる深さを有するように作製されていることにさらに留意されたい。図４において理解できるように、埋め込み層２２は、セル１の間の領域においては、セル１の領域と比較して基板上の深い位置に存在する。このようにする理由は、セル１の間の領域と比較して電界がセル１においてより高くなり、したがって、セル１に入射する光だけがセル１によってのみ効率的に検出されるためである。
【００５１】
ＣＭＯＳ技術工程によって作製される、図４に示した構造においては、幅広いスペクトル領域における光が高い効率で検出され、高い均一性の電界が得られる。ガイガー型放電に必要な高い電界（降伏値を超える電圧）は、第２の層３（入射窓）と第１の層２との間のｐｎ接合部において発生する。
【００５２】
さらに、図４の実施形態においては、基板２１と埋め込み層２２との間にもう１つのｐｎ接合部が形成されており、この接合部は、ガイガー放電の二次光子によって生成される光電子が隣接するセルの体積内に侵入することを防止する。しかしながら、特に、隣接セルからの光電子の侵入を防止するためのｐｎ接合部が必要ない場合、埋め込み層２２を省くこともできることに留意されたい。
【００５３】
上述したように、代替実施形態によると、材料層２５の代わりに、上述したパラメータを使用しての裏面へのイオン注入を採用することができる。
【００５４】
さらなる代替実施形態によると、材料層２５の代わりに、基板２１に、第２の導電型の１０１９〜１０２０ｃｍ−３の範囲内の高いドーピングレベルを設けることができる。
【００５５】
上の実施形態の１つによる、ＣＭＯＳ技術に準拠する高効率の光電子増倍管は、サイズ（すなわち例えば１つのセル１または第２の層３の１つの側縁部の長さ）が一般に２０〜１００μである独立セルを備えている。すべてのセルは放電停止抵抗器５を通じて電圧供給線６に接続されており、降伏電圧を超える同じバイアス電圧（これによりガイガーモードで作動する）がセル１に印加される。セルの活性領域に光子が到達すると、抑制されたガイガー放電がそこで発生する。各セルに放電停止抵抗器５（電流制限抵抗器）が設けられているため、ｐｎ境界部の電圧が降下したときに電荷キャリアの数が最大で０まで変動することによって、放電を停止させる抑制が起こる。作動したセルからの電流信号は共通の負荷にまとめられる。各セルの増幅は、最大で１０７である。増幅値のばらつきは、セル容量およびセルの降伏電圧の技術的なばらつきによって決まり、５％未満である。すべてのセルが同じであるため、弱い閃光に対する検出器の応答は、作動したセルの数（すなわち光の強度）に比例する。
【００５６】
図５は、第２の実施形態による、シリコンをベースとする光電子増倍管の側面図を示している。シリコンをベースとする光電子増倍管３０は、ＣＭＯＳ製造工程によって製造されない。代わりに、この製造工程では、最初に、低ないし中程度の濃度にｎ型にドープされたシリコン基板３１の上面に、高濃度にドープされたｐ＋＋層３２（例えば５×１０１７ｃｍ−３〜５×１０１８ｃｍ−３）を、例えば拡散ドーピングによって生成する。その後、層３２の上に、低ないし中程度の濃度にｐ型にドープされた層３３をエピタキシャル成長させる。エピタキシャル成長させた層３３の中に、第１のｐ型ドープ層３４および第２のｎ＋層３５を、これらの層がセルの表面付近に第１のｐｎ接合部を形成するように埋め込む。その後、この積層体の上に、シリコン酸化物層から作製することのできる絶縁層３６を堆積させる。後から第２の層３５との電気的接触を形成できるように、絶縁層３６の一方の端部に貫通孔を形成する。その後、絶縁層３６の上に抵抗層３７を堆積させ、抵抗層３７は、ドープされていないポリシリコン、または低濃度にドープされたポリシリコンから作製することができる。抵抗層３７は、ガイガー放電を抑制するための放電停止抵抗器として機能する。その後、セルの抵抗層３７を互いに接続し、さらに電圧供給線３８に接続する。上記工程中の任意の望ましい適切な段階で、基板３１の裏面の上に材料層２５を堆積させる、または裏面へのイオン注入を採用することができる。図５の増倍管のさらなる実施形態は、上述した実施形態に従って形成することができる。例えば、層３２を省くことができ、基板に、第２の導電型の比較的高いドーピングレベル（例えば、５×１０１７ｃｍ−３〜５×１０１８ｃｍ−３）を設けることができる。または材料層２５を省くことができ、代わりに、高濃度にドープされた基板、高濃度にイオン注入された基板、構造化された基板裏面のうちの１つまたは複数を設けることができる。
【００５７】
図６は、実施形態による放射線検出器の断面図を示している。この放射線検出器４０はシンチレータ４１を含んでおり、シンチレータ４１は、自身にガンマ線が当たるとシンチレーションまたは光のバーストを生成する。光のバーストは、モノリシックに配置されたシリコン基板４３を介して、上述したシリコンをベースとする光電子増倍管４２のアレイによって受け取られる。シンチレータ４１の材料は、ＬＳＯ、ＬＹＳＯ、ＭＬＳ、ＬＧＳＯ、ＬａＢｒのいずれか、またはこれらの混合物とすることができる。他のシンチレータ材料を使用することもできる。シンチレータ４１は、単結晶または結晶の配列から構成することができる。さらに、光のバーストの光子が増倍管４２に良好に伝えられるようにするため、シンチレータ４１と増倍管４２との間にオプションの平面状の光導体４４を配置することができる。
【００５８】
図６に示した放射線検出器４０を、陽電子放射型断層撮影法（ＰＥＴ）撮像システムの中に複数配置することができる。
【図１】
0005908497.tif 000002
【図２Ａ】
0005908497.tif 000003
【図２Ｂ】
0005908497.tif 000004
【図３】
0005908497.tif 000005
【図４】
0005908497.tif 000006
【図５】
0005908497.tif 000007
【図６】
0005908497.tif 000008