(57)【特許請求の範囲】
【請求項１】
回路に固有の署名の生成を可能にするＬＰＵＦ（Ｌｏｏｐ  Ｐｈｙｓｉｃａｌｌｙ  Ｕｎｃｌｏｎａｂｌｅ  Ｆｕｎｃｔｉｏｎ）からなる物理的にコピー不可能な関数を提供するために設計された電子部品を含むシリコン集積回路において、
前記関数が、
トランジスタで構成される１つ以上の遅延素子を有するリング発振手段であって、前記遅延素子は、信号によって横断される経路であるループ（５０２）として配列され、前記ループは、Ｎが２以上の整数であるＮ個のトポロジー的に同一のラグチェーンおよび反転ゲート（５０３）から形成され、各ラグチェーンは、Ｍが１以上の整数である互いに直列に接続されたＭ個の遅延素子を含むリング発振手段の実行と、
前記ラグチェーンによって、該ラグチェーンを横断する前記信号に導入される遅延の値を設定するために使用されるＮ個の制御ワードの生成と、
前記Ｎ個の制御ワードの更新後に、最後のラグチェーン（５０１）の出力における信号の周波数の測定と、
前記周波数測定から、前記回路に固有の署名を構成するビットの推定と
を前記シリコン集積回路に実行させる
ことを特徴とするシリコン集積回路。
【請求項２】
請求項１に記載の回路において、前記回路は、ＡＳＩＣまたはＦＰＧＡであることを特徴とする回路。
【請求項３】
請求項１または２に記載の回路において、前記署名は、暗号化キーとして使用されることを特徴とする回路。
【請求項４】
請求項１または２に記載の回路において、前記署名は、その認証に使用されることを特徴とする回路。
【請求項５】
請求項１〜４のいずれか一項に記載の回路において、前記ラグチェーンは、少なくとも２つの異なる経路に従って、それらを横断する信号をステアリングするように構成され、
該経路は固有の遅延値を導き、該ステアリングは、制御ワードに属する少なくとも１つのビットによって制御されることを特徴とする回路。
【請求項６】
請求項１〜５のいずれか一項に記載の回路において、制御ワードの連結から成るチャレンジワードは、制御モジュール（５０５）の入力において提示され、該制御モジュールは、前記ラグチェーンを設定するワードに基づいて組み合わせを生成することを特徴とする回路。
【請求項７】
請求項１〜６のいずれか一項に記載の回路において、前記署名の前記ビットは、前記制御ワードの様々な組み合わせに関して測定された周波数の順位付けに応じて決定されることを特徴とする回路。
【請求項８】
請求項１〜６のいずれか一項に記載の回路において、前記署名の前記ビットは、２つの測定周波数値間の推定差の関数として決定され、測定周波数値は、制御ワードの組み合わせに対応することを特徴とする回路。
【請求項９】
請求項１〜６のいずれか一項に記載の回路において、前記署名の前記ビットは、測定された制御ワードの組み合わせの２つの間の周波数差の比率の値に応じて決定されることを特徴とする回路。
【請求項１０】
請求項１〜９のいずれか一項に記載の回路において、乱数発生器をさらに備え、生成された乱数は、前記制御ワードの組み合わせに対応する周波数が測定される順序の選択に使用されることを特徴とする回路。
【請求項１１】
請求項１〜１０のいずれか一項に記載の回路において、少なくとも１つのパリティビットをさらに含み、該少なくとも１つのパリティビットビットは、誤って生成された前記署名のビットを修正するために使用されることを特徴とする回路。
【請求項１２】
請求項１〜１１のいずれか一項に記載の物理的にコピー不可能な関数ＬＰＵＦを含む集積回路のテスト方法であって、一連のステップをテスト回路に適用し、選ばれた信頼性レベルで回路に固有の署名を生成するために構成された回路を選択する集積回路のテスト方法において、
ＢとＴのいずれもが少なくとも１である整数であって、テストを設定するためのパラメータＴおよびＴｈとして、測定値が蓄積される数に対応するトライアルの数を示すＴと信頼できる測定値を得る閾値を示すＴｈとを選択するとともに、前記署名のビット数であり少なくとも所定値ＨＤに等しいハミング距離を有する制御ワードの数でもあるＢを選択することと、
署名ビットごとに最大Ｔ回までの測定し、該最大Ｔ回の測定を対応するビットが不定であるか否かを決定するために累算して、前記回路の前記署名ビットを表す代表的量を測定することと、
前記パラメータＴｈの値から推定された少なくとも１つの値と比較した後に、検出された不定ビット数の関数として前記テスト回路を選択することと
を含むことを特徴とする方法。
【請求項１３】
請求項１２に記載の方法において、回路が選択されない確率を決定することをさらに含み、前記確率は、式：
【数１】
0005877415.tif 000024
を用いることによって決定され、式中：
ｅｒｆ（）は、ガウス誤差関数であり；
σは、その２乗が前記回路の前記署名ビットを代表する前記量の前記測定の分散であることを特徴とする方法。
【請求項１４】
請求項１３に記載の方法において、署名ビットごとにエラーの確率を決定することをさらにを含み、前記確率は、式：
【数２】
0005877415.tif 000025
を用いることによって決定され、式中：
ｅｒｆ（）は、ガウス誤差関数であり；
δｊは、２つの異なる組み合わせの制御ワードの適用に対応する２つの周波数間で測定された周波数差であり；
ｓは、ｓ２が測定雑音の分散であるように定義されることを特徴とする方法。
【請求項１５】
請求項１２〜１４のいずれか一項に記載の方法において、不定である署名ビットが存在しない場合に回路が選択されることを特徴とする方法。
【請求項１６】
請求項１２〜１４のいずれか一項に記載の方法において、テスト回路の前記ＬＰＵＦ機能が、値が前記回路の署名に基づいて決定されるパリティビットに関連し、不定ビットの数が厳密に２より少ない場合に、前記回路が選択されることを特徴とする方法。
【請求項１７】
請求項１２〜１６のいずれか一項に記載の方法において、ｓ２およびσ２の値が、＋７０℃に等しい温度、および公称供給電圧に対して５％低い前記回路用の供給電圧に関して測定され（１００２）、前記測定フェーズ（１００３）は、同じ状況下で行われることを特徴とする方法。
【請求項１８】
請求項１３〜１７のいずれか一項に記載の方法を実施するテストシステムにおいて、
ユーザーインターフェース（１１０４）と、測定プローブ（１１０６，１１０７）を制御する機器（１１０１）とを有するコンピュータ（１１０５）を含み、
前記プローブは、前記署名ビットを表し、前記テスト回路（１１０３）によって生成される前記代表的量の測定を集め、
前記コンピュータ（１１０５）は、前記測定を処理し、該測定を前記インターフェース（１１０４）に表示する
ことを特徴とするテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理的にコピー不可能な関数を含むシリコン集積回路と、信頼性試験に基づいて、そのような回路を選択する方法とに関する。これは、特に、暗号化回路および電子部品の認証の分野に適用される。
【背景技術】
【０００２】
多数の用途に関して、電子チップまたは集積回路を一義的に識別できることは有用である。先行技術において、同じ製造設備から得られた一連の回路の中から特定の回路を見分けることを特に可能にする解決法が提案されている。従って、ＰＵＦ（「Ｐｈｙｓｉｃａｌｌｙ  Ｕｎｃｌｏｎａｂｌｅ  Ｆｕｎｃｔｉｏｎ」（「物理的に複製不可能な関数」）という語句から得られる頭字語）タイプの物理的にコピー不可能な関数を集積回路に組み込むことにより、前記回路に固有の一意的な署名の生成が可能となる。この署名は、電子システム認証機構の導入に使用され得る。
【０００３】
この一意的な署名は、この回路に固有の一意的な暗号化キーとしても使用可能である。この場合、集積回路内でのキーの保存は必要とされない。
【０００４】
署名は、回路によって直接生成される。人間の介入が必要とされないので、攻撃に対する抵抗力、特に覗き見攻撃タイプの攻撃に対する抵抗力が向上する。
【０００５】
先行技術では、ＰＵＦ機能を実行する様々な方法が存在する。従って、Ｐｈｙｓｉｃａｌ  Ｏｎｅ−Ｗａｙ  Ｆｕｎｃｔｉｏｎｓ（ＰｈＤ  Ｔｈｅｓｉｓ，Ｍａｓｓａｃｈｕｓｓｅｔｔｓ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｔｅｃｈｎｏｌｏｇｙ，Ｍａｒｃｈ  ２００１）というタイトルのＲ．Ｐａｐｐｕによる論文は、オプティカルＰＵＦとは何かを記載している。オプティカルＰＵＦは、レーザー光の偏向を可能にする無秩序に分散した粒子を含む透明材料から成る。
【０００６】
コーティングＰＵＦも使用される。このタイプのＰＵＦは、Ｓｅｃｕｒｉｔｙ  ｗｉｔｈ  Ｎｏｉｓｙ  Ｄａｔａ：Ｐｒｉｖａｔｅ  Ｂｉｏｍｅｔｒｉｃｓ，Ｓｅｃｕｒｅ  Ｋｅｙ  Ｓｔｏｒａｇｅ  ａｎｄ  Ａｎｔｉ−Ｃｏｕｎｔｅｒｆｅｉｔｉｎｇ（Ｓｅｃａｕｃｕｓ，ＮＪ  ＵＳＡ：Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ  Ｎｅｗ  Ｙｏｒｋ，２００７）というタイトルのＰ．Ｔｕｙｌｓ，Ｂ．ＳｋｏｒｉｃおよびＴ．Ｋｅｖｅｎｎａｒによる論文に記載されている。この場合、不透明材料が、誘電体粒子で無秩序にドープされ、集積回路の上に配置される。
【０００７】
シリコンＰＵＦと呼ばれるＰＵＦの族は、集積回路の製造方法によって導入される構造上の非統一性を利用する。前記回路を構成するワイヤおよびトランジスタ間の分散の差は、たとえそれらが同じスライスの一部を形成するとしても、回路毎に実際には有意である。この族は、特に、アービターＰＵＦ、リング発振器ＰＵＦおよびＳＲＡＭ  ＰＵＦを含む。シリコンＰＵＦは、技術的変更を何ら行うことなく、ＡＳＩＣまたはＦＰＧＡ回路に実装され得る。
【０００８】
アービターＰＵＦは、Ｓｉｌｉｃｏｎ  ｐｈｙｓｉｃａｌ  ｒａｎｄｏｍ  ｆｕｎｃｔｉｏｎｓ（ＡＣＭ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｃｏｍｐｕｔｅｒ  ａｎｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｅｃｕｒｉｔｙ，２００２，ｐ．１４８−１６０）というタイトルのＢ．Ｇａｓｓｅｎｄ，Ｄ．Ｅ．Ｃｌａｒｋｅ，Ｍ．ｖａｎ  Ｄｉｊｋ，およびＳ．Ｄｅｖａｄａｓによる論文に記載されている。このタイプのＰＵＦでは、全く同一の信号が、遅延回路の２つの経路をたどることによって伝搬し、２つの回路は区別でき、制御ワードを用いて設定可能である。アービターは、これら２つの伝搬から生じた２つの信号間の遅延を比較し、この比較の結果が集積回路の署名となる。このタイプのＰＵＦの欠点の１つは、経路のパラメータ化を可能にする素子が遅延に関して均衡を保たなければならず、その結果、それらの設計が難しくなることである。
【０００９】
ペアのリング発振器を備えたＰＵＦは、シリコンＰＵＦでもある。これらは、Ｐｈｙｓｉｃａｌ  ｕｎｃｌｏｎａｂｌｅ  ｆｕｎｃｔｉｏｎｓ  ｆｏｒ  ｄｅｖｉｃｅ  ａｕｔｈｅｎｔｉｃａｔｉｏｎ  ａｎｄ  ｓｅｃｒｅｔ  ｋｅｙ  ｇｅｎｅｒａｔｉｏｎ（ＤＡＣ，２００７，ｐ．９−１４）というタイトルのＧ．Ｅ．ＳｕｈおよびＳ．Ｄｅｖａｄａｓによる論文に記載されている。１対の同一のリング発振器によって生成された周波数が比較される。この比較の結果は、集積回路の署名となる。リング発振器の欠点は、前記発振器が、例えば、発振器間の相互結合または攻撃期間中に発振器に導入される外乱に関連する影響等のいわゆる二次的影響に敏感な点である。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、特に、上記の欠点を軽減することである。
【課題を解決するための手段】
【００１１】
この目的のために、本発明の主題は、前記回路に固有の署名の生成を可能にする物理的にコピー不可能な関数ＬＰＵＦを含むシリコン集積回路である。前記関数は、信号ｅによって横断されるループから成るリング発振器を含み、前記ループは、互いに直列に接続されたＮ個のトポロジー的に同一のラグチェーンおよび反転ゲートから形成され、１つのラグチェーンは、互いに直列に接続されたＭ個の遅延素子から成る。それはまた、Ｎ個の制御ワードを生成する制御モジュールを含み、前記ワードは、ラグチェーンによって、それらを横断する信号ｅに対して導入される遅延の値を設定するために使用される。それはまた、制御ワードの更新後に、最後のラグチェーンの出力における信号の周波数を測定する測定モジュールを含む。それはまた、周波数測定から、回路の署名を構成するビットを推定する手段を含む。
【００１２】
回路は、例えば、ＡＳＩＣ回路またはＦＰＧＡである。
【００１３】
一実施形態によれば、署名は、暗号化キーとして使用される。
【００１４】
別の実施形態によれば、署名は、その認証に用いられる。
【００１５】
遅延素子は、例えば、少なくとも２つの異なる経路に従って、それらを横断する信号をステアリングする手段を含み、遅延値を導入する経路は、それに固有のものであり、ステアリングは、制御ワードに属する少なくとも１つのビットによって制御される。
【００１６】
本発明のある態様によれば、制御ワードの連結から成るチャレンジワードは、制御モジュールの入力において提示され、前記モジュールは、ラグチェーンを設定できるように、前記ワードに基づいて組み合わせを生成する。
【００１７】
署名のビットは、例えば、制御ワードの様々な組み合わせに関して測定された周波数の順位付けに応じて決定される。
【００１８】
署名のビットは、例えば、２つの測定周波数値間の推定差に応じて決定され、１つの測定周波数値は、１つの制御ワードの組み合わせに対応する。
【００１９】
署名のビットは、例えば、２つの推定周波数差間の比率の値に応じて決定される。
【００２０】
一実施形態においては、回路は、乱数発生器を備え、生成された数は、制御ワードの組み合わせに対応する周波数が測定される順序を選択するために使用される。
【００２１】
回路は、例えば、少なくとも１つのパリティビットを含み、このようなビットは、エラーを有して生成された署名のビットを修正するために使用される。
【００２２】
本発明の主題は、物理的にコピー不可能な関数ＬＰＵＦを含む集積回路のテスト方法でもある。一連のステップをテスト回路に適用することにより、選ばれた信頼性レベルで前記回路に固有の署名の生成を可能にする回路が選択でき、これらのステップは、テストを設定するためのパラメータＴおよびＴｈ並びに少なくとも所定値ＨＤに等しいハミング距離を有する制御ワードのＢ個の組み合わせの選択に対応し、ひいては、回路の署名ビットを表す代表的量が測定される測定フェーズであって、署名ビットごとに最大Ｔ回までの測定が行われ、これらのＴ回の測定は、対応するビットが不定であるか否かを決定できるように累算され、この決定は、パラメータＴｈの値から推定された少なくとも１つの値と比較された後に行われ、テスト回路は、検出された不定ビット数に応じて選択される、測定フェーズに対応する。
【００２３】
実施のある態様によれば、本発明の方法は、回路が選択されない確率を決定するステップを含み、前記確率は、式：
【数１】
0005877415.tif 000002
を用いることによって決定され、式中：
ｅｒｆ（）は、ガウス誤差関数であり；
σは、回路の署名ビットを代表する量の測定の分散である。
【００２４】
実施の別の態様によれば、本発明の方法は、署名ビットごとにエラーの確率を決定するステップを含み、前記確率は、式：
【数２】
0005877415.tif 000003
を用いることによって決定され、式中：
δｊは、２つの異なる組み合わせの制御ワードの適用に対応する２つの周波数間で測定された周波数差であり；
ｓは、ｓ２が測定雑音の分散であるように定義される。
【００２５】
例えば、不定である署名ビットが存在しない場合に、回路が選択される。
【００２６】
テスト回路のＬＰＵＦ機能は、値が前記回路の署名に基づいて決定されるパリティビットに関連し、例えば、不定ビットの数が厳密に２より少ない場合に、前記回路が選択される。
【００２７】
ｓ２およびσ２の値は、例えば、＋７０℃に実質的に等しい温度、および公称供給電圧に対して実質的に５％低い回路用の供給電圧に関して測定され、測定フェーズは、同じ状況下で行われる。
【００２８】
本発明の主題は、本発明による方法を実施するテストシステムでもある。システムは、ユーザーインターフェースを備え、測定プローブの制御を可能にする機器アイテムを有するコンピュータから成り、前記プローブの機能は、署名ビットを表し、テスト回路によって生成される代表的量の測定を集めることであり、このフェーズに関連する処理動作は、その後、コンピュータによって行われ、そのインターフェースに表示される。
【００２９】
本発明の他の特徴および利点は、非限定的例として与えられる、添付の図面に関連して提供される以下の記載により明白となるであろう。
【図面の簡単な説明】
【００３０】
【図１】アービターＰＵＦ例を示す。
【図２】アービターＰＵＦにおいて使用され得る遅延素子を表す。
【図３】本発明による、ループ構造を含むシリコンＰＵＦ例を示す。
【図４】ＬＰＵＦに含まれるラグチェーンに使用され得る遅延素子の一例を示す。
【図５】Ｎ＝２のラグチェーンを含むＬＰＵＦを示す。
【図６】ＬＰＵＦに使用される制御ワードを組み合わせるためのスキーム例を示す。
【図７】ＬＰＵＦの信頼性の推定を可能にする誤差関数例を示す。
【図８】ＬＰＵＦにおける不良ビットの検出の原理を示す。
【図９】ＬＰＵＦを含む回路の不良品発生率を減少させることが可能な、制御ワードの組み合わせと、それらに関連する周波数測定の比較との一例を示す。
【図１０】本発明による回路をテストする方法の一例を示す。
【図１１】本発明によるテスト方法を実施するテストシステム例を示す。
【発明を実施するための形態】
【００３１】
図１は、アービターＰＵＦ例を示す。アービターＰＵＦは、通例、互いに直列に接続されたＫ個の遅延素子１００，１０１，１０２のチェーンと、前記チェーンの最後の遅延素子に接続されたアービター素子１０３とから成る。信号ｅは、ＰＵＦに導入され、２つの異なる電子経路１０４，１０５を横断する。遅延素子１００，１０１，１０２は、Ｋ個のビットＣ１，Ｃ２，・・・，ＣＫのバイナリ制御ワードを用いて設定され得る。Ｋ個のビットのワードに対して、２つの経路１０４，１０５の各々の設定が対応する。この設定は、ある特定のバイナリ制御ワードに対して一意的であり、前記ワードの各ビットは、遅延素子１００，１０１，１０２の１つを設定するために使用され、遅延素子は、ステアリング機能を有し、制御ワードに関連する２つの一意的な経路の定義付けに関与する。
【００３２】
アービター素子１０３は、ｅから生じる２つの信号間の、これら２つの経路１０４，１０５によって導入された遅延を比較し、この比較の結果が、ビットＱとなる。制御ワードを変更することによって、別のビットＱが生成される。従って、アービターＰＵＦが実装される回路の署名として使用されるバイナリワードをこのようにして生成することが可能である。
【００３３】
図２は、アービターＰＵＦにおいて使用され得る遅延素子を表す。この遅延素子は、例えば、Ｋ個の素子のチェーンのｊ番目の素子である。２つの信号ｅ０，ｊおよびｅ１，ｊは、この遅延素子への入力として示されている。前記素子の出力は、２つの信号ｓ０およびｓ１に相当する。
【００３４】
入力信号は、制御ビットＣｊによって得られる値に応じてステアリングされ、２つのゲート２０５，２０６を制御する前記ビットは、このステアリングを可能にする。
【００３５】
例えば、信号ｅ０，ｊは、Ｃｊ＝０である場合には第１経路２００、またはＣｊ＝１である場合には第２経路２０１をたどり得る。最初のケースでは、出力信号ｓ０は、第１経路２００に関連する遅延ｄ０ｊの影響を受ける入力信号ｅ０，ｊに対応し、２番目のケースでは、出力信号ｓ１は、第２経路２０１に関連する遅延ｄ１ｊの影響を受ける入力信号ｅ０，ｊに対応する。
【００３６】
信号ｅ１，ｊに関しては、後者は、Ｃｊ＝０である場合には第１経路２０２、またはＣｊ＝１である場合には第２経路２０３をたどり得る。最初のケースでは、出力信号ｓ１は、第１経路２０２に関連する遅延ｄ０ｊの影響を受ける入力信号ｅ１，ｊに対応し、２番目のケースでは、出力信号ｓ１は、第２経路２０３に関連する遅延ｄ１ｊの影響を受ける入力信号ｅ１，ｊに対応する。
【００３７】
これらの遅延素子がアービターＰＵＦの実施を可能にするためには、前記素子に対して内部の経路が均衡を保つこと、すなわち、平行経路（２００，２０２）が同一であり、交差経路（２０１，２０３）が同一であることが必要である。この均衡は、各遅延素子のレベルにおいて、より多数の経路が交差可能である程、よりいっそう複雑である。アービターＰＵＦの実施は、従って複雑である。
【００３８】
図３は、本発明による、ループ構造を含むシリコンＰＵＦ例を示す。この例のシリコンＰＵＦは、後続の記載において、「Ｌｏｏｐ  Ｐｈｙｓｉｃａｌｌｙ  Ｕｎｃｌｏｎａｂｌｅ  Ｆｕｎｃｔｉｏｎ」（「ループの物理的に複製困難な関数」）という語句から得られる頭字語ＬＰＵＦによって表される。
【００３９】
ＬＰＵＦは、Ｎ個のラグチェーン３０１，３０２から形成されるループ３００を含むシリコンＰＵＦである。Ｎは、少なくとも２である。このループは、単純なリング発振器を形成する。
【００４０】
ラグチェーン３０１，３０２は、Ｍ個の遅延素子３０３から成る。リング発振器ＰＵＦとは異なり、ＬＰＵＦの発振器は、単一の発振器から成る。
【００４１】
ＬＰＵＦの構造の利点の１つは、雑音が全ての遅延チェーンに共通することである。さらに、ループが１つのみであるので、発振器間の相互結合の問題がない。
【００４２】
各遅延チェーン３０１，３０２は、Ｍ個のビットの制御ワードＣｉを受け取り、ワードは、回路に固有の遅延値に対応する。
【００４３】
制御ワードＣｉのビットＣｉ，ｊは、ラグチェーンｉのＭ個の素子の中の遅延素子番号ｊのラグ値に対応する。
【００４４】
ＬＰＵＦの設計期間中、より具体的には、論理ゲートおよびそれらの相互接続を、トランジスタを有するゲートおよび実際のワイヤへと転換することにある配置ルーティングの期間中、ラグチェーンは、厳密に同一の形でＮ回複製される。この複製は、ＡＳＩＣ回路またはＦＰＧＡ回路の設計の枠組み内のいずれにせよ、容易に実施され得る。このことから、ＬＰＵＦは特に設計が単純であるということになる。
【００４５】
図４は、ＬＰＵＦに含まれるラグチェーンに使用され得る遅延素子の一例を示す。
【００４６】
入力信号ｅｉ，ｊが遅延素子４０５に導入される。前記信号は、２つの異なる経路４０３，４０４をたどることによって伝搬可能である。経路の選択は、制御素子に関連する制御ビットＣｉ，ｊの値によって決まり、前記ビットは、マルチプレクサ４００を用いて２つの経路４０３または４０４の一方を選択する目的を持つ。添字ｉおよびｊは、それぞれ、チェーンのインデックスおよびチェーン中の素子のインデックスを示す。
【００４７】
一例として、Ｃｉ，ｊ＝０の場合、入力信号ｅｉ，ｊは、第１経路４０３をたどり、第１遅延素子の出力は、遅延ｄｉ，ｊ０に影響を受けた信号ｅｉ，ｊに相当し、前記遅延は、この第１経路に沿った信号の伝搬によって生じる。逆に、Ｃｉ，ｊ＝１の場合、入力信号ｅｉ，ｊは、第２経路４０４をたどり、第１遅延素子の出力は、遅延ｄｉ，ｊ１に影響を受けた信号ｅｉ，ｊに相当し、前記遅延は、この第２経路に沿った信号の伝搬によって生じる。
【００４８】
有利には、全く同一のチェーン内のｊ番目の素子に対応する元の素子４０５の複製品４０６，４０７を有するためには、遅延素子を複製すれば十分であるので、遅延素子の様々な経路４０３，４０４間の均衡をとる必要がない。従って、遅延素子の様々な経路が交差しないので、アービターＰＵＦと比較して、均衡がより簡単に保証される。
【００４９】
遅延素子は、あるチェーンと次のチェーンで同じ物理的特徴を持たないので、ＬＰＵＦが利用できる異なる遅延を導入する。
【００５０】
図５は、Ｎ＝２のラグチェーンを含むＬＰＵＦを示す。２つのラグチェーン５００，５０１の各々は、Ｍ個の遅延素子を含む。これらのラグチェーンは、トポロジー的に、すなわち、機能的に同一であり、同じ物理構造を有する。遅延素子５０６，５０７並びにそれらの相互接続５０８は、第２のラグチェーン５０１において、完全に同じように再び見られる。チェーンは互いに直列に接続され、第２のチェーンの出力は、ループライン５０２によって、第１のチェーンの入力にループされる。反転機能を実行する論理ゲート５０３は、前記ループ５０２上に配置される。このループされたアセンブリは、設定可能な発振器を構成する。
【００５１】
２つの遅延素子５００，５０１は、それぞれ、２つのバイナリワードＣ１およびＣ２によって制御される。
【００５２】
Ｃ１およびＣ２の各々は、Ｃ１，１，Ｃ１，２，・・・，Ｃ１，ＭおよびＣ２，１，Ｃ２，２，・・・，Ｃ２，Ｍとそれぞれ表示されるＭ個のビットから成る。これらの２つのワードは、制御モジュール５０５によって生成される。
【００５３】
最後のラグチェーンの出力信号の周波数は、測定モジュール５０４によって分析される。測定された周波数値は、様々なラグチェーンによって導入された遅延によって決まり、従って、それらに適用される制御ワードによって決まる。制御モジュール５０５は、例えば、第１のペア値（Ｃ１，Ｃ２）＝（０，２ｊ）、すなわち、Ｃ２，ｊ＝１（ｊ∈［１；Ｍ］）であり、Ｃ１およびＣ２の他方のビットが０に等しく、次に、第２のペア値（Ｃ１，Ｃ２）＝（２ｊ，０）を連続的に適用する。
【００５４】
測定モジュール５０４は、ペア（Ｃ１，Ｃ２）の２つの値の適用に対応する信号の周波数を連続的に測定し、前記測定は、それぞれ、ｆｒｅｑ（０，２ｊ）およびｆｒｅｑ（２ｊ，０）と表記される。これらの測定から推定されるのは、署名のビットを代表する量である。例えば、周波数差δｊは、その後、以下の式を用いて制御モジュール５０５によって推定される：
δｊ＝ｆｒｅｑ（０，２ｊ）−ｆｒｅｑ（２ｊ，０）  （１）
【００５５】
信号がたどる経路を変更するペア（Ｃ１，Ｃ２）の２つの値の適用の結果である、ラグチェーンにおける伝搬ラグの差は、ゼロではなく、利用され得る。実際には、このラグの差は、測定される周波数差δｊに影響を与え、後者は、結果的に、特に回路に固有の署名のビット生成に使用できる。
【００５６】
従って、署名のビットを示す代表的量δｊに基づいて署名のビット生成を行うように慣例が選択されてもよい。例えば、Ｎ＝２の場合、ビットｉは、δｊが正であれば０に等しく、δｊが負であれば１に等しい。
【００５７】
署名の様々なビットを生成するためには、後続の記載において「チャレンジワード」と呼ばれるバイナリワードが、ＬＰＵＦの入力に提示され、制御モジュール５０５によって処理される。制御モジュール５０５は、これに基づき、ラグチェーンを設定するため、および周波数差の測定が可能となるように使用される制御ワードの組み合わせを生成する。実際には、１つのチャレンジワードは、Ｎ個の制御ワードから成る。これらの制御ワードは、Ｎ個のワードＣｉのＮ！個の可能な制御組み合わせ（感嘆符は階乗演算を表す）に従って、可能な限り多くのラグチェーンの設定を得ることができるように、様々な方法で組み合わせることができる。その後、レスポンスが例えば制御モジュールによって決定される。Ｎ＝２の場合、回路の署名に対応するレスポンス例は、上記の周波数差に応じて表され得る。Ｎ>２の場合、レスポンスは、例えば、Ｎ！個の可能な制御組み合わせの周波数の順序に応じて決定され得る。
【００５８】
制御ひいてはラグの様々な組み合わせで得られた周波数を比較および分類するためには、そこにワードＣｉの少なくとも２つの異なる組み合わせが存在する必要がある。ワードＣｉの組み合わせの合計のハミング距離ＨＤを考慮すると、ＨＤは、式：
【数３】
0005877415.tif 000004
を用いて表すことができる。式中、ＨＷ（）は、ハミング重みを決定する関数であり、
【数４】
0005877415.tif 000005
は、排他的論理和演算を表す。
【００５９】
（Ｃｉ，Ｃｉ’）が、Ｎ個のチェーンに作用するワードの組み合わせに基づいて確立された２つの制御ワードである場合には、少なくとも２つの異なる組み合わせを有することを確信するためには、以下の式によって表される条件が好ましくは満たされる必要がある：
∀ｉ，ｉ'∈［１，Ｎ］ＨＤ≧１  （３）
【００６０】
さらに、Ｎ個のラグチェーンのｊ番目のビットは、値「１」のままであることはならず、そうでなければ、制御装置を用いてビットの差を検出できない。ｊ番目のビットは、慣例によって、常に「０」に等しくなり得る。例えば、Ｎ＝２およびＭ＝３の場合には、ペアの値（Ｃ１，Ｃ２）＝（０，１）に関して得られた差δｊは、特に明記しない限り、ペア値（Ｃ１，Ｃ２）＝（２，３）、（Ｃ１，Ｃ２）＝（４，５）、および（Ｃ１，Ｃ２）＝（６，７）に関しても同じであり、以下の式が満たされる必要がある：
【数５】
0005877415.tif 000006
【００６１】
ＬＰＵＦは、覗き見または故障注入による攻撃を防ぐメカニズムを含むことも可能である。従って、乱数発生器を回路に組み込んでもよい。後者は、周波数が測定される順序の選択に使用され得る。従って、周波数の測定が制御ワードのランダム系列で行われるので、攻撃者は、ビット値を強制することも、ビットの値を解明することもできない。
【００６２】
有利には、ＬＰＵＦは、環境に関連する雑音および干渉に耐性がある。実際には、ＬＰＵＦを構成するラグチェーンは、擾乱雑音によって全く同じように影響を受ける。従って、それが測定よりも長い継続期間である場合には、周波数測定の結果は、この雑音によりほとんど影響を受けず、その結果、署名の生成は信頼性を保ち、このことは、リング発振器のペアを有するＰＵＦの場合にはあてはまらないかもしれない。
【００６３】
回路の認証を目的とした用途の場合、ＬＰＵＦは、ＣＲＰメカニズム（「Ｃｈａｌｌｅｎｇｅ−Ｒｅｓｐｏｎｓｅ  Ｐａｉｒ」（「チャレンジレスポンスペア」）という語句から得られる頭字語）と共に使用され得る。
【００６４】
このメカニズムは、ＬＰＵＦを前記回路に組み込むことによって実施され得る。チャレンジメッセージまたはワードは、前記ＬＰＵＦに提示され、その後、後者は、回路の認証を可能にするレスポンスメッセージを決定する。実際には、このレスポンスメッセージは、ＰＵＦによって生成される署名に対応し、前記回路に固有のものである。
【００６５】
ＬＰＵＦは、暗号化キーの生成にも使用できる。従って、ＬＰＵＦ自体は、チャンレンジメッセージのサブセットを使用し、このようにして生成された署名は、暗号化キーとして使用され得る。
【００６６】
チャレンジワードは、Ｎ個の制御ワードＣｉ（ｉ∈［１，・・・，Ｎ］）の連結に相当し、１つの制御ワードは、Ｎ個のラグチェーンの各々に使用される。レスポンスワードは、測定結果、およびＮ個のワードＣｉのＮ！個の可能な組み合わせによって生じる周波数比較の結果であり、感嘆符は、階乗演算を表す。Ｎ！個の異なる組み合わせを有するために、条件（３）および（４）を全ての制御ワードＣｉが異なるという事実で補完することができる。これは、
【数６】
0005877415.tif 000007
によって表すことができる。
【００６７】
測定された周波数は、所定のプロトコルに従ってレスポンスを形成できるように互いに比較される。例えば、Ｎ！個の組み合わせは、（Ｎ！）！個の配置を得るために、異なって分類され得る。
【００６８】
図６は、ＬＰＵＦに使用される制御ワードを組み合わせるためのスキーム例を示す。この例では、Ｎ＝３であり、制御ワードＣｉは、条件（３）、（４）および（５）に適合する３つの値Ａ、ＢおよびＣ６００をとり得る。したがって、６つの可能な組み合わせ６０３が、制御ワード（Ｃ１，Ｃ２，Ｃ３）に関して生成され、７２０の周波数配置が得られ得る。
【００６９】
有利には、可能なチャレンジワードの数は、アービターＰＵＦの場合と比較して大幅に数が多い。実際には、アービターＰＵＦに関しては、この数は、２Ｍに等しい。ＬＰＵＦに関して、式（３）、（４）および（５）を考慮すると、可能なチャレンジワードの数は、ＮおよびＭの特定の値に関する以下の表（１）により与えられる。
【００７０】
【表１】
0005877415.tif 000008
【００７１】
有利には、生成され得る異なる署名の数は、結果的に、アービターＰＵＦと比較してＬＰＵＦの場合は非常に多い。
【００７２】
ＬＰＵＦが実装される構成要素に固有の暗号化キーを生成することを目的とした用途に関して、あるスキームは、所定の制御ワード、すなわち、回路によって保存された制御ワードを用いることにある。この原理は、チャレンジワードの発送が存在しないことを除いては、認証と同じであり、組み合わせの周波数が測定および比較されるチャレンジワードのサブセットの考慮は、ＬＰＵＦ次第である。
【００７３】
このスキームの原理を説明するために、ビットの１つが値１をとる制御ワードを除く、ビットがゼロにさせられる同一の制御ワードＣｉを用いて、ＬＰＵＦの制御モジュールを考える。この制御ワードに関連する値は、２ｊであり、ｊは、キーの１ビットを生成するために使用されるｊ番目の遅延素子を表す。ＬＰＵＦの制御モジュールは、その後、Ｎ個の制御ワードＣｉに対して順列を適用することによって、Ｎ！個の組み合わせを生成する。この例の場合のように、全ての制御ワードは、１は別として、同一（ゼロ）であり、組み合わせの数は、Ｎ！ではなく、Ｎに等しい。これらのＮ個の組み合わせに対応するＮ個の周波数は、測定によって得られる。
【００７４】
測定された周波数値は、制御ワード（Ｃ１・・・，ＣＮ）の組み合わせに対応し、前記値は、ｆｒｅｑ（Ｃ１，・・・，ＣＮ）と表示される。従って、上記のＮ個の組み合わせに対応するＮ個の周波数ｆ１，ｆ２，・・・，ｆＮは、以下のように書くことができる：
ｆ１＝ｆｒｅｑ（０，０，・・・，２ｊ）
・・・
ｆＮ−１＝ｆｒｅｑ（０，２ｊ，・・・，０）
ｆＮ＝ｆｒｅｑ（２ｊ，０，・・・，０）
【００７５】
これらの測定された周波数は、例えば、測定された周波数の差または組み合わせに対して、生成される署名のビットが対応するように分類される。
【００７６】
一例として、Ｎ＝２の場合には、周波数の差δｉにより、暗号化キーのｊ番目のビットを得ることが可能となり、前記差は、式（１）を用いることによって決定される。
【００７７】
Ｎ＝３の場合には、３つの可能な周波数値が存在し、結果的に、６つの可能な組み合わせが存在する。３つの値は：
ｆ１＝ｆｒｅｑ（０，０，２ｊ）
ｆ２＝ｆｒｅｑ（０，２ｊ，０）
ｆ３＝ｆｒｅｑ（２ｊ，０，０）である。
【００７８】
暗号化キーのビットは、その後、以下に一例を示す表を用いて推定され得る。
【００７９】
【表２】
0005877415.tif 000009
【００８０】
所定のチャレンジワードを用いてこの同じスキームを適用することにより、署名を得ることができる。チャレンジワードの数は、暗号化キーまたはＬＰＵＦを含む回路の認証に使用されるレスポンスワードを構成するために抽出され得るビット数に関連する。
【００８１】
例えば、Ｎ＝２およびＭ＝５である場合、表（１）を考慮すると、１２１の異なるビットを得ることが可能である。
【００８２】
Ｎが２よりも大きい場合には、本明細書において既に説明したように、（Ｎ！）！個の可能な配置が存在するので、得られるビット数は急激に増加する。
【００８３】
署名を構成する最大ビット数は、（Ｎ！）！の２を底とする対数によって乗算された可能なチャレンジワード数に等しい。表（１）は、非常に多数のチャレンジワード、ひいては署名ビットが存在することを示している。しかしながら、後者は、チャレンジワードがビットの同じ組み合わせを共有し得る（例えば、Ｎ＝３の場合、チャレンジワードＭ１＝（０，１，２）は、チャレンジワードＭ２＝（０，１，３）に近い）ので、重複し得る。この重複は、互いの間に非常に大きな距離が存在する制御ワードの組み合わせを選択する際には、低いままである。従って、この選択肢は、例えば、１つのチャレンジワードと、その他のワードのＮ！個の組み合わせとのハミング距離が最小値以上であるという距離的拘束に従いながら実行され得る。前の例では、Ｍ１とＭ２との距離は、
【数７】
0005877415.tif 000010
である。選択された最小値が２である場合には、これらのチャレンジワードの１つが却下される。
【００８４】
ＬＰＵＦ回路は、パリティビットを含むことができる。実際には、特に、製造後の回路の物理的特長ゆえに、署名のビットの１つが誤って生成され得る。
【００８５】
パリティビットは、署名の全てのビットに対して回路によって計算される。使用され得る慣例の１つでは、「１」である署名ビットの数が偶数である場合に、パリティビットを「０」に設定することである。
【００８６】
不揮発性メモリを用いることによって、このビットを保存し得る。ＦＰＧＡ回路が使用される場合には、パリティビットの各値に固有の２つの設定ファイルを有すれば十分である。
【００８７】
誤った署名ビットを生成する確率を低減するために、ある特定の制御組み合わせに関して、トライアルとも呼ばれる署名ビットを代表する量の数回の測定を、連続してＬＰＵＦ測定モジュールによって行い得る。その後、これらのトライアルによって得られた値を累算し、累算結果の符号により、署名ビットが与えられる。
【００８８】
パリティビットがＬＰＵＦの動作に関連する場合、トライアルに相当する処理の期間に、最も信頼性の低いビットが容易に検出され得る。
【００８９】
次に、パリティに従っていないことが分かると、このビットは、反転されることによって容易に修正され得る。
【００９０】
この原理は、図８によって示され、曲線の１つ８００が、最も信頼性の低いビットに対応し、その他の曲線は、署名のより信頼性の高いビットに対応する。以前に説明したように、一旦測定が終了すると、パリティに従っていない場合には、信頼できないビットは修正され得る。
【００９１】
誤った署名を生成する確率が無視できる程度である集積回路をテストおよび／または選択することを可能にする方法を実施するために、ＬＰＵＦの特徴を用いることができる。従って、この方法は、特に、信頼できない回路を廃棄し、それらを信頼性レベルによってランク付けることも可能にするので、ＬＰＵＦの使用の信頼性を向上させることが可能であり、ある特定の信頼性レベルを有する回路は、ある特定の族の用途に用いることが可能である。この方法は、例えば、最も信頼性の高い回路のみを保持するために、回路の製造プロセスの最後に適用されてもよい。
【００９２】
有利には、回路を選択するこの可能性により、エラー修正コードの実施の手間を省くことが可能となる。
【００９３】
本発明の方法の目的は、特に、所定の確率値よりも大きい誤った署名を生成する確率を持つ回路を廃棄することである。
【００９４】
この方法の一実施例を後続の記載に示す。この例では、ＬＰＵＦを含む回路を考える。ＬＰＵＦは、Ｎ＝２のラグチェーンを含み、各署名ビットは、以前に定義したような周波数差δｊの測定から推定される。
【００９５】
全く同じように製造された回路の母集団を考えることによって、変数δｊは、ゼロ平均および分散σ２を有するガウス分布をたどる。すなわち、
δｊ∈Ｎ（０，σ２）      （６）
Ｎ（ａ，ｂ）は、平均ａおよび分散ｂを有するガウス法則を表す。
【００９６】
回路レベルでは、δｊの各測定は、環境に敏感である。回路の署名のｊ番目のビットに対応するδｊの測定値は、
【数８】
0005877415.tif 000011
と記載し、δｊに中心を置き、測定雑音に対応する分散ｓ２を有するガウス分布をたどる。すなわち、
【数９】
0005877415.tif 000012
【００９７】
δｊの値は、測定の信頼できる値
【数１０】
0005877415.tif 000013
を得るためには、可能な限り０からである必要がある。Ｐｅ，ｊと記載される、ビットｊにおけるエラーの確率は、例えば、測定値
【数１１】
0005877415.tif 000014
の符号が、期待値δｊの符号とは異なる確率に一致する。この確率は、以下の式を用いて表すことができる：
【数１２】
0005877415.tif 000015
式中、関数ｅｒｆ()は、ガウス誤差関数である。
【００９８】
このエラーを表すグラフ例を図７に示す。Ｐｅ，ｊは、
【数１３】
0005877415.tif 000016
の確率密度７００の−∝および０間の積分に対応する領域７０１に対応する。
【００９９】
このエラーの確率Ｐｅ，ｊは、δｊが０に近い場合に著しい。それは、実際には、その間に測定結果が累算されるＴ回のトライアルを行うことによって減少され得る。従って、Ｔ回の測定
【数１４】
0005877415.tif 000017
が実行される。Ｐｅ，ｊは、以下の式を用いて表すことができる：
【数１５】
0005877415.tif 000018
【０１００】
従って、もしδｊが低く、かつ閾値Ｔｈよりも大きければ、所望のエラー確率が低い場合には、トライアルをかなりの数であるＴ回適用する必要がある。Ｔｈの閾値を固定することによって、ある一定のエラー確率を有し、かつ実行されるべきトライアル数に従いながら、Ｔｈよりも小さいδｊの値を有する回路を除外することが可能である。Ｔｈは、回路の温度および供給電圧に関して好ましくない状況を考慮しながら、有利に選択され得る。
【０１０１】
各々が１つの署名ビットに関連するＭ個の遅延素子を有する回路を考えた場合、回路が不合格とされるためには、δｊ<Ｔｈのような少なくとも１つのビットｊが存在すれば十分である。従って、この例において、テスト回路が不合格とされる確率は、以下の式を用いて予測できる：
Ｐｒｅｊ＝１−［１−Ｐ（｜δｉ｜<Ｔｈ）］Ｍ  （１０）
式中、
【数１６】
0005877415.tif 000019
である。
【０１０２】
上記の例は、Ｎ＝２および値１において単一ビットｊのみを有する制御ワードに対応する。エラー確率は、Ｎ>２の場合、または方程式（１２）によって表されるように、制御ワードが、互いの間に一定のハミング距離ＨＤを有する数個のゼロ以外のビットを含む場合に減少する。
【０１０３】
従って、署名ビットは、２つの周波数測定間の差を生成するように機能するＨＤ遅延素子と相関される。それは、測定がδｉのＨＤ値の合計から成ると見なすことに等しい。従って、それから
【数１７】
0005877415.tif 000020
という結果になる。
【０１０４】
使用される制御ワード間のハミング距離ＨＤを増加させることによって、結果的に、回路を不合格とする確率Ｐｒｅｊを減少させることができる。
Ｂ個の署名ビットは、Ｍよりもはるかに大きくなり得る。この場合における不良品発生率は、Ｍを署名の有効ビット数Ｂに置き換えた式と同一である：
【数１８】
0005877415.tif 000021
【０１０５】
本発明による方法は、できる限りＴ回もの一連の測定を行い、次に、ビットごとに前記測定の結果
【数１９】
0005877415.tif 000022
を累算する。これらのトライアルによって得られた値は、１つまたは複数の所定の閾値と比較される。この比較結果によって、トライアルが実行された署名のそのビットが、０、１、または閾値が得られない場合（この場合、ビットは、不定または信頼できないと見なされる）には不定値のいずれに一致するかを決定することが可能となる。不定値は、ビットが「０」または「１」のいずれにあるかを決定することが不可能な値である。この技術により、署名ビットの生成に使用される測定結果の信頼性を向上し、結果的に、この署名のビットがエラーを有して生成される確率を低減することが可能となる。
【０１０６】
ある特定の閾値が得られた際に、ＬＰＵＦの制御モジュールが与えられた署名ビットの計算を停止する場合、測定時間が有利に最適化され得る。
【０１０７】
Ｎ＝２の場合、測定は、例えば、以前に定義したような差δｉに対応する。従って、２つの閾値が選択され、署名のビット毎の総計の測定結果と比較されてもよく、これら２つの閾値は、例えば、以下の値に対応する：
−  Ｔｈ×Ｔ、これに関して、この値よりも総計の測定が大きい場合には１が選択される；
−  Ｔｈ×Ｔ、これに関して、この値よりも総計の測定が小さい場合には０が選択される。
【０１０８】
回路の署名の所与のビットに対応する測定結果の累算が、これらの閾値の１つを得ると、測定が停止され、ビットの値に関する決定が行われる。
【０１０９】
連続的な測定および閾値との比較の原理は、回路のテスト方法の枠組み内で適用され得るが、以前に説明したように、回路自体によっても適用され得る。
【０１１０】
信頼性があると見なされた回路に関しては、本発明によるテスト方法の適用に続いて、収束が系統的に生じる。最も信頼性の高いビットが、急激に収束し、最も信頼性の低いビットは、より多くの測定トライアルを必要とする。
【０１１１】
このテスト方法が、署名に関連するパリティビットを含むＬＰＵＦを含む回路に適用されると、不良品発生率が大幅に減少され得る。実際には、このテストスキームは、信頼できない署名ビットを有する回路、すなわち、δｊ<Ｔｈである回路を不合格としない。
【０１１２】
図９は、ＬＰＵＦを含む回路の不良品発生率を減少させることが可能な、制御ワードの組み合わせと、それらに関連する周波数測定の比較との一例を示す。Ｎ>２の場合、測定間の差ではなく、周波数差間の比率を用いることによって、温度とは無関係の測定を用いることが可能である。次に、これらの比率の値から、回路の署名ビットが推定される。図９は、Ｎ＝３の場合の３つの制御ワード（Ａ，Ｂ，Ｃ）の６つの可能な組み合わせを示す。
【０１１３】
この場合、署名ビットは、例えば、
【数２０】
0005877415.tif 000023
に相当する計量Δｉ，ｊから推定される。
【０１１４】
この方程式では、値δｉおよびδｊは、測定された周波数の差に相当し、この差は、制御ワードの２つの異なる組み合わせ間で測定される。
【０１１５】
次に、ＬＰＵＦの制御モジュールは、計量Δｉ，ｊを決定し、そこから、回路の署名ビットを推定する。図９の例は、Δ１，２>０であれば、署名の最初のビットｂ０は１に設定され、その他の場合は、０に等しい。同様に、Δ３，４>０であれば、署名の２番目のビットｂ１は１に設定され、その他の場合は、０に等しい。
【０１１６】
図１０は、本発明による回路をテストする方法の一例を示す。
【０１１７】
この方法の第１のステップ１０００の目的は、テストの設定パラメータを選択することである。従って、以前に定義したパラメータＴおよびＴｈの値が選択され、前記値は、回路を選択する、または不合格とする確率、並びにテストの継続期間に影響を与える。この設定ステップにより、制御ワードのＢ個の組み合わせを、このＢ個の組み合わせの組の内の２つの組み合わせ間のハミング距離ＨＤを保証できるように選択することも可能となる。
【０１１８】
この方法の第２のステップ１００１の目的は、ビットごとのエラーの確率、並びにテスト回路を不合格とする確率の決定である。これらの２つの確率は、一方では設定ステップ中に選択されるようなパラメータＴおよびＴｈを考慮し、他方では、測定雑音の分散ｓ２および処理分散による測定分散σ２の測定値１００２を考慮しながら、例えば、式（９）および（１３）を用いて決定される。これらの分散の測定は、当業者に公知の任意の測定手段によって行われ得る。
【０１１９】
これらの確率の決定により、ユーザーのニーズに応じて、設定パラメータの値を有利に適合させることが可能となる。
【０１２０】
測定フェーズと称する第３のステップ１００３の目的は、テスト回路が信頼性があると見なされるかを決定することである。そうでない場合には、前記回路は、不合格である。この測定フェーズは、ユーザーがテストすることを決めた全ての回路に対して適用される。従って、テストされる回路に含まれるＬＰＵＦの制御モジュールは、周波数差δｊの測定が可能となるように、第１のステップ中に選択された制御ワードのＢ個の組み合わせを適用するように設定される。数回の測定トライアルは、累算され、上記のような１つまたは複数の閾値と比較されるように、署名のビットごとに行われる。
【０１２１】
もしＬＰＵＦが自由に使えるパリティビットを持たなければ、１ビット少なければ信頼性があると見なされない場合に、回路は不合格である。
【０１２２】
ＬＰＵＦが自由に使えるパリティビットを持つ場合には、署名の単一ビットが信頼性があると見なれされないテスト回路は、不合格ではなく、パリティビットの値が、このようにして生成された署名に対して計算される。続いて、このビットにより、前記回路が信頼できないビットにおけるエラーを検出し、それを修正することが可能となる。
【０１２３】
このテストスキームの信頼性を最適化するためには、分散ｓ２およびσ２の測定、および測定フェーズも、テスト回路の限界動作条件に相当する状況下で有利に行われ得ることに留意されたい。これらの状況は、例えば、＋７０℃に実質的に等しい温度と、テスト回路の公称供給電圧に対して、実質的に５％低い供給電圧に相当する。
【０１２４】
図１１は、本発明によるテスト方法を実施するテストシステム例を示す。テストシステム１１００は、例えば、ユーザーインターフェース１１０４を備えたコンピュータ１１０５から成る。システムは、測定プローブ１１０６，１１０７の制御を可能にする機器アイテム１１０１も含む。これらの測定プローブは、テストされる電子回路１１０３（前記回路は、ＬＰＵＦを含む）を含む電子カード１１０２に配線をつながれる。システムは、上記のようなテスト方法を実施する。ユーザーインターフェース１１０４は、テストの設定および結果の表示も可能にする。
【図１】
0005877415.tif 000026
【図２】
0005877415.tif 000027
【図３】
0005877415.tif 000028
【図４】
0005877415.tif 000029
【図５】
0005877415.tif 000030
【図６】
0005877415.tif 000031
【図７】
0005877415.tif 000032
【図８】
0005877415.tif 000033
【図９】
0005877415.tif 000034
【図１０】
0005877415.tif 000035
【図１１】
0005877415.tif 000036