(57)【特許請求の範囲】
【請求項１】
極紫外線リソグラフィ（ＥＵＶ）製造システムを用いて集積回路ウエハを製造するための方法において、
ＥＵＶマスクブランクを取得するステップと、
前記ブランクの区域に公称マスクを配置するステップであって、前記公称マスクが、１つまたは複数のウエハ上に集積回路をエッチングするためのレチクルを作製するために、前記ブランク上に吸収性トレースを作製するためにアブソーバをプリントするように構成されたパターンを備える、公称マスクを配置するステップと、
前記ブランク内の複数の焦点面において前記公称マスクの前記区域中で前記ブランクを検査するステップと、
前記公称マスクの前記区域中で前記ブランク中の欠陥を特定するステップと、
前記欠陥をサイズおよびロケーションに関して特徴づけるステップと、
前記ブランクについての欠陥マップを作成するために、前記欠陥をマッピングするステップと、
前記公称マスクと前記ブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記ブランク中の前記欠陥の影響を緩和するために、補償マスクを設計するステップと、
前記補償マスクと前記ブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
レチクルを作製するために、前記ブランク上に前記補償マスクをプリントするステップと、
複数の焦点面において前記レチクルを検査するステップと、
前記レチクルについての欠陥マップを作成するために、前記レチクル中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記補償マスクと前記レチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記レチクル中の前記欠陥を緩和するために、推奨レチクル修復を設計するステップと、
前記推奨レチクル修復と前記レチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記レチクルを修復するステップと
を含む、方法。
【請求項２】
前記レチクルを使用して、１つまたは複数のウエハ上に前記集積回路をエッチングするステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記修復されたレチクルを使用して、１つまたは複数のウエハ上に前記集積回路をエッチングするステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記レチクルについての欠陥マップを作成するために、前記レチクル中の前記欠陥を特定し、特徴づけ、マッピングする前記ステップが、前記レチクル中の前記欠陥を特定するのを支援するために、前記ブランクについての前記欠陥マップを前記レチクルについての前記欠陥マップと整合させるステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記ブランクを検査する前記ステップを約１９３ｎｍで実行する、請求項１に記載の方法。
【請求項６】
前記ブランクを検査する前記ステップを約１３．５ｎｍで実行する、請求項１に記載の方法。
【請求項７】
前記集積回路をシミュレートする前記ステップを約１３．５ｎｍで実行する、請求項１に記載の方法。
【請求項８】
前記ブランク中の前記欠陥を特徴づける前記ステップが、前記ブランク中の前記欠陥のロケーション、深さまたは高さ、ならびにサイズを特定することをさらに含む、請求項１に記載の方法。
【請求項９】
前記レチクル中の前記欠陥を特徴づける前記ステップが、前記レチクル中の前記欠陥のロケーション、深さまたは高さ、ならびにサイズを特定することをさらに含む、請求項１に記載の方法。
【請求項１０】
第２のＥＵＶマスクブランクを取得するステップと、
前記第２のブランクの区域に前記公称マスクを配置するステップと、
前記第２のブランク内の複数の焦点面において前記公称マスクの前記区域中で第２のブランクを検査するステップと、
前記第２のブランクについての欠陥マップを作成するために、前記公称マスクの前記区域中で前記第２のブランク中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記公称マスクと前記第２のブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記公称マスクを用いてプリントされた前記第２のブランク中の前記欠陥が前記集積回路においてエラーを引き起こさないことが予想されることを判断し、レチクルを作製するために、前記ブランク上に前記公称マスクをプリントするステップと、
第２のレチクルを作製するために、前記第２のブランク上に前記公称マスクをプリントするステップと、
複数の焦点面において前記第２のレチクルを検査するステップと、
前記第２のレチクルについての欠陥マップを作成するために、前記第２のレチクル中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記公称マスクと前記第２のレチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記第２のレチクル中の前記欠陥を緩和するために、推奨レチクル修復を設計するステップと、
前記推奨レチクル修復と前記第２のレチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記第２のレチクルを修復するステップと、
をさらに含む、請求項１に記載の方法。
【請求項１１】
第３のＥＵＶマスクブランクを取得するステップと、
前記第３のブランクの区域に前記公称マスクを配置するステップと、
前記第３のブランク内の複数の焦点面において前記公称マスクの区域中で第３のブランクを検査するステップと、
前記第３のブランクについての欠陥マップを作成するために、前記公称マスクの前記区域中で前記第３のブランク中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記公称マスクと前記第３のブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記公称マスクを用いてプリントされた前記第３のブランク中の前記欠陥が前記集積回路においてエラーを引き起こさないことが予想されることを判断し、レチクルを作製するために、前記ブランク上に前記公称マスクをプリントするステップと、
第３のレチクルを作製するために、前記第３のブランク上に前記公称マスクをプリントするステップと、
複数の焦点面において前記第３のレチクルを検査するステップと、
前記第３のレチクルについての欠陥マップを作成するために、前記第３のレチクル中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記公称マスクと前記第３のレチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記第３のレチクル中の前記欠陥が前記集積回路においてエラーを引き起こさないことが予想されることを判断するステップと、
前記第３のレチクルを使用して、１つまたは複数のシリコンウエハ上に前記集積回路をエッチングするステップと
をさらに含む、請求項１に記載の方法。
【請求項１２】
第４のＥＵＶマスクブランクを取得するステップと、
前記第４のブランクの区域に前記公称マスクを配置するステップと、
前記第４のブランク内の複数の焦点面において前記公称マスクの区域中で第４のブランクを検査するステップと、
前記第４のブランクについての欠陥マップを作成するために、前記公称マスクの前記区域中で前記第４のブランク中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記公称マスクと前記第４のブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記第４のブランク中の前記欠陥の影響を緩和するために、前記第２の補償マスクを設計するステップと、
前記第２の補償マスクと前記第４のブランクについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
第４のレチクルを作製するために、前記第４のブランク上に第２の補償マスクをプリントするステップと、
複数の焦点面において前記第４のレチクルを検査するステップと、
前記第４のレチクルについての欠陥マップを作成するために、前記第４のレチクル中の欠陥を特定し、特徴づけ、マッピングするステップと、
前記補償マスクと前記第４のレチクルについての前記欠陥マップとを使用して、前記集積回路をシミュレートするステップと、
前記第４のレチクル中の前記欠陥が前記集積回路においてエラーを引き起こさないことが予想されることを判断するステップと、
前記第４のレチクルを使用して、１つまたは複数のシリコンウエハ上に前記集積回路をエッチングするステップと
をさらに含む、請求項１に記載の方法。
【請求項１３】
ＥＵＶ集積回路製造システムにおいて、
ＥＵＶマスクブランクを前記ブランク内の複数の焦点面において撮像し、前記ブランク中の欠陥を特定し特徴づけ、前記ブランク中の前記欠陥のマップを作製するように構成されたマルチレイヤ検査ステーションと、
集積回路をエッチングするためのレチクルをプリントするための公称マスクを設計するように構成されたパターンマスク設計システムと、
前記公称マスクと前記ブランク中の前記欠陥の前記マップとに基づいて、前記集積回路をシミュレートするように構成されたリソグラフィシミュレータと、
前記ブランク中の前記欠陥を緩和するための補償マスクを作製するために、前記公称マスクに対する修正を設計するようにさらに構成された前記パターンマスク設計システムと、
前記公称マスクと前記ブランク中の前記欠陥の前記マップとに基づいて、前記集積回路をシミュレートするようにさらに構成された前記リソグラフィシミュレータと、
前記公称マスクおよび前記補償マスクを記憶するように構成されたパターンマスクデータベースと、
１つまたは複数のウエハ上に集積回路をエッチングするためのレチクルを作製するために、前記ブランク上に前記補償マスクに対応するトレースを作製するためにアブソーバをプリントするように構成されたパターンマスクライターと、
前記レチクルを使用して１つまたは複数のウエハ上に前記集積回路をエッチングするように構成されたウエハファブリケータと、
を備え、
修復されたレチクルを作製するために、レチクルを改変するように構成されたレチクル修復ツールをさらに備え、
前記マルチレイヤ検査ステーションが、前記レチクル内の複数の焦点面において前記レチクルを撮像し、前記レチクル中の欠陥を特定し特徴づけ、前記レチクル中の前記欠陥のマップを作製するようにさらに構成され、
前記リソグラフィシミュレータが、前記補償マスクと前記レチクル中の前記欠陥の前記マップとに基づいて前記集積回路をシミュレートし、前記レチクル中の前記欠陥を緩和するために前記レチクルに対する推奨修復を規定するようにさらに構成され、
前記リソグラフィシミュレータが、前記レチクルに対する前記推奨修復と前記レチクル中の前記欠陥の前記マップとに基づいて、前記集積回路をシミュレートようにさらに構成され、
前記レチクル修復ツールが、修復されたレチクルを作製するために、前記推奨修復に基づいて前記レチクルを改変するように構成され、
前記ウエハファブリケータが、前記修復されたレチクルを使用して、１つまたは複数のシリコンウエハ上に前記集積回路をエッチングするようにさらに構成される、
ＥＵＶ集積回路製造システム。
【請求項１４】
前記リソグラフィシミュレータが、前記レチクル中の前記欠陥を特定するのを支援するために、前記ブランクについての前記欠陥マップを前記レチクルについての前記欠陥マップと整合させるようにさらに構成される、請求項１３に記載のシステム。
【請求項１５】
前記マルチレイヤ検査ステーションが、約１９３ｎｍで動作するようにさらに構成される、請求項１３に記載のシステム。
【請求項１６】
前記マルチレイヤ検査ステーションが、約１３．５ｎｍで動作するようにさらに構成される、請求項１３に記載のシステム。
【請求項１７】
前記リソグラフィシミュレータが、約１３．５ｎｍで前記集積回路をシミュレートするようにさらに構成される、請求項１３に記載のシステム。
【請求項１８】
前記マルチレイヤ検査ステーションが、前記ブランク中の前記欠陥のロケーション、深さまたは高さ、ならびにサイズについて、前記ブランク中の前記欠陥を特徴づけるようにさらに構成される、請求項１３に記載のシステム。
【請求項１９】
前記マルチレイヤ検査ステーションが、前記レチクル中の前記欠陥のロケーション、深さまたは高さ、ならびにサイズについて、前記レチクル中の前記欠陥を特徴づけるようにさらに構成される、請求項１３に記載のシステム。
【請求項２０】
集積回路のための公称マスクに基づいて第１のレチクルを作製し、
ブランク中で検出された欠陥を緩和するように構成された補償マスクに基づいて、第２のレチクルを作製する
ように構成され、
パターニングレチクル中で検出された欠陥を緩和するために修復された第３のレチクルを作製するために、前記公称マスクを用いて初期パターニングレチクルを修復するようにさらに構成される、
ＥＵＶ集積回路製造システム。
【請求項２１】
前記ブランク中で検出された欠陥を緩和するように構成された補償マスクを使用して作製された初期パターニングレチクルに基づいて、第４のレチクルを作製し、
前記初期パターニングレチクル中で検出された欠陥を緩和する修復されたレチクルを作製するために、前記初期パターニングレチクルを修復する
ようにさらに構成される、請求項２０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、極紫外線（ＥＵＶ）リソグラフィ集積回路（ＩＣ）ウエハ製造に関し、より詳細には、ＩＣ製造品質を向上させるために、マスクパターニングの前にパターニングマスク（レチクル）における欠陥を検出し、修復するための、ならびに、ＥＵＶマスクブランクにおける欠陥を検出し補償するための方法およびシステムに関する。
【背景技術】
【０００２】
極紫外線（ＥＵＶ）リソグラフィ集積回路（ＩＣ）製造は、シリコンウエハ上に集積回路（ＩＣ）をエッチングするために使用されるレチクルを作製するためにＥＵＶマスクブランク上にマスクをパターニングすることを伴う。ブランクは、１３．５ｎｍ光を反射するＭｏ／Ｓｉマルチレイヤを備える低熱膨張（ＬＥＴ）基板で構成することができ、１３．５ｎｍ光は、集積回路パターンをウエハ上に生産するために使用されるフォトレジストを露光するために使用される波長である。パターンレチクルは、ＩＣ製造のための所望のパターンに対応する反射トレースを規定する電子ビーム書込みツールを採用して、マスクブランク上に吸収層をプリントすることによって製造される。パターンレチクルにＥＵＶ光を露光すると、マスクによって規定された反射トレースが、シリコンウエハ上にＥＵＶ光を反射し、そこで、反射した光が、マスクによって規定されたパターンを用いてフォトレジストに露光される。さらなる展開プロセスおよびエッチングプロセスの後、これにより、ウエハ上に集積回路が作製される。シリコンウエハ上にエッチングされた集積回路中の欠陥を最小限に抑えるために、レチクル（パターニングマスク）に欠陥がないことを保証するための方法およびシステムが必要とされる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００６／０２３４１３５号
【特許文献２】米国特許出願公開第２００９／０３２５０８３号
【特許文献３】米国特許第６８７２４９７号
【特許文献４】米国特許出願公開第２０１０／００６４２７３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＥＵＶマスクブランクは、不可避的に、シリコンウエハ上にエッチングしたときに集積回路中のエラーに結びつき得るいくつかの欠陥を含む。これらの欠陥は、ブランク内の複数のレベルにおいて生じ得る。従来の回路設計技術は、ＩＣウエハのＥＵＶリソグラフィ製造においてブランク内の複数のレベルにおいて生じた欠陥に関する欠陥検出、欠陥緩和およびパターニングマスク修復の課題に適切に対処してこなかった。この結果、非効率的にも欠陥のあるウエハの製造することとなる。したがって、ＩＣウエハのＥＵＶリソグラフィ製造における欠陥緩和のためのより効果的な方法およびシステムに対するニーズがある。
【課題を解決するための手段】
【０００５】
本発明は、ＩＣ製造品質を向上させるために、マスクパターニングの前にＥＵＶマスクブランク中の欠陥を検出し、補償するための、ならびに、マスクをパターニング下後にレチクル中の欠陥を検出し、修復するための方法およびシステムによって、上記のニーズを満たす。本発明は、ブランク検査、欠陥特徴づけ、シミュレーション、マスクパターニングの前のパターン補償、ブランク中で特定された欠陥を緩和するように設計された補償パターンを用いたマスクライターデータベースの修正、レチクル（パターニングマスク）の検査およびシミュレーション、ならびに、マスクをパターニングした後のレチクル修復の各態様を組み合わせる。
【０００６】
別の態様では、改善されたＥＵＶ製造システムは、ブランク内の複数の焦点面において欠陥を特定するためにブランク検査を実行する。ブランク中の欠陥が、所望の集積回路のために設計された公称（補償されていない）欠陥を補償するためにマスクを改変することができないほど酷い場合、欠陥を避けるために、公称マスクをブランク上に再配置することがある。しかし、ブランク中の欠陥が補正可能であるとき、レチクルを作製するためにマスクをパターニングする前に、ブランク中で特定された欠陥を緩和するように設計された補償マスクを作製するために、公称マスクが改変される。レチクルを作製するためにマスクをパターニングした後、ブランク検査中にピックアップされなかったかまたはパターン補償によって完全には緩和されなかった追加のまたは残りの欠陥がある場合にはその欠陥も特定するために、レチクルを検査する。次いで集積回路製造の前に、レチクル修復ツールを用いてパターニングレチクルを修復することができる。
【０００７】
別の態様では、ＥＵＶ製造システムは、集積回路のための公称マスクに基づく第１のレチクルと、ブランク中で検出された欠陥を緩和するように構成された補償マスクに基づく第２のレチクルと、および、公称マスクに基づいてパターニングレチクル中で検出された欠陥を緩和するために修復された第３のレチクルとを作製することができる。さらに、ＥＵＶ製造システムは、ブランク中で検出された欠陥を緩和するように構成された補償マスクを使用して作製された初期にパターンレチクルに基づいて、第４のレチクルを作製し、初期パターンレチクル中で検出された追加のまたは残りの欠陥を緩和するために初期プリントレチクルをさらに修復することができる。これらの技法の各々を適宜採用して、集積回路中のエラーを回避するために欠陥の重大度を考慮して欠陥を緩和し、製造された欠陥ＩＣウエハの数を低減し、ＥＵＶマスクブランクの利用を高める。
【０００８】
以上を考慮すると、本発明は、ＥＵＶ集積回路製造のための従来の欠陥緩和技術を著しく改善することが了解されよう。本発明を実装し、それにより上記の利点を達成するための特定の構造およびプロセスは、本発明の例示的な実施形態に関する以下の詳細な説明、ならびに添付の図面および特許請求の範囲から明らかになるであろう。
【０００９】
上記の一般的な説明も以下の詳細な説明も、単に例示的かつ説明的なものにすぎず、特許請求された発明を必ずしも限定するものではないことを理解されたい。本明細書に組み込まれ、その一部を構成する添付の図面は本発明の実施形態を例示し、一般的な説明とともに、本発明の原理を説明するものである。
【００１０】
当業者ならば、添付の図面を参照すると、本開示の数多くの利点がよりよく理解することができる。
【図面の簡単な説明】
【００１１】
【図１】ＥＵＶリソグラフィ集積回路ウエハ製造システムの機能ブロック図である。
【図２Ａ】補正不可能な欠陥を含んでいるＥＵＶマスクブランクの概念図である。
【図２Ｂ】補正不可能な欠陥を含んでいるＥＵＶマスクブランク上に置かれたマスクシミュレーションの概念図である。
【図２Ｃ】補正不可能な欠陥を避けるようにＥＵＶマスクブランク上に置かれた再配置マスクの概念図である。
【図３Ａ】補正可能な欠陥を含んでいるＥＵＶマスクブランクの概念図である。
【図３Ｂ】補正可能な欠陥を含んでいるＥＵＶマスクブランク上に置かれたマスクシミュレーションの概念図である。
【図３Ｃ】補正可能な欠陥を緩和するように設計された補償マスクの概念図である。
【図４Ａ】別の補正可能な欠陥を含んでいるＥＵＶマスクブランクの概念図である。
【図４Ｂ】補正可能な欠陥を含んでいるＥＵＶマスクブランク上に置かれたマスクシミュレーションの概念図である。
【図４Ｃ】補正可能な欠陥を緩和するように設計された補償マスクの概念図である。
【図５Ａ】パターニングレチクルの概念図である。
【図５Ｂ】レチクル欠陥を含んでいるパターニングレチクルの概念図である。
【図５Ｃ】修復後のレチクルの概念図である。
【図６】本発明のＥＵＶリソグラフィ集積回路ウエハ製造プロセスの欠陥特定／緩和フィーチャを示す概要レベルの流れ図である。
【図７】ＥＵＶリソグラフィ集積回路ウエハ製造プロセスを示すより詳細な流れ図である。
【図８】図７の流れ図の続きである。
【図９】ＥＵＶリソグラフィ集積回路ウエハ製造プロセスにおけるレチクル修復のための方法を示す流れ図である。
【発明を実施するための形態】
【００１２】
次に、開示した主題を詳細に参照するが、かかる主題は添付の図面に示されている。図１〜図８を全般的に参照すると、本発明は、極紫外線（ＥＵＶ）リソグラフィ集積回路ウエハ製造のための方法およびシステムにおいて実施され得る。本発明のＥＵＶ製造システムは、レチクルパターニングの前にブランク中で特定された欠陥を緩和するためのマスク補償を実装するために必要なツールを含む。さらに、レチクルを作製するためにマスクをパターニングした後、ブランクの検査中にピックアップされなかったかまたはパターン補償によって完全には緩和されなかった欠陥がある場合にはその欠陥を特定するために、レチクルを検査する。次いで、パターニングレチクル中で特定されたいずれかの残りの欠陥を修復するために、修復ツールを使用することができる。製造において複数の欠陥に対処し得るが、記述の便宜のために、欠陥を単数形で記載することがある。
【００１３】
図１は、本発明の１つの実施形態によるＥＵＶ製造システム１０の機能ブロック図である。本発明の１つの態様では、マルチレイヤ検査ステーション１２は、複数の焦点面においてＥＵＶマスクブランクとパターニングレチクルとを検査するために使用することができる。利用可能な検査ステーションは通常、１９３ｎｍで動作するが、当業者には、ＥＵＶレジーム（たとえば、１３．５ｎｍ）で動作するように検査技術を拡張し得ることが認識されるであろう。したがって、ＥＵＶベースの検査システムは、ＩＣウエハ上にパターンをエッチングするために利用されるリソグラフィプロセスにおいて使用されるＥＵＶ波長に一致するように構成することができる。ＥＵＶマスクブランクおよびリソグラフィマスクを検査するための方法およびシステムは、全般的に、参照により本明細書に組み込まれる米国特許第６,９６３,３９５号および米国特許第７,５６４,５４５号にそれぞれ記載されている。さらに、ＩＣウエハのためのマスクパターンを設計するために、パターンマスク設計システム１４を使用することができる。これは、所望のＩＣ回路のための公称（補償されていない）パターンの展開と、検査ステーション１２において特定されたブランク中の欠陥を避けるための補償パターンの展開とを含む。パターンマスク設計システム１４はリソグラフィシミュレータ１６と協働して作動し、リソグラフィシミュレータ１６は、検査ステーション１６によって特定される欠陥を考慮して、公称パターンおよび補償パターンがどのように動作することが予想され得るかを判断するために、１３．５ｎｍでのマスクパターンの動作をシミュレートする。補償パターンは、確定されると、パターンマスクデータベース１８に記憶される。次いで、パターンマスクライター２０は、選択されたパターンをパターンマスクデータベース１８から取得し、ＥＵＶマスクブランク上に選択されたパターンを書き込んで、レチクル（パターニングマスク）を作製することができる。
【００１４】
この特定の実施形態では、ＥＵＶ製造システム１０は、有利には、ブランク検査中にピックアップされなかった可能性があるかまたはパターン補償によって完全には緩和されなかった可能性がある欠陥がある場合にはその欠陥を特定するために、検査ステーション１２とともに、プリントされたレチクルの検査を用いて、レチクル書込みステージを追跡する。リソグラフィシミュレータ１６は、レチクルを用いて作製されたＩＣウエハの動作をシミュレートして、プリントされたレチクル中で特定されたいずれかの残りの欠陥が、レチクルを用いてエッチングされたＩＣウエハ中のエラーを引き起こしやすいかどうかを判断するために、もう一度使用することができる。プリントされたレチクル中で欠陥がこの段階で特定された場合、リソグラフィシミュレータ１６を用いて修復を提案し、シミュレートして、有効な修復を判断する。有効な修復が判断されると、パターン修復ツール２２は修復を実装する。次いで、ウエハファブリケータ２４は、修復されたレチクルを使用してＩＣウエハをエッチングするために使用することができる。
【００１５】
図２Ａは、本発明の１つの実施形態による補正不可能な欠陥２２を含んでいるＥＵＶマスクブランク２０の概念図である。ここでは、図２Ａ〜図２Ｃは、アブソーバ領域を表すハッチング区域と、反射性マルチレイヤ領域を表すブランク（非ハッチング）区域とを含むことを留意されたい。この例では、欠陥は、レチクルの反射性マルチレイヤ領域全体における欠陥の位置を特定することによって緩和することができる位相欠陥を含むことができる。図２Ｂは、補正不可能な欠陥２０を含んでいるＥＵＶマスクブランク２０上に置かれた公称（補償されていない）マスクシミュレーション２４の概念図であり、アブソーバトレースのうちの１つ（ハッチング区域）が欠陥２２の上に重なっている。欠陥を避けるためにアブソーバトレースを容易に改変することはできないので、この欠陥は補償するには大きすぎる。この種類の欠陥を避けるために、アブソーバトレースが過度に欠陥の上に重ならないようにマスクを置き直す。図２Ｃは、補正不可能な欠陥２２を避けるようにＥＵＶマスクブランク２０上に置かれた再配置マスク２４’の概念図である。この手法は、欠陥の緩和においては効果的であるが、ＥＵＶマスクブランクのカム部分はレチクル製造には使用されないので、それはＥＵＶブランク材料の浪費につながる。同様に、所望のマスクパターンを規定するトレースが、吸収性ではなくむしろ反射性である場合、レチクルの吸収性部分内の欠陥の位置を特定してその影響を緩和するために、同じ技法を使用ことができる。この点について、アブソーバ材料は欠陥を覆い、その影響をなくす、または低減するために使用することができる。
【００１６】
図３Ａ〜図３Ｃは、本発明の実施形態による、補正可能な欠陥３２を含んでいるＥＵＶマスクブランク２０の概念図を示す。本発明の別の態様を示すために、図３Ａ〜図３Ｃは、アブソーバ領域を表すハッチング区域と、反射性マルチレイヤ領域を表すブランク（非ハッチング）区域とを含む。図３Ａは、補正可能な欠陥３２を含んでいるＥＵＶマスクブランク２０の概念図である。図３Ｂは、補正可能な欠陥３２を含んでいるＥＵＶマスクブランク２０上に置かれた公称マスクシミュレーション２４をさらに示し、アブソーバトレースのうちの１つが欠陥の上に重なっている。この例でもやはり、欠陥は、反射領域中の欠陥の位置を特定することによって緩和することができる位相欠陥を含むことができる。欠陥を避けるために、衝突したアブソーバトレースを容易に改変することができるので、この欠陥は補償するのに十分に小さい。この種類の欠陥を緩和するために、衝突したトレースは、マスクをプリントした後に反射領域全体内で欠陥の位置を特定するように改変され、欠陥上にはアブソーバトレースが存在しなくなる。図３Ｃは、ＥＵＶマスクブランク２０上に置かれた補償マスク２４’’’の概念図であり、補正可能な欠陥３２がアブソーバトレースに衝突しないように、アブソーバトレース（ハッチング区域）が改変されている。このタイプのマスク補償は、製造プロセスにおけるＥＵＶブランク材料の浪費を最小限に抑えるためにマスクを再配置する必要なしに、欠陥の衝突を緩和する。前の例の場合のように、所望のマスクパターンを規定するトレースが、吸収性ではなくむしろ反射性である場合、レチクルのアブソーバ部分内の欠陥の位置を特定してその影響を緩和するために、同じ技法を使用するができる。
【００１７】
本発明のさらに別の態様を示すために、図４Ａ〜図４Ｃは、アブソーバ領域を表すハッチング区域と、反射性マルチレイヤ領域を表すブランク（非ハッチング）区域とを含む。ただし、この例では、欠陥は、アブソーバの下の欠陥の位置を特定することによって緩和することができる位相欠陥であり得る。図４Ａは、補正可能な欠陥３２を含んでいるＥＵＶマスクブランク２０の概念図である。図４Ｂは、補正可能な欠陥３２を含んでいるＥＵＶマスクブランク２０上に置かれた公称マスクシミュレーション２４の概念図であり、アブソーバトレースのうちの１つが、欠陥の上に重なっている。欠陥を避けるために、衝突したアブソーバトレースを容易に改変することができるので、この欠陥は補償するのに十分に小さい。この種類の欠陥を緩和するために、衝突したトレースは、マスクをプリントした後にアブソーバ（ハッチング区域）によって欠陥が完全に覆われるように改変され、反射領域（非ハッチング区域）は欠陥の上に重ならなくなる。図４Ｃは、ＥＵＶマスクブランク２０上に置かれた補償マスク２４’’’の概念図であり、補正可能な欠陥３２がアブソーバによって覆われるように、アブソーバトレース（ハッチング区域）が改変されている。このタイプのマスク補償は、製造プロセスにおけるＥＵＶブランク材料の浪費を最小限に抑えるためにマスクを再配置する必要なしに、欠陥を緩和する。前の例の場合のように、所望のマスクパターンを規定するトレースが、吸収性ではなくむしろ反射性である場合、レチクルのアブソーバ部分内の欠陥の位置を特定してその影響を緩和するために、同じ技法を使用することができる。
【００１８】
図５Ａは、本発明の１つの実施形態による、パターニングレチクル４０の概念図であり、パターニングレチクル４０は、ＬＴＥ基板４４上に形成された、１３．５ｎｍ光を反射するように構成されたマルチレイヤ４３（たとえば、Ｍｏ／Ｓｉマルチレイヤ）とバッファフィルム４２とを含む。バッファ４２上には、反射区域４８を規定するためにアブソーバ４６を備えるマスクパターンがプリントされている。アブソーバ４６は、典型的には、ＩＣウエハ上にエッチングされるべき所望の画像に対応し、反射区域４８は、アブソーバによって規定された所望のパターンをＩＣウエハ上にエッチングするために露光すべきウエハ上の区域に対応する。いくつかの場合には、ブランク中の欠陥は、ブランクの検査によってピックアップされないことがあるかまたはパターン補償によって完全には緩和されないことがあるが、これは、パターニング後のレチクル中の欠陥につながる。１ｎｍ程度の小さい反射トレース中のバンプまたはピットは、レチクルを用いてエッチングされたＩＣウエハに悪影響を及ぼすのに十分に顕著な位相欠陥を引き起こすことがある。
【００１９】
図５Ｂは、本発明の１つの実施形態による、反射トレース４８の領域中にこのタイプのレチクル欠陥５０を含んでいるパターニングレチクル４０の概念図である。レチクル欠陥５０が特定されると、欠陥を修復しようとする際にレチクル修復ツール５２を使用することができ、これは多くの場合に効果的である。やはりこれは、隣接するアブソーバパターンを修正して欠陥のリソグラフィ効果を補償することによって行うことができる。図５Ｂの概念図では、レチクル欠陥５０は、欠陥の区域中でマルチレイヤ４３およびバッファ４２の下にあるＬＴＥ基板４４中のバンプである。一例として、欠陥の上に重なっているアブソーバがある場合にはそのアブソーバを除去するためにレチクル修復ツール５２を使用することによって、レチクル欠陥５０を緩和することができる。これは、図５Ｃに示されており、レチクルの反射性部分４８全体で欠陥の位置を特定するために、欠陥５０の上のいかなるアブソーバも除去されている。
【００２０】
別の例として、欠陥の影響をオフセットするために、アブソーバの補償部分５４を除去してさらなるマルチレイヤを露出させることによって、欠陥５０を補償することが可能であり得る。この場合、アブソーバの補償部分５４を除去するためにレチクル修復ツール５２を使用して、図５Ｃに示したレチクル修復５６を生産することができる。また、ために、欠落したアブソーバまたは余分なアブソーバの区域を追加して、適宜に、レチクルを修復することができる。実際には、置き違えられたアブソーバ、欠落したアブソーバ、または余分なアブソーバのすべての区域を含むすべての観測された欠陥が修復され、レチクルは、ウエハ製造のためにレチクルを消去する前に、可能な範囲まで清浄される。
【００２１】
本発明の別の態様によれば、図６は、ＥＵＶ製造システム１０の欠陥特定／緩和フィーチャ５０を示す概要レベルの流れ図である。ステップ５２において、複数のレベルでＥＵＶマスクブランクを検査する。欠陥が特定されてされない場合、プロシージャはレチクルパターニングに直接進む。しかし、欠陥が特定されたとき、ロケーション、サイズおよび深さについて特徴づける。ＩＣ機能に対する欠陥の予想される影響を判断するために、欠陥を考慮に入れて公称マスクパターンをシミュレートする。欠陥が補正するには厳しすぎる場合、パターンのための異なるロケーションが、図２Ａ〜図２Ｃに示すように、補正不可能な欠陥を避けるために判断され、プロシージャは、ブランク上の異なるロケーションでパターンのために新たに開始する。
【００２２】
欠陥を補正することができる場合には、ステップ５２はステップ５４へと続き、図３Ａ〜図３Ｃおよび図４Ａ〜図３Ｃに示すように、欠陥を緩和するために補償パターンを展開する。欠陥の影響を避けるまたは打ち消す際に任意の推奨補償が有効であることを保証するために、補償マスクをシミュレートする。有効な補償パターンが展開され、シミュレートされ、確認されると、ステップ５４はステップ５６へと続き、補償パターンはパターンデータベースに保存され、そして、パターニングマスクまたはパターニングレチクルとも呼ばれるレチクルを作製するためにプリントされる。
【００２３】
ステップ５６はステップ５８へと続き、ブランク検査中にピックアップされなかったかまたはパターン補償によって完全には緩和されなかった欠陥がある場合にはその欠陥を特定するために、パターニングレチクルを検査する。１つの実施形態では、パターン検査は、限定はしないが、ＵＶレジーム（たとえば、１９３ｎｍまたは１３．５ｎｍ）での光検査用に構成された検査ツールのような光学検査ツールを利用して実行することができる。別の実施形態では、パターン検査は、限定はしないが、走査電子顕微鏡のような電子ビーム検査ツールを利用して実行することができる。欠陥が特定された場合には、レチクルを用いてエッチングされるＩＣウエハ上の欠陥の潜在的な影響を判断するために、パターニングレチクルをシミュレートする。欠陥がＩＣウエハ中に電位差を生じる結果となり得る場合、修復を提案し、有効な修復を判断するために修復をシミュレートする。有効な修復を展開し、シミュレートし、確認すると、ステップ５８はステップ６０へと続き、図５Ａ〜図５Ｃに示すように、修復ツールを使用して、プリントされたレチクル上で修復を実装する。次いで、レチクルは、ＩＣウエハ製造のために準備が完了する。
【００２４】
図７は、ＥＵＶリソグラフィ集積回路ウエハ製造プロセス１００を示すより詳細な流れ図である。単一の欠陥について記載しているが、このプロシージャでは複数の欠陥を対象とすることができること、ならびに、エラーのないＩＣウエハ製造を保証するためにパターンを十分に設計し、検査し、シミュレートし、補償し、および／または修復したときはいつでも、プロシージャはＩＣウエハ製造に進むことができることが理解されよう。ステップ１０２において、欠陥を特定するために、複数の焦点面でＥＵＶマスクブランクを検査する。ステップ１０２はステップ１０４へと続き、基準マークに関する欠陥画像および位置を記録する。ステップ１０４はステップ１０６へと続き、欠陥の画像を分析して、欠陥の深さ、高さおよびサイズを判断する。ブランク検査の結果は、ブランク欠陥のマップにコンパイルされる。ステップ１０２〜１０６は、典型的には、マルチレイヤ検査ステーション１２によって実行される。
【００２５】
ステップ１０６はステップ１０８へと続き、ブランク欠陥のマップに反映されるような欠陥の存在下で、所望のＩＣについての公称パターンをシミュレートする。ステップ１０８はステップ１１０へと続き、マスク配置と補償と交互に展開し、シミュレートして、補償パターンを展開し、シミュレートし、確認する。ステップ１０８〜１１０は、典型的にはリソグラフィシミュレータ１６と協働して作動するパターンマスク設計システム１４によって実行される。補償パターンを十分に設計し、シミュレートし、確認した後、ステップ１１０はステップ１１２へと続き、補償パターンをパターンマスクデータベース１８に記憶し、補償パターンは、パターニングマスクをプリントしてレチクルを作製するためにパターンマスクライター２０によって使用される。
【００２６】
ＥＵＶリソグラフィ集積回路ウエハ製造プロセス１００は、図８に続く。ステップ１１２はステップ１１４へと続き、マルチレイヤ検査ステーションを再び使用して、今度は、ブランク検査中にピックアップされなかったかまたはパターン補償によって完全には緩和されなかった欠陥がある場合にはその欠陥を特定するために、プリントされたレチクルを複数の焦点面で検査する。１つの実施形態では、光学検査ツール（たとえば、ＵＶレジームで動作している検査ツール）を利用してパターン検査を実行することができることをここでも留意されたい。別の実施形態では、電子ビーム検査ツール（たとえば、ＳＥＭ）を利用してパターン検査を実行してもよい。
【００２７】
１１４の検査ステップの結果、レチクル欠陥のマップが作成される。ステップ１１４はステップ１１６へと続き、パターン補償によって実装される欠陥緩和の分析および評価を容易にするために、レチクル欠陥のマップをブランク欠陥のマップと整合させる。ステップ１１６はステップ１１８へと続き、レチクルを用いてエッチングされたＩＣウエハの動作に対する欠陥の潜在的な影響を判断するために、プリントされたレチクルをシミュレートする。ステップ１１８はステップ１２０へと続き、システムは、ＩＣウエハ中のレチクル中の欠陥が、レチクルを用いてエッチングされたエラーを潜在的に引き起こすことがあるかどうかを判断する。欠陥は問題でないと判断した場合、「ＮＯ」分岐はステップ１２４へと続き、レチクルを使用してＩＣウエハを製造する。レチクルを用いて製造されたＩＣウエハ中の欠陥がエラーを潜在的に引き起こし得る、問題であると判断した場合、「ＹＥＳ」分岐はルーチン１２２へと続き、可能な場合には、レチクル中の欠陥を修復する。ステップ１１６〜１２０は、典型的には、リソグラフィシミュレータ１６によって実行される。図８を参照して、レチクル修復のためのルーチン１２０について以下により詳細に説明する。
【００２８】
図９は、レチクル修復のためのルーチン１２０の流れ図であり、図８に示したステップ１１８を拡大したものである。ステップ１２６において、レチクルに対する考えられ得る修正の補正効果をシミュレートすることによって、レチクルのための考えられ得る修復を展開する。ステップ１２６はステップ１２８へと続き、推奨修復のために改訂パターンを設計する。ステップ１２８はステップ１３０へと続き、修復パターンをシミュレートして修復の有効性を判断する。ステップ１３０はステップ１３２へと続き、推奨修復が有効であるかどうかを判断する。推奨修復が有効でない場合、「ＮＯ」分岐は、考えられ得る修復のさらなる展開のために、ステップ１２８にループバックする。推奨修復が有効であることをシミュレーションが示した場合、「ＹＥＳ」分岐はステップ１３２からステップ１３４に進み、レチクルに対して修復を物理的に実装する。ステップ１２６〜１３２は、典型的には、リソグラフィシミュレータ１６を用いて実行されるが、ステップ１３４は、専用のレチクル修復ツールを用いて実行される。
【００２９】
上記の記載は、本発明のＥＵＶ製造システムが製造プロセス内においていくつかの点でブランクおよびパターニングマスク中の欠陥を検出し補正する１つの例示的な方法を提供する。まず、ブランク内の複数の焦点面でマスクブランクを検査し、ブランク中の欠陥を特定し、ロケーション、サイズおよび深さに関して特徴づける。次いで、回路の動作に対する欠陥の潜在的な影響を判断するために、既知の欠陥を用いてマスクブランク上で、公称マスクパターンをシミュレートする。欠陥が補正するには厳しすぎる場合、欠陥を避けるためにマスクパターンをブランク上に再配置する。欠陥が補正可能である場合、欠陥を避けるまたは打ち消すためにマスクパターンが補償される。補償パターンをシミュレートして、許容できる回路パフォーマンスを補償パターンから予想できることを保証する。
【００３０】
補償パターンを設計し、正常にシミュレートした後、レチクルを作製するために補償マスクを用いてマスクをパターニングする。次いで、ブランク検査中にピックアップされなかった可能性があるかまたはパターン補償によって完全には緩和されなかった可能性がある欠陥がある場合にはその欠陥を特定するために、レチクル内の複数の焦点面でパターンマスク（レチクル）を検査する。残りの欠陥を特定する場合、レチクルを用いて作製された回路に対する欠陥の予想される影響を判断するために、レチクル中の欠陥によって影響を受けるパターンマスクをシミュレートする。欠陥によって回路が悪影響を受けやすいことをシミュレーションが示した場合、考えられ得る修復を設計し、シミュレートすることができる。有効な修復を展開し、正常にシミュレートした後、レチクル修復ツールを用いてレチクル（パターニングマスク）に修復を実装する。
【００３１】
その結果、ＥＵＶ製造システムは、欠陥緩和のための少なくとも３つの機会を提供する。第１に、ブランク中の補正不可能な欠陥を避けるために、ブランクに公称マスクを置くことができる。第２に、ブランク中の補正可能な欠陥を避けるまたは打ち消す補償マスクを作製するために、公称マスクパターンを改変することができる。第３に、パターニングマスク（レチクル）を検査し、パターンをプリントする前にピックアップされなかったかまたはパターン補償によって十分には緩和されなかった欠陥がある場合にはその欠陥を、パターニングレチクルにおいて修復する。
【００３２】
ＥＵＶマスクブランク中の欠陥領域は、通常、高さまたは深さ１ｎｍ×幅７０ｎｍの一般的な範囲の小さいバンプまたはピットである。これらのバンプおよびピットは、マスクブランク低熱膨張（ＬＴＥ）基板上の、または、基板上に堆積した材料中の欠陥から発生する。これらの欠陥から反射した光は、通常、周囲の区域と比較して、振幅は大幅には異ならないが、光位相は大幅に異なる。これにより、これらの欠陥は、「位相欠陥」として知られている。マスクブランク上に吸収性パターンを置くと、これらの位相欠陥は、パターンと光学的に相互作用し、ＩＣウエハにリソグラフィエッチングしたときには欠陥のあるデバイスに結びつくことがある。位相欠陥のうちのいくつかは、欠陥のあるデバイスを生産することはないが、その他の位相欠陥は、アブソーバパターンに対するそれらのプロパティおよびロケーションに依存して、欠陥のあるデバイスを生産することになる。回路設計者の務めは、どの位相欠陥が問題となり得、修復または補償する必要があり得るか判断すること、ならびに、次いで、補正不可能な欠陥を避けるためにマスクを再配置すること、補正可能な欠陥を緩和することを考慮するためにマスクパターンを補償すること、および／または、マスクをパターニングした後にレチクルを修復することである。
【００３３】
これを達成するために、回路設計者は、すべての３つの次元における位相欠陥サイズに関係する情報を使用する。この情報とプリントすべきアブソーバパターンに対する欠陥のロケーションとを用いて、リソグラフィシミュレーションプログラムを使用して、ウエハにプリントすべきパターンに対する位相欠陥の影響を計算する。この影響を仮定すれば、シミュレーションプログラムを使用して、ウエハパターンに対する欠陥の影響を緩和するために、マスクをパターニングする前にマスクライターによって実装されたパターン補償によって、あるいはパターンを書き込んだ後にレチクルを補正するために使用される修復ツールを用いて、マスク上のアブソーバパターンをどのように修正する必要があるかを判断する。
【００３４】
従来の欠陥緩和技術は、ほとんど、欠陥を避けるためにブランクにマスクを置くことによって達成される。これにより、レチクルを生産するために使用することができるブランクの量が低減される。従来の技術は、また、パターニングレチクル中で特定された欠陥がある場合にはその欠陥を緩和しようと試みて、マスクをパターニングした後にレチクルを改変するために使用することができるレチクル修復ツールを含む。しかしながら、現時点では、パターニングの前にＥＵＶマスクブランク中の欠陥を緩和するために補償マスクを設計するために利用可能なシステムは１つもない。本発明は、これらのツールを提供して、マスク補償と欠陥特定および緩和の追加の態様とを組み合わせる。得られたプロシージャは、バンク内とパターニングレチクル内の両方の複数のレベルでの検査、ブランクおよびレチクル欠陥の特徴づけ、シミュレーション、マスクの戦略的配置、ＥＵＶマスクブランク中で特定された欠陥を緩和するためのマスクの補償、補償マスクパターンをライターデータベースに記憶すること、公称（補償されていない）マスクおよび補償マスクをパターニングすること、ならびに、レチクルをプリントした後のパターニングマスク修復の複数の適用例を含む。
【００３５】
第１のステップは、位相欠陥をキャプチャする検査システムを使用してマルチレイヤマスクブランクを検査することである。このタイプのシステムの１つの例は、参照により本明細書に組み込まれるＰＣＴ特許出願ＷＯ２０１０／１４７８４６に記載されている。通常利用可能なシステムは、波長約１９３ｎｍの紫外光を使用する。ここで、検査方法は、ＩＣウエハにパターンをプリントするために使用されるＥＵＶリソグラフィ波長に一致する約１３．５ｎｍの波長まで拡張することができる。本発明のＥＵＶ製造システムの進歩性のある態様はいずれの場合にもあてはまる。
【００３６】
第２のステップは、少なくとも２つの異なる焦点面でキャプチャされたその画像を分析することによって、欠陥を特徴づけることである。これらの画像は、たとえば、各フィールドが異なる画像焦点面にある検出器上の２つのフィールドを撮像することによって、検査ステップ中にキャプチャすることができる。また、これらの画像は、異なる焦点位置でのマスクの同じ区域の複数の走査によってキャプチャすることができる。スルーフォーカス画像を分析することによって、３つの次元における欠陥サイズに関する情報が取得される。これを達成するためのいくつかの既知の方法が存在し、本発明のシステムでは、そのうちのいずれかを採用することができる。さらに、マスクブランク上の基準マークに対する正確な欠陥位置は、後で分析の際に使用するために記録される。
【００３７】
次いで、ブランク中の欠陥の悪影響を緩和するために、アブソーバパターンの最適な配置および／または修正を判断するパターニングマスク設計プログラムに、欠陥位置およびサイズを入力する。アブソーバパターンの配置変更のみにより欠陥の影響を緩和できるようにすることは、従来の技術によって採用されるように、位相欠陥の数が少ない場合にのみ有効である。位相欠陥を補償するためにアブソーバパターンの形状を修正することは、欠陥がより多い場合に潜在的には作用し、ブランクの利用を向上させることができる。
【００３８】
第３のステップは、アブソーバ材料をパターニングした後のレチクルの修復を伴う。ここでは、レチクルは、今度はマスクを用いてパターニングされ、アブソーバパターン中の欠陥について検査される。ブランク中の欠陥のマップは、典型的には、さらなる欠陥またはパターン補償によって十分には緩和されなかった欠陥の特定を支援するために、レチクルの画像と重畳され、整列される。ブランク検査ステップからの位相欠陥ロケーションおよびサイズに関する以前の情報を使用すると、マスクブランク検査ステップにおいてさらなる欠陥が検出されなかった場合であっても、それらの欠陥を特定し、特徴づけることができる。特定された位相欠陥を修復する必要があるかどうかを判断するために、再びリソグラフィシミュレーションステップを採用することができる。
【００３９】
その代わりに、またはそれに加えて、場合によっては生じる欠陥が、ウエハ上にプリントされたパターン中にエラーを引き起こすことが予想されるかどうかを判断するために、リソグラフィ波長で動作している空中撮像システム（ＡＩＭＳ）を使用することができる。約１３．５ｎｍで動作するＡＩＭＳツールがレチクルを直接的に撮像するために利用できない場合、典型的には、１３．５ｎｍでのシミュレーションが代用物として使用される。現在、１３．５ｎｍのＥＭＴ波長で動作する検査システムまたはＡＩＭＳシステムは１つもない。この理由で、１３．５ｎｍでのリソグラフィシミュレーションと組み合わせて、約１９３ｎｍの波長を用いた検査が採用される。パターン補償によって実装される緩和の評価を支援するために、パターニングマスク検査結果をブランク検査結果と組み合わせる。
【００４０】
１つの実施形態では、この組合せは、ブランクおよびパターニングマスクの検査結果の欠陥マップを比較する以下の固有のステップで構成される。ブランク検査およびパターニングマスク検査からの欠陥マップは、両方の検査において検出された位相欠陥の座標が一致するように重ねられる。ブランク検査欠陥マップから、パターニングマスク検査では見られないような位相欠陥の位置をパターンに対して特定することができる。各位相欠陥について、欠陥が、ウエハ上にプリントされたパターン中にエラーを生産することが予想されるかどうかを判断するために、リソグラフィシミュレーションを実行する。エラーが予測される場合、シミュレーションは、修復ツールによって修復を行うことができるパターンの修正を提案する。推奨修復の品質は、推奨修復の画像を取得し、リソグラフィシミュレータを再び稼動させることによって確認される。推奨修復の有効性がシミュレーションによって確認した後、修復ツールを用いて、パターニングレチクルに対して修復が実装される。
【００４１】
プリントされたレチクル中の欠陥を検出する際の１つの問題は、１９３ｎｍ検査は、マスク表面または表面付近しかを確かめることができないということであるが、１３．５ｎｍリソグラフィシステムは、欠陥の周りのより深いマルチレイヤ構造によって影響を受ける。しかしながら、マルチレイヤブランクの製造プロセスが確立された後、欠陥の周りのマルチレイヤ構造は比較的よく知られている。１３．５ｎｍリソグラフィシミュレーションにおいて使用することができる２つまたは３つのマルチレイヤ欠陥モデルが存在し得る。当業者には、技術とともに経験を深めるにつれて、モデルを改良することができることが理解されよう。
【００４２】
これらのいくつかの技法を、ＥＵＶパターニングマスク中の位相欠陥の影響を緩和するための方法に組み合わせると、特定された欠陥のすべての周りにマスクを置くこととは対照的に、ある特定の欠陥を補償する能力から生じたブランクのより効率的な利用に結びつく。さらに、ＩＣ製造の前の第２のレベルのレチクルの検査および修復は、はるかに少ない欠陥ＩＣウエハの製造に結びつく。
【００４３】
本明細書に記載したシステムおよび方法のすべては、方法の実施形態の１つまたは複数のステップの結果を記憶媒体に記憶することを含み得る。これらの結果は、本明細書に記載した結果のいずれかを含み得、当技術分野で知られている任意の様式で記憶され得る。記憶媒体は、本明細書に記載した任意の記憶媒体、または当技術分野で知られる任意の他の好適な記憶媒体を含み得る。結果を記憶した後、その記憶媒体においてそれらの結果にアクセスすること、本明細書に記載した方法またはシステムの実施形態のいずれかによってそれらの結果を使用すること、ユーザへのディスプレイ用にそれらの結果をフォーマットすること、別のソフトウェアモジュール、方法またはシステムによってそれらの結果を使用することなどができる。さらに、それらの結果は、「永続的に」、「半永続的に」、一時的に、または、いくらかの時間期間にわたって記憶することができる。たとえば、記憶媒体は、ランダムアクセスメモリ（ＲＡＭ）としてもよく、結果は、記憶媒体に必ずしも無期限に残存するとは限らない。
【００４４】
当業者には、本明細書に記載したプロセスおよび／またはシステムおよび／または他の技術により影響を与えられ得る様々な媒体（たとえば、ハードウェア、ソフトウェアおよび／またはファームウェア）が存在し、好ましい媒体は、本プロセスおよび／またはシステムおよび／または他の技術が展開されるコンテキストとともに変わることが了解されよう。たとえば、実装者が速度および精度が最優先であると判断した場合、実装者は、主にハードウェアおよび／またはファームウェア媒体を選択することができ、代替的には、実装者は、融通性が最優先である場合、主にソフトウェア実装形態を選択することができ、あるいは、さらに代替的は、実装者は、ハードウェア、ソフトウェアおよび／またはファームウェアのいくつかの組合せを選択することができる。したがって、本明細書に記載したいくつかのプロセスおよび／またはデバイスおよび／または他の技術に影響を与え得るいくつかの考えられ得る媒体があるが、いかなる媒体を利用すべきかは、そのいずれかは変動し得るその媒体が展開されるコンテキストおよび実装者の固有の関心（たとえば、速度、融通性または予測可能性）に依存して選定されるという点で他よりも本質的に優れている媒体は１つもない。当業者には、実装形態の光学的態様が典型的には光学的に配向されたハードウェア、ソフトウェアおよび／またはファームウェアを採用することが認識されよう。
【００４５】
当業者には、本明細書に記載したようにデバイスおよび／またはプロセスについて説明し、その後、そのような記載したデバイスおよび／またはプロセスをデータ処理システムに組み込むためのエンジニアリング方式を使用することは、当技術分野において一般的であることが認識されよう。つまり、適当量の実験を介して、本明細書に記載したデバイスおよび／またはプロセスの少なくとも一部分をデータ処理システムに組み込むことができる。当業者には、典型的なデータ処理システムが一般は、システムユニットハウジング、ビデオディスプレイデバイス、揮発性メモリおよび不揮発性メモリのようなメモリ、マイクロプロセッサおよびデジタル信号プロセッサのようなプロセッサ、オペレーティングシステム、ドライバ、グラフィカルユーザインターフェースおよびアプリケーションプログラムのような計算実体、タッチパッドまたはスクリーンのような１つまたは複数のインタラクションデバイス、ならびに／あるいはフィードバックループおよび制御モータ（たとえば、感知位置および／または速度のフィードバック；構成要素および／または量を移動させるおよび／または調整するための制御モータ）を含む制御システムうちの１つまたは複数を含むことが理解されよう。典型的なデータ処理システムは、典型的にはデータ計算／通信および／またはネットワークコンピューティング／通信システムにおいて見つけられる構成要素のような、任意の好適な市販されている構成要素を利用して、実装することができる。
【００４６】
本明細書に記載した主題は、異なる他の構成要素に収容された、またはそれと接続した異なる構成要素を示すことがある。そのような示されたアーキテクチャは、同じ機能を達成する多くの他のアーキテクチャを実装することができるという点で単に例示的なものにすぎないことを理解されたい。概念的な意味では、同じ機能を達成する構成要素の任意の配列は、所望の機能が達成されるように効果的に「関連づけられる」。したがって、特定の機能を達成するために本明細書で組み合わせられる任意の２つの構成要素は、アーキテクチャまたは中間構成要素にかかわらず所望の機能が達成されるように、互い「と関連づけられる」ように見えることがある。同様に、そのように関連づけられた任意の２つの構成要素は、所望の機能を達成するために互いに「接続されている」または「結合されている」ものと見なすこともでき、そのように関連づけることが可能な任意の２つの構成要素は、所望の機能を達成するために互いに「結合可能である」ものと見なすこともできる。結合可能なものの具体的な例として、限定的ではないが、物理的に対合可能なおよび／または物理的にインタラクトしている構成要素、ならびに／あるいはワイヤレスにインタラクト可能なおよび／またはワイヤレスにインタラクトしている構成要素、ならびに／あるいは論理的にインタラクトしているおよび／または論理的にインタラクト可能な構成要素が挙げられる。
【００４７】
本明細書に記載した本発明の主題の特定の態様について図示し、説明してきたが、本明細書の教示に基づいて、本明細書に記載した主題およびそのより広い態様から逸脱することなく、変更および修正を行うことができ、したがって、添付の特許請求の範囲は、本明細書に記載した主題の真の趣旨および範囲に含まれるようなすべての変更および修正をそれらの範囲内に包含するものであることが当業者には明らかになるであろう。
【００４８】
本発明の特定の実施形態について示してきたが、上記の開示の範囲および趣旨から逸脱することなく、本発明の様々な修正形態および実施形態が当業者によって実施され得ることが明らかである。したがって、本発明の範囲は、本明細書に添付する特許請求の範囲によってのみ限定されなければならない。
【００４９】
上記の説明によって本開示およびその付随する利点の多くが理解されるものと思料し、開示した主題から逸脱することなく、または、その実体的な利点のすべてを犠牲にすることなく、構成要素の形態、構成および配列に様々な変更を加えることができることが明らかになるであろう。記載した形態は例示的なものにすぎず、添付の特許請求の範囲は、そのような変更を包含し含むことを意図する。
【００５０】
上記に鑑みて、本発明により、ＥＵＶ集積回路製造における欠陥特定および緩和を著しく向上することが了解されよう。当業者には、添付の特許請求の範囲によって定義された本発明の趣旨および範囲内で、上記の特定の方法およびシステムの多くの変更形態および適応形態を実装することできることが理解されよう。
【図１】
0006000288.tif 000002
【図２Ａ】
0006000288.tif 000003
【図２Ｂ】
0006000288.tif 000004
【図２Ｃ】
0006000288.tif 000005
【図３Ａ】
0006000288.tif 000006
【図３Ｂ】
0006000288.tif 000007
【図３Ｃ】
0006000288.tif 000008
【図４Ａ】
0006000288.tif 000009
【図４Ｂ】
0006000288.tif 000010
【図４Ｃ】
0006000288.tif 000011
【図５Ａ】
0006000288.tif 000012
【図５Ｂ】
0006000288.tif 000013
【図５Ｃ】
0006000288.tif 000014
【図６】
0006000288.tif 000015
【図７】
0006000288.tif 000016
【図８】
0006000288.tif 000017
【図９】
0006000288.tif 000018