(57)【特許請求の範囲】
【請求項１】
複数の電子部品がプリント配線板に実装される回路基板であって、
前記プリント配線板に実装される半導体デバイスと、前記半導体デバイスに対し前記プリント配線板の反対側に設けられる第１のＥＢＧ構造体とを備え、
前記半導体デバイスの動作周波数が、前記第１のＥＢＧ構造体の遮断帯域外にあり、
前記第１のＥＢＧ構造体が前記プリント配線板のグラウンドまたは電源に接続され、
前記回路基板の動作周波数が、前記第１のＥＢＧ構造体の遮断帯域内にあり、
前記第１のＥＢＧ構造体が、
第１の導電体で形成される電極部と、
前記電極部に略平行に設けられ第２の導電体で形成され１０ｍｍ角以下のパッチ部と、
前記電極部と前記パッチ部との間に設けられる絶縁層と、
前記絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続されるビアと、
を備えるマッシュルーム構造であることを特徴とする回路基板。
【請求項２】
前記半導体デバイスが疑似ＳＯＣであることを特徴とする請求項１記載の回路基板。
【請求項３】
前記第１の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であり、前記第２の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であることを特徴とする請求項１または請求項２記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、回路基板に関する。
【背景技術】
【０００２】
半導体部品等の電子部品が実装されたマザーボード、モジュール等の回路基板において、回路動作に起因した電磁波による素子間の相互干渉や、グラウンド面、電源面に伝搬するノイズが回路基板の誤動作を引き起こすことがある。相互干渉やノイズ等に起因する回路基板の誤動作は、回路基板を小型化、すなわち電子部品の実装レイアウト面積を縮小した場合に特に顕著に現れる。
【０００３】
相互干渉やノイズ等に起因する回路基板の誤動作を防ぐために、例えば、実装される電子部品間の間隔を拡大したり、電子部品を用いたフィルタ回路を回路基板に追加したりする。しかしながら、電子部品間の拡大やフィルタ回路の追加は、回路基板の小型化を阻害する。
【０００４】
一方、電磁波の影響を受けやすい半導体部品や、電磁波の影響を受けやすい回路基板上の電子回路全体を、金属筐体で覆う方法がとられることがある。この方法により、半導体部品や電子回路について、物理的な保護と外部からの有害な電磁波の遮断を行う。
【０００５】
また、電子部品を用いてフィルタ回路を形成する場合より、回路面積の縮小効果が高いことから、誘電体の回路基板内にＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造を設けることが考案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２１８９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、小型化と、素子の相互干渉やノイズ等による誤動作の抑制を両立する回路基板を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の回路基板は、複数の電子部品がプリント配線板に実装される回路基板であって、前記プリント配線板に実装される半導体デバイスと、前記半導体デバイスに対し前記プリント配線板の反対側に設けられる第１のＥＢＧ構造体とを備え、前記半導体デバイスの動作周波数が、前記第１のＥＢＧ構造体の遮断帯域外にあり、前記第１のＥＢＧ構造体が前記プリント配線板のグラウンドまたは電源に接続され、前記回路基板の動作周波数が、前記第１のＥＢＧ構造体の遮断帯域内にあり、前記第１のＥＢＧ構造体が、第１の導電体で形成される電極部と、前記電極部に略平行に設けられ第２の導電体で形成され１０ｍｍ角以下のパッチ部と、前記電極部と前記パッチ部との間に設けられる絶縁層と、前記絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続されるビアと、を備えるマッシュルーム構造である。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態の半導体部品の模式図である。
【図２】第１の実施の形態の半導体部品が実装される回路基板の模式断面図である。
【図３】第１の実施の形態の電磁界解析結果を示す図である。
【図４】第１の実施の形態の半導体部品および回路基板の作用を示す図である。
【図５】第２の実施の形態の半導体部品の模式図である。
【発明を実施するための形態】
【００１０】
本明細書中、「半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）」とは、ＳＯＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）を含む半導体チップのみならず、例えば、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ  ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）も包含する概念である。
【００１１】
本明細書中、「半導体部品（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｃｏｍｐｏｎｅｎｔ）」とは、半導体デバイスが封止された半導体パッケージのみならず半導体デバイスが封止されていない状態のいわゆるベアチップも包含する概念である。
【００１２】
本明細書中、「電子部品（ｅｌｅｃｔｒｏｎｉｃ  ｃｏｍｐｏｎｅｎｔ）」とは、半導体部品や、アンテナ、コンデンサまたは抵抗等の受動部品等、電子的に機能する部品全般を包含する概念とする。
【００１３】
本明細書中、「プリント配線板（ｐｒｉｎｔｅｄ  ｗｉｒｉｎｇ  ｂｏａｒｄ）」とは、導電体のプリント配線を形成した板であり、電子部品が実装されていない状態のもの、いわゆるベアボードを意味する。
【００１４】
本明細書中、「回路基板（ｃｉｒｃｕｉｔ  ｂｏａｒｄ）」とは、プリント配線板に電子部品が実装された状態のものを意味する。
【００１５】
また、本明細書中、ＥＢＧ構造体の「遮断帯域」は、例えば、挿入損失を示すＳパラメータであるＳ２１が−２０ｄＢ以下、すなわち、−２０ｄＢより遮断量（挿入損失）の大きい周波数帯域で定義するものとする。
【００１６】
（第１の実施の形態）
本実施の形態の半導体部品は、半導体デバイスと、半導体デバイス上に形成される第１のＥＢＧ構造体とを備える半導体部品である。そして、半導体デバイスの動作周波数が、第１のＥＢＧ構造体の遮断帯域外にある。
【００１７】
また、本実施の形態の回路基板は、複数の電子部品がプリント配線板に実装される回路基板である。そして、プリント配線板に実装され、半導体デバイスと、半導体デバイス上に形成される第１のＥＢＧ構造体とを備える半導体部品を備える。そして、半導体デバイスの動作周波数が、第１のＥＢＧ構造体の遮断帯域外にある。そして、第１のＥＢＧ構造体が、プリント配線板のグラウンドまたは電源に接続される。
【００１８】
なお、プリント配線板のグラウンドとは、グラウンド面またはグラウンド配線、あるいはそれらに与えられるグラウンド電位を意味する。また、プリント配線板の電源とは、電源面または電源配線、あるいはそれらに与えられる電源電位を意味する。
【００１９】
本実施の形態の半導体部品は、上記構成を備えることにより、プリント配線板上に実装し、グラウンドまたは電源と第１のＥＢＧ構造体を接続することにより、例えば、特段のフィルタ回路を設けることなく回路基板のグラウンドや電源を安定化させる。したがって、この半導体部品を用いることで、小型化と、素子の相互干渉やノイズ等による誤動作の抑制を両立する回路基板を形成することが可能となる。
【００２０】
また、本実施の形態の回路基板は、上記構成を備えることにより、例えば、プリント配線板に新たな電子部品を実装してフィルタ回路を設けることなく、回路基板のグラウンドや電源を安定化させる。したがって、小型化と、素子の相互干渉やノイズ等による誤動作の抑制を両立する回路基板を実現することが可能となる。
【００２１】
本実施の形態の半導体部品は、第１のＥＢＧ構造体が半導体デバイスの動作周波数と異なる遮断帯域を備えることで、半導体部品自体にとって有害な電磁波等を遮断するのみならず、半導体部品自体以外、例えば、半導体部品が実装される回路基板にとって有害な周波数帯の電磁波を遮断することが可能となる。
【００２２】
図１は、本実施の形態の半導体部品の模式図である。図１（ａ）は半導体部品の模式断面図、図１（ｂ）は第１のＥＢＧ構造体の模式斜視図である。
【００２３】
半導体部品１００は、下部に半導体デバイス１０、半導体デバイス１０上に形成される第１のＥＢＧ構造体１２とで構成されている。半導体デバイス１０が、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ  ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）である場合を例に説明する。
【００２４】
疑似ＳＯＣ１０は、複数の半導体チップ１４ａ〜１４ｅを備えている。半導体チップ１４ａ〜１４ｅは樹脂１６で接着されている。半導体チップ１４ａ〜１４ｅ相互間は、例えば、多層配線層１８で電気的に接続されている。
【００２５】
疑似ＳＯＣ１０の上部には、第１のＥＢＧ構造体１２が設けられる。図１（ａ）中、点線で囲まれた領域が、第１のＥＢＧ構造体１２の１ユニットとなる。この１ユニットが規則的に配置される構成となっている。
【００２６】
図１（ｂ）は、本実施の形態の第１のＥＢＧ構造体１２の模式斜視図である。第１のＥＢＧ構造体１２は、第１の導電体で形成される電極部２０と、電極部２０に略平行に設けられ第２の導電体で形成されるパッチ部２２とを備える。また、電極部２０とパッチ部２２との間に設けられる絶縁層２４を備える。そして、電極部２０とパッチ部２２とを接続するビア２６を備える。第１のＥＢＧ構造体１２は、いわゆる、マッシュルーム構造である。
【００２７】
電極部２０は、リファレンス面であり、例えば、グラウンド面または電源面となる。電極部２０は、半導体部品１０がプリント配線板に実装される際に、プリント配線板のグラウンドまたは電源に接続される。第１の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。
【００２８】
パッチ部２２は、第２の導電体で形成される。第２の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。パッチ部２２の形状は、特に限定されるものではなく、四角形、円形、その他の形状であってもかまわない。
【００２９】
パッチ部２２のサイズは、所望の遮断帯域（ストップバンド領域）を得るために最適化される。パッチ部２２のサイズは、半導体部品のサイズを小さくする観点から、１０ｍｍ角以下であることが望ましい。
【００３０】
絶縁層２４は、例えば、有機樹脂である。
【００３１】
ビア２６は導電体で形成される。用いられる導電体は特に限定されず、金属、半導体、または導電性の樹脂であってもかまわない。ビア２６は、絶縁層２４内のパッチ部２２と電極部２０との間に設けられ、パッチ部２２と電極部２０とに接続されている
【００３２】
図２は、本実施の形態の半導体部品１０が実装される回路基板２００の模式断面図である。回路基板２００には、プリント配線板３０に、複数の電子部品３２ａ、３２ｂ、３２ｃおよび半導体部品１００が実装される。電子部品３２ａ、３２ｂ、３２ｃは、例えば、ロジックＬＳＩ、メモリ等の半導体部品あるいはコンデンサ、抵抗、コイル等の受動部品である。複数の電子部品３２ａ、３２ｂ、３２ｃおよび半導体部品１００は、例えば、バンプ部３４によって、プリント配線板３０に実装される。回路基板２００は、例えばマザーボードである。
【００３３】
プリント配線板３０は、樹脂等の絶縁層３６と、例えば、金属のグラウンド面３８と、金属の電源面４０とが積層される構造となっている。絶縁層３６内には、例えば貫通ビア４２が設けられ、グラウンド面３８や電源面４０が半導体部品１００や電子部品３２ａ、３２ｂ、３２ｃと接続可能に構成されている。図２では、グラウンド面３８と半導体製品１００が、貫通ビア４２とバンプ部３４を介して接続される断面を示している。
【００３４】
半導体部品１００は、半導体デバイス１０と第１のＥＢＧ構造体１２で構成される。半導体部品１００は、第１のＥＢＧ構造体１２が半導体デバイス１０を挟んでプリント配線板３０の反対側にくるよう実装される。これにより、第１のＥＢＧ構造体１２が半導体デバイスの物理的な保護層としても機能する。すなわち、第１のＥＢＧ構造体１２が半導体デバイス１２の筐体としての機能も備えている。
【００３５】
例えば、第１のＥＢＧ構造体１２の電極部２０が、プリント配線板３０のグラウンド面３８と電気的に接続される。そして、半導体デバイス１０の動作周波数が、第１のＥＢＧ構造体１２の遮断帯域外にあり、回路基板２００の動作周波数（伝送周波数）が、第１のＥＢＧ構造体１２の遮断帯域内にあるよう第１のＥＢＧ構造体が設計されている。
【００３６】
第１のＥＢＧ構造体１２は、回路基板２００の動作周波数（伝送周波数）を遮断することで、回路基板２００の動作に有害な周波数を遮断するストップバンドフィルタとして機能する。本実施の形態の回路基板２００では、回路基板２００に実装されている半導体１００の上部の領域、いわば、デッドスペースを回路基板２００用のフィルタ回路として利用する。これにり、回路基板２００に別途、電子部品で構成されるフィルタ回路を設ける必要がなくなり、回路基板２００の小型化が実現される。
【００３７】
第１のＥＢＧ構造体１２は、半導体デバイス１０の動作周波数が、第１のＥＢＧ構造体１２の遮断帯域外にあり、回路基板２００の動作周波数（伝送周波数）が、第１のＥＢＧ構造体１２の遮断帯域内にあるよう設計している。このため、第１のＥＢＧ構造体１２が半導体デバイス１０自体の動作を安定化させる効果は大きくないが、第１のＥＢＧ構造体１２の遮断帯域の電磁波が、半導体デバイス１０に与える影響を低減できることは言うまでもない。
【００３８】
図３は、本実施の形態の回路基板の電磁界解析結果を示す図である。シミュレーションにより求めた結果である。第１のＥＢＧ構造１２は、パッチ部２２が３ｍｍ角、１ｍｍ間隔で、５行５列の行列配置としている。また、パッチ部２２は長さ０．５ｍｍのビア２６でリファレンス面である電極部２０に接続されるものとした。そして、電極部２０が、半導体製品１００が実装されるプリント配線板３０のグラウンド面３８と接続されるものとしている。
【００３９】
図３の横軸は伝送信号の周波数、縦軸はＳパラメータ（Ｓ２１）である。点線は、実装される半導体製品１００が第１のＥＢＧ構造体１２を備えない場合の特性、実線は第１のＥＢＧ構造体１２を備える場合の通過特性である。
【００４０】
点線で示すように、第１のＥＢＧ構造体１２が無い場合には、例えば、１０ＧＨｚで、−１ｄＢの挿入損失しか見られない。したがって、例えば、第１のＥＢＧ構造体１２に接続されるプリント配線板３０のグラウンド面に１０ＧＨｚのノイズが乗った場合には、このノイズを遮断することができない。
【００４１】
これに対し、実線で示すように、第１のＥＢＧ構造体１２がある場合には、回路基板２００に対し、遮断量―４０ｄＢの１０ＧＨｚのストップバンドフィルタとして機能することがわかる。しがたって、例えば、回路基板２００が１０ＧＨｚの動作周波数を備えている場合、第１のＥＢＧ構造体１２が、回路基板２００の動作に有害な周波数を遮断するストップバンドフィルタとなるといえる。
【００４２】
図４は、本実施の形態の半導体部品および回路基板の作用を示す図である。図４（ａ）は半導体部品に第１のＥＢＧ構造体１２がない場合の回路基板の模式上面図、図４（ｂ）が第１のＥＢＧ構造体１２がある場合の回路基板の模式上面図を示す。
【００４３】
図４（ａ）に示すように、プリント配線板３０に、電子部品３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ、３２ｆ、３２ｇ、３２ｈ、３２ｉおよび半導体部品１００ａ、１００ｂが実装され、回路基板を形成しているものとする。そして、この回路基板では、信号の相互干渉を抑制するため、図中点線矢印で示される入力から出力までの信号の流れを考慮して電子部品の配置が行われている。このため、信号による干渉が生じないように、大回りな電子部品の配置が行われている。したがって、図中上側に位置する電子部品３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅと、図中下側に位置する電子部品３２ｆ、３２ｇ、３２ｈ、３２ｉ間を、図中実線両矢印で示す距離だけ保つている。
【００４４】
一方、図４（ｂ）では半導体部品１００ａ、１００ｂの上部に第１のＥＢＧ構造体１２を設け、例えば、グラウンド面を伝搬するノイズにより、電子部品間の干渉が予測される場所に配置する。そして、例えば、第１のＥＢＧ構造体１２をプリント配線板のグラウンド面に接続する。これにより、例えば、図中上側に位置する電子部品３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅからグラウンド面を伝搬するノイズを半導体部品１００ａ、１００ｂで遮断することが可能となる。したがって、図中上側に位置する電子部品３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅと、図中下側に位置する電子部品３２ｆ、３２ｇ、３２ｈ、３２ｉ間の距離を図４（ａ）の場合と比較して小さくすことが可能となる。
【００４５】
このように、半導体デバイス１０上に形成される第１のＥＢＧ構造体１２が、回路基板１００のストップバンドフィルタとして機能することにより、回路基板１００のグラウンド面を伝搬するノイズを遮断することが可能となる。したがって、回路基板に実装される電子部品間の距離を短縮することが可能となる。よって、回路基板の小型化が実現可能となる。
【００４６】
なお、本実施の形態においては、半導体デバイス１０を疑似ＳＯＣとすることで、第１のＥＢＧ構造体１２は、疑似ＳＯＣの多層配線層１８と同様のプロセスで同様の材料を用いて形成することが可能となる。したがって、簡易に半導体部品１００に第１のＥＢＧ構造体を形成することが可能となるという利点がある。
【００４７】
もっとも、半導体デバイス１０は、必ずしも疑似ＳＯＣに限られることはなく、ＳＯＣ、単体のロジックＬＳＩ、メモリ等であってもかまわない。この場合、例えば、第１のＥＢＧ構造体１２は、半導体デバイス１０と同一のプロセスで形成せずとも、例えば、別々に形成した半導体デバイス１０と第１のＥＢＧ構造体を貼りあわせるプロセスで形成してもかまわない。
【００４８】
また、第１のＥＢＧ構造体１２がプリント配線板３０のグラウンド面３８と接続される場合を例に説明した。しかしながら、第１のＥＢＧ構造体１２がプリント配線板３０の電源面４０と接続され、電源面４０のノイズを遮断する機能を持たせてもかまわない。
【００４９】
あるいは、第１のＥＢＧ構造体と同様のＥＢＧ構造体をさらに積層して二層化し、一方をプリント配線板３０のグラウンド面３８、他方を電源面４０に接続する構成であってもかまわない。
【００５０】
また、第１のＥＢＧ構造体１２がマッシュルーム型である場合を例に説明した。良好な遮断特性を得る観点からは、マッシュルーム型である場合が好ましいが、例えば、ビアレスのモザイク構造等、その他の構造を適用することも可能である。
【００５１】
（第２の実施の形態）
本実施の形態の半導体部品および回路基板は、半導体部品が第１のＥＢＧ構造体と半導体デバイスとの間に第２のＥＢＧ構造体を備え、半導体デバイスの動作周波数が、第２のＥＢＧ構造体の遮断帯域内にあること以外は第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については、記述を省略する。
【００５２】
図５は、本実施の形態の半導体部品の模式図である。図５（ａ）は半導体部品の模式断面図、図５（ｂ）は第２のＥＢＧ構造体の模式斜視図である。
【００５３】
半導体部品３００は、半導体デバイス１０、半導体デバイス１０上に形成される第２のＥＢＧ構造体４２、第２のＥＢＧ構造体４２上に形成される第１のＥＢＧ構造体１２とで構成されている。すなわち、半導体部品３００が第１のＥＢＧ構造体１２と半導体デバイス１０との間に第２のＥＢＧ構造体４２を備える点で第１の実施の形態と異なっている。
【００５４】
半導体デバイス１０が、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ  ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）である場合を例に説明する。
【００５５】
疑似ＳＯＣ１０は、複数の半導体チップ１４ａ〜１４ｅを備えている。半導体チップ１４ａ〜１４ｅは樹脂１６で接着されている。半導体チップ１４ａ〜１４ｅ相互間は、例えば、多層配線層１８で電気的に接続されている。
【００５６】
疑似ＳＯＣ１０の上部には、第２のＥＢＧ構造体４２が設けられる。図５（ａ）中、下側の点線で囲まれた領域が、第２のＥＢＧ構造体４２の１ユニットとなる。この１ユニットが規則的に配置される構成となっている。
【００５７】
第２のＥＢＧ構造体４２の上部には、第１のＥＢＧ構造体１２が設けられる。図５（ａ）中、上側の点線で囲まれた領域が、第１のＥＢＧ構造体１２の１ユニットとなる。この１ユニットが規則的に配置される構成となっている。
【００５８】
図５（ｂ）は、本実施の形態の第２のＥＢＧ構造体の模式斜視図である。第２のＥＢＧ構造体４２は、第１の導電体で形成される電極部５０と、電極部５０に略平行に設けられ第２の導電体で形成されるパッチ部５２とを備える。また、電極部２０とパッチ部２２との間に設けられる絶縁層２４を備える。第２のＥＢＧ構造体４２は、いわゆる、ビアレスのモザイク構造である。
【００５９】
電極部５０は、リファレンス面であり、例えば、グラウンド面または電源面となる。電極部５０は、半導体部品１０がプリント配線板に実装される際に、プリント配線板のグラウンドまたは電源に接続される。第１の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。
【００６０】
パッチ部５２は、第２の導電体で形成される。第２の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。パッチ部５２の形状は、特に限定されるものではなく、四角形、円形、その他の形状であってもかまわない。また、例えばパッチ部５２間がブリッジラインで接続される構造であってもかまわない。
【００６１】
パッチ部５２のサイズは、所望の遮断帯域（ストップバンド領域）を得るために最適化される。パッチ部５２のサイズは、半導体部品のサイズを小さくする観点から、１０ｍｍ角以下であることが望ましい。
【００６２】
絶縁層２４は、例えば、有機樹脂である。
【００６３】
本実施の形態の半導体部品３００では、半導体デバイス１０の動作周波数が、第２のＥＢＧ構造体４２の遮断帯域内にあるよう構成されている。したがって、第２のＥＢＧ構造体４２が、特に半導体デバイス１０の動作に有害な周波数帯域を遮断するストップバンドフィルタとして機能する。
【００６４】
回路基板に半導体部品３００を実装する場合、例えば、第１のＥＢＧ構造体１２のリファレンス面である電極部２０が、プリント配線板のグラウンド面と電気的に接続される。そして第２のＥＢＧ構造体のリファレンス面である電極部５０も、例えば、プリント配線板のグラウンド面と接続される。
【００６５】
例えば、半導体部品３００中の半導体デバイス１０の動作周波数と、この半導体部品３００が実装される回路基板の動作周波数（伝送周波数）が異なる場合がある。このような場合、半導体デバイス１０の動作に対して有害な電磁波の周波数と、回路基板の動作に対して有害な電磁波の周波数とが異なる。
【００６６】
本実施の形態によれば、第１のＥＢＧ構造体１２が、回路基板２００の動作周波数（伝送周波数）を遮断することで、回路基板の動作に有害な周波数を遮断するストップバンドフィルタとして機能する。加えて、第２のＥＢＧ構造体４２が、半導体デバイス１０の動作周波数を遮断することで、半導体デバイス１０の動作に有害な周波数帯域を遮断するストップバンドフィルタとして機能する。
【００６７】
したがって、回路基板の動作の安定化および小型化が図れるとともに、半導体デバイス１０の動作の安定化を図ることが可能となる。第１のＥＢＧ構造体１２と第２のＥＢＧ構造体４２が、半導体デバイス１０を金属筐体で覆う場合に金属筐体が担っていた半導体デバイス１０の物理的保護と半導体デバイス１０に対する有害電磁波の遮断の機能を担うことになる。さらに、第１のＥＢＧ構造体が回路基板に対する有害電磁波の遮断の機能を備えることになる。
【００６８】
このように、本実施の形態の半導体部品３００およびこれを実装する回路基板は、半導体部品内部、半導体部品外部の回路基板それぞれに有害な電磁波を遮断することを可能する。
【００６９】
なお、第２のＥＢＧ構造体４２が、プリント配線板の電源面と接続されてもかまわない。あるいは、例えば、第１のＥＢＧ構造体をプリント配線板の電源面に接続して回路基板の電源を安定化させ、第２のＥＢＧ構造体をプリント配線板のグラウンド面に接続して半導体デバイスのグラウンドを安定化させる構成としてもかまわない。
【００７０】
また、第２のＥＢＧ構造体５２がビアレスのモザイク構造である場合を例に説明した。構造を簡易にする観点からは、この構造が望ましいが、例えば、マッシュルーム構造等、その他の構造を適用することも可能である。
【００７１】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、回路基板、半導体部品等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる回路基板、半導体部品等に関わる要素を適宜選択して用いることができる。
【００７２】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての回路基板、半導体部品が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００７３】
１０      半導体デバイス
１２      第１のＥＢＧ構造体
２０      電極部
２２      パッチ部
２４      絶縁層
２６      ビア
３０      プリント配線板
３８      グラウンド面
４０      電源面
５０      第２のＥＢＧ構造体
１００    半導体部品
２００    回路基板
３００    半導体部品
【図１】
0005937190.tif 000002
【図２】
0005937190.tif 000003
【図４】
0005937190.tif 000004
【図５】
0005937190.tif 000005
【図３】
0005937190.tif 000006