(57)【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上の、トランジスタのチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層を介して前記絶縁層と重なる領域を有するゲート電極と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
前記絶縁層は、上端部に曲面を有し、
前記酸化物半導体層は、前記曲面に接する第１の領域を有し、
前記第１の領域は、結晶を有し、
前記結晶は、前記曲面に垂直なｃ軸を有することを特徴とする半導体装置。
【請求項２】
絶縁層と、
前記絶縁層上の、トランジスタのチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層を介して前記絶縁層と重なる領域を有するゲート電極と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
前記絶縁層は、上端部に曲面を有し、
前記絶縁層は、側面にテーパを有し、
前記酸化物半導体層は、前記曲面に接する第１の領域を有し、
前記第１の領域は、結晶を有し、
前記結晶は、前記曲面に垂直なｃ軸を有することを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記酸化物半導体層のキャリア濃度は、１×１０１２／ｃｍ３未満であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、半導体素子を利用した半導体装置、および当該半導体装置の作製方法に関する。
【背景技術】
【０００２】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。また、トランジスタに適用可能な半導体薄膜として、酸化物半導体等のワイドギャップ半導体を用いる技術が注目されている。
【０００３】
例えば、特許文献１では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物で構成される酸化物半導体が、薄膜トランジスタのチャネル形成領域に適用可能であることが確認されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１０３９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化、低価格化、などを達成するためには、トランジスタの微細化は必須である。
【０００６】
トランジスタを微細化する場合には、短チャネル効果による問題が生じる。短チャネル効果とは、トランジスタの微細化（チャネル長の縮小）に伴って顕在化する電気特性の劣化である。短チャネル効果は、ドレインの電界の効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタのようにドーピングによるしきい値制御を適用することが難しいため、短チャネル効果が現れやすい傾向にある。
【０００７】
また、酸化物半導体層は、可視光や紫外光が照射されることにより電気的特性が変化するおそれがあり、当該酸化物半導体層を用いたトランジスタにとって電気的特性の変動の要因となり、半導体装置の信頼性を低下させることになる。
【０００８】
そこで、開示する発明の一態様は、不良を抑制しつつ微細化を達成した半導体装置を提供することを目的の一とする。また、開示する発明の一態様は、安定した電気的特性が付与された、信頼性の高い半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
開示する発明では、絶縁層に凸状構造体を形成し、該凸状構造体に接して酸化物半導体層のチャネル形成領域を設けることで、チャネル形成領域を３次元方向（基板垂直方向）に延長させる。これによって、トランジスタの微細化を達成しつつ、実効的なチャネル長を延長させることができる。また、開示する発明では、凸状構造体の上面と側面とが交わる上端コーナー部に曲面を形成し、酸化物半導体層が当該曲面に垂直なｃ軸を有する結晶を含むように形成する。これによって、酸化物半導体層の可視光や紫外光の照射による電気的特性の変化を抑制することができる。より具体的には、以下のようにすることができる。
【００１０】
開示する発明の一態様は、表面に凸状構造体が設けられた絶縁層と、凸状構造体の上面および側面の少なくとも一部と接して設けられた酸化物半導体層と、酸化物半導体層上に設けられたゲート絶縁層と、ゲート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆って設けられるゲート電極と、酸化物半導体層と電気的に接続するソース電極およびドレイン電極と、を有し、凸状構造体は、上面と側面が交わる上端コーナー部に曲面が形成されており、酸化物半導体層は、上端コーナー部において当該上端コーナー部の曲面に概略垂直なｃ軸を有する結晶を含む半導体装置である。
【００１１】
上記において、上端コーナー部の曲面は、２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、酸化物半導体層は、絶縁層の表面に概略垂直なｃ軸を有する結晶を含むことが好ましい。また、絶縁層における、凸状構造体の上端コーナー部表面の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。また、絶縁層の表面の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。
【００１２】
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を有する凸状構造体を形成し、加熱しながら、凸状構造体の上面および側面の少なくとも一部と接する酸化物半導体層を形成し、酸化物半導体層と接してソース電極およびドレイン電極を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆ってゲート電極を形成する半導体装置の作製方法である。
【００１３】
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を有する凸状構造体を形成し、４００℃以上の温度で加熱しながら、凸状構造体の上面および側面の少なくとも一部と接し、且つ上端コーナー部において当該上端コーナー部の曲面に概略垂直なｃ軸を有する結晶を含む酸化物半導体層を形成し、酸化物半導体層と接してソース電極およびドレイン電極を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆ってゲート電極を形成する半導体装置の作製方法である。
【００１４】
開示する発明の他の一態様は、絶縁層に、上面と側面が交わる上端コーナー部に曲面を有する凸状構造体を形成し、２００℃未満の温度で加熱しながら、凸状構造体の上面および側面の少なくとも一部と接する非晶質状の酸化物半導体層を形成し、非晶質状の酸化物半導体層を４５０℃以上の温度で加熱し、上端コーナー部において当該上端コーナー部の曲面に概略垂直なｃ軸を有する結晶を含む酸化物半導体層を形成し、酸化物半導体層と接してソース電極およびドレイン電極を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に、凸状構造体の上面および側面の少なくとも一部を覆ってゲート電極を形成する半導体装置の作製方法である。
【００１５】
上記において、絶縁層にエッチングを行って凸状構造体を形成し、凸状構造体に希ガス雰囲気下でプラズマ処理を行うことにより、当該凸状構造体の上面と側面が交わる上端コーナー部に曲面を形成することが好ましい。また、希ガスとしてアルゴンを用いることが好ましい。または、絶縁層にメタルマスクを用いてエッチングを行って、凸状構造体を形成し、メタルマスクを反応性ガスを用いたドライエッチングにより除去する際に、凸状構造体の上面と側面が交わる上端コーナー部に曲面を形成することが好ましい。また、上端コーナー部の曲面は、２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、絶縁層における、凸状構造体の上端コーナー部表面の平均面粗さは、０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。
【００１６】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００１７】
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００１８】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【００１９】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２０】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２１】
なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。
【００２２】
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
【００２３】
【数１】
0005937874.tif 000002
【００２４】
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２）で与えられる。
【００２５】
【数２】
0005937874.tif 000003
【００２６】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。
【００２７】
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
【発明の効果】
【００２８】
開示する発明の一態様によって、不良を抑制しつつ、微細化を達成した半導体装置を提供することができる。また、開示する発明の一態様によって、安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【００２９】
また、開示する発明の一態様によって、トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイズを十分に小さくすることで、半導体装置の占める面積が小さくなり、半導体装置の取り数が増大する。これにより、半導体装置あたりの製造コストは抑制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を実現することができる。または、半導体装置の高集積化が可能となる。また、チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得ることもできる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一態様に係る半導体装置を説明する平面図および断面図。
【図２】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図３】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図４】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図５】本発明の一態様に係る半導体装置の作製工程を説明する断面図。
【図６】本発明の一態様に係る半導体装置を示す断面図、平面図および回路図。
【図７】本発明の一態様に係る半導体装置を示す回路図および斜視図。
【図８】本発明の一態様に係る半導体装置を示す断面図および平面図。
【図９】本発明の一態様に係る半導体装置を示す回路図。
【図１０】本発明の一態様に係る半導体装置を示すブロック図。
【図１１】本発明の一態様に係る半導体装置を示すブロック図。
【図１２】本発明の一態様に係る半導体装置を示すブロック図。
【図１３】本発明の一実施例に係る試料の断面ＴＥＭ像。
【発明を実施するための形態】
【００３１】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する実施の形態および実施例において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００３２】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００３３】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３４】
（実施の形態１）
本実施の形態では、本発明に係る一態様として、酸化物半導体を用いた半導体装置とその作製方法について、図１乃至図４を用いて説明する。
【００３５】
図１（Ａ）および図１（Ｂ）に本実施の形態に係る半導体装置の一例としてトランジスタ１６２の平面図および断面図を示す。ここで、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。
【００３６】
図１（Ａ）および図１（Ｂ）に示すトランジスタ１６２は、基板１００上に形成され且つ表面に凸状構造体１３１が設けられた絶縁層１３０と、凸状構造体１３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層１４４と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に、凸状構造体１３１の上面および側面の少なくとも一部を覆って設けられるゲート電極１４８と、酸化物半導体層１４４と電気的に接続するソース電極１４２ａおよびドレイン電極１４２ｂと、を有している。
【００３７】
絶縁層１３０の表面に凸状構造体１３１が設けられ、当該凸状構造体１３１の上面及び側面の少なくとも一部と接して酸化物半導体層１４４が設けられている。これにより、酸化物半導体層１４４のチャネル長方向（キャリアが流れる方向）の断面形状は、凸状構造体１３１の断面形状に沿って湾曲した形状となっており、凸状構造体１３１の高さが高くなるほどトランジスタ１６２の実効的なチャネル長を長くすることができる。ここで、凸状構造体１３１のチャネル長方向の幅Ｌに対して実効的なチャネル長の長さが２Ｌ以上になるように、凸状構造体１３１を設けることが好ましい。
【００３８】
凸状構造体１３１の高さを適宜決定することにより、酸化物半導体層１４４のチャネル形成領域を３次元方向（基板垂直方向）に延長させることができる。よって、トランジスタ１６２の微細化を図り、ソース電極１４２ａとドレイン電極１４２ｂの距離を短くしても、実効的なチャネル長を維持または延長させることができる。故に、トランジスタ１６２の微細化を達成しつつ、トランジスタ１６２の短チャネル効果の発現を抑制することができる。
【００３９】
これにより、トランジスタ１６２のサイズを十分に小さくすることが可能になるので、半導体装置の占める面積が小さくなり、半導体装置の取り数を増大させることができる。これにより、半導体装置あたりの製造コストを抑制することができる。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を実現することができる。または、半導体装置の高集積化が可能となる。また、チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得ることもできる。
【００４０】
絶縁層１３０の表面に設けられた凸状構造体１３１は、上面と側面が交わる部分（以下、上端コーナー部１３２と呼称する。）に曲面が形成されている。上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、上端コーナー部１３２の表面は平坦性が高いことが好ましく、例えば、平均面粗さが０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。このような上端コーナー部１３２を有する凸状構造体１３１の上面および側面の少なくとも一部に接して酸化物半導体層１４４を設けることにより、酸化物半導体層１４４の可視光や紫外光の照射による電気的特性の変化を抑制することができる。
【００４１】
また、凸状構造体１３１の上端コーナー部の曲面だけでなく、絶縁層１３０の酸化物半導体層１４４と接する面は平坦性が高いことがより好ましく、例えば、平均面粗さが０．１ｎｍ以上０．５ｎｍ未満であるとより好ましい。
【００４２】
酸化物半導体層１４４は、シリコンの１．１ｅＶよりも大きい禁制帯幅を持つ酸化物半導体を適用することが好ましく、例えば、禁制帯幅が３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、禁制帯幅が約３．０ｅＶである酸化インジウム、禁制帯幅が約３．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３ｅＶであるインジウムガリウム酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸化物、禁制帯幅が約３．３ｅＶである酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛などを好ましく用いることができる。このような材料を用いることにより、トランジスタ１６２のオフ電流を極めて低く保つことが可能である。
【００４３】
ここで、トランジスタ１６２に含まれる酸化物半導体層１４４は、水素などの不純物が十分に除去され、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下、さらに望ましくは１００ｙＡ（１ｙＡ（ヨクトアンペア）は１×１０−２４Ａ）以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。
【００４４】
さらに、酸化物半導体層１４４は結晶性を有するものとし、ｃ軸配向を有した結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜）とすることが好ましい。
【００４５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００４６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００４７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００４８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００４９】
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
【００５０】
ここで、絶縁層１３０の表面の平坦性が低かったり、上端コーナー部１３２に曲面が形成されていない場合、酸化物半導体層１４４に含まれる結晶の成長面の連続性が途切れてしまい、結晶性が低減してしまう恐れがある。
【００５１】
しかし、上述のように、表面の平坦性が高い絶縁層１３０上に接して酸化物半導体層１４４を設けることにより、酸化物半導体層１４４に含まれる結晶の成長面の連続性を向上させ、当該酸化物半導体層１４４の結晶性をより向上させることができる。
【００５２】
さらに、上述のように、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。さらに好ましくは、酸化物半導体層１４４中において、結晶の成長面が連続し、当該上端コーナー部１３２の曲面に対して金属原子が層状に配列した結晶が含まれる。また、上述のように、上端コーナー部１３２の表面の平坦性を向上させることにより、上端コーナー部１３２における酸化物半導体層１４４の結晶性をさらに向上させることができる。
【００５３】
このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【００５４】
次に、図２乃至図４を用いて、本実施の形態に係る半導体装置の作製方法の一例としてトランジスタ１６２の作製方法を説明する。図２乃至図４に示すトランジスタ１６２の作製工程の断面図は、図１（Ｂ）に示すトランジスタ１６２のＡ１−Ａ２の断面図に対応している。
【００５５】
まず、基板１００上に絶縁層１３０を形成し、絶縁層１３０表面に凸状構造体１２９を形成する（図２（Ａ）参照）。
【００５６】
基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができ、当該基板上に半導体素子が形成されていてもよい。さらには、シリコンなどの半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含むものとする。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【００５７】
絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、または酸化窒化アルミニウム膜等を形成することができる。本実施の形態では、絶縁層１３０として酸化シリコン膜を用いる。なお、絶縁層１３０は、ＣＶＤ法やスパッタリング法などの成膜方法を適宜用いて形成すればよい。
【００５８】
ここで、絶縁層１３０は酸素を含有することが好ましい。後の工程において、絶縁層１３０上に接して酸化物半導体層１４４が形成されるので、絶縁層１３０中に酸素を含ませることにより、後の工程で加熱処理などを行う際に酸化物半導体層１４４から絶縁層１３０中に酸素が引き抜かれるのを抑制することができる。さらに、加熱により酸素の一部が放出される酸化物絶縁層を用いて絶縁層１３０を形成することが好ましい。加熱により酸素の一部が放出する酸化物絶縁層としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁層を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁層を絶縁層１３０に用いることで、後の工程で加熱処理を行う際に酸化物半導体層１４４に酸素を拡散させることができる。なお、イオン注入法またはイオンドーピング法などを用いて絶縁層１３０に酸素を導入させても良い。
【００５９】
また、凸状構造体１２９は、絶縁層１３０の凸状構造体１２９を形成する領域を選択的に残存させるようにエッチング等を行うことにより形成することができる。例えば、一回のエッチングまたは複数回のエッチングによって形成することができる。
【００６０】
絶縁層１３０のエッチング方法としては、微細化の観点からドライエッチングを用いることが好適である。エッチングガスおよびエッチング条件は絶縁層１３０の材料などに合わせて適宜設定することができる。例えば、フルオロカーボン系ガスまたはフルオロカーボン系ガスを含む混合ガスを用いることが好ましい。例えば、ＣＨＦ３とＨｅの混合ガス、ＣＨＦ３とＣＨ４とＨｅの混合ガス、ＣＦ４とＨ２の混合ガス、Ｃ４Ｆ８とＡｒの混合ガスまたはＣＨＦ３とＣＦ４とＡｒの混合ガスなどを用いることができる。本実施の形態においては、エッチングガスとしてＣＨＦ３とＣＨ４とＨｅの混合ガスを用いる。また、複数回のエッチングを行う場合、上記ドライエッチングにウェットエッチングを組み合わせても良い。
【００６１】
次に、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２に曲面を形成する加工（以下、Ｒ加工と呼ぶ）を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を形成する（図２（Ｂ）参照）。ここで、上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。また、凸状構造体１３１のチャネル長方向の幅Ｌに対してトランジスタ１６２の実効的なチャネル長の長さが２Ｌ以上になるように、凸状構造体１３１を設けることが好ましい。
【００６２】
上端コーナー部１３２に曲面を形成するＲ加工としては、プラズマ処理を好適に用いることができる。当該プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスなどの希ガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズマドライエッチ法と同等であるが、不活性ガスを用いて行う。すなわち、このプラズマ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化する処理である。希ガスとしては、アルゴン、クリプトン、キセノンなど質量の大きい希ガス元素を用いることが好ましい。
【００６３】
このプラズマ処理時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向にアルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタする。このとき、当該被処理面の凸部から優先的にスパッタされるので、上端コーナー部１３２が優先的にスパッタ処理されてＲ加工される。このようにして上端コーナー部１３２に曲面が形成された凸状構造体１３１が形成される。
【００６４】
なお、当該プラズマ処理によって、絶縁層１３０表面に付着した酸素、水分、有機物などの不純物をスパッタリングの効果で除去することも可能である。また、絶縁層１３０表面（凸状構造体１３１を含む）を平坦化することも可能である。例えば、絶縁層１３０の表面を平坦化して表面粗さを低減し、絶縁層１３０の平均面粗さを、好ましくは０．１ｎｍ以上０．５ｎｍ未満とすることができる。
【００６５】
図２（Ｂ）において、凸状構造体１３１の側面は基板１００表面に概略垂直に形成されており、凸状構造体１３１の側面と、絶縁層１３０の凸状構造体１３１が形成されていない領域の表面とが接する部分は概略直角に形成されているが、本実施の形態はこれに限られるものではない。凸状構造体１３１は、図２（Ａ）または図２（Ｂ）に示す工程において、断面形状がテーパーを有するように形成しても良い。また、凸状構造体１３１の側面と絶縁層１３０の凸状構造体１３１が形成されていない領域の表面とが接する部分に曲面が形成されるようにしても良い。凸状構造体１３１をこのような形状にすることにより、凸状構造体上に形成する酸化物半導体層１４４の被覆性を向上させることができる。
【００６６】
なお、酸化物半導体の成膜を行う前に、処理室の加熱および排気を行って、処理室中の水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に処理室の内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理は、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処理を行って酸化物半導体の成膜前に処理室の不純物を除去することにより、酸化物半導体層１４４への水素、水、水酸基、水素化物などの混入を防ぐことができる。
【００６７】
次いで、基板１００を加熱しながら酸化物半導体を成膜し、絶縁層１３０の表面に形成された凸状構造体１３１の上面および側面の少なくとも一部と接するように酸化物半導体層１４４を形成する（図２（Ｃ）参照）。ここで、基板温度が２００℃を超えて７００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは４００℃以上４５０℃以下となるように、基板を加熱する。なお、薄く酸化物半導体層を成膜し、上記の温度で加熱を行っても良いし、さらに当該酸化物半導体層上に酸化物半導体層を形成しても良い。
【００６８】
酸化物半導体層１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層１４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ  Ｐｌａｓｍａ  Ｓｐｕｔｔｅｒｉｎｇ  ｓｙｓｔｅｍ）を用いて成膜してもよい。
【００６９】
酸化物半導体層１４４の材料としては、少なくともシリコンよりも大きい禁制帯幅を持つ酸化物半導体を用いる。シリコンよりも大きい禁制帯幅を持つ酸化物半導体としては、例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。
【００７０】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００７１】
また、酸化物半導体層１４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００７２】
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
【００７３】
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【００７４】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００７５】
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。ここで、成膜時に希ガスより酸素の体積比を大きくすることにより、酸化物半導体層１４４に酸素を容易に供給することができ、酸化物半導体層１４４中の酸素欠損を低減することができる。また、酸化物半導体層１４４への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
【００７６】
このようにして酸化物半導体層１４４を形成することにより、上述のようなｃ軸配向を有する結晶性の酸化物半導体層１４４を形成することができる。ここで、上端コーナー部１３２に曲面が形成された凸状構造体１３１上に接して酸化物半導体層１４４が形成されているので、酸化物半導体層１４４において、上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。さらに好ましくは、酸化物半導体層１４４中において、結晶の成長面が連続し、当該上端コーナー部１３２の曲面に対して金属原子が層状に配列した結晶が含まれる。また、上述のように、上端コーナー部１３２を含む絶縁層１３０の表面の平坦性を向上させることにより、酸化物半導体層１４４に含まれる結晶の成長面の連続性を向上させ、当該酸化物半導体層１４４の結晶性をより向上させることができる。
【００７７】
このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【００７８】
また、このように凸状構造体１３１の上端コーナー部１３２に曲面を形成し、上端コーナー部１３２を含む絶縁層表面１３０の平坦性を向上させることにより、酸化物半導体層１４４の被覆性を向上させることができる。
【００７９】
酸化物半導体層１４４形成後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行ってもよい。熱処理を行うことによって、酸化物半導体層１４４中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。当該熱処理は不活性ガス雰囲気下で行い、熱処理の温度は、３００℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、また、基板が歪み点を有する場合は基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００８０】
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板１００を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。
【００８１】
また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理装置としてＧＲＴＡ装置を用いる場合には、その熱処理時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱してもよい。
【００８２】
また、上記熱処理で酸化物半導体層１４４を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入することが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたはＮ２Ｏガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。この工程により、酸化物半導体層を高純度化させｉ型（真性）化することができる。
【００８３】
以上のような熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【００８４】
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化または脱水素化などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化または脱水素化の熱処理は、一回に限らず複数回行っても良い。
【００８５】
なお、図２（Ｃ）においては、酸化物半導体層１４４を島状に加工しているが、必ずしも酸化物半導体層１４４を島状に加工しなくてもよい。
【００８６】
次いで、酸化物半導体層１４４上に、導電層を形成し、該導電層を加工して酸化物半導体層１４４と電気的に接続するソース電極１４２ａ及びドレイン電極１４２ｂを形成する（図２（Ｄ）参照）。
【００８７】
ソース電極１４２ａ及びドレイン電極１４２ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。
【００８８】
なお、図２（Ｄ）に示す構成においては、ソース電極１４２ａおよびドレイン電極１４２ｂを酸化物半導体層１４４上に設ける構成としているが、本実施の形態はこれに限られるものではない。ソース電極１４２ａおよびドレイン電極１４２ｂを予め形成しておいて、その上に酸化物半導体層１４４を設ける構成としても良い。また、ソース電極１４２ａおよびドレイン電極１４２ｂの断面形状を、テーパーを有する形状にすることにより、ソース電極１４２ａおよびドレイン電極１４２ｂ上に接して設けられるゲート絶縁層１４６の被覆性を向上させることができる。
【００８９】
次いで、酸化物半導体層１４４、ソース電極１４２ａ及びドレイン電極１４２ｂ上にゲート絶縁層１４６を形成する（図２（Ｅ）参照）。
【００９０】
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。なお、酸化物半導体層１４４と接することを考慮すれば、水素等の不純物が十分に除去されていることが好ましいため、ゲート絶縁層１４６は、水素等の不純物が含まれにくいスパッタリング法を用いて形成することが好ましい。
【００９１】
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜または酸化窒化アルミニウム膜等を用いて形成することができる。さらに、ゲート絶縁層１４６は、作製するトランジスタのサイズやゲート絶縁層１４６の段差被覆性を考慮して形成することが好ましい。
【００９２】
ここで、ゲート絶縁層１４６は、絶縁層１３０と同様に酸素を含有することが好ましい。ゲート絶縁層１４６は酸化物半導体層１４４上に接して形成されるので、ゲート絶縁層１４６中に酸素を含ませることにより、後の工程で加熱処理などを行う際に酸化物半導体層１４４からゲート絶縁層１４６中に酸素が引き抜かれるのを抑制することができる。さらに、加熱により酸素の一部が放出される酸化物絶縁層を用いてゲート絶縁層１４６を形成することが好ましい。加熱により酸素の一部が放出する酸化物絶縁層としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁層を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁層をゲート絶縁層１４６に用いることで、後の工程で加熱処理を行う際に酸化物半導体層１４４に酸素を拡散させることができる。
【００９３】
本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸素を供給することができ、特性を良好にすることができる。
【００９４】
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。
【００９５】
ゲート絶縁層１４６の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で熱処理（第２の熱処理）を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが好ましく、２５０℃以上３５０℃以下とするのがより好ましい。このような熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸化物半導体層１４４と接するゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。このように、上述の熱処理には酸素を供給する効果があるため、当該熱処理を、加酸化（加酸素化）などと呼ぶこともできる。
【００９６】
なお、本実施の形態では、ゲート絶縁層１４６の形成後に加酸化の熱処理を行っているが、加酸化の熱処理のタイミングはこれに限定されない。例えば、ソース電極１４２ａ及びドレイン電極１４２ｂを形成した後に加酸化の熱処理を行っても良い。また、脱水化または脱水素化の熱処理に続けて加酸化の熱処理を行っても良いし、脱水化または脱水素化の熱処理に加酸化の熱処理を兼ねさせても良いし、加酸化の熱処理に脱水化または脱水素化の熱処理を兼ねさせても良い。
【００９７】
次いで、ゲート絶縁層１４６上に、凸状構造体１３１の上面および側面の少なくとも一部を覆ってゲート電極１４８を形成する（図２（Ｅ）参照）。
【００９８】
ゲート電極１４８の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極１４８としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極１４８は、単層構造としてもよいし、積層構造としてもよい。
【００９９】
ゲート絶縁層１４６と接するゲート電極１４８の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できるためである。
【０１００】
以上によって、本実施の形態のトランジスタ１６２を作製することができる（図２（Ｅ）参照）。
【０１０１】
なお、図２においては、図２（Ａ）および図２（Ｂ）を用いて説明したように、絶縁層１３０表面に凸状構造体１２９を形成し、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２にプラズマ処理を用いてＲ加工を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を形成したが、本実施の形態はこれに限られるものではない。以下に、図３および図４を用いて、プラズマ処理とは異なる方法を用いて凸状構造体１３１を形成する方法について説明する。
【０１０２】
図３（Ａ）乃至図３（Ｃ）は、メタルマスク１７０を用いて、絶縁層１３０表面に凸状構造体１３１を形成する工程の断面図である。まず、基板１００上に絶縁層１３０を成膜し、当該絶縁層１３０表面にメタルマスク１７０を形成する（図３（Ａ）参照）。
【０１０３】
メタルマスク１７０は、絶縁層１３０上に金属層を成膜し、フォトリソグラフィなどで選択的にパターニングされたレジストマスクを用いて、当該金属層をエッチングすることにより形成することができる。
【０１０４】
ここで、メタルマスク１７０は、金属材料を用いて形成されており、例えばアルミニウム、クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。本実施の形態では、タングステンからなるメタルマスク１７０を用いる。
【０１０５】
なお、基板１００および絶縁層１３０の詳細は、図２（Ａ）に関する記載を参酌することができる。
【０１０６】
次に、メタルマスク１７０を用いて絶縁層１３０をエッチングし、当該絶縁層１３０表面に凸状構造体１２９を形成する（図３（Ｂ）参照）。
【０１０７】
絶縁層１３０のエッチング方法としては、図２（Ａ）で示したエッチングと同様に、微細化の観点からドライエッチングを用いることが好適である。エッチングガスおよびエッチング条件は絶縁層１３０の材料などに合わせて適宜設定することができる。フロロカーボン系ガスまたはフロロカーボン系ガスを含む混合ガスを用いることが好ましい。例えば、ＣＨＦ３とＨｅの混合ガス、ＣＨＦ３とＣＨ４とＨｅの混合ガス、ＣＦ４とＨ２の混合ガス、Ｃ４Ｆ８とＡｒの混合ガスまたはＣＨＦ３とＣＦ４とＡｒの混合ガスなどを用いることができる。本実施の形態においては、エッチングガスとしてＣＨＦ３とＣＨ４とＨｅの混合ガスを用いる。また、エッチング条件は適宜設定することができる。例えば、一回のエッチングまたは複数回のエッチングによって凸状構造体１２９を形成することができる。
【０１０８】
なお、図３（Ｂ）では、凸状構造体１２９は、断面形状がテーパーを有するように形成されており、凸状構造体１２９の側面と絶縁層１３０の凸状構造体１２９が形成されていない領域の表面が接する部分に曲面が形成されている。凸状構造体１２９をこのような形状にすることにより、凸状構造体上に形成する酸化物半導体層の被覆性を向上させることができる。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。図２（Ｂ）において示したように、凸状構造体１２９の側面は基板１００表面に概略垂直に形成されるようにしてもよいし、凸状構造体１２９の側面と絶縁層１３０の凸状構造体１２９が形成されていない領域の表面が接する部分が概略直角に形成されるようにしてもよい。
【０１０９】
次に、メタルマスク１７０を反応性ガスを用いたドライエッチングで除去する（図３（Ｃ）参照）。ここで反応性ガスとしては、フッ素系ガス、塩素系ガス、またはこれらの混合ガスなどを用いることができる。例えば、メタルマスク１７０としてタングステンを用いた場合ＣＦ４とＣｌ２とＯ２の混合ガスなどを用いればよい。
【０１１０】
当該ドライエッチングに用いるフッ素系ガスまたは塩素系ガスは、絶縁層１３０もエッチングすることができる。また、当該ドライエッチングのエッチングレートは、メタルマスク１７０の方が絶縁層１３０よりも大きいものとする。これにより、メタルマスク１７０のエッチングの際に、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２にＲ加工を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を形成することができる。ここで、上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。なお、上記エッチング処理に加えてさらに、図２（Ｂ）を用いて示したようにプラズマ処理を行っても構わない。
【０１１１】
このようにして絶縁層１３０表面に凸状構造体１３１を形成することができる。後の工程は、図２（Ｃ）乃至図２（Ｅ）に示す工程を行うことにより、トランジスタ１６２を形成することができる。
【０１１２】
また、図４（Ａ）乃至図４（Ｃ）は、レジストマスク１８０を用いて、絶縁層１３０表面に凸状構造体１３１を形成する工程の断面図である。まず、基板１００上に絶縁層１３０を成膜し、当該絶縁層１３０表面にレジストマスク１８０を形成する（図４（Ａ）参照）。
【０１１３】
レジストマスク１８０は、感光性樹脂を、フォトリソグラフィなどを用いて選択的にパターニングすることにより形成することができる。ここで、レジストマスク１８０は、断面形状がテーパーを有するように形成し、レジストマスクの側面と絶縁層１３０の表面とがなす角が９０°未満となるようにする。
【０１１４】
次に、レジストマスク１８０に加熱処理を行い、図４（Ｂ）に示すように、上面及び側面が曲面を有し、断面形状がほぼ半円状のレジストマスク１８２を形成する（図４（Ｂ）参照）。ここで、加熱温度、加熱時間などの加熱条件を適宜設定することにより、レジストマスク１８２の形状を制御することができる。
【０１１５】
次に、レジストマスク１８２を用いて絶縁層１３０をエッチングし、当該絶縁層１３０表面に凸状構造体１３１を形成する（図４（Ｃ）参照）。
【０１１６】
このエッチング処理により、凸状構造体１２９の上面と側面が交わる上端コーナー部１３２にＲ加工を施し、当該上端コーナー部１３２に曲面が形成された凸状構造体１３１を形成することができる。ここで、上端コーナー部１３２の曲面は２０ｎｍ以上６０ｎｍ以下の曲率半径を有することが好ましい。なお、上記エッチング処理に加えてさらに、図２（Ｂ）を用いて示したようにプラズマ処理を行っても構わない。
【０１１７】
エッチング方法としては、図２（Ａ）で示したエッチングと同様に、ドライエッチングを好適に用いることができる。また、エッチング条件は適宜設定することができる。例えば、一回のエッチングまたは複数回のエッチングによって形成することができる。
【０１１８】
なお、図４（Ｃ）では、凸状構造体１３１は、断面形状がテーパーを有するように形成されており、凸状構造体１３１の側面と絶縁層１３０の凸状構造体１３１が形成されていない領域の表面が接する部分に曲面が形成されている。凸状構造体１３１をこのような形状にすることにより、凸状構造体上に形成する酸化物半導体層の被覆性を向上させることができる。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。図２（Ｂ）において示したように、凸状構造体１３１の側面は基板１００表面に概略垂直に形成されるようにしてもよいし、凸状構造体１３１の側面と絶縁層１３０の凸状構造体１３１が形成されていない領域の表面が接する部分が概略直角に形成されるようにしてもよい。
【０１１９】
このようにして絶縁層１３０表面に凸状構造体１３１を形成することができる。後の工程は、図２（Ｃ）乃至図２（Ｅ）に示す工程を行うことにより、トランジスタ１６２を形成することができる。
【０１２０】
以上のように、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸状構造体１３１の上面および側面の少なくとも一部に接して設けられていることで、ソース電極１４２ａとドレイン電極１４２ｂ間の距離（トランジスタ１６２の見かけ上のチャネル長）よりも、トランジスタ１６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。
【０１２１】
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【０１２２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２３】
（実施の形態２）
本実施の形態では、本発明に係る一態様として、先の実施の形態で述べた酸化物半導体を用いた半導体装置について、先の実施の形態とは異なる作製方法を、図５を用いて説明する。
【０１２４】
図５（Ｅ）に示すトランジスタ２６２の構造は、図１（Ｂ）に示すトランジスタ１６２と同様であり、基板２００上に形成され且つ表面に凸状構造体２３１が設けられた絶縁層２３０と、凸状構造体２３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層２４４と、酸化物半導体層２４４上に設けられたゲート絶縁層２４６と、ゲート絶縁層２４６上に、凸状構造体２３１の上面および側面の少なくとも一部を覆って設けられるゲート電極２４８と、酸化物半導体層２４４と電気的に接続するソース電極２４２ａおよびドレイン電極２４２ｂと、を有している。さらに絶縁層２３０の表面に設けられた凸状構造体２３１は、上端コーナー部２３２に曲面が形成されている。
【０１２５】
ここで、基板２００は先の実施の形態に示す基板１００と、絶縁層２３０は先の実施の形態に示す絶縁層１３０と、凸状構造体２３１は先の実施の形態に示す凸状構造体１３１と、上端コーナー部２３２は先の実施の形態に示す上端コーナー部１３２と、酸化物半導体層２４４は先の実施の形態に示す酸化物半導体層１４４と、ゲート絶縁層２４６は先の実施の形態に示すゲート絶縁層１４６と、ゲート電極２４８は先の実施の形態に示すゲート電極１４８と、ソース電極２４２ａおよびドレイン電極２４２ｂは先の実施の形態に示すソース電極１４２ａおよびドレイン電極１４２ｂと、それぞれ対応している。
【０１２６】
また、図５に示すトランジスタ２６２の作製工程の断面図は、図１（Ｂ）に示すトランジスタ１６２のＡ１−Ａ２の断面図に対応している。
【０１２７】
まず、先の実施の形態で示したように、基板２００上に絶縁層２３０を形成し、絶縁層２３０表面に、上面と側面が交わる上端コーナー部２３２に曲面が形成された凸状構造体２３１を形成する（図５（Ａ）参照）。
【０１２８】
ここで、基板２００、絶縁層２３０および凸状構造体２３１の詳細については、先の実施の形態の記載を参酌することができる。
【０１２９】
なお、酸化物半導体の成膜を行う前に、処理室の加熱および排気を行って、処理室中の水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に処理室の内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理は、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプはサイズの大きな分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処理を行って酸化物半導体の成膜前に処理室の不純物を除去することにより、酸化物半導体層２４４への水素、水、水酸基、水素化物などの混入を防ぐことができる。
【０１３０】
次に、基板２００を加熱しながら酸化物半導体を成膜し、絶縁層２３０の表面に形成された凸状構造体２３１の上面および側面の少なくとも一部と接するように酸化物半導体層２４３を形成する（図５（Ｂ）参照）。ここで、好ましくは基板温度が２００℃未満、より好ましくは１８０℃未満となるように基板２００を加熱する。
【０１３１】
成膜時の基板温度を好ましくは２００℃未満、より好ましくは１８０℃未満とすることによって酸化物半導体層２４３は非晶質構造を取るので、成膜時にＣＡＡＣ−ＯＳ膜となっていた、先の実施の形態に示す酸化物半導体層１４４とは異なる。
【０１３２】
酸化物半導体層２４３の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層２４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ  Ｐｌａｓｍａ  Ｓｐｕｔｔｅｒｉｎｇ  ｓｙｓｔｅｍ）を用いて成膜してもよい。
【０１３３】
酸化物半導体層２４３の材料としては、少なくともシリコンよりも大きい禁制帯幅を持つ酸化物半導体を用いる。シリコンよりも大きい禁制帯幅を持つ酸化物半導体としては、例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。
【０１３４】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【０１３５】
また、酸化物半導体層２４３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【０１３６】
酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
【０１３７】
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【０１３８】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１３９】
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。ここで、成膜時に希ガスより酸素の体積比を大きくすることにより、酸化物半導体層２４３に酸素を容易に供給することができ、酸化物半導体層２４３中の酸素欠損を低減することができる。また、酸化物半導体層２４３への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。
【０１４０】
ここで、先の実施の形態に示したように、酸化物半導体層に脱水化または脱水素化の熱処理を行うことが好ましい。熱処理を行うことによって、酸化物半導体層２４３中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体層２４３の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。ただし、当該熱処理は、非晶質状態の酸化物半導体層２４３中に結晶が形成されないように行われることが好ましい。当該熱処理は不活性ガス雰囲気下で行い、熱処理の温度は、好ましくは２５０℃以上４００℃以下、より好ましくは３００℃以下とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１４１】
当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板２００を導入して行うことができる。また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４２】
また、脱水化または脱水素化の熱処理で酸化物半導体層２４３を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）とすることが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたはＮ２Ｏガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。この工程により、酸化物半導体層を高純度化させｉ型（真性）化することができる。
【０１４３】
以上のような熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１４４】
なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状に加工する前、ゲート絶縁層の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１４５】
次に、非晶質状の酸化物半導体層２４３に加熱処理を行って当該酸化物半導体層の少なくとも一部を結晶化させ、ｃ軸配向を有する結晶を含む酸化物半導体層２４４を形成する（図５（Ｃ）参照）。ここで、加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。
【０１４６】
このように成膜時の加熱より高い温度で熱処理を行うことにより、酸化物半導体層２４３の結晶化を行うことができる。なお、熱処理温度以外の熱処理条件については、上述の脱水化または脱水素化の熱処理を参酌されたい。
【０１４７】
なお、図５（Ｃ）においては、酸化物半導体層２４４を島状に加工しているが、必ずしも酸化物半導体層２４４を島状に加工しなくてもよい。
【０１４８】
このようにして酸化物半導体層２４４を形成することにより、先の実施の形態に示すようなｃ軸配向を有する結晶性の酸化物半導体層２４４を形成することができる。ここで、上端コーナー部２３２に曲面が形成された凸状構造体２３１上に接して酸化物半導体層２４４が形成されているので、酸化物半導体層２４４において、上端コーナー部２３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。さらに好ましくは、酸化物半導体層２４４中において、結晶の成長面が連続し、当該上端コーナー部２３２の曲面に対して金属原子が層状に配列した結晶が含まれる。また、上述のように、上端コーナー部２３２を含む絶縁層２３０の表面の平坦性を向上させることにより、酸化物半導体層２４４に含まれる結晶の成長面の連続性を向上させ、当該酸化物半導体層２４４の結晶性をより向上させることができる。
【０１４９】
このようなｃ軸配向を有する結晶を含む酸化物半導体層２４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層２４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【０１５０】
次いで、酸化物半導体層２４４上に、導電層を形成し、該導電層を加工して酸化物半導体層２４４と電気的に接続するソース電極２４２ａ及びドレイン電極２４２ｂを形成する（図５（Ｄ）参照）。
【０１５１】
ここで、ソース電極２４２ａ及びドレイン電極２４２ｂの詳細については、先の実施の形態の記載を参酌することができる。
【０１５２】
次いで、酸化物半導体層２４４、ソース電極２４２ａ及びドレイン電極２４２ｂ上にゲート絶縁層２４６を形成し、当該ゲート絶縁層２４６上に、凸状構造体２３１の上面および側面の少なくとも一部を覆ってゲート電極２４８を形成する（図５（Ｅ）参照）。
【０１５３】
ここで、ゲート絶縁層２４６及びゲート電極２４８の詳細については、先の実施の形態の記載を参酌することができる。
【０１５４】
また、先の実施の形態で示したように、ゲート絶縁層２４６の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で加酸化の熱処理を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが好ましく、２５０℃以上３５０℃以下とするのがより好ましい。加酸化の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸化物半導体層２４４と接するゲート絶縁層２４６が酸素を含む場合、酸化物半導体層２４４に酸素を供給し、該酸化物半導体層２４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０１５５】
なお、本実施の形態では、ゲート絶縁層２４６の形成後に加酸化の熱処理を行っているが、加酸化の熱処理のタイミングはこれに限定されない。例えば、ソース電極２４２ａ及びドレイン電極２４２ｂを形成した後に加酸化の熱処理を行っても良い。また、脱水化または脱水素化の熱処理に続けて加酸化の熱処理を行っても良いし、脱水化または脱水素化の熱処理に加酸化の熱処理を兼ねさせても良いし、加酸化の熱処理に脱水化または脱水素化の熱処理を兼ねさせても良い。
【０１５６】
以上によって、本実施の形態のトランジスタ２６２を作製することができる（図５（Ｅ）参照）。
【０１５７】
以上のように、本実施の形態で示すトランジスタ２６２は、酸化物半導体層２４４が凸状構造体２３１の上面および側面の少なくとも一部に接して設けられていることで、ソース電極２４２ａとドレイン電極２４２ｂ間の距離（トランジスタ２６２の見かけ上のチャネル長）よりも、トランジスタ２６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。
【０１５８】
さらに、凸状構造体２３１の上端コーナー部２３２に曲面を形成することにより、酸化物半導体層２４４に、当該上端コーナー部２３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層２４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層２４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【０１５９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６０】
（実施の形態３）
本実施の形態では、先の実施の形態に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。もちろん、先の実施の形態に示すトランジスタ２６２をトランジスタ１６２の代わりに用いても良い。
【０１６１】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１６２】
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。
【０１６３】
図６（Ａ）および図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、先の実施の形態で示した構成と同一であるため、図６（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０１６４】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料は酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、シリコンなどを用いることにより高速動作を容易に行うことができる。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１６５】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するためにワイドギャップ半導体をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１６６】
図６（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。
【０１６７】
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。ここで、電極１２６は、トランジスタ１６０のソース電極やドレイン電極として機能する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１３０が設けられている。なお、高集積化を実現するためには、図６（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０１６８】
図６（Ａ）に示すようにトランジスタ１６２は、絶縁層１３０表面に設けられた凸状構造体１３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層１４４と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に、凸状構造体１３１の上面および側面の少なくとも一部を覆って設けられるゲート電極１４８と、酸化物半導体層１４４と電気的に接続するソース電極１４２ａおよびドレイン電極１４２ｂと、を有している。また、酸化物半導体層１４４はトランジスタ１６０のゲート電極１１０と電気的に接続されている。ここで、酸化物半導体層１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０１６９】
また、絶縁層１３０の表面に設けられた凸状構造体１３１は、上端コーナー部１３２に曲面が形成されており、酸化物半導体層１４４は当該曲面に概略垂直なｃ軸を有する結晶を含んでいる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高いトランジスタを提供することができる。
【０１７０】
また、ゲート絶縁層１４６上のトランジスタ１６２のソース電極１４２ａと重畳する領域には、導電層１４８ｂが設けられており、ソース電極１４２ａと、ゲート絶縁層１４６と、導電層１４８ｂとによって、容量素子１６４が構成される。すなわち、トランジスタ１６２のソース電極１４２ａは、容量素子１６４の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタの１６２の上方に設けてもよい。例えば、トレンチ型のキャパシタやスタック型の容量素子を別途、トランジスタの１６２の上方、或いは、トランジスタ１６０の下方に形成し、３次元的に積み重ねることでより高集積化を図ってもよい。
【０１７１】
トランジスタ１６２および容量素子１６４の上には絶縁層１５０が設けられている。そして、絶縁層１５０上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。配線１５６は、絶縁層１５０およびゲート絶縁層１４６などに設けられた開口に形成された電極１５４を介してドレイン電極１４２ｂと電気的に接続されている。ここで、電極１５４は、少なくともトランジスタ１６２の酸化物半導体層１４４の一部と重畳するように設けられることが好ましい。
【０１７２】
図６（Ａ）および図６（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２および容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１４８ｂは、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１７３】
なお、図６（Ａ）では電極１２６および電極１５４を用いて、金属化合物領域１２４、ドレイン電極１４２ｂおよび配線１５６を接続しているが、開示する発明はこれに限定されない。例えば、ドレイン電極１４２ｂを直接、金属化合物領域１２４に接触させても良い。または、配線１５６を直接、ドレイン電極１４２ｂに接触させても良い。
【０１７４】
次に、図６（Ａ）および図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
【０１７５】
図６（Ｃ）において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の一方は、容量素子１６４の電極の一方と電気的に接続されている（ノードＦＧと呼ぶこともできる）。第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１７６】
図６（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１７７】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０１７８】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０１７９】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１８０】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１８１】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１８２】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０１８３】
また、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸状構造体１３１の上面および側面の少なくとも一部に接して設けられていることで、トランジスタ１６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。これにより、本実施の形態に示す半導体装置の高集積化を図ることができる。
【０１８４】
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【０１８５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８６】
（実施の形態４）
本実施の形態においては、先の実施の形態に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、先の実施の形態に示した構成と異なる構成について、図７および図８を用いて説明を行う。もちろん、先の実施の形態に示すトランジスタ２６２をトランジスタ１６２の代わりに用いても良い。
【０１８７】
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（Ｂ）に示す半導体装置について、以下説明を行う。
【０１８８】
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極またはドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０１８９】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０１９０】
次に、図７（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０１９１】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０１９２】
トランジスタ１６２のオフ電流は極めて小さいから、容量素子２５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０１９３】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０１９４】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１９５】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０１９６】
このように、図７（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０１９７】
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
【０１９８】
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０１９９】
図７（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａおよびメモリセルアレイ２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２００】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２０１】
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
【０２０２】
次に、図７（Ａ）に示したメモリセル２５０の具体的な構成について図８を用いて説明を行う。
【０２０３】
図８は、メモリセル２５０の構成の一例である。図８（Ａ）に、メモリセル２５０の断面図を、図８（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図８（Ａ）は、図８（Ｂ）のＦ１−Ｆ２およびＧ１−Ｇ２における断面に相当する。
【０２０４】
図８（Ａ）および図８（Ｂ）に示すトランジスタ１６２は、先の実施の形態で示した構成と同一であるため、図８（Ａ）および図８（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０２０５】
図８（Ａ）に示すようにトランジスタ１６２は、絶縁層１３０表面に設けられた凸状構造体１３１の上面および側面の少なくとも一部と接して設けられた酸化物半導体層１４４と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に、凸状構造体１３１の上面および側面の少なくとも一部を覆って設けられるゲート電極１４８と、酸化物半導体層１４４と電気的に接続するソース電極１４２ａおよびドレイン電極１４２ｂと、を有している。ここで、酸化物半導体層１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０２０６】
また、絶縁層１３０の表面に設けられた凸状構造体１３１は、上端コーナー部１３２に曲面が形成されており、酸化物半導体層１４４は当該曲面に概略垂直なｃ軸を有する結晶を含んでいる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高いトランジスタを提供することができる。
【０２０７】
また、ゲート絶縁層１４６上のトランジスタ１６２のソース電極１４２ａと重畳する領域には、導電層１４８ｂが設けられており、ソース電極１４２ａと、ゲート絶縁層１４６と、導電層１４８ｂとによって、容量素子２５４が構成される。すなわち、トランジスタ１６２のソース電極１４２ａは、容量素子２５４の一方の電極として機能し、導電層１４８ｂは、容量素子２５４の他方の電極として機能する。
【０２０８】
トランジスタ１６２および容量素子２５４の上には絶縁層１５０が設けられている。そして、絶縁層１５０上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。配線２６０は、ゲート絶縁層１４６および絶縁層１５０などに形成された開口を介してトランジスタ１６２のドレイン電極１４２ｂと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０とドレイン電極１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図７（Ａ）の回路図におけるビット線ＢＬに相当する。
【０２０９】
図８（Ａ）および図８（Ｂ）において、トランジスタ１６２のドレイン電極１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能している。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２１０】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０２１１】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２１２】
また、本実施の形態で示すトランジスタ１６２は、酸化物半導体層１４４が凸状構造体１３１の上面および側面の少なくとも一部に接して設けられていることで、トランジスタ１６２の実効的なチャネル長を長くすることが可能である。よって、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。これにより、本実施の形態に示す半導体装置の高集積化を図ることができる。
【０２１３】
さらに、凸状構造体１３１の上端コーナー部１３２に曲面を形成することにより、酸化物半導体層１４４に、当該上端コーナー部１３２の曲面に概略垂直なｃ軸を有する結晶を多く含ませることができる。このようなｃ軸配向を有する結晶を含む酸化物半導体層１４４を設けることにより、可視光や紫外光の照射による電気的特性の変化を抑制することができる。よって、このような酸化物半導体層１４４を設けることにより安定した電気的特性が付与された、信頼性の高い半導体装置を提供することができる。
【０２１４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１５】
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図９乃至図１２を用いて説明する。
【０２１６】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭは使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合以下の特徴がある。
【０２１７】
通常のＳＲＡＭは、図９（Ａ）に示すように１つのメモリセルがトランジスタ８０１乃至トランジスタ８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２１８】
それに対して、ＤＲＡＭはメモリセルが図９（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２１９】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。
【０２２０】
図１０に携帯機器のブロック図を示す。図１０に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２１】
図１１に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１１に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０には、画像データ（入力画像データ）が入力される信号線と、メモリ９５２およびメモリ９５３に記憶されたデータ（記憶画像データ）の読み出しおよび制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７と、が接続されている。
【０２２２】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、およびディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２２３】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
【０２２４】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、およびディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２２５】
このようにメモリ９５２およびメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２およびメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２およびメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２６】
図１２に電子書籍のブロック図を示す。図１２はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２２７】
ここでは、図１２のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２８】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２２９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２３０】
本実施例では、表面に凸状構造体が設けられた絶縁層を形成し、当該凸状構造体の上面および側面を覆って、酸化物半導体層を形成した試料を作製し、当該酸化物半導体層の結晶状態について観察を行った。
【０２３１】
以下に、本実施例で試料として用いた実施例試料１の作製手順について説明する。
【０２３２】
まず、実施例試料１において、絶縁層としてスパッタリング法を用いて酸化シリコン膜を膜厚５００ｎｍでシリコン基板上に形成した。
【０２３３】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２３４】
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングして表面に凸状構造体を形成した。エッチング工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行った。凸状構造体の断面における側面の高さ、および凸状構造体の断面における上面の長さは約３５０ｎｍとした。
【０２３５】
その後、酸化シリコン膜上から剥離液を用いてレジストマスクを除去した。
【０２３６】
次に凸状構造体が設けられた酸化シリコン膜にアルゴンを用いたプラズマ処理を行い、凸状構造体の上面と側面が交わる上端コーナー部を曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状に加工した。
【０２３７】
本実施例における、表面に凸状構造体が設けられた酸化シリコン膜に行ったプラズマ処理の条件は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０秒間とした。
【０２３８】
以上の工程で曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナー部を有する凸状構造体が設けられた酸化シリコン膜を形成した。なお、該プラズマ処理により、酸化シリコン膜の表面の平坦化処理も行った。
【０２３９】
次に、凸状構造体の上面、上端コーナー部、側面、および酸化シリコン膜の凸状構造体が形成されてない領域の表面に接して酸化物半導体層を形成した。酸化物半導体層として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍ形成した。
【０２４０】
実施例試料１では、シリコン基板を４００℃に加熱しながら酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜）の成膜を行った。なお、実施例試料１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度４００℃とした。酸化物半導体層の成膜に用いるアルゴン及び酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を９Ｎ、露点−１２１℃、水０．１ｐｐｂ、水素０．５ｐｐｂ、酸素の純度を８Ｎ、露点−１１２℃、水１ｐｐｂ、水素１ｐｐｂレベルが好ましい。
【０２４１】
以上の工程で得られた実施例試料１において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、上端コーナー部の断面観察を行った。図１３（Ａ）に実施例試料１の倍率２００万倍のＴＥＭ像、図１３（Ｂ）に実施例試料１の倍率８００万倍のＴＥＭ像をそれぞれ示す。
【０２４２】
図１３（Ａ）に示すように、凸状構造体における上端コーナー部は曲面状であり、該曲率半径は２０ｎｍ以上６０ｎｍ以下であった。そして曲面状の上端コーナー部には、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１３（Ｂ）でより顕著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に上端コーナー部の曲面に沿って幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
【０２４３】
このことから、実施例試料１において、凸状構造体の上端コーナー部に接して成膜された酸化物半導体層は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）層であり、そのＣＡＡＣ−ＯＳ層の成長面は曲面状の上端コーナー部において連続性を有することが確認できた。
【０２４４】
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）層を凸状構造体上に接して設けたトランジスタは、トランジスタサイズの縮小を図りつつ、短チャネル効果の発現を抑制することが可能である。さらに、可視光や紫外光の照射による電気的特性の変化を抑制することができ、信頼性の高い半導体装置を提供することができる。
【符号の説明】
【０２４５】
１００    基板
１０６    素子分離絶縁層
１０８    ゲート絶縁層
１１０    ゲート電極
１１６    チャネル形成領域
１２０    不純物領域
１２４    金属化合物領域
１２６    電極
１２８    ゲート電極
１２９    凸状構造体
１３０    絶縁層
１３１    凸状構造体
１３２    上端コーナー部
１４４    酸化物半導体層
１４６    ゲート絶縁層
１４８    ゲート電極
１５０    絶縁層
１５４    電極
１５６    配線
１６０    トランジスタ
１６２    トランジスタ
１６４    容量素子
１７０    メタルマスク
１８０    レジストマスク
１８２    レジストマスク
２００    基板
２３０    絶縁層
２３１    凸状構造体
２３２    上端コーナー部
２４３    酸化物半導体層
２４４    酸化物半導体層
２４６    ゲート絶縁層
２４８    ゲート電極
２５０    メモリセル
２５１    メモリセルアレイ
２５３    周辺回路
２５４    容量素子
２６０    配線
２６２    トランジスタ
８０１    トランジスタ
８０３    トランジスタ
８０４    トランジスタ
８０５    トランジスタ
８０６    トランジスタ
８０７    Ｘデコーダー
８０８    Ｙデコーダー
８１１    トランジスタ
８１２    保持容量
８１３    Ｘデコーダー
８１４    Ｙデコーダー
９０１    ＲＦ回路
９０２    アナログベースバンド回路
９０３    デジタルベースバンド回路
９０４    バッテリー
９０５    電源回路
９０６    アプリケーションプロセッサ
９０７    ＣＰＵ
９０８    ＤＳＰ
９０９    インターフェイス
９１０    フラッシュメモリ
９１１    ディスプレイコントローラ
９１２    メモリ回路
９１３    ディスプレイ
９１４    表示部
９１５    ソースドライバ
９１６    ゲートドライバ
９１７    音声回路
９１８    キーボード
９１９    タッチセンサ
９５０    メモリ回路
９５１    メモリコントローラ
９５２    メモリ
９５３    メモリ
９５４    スイッチ
９５５    スイッチ
９５６    ディスプレイコントローラ
９５７    ディスプレイ
１００１    バッテリー
１００２    電源回路
１００３    マイクロプロセッサ
１００４    フラッシュメモリ
１００５    音声回路
１００６    キーボード
１００７    メモリ回路
１００８    タッチパネル
１００９    ディスプレイ
１０１０    ディスプレイコントローラ
１４２ａ    ソース電極
１４２ｂ    ドレイン電極
１４８ｂ    導電層
２４２ａ    ソース電極
２４２ｂ    ドレイン電極
２５１ａ    メモリセルアレイ
２５１ｂ    メモリセルアレイ
【図１】
0005937874.tif 000004
【図２】
0005937874.tif 000005
【図３】
0005937874.tif 000006
【図４】
0005937874.tif 000007
【図５】
0005937874.tif 000008
【図６】
0005937874.tif 000009
【図７】
0005937874.tif 000010
【図８】
0005937874.tif 000011
【図９】
0005937874.tif 000012
【図１０】
0005937874.tif 000013
【図１１】
0005937874.tif 000014
【図１２】
0005937874.tif 000015
【図１３】
0005937874.tif 000016