(57)【特許請求の範囲】
【請求項１】
パワートランジスタまたはショットキーダイオードの終端構造の終端構造であって、
アクティブ領域と終端領域とを備え、第１の導電型を持つ半導体基板と、
前記終端領域に位置し、前記アクティブ領域の境界から前記半導体基板のエッジの方へ伸びる終端トレンチと、
前記終端トレンチより下の前記半導体基板の表面に配置される、第２の導電型を持つドープ領域と、
前記境界に近接する側壁に形成され、前記ドープ領域がＭＯＳゲートの一部の下から前記半導体基板の前記エッジの方へ伸びる、前記ＭＯＳゲートと、
前記ＭＯＳゲートの一部を覆い、前記半導体基板の前記エッジの方へ伸び、前記終端トレンチの上に形成される終端構造酸化層と、
前記半導体基板の裏側面に形成される第１の導電層と、
前記アクティブ領域、前記ＭＯＳゲートの露出された部分、の頂上に形成され、前記終端構造酸化層の一部を覆うために伸びる第２の導電層と、
を具備し、
前記ドープ領域の前記アクティブ領域側の端部と、前記終端構造酸化層の前記アクティブ領域側の端部は、水平方向において同じ位置にあり、
前記ドープ領域は第１の導電型を持つ前記半導体基板で囲まれていることを特徴とする、パワートランジスタまたはショットキーダイオードの終端構造。
【請求項２】
互いに離れており、前記半導体基板の前記アクティブ領域に形成される複数のトレンチＭＯＳデバイスをさらに具備する、請求項１に記載の終端構造。
【請求項３】
前記ＭＯＳゲートは、導電層と、前記終端トレンチの底と前記導電層との間に形成されるゲート酸化層とを具備する、請求項１に記載の終端構造。
【請求項４】
前記トレンチＭＯＳデバイスは、ショットキーダイオードである、請求項２に記載の終端構造。
【請求項５】
前記ショットキーダイオードは、前記半導体基板のアクティブ領域における少なくとも１つのトレンチを含むＴＭＢＳショットキーダイオードである、請求項４に記載の終端構造。
【請求項６】
前記パワートランジスタまたはショットキーダイオードは、ショットキーダイオード、ＤＭＯＳ、およびＩＧＢＴを含むグループから選ばれたデバイスである、請求項１に記載の終端構造。
【請求項７】
前記終端構造酸化層の上に配置され、前記第２の導電層から離れて位置する１つ以上の分けられた金属領域をさらに具備する、請求項１に記載の終端構造。
【請求項８】
前記ドープ領域は、１×１０11atoms/cm2から１×１０13atoms/cm2の間の注入ドーパントを有するイオン注入領域である、請求項１に記載の終端構造。
【請求項９】
半導体基板のアクティブ領域に形成され互いに離れている複数のトレンチＭＯＳデバイスを持ち、第１の導電型を持つ、前記半導体基板と、
終端領域に位置し、前記アクティブ領域の境界から前記半導体基板のエッジの方へ伸びる終端トレンチと、
前記終端トレンチより下の前記半導体基板の表面に配置される、第２の導電型を持つドープ領域と、
前記境界に近接する側壁に形成され、前記ドープ領域がＭＯＳゲートの一部の下から前記半導体基板の前記エッジの方へ伸びる、前記ＭＯＳゲートと、
前記ＭＯＳゲートの一部を覆い、前記半導体基板の前記エッジの方へ伸び、前記終端トレンチの上に形成される終端構造酸化層と、
前記半導体基板の裏側面に形成される第１の導電層と、
前記アクティブ領域の頂上に形成され、前記トレンチＭＯＳデバイスのうちの近接するものの間に位置する前記半導体基板の１つ以上の部分により１つ以上のショットキーバリアを定義する第２の導電層と、
前記ＭＯＳゲートの露出された部分と前記終端構造酸化層との上を覆うフィールドプレートと、
を具備し、
前記ドープ領域の前記アクティブ領域側の端部と、前記終端構造酸化層の前記アクティブ領域側の端部は、水平方向において同じ位置にあり、
前記ドープ領域は第１の導電型を持つ前記半導体基板で囲まれていることを特徴とする、ショットキーダイオード。
【請求項１０】
前記フィールドプレートは、前記終端トレンチへの前記第２の導電層の伸張を含む、請求項９に記載のショットキーダイオード。
【請求項１１】
前記半導体基板は第１の層と基礎基板とを具備し、前記第１の層は第１の導電型の軽ドープされた不純物を持ち、前記基礎基板は第１の導電型の重ドープされた不純物を持つ、請求項９に記載のショットキーダイオード。
【請求項１２】
前記トレンチＭＯＳデバイスおよび前記終端トレンチは、１−６ミクロンの間の深さを持つ前記第１の層に形成される、請求項１１に記載のショットキーダイオード。
【請求項１３】
前記終端トレンチは、１０−５０ミクロンの間の幅を持つ、請求項１２に記載のショットキーダイオード。
【請求項１４】
前記終端トレンチが１つの側壁のみを持つように、前記終端トレンチは、前記アクティブ領域の前記境界から前記半導体基板のエッジまで形成される、請求項９に記載のショットキーダイオード。
【請求項１５】
前記トレンチＭＯＳデバイスおよび前記ＭＯＳゲートは、金属、ポリシリコン、およびアモルファスシリコンを含むグループから選ばれた材料を含む、請求項９に記載のショットキーダイオード。
【請求項１６】
前記終端構造酸化層の上に配置され、前記フィールドプレートから離れて位置する１つ以上の分けられた金属領域をさらに具備する、請求項９に記載のショットキーダイオード。
【請求項１７】
０．３ミクロンから１０ミクロンの距離で互いから離れて位置する少なくとも２つの分けられた金属領域をさらに具備する、請求項１６に記載のショットキーダイオード。
【発明の詳細な説明】
【関連出願】
【０００１】
本発明は、その全体においてここに参照により組み込まれる、２０１０年３月１６日に出願された米国特許出願番号１２／７２４，７７１からの優先権を主張する。
【発明の分野】
【０００２】
本発明は、一般に半導体デバイスに関連し、特に、トレンチＭＯＳデバイスのための終端（ターミネーション）構造に関連する。
【背景】
【０００３】
慣習的に、ショットキーダイオードは、重ドープ半導体基板を含み、典型的に単結晶シリコンで作られる。第２の層は、基板を覆い、ドリフト領域と呼ばれる第２の層は、基板と同じ導電型のキャリアを持つ材料を用いてより少なく重ドープされる。金属層または金属シリサイド層は、軽ドープされたドリフト領域を備えるショットキー接触を形成し、ダイオードアノードを形成する。
【０００４】
ショットキーダイオードのような単極のコンポーネントを形成する場合、２つの反対する制約が発生する。特に、コンポーネントは、高降伏電圧を持つとともに、できるだけ低いオン抵抗(Ｒｏｎ)を示すべきである。オン抵抗の最小化は、より少なくドープされる層の厚さを最小化し、この層のドーピングを最大化することを課する。これに対して、高逆降伏電圧を得るために、等電位面が強く曲げられるエリアの生成を回避することとともに、より少なくドープされる層のドーピングは、最小化しなければならず、その厚さは最大化されなければならない。
【０００５】
様々な解決策がこれらの反対の制約を調和させるために提供され、それは、トレンチＭＯＳバリアショットキー（ＴＭＢＳ）ダイオードと呼ばれる、トレンチＭＯＳキャパシタンスショットキーダイオード構造の開発に結びついた。そのような構造の例において、導電性エリア、例えば重ドープＮ型ポリシリコンエリアは、下にある基板ほど重Ｎ型ドープされない厚いドリフト領域の上方部において形成される。絶縁層は、厚い層から導電性エリアを絶縁する。アノード層は、絶縁された導電性エリアの上部表面と接触し、軽ドープされたドリフト領域を備えるショットキー接触を形成する全体構造を覆う。
【０００６】
逆バイアスされる場合、絶縁された導電性エリアは、ドリフト領域への側面の消耗を引き起こし、それはこの層の中の等電位面の分布を変更する。このことは、ドリフト領域ドーピングを増加することを可能にし、これにより、逆降伏電圧に対する不都合な影響なくオン抵抗を縮小する。
【０００７】
図１は、従来のＴＭＢＳショットキーダイオードまたは整流器の単純化された部分図である。ダイオードは、軽ドープＮ型エピタキシャル層２が形成される重ドープＮ型シリコンウェーハ１から形成される。開口は、このエピタキシャル層に形成され、それはトレンチ形とされてもよい。導電性領域３は、開口の中に形成され、それは例えばドープされたポリシリコンから作られる。絶縁層４は、各導電性領域と対応する開口（例えばトレンチ）の壁との間に挿入される。絶縁層４は、例えば、熱酸化によって形成されてもよく、開口は、コンフォーマル蒸着によってポリシリコンで満たされてもよく、平坦化ステップが後に続く。この後、単結晶シリコン領域の上のシリコン５およびポリシリコンを充填している領域の上の６を形成可能な、例えばニッケルのような金属は、蒸着される。一旦、ケイ素化合物が形成されると、シリコンに反応していない金属は、選択性エッチによって除去される。この後、アノード金属蒸着７は、上面側で形成され、カソード金属蒸着８は下面側で形成される。
【０００８】
高電圧ショトキー整流器を達成するための主要問題は、その終端領域の設計にある。任意の電圧設計を用いる場合に、終端領域は、自己マルチセルプロテクションの欠如および曲率効果によりより高い電界の傾向がある。その結果、降伏電圧は、典型的に、その理想値から劇的に低下される。この低下を回避するために、終端領域は、デバイスのエッジ(アクティブ領域の近く)で電界の密集を低下するように設計されるべきである。電界の密集を低下する従来のアプローチは、ＬＯＣＯＳ（local oxidation of silicon）領域、フィールドプレート、保護環、トレンチおよび様々なそれらの組み合わせを備える終端構造を含む。そのような終端領域を含むショットキーダイオードの１例は、米国特許番号６，３９６，０９０に示される。
【０００９】
残念ながら、高電圧印加について、終端領域の表面での電界分布がまだ全く理想的ではないため、終端領域のこれらの従来の設計は、単に制限された成功であった。同時に、ホットキャリア注入と寄生電荷の増進とから引き起こされる劣化のために、他の問題が生じる。
【発明の概要】
【００１０】
本発明にしたがって、パワートランジスタのための終端構造が提供される。本発明の１つの態様において、終端構造は、アクティブ領域と終端領域とを備える半導体基板を含む。基板は、第１の導電型を持つ。終端トレンチは、終端領域に位置し、アクティブ領域の境界から半導体基板のエッジの方へ伸びる。第２の導電型を持つドープ領域は、終端トレンチより下の基板に配置される。ＭＯＳゲートは、境界に近接する側壁に形成される。ドープ領域は、境界から離れて位置するＭＯＳゲートの一部の下から半導体基板のエッジの方へ伸びる。終端構造酸化層は、ＭＯＳゲートの一部を覆い、基板のエッジの方へ伸び、終端トレンチの上に形成される。第１の導電層は、半導体基板の裏側面に形成され、第２の導電層は、アクティブ領域、ＭＯＳゲートの露出された部分、の頂上に形成され、終端構造酸化層の一部を覆うために伸びる。
【図面の簡単な説明】
【００１１】
【図１】図１は、従来のＴＭＢＳショットキーダイオードまたは整流器の単純化され部分図である。
【図２】図２は、本発明にしたがって構築されたＴＭＢＳショットキーダイオードのアクティブおよび終端領域の断面図を示す。
【図３】図３は、注入領域を備えるおよび備えない双方の、図２のデバイスに対する逆バイアスでのリーク電流の依存性を示す。
【図４】図４は、注入領域を備えるおよび備えない双方の、図２のデバイスのＡ−Ａ’ラインにそって異なる位置での電界を示す。
【図５】図５は、注入領域を備えるおよび備えない双方の、図２のデバイスに対する電界のｙ軸ベクトルを示す。
【図６】図６は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図７】図７は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図８】図８は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図９】図９は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図１０】図１０は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図１１】図１１は、図２のデバイスを作成するために使用されてもよいプロセスステップの１例を例証する。
【図１２】図１２は、本発明の他の実施形態にしたがって構築されたＴＭＢＳショットキーダイオードのアクティブおよび終端領域の断面図を示す。
【図１３】図１３は、図２および図１２のデバイスに対する逆バイアスでのリーク電流の依存性を示す。
【図１４】図１４は、図２および図１２のデバイスにそって異なる位置での電界を示す。
【詳細な説明】
【００１２】
以下に詳述されるように、前述の問題を抑える終端構造が提供される。特に、電荷が誘電体中に補足される程度を向上させるのがシリコン／誘電体界面（インタフェース）であるため、デバイスは、シリコン／誘電体界面で直交電界成分を低下することにより、ホットキャリア注入劣化へのよりよい耐性を示す。寄生電荷によって引き起こされる問題は、（ｉ）電界が「柔軟に」分布できるような終端構造を設計することであり、電界のピークを増加することなく、寄生電荷の前で電界の変動を可能にすること、または、（ｉｉ）フローティング帯電性プレートを用いて寄生電荷を保護すること、のどちらでも抑えることができる。
【００１３】
図２は、ＴＭＢＳショットキーダイオードのアクティブおよび終端領域の断面図を示す。アクティブ領域は、第１の導電型（例えば、ｎ＋型）のドーパントで重ドープされる半導体基板１１０Ｂを含む。第１の層１００Ａは、基板１００Ｂの上に形成され、第１の導電型(例えば、ｎ−型)のドーパントでより軽くドープされる。トレンチ１１０(そのうちの１つだけが示される)は、第１の層１００Ａの中に形成される。トレンチ１１０は、絶縁層１２５にそって並べられ、ドープされたポリシリコンのような導電材料１４０で満たされる。金属層１６０は、導電材料１４０および第１の層１００Ａの露出面の上に形成される。ショットキー接触は、金属層１６０と第１の層１００Ａとの間の界面で形成される。アノード金属１６５は、金属層１６０の上に形成される。カソード電極（図示せず）は、半導体基板１００Ｂの裏側に配置される。
【００１４】
図２に示されるＴＭＢＳショットキーダイオードの終端領域は、アクティブ領域による境界１１２から半導体基板１００Ｂのエッジまで伸びる終端トレンチ１２０を含む。ＭＯＳゲート１２２は、アクティブ領域による境界１１２と近接する終端領域の側壁に形成される。ＭＯＳゲート１２２は、絶縁材料１２８と導電材料１２２とを含む。絶縁材料１２８は、ＭＯＳゲート１２２が配置される側壁と、側壁に近接する第１の層１００Ａの部分とにそって並ぶ。導電材料１２２は、絶縁材料１２８を覆う。終端酸化層１５０は、終端トレンチ内に形成され、ＭＯＳゲート１２２からデバイスのエッジの方へ伸びる。注入領域１５２は、第１の層１００Ａの中に形成され、第１の層１００Ａと反対の導電型（例えば、ｐ型）のドーパントでドープされる。注入領域１５２は、ＭＯＳゲート１２２の一部と終端酸化層１５０との下方に位置する。いくつかのインプリメンテーションにおいて、注入領域１５２のエッジは、境界１１２へ伸びてもよく、ＭＯＳゲート１１２のコーナーを囲む。アクティブ領域に位置する金属層１６０およびアノード金属１６５は、終端領域へ伸びてＭＯＳゲート１２２および終端酸化層１５０の一部を覆い、それによりフィールドプレートを定義する。
【００１５】
もし注入領域１５２が終端構造で使用されなければ、高電界は高電圧でまだ発生するだろう。これは、空乏領域の成長がｎ型ドリフト層の中の相対的に高いドーピングによって制限されるので、すべての逆バイアスがアノードおよびカソード電極の間の制限された空乏領域内に保持され、電界がアクティブ領域のエッジで速く上昇するからである。電界が集約される程度を軽減するために、印加された逆バイアスは、はるかに大きな空乏領域をわたって落とされる必要がある。同時に、直交電界は、半導体／酸化物界面にわたって存在する（すなわち、半導体／酸化物界面に垂直な電界成分)。これは、酸化物内へのＨＣＩへ、したがって降伏電圧の経年劣化へ、導く。
【００１６】
注入領域１５２は、逆バイアスの下で完全に空にされるためこの問題を低下し、空乏領域を突き出すことを支援し、空乏領域の幅を有効に拡大し、したがってデバイスのアクティブ領域の近くの電界ピークを低下する。注入領１５２を含まない終端構造と比較して、図２に示されるデバイスは、理想的な破壊電圧(すなわち、アクティブセルだけの降伏電圧)の９５％の高さの降伏電圧を持つ。この結果は、注入領域１５２を備えるおよび備えない双方の逆バイアスでのリーク電流の依存性を示す図３に示される。
【００１７】
さらに、図２に示される終端構造は、アクティブ層における電界（特に、終端領域に近いセルにおける電界）をより低くすることを可能にする。これは、注入領域１５２を備えるおよび備えない双方のデバイスにそって異なる位置での電界を示す図４に示される。電界のこの低下は、注入領域１５２がさらにバルクへ電界を押す役割を果たし、それによってそのトレンチ面での存在を低下する。
【００１８】
図２に示される終端構造は、また、ＨＣＩ劣化へのその耐性に関する従来構造より、よりよい信頼性を持つと予想される。これは、（注入領域１５２を備えるまたは備えない双方の）ｙ軸にそって電界を示し、酸化層中へキャリアを注入するための運動量を提供する図５から明白である。ＨＣＩを低下するために、ｙ軸にそった電界は、可能な限り小さくするべきである。この終端構造は、従来構造においてＨＣＩに非常に影響されやすい、アクティブ領域とＭＯＳゲート１２２とにおけるこの電界を、著しく抑制する。
【００１９】
図２のＴＭＢＳショットキーダイオードを形成するために使用されるとしてもよい方法の１例が、図６−１１に関して説明される。この例において、ショットキーダイオードとその終端構造は同時に形成されるが、これは必ずしもそうである必要はない。
【００２０】
図６は、第１の導電型（例えば、ｎ−型）のドーパントを持つ第１の層１００Ａと、第１の導電型（例えば、ｎ＋型）のドーパントによりさらに重ドープされた基板１００Ｂとを含む半導体基板１００の断面図である。酸化層１０１は、例えば、約２０００−１００００オングストロームの厚さへ、化学蒸着法（ＣＶＤ）によって第１の基板１００Ａの上に形成される。次に、フォトレジスト（図示せず）は、アクティブ領域における複数の第１のトレンチ１１０と、終端領域における第２のトレンチ１２０とを定義するように、酸化層１０１の上を覆う。トレンチ１１０は、メサ１１５によって互いに離れて位置する。１つの例において、それぞれの第１のトレンチ１１０は、幅で約０．２−２．０ミクロンである。第２のトレンチ１２０は、アクティブ領域のエッジから半導体基板１００（または、ダイ）のエッジまでの境界を形成し、終端領域を定義する。
【００２１】
図７において、ＴＥＯＳ層１１２のような誘電層は、全体構造の上に置かれ、図８において、それは、デバイスのアクティブ領域に近接するトレンチ１２０の側壁に対して配置されるスペーサ１１４を除き、トレンチ１２０から除去されるように、エッチバックされる。ホウ素のようなｐ型ドーパントは、次に、第１の層１１０Ａに注入され、注入領域１５２を形成する。
【００２２】
図９を参照すると、酸化層１０１とＴＥＯＳスペーサ１１４の除去後、高温酸化プロセスが、ゲート酸化層１２５を形成するために行われる。ゲート酸化層１２５は、いくつかの例で、約１５０オングストロームと３０００オングストロームとの間の厚さを持ち、第１および第２のトレンチ１１０，１２０の側壁１１０Ａ，１２０Ａおよび底１１０Ｂ，１２０Ｂの上と、メサ１１５の表面とに、形成される。酸化プロセスの代わりに、ゲート酸化層１２５は、高温蒸着によって形成されてもよく、ＨＴＯ（高温酸化蒸着）層を形成する。
【００２３】
次に、第１の導電層１４０は、ゲート酸化物１２５の上にＣＶＤによって形成され、第１のトレンチ１１０および第２のトレンチ１２０を満たす。第１の導電層１４０は、それがめさ１１５の上に伸びるような厚さを持つ。第１の導電層１４０は、金属、ドープされたポリシリコン、または、ドープされたアモルファスシリコンのような任意の適切な材料でもよい。第１の導電層１４０は、約０．５から３．０ミクロンの厚さを持つとしてもよい。空隙が第１のトレンチ１１０の内部内に形成されることを防止するために、第１の導電層１４０は、ＬＰＣＶＤ（低圧ＣＶＤ）プロセスによって形成されたポリシリコンでもよく、それはよいステップカバレッジを持つ。しかしながら、いくつかのケースでは、アモルファスシリコンが、ポリシリコンよりも空隙を除去することがより可能かもしれない。アモルファスシリコンを導電性にするために、再結晶プロセスが使用されてもよい。
【００２４】
今図１０を参照して、異方性エッチングは、余分の第１の導電層１４０を除去するために行われる。このエッチングプロセスの後、スペーサ状のＭＯＳゲート１２２が、第２のトレンチ１２０の側壁１２５Ａと並ぶ酸化層１２５に対する導電材料から形成される。いくつかの例において、スペーサ状のＭＯＳゲート１２２は、第２のトレンチ１２０の高さとほぼ同じ幅（図示される断面図にそった）を持つ。
【００２５】
誘電層１５０は、エッチングプロセスを使用して、終端領域の第１の層１００Ａの上に次に形成される。誘電層１５０は、例えば、ＬＰＴＥＯＳまたはＰＥＴＥＯＳ層、または、Ｏ3−ＴＥＯＳまたはＨＴＯ層のような、ＴＥＯＳ層としてもよい。いくつかの例において、誘電層１５０の厚さは、約０．２−１．０の間としてもよい。誘電層１５０は、部分的に、ＭＯＳゲート１２２を覆う。
【００２６】
次に、図１１において、スパッタリングまたは他の適切なプロセスは、メサ１１５の上にショットキー接触領域１１５Ａを形成するように、第２の導電層１６０を置くために行なわれる。第２の導電層１６０は、基礎をなす第１の層１００Ａを備えるショットキーダイオードを形成することができる任意の材料から形成されてもよい。例えば、第２の導電層１６０は、金属シリサイド層でもよい。ショットキー接触の形成の後、導電層１６０は、除去されてもよい。
【００２７】
この方法は、導体の堆積とエッチングとを続け、導電層１６０と共に広範囲としてもよい、ダイオードアノード電極１６５を形成する。カソード電極１７０は、基板１００ＢBの裏側に形成される。
【００２８】
図１２は、図１２において１つ以上の追加の分けられた金属領域１６７が終端トレンチ１２０の中の導電層１５０の上に配置されることを除き、図２に示される実施形態と類似である、発明の代替の実施形態を示す。分けられた金属領域１６７は、逆バイアスの順応を向上させるために使用され、これにより、アクティブ領域近傍の電界を低下することを支援する。分けられた金属領域１６７は、追加のエッチングステップを用いて、アノード電極１６５にそって形成されてもよい。図１３は、図２および図１２に示される実施形態の降伏電圧性能を示す。明らかに、図１２の実施形態は、より高い降伏電圧（理想値の９７％）を持つ。図１２の実施形態の優れた降伏電圧は、図１３の電界プロファイルで示されるように、アクティブセルおよびアノードの端におけるわずかに低い電界におそらく起因しうる。
【００２９】
実施例
実例により、様々な構造の寸法およびパラメータが発明の１つの特別の実施例のために指定されるだろう。この実施形態において、終端トレンチ１２０は、１０−５０ミクロンに及ぶ幅と、アクティブ領域のトレンチ１１０の深さと同じまたは異なるとしてもよい深さとを持つ。特別の設計と所望のデバイス特性（例えば、電圧容量、スピード、リーク電流）とに依存して、終端トレンチ１２０の深さは、１−６ミクロンに及ぶとしてもよい。終端トレンチ１２０に位置する誘電層１５０は、要求される阻止電圧および材料の合成物に依存し、約１５００−１５０００オングストロームの間の厚さを持つシリコン酸化層としてもよい。
【００３０】
終端領域への導電層１６０および１６５の伸張によって定義されるフィールドプレートは、終端トレンチ１２０において約４および４５ミクロンの間の長さを持つ。注入領域１５２は、イオン注入によって形成され、熱プロセスによって層１００Ａに打ち込まれてもよい。注入量は、約１×１０11atoms/cm2から１×１０13atoms/cm2に及ぶとしてもよい。ドーパントは、ホウ素、ＢＦ2、または、他のIII族元素としてもよい。
【００３１】
図１２に示される１つ以上の分けられた金属領域１６７が使用される場合、それらは、約０．３と１０ミクロンとの間でそれらの間の空間を持ち、それぞれ約０．４ミクロンより大きい幅を持つとしてもよい。
【００３２】
上述された終端構造は、例示により与えられるのみであるＴＭＢＳショットキーダイオードではないデバイスに関して使用されてもよい。例えば、終端構造は、ＤＭＯＳＦＥＴ（doubled diffused metal-oxide-semiconductor field effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）、および、他のトレンチＭＯＳデバイスにような任意のパワートランジスタに適用されることができる。
【図１】
0006004230.tif 000002
【図２】
0006004230.tif 000003
【図３】
0006004230.tif 000004
【図４】
0006004230.tif 000005
【図５】
0006004230.tif 000006
【図６】
0006004230.tif 000007
【図７】
0006004230.tif 000008
【図８】
0006004230.tif 000009
【図９】
0006004230.tif 000010
【図１０】
0006004230.tif 000011
【図１１】
0006004230.tif 000012
【図１２】
0006004230.tif 000013
【図１３】
0006004230.tif 000014
【図１４】
0006004230.tif 000015