(57)【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタと電気的に接続する走査線及び信号線とを有し、
前記トランジスタは、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の島状の第１の半導体層と、前記第１の半導体層上の第２の絶縁層と、前記第２の絶縁層上のソース電極及びドレイン電極と、前記第２の絶縁層上の画素電極と、を有し、
前記第１の半導体層は、前記ソース電極及びドレイン電極と電気的に接続し、
前記第１の半導体層は、前記画素電極と電気的に接続し、
前記走査線と前記信号線との交差部は、前記走査線と、前記走査線上の第３の絶縁層と、前記第３の絶縁層上の島状の第２の半導体層と、前記第２の半導体層上の前記第２の絶縁層と、前記第２の絶縁層上の前記信号線と、を有し、
前記第２の絶縁層は、平坦化層として機能し、
第１の導電層と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の半導体層とを有する第１の積層を形成し、
第１のフォトマスクを用いた前記第１の積層に対する第１のフォトリソグラフィ工程により、前記ゲート電極と、前記走査線と、前記ゲート絶縁層と、前記第３の絶縁層と、前記第１の半導体層と、前記第２の半導体層と、を形成し、
前記第１及び前記第２の半導体層上に前記第２の絶縁層を形成し、
第２のフォトマスクを用いた前記第２の絶縁層に対する第２のフォトリソグラフィ工程により、前記第１の半導体層の一部を露出するコンタクトホールを、前記第２の絶縁層に形成し、
前記コンタクトホール上及び前記第２の絶縁層上に、第３の導電層と前記第３の導電層上の第４の導電層を有する第２の積層を形成し、
第３のフォトマスクを用いた前記第２の積層に対する第３のフォトリソグラフィ工程により、前記ソース電極と、前記ドレイン電極と、前記信号線と、前記画素電極と、を形成し、
前記ソース電極と、前記ドレイン電極と、前記画素電極とは、それぞれ、前記コンタクトホールを介して、前記第１の半導体層と電気的に接続されることを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第３のフォトマスクを残存させて、スペーサとすることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記第１及び前記第２の半導体層は、酸化物半導体を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、
前記第１の積層を形成した後、前記酸化物半導体に加熱処理を行う事で、酸化物半導体層中の水素を除去することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。トランジスタは、特に液晶表示装置や、ＥＬ表示装置や、電子ペーパ等に代表される、表示装置のスイッチング素子として開発が急がれている。
【０００４】
アクティブマトリクス型液晶表示装置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
【０００５】
アクティブマトリクス型ＥＬ表示装置では、画素に複数のスイッチング素子を配置し、そのうちの少なくとも一つのスイッチング素子と電気的に接続する発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０００６】
上記のようなアクティブマトリクス型表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型表示装置の生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。
【０００７】
アクティブマトリクス型表示装置では、スイッチング素子として主にトランジスタが用いられている。トランジスタの作製において、フォトリソグラフィ工程を削減または簡略化することは、工程全体の簡略化のために重要である。例えばフォトリソグラフィ工程が１つ増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、基板の洗浄及び乾燥工程等が必要になる。そのため、作製工程におけるフォトリソグラフィ工程が１つ増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトリソグラフィ工程を削減または簡略化するために、数多くの技術開発がなされている。
【０００８】
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。これらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的である。さらに、液晶表示装置においては、一対の基板間に液晶層を保持するため、一対の基板間隔を保持するスペーサをフォトリソグラフィ工程によって形成すると、最終的にはトータル６枚以上のフォトマスクにより作製されることとなる。
【０００９】
フォトリソグラフィ工程を簡略化させる従来の技術としては、裏面露光（例えば、特許文献１）、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下の一因となっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平０５−２０３９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、トランジスタの作製及び表示装置の作製に用いるフォトリソグラフィ工程数を従来よりも少なくすることを課題の一とする。
【００１２】
本発明の一態様は、トランジスタの作製及び表示装置の作製に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【００１３】
消費電力が低減された表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１４】
ゲート電極（同一層で形成される他の電極または配線を含む）を形成する工程と、島状半導体層を形成するための工程を、１回のフォトリソグラフィ工程で行うことにより、従来よりも少ないフォトマスク枚数及びフォトリソグラフィ工程数で半導体装置を作製することができる。
【００１５】
ゲート電極（同一層で形成される他の電極または配線を含む）を形成する工程と、島状半導体層を形成するための工程を、１回のフォトリソグラフィ工程で行い、平坦化絶縁層を形成した後、コンタクトホールを形成する工程を１回のフォトリソグラフィ工程で行い、ソース電極及びドレイン電極（同一層で形成される他の電極または配線を含む）を形成する工程と画素電極（同一層で形成される他の電極または配線を含む）を形成する工程を１回のフォトリソグラフィ工程で行い、合計３回のフォトリソグラフィ工程で半導体装置を作製する。フォトリソグラフィ工程とは、膜上に形成したレジストをフォトマスクを介して露光、現像することでレジストマスクを形成し、該レジストマスクを用いて膜をエッチングする工程である。即ち、１回のフォトリソグラフィ工程につき、１枚のフォトマスクを用いる。
【００１６】
トランジスタの、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層を連続で形成し、多階調マスクである第１のフォトマスクによって露光し現像した、厚さの厚い領域と薄い領域を有するレジストマスクを形成する。
【００１７】
レジストマスクをマスクとして、ゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層をエッチングする。続いて、レジストマスクの厚さの薄い領域を除去し、残存したゲート電極となる導電層、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層を露出させる。続いて残存したレジストマスクをマスクとして、ゲート絶縁層となる絶縁層、半導体層及びチャネル保護層となる絶縁層をエッチングし、ゲート電極（同一層で形成される他の電極または配線を含む）、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層を形成する。その後、レジストマスクを除去する。
【００１８】
このようにして、ゲート電極（同一層で形成される他の電極または配線を含む）と島状の半導体層の形成を、１回のフォトリソグラフィ工程で行うことができる。この時、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層は、それぞれの側面が概略一致し、上面から見て各層が概略同様の形状となる。
【００１９】
なお、本明細書において、「側面が概略一致する層」とは、各層の上端部と下端部が一致する場合、一の層の側面が、他の層の側面に対し内側にえぐれている場合、及び各層の側面のテーパー形状がそれぞれ異なる場合を含めて、上面から見た各層の側面の輪郭が概略一致することを指す。
【００２０】
また、ゲート電極の端部を、島状のゲート絶縁層、島状の半導体層、島状のチャネル保護層の端部より突出した形状とすることで、段差が緩和され、後に形成される絶縁層または導電層の被覆性を向上させることができる。
【００２１】
そして、平坦化絶縁膜を形成し、第２のフォトマスクを用いたフォトリソグラフィ工程によってコンタクトホールを形成した後、画素電極となる第１の導電層とソース電極またはドレイン電極となる第２の導電層を連続で形成し、多階調マスクである第３のフォトマスクによって露光し現像した、厚さの厚い領域と薄い領域を有するレジストマスクを形成する。
【００２２】
レジストマスクをマスクとして、画素電極となる第１の導電層とソース電極またはドレイン電極となる第２の導電層をエッチングする。続いて、レジストマスクの一部を除去し、第２の導電層を露出させる。続いて残存したレジストマスクをマスクとして、ソース電極またはドレイン電極となる第２の導電層をエッチングし、ソース電極またはドレイン電極（同一層で形成される他の電極または配線を含む）を形成し、画素電極となる第１の導電層を露出させる。その後、ソース電極またはドレイン電極上に接して残存しているレジストマスクを除去する。結果、３枚のフォトマスクによってトランジスタを作製することができる。
【００２３】
この後、フォトリソグラフィ工程により、一対の基板間隔を保持するスペーサを形成すると、最終的にはトータル４枚のフォトマスクにより液晶表示装置を作製することができる。
【００２４】
また、レジストマスクを除去せずに、レジストマスクをそのまま、一対の基板間隔を保持するスペーサとして用いると、最終的にはトータル３枚のフォトマスクにより液晶表示装置を作製できる。或いは、スペーサとして球状スペーサを用いる場合も、３枚のフォトマスクにより液晶表示装置を作製できる。
【００２５】
また、対向基板に対向電極を形成するのではなく、一方の基板のみに画素電極と対向電極とを設け、横電界方式（ＩＰＳ方式またはＦＦＳ方式）の液晶表示装置を作製することもできる。本明細書で開示する工程を用いれば、マスク数の増加なく一方の基板のみに画素電極と対向電極とを形成することができるため、最終的にはトータル３枚のフォトマスクにより液晶表示装置を作製できる。一方の基板のみに画素電極と対向電極とを形成すると、対向基板の対向電極との導通をとるための導電性スペーサを設けない構造とすることができる。導電性スペーサを設ける場合、導通をとるため、対向基板の対向電極と、トランジスタが設けられている基板の固定電位とするための電極パッドとの精密な位置合わせが必要であり、歩留まり低下を招く恐れがある。一方の基板のみに画素電極と対向電極とを形成すると、対向基板の位置合わせはそれほど精度を必要としない。
【００２６】
また、表示装置においては、画素のトランジスタなどを保護するために保護回路も同一基板上に形成することが好ましい。本明細書で開示する工程を用いれば、マスク数の増加なく、トランジスタのドレイン電極と、そのトランジスタのゲート電極を電気的に接続させた保護ダイオードを形成することもできる。保護ダイオードを形成することによって表示装置の信頼性を向上させることができる。
【００２７】
また、表示装置において、画素のトランジスタを駆動するための駆動回路も同一基板上に形成することができる。本明細書で開示する工程を用いれば、マスク数の増加なく、トランジスタのドレイン電極と、そのトランジスタのゲート電極を電気的に接続させた駆動回路を形成することもできる。
【００２８】
また、ＥＬ表示装置の作製においては、一つの画素内に複数のトランジスタを設け、それらを接続するため、例えば、一つのトランジスタのソース電極又はドレイン電極をもう一つのトランジスタのゲート電極と電気的に接続するコンタクト形成がある。
【００２９】
本明細書で開示する工程を用いれば、このコンタクト形成もマスク数の増加なく形成することができるため、３枚のフォトマスクによって一つのトランジスタのゲート電極ともう一つのトランジスタのドレイン電極が接続された複数のトランジスタを作製することができる。そして、隣り合う画素電極を絶縁するための隔壁を１枚のフォトマスクを用いて形成し、最終的にはトータル４枚のフォトマスクによりＥＬ表示装置を作製できる。
【００３０】
本発明の一態様は、ゲート電極と、島状の半導体層と、ソース電極と、ドレイン電極と、配線と、画素電極とを有し、ソース電極及びドレイン電極は、コンタクトホールを介して島状の半導体層と電気的に接続され、ソース電極又はドレイン電極は、画素電極と電気的に接続され、ゲート電極と、島状の半導体層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３１】
また、本発明の一態様は、ゲート電極に接する島状の第１の絶縁層と、該島状の第１の絶縁層に接する島状の半導体層と、該島状の半導体層に接する島状の第２の絶縁層と、該島状の第２の絶縁層に接し、且つ島状の半導体層の側面を覆う第３の絶縁層と、該第３の絶縁層に接する平坦化絶縁層と、島状の第２の絶縁層と、第３の絶縁層と、平坦化絶縁層に設けられたコンタクトホールを介して島状の半導体層と電気的に接続されるソース電極及びドレイン電極と、ソース電極又はドレイン電極と、電気的に接続される画素電極と、配線と、を有し、ゲート電極と、島状の第１の絶縁層と、島状の半導体層と、島状の第２の絶縁層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３２】
また、本発明の一態様は、複数の画素と、複数の信号線と、複数の走査線と、を有し画素は、トランジスタと容量素子と液晶素子とを有しトランジスタは、スイッチング機能を有し、ゲート電極と、島状の半導体層と、ソース電極と、ドレイン電極と、配線と、画素電極とを有し、ソース電極及びドレイン電極は、コンタクトホールを介して島状の半導体層と電気的に接続され、画素電極は、ソース電極又はドレイン電極と電気的に接続され、且つ液晶素子と電気的に接続され、容量素子は、配線と画素電極との重畳部間が保持容量としての機能を有し、ゲート電極と、島状の半導体層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３３】
また、本発明の一態様は、複数の画素と、複数の信号線と、複数の走査線と、を有し画素は、トランジスタと容量素子と液晶素子とを有しトランジスタは、スイッチング機能を有し、ゲート電極に接する島状の第１の絶縁層と、該島状の第１の絶縁層に接する島状の半導体層と、該島状の半導体層に接する島状の第２の絶縁層と、該島状の第２の絶縁層に接し、且つ島状の半導体層の側面を覆う第３の絶縁層と、該第３の絶縁層に接する平坦化絶縁層と、島状の第２の絶縁層と、第３の絶縁層と、平坦化絶縁層に設けられたコンタクトホールを介して島状の半導体層と電気的に接続されるソース電極及びドレイン電極と、ソース電極又はドレイン電極と、電気的に接続され、且つ液晶素子と電気的に接続される画素電極とを有し、容量素子は、配線と、画素電極と、第３の絶縁層及び平坦化絶縁層で形成される誘電体層とを有し、誘電体層を挟む配線と画素電極との重畳部間が、保持容量としての機能を有し、ゲート電極と、島状の第１の絶縁層と、島状の半導体層と、島状の第２の絶縁層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３４】
また、本発明の一態様は、複数の画素と、複数の信号線と、複数の走査線と、を有し画素は、トランジスタと容量素子と液晶素子とを有しトランジスタは、スイッチング機能を有し、ゲート電極と、島状の半導体層と、ソース電極と、ドレイン電極と、配線と、画素電極と、共通電極と、を有し、ソース電極及びドレイン電極は、コンタクトホールを介して島状の半導体層と電気的に接続され、画素電極は、ソース電極又はドレイン電極と電気的に接続され、且つ液晶素子と電気的に接続され、共通電極は、液晶素子と電気的に接続され、容量素子は、配線と画素電極との重畳部間が保持容量としての機能を有し、ゲート電極と、島状の半導体層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極と、共通電極は、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３５】
また本発明の一態様において、画素電極は、櫛歯状の上面形状であってもよい。
【００３６】
また、本発明の一態様は、複数の画素と、複数の信号線と、複数の走査線と、を有し画素は、複数のトランジスタと容量素子と発光素子とを有し、少なくとも１つのトランジスタは、発光素子に駆動電流を供給する機能を有し、少なくとも１つのトランジスタは、スイッチング機能を有し、ゲート電極と、島状の半導体層と、ソース電極と、ドレイン電極と、配線と、画素電極とを有し、ソース電極及びドレイン電極は、コンタクトホールを介して島状の半導体層と電気的に接続され、画素電極は、ソース電極又はドレイン電極と電気的に接続され、且つ発光素子と電気的に接続され、容量素子は、配線と電極との重畳部間が保持容量としての機能を有し、ゲート電極と、島状の半導体層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３７】
また、本発明の一態様は、複数の画素と、複数の信号線と、複数の走査線と、を有し画素は、複数のトランジスタと容量素子と発光素子とを有し、少なくとも１つのトランジスタは、発光素子に駆動電流を供給する機能を有し、少なくとも１つのトランジスタは、スイッチング機能を有し、ゲート電極に接する島状の第１の絶縁層と、該島状の第１の絶縁層に接する島状の半導体層と、該島状の半導体層に接する島状の第２の絶縁層と、該島状の第２の絶縁層に接し、且つ島状の半導体層の側面を覆う第３の絶縁層と、該第３の絶縁層に接する平坦化絶縁層と、島状の第２の絶縁層と、第３の絶縁層と、平坦化絶縁層に設けられたコンタクトホールを介して島状の半導体層と電気的に接続されるソース電極及びドレイン電極と、ソース電極又はドレイン電極と、電気的に接続され、且つ発光素子と電気的に接続される画素電極とを有し、容量素子は、配線と、電極と、第１の絶縁層で形成される誘電体層と、を有し、誘電体層を挟む配線と電極との重畳部間が、保持容量としての機能を有し、ゲート電極と、島状の第１の絶縁層と、島状の半導体層と、島状の第２の絶縁層と、配線とは、１枚のフォトマスクで形成され、ソース電極と、ドレイン電極と、画素電極とは、１枚のフォトマスクで形成されていることを特徴とする半導体装置である。
【００３８】
また、本発明の一態様において、フォトマスクは多階調マスクを用いることができる。
【００３９】
また、本発明の一態様は、第１のフォトマスクを用いた第１のフォトリソグラフィ工程により、ゲート電極と、島状の半導体層と、配線とを形成し、第２のフォトマスクを用いた第２のフォトリソグラフィ工程により、コンタクトホールを形成し、第３のフォトマスクを用いた第３のフォトリソグラフィ工程により、ソース電極と、ドレイン電極と、画素電極とを形成することを特徴とする半導体装置の作製方法である。
【００４０】
また、本発明の一態様は、第１の導電層と、第１の絶縁層と、半導体層と、第２の絶縁層と、を連続成膜により形成し、第１のフォトマスクを用いた第１のフォトリソグラフィ工程により、第１の導電層と、第１の絶縁層と、半導体層と、第２の絶縁層と、を選択的にエッチングして、ゲート電極と、島状の第１の絶縁層と、島状の半導体層と、島状の第２の絶縁層と、配線とを形成し、第３の絶縁層と、平坦化絶縁層と、を連続成膜により形成し、第２のフォトマスクを用いた第２のフォトリソグラフィ工程により、島状の第２の絶縁層と、第３の絶縁層と、平坦化絶縁層と、を選択的にエッチングして、コンタクトホールを形成し、第２の導電層と、第３の導電層と、を連続成膜により形成し、第３のフォトマスクを用いた第３のフォトリソグラフィ工程により、第２の導電層と、第３の導電層と、を選択的にエッチングして、ソース電極と、ドレイン電極と、ソース電極又はドレイン電極の一方と電気的に接続される画素電極とを形成することを特徴とする半導体装置の作製方法である。
【００４１】
また、本発明の一態様は、第１のフォトマスクを用いた第１のフォトリソグラフィ工程により、ゲート電極と、島状の半導体層と、配線とを形成し、第２のフォトマスクを用いた第２のフォトリソグラフィ工程により、コンタクトホールを形成し、第３のフォトマスクを用いた第３のフォトリソグラフィ工程により、ソース電極と、ドレイン電極と、画素電極と、共通電極とを形成することを特徴とする半導体装置の作製方法である。
【００４２】
また本発明の一態様において、第１のフォトマスクと、第３のフォトマスクは、多階調マスクを用いることができる。
【００４３】
導電層と、第１の絶縁層と、半導体層と、第２の絶縁層と、第３の絶縁層の除去は、ドライエッチング法またはウェットエッチング法、もしくはドライエッチング法とウェットエッチング法を組み合わせて行うことができる。
【００４４】
ゲート電極、ソース電極、ドレイン電極、もしくはこれらの電極に接続する配線を、銅またはアルミニウムを含む材料で形成することにより、配線抵抗を低減し、信号の遅延を防ぐことができる。
【００４５】
半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。
【００４６】
また、半導体層に酸化物半導体を用いることもできる。酸化物半導体の電子親和力は、シリコンやゲルマニウムと比較して大きく、半導体層と、ソース電極またはドレイン電極の間にオーミックコンタクト層を設けなくとも、半導体層と当該電極のオーミック接触を実現することが可能となる。半導体層に酸化物半導体を用いることで、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。
【００４７】
電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素が供給されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性）又はｉ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。そのため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。
【発明の効果】
【００４８】
本発明の一態様によれば、表示装置の作製工程を削減できるため、低コストで生産性のよい表示装置を提供することができる。
【００４９】
消費電力が少なく、信頼性の高い表示装置を提供することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一態様を説明する上面図及び断面図。
【図２】本発明の一態様を説明する断面図。
【図３】本発明の一態様を説明する断面図。
【図４】本発明の一態様を説明する断面図。
【図５】本発明の一態様を説明する断面図。
【図６】本発明の一態様を説明する回路図。
【図７】本発明の一態様を説明する断面図。
【図８】多階調マスクの一例を説明する図。
【図９】本発明の一態様を説明する図。
【図１０】本発明の一態様を説明する回路図。
【図１１】本発明の一態様を説明する断面図。
【図１２】本発明の一態様を説明する図。
【図１３】本発明の一態様を説明する上面図及び断面図。
【発明を実施するための形態】
【００５１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００５２】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００５３】
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００５４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００５５】
（実施の形態１）
本実施の形態では、フォトマスク数及びフォトリソグラフィ工程数を削減した液晶表示装置に用いられる半導体装置、及び画素の構成及び画素の作製方法の一例について、図１乃至図７を用いて説明する。
【００５６】
図６を用いて、液晶表示装置に用いられる半導体装置について説明する。図６（Ａ）は、液晶表示装置に用いられる半導体装置１００の構成の一例である。半導体装置１００は、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０５（１０５−１から１０５−ｍ）及び端子１０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６（１０６−１から１０６−ｍ）を有する端子部１０４を有している。また、半導体装置１００は、端子部１０３に電気的に接続するｍ本の配線２１２と、端子部１０４に電気的に接続するｎ本の配線２１６と、配線２０３を有している。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置された複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線２１２−ｉ、配線２１６−ｊにそれぞれ電気的に接続されている。また、各画素は、容量電極または容量配線として機能する配線２０３と接続され、配線２０３は端子１０７と電気的に接続されている。また、配線２１２−ｉは端子１０５−ｉと電気的に接続され、配線２１６−ｊは端子１０６−ｊと電気的に接続されている。
【００５７】
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等を用いて接続される。外部に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半導体装置１００に入力される。図６（Ａ）では、端子部１０３を画素領域１０２の左右外側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせることが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図６（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、それぞれ１カ所設ける構成としても構わない。
【００５８】
図６（Ｂ）は、半導体装置１００に用いられる画素１１０の構成の一例である。画素１１０は、トランジスタ１１１と、液晶素子１１２と、容量素子１１３を有している。トランジスタ１１１のゲート電極は配線２１２−ｉに電気的に接続され、トランジスタ１１１のソース電極またはドレイン電極の一方は配線２１６−ｊに電気的に接続されている。また、トランジスタ１１１のソース電極またはドレイン電極の他方は、液晶素子１１２の一方の電極と、容量素子１１３の一方の電極に電気的に接続されている。液晶素子１１２の他方の電極は、電極１１４に電気的に接続されている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけばよい。また、容量素子１１３の他方の電極は、配線２０３に電気的に接続されている。
【００５９】
トランジスタ１１１は、スイッチング素子としての機能を有する。容量素子１１３は、保持容量としての機能を有する。容量素子１１３は、必ずしも設ける必要はないが、容量素子１１３を設けることにより、トランジスタ１１１がオフ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、液晶素子１１２に与えられた電位の変動を抑制することができる。
【００６０】
トランジスタ１１１のチャネルが形成される半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。また、トランジスタ１１１のチャネルが形成される半導体層に酸化物半導体を用いることもできる。
【００６１】
また、一般に、シリコンやゲルマニウムなどの電子親和力は、金属の仕事関数よりも小さい。このため、シリコンやゲルマニウムを用いた半導体層と、ソース電極またはドレイン電極のオーミック接触を実現する必要がある場合は、半導体層と、ソース電極またはドレイン電極の間にオーミックコンタクト層を設ける必要がある。
【００６２】
しかしながら、酸化物半導体の電子親和力は、シリコンやゲルマニウムと比較して大きいため、ソース電極またはドレイン電極と酸化物半導体を用いた半導体層の間にオーミックコンタクト層を設けなくとも、オーミック接触を実現することが可能となる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の電子親和力は４．３ｅＶ程度であるため、半導体層にＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いて、該半導体層に接続するソース電極またはドレイン電極に仕事関数が４．１ｅＶ程度であるチタンや、仕事関数が４．０ｅＶ程度である窒化チタン等を用いることで、オーミックコンタクト層を設けることなく、半導体層とソース電極またはドレイン電極のオーミック接触を実現することが可能となる。半導体層に酸化物半導体を用いることで、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。
【００６３】
電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素が供給されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、Ｉ型（真性）又はＩ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。そのため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。
【００６４】
次に、図１を用いて液晶表示装置に用いられる画素の構成の一例について説明する。なお、図１において、液晶層及び対向電極等は、省略してある。図１（Ａ）は、画素１１０の平面構成を示す上面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ１−Ａ２の鎖線で示す部位の積層構成を示す断面図である。また、図１（Ｃ）は、図１（Ａ）におけるＢ１−Ｂ２の鎖線で示す部位の積層構成を示す断面図である。なお、図１に示すトランジスタ１１１は、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型のトランジスタである。
【００６５】
図１（Ｂ）に示す断面Ａ１−Ａ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上にゲート電極２０２及び配線２０３が形成されている。絶縁層２０１は下地層として機能する。また、ゲート電極２０２上に、ゲート絶縁層として機能する絶縁層２０４、半導体層２０５、チャネル保護層として機能する絶縁層２１４及び絶縁層２１５が形成されている。絶縁層２１５は半導体層２０５の側面を覆って形成されており、半導体層２０５の側面からの不純物侵入を防ぐ役割も有する。また、絶縁層２１５上に、平坦化絶縁層２１８が形成されている。平坦化絶縁層２１８上に、画素電極２１１ｂが形成され、画素電極２１１ｂは、絶縁層２１４、絶縁層２１５、及び平坦化絶縁層２１８に設けられたコンタクトホール２０８を介して、半導体層２０５に電気的に接続されている。
【００６６】
また、画素電極２１１ｂ上にソース電極２０６ａ及びドレイン電極２０６ｂが形成される。画素電極２１１ｂは、ソース電極２０６ａまたはドレイン電極２０６ｂと電気的に接続されている。
【００６７】
配線２０３は、容量電極または容量配線として機能する。配線２０３と画素電極２１１ｂが、絶縁層２１５及び平坦化絶縁層２１８を間に挟んで重畳している部分が容量素子１１３として機能する。絶縁層２１５及び平坦化絶縁層２１８は容量素子１１３の誘電体層として機能する。
【００６８】
なおトランジスタ１１１は、Ｕ字型（Ｃ字型、コの字型、または馬蹄型）のソース電極２０６ａで、ドレイン電極２０６ｂを囲む形状としている。このような形状とすることで、トランジスタ１１１の占有面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時にソース及びドレイン間を流れる電流（オン電流ともいう）の量を増やすことが可能となる。
【００６９】
また、画素電極２１１ｂと電気的に接続するドレイン電極２０６ｂと、ゲート電極２０２の間に生じる寄生容量が大きいと、フィードスルーの影響を受けやすくなるため、液晶素子１１２に供給された電位が正確に保持できず、表示品位が低下する要因となる。ソース電極２０６ａをＵ字型として、ドレイン電極２０６ｂを囲む形状とすることで、十分なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０２間に生じる寄生容量を小さくすることができるため、表示装置の表示品位を向上させることができる。
【００７０】
また、ソース電極２０６ａとドレイン電極２０６ｂのどちらか、もしくは両方をトランジスタ１１１のチャネル形成領域を極力覆うように設けることで、遮光層として機能させることもできる。半導体層のチャネル形成領域と重なるように遮光層を設けることで、光照射によるトランジスタ特性の劣化を防ぐことができる。
【００７１】
図１（Ｃ）に示す断面Ｂ１−Ｂ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、絶縁層２０４と半導体層２０５が形成されている。また、半導体層２０５上に絶縁層２１４、及び絶縁層２１５が形成され、絶縁層２１５上に平坦化絶縁層２１８が形成されている。また、平坦化絶縁層２１８上に、電極２１０が形成され、電極２１０上に、配線２１６−ｊが形成されている。
【００７２】
配線２１６−ｊと配線２１２−ｉの間に、上記絶縁層及び半導体層を設けることで、両配線間の膜厚方向の間隔を広げることができるため、配線２１６−ｊと配線２１２−ｉの交差部における寄生容量を低減することができる。交差部における寄生容量を低減することにより、配線２１６−ｊ及び配線２１２−ｉに供給される信号の遅延や、波形のなまりが軽減され、表示品位のよい表示装置を実現することができる。
【００７３】
図７を用いて、半導体装置１００に用いられる端子１０５（ｍ個の端子１０５の一つ）及び端子１０６（ｎ個の端子１０６の一つ）の構成の一例について例について説明する。なお、端子１０７も、端子１０５または端子１０６と同様の構成とすることができる。図７（Ａ１）、図７（Ａ２）は、端子１０５の上面図及び断面図をそれぞれ図示している。図７（Ａ１）におけるＪ１−Ｊ２の鎖線は、図７（Ａ２）における断面Ｊ１−Ｊ２に相当する。また、図７（Ｂ１）、図７（Ｂ２）は、端子１０６の上面図及び断面図をそれぞれ図示している。図７（Ｂ１）におけるＫ１−Ｋ２の鎖線は、図７（Ｂ２）における断面Ｋ１−Ｋ２に相当する。なお、断面Ｊ１−Ｊ２及び断面Ｋ１−Ｋ２において、Ｊ２及びＫ２は、基板端部側に相当する。
【００７４】
断面Ｊ１−Ｊ２において、基板２００上に絶縁層２０１が形成され、絶縁層２０１上に配線２１２が形成されている。また、配線２１２上に、絶縁層２１５が形成されている。絶縁層２１５上に平坦化絶縁層２１８が形成されている。平坦化絶縁層２１８上に電極２２２が形成され、電極２２２は、平坦化絶縁層２１８に形成されたコンタクトホール２１９を介して配線２１２に電気的に接続されている。また、電極２２２上に電極２２１が形成されている。
【００７５】
断面Ｋ１−Ｋ２において、基板２００上に、絶縁層２０１、絶縁層２１５が形成されている。絶縁層２１５上に平坦化絶縁層２１８、電極２２３が形成され、電極２２３上に配線２１６が形成されている。
【００７６】
次に、図２乃至図５を用いて図１を用いて説明した画素１１０と、図７を用いて説明した端子１０５及び端子１０６の作製方法について説明する。なお、図２乃至図５における断面Ａ１−Ａ２、断面Ｊ１−Ｊ２、及び断面Ｋ１−Ｋ２は、図１及び図７におけるＡ１−Ａ２、Ｊ１−Ｊ２、及びＫ１−Ｋ２の鎖線で示した部位の断面図である。
【００７７】
図２（Ａ）に示すように、まず、基板２００上に、絶縁層２０１を形成する。
【００７８】
基板２００は、ガラス基板、セラミック基板の他、少なくとも、後の熱処理に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。また、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
【００７９】
絶縁層２０１は、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、酸化シリコン、窒化シリコン、窒化酸化シリコンまたは酸化窒化シリコンから選ばれた一又は複数の絶縁層による積層構造により形成することができ、基板２００からの不純物元素の拡散を防止する機能がある。なお、本明細書中において、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。絶縁層２０１は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。また、絶縁層２０１の膜厚は５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とする。
【００８０】
次に、絶縁層２０１上にスパッタリング法、真空蒸着法、メッキ法等を用いて、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで導電層２３１を形成する。
【００８１】
導電層２３１は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、マグネシウム（Ｍｇ）等の金属材料、又はこれらを主成分とする材料を用いて、単層又は積層して形成することができる。例えば、導電層２３１を、Ｃｕ−Ｍｇ−Ａｌ合金と、ＣｕまたはＡｌの積層としてもよい。絶縁層２０１と接してＣｕ−Ｍｇ−Ａｌ合金材料を設けることで、導電層２３１の密着性を向上させることができる。
【００８２】
導電層２３１は、後のフォトリソグラフィ工程により電極または配線として形成されるため、低抵抗材料であるＡｌやＣｕを用いるのが好ましい。ＡｌやＣｕを用いることで、信号の遅延や波形のなまりが軽減され、表示品位のよい表示装置を実現することができる。なお、Ａｌは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。Ａｌのマイグレーションを防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ａｌよりも融点の高い金属材料、又はこれらを主成分とする材料をＡｌと積層することが好ましい。また、絶縁物でなければ、上記材料の酸化物または窒化物を積層してもよい。また、導電層２３１にＡｌを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を３８０℃以下とすることが好ましく、３５０℃以下とするとさらに好ましい。
【００８３】
また、導電層２３１にＣｕを用いる場合も、マイグレーションによる不良やＣｕ元素の拡散を防ぐため、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料、又はこれらを主成分とする材料をＣｕと積層することが好ましい。また、絶縁物でなければ、上記材料の酸化物または窒化物を積層してもよい。例えば、導電層２３１を窒化チタンとＣｕの積層としてもよい。また、導電層２３１にＣｕを含む材料を用いる場合には、以後の工程におけるプロセス最高温度を４５０℃以下とすることが好ましい。
【００８４】
導電層２３１の膜厚は、配線として用いる場合の抵抗を考慮して決定されるとよいため、１００ｎｍ以上５００ｎｍとすることが好ましい。
【００８５】
次に、導電層２３１上に、ゲート絶縁層として機能する絶縁層２３２を形成する。絶縁層２３２には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））等を用いることができ、絶縁層２０１と同様の方法で形成することができる。また、絶縁層２３２は単層に限らず異なる層の積層でもよい。例えば、絶縁層ＡとしてプラズマＣＶＤ法により窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、絶縁層Ａの上に絶縁層Ｂとして酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、絶縁層２３２としてもよい。
【００８６】
また、絶縁層２３２の形成は、スパッタリング法やプラズマＣＶＤ法などの他、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法などの成膜方法を適用することができる。
【００８７】
絶縁層２３２の膜厚は、リーク電流や絶縁耐圧を考慮して決定されるとよいため、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とすればよい。
【００８８】
また、絶縁層２３２を積層構造とする場合には、酸化物半導体と同種の成分を含む絶縁材料でなる膜と、該膜の成分材料とは異なる材料を含む膜との積層構造としてもよい。
【００８９】
次いで、絶縁層２３２上に半導体層２３３を形成する。半導体層２３３に酸化物半導体を用いる場合、酸化物半導体としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００９０】
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００９１】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００９２】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜３：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００９３】
酸化物半導体層は、どのような成膜方法も適用できるが、スパッタリング法、ＣＶＤ法等の、雰囲気が十分に管理された状態でおこなわれる成膜方法で成膜されることが望まれる。また、酸化物半導体層中の水素濃度を低下させるため、基板を２００℃以上に加熱して成膜してもよい。
【００９４】
酸化物半導体層の成膜方法としてスパッタリング法を用いる場合、酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において形成することができる。
【００９５】
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］）の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［原子数比］）の金属酸化物ターゲットを用いてもよい。
【００９６】
酸化物半導体層を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００９７】
酸化物半導体層の成膜は、減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは３００℃以上５００℃以下として行う。なお、導電層２３１にＡｌが用いられている場合は、基板温度を３８０℃以下、好ましくは３５０℃以下とし、また、導電層２３１にＣｕが用いられている場合は、基板温度を４５０℃以下とする。
【００９８】
基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる水素、水分、水素化物、または水酸化物などの不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を成膜する。
【００９９】
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物や炭素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
【０１００】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【０１０１】
次いで、必要であれば、加熱処理を行ってもよい。加熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）した後、酸素を供給することにより、酸化物半導体層における原子構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。また、酸化物半導体層と、該酸化物半導体層が接する絶縁層との界面に生じた欠陥を低減することができる。
【０１０２】
加熱処理は、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、２５０℃以上７５０℃以下、または４００℃以上基板の歪み点未満の温度で行う。ただし、第１のフォトリソグラフィ工程により形成された配線層にＡｌが用いられている場合は、加熱処理の温度を３８０℃以下、好ましくは３５０℃以下とし、また、第１のフォトリソグラフィ工程により形成された配線層にＣｕが用いられている場合は、加熱処理の温度を４５０℃以下とする。
【０１０３】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性ガスが用いられる。
【０１０４】
例えば、加熱処理として、高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１０５】
加熱処理を、窒素または希ガスなどの不活性ガス、酸素、超乾燥エアのガス雰囲気下で行なう場合は、これらの雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１０６】
また、加熱処理は、酸化物半導体層の形成後であれば、いつ行っても構わない。
【０１０７】
酸化物半導体層の膜厚はトランジスタの特性を決定する。一般的には、薄い酸化物半導体層を用いると、トランジスタのしきい値は正となる。しかし、過剰に薄いと特性のばらつきが大きくなる。従って、酸化物半導体層の膜厚は、５ｎｍ以上５０ｎｍとすることが好ましい。
【０１０８】
次いで、半導体層２３３の上に、絶縁層２３４を形成する。絶縁層２３４は、絶縁層２０１または絶縁層２３２と同様の材料及び方法で形成することができる。
【０１０９】
なお、半導体層２３３に酸化物半導体を用いる場合、絶縁層２３４として、酸素を含む絶縁物を用いることが好ましい。絶縁層２３４の膜厚は、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とすればよい。
【０１１０】
絶縁層２３４の成膜時における成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層２３４は、絶縁層２３４中に含まれる不純物の濃度を低減することができる。また、絶縁層２３４の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
【０１１１】
このように、基板２００上に、絶縁層２０１、トランジスタのゲート電極となる導電層２３１、トランジスタのゲート絶縁層となる絶縁層２３２、トランジスタのチャネル層となる半導体層２３３、及びトランジスタのチャネル保護層となる絶縁層２３４を大気に曝すことなく連続して形成することで、各層及び各層界面の汚染を防ぎ、半導体装置の特性及び信頼性を高めることができる。また界面状態を清浄に保ち、トランジスタの特性や信頼性を改善することができる。
【０１１２】
次いで、図２（Ｂ）に示すように、第１のフォトマスクを用いた第１のフォトリソグラフィ工程を行う。絶縁層２３４の上に第１のフォトマスクとして多階調マスクを用いて、厚さの厚い領域と薄い領域を有するレジストマスク２３５を形成する。
【０１１３】
図３（Ａ）に示すように、レジストマスク２３５をマスクとして、導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４を選択的にエッチングし、ゲート電極２０２、配線２０３、配線２１２、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を形成する。
【０１１４】
導電層２３１、絶縁層２３２、半導体層２３３、及び絶縁層２３４のエッチングは、ドライエッチングでもウェットエッチングでもよく、もしくは両方を組み合わせて行ってもよい。
【０１１５】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）を用いることができる。
【０１１６】
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。また、絶縁層２０１は基板２００からの不純物元素の拡散を防止する機能を有するため、上記エッチングに際して、絶縁層２０１が極力エッチングされることのないように、エッチング条件を調整することが好ましい。また、絶縁層２０１の材料に、上記エッチングの際にエッチングされにくい材料を用いると好適である。
【０１１７】
次いで、図３（Ｂ）に示すように、酸素プラズマによるアッシング等により、厚さの薄いレジストマスク２３５を除去し、厚さの厚いレジストマスク２３５を縮小する。厚さの厚いレジストマスク２３５を縮小することにより、島状の絶縁層２１４が一部露出する。
【０１１８】
次いで、図３（Ｃ）に示すように、残存したレジストマスク２３５をマスクとして、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を選択的にエッチングする。この時、島状の絶縁層２０４、島状の半導体層２０５、及び島状の絶縁層２１４は、それぞれの側面が概略一致し、上面から見て各層が概略同様の形状となる。島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を選択的にエッチングすることにより、ゲート電極２０２の一部が露出する。また、配線２０３の一部、配線２１２の一部もまた、露出する。
【０１１９】
また、ゲート電極２０２の端部を、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４の端部より外側に突出した形状とすることで、段差が緩和され、後に形成される絶縁層または導電層の被覆性を向上させることができる。なお、ゲート電極２０２の端部を島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４の端部より外側に突出した形状としなくてもよい。
【０１２０】
また、島状の半導体層２０５をゲート電極２０２と重畳させ、且つ、ゲート電極２０２より島状の半導体層２０５を小さく設けることで、ゲート電極２０２側からの光照射によるトランジスタ特性の劣化を防ぐことができる。
【０１２１】
なお、後に形成される配線２１６と、配線２０３及び配線２１２の交差部における寄生容量を低減させるため、交差部に相当する部位の配線２０３及び配線２１２上に、島状の絶縁層２０４、島状の半導体層２０５、島状の絶縁層２１４を残存させる。なお、寄生容量を低減させた配線の交差部は、図１（Ａ）中の鎖線Ｂ１−Ｂ２、およびその断面図である図１（Ｃ）に一例を示す。
【０１２２】
次いで、レジストマスク２３５を除去する。このように、多階調マスクを用いると、複数回のフォトリソグラフィ工程を１回のフォトリソグラフィ工程に置き換えることが可能となる。従って、ゲート電極２０２（配線２０３）と島状の半導体層２０５の形成を、１枚の多階調マスクを用いて１回のフォトリソグラフィ工程で行うことができる。従って半導体装置の生産性を向上させることができる。
【０１２３】
なお、特段の説明が無い限り、本明細書で言うフォトリソグラフィ工程には、レジストマスクの形成工程と、導電層、半導体層、または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているものとする。
【０１２４】
ここで、図８を用いて、多階調マスクについて説明しておく。多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスク（フォトマスク）の枚数を削減することが可能である。
【０１２５】
多階調マスクの代表例としては、図８（Ａ）に示すようなグレートーンマスク８０１ａ、図８（Ｃ）に示すようなハーフトーンマスク８０１ｂがある。
【０１２６】
図８（Ａ）に示すように、グレートーンマスク８０１ａは、透光性基板８０２及びその上に形成される遮光部８０３並びに回折格子８０４で構成される。遮光部８０３においては、光の透過率が０％である。一方、回折格子８０４はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子８０４は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【０１２７】
透光性基板８０２としては、石英等の透光性基板を用いることができる。遮光部８０３及び回折格子８０４は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１２８】
グレートーンマスク８０１ａに露光光を照射した場合、図８（Ｂ）に示すように、遮光部８０３においては、光透過率８０５は０％であり、遮光部８０３及び回折格子８０４が設けられていない領域では光透過率８０５は１００％である。また、回折格子８０４においては、１０〜７０％の範囲で調整可能である。回折格子８０４における光の透過率の調整は、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整により可能である。
【０１２９】
図８（Ｃ）に示すように、ハーフトーンマスク８０１ｂは、透光性基板８０２及びその上に形成される半透過部８０７並びに遮光部８０６で構成される。半透過部８０７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部８０６は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。
【０１３０】
ハーフトーンマスク８０１ｂに露光光を照射した場合、図８（Ｄ）に示すように、遮光部８０６においては、光透過率８０８は０％であり、遮光部８０６及び半透過部８０７が設けられていない領域では光透過率８０８は１００％である。また、半透過部８０７においては、１０〜７０％の範囲で調整可能である。半透過部８０７における光の透過率の調整は、半透過部８０７の材料により調整可能である。
【０１３１】
多階調マスクを用いて形成されたレジストマスク２３５は、厚さの異なる複数の領域（ここでは、２つの領域）からなるレジストマスクであり、厚さの厚い領域と、薄い領域を有する。レジストマスク２３５において、厚い領域をレジストマスク２３５の凸部と呼び、薄い領域をレジストマスク２３５の凹部と呼ぶ場合がある。
【０１３２】
次いで、図４（Ａ）に示すように、ゲート電極２０２、島状の絶縁層２１４、配線２０３、配線２１２上に絶縁層２１５を形成する。絶縁層２１５は、絶縁層２０１、絶縁層２３２（島状の絶縁層２０４）、絶縁層２３４（島状の絶縁層２１４）と同様の材料及び方法で形成することができる。また、絶縁層２１５は、容量素子１１３の誘電体層として機能するため、比誘電率が大きい材料を用いることが好ましい。なお、第１のフォトリソグラフィ工程によって、ゲート電極２０２の一部、配線２０３、配線２１２のバリア層は、除去されてしまうが、当該絶縁層２１５を保護層として機能させることができる。絶縁層２１５の膜厚は、５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下とすればよい。
【０１３３】
その後、絶縁層２１５上に、平坦化絶縁層２１８を形成する。平坦化絶縁層２１８は、容量素子１１３の誘電体層として機能するため、比誘電率が大きい材料を用いることが好ましい。
【０１３４】
次いで、図４（Ｂ）に示すように、第２のフォトマスクを用いた第２のフォトリソグラフィ工程を行う。島状の絶縁層２１４、絶縁層２１５、平坦化絶縁層２１８を選択的に除去し、コンタクトホール２０８を形成する。コンタクトホール２０８において、島状の半導体層２０５の一部が露出する。また、絶縁層２１５、平坦化絶縁層２１８を選択的に除去し、コンタクトホール２１９を形成する。コンタクトホール２１９において、配線２１２の一部が露出する。また、接触抵抗を低減するため、コンタクトホールは極力大きい面積にすること、もしくは、コンタクトホールの数を多くすることが好ましい。
【０１３５】
次いで、図４（Ｃ）に示すように、平坦化絶縁層２１８、島状の半導体層２０５の露出した一部、配線２１２の露出した一部上に、画素電極として機能する導電層２１１を形成する。
【０１３６】
画素電極として機能する導電層２１１としては、透光性を有する材料を用いることが好ましい。透光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを用いることができる。また、導電層２１１としてグラフェンを用いることもできる。
【０１３７】
更に、画素電極として機能する導電層２１１上に導電層２２４を形成する。導電層２２４は、導電層２３１と同様に、スパッタリング法、真空蒸着法、メッキ法等を用いて形成する。導電層２２４の膜厚は、配線として用いる場合の抵抗を考慮して決定し、１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下とすればよい。
【０１３８】
導電層２２４は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）、マグネシウム（Ｍｇ）等の金属材料、又はこれらを主成分とする材料を用いて形成することができ、低抵抗材料であるアルミニウム（Ａｌ）、銅（Ｃｕ）を含む材料を用いて形成することがより好ましい。アルミニウム（Ａｌ）、銅（Ｃｕ）を用いることで、配線抵抗を低減し、信号の遅延を防ぎ、波形のなまりを軽減することができる。
【０１３９】
なお、導電層２２４として、Ｃｕを用いる場合には、Ｍｏ、Ｔｉ、Ｗなどの、Ｃｕよりも融点の高い金属材料、又はこれらを主成分とする材料を積層することが好ましい。また、絶縁物でなければ、これらの材料の酸化物または窒化物を積層してもよい。例えば、導電層２２４を窒化チタンとＣｕの積層としてもよい。
【０１４０】
次いで、図５（Ａ）に示すように、第３のフォトマスクを用いた第３のフォトリソグラフィ工程を行う。導電層２２４の上に第３のフォトマスクとして多階調マスクを用いて、厚さの厚い領域と薄い領域を有するレジストマスク２３８を形成する。導電層２２４上には、レジストマスク２３８が形成されず、導電層２２４が露出する領域も存在する。
【０１４１】
レジストマスク２３８をマスクとして、導電層２２４を選択的にエッチングする。これより画素電極として機能する導電層２１１の一部が露出する。続いて、厚さの薄い領域を有するレジストマスク２３８を除去する。これより、導電層２２４の一部が露出する。また、厚さの厚い領域を有するレジストマスク２３８は、縮小し、導電層２２４上に一部残存する。
【０１４２】
その後、残存したレジストマスク２３８をマスクとして、露出した画素電極として機能する導電層２１１の一部を選択的にエッチングする。これより平坦化絶縁層２１８の一部が露出し、電極２１１ａ、画素電極２１１ｂ、電極２２２が形成される。また、露出した導電層２２４の一部を選択的にエッチングする。これより、画素電極２１１ｂの一部が露出する。
【０１４３】
図５（Ｂ）に示すように、残存したレジストマスク２３８は、更に縮小し、ソース電極２０６ａ、ドレイン電極２０６ｂ、電極２２１、配線２１６、電極２２３が形成される。次いで、図５（Ｃ）に示すように、レジストマスク２３８を除去する。
【０１４４】
このように、多階調マスクを用いると、複数回のフォトリソグラフィ工程を一回のフォトリソグラフィ工程に置き換えることが可能となる。従って、ソース電極２０６ａ及びドレイン電極２０６ｂ（電極２２１、電極２２２、配線２１６、電極２２３）と画素電極２１１ｂの形成を、１枚のフォトマスクを用いて１回のフォトリソグラフィ工程で行うことができる。従って半導体装置の生産性を向上させることができる。
【０１４５】
本発明の一態様によれば、多階調マスクの性質を利用することによって、厚さの異なる複数の領域からなるレジストマスクを作製し、当該レジストマスクの厚さの差を利用して、フォトリソグラフィ工程を行うことにより、トランジスタの作製に用いるフォトリソグラフィ工程、及びフォトマスクの枚数を従来よりも少なくすることが可能となる。
【０１４６】
上記工程を採用することで、結果的に、３枚のフォトマスクによりトランジスタを作製できる。画素のスイッチング素子として機能するトランジスタの作製工程を簡略化することで液晶表示装置の作製工程も簡略化できる。
【０１４７】
図９を用いて、上記工程を採用して、作製したトランジスタ１１１及び容量素子１１３を用いた液晶表示装置の一例について、説明する。図９（Ｂ）は、図９（Ａ）のＭ−Ｎにおける断面図に相当する。
【０１４８】
図９（Ａ）に示すように、第１の基板２００上に設けられた画素領域１０２を囲むようにして、シール材４０５が設けられ、第２の基板２６０によって封止されている。図９（Ａ）においては、第１の基板２００上のシール材４０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４０４、信号線駆動回路４０３が実装されている。また別途形成された信号線駆動回路４０３と、走査線駆動回路４０４または画素領域１０２に与えられる各種信号及び電位は、ＦＰＣ４１８ａ、４１８ｂから供給されている。
【０１４９】
また、液晶表示装置は、表示素子（液晶素子）が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１５０】
なお、本実施の形態における液晶表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。
【０１５１】
図９（Ｂ）に示すように、第４のフォトマスクを用いた第４のフォトリソグラフィ工程を行うことにより、絶縁層を選択的にエッチングすることで、柱状のスペーサ４３５を形成する。柱状のスペーサ４３５は、液晶層４０８の膜厚（セルギャップ）を制御するために設けられている。スペーサの形状は球状でもよく、球状のスペーサの場合はスペーサを形成するフォトリソグラフィ工程が不要である。
【０１５２】
なお、図５（Ｃ）に示すように、レジストマスク２３８を全て除去せず、図５（Ｂ）に示すように、レジストマスク２３８を残存させておけば、当該残存したレジストマスク２３８を、柱状のスペーサとして利用することもできる。この場合、レジスト剥離を行わなくてよく、さらには第４のフォトマスクを用いた第４のフォトリソグラフィ工程を行わなくてもよいので液晶表示装置を作製する際のフォトリソグラフィ工程数を、１回分少なくすることが可能になる。
【０１５３】
更に、第２の基板２６０上に、対向電極２５５を形成する。対向電極２５５は、トランジスタ１１１のソース電極及びドレイン電極と同じ導電層で形成されている。
【０１５４】
また、液晶表示装置は、入力端子４２０を有し、電極２１１ａはＦＰＣ４１８ａが有する端子と異方性導電膜４１９を介して、電気的に接続されている。
【０１５５】
なお、図１２に示すように、第２の基板２６０上に、対向電極２５５を形成した後、対向電極２５５上に絶縁層を形成し、新たなフォトマスクを用いたフォトリソグラフィ工程を行うことにより、絶縁層を選択的にエッチングすることで、柱状のスペーサ４３５を形成することもできる。柱状のスペーサ４３５として遮光性を有する材料を用いれば、トランジスタの遮光を行うこともできる。
【０１５６】
表示素子である液晶素子４１３は、画素電極２１１ｂ、第２の基板２６０上に形成された対向電極２５５、及び液晶層４０８を含む。基板２００側に設けられた画素電極２１１ｂと、第２の基板２６０側に設けられた対向電極２５５とは液晶層４０８を介して積層する構成となる。
【０１５７】
また、液晶層４０８を挟持するように配向膜として機能する絶縁膜４３２、４３３が設けられている。なお、ブルー相を示す液晶を用いる場合は、配向膜として機能する絶縁膜４３２、４３３を設ける必要はない。
【０１５８】
表示素子である液晶素子４１３に用いられる材料としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０１５９】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。
【０１６０】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１６１】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１６２】
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。特にトランジスタの酸化物半導体層に光が照射されないようにブラックマトリクスで遮光することは、液晶表示装置の信頼性を向上させる上で重要である。また、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１６３】
また、バックライトとして複数種の発光色の異なる発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
【０１６４】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。
【０１６５】
また、液晶表示装置において、カラー表示する際に画素で制御する色要素としてＲＧＢの三色の着色層を有するカラーフィルタを用いれば、カラー表示も可能である。カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本実施の形態の液晶表示装置はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用することもできる。
【０１６６】
液晶表示装置は、フォトリソグラフィ工程を繰り返すことによって、形成される。従って、用いられるフォトマスクの枚数が、フォトリソグラフィ工程の回数を代表することになる。本実施の形態のように、１回の露光で、露光部分、中間露光部分、未露光部分の３つの露光レベルを表現する事ができる、多階調マスクの性質を利用して、フォトリソグラフィ工程を行うことで、液晶表示装置の作製に用いるフォトリソグラフィ工程数、及びフォトマスクの枚数を従来よりも少なくすることが可能となる。
【０１６７】
本発明の一態様によれば、結果的に、スペーサ４３５も含めてトータル３枚のフォトマスクで液晶表示装置を、作製することが可能となる。従って、従来に比べ、液晶表示装置の作製工程を削減できるため、低コストで生産性のよい液晶表示装置を提供することができる。
【０１６８】
また、レジストマスクからなるスペーサ４３５を除去し、新たにスペーサを形成する場合でも、結果的にトータル４枚のフォトマスク（柱状スペーサを、トランジスタ側の基板、又は対向電極側の基板に形成する場合）で液晶表示装置を、作製することが可能となる。
【０１６９】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１７０】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる画素レイアウトの例を図１３（Ａ）及び図１３（Ｂ）を用いて説明する。
【０１７１】
なお、実施の形態１とは、画素レイアウトが異なる点以外は、共通の部分が多いため、図１３（Ａ）及び図１３（Ｂ）において、図１と同一である箇所は同一の符号を用いる。
【０１７２】
横電界を利用するＩＰＳモードの液晶表示装置及びその作製方法を以下に示す。液晶表示装置に配向膜を用いないブルー相を示す液晶を用いる。
【０１７３】
ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０１７４】
トランジスタ１１１の作製方法は実施の形態１とほぼ同一であるため、ここでは詳細な説明は省略する。実施の形態１に従って、第１のフォトマスクを用いた第１のフォトリソグラフィ工程を行い、ゲート電極２０２、島状の絶縁層２１４、配線２０３、配線２１２上に絶縁層２１５を形成する。次いで、平坦化絶縁層２１８を形成した後、第２のフォトマスクを用いた第２のフォトリソグラフィ工程を行い、コンタクトホール２０８を形成する。次いで、導電層を形成し、その上に金属層を形成する。次いで、第３のフォトマスクを用いた第３のフォトリソグラフィ工程を行い、画素電極として機能する導電層２１１、共通電極２４２を形成する。なお、実施の形態１と同様に第１のフォトマスクと第３のフォトマスクは多階調マスクを用いる。
【０１７５】
実施の形態１と異なる点は、一方の基板上に画素電極２１１ｂと共通電極２４２を同一層上に形成する点である。ゲート電極２０２と同じ材料で共通配線層２４０を形成する。
【０１７６】
また、共通配線層２４０に達するコンタクトホールを介して共通電極２４２が形成される。共通電極２４２は、画素電極２１１ｂと同じ材料を用いて形成される。画素電極２１１ｂは櫛歯状のパターンである。また、コンタクトホールと重なる共通電極２４２上の一部には金属層２４１が形成される。
【０１７７】
また、トータルのフォトマスク数を低減するため、第３のフォトリソグラフィ工程に用いたレジストマスクをそのまま残存させてスペーサ２３９として用いる。本実施の形態の場合、ソース配線層上にもレジストマスクが残存することとなり、一対の基板間に液晶材料を充填するために、ソース配線層の一部をエッチングする領域２４３を形成する。領域２４３においては、積層のうち、金属層のみがエッチングされ、画素電極として機能する導電層２１１と同じ材料層のみがソース配線層の一部として機能する。こうすることにより、液晶の封入時に領域２４３を通じて液晶材料が均一に充填される。
【０１７８】
本発明の一態様によれば、結果的に、スペーサ２３９も含めてトータル３枚のフォトマスクでＩＰＳ方式の液晶表示装置を作製することが可能となる。従って、液晶表示装置の作製工程を削減できるため、低コストで生産性のよい液晶表示装置を提供することができる。
【０１７９】
また、スペーサ２３９を除去し、新たにスペーサを形成する場合でも、結果的に、トータル４枚のフォトマスク（柱状スペーサを、トランジスタ側の基板に形成する場合）でＩＰＳ方式の液晶表示装置を、作製することが可能となる。
【０１８０】
また、配向膜を用いないブルー相を示す液晶を用いることによって、さらに液晶表示装置の作製工程を削減できる。
【０１８１】
また、本実施の形態に示した画素レイアウトは一例であって特に図１３（Ａ）の画素レイアウトに限定されないことはいうまでもない。
【０１８２】
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０１８３】
（実施の形態３）
本実施の形態では、フォトマスク数及びフォトリソグラフィ工程数を削減した発光表示装置に用いられる半導体装置、及び画素の構成及び画素の作製方法の一例について、図１０乃至図１１を用いて説明する。
【０１８４】
図１０を用いて、発光表示装置に用いられる半導体装置について説明する。図１０（Ａ）は、発光表示装置に用いられる半導体装置５００の構成の一例である。半導体装置５００は、基板５０１上に画素領域５０２と、ｍ本の配線５１２と、ｎ本の配線５１６と、配線５１６と平行に延びるｎ本の電源供給線５０３を有している。また、画素領域５０２は、縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置された複数の画素５１０を有している。ｉ行ｊ列の画素５１０（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配線５１２−ｉ、配線５１６−ｊ、電源供給線５０３−ｊにそれぞれ電気的に接続されている。
【０１８５】
外部に設けられた走査線駆動回路及び信号線駆動回路から供給される各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等を介して、配線５１２、配線５１６に供給される。
【０１８６】
図１０（Ｂ）は、半導体装置５００に用いられる画素５１０の構成の一例である。画素５１０は、トランジスタ５１１と、トランジスタ５１７と、発光素子５１５と、容量素子５１３を有している。
【０１８７】
トランジスタ５１１のゲート電極は配線５１２−ｉに電気的に接続され、トランジスタ５１１のソース電極またはドレイン電極の一方は配線５１６−ｊに電気的に接続されている。また、トランジスタ５１１のソース電極またはドレイン電極の他方と、容量素子５１３の一方の電極と、トランジスタ５１７のゲート電極とは、電気的に接続されている。また、トランジスタ５１７のソース電極またはドレイン電極の一方は発光素子５１５の一方の電極と、電気的に接続されている。容量素子５１３の他方の電極、及びトランジスタ５１７のソース電極またはドレイン電極の他方は、電源供給線５０３−ｊに電気的に接続されている。発光素子５１５の他方の電極は、０Ｖや、ＧＮＤや、共通電位などの固定電位とする。
【０１８８】
トランジスタ５１１は、スイッチング素子としての機能を有する。トランジスタ５１７は、電源供給線５０３を介して、発光素子５１５に駆動電流を供給する機能を有する。容量素子５１３は、保持容量としての機能を有する。なお半導体装置５００に用いられる一つの画素５１０に複数（少なくとも２つ以上）のトランジスタを設ける。例えば、一つのトランジスタのゲートをもう一つのトランジスタのドレインまたはソースに電気的に接続する。発光素子は、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。つまり、発光素子は電流注入型素子であるため、発光表示装置は電流駆動であり、駆動電流供給用のトランジスタを設ける必要がある。
【０１８９】
トランジスタ５１１及びトランジスタ５１７のチャネルが形成される半導体層には、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体等を用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を挙げることができる。また、トランジスタ５１１及びトランジスタ５１７のチャネルが形成される半導体層に酸化物半導体を用いることもできる。
【０１９０】
また、一般に、シリコンやゲルマニウムなどの電子親和力は、金属の仕事関数よりも小さい。このため、シリコンやゲルマニウムを用いた半導体層と、ソース電極またはドレイン電極のオーミック接触を実現する必要がある場合は、半導体層と、ソース電極またはドレイン電極の間にオーミックコンタクト層を設ける必要がある。
【０１９１】
しかしながら、酸化物半導体の電子親和力は、シリコンやゲルマニウムと比較して大きいため、ソース電極またはドレイン電極と酸化物半導体を用いた半導体層の間にオーミックコンタクト層を設けなくとも、オーミック接触を実現することが可能となる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の電子親和力は４．３ｅＶ程度であるため、半導体層にＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いて、該半導体層に接続するソース電極またはドレイン電極に仕事関数が４．１ｅＶ程度であるチタンや、仕事関数が４．０ｅＶ程度である窒化チタン等を用いることで、オーミックコンタクト層を設けることなく、半導体層とソース電極またはドレイン電極のオーミック接触を実現することが可能となる。半導体層に酸化物半導体を用いることで、半導体装置の作製工程を簡略化することが可能となり、半導体装置の生産性を向上させることができる。
【０１９２】
電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素が供給されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性）又はｉ型に限りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。そのため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。
【０１９３】
次に図１１を用いて、発光表示装置に用いられる画素の構成の一例について説明する。図１１は、断面図である。なお、図１１に示すトランジスタ５１１及びトランジスタ５１７は、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型のトランジスタである。
【０１９４】
図１１に示す断面図において、基板５０１上に絶縁層５２１が形成され、絶縁層５２１上にゲート電極５２２、ゲート電極５２３及び配線５２４が形成されている。絶縁層５２１は下地層として機能する。また、ゲート電極５２２、ゲート電極５２３及び配線５２４上に、ゲート絶縁層として機能する絶縁層５２５、半導体層５２６、チャネル保護層として機能する絶縁層５２８が形成されている。絶縁層５３０は半導体層５２６の側面を覆って形成されており、半導体層５２６の側面からの不純物侵入を防ぐ役割も有する。また、絶縁層５３０上に、平坦化絶縁層５３１が形成されている。平坦化絶縁層５３１上に、画素電極として機能する導電層５３２が形成され、画素電極として機能する導電層５３２は、絶縁層５２８、絶縁層５３０、及び平坦化絶縁層５３１に設けられたコンタクトホール５３３を介して、半導体層５２６に電気的に接続されている。
【０１９５】
また、画素電極として機能する導電層５３２上にソース電極５３４ａ及びドレイン電極５３４ｂ、ソース電極５３５ａ及びドレイン電極５３５ｂ、電極５３６が形成され、ソース電極５３４ａ及びドレイン電極５３４ｂ、ソース電極５３５ａ及びドレイン電極５３５ｂ、電極５３６は、画素電極として機能する導電層５３２と、それぞれ電気的に接続されている。
【０１９６】
配線５２４は、容量電極または容量配線として機能する。配線５２４と画素電極として機能する導電層５３２及び電極５３６とが、絶縁層５２５を間に挟んで重畳している部分が容量素子５１３として機能する。絶縁層５２５は容量素子５１３の誘電体層として機能する。
【０１９７】
発光素子５１５は、画素電極５３２ａ、陰極５３９、及び発光層５３８を含む。なお、発光層５３８の発光強度は、供給された駆動電流の大きさに応じて変化する。
【０１９８】
また、発光層５３８の下層の画素電極５３２ａが存在していない領域には、隔壁５３７が形成され、画素領域において、各画素５１０を絶縁している。
【０１９９】
画素電極５３２ａを形成する材料としては、透光性を有する導電性材料を用いることが好ましい。透光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを用いることができる。
【０２００】
陰極５３９を形成する材料としては、仕事関数の小さい金属を用いることができる。具体的には、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、バリウム（Ｂａ）等の光透過性の高い金属材料を用いて、形成することができる。
【０２０１】
隔壁５３７を形成する材料としては、絶縁性の高い材料を用いることが好ましい。具体的には、有機樹脂層、無機絶縁層または有機ポリシロキサン等を用いることができる。隔壁５３７を形成する材料としてポジ型の感光性の有機樹脂を用いると、レジストマスクを用いることなく、露光及び現像を行うことで所望の隔壁形状を得ることができる。
【０２０２】
次に、発光表示装置に用いられる画素の作製方法の一例について説明する。なお、トランジスタ５１１、トランジスタ５１７の作製方法は、実施の形態１とほぼ同一であるため、ここでは詳細な説明は省略する。実施の形態１に従って、第１のフォトマスクを用いた第１のフォトリソグラフィ工程を行い、ゲート電極５２２、ゲート電極５２３、配線５２４、半導体層５２６を形成する。次いで、平坦化絶縁層５３１を形成した後、第２のフォトマスクを用いた第２のフォトリソグラフィ工程を行い、コンタクトホール５３３を形成する。次いで、第３のフォトマスクを用いた第３のフォトリソグラフィ工程を行い、画素電極５３２ａ、ソース電極５３４ａ及びドレイン電極５３４ｂ、ソース電極５３５ａ及びドレイン電極５３５ｂ、電極５３６を形成する。なお、実施の形態１と同様に第１のフォトマスクと第３のフォトマスクは多階調マスクを用いる。
【０２０３】
実施の形態１と異なる点は、一つの画素に複数のトランジスタを形成し、複数のトランジスタを電気的に接続するためのコンタクトホールを形成する点である。本発明の一態様によれば、たとえトランジスタ及びコンタクトホールの数が増えても、フォトマスクの数を増やすことなく、当該トランジスタ及びコンタクトホールを形成することができる。すなわち結果的に、３枚のフォトマスクによりトランジスタを作製できる。
【０２０４】
次いで、第４のフォトマスクを用いた第４のフォトリソグラフィ工程により、隣り合う画素電極５３２ａを絶縁するための隔壁５３７を形成し、画素電極５３２ａ上に、発光層５３８、及び陰極５３９を形成する。そして、発光表示装置の信頼性を向上させるため、必要であれば、封止を行う。例えば、ガラス基板を封止基板として用い、シール材で封止基板と基板５０１を貼り合わせ、基板５０１と封止基板とシール材で形成される閉空間に乾燥剤を配置する。
【０２０５】
本発明の一態様によれば、結果的に、トータル４枚のフォトマスクで発光表示装置を、作製することが可能となる。従って、発光表示装置の作製工程数を削減できるため、低コストで生産性のよい発光表示装置を提供することができる。
【０２０６】
また、図１１においては、下方射出型の発光表示装置の例を示したが特に限定されず、陰極５３９の材料として透光性を有する材料を用いれば、上面射出型の発光表示装置を作製することもできる。
【０２０７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【符号の説明】
【０２０８】
１００    半導体装置
１０１    基板
１０２    画素領域
１０３    端子部
１０４    端子部
１０５    端子
１０６    端子
１０７    端子
１１０    画素
１１１    トランジスタ
１１２    液晶素子
１１３    容量素子
１１４    電極
２００    第１の基板
２０１    絶縁層
２０２    ゲート電極
２０３    配線
２０４    絶縁層
２０５    半導体層
２０６ａ    ソース電極
２０６ｂ    ドレイン電極
２０８    コンタクトホール
２１０    電極
２１１    導電層
２１１ａ    電極
２１１ｂ    画素電極
２１２    配線
２１４    絶縁層
２１５    絶縁層
２１６    配線
２１８    平坦化絶縁層
２１９    コンタクトホール
２２１    電極
２２２    電極
２２３    電極
２２４    導電層
２３１    導電層
２３２    絶縁層
２３３    半導体層
２３４    絶縁層
２３５    レジストマスク
２３８    レジストマスク
２３９    スペーサ
２４０    共通配線層
２４１    金属層
２４２    共通電極
２４３    領域
２５５    対向電極
２６０    第２の基板
４０３    信号線駆動回路
４０４    走査線駆動回路
４０５    シール材
４０８    液晶層
４１３    液晶素子
４１８ａ    ＦＰＣ
４１９    異方性導電膜
４２０    入力端子
４３２    絶縁膜
４３３    絶縁膜
４３５    スペーサ
５００    半導体装置
５０１    基板
５０２    画素領域
５０３    電源供給線
５１０    画素
５１１    トランジスタ
５１２    配線
５１３    容量素子
５１４    電極
５１５    発光素子
５１６    配線
５１７    トランジスタ
５２１    絶縁層
５２２    ゲート電極
５２３    ゲート電極
５２４    配線
５２５    絶縁層
５２６    半導体層
５２８    絶縁層
５３０    絶縁層
５３１    平坦化絶縁層
５３２    導電層
５３２ａ    画素電極
５３３    コンタクトホール
５３４ａ    ソース電極
５３４ｂ    ドレイン電極
５３５ａ    ソース電極
５３５ｂ    ドレイン電極
５３６    電極
５３７    隔壁
５３８    発光層
５３９    陰極
８０１ａ    グレートーンマスク
８０１ｂ    ハーフトーンマスク
８０２    透光性基板
８０３    遮光部
８０４    回折格子
８０５    光透過率
８０６    遮光部
８０７    半透過部
８０８    光透過率
【図１】
0005971955.tif 000002
【図２】
0005971955.tif 000003
【図３】
0005971955.tif 000004
【図４】
0005971955.tif 000005
【図５】
0005971955.tif 000006
【図６】
0005971955.tif 000007
【図７】
0005971955.tif 000008
【図８】
0005971955.tif 000009
【図９】
0005971955.tif 000010
【図１０】
0005971955.tif 000011
【図１１】
0005971955.tif 000012
【図１２】
0005971955.tif 000013
【図１３】
0005971955.tif 000014