(57)【特許請求の範囲】
【請求項１】
インクを吐出するための記録ヘッドを用いて記録を行う記録装置であって、
走査方向に延在するキャリッジ軸に沿って、前記記録ヘッドを搭載したキャリッジを走査させる走査手段と、
記録媒体を前記走査方向と交差する搬送方向に搬送する搬送手段と、
前記走査方向における複数の位置において、前記キャリッジ軸上の前記搬送方向における前記記録ヘッドの位置に関する補正量情報を記憶する記憶手段と、
前記記録媒体上に記録する画像に対応する画像データを受信する受信手段と、
前記受信手段によって受信された前記画像データを、前記走査方向および前記搬送方向に複数に分割された単位で記憶部に格納する格納手段と、
前記記憶部に格納された前記画像データから、前記格納手段によって格納され前記分割された単位に対応する分割画像データと、当該分割画像データに対応する画像領域と前記搬送方向に隣接する領域であって、当該画像領域の近傍の画像領域に対応する分割画像データの一部と、から構成される拡張分割画像データを読み出す読出手段と、
前記記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記読出手段によって読み出された前記拡張分割画像データから、前記搬送方向における一部の領域を抽出し、吐出画像データを生成する生成手段と、
前記生成手段によって生成された前記吐出画像データに基づいて、前記走査手段による走査を伴って前記記録ヘッドからインクを吐出することにより画像を形成する画像形成手段と、を有し、
前記生成手段は、前記走査方向に連続する複数の拡張分割画像データに関し、
（ｉ）前記複数の拡張分割画像データそれぞれについて、前記記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記搬送方向における前記記録ヘッドの位置と、前記キャリッジ軸の前記搬送方向における基準の位置と、の差分に相当する第１の補正量を導出し、
（ｉｉ）前記複数の拡張分割画像データそれぞれについて、前記複数の拡張分割画像データにおける複数の前記第１の補正量のうちの、前記搬送方向における前記記録ヘッドの位置が最も上流側である領域に対応する前記拡張分割画像データにおける前記第１の補正量と、当該第１の補正量以外の複数の第１の補正量と、の差分に相当する第２の補正量を導出し、
（ｉｉｉ）前記複数の拡張分割画像データそれぞれにおける前記複数の第２の補正量に基づいて前記搬送方向における一部の領域を抽出し、前記吐出画像データを生成する、
ことを特徴とする記録装置。
【請求項２】
インクを吐出するための記録ヘッドを用いて記録を行う記録装置であり、
走査方向に延在するキャリッジ軸に沿って、前記記録ヘッドを搭載したキャリッジを走査させる走査手段と、
記録媒体を前記走査方向と交差する搬送方向に搬送する搬送手段と、を有する記録装置において実行される記録方法であって、
前記記録媒体上に記録する画像に対応する画像データを受信する受信工程と、
前記受信工程において受信された前記画像データを、前記走査方向および前記搬送方向に複数に分割された単位で記憶部に格納する格納工程と、
前記記憶部に記憶された前記画像データから、前記格納工程において格納され前記分割された単位に対応する分割画像データと、当該分割画像データに対応する画像領域と前記搬送方向に隣接する領域であって、当該画像領域の近傍の画像領域に対応する分割画像データの一部と、から構成される拡張分割画像データを読み出す読出工程と、
前記走査方向における複数の位置において、前記キャリッジ軸上の前記搬送方向における前記記録ヘッドの位置に関する補正量情報を記憶する記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記読出工程において読み出された前記拡張分割画像データから、前記搬送方向における一部の領域を抽出し、吐出画像データを生成する生成工程と、
前記生成工程において生成された前記吐出画像データに基づいて、前記走査手段による走査を伴って前記記録ヘッドからインクを吐出することにより画像を形成する画像形成工程と、を有し、
前記生成工程は、前記走査方向に連続する複数の拡張分割画像データに関し、
（ｉ）前記複数の拡張分割画像データそれぞれについて、前記記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記搬送方向における前記記録ヘッドの位置と、前記キャリッジ軸の前記搬送方向における基準の位置と、の差分に相当する第１の補正量を導出し、
（ｉｉ）前記複数の拡張分割画像データそれぞれについて、前記複数の拡張分割画像データにおける複数の前記第１の補正量のうちの、前記搬送方向における前記記録ヘッドの位置が最も上流側である領域に対応する前記拡張分割画像データにおける前記第１の補正量と、当該第１の補正量以外の複数の第１の補正量と、の差分に相当する第２の補正量を導出し、
（ｉｉｉ）前記複数の拡張分割画像データそれぞれにおける前記複数の第２の補正量に基づいて前記搬送方向における一部の領域を抽出し、前記吐出画像データを生成する、
ことを特徴とする記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体上に記録画像を形成する記録装置および記録方法に関する。
【背景技術】
【０００２】
記録装置の一種であるインクジェット方式のプリンタは、インクを吐出することによって記録媒体上に記録画像を形成する。
【０００３】
インクジェット方式のプリンタは、インクを吐出する記録ヘッドと、記録ヘッドを搭載したキャリッジと、主走査方向にキャリッジを往復移動させる駆動手段と、主走査方向に略直交する副走査方向に記録媒体を搬送する搬送手段とを有している。なお、記録ヘッドは、複数のインクの吐出口からなる複数のノズルを備えている。
【０００４】
上述したような構成の記録装置においては、キャリッジが往復移動する際にガイドとなるキャリッジ軸のたわみなどの影響を受け、画像データに基づく画像に対して記録画像が副走査方向と平行な方向にずれてしまう現象が発生する。
【０００５】
図２５は画像データを用いて記録ヘッドからインクを吐出して画像を記録媒体（例えば、記録紙）に記録する様子を示す図である。キャリッジ軸のたわみなどがあると、理想的には図２５の９０１に示すように画像が記録されるが、実際の記録ではインク液滴の記録媒体への付着位置が副走査方向にずれ、図２５の９０２に示すように、画像が記録されてしまう。
【０００６】
これを回避するための方法としては、複数のノズルの中から使用するノズルを限定する方法や、記録位置のずれ量に応じて複数の色毎に記録位置をずらして記録を行う方法がある。また、状態に応じて上述した２つの方法を切り替える方法が例えば、特許文献１に開示されている。
【０００７】
上述したような、使用するノズルを限定する方法では、記録画像の形成が完了するまでの時間が増加してしまうという問題点がある。
【０００８】
また、記録位置のずれ量に応じて複数の色毎に記録位置をずらす方法を用いても、記録画像のずれを十分に補正しきれず、高品質の記録画像を得られないという問題点がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−０４００４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、このような従来の問題点を解決することにある。そこで、上記の点に鑑み、本発明は、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることを可能にする記録装置および記録方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る記録装置は、インクを吐出するための記録ヘッドを用いて記録を行う記録装置であって、走査方向に延在するキャリッジ軸に沿って、前記記録ヘッドを搭載したキャリッジを走査させる走査手段と、記録媒体を前記走査方向と交差する搬送方向に搬送する搬送手段と、前記走査方向における複数の位置において、前記キャリッジ軸上の前記搬送方向における前記記録ヘッドの位置に関する補正量情報を記憶する記憶手段と、前記記録媒体上に記録する画像に対応する画像データを受信する受信手段と、前記受信手段によって受信された前記画像データを、前記走査方向および前記搬送方向に複数に分割された単位で記憶部に格納する格納手段と、前記記憶部に格納された前記画像データから、前記格納手段によって格納され前記分割された単位に対応する分割画像データと、当該分割画像データに対応する画像領域と前記搬送方向に隣接する領域であって、当該画像領域の近傍の画像領域に対応する分割画像データの一部と、から構成される拡張分割画像データを読み出す読出手段と、前記記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記読出手段によって読み出された前記拡張分割画像データから、前記搬送方向における一部の領域を抽出し、吐出画像データを生成する生成手段と、前記生成手段によって生成された前記吐出画像データに基づいて、前記走査手段による走査を伴って前記記録ヘッドからインクを吐出することにより画像を形成する画像形成手段と、を有し、前記生成手段は、前記走査方向に連続する複数の拡張分割画像データに関し、（ｉ）前記複数の拡張分割画像データそれぞれについて、前記記憶手段に記憶された前記記録ヘッドの位置に関する補正量情報に基づいて、前記搬送方向における前記記録ヘッドの位置と、前記キャリッジ軸の前記搬送方向における基準の位置と、の差分に相当する第１の補正量を導出し、（ｉｉ）前記複数の拡張分割画像データそれぞれについて、前記複数の拡張分割画像データにおける複数の前記第１の補正量のうちの、前記搬送方向における前記記録ヘッドの位置が最も上流側である領域に対応する前記拡張分割画像データにおける前記第１の補正量と、当該第１の補正量以外の複数の第１の補正量と、の差分に相当する第２の補正量を導出し、（ｉｉｉ）前記複数の拡張分割画像データそれぞれにおける前記複数の第２の補正量に基づいて前記搬送方向における一部の領域を抽出し、前記吐出画像データを生成する、ことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画像データに基づく画像に対する記録画像のずれを補正するために、使用するノズルを限定する必要がない。また、キャリッジ軸のたわみ量に応じた補正量に基づいて記録画像のずれを補正するため、精度の高い補正をすることができる。
【００１３】
従って、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】インクジェット記録装置の主に記録部の概略構成を示す斜視図である。
【図２】図１に示したインクジェット記録装置の制御構成を示すブロック図である。
【図３】（ａ）はキャリッジ軸のたわみによるずれ量を示す図、（ｂ）は画像データのイメージを示す図、（ｃ）は（ａ）に示す補正量に応じて補正された後の画像データのイメージを示す図、（ｄ）は（ｃ）に示した画像データに基づいて形成された記録画像の一例を示す図である。
【図４】（ａ）は画像データのイメージを示す図、（ｂ）は画像処理が行われる際に必要なデータのイメージを示す図である。
【図５】（ａ）は主走査方向の１ｄｏｔ毎に補正量が設定された場合を示す図、（ｂ）は主走査方向の２５６ｄｏｔ毎に補正量が設定された場合を示す図である。
【図６】（ａ）は図２に示した画像補正処理回路の一構成例を示すブロック図、（ｂ）は画像補正処理回路の別の構成例を示すブロック図である。
【図７】図６に示した合計補正量算出回路が算出する合計補正量の一例を示す図である。
【図８】図６に示した補正データ生成回路において補正された後の画像データのイメージを示す図である。
【図９】図６に示した補正データ生成回路が補正データを生成する動作を説明するための図である。
【図１０】図６に示した補正データ生成回路にて生成された補正データを説明するための図である。
【図１１】第１の実施例における記録装置の動作を説明するためのフローチャートである。
【図１２】図１１に示した動作フローにおける補正データを生成する動作の詳細を説明するためのフローチャートである。
【図１３】（ａ）は図６（ｂ）の構成で求めた補正量に応じて補正された後の画像データのイメージを示す図、（ｂ）は図６（ｂ）の構成で求めた補正量テーブルの構成の他の例を示す図である。
【図１４】第２の実施例における記録装置の動作を説明するためのフローチャートである。
【図１５】第３の実施例における画像データ処理方法の概要を説明する図である。
【図１６】（ａ）は主走査方向の位置に対する副走査方向の補正曲線を示し、（ｂ）はインク色ごとにカラム方向の補正位置を変更する方法を示す図である。
【図１７】本実施例における画像データ処理を模式的に示す図である。
【図１８】本実施例における画像データ転送処理を示すフローチャートである。
【図１９】本実施例における補正タイミング調整回路１０８と画像補正処理回路１０９の詳細な構成を示すブロック図である。
【図２０】補正タイミング調整回路１０８と画像補正処理回路１０９で実行する処理を示すフローチャートである。
【図２１】本実施例における補正後の画像データを模式的に示す図である。
【図２２】（ａ）は図２１に示したブロックに対応する位置情報−補正量テーブルを示し、（ｂ）はブロック７０３、７０５に対する画像処理終了後の画像データがＳＲＡＭ１０６に格納されている状態を模式的に示す図である。
【図２３】（ａ）は第４の実施例における補正タイミング調整回路１０８の内部構成を示し、（ｂ）はオフセット設定を示すテーブルの内容を示す図である。
【図２４】第５の実施例におけるテーブルを示す図である。
【図２５】従来技術を適用した際の画像記録を示す図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また本実施例で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
【００１６】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００１７】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１８】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００１９】
またさらに、「記録要素」或いは「記録素子」とは、特にことわらない限り吐出口（ノズル）ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２０】
図１は本発明の代表的なインクジェット記録ヘッドを搭載したインクジェット記録装置の概略構成を示す斜視図である。
【００２１】
図１に示すように、インクジェット記録装置（以下、記録装置）３００にはインク液滴を吐出するインク吐出口（以下、ノズル）を複数個備えたインクジェット記録ヘッド（以下、記録ヘッド）３０１をキャリッジ３０２に搭載している。キャリッジ３０２は矢印Ｑ１、Ｑ２の方向（主走査方向）にキャリッジ軸３０３にガイドされて走査され、その走査時に記録ヘッド３０１からインクを記録媒体に吐出して記録を行なう。キャリッジ３０２はその移動時に、エンコーダフィルム３０４に所定間隔で設けられたスリットを読取り、記録ヘッド３０１の位置を検出し、その検出位置を用いて記録ヘッドによる記録タイミングが生成される。また、キャリッジ３０２の側面に配置された光学式センサ３０５は、キャリッジ走査ごとの紙間距離を測定するのに使用する。
【００２２】
記録動作が開始されると、記録紙のような記録媒体Ｐは給紙ローラ（不図示）によって給紙位置へと給送され、搬送ローラ３０７により所定の記録開始位置まで搬送され、その下方からプラテン３０８によって支持される。そして、キャリッジ３０２が、キャリッジモータ（不図示）により駆動され、記録領域を含む走査領域を矢印Ｑ１、Ｑ２で示す主走査方向に沿って往復移動する間に、記録ヘッド３０１はインク吐出口からその下方に位置する記録媒体Ｐに向けてインクを吐出する。これによって、記録媒体Ｐに１走査分の記録が行なわれる。また、１回の主走査が終了すると、記録媒体Ｐを矢印Ｒで示す主走査方向に交差する（例えば、直交する）副走査方向に一定量だけ搬送し、次の走査記録に備える。
【００２３】
このような主走査方向への記録ヘッドによる記録と副走査方向への記録媒体の搬送とを繰り返すことにより、記録媒体Ｐの全面への記録が行なわれる。この時、キャリッジ３０２に搭載された光学式センサ３０５により紙間距離が測定され、また、キャリッジ３０２に搭載されたエンコーダセンサ３０６によりエンコーダフィルム３０４上のスリットが読み取られる。
【００２４】
また、記録装置３００には記録ヘッド３０１の維持ユニット３０９が設けられ、ヘッドキャップ３１０による記録ヘッドのキャッピング、記録ヘッドのインク吐出面の払拭、さらには記録ヘッドの回復等の制御を行っている。記録ヘッド３０１にキャッピングを行なうことにより、記録ヘッド３０１のノズル形成面を密閉してインクの乾燥を防止する。
【００２５】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００２６】
記録装置３００はＰＣやハードディスクドライブ（ＨＤＤ）などの外部入力装置１００に接続される。また、記録装置３００は装置全体を制御するためのＣＰＵ１０１、記録装置に特有の記録動作に関係したハードウエア制御を行なうＡＳＩＣ１０２を備えている。ＡＳＩＣ１０２は、外部インタフェース（ＩＦ）回路１０３、ＣＰＵインタフェース（ＩＦ）回路１０４、メモリ制御回路１０５、ＳＲＡＭ１０６、画像データ処理回路１０７を含んでいる。ＡＳＩＣ１０２はさらに、補正タイミング調整回路１０８、画像補正処理回路１０９、補正量保持回路１１０、吐出画像生成回路１１１、ヘッドインタフェース（ＩＦ）回路１１２、転送タイミング制御回路１１３、駆動回路１１４を含んでいる。ＳＲＡＭ１０６は、複数のＳＲＡＭから構成されるＳＲＡＭ群であっても良い。
【００２７】
次に、ＡＳＩＣ１０２の内部回路の動作について説明する。
【００２８】
外部インタフェース回路１０３は、外部入力装置と接続される。外部インタフェース回路には、ＵＳＢインタフェース回路やＬＡＮインタフェース回路やＩＤＥインタフェース回路など、外部入力装置１００と接続されるインタフェース回路を含む。ＣＰＵインタフェース回路１０４はＣＰＵ１０１と接続して、ＣＰＵ１０１から各ブロックとの通信を制御する。
【００２９】
メモリ制御回路１０５は、外部ＩＦ回路１０３、ＳＲＡＭ１０６、画像データ処理回路１０７、補正タイミング調整回路１０８、画像補正処理回路１０９、吐出画像生成回路１１１、ヘッドインタフェース回路１１２、ＤＤＲ−ＤＲＡＭ１１５と接続している。メモリ制御回路１０５は、外部入力装置１００から入力される画像データをＳＲＡＭ１０６に転送する。また、メモリ制御回路１０５は、ＳＲＡＭ１０６とＤＤＲ−ＤＲＡＭ１１５へのデータ書込み制御とそこからのデータ読み出し制御を所定のサイズ（例えば、２５６ｂｉｔ×２５６ｂｉｔ、３２ｂｉｔ×２５６ｂｉｔ、３２０ｂｉｔ×２５６ｂｉｔ、２５６ｂｉｔ×１ｂｉｔ）で行なう。
【００３０】
ＳＲＡＭ１０６はワークバッファとして用いられ、記録画像データが特定サイズに分割されて格納されている。ＳＲＡＭの個数はインクの色数分ある構成や、ノズル数分ある構成などがある。ここでは、仮に、インクの色数分に分割されていることとする。また、ある１ブロック（第１の画像データの一例）に対して画像処理を行なうためには、１ブロックに対して連続した上下左右の画像データも必要であるため、ＳＲＡＭ１０６には、２５６ビット×２５６ビット以上の画像データが格納されているものとする。
【００３１】
画像データ処理回路１０７は、ＳＲＡＭ１０６に格納された画像データに対して画像処理を実行する。ここでいう、画像処理とは、境界処理、エッジ処理、ＨＶ変換処理、スムージング処理、不吐補間処理などであるが、この限りではない。
【００３２】
補正タイミング調整回路１０８は、画像補正処理回路１０９の実行タイミングを生成する。そして、オフセットを有効にしている期間であることを通知するオフセットイネーブル信号と基準カラム分の画像データ転送の完了を通知する補正タイミング変更信号を画像補正処理回路１０９に出力する。
【００３３】
画像補正処理回路１０９は、補正タイミング調整回路１０８から出力される補正タイミング変更信号とオフセットイネーブル信号に基づいて、補正量保持回路１１０から転送される補正量を元に画像データに対して画像補正処理を行なう。例えば、画像データ処理回路１０７で行う最後の処理の後に、この画像補正処理を行う。また、補正タイミング調整回路１０８と画像補正処理回路１０９の内部構成や処理に関しては図を参照して後で説明する。
【００３４】
吐出画像生成回路１１１は、画像処理が終了した画像データを記録ヘッド３０１のノズルに合わせた形式のデータ（以下、吐出画像データ）に変換する。転送タイミング制御回路１１３は、エンコーダセンサ３０６より入力される信号を逓倍することで信号の転送タイミング信号を生成している。ヘッドインタフェース回路１１２は、吐出画像データを転送タイミング信号のタイミングで記録ヘッド３０１へ転送する。ＤＤＲ−ＤＲＡＭ１１５は、ＡＳＩＣ１０２で処理されたデータを保持するために用いられる。駆動回路１１４はモータ１１６の駆動やセンサ（不図示）の制御を行っている。
【００３５】
図２における補正タイミング調整回路１０８は、第３の実施例において説明する。
【００３６】
本発明の記録装置が有する機能の概要について説明する。
【００３７】
図３は、本発明の記録装置が有する機能の概要を説明するための図であり、（ａ）はキャリッジ軸のたわみによる副走査方向のずれ量を示す図、（ｂ）は画像データのイメージを示す図、（ｃ）は（ａ）に示すずれ量に応じて補正された後の画像データのイメージを示す図、（ｄ）は（ｃ）に示した画像データに基づいて形成された記録画像の一例を示す図である。図３（ａ）に示すように、副走査方向のずれ量を縦軸、主走査方向を横軸にしたグラフでは、ずれ量は凸形状となる。基準点０ではずれ量は０ドットであるが、図３（ａ）に示すようにずれがある。この例では、最大２ドットのずれがある。
【００３８】
キャリッジ軸にたわみがある場合、例えば図２５の９０２に示したように、そのたわみ量に応じ、副走査方向と平行な方向に記録画像がずれてしまう。
【００３９】
このような記録画像のずれを回避するために、本発明の記録装置は、キャリッジ軸のたわみ量に応じた補正量を記憶している。補正量とは、副走査方向と平行な方向のキャリッジ軸のたわみ量に応じて設定され、画像データに基づく画像に対する記録画像の副走査方向に平行な方向のずれを補正するための値である。図３（ａ）に示すように、キャリッジ軸のたわみ量は、主走査方向の位置によって異なるため、本発明の記録装置は、主走査方向の所定の単位ごとに設定された補正量を記憶する。
【００４０】
そして、本発明の記録装置は、補正量に応じて画像データを補正する。補正量に応じて補正された画像データのイメージが図３（ｃ）に示されている。
【００４１】
そして、図３（ｃ）に示す補正された画像データから、図３（ｄ）に示すような記録画像が形成される。
【００４２】
図３（ｂ）と図３（ｄ）とを比較すると、同様の画像となっている。このように、本発明の記録装置は、補正量に応じて画像データを補正することにより、画像データに基づく画像に対する記録画像の副走査方向と平行な方向のずれを回避できる機能を有している。
【００４３】
なお、キャリッジ軸のたわみ量は、製品の工場出荷時にインクを吐出することによって検出する方法や、光学センサを用いて検出する方法などが考えられる。
【００４４】
また、キャリッジ軸のたわみ量は、個々のキャリッジ軸に固有の量である。そのため、キャリッジ軸のたわみ量の検出は、工場出荷時に一度だけ行えばよいが、経年変化による影響も考慮すると、ユーザーの操作によっても検出できるようにしておくことが望ましい。
【００４５】
〔第１の実施例〕
図４は、図２に示した画像データ処理回路１０７が行う画像処理を説明するための図である。図４（ａ）は、画像データが主走査方向にＭ個のデータブロック（ブロック１−１〜１−Ｍ）に分割され、さらに副走査方向に複数のデータブロック（ブロック１−１〜３−１）に分割され、分割されたデータブロックがそれぞれスキャンに対応していることを示す。例えば、ブロック１−１はＮ−１回目の走査で記録されるデータである。ブロック２−１はＮ回目の走査で記録されるデータである。ブロック３−１はＮ＋１回目の走査で記録されるデータである。図４（ｂ）は画像処理が行われる際に必要な画像データの副走査方向のデータ量を示す図である。
【００４６】
画像データ処理回路１０７は、図４（ａ）で示した主走査方向および副走査方向に画像データが複数に分割された分割画像データに対して画像処理を行う。ここでは、分割データは、副走査方向に連続する２５６ｂｉｔ、および、主走査方向に連続する２５６ｂｉｔのサイズとする。副走査方向の１ｂｉｔは１ドットに対応し、主走査方向の１ｂｉｔは１ドットに対応している。
【００４７】
なお、以降、副走査方向に連続するＸｂｉｔ、および、主走査方向に連続するＹｂｉｔのことを「Ｘｂｉｔ×Ｙｂｉｔ」と表記する。また、単に「Ｚｂｉｔ」と表記した場合には、副走査方向に連続するＺｂｉｔのことを表すものとする。
【００４８】
また、図４（ａ）においては、（２５６ｂｉｔ×２５６ｂｉｔ）のサイズの複数の分割画像データのそれぞれが複数のブロックのそれぞれの位置にあるものとしている。
【００４９】
図４（ａ）に示した例の場合、まず、（Ｎ−１）回目のスキャン分の分割画像データに対して画像処理が行われる。次に、Ｎ回目のスキャン分の分割画像データに対して画像処理が行われる。
【００５０】
このようにして複数の分割画像データのそれぞれに対して画像処理を行うことにより、記録画像を形成するための吐出画像データが生成される。なお、色の切り替えは、ブロック単位で切り替えることも、スキャン単位で切り替えることも可能である。ここでは、ブロック単位で色を切り替えることとする。
【００５１】
ここで、分割画像データのそれぞれに対して画像処理を行う場合には、その分割画像データの副走査方向に隣接する分割画像データの一部分を使う。図４（ｂ）に示した例の場合、ブロック２−１の分割画像データに対して画像処理を行う場合に、ブロック１−１の分割画像データの一部であるデータ１１とブロック３−１の分割画像データの一部であるデータ１２を使用する。データ１１及びデータ１２のデータサイズは、それぞれ（３２ｂｉｔ×２５６ｂｉｔ）である。
【００５２】
つまり、ブロック２−１の分割画像データに対して画像処理を行うためには、データ１１、データ１２を含めた（３２０ｂｉｔ×２５６ｂｉｔ）のサイズのデータが必要となる。
【００５３】
従って、画像処理を行うために、ＳＲＡＭ１０６に対して副走査方向に３２０ビット、主走査方向に２５６ビットの領域を割り当て、その領域に画像データを格納する。
【００５４】
なお、例えばエッジ処理においては、図４（ｂ）で示すデータ１１のうちのブロック１−１側のデータ（１１ｂｉｔ×２５６ｂｉｔ）やデータ１２のうちのブロック３−１側のデータ（１１ｂｉｔ×２５６ｂｉｔ）は、エッジ処理には寄与しない。
【００５５】
従って、データ１１のうちのブロック２−１側のデータ（２１ｂｉｔ×２５６ｂｉｔ）と、データ１２のうちのブロック２−１側の（２１ｂｉｔ×２５６ｂｉｔ）を用いて、ブロック２−１のエッジ処理を行えば良い。
【００５６】
そこで、本実施例において画像データ処理回路１０７は、分割画像データと、その分割画像データと副走査方向に隣接する分割画像データの一部分とを結合した拡張分割画像データに対して画像処理を行う。従って、分割画像データのサイズを（２５６ｂｉｔ×２５６ｂｉｔ）とした場合、拡張分割画像データのサイズは（（２５６＋Ｎ）ｂｉｔ×２５６ｂｉｔ（Ｎは１以上の整数））となる。
【００５７】
なお、ここでは、エッジ処理を画像処理の一例として説明したが、実行する画像処理の種類に応じて拡張分割画像データのサイズは変化することになる。これに伴い、後述する補正量保持回路１１０が記憶する補正量の範囲も変化することになる。
【００５８】
再度、図２を参照すると、補正量保持回路１１０は、補正量テーブルを備えており、上述した補正量を補正量テーブルに記憶する。そして、補正量保持回路１１０は、記憶している補正量を示す補正量情報を画像補正処理回路１０９へ出力する。
【００５９】
図５は、図２に示した補正量保持回路１１０が備える補正量テーブルの構成の一例を示す図であり、図５（ａ）は主走査方向の１ｄｏｔ毎に補正量が設定された場合を示す図、図５（ｂ）は主走査方向の２５６ｄｏｔ毎に補正量が設定された場合を示す図である。
【００６０】
なお、主走査方向のある位置のキャリッジ軸のたわみ量は変化しないと考えることができるため、（Ｎ−１）回目のスキャンにおける補正量と、Ｎ回目のスキャンにおける補正量とは、基本的には同じ値とすることができる。
【００６１】
また、ここでは、補正量の範囲を−１４〜＋１４とする。また、画像データを１２００ｄｐｉ（ｄｏｔ  ｐｅｒ  ｉｎｃｈ）で６０ｉｎｃｈとする。
【００６２】
図５（ａ）に示す例のように、主走査方向の１ｄｏｔ毎に補正量が設定された場合、最初のｄｏｔの補正量を基準点（補正量０）とすると、１ｄｏｔあたりの補正量を表すために必要なビット数は５ｂｉｔ（符号１ｂｉｔ＋絶対値４ｂｉｔ）となる。この場合、補正量保持回路１１０は、７２０００個の補正量を記憶することになり、回路規模が大きくなってしまう。
【００６３】
一方、図５（ｂ）に示す例では、主走査方向の２５６ｄｏｔのブロック毎に補正量を設定している。つまり、複数のブロック毎に対し、それぞれ補正量が設定されている。補正量は、２ｂｉｔ（符号１ｂｉｔ＋絶対値１ｂｉｔ）で表現される。また、複数のブロックのそれぞれの補正量は、最初のブロックだけ基準点からの補正量とし、他のブロックの補正量を主走査方向に１つ前のブロックからの変化量としている。これにより、補正量保持回路１１０の回路規模を削減することが可能となる。
【００６４】
従って、図５（ｂ）に示す例では、主走査方向に隣り合うブロックの補正量は、＋１（プラス１）、０、−１（マイナス１）のいずれかとしている。これにより、補正量保持回路１１０の回路規模をさらに削減することが可能となる。
【００６５】
図５（ｂ）に示すように補正量を設定しても、画像データに基づく画像に対する記録画像の副走査方向に平行な方向のずれを補正するためには十分である。そのため、以降、補正量保持回路１１０が、図５（ｂ）に示すような補正量を補正量テーブルに記憶しているものとして説明する。
【００６６】
再度、図２を参照すると、画像補正処理回路１０９は、ＳＲＡＭ１０６に記憶された複数の拡張出力用データのそれぞれから複数の補正データのそれぞれを生成する。
【００６７】
図６（ａ）は、図２に示した画像補正処理回路１０９の一構成例を示すブロック図である。図６（ｂ）は、画像補正処理回路１０９の別の構成例を示すブロック図である。
【００６８】
画像補正処理回路１０９は図６（ａ）に示すように、補正値生成回路（合計補正量算出回路）１０９ａと、データバッファ１０９ｂと、画像データ生成回路１０９ｃとを備えている。
【００６９】
補正値生成回路１０９ａは、補正量保持回路１１０から出力された補正量情報を受け付け、受け付けた補正量情報から補正値を生成する。
【００７０】
図７は、図６に示した補正値生成回路（合計補正量算出回路）１０９ｃが生成した補正値（合計補正量）の一例を示す図である。ブロック１−１の補正値はゼロであり、ブロック１−１を基準として補正値が定められている。ここでは、ブロック１−１は、基準ブロックとして決定されている。
【００７１】
図７に示す合計補正量は、補正量保持回路１１０が図５（ｂ）に示す補正量テーブルを記憶している場合の値である。この場合、例えばブロック１−２の合計補正量は、ブロック１−１の補正量（０）とブロック１−２の補正量（＋１）とを加算した＋１となる。また、ブロック１−３の合計補正量は、ブロック１−２の合計補正量（＋１）とブロック１−３の補正量（＋１）とを加算した＋２となる。つまり、各ブロックの合成補正量は、基準のブロックから算出対象のブロックまでの補正量の累積値である。
【００７２】
再度、図６（ａ）を参照すると、データバッファ１０９ｂは、ＳＲＡＭ１０６に記憶された拡張分割画像データを、メモリ制御回路１０５を介して受け付けて記憶する。
【００７３】
補正データ生成回路１０９ｃは、データバッファ１０９ｂに記憶された拡張分割画像データから、補正値生成回路１０９ａにて生成された補正量に応じて画像データを生成する。そして、画像データ生成回路１０９ｃは、生成した画像データをメモリ制御回路１０５へ出力する。メモリ制御回路１０５は、画像データをＤＤＲ−ＤＲＡＭ１１５に格納する。
【００７４】
図８は、図６に示した画像データ生成回路１０９ｃによる処理前の画像と画像データ生成回路１０９ｃによる処理後の画像の比較を仮想的に示す図である。また、図９は、図６に示した画像データ生成回路１０９ｃが画像データを生成する動作を説明するための図である。
【００７５】
図９（ａ）、（ｂ）において、画像補正量の値がプラスであれば、図４の矢印の方向に画像をシフトさせて格納する。画像補正量の値がマイナスであれば、図４の矢印と逆の向きに画像をシフトさせて格納する。
【００７６】
図８を参照すると、画像データ生成回路１０９ｃによる処理前のブロック１−１に対応する画像と、画像データ生成回路１０９ｃによる処理後のブロック１−１ａに対応する画像は、副走査方向の位置は等しい。この理由は、図７に示したブロック１−１の補正量が０であるためである。
【００７７】
一方、ブロック１−２に対応する画像は、ブロック１−２ａに対応する画像より副走査方向（プラス方向に）に１ビット分シフトしている。この理由は、図７に示したブロック１−２の補正量が＋１であるためである。
【００７８】
また、ブロック１−３に対応する画像は、ブロック１−３ａに対応する画像より副走査方向（プラス方向に）に２ビット分シフトしている。この理由は、図７に示したブロック１−３の補正量が＋２であるためである。最後に、ブロック１−４に対応する画像は、ブロック１−４ａに対応する画像より副走査方向（プラス方向に）に１ビット分シフトしている。
【００７９】
図９（ａ）は、ＳＲＡＭ１０６に割り当てた作業領域Ｗ１、Ｗ２、Ｗ３に、分割画像データが格納された状態を説明する図である。作業領域Ｗ１は、主走査方向に２５６ビット、副走査方向に３２ビットで定められた領域である。作業領域Ｗ２は、主走査方向に２５６ビット、副走査方向に２５６ビットで定められた領域である。作業領域Ｗ３は、主走査方向に２５６ビット、副走査方向に３２ビットで定められた領域である。
【００８０】
図９（ａ）では、最初のスキャンで使用される画像データについて説明する図である。ここでは、主走査方向に３つ目のブロック１−３を例にして説明する。作業領域Ｗ１にヌルデータ（０データ）が格納され、作業領域Ｗ２にブロック１−３が格納され、作業領域Ｗ３にブロック２−３のうちの副走査方向上流側の３２ｂｉｔが格納されている。なお、作業領域Ｗ１にヌルデータを格納する理由は、ブロック１−３より副走査方向の上流側に分割画像データがないからである。言い換えると、ブロック１−３は、最初のスキャンで記録される分割画像データだからである。図７に示した補正量から、ＳＲＡＭ１０６に割り当てた作業領域Ｗ１、Ｗ２、Ｗ３のうち抽出範囲で指定された２５６ｂｉｔ分のデータ（第２の画像データの一例）を読み出す。この抽出範囲は、図９（ａ）に示すように作業領域Ｗ１の２ｂｉｔと作業領域Ｗ２の２５４ｂｉｔである。これにより画像データは＋方向に２ｂｉｔ分の補正が行われることとなる。なお、ブロック１−３に対する処理と同様の処理が、ブロック１−３の前にブロック１−１とブロック１−２の処理が順に行われ、ブロック１−３の後にブロック１−４の処理が行われる。
【００８１】
なお、作業領域Ｗ２において斜線で表された領域３１のデータは、ブロック２−３の処理に使用される。
【００８２】
図９（ｂ）は、ＳＲＡＭ１０６に割り当てた作業領域Ｗ１、Ｗ２、Ｗ３に、２回目のスキャンで使用される分割画像データが格納された状態を説明する図である。
【００８３】
図９（ｂ）についても、図９（ａ）と同様の処理が行われる。図７に示した補正量から、ＳＲＡＭ１０６に割り当てた作業領域Ｗ１，Ｗ２，Ｗ３のうち抽出範囲で指定された２５６ｂｉｔ分のデータ（第２の画像データの一例）を読み出す。この抽出範囲は、図９（ｂ）に示すように作業領域Ｗ１の２ｂｉｔと作業領域Ｗ２の２５４ｂｉｔである。補足すると、図９（ｂ）に示すように作業領域Ｗ１の２ｂｉｔは、図９（ａ）に示す領域３１のデータに対応している。従って、補正量により別々のスキャンで処理されることになっても、画像としての連続性（整合性）を失うことはない。
【００８４】
図１０は、図６に示したデータバッファ１０９ｂに格納された拡張分割画像データの説明と、画像データ生成回路１０９ｃによってデータバッファ１０９ｂの領域の抽出する範囲を説明するための図である。ここでは、拡張分割画像データのサイズは３２０ビットのデータである。
【００８５】
図１０に示すように、画像データ生成回路１０９ｃは、拡張分割画像データを構成する（２５６＋６４ｂｉｔ）のうちの連続した２５６ｂｉｔの画像データを選択し、抽出する。
【００８６】
再度、図２を参照すると、ＤＤＲ−ＤＲＡＭ１１５は、画像データ生成回路１０９ｃが抽出した画像データを記憶する。
【００８７】
吐出画像生成回路１１１は、ＤＤＲ−ＤＲＡＭ１１５に記憶された画像データを記録ヘッド３０１が備えるノズルの形状に合わせた形式のデータ（以降、吐出画像データという）に変換する。
【００８８】
転送タイミング制御回路１１３は、エンコーダセンサ３０６から入力される信号を逓倍することによって信号の転送タイミング信号を生成する。
【００８９】
ヘッドインタフェース回路１１２は、転送タイミング制御回路１１３にて生成された転送タイミング信号のタイミングで吐出画像データを記録ヘッド３０１へ出力する。
【００９０】
駆動回路１１４は、モータ１１６の駆動やセンサ（不図示）の制御を行う。
【００９１】
以下に、上記のように構成された記録装置３００の動作について説明する。
【００９２】
図１１は、図１に示した記録装置３００の動作を説明するためのフローチャートである。なお、ここでは、分割画像データのサイズを（２５６ｂｉｔ×２５６ｂｉｔ）とし、拡張分割画像データのサイズを（（２５６＋６４）ｂｉｔ×２５６ｂｉｔ）とする。
【００９３】
まず、外部入力装置１００は、記録装置３００へ画像データを送信する。
【００９４】
記録装置３００の外部インタフェース回路１０３は、外部入力装置１００から送信された画像データを受信する（Ｓ１１０１）。
【００９５】
メモリ制御回路１０５は、外部インタフェース回路１０３にて受信された画像データを、（２５６ｂｉｔ×２５６ｂｉｔ）のサイズ毎にＳＲＡＭ１０６に記憶させる（Ｓ１１０２）。
【００９６】
次に、画像データ処理回路１０７は、ＳＲＡＭ１０６に記憶された画像データのうち、（（２５６＋６４）ｂｉｔ×２５６ｂｉｔ）の読み出しを行い、この画像データ（拡張分割画像データ）に対して画像処理を行う（Ｓ１１０３）。
【００９７】
次に、画像補正処理回路１０９は、拡張分割画像データから、補正量保持回路１１０に記憶された補正量から算出した合計補正量に基づいて画像データを抽出する（Ｓ１１０４）。なお、抽出された画像データは２５６ｂｉｔずつメモリ制御回路１０５に出力され、ＤＤＲ−ＤＲＡＭ１１５に記憶される。
【００９８】
次に、吐出画像生成回路１１１は、ＤＤＲ−ＤＲＡＭ１１５に記憶された画像データを、記録ヘッド３０１が備えるノズルの形状に合わせた形式に変換した吐出画像データを生成する（Ｓ１１０５）。
【００９９】
次に、ヘッドインタフェース回路１１２は、転送タイミング制御回路１１３にてエンコーダセンサ３０６に基づいて生成された転送タイミングで、吐出画像データを記録ヘッド３０１へ出力する。
【０１００】
ヘッドインタフェース回路１１２から出力された吐出画像データを受け付けた記録ヘッド３０１は、ノズルからインクを吐出することにより、受け付けた吐出画像データに基づく画像を記録媒体Ｐ上に形成する（Ｓ１１０６）。
【０１０１】
次に、上述したＳ１１０４における補正データを生成する動作の詳細について説明する。
【０１０２】
図１２は、図１１に示した動作フローにおける補正データを生成する動作の詳細を説明するためのフローチャートである。
【０１０３】
補正量保持回路１１０は、画像データ処理回路１０７にて生成された拡張出力用データに対応する補正量を示す補正量情報を合計補正量算出回路１０９ａへ出力する。
【０１０４】
補正量保持回路１１０から出力された補正量情報を受け付けた合計補正量算出回路１０９ａは、受け付けた補正量情報が示す補正量から合計補正量を算出する（Ｓ１２０１）。
【０１０５】
メモリ制御回路１０５は、ＳＲＡＭ１０６に記憶された拡張出力用データのうち、（２５６ｂｉｔ＋２８ｂｉｔ）のサイズのデータを読み出してデータバッファ１０９ｂに記憶させる（Ｓ１２０２）。
【０１０６】
次に、補正データ生成回路１０９ｃは、データバッファ１０９ｂに記憶されたデータから、合計補正量算出回路１０９ａにて算出された合計補正量に応じて副走査方向に平行な方向の記録位置を補正した２５６ｂｉｔのデータを生成する（Ｓ１２０３）。
【０１０７】
次に、補正データ生成回路１０９ｃは、生成したデータをメモリ制御回路１０５へ出力する（Ｓ１２０４）。
【０１０８】
次に、補正データ生成回路１０９ｃは、データの出力回数をカウントアップする（Ｓ１２０５）そして、補正データ生成回路１０９ｃは、データの出力回数をカウントアップした結果、データの出力回数が２５６回に達したかどうかを判定する（Ｓ１２０６）。
【０１０９】
Ｓ１２０６における判定の結果、データの出力回数が２５６回に達していない場合、Ｓ１２０６の動作へ遷移する。具体的には、メモリ制御回路１０５は、ＳＲＡＭ１０６に記憶された拡張出力用データのうち、読み出していない（２５６ｂｉｔ＋２８ｂｉｔ）のサイズのデータを読み出してデータバッファ１０９ｂに記憶させる。
【０１１０】
一方、Ｓ１２０６における判定の結果、データの出力回数が２５６回に達していた場合には、処理を終了する。
【０１１１】
このように、２５６ｂｉｔのデータの生成を２５６回繰り返すことにより、補正データが生成されることになる。但し、データバッファ１０９ｂの容量が許すならば、（（２５６＋２８）ｂｉｔ×２５６ｂｉｔ）の拡張出力用データをまとめてデータバッファ１０９ｂに記憶させてもよい。これにより、２５６ｂｉｔのデータの生成を繰り返すことなく、補正データを生成することができる。
【０１１２】
なお、ここでは、合計補正量算出回路１０９ａにおける合計補正量の算出は、画像データ処理回路１０７において画像処理が行われた後に行うこととした。但し、画像処理と合計補正量の算出とに使用されるバスは相互に異なるため、これらを並列で行ってもよい。
【０１１３】
このように本実施例においては、画像データに基づく画像に対する記録画像のずれを補正するために、使用するノズルを限定する必要がない。また、キャリッジ軸のたわみ量に応じた補正量に基づいて記録画像のずれを補正するため、精度の高い補正をすることができる。
【０１１４】
従って、記録画像の形成の完了までにかかる時間を増加させることなく、高品質の記録画像を得ることが可能となる。
【０１１５】
〔第２の実施例〕
上述した第１の実施例で説明した方法では、補正量が−方向となる場合、最初のスキャンにおいて記録されるべき画像が記録されないという現象が起こり得る。
【０１１６】
そこで、本実施例では、−方向の補正量が最大となるブロックを基準点とした補正量を算出することによってこれを回避する。この補正量は、画像データに基づく画像に対する記録画像の副走査方向の記録位置のずれが最大となる位置を基準点として設定されることになる。
【０１１７】
本実施例においては、図６（ｂ）に示すように、画像補正処理回路１０９に補正値調整回路１０９ｄを追加する。本実施例におけるその他の構成については第１の実施例と同じであるので、説明を省略する。
【０１１８】
補正値調整回路１１７は、図１３（ｂ）に示すように、補正値生成回路１０９ａが生成した補正値に基づき、新補正量を算出する。算出された新補正量は、画像補正処理回路１０９が備える補正量テーブルに記憶される。
【０１１９】
図１３（ａ）は、図６（ｂ）に示した補正値調整回路１０９ｄにて生成された新補正量に応じて生成された後の画像データを説明するための概念図である。
【０１２０】
図１３（ｂ）に示すように、−方向の最大の補正量はブロック１−３の補正量である「−２」である。
【０１２１】
図１３（ａ）において、破線５１で示す位置が−２ｂｉｔの補正量の位置とすると、複数のブロックの全てが破線５１よりも副走査方向の下流側に格納されるようにすればよい。従って、複数のブロックのそれぞれの新補正量は、そのブロックの補正量から、−方向の最大の補正量を引いた値となる。
【０１２２】
例えば、図１３（ｂ）に示すように、ブロック１−２の新補正量は、ブロック１−２の補正量（−１）から、−方向の最大の補正量であるブロック１−３の補正量（−２）を引いた「＋１」となる。
【０１２３】
なお、第１の実施例では、補正量が０となる位置（破線５２で示す位置）を副走査方向に平行な方向の先端となるように補正していた。そのため、−方向の補正量があると、最初のスキャンにおいて記録されるべき画像が記録されないという現象が起こってしまう。
【０１２４】
以下に上記のように構成された記録装置３００の動作について説明する。
【０１２５】
図１４は、本実施例における記録装置３００の動作を説明するためのフローチャートである。
【０１２６】
図１４に示すフローチャートにおけるＳ１４０１〜Ｓ１４０３の動作は、図１１に示したフローチャートにおけるＳ１１０１〜Ｓ１１０３の動作と同じなので、説明を省略する。
【０１２７】
次に、補正値調整回路１０９ｄは、補正量保持回路１１０に記憶された複数のブロックのそれぞれの補正量のうち、−方向に最大の補正量と、他の複数の補正量のそれぞれとから新補正量を算出する（Ｓ１４０４）。
【０１２８】
図１４に示すフローチャートにおけるＳ１４０５〜Ｓ１４０７の動作は、図１１に示したフローチャートにおけるＳ１１０４〜Ｓ１１０６の動作と同じなので、説明を省略する。
【０１２９】
このように本実施例においては、第１の実施例における効果に加え、最初のスキャンにおいて記録されるべき画像が記録されないという現象を回避することができる。
【０１３０】
なお、上述した第１および第２の実施例においては、複数の色の全てにおいて補正量が同じであることを前提として説明してきた。但し、主走査方向の所定の単位毎だけではなく、さらに複数の色毎にも補正量を設定して補正量保持回路１１０にて記憶しておくことも可能である。これにより、ノズルの配置が複数の色毎に異なる記録ヘッドを用いた場合にも、記録画像の副走査方向に平行な方向のずれを補正することができる。
【０１３１】
また、本発明においては、記録装置内の処理は上述の専用のハードウェアにより実現されるもの以外であっても良い。具体的には、その機能を実現するためのプログラムを記録装置にて読取可能な記録媒体に記録し、この記録媒体に記録されたプログラムを記録装置に読み込ませ、実行するものであっても良い。記録装置にて読取可能な記録媒体とは、フレキシブルディスク、光磁気ディスク、ＤＶＤ、ＣＤなどの移設可能な記録媒体の他、記録装置に内蔵されたＨＤＤなどを指す。
【０１３２】
〔第３の実施例〕
図１５は本実施例における画像データ処理方法の概要を説明する図である。
【０１３３】
図１５は画像データ９０１を用いて記録紙上に画像が記録されるまでの過程を示す図である、
また、図１６（ａ）は主走査方向の位置に対する副走査方向の補正曲線を示す図である。
【０１３４】
ここで、図１６（ａ）を参照して補正量の算出方法について説明する。補正量は、主走査位置における副走査方向のインク液滴の付着位置精度から、主走査位置における副走査方向の変位量を示す補正曲線２１２を生成し、ある一定のカラム単位（以下、基準カラム単位といい、Ｋとする）での平均をとることで算出する。
【０１３５】
ここで、矢印２１３で示す範囲が基準カラム単位を示し、左から領域Ａ、領域Ｂ、領域Ｃ、領域Ｄとする。各領域での補正量は、テーブル２１４で示すように、領域Ａが−１ドット、領域Ｂが０ドット、領域Ｃが＋１ドット、領域Ｄが０ドットとなるとする。副走査方向の解像度が１２００ｄｐｉであった場合は、１ドットの間隔は２１.２μｍとなる。
【０１３６】
次に、図１５を用いて、画像データ９０１が記録紙面上に記録されるまでの画像データの変遷を、画像データ９０１、補正後画像データ２１５、紙面上の画像２１６を用いて説明する。また、各々に記載されている領域Ａ〜Ｄは、図１６（ａ）の補正曲線２１２の矢印２１３で示される領域と同義である。図に示すように副走査方向を下方向とすると、補正量０のラインに対して上側が−補正、下側が＋補正となる。
【０１３７】
記録装置に入力された画像データ９０１は、メモリ上にテーブル２１４の補正量を反映した補正後画像データ２１５（補正処理方法の詳細は図１９を参照して後述する）として格納される。補正された画像データを用いて記録ヘッドからインクが吐出されると、記録紙面上に画像２１６が記録される。このように、補正を行なうことで、例えば、図２５に示した画像９０３と比較して記録紙面上により高品位な画像の記録が可能になる。
【０１３８】
また、図１６（ｂ）は色ごとにカラム方向の補正位置を変更する方法を示す図である。ここでは、基準カラム単位を、仮に２５６カラム（第１のカラム数の一例）としている。図１６（ｂ）において、２２０は基準カラム単位が２５６カラムで変化する画像データを示し、２２１、２２２は基準カラム単位と異なる位置で補正値が変化する画像データによる画像の記録を示している。図１６（ｂ）によれば、補正値の変化点（図中の矢印２１７、２１８、２１９）に対して、色ごとに異なるオフセットＬの値（第２のカラム数の一例。例えば、６４カラム）を加えて、補正値の変化点をシフトさせている。このようにすることで、基準カラム単位が全ての色で共通のまま、色データ２２１のように色ごとにカラム方向の補正位置を変更することを可能にしている。
【０１３９】
最後の画像の補正カラム数は、オフセットＬを加えた分、減ることとなる。また、２２１ではオフセットＬを画像データの先端に挿入する方法を示したが、２２２のように、画像データの途中からオフセットＬを加えても良い。
【０１４０】
ここで、軸たわみ量の検出方法は、製品の工場出荷時にインクを吐出して求める方法や光学センサを用いて検査する方法などが考えられる。また、主走査方向のあるポイントの軸たわみ量は変化しないと考えることができるので、１走査目の記録と、２走査目の記録における補正量は基本的には同じ値を使うことができる。
【０１４１】
図１７は本実施例に従う画像データ処理を模式的に示す図である。
【０１４２】
ここでは、仮に、画像データは色成分ごとに分割されているものとし、図１７に示すように縦２５６ビット、横２５６ビットの集合体として扱う（以後２５６ビット×２５６ビットをブロックという）ものとする。画像データは、４０１、４０５、４０６、４０７・・・の順で主走査方向にブロック単位で順次処理され、処理される色はブロック単位で切り替えられる。例えば、３色の場合では、色Ａのブロック４０１、色Ｂのブロック４０１、色Ｃのブロック４０１、色Ａのブロック４０５・・・と処理される。そして、（Ｎ−１）回目の走査分の画像データの処理が終了すると、次のＮ回目の走査分のデータ処理が開始される。ここでは仮に、処理をブロック単位で対象の色成分データを切り替えることとしたが、走査ごとに色成分データを切り替えることも可能である。
【０１４３】
また、画像処理を行なう際には、ある１つのブロックに対して連続した上下左右の画像データが必要となる。仮に上下３２ビットずつの画像データが必要だとすると、次の画像データが必要である。即ち、ブロック４００の画像データを処理するためには、ブロック４０１の下位３２ビット（領域４０３）、ブロック４０２の上位３２ビット（領域４０４）を合わせた縦に連続した３２０ビット、横２５６ビットの画像データが必要となる。
【０１４４】
さて従来の技術によれば、ある１ブロックの画像データに画像処理を実行するために上下３２ビットの画像データを用いた場合、ある１ブロックにのみ画像処理を行なうだけであった。これに対して、本発明は画像処理で使用できなくなる領域を除く領域を、有効な画像データ領域（以後、有効画像領域）として処理して、（２５６＋Ｎ）ビット×２５６ビットの画像データとして処理し、縦方向（副走査方向）に補正することを可能にしている。
【０１４５】
エッジ処理を行なう場合を例にすると、画像データ内のあるビットを処理するためには、上下に数ビット必要である。仮にここでは１２ビット必要であるとすると、図１７に示す領域４０３の３２ビットのうち、上部１２ビットは上方向のビットが不足しているため、エッジ処理が行なえないこととなる。また、図１７に示す領域４０４の下部１２ビットに関しても同じである。この場合、上下１２ビットを除く上下２０ビットは画像データとして処理することが可能となり、（２５６＋４０）ビット×２５６ビットを有効画像領域として処理できる。ここでは、エッジ処理を例としてあげたが、適用可能な画像処理はその限りではない。様々な画像処理により、有効画像領域も変化し、それに伴い、可能な補正量も増減する。
【０１４６】
補正量保持回路１１０は、キャリッジ軸のずれ量に対する補正量を位置情報に基づいて保持している。
【０１４７】
ここでは、補正量の管理方法として、先頭ブロックのみ絶対的な補正量を有し、以後の先頭ブロック以外（先頭の第１の画像データ以外）のブロックは補正量を直前のブロックの相対量として保持する方法を用いて説明する。
【０１４８】
例えば、先頭ブロックの補正量は＋１０、次のブロック（以後、ブロック１）の補正量は＋１２、さらに次のブロック（以後、ブロック２）の補正量は＋１１の場合について考える。この場合、先頭ブロックのみ絶対的な補正量である＋１０を保持し、ブロック１の補正量は、先頭ブロックの補正量との差である＋２、ブロック２の補正量は、ブロック１との差である−１として保持する。補正量の管理方法として他にも、ブロックの補正量をブロック１の補正量は１０、ブロック２の補正量は１２のように、補正量をブロックごとに絶対量に保持する方法があるが、保持するデータ量が大きくなってしまう。しかし、メモリ容量に余裕があるのであれば、その限りではない。
【０１４９】
図１８は本実施例に従う画像データ転送処理を示すフローチャートである。図１８を用いて画像データが記録ヘッドに転送されるまでのフローを説明する。
【０１５０】
まず、Ｓ１８００では外部入力装置１００より画像データが入力され、Ｓ１８０１では外部インタフェース回路１０３にて画像データを受信する。Ｓ１８０２では、外部インタフェース回路１０３で受信された画像データを、３２０ビット×２５６ビットのブロック単位でメモリ制御回路１０５がＳＲＡＭ１０６に書込む。次に、Ｓ１８０３では、画像データ処理回路１０７が画像データが格納されたＳＲＡＭ１０６に対して画像処理を実行する。
【０１５１】
Ｓ１８０４では、画像処理が終了したＳＲＡＭ１０６に対して、画像補正処理回路１０９が補正量保持回路１１０が保持する補正量に基づいて画像補正を行なう。補正量の変更は、補正タイミング調整回路１０８から出力される補正タイミング変更信号に基づいて行なわれる。なお、画像補正処理の詳細は図２０を参照して後で説明する。
【０１５２】
そして、Ｓ１８０５では、メモリ制御回路１０５が画像データを特定単位ずつ、例えば、２５６ビットずつ読出し、これをＤＤＲ−ＤＲＡＭ１１５に転送する。さらに、Ｓ１８０６では、吐出画像生成回路１１１が、ＤＤＲ−ＤＲＡＭ１１５から記録ヘッドのノズル形状に合わせた形式のデータ（吐出画像データ）を生成する。最後にＳ１８０７では、転送タイミング制御回路１１３がエンコーダセンサ３０６からの信号に基づいて生成した転送タイミングで、吐出画像データをヘッドインタフェース回路１１２より、記録ヘッド３０１へ転送する。
【０１５３】
図１９は補正タイミング調整回路１０８と画像補正処理回路１０９の内部構成を示すブロック図である。ここでは、図１９を参照して、本実施例に従う補正タイミング調整回路１０８と画像補正処理回路１０９の詳細を説明する。本実施例では、基準カラム単位は２５６カラム単位であるとする。また、ここでは仮に、（２５６＋２０）ビット×２５６ビットを有効画像領域として処理可能とする。
【０１５４】
図１９によれば、補正タイミング調整回路１０８はオフセット値保持回路６０４と転送カラムカウンタ６０５と補正値変更タイミング通知回路６０６とから構成される。オフセット値保持回路６０４は、基準カラム単位に対してオフセットをかけるカラム数を色ごとに保持している。ここで、基準カラム単位が２５６カラムの場合では、オフセット値として必要な値は１〜２５５カラムである。そのため、インク色数×８ビットの容量を保持できる回路であればよい。
【０１５５】
次に、転送カラムカウンタ６０５は、メモリ制御回路１０５からデータバッファ６０２に転送された補正前の画像データのカラム数と、画像データ生成回路６０３からメモリ制御回路１０５に転送した補正後の画像データのカラム数をカウントする。次に、補正値変更タイミング通知回路６０６は、オフセット値保持回路６０４が保持するオフセット値と転送カラムカウンタ６０５のカウント値から、オフセットを有効にする期間であることを通知するオフセットイネーブル信号を生成する。そして、さらに転送カラムカウンタ６０５のカウント値から基準カラム分の画像データ転送の完了を通知する補正タイミング変更信号を生成し、補正値生成回路６０１に通知する。
【０１５６】
画像補正処理回路１０９は、補正値生成回路６０１とデータバッファ６０２と画像データ生成回路６０３とから構成される。補正値生成回路６０１は、補正量保持回路１１０の補正量から、現在の処理ブロックに対する補正量を算出する。そして、補正タイミング変更信号に基づいて補正値を変更し、画像データ生成回路６０３に通知する。次に、データバッファ６０２は、メモリ制御回路１０５から転送される画像データを保持する。さらに、画像データ生成回路６０３は、データバッファ６０２で保持された画像データに対して、補正量を反映させた出力画像データを生成する。
【０１５７】
図２０は本実施例に従う補正タイミング調整回路１０８と画像補正処理回路１０９が実行する処理を示したフローチャートである。このフローチャートを参照して、本実施例に従う補正処理を説明する。また、これは、図１８のＳ１８０４の処理詳細を説明するものである。
【０１５８】
まず、Ｓ２０００では、メモリ制御回路１０５がＳＲＡＭ１０６から画像データ処理回路１０７にて画像処理が終了したあるブロックの画像データを読み出す。その後、Ｓ２００１では、補正量保持回路１１０から補正すべきブロックに対する相対的な補正量が補正値生成回路６０１に転送され、補正すべきブロックの絶対的な補正値が算出される。
【０１５９】
次に、Ｓ２００２ではメモリ制御回路１０５からＳＲＡＭ１０６から読出した画像データが転送され、（２５６＋２０）ビットの有効画像データが、データバッファ６０２に格納される。さらにＳ２００３では、画像データ生成回路６０３が、有効画像データに補正値生成回路６０１にて算出された補正値を反映させて画像補正を行い、２５６ビットの出力画像データを生成する。そして、Ｓ２００４において、出力画像データをメモリ制御回路１０５へ転送する。
【０１６０】
以降の処理は、補正値変更タイミング通知回路６０６から出力されるオフセットイネーブル信号に基づいて、今がオフセットを有効にする期間か否かで異なる。
【０１６１】
即ち、Ｓ２００５において、オフセットを無効にする期間、即ち、オフセットイネーブル信号が非アクティブであると判断された場合、処理はＳ２００６に進む。Ｓ２００６では、オフセット分のカラム転送は行なわないので、基準カラム単位の出力画像データが画像データ生成回路２００３からメモリ制御回路１０５に転送されたかどうかを判断する。ここで、基準カラム単位の出力画像データの転送が終了したと判断された場合、処理はＳ２００８に進む。そして、Ｓ２００８において、補正値変更タイミング通知回路６０６から補正値生成回路６０１に補正タイミング変更信号が転送され、次のブロックの補正値を生成する準備が開始される。これに対して、基準カラム単位の出力画像データの転送が終了していないと判断された場合、処理はＳ２００２に戻り、基準カラム単位の出力画像データの転送が終了するまでＳ２００２〜Ｓ２００６の処理を繰り返す。
【０１６２】
さて、Ｓ２００５において、オフセットを有効にする期間、即ち、オフセットイネーブル信号がアクティブであると判断された場合、処理はＳ２００７に進む。この場合、補正値変更タイミング通知回路６０６から補正値生成回路６０１にオフセットイネーブル信号が転送され、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されるまでオフセットイネーブル信号はアクティブとなる。従って、オフセットイネーブル信号がアクティブの期間は、処理はＳ２００７において、オフセット分のカラム数の出力画像データが転送されたかどうかを判断する。ここで、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されたと判断されるまで、処理はＳ２００２に戻り、Ｓ２００２〜Ｓ２００５、Ｓ２００７の処理を繰り返す。
【０１６３】
これに対して、オフセット分のカラム数の出力画像データの転送が終了したと判断された場合、オフセットイネーブル信号が非アクティブとなり、処理はＳ２００７からＳ２００６に進む。以後の処理は、オフセットイネーブル信号が非アクティブである場合と同様である。
【０１６４】
この処理では、基準カラム単位の出力画像データをメモリ制御回路１０５に１カラムずつ転送途中にオフセットイネーブル信号がアクティブになる場合も考慮している。
【０１６５】
しかしながら、Ｓ２００５での判断を補正値が切り替わった直後のカラムでのみ判断し、オフセット分のカラム数の出力画像データがメモリ制御回路に転送されるまでＳ２００２〜Ｓ２００４を繰り返すように制御しても良い。
【０１６６】
また、補正値生成回路６０１での補正量算出は、画像データ処理回路１０７による画像処理終了後としたが、バスが異なるので画像処理開始時に並列で処理を行なってもよい。また、有効画像領域からのデータ転送を（２５６＋２０）ビットずつ行なったが、データバッファ６０２の容量が許すならば、（２５６＋２０）ビット×２５６ビットのデータ転送を一度に行ない、まとめて補正処理を行なうことも可能である。
【０１６７】
図２１〜図２２を参照して本実施例に従う画像補正処理方法について説明する。
【０１６８】
図２１は、補正後の画像データを模式的に示す図である。
【０１６９】
図２２（ａ）は、図２１に示したブロックに対応する位置情報−補正量テーブルを示した図である。このテーブルは、補正量保持回路１１０に保持される。また、ここでは副走査方向を図の矢印で示す方向とし、画像補正量は、上側に動かす場合をマイナス、下側に動かす場合をプラスとする。また、補正量を基準点からの変化量ではなく、スタートのブロックのみ基準点からの補正量を有し、以後のブロックの補正量は前ブロックからの変化量とし、ブロック間の補正量の変化は±１ビットに納まるとする。また、本実施例では、基準カラム単位を２５６カラムとしたが、回路の処理能力が許すのであれば、基準カラム単位のサイズを小さくして補正値の変化点の数を増加させても良いし、補正量を基準点からの変化量で保持しても良い。
【０１７０】
図２１は、ブロック７０１〜７０４は補正量を加えたブロック単位での画像データの配置を示している。つまり、図１５で示した画像データに補正を加えることで図２１の７００で示す画像データであるように処理されて、ＤＤＲ−ＤＲＡＭ１１５へと格納されることで、軸たわみ量を考慮した記録を可能としているのである。これは、画像補正処理回路１０９が、画像処理が終了した有効画像領域から、補正量を基に縦２５６ビット×横２５６ビットの有効領域（（図２１の灰色の破線で示した領域）、以後、実画像領域）を指定し、ＤＤＲ−ＤＲＡＭ１１５に書込むことで実現する。
【０１７１】
以後、図２２を参照して、さらに処理の詳細を説明する。
【０１７２】
図２２（ｂ）は、ブロック７０３、７０５に対する画像処理終了後の画像データがＳＲＡＭ１０６に格納されている状態を模式的に示す図である。
【０１７３】
ＳＲＡＭ１０６に格納される画像データ７１１は、ブロック７０３の下部３２ビット＋ブロック７０５＋ブロック７０６の上部３２ビットから構成されている。また、ＳＲＡＭ１０６に格納される画像データ７１０は、ブロック７０３の上部には画像データは存在しないので、“０”データが３２ビット付加され、“０”データ３２ビット＋ブロック７０３＋ブロック７０５の上部３２ビットから構成されている。
【０１７４】
図２２（ｂ）において、矩形７０９は１カラムを示し、幅１ビット、高さ３２０ビットの領域である。画像データ７１０、７１１では記載を省略しているが、幅２５６ビットであるので、各ブロック２５６カラム分の画像データを有している。
【０１７５】
図２２（ａ）から分かるように、ブロック７０３、７０５は、基準点に対して縦方向に＋２の補正を行なう。ここで、ＳＲＡＭ１０６に格納される画像データ７１０を用いて説明する。縦方向に＋２補正することは、ブロック７０３の２ビット上のアドレスのデータから２５６ビット分のデータを１カラムずつＤＤＲ−ＤＲＡＭ１１５に転送することを意味する。即ち、“０”データ２ビット＋ブロック７０３の画像データ２５４ビットの領域（灰色の破線領域７０８）を１カラムずつＤＤＲ−ＤＲＡＭ１１５に転送することを意味する。今回の走査で転送を行なわなかったブロックの下部２ビット（斜線領域７０７）は、次の走査において転送されることになる。
【０１７６】
ＳＲＡＭ１０６に格納された画像データ７１１でも同様に、縦方向に＋２補正するので、ブロック７０５の２ビット上のデータから連続した２５６ビットを実画像領域として確保する。ブロック７０５の２ビット上の画像データの領域は、ブロック７０３の次走査に送られた領域（斜線領域７０７）となるので画像としての連続性を失うことはない。また、画像データ処理回路１０７は、ＳＲＡＭ１０６の有効画像領域のデータを連続したデータとして処理しているため、数ビットが次の走査での処理のために転送されても、画像データの整合性を失わずに副走査方向に補正を行なうことが可能となる。
【０１７７】
この処理を矩形７１２を用いて説明する。即ち、１カラムは３２０ビットのデータであり、そのうちの画像データ処理回路１０７で処理された画像領域のデータに対して処理を行う。図１０で説明した処理と同様の処理である。画像データに補正量を加味し、画像データから連続した２５６ビットの画像データを取り出す。この処理は、図２０のＳ２００３で実行される。
【０１７８】
また、補正量がプラスの場合は、記録画像の下端に特定の走査分のＮｕｌｌが存在していない画像データの場合、補正を施して画像データをずらすことで最終走査の画像がかけてしまうことが懸念される。そのため、Ｎｕｌｌが足りない場合は、画像データを記録画像の下端に１走査分のＮｕｌｌデータを付加したデータとして外部入力装置１００から入力することで、画像がかけることなく補正をおこなうことが可能になる。
【０１７９】
従って以上説明した実施例によれば、インク色ごとにオフセットのカラム数を変更することでカラム方向の補正位置の変更を行なうことができ、副走査方向にずれのない高品位な画像を記録することが可能となる。また、インク色ごとに補正位置を変更できるので、意図的に色と色の変化点をずらすこともできる。
【０１８０】
なお、以上説明した実施例において、インク色ごとのオフセットを１カラム単位で設定しても良いし、Ｎカラム単位で設定できるようにしてもよい。ここで、Ｎとは２以上の正の整数である。
【０１８１】
〔第４の実施例〕
ここでは、インク色ごとに設定されるオフセット量を格納するためのテーブル容量を削減する例について説明する。
【０１８２】
なお、本実施例では、補正タイミング調整回路１０８の内部構成が異なるだけで、他の装置構成や回路構成やデータ処理に関しては第３の実施例と共通なので、その共通部分の説明は省略し、その違いだけを説明する。従って、以下、本実施例に特有な回路構成について説明する。
【０１８３】
図２３（ａ）は補正タイミング調整回路１０８の内部構成を示す図で、図２３（ｂ）はオフセット設定を示すテーブルである。ここでは、仮に、色はＡ、Ｂ、Ｃ、Ｄの４色とする。なお、補正タイミング調整回路１０８も内部的には第３の実施例で説明したのと共通部分があるので、その説明は省略し、ここでは、本実施例に特有のオフセット設定保持回路８０１およびオフセット値生成回路８０２についてのみ説明する。
【０１８４】
オフセット設定保持回路８０１には、図２３（ｂ）に示したテーブルが保持されている。そのテーブルにおいて、シフト８０３には何カラム単位でオフセット量を設定するか、色名８０４には、そのオフセット量が色ごとに何回かを設定する。この例では、色Ａは８カラム×３回＝２４カラム、色Ｂは８カラム×５回＝４０カラム、色Ｃは８カラム×１０回＝８０カラム、色Ｄは８カラム×３１回＝２４８カラムとなる。この計算をオフセット値生成回路８０２で行い、オフセット値を決定する。シフト８０３の欄に設定できるカラム数を数通りに限定し、オフセット量を限定することでテーブル容量を削減することが可能となる。
【０１８５】
従って以上説明した実施例に従えば、テーブル容量を削減しながら、インク色ごとに独立してカラム方向の補正位置の変更を行なうことができ、意図的に色と色の変化点をずらし、色間に階調をつけることが可能になる。
【０１８６】
〔第５の実施例〕
第３、第４の実施例では、インク色ごとのオフセットをかけるカラム数の間には相関を持たせていなかったが、本実施例では、インク色ごとのオフセットをかけるカラム数の間に相関を持たせた例について説明する。
【０１８７】
なお、本実施例でも、補正タイミング調整回路１０８の内部構成は第４の実施例と共通であり、他の装置構成や回路構成やデータ処理に関しては第３の実施例と共通なので、その共通部分の説明は省略し、本実施例に特有な構成についてのみ説明する。従って、ここでは、オフセット設定保持回路８０１が有するテーブルについてのみ説明する。ここでは仮に、色はＡ、Ｂ、Ｃ、Ｄの４色とする。
【０１８８】
オフセット設定保持回路８０１には、図２４に示したテーブルが保持される。このテーブルにおいて、基準色８０５には基準色を何色にするか、基準カラム８０６には、基準色でのオフセットカラム数を何カラムにするか、色名８０７には、基準カラムとの補正量の差分がいくつになるかを設定する。この例では、色Ａは１０カラム、色Ｂは１０＋１０カラム＝２０カラム、色Ｃは１０−３カラム＝７カラム、色Ｄは１０＋５カラム＝１５カラムとなる。
【０１８９】
従って以上説明した実施例に従えば、インク色ごとのオフセットするカラム数に相関をもたせながら、インク色ごとにカラム方向の補正位置の変更を行なうことができ、意図的に色と色の変化点をずらし、色間に階調をつけることが可能になる。
【０１９０】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施例の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
0006045143.tif 000002
【図２】
0006045143.tif 000003
【図３】
0006045143.tif 000004
【図４】
0006045143.tif 000005
【図５】
0006045143.tif 000006
【図６】
0006045143.tif 000007
【図７】
0006045143.tif 000008
【図８】
0006045143.tif 000009
【図９】
0006045143.tif 000010
【図１０】
0006045143.tif 000011
【図１１】
0006045143.tif 000012
【図１２】
0006045143.tif 000013
【図１３】
0006045143.tif 000014
【図１４】
0006045143.tif 000015
【図１５】
0006045143.tif 000016
【図１６】
0006045143.tif 000017
【図１７】
0006045143.tif 000018
【図１８】
0006045143.tif 000019
【図１９】
0006045143.tif 000020
【図２０】
0006045143.tif 000021
【図２１】
0006045143.tif 000022
【図２２】
0006045143.tif 000023
【図２３】
0006045143.tif 000024
【図２４】
0006045143.tif 000025
【図２５】
0006045143.tif 000026