(57)【特許請求の範囲】
【請求項１】
各々が一対のトランジスタからなり且つ前記トランジスタの双方の電流路の各々が互いに直列接続された２つのカレントミラー回路からなって定電流バイアス電位を生成するバイアス電源回路と、
前記定電流バイアス電位に応じた定電流を生成する定電流源に各々の動作電流端子が共通接続された差動入力トランジスタ対と、前記差動入力トランジスタ対の残りの動作電流端子の各々を流れる出力電流の電流路となる能動負荷トランジスタ対と、を含む差動増幅器と、
前記差動入力トランジスタ対の一方のトランジスタの前記出力電流に基づいて出力電圧を出力する出力ドライバと、を含むオペアンプであって、
前記バイアス電源回路は、前記２つのカレントミラー回路の間の２つの電流路に各々が挿入された一対の抵抗部を更に有し、前記定電流源を構成するトランジスタのゲート端子に印加する前記定電流バイアス電位の他に前記一対の抵抗部による電圧降下分だけ前記定電流バイアス電位よりも高い電位を有する付加バイアス電位を生成し、
前記差動増幅器は、前記差動入力トランジスタ対と前記能動負荷トランジスタ対との間の電流路に挿入され且つ前記付加バイアス電位がゲート端子に印加されることによって各々がバイアスされる電圧降下用トランジスタ対を更に含み、
前記バイアス電源回路及び前記能動負荷トランジスタ対及び前記差動入力トランジスタ対を構成する前記トランジスタの各々は、ドレインソース間の耐圧が前記バイアス電源回路及び前記能動負荷トランジスタ対に印加される電源電圧よりも低い低耐圧のトランジスタであることを特徴とするオペアンプ。
【請求項２】
前記カレントミラー回路の一方は一対のＰチャネル電界効果トランジスタからなり、且つ前記カレントミラー回路の他方は一対のＮチャネル電界効果トランジスタからなることを特徴とする請求項１に記載のオペアンプ。
【請求項３】
前記差動入力トランジスタ対の各々はＮチャネル電界効果トランジスタからなり、且つ前記能動負荷トランジスタ対の各々はＰチャネル電界効果トランジスタからなり、且つ前記電圧降下用トランジスタ対の各々はＰチャネル電界効果トランジスタからなることを特徴とする請求項１に記載のオペアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オペアンプに関する。
【背景技術】
【０００２】
従来より、トランジスタによって構成されたオペアンプが知られている。一般に、トランジスタが飽和領域にバイアスされた場合には、いわゆる衝突電離によって生じたホットキャリア（ホットエレクトロンともいう）の効果により、トランジスタの特性が所望のものから変化してしまう。例えばトランジスタの出力抵抗が減少し、増幅ゲインが低下するなどの問題が生じる。かかるホットキャリアに起因する問題を解決することを意図したバイアス回路が特許文献１に記載されている。また、同様の問題を解決することを意図したオペアンプが特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００３−５３２３２１号公報
【特許文献２】特開２００９−１８２４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、生産設備の維持費を抑制することを目的としたファブレス戦略が注目されている。すなわち、自社では工場を所有せずに設計のみを行い、自社外の工場に生産委託を行なう戦略である。かかる戦略の下では、生産プロセスは委託先に依存することとなる。一般に、生産プロセスは、低消費電力化等のために、低い電源電圧に対応したものに移行する。例えば、電源電圧３．３Ｖに対応した生産プロセスから電源電圧２．５Ｖに対応した生産プロセスに移行する。故に、委託先において、例えば電源電圧３．３Ｖ対応の生産プロセスラインを閉鎖し、電源電圧２．５Ｖ対応の生産プロセスラインしかなくなってしまうということが起こり得る。かかる状況の下では、委託元である自社が顧客から電源電圧３．３Ｖ対応のＩＣの設計を依頼されても、委託先の工場に電源電圧３．３Ｖ対応の生産プロセスラインが無いので当該依頼に応えることができない。電源電圧２．５Ｖ対応の生産プロセスラインによって生産した製品に対して電源電圧３．３Ｖを供給して使用した場合にも、上記したホットキャリアに起因する問題が生ずると考えられる。
【０００５】
上記した特許文献１及び２に記載の構成は、例えば２．５Ｖ等の低い電源電圧に対応する生産プロセスで生産された製品に対して例えば３．３Ｖ等の高い電源電圧を供給したときに生じ得る過大なホットキャリアに起因するオペアンプ特性劣化の回避を保証するものではない。
【０００６】
本発明は上記した如き問題点に鑑みてなされたものであって、低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができるオペアンプを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明によるオペアンプは、各々が一対のトランジスタからなり且つ前記トランジスタの双方の電流路の各々が互いに直列接続された２つのカレントミラー回路からなって定電流バイアス電位を生成するバイアス電源回路と、前記定電流バイアス電位に応じた定電流を生成する定電流源に各々の動作電流端子が共通接続された差動入力トランジスタ対と、前記差動入力トランジスタ対の残りの動作電流端子の各々を流れる出力電流の電流路となる能動負荷トランジスタ対と、を含む差動増幅器と、前記差動入力トランジスタ対の一方のトランジスタの前記出力電流に基づいて出力電圧を出力する出力ドライバと、を含むオペアンプであって、前記バイアス電源回路は、前記２つのカレントミラー回路の間の２つの電流路に各々が挿入された一対の抵抗部を更に有し、前記定電流源を構成するトランジスタのゲート端子に印加する前記定電流バイアス電位の他に前記一対の抵抗部による電圧降下分だけ前記定電流バイアス電位よりも高い電位を有する付加バイアス電位を生成し、前記差動増幅器は、前記差動入力トランジスタ対と前記能動負荷トランジスタ対との間の電流路に挿入され且つ前記付加バイアス電位がゲート端子に印加されることによって各々がバイアスされる電圧降下用トランジスタ対を更に含み、前記バイアス電源回路及び前記能動負荷トランジスタ対及び前記差動入力トランジスタ対を構成する前記トランジスタの各々は、ドレインソース間の耐圧が前記バイアス電源回路及び前記能動負荷トランジスタ対に印加される電源電圧よりも低い低耐圧のトランジスタであることを特徴とする。
【発明の効果】
【０００８】
本発明によるオペアンプによれば、低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例であるオペアンプの回路構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
【００１１】
図１には、本発明の実施例であるオペアンプ１の回路構成が示される。
【００１２】
バイアス電源回路１０は、付加バイアス電位ＶＢ１及び定電流バイアス電位ＶＢ２を生成し、演算相互コンダクタンス増幅器（Operational Transconductance Amplifier。以下、差動増幅器と称する）２０に付加バイアス電位ＶＢ１及び定電流バイアス電位ＶＢ２を供給するとともに、出力ドライバ３０に定電流バイアス電位ＶＢ２を供給する。
【００１３】
Ｐチャネル電界効果トランジスタ１１（以下、単にトランジスタ１１と称する）及びＰチャネル電界効果トランジスタ１２（以下、単にトランジスタ１２と称する）の各々のソースは電源電位３．３Ｖに接続されている。トランジスタ１１のゲートとトランジスタ１２のゲートとが互いに接続されている。トランジスタ１２のゲートとドレインとが相互に接続されている。かかる接続により、トランジスタ１１とトランジスタ１２は第１のカレントミラー回路を構成している。
【００１４】
Ｎチャネル電界効果トランジスタ１３（以下、単にトランジスタ１３と称する）及びＮチャネル電界効果トランジスタ１４（以下、単にトランジスタ１４と称する）の各々のソースは接地電位０Ｖに接続されている。トランジスタ１３のゲートとトランジスタ１４のゲートとが互いに接続されている。トランジスタ１４のゲートとドレインとが相互に接続されている。かかる接続により、トランジスタ１３とトランジスタ１４は第２のカレントミラー回路を構成している。
【００１５】
トランジスタ１１のドレインとトランジスタ１３のドレインとは抵抗部１５を介して互いに接続されている。トランジスタ１２のドレインとトランジスタ１４のドレインとは抵抗部１６を介して互いに接続されている。抵抗部１５及び抵抗部１６の各々は、例えば１つの抵抗素子からなる。このように、第１のカレントミラー回路及び第２のカレントミラー回路の双方の電流路の各々が互いに直列接続され、一対の抵抗部１５及び１６がこれら２つの電流路に挿入されている。抵抗部１５の抵抗値と抵抗部１６の抵抗値とは同じでも良いし、トランジスタ（１１、１２、１３、１４）の特性等に応じて異なる抵抗値としても良い。
【００１６】
トランジスタ１１のドレインの電位に等しい付加バイアス電位ＶＢ１が出力される。トランジスタ１４のドレインの電位に等しい定電流バイアス電位ＶＢ２が出力される。
【００１７】
差動増幅器２０は、入力端子２に供給される信号の電位とノードｎ４の電位との差に比例した電流ＩＤ（以下、ドライブ電流ＩＤと称する）をノードｎ２から出力する。
【００１８】
Ｐチャネル電界効果トランジスタ２１（以下、単にトランジスタ２１と称する）及びＰチャネル電界効果トランジスタ２２（以下、単にトランジスタ２２と称する）の各々のソースは電源電位３．３Ｖに接続されている。トランジスタ２１のゲートとトランジスタ２２のゲートとが互いに接続されている。トランジスタ２１とトランジスタ２２は、Ｐチャネル電界効果トランジスタ２３（以下、単にトランジスタ２３と称する）及びＰチャネル電界効果トランジスタ２４（以下、単にトランジスタ２４と称する）の各々のドレイン電流の電流路となる能動負荷トランジスタ対として動作する。
【００１９】
トランジスタ２３のソースは、ノードｎ３においてトランジスタ２１のドレインに接続されている。トランジスタ２４のソースは、トランジスタ２２のドレインに接続されている。トランジスタ２２のゲートとトランジスタ２４のドレインとが互いに接続されている。トランジスタ２３及びトランジスタ２４の各々のゲートには、付加バイアス電位ＶＢ１が供給される。トランジスタ２３及びトランジスタ２４の各々は、付加バイアス電位ＶＢ１によってバイアスされてオン状態となっている。トランジスタ２３のオン抵抗により、ノードｎ３とノードｎ２との間で電圧降下が生じる。同様に、トランジスタ２４のオン抵抗により、トランジスタ２２とトランジスタ２６との間で電圧降下が生じる。
【００２０】
かかる接続により、トランジスタ２１、２２、２３及び２４は、いわゆるカスコード化されたカレントミラー回路を構成している。
【００２１】
Ｎチャネル電界効果トランジスタ２５（以下、単にトランジスタ２５と称する）及びＮチャネル電界効果トランジスタ２６（以下、単にトランジスタ２６と称する）の各々のソースは、ノードｎ１において共通接続され、Ｎチャネル電界効果トランジスタ２７（以下、単にトランジスタ２７と称する）のドレインに接続されている。トランジスタ２５のドレインは、ノードｎ２（以下、出力ノードとも称する）においてトランジスタ２３のドレインに接続されている。トランジスタ２６のドレインは、トランジスタ２４のドレインに接続されている。トランジスタ２５のゲートは、入力端子２に接続されている。トランジスタ２６のゲートは、ノードｎ４に接続されている。トランジスタ２５とトランジスタ２６は、差動入力トランジスタ対である。また、トランジスタ２３とトランジスタ２４は、差動入力トランジスタ対（２５、２６）と能動負荷トランジスタ対（２１、２２）との間の電流路に挿入された電圧降下用トランジスタ対である。
【００２２】
トランジスタ２７のソースは、接地電位０Ｖに接続されている。トランジスタ２７のゲートは、バイアス電源回路１０のトランジスタ１３のドレインに接続されている。トランジスタ２７のゲートには、定電流バイアス電位ＶＢ２が供給される。トランジスタ２７は、定電流バイアス電位ＶＢ２の供給を受けて定電流源として動作する。以下、トランジスタ２７を定電流生成トランジスタとも称する。
【００２３】
出力ドライバ３０は、差動入力トランジスタ対の一方のトランジスタ２５のドレイン電流ＩＤに基づいて出力電圧ＶＯを出力端子３から出力する。
【００２４】
Ｐチャネル電界効果トランジスタ３１（以下、単にトランジスタ３１と称する）のソースは電源電位３．３Ｖに接続されている。トランジスタ３１のゲートは、差動増幅器２０のノードｎ２に接続されている。Ｎチャネル電界効果トランジスタ３２（以下、単にトランジスタ３２と称する）のソースは接地電位０Ｖに接続されている。トランジスタ３２のゲートは、バイアス電源回路１０のトランジスタ１３のドレインに接続されている。トランジスタ３２は、定電流バイアス電位ＶＢ２の供給を受けて定電流源として動作する。トランジスタ３１のドレインと、トランジスタ３２のドレインとはノードｎ４において互いに接続されている。ノードｎ４の電位に等しい出力電圧ＶＯが出力端子３から出力される。
【００２５】
オペアンプ１は、例えば電源電圧２．５Ｖに対応した生産プロセスによって製造されたＩＣ回路に含まれるものである。オペアンプ１に含まれるトランジスタ１１、１２、１３、１４、２１、２２、２５、２６及び２７の各々のドレイン−ソース間電圧（以下、Ｖｄｓと称する）が例えば２．０Ｖなどの所定電圧よりも小さければ、ホットキャリアが生じても例えば１０年間は一定のオペアンプ特性を保つことができる。以下、当該所定電圧をホットキャリアフリー閾値電圧と称する。また、抵抗部１５による電圧降下量は例えば０．８Ｖである。抵抗部１６による電圧降下量も例えば０．８Ｖである。
【００２６】
以下、トランジスタ１３、１４及び２７の各々のゲート−ソース間電圧（以下、Ｖｇｓと称する）が例えば０．７Ｖである場合における各トランジスタのＶｄｓについて説明する。
【００２７】
トランジスタ１３のゲートとドレインとは互いに接続されているので、トランジスタ１３のＶｄｓとＶｇｓは等しくなる。故に、トランジスタ１３のＶｄｓ＝Ｖｇｓ＝０．７Ｖとなる。
【００２８】
トランジスタ１１のＶｄｓは、電源電位３．３Ｖから、トランジスタ１３のＶｄｓ＝０．７Ｖと、抵抗部１５による電圧降下分である０．８Ｖとを差し引いて電圧値１．８Ｖとなる。
【００２９】
トランジスタ１４は、トランジスタ１３と共にカレントミラー回路を構成しており、両者のドレイン電流が等しいので、トランジスタ１４のＶｄｓ＝０．７Ｖとなる。
【００３０】
トランジスタ１２のＶｄｓは、電源電位３．３Ｖから、トランジスタ１４のＶｄｓ＝０．７Ｖと、抵抗部１６による電圧降下分である０．８Ｖとを差し引いて電圧値１．８Ｖとなる。
【００３１】
トランジスタ２７及びトランジスタ３２の各々は、バイアス電源回路１０から供給される定電流バイアス電位ＶＢ２によってオンし、各々のＶｄｓは０．７Ｖとなる。
【００３２】
トランジスタ２１及びトランジスタ２５の各々のＶｄｓは、例えば０．０Ｖ〜１．９Ｖの間で変動する。仮に、トランジスタ２３が存在せず、トランジスタ２１のドレインとトランジスタ２５のソースとが直接接続されている場合には、ノードｎ２の電位は０．７Ｖ〜３．３Ｖの間で変動するので、トランジスタ２１及びトランジスタ２５の各々のＶｄｓは、０．０Ｖ〜２．６Ｖの間で変動する。
【００３３】
しかし、トランジスタ２３が存在することにより、トランジスタ２１及びトランジスタ２５の各々のＶｄｓが低下する。トランジスタ２３のゲートには付加バイアス電位ＶＢ１が供給され、そのオン抵抗による電圧降下量が例えば０．７Ｖである場合、トランジスタ２７のＶｄｓが０．７Ｖであることも勘案すると、トランジスタ２１及びトランジスタ２５の各々のＶｄｓは、例えば０．０Ｖ〜１．９Ｖの間で変動する。トランジスタ２２及びトランジスタ２６の各々のＶｄｓも、同様に例えば０．０Ｖ〜１．９Ｖの間で変動する。
【００３４】
このように、トランジスタ１１、１２、１３、１４、２１、２２、２５、２６及び２７の各々のＶｄｓは、例えば２．０Ｖなどのホットキャリアフリー閾値電圧よりも小さくなる。
【００３５】
上記したように本実施例のオペアンプ１においては、バイアス電源回路１０を構成する電源電位側カレントミラー回路（１１，１２）と接地電位側カレントミラー回路（１３、１４）との間に抵抗（１５、１６）を挿入している。更に、差動増幅器２０を構成する能動負荷トランジスタ対（２１、２２）と差動入力トランジスタ対（２５、２６）との間に電圧降下用トランジスタ対（２３、２４）を挿入している。
【００３６】
抵抗部（１５、１６）による電圧降下により、バイアス電源回路１０を構成するトランジスタ（１１、１２）の各々のＶｄｓは、ホットキャリアフリー閾値電圧よりも小さくなる。また、電圧降下用トランジスタ対（２３、２４）のオン抵抗による電圧降下により、差動増幅器２０を構成するトランジスタ（２１、２２）の各々のＶｄｓは、ホットキャリアフリー閾値電圧よりも小さくなる。トランジスタ（１１、１２）の各々のＶｄｓを低下させるために挿入された抵抗部（１５、１６）によって定電流バイアス電位ＶＢ２と電位の異なる付加バイアス電位ＶＢ１が生成され、この付加バイアス電位ＶＢ１を電圧降下用トランジスタ対（２３、２４）のバイアスに活用している。
【００３７】
上記した実施例で示したように、例えば電源電圧２．５Ｖ対応の生産プロセスにより製造されたオペアンプ１に対して例えば電源電圧３．３Ｖを供給した場合であっても、オペアンプ１を構成するトランジスタのＶｄｓはホットキャリアフリー閾値電圧よりも小さくなる。また、一般に、Ｖｄｓは０．１Ｖ程度とされているが、本実施例のようにＶｄｓを０．７Ｖと大きく設定することで、電圧降下量を大きくすることができる。
【００３８】
このように、本発明のオペアンプによれば、低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができる。
【００３９】
なお、上記実施例における各電圧及び電位の値は一例であり、これに限られない。
【００４０】
また、上記実施例は、電界効果トランジスタを用いた場合の例であるが、これに限らず、バイポーラトランジスタを用いた場合にも同様の作用効果を奏する。なお、本明細書では、電界効果トランジスタのソース端子、ドレイン端子、バイポーラトランジスタのエミッタ端子、コレクタ端子の各々を動作電流端子と称する。
【００４１】
また、上記実施例は、抵抗部１５及び１６の各々が１つの抵抗素子からなる場合の例であるが、これに限らず、抵抗部１５及び１６の各々が例えば２つの抵抗素子からなる場合も考えられる。この場合、１つの電流路に挿入された２つの抵抗素子間の電位を付加バイアス電位ＶＢ１として取り出すこともできる。かかる構成とすることにより、例えばトランジスタの特性に合わせて付加バイアス電位ＶＢ１をより細かく設定することができる。
【符号の説明】
【００４２】
１  オペアンプ
２  入力端子
３  出力端子
１０  バイアス電源回路
１１、１２  Ｐチャネル電界効果トランジスタ
１３、１４  Ｎチャネル電界効果トランジスタ
１５、１６  抵抗部
２０  演算相互コンダクタンス増幅器（差動増幅器）
２１、２２、２３、２４  Ｐチャネル電界効果トランジスタ
２５、２６、２７  Ｎチャネル電界効果トランジスタ
３０  出力ドライバ
３１  Ｐチャネル電界効果トランジスタ
３２  Ｎチャネル電界効果トランジスタ
ｎ１、ｎ２、ｎ３、ｎ４  ノード
【図１】
0005937302.tif 000002