(57)【特許請求の範囲】
【請求項１】
基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、
前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる一群の製品めっき層を形成し、かつ一群の前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法。
【請求項２】
前記基板主面側にて、前記製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、
前記基板主面側にて露出している前記ダミーめっき層をエッチングにより除去するめっき層除去工程と
をさらに含むことを特徴とする請求項１に記載の多層配線基板の製造方法。
【請求項３】
前記めっき層形成工程では、前記基板主面の表面積に対するめっき層の面積割合が６０％以上９５％以下となるよう前記ダミーめっき層を形成することを特徴とする請求項１または２に記載の多層配線基板の製造方法。
【請求項４】
支持基材上に金属箔を介して前記複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、
前記金属箔と前記支持基材とを分離して前記基板裏面側に前記金属箔を露出させる基材分離工程と
を含み、
前記基材分離工程の後に前記めっき層除去工程を行い、前記基板主面側のダミーめっき層をエッチングで除去するのと同時に、前記基板裏面側の前記金属箔をエッチングにより除去することを特徴とする請求項２または３に記載の多層配線基板の製造方法。
【請求項５】
前記めっき層形成工程では、前記ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占める前記ダミーめっき層の面積割合を３０％以上１００％以下とした場合、前記製品めっき層と前記ダミーめっき層との距離が０．１ｍｍ以上１０ｍｍ以下となるよう前記ダミーめっき層を形成することを特徴とする請求項１乃至４のいずれか１項に記載の多層配線基板の製造方法。
【請求項６】
前記複数のチップ部品接続端子が、前記チップ部品としてのＩＣチップを接続可能な複数のＩＣチップ接続端子であって、前記複数のＩＣチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がＸ（ｃｍ）かつ横寸法がＹ（ｃｍ）であり、前記複数のＩＣチップ接続端子における前記製品めっき層の厚さの設計値がＺ（μｍ）である場合、当該製品めっき層の厚さの実測値の標準偏差σ（μｍ）が下記の式で示すものとなることを特徴とする請求項５に記載の多層配線基板の製造方法。
【数１】
0005865769.tif 000004
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ部品を接続可能な複数のチップ部品接続端子が基板主面上に配設された多層配線基板の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路チップ（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
【０００３】
このパッケージを構成するＩＣチップ搭載用配線基板としては、複数の樹脂絶縁層及び複数の導体層を積層して構成された多層配線基板が用いられる。そして、その多層配線基板の基板主面上にＩＣチップを接続するための複数のＩＣチップ接続端子が設けられるとともに、基板裏面上にマザーボード（母基板）に接続するための複数の母基板接続端子が設けられている。この種の多層配線基板において、導体層の配線パターンやＩＣチップ接続端子は、ファインピッチ化を図るために銅めっきにて形成されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７２８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、多層配線基板において、内層側に形成される銅めっき層の面積割合（導体層の面積割合）は通常６０％〜８０％程度であるのに対し、基板主面上の銅めっき層の面積割合（各ＩＣチップ接続端子の面積割合）は１０％未満となる場合がある。また一般に、ＩＣチップ接続端子は基板主面の中央に偏って配置される。この場合、ＩＣチップ接続端子の銅めっき層を形成する際に、めっき電流の集中が発生し、銅めっき層の厚さにバラツキが生じる。その結果、多層配線基板の各ＩＣチップ接続端子とＩＣチップとの接続信頼性が低下してしまう。なお、多層配線基板の基板主面には、ＩＣチップ以外にチップコンデンサなどのチップ部品を接続するための接続端子が設けられるものもあるが、それら接続端子も同様に厚さバラツキが生じてしまう。
【０００６】
特許文献１では、導体バンプの形状や高さバラツキを抑制するために、めっきの電流密度を初期の電流密度よりも漸増させる手法が開示されている。この方法を採用しても、基板主面の中央にＩＣチップ接続端子が偏って配置される場合には、めっき電流の集中を回避することができないため、銅めっき層の厚さにバラツキが生じてしまう。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、チップ部品接続端子の厚さバラツキを抑え、チップ部品との接続信頼性を高めることができる多層配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するための手段（手段１）としては、基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる一群の製品めっき層を形成し、かつ一群の前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法がある。
【０００９】
手段１に記載の発明によると、めっき層形成工程を行うことにより、多層配線基板の基板主面上において、チップ部品接続端子となる製品めっき層に加えてその製品めっき層の周囲にもダミーめっき層が形成される。この場合、基板主面におけるめっき層の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層の厚さバラツキが解消される。この結果、多層配線基板の基板主面上において各チップ部品接続端子を均一の厚さで形成することができ、各チップ部品接続端子とチップ部品との接続信頼性を向上させることができる。
【００１０】
多層配線基板の製造方法において、基板主面側にて、製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、基板主面側にて、露出しているダミーめっき層をエッチングにより除去するめっき層除去工程とをさらに含むことが好ましい。この場合、多層配線基板の基板主面には、チップ部品接続端子となる製品めっき層のみが残る。このため、はんだ濡れ性を向上させるためのめっきを製品めっき層の表面のみに確実に形成することができる。また、チップ部品が誤ってダミーめっき層に接続されるといった問題が回避される。
【００１１】
めっき層形成工程では、基板主面の表面積に対するめっき層の面積割合が６０％以上９５％以下となるようダミーめっき層を形成することが好ましい。このようにすると、めっき電流の集中を確実に回避することができ、製品めっき層を均一な厚さで形成することができる。
【００１２】
また、コア基板を有さない多層配線基板を製造する場合、支持基材上に金属箔を介して複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、金属箔の界面にて支持基材を分離して基板裏面側に金属箔を露出させる基材分離工程とを含む。そして、基材分離工程の後にめっき層除去工程を行うと、基板主面側のダミーめっき層をエッチングで除去するのと同時に、基板裏面側の金属箔をエッチングにより除去することができる。このため、従来の製造方法と比較して同じ工数で多層配線基板を製造することができ、製造コストを低く抑えることができる。
【００１３】
多層配線基板の基板主面上には、チップ部品接続端子として、ＩＣチップを接続可能な複数のＩＣチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられていてもよい。この場合、複数のＩＣチップ接続端子及び複数のコンデンサ接続端子の製品めっき層を均一の厚さで形成することができ、ＩＣチップやチップコンデンサとの接続信頼性を向上させることができる。
【００１４】
ダミーめっき層のパターン形状は、特に限定されるものではなく、製品めっき層の形状や面積割合等に応じて適宜変更することができる。具体的には、ダミーめっき層は、面積が広いプレーン状パターン（ベタパターン）であってもよいし、メッシュを有するプレーン状パターンであってもよい。さらに、ダミーめっき層は、隣接する製品めっき層の形状及びサイズに対応したパターンを有していてもよい。
【００１５】
めっき層形成工程では、内層側の導体層とチップ部品接続端子とを接続するためのフィルドビアを製品めっき層及びダミーめっき層と同時に形成することが好ましい。
【００１６】
また、ダミーめっき層が製品めっき層の１０倍以上の面積割合となるようダミーめっき層を形成することが好ましい。このようにすると、製品めっき層の面積割合が小さい場合でも、面積が大きなダミーめっき層を設けることによってめっき時における電流集中を確実に回避することができる。
【００１７】
製品めっき層及びダミーめっき層は銅めっきにて形成されることが好ましい。このように、製品めっき層を銅めっきにて形成すると、チップ部品接続端子の電気抵抗を低く抑えることができる。
【００１８】
多層配線基板を構成する樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることが好ましい。樹脂絶縁層の形成材料の具体例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００１９】
多層配線基板を構成する導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００２０】
なお、チップ部品としては、ＩＣチップやチップコンデンサ以外に、チップ抵抗やチップインダクタなどの電子部品を挙げることができる。また、ＩＣチップとしては、コンピュータのマイクロプロセッサとして使用されるＩＣチップ、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory ）などのＩＣチップを挙げることができる。
また、めっき層形成工程では、ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占めるダミーめっき層の面積割合は任意に設定可能であるが、例えば３０％以上１００％以下に設定してもよい。この場合、製品めっき層とダミーめっき層との距離が０．１ｍｍ以上１０ｍｍ以下となるようダミーめっき層を形成することが好ましい。このようにすることで、めっき時における電流集中をより確実に回避することができる。なお、ダミーめっき層の面積割合が比較的大きい場合には、上記距離を大きめに設定することがよい。逆に、ダミーめっき層の面積割合が比較的小さい場合には、上記距離を小さめに設定することがよい。
ここで、複数のチップ部品接続端子が、チップ部品としてのＩＣチップを接続可能な複数のＩＣチップ接続端子である場合を想定する。また、複数のＩＣチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がＸ（ｃｍ）かつ横寸法がＹ（ｃｍ）であり、複数のＩＣチップ接続端子における製品めっき層の厚さの設計値がＺ（μｍ）である場合を想定する。このとき、当該製品めっき層の厚さの実測値の標準偏差σ（μｍ）は、下記の式で示すものとなる。なお、設計値Ｚ（μｍ）は、複数のＩＣチップ接続端子における製品めっき層の厚さの平均値（μｍ）で表すこともできる。
【数１】
0005865769.tif 000002
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態における多層配線基板の概略構成を示す断面図。
【図２】第１の実施形態における多層配線基板の概略構成を示す平面図。
【図３】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図４】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図５】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図６】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図７】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図８】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図９】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図１０】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図１１】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図１２】第１の実施形態における多層配線基板の製造方法を示す説明図。
【図１３】第１の実施形態の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図１４】従来技術の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図１５】第１の実施形態の製造方法及び従来技術の製造方法のそれぞれにおいて、ＩＣチップ搭載領域のサイズと製品めっき層の厚さバラツキとの関係を示すグラフ。
【図１６】第２の実施形態における多層配線基板の概略構成を示す断面図。
【図１７】第２の実施形態における多層配線基板の製造方法を示す説明図。
【図１８】第２の実施形態における多層配線基板の製造方法を示す説明図。
【図１９】第２の実施形態における多層配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【００２２】
［第１の実施の形態］
以下、本発明を多層配線基板に具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の多層配線基板の概略構成を示す拡大断面図であり、図２は、上面側から見た多層配線基板の平面図である。
【００２３】
図１及び図２に示されるように、本実施の形態の多層配線基板１０は、コア基板を含まずに形成されたコアレス配線基板である。多層配線基板１０は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層２０，２１，２２，２３，２４，２５，２６，２７と銅からなる複数の導体層２８とを交互に積層して多層化した配線積層部３０を有している。各樹脂絶縁層２０〜２７は、例えば、熱硬化性エポキシ樹脂を主体としたビルドアップ材を用いて形成されている。
【００２４】
本実施の形態の多層配線基板１０において、配線積層部３０の上面３１側（基板主面側）には、接続対象がＩＣチップ（チップ部品）である複数のＩＣチップ接続端子４１（チップ部品接続端子）と、接続対象がチップコンデンサ（チップ部品）である複数のコンデンサ接続端子４２（チップ部品接続端子）とが配置されている。配線積層部３０の上面３１側において、複数のＩＣチップ接続端子４１は、基板中央部に設けられたチップ搭載領域４３にてアレイ状に配置されている。また、コンデンサ接続端子４２は、ＩＣチップ接続端子４１よりも面積の大きい接続端子であり、チップ搭載領域４３よりも外周側に配置されている。なお、図２に示されるように、本実施形態のチップ搭載領域４３は、縦寸法がＸ（ｃｍ）かつ横寸法がＹ（ｃｍ）である矩形状のチップ搭載領域４３となっている。
【００２５】
複数のＩＣチップ接続端子４１及び複数のコンデンサ接続端子４２は最外層の樹脂絶縁層２７上にて凸設されている。これらＩＣチップ接続端子４１及びコンデンサ接続端子４２は、銅層を主体として構成されており、銅層の上面及び側面を銅以外のめっき層４６（具体的には、ニッケル−金めっき層）で覆った構造を有している。
【００２６】
一方、配線積層部３０の下面３２側（基板裏面側）には、接続対象がマザーボード（母基板）である複数の母基板接続端子４５がアレイ状に配置されている。これら母基板接続端子４５は、上面３１側のＩＣチップ接続端子４１及びコンデンサ接続端子４２よりも面積の大きな接続端子である。
【００２７】
配線積層部３０の下面３２側において最外層の樹脂絶縁層２０には複数の開口部３７が形成されており、それら複数の開口部３７に対応して母基板接続端子４５が配置されている。具体的には、母基板接続端子４５は、端子外面の高さが樹脂絶縁層２０の表面よりも低くなるような状態で開口部３７内に配置されており、端子外面の外周部が最外層の樹脂絶縁層２０により被覆されている。母基板接続端子４５は、銅層を主体として構成されており、開口部３７内にて露出する銅層の下面のみを銅以外のめっき層４８（具体的には、ニッケル−金めっき層）で覆った構造を有している。
【００２８】
樹脂絶縁層２１〜２７には、それぞれビア穴３３及びフィルドビア導体３４が設けられている。各ビア導体３４は、いずれも同一方向に（図１では下面側から上面側に向かうに従って）拡径した形状を有し、各導体層２８、ＩＣチップ接続端子４１、コンデンサ接続端子４２、及び母基板接続端子４５を相互に電気的に接続している。
【００２９】
上記構成の多層配線基板１０は例えば以下の手順で作製される。
【００３０】
先ず、十分な強度を有する支持基板５０（ガラスエポキシ基板など）を準備し、その支持基板５０上に、樹脂絶縁層２０〜２７及び導体層２８をビルドアップして配線積層部３０を形成する。
【００３１】
詳述すると、図３に示されるように、支持基板５０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層５１を形成することにより、支持基板５０及び下地樹脂絶縁層５１からなる基材５２を得る。そして、基材５２の下地樹脂絶縁層５１の上面に、積層金属シート体５４を配置する。ここで、下地樹脂絶縁層５１上に積層金属シート体５４を配置することにより、以降の製造工程で積層金属シート体５４が下地樹脂絶縁層５１から剥がれない程度の密着性が確保される。積層金属シート体５４は、２枚の銅箔５５，５６を剥離可能な状態で密着させてなる。具体的には、金属めっき（例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき）を介して銅箔５５、銅箔５６が配置された積層金属シート体５４が形成されている。
【００３２】
次に、基材５２上において、積層金属シート体５４を包むようにシート状の樹脂絶縁層２０を配置し、樹脂絶縁層２０を貼り付ける。ここで、樹脂絶縁層２０は、積層金属シート体５４と密着するとともに、その積層金属シート体５４の周囲領域において下地樹脂絶縁層５１と密着することで、積層金属シート体５４を封止する（図４参照）。そして、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２０の所定の位置に銅箔５５の一部を露出させる開口部３７を形成する。その後、無電解銅めっきを行い、開口部３７内及び樹脂絶縁層２０を覆う全面めっき層を形成する。
【００３３】
そして、樹脂絶縁層２０の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層２０上にめっきレジストを形成する。その後、めっきレジストを形成した状態で選択的に電解銅めっきを行って、積層金属シート体５４の銅箔５５上に金属導体部５８を形成するとともに樹脂絶縁層２０上に導体層２８を形成した後、めっきレジストを剥離する（図５参照）。さらに、めっきレジストの剥離により露出する、樹脂絶縁層２０を覆う全面めっき層を除去する。
【００３４】
金属導体部５８及び導体層２８が形成された樹脂絶縁層２０の上面にシート状の樹脂絶縁層２１を配置し、樹脂絶縁層２１を貼り付ける。そして、例えばエキシマレーザーやＵＶレーザーやＣＯ２レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層２１の所定の位置（金属導体部５８の上部の位置）にビア穴３３を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばＯ２プラズマによるプラズマアッシングの処理を行ってもよい。
【００３５】
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴３３内にビア導体３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことで、樹脂絶縁層２１上に導体層２８をパターン形成する（図６参照）。
【００３６】
また、他の樹脂絶縁層２２〜２７及び導体層２８についても、上述した樹脂絶縁層２１及び導体層２８と同様の手法によって形成し、樹脂絶縁層２１上に積層していく。そして、最外層の樹脂絶縁層２７に対してレーザー穴加工を施すことによりビア穴３３を形成する（図７参照）。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴３３内のスミアを除去するデスミア工程を行う。さらに、無電解銅めっきを行い、樹脂絶縁層２７のビア穴３３内及び樹脂絶縁層２７を覆う全面めっき層を形成する。
【００３７】
そして、樹脂絶縁層２７の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層２７上にめっきレジストを形成する。この後、めっきレジストを形成した状態で選択的に電解銅めっきを行う（めっき層形成工程）。この結果、図８に示されるように、樹脂絶縁層２７のビア穴３３内にビア導体３４を形成するとともにビア導体３４の上部にＩＣチップ接続端子４１及びコンデンサ接続端子４２の銅層となる製品めっき層６１を形成する。さらに、製品めっき層６１の周囲にダミーめっき層６２を形成する。この後、樹脂絶縁層２７の上面にて製品めっき層６１及びダミーめっき層６２を残しつつ全面めっき層を除去する。なお、ＩＣチップ接続端子４１としては、ビア導体３４を介して内層側の導体層２８と接続される接続端子以外に、内層側の導体層と接続されない接続端子が存在している。図８には、ビア導体３４に接続されるＩＣチップ接続端子４１のみが図示されているが、ビア導体３４に接続されていないＩＣチップ接続端子４１も樹脂絶縁層２７上のチップ搭載領域４３に形成されている。
【００３８】
図９に示されるように、本実施の形態のダミーめっき層６２は、樹脂絶縁層２７の上面において、ＩＣチップ接続端子４１の形成領域（チップ搭載領域４３）やコンデンサ接続端子４２の形成領域を除くほぼ全面を覆うようにプレーン状パターン（ベタパターン）の導体層として形成されている。ここで、樹脂絶縁層２７の表面（基板主面となる上面３１）に対する製品めっき層６１（ＩＣチップ接続端子４１及びコンデンサ接続端子４２）の面積割合は７％程度であり、その製品めっき層６１にダミーめっき層６２を加えためっき層全体の面積割合は９０％以上となるようにダミーめっき層６２が形成されている。
上記のめっき層形成工程の後、最外層の樹脂絶縁層２７の樹脂表面に対してその上方から例えば１８０℃の熱風を加える熱処理を行ってもよい。この熱処理を行うと、露出している樹脂絶縁層２７の樹脂表面が変色する。一方、ダミーめっき層６２で覆われている樹脂絶縁層２７の樹脂表面は変色しない。従って、例えばダミーめっき層６２に所定のパターン形状を設けておけば、樹脂表面にそのパターン形状に応じた色の濃淡の差を生じさせることができる。なお、この段階での熱処理はアニーリングを兼ねるものであるため、樹脂絶縁層２７を硬化させるとともに製品めっき層６１に加わる内部応力を開放することができるというメリットがある。
【００３９】
上述したビルドアップ工程を行うことにより、基材５２上に積層金属シート体５４、樹脂絶縁層２０〜２７、導体層２８、製品めっき層６１及びダミーめっき層６２を積層した配線積層体６０が形成される。
【００４０】
そして、配線積層体６０の上面にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層６１の表面を覆うようにエッチングレジスト６５（図１０参照）を形成する（レジスト形成工程）。
【００４１】
エッチングレジスト６５の形成後、配線積層体６０をダイシング装置（図示略）により切断し、配線積層部３０となる部分の周囲領域を除去する。この切断によって、樹脂絶縁層２０にて封止されていた積層金属シート体５４の外縁部が露出した状態となる。つまり、周囲領域の除去によって、下地樹脂絶縁層５１と樹脂絶縁層２０との密着部分が失われる。この結果、配線積層部３０と基材５２とは積層金属シート体５４のみを介して連結した状態となる。
【００４２】
ここで、図１１に示されるように、積層金属シート体５４における一対の銅箔５５，５６の界面にて剥離することで、配線積層部３０から基材５２を除去して配線積層部３０の下面３２上にある銅箔５５を露出させる（基材分離工程）。
【００４３】
その後、配線積層部３０に対してエッチングを行うことで、配線積層部３０の上面３１側にて露出しているダミーめっき層６２を除去する（めっき層除去工程）。またこれと同時に、配線積層部３０の下面３２側にて露出している銅箔５５を全体的に除去するとともに、金属導体部５８の下側の一部を除去する。この結果、樹脂絶縁層２４に開口部３７が形成されるとともに、開口部３７内に残った金属導体部５８が母基板接続端子４５となる（図１２参照）。
【００４４】
さらに、配線積層部３０の上面３１に形成されているエッチングレジスト６５を除去する。その後、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子４１，４２，４５の表面にめっき層４６，４８が形成される。以上の工程を経ることで図１の多層配線基板１０を製造する。
【００４５】
本発明者らは、上記のように製造した多層配線基板１０において、基板主面３１側に形成されたＩＣチップ接続端子４１及びコンデンサ接続端子４２における各製品めっき層６１の厚さバラツキを測定した。その結果を図１３に示している。また、ダミーめっき層６２を形成せずに、製品めっき層６１を形成した従来の製造方法の場合についても各製品めっき層６１の厚さバラツキを測定した。その結果を図１４に示している。なおここでは、４つの測定箇所Ｐ１〜Ｐ４の厚さバラツキを測定した。
【００４６】
具体的には、第１の測定箇所Ｐ１は、チップ搭載領域４３の外周部においてビア導体３４に接続されていないＩＣチップ接続端子４１の製品めっき層６１であり、第２の測定箇所Ｐ２は、チップ搭載領域４３の外周部においてビア導体３４に接続されるＩＣチップ接続端子４１の製品めっき層６１である。また、第３の測定箇所Ｐ３は、チップ搭載領域４３の中央部におけるＩＣチップ接続端子４１の製品めっき層６１であり、第４の測定箇所Ｐ４は、コンデンサ接続端子４２の製品めっき層６１である。なお、第１〜第３の測定箇所Ｐ１〜Ｐ３については、６０個のＩＣチップ接続端子４１の製品めっき層６１について厚さバラツキを測定している。また、第４の測定箇所においては、４８個のコンデンサ接続端子４２の製品めっき層６１について厚さバラツキを測定した。
【００４７】
図１４に示されるように、従来の製造方法では、ダミーめっき層６２が形成されていないため、各製品めっき層６１の厚さバラツキが大きくなった。具体的には、第１の測定箇所Ｐ１のめっき厚の平均値は２４．７２μｍであり、標準偏差は２．５０であった。第２の測定箇所Ｐ２のめっき厚の平均値は２０．９９μｍであり、標準偏差は５．２０であった。第３の測定箇所Ｐ３のめっき厚の平均値は１０．０８μｍであり、標準偏差は２．３１であった。第４の測定箇所Ｐ４のめっき厚の平均値は３６．５８μｍであり、標準偏差は８．９２であった。
【００４８】
このように、ＩＣチップ接続端子４１となる各製品めっき層６１（測定箇所Ｐ１〜Ｐ３）では、接続されるビア導体３４の有無や形成位置に応じて厚さバラツキが生じる。また、コンデンサ接続端子４２となる製品めっき層６１（測定箇所Ｐ４）については、基板主面の外周側において点在して設けられるため、電流集中が起こりやすい。このため、製品めっき層６１のめっき厚が比較的厚くなり、かつ厚さバラツキも大きくなっている。
【００４９】
一方、図１３に示されるように、本実施の形態の製造方法では、各製品めっき層６１の厚さバラツキは小さくなった。具体的には、第１の測定箇所Ｐ１のめっき厚の平均値は１２．８５μｍであり、標準偏差は１．１６であった。第２の測定箇所Ｐ２のめっき厚の平均値は１２．５１μｍであり、標準偏差は１．５３であった。第３の測定箇所Ｐ３のめっき厚の平均値は１２．９０μｍであり、標準偏差は１．４７であった。第４の測定箇所Ｐ４のめっき厚の平均値は１２．５１μｍであり、標準偏差は１．２１であった。このように、ダミーめっき層６２を製品めっき層６１の周囲に設けることで、各製品めっき層６１の厚さバラツキを抑えることができた。
【００５０】
さらに本発明者らは、ＩＣチップ搭載領域４３のサイズと製品めっき層６１の厚さバラツキとの関係を調査するために以下のことを行った。ここでは、ＩＣチップ搭載領域４３のサイズを変更し（即ちＸ，Ｙの値を変更し）、第１の実施形態の製造方法にて多層配線基板１０をいくつか作製した。なお、基板主面３１側に形成されたＩＣチップ接続端子４１における製品めっき層６１の厚さの設計値をＺ（μｍ）とした。より具体的にいうと、Ｚ＝１５μｍに設定して製品めっき層６１を形成した。また、ダミーめっき層形成領域に占めるダミーめっき層６２の面積割合を３０％〜１００％の範囲内にて設定するとともに、製品めっき層６１とダミーめっき層６２との距離を０．１ｍｍ〜１０ｍｍの範囲内にて設定した。そして、製品めっき層６１の厚さ（μｍ）を、ＩＣチップ搭載領域４３のコーナー部と中央部とにおいて、各々５ポイント測定した。このときの製品めっき層６１の厚さの実測値の標準偏差σ（μｍ）を求めた。その結果を図１５のグラフに示す。ちなみに、図１５のグラフでは、縦軸が標準偏差σ、横軸がＩＣチップ搭載領域４３の対角線の半分の長さ（言い換えると、ＩＣチップ搭載領域４３のコーナー部と中央部との離間距離）となっている。
図１５に示されるように、第１の実施形態の製造方法にて作製した多層配線基板１０においては、ＩＣチップ搭載領域４３のサイズの如何にかかわらず、標準偏差σの値が下記の関係式を満たすことが明らかとなった。
【数１】
0005865769.tif 000003
これに対して、ダミーめっき層６２を形成せずに、製品めっき層６１のみを形成した従来の製造方法にて多層配線基板１０をいくつか作製した。そして、同様の方法により、製品めっき層６１の厚さ（μｍ）を、ＩＣチップ搭載領域４３のコーナー部と中央部とにおいて各々５ポイント測定し、製品めっき層６１の厚さの実測値の標準偏差σ（μｍ）を求めた。その結果も図１５のグラフに示す。それによると、従来の製造方法による場合には、明らかに標準偏差σの値が大きくなり、厚さバラツキが増大することがわかった。ゆえに、これらについては上記関係式を満たさないものとなった。
従って、本実施の形態によれば、以下の効果を得ることができる。
【００５１】
（１）本実施の形態では、多層配線基板１０の上面３１上において、ＩＣチップ接続端子４１及びコンデンサ接続端子４２となる製品めっき層６１に加えてその製品めっき層６１の周囲にダミーめっき層６２が形成される。この場合、多層配線基板１０の上面３１におけるめっき層６１，６２の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層６１の厚さバラツキが解消される。この結果、多層配線基板１０において複数のＩＣチップ接続端子４１及び複数のコンデンサ接続端子４２を均一の厚さで形成することができる。従って、多層配線基板１０を用いれば、ＩＣチップ及びチップコンデンサと各接続端子４１，４２との接続信頼性を向上させることができる。
【００５２】
（２）本実施の形態では、レジスト形成工程にて製品めっき層６１を覆うようにエッチングレジストを形成した後、めっき層除去工程にてダミーめっき層がエッチングにより除去される。この場合、多層配線基板１０の上面には、各接続端子４１，４２となる製品めっき層６１のみが残る。このため、はんだ濡れ性を向上させるためのめっき層４６を製品めっき層６１の表面のみに確実に形成することができる。また、ダミーめっき層６２が除去されるため、ＩＣチップやチップコンデンサが誤ってダミーめっき層６２に接続されるといった問題も回避される。
【００５３】
（３）本実施の形態では、基材分離工程の後にめっき層除去工程を行うようにしている。この場合、多層配線基板１０の上面３１側のダミーめっき層６２をエッチングにより除去するのと同時に、下面３２側の銅箔５５をエッチングにより除去することができる。このため、従来の製造方法と同じ工数で多層配線基板１０を製造することができ、製造コストを低く抑えることができる。
【００５４】
（４）本実施の形態では、樹脂絶縁層２７の上面３１に対するＩＣチップ接続端子４１及びコンデンサ接続端子４２の製品めっき層６１の面積割合は７％程度であり、製品めっき層６１の面積割合が比較的小さい。このため、樹脂絶縁層２７の上面３１におけるめっき層の面積割合が９０％以上となるように面積が大きなダミーめっき層６２が形成されている。この場合、製品めっき層６１の１０倍以上の面積割合となるようダミーめっき層６２が設けられている。このようにすると、めっき電流の集中を確実に回避することができ、各接続端子４１，４２の製品めっき層６１を均一な厚さで形成することができる。
［第２の実施の形態］
【００５５】
以下、本発明を多層配線基板に具体化した第２の実施の形態を図面に基づき詳細に説明する。図１６は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。上記第１の実施の形態では、コア基板を含まずに形成されたコアレス配線基板に具体化したが、本実施の形態では、コア基板を有する多層配線基板に具体化している。
【００５６】
図１６に示されるように、本実施の形態の多層配線基板１００は、矩形板状のコア基板１０１と、コア基板１０１のコア主面１０２上に形成される第１ビルドアップ層１１１と、コア基板１０１のコア裏面１０３上に形成される第２ビルドアップ層１１２とからなる。
【００５７】
本実施の形態のコア基板１０１は、例えば補強材としてのガラスクロスにエポキシ樹脂を含浸させてなる樹脂絶縁材（ガラスエポキシ材）にて構成されている。コア基板１０１には、複数のスルーホール導体１０６がコア主面１０２及びコア裏面１０３を貫通するように形成されている。なお、スルーホール導体１０６の内部は、例えばエポキシ樹脂などの閉塞体１０７で埋められている。また、コア基板１０１のコア主面１０２及びコア裏面１０３には、銅からなる導体層１２１がパターン形成されており、各導体層１２１は、スルーホール導体１０６に電気的に接続されている。
【００５８】
コア基板１０１のコア主面１０２上に形成された第１ビルドアップ層１１１は、熱硬化性樹脂（エポキシ樹脂）からなる３層の樹脂絶縁層１３３，１３５，１３７と、銅からなる導体層１２２とを交互に積層した構造を有している。最外層の樹脂絶縁層１３７の上面１４１（基板主面）上には、上記第１の実施の形態と同様に基板中央部に複数のＩＣチップ接続端子４１（チップ部品接続端子）がアレイ状に配置されるとともに、ＩＣチップ接続端子４１よりも外側に複数のコンデンサ接続端子４２（チップ部品接続端子）が配置されている。これらＩＣチップ接続端子４１及びコンデンサ接続端子４２は、銅層を主体として構成されており、銅層の上面及び側面をめっき層４６で覆った構造を有している。また、樹脂絶縁層１３３，１３５，１３７には、それぞれビア穴３３及びフィルドビア導体３４が形成されている。各ビア導体３４は、導体層１２１，１２２や各接続端子４１，４２に電気的に接続している。
【００５９】
コア基板１０１のコア裏面１０３上に形成された第２ビルドアップ層１１２は、上述した第１ビルドアップ層１１１とほぼ同じ構造を有している。即ち、第２ビルドアップ層１１２は、３層の樹脂絶縁層１３４，１３６，１３８と、導体層１２２とを交互に積層した構造を有している。最外層の樹脂絶縁層１３８の下面１４２（基板裏面）上には、複数の母基板接続端子４５が形成されている。これら母基板接続端子４５は、銅層を主体として構成されており、銅層の下及び側面をめっき層４８で覆った構造を有している。また、樹脂絶縁層１３４，１３６,１３８にもビア穴３３及びビア導体３４が形成されている。各ビア導体３４は、導体層１２１，１２２や接続端子４５に電気的に接続されている。
【００６０】
次に、本実施の形態の多層配線基板１００の製造方法について述べる。
【００６１】
まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔（図示略）を所定位置にあらかじめ形成しておく。そして、銅張積層板の貫通孔の内面に対する無電解銅めっき及び電解銅めっきを行うことで、貫通孔内にスルーホール導体１０６を形成する。その後、スルーホール導体１０６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体１０７を形成する。
【００６２】
さらに、無電解銅めっき及び電解銅めっきを行うことで、閉塞体１０７の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき層及び銅箔を例えばサブトラクティブ法によってパターニングする。この結果、図１７に示されるように、導体層１２１及びスルーホール導体１０６が形成されたコア基板１０１を得る。
【００６３】
そして、上記第１の実施の形態と同様のビルドアップ工程を行うことで、コア基板１０１のコア主面１０２の上に第１ビルドアップ層１１１を形成するとともに、コア基板１０１のコア裏面１０３の上にも第２ビルドアップ層１１２を形成する。この際、第１ビルドアップ層１１１の最外層となる樹脂絶縁層１３７の上面１４１に、各接続端子４１，４２となる製品めっき層６１を形成するとともにその製品めっき層６１の周囲にダミーめっき層６２を形成する（図１８参照）。またこの工程において、第２ビルドアップ層１１２の最外層となる樹脂絶縁層１３８の下面１４２に、母基板接続端子４５となる製品めっき層６１を形成するとともにその製品めっき層６１の周囲にもダミーめっき層６２を形成する（図１８参照）。
【００６４】
その後、第１ビルドアップ層１１１の表面（樹脂絶縁層１３７の上面１４１）にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層６１の表面を覆うエッチングレジスト６５を形成する（図１９参照）。さらに、第２ビルドアップ層１１２の表面（樹脂絶縁層１３８の下面１４２）にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層６１の表面を覆うエッチングレジスト６５を形成する（図１９参照）。
【００６５】
エッチングレジスト６５の形成後にエッチングを行うことで、各ビルドアップ層１１１，１１２の表面に露出しているダミーめっき層６２を除去し、その後、エッチングレジスト６５を除去する。そして、ＩＣチップ接続端子４１の表面、コンデンサ接続端子４２の表面、母基板接続端子４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子４１，４２，４５の表面にめっき層４６，４８が形成される。以上の工程を経ることで図１６の多層配線基板１００を製造する。
【００６６】
従って、本実施の形態によれば、以下の効果を得ることができる。
【００６７】
（１）本実施の形態でも、樹脂絶縁層１３７の上面１４１上において、ＩＣチップ接続端子４１及びコンデンサ接続端子４２となる製品めっき層６１に加えてその製品めっき層６１の周囲にダミーめっき層６２が形成される。この場合、樹脂絶縁層１３７の上面１４１におけるめっき層６１，６２の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層６１の厚さバラツキが解消される。この結果、多層配線基板１００において複数のＩＣチップ接続端子４１及び複数のコンデンサ接続端子４２を均一の厚さで形成することができる。従って、多層配線基板１００を用いれば、ＩＣチップ及びチップコンデンサのチップ部品と各接続端子４１，４２との接続信頼性を向上させることができる。
【００６８】
（２）本実施の形態では、樹脂絶縁層１３８の下面１４２上において、母基板接続端子４５となる製品めっき層６１の周囲にダミーめっき層６２が形成されている。このようにすると、めっき電流の集中が回避され、各接続端子４５の製品めっき層６１の厚さバラツキを抑えることができる。この結果、多層配線基板１００において、複数の母基板接続端子４５を均一の厚さで形成することができ、母基板接続端子４５との接続信頼性を向上させることができる。
【００６９】
なお、本発明の実施の形態は以下のように変更してもよい。
【００７０】
・上記各実施の形態では、ダミーめっき層６２をエッチング除去していたが、このダミーめっき層６２を残した状態で多層配線基板１０，１００を完成させてもよい。この場合、ダミーめっき層６２は、内層側の導体層２８，１２２と電気的に接続されていないので、ダミーめっき層６２が存在していても多層配線基板１０，１００の電気性能は悪化しない。また、多層配線基板１０，１００では、比較的広面積のダミーめっき層６２を備えた構成となるので、放熱性を高めることができる。さらに、第１の実施の形態の多層配線基板１０のようにコアを有さない多層配線基板１０では、基板強度が弱くなるが、ダミーめっき層６２を設けることでその基板強度を高めることができる。この結果、多層配線基板１０の反りを抑えることができる。
【００７１】
・上記各実施の形態において、多層配線基板１０，１００の上面３１，１４１には、ＩＣチップ接続端子４１及びコンデンサ接続端子４２がチップ部品接続端子として設けられていたが、コンデンサ接続端子４２を省略し、ＩＣチップ接続端子４１のみが形成されていてもよい。また、多層配線基板１０，１００の上面３１，１４１には、ＩＣチップ接続端子４１やコンデンサ接続端子４２以外に、チップインダクタなどのチップ部品を搭載するための他のチップ部品接続端子を設けてもよい。
【００７２】
・上記各実施の形態では、多層配線基板１０，１００の上面３１，１４１において、ＩＣチップ接続端子４１となる製品めっき層６１に加えて、コンデンサ接続端子４２となる製品めっき層６１の周囲にもダミーめっき層６２が形成されていたが、これに限定されるものではない。例えば、コンデンサ接続端子４２は厚さバラツキがあってもチップコンデンサの接続が可能であり、接続端子の厚さバラツキはコンデンサ接続端子４２よりもＩＣチップ接続端子４１の方が問題となる。従って、めっき層形成工程において、ＩＣチップ接続端子４１となる製品めっき層６１の周囲のみにダミーめっき層６２を形成し、コンデンサ接続端子４２となる製品めっき層６１の周囲にはダミーめっき層６２を形成しないようにする。このようにしても、ＩＣチップ接続端子４１の厚さバラツキを抑えることができ、ＩＣチップとの接続信頼性を十分に確保することができる。
【００７３】
・上記各実施の形態において、めっき層形成工程で形成されるダミーめっき層６２は、メッシュを有さないベタパターンであったが、これに限定されるものではない。例えば、メッシュを有するプレーン状のダミーめっき層６２を形成し7てもよい。このように、メッシュを有するプレーン状のダミーめっき層６２を形成することで、めっき層の面積割合をより正確に調整することができる。
【００７４】
・上記各実施の形態では、内層側の導体層２８，１２２とほぼ同じ厚さ（１０μｍ程度の厚さ）の各接続端子４１，４２を形成するものであったが、これに限定されるものではない。例えば、内層側の導体層２８，１２２よりも厚く、例えば、３０μｍ以上の厚さを有するポスト状の接続端子（ポスト電極）を形成するようにしてもよい。このように比較的厚い接続端子を形成する場合であっても、ダミーめっき層６２を形成することにより、各接続端子を均一な厚さで形成することができる。
【００７５】
・上記各実施の形態では、銅めっきにて製品めっき層６１及びダミーめっき層６２を形成したが、スズめっきやニッケルめっきなどの他のめっきにて製品めっき層６１及びダミーめっき層６２を形成してもよい。但し、製品めっき層６１及びダミーめっき層６２を銅めっきにて形成する場合、ＩＣチップ接続端子４１やコンデンサ接続端子４２の電気抵抗を低く抑えることができ、実用上好ましいものとなる。
【００７６】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００７７】
（１）手段１において、前記基板主面上には、前記チップ部品接続端子として、ＩＣチップを接続可能な複数のＩＣチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられることを特徴とする多層配線基板の製造方法。
【００７８】
（２）手段１において、前記ダミーめっき層は、プレーン状パターンであることを特徴とする多層配線基板の製造方法。
【００７９】
（３）手段１において、前記ダミーめっき層は、メッシュを有するプレーン状パターンであることを特徴とする多層配線基板の製造方法。
【００８０】
（４）手段１において、前記ダミーめっき層は、隣接する前記製品めっき層の形状及びサイズに対応したパターンを有することを特徴とする多層配線基板の製造方法。
【００８１】
（５）手段１において、前記めっき層形成工程では、内層側の前記導体層と前記チップ部品接続端子とに繋がるフィルドビアを前記めっき層と同時に形成することを特徴とする多層配線基板の製造方法。
【００８２】
（６）手段１において、前記めっき層形成工程では、前記ダミーめっき層が前記製品めっき層の１０倍以上の面積割合となるよう前記ダミーめっき層を形成することを特徴とする多層配線基板の製造方法。
【００８３】
（７）手段１において、前記製品めっき層及び前記ダミーめっき層は銅めっきにて形成されることを特徴とする多層配線基板の製造方法。
【００８４】
（８）手段１において、前記樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることを特徴とする多層配線基板の製造方法。
【符号の説明】
【００８５】
１０，１００…多層配線基板
２０〜２７，１３３〜１３８…樹脂絶縁層
２８，１２２…導体層
３１，１４１…基板主面としての上面
３２，１４２…基板裏面としての下面
４１…チップ部品接続端子としてのＩＣチップ接続端子
４２…チップ部品接続端子としてのコンデンサ接続端子
５２…支持基材
５５…金属箔としての銅箔
６１…製品めっき層
６２…ダミーめっき層
６５…エッチングレジスト
【図１】
0005865769.tif 000005
【図２】
0005865769.tif 000006
【図３】
0005865769.tif 000007
【図４】
0005865769.tif 000008
【図５】
0005865769.tif 000009
【図６】
0005865769.tif 000010
【図７】
0005865769.tif 000011
【図８】
0005865769.tif 000012
【図９】
0005865769.tif 000013
【図１０】
0005865769.tif 000014
【図１１】
0005865769.tif 000015
【図１２】
0005865769.tif 000016
【図１３】
0005865769.tif 000017
【図１４】
0005865769.tif 000018
【図１５】
0005865769.tif 000019
【図１６】
0005865769.tif 000020
【図１７】
0005865769.tif 000021
【図１８】
0005865769.tif 000022
【図１９】
0005865769.tif 000023