(57)【特許請求の範囲】
【請求項１】
入力された映像データ又は予め定められた制御信号に基づいて、デジタル信号を発生して出力端から出力する信号発生手段、及び入力端に前記信号発生手段の出力端が接続され、該入力端から入力されたデジタル信号をアナログ電流に変換して出力端から出力するデジタルアナログ変換手段を有し、前記デジタルアナログ変換手段の出力端には、内部負荷抵抗が予め接続され且つ外部負荷抵抗を接続可能な信号変換手段と、
前記デジタルアナログ変換手段の出力端から出力される出力電圧と、予め定められた出力電圧の上限値及び下限値の各々とを比較して、前記出力電圧が前記下限値以上且つ前記上限値以下の場合に、前記デジタルアナログ変換手段の出力端に前記外部負荷抵抗が接続されたことを示す検出信号を出力する検出手段と、
前記信号変換手段の動作期間のうち予め定められた第１の期間に、前記制御信号を前記信号発生手段に入力して前記信号発生手段を制御する制御手段と、
前記第１の期間において前記検出信号を受信すると、前記デジタルアナログ変換手段の出力端に予め定められた抵抗値の基準抵抗が接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力される出力電圧として設定された第１基準電圧と、外部負荷抵抗が前記デジタルアナログ変換手段の出力端に接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力された出力電圧とを比較し、その差分が小さくなる方向に前記信号変換手段を調整する調整動作を開始すると共に、前記信号変換手段の動作期間のうち前記信号発生手段に前記制御信号が入力されない第２の期間では、該第２の期間の直前の前記第１の期間で調整した調整状態が維持されるように前記信号変換手段を制御する調整手段と、
を備えた信号発生装置。
【請求項２】
前記映像データに基づいて映像が表示される表示期間を除く非表示期間に前記第１の期間を設けた
請求項１に記載の信号発生装置。
【請求項３】
前記検出手段は、前記デジタルアナログ変換手段の出力端から出力される出力電圧と、予め定められた出力電圧の上限値及び下限値の各々とを比較して、前記出力電圧が前記下限値未満の場合又は前記上限値を超える場合に、前記デジタルアナログ変換手段の出力端に前記外部負荷抵抗が接続されていないことを示す非検出信号を出力し、
前記調整手段は、前記第１の期間において前記非検出信号を受信しても前記調整動作を開始しない、
請求項１又は請求項２に記載の信号発生装置。
【請求項４】
前記デジタルアナログ変換手段は、前記信号発生手段により発生したデジタル信号によりオンオフされるスイッチ素子及びトランジスタが直列に接続された電流セルが複数並列に接続された電流セル部と、所定の抵抗を備え、該抵抗に対して第２基準電圧を供給することにより基準電流を発生させて、前記複数のトランジスタに入力する電流源部とを備え、
前記調整手段は、前記第１の期間において前記検出信号を受信すると、前記第１基準電圧と前記デジタルアナログ変換手段の出力電圧との比較結果に基づいて前記差分が小さくなる方向に前記第２基準電圧を調整する調整動作を行い、前記第２の期間においては、前記第１の期間で調整された第２基準電圧を保持して前記電流源部に供給する
請求項１〜３のいずれか１項に記載の信号発生装置。
【請求項５】
前記調整手段は、
前記第１の期間において前記検出信号を受信すると、前記第１基準電圧と前記デジタルアナログ変換手段の出力電圧とを比較して、前記出力電圧が前記第１基準電圧より大きい場合には、第１のレベルの信号を出力し、前記出力電圧が前記第１基準電圧より小さい場合には、第２のレベルの信号を出力するコンパレータと、
前記第１の期間において前記検出信号を受信すると、前記コンパレータから出力された信号を予め定められたクロック信号に従ってカウントして該カウント結果であるカウントデータを出力し、前記第２の期間においては、前記第１の期間の終了直前のカウントデータを保持して出力するカウンタと、
前記第１の期間及び前記第２の期間において、前記カウンタから出力されたカウントデータをアナログ信号に変換して、前記第２基準電圧として前記電流源部に供給するデジタルアナログ変換器と、
を含んで構成された請求項４に記載の信号発生装置。
【請求項６】
前記調整手段は、
前記第１の期間において前記検出信号を受信すると、前記デジタルアナログ変換手段の出力電圧が入力されると共に当該入力された出力電圧を出力し、前記第２の期間においては、前記第１の期間の終了直前に入力された前記デジタルアナログ変換手段の出力電圧を保持すると共に該保持した出力電圧を出力する保持回路と、
前記第１の期間及び前記第２の期間において、前記保持回路から出力された出力電圧と前記第１基準電圧とを比較してその差分を増幅し、該増幅した電圧を前記第２基準電圧として前記電流源部に供給する誤差増幅器と、
を含んで構成された請求項４に記載の信号発生装置。
【請求項７】
前記調整手段は、
前記第１の期間において前記検出信号を受信すると、前記第１基準電圧と前記デジタルアナログ変換手段の出力電圧とを比較し、その差分を増幅して出力する誤差増幅器と、
前記第１の期間において前記検出信号を受信すると、前記誤差増幅器から出力された電圧が入力され、該入力された電圧を前記第２基準電圧として前記電流源部に供給し、前記第２の期間においては、前記第１の期間の終了直前に前記誤差増幅器から入力された電圧を保持すると共に該保持した電圧を前記第２基準電圧として前記電流源部に供給する保持回路と、
を含んで構成された請求項４に記載の信号発生装置。
【請求項８】
前記調整手段は、
前記第１の期間で前記検出信号を受信するとオンされ、それ以外の期間ではオフされるスイッチ素子と、
前記デジタルアナログ変換手段の出力端子と前記スイッチ素子を介して接続され、前記スイッチ素子がオンされて前記デジタルアナログ変換手段の出力電圧が入力されている期間は、該入力された出力電圧と前記第１基準電圧とを比較してその差分に応じた電圧を積分して保持し、前記スイッチ素子がオンからオフに切り替わり前記デジタルアナログ変換手段の出力電圧の入力が停止されると、前記積分して保持した電圧を前記第２基準電圧として前記電流源部に供給する積分回路と、
を含んで構成された請求項４に記載の信号発生装置。
【請求項９】
前記調整手段は、
前記第１の期間において前記検出信号を受信すると、前記第１基準電圧と前記デジタルアナログ変換手段の出力電圧とを比較して、該出力電圧が前記第１基準電圧に近づく方向に電圧が変化するアナログ波形をデジタル信号に変換して出力するアナログデジタル変換器と、
前記第１の期間では、前記アナログデジタル変換器から出力されたデジタル信号が入力されると共に、該入力されたデジタル信号を出力し、前記第２の期間では、前記第１の期間の終了直前に入力されたデジタル信号を保持して出力する保持回路と、
前記第１の期間及び前記第２の期間において、前記アナログデジタル変換器から出力されたデジタル信号をアナログの電圧に変換して前記第２基準電圧として前記電流源部に供給するデジタルアナログ変換器と
を含んで構成された請求項４に記載の信号発生装置。
【請求項１０】
前記信号発生手段は、前記調整手段により与えられた係数を用いて、前記映像データ又は前記制御信号に基づいて発生させるデジタル信号の値を調整し、
前記調整手段は、前記第１の期間において前記検出信号を受信すると、前記第１基準電圧と前記デジタルアナログ変換手段の出力電圧との比較結果に基づいて前記デジタルアナログ変換手段の出力電圧と前記第１基準電圧との差分が小さくなる方向に前記係数を調整する調整動作を開始し、前記第２の期間においては、前記第１の期間での調整動作による調整後の係数を保持して前記信号発生手段に供給する、
請求項１〜３のいずれか１項に記載の信号発生装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の信号発生装置と、
被写体を撮像して映像データを取得する撮像手段と、
前記撮像手段で撮像された映像データを記憶するための記憶手段と、
前記記憶手段に記憶された映像データを前記信号発生装置の前記信号発生手段に入力する入力手段と、
を備えた情報処理装置。
【請求項１２】
入力された映像データ又は予め定められた制御信号に基づいて、デジタル信号を発生して出力端から出力する信号発生手段、及び入力端に前記信号発生手段の出力端が接続され、該入力端から入力されたデジタル信号をアナログ電流に変換して出力端から出力するデジタルアナログ変換手段を有し、前記デジタルアナログ変換手段の出力端には、内部負荷抵抗が予め接続され且つ外部負荷抵抗を接続可能な信号変換装置で行われる信号調整方法であって、
前記デジタルアナログ変換手段の出力端から出力される出力電圧と、予め定められた出力電圧の上限値及び下限値の各々とを比較して、前記出力電圧が前記下限値以上且つ前記上限値以下の場合に、前記デジタルアナログ変換手段の出力端に前記外部負荷抵抗が接続されたことを示す検出信号を出力し、
前記信号変換手段の動作期間のうち予め定められた第１の期間では、前記制御信号を前記信号発生手段に入力して前記信号発生手段を制御し、
前記第１の期間において前記検出信号を受信すると、前記デジタルアナログ変換手段の出力端に予め定められた抵抗値の基準抵抗が接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力される出力電圧として設定された第１基準電圧と、外部負荷抵抗が前記デジタルアナログ変換手段の出力端に接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力された出力電圧とを比較し、その差分が小さくなる方向に前記信号変換手段を調整する調整動作を開始し、
前記信号変換手段の動作期間のうち前記信号発生手段に前記制御信号が入力されない第２の期間では、該第２の期間の直前の前記第１の期間で調整した調整状態が維持されるように前記信号変換手段を制御する、
信号調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流出力方式のデジタルアナログ変換器からアナログ信号を出力する信号発生装置において、出力されるアナログ信号を調整することができる信号発生装置、情報処理装置、及び信号調整方法に関するものである。
【背景技術】
【０００２】
デジタルのビデオデータからアナログ信号を生成して出力する信号発生装置では、電流出力方式のデジタルアナログ変換器（ＤＡＣ：digital-to-analog converter）が広く用いられている。
【０００３】
図１４に、電流出力方式のＤＡＣを利用した従来の信号発生装置の一例としての信号発生器１１８、及び信号発生器１１８に接続された受信装置１２０を示す。一般に、信号発生器１１８は、入力されたビデオデータを受けて、必要な信号パターン（以下、ＤＡＣデータと呼称する）を発生する信号パターン発生回路１３０、信号パターン発生回路１３０から受け取ったデジタルのＤＡＣデータをアナログ信号に変換する電流出力方式のＤＡＣ１３２から構成されている。
【０００４】
ＤＡＣ１３２には、基準電圧入力端子１５２及び出力電圧調整端子１５４が設けられている。基準電圧入力端子１５２には、基準電圧Vrefが供給され、出力電圧調整端子１５４には調整出力抵抗Rfsが接続されている。また、ＤＡＣ１３２には、ＤＡＣ１３２で変換されたアナログ信号を外部に出力するためのＤＡＣ出力端子１５０が設けられている。ＤＡＣ出力端子１５０には、ＤＡＣ１３２で変換されたアナログ信号を信号発生器１１８の外部（例えば、表示装置等の受信装置１２０）で取り出すために、付加的に、送信端（伝送線路１５８の信号発生器１１８側の端部）の負荷抵抗R1、伝送線路１５８、及び受信端（伝送線路１５８の受信装置１２０側の端部）の負荷抵抗R2が接続される。なお、負荷抵抗R1は、信号発生器１１８側が有する負荷抵抗（内部負荷抵抗）であるが、負荷抵抗R2は、受信装置１２０が有する負荷抵抗（外部負荷抵抗）である。ＤＡＣ１３２は、ＤＡＣ出力端子１５０に接続された各負荷抵抗にＤＡＣデータに応じたアナログ電流を供給することで、信号発生器１１８に接続された受信装置１２０で出力電圧Voutを取り出すことができる。
【０００５】
一般的な使用例では、例えば、伝送線路１５８の特性インピーダンスZoを75[Ω]とすると、負荷抵抗R1、R2、共に75[Ω]のものが使用される。これより、ＤＡＣ１３２から見た負荷抵抗R0は、75[Ω]と75[Ω]の並列抵抗値（合成抵抗値）の37.5[Ω]となる。受信装置１２０側の受信端における信号振幅Ｖが、最大1.3[V]とすると、ＤＡＣ１３２の出力電流Idacの最大値は、1.3[V]/37.5[Ω]=35[mA]となる。
【０００６】
なお、ＤＡＣに関する技術として、例えば、特許文献１には、ＤＡＣを有する表示制御装置において、接続されるモニタの負荷抵抗に基づいてモニタの種類を判定し、表示コントローラの制御を行う技術が開示されている。また、特許文献２には、音響計測器の製造時に行われる、音響計測器に設けられたＤＡＣや増幅器等の構成部品が有する部品特性のばらつきに伴う出力電圧値の調整に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−７３０１６号公報
【特許文献２】特開２００２−２６７６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上記のように構成された信号発生装置の出力電圧Voutは、ＤＡＣ１３２の出力電流Idacに負荷抵抗R0を乗算して得られる値であり、R0に依存する。
【０００９】
ここで、使用者が受信端に接続する受信装置１２０によっては、負荷抵抗R2の設計値（すなわち、理想的な負荷抵抗R2の値（上記例では75Ω））と、実際に使用者が接続した外部負荷抵抗の値との間で誤差が発生することがある。通常、信号発生器１１８及び信号発生器１１８に接続する受信装置１２０の規格は統一されており、受信装置１２０が有する外部負荷抵抗は、理想的な負荷抵抗R2の値にほぼ等しくなることが期待される。信号発生器１１８と受信装置１２０とが同一メーカの製品であれば、共に同じように規格を満たすよう製造されるため、誤差は生じにくい。しかしながら、信号発生器１１８と受信装置１２０とで、異なるメーカのもの同士が接続される場合もある。規格の満たし方はメーカ間で必ずしも一致しておらず、例えば、受信装置１２０に対して、余裕のある精度で規格を満たすことが可能な負荷抵抗R2を用いるメーカもあれば、許容範囲ぎりぎりの精度で規格を満たす負荷抵抗R2を用いるメーカもある。こうしたばらつきにより、ＤＡＣ１３２から見た負荷抵抗R0が変動して、信号発生装置からの出力電圧Voutが意図した値からずれてしまう、という問題があった。ここで、上述した基準電圧Vrefや調整出力抵抗Rfsは、ＤＡＣ１３２の出力電流Idacの基準となる基準電流を規定するものであるが、従来、これらの値は、製造時に理想的な負荷抵抗R0の値に基づいて固定的に設定されていたため、上記問題には対応できなかった。
【００１０】
なお、上記特許文献１では、接続されている負荷に基づいてＤＡＣの設定を行う装置ではあるが、負荷変動による誤差に応じて自装置の出力を調整することはできない。また、上記特許文献２では、製造段階において単に自装置の特性ばらつきに応じた調整を行うものであり、使用の段階で接続される負荷抵抗の誤差による出力電圧の変動については何ら考慮されていない。
【００１１】
本発明は、上述した課題を解決するために提案されたものであり、電流出力方式のＤＡＣから信号を出力する信号発生装置において、ＤＡＣの出力端に接続された負荷抵抗の値と設計値との間で誤差が生じても、該誤差によるＤＡＣの出力電圧の変動を抑制することができる信号発生装置、情報処理装置、及び信号調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の信号発生装置は、入力された映像データ又は予め定められた制御信号に基づいて、デジタル信号を発生して出力端から出力する信号発生手段、及び入力端に前記信号発生手段の出力端が接続され、該入力端から入力されたデジタル信号をアナログ電流に変換して出力端から出力するデジタルアナログ変換手段を有し、前記デジタルアナログ変換手段の出力端には、内部負荷抵抗が予め接続され且つ外部負荷抵抗を接続可能な信号変換手段と、前記デジタルアナログ変換手段の出力端から出力される出力電圧と、予め定められた出力電圧の上限値及び下限値の各々とを比較して、前記出力電圧が前記下限値以上且つ前記上限値以下の場合に、前記デジタルアナログ変換手段の出力端に前記外部負荷抵抗が接続されたことを示す検出信号を出力する検出手段と、前記信号変換手段の動作期間のうち予め定められた第１の期間に、前記制御信号を前記信号発生手段に入力して前記信号発生手段を制御する制御手段と、前記第１の期間において前記検出信号を受信すると、前記デジタルアナログ変換手段の出力端に予め定められた抵抗値の基準抵抗が接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力される出力電圧として設定された第１基準電圧と、外部負荷抵抗が前記デジタルアナログ変換手段の出力端に接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力された出力電圧とを比較し、その差分が小さくなる方向に前記信号変換手段を調整する調整動作を開始すると共に、前記信号変換手段の動作期間のうち前記信号発生手段に前記制御信号が入力されない第２の期間では、該第２の期間の直前の前記第１の期間で調整した調整状態が維持されるように前記信号変換手段を制御する調整手段と、を備えて構成されている。
【００１３】
なお、本発明の情報処理装置は、上記信号発生装置と、被写体を撮像してビデオデータを取得する撮像手段と、前記撮像手段で撮像されたビデオデータを記憶するための記憶手段と、前記記憶手段に記憶されたビデオデータを前記信号発生装置の前記信号発生手段に入力する入力手段と、を含んで構成することができる。
【００１４】
また、本発明の信号調整方法は、入力された映像データ又は予め定められた制御信号に基づいて、デジタル信号を発生して出力端から出力する信号発生手段、及び入力端に前記信号発生手段の出力端が接続され、該入力端から入力されたデジタル信号をアナログ電流に変換して出力端から出力するデジタルアナログ変換手段を有し、前記デジタルアナログ変換手段の出力端には、内部負荷抵抗が予め接続され且つ外部負荷抵抗を接続可能な信号変換装置で行われる信号調整方法であって、前記デジタルアナログ変換手段の出力端から出力される出力電圧と、予め定められた出力電圧の上限値及び下限値の各々とを比較して、前記出力電圧が前記下限値以上且つ前記上限値以下の場合に、前記デジタルアナログ変換手段の出力端に前記外部負荷抵抗が接続されたことを示す検出信号を出力し、前記信号変換手段の動作期間のうち予め定められた第１の期間では、前記制御信号を前記信号発生手段に入力して前記信号発生手段を制御し、前記第１の期間において前記検出信号を受信すると、前記デジタルアナログ変換手段の出力端に予め定められた抵抗値の基準抵抗が接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力される出力電圧として設定された第１基準電圧と、外部負荷抵抗が前記デジタルアナログ変換手段の出力端に接続された状態で前記制御信号に基づいてデジタル信号が発生されたときに前記デジタルアナログ変換手段の出力端から出力された出力電圧とを比較し、その差分が小さくなる方向に前記信号変換手段を調整する調整動作を開始し、前記信号変換手段の動作期間のうち前記信号発生手段に前記制御信号が入力されない第２の期間では、該第２の期間の直前の前記第１の期間で調整した調整状態が維持されるように前記信号変換手段を制御する。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、電流出力方式のＤＡＣから信号を出力する信号発生装置において、ＤＡＣの出力端に実際に接続された負荷抵抗の値と設計値との間で誤差が生じても、該誤差によるＤＡＣの出力電圧の変動を抑制することができる、という効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】実施の形態に係る情報処理装置の構成例を示す図である。
【図２】実施の形態に係る信号発生器の詳細な構成及び該信号発生器に接続された受信装置の該信号発生器に対する接続部位の電気的な構成を示す構成図である。
【図３】電流出力型の一般的なＤＡＣの構成の一例を示す図である。
【図４】実施の形態に係る出力電圧調整回路の構成の一例を示す図である。
【図５】第１の実施の形態に係る誤差補正を説明するタイミングチャートである。
【図６】第２の実施の形態に係る誤差補正を説明するタイミングチャートである。
【図７】出力電圧調整回路の構成の他の例を示す図である。
【図８】出力電圧調整回路の構成の他の例を示す図である。
【図９】出力電圧調整回路の構成の他の例を示す図である。
【図１０】図９に示す出力電圧調整回路により誤差補正を行う場合のタイミングチャートの一例である。
【図１１】出力電圧調整回路の構成の他の例を示す図である。
【図１２】信号発生器の他の例を示す図である。
【図１３】図１２における出力電圧調整回路の構成例を示す図である。
【図１４】従来の信号発生器の構成を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１８】
［第１の実施の形態］
【００１９】
図１には、情報処理装置１０の一例が示されている。本発明の情報処理装置は、テレビ等のモニタやプロジェクタ等（以下、これら装置を総称して受信装置２０と呼称する）に対して、デジタルの映像データからアナログ信号を生成して出力する装置であって、例えば、ビデオカメラや、ＤＶＤプレイヤーとすることができるが、本実施の形態では、情報処理装置１０としてビデオカメラを例に挙げ、映像データが、ビデオカメラにより撮像されて得られるビデオデータである場合を例に挙げて説明する。
【００２０】
図１に示されるように、情報処理装置１０は、撮像素子１１、制御部１２、アナログデジタル変換器（ＡＤＣ：analog-to-digital converter）１３、エンコーダ回路１４，メモリ１５、デコーダ回路１６、及び信号発生器１８を備えている。
【００２１】
制御部１２は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、及びＲＯＭ（Read Only Memory）を備え、それらがバスを介して相互に接続されて構成された一般的なコンピュータにより構成されている。制御部１２は、ＣＰＵがＲＯＭ等の記憶手段に記憶されたプログラムを実行することで情報処理装置１０全体を制御する。制御部１２が行う処理には、後述する誤差補正回路動作信号を信号発生器１８に対して出力する処理も含まれる。
【００２２】
撮像素子１１は、例えば、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等からなり、被写体を撮像する。撮像されて得られたアナログのビデオ信号は、ＡＤＣ１３でデジタルデータ（以下、ビデオデータという）に変換されて、エンコーダ回路１４に入力される。エンコーダ回路１４は、入力されたビデオデータに予め定められた符号化処理（例えばＭＰＥＧ圧縮等）を施し、メモリ１５に記憶する。メモリ１５は、フラッシュメモリ等の不揮発性記憶媒体により構成されている。なお、メモリ１５が、ＵＳＢメモリ等の着脱可能な記憶媒体により構成されていてもよい。また、メモリ１５が、他の着脱可能な記憶媒体から取得したビデオデータ、或いは不図示のネットワーク上からダウンロードしたビデオデータを記憶する記憶手段であってもよい。
【００２３】
デコーダ回路１６は、メモリ１５に記憶されたビデオデータの符号化形式（例えばＭＰＥＧ等）に応じてデコードを行って、信号発生器１８に入力する。
【００２４】
信号発生器１８は、デコーダ回路１６から入力されたデコード後のビデオデータをアナログ信号に変換して、信号発生器１８に接続された受信装置２０に出力する。
【００２５】
図２は、信号発生器１８の構成、及び該信号発生器１８に接続された受信装置２０の信号発生器１８に対する接続部位の電気的な構成を示す構成図である。本実施の形態の信号発生器１８は、信号パターン発生回路３０、電流出力型のデジタルアナログ変換器（ＤＡＣ：digital-to-analog converter）３２、誤差補正回路３４、及び接続検出回路３６を備えている。
【００２６】
信号パターン発生回路３０は、外部（本実施の形態ではデコーダ回路１６）から入力されたビデオデータに基づいて、ＤＡＣ３２での処理に必要な信号パターン（以下、ＤＡＣデータと呼称する）を発生する。ＤＡＣ３２は、複数の電流セル（詳細は後述）を備えており、信号パターン発生回路３０は、シリアルに入力されたビデオデータに応じて、電流セルに設けられたスイッチをオンオフするデジタルのＤＡＣデータを電流セル毎に生成してパラレルに出力する。なお、信号パターン発生回路３０には、後述する制御回路３８から予め定められた制御信号が入力される場合もある。この場合には、該制御信号に従って予め定められたＤＡＣデータを発生して、ＤＡＣ３２に入力する。
【００２７】
ＤＡＣ３２には、ＤＡＣ出力端子５０が接続され、ＤＡＣ出力端子５０には、付加的に、送信端（伝送線路５８の信号発生器１８側の端部）の負荷抵抗R1、伝送線路５８、及び受信端（伝送線路５８の受信装置２０側の端部）の負荷抵抗R2が接続される。なお、負荷抵抗R1は、信号発生器１８側に設けられた負荷抵抗（以下、内部負荷抵抗という）であり、ＤＡＣ出力端子５０に予め接続された状態で構成されている。一方、負荷抵抗R2は、受信端に接続された受信装置２０が有する負荷抵抗（以下、外部負荷抵抗という）である。使用者は情報処理装置１０に対して任意の受信装置２０を接続することができるため、接続される受信装置２０により負荷抵抗R2の値が変動する可能性がある。また、使用者により受信装置２０と情報処理装置１０との接続が解除されて、ＤＡＣ出力端子５０に負荷抵抗R2が接続されない場合もあり得る。
【００２８】
ＤＡＣ３２は、信号パターン発生回路３０から入力されたＤＡＣデータをアナログ電流に変換し、ＤＡＣ出力端子５０に接続された負荷抵抗R0にアナログ電流を供給する。より詳しくは、ＤＡＣ出力端子５０に内部負荷抵抗と共に外部負荷抵抗が接続されている場合には負荷抵抗R1（内部負荷抵抗）及び負荷抵抗R2（外部負荷抵抗）にアナログ電流を供給し、ＤＡＣ出力端子５０に外部負荷抵抗が接続されていない場合には、負荷抵抗R1（内部負荷抵抗）にアナログ電流を供給する。なお、受信装置２０が信号発生器１８に接続されていない場合には、ＤＡＣ３２から負荷抵抗R1にアナログ電流が流れないように構成してもよい。外部負荷抵抗が接続されている場合には、ＤＡＣ３２からみた負荷抵抗R0は、内部負荷抵抗及び外部負荷抵抗の合成抵抗となり、外部負荷抵抗が接続されていない場合には、ＤＡＣ３２からみた負荷抵抗R0は、内部負荷抵抗となる。
【００２９】
なお、一般的な使用例では、例えば、伝送線路５８の特性インピーダンスZoを75[Ω]とすると、負荷抵抗R1、R2、共に75[Ω]のものが使用される。これより、ＤＡＣ３２から見た負荷抵抗R0は、75[Ω]と75[Ω]の並列抵抗値（合成抵抗値）の37.5[Ω]となる。この場合、受信端における信号振幅Ｖが、最大1.3[V]とすると、ＤＡＣ１３２の出力電流Idacの最大値は、1.3[V]/37.5[Ω]=35[mA]となる。このように、負荷抵抗R2の値は設計上負荷抵抗R1と同値とされるが、この値は製造段階の設計値、所謂理想値であって、使用者が実際に接続した負荷抵抗R2としての外部負荷抵抗と、該設計値との間で誤差が生じる場合がある。この場合、外部負荷抵抗が接続されたときのＤＡＣ３２からみた負荷抵抗R0にも、設計値との間で誤差が生じることとなる。
【００３０】
また、ＤＡＣ３２には、基準電圧入力端子５２及び出力電圧調整端子５４が設けられている。基準電圧入力端子５２には、基準電圧Vrefが供給され、出力電圧調整端子５４には調整出力抵抗Rfsが接続されている。
【００３１】
図３に、電流出力型の一般的なＤＡＣ３２の構成の一例を示す。
【００３２】
同図に示すＤＡＣ３２は、基準電流を発生する主電流源部２２と、入力されたＤＡＣデータに対応した電流を発生する電流セル部２６とを備えている。
【００３３】
主電流源部２２は、オペアンプ６０と、ＮＭＯＳトランジスタ６２とを備えている。オペアンプ６０の＋入力端子は、基準電圧Vrefが供給される基準電圧入力端子５２に接続され、オペアンプ６０の−入力端子は、出力電圧調整端子５４に接続され、オペアンプ６０の出力信号は、ＮＭＯＳトランジスタ６２のゲートに入力されている。なお、出力電圧調整端子５４とグランドとの間には、調整出力抵抗Rfsが接続されている。
【００３４】
オペアンプ６０の出力信号は、基準電圧Vrefと出力電圧調整端子５４の電圧レベルとが一致するように制御される。これにより、オペアンプ６０の出力信号の電圧レベルに応じた基準電流Irefが、ＮＭＯＳトランジスタ６２を介して調整出力抵抗Rfsに供給され、出力電圧調整端子５４の電圧レベル(Vfs)が基準電圧Vrefと一致する方向に調整される。このときの基準電流Irefは、基準電流Iref＝Vref／Rfsで表される。
【００３５】
ＮＭＯＳトランジスタ６２のドレインには、ＰＭＯＳトランジスタ６４のドレインが接続されている。これにより、主電流源部２２からＰＭＯＳトランジスタ６４に基準電流Irefが供給される。
【００３６】
また、電流セル部２６は、複数の電流セル２４ａ〜２４ｎを備えている。電流セルの個数は特に限定されないが、例えば、１０ビットのビデオデータの処理を可能に構成する場合には、１０２４個の電流セルが設けられていてもよい。電流セル２４ａ〜２４ｎは、各々、直列に接続されたＰＭＯＳトランジスタ６６とスイッチ６８とを備え、各々並列に接続されている。各電流セル２４ａ〜２４ｎのＰＭＯＳトランジスタ６６は、ＰＭＯＳトランジスタ６４を入力トランジスタとするカレントミラー回路を構成している。主電流源部２２で生成された基準電流Irefは、各電流セルの電流経路に流れる。また、各スイッチ６８は、ＤＡＣ出力端子５０に接続されている。各スイッチ６８は、入力されたＤＡＣデータに応じてオンオフされ、スイッチ６８がオンの全ての電流セルから供給された電流が加算されて、ＤＡＣ出力端子５０に供給される。ＤＡＣ出力端子５０には、前述したように負荷抵抗R0が接続されており、ＤＡＣ出力端子５０の出力電圧Voutは、電流セル部２６から供給された電流Idacと負荷抵抗R0とを乗算した値で表される。
【００３７】
ただし、上記説明したように、受信端には、使用者により任意の受信装置２０が接続され得るため、負荷抵抗R2の値は常に設計値と同値とは限らない。従って、受信端に接続される受信装置２０によっては、ＤＡＣ３２からみた負荷抵抗R0が設計値と同値にならず誤差が生じて、出力電圧Voutにばらつき（変動）が生じることがある。そこで、本実施の形態では、信号発生器１８に誤差補正回路３４を設け、出力電圧Voutのばらつきを抑制するようにしている。なお、負荷抵抗R0の設計値とは、負荷抵抗R1及び負荷抵抗R2抵抗値が互いに設計値（且つ同値）である場合の合成抵抗値をいう。
【００３８】
誤差補正回路３４は、負荷抵抗の誤差により生じるＤＡＣ３２の出力電圧Voutの誤差を補正する（以下、誤差補正、或いは出力電圧Voutの調整という）。誤差補正回路３４は、制御回路３８及び出力電圧調整回路４０を備えている。制御回路３８は、制御部１２から誤差補正回路動作信号の入力に応じて、出力電圧調整回路４０に対して動作信号を出力して出力電圧調整回路４０を動作させ、信号パターン発生回路３０に対して制御信号を出力して予め定められたＤＡＣデータを発生させる。
【００３９】
出力電圧調整回路４０は、ＤＡＣ３２の出力端に接続され、上記予め定められたＤＡＣデータに応じた出力電圧Voutが入力される。出力電圧調整回路４０は該出力電圧outと後述する基準電圧Vr1とを比較して、基準電圧Vrefを調整する。基準電圧Vr1は、本発明の第１基準電圧に対応し、基準電圧Vrefは第２基準電圧に対応する。なお、本実施の形態では、上記予め定められたＤＡＣデータを、ＤＡＣ３２の出力電圧Voutを最大にするためのＤＡＣデータとする。なお、ＤＡＣ３２の出力電圧Voutを最大にするためのＤＡＣデータとは、上記複数の電流セルの各スイッチ６８を全てオンにするＤＡＣデータをいう。以下、このＤＡＣデータを最大ＤＡＣデータと呼称する。出力電圧Voutの最大値で調整するということは、振幅が最も大きな電圧値で調整することとなり調整結果の誤差を小さくできるため好ましい。
【００４０】
なお、ＤＡＣ３２の出力端には、接続検出回路３６も接続されている。接続検出回路３６は、受信装置２０（外部負荷抵抗）が受信端に接続された（なお、受信端はＤＡＣ出力端子５０と接続されるため、「ＤＡＣ出力端子５０に接続された」といってもよい）ことを検出する回路であり、本実施の形態では、上記最大ＤＡＣデータを発生させてＤＡＣ３２に出力したときのＤＡＣ３２の出力電圧Voutが、予め定められた基準電圧E1以下である場合に、何らかの正常な外部負荷抵抗（受信装置２０）が接続されていることを示す予め定められた信号を出力するよう構成されている。以下、接続検出回路３６で行う検出動作を、単に負荷検出という場合もある。
【００４１】
接続検出回路３６は、コンパレータを含んで構成することができる。例えば、コンパレータの＋入力端子にＤＡＣ３２の出力端が接続され、コンパレータの−入力端子に基準電圧E1を入力する。基準電圧E1は、例えば、予め定められた抵抗値の抵抗（基準抵抗）が負荷抵抗R2として接続されている場合においてＤＡＣ３２に最大ＤＡＣデータが入力されたときの出力電圧Voutより若干大きな値とすることができる。ここで、基準抵抗の抵抗値は、内部負荷抵抗である負荷抵抗R1の設計値と同値（上述した例では75Ω）であるものとする。出力電圧Voutが基準電圧E1より小さければ、コンパレータの出力がＬレベルとなり、何らかの外部負荷抵抗が接続されていることを示す。また、出力電圧Voutが基準電圧E1を上回ると、コンパレータの出力がＬレベルからＨレベルに変化する。これにより、外部負荷抵抗の接続が解除されたことを検出することができる。
【００４２】
接続検出回路３６の検出結果は、制御回路３８に出力される。制御回路３８は、誤差補正回路動作信号と共に接続検出回路３６の検出結果に応じて、動作信号を出力電圧調整回路４０に入力する。なお、後述するように、接続検出回路３６の検出結果が、制御部１２に出力されるように構成されていてもよい。この場合には、制御部１２は、該検出結果を参照して、所定のタイミングで誤差補正回路３４の制御回路３８に誤差補正回路動作信号を出力する。制御回路３８は、前述したように、誤差補正回路動作信号に応じて動作信号を出力電圧調整回路４０に出力する。
【００４３】
ここで、出力電圧調整回路４０の回路構成の一例を図４に示す。図４に示すように、出力電圧調整回路４０は、サンプルホールド回路７０と誤差増幅器７２を備えている。サンプルホールド回路７０の入力端には、ＤＡＣ３２の出力端が接続され、出力電圧Voutが入力される。また、サンプルホールド回路７０の出力端は、誤差増幅器７２の−入力端子に接続されている。また、サンプルホールド回路７０には、制御回路３８から動作信号が入力される入力端も設けられている。サンプルホールド回路７０は、制御回路３８から動作信号が入力されると、ＤＡＣ３２から入力される出力電圧Voutを誤差増幅器７２に出力する。また、サンプルホールド回路７０は、動作信号の入力が停止した後は、動作信号の入力が停止する直前に入力された出力電圧Voutをホールド（保持）する。ホールドした入力信号（出力電圧Vout）は誤差増幅器７２の−入力端子に出力される。また、誤差増幅器７２の＋入力端子には予め定められた基準電圧Vr1が入力される。
【００４４】
誤差増幅器７２は、基準電圧Vr1と出力電圧Voutを比較し、その差分が小さくなるよう、その差分を増幅及び調整して、調整回路出力電圧として、ＤＡＣ３２の基準電圧入力端子５２に入力する。この調整回路出力電圧が、ＤＡＣ３２において基準電圧Vrefとして用いられる。なお、基準電圧Vr1は、ＤＡＣ出力端子５０に負荷抵抗R2として上記基準抵抗が接続されている状態において信号パターン発生回路３０で最大ＤＡＣデータを発生させてＤＡＣ３２に入力したときの出力電圧Voutとして設定された電圧である。誤差増幅器７２により、何らかの外部負荷抵抗が接続された状態において最大ＤＡＣデータをＤＡＣ３２に入力したときに出力される出力電圧Voutと、上記基準電圧Vr1との差が小さくなる方向に調整された基準電圧Vref（調整回路出力電圧）が、基準電圧入力端子５２に供給される。
【００４５】
図３に示す電流出力方のＤＡＣ３２において、出力電圧Voutの最大値をVomaxとし、出力電流Idacの最大値をImaxとすると、Vomaxは以下の式で表わされる。
【００４６】
Vomax=Imax×R0  ・・・(1)
【００４７】
ここで、Imax=K×Irefで表わすことができ（Kは、回路的に定まる定数）、また、主電流源部２２において、Vfs=Rfs×Irefの関係式が成り立つ。更に、前述したように、VfsはVrefとなるように制御されるため、これら関係式を上記式(1)にあてはめると、以下の式(2)が導出される。
【００４８】
Vomax=K×Vref×(Ro/Rfs)  ・・・(2)
【００４９】
式（２）に示されるように、最大出力電圧Vomaxは、Vref及びR0に比例し、Rfsに反比例する。本実施の形態では、Vrefを調整することで、負荷抵抗R0の誤差による出力電圧Voutのばらつきを抑えるようにしている。
【００５０】
ここで、図５のタイミングチャートを参照して、誤差補正回路３４による誤差補正動作を詳細に説明する。なお、図５のタイミングチャートは、外部負荷抵抗が接続されている場合のタイミングチャートを示している。
【００５１】
制御部１２からの指示により、信号発生器１８に対する通電が開始され、信号発生器１８を非動作状態から動作状態に移行させる。この段階では、デコーダ回路１６からビデオデータの入力は行われず、信号パターン発生回路３０はＤＡＣ３２の出力電圧Voutを０にするＤＡＣデータを生成してＤＡＣ３２に入力する。また、出力電圧調整回路４０は後述する動作信号が制御回路３８から入力されるまで非動作状態が維持される。
【００５２】
次に、制御部１２は、誤差補正回路３４の制御回路３８に対して誤差補正回路動作信号をアサートする（Ｈレベルにする）。これを受けて、制御回路３８は、信号パターン発生回路３０に対して、出力電圧Voutが最大となる最大ＤＡＣデータが生成されるように、制御信号を出力する。この制御信号と共に、サンプルホールド回路７０に対して、動作信号を入力する。なお、誤差補正回路動作信号がＨレベルの間、ＤＡＣ３２への最大ＤＡＣデータの入力は継続される。
【００５３】
一方、接続検出回路３６は、前述したように負荷検出を行い、外部負荷抵抗が接続されているか否かを示す信号を制御回路３８に出力する。制御回路３８は、外部負荷抵抗が接続されていることを示す信号が接続検出回路３６から入力された場合には、出力電圧調整回路４０に対して動作信号を出力して出力電圧調整回路４０を動作させ、出力電圧調整回路４０に入力された出力電圧Voutと基準電圧Vr1との比較を行わせ、誤差補正を行わせる。一方、外部負荷抵抗が接続されていないことを示す信号が接続検出回路３６から入力された場合には、外部負荷抵抗に応じた調整する必要がないため、出力電圧調整回路４０に対して動作信号を出力せずに処理を終了する。
【００５４】
出力電圧調整回路４０の誤差増幅器７２において、誤差補正は以下のように行われる。負荷抵抗R2としての外部負荷抵抗が設計値に比べて小さい抵抗値の場合には、ＤＡＣ３２の出力電圧Voutは基準電圧Vr1を下回るため、誤差回路出力電圧を、出力電圧Voutと基準電圧Vr1との差が小さくなる方向（ここでは、調整前の電圧より高くする方向に）調整することで、ＤＡＣ３２の出力電圧Voutを高くするように調整する（図５の調整回路出力の低抵抗接続時のラインも参照。）。
【００５５】
他方、外部負荷抵抗が設計値に比べて大きい抵抗値の場合は、ＤＡＣ３２の出力電圧Voutは基準電圧Vr1を上回るため、誤差回路出力電圧を、出力電圧Voutと基準電圧Vr1との差が小さくなる方向（ここでは、調整前の電圧より低くする方向に）調整することで、ＤＡＣ３２の出力電圧Voutを低くするように調整する（図５の調整回路出力の高抵抗接続時のラインも参照。）。
【００５６】
その後、制御部１２により誤差補正回路動作信号がネゲートされる（Ｌレベルにされる）と、制御回路３８からの制御信号によりＤＡＣ３２への最大ＤＡＣデータの入力は停止される。また、制御回路３８からサンプルホールド回路７０に対して動作を停止する信号が入力される（調整期間終了）。これにより、誤差補正回路動作信号がネゲートされた後は、サンプルホールド回路７０は、誤差補正回路動作信号がネゲートされる直前の調整動作における出力電圧Voutをホールドし、該ホールドされた出力電圧Voutは誤差増幅器７２に入力され続ける。誤差増幅器７２は動作状態のまま維持され、サンプルホールド回路７０でホールドされた出力電圧Voutに応じた基準電圧Vrefが出力され続けることとなる。
【００５７】
更にその後、制御部１２の制御信号により、デコーダ回路１６からデコードされたビデオデータが信号パターン発生回路３０に入力される。信号パターン発生回路３０は、入力されるデータに応じてＤＡＣ３２にＤＡＣデータを与えることにより、信号発生器１８は、ばらつきが抑制された出力電圧Voutを出力し続けるように動作する。
【００５８】
以上のように、本実施の形態によれば、出力電圧調整回路４０及び制御回路３８を設けたことにより、外部負荷抵抗の値によらず、基準電圧Vrefが出力電圧Voutと基準電圧Vr1との差が小さくなる方向に調整され、該調整された基準電圧VrefがＤＡＣ３２の基準電圧入力端子５２に供給されるため、出力電圧Voutのばらつきを抑制できる。これにより、より正確な信号伝送が可能になる。
【００５９】
なお、本実施の形態では、出力電圧Voutが最大となるように最大ＤＡＣデータを生成したときのＤＡＣ３２の出力電圧Voutの値に基づいて、外部負荷抵抗の接続を検出したり、誤差補正を行うように構成したが、これは一例であって、これに限定されるものではなく、最大ＤＡＣデータ以外の予め定められたＤＡＣデータを発生させ、これに応じて外部負荷抵抗の接続を検出したり、誤差補正を行うように構成してもよい。
【００６０】
また、上記実施の形態では、誤差補正回路動作信号をアサートしてから負荷検出を行うようにしたが、これに限定されるものではない。例えば、接続検出回路３６の出力端を制御回路３８ではなく制御部１２に接続し、誤差補正回路動作信号をアサートする前に、制御部１２から負荷検出のための信号を制御回路３８にアサートし、前述したように予め定められたＤＡＣデータ（上記実施の形態では最大ＤＡＣデータ）を信号パターン発生回路３０で発生させて接続検出回路３６で負荷検出を行わせるようにしてもよい。
【００６１】
この場合、制御部１２は、接続検出回路３６から負荷検出結果を受け取り、外部負荷抵抗が接続されていると判断した場合に、誤差補正回路動作信号を制御回路３８に対してアサートする。制御回路３８は、該誤差補正回路動作信号を受信すると、再度予め定められたＤＡＣデータ（上記実施の形態では最大ＤＡＣデータ）を信号パターン発生回路３０に出力すると共に、動作信号を出力電圧調整回路４０の誤差増幅器７２及びサンプルホールド回路７０に対して入力する。
【００６２】
すなわち、先に負荷検出を行って、制御部１２が、外部負荷抵抗が接続されていると判断した場合に、誤差補正回路動作信号をアサートするように構成してもよい。
【００６３】
また、接続検出回路３６が、予め定められたＤＡＣデータ（本実施の形態では、最大ＤＡＣデータ）がＤＡＣ３２に入力されたときのＤＡＣ３２の出力電圧Voutが、予め定められた出力電圧範囲内にある場合に、何らかの正常な負荷（受信装置２０）が接続されていることを示す予め定められた信号を出力するよう構成されていてもよい。
【００６４】
例えば、２つのコンパレータからなるウィンドコンパレータを含んで構成することができる。一方のコンパレータ（Ａ１とする）の−入力端子には、基準電圧として予め定められた出力電圧範囲の上限値VHを入力し、＋入力端子はＤＡＣ３２の出力端に接続する。また、他方のコンパレータ（Ａ２とする）の＋入力端子には、基準電圧として該出力電圧範囲の下限値VLを入力し、−入力端子はＤＡＣ３２の出力端に接続する。これにより、出力端から得られた出力電圧Voutが、VLからVHの範囲内にある場合には、２つのコンパレータの出力はＨレベルとなり、出力端から得られた出力電圧Voutが、VL未満の場合には、コンパレータＡ１はＬレベルとなり、VHを超える場合には、コンパレータＡ２の出力がＬレベルとなる。ここで、２つのコンパレータの出力がＨレベルのときに、外部負荷抵抗が接続されていると判断できる。また、コンパレータＡ１の出力がＬレベルのときには、ＤＡＣ出力端子５０が短絡していると判断でき、コンパレータＡ２の出力がＬレベルのときには、外部負荷抵抗が未接続であると判断できる。このように、接続検出回路３６が、外部負荷抵抗が接続されている状態、外部負荷抵抗が未接続の状態、及び短絡状態の３つの状態のいずれであるかを示す検出信号を出力することができるよう構成してもよい。
【００６５】
なお、このように、出力電圧Voutを上限値VH及び下限値VLと比較するように構成することで、意図しない抵抗値の外部負荷抵抗の接続に対して、回路動作をしないように保護することができる。
【００６６】
なお、本実施の形態では、ビデオデータが入力される前に負荷検出を行って誤差補正する例について説明したが、負荷検出の結果、外部負荷抵抗が接続されていないことが検出された場合に、所定時間間隔おいて再度負荷検出を行い、外部負荷抵抗が接続されていない状態から外部負荷抵抗が接続された状態が検出されたときに、誤差補正を行うように構成してもよい。
【００６７】
［第２の実施の形態］
【００６８】
第１の実施の形態では、信号発生器１８が動作状態になった後ビデオデータが入力される前に外部負荷抵抗を検出して誤差補正回路３４により誤差補正（調整動作）を行う例について説明したが、本実施の形態では、ビデオデータの入力中に、任意のタイミングで誤差補正を行う例について説明する。なお、情報処理装置１０の構成、及び信号発生器１８の構成は第１の実施の形態と同様であるため、説明を省略する。
【００６９】
信号発生器１８の動作中、通常のビデオデータを信号パターン発生回路３０に入力させて映像の表示を開始した後、何らかの予め定められたＤＡＣデータを強制的に発生させて誤差補正を行うにあたり、受信装置２０に映像が表示される期間（表示期間）で誤差補正が行われると、映像画面に（極めて短い時間であったとしても）上記ビデオデータに関わりないＤＡＣデータによる映像が表示されてしまうことになる。
【００７０】
そこで、本実施の形態では、図６に示すように、映像が表示されない期間（非表示期間）において誤差補正回路３４による誤差補正が行われるように制御する。なお、図示されるように、１走査期間の非表示期間には、同期信号が出力される同期信号期間や、色検出を行うための基準信号（カラーバースト）を出力する色検出基準信号出力期間が存在する。従って、非表示期間のうち、このような表示制御のために必要な信号期間を除いた期間に誤差補正を行うことがより好ましい。
【００７１】
例えば、信号パターン発生回路３０から制御回路３８に対して、表示期間終了後の非表示期間が到来する毎に同期信号を制御回路３８に入力するように信号パターン発生回路３０を構成し、制御部１２は、予め定められた時間間隔毎に誤差補正回路動作信号を制御部１２が出力し、制御回路３８は、該誤差補正回路動作信号が入力された後、信号パターン発生回路３０から同期信号を入力したときに、誤差補正回路３４に対して動作信号を入力して、第１の実施の形態と同様に誤差補正を行わせるよう構成することができる。
【００７２】
或いは、制御部１２が信号パターン発生回路３０に入力されるビデオデータをモニタし、表示期間終了後の非表示期間が到来したことを検出したときに、誤差補正回路動作信号を制御回路３８に入力するようにしてもよい。この場合、検出毎に誤差補正回路動作信号を出力する必要はなく、例えば、予め定められた間隔をおいて誤差補正回路動作信号を出力するようにしてもよい。
【００７３】
なお、本実施の形態でも、第１の実施の形態と同様に、接続検出回路３６で正常な外部負荷抵抗（受信装置２０）が接続されている状態において誤差補正を行うが、通常使用状態においては、ビデオデータは、最小値から最大値まで分布すると期待できるため、入力されるビデオデータを出力している期間、常に、接続検出回路３６を動作させ、接続検出回路３６にＤＡＣ３２の出力電圧Voutをモニタさせる。そして、接続検出回路３６から、外部負荷抵抗が接続されていない旨の検出信号が所定時間を超えて継続して出力される期間は、外部負荷抵抗が外れていると判断して、制御部１２から誤差補正回路動作信号が入力されても、制御回路３８は動作信号や制御信号を出力せず、誤差補正を行わないように構成する。なお、接続検出回路３６の出力端が制御部１２に接続されている場合には、外部負荷抵抗が接続されている期間にのみ例えば定期的に誤差補正回路動作信号を制御回路３８に入力し、外部負荷抵抗が接続されてない期間には誤差補正回路動作信号を制御回路３８に入力しないように構成することができる。
【００７４】
そして、外部負荷抵抗が接続されていることが検出されている状態において、制御回路３８は、誤差補正回路動作信号が入力されたときに、最大ＤＡＣデータが生成されるように信号パターン発生回路３０に制御信号を入力すると共に、サンプルホールド回路７０及び誤差増幅器７２の双方に対して動作信号を入力する。その後の誤差補正回路３４による誤差補正の方法は第１の実施の形態と同様に行うため、ここでは説明を省略する。このような構成により、必要な期間に効率的に誤差補正を行うことができる。
【００７５】
また、常時出力電圧Voutをモニタして負荷検出するのではなく、本実施の形態において、非表示期間において予め定められたＤＡＣデータ（例えば最大ＤＡＣデータ）を信号パターン発生回路３０に発生させ負荷検出を行わせるようにしてもよい。外部負荷抵抗の接続が検出された状態において誤差補正回路動作信号が入力された場合には、制御回路３８は出力電圧調整回路４０への動作信号を出力すると共に再度最大ＤＡＣデータを発生させるための制御信号を出力する。なお、制御部１２に接続検出回路３６の出力端が接続されている場合には、前述と同様に、外部負荷抵抗の接続が検出された場合に、制御回路３８に誤差補正回路動作信号を出力するようにしてもよい。
【００７６】
また、外部負荷抵抗が接続されていないことが検出された後、外部負荷抵抗が接続された状態が検出されたときに、誤差補正を行うように構成してもよい。
【００７７】
更に又、予め定められたＤＡＣデータをＤＡＣ３２に入力して負荷検出を行う場合、負荷検出毎の出力電圧Voutの値をモニタし、外部負荷抵抗が接続されていることが検出されると共に、出力電圧Voutが変化したと判断し場合に、制御部１２から制御回路３８に誤差補正回路動作信号を入力して上記誤差補正を行うようにしてもよい。すなわち、外部負荷抵抗が変化したことを認識したときに誤差補正を行うようにし、同じ負荷である場合には、誤差補正を行わないように構成することもできる。
【００７８】
以上説明したように、本実施の形態によれば、任意のタイミングでＤＡＣ３２の出力電圧Voutの調整（誤差補正）を行うことが可能である。これにより、信号発生器１８が動作状態となった直後にのみ誤差補正を行う場合に比べて、誤差補正の時間間隔を短くすることができるため、経時的な負荷変動においても対処することが可能となり、出力電圧のさらなる安定化が可能になる。
【００７９】
これは、例えば、受信装置２０の使用中の経年変化や突発的な異常（故障など）により外部負荷抵抗と基準抵抗との間で誤差が生じることも考えられ、このような場合に備えるためには、装置の稼働中であっても（例えば、ビデオデータの映像をテレビモニタ等に表示しながら）継続して調整することが求められる。そこで、本実施の形態で説明したように、ビデオデータの出力を継続しながら誤差補正することが可能に構成することで、こうしたニーズに対応することができる。
【００８０】
［その他の実施の形態］
【００８１】
上記第１の実施の形態及び第２の実施の形態では、サンプルホールド回路７０を誤差増幅器７２の入力側に設ける例について説明したが、これに限定されるものではない。例えば、サンプルホールド回路７０を、必ずしも誤差増幅器７２の入力側に設ける必要はない。例えば、図７に示すように、サンプルホールド回路７０を、誤差増幅器７２の出力側、すなわち、誤差増幅器７２と基準電圧入力端子５２との間に設置してもよい。このように構成した場合、調整期間中は、誤差増幅器７２で出力電圧Voutと基準電圧Vr1との差分に応じた調整回路出力電圧（Vref）が出力され、サンプルホールド回路７０は、誤差増幅器７２から入力された調整回路出力電圧を出力する。調整期間終了後は、調整期間で調整された調整回路出力電圧の値をサンプルホールド回路７０がホールドすることとなる。なお、サンプルホールド回路７０でホールドされた後は、ホールドされた電圧値が基準電圧入力端子５２に出力され続けるため、誤差増幅器７２を動作させる必要はない。そこで、この場合、誤差補正回路動作信号のネゲート時に、制御回路３８が、誤差増幅器７２を非動作状態にするよう制御することができる。
【００８２】
また、このような構成の場合には、第１の実施の形態において、動作信号が、外部負荷抵抗が検出されたときに、サンプルホールド回路７０及び誤差増幅器７２の双方に入力されるように制御回路３８或いは制御部１２を構成すると共に、調整期間終了後は調整動作を停止する停止信号がサンプルホールド回路７０及び誤差増幅器７２に入力されるように制御回路３８及び制御部１２を構成すればよい。また、第２の実施の形態では、上記説明したように動作信号を入力し、停止信号を入力すればよい。
【００８３】
また、図８に示すように、出力電圧調整回路４０を、スイッチ素子７４及び積分回路７６により構成してもよい。スイッチ素子７４は、制御回路３８から動作信号が入力されたときにオンとされる。これにより、出力電圧Voutが積分回路７６の−入力端子に入力される。積分回路７６の＋入力端子には、基準電圧Vr1が入力される。
【００８４】
誤差補正回路動作信号がＨレベルの間、スイッチ素子７４のオン状態は継続され、誤差補正回路動作信号がネゲートされたときに、制御回路３８は、非動作信号をスイッチ素子７４に入力してオフ状態とする。これにより、スイッチ素子７４がオン状態の期間で、積分回路７６に設けられているコンデンサの充電が進み、出力電圧Voutと基準電圧Vr1との差分に応じた調整回路出力電圧の値に飽和する。そして、スイッチ素子７４がオフ状態となると、コンデンサによりホールドされた調整回路出力電圧が基準電圧Vrefとして基準電圧入力端子５２に入力され続ける。
【００８５】
なお、図８の構成において、積分回路７６の−入力端とスイッチ素子７４との間に、抵抗素子が設けられていてもよい。これにより、積分回路７６のコンデンサに流れる電流を調整することができ、コンデンサに流れる電流を制限したい場合には、有効な構成である。
【００８６】
なお、図４、図７、及び図８に示すように、出力電圧Vout及び基準電圧Vr1は共にアナログ信号であり、比較結果もアナログ信号のまま処理して出力する構成の場合には、アナログ信号をデジタル信号に変換するＡＤＣや、デジタル信号をアナログ信号に変換するＤＡＣを設ける必要がなくなり、ＤＡＣやＡＤＣを設ける場合に比べて、比較的簡素な回路構成で実現することが可能となる。このため、チップの小型化、コストダウンを進める上で有利な構成となる。
【００８７】
また、図９に示すように、出力電圧調整回路４０を、コンパレータ８０、カウンタ８２、及びＤＡＣ８４により構成してもよい。
【００８８】
制御回路３８が動作信号をコンパレータ８０、カウンタ８２、及びＤＡＣ８４に入力すると、各構成要素の動作が開始される。
【００８９】
コンパレータ８０の＋入力端子には、ＤＡＣ３２の出力電圧Voutが入力され、−入力端子には、基準電圧Vr1が入力される。コンパレータ８０は、出力電圧Voutと基準電圧Vr1とを比較する。出力電圧Voutが基準電圧Vr1より高い電圧の場合には、コンパレータ８０の出力は、Ｈレベルとなり、出力電圧Voutが基準電圧Vr1より低い電圧の場合には、コンパレータ８０の出力は、Ｌレベルとなる。
【００９０】
カウンタ８２は、別途入力されるクロックに同期してコンパレータ８０の出力をカウントし、カウントデータをパラレルにＤＡＣ８４に出力する。ＤＡＣ８４は、入力されたカウントデータをアナログに変換して調整回路出力電圧を生成し、これを基準電圧Vrefとして基準電圧入力端子５２に入力する。
【００９１】
図１０に、本回路のタイミングチャートの一例を示す。
【００９２】
出力電圧Voutが基準電圧Vr1より低い場合には、コンパレータ８０の出力compはＬレベルとなる。カウンタ８２では、コンパレータ８０の出力がＬレベルの期間、クロックに同期してカウントアップしていく。カウンタ８２のカウント出力Countに応じて、ＤＡＣ８４の調整回路出力電圧も高くなり、出力電圧Voutが基準電圧Vr1を超えたところでコンパレータ８０の出力がＨレベルとなって調整動作終了となる。カウンタ８２は、コンパレータ８０の出力がＬレベルからＨレベルに変化すると、該変化した直前（すなわち、調整動作終了直前）のカウントデータCountを保持し、その後は該保持したカウントデータCountをＤＡＣ８４に出力し続ける。
【００９３】
なお、出力電圧Voutが基準電圧Vr1より高い場合の図示は省略したが、この場合には、出力電圧Voutが基準電圧Vr1より低い場合と逆の動作となる。すなわち、コンパレータ８０の出力compはＨレベルとなって、カウンタ８２では、コンパレータ８０の出力がＨレベルの期間、クロックに同期してカウントダウンしていく。カウンタ８２のカウント結果（カウントデータ）Countに応じて、ＤＡＣ８４の調整回路出力電圧も低くなり、出力電圧Voutが基準電圧Vr1を下回ったところでコンパレータ８０の出力がＬレベルとなって調整動作終了となる。カウンタ８２は、コンパレータ８０の出力がＨレベルからＬレベルに変化すると、該変化した直前（すなわち、調整動作終了直前）のカウントデータCountを保持し、その後は該保持したカウントデータCountをＤＡＣ８４に出力し続ける。
【００９４】
ＤＡＣ８４はカウンタ８２から出力されるカウントデータをアナログ信号に変換して出力するため、調整動作終了後は、一定の電圧値（調整されたVref）を出力し続ける。本構成によれば、調整回路出力電圧をアナログ的にサンプルホールドする図４、図７、及び図８に例示した構成に比べて、デジタル的に（固定的に）基準電圧Vrefを保持して出力することができるため、再現性よく誤差補正の精度が高まり、且つ安定して使用できる。
【００９５】
また、図１１に示すように、出力電圧調整回路４０を、ＡＤＣ８６、ラッチ回路８７及びＤＡＣ８８により構成してもよい。ＡＤＣ８６、ラッチ回路８７及びＤＡＣ８８は、制御回路３８から動作信号が入力されると各々動作を開始する。ここで、ＡＤＣ８６に入力できる電圧範囲と、ＤＡＣ８８から出力する電圧範囲とは一致しているものとする。
【００９６】
ＡＤＣ８６の入力端子には、ＤＡＣ３２の出力電圧Voutが入力される。なお、ＡＤＣ８６には、予め基準電圧Vr1の値が設定されている。ＡＤＣ８６は、出力電圧Voutが基準電圧Vr1より低い場合は、出力電圧Voutが基準電圧Vr1を超えるまで、調整回路出力電圧の値が次第に大きくなるように図１０のカウント出力Countと同様に段階的に大きくなるデジタル信号を生成して出力する。ラッチ回路８７はＡＤＣ８６の出力を一端保持してＤＡＣ８８に出力する。ＤＡＣ８８はラッチ回路８７から出力されたデジタル信号をアナログ信号に変換して、該電圧を基準電圧Vrefとして出力する（調整回路出力電圧）。ＡＤＣ８６の出力に応じて、ＤＡＣ８８の調整回路出力電圧も高くなり、出力電圧Voutが基準電圧Vr1を超えたところで調整動作終了となる。一方、出力電圧Voutが基準電圧Vr1より高い場合は、ＡＤＣ８６は、出力電圧Voutが基準電圧Vr1を下回るまで、調整回路出力電圧の値が次第に小さくなるようなデジタル信号を生成して出力する。ＡＤＣ８６の出力に応じて、ＤＡＣ８８の調整回路出力電圧も低くなり、出力電圧Voutが基準電圧Vr1を下回ったところで調整動作終了となる。
【００９７】
調整動作終了後は、ＡＤＣ８６の動作は停止し、ラッチ回路８７は、調整動作終了直前にＡＤＣ８６から出力されたデジタル信号を保持（ラッチ）すると共に、該保持したデジタル信号をＤＡＣ８８に出力し続ける。ＤＡＣ８８はラッチ回路８７から出力されるデジタル信号をアナログ信号に変換し、基準電圧Vrefとして出力し続ける。本構成によっても、図９の構成と同様に、デジタル的に基準電圧Vrefを保持して出力することができ、再現性よく誤差補正の精度が高まり、且つ安定して使用できる。
【００９８】
なお、図１１の構成において、ＡＤＣ８６の前段に、誤差増幅器を設けてもよい。誤差増幅器の＋入力端子には出力電圧Voutが入力され、−入力端子には基準電圧Vr1が入力されるように構成し、その差分を増幅してＡＤＣ８６に出力する。これにより、例えば、ＡＤＣ８６に入力できる電圧範囲と、ＤＡＣ８８から出力する電圧範囲とが異なる場合に、これをマッチングさせることができる。
【００９９】
また、ＡＤＣ８６とＤＡＣ８８との間に、ディレイ回路或いはフィルタ回路等の動作安定化回路を設けてもよい。例えば、ＡＤＣ８６及びＤＡＣ８８の感度によっては、制御が収束せずに振幅を繰り返す可能性もある。従って、ディレイ回路或いはフィルタ回路等の動作判定化回路を設けることで、制御の安定化を図ることができる。この場合、ラッチ回路８７は当該動作安定化回路の前段又は後段に設けられる。また、動作安定化回路及びラッチ回路８７の機能を有する回路をＡＤＣ８６とＤＡＣ８８との間に設けてもよい。
【０１００】
なお、動作安定化回路の回路ブロックとして、ゲートなどの組合せ回路と、F/F（フリップフロップ）などを含む順序回路、の組合せである他に、マイクロコントローラ(MCU)を含む回路も含まれることはもちろんである。
【０１０１】
また、上記各実施の形態やその他の形態では、基準電圧入力端子５２に入力される基準電圧Vrefを調整することにより誤差補正する例について説明したが、これに限定されない。例えば、信号パターン発生回路３０が生成するＤＡＣデータを調整することにより誤差補正するように構成してもよい。
【０１０２】
図１２に、信号パターン発生回路３０が生成するＤＡＣデータを調整する場合の構成例を示す。図１２において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１０３】
図１２において、信号発生器１８は、信号パターン発生回路３０、電流出力型のＤＡＣ３２、誤差補正回路４４、及び接続検出回路３６を備えている。
【０１０４】
本実施の形態に係る誤差補正回路４４は、信号パターン発生回路３０で発生するＤＡＣデータを補正することにより、負荷抵抗の誤差により生じるＤＡＣ３２の出力電圧Voutの誤差を補正する。誤差補正回路４４は、制御回路３８及び出力電圧調整回路４２を備えている。制御回路３８は、制御部１２から誤差補正回路動作信号の入力に応じて、出力電圧調整回路４２に対して動作信号を出力して出力電圧調整回路４２を動作させ、且つ信号パターン発生回路３０に対して制御信号を出力して予め定められたＤＡＣデータを発生させる。
【０１０５】
出力電圧調整回路４２は、ＤＡＣ３２の出力端に接続され、上記予め定められたＤＡＣデータに応じた出力電圧Voutが入力される。出力電圧調整回路４２は該出力電圧outに従って、ＤＡＣデータを調整する係数を信号パターン発生回路３０に出力する。本実施の形態においても、上記予め定められたＤＡＣデータを、ＤＡＣ３２の出力電圧Voutを最大にする最大ＤＡＣデータとする。
【０１０６】
ここで、出力電圧調整回路４２の回路構成の一例を図１３に示す。図１３に示すように、出力電圧調整回路４２は、ＡＤＣ９０、及びロジック回路９２を備えている。ＡＤＣ９０及びロジック回路９２は、制御回路３８から動作信号が入力されると各々動作を開始する。
【０１０７】
ＡＤＣ９０の入力端子には、ＤＡＣ３２の出力電圧Voutが入力される。なお、ＡＤＣ９０には、予め基準電圧Vr1の値が設定されている。ＡＤＣ９０は、出力電圧Voutの基準電圧Vr1に対する比をデジタル信号に変換して出力する。ロジック回路９２は、ＡＤＣ９０から入力されるデジタル信号の逆数を演算し、該逆数の値に相当するデジタル信号を、信号パターン発生回路３０に出力する。信号パターン発生回路３０は、ビデオデータから生成したもともとのＤＡＣデータに、ロジック回路９２から入力されたデジタル信号が示す逆数（以下、係数という）を乗算したＤＡＣデータを生成してＤＡＣ３２に出力する。誤差補正回路動作信号がネゲートされると出力電圧調整回路４４の調整動作は停止し、ロジック回路９２は、調整動作停止直前に求めた係数を保持して、信号パターン発生回路３０に出力し続ける。信号パターン発生回路３０には、ロジック回路９２から与えられた係数を用いてビデオデータに応じたＤＡＣデータを発生させる。
【０１０８】
なお、ロジック回路９２の回路ブロックとして、ゲートなどの組合せ回路と、F/Fなどを含む順序回路、の組合せである他に、マイクロコントローラ(MCU)を含む回路も含まれることはもちろんである。
【０１０９】
本構成により、例えば、出力電圧Voutが基準電圧Vr1に比べて１割高い場合には、信号パターン発生回路３０のＤＡＣデータが、1.1の逆数（1/1.1、およそ0.91）倍されるように信号パターン発生回路３０に係数が与えられ、フィードバックがかけられる。具体的には、例えば、アナログのビデオデータが100の値を示していた場合に、信号パターン発生回路３０は、100に対してロジック回路９２から入力された係数0.91を乗算した値「91」の値を示すデジタル信号（ＤＡＣデータ）を発生させる。このように、図１３に示す出力電圧調整回路４２は、逆数を演算してＤＡＣデータの係数として信号パターン発生回路３０に与える構成となっている。本構成によっても、図９の構成と同様に、デジタル的に係数を保持して出力することができ、再現性よく誤差補正の精度が高まり、且つ安定して使用できる。
【０１１０】
なお、図１３に示す構成においても、図１１の構成において説明したのと同様に、ＡＤＣ９０の前段に、誤差増幅器を設けてもよい。
【０１１１】
更に又、上記各構成の他、上記式(2)に示したように、ＤＡＣ３２の出力電圧Voutの最大値Vomaxは、R0、Vref、Rfs、及びKの関数であるから、調整回路出力からVrefを補正するだけではなく（Vrefを補正する代わりに）、調整出力抵抗Rfs、負荷抵抗R0(ただし、調整可能なのは内部負荷抵抗)を調整して誤差補正を行うこともできる。また、同様に、回路的に決まる定数Kを変化させるように構成することも可能である。
【０１１２】
具体的には、例えば、図示は省略するが、各々スイッチが直列に接続された複数の抵抗素子を並列に接続した抵抗回路を、内部負荷抵抗（負荷抵抗R1)或いは調整出力抵抗Rfsとして構成し、出力電圧Voutと基準電圧Vr1との差分に応じて各スイッチを切替えるように構成する。これにより、内部負荷抵抗或いは調整出力抵抗Rfsの値を調整することができる。なお、内部負荷抵抗或いは調整出力抵抗Rfsを変更する場合も、上記例示した出力電圧調整回路の出力を用いることができる。例えば、図９や図１１では、出力電圧調整回路４０からデジタルの調整回路出力電圧が出力されるが、該デジタル値を上記抵抗回路のスイッチのオンオフを切替える入力信号に変換して各スイッチに与えることができる。このため、調整回路出力電圧と抵抗回路との間に変換回路が必要となるが、これによっても、上記VrefやＤＡＣデータを調整するのと同様、負荷抵抗R2の誤差による出力電圧Voutの変動を抑制できる。
【０１１３】
また、通常、Kの値は、電流セル２４を流れる電流量に応じて定まるが、該電流量を調整するためにＤＡＣ３２の各電流セルとＤＡＣ出力端子５０との間に付加的に抵抗回路を設け、上記と同様に、該抵抗回路の抵抗値が変化するように構成して、出力電圧調整回路の出力に応じてKの値を変更して誤差補正を行うようにしてもよい。
【０１１４】
以上、様々なバリエーションについて説明したが、最大ＤＡＣデータを発生させたときのＤＡＣ３２の出力電圧Vout（ここでは最大ＤＡＣデータとしたが、前述したように、最大ＤＡＣデータでなくてもよい）を規定の電圧と比較し、ＤＡＣ３２の出力電圧Voutに補正をかけるように構成することが本質的な作用であり、その補正の方法、補正回路の構成には、様々なものが考えられ、上記の記載した回路だけに限られるわけではないことはもちろんである。
【０１１５】
また、上記各実施の形態では、情報処理装置１０をビデオカメラとしたが、これに限定されるものではなく、例えば、撮影素子やエンコード回路が設けられておらず、外部から入力された映像データを記憶する記憶媒体として動作する情報処理装置であってもよい。また、上記各実施の形態では、情報処理装置１０を、撮像素子１１で撮影して得られたビデオデータをエンコードしてメモリ１５に記憶し、メモリ１５に記憶されたビデオデータをデコードして信号発生器１８に入力するよう構成した例について説明したが、これに限定されず、撮像素子１１で撮影して得られたビデオデータをエンコードせずにメモリ１５に記憶して、該メモリに記憶されたビデオデータをデコードせずに信号発生器１８に入力する構成としてもよい。
【符号の説明】
【０１１６】
１０   情報処理装置
１１   撮像素子
１２   プロセッサ
１４   エンコーダ回路
１５   メモリ
１６   デコーダ回路
１８   信号発生器
２０   受信装置
３０   信号パターン発生回路
３２   ＤＡＣ
３４、４４    誤差補正回路
３６   接続検出回路
３８   制御回路
４０、４２    出力電圧調整回路
５０   ＤＡＣ出力端子
５２   基準電圧入力端子
５４   出力電圧調整端子
【図１】
0005865087.tif 000002
【図２】
0005865087.tif 000003
【図３】
0005865087.tif 000004
【図４】
0005865087.tif 000005
【図５】
0005865087.tif 000006
【図６】
0005865087.tif 000007
【図７】
0005865087.tif 000008
【図８】
0005865087.tif 000009
【図９】
0005865087.tif 000010
【図１０】
0005865087.tif 000011
【図１１】
0005865087.tif 000012
【図１２】
0005865087.tif 000013
【図１３】
0005865087.tif 000014
【図１４】
0005865087.tif 000015