(57)【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板に形成されたゲート走査線と、データ走査線と、前記ゲート走査線及び前記データ走査線を上から覆う保護層と、を備えるＴＦＴアレイ基板であって、
前記保護層における封止剤を塗布した領域の、前記ゲート走査線および／または前記データ走査線に対応する位置に、導電層が設けられ、
前記封止剤内に導電性ボールが設けられ、
前記導電層は、前記ゲート走査線の両側辺および／または前記データ走査線の両側辺にのみ重なり合うことを特徴とするＴＦＴアレイ基板。
【請求項２】
前記導電層は、当該ＴＦＴアレイ基板における封止剤の外部領域に延びるとともに、接地端に接続されることを特徴とする請求項１に記載のＴＦＴアレイ基板。
【請求項３】
前記導電層を形成する材料として、透明導電材料を有することを特徴とする請求項２に記載のＴＦＴアレイ基板。
【請求項４】
前記ＴＦＴアレイ基板は、前記保護層に設けられ、且つ前記導電材料と同じ材料で形成される画素電極を備えることを特徴とする請求項３に記載のＴＦＴアレイ基板。
【請求項５】
前記封止剤が塗布された領域内の全ての導電層は互いに導通され、或は、前記封止剤が塗布された領域は、少なくとも２つのサブ領域を有し、かつ各サブ領域内の全ての導電層は互いに導通されることを特徴とする請求項１から４のいずれか１項に記載のＴＦＴアレイ基板。
【請求項６】
前記封止剤内に、少なくとも直径が異なる２種類の導電性ボールが設けられることを特徴とする請求項１から４のいずれか１項に記載のＴＦＴアレイ基板。
【請求項７】
前記ＴＦＴアレイ基板は、前記画素電極と一緒に蓄積容量を形成する電極をさらに備えることを特徴とする請求項４に記載のＴＦＴアレイ基板。
【請求項８】
ＴＦＴアレイ基板の製造方法であって、
ベース基板に、ゲート走査線と、データ走査線と、薄膜トランジスタと、前記ゲート走査線、前記データ走査線および前記薄膜トランジスタを上から覆う保護層と、を形成する工程と、
前記保護層におけるＴＦＴアレイ基板における封止剤を塗布した領域内の、前記データ走査線および／または前記ゲート走査線に対応する位置に、導電層を形成する工程と、
を備え、
前記封止剤内に導電性ボールが設けられ、
前記導電層は、前記ゲート走査線の両側辺および／または前記データ走査線の両側辺にのみ重なり合うことを特徴とするＴＦＴアレイ基板の製造方法。
【請求項９】
前記導電層は、ＴＦＴアレイ基板における前記封止剤の外部領域に延びるとともに、接地端に接続されることを特徴とする請求項８に記載のＴＦＴアレイ基板の製造方法。
【請求項１０】
前記封止剤が塗布された領域内の全ての前記導電層は互いに導通され、或は、前記封止剤が塗布された領域は、少なくとも２つのサブ領域を有し、かつ各サブ領域内の全ての前記導電層は互いに導通されることを特徴とする請求項８または９に記載のＴＦＴアレイ基板の製造方法。
【請求項１１】
前記保護層に画素電極が形成され、前記導電層と前記画素電極は同じマスクにより同時に形成されることを特徴とする請求項８または９に記載のＴＦＴアレイ基板の製造方法。
【請求項１２】
カラーフィルタ基板とＴＦＴ基板とを備え、前記カラーフィルタ基板と前記ＴＦＴ基板との間が封止剤で封止される液晶パネルであって、前記ＴＦＴアレイ基板は、請求項１から７のいずれか１項に記載のＴＦＴアレイ基板であることを特徴とする液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネル、ＴＦＴアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
液晶パネルは、主に対置されているＴＦＴアレイ基板とカラーフィルタ基板とを備え、ＴＦＴアレイ基板とカラーフィルタ基板との間に液晶が滴下されており、ＴＦＴアレイ基板とカラーフィルタ基板との間の周辺領域はそれらの間に挿入されるように設けられた封止剤によって封止される。ＴＦＴアレイ基板は、互いに交差するゲート走査線とデータ走査線とを備え、交差しているゲート走査線とデータ走査線とによって画素ユニットが画成される。各画素ユニットのそれぞれに、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと略称する）と、画素電極とが設けられる。カラーフィルタ基板には、共通電極と各画素ユニットに対応するカラー樹脂膜とが設けられる。
【０００３】
ゲート走査線に電圧を印加することで、ＴＦＴにおけるソース電極とドレイン電極とが導通される。データ走査線がＴＦＴのソース電極に接続され、ＴＦＴのドレイン電極が画素電極に接続されるので、データ走査線に印加した画素電圧が画素電極に印加されて保持され得る。画素電極の電圧によって、画素電極とカラーフィルタ基板の共通電極との間に電界が形成され、画像を表示するように液晶の透光率が制御される。
【０００４】
上記ＴＦＴアレイ基板には、画素電極と一緒に蓄積容量を形成する共通電極がさらに形成される。ＴＦＴアレイ基板の共通電極とカラーフィルタ基板の共通電極とが同一の電位を有するようにするため、ＴＦＴアレイ基板の共通電極を、カラーフィルタ基板の共通電極に接続する必要がある。従来技術では、加工工程を低減するため、以下のような技術案が採用される。即ち、図１に示すように、封止剤１１に導電性ボール１２が設けられ、ＴＦＴアレイ基板の封止剤１１を塗布した領域における共通電極１３に対応する位置に、ビアーホールが予め保留されて、ビアーホール内に金属層１４が積層される。これによって、ＴＦＴアレイ基板の共通電極１３が、該金属層１４を介して封止剤１１における導電性ボール１２に電気的に接続されるとともに、カラーフィルタ基板１５上の共通電極１６に電気的に接続される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記技術案を実現する従来技術において、少なくとも以下の問題が存在することを発明者が発見した。即ち、図２に示すように、封止剤１１における導電性ボール１２が静電を集中しやすいので、導電性ボール１２とＴＦＴアレイ基板におけるデータ走査線１７との間に電界が生じてしまう。それによって、データ走査線１７を上から覆う保護層１８が破壊され、データ走査線１７に漏電現象が生じ、通常の表示機能を確保することができなくなる。また、ゲート走査線にも上記問題が生じる。
【課題を解決するための手段】
【０００６】
本発明の実施例は、ベース基板と、前記ベース基板上に形成されたゲート走査線と、データ走査線と、前記ゲート走査線および前記データ走査線を上から覆う保護層とを備えるＴＦＴアレイ基板であって、前記保護層の封止剤を塗布した領域の、ゲート走査線および／またはデータ走査線に対応する位置に、導電層が設けられることを特徴とするＴＦＴアレイ基板を提供する。
【０００７】
本発明の他の実施例は、ＴＦＴアレイ基板の製造方法であって、ベース基板上に、ゲート走査線と、データ走査線と、薄膜トランジスタと、前記ゲート走査線、前記データ走査線および前記薄膜トランジスタを上から覆う保護層とを形成する工程と、前記保護層上の、前記ＴＦＴアレイ基板の封止剤を塗布した領域内のデータ走査線および／またはゲート走査線に対応する位置に導電層を形成する工程と、を備えることを特徴とするＴＦＴアレイ基板の製造方法を提供する。
【０００８】
本発明のさらに他の実施例は、カラーフィルタ基板とＴＦＴ基板とを備え、前記カラーフィルタ基板と前記ＴＦＴ基板との間が封止剤で封止される液晶パネルであって、前記ＴＦＴ基板は、本発明の実施例のいずれか１つに記載のＴＦＴ基板であることを特徴とする液晶パネルを提供する。
【図面の簡単な説明】
【０００９】
【図１】従来技術において導電性ボールによって共通電極に連続される概略図である。
【図２】従来技術において導電性ボールとデータ走査線とによって電界が形成される概略図である。
【図３】本発明の実施例１に係るＴＦＴアレイ基板を採用する液晶パネルの概略図である。
【図４】本発明の実施例１に係る導電性ボールの断面概略図である。
【図５】本発明の実施例１に係る他のＴＦＴアレイ基板を採用する液晶パネルの断面概略図である。
【図６】本発明の実施例１に係る封止剤内に様々な導電性ボールを有する液晶パネルの断面概略図である。
【発明を実施するための形態】
【００１０】
本発明に係る実施例の目的、技術内容及び効果をより明確にするために、以下、本発明の実施例を表す図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、ただ本発明の実施例の一部だけであり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。
【実施例１】
【００１１】
本発明の実施例は、ベース基板と、ベース基板上に形成されたデータ走査線、ゲート走査線、薄膜トランジスタおよびＴＦＴアレイ基板の保護層などを備えるＴＦＴアレイ基板とを提供する。このような構造は、従来のいずれか技術により構成することができる。保護層は、データ走査線、ゲート走査線、薄膜トランジスタなどを上方から覆う。図３は、本発明の実施例に係る液晶パネルの一部断面図であり、ゲート走査線が省略されている。
【００１２】
以下、図３を用いて本発明の実施例の実現方式を説明する。図３における液晶パネルは、ＴＦＴアレイ基板３２とカラーフィルタ基板３１とを備え、かつＴＦＴアレイ基板３２とカラーフィルタ基板３１との間は、封止剤３３で封止される。具体的には、封止剤３３は、ＴＦＴアレイ基板３２とカラーフィルタ３１との間に滴下された液晶を封止するように、ＴＦＴアレイ基板３２とカラーフィルタ３１との周辺領域で上記両者の間に挿入される。封止剤３３は、導電性ボール３４を含む。ＴＦＴアレイ基板３２におけるデータ走査線３５を保護するために、本発明の実施例では、ＴＦＴアレイ基板３２の保護層３６上であり、且つ封止剤３３を塗布した領域の、データ走査線３５に対応する位置に、導電層３７が設けられる。
【００１３】
本発明の実施例によれば、上記導線層３７が封止剤３３における導電性ボール３４に接触すると、導電性ボール３４に集中された電荷が導電層３７に分散することができる。これによって、電荷が１つのスポットに集中することがなく、導電性ボール３４とデータ走査線３５との間の電界強度を低下することができる。従って、データ走査線３５を上から覆う保護層３６の破壊が効果的に防止され、データ走査線３５に生じる漏電現象が減少され、液晶パネルの表示が確保される。
【００１４】
データ走査線上の保護層は、一般的に１層のパッシベーション層のみであり、ゲート走査線上の保護層は、一般的にゲート絶縁層とパッシベーション層との２層であるので、一般的には、データ走査線のみを保護すればよい。
【００１５】
以上のように、データ走査線の対応位置に導電層を設ける以外に、本発明の実施例は、さらに以下の方式で実現することができる。即ち、本発明の実施例では、ゲート走査線を保護するため、ＴＦＴアレイ基板の保護層であり、且つ封止剤を塗布した領域の、ゲート走査線に対応する位置に、導電層を設け、導電性ボールに集中された電荷を導電層に分散させることで、電荷が１つのスポットに集中することなく、導電性ボールとゲート走査線との間の電界強度を低下することができる。従って、ゲート走査線を上から覆う保護層の破壊が効果的に防止され、ゲート走査線に生じる漏電現象が減少され、液晶パネルの表示が確保される。
【００１６】
本発明の実施例では、封止剤の領域内の、ゲート走査線とデータ走査線に対応する位置に、同時に導電層を設けることができる。これによって、データ走査線とゲート走査線とを同時に効果的に保護することができる。
【００１７】
本発明の実施例では、ゲート走査線および／またはデータ走査線を上から覆う保護層が破壊されることをさらに有効的に防止するため、上記導電層がＴＦＴアレイ基板における封止剤の外部領域に延びるとともに、接地端に接続される。外部領域に延びる部分で接地することで、導電層を介して導電性ボールの電荷を接地端に伝導することができる。これによって、ゲート走査線および／またはデータ走査線の上方に位置する導電性ボールに電荷が集中することなく、ゲート走査線および／またはデータ走査線を上から覆う保護層の破壊が効果的に防止され、ゲート走査線及び／またはデータ走査線に生じる漏電現象が減少され、液晶パネルの表示が確保される。
【００１８】
本発明の実施例では、上記導電層を形成する材料として、透明導電材料を採用してもよいが、それに限らない。例えば、画素電極と同じ材料を採用してもよい。本発明の実施例では、導電層が液晶パネルの有効表示領域に位置されないので、上記導電層は他の金属材料によって形成されることがあり得る。また、ＴＦＴアレイ基板は、画素電極と一緒に蓄積容量を形成する共通電極をさらに備えてもよい。ＴＦＴアレイ基板における共通電極は、封止剤（具体的に、封止剤における導電性ボール）によってカラーフィルタ基板における共通電極に電気的に接続される。
【００１９】
本発明の実施例では、封止剤が塗布された領域内の導電層を全て接地させるように、封止剤が塗布された領域内の全ての導電層が互いに導通される。或は、封止剤が塗布された領域を、複数のサブ領域に分割し、１つのサブ領域内の全ての導電層を互いに導通させる。これによって、あるサブ領域内の導電層の接地が便利になる。例えば、四角形のＴＦＴアレイ基板に対して、ＴＦＴアレイ基板の４つのサイドは４つの各サイドに対応する封止剤が塗布された領域を含むサブ領域に分割される。
【００２０】
一般的に、本発明の実施例では、図４に示すように、封止剤の導電性ボールは、内部が弾性の樹脂材料で、外部がニッケルなどからなる一次導電膜と金などで形成される二次導電膜とで構成される。導電性ボールは、内部が弾性の樹脂材料４１で、外部がニッケルなどからなる一次導電膜４２と金などで形成される二次導電膜４３とで構成される。
【００２１】
具体的に応用するとき、本発明の実施例における導電層は以下のように設置されるが、それに限らない。
【００２２】
第１に、図３に示すように、データ走査線に対応する位置に導電層が設けられる場合、導電層はデータ走査線の幅方向にわたって重なるように設けられる。つまり、導電層は封止剤領域内のデータ走査線全体を覆う。ゲート走査線に対応する位置に導電層が設けられる場合、導電層はゲート走査線の幅方向にわたって重なるように設けられてもよい。即ち、導電層は封止剤領域内のゲート走査線全体を覆う。
【００２３】
第２に、図５に示すように、データ走査線に対応する位置に導電層が設けられる場合、導電層３７はデータ走査線３５の両側辺にそれぞれ重なるように設けられるが、それは即ち、データ走査線３５の両側辺に対応する位置にそれぞれ導電層３７が設けられることに相当する。これは、図２に示すように、データ走査線の側辺のコーナが破壊されやすいからである。同じように、ゲート走査線に対応する位置に導電層が設けられる場合、導電層はゲート走査線の両側辺に重なるように設けられてもよい。
【００２４】
本発明の実施例では、導電性ボールが導電層に効果的に接触することを確保するために、封止剤内に少なくとも２種類の直径の導電性ボールが設けられる。図６に示すように、封止剤内に直径の大きい導電性ボール３４１および直径の小さい導電性ボール３４２を配置すると、直径の小さい導電性ボール３４２は導電層とより効果的に接触することができ、接触不良の現象が低減される。
【００２５】
封止剤内の導電性ボールと導電層との有効的な接触を確保するため、本発明の実施例では、導電層ボールの直径より、導電層の幅を大きくする。
【実施例２】
【００２６】
本発明の実施例は、ＴＦＴアレイ基板の製造方法であって、以下のステップを備える。即ち、
ステップ１：ベース基板にゲート走査線と、データ走査線と、薄膜トランジスタと、ゲート走査線と、データ走査線および薄膜トランジスタを上から覆う保護層とが形成される。本工程は、従来の製造方法で行なわれてもよいが、それに限らない。具体的な製作工程は、後述を参照すればよい。また、本発明の実施例における保護層は、主にデータ走査線上に位置するパッシベーション層を指す。
ステップ２：本発明の実施例では、データ走査線および／またはゲート走査線を保護するために、保護層上に導電層を形成する必要がある。また、前記導電層の位置は、ＴＦＴアレイ基板における封止剤を塗布した領域内のデータ走査線および／またはゲート走査線に対応する。具体的な導電層の位置は、図３と図５を参照すればよい。
【００２７】
上記導電層が封止剤の導電性ボールに接触すると、導電性ボールに集中された電荷が導電層に分散することができる。これによって、電荷が１つのスポットに集中することがなく、導電性ボールとデータ走査線および／またはゲート走査線との間の電界強度を低下することができる。従って、データ走査線および／またはゲート走査線を上から覆う保護層の破壊が効果的に防止され、データ走査線および／またはゲート走査線に生じる漏電現象が減少され、液晶パネルの表示が確保される。
【００２８】
本発明の実施例では、保護層が形成された後、画素電極を形成することができる。画素電極は、カラーフィルタ基板上の共通電極とともに電気容量を形成するように、ＩＴＯや、ＩＺＯなどの透明導電材料で形成される。これによって、液晶パネルの偏向が駆動される。工程を減少するため、本発明の実施例のステップ２では、同じマスク（ＭＡＳＫ）プロセスで導電層と画素電極とを形成してもよいので、本発明の実施例では、導電層の材料として、一般的に画素電極と同じ材料、即ち、透明導電材料を用いる。
【００２９】
本発明の実施例では、導電性ボールとデータ走査線および／またはゲート走査線との間の電界強度をさらに低下するため、ステップ２で前記導電層を形成するとき、導電層をＴＦＴアレイ基板における封止剤の外部領域に延ばすとともに、接地端に接続させる。これによって、導電層を介して導電性ボールの電荷を接地端に伝達し、電荷がデータ走査線および／またはゲート走査線の上方の導電性ボールに集中しなくなり、データ走査線および／またはゲート走査線を上から覆う保護層の破壊が効果的に防止され、データ走査線および／またはゲート走査線に生じる漏電現象が減少され、液晶パネルの表示が確保される。
【００３０】
本発明の実施例では、封止剤が塗布された領域内の導電層を全て接地させるように、封止剤が塗布された領域内の全ての導電層は互いに導通される。或は、封止剤が塗布された領域を複数のサブ領域に分割し、１つのサブ領域内の全ての導電層を互いに導通させる。これによって、あるサブ領域内の導電層の接地が便利になる。例えば、四角形のＴＦＴアレイ基板に対して、ＴＦＴアレイ基板の４つのサイドを、４つの各サイドに対応する封止剤が塗布された領域を含むサブ領域に分割する。
【００３１】
具体的に応用するとき、本発明の実施例における導電層は以下のように設置されるが、それに限らない。
【００３２】
第１に、図３に示すように、データ走査線に対応する位置に導電層が設けられる場合、前記導電層の形成過程において、導電層はデータ走査線の幅方向にわたって重なるように設けられる。即ち、導電層は封止剤領域内のデータ走査線全体を覆う。ゲート走査線に対応する位置に導電層が設けられる場合、導電層はゲート走査線の幅方向にわたって重なるように設けられてもよい。
【００３３】
第２に、図５に示すように、データ走査線に対応する位置に導電層が設けられる場合、前記導電層の形成過程において、導電層はデータ走査線の両側辺にそれぞれ重なるように設けられてもよい。即ち、データ走査線の両側辺に対応する位置にそれぞれ導電層が設けられる。ゲート走査線に対応する位置に導電層が設けられる場合、導電層はゲート走査線の両側辺に重なるように設けられる。
【００３４】
以下は、本発明の実施例におけるステップ１でＴＦＴアレイ基板上のゲート走査線、データ走査線、薄膜トランジスタ、および保護層などを形成する方法であるが、これに限らない。
ステップ１１：ベース基板に、ゲート走査線とゲート走査線に接続されるゲート電極とを備えるゲートパターンが形成される。該ゲートパターンは、一般的に、アルミニウム、モリブデン、チタンまたは銅などの金属材料で構成され、或は、上記材料における２種類以上の金属合金材料で構成される。
ステップ１２：ゲートパターンを有する基板に、ゲート電極絶縁薄膜が積層される。ゲート電極絶縁薄膜は、一般的に窒化ケイ素（ＳｉＮｘ）からなる。
ステップ１３：ゲート電極絶縁薄膜に、上記ゲート電極に重なり合う活性薄膜パターンが形成される。該活性薄膜パターンは、順に形成されるドープ半導体層と半導体層を有し、該活性薄膜パターンにチャネル領域が形成される。
ステップ１４：活性薄膜パターンを有する基板に、ソース・ドレイン金属薄膜が形成され、前記ソース・ドレイン金属薄膜にソース・ドレインパターンがエッチングされる。該ソース・ドレインパターンは、ゲート走査線に交差するデータ走査線、および薄膜トランジスタの上記活性薄膜パターンに重なるソース電極とドレイン電極を備える。
ステップ１５：上記ソース・ドレインパターンにパッシベーション層が形成され、ドレイン電極を露出させるように、ドレイン電極の上方に位置されるビアーホールがパッシベーション層にエッチングされる。
ステップ１６：パッシベーション層に、上記ビアーホールを介して薄膜トランジスタのドレイン電極に接続される画素電極が形成される。本発明の実施例では、画素電極は、ＩＴＯや、ＩＺＯなどの透明導電材料で形成される。具体的に応用するとき、本発明の実施例では、ステップ２における導電層は、画素電極と同じマスク（ＭＡＳＫ）で形成することができる。
【実施例３】
【００３５】
本発明の実施例は、カラーフィルタ基板とＴＦＴアレイ基板とを備え、前記カラーフィルタ基板とＴＦＴアレイ基板との間が封止剤によって封止される液晶パネルを提供し、該液晶パネルに用いられるアレイ基板は実施例１に記載のアレイ基板である。
【００３６】
本発明の実施例に係る液晶パネルを形成するとき、実施例２に記載の方法でＴＦＴアレイ基板を形成する以外に、カラーフィルタ基板を形成する必要もあり、そして、封止剤でカラーフィルタ基板とＴＦＴアレイ基板とが対置して封止される。
【００３７】
本発明の実施例は、主に様々な液晶パネル、例えば、ノートパソコン、液晶テレビまたは液晶ディスプレーなどの電子機器における液晶パネルに用いられるものである。
【００３８】
以上は本発明の具体的な実施形態に過ぎず、本発明の保護範囲はそれに限定されない。本発明に開示された技術的範囲内における、当業者が容易に想到し得る変更や取替は、いずれも本発明の保護範囲内に入る。従って、本発明の保護範囲は請求項に記載の保護範囲を基準にすべきである。
【符号の説明】
【００３９】
３１  カラーフィルタ基板
３２  ＴＦＴアレイ基板
３３  封止剤
３４、３４１、３４２  導電性ボール
３５  データ走査線
３６保護層
３７  導電層
４１  弾性の樹脂材料
４２  一次導電層
４３  二次導電層
【図１】
0005911267.tif 000002
【図２】
0005911267.tif 000003
【図３】
0005911267.tif 000004
【図４】
0005911267.tif 000005
【図５】
0005911267.tif 000006
【図６】
0005911267.tif 000007