(57)【特許請求の範囲】
【請求項１】
商用交流電圧を整流して直流電圧に変換する整流回路と、
前記直流電圧に対して直列に接続された、第１スイッチング素子及び第２スイッチング素子からなる第１アームと、前記直流電圧に対して直列に接続された、第３スイッチング素子及び第４スイッチング素子からなる第２アームと、から構成されるフルブリッジ回路と、
１個の一次巻線とＮ個（Ｎは１以上の整数）の二次巻線を有し、前記一次巻線の一端が前記第１アームの中点に接続され、前記一次巻線の他端が前記第２アームの中点に接続されたトランスと、
前記各二次巻線に接続され該二次巻線に発生した交流電圧を整流する整流部と、前記整流部によって整流された整流電圧の出力を制御する二次側スイッチング素子と、前記整流電圧を平滑して直流の出力電圧を生成し負荷に対して電力を供給する平滑部と、で構成されたＮ個の整流平滑回路と、
前記各整流平滑回路の前記平滑部から出力される電圧又は電流の少なくともいずれか一方を検出する出力検出回路と、
前記出力検出回路によって検出された検出電圧又は検出電流の少なくともいずれか一方に基づいて前記第１〜第４スイッチング素子及び前記二次側スイッチング素子のオン／オフを制御する制御回路と、
を備え、
前記制御回路は、前記第１スイッチング素子及び前記第４スイッチング素子がオンしている期間内、および前記第２スイッチング素子及び前記第３スイッチング素子がオンしている期間内に、前記各整流平滑回路の前記平滑部から出力される電圧又は電流が予め設定された所定の目標電圧又は目標電流となるように、前記各二次側スイッチング素子を所定時間オンする
ことを特徴とするスイッチング電源装置。
【請求項２】
前記制御回路は、前記目標電圧と前記検出電圧との電圧差、又は前記目標電流と前記検出電流との電流差の少なくともいずれか一方を求め、前記電圧差又は前記電流差の少なくともいずれか一方に基づいて前記第１〜第４スイッチング素子及び前記二次側スイッチング素子のオン／オフを制御することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記電圧差又は前記電流差の少なくともいずれか一方に基づいて前記二次側スイッチング素子のオン／オフのタイミングを決定し、前記二次側スイッチング素子のオン／オフのタイミングに基づいて前記第１〜第４スイッチング素子のオン／オフのタイミングを決定することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記各整流部は、前記各二次巻線の一端にカソード端子が接続された第１のダイオードと、前記各二次巻線の他端にカソード端子が接続された第２のダイオードと、を備え、
前記第１のダイオードのアノード端子及び前記第２のダイオードのアノード端子は二次側のグラウンドに接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載のスイッチング電源装置。
【請求項５】
前記各整流部は、前記各二次巻線の一端にドレインが接続された第１のＭＯＳ型ＦＥＴと、前記各二次巻線の他端にドレインが接続された第２のＭＯＳ型ＦＥＴと、を備え、
前記第１のＭＯＳ型ＦＥＴのソース端子及び前記第２のＭＯＳ型ＦＥＴのソース端子は二次側のグラウンドに接続されており、
前記第１のＭＯＳ型ＦＥＴのゲート端子及び前記第２のＭＯＳ型ＦＥＴのゲート端子はそれぞれ前記制御回路に接続されており、
前記第１のＭＯＳ型ＦＥＴ及び前記第２のＭＯＳ型ＦＥＴが、前記二次巻線に発生した交流電圧を整流すると共に、前記二次側スイッチング素子として機能する
ことを特徴とする請求項１から請求項３のいずれか一項に記載のスイッチング電源装置。
【請求項６】
前記各二次巻線は、直列に接続された第１の巻線と第２の巻線からなり、
前記整流部は、前記第１の巻線と第２の巻線の中点の電圧を前記整流電圧として出力することを特徴とする請求項４又は請求項５に記載のスイッチング電源装置。
【請求項７】
請求項１から請求項６のいずれか一項に記載のスイッチング電源装置と、
前記各整流平滑回路に接続されて発光するＮ個のＬＥＤモジュールと、
を備えたことを特徴とする光照射装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フルブリッジ型のスイッチング電源装置に関し、特に、スイッチングロスが少ないスイッチング電源装置及びそれを備えた光照射装置に関する。
【背景技術】
【０００２】
従来、ＦＰＤ（Flat Panel Display）周りの接着剤として用いられる紫外線硬化樹脂や、オフセット枚葉印刷用のインキとして用いられる紫外線硬化型インキを硬化させるために、紫外光照射装置が用いられている。
【０００３】
紫外光照射装置としては、従来、高圧水銀ランプや水銀キセノンランプ等を光源とするランプ型照射装置が知られているが、近年、消費電力の削減、長寿命化、装置サイズのコンパクト化の要請から、従来の放電ランプに替えて、ＬＥＤ（Light Emitting Diode）を光源として利用した紫外光照射装置が開発されている（例えば、特許文献１）。
【０００４】
特許文献１に記載の紫外光照射装置は、照射対象物の紫外線硬化型インクの被着面に対向して配置される第１の光照射デバイスと、被着面の反対側に位置する非被着面に対向して配置される第２の光照射デバイスとを備え、第１の光照射デバイスからの紫外光と、第２の光照射デバイスからの紫外光とを照射対象物に対して同時に照射することで、照射対象物と紫外線硬化型インクの密着性を高めている。
【０００５】
このようなＬＥＤを発光させるためには、動作電圧ＶＦ以上の電圧を印加し、所定の電流を流す必要があるため、ＬＥＤを光源として利用した紫外光照射装置においては、交流電源ＡＣ（商用電源）から供給される交流電力を直流電力に変換する、いわゆるスイッチング電源装置が用いられている（例えば、特許文献２）
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−０２４２６４号公報
【特許文献２】特開２０１１−２１７５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２に記載のスイッチング電源装置は、フルブリッジ型スイッチング素子のオンデューティおよびスイッチング周波数を変化させることで力率改善動作かつ出力電圧制御を行うものであり、部品点数を軽減した簡易な回路構成により、スイッチングロスを低減して高効率化を達成している。
【０００８】
しかしながら、一次側のスイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングで二次巻線に電流が流れ、一次側のスイッチング素子Ｑ１〜Ｑ４にも電流が流れるため、スイッチング素子Ｑ１〜Ｑ４にスイッチングロスが発生する。一般に、スイッチング素子Ｑ１〜Ｑ４には、高耐圧のＮチャネルＭＯＳ型ＦＥＴ（N-channel Metal-Oxide-Semiconductor Field-Effect Transistor)が用いられるが、高耐圧のＮチャネルＭＯＳ型ＦＥＴは速度が遅く、また一次側の電圧は非常に高く設定されるため、スイッチング素子Ｑ１〜Ｑ４におけるスイッチングロスは、非常に大きなものとなる。
【０００９】
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、フルブリッジ型でありながらも、スイッチングロスが非常に少ないスイッチング電源装置と、それを備えた光照射装置を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明のスイッチング電源装置は、商用交流電圧を整流して直流電圧に変換する整流回路と、直流電圧に対して直列に接続された、第１スイッチング素子及び第２スイッチング素子からなる第１アームと、直流電圧に対して直列に接続された、第３スイッチング素子及び第４スイッチング素子からなる第２アームとから構成されるフルブリッジ回路と、１個の一次巻線とＮ個（Ｎは１以上の整数）の二次巻線を有し、一次巻線の一端が第１アームの中点に接続され、一次巻線の他端が第２アームの中点に接続されたトランスと、各二次巻線に接続され該二次巻線に発生した交流電圧を整流する整流部と、整流部によって整流された整流電圧の出力を制御する二次側スイッチング素子と、整流電圧を平滑して直流の出力電圧を生成し負荷に対して電力を供給する平滑部と、で構成されたＮ個の整流平滑回路と、各整流平滑回路の平滑部から出力される電圧又は電流の少なくともいずれか一方を検出する出力検出回路と、出力検出回路によって検出された検出電圧又は検出電流の少なくともいずれか一方に基づいて第１〜第４スイッチング素子及び二次側スイッチング素子のオン／オフを制御する制御回路と、を備え、制御回路は、第１スイッチング素子及び第４スイッチング素子がオンしている期間内、および第２スイッチング素子及び第３スイッチング素子がオンしている期間内に、各整流平滑回路の平滑部から出力される電圧又は電流が予め設定された所定の目標電圧又は目標電流となるように、各二次側スイッチング素子を所定時間オンすることを特徴とする。
【００１１】
このような構成によれば、第１スイッチング素子及び第４スイッチング素子がオンしている間、および第２スイッチング素子及び第３スイッチング素子がオンしている間に二次側スイッチング素子が所定時間オンするように構成されているため、第１〜第４スイッチング素子がターンオン又はターンオフするときにスイッチングロスが発生しない。また、１台のスイッチング電源装置で、複数の負荷に対して、それに応じた電源を供給することができる。
【００１２】
また、制御回路は、目標電圧と検出電圧との電圧差、又は目標電流と検出電流との電流差の少なくともいずれか一方を求め、電圧差及び電流差の少なくともいずれか一方に基づいて第１〜第４スイッチング素子及び二次側スイッチング素子のオン／オフを制御するように構成することができる。また、この場合、制御回路は、電圧差又は電流差の少なくともいずれか一方に基づいて二次側スイッチング素子のオン／オフのタイミングを決定し、該二次側スイッチング素子のオン／オフのタイミングに基づいて第１〜第４スイッチング素子のオン／オフのタイミングを決定するように構成することができる。
【００１３】
また、各整流部は、各二次巻線の一端にカソード端子が接続された第１のダイオードと、各二次巻線の他端にカソード端子が接続された第２のダイオードと、を備え、第１のダイオードのアノード端子及び第２のダイオードのアノード端子は二次側のグラウンドに接続されていることが望ましい。
【００１４】
また、各整流部は、各二次巻線の一端にドレインが接続された第１のＭＯＳ型ＦＥＴと、各二次巻線の他端にドレインが接続された第２のＭＯＳ型ＦＥＴと、を備え、第１のＭＯＳ型ＦＥＴのソース端子及び第２のＭＯＳ型ＦＥＴのソース端子は二次側のグラウンドに接続されており、第１のＭＯＳ型ＦＥＴのゲート端子及び第２のＭＯＳ型ＦＥＴのゲート端子はそれぞれ制御回路に接続されており、第１のＭＯＳ型ＦＥＴ及び第２のＭＯＳ型ＦＥＴが、二次巻線に発生した交流電圧を整流すると共に、二次側スイッチング素子として機能するように構成することができる。
【００１５】
また、各二次巻線は、直列に接続された第１の巻線と第２の巻線からなり、整流部は、第１の巻線と第２の巻線の中点の電圧を整流電圧として出力することが望ましい。
【００１６】
また、別の観点からは、本発明の光照射装置は、上述のスイッチング電源装置と、各整流平滑回路に接続されて発光するＮ個のＬＥＤモジュールと、を備えたことを特徴とする。
【発明の効果】
【００１７】
以上のように、本発明によれば、フルブリッジ型でありながらも、スイッチングロスが非常に少ないスイッチング電源装置と、それを備えた光照射装置が実現される。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の回路図である。
【図２】本発明の第１の実施形態に係るスイッチング電源装置のタイミングチャートである。
【図３】本発明の第１の実施形態に係るスイッチング電源装置のマイコン制御部において実行される出力電圧調整処理のフローチャートである。
【図４】本発明の第２の実施形態に係るスイッチング電源装置の回路図である。
【図５】本発明の第２の実施形態に係るスイッチング電源装置のタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰り返さない。
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るスイッチング電源装置１００の概略構成を示す回路図である。本実施形態のスイッチング電源装置１００は、例えば、紫外光照射装置に搭載されてＬＥＤモジュール等に電力を供給する装置であり、交流電源ＡＣ（商用電源）から供給される交流電力を直流電力に変換して、ＬＥＤモジュール等の負荷ＬＤ１、ＬＤ２に供給する。
【００２１】
図１に示すように、本実施形態のスイッチング電源装置１００は、整流回路１０、ＰＦＣ（Power Factor Correction）回路２０、ＤＣ−ＤＣコンバータ３０を備える。
【００２２】
整流回路１０は、例えばダイオードブリッジ回路で構成され、交流電源ＡＣから供給される交流電力を整流する。
【００２３】
ＰＦＣ回路２０は整流回路１０により整流された電力の力率を改善し、ＤＣ−ＤＣコンバータ３０に供給する。ＰＦＣ回路２０には一般的な昇圧型ＰＦＣ回路を用いることができる。
【００２４】
ＤＣ−ＤＣコンバータ３０は、一次側回路と二次側回路とが絶縁された、いわゆる絶縁型であり、フルブリッジ方式を採用したコンバータである。本実施形態のＤＣ−ＤＣコンバータ３０は、第１スイッチＱ１と第２スイッチＱ２とが直列接続された第１アーム３２と、第３スイッチＱ３と第４スイッチＱ４とが直列接続された第２アーム３４と、トランスＴと、２つの整流平滑回路４０、５０と、マイコン制御部６０と、を備えており、負荷ＬＤ１、ＬＤ２に対してそれぞれ異なる直流電力を供給するように構成されている。
【００２５】
第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４は、フルブリッジ回路を構成する高耐圧のＮチャネルＭＯＳ型ＦＥＴであり、ＤＣ−ＤＣコンバータ３０への入力電圧をスイッチングするスイッチング素子として作用する。第１スイッチＱ１及び第３スイッチＱ３のドレイン端子は、ＰＦＣ回路２０の高電位側出力端子と接続され、第２スイッチＱ２及び第４スイッチＱ４のソース端子は、ＰＦＣ回路２０の低電位側出力端子と接続される。また、第１スイッチＱ１のソース端子は第２スイッチＱ２のドレイン端子と接続され、そのノードはトランスＴの一次巻線Ｖｐの一方の端子と接続される。また、第３スイッチＱ３のソース端子は第４スイッチＱ４のドレイン端子と接続され、そのノードはトランスＴの一次巻線Ｖｐの他方の端子に接続される。
【００２６】
本実施形態のトランスＴは、一次巻線Ｖｐと、互いに直列に接続された二次巻線Ｖｓ１、Ｖｓ２と、互いに直列に接続された二次巻線Ｖｓ３、Ｖｓ４とを有し、上述したように、一次巻線Ｖｐが第１アーム３２（つまり、第１スイッチＱ１と第２スイッチＱ２）の中点と第２アーム３４（つまり、第３スイッチＱ３と第４スイッチＱ４）の中点との間に接続されている。
【００２７】
第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、及び第４スイッチＱ４のゲート端子にはマイコン制御部６０からＰＷＭ（Pulse Width Modulation）信号が入力される（詳細は後述）。そして、第１スイッチＱ１及び第４スイッチＱ４がオンで、第２スイッチＱ２及び第３スイッチＱ３がオフになると、トランスＴの一次巻線Ｖｐに正方向の起電力が発生し、第１スイッチＱ１及び第４スイッチＱ４がオフで、第２スイッチＱ２及び第３スイッチＱ３がオンになると、トランスＴの一次巻線Ｖｐに逆方向の起電力が発生するように構成されている。
【００２８】
本実施形態のトランスＴは、一次巻線Ｖｐと、互いに直列に接続された二次巻線Ｖｓ１、Ｖｓ２と、互いに直列に接続された二次巻線Ｖｓ３、Ｖｓ４と、を有する高周波トランスである。一次巻線Ｖｐと、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４は、電磁誘導により結合されており、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、及び第４スイッチＱ４がオン／オフすることにより、二次巻線Ｖｓ１、Ｖｓ２の両端には、一次巻線Ｖｐと二次巻線Ｖｓ１、Ｖｓ２の巻線比に応じた起電力が誘起され、また、二次巻線Ｖｓ３、Ｖｓ４の両端には、一次巻線Ｖｐと二次巻線Ｖｓ３、Ｖｓ４の巻線比に応じた起電力が誘起される。
【００２９】
二次巻線Ｖｓ１、Ｖｓ２には、二次巻線Ｖｓ１、Ｖｓ２に発生した交流電圧を整流する整流部４２と、整流部４２において整流された電圧をスイッチするスイッチ部４４と、スイッチ部４４から入力される電圧を平滑する平滑部４６とで構成された整流平滑回路４０が接続されている。整流部４２は、ダイオードＤ１、Ｄ２によって構成され、ダイオードＤ１は、カソード端子が二次巻線Ｖｓ１の正極側に接続され、ダイオードＤ２は、カソード端子が二次巻線Ｖｓ２の負極側に接続され、ダイオードＤ１及びダイオードＤ２のアノード端子は共に二次側のグラウンドに接続されている（接地されている）。このような構成により、整流部４２は、二次巻線Ｖｓ１、Ｖｓ２に誘起された電圧を整流し、整流電圧を出力する（詳細は後述）。
【００３０】
スイッチ部４４は、ＮチャネルＭＯＳ型ＦＥＴの第５スイッチＱ５（二次側スイッチング素子）によって構成され、平滑部４６への入力をスイッチングする回路である。平滑部４６は、ダイオードＤ５と、平滑インダクタＬ１と、平滑コンデンサＣ１とによって構成され、スイッチ部４４を介して入力される整流部４２の整流電圧を平滑して所定の出力電圧Ｖｏ１を出力し、負荷ＬＤ１に対して出力電圧Ｖｏ１と出力電流ＩＬ１を供給する。なお、第５スイッチＱ５は、一次側の第１スイッチＱ１〜第４スイッチＱ４よりも低い電圧をスイッチングするため、第１スイッチＱ１〜第４スイッチＱ４よりも低耐圧で高速のものを使用することができる。
【００３１】
第５スイッチＱ５のドレイン端子は、二次巻線Ｖｓ１、Ｖｓ２の中点に接続され、ソース端子は、ダイオードＤ５のカソード端子及び平滑インダクタＬ１の入力端に接続されている。そして、第５スイッチＱ５のゲート端子にはマイコン制御部６０からＰＷＭ信号が入力され、二次巻線Ｖｓ１、Ｖｓ２に電圧が発生している期間内に、第５スイッチＱ５が所定時間オンするように構成されている。そして、第５スイッチＱ５がオンする時間を調整することによって、整流平滑回路４０から出力される出力電圧Ｖｏ１を調整している（詳細は後述）。なお、整流平滑回路４０の抵抗Ｒ１は、負荷ＬＤ１を流れる電流（つまり、出力電流ＩＬ１）を検出するための抵抗であり、抵抗Ｒ１の負荷ＬＤ１側の一端は、マイコン制御部６０に接続されている。
【００３２】
二次巻線Ｖｓ３、Ｖｓ４には、二次巻線Ｖｓ３、Ｖｓ４に発生した交流電圧を整流する整流部５２と、整流部５２において整流された電圧をスイッチするスイッチ部５４と、スイッチ部５４から入力される電圧を平滑する平滑部５６とで構成された整流平滑回路５０が接続されている。整流部５２は、ダイオードＤ３、Ｄ４によって構成され、ダイオードＤ３は、カソード端子が二次巻線Ｖｓ３の正極側に接続され、ダイオードＤ４は、カソード端子が二次巻線Ｖｓ４の負極側に接続され、ダイオードＤ３及びダイオードＤ４のアノード端子は共に二次側のグラウンドに接続されている（接地されている）。このような構成により、整流部５２は、二次巻線Ｖｓ３、Ｖｓ４に誘起された電圧を整流し、整流電圧を出力する（詳細は後述）。
【００３３】
スイッチ部５４は、ＮチャネルＭＯＳ型ＦＥＴの第６スイッチＱ６（二次側スイッチング素子）によって構成され、平滑部５６への入力をスイッチングする回路である。平滑部５６は、ダイオードＤ６と、平滑インダクタＬ２と、平滑コンデンサＣ２とによって構成され、スイッチ部５４を介して入力される整流部５２の整流電圧を平滑して所定の出力電圧Ｖｏ２を出力し、負荷ＬＤ２に対して出力電圧Ｖｏ２と出力電流ＩＬ２を供給する。なお、第６スイッチＱ６は、第５スイッチＱ５と同様、一次側の第１スイッチＱ１〜第４スイッチＱ４よりも低い電圧をスイッチングするため、第１スイッチＱ１〜第４スイッチＱ４よりも低耐圧で高速のものを使用することができる。
【００３４】
第６スイッチＱ６のドレイン端子は、二次巻線Ｖｓ３、Ｖｓ４の中点に接続され、ソース端子は、ダイオードＤ６のカソード端子及び平滑インダクタＬ２の入力端に接続されている。そして、第６スイッチＱ６のゲート端子にはマイコン制御部６０からＰＷＭ信号が入力され、二次巻線Ｖｓ３、Ｖｓ４に電圧が発生している期間内に、第６スイッチＱ６が所定時間オンするように構成されている。そして、第６スイッチＱ６がオンする時間を調整することによって、整流平滑回路５０から出力される出力電圧Ｖｏ２を調整している（詳細は後述）。なお、整流平滑回路５０の抵抗Ｒ２は、負荷ＬＤ２を流れる電流（つまり、出力電流ＩＬ２）を検出するための抵抗であり、抵抗Ｒ２の負荷ＬＤ２側の一端は、マイコン制御部６０に接続されている。
【００３５】
マイコン制御部６０は、内部に記憶されたプログラムによって動作する、いわゆるＣＰＵ（Central Processing Unit）回路であり、図１に示すように、出力電圧Ｖｏ１、Ｖｏ２、抵抗Ｒ１の負荷ＬＤ１側の一端、抵抗Ｒ２の負荷ＬＤ２側の一端、第１スイッチＱ１〜第６スイッチＱ６のゲート端子と接続されている。マイコン制御部６０は、ＡＤ（Analog-to-Digital）コンバータを内蔵しており、これによって整流平滑回路４０の出力電圧Ｖｏ１と出力電流ＩＬ１、及び整流平滑回路５０の出力電圧Ｖｏ２と出力電流ＩＬ２を検出し、これらの検出結果に基づいて、第１スイッチＱ１〜第６スイッチＱ６のオン／オフを制御する（詳細は後述）。
【００３６】
次に、スイッチング電源装置１００の通常動作について、図２を用いて説明する。図２は、スイッチング電源装置１００の周期的動作を示すタイミングチャートであり、Ｔ（ｎ−１）は、ｎ−１周期目、Ｔ（ｎ）は、ｎ周期目、Ｔ（ｎ＋１）は、ｎ＋１周期目の動作を示している。なお、ｎは、２以上の任意の整数であり、図２に示すように、各周期はｔ１〜ｔ１０の期間によって構成されている。また、図２において、ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４、ＶｇｓＱ５及びＶｇｓＱ６は、それぞれ第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３、第４スイッチＱ４、第５スイッチＱ５及び第６スイッチＱ６のゲート端子に入力される入力波形（つまり、ＰＷＭ信号）であり、Ｖｐは、一次巻線Ｖｐの両端子間の電圧波形であり、Ｉｄｓ５は、第５スイッチＱ５のドレイン−ソース間電流の波形であり、Ｉｄｓ６は、第６スイッチＱ６のドレイン−ソース間電流の波形である。
【００３７】
図２のｔ１は、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに起電力が発生せず、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも起電力が誘起されない。従って、この期間内は、ＶｇｓＱ５及びＶｇｓＱ６もオフ（Ｌｏｗ）となるように制御され、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通となり、ダイオードＤ５及びダイオードＤ６が導通となる。よって、この期間内においては、平滑コンデンサＣ１、Ｃ２に電荷が蓄積されることはない。
【００３８】
図２のｔ２は、ＶｇｓＱ１及びＶｇｓＱ４がオン（Ｈｉｇｈ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）、ＶｇｓＱ５及びＶｇｓＱ６がオフ（Ｌｏｗ）、になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに正方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも正方向に誘起される。しかしながら、ＶｇｓＱ５及びＶｇｓＱ６がオフになっているため、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通となり、ダイオードＤ５及びダイオードＤ６が導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生しない。このように、本実施形態においては、ＶｇｓＱ１及びＶｇｓＱ４がオンしてから、ＶｇｓＱ５及びＶｇｓＱ６がオンするまで（つまり、ｔ３、ｔ４まで）、ｔ２だけディレイさせることによって、第１スイッチＱ１及び第４スイッチＱ４のターンオン時のスイッチングロス（損失）を改善している。換言すると、第１スイッチＱ１及び第４スイッチＱ４のターンオン時には、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に電流が流れないため、一次巻線Ｖｐにも電流が殆ど流れず、第１スイッチＱ１及び第４スイッチＱ４にスイッチングロスが発生しない。
【００３９】
図２のｔ３は、ＶｇｓＱ１及びＶｇｓＱ４がオン（Ｈｉｇｈ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）、ＶｇｓＱ５がオン（Ｈｉｇｈ）になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに正方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２にも正方向に誘起されている。そして、ＶｇｓＱ５がオンになっているため、ダイオードＤ２が導通となり、ダイオードＤ１及びＤ５が非導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２、第５スイッチＱ５、平滑インダクタＬ１、平滑コンデンサＣ１に電流が流れるため、二次巻線Ｖｓ１、Ｖｓ２に誘導起電力が発生し、平滑コンデンサＣ１の両端に電圧が生成される。このように、本実施形態においては、ｔ３とｔ８（後述）の期間に、二次巻線Ｖｓ１、Ｖｓ２に誘導起電力が発生するように構成されており、これが周期的に繰り返される結果、平滑コンデンサＣ１の両端には所定の出力電圧Ｖｏｌが生成されるようになっている。なお、後述するように、ＶｇｓＱ５のオン時間（ｔ３）は、出力電圧Ｖｏ１及び出力電流ＩＬ１に基づいてマイコン制御部６０によって決定される。なお、ＶｇｓＱ５の立ち上がり時（つまり、第５スイッチＱ５のターンオン時）、第５スイッチＱ５のスイッチングロスが発生するが、上述したように、第５スイッチＱ５は第１スイッチＱ１及び第４スイッチＱ４よりも高速な素子であるため、第５スイッチＱ５のスイッチングロスは、第１スイッチＱ１及び第４スイッチＱ４によって発生するスイッチングロスよりも小さなものとなる。このように、本実施形態の構成によれば、第１スイッチＱ１及び第４スイッチＱ４のスイッチングロス（つまり、低速なＮチャネルＭＯＳ型ＦＥＴ２個分のスイッチングロス）が第５スイッチＱ５のスイッチングロス（つまり、高速なＮチャネルＭＯＳ型ＦＥＴ１個分のスイッチングロス）に置き換えられるため、スイッチングロスが格段に改善される。
【００４０】
図２のｔ４は、ＶｇｓＱ１及びＶｇｓＱ４がオン（Ｈｉｇｈ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）、ＶｇｓＱ６がオン（Ｈｉｇｈ）になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに正方向の起電力が発生し、二次巻線Ｖｓ３、Ｖｓ４にも正方向に誘起されている。そして、ＶｇｓＱ６がオンになっているため、ダイオードＤ４が導通となり、ダイオードＤ３及びＤ６が非導通となる。従って、この期間内においては、二次巻線Ｖｓ３、Ｖｓ４、第６スイッチＱ６、平滑インダクタＬ２、平滑コンデンサＣ２に電流が流れるため、二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生し、平滑コンデンサＣ２の両端に電圧が生成される。このように、本実施形態においては、ｔ４とｔ９（後述）の期間に、二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生するように構成されており、これが周期的に繰り返される結果、平滑コンデンサＣ２の両端には所定の出力電圧Ｖｏ２が生成されるようになっている。なお、後述するように、ＶｇｓＱ６のオン時間（ｔ４）は、出力電圧Ｖｏ２及び出力電流ＩＬ２に基づいてマイコン制御部６０によって決定される。なお、図２においては、ｔ４がｔ３よりも長いものとして記載しているが、後述するように、ｔ３及びｔ４はそれぞれ独立して設定されるため、ｔ４がｔ３よりも短くなる場合もある。なお、ＶｇｓＱ６の立ち上がり時（つまり、第６スイッチＱ６のターンオン時）、第６スイッチＱ６のスイッチングロスが発生するが、上述したように、第６スイッチＱ６は第１スイッチＱ１及び第４スイッチＱ４よりも高速な素子であるため、第６スイッチＱ６のスイッチングロスは、第１スイッチＱ１及び第４スイッチＱ４によって発生するスイッチングロスよりも小さなものとなる。このように、本実施形態の構成によれば、第１スイッチＱ１及び第４スイッチＱ４のスイッチングロス（つまり、低速なＮチャネルＭＯＳ型ＦＥＴ２個分のスイッチングロス）が第６スイッチＱ６のスイッチングロス（つまり、高速なＮチャネルＭＯＳ型ＦＥＴ１個分のスイッチングロス）に置き換えられるため、スイッチングロスが格段に改善される。
【００４１】
図２のｔ５は、ＶｇｓＱ１及びＶｇｓＱ４がオン（Ｈｉｇｈ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）、ＶｇｓＱ５及びＶｇｓＱ６がオフ（Ｌｏｗ）、になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに正方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも正方向に誘起される。しかしながら、ＶｇｓＱ５及びＶｇｓＱ６がオフになっているため、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通となり、ダイオードＤ５及びダイオードＤ６が導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生しない。このように、本実施形態においては、ＶｇｓＱ５及びＶｇｓＱ６がオフしてから、ＶｇｓＱ１及びＶｇｓＱ４がオフするまで、ｔ５だけディレイさせることによって、第１スイッチＱ１及び第４スイッチＱ４のターンオフ時のスイッチングロスを改善している。換言すると、第１スイッチＱ１及び第４スイッチＱ４のターンオフ時には、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に電流が流れないため、一次巻線Ｖｐにも電流が殆ど流れず、第１スイッチＱ１及び第４スイッチＱ４にスイッチングロスが発生しない。
【００４２】
図２のｔ６は、ｔ１と同様であり、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）、ＶｇｓＱ５及びＶｇｓＱ６もオフ（Ｌｏｗ）となっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに起電力が発生せず、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも起電力が誘起されない。そして、ＶｇｓＱ５及びＶｇｓＱ６がオフになっているため、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通、ダイオードＤ５及びダイオードＤ６が導通となり、平滑コンデンサＣ１、Ｃ２に電荷が蓄積されることはない。
【００４３】
図２のｔ７は、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオン（Ｈｉｇｈ）、ＶｇｓＱ５及びＶｇｓＱ６がオフ（Ｌｏｗ）、になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに逆方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも逆方向に誘起される。しかしながら、ＶｇｓＱ５及びＶｇｓＱ６がオフになっているため、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通となり、ダイオードＤ５及びダイオードＤ６が導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生しない。このように、本実施形態においては、ＶｇｓＱ２及びＶｇｓＱ３がオンしてから、ＶｇｓＱ５及びＶｇｓＱ６がオンするまで（つまり、ｔ８、ｔ９まで）、ｔ７だけディレイさせることによって、第２スイッチＱ２及び第３スイッチＱ３のターンオン時のスイッチングロスを改善している。換言すると、第２スイッチＱ２及び第３スイッチＱ３のターンオン時には、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に電流が流れないため、一次巻線Ｖｐにも電流が殆ど流れず、第２スイッチＱ２及び第３スイッチＱ３にスイッチングロスが発生しない。
【００４４】
図２のｔ８は、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオン（Ｈｉｇｈ）、ＶｇｓＱ５がオン（Ｈｉｇｈ）になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに逆方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２にも逆方向に誘起されている。そして、ＶｇｓＱ５がオンになっているため、ダイオードＤ１が導通となり、ダイオードＤ２及びＤ５が非導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２、第５スイッチＱ５、平滑インダクタＬ１、平滑コンデンサＣ１に電流が流れるため、二次巻線Ｖｓ１、Ｖｓ２に誘導起電力が発生し、平滑コンデンサＣ１の両端に電圧が生成される。このように、本実施形態においては、ｔ８とｔ３（前述）の期間に、二次巻線Ｖｓ１、Ｖｓ２に誘導起電力が発生するように構成されており、これが周期的に繰り返される結果、平滑コンデンサＣ１の両端には所定の出力電圧Ｖｏｌが生成されるようになっている。なお、ＶｇｓＱ５のオン時間（ｔ８）は、ｔ３と同一の時間であり、出力電圧Ｖｏ１及び出力電流ＩＬ１に基づいてマイコン制御部６０によって決定される。なお、ｔ３と同様、ＶｇｓＱ５の立ち上がり時（つまり、第５スイッチＱ５のターンオン時）、第５スイッチＱ５のスイッチングロスが発生するが、上述したように、第５スイッチＱ５は第２スイッチＱ２及び第３スイッチＱ３よりも高速な素子であるため、第５スイッチＱ５のスイッチングロスは、第２スイッチＱ２及び第３スイッチＱ３によって発生するスイッチングロスよりも小さなものとなる。このように、本実施形態の構成によれば、第２スイッチＱ２及び第３スイッチＱ３のスイッチングロス（つまり、低速なＮチャネルＭＯＳ型ＦＥＴ２個分のスイッチングロス）も第５スイッチＱ５のスイッチングロス（つまり、高速なＮチャネルＭＯＳ型ＦＥＴ１個分のスイッチングロス）に置き換えられるため、スイッチングロスが格段に改善される。
【００４５】
図２のｔ９は、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオン（Ｈｉｇｈ）、ＶｇｓＱ６がオン（Ｈｉｇｈ）になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに逆方向の起電力が発生し、二次巻線Ｖｓ３、Ｖｓ４にも逆方向に誘起されている。そして、ＶｇｓＱ６がオンになっているため、ダイオードＤ３が導通となり、ダイオードＤ４及びＤ６が非導通となる。従って、この期間内においては、二次巻線Ｖｓ３、Ｖｓ４、第６スイッチＱ６、平滑インダクタＬ２、平滑コンデンサＣ２に電流が流れるため、二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生し、平滑コンデンサＣ２の両端に電圧が生成される。このように、本実施形態においては、ｔ９とｔ４（前述）の期間に、二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生するように構成されており、これが周期的に繰り返される結果、平滑コンデンサＣ２の両端には所定の出力電圧Ｖｏ２が生成されるようになっている。なお、ＶｇｓＱ６のオン時間（ｔ９）は、ｔ４と同一の時間であり、出力電圧Ｖｏ２及び出力電流ＩＬ２に基づいてマイコン制御部６０によって決定される。なお、ｔ３及びｔ４と同様、図２においては、ｔ９がｔ８よりも長いものとして記載しているが、ｔ８及びｔ９はそれぞれ独立して設定されるため、ｔ９がｔ８よりも短くなる場合もある。なお、ｔ４と同様、ＶｇｓＱ６の立ち上がり時（つまり、第６スイッチＱ６のターンオン時）、第６スイッチＱ６のスイッチングロスが発生するが、上述したように、第６スイッチＱ６は第２スイッチＱ２及び第３スイッチＱ３よりも高速な素子であるため、第６スイッチＱ６のスイッチングロスは、第２スイッチＱ２及び第３スイッチＱ３によって発生するスイッチングロスよりも小さなものとなる。このように、本実施形態の構成によれば、第２スイッチＱ２及び第３スイッチＱ３のスイッチングロス（つまり、低速なＮチャネルＭＯＳ型ＦＥＴ２個分のスイッチングロス）も第６スイッチＱ６のスイッチングロス（つまり、高速なＮチャネルＭＯＳ型ＦＥＴ１個分のスイッチングロス）に置き換えられるため、スイッチングロスが格段に改善される。
【００４６】
図２のｔ１０は、ＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオン（Ｈｉｇｈ）、ＶｇｓＱ５及びＶｇｓＱ６がオフ（Ｌｏｗ）、になっている期間である。この期間においては、トランスＴの一次巻線Ｖｐに逆方向の起電力が発生し、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４にも逆方向に誘起される。しかしながら、ＶｇｓＱ５及びＶｇｓＱ６がオフになっているため、ダイオードＤ１、Ｄ２、Ｄ３及びダイオードＤ４が非導通となり、ダイオードＤ５及びダイオードＤ６が導通となる。従って、この期間内においては、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生しない。このように、本実施形態においては、ＶｇｓＱ５及びＶｇｓＱ６がオフしてから、ＶｇｓＱ２及びＶｇｓＱ３がオフするまで、ｔ１０だけディレイさせることによって、第２スイッチＱ２及び第３スイッチＱ３のターンオフ時のスイッチングロスを改善している。換言すると、第２スイッチＱ２及び第３スイッチＱ３のターンオフ時には、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に電流が流れないため、一次巻線Ｖｐにも電流が殆ど流れず、第２スイッチＱ２及び第３スイッチＱ３にスイッチングロスが発生しない。
【００４７】
このように、本実施形態においては、ＶｇｓＱ１及びＶｇｓＱ４がオン（Ｈｉｇｈ）、ＶｇｓＱ２及びＶｇｓＱ３がオフ（Ｌｏｗ）になっている期間、およびＶｇｓＱ１及びＶｇｓＱ４がオフ（Ｌｏｗ）、ＶｇｓＱ２及びＶｇｓＱ３がオン（Ｈｉｇｈ）になっている期間内に、ＶｇｓＱ５及びＶｇｓＱ６がオン／オフするように構成し、これによって第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４がターンオン及びターンオフするときに負荷電流が発生しないようにしている。従って、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４がターンオン及びターンオフするときにスイッチングロスが発生することがない。
【００４８】
次に、スイッチング電源装置１００のマイコン制御部６０において実行される出力電圧調整処理（プログラム）について説明しながら、スイッチング電源装置１００の通常動作について、さらに詳述する。図３は、スイッチング電源装置１００のマイコン制御部６０において実行される出力電圧調整処理のフローチャートであり、図２に示す１周期毎において実行される処理を示している。なお、出力電圧調整処理は、１周期毎に繰り返し実行される処理であるため、以下の説明においては、図２のＴ（ｎ）（つまり、ｎ周期目）に着目して詳述する。
【００４９】
図３に示すように、出力電圧調整処理がスタートすると、マイコン制御部６０は先ずステップＳ１００を実行する。ステップＳ１００では、マイコン制御部６０は、１周期前であるＴ（ｎ−１）の周期の出力電圧調整処理において求められた各設定値（つまり、後述する、ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４、ＶｇｓＱ５及びＶｇｓＱ６の各波形のＰＷＭデータ）をマイコン制御部６０内のレジスタ（不図示）に格納する。ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４、ＶｇｓＱ５及びＶｇｓＱ６の各波形のＰＷＭデータがレジスタに格納されると、当該ＰＷＭデータに従って、ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４、ＶｇｓＱ５及びＶｇｓＱ６の各波形（つまり、ＰＷＭ信号）が出力されるようにマイコン制御部６０のハードウェアが構成されており、第１スイッチＱ１〜第６スイッチＱ６がオン／オフ制御される。具体的には、図２に示すように、第１スイッチＱ１及び第４スイッチＱ４が所定のＰＷＭ信号によってオン／オフし（図２：ＶｇｓＱ１、ＶｇｓＱ４）、第２スイッチＱ２及び第３スイッチＱ３が所定のＰＷＭ信号によってオン／オフする（図２：ＶｇｓＱ２、ＶｇｓＱ３）。そして、マイコン制御部６０は、第１スイッチＱ１及び第４スイッチＱ４の立ち上がりエッジから、時間ｔ２経過後、第５スイッチＱ５及び第６スイッチＱ６をオンし、第５スイッチＱ５をオンしてからｔ３の時間経過後、第５スイッチＱ５をオフし、第６スイッチＱ６をオンしてからｔ４の時間経過後、第６スイッチＱ６をオフする（図２：ＶｇｓＱ５、ＶｇｓＱ６）。なお、第６スイッチＱ６をオフしてから第１スイッチＱ１及び第４スイッチＱ４の立ち下がりエッジまで、時間ｔ５が設けられている。また、マイコン制御部６０は、第２スイッチＱ２及び第３スイッチＱ３の立ち上がりエッジから、時間ｔ７経過後、第５スイッチＱ５及び第６スイッチＱ６をオンし、第５スイッチＱ５をオンしてからｔ８の時間経過後、第５スイッチＱ５をオフし、第６スイッチＱ６をオンしてからｔ９の時間経過後、第６スイッチＱ６をオフする（図２：ＶｇｓＱ５、ＶｇｓＱ６）。なお、第６スイッチＱ６をオフしてから第２スイッチＱ２及び第３スイッチＱ３の立ち下がりエッジまで、時間ｔ１０が設けられている。
【００５０】
このように、本実施形態においては、第１スイッチＱ１及び第４スイッチＱ４がオンしている期間、および第２スイッチＱ２及び第３スイッチＱ３がオンしている期間内に第５スイッチＱ５及び第６スイッチＱ６がオン／オフするように構成されており、トランスＴの一次巻線Ｖｐに順方向電流が流れ、二次巻線Ｖｓ１、Ｖｓ２及び二次巻線Ｖｓ３、Ｖｓ４に起電力が確実に誘起されているときに、第５スイッチＱ５及び第６スイッチＱ６がオン／オフするように構成されている。つまり、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４がターンオン／ターンオフするとき、第５スイッチＱ５及び第６スイッチＱ６がオフしているため、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４のスイッチングロスが発生しないようになっている。ステップＳ１００が終了すると（つまり、各波形のＰＷＭデータがレジスタに格納されると）、処理はステップＳ１２０に進む。
【００５１】
ステップＳ１２０では、マイコン制御部６０は、ＶｇｓＱ１の立ち上がりから所定時間経過後の、整流平滑回路４０から入力される出力電圧Ｖｏ１と出力電流ＩＬ１（つまり、抵抗Ｒ１の一端部の電圧）、及び整流平滑回路５０から入力される出力電圧Ｖｏ２と出力電流ＩＬ２（つまり、抵抗Ｒ２の一端部の電圧）について、内蔵のＡＤコンバータを用いてＡＤ（Analog-to-Digital）変換を行い、各電圧値及び各電流値を測定する。ステップＳ１２０が終了すると、処理はステップＳ１４０に進む。
【００５２】
ステップＳ１４０では、マイコン制御部６０は、ステップＳ１２０で測定した出力電圧Ｖｏ１、出力電流ＩＬ１、出力電圧Ｖｏ２及び出力電流ＩＬ２について、予め設定された目標値との差（つまり、ＥＲＲＯＲ値）を求める。ステップＳ１４０が終了すると、処理はステップＳ１６０に進む。
【００５３】
ステップＳ１６０では、マイコン制御部６０は、ステップＳ１４０で求められた出力電圧Ｖｏ１のＥＲＲＯＲ値、及び出力電流ＩＬ１のＥＲＲＯＲ値に基づいて、第５スイッチＱ５のデューティ比（つまり、第５スイッチＱ５のオン時間（ｔ３及びｔ８））を求める。より具体的には、本実施形態のスイッチング電源装置１００は、出力電圧Ｖｏ１を一定にする定電圧電源モードと、出力電流ＩＬ１を一定にする定電流電源モードで機能するように構成されており、定電圧電源モードにおいては、出力電圧Ｖｏ１のＥＲＲＯＲ値をゼロとするために必要な（つまり、出力電圧Ｖｏ１を目標値に一致させるために必要な）第５スイッチＱ５のデューティ比（つまり、第５スイッチＱ５のオン時間（ｔ３及びｔ８））を求める。また、定電流電源モードにおいては、出力電流ＩＬ１のＥＲＲＯＲ値をゼロとするために必要な（つまり、出力電流ＩＬ１を目標値に一致させるために必要な）第５スイッチＱ５のデューティ比（つまり、第５スイッチＱ５のオン時間（ｔ３及びｔ８））を求める。
【００５４】
また、同様に、マイコン制御部６０は、ステップＳ１４０で求められた出力電圧Ｖｏ２のＥＲＲＯＲ値、及び出力電流ＩＬ２のＥＲＲＯＲ値に基づいて、第６スイッチＱ６のデューティ比（つまり、第６スイッチＱ６のオン時間（ｔ４及びｔ９））を求める。より具体的には、本実施形態のスイッチング電源装置１００は、出力電圧Ｖｏ２を一定にする定電圧電源モードと、出力電流ＩＬ２を一定にする定電流電源モードで機能するように構成されており、定電圧電源モードにおいては、出力電圧Ｖｏ２のＥＲＲＯＲ値をゼロとするために必要な（つまり、出力電圧Ｖｏ２を目標値に一致させるために必要な）第６スイッチＱ６のデューティ比（つまり、第６スイッチＱ６のオン時間（ｔ４及びｔ９））を求める。また、定電流電源モードにおいては、出力電流ＩＬ２のＥＲＲＯＲ値をゼロとするために必要な（つまり、出力電流ＩＬ２を目標値に一致させるために必要な）第６スイッチＱ６のデューティ比（つまり、第６スイッチＱ６のオン時間（ｔ４及びｔ９））を求める。ステップＳ１６０が終了すると、処理はステップＳ１８０に進む。
【００５５】
ステップＳ１８０では、マイコン制御部６０は、ステップＳ１６０で求めた第５スイッチＱ５のデューティ比及び第６スイッチＱ６のデューティ比に基づいて、第１スイッチＱ１〜第４スイッチＱ４のデューティ比を求める。具体的には、第５スイッチＱ５のオン時間及び第６スイッチＱ６のオン時間が第１スイッチＱ１及び第４スイッチＱ４のオン時間（つまり、ｔ２＋ｔ４＋ｔ５）内に含まれるように第１スイッチＱ１及び第４スイッチＱ４のデューティ比を設定し、これに合わせて（つまり、反転させて）第２スイッチＱ２及び第３スイッチＱ３のデューティ比を設定する。このように、本実施形態においては、二次側回路の制御量（つまり、第５スイッチＱ５のオン時間及び第６スイッチＱ６のオン時間）に基づいて、一次側回路の制御量（つまり、第１スイッチＱ１〜第４スイッチＱ４のオン時間）を設定することで、第１スイッチＱ１〜第４スイッチＱ４のオン時間を必要最低限となるように構成し、これによって励磁電力を抑え、不必要な電力の消費を抑えている。なお、第１スイッチＱ１〜第４スイッチＱ４のデューティ比を設定するにあたっては、一次巻線Ｖｐの動作遅延時間、及び第１スイッチＱ１〜第４スイッチＱ４の動作遅延時間を考慮することが望ましい。ステップＳ１８０が終了すると、処理はステップＳ２００に進む。
【００５６】
ステップＳ２００では、マイコン制御部６０は、ステップＳ１８０で求めた第１スイッチＱ１〜第４スイッチＱ４のデューティ比に基づいて、第１スイッチＱ１〜第４スイッチＱ４のゲート端子に出力する各波形（ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４）を生成するために必要なパラメータを計算する。より具体的には、マイコン制御部６０は、ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４の各波形について、オン／オフ（Ｈｉｇｈ／Ｌｏｗ）するタイミングを基準クロックに基づいて計算し、ＰＷＭデータとして内部のメモリに記憶する。なお、ＶｇｓＱ１、ＶｇｓＱ２、ＶｇｓＱ３、ＶｇｓＱ４の各波形のオン／オフのタイミング（つまり、ＰＷＭデータ）を計算するにあたっては、第１スイッチＱ１〜第４スイッチＱ４のターンオン時間、ターンオフ時間、立ち上がり時間、立ち下がり時間等が考慮される。ステップＳ２００が終了すると、処理はステップＳ２２０に進む。
【００５７】
ステップＳ２２０では、マイコン制御部６０は、ステップＳ１６０で求めた第５スイッチＱ５のデューティ比及び第６スイッチＱ６のデューティ比に基づいて、第５スイッチＱ５及び第６スイッチＱ６のゲート端子に出力する各波形（ＶｇｓＱ５、ＶｇｓＱ６）を生成するために必要なパラメータを計算する。より具体的には、マイコン制御部６０は、ＶｇｓＱ５、ＶｇｓＱ６の各波形について、オン／オフ（Ｈｉｇｈ／Ｌｏｗ）するタイミングを基準クロックに基づいて計算し、ＰＷＭデータとして内部のメモリに記憶する。なお、ＶｇｓＱ５、ＶｇｓＱ５の各波形のオン／オフのタイミング（つまり、ＰＷＭデータ）を計算するにあたっては、第５スイッチＱ５及び第６スイッチＱ６のターンオン時間、ターンオフ時間、立ち上がり時間、立ち下がり時間等が考慮される。ステップＳ２２０が終了すると、出力電圧調整処理が終了する。
【００５８】
このように、出力電圧調整処理が一定の周期で繰り返し実行されることにより、出力電圧Ｖｏ１（又は出力電流ＩＬ１）、及び出力電圧Ｖｏ２（又は出力電流ＩＬ２）が目標値と一致するように、第１スイッチＱ１〜第６スイッチＱ６がオン／オフ制御される（つまり、フィードバック制御される）。従って、本実施形態のスイッチング電源装置１００から出力される出力電圧Ｖｏ１（又は出力電流ＩＬ１）、出力電圧Ｖｏ２（又は出力電流ＩＬ２）は、極めて精度が高く、安定したものとなる。また、本実施形態においては、一次側回路としてフルブリッジ回路を採用しているため、大電力の供給が可能となっている。
【００５９】
以上が本発明の実施形態の説明であるが、本発明は、上記の実施形態の構成に限定されるものではなく、その技術的思想の範囲内で様々な変形が可能である。
【００６０】
例えば、本実施形態においては、第１スイッチＱ１〜第６スイッチＱ６をオン／オフ制御する構成としてマイコン制御部６０を用いたが、このような構成に限定されるものではなく、周知のゲート回路、遅延回路等を組み合わせて構成することも可能である。
【００６１】
また、本実施形態の第１スイッチＱ１〜第６スイッチＱ６は、ＮチャネルＭＯＳ型ＦＥＴであるものとしたが、この構成に限定されるものではなく、アナログスイッチ等、他のスイッチング素子を適用することも可能である。
【００６２】
また、本実施形態のスイッチング電源装置１００は、２つの整流平滑回路４０、５０を備え、２つの負荷ＬＤ１、ＬＤ２に電力を供給するものとして説明したが、必ずしもこのような構成に限定されるものではなく、二次巻線の数を変更することによって、Ｎ個（Ｎは１以上の整数）の整流平滑回路を備え、Ｎ個の負荷に電力を供給する構成とすることができる。
【００６３】
また、本実施形態においては、スイッチング電源装置１００は、出力電圧Ｖｏ１、Ｖｏ２を一定にする定電圧電源モードと、出力電流ＩＬ１、ＩＬ２を一定にする定電流電源モードで機能するように構成されているとしたが、例えば、両者を兼ね備えた定電圧定電流モードで機能するように構成することもできる。この場合、マイコン制御部６０は、出力電圧Ｖｏ１のＥＲＲＯＲ値及び出力電流ＩＬ１のＥＲＲＯＲ値のいずれか大きい方に基づいて第５スイッチＱ５のデューティ比を求め、出力電圧Ｖｏ２のＥＲＲＯＲ値及び出力電流ＩＬ２のＥＲＲＯＲ値のいずれか大きい方に基づいて第６スイッチＱ６のデューティ比を求める構成とすることができる。なお、定電圧電源モードにおいては、必ずしも出力電流ＩＬ１、ＩＬ２を検出する必要はなく、定電流電源モードにおいては、必ずしも出力電圧Ｖｏ１、Ｖｏ２を検出する必要はない。
【００６４】
また、本実施形態のスイッチング電源装置１００は、紫外光照射装置に搭載されてＬＥＤモジュール等に電力を供給するものであるとしたが、このような用途に限定されるものではない。
【００６５】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るスイッチング電源装置２００の概略構成を示す回路図である。また、図５は、本発明の第２の実施形態に係るスイッチング電源装置２００のタイミングチャートである。図４に示すように、本実施形態のスイッチング電源装置２００は、ダイオードＤ１、Ｄ２、第５スイッチＱ５に代えて、第７スイッチＱ７、第８スイッチＱ８を備え、ダイオードＤ３、Ｄ４、第６スイッチＱ６に代えて、第９スイッチＱ９、第１０スイッチＱ１０を備え、第７スイッチＱ７、第８スイッチＱ８、第９スイッチＱ９及び第１０スイッチＱ１０が、上記の出力電圧調整処理によってオン／オフ制御される点で第１の実施形態に係るスイッチング電源装置１００と異なる。以下、第１の実施形態に係るスイッチング電源装置１００と異なる点について詳述する。なお、図５において、ＶｇｓＱ７、ＶｇｓＱ８、ＶｇｓＱ９、ＶｇｓＱ１０は、それぞれ第７スイッチＱ７、第８スイッチＱ８、第９スイッチＱ９及び第１０スイッチＱ１０のゲート端子に入力される入力波形（つまり、ＰＷＭ信号）であり、Ｖｐは、一次巻線Ｖｐの両端子間の電圧波形であり、Ｉｄｓ７、Ｉｄｓ８、Ｉｄｓ９及びＩｄｓ１０は、それぞれ第７スイッチＱ７、第８スイッチＱ８、第９スイッチＱ９及び第１０スイッチＱ１０のドレイン−ソース間電流の波形である。
【００６６】
本実施形態の二次巻線Ｖｓ１、Ｖｓ２には、二次巻線Ｖｓ１、Ｖｓ２に発生した交流電圧を整流すると共に、スイッチする整流・スイッチ部４３と、整流・スイッチ部４３から入力される電圧を平滑する平滑部４６とで構成された整流平滑回路４０が接続されている。整流・スイッチ部４３は、第７スイッチＱ７、第８スイッチＱ８によって構成され、第１の実施形態の整流部４２及びスイッチ部４４の機能を果たしている。
【００６７】
第７スイッチＱ７及び第８スイッチＱ８は、ボディダイオードのないＮチャネルＭＯＳ型ＦＥＴ（二次側スイッチング素子）であり、平滑部４６への入力をスイッチングする回路である。第８スイッチＱ８のドレイン端子は、二次巻線Ｖｓ１の正極側に接続され、第７スイッチＱ７のドレイン端子は、二次巻線Ｖｓ２の負極側に接続され、二次巻線Ｖｓ１と二次巻線Ｖｓ２の中点は、ダイオードＤ５のカソード端子及び平滑インダクタＬ１の入力端に接続されている。そして、第７スイッチＱ７及び第８スイッチＱ８のゲート端子にはマイコン制御部６０からのＰＷＭ信号（ＶｇｓＱ７、ＶｇｓＱ８）が入力され、二次巻線Ｖｓ１、Ｖｓ２に電圧が発生している期間内に、第７スイッチＱ７及び第８スイッチＱ８が所定時間オンするように構成されている。具体的には、図５に示すように、本実施形態の第７スイッチＱ７は、ｔ３の期間オン（Ｈｉｇｈ）になり、第８スイッチＱ８は、ｔ８の期間オン（Ｈｉｇｈ）になるように構成されており、第１の実施形態と同様、ｔ３とｔ８の期間に、二次巻線Ｖｓ１、Ｖｓ２に誘導起電力が発生し、これが周期的に繰り返される結果、平滑コンデンサＣ１の両端には所定の出力電圧Ｖｏｌが生成されるようになっている。
【００６８】
また、本実施形態の二次巻線Ｖｓ３、Ｖｓ４には、二次巻線Ｖｓ３、Ｖｓ４に発生した交流電圧を整流すると共に、スイッチする整流・スイッチ部５３と、整流・スイッチ部５３から入力される電圧を平滑する平滑部５６とで構成された整流平滑回路５０が接続されている。整流・スイッチ部５３は、第９スイッチＱ９、第１０スイッチＱ１０によって構成され、第１の実施形態の整流部５２及びスイッチ部５４の機能を果たしている。
【００６９】
第９スイッチＱ９及び第１０スイッチＱ１０は、第７スイッチＱ７及び第８スイッチＱ８と同様、ボディダイオードのないＮチャネルＭＯＳ型ＦＥＴ（二次側スイッチング素子）であり、平滑部５６への入力をスイッチングする回路である。第１０スイッチＱ１０のドレイン端子は、二次巻線Ｖｓ３の正極側に接続され、第９スイッチＱ９のドレイン端子は、二次巻線Ｖｓ４の負極側に接続され、二次巻線Ｖｓ３と二次巻線Ｖｓ４の中点は、ダイオードＤ６のカソード端子及び平滑インダクタＬ２の入力端に接続されている。そして、第９スイッチＱ９及び第１０スイッチＱ１０のゲート端子にはマイコン制御部６０からのＰＷＭ信号（ＶｇｓＱ９、ＶｇｓＱ１０）が入力され、二次巻線Ｖｓ３、Ｖｓ４に電圧が発生している期間内に、第９スイッチＱ９及び第１０スイッチＱ１０が所定時間オンするように構成されている。具体的には、図５に示すように、本実施形態の第９スイッチＱ９は、ｔ４の期間オン（Ｈｉｇｈ）になり、第１０スイッチＱ１０は、ｔ９の期間オン（Ｈｉｇｈ）になるように構成されており、第１の実施形態と同様、ｔ４とｔ９の期間に、二次巻線Ｖｓ３、Ｖｓ４に誘導起電力が発生し、これが周期的に繰り返される結果、平滑コンデンサＣ２の両端には所定の出力電圧Ｖｏ２が生成されるようになっている。
【００７０】
本実施形態においても、第１の実施形態と同様、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４がターンオン及びターンオフするときに、二次巻線Ｖｓ３、Ｖｓ４に電流が流れないため、一次巻線Ｖｐにも電流が殆ど流れず、第１スイッチＱ１、第２スイッチＱ２、第３スイッチＱ３及び第４スイッチＱ４にスイッチングロスが発生しない。
【００７１】
なお、今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００７２】
１０  整流回路
２０  ＰＦＣ回路
３０  ＤＣ−ＤＣコンバータ
３２  第１アーム
３４  第２アーム
４０、５０  整流平滑回路
４２、５２  整流部
４３、５３  整流・スイッチ部
４４、５４  スイッチ部
４６、５６  平滑部
６０  マイコン制御部
１００  スイッチング電源装置
Ｑ１  第１スイッチ
Ｑ２  第２スイッチ
Ｑ３  第３スイッチ
Ｑ４  第４スイッチ
Ｑ５  第５スイッチ
Ｑ６  第６スイッチ
Ｑ７  第７スイッチ
Ｑ８  第８スイッチ
Ｑ９  第９スイッチ
Ｑ１０  第１０スイッチ
ＬＤ１、ＬＤ２  負荷
Ｔ  トランス
Ｖｐ  一次巻線
Ｖｓ１、Ｖｓ２、Ｖｓ３、Ｖｓ４  二次巻線
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６  ダイオード
Ｌ１、Ｌ２  平滑インダクタ
Ｃ１、Ｃ２  平滑コンデンサ
Ｒ１、Ｒ２  抵抗
ＡＣ  交流電源
【要約】
【課題】スイッチングロスが非常に少ないスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置が、商用交流電圧を整流する整流回路と、第１〜第４スイッチング素子からなるフルブリッジ回路と、１個の一次巻線とＮ個の二次巻線を有するトランスと、Ｎ個の整流平滑回路と、各整流平滑回路から出力される電圧又は電流の少なくともいずれか一方を検出する出力検出回路と、制御回路と、を備える。各整流平滑回路は、整流部と、整流電圧の出力を制御する二次側スイッチング素子と、整流電圧を平滑する平滑部と、を有し、制御回路は、第１スイッチング素子及び第４スイッチング素子がオンしている期間内、および第２スイッチング素子及び第３スイッチング素子がオンしている期間内に、各整流平滑回路から出力される電圧又は電流が所定の目標電圧又は目標電流となるように、各二次側スイッチング素子を所定時間オンする。
【選択図】図１【図１】
0006004555.tif 000002
【図２】
0006004555.tif 000003
【図３】
0006004555.tif 000004
【図４】
0006004555.tif 000005
【図５】
0006004555.tif 000006