(57)【特許請求の範囲】
【請求項１】
基体と、
該基体上に設けられた電極と、
該電極上に設けられたシード層と、
該シード層上に設けられた第１めっき層と、
該第１めっき層を被覆する第２めっき層と、を備え、
前記第１めっき層は、第１部位と、該第１部位上に位置する第２部位とを有しており、
平面視して、前記第１部位の面積が前記第２部位の面積よりも大きく、
平面視して、前記第２めっき層の面積が前記シード層の面積よりも大きく、
断面視して、前記第２めっき層の一部が、前記シード層よりも前記基体側に設けられていることを特徴とする電極構造。
【請求項２】
平面視して、前記第２めっき層の面積が前記電極の面積よりも大きく、
断面視して、前記第２めっき層の一部が、前記電極の前記シード層側の表面よりも前記基体側に設けられている、請求項１に記載の電極構造。
【請求項３】
前記第１めっき層の前記第１部位の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項１または２に記載の電極構造。
【請求項４】
前記シード層の径が、厚み方向の上方へ向かうにつれて小さくなる、請求項２または３に記載の電極構造。
【請求項５】
請求項１乃至４のいずれかに記載の電極構造を備えた半導体素子。
【請求項６】
配線電極を有する実装基板と、
請求項５に記載の半導体素子と、を備え、
前記実装基板の前記配線電極と、前記半導体素子の前記電極とが電気的に接続されている半導体装置。
【請求項７】
請求項６に記載の半導体装置と、
前記実装基板上に設けられた発熱部と、を備え、
前記配線電極が、前記発熱部と電気的に接続されているサーマルヘッド。
【請求項８】
請求項７に記載のサーマルヘッドと、
前記発熱部上に記録媒体を搬送する搬送機構と、
前記発熱部上に前記記録媒体を押圧するプラテンローラとを備えるサーマルプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタに関する。
【背景技術】
【０００２】
従来、基体と、基体上に設けられた電極と、電極上に設けられためっき層とを備える電極構造が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５８４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した電極構造では、電極とめっき層のシェア強度が低い場合に、基体に形成された電極と、めっき層とが剥離を生じてしまう可能性がある。
【課題を解決するための手段】
【０００５】
本発明の電極構造は、基体と、基体上に設けられた電極と、電極上に設けられたシード層と、電極上に設けられた第１めっき層と、第１めっき層を被覆する第２めっき層と、を備える。第１めっき層は、第１部位と、第１部位上に位置する第２部位とを有しており、平面視して、第１部位の面積が第２部位の面積よりも大きい。平面視して、第２めっき層の面積がシード層の面積よりも大きい。断面視して、第２めっき層の一部が、シード層よりも基体側に設けられている。
【０００６】
本発明の半導体素子は、上記に記載の電極構造を備えている。
【０００７】
本発明の半導体装置は、配線電極を有する実装基板と、上記に記載の半導体素子とを備え、実装基板の配線電極と、半導体素子の電極とが電気的に接続されている。
【０００８】
本発明のサーマルヘッドは、上記に記載の半導体装置と、実装基板上に設けられた発熱部とを備え、配線電極が、発熱部と電気的に接続されている。
【０００９】
本発明のサーマルプリンタは、上記に記載のサーマルヘッドと、発熱部上の記録媒体を搬送する搬送機構と、発熱部上に記録媒体を押圧するプラテンローラとを備える。
【発明の効果】
【００１０】
本発明によれば、シェア強度の向上した電極構造を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る半導体素子を示す概略図である。
【図２】（ａ）は本発明の一実施形態に係る半導体素子を示す断面図、（ｂ）はＣｕめっき層の平面図である。
【図３】図２のＡを拡大して示す拡大断面図である。
【図４】（ａ）および（ｂ）は、図２の半導体素子の製造方法を示す工程図である。
【図５】（ｃ）および（ｄ）は、図２の半導体素子の製造方法を示す工程図である。
【図６】（ｅ）および（ｆ）は、図２の半導体素子の製造方法を示す工程図である。
【図７】（ｇ）および（ｈ）は、図２の半導体素子の製造方法を示す工程図である。
【図８】本発明の一実施形態に係る半導体装置を示す外観斜視図である。
【図９】本発明の他の実施形態に係る半導体装置を示す外観斜視図である。
【図１０】本発明の一実施形態に係るサーマルヘッドを示す外観斜視図である。
【図１１】本発明の一実施形態に係るサーマルプリンタを示す外観構成図である。
【図１２】本発明の他の実施形態に係る半導体素子を示す断面図である。
【図１３】図１２に示すＢを拡大して示す拡大断面図である。
【図１４】（ａ）は本発明のさらに他の実施形態に係る半導体素子を示す断面図、（ｂ）はＣｕめっき層およびシード層の平面図である。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
第１の実施形態に係る電極構造Ｃ１を図１〜３に示す半導体素子Ｘ１を用いて説明する。なお、後述する第１部位１４ａと第２部位１４ｂとの境界は、便宜的に二点鎖線で示している。
【００１３】
半導体素子Ｘ１は、図１で示すように電極構造Ｃ１が基体２に所定の間隔をあけて複数設けられている。より具体的には、基体２と、基体２上に設けられた電極４と、電極４の一部が露出した状態で被覆した保護層６と、電極４および保護層６の一部を被覆するシード層１２と、シード層１２上に設けられたＣｕめっき層１４と、Ｃｕめっき層１４を被覆するＮｉめっき層１６と、Ｎｉめっき層１６を被覆するＡｕめっき層１８とを備える電極構造Ｃ１が設けられている。
【００１４】
そして、Ｃｕめっき層１４を平面視した図２（ｂ）で示すように、Ｃｕめっき層１４は、第１部位１４ａと、第２部位１４ｂにより構成されており、第１部位１４ａ上に第２部位１４ｂが形成されている。Ｃｕめっき層１４は、平面視して、第１部位１４ａの面積が、第２部位１４ｂの面積よりも大きくなっている。すなわち、図２（ａ）で示すＤ１方向に断面視して、Ｃｕめっき層１４は、側面に電極４に沿って突出する突出部２０を有している。
【００１５】
基体２は、電極４を保持する機能を有しており、例えば、単結晶シリコンを用いて形成されている。内部には、必要に応じてＰ型領域、Ｎ型領域あるいは絶縁領域等により構成されたトランジスタあるいはスイッチング素子等の機能回路が集積されている。また、これらの機能回路間を電気的に接続する配線回路が形成されていてもよい。
【００１６】
基体２上に設けられた電極４は、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−ＳｉあるいはＡｌ−Ｓｉ−Ｃｕ等の金属材料により形成することが好ましい。また、電極４は、０．５〜２．０μｍの厚みに形成することが好ましい。電極４は、電源電圧あるいは電気信号等を供給するために外部回路との接続用の電極として機能する。電極４の作製方法を例示すると、スパッタリング法あるいは蒸着法により成膜し、その後、必要であればフォトリソグラフィー技術、あるいはエッチング技術を用いて所定パターンを形成すればよい。
【００１７】
保護層６は、図２（ａ）に示すように、基体２上に、電極４の露出部７を除くほぼ全面にわたって設けられており、電極４の周囲の一部を被覆して設けられている。そして、保護層６は、基体２上の上述した機能回路、あるいは電極４を大気に曝されないように被覆している。そのため、これらが大気中に含まれている水分により腐食する可能性を低減することができる。保護層６は、窒化珪素、酸化珪素、あるいはポリイミド等の電気絶縁材料により形成することができる。また、保護層６は、従来周知のスパッタリング法、フォトリソグラフィー技術、あるいはエッチング技術等の薄膜形成技術を用いて基体２上に形成することができ、０．５〜２．０μｍの厚みに形成することが好ましい。なお、露出部７は、平面視して矩形状に設けられているが、矩形状に限られるものではない。例えば、平面視して円形状でも多角形状でもよい。
【００１８】
シード層１２は、電極４の露出部７と保護層６とを被覆しており、密着層８と、密着層８上に設けられた下地層１０とにより構成されている。密着層８は、下地層１０と電極４との密着性を高めるために設けられており、例えばＴｉを含む材料により形成することができる。下地層１０は、後述するＣｕめっき層１４を密着層８上に形成するために設けられており、例えばＣｕを含む材料により形成することができる。シード層１２は、スパッタリング法、あるいは蒸着法等により形成することができる。
【００１９】
Ｃｕめっき層１４は、シード層１２上に形成されている。詳細は後述するが、Ｃｕめっき層１４は、電解めっき法により形成されており、低コストかつ短時間に形成することができる。また、電解めっき法によりＣｕめっき層１４を形成した場合、下地層１０とＣｕめっき層１４とが一体的に形成されることとなり、下地層１０はＣｕめっき層１４に含まれることとなる。ここで、Ｃｕめっき層１４のＤ２方向における厚みは、電気的な抵抗を低減させるために、５〜２０μｍとすることが好ましい。
【００２０】
Ｎｉめっき層１６は、Ｃｕめっき層１４を被覆するように設けられている。より詳細には、Ｎｉめっき層１６は、Ｃｕめっき層１４およびシード層１２を被覆するように設けられており、さらに電極４の周囲に位置する保護層６も覆うように設けられている。Ｎｉめっき層１６のＤ２方向における厚みは、１〜５μｍとすることができる。
【００２１】
また、Ｎｉめっき層１６のＤ２方向における厚みを変更することで、低コストで容易に電極構造Ｃ１の厚みを変更することができ、電極構造Ｃ１の厚みを容易に変更することができる。
【００２２】
Ａｕめっき層１８は、Ｎｉめっき層１６を被覆するように設けられている。より詳細には、Ａｕめっき層１８は、Ｎｉめっき層１６を被覆するとともに、電極４の周囲に位置する保護層６も覆うように設けられている。それにより、Ａｕめっき層１８の内部に位置するシード層１２、Ｃｕめっき層１４、およびＮｉめっき層１６が酸化する可能性を低減することができる。Ａｕめっき層１８のＤ２方向における厚みは、０．３〜３μｍとすることができる。
【００２３】
図３を用いて、Ｃｕめっき層１４の端部の形状について詳細に説明する。
【００２４】
図３は、図２（ａ）の一点鎖線Ａに示す部位を拡大して示す拡大断面図である。図３に示すように、Ｃｕめっき層１４は、平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きく、Ｄ１方向に断面視して、Ｃｕめっき層１４の第１部位１４ａの側面に電極４の外側へ向けて、電極４に沿って突出する突出部２０を有する。
【００２５】
本実施形態では、第１部位１４ａの径は、厚み方向であるＤ２方向の上方へ向かうにつれて小さくなっている。そのため、突出部２０はＤ１方向に断面視して、三角形状となっている。図２では一部省略しているが、図２（ａ）に示すように、第２部位１４ｂの側面は、Ｄ２方向に沿って設けられている。なお、径とは、第１部位１４ａが平面視して矩形状の場合は対角線であり、第１部位１４ａが平面視して円形状の場合は直径である。  突出部２０の高さＨは１〜３μｍ、長さＬは０．１〜１．０μｍ、角度θは４５〜８５°であることが好ましい。突出部２０の形状を上記に記載した範囲とすることで、Ｄ１方向の強度であるシェア強度向上させることができる。なお、角度θは、突出部２０の上端２０ａと、突出部２０の下端２０ｂとを結ぶ線分と水平面のなす角である。なお、シード層１２の端部上に、突出部２０の下端２０ｂが配置されているため、平面視して、シード層１２は、Ｃｕめっき層１４に被覆されて見えない構成となっている。
【００２６】
本実施形態に係る電極構造Ｃ１を備えた半導体素子Ｘ１によれば、Ｃｕめっき層１４は、第１部位１４ａと、第１部位１４ａ上に位置する第２部位１４ｂとを有しており、平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きいことから、Ｃｕめっき層１４の側面に、電極４に沿って突出する突出部２０を有することとなる。そのため、シェア強度の向上した電極構造Ｃ１とすることができ、電極４とＣｕめっき層１４とが剥離する可能性を低減することができる。それゆえ、半導体素子Ｘ１のシェア強度を向上させることができる。
【００２７】
また、第１部位１４ａの径が、第１部位１４ａの厚み方向の上方へ向かうにつれて小さくなっているため、第１部位１４ａが、Ｄ１方向に断面視して、三角形状の突出部２０とすることができる。そのため、半導体素子Ｘ１のシェア強度をさらに向上させることができる。
【００２８】
ここで、仮に、突出部が矩形状に設けられていた場合に、矩形状の角部の上部に配置されたＮｉめっき層が、応力の集中によりクラックが発生する可能性、あるいはＮｉめっき層により封止できない可能性があった。
【００２９】
これに対して、本実施形態に係る電極構造Ｃ１は、突出部２０の上端２０ａよりも下端２０ｂが、Ｄ１方向に突出しているため、Ｄ１方向に断面視して、三角形状の突出部２０とすることができる。そのため、突出部２０の上端２０ａから下端２０ｂにかけてＮｉめっき層１６を被覆することができ、Ｃｕめっき層１６の被覆性を向上させることができる。
【００３０】
なお、第１の実施形態に係る半導体素子Ｘ１では、シード層１２を密着層８と下地層１０とにより構成する例を示したが、密着層８または下地層１０のみを設けた構成としてもよい。
【００３１】
また、Ｃｕめっき層１４を電解めっき法により形成した例を示したが、無電解めっき法により形成してもよい。
【００３２】
ここで、シェア強度の測定方法について説明する。
【００３３】
このシェア強度試験は、シェア強度測定装置（ＲＨＥＳＣＡ（株）製ＰＴＲ−１０００）を用いて行った。シェア強度測定装置は、ボールシェアセンサおよびシェアツールを備えており、これらは上下移動可能に保持されている。電極構造Ｃ１を備える半導体素子Ｘ１は、水平方向に移動可能なステージ上に載置される。
【００３４】
まず、半導体素子Ｘ１をステージ上に載置する。
【００３５】
次に、シェアツールを保護層６の表面に接触する間際まで降下させ、半導体素子Ｘ１の表面の位置をテスタに認識させると、予め設定した距離（約５μｍ）だけシェアツールを上昇させる。
【００３６】
その後、ステージを水平方向に速度２５μｍ／ｓｅｃで移動させ、シェアツールが電極構造Ｃ１を備える電極構造Ｃ１を短辺側の横方向から押圧するように通過させる。これにより、各電極４において電極４と基体２との間で剥離を生じさせ、電極４の基体２から剥離した平面視したときの面積と、新たに露出した基体２の平面視したときの面積とを測定した。
【００３７】
さらに、電極構造Ｃ１ごとに剥離面積率（平面視したときの新たに露出した基体２の面
積／平面視したときの剥離前の電極２の面積）を割り出して求めることができる。
【００３８】
次に、図４〜７を用いて、半導体素子Ｘ１の製造方法について説明する。
【００３９】
まず、基体２の上面にスパッタリング法により電極４を形成する。そして、電極４の一部を露出させるように保護層６をスパッタリング法により形成する。続いて、電極４および保護層６の上面に密着層８および下地層１０をそれぞれスパッタリング法により形成する（図４（ａ）参照）。
【００４０】
次に、Ｃｕめっき層１４を形成するために、所定のパターンのレジスト層２２を基体２上に形成する。レジスト層２２は、例えば、厚みが１０〜５０μｍ程度の未硬化の紫外線硬化性樹脂および熱硬化性樹脂を含有する感光性樹脂フィルムを基体２の上面に貼着して、これをフォトリソグラフィー技術を用いて露光、現像することにより形成することができる。そして、電解めっき法により、Ｃｕめっき層１４を形成する（図４（ｂ）参照）。
【００４１】
次に、レジスト層２２を水酸化ナトリウム水溶液等の剥離液を用いて剥離する（図５（ｃ）参照）。その後、レジスト層２２により被覆されていた下地層１０および密着層８を適宜エッチングして取り除く（図５（ｄ）参照）。
【００４２】
そして、Ｃｕめっき層１４をエッチングして、第１部位１４ａ、および第２部位１４ｂを形成する（図６（ｅ）参照）。図６（ｅ）に示す破線は、図６（ｅ）の工程前のＣｕめっき層１４を示している。図６（ｅ）工程において、Ｃｕめっき層１４の第２部位１４ｂをエッチングすることにより、第１部位１４ａ、および第２部位１４ｂを形成し、突出部２０を作製している。
【００４３】
次に、第２部位１４ｂを三角形状にエッチングする（図６（ｆ）参照）。第１部位１４ａを断面視して三角形状にエッチングする方法は、エッチングする領域を段階的に変化させて、図６（ｆ）工程を複数回行う。それにより、断面視して突出部２０を三角形状とすることができる。なお、断面視して三角形状にする方法は、図６（ｆ）の工程を複数行わずに、エッチング液の粘度を変更する方法を用いてもよい。
【００４４】
次に、Ｃｕめっき層１４の表面にＰｄ触媒を付与した後、Ｃｕめっき層１４、シード層１２、および保護層６を被覆するように、Ｎｉめっき層１６を無電解めっき法により形成する（図７（ｇ）参照）。
【００４５】
ここで、Ｃｕめっき層をエッチングする場合に、シード層の密着層または下地層が、オーバーエッチングされてＣｕめっき層とシード層との間に空隙ができる可能性があった。この空隙にエッチングの薬液が残った場合、Ｃｕめっき層およびＮｉめっき層が腐食する原因となる可能性があった。
【００４６】
これに対して本実施形態に係る電極構造Ｃ１を備える半導体素子Ｘ１は、Ｃｕめっき層１４が、第１部位１４ａと第２部位１４ｂとを有しており、平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きいことから、Ｃｕめっき層１４とシード層１２（密着層８）との間にＮｉめっき層１６が入り込む可能性を低減することができる。また、Ｃｕめっき層１４とシード層１２（密着層８）との間にＮｉめっき層１６が入り込まずに空隙ができる可能性を低減することができる。さらに、エッチング液等の薬液が、Ｃｕめっき層１４とシード層１２（密着層８）との間に残留する可能性を低減することができる。それにより、長期信頼性の向上した半導体素子Ｘ１とすることができる。
【００４７】
次に、Ｎｉめっき層１６を被覆するように、Ａｕめっき層１８を無電解めっき法により
形成する（図７（ｈ）参照）。このようにして、半導体素子Ｘ１を作製することができる。
【００４８】
図８を用いて、半導体装置Ｙ１について説明する。
【００４９】
半導体装置Ｙ１は、配線電極２６を有する実装基板２３と、第１の実施形態に係る半導体素子Ｘ１とを有しており、実装基板２３の配線電極２６と、半導体素子Ｘ１の電極４とが電気的に接続されている。そして、半導体素子Ｘ１は電極構造Ｃ１を備えている。電極４と配線電極２６とは、図８の網掛けで示すように、異方導電性接着剤３０にて電気的に接続されている。このようにして、実装基板２３に半導体素子Ｘ１が実装され、半導体装置Ｙ１を構成している。
【００５０】
実装基板２３は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。実装基板２３の一方の主面に、複数の配線電極２６が設けられている。配線電極２６は、Ａｌ、Ｃｕ、ＮｉあるいはＡｕ等の導電体により形成されている。配線電極２６は、必要に応じて実装基板２３の他方の主面まで引出す場合、あるいは実装基板２３の内部に形成されたビアホール導体に接続される場合がある。このような配線電極２６は、フォトリソグラフィー技術あるいは厚膜印刷技術を用いて形成することができる。
【００５１】
半導体素子Ｘ１としては、集積回路、ダイオード、あるいはコンデンサ等の電子部品を例示することができる。
【００５２】
異方導電性接着剤３０は、絶縁性の樹脂の内部に導電性の粒子を複数個有しており、導電性の粒子を介して、電気的に導通させる機能を有する。
【００５３】
ここで、異方導電性接着剤により、半導体素子と配線電極とを電気的に接続する際に、配線電極と向かい合う半導体素子の表面が粗いと、導電の粒子の導通がうまく図れない場合がある。これに対して本実施形態に係る半導体装置Ｙ１を構成する半導体素子Ｘ１は、図６（ｅ）の工程により、Ｃｕめっき層１４の上面をエッチングしているため、Ｃｕめっき層１４（第２部位１４ｂ）の上面の表面粗さを滑らかにすることができる。それにより、Ｃｕめっき層１４の上面の表面粗さに起因して、半導体素子Ｘ１の上面の表面粗さが粗くなる可能性を低減することができる。そのため、半導体装置Ｙ１は、異方導電性接着剤３０の電気的な導通を確保することができる。
【００５４】
半導体装置Ｙ１は、シェア強度の向上した半導体素子Ｘ１により、半導体素子Ｘ１と実装基板２３とを電気的に接続しているため、半導体素子Ｘ１と実装基板２３との接続強度を向上させることができる。
【００５５】
図９を用いて他の実施形態の半導体装置Ｙ２について説明する。
【００５６】
図９に示す半導体装置Ｙ２は、実装基板２３に設けられた配線電極２６が、電極構造Ｃ１を構成する点で、半導体装置Ｙ１とは異なる。
【００５７】
半導体装置Ｙ２は、実装基板２３と、実装部品２８とを備えている。実装基板２３は、一方の主面に、複数の配線電極２６が設けられており、配線電極２６は電極構造Ｃ１を有している。実装部品２８は、基体２の一方の主面に、端子電極２４が形成されている。つまり、電極構造Ｃ１を有する電極が実装基板２３に設けられている点で、半導体装置Ｙ１と構成が異なる。
【００５８】
この場合においても、シェア強度の向上した実装基板２３を半導体装置Ｙ２は備えていることから、シェア強度の向上した半導体装置Ｙ２とすることができる。
【００５９】
次に、本発明の一実施形態に係るサーマルヘッドＺ１について、図１０を参照しつつ説明する。図１０は、本実施形態のサーマルヘッドＺ１の概略構成図である。
【００６０】
図１０に示すように、本実施形態のサーマルヘッドＺ１は、実装基板２３上に、発熱部１５が列状に配置されている。
【００６１】
サーマルヘッドＺ１は、実装基板２３上に発熱部１５、共通電極１７、個別電極１９、および信号電極２１が形成されており、共通電極１７および信号電極２１と駆動ＩＣ２９とが電気的に接続されている。なお、サーマルヘッドＺ１においては、配線電極は、共通電極１７、個別電極１９、および信号電極２１である。
【００６２】
発熱部１５は、一端が共通電極１７の主配線部１７ａに接続されており、他端が個別電極１９に接続されている。発熱部１５は、例えば、ＴａＮ系、ＴａＳｉＯ系、ＴａＳｉＮＯ系、ＴｉＳｉＯ系、ＴｉＳｉＣＯ系またはＮｂＳｉＯ系等の電気抵抗の比較的高い材料によって形成されている。そのため、後述する共通電極１７と個別電極１９との間に電圧が印加され、発熱部１５に電流が供給されたときに、ジュール発熱によって発熱部１５が発熱する。
【００６３】
共通電極１７は、実装基板２３の発熱部１５が設けられた一方側に、発熱部１５の配列方向に沿って主配線部１７ａが設けられている。そして、実装基板２３の発熱部１５の配列方向の両端に、実装基板２３に沿って実装基板２３の他方側に副配線部１７ｂが設けられている。
【００６４】
個別電極１９は、それぞれの発熱部１５に対応して設けられており、一端が発熱部１５に接続され、他端が駆動ＩＣ２９と接続されている。
【００６５】
信号電極２１は、駆動ＩＣ２９に外部から送られてきた信号を供給する機能を有しており、図１０では、個別電極１９と同等の個数を備えた例を示している。信号電極２１の一端は、駆動ＩＣ２９と接続されており、他端は、実装基板２３の他方側に引き出されている。なお、信号電極２１は、駆動ＩＣ２９に供給する信号に合わせて設ければよく、個別電極１９と同等の個数を備えなくともよい。また、隣り合う駆動ＩＣ２９同士を信号電極２１により接続してもよい。
【００６６】
そして、共通電極１７の副配線部１７ｂと、信号電極２１の他端とが、図１０には示していないが、外部基板と、はんだあるいは異方導電性接着剤により電気的に接続されており、サーマルヘッドＺ１に外部から電圧を供給している。
【００６７】
共通電極１７、個別電極１９、および信号電極２１は、導電性を有する材料で形成されており、例えば、アルミニウム、金、銀および銅のうちのいずれか一種の金属またはこれらの合金によって形成されている。
【００６８】
実装基板２３は、例えば、セラミックス、あるいはガラスエポキシ樹脂等の絶縁性の基板により形成されている。
【００６９】
駆動ＩＣ２９は、図１０に示すように、複数の発熱部１５の各群に対応して配置されており、個別電極１９と信号電極２１とに接続されている。この駆動ＩＣ２９は、各発熱部１５の通電状態を制御するためのものであり、内部に複数のスイッチング素子（不図示）
を有しており、スイッチング素子がオフ状態のときに不通電状態となる公知のものを用いることができる。各駆動ＩＣ２９は、内部のスイッチング素子に接続されている一方の接続端子（不図示）が個別電極１９に接続されており、このスイッチング素子に接続されている他方の接続端子（不図示）が信号電極２１に接続されている。これにより、駆動ＩＣ２９の各スイッチング素子がオン状態のときに、各スイッチング素子に接続された個別電極１９と信号電極２１とが電気的に接続される。そして、これらの接続端子が、電極構造Ｃ１を構成している。つまり、半導体素子Ｘ１として駆動ＩＣ２９が機能することとなる。
【００７０】
サーマルヘッドＺ１は、半導体素子Ｘ１の電極４が電極構造Ｃ１を構成することから、駆動ＩＣ２９とサーマルヘッド基板２３との接続強度を向上させることができ、長期信頼性の向上したサーマルヘッドＺ１とすることができる。
【００７１】
次に、本発明の一実施形態に係るサーマルプリンタＺ２について、図１１を参照しつつ説明する。図１１は、本実施形態のサーマルプリンタＺ２の概略構成図である。
【００７２】
図１１に示すように、本実施形態のサーマルプリンタＺ２は、上述のサーマルヘッドＺ１、搬送機構４０、プラテンローラ５０、電源装置６０および制御装置７０を備えている。サーマルヘッドＺ１は、サーマルプリンタＺ２の筐体に設けられた取付部材８０の取付面８０ａに取り付けられている。なお、このサーマルヘッドＺ１は、発熱部１５の配列方向が、後述する記録媒体Ｐの搬送方向Ｓに直交する方向、言い換えると主走査方向であり、図１１においては紙面に直交する方向に沿うようにして、取付部材８０に取り付けられている。
【００７３】
搬送機構４０は、感熱紙、インクが転写される受像紙等の記録媒体Ｐを図１１の矢印Ｓ方向に搬送して、サーマルヘッドＺ１の複数の発熱部１５上に搬送するためのものであり、搬送ローラ４３，４５，４７，４９を有している。搬送ローラ４３，４５，４７，４９は、例えば、ステンレス等の金属からなる円柱状の軸体４３ａ，４５ａ，４７ａ，４９ａを、ブタジエンゴム等からなる弾性部材４３ｂ，４５ｂ，４７ｂ，４９ｂにより被覆して構成することができる。なお、図示しないが、記録媒体Ｐがインクが転写される受像紙等の場合は、記録媒体ＰとサーマルヘッドＺ１の発熱部１５との間に、記録媒体Ｐとともにインクフィルムを搬送するようになっている。
【００７４】
プラテンローラ５０は、記録媒体ＰをサーマルヘッドＺ１の発熱部１５上に押圧するためのものであり、記録媒体Ｐの搬送方向Ｓに直交する方向に沿って延びるように配置され、記録媒体Ｐを発熱部１５上に押圧した状態で回転可能となるように両端部が支持されている。プラテンローラ５０は、例えば、ステンレス等の金属からなる円柱状の軸体５０ａを、ブタジエンゴム等からなる弾性部材５０ｂにより被覆して構成することができる。
【００７５】
電源装置６０は、上記のようにサーマルヘッドＺ１の発熱部１５を発熱させるための電流および駆動ＩＣ２９を動作させるための電流を供給するためのものである。制御装置７０は、上記のようにサーマルヘッドＺ１の発熱部１５を選択的に発熱させるために、駆動ＩＣ２９の動作を制御する制御信号を駆動ＩＣ２９に供給するためのものである。
【００７６】
本実施形態に係るサーマルプリンタＺ２は、図１１に示すように、プラテンローラ５０によって記録媒体ＰをサーマルヘッドＺ１の発熱部１５上に押圧しつつ、搬送機構４０によって記録媒体Ｐを発熱部１５上に搬送しながら、電源装置６０および制御装置７０によって発熱部９を選択的に発熱させることで、記録媒体Ｐに所定の印画を行うことができる。なお、記録媒体Ｐが受像紙等の場合は、図示しないが記録媒体Ｐとともに搬送されるインクフィルムの昇華性インクを記録媒体Ｐに熱拡散することによって、記録媒体Ｐへの印
画を行うことができる。
＜第２の実施形態＞
図１２、１３を用いて本発明の第２の実施形態に係る電極構造Ｃ２を備える半導体素子Ｘ２について説明する。半導体素子Ｘ２は、シード層１２の径が、厚み方向の上方へ向かうにつれて小さくなっており、突出部２０がＤ１方向に断面視して三角形状である。
【００７７】
半導体素子Ｘ２の突出部２０は、Ｃｕめっき層１４の第１部位１４ａからシード層１２（密着層８）にわたって連続的に設けられている。そして、Ｃｕめっき層１４の第１部位１４ａの径がＤ２方向の上方へ向かうにつれて小さくなっており、シード層１２の端部がＤ１方向に断面視して、三角形状となっている。そのため、突出部２０は、Ｃｕめっき層１４の第１部位１４ａおよびシード層１２により形成されており、Ｃｕめっき層１４の第１部位１４ａおよびシード層１２は、一体的に突出部２０を形成している。それにより、突出部２０は、Ｄ１方向に断面視して、三角形状となっている。なお、半導体素子Ｘ２は、図６（ｆ）の工程の後に、シード層１２（密着層８）も同様に図６（ｆ）の工程のようにエッチングすることにより作製することができる。
【００７８】
半導体素子Ｘ２は、Ｃｕめっき層１４の第１部位１４ａおよびシード層１２により一体的に形成された突出部２０が三角形状を有していることから、シェア強度の向上した電極構造Ｃ２とすることができ、電極４とＣｕめっき層１４とが剥離する可能性を低減することができる。それゆえ、半導体素子Ｘ２のシェア強度を向上させることができる。
【００７９】
なお、Ｃｕめっき層１４の第１部位１４ａおよびシード層１２により一体的に形成された突出部２０が全体的に三角形状を有する例を示したが、突出部２０がＣｕめっき層１４からシード層１２にわたって連続的に設けなくてもよい。つまり、第１部位１４ａおよびシード層１２の突出部２０がそれぞれ三角形状を有しており、三角形状の斜辺が連続して設けられていなくともよい。
【００８０】
また、半導体素子Ｘ２は、突出部２０がＣｕめっき層１４およびシード層１２にかけて連続的に設けられていることから、θとθ´とが同程度の角度を有することとなる。そのため、突出部２０の上部にＮｉめっき層１６が設けられた場合においても、Ｎｉめっき層１６の封止性を高めることができる。なお、θとθ´とが同程度ではなく、θよりもθ´の角度が大きくてもよく、小さくてもよい。
【００８１】
なお、後述する半導体素子Ｘ３のように、半導体素子Ｘ２のシード層１２を第１部位１４ａよりも突出させてもよい。その場合においても、Ｎｉめっき層１６とシード層１２とが、直接接続されることとなり、Ｎｉめっき層１６とシード層１２との接続強度を向上させることができ、半導体素子Ｘ２のシェア強度を向上させることができる。
＜第３の実施形態＞
図１４を用いて本発明の第３の実施形態に係る電極構造Ｃ３を備える半導体素子Ｘ３を説明する。半導体素子Ｘ３は、断面視して、第１部位１４ａの突出部２０が矩形状である点、および平面視して、シード層の面積が第１部位１４ａの面積よりも大きい点が電極構造Ｃ１を備える半導体素子Ｘ１と異なり、その他の構成は同様である。
【００８２】
ここで、半導体素子Ｘ３において、シード層１２は、Ｔｉを含む密着層８の上にＣｕを含む下地層１０を積層して形成しているが、下地層１０上にＣｕめっき層１４を形成しているため、下地層１０とＣｕめっき層１４とが一体となる。それゆえ、半導体素子Ｘ３において、シード層１２は密着層８を示すこととする。
【００８３】
図１４（ｂ）で示すように、平面視して、シード層１２の面積が第１部位１４ａの面積よりも大きいことから、半導体素子Ｘ３のシェア強度をさらに向上させることができる。
【００８４】
また、シード層１２の端部が、第２めっき層であるＮｉめっき層１６により被覆されている。ここで、シード層１２に含まれるＴｉとＮｉめっき層１６に含まれるＮｉとの接続強度が保護層６とＮｉめっき層１６との接続強度よりも高いことから、半導体素子Ｘ３のシェア強度を向上させることができる。
【００８５】
なお、半導体素子Ｘ３では、第１部位１４ａの突出部２０、およびシード層１２の突出部２０をともに断面視して矩形状とした例を示したが、第１部位１４ａの突出部２０のみ矩形状としてもよく、またシード層１２の突出部２０のみを矩形状としてもよい。
【００８６】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、実施形態Ｘ１〜３を任意に組み合わせてもよい。
【００８７】
半導体素子Ｘ１が平面視して、第１部位１４ａの面積が第２部位１４ｂの面積よりも大きい例として、Ｄ１方向およびＤ３方向に大きい例を示したが、Ｄ１方向にのみ大きくてもよい。その場合においても、Ｄ１方向のシェア強度を向上させることができる。
【００８８】
なお、半導体素子Ｘ１を用いた半導体装置Ｙ１、およびサーマルヘッドＺ１の例について説明したが、この半導体素子Ｘ１に代えて、半導体素子Ｘ２、３のいずれかを用いて半導体装置Ｙ１、およびサーマルヘッドＺ１を構成してもよい。また、サーマルプリンタＺ２においても同様である。
【００８９】
また、平面視して、矩形状の電極構造を例示したが、円形状の電極構造でもよい。その場合においてもシェア強度の向上した電極構造とすることができる。
【符号の説明】
【００９０】
Ｃ１〜３  電極構造
Ｘ１〜３  半導体素子
Ｙ１、２  半導体装置
Ｚ１  サーマルヘッド
Ｚ２  サーマルプリンタ
２  基体
４  電極
６  保護層
８  密着層
１０  下地層
１２  シード層
１４  Ｃｕめっき層
１４ａ  第１部位
１４ｂ  第２部位
１６  Ｎｉめっき層
１８  Ａｕめっき層
２０  突出部
【図１】
0005865630.tif 000002
【図２】
0005865630.tif 000003
【図３】
0005865630.tif 000004
【図４】
0005865630.tif 000005
【図５】
0005865630.tif 000006
【図６】
0005865630.tif 000007
【図７】
0005865630.tif 000008
【図８】
0005865630.tif 000009
【図９】
0005865630.tif 000010
【図１０】
0005865630.tif 000011
【図１１】
0005865630.tif 000012
【図１２】
0005865630.tif 000013
【図１３】
0005865630.tif 000014
【図１４】
0005865630.tif 000015