(57)【特許請求の範囲】
【請求項１】
入力電源から電池の充電に用いる出力電圧を、前記電池が接続される端子に生成する充電回路を制御する充電制御回路であって、
前記出力電圧の最大値が生成されている際の前記端子に接続された負荷に流れる負荷電流と比べて小さい第１電流より、前記入力電源からの入力電流が小さいか否かを判定する判定回路と、
前記出力電圧の最大値に応じた基準電圧と、前記出力電圧に応じた帰還電圧との誤差を増幅する誤差増幅回路と、
前記入力電流が供給されるインダクタに直列に接続され、オンされると前記インダクタに流れるインダクタ電流を増加させる第１ＭＯＳトランジスタと、前記インダクタ及び前記第１ＭＯＳトランジスタに直列に接続され、オンされると前記インダクタ電流を前記端子に供給して前記出力電圧を上昇させる第２ＭＯＳトランジスタとを、前記入力電流が前記第１電流より大きいことが判定された場合、前記誤差が小さくなるように相補的にスイッチングし、前記入力電流が前記第１電流より小さいことが判定された場合、前記第２ＭＯＳトランジスタをオフする駆動回路と、
を備えることを特徴とする充電制御回路。
【請求項２】
請求項１に記載の充電制御回路であって、
前記判定回路は、
前記入力電流に応じた第１電圧と、前記第１電流を示す第２電圧とを比較するとともに、前記第１電圧と、前記第１電流と比べて大きい第２電流を示す第３電圧とを比較する比較回路を含み、
前記駆動回路は、
前記比較回路の比較結果に基づいて、前記入力電流が前記第２電流より大きい場合、前記誤差が小さくなるように前記第１及び第２ＭＯＳトランジスタを相補的にスイッチングし、前記入力電流が前記第１電流より小さい場合、前記第２ＭＯＳトランジスタをオフすること、
を特徴とする充電制御回路。
【請求項３】
請求項２に記載の充電制御回路であって、
前記判定回路は、
前記入力電流が前記第２電流より大きいこと示す前記比較結果が入力されるとカウント値をリセットし、前記入力電流が前記第１電流より小さいことを示す前記比較結果が入力されている際には前記カウント値を変化させるカウンタを更に含んで構成され、
前記駆動回路は、
前記カウント値が所定値となるまでは、前記誤差が小さくなるように前記第１及び第２ＭＯＳトランジスタを相補的にスイッチングし、前記カウント値が前記所定値となると、前記第２ＭＯＳトランジスタをオフすること、
を特徴とする充電制御回路。
【請求項４】
請求項２または請求項３に記載の充電制御回路であって、
前記充電制御回路は集積回路であり、
抵抗が接続される端子と、
前記入力電流に応じた前記第１電圧が前記抵抗に発生するよう、前記端子を介して前記入力電流に応じた電流を前記抵抗に供給する電流生成回路と、
を備えることを特徴とする充電制御回路。
【請求項５】
入力電源から電池の充電に用いる出力電圧を、前記電池が接続される端子に生成する充電回路であって、
前記入力電源からの入力電流が供給されるインダクタと、
前記インダクタに直列に接続され、オンされると前記インダクタに流れるインダクタ電流を増加させる第１ＭＯＳトランジスタと、
前記インダクタ及び前記第１ＭＯＳトランジスタに直列に接続され、オンされると前記インダクタ電流を前記端子に供給して前記出力電圧を上昇させる第２ＭＯＳトランジスタと、
前記端子に接続された負荷に流れる負荷電流と比べて小さい第１電流より、前記入力電源からの前記入力電流が小さいか否かを判定する判定回路と、
前記出力電圧の最大値に応じた基準電圧と、前記出力電圧に応じた帰還電圧との誤差を増幅する誤差増幅回路と、
前記入力電流が前記第１電流より大きいことが判定された場合、前記誤差が小さくなるように前記第１及び第２ＭＯＳトランジスタを相補的にスイッチングし、前記入力電流が前記第１電流より小さいことが判定された場合、前記第２ＭＯＳトランジスタをオフする駆動回路と、
を備えることを特徴とする充電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、充電制御回路、充電回路に関する。
【背景技術】
【０００２】
リチウムイオン電池等の電池（二次電池）を充電する充電回路は、一般に、定電流で電池を充電する定電流モード、または定電圧で電池を充電する定電圧モードで動作する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８４５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、充電回路には、電池が充電回路に接続されていない状態であっても、充電回路の出力端子に接続された負荷（例えば、マイコン等）を駆動するために所定の定電圧を生成するものもある。このような充電回路の出力端子に、所定の定電圧より高い電池電圧の電池が接続されると、接続された電池から充電回路の入力側（入力電源）へと逆電流が流れてしまう。
【０００５】
本発明は上記課題を鑑みてなされたものであり、電池から入力側へ流れる逆電流を防止することができる充電制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の一つの側面に係る入力電源から電池の充電に用いる出力電圧を、前記電池が接続される端子に生成する充電回路を制御する充電制御回路は、前記出力電圧の最大値が生成されている際の前記端子に接続された負荷に流れる負荷電流と比べて小さい第１電流より、前記入力電源からの入力電流が小さいか否かを判定する判定回路と、前記出力電圧の最大値に応じた基準電圧と、前記出力電圧に応じた帰還電圧との誤差を増幅する誤差増幅回路と、前記入力電流が供給されるインダクタに直列に接続され、オンされると前記インダクタに流れるインダクタ電流を増加させる第１ＭＯＳトランジスタと、前記インダクタ及び前記第１ＭＯＳトランジスタに直列に接続され、オンされると前記インダクタ電流を前記端子に供給して前記出力電圧を上昇させる第２ＭＯＳトランジスタとを、前記入力電流が前記第１電流より大きいことが判定された場合、前記誤差が小さくなるように相補的にスイッチングし、前記入力電流が前記第１電流より小さいことが判定された場合、前記第２ＭＯＳトランジスタをオフする駆動回路と、を備える。
【発明の効果】
【０００７】
電池から入力側へ流れる逆電流を防止することができる充電制御回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明を適用した充電回路１０の概要を示す図である。
【図２】スイッチング制御回路３４の一例を示す図である。
【図３】端子Ｇに電池１５，１６が接続された際の充電回路１０の動作を説明するための図である。
【発明を実施するための形態】
【０００９】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＜＜充電回路１０の概要＞＞
図１は、本発明を適用した充電回路１０の構成を示す図である。充電回路１０は、２セルのリチウムイオン電池（以下、単に電池と称する）１５，１６を、定電流または定電圧で充電する回路である。なお、１セルのリチウムイオン電池の電圧は、例えば、２．４Ｖから４．２Ｖまで変化するため、２セルの電池１５，１６に発生する電圧は、４．８Ｖ〜８．４Ｖとなる。また、充電回路１０は、例えばＵＳＢ（Universal Serial Bus）バスから供給される電源１７に基づいて、電池１５，１６を充電するとともに、マイコン等の負荷１８に電源を供給する。
【００１１】
充電回路１０は、充電制御ＩＣ（Integrated Circuit）２０、コンデンサ２１〜２４、インダクタ２５、及び抵抗２６を含んで構成される。
【００１２】
充電制御ＩＣ２０（充電制御回路）は、インダクタ２５に流れるインダクタ電流ＩＬを制御することにより、電源１７からの入力電圧Ｖｉｎ（例えば、５Ｖ）より高い出力電圧Ｖｏｕｔを生成する回路であり、ＮＭＯＳトランジスタ３０〜３２、電流検出回路３３、スイッチング制御回路３４、及び端子Ａ〜Ｇを含んで構成される。
【００１３】
端子Ａには、電源１７（入力電源）からの入力電圧Ｖｉｎが印加されるとともに、入力電圧Ｖｉｎを安定化させるためのコンデンサ２１が接続されている。
【００１４】
ＮＭＯＳトランジスタ３０は、ドレインが端子Ａに接続され、ソースが端子Ｃに接続されている。
【００１５】
端子Ｃには、コンデンサ２２とインダクタ２５の一端が接続され、端子Ｄには、インダクタ２５の他端、ＮＭＯＳトランジスタ３１のドレイン、ＮＭＯＳトランジスタ３２のソースが接続されている。また、接地された端子Ｆには、ＮＭＯＳトランジスタ３１のソースが接続されている。
【００１６】
このため、インダクタ２５，ＮＭＯＳトランジスタ３１，３２は、入力電圧Ｖｉｎを昇圧する昇圧チョッパ回路を構成する。具体的には、ＮＭＯＳトランジスタ３２（第２ＭＯＳトランジスタ）がオフし、ＮＭＯＳトランジスタ３１（第１ＭＯＳトランジスタ）がオンすると、インダクタ２５に流れるインダクタ電流ＩＬは増加する。そして、ＮＭＯＳトランジスタ３１がオフし、ＮＭＯＳトランジスタ３２がオンすると、インダクタ２５に蓄えられたエネルギーは、端子Ｇを介してコンデンサ２４に放出される。したがって、端子Ｇに発生する出力電圧Ｖｏｕｔは昇圧される。なお、ＮＭＯＳトランジスタ３１，３２のそれぞれのソース及びドレインの間のダイオードＤ１，Ｄ２は、ボディダイオード（寄生ダイオード）である。
【００１７】
端子Ｇには、出力電圧Ｖｏｕｔで動作するマイコン等の負荷１８が接続されている。また、端子Ｇには、電池１５，１６が適宜接続される。なお、端子Ｇと電池１５，１６との間のスイッチＳＷは実際には設けられていないが、電池１５，１６が端子Ｇに接続されているか否かの理解を容易にするために描かれている。
【００１８】
電流検出回路３３（電流生成回路）は、電源１７からの端子Ａを介して入力される入力電流Ｉｉｎを検出し、入力電流Ｉｉｎの増加に応じた増加する電流Ｉａを生成する回路である。また、電流検出回路３３は、電流Ｉａを端子Ｂに接続された抵抗２６に供給するため、端子Ｂには、入力電流Ｉｉｎの増加に応じて上昇する電圧Ｖａ（第１電圧）を生成される。なお、電流検出回路３３は、電流検出抵抗や、ＮＭＯＳトランジスタ３０のカレントミラー回路等を用いて入力電流Ｉｉｎを検出する。また、電流検出回路３３は、出力電圧Ｖｏｕｔが昇圧されている際に、ＮＭＯＳトランジスタ３０がフルオン状態となる電圧をＮＭＯＳトランジスタ３０のゲートに印加する。
【００１９】
スイッチング制御回路３４は、電圧Ｖａ、出力電圧Ｖｏｕｔに基づいて、ＮＭＯＳトランジスタ３１，３２のスイッチングを制御する。スイッチング制御回路３４は、図２に示すように、充放電回路５０、判定回路５１、及びスイッチング回路５２を含んで構成される。なお、図２は、スイッチング制御回路３４の詳細を説明するための図であるため、図２においては、図１に示された端子ＡやＮＭＯＳトランジスタ３０等は適宜省略されている。
【００２０】
充放電回路５０は、入力電流Ｉｉｎが、充電回路１０が電池１５，１６を定電流充電する際の電流Ｉ０より小さい場合、コンデンサ２３を充電し、入力電流Ｉｉｎが電流Ｉ０より大きい場合、コンデンサ２３を放電する。充放電回路５０は、バイアス電圧生成回路６０、及びトランスコンダクタンスアンプ６１を含んで構成される。バイアス電圧生成回路６０は、電流Ｉ０の電流値を示す電圧Ｖ１を生成する。
【００２１】
トランスコンダクタンスアンプ６１は、入力電流Ｉｉｎが増加すると高くなる電圧Ｖａと、電流Ｉ０を示す電圧Ｖ１とに応じた電流でコンデンサ２３を充放電する。具体的には、電流Ｉｉｎが電流Ｉ０より低い場合、つまり、電圧Ｖａが電圧Ｖ１より低い場合には、トランスコンダクタンスアンプ６１は、コンデンサ２３を充電する。一方、電流Ｉｉｎが電流Ｉ０より高い場合、つまり、電圧Ｖａが電圧Ｖ１より高い場合には、トランスコンダクタンスアンプ６１は、コンデンサ２３を放電する。なお、ここでは、コンデンサ２３の充電電圧を電圧Ｖｃａｐとする。
【００２２】
判定回路５１は、入力電流Ｉｉｎが、所定の電流Ｉ１（第１電流）より小さいか否かを判定する。なお、電流Ｉ１の電流値は、出力電圧Ｖｏｕｔの最大値（８．４Ｖ）が生成されている際の負荷１８に流れる負荷電流の電流値よりも小さい。判定回路５１は、バイアス電圧生成回路７０、コンパレータ７１、及びカウンタ７２を含んで構成される。
【００２３】
バイアス電圧生成回路７０は、所定のバイアス電圧Ｖｂｉａｓを生成する。
【００２４】
コンパレータ７１（比較回路）は、バイアス電圧Ｖｂｉａｓに基づいて、２つの電圧をコンパレータ７１内で生成するヒステリシスコンパレータである。コンパレータ７１は、例えば、バイアス電圧Ｖｂｉａｓの１．１倍の電圧Ｖｂと、バイアス電圧Ｖｂｉａｓの１．２倍の電圧Ｖｃとを生成する。なお、電圧Ｖｂ（第２電圧）は、所定の電流Ｉ１の電流値を示す電圧であり、電圧Ｖｃ（第３電圧）は、電流Ｉ１と比べて大きい所定の電流Ｉ２（第２電流）の電流値を示す電圧である。また、電流Ｉ２の電流値も、出力電圧Ｖｏｕｔの最大値（８．４Ｖ）が生成されている際の負荷１８に流れる負荷電流の電流値よりも小さい。
【００２５】
コンパレータ７１は、入力電流Ｉｉｎが電流Ｉ１（＜Ｉ２）より小さくなると、つまり、電圧Ｖａが電圧Ｖｂ（＜Ｖｃ）より低くなると、ローレベル（以下、“Ｌ”レベル）の信号Ｖｃｏｍｐ（比較結果）を出力する。一方、コンパレータ７１は、入力電流Ｉｉｎが電流Ｉ２（＞Ｉ１）より大きくなると、つまり、電圧Ｖａが電圧Ｖｃ（＞Ｖｂ）より高くなると、ハイレベル（以下、“Ｈ”レベル）の信号Ｖｃｏｍｐを出力する。
【００２６】
カウンタ７２は、“Ｈ”レベルの信号Ｖｃｏｍｐが入力されると、カウント値ＣＮＴをリセットし、“Ｌ”レベルの信号Ｖｃｏｍｐが入力されている際には、クロック信号ＣＬＫに基づいてカウント値ＣＮＴをインクリメントする。なお、カウンタ７２のカウント値ＣＮＴは、リセットされると“０”（１０進数）となる。
【００２７】
スイッチング回路５２は、ＮＭＯＳトランジスタ３１，３２のオン、オフを制御する回路であり、抵抗９０〜９２、基準電圧回路９３、オペアンプ９４、コンデンサ９５、及び駆動回路９６を含んで構成される。
【００２８】
抵抗９０，９１は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し、基準電圧回路９３は、出力電圧Ｖｏｕｔの最大値（８．４Ｖ）に応じた所定の基準電圧Ｖｒｅｆを生成する。
【００２９】
オペアンプ９４は、２つの非反転入力端子（＋）と、１つの反転入力端子（−）を有し、２つの非反転入力端子（＋）の夫々に印加された電圧のうち、低い方の電圧と、反転入力端子（−）に印加された電圧との誤差に応じた電圧を出力する。ここでは、２つの非反転入力端子（＋）のうち、一方の端子には基準電圧Ｖｒｅｆが印加され、他方の端子には電圧Ｖｃａｐが印加されている。したがって、電圧Ｖｃａｐが基準電圧Ｖｒｅｆより低い場合、電圧Ｖｃａｐと帰還電圧Ｖｆｂとの誤差が増幅され、基準電圧Ｖｒｅｆが電圧Ｖｃａｐより低い場合、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの誤差が増幅される。オペアンプ９４の出力には、スイッチング回路５２の帰還ループの位相を補償するための抵抗９２及びコンデンサ９５が接続されている。なお、コンデンサ９５の電圧を電圧Ｖｄとする。
【００３０】
駆動回路９６は、カウント値ＣＮＴが所定値（以下、例えば“５”（１０進数）とする）となるまでは、電圧Ｖｄのレベルに基づいて、ＮＭＯＳトランジスタ３１と、ＮＭＯＳトランジスタ３２とを相補的にスイッチングする。具体的には、駆動回路９６は、電圧Ｖｄのレベルが高くなるにつれて出力電圧Ｖｏｕｔが上昇するよう、ＮＭＯＳトランジスタ３１，３２をスイッチングする。
【００３１】
また、駆動回路９６は、カウント値ＣＮＴがインクリメントされ“５”となると（“５”以上となると）、ＮＭＯＳトランジスタ３２をオフする。
【００３２】
＜＜電池１５，１６が接続されている状態での充電回路１０の動作＞＞
＝＝定電流充電＝＝
まず、電圧Ｖｃａｐが基準電圧Ｖｒｅｆよりも低く、充電回路１０が定電流で電池１５，１６を充電する際の動作を説明する。
【００３３】
例えば、電池１５，１６の充電電流の増加に応じて入力電流Ｉｉｎが電流Ｉ０より大きくなると、電圧Ｖａが所定の電流Ｉ０を示す電圧Ｖ１より高くなる。これにより、トランスコンダクタンスアンプ６２は、コンデンサ２３を放電するため電圧Ｖｃａｐは低下する。また、電圧Ｖｃａｐが低下するとコンデンサ９５は放電されるため、電圧Ｖｄは低下する。この結果、ＮＭＯＳトランジスタ３１がオンされる期間が短くなり、出力電圧Ｖｏｕｔは低下する。電池１５，１６の充電に用いられる出力電圧Ｖｏｕｔが低下すると、電池１５，１６の充電電流は減少するため、入力電流Ｉｉｎも減少することになる。このように、入力電流Ｉｉｎが電流Ｉ０より大きくなると、充電回路１０は入力電流Ｉｉｎを減少させる。
【００３４】
一方、例えば、充電電流の減少に応じて入力電流Ｉｉｎが電流Ｉ０より小さくなると、前述した場合とは逆に出力電圧Ｖｏｕｔが高くなる。この結果、充電電流及び入力電流Ｉｉｎは増加することになる。このように、スイッチング制御回路３４は、入力電流Ｉｉｎが電流Ｉ０となるように、電池１５，１６を定電流で充電する。
【００３５】
ところで、電池１５，１６が定電流（電流Ｉ０）で充電されると、電池１５，１６の電池電圧Ｖｂａｔは徐々に高くなる。このような状態で、仮に出力電圧Ｖｏｕｔが一定であると、充電電流及び入力電流Ｉｉｎは徐々に減少することになる。しかしながら、電池電圧Ｖｂａｔは徐々に高くなり、入力電流Ｉｉｎが減少すると、スイッチング制御回路３４は、前述のように電圧Ｖｃａｐを上昇させて出力電圧Ｖｏｕｔを上昇させる。この結果、充電回路１０は、電池電圧Ｖｂａｔが上昇した場合であっても、精度良く電池１５，１６を定電流で充電し続けることができる。
【００３６】
＝＝定電圧充電＝＝
前述のように、電池１５，１６を定電流で充電し続けると、電池電圧Ｖｂａｔが上昇する。そして、電池電圧Ｖｂａｔが最大値である８．４Ｖに近づくと、トランスコンダクタンスアンプ６１は、出力電圧Ｖｏｕｔが８．４Ｖより高くなるよう、コンデンサ２３を充電する。この結果、電圧Ｖｃａｐは、出力電圧Ｖｏｕｔが８．４Ｖの際の基準電圧Ｖｒｅｆよりも高くなる。このため、本実施形態では、電池電圧Ｖｂａｔが最大値である８．４Ｖに近づくと、スイッチング回路５２は、帰還電圧Ｖｆｂのレベルが、基準電圧Ｖｒｅｆのレベルに一致するよう、ＮＭＯＳトランジスタ３１，３２をスイッチングすることになる。つまり、充電回路１０は、充電電圧Ｖｂａｔが高くなると、入力電流Ｉｉｎを電流Ｉ０に一致させて電池１５，１６を定電流で充電する定電流モードから、８．４Ｖの出力電圧Ｖｏｕｔで電池１５，１６を充電する定電圧モードで動作する。
【００３７】
＜＜電池１５，１６が端子Ｇに接続された際の充電回路１０の動作＞＞
つぎに、図３を参照しつつ、出力電圧Ｖｏｕｔの最大値である８．４Ｖより高い電池電圧Ｖｂａｔ（例えば、８．５Ｖ）の電池１５，１６が端子Ｇに接続された際の充電回路１０の動作について説明する。なお、図３は、電池１５，１６が端子Ｇに接続される前後における充電回路１０の主要な波形を示す図である。
【００３８】
負荷電流は定電流充電の際の電流Ｉ０より小さいため、電圧Ｖａは電圧Ｖ１より低い。したがって、コンデンサ２３は、トランスコンダクタンスアンプ６２により充電され続けるため、電圧Ｖｃａｐ（実線）は、トランスコンダクタンスアンプ６２を動作させる電源電圧Ｖｄｄのレベル近くまで上昇している。また、この際、電圧Ｖｃａｐは、基準電圧Ｖｒｅｆ（一点鎖線）より高くなるため、８．４Ｖの出力電圧Ｖｏｕｔが生成されている。
【００３９】
時刻ｔ１に、８．４Ｖの出力電圧Ｖｏｕｔが印加されている端子Ｇに、電池電圧Ｖｂａｔが８．５Ｖの電池１５，１６が接続されると、負荷１８には電池１５，１６から電流が供給される。このため、入力電流Ｉｉｎは急激に減少する。そして、時刻ｔ２に入力電流Ｉｉｎが電流Ｉ１より小さくなると、つまり、電圧Ｖａが電圧Ｖｂより小さくなると、信号Ｖｃｏｍｐは“Ｌ” レベルとなる。また、時刻ｔ２に“０”であったカウント値ＣＮＴが、時刻ｔ３に“５”となると、駆動回路９６は、ＮＭＯＳトランジスタ３２をオフする。したがって、端子Ｇに高い電池電圧Ｖｂａｔの電池１５，１６が接続された場合であっても、充電回路１０の出力側（電池１５，１６側）から充電回路１０の入力側（電源１７側）に逆電流が流れることを防ぐことができる。なお、ＮＭＯＳトランジスタ３２がオフされている際には、入力電流Ｉｉｎは、ダイオードＤ２を介して端子Ｇへと流れることになる。また、駆動回路９６は、例えば、電池１５，１６が端子Ｇから取り外され、入力電流Ｉｉｎが電流Ｉ２より大きくなるまで、ＮＭＯＳトランジスタ３２をオフし続ける。そして、駆動回路９６は、入力電流Ｉｉｎが電流Ｉ２より大きくなると、ＮＭＯＳトランジスタ３１，３２のスイッチングを再開する。
【００４０】
以上、本発明の一実施形態である充電制御ＩＣ２０を適用した充電回路１０について説明した。出力電圧Ｖｏｕｔより高い電池電圧Ｖｂａｔの電池１５，１６が端子Ｇに接続されると、ＮＭＯＳトランジスタ３２はオフされる。このため、充電制御ＩＣ２０は、電池１５，１６から入力側（電源１７側）へ流れる逆電流を防止することができる。このため、逆電流により入力電圧Ｖｉｎが上昇することを防ぐことができる。
【００４１】
また、コンパレータ７１は、ヒステリシスコンパレータである。したがって、本実施形態では、ダイオード整流モード（ＮＭＯＳトランジスタ３２がオフし、ＮＭＯＳトランジスタ３１がスイッチングされるモード）と、同期整流モード（ＮＭＯＳトランジスタ３１，３２がスイッチングされるモード）とが頻繁に切り替わることを防ぐことができる。このため、駆動回路９６は、より安定にＮＭＯＳトランジスタ３１，３２をスイッチングすることができる。
【００４２】
また、駆動回路９６は、カウント値ＣＮＴが例えば“５”となるまでＮＭＯＳトランジスタ３２をオフしない。したがって、過渡的なノイズ等により、ＮＭＯＳトランジスタ３２が誤ってオフされることを防ぐことができる。
【００４３】
また、本実施形態では、利用者が抵抗２６の抵抗値を変更することができる。このため、電池１５，１６を定電流する際の電流Ｉ０の電流値を利用者が設定することが可能となる。
【００４４】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【符号の説明】
【００４５】
１０  充電回路
１５，１６  電池
１７  電源
１８  負荷
２０  充電制御ＩＣ
２１〜２４，９５  コンデンサ
２５  インダクタ
２６，９０〜９２  抵抗
３０〜３２  ＮＭＯＳトランジスタ
３３  電流検出回路
３４  スイッチング制御回路
５０  充放電回路
５１  判定回路
５２  スイッチング回路
６０，７０  バイアス電圧生成回路
６１  トランスコンダクタンスアンプ
７１  コンパレータ  
９３  基準電圧回路
９４  オペアンプ
９６  駆動回路
ＳＷ  スイッチ
Ｄ１，Ｄ２  ダイオード
【図１】
0006017183.tif 000002
【図２】
0006017183.tif 000003
【図３】
0006017183.tif 000004