(57)【特許請求の範囲】
【請求項１】
第１の論理回路と、第２の論理回路と、前記第１の論理回路と前記第２の論理回路との接続を制御する機能を有するプログラムユニットと、を有し、
前記プログラムユニットは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有し、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極の電位は、コンフィギュレーション処理時と前記コンフィギュレーションデータによって構成される回路が機能している時とで異なることを特徴とする半導体装置。
【請求項２】
第１の論理回路と、第２の論理回路と、第３の論理回路と、第４の論理回路と、前記第１の論理回路と前記第２の論理回路との接続を制御する機能を有する第１のプログラムユニットと、前記第１の論理回路と前記第３の論理回路との接続を制御する機能を有する第２のプログラムユニットと、前記第２の論理回路と前記第４の論理回路との接続を制御する機能を有する第３のプログラムユニットと、前記第３の論理回路と前記第４の論理回路との接続を制御する機能を有する第４のプログラムユニットと、を有し、
前記第１のプログラムユニット、前記第２のプログラムユニット、前記第３のプログラムユニット及び前記第４のプログラムユニットのそれぞれは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有し、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極の電位は、コンフィギュレーション処理時と前記コンフィギュレーションデータによって構成される回路が機能している時とで異なることを特徴とする半導体装置。
【請求項３】
第１の論理回路と、第２の論理回路と、前記第１の論理回路の出力端子と前記第２の論理回路の入力端子との接続を制御する機能を有する第１のプログラムユニットと、前記第２の論理回路の出力端子と前記第１の論理回路の入力端子との接続を制御する機能を有する第２のプログラムユニットと、を有し、
前記第１のプログラムユニット及び前記第２のプログラムユニットのそれぞれは、第１のトランジスタと、容量素子と、前記第１のトランジスタのゲート及び前記容量素子へのコンフィギュレーションデータの供給を制御する機能を有する第２のトランジスタと、を有し、
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極の電位は、コンフィギュレーション処理時と前記コンフィギュレーションデータによって構成される回路が機能している時とで異なることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記コンフィギュレーションデータを格納するメモリ領域と、を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタのチャネル形成領域は、シリコン、ゲルマニウム、シリコンゲルマニウム、又は炭化珪素を有し、
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
プログラム可能な半導体装置に関する。
【背景技術】
【０００２】
通常の中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の半導体集積回路は、あらかじめ回路設計された構成を製造後に変更することができない。これに対し、プログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）と呼ばれる半導体集積回路は、適当な規模のロジックセル単位で論理回路が構成されており、各ロジックセル間は電気的なスイッチ（プログラムユニットあるいはスイッチ）により接続が可能であり、必要とする接続構造を製造後において変更できることを特徴とする（特許文献１および特許文献２参照）。
【０００３】
よって、ＰＬＤは、ユーザーの手による回路構成の変更が可能であるため汎用性が高く、また、回路の設計、開発に費やされる期間やコストを大幅に低減させることができる。
【０００４】
なお、ＰＬＤと競合する技術としてゲートアレーが挙げられる。これは、ウェハー上に標準のＮＡＮＤゲートやＮＯＲゲート等の論理回路、トランジスタ、抵抗器などの受動素子といった部品を決まった形で配置し、その上に金属配線層を形成することで各部品を接続し半導体回路を完成させる方式であり、部品間の接続を金属配線でおこなう点でＰＬＤと異なる。
【０００５】
したがって、ゲートアレーを用いて半導体装置を完成させるには、金属配線用のマスクのみを発注し、これを用いて、金属配線層を形成すればよい。半導体装置完成後は回路構成を変更することはできないが、少量生産等では投資額も比較的少なくて済むため、従来はＰＬＤよりもゲートアレーの方が広く用いられてきた。
【０００６】
しかしながら、近年、回路線幅が小さくなると、金属配線用のマスクが非常に高額なものとなるため、ゲートアレーでは相当量の生産が見込めないと採算が取れなくなるという事態となった。そのため、ここ数年来、ゲートアレーの回路線幅は１３０ｎｍより小さくなっていない。
【０００７】
一方、電気的なプログラムユニットで回路を構成するＰＬＤでは、マスクは不要であるため、回路線幅は４０ｎｍ以下となっている。また、ゲートアレーよりも投資額が少ないため、従来であればゲートアレーで生産されていたような半導体装置もＰＬＤで生産されるようになった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１１／０１７５６４６号明細書
【特許文献２】米国特許第６１７２５２１号明細書
【特許文献３】米国特許第７７７２０５３号明細書
【特許文献４】米国特許第７６７４６５０号明細書
【特許文献５】米国特許出願公開第２０１１／００５８１１６号明細書
【特許文献６】米国特許出願公開第２０１１／０１０１３５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＰＬＤには、ＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などが含まれるが、いずれも、ＥＥＰＲＯＭやＳＲＡＭ等の半導体メモリに記憶されているロジックセルの接続構造に従って、その回路構成が定まる。
【００１０】
そして、プログラムされた回路構成によっては、その回路を構成するのに寄与しないロジックセルが存在する場合もあり得る。特に、規模が大きく汎用性の高いＰＬＤほど、ロジックセル数が増加するため、特殊な用途向けに回路構成を設定（コンフィギュレーション）することで、回路構成に寄与しないロジックセルの数が増加する。
【００１１】
また、ＥＥＰＲＯＭ（あるいはＮＯＲ型フラッシュメモリ）やＳＲＡＭ等の半導体メモリは面積が大きいため、ロジックセルの規模に比べるとチップ面積が大きくなる。例えば、同じロジックセル数を有する４０ｎｍ世代のＳＲＡＭを用いたＦＰＧＡは１３０ｎｍ世代のゲートアレーと同じ程度のチップ面積である。
【００１２】
また、ＰＬＤでは、回路構成に寄与しないロジックセルにも電源の供給がおこなわれている。そのため、リーク電流やオフ電流により、当該ロジックセルにおいて不要な消費電力が生じる。例えば、ＣＭＯＳで構成されているインバータの場合、定常状態において理想的には電力を消費しないが、実際には、ゲート絶縁膜に流れるリーク電流や、ソースとドレイン間に流れるオフ電流により、電力を消費する。
【００１３】
バルクのシリコンを用いて作製されたＣＭＯＳのインバータの場合、室温下、電源電圧が約２Ｖの状態にて、１ｐＡ程度のオフ電流が生じる。ＰＬＤの高集積化がさらに進むと、半導体素子の微細化や、素子数の増加などにより、上記消費電力はさらに大きくなる。
【００１４】
また、書き換え可能なＰＬＤの場合、接続構造を記憶するためのプログラムユニットとして、ＥＥＰＲＯＭやＳＲＡＭが一般的に用いられている。しかし、ＥＥＰＲＯＭは、原理上、トンネル電流を利用してデータの書き込みと消去をおこなっているため、絶縁膜の劣化が生じやすい。
【００１５】
よって、実際には、データの書き換え回数は無限ではなく、数万から数十万回程度が限度である。また、データの書き込み時と消去時にＥＥＰＲＯＭに印加される電圧の絶対値が、２０Ｖ前後と高い。よって、データの書き込み時と消去時に消費電力が嵩みやすい。また、上記動作電圧の高さをカバーするための冗長な回路設計が必要となる。書き込みや消去に要する時間も非常に長いため、頻繁にコンフィギュレーションする用途には適さない。
【００１６】
一方、ＳＲＡＭは、データを保持するために、常時電源の供給を必要とする。従来、ＳＲＡＭはＤＲＡＭよりも消費電力が少ないことが特徴であったが、近年では、ＤＲＡＭよりも消費電力が多くなっている。これは、短チャネル効果や、電源電圧が低化することに対応して、しきい値を下げたことのためである。
【００１７】
よって、電源が供給されている間は、上述したように、定常状態においても電力を消費するため、高集積化に伴いＳＲＡＭを用いたプログラムユニットの数が増加すると、半導体装置の消費電力が嵩んでしまう。
【００１８】
上述の課題に鑑み、本発明は、消費電力を抑えることができる半導体装置の提供を、目的の一とする。また、本発明は、信頼性の高いプログラムユニットを用いた半導体装置の提供を、目的の一とする。また、本発明は集積度の高い半導体装置の提供を目的の一とする。さらに、本発明は新規な構造の半導体装置の提供を目的の一とする。さらに、本発明は新規な半導体装置の駆動方法の提供を目的の一とする。本発明の一態様は、これらのいずれか１つ以上を解決する。
【課題を解決するための手段】
【００１９】
本発明の一態様に係る半導体装置では、ロジックセル間の接続構造を変更する（コンフィギュレーションする）のに合わせて、ロジックセルへの電源の供給の有無も変更する。すなわち、ロジックセル間の接続構造を変更することで回路構成に寄与しないロジックセルが生じた場合に、当該ロジックセルへの電源の供給を停止することを特徴とする。
【００２０】
また、本発明の一態様では、ロジックセルへの電源の供給およびロジックセル間の接続を、オフ電流またはリーク電流が極めて低い絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）を用いたプログラムユニットによって、制御することを特徴とする。
【００２１】
ここで、プログラムユニットは第１のスイッチング素子と第２のスイッチング素子と容量素子を有し、第１のスイッチング素子はロジックセル間やロジックセルと電源との接続点をもち、第１のスイッチング素子は容量素子の電荷によって制御され、第２のスイッチング素子はコンフィギュレーションデータを容量素子に蓄積し、保持する機能を有する。
【００２２】
また、本発明の一態様では、容量素子とトランジスタを有し、容量素子に電荷を蓄積することによってデータを記憶する、ＤＲＡＭのようなメモリ素子を有するメモリ領域と、ロジックセルがマトリクス状に配置した論理回路領域とを有し、回路の接続に関するデータ（コンフィギュレーションデータ）を周期的にメモリ領域から論理回路領域にあるプログラムユニットに送出し、プログラムユニットがコンフィギュレーションデータに応じてロジックセル間の接続やロジックセルへの電源の供給を制御する構成を有する半導体装置であって、プログラムユニットは、第１のスイッチング素子、第２のスイッチング素子と容量素子とよりなり、第１のスイッチング素子はロジックセル間やロジックセルと電源との接続点をもち、第１のスイッチング素子は容量素子の電荷によって制御され、第２のスイッチング素子はコンフィギュレーションデータを容量素子に蓄積し、保持する機能を有する。
【００２３】
なお、第１のスイッチング素子に用いる半導体としては、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、インジウム燐等を用いることができ、それらは単結晶でも多結晶でもよい。
【００２４】
また、第２のスイッチング素子に用いるトランジスタは、チャネルが通常のトランジスタよりも長いもの、あるいは狭いもの、を用いてもよい。例えば、チャネル長を通常のトランジスタの１０倍の長さとすれば、オフ電流は１０分の１となる。短チャネル効果も防止できれば、オフ電流は１００分の１以下となる。チャネル幅を１０分の１としても同様である。また、半導体層を極めて薄くすることによってもオフ電流の低いトランジスタとできる（特許文献３参照）。
【００２５】
また、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、トランジスタのチャネル形成領域に含ませてもよい。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。
【００２６】
このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。（特許文献１及び特許文献４乃至特許文献６参照）。
【００２７】
また、本発明の一態様では、ロジックセル間の接続を制御するためのプログラムユニットに、上述したオフ電流またはリーク電流が極めて低いトランジスタを用いるとよい。なお、プログラムユニットに周期的にデータを書き込む方式の駆動（動的コンフィギュレーション）を実行する場合においては、通常のトランジスタを用いてもよい。
【００２８】
なお、特に断りがない限り、本明細書では、オフ電流とは、ｎチャネル型（ｐチャネル型）トランジスタにおいては、ドレインをソースとゲートよりも高い（低い）電位とした状態において、ソースの電位を基準としたときのゲートの電位が０Ｖ以下であるときに、ソースとドレインの間に流れる電流のことを意味する。
【００２９】
具体的に、上記プログラムユニットは、２つのノード間の接続を制御するための第１のスイッチング素子と、上記第１のスイッチング素子を制御するための第２のスイッチング素子とを、少なくとも有する。第１のスイッチング素子は、少なくとも一以上のトランジスタを有している。
【００３０】
また、好ましくは、第２のスイッチング素子は、上述のようなチャネル長が通常のトランジスタよりも長いトランジスタ、あるは半導体層が極めて薄い（厚さが２ｎｍ以下）トランジスタ、あるいは、シリコンの約２倍以上のバンドギャップを有する酸化物半導体などの半導体材料をチャネル形成領域に有するトランジスタを一以上有しており、トランジスタのオフ電流またはリーク電流が極めて低いことを特徴とする。
【００３１】
そして、第２のスイッチング素子を構成するトランジスタの少なくとも一は、そのソースもしくはドレインの一方が、第１のスイッチング素子を構成するトランジスタの少なくとも一のゲートに接続される。よって、第２のスイッチング素子としてオフ電流またはリーク電流が極めて低いトランジスタを用いた場合には、第１のスイッチング素子を構成するトランジスタのゲートの電位は、長期間にわたり保持される。
【００３２】
なお、第１のスイッチング素子を構成するトランジスタのゲートの電位を保持する期間は半導体装置に応じて決定され、場合によっては１００ｍ秒以下のこともあるし、１日以上、あるいは１０年以上のこともある。よって、第２のスイッチング素子に用いるトランジスタのオフ電流は、必要とする期間に応じて決定すればよい。
【００３３】
なお、酸化物半導体は、半導体特性を示す金属酸化物である。そして、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、真性半導体又は真性半導体に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流またはリーク電流が著しく低いという特性を有する。
【００３４】
具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。
【００３５】
また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減されて高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流、リーク電流を低くすることができる。
【００３６】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。ＳＩＭＳは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。
【００３７】
また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜の存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００３８】
具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子において、ソースとドレイン間の電位差が１Ｖから１０Ｖの範囲において、オフ電流（ゲートとソース間の電位差を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
【００３９】
この場合、オフ電流をトランジスタのチャネル幅で除したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタ（ゲート絶縁膜の厚さは１００ｎｍ）とを接続して、容量素子に流入または流出する電荷を当該トランジスタで制御する回路を用いた実験において、当該トランジスタとして高純度化された酸化物半導体膜をチャネル形成領域に用いた場合、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定したところ、トランジスタのソースとドレイン間の電位差が３Ｖの場合に、１０ｚＡ／μｍ乃至１００ｚＡ／μｍという、さらに低いオフ電流が得られることが分かった。
【００４０】
したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソースとドレイン間の電位差によっては、１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下、更に好ましくは１ｚＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。このようにオフ電流が低いトランジスタを第２のスイッチング素子に用いた場合には１日以上にわたって、電荷を保持できる。
【００４１】
また、高純度化された酸化物半導体を用いたトランジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体中で電子供与体（ドナー）となる不純物を除去して、酸化物半導体が高純度化することによって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に位置するためと言える。
【００４２】
また、これは、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないことにも起因する。また、ソース及びドレインが縮退した状態にあることも、温度依存性が現れない要因となっている。トランジスタの動作は、縮退したソースから酸化物半導体に注入されたキャリアによるものがほとんどである。
【００４３】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物半導体、Ｓｎ−Ｚｎ系酸化物半導体、Ａｌ−Ｚｎ系酸化物半導体、Ｚｎ−Ｍｇ系酸化物半導体、Ｓｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｍｇ系酸化物半導体、Ｉｎ−Ｇａ系酸化物半導体や、Ｉｎ系酸化物半導体、Ｓｎ系酸化物半導体、Ｚｎ系酸化物半導体などを用いることができる。
【００４４】
なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その化学量論的組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
【００４５】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができるものを用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。
【００４６】
上記は本発明を適用するのに適した酸化物半導体の一側面であり、酸化物半導体およびその作製方法等の詳細については特許文献１、特許文献４乃至６を参照すればよい。
【００４７】
また、本発明の一態様に適用できるプログラムユニットは、第１のトランジスタのゲートに一の電極が接続する容量素子を有し、容量素子の他の電極の電位がプログラム（コンフィギュレーション）中と、回路動作時とで異なることを特徴とする。
【００４８】
また、本発明の一態様に適用できるプログラムユニットは、第１のスイッチング素子として、１つのｎチャネル型トランジスタあるいは１つのｐチャネル型トランジスタあるいは１つのトランスファーゲート回路（アナログスイッチ）からなることを特徴とする。
【００４９】
また、本発明の一態様に適用できるプログラムユニットは、第２のスイッチング素子として、しきい値が０Ｖ以下であるｎチャネル型トランジスタあるいはしきい値が０Ｖ以上であるｐチャネル型トランジスタを有することを特徴とする。
【発明の効果】
【００５０】
本発明の一態様では、回路構成に寄与しないロジックセルへの電源の供給を、プログラムユニットにより停止することで、半導体集積回路の消費電力を低く抑えることができる。
【００５１】
また、上記構成を有するプログラムユニットは、トンネル電流によるゲート絶縁膜の劣化を、従来のＥＥＰＲＯＭを用いたプログラムユニットに比べて抑えることができるので、データの書き換え回数を増やすことができる半導体装置を提供することができる。
【００５２】
さらに、上記構成のプログラムユニットを形成するのに必要な面積は従来のＳＲＡＭやＥＥＰＲＯＭを用いたプログラム素子に比較すると十分に小さいため、回路を集積化することができる。加えて、特に第２のスイッチング素子を薄膜トランジスタを用いて構成した場合、ロジックセルの上方に第２のスイッチング素子を形成できるので、さらに面積を削減できる。
【００５３】
なお、本発明の一態様では、動的再構成をおこなうことができるので、限られた数のロジックセルで、その数倍あるいはそれ以上のロジックセルを有する回路と同程度の機能を実現できる。
【００５４】
また、上記構成を有するプログラムユニットは、接続状態のデータの書き込みに必要な動作電圧が、第２のトランジスタの動作電圧によりほぼ決まる。よって、従来のＥＥＰＲＯＭを用いたプログラムユニットに比べて、上記動作電圧を格段に低くすることができ、消費電力を抑えられる半導体装置を提供することができる。
【００５５】
また、上記構成を有するプログラムユニットは、ＳＲＡＭを用いたプログラムユニットと異なり、オフ電流の著しく低いトランジスタを用いてデータの保持をおこなっているため、プログラムユニットへの電源の供給を常時おこなわなくとも、接続状態をある程度維持することが可能である。そのため、消費電力を抑えられる半導体装置を提供することができる。
【図面の簡単な説明】
【００５６】
【図１】半導体装置の構成を示す図。
【図２】プログラムユニットの回路図。
【図３】プログラムユニットの回路図。
【図４】トランジスタの特性を示す図。
【図５】プログラムユニットの回路図。
【図６】半導体装置の構成を示す図。
【図７】プログラムユニットのレイアウトを示す図。
【図８】プログラムユニットのレイアウトを示す図。
【図９】プログラムユニットの作製工程断面を示す図。
【図１０】プログラムユニットの作製工程断面を示す図。
【図１１】プログラムユニットの作製工程断面を示す図。
【図１２】プログラムユニットの作製工程断面を示す図。
【図１３】プログラムユニットを用いた半導体装置およびその動作例を示す図。
【発明を実施するための形態】
【００５７】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００５８】
なお、本発明の半導体装置は、マイクロプロセッサ、画像処理回路、半導体表示装置用のコントローラ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラなどの、半導体素子を用いた各種半導体集積回路をその範疇に含む。また、本発明の半導体装置は、上記半導体集積回路を用いたＲＦタグ、半導体表示装置などの各種装置も、その範疇に含む。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体素子を駆動回路に有しているその他の半導体表示装置が、その範疇に含まれる。
【００５９】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成と、その動作について説明する。
【００６０】
図１に、本発明の一態様に係る半導体装置の構成を、一例として示す。図１に示す半導体装置は、９つのロジックセルＡ乃至ロジックセルＩと、それらロジックセルＡ乃至ロジックセルＩ間の接続を制御するプログラムユニットＰＤ＿ＡＢ乃至プログラムユニットＰＤ＿ＩＨと、各ロジックセルＡ乃至ロジックセルＩへの、高電源電位ＶＤＤの供給を制御するプログラムユニットＰＤ＿ＶＡ乃至プログラムユニットＰＤ＿ＶＩとが設けられている。
【００６１】
なお、図１では、例えばロジックセルＡの出力端子とロジックセルＢの入力端子の接続を制御するプログラムユニットを、ＰＤ＿ＡＢと表記する。逆に、ロジックセルＢの出力端子とロジックセルＡの入力端子の接続を制御するプログラムユニットを、ＰＤ＿ＢＡと表記する。
【００６２】
また、図１では、説明の煩雑さを避けるために、９つの各ロジックセルが左右上下のいずれかのロジックセルと、プログラムユニットを介して接続される場合を例示している。しかし、本発明はこの構成に限定されず、ロジックセルの数とその接続構造は、設計者が適宜定めることができる。
【００６３】
また、図１では、各ロジックセルが、プログラムユニットを介して、高電源電位ＶＤＤの与えられているノードと接続されている構成を示しているが、実際には、各ロジックセルは、高電源電位ＶＤＤの他に、高電源電位ＶＤＤと電位差を有する低電源電位ＶＳＳなどの固定電位が与えられている。すなわち、ロジックセルに高電源電位ＶＤＤが与えられることで、高電源電位ＶＤＤと低電源電位ＶＳＳの電位差が、電源電圧として当該ロジックセルに供給されることとなる。
【００６４】
また、図１では、任意のロジックセルが有する一の出力端子が、他のロジックセルが有する一の入力端子に、それぞれプログラムユニットを介して接続されている場合を例示している。しかし、本発明はこの構成に限定されず、任意のロジックセルが有する一の出力端子が、他のロジックセルが有する複数の入力端子に、それぞれプログラムユニットを介して接続されていてもよい。
【００６５】
なお、ロジックセルとして用いる論理回路の構成は、特に限定されない。インバータ、ＡＮＤ、ＮＡＮＤ、ＮＯＲのような、単純な論理演算をおこなう論理回路から、加算器、乗算器、メモリ（例えば、ＤＲＡＭやＳＲＡＭ等）、さらには各種演算装置を、ロジックセルとして用いることができる。
【００６６】
また、各プログラムユニットは、２つのノード間の接続を制御する第１のトランジスタ（Ｔｒ１）と、当該第１のトランジスタが有するゲートへの、電位の供給を制御する第２のトランジスタ（Ｔｒ２）とを、少なくとも有している。図２に、プログラムユニットの構成例を具体的に示す。
【００６７】
図２（Ａ）は、最も単純な構造を有するプログラムユニットの一例であり、２つのノード（第１のノードＮ１と第２のノードＮ２）間の接続を制御する第１のトランジスタＴｒ１と、当該第１のトランジスタＴｒ１が有するゲート（第３のノードＮ３）への、電位の供給を制御する第２のトランジスタＴｒ２とを有する。具体的に、第１のトランジスタＴｒ１が有するソースは第１のノードＮ１に、ドレインは第２のノードＮ２に接続されている。
【００６８】
そして、第２のトランジスタＴｒ２のソースとドレインは、いずれか一方が第１のトランジスタＴｒ１のゲート（第３のノードＮ３）に接続されており、他方（端子Ｄ）には第１のトランジスタＴｒ１のスイッチングを制御するための電位が与えられる。
【００６９】
なお、図２（Ｂ）に示すように、第２のトランジスタＴｒ２はｐチャネル型トランジスタでもよい。また、図２（Ｃ）に示すように、第１のトランジスタＴｒ１が有するゲートの電位を保持するための容量素子Ｃｓを設けるようにしてもよい。さらに、図２（Ｄ）に示すように、容量素子の対向電極側に第３のトランジスタＴｒ３を設け、コンフィギュレーション中の第３のノードＮ３の電位が、端子Ｅの電位の影響を受けないようにしてもよい。
【００７０】
第２のトランジスタＴｒ２が、そのゲート（すなわち端子Ｇ）に入力される電位に従ってオンになると、第１のトランジスタＴｒ１のスイッチングを制御するための電位が、第３のノードＮ３に与えられる。第１のトランジスタＴｒ１は、第３のノードＮ３に与えられた電位に従ってスイッチングをおこなう。第１のトランジスタＴｒ１がオンだと、第１のノードＮ１と第２のノードＮ２が接続される。逆に、第１のトランジスタＴｒ１がオフだと、第１のノードＮ１と第２のノードＮ２は接続されない。
【００７１】
次いで、第２のトランジスタＴｒ２が、そのゲート（すなわち端子Ｇ）に入力される電位に従ってオフになると、第３のノードＮ３はフローティングの状態となり、その電位が保持される。よって、第１のノードＮ１と第２のノードＮ２の間の接続状態あるいは切断状態は保持される。このように、第３のノードＮ３の電位によって、第１のノードＮ１と第２のノードＮ２の接続および切断ができる。
【００７２】
なお、ロジックセル間の接続を制御するプログラムユニットの場合、第１のノードＮ１と第２のノードＮ２は、それぞれ互いに異なるロジックセルの入力端子または出力端子に接続されている。また、ロジックセルへの電源の供給を制御するプログラムユニットの場合、第１のノードＮ１と第２のノードＮ２は、一方がロジックセルに接続されており、他方には高電源電位ＶＤＤが与えられている。
【００７３】
本発明の一態様では、図２（Ａ）乃至図２（Ｄ）に例示したプログラムユニットにおいて、第２のトランジスタＴｒ２のオフ電流またはリーク電流が必要とする程度に低いことを特徴とする。ここで、必要とされるオフ電流またはリーク電流は、データを保持する期間と、容量素子（あるいはそれに相当するもの）の有する容量によって決定される。
【００７４】
例えば、容量が０．０１ｆＦでデータを１０日以上保持するには、オフ電流とリーク電流の和は０．０１ｚＡ以下であることが必要であり、容量が１００ｆＦでデータを保持する期間が１秒以内ならば、１０ｆＡでも十分である。
【００７５】
例えば、第２のトランジスタＴｒ２は、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含んでもよい。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。また、通常のトランジスタよりもチャネルを長くしてもよい。あるいは極めて薄い半導体層を用いてもよい。
【００７６】
シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。
【００７７】
特に、酸化物半導体の成膜温度は、通常は、３００〜５００℃（最大でも８００℃程度）と低く、単結晶シリコン等の半導体材料を用いた集積回路上に、酸化物半導体による半導体素子を積層させることも可能である。
【００７８】
また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、より優れた性能（例えばより高い電界効果移動度）を有する結晶性の酸化物半導体も、４５０℃から８００℃の熱処理によって容易に得ることができる。
【００７９】
酸化物半導体を第２のトランジスタＴｒ２に用いる場合、上記酸化物半導体は、バンドギャップが３ｅＶ以上でかつ、キャリア密度が１０１２／ｃｍ３未満、好ましくは１０１１／ｃｍ３未満の特性を有することが望ましい。また、上記酸化物半導体は、ＳＩＭＳによる水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下であることが望ましい。上記特性を有する酸化物半導体を用いることで、第２のトランジスタＴｒ２のオフ電流、リーク電流を低くすることができる。
【００８０】
また、第２のトランジスタＴｒ２は、ゲート絶縁膜の厚さを、１ｎｍ以上、好ましくは、１０ｎｍ以上とするのが望ましく、また、チャネル長を３０ｎｍ以上、好ましくは３００ｎｍ以上とするのが望ましい。上記構造を採用することで、第２のトランジスタＴｒ２のオフ電流、リーク電流を低くすることができる。
【００８１】
このように、オフ電流、リーク電流の著しく低い第２のトランジスタＴｒ２を用いて、第３のノードＮ３への電位の供給を制御することで、第３のノードＮ３の電位は、長期間にわたって一定に保持される。従って、第１のノードＮ１と第２のノードＮ２の間の接続状態も、長期間にわたり保持することができる。
【００８２】
なお、接続状態を保持する際において、第２のトランジスタＴｒ２のオフ電流、リーク電流をさらに低減させるには、第３のノードＮ３の電位を適切に設定するのが望ましい。
【００８３】
また、第１のトランジスタＴｒ１は、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に有していてもよいし、移動度のより高い半導体材料をチャネル形成領域に有していてもよい。移動度の高い半導体材料として、例えば、多結晶や単結晶などの結晶性を有するゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化珪素などが適している。
【００８４】
前者の場合、第１のトランジスタＴｒ１も第２のトランジスタＴｒ２と同様に、オフ電流、リーク電流が低いという特性を有することになるので、半導体装置の消費電力をさらに削減することができる。
【００８５】
また、後者の場合、第１のトランジスタＴｒ１の移動度が高くなるので、第１のトランジスタＴｒ１によって接続されるノード間の抵抗を低くすることができる。特に、ロジックセル間の接続を制御するためのプログラムユニットの場合、ロジックセルどうしの接続抵抗が高いことは、半導体装置の動作速度の低減につながる。そのため、ロジックセル間の接続を制御するためのプログラムユニットの場合は、後者の構成を採用することが望ましい。
【００８６】
なお、第１のトランジスタＴｒ１が移動度のより高い半導体材料をチャネル形成領域に有している場合において、オフ電流、リーク電流を低減させるには、そのゲート絶縁膜の物理的な厚さを２ｎｍ以上とすることが好ましい。
【００８７】
さらに、データを保持する期間が１日以上であれば、ゲート絶縁膜の物理的な厚さを４ｎｍ以上とすることが好ましく、データを保持する期間が１０年以上であれば、ゲート絶縁膜の物理的な厚さを７ｎｍ以上とすることが好ましい。
【００８８】
なお、いずれにおいても、第１のトランジスタＴｒ１は、薄膜の半導体（半導体膜）を用いて形成してもよいし、バルクの半導体（半導体ウェハ等）を用いて形成してもよい。
【００８９】
なお、第２のトランジスタＴｒ２と、第１のトランジスタＴｒ１とが、同じ半導体材料をチャネル形成領域に有している場合、第１のトランジスタＴｒ１を第２のトランジスタＴｒ２と同じ層内に形成してもよい。
【００９０】
この場合、第１のトランジスタＴｒ１と、第２のトランジスタＴｒ２とは、ゲート絶縁膜の膜厚が設計上同じとなるが、チャネル長、またはチャネル幅は、異なってもよい。例えば、第１のトランジスタＴｒ１のオン抵抗をより低くしたい場合、そのチャネル幅を、第２のトランジスタＴｒ２の２倍以上、好ましくは５倍以上とすると良い。
【００９１】
さらに、第１のトランジスタＴｒ１は、ノンセルフアライン方式で作製してもよい。ノンセルフアライン方式では、ゲートと、ソースまたはドレインとのオーバーラップによる寄生容量が生じるが、第１のトランジスタＴｒ１は高速なスイッチングを要求されないので、上記寄生容量は問題とならない。むしろ、上記寄生容量は、第１のトランジスタＴｒ１のゲートの電位を保持する容量（Ｃｓ）として機能する。他方、第２のトランジスタＴｒ２は、スイッチングの際に第３のノードＮ３に電位の変化が発生するのを防ぐために、その寄生容量は小さいことが好ましい。
【００９２】
また、第１のトランジスタＴｒ１に、ロジックセルを構成するトランジスタと同じ半導体材料を用いる場合であっても、第１のトランジスタＴｒ１のリーク電流を低減するために、そのゲート絶縁膜の膜厚は、ロジックセルを構成するトランジスタよりも大きいことが望ましい。この場合、第１のトランジスタＴｒ１は、上述したノンセルフアライン方式で作製し、ロジックセルに用いられるトランジスタとは異なる層に形成された導電膜を、そのゲートとして用いてもよい。
【００９３】
なお、第１のトランジスタＴｒ１、第２のトランジスタＴｒ２の少なくとも１つが半導体膜を用いて形成される場合、ゲートを半導体膜の片側にのみ有していても、半導体膜を間に挟んでゲートの反対側に存在するバックゲートを有していてもよい。この場合、バックゲートは、電気的に絶縁しているフローティングの状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、ゲートとバックゲートが電気的に接続されていてもよいし、バックゲートにのみ、常に適切な固定電位が与えられていてもよい。バックゲートに与える電位の高さを制御することで、トランジスタのしきい値を制御することができる。
【００９４】
また、半導体装置に用いることができるプログラムユニットは、図２に示した回路に限定されず、少なくとも、２つのノード間の接続を制御するための１つ以上の第１のトランジスタと、上記第１のトランジスタが有するゲートへの、電位の供給を制御するための１つ以上の第２のトランジスタとを有していればよい。
【００９５】
図１に示す半導体装置では、全てのロジックセル間の接続が切断され、また、全てのロジックセルへの電源の供給が停止している状態である。この図１に示す状態から、プログラムユニットの幾つかをオンとして、ロジックセル間を接続し、必要とする回路を形成することができる。
【００９６】
なお、コンフィギュレーション処理をおこなう（プログラムユニットのスイッチングを制御することで回路を構築する）のに要する時間は、ロジックセルとプログラムユニットで構成されるマトリクスの規模やプログラムユニットに用いるトランジスタの移動度等にもよるが、図１に示すような回路構成を用いる限りは無視できる程度の短い時間である。例えば、ロジックセル１行（例えば、ロジックセルＡ乃至ロジックセルＣで構成される行）あたりに要する上記時間は１００ｎ秒以下である。
【００９７】
本実施の形態では、回路構成に寄与しないロジックセルへの電源の供給を停止することにより、半導体装置の消費電力を低く抑えることができる。特に、チャネル長５０ｎｍ以下の半導体装置においては、ゲート絶縁膜の厚さが数ｎｍ以下となり、消費電力の相当部分をソースドレイン間のオフ電流とゲート絶縁膜におけるリーク電流が占めるため、上記構成は消費電力低減のために有効である。
【００９８】
また、本実施の形態では、ロジックセルどうしの接続を、オフ電流又はリーク電流の極めて低いトランジスタにより制御することで、電源が供給されているロジックセルと、電源が供給されていないロジックセルの間に流れるリーク電流またはオフ電流を低減し、半導体装置の消費電力を低く抑えることができる。
【００９９】
また、上記構成を有するプログラムユニットは、従来のＥＥＰＲＯＭを用いたプログラムユニットに比べて、トンネル電流によるゲート絶縁膜の劣化を抑えることができるので、データの書き換え回数を無制限にできる半導体装置を提供することができる。
【０１００】
また、上記構成を有するプログラムユニットは、データの書き込みに必要な動作が、第２のトランジスタＴｒ２の動作電圧によりほぼ決まる。よって、従来のＥＥＰＲＯＭを用いたプログラムユニットに比べて、上記動作電圧を格段に低くすることができ、消費電力を抑えられる半導体装置を提供することができる。
【０１０１】
また、上記構成を有するプログラムユニットは、ＳＲＡＭを用いたプログラムユニットと異なり、プログラムユニットへの電源の供給を常時おこなわなくとも、接続状態をある程度維持することが可能である。また、オフ電流の著しく低いトランジスタを用いてデータの保持をおこなっている。そのため、消費電力を抑えられる半導体装置を提供することができる。
【０１０２】
（実施の形態２）
本実施の形態では、プログラムユニットとして図２（Ａ）の回路を用いた場合の動作の例について説明する。なお、本実施の形態を含めて以下の実施の形態の説明では理解を容易にするため、具体的な数値を例示するが、その他の数値の場合であっても同様に実施できる。また、電位とは相対的なものであるので、電位の絶対値には特に意味がないことに注意すべきである。
【０１０３】
ここでは、図１に示す回路の高電源電位ＶＤＤを＋２Ｖ、低電源電位ＶＳＳを０Ｖとする。すなわち、図１に示す各ロジックセルの出力電位は０Ｖから＋２Ｖの間で変動する。
【０１０４】
その場合、図２（Ａ）に示されるプログラムユニットの第１のノードＮ１と第２のノードＮ２が常に接続状態であるためには（第１のノードＮ１や第２のノードＮ２の電位によって接続状態が制限されたりすることがないためには）、第３のノードＮ３の電位は第１のトランジスタＴｒ１のしきい値にＶＤＤを加えたもの以上であることが必要となる。
【０１０５】
第１のトランジスタＴｒ１のしきい値を＋０．５Ｖとすると、第３のノードＮ３の電位は＋２．５Ｖ以上であることが求められる。実際にはオン抵抗を十分に低くするために、第３のノードＮ３の電位は＋３Ｖ以上とするとよい。
【０１０６】
同様に、プログラムユニットの第１のノードＮ１と第２のノードＮ２が常に切断状態であるためには第３のノードＮ３の電位は第１のトランジスタＴｒ１のしきい値にＶＳＳを加えたもの以下であることが必要となる。したがって、第３のノードＮ３の電位は＋０．５Ｖ以下であることが求められる。実際にはオフ抵抗を十分に高くするために、第３のノードＮ３の電位は０Ｖ以下とするとよい。
【０１０７】
したがって、端子Ｄの電位は、０Ｖ以下か＋３Ｖ以上とする。ここでは、端子Ｄの電位を０Ｖあるいは＋３Ｖとする。すなわち、端子Ｄが０Ｖであれば、プログラムユニットの第１のノードＮ１と第２のノードＮ２は切断され、端子Ｄが＋３Ｖであれば、第１のノードＮ１と第２のノードＮ２は接続される。
【０１０８】
端子Ｄが上記の条件のときの第２のトランジスタＴｒ２の動作について考察する。端子Ｄの電位が＋３Ｖの場合には、その電位を第３のノードＮ３に書き込むには、第２のトランジスタＴｒ２のゲートの電位は＋３Ｖに第２のトランジスタＴｒ２のしきい値を加えたもの以上であることが必要である。
【０１０９】
ところで、第２のトランジスタＴｒ２のしきい値およびそのオフ特性は本発明を理解し、実施する上で重要であるので、図４を用いて説明する。図４（Ａ）は一般的なｎチャネル型の絶縁ゲート型トランジスタのドレイン電流（Ｉｄ）のゲート電位（Ｖｇ）依存性（ただし、ドレインの電位＞ソースの電位＝０Ｖ）を模式的に示す。
【０１１０】
すなわち、ドレイン電流はゲート電位がソースの電位よりも十分に小さいときには極めて低い値で比較的変化しない状態である。なお、上述のようにバンドギャップが３電子ボルト以上である真性半導体をチャネルに用いた場合には、この状態でのドレイン電流は極めて小さい。
【０１１１】
ゲート電位がある値を超えて高くなると、ドレイン電流は急に増加し始める。この状態は、ゲート電位がトランジスタのしきい値近辺になるまで継続する。この領域をサブスレショールド領域という。ゲート電位がしきい値近辺より大きな値となると、ドレイン電流の増加は穏やかとなる。
【０１１２】
プログラムユニットの第２のトランジスタＴｒ２には、データを保持している状態で、十分に高いオフ抵抗（＝十分に小さなオフ電流）が求められる。一方で、プログラムユニットにデータを書き込む際には、十分に低いオン抵抗（十分に大きなオン電流）が求められる。必要なオン電流を得るためのゲートの電位を図４（Ａ）にＶ１で示す。
【０１１３】
なお、以下の例では、第２のトランジスタＴｒ２に必要なオン電流は、ゲートの電位を
しきい値としたときでも十分に得られるとして、Ｖ１はしきい値と同義として扱う。
【０１１４】
プログラムユニットがデータを保持する期間は１ｍ秒乃至１０年であり、データの書き込みは１０ｎ秒乃至１ｍ秒の期間におこなうことが好ましい。そのような条件では、必要なオン電流と必要なオフ電流の比率（必要なオン電流／必要なオフ電流）は１０６乃至１０２０、好ましくは１０１４乃至１０２０となる。
【０１１５】
なお、図４（Ａ）より明らかであるが、必要なオン電流と必要なオフ電流の比率のほとんどの部分はサブスレショールド領域での変動である。したがって、サブスレショールド領域で上記の比率の変動が得られればよい。
【０１１６】
一般に、サブスレショールド領域でのドレイン電流の増加に関しては、理想的な絶縁ゲート型トランジスタではドレイン電流が１０倍となるのに、室温（２５℃）ではゲートの電位は６０ｍＶ上昇することが必要である。ゲート絶縁膜のトラップ準位等や短チャネル効果があると、よりゲートの電位をより大きく上昇させる必要がある。
【０１１７】
また、温度が高くなると、同様にゲートの電位をより大きく上昇させる必要がある。この傾向は絶対温度に比例し、例えば、９５℃ではドレイン電流が１０倍となるのに、ゲートの電位は７３ｍＶ上昇することが必要である。
【０１１８】
上記のことを考慮すると、ドレイン電流を例えば、１４桁変動させるには、理想的な絶縁ゲート型トランジスタではゲートの電位を室温では０．８４Ｖ、９５℃では１．０２Ｖ、それぞれ変動させることが求められる。現実の絶縁ゲート型トランジスタでは、それよりも大きな変動が要求され、室温では１Ｖ乃至１．５Ｖ、９５℃では１．２Ｖ乃至１．８Ｖ、ゲートの電位を変動させる必要がある。
【０１１９】
換言すると、必要とするオフ抵抗（オフ電流）を得るには、しきい値よりも室温では１Ｖ以上、９５℃では１．２Ｖ以上、ゲートの電位を低くすることが求められる。図４（Ａ）には、室温で必要なオフ電流を得るためのゲートの電位をＶ２（ＲＴ）で、高温（９５℃）で必要なオフ電流を得るためのゲートの電位をＶ２（ＨＴ）で示す。
【０１２０】
ところで、十分な長チャネルであり、半導体膜が真性でその厚さが３０ｎｍ以下、酸化シリコン換算のゲート絶縁膜の厚さが３０ｎｍ以下である薄膜トランジスタでは、しきい値は半導体の電子親和力とゲートの仕事関数によってほぼ決定される。例えば、半導体の電子親和力を４．６電子ボルト、ゲートの仕事関数を５．０電子ボルトとすると、しきい値は＋０．４ボルト程度となる。
【０１２１】
また、例えば、仕事関数が４．１電子ボルトの材料（例えば、アルミニウム）であれば、しきい値は−０．５ボルト程度となり（図４（Ｂ）の曲線Ｂ参照）、仕事関数が５．９電子ボルトの材料（例えば、オスミウム）であれば、しきい値は＋１．３ボルト程度となる（図４（Ｂ）の曲線Ａ参照）。ここで、後者の場合には、＋０．１Ｖ（図４（Ｂ）のＶ２ａに相当）で９５℃で必要なオフ電流を得ることができる。ただし、短チャネル効果が影響する場合はゲートの電位をより低くする必要がある。
【０１２２】
以下では、第２のトランジスタＴｒ２のしきい値Ｖ１を＋１．５Ｖ、＋０．５Ｖ、−０．５Ｖとし、として、それぞれについて動作を説明する。また、本実施の形態および以下の実施の形態では、必要なオフ電流（あるいはオフ抵抗）が得られるゲートの電位Ｖ２［Ｖ］を（Ｖ１−１．５）［Ｖ］以下とする。
【０１２３】
上述のように、端子Ｄの電位が＋３Ｖである場合には、第２のトランジスタＴｒ２をオンとするには、そのゲート（すなわち端子Ｇ）の電位は、＋３Ｖに第２のトランジスタＴｒ２のしきい値を加えたもの以上とすることが必要である。したがって、端子Ｇの電位は、第２のトランジスタＴｒ２のしきい値が、＋１．５Ｖの場合には［４．５＋α］Ｖ、＋０．５Ｖの場合には［３．５＋α］Ｖ、−０．５Ｖの場合には［２．５＋α］Ｖであることが必要である。
【０１２４】
ここで、αは０以上とするとよく、大きいほど、データの書き込みが速くなるが、当然のことながら回路に必要な最高電位が高くなり、また、回路への負担も増加する。一方で、通常のＣＰＵやメモリとは異なり、本実施の形態のようなプログラムユニットにおいては、格別の高速性は要求されない場合もある。そのため、α＝０、あるいは場合によってα＜０としてもよい。
【０１２５】
例えば、半導体の移動度が１０ｃｍ２／Ｖｓであれば、α＝０のときのドレイン電流は１μＡ前後であるが、それでもスイッチングに要する時間は１００ｎ秒以下とできる。スイッチングに要する時間を１μ秒以上としても差し支えないのであれば、α＜０とできる。
【０１２６】
また、端子Ｄの電位が０Ｖである場合、その電位が第３のノードＮ３に保持されるが、保持に必要なオフ電流とするための第２のトランジスタＴｒ２のゲート（すなわち端子Ｇ）の電位は第２のトランジスタＴｒ２のしきい値より１．５Ｖ引いた値以下とすることが求められる。すなわち、端子Ｇの電位を、しきい値が、＋１．５Ｖの場合には（０−β）［Ｖ］、＋０．５Ｖの場合には（−１−β）［Ｖ］、−０．５Ｖの場合には（−２−β）［Ｖ］とすることが必要である。ここで、βは０以上とするとよい。
【０１２７】
すなわち、第２のトランジスタＴｒ２のしきい値を＋１．５Ｖとした場合には、ＶＤＤ、ＶＳＳ以外に、端子Ｄに必要な＋３Ｖの電位、第２のトランジスタＴｒ２のオンに必要な＋４．５Ｖ以上の電位という４段階の電位が必要である。なお、第２のトランジスタＴｒ２のオフに必要な０Ｖ以下の電位はＶＳＳで代用できる。
【０１２８】
また、端子Ｄに必要な＋３Ｖの電位も、第２のトランジスタＴｒ２のオンに必要な＋４．５Ｖ以上の電位で代用することが可能である。その場合、必要な電位は３段階となる。なお、端子Ｄの電位を＋４．５Ｖ以上の電位とした場合、第３のノードＮ３の電位は、その電位から第２のトランジスタＴｒ２のしきい値を引いた電位（＋３Ｖ以上の電位）となる。
【０１２９】
また、第２のトランジスタＴｒ２のしきい値を＋０．５Ｖとした場合には、ＶＤＤ、ＶＳＳ以外に、端子Ｄに必要な＋３Ｖの電位、第２のトランジスタＴｒ２のオンに必要な＋３．５Ｖ以上の電位、第２のトランジスタＴｒ２のオフに必要な−１Ｖ以下の電位という５段階の電位が必要である。
【０１３０】
なお、端子Ｄに必要な＋３Ｖの電位は、第２のトランジスタＴｒ２のオンに必要な＋３．５Ｖ以上の電位で代用することが可能である。その場合、必要な電位は４段階となる。なお、端子Ｄの電位を＋３．５Ｖ以上の電位とした場合、第３のノードＮ３の電位は、その電位から第２のトランジスタＴｒ２のしきい値を引いた電位（＋３Ｖ以上の電位）となる。
【０１３１】
また、第２のトランジスタＴｒ２のしきい値を−０．５Ｖとした場合には、ＶＤＤ、ＶＳＳ以外に、端子Ｄに必要な＋３Ｖの電位、第２のトランジスタＴｒ２のオンに必要な＋２．５Ｖ以上の電位、第２のトランジスタＴｒ２のオフに必要な−２Ｖ以下の電位という５段階の電位が必要である。
【０１３２】
なお、第２のトランジスタＴｒ２のオンに必要な＋２．５Ｖ以上の電位は端子Ｄに必要な＋３Ｖの電位で代用できる。その場合、必要な電位は４段階となる。第２のトランジスタＴｒ２のオンに必要な電位を＋３Ｖ、端子Ｄの電位を＋３Ｖとした場合、第３のノードＮ３の電位は＋３Ｖとなる。
【０１３３】
以上のことから、端子Ｄに与える電位（上記の例では＋３Ｖと０Ｖ）のうち、高い方の電位（上記の例では＋３Ｖ）は第２のトランジスタＴｒ２をオンとするための電位で代用することができる。また、第２のトランジスタＴｒ２のしきい値が十分に高い場合には、第２のトランジスタＴｒ２をオフとするための電位をＶＳＳで代用できる。その結果、必要な電位は３段階あるいは４段階となる。
【０１３４】
一般に、第２のトランジスタＴｒ２のしきい値をＶ１［Ｖ］とした場合には、ＶＤＤ、ＶＳＳ以外に、端子Ｄに必要な＋３Ｖの電位、第２のトランジスタＴｒ２のオンに必要な（Ｖ１＋３＋α）［Ｖ］（α≧０）の電位、第２のトランジスタＴｒ２のオフに必要な（Ｖ１−１．５−β）［Ｖ］（β≧０）の電位という５段階の電位が必要である。
【０１３５】
このうち、Ｖ１≧０であれば、端子Ｄに必要な＋３Ｖの電位は、第２のトランジスタＴｒ２のオンに必要な電位（Ｖ１＋３＋α）［Ｖ］で代用することが可能である。この場合、第３のノードＮ３の電位は＋３Ｖ以上となる。また、−３＜Ｖ１＜０であれば、第２のトランジスタＴｒ２のオンに必要な電位は、端子Ｄに必要な電位＋３Ｖで代用できる。この場合、第３のノードＮ３の電位は＋３Ｖとなる。いずれの場合も、必要な電位は１つ少なくなる。
【０１３６】
また、Ｖ１≧１．５［Ｖ］であれば、第２のトランジスタＴｒ２のオフに必要な電位（Ｖ１−１．５−β）［Ｖ］をＶＳＳで代用できる。この場合、必要な電位はさらに１つ少なくなる。
【０１３７】
上記に示したプログラムユニットの駆動方法では、第２のトランジスタＴｒ２のしきい値を適切に設定すると、第２のトランジスタＴｒ２のゲートとソース（あるいはドレイン）間の電位差をより小さくできる。
【０１３８】
上記より、第２のトランジスタＴｒ２のゲートの最高電位は（Ｖ１＋３）［Ｖ］以上であり、端子Ｄの低い方の電位は０Ｖなので、その差は｜Ｖ１＋３｜［Ｖ］以上である。また、第２のトランジスタＴｒ２をオフ状態とするときの第２のトランジスタＴｒ２のゲートの最低電位は（Ｖ１−１．５）［Ｖ］以下であり、端子Ｄの高い方の電位は＋３Ｖなので、その差は｜Ｖ１−４．５｜［Ｖ］以上である。
【０１３９】
すなわち、｜Ｖ１＋３｜［Ｖ］と｜Ｖ１−４．５｜［Ｖ］が等しくなるＶ１を選択すると、第２のトランジスタＴｒ２のゲートとソース（あるいはドレイン）の間の最高電位差を最小とできる。すなわち、Ｖ１＝＋０．７５［Ｖ］とすると、第２のトランジスタＴｒ２のゲートとソース（あるいはドレイン）の間の最高電位差は最小値３．７５Ｖとなる。
【０１４０】
（実施の形態３）
以下では、プログラムユニットとして図２（Ｂ）の回路を用いた場合の動作の例について説明する。図２（Ｂ）に示されるプログラムユニットの第１のノードＮ１と第２のノードＮ２が常に切断状態であるためには第３のノードＮ３の電位は第１のトランジスタＴｒ１のしきい値にＶＤＤを加えたもの以上であることが必要となる。ここでは、第１のトランジスタＴｒ１のしきい値を−０．５Ｖとすると、第３のノードＮ３の電位は＋１．５Ｖ以上であることが求められる。実際にはオフ抵抗を十分に高くするために、第３のノードＮ３の電位は＋２Ｖ以上とするとよい。
【０１４１】
同様に、プログラムユニットの第１のノードＮ１と第２のノードＮ２が常に接続状態であるためには第３のノードＮ３の電位は第１のトランジスタＴｒ１のしきい値にＶＳＳを加えたもの以下であることが必要となる。したがって、第３のノードＮ３の電位は−０．５Ｖ以下であることが求められる。実際にはオン抵抗を十分に低くするために、第３のノードＮ３の電位は−１Ｖ以下とするとよい。
【０１４２】
したがって、端子Ｄの電位は、−１Ｖ以下か＋２Ｖ以上とすることが求められる。ここでは、端子Ｄの電位を−１Ｖあるいは＋２Ｖとする。すなわち、端子Ｄが＋２Ｖであれば、プログラムユニットの第１のノードＮ１と第２のノードＮ２は切断され、端子Ｄが−１Ｖであれば、第１のノードＮ１と第２のノードＮ２は接続される。
【０１４３】
端子Ｄが上記の条件のときの第２のトランジスタＴｒ２の動作について考察する。端子Ｄの電位が＋２Ｖの場合には、端子Ｇの電位は＋２Ｖに第２のトランジスタＴｒ２のしきい値を加えたもの以上であることが必要である。したがって、端子Ｇの電位は、しきい値が、Ｖ１［Ｖ］の場合には（Ｖ１＋２＋α）［Ｖ］であることが必要である。ここで、αは０以上とするとよい。
【０１４４】
また、端子Ｄの電位が−１Ｖである場合、その電位は、第３のノードＮ３に保持されるが、保持に必要なオフ電流とするためのゲートの電位はしきい値より、１．５−（−１）＝２．５［Ｖ］引いた値以下とすることが求められる。すなわち、ゲートの電位を、（Ｖ１−２．５−β）［Ｖ］とすることが必要である。ここで、βは０以上とするとよい。
【０１４５】
すなわち、ＶＤＤ、ＶＳＳ以外に、端子Ｄに必要な−１Ｖの電位、第２のトランジスタＴｒ２のオンに必要な（Ｖ１＋２＋α）［Ｖ］（α≧０）の電位、第２のトランジスタＴｒ２のオフに必要な（Ｖ１−２．５−β）［Ｖ］（β≧０）の電位という５段階の電位が必要である。
【０１４６】
ここで、Ｖ１≧＋１．５［Ｖ］であれば、第２のトランジスタＴｒ２のオフに必要な（Ｖ１−２．５−β）［Ｖ］の電位は、端子Ｄに必要な−１Ｖの電位で代用することが可能である。すなわち、端子Ｇの電位を−１Ｖとすることで十分なオフ特性が得られる。この場合、必要な電位は１つ少なくなる。
【０１４７】
また、Ｖ１≦０［Ｖ］であれば、第２のトランジスタＴｒ２のオンに必要な（Ｖ１＋２＋α）［Ｖ］の電位はＶＤＤで代用できる。その場合、必要な電位は１つ少なくなる。
【０１４８】
さらに、Ｖ１≦＋１．５［Ｖ］であれば、端子Ｄに必要な−１Ｖの電位も第２のトランジスタＴｒ２のオフに必要な（Ｖ１−２．５−β）［Ｖ］  の電位で代用できる。すなわち、端子Ｄの低い方の電位として、（Ｖ１−２．５−β）［Ｖ］を入力し、また、端子Ｇの電位はＶＤＤとして、第２のトランジスタＴｒ２をオンとした後、端子Ｇの電位を（Ｖ１−２．５−β）［Ｖ］とする。なお、データ保持の際には端子Ｄの電位はＶＳＳ以上とする。
【０１４９】
この条件では、当初、第２のトランジスタＴｒ２は、十分なオフ特性が得られないため、第３のノードＮ３の電位は、（Ｖ１−２．５−β）［Ｖ］から上昇するが、第２のトランジスタＴｒ２ゲートの電位より（Ｖ１−１．５）［Ｖ］だけ高くなる（すなわち、第３のノードＮ３の電位が（−１−β）［Ｖ］となる）と、十分なオフ特性が得られるため、それ以上の電位の上昇はない。すなわち、結果的には、第３のノードＮ３には−１Ｖ以下の電位が書き込まれる。
【０１５０】
本実施の形態で示したプログラムユニットの駆動方法では、端子Ｇの最高電位を実施の形態２の場合よりも小さくできる。実施の形態２の場合においては、第２のトランジスタＴｒ２のゲートの最高電位は、（Ｖ１＋３）［Ｖ］以上であるのに対し、本実施の形態では、第２のトランジスタＴｒ２のゲートの最高電位は、（Ｖ１＋２）［Ｖ］以上である。すなわち、１Ｖ低下する。
【０１５１】
（実施の形態４）
以下では、プログラムユニットとして図２（Ｃ）の回路を用いた場合の動作の例について説明する。図２（Ｃ）に示されるプログラムユニットの第１のノードＮ１と第２のノードＮ２が常に接続（あるいは切断）状態であるためには第３のノードＮ３の電位は、実施の形態２で示したように＋３Ｖ以上（あるいは０Ｖ以下）とするとよい。
【０１５２】
しかし、これはプログラムユニットによって接続あるいは切断されることにより構成された回路が機能している段階（動作時）で必要とされることであって、プログラムユニットのコンフィギュレーション処理時には必ずしも必要ではない。例えば、コンフィギュレーション処理時には、端子Ｄの電位として＋２Ｖ以下の電位を採用することもできる。
【０１５３】
例えば、コンフィギュレーション処理時には、端子Ｄの電位を−１Ｖもしくは＋２Ｖとする。この電位を第３のノードＮ３に書き込むには、第２のトランジスタＴｒ２のゲート（すなわち、端子Ｇ）の電位は（Ｖ１＋２）［Ｖ］以上であればよい。また、このときの端子Ｅの電位を−１Ｖとする。
【０１５４】
また、コンフィギュレーション処理時以外には端子Ｅの電位を１Ｖ上昇させて０Ｖとする。すると、端子Ｅと容量素子Ｃｓを介して結合する第３のノードＮ３の電位も１Ｖ上昇して、０Ｖもしくは＋３Ｖとなる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０１５５】
第３のノードＮ３が０Ｖもしくは＋３Ｖであるとき、第２のトランジスタＴｒ２を確実にオフとするためには、端子Ｇの電位を（Ｖ１−１．５）［Ｖ］以下とすればよい。なお、端子Ｄの電位は０Ｖ以上であるとよい。
【０１５６】
すなわち、ＶＤＤ、ＶＳＳ以外に、（Ｖ１＋２＋α）［Ｖ］（α≧０）の電位、（Ｖ１−１．５−β）［Ｖ］（β≧０）の電位、−１Ｖの電位という５段階の電位が必要である。このうち、Ｖ１≧＋０．５［Ｖ］であれば、第２のトランジスタＴｒ２をオフとするための（Ｖ１−１．５−β）［Ｖ］という電位は、−１Ｖの電位で代用できる。この場合は４段階の電位が必要となる。また、Ｖ１≦０［Ｖ］であれば、第２のトランジスタＴｒ２をオンとするための（Ｖ１＋２＋α）［Ｖ］という電位は、ＶＤＤで代用でき、さらに電位を１つ減らすことができる。
【０１５７】
本実施の形態では必要な電位の範囲（最高電位−最低電位）は３．５Ｖ（Ｖ＜＋０．５［Ｖ］のとき）あるいは、（Ｖ１＋３）［Ｖ］（Ｖ１≧＋０．５［Ｖ］のとき）であり、実施の形態２あるいは実施の形態３と比較して１Ｖ小さくできる。
【０１５８】
これはコンフィギュレーション処理時と、そうでないとき（動作時）とで端子Ｅの電位を１Ｖ変動させたためである。回路に必要な最高電位を低下させることは、その電位が与えられる素子および電位生成回路の負担を低減できるので好ましい。
【０１５９】
（実施の形態５）
以下では、プログラムユニットとして図２（Ｃ）の回路を用いた場合の動作の例について説明する。本実施の形態では、コンフィギュレーション処理時に端子Ｄの電位に応じて、端子Ｅの電位を変化させる。例えば、端子Ｄの電位が＋１．５Ｖであれば、端子Ｅの電位を０Ｖ、端子Ｄの電位が０Ｖであれば、端子Ｅの電位を＋１．５Ｖとする。このような場合、端子Ｅの電位は端子Ｄの電位の相補的な電位である、という。
【０１６０】
端子Ｄの電位を第３のノードＮ３に書き込むには、第２のトランジスタＴｒ２のゲート（すなわち、端子Ｇ）の電位は（Ｖ１＋１．５）［Ｖ］以上であればよい。また、第２のトランジスタＴｒ２がオフ状態のときには、第３のノードＮ３の電位は端子Ｅの電位に応じて変動する。実際には、プログラムユニットはマトリクス状に配置されているので、当該プログラムユニットの第２のトランジスタＴｒ２がオフ状態の場合でも、端子Ｅには、他のプログラムユニットにデータを入力する時に使用される電位（つまり、＋１．５Ｖもしくは０Ｖ）が印加され、第３のノードＮ３の電位は変動し、その最低値は−１．５Ｖとなる。第２のトランジスタを確実にオフとするには、端子Ｇの電位を（Ｖ１−３）［Ｖ］以下とすることが求められる。
【０１６１】
また、コンフィギュレーション処理時以外には端子Ｅの電位を＋１．５Ｖとする。すると、端子Ｅと容量素子Ｃｓを介して結合する第３のノードＮ３の電位は０Ｖもしくは＋３Ｖとなる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０１６２】
すなわち、ＶＤＤ、ＶＳＳ以外に、（Ｖ１＋１．５＋α）［Ｖ］（α≧０）の電位、（Ｖ１−３―β）［Ｖ］（β≧０）の電位、＋１．５Ｖの電位という５段階の電位が必要である。このうち、Ｖ１≦＋０．５［Ｖ］であれば、第２のトランジスタＴｒ２をオンとするための（Ｖ１＋１．５）［Ｖ］以上という電位は、ＶＤＤで代用できる。この場合は４段階の電位が必要となる。
【０１６３】
また、上記の＋１．５Ｖの電位はＶＤＤで代用できる。この場合も４段階の電位でよい。この場合、例えば、コンフィギュレーション時には、端子Ｄの電位がＶＤＤであれば、端子Ｅの電位をＶＳＳ、端子Ｄの電位がＶＳＳであれば、端子Ｅの電位をＶＤＤとする。
【０１６４】
端子Ｄの電位を第３のノードＮ３に書き込むには、第２のトランジスタＴｒ２のゲート（すなわち、端子Ｇ）の電位は（Ｖ１＋ＶＤＤ）以上（すなわち、（Ｖ１＋ＶＤＤ＋α）［Ｖ］（α≧０））であればよい。また、第２のトランジスタＴｒ２がオフ状態のときには、第３のノードＮ３の電位は端子Ｅの電位に応じて変動する。端子Ｅには、その他のプログラムユニットも接続し、それらのプログラムのための電位が供給されるため、その電位は、ＶＳＳからＶＤＤの範囲で変動する。
【０１６５】
したがって、第３のノードＮ３の電位の最低値は（２×ＶＳＳ−ＶＤＤ）となる。第２のトランジスタを確実にオフとするには、端子Ｇの電位を（２×ＶＳＳ−ＶＤＤ＋Ｖ１−１．５）［Ｖ］以下とすることが求められる。すなわち、ＶＤＤ、ＶＳＳ以外に、（Ｖ１＋ＶＤＤ＋α）［Ｖ］、（２×ＶＳＳ−ＶＤＤ＋Ｖ１−１．５−β）［Ｖ］（β≧０）の電位という４段階の電位が必要である。以上において、端子Ｇ１の電位の変動は、（２×ＶＤＤ＋α−２×ＶＳＳ＋１．５＋β）［Ｖ］である。
【０１６６】
コンフィギュレーション終了後には、端子Ｅの電位をＶＤＤとする。すると、端子Ｅと容量素子Ｃｓを介して結合する第３のノードＮ３の電位は（２×ＶＤＤ−ＶＳＳ）もしくはＶＳＳとなる。ＶＤＤ＝＋２Ｖ、ＶＳＳ＝０Ｖとすれば、第３のノードＮ３の電位は＋４Ｖもしくは０Ｖとなり、第１のノードＮ１と第２のノードＮ２を接続あるいは切断するのに十分である。
【０１６７】
以上の例では、コンフィギュレーション終了後には、第３のノードＮ３の電位をＶＤＤよりも高くできるが、コンフィギュレーション時には、ＶＤＤよりも低い電位でよい。このことは消費電力を低減する上で効果がある。
【０１６８】
例えば、ＶＤＤ＝＋２Ｖ、ＶＳＳ＝０Ｖとする場合、本実施の形態の方法でコンフィギュレーションする際には、端子Ｄの電位変動が２Ｖなので、１つのパルスを発生させるのに必要なエネルギーは、パルスが伝わる部分の容量をＣとすると２Ｃであり、本実施の形態では端子Ｄと端子Ｅの電位を変動させる必要からエネルギーは４Ｃとなる。一方、実施の形態２あるいは実施の形態３のように、端子Ｄの電位を＋３Ｖ、端子Ｅの電位を０Ｖとすると、１つのパルスを発生させるのに必要なエネルギーはそれより大きい４．５Ｃとなる。したがって、本実施の形態に示す方法ではより消費電力を低減できる。また、コンフィギュレーションに使用する電位が、コンフィギュレーション終了後に回路に使用する電位と同じであると、回路設計も容易となる。
【０１６９】
（実施の形態６）
実施の形態５では、コンフィギュレーション中に、第３のノードＮ３の電位が端子Ｅの電位の変動を受けて、ＶＳＳよりも低くなることがある。そのため、第２のトランジスタＴｒ２のゲートの最低電位もそれに応じて低下させることが求められる。
【０１７０】
本実施の形態では、容量素子Ｃｓの対向電極側に第３のトランジスタＴｒ３を設けることで、端子Ｅの電位の変動が容量素子Ｃｓに及ばないような構成とすることで、第３のノードＮ３の電位がＶＳＳよりも小さくなることを防止し、よって、第２のトランジスタＴｒ２のゲートの最低電位を上昇させ、より消費電力を低減させる方法に関する。
【０１７１】
第３のトランジスタＴｒ３は、オンオフ比が６桁以上のトランジスタを用いればよい。可能ならば、第２のトランジスタＴｒ２と同等のオン特性、オフ特性を有することが好ましい。図２（Ｄ）ではＮチャネル型トランジスタを用いるが、Ｐチャネル型でもよい。第３のトランジスタＴｒ３のスイッチング速度は、第２のトランジスタＴｒ２と同程度もしくはそれより高速であれば十分である。ここでは、第２のトランジスタＴｒ２と同様な特性を有するトランジスタとする。なお、オンオフ比はそれほど大きくなくてもよいので、第３のトランジスタＴｒ３は、第２のトランジスタＴｒ２よりも短チャネルとできる。
【０１７２】
以下、駆動方法について簡単に説明する。ここでは、プログラムユニットにデータを書き込む際に、端子Ｄの電位をＶＤＤとするとき、端子Ｅの電位をＶＳＳ、端子Ｄの電位をＶＳＳとするとき、端子Ｅの電位をＶＤＤとする。
【０１７３】
最初に第２のトランジスタＴｒ２と第３のトランジスタＴｒ３をオンとする。例えば、端子Ｇ１、端子Ｇ２の電位を（ＶＤＤ＋Ｖ１＋α）［Ｖ］（α≧０）とすればよい。
【０１７４】
その後、第２のトランジスタＴｒ２のみをオフとし、端子Ｅの電位をＶＤＤとする。その結果、第３のノードＮ３の電位は、ＶＳＳもしくは（２×ＶＤＤ−ＶＳＳ）のいずれかとなる。ＶＤＤはＶＳＳより大きいので、ＶＳＳ＜（２×ＶＤＤ−ＶＳＳ）、である。したがって、第２のトランジスタＴｒ２をオフとするには、（ＶＳＳ＋Ｖ１−１．５−β）［Ｖ］（β≧０）とすればよい。
【０１７５】
その後、第３のトランジスタＴｒ３をオフとする。例えば、端子Ｇ２の電位を（ＶＳＳ＋Ｖ１−１．５−β）［Ｖ］とすればよい。
【０１７６】
以上において、端子Ｇ１の電位の変動は、（ＶＤＤ＋α−ＶＳＳ＋１．５＋β）［Ｖ］である。これは、実施の形態５の場合よりＶＤＤ−ＶＳＳだけ小さく、消費電力が削減できる。
【０１７７】
（実施の形態７）
以下では、プログラムユニットとして図２（Ｃ）の回路を用いた場合の動作の例について説明する。本実施の形態でも、コンフィギュレーション処理時に端子Ｄの電位に応じて、端子Ｅの電位を相補的に変化させる。例えば、端子Ｄの電位がＶＤＤ（＝＋２Ｖ）であれば、端子Ｅの電位をＶＳＳ（＝０Ｖ）、端子Ｄの電位がＶＳＳであれば、端子Ｅの電位をＶＤＤとする。本実施の形態では、Ｖ１は＋１Ｖ以下とする。
【０１７８】
第２のトランジスタＴｒ２のゲート（すなわち、端子Ｇ）の電位はＶＤＤとする。すると、第２のトランジスタＴｒ２がオン状態のときの第３のノードＮ３の電位は（２−Ｖ１）［Ｖ］あるいは０Ｖのいずれかである。また、第２のトランジスタＴｒ２がオフ状態のときの第３のノードＮ３の電位の最低値は−２Ｖであるので、第２のトランジスタＴｒ２を確実にオフとするには、端子Ｇの電位を（Ｖ１−３．５）［Ｖ］以下とすることが求められる。
【０１７９】
また、コンフィギュレーション処理時以外には端子Ｅの電位を＋２Ｖとする。すると、端子Ｅと容量素子Ｃｓを介して結合する第３のノードＮ３の電位は０Ｖもしくは（４−Ｖ１）［Ｖ］（≧＋３Ｖ）となる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０１８０】
すなわち、ＶＤＤ、ＶＳＳ以外に、（Ｖ１−３．５−β）［Ｖ］（β≧０）の電位を加えた３段階の電位で回路を動かすことができる。
【０１８１】
（実施の形態８）
以下では、プログラムユニットとして図２（Ｃ）の回路を用いた場合の動作の例について説明する。本実施の形態では、コンフィギュレーション処理時に端子Ｅの電位を変化させ、＋３Ｖあるいは０Ｖのいずれかとする。一方、端子Ｄの電位は０Ｖに固定する。
【０１８２】
第２のトランジスタＴｒ２をオンとするには、端子Ｇの電位は（Ｖ１＋α）［Ｖ］であればよい。また、第２のトランジスタＴｒ２がオフ状態のときの第３のノードＮ３の電位の最低値は−３Ｖであるので、第２のトランジスタＴｒ２を確実にオフとするには、端子Ｇの電位を（Ｖ１−４．５−β）［Ｖ］とすることが求められる。
【０１８３】
また、コンフィギュレーション処理時以外には端子Ｅの電位を＋３Ｖとする。すると、端子Ｅと容量素子Ｃｓを介して結合する第３のノードＮ３の電位は０Ｖもしくは＋３［Ｖ］となる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０１８４】
すなわち、ＶＤＤ、ＶＳＳ以外に、（Ｖ１＋α）［Ｖ］（α≧０）の電位、（Ｖ１−４．５−β）［Ｖ］（β≧０）の電位、＋３Ｖの電位の５段階の電位が必要である。ただし、Ｖ１≦＋２［Ｖ］であれば、（Ｖ１＋α）［Ｖ］の電位はＶＤＤで代用できる。
【０１８５】
（実施の形態９）
以下では、プログラムユニットとして図３（Ａ）の回路を用いた場合の動作の例について説明する。図３（Ａ）に示されるプログラムユニットは、ｎチャネル型の第４のトランジスタＴｒ４とｐチャネル型の第５のトランジスタＴｒ５とにより構成されるトランスファーゲート回路を有し、トランスファーゲート回路の一端は第１のノードＮ１に、また他端は第２のノードＮ２に接続する。
【０１８６】
また、第４のトランジスタＴｒ４のゲートおよび第５のトランジスタＴｒ５のゲートは、それぞれ、第１の容量素子Ｃｓ１、第２の容量素子Ｃｓ２の電極の一方に接続する。また、第４のトランジスタＴｒ４のゲートおよび第５のトランジスタＴｒ５のゲートは、それぞれ、第６のトランジスタＴｒ６のソースもしくはドレインの一方、第７のトランジスタＴｒ７のソースもしくはドレインの一方とも接続する。この部分を第４のノードＮ４、第５のノードＮ５と定義する。
【０１８７】
第６のトランジスタＴｒ６のソースもしくはドレインの他方、第７のトランジスタＴｒ７のソースもしくはドレインの他方は、それぞれ端子Ｄ１、Ｄ２に接続し、第６のトランジスタＴｒ６のゲート、第７のトランジスタＴｒ７のゲートは、ともに端子Ｇに接続し、第１の容量素子Ｃｓ１の他方の電極と、第２の容量素子Ｃｓ２の他方の電極は、それぞれ、端子Ｅ１、Ｅ２に接続する。
【０１８８】
このようなプログラムユニットで第１のノードＮ１と第２のノードＮ２が常に接続（切断）状態であるためには第４のノードＮ４の電位は、ＶＤＤ以上（ＶＳＳ以下）、第５のノードの電位はＶＳＳ以下（ＶＤＤ以上）であることが求められる。
【０１８９】
このため、実施の形態２乃至実施の形態７の場合よりも端子Ｄ１、端子Ｄ２の電位の変動を小さくできる。例えば、第１のノードＮ１と第２のノードＮ２を接続するには、端子Ｄ１の電位をＶＤＤ（＝＋２Ｖ）、端子Ｄ２の電位をＶＳＳ（＝０Ｖ）とすればよい。逆に第１のノードＮ１と第２のノードＮ２を切断するには、端子Ｄ１の電位をＶＳＳ（＝０Ｖ）、端子Ｄ２の電位をＶＤＤ（＝＋２Ｖ）とすればよい。
【０１９０】
そして、第４のノードＮ４と第５のノードＮ５を、そのような電位とするには、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のゲートの電位は、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のしきい値に＋２Ｖを加えた値以上とすればよい。第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のしきい値がともにＶ１であれば、端子Ｇの電位を（Ｖ１＋２）［Ｖ］以上とすればよい。
【０１９１】
また、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７を確実にオフとするには、端子Ｇの電位を（Ｖ１−１．５）［Ｖ］以下とすればよい。
【０１９２】
すなわち、この回路では、ＶＤＤ、ＶＳＳ以外に（Ｖ１＋２＋α）［Ｖ］（α≧０）の電位と（Ｖ１−１．５―β）［Ｖ］（β≧０）の電位という４段階の電位が必要であり、また、最高電位と最低電位の差も３．５Ｖと実施の形態２乃至実施の形態４よりも小さくできる。また、Ｖ１が０Ｖ以下であれば、電位（Ｖ１＋２＋α）［Ｖ］（α≧０）はＶＤＤで代用でき、Ｖ１が＋１．５Ｖ以上であれば、電位（Ｖ１−１．５―β）［Ｖ］はＶＳＳで代用できるため、さらに１つ電位を少なくできる。
【０１９３】
（実施の形態１０）
以下では、プログラムユニットとして図３（Ａ）の回路を用いた場合の別の動作の例について説明する。ここでは、端子Ｅ１、端子Ｅ２の電位をコンフィギュレーション処理時とその他のときとで異なる値とすることにより、より最高電位と最低電位の差を小さくする方法について説明する。
【０１９４】
実施の形態９で説明したように、第１のノードＮ１と第２のノードＮ２を接続するには、端子Ｄ１の電位をＶＤＤ（＝＋２Ｖ）、端子Ｄ２の電位をＶＳＳ（＝０Ｖ）とすればよい。逆に第１のノードＮ１と第２のノードＮ２を切断するには、端子Ｄ１の電位をＶＳＳ（＝０Ｖ）、端子Ｄ２の電位をＶＤＤ（＝＋２Ｖ）とすればよい。
【０１９５】
しかしながら、これはコンフィギュレーション処理時には不要であり、コンフィギュレーション処理時にはより変動の低い電位を採用することもできる。例えば、コンフィギュレーション処理時の端子Ｄ１（端子Ｄ２）の電位が＋１Ｖ（０Ｖ）であれば、端子Ｅ１（端子Ｅ２）の電位を０Ｖ（＋１Ｖ）とする。端子Ｄ１（端子Ｄ２）の電位が０Ｖ（＋１Ｖ）であれば、端子Ｅ１（端子Ｅ２）の電位を＋１Ｖ（０Ｖ）とする。
【０１９６】
そして、第４のノードＮ４の電位や第５のノードＮ５に上記の端子Ｄ１および端子Ｄ２の電位を書き込むには、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のゲートの電位は、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のしきい値に＋１Ｖを加えた値以上とすればよい。すなわち、（Ｖ１＋１）［Ｖ］以上とすればよい。
【０１９７】
また、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７がオフ状態のときの第４のノードＮ４の電位や第５のノードＮ５の電位の最低値は−１Ｖであるので、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７を確実にオフとするには、端子Ｇの電位を（Ｖ１−２．５）［Ｖ］以下とすることが求められる。
【０１９８】
コンフィギュレーション処理時以外には、端子Ｅ１および端子Ｅ２の電位をともに＋１Ｖとする。すると、第４のノードＮ４の電位や第５のノードＮ５の電位は＋２Ｖあるいは０Ｖのいずれかとなる。
【０１９９】
すなわち、この回路では、ＶＤＤ、ＶＳＳ以外に（Ｖ１＋１＋α）［Ｖ］（β≧０）の電位、＋１Ｖの電位と（Ｖ１−２．５−β）［Ｖ］（β≧０）の電位という５段階の電位が必要である。ここで、Ｖ１が＋１Ｖ以下であれば、（Ｖ１＋１＋α）［Ｖ］という電位は、ＶＤＤで代用できるので、４段階の電位でよい。
【０２００】
（実施の形態１１）
以下では、プログラムユニットとして図３（Ａ）の回路を用いた場合の別の動作の例について説明する。ただし、本実施の形態では、Ｖ１は＋２Ｖ以下とする。
【０２０１】
実施の形態１０と同様にコンフィギュレーション処理時とその他のときとで端子Ｅ１および端子Ｅ２の電位を変化させる。例えば、コンフィギュレーション処理時の端子Ｄ１（端子Ｄ２）の電位が＋２Ｖ（０Ｖ）であれば、端子Ｅ１（端子Ｅ２）の電位を０Ｖ（＋２Ｖ）とする。端子Ｄ１（端子Ｄ２）の電位が０Ｖ（＋２Ｖ）であれば、端子Ｅ１（端子Ｅ２）の電位を＋２Ｖ（０Ｖ）とする。なお、端子Ｇの電位はＶＤＤ（＝＋２Ｖ）とする。
【０２０２】
この場合、端子Ｄ１や端子Ｄ２の電位を＋２Ｖとしても、第４のノードＮ４や第５のノードＮ５が＋２Ｖになるわけではなく、＋２Ｖから第６のトランジスタＴｒ６および第７のトランジスタＴｒ７のしきい値を引いた電位、（２−Ｖ１）［Ｖ］となる。すなわち、第４のノードＮ４や第５のノードＮ５の電位は（２−Ｖ１）［Ｖ］もしくは０Ｖとなる。
【０２０３】
また、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７がオフ状態のときの第４のノードＮ４の電位や第５のノードＮ５の電位の最低値は−２Ｖであるので、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７を確実にオフとするには、端子Ｇの電位を（Ｖ１−３．５）［Ｖ］以下とすることが求められる。
【０２０４】
コンフィギュレーション時以外には、端子Ｅ１および端子Ｅ２の電位をともに＋２Ｖとする。すると、第４のノードＮ４の電位や第５のノードＮ５の電位は（４−Ｖ１）［Ｖ］（≧＋２［Ｖ］）あるいは０Ｖのいずれかとなる。
【０２０５】
すなわち、この回路では、ＶＤＤ、ＶＳＳ以外に（Ｖ１−３．５−β）［Ｖ］（β≧０）の電位という３段階の電位が必要である。
【０２０６】
（実施の形態１２）
以下では、プログラムユニットとして図３（Ｂ）の回路を用いた場合の動作の例について説明する。図３（Ｂ）に示されるプログラムユニットは、回路構成のほとんどは図３（Ａ）に示すものと同じであるが、第６のトランジスタＴｒ６のソースもしくはドレインの他方、第７のトランジスタＴｒ７のソースもしくはドレインの他方が共に端子Ｄに接続されて、回路構成が簡略化されている。
【０２０７】
図３（Ａ）のプログラムユニットと同様に第１のノードＮ１と第２のノードＮ２が常に接続（あるいは切断）状態であるためには第４のノードＮ４の電位は、ＶＤＤ以上（あるいはＶＳＳ以下）、第５のノードＮ５の電位はＶＳＳ以下（あるいはＶＤＤ以上）とすればよい。
【０２０８】
ここでは、端子Ｅ１、端子Ｅ２の電位をコンフィギュレーション処理時とその他のときとで異なる値とすることにより、より最高電位と最低電位の差を小さくする方法について説明する。例えば、コンフィギュレーション処理時の端子Ｅ１の電位を０Ｖのとき端子Ｅ２の電位を＋２Ｖ、端子Ｅ１の電位を＋２Ｖのとき端子Ｅ２の電位を０Ｖ、とする。なお、ここでは端子Ｄの電位は０Ｖに固定する。
【０２０９】
第６のトランジスタＴｒ６および第７のトランジスタＴｒ７をオンとするには、端子Ｇの電位は（Ｖ１＋α）［Ｖ］（α≧０）であればよい。また、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７がオフ状態のときの第４のノードＮ４の電位あるいは第５のノードＮ５の電位の最低値は−２Ｖであるので、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７を確実にオフとするには、端子Ｇの電位を（Ｖ１−３．５）［Ｖ］以下とすることが求められる。
【０２１０】
また、コンフィギュレーション処理時以外には端子Ｅ１の電位を＋２Ｖ、端子Ｅ２の電位を０Ｖとする。すると、第４のノードＮ４および第５のノードＮ５の電位は０Ｖもしくは＋２［Ｖ］のいずれかとなる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０２１１】
以上の動作において、ＶＤＤ、ＶＳＳ以外に、（Ｖ１＋α）［Ｖ］（α≧０）の電位、（Ｖ１−３．５−β）［Ｖ］（β≧０）の電位の４段階の電位で回路を動かすことができる。ただし、Ｖ１≦＋２［Ｖ］であれば、（Ｖ１＋α）［Ｖ］の電位はＶＤＤで代用できる。
【０２１２】
（実施の形態１３）
以下では、プログラムユニットとして図５（Ａ）の回路を用いた場合の動作の例について説明する。図５（Ａ）に示されるプログラムユニットは、図３（Ａ）に示すプログラムユニットにおいて、端子Ｄ１に端子Ｅ２を接続し、端子Ｅ１に端子Ｄ２を接続したものである。
【０２１３】
コンフィギュレーション時には、端子Ｄと端子Ｅに互いに相補的な電位を与える。例えば、端子Ｄの電位がＶＤＤであれば、端子Ｅの電位はＶＳＳとし、端子Ｄの電位がＶＳＳであれば端子Ｅの電位はＶＤＤとする。
【０２１４】
図５（Ａ）のプログラムユニットの第１のノードＮ１と第２のノードＮ２が常に接続（あるいは切断）状態であるためには第４のノードＮ４の電位は、ＶＤＤ以上（あるいはＶＳＳ以下）、第５のノードＮ５の電位はＶＳＳ以下（あるいはＶＤＤ以上）とすればよい。
【０２１５】
第６のトランジスタＴｒ６および第７のトランジスタＴｒ７をオンとするには、端子Ｇの電位は（ＶＤＤ＋Ｖ１＋α）［Ｖ］（α≧０）であればよい。また、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７がオフ状態のときの第４のノードＮ４の電位あるいは第５のノードＮ５の電位の最低値は（２×ＶＳＳ−ＶＤＤ）であるので、第６のトランジスタＴｒ６および第７のトランジスタＴｒ７を確実にオフとするには、端子Ｇの電位を（Ｖ１−１．５＋２×ＶＳＳ−ＶＤＤ）［Ｖ］以下とすることが求められる。
【０２１６】
また、コンフィギュレーション処理時以外には端子Ｄ、端子Ｅの電位をともにＶＤＤとする。すると、第４のノードＮ４および第５のノードＮ５の電位はＶＳＳもしくは（２×ＶＤＤ−ＶＳＳ）のいずれかとなる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。
【０２１７】
以上の動作において、ＶＤＤ、ＶＳＳ以外に、（ＶＤＤ＋Ｖ１＋α）［Ｖ］（α≧０）の電位、（Ｖ１−１．５＋２×ＶＳＳ−ＶＤＤ−β）［Ｖ］（β≧０）の電位の４段階の電位で回路を動かすことができる。ただし、Ｖ１≦０［Ｖ］であれば、（ＶＤＤ＋Ｖ１＋α）［Ｖ］の電位はＶＤＤで代用できる。
【０２１８】
（実施の形態１４）
以下では、プログラムユニットとして図５（Ｂ）の回路を用いた場合の動作の例について説明する。図５（Ｂ）に示されるプログラムユニットは、図２（Ｄ）に示すプログラムユニットにおいて、第３のトランジスタＴｒ３の機能を、第８のトランジスタＴｒ８と第９のトランジスタＴｒ９によって構成されるトランスファーゲートによっておこなうものである。
【０２１９】
すなわち、第２のトランジスタＴｒ２と第８のトランジスタＴｒ８と第９のトランジスタＴｒ９によって構成されるトランスファーゲートが図２（Ｄ）に示すプログラムユニットと同様にオンオフするようにする。
【０２２０】
したがって、端子Ｇ２および端子Ｇ３の電位として、ＶＤＤあるいはＶＳＳを用いることができ、より消費電力を低減できる。また、その他の動作は、図２（Ｄ）に示すプログラムユニットと同様におこなうことができる。
【０２２１】
コンフィギュレーション時には、端子Ｄと端子Ｅに相補的な電位を与える。例えば、端子Ｄの電位がＶＤＤであれば、端子Ｅの電位はＶＳＳとし、端子Ｄの電位がＶＳＳであれば端子Ｅの電位はＶＤＤとする。図５（Ｂ）のプログラムユニットの第１のノードＮ１と第２のノードＮ２が常に接続（あるいは切断）状態であるためには第３のノードＮ３の電位は、ＶＤＤ以上（あるいはＶＳＳ以下）とすればよい。
【０２２２】
第２のトランジスタＴｒ２をオンとするには、端子Ｇ１の電位は、（ＶＤＤ＋Ｖ１＋α）［Ｖ］（α≧０）であればよい。また、第２のトランジスタＴｒ２がオフ状態のときの第３のノードＮ３電位の最低値はＶＳＳとできるので、第３のトランジスタＴｒ３を確実にオフとするには、端子Ｇ１の電位を（Ｖ１−１．５＋ＶＳＳ）［Ｖ］以下とすればよい。
【０２２３】
第２のトランジスタＴｒ２をオフし、端子Ｅの電位をＶＤＤとする。すると、第３のノードＮ３の電位はＶＳＳもしくは（２×ＶＤＤ−ＶＳＳ）のいずれかとなる。すなわち、第１のノードＮ１と第２のノードＮ２は接続か切断かのいずれかの状態となる。その後、第８のトランジスタＴｒ８と第９のトランジスタＴｒ９をオフとする。
【０２２４】
以上の動作において、ＶＤＤ、ＶＳＳ以外に、（ＶＤＤ＋Ｖ１＋α）［Ｖ］（α≧０）の電位、（ＶＳＳ＋Ｖ１−１．５−β）［Ｖ］（β≧０）の電位の４段階の電位で回路を動かすことができる。ただし、Ｖ１≦０［Ｖ］であれば、（ＶＤＤ＋Ｖ１＋α）［Ｖ］の電位はＶＤＤで代用できる。
【０２２５】
（実施の形態１５）
本実施の形態では、本発明の一態様をＦＰＧＡに適用する例を説明する。ＦＰＧＡでは、図６（Ａ）に示すように、複数のロジックセル（ＬＣ１乃至ＬＣ９）がマトリクス状に形成されている。各ロジックセルはマトリクス状に張り巡らされた配線と、配線と配線を接続するために設けられたスイッチによって、他のロジックセルと接続される。
【０２２６】
１つのスイッチは図６（Ｂ）に示されるように６つのプログラムユニット（ＰＤ１乃至ＰＤ６）を有し、縦横の配線と接続するように構成される。従来、このようなスイッチはＳＲＡＭあるいはＥＥＰＲＯＭを有するプログラムユニットによって形成されてきたが、そのことによるデメリットは既述のとおりである。
【０２２７】
本実施の形態では、これらのスイッチを、２つのスイッチング素子と１つの容量素子を有するプログラムユニットで構成することにより、より集積度を高め、特性を向上させることができる。以下、図７乃至図１０を用いてスイッチの構成を説明する。
【０２２８】
図７および図８は、スイッチを構成する主要な配線やコンタクトプラグ等のレイアウトを示す。また、点線Ａ−Ｂおよび点線Ｃ−Ｄは図中の同じ位置を示す。なお、図７および図８に関しては、公知の半導体作製技術あるいは特許文献１、特許文献４乃至特許文献６を参照すればよい。
【０２２９】
図７（Ａ）は基板表面に形成された素子分離絶縁物１０２と素子形成領域１０１ａ、素子形成領域１０１ｂの位置を示す。なお、図６（Ｂ）に示されるような、交差する２つの方向に延びる配線（図６（Ｂ）では縦方向の配線１１４ａと配線１１４ｂ、横方向の配線１１１ａと配線１１１ｂ）を結ぶ６つのスイッチング素子を作製する場合、最も面積を削減した場合でも、２つの独立した素子形成領域（図７（Ａ）では素子形成領域１０１ａと素子形成領域１０１ｂ）が必要である。
【０２３０】
図７（Ｂ）は、素子分離絶縁物１０２と素子形成領域１０１ａ、素子形成領域１０１ｂの上に形成される第１層配線１０３ａ乃至第１層配線１０３ｌと第１コンタクトプラグ１０５の位置を示す。
【０２３１】
ここで、第１層配線１０３ａ乃至１０３ｅは素子形成領域１０１ａを横断するように形成され、第１層配線１０３ｆは素子形成領域１０１ｂを横断するように形成される。すなわち、第１層配線１０３ａ乃至１０３ｆのそれぞれは、各プログラムユニットを構成する第１のスイッチング素子のゲートとなる。
【０２３２】
素子形成領域１０１ａと素子形成領域１０１ｂは、第１層配線１０３ａ乃至１０３ｆに応じた形状の不純物領域（拡散領域）を有するとよい。
【０２３３】
このことから明らかであるが、素子形成領域１０１ａ、素子形成領域１０１ｂのＣ−Ｄ方向の長さが、第１のスイッチング素子のトランジスタのチャネル幅となる。したがって、第１のスイッチング素子のオン抵抗を下げるには素子形成領域１０１ａ、素子形成領域１０１ｂのＣ−Ｄ方向の長さを可能な限り大きくする（同時に第１層配線１０３ａ乃至１０３ｆも長くする）ことが望ましい。
【０２３４】
具体的には、第１のスイッチング素子のトランジスタのチャネル幅が、チャネル長の２倍乃至１０倍とするとよい。なお、チャネル長も最小線幅の２倍以上とするとよい。本実施の形態のプログラムユニットでは、従来のプログラムユニットと異なり、ＳＲＡＭのように面積の大きな構造物を有しないため、その分を第１のスイッチング素子のトランジスタに用いることができる。そのため、短チャネル効果がなく、オン電流が大きく、オフ電流が小さい特性を実現できる。
【０２３５】
また、第１層配線１０３ｇ乃至１０３ｌはその上にコンタクトプラグを形成する際に、パッドとして機能する。
【０２３６】
図７（Ｃ）は、第１層配線１０３ａ乃至第１層配線１０３ｌと第１コンタクトプラグ１０５の上に形成される半導体層１０６ａ乃至半導体層１０６ｆの位置を示す。半導体層１０６ａ乃至半導体層１０６ｆとしては、多結晶あるいは非晶質あるいはそれらの混合状態のシリコン、酸化物半導体等を用いればよい。
【０２３７】
図８（Ａ）は、半導体層１０６ａ乃至半導体層１０６ｆの上に形成される第２層配線１０８ａ乃至第２層配線１０８ｇと第２コンタクトプラグ１１０の位置を示す。ここで、第２層配線１０８ａは、図に示すように横方向に延在する。第２層配線１０８ａは各プログラムユニットを構成する第２のスイッチング素子のゲートとなる。
【０２３８】
また、第２層配線１０８ｂ乃至第２層配線１０８ｇは、それぞれ、第１層配線１０３ａ乃至１０３ｆと概略重なるように形成され、それらによって、容量素子が形成される。したがって、第１層配線１０３ａ乃至１０３ｆがＣ−Ｄ方向に長く形成されると、容量素子の容量も大きくなり、プログラムユニットの電荷保持特性（すなわち、コンフィギュレーションデータの保持特性）が向上する。
【０２３９】
なお、第２層配線１０８ｂ乃至第２層配線１０８ｇのそれぞれは、その上に形成される第２コンタクトプラグ１１０等を介して、後に形成されるデータ配線（コンフィギュレーションデータを伝送する配線）と平行な配線に接続される。
【０２４０】
図８（Ｂ）は、第２層配線１０８ａ乃至第２層配線１０８ｇと第２コンタクトプラグ１１０の上に形成される第３層配線１１１ａと第３層配線１１１ｂと第３コンタクトプラグ１１３の位置を示す。ここで、第３層配線１１１ａは、第１層配線１０３ａの左側の不純物領域と、第１層配線１０３ｄと第１層配線１０３ｅに挟まれた不純物領域とに接続する。また、第３層配線１１１ｂは、第１層配線１０３ｂと第１層配線１０３ｃに挟まれた不純物領域と、第１層配線１０３ｅの右側の不純物領域とに接続する。
【０２４１】
図８（Ｃ）は、第３層配線１１１ａ、第３層配線１１１ｂと第３コンタクトプラグ１１３の上に形成される第４層配線１１４ａ、第４層配線１１４ｂと第４コンタクトプラグ１１６の位置を示す。ここで、第４層配線１１４ａは、第１層配線１０３ａと第１層配線１０３ｂに挟まれた不純物領域と、第１層配線１０３ｆの右側の不純物領域とに接続する。また、第４層配線１１４ｂは、第１層配線１０３ｃと第１層配線１０３ｄに挟まれた不純物領域と、第１層配線１０３ｆの左側の不純物領域とに接続する。
【０２４２】
以上から明らかなように、第１層配線１０３ａは、図６（Ｂ）のプログラムユニットＰＤ１の第１のスイッチング素子を制御することに使用される。すなわち、第１層配線１０３ａの電位によって、プログラムユニットＰＤ１の第１のスイッチング素子をオンとすることやオフとすることができる。同じく第１層配線１０３ｂはプログラムユニットＰＤ２の第１のスイッチング素子、第１層配線１０３ｃはプログラムユニットＰＤ３の第１のスイッチング素子、第１層配線１０３ｄはプログラムユニットＰＤ４の第１のスイッチング素子、第１層配線１０３ｅはプログラムユニットＰＤ５の第１のスイッチング素子、第１層配線１０３ｆはプログラムユニットＰＤ６の第１のスイッチング素子を制御することに使用される。
【０２４３】
図９は図７、図８の点線Ａ−Ｂに沿った断面を作製工程順に示すものである。また、図１０は図７、図８の点線Ｃ−Ｄに沿った断面を作製工程順に示すものである。
【０２４４】
図９（Ａ）は、基板１０１に素子分離絶縁物１０２を形成した状態を示す。図９（Ｂ）は、さらに、第１層配線１０３ａ乃至第１層配線１０３ｆ、第１層間絶縁物１０４、第１コンタクトプラグ１０５を形成した状態を示す。
【０２４５】
図９（Ｃ）は、さらに、ゲート絶縁物１０７、第２層配線１０８ｂ乃至第２層配線１０８ｇ、第２層間絶縁物１０９、第２コンタクトプラグ１１０を形成した状態を示す。図９（Ｄ）は、さらに、第３層配線１１１ａおよび第３層配線１１１ｂ、第３層間絶縁物１１２、第３コンタクトプラグ１１３、第４層配線１１４ａおよび第４層配線１１４ｂ、第４層間絶縁物１１５を形成した状態を示す。
【０２４６】
図１０（Ａ）は、基板１０１に素子分離絶縁物１０２を形成した状態を示す。図１０（Ｂ）は、さらに、第１層配線１０３ａおよび第１層配線１０３ｇ、第１層間絶縁物１０４を形成した状態を示す。図１０（Ｃ）は、さらに、半導体層１０６ａ、ゲート絶縁物１０７を形成した状態を示す。
【０２４７】
図１０（Ｄ）は、さらに、第２層配線１０８ａおよび第２層配線１０８ｂ、第２層間絶縁物１０９、第２コンタクトプラグ１１０を形成した状態を示す。第２層配線１０８ａはプログラムユニットの第２のスイッチング素子のゲートである。一方、第１層配線１０３ａと第２層配線１０８ｂとで、ゲート絶縁物１０７を誘電体とする容量素子が構成される。
【０２４８】
なお、第２のスイッチング素子のチャネル長は、第１層配線１０３ａと第１層配線１０３ｇの間隔であるので、第２のスイッチング素子のオフ抵抗を高くするには、可能な限り第１層配線１０３ａと第１層配線１０３ｇの間隔を大きくすることが有効である。これは、短チャネル効果によるオフ抵抗の低減を避けるためにも好ましい。
【０２４９】
図１０（Ｅ）は、さらに、第３層配線１１１ａ、第３層間絶縁物１１２、第３コンタクトプラグ１１３、第４層間絶縁物１１５、第４コンタクトプラグ１１６を形成した状態を示す。第４コンタクトプラグ１１６の上には、第２層配線１０８ａと交差するデータ配線を形成すればよい。本実施の形態で作製されるプログラムユニットは図２（Ｃ）に示すものと同等な回路構成を有する。
【０２５０】
なお、第２のスイッチング素子あるいは容量素子は上記とは異なる層にも形成できるので、スイッチの領域をより狭くし、ロジックセルの領域をより広くできる。例えば、スイッチの領域を、図７（Ａ）の素子形成領域１０１ａ、素子形成領域１０１ｂ近傍だけとすることもできる。図１１を用いてその例を説明する。
【０２５１】
図１１は、図１０と同様な断面構造を示す。ただし、その多くの部分はロジックセル領域（ＬＣ  Ｒｉｇｉｏｎ）である。なお、図１１およびそれに関する説明においては、コンタクトプラグに符号を付さない。
【０２５２】
図１１（Ａ）は基板２０１に素子分離絶縁物２０２と第１層配線２０３ａ乃至第１層配線２０３ｄを形成した状態を示す。ここで、第１層配線２０３ａ、第１層配線２０３ｃおよび第１層配線２０３ｄはロジックセル領域にあるトランジスタの配線である。一方、第１層配線２０３ｂはプログラムユニットの第１のスイッチング素子のゲートである。
【０２５３】
図１１（Ｂ）は素子分離絶縁物２０２と第１層配線２０３ａ乃至第１層配線２０３ｄの上に、第１層間絶縁物２０４と第１コンタクトプラグを、さらに、それらの上に、第２層配線２０８ａ乃至第２層配線２０８ｄ、第２層間絶縁物２０９と第２コンタクトプラグを、さらに、それらの上に、第３層配線２１１ａ乃至第３層配線２１１ｃ、第３層間絶縁物２１２と第３コンタクトプラグを形成した状態を示す。
【０２５４】
ここで、第２層配線２０８ａ乃至第２層配線２０８ｄ、第３層配線２１１ａ乃至第３層配線２１１ｃのうち、プログラムユニットに関連するものは、第２層配線２０８ｂと第３層配線２１１ｂのみであり、その他は、ロジックセルに関する配線である。図１１では、ロジックセルに関する配線は第３層配線までとするが、必要によっては、さらに上層の配線層をロジックセルのために使用してもよい。
【０２５５】
図１１（Ｃ）は第３層配線２１１ａ乃至第３層配線２１１ｃ、第３層間絶縁物２１２と第３コンタクトプラグの上に、第４層配線２１４ａおよび第４層配線２１４ｂを第４層間絶縁物２１５に埋め込むように形成し、その上に半導体層２０６、ゲート絶縁物２０７、第５層配線２１７ａおよび第５層配線２１７ｂ、第５層間絶縁物２１８、第４コンタクトプラグを形成した状態を示す。
【０２５６】
図１１（Ｃ）において、第４層配線２１４ａは、図１０の第１層配線１０３ｇに相当するもので、パッドとしての機能を有する。また、第５層配線２１７ａは、第２のスイッチング素子のゲートとしての機能を有する。さらに、第２のスイッチング素子のチャネル長は第４層配線２１４ａと第４層配線２１４ｂの間隔である。また、第４層配線２１４ｂと第５層配線２１７ｂとで、ゲート絶縁物２０７を誘電体とする容量素子が形成される。このような構造を有するプログラムユニットは図２（Ｃ）に示すものと同等な回路構成を有する。
【０２５７】
図１１（Ｃ）に示されるように、第４層配線２１４ａおよび第４層配線２１４ｂ、半導体層２０６、ゲート絶縁物２０７、第５層配線２１７ａおよび第５層配線２１７ｂ等を、ロジックセル領域に重ねて形成することで、第２のスイッチング素子のチャネル長を十分に長く、また、容量素子の面積を十分に大きくすることができる。その結果、コンフィギュレーションデータの保持特性に優れたプログラムユニットとすることができる。
【０２５８】
なお、図１１のように、多層配線の上層部に第２のスイッチング素子を設ける場合には、第１のスイッチング素子と第２のスイッチング素子とを接続するために多段のコンタクトプラグが必要である。そして、これらのコンタクトプラグは下層の配線の影響を受ける。
【０２５９】
容量素子の容量が十分に大きくないと、読み出しゲートの電位が、下層の配線の影響で変動し、意図しない動作を起こすことがある。このようなことを避けるためには、容量素子の容量を十分に大きくすることが求められる。図１１では、ロジックセル領域の上に十分な面積があるため、必要な大きさの容量素子を設けることができる。
【０２６０】
（実施の形態１６）
本実施の形態では、通常のＤＲＡＭのメモリセルあるいは修正したメモリセルを有するプログラムユニットを用いたＦＰＧＡについて説明する。例えば、プログラムユニットとして図２（Ｃ）に示す回路構成のものを用いる際に、第２のトランジスタＴｒ２と容量素子ＣｓにＤＲＡＭのメモリセルの構造を使用する。
【０２６１】
一般にＤＲＡＭは容量素子の電荷が自然に放出されることに伴って、定期的にデータを書き込む（リフレッシュする）必要がある。通常は１秒間に数十回のリフレッシュが必要である。したがって、プログラムユニットに通常のＤＲＡＭのトランジスタとキャパシタを用いた場合にも、同様に１秒間に数十回、コンフィギュレーションデータを書き込む必要がある。
【０２６２】
なお、例えば、図２（Ｃ）の第２のトランジスタＴｒ２のチャネル長を、通常のＤＲＡＭの１０倍、あるいは、容量素子Ｃｓの容量を１０倍とすると、リフレッシュの頻度を１０分の１とできる。双方を１０倍とするとリフレッシュの頻度を１００分の１とできる。
【０２６３】
一方で、このことは、書き込みに必要な時間が１０倍（あるいは１００倍）となることでもあり、また、そのための面積を必要とする。しかし、このようなことは後述するいくつかの要因から許容される。
【０２６４】
なお、定期的にコンフィギュレーションデータの書き込みが必要とされると、消費電力が増えることも懸念されるが、ＳＲＡＭを用いて同様なプログラムユニットを構成する場合、特に、回路線幅が４０ｎｍ以下では、ＳＲＡＭを駆動する場合の方が消費電力は大きくなる。
【０２６５】
特に、このように定期的にコンフィギュレーションデータを書き込む場合には、その都度、コンフィギュレーションデータを変更することにより、回路構成を周期的に変更させることができる。すなわち、動的再構成がおこなえる。この場合、実際に存在するロジックセル数以上で構成される回路と実質的に同等な回路を構成できる。
【０２６６】
動的再構成をおこなわない場合には、それに見合うロジックセルを備える必要があり、そのためにプログラムユニットが余分に必要であり、また、さらに消費電力が増加する。このような理由から、本実施の形態のような周期的にコンフィギュレーションデータを書き込む方式は従来の方式より十分に優位である。
【０２６７】
図１２は、本実施の形態のプログラムユニットの作製工程を示すある断面図である。図１２は図１０あるいは図１１に相当する。
【０２６８】
図１２（Ａ）は基板３０１に、素子分離絶縁物３０２、第１層配線３０３ａ、第１層配線３０３ｂ、第１層間絶縁物３０４を形成した様子を示す。ここで、第１層配線３０３ａは第２のスイッチング素子のゲートに相当し、第１層配線３０３ｂは第１のスイッチング素子のゲートに相当する。第１層配線３０３ｂに関しては、実施の形態１５を参照すればよい。
【０２６９】
なお、第１層配線３０３ａ、第１層配線３０３ｂのいずれか一方、あるいは双方を、いわゆるリセス構造のゲートとしてもよい。リセス構造とすると、短チャネル効果を抑制できる。また、第１層配線３０３ａの線幅は、通常のＤＲＡＭのメモリセルより長くすると、第２のスイッチング素子であるトランジスタのチャネルを長くでき、オフ電流を低減できる。
【０２７０】
図１２（Ｂ）は第１層間絶縁物３０４に、第１コンタクトプラグ３０５を、さらにその上に第２層配線３０８ａ乃至第２層配線３０８ｃ、第２層間絶縁物３０９、第２コンタクトプラグ３１０を形成した様子を示す。
【０２７１】
第２層配線３０８ｂは第１のスイッチング素子のゲート（第１層配線３０３ｂ）と第２のスイッチング素子とを接続する。なお、第２層配線３０８ａと第２層配線３０８ｃは、図８（Ｂ）の第３層配線１１１ａと第３層配線１１１ｂに相当し、ロジックセル間を接続する配線である。
【０２７２】
図１２（Ｃ）は第２層間絶縁物３０９、第２コンタクトプラグ３１０の上に、第３層配線３１１ａおよび第３層配線３１１ｂ、第３層間絶縁物３１２、第３コンタクトプラグ３１３を形成した様子を示す。なお、第３層配線３１１ａと第３層配線３１１ｂは、図８（Ｃ）の第４層配線１１４ａと第４層配線１１４ｂに相当し、ロジックセル間を接続する配線である。
【０２７３】
図１２（Ｄ）は第３層間絶縁物３１２、第３コンタクトプラグ３１３の上に、第４層配線３１４、第４層間絶縁物３１５、第４コンタクトプラグ３１６、容量素子３１７、第５層配線３１８を形成した様子を示す。
【０２７４】
第４層配線３１４、第４コンタクトプラグ３１６、容量素子３１７の位置関係は通常のＤＲＡＭを参照すればよい。第４層配線３１４は第４コンタクトプラグ３１６を避けるように配置される。また、第５層配線３１８は第４層配線３１４と平行に配置され、それぞれ、図２（Ｃ）の端子Ｄと端子Ｅに相当する。第４層配線３１４と第５層配線３１８の電位はコンフィギュレーションデータの書き込みの際には、相補的な電位関係とするとよい。
【０２７５】
本実施の形態のプログラムユニットでは、例えば、第１のスイッチング素子のゲート（第１層配線３０３ｂ）の上に容量素子を形成できる。加えて、第１のスイッチング素子のゲートの長さ（チャネル幅）を最小線幅の２倍以上とすることもできる。すると、通常のＤＲＡＭのメモリセルで用いられている容量素子よりも多くの容量を有する容量素子を形成できる。また、第２のスイッチング素子のゲート（第１層配線３０３ａ）の幅（チャネル長）も通常のＤＲＡＭのメモリセルで用いられているトランジスタの２倍以上とできる。
【０２７６】
その結果、通常のＤＲＡＭより大きな容量の容量素子と通常のＤＲＡＭより長いチャネルのトランジスタの相乗効果により、容量素子に電荷が保持できる時間を通常のＤＲＡＭより長くできる。
【０２７７】
一般にＳＲＡＭに必要な面積は５０Ｆ２（Ｆは最小線幅）以上であり、この面積には、第１のスイッチング素子に相当する部分の面積は含まれていない。仮に、本実施の形態のプログラムユニットの第２のスイッチング素子のゲート（第１層配線３０３ａ）の幅を３Ｆ、第１のスイッチング素子のゲート（第１層配線３０３ｂ）の長さを９Ｆとしても、これらを形成するのに必要な面積は３２Ｆ２である。
【０２７８】
つまり、ＳＲＡＭを用いるよりも十分に小さな面積で形成できる。なお、第１のスイッチング素子、第２のスイッチング素子を最小線幅で形成すればより小さな面積（１４Ｆ２）にプログラムユニットを形成できる。この場合でも、容量素子の形成に用いることのできる部分は通常のＤＲＡＭの場合より大きい。
【０２７９】
図１３（Ａ）には、このようなプログラムユニットを有する半導体装置の回路構成のブロック図を示す。この半導体装置は、メモリ領域４０１を有する。メモリ領域４０１を構成するメモリセルの種類は制約されないが、ＤＲＡＭを用いると、上記のプログラムユニットを同時に形成でき、また、ＳＲＡＭよりも消費電力も低く、ソフトエラーも起こりにくいので好ましい。
【０２８０】
メモリ領域４０１には、動的再構成に使用する複数のパターンのコンフィギュレーションデータを格納しておく。例えば、第１乃至第８の計８パターンのコンフィギュレーションデータを格納し、必要時にそれらを出力して、必要とする回路構成を実現させる。
【０２８１】
例えば、第１のパターンはａ―ｂ―ｃ―ｄという回路構成、第２のパターンはａ―ｃ―ｂ―ｄという回路構成、第３のパターンはａ―ｄ―ｂ―ｃという回路構成、とする。それぞれの回路構成に応じて、各プログラムユニットの取るべき状態がデータとなっている。そして、最初の動作期間では第１のパターンの回路構成を実現し、コンフィギュレーションデータの書き込みの期間をはさんだ次の動作期間では第２のパターンの回路構成を実現する。
【０２８２】
メモリ領域４０１のビット線４０２の一端は選択回路４０３に接続される。選択回路４０３はメモリ領域４０１から出力されたデータに応じて、コンフィギュレーションデータに応じた信号とその相補信号を出力する。なお、相補信号には、コンフィギュレーションデータに応じた信号を得る際のビット線の参照ビット線の信号を用いてもよい。
【０２８３】
図１３（Ａ）では、８本のビット線４０２に対して、１つの選択回路４０３が対応する。すなわち、物理的に、８つのパターンのうちから１つを選択する回路構成となっているが、これに限られず、１本のビット線４０２に対して、１つの選択回路４０３が対応してもよい。その場合には仮想的に８つのパターンのうちから１つを選択することとなる。
【０２８４】
コンフィギュレーションデータに応じた信号を伝送するデータ配線Ｄとその相補的な信号を伝送するデータ配線Ｅは、ともに論理回路領域にあるスイッチ４０４にあるプログラムユニットに接続され、回路構成を実現させる。ここで、一般にメモリ領域４０１と論理回路領域は離れているため、データの伝送に時間を要する。時間は配線の容量と配線の抵抗の積に依存するが、１ｃｍほど離れると数百ｎ秒程度となる。
【０２８５】
もし、プログラムユニットに用いた第２のスイッチング素子のチャネルが長く、容量素子の容量が大きい場合には、データの書き込みに必要な時間も長くなるが、その時間が上記のデータの伝送に要する時間と同程度かそれより小さければ、好ましくは１０分の１以下であれば、実用上の問題はほとんどない。
【０２８６】
通常のＤＲＡＭのオン状態の時定数は１ｎ秒程度である。プログラムユニットに用いる第２のスイッチング素子のチャネルが長く、容量素子の容量が大きいため、この時定数が通常のものの１０倍となったとすると、データの書き込みに必要な時間は１００ｎ秒であればよい。
【０２８７】
したがって、例えば、データの伝送に要する時間が５００ｎ秒であると、プログラムユニットがオンとなった後、オフとなるまでに要する時間は、データの伝送を待つ時間（５００ｎ秒）と容量素子に電荷が移動し終わるのに要する時間（１００ｎ秒）の和である。後者の時間は、第２のスイッチング素子のチャネルを短く、容量素子の容量を小さくすると短縮できる。しかし、このように前者がほとんどを占めるので、後者をさらに短縮しても効果は薄い。
【０２８８】
一方で、このようにオン状態の時定数の大きな場合には、オフ状態の時定数も同様に、あるいは短チャネル効果が抑制されるので、それ以上に大きい。そのため、プログラムユニットに用いる第２のスイッチング素子のチャネルが長く、容量素子の容量が大きいため、この時定数が通常のものの１０倍となったとすると、通常のＤＲＡＭでは１秒間に６０回のリフレッシュが必要であったとすれば、１秒間に６回、あるいはそれ以下のリフレッシュでよい。
【０２８９】
なお、リフレッシュの頻度を低減できる効果に着目すれば、データの伝送に要する時間が十分に短くても、プログラムユニットに用いる第２のスイッチング素子のチャネルを長く、容量素子の容量を大きくしてもよい。
【０２９０】
図１３（Ｂ）は本実施の形態のスイッチの形状を示すものであるが、ロジックセルＬＣ１、ロジックセルＬＣ２、ロジックセルＬＣ４、ロジックセルＬＣ５の中央部に非常にコンパクトに形成できる。なお、図１３（Ｂ）では、点線枠内に３つのスイッチが形成されている。
【０２９１】
図１３（Ｃ）は本実施の形態のＦＰＧＡの動作の様子を示すものである。図１３（Ｃ）に示されるように、動作期間（論理演算する期間）の合間にコンフィギュレーションをおこなう期間が存在する。ここで、１つの動作期間はコンフィギュレーションをおこなう期間と次にコンフィギュレーションをおこなう期間の間隔で決定され、これは、プログラムユニットの容量素子が電荷を保持することのできる時間である。例えば、上記の例では、１秒間に６回以下のリフレッシュでよいので、１６７ｍ秒以上である。
【０２９２】
しかし、場合によっては、これより短い間隔でコンフィギュレーションをおこなってもよい。この間隔は常に同じである必要はなく、必要に応じて変更すればよい。
【０２９３】
また、コンフィギュレーションをおこなう期間は、ＦＰＧＡのロジックセルの数によって決定される。例えば、ロジックセルが１０００行×１０００列の合計１００万個のマトリクス（プログラムユニット数は２０００万個以上）であれば、各ロジックセルに付属のスイッチ等にあるプログラムユニットは１行につき同時に書き込みをおこなえるので、１つのプログラムユニットの書き込みに要する時間の１０００倍の時間があればよい。
【０２９４】
例えば、上記のように１つのプログラムユニットの書き込みに要する時間が６００ｎ秒であれば、その千倍の６００μ秒であれば、すべてのロジックセル間の回路構成を完了できる。
【０２９５】
また、上述のように、メモリ領域４０１には予め８パターンの回路構成のコンフィギュレーションデータが格納されているので、１００万個のロジックセルでありながら、最大で８００万個のロジックセルと同等なパフォーマンスを実行できる。
【符号の説明】
【０２９６】
Ｔｒ１    第１のトランジスタ
Ｔｒ２    第２のトランジスタ
Ｔｒ３    第３のトランジスタ
Ｔｒ４    第４のトランジスタ
Ｔｒ５    第５のトランジスタ
Ｔｒ６    第６のトランジスタ
Ｔｒ７    第７のトランジスタ
Ｔｒ８    第８のトランジスタ
Ｔｒ９    第９のトランジスタ
Ｃｓ    容量素子
Ｃｓ１    第１の容量素子
Ｃｓ２    第２の容量素子
Ｎ１    第１のノード
Ｎ２    第２のノード
Ｎ３    第３のノード
Ｎ４    第４のノード
Ｎ５    第５のノード
ＬＣ１    ロジックセル
ＬＣ２    ロジックセル
ＬＣ３    ロジックセル
ＬＣ４    ロジックセル
ＬＣ５    ロジックセル
ＬＣ６    ロジックセル
ＬＣ７    ロジックセル
ＬＣ８    ロジックセル
ＬＣ９    ロジックセル
ＰＤ１    プログラムユニット
ＰＤ２    プログラムユニット
ＰＤ３    プログラムユニット
ＰＤ４    プログラムユニット
ＰＤ５    プログラムユニット
ＰＤ６    プログラムユニット
１０１    基板
１０１ａ    素子形成領域
１０１ｂ    素子形成領域
１０２    素子分離絶縁物
１０３ａ    第１層配線
１０３ｂ    第１層配線
１０３ｃ    第１層配線
１０３ｄ    第１層配線
１０３ｅ    第１層配線
１０３ｆ    第１層配線
１０３ｇ    第１層配線
１０３ｈ    第１層配線
１０３ｉ  第１層配線
１０３ｊ    第１層配線
１０３ｋ    第１層配線
１０３ｌ    第１層配線
１０４    第１層間絶縁物
１０５    第１コンタクトプラグ
１０６ａ    半導体層
１０６ｂ    半導体層
１０６ｃ    半導体層
１０６ｄ    半導体層
１０６ｅ    半導体層
１０６ｆ    半導体層
１０７    ゲート絶縁物
１０８ａ    第２層配線
１０８ｂ    第２層配線
１０８ｃ    第２層配線
１０８ｄ    第２層配線
１０８ｅ    第２層配線
１０８ｆ    第２層配線
１０８ｇ    第２層配線
１０９    第２層間絶縁物
１１０    第２コンタクトプラグ
１１１ａ    第３層配線
１１１ｂ    第３層配線
１１２    第３層間絶縁物
１１３    第３コンタクトプラグ
１１４ａ    第４層配線
１１４ｂ    第４層配線
１１５    第４層間絶縁物
１１６    第４コンタクトプラグ
２０１    基板
２０２    素子分離絶縁物
２０３ａ    第１層配線
２０３ｂ    第１層配線
２０３ｃ    第１層配線
２０３ｄ    第１層配線
２０４    第１層間絶縁物
２０６    半導体層
２０７    ゲート絶縁物
２０８ａ    第２層配線
２０８ｂ    第２層配線
２０８ｃ    第２層配線
２０８ｄ    第２層配線
２０９    第２層間絶縁物
２１１ａ    第３層配線
２１１ｂ    第３層配線
２１１ｃ    第３層配線
２１２    第３層間絶縁物
２１４ａ    第４層配線
２１４ｂ    第４層配線
２１５    第４層間絶縁物
２１７ａ    第５層配線
２１７ｂ    第５層配線
２１８    第５層間絶縁物
３０１    基板
３０２    素子分離絶縁物
３０３ａ    第１層配線
３０３ｂ    第１層配線
３０４    第１層間絶縁物
３０５    第１コンタクトプラグ
３０８ａ    第２層配線
３０８ｂ    第２層配線
３０８ｃ    第２層配線
３０９    第２層間絶縁物
３１０    第２コンタクトプラグ
３１１ａ    第３層配線
３１１ｂ    第３層配線
３１２    第３層間絶縁物
３１３    第３コンタクトプラグ
３１４    第４層配線
３１５    第４層間絶縁物
３１６    第４コンタクトプラグ
３１７    容量素子
３１８    第５層配線
４０１    メモリ領域
４０２    ビット線
４０３    選択回路
４０４    スイッチ
【図１】
0005908343.tif 000002
【図２】
0005908343.tif 000003
【図３】
0005908343.tif 000004
【図４】
0005908343.tif 000005
【図５】
0005908343.tif 000006
【図６】
0005908343.tif 000007
【図７】
0005908343.tif 000008
【図８】
0005908343.tif 000009
【図９】
0005908343.tif 000010
【図１０】
0005908343.tif 000011
【図１１】
0005908343.tif 000012
【図１２】
0005908343.tif 000013
【図１３】
0005908343.tif 000014