(57)【特許請求の範囲】
【請求項１】
ｎ型の結晶系半導体の基板と、
前記基板の主面上に形成された非晶質半導体層と、
を備え、
前記非晶質半導体層は、前記基板と前記非晶質半導体層との界面近傍から膜厚方向に沿って階段状に減少するｐ型ドーパント密度プロファイルを有する、光起電力装置。
【請求項２】
請求項１に記載の光起電力装置であって、
前記基板と前記非晶質半導体層との界面近傍の２ｎｍ以内の領域におけるｐ型ドーパント密度は１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である、光起電力装置。
【請求項３】
請求項１に記載の光起電力装置であって、
前記基板と前記非晶質半導体層との界面近傍の２ｎｍ以内の領域における酸素密度は１×１０１９／ｃｍ３以上である、光起電力装置。
【請求項４】
請求項１に記載の光起電力装置であって、
前記非晶質半導体層は、前記基板と前記非晶質半導体層との界面近傍から膜厚方向に沿って階段状に減少する酸素密度プロファイルを有する、光起電力装置。
【請求項５】
請求項３または４に記載の光起電力装置であって、
前記基板と前記非晶質半導体層との界面近傍の２ｎｍ以内の領域における酸素密度はｐ型ドーパント密度の１０倍以上１０００倍未満である、光起電力装置。
【請求項６】
請求項１〜５のいずれか１項に記載の光起電力装置であって、
ｐ型ドーパント密度プロファイルの前記階段状部分の膜厚範囲は２ｎｍ以上５ｎｍ以下である、光起電力装置。
【請求項７】
請求項１〜６のいずれか１項に記載の光起電力装置であって、
ｐ型ドーパント密度プロファイルの前記階段状部分のｐ型ドーパント密度は５×１０１７／ｃｍ３以上５×１０１８／ｃｍ３未満である、光起電力装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、光起電力装置に関する。
【背景技術】
【０００２】  結晶系シリコン基板及びドープされた非晶質シリコン層との間に実質的に真性である非晶質シリコン層を形成した光起電力装置が知られている。【０００３】  このような構造を有する光起電力装置の出力特性を向上させる手段として、シリコン基板と真性非晶質シリコン層との界面部分に酸素を導入した構造が開示されている（特許文献１参照）。【０００４】  また、結晶系シリコン基板とｐ型非晶質シリコン系薄膜との間にｉ型非晶質シリコン薄膜を設け、結晶系シリコン基板とｉ型非晶質シリコン薄膜との界面にボロン（Ｂ）を導入した構造が開示されている（特許文献２参照）。【０００５】  これら構造とすることにより、結晶系シリコン基板と非晶質シリコンとの界面特性を向上させ、界面でのキャリアの再結合を抑制することができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２５８２８７号公報
【特許文献２】特開２００１−３４５４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】  上記のように、結晶系シリコン基板上に非晶質シリコン層を設けた光起電力装置では、結晶系シリコン基板と非晶質シリコン層との界面における再結合中心をより低減し、界面における再結合によるキャリアの消滅をできる限り抑制することが重要である。また、界面付近での直列抵抗成分の低減も同時に達成することが要求される。
【課題を解決するための手段】
【０００８】  本発明は、結晶系半導体の基板と、基板の主面上に形成された非晶質半導体層と、を備え、基板と非晶質半導体層との界面において、基板との界面近傍から膜厚方向に沿って階段状に減少するｐ型ドーパント密度プロファイルを有する、光起電力装置である。
【発明の効果】
【０００９】  本発明によれば、光起電力装置における光電変換効率を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る実施の形態における光起電力装置の断面図である。
【図２】本発明に係る実施の形態における光起電力装置の成膜工程のガス導入のタイムチャートである。
【図３】本発明に係る実施の形態における光起電力装置のｐ型ドーパント密度及び酸素密度の膜厚方向のプロファイルを示す図である。
【発明を実施するための形態】
【００１１】  図１に示すように、本発明の実施の形態における光起電力装置１００は、基板１０、第１非晶質層１２ａ、第２非晶質層１２ｂ、透明導電層１４、第３非晶質層１６ａ、第４非晶質層１６ｂ、透明導電層１８、第１電極２０及び第２電極２２を含んで構成される。
【００１２】  以下、光起電力装置１００の製造方法を示しつつ、光起電力装置１００の構造を説明する。
【００１３】  表１に光起電力装置１００における、各非晶質層の形成条件の例を示す。なお、本実施形態に用いた各種成膜条件は一例であり、使用する装置によって適宜変更し、最適化を行うべきものである。表１に示すように、ジボラン（Ｂ２Ｈ６）及びホスフィン（ＰＨ３）については水素希釈した。
【００１４】
【表１】
0006025106.tif 000002
【００１５】  基板１０は、結晶系の半導体材料である。基板１０は、ｎ型又はｐ型の導電型の結晶性半導体基板とすることができる。基板１０は、例えば、単結晶シリコン基板、多結晶シリコン基板、砒化ガリウム基板（ＧａＡｓ）、インジウム燐基板（ＩｎＰ）等を適用することができる。基板１０は、入射された光を吸収することで、光電変換により電子及び正孔のキャリア対を発生させる。以下では、基板１０としてｎ型のシリコン単結晶基板を用いた例を説明する。
【００１６】  基板１０は、洗浄後に成膜槽内に設置される。基板１０の洗浄は、フッ化水素酸水溶液（ＨＦ水溶液）やＲＣＡ洗浄液を用いて行うことができる。また、水酸化カリウム水溶液（ＫＯＨ水溶液）等のアルカリ性エッチング液を用いて、基板１０の表面や裏面にテクスチャ構造を形成することも好適である。
【００１７】  次に、基板１０の表面に対して表面処理を施す。ここで、基板１０の表面とは基板１０の主面の一方の面であり、基板１０の裏面とは基板１０の表面とは反対側の面である。
【００１８】  表１に示すように、表面処理は、水素プラズマ処理において、ｐ型ドーパント含有ガス及び酸素含有ガスを同時に導入して行う。ｐ型ドーパント含有ガスは、例えば、ジボラン（Ｂ２Ｈ６）を用いる。また、酸素含有ガスは、例えば、二酸化炭素（ＣＯ２）を用いる。これにより、基板１０と第１非晶質層１２ａとの界面にボロン（Ｂ）及び酸素（Ｏ）が導入される。
【００１９】  このように表面処理された基板１０の表面上に非晶質の半導体層である第１非晶質層１２ａが形成される。例えば、第１非晶質層１２ａは、水素を含むアモルファスのシリコン層とする。第１非晶質層１２ａは、光の吸収をできるだけ抑えられるように薄くし、一方で基板１０の表面が十分にパッシベーションされる程度に厚くすることが好適である。第１非晶質層１２ａの膜厚は、１ｎｍ以上２５ｎｍ以下であり、好ましくは５ｎｍ以上１０ｎｍ以下である。
【００２０】  第１非晶質層１２ａは、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｓｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、Ｃａｔ−ＣＶＤ（Ｃａｔａｌｙｔｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング法等により形成することができる。ＰＥＣＶＤは、ＲＦプラズマＣＶＤ法、周波数の高いＶＨＦプラズマＣＶＤ法、さらにはマイクロ波プラズマＣＶＤ法などいずれの手法を用いても良い。本実施例では、ＲＦプラズマＣＶＤ法を用いる場合について説明する。
【００２１】  例えば、表１に示すように、シラン（ＳｉＨ４）等のケイ素含有ガス及び希釈ガスとして水素を供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化して、加熱された半導体基板１０の成膜面に供給することによって第１非晶質層１２ａを形成することができる。成膜時の基板温度は１５０℃以上２５０℃以下、ＲＦ電力密度は１ｍＷ／ｃｍ２以上１０ｍＷ／ｃｍ２以下である。
【００２２】  図２のタイムチャートに示すように、第１非晶質層１２ａの成膜初期においてジボラン（Ｂ２Ｈ６）等のｐ型ドーパント含有ガス及び二酸化炭素（ＣＯ２）等の酸素含有ガスを加えて成膜を開始する。
【００２３】  このとき、図２に実線で示すように、段階的にｐ型ドーパント含有ガスの供給量を減少させる。図２では、４段階に亘ってｐ型ドーパント含有ガスの供給を減少させているがこれに限定されるものではなく、少なくとも一回は階段状に減少させることが好ましい。このとき、第１非晶質層１２ａに含有されるｐ型ドーパントの密度は、界面付近での最大の密度を１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３未満とし、そこから階段状に減少させるときの密度を５×１０１７／ｃｍ３以上５×１０１８／ｃｍ３未満とし、ボトムの密度を１×１０１７／ｃｍ３以上２×１０１８／ｃｍ３未満とすることが好適である。
【００２４】  また、図２に破線で示すように、段階的に酸素含有ガスの供給量を変更してもよい。酸素含有ガスの供給量も、少なくとも一回は階段状に減少させることが好ましい。特に、ｐ型ドーパント含有ガスの供給量と同じタイミングで減少させることが好ましい。このとき、第１非晶質層１２ａに含有される酸素の密度は、界面付近での最大の密度を１×１０２１／ｃｍ３以上、より好ましくはｐ型ドーパント密度の１０倍以上１０００倍未満とし、そこから階段状に減少させるときの密度を１×１０１７／ｃｍ３以上１×１０２１／ｃｍ３未満とし、ボトムの密度を５×１０２０／ｃｍ３未満することが好適である。
【００２５】  第２非晶質層１２ｂは、ｐ型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、第２非晶質層１２ｂは、水素を含有するアモルファスシリコン層とする。第２非晶質層１２ｂは、第１非晶質層１２ａよりも膜中のｐ型のドーパントの密度が高くされる。例えば、第２非晶質層１２ｂは、ｐ型のドーパントの密度を１×１０２０／ｃｍ３以上とすることが好適である。第２非晶質層１２ｂの膜厚は、光の吸収をできるだけ抑えられるように薄くすることが好適である一方で、基板１０内で発生したキャリアがｐｎ接合部で効果的に分離され、かつ、発生したキャリアが透明導電層１４で効率よく収集される程度に厚くすることが好適である。例えば、１ｎｍ以上１０ｎｍ以下とすることが好適である。
【００２６】  第２非晶質層１２ｂは、ＰＥＣＶＤ、Ｃａｔ−ＣＶＤ、スパッタリング法等により形成することができる。ＰＥＣＶＤは、ＲＦプラズマＣＶＤ法を適用することができる。例えば、表１に示すように、シラン（ＳｉＨ４）等のケイ素含有ガスにジボラン（Ｂ２Ｈ６）等のｐ型ドーパント含有ガスを加え、水素で希釈して供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化して、加熱された第１非晶質層１２ａ上に供給することによって第２非晶質層１２ｂを形成することができる。成膜時の基板温度は１５０℃以上２５０℃以下、ＲＦ電力密度は１ｍＷ／ｃｍ２以上１０ｍＷ／ｃｍ２以下とすることが好適である。
【００２７】  次に、基板１０の裏面に表面処理を施す。裏面に対する表面処理は、ｐ型ドーパント含有ガス及び酸素含有ガスを導入しない水素プラズマ処理とする。
【００２８】  表面処理が施された基板１０の裏面上に第３非晶質層１６ａが形成される。例えば、第３非晶質層１６ａは、水素を含むアモルファスシリコン層とする。第３非晶質層１６ａに含有されるｐ型又はｎ型のドーパントの密度は１×１０１８／ｃｍ３未満とすることが好適である。または、ｐ型及びｎ型のドーパントが同時に含まれる場合にはｐ型又はｎ型のドーパント密度の差が１×１０１８／ｃｍ３未満である半導体層とする。第３非晶質層１６ａの膜厚は、第１非晶質層１２ａと同様に、１ｎｍ以上２５ｎｍ以下であり、好ましくは５ｎｍ以上１０ｎｍ以下である。
【００２９】  第３非晶質層１６ａは、ＰＥＣＶＤ、Ｃａｔ−ＣＶＤ、スパッタリング法等により形成することができる。ＰＥＣＶＤは、ＲＦプラズマＣＶＤ法を適用することができる。
【００３０】  例えば、表１に示すように、シラン（ＳｉＨ４）等のケイ素含有ガスを水素で希釈して供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化して、加熱された基板１０の成膜面に供給することによって第３非晶質層１６ａを形成することができる。成膜時の基板温度は、第１非晶質層１２ａと同様に、１５０℃以上２５０℃以下、ＲＦ電力密度は１ｍＷ／ｃｍ２以上１０ｍＷ／ｃｍ２以下である。
【００３１】  第４非晶質層１６ｂは、ｎ型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、第４非晶質層１６ｂは、水素を含有するアモルファスシリコン層である。第４非晶質層１６ｂは、第３非晶質層１６ａよりも膜中のｎ型のドーパントの密度が高くされる。例えば、第４非晶質層１６ｂは、ｎ型のドーパントの密度を１×１０２０／ｃｍ３以上とすることが好適である。第４非晶質層１６ｂの膜厚は、光の吸収をできるだけ抑えられるように薄くすることが好適である一方で、基板１０内で発生したキャリアをＢＳＦ（Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）構造により効果的に分離しつつ、発生したキャリアを透明導電層１８で効率よく収集される程度に厚くすることが好適である。例えば、１ｎｍ以上１０ｎｍ以下とすることが好適である。
【００３２】  第４非晶質層１６ｂも、ＰＥＣＶＤ、Ｃａｔ−ＣＶＤ、スパッタリング法等により形成することができる。ＰＥＣＶＤは、ＲＦプラズマＣＶＤ法を適用することができる。
【００３３】  例えば、表１に示すように、シラン（ＳｉＨ４）等のケイ素含有ガス及びホスフィン（ＰＨ３）等のｎ型ドーパント含有ガスを水素で希釈して供給し、平行平板電極等にＲＦ高周波電力を印加してプラズマ化して、加熱された基板１０の第３非晶質層１６ａ上に供給することによって第４非晶質層１６ｂを形成することができる。成膜時の基板温度は１５０℃以上２５０℃以下、ＲＦ電力密度は１ｍＷ／ｃｍ２以上１０ｍＷ／ｃｍ２以下とすることが好適である。
【００３４】  なお、基板１０の表面側を受光面（主として外部から光を導入する面）とするか、裏面側を受光面とするかは任意である。また、前述の実施形態では表面側の第１非晶質層１２ａおよび第２非晶質層１２ｂを形成した後、裏面側の第３非晶質層１６ａおよび第４非晶質層１６ｂを形成するとしたが、これらの形成順序も任意である。
【００３５】  透明導電層１４，１８は、それぞれ第２非晶質層１２ｂ及び第４非晶質層１６ｂ上に形成される。透明導電層１４、１８は、例えば、多結晶構造を有する酸化インジウム（Ｉｎ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）、または酸化チタン（ＴｉＯ２）などの金属酸化物を少なくとも一つを含んで構成され、これらの金属酸化物に、錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、セリウム（Ｃｅ）、ガリウム（Ｇａ）などのドーパントがドープされていてもよい。透明導電層１４、１８は、蒸着法、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング法等の薄膜形成方法により形成することができる。透明導電層１４，１８の膜厚は、透明導電層１４，１８の屈折率により適宜調整され得るが、本実施形態では７０ｎｍ以上１００ｎｍ以下とした。
【００３６】  第１電極２０及び第２電極２２は、それぞれ透明導電層１４，１８上に形成される。第１電極２０及び第２電極２２は、櫛状のフィンガー電極構造とすることが好適である。第１電極２０及び第２電極２２は、スクリーン印刷法やメッキ法等により形成することができる。例えば、第１電極２０及び第２電極２２は、銀ペースト等を数１０μｍ程度の厚みに塗布することにより形成される。
【００３７】  図３は、第２非晶質層１２ｂ及び第１非晶質層１２ａから基板１０に向けた深さ方向のボロン（Ｂ）及び酸素（Ｏ）の密度プロファイルを示す。
【００３８】  図３の実線に示すように、ボロンの密度プロファイルは、第１非晶質層１２ａの膜厚方向へ向けて基板１０と第１非晶質層１２ａとの界面近傍から階段状に密度が減少している。具体的には、基板１０と第１非晶質層１２ａの界面から２ｎｍ以内の高密度ボロン領域では、ボロン密度は１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下とする。そして、第１非晶質層１２ａ側に向けて、急激に減少する領域Ａ、一旦減少が緩やかになる領域Ｂ及び再度急激に減少する領域Ｃを有する。すなわち、領域Ｂを境界として、膜厚方向に沿って階段状のボロン密度プロファイルを示す。ここで、領域Ｂの膜厚範囲は２ｎｍ以上５ｎｍ以下とすることが好ましい。また、領域Ｂのボロン密度は、５×１０１７／ｃｍ３以上５×１０１８／ｃｍ３未満とすることが好ましい。
【００３９】  ボロン密度プロファイルの要因について説明する。領域Ａでは、第１非晶質層１２ａの成膜を開始する前の表面処理の段階においてジボラン（Ｂ２Ｈ６）を供給することによる。領域Ｂでは、表面処理の段階においてジボラン（Ｂ２Ｈ６）を供給することと、第１非晶質層１２ａの成膜時においてジボラン（Ｂ２Ｈ６）を段階的に減少させながら供給することによる。領域Ｃでは、第１非晶質層１２ａの成膜時においてジボラン（Ｂ２Ｈ６）を段階的に減少させながら供給することによる。
【００４０】  また、第１非晶質層１２ａを成膜時に酸素含有ガスの供給量を段階的に変化させた場合、図３の破線に示すように、酸素密度プロファイルは、第１非晶質層１２ａの膜厚方向へ向けて基板１０と第１非晶質層１２ａとの界面近傍から階段状に密度が減少している。具体的には、基板１０と第１非晶質層１２ａの界面から２ｎｍ以内の高密度酸素領域では、酸素密度はボロン密度の１０倍以上１０００倍以下となる。そして、第１非晶質層１２ａ側に向けて、急激に減少する領域ａ、一旦減少が緩やかになる領域ｂ及び再度急激に減少する領域ｃを有する。すなわち、領域ｂを境界として、膜厚方向に沿って階段状の酸素密度プロファイルを示す。
【００４１】  ここで、ボロン及び酸素の膜厚方向の密度プロファイルは、少なくとも１つの階段状の変化領域を有すればよく、さらに２以上の階段状の変化領域を有していてもよい。
【００４２】  なお、半導体膜中の各元素の密度は、二次イオン質量分析法（ＳＩＭＳ）等で測定することができる。基板１０にテクスチャ構造を設けた場合、テクスチャによる膜厚方向への分解能が低下しない方法で膜中の各元素の密度を測定すればよい。＜実施例及び比較例＞
【００４３】  上記形成方法に沿って、表２に示した条件において、基板１０との界面から膜厚方向へ向けて階段状に密度が減少するボロン密度プロファイルを有する第１非晶質層１２ａを有する光起電力装置を実施例とした。すなわち、基板１０と第１非晶質層１２ａとの界面にボロン密度のピークが存在すると共に、第１非晶質層１２ａ中は界面より低いボロン密度であり、界面近傍に膜厚方向に沿って階段状に密度が減少する１つの領域が存在するボロン密度プロファイルとした。
【００４４】
【表２】
0006025106.tif 000003
【００４５】  なお、以下の説明において、密度プロファイルは、テクスチャなし、透明導電層１４，１８なし、第１電極２０及び第２電極なし、の条件下における測定結果である。
【００４６】  実施例１では、第１非晶質層１２ａの成膜する前の基板１０の表面処理において、水素とジボラン（Ｂ２Ｈ６）との流量比を１対１×１０−５として３分の処理時間を設けた。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−７対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａを成膜した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）での最大の密度は４×１０１９／ｃｍ３となり、階段状部分（図３の領域Ｂ）の密度は５×１０１７／ｃｍ３となった。
【００４７】  実施例２では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−６対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）での最大の密度は実施例１と同様に４×１０１９／ｃｍ３となり、階段状部分（図３の領域Ｂ）の密度は５×１０１８／ｃｍ３となった。
【００４８】  実施例３では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対１×１０−５対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）での最大の密度は実施例１と同様に４×１０１９／ｃｍ３となり、階段状部分（図３の領域Ｂ）の密度は２×１０１９／ｃｍ３となった。
【００４９】  実施例４では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−６対５として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対５として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）での最大の密度は実施例１と同様に４×１０１９／ｃｍ３となり、階段状部分（図３の領域Ｂ）の密度は５×１０１８／ｃｍ３となった。さらに本実施例では、酸素の密度は、第１非晶質層１２ａの全層にわたり２×１０２０／ｃｍ３となった。
【００５０】  実施例５では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−６対５として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）での最大の密度は実施例１と同様に４×１０１９／ｃｍ３となり、階段状部分（図３の領域Ｂ）の密度は５×１０１８／ｃｍ３となった。さらに本実施例では、酸素の密度は、基板１０と第１非晶質層１２ａとの界面付近（図３の領域Ａ）において２×１０２０／ｃｍ３となった。
【００５１】  比較例１では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対０対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、ボロンの密度は、基板１０と第１非晶質層１２ａとの界面付近から単調に減少し、階段状の部分となるプロファイルとならなかった。
【００５２】  比較例２では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−６対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−６対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、ボロンの密度は、基板１０と第１非晶質層１２ａとの界面付近を除く第１非晶質層１２ａのほぼ全層において５×１０１８／ｃｍ３となった。
【００５３】  比較例３では、実施例１と同一条件の表面処理を行った後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−５対０として、第１非晶質層１２ａの初期層を２〜５ｎｍ成膜した。その後、シラン（ＳｉＨ４）、ジボラン（Ｂ２Ｈ６）及び二酸化炭素の流量比を１００対２．５×１０−５対０として、第１非晶質層１２ａの成膜を継続した。これによって成膜された第１非晶質層１２ａにおけるボロンの密度をＳＩＭＳにより測定すると、ボロンの密度は、基板１０と第１非晶質層１２ａとの界面付近を含む第１非晶質層１２ａのほぼ全層において４×１０１９／ｃｍ３となった。
【００５４】  表３に、実施例及び比較例の光起電力装置の出力特性を示す。測定データは、開放電圧（Ｖｏｃ）、短絡電流（Ｉｓｃ）、曲線因子（ＦＦ）及び出力（Ｐｍａｘ）であり、表２では比較例１の各値を１として規格化した値を示す。
【００５５】
【表３】
0006025106.tif 000004
【００５６】  なお、測定結果は、テクスチャ、透明導電層１４，１８、第１電極２０及び第２電極を形成してデバイスの構成とした後に測定した結果である。
【００５７】  比較例１〜３に対して、実施例１〜５では曲線因子（ＦＦ）及び出力（Ｐｍａｘ）の改善が確認できる。比較例１〜３と実施例１〜５との違いの共通点は、第１非晶質層１２ａにおけるボロンの密度分布に階段状部分（図３の領域Ｂ）を有することである。このことから、第１非晶質層１２ａにおけるボロンの密度分布に階段状部分（図３の領域Ｂ）を設けると、光起電力装置における光電変換効率が高まることが確認された。
【００５８】  さらに、比較例１〜３及び実施例１〜３に対して、実施例４〜５では、開放電圧（Ｖｏｃ）の改善が確認できる。比較例１〜３及び実施例１〜３と実施例４〜５との違いの共通点は、第１非晶質層１２ａにおける酸素の密度分布にも階段状部分（図３の領域Ｂ）を有することである。このことから、第１非晶質層１２ａにおけるボロンの密度分布に階段状部分（図３の領域Ｂ）を設けるとともに酸素の密度分布にも階段状部分を設けると、光起電力装置における光電変換効率がさらに高まることが確認された。
【００５９】  第１非晶質層１２ａのボロンの密度分布に階段状部分を設けない比較例１〜３では、基板１０と第１非晶質層１２ａの界面近傍での構造の乱れが比較的大きく、導電性が低下するものと考えられる。これに対して、実施例１〜５のように基板１０と第１非晶質層１２ａとの界面に高密度のボロンの導入を行い、膜厚方向に沿って階段状にボロン密度を減少させたボロン密度プロファイルとした場合、第１非晶質層１２ａの導電性を高め、発電効率を高めることができると推察される。
【００６０】  第１非晶質層１２ａの成長初期層は構造の乱れが大きく、導電率が低くなることが推定される。一方、ボロンを導入することによって、アクセプタとして働き導電率を向上させる効果があるが、再結合中心が増加する。本実施形態のようにボロンの密度を階段状に減少させる密度プロファイルとすることによって、再結合中心の増加を抑えつつ導電率を向上でき、発電効率を向上できたと考えられる。      
【００６１】  また、界面付近から階段状に減少させるときのボロン密度を５×１０１７／ｃｍ３以上５×１０１８／ｃｍ３未満の範囲に制御することで、より効果的に発電効率を向上できる。
【００６２】  また、基板１０と第１非晶質層１２ａとの界面に高密度の酸素を導入することによって、さらに発電効率を高めることができる。これは、基板１０と第１非晶質層１２ａとの界面に高密度の酸素を導入することによって、ボロン添加によって生成された欠陥が不活性化されるためと推察される。一方、酸素密度の増加に伴って第１非晶質層１２ａの抵抗値が増加する。そこで、高密度酸素領域における酸素密度をボロン密度の１０倍以上１０００倍未満とすることによって、欠陥生成を抑制しつつ導電性を向上させることができ、発電効率を高めることができると推察される。また、ボロン密度プロファイルを階段状とした場合、ボロン密度の低い領域において酸素密度が高くなると抵抗増加の割合が大きくなるので、ボロン密度プロファイルに合わせて酸素密度プロファイルも階段状とすることが好ましい。
【符号の説明】
【００６３】  １０  半導体基板、１２ａ  第１非晶質層、１２ｂ  第２非晶質層、１４  透明導電層、１６ａ  第３非晶質層、１６ｂ  第４非晶質層、１８  透明導電層、２０  第１電極、２２  第２電極、１００  光起電力装置。
【図１】
0006025106.tif 000005
【図２】
0006025106.tif 000006
【図３】
0006025106.tif 000007