(57)【特許請求の範囲】
【請求項１】
第１の電流を受けるために配置された反転ゲートトランジスタと、
第２の電流を受けるために配置され、第１の漏れ電流を有し、Ｖｇｓ減算配列で前記反転ゲートトランジスタと接続する第１のトランジスタと、
基準電圧を出力するために配置され、前記第１のトランジスタに接続された出力ノードと、
前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタと、
バイアス電流を受け、また前記第１の電流を発生するために配置される第１の電流ミラー領域と、
前記第１の電流を受け、また前記第２の電流を発生するために配置される第２の電流ミラー領域と、
作業電圧を受け、前記バイアス電流を発生するために配置されるバイアス電流発生器と、
前記第１の電流及び前記第２の電流を受け、また実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される電圧ボクシング領域と
を含み、
前記電圧ボクシング領域は、前記第１の電流を受けるために配置される第１のソースフォロワーと、前記第２の電流を受けるために配置される第２のソースフォロワーと、を含む電圧基準器。
【請求項２】
前記反転ゲートトランジスタのサイズは、前記第１のトランジスタのサイズより小さく、前記第１のトランジスタのサイズは、トランジスタ単位サイズの第１の整数倍であり、前記反転ゲートトランジスタのサイズは、前記トランジスタ単位サイズの第２の整数倍である請求項１に記載の電圧基準器。
【請求項３】
前記第１の電流は、前記第２の電流より大きい請求項１又は２に記載の電圧基準器。
【請求項４】
バイアス電流を受け、第１の電流及び鏡映電流を発生するために配置される第１の電流ミラー領域と、
前記鏡映電流を受け、第２の電流を発生するために配置される第２の電流ミラー領域と、
前記第１の電流を受けるために配置される反転ゲートトランジスタと、
前記第２の電流を受けるために配置され、そのゲートが前記反転ゲートトランジスタに接続され、第１の漏れ電流を有する第１のトランジスタと、
基準電圧を出力するために配置され、前記第１のトランジスタに接続される出力ノードと、
前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタと、
前記第１の電流及び前記第２の電流を受け、また実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される電圧ボクシング領域と
を含み、
前記電圧ボクシング領域は、前記第１の電流を受けるために配置される第１のソースフォロワーと、前記第２の電流を受けるために配置される第２のソースフォロワーと、を含む電圧基準器。
【請求項５】
作業電圧を受け、前記バイアス電流を発生するために配置されるバイアス電流発生領域を更に含む請求項４に記載の電圧基準器。
【請求項６】
前記第１の電流ミラー領域は、第１の配線に沿って前記バイアス電流を受けるために配置され、前記第２の電流ミラー領域は、前記第１の配線から離れた第２の配線に沿って前記鏡映電流を受けるために配置され、前記反転ゲートトランジスタは、前記第１の配線及び前記第２の配線から離れた第３の配線に沿って前記第１の電流を受けるために配置される請求項４または５に記載の電圧基準器。
【請求項７】
前記第１の電流ミラー領域は、前記バイアス電流を受けるために配置される第１の鏡映トランジスタと、前記第１の鏡映トランジスタに直列される第１の鏡映レジスタと、前記バイアス電流を鏡映し、前記鏡映電流を発生するために配置される第２の鏡映トランジスタと、前記第２の鏡映トランジスタと直列する第２の鏡映レジスタと、前記バイアス電流を鏡映し、前記第１の電流を発生するために配置される第３の鏡映トランジスタと、前記第３の鏡映トランジスタと直列する第３の鏡映レジスタと、前記バイアス電流を鏡映し、実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される第４の鏡映トランジスタと、前記第４の鏡映トランジスタと直列する第４の鏡映レジスタと、を含み、
前記第２の電流ミラー領域は、前記鏡映電流を受けるために配置される第５の鏡映トランジスタと、前記第５の鏡映トランジスタと直列する第５の鏡映レジスタと、前記鏡映電流を鏡映し、前記第２の電流を発生するために配置される第６の鏡映トランジスタと、前記第６の鏡映トランジスタと直列する第６の鏡映レジスタと、を含み、
前記第５の鏡映トランジスタのサイズは、前記第６の鏡映トランジスタのサイズと異なり、前記第１の鏡映トランジスタのサイズは、前記第２の鏡映トランジスタ、前記第３の鏡映トランジスタ、前記第４の鏡映トランジスタのそれぞれのサイズと異なっている請求項４から６の何れか一項に記載の電圧基準器。
【請求項８】
バイアス電流を発生する工程と、
前記バイアス電流を鏡映して、反転ゲートトランジスタに跨いで第１の電流を発生し、また鏡映電流を発生する工程と、
前記鏡映電流を鏡映して、第１の漏れ電流を有する第１のトランジスタに跨いで第２の電流を発生する工程と、
前記第１のトランジスタに跨いで電圧降下を維持するために、前記第１の電流及び前記第２の電流を受けるために配置される電圧ボクシング回路が、前記第１のトランジスタが受ける電圧をボクシングする工程と、
実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを使用して前記第１の漏れ電流を補償する工程と、
基準電圧を出力する工程と、
を備える電圧基準器を使用した方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電圧基準器は、基準電圧信号を回路に提供するための回路である。回路に提供される基準電圧信号は、操作中の比較手段として使用される。例えば、電圧調整器の応用において、フィードバック信号と基準電圧を比較して、この電圧基準器のスケール値に対応する調節された出力電圧を立てる。
【０００２】
ある方法において、電圧基準器を形成するために、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）を使用して、バンドギャップ基準を形成し、基準電圧信号を提供する。ＰＮＰ  ＢＪＴにおいて、基板は、ＢＪＴのコレクターとして作用し、前記ＢＪＴが前記基板における大部分の搬送波雑音に対して敏感であるようにする。ＮＰＮ  ＢＪＴにおいて、このコレクターは、ｐ型基板中のｎウェルとして形成し、前記基板から少数の搬送波雑音を収集しやすい。ＮＰＮ  ＢＪＴであっても、ＰＮＰ  ＢＪＴであっても、基板における雑音を完全に分離することはできない。
【０００３】
ある方法において、電圧基準器を形成するために、相補型金属酸化膜半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＣＭＯＳ）装置を使用する。ある場合に、トリプルウェルフロー（ｔｒｉｐｌｅ  ｗｅｌｌ  ｆｌｏｗ）においてＣＭＯＳ装置を製造して、複数のＣＭＯＳ装置のそれぞれが主基板と逆接合して分離（reverse-junction-isolated）する。ある方法において、ＣＭＯＳ装置は、前記ＣＭＯＳ装置の基板に用いられるドーパントタイプと反対のドーパントドープを使用するポリシリコンゲートの特徴構造を含む。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の目的は、精度が環境温度によって低下することのない電圧基準器を提供する。
【課題を解決するための手段】
【０００５】
本開示の一態様は、電圧基準器に関する。一実施例において、電圧基準器は、反転ゲートトランジスタと、第１のトランジスタと、出力ノードと、第２のトランジスタと、第１の電流ミラー領域と、第２の電流ミラー領域と、バイアス電流発生器と、電圧ボクシング領域とを含む。反転ゲートトランジスタは、第１の電流を受けるために配置される。第１のトランジスタは、第２の電流を受けるために配置されており、第１の漏れ電流を有し、Ｖｇｓ減算配列（ｓｕｂｔｒａｃｔｉｖｅ  ａｒｒａｎｇｅｍｅｎｔ）で反転ゲートトランジスタと接続する。出力ノードは、基準電圧を出力するために配置されており、第１のトランジスタに接続される。第２のトランジスタは、出力ノードに接続されており、実質上第１の漏れ電流に等しい第２の漏れ電流を有する。第１の電流ミラー領域は、バイアス電流を受け、また第１の電流を発生するために配置される。第２の電流ミラー領域は、第１の電流を受け、また第２の電流を発生するために配置される。バイアス電流発生器は、作業電圧を受け、バイアス電流を発生するために配置される。電圧ボクシング領域は、第１の電流及び第２の電流を受け、また実質上第２の漏れ電流に等しい第１の漏れ電流を維持するために配置される。電圧ボクシング領域は、第１の電流を受けるために配置される第１のソースフォロワーと、第２の電流を受けるために配置される第２のソースフォロワーとを含む。
【０００６】
本開示の別の態様は、電圧基準器に関する。一実施例において、電圧基準器は、第１の電流ミラー領域と、第２の電流ミラー領域と、反転ゲートトランジスタと、第１のトランジスタと、出力ノードと、第２のトランジスタと、電圧ボクシング領域とを含む。第１の電流ミラー領域は、バイアス電流を受け、また第１の電流及び鏡映電流を発生するために配置される。第２の電流ミラー領域は、鏡映電流を受け、また第２の電流を発生するために配置される。反転ゲートトランジスタは、第１の電流を受けるために配置される。第１のトランジスタは、第２の電流を受けるために配置されており、第１のトランジスタのゲートが反転ゲートトランジスタに接続され、第１のトランジスタは第１の漏れ電流を有する。出力ノードは、基準電圧を出力するために配置されており、第１のトランジスタに接続される。第２のトランジスタは、出力ノードに接続されており、実質上第１の漏れ電流に等しい第２の漏れ電流を有する。電圧ボクシング領域は、第１の電流及び第２の電流を受け、また実質上第２の漏れ電流に等しい第１の漏れ電流を維持するために配置される。電圧ボクシング領域は、第１の電流を受けるために配置される第１のソースフォロワーと、第２の電流を受けるために配置される第２のソースフォロワーとを含む。
【０００７】
本開示の別の態様は、電圧基準器を使用した方法に関する。一実施例において、方法は、バイアス電流を発生する工程と、バイアス電流を鏡映して、反転ゲートトランジスタに跨いで第１の電流、及び鏡映電流を発生する工程と、鏡映電流を鏡映して、第１の漏れ電流を有する第１のトランジスタに跨いで第２の電流を発生する工程と、第１のトランジスタに跨いで電圧降下を維持するために、第１の電流及び第２の電流を受けるために配置される電圧ボクシング回路が、第１のトランジスタが受ける電圧をボクシングする工程と、実質上第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを使用して、第１の漏れ電流を補償する工程と、基準電圧を出力する工程と、を備える。
【発明の効果】
【０００８】
上記のような一実施例によれば、全ての温度値に対して、前記電圧基準器に基づいて出力された基準電圧を一定のレベルに維持することができる。
【図面の簡単な説明】
【０００９】
一つ又は複数の実施例は、例示するために添付図面に図示されるが、制限するものではなく、全文において、同一の参照数字記号を有する素子が同一の素子を表示する。注意すべきなのは、標準的な習慣により、各種の特徴構造が比例によって示されず、単に説明に用いられることである。事実上、明瞭に記述するために、図面において各種の特徴構造のサイズは自由に拡大や縮小することができる。
【００１０】
【図１】一つ又は複数の実施例による電圧基準器の模式図である。
【図２】一つ又は複数の実施例による反転ゲートトランジスタの断面図である。
【図３】一つ又は複数の実施例による電圧基準器の模式図である。
【図４】一つ又は複数の実施例によるレジスタ配置の上面図である。
【図５】一つ又は複数の実施例による電圧基準器を使用した方法のフロー図である。
【発明を実施するための形態】
【００１１】
下記開示内容は、本発明の異なる特徴構造を実施するための数多くの異なる実施例又は実例を提供する。本開示を簡単化にするために、部材及び配置の特定の実例について、下記のように説明する。これらの実例は、例示的なものだけであり、制限しようとするものではない。
【００１２】
図１は、一つ又は複数の実施例による電圧基準器１００の模式図である。電圧基準器１００は、作業電圧ＶＤＤと負電源電圧ＶＳＳとの間の反転ゲートトランジスタＭ１を含む。第１の電流源１０２は、反転ゲートトランジスタＭ１に跨いで第１の電流Ｉ１を供給するために配置される。トランジスタＭ２は、作業電圧ＶＤＤと負電源電圧ＶＳＳとの間に接続される。トランジスタＭ２は、Ｖｇｓ減算配列で反転ゲートトランジスタＭ１に接続される。このＶｇｓ減算配列は、トランジスタＭ２のゲートに由来し、反転ゲートトランジスタＭ１は、トランジスタＭ２と同一の電圧を受け、前記反転ゲートトランジスタのソース端は、負電源電圧ＶＳＳに接続される。第２の電流源１０４は、トランジスタＭ２に跨いで第２の電流Ｉ２を供給するために配置される。トランジスタＭ３は、トランジスタＭ２と負電源電圧ＶＳＳとの間に接続される。ゲート端、ソース端のそれぞれ、及びトランジスタＭ３のバルクは、負電源電圧ＶＳＳに接続される。基準電圧Ｖｒｅｆを出力するための出力ノードは、トランジスタＭ２と負電源電圧ＶＳＳとの間に位置し、トランジスタＭ３のドレイン端に接続される。
【００１３】
反転ゲートトランジスタＭ１は、温度に依存しない基準電圧Ｖｒｅｆを発生することに寄与する。反転ゲートトランジスタＭ１は、アンチドーピングのゲート電極を含む。アンチドーピングは、反転ゲートトランジスタＭ１の基板と同様なタイプのドーパントを使用して前記ゲート電極をドープする処理である。例えば、従来のｎ型金属酸化物半導体（ＮＭＯＳ）において、前記基板はｐドープであり、ゲート電極はｎドープである。しかし、反転ゲートＮＭＯＳにおいて、前記ゲート電極の一部はｐドープである。
【００１４】
図２は、一つ又は複数の実施例による反転ゲートトランジスタ２００の断面図である。反転ゲートトランジスタ２００は、ｎ型反転ゲートトランジスタである。反転ゲートトランジスタ２００は、基板２０２を含む。ゲート誘電体層２０４は、基板２０２のチャンネル領域２０６の上方にある。ゲート電極２１０は、ゲート誘電体層２０４の上方にある。ゲート電極２１０のボディ領域２１２にｐ型ドーパントがドープされる。ゲート電極２１０のエッジ２１４は、ｎドープであり、ｎドープソース／ドレイン（Ｓ／Ｄ）特徴構造２２０の自己整合成型に用いる。ある実施例において、分離領域２３０は、隣接する反転ゲートトランジスタの間に位置する。ある実施例において、ゲート電極２１０は、ドープ型ポリシリコン材料、金属ゲート材料又は別種の適切なゲート材料を含む。ある実施例において、ｐ型ドーパントは、ホウ素、二フッ化ホウ素、又は他の適切なｐ型ドーパントを含む。ある実施例において、これらのｎ型ドーパントは、ヒ素、燐、又は他の適切なｎ型ドーパントを含む。
【００１５】
図１に戻し、反転ゲートトランジスタＭ１のゲートは、前記反転ゲートトランジスタのドレイン端に接続される。反転ゲートトランジスタＭ１のバルクは、前記反転ゲートトランジスタのソース端に接続される。ある実施例において、反転ゲートトランジスタＭ１は、実質上ｐドープである。実質的に、ｐドープとは、前記ゲート電極のエッジ以外、反転ゲートトランジスタＭ１のゲート電極がｐドープのものである。反転ゲートトランジスタＭ１のゲート電極のエッジは、ｎドープであり、前記反転ゲートトランジスタのドレイン端及びソース端の形成を促進する。
【００１６】
第１の電流源１０２は、第１の電流を反転ゲートトランジスタＭ１に供給するために配置される。ある実施例において、第１の電流源１０２は、少なくとも１つの電流ミラーを含む。ある実施例において、第１の電流源１０２は、起動装置及び電流発生装置、又は別の適切な電流源を含む。
【００１７】
トランジスタＭ２は、温度に依存しない基準電圧Ｖｒｅｆを発生することに寄与するように用いられる。トランジスタＭ２は、反転ゲートトランジスタではない。ある実施例において、トランジスタＭ２は、標準ＮＭＯＳトランジスタである。トランジスタＭ２のゲートは、反転ゲートトランジスタＭ１のゲートに接続される。トランジスタＭ２のドレイン端は、作業電圧ＶＤＤに接続される。トランジスタＭ２のバルクは、前記トランジスタのソース端に接続される。
【００１８】
反転ゲートトランジスタＭ１は、前記反転ゲートトランジスタの幅及び長さによって定めた第１のサイズを有する。トランジスタＭ２は、前記トランジスタの幅及び長さによって定めた第２のサイズを有する。トランジスタＭ２のサイズは、反転ゲートトランジスタＭ１のサイズより大きい。トランジスタＭ２のサイズは、反転ゲートトランジスタＭ１のサイズの整数倍Ｎである。ある実施例において、前記整数倍Ｎは、約２〜約５０の範囲内にある。トランジスタＭ２と反転ゲートトランジスタＭ１との間のサイズ差は、温度に依存する基準電圧Ｖｒｅｆの確定に寄与する。反転ゲートトランジスタＭ１に対して適当なサイズのトランジスタＭ２により、温度に依存しない基準電圧Ｖｒｅｆとなる。
【００１９】
第１の電流源１０２は、第１の電流を反転ゲートトランジスタＭ１に提供するために配置される。第２の電流源１０４は、第２の電流をトランジスタＭ２に提供するために配置される。最小公分母電流（ｌｅａｓｔ  ｃｏｍｍｏｎ  ｄｅｎｏｍｉｎａｔｏｒ  ｃｕｒｒｅｎｔ；ＩＬＣＤ）は、第２の電流に対する第１の電流の比率によって定める。例えば、第２の電流に対する第１の電流の比率が１１：２である場合、最小公分母電流が１となる。第２の電流に対する第１の電流の比率が８：４である場合、最小公分母電流が４となる。前記第１の電流は、ＩＬＣＤの整数倍（Ｋ１）である。前記第２の電流は、ＩＬＣＤの第２の整数倍（Ｋ２）である。前記第１の整数倍Ｋ１は、前記第２の整数倍Ｋ２より大きい。ある実施例において、前記第１の整数倍Ｋ１は、前記第２の整数倍Ｋ２より約２倍大きい。ある実施例において、前記第１の整数倍Ｋ１は、前記第２の整数倍Ｋ２より２倍以上大きい。
【００２０】
前記整数倍Ｎは、少なくとも第１の整数倍Ｋ１及び第２の整数倍Ｋ２によって部分的に確定される。整数倍Ｎを調節することで、基準電圧Ｖｒｅｆの温度依存性を調整することができる。前記整数倍Ｎを調節して、反転ゲートトランジスタＭ１及びトランジスタＭ２の△Ｖｇｓが生産プロセスにおいて電圧基準器１００の形成に用いる半導体系材料のバンドギャップ電圧に近似するようにして、基準電圧Ｖｒｅｆが温度に依存しないようにする。
【００２１】
トランジスタＭ３は、トランジスタＭ２を流れたドレイン発信源電流の通路漏れ成分の除去に用いる。トランジスタＭ３のサイズは、トランジスタＭ２のサイズに等しい。トランジスタＭ２を流れた如何なる漏れ電流もトランジスタＭ３に向けられて、第２の電流Ｉ２の維持に寄与し、基準電圧Ｖｒｅｆの温度補償に用いられる。トランジスタＭ２を流れた漏れを補償するためにトランジスタＭ３を加えることは、全ての第２の電流Ｉ２を基準電圧Ｖｒｅｆの温度補償に用いることに寄与する。作業電圧ＶＤＤを２Ｖｒｅｆにすると、Ｍ２のドレイン発信源電圧がＭ３のドレイン発信源電圧に等しくなって、この漏れキャンセルは最も有効となる。トランジスタＭ３を含まないならば、温度が８０℃を超えると、前記電圧基準器の精度は、素早く低下する。
【００２２】
図３は、一つ又は複数の実施例による電圧基準器３００の模式図である。電圧基準器３００は、電圧基準器１００のように、反転ゲートトランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、を含む。電圧基準器３００は、入力電圧を受けまたバイアス電流を発生するために配置された起動・バイアス電流発生領域３１０を更に含む。第１の電流ミラー領域３２０は、起動・バイアス電流発生器３１０からのバイアス電流に基づいて、反転ゲートトランジスタＭ１用の第１の電流Ｉ１を発生するために配置される。第２の電流ミラー領域３３０は、第１の電流Ｉ１の鏡映された部分を受け、またトランジスタＭ２用の第２の電流Ｉ２を発生するために配置される。電圧ボクシング領域３４０は、トランジスタＭ２に跨ぐ電圧降下が基準電圧Ｖｒｅｆに近似するように維持するために配置される。
【００２３】
起動・バイアス電流発生領域３１０は、作業電圧ＶＤＤを受けるために配置される。起動・バイアス電流発生器３１０は、前記作業電圧ＶＤＤと負電源電圧ＶＳＳとの間に接続される。起動・バイアス電流発生領域３１０は、第１の電流ミラー領域３２０に接続された第１の配線に沿ってバイアス電流を発生するために配置される。第１の電流ミラー領域３２０は、前記作業電圧ＶＤＤを受けるために配置される。第１の電流ミラー領域３２０に接続された第２の配線は、前記第２の電流ミラー領域３３０に直列される。第１の電流ミラー領域３２０に接続された第３の配線は、前記反転ゲートトランジスタＭ１に直列される。第１の電流ミラー領域３２０に接続された第４の配線は、電圧ボクシング領域３４０の第１の部分に直列される。電圧ボクシング領域３４０の第２の部分は、トランジスタＭ２及び第２の電流ミラー領域３３０に直列接続される。ある実施例において、前記作業電圧ＶＤＤは、２倍の基準電圧Ｖｒｅｆより大きい。ある実施例において、負電源電圧ＶＳＳは、０Ｖに等しい。ある実施例において、負電源電圧ＶＳＳは、０Ｖより大きく又は小さく、これにより、作業電圧ＶＤＤが常に負電源電圧ＶＳＳを基準にする。
【００２４】
起動・バイアス電流発生領域３１０は、電圧基準器３００用のバイアス電流を発生するために配置されており、作業電圧ＶＤＤを受けるために配置された起動レジスタＲ１を含む。第１のバイアストランジスタＭ２１は、起動レジスタＲ１と直列する。バイアスレジスタＲ２は、第２のバイアストランジスタＭ２２に直列される。バイアスレジスタＲ２は、負電源電圧ＶＳＳに接続される。第１のバイアストランジスタＭ２１のゲートは、第２のバイアストランジスタＭ２２とバイアスレジスタＲ２との間のノードに接続される。第２のバイアストランジスタＭ２２のゲートは、起動レジスタＲ１と第１のバイアストランジスタＭ２１との間のノードに接続される。第１のバイアストランジスタＭ２１のソース端は、負電源電圧ＶＳＳに接続される。第２のバイアストランジスタＭ２２のドレイン端は、第１の電流ミラー領域３２０と直列する。ある実施例において、第１のバイアストランジスタＭ２１は、ＮＭＯＳトランジスタである。ある実施例において、第２のバイアストランジスタＭ２２は、ＮＭＯＳトランジスタである。ある実施例において、第１のバイアストランジスタＭ２１及び第２のバイアストランジスタＭ２２は、弱反転状態にある。弱反転状態とは、トランジスタのゲートソース電圧Ｖｇｓは、前記トランジスタの閾値電圧より低い。
【００２５】
起動レジスタＲ１は、作業電圧ＶＤＤから第２のバイアストランジスタＭ２２のゲートまでの直接通路を提供して、電圧基準器３００の操作を開始させるように用いられる。バイアスレジスタＲ２に跨ぐ電圧は、少なくとも、第１のバイアストランジスタＭ２１のゲートソース電圧Ｖｇｓによって部分的に定まる。第１のバイアストランジスタＭ２１のＶｇｓは、少なくとも、起動レジスタＲ１に跨ぐ起動電流を伝導するための電圧によって部分的に定める。電圧基準器３００の起動電流は、式ＶＤＤ‐Ｖ（Ｎ１３）／ｒ１によって提供され、ＶＤＤは作業電圧であり、ｒ１は起動レジスタＲ１の対応抵抗であり、Ｖ（Ｎ１３）は第１のバイアストランジスタＭ２１のゲートソース電圧Ｖｇｓと第２のバイアストランジスタＭ２２のゲートソース電圧Ｖｇｓの合計によって定める。第２のバイアストランジスタＭ２２に跨ぐ電流ミラー領域３２０までの第１の配線に沿ってバイアス電流を伝導し、前記バイアス電流は式Ｖ（Ｎ１２）／ｒ２によって定め、Ｖ（Ｎ１２）は第１のバイアストランジスタＭ２１のゲートソース電圧Ｖｇｓであり、ｒ２はバイアスレジスタＲ２の対応抵抗である。
【００２６】
第１の電流ミラー領域３２０は、整数比倍数のバイアス電流を反転ゲートトランジスタＭ１に提供するように用いられる。第１の電流ミラー領域３２０は、直列した第１の鏡映トランジスタＭ６及び第１の鏡映レジスタＲ６を含む。第１の鏡映レジスタＲ６は、作業電圧ＶＤＤに接続される。第１の鏡映トランジスタＭ６は、ダイオード接続のものである。第１の鏡映トランジスタＭ６のドレイン端は、前記第１の配線に沿って第２のバイアストランジスタＭ２２に接続される。第２の鏡映トランジスタＭ７は、第２の鏡映レジスタＲ７と直列する。第２の鏡映レジスタＲ７は、作業電圧ＶＤＤに接続される。第２の鏡映トランジスタＭ７のゲートは、第１の鏡映トランジスタＭ６のゲートに接続される。第２の鏡映トランジスタＭ７のドレイン端は、前記第２の配線に沿って第２の電流ミラー領域３３０に接続される。第３の鏡映トランジスタＭ８は、第３の鏡映レジスタＲ８と直列する。第３の鏡映レジスタＲ８は、作業電圧ＶＤＤに接続される。第３の鏡映トランジスタのゲートは、第１の鏡映トランジスタＭ６のゲートに接続される。第３の鏡映トランジスタＭ８のドレイン端は、前記第３の配線に沿って反転ゲートトランジスタＭ１に接続される。第４の鏡映トランジスタＭ９は、第４の鏡映レジスタＲ９と直列する。第４の鏡映レジスタＲ９は、作業電圧ＶＤＤに接続される。第４の鏡映トランジスタＭ９のゲートは、第１の鏡映トランジスタＭ６のゲートに接続される。第４の鏡映トランジスタＭ９のドレイン端は、前記第４の配線に沿って電圧ボクシング領域３４０に接続される。ある実施例において、第１の鏡映トランジスタＭ６、第２の鏡映トランジスタＭ７、第３の鏡映トランジスタＭ８及び第４の鏡映トランジスタＭ９のそれぞれは、ＰＭＯＳトランジスタである。
【００２７】
第１の電流ミラー領域３２０は、前記第１の配線に沿って起動・バイアス電流発生領域３１０からバイアス電流を受け、また前記第２の配線、前記第３の配線及び前記第４の配線に沿って前記バイアス電流を鏡映するために配置される。第１の鏡映トランジスタＭ６のサイズは、第１のトランジスタ単位サイズの整数倍として定義され、第１の鏡映トランジスタ、第２の鏡映トランジスタＭ７、第３の鏡映トランジスタＭ８及び第４の鏡映トランジスタＭ９に用いる。第２の鏡映トランジスタＭ７、第３の鏡映トランジスタＭ８及び第４の鏡映トランジスタＭ９は、前記第１のトランジスタ単位サイズの整数倍となるサイズを独立に有する。
【００２８】
第１の鏡映レジスタＲ６の抵抗は、第１の鏡映トランジスタＭ６に跨いで伝導するバイアス電流によって定められて、Ｒ６の終端に跨ぐ電圧降下が１５０ｍＶより大きくする。第２の鏡映レジスタＲ７、第３の鏡映レジスタＲ８及び第４の鏡映レジスタＲ９は、前記第１のトランジスタ単位サイズの整数比倍数となる抵抗を独立に有する。前記第１のトランジスタ単位サイズを使用することによって、第１の電流ミラー領域の前記鏡映トランジスタのそれぞれに跨いで鏡映された電流は、前記トランジスタの相対サイズの整数倍比率に前記第１の鏡映トランジスタに跨ぐ電流Ｉ６にかけるものである。第２の鏡映トランジスタＭ７に跨ぐ電流Ｉ７は、（ｎ７／ｎ６）×Ｉ６によって決められ、ｎ７は第２の鏡映トランジスタＭ７の第１のトランジスタ単位サイズの整数倍であり、ｎ６は第１の鏡映トランジスタＭ６の第１のトランジスタ単位サイズの整数倍であり、Ｉ６は前記第１の鏡映トランジスタに跨ぐ電流である。第３の鏡映トランジスタＭ８に跨ぐ電流Ｉ８は、（ｎ８／ｎ６）×Ｉ６によって決められ、ｎ８は第３の鏡映トランジスタＭ８の第１のトランジスタ単位サイズの整数倍である。第４の鏡映トランジスタＭ９に跨ぐ電流Ｉ９は（ｎ９／ｎ６）×Ｉ６によって決められ、ｎ９は第４の鏡映トランジスタＭ９の第１のトランジスタ単位サイズの整数倍である。
【００２９】
前記第１のトランジスタ単位サイズを使用することによって、第１の電流ミラー領域の前記鏡映レジスタのそれぞれに跨ぐ抵抗は、前記トランジスタの相対サイズの整数倍比率に、第１の鏡映レジスタＲ６に対応する抵抗ｒ６をかけるものである。第２の鏡映レジスタＲ７に対応する抵抗ｒ７は、（ｎ６／ｎ７）×ｒ６によって決められ、ｎ７は第２の鏡映トランジスタＭ７の第１のトランジスタ単位サイズの整数倍であり、ｎ６は第１の鏡映レジスタＭ６の第１のトランジスタ単位サイズの整数倍であり、ｒ６は前記第１の鏡映レジスタの抵抗に対応する。第３の鏡映レジスタＲ８に対応する抵抗ｒ８は、（ｎ６／ｎ８）×ｒ６によって決められ、ｎ８は第３の鏡映トランジスタＭ８の第１のトランジスタ単位サイズの整数倍である。第４の鏡映レジスタＲ９に対応する抵抗ｒ９は、（ｎ６／ｎ９）×ｒ６によって決められ、ｎ９は第４の鏡映トランジスタＭ９の第１のトランジスタ単位サイズの整数倍である。
【００３０】
第１の電流ミラー領域３２０の鏡映トランジスタＭ６‐Ｍ９及び鏡映レジスタＲ６‐Ｒ９のサイズを調整することで、反転ゲートトランジスタＭ１に跨ぐ電流（例えば、第１の電流Ｉ１）、及び前記第１の電流ミラー領域３２０の他の配線に沿っている電流を調整することができる。例えば、第３の鏡映トランジスタＭ８及び第３の鏡映レジスタＲ８は、反転ゲートトランジスタＭ１に跨ぐ電流を確定する。別の実例において、第２の鏡映トランジスタＭ７及び第２の鏡映レジスタＲ７は、第２のミラー領域３３０に供給された電流を確定する。反転ゲートトランジスタＭ１に跨ぐ電流を調整することは、電圧基準器３００により出力された基準電圧Ｖｒｅｆの精度及び温度不依存性の増加に寄与する。第１の電流ミラー領域３２０の鏡映トランジスタＭ６‐Ｍ９は、ナノアンプ電流レベルで電流を精確に鏡映することができる。
【００３１】
第２の電流ミラー領域３３０は、第１の電流ミラー領域３２０からの電流を鏡映するために配置される。第２の電流ミラー領域３３０は、直列した第５の鏡映トランジスタＭ５と第５の鏡映レジスタＲ５を含む。第５の鏡映レジスタＲ５は、負電源電圧ＶＳＳに接続される。第５の鏡映トランジスタＭ５は、ダイオード接続のものである。第５の鏡映トランジスタＭ５のドレイン端は、前記第２の配線に沿って第２の鏡映トランジスタＭ７に接続される。第２の電流ミラー領域３３０は、直列した第６の鏡映トランジスタＭ４と第６の鏡映レジスタＲ４を更に含む。第６の鏡映レジスタＲ４は、負電源電圧ＶＳＳに接続される。第６の鏡映トランジスタＭ４のゲートは、は、第５の鏡映トランジスタＭ５のゲートに接続される。第６の鏡映トランジスタＭ４のドレイン端は、トランジスタＭ２に接続され、また第５の配線に沿ってトランジスタＭ３に接続される。ある実施例において、第５の鏡映トランジスタＭ５及び第６の鏡映トランジスタＭ４のそれぞれは、ＮＭＯＳトランジスタである。
【００３２】
第２の電流ミラー領域３３０は、前記第２の配線に沿って第１の電流ミラー領域３２０から電流Ｉ７を受け、また前記第５の配線に沿って前記電流Ｉ７を鏡映するために配置される。第５の鏡映トランジスタＭ５のサイズは、第２のトランジスタ単位サイズの整数倍として定義される。第６の鏡映トランジスタＭ４の有するサイズは、前記第２のトランジスタ単位サイズの整数倍である。ある実施例において、前記第１のトランジスタ単位サイズは、前記第２のトランジスタ単位サイズに等しい。ある実施例において、前記第１のトランジスタ単位サイズは、前記第２のトランジスタ単位サイズと異なる。
【００３３】
第５の鏡映レジスタＲ５の抵抗は、第５の鏡映トランジスタＭ５に跨ぐ電流によって決められて、Ｒ５の終端に跨ぐ電圧降下が１５０ｍＶより大きくなるようにする。第６の鏡映レジスタＲ４は、第２のトランジスタ単位サイズの整数倍に基づく抵抗を有する。
【００３４】
前記第２のトランジスタ単位サイズを使用することで、第２の電流ミラー領域３３０の前記鏡映トランジスタのそれぞれに跨いで鏡映された電流は、前記トランジスタの相対サイズの整数倍比率に、前記第５の鏡映トランジスタＭ５に跨ぐ電流Ｉ５をかけるものである。第６の鏡映トランジスタＭ４に跨ぐ電流Ｉ４は、（ｎ４／ｎ５）×Ｉ５によって決められ、ｎ４は第６の鏡映トランジスタＭ４の第２のトランジスタ単位サイズの整数倍であり、ｎ５は第５の鏡映トランジスタＭ５の第２のトランジスタ単位サイズの整数倍であり、Ｉ５は前記第５の鏡映トランジスタに跨ぐ電流である。
【００３５】
前記第２のトランジスタ単位サイズを使用することで、第２の電流ミラー領域３３０の前記鏡映レジスタのそれぞれに跨ぐ抵抗は、前記トランジスタの相対サイズの整数倍比率に、第５の鏡映レジスタＲ５に対応する抵抗ｒ５をかけるものである。第６の鏡映レジスタＲ４に対応する抵抗ｒ４は、（ｎ５／ｎ４）×ｒ５によって決められ、ｎ４は第６の鏡映トランジスタＭ４の第２のトランジスタ単位サイズの整数倍であり、ｎ５は第５の鏡映レジスタＭ５の第２のトランジスタ単位サイズの整数倍であり、ｒ５は前記第５の鏡映レジスタに対応する抵抗である。
【００３６】
第２の電流ミラー領域３３０の鏡映トランジスタＭ５、Ｍ４及び鏡映レジスタＲ５、Ｒ４のサイズを調整することで、トランジスタＭ２に跨ぐ電流、例えば、第２の電流Ｉ２（図１）を調整することができる。例えば、第６の鏡映トランジスタＭ４及び第６の鏡映レジスタＲ４は、トランジスタＭ２に跨ぐ電流Ｉ２を確定する。トランジスタＭ２に跨ぐ電流を調整することで、電圧基準器３００により出力された基準電圧Ｖｒｅｆの精度及び温度不依存性の増加に寄与する。鏡映減衰レジスタＲ４、Ｒ５を使用することで、第２の電流ミラー領域３３０の鏡映トランジスタＭ５、Ｍ４は、ナノアンプ電流レベルで電流を精確に鏡映することができる。
【００３７】
電圧ボクシング領域３４０は、トランジスタＭ２に跨ぐ電圧降下が基準電圧Ｖｒｅｆに近似するように維持するために配置される。電圧ボクシング領域３４０は、第１のボクシングトランジスタＭ１１を含む。第１のボクシングトランジスタＭ１１のソース端は、前記第４の配線に沿って第１の電流ミラー領域３２０から電流Ｉ９を受けるために配置される。第１のボクシングトランジスタＭ１１のゲートは、反転ゲートトランジスタＭ１に接続され、電流Ｉ１に等しい電流Ｉ８を受けるために配置される。第１のボクシングトランジスタＭ１１のドレイン端は、前記負電源電圧ＶＳＳに接続される。ある実施例において、第１のボクシングトランジスタＭ１１は、ＰＭＯＳトランジスタである。電圧ボクシング領域３４０は、第２のボクシングトランジスタＭ１２を更に含む。第２のボクシングトランジスタＭ１２のソース端は、前記第５の配線に沿ってトランジスタＭ２に接続される。第２のボクシングトランジスタＭ１２のドレイン端は、前記作業電圧ＶＤＤに接続される。第２のボクシングトランジスタのゲートは、第１のボクシングトランジスタＭ１１のソース端に接続され、電流Ｉ９を受けるために配置される。ある実施例において、第２のボクシングトランジスタＭ１２は、ＮＭＯＳトランジスタである。
【００３８】
第１のボクシングトランジスタＭ１１は、レベルシフトソースフォロワーである。第１の電流ミラー領域３２０からの電流Ｉ９によって、第１のボクシングトランジスタをバイアスする。第１のボクシングトランジスタＭ１１は、作業電圧ＶＤＤの方向でレベルシフトを実行するために配置される。第２のボクシングトランジスタＭ１２も、レベルシフトソースフォロワーである。第２のボクシングトランジスタＭ１２は、トランジスタＭ２に跨ぐ電流によってバイアスするものである。トランジスタＭ２に跨ぐ電流は、第１の電流ミラー領域３２０からの電流Ｉ９より小さい。第２のボクシングトランジスタＭ１２は、負電源電圧ＶＳＳの方向でレベルシフトを実行するために配置される。
【００３９】
第１のボクシングトランジスタＭ１１は、第２のボクシングトランジスタＭ１２のサイズより小さいサイズを有する。第１のボクシングトランジスタＭ１１のゲートから第２のボクシングトランジスタＭ１２のソース端までのレベルシフトは正値であり、それは前記第１のボクシングトランジスタと前記第２のボクシングトランジスタとの間のサイズ差、及び電流Ｉ９とトランジスタＭ２に跨ぐ電流との間の電流差によるものである。第２のボクシングトランジスタＭ１２のソース端のレベルシフトまでの正値は、第２のボクシングトランジスタのソース端で、トランジスタＭ２の漏れ電流とトランジスタＭ３の漏れ電流近似的に合わせることに好適な電圧レベルを提供することに寄与する。前記トランジスタＭ２の漏れ電流とＭ３の漏れ電流を合わせることで、あらゆる温度値に対して、電圧基準器３００により出力された基準電圧Ｖｒｅｆによって一定のレベルに維持され、つまり、基準電圧Ｖｒｅｆは、温度に依存しない。ある実施例において、第２のボクシングトランジスタＭ１２のソース端での電圧レベルは、基準電圧Ｖｒｅｆの２倍（２Ｖｒｅｆ）に近似する。
【００４０】
図４は、一つ又は複数の実施例によるレジスタ配置４００の上面図である。レジスタ配置４００は、蛇行構造を有する。レジスタ配置４００は、ポリシリコン、薄膜シリコンクロム、又は別の適切な抵抗材料を含む。レジスタ配置４００におけるポリシリコンの最小幅は、成型プロセスの限界サイズによって決められる。この限界サイズは、前記成型プロセスによって信頼的に形成可能な最小サイズである。ある実施例において、レジスタ配置４００は、リソグラフィープロセスによって形成する。前記蛇行構造を含み、また限界サイズの幅に基づくことによって、より広い素子、又は直線型配線レイアウトを使用する他の方式に比べ、レジスタ配置４００は、より高い単位面積抵抗を有する。ある実施例において、レジスタ配置４００の抵抗程度は、１メガオーム（ＭΩ）以上である。ある実施例において、レジスタ配置４００は、電圧基準器（例えば、電圧基準器３００（図３））におけるレジスタのレジスタ単位サイズとする。例えば、ある実施例において、第１の鏡映レジスタＲ６に対応する抵抗ｒ６が３ＭΩであり、またレジスタ配置４００のレジスタ単位サイズが１ＭΩであれば、第１の鏡映レジスタは、３つの直列接続したレジスタ配置によって形成されたものである。レジスタ配置４００に跨ぐ電圧降下は、十分高いレベルに設置されて、電流ミラー領域（例えば、第１の電流ミラー領域３２０又は第２の電流ミラー領域３３０（図３））に合わせた電流を提供し、またナノパワーレベルの精確的な電流ミラーを成型させる。ある実施例において、レジスタ配置４００に跨ぐ電圧降は、１５０ミリボルト（ｍＶ）以上である。ある実施例において、鏡映レジスタＲ４‐Ｒ９の少なくとも１つのレジスタは、レジスタ配置４００を有するように形成される。ある実施例において、あらゆる鏡映レジスタＲ４‐Ｒ９は、レジスタ配置４００を有するように形成される。ある実施例において、ナノパワーレベルを使用するため、電圧基準器３００におけるレジスタの抵抗は、できるだけ高く設置される。
【００４１】
図５は、一つ又は複数の実施例による電圧基準器を使用した方法５００のフロー図である。方法５００は、操作５０２から始まり、操作５０２においてバイアス電流を発生する。ある実施例において、起動・バイアス電流発生器（例えば、起動・バイアス電流発生領域３１０（図３））を使用してバイアス電流を発生する。前記バイアス電流は、電圧基準器（例えば、電圧基準器１００（図１）又は電圧基準器３００（図３））の各部を流る他の電流の基準スケールを提供する。ある実施例において、前記電圧基準器の作業電圧（例えば、作業電圧ＶＤＤ）に基づいて起動電流を発生する。ある実施例において、バイアストランジスタ（例えば、第１のバイアストランジスタＭ２１）のゲートソース電圧に基づいて、バイアス電流を発生し、バイアスレジスタ（例えば、バイアスレジスタＲ２）に跨ぐ抵抗によってバイアス電流を分割する。
【００４２】
方法５００は、続けて操作５０４に進め、操作５０４において、前記バイアス電流が鏡映されて、反転ゲートトランジスタに跨ぐ第１の電流、及び鏡映された電流を発生する。前記反転ゲートトランジスタ（例えば、反転ゲートトランジスタＭ１（図１及び図２））に跨ぐ第１の電流は、トランジスタ単位サイズ（例えば、第１のトランジスタ単位サイズ）に基づいて確定される。ある実施例において、第１の電流ミラー領域（例えば、第１の電流ミラー領域３２０（図３））を使用してバイアス電流を鏡映する。ある実施例において、前記第１の電流ミラー領域内にある鏡映トランジスタ及び鏡映レジスタのサイズを調整することで、第１の電流とバイアス電流との比率を選択する。前記第１の電流から異なる配線に沿って鏡映電流を発生する。ある実施例において、前記鏡映電流は、前記第１の電流に等しい。ある実施例において、前記鏡映電流は、前記第１の電流と異なっている。
【００４３】
操作５０６において、前記鏡映電流を鏡映して、トランジスタに跨ぐ第２の電流を発生する。前記第１の電流は、トランジスタ（例えば、トランジスタＭ２（図１及び図３））に跨ぐトランジスタ単位サイズ（例えば、第２のトランジスタ単位サイズ）の整数倍比率である。ある実施例において、第２の電流鏡映領域（例えば、第２の電流ミラー領域３３０（図３））を使用して第１の電流を鏡映する。ある実施例において、前記第２の電流鏡映領域内にある鏡映トランジスタ及び鏡映レジスタのサイズを調整することで、第１の電流と第２の電流との比率を選択する。ある実施例において、前記第１の電流は、前記第２の電流の２倍である。ある実施例において、前記第１の電流を受けるための反転ゲートトランジスタは、前記第２の電流を受けるためのトランジスタより小さい。
【００４４】
前記方法５００は、続けて操作５０８に進め、操作５０８において、第１の電流及び第２の電流を使用して、前記トランジスタにより受けた電圧をボクシングする。電圧をボクシングさせて、トランジスタに跨ぐ漏れ電流を補償する。ある実施例において、電圧ボクシング回路（例えば、電圧ボクシング領域３４０（図３））を使用して、電圧をボクシングする。ある実施例において、前記電圧ボクシング回路は、ダブルソースフォロワーを含む。ある実施例において、電圧をボクシングして、前記反転ゲートトランジスタの受けた電圧が第２の電流のトランジスタの受けた電圧より小さくする。
【００４５】
操作５１０において、基準電圧を出力する。前記基準電圧（例えば、基準電圧Ｖｒｅｆ（図１及び図３））は、温度に依存しない。前記基準電圧は、外部回路システムが比較を実行するときに用いることができる。ある実施例において、前記基準電圧は、前記電圧基準器の作業電圧の半分より小さい。
【００４６】
当業者であれば、本発明の範囲から逸脱せずに、方法５００では、別の操作を含んだり、操作を省略したり、操作順序を再配置してもよいことは認識できる。
【００４７】
本発明の一態様は、第１の電流を受けるために配置された反転ゲートトランジスタを含む電圧基準器に関する。前記電圧基準器は、第２の電流を受けるために配置され、第１の漏れ電流を有し、Ｖｇｓ減算配列で前記反転ゲートトランジスタと接続する第１のトランジスタを更に含む。前記電圧基準器は、基準電圧を出力すために配置され、前記第１のトランジスタに接続された出力ノードを更に含む。前記電圧基準器は、前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを更に含む。
本発明の別の態様は、バイアス電流を受け、また第１の電流及び鏡映電流を発生するために配置された第１の電流ミラー領域を含む電圧基準器に関する。前記電圧基準器は、前記鏡映電流を受け、また第２の電流を発生するために配置された第２の電流ミラー領域を更に含む。前記電圧基準器は、前記第１の電流を受けるために配置された反転ゲートトランジスタを更に含む。前記電圧基準器は、第２の電流を受けるために配置され、そのゲートが前記反転ゲートトランジスタに接続され、第１の漏れ電流を有する第１のトランジスタを更に含む。前記電圧基準器は、基準電圧を出力するために配置され、前記第１のトランジスタに接続された出力ノードを更に含む。前記電圧基準器は、前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを更に含む。
本発明のまた別の態様は、電圧基準器を使用した方法に関する。前記方法は、バイアス電流を発生し、前記電流を鏡映し、また反転ゲートトランジスタに跨ぐ第１の電流及び鏡映電流を発生することを備える。前記方法は、前記鏡映電流を鏡映して、第１の漏れ電流を有する第１のトランジスタに跨ぐ第２の電流を発生することを更に備える。前記方法は、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを使用して前記第１の漏れ電流を補償する工程と、基準電圧を出力する工程と、を更に備える。
【００４８】
当業者であれば、開示された実施例が一つ又は複数の上記のメリットに満足する容易に認識できる。上記明細書を読んでから、当業者は、各種の改変をし、同等物で代わり、また上記のような幅広く開示された各種の他の実施例を作成することができる。したがって、ここで与えられた保護は、添付の特許請求の範囲に含まれた定義及びその同等物だけに制限されようとする。
なお、本願明細書に記載の実施形態によれば、以下の構成もまた開示される。
［項目１］
第１の電流を受けるために配置された反転ゲートトランジスタと、
第２の電流を受けるために配置され、第１の漏れ電流を有し、Ｖｇｓ減算配列で前記反転ゲートトランジスタと接続する第１のトランジスタと、
基準電圧を出力するために配置され、前記第１のトランジスタに接続された出力ノードと、
前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタと、
を含む電圧基準器。
［項目２］
前記反転ゲートトランジスタのサイズは、前記第１のトランジスタのサイズより小さく、前記第１のトランジスタのサイズは、トランジスタ単位サイズの第１の整数倍であり、前記反転ゲートトランジスタのサイズは、前記トランジスタ単位サイズの第２の整数倍である項目１に記載の電圧基準器。
［項目３］
前記第１の電流は、前記第２の電流より大きい項目１又は２に記載の電圧基準器。
［項目４］
バイアス電流を受け、また前記第１の電流を発生するために配置される第１の電流ミラー領域と、
前記第１の電流を受け、また前記第２の電流を発生するために配置される第２の電流ミラー領域と、
作業電圧を受け、前記バイアス電流を発生するために配置されるバイアス電流発生器と、
実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される電圧ボクシング領域と、
を更に含む項目１〜３の何れか一項に記載の電圧基準器。
［項目５］
バイアス電流を受け、第１の電流及び鏡映電流を発生するために配置される第１の電流ミラー領域と、
前記鏡映電流を受け、第２の電流を発生するために配置される第２の電流ミラー領域と、
前記第１の電流を受けるために配置される反転ゲートトランジスタと、
前記第２の電流を受けるために配置され、そのゲートが前記反転ゲートトランジスタに接続され、第１の漏れ電流を有する第１のトランジスタと、
基準電圧を出力するために配置され、前記第１のトランジスタに接続される出力ノードと、
前記出力ノードに接続され、実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタと、
を含む電圧基準器。
［項目６］
前記第１の電流及び前記第２の電流を受け、また実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される電圧ボクシング領域を更に含み、前記電圧ボクシング領域は、前記第１の電流を受けるために配置される第１のソースフォロワーと、前記第２の電流を受けるために配置される第２のソースフォロワーと、を含む項目５に記載の電圧基準器。
［項目７］
作業電圧を受け、前記バイアス電流を発生するために配置されるバイアス電流発生領域を更に含む項目５又は６に記載の電圧基準器。
［項目８］
前記第１の電流ミラー領域は、第１の配線に沿って前記バイアス電流を受けるために配置され、前記第２の電流ミラー領域は、前記第１の配線から離れた第２の配線に沿って前記鏡映電流を受けるために配置され、前記反転ゲートトランジスタは、前記第１の配線及び前記第２の配線から離れた第３の配線に沿って前記第１の電流を受けるために配置される項目５〜７の何れか一項に記載の電圧基準器。
［項目９］
前記第１の電流ミラー領域は、前記バイアス電流を受けるために配置される第１の鏡映トランジスタと、前記第１の鏡映トランジスタに直列される第１の鏡映レジスタと、前記バイアス電流を鏡映し、前記鏡映電流を発生するために配置される第２の鏡映トランジスタと、前記第２の鏡映トランジスタと直列する第２の鏡映レジスタと、前記バイアス電流を鏡映し、前記第１の電流を発生するために配置される第３の鏡映トランジスタと、前記第３の鏡映トランジスタと直列する第３の鏡映レジスタと、前記バイアス電流を鏡映し、実質上前記第２の漏れ電流に等しい前記第１の漏れ電流を維持するために配置される第４の鏡映トランジスタと、前記第４の鏡映トランジスタと直列する第４の鏡映レジスタと、を含み、
前記第２の電流ミラー領域は、前記鏡映電流を受けるために配置される第５の鏡映トランジスタと、前記第５の鏡映トランジスタと直列する第５の鏡映レジスタと、前記鏡映電流を鏡映し、前記第２の電流を発生するために配置される第６の鏡映トランジスタと、前記第６の鏡映トランジスタと直列する第６の鏡映レジスタと、を含み、
前記第５の鏡映トランジスタのサイズは、前記第６の鏡映トランジスタのサイズと異なり、前記第１の鏡映トランジスタのサイズは、前記第２の鏡映トランジスタ、前記第３の鏡映トランジスタ、前記第４の鏡映トランジスタのそれぞれのサイズと異なっている項目５〜８の何れか一項に記載の電圧基準器。
［項目１０］
バイアス電流を発生する工程と、
前記バイアス電流を鏡映して、反転ゲートトランジスタに跨いで第１の電流を発生し、また鏡映電流を発生する工程と、
前記鏡映電流を鏡映して、第１の漏れ電流を有する第１のトランジスタに跨いで第２の電流を発生する工程と、
実質上前記第１の漏れ電流に等しい第２の漏れ電流を有する第２のトランジスタを使用して前記第１の漏れ電流を補償する工程と、
基準電圧を出力する工程と、
を備える電圧基準器を使用した方法。
【符号の説明】
【００４９】
無し
【図１】
0005911183.tif 000002
【図２】
0005911183.tif 000003
【図３】
0005911183.tif 000004
【図４】
0005911183.tif 000005
【図５】
0005911183.tif 000006