(57)【特許請求の範囲】
【請求項１】
組み込み自己テスト回路を有する半導体チップであって、
その入力において受信したアナログ入力電圧信号を、第１のアナログ−デジタルコンバータ（ＡＤＣ）を特徴づけるデジタル出力電圧信号に変換するように構成された前記第１のＡＤＣと、
前記第１のＡＤＣの前記入力に接続され、その入力において受信した前記アナログ入力電圧信号をデジタルフィードバック電圧信号に変換するように構成された第２のＡＤＣと
を備え、
前記アナログ入力電圧信号を前記デジタルフィードバック信号に基づいて発生させる半導体チップ。
【請求項２】
前記第２のＡＤＣに接続され、その第１の入力において受信した前記第２のＡＤＣからの前記デジタルフィードバック電圧信号をその第２の入力で受信したデジタル入力電圧信号と比較し、比較信号を出力するように構成されたコンパレータをさらに備え、
前記アナログ入力電圧信号を前記比較信号に基づいて発生させる請求項１に記載の半導体チップ。
【請求項３】
前記第２のＡＤＣが１ビットデルタシグマＡＤＣである請求項２に記載の半導体チップ。
【請求項４】
前記第２のＡＤＣと前記コンパレータの前記第１の入力との間に接続され、デシメートされたデジタルフィードバック電圧信号を発生させるように構成されたデシメータをさらに備える請求項３に記載の半導体チップ。
【請求項５】
前記コンパレータの出力と前記第１のＡＤＣおよび前記第２のＡＤＣのそれぞれの入力との間に接続され、前記比較信号に基づいて前記アナログ入力電圧信号を発生させるように構成されたプッシュ−プル電流源をさらに備える請求項２に記載の半導体チップ。
【請求項６】
前記デジタル入力電圧信号としてランプ電圧を発生させるように構成されたカウンタをさらに備える請求項２に記載の半導体チップ。
【請求項７】
前記デジタル入力電圧信号として正弦波信号を送信するように構成されたレジスタをさらに備える請求項２に記載の半導体チップ。
【請求項８】
前記コンパレータの出力と前記第１のＡＤＣおよび前記第２のＡＤＣのそれぞれの入力との間に接続され、前記比較信号に基づいて前記アナログ入力電圧信号を発生させるように構成されたプッシュ−プル構成のデジタル出力パッドをさらに備える請求項２に記載の半導体チップ。
【請求項９】
前記第１のＡＤＣが逐次比較レジスタ（ＳＡＲ）ＡＤＣである請求項１に記載の半導体チップ。
【請求項１０】
前記第２のＡＤＣがシグマデルタＡＤＣである請求項１に記載の半導体チップ。
【請求項１１】
前記第１のＡＤＣおよび前記第２のＡＤＣがマイクロコントローラ内に設けられる請求項１に記載の半導体チップ。
【請求項１２】
半導体チップにおける組み込み自己テスト（ＢＩＳＴ）実行方法であって、前記方法は、
前記半導体チップに設けられた第１のアナログ−デジタルコンバータ（ＡＤＣ）の入力において受信したアナログ入力電圧信号を前記第１のＡＤＣを特徴づけるデジタル出力電圧信号に変換する工程と、
前記第１のＡＤＣの前記入力に接続され、前記半導体チップに設けられた第２のＡＤＣの入力において受信した前記アナログ入力電圧信号をデジタルフィードバック電圧信号に変換する工程と
を含み、
前記アナログ入力電圧信号を前記デジタルフィードバック信号に基づいて発生させる方法。
【請求項１３】
コンパレータの第１の入力において受信した前記第２のＡＤＣからの前記デジタルフィードバック電圧信号を前記コンパレータの第２の入力において受信したデジタル入力電圧信号と比較し、比較信号を出力する工程をさらに含み、
前記アナログ入力電圧信号を前記比較信号に基づいて発生させる請求項１２に記載の方法。
【請求項１４】
前記第２のＡＤＣから受信した前記デジタルフィードバック電圧信号をデシメータによってデシメートしたデジタルフィードバック電圧信号を発生させ、前記コンパレータの前記第１の入力に入力する工程をさらに含む請求項１３に記載の方法。
【請求項１５】
前記コンパレータの出力と前記第１のＡＤＣおよび前記第２のＡＤＣのそれぞれの入力との間に接続されたプッシュ−プル電流源によって、前記比較信号に基づいて前記アナログ入力電圧信号を発生させる工程をさらに含む請求項１３に記載の方法。
【請求項１６】
前記デジタル入力電圧信号としてランプ電圧を発生させる工程をさらに含む請求項１３に記載の方法。
【請求項１７】
前記半導体チップの製造中に実行される請求項１２に記載の方法。
【請求項１８】
前記半導体チップがパッケージングされた後に実行される請求項１２に記載の方法。
【請求項１９】
マイクロコントローラ内で実行される請求項１２に記載の方法。
【請求項２０】
組み込み自己テスト回路を有する半導体チップであって、
アナログ入力電圧信号を第１のアナログ−デジタル変換手段を特徴づけるデジタル出力電圧信号に変換する前記第１のアナログ−デジタル変換手段と、
前記アナログ入力電圧信号をデジタルフィードバック電圧信号に変換する第２のアナログ−デジタル変換手段と
を含み、
前記アナログ入力電圧信号を前記デジタルフィードバック信号に基づいて発生させる半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
アナログ−デジタルコンバータ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｏｒ；ＡＤＣ）は、多くの半導体装置において一般的な素子である。ＡＤＣは、アナログ入力電圧信号を受信し、この電圧信号をデジタル電圧信号の表現に変換することにより、動作するものである。多種のＡＤＣが入手可能である。
【背景技術】
【０００２】
マイクロコントローラは、同一の半導体チップに埋め込まれた複数のＡＤＣを有する。これらの埋め込まれたＡＤＣは、製造中、特性曲線を計測することによりテストが行なわれてきたが、その方法は特性変換曲線のサンプルを数回とり、高精度のＡＤＣには確定に長時間かかるために、非常に長い計測を含むものである。また、高精度のＡＤＣには、高価かつ高精度の自動試験装置（Ａｕｔｏｍａｔｉｃ  Ｔｅｓｔ  Ｅｑｕｉｐｍｅｎｔ；ＡＴＥ）のハードウェアが必要であり、ＡＴＥハードウェアと半導体チップとの間で非常に多くの信号が送信される。これらの要素はそれぞれ、製造コストに負の影響をもたらす。
【０００３】
代わりの方法として、ＡＤＣは、製造中、ＡＤＣ特性変換曲線を計測するためのサーボループを用いてテストされる。計測時間はほぼ変わらず、電圧発生装置の代わりに電圧計測装置が用いられるため、複雑性が低減する。しかし、半導体チップからの信号を電圧計測装置に送信する必要がなおあるため、このサーボループ技術にはやはり限界がある。
【図面の簡単な説明】
【０００４】
【図１】例示的な実施形態による組み込み自己テスト（Ｂｕｉｌｔ−Ｉｎ−Ｓｅｌｆ−Ｔｅｓｔ；ＢＩＳＴ）回路の回路図を示す。
【図２】別の例示的な実施形態によるＢＩＳＴ回路の回路図を示す。
【図３】例示的な実施形態によるＢＩＳＴの実行方法のフローチャートを示す。
【発明を実施するための形態】
【０００５】
本開示は、組み込み自己テスト（ＢＩＳＴ）回路を有する半導体チップに関し、より具体的には、同一の半導体チップに設けられた第２のＡＤＣを用いるアナログ−デジタルコンバータ（ＡＤＣ）用のＢＩＳＴ回路を有する半導体チップに関する。
【０００６】
このＢＩＳＴ回路を用い得る電子デバイスの１つには、マイクロコントローラがある。ここで説明するＢＩＳＴ回路は、マイクロコントローラにおける使用に限定することを意図したものでは決してなく、むしろ、ＡＤＣを採用するいかなる電子デバイスにも使用可能なものである。
【０００７】
図１は、例示的な実施形態によるＢＩＳＴ回路の回路図１００を示す。さらに具体的には、ＢＩＳＴ回路１８０は、フィードバックループ内の他の素子とともに、アナログ入力電圧Ｖｉｎを発生させるシグマ−デルタ（ΣΔ）ＡＤＣ１２０を備えており、このアナログ入力電圧Ｖｉｎはその後、逐次比較レジスタ（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ｒｅｇｉｓｔｅｒ；ＳＡＲ）ＡＤＣ１１０へのアナログ入力電圧Ｖｉｎとして用いられる。アナログ入力電圧Ｖｉｎがチップで発生すれば、ＳＡＲ  ＡＤＣ１１０のＢＩＳＴが可能である。
【０００８】
このＳＡＲ  ＡＤＣ１１０のＢＩＳＴは、特に、別のＡＤＣ、この場合、同一の半導体チップ１００内にすでに設けられているΣΔ  ＡＤＣ１２０があれば、実現可能である。なお、ＳＡＲ  ＡＤＣ１１０およびΣΔ  ＡＤＣ１２０は、通常の動作の間、独立して使用可能である。一方、半導体チップ１００内に他に利用可能なＡＤＣがない場合、ΣΔ  ＡＤＣ１２０をＢＩＳＴの用途専用に設けてもよい。経済的理由から、この専用のΣΔ  ＡＤＣのために加える面積は最小限に抑えるのがよい。
【０００９】
付加的な素子を加えるのは最低限のみにすることを目標とする。図１に示す実装形態では、ＢＩＳＴを支持するために、二つの電流源１５６、１５８および二つのスイッチ１５２、１５４を含むプッシュ−プル（Ｐｕｓｈ−Ｐｕｌｌ）電流源１５０が設けられる。
【００１０】
動作中、ΣΔ  ＡＤＣ１２０は、アナログ入力電圧Ｖｉｎを発生させるために、プッシュ−プル電流源１５０を駆動するデジタルコンパレータ１４０とともに、フィードバックループ内にある。以下に、さらに詳しく説明する。
【００１１】
図１に１ビットΣΔ  ＡＤＣとして示すがこれに限定されないΣΔ  ＡＤＣ１２０は、その入力において受信したアナログ入力電圧信号Ｖｉｎを１ビットデジタルフィードバック電圧信号Ｖｆｂに変換する。そして、データ速度を減少させるため、２ｎクロック周期の合計であるデシメータ１６０は、デジタルフィードバック電圧信号Ｖｆｂをｎビットデシメートされたデジタルフィードバック電圧信号Ｖｄｆｂにダウンサンプルする。
【００１２】
デジタルコンパレータ１４０は、高い増幅率を有しており、その入力“ａ”において受信したデシメートされたデジタルフィードバック電圧信号Ｖｄｆｂを、その入力“ｂ”においてレジスタ１３０から受信したｎビットデジタルレジスタ電圧信号Ｖｒと比較するために設けられている。デジタルレジスタ１３０は、カウンタ、ＣＰＵ、メモリ、または、当業者に認められると思われる、アナログ入力電圧信号Ｖｉｎとしてアナログ形式で反映されることになる所望のデジタルレジスタ電圧信号Ｖｒを送信するのに適した他のいかなる素子でもよい。例えば、デジタルレジスタ１３０は、アナログ入力電圧信号Ｖｉｎとしてアナログ形式で反映されることになるデジタルランプ電圧を発生させるように構成されたカウンタでもよい。
【００１３】
デジタルレジスタ電圧信号Ｖｒの値が、デシメートされたフィードバック電圧信号Ｖｄｆｂの値よりも大きい時、コンパレータ出力“ａ”は論理“１”とみなして上位スイッチ１５２を閉位置にし，コンパレータ出力“ｂ”は論理“０”とみなして下位スイッチ１５４を開位置にする。この回路構成においては、充電電流源Ｉｃｈ１５６がＳＡＲ  ＡＤＣ１１０の入力およびΣΔ  ＡＤＣ１２０の入力と接続されるため、アナログ入力電圧信号Ｖｉｎの値は増大する。一方、デシメートされたフィードバック電圧信号Ｖｄｆｂの値がデジタルレジスタ電圧信号Ｖｒの値よりも大きい時、コンパレータ出力“ａ”は論理“０”とみなして上位スイッチ１５２を開位置にし、コンパレータ出力“ｂ”は論理“１”とみなして下位スイッチ１５４を閉位置にする。この構成においては、放電電流源Ｉｄｉｓ１５８がＳＡＲ  ＡＤＣ１１０の入力およびΣΔ  ＡＤＣ１２０の入力と接続されるため、アナログ入力電圧信号Ｖｉｎの値は減少する。明らかと思われるが、デシメートされたフィードバック電圧信号Ｖｄｆｂの値とデジタルレジスタ電圧信号Ｖｒの値とが等しい時、上位スイッチ１５２および下位スイッチ１５４は開放され、アナログ入力電圧Ｖｉｎは不変のままである。
【００１４】
プッシュ−プル電流源１５０は、電圧Ｖｍａｘと電圧Ｖｍｉｎとの間に接続されている。Ｖｍａｘの値は電源の値よりも高く、Ｖｍｉｎの値は接地の値よりも低いため、発生したアナログ入力電圧Ｖｉｎは全電源範囲を超える。また、スイッチ１５２およびスイッチ１５４の接続点と接地との間に入力コンデンサが接続され、アナログ入力電圧Ｖｉｎのリップルを減少させる機能を果たす。電圧Ｖｍａｘ、電圧Ｖｍｉｎ、減結合コンデンサは、回路の外側からマイクロコントローラまで設けられている。
【００１５】
発生したアナログ入力電圧Ｖｉｎは、テストが行なわれるＡＤＣであるＳＡＲ  ＡＤＣ１１０への入力電圧信号として用いられる。ＳＡＲ  ＡＤＣ１１０は、アナログ入力電圧Ｖｉｎをデジタル出力電圧Ｖｏに変換する。図１においてＨｉｓｔｙおよびＨｉｓｔｘと示される、ＳＡＲ  ＡＤＣ１１０の出力およびΣΔ  ＡＤＣ１２０の出力はそれぞれ、ＳＡＲ  ＡＤＣ１１０の特性を決定するため、マイクロコントローラ内のファームウェアによって処理可能であり、またはＡＴＥハードウェアによって評価可能である。レジスタ電圧信号Ｖｒがランプである場合、例として、ＳＡＲ  ＡＤＣ１１０を適切に機能させるための結果として得られるヒストグラムは、平坦な線である。または、レジスタ電圧信号Ｖｒが正弦波である場合、ＳＡＲ  ＡＤＣ１１０を適切に機能させるための結果として得られるヒストグラムは、バスタブと同様の形状を有する。デジタル出力電圧Ｖｏはこのように、ＳＡＲ  ＡＤＣ１１０を特徴づける。
【００１６】
ＡＤＣ１１０は、図１ではＳＡＲ  ＡＤＣとして示し，ＡＤＣ１２０はΣΔ  ＡＤＣとして示した。このようなＳＡＲ  ＡＤＣおよびΣΔ  ＡＤＣは当業者には周知のものであり、本開示の態様を不必要に不明瞭にさせないため、ここでこれ以上詳細に論ずることはない。しかし、ＡＤＣ１１０がＳＡＲ  ＡＤＣであるとして説明し、ＡＤＣ１２０がΣΔ  ＡＤＣであるとして説明する一方、本開示がこれらの事項に限定されないことを述べることは重要である。ＡＤＣ１１０およびＡＤＣ１２０はそれぞれ、これらの意図する目的に適したいかなる種類のＡＤＣでもよい。
【００１７】
図２は、別の例示的な実施形態によるＢＩＳＴ回路２８０の回路図２００を示す。本実施形態は、図１に示す実施形態とほぼ同一の目的を有する。すなわち、代替例であるこのＢＩＳＴ回路２８０は、その後ＳＡＲ  ＡＤＣ１１０へのアナログ入力電圧Ｖｉｎとして用いられることになるアナログ入力電圧Ｖｉｎを、フィードバックループの他の素子とともに発生させるΣΔ  ＡＤＣ１２０を備えている。
【００１８】
代替例の本実施形態の主な相違は、プッシュ−プル構成において、プッシュ−プル電流源１５０の代わりにデジタル出力２７０を設けたことである。デジタル出力パッド２７０は、コンパレータ２４０からの比較電圧Ｖｃｏｍｐによって駆動する。コンデンサとレジスタとで構成されるＲＣローパスフィルタが、電圧間のリップルを低減する機能を果たす。この代替例の構成は図１の電流源を必要としないものであるが、０ｄＢの電源除去比を有しており、これはＢＩＳＴ構成の間は許容し得ると思われる。図１について説明したものと同一の他の素子は同一の参照番号で示してあり、簡潔にするため、これらの説明は繰り返さない。
【００１９】
図３は、例示的な実施形態によるＢＩＳＴの実行方法３００のフローチャートを示す。
【００２０】
初めに、ステップ３１０において、ΣΔ  ＡＤＣ１２０は、その入力において受信したアナログ入力電圧信号Ｖｉｎをデジタルフィードバック電圧信号Ｖｆｂに変換する。デシメータ１６０はその後、ステップ３２０において、ΣΔ  ＡＤＣ１２０から受信したデジタルフィードバック電圧信号Ｖｆｂをデシメートしたデジタルフィードバック電圧信号Ｖｄｆｂを発生させる。
【００２１】
ステップ３３０において、コンパレータ１４０／２４０は、デシメートされたデジタルフィードバック電圧信号Ｖｄｆｂをレジスタ１３０からのデジタル入力電圧信号Ｖｒと比較し、比較信号を出力する。この比較信号はその後、ステップ３４０において、アナログ入力電圧信号Ｖｉｎを発生させるのに用いられる。上に述べたように、アナログ入力電圧信号Ｖｉｎは、図１に示すように、プッシュ−プル電流源１５０を用いて比較信号に基づいて発生させてもよく、または代わりの方法として、図２に示したようにデジタル出力パッド２７０を用いてもよい。
【００２２】
最後に、テストを受けるデバイスであるＳＡＲ  ＡＤＣ１１０は、その入力において受信したアナログ入力電圧信号Ｖｉｎを、ＳＡＲ  ＡＤＣ１１０を特徴づけるデジタル出力電圧信号Ｖｏに変換する（ステップ３５０）。
【００２３】
ここに開示したＢＩＳＴの実装形態は、他の多くの点で有利である。第一に、アナログ入力電圧Ｖｉｎは、ＡＤＣのテストを行うのに十分な精度があり、ＡＤＣとは関係のない他のテストの用途にも使用可能である。アナログ入力電圧Ｖｉｎの精度にもかかわらず、テスト時間は従来のテストの実装形態と比較してもなお短縮される。
【００２４】
さらに、アナログ入力電圧Ｖｉｎは、マイクロコントローラまたは他の適用において内部で発生する。アナログ入力電圧Ｖｉｎを発生させるＡＤＣが作動可能であると認められた後、マイクロコントローラ内の他のいかなるＡＤＣも、ＡＴＥハードウェアを必要とすることなく、内部でテストが可能である。ＡＴＥハードウェアは、その代わり、他の用途に使用可能であるため、並列テストへの可能性が増大する。さらに、テストボード設計に必要な接続は少なくなり、これは、並列化要素の高いテストには特に重要なことである。
【００２５】
最後に、ＢＩＳＴに必要とされる信号はすべてデジタル領域にある。この要素は、テストが内部で実行されることとあいまって、製造中のみならず、発送前や現場においてなど、パッケージングの後にもテストが実行可能であることを意味する。このため、システムのヘルスモニタリングの用途に、または安全度基準を増大させるために、顧客が計測データを入手することもできる。
【００２６】
以上は、例示的な実施形態に結び付けて説明したが、用語“例示的な”は、最良のまたは最適のというよりもむしろ、単に、一例としてという意味であることが理解されるものである。したがって、本開示は、本開示の範囲に含み得る代替例、変形例、均等物に及ぶことを意図するものである。
【００２７】
また、詳細な説明において、例示的な実施形態を十分に理解してもらうために、具体的な詳細を非常に多く示した。しかし、これらの具体的な詳細なしに本実施形態を実行し得ることは、当業者にとって明らかであると思われる。他の例において、周知の方法、手順、素子、回路については、本開示の態様を不必要に不明瞭にさせないため、詳細には説明していない。
【符号の説明】
【００２８】
１００  半導体チップ
１１０  ＳＡＲ  ＡＤＣ
１２０  ΣΔ  ＡＤＣ
１３０  レジスタ
１４０、２４０  デジタルコンパレータ
１５０  プッシュ−プル電流源
１５２  上位スイッチ
１５４  下位スイッチ
１５６、１５８  電流源
１６０  デシメータ
１８０、２８０  ＢＩＳＴ回路
２７０  デジタル出力パッド
Ｉｃｈ１５６  充電電流源
Ｉｄｉｓ１５８  放電電流源
Ｖｄｆｂ  デシメートされたデジタルフィードバック電圧信号
Ｖｆｂ  デジタルフィードバック電圧信号
Ｖｉｎ  アナログ入力電圧信号
Ｖｍａｘ、Ｖｍｉｎ  電圧
Ｖｏ  デジタル出力電圧信号
Ｖｒ  デジタルレジスタ電圧信号
【図１】
0005911917.tif 000002
【図２】
0005911917.tif 000003
【図３】
0005911917.tif 000004