(57)【特許請求の範囲】
【請求項１】
第１入力端子と、第２入力端子と、
第１のインダクタと、第２のインダクタと、第３のインダクタと、
第１のスイッチング素子と、第２のスイッチング素子と、
第１のコンデンサと、第２のコンデンサと、
第１出力端子と、第２出力端子と、
を備え、
前記第１入力端子と、前記第１のインダクタの第１端とが、接続され、
前記第１のインダクタの第２端と、前記第２のスイッチング素子の第２端とが、接続され、
前記第２のスイッチング素子の第１端と、前記第１出力端子とが、接続され、
前記第２入力端子と、前記第２出力端子とが、接続され、
前記第１のスイッチング素子の第１端と、前記第１のインダクタの第２端と前記第２のスイッチング素子の第２端とをつなぐ経路上の第１接続点とが、接続され、
前記第１のスイッチング素子の第２端と、前記第２入力端子と前記第２出力端子とをつなぐ経路上の第２接続点とが、接続され、
前記第１のコンデンサの第１端と、前記第２のスイッチング素子の第１端と前記第１出力端子とをつなぐ経路上の第３接続点とが、接続され、
前記第１のコンデンサの第２端と、前記第２接続点と前記第２出力端子とをつなぐ経路上の第４接続点とが、接続され、
前記第２のインダクタの第１端が、前記第１入力端子と前記第１接続点とをつなぐ経路に、接続され、
前記第２のコンデンサの第２端が、前記第２入力端子と前記第２接続点とをつなぐ経路に、接続され、
前記第１のインダクタと前記第２のインダクタとは、磁気結合しており、
前記第３のインダクタの第１端と、前記第２のインダクタの第２端とが、接続され、
前記第３のインダクタの第２端と、前記第２のコンデンサの第１端とが、接続される、
電源回路。
【請求項２】
第３のスイッチング素子と、第４のスイッチング素子と、を備え、
前記第３のスイッチング素子は、前記第２入力端子と前記第２接続点とをつなぐ経路内に設けられ、
前記第３のスイッチング素子の第２端と、前記第２接続点とが、接続され、
前記第３のスイッチング素子の第１端と、前記第４のスイッチング素子の第２端とが、接続され、
前記第４のスイッチング素子の第１端が、前記第２のスイッチング素子の第１端と前記第３接続点とをつなぐ経路に、接続される、
請求項１に記載の電源回路。
【請求項３】
前記第２のスイッチング素子は、第１のダイオードであり、
前記第２のスイッチング素子の第１端は、前記第１のダイオードのカソードであり、
前記第２のスイッチング素子の第２端は、前記第１のダイオードのアノードであり、
前記第４のスイッチング素子は、第２のダイオードであり、
前記第４のスイッチング素子の第１端は、前記第２のダイオードのカソードであり、
前記第４のスイッチング素子の第２端は、前記第２のダイオードのアノードである、
請求項２に記載の電源回路。
【請求項４】
前記第３のスイッチング素子は、第１のダイオードであり、
前記第３のスイッチング素子の第１端は、前記第１のダイオードのカソードであり、
前記第３のスイッチング素子の第２端は、前記第１のダイオードのアノードであり、
前記第４のスイッチング素子は、第２のダイオードであり、
前記第４のスイッチング素子の第１端は、前記第２のダイオードのカソードであり、
前記第４のスイッチング素子の第２端は、前記第２のダイオードのアノードである、
請求項２に記載の電源回路。
【請求項５】
交流電圧を整流する整流部を備え、
前記整流部の第１出力端と、前記第１入力端子とが、接続され、
前記整流部の第２出力端と、前記第２入力端子とが、接続される、
請求項１に記載の電源回路。
【請求項６】
前記第２のスイッチング素子は、ダイオードであり、
前記第２のスイッチング素子の第１端は、前記ダイオードのカソードであり、
前記第２のスイッチング素子の第２端は、前記ダイオードのアノードである、
請求項５に記載の電源回路。
【請求項７】
前記第２のインダクタの第１端が、前記第１入力端子と前記第１のインダクタの第１端とをつなぐ経路に、接続される、
請求項１〜６のいずれかに記載の電源回路。
【請求項８】
前記第２のインダクタの第１端が、前記第１のインダクタの第２端と前記第１接続点とをつなぐ経路に、接続される、
請求項１〜６のいずれかに記載の電源回路。
【請求項９】
磁性体コアを備え、
前記第１のインダクタの巻線と前記第２のインダクタの巻線とが、前記磁性体コアに巻回される、
請求項１〜８のいずれかに記載の電源回路。
【請求項１０】
第４のインダクタと、
第３のコンデンサと、
を備え、
前記第４のインダクタの第１端が、前記第１のインダクタの第２端と前記第１接続点とをつなぐ経路に、接続され、
前記第４のインダクタの第２端と、前記第３のコンデンサの第１端とが、接続され、
前記第３のコンデンサの第２端が、前記第２入力端子と前記第２接続点とをつなぐ経路に、接続され、
前記第１のインダクタと前記第４のインダクタとは、磁気結合している、
請求項７に記載の電源回路。
【請求項１１】
第５のインダクタを備え、
前記第５のインダクタが、前記第４のインダクタの第２端と前記第３のコンデンサの第１端とをつなぐ経路間に、前記第４のインダクタと前記第３のコンデンサと直列に、接続される、
請求項１０に記載の電源回路。
【請求項１２】
磁性体コアを備え、
前記第１のインダクタの巻線と前記第２のインダクタの巻線と前記第４のインダクタの巻線とが、前記磁性体コアに巻回される、
請求項１０または１１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、所定の電圧及び電流を生成する電源回路に関する。
【背景技術】
【０００２】
特許文献１には、チョッパリングに起因する電流リプルを低減させる構成を備える降圧チョッパ回路が、開示されている。特許文献２には、入力フィルタ回路を備えるスイッチング電源が、開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２７２４１号公報
【特許文献２】特開２００５−８６９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術においては、ノーマルモードノイズの低減が望まれる。
【課題を解決するための手段】
【０００５】
本開示の一様態における電源回路は、第１入力端子と、第２入力端子と、第１のインダクタと、第２のインダクタと、第３のインダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第１のコンデンサと、第２のコンデンサと、第１出力端子と、第２出力端子と、を備え、前記第１入力端子と、前記第１のインダクタの第１端とが、接続され、前記第１のインダクタの第２端と、前記第２のスイッチング素子の第２端とが、接続され、前記第２のスイッチング素子の第１端と、前記第１出力端子とが、接続され、前記第２入力端子と、前記第２出力端子とが、接続され、前記第１のスイッチング素子の第１端と、前記第１のインダクタの第２端と前記第２のスイッチング素子の第２端とをつなぐ経路上の第１接続点とが、接続され、前記第１のスイッチング素子の第２端と、前記第２入力端子と前記第２出力端子とをつなぐ経路上の第２接続点とが、接続され、前記第１のコンデンサの第１端と、前記第２のスイッチング素子の第１端と前記第１出力端子とをつなぐ経路上の第３接続点とが、接続され、前記第１のコンデンサの第２端と、前記第２接続点と前記第２出力端子とをつなぐ経路上の第４接続点とが、接続され、前記第２のインダクタの第１端が、前記第１入力端子と前記第１接続点とをつなぐ経路に、接続され、前記第２のコンデンサの第２端が、前記第２入力端子と前記第２接続点とをつなぐ経路に、接続され、前記第１のインダクタと前記第２のインダクタとは、磁気結合しており、前記第３のインダクタの第１端と、前記第２のインダクタの第２端とが、接続され、前記第３のインダクタの第２端と、前記第２のコンデンサの第１端とが、接続される。
【発明の効果】
【０００６】
本開示によれば、ノーマルモードノイズを低減することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施の形態２における力率改善回路１０００の概略構成を示す回路図である。
【図２】図２は、実施の形態２の変形例である力率改善回路１１００の概略構成を示す回路図である。
【図３】図３は、実施の形態２の変形例である力率改善回路１２００の概略構成を示す回路図である。
【図４】図４は、実施の形態２の変形例である力率改善回路１３００の概略構成を示す回路図である。
【図５】図５は、実施の形態３における力率改善回路２０００の概略構成を示す回路図である。
【図６】図６は、実施の形態３における変形例の力率改善回路２１００の概略構成を示す回路図である。
【図７】図７は、実施の形態３における変形例の力率改善回路２２００の概略構成を示す回路図である。
【図８】図８は、実施の形態４における力率改善回路３０００の概略構成を示す回路図である。
【図９】図９は、実施の形態４における変形例の力率改善回路３１００の概略構成を示す回路図である。
【図１０】図１０は、実施の形態４における変形例の力率改善回路３２００の概略構成を示す回路図である。
【図１１】図１１は、実施の形態２におけるチョッパ回路１４００の概略構成を示す回路図である。
【図１２】図１２は、実施の形態２と比較例とにおける電源電流の回路シミュレーションによる計算結果を示す図である。
【図１３】図１３は、比較例である力率改善回路の概略構成を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、本開示の実施の形態が、図面を参照しながら、説明される。
【０００９】
まず、本発明者の着眼点が、一例として力率改善回路を用いて、下記に説明される。
【００１０】
図１３は、比較例である力率改善回路の概略構成を示す回路図である。
【００１１】
整流部１０の第１入力端２ａと整流部１０の第２入力端２ｂと間に、交流電源１からの交流電圧が入力される。
【００１２】
整流部１０により、入力された交流電圧は整流され、第１入力端子３ａと第２入力端子３ｂとの間に、直流電圧として出力される。
【００１３】
第１のスイッチング素子Ｓ１が、オンオフされる。このとき、第１のスイッチング素子Ｓ１がオンの場合、第２のスイッチング素子Ｓ２は、オフとなる。また、第１のスイッチング素子Ｓ１がオフの場合、第２のスイッチング素子Ｓ２は、オンとなる。
【００１４】
第１のスイッチング素子Ｓ１がオンのときに、第１のインダクタＬ１（ここでは、リアクトル（チョークコイル））に電流エネルギーが蓄積される。
【００１５】
第２のスイッチング素子Ｓ２がオンのときに、第１のインダクタＬ１から第１のコンデンサＣ１にエネルギーが伝達される。
【００１６】
これにより、力率改善回路の第１出力端子５ａと第２出力端子５ｂと間には直流電圧が現れる。
【００１７】
図１３では、第２のスイッチング素子Ｓ２として、ダイオードを表記している。
【００１８】
なお、第２のスイッチング素子Ｓ２が例えばトランジスタであっても、上述の動作は実現できる。
【００１９】
第１のインダクタＬ１は、電流エネルギーの蓄積と放出を繰り返す。このため、第１のインダクタＬ１を流れる電流は、大きな三角波状リプルを有する波形となる。これが、ノイズとして、例えば、交流電源１に、伝播する。
【００２０】
ノイズは、その伝播特性から、ノーマルモードノイズとコモンモードノイズとに、分類される。ノーマルモードノイズとは、電力線の間を回るノイズである。コモンモードノイズとは、複数の電力線上を同相に伝播し、中性線を帰路として逆相に伝播するノイズである。
【００２１】
以上の力率改善回路のような電源回路の動作に伴う三角波状リプルは、ノーマルモードノイズとして伝播する。
【００２２】
電源回路から電源ラインを通して流出するノイズを除去するために、ノイズフィルタ回路が使用される。
【００２３】
上述の電源回路の動作に伴うノーマルモードノイズを低減するためには、ノイズフィルタ回路におけるＸコンデンサと呼ばれるコンデンサの容量を大きくする必要がある。
【００２４】
しかしながら、ノイズフィルタ回路においてＸコンデンサは大きな部品である。このため、小型化が求められる電源回路においては、Ｘコンデンサの容量を小さくする必要がある。
【００２５】
また、電源回路とノイズフィルタ回路とは、回路レイアウト上の都合から、それぞれ別基板で作製される場合がある。これにより、電源回路の動作に伴うノーマルモードノイズが、電源回路の基板から、ノイズフィルタ回路の基板まで、広く伝播してしまう。この結果、回路制御に用いられる検出回路などにノイズが流入する。これにより、回路の誤動作が引き起こされる危険性が高まる。また、ノイズが伝播する経路において、ノーマルモードノイズがコモンモードノイズに変換される。このため、伝播経路が複雑化され、ノイズ対策が難化される。
【００２６】
本発明者は、以上の着眼点に基づいて、本開示の構成を創作するに至った。
【００２７】
（実施の形態１）
実施の形態１における電源回路は、第１入力端子と、第２入力端子と、第１のインダクタと、第２のインダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第１のコンデンサと、第２のコンデンサと、第１出力端子と、第２出力端子と、を備える。
【００２８】
第１入力端子と、第１のインダクタの第１端とが、接続される。
【００２９】
第１のインダクタの第２端と、第２のスイッチング素子の第２端とが、接続される。
【００３０】
第２のスイッチング素子の第１端と、第１出力端子とが、接続される。
【００３１】
第２入力端子と、第２出力端子とが、接続される。
【００３２】
第１のスイッチング素子の第１端と、第１のインダクタの第２端と第２のスイッチング素子の第２端とをつなぐ経路上の第１接続点とが、接続される。
【００３３】
第１のスイッチング素子の第２端と、第２入力端子と第２出力端子とをつなぐ経路上の第２接続点とが、接続される。
【００３４】
第１のコンデンサの第１端と、第２のスイッチング素子の第１端と第１出力端子とをつなぐ経路上の第３接続点とが、接続される。
【００３５】
第１のコンデンサの第２端と、第２接続点と第２出力端子とをつなぐ経路上の第４接続点とが、接続される。
【００３６】
第２のインダクタの第１端が、第１入力端子と第１接続点とをつなぐ経路に、接続される。
【００３７】
第２のインダクタの第２端と、第２のコンデンサの第１端とが、接続される。
【００３８】
第２のコンデンサの第２端が、第２入力端子と第２接続点とをつなぐ経路に、接続される。
【００３９】
第１のインダクタと第２のインダクタとは、磁気結合している。
【００４０】
以上の構成によれば、第１のインダクタと第２のインダクタとの磁気結合の働きによって、第１のインダクタを流れる電流により、第２のコンデンサの端子間電圧が、第１のスイッチング素子のスイッチング周波数において、励振される。これにより、第１のインダクタと第１のスイッチング素子と第２のスイッチング素子とのうちの少なくとも１つに流れる電流のリプル成分の一部を、第２のインダクタと第２のコンデンサとを含むバイパスＢ１から、供給することができる。これにより、入力電圧の電源側に流出するノーマルモードノイズが低減される。
【００４１】
ノーマルモードノイズが減ることで、ノイズフィルタ回路のＸコンデンサとしては、小さい容量のコンデンサを使用することができる。これにより、ノイズフィルタ回路を小型化することができる。また、第２のインダクタには、電源電流のリプル成分が主に流れることとなる。このため、第２のインダクタの巻線としては、細い巻線が使用できる。また、第２のコンデンサとしては、大容量のコンデンサを必要としない。このように、第２のインダクタおよび第２のコンデンサとして用いる部品のサイズを、小さく抑えることができる。したがって、ノイズフィルタ回路と電源回路の全体で見ても、小型化が可能となる。
【００４２】
また、以上の構成によれば、電源回路の内部で、ノイズを低減できる。このため、ノイズの伝播範囲を、より狭くできる。したがって、回路制御に用いられる検出回路などにノイズが流入して回路の誤動作を引き起こす危険性が、緩和される。換言すると、回路のＥＭＣ設計の難易度を低くすることができる。また、ノイズが伝播する経路で、ノーマルモード・コモンモード間のモード変換が生じる。ノイズが伝播する範囲が狭くなれば、モード変換量も小さくなる。すなわち、ノイズの伝播経路が単純化される。このため、ノイズ対策を施し易くなる。
【００４３】
なお、実施の形態１における電源回路により、例えば、力率改善回路が構成されてもよい。
【００４４】
もしくは、実施の形態１における電源回路により、例えば、チョッパ回路（昇圧チョッパ回路、など）が構成されてもよい。
【００４５】
なお、実施の形態１における電源回路は、磁性体コアを備えていてもよい。
【００４６】
このとき、第１のインダクタの巻線と第２のインダクタの巻線とが、当該磁性体コアに巻回されていてもよい。
【００４７】
以上の構成によれば、第１のインダクタと第２のインダクタとが、同一の磁性体コアに巻線を有する。これにより、大きな相互インダクタンスが得られる。これにより、大きなノイズ低減効果が得られ易くなる。
【００４８】
また、実施の形態１においては、スイッチング素子としては、トランジスタ（例えば、ＭＯＳＦＥＴまたはＩＧＢＴなど）など、一般に公知のスイッチング素子が、用いられうる。
【００４９】
もしくは、実施の形態１においては、スイッチング素子としては、ダイオードが用いられてもよい。
【００５０】
また、実施の形態１においては、第１のインダクタは、チョークコイルであってもよい。
【００５１】
実施の形態１のより具体的な構成例が、以下、実施の形態２〜４として、説明される。
【００５２】
（実施の形態２）
以下、実施の形態２が説明される。上述の実施の形態１と重複する説明は、適宜、省略される。
【００５３】
まず、実施の形態２における電源回路により力率改善回路が構成される例が、示される。
【００５４】
図１は、実施の形態２における力率改善回路１０００の概略構成を示す回路図である。
【００５５】
実施の形態２における力率改善回路１０００は、第１入力端子３ａと、第２入力端子３ｂと、第１のインダクタＬ１と、第２のインダクタＬ２と、第１のスイッチング素子Ｓ１と、第２のスイッチング素子Ｓ２と、第１のコンデンサＣ１と、第２のコンデンサＣ２と、第１出力端子５ａと、第２出力端子５ｂと、を備える。
【００５６】
第１入力端子３ａと、第１のインダクタＬ１の第１端とが、接続される。
【００５７】
第１のインダクタＬ１の第２端と、第２のスイッチング素子Ｓ２の第２端とが、接続される。
【００５８】
第２のスイッチング素子Ｓ２の第１端と、第１出力端子５ａとが、接続される。
【００５９】
第２入力端子３ｂと、第２出力端子５ｂとが、接続される。
【００６０】
第１のスイッチング素子Ｓ１の第１端（例えば、ドレイン端子）と、第１のインダクタＬ１の第２端と第２のスイッチング素子Ｓ２の第２端とをつなぐ経路上の第１接続点４ａとが、接続される。
【００６１】
第１のスイッチング素子Ｓ１の第２端（例えば、ソース端子）と、第２入力端子３ｂと第２出力端子５ｂとをつなぐ経路上の第２接続点４ｂとが、接続される。
【００６２】
第１のコンデンサＣ１の第１端と、第２のスイッチング素子Ｓ２の第１端と第１出力端子５ａとをつなぐ経路上の第３接続点４ｃとが、接続される。
【００６３】
第１のコンデンサＣ１の第２端と、第２接続点４ｂと第２出力端子５ｂとをつなぐ経路上の第４接続点４ｄとが、接続される。
【００６４】
第２のインダクタＬ２の第１端が、第１入力端子３ａと第１接続点４ａとをつなぐ経路に、接続される。
【００６５】
第２のインダクタＬ２の第２端と、第２のコンデンサＣ２の第１端とが、接続される。
【００６６】
第２のコンデンサＣ２の第２端が、第２入力端子３ｂと第２接続点４ｂとをつなぐ経路に、接続される。
【００６７】
第１のインダクタＬ１と第２のインダクタＬ２とは、磁気結合している。
【００６８】
なお、図１に示される構成例では、第１のインダクタＬ１と第２のインダクタＬ２とは、図中に記された点●が示す向きに、結合している。
【００６９】
上述の実施の形態１においても説明されたように、第２のインダクタＬ２の第１端が、第１入力端子３ａと第１接続点４ａとをつなぐ経路に、接続される。
【００７０】
ここで、より具体的には、実施の形態２においては、第２のインダクタＬ２の第１端が、第１入力端子３ａと第１のインダクタＬ１の第１端とをつなぐ経路に、接続される。
【００７１】
以上の構成によれば、第１のインダクタＬ１に流れる電流のリプル成分の一部を、第２のインダクタＬ２と第２のコンデンサＣ２とを含むバイパスＢ１から、供給することができる。これにより、入力電圧の電源側に流出するノーマルモードノイズが低減される。
【００７２】
最も効果的にノイズを低減できる場合は、第１のスイッチング素子Ｓ１のスイッチング周波数において第２のコンデンサＣ２に流れる電流が、第１のインダクタＬ１に流れる電流と一致する場合である。具体的には、最も効果的にノイズを低減できる場合は、１／｛Ｃ２×（Ｌ２−Ｍ）｝がスイッチング角周波数の二乗に一致する場合である。ここで、Ｍは、第１のインダクタＬ１と第２のインダクタＬ２の相互インダクタンスである。また、Ｃ２は、第２のコンデンサＣ２のキャパシタンスである。また、Ｌ２は、第２のインダクタＬ２のインダクタンスである。ただし、この条件式を満たさない場合でも、ノイズ低減効果は得られる。
【００７３】
また、上述の実施の形態２の構成であれば、後述する実施の形態３の構成と比較して、下記の効果を有する。
【００７４】
すなわち、実施の形態２と実施の形態３とを比較すると、同じノイズ低減効果を得る場合に、実施の形態３では、実施の形態２よりも、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とに流れる電流の変化率が、大きくなる。第２のインダクタＬ２が小さくなるほど、実施の形態３における、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とに流れる電流の変化率は、大きくなる。このため、実施の形態３では、第２のインダクタＬ２が小さくなり過ぎると、第１のスイッチング素子Ｓ１のデューティ比が制御通りにならず、力率改善回路としての機能が損なわれる可能性が生じる。したがって、実施の形態２では、実施の形態３よりも、第２のインダクタＬ２として、小さなインダクタを使用できる。このため、第２のインダクタＬ２を小型化する観点では、実施の形態３よりも、実施の形態２は、有利となる。
【００７５】
また、同じノイズ低減効果を得る場合に、第２のインダクタＬ２を小さくするにつれて、実施の形態３では、実施の形態２よりも、バイパスＢ１に流れる電流が、大きくなる。このため、実施の形態２では、第２のインダクタＬ２の巻線として、細い巻線を使用することができる。したがって、第２のインダクタＬ２を小型化する観点では、実施の形態２は、実施の形態３よりも、有利である。
【００７６】
また、コンデンサの許容電流は高周波になると減少する。このため、バイパスＢ１に流れる電流が大きい場合には、許容電流を確保するために、第２のコンデンサＣ２として複数のコンデンサを、並列に使用しなければならない可能性がある。この点でも、実施の形態２は、実施の形態３よりも、有利となる。
【００７７】
また、実施の形態２では、実施の形態３よりも、第２のコンデンサＣ２に印加される端子間電圧のスイッチング周波数成分が小さい。コンデンサの許容電圧が高周波になると減少することに鑑みると、この点でも、実施の形態２は、実施の形態３よりも、有利である。
【００７８】
図１２は、実施の形態２と比較例とにおける電源電流の回路シミュレーションによる計算結果を示す図である。
【００７９】
なお、比較例としては、上述の図１３に示される力率改善回路を用いた。
【００８０】
また、実施の形態２と比較例とにおける第１のインダクタＬ１として、２００ｕＨのインダクタを用いた。
【００８１】
また、実施の形態２と比較例とにおける第１のスイッチング素子Ｓ１のスイッチング周波数は、１００ｋＨｚとした。
【００８２】
また、実施の形態２と比較例とにおける入力電圧として、周波数が５０Ｈｚであり、電圧実効値が２００Ｖである、交流電圧を入力した。
【００８３】
また、実施の形態２における第２のインダクタＬ２として、５０ｕＨのインダクタを用いた。
【００８４】
また、実施の形態２における第１のインダクタＬ１と第２のインダクタＬ２との相互インダクタンスは、３７．３ｕＨとした。
【００８５】
また、実施の形態２と比較例とにおける出力電圧は、約４００Ｖの直流電圧であった。
【００８６】
図１２に示されるように、比較例では、第１のスイッチング素子Ｓ１のスイッチング動作に伴って発生する三角波状リプルにより、波形は太い正弦波状に見えている。
【００８７】
一方で、実施の形態２では、スイッチング周波数成分がバイパスから供給される。このため、図１２に示されるように、実施の形態２では、非常にリプルの小さい電源電流が実現される。
【００８８】
比較例においては、力率は、９９．６８％であった。
【００８９】
実施の形態２においては、力率は、９９．９６％であった。
【００９０】
このように、実施の形態２においては、リプルの抑制により、力率を向上できる。
【００９１】
なお、図１に示される構成においては、第２のスイッチング素子Ｓ２としてダイオードを用いた構成を示した。
【００９２】
すなわち、実施の形態２においては、第２のスイッチング素子Ｓ２は、ダイオードであってもよい。このとき、第２のスイッチング素子Ｓ２の第１端は、ダイオードのカソードである。また、第２のスイッチング素子Ｓ２の第２端は、ダイオードのアノードである。
【００９３】
もしくは、第２のスイッチング素子Ｓ２は、トランジスタであってもよい。このとき、第２のスイッチング素子Ｓ２の第１端は、例えば、ドレイン端子である。また、第２のスイッチング素子Ｓ２の第２端は、例えば、ソース端子である。
【００９４】
また、図１に示される構成においては、整流部１０を用いた構成を示した。
【００９５】
すなわち、実施の形態２における力率改善回路１０００は、整流部１０を備えてもよい。このとき、整流部１０の第１出力端と、第１入力端子３ａとが、接続されてもよい。また、整流部１０の第２出力端と、第２入力端子３ｂとが、接続されてもよい。
【００９６】
整流部１０は、交流電圧を整流する。例えば、整流部１０は、整流部１０の入力端子間（第１入力端２ａと第２入力端２ｂとの間）に入力される入力電圧である交流電圧を、整流する。入力電圧である交流電圧は、例えば、交流電源１から、出力される。
【００９７】
実施の形態２においては、整流部１０は、ダイオード４つを用いたダイオードブリッジにより構成されていてもよい。
【００９８】
もしくは、実施の形態２においては、ブリッジレス方式、または、トーテムポール方式、などの構成を用いてもよい。
【００９９】
図２は、実施の形態２の変形例である力率改善回路１１００の概略構成を示す回路図である。
【０１００】
図３は、実施の形態２の変形例である力率改善回路１２００の概略構成を示す回路図である。
【０１０１】
図２および図３に示される変形例の力率改善回路は、上述の力率改善回路１０００の構成を備えるとともに、第３のスイッチング素子Ｓ３と、第４のスイッチング素子Ｓ４と、を備える。
【０１０２】
第３のスイッチング素子Ｓ３は、第２入力端子３ｂと第２接続点４ｂとをつなぐ経路内に設けられる。
【０１０３】
第３のスイッチング素子Ｓ３の第２端と、第２接続点４ｂとが、接続される。
【０１０４】
第３のスイッチング素子Ｓ３の第１端と、第４のスイッチング素子Ｓ４の第２端とが、接続される。
【０１０５】
第４のスイッチング素子Ｓ４の第１端が、第２のスイッチング素子Ｓ２の第１端と第３接続点４ｃとをつなぐ経路に、接続される。
【０１０６】
図２に示される力率改善回路１１００においては、第２のスイッチング素子Ｓ２は、第１のダイオードである。このとき、第２のスイッチング素子Ｓ２の第１端は、第１のダイオードのカソードである。また、第２のスイッチング素子Ｓ２の第２端は、第１のダイオードのアノードである。
【０１０７】
また、図２に示される力率改善回路１１００においては、第４のスイッチング素子Ｓ４は、第２のダイオードである。第４のスイッチング素子Ｓ４の第１端は、第２のダイオードのカソードである。また、第４のスイッチング素子Ｓ４の第２端は、第２のダイオードのアノードである。
【０１０８】
また、図２に示される力率改善回路１１００においては、第３のスイッチング素子Ｓ３は、トランジスタである。このとき、第３のスイッチング素子Ｓ３の第１端は、例えば、ドレイン端子である。また、第３のスイッチング素子Ｓ３の第２端は、例えば、ソース端子である。
【０１０９】
図３に示される力率改善回路１２００においては、第３のスイッチング素子Ｓ３は、第１のダイオードである。このとき、第３のスイッチング素子Ｓ３の第１端は、第１のダイオードのカソードである。また、第３のスイッチング素子Ｓ３の第２端は、第１のダイオードのアノードである。
【０１１０】
また、図３に示される力率改善回路１２００においては、第４のスイッチング素子Ｓ４は、第２のダイオードである。このとき、第４のスイッチング素子Ｓ４の第１端は、第２のダイオードのカソードである。また、第４のスイッチング素子Ｓ４の第２端は、第２のダイオードのアノードである。
【０１１１】
また、図３に示される力率改善回路１２００においては、第２のスイッチング素子Ｓ２は、トランジスタである。このとき、第２のスイッチング素子Ｓ２の第１端は、例えば、ドレイン端子である。また、第２のスイッチング素子Ｓ２の第２端は、例えば、ソース端子である。
【０１１２】
図２に示される変形例の力率改善回路１１００においては、下記の動作により、力率の変換（力率の制御）が行われる。
【０１１３】
すなわち、交流電源１の出力電圧が正である期間においては、第３のスイッチング素子Ｓ３はオンであり、第４のスイッチング素子Ｓ４はオフである。このとき、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とは、交互に、オンオフされる。
【０１１４】
また、交流電源１の出力電圧が負である期間においては、第１のスイッチング素子Ｓ１はオンであり、第２のスイッチング素子Ｓ２はオフである。このとき、第３のスイッチング素子Ｓ３と第４のスイッチング素子Ｓ４とは、交互に、オンオフされる。
【０１１５】
図３に示される変形例の力率改善回路１２００においては、下記の動作により、力率の変換（力率の制御）が行われる。
【０１１６】
すなわち、交流電源１の出力電圧が正である期間においては、第３のスイッチング素子Ｓ３はオンであり、第４のスイッチング素子Ｓ４はオフである。このとき、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とは、交互に、オンオフされる。
【０１１７】
また、交流電源１の出力電圧が負である期間においては、第３のスイッチング素子Ｓ３はオフであり、第４のスイッチング素子Ｓ４はオンである。このとき、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とは、交互に、オンオフされる。
【０１１８】
なお、実施の形態における力率改善回路においては、一般に公知の制御方法が用いられうる。このため、詳細な説明は、省略される。
【０１１９】
図４は、実施の形態２の変形例である力率改善回路１３００の概略構成を示す回路図である。
【０１２０】
図４に示される力率改善回路１３００は、上述の力率改善回路１０００の構成に加えて、さらに、第３のインダクタＬ３を備える。
【０１２１】
図４に示される力率改善回路１３００においては、第３のインダクタＬ３が、第２のインダクタＬ２の第２端と第２のコンデンサＣ２の第１端とをつなぐ経路間に、第２のインダクタＬ２と第２のコンデンサＣ２と直列に、接続される。すなわち、第３のインダクタＬ３の第１端と、第２のインダクタＬ２の第２端とが、接続される。第３のインダクタＬ３の第２端と、第２のコンデンサＣ２の第１端とが、接続される。
【０１２２】
以上の構成によれば、第１のインダクタＬ１と第２のインダクタＬ２との結合係数が１に近くても、第３のインダクタＬ３により、等価的に、第１のインダクタＬ１とバイパスのインダクタＬ２＋Ｌ３の間の結合係数が小さく見える。したがって、所望の結合係数を得るために第１のインダクタＬ１の磁性体コアの形状を変えることなく、第３のインダクタＬ３により、等価的に、所望の結合係数を設計することができる。具体的には、例えばトロイダルコアにエナメル線を巻き付けたリアクトルに、エナメル線の上から追加の被覆線を巻き付けるだけで、第３のインダクタが設計できる。これにより、例えば、巻線間の結合係数の小さなチョークコイルを作製するために、磁路が分岐した形状を有する磁性体コアを使用するなどの設計を不要にできる。すなわち、磁気部品の設計を簡易化することができる。通常、疎結合な磁気部品には、ＥＩコアやＥＥコアなどの分岐磁路を有する磁性体コアが用いられる。しかし、これらは、巻線を巻く部分が制限されるため、単純なトロイダルコアを用いた場合に比べて大型化してしまう。すなわち、図４に示される力率改善回路１３００の構成であれば、磁気部品の設計が簡易化されたことに伴い、磁気部品を小型化することができる。なお、バイパス部分でインダクタが分割されていることには、大きな意味がある。バイパス部分にはパワーラインと比べて小さな電流しか流れない。このため、第３のインダクタＬ３の電流定格は小さくてよく、部品としてのサイズも小さなものが使用できる。同様に、第２のインダクタＬ２用の巻線も、線径の小さな導線が使用できる。これらの点も、小型化に大きく寄与している。また、電流定格の小さなインダクタを使用できるということは、部品選定の自由度が高いことを意味している。この点でも、設計を簡易化することができる。また、第３のインダクタＬ３により、等価的な結合係数やバイパス部分のインダクタンス（Ｌ２＋Ｌ３）を調整することができる。このため、磁気部品単体で正確な特性を表現するために、磁気部品の設計と試作を繰り返す必要がない。すなわち、磁気部品の設計・作製を簡易化することができる。
【０１２３】
なお、上述の力率改善回路１１００の構成、または、上述の力率改善回路１２００の構成に加えて、上記と同様に第３のインダクタＬ３を備えても、同様の効果を奏する。
【０１２４】
なお、実施の形態２における電源回路により、チョッパ回路が構成されてもよい。
【０１２５】
図１１は、実施の形態２におけるチョッパ回路１４００の概略構成を示す回路図である。
【０１２６】
図１１に示されるように、実施の形態２におけるチョッパ回路１４００の第１入力端子３ａと第２入力端子３ｂは、直流電源１００に接続される。
【０１２７】
なお、実施の形態２におけるチョッパ回路１４００は、例えば、昇圧チョッパ回路として動作してもよい。
【０１２８】
（実施の形態３）
以下、実施の形態３が説明される。上述の実施の形態１および実施の形態２と重複する説明は、適宜、省略される。
【０１２９】
まず、実施の形態３における電源回路により力率改善回路が構成される例が、示される。
【０１３０】
図５は、実施の形態３における力率改善回路２０００の概略構成を示す回路図である。
【０１３１】
第１のインダクタＬ１と第２のインダクタＬ２とは、磁気結合している。
【０１３２】
なお、図５に示される構成例では、第１のインダクタＬ１と第２のインダクタＬ２とは、図中に記された点●が示す向きに、結合している。
【０１３３】
上述の実施の形態１においても説明されたように、第２のインダクタＬ２の第１端が、第１入力端子３ａと第１接続点４ａとをつなぐ経路に、接続される。
【０１３４】
ここで、より具体的には、実施の形態３においては、第２のインダクタＬ２の第１端が、第１のインダクタＬ１の第２端と第１接続点４ａとをつなぐ経路に、接続される。
【０１３５】
以上の構成によれば、第１のスイッチング素子Ｓ１と第２のスイッチング素子Ｓ２とに流れる電流のリプル成分の一部を、第２のインダクタＬ２と第２のコンデンサＣ２とを含むバイパスＢ１から、供給することができる。これにより、入力電圧の電源側に流出するノーマルモードノイズが低減される。
【０１３６】
なお、最も効果的にノイズが低減される条件は、上述の実施の形態２において説明された条件式と同じである。
【０１３７】
また、上述の実施の形態３の構成であれば、実施の形態２の構成と比較して、下記の効果を有する。
【０１３８】
実施の形態２においては、第１のインダクタＬ１に流れる電流には、スイッチング周波数の三角波状リプルが、含まれる。これに対して、実施の形態３においては、第１のインダクタＬ１に流れる電流からは、すでに、バイパスＢ１により、スイッチング周波数成分が、除去されている。したがって、実施の形態３では、第１のインダクタＬ１の磁性体コアが有するヒステリシス特性に由来する鉄損が、緩和される。この点では、実施の形態３は、実施の形態２よりも、有利となる。
【０１３９】
なお、実施の形態３における力率改善回路は、上述の力率改善回路１１００または力率改善回路１２００の構成と同様に、整流部１０を備えない構成であってもよい（例えば、図６または図７）。
【０１４０】
図６は、実施の形態３における変形例の力率改善回路２１００の概略構成を示す回路図である。
【０１４１】
図７は、実施の形態３における変形例の力率改善回路２２００の概略構成を示す回路図である。
【０１４２】
なお、実施の形態３における力率改善回路は、上述の力率改善回路１３００の構成と同様に、さらに、第３のインダクタＬ３を備えていてもよい。
【０１４３】
すなわち、実施の形態３における力率改善回路においては、第３のインダクタＬ３が、第２のインダクタＬ２の第２端と第２のコンデンサＣ２の第１端とをつなぐ経路間に、第２のインダクタＬ２と第２のコンデンサＣ２と直列に、接続されていてもよい。
【０１４４】
以上の構成によれば、実施の形態２において説明されたように、磁気部品の設計を簡易化することができる。
【０１４５】
なお、実施の形態３における電源回路により、チョッパ回路が構成されてもよい。
【０１４６】
（実施の形態４）
以下、実施の形態４が説明される。上述の実施の形態１および実施の形態２および実施の形態３と重複する説明は、適宜、省略される。
【０１４７】
まず、実施の形態４における電源回路により力率改善回路が構成される例が、示される。
【０１４８】
図８は、実施の形態４における力率改善回路３０００の概略構成を示す回路図である。
【０１４９】
より具体的には、実施の形態４における力率改善回路３０００は、上述の実施の形態２における力率改善回路１０００の構成に加えて、第４のインダクタＬ４と、第３のコンデンサＣ３と、を備える。
【０１５０】
第４のインダクタＬ４の第１端が、第１のインダクタＬ１の第２端と第１接続点４ａとをつなぐ経路に、接続される。
【０１５１】
第４のインダクタＬ４の第２端と、第３のコンデンサＣ３の第１端とが、接続される。
【０１５２】
第３のコンデンサＣ３の第２端が、第２入力端子３ｂと第２接続点４ｂとをつなぐ経路に、接続される。
【０１５３】
第１のインダクタＬ１と第２のインダクタＬ２と第４のインダクタＬ４とは、磁気結合している。
【０１５４】
なお、図８に示される構成例では、第１のインダクタＬ１と第２のインダクタＬ２と第４のインダクタＬ４とは、図中に記された点●が示す向きに、結合している。
【０１５５】
以上のように、実施の形態４における力率改善回路３０００は、上述の実施の形態２と実施の形態３とを組み合わせた構成である。
【０１５６】
すなわち、実施の形態４における力率改善回路３０００は、上述の実施の形態２の力率改善回路１０００のバイパスＢ１を備えるとともに、上述の実施の形態３の力率改善回路２０００のバイパスＢ１を、バイパスＢ２として備える。
【０１５７】
以上の構成によれば、実施の形態２および実施の形態３にて説明された効果を、奏することができる。すなわち、実施の形態２および実施の形態３にて説明された効果が相乗される。これにより、ノーマルモードノイズを、より効果的に低減することができる。
【０１５８】
なお、実施の形態４における力率改善回路は、上述の力率改善回路１１００または力率改善回路１２００の構成と同様に、整流部１０を備えない構成であってもよい（例えば、図９または図１０）。
【０１５９】
図９は、実施の形態４における変形例の力率改善回路３１００の概略構成を示す回路図である。
【０１６０】
図１０は、実施の形態４における変形例の力率改善回路３２００の概略構成を示す回路図である。
【０１６１】
なお、実施の形態４における力率改善回路は、上述の力率改善回路１３００の構成と同様に、さらに、第３のインダクタＬ３を備えていてもよい。
【０１６２】
すなわち、実施の形態４における力率改善回路においては、第３のインダクタＬ３が、第２のインダクタＬ２の第２端と第２のコンデンサＣ２の第１端とをつなぐ経路間に、第２のインダクタＬ２と第２のコンデンサＣ２と直列に、接続されていてもよい。
【０１６３】
以上の構成によれば、実施の形態２において説明されたように、磁気部品の設計を簡易化することができる。
【０１６４】
このとき、実施の形態４における力率改善回路３０００は、さらに、第５のインダクタＬ５を備えていてもよい。
【０１６５】
すなわち、実施の形態４における力率改善回路３０００においては、第５のインダクタＬ５が、第４のインダクタＬ４の第２端と第３のコンデンサＣ３の第１端とをつなぐ経路間に、第４のインダクタＬ４と第３のコンデンサＣ３と直列に、接続されていてもよい。
【０１６６】
以上の構成によれば、第１のインダクタＬ１と第４のインダクタとの結合係数が１に近くても、第５のインダクタＬ５により、等価的に、結合係数が小さく見える。したがって、所望の結合係数を得るために第１のインダクタの磁性体コアの形状を変えることなく、第５のインダクタＬ５により、等価的に、所望の結合係数を設計することができる。すなわち、磁気部品の設計を簡易化することができる。
【０１６７】
また、実施の形態４における力率改善回路３０００は、磁性体コアを備えていてもよい。
【０１６８】
このとき、第１のインダクタＬ１の巻線と第２のインダクタＬ２の巻線と第４のインダクタＬ４の巻線とが、磁性体コアに巻回されていてもよい。
【０１６９】
以上の構成によれば、第１のインダクタＬ１と第２のインダクタＬ２と第４のインダクタＬ４が、同一の磁性体コアに巻線を有する。これにより、大きな相互インダクタンスが得られる。これにより、大きなノイズ低減効果が得られ易くなる。
【０１７０】
なお、実施の形態４における電源回路により、チョッパ回路が構成されてもよい。
【０１７１】
なお、上述の実施の形態においては、「２つの要素間の接続」（例えば、ある素子が別の素子に接続する）とは、直接的な接続だけでなく、電気的な接続、および、それら２つの要素間に他の要素（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。
【産業上の利用可能性】
【０１７２】
本開示の電源回路は、例えば、スイッチング電源装置などにおける電源回路として、利用されうる。
【符号の説明】
【０１７３】
３ａ    第１入力端子
３ｂ    第２入力端子
Ｌ１    第１のインダクタ
Ｌ２    第２のインダクタ
Ｓ１    第１のスイッチング素子
Ｓ２    第２のスイッチング素子
Ｃ１    第１のコンデンサ
Ｃ２    第２のコンデンサ
５ａ    第１出力端子
５ｂ    第２出力端子
１０００    力率改善回路
１１００    力率改善回路
１２００    力率改善回路
１３００    力率改善回路
１４００    チョッパ回路
２０００    力率改善回路
２１００    力率改善回路
２２００    力率改善回路
３０００    力率改善回路
３１００    力率改善回路
３２００    力率改善回路
【要約】
【課題】従来技術においては、ノーマルモードノイズの低減が望まれる。
【解決手段】第１入力端子と、第２入力端子と、第１のインダクタと、第２のインダクタと、第３のインダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第１のコンデンサと、第２のコンデンサと、第１出力端子と、第２出力端子と、を備え、前記第２のインダクタの第１端が、前記第１入力端子と前記第１接続点とをつなぐ経路に、接続され、前記第２のコンデンサの第２端が、前記第２入力端子と前記第２接続点とをつなぐ経路に、接続され、前記第１のインダクタと前記第２のインダクタとは、磁気結合しており、前記第３のインダクタの第１端と、前記第２のインダクタの第２端とが、接続され、前記第３のインダクタの第２端と、前記第２のコンデンサの第１端とが、接続される、電源回路。
【選択図】図１【図１】
0005971607.tif 000002
【図２】
0005971607.tif 000003
【図３】
0005971607.tif 000004
【図４】
0005971607.tif 000005
【図５】
0005971607.tif 000006
【図６】
0005971607.tif 000007
【図７】
0005971607.tif 000008
【図８】
0005971607.tif 000009
【図９】
0005971607.tif 000010
【図１０】
0005971607.tif 000011
【図１１】
0005971607.tif 000012
【図１３】
0005971607.tif 000013
【図１２】
0005971607.tif 000014