(57)【特許請求の範囲】
【請求項１】
第１外部端子に接続される第１信号線と、
第２外部端子に接続される第２信号線と、
第３信号線と、
前記第１信号線と前記第２信号線との間に設けられ、ゲート電極が前記第３信号線に接続されるパワートランジスタと、
前記第１信号線と前記第３信号線との間に設けられ、前記第１信号線と前記第３信号線との間の電圧をクランプするクランプ回路と、
前記第３信号線と前記第２信号線との間に設けられた第１抵抗素子と、
前記パワートランジスタのゲート電圧を監視する監視部と、を有し、
前記クランプ回路は、クランプ電圧が変更可能に構成され、
前記監視部は、前記ゲート電圧が所定の閾値を超えたら、前記クランプ回路のクランプ電圧が小さくなるように制御し、
前記クランプ回路は、直列接続された複数のダイオードを含んで構成され、
前記監視部は、前記複数のダイオードのうち一部のダイオードに並列に電流経路を形成させることにより、前記クランプ回路のクランプ電圧を小さくする半導体装置。
【請求項２】
前記クランプ回路は、前記一部のダイオードの両端に接続されたスイッチ素子を更に有し、
前記監視部は、前記スイッチ素子をオンさせることで前記電流経路を形成させる請求項１に記載の半導体装置。
【請求項３】
前記複数のダイオードは、ツェナーダイオードを含む請求項１の半導体装置。
【請求項４】
前記監視部は、ゲート電極が前記第３信号線に接続される第１トランジスタと、
一端が前記第１トランジスタのソース電極に接続され、他端が前記第２信号線に接続され、入力された電流に応じて両端に電圧を発生させる電圧生成部と、
一端が前記第１トランジスタのドレイン電極と前記第１信号線との間に設けられた負荷素子と、を有し、
前記スイッチ素子は、前記負荷素子の両端の電位差に応じてオン・オフが制御される請求項２に記載の半導体装置。
【請求項５】
前記パワートランジスタと前記第１トランジスタは、同一種類のトランジスタである請求項４に記載の半導体装置。
【請求項６】
前記パワートランジスタは、ＤＭＯＳトランジスタである請求項１に記載の半導体装置。
【請求項７】
前記パワートランジスタのオン・オフを指示する制御信号に応じて、前記第３信号線に前記パワートランジスタを駆動するための駆動電圧を出力する駆動電圧生成部を更に有する、請求項１に記載の半導体装置。
【請求項８】
前記監視部は、前記クランプ回路の前記クランプ電圧を、第１電圧から前記第１電圧よりも小さい第２電圧に切り替えることで、クランプ電圧が小さくなるように制御し、
前記第２電圧は、切り替えた後の前記第１信号線と前記第２信号線との間の電圧が前記パワートランジスタの絶対最大定格よりも大きくなるように調整された電圧である請求項７に記載の半導体装置。
【請求項９】
前記第１信号線と前記第２信号線との間の電圧が所定の電圧値を超えたことを検出したら検出信号を活性化させる過電圧検出部を更に有し、
前記駆動電圧生成部は、前記検出信号が活性化されたら前記駆動電圧の出力を停止する請求項８に記載の半導体装置。
【請求項１０】
外部から入力された信号に基づいて、前記制御信号を生成する制御部を更に有する請求項９に記載の半導体措置。
【請求項１１】
前記第１外部端子は、第１電源電圧の供給を受ける電源端子であり、
前記第２外部端子は、前記第１電源電圧より低い第２電源電圧の供給を受ける電源端子である請求項１に記載の半導体装置。
【請求項１２】
前記第１外部端子は、信号を入力又は出力するための信号端子であり、
前記第２外部端子は、前記信号端子に供給される電圧よりも低い電源電圧の供給を受ける電源端子である請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧が要求される半導体装置に関し、特に出力段に高耐圧のトランジスタを備える半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
自動車用のＥＣＵ（Ｅｌｅｃｔｒｉｃａｌ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）に搭載される負荷駆動回路等の高耐圧が要求される半導体装置には、高いノイズ耐性が要求される。例えば、自動車のエアバックシステムにおける、エアバックの点火装置（スクイブ）を駆動するためのパワートランジスタを備えるローサイドドライバは、絶対最大定格電圧（例えば３０Ｖ程度）以下では正常動作が要求され、それを超えるような電圧では、パワートランジスタの破壊や誤動作等が起こらないように保護しなければならない。例えば、上記のローサイドドライバは、ハーネス（信号線）によってスクイブと接続されるが、自動車の内部に存在する他のハーネスとの間の相互インダクタンス成分により、ローサイドドライバに接続されるハーネスに誘導性電流ノイズが印加され、素子耐圧を超えるような大きな電圧が、ローサイドドライバの出力端子に印加される虞がある。そこで、ローサイドドライバの出力端子に容量やツェナーダイオードなどの外部保護デバイスを接続するとともに、ローサイドドライバ自身で電流ノイズを吸収する動作（アクティブクランプ動作）を行うための機構を内蔵することで、誘導性電流ノイズ等に起因するパワートランジスタの破壊や誤動作等を防止している。具体的には、特許文献１に開示されているように、出力段のパワートランジスタのゲート・ドレイン間にアクティブクランプ回路を設け、大きな誘導性電流ノイズの印加により、絶対最大定格を超えるような電圧が出力端子に印加されたら、パワートランジスタのゲート電圧を持ち上げてパワートランジスタをオンさせることで誘導性電流ノイズを吸収する。更に、出力端子に接続された外部保護デバイスによって、パワートランジスタの吸収能力を超える電流ノイズエネルギーを吸収することで、出力端子の電圧がパワートランジスタの耐圧を超えないようにしている。
【０００３】
アクティブクランプ動作中、ローサイドドライバの出力端子の電圧は、パワートランジスタのゲート・ソース間の電圧ＶＧＳとクランプ回路のクランプ電圧によって決まり、ドレイン電流の増加に伴い増加する。そして、ローサイドドライバの出力端子の電圧がパワートランジスタの耐圧Ｂｖｄｓに達すると、パワートランジスタが破壊される。また、電流ノイズの印加時間が長くなるほど電力が大きくなるため、パワートランジスタの電流能力が小さい（トランジスタサイズが小さい）ほど、耐圧は下がる。したがって、これらの特性を考慮し、パワートランジスタを設計する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３５０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ローサイドドライバは、出力端子の電圧が絶対最大定格以内ではパワートランジスタは意図しないオン動作をしてはならない。そのため、アクティブクランプ動作は、ローサイドドライバの出力端子の電圧（パワートランジスタのドレイン・ソース間電圧ＶＤＳ）が絶対最大定格以上であってパワートランジスタの耐圧Ｂｖｄｓより低い電圧範囲で開始されなければならない。したがって、アクティブクランプ動作が開始される電圧が上記の電圧範囲内となるように、クランプ回路のクランプ電圧を決定する必要がある。特許文献１に示されるような回路構成の場合、クランプ電圧が大きい程、所定のドレイン・ソース間電圧ＶＤＳにおけるゲート・ソース間電圧は小さくなる。そのため、アクティブクランプ動作時のパワートランジスタの電流吸収能力を高めるためには、パワートランジスタのトランジスタサイズを大きくする必要があり、チップコストの増大を招いていた。また、ローサイドドライバのノイズ耐性を高める別の方法として、外部保護デバイスの電流吸収能力を高める方法もあるが、そのためには、出力端子に接続する外部容量のサイズを大きくしたり、破壊耐圧や許容電流に合わせたツェナーダイオードを更に出力端子に接続したりする必要があり、上記と同様にコストの増大を招く。このようなノイズ耐性の向上とコストの増大は、高耐圧が要求される半導体装置のＥＳＤ保護素子についても同様に問題となっている。
【０００６】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【０００８】
すなわち、本半導体装置は、第１外部端子に接続される第１信号線と第２外部端子に接続される第２信号線との間に設けられ、ゲート電極が第３信号線に接続されるパワートランジスタと、第１信号線と第３信号線との間の電圧をクランプするクランプ回路と、第３信号線と第２信号線との間に設けられた第１抵抗素子と、第３信号線と第２信号線との間の電圧を監視する監視部とを有する。前記クランプ回路は、クランプ電圧が変更可能に構成され、前記監視部は、第３信号線と第２信号線との間の電圧が所定の閾値を超えたら、前記クランプ電圧が小さくなるように制御する。
【発明の効果】
【０００９】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１０】
すなわち、これによれば、コストの増大を抑えつつ、半導体装置のノイズ耐性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本願の一実施の形態に係る半導体装置を例示するブロック図である。
【図２】図２は、スクイブドライバ回路１０の出力段における詳細な接続関係を例示する説明図である。
【図３】図３は、ハーネスを介して誘導性電流ノイズが印加された場合の電流経路を例示する説明図である。
【図４】図４は、ローサイドドライバ回路１４の内部構成を例示する回路図である。
【図５】図５は、破壊耐圧Ｂｖｄｓ及び絶対最大定格電圧Ａｖｄｓと過電圧に係る検出閾値電圧ＶＤＴとの関係を例示する説明図である。
【図６】図６は、ローサイドドライバ回路１４のアクティブクランプ動作における動作負荷線を例示する説明図である。
【図７】図７は、逆極性の誘導性電流ノイズが印加された場合の電流経路を例示する説明図である
【図８】図８は、ＥＳＤ保護回路１６の内部構成を例示する回路図である。
【図９】図９は、高電圧電源から電圧を生成するレギュレータ回路を備える半導体装置を例示する説明図である。
【発明を実施するための形態】
【００１２】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１３】
〔１〕（パワートランジスタのゲート電圧に応じてアクティブクランプ時のクランプ電圧を小さくする半導体装置）
本願の代表的な実施の形態に係る半導体装置（１０（２０））は、第１外部端子（ＬＤＤ、（ＨＤＤ、ＶＲＥＧ、ＶＣＣ））に接続される第１信号線（Ｌ＿ＬＤ（Ｌ＿ＨＤ））と、第２外部端子（ＬＤＳ（ＧＮＤ、ＶＳＳ））に接続される第２信号線（Ｌ＿ＬＳ（Ｌ＿ＬＧＮＤ））と、第３信号線（Ｌ＿ＬＧ（Ｌ＿ＥＧ））と、を有する。また本半導体装置は、前記第１信号線と前記第２信号線との間に設けられ、ゲート電極が前記第３信号線に接続されるパワートランジスタ（ＤＭＮＬ（ＤＭＮＥ））を有する。前記半導体装置は更に、前記第１信号線と前記第３信号線との間に設けられ、前記第１信号線と前記第３信号線との間の電圧をクランプするクランプ回路（１４４）と、前記第３信号線と前記第２信号線との間に設けられた第１抵抗素子（Ｒ１）と、前記パワートランジスタのゲート電圧を監視する監視部（１４３）と、を有する。前記クランプ回路は、クランプ電圧が変更可能に構成され、前記監視部は、前記ゲート電圧が所定の閾値を超えたら、前記クランプ回路のクランプ電圧が小さくなるように制御する。
【００１４】
これによれば、アクティブクランプ動作開始後に前記パワートランジスタのゲート電圧をより高くすることができるから、アクティブクランプ動作中のパワートランジスタの電流吸収能力を高めることができる。これにより、パワートランジスタのトランジスタサイズを大きくしたり、前記第１外部端子に接続する外部容量等の外部保護デバイスを大きくしたりすることなく、半導体装置のノイズ耐性を高めることができる。
【００１５】
〔２〕（一部のダイオードと並列に電流経路を形成することでクランプ電圧を小さくする）
項１の半導体装置において、前記クランプ回路は、直列接続された複数のダイオード（ＺＤ１〜ＺＤ５）を含んで構成され、前記監視部は、前記複数のダイオードのうち一部のダイオード（ＺＤ１）に並列に電流経路を形成させることにより、前記クランプ回路のクランプ電圧を小さくする。
【００１６】
これによれば、クランプ電圧が小さくなるように制御することが容易となる。
【００１７】
〔３〕（一部のダイオードの両端に設けたスイッチを制御する）
項２の半導体装置において、前記クランプ回路は、前記一部のダイオードの両端に接続されたスイッチ素子（ＤＭＰ１）を更に有し、前記監視部は、前記スイッチ素子をオンさせることで前記電流経路を形成させる。
【００１８】
これによれば、前記一部のダイオードに並列に電流経路を形成することが容易となる。
【００１９】
〔４〕（ツェナーダイオード）
項１乃至３の何れかの半導体装置において、前記複数のダイオードは、ツェナーダイオードを含む。
【００２０】
〔５〕（ゲート電圧検出回路の構成）
項３又は４の半導体装置において、前記監視部は、ゲート電極が前記第３信号線に接続される第１トランジスタ（ＤＭＮ１）と、一端が前記第１トランジスタのソース電極に接続され、他端が前記第２信号線に接続され、入力された電流に応じて両端に電圧を発生させる電圧生成部（１４６）とを有する。前記監視部は、更に、一端が前記第１トランジスタのドレイン電極と前記第１信号線との間に設けられた負荷素子（Ｒ３）を有する。前記スイッチ素子は、前記負荷素子の両端の電位差に応じてオン・オフが制御される。
【００２１】
これによれば、前記スイッチ素子のオン・オフを容易に制御することができる。また、上記構成によれば、前記電圧生成部によって発生する電圧に基づいて前記所定の閾値が決定されるので、前記所定の閾値の調整が容易となる。
【００２２】
〔６〕（ローサイドドライバと検出用トランジスタは同一種類のトランジスタ）
項５の半導体装置において、前記パワートランジスタと前記第１トランジスタは、同一種類のトランジスタ（ＤＭＯＳ）である。
【００２３】
これによれば、前記パワートランジスタの特性と前記第１トランジスタの特性が、バラつきや温度変動等において同じような傾向となるので、前記所定の閾値の調整が容易となる。
【００２４】
〔７〕（ＤＭＯＳ）
項１乃至６の何れかの半導体装置において、前記パワートランジスタは、ＤＭＯＳトランジスタである。
【００２５】
〔８〕（ゲート駆動回路：ローサイドドライバ）
項１乃至８の何れかの半導体装置（１４０）において、前記パワートランジスタのオン・オフを指示する制御信号（ＳＬ）に応じて、前記第３信号線に前記パワートランジスタを駆動するための駆動電圧を出力する駆動電圧生成部（１４１）を更に有する。
【００２６】
これによれば、前記パワートランジスタを負荷駆動素子とするドライバ回路（例えばローサイドドライバ）においても、高いノイズ耐性を実現することができる。
【００２７】
〔９〕（絶対最大定格）
項８の半導体装置において、前記監視部は、前記クランプ回路の前記クランプ電圧を、第１電圧（ＶＣＬＭＰ１）から前記第１電圧よりも小さい第２電圧（ＶＣＬＭＰ２）に切り替えることで、クランプ電圧が小さくなるように制御する。前記第２電圧は、切り替えた後の前記第１信号線と前記第２信号線との間の電圧が前記パワートランジスタの絶対最大定格よりも大きくなるように調整された電圧である。
【００２８】
これによれば、絶対最大定格電圧以下での半導体装置の動作を保証しつつ、アクティブクランプ動作時の電流吸収能力を高めることができる。
【００２９】
〔１０〕（過電圧検出を行うローサイドドライバ）
項８又は９の半導体装置において、前記第１信号線と前記第２信号線との間の電圧が所定の電圧値を超えたことを検出したら検出信号（ＳＤ）を活性化させる過電圧検出部（１４２）を更に有し、前記駆動電圧生成部は、前記検出信号が活性化されたら前記駆動電圧の出力を停止する。
【００３０】
これによれば、前記パワートランジスタが前記駆動電圧によって駆動されている制御状態であっても、それを停止させて、確実にアクティブクランプ動作に移行させることができる。
【００３１】
〔１１〕（コントロール部：負荷駆動装置）
項８乃至１０の何れかの半導体装置（１０）において、外部から入力された信号に基づいて、前記制御信号を生成する制御部（１５）を更に有する。
【００３２】
〔１２〕（電源間のＥＳＤ保護素子）
項１乃至７の何れかの半導体装置（１６、１６＿２）において、前記第１外部端子は、第１電源電圧（ＶＤＤＨ）の供給を受ける電源端子（ＨＤＤ、ＶＣＣ）であり、前記第２外部端子は、前記第１電源電圧より低い第２電源電圧（グラウンド電圧）の供給を受ける電源端子（ＧＮＤ、ＶＳＳ）である。
【００３３】
これによれば、電源端子間のＥＳＤ保護素子として、より高いＥＳＤ耐性を実現することができる。
【００３４】
〔１３〕（Ｉ／Ｏ端子のＥＳＤ保護素子）
項１乃至７の何れかの半導体装置（１６＿１）において、前記第１外部端子は、信号を入力又は出力するための信号端子（ＶＲＥＧ）であり、前記第２外部端子は、前記信号端子に供給される電圧よりも低い電源電圧（グラウンド電圧）の供給を受ける電源端子（ＶＳＳ）である。
【００３５】
これによれば、前記信号端子と電源端子との間のＥＳＤ保護素子として、より高いＥＳＤ耐性を実現することができる。
【００３６】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３７】
≪実施の形態１≫
図１は、本願の一実施の形態に係る半導体装置を例示するブロック図である。同図に示されるシステムＵ１は、例えば自動車の制御システムの一部であって、自動車における運転席のエアバックや助手席のエアバック等の作動を制御するエアバック制御システムである。
【００３８】
エアバック制御システム（ＳＹＳ＿ＡＩＲＢＡＧ）Ｕ１は、例えば、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）１、センサ部（ＳＮＳＲ）２、及びエアバックユニット（ＡＩＲＢＡＧ＿ＵＮＴ）３から構成される。センサ部２は、例えば車両への衝撃を検出するトリガセンサや加速度センサ等を含んで構成されるセンサ群である。センサ部２から出力される検出信号は、特に制限されないが、図示されないフィルタ回路等を介してＥＣＵ１に入力される。エアバックユニット３は、エアバック３１とエアバックを展開させるための点火装置（スクイブ）３０等から構成される。
【００３９】
ＥＣＵ１は、センサ部２からの検出信号を受けてエアバックユニット３の作動を制御するため制御装置である。ＥＣＵ１は、例えば、マイクロコントローラ（ＭＰＵ）１１とスクイブドライバ回路１０を含んで構成された半導体装置である。マイクロコントローラ１１とスクイブドライバ回路１０とは、特に制限されないが、別個の半導体チップに構成される。例えば、マイクロコントローラ１１は、例えば公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成された半導体集積回路であり、スクイブドライバ回路１０は、例えば、公知のＢｉＣ−ＤＭＯＳプロセスの製造技術によって１個の単結晶シリコンのような半導体基板に形成された半導体集積回路である。
【００４０】
マイクロコントローラ１１は、センサ部２から出力された検出信号に基づいて各種の演算処理を行い、演算結果に基づいて生成した制御信号を出力する。スクイブドライバ回路１０は、マイクロコントローラ１１から出力された制御信号とセンサ部２からの検出信号とを入力し、エアバックユニット３の作動を制御する。具体的には、スクイブドライバ回路１０は、マイクロコントローラ１１からの制御信号とセンサ部２からの検出信号とに応じて、エアバックユニット３におけるスクイブ３０に電流を流すことによりエアバック３１を展開させる。
【００４１】
スクイブドライバ回路１０は、例えば、制御信号生成部（ＣＮＴ＿ＧＥＮ）１５、ドライバ部（ＤＲ＿ＣＩＲ）１２、及び複数の外部接続端子から構成される。図１には、外部接続端子として、端子ＨＤＤ、端子ＨＤＳ、端子ＬＤＤ、端子ＬＤＳ、及び端子ＧＮＤが代表的に図示されている。
【００４２】
ドライバ部１２は、例えば、ハイサイドドライバ回路（Ｈ＿ＤＲＶＲ）１３及びローサイドドライバ回路（Ｌ＿ＤＲＶＲ）１４から構成される。ハイサイドドライバ回路１３は、スクイブ点火用電源ＶＤＤＨとスクイブ３０のハイ（Ｈｉ）側の端子との間に電流経路を形成するためのドライバ回路である。ローサイドドライバ回路１４は、スクイブ３０のロー（Ｌｏｗ）側の端子と接地電位（グラウンドノード）との間に電流経路を形成するためのドライバ回路である。制御信号生成部１５は、マイクロコントローラ１１からの制御信号とセンサ部２からの検出信号とに応じて、ハイサイドドライバ回路１３を制御するための制御信号ＳＨと、ローサイドドライバ回路１４を制御するための制御信号ＳＬと、を生成して出力する。
【００４３】
図２は、スクイブドライバ回路１０の出力段における詳細な接続関係を例示する説明図である。
【００４４】
スクイブドライバ回路１０内部の接続関係は以下である。
【００４５】
端子ＨＤＤは信号線Ｌ＿ＨＤに接続され、端子ＨＤＳは信号線Ｌ＿ＨＳに接続され、端子ＬＤＤは信号線Ｌ＿ＬＤに接続され、端子ＬＤＳは信号線Ｌ＿ＬＳに接続され、端子ＧＮＤは信号線Ｌ＿ＬＧＮＤに接続される。信号線Ｌ＿ＨＤと信号線Ｌ＿ＬＧＮＤとの間にはＥＳＤ保護回路（ＥＳＤ＿ＣＩＲ）１６が接続され、信号線Ｌ＿ＨＳと信号線Ｌ＿ＬＧＮＤとの間にはＥＳＤ保護ダイオード１７が接続される。
【００４６】
信号線Ｌ＿ＬＤと信号線Ｌ＿ＬＳとの間には、ローサイドドライバ回路１４が接続される。ローサイドドライバ回路１４は、例えば、出力段のパワートランジスタＤＭＮＬと、パワートランジスタＤＭＮＬを駆動するためのプリドライバ回路１４０とから構成される。出力段のパワートランジスタＤＭＮＬは、例えばＤＭＯＳ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタであり、高耐圧のトランジスタである。パワートランジスタＤＭＮＬのドレインは信号線Ｌ＿ＬＤに接続され、ソースは信号線Ｌ＿ＬＳに接続される。プリドライバ回路１４０は、制御信号生成部１５から出力された制御信号ＳＬに基づいて生成した駆動電圧をパワートランジスタＤＭＮＬのゲートに供給することで、パワートランジスタＤＭＮＬのオン・オフを制御する。
【００４７】
信号線Ｌ＿ＨＤと信号線Ｌ＿ＨＳとの間には、ハイサイドドライバ回路１３が接続される。ハイサイドドライバ回路１３は、例えば、出力段のパワートランジスタＤＭＮＨと、パワートランジスタＤＭＮＨを駆動するためのプリドライバ回路１３０とから構成される。出力段のパワートランジスタＤＭＮＨは、上記ローサイドドライバ回路１４のパワートランジスタＤＭＮＬと同様に、例えば高耐圧のＤＭＯＳトランジスタである。パワートランジスタＤＭＮＨのドレインは信号線Ｌ＿ＨＤに接続され、ソースは信号線Ｌ＿ＨＳに接続される。プリドライバ回路１３０は、制御信号生成部１５から出力された制御信号ＳＨに基づいて駆動電圧を生成し、パワートランジスタＤＭＮＨのゲートに供給することで、パワートランジスタＤＭＮＨのオン・オフを制御する。
【００４８】
スクイブドライバ回路１０の外部における接続関係は以下である。
【００４９】
端子ＨＤＤは、信号線を介してスクイブ点火用電源ＶＤＤＨに接続される。スクイブ点火用電源ＶＤＤＨは、特に制限されないが、例えば２３Ｖ程度の電圧である。また端子ＨＤＤには、ノイズを吸収するための外部保護デバイスとして、例えば、外部容量Ｃｅｘｔ１及び外部ツェナーダイオードＺｅｘｔ１が接続される。端子ＨＤＳは、ハーネス３２＿１を介してスクイブ３０の一端に接続される。また、端子ＨＤＳには、ノイズを吸収するための外部保護デバイスとして、例えば、外部容量Ｃｅｘｔ３が接続される。端子ＬＤＤは、ハーネス３２＿２を介してスクイブ３０の他端に接続される。また、端子ＬＤＤには、ノイズを吸収するための外部保護デバイスとして、例えば、外部容量Ｃｅｘｔ２及び外部ツェナーダイオードＺｅｘｔ２が接続される。端子ＬＤＳは、信号線を介してグラウンドノードに接続される。同様に端子ＧＮＤも信号線を介してグラウンドノードに接続される。
【００５０】
上記のようにスクイブドライバ回路１０は、ハーネス３２＿１、３２＿２によってスクイブ３０と電気的に接続される。前述したように、自動車の内部にはその他複数のハーネスが存在している。そのため、大きなノイズ成分を持つ他のハーネスがスクイブドライバ回路１０に接続されるハーネス３２＿１、３２＿２の近傍に存在する場合、ハーネス間の相互インダクタンス成分により、ハーネス３２＿１、３２＿２に大きな誘導性電流ノイズが印加される可能性がある。このような誘導性電流ノイズが印加されたときに、誘導性電流を流すことができる電流経路が存在しない、又はその電流経路のインピーダンスが高いと、スクイブドライバ回路１０の素子耐圧を超えるような大きな電圧がスクイブドライバ回路１０の端子間に印加され、スクイブドライバ回路１０の特性劣化や破壊が起こる虞がある。そこで、スクイブドライバ回路１０では、上記のように、ＥＳＤ保護回路１６やＥＳＤ保護ダイオード１７等を内部に備えるとともに、ローサイドドライバ回路１４自身で電流ノイズを吸収する動作（アクティブクランプ動作）を行うことで、電流ノイズを吸収する。
【００５１】
図３は、ハーネスを介して誘導性電流ノイズが印加された場合の電流経路を例示する説明図である。同図には、ローサイドドライバ回路１４の出力となる端子ＬＤＤに正の誘導性電流Ｉｎｐが印加される場合が例示される。また、同図には、ハーネス間の相互インダクタンスに起因する誘導性電流Ｉｎｐを発生させる機構が、ノイズ源５０として模式的に図示される。
【００５２】
同図に示されるように、端子ＬＤＤに正の誘導性電流Ｉｎｐが印加された場合、接地された端子ＧＮＤからＥＳＤ保護ダイオード１７を介して端子ＨＤＳから出力される電流と、外部保護デバイス（外部容量Ｃｅｘｔ３）から供給される電流とが合わさり、電流Ｉｎｐとしてスクイブ３０に入力される。そして、スクイブ３０を通った電流Ｉｎｐは、一部が外部保護デバイス（外部容量Ｃｅｘｔ２、外部ツェナーダイオードＺｅｘｔ２）に吸収され、残りが端子ＬＤＤに入力される。端子ＬＤＤに入力された電流は、ローサイドドライバ回路１４のアクティブクランプ動作によりパワートランジスタＤＭＮＬに流れ込み、端子ＬＤＳを介してグラウンドノードに吸収される。これにより、スクイブドライバ回路１０の端子間（主に、端子ＬＤＤと端子ＬＤＳとの間）に素子耐圧を超えるような電圧印加が起こらないようにしている。以下、アクティブクランプ動作を行うローサイドドライバ回路１４について、詳細に説明する。
【００５３】
図４は、ローサイドドライバ回路１４の内部構成を例示する回路図である。
【００５４】
前述したように、ローサイドドライバ回路１４は、出力段のパワートランジスタＤＭＮＬとプリドライバ回路１４０とから構成される。同図に示されるように、プリドライバ回路１４０は、例えば、ゲート駆動回路１４１、過電圧検出回路１４２、ゲート電圧監視回路１４３、クランプ回路１４４、及びプルダウン回路１４５から構成される。
【００５５】
ゲート駆動回路１４１は、制御信号生成部１５から出力された制御信号ＳＬに応じたゲート駆動電圧を生成してパワートランジスタＤＭＮＬのゲート端子に供給する。具体的には、ゲート駆動回路１４１は、例えば、Ｐチャネル型のＭＯＳトランジスタＭＰ１と、Ｎチャネル型のＭＯＳトランジスタＭＮ１と、スイッチ素子ＳＷ１、ＳＷ２とから構成される。スイッチ素子ＳＷ２の一端は電源電圧が供給されるノードに接続され、他端はＭＯＳトランジスタＭＰ１のソースに接続される。スイッチ素子ＳＷ１の一端はグラウンドノードに接続され、他端はＭＯＳトランジスタＭＮ１のソースに接続される。ＭＯＳトランジスタＭＮ１のゲートはＭＯＳトランジスタＭＰ１のゲートに共通に接続され、制御信号ＳＬを受ける。ＭＯＳトラジスタＭＮ１のドレインとＭＯＳトランジスタＭＰ１のドレインとは、信号線Ｌ＿ＬＧに共通に接続される。例えば、スイッチＳＷ１、ＳＷ２がオンしている場合、ゲート駆動回路１４１は、制御信号ＳＬの論理値に応じたゲート駆動電圧を信号線Ｌ＿ＬＧに供給する。他方、スイッチＳＷ１、ＳＷ２がオフしている場合、ゲート駆動回路１４１の出力はハイインピーダンス状態となり、信号線Ｌ＿ＬＧにゲート駆動電圧は供給されない。詳細は後述するが、スイッチ素子ＳＷ１、ＳＷ２のオン・オフは、過電圧検出回路１４２から出力される検出信号ＳＤの活性・非活性状態に応じて切り替わる。
【００５６】
プルダウン回路１４５は、パワートランジスタＤＭＮＬのゲート・ソース間に接続され、ゲートの電荷を放電する機能を備える。プルダウン回路１４５は、例えば、信号線Ｌ＿ＬＧと信号線Ｌ＿ＬＳとの間に接続された抵抗素子Ｒ１から構成され、ローサイドドライバ回路１４に電源や制御信号ＳＬが供給されていない状態でも、パワートランジスタＤＭＮＬを静的にオフさせる。
【００５７】
クランプ回路１４４は、信号線Ｌ＿ＬＤと信号線Ｌ＿ＬＧとの間の電圧（パワートランジスタＤＭＮＬのドレイン・ゲート間の電圧）をクランプする。クランプ回路１４は、例えば、パワートランジスタＤＭＮＬのドレイン・ゲート間に直列接続された複数のツェナーダイオードＺＤ１〜ＺＤｎ（ｎは２以上の整数）と、Ｐ型のＤＭＯＳトランジスタＤＭＰ１とから構成される。直列接続されるツェナーダイオードＺＤ１〜ＺＤｎの個数は、設定したいクランプ電圧の値に応じて調整可能である。同図では、５つのツェナーダイオードＺＤ１〜ＺＤ５が直列接続される場合が例示されている。
【００５８】
クランプ回路１４４は、クランプ電圧が変更可能に構成される。具体的には、複数のツェナーダイオードＺＤ１〜ＺＤ５のうち一部のツェナーダイオードと並列に電流経路を形成することにより、クランプ電圧を調整する。例えば、ツェナーダイオードＺＤ１と並列にトランジスタＤＭＰ１を接続し、トランジスタＤＭＰ１をオンさせることにより、クランプ回路１４４のクランプ電圧が、５つのツェナーダイオードＺＤ１〜ＺＤ５のツェナー電圧で決定される電圧ＶＣＬＭＰ１から、４つのツェナーダイオードＺＤ２〜ＺＤ５のツェナー電圧で決定される電圧ＶＣＬＭＰ２（＜ＶＣＬＭＰ１）に切り替わる。トランジスタＤＭＰ１は、特に制限されないが、Ｐ型のＤＭＯＳトランジスタである。
【００５９】
過電圧検出回路１４２は、クランプ回路１４４を介して信号線Ｌ＿ＬＤと信号線Ｌ＿ＬＳとの間の電圧（端子ＬＤＤの電圧）を監視し、その電圧が検出閾値電圧ＶＤＴを超えたら、検出信号ＳＤを活性化することで、ゲート駆動回路１４１によるゲート駆動電圧の出力を停止させる。具体的には、過電圧検出回路１４２は、電圧検出用の抵抗素子Ｒ４、Ｒ５と、スイッチ制御回路１４７とから構成される。例えば、抵抗素子Ｒ４の一端はクランプ回路１４４におけるツェナーダイオードＺＤ１〜ＺＤ５の直列接続された何れかのノードに接続される。特に制限されないが、同図では、抵抗素子Ｒ４の一端が、ツェナーダイオードＺＤ４とツェナーダイオードＺＤ５とが接続されるノードに接続される場合が例示される。また、抵抗素子Ｒ４の他端は抵抗素子Ｒ５の一端に接続され、抵抗素子Ｒ５の他端は信号線Ｌ＿ＬＳ（グラウンドノード）に接続される。スイッチ制御回路１４７は、抵抗素子Ｒ４と抵抗素子Ｒ５が接続されるノードの電圧に基づいて、端子ＬＤＤの電圧が検出閾値電圧ＶＤＴを超えているか否かを判別し、判別結果に応じてゲート駆動回路１４１におけるスイッチ素子ＳＷ１、ＳＷ２のオン・オフを制御する。例えば、端子ＬＤＤの電圧が検出閾値電圧ＶＤＴを超えていないと判別した場合には、スイッチ制御回路１４７は、検出信号ＳＤを非活性化させることでスイッチＳＷ１、ＳＷ２をオンさせ、端子ＬＤＤの電圧が検出閾値電圧ＶＤＴを超えていると判別した場合には、検出信号ＳＤを活性化させることでスイッチＳＷ１、ＳＷ２をオフさせる。これにより、パワートランジスタＤＭＮＬがゲート駆動回路１４１によって駆動されている状態であっても、それを停止させて、確実にパワートランジスタＤＭＮＬをアクティブクランプ動作に移行させることができる。
【００６０】
過電圧検出に係る検出閾値電圧ＶＤＴは、パワートランジスタＤＭＮＬの破壊耐圧Ｂｖｄｓの特性と、パワートランジスタＤＭＮＬの絶対最大定格電圧Ａｖｄｓを考慮して決定する。
【００６１】
図５は、パワートランジスタＤＭＮＬの破壊耐圧Ｂｖｄｓ及び絶対最大定格電圧Ａｖｄｓと、過電圧に係る検出閾値電圧ＶＤＴとの関係を例示する説明図である。同図には、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳを０Ｖ、２Ｖ、４Ｖ、８Ｖにしたときの夫々のＩｄ−Ｖｄｓ特性５０１〜５０４が例示される。また、パワートランジスタＤＭＮＬのドレイン・ソース間の破壊耐圧Ｂｖｄｓの特性が参照符号５００で示される。更に、同図には、パワートランジスタＤＭＮＬのドレイン・ソース間の絶対最大定格電圧Ａｖｄｓと、過電圧に係る検出閾値電圧ＶＤＴが示される。
【００６２】
図５の参照符号５００に示されるように、パワートランジスタＤＭＮＬの破壊耐圧Ｂｖｄｓは、ゲート・ソース間電圧ＶＧＳによって変化し、ゲート電圧が高くなるほど低くなる特性となる。これは、ドレイン・ソース間電圧ｖｄｓが真の破壊耐圧に達する前に、寄生ＮＰＮが動作することにより、ドレイン電流ｉｄが増加することで破壊し易くなるからである。
【００６３】
スクイブドライバ回路１０の動作を保証するため、絶対最大定格電圧Ａｖｄｓよりも低い電圧範囲ではアクティブクランプ動作が開始されてはならない。そのため、ローサイドドライバ回路１４のアクティブクランプ動作の開始を決定する電圧となる過電圧に係る検出閾値電圧ＶＤＴ（クランプ電圧）は、絶対最大定格電圧Ａｖｄｓよりも高い電圧値とされる。また、アクティブクランプ動作は、パワートランジスタＤＭＮＬのドレイン・ソース間電圧ｖｄｓが破壊耐圧Ｂｖｄｓに達する前に開始されなければならないので、検出閾値電圧ＶＤＴ（クランプ電圧）は、破壊耐圧ＢＶｄｓの特性５００よりも低い電圧範囲の電圧値とされる。したがって、図５に示されるように、過電圧に係る検出閾値電圧ＶＤＴ（クランプ電圧）は、パワートランジスタＤＭＮＬのドレイン・ソース間の絶対最大定格電圧Ａｖｄｓよりも大きく、パワートランジスタＤＭＮＬのドレイン・ソース間の破壊耐圧Ｂｖｄｓよりも小さい電圧とされる。過電圧に係る検出閾値電圧ＶＤＴは、主にクランプ回路１４４のクランプ電圧で決定されるため、クランプ回路１４４におけるツェナーダイオードＺＤ１〜ＺＤ４の段数を調整することにより、検出閾値電圧ＶＤＴを調整することができる。
【００６４】
ゲート電圧監視回路１４３は、出力段のパワートランジスタＤＭＮＬのゲート電圧を監視し、ゲート電圧の大きさに応じてクランプ回路１４４のクランプ電圧を調整する。具体的には、ゲート電圧監視回路１４３は、出力段のパワートランジスタＤＭＮＬのゲート電圧（信号線Ｌ＿ＬＧと信号線Ｌ＿ＬＳとの間の電圧）が所定のゲート検出閾値電圧ＶＧＴを超えたら、クランプ回路１４４におけるトランジスタＤＭＰ１をオンさせ、クランプ電圧が小さくなるように調整する。ゲート電圧監視回路１４３は、例えば、トランジスタＤＭＮ１と、閾値調整回路１４６と、抵抗素子Ｒ３とから構成される。閾値調整回路１４６の一端はトランジスタＤＭＮ１のソースに接続され、他端は信号線Ｌ＿ＬＳ（グラウンドノード）に接続される。抵抗素子Ｒ３の一端は信号線Ｌ＿ＬＤ（トランジスタＤＭＰ１のソース）に接続され、他端はトランジスタＤＭＮ１のドレインに接続されるとともに、トランジスタＤＭＰ１のゲートに接続される。また、トランジスタＤＭＮ１のゲートは信号線Ｌ＿ＬＧに接続される。
【００６５】
閾値調整回路１４６は、例えば、抵抗素子Ｒ２とダイオードＤ１、Ｄ２とが直列接続されて構成される。パワートランジスタＤＭＮＬのゲート電圧が上昇し、トランジスタＤＭＮ１がオンすると、抵抗素子Ｒ３に電流が流れて抵抗素子Ｒ３の両端に電圧降下が発生し、クランプ回路１４４のトランジスタＤＭＰ１がオンする。これにより、クランプ電圧を小さくするように制御する。クランプ電圧を切り替えるためのゲート検出閾値電圧ＶＧＴは、トランジスタＤＭＮ１のスレッショルド電圧Ｖｔｈと、閾値調整回路１４６の両端の電圧によって決定される。閾値調整回路１４６によれば、抵抗素子Ｒ３の抵抗値やダイオードＤ１、Ｄ２の段数を調整することにより、ゲート検出閾値電圧ＶＧＴを所望の値に容易に設定することができる。
【００６６】
トランジスタＤＭＮ１は、特に制限されないが、出力段のパワートランジスタＤＭＮＬと同一種類のトランジスタであり、例えば、Ｎ型のＤＭＯＳトランジスタである。これにより、パワートランジスタＤＭＮＬの特性とトランジスタＤＭＮ１の特性が、バラつきや温度変動等において同じような傾向となるので、ゲート検出閾値電圧ＶＧＴの調整が容易となる。
【００６７】
上記のような回路構成により、ローサイドドライバ回路１４は以下のように動作する。例えば、端子ＬＤＤにスクイブドライバ回路１０の絶対最大定格を超えるような電圧が印加されていない通常状態では、過電圧検出回路１４２の検出信号ＳＤが活性化されないため、ゲート駆動回路１４１のスイッチ素子ＳＷ１、ＳＷ２はオン状態とされる。これにより、ゲート駆動回路１４１は、制御信号ＳＬに応じたゲート駆動電圧をパワートランジスタＤＭＮＬのゲート端子に供給し、パワートランジスタＤＭＮＬのオン・オフを制御する。
【００６８】
他方、図３に示されるように、ローサイドドライバ回路のドレイン（端子ＬＤＤ）に入力される方向に誘導性電流ノイズＩｎｐが印加された場合、以下のように動作する。
【００６９】
図６は、ローサイドドライバ回路１４のアクティブクランプ動作における動作負荷線を例示する説明図である。同図には、前述の図５と同様に、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳ毎のＩｄ−Ｖｄｓ特性５０１〜５０４と、パワートランジスタＤＭＮＬのドレイン・ソース間の破壊耐圧Ｂｖｄｓの特性５００と、パワートランジスタＤＭＮＬのドレイン・ソース間の絶対最大定格電圧Ａｖｄｓと、過電圧に係る検出閾値電圧ＶＤＴが示される。また、同図には、ローサイドドライバ回路１４のアクティブクランプ動作における動作負荷線７０１と、ゲート電圧監視回路１４３によるゲート検出閾値電圧ＶＧＴの特性７０３が例示される。更に同図には、動作負荷線７０１の比較例として、アクティブクランプ動作時にクランプ電圧を可変しない場合の動作負荷線７０２が例示される。
【００７０】
同図に示されるように、端子ＬＤＤに入力される方向に誘導性電流ノイズが発生すると、パワートランジスタＤＭＮＬのドレイン・ソース間電圧ｖｄｓ（端子ＬＤＤの電圧）が上昇する。ドレイン・ソース間電圧ｖｄｓが、過電圧検出に係る検出閾値電圧ＶＤＴを超えない範囲では、上記通常状態と同様に、パワートランジスタＤＭＮＬはゲート駆動回路１４１によってオン・オフが制御される。例えば、制御信号ＳＬの信号レベルがハイ（Ｈｉｇｈ）レベルであれば、トランジスタＭＮ１がオン状態とされ、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳが０Ｖに制御される。これにより、パワートランジスタＤＭＮＬは静的にオフ状態を保ち、端子ＬＤＤに接続された外部保護デバイスによって誘導性電流ノイズが吸収され、誤作動が防止される。
【００７１】
更に誘導性電流ノイズが大きくなると、パワートランジスタＤＭＮＬのドレイン・ソース間電圧ｖｄｓが更に上昇する。そして、ドレイン・ソース間電圧ｖｄｓが検出閾値電圧ＶＤＴを超えると、過電圧検出が行われる。過電圧の検出によりゲート駆動回路１４１の出力がハイインピーダンス状態となり、クランプ回路１４４の直列接続されたツェナーダイオードＺＤ１〜ＺＤ５を介して抵抗素子Ｒ１に電流が流れると、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳが持ち上がる。そして、ゲート・ソース間電圧ＶＧＳがパワートランジスタＤＭＮＬのスレッショルド電圧Ｖｔｈを超えると、パワートランジスタＤＭＮＬが電流を流し、アクティブクランプ動作が開始される。このとき、クランプ回路１４４と抵抗素子Ｒ１とパワートランジスタＤＭＮＬとの間でフィードバックループが形成されるため、パワートランジスタＤＭＮＬのドレイン・ソース間ｖｄｓは、クランプ回路１４４のクランプ電圧と、抵抗素子Ｒ１の抵抗値と、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳにより決定される。したがって、誘導性電流Ｉｎｐ（ドレイン電流ｉｄ）の上昇につれて、パワートランジスタＤＭＮＬのドレイン・ソース間電圧ｖｄｓも上昇する。その後、更に誘導性電流ノイズが大きくなり、ドレイン・ソース間電圧ｖｄｓが上昇すると、クランプ回路１４４を介してゲート電圧ＶＧＳも更に上昇する。そして、図６に示されるように、ドレイン・ソース間電圧ｖｄｓが電圧ＶＤＳ１に達したところでゲート・ソース間電圧ＶＧＳがゲート検出閾値電圧ＶＧＴ（図６の特性７０３）を超えると、ゲート電圧監視回路１４３がトランジスタＤＭＰ１をオンさせ、クランプ回路１４４のクランプ電圧をＶＣＬＭＰ１からＶＣＬＭＰ２に切り替える。これにより、パワートランジスタＤＭＮＬのドレイン・ゲート間電圧が小さくなり、ゲート電圧ＶＧＳが更に上昇する。すなわち、パワートランジスタＤＭＮＬは、より大きなドレイン電流ｉｄを流すことができるバイアス状態に遷移する。これにより、パワートランジスタＤＭＮＬのドレイン・ソース間電圧ｖｄｓは、図６に示されるように、例えば電圧ＶＤＳ１から電圧ＶＤＳ２まで低下する。その後は、誘導性電流Ｉｎｐの増大に伴って、ドレイン電流ｉｄ及びドレイン・ソース間電圧ｖｄｓが増加する。そして、ドレイン電流ｉｄが電流ｉｄｂ２まで上昇してドレイン・ソース間電圧ｖｄｓが破壊耐圧Ｂｖｄｓ２に達したところで、パワートランジスタＤＭＮＬは破壊に至る。クランプ電圧ＶＣＬＭ２は、図６に示されるように、クランプ電圧を切り替えた後のドレイン・ソース間電圧ＶＤＳ２がパワートランジスタＤＭＮＬの絶対最大定格Ａｖｄｓよりも大きくなるように設定する。これによれば、絶対最大定格電圧以下でのスクイブドライバ回路１０の動作を保証しつつ、アクティブクランプ動作時の電流吸収能力を高めることができる。
【００７２】
他方、従来のようにアクティブクランプ動作中にクランプ電圧を切り替えない構成のローサイドドライバ回路では、図６の参照符号７０２に示されるような動作負荷線となる。すなわち、ドレイン・ソース間電圧ｖｄｓの過電圧の検出後、アクティブクランプ動作によってドレイン電流ｉｄとドレイン・ソース間電圧ｖｄｓが上昇するが、途中でクランプ電圧が切り替わらないため、パワートランジスタＤＭＮＬのゲート・ソース間電圧ＶＧＳは大きく変化せず、フィードバックループ制御によって微増するに止む。その結果、ドレイン・ソース間電圧ｖｄｓが低下することなく、ドレイン電流ｉｄ及びドレイン・ソース間電圧ｖｄｓが上昇する。その結果、パワートランジスタは“ｉｄｂ２”よりも少ない“ｉｄｂ１”までしかドレイン電流を流すことができず、ドレイン・ソース間電圧ｖｄｓが破壊耐圧Ｂｖｄｓ１に達したところで破壊に至る。
【００７３】
以上のように、本実施の形態に係るローサイドドライバ回路１４によれば、従来のようにアクティブクランプ動作中にクランプ電圧を切り替えない構成のローサイドドライバ回路に比べて、アクティブクランプ動作時により大きな電流（ｉｄｂ２）を流すことができるから、より高いノイズ耐性を実現することができる。また、アクティブクランプ動作時のパワートランジスタＤＭＮＬの電流能力を高めるために、パワートランジスタＤＭＮＬのトランジスタサイズを大きくしないので、チップ面積の増大を抑えることができる。更に、ローサイドドライバ回路１４によれば、ローサイドドライバ回路１４自身の電流ノイズ吸収能力を高めることができるから、例えば端子ＬＤＤ等に接続される外部保護デバイス（Ｃｅｘｔ２，Ｚｅｘｔ２等）のサイズを小さくすることができ、ひいては外部保護デバイスを削減することが可能となる。したがって、本実施の形態に係るローサイドドライバ回路１４によれば、コストの増大を抑えつつ、ノイズ耐性を高めることができる。
【００７４】
≪実施の形態２≫
実施の形態２では、ＥＳＤ保護回路に上記ローサイドドライバ回路１４の出力段の回路構成を適用した応用例を示す。
【００７５】
図７は、逆極性の誘導性電流ノイズが印加された場合の電流経路を例示する説明図である。同図には、ローサイドドライバ回路１４の出力となる端子ＬＤＤに、図３とは逆極性の誘導性電流Ｉｎｎが印加される場合が例示される。また、同図には、ハーネス間の相互インダクタンスに起因する誘導性電流Ｉｎｎを発生させる機構が、ノイズ源５１として模式的に図示される。
【００７６】
同図に示されるように、端子ＬＤＤに負の誘導性ノイズが印加された場合、接地された端子ＬＤＳからローサイドドライバ回路１４におけるパワートランジスタＤＭＮＬの寄生ダイオードを介して供給される電流と、外部保護デバイス（外部容量Ｃｅｘｔ２及び外部ツェナーダイオードＺｅｘｔ２）から供給される電流とが合わさり、電流Ｉｎｎとしてスクイブ３０に入力される。そして、スクイブ３０を流れた電流Ｉｎｎは、一部が外部保護デバイス（外部容量Ｃｅｘｔ３）に吸収され、残りが端子ＨＤＳに入力される。端子ＨＤＳに入力された電流は、ハイサイドドライバ回路１３におけるパワートランジスタＤＭＮＨの寄生ダイオードを介して信号線Ｌ＿ＨＤに供給される。そして、その電流の一部は端子ＨＤＤを介して外部保護デバイス（外部容量Ｃｅｘｔ１，外部ツェナーダイオードＺｅｘｔ１）により吸収され、残りはＥＳＤ保護回路１６を介して端子ＧＮＤからグラウンドノードに吸収される。ＥＳＤ保護回路１６に、上記ローサイドドライバ回路１４の出力段の回路構成を適用することで、ＥＳＤ耐性をより向上させることができる。
【００７７】
図８に、ＥＳＤ保護回路１６の回路構成を例示する。同図において、ローサイドドライバ回路１４と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００７８】
同図に示されるように、ＥＳＤ保護回路１６は、上記ローサイドドライバ回路１４におけるゲート駆動回路１４１等を除いた回路構成とされる。すなわち、ＥＳＤ保護回路１６は、例えば、パワートランジスタＤＭＮＥ、ゲート電圧監視回路１４３、クランプ回路１４４、及びプルダウン回路１４５から構成される。パワートランジスタＤＭＮＥは、例えば、ローサイドドライバ回路１４のパワートランジスタＤＭＮＬと同様に、Ｎ型のＤＭＯＳトランジスタであり、ドレインが信号線Ｌ＿ＨＤに接続され、ソースが信号線Ｌ＿ＧＮＤに接続され、ゲートが信号線Ｌ＿ＥＧに接続される。パワートランジスタＤＭＮＥが電流を流し始める電圧（端子ＨＤＤと端子ＧＮＤとの間の電圧）は、ローサイドドライバ回路１４と同様に、主にクランプ回路１４４におけるツェナーダイオードＺＤ１〜ＺＤ５のツェナー電圧によって決定される。同図には、クランプ回路１４４のツェナーダイオードＺＤ１〜ＺＤ５が例示されるが、ツェナーダイオードの段数は、特に制限されず、必要とされるクランプ電圧に応じて調整可能である。
【００７９】
ＥＳＤ保護回路１６は、以下のように動作する。例えば、端子ＨＤＤと端子ＧＮＤとの間に電圧が印加され、その電圧がクランプ回路１４４におけるツェナーダイオードＺＤ１〜ＺＤ５のツェナー電圧を超えたら、クランプ回路１４４を通して抵抗素子Ｒ１に電流が流れ始め、トランジスタＤＭＮＥのゲート電圧を持ち上げる。そして、ゲート・ソース間電圧がパワートランジスタＤＭＮＥのスレッショルド電圧Ｖｔｈを超えると、パワートランジスタＤＭＮＥに電流が流れ、端子ＨＤＤに供給された電流を吸収する。その後、端子ＨＤＤと端子ＧＮＤとの間に電圧が大きくなり、ゲート電圧がゲート電圧閾値電圧ＶＧＴを超えると、ゲート電圧監視回路１４３がトランジスタＤＭＰ１をオンさせ、クランプ回路１４４のクランプ電圧を下げる。これにより、ローサイドドライバ回路１４と同様に、パワートランジスタＤＭＮＥは、より大きなドレイン電流ｉｄを流すことができるようになる。
【００８０】
以上実施の形態２に係るＥＳＤ保護回路１６によれば、ＥＳＤ耐性を高めるために、ＥＳＤ保護回路におけるパワートランジスタＤＭＮＥのトランジスタサイズを大きくする必要がない。したがって、チップコストの増大を抑えつつ、ＥＳＤ耐性を高めることができる。
【００８１】
≪実施の形態３≫
図９に、上記ＥＳＤ保護回路１６の別の適用例として、高電圧電源から電圧を生成するレギュレータ回路を備える半導体装置を例示する。
【００８２】
同図に示される半導体装置２０は、被保護回路としてのレギュレータ回路２０１と、高電圧の電源の供給を受ける電源端子ＶＣＣと、接地電位の供給を受けるグラウンド端子ＶＳＳと、レギュレータ回路２０１によって生成された電圧を出力するための外部端子ＶＲＥＧと、ＥＳＤ保護回路（ＥＳＤ＿ＣＩＲ）１６＿１、１６＿２を備える。
【００８３】
レギュレータ回路２０１は、電源端子ＶＣＣに供給された電源からの給電により動作する。レギュレータ２０１は、外部端子ＶＲＥＧの電圧を分圧抵抗Ｒ１０〜Ｒ１３によって分圧してオペアンプＯＰによりモニタし、フィードバック制御を行うことで、レギュレーションされた電圧を生成する。したがって、外部端子ＶＲＥＧは、レギュレーションされた電圧を出力する出力端子であるとともに、出力電圧をモニタする入力端子でもある。レギュレータ回路２０１の外部端子ＶＲＥＧに接続される信号経路には、逆バイアスされた高耐圧のダイオードＤＨが接続される。これにより、外部端子ＶＲＥＧに対する正サージに対して電源への電流逆流を防ぐ。また、オペアンプＯＰの入力は、分圧抵抗Ｒ１０〜Ｒ１３によって分圧することで保護される。これにより、オペアンプＯＰの入力は、高耐圧のＤＭＯＳではなく、ＣＭＯＳ素子で構成することができる。更に、レギュレータ回路２０１において、Ｐ型のトランジスタＤＭＰ３、ＤＭＰ４と、Ｎ型のトランジスタＤＭＮ２とをＥＳＤ保護回路１６＿１、１６＿２のクランプ電圧よりも高耐圧な素子（ＤＭＯＳ）で構成することでサージによる破壊から保護される。
【００８４】
外部端子ＶＲＥＧとグラウンド端子ＶＳＳとの間には、ＥＳＤ保護回路１６＿１が接続される。また、電源端子ＶＣＣとグラウンド端子ＶＳＳとの間には、ＥＳＤ保護回路１６＿２が接続される。ＥＳＤ保護回路１６＿１、１６＿２は、前述の図８に示したＥＳＤ保護回路１６と同様の回路構成とされ、回路定数等は適宜必要に応じて調整される。これにより、ＥＳＤ保護回路１６＿１、１６＿２は従来のＥＳＤ保護回路よりも、より大きな電流を流すことができるので、半導体装置２０のＥＳＤ耐性をより向上させることができる。
【００８５】
以上実施の形態３に係る半導体装置２０によれば、実施の形態２と同様に、チップコストの増大を抑えつつ、半導体装置２０のＥＳＤ耐性をより高めることができる。
【００８６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８７】
例えば、クランプ回路１４４において、複数のツェナーダイオードＺＤ１〜ＺＤ５を直列接続する回路構成を例示したが、これに限られず、パワートランジスタＤＭＮＬのドレイン・ゲート間をクランプすることができれば、別の回路構成でもよい。例えば、ＰＮダイオードを直列接続する回路構成でも良いし、クランプ電圧の微調整を可能にするために、ツェナーダイオードを直列接続する構成にＰＮダイオードを適宜接続したような回路構成でもよい。
【００８８】
また、実施の形態１、２、３では、パワートランジスタＤＭＮＬのゲート電圧の上昇によってクランプ電圧を１回切り替える方法を例示したが、これに限られず、クランプ電圧を複数回切り替えてもよい。例えば、クランプ回路１４４のツェナーダイオードＺＤ２の両端に、更にトランジスタを設けておく。そして、ゲート電圧が大きくなりトランジスタＤＭＰ１をオンさせたあとに、更にゲート電圧が大きくなったら、ツェナーダイオードＺＤ２間のトランジスタをオンさせる。これにより、アクティブクランプ動作中に、更に大きな電流を流すことができる。この場合、絶対最大定格電圧以下でのスクイブドライバ回路１０の動作を保証するため、２回目の切り替え後のクランプ電圧は、絶対最大定格Ａｖｄｓよりも大きくなるようにする必要がある。
【００８９】
また、実施の形態３では、信号を出力するための外部端子ＶＲＥＧとグラウンド端子ＶＳＳとの間に接続されるＥＳＤ素子として、ＥＳＤ保護回路１６＿１を適用する場合を例示したが、これに限られず、信号を入力するための入力端子とグラウンド端子との間に接続されるＥＳＤ素子として適用することも可能である。
【００９０】
更に、実施の形態１乃至３において、パワートランジスタＤＭＮＬがＤＭＯＳである場合を例示したが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やスーパージャンクション構造のＭＯＳトランジスタ等であってもよく、高耐圧のパワートランジスタであれば特に限定されない。
【符号の説明】
【００９１】
Ｕ１  エアバック制御システム
１  ＥＣＵ
２  センサ部
３  エアバックユニット
３０  スクイブ
３１  エアバック
１０  スクイブドライバ回路
１１  マイクロコントローラ
１２  ドライバ部
１３  ハイサイドドライバ回路
ＤＭＮＨ  パワートランジスタ
１３０  プリドライバ回路
１４  ローサイドドライバ回路
ＤＭＮＬ  パワートランジスタ
１４０  プリドライバ回路
１５  制御信号生成部
ＨＤＤ、ＨＤＳ、ＬＤＤ、ＬＤＳ、ＧＮＤ  端子
Ｌ＿ＨＤ、Ｌ＿ＨＳ、Ｌ＿ＬＤ、Ｌ＿ＬＳ、Ｌ＿ＬＧＮＤ  信号線
ＶＤＤＨ  スクイブ点火用電源
３２＿１，３２＿２  ハーネス
Ｃｅｘｔ１、Ｃｅｘｔ２、Ｃｅｘｔ３  外部容量
Ｚｅｘｔ１、Ｚｅｘｔ２  外部ツェナーダイオード
１５  制御信号生成部
１６  ＥＳＤ保護素子
１７  ＥＳＤ保護ダイオード
ＳＬ、ＳＨ  制御信号
Ｉｎｐ  誘導性電流
５０  ノイズ源
１４１  ゲート駆動回路
ＳＷ１、ＳＷ２  スイッチ素子
ＭＰ１  Ｐチャネル型のＭＯＳトランジスタ
ＭＮ１  Ｎチャネル型のＭＯＳトランジスタ
１４２  過電圧検出回路
ＳＤ  検出信号
Ｒ１〜Ｒ５  抵抗素子
１４７  スイッチ制御回路
１４３  ゲート電圧監視回路
１４４  クランプ回路
ＺＤ１〜ＺＤｎ  ツェナーダイオード
ＤＭＰ１  Ｐ型のＤＭＯＳトランジスタ
１４５  プルダウン回路
ＤＭＮ１  トランジスタ
１４６  閾値調整回路
Ｄ１、Ｄ２  ダイオード
５００  破壊耐圧ＢＶｄｓの特性
５０１  ｉｄｓ−ｖｄｓ特性（ＶＧＳ＝０Ｖ）
５０２  ｉｄｓ−ｖｄｓ特性（ＶＧＳ＝２Ｖ）
５０３  ｉｄｓ−ｖｄｓ特性（ＶＧＳ＝４Ｖ）
５０４  ｉｄｓ−ｖｄｓ特性（ＶＧＳ＝８Ｖ）
Ａｖｄｓ  絶対最大定格電圧
ＶＤＴ  過電圧に係る検出閾値電圧
ＶＧＴ  ゲート検出閾値電圧
７０１  ローサイドドライバ回路１４のアクティブクランプ動作における動作負荷線
７０２  アクティブクランプ動作時クランプ電圧を可変しない場合の動作負荷線（比較例）
７０３  ゲート検出閾値電圧ＶＧＴの特性
ＶＤＳ１  ゲート電圧検出時のドレイン・ソース間電圧
ＶＤＳ２  クランプ電圧の切替後のドレイン・ソース間電圧
Ｉｄｂ２  実施の形態１に係るパワートランジスタＤＭＮＬの破壊時のドレイン電流
Ｉｄｂ１  比較例に係るパワートランジスタＤＭＮＬの破壊時のドレイン電流
Ｂｖｄｓ２  実施の形態１に係るパワートランジスタＤＭＮＬの破壊時の電圧
Ｂｖｄｓ１  比較例に係るパワートランジスタＤＭＮＬの破壊時の電圧
ＤＭＮＥ  ＥＳＤ保護回路におけるパワートランジスタ
Ｌ＿ＥＧ  信号線
２０  半導体装置
ＶＣＣ  電源端子
ＶＲＥＧ  外部端子
ＶＳＳ  グラウンド端子
１６＿１、１６＿２  ＥＳＤ保護回路
２０１  レギュレータ回路（被保護回路）
ＤＭＰ３、ＤＭＰ４  Ｐ型のトランジスタ
ＤＭＮ２  Ｎ型のトランジスタ
Ｒ１０〜Ｒ１３  分圧抵抗
ＤＨ  高耐圧のダイオード
ＯＰ  オペアンプ
【図１】
0005863183.tif 000002
【図２】
0005863183.tif 000003
【図３】
0005863183.tif 000004
【図４】
0005863183.tif 000005
【図５】
0005863183.tif 000006
【図６】
0005863183.tif 000007
【図７】
0005863183.tif 000008
【図８】
0005863183.tif 000009
【図９】
0005863183.tif 000010