(57)【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）の非破壊的で安全な無効化および再有効化を可能にするための装置であって、
初期的にチップ有効の状態にセットされた微小電気機械構造部（ＭＥＭＳ）と、
前記ＩＣの検出された所定の状態に基づいて、前記ＭＥＭＳをエラー状態にセットするよう動作可能な駆動回路と、
を含み、
前記ＭＥＭＳが前記エラー状態にあるとき、前記ＩＣは無効化され、
前記駆動回路は、前記ＩＣの前記検出された所定の状態を示す状態通知信号を受信し、前記状態通知信号に基づいて、前記ＭＥＭＳを前記エラー状態にセットするよう動作可能であり、
前記駆動回路は、前記ＭＥＭＳが前記チップ有効の状態と前記エラー状態とのいずれの一つにあるかを示すチップ・ステータス信号を生成し、前記チップ・ステータス信号を、前記ＩＣと前記ＩＣの回路と別のＩＣとの少なくとも一つに出力し、
前記ＭＥＭＳと前記駆動回路との少なくとも一つに対しオーバーライド信号をアサートするよう動作可能なオーバーライド回路をさらに含み、
前記オーバーライド信号に基づいて、前記ＭＥＭＳが前記チップ有効の状態にリセットされ、前記ＭＥＭＳが前記チップ有効の状態にあるとき前記ＩＣは再有効化され、
静電気放電（ＥＳＤ）事象の過程で、前記チップ・ステータス信号、前記状態通知信号および前記オーバーライド信号におけるエラー発生から、前記装置を保護するＥＳＤモジュールをさらに含む、
前記装置。
【請求項２】
前記オーバーライド回路は、
前記ＭＥＭＳと前記駆動回路との前記少なくとも一つに対し、前記オーバーライド信号をアサートするよう動作可能な、前記ＩＣのピンを含み、別のＩＣのソケットが、前記ピンを挿入して前記オーバーライド信号が前記ピンにアサートされるのを可能にするよう動作可能な、
請求項１に記載の装置。
【請求項３】
前記ＭＥＭＳは、前記チップ有効の状態において電源電圧を受電する、電圧アイランド中に包含され、
前記オーバーライド回路は、所定の期間とある事象が発生するまでの間との少なくとも一つの間、前記電圧アイランドの再賦活を遅延させるタイマーを含む、
請求項１に記載の装置。
【請求項４】
前記駆動回路は、前記ＭＥＭＳを前記エラー状態にセットする対象となる、前記ＩＣの少なくとも一つの所定の状態を格納するよう動作可能なメモリを含む、請求項１に記載の装置。
【請求項５】
集積回路（ＩＣ）の非破壊的で安全な無効化および再有効化を可能にするための方法であって、
微小電気機械構造部（ＭＥＭＳ）を初期的にチップ有効の状態にセットするステップと、
前記ＩＣの検出された所定の状態に基づいて、駆動回路で前記ＭＥＭＳをエラー状態にセットするステップと、
を含み、
前記ＭＥＭＳが前記エラー状態にあるとき、前記ＩＣは無効化され、
前記ＩＣの前記検出された所定の状態を示す状態通知信号を受信するステップと、
前記状態通知信号に基づいて、前記ＭＥＭＳを前記エラー状態にセットするステップと、
前記ＭＥＭＳが前記チップ有効の状態と前記エラー状態とのいずれの一つにあるかを示すチップ・ステータス信号を生成するステップと、
前記チップ・ステータス信号を、前記ＩＣと前記ＩＣの回路と別のＩＣとの少なくとも一つに出力するステップと、
前記ＭＥＭＳと前記駆動回路との少なくとも一つに対し、オーバーライド信号をアサートするステップと、
前記オーバーライド信号に基づいて前記ＭＥＭＳを前記チップ有効の状態にリセットするステップと、
をさらに含み、
前記ＭＥＭＳが前記チップ有効の状態にあるときは、前記ＩＣは再有効化され、
静電気放電（ＥＳＤ）事象の過程で、前記チップ・ステータス信号、前記状態通知信号および前記オーバーライド信号におけるエラー発生から保護するステップをさらに含む、
前記方法。
【請求項６】
別のＩＣのソケットに差し込まれた前記ＩＣのピンへの前記オーバーライド信号のアサートを可能にするステップをさらに含む、請求項５に記載の方法。
【請求項７】
前記ＭＥＭＳは、前記チップ有効の状態において電源電圧を受電する電圧アイランド中に包含され、
前記ＭＥＭＳを前記リセットするステップは、所定の期間とある事象が発生するまでの間との少なくとも一つの間、前記電圧アイランドの再賦活を遅延させるステップを含む、
請求項５に記載の方法。
【請求項８】
前記ＭＥＭＳを前記エラー状態にセットする対象となる、前記ＩＣの少なくとも一つの所定の状態を格納する、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）に関し、さらに具体的には、ＩＣ機能の非破壊的で安全な無効化を行うための構造体および方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）の全部または一部の機能をオフにするための周知の対処法がいくつかある。これら周知の対処法の一つにはソフトウェア・アプローチがあり、例えば、特定のデータ・シーケンスがコンピュータ・プログラムを介してＩＣ中に入力されるまで、該コンピュータ・プログラムは、そのＩＣを無効にする。ＩＣをオフにするための別の周知の対処法にはハードウェア・アプローチがあり、例えば、ＩＣ中に電気ヒューズが内蔵されており、それが飛んでＩＣを無効にする。第三の周知の対処法は、電気的に消去可能なランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）をＩＣ中に内蔵することである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、これらの周知の対処法の各々は、操作されたりＩＣを恒久的に無効にしたりするという欠点を有する。例えば、ソフトウェア・アプローチを使うチップは、コンピュータ・プログラムが発見され、侵入され、改ざんされた場合、または、コンピュータ・プログラムとチップとの間の暗号化された通信が傍受され、解読され、改ざんされた場合、効果がない状態にされ得る。ハードウェア・アプローチを用いるＩＣは、例えば、電気ヒューズが飛んでＩＣが無効化された後は恒久的に無効になり、そのＩＣは使い物にならなくなる。複数の電気ヒューズを使用することでＩＣの無効化を複数回にすることが可能であろうが、この方法もＩＣに対する面積集約的なやり方であり、長期的にみればそのＩＣの恒久的な無効化は避けられない。別のハードウェア指向の例では、レジスタの使用が、それらが発見されてレジスタ中の保存ステータスが改ざんされると安全ではなくなることがある。最後に、電気的に消去可能なＲＡＭは、例えば、高放射線環境およびアルファ粒子の影響を受ける可能性がある。
【０００４】
従って、当該技術分野では、前述した欠陥および制限を克服することが求められている。
【課題を解決するための手段】
【０００５】
本発明の第一態様において、集積回路（ＩＣ）の非破壊的で安全な無効化および再有効化を可能にするための構造体は、初期的にチップ有効の状態にセットされた微小電気機械構造部（ＭＥＭＳ：ｍｉｃｒｏ−ｅｌｅｃｔｒｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｓｔｒｕｃｔｕｒｅ）を含む。また、本構造体は、ＩＣの検出された所定の状態に基づいて、ＭＥＭＳデバイスをエラー状態にセットするよう動作可能な駆動回路も含む。ＭＥＭＳデバイスがエラー状態にあるとき、ＩＣは無効化される。
【０００６】
本発明の別の態様において、ＩＣの非破壊的で安全な無効化および再有効化を可能にするための方法は、ＭＥＭＳを初期的にチップ有効の状態にセットするステップを含む。また、本方法は、検出されたＩＣの所定の状態に基づいて、ＭＥＭＳをエラー状態にセットするステップも含む。ＩＣは、ＭＥＭＳがエラー状態にあるときは無効化される。
【０００７】
本発明のさらに別の態様において、ＩＣの非破壊的で安全な無効化および再有効化を可能にするための方法は、ＭＥＭＳを初期的にチップ有効の状態にセットし、ＩＣの検出された所定の状態を示す、状態通知信号を受信するステップを含む。また、本方法は、この状態通知信号に基づいて、ＭＥＭＳをエラー状態にセットするステップも含み、ＩＣは、ＭＥＭＳがエラー状態にあるときは無効化される。オーバーライド信号が、ＭＥＭＳと駆動回路との少なくとも一つにアサートされる。ＭＥＭＳは、このオーバーライド信号に基づいてチップ有効の状態にリセットされ、ＭＥＭＳがチップ有効の状態にあるときＩＣは再有効化される。
【０００８】
言及される複数の図面を、本発明の例示的な実施形態の非限定的な例として参照しながら、本発明を以下に続く詳細な説明において記述する。
【図面の簡単な説明】
【０００９】
【図１】本発明の諸態様による、チップ有効の状態にある微小電気機械構造部（ＭＥＭＳ）を含む、構造体の例示的な略図である。
【図２】本発明の諸態様による、ＭＥＭＳがエラー状態にある、図１の例示的な略図である。
【図３】図３Ａは、本発明の諸態様による、チップ有効の状態にあるＭＥＭＳを含む構造体の別の例示的な略図であり、図３Ｂは、本発明の諸態様による、ＭＥＭＳがエラー状態にある、図３Ａの例示的な略図である。
【図４】本発明の諸態様による、ＭＥＭＳを動作するプロセスの例示的なフロー図である。
【発明を実施するための形態】
【００１０】
本発明は集積回路（ＩＣ）に関し、さらに具体的には、ＩＣ機能の非破壊的で安全な無効化を行うための構造体および方法に関する。さらに詳しくは、本発明は、所定の状態についてＩＣのアクティビティをモニタし、微小電気機械構造部（ＭＥＭＳ）を利用して、該当状態の一つが検出されたときＩＣの機能を無効にするための、安全、非破壊的で、耐放射線型のメカニズム（構造体）を提供する。さらに、この構造体は、ＭＥＭＳをリセットしＩＣの機能を再有効化する安全な方法も提供する。
【００１１】
実装において、本発明の構造体は、ＭＥＭＳおよび、所定の状態が検出されたことを示す信号を受信するＭＥＭＳ制御ロジックを含む。諸実施形態において、所定の状態が検出されると、ＭＥＭＳはＩＣを無効にすることができる。この所定の状態には、例えば、無許可のアクティビティの検出を含めることが可能である。諸実施形態において、本発明には、ＩＣが無効にされて電力が除去されたときも持続するメモリを含めることができる。
【００１２】
動作において、所定の状態が検出されたとき、ＭＥＭＳはエラー状態に移行され、ＩＣの機能を無効にする。但し、有利には、その所定の状態が終息した後、または一連の再起動手順を介して、ＭＥＭＳはそのＩＣの機能を有効にする状態への復帰が可能である。諸実施形態において、これは、ＩＣの外部ピンに電力を供給するか、あるいは、そのピンを介してＭＥＭＳもしくはＭＥＭＳ制御ロジックまたはその両方にオーバーライド信号を送信することによって遂行される。オーバーライド信号を供するために、例えば、このピンは、別のＩＣの特別ソケット中に挿入するかまたは装置によって検針することができる。
【００１３】
有利には、本発明は、無許可のユーザがＭＥＭＳを制御できないようにすることによって、安全なやり方でＩＣの無効化およびその後の再有効化を可能にする。さらに、本発明は、ＩＣを恒久的に無効にする必要なく、ＩＣの無効化およびその後の再有効化を可能にする。加えて、本発明は、高放射線環境およびアルファ粒子の影響を受けないＭＥＭＳを用い、例えば耐放射線型ＩＣを利用する。また、本発明の構造体は、より破壊的な他の構造体と比較して、他のユーザ用途に対し利用可能なチップの実使用面積を増やし、非破壊的仕方でＭＥＭＳをスイッチ・オン、オフできるので、ＩＣの機能を無制限な回数無効にすることができる。
【００１４】
図１は、本発明の諸態様による、チップ有効の状態にあるＭＥＭＳ１０５を含む、構造体１００の例示的な略図である。さらに具体的には、ＭＥＭＳ１０５の状態はＩＣの状態と関連しており、チップ有効の状態は、ＩＣが機能状態にあることを示す。諸実施形態において、ＭＥＭＳ１０５は、片持ちビーム、回転ギア（図３Ａ、３Ｂ）、または、異なる状態の間をスイッチすることが可能な、当該技術分野で既知の任意の他のＭＥＭＳデバイスとすることができる。諸実施形態において、ＭＥＭＳ１０５は、能動性または受動性ＭＥＭＳとすることができ、これに電圧または電力を印加して、あるいは印加せずに移行させることが可能である。
【００１５】
構造体１００は、駆動回路１１０およびオーバーライド回路１１５をさらに含む。諸実施形態において、駆動回路１１０には、ＭＥＭＳ制御モジュール１２０、メモリまたは電気回路１２５Ｂを包含する状態検出モジュール１２５Ａ、インバータ・ゲート１３０、ＡＮＤゲート１３５、およびＯＲゲート１４０を含めることができる。本発明の諸態様によれば、駆動回路１１０はＭＥＭＳ１０５を駆動（例えば移行）するよう動作可能であり、これについては後記でさらに詳しく説明する。諸実施形態において、オーバーライド回路１１５には、入力／出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）パッドまたはピン１５５、および静電気放電（ＥＳＤ：ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｄｉｓｃｈａｒｇｅ）モジュール１６０を含めることができる。本発明の諸態様によれば、オーバーライド回路１１５はＭＥＭＳ１０５の駆動をオーバーライド（例えばリセット）するよう動作可能であり、これについては後記でさらに詳しく説明する。諸実施形態において、本発明の諸態様によれば、構造体１００は、ＩＣを制御するため、関連するＩＣ内に（例えば、そのＩＣ中に内蔵して）実装するか、あるいはＩＣの外部に（例えば、別個の構造体または回路として）実装することが可能である。
【００１６】
諸実施形態において、ＭＥＭＳ制御モジュール１２０は、ＭＥＭＳ１０５を、具体的には、ＭＥＭＳ１０５の移行を制御することができる。ＭＥＭＳ制御モジュール１２０およびＭＥＭＳ１０５は、電圧アイランド１６５中に配置することができ、これらは、電源１７０からの電源電圧Ｖｄｄを除く電圧の受電から絶縁される。諸実施形態において、電源１７０は、構造体１００内または関連ＩＣ内に実装することが可能である。ＭＥＭＳ制御モジュール１２０は、電源電圧ＶｄｄをＭＥＭＳ１０５に接続することができる。
【００１７】
チップ有効の状態において、ＭＥＭＳ１０５は、電源１７０と、ＭＥＭＳ制御モジュール１２０と、コンポーネント１７５との間の閉回路を提供する。さらに具体的には、チップ有効の状態では、ＭＥＭＳ１０５がチップ有効の状態にあって関連ＩＣが機能状態にあることを示す、チップ・ステータス信号（「チップ・ステータス」）として、電源電圧ＶｄｄがＭＥＭＳ１０５を介してコンポーネント１７５に送られる。諸実施形態において、コンポーネント１７５には、該ＩＣまたは別のＩＣの少なくとも一つの回路またはモジュールを含めることができ、チップ・ステータス信号は、該ＩＣまたは別のＩＣの少なくとも一つの回路に対し、該ＩＣが機能状態にあることを示す。諸実施形態において、コンポーネント１７５には、構造体１００と同じ別の構造体を含めることができる。
【００１８】
また、チップ有効の状態において、チップ・ステータス信号は、ＭＥＭＳ１０５を通し、フィードバック・ループ１８０、具体的にはＭＥＭＳ１０５を駆動回路１１０に接続してこれら部品間の閉回路を形成している配線、を介して駆動回路１１０に送られる。駆動回路１１０において、チップ・ステータス信号はＡＮＤゲート１３５に入力される。また、諸実施形態において、状態通知信号（「状態通知」）も、インバータ・ゲート１３０を介してＡＮＤゲート１３５に入力することができる。状態検出モジュール１２５Ａは、初期的には、状態通知信号を低ロジック電圧レベル信号（例えばバイナリ０信号）にセットする。諸実施形態において、状態検出モジュール１２５Ａは、図示のように構造体１００中にでも、当該ＩＣ中だが構造体１００の外部にでも、または別のＩＣ中にでも実装することができる。
【００１９】
信号をインバータ・ゲート１３０に入力することによって、低状態通知信号は、高ロジック電圧レベル信号（例えばバイナリ１信号）に反転され、チップ・ステータス信号と共にＡＮＤゲート１３５中に入力される。これにより、高ロジック電圧レベル信号が、ＯＲゲート１４０中およびＭＥＭＳ制御モジュール１２０中に入力されることになる。この高ロジック電圧レベル信号は、ＭＥＭＳ制御モジュール１２０に対し、ＩＣは機能すべきであることを示し、これによりＭＥＭＳ１０５がチップ有効の状態にあることを確実にする。
【００２０】
図２は、本発明の諸態様による、ＭＥＭＳ１０５がエラー状態にある例示的な略図である。さらに具体的には、このエラー状態は、ＩＣが無効状態または不機能状態にあることを示す。エラー状態において、ＭＥＭＳ１０５は、コンポーネント１７５および駆動回路１１０に対し開位置に移行する。すなわち、ＭＥＭＳ１０５は、電源１７０と、ＭＥＭＳ制御モジュール１２０と、コンポーネント１７５と、駆動回路１１０との間の閉回路を提供しない。
【００２１】
その結果、もはや、電源電圧Ｖｄｄは、チップ・ステータス信号としてＭＥＭＳ１０５を介してコンポーネント１７５および駆動回路１１０に送られなくなる。代わりに、チップ・ステータス信号は、プルダウン・メカニズム１８５によって低ロジック電圧レベル信号にセットされて駆動回路１１０に送られ、チップ・ステータス信号が低に保持され、これは、コンポーネント１７５にも出力されてコンポーネント１７５に対して、ＭＥＭＳ１０５がエラー状態にありＩＣは無効状態にあることが示される。例えば、コンポーネント１７５には、ＩＣもしくはその機能またはこれらの両方を、低チップ・ステータス信号に基づいて実際に無効にする、ＩＣ内の回路を含めることができる。別の例において、コンポーネント１７５を、構造体１００と同じ構造体を包含する別のＩＣとし、該低チップ・ステータス信号に基づいて、その構造体のＭＥＭＳをエラー状態に移行させることも可能である。
【００２２】
ＭＥＭＳ１０５をエラー状態に移行させるプロセスは、状態検出モジュール１２５Ａが、状態通知信号（例えばエラー信号）を高ロジック電圧レベル信号にセットしたときに開始される。この状態通知信号は、ＩＣを無効状態にするのをトリガすることになるさまざまな所定の状態に基づいてセットすることができる。例えば、諸実施形態において、状態検出モジュール１２５Ａが、以下に限定はされないが、例として、ＩＣ上で
−  著作権侵害、
−  無許可のネットワークへの接続、
−  あるユーザが複数回に亘って間違った認証情報（例えば、ユーザ名およびパスワード）を入力する、
−  セキュリティ違反、
−  時間切れメカニズム、
−  出来事（例えば地震）によるハード・ドライブのシャットダウンの必要
−  停電、もしくは
−  静電気放電（ＥＳＤ）事象（例えば、瞬時的な望ましくない電流）、
または上記の複合発生などの状態のいずれかを検出したとき、状態通知信号を高にセットすることができよう。
【００２３】
諸実施形態において、状態検出モジュール１２５Ａの代わりに、構造体１００と同じ別の構造体が状態通知信号をセットすることも可能である。例えば、この別の構造体は、構造体１００における状態通知信号として、そのチップ・ステータス信号を出力することができる。この場合、別の構造体のチップ・ステータス信号によって、その別の構造体のＭＥＭＳが（例えばある状態の）エラー状態にあるのを示すことができ、これにより構造体１００のＭＥＭＳ１０５もエラー状態に入ることになる。
【００２４】
諸実施形態において、状態検出モジュール１２５Ａには、上記の状態通知信号を高にセットするような状態などの所定の状態を組み込むため、ユーザによるプログラムが可能なメモリまたは電気回路１２５Ｂを含めることができる。さらに、メモリまたは電気回路１２５Ｂを使って、例えば、チップ・ステータス信号、状態通知信号、および、ＩＣが無効にされもしくは電力が除去されまたはその両方が行われた場合であっても持続させる必要があり得る他のデータを格納することができる。
【００２５】
検出された状態の一つに起因して状態通知信号が高にセットされると、その高い状態通知信号は、インバータ・ゲート１３０において反転され、ＡＮＤゲート１３５は、低ロジック電圧レベル信号または駆動信号（「駆動」）を、ＯＲゲート１４０を介してＭＥＭＳ制御モジュール１２０中に出力する。これによって、ＯＲゲート１４０からの低ロジック電圧レベル信号は、ＭＥＭＳ制御モジュール１２０に対し、ある状態（例えば、ユーザの著作権侵害）が発生したこと、および当該ＩＣもしくはその機能またはこれらの両方を無効にすべきことを示す。かかる提示を受けて、ＭＥＭＳ制御モジュール１２０は、ＭＥＭＳ１０５を、例えば、コンポーネント１７５および駆動回路１１０に対し開位置にするなど、エラー状態に移行（例えば駆動）する。なお、この無効化プロセスの過程では、オーバーライド信号はアクティブでなく、ＯＲゲート１４０への他の入力は、プルダウン・メカニズム１８５によって低ロジック電圧レベルに維持されている。
【００２６】
有利には、オーバーライド回路１１５を構成することが可能なＩ／Ｏパッドまたはピン１５５およびＥＳＤモジュール１６０によって、例えばチップ有効の状態に移行するなど、ＭＥＭＳ１０５をリセットすることができる。さらに具体的には、諸実施形態において、Ｉ／Ｏピン１５５は、別のＩＣのソケットに差し込まれる、ＩＣの外部ピンとすることが可能である。諸実施形態において、Ｉ／Ｏピン１５５は、ＭＥＭＳ１０５をリセットするオーバーライド信号を（「オーバーライド」）をアサートすることができる。
【００２７】
諸実施形態において、Ｉ／Ｏピン１５５は、ＩＣが、オーバーライド信号のアサートを可能ならしめる別のＩＣのソケットに接続されたとき、ＭＥＭＳ１０５をリセットすることができる。このオーバーライド信号は、ＯＲゲート１４０およびＭＥＭＳ制御モジュール１２０を介してＭＥＭＳ１０５に送られ、ＭＥＭＳ１０５は、物理的にチップ有効の状態に復帰する。上記に換えて、Ｉ／Ｏピン１５５をＭＥＭＳ制御モジュール１２０に繋ぐことも可能で、オーバーライド信号（例えば高ロジック電圧レベル信号）をＭＥＭＳ制御モジュール１２０に送ることができ、該モジュールがＭＥＭＳ１０５をリセットする。セキュリティの目的のため、Ｉ／Ｏピン１５５は、（例えば、ＩＣの中に）内蔵する、もしくは、特定の装置もしくは別のＩＣの特定のソケットまたはその両方を介するものを除き外部からの干渉に対してアクセス不能にする、またはその両方を行うことができる。
【００２８】
諸実施形態において、Ｉ／Ｏピン１５５は、当該ＩＣのメモリもしくはプロセッサまたはその両方など、ＩＣ内のコンポーネントから内部的にオーバーライド信号を受信することもできる。オーバーライド信号を供給するために用いられるコンポーネントおよび方法は、ＩＣに対するセキュリティ要求事項の如何による。諸実施形態において、オーバーライド回路１１５には、所定の期間もしくはある事象が発生するまでの間またはその両方の間、ＭＥＭＳ１０５のリセット（例えば、電圧アイランド１６５の再賦活）を遅延させるタイマーを含めることができる。このタイマーは、例えば、ＭＥＭＳ制御モジュール１２０中に組み込むことが可能である。動作において、オーバーライド信号がアサートされたとき、ＭＥＭＳ１０５は、チップ有効の状態、またはコンポーネント１７５および駆動回路１１０に対し閉位置に復帰し、ＩＣの正常な機能が再開される。
【００２９】
諸実施形態において、ＥＳＤモジュール１６０は、ＩＣ中のＩ／Ｏピン１５５におけるＥＳＤ事象から、Ｉ／Ｏピン１５５もしくはＯＲゲート１４０またはその両方を保護することができる。例えば、ＥＳＤ事象は、チップ・ステータス信号、状態通知信号、もしくはオーバーライド信号またはこれらのいくつかを、しかしてＭＥＭＳ１０５を、これらを変更すべきでないときでも、変更してしまうことがある。しかして、ＥＳＤモジュール１６０は、ＥＳＤ事象の過程でのチップ・ステータス信号、状態通知信号、もしくはオーバーライド信号またはこれらのいくつかにおけるエラー発生から、構造体１００を保護することができる。例えば、Ｉ／Ｏピン１５５にＥＳＤ事象が生じた場合、ＥＳＤモジュール１６０は、電流をＩ／Ｏピン１５５からグランドに分流し、ＥＳＤ事象が誤ってＭＥＭＳ１０５の状態を変更してしまうのを回避することができる。また、ＥＳＤモジュール１６０は、構造体１００のコンポーネント（例えばＯＲゲート１４０）をＥＳＤ事象による損傷から保護することができる。
【００３０】
図３Ａは、本発明の諸態様による、チップ有効の状態にあるＭＥＭＳ２０５を含む構造体２００の別の例示的な略図である。このチップ有効の状態は、ＭＥＭＳ２０５に関連するＩＣが機能状態にあることを示す。諸実施形態において、ＭＥＭＳ２０５は、回転ギアとし、コンポーネント２１０に対して閉位置にすることができる。これによって、ＭＥＭＳ２０５は、コンポーネント２１０との閉回路を形成し、ＭＥＭＳ２０５がチップ有効の状態にありＩＣが機能状態にあることをコンポーネント２１０に示す、チップ・ステータス信号（「チップ・ステータス」）を該コンポーネント２１０に送る。
【００３１】
図３Ｂは、本発明の諸態様による、ＭＥＭＳ２０５がエラー状態にある、図３Ａの例示的な略図である。エラー状態は、関連するＩＣが無効状態にあることを示す。ＭＥＭＳ２０５は、コンポーネント２１０に対し開位置に移行し、しかして、もはやコンポーネント２１０と閉回路を形成せず、コンポーネント２１０にチップ・ステータス信号を送らない。代わりに、チップ・ステータス信号は、プルダウン・メカニズム２１５によって低ロジック電圧レベル信号にセットされ、該信号は、コンポーネント２１０に対し、ＭＥＭＳ２０５がエラー状態にありＩＣが無効状態にあることを示す。諸実施形態において、コンポーネント２１０には、この低チップ・ステータス信号に基づいてＩＣもしくはその機能またはこれらの両方を無効にする、該ＩＣの回路を含めることができる。
【００３２】
図４は、本発明の諸態様による、ＭＥＭＳ（例えば、図１のＭＥＭＳ１０５）を動作するプロセスの例示的なフロー図３００である。ステップ３０５で、プロセスが開始される。ステップ３１０で、駆動回路（例えば駆動回路１１０）もしくはオーバーライド回路（例えばオーバーライド回路１１５）またはその両方は、ＭＥＭＳを、チップ有効の状態にセットし、コンポーネント（例えばコンポーネント１７５）および駆動回路に対して閉位置にセットする。ステップ３１５で、駆動回路は、状態検出モジュール（例えば状態検出モジュール１２５Ａ）または別のＩＣから高い状態通知信号を受信する。例えば、状態検知モジュールがユーザの著作権侵害を検出したときに、この高い状態通知信号がトリガされる。
【００３３】
ステップ３２０で、駆動回路は、ＭＥＭＳを、エラー状態にセットし、コンポーネントおよび駆動回路に対して開位置にセットする。ステップ３２５で、オーバーライド回路は、ＭＥＭＳもしくはＭＥＭＳ制御モジュール（例えばＭＥＭＳ制御モジュール１２０）またはその両方に対しオーバーライド信号をアサートする。例えば、Ｉ／Ｏピン（例えばＩ／Ｏピン１５５）は、別のＩＣのソケットに挿入されたとき、オーバーライド信号をアサートすることができる。プロセスはステップ３１０に戻る。
【００３４】
本明細書で使用する用語は、単に特定の実施形態を説明する目的のためのものであり、本発明を限定することは意図されていない。本明細書で用いられる、単数形「ある（“ａ”、“ａｎ”）」、および「該（“ｔｈｅ”）」は、文脈上明確に別途に示されていなければ、複数形も同じように含むことが意図されている。さらに、当然のことながら本明細書で用いられる「含む（“ｃｏｍｐｒｉｓｅ”）」もしくは「含んでいる（“ｃｏｍｐｒｉｓｉｎｇ”）」またはその両方は、述べられた機能、完全体、ステップ、オペレーション、エレメント、もしくはコンポーネント、またはこれらの組み合わせの存在を特定するが、一つ以上の他の機能、完全体、ステップ、オペレーション、エレメント、コンポーネント、もしくはこれらの群、またはこれらの組み合わせの存在を排除するものではない。
【００３５】
添付の特許請求の範囲におけるミーンズ・プラス・ファンクションまたはステップ・プラス・ファンクションの要素全ての、対応する構造、材料、動作および均等物は、具体的に請求された他の請求要素と組み合わせてその機能を遂行するための、一切の構造、材料または動作を包含することが意図されている。本発明の記述は、例示および説明の目的で提示されたもので、網羅的であることも、または本発明を開示した形態に限定することも意図されていない。当業者には、本発明の範囲および趣旨から逸脱することのない多くの修改および変形が明白であろう。本実施形態は、本発明の原理および実際的な応用を最善に説明し、他の当業者が、意図する特定の用途に適したさまざまな修改を加えたさまざまな実施形態に関して、本発明を理解できるように選択し説明されたものである。従って、諸実施形態に関連させて本発明を説明してきたが、当業者は、添付の特許請求の範囲の趣旨および範囲内において、本発明に修改を加えて実施できることを認識していよう。
【図１】
0005863822.tif 000002
【図２】
0005863822.tif 000003
【図３】
0005863822.tif 000004
【図４】
0005863822.tif 000005