(57)【特許請求の範囲】
【請求項１】
電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するゲート駆動回路であって、
上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、
上記増幅回路は、第１演算増幅器と、上記第１演算増幅器と上記電流調整回路との間に設けられたツェナーダイオードとを備え、上記増幅回路のオフセット電圧の調整は、上記ツェナーダイオードにより行われるゲート駆動回路。
【請求項２】
電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するゲート駆動回路であって、
上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、
上記増幅回路は、第１演算増幅器を備え、上記増幅回路のオフセット電圧の調整は、上記第１演算増幅器により行われるゲート駆動回路。
【請求項３】
電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するゲート駆動回路であって、
上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、
上記電流調整回路に対する入力電圧を外部から入力される調整電圧により調整するための入力端子を有し、この入力端子から入力された上記調整電圧に基づいて上記電流調整回路による上記スイッチング素子に対するゲート電流の大きさを調整するゲート駆動回路。
【請求項４】
上記増幅回路で増幅された後の上記温度検出回路の温度変化に伴う順方向電圧の変化の大きさを、上記ツェナーダイオードの降伏電圧の大きさによって補正し、上記電流調整回路はこの補正後の電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する請求項１に記載のゲート駆動回路。
【請求項５】
上記ツェナーダイオードは、上記スイッチング素子を冷却する放熱フィンに配置されている請求項４に記載のゲート駆動回路。
【請求項６】
上記温度検出回路に定電流を流すための定電流生成器を備え、上記定電流生成器は、抵抗と、電流調整用半導体素子と、演算増幅器とから構成され、上記抵抗における電圧降下が一定となるように、上記電流調整用半導体素子が上記演算増幅器により制御される構成である請求項１から請求項５のいずれか１項に記載のゲート駆動回路。
【請求項７】
上記電流調整回路に対する入力電圧を外部から入力される調整電圧により調整するための入力端子を有し、この入力端子から入力された上記調整電圧に基づいて上記電流調整回路による上記スイッチング素子に対するゲート電流の大きさを調整するものである請求項１、請求項２、請求項４、または請求項５のいずれか１項に記載のゲート駆動回路。
【請求項８】
上記温度検出回路は、上記スイッチング素子と同じチップ上に構成されている請求項１から請求項７のいずれか１項に記載のゲート駆動回路。
【請求項９】
上記温度検出回路は、ダイオードからなる請求項１から請求項８のいずれか１項に記載のゲート駆動回路。
【請求項１０】
上記スイッチング素子は、ワイドバンドギャップ半導体材料により形成されている請求項１から請求項９のいずれか１項に記載のゲート駆動回路。
【請求項１１】
上記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちいずれかである請求項１０に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換用半導体素子としての半導体スイッチング素子を駆動するゲート駆動回路に関するものである。
【背景技術】
【０００２】
電力変換用半導体素子としての半導体スイッチング素子（以下、単にスイッチング素子という）を駆動するゲート駆動回路として、従来、例えば以下のものが提示されている。すなわち、この従来技術は、定電流源によってスイッチング素子を駆動する場合に、定電流源からシャント抵抗を介してスイッチング素子のゲートに流れるゲート電流Ｉｃとシャント抵抗の抵抗値Ｒｏｕｔから得られる検出電圧Ｖｅと、基準電源の基準電圧Ｖｒｅｆとをオペアンプで比較して、常にＶｅ＝Ｖｒｅｆとなるようにゲート電流Ｉｃをフィードバック制御することで、定電流のばらつきを低減するようにしている（例えば、下記の特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１１４５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このようなゲート駆動回路によってスイッチング素子を駆動する場合、スイッチング動作に伴って発生するスイッチング損失とスイッチングノイズとはトレードオフの関係がある。このため、スイッチング損失の低減とスイッチングノイズの低減とを両立させる上では、スイッチング素子が駆動される条件（例えば、電流値や温度など）に応じて、ゲート抵抗やゲート電圧を制御してスイッチング素子に対するゲート電流の値を調整することが必要となる。【０００５】
従来、スイッチング素子を定電流駆動するゲート駆動回路において、スイッチング素子近傍の温度検出を行い、異常を検出した場合にはスイッチング動作を停止するなどの保護動作は行われている。しかし、上記のように、スイッチング素子が駆動される条件（例えば、電流値や温度など）に応じて、スイッチング素子に対するゲート電流の値を調整するなどの駆動状態の変更に関する制御は行なわれていなかった。そのため、例えばスイッチング素子近傍の温度の変化によって、スイッチング損失が大きくなり過ぎて素子が破壊したり、スイッチングノイズの発生が過多になるなど、スイッチング損失の低減とスイッチングノイズの低減の両立を図ることが難しかった。【０００６】
この発明は、上記の課題を解決するためになされたもので、スイッチング素子が駆動される際の温度条件などの変化に応じて、スイッチング素子に対するゲート電流を調整する制御を行えるようにして、自動的にスイッチング損失の低減とスイッチングノイズの低減の両立を図ることができるゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るゲート駆動回路は、電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するものであって、上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、上記増幅回路は、第１演算増幅器と、上記第１演算増幅器と上記電流調整回路との間に設けられたツェナーダイオードとを備え、上記増幅回路のオフセット電圧の調整は、上記ツェナーダイオードにより行われる。
また、この発明に係るゲート駆動回路は、電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するものであって、上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、上記増幅回路は、第１演算増幅器を備え、上記増幅回路のオフセット電圧の調整は、上記第１演算増幅器により行われる。
さらに、この発明に係るゲート駆動回路は、電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するものであって、上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅し、かつ増幅後の電圧をオフセット電圧で調整する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン／オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するとともに、上記電流調整回路に対する入力電圧を外部から入力される調整電圧により調整するための入力端子を有し、この入力端子から入力された上記調整電圧に基づいて上記電流調整回路による上記スイッチング素子に対するゲート電流の大きさを調整する。
【発明の効果】
【０００８】
この発明に係るゲート駆動回路によれば、スイッチング素子の温度が低くてスイッチング損失が許容できる場合には、スイッチング素子のゲート電流が減少するように制御してスイッチング素子のスイッチング速度を遅くすることで、スイッチングノイズの発生を抑制する。また、スイッチング素子の温度が高くてスイッチング損失が許容できない場合には、スイッチング素子のゲート電流が増加するように制御し、スイッチング素子のスイッチング速度を早くすることで、スイッチング損失の増加を抑制することができる。【０００９】
したがって、自動的にスイッチング損失の低減とスイッチングノイズの低減の両立を図ることができ、しかも、温度検出回路やゲート電流を調整する電流調整回路を従来と比べて少ない素子数で実現でき、かつゲート電流の値を精度良く調整することができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１によるゲート駆動回路を示す回路図である。
【図２】この発明の実施の形態１によるゲート駆動回路の温度検出回路を構成するダイオードの電圧−電流の関係を示す特性図である。
【図３】この発明の実施の形態１によるゲート駆動回路の増幅回路の入力電圧および出力電圧の温度依存性を示す特性図である。
【図４】スイッチング素子のゲート抵抗に対するスイッチング時間、およびスイッチング損失の関係を示す特性図である。
【図５】この発明の実施の形態２によるゲート駆動回路を示す回路図である。
【図６】この発明の実施の形態３によるゲート駆動回路を示す回路図である。
【図７】この発明の実施の形態４によるゲート駆動回路を示す回路図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１におけるゲート駆動回路を示す回路図である。
この実施の形態１のゲート駆動回路は、例えば、コンバータやインバータを構成するＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）からなる電力変換用のスイッチング素子１を備え、このスイッチング素子１に逆並列に還流用のダイオード２が接続されている。なお、スイッチング素子１としては、ＩＧＢＴに限らず、バワーＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）、バイポーラトランジスタ、ＧＴＯ（Gate  Turn  Off  thyristor）などの半導体素子を使用することができる。
【００１２】
また、スイッチング素子１とダイオード２が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード３を直列接続してなる温度検出回路４が設けられている。この温度検出回路４の一端側は電流制限用の抵抗Ｒ１を介して制御電源５に接続され、他端側は接地側端子１３に接続されている。そして、上記の制御電源５が特許請求の範囲において温度検出回路４に順方向電流を流す電流源に相当する。
【００１３】
ここで、上記の温度検出回路４を構成するダイオード３の出力特性は、周知のように、図２に示すようになっている。したがって、予め、図２のようなダイオード３の電圧−電流特性の温度依存性を取得しておくことで、温度検出回路４によってスイッチング素子１の温度を検出することができる。
【００１４】
スイッチング素子１のゲート側には、制御電源５、電流制限用の抵抗Ｒ２、スイッチング素子１のゲート電極にゲート電流を流して充電するためのＰチャンネル型のＭＯＳＦＥＴ７、電流制限用の抵抗Ｒ３、およびスイッチング素子１のゲート電極へのゲート電流の供給を停止して放電するためのＮチャンネル型のＭＯＳＦＥＴ８が順次接続され、ＭＯＳＦＥＴ８のソース側は接地側端子１３に接続されている。なお、制御電源５の電圧Ｖｃｃは、スイッチング素子１を駆動するために一定の電圧に調整されている。
【００１５】
電流制限用の抵抗Ｒ１と温度検出回路４の電流入力側との接続点には、第１演算増幅器９の一方の入力端子が接続されている。第１演算増幅器９の他方の入力端子は抵抗Ｒ４を介して接地側端子１３に接続されている。第１演算増幅器９の出力端子にはツェナーダイオード１０が接続されている。なお、抵抗Ｒ５は第１演算増幅器９の帰還用の抵抗である。そして、第１演算増幅器９が、特許請求の範囲において温度検出回路４の順方向電圧を増幅する増幅回路に対応している。
【００１６】
電流制限用の抵抗Ｒ２とＭＯＳＦＥＴ７のドレインとの接続点には第２演算増幅器１２の一方の入力端子が接続されている。制御電源５には電圧調整用の抵抗Ｒ６が接続され、この抵抗Ｒ６とツェナーダイオード１０との接続点に第２演算増幅器１２の他方の入力端子が接続されている。第２演算増幅器１２の出力端子はＭＯＳＦＥＴ７のゲートに接続されている。そして、第２演算増幅器１２とＭＯＳＦＥＴ７とが、特許請求の範囲においてスイッチング素子１のゲート電極に流すゲート電流Ｉの大きさを調整する電流調整回路に対応している。
【００１７】
１４はスイッチング素子１をオン／オフ制御するために外部より入力される制御信号の入力端子である。この入力端子１４は、抵抗Ｒ７を介してＭＯＳＦＥＴ８のゲートに接続されるとともに、抵抗Ｒ８やダイオード１５を介して抵抗Ｒ６とツェナーダイオード１０との接続点に接続されている。そして、上記の両ＭＯＳＦＥＴ７、８が、特許請求の範囲において外部信号を受けてスイッチング素子１をオン／オフさせるドライブ回路に対応している。
【００１８】
上記構成のゲート駆動回路において、先ず、外部から入力端子１４に入力される制御信号によってスイッチング素子１がオン／オフ制御される場合の基本的な動作について説明する。
【００１９】
まず、入力端子１４にＬレベル、すなわち接地側端子１３と同じ電圧の制御信号が入力された場合について説明する。このとき、ＭＯＳＦＥＴ８がオフするとともに、第２演算増幅器１２は入力端子間の電圧差が同じになるように、すなわち一方の入力端子に入力される、制御電源５の電位Ｖｃｃからゲート電流と抵抗Ｒ２による電圧降下を差し引いた電位が、もう一方の入力端子に入力される、Ｖｂの電位と制御電源５の電位Ｖｃｃとの間の電位差と同じになるように、ＭＯＳＦＥＴ７のゲート電圧を制御し、ＭＯＳＦＥＴ７のオン抵抗を調節することによりゲート電流の大きさを制御する。このように、制御電源５から抵抗Ｒ２およびＭＯＳＦＥＴ７を介してスイッチング素子１のゲート電極にゲート電流Ｉが供給されるため、スイッチング素子１がオンする。
【００２０】
次に、入力端子１４に制御電源５の電位Ｖｃｃと同じ電位であるＨレベルの制御信号が入力された場合について説明する。このとき、ＭＯＳＦＥＴ８がオンするとともに、第２演算増幅器１２の入力端子間の電圧差がなくなることにより、第２演算増幅器１２は、抵抗Ｒ２に電流が流れないように、ＭＯＳＦＥＴ７をオフする。これにより、制御電源５からスイッチング素子１のゲート電極にゲート電流Ｉが供給されなくなるため、スイッチング素子１がオフする。
【００２１】
次に、温度検出回路４によるスイッチング素子１近傍の温度検出に基づくゲート電流Ｉの調整動作について説明する。
【００２２】
温度検出回路４を構成するダイオード３の電圧−電流特性の温度依存性として、ダイオード３のカソード電流が一定の場合、図２に示したように、アノード・カソード間電圧が温度によって変化する。
【００２３】
そこで、温度検出回路４の順方向電圧Ｖａを第１演算増幅器９により増幅する。図３に示すように、ツェナーダイオード１０のスレッシュホールド電圧成分Ｖｚは、第１演算増幅器９の増幅後の出力電圧のオフセット電圧となるので、このオフセット電圧Ｖｚを差し引いた電圧分をゲート電流調整用の電流調整電圧Ｖｂとして利用する。このオフセット電圧Ｖｚを差し引いて得られる電流調整電圧Ｖｂは、図３の特性から分かるように、温度が小さくなると大きくなる特性となる。なお、オフセット電圧Ｖｚを差し引くにあたり、上記の方法以外に、第１演算増幅器９にオフセットを設けて差し引いてもかまわない。
【００２４】
いま、スイッチング素子１の温度が低い場合、温度検出回路４の順方向電圧Ｖａが大きくなるので、第１演算増幅器９の両入力端子間の電圧差が同じになるように、第１演算増幅器９は出力電圧を大きく調整する。これにより、電流調整電圧Ｖｂは、制御電源５の電位Ｖｃｃが抵抗Ｒ６と抵抗Ｒ８とによって分圧された電圧よりも大きく調整される。この結果、第２演算増幅器１２の電流調整電圧Ｖｂと制御電源５の電位Ｖｃｃ間の電位差が小さくなるので、第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子１のゲート電流Ｉが減少するように制御される。このため、スイッチング素子１のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化（ｄｉ／ｄｔ）が小さくなるのでスイッチングノイズが抑制される。つまり、スイッチング素子１の温度が低くてスイッチング損失が許容できる場合、スイッチングノイズの発生が低減される。
【００２５】
一方、スイッチング素子１の温度が高い場合、温度検出回路４の順方向電圧Ｖａが小さくなるので、第１演算増幅器９の出力電圧は、温度の低い場合と比べて、低い電圧に調整する。この結果、電流調整電圧Ｖｂは、制御電源５の電位Ｖｃｃが抵抗Ｒ６と抵抗Ｒ８とによって分圧された電圧よりも小さく調整される。よって、第２演算増幅器１２の両入力端子間の電圧差が大きく調整されるので、第２演算増幅器１２はＭＯＳＦＥＴ７のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子１のゲート電流Ｉが増大するように制御される。このため、スイッチング素子１のスイッチング速度が早くなるので、その際の電流変化（ｄｉ／ｄｔ）が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される。つまり、スイッチング素子１の温度が高くてスイッチング損失が許容できない場合、スイッチング損失の増加が低減される。
【００２６】
なお、スイッチング素子１の温度変化によるゲート電流Ｉの調整は、第１演算増幅器９のゲインを調整したり、あるいはツェナーダイオード１０と直列に図示しない抵抗を接続することで調整することも可能である。
【００２７】
また、ツェナーダイオード１０は、ここではスイッチング素子１と同じチップ上に配置した構成としているが、この構成に限らず、これとは別のチップとして配置してもよい。例えば、スイッチング素子１を冷却する放熱フィンの近傍に配置した構成としてもよい。この構成の場合、周辺温度が変化した際に、スイッチング素子１の許容できる温度差をツェナーダイオード１０により検出することができる。この点について以下説明する。
【００２８】
一般的に、定格５Ｖ以上のツェナーダイオード１０を使用すれば、温度が上昇するとその降伏電圧が増加するという正特性を示す。
【００２９】
したがって、周辺温度が低くて放熱フィンがスイッチング損失を許容できる場合には、同時にツェナーダイオード１０の降伏電圧が小さくなるので、電流調整電圧Ｖｂが大きくなるように調整される。その結果、電流調整電圧Ｖｂと制御電源５の電位Ｖｃｃ間の電位差が小さくなるので、電流調整回路１２、７によってスイッチング素子１へのゲート電流Ｉが小さくなるように制御される。
【００３０】
一方、周辺温度が高くて放熱フィンがスイッチング損失を許容できない場合には、同時にツェナーダイオード１０の降伏電圧が大きくなるので、電流調整電圧Ｖｂが小さくなるように調整される。その結果、電流調整電圧Ｖｂと制御電源５の電位Ｖｃｃ間の電位差が大きくなるので、電流調整回路１２、７によってスイッチング素子１に対するゲート電流Ｉが大きくなるように制御される。
【００３１】
このように、温度が上昇するとこれに伴って降伏電圧が増加する正特性を有するツェナーダイオード１０を使用することにより、チップ温度だけではなく、周辺温度や放熱フィンなどの温度が変化した場合でもスイッチング損失とスイッチングノイズとのトレードオフを図ることができる。
【００３２】
なお、上記の説明は、正特性のツェナーダイオード１０を使用することで、周辺温度が上昇するとスイッチング素子１のゲート電流Ｉが大きくなるように制御するようにしているが、一方、定格５Ｖ以下のツェナーダイオード１０は通常、負特性を示す。よって、このような負特性をもつツェナーダイオード１０を使用すれば、温度上昇に伴って降伏電圧が小さくなるので、電流調整電圧Ｖｂが大きくなり、その結果、電流調整回路１２、７によってスイッチング素子１に対するゲート電流Ｉが小さくなるように制御される。このように、使用するツェナーダイオード１０の特性によってゲート電流Ｉの補正傾向を調整することができる。
【００３３】
次に、上述したスイッチング素子１のゲート電流あるいはゲート抵抗に対するスイッチング時間やスイッチング損失の関係について具体的に説明する。
【００３４】
図４（ａ）はスイッチング素子１のゲート抵抗とスイッチング時間との関係を、図４（ｂ）はゲート抵抗とスイッチング損失との関係をそれぞれ示している。この場合、ゲート抵抗とゲート電流の大きさとの関係は反比例の関係にあり、ゲート抵抗が小さい場合にはゲート電流は大きくなる。なお、ここでのゲート抵抗は、ＭＯＳＦＥＴ７のオン抵抗に相当する。
【００３５】
スイッチング素子１の温度が低い場合、当該スイッチング素子１のスイッチング損失が幾分増大してもスイッチング素子１のジャンクション温度が破壊レベルに至らないため、スイッチング素子１のゲート抵抗を大きくして（つまり、ゲート電流Ｉを小さくして）スイッチング時間を遅くすることで、電流変化（ｄｉ／ｄｔ）が小さくなり、その結果、スイッチングノイズの発生を低減することができる。
【００３６】
また、スイッチング素子１のスイッチング時間とスイッチングノイズの大きさとの関係については、スイッチング素子１が接続される回路の形状などにより定まるインダクタンス値や電流の大きさなどにより決まるが、いずれの場合にせよ、スイッチング素子１のゲート抵抗を小さく（つまり、ゲート電流Ｉを大きく）すると、スイッチング時間が早くなるので、スイッチング損失が低減されるが、スイッチング素子１がオン／オフする際の電流変化（ｄｉ／ｄｔ）が大きくなり、その結果、発生するスイッチングノイズが大きくなる。
【００３７】
スイッチング素子１の温度に関しても、スイッチング素子１が設置されている条件や冷却など方法によりその程度は異なるが、ゲート抵抗が大きくなると（つまり、ゲート電流Ｉが小さくなると）スイッチング損失が大きくなるため、素子の温度も高くなる傾向にある。
【００３８】
電流調整回路を構成するＭＯＳＦＥＴ７のゲート電圧に関しても、使用する素子によって特性が異なるが、ＭＯＳＦＥＴ７のゲート電圧を制御することにより、ＭＯＳＦＥＴ７のソース・ドレイン間のオン抵抗の値を制御することができる。
【００３９】
以上の観点から、この実施の形態１では、スイッチング素子１が駆動される際の温度条件の変化に応じて、電流調整回路の出力インピーダンスに相当するＭＯＳＦＥＴ７のオン抵抗を第２演算増幅器１２により調整してスイッチング素子１のゲート電流Ｉを制御することで、自動的にスイッチング損失の低減とスイッチングノイズの低減の両立を図る。
【００４０】
すなわち、スイッチング素子１の温度が低い場合、図４（ａ）に示すように、第２演算増幅器１２からＭＯＳＦＥＴ７のゲートに加えるゲート電圧を下げてＭＯＳＦＥＴ７のオン抵抗（ゲート抵抗）を１０Ωから４０Ωに変えることにより、スイッチング素子１のオン時のスイッチング時間を２５ｎｓから４３ｎｓに、また、オフ時のスイッチング時間を２８０ｎｓから７７０ｎｓに変えることで、スイッチング時に発生するノイズを低減する。ただし、図４（ｂ）に示すように、スイッチング時の損失は１．２ｍＪから１．８ｍＪに増大する。逆に、スイッチング素子１の温度が高い場合、第２演算増幅器１２からＭＯＳＦＥＴ７のゲートに加えるゲート電圧を高くしてＭＯＳＦＥＴ７のオン抵抗（ゲート抵抗）を小さくし、スイッチング素子１のスイッチング時間を短くすることで、スイッチング損失を小さくする。
【００４１】
以上のように、この実施の形態１では、スイッチング素子１の温度が低くてスイッチング損失が許容できる場合には、スイッチング素子１のゲート電流Ｉが減少するように制御し、スイッチング素子１のスイッチング速度を遅くすることで、スイッチングノイズの発生を抑制する。また、スイッチング素子１の温度が高くてスイッチング損失が許容できない場合には、スイッチング素子１のゲート電流Ｉが増加するように制御し、スイッチング素子１のスイッチング速度を早くすることでスイッチング損失の増加を抑制する。
【００４２】
これにより、自動的にスイッチング素子１のスイッチング損失の低減とスイッチングノイズの低減との両立を図ることができるので、従来のように、スイッチング素子１近傍の温度の変化によって、スイッチング損失が大きくなり過ぎて素子が破壊したり、スイッチングノイズの発生が過多になるなどの不具合発生を無くすことができる。
【００４３】
実施の形態２．
図５はこの発明の実施の形態２におけるゲート駆動回路を示す回路図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【００４４】
温度変化や他の回路からのノイズなどに起因して制御電源５の電源電圧Ｖｃｃが変動することがある。そして、電源電圧Ｖｃｃが変動すると、これに伴って温度検出回路４の順方向電圧Ｖａが変動して、ダイオード３の順方向電流が変動し、その結果、正確な温度変化を検出できず、温度以外の条件によってスイッチング素子１の駆動状態が変化してしまうことになる。
【００４５】
その不具合を回避するため、この実施の形態２では、温度検出回路４の順方向電流の大きさが常に一定になるような定電流を流すための定電流生成器１７が設けられている。すなわち、この定電流生成器１７は、既知の抵抗値をもつ抵抗Ｒ１０〜Ｒ１２と、第３演算増幅器１８と、電流調整用の半導体素子であるＰチャンネル型のＭＯＳＦＥＴ１９とから構成されている。
【００４６】
制御電源５と温度検出回路４との間に定電流生成器１７を構成する抵抗Ｒ１０とＭＯＳＦＥＴ１９とが順次接続されている。また、抵抗Ｒ１０とＭＯＳＦＥＴ１９のドレインとの接続点に第３演算増幅器１８の一方の入力端子が接続されている。さらに、制御電源５と接地側端子１３との間に定電流生成器１７を構成する２つの抵抗Ｒ１１、Ｒ１２が直列に接続され、両抵抗Ｒ１１、Ｒ１２の接続点に第３演算増幅器１８の他方の入力端子が接続されている。
【００４７】
そして、制御電源５の電圧Ｖｃｃに対して、抵抗Ｒ１０と抵抗Ｒ１１における電圧降下がそれぞれ同じになるように、つまり、第３演算増幅器１８の両入力端子に加わる電圧が同じになるように、電流調整用のＭＯＳＦＥＴ１９のゲート電圧をフィードバック制御することで、温度検出回路４に流れる順方向電流の大きさが常に一定になるように調整される。
【００４８】
また、この実施の形態２では、第１演算増幅器９の一方の入力端子の前段にフィルタ２０を設け、外部からのノイズの影響を低減するようにしている。これにより安定した動作を実現することができる。
その他の構成、および作用効果は実施の形態１と同様であるから、ここでは詳しい説明は省略する。
【００４９】
実施の形態３．
図６はこの発明の実施の形態３におけるゲート駆動回路を示す回路図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【００５０】
この実施の形態３において、実施の形態１と異なる点は、スイッチング素子１のゲート電流Ｉを外部からも制御できるようにするため、外部から調整電圧Ｖｄを入力するための入力端子２１を有する。そして、この入力端子２１は、電圧調整用の抵抗Ｒ１４を介して第２演算増幅器１２の他方の入力端子に接続されている。また、第１演算増幅器９の出力端子には、前述のツェナーダイオード１０に加えて電圧調整用の抵抗Ｒ１３が接続されている。
【００５１】
このような構成により、入力端子２１から入力された調整電圧Ｖｄによって、第１演算増幅器９の出力電圧に基づく電流調整電圧Ｖｂに対して補正をかけることができる。そして、調整電圧Ｖｄによって補正された後の電流調整電圧Ｖｂを第２演算増幅器１２の他方の入力端子に加えることで、第２演算増幅器１２からＭＯＳＦＥＴ７に加わるゲート電圧を調整してスイッチング素子１のゲート電流Ｉを制御する。
【００５２】
これにより、スイッチング素子１のゲート電流の大きさを、温度検出回路４の検出出力に基づいて調整するだけでなく、入力端子２１から入力される調整電圧Ｖｄによって、温度以外の条件によってスイッチング素子１のゲート電流の大きさを調整することが可能となる。
【００５３】
なお、外部から入力される調整電圧Ｖｄに基づくスイッチング素子１のゲート電流の変化の調整の割合と、温度検出回路４の検出出力に基づく第１演算増幅器９の出力電圧によるスイッチング素子１のゲート電流の変化の調整の割合とは、上記抵抗Ｒ１３，Ｒ１４や、第１演算増幅器９のゲインにより調整することが可能である。
【００５４】
すなわち、スイッチング素子１のターンオン時のゲート抵抗の大きさは、抵抗Ｒ２の大きさとＭＯＳＦＥＴ７のオン抵抗により決まり、また、ターンオフ時のゲート抵抗の大きさは、抵抗Ｒ３の大きさとＭＯＳＦＥＴ８のオン抵抗により決まる。したがって、駆動されるスイッチング素子１の特性に合わせて上記の抵抗の値を調整するとともに、スイッチング素子１の温度状態、および外部から入力端子２１に入力される調整電圧Ｖｄの大きさによってスイッチング素子１のゲート電流Ｉを調整することができる。
その他の構成、および作用効果は実施の形態１と同様であるから、ここでは詳しい説明は省略する。
【００５５】
実施の形態４．
図７はこの発明の実施の形態４におけるゲート駆動回路を示す回路図であり、図１に示した実施の形態１と対応もしくは相当する構成部分には同一の符号を付す。
【００５６】
この実施の形態４において、実施の形態１と異なる点は、温度検出回路４に流れる電流を調整するために、制御電源５と温度検出回路４のダイオード３との間に定電流ダイオード２２が設けられている。また、スイッチング素子１をオン／オフ制御するために外部より入力される制御信号の入力端子１４が、電流調整回路を構成するＭＯＳＦＥＴ７のソース側に電流制限用の抵抗Ｒ２を介して接続されている。
【００５７】
さらに、この構成の場合、入力端子１４に接地側端子１３と同じ接地電圧のＬレベルの制御信号が入力された際に、ＭＯＳＦＥＴ７がオフしてスイッチング素子１に加わるゲート電流が放電されなくなるのを防止するため、ＭＯＳＦＥＴ７と並列にオフ用ダイオード２３が接続されている。これによって入力端子１４に接地側端子１３と同じＬレベルの制御信号が入力された際に、スイッチング素子１が確実にオフされるようにしている。
【００５８】
なお、ＭＯＳＦＥＴ７と並列にオフ用ダイオード２０を接続する代わりに、ＭＯＳＦＥＴ７のボディダイオードを使用してもよい。また、電流制限用の抵抗Ｒ２の値が小さい場合には、これに直列にオフ用ダイオード２３に直列に抵抗を接続してもよい。
【００５９】
この実施の形態４の構成においては、入力端子１４からスイッチング素子１がオンする電圧以上の電圧をもつＨレベルの制御信号が入力されると、この制御信号の振幅と電流調整電圧Ｖｂの差分の電圧が電流制限用の抵抗Ｒ２の両端に発生するように、第２演算増幅器１２によってＭＯＳＦＥＴ７のゲート電圧が調整される。これによって、スイッチング素子１のゲート電流Ｉの大きさが調整されてスイッチング素子１がオンする。一方、入力端子１４に接地側端子１３と同じ接地電圧のＬレベルの制御信号が入力されると、ＭＯＳＦＥＴ７がオフし、これによってスイッチング素子１がオフする
【００６０】
なお、ツェナーダイオード１０に関しては、実施の形態１の場合に説明したように、使用するツェナーダイオード１０の正負の特性によってゲート電流Ｉの補正傾向を調整することができる。この場合、ツェナーダイオード１０は、スイッチング素子１と同じチップ上に配置した構成とするだけでなく、これとは別のチップとして配置してもよい。例えば、スイッチング素子１を冷却する放熱フィンの近傍に配置してもよい。
【００６１】
これにより、スイッチング素子１のチップ温度と周辺温度によりスイッチング素子１のゲート電流Ｉの大きさを可変してスイッチング速度を自動的に調整することができる。その結果、外部から入力端子１４に与えられる制御信号に基づいて、スイッチングノイズとスイッチング損失とのトレードオフを自動的に調整して、スイッチング素子１を駆動することができる。
【００６２】
この発明は、上記の実施の形態１〜４の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲において、上記の実施の形態１〜４の構成について、各種の変形を加えたり、構成を省略することができ、また、それぞれ実施の形態１〜４の構成を適宜に組み合わることが可能である。
【００６３】
また、上記の実施の形態１〜４では、スイッチング素子１などの半導体素子が珪素によって形成されたものを示したが、これに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体材料により形成してもよい。このようなワイドバンドギャップ半導体材料としては、例えば炭化珪素、窒化ガリウム系材料、またはダイヤモンドがある。
【００６４】
このようなワイドバンドギャップ半導体材料によって形成されたスイッチング素子１などの半導体素子は、耐電圧性が高く、許容電流密度も高いために小型化が可能である。そして、これらの小型化されたスイッチング素子１などを用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の小型化が可能である。さらに、電力損失が低いため、スイッチング素子やダイオードの高効率化が可能であり、ひいては半導体モジュールの高効率化が可能になる。
【００６５】
一方、ワイドバンドギャップ半導体材料によって形成されたスイッチング素子１は、珪素で形成されたスイッチング素子に比べてスイッチングノイズの発生が多くなる傾向にあることから、本発明を適用することが特に有効となる。
【図１】
0006045611.tif 000002
【図２】
0006045611.tif 000003
【図３】
0006045611.tif 000004
【図４】
0006045611.tif 000005
【図５】
0006045611.tif 000006
【図６】
0006045611.tif 000007
【図７】
0006045611.tif 000008