(57)【特許請求の範囲】
【請求項１】
半導体ウエハにマトリクス状に複数の受光素子が配設された光電変換部を形成する工程と、
前記光電変換部上に光透過性材料からなる絶縁層を形成する工程と、
前記光電変換部の直上域の絶縁層上に複数のウェルを形成する工程と、
１又は複数の前記受光素子毎に切断されるように、前記ウェル形成後のウエハを切断してチップ化する工程と、を有し、
前記光電変換部、前記絶縁層及び前記ウェルが一連のウエハプロセスにより一体で形成
されたイメージセンサを得る、イメージセンサの製造方法であって、
前記絶縁層上に第１のレジスト層及び金属層を形成し、さらに第２のレジスト層を形成し、該第２のレジスト層のウェルとなる部分以外の部分を露光してレジスト樹脂を硬化させると共に、前記第２のレジスト層の未硬化のレジスト樹脂、その直下域に設けられた金属層及びその直下域に設けられた第１のレジスト層のレジスト樹脂を除去することにより、複数のウェルを形成し、
各ウェルの側面に、一のウェルに充填された試料から発せられた光が前記一のウェルに隣接する他のウェルに入射することを防止するための光反射層又は光吸収層を形成し、さらに、該光吸収層又は該光反射層は該各ウェルの底面には形成されない、イメージセンサの製造方法。
【請求項２】
１又は複数の前記受光素子毎に、１つのウェルが形成されている、請求項１に記載のイメージセンサの製造方法。
【請求項３】
前記光電変換部が、ＣＣＤ又はＣＭＯＳにより構成されている、請求項１又は２に記載
のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を使用したイメージセンサ及びその製造方法、並びにこのイメージセンサを搭載したセンサデバイスに関する。より詳しくは、ゲル状又は液体状の試料を測定対象とするイメージセンサの構造、製造方法及びセンサデバイスに関する。
【背景技術】
【０００２】
近年、溶液のｐＨ測定、ＤＮＡやたんぱく質の解析などを、二次元画像として表示する化学センサ又はバイオセンサの需要が増加している。このような化学センサとしては、例えば、集光した光スポットによる励起電流から半導体素子の表面電位を読み取る表面電位測定法（ＳＰＶ法）を利用したＬｉｇｈｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｐｏｔｅｎｔｉｏｍｅｔｒｉｃ  Ｓｅｎｓｏｒ（ＬＡＰＳ）がある（例えば、特許文献１，２参照。）
【０００３】
一方、特許文献１，２などに記載されている従来の化学センサは、検出画像を二次元マップとして取り込むことができるが、基板表面から光を入射させるため、透明基板や透明電極が必要となる。また、これらのセンサは、光源と素子がそれぞれ１つであるため、光源をスポット状態にしても発生した励起キャリアが半導体素子の平面方向に拡散して、観察対象となる励起電流の範囲が広がってしまう。このため、画像分解能が低いという問題点がある。
【０００４】
そこで、従来、検出感度が高く、かつノイズ成分が少ない信号が得られ、更に、電荷信号を二次元的データとして出力することが可能なデバイスとして、ＣＣＤ及びＣＭＯＳイメージセンサなどの固体撮像素子を検出手段に用いた化学センサやバイオセンサが提案されている（例えば、特許文献３〜６参照。）。また、半導体基板に、光源、セル及び受光部を集積形成した溶液成分センサもある（特許文献７参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１３１２７６号公報
【特許文献２】特開２００８−２４１３３５号公報
【特許文献３】特開２００４−３０１６４８号公報
【特許文献４】特開２００９−１６５２１９号公報
【特許文献５】特開２００６−１６２５８５号公報
【特許文献６】特開２００５−２２７１５５号公報
【特許文献７】特開平６−１８４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来の技術には、以下に示す問題点がある。即ち、特許文献３,４に記載の分析装置は、高い分解能が求められる場合には、別途ウェルと検出器とのアライメント（位置合わせ）を行う手段が必要となるため、装置の小型化及び簡素化が困難であるという問題点がある。
【０００７】
一方、特許文献５に記載のセンサは、導電性薄膜に試料を直接接触させ、試料の化学反応で生じる電気信号をダイオードで感知しているため、僅かな電気信号を導電性薄膜で捕らえる必要がある。このため、例えば導電性薄膜を金属で形成した場合、表面粗さや酸化状態などが検出感度に大きく影響し、その表面形状や形成プロセスの維持管理を極めてシビアに行わなければならないという問題点がある。また、特許文献５に記載のセンサでは、ＣＣＤは試料から発せられる電気信号を感知しているに過ぎず、光現象を二次元画像として出力することはできない。
【０００８】
更に、特許文献６に記載のイメージセンサは、測定対象の試料をセンサの保護膜上に直接載せて観察しているため、粘度の低い試料の測定には不向きであり、また、複数種の試料を同時に測定することもできないという問題点がある。更にまた、特許文献７に記載のセンサは、複数の基板を貼り合わせて製造されるが、その際、精度良く位置合わせすることが難しいという問題点がある。更に、このセンサは、濃度など試料の成分分析を目的とするものであり、前述した特許文献５に記載のセンサと同様に、試料の光現象を二次元画像として出力することはできない。
【０００９】
そこで、本発明は、装置を小型化及び簡素化することができ、低コストで製造することが可能なイメージセンサ及びその製造方法、並びにセンサデバイスを提供することを主目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るイメージセンサは、複数の受光素子を備え、入射した光を電気信号に変換する光電変換部と、光透過性材料からなり、前記光電変換部を覆うように形成された絶縁層と、前記光電変換部の直上域の絶縁層上に形成された１又は複数のウェルと、を有し、前記光電変換部、前記絶縁層及び前記ウェルは、一連のウエハプロセスにより一体で形成されており、前記光電変換部の受光素子により、前記ウェル内に充填された試料の光現象を検出するものである。
本発明においては、光電変換部とウェルとが一体で形成されているので、アライメント手段が不要となる。これにより、装置を小型化及び簡素化することができると共に、低コスト化を実現することができる。
このイメージセンサでは、受光素子の１画素又は複数画素毎に、１つのウェルを形成してもよい。
また、前記光電変換部は、例えばＣＣＤ又はＣＭＯＳにより構成することができる。
更に、前記ウェルの表面には、保護膜が形成されていてもよい。
更にまた、前記ウェルが複数設けられている場合は、各ウェルの少なくとも側面に、前記試料から発せられた光が隣接するウェルに入射することを防止するための光吸収層又は光反射層を形成することもできる。
【００１１】
本発明に係るイメージセンサの製造方法は、半導体ウエハにマトリクス状に複数の光電変換部を形成する工程と、前記光電変換部上に光透過性材料からなる絶縁層を形成する工程と、前記光電変換部の直上域の絶縁層上に１又は複数のウェルを形成する工程と、前記ウェル形成後のウエハを切断してチップ化する工程と、を有し、前記光電変換部、前記絶縁層及び前記ウェルが一連のウエハプロセスにより一体で形成されたイメージセンサを得るイメージセンサを得る。
本発明においては、半導体装置の製造技術を応用してイメージセンサを製造しているため、光電変換部の直上域の所定の位置に、精度良くウェルを形成することができる。
この製造方法では、例えば、ウェルとなる部分にレジスト層を設け、それ以外の部分にめっき法により金属からなる壁構造体を形成し、その後前記レジスト層を除去することにより、ウェルを形成してもよい。
又は、前記絶縁層上にレジスト層及び金属層を形成し、該レジスト層のウェルとなる部分以外の部分を露光してレジスト樹脂を硬化させると共に、未硬化のレジスト樹脂及びその直上域に設けられた金属層を除去することによりウェルを形成してもよい。
この方法で複数のウェルを形成した場合、各ウェルの少なくとも側面には、一のウェルに充填された試料から発せられた光が前記一のウェルに隣接する他のウェルに入射することを防止するための反射層又は吸収層を形成してもよい。
【００１２】
本発明に係るセンサデバイスは、前述したイメージセンサが搭載されたものである。
本発明においては、光電変換部とウェルとが一体化されたイメージセンサが搭載されているため、光電変換部とウェルとの位置合わせのためのアライメント手段が不要となる。これにより、装置を小型化、簡素化及び低コスト化することが可能となる。
【発明の効果】
【００１３】
本発明によれば、光電変換部とウェルとを一体化しているため、装置を小型化及び簡素化することができると共に、低コストで製造することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係るイメージセンサの構成を模式的に示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の第２の実施形態に係るイメージセンサの製造方法をその工程順に示す図である。
【図３】（ａ）〜（ｆ）は電鋳法によりウェル５を形成する方法を、その工程順に示す断面図である。
【図４】（ａ）〜（ｇ）はハードマスク層を備えた壁構造体によりウェル５を形成する方法を、その工程順に示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第３の実施形態に係るセンサデバイスの製造方法をその工程順に示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について、添付の図面を参照して詳細に説明する。なお、本発明は、以下に示す各実施形態に限定されるものではない。また、説明は、以下の順序で行う。
１．第１の実施の形態  （センサ構造の例）
２．第２の実施の形態
（製造方法：電鋳法によりウェルを形成する例）
３・第２の実施形態の変形例
（製造方法：ハードマスク層を備えた壁構造体でウェルを形成する例）
４．第３の実施の形態  （センサデバイスの例）
【００１６】
＜１．第１の実施の形態＞
［イメージセンサの構成］
先ず、本発明の第１実施形態に係るイメージセンサについて説明する。図１は本実施形態のイメージセンサの構成を模式的に示す断面図である。図１に示すように、本実施形態のイメージセンサ１は、光電変換部２上に、絶縁層３を介して、測定対象のゲル状又は液体状の試料６が貯留される１又は複数のウェル５が形成されている。
【００１７】
［光電変換部２］
光電変換部２は、試料６の光現象を検出して、電気信号として出力するものであり、複数の受光素子がマトリクス状に配設されている。このような光電変換部２は、例えばＣＣＤ（Charge Coupled Device：電荷結合素子）やＣＭＯＳ（相補性金属酸化膜半導体）などの固体撮像素子により構成することができる。
【００１８】
［絶縁層３］
絶縁層３は、光電変換部２とウェル５を構成する壁構造体４とを電気的に絶縁するものであり、試料６や受光素子での光検出に影響しない材料で形成されている。具体的には、絶縁層３は、例えば酸化シリコン（ＳｉＯ２）及び窒化シリコン（ＳｉＮｘ）などの光透過性がある無機材料、ポリイミドなどの高融点でかつ光透過性がある高分子材料で形成することができる。
【００１９】
［ウェル５］
ウェル５は、壁構造体４よって区画された空間であり、例えば光電変換部２に設けられた受光素子の１画素又は複数画素毎に設けられている。そして、このウェル５内において、測定対象のゲル状又は液体状の試料６について、光現象の測定を行う。このウェル５を構成する壁構造体４の高さ、幅及び強度は特に限定されるものではなく、所定量の試料６を貯留できるものであればよい。
【００２０】
また、ウェル５の形状は、例えば平面視で四角形状又は六角形状とすることができる。ウェル５の形状を、平面視で四角形状にした場合、光電変換部２の受光素子と同一形状又はその整数倍の形状とすることができるため、検出精度が向上する。特に、ウェル５の形状が平面視で六角形状の場合、ウェル５内で発光した光が多重反射しやすくなるため、受光素子がウェル５内で起こる発光現象を最大限に取り込むことが可能となる。更に、試料６がビーズを含む場合は、ウェル５の形状が平面視で六角形状であると、ビーズが最密充填されやすくなり、検出精度が向上する。
【００２１】
更に、壁構造体４は、金属材料で形成されているか又はその一部に金属層を有していることが望ましい。なお、壁構造体４が金属層を有する構造の場合、その他の部分を構成する材料は、実装工程に耐えうる程度の耐熱性を有するものであればよい。このような材料で構成することにより、受光素子への集光効果及び受光効率を向上させることができる。
【００２２】
また、少なくとも、ウェル５（壁構造体４）の側面は、光を透過しない材料で形成されていることが望ましい。これにより、ノイズを低減し、高分解能で検出することが可能となる。更に、本実施形態のイメージセンサ１では、壁構造体４の表面に保護膜が形成されていてもよい。これにより、例えば、試料６とウェル５（壁構造体４）との相互作用や、壁構造体４の変質や劣化を防止することができる。
【００２３】
このように、本実施形態のイメージセンサ１では、光電変換素子２とウェル５とが一体で形成されているため、アライメント作業や手段が不要となる。また、ウェル５は、光電変換素子２と同様に、ウエハプロセスで形成することが可能であるため、位置合わせ精度を数μｍ以内に抑えることができる。これにより、高分解能の分析が可能となる。
【００２４】
更に、このイメージセンサ１では、受光素子の画素とウェル５とを対応させて形成することも可能であるため、高分解能での分析を実現することができる。更にまた、ウェル５内で細胞の培養などを行うことも可能であるため、試料５の経時変化を観察することも可能である。
【００２５】
＜２．第２の実施の形態＞
［イメージセンサの製造方法の概要］
次に、本発明の第２の実施形態として、前述した１の実施形態のイメージセンサの製造方法について説明する。図２（ａ）〜（ｃ）は本実施形態のイメージセンサの製造方法をその工程順に示す図である。本実施形態においては、先ず、図２（ａ）に示すように、半導体ウエハ１１に、光電変換素子２としてＣＣＤやＣＭＯＳなどの固体撮像素子を形成し、その上に絶縁層３を形成する。これら光電変換素子２及び絶縁層３の製造方法は、特に限定されるものではなく、公知の方法を適用することができる。
【００２６】
次に、図２（ｂ）に示すように、絶縁層３上にウェル５を形成する。その方法は、特に限定されるものではないが、例えば、金属材料により壁構造体４を形成する場合は、後述する電鋳法などを適用することができる。その後、図２（ｃ）に示すように、公知の方法によりウエハ１１を切断し、個々のイメージセンサ１に分離する。
【００２７】
［電鋳法によるウェル５の形成］
以下、電鋳（めっき）法により、ウエハレベルでウェル５を作製する方法について、光電変換素子２が既存のＣＭＯＳである場合を例にして、具体的に説明する。電鋳法は、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法や物理蒸着（ＰＶＤ： Physical Vapor Deposition）法では製膜に時間がかかり、形成が困難な数μｍ〜数十μｍの厚い金属膜を形成することができるため、半導体デバイスのバンプ形成やＭＥＭＳ（Micro Electro Mechanical Systems）デバイスの構造体形成などで一般的に用いられている。
【００２８】
図３（ａ）〜（ｆ）は電鋳法によりウェル５を形成する方法を、その工程順に示す断面図である。電鋳法によりウェル５を形成する場合は、先ず、図３（ａ）に示すように、複数のＣＭＯＳ２１が形成され、表面に絶縁層３が形成された半導体ウエハの所定位置に、スパッタ法及び真空蒸着法などの薄膜堆積法により、シード層１２となる金属膜を形成する。このシード層１２は、厚さが数十ｎｍ程度あればよく、例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｔ、Ｐｄ若しくはこれらの合金、又は積層膜により形成することができる。
【００２９】
次に、図３（ｂ）に示すように、シード層１２を形成後のウエハ表面に、スピンコート法などによりレジスト溶液を塗布するか、又はフィルムレジストを貼付し、厚膜レジスト層１３を形成する。その後、図３（ｃ）に示すように、露光及び現像を行い、ウェル５となる部分を残して、レジスト層１３を除去する。
【００３０】
そして、図３（ｄ）に示すように、電鋳（めっき）法により、シード層１２から金属膜を成長させて、壁構造体４を形成する。その際、壁構造体４の材料としては、例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｐｔ、Ｐｄ若しくはこれらの合金、又はこれらの金属と耐食性を有するＺｎ、Ｃｄ、Ｐｂとの合金などを使用することができる。また、壁構造体４の高さは、ウェル５内に貯留される試料６に応じて適宜設定することができるが、１μｍ以上とすることが望ましい。
【００３１】
次に、図３（ｅ）に示すように、剥離液又はＯ２などのドライアッシングを用いて、レジスト１３を除去し、ウェル５を形成する。そして、例えば試料６が金属材料と反応する虞がある場合など、試料６の特性に応じて、図３（ｆ）に示すように、壁構造体４及びウェル５を保護膜７で被覆してもよい。なお、保護膜７は、必要な場合のみ形成すればよい。また、壁構造体４を無電界めっきで形成する場合は、シード層１２も不要である。
【００３２】
このように、本実施形態のイメージセンサの製造方法では、電鋳法により金属材料からなる壁構造体４を形成しているため、ウェル５内で多重反射が生じやすく、集光効率及び受光効率に優れたイメージセンサを、低コストで製造することができる。また、電鋳法の場合、壁構造体４形成後のレジスト層１３の除去が容易であるため、残留物によるウェル５の底部（受光部）における光透過率低下の心配もない。更に、このイメージセンサでは、光電変換部とウェルとが一体で形成されているので、アライメント手段が不要となり、装置を小型化及び簡素化することができる。
【００３３】
＜３．第２の実施の形態の変形例＞
［イメージセンサの製造方法の概要］
次に、本発明の第２の実施形態の変形例として、ハードマスク層を備えた壁構造体により、ウェル５を形成する方法について説明する。前述した第２の実施形態のイメージセンサの製造方法では、電鋳法により金属材料で壁構造体４を形成しているが、本発明はこれに限定されるものではなく、金属材料からなるハードマスク層とレジスト層とを組み合わせて壁構造体４を形成することもできる。
【００３４】
［ウェルの形成方法］
図４（ａ）〜（ｇ）はハードマスク層を備えた壁構造体によりウェル５を形成する方法を、その工程順に示す断面図である。本変形例では、先ず、図４（ａ）に示すように、複数のＣＭＯＳ２１が形成され、表面に絶縁層３が形成された半導体ウエハ表面に、スピンコート法などによりレジスト溶液を塗布するか、又はフィルムレジストを貼付し、厚膜レジスト層１３を形成する。その際使用するレジスト材料としては、ポリイミド樹脂及びＰＥＥＫなどの２００℃以上の耐熱性があるものが望ましい。
【００３５】
次に、図４（ｂ）に示すように、厚膜レジスト層１３上に、金属材料などからなるハードマスク層１６を形成する。その後、図４（ｃ）に示すように、ハードマスク層１６上にレジスト層１７を形成し、マスク１８を使用して、ウェル５のパターニングを行う。そして、図４（ｄ）に示すように、露光及び現像を行い、壁構造体４となる部分のレジスト層１７を除去し、更に、図４（ｅ）に示すように、メタルエッチング、厚膜レジスト層１３のエッチング及びアッシングを行って、ウェル５を形成する。
【００３６】
このように、壁構造体４の一部がレジスト層１３で構成されている場合、試料から発せられた光が、ウェル５の側面（壁構造体４）に入射し、隣接するウェル５の検出部で誤って検知されることがある。このような誤検知を防止し、検出精度を高めるためには、ウェル５（壁構造体４）の側面に、検出光を反射する反射層や検出光を吸収する吸収層を設ければよい。
【００３７】
反射層９を設ける場合は、例えば、図４（ｆ）に示すように、壁構造体４の表面に、Ａｕ、Ａｇ、Ｐｔ、Ａｌなどからなる金属層を形成すればよい。また、吸収層は、例えば、図４（ｇ）に示すように、レジスト溶液にカーボンなどを混合した黒色樹脂溶液を、壁構造体４の表面に塗布し、露光を行った後、ポストべーク及び現像を行って、黒色レジスト層８を形成すればよい。
【００３８】
このように、本実施形態のイメージセンサの製造方法では、壁構造体４の一部にハードマスク層が設けられているため、壁構造体４形成後のレジスト層１３の除去が容易であり、低コストで、検出感度及び検出精度に優れたイメージセンサを製造することができる。なお、本変形例のイメージセンサの製造方法における上記以外の構成及び効果は、前述した第２の実施形態と同様である。
【００３９】
＜４．第３の実施の形態＞
［センサデバイスの構造］
次に、本発明の第３の実施形態に係るセンサデバイスについて説明する。図５（ａ）〜（ｃ）は本実施形態のセンサデバイスの製造方法をその工程順に示す断面図である。図５（ｃ）に示すように、本実施形態のセンサデバイス３０は、前述した第１の実施形態のイメージセンサ１を搭載したパッケージ基板３１を、他の電子部品３３ａ，３３ｂと共に回路基板３２上に実装したものである。
【００４０】
このセンサデバイス３０では、イメージセンサ１のウェル５内に試料６を充填した後、パッケージ基板３１上にキャップ３４を載置し、接着剤、光硬化剤又は熱圧着などにより、パッケージ内を封止することもできる。この場合、キャップ３４の材料は特に限定されるものではなく、適宜選択して使用することができる。
【００４１】
［センサデバイス３０の製造方法］
次に、前述したセンサデバイス３０の製造方法について説明する。本実施形態のセンサデバイス３０を製造する際は、先ず、図５（ａ）に示すイメージセンサ１を、パッケージ基板３１に実装する（図５（ｂ）参照）。次に、図５（ｃ）に示すように、イメージセンサ１が搭載されたパッケージ基板３１を、駆動回路などの周辺回路を備えた回路基板３２に、例えばイメージセンサ１の検出データをリアルタイムで処理するための処理カード（ＦＰＧＡ：Field Programmable Gate Array）などの電子部品３３ａ，３３ｂと共に実装する。
【００４２】
［動作］
本実施形態のセンサデバイス３０は、イメージセンサ１に設けられたウェル５に試料６が充填されると、光電変換部２によりその光現象が検出され、二次元画像として出力される。その際、例えば本実施形態のセンサデバイス３０を化学センサとして使用する場合などは、外部に設置された光源からウェル５内の試料６に光を照射してもよい。また、本実施形態のセンサデバイス３０を、例えば遺伝子検査に用いる場合には、試料自身の発光を検知することも可能である。
【００４３】
本実施形態のセンサデバイス３０は、光電変換部２とウェル５とが一体で形成されたイメージセンサ１が搭載されているため、アライメント手段が不要となる。これにより、装置を小型化及び簡素化することができると共に、低コストで高分解能の分析を実現することができる。更に、壁構造体４を金属材料で形成したイメージセンサ１を使用した場合には、ウェル５内で多重反射効果により、従来のセンサデバイスに比べて検出効率を大幅に向上させることができる。
【符号の説明】
【００４４】
１  イメージセンサ
２  光電変換部
３  絶縁層
４  壁構造体
５  ウェル
６  試料
７  保護膜
８  黒色レジスト層
９  反射層
１１  半導体ウエハ
１２  シード層
１３、１７  レジスト層
１６  ハードマスク層
１８  マスク
２１  ＣＭＯＳ
３１  パッケージ基板
３２  回路基板
３３ａ、３３ｂ  電子部品
３４  キャップ
【図１】
0006017107.tif 000002
【図２】
0006017107.tif 000003
【図３】
0006017107.tif 000004
【図４】
0006017107.tif 000005
【図５】
0006017107.tif 000006