(57)【特許請求の範囲】
【請求項１】
炭化珪素半導体基板の表面に赤外線吸収膜を選択的に形成する工程と、
前記炭化珪素半導体基板上の前記赤外線吸収膜の形成領域を除く領域にアルミニウム膜と、ニッケル膜とを順に形成する工程と、
前記アルミニウム膜および前記ニッケル膜から、前記炭化珪素半導体基板に所定の昇温レートの急速アニール処理により、ニッケルシリサイド電極を形成する工程と、
を含むことを特徴とする炭化珪素半導体素子の製造方法。
【請求項２】
前記急速アニール処理は、前記炭化珪素半導体基板をカーボンサセプタ上に設置し、カーボンサセプタの測定温度で毎秒１℃以上の上昇温度での加熱を行うことを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
【請求項３】
前記赤外線吸収膜の表面を粗面化する工程を含むことを特徴とする請求項１または２に記載の炭化珪素半導体素子の製造方法。
【請求項４】
炭化珪素半導体基板の表面に選択的に形成された赤外線吸収膜と、
前記炭化珪素半導体基板上の前記赤外線吸収膜の形成領域を除く領域に形成されたアルミニウム膜および前記アルミニウム膜上に形成されたニッケル膜から形成されたニッケルシリサイド電極と、
を有することを特徴とする炭化珪素半導体素子。
【請求項５】
前記赤外線吸収膜が、窒化チタン、窒化モリブデン、窒化タングステン、窒化クロムの少なくとも１つ、またはこれらの積層膜からなることを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項６】
前記赤外線吸収膜が、窒化チタンとチタンの積層膜、窒化モリブデンとモリブデンの積層膜、窒化タングステンとタングステンの積層膜、または窒化クロムとクロムの積層膜からなることを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項７】
前記赤外線吸収膜が１０ｎｍ以上３００ｎｍ以下の厚さで形成されたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項８】
前記アルミニウム膜が１０ｎｍ以上１００ｎｍ以下の厚さで形成されたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項９】
前記ニッケル膜が２０ｎｍ以上１００ｎｍ以下の厚さで形成されたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項１０】
前記赤外線吸収膜は、チップ領域のソースコンタクト電極部を除いた活性部に設けられたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項１１】
前記赤外線吸収膜は、チップ領域の全域に設けられたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項１２】
前記赤外線吸収膜は、ウェハのチップ領域を除いた領域に設けられたことを特徴とする請求項４に記載の炭化珪素半導体素子。
【請求項１３】
前記赤外線吸収膜は、層間絶縁膜の開口部のうち、ｎ型領域およびｐ型領域を露出する開口部を除く領域に形成されたことを特徴とする請求項４〜１２のいずれか一つに記載の炭化珪素半導体素子。
【請求項１４】
前記ｎ型領域上に前記ニッケル膜が形成され、前記ｐ型領域上に前記アルミニウム膜と前記ニッケル膜とが積層されたことを特徴とする請求項１３に記載の炭化珪素半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体材料として炭化珪素（ＳｉＣ）を用い、特に、半導体基板のおもて面側から裏面側に電流を流す炭化珪素半導体素子および炭化珪素半導体素子の製造方法に関する。
【背景技術】
【０００２】
炭化珪素半導体は、シリコン（Ｓｉ）半導体と比較して大きなバンドギャップを持つため、高い絶縁破壊電界強度を有する。導通状態における抵抗であるオン抵抗は、絶縁破壊電界強度の３乗に逆比例するため、例えば広く用いられている４Ｈ型と呼ばれる炭化珪素半導体（四層周期六方晶：４Ｈ−ＳｉＣ）においては、オン抵抗をシリコン半導体の数１００分の１に抑制することができる。【０００３】
このため、炭化珪素半導体は、放熱が容易となる大きな熱伝導度の特性ともあいまって、次世代の低損失な電力用半導体素子としての期待が持たれている。例えば、炭化珪素半導体を用いて、ショットキーバリアダイオードやＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＰＮダイオード、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＧＴＯ（ゲートターンオフサイリスタ）など様々な構造の炭化珪素半導体素子が開発されている。【０００４】
一方で、炭化珪素半導体素子を形成する上で重要なオーミック電極について、ｎ型領域においてはオーミック電極の材料にニッケル（Ｎｉ）を用いることで良好なオーミックコンタクトが形成できることが明らかとなっているが、ｐ型領域についてはオーミックコンタクトを形成する材料やその機構について探求されている状態である。ｐ型領域のオーミック電極の一例として、アルミニウム（Ａｌ）とＮｉの積層膜が提案されている（下記非特許文献１参照。）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｋａｚｕｈｉｒｏ  Ｉｔｏ他７名著，「Ｓｉｍｕｌｔａｎｅｏｕｓ  Ｆｏｒｍａｔｉｏｎ  ｏｆ  Ｎｉ／Ａｌ  Ｏｈｍｉｃ  Ｃｏｎｔａｃｔｓ  ｔｏ  Ｂｏｔｈ  ｎ−  ａｎｄ  ｐ−Ｔｙｐｅ  ４Ｈ−ＳｉＣ」，Ｊｏｕｒｎａｌ  ｏｆ  ＥＬＥＣＴＲＯＮＩＣ  ＭＡＴＥＲＩＡＬＳ，Ｖｏｌ．３７，Ｎｏ．１１，２００８，ｐ．１６７４−１６８０
【発明の概要】
【発明が解決しようとする課題】
【０００６】
オーミック電極の形成は、一般に炭化珪素半導体層の上に金属膜を形成した後に、減圧下または不活性ガス雰囲気においてアニールを行い、金属シリサイドを形成して行う。炭化珪素半導体素子を形成する場合、一般にアニールは１０００℃程度で行われるが、上述したＮｉとＡｌ膜のように、異なる金属の積層膜をアニールした場合は、炭化珪素半導体層と金属の間で金属シリサイドが形成されずに、金属間で合金が形成され、オーミック電極として機能しない問題が生じる。【０００７】
金属シリサイドを効率よく形成する方法として、急速アニール（ＲＴＡ：Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法がある。このＲＴＡ法は、赤外線ランプを用いて基板を高い昇温レートで加熱する機構からなるが、例えば、金属や合成石英材料など赤外線放射率の低い材料についても効率よく加熱するため、一般にカーボンサセプタ上に被加熱物が載置される。【０００８】
このような機構を炭化珪素半導体素子の形成に適用した場合、炭化珪素半導体基板は２．５μｍ程度までの近赤外線を吸収しないため、赤外線ランプとして用いられるハロゲンランプからの赤外線の多くは炭化珪素基板に吸収されず、主にカーボンサセプタに吸収される。このサセプタとの接触による熱伝導により炭化珪素基板が加熱される。このため、炭化珪素基板の表面側や、基板の形状によりサセプタと接触していない部位に温度分布が発生し、金属シリサイドが形成されない原因となっている。【０００９】
このような金属シリサイド形成の不均一さが、コンタクト抵抗のばらつきの一因となっており、素子特性と信頼性がばらつく原因となっている。【００１０】
本発明は、上記課題に鑑み、金属シリサイドを均質に形成でき、ｎ型領域とｐ型領域のコンタクト抵抗差が小さく、長期にわたる駆動信頼性を得ることができることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の炭化珪素半導体素子の製造方法は、炭化珪素半導体基板の表面に赤外線吸収膜を選択的に形成する工程と、前記炭化珪素半導体基板上の前記赤外線吸収膜の形成領域を除く領域にアルミニウム膜と、ニッケル膜とを順に形成する工程と、前記炭化珪素半導体基板に所定の昇温レートの急速アニール処理により均一に電極を形成する工程と、を含むことを特徴とする。【００１２】
また、前記急速アニール処理を行う工程は、前記炭化珪素半導体基板をカーボンサセプタ上に設置し、カーボンサセプタの測定温度で毎秒１℃以上の上昇温度での加熱を行うことを特徴とする。【００１３】
また、前記赤外線吸収膜の表面を粗面化する工程を含むことを特徴とする。【００１４】
また、本発明の炭化珪素半導体素子は、炭化珪素半導体基板の表面に選択的に形成された赤外線吸収膜と、前記炭化珪素半導体基板上の前記赤外線吸収膜の形成領域を除く領域に順に形成されたアルミニウム膜およびニッケル膜と、前記炭化珪素半導体基板に所定の昇温レートの急速アニール処理により形成された均一な電極と、を有することを特徴とする。【００１５】
また、前記赤外線吸収膜が、窒化チタン、窒化モリブデン、窒化タングステン、窒化クロムの少なくとも１つ、またはこれらの積層膜からなることを特徴とする。【００１６】
また、前記赤外線吸収膜が、窒化チタンとチタンの積層膜、窒化モリブデンとモリブデンの積層膜、窒化タングステンとタングステンの積層膜、または窒化クロムとクロムの積層膜からなることを特徴とする。【００１７】
また、前記赤外線吸収膜が１０ｎｍ以上３００ｎｍ以下の厚さで形成されたことを特徴とする。【００１８】
また、前記アルミニウム膜が１０ｎｍ以上１００ｎｍ以下の厚さで形成されたことを特徴とする。【００１９】
また、前記ニッケル膜が２０ｎｍ以上１００ｎｍ以下の厚さで形成されたことを特徴とする。【００２０】
また、前記赤外線吸収膜は、チップ領域のソースコンタクト電極部を除いた活性部に設けられたことを特徴とする。【００２１】
また、前記赤外線吸収膜は、チップ領域の全域に設けられたことを特徴とする。【００２２】
また、前記赤外線吸収膜は、ウェハのチップ領域を除いた領域に設けられたことを特徴とする。【００２３】
また、前記赤外線吸収膜は、層間絶縁膜の開口部のうち、ｎ型領域およびｐ型領域を露出する開口部を除く領域に形成されたことを特徴とする。【００２４】
また、前記ｎ型領域上に前記ニッケル膜が形成され、前記ｐ型領域上に前記アルミニウム膜と前記ニッケル膜とが積層されたことを特徴とする。【００２５】
上記構成によれば、赤外線吸収膜を用い、ＲＴＡ法の昇温レートを所定のレートとすることにより、金属シリサイドを均質に形成し、より高性能な炭化珪素半導体素子を提供できる。
【発明の効果】
【００２６】
本発明によれば、金属シリサイドを均質に形成でき、ｎ型領域とｐ型領域のコンタクト抵抗差が小さく、長期にわたる駆動信頼性を得ることができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の実施の形態１にかかる赤外線吸収膜を形成した炭化珪素半導体素子の断面図である。
【図２】図２は、本発明の実施の形態１にかかる赤外線吸収膜の位置を示す平面図である（その１）。
【図３】図３は、本発明の実施の形態１にかかる赤外線吸収膜の位置を示す平面図である（その２）。
【図４】図４は、本発明の実施の形態１にかかる赤外線吸収膜の位置を示す平面図である（その３）。
【図５】図５は、本発明の実施の形態１にかかる赤外線吸収膜を形成した場合と、赤外線吸収膜を形成しない場合との接触抵抗の対比図である。
【図６】図６は、本発明の実施の形態２にかかる赤外線吸収膜を形成した場合と、赤外線吸収膜を形成しない場合との接触抵抗の対比図である。
【図７】図７は、本発明の実施の形態４にかかる炭化珪素半導体素子の断面形状を示す画像である（Ｎｉシリサイドの形成不良例）。
【図８】図８は、本発明の実施の形態４にかかる炭化珪素半導体素子の断面形状を示す画像である（Ｎｉシリサイドの形成例）。
【図９】図９は、本発明の実施の形態４にかかる昇温レート別のＮｉシリサイドの形成の有無を示す図である。
【発明を実施するための形態】
【００２８】
以下に添付図面を参照して、この発明の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２９】
（実施の形態１）
本発明の実施の形態１にかかる炭化珪素半導体素子の製造方法について、ｐ型ウェル領域とｎ型ソース領域とをそれぞれイオン注入で形成する二重注入（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔｅ）プロセスによって二重注入型ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）を作製（製造）する場合を例に説明する。図１は、本発明の実施の形態１にかかる赤外線吸収膜を形成した炭化珪素半導体素子の断面図、図２〜図４は、本発明の実施の形態１にかかる赤外線吸収膜の位置を示す平面図である。
【００３０】
まず、例えば一方の主表面にｎ-型炭化珪素エピタキシャル層が積層された、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなるｎ-型炭化珪素単結晶半導体基板（以下、ｎ-型炭化珪素基板とする）１を用意する。
【００３１】
次に、ｎ-型炭化珪素基板（ｎ-型炭化珪素エピタキシャル層の表層）１にｐ型ウェル領域２と、ｐ型ウェル領域２の内部に、ｐ型コンタクト領域３とｎ型ソース領域４とをイオン注入により形成する。このイオン注入は、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４の形成時に、それぞれ対応する開口部を有する酸化珪素膜等のイオン注入用マスクが形成されたｎ-型炭化珪素基板１をイオン注入装置に導入して行う。ｎ型の領域は、燐イオンまたは窒素イオンを注入して形成する。ｐ型の領域は、アルミニウムイオン等を注入して形成する。これにより、ｎ-型炭化珪素基板１には、イオン注入用マスクの開口部に、ｎ型またはｐ型の領域が形成され、これを繰り返すことにより、ｐ型ウェル領域２、ｐ型コンタクト領域３、ｎ型ソース領域４が形成される。
【００３２】
そして、ｐ型ウェル領域が集中した活性領域を取り囲むように、ｐ型耐圧リング形状部１３を形成する（図２参照）。このｐ型耐圧リング形状部１３を形成した領域までが、１つの炭化珪素半導体素子（ＭＯＳＦＥＴ素子）の領域となり、１つのｎ-型炭化珪素基板１上に複数の素子が配列される。
【００３３】
次に、イオン注入用マスクを取り除いた後に、アルゴンなどの不活性雰囲気において１７００℃程度の温度で活性化アニールを行う。次に、ｎ-型炭化珪素基板１表面に熱酸化によりゲート絶縁膜５を成長し、化学気相成長（ＣＶＤ）法によりポリシリコン膜を形成し、フォトリソグラフ工程により隣り合うｐ型ウェル領域２をまたぐ領域にゲート電極６を形成する。ｐ型耐圧リング形状部１３上など、ゲート絶縁膜５が不要な部分にあらかじめ酸化珪素膜パターンを形成する場合もある。
【００３４】
次に、ＣＶＤ法により酸化珪素膜からなる層間絶縁膜７を形成し、フォトリソグラフ工程により、ｎ型ソース領域４およびｐ型コンタクト領域３上に層間絶縁膜７の開口部を形成する。また、層間絶縁膜７の開口部は、ゲート電極６とゲート電極６の取り出し電極１１との接合部（不図示）にも形成される。
【００３５】
次に、層間絶縁膜７上に赤外線吸収膜８を形成する。赤外線吸収膜８に用いる材料として、波長０．８μｍから２．５μｍ程度までの近赤外線に対し、０．５以上の赤外線放射率を有する材料が望ましい。例えば、チタンナイトライドや、モリブデンナイトライド、タングステンナイトライド、クロムナイトライド、カーボン等を用いることができる。
【００３６】
また、赤外線吸収膜８と層間絶縁膜７との密着性を維持し、赤外線吸収膜のクラック発生を抑制するため、金属材料と金属窒化物を積層する構造をとることができる。例えば、層間絶縁膜７側にチタンをスパッタガスにＡｒを用い形成した後に、スパッタガスを窒素とＡｒの混合ガスに変更しスパッタすることによりチタンナイトライドを形成する。
【００３７】
赤外線吸収膜８の厚さは、赤外線を吸収できる膜厚であり、かつ、加熱によりクラック等の変形が発生しない膜厚であることが望ましく、およそ１０ｎｍ以上３００ｎｍ以下であることが望ましい。例えば、赤外線吸収膜８としてチタンナイトライドを用いる場合、チタン（Ｔｉ）ターゲットを用い、アルゴン（Ａｒ）と窒素の混合ガスを用いた反応性スパッタ法や、チタンナイトライドターゲットを用いたスパッタ法、四塩化チタンとアンモニアガスによるＣＶＤ法等により膜形成を行うことができる。
【００３８】
赤外線吸収膜８は、ソースコンタクト電極部（層間絶縁膜７の開口部のうち、ｎ型ソース領域４およびｐ型コンタクト領域３を露出する開口部）１６と、ゲートコンタクト電極部（層間絶縁膜７の開口部のうち、ゲート電極６とゲート電極６の取り出し電極１１との接合部が形成される不図示の開口部）と、これらの電極間の絶縁を維持するためのギャップ部と、を除く領域の、全てまたは一部に形成されるようにパターニングされる。ゲート電極６とゲート電極６の取り出し電極１１との接合部は、活性領域とｐ型耐圧リング形状部１３と境界付近に形成される。
【００３９】
ここで、図２に示すように、チップ領域１４において、赤外線吸収膜８をソースコンタクト電極部１６（図１参照）を除いた活性部（ｐ型耐圧リング形状部１３の内側の活性領域）に配置する。また、図３に示すように、ソースコンタクト電極部１６を除いたチップ領域１４全体に赤外線吸収膜８を配置してもよい。このほか、図４に示すように、ウエハ１５の外周部など素子（チップ領域１４）として用いることができない部位（図中斜線の領域）に赤外線吸収膜８を用いることによっても、上述したｎ-型炭化珪素基板１を均一に加熱することが可能となる。
【００４０】
赤外線吸収膜８のパターニングは、ウエットエッチングやドライエッチングを用いたフォトリソグラフ工程により行うことができる。例えば、金属ナイトライド膜は塩素ガスや四沸化水素等を用いたドライエッチングにより寸法精度良く加工することができる。
【００４１】
また、赤外線吸収膜８の表面（おもて面側）を粗面化することにより赤外線放射率を向上させることが可能となる。例えば、赤外線吸収膜８をパターニングした後に赤外線吸収膜８のパターニングに用いたレジストマスクを除去し、再度ドライエッチング装置に挿入し、短時間エッチングすることにより、赤外線吸収膜８の表面に凹凸を形成することができる。
【００４２】
また、赤外線吸収膜８の下側に形成されている層間絶縁膜７の表面をあらかじめ粗面化することにより赤外線吸収膜８の表面に凹凸を形成することができる。この場合も、層間絶縁膜７をパターニングした後に層間絶縁膜７のパターニングに用いたレジストマスクを除去し、再度ドライエッチング装置に挿入し、短時間エッチングすることで、凹凸を形成することができる。
【００４３】
図１に戻り説明すると、次に、ｐ型コンタクト膜をスパッタ法等により成膜し、ｐ型コンタクト領域３上にフォトリソグラフによりｐ型コンタクトパターン９を形成する。ｐ型コンタクト材料としては、ホウ素（Ｂ）、インジウム（Ｉｎ）等の３Ｂ族を用いることができるが、パターン形成の容易さからＡｌを用いることが望ましい。例えば、Ａｌを用いた場合、厚さは５ｎｍ以上であれば、Ｎｉ膜のみを用いた場合と比較して、ｐ型領域とのコンタクト抵抗を低下させる効果を有し、１０ｎｍ以上であれば、よりＡｌパターンの寸法が安定し、コンタクト抵抗のウエハ面内均一性が向上する。しかしながらＡｌ膜が１００ｎｍを超えると、Ｎｉ膜との合金化が主に発生し、シリサイド化を阻害する要因となる。
【００４４】
次に５０ｎｍのＮｉ膜をスパッタ法等により製膜し、ｎ型ソース領域４およびｐ型コンタクト領域３を被覆する領域にフォトリソグラフによりＮｉパターン１０を形成する。Ｎｉ膜はシリサイド化が効率よく形成されかつ、パターニングによる寸法制御性の良い厚さが望ましく、２０〜１００ｎｍ程度の厚さが用いられる。
【００４５】
次に、ＲＴＡ法により不活性ガス雰囲気または減圧雰囲気において約１０００℃で加熱を実施し、ｐ型コンタクト領域３とｎ型ソース領域４上のＮｉパターン１０をＮｉシリサイド化し、ソースコンタクト電極部１６を形成する。昇温レートは毎分１℃以上が望ましく、毎分１℃より小さい場合Ａｌ膜とＮｉ膜の合金化が優先して発生し、シリサイド化を阻害する要因となる。また毎秒２５℃を超える昇温レートは、サンプルへの熱衝撃の影響があり、割れが発生するなど実現が難しい。
【００４６】
次にソースコンタクト電極部１６を被覆するように、厚さ５μｍのＡｌの取り出し電極１１をパターン形成する。取り出し電極１１は、ゲート電極上６にもソース領域と分離して形成され、ソースとゲートが独立して駆動される。そして、ｎ-型炭化珪素基板１の裏面にＴｉとＮｉの積層膜を形成し、ドレイン電極（裏面電極）１２とすることで、炭化珪素半導体素子（ＭＯＳＦＥＴ素子）が形成される。
【実施例】
【００４７】
上述した実施の形態１にかかる炭化珪素半導体素子の製造方法にしたがい、二重注入型ＭＯＳＦＥＴを作製した。具体的には、まず、ｎ型ドーピング濃度が２×１０15ｃｍ-3の高抵抗層を１５μｍの厚さでエピタキシャル成長したｎ-型炭化珪素基板１を用意した。次に、厚さ１．５μｍのシリコン酸化膜からなるイオン注入マスクを形成し、５００℃の温度でＡｌイオンを注入することによりｐ型ウェル領域２を形成した。ドーピング濃度を１×１０16ｃｍ-3、注入深さを１μｍとした。【００４８】
次に、ｐ型ウェル領域２の中央に開口部を有するシリコン酸化膜からなるイオン注入マスクを形成し、Ａｌイオンを注入することによりｐ型コンタクト領域３を形成した。ドーピング濃度を１×１０18ｃｍ-3とした。これと同時に、素子近傍にｐ型コンタクト領域３のコンタクト抵抗を測定するためのＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅｌ）パターン領域を形成した。【００４９】
次に、ｎ-型炭化珪素基板１をアニール炉に挿入し、Ａｒ雰囲気において１７００℃で５分間の活性化処理を行った。次に、ｐ型ウェル領域２内でｐ型コンタクト領域３の側部に開口を有するシリコン酸化膜からなるイオン注入マスクを形成し、燐イオンを注入することでドーピング濃度が１×１０19ｃｍ-3のｎ型ソース領域４を形成した。【００５０】
次に、ｎ-型炭化珪素基板１を再度アニール炉に挿入し、Ａｒ雰囲気において１７００℃で５分間の活性化処理を行った。次に、ｎ-型炭化珪素基板１を石英管内に挿入し、酸素を純水に通し、水蒸気を含ませた雰囲気において１２００℃で熱酸化処理を行い、ｎ-型炭化珪素基板１の表面（ｎ-型炭化珪素エピタキシャル層の表面）にゲート絶縁膜５となるシリコン酸化膜を成長させた。シリコン酸化膜の厚さを７００Åとした。【００５１】
次に、ＣＶＤ法により０．５μｍの厚さで燐をドープしたポリシリコン膜を形成し、フォトリソグラフによりポリシリコン膜をパターニングしてゲート電極６を形成した。ゲート電極６は、隣り合うｐ型ウェル領域２をまたぐ領域から、ｐ型ウェル領域２の、ｎ-型炭化珪素基板１とｎ型ソース領域４とに挟まれた領域にわたって形成した。【００５２】
次に、ＣＶＤ法により１μｍの厚さでＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を形成し、フォトリソグラフによりＰＳＧ膜をパターニングして、ゲート電極６を被覆する領域に、層間絶縁膜７を形成した。なお、上述したように、層間絶縁膜７の形成→層間絶縁膜７の開口部形成のためのパターニング→赤外線吸収膜８形成→赤外線吸収膜８のパターニング、の工程を有する。【００５３】
次に、赤外線吸収膜８として、チタンナイトライド、モリブデンナイトライド、タングステンナイトライド、クロムナイトライド、カーボン膜をそれぞれ０．１μｍの厚さで形成した。窒化物の場合、それぞれ金属窒化物を焼成したスパッタリングターゲットを用い、Ａｒガスによってスパッタを実施した。また、カーボン膜もカーボンターゲットを用いて、Ａｒガスによってスパッタを実施した。エッチングガスとして窒化物は塩素、カーボン膜は四弗化水素を用いてパターニングを行い、赤外線吸収膜８としてソースコンタクト電極部１６、ゲートコンタクト電極部、およびＴＬＭパターン領域（層間絶縁膜７の他の開口部に露出、不図示）を除く位置に形成した。【００５４】
次に、厚さ１５ｎｍのＡｌ膜をスパッタ法で形成し、ｐ型コンタクト領域３上およびＴＬＭパターン領域上に残留するようにＡｌ膜をパターニングした。ｐ型コンタクト領域３上に残留するＡｌ膜がｐ型コンタクトパターン９である。ＴＬＭパターン領域上に残留するＡｌ膜がＴＬＭ測定用のＡｌ電極パターンである。ＴＬＭ測定用のＡｌ電極パターンは１００×２００μｍの矩形とし、ギャップが１μｍ、２μｍ、４μｍ、８μｍ、３２μｍとなるように配置した。【００５５】
次に、６０ｎｍのＮｉ膜をスパッタ法で形成し、ソースコンタクト電極部１６およびＴＬＭパターン領域上に残留するようにＮｉ膜をパターニングした。ソースコンタクト電極部１６に残留するＮｉ膜がＮｉパターン１０である。ＴＬＭパターン領域上に残留するＮｉ膜がＴＬＭ測定用のＮｉ電極パターンである。ＴＬＭ測定用のＮｉ電極パターンはＴＬＭ測定用のＡｌ電極パターンと同一とした。また、ｎ-型炭化珪素基板１の裏側にも、Ｎｉ膜を６０ｎｍ形成した。【００５６】
次に、ｎ-型炭化珪素基板１をＲＴＡ炉に挿入し、窒素雰囲気で、カーボンサセプタに設置した熱電対での測定において、毎秒４℃で１０００℃まで昇温し、５分間保持して、Ｎｉパターン１０およびＴＬＭ測定用のＮｉ電極パターンをシリサイド化することにより、Ａｌと、Ｎｉの金属シリサイド膜を形成した。【００５７】
次に、膜厚５μｍのＡｌ膜をスパッタ法で形成し、ソースコンタクトパッド、ゲートコンタクトパッドおよびＴＬＭ用の電極パッド（取り出し電極）１１を形成した。【００５８】
次に、ｎ-型炭化珪素基板１の裏側に、Ｔｉ１００ｎｍおよび金（Ａｕ）２００ｎｍを加熱による蒸着法により成膜し、裏面電極１２とした。【００５９】
以上の工程によりＭＯＳＦＥＴ素子を作製し、ＴＬＭパターン領域において接触抵抗（ｐ型コンタクト領域３とｐ型コンタクトパターン９とのコンタクト抵抗）の測定を行った。ウエハ面内の測定値から平均値を算出し、接触抵抗の分布は、
（最大値−最小値）／（最大値＋最小値）
の数式を用いて算出した。【００６０】
（比較例）
図５は、本発明の実施の形態１にかかる赤外線吸収膜を形成した場合と、赤外線吸収膜を形成しない場合との接触抵抗の対比図である。図５に示すように、実施の形態１の赤外線吸収膜８を形成したＭＯＳＦＥＴ素子と、実施例１と同様の工程で作製し、赤外線吸収膜８を形成しないＭＯＳＦＥＴ素子と、のそれぞれについて、ＴＬＭ領域において接触抵抗の測定を行った。図５に示すように、各種材料による赤外線吸収膜８を設置することにより、赤外線吸収膜８を設置しない場合に比べて、接触抵抗（平均値）および接触抵抗分布がいずれも小さくなることを確認できた。【００６１】
（実施の形態２）
図６は、本発明の実施の形態２にかかる赤外線吸収膜を形成した場合と、赤外線吸収膜を形成しない場合との接触抵抗の対比図である。実施の形態２では、実施の形態１と同様の工程で、赤外線吸収膜８として、チタンナイトライド膜を図２、図３、図４に示すそれぞれの形状（箇所）に形成した。そして、素子近傍に形成したコンタクト抵抗測定用のＴＬＭパターン領域を用いて、ｐ型コンタクト領域３のコンタクト抵抗のウエハ面内ばらつきを測定した。【００６２】
図６に示すように、赤外線吸収膜８の領域を広げることにより、図２〜図４のいずれの箇所に設けても、接触抵抗（平均値）および接触抵抗分布をいずれも小さくできることを確認できた。【００６３】
（実施の形態３）
実施の形態３は、実施の形態１と同様の工程で、チタンナイトライド膜を実施の形態１の図２に示した形状で赤外線吸収膜８をパターニングした後に、再度ドライエッチング装置にｎ-型炭化珪素基板１を挿入し、塩素ガスを用いたドライエッチングを５秒間実施し、赤外線吸収膜８の表面を粗面化した。このウエハにおいて、ｐ型コンタクト領域３のコンタクト抵抗のウエハ面内ばらつきを測定した。【００６４】
この結果、接触抵抗の平均値を０．０３×１０-2ｃｍ2と、実施の形態１からさらに改善することを確認できた。【００６５】
（実施の形態４）
実施の形態４では、実施の形態１と同様の工程で、チタンナイトライド膜を実施の形態１の図２に示した形状で赤外線吸収膜８をパターニングした。そして、Ｎｉ形成後のＲＴＡにおいて、昇温レートを毎秒０．５℃、毎秒１．０℃、毎秒４．０℃、毎秒１０℃とした各サンプルを作製し、ソースコンタクト電極部１６の断面を切出しＮｉシリサイドが形成されているかを確認した。【００６６】
図７、図８は、それぞれ本発明の実施の形態４にかかる炭化珪素半導体素子の断面形状を示す画像である。図７では昇温レートを毎秒０．５℃とし、図８では昇温レートを毎秒４．０℃で形成した。図７に示す昇温レートが小さい場合に、ＮｉＡｌ合金が形成されｎ-型炭化珪素基板１表面に液滴状に分断された形状となり（図７の符号１０）、組成分析の結果からＮｉシリサイドがほとんど形成されていないＮｉシリサイドの形成不良例が確認された。一方で、図８に示す昇温を毎秒４℃で行った場合、ソースコンタクト電極部１６全体にＮｉシリサイドが連続形成された形状（図８の符号１０）となることが確認された。【００６７】
図９は、本発明の実施の形態４にかかる昇温レート別のＮｉシリサイドの形成の有無を示す図である。図９に示すように、Ｎｉシリサイドの形成のためには、毎秒１℃以上の昇温レートが必要である。【００６８】
以上説明した実施の形態によれば、金属シリサイドを均一に形成することができ、コンタクト抵抗のばらつきを防ぎ、炭化珪素半導体素子の特性と信頼性を向上させることができるようになる。【００６９】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、ｐ型とｎ型とを入れ替えた場合や、炭化珪素基板と炭化珪素基板主表面に成長させるエピタキシャル層とを異なる導電型とした場合も同様に成り立つ。この場合、ソース領域またはコンタクト領域となるｐ型領域に接するｐ型コンタクトパターンを形成し、ソース領域またはコンタクト領域となるｎ型領域に接するＮｉパターンを形成すればよい。
【産業上の利用可能性】
【００７０】
以上のように、本発明にかかる半導体素子は、半導体基板のおもて面側から裏面側に電流を流す縦型半導体装置に適し、例えば、パワーデバイス等の電力用半導体装置や、産業用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。
【符号の説明】
【００７１】
１  ｎ-型炭化珪素基板
２  ｐ型ウェル領域
３  ｐ型コンタクト領域
４  ｎ型ソース領域
５  ゲート絶縁膜
６  ゲート電極
７  層間絶縁膜
８  赤外線吸収膜
９  ｐ型コンタクトパターン
１０  Ｎｉパターン
１１  取り出し電極
１２  裏面電極
１３  ｐ型耐圧リング形状部
１４  チップ領域
１５  ウエハ
【図１】
0005885284.tif 000002
【図２】
0005885284.tif 000003
【図３】
0005885284.tif 000004
【図４】
0005885284.tif 000005
【図５】
0005885284.tif 000006
【図６】
0005885284.tif 000007
【図７】
0005885284.tif 000008
【図８】
0005885284.tif 000009
【図９】
0005885284.tif 000010