(57)【特許請求の範囲】
【請求項１】
上層導電膜と、
前記上層導電膜上に形成された第１の透明導電膜とを備え、
前記第１の透明導電膜は、当該第１の透明導電膜のコーナー部近傍では前記上層導電膜の端面を覆っておらず、前記コーナー部近傍以外において前記上層導電膜の端面を覆う部分を有している
ことを特徴とする配線構造。
【請求項２】
前記上層導電膜は、異なる種類の導電性の膜を積層した積層膜である
請求項１記載の配線構造。
【請求項３】
前記上層導電膜の下に、当該上層導電膜と電気的に接続した半導体層をさらに備える
請求項１または請求項２記載の配線構造。
【請求項４】
前記上層導電膜の下には半導体層が形成されていない
請求項１または請求項２記載の配線構造。
【請求項５】
前記第１の透明導電膜上に形成された絶縁膜と、
前記絶縁膜よりも下に形成され、前記上層導電膜とは異なる層の下層導電膜と、
前記絶縁膜に形成され、前記第１の透明導電膜に達する第１のコンタクトホールと、
前記絶縁膜に形成され、前記下層導電膜に達する第２のコンタクトホールと、
前記絶縁膜上に形成され、前記第１のコンタクトホールを介して前記第１の透明導電膜に接続すると共に、前記第２のコンタクトホールを介して前記下層導電膜に接続する第２の透明導電膜とをさらに備える
請求項１から請求項４のいずれか一項記載の配線構造。
【請求項６】
請求項１から請求項５のいずれか一項記載の配線構造を備える薄膜トランジスタアレイ基板。
【請求項７】
請求項６記載の薄膜トランジスタアレイ基板を用いて形成した表示パネルを備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置の表示パネルなどに配設される、透明導電膜の配線を含む配線構造に関するものである。
【背景技術】
【０００２】
近年、広視野角と高透過率という特徴を両立できる液晶モードとして、ＦＦＳ（Fringe Field Switching）モードの液晶表示装置への採用が急速に拡大している。ＦＦＳモードのＴＦＴアレイ基板は、例えば下記の特許文献１に示されるように、二層の透明導電膜が絶縁膜を介して重ねられた構造を含んでいる。それに対し、一般的なＴＮ（Twisted Nematic）モードのＴＦＴアレイ基板が有する透明導電膜は一層である。従って、ＦＦＳモードのＴＦＴアレイ基板の製造に必要な写真製版工程数は、一般的なＴＮモードのＴＦＴアレイ基板の製造と比較して、少なくとも一工程増加することとなる。
【０００３】
この工程数の増加への対策として、例えば下記の特許文献２では、ＦＦＳモードのＴＦＴアレイ基板に設ける透明導電膜パターンの配置を工夫することによって、必要となる写真製版工程数を減らす技術が開示されている。特許文献２に開示されているＦＦＳモードのＴＦＴアレイ基板の構成は、一般的なＴＮモードのＴＦＴアレイ基板の製造と同じ数の写真製版工程を用いて形成可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３８２６２１７号公報
【特許文献２】特願２０１０−１９１４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記したように、ＦＦＳモードのＴＦＴアレイ基板は、二層の透明導電膜が絶縁膜を介して重なった構造を備えている。この場合、下層の透明導電膜に生じる応力とその上層の絶縁膜に生じる応力とのバランスがとれず、透明導電膜の端部などで上層の絶縁膜が剥離する「膜浮き」もしくは「膜剥がれ」と呼ばれる現象（以下「膜浮き」と総称する）が発生する場合がある。
【０００６】
この膜浮きの発生頻度は透明導電膜のパターン密度とも関係しており、ＴＦＴアレイ基板における表示領域より外側の額縁領域など、透明導電膜のパターン密度が比較的疎な領域において、例えば外部接続端子部や配線変換部などで、発生頻度が高くなる。本発明者は、透明導電膜上での絶縁膜の膜浮きの発生は、特に透明導電膜のパターンのコーナー部（突出した角の部分）で発生しやすいことを確認している。絶縁膜の膜浮きが発生した部分では絶縁膜の保護膜としての機能が失われるため、膜浮きは、電極の耐腐食性の低下や絶縁破壊の発生など、ＴＦＴアレイ基板の製造における歩留まりの低下、およびＴＦＴアレイ基板の信頼性の低下を引き起こす要因となる。従って、歩留まりおよび高信頼性の高いＴＦＴアレイ基板を得るためには、絶縁膜の膜浮きへの対策が有効である。
【０００７】
特許文献２には、ＦＦＳモードのＴＦＴアレイ基板の写真製版工程数を一般的なＴＮモードのＴＦＴアレイ基板と同数にする目的で、ソース配線となる金属膜パターン上に絶縁膜を介さずに透明導電膜を配置する構成を採用している。この構成では、ＴＦＴアレイ基板上における透明導電膜パターンの面積が大きく、絶縁膜の膜浮きの発生頻度が高くなることが懸念されるため、膜浮きの対策は更に重要となる。
【０００８】
また特許文献２のＴＦＴアレイ基板では、金属膜と透明導電膜とが電気的に同一の電極または配線として機能する必要があるため、金属膜と透明導電膜との電気的接続性が重要となる。例えば、ＩＴＯ（Indium Tin Oxide）などの透明電極とＡｌとの間では容易に良好な電気的接続性を得ることができないため、最上層がＡｌ系金属の積層膜の上にＩＴＯの透明導電膜を配設する必要がある場合に問題となる。本発明者は、Ａｌ上にＩＴＯが配置される配線構造を有するＴＦＴアレイ基板を用いた液晶表示装置において、ＴＦＴアレイ基板の異なる層の配線同士を接続する配線変換部の抵抗が上昇し、線欠陥等の表示異常を引き起こすことを確認している。
【０００９】
一方、Ａｌ系の薄膜は抵抗値が低いため、液晶表示装置の高解像度化および大画面化とともに、ＴＦＴアレイ基板の信号配線へＡｌ系薄膜の適用が拡大している。よって、ＦＦＳモードのＴＦＴアレイ基板の開発においては、透明導電膜と金属膜、特にＡｌ系薄膜を上面に有する積層膜との間の電気的接続性を向上させることが重要な課題となる。
【００１０】
本発明は以上のような課題を解決するためになされたものであり、透明導電膜上における絶縁膜の膜浮きの発生を抑え、且つ、透明導電膜と金属膜との良好な電気的接続性を得ることができる配線構造およびそれを備えるＴＦＴアレイ基板、並びに液晶表示装置を提供すること目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る配線構造は、上層導電膜と、前記上層導電膜上に形成された第１の透明導電膜とを備え、前記第１の透明導電膜は、当該第１の透明導電膜のコーナー部近傍では前記上層導電膜の端面を覆っておらず、前記コーナー部近傍以外において前記上層導電膜の端面を覆う部分を有しているものである。
【発明の効果】
【００１２】
本発明によれば、第１の透明導電膜のコーナー部に応力が集中することが防止され、当該第１の透明絶縁膜の上に設ける絶縁膜の膜浮きの発生を抑制できる。また、第１の透明導電性膜のコーナー部以外の部分では、第１の透明導電性膜が上層導電膜の端面に接続するため、上層導電膜の最上層が第１の透明導電膜との電気的接続性が悪くても、他の層によって良好な電気的接続性を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る液晶表示装置に用いられるＴＦＴアレイ基板の構成を示す平面図である。
【図２】本発明の実施の形態に係る液晶表示装置を示す断面図である。
【図３】本発明の実施の形態に係るＴＦＴアレイ基板の表示領域の平面図である。
【図４】本発明の実施の形態に係るＴＦＴアレイ基板の表示領域の断面図である。
【図５】実施の形態１に係るＴＦＴアレイ基板の配線変換部の平面図である。
【図６】実施の形態１に係るＴＦＴアレイ基板のソース配線の延在部分の断面図である。
【図７】実施の形態１に係るＴＦＴアレイ基板の配線変換部の断面図である。
【図８】実施の形態１に係るＴＦＴアレイ基板の配線変換部の断面図である。
【図９】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１０】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１１】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１２】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１３】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１４】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１５】実施の形態２に係るＴＦＴアレイ基板の配線変換部の平面図である。
【図１６】実施の形態２に係るＴＦＴアレイ基板の配線変換部の断面図である。
【図１７】実施の形態２に係るＴＦＴアレイ基板の配線変換部の断面図である。
【図１８】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図１９】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図２０】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図２１】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図２２】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【図２３】実施の形態２に係るＴＦＴアレイ基板の製造方法を説明するための工程図である。
【発明を実施するための形態】
【００１４】
以下、本発明の好ましい実施の形態を説明するが、本発明の適用はそれに限定されるものではない。また、説明の便宜のため、説明および図面の記載は、適宜、省略または簡略化している。例えば、図面は模式的なものであり、それに示された構成要素の正確な大きさなどを特定するものではない。また、各図において同一の符号を付されたものは、それぞれ同様の要素を示しており、それらに関しては重複する説明は省略する。
【００１５】
＜実施の形態１＞
始めに、本発明に係る配線構造を適用可能な液晶表示装置の構成例を示す。図１は、本発明の実施の形態に係る液晶表示装置を構成するＴＦＴアレイ基板１００を示す平面図である。図１に示すように、当該ＴＦＴアレイ基板１００は、基板１上にアレイ状（マトリクス状）に配設された、画像の表示単位となる画素５０を備える。各画素５０には、画素電極（不図示）に表示電圧を供給するスイッチング素子であるＴＦＴ５１が配置される。ＴＦＴ５１を搭載した基板１から構成される部材を「ＴＦＴアレイ基板」と呼ぶのは、ＴＦＴ５１が画素５０ごとにアレイ状に配列されるためである。基板１は、例えば、ガラス基板や半導体基板により構成される。
【００１６】
ＴＦＴアレイ基板１００は、ＴＦＴ５１がアレイ状に配列した領域であるアレイ領域４１（図１における点線の矩形の内側）と、アレイ領域４１を囲む額縁領域４２（図１における点線の矩形の外側）とを有している。液晶表示装置では、アレイ領域４１は画像を表示する領域である表示領域に対応する。以下、アレイ領域４１を「表示領域４１」と称する。
【００１７】
ＴＦＴアレイ基板１００の表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３はそれぞれ平行に延在し、同様に、複数のソース配線４４はそれぞれ平行に延在する。ゲート配線４３とソース配線４４とは、互いに交差するように配設される。隣接する一対のゲート配線４３と、隣接する一対のソース配線４４とで囲まれた領域のそれぞれが画素５０となる。従って、表示領域４１においては、画素５０がマトリクス状に配列されることとなる。
【００１８】
ＴＦＴアレイ基板１００の額縁領域４２には、走査信号駆動回路４６ａ、表示信号駆動回路４６ｂ、配線変換部４５、引き出し配線４７ａ１，４７ａ２，４７ｂ１，４７ｂ２，および外部接続端子４８ａ１，４８ａ２，４８ｂ１，４８ｂ２などが配設される。
【００１９】
ゲート配線４３は、表示領域４１の外側の額縁領域４２まで延設され、当該ゲート配線４３と同一の配線層（第１の導電膜（下層導電膜））で形成された引き出し配線４７ａ１によってＴＦＴアレイ基板１００の端部まで引き出される。引き出し配線４７ａ１により引き出されたゲート配線４３は、外部接続端子４８ａ１を介して走査信号駆動回路４６ａに接続される。
【００２０】
ソース配線４４は、表示領域４１の外側の額縁領域４２まで延設され、配線変換部４５にてゲート配線４３と同一の配線層（第１の導電膜）で形成された引き出し配線４７ｂ１に電気的に接続され、その引き出し配線４７ｂ１によってＴＦＴアレイ基板１００の端部まで引き出される。引き出し配線４７ｂ１によって引き出されたソース配線４４は、外部接続端子４８ｂ１を介して表示信号駆動回路４６ｂに接続される。
【００２１】
走査信号駆動回路４６ａの近傍には外部配線４９ａが配設されており、走査信号駆動回路４６ａと外部配線４９ａとの間は、引き出し配線４７ａ２および外部接続端子４８ａ２を介して接続される。また、表示信号駆動回路４６ｂの近傍には、外部配線４９ｂが配設されており、表示信号駆動回路４６ｂと外部配線４９ｂとの間は、引き出し配線４７ｂ２および外部接続端子４８ｂ２を介して接続される。上記の外部配線４９ａ，４９ｂは、例えばＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００２２】
走査信号駆動回路４６ａには、外部配線４９ａおよび引き出し配線４７ａ２を介して外部からの各種信号が供給される。表示信号駆動回路４６ｂには、外部配線４９ｂおよび引き出し配線４７ｂ２を介して外部からの各種信号が供給される。
【００２３】
走査信号駆動回路４６ａは、外部から供給される制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号は、ゲート配線４３の各々を順次選択する信号である。表示信号駆動回路４６ｂは、外部から供給される制御信号や表示データに基づき、各ゲート配線４３が選択されるタイミングに同期して、表示信号をソース配線４４の各々に供給する。この動作により、表示データに応じた表示電圧が、画素５０のそれぞれに供給される。
【００２４】
画素５０のそれぞれには、少なくとも１つのＴＦＴ５１が設けられる。ＴＦＴ５１は、ソース配線４４とゲート配線４３の交点近傍に配置され、ＴＦＴ５１のゲート電極はゲート配線４３に、ソース電極はゲート配線４３にそれぞれ接続される。ＴＦＴ５１は、ゲート配線４３から供給されるゲート信号に応じてオンし、ソース配線４４から供給される表示電位をドレイン電極が接続した画素電極に印加する。
【００２５】
ＦＦＳモードのＴＦＴアレイ基板１００には、画素電極だけでなく、当該画素電極と絶縁膜を介して対向配置される対向電極（共通電極）も配設される。通常、画素電極は平板状であり、共通電極は櫛歯状（複数のスリットを有する形状）である。対向電極には共通電位が与えられており、画素電極と対向電極との間には、表示電圧（表示電位と共通電位との差）に応じたフリンジ電界が生じる。なお、画素５０の構成の詳細については後述する。
【００２６】
続いて、実施の形態１に係る液晶表示装置の全体構成について説明する。図２は、上記のＴＦＴアレイ基板１００を含む液晶表示装置の全体構成を示す断面図である。図２の如く、液晶表示装置は、対向配置されたＴＦＴアレイ基板１００と対向基板６０との間に、液晶層６２を封止した構造を有している。
【００２７】
対向基板６０は、ＴＦＴアレイ基板１００に対して液晶表示装置の前面側（視認側）に配置される。対向基板６０には、カラーフィルター６４、ブラックマトリクス（ＢＭ）６３などが形成されている。対向基板６０は、一般に「カラーフィルター基板」と呼ばれる。
【００２８】
ＴＦＴアレイ基板１００および対向基板６０それぞれの液晶層６２側の表面には、配向膜６１が形成される。また、ＴＦＴアレイ基板１００の背面側（反視認側）および対向基板６０の前面側には、それぞれ偏光板６５が設けられる。これらＴＦＴアレイ基板１００、対向基板６０、液晶層６２および偏光板６５により、液晶表示パネルが構成される。
【００２９】
さらに、液晶表示パネルの背面側に、位相差板などの光学フィルム６６を介してバックライトユニット６７を配置し、これらを樹脂や金属などよりなるフレーム（不図示）に収納することにより、液晶表示装置が構成される。
【００３０】
偏光板６５を通過して直線偏光となった光は、液晶層６２によってその偏光状態が変化する。ＦＦＳモードの液晶表示装置では、ＴＦＴアレイ基板１００の画素電極と対向電極との間に発生するフリンジ電界によって液晶層６２を駆動し（液晶層６２の配向方向を変化させる）、それにより液晶層６２を通過する光の偏光状態を変化させている。
【００３１】
より具体的には、バックライトユニット６７からの光は、液晶表示パネルの背面側の偏光板６５により直線偏光になる。この直線偏光は、液晶層６２を通過することによって、偏光状態が変化し、それにより液晶表示パネルの前面側の偏光板６５を通過する光量が変化する。つまり、バックライトユニット６７から出射されて液晶表示パネルを透過する透過光のうち、前面側の偏光板６５を通過する光の量が変化する。液晶層６２の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、前面側の偏光板６５を通過する光量を変化させることができる。よって、画素５０ごとに表示電圧を変化させることによって、所望の画像を表示させることができる。
【００３２】
次に、実施の形態１に係るＴＦＴアレイ基板１００の表示領域４１の詳細構成について、図３および図４を用いて説明する。図３は、ＴＦＴアレイ基板１００の表示領域４１の中央部近傍に位置する画素５０の平面図、図４は、図３におけるＡ１−Ａ２線に沿った断面図である。なお、画素５０の構成は、表示領域４１の最外周に位置するものを除いて、図３および図４と同様の構成となる。
【００３３】
例えばガラス基板などの絶縁性材料よりなる基板１の上に、ＴＦＴ５１のゲート電極に接続するゲート配線４３が複数個形成される。本実施の形態では、ゲート配線４３の一部がＴＦＴ５１のゲート電極として機能する。複数のゲート配線４３は、平行にそれぞれ直線的に配設される。また基板１上には、ゲート配線４３と同じ配線層（第１の導電膜２）を用いて形成された複数の共通配線５２が平行に形成されている。共通配線５２は、ゲート配線４３間に、ゲート配線４３とほぼ平行に配設される。
【００３４】
これらゲート配線４３（ゲート電極）および共通配線５２を構成する第１の導電膜２は、例えばＣｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜、またはこれらの積層膜によって形成される。
【００３５】
ゲート配線４３および共通配線５２上には、第１の絶縁膜８が形成される。第１の絶縁膜８の一部（ゲート配線４３上の部分）は、ＴＦＴ５１のゲート絶縁膜として機能する。
【００３６】
第１の絶縁膜８の上には半導体層３が形成される。本実施の形態では、半導体膜３は、ソース配線４４の形成領域に合わせて、ゲート配線４３と交差する直線状に形成される（図３において、半導体膜３のパターンは、ゲート配線４３に直交している）。半導体層３は、非結晶シリコンや多結晶シリコンなどにより形成される。
【００３７】
この直線状の半導体層３は、ソース配線４４の冗長配線としても機能する。即ち、ソース配線４４が断線した場合でも、半導体膜３がソース配線４４に沿って配設されていることにより、電気信号の途絶を防止することが可能になる。
【００３８】
また、半導体層３の一部は、ゲート配線４３との交差部で分岐し、ゲート配線４３に沿って延び、さらに画素５０内へと延設される。ＴＦＴ５１は、ゲート配線４３との交差部から分岐した半導体膜３の部分を用いて形成される。即ち、分岐した半導体層３のうち、ゲート配線４３（ゲート電極）と重複する部分が、ＴＦＴ５１を構成する活性領域となる。
【００３９】
半導体層３の上には、導電性不純物がドーピングされたオーミックコンタクト膜４が形成される。オーミックコンタクト膜４は、半導体膜３上のほぼ全面に形成されるが、ＴＦＴ５１のチャネル領域となる部分（ソース配線４４とドレイン電極５４との間の領域）の上では除去されている。オーミックコンタクト膜４は、例えば、リン（Ｐ）などの不純物が高濃度にドーピングされたｎ型非結晶シリコンやｎ型多結晶シリコンなどにより形成される。
【００４０】
半導体層３のゲート配線４３と重複する部分のうち、オーミックコンタクト膜４が形成された領域は、ソース・ドレイン領域となる。図４を参照すると、半導体膜３において、ゲート配線４３と重複する左側のオーミックコンタクト膜４の下の領域がソース領域となり、ゲート配線４３と重複する右側のオーミックコンタクト膜４の下の領域がドレイン領域となる。そして、半導体膜３におけるソース領域とドレイン領域とに挟まれた領域がチャネル領域となる。
【００４１】
オーミックコンタクト膜４の上には、ソース配線４４、ソース電極５３およびドレイン電極５４が、同一の配線層（第２の導電膜５（上層導電膜））を用いて形成されている。具体的には、ＴＦＴ５１のソース領域側のオーミックコンタクト膜４上にソース電極５３が形成され、ドレイン領域側のオーミックコンタクト膜４上にドレイン電極５４が形成される。このような構成のＴＦＴ５１は「チャネルエッチ型ＴＦＴ」と呼ばれる。
【００４２】
ソース配線４４は、半導体層３の上にオーミックコンタクト膜４を介して形成され、ゲート配線４３と交差する方向に直線的に延在するように配設されている。ソース電極５３とドレイン電極５４は分離しているが、ソース電極５３はソース配線４４と繋がっている。即ち、ソース配線４４は、ゲート配線４３との交差部で分岐してゲート配線４３に沿って延設され、その延設された部分がソース電極５３となる。ソース配線４４、ソース電極５３およびドレイン電極５４を構成する第２の導電膜５は、オーミックコンタクト膜４と同様に、半導体膜３上のほぼ全面に形成されるが、ＴＦＴ５１のチャネル領域となる部分の上では除去されている。
【００４３】
本実施の形態では、ソース配線４４、ソース電極５３およびドレイン電極５４を構成する第２の導電膜５は、Ａｌを主成分とした金属膜である上層と、Ｃｒ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜である下層から成る積層膜であるとする。
【００４４】
以上の説明から分かるように、半導体層３は、ソース配線４４、ソース電極５３およびドレイン電極５４の下のほぼ全領域と、ゲート配線４３上に位置するソース電極５３とドレイン電極５４の間の領域に配設されている。また、オーミックコンタクト膜４は、ソース配線４４、ソース電極５３およびドレイン電極５４と半導体層３との間にそれぞれ配設されている。
【００４５】
ドレイン電極５４は、画素５０の領域（ソース配線４４とゲート配線４３とに囲まれた領域）のほぼ全面に形成された第１の透明導電膜６である画素電極５５に電気的に接続される。第１の透明導電膜６は、ＩＴＯなどの透明導電膜によって形成される。
【００４６】
図４に示すように、画素電極５５は、ドレイン電極５４上に直接重ねられた部分を有している。即ち、その部分では、画素電極５５を構成する第１の透明導電膜６の下面が、ドレイン電極５４の上面に直接接触する。また、第１の透明導電膜６は、ドレイン電極５４上のほぼ全面を覆っている。但し、第１の透明導電膜６のチャネル領域側の端部は、ドレイン電極５４のチャネル領域側の端部とほぼ同じ位置、或いは若干ドレイン電極５の端部よりも後退して配置される。よって、ドレイン電極５４のチャネル領域側の端面は、第１の透明導電膜６に覆われない。なお、第１の透明導電膜６は、ドレイン電極５４のチャネル領域側以外の端面は覆うように形成されている。
【００４７】
なお、本明細書において「端面を覆うように形成」とは、上層膜を、下層膜の上面と端面とを分け隔てなく覆うように形成することを意味し、例えば、下層膜の端面の凹凸により上層膜が下層膜の端面に充分接触できない状態（いわゆる「カバレッジ不良」の状態）も含むものとする。しかし、下層膜を覆うように上層膜を形成した後、上層膜を加工して意図的に下層膜の端面を露出させた状態は含まない。
【００４８】
このように、画素電極５５の一部を、絶縁膜を介さずに、ドレイン電極５４に直接重ねる構成をとることにより、画素電極５５とドレイン電極５４と電気的に接続するためのコンタクトホールが不要になり、写真製版工程を減らすことができる。また、当該コンタクトホールを配置するエリアを確保する必要がなくなるため、画素５０の開口率を高くできるという利点もある。
【００４９】
また、画素電極５５と同一の配線層である第１の透明導電膜６は、ソース電極５３およびソース配線４４上のほぼ全面にも直接重ねて形成される。ソース電極５３上の第１の透明導電膜６におけるチャネル領域側の端部は、ソース電極５３のチャネル領域側の端部とほぼ同じ位置、或いはソース電極５３の端部よりも若干後退して配置される。よって、ソース電極５３のチャネル領域側の端部は、第１の透明導電膜６には覆われていない。なお、第１の透明導電膜６は、ソース電極５３のチャネル領域側以外の端面は覆うように形成されている。
【００５０】
ソース電極５３上の第１の透明導電膜６と、ドレイン電極５４上の第１の透明導電膜６（画素電極５５）とは、離間している。つまり、半導体層３のチャネル領域上には、第１の透明導電膜６は設けられていない。
【００５１】
図４に示されるように、ソース配線４４は、ソース電極５３およびドレイン電極５４と同じ第２の導電膜５を用いて形成される。ソース配線４４の下のほぼ全面には半導体層３が配設され、ソース配線４４と半導体層３との間にはオーミックコンタクト膜４が形成される。
【００５２】
またソース配線４４、オーミックコンタクト膜４および半導体層３は、画素電極５５と同層の第１の透明導電膜６により覆われ、第１の透明導電膜６は、ソース配線４４の幅から食み出しており、ソース配線４４の端面を覆っている。図４ではソース配線４４の一方の端面（左側の端面）しか図示されないが、もう一方の端面も、ソース配線４４の幅から食み出した第１の透明導電膜６によって覆われる。
【００５３】
このように画素電極５５と同層の第１の透明導電膜６は、第２の導電膜５を用いて形成したソース配線４４、ソース電極５３およびドレイン電極５４上のほぼ全面に形成されている。特に、ソース配線４４上の第１の透明導電膜６は、ソース配線４４の冗長配線としても機能する。即ち、ソース配線４４が断線した場合でも、第１の透明導電膜６がソース配線４４に沿って配設されていることにより、電気信号の途絶を防止することが可能になる。
【００５４】
図４の如く、画素電極５５を含む第１の透明導電膜６の上は、第２の絶縁膜９で覆われる。第２の絶縁膜９上には、第２の透明導電膜７である対向電極５６が形成される。第２の絶縁膜９は、ＴＦＴ５１の保護膜として機能すると共に、画素電極５５と対向電極５６との間の層間絶縁膜としても機能する。第２の絶縁膜９は、窒化シリコンや酸化シリコンなどの絶縁膜、塗布型の（塗布により形成される）絶縁膜、またはそれらの積層膜により形成される。
【００５５】
対向電極５６は、第２の絶縁膜９を介して画素電極５５に対向配置され、画素電極５５との間でフリンジ電界を発生させるためのスリットが設けられている。図３のように、対向電極５６のスリットは、ソース配線４４とほぼ平行に複数設けられている。言い換えれば、対向電極５６は、スリットの存在により櫛歯状となっている。上記したように、ＦＦＳモードの液晶表示装置では、画素電極５５と対向電極５６との間に発生するフリンジ電界によって液晶を駆動する。
【００５６】
対向電極５６は、第２の絶縁膜９および第１の絶縁膜８を貫通するコンタクトホールＣＨ１を介して、共通電位が供給される共通配線５２と電気的に接続されている。また、対向電極５６は、ゲート配線４３を挟んで隣接する他の画素５０の対向電極５６に繋がるように一体的に形成されている。つまり、ゲート配線４３を挟んで隣接する画素５０の対向電極５６の間は、それらと同じ配線層（第２の透明導電膜７）である対向電極連結部５７により連結されている。ここでは、対向電極連結部５７は、ソース配線４４およびＴＦＴ５１と重複しない領域に、ゲート配線４３を跨ぐように形成されている。即ち、第２の透明導電膜７は、ゲート配線４３と一部が重なり合うように形成されている。
【００５７】
続いて、実施の形態１に係る液晶表示装置のＴＦＴアレイ基板１００が備える配線変換部４５の構成について、図５〜図８を用いて説明する。図５は、配線変換部４５の平面図であり、図６は、図５のＢ１−Ｂ２線に沿った断面図、図７は、図５のＣ１−Ｃ２線に沿った断面図、図８は、図５のＤ１−Ｄ２線に沿った断面図である。
【００５８】
なお、図５〜図８において、図３および図４に示したものと同層を用いて形成された要素には同一符号を付してある。例えば、図５〜図８の第１の導電膜２は、ゲート配線４３である図４の第１の導電膜２と同層である。同様に、図５〜図８の第１の絶縁膜８は、ＴＦＴ５１のゲート絶縁膜として働く図４の第１の絶縁膜８と同層である。また、図５〜図８の半導体膜３は、ＴＦＴ５１の活性領域である図４の半導体膜３と同層である。その他のオーミックコンタクト膜４、第２の導電膜５、第１の透明導電膜６、第２の透明導電膜７、第２の絶縁膜９などについても同様である。
【００５９】
図５に示すように、配線変換部４５は、ＴＦＴアレイ基板１００の額縁領域４２に配設される。表示信号駆動回路４６ｂや外部配線４９ｂに接続する引き出し配線４７ｂ１は、ゲート配線４３と同層の第１の導電膜２により形成されており、配線変換部４５に引き込まれている。また表示領域４１からは、第２の導電膜５であるソース配線４４の延在部分が配線変換部４５まで引き込まれている。
【００６０】
図６に示すように、ソース配線４４の延在部分において、ソース配線４４（第２の導電膜５）の下面にはオーミックコンタクト膜４および半導体膜３が形成されており、第２の導電膜５の上面には、画素電極５５と同層の第１の透明導電膜６が形成されている。これら半導体膜３、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６は、第１の絶縁膜８上に積層されている。
【００６１】
また、オーミックコンタクト膜４、第２の導電膜５、第１の透明導電膜６の端部はほぼ同じ位置に配置されており、それらの端部は、半導体膜３の端部よりも内側に配置されている。つまり、オーミックコンタクト膜４、第２の導電膜５、第１の透明導電膜６は、半導体膜３の幅よりも若干狭い幅で形成されている。従って、半導体層３、オーミックコンタクト膜４、第２の導電膜５の端面は、第１の透明導電膜６に覆われていない。
【００６２】
ソース配線４４の延在部分において、第１の透明導電膜６上には、第２の絶縁膜９が形成される。この第２の絶縁膜９は、半導体膜３、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６の端面を覆うように形成される。
【００６３】
続いて、第１の導電膜２である引き出し配線４７ｂ１と、第２の導電膜５であるソース配線４４の延在部分とを接続させる配線変換部４５の構成を説明する。
【００６４】
図７及び図８に示されるように、配線変換部４５には、引き出し配線４７ｂ１としての第１の導電膜２が引き込まれている。第１の導電膜２上には、第１の絶縁膜８が形成されている。
【００６５】
また、配線変換部４５における第１の絶縁膜８上には、図６に示した構造のソース配線４４も引き込まれている。つまり配線変換部４５において、第１の絶縁膜８の上には、半導体膜３、オーミックコンタクト膜４、第２の導電膜５、第１の透明導電膜６の積層構造が形成されている。
【００６６】
積層構造は、図７のように半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端面が第１の透明導電膜６で覆われる部分と、図８のように半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端面が第１の透明導電膜６で覆われない部分とを有している。図５から分かるように、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端面が第１の透明導電膜６で覆われない部分は、第１の透明導電膜６のパターンのコーナー部（突出する角の部分）近傍に配設され、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端面が第１の透明導電膜６で覆われる部分は、第１の透明導電膜６のパターンのコーナー部以外に配設される。
【００６７】
より具体的に説明すると、第１の透明導電膜６のコーナー部近傍では、図８のように、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６の端部は、半導体膜３の端部よりも内側に後退している。言い換えれば、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６のコーナー部近傍は、平面視で半導体膜３に内包されている。また第１の透明導電膜６のコーナー部近傍では、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６の各端部は、ほぼ同じ位置に配置される。よって、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の各端面は第１の透明導電膜６により覆われない。
【００６８】
一方、第１の透明導電膜６のコーナー部近傍以外では、図７のように、第１の透明導電膜６の端部は、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端部はよりも外側に位置している。言い換えれば、半導体膜３、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６のコーナー部近傍以外の端部は、平面視で第１の透明導電膜６に内包されている。また、第１の透明導電膜６のコーナー部近傍以外では、半導体膜３、オーミックコンタクト膜４、第２の導電膜５の各端部は、ほぼ同じ位置に配置される。従って、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の各端面は、第１の透明導電膜６により覆われる。
【００６９】
また、配線変換部４５においても、第１の透明導電膜６の上層には、第２の絶縁膜９が形成される。図８に示すように、第１の透明導電膜６のコーナー部近傍以外では、第２の絶縁膜９は、半導体膜３、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６の端面を直接覆うように形成される。
【００７０】
配線変換部４５において、第２の絶縁膜９には、第１の透明導電膜６に達するコンタクトホールＣＨ２が形成される。また、第１の絶縁膜８および第２の絶縁膜９には、第１の導電膜２に達するコンタクトホールＣＨ３が形成される。
【００７１】
そして、第２の絶縁膜９上に、対向電極５６と同層の第２の透明導電膜７が、コンタクトホールＣＨ２とコンタクトホールＣＨ３とを跨ぐように形成される。第２の透明導電膜７は、コンタクトホールＣＨ２を通して第１の透明導電膜６に接続すると共に、コンタクトホールＣＨ３を通して第１の導電膜２に接続する。この第２の透明導電膜７によって、第１の導電膜２と第１の透明導電膜６とが電気的に接続される。その結果、第１の導電膜２である引き出し配線４７ｂ１と、第２の導電膜５であるソース配線４４とが電気的に接続されることとなる。
【００７２】
このように実施の形態１の配線変換部４５は、二層の透明導電膜を用いて構成される。ＦＦＳモードのＴＦＴアレイ基板１００は、必然的に二層の透明導電膜（画素電極５５と対向電極５６）を備えるため、配線変換部４５の二層の透明導電膜として、画素電極５５と同層の第１の透明導電膜６と、対向電極５６と同層の第２の透明導電膜７を用いることにより、製造工程数を増やすことなく、配線変換部４５を形成することができる（具体的な形成工程は後述する）。
【００７３】
配線変換部４５における第１の透明導電膜６のコーナー部近傍では、第１の透明導電膜６は、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端面を覆わないように形成される。つまり、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端部において、第１の透明導電膜６は端部が第１の絶縁膜８と接することなく形成される。通常、透明導電膜上での絶縁膜の膜浮きは、透明導電膜のコーナー部分近傍で発生しやすいが、この構成をとることにより、第２の絶縁膜９を形成した後に第１の透明導電膜６のコーナー部近傍の端部に応力が集中することを回避できる。従って、第２の絶縁膜９の剥がれの発生が抑制され、歩留まりの向上を図ることができる。
【００７４】
さらに、配線変換部４５における第１の透明導電膜６のコーナー部近傍以外では、第１の透明導電膜６が、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の各端面に接触する。よって、第２の導電膜５が積層膜である場合、第１の透明導電膜６は、その最上層のみならず下層にも接続することができる。
【００７５】
従って、積層膜である第２の導電膜５の最上層と第１の透明導電膜６との電気的接続性が悪い場合においても、少なくとも第２の導電膜５の下層の金属膜に第１の透明導電膜６との電気的接続性の良い材料を用いていれば、第２の導電膜５と第１の透明導電膜６との良好な電気的接続性を得ることができる。例えば、二層構造の第２の導電膜５において、上層がＡｌ系の金属膜であり、第１の透明導電膜６がＩＴＯである場合でも、第２の導電膜５の下層にＩＴＯとの電気的接続性の良い材料を用いることにより、第２の導電膜５と第１の透明導電膜６との良好な電気的接続性を得ることができる。よって、配線材料の選択肢を増やすことが可能となる。
【００７６】
続いて、実施の形態１に係る液晶表示装置の製造方法について、図９〜図１４を用いて説明する。図９〜図１４は、実施の形態１に係るＴＦＴアレイ基板１００の製造工程を示した断面図である。これらの各図においては、左側にＴＦＴ５１が形成される表示領域４１が示され、右側に配線変換部４５が形成される額縁領域４２が示されている。
【００７７】
まず、ガラスなどの透明な絶縁性材料よりなる基板１上の全面に、例えば、スパッタ法や蒸着法などを用いて第１の導電膜２を成膜する。第１の導電膜２の材料としては、例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ、またはこれらを主成分とする合金膜、あるいはそれらの２以上から成る積層膜を用いることができる。
【００７８】
次に、レジストを塗布し、当該レジストをフォトマスク上から露光し、レジストを感光させる。感光させたレジストを現像して、レジストをパターニングし、レジストパターンを形成する。以下では、このレジストパターンを形成するための一連の工程を「フォトリソグラフィ工程」と呼ぶ。
【００７９】
そして、このレジストパターンをマスクとするエッチングにより第１の導電膜２をパターニングし、レジストパターンを除去する。以下では、レジストパターンを用いたパターニングの工程を「微細加工工程」と呼ぶ。
【００８０】
その結果、図９に示すように、表示領域４１にはゲート配線４３（ゲート電極）、共通配線５２を含む第１の導電膜２のパターンが形成される。具体的には、表示領域４１にゲート配線４３、共通配線５２が形成され、額縁領域４２には配線変換部４５に引き込まれる引き出し配線４７ｂ１が形成される。
【００８１】
その後、基板１全面に、第１の導電膜２のパターンを覆うように、例えばプラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどを用いて、第１の絶縁膜８、半導体層３およびオーミックコンタクト膜４をこの順に成膜する。
【００８２】
第１の絶縁膜８としては、窒化シリコン、酸化シリコンなどを用いることができる。第１の絶縁膜８はゲート電極としても機能するため、ピンホールなどの膜欠損発生による短絡を防止する目的で、複数回に分けて成膜することが好ましい。半導体層３としては、非晶質シリコン、多結晶ポリシリコンなどを用いることができる。また、オーミックコンタクト膜４としては、リン（Ｐ）などの不純物を高濃度に添加したｎ型非晶質シリコンやｎ型多結晶シリコンなどを用いることができる。
【００８３】
さらに、成膜したオーミックコンタクト膜４の上に、例えばスパッタ法や蒸着法などにより、第２の導電膜５を成膜する。第２の導電膜５は、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜を用いた積層膜を用いる。
【００８４】
その後、フォトリソグラフィ工程および微細加工工程により、第２の導電膜５をパターニングする。これにより、表示領域４１には、ソース配線４４、ソース電極５３およびドレイン電極５４のパターンが形成される。但し、この段階では、ソース電極５３とドレイン電極５４との間は分離されていない（つまり、半導体膜３のチャネル領域上に第２の導電膜５が残存している）。
【００８５】
続いて、パターニングされた第２の導電膜５をマスクとして、もしくは第２の導電膜５のパターニングに使用したレジストパターンをマスクとして（つまり、第２の導電膜５をパターニングに使用したレジストパターンを残した状態で）、オーミックコンタクト膜４および半導体層３をエッチングする。それにより、図１０に示すように、第２の導電膜５に覆われていない部分のオーミックコンタクト膜４および半導体層３が除去される。その結果、表示領域４１では半導体膜３およびオーミックコンタクト膜４がソース配線４４と同じ形状にパターニングされる。
【００８６】
このように、第２の導電膜５とオーミックコンタクト膜４および半導体層３のパターニングは、１回のフォトリソグラフィ工程で連続して行われる。
【００８７】
次に、スパッタ法などにより、ＩＴＯなどの透明導電膜を基板１全面に成膜する。本実施の形態では、一般的なＩＴＯを非結晶状態で成膜した。そして、フォトリソグラフィ工程によりレジストパターンＰＲ１を形成し、それを用いた微細加工工程により、透明導電膜をパターニングすることによって、図１１のように第１の透明導電膜６を形成する。このパターニングには、非結晶状態のＩＴＯのエッチングに適当なシュウ酸系などの弱酸のエッチャントによるウエットエッチングを使用することができる。
【００８８】
この工程により、表示領域４１には、第２の導電膜５上を覆う第１の透明導電膜６と画素電極５５が形成される。また図１１に示すように、半導体膜３のチャネル領域上の透明導電膜はこのとき除去される（つまり第１の透明導電膜６はソース領域側とドレイン領域側に分離される）。なお、画素電極５５を含む第１の透明導電膜６の配置及び形状は、この工程により確定する。
【００８９】
額縁領域４２においても、第２の導電膜５上に第１の透明導電膜６が形成される。但し、第１の透明導電膜６のコーナー部近傍（図１１では不図示）では、第１の透明導電膜６の端部が、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の端部より内側に位置するようにし、第１の透明導電膜６のコーナー部近傍以外では、図１１の如く、第１の透明導電膜６の端部を、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の幅より外側に位置するようにする。
【００９０】
続いて、上記のレジストパターンＰＲ１をマスクにするエッチングにより、チャネル領域上の第２の導電膜５およびオーミックコンタクト膜４を順次除去する。チャネル領域上の第２の導電膜５がエッチングにより除去されることで、第２の導電膜５がソース電極５３とドレイン電極５４とに分離される。これにより、図１２に示すように、ＴＦＴ５１のチャネル領域となる半導体層３が、ソース電極５３とドレイン電極５４間に露出し、ＴＦＴ５１の構成が完成する。
【００９１】
またこのとき、額縁領域４２における第１の透明導電膜６のコーナー部近傍では、第１の透明導電膜６から食み出た部分のオーミックコンタクト膜４および第２の導電膜５が除去されるため、オーミックコンタクト膜４、第２の導電膜５および第１の透明導電膜６の端部がほぼ同じ位置になり、且つ、それらの端部が半導体膜３よりも後退した位置になる。
【００９２】
レジストパターンＰＲ１を除去した後、図１３に示すように、基板１の全面に第２の絶縁膜９を成膜する。これにより、画素電極５５を含む第１の透明導電膜６、並びに半導体膜３のチャネル領域が、第２の絶縁膜９により覆われる。第２の絶縁膜９としては、例えば窒化シリコンや酸化シリコンなどの無機絶縁膜を用いることができ、成膜手法としてはＣＶＤ法などを用いることができる。また、第２の絶縁膜９は、窒化シリコン、酸化シリコンなどの無機絶縁膜の上に、更に塗布型の（塗布により形成される）絶縁膜などを形成した積層膜としてもよい。
【００９３】
上で説明したように、本実施の形態では、額縁領域４２（配線変換部４５）における第１の透明導電膜６のコーナー部近傍で、第１の透明導電膜６が、半導体膜３、オーミックコンタクト膜４および第２の導電膜５の外周の端面を覆わない構成をとることにより、第２の絶縁膜９を形成した後に第１の透明導電膜６のコーナー部近傍の端部に応力が集中することを抑制し、それによって第２の絶縁膜９の膜浮きが防止される。
【００９４】
従って、第２の絶縁膜９の成膜条件については、例えば、第１の透明導電膜６の透過率が向上する成膜条件や、或いは第２の絶縁膜９にコンタクトホールＣＨ２を形成したときに第１の透明導電膜６で良好なコンタクト端面形状を形成できる成膜条件など、膜浮き防止に特化しない条件を採用しても、膜浮きの発生頻度を低減することができる。また、第１の透明導電膜６の形成条件についても、透過率が向上する成膜条件を採用すると第２の絶縁膜９の膜浮き発生を助長することがあるが、上記の構成により膜浮き発生頻度を低減することができる。
【００９５】
なお、第１の透明導電膜６の透過率が向上する第２の絶縁膜９の成膜条件としては、成膜時の材料ガス中の酸素含有量の高い成膜条件、より具体的には、酸化シリコン膜を形成する成膜条件、酸素を含む窒化シリコン膜を形成する成膜条件などが挙げられる。一方、第２の絶縁膜９にコンタクトホールＣＨ２を形成したときに第１の透明導電膜６で良好なコンタクト端面形状を形成できる第２の絶縁膜９の成膜条件としては、窒化シリコン膜の成膜時の材料ガス中に窒素含有量の高い成膜条件、より具体的には、成膜時の材料ガス中において、窒素ガス或いはアンモニアガスの分圧比が、シリコンを含むガス（シランガス、ジシランガス、ＴＥＯＳガスなど）に対して２以上である成膜条件が挙げられる。
【００９６】
更に、ＩＴＯなどの第１の透明導電膜６の透過率が向上する成膜条件としては、スパッタ法などによる成膜時に酸素濃度が高い条件を選択することが挙げられる。第２の絶縁膜９および第１の透明導電膜６の成膜条件は、ＴＦＴアレイ基板１００の用途に応じて使い分ければよい。
【００９７】
続いて、フォトリソグラフィ工程および微細加工工程により、第２の絶縁膜９および第１の絶縁膜８に、コンタクトホールＣＨ１〜ＣＨ３を形成する。これにより、表示領域４１においては、共通配線５２に達するコンタクトホールＣＨ１が形成される。また、額縁領域４２においては、第１の透明導電膜６に達するコンタクトホールＣＨ２、および第１の導電膜２に達するコンタクトホールＣＨ３が形成される。
【００９８】
次に、第２の絶縁膜９の上に、ＩＴＯなどの透明導電膜をスパッタ法などにより基板１全面に成膜する。そして、フォトリソグラフィ工程および微細加工工程により、この透明導電膜をパターニングして第２の透明導電膜７を形成する。これにより、図１４に示すように、表示領域４１では、画素電極５５に対抗する位置に対向電極５６が形成される。また対向電極５６は、コンタクトホールＣＨ１を介して共通配線５２と接続するように形成される。額縁領域４２では、第２の透明導電膜７が、コンタクトホールＣＨ２およびコンタクトホールＣＨ３を介して第１の導電膜２と第１の透明導電膜６とを電気的に接続するように形成される。
【００９９】
なお、額縁領域４２に配設される外部接続端子４８ｂ１は、第１の導電膜２である引き出し配線４７ｂ１にコンタクトホールを介して接続する第２の透明導電膜７によって構成されている。この外部接続端子４８ｂ１は、配線変換部４５と同時に形成される。
【０１００】
以上の工程により、実施の形態１のＴＦＴアレイ基板１００が完成する。
【０１０１】
完成したＴＦＴアレイ基板１００の上と、別途作製された対向基板６０の上にそれぞれ配向膜６１を形成し、それら配向膜６１にラビングなどの手法で、液晶との接触面に一方向に微小な傷をつける配向処理を施す。そして、ＴＦＴアレイ基板１００または対向基板６０の周縁部にシール材を塗布し、ＴＦＴアレイ基板１００と対向基板６０とを、それぞれの配向膜６１が向き合うように所定の間隔で貼り合わせる。その後、真空注入法などにより、ＴＦＴアレイ基板１００と対向基板６０との間に液晶を注入して封止する。そしてＴＦＴアレイ基板１００および対向基板６０のそれぞれに偏光板６５を貼り付け、駆動回路を接続して液晶表示パネルを形成する。
【０１０２】
その後、液晶表示パネルの背面側となるＴＦＴアレイ基板１００の裏面側に、位相差板などの光学フィルム６６を介して、バックライトユニット６７を配設し、それらを樹脂や金属などよりなるフレーム内に収納することにより、液晶表示装置が完成する。
【０１０３】
実施の形態１の液晶表示装置においては、透明導電膜のパターン密度が比較的疎な領域である額縁領域４２に配設される配線変換部４５において、第１の透明導電膜６が、そのコーナー部近傍で第２の導電膜５の端面を覆うことなく形成された構成となっており、それにより、第１の透明導電膜６上を覆う第２の絶縁膜９の膜浮きの発生が抑制される。
【０１０４】
さらに、配線変換部４５では、第１の透明導電膜６のコーナー部近傍以外で、第１の透明導電膜６が、第２の導電膜５の下層の金属膜に接続される。よって、第２の導電膜５の最上層と第１の透明導電膜６との間の電気的接続性が悪い場合でも、第２の導電膜５の下層と第１の透明導電膜６との間の電気的接続性が良ければ、第２の導電膜５と第１の透明導電膜６との良好な電気的接続性を得ることができる。
【０１０５】
なお、以上の説明では、本発明に係る配線構造を、ＴＦＴアレイ基板１００の額縁領域４２に配置される配線変換部４５に適用した例を示したが、額縁領域４２における配線（例えばソース配線４４の延在部分）に適用してもよい。額縁領域４２における配線の周辺も、表示領域４１に比較して透明導電膜のパターン密度が疎な領域であるため、第２の絶縁膜９の膜浮きが発生し易いが、当該配線に本発明の配線構造を適用することにより、第２の絶縁膜９の膜浮きの発生を抑えることができる。
【０１０６】
例えば、額縁領域４２に延設されたソース配線４４（ソース配線４４の延在部分）に適用する場合、ソース配線４４上の第１の透明導電膜６のコーナー部近傍では、第１の透明導電膜６の端部を第２の導電膜５よりも内側にして、第２の導電膜５の端面が第１の透明導電膜６に覆われないようにし、それ以外の部分では、第１の透明導電膜６の端部を第２の導電膜５よりも外側にして、第２の導電膜５の端面が第１の透明導電膜６に覆われるようにする。
【０１０７】
この構成により、ソース配線４４においても上記の配線変換部４５と同様の効果が得られる。つまり、ソース配線４４における第２の絶縁膜９の膜浮きを防止できる。さらに、第２の導電膜５の最上層に第１の透明導電膜６との電気的接続性が悪い材料が用いられた場合でも、第２の導電膜５と第１の透明導電膜６との間で良好な電気的接続性を得ることができる。
【０１０８】
また、本実施の形態のＴＦＴアレイ基板１００では、第１の透明導電膜６により形成された平板状の画素電極５５の上方に、第２の透明導電膜７により形成された櫛歯状の対向電極５６が配置される構成とした。しかし、ＦＦＳモードの液晶表示装置においては、画素電極５５の形状と対向電極５６の形状を上記と逆にしてもよい。すなわち、第１の透明導電膜６により櫛歯状の画素電極５５を形成してもよい。但し、この場合には、平板状の対向電極５６を、櫛歯状の画素電極５５よりも下層に配置する必要があるため、平板状の対向電極５６を構成する透明導電膜は、第２の透明導電膜７とは別に形成する必要がある。
【０１０９】
＜実施の形態２＞
図１５〜図１７は、実施の形態２に係るＴＦＴアレイ基板１００の配線変換部４５の構成を示す図である。図１５は配線変換部４５の平面図であり、図１６はそのＦ１−Ｆ２線に沿った断面図、図１７はそのＧ１−Ｇ２線に沿った断面図である。
【０１１０】
実施の形態２の配線変換部４５は、実施の形態１の構成（図５、図７）に対し、第２の導電膜５の下方にオーミックコンタクト膜４および半導体層３を配設しないようにしたものである。
【０１１１】
この構成によれば、実施の形態１と比較して、第２の絶縁膜９上で第２の透明導電膜７が乗り越える段差が小さくなる。そのため、第１の透明導電膜６および第２の透明導電膜７が段差部で断線する確率がより低下し、より信頼性の高い配線変換部を得ることができる。また、実施の形態１と同様に、膜浮きの発生の抑制の効果、並びに、第１の透明導電膜６と第２の導電膜５との間で良好な電気的接続性が得られる効果も得られる。
【０１１２】
なお、実施の形態２に係る配線変換部４５を備えるＴＦＴアレイ基板１００の製造方法は、実施の形態１の場合とほぼ同じであるが、オーミックコンタクト膜４および半導体層３のパターニングと第２の導電膜５のパターニングとを、それぞれレジストパターンを用いて行う必要がある。
【０１１３】
以下、実施の形態２に係るＴＦＴアレイ基板１００の製造方法を、図１８〜図２３を用いて説明する。
【０１１４】
まず、実施の形態１と同様の手法で、基板１上にゲート配線４３、共通配線５２、引き出し配線４７ｂ１を含む第１の導電膜２を形成する（図９）。
【０１１５】
その後、半導体膜３、オーミックコンタクト膜４および第２の導電膜５を成膜してパターニングすることで、ソース配線４４、ソース電極５３およびドレイン電極５４などを形成する。このとき、実施の形態１では、半導体膜３、オーミックコンタクト膜４および第２の導電膜５を１回のフォトリソグラフィ工程によりパターニングしたが、実施の形態２では、半導体膜３およびオーミックコンタクト膜４のパターニングと、第２の導電膜５のパターニングとを別々に行う。
【０１１６】
即ち、まず半導体膜３およびオーミックコンタクト膜４を成膜して１回目のパターニングを行い（図１８）、その後、第２の導電膜５を成膜して２回目のパターニングを行う（図１９）。１回目のパターニングの際、図１８のように配線変換部４５の形成領域の半導体膜３およびオーミックコンタクト膜４を除去することにより、２回目のパターニングで、図１９のように下方に半導体膜３およびオーミックコンタクト膜４を有さない第２の導電膜５のパターンを、配線変換部４５の形成領域に形成することができる。
【０１１７】
その後は、実施の形態１で図１１〜図１４を用いて説明したものと同様の手順で、画素電極５５を含む第１の透明導電膜６の形成（図２０）、ＴＦＴ５１のチャネル領域上の第２の導電膜５およびオーミックコンタクト膜４の除去（図２１）、第２の絶縁膜９の成膜（図２２）、コンタクトホールＣＨ１〜ＣＨ３の形成および対向電極５６を含む第２の透明導電膜７の形成（図２３）を順次行う。それにより、図１５〜図１７に示した構造の配線変換部４５を有するＴＦＴアレイ基板１００が形成される。
【０１１８】
以上の各実施の形態では、本発明をＦＦＳモードのＴＦＴアレイ基板に適用した例を示した。その理由は、ＦＦＳモードのＴＦＴアレイ基板が二層の透明導電膜を備えるため、その製造工程の増加を抑えつつ本発明を適用可能だからである。本発明は、透明導電膜を配線または電極として使用する薄膜電子デバイスに広く適用可能である。ＴＦＴアレイ基板を備える液晶表示装置以外の薄膜電子デバイスとしては、例えば、有機ＥＬ表示装置などの平面型表示装置（フラットパネルディスプレイ）や、イメージセンサ等の光電変換装置が挙げられる。それらのＴＦＴアレイ基板に設けられる配線や配線変換部においても、金属パターン上に透明導電膜パターンが設けられ、さらに透明導電膜パターン上に絶縁膜が設けられる構造に対し、本発明は適用可能である。
【０１１９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１２０】
１  基板、２  第１の導電膜、３  半導体膜、４  オーミックコンタクト膜、５  第２の導電膜、６  第１の透明導電膜、７  第２の透明導電膜、８  第１の絶縁膜、９  第２の絶縁膜、１３  刳り抜き部、４３  ゲート配線、４４  ソース配線、４５  配線変換部、５０  画素、５１  ＴＦＴ、５２  共通配線、５３  ソース電極、５４  ドレイン電極、５５  画素電極、５６  対向電極。
【図１】
0005863399.tif 000002
【図２】
0005863399.tif 000003
【図３】
0005863399.tif 000004
【図４】
0005863399.tif 000005
【図５】
0005863399.tif 000006
【図６】
0005863399.tif 000007
【図７】
0005863399.tif 000008
【図８】
0005863399.tif 000009
【図９】
0005863399.tif 000010
【図１０】
0005863399.tif 000011
【図１１】
0005863399.tif 000012
【図１２】
0005863399.tif 000013
【図１３】
0005863399.tif 000014
【図１４】
0005863399.tif 000015
【図１５】
0005863399.tif 000016
【図１６】
0005863399.tif 000017
【図１７】
0005863399.tif 000018
【図１８】
0005863399.tif 000019
【図１９】
0005863399.tif 000020
【図２０】
0005863399.tif 000021
【図２１】
0005863399.tif 000022
【図２２】
0005863399.tif 000023
【図２３】
0005863399.tif 000024