(57)【特許請求の範囲】
【請求項１】
透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、
上記集電極が、
上記透明導電膜の外面に積層され、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むバリア層、及び
このバリア層の外面に積層され、銅を主成分として含む銅層
を有し、
上記バリア層における銀の含有量が９０原子％以上９９原子％以下、パラジウム及びガリウムの合計含有量が０．２原子％以上５原子％以下、銅の含有量が０．１原子％以上５原子％以下であることを特徴とする光発電素子。
【請求項２】
上記集電極が、上記銅層の外面に積層される被覆層をさらに有する請求項１に記載の光発電素子。
【請求項３】
上記被覆層が、錫を主成分として含む請求項２に記載の光発電素子。
【請求項４】
上記層構造体が、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層及びｐ型非晶質系半導体層と、上記結晶半導体基板の他方の面側に以下の順で積層されるｎ層側中間層及びｎ型非晶質系半導体層とをさらに有し、
上記ｎ層側中間層が、第２の真性非晶質系半導体層、又は上記ｎ型非晶質系半導体層より抵抗率の高い高抵抗ｎ型非晶質系半導体層である請求項１から請求項３のいずれか１項に記載の光発電素子。
【請求項５】
透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程、
上記金属膜の外面の一部にレジスト膜を形成する工程、
メッキ処理により、上記金属膜の外面の露出部分に銅を主成分として含む銅層を積層する工程、
メッキ処理により、上記銅層の外面に被覆層を積層する工程、
上記レジスト膜を除去する工程、及び
上記レジスト膜が除去された領域の上記金属膜を除去する工程
をこの順に備え、
上記金属膜における銀の含有量が９０原子％以上９９原子％以下、パラジウム及びガリウムの合計含有量が０．２原子％以上５原子％以下、銅の含有量が０．１原子％以上５原子％以下である光発電素子の製造方法。
【請求項６】
上記金属膜除去工程後に、
上記層構造体をアニール処理する工程
をさらに備える請求項５に記載の光発電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光発電素子及びその製造方法に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、あるいは原子力発電に代わる操業安全性の高い発電手段として、太陽電池が近年特に注目されている。太陽電池（光発電素子）としては、外面に透明導電膜が設けられた層構造のセルが広く用いられており、この透明導電体の外面には、発生した電気を集める集電極が配設されている。【０００３】
外面に配設される集電極は線状であり、この集電極を細線化することにより光取り込み量を増やすことができる。細線化された集電極を形成する方法としては、レジスト膜（マスク等ともいう）を用いたメッキ処理により集電極を形成する方法が開発されている（特開２０１０−９８２３２号公報参照）。しかし、集電極を細線化すると、透明導電膜との接触抵抗が大きくなるとともに、その集電極に沿って流れる電流に対する抵抗損失が大きくなり、発電した電力を十分に取り出すことができない。そこで、集電極としては、線状電極に沿う方向の導電性が良好な金属を用いることが好ましく、上記公報においても、メッキ処理により銀メッキ電極層を形成している。しかし、銀メッキを行う場合は、メッキ液に、通常シアン化銀等を用いることとなり、安全性等の面から他の金属からなるメッキ層を形成することが望まれる。【０００４】
そこで、銀に次いで導電性が高い銅によりメッキ層を形成することが考えられる。しかし、銅は酸化しやすく、また、透明導電膜は、通常酸化物から形成されている。従って、銅を透明導電膜上に積層した場合、銅が透明導電膜との界面で酸化しやすく、接触抵抗が上昇する。また、銅は、アニーリングにより透明導電膜側への拡散が生じやすく、これも導電性が低下する要因となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−９８２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような事情に基づいてなされたものであり、その目的は、集電極の接触抵抗が小さく、集電極の細線化により変換効率を高めることができる光発電素子及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた本発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、上記集電極が、上記透明導電膜の外面に積層され、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むバリア層、及びこのバリア層の外面に積層され、銅を主成分として含む銅層を有することを特徴とする。【０００８】
当該光発電素子においては、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むバリア層により、銅層の透明導電膜による酸化を抑えることができる。一方、このような組成を有するバリア層自体も、酸化による抵抗上昇が小さい。さらに、このバリア層により銅層の拡散も抑制される。従って、当該光発電素子によれば、集電極の細線化により光の取り込み量を増やしつつ、抵抗の上昇を抑えることができるため、変換効率を高めることができる。【０００９】
上記集電極が、上記銅層の外面に積層される被覆層をさらに有することが好ましい。被覆層を有することで、銅層表面の酸化を抑制し、その結果変換効率の低下を抑制することができる。【００１０】
上記被覆層が、錫を主成分として含むことが好ましい。錫を主成分として含む被覆層により銅層の表面酸化を効果的に抑制することができる。また、錫は光反射率が高いため、透明導電膜外面で反射した光が、被覆膜の裏面で再度反射しやすく、光の取り込み量を増やすことができる。さらに、錫を被覆層に用いることで、はんだ付けの際の濡れ性を高めることなどができる。【００１１】
上記層構造体が、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層及びｐ型非晶質系半導体層と、上記結晶半導体基板の他方の面側に以下の順で積層されるｎ層側中間層及びｎ型非晶質系半導体層とをさらに有し、上記ｎ層側中間層が、第２の真性非晶質系半導体層、又は上記ｎ型非晶質系半導体層より抵抗率の高い高抵抗ｎ型非晶質系半導体層であることが好ましい。発明者は、光発電素子がこのような所謂ヘテロ接合型である場合、アニール処理により、キャリアの再結合を抑制する真性非晶質系半導体層等のパッシベーション能力が向上し、光発電素子の出力特性が高まることを知見している。一方、当該光発電素子の集電極は、上記バリア層を有するため、アニール処理によっても銅層の酸化や拡散が抑えられ、集電極の接触抵抗の上昇が小さい。従って、当該光発電素子をヘテロ接合型の素子に採用することによって、変換効率等をより高めることができる。【００１２】
上記課題を解決するためになされた別の発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程、上記金属膜の外面の一部にレジスト膜を形成する工程、メッキ処理により、上記金属膜の外面の露出部分に銅を主成分として含む銅層を積層する工程、メッキ処理により、上記銅層の外面に被覆層を積層する工程、上記レジスト膜を除去する工程、及び上記レジスト膜が除去された領域の上記金属膜を除去する工程をこの順に備える光発電素子の製造方法である。【００１３】
当該製造方法によれば、集電極の接触抵抗が小さく、集電極を細線化することにより変換効率の高い光発電素子を得ることができる。【００１４】
上記金属膜除去工程後に、上記層構造体をアニール処理する工程をさらに備えることが好ましい。このようにアニーリングを行うことで、ヘテロ接合型の光電変換素子の性能を高めることができ、また、アニーリングを行っても銅層の酸化や拡散が抑えられているため、より出力特性に優れる光電変換素子を得ることができる。【００１５】
ここで、「主成分」とは、質量基準で最も含有量が多い成分をいう。非晶質系半導体層における「非晶質系」とは、完全な非晶質体のみならず、非晶質中に微結晶が存在するものも含む。また、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。
【発明の効果】
【００１６】
本発明の光発電素子によれば、集電極の接触抵抗が小さく、集電極の細線化により変換効率を高めることができる。また、本発明の光発電素子の製造方法によれば、このような光発電素子を製造することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の一実施形態に係る光発電素子の模式的断面図である。
【図２】図２（ａ）〜（ｆ）は、図１の光発電素子の製造方法を示す模式的断面図である。
【図３】図３は、実施例における接触抵抗測定の結果を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、適宜図面を参照にしつつ、本発明の一実施形態に係る光発電素子及びその製造方法について詳説する。
【００１９】
＜光発電素子＞
図１の光発電素子１０は、光が照射されることにより起電力が生じる層構造体１１を備える。層構造体１１は、ｎ型結晶半導体基板１２と、ｎ型結晶半導体基板１２の一方の面側（図１における上側）に以下の順で積層される第１の真性非晶質系半導体層１３、ｐ型非晶質系半導体層１４及び第１の透明導電膜１５と、ｎ型結晶半導体基板１２の他方の面側（図１における下側）に以下の順で積層されるｎ層側中間層１６、ｎ型非晶質系半導体層１７及び第２の透明導電膜１８とを有する。すなわち、第１の透明導電膜１５と第２の透明導電膜１８とは、層構造体１１の最外層である。さらに、光発電素子１０は、層構造体１１の外面（表面及び裏面）、すなわち第１の透明導電膜１５の外面及び第２の透明導電膜１８の外面に配設される複数の線状の集電極１９を備える。なお「外面」とは、ｎ型結晶半導体基板１２を中心とし、ｎ型結晶半導体基板１２と反対側の面をいう。また、「内面」とは、ｎ型結晶半導体基板１２側の面をいう。
【００２０】
ｎ型結晶半導体基板１２は、ｎ型結晶半導体から形成されている。ｎ型の基板を用いることで、ｐ型の基板に特有の光劣化現象を回避することができる。ｎ型結晶半導体とは、通常、シリコン等の半導体に微量の５価の元素が添加されてなる結晶体である。ｎ型結晶半導体基板１２を構成する結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１２は、単結晶体であってもよいし、多結晶体であってもよい。
【００２１】
ｎ型結晶半導体基板１２の両面には、ピラミッド状の微細な凹凸構造が形成されている。このような構造により、光の閉じ込め機能を高めることができる。この凹凸構造（テクスチャー構造）の高さや大きさは不揃いであってよく、隣り合う凹凸の一部が重なっていてもよい。また、頂点や谷部が丸みを帯びていてもよい。この凹凸の高さとしては、数μｍ〜数十μｍ程度である。このような凹凸構造は、例えば、約１〜５質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより得ることができる。
【００２２】
ｎ型結晶半導体基板１２の平均厚さとしては特に制限されない。この平均厚さの上限としては、例えば３００μｍであり、２００μｍが好ましい。また、この下限としては、例えば５０μｍとすることができる。このようにｎ型結晶半導体基板１２を薄型化することにより、光発電素子１０自体の小型化、低コスト化等を図ることができる。
【００２３】
第１の真性非晶質系半導体層１３は、ｎ型結晶半導体基板１２とｐ型非晶質系半導体層１４との間に介在する層であり、キャリアの再結合を抑制するパッシベーション層として機能する層である。第１の真性非晶質系半導体層１３は、通常、シリコンから形成されている。このような真性非晶質系半導体層により、キャリアの再結合を抑制し、出力特性を高めることができる。なお、第１の真性非晶質系半導体層１３の平均厚さとしては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。
【００２４】
ｐ型非晶質系半導体層１４は、通常、シリコンに微量の３価の元素が添加されてなる非晶質層である。ｐ型非晶質系半導体層１４の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。
【００２５】
ｎ層側中間層１６は、ｎ型結晶半導体基板１２とｎ型非晶質系半導体層１７との間に介在する層であり、キャリアの再結合を抑制するパッシベーション層として機能する層である。ｎ層側中間層１６は、第２の真性非晶質系半導体層、又はｎ型非晶質系半導体層１７より抵抗率の高い高抵抗ｎ型非晶質系半導体層である。ｎ層側中間層１６が真性非晶質系半導体層である場合、この層は、通常シリコンから形成されている。ｎ層側中間層１６が高抵抗ｎ型非晶質系半導体層である場合、通常、シリコンに微量の５価の元素が添加されてなる非晶質層である。高抵抗ｎ型非晶質系半導体層は、ｎ型非晶質系半導体層１７より、５価の元素の添加量（ドーパント量）が少ないことにより、高抵抗となっている。このようなｎ層側中間層１６（真性非晶質系半導体層又は高抵抗ｎ型非晶質系半導体層）により、キャリアの再結合を抑制し、出力特性を高めることができる。なお、ｎ層側中間層１６の平均厚さとしては、例えば１ｎｍ以上１０ｎｍ以下とすることができる。
【００２６】
ｎ型非晶質系半導体層１７は、通常、シリコンに微量の５価の元素が添加されてなる非晶質層である。ｎ型非晶質系半導体層１７の平均厚さとしては、例えば１ｎｍ以上２０ｎｍ以下とすることができる。
【００２７】
第１の透明導電膜１５及び第２の透明導電膜１８を構成する透明導電性材料としては、例えばインジウムスズ酸化物（ＩＴＯ）、インジウムタングステン酸化物（ＩＷＯ）、インジウムセリウム酸化物（ＩＣＯ）等を挙げることができる。第１の透明導電膜１５及び第２の透明導電膜１８の平均膜厚としては特に制限されないが、例えばそれぞれ４０ｎｍ以上２００ｎｍ以下とすることができる。
【００２８】
各集電極１９は、バリア層２０、銅層２１及び被覆層２２を有する層構造体である。
【００２９】
バリア層２０は、透明導電膜（第１の透明導電膜１５及び第２の透明導電膜１８）の外面に積層されている。バリア層２０は、銀（Ａｇ）と、パラジウム（Ｐｄ）及びガリウム（Ｇａ）の少なくとも一種と、銅（Ｃｕ）とを含む。このような成分を含むバリア層２０が、銅層２１と第１の透明導電膜１５又は第２の透明導電膜１８との間の良好なバリア性を発揮し、銅層２１の透明導電膜との接触による酸化を抑えることができる。一方、このような組成を有するバリア層２０自体は、酸化による抵抗上昇が小さい。また、このバリア層２０は、銅層２１を形成する銅の拡散も抑制することができる。さらに、バリア層２０をこのような成分から形成することにより、このバリア層２０上にメッキ処理等により効率的に銅層２１を積層することができる。
【００３０】
バリア層２０は、好ましくはＡｇを主成分とし、Ｐｄ及びＧａの少なくとも一種並びにＣｕが添加されてなるＡｇ−Ｐｄ−Ｃｕ系又はＡｇ−Ｇａ−Ｃｕ系銀合金から形成される。バリア層２０におけるＡｇの含有量としては、例えば９０原子％以上９９原子％以下とすることができる。バリア層２０におけるＰｄの含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０におけるＧａの含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０はＰｄ及びＧａの両方を含有しても良く、Ｐｄ及びＧａの合計の含有量としては、例えば０．２原子％以上５原子％以下とすることができる。バリア層２０におけるＣｕの含有量としては、例えば０．１原子％以上５原子％以下とすることができる。バリア層２０がこのような組成の銀合金から形成されていることにより、銅層２１のバリア層としてより良好に機能することができる。なお、バリア層２０には、本発明の効果を阻害しない範囲で、その他の成分が含有されていてもよい。
【００３１】
バリア層２０の平均厚みとしては、特に限定されないが、下限として例えば１０ｎｍが好ましく、２０ｎｍがより好ましく、３０ｎｍがさらに好ましい。一方、この上限としては、３００ｎｍが好ましく、１５０ｎｍがより好ましく、１００ｎｍがさらに好ましい。バリア層２０の平均厚みが上記下限未満の場合は、十分なバリア性を発現できない場合がある。逆に、バリア層２０の平均厚みが上記上限を超える場合は、製造工程において不要な部分の除去（エッチバック）が容易ではなくなるなど、生産性が低下する。
【００３２】
銅層２１は、バリア層２０の外面に積層されている。銅層２１は、銅（Ｃｕ）を主成分として含む。銅層２１におけるＣｕの含有量の下限としては、例えば８０質量％であり、９５質量％が好ましく、９９質量％がより好ましい。この上限は、１００質量％であってよい。但し、本発明の効果を阻害しない範囲で、銅層２１には、Ｃｕ以外の他の成分が含有されていてもよい。
【００３３】
銅層２１の平均厚みとしては、特に限定されないが、例えば１μｍ以上５０μｍ以下とすることができる。銅層２１の平均厚みが上記下限未満の場合は、十分な導電性や集電性等を発揮できない場合がある。逆に、銅層２１の平均厚みが上記上限を超える場合は、コスト高や生産性の低下につながるおそれがある。
【００３４】
被覆層２２は、銅層２１の外面に積層されていることが好ましい。被覆層２２により銅層２１表面の酸化を防ぐことができる。被覆層２２は、通常金属から形成されている。被覆層２２を形成する金属としては、特に限定されないが、被覆層２２が主成分として錫（Ｓｎ）を含むことが好ましい。Ｓｎは光反射率が高いため、例えば第１の透明導電膜１５の外面で反射した光が、被覆膜２２の裏面（内面）で再度反射しやすく、光の取り込み量を増やすことができる。また、Ｓｎを被覆層２２に用いることで、はんだの濡れ性を高めることなどができる。被覆層２２におけるＳｎの含有量の下限としては、例えば８０質量％であり、９５質量％が好ましく、９９質量％がより好ましい。この上限は、１００質量％であってよい。但し、本発明の効果を阻害しない範囲で、被覆層２２には、Ｓｎ以外の他の成分が含有されていてもよい。
【００３５】
被覆層２２の平均厚みとしては、特に限定されないが、例えば０．５μｍ以上５μｍ以下とすることができる。被覆層２２の平均厚みが上記下限未満の場合は、十分な機能を発現できない場合がある。逆に、被覆層２２の平均厚みが上記上限を超える場合は、コスト高や生産性の低下につながるおそれがある。
【００３６】
複数の線状の集電極１９は、互いに平行に配設されている。集電極１９の線幅の下限としては、例えば５μｍが好ましく、１０μｍがより好ましい。一方、この線幅の上限としては、例えば１００μｍが好ましく、５０μｍがより好ましい。集電極１９の線幅を上記範囲とすることで、光取り込み量を増やしつつ、導電性を確保することができる。
【００３７】
集電極１９のピッチ（隣接する集電極１９の中心間の距離）としては特に限定されないが、下限として、０．５ｍｍが好ましく、１ｍｍがより好ましい。一方、この上限としては、１０ｍｍが好ましく、５ｍｍがより好ましい。集電極１９のピッチを上記範囲とすることで、光取り込み量を増やしつつ、集電性を確保することができる。
【００３８】
当該光発電素子１０において、光入射面は、第１の透明導電膜１５側であってもよいし、第２の透明導電膜１８側であってもよい。両面から受光するように使用してもよい。光発電素子１０は、通常、複数を直列に接続して使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
【００３９】
＜光発電素子の製造方法＞
光発電素子１０の製造方法は、層構造体１１を得る工程と、集電極１９を形成する工程とを備える。
【００４０】
層構造体１１は公知の方法により得ることができるが、具体的には、ｎ型結晶半導体基板１２の一方の面側に第１の真性非晶質系半導体層１３を積層する工程、さらにｐ型非晶質系半導体層１４を積層する工程、さらに第１の透明導電膜１５を積層する工程、ｎ型結晶半導体基板１２の他方の面側にｎ層側中間層１６を積層する工程、さらにｎ型非晶質系半導体層１７を積層する工程、及びさらに第２の透明導電膜１８を積層する工程を有する。なお、各工程の順は、層構造体１１の層構造を得ることができる順である限り特に限定されるものではない。
【００４１】
第１の真性非晶質系半導体層１３、及び真性非晶質系半導体層としてのｎ層側中間層１６を積層する方法としては、例えば化学気相成長法などの公知の方法が挙げられる。化学気相成長法としては、例えばプラズマＣＶＤ法や触媒ＣＶＤ法（別名ホットワイヤＣＶＤ法）等が挙げられる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００４２】
ｐ型非晶質系半導体層１４及びｎ型非晶質系半導体層１７を積層する方法としても、真性非晶質系半導体層の積層と同様の、化学気相成長法などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては、ｐ型非晶質系半導体層１４においては、例えばＳｉＨ４とＨ２とＢ２Ｈ６との混合ガスを用いることができる。ｎ型非晶質系半導体層１７においては、例えばＳｉＨ４とＨ２とＰＨ３との混合ガスを用いることができる。
【００４３】
高抵抗ｎ型非晶質系半導体層としてのｎ層側中間層１６も、ｎ型非晶質系半導体層１７と同様に、化学気相成長法などの公知の方法により成膜することができる。高抵抗ｎ型非晶質系半導体層は、ｎ型非晶質系半導体層１７よりもドーパント量を少なくすることにより形成することができる。例えば、ＳｉＨ４とＰＨ３とを含む混合ガスを用いたプラズマＣＶＤ法により形成する場合、ＳｉＨ４を基準としたドーパントとしてのＰＨ３の導入量を１０００ｐｐｍ以下として製膜することにより、高抵抗ｎ型非晶質系半導体層を得ることができる。また、この高抵抗ｎ型非晶質系半導体層を製膜する際の上記ＰＨ３の導入量（濃度）は、ｎ型非晶質系半導体層１７を製膜する際の導入量（濃度）の１／１００以上１／５以下とすることができる。
【００４４】
第１の透明導電膜１５及び第２の透明導電膜１８を積層する方法としては、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等を挙げることができるが、スパッタリング法及びイオンプレーティング法によることが好ましい。スパッタリング法は、膜厚制御性等に優れ、また、イオンプレーティング法等に比べて低コストで行うことができる。一方、イオンプレーティング法によれば、欠陥の発生を抑制した成膜を行うことができる。
【００４５】
集電極１９は、例えば以下の工程（ａ）〜（ｆ）をこの順に経ることにより形成することができる。
【００４６】
層構造体１１の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜を積層する工程（ａ）
上記金属膜の外面の一部にレジスト膜を形成する工程（ｂ）
メッキ処理により、上記金属膜の外面の露出部分に銅を主成分として含む銅層を積層する工程（ｃ）
メッキ処理により、上記銅層の外面に被覆層を積層する工程（ｄ）
上記レジスト膜を除去する工程（ｅ）
上記レジスト膜が除去された領域の上記金属膜を除去する工程（ｆ）
以下、図２を参照にしつつ、各工程について説明する。
【００４７】
［工程（ａ）］
工程（ａ）においては、層構造体１１の外面に、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含む金属膜３０を積層する（図２（ａ）参照）。なお、層構造体１１の最外層は、第１の透明導電膜１５あるいは第２の透明導電膜１８である（図２においては図示しない）。金属膜３０が、図１の光発電素子１０のバリア層２０になる。金属膜３０の積層方法としては特に限定されないが、スパッタリングにより好適に積層することができる。このスパッタリングは、バリア層２０の組成からなるスパッタリングターゲットを用いて行うことができる。また、バリア層２０を構成する各元素のスパッタリングターゲットを用い、放電量を制御して同時にスパッタリングすることにより成膜してもよい。
【００４８】
［工程（ｂ）］
工程（ｂ）においては、金属膜３０の外面の一部にレジスト膜３１を形成する（図２（ｂ）参照）。レジスト膜３１は、マスク、メッキレジスト等とも称されるものであり、レジスト膜３１が積層されていない部分が、集電極１９が形成される部分となる。レジスト膜３１は、例えばインクジェット印刷により形成することができる。レジスト膜３１を形成する材料としては、特に限定されず、通常使用される無機材料や有機材料を用いることができる。レジスト材料としては、インクジェット印刷によりレジスト膜３１を形成する場合、パラフィンろうを用いることが好ましい。加熱した溶融状態のパラフィンろうをインクジェット印刷により金属膜３０表面に印刷すると、印刷後パラフィンろうが金属膜表面で硬化する。これにより、側面が急こう配であるレジスト膜３１を効率的に形成することができる。また、パラフィンろうで形成されたレジスト膜３１は、除去も容易に行うことができる。なお、レジスト膜３１は、その他の例えばフォトレジスト材料等で形成してもよい。
【００４９】
［工程（ｃ）］
工程（ｃ）においては、メッキ処理により、金属膜３０の外面の露出部分に銅を主成分として含む銅層２１を積層する（図２（ｃ）参照）。この銅メッキは、硫酸塩浴等、公知の方法により行うことができる。
【００５０】
［工程（ｄ）］
工程（ｄ）においては、メッキ処理により、銅層２１の外面に被覆層２２を積層する（図２（ｄ）参照）。このメッキ処理は、公知の方法により行うことができ、例えば錫メッキを行う場合、硫酸塩浴などにより行うことができる。
【００５１】
［工程（ｅ）］
工程（ｅ）においては、レジスト膜３１を除去する（図２（ｅ）参照）。このレジスト膜３１の除去は、酸溶液やアルカリ溶液等を用いて行うことができる。レジスト膜３１がパラフィンろうから形成されている場合、例えば水酸化カリウム水溶液により効率的にレジスト膜３１を除去することができる。この水酸化カリウム水溶液の濃度としては、例えば１質量％以上５質量％以下程度である。
【００５２】
［工程（ｆ）］
工程（ｆ）においては、レジスト膜３１が除去された領域、すなわち銅層２１が積層されていない領域の金属膜３０を除去（エッチバック）する（図２（ｆ）参照）。これにより、集電極１９が形成される。金属膜３０の除去は、金属膜３０を溶解可能なエッチング液により行うことができる。このようなエッチング液としては、例えばリン酸系水溶液等を挙げることができる。金属膜３０のエッチング液としては、リン酸の含有量が５０質量％以上７０％以下、硝酸の含有量が０．１質量％以上９．９質量％以下、酢酸の含有量が１０質量％以上３０質量％以下、フッ化アンモニウムの含有量が０．１質量％以上２．０質量％以下の水溶液が好ましい。
【００５３】
なお、このような工程によって得られた図２（ｆ）に示す集電極１９は、底面よりも上面がやや広く、側面が凹状にやや湾曲した形状となっている。このような形状である場合、透明導電膜外面で反射した光が、集電極１９の側面等で再度反射し、透明導電膜内へ入射しやすくなる。これにより、光の取り込み量を増やすことができる。
【００５４】
当該製造方法は、銅層２１が積層されていない領域の金属膜３０の除去後、層構造体１１をアニール処理する工程をさらに備えることが好ましい。このようなアニーリングを行うことで、第１の真性非晶質系半導体層１３のパッシベーション能力等が向上し、ヘテロ接合型の光電変換素子の出力特性を高めることができる。一方、このアニーリングの際に、集電極１９もアニーリングされるが、このアニーリングを行うことによっても、バリア層２０により銅層２１の酸化や拡散が抑えられるため、抵抗が大きくは上昇せず、発電効率に優れる光電変換素子を得ることができる。
【００５５】
アニール処理の条件としては、特に限定されないが、例えば処理温度としては１５０℃以上２５０℃以下とすることができる。また、処理時間としては１０分以上１時間以下とすることができる。
【００５６】
本発明は上述した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、両面の集電極のうちの裏面側の集電極は、全面積層された金属等で形成されていてもよい。このような金属としては、銀や、Ａｇ−Ｐｄ−Ｃｕ系合金、Ａｇ−Ｇａ−Ｃｕ系合金等を好適に用いることができる。また、層構造体がヘテロ接合型を構成する場合、ｐ型の結晶半導体基板を用いてもよい。さらに、少なくとも入射面側に透明導電膜を形成すればよく、裏面側は透明導電膜が形成されていなくてもよい。但し、裏面側の非晶質系半導体層外面に透明導電膜を積層することにより、欠陥準位の発生を抑制し、変換効率を高めることができる。
【実施例】
【００５７】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。【００５８】
＜実施例１＞
第１の透明導電膜／ｐ型非晶質系シリコン層／第１の真性非晶質系シリコン層／ｎ型結晶シリコン基板／第２の真性非晶質系シリコン層（ｎ層側中間層）／ｎ型非晶質系シリコン層／第２の透明導電膜からなる層構造体を作成した。ｎ型結晶シリコン基板は、両面に無数のピラミッド形状を有する微細な凹凸構造（テクスチャー構造）が形成された単結晶基板を用いた。この凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。また、各シリコン層は、プラズマＣＶＤ法により積層した。各透明導電膜は、酸化錫を３質量％含有した酸化インジウム（ユミコア社のスパッタリングターゲット）を用い、スパッタリングにより積層した。なお、ｐ型非晶質系シリコン層、第１の真性非晶質系シリコン層、ｎ型結晶シリコン基板、第２の真性非晶質系シリコン層、ｎ型非晶質系シリコン層は、それぞれｐ型非晶質系半導体層、第１の真性非晶質系半導体層、ｎ型結晶半導体基板、第２の真性非晶質系半導体層、ｎ型非晶質系半導体層に対応する。【００５９】
次いで、以下の方法により、第１の透明導電膜及び第２の透明導電膜外面に、複数の線状の集電極（線幅３０μｍ、ピッチ２ｍｍ）を形成した。まず、フルヤ金属社のＡＰＣ−ＴＲターゲットを用い、層構造体の両面にスパッタリングにより平均厚み５０ｎｍのＡｇ−Ｐｄ−Ｃｕ系金属膜を形成した。次に、パラフィンろうを用い、金属膜上にインクジェット印刷によりメッキのためのレジスト膜を形成した。次いで、露出した金属膜上に、メッキ処理により平均厚み約４μｍの銅メッキ層を形成した。次いで、銅メッキ層上に、メッキ処理により平均厚み約１μｍの錫メッキ層を形成した。次いで、２５℃の３質量％水酸化カリウム溶液に１分間浸漬させることにより、レジスト膜であるパラフィンろうを除去した。次いで、リン酸系水溶液に１０秒浸漬させることにより、露出部分の金属膜を除去した。その後、２００℃３０分のアニール処理を行った。これにより、実施例１の光発電素子を得た。【００６０】
＜実施例２＞
ＡＧＣターゲット（Ａｇ：９７．０〜９９．７質量％、Ｇａ：０．２〜１．５質量％、Ｃｕ：０．１〜１．５質量％）を用い、層構造体の両面にスパッタリングにより平均厚み５０ｎｍのＡｇ−Ｇａ−Ｃｕ系金属膜を形成した以外は、実施例１と同様にして実施例２の光発電素子を得た。【００６１】
＜比較例１＞
銀ペーストを用いたスクリーン印刷により、集電極（線幅８０μｍ、ピッチ２ｍｍ）を形成したこと以外は実施例１と同様にして比較例１の光発電素子を得た。【００６２】
＜比較例２＞
銀ペーストを用いたスクリーン印刷により、集電極（線幅３０μｍ、ピッチ２ｍｍ）を形成したこと以外は実施例１と同様にして比較例２の光発電素子を得た。
【００６３】
＜評価＞
得られた各光発電素子の短絡電流（Ａ）、開放電圧（Ｖ）、曲線因子及び変換効率（％）を計測した。結果を表１に示す。【００６４】
【表１】
0006053082.tif 000002
【００６５】
表１に示されるように、実施例１及び実施例２の光発電素子は、曲線因子が大きく、変換効率に優れることがわかる。【００６６】
＜接触抵抗測定＞
酸化錫を３質量％含有した酸化インジウムからなる透明導電膜表面に、以下の試験膜（平均厚み５０ｎｍ）をスパッタリングにより形成し、その後アニール処理（２００℃、３０分）を行った。アニール処理前後の各試験膜の接触抵抗率を測定した。測定結果を図３に示す。なお、試験膜１、２（Ａｇ−Ｐｄ−Ｃｕ系合金膜）は、実施例１で用いたＡＰＣ−ＴＲターゲットを用いて製膜した。試験膜３、４（Ａｇ−Ｇａ−Ｃｕ系合金膜）は、実施例２で用いたＡＧＣターゲットを用いて製膜した。
・試験膜１：Ａｇ−Ｐｄ−Ｃｕ系合金（アニール処理前）
・試験膜２：Ａｇ−Ｐｄ−Ｃｕ系合金（アニール処理後）
・試験膜３：Ａｇ−Ｇａ−Ｃｕ系合金（アニール処理前）
・試験膜４：Ａｇ−Ｇａ−Ｃｕ系合金（アニール処理後）
・試験膜５：Ａｌ−Ｎｉ系合金（アニール処理前）
・試験膜６：Ａｌ−Ｎｉ系合金（アニール処理後）
・試験膜７：Ｍｏ（アニール処理前）
・試験膜８：Ｍｏ（アニール処理後）
なお、いずれのアニール処理も、２００℃、３０分間行った。【００６７】
図３に示されるように、一般的にバリア金属として用いられるＡｌ−Ｎｉ系合金は抵抗が高く（試験膜５）、アニール処理することにより抵抗がさらに高くなっていることがわかる（試験膜６）。Ｍｏを用いた場合は（試験膜７、８）、Ａｌ−Ｎｉ系合金よりは抵抗が低いものの、Ｍｏ上に銅層をメッキにより積層することは難しい。一方、Ａｇ−Ｐｄ−Ｃｕ系合金を用いた場合（試験膜１、２）と、Ａｇ−Ｇａ−Ｃｕ系合金を用いた場合（試験膜３、４）とは、アニール処理前後のいずれにおいても低い抵抗を示していることがわかる。
【産業上の利用可能性】
【００６８】
本発明の光発電素子は、変換効率を高めることができ、太陽光発電に好適に用いることができる。
【符号の説明】
【００６９】
１０  光発電素子
１１  層構造体
１２  ｎ型結晶半導体基板
１３  第１の真性非晶質系半導体層
１４  ｐ型非晶質系半導体層
１５  第１の透明導電膜
１６  ｎ層側中間層
１７  ｎ型非晶質系半導体層
１８  第２の透明導電膜
１９  集電極
２０  バリア層
２１  銅層
２２  被覆層
３０  金属膜
３１  レジスト膜
【要約】
集電極の接触抵抗が小さく、集電極の細線化により変換効率を高めることができる光発電素子及びその製造方法を提供する。本発明は、透明導電膜を少なくとも一方の最外層として有し、光照射により起電力が生じる層構造体と、上記透明導電膜の外面に配設される線状の集電極とを備える光発電素子であって、上記集電極が、上記透明導電膜の外面に積層され、銀と、パラジウム及びガリウムのうちの少なくとも一種と、銅とを含むバリア層、及びこのバリア層の外面に積層され、銅を主成分として含む銅層を有することを特徴とする。上記層構造体が、ｐ型又はｎ型の結晶半導体基板と、この結晶半導体基板の一方の面側に以下の順で積層される第１の真性非晶質系半導体層及びｐ型非晶質系半導体層と、上記結晶半導体基板の他方の面側に以下の順で積層されるｎ層側中間層及びｎ型非晶質系半導体層とをさらに有することが好ましい。【図１】
0006053082.tif 000003
【図２】
0006053082.tif 000004
【図３】
0006053082.tif 000005