(57)【特許請求の範囲】
【請求項１】
第１の半導体ウエハ上に形成された第１の基板と、第２の半導体ウエハ上に形成された第２の基板とを電気的に接続する接続部を介して貼り合わせた固体撮像素子であって、
前記第１の基板は入射された光の一部を透過し、２次元状に複数の第１の光電変換素子が配列された第１の画素領域を有し、
前記第２の基板は、前記第１の画素領域と対応する領域の少なくとも一部の領域に、２次元状に複数の第２の光電変換素子が配列された第２の画素領域を有し、
前記第１の光電変換素子は撮像信号を生成し、
前記第２の光電変換素子は撮像準備に用いる信号を生成し、
前記第２の画素領域は、
前記第１の光電変換素子が生成した前記撮像信号を保持する複数のメモリと、
前記第２の光電変換素子を含み、２次元状に配列された複数の単位画素領域と、
前記第２の光電変換素子を含む前記単位画素領域以外の前記第２の画素領域を遮光する遮光部と、
を有し、
生成した前記撮像信号を前記メモリに一括転送するように、前記第１の光電変換素子を駆動し、前記第２の光電変換素子を含む前記単位画素領域に配置されている前記メモリから前記撮像信号を読み出した後に、遮光された前記第２の画素領域に配置されている前記メモリから前記撮像信号を読み出す第１の走査回路と、
前記第１の走査回路が前記撮像信号を読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出す第２の走査回路と、
を有する
ことを特徴とする固体撮像素子。
【請求項２】
第１の半導体ウエハ上に形成された第１の基板と、第２の半導体ウエハ上に形成された第２の基板とを電気的に接続する接続部を介して貼り合わせた固体撮像素子であって、
前記第１の基板は入射された光の一部を透過し、２次元状に複数の第１の光電変換素子が配列された第１の画素領域を有し、
前記第２の基板は、前記第１の画素領域と対応する領域の少なくとも一部の領域に、２次元状に複数の第２の光電変換素子が配列された第２の画素領域を有し、
前記第１の光電変換素子は撮像信号を生成し、
前記第２の光電変換素子は撮像準備に用いる信号を生成し、
前記第１の光電変換素子はカラーフィルタを有し、
前記第２の光電変換素子は、前記第１の光電変換素子のうち最も長い波長の光を透過する前記カラーフィルタを有する前記第１の光電変換素子が配置されている領域と対応する領域のみに配置されている
ことを特徴とする固体撮像素子。
【請求項３】
前記第２の基板は、前記第１の光電変換素子が生成した前記撮像信号を保持する複数のメモリを有することを特徴とする請求項１または請求項２に記載の固体撮像素子。
【請求項４】
前記第２の基板は、
前記第１の光電変換素子を駆動する第１の走査回路と、
前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、
を有することを特徴とする請求項１または請求項２に記載の固体撮像素子。
【請求項５】
前記第２の基板は、
前記第１の光電変換素子を駆動する第１の走査回路と、
前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、
を有し、
前記第２の走査回路は、前記第１の走査回路が、前記メモリが配列された行毎に前記撮像信号を順次読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出す
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項６】
前記第２の基板は、
前記第１の光電変換素子を駆動する第１の走査回路と、
前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、
を有し、
前記第２の走査回路は、前記第１の走査回路が前記第１の光電変換素子を駆動して当該第１の光電変換素子が配列された行毎に前記撮像信号を順次読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出す
ことを特徴とする請求項２に記載の固体撮像素子。
【請求項７】
前記第１の光電変換素子はカラーフィルタを有し、
前記第２の光電変換素子は、前記第１の光電変換素子のうち最も長い波長の光を透過する前記カラーフィルタを有する前記第１の光電変換素子が配置されている領域と対応する領域のみに配置されている
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項８】
請求項１から請求項７のいずれか１項に記載の固体撮像素子を備え、
前記撮像準備に用いる信号を自動合焦処理に用いる
ことを特徴とする固体撮像装置。
【請求項９】
請求項１から請求項７のいずれか１項に記載の固体撮像素子を備え、
前記撮像準備に用いる信号を自動露出処理に用いる
ことを特徴とする固体撮像装置。
【請求項１０】
請求項１から請求項７のいずれか１項に記載の固体撮像素子を撮像部に用いる
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および固体撮像装置に関する。
【背景技術】
【０００２】
撮像素子が取得する撮像信号を用いて行う自動合焦（ＡＦ）方式の一つとして、コントラスト方式（山登り方式）が知られている（例えば、特許文献１参照）。コントラスト方式は、レンズを移動（繰り出し、繰り込み）させながら撮像信号を取得し、その高周波成分（コントラスト値）がピークとなる位置を合焦位置と判断し、その位置にレンズを移動させるものである。
【０００３】
具体的な自動合焦処理の処理手順について図１４を参照して説明する。図１４は、従来知られているレンズの位置とコントラスト値との関係を示したグラフである。図示するグラフの横軸はレンズの位置を示しており、縦軸はコントラスト値を示している。自動合焦処理を開始すると、まずレンズを任意の方向に駆動してコントラスト値の増減を判断する（Ｙ１；方向判断処理）。続いて、方向判断結果に基づき、コントラスト値が増加する方向にレンズを駆動し、コントラスト値が増加方向から減少方向に移行することでレンズが合焦位置を通過したとの判断をする（Ｙ２；合焦位置越え判断処理）。その後、コントラスト値の最大位置（ピーク位置）、すなわち合焦位置にレンズを戻して（Ｙ３；合焦位置戻し処理）、ＡＦ駆動処理が終了する。
【０００４】
次に、撮像処理と自動合焦処理との処理のタイミングについて説明する。図１５は、従来知られている撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。図１５（１）は、撮像処理のタイミング、すなわち撮像素子の駆動タイミングを示したタイミングチャートである。図示する例では、撮像処理を行う際には、自動合焦処理が完了した後に撮像素子のリセット動作を行い、続いて露光・蓄積動作を行い、続いて撮像素子から信号を読出し、その後、自動合焦処理が完了するまで処理を待機している。
【０００５】
図１５（２）は、自動合焦処理のタイミング、すなわち、コントラスト評価とレンズ駆動処理のタイミングを示したタイミングチャートである。図示する例では、はじめにコントラスト評価を行い、続いてコントラスト評価で得た信号に基づいて合焦位置を算出し、この結果に基づいてレンズ駆動処理を行って被写体に合焦させている。その後、撮像処理が完了した後に自動合焦処理を行っている。
【０００６】
なお、コントラスト方式を用いた自動合焦処理では、撮像素子が出力する信号を用いて処理を行うため、撮像素子が撮像処理を行っている間はコントラスト評価に必要な信号を取得することができない。そのため、図１５に示した通り、撮像処理において撮像素子から撮像信号を読み出す処理が完了してから撮像素子のリセット処理を開始するまでの間に、自動合焦処理（コントラスト評価とレンズ駆動処理）を行う。
【０００７】
また、自動露出（ＡＥ）処理も撮像素子が出力する信号を用いて処理を行うため、自動合焦処理と同様に、撮像素子が撮像処理を行っている間は自動露出処理に必要な信号を取得することができない。そのため、撮像処理において撮像素子から撮像信号を読み出す処理が完了してから撮像素子のリセット処理を開始するまでの間に、自動露出処理（コントラスト評価とレンズ駆動処理）を行う。
【０００８】
一般的には、自動合焦処理でのコントラスト評価とレンズ駆動処理には合わせて数十ｍｓの時間が必要である。図１６は、従来知られている撮像装置が画像を撮像する際の処理のタイミングを示したタイミングチャートである。図示する例では、自動合焦処理に必要な時間が１００ｍｓであり、撮像素子から信号を読み出す時間が１００ｍｓである場合での処理のタイミングを示している。この場合、撮影前に毎回自動合焦処理を行うと約５枚／秒の連写速度となる。
【０００９】
また、連写速度を向上させるために、自動合焦処理を連写開始直前の一度のみ行う方法が知られている。図１７は、従来知られている撮像装置が、画像を撮像する際に自動合焦処理を連写開始直前に一度のみ行う場合の処理のタイミングを示したタイミングチャートである。図示する例では、自動合焦処理に必要な時間が１００ｍｓであり、撮像素子から信号を読み出す時間が１００ｍｓである場合での処理のタイミングを示している。この場合、自動合焦処理を連写開始直前に一度のみ行うため、図１６に示した場合と比較すると連写速度は向上する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２５６９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、連写速度を向上させるために、自動合焦処理を連写開始直前の一度のみ行う方法では、被写体が移動する場合、時間が経過するに従って被写体は合焦位置から離れる。従って、ピントが合っていない画像を撮像する可能性があるという問題がある。
【００１２】
本発明は上記の問題を解決するためになされたものであり、画像の撮像前に、毎回撮像準備処理を行いつつ連写速度を向上させることができる固体撮像素子および固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、第１の半導体ウエハ上に形成された第１の基板と、第２の半導体ウエハ上に形成された第２の基板とを電気的に接続する接続部を介して貼り合わせた固体撮像素子であって、前記第１の基板は入射された光の一部を透過し、２次元状に複数の第１の光電変換素子が配列された第１の画素領域を有し、前記第２の基板は、前記第１の画素領域と対応する領域の少なくとも一部の領域に、２次元状に複数の第２の光電変換素子が配列された第２の画素領域を有し、前記第１の光電変換素子は撮像信号を生成し、前記第２の光電変換素子は撮像準備に用いる信号を生成し、前記第２の画素領域は、前記第１の光電変換素子が生成した前記撮像信号を保持する複数のメモリと、前記第２の光電変換素子を含み、２次元状に配列された複数の単位画素領域と、前記第２の光電変換素子を含む前記単位画素領域以外の前記第２の画素領域を遮光する遮光部と、を有し、生成した前記撮像信号を前記メモリに一括転送するように、前記第１の光電変換素子を駆動し、前記第２の光電変換素子を含む前記単位画素領域に配置されている前記メモリから前記撮像信号を読み出した後に、遮光された前記第２の画素領域に配置されている前記メモリから前記撮像信号を読み出す第１の走査回路と、前記第１の走査回路が前記撮像信号を読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出す第２の走査回路と、を有することを特徴とする固体撮像素子である。
また、本発明は、第１の半導体ウエハ上に形成された第１の基板と、第２の半導体ウエハ上に形成された第２の基板とを電気的に接続する接続部を介して貼り合わせた固体撮像素子であって、前記第１の基板は入射された光の一部を透過し、２次元状に複数の第１の光電変換素子が配列された第１の画素領域を有し、前記第２の基板は、前記第１の画素領域と対応する領域の少なくとも一部の領域に、２次元状に複数の第２の光電変換素子が配列された第２の画素領域を有し、前記第１の光電変換素子は撮像信号を生成し、前記第２の光電変換素子は撮像準備に用いる信号を生成し、前記第１の光電変換素子はカラーフィルタを有し、前記第２の光電変換素子は、前記第１の光電変換素子のうち最も長い波長の光を透過する前記カラーフィルタを有する前記第１の光電変換素子が配置されている領域と対応する領域のみに配置されていることを特徴とする固体撮像素子である。
【００１４】
また、本発明の固体撮像素子において、前記第２の基板は、前記第１の光電変換素子が生成した前記撮像信号を保持する複数のメモリを有することを特徴とする。
【００１５】
また、本発明の固体撮像素子において、前記第２の基板は、前記第１の光電変換素子を駆動する第１の走査回路と、前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、を有することを特徴とする固体撮像素子である。
【００１７】
また、本発明の固体撮像素子において、前記第２の基板は、前記第１の光電変換素子を駆動する第１の走査回路と、前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、を有し、前記第２の走査回路は、前記第１の走査回路が、前記メモリが配列された行毎に前記撮像信号を順次読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出すことを特徴とする。
また、本発明の固体撮像素子において、前記第２の基板は、前記第１の光電変換素子を駆動する第１の走査回路と、前記第１の走査回路とは独立して前記第２の光電変換素子を駆動する第２の走査回路と、を有し、前記第２の走査回路は、前記第１の走査回路が前記第１の光電変換素子を駆動して当該第１の光電変換素子が配列された行毎に前記撮像信号を順次読み出す読出し期間に、前記第２の光電変換素子を駆動して前記撮像準備に用いる信号を読み出すことを特徴とする。
【００１８】
また、本発明の固体撮像素子において、前記第１の光電変換素子はカラーフィルタを有し、前記第２の光電変換素子は、前記第１の光電変換素子のうち最も長い波長の光を透過する前記カラーフィルタを有する前記第１の光電変換素子が配置されている領域と対応する領域のみに配置されていることを特徴とする。
【００１９】
また、本発明は、固体撮像素子を備え、前記撮像準備に用いる信号を自動合焦処理に用いることを特徴とする固体撮像装置である。
【００２０】
また、本発明は、固体撮像素子を備え、前記撮像準備に用いる信号を自動露出処理に用いることを特徴とする固体撮像装置である。
【００２１】
また、本発明は、固体撮像素子を撮像部に用いることを特徴とする固体撮像装置である。
【発明の効果】
【００２２】
本発明によれば、第１の半導体ウエハ上に形成された第１の基板は入射された光の一部を透過し、２次元状に複数の画素が配列された第１の画素部を有している。また、第２の半導体ウエハ上に形成された第２の基板は、第１の画素部が配置されている領域と対応する領域の少なくとも一部の領域に、２次元状に複数の画素が配列された第２の画素部を有する。また、第１の画素部に配列された画素は撮像信号を生成する。また、第２の画素部に配列された画素は撮像準備に用いる信号を生成する。
【００２３】
この構成により、撮像信号を生成している間に撮像準備に用いる信号を生成することができるため、画像の撮像前に、毎回撮像準備処理を行いつつ連写速度を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態における撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態における撮像部の構成を示した概略図である。
【図３】本発明の第１の実施形態における撮像用画素の回路構成を示した回路図である。
【図４】本発明の第１の実施形態における第１の基板と第２の基板との境界線の例を示した概略図である。
【図５】本発明の第１の実施形態における第１の単位画素領域と第２の単位画素領域との概要を示した概略図である。
【図６】本発明の第１の実施形態における各制御信号の出力タイミングを示したタイミングチャートである。
【図７】本発明の第１の実施形態における撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。
【図８】本発明の第１の実施形態において、行順次方式で露光して画像を撮像する際の撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。
【図９】本発明の第２の実施形態における第１の単位画素領域と第２の単位画素領域との概要を示した概略図である。
【図１０】本発明の第２の実施形態における撮像部の構成を示した概略図である。
【図１１】本発明の第２の実施形態において、アナログメモリから撮像信号を読み出す順序を示した概略図である。
【図１２】本発明の第２の実施形態における第１の単位画素領域と第２の単位画素領域との概要を示した概略図である。
【図１３】本発明の第３の実施形態における第１の画素領域と第２の画素領域との概要を示した概略図である。
【図１４】従来知られているレンズの位置とコントラスト値との関係を示したグラフである。
【図１５】従来知られている撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。
【図１６】従来知られている撮像装置が画像を撮像する際の処理のタイミングを示したタイミングチャートである。
【図１７】従来知られている撮像装置が、自動合焦処理を連写開始直前に一度のみ行う場合の処理のタイミングを示したタイミングチャートである。
【発明を実施するための形態】
【００２５】
（第１の実施形態）
以下、図面を参照し、本発明の第１の実施形態について説明する。図１は、本実施形態における撮像装置の構成を示したブロック図である。本発明の一態様に係る撮像装置は、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。
【００２６】
図１に示す撮像装置１００（固体撮像装置）は、レンズ１と、撮像部２（固体撮像素子）と、画像処理部３と、表示部４と、駆動制御部５と、レンズ制御部６と、カメラ制御部７と、カメラ操作部８とを備えている。図１にはメモリカード９も示されているが、このメモリカード９を撮像装置１００に対して着脱可能に構成することによって、メモリカード９は撮像装置１００に固有の構成でなくても構わない。
【００２７】
レンズ１は、撮像部２の撮像面に被写体の光学像を結像するための撮影レンズである。撮像部２は、複数の画素を備え、レンズ１によって結像された被写体の光学像を光電変換によりデジタルの撮像信号に変換して出力する。画像処理部３は、撮像部２から出力される撮像信号に種々のデジタル的な画像処理を施す。
【００２８】
表示部４は、画像処理部３により表示用に画像処理された撮像信号に基づき画像を表示する。この表示部４は、静止画像を再生表示することができると共に、被撮像範囲の画像をリアルタイムに表示する動画（ライブビュー）表示を行うことができるようになっている。駆動制御部５は、カメラ制御部７からの指示に基づいて撮像部２の動作を制御する。レンズ制御部６は、カメラ制御部７からの指示に基づいて、レンズ１の絞りや焦点位置を制御する。なお、駆動制御部５とレンズ制御部６とが、撮像処理や、自動合焦（ＡＦ）処理や、自動露出（ＡＥ）処理を行う。
【００２９】
カメラ制御部７は、撮像装置１００全体を制御する。カメラ制御部７の動作は、撮像装置１００が内蔵するＲＯＭに格納されているプログラムに規定されている。カメラ制御部７は、このプログラムを読み出して、プログラムが規定する内容に従って、各種の制御を行う。カメラ操作部８は、ユーザが撮像装置１００に対する各種の操作入力を行うための操作用の各種部材を有し、操作入力の結果に基づく信号をカメラ制御部７へ出力する。カメラ操作部８の具体例として、撮像装置１００の電源をオン・オフするための電源スイッチ、静止画撮影を指示するためのレリーズボタン、静止画撮影モードを単写モードと連写モードの間で切り替えるための静止画撮影モードスイッチなどが挙げられる。メモリカード９は、画像処理部３により記録用に処理された撮像信号を保存するための記録媒体である。
【００３０】
次に、撮像部２の構成について説明する。図２は、本実施形態における撮像部２の構成を示した概略図である。図２（１）は、撮像部２を構成する第１の基板２１の正面図である。図２（２）は、撮像部２を構成する第２の基板２２の正面図である。図２（３）は、撮像部２の断面図である。
【００３１】
本実施形態における撮像部２は、第１の基板２１と第２の基板２２との２枚の基板により構成されている。第１の基板２１は半導体ウエハ上に形成されている。また、第２の基板２２は半導体ウエハ上に形成されている。なお、第１の基板２１は裏面照射型の撮像基板であり、基板の厚さは数マイクロメートル程度と薄い。そのため、第１の基板２１に入射した光は、第１の基板２１を透過して第２の基板２２に入射する。例えば、第２の基板２２に入射する光量は、第１の基板２１に入射した光の十数％程度である。本実施形態では、第２の基板２２にコントラスト信号を出力するＡＦ用画素を形成し、第２の基板２２に到達した光に基づいてＡＦ用画素が出力するコントラスト信号をコントラストＡＦに用いる。
【００３２】
また、撮像部２は、撮像用画素と、ＡＦ用画素と、第１の走査回路２２３と、第２の走査回路２２４と、第１の信号処理回路２２５と、第２の信号処理回路２２６とを備える。撮像用画素は撮像用光電変換素子（第１の光電変換素子）などを備え、撮像信号を生成する。ＡＦ用画素はＡＦ用光電変換素子（第２の光電変換素子）などを備え、コントラスト信号（撮像準備に用いる信号）を生成する。第１の走査回路２２３は、撮像用画素の駆動を制御する。第２の走査回路２２４は、ＡＦ用画素の駆動を制御する。第１の信号処理回路２２５は、撮像用画素が出力する撮像信号の処理を行う。第２の信号処理回路２２６は、ＡＦ用画素が出力するコントラスト信号の処理を行う。
【００３３】
図２（３）に示すように、第１の基板２１と第２の基板２２とは段積み（スタック）されている。また、第１の基板２１の２つの主面（側面よりも相対的に表面積が大きい表面）のうち、第２の基板２２とは反対側の主面には光が照射される。また、第１の基板２１と第２の基板２２との間には接続部２３が構成されており、第１の基板２１と第２の基板２２とは接続部２３によって電気的に接続されている。すなわち、第１の基板２１と第２の基板２２とを接続部２３を介して張り合わせている。接続部２３は、例えばマイクロバンプを用いた基板間の接合部や、直接接合法によって基板間を接続された接合部である。
【００３４】
第１の基板２１上には第１の画素領域２１１が形成されている。第１の画素領域２１１は、２次元状に配列された複数の第１の単位画素領域２１２を有している。第１の単位画素領域２１２には、撮像用画素が有する撮像用光電変換素子などが形成されている。なお、第１の単位画素領域２１２の詳細は後述する。
【００３５】
また、第２の基板２２は、第１の画素領域２１１が形成されている領域と対応する領域の少なくとも一部の領域に、第２の画素領域２２１が形成されている。図示する例では、第２の基板２２の領域のうち、第１の基板２１において第１の画素領域２１１が形成されている領域と対応する領域に、第２の画素領域２２１が形成されている。すなわち、第１の基板２１の主面方向から見た場合、第１の画素領域２１１の領域のうち少なくとも一部の領域に、第２の単位画素領域２２２の領域が含まれている。この構成により、第１の画素領域２１１を透過した光は第２の画素領域２２１に入射される。
【００３６】
第２の画素領域２２１は、２次元状に配列された複数の第２の単位画素領域２２２を有している。第２の単位画素領域２２２には、ＡＦ用画素が有するＡＦ用光電変換素子などが形成されている。なお、第２の単位画素領域２２２の詳細は後述する。また、第２の基板２２上には、第１の走査回路２２３と、第２の走査回路２２４と、第１の信号処理回路２２５と、第２の信号処理回路２２６とが形成されている。
【００３７】
次に、撮像用画素の構成について説明する。図３は、本実施形態における撮像用画素６０の回路構成を示した回路図である。撮像用画素６０は、撮像用光電変換素子５０１（第１の光電変換素子）と、転送トランジスタ５０２と、ＦＤ（フローティングディフュージョン）５０３と、ＦＤリセットトランジスタ５０４と、第１増幅トランジスタ５０５と、負荷トランジスタ５０６と、クランプ容量５０７と、サンプルトランジスタ５０８と、アナログメモリリセットトランジスタ５０９と、アナログメモリ５１０（メモリ）と、第２増幅トランジスタ５１１と、選択トランジスタ５１２とを有する。図３に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。また、図示する例では、１つの撮像用光電変換素子５０１に対して１つのアナログメモリ５１０を設けているが、これに限らず、複数の撮像用光電変換素子５０１で１つのアナログメモリ５１０を共有するようにしてもよい。
【００３８】
撮像用光電変換素子５０１の一端は接地されている。転送トランジスタ５０２のドレイン端子は撮像用光電変換素子５０１の他端に接続されている。転送トランジスタ５０２のゲート端子は第１の走査回路２２３に接続されており、転送パルスφＴＸが供給される。ＦＤ５０３の一端は転送トランジスタ５０２のソース端子に接続されており、ＦＤ５０３の他端は接地されている。ＦＤリセットトランジスタ５０４のドレイン端子は電源電圧ＶＤＤに接続されており、ＦＤリセットトランジスタ５０４のソース端子は転送トランジスタ５０２のソース端子に接続されている。ＦＤリセットトランジスタ５０４のゲート端子は第１の走査回路２２３に接続されており、ＦＤリセットパルスφＲＳＴが供給される。
【００３９】
第１増幅トランジスタ５０５のドレイン端子は電源電圧ＶＤＤに接続されている。第１増幅トランジスタ５０５の入力部であるゲート端子は転送トランジスタ５０２のソース端子に接続されている。負荷トランジスタ５０６のドレイン端子は第１増幅トランジスタ５０５のソース端子に接続されており、負荷トランジスタ５０６のソース端子は接地されている。負荷トランジスタ５０６のゲート端子は第１の走査回路２２３に接続されており、電流制御パルスφＢｉａｓが供給される。
【００４０】
クランプ容量５０７の一端は第１増幅トランジスタ５０５のソース端子および負荷トランジスタ５０６のドレイン端子に接続されている。サンプルトランジスタ５０８のドレイン端子はクランプ容量５０７の他端に接続されている。サンプルトランジスタ５０８のゲート端子は第１の走査回路２２３に接続されており、サンプルパルスφＳＨが供給される。
【００４１】
アナログメモリリセットトランジスタ５０９のドレイン端子は電源電圧ＶＤＤに接続されており、アナログメモリリセットトランジスタ５０９のソース端子はサンプルトランジスタ５０８のソース端子に接続されている。アナログメモリリセットトランジスタ５０９のゲート端子は第１の走査回路２２３に接続されており、クランプ＆メモリリセットパルスφＣＬが供給される。
【００４２】
アナログメモリ５１０の一端はサンプルトランジスタ５０８のソース端子に接続されており、アナログメモリ５１０の他端は接地されている。第２増幅トランジスタ５１１のドレイン端子は電源電圧ＶＤＤに接続されている。第２増幅トランジスタ５１１の入力部を構成するゲート端子はサンプルトランジスタ５０８のソース端子に接続されている。選択トランジスタ５１２のドレイン端子は第２増幅トランジスタ５１１のソース端子に接続されており、選択トランジスタ５１２のソース端子は垂直信号線１４０に接続されている。なお、垂直信号線１４０は第１の信号処理回路２２５に接続している。選択トランジスタ５１２のゲート端子は第１の走査回路２２３に接続されており、選択パルスφＳＥＬが供給される。上述した各トランジスタに関しては極性を逆にし、ソース端子とドレイン端子を上記と逆にしてもよい。
【００４３】
撮像用光電変換素子５０１は、例えばフォトダイオードであり、入射した光に基づく信号電荷を生成（発生）し、生成（発生）した信号電荷を保持・蓄積する。転送トランジスタ５０２は、撮像用光電変換素子５０１に蓄積された信号電荷をＦＤ５０３に転送するトランジスタである。転送トランジスタ５０２のオン／オフは、第１の走査回路２２３からの転送パルスφＴＸによって制御される。ＦＤ５０３は、撮像用光電変換素子５０１から転送された信号電荷を一時的に保持・蓄積する容量である。
【００４４】
ＦＤリセットトランジスタ５０４は、ＦＤ５０３をリセットするトランジスタである。ＦＤリセットトランジスタ５０４のオン／オフは、第１の走査回路２２３からのＦＤリセットパルスφＲＳＴによって制御される。ＦＤリセットトランジスタ５０４と転送トランジスタ５０２を同時にオンにすることによって、撮像用光電変換素子５０１をリセットすることも可能である。ＦＤ５０３／撮像用光電変換素子５０１のリセットは、ＦＤ５０３／撮像用光電変換素子５０１に蓄積されている電荷量を制御してＦＤ５０３／撮像用光電変換素子５０１の状態（電位）を基準状態（基準電位、リセットレベル）に設定することである。
【００４５】
第１増幅トランジスタ５０５は、ゲート端子に入力される、ＦＤ５０３に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。負荷トランジスタ５０６は、第１増幅トランジスタ５０５の負荷として機能し、第１増幅トランジスタ５０５を駆動する電流を第１増幅トランジスタ５０５に供給するトランジスタである。負荷トランジスタ５０６のオン／オフは、第１の走査回路２２３からの電流制御パルスφＢｉａｓによって制御される。第１増幅トランジスタ５０５と負荷トランジスタ５０６はソースフォロワ回路を構成する。
【００４６】
クランプ容量５０７は、第１増幅トランジスタ５０５から出力される増幅信号の電圧レベルをクランプ（固定）する容量である。サンプルトランジスタ５０８は、クランプ容量５０７の他端の電圧レベルをサンプルホールドし、アナログメモリ５１０に蓄積するトランジスタである。サンプルトランジスタ５０８のオン／オフは、第１の走査回路２２３からのサンプルパルスφＳＨによって制御される。
【００４７】
アナログメモリリセットトランジスタ５０９は、アナログメモリ５１０をリセットするトランジスタである。アナログメモリ５１０のリセットは、アナログメモリ５１０に蓄積されている電荷量を制御してアナログメモリ５１０の状態（電位）を基準状態（基準電位、リセットレベル）に設定することである。アナログメモリ５１０は、サンプルトランジスタ５０８によってサンプルホールドされたアナログ信号を保持・蓄積する。
【００４８】
アナログメモリ５１０の容量は、ＦＤ５０３の容量よりも大きな容量に設定される。アナログメモリ５１０には、単位面積当たりのリーク電流（暗電流）の少ない容量であるＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）容量やＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）容量を使用することがより望ましい。これによって、ノイズに対する耐性が向上し、高品質な信号が得られる。
【００４９】
第２増幅トランジスタ５１１は、ゲート端子に入力される、アナログメモリ５１０に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。第２増幅トランジスタ５１１と、垂直信号線１４０に接続された、負荷となる電流源（図示せず）とはソースフォロワ回路を構成する。選択トランジスタ５１２は、撮像用画素６０を選択し、第２増幅トランジスタ５１１の出力を垂直信号線１４０に伝えるトランジスタである。選択トランジスタ５１２のオン／オフは、第１の走査回路２２３からの選択パルスφＳＥＬによって制御される。
【００５０】
図３に示す回路要素のうち、撮像用光電変換素子５０１は第１の基板２１に配置され、アナログメモリ５１０は第２の基板２２に配置され、他の回路要素は第１の基板２１と第２の基板２２のいずれかに配置される。図３の破線Ｄ１は第１の基板２１と第２の基板２２との境界線を示している。図示する例では、第１の基板２１には、撮像用光電変換素子５０１と、転送トランジスタ５０２と、ＦＤ５０３と、ＦＤリセットトランジスタ５０４と、第１増幅トランジスタ５０５とが配置されている。第２の基板２２には、負荷トランジスタ５０６と、クランプ容量５０７と、サンプルトランジスタ５０８と、アナログメモリリセットトランジスタ５０９と、アナログメモリ５１０と、第２増幅トランジスタ５１１と、選択トランジスタ５１２とが配置されている。
【００５１】
第１の基板２１の第１増幅トランジスタ５０５から出力された増幅信号は、接続部２３を介して第２の基板２２へ出力される。また、電源電圧ＶＤＤは、接続部２３を介して第１の基板２１と第２の基板２２の間で授受される。
【００５２】
図３では、接続部２３が第１増幅トランジスタ５０５のソース端子と、負荷トランジスタ５０６のドレイン端子およびクランプ容量５０７の一端との間の経路に配置されているが、これに限らない。接続部２３は、撮像用光電変換素子５０１からアナログメモリ５１０までの電気的に接続された経路上のどこに配置されていてもよい。
【００５３】
図４は、本実施形態における第１の基板２１と第２の基板２２との境界線の例を示した概略図である。破線Ｄ１〜Ｄ５は、第１の基板２１と第２の基板２２との境界線として可能な例を示している。第１の基板２１と第２の基板２２との境界線は、破線Ｄ１〜Ｄ５のいずれであってもよく、これら以外もあり得る。破線Ｄ１については上述した通りである。破線Ｄ２が示す例では、撮像用光電変換素子５０１の他端と転送トランジスタ５０２のドレイン端子との間の経路に接続部２３が配置される。破線Ｄ３が示す例では、転送トランジスタ５０２のソース端子と、ＦＤ５０３の一端、ＦＤリセットトランジスタ５０４のソース端子、および第１増幅トランジスタ５０５のゲート端子との間の経路に接続部２３が配置される。
【００５４】
破線Ｄ４が示す例では、クランプ容量５０７の他端と、サンプルトランジスタ５０８のドレイン端子との間の経路に接続部２３が配置される。破線Ｄ５が示す例では、サンプルトランジスタ５０８のソース端子と、アナログメモリリセットトランジスタ５０９のソース端子、アナログメモリ５１０の一端、および第２増幅トランジスタ５１１のゲート端子との間の経路に接続部２３が配置される。
【００５５】
次に、第１の単位画素領域２１２と第２の単位画素領域２２２との詳細について説明する。図５は、本実施形態における第１の単位画素領域２１２と第２の単位画素領域２２２との概要を示した概略図である。図５（１）は、第１の単位画素領域２１２の正面図である。図５（２）は、第２の単位画素領域２２２の正面図である。図示する例では、第１の単位画素領域２１２には、接続部２３と、撮像用光電変換素子５０１（第１の光電変換素子）と、撮像用画素回路配線領域６０１と、撮像用画素回路電源配線領域６０２とが含まれている。また、第２の単位画素領域２２２には、接続部２３と、撮像用画素回路配線領域６０１と、ＡＦ用光電変換素子７０１（第２の光電変換素子）と、ＡＦ用画素回路配線領域７０２とが含まれている。
【００５６】
接続部２３と撮像用光電変換素子５０１とは上述したとおりである。撮像用画素回路配線領域６０１は、撮像用画素６０が備える各部のうち、撮像用光電変換素子５０１以外の各部と配線とが配置される領域である。なお、本実施形態では、撮像用画素６０が備える各部のうち、撮像用光電変換素子５０１が生成する撮像信号を蓄積するアナログメモリ５１０（メモリ）は、第２の単位画素領域２２２に含まれる撮像用画素回路配線領域６０１に配置されている。
【００５７】
撮像用画素回路電源配線領域６０２は、撮像用画素６０に電源を供給するための配線が配置される領域である。ＡＦ用光電変換素子７０１は、受光した光に応じたコントラスト信号を生成する。ＡＦ用画素回路配線領域７０２は、ＡＦ用画素が備える各部のうち、ＡＦ用光電変換素子７０１以外の各部と配線とが配置される領域である。上述したとおり、第１の基板２１は入射された光の一部を透過する。従って、ＡＦ用光電変換素子７０１は、第１の基板２１を透過した光に基づいたコントラスト信号を生成することができる。
【００５８】
次に、図６を参照し、撮像用画素６０の動作を説明する。図６は、第１の走査回路２２３から行毎に撮像用画素６０に供給される制御信号を示すと共に、全行の撮像用画素６０に一括して（同時に）供給される電流制御パルスφＢｉａｓと、信号を読み出すための読み出しパルスとを示している。以下では、制御信号に対して、行番号を示す添え字を付加して説明を行う。例えば、１行目の撮像用画素６０へ出力される転送パルスφＴＸをφＴＸ−１と示す。また、任意の行の制御信号を示す場合、行番号を示す添え字としてｉを付加して説明を行う。例えば、全行の撮像用画素６０すなわち全ての撮像用画素６０（以下、全画素と記載する）へ出力される転送パルスφＴＸを代表してφＴＸ−ｉと示す。
【００５９】
時刻ｔ１において、全画素へ出力される転送パルスφＴＸ−ｉが”Ｌ”（Ｌｏｗ）レベルから“Ｈ”（Ｈｉｇｈ）レベルに変化することで、全画素の転送トランジスタ５０２がオンとなる。同時に、全画素へ出力されるＦＤリセットパルスφＲＳＴ−ｉが”Ｌ”レベルから“Ｈ”レベルに変化することで、全画素のＦＤリセットトランジスタ５０４がオンとなる。これによって、撮像用光電変換素子５０１がリセットされる。
【００６０】
続いて、時刻ｔ２において、全画素へ出力される転送パルスφＴＸ−ｉおよびＦＤリセットパルスφＲＳＴ−ｉが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素の転送トランジスタ５０２およびＦＤリセットトランジスタ５０４がオフとなる。これによって、全画素の撮像用光電変換素子５０１のリセットが終了し、全画素の露光（信号電荷の蓄積）が一括して（同時に）開始される。
【００６１】
露光期間内の時刻ｔ３において、全画素へ出力されるＦＤリセットパルスφＲＳＴ−ｉが“Ｌ”レベルから“Ｈ”レベルに変化することで、全画素のＦＤリセットトランジスタ５０４がオンとなる。これによって、全画素のＦＤ５０３がリセットされる。同時に、全画素へ出力される電流制御パルスφＢｉａｓが“Ｌ”レベルから“Ｈ”レベルに変化することで、全画素の負荷トランジスタ５０６がオンとなる。これによって、第１増幅トランジスタ５０５に駆動電流が供給され、第１増幅トランジスタ５０５が増幅動作を開始する。
【００６２】
同時に、全画素へ出力されるクランプ＆メモリリセットパルスφＣＬ−ｉが“Ｌ”レベルから“Ｈ”レベルに変化することで、全画素のアナログメモリリセットトランジスタ５０９がオンとなる。これによって、全画素のアナログメモリ５１０がリセットされる。同時に、全画素へ出力されるサンプルパルスφＳＨ−ｉが“Ｌ”レベルから“Ｈ”レベルに変化することで、全画素のサンプルトランジスタ５０８がオンとなる。これによって、クランプ容量５０７の他端の電位が電源電圧ＶＤＤにリセットされると共に、サンプルトランジスタ５０８がクランプ容量５０７の他端の電位のサンプルホールドを開始する。
【００６３】
続いて、全画素へ出力されるＦＤリセットパルスφＲＳＴ−ｉが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素のＦＤリセットトランジスタ５０４がオフとなる。これによって、全画素のＦＤ５０３のリセットが終了する。ＦＤ５０３のリセットを行うタイミングは露光期間中であればよいが、露光期間の終了直前のタイミングでＦＤ５０３のリセットを行うことによって、ＦＤ５０３のリーク電流によるノイズをより低減することができる。
【００６４】
続いて、露光期間内の時刻ｔ４において、全画素へ出力されるクランプ＆メモリリセットパルスφＣＬ−ｉが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素のアナログメモリリセットトランジスタ５０９がオフとなる。これによって、全画素のアナログメモリ５１０のリセットが終了する。この時点でクランプ容量５０７は、第１増幅トランジスタ５０５から出力される増幅信号（ＦＤ５０３のリセット後の増幅信号）をクランプしている。
【００６５】
続いて、時刻ｔ５において、全画素へ出力される転送パルスφＴＸ−ｉが“Ｌ”レベルから“Ｈ”レベルに変化することで、全画素の転送トランジスタ５０２がオンとなる。これによって、全画素の撮像用光電変換素子５０１に蓄積されている信号電荷が、転送トランジスタ５０２を介してＦＤ５０３に転送され、ＦＤ５０３に蓄積される。図６に示すように、時刻ｔ２から時刻ｔ５までの期間が露光期間である。
【００６６】
続いて、時刻ｔ６において、全画素へ出力される転送パルスφＴＸ−ｉが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素の転送トランジスタ５０２がオフとなる。これによって、全画素の露光（信号電荷の蓄積）が一括して（同時に）終了する。
【００６７】
続いて、時刻ｔ７において、全画素へ出力されるサンプルパルスφＳＨ−ｉが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素のサンプルトランジスタ５０８がオフとなる。これによって、サンプルトランジスタ５０８がクランプ容量５０７の他端の電位のサンプルホールドを終了する。同時に、全画素へ出力される電流制御パルスφＢｉａｓが“Ｈ”レベルから“Ｌ”レベルに変化することで、全画素の負荷トランジスタ５０６がオフとなる。これによって、第１増幅トランジスタ５０５への駆動電流の供給が停止され、第１増幅トランジスタ５０５が増幅動作を停止する。図６に示すように、時刻ｔ５から時刻ｔ７までの期間が信号伝送期間である。
【００６８】
次に、撮像処理と自動合焦処理との処理のタイミングについて説明する。図７は、本実施形態における撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。図７（１）は、撮像処理のタイミング、すなわち撮像用画素６０の駆動タイミングを示したタイミングチャートである。図７（２）は、自動合焦処理のタイミング、すなわち、コントラスト評価とレンズ駆動処理のタイミングを示したタイミングチャートである。
【００６９】
図示する例では、はじめに自動合焦処理を行い、自動合焦処理が完了した後に、撮像用画素６０が備える撮像用光電変換素子５０１の一括リセット動作を行う。続いて露光・蓄積動作を行い、その後アナログメモリ５１０に撮像信号を一括転送する。続いてアナログメモリ５１０から撮像信号を読み出す。なお、本実施形態では、アナログメモリ５１０から信号を読み出している際に、自動合焦処理を行う。そのため、２回目以降の撮像処理を行う際は、自動合焦処理が終了するまで待機する必要がなく、すぐに撮像処理を開始することができる。
【００７０】
なお、図７に示した例では、一括露光方式で画像を撮像しているが、行順次方式で露光して画像を撮像してもよい。図８は、本実施形態において、行順次方式で露光して画像を撮像する際の撮像処理と自動合焦処理との処理のタイミングを示したタイミングチャートである。図８（１）は、撮像処理のタイミング、すなわち撮像用画素６０の駆動タイミングを示したタイミングチャートである。図８（２）は、自動合焦処理のタイミング、すなわち、コントラスト評価とレンズ駆動処理のタイミングを示したタイミングチャートである。
【００７１】
図示する例では、はじめに自動合焦処理を行い、自動合焦処理が完了した後に、撮像用画素６０が備える撮像用光電変換素子５０１のリセット動作を行う。続いて露光・蓄積動作を行い、続いて撮像用光電変換素子５０１から行毎に信号を読み出す。なお、本実施形態では、撮像用光電変換素子５０１から行毎に信号を読出している際に、自動合焦処理を開始する。そのため、２回目以降の撮像処理を行う際は、自動合焦処理が終了するまで待機する必要がなく、すぐに撮像処理を開始することができる。
【００７２】
上述したとおり、本実施形態によれば、撮像部２（固体撮像素子）は、積層された第１の基板２１と第２の基板２２とを含み、第１の基板２１は入射された光の一部を透過する。また、第１の基板２１には、撮像用画素６０が備える撮像用光電変換素子５０１が配置されている。また、第２の基板２２には、ＡＦ用画素が備えるＡＦ用光電変換素子７０１が配置されている。この構成により、撮像用光電変換素子５０１とＡＦ用光電変換素子７０１とは、それぞれ独立して動作することができ、撮像信号を読み出している間に、コントラスト信号を生成して自動合焦処理を完了することができる。従って、画像の撮像前に毎回自動合焦処理を行いつつ連写速度を向上させることができる。
【００７３】
また、本実施形態によれば、第１の基板２１と第２の基板２２とは積層されているため、撮像用光電変換素子５０１とＡＦ用光電変換素子７０１とを備えた場合においても、撮像部２の表面積を小さくすることができる。
【００７４】
なお、上述した例では、撮像準備に用いる信号として、自動合焦処理に用いるコントラスト信号を例に説明したが、これに限らず、どのような信号でもよい。例えば、ＡＦ用画素の代わりにＡＥ用画素を第２の基板２２に形成し、撮像準備に用いる信号として、自動露光（ＡＥ）処理に用いる信号を出力するようにしてもよい。この構成により、上述した自動合焦処理と同様に、撮像信号を読み出している間に自動露光処理に用いる信号を取得して自動露光処理を行うことができる。従って、画像の撮像前に毎回自動露光処理を行いつつ連写速度を向上させることができる。
【００７５】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態における撮像装置１００の構成は第１の実施形態における撮像装置１００の構成と同様である。本実施形態と第１の実施形態とで異なる点は、第２の単位画素領域２２２のうち、一部の第２の単位画素領域２２２のみにＡＦ用光電変換素子７０１を設け、ＡＦ用光電変換素子７０１を設けていない第２の単位画素領域２２２には遮光部を設けている点である。すなわち、本実施形態では、自動合焦処理に用いる信号を取得する位置にのみＡＦ用光電変換素子７０１を設けている。
【００７６】
次に、第１の単位画素領域２１２と第２の単位画素領域２２２−１，２２２−２との詳細について説明する。図９は、本実施形態における第１の単位画素領域２１２と第２の単位画素領域２２２−１，２２２−２との概要を示した概略図である。図９（１）は、第１の単位画素領域２１２の正面図である。図９（２）は、第２の単位画素領域２２２−１，２２２−２の正面図である。図示する例では、第１の単位画素領域２１２の構成は、第１の実施形態における第１の単位画素領域２１２の構成と同様である。第２の単位画素領域２２２−１の構成は、第１の実施形態における第２の単位画素領域２２２の構成と同様である。また、第２の単位画素領域２２２−２には、接続部２３と、撮像用画素回路配線領域６０１と、ＡＦ用画素回路配線領域７０２とが含まれている。本実施形態では、縦に並んで配置されている１つの第２の単位画素領域２２２−１と２つの第２の単位画素領域２２２−２との組を１組の単位画素領域とする。すなわち、３行１列分の第２の単位画素領域２２２−１，２２２−２で１つのコントラスト信号を出力する。
【００７７】
また、本実施形態では、ＡＦ用光電変換素子７０１が配置されていない第２の単位画素領域２２２−２に光が入射しないように、第２の単位画素領域２２２−２には遮光部９０１が配置されている。
【００７８】
次に、撮像部２の構成について説明する。図１０は、本実施形態における撮像部２の構成を示した概略図である。図１０（１）は、撮像部２を構成する第１の基板２１の正面図である。図１０（２）は、撮像部２を構成する第２の基板２２の正面図である。第１の基板２１および第２の基板２２に形成されている各部は第１の実施形態と同様である。本実施形態と第１の実施形態とで異なる点は、図１０（２）に示すように、第２の単位画素領域２２２−２に遮光部９０１が形成されている点である。
【００７９】
次に、第２の基板２２に構成されるアナログメモリ５１０から撮像信号を読み出す順序について説明する。図１１は、本実施形態において、アナログメモリ５１０から撮像信号を読み出す順序を示した概略図である。まず、第１の走査回路２２３は、ＡＦ用光電変換素子７０１が配置されている第２の単位画素領域２２２−１に配置されているアナログメモリ５１０から撮像信号を読み出す（１）〜（４）。続いて、第１の走査回路２２３は、ＡＦ用光電変換素子７０１が配置されていない第２の単位画素領域２２２−２に配置されているアナログメモリ５１０から撮像信号を読み出す（５）〜（９）。これにより、遮光されていない第２の単位画素領域２２２−１に配置されているアナログメモリ５１０から先に撮像信号を読み出すことができる。
【００８０】
本実施形態では、全ての撮像用光電変換素子５０１を同時に露光する方式を用いており、第１の走査回路２２３は、露光終了後に一括してアナログメモリ５１０に撮像信号を転送した後に、アナログメモリ５１０から順次撮像信号を読み出す。例えば、メカシャッタなどの遮光手段によって撮像部２が遮光されていない場合、アナログメモリ５１０から撮像信号を読み出している間、ＡＦ用光電変換素子７０１は常に露光されている状態となる。そのため、撮像部２に高輝度の光を照射した場合、ＡＦ用光電変換素子７０１に蓄積された電荷が飽和状態となる。また、飽和状態となった場合、電荷がＡＦ用光電変換素子７０１から溢れて漏洩電荷となってアナログメモリ５１０が保持する撮像信号にノイズとして加わる可能性がある。また、アナログメモリ５１０に直接光が当たって電荷が発生し、保持している撮像信号にノイズとして加わる可能性がある。
【００８１】
しかしながら、本実施形態では、ＡＦ用光電変換素子７０１が配置されている第２の単位画素領域２２２−１に配置されているアナログメモリ５１０から先に撮像信号を読み出すため、上述したノイズを抑制することができる。
【００８２】
なお、上述した例では、縦に並んで配置されている１つの第２の単位画素領域２２２−１と２つの第２の単位画素領域２２２−２とを１組の単位画素領域としているが、これに限らず、任意の数の第２の単位画素領域２２２−１，２２２−２を１組の単位画素領域としてもよい。図１２は、本実施形態において、１つの第２の単位画素領域２２２−１と３つの第２の単位画素領域２２２−２とを１組の単位画素領域とした場合における第１の単位画素領域２１２と第２の単位画素領域２２２−１，２２２−２との概要を示した概略図である。
【００８３】
図１２（１）は、第１の単位画素領域２１２の正面図である。図１２（２）は、第２の単位画素領域２２２−１，２２２−２の正面図である。図示する例では、第１の単位画素領域２１２の構成および第２の単位画素領域２２２−１の構成は、図１０に示した構成と同様の構成である。なお、第２の単位画素領域２２２−２の構成は、図１０に示した構成と同様の構成でもよく、接続部２３と撮像用画素回路配線領域６０１のみを含むようにしてもよい。図示する例では、縦および横に隣接する１つの第２の単位画素領域２２２−１と３つの第２の単位画素領域２２２−２との組を１組の単位画素領域とする。すなわち、２行２列分の第２の単位画素領域２２２−１，２２２−２で１つのコントラスト信号を出力する。このように、任意の数の第２の単位画素領域２２２−１，２２２−２の組を１組の単位画素領域としてもよい。
【００８４】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態における撮像装置１００の構成は第１の実施形態における撮像装置１００の構成と同様である。本実施形態と第１の実施形態で異なる点は、第２の単位画素領域２２２のうち、最も長い波長の光が入射される第２の単位画素領域２２２のみにＡＦ用光電変換素子７０１を設ける点である。
【００８５】
次に、第１の画素領域２１１と第２の画素領域２２１との詳細について説明する。図１３は、本実施形態における第１の画素領域２１１と第２の画素領域２２１との概要を示した概略図である。図１３（１）は、第１の画素領域２１１の正面図である。図１３（２）は、第２の画素領域２２１の正面図である。図示する例では、第１の画素領域２１１に含まれる第１の単位画素領域２１２にはカラーフィルタが形成されている。なお、第１の単位画素領域２１２に形成されているカラーフィルタの配列はベイヤー配列である。具体的には、縦および横に隣接する４つの第１の単位画素領域２１２を１組の単位画素領域とする。また、１組の単位画素領域には、赤色の波長領域の光を透過するカラーフィルタが形成された１つの第１の単位画素領域２１２と、青色の波長領域の光を透過するカラーフィルタが形成された１つの第１の単位画素領域２１２と、緑色の波長領域の光を透過するカラーフィルタが形成された２つの第１の単位画素領域２１２とが含まれる。
【００８６】
また、赤色の光と、青色の光と、緑色の光とのうち、最も長い波長の光は赤色の光である。従って、第２の画素領域２２１に含まれる第２の単位画素領域２２２のうち、赤色の波長領域の光を透過するカラーフィルタが形成されている第１の単位画素領域２１２に対応する第２の単位画素領域２２２−１のみにＡＦ用光電変換素子７０１を設けており、その他の第２の単位画素領域２２２−２にはＡＦ用光電変換素子７０１は設けていない。なお、第２の単位画素領域２２２−１，２２２−２の構成は、第２の各構成と同様の構成である。また、各部の動作については第１の実施形態および第２の実施形態と同様である。
【００８７】
通常、撮像用光電変換素子５０１には光を分離するために赤、青、緑の波長領域の光を透過するカラーフィルタがベイヤー配列で並んでいる。これにより特定の波長領域の光のみが透過され、透過された光が撮像用光電変換素子５０１で電荷に変換される。また、波長によって第１の基板２１内での吸収特性が異なり、青色のような短波長側の光は第１の基板２１の浅い部分で吸収されるため、第２の基板２２に配置したＡＦ用光電変換素子７０１まで届かない可能性がある。そのため、より精度の高いコントラスト信号を得るには、第２の基板２２まで届きやすい長波長側の光の方が有利である。
【００８８】
そのため、本実施形態では、最も長い波長の光を透過するカラーフィルタが形成されている第１の単位画素領域２１２に対応する第２の単位画素領域２２２のみにＡＦ用光電変換素子７０１を配置している。これにより、より精度の高い自動合焦処理を行うことができる。
【００８９】
以上、この発明の第１の実施形態から第３の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、上述した実施形態では撮像部２は、２枚の基板が接続部２３によって接続されているが、これに限らず、３枚以上の基板が接続部２３によって接続されていてもよい。
【符号の説明】
【００９０】
１・・・レンズ、２・・・撮像部、３・・・画像処理部、４・・・表示部、５・・・駆動制御部、６・・・レンズ制御部、７・・・カメラ制御部、８・・・カメラ操作部、９・・・メモリカード、２１・・・第１の基板、２２・・・第２の基板、２３・・・接続部、６０・・・撮像用画素、１００・・・撮像装置、１４０・・・垂直信号線、２１１・・・第１の画素領域、２１２・・・第１の単位画素領域、２２１・・・第２の画素領域、２２２，２２２−１，２２２−２・・・第２の単位画素領域、２２３・・・第１の走査回路、２２４・・・第２の走査回路、２２５・・・第１の信号処理回路、２２６・・・第２の信号処理回路、５０１・・・撮像用光電変換素子、５０２・・・転送トランジスタ、５０３・・・ＦＤ、５０４・・・リセットトランジスタ、５０５・・・第１増幅トランジスタ、５０６・・・負荷トランジスタ、５０７・・・クランプ容量、５０８・・・サンプルトランジスタ、５０９・・・アナログメモリリセットトランジスタ、５１０・・・アナログメモリ、５１１・・・第２増幅トランジスタ、５１２・・・選択トランジスタ、６０１・・・撮像用画素回路配線領域、６０２・・・撮像用画素回路電源配線領域、７０１・・・ＡＦ用光電変換素子、７０２・・・ＡＦ用画素回路配線領域、９０１・・・遮光部
【図１】
0006042636.tif 000002
【図２】
0006042636.tif 000003
【図３】
0006042636.tif 000004
【図４】
0006042636.tif 000005
【図５】
0006042636.tif 000006
【図６】
0006042636.tif 000007
【図７】
0006042636.tif 000008
【図８】
0006042636.tif 000009
【図９】
0006042636.tif 000010
【図１０】
0006042636.tif 000011
【図１１】
0006042636.tif 000012
【図１２】
0006042636.tif 000013
【図１３】
0006042636.tif 000014
【図１４】
0006042636.tif 000015
【図１５】
0006042636.tif 000016
【図１６】
0006042636.tif 000017
【図１７】
0006042636.tif 000018