(57)【特許請求の範囲】
【請求項１】
アナログ信号出力部と、比較器および信号保持部を有する回路部と、を各々が有する複数の組と、前記複数の組の前記比較器に共通のランプ信号を供給するランプ信号供給部と、差分信号出力部とを含む撮像装置であって、
前記アナログ信号出力部は画素を含み、
前記画素は、光電変換部を有し、
前記複数の組の各々の前記アナログ信号出力部は、
前記光電変換部で生成した信号電荷に基づく第１のアナログ信号と、
前記信号電荷に前記光電変換部で生成した別の信号電荷を加算した信号電荷に基づく第２のアナログ信号と、をそれぞれ出力し、
前記複数の組の各々の前記回路部は、
前記複数の組の各々の前記比較器毎の動作ばらつきの成分を含む第１のデジタル信号を生成し、
前記第１のアナログ信号を第２のデジタル信号に変換し、
前記第２のアナログ信号を第３のデジタル信号に変換し、
前記信号保持部が前記第１のデジタル信号を保持し、
前記差分信号出力部が、前記複数の組の各々について、前記第２のデジタル信号と前記第１のデジタル信号との第１の差分信号と、前記第３のデジタル信号と前記第１のデジタル信号との第２の差分信号とを、前記信号保持部が保持した同一の前記第１のデジタル信号を用いて、それぞれ生成することを特徴とする撮像装置。
【請求項２】
前記画素はｎ個（ｎは２以上の自然数）の光電変換部を有し、
前記第１のアナログ信号が、前記ｎ個の光電変換部のうちのｍ個（ｍはｎ＞ｍの関係式を満たす自然数）の前記光電変換部で生成した信号電荷に基づく信号であり、
前記第２のアナログ信号が、前記ｎ個の光電変換部で生成した信号電荷に基づく信号であることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像装置は、
マイクロレンズを複数有するマイクロレンズアレイをさらに有し、
１つの前記マイクロレンズは、前記ｎ個の光電変換部に光を入射させることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記回路部はカウンタを有し、
前記カウンタは、クロックパルス信号が供給され、前記クロックパルス信号を計数したカウント信号を出力し、
前記比較器は、前記アナログ信号出力部が出力する信号と前記ランプ信号とを比較した結果を示す比較結果信号を出力し、
前記アナログ信号出力部が出力する信号のデジタル信号への変換を、前記ランプ信号の電位の時間に依存した変化を開始するタイミングから前記比較結果信号の信号値が変化したタイミングまでの前記カウント信号を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記カウンタは、前記第１のアナログ信号と前記ランプ信号との比較と、前記第２のアナログ信号と前記ランプ信号との比較とにおいて、前記ランプ信号の電位の時間に依存した変化を開始するタイミングから前記比較結果信号の信号値が変化したタイミングまでの期間の計数を、前記信号保持部が前記カウンタに出力する、前記第１のデジタル信号の信号値から開始することを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記アナログ信号出力部は増幅部を有し、
前記第１のアナログ信号と前記第２のアナログ信号のそれぞれは、前記画素が出力する信号を前記増幅部が増幅して出力した信号であることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
請求項３に記載の撮像装置と、
前記撮像装置から、前記第１の差分信号と、前記第２の差分信号とが入力されるデジタル信号処理部と、を有する撮像システムであって、
前記デジタル信号処理部が、
前記第１の差分信号と前記第２の差分信号との差分である第３の差分信号を得て、前記第３の差分信号と、前記第１の差分信号とによって、焦点検出を行うことを特徴とする撮像システム。
【請求項８】
請求項１〜６のいずれか１項に記載の撮像装置と、
前記撮像装置が出力する信号を処理することによって、画像データを生成するデジタル信号処理部とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部を含む画素とアナログデジタル変換部とを有する撮像装置に関するものである。
【背景技術】
【０００２】
従来、光電変換を行い、入射光に基づく信号を出力する画素が行列状に配された画素部と、画素の各列に対応してアナログデジタル変換部が設けられた列並列型のアナログデジタル変換部（以下、アナログデジタル変換部をＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）、列並列型のＡＤＣを列ＡＤＣと表記する）と、を有する撮像装置が知られている。列ＡＤＣにおいては、各列の回路部が画素から出力されるアナログ信号（以下、画素から出力されるアナログ信号を画素信号と表記する）をデジタル信号に変換するアナログデジタル変換（以下、ＡＤ変換と表記する）を行う。【０００３】
特許文献１には、光信号を信号電荷に変換して蓄積する複数の光電変換部と、該複数の光電変換部の各々から信号電荷を受けて該信号電荷に対応する信号を出力する１つの増幅ＭＯＳトランジスタとを有する画素が設けられた撮像装置が記載されている。特許文献１に記載の画素１は、画素の出力するノイズレベルの第１の信号（以下、Ｎ信号と表記する。）と、少なくとも１つの光電変換部に蓄積される第１の信号電荷に基づいた第２の信号（以下、Ａ＋Ｎ信号と表記する。）と、第１の信号電荷にさらに別の光電変換部に蓄積される信号電荷が加算された信号電荷に基づく第３の信号（以下、Ａ＋Ｂ＋Ｎ信号と表記する。）とを垂直信号線に出力する。Ａ＋Ｎ信号は、垂直信号線に電気的に接続された第１の容量と第２の容量にそれぞれ保持される。Ａ＋Ｂ＋Ｎ信号は、垂直信号線８に電気的に接続された第３の容量に保持される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１３４８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の撮像装置では、Ａ＋Ｎ信号とＮ信号との差分信号と、Ａ＋Ｂ＋Ｎ信号とＡ＋Ｎ信号との差分信号とを得るために、Ａ＋Ｎ信号を異なる２つの容量に保持させる必要があった。このため、２つの容量の容量値のばらつきにより、Ａ＋Ｎ信号とＮ信号との差分信号と、Ａ＋Ｂ＋Ｎ信号とＡ＋Ｎ信号との差分信号とが、精度よく得られない課題があった。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、アナログ信号出力部と、比較器および信号保持部を有する回路部と、を各々が有する複数の組と、前記複数の組の前記比較器に共通のランプ信号を供給するランプ信号供給部と、差分信号出力部とを含む撮像装置であって、前記アナログ信号出力部は画素を含み、前記画素は、光電変換部を有し、前記複数の組の各々の前記アナログ信号出力部は、前記光電変換部で生成した信号電荷に基づく第１のアナログ信号と、前記信号電荷に前記光電変換部で生成した別の信号電荷を加算した信号電荷に基づく第２のアナログ信号と、をそれぞれ出力し、前記複数の組の各々の前記回路部は、前記複数の組の各々の前記比較器毎の動作ばらつきの成分を含む第１のデジタル信号を生成し、前記第１のアナログ信号を第２のデジタル信号に変換し、前記第２のアナログ信号を第３のデジタル信号に変換し、前記信号保持部が前記第１のデジタル信号を保持し、前記差分信号出力部が、前記複数の組の各々について、前記第２のデジタル信号と前記第１のデジタル信号との第１の差分信号と、前記第３のデジタル信号と前記第１のデジタル信号との第２の差分信号とを、前記信号保持部が保持した同一の前記第１のデジタル信号を用いて、それぞれ生成することを特徴とする撮像装置である。
【発明の効果】
【０００９】
本発明は、画素から出力されたノイズ信号を複数の容量に保持させずにＡ信号、Ａ＋Ｂ信号を得られることにより、より精度よくＡ信号、Ａ＋Ｂ信号を生成する撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】画素の等価回路の一例を示した図。
【図１Ｂ】撮像装置の等価回路の一例を示した図。
【図２】撮像装置の動作の一例を示した図。
【図３Ａ】別の形態の撮像装置の等価回路を示した図。
【図３Ｂ】別の形態の撮像装置動作の一例を示した図。
【図４Ａ】別の形態の撮像装置の一例を示した図。
【図４Ｂ】別の形態のカウンタの等価回路の一例を示した図。
【図５】別の形態の撮像装置の動作の一例を示した図。
【図６Ａ】別の形態の撮像装置等価回路の一例を示した図。
【図６Ｂ】別の形態のカウンタの等価回路の一例を示した図。
【図７】別の形態の撮像装置の動作の一例を示した図。
【図８Ａ】別の形態の画素の等価回路の一例を示した図。
【図８Ｂ】別の形態の画素の断面の一例を示した図。
【図９】別の形態の撮像装置の動作の一例を示した図。
【図１０】別の形態の撮像装置の動作の一例を示した図。
【図１１Ａ】別の形態の画素の一例を示した図。
【図１１Ｂ】別の形態の画素の一例を示した図。
【図１１Ｃ】別の形態の画素の一例を示した図。
【図１１Ｄ】別の形態の画素の一例を示した図。
【図１１Ｅ】別の形態の画素の一例を示した図。
【図１１Ｆ】別の形態の画素の一例を示した図。
【図１１Ｇ】別の形態の画素の一例を示した図。
【図１１Ｈ】別の形態の画素の一例を示した図。
【図１２】撮像システムを模式的に表したブロック図。
【発明を実施するための形態】
【００１１】
【実施例１】
【００１２】
以下、図面を参照しながら本実施例の撮像装置について説明する。
図１Ａは、本実施例に関わる画素の等価回路の一例を示したものである。１、５１は光電変換部である。本実施例では光電変換部はフォトダイオードである。２０、５０は転送ＭＯＳトランジスタ、４はリセットＭＯＳトランジスタ、５は増幅ＭＯＳトランジスタ、６は選択ＭＯＳトランジスタである。フォトダイオード１、５１では光電変換により、入射光に基づいた信号電荷が生じる。転送ＭＯＳトランジスタ２０のゲートに、後述する垂直走査回路（図１Ｂにて、ＶＳＣ（Ｖｅｒｔｉｃａｌ  Ｓｃａｎｎｉｎｇ  Ｃｉｒｃｕｉｔ）と記載した）２が供給する転送パルスＰＴＸ１をＨｉｇｈレベル（以降、Ｈレベルと表記する。同様に、ＬｏｗレベルをＬレベルと表記する。）とすると、フォトダイオード１が保持する信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。増幅ＭＯＳトランジスタ５のゲートは、すなわち増幅ＭＯＳトランジスタ５の制御電極である。同様に、転送ＭＯＳトランジスタ５０のゲートに、同様に垂直走査回路２が供給する転送パルスＰＴＸ２をＨレベルとすると、フォトダイオード５１が保持する信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。リセットＭＯＳトランジスタ４のゲートに垂直走査回路２が供給するリセットパルスＰＲＥＳをＨレベルとすると、増幅ＭＯＳトランジスタ５のゲートの電位がリセットされる。増幅ＭＯＳトランジスタ５は、ゲートに転送された信号電荷に基づいて、電気信号を選択ＭＯＳトランジスタ６に出力する。選択ＭＯＳトランジスタ６は、増幅ＭＯＳトランジスタ５が出力した信号を、垂直走査回路２からゲートに供給される選択パルスＰＳＥＬがＨレベルの時に垂直信号線７に出力する。この画素１００から垂直信号線７に出力される信号が先述した画素信号に相当する。各列の垂直信号線７には、電流源８から電流が供給されている。本実施例のアナログ信号出力部は画素１００を含んで構成される。【００１３】
リセットパルスＰＲＥＳをＨレベルとした後にＬレベルとし、増幅ＭＯＳトランジスタ５のゲートの電位に基づいて垂直信号線７に出力される信号をＰＮ信号と表記する。ＰＮ信号は、増幅ＭＯＳトランジスタ５のゲートの電位がリセットレベルとしたことによって垂直信号線７に出力されるノイズ信号である。このＰＮ信号は画素を含むアナログ信号出力部が出力する第１の信号である。また、フォトダイオード１からの信号電荷が転送された増幅ＭＯＳトランジスタ５のゲートの電位に基づいて、垂直信号線７に出力される信号をＰ（Ａ＋Ｎ）信号と表記する。Ｐ（Ａ＋Ｎ）信号は、複数のフォトダイオードのうちの１個のフォトダイオード１が生成した信号電荷に基づくＰＡ信号がＰＮ信号に重畳された信号である。本実施例において、Ｐ（Ａ＋Ｎ）信号はアナログ信号出力部が出力する第２の信号である。また、転送パルスＰＴＸ１、ＰＴＸ２を、Ｈレベルとすることにより、フォトダイオード１、５１のそれぞれに蓄積された信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。この間、リセットパルスＰＲＥＳがＬレベルに保たれるため、増幅ＭＯＳトランジスタ５のゲートには、２個のフォトダイオードからの電荷が保持される。この時の増幅ＭＯＳトランジスタ５のゲートの電位に基づいて垂直信号線７に出力される信号をＰ（Ａ＋Ｂ＋Ｎ）信号と表記する。Ｐ（Ａ＋Ｂ＋Ｎ）信号は、複数のフォトダイオード１，５１の生成した信号電荷に基づくＰ（Ａ＋Ｂ）信号がＰＮ信号に重畳された信号である。本実施例において、Ｐ（Ａ＋Ｂ＋Ｎ）信号はアナログ信号出力部が出力する第３の信号である。また、第１、第２、第３の信号はそれぞれアナログ信号である。以上が画素１００についての説明である。【００１４】
次に図１Ｂを参照しながら、本実施例のアナログデジタル変換部１６０について説明する。【００１５】
比較器（図１Ｂにて、Ｃｏｍｐ（Ｃｏｍｐａｒａｔｏｒ）と表記した。）９は、ランプ信号Ｖｒａｍｐと画素１００から垂直信号線７に出力される信号との比較を行い、比較結果に基づく信号である比較結果信号ＣＭＰをラッチ選択回路（図１Ｂにて、Ｌａｔｃｈ  Ｐｕｌｓ  Ｇｅｎ．と表記した。）１２に出力する。ランプ信号Ｖｒａｍｐは、ランプ信号発生回路（図１Ｂにて、Ｒａｍｐ  Ｇｅｎ．（Ｒａｍｐ  Ｇｅｎｅｒａｔｏｒ）と表記した。）１０が生成する、時間に依存して電位が変化する参照信号である。ランプ信号発生回路１０には、不図示のタイミングジェネレータからアナログデジタル変換部リセットパルスＡＤ  Ｒｅｓｅｔが後述する第１のカウンタ１８と共通して与えられている。ラッチ選択回路１２は行列状に配された複数の画素１００の列に対応して設けられている。ラッチ選択回路１２は、ラッチ選択パルスＰＴｎ、ＰＴａ、ＰＴｂの信号値に応じて、比較結果信号ＣＭＰをＬａｔｃｈ＿ｎ１３−１、Ｌａｔｃｈ＿ａ１３−２、Ｌａｔｃｈ＿ｂ１３−３のいずれかに出力する。例えば、ラッチ選択パルスＰＴｎがＨレベルであり、他のラッチ選択パルスＰＴａ、ＰＴｂがＬレベルであれば、ラッチ選択回路１２は比較結果信号ＣＭＰをＬａｔｃｈ＿ｎ１３−１に出力する。同様に、ラッチ選択パルスＰＴａがＨレベルであり、他のラッチ選択パルスＰＴｎ、ＰＴｂがＬレベルであれば、比較結果信号ＣＭＰをＬａｔｃｈ＿ａ１３−２に出力する。また、ラッチ選択パルスＰＴｂがＨレベルであり、他のラッチ選択パルスＰＴｎ、ＰＴａがＬレベルであれば、比較結果信号ＣＭＰをＬａｔｃｈ＿ｂ１３−３に出力する。以降、Ｌａｔｃｈ＿ｎ１３−１、Ｌａｔｃｈ＿ａ１３−２、Ｌａｔｃｈ＿ｂ１３−３を総称して表す場合には、ラッチ回路１３と表記する。ラッチ回路１３はメモリ部であり、行列状に配された複数の画素１００の列に対応して設けられている。Ｌａｔｃｈ＿ｎ１３−１は第１の信号であるＰＮ信号を変換したデジタル信号を保持する第１の信号保持部である。Ｌａｔｃｈ＿ａ１３−２はＰ（Ａ＋Ｎ）信号を変換したデジタル信号を保持する。Ｌａｔｃｈ＿ｂ１３−３は、Ｐ（Ａ＋Ｂ＋Ｎ）信号を変換したデジタル信号を保持する。Ｌａｔｃｈ＿ａ１３−２、Ｌａｔｃｈ＿ｂ１３−３は、第２の信号のＰ（Ａ＋Ｎ）信号、第３の信号のＰ（Ａ＋Ｂ＋Ｎ）信号のそれぞれを変換したデジタル信号を保持する第２の信号保持部である。アナログデジタル変換部１６０は、複数の回路部２１を含んで構成されている。複数の回路部２１は、画素の各列に対応して設けられている。また、回路部２１は、比較器９、ラッチ選択回路１２、ラッチ回路１３を含んで構成されている。【００１６】
第１のカウンタ（図１Ｂにて、Ｃｏｕｎｔｅｒと表記した）１８には不図示のタイミングジェネレータからクロックパルス信号ｃｌｋと、アナログデジタル変換部リセットパルスＡＤ  Ｒｅｓｅｔが出力されている。第１のカウンタ１８は、ランプ信号発生回路１０が時間に依存したランプ信号Ｖｒａｍｐの電位の変化を開始してから終了するまでの間、クロックパルス信号ｃｌｋを計数したカウント信号を生成する。ラッチ回路１３のＬａｔｃｈ＿ｎ１３−１、Ｌａｔｃｈ＿ａ１３−２、Ｌａｔｃｈ＿ｂ１３−３はそれぞれ、比較器９から出力される比較結果信号ＣＭＰが変化した時のカウント信号を保持する。水平走査回路（図１Ｂにて、ＨＳＣ（Ｈｏｒｉｚｏｎｔａｌ  Ｓｃａｎｎｉｎｇ  Ｃｉｒｃｕｉｔ）と表記した）１４は各列のラッチ回路１３を順次選択し、各列のラッチ回路１３から、それぞれが保持したカウント信号を出力させる。この水平走査回路１４によって出力させられたデジタルＮ信号とデジタルＡ＋Ｂ＋Ｎ信号は、差分信号出力部１５−１に出力される。差分信号出力部１５−１はデジタルＡ＋Ｂ＋Ｎ信号とデジタルＮ信号との差分信号である、デジタルＡ＋Ｂ信号をＯＵＴ＿ｂ出力として出力する。また、デジタルＮ信号とデジタルＡ＋Ｎ信号は差分信号出力部１５−２に出力される。差分信号出力部１５−２は、デジタルＡ＋Ｎ信号とデジタルＮ信号との差分信号である、デジタルＡ信号をＯＵＴ＿ａ出力として出力する。このデジタルＡ＋Ｂ信号、デジタルＡ信号が本実施例における撮像装置が出力する信号である。【００１７】
次に、図２を参照しながら、図１Ａ、１Ｂで例示した撮像装置の動作について説明する。【００１８】
時刻ｔ１１では、選択パルスＰＳＥＬ、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＨレベルとしている。アナログデジタル変換部リセットパルスＡＤ  Ｒｅｓｅｔは、図１Ｂのランプ信号発生回路１０と第１のカウンタ１８のそれぞれに供給される。アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔがＨレベルの時、ランプ信号Ｖｒａｍｐの電位はリセットレベルとなり、また、第１のカウンタ１８のカウント信号は初期値にリセットされる。また、時刻ｔ１１にリセットパルスＰＲＥＳをＨレベルからＬレベルとする。時刻ｔ１１にリセットが解除されて画素１００から垂直信号線７に出力された信号が、ＰＮ信号である。【００１９】
時刻ｔ１２に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐが時間に依存した電位の変化を開始する。また、第１のカウンタ１８はクロックパルス信号ｃｌｋの計数を開始し、カウント信号を各列のラッチ回路１３に出力する。また、ラッチ選択パルスＰＴｎをＨレベルとする。【００２０】
例えば、時刻ｔ１３にランプ信号Ｖｒａｍｐと垂直信号線７の電位Ｖｌｉｎｅとの大小関係が逆転したとする。この時、比較器９は比較結果信号ＣＭＰをラッチ選択回路１２に出力する。ラッチ選択パルスＰＴｎがＨレベルとなっているため、比較結果信号ＣＭＰはＬａｔｃｈ＿ｎ１３−１に出力される。Ｌａｔｃｈ＿ｎ１３−１は、比較結果信号ＣＭＰが出力された時のカウント信号を保持する。この時のカウント信号値は「４」であるので、Ｌａｔｃｈ＿ｎ１３−１には「４」のカウント信号が保持される。このＬａｔｃｈ＿ｎ１３−１に保持された「４」のカウント信号が、デジタルＮ信号である。本実施例では、便宜上１０進数でカウント信号値を表しているが、実際には、Ｌａｔｃｈ＿ｎ１３−１が保持するカウント信号は１０進数の「４」を２進数に変換した値である。以下、同様に本明細書ではカウント信号値については１０進数で表すものとする。【００２１】
時刻ｔ１４に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＬレベルからＨレベルとして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了する。また、ラッチ選択パルスＰＴｎをＨレベルからＬレベルとする。【００２２】
時刻ｔ１５に、転送パルスＰＴＸ１をＬレベルからＨレベルとする。これにより、フォトダイオード５１に蓄積された電荷が増幅ＭＯＳトランジスタ５のゲートに転送され、垂直信号線７には、画素１００からＰ（Ａ＋Ｎ）信号が出力される。【００２３】
時刻ｔ１６に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐが時間に依存した電位の変化を開始する。また、第１のカウンタ１８はクロックパルス信号ｃｌｋの計数を開始し、カウント信号を各列のラッチ回路１３に出力する。また、ラッチ選択パルスＰＴａをＨレベルとする。【００２４】
例えば、時刻ｔ１７にランプ信号Ｖｒａｍｐと垂直信号線７の電位Ｖｌｉｎｅとの大小関係が逆転したとする。この時、比較器９は比較結果信号ＣＭＰをラッチ選択回路１２に出力する。ラッチ選択パルスＰＴａがＨレベルとなっているため、比較結果信号ＣＭＰはＬａｔｃｈ＿ａ１３−２に出力される。Ｌａｔｃｈ＿ａ１３−２は、比較結果信号ＣＭＰが出力された時のカウント信号を保持する。この時のカウント信号値は「６」であるので、Ｌａｔｃｈ＿ａ１３−２には「６」のカウント信号が保持される。このＬａｔｃｈ＿ａ１３−２に保持された「６」のカウント信号が、デジタルＡ＋Ｎ信号である。【００２５】
時刻ｔ１８に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＬレベルからＨレベルとして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了する。また、ラッチ選択パルスＰＴａをＨレベルからＬレベルとする。また、水平走査回路１４は、Ｌａｔｃｈ＿ｎ１３−１、Ｌａｔｃｈ＿ａ１３−２のそれぞれから保持したカウント信号を差分信号出力部１５−２に出力させる。差分信号出力部１５−２は、Ｌａｔｃｈ＿ａ１３−２が保持した「６」のカウント信号と、Ｌａｔｃｈ＿ｎ１３−１が保持した「４」のカウント信号との差分処理を行い、「２」のカウント信号をＯＵＴ＿ａ出力として出力する。この「２」のカウント信号がデジタルＡ信号である。【００２６】
時刻ｔ１９に、転送パルスＰＴＸ２をＬレベルからＨレベルとする。これにより、フォトダイオード１に蓄積された電荷が増幅ＭＯＳトランジスタ５のゲートに転送され、垂直信号線７には、画素１００からＰ（Ａ＋Ｂ＋Ｎ）信号が出力される。【００２７】
時刻ｔ２０に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐが時間に依存した電位の変化を開始する。また、第１のカウンタ１８はクロックパルス信号ｃｌｋの計数を開始し、カウント信号を各列のラッチ回路１３に出力する。また、ラッチ選択パルスＰＴｂをＨレベルとする。【００２８】
例えば、時刻ｔ２１にランプ信号Ｖｒａｍｐと垂直信号線７の電位Ｖｌｉｎｅとの大小関係が逆転したとする。この時、比較器９は比較結果信号ＣＭＰをラッチ選択回路１２に出力する。ラッチ選択パルスＰＴｂがＨレベルとなっているため、比較結果信号ＣＭＰはＬａｔｃｈ＿ｂ１３−３に出力される。Ｌａｔｃｈ＿ｂ１３−３は、比較結果信号ＣＭＰが出力された時のカウント信号を保持する。この時のカウント信号値は「８」であるので、Ｌａｔｃｈ＿ｂ１３−３には「８」のカウント信号が保持される。このＬａｔｃｈ＿ｂ１３−３に保持された「８」のカウント信号が、デジタルＡ＋Ｂ＋Ｎ信号である。【００２９】
時刻ｔ２２に、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＬレベルからＨレベルとして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了する。また、ラッチ選択パルスＰＴｂをＨレベルからＬレベルとする。また、水平走査回路１４は、Ｌａｔｃｈ＿ｎ１３−１、Ｌａｔｃｈ＿ｂ１３−３のそれぞれから保持したカウント信号を差分信号出力部１５−１に出力させる。差分信号出力部１５−１は、Ｌａｔｃｈ＿ｂ１３−３が保持した「８」のカウント信号と、Ｌａｔｃｈ＿ｎ１３−１が保持した「４」のカウント信号との差分処理を行い、「４」のカウント信号をＯＵＴ＿ｂ出力として出力する。この「４」のカウント信号がデジタルＡ＋Ｂ信号である。【００３０】
以上述べた動作により、本実施例の撮像装置はデジタルＡ信号、デジタルＡ＋Ｂ信号を出力することができる。本実施例の撮像装置では、ラッチ回路１３にデジタルＮ信号、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号のそれぞれを保持させている。これにより、特許文献１のように、１つの信号を複数の異なる容量に保持させることによる容量の容量値のばらつきは生じない。よって、本実施例の撮像装置はデジタルＡ信号、デジタルＡ＋Ｂ信号を精度よく得ることができる。本実施例のデジタルＮ信号には、画素１００のノイズ成分に加え、複数の比較器９の比較器毎の動作ばらつきの成分が含まれている。本実施例の撮像装置は、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号からデジタルＮ信号を差し引いて出力する。これにより、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号に含まれる、画素１００のノイズ成分と、複数の比較器９の比較器毎の動作ばらつきの成分とを差し引くことができ、画質の低下を低減することができる。【００３１】
差分信号出力部１５−２はデジタルＡ信号を出力する。このデジタルＡ信号は、第２の信号を変換したデジタルＡ＋Ｎ信号と、第１の信号を変換したデジタルＮ信号との第1の差分信号である。差分信号出力部１５−１はデジタルＡ＋Ｂ信号を出力する。このデジタルＡ＋Ｂ信号は、第３の信号を変換したデジタルＡ＋Ｂ＋Ｎ信号と第1の信号を変換したデジタルＮ信号との第２の差分信号である。【００３２】
また、特許文献１に記載の撮像装置で、Ｐ（Ａ＋Ｂ＋Ｎ）信号からＰＮ信号を差し引いた差分信号であるＰ（Ａ＋Ｂ）信号を得ようとする場合には、Ｎ信号を容量２３−１に加えて容量２３−２でも保持する構成が考えられる。しかし、この形態では複数の容量がＮ信号を保持する必要があり、複数の容量の容量値のばらつきにより、Ａ信号とＡ＋Ｂ信号とを精度よく得られない課題があった。従って、特許文献１では、１つの画素１００から同じＰＮ信号が出力されても、ＰＮ信号を保持する複数の容量の容量値ばらつきにより、ＰＮ信号の信号値がばらついてしまう場合があった。一方、本実施例の撮像装置では、ＰＮ信号はデジタルＮ信号としてラッチ回路Ｌａｔｃｈ＿ｎ１３−１に保持されている。そのため、異なる容量に保持されることによるＰＮ信号のばらつきを抑えることができる。【００３３】
本実施例では、２つのフォトダイオード１、５１を有する画素１００を有する撮像装置について説明した。本実施例はこの形態に限定されるものではない。本実施例は１つのフォトダイオードを有する画素１００を有する撮像装置においても好適に実施することができる。つまり、図１Ａで例示した画素１００において、フォトダイオード５１、転送ＭＯＳトランジスタ５０を省略した構成としても良い。その場合には、転送パルスＰＴＸ２を時刻ｔ１５と時刻ｔ１９でＨレベルとすれば良い。まず転送パルスＰＴＸ２を時刻ｔ１５でＨレベルとすることによって、フォトダイオード１で生成した信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。ここで出力される信号が第２の信号である。その後、転送パルスＰＴＸ２をＬレベルとする。そして、フォトダイオード１は再び入射光に基づく光電変換を行って、信号電荷を生成する。時刻ｔ１９に再び転送パルスＰＴＸ２をＨレベルとする。これにより、フォトダイオード１に蓄積された信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。この間、リセットパルスＰＲＥＳがＬレベルに保たれるため、増幅ＭＯＳトランジスタ５のゲートには、時刻ｔ１５にフォトダイオード１から転送された信号電荷と、時刻ｔ１９に転送された信号電荷とが保持される。この時に画素１００から出力される信号が第３の信号である。この形態では、例えば第２の信号と第３の信号とを、フォトダイオード１の露光時間を異ならせて生成した信号電荷に基づく信号としても良い。【００３４】
また、画素１００が、複数のフォトダイオードを有している形態であっても、本実施例でこれまで述べた形態とは別の形態としても良い。つまり、増幅ＭＯＳトランジスタ５のゲートの電位をリセットレベルとしたことによって垂直信号線７に出力される第１の信号と、画素１００が有する複数のフォトダイオードのうちのｍ個（ｍは自然数）のフォトダイオードの生成した信号電荷に基づく第２の信号と、ｍ個よりも多いｎ個（ｎは自然数）のフォトダイオードの生成した信号電荷に基づく第３の信号と、を画素１００が出力する形態であっても良い。【００３５】
本実施例は、Ｌａｔｃｈ＿ｎ１３−１が１つのデジタルＮ信号を保持する形態を示したが、デジタルＮ信号を保持できるメモリを複数有するダブルバッファメモリの形態であっても良い。つまりＬａｔｃｈ＿ｎ１３−１が有する第１のメモリが、時刻ｔ１４に本実施例の１行目の画素のＰＮ信号を変換したデジタルＮ信号を保持する。そして、時刻ｔ１４から時刻ｔ１８までのいずれかの期間に、第１のメモリから第２のメモリにデジタルＮ信号を転送する。水平走査回路１４は第２のメモリからデジタルＮ信号を差分信号出力部１５−２に出力させる。一方、第２のメモリにデジタルＮ信号を転送した後、時刻ｔ２２に選択パルスＰＳＥＬをＬレベルとし、次の行の画素１００の選択パルスＰＳＥＬとリセットパルスＰＲＥＳをＨレベルとする。その後、アナログデジタル変換部リセットパルスＡＤ  ＲｅｓｅｔをＨレベルからＬレベルとし、次の行の画素１００のＰＮ信号を変換したデジタル信号を生成する動作を行う。これにより、Ｌａｔｃｈ＿ｎ１３−１は時刻ｔ２２から、デジタルＮ信号の差分信号出力部１５−１への出力と、次の行の画素１００のＰＮ信号を変換したデジタルＮ信号の生成とを並列して行うことができる。これにより、複数行の画素１００が出力する信号を変換したデジタル信号の生成、出力に要する時間を短縮することができる。【００３６】
また、本実施例ではＬａｔｃｈ＿ａ１３−２とＬａｔｃｈ＿ｂ１３−３のそれぞれから水平走査回路１４がデジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号を出力させる形態を基に説明した。他の形態として、Ｌａｔｃｈ＿ａ１３−２からＬａｔｃｈ＿ｂ１３−２にデジタル信号が転送され、水平走査回路１４がＬａｔｃｈ＿ｂ１３−２からデジタル信号を出力させる形態であっても良い。具体的には、時刻ｔ１８でＬａｔｃｈ＿ａ１３−２は保持したデジタルＡ＋Ｎ信号をＬａｔｃｈ＿ｂ１３−３に転送する。水平走査回路１４はＬａｔｃｈ＿ｂ１３−３からデジタルＡ＋Ｎ信号を出力させる。また、Ｌａｔｃｈ＿ａ１３−２は時刻ｔ２０から時刻ｔ２２の期間、クロックパルス信号ｃｌｋを計数して得た、Ｐ（Ａ＋Ｂ＋Ｎ）信号を変換したデジタルＡ＋Ｂ＋Ｎ信号を保持する。時刻ｔ２２でＬａｔｃｈ＿ａ１３−２は保持したデジタルＡ＋Ｂ＋Ｎ信号をＬａｔｃｈ＿ｂ１３−３に転送する。水平走査回路１４はＬａｔｃｈ＿ｂ１３−３からデジタルＡ＋Ｂ＋Ｎ信号を差分信号出力部１５に転送する。これにより、本実施例では複数設けていた差分信号出力部１５−１、１５−２を１つの差分信号出力部１５とすることができる。【００３７】
また、本実施例のアナログデジタル変換部は時間に依存して電位が変化するランプ信号と画素信号との比較に基づいてＡＤ変換を行う形式であったが、他のＡＤ変換形式として例えば逐次比較型、デルタシグマ型などであっても良い。
【実施例２】
【００３８】
本実施例の撮像装置を、実施例１とは異なる部分を中心に説明する。【００３９】
以下、図面を参照しながら説明する。
図３Ａは、本実施例の撮像装置の一例を示した等価回路図である。実施例１で説明した図１Ｂと同じ機能を有するものについては、図１Ｂで付した符号と同一の符号を付している。【００４０】
実施例１と異なるのは、画素１００から出力されたＰＮ信号、Ｐ（Ａ＋Ｎ）信号、Ｐ（Ａ＋Ｂ＋Ｎ）信号のそれぞれが反転増幅器１７によって反転増幅されて比較器９に出力される点である。反転増幅器１７は、画素信号を増幅して比較器９に出力する増幅部である。複数の反転増幅器１７は、行列状に配された複数の画素１００の列に対応して設けられている。垂直信号線７については、画素１００から反転増幅器１７までの電気的経路を垂直信号線７−１、反転増幅器１７から比較器９までの電気的経路を垂直信号線７−２と分けて示した。本実施例のアナログ信号出力部は、画素１００と反転増幅器１７とを含んで構成される。本実施例では画素１００が出力するＰＮ信号に基づいて反転増幅器１７が出力する信号が比較器９に与えられる。この画素１００が出力するＰＮ信号に基づいて反転増幅器１７が出力する信号をＧＮ信号と表記する。同様に、画素１００が出力するＰ（Ａ＋Ｎ）信号に基づいて反転増幅器１７が出力する信号をＧ（Ａ＋Ｎ）信号、Ｐ（Ａ＋Ｂ＋Ｎ）信号に基づいて反転増幅器１７が出力する信号をＧ（Ａ＋Ｂ＋Ｎ）信号と表記する。本実施例において、アナログ信号出力部が出力する第１の信号はＧＮ信号である。また、アナログ信号出力部が出力する第２の信号はＧ（Ａ＋Ｎ）信号である。また、アナログ信号出力部が出力する第３の信号はＧ（Ａ＋Ｂ＋Ｎ）信号である。【００４１】
図３Ｂは、図３Ａで例示した撮像装置の動作の一例を示したタイミング図である。実施例１で述べた図２では、本実施例の垂直信号線７−１に相当する電位を垂直信号線７の電位Ｖｌｉｎｅとして示した。一方、本実施例の図３Ｂは、反転増幅器１７から比較器９までの電気的経路である垂直信号線７−２の電位Ｖｌｉｎｅ２を示した。【００４２】
垂直信号線７−２の電位Ｖｌｉｎｅ２は、垂直信号線７−１の電位を反転増幅した信号であるため、垂直信号線７−１の電気的極性とは反対となる。従って、本実施例においては、画素１００からＰ（Ａ＋Ｎ）信号、Ｐ（Ａ＋Ｂ＋Ｎ）信号が出力されて垂直信号線７−２の電位Ｖｌｉｎｅ２が変化する方向が実施例１の場合とは反対方向になる。従って、ランプ信号Ｖｒａｍｐの時間に依存して電位が変化する方向についても、実施例１の場合とは反対方向としている。【００４３】
Ｌａｔｃｈ＿ｎ１３−１が保持するデジタルＮ信号はＧＮ信号をデジタル信号に変換した信号である。本実施例のデジタルＮ信号は、画素１００、反転増幅器１７を含むアナログ信号出力部のノイズ成分と、複数の比較器９の比較器毎の動作ばらつきの成分とを含む信号である。【００４４】
また、Ｌａｔｃｈ＿ａ１３−２が保持するデジタルＡ＋Ｎ信号は、画素１００が出力するＧ（Ａ＋Ｎ）信号をデジタル信号に変換した信号である。【００４５】
また、Ｌａｔｃｈ＿ｂ１３−３が保持するデジタルＡ＋Ｂ＋Ｎ信号は、Ｇ（Ａ＋Ｂ＋Ｎ）信号をデジタル信号に変換した信号である。【００４６】
その他の点については、実施例１の撮像装置と同様とすることができる。すなわち、時刻ｔ３１〜ｔ４２のそれぞれの時刻での動作は、実施例１の時刻ｔ１１〜ｔ２２のそれぞれの時刻での動作と同様とすることができる。【００４７】
本実施例のデジタルＮ信号は、画素１００、反転増幅器１７を含むアナログ信号出力部のノイズ成分に加え、複数の比較器９の比較器毎の動作ばらつきの成分が含まれている。本実施例の撮像装置は、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号からデジタルＮ信号を差し引いて出力する。これにより、デジタルＡ＋Ｎ信号、デジタルＡ＋Ｂ＋Ｎ信号に含まれる、画素１００、反転増幅器１７を含むアナログ信号出力部のノイズ成分と、複数の比較器９の比較器毎の動作ばらつきの成分とを差し引くことができ、画質の低下を低減することができる。【００４８】
本実施例の撮像装置においても、実施例１と同様の効果を得ることができる。なお、反転増幅器１７は、非反転増幅器やバッファ回路と置換してもよい。その場合の電位Ｖｌｉｎｅ２およびランプ信号Ｖｒａｍｐが変化する方向は、図２に示した電位Ｖｌｉｎｅおよびランプ信号Ｖｒａｍｐと一致する。
【実施例３】
【００４９】
本実施例の撮像装置を、実施例２とは異なる点を中心に説明する。【００５０】
以下、図面を参照しながら説明する。
図４Ａは、本実施例の撮像装置の一例を示した等価回路図である。本実施例の撮像装置は、ラッチ選択回路１２を設けず、画素の各列に対応してカウンタ制御回路１６が設けられている。また、実施例１，２では第１のカウンタ１８が各列のラッチ回路１３に共通のカウント信号を与えていたが、本実施例では、第２のカウンタ１９が各列のカウンタ制御回路１６に対応して設けられている。そして、第２のカウンタ１９の信号を保持するメモリ２５が各列の第２のカウンタ１９に対応して設けられている。第２のカウンタ１９の信号を保持するメモリ２５は、反転増幅器１７が出力するＧＮ信号に基づいて生成するデジタルＮ´信号を保持する第１の信号保持部である。さらにメモリ２５は、第３の信号とランプ信号Ｖｒａｍｐとの比較において、デジタルＮ´信号を第２のカウンタ１９に出力する。カウンタ制御回路１６は、不図示のタイミングジェネレータからクロックパルス信号ｃｌｋが入力される。さらにカウンタ制御回路１６は、カウント信号リセットパルスＣＮＴ  Ｒｅｓｅｔ、パルスｔｒａｎｓｔｏｍ、パルスｔｒａｎｓｔｏｃに基づいて、第２のカウンタ１９、メモリ２５を動作させる。Ｌａｔｃｈ２６は、第２のカウンタ１９のカウント信号を保持する。実施例２では、第２の信号を変換したデジタル信号、第３の信号を変換したデジタル信号を保持する第２の信号保持部としてＬａｔｃｈ＿ａ１３−１、Ｌａｔｃｈ＿ｂ１３−２の２つを有していたが、本実施例はＬａｔｃｈ２６の一つのみとすることができる。Ｌａｔｃｈ２６は、本実施例の第２の信号を変換したデジタル信号、第３の信号を変換したデジタル信号を保持する第２の信号保持部である。各列のＬａｔｃｈ２６にはラッチ信号ＬＡＴが与えられ、ラッチ信号ＬＡＴがＨレベルの時に第２のカウンタ１９が出力するカウント信号値を取り込む。ランプ信号発生回路１０には、ランプ信号の電位を初期値にリセットするランプ信号リセットパルスＲａｍｐ  Ｒｅｓｅｔが供給される。【００５１】
図４Ｂは、図４Ａで例示した撮像装置の第２のカウンタ１９とメモリ２５とを例示した等価回路図である。第２のカウンタ１９はカウント信号を生成する複数のフリップフロップ回路ＦＦ１−１〜ＦＦ１−４を有している。即ち、第２のカウンタ１９は複数のビット信号を含むカウント信号を生成する複数のフリップフロップ回路ＦＦ１−１〜ＦＦ１−４を有している。ビット信号とは、カウント信号の各ビットの信号である。第１の信号保持部であるメモリ２５は、複数のビットメモリ２５０−１〜２５０−４を有し、複数のビットメモリ２５０−１〜２５０−４の各々が複数のフリップフロップ回路ＦＦ１−１〜ＦＦ１−４の各々に電気的に接続されている。即ち、メモリ２５はビット信号の各々を保持する複数のビットメモリ２５０−１〜２５０−４を有し、複数のビットメモリの各々が複数のフリップフロップ回路ＦＦ１−１〜ＦＦ１−４の各々に電気的に接続されている。本実施例の第２のカウンタ１９は、複数のフリップフロップ回路ＦＦ１−１〜ＦＦ１−４を電気的に接続し、前段の非反転出力端子Ｑの出力を後段のクロック端子に入力する構成である。また、フリップフロップ回路ＦＦ１−１〜ＦＦ１−４のそれぞれの非反転出力端子Ｑの出力Ｄ０〜Ｄ３は、Ｌａｔｃｈ２６に出力されると共に、ビットメモリ２５０−１〜２５０−４のそれぞれに与えられる。【００５２】
また、本実施例の特徴として、フリップフロップ回路ＦＦ１−１〜ＦＦ１−４のそれぞれは、自身の反転出力端子ＮＱの出力を端子Ｄに与えるとともに、非反転出力端子Ｑの出力をそれぞれのビットメモリ２５０−１〜２５０−４に与える。また、フリップフロップ回路のそれぞれのＳ端子には、それぞれのビットメモリ２５０−１〜２５０−４の保持した信号が出力される。【００５３】
図５は、図４Ａ、４Ｂで説明した撮像装置の動作の一例を示したタイミング図である。カウンタ制御パルスはカウンタ制御回路１６から第２のカウンタ１９に出力される信号であり、カウンタ制御パルスに基づいて第２のカウンタ１９は動作する。【００５４】
時刻ｔ５１では、選択パルスＰＳＥＬ、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＨレベルとしている。また、時刻ｔ５１にリセットパルスＰＲＥＳをＨレベルからＬレベルとする。また、カウンタ制御パルスは第２のカウンタ１９が動作しない「停止」の状態としている。【００５５】
時刻ｔ５２に、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を開始する。【００５６】
例えば、時刻ｔ５３に、垂直信号線７−２の電位Ｖｌｉｎｅ２とランプ信号Ｖｒａｍｐの電位との大小関係が逆転したとする。この時に比較器９は比較結果信号ＣＭＰをカウンタ制御回路１６に出力する。カウンタ制御回路１６は、比較結果信号ＣＭＰを受け、カウンタ制御パルスを「停止」の状態から「カウント」の状態に変化させる。これにより、第２のカウンタ１９は時刻ｔ５３から、カウント動作を開始する。【００５７】
時刻ｔ５４に、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了するとともに、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＬレベルからＨレベルとする。また、カウンタ制御パルスを「カウント」の状態から「停止」の状態に変化させる。これにより、第２のカウンタ１９は時刻ｔ５４にカウント動作を一時停止する。また、パルスｔｒａｎｓｔｏｍをＨレベルとする。これにより、この時刻ｔ５３から時刻ｔ５４までをカウントしたカウント信号値がメモリ２５に保持される。この時点でメモリ２５が保持する信号がデジタルＮ´信号である。そして、パルスｔｒａｎｓｔｏｍをＬレベルとする。【００５８】
時刻ｔ５５に、転送パルスＰＴＸ１をＬレベルからＨレベルとする。これにより、フォトダイオード５１に蓄積された電荷が増幅ＭＯＳトランジスタ５のゲートに転送され、垂直信号線７には、画素１００からＰ（Ａ＋Ｎ）信号が出力される。反転増幅器１７から比較器９にＧ（Ａ＋Ｎ）信号が出力される。【００５９】
時刻ｔ５６に、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を開始する。また、カウンタ制御パルスを「停止」の状態から「カウント」の状態に変化させる。これにより、第２のカウンタ１９は、時刻ｔ５４でのカウント信号値からカウント動作を開始する。【００６０】
例えば、時刻ｔ５７に、垂直信号線７−２の電位Ｖｌｉｎｅ２とランプ信号Ｖｒａｍｐの電位との大小関係が逆転したとする。この時に比較器９は比較結果信号ＣＭＰをカウンタ制御回路１６に出力する。カウンタ制御回路１６は、比較結果信号ＣＭＰを受け、カウンタ制御パルスを「カウント」の状態から「停止」の状態に変化させる。これにより、第２のカウンタ１９は時刻ｔ５４でのカウント信号値から、さらに時刻ｔ５６から時刻ｔ５７までの期間をカウントしたカウント信号を保持する。【００６１】
時刻ｔ５８に、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＬレベルからＨレベルとして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了する。また、ラッチ信号ＬＡＴをＨレベルとする。これにより、この時刻ｔ５８で第２のカウンタ１９が保持しているカウント信号がＬａｔｃｈ２６に取り込まれる。【００６２】
この時点で保持されるデジタル信号について説明する。時刻ｔ５２から時刻ｔ５４の期間の動作を、以下Ｎ変換と表記する。本実施例のＮ変換では、比較器９が比較結果信号ＣＭＰを出力した時刻ｔ５３から時刻ｔ５４までの期間をカウントしたカウント信号値であるデジタルＮ´信号を第２のカウンタ１９が保持している。このカウント信号値は、Ｎ変換時の最大カウント信号値Ｎｍａｘ（つまり、ランプ信号Ｖｒａｍｐが時間に依存した電位の変化を開始した時刻ｔ５２から時刻ｔ５４までの期間を全てカウントしたカウント信号値）から、時刻ｔ５２から時刻ｔ５３までをカウントしたカウント信号値Ｎｃｎｔを差し引いたカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）である。実施例２ではカウント信号値ＮｃｎｔをＬａｔｃｈ＿ｎ１３−１が保持していたが、本実施例ではカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）をＬａｔｃｈ２６が保持している。【００６３】
次に、時刻ｔ５６から時刻ｔ５８の期間の動作（以下、Ａ＋Ｎ変換と表記する）を説明する。時刻ｔ５６では、第２のカウンタ１９はカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）を保持している。よって、第２のカウンタ１９は時刻ｔ５６から時刻ｔ５７の期間のカウント動作をカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）から開始する。時刻ｔ５８に第２のカウンタ１９が保持しているカウント信号値は、時刻ｔ５６から時刻ｔ５７までの期間を初期値のカウント信号値（即ち時刻ｔ５２におけるカウント信号値）からカウント動作した場合のカウント信号値Ａｃｎｔ＋Ｎｃｎｔに対してカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）を加算した値である。この時刻ｔ５８のカウント信号値は、Ａｃｎｔ＋Ｎｃｎｔ＋（Ｎｍａｘ−Ｎｃｎｔ）、すなわちＡｃｎｔ＋Ｎｍａｘとして表される。従って、ＧＮ信号の成分を含まず、デジタルＡ信号にＮｍａｘのオフセットが付されたデジタル信号がＬａｔｃｈ２６に保持される。このＡｃｎｔ＋Ｎｍａｘのカウント信号値を有するデジタル信号が、ＰＡ信号に基づいて出力されるＧＡ信号を変換したデジタル信号である。【００６４】
従って、デジタルＡ信号を得るには、時刻ｔ５８に第２のカウンタ１９が保持しているカウント信号値Ａｃｎｔ＋Ｎｍａｘから、既知であるＮ変換時の最大カウント信号値Ｎｍａｘを差し引く。これにより、カウント信号値Ａｃｎｔ、すなわちデジタルＡ信号を得ることができる。【００６５】
時刻ｔ５８にラッチ信号ＬＡＴをＨレベルとした後、ラッチ信号ＬＡＴをＬレベルとする。【００６６】
時刻ｔ５９に、パルスｔｒａｎｓｔｏｃをＨレベルとし、第２のカウンタ１９のカウント信号値を時刻ｔ５４の時のカウント信号値に戻す。すなわち、カウント信号値をデジタルＮ´信号の信号値とする。また、水平走査回路１４は各列のＬａｔｃｈ２６を順次選択し、Ｌａｔｃｈ２６が保持したデジタルＡ信号を出力する。【００６７】
時刻ｔ６０に、転送パルスＰＴＸ２をＬレベルからＨレベルとする。これにより、フォトダイオード１に蓄積された電荷が増幅ＭＯＳトランジスタ５のゲートに転送され、垂直信号線７には、画素１００からＰ（Ａ＋Ｂ＋Ｎ）信号が出力される。反転増幅器１７から比較器９にＧ（Ａ＋Ｂ＋Ｎ）信号が出力される。【００６８】
時刻ｔ６１に、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＨレベルからＬレベルとする。そして、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を開始する。また、カウンタ制御パルスを「停止」の状態から「カウント」の状態に変化させる。これにより、第２のカウンタ１９は、時刻ｔ５４でのカウント信号値（すなわち時刻ｔ５９でのカウント信号値でもある）からカウント動作を開始する。【００６９】
例えば、時刻ｔ６２に、垂直信号線７−２の電位Ｖｌｉｎｅ２とランプ信号Ｖｒａｍｐの電位との大小関係が逆転したとする。この時に比較器９は比較結果信号ＣＭＰをカウンタ制御回路１６に出力する。カウンタ制御回路１６は、比較結果信号ＣＭＰを受け、カウンタ制御パルスを「カウント」の状態から「停止」の状態に変化させる。これにより、第２のカウンタ１９は時刻ｔ５４でのカウント信号値から、さらに時刻ｔ６１から時刻ｔ６２までの期間をカウントしたカウント信号を保持する。【００７０】
時刻ｔ６３に、ランプ信号Ｖｒａｍｐの時間に依存した電位の変化を終了するとともに、ランプ信号リセットパルスＲａｍｐ  ＲｅｓｅｔをＬレベルからＨレベルとする。また、ラッチ信号ＬＡＴをＨレベルとする。これにより、この時刻ｔ６３で第２のカウンタ１９が保持しているカウント信号がＬａｔｃｈ２６に取り込まれる。【００７１】
この時点でＬａｔｃｈ２６に取り込まれるデジタル信号について説明する。時刻ｔ６１から時刻ｔ６３の期間の動作（以下、Ａ＋Ｂ＋Ｎ変換と表記する）を説明する。時刻ｔ６１では、第２のカウンタ１９はカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）を保持している。よって、第２のカウンタ１９は時刻ｔ６１から時刻ｔ６２の期間のカウント動作をカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）から開始する。時刻ｔ６２に第２のカウンタ１９が保持しているカウント信号値は、時刻ｔ６１から時刻ｔ６２までの期間を初期値のカウント信号値（即ち時刻ｔ５２におけるカウント信号値）からカウント動作した場合のカウント信号値Ａｃｎｔ＋Ｂｃｎｔ＋Ｎｃｎｔに対してカウント信号値（Ｎｍａｘ−Ｎｃｎｔ）を加算した値である。この時刻ｔ５８のカウント信号値は、Ａｃｎｔ＋Ｂｃｎｔ＋Ｎｃｎｔ＋（Ｎｍａｘ−Ｎｃｎｔ）、すなわちＡｃｎｔ＋Ｂｃｎｔ＋Ｎｍａｘとして表される。従って、ＧＮ信号の成分を含まず、デジタルＡ＋Ｂ信号にＮｍａｘのオフセットが付されたデジタル信号がＬａｔｃｈ２６に保持される。このＡｃｎｔ＋Ｂｃｎｔ＋Ｎｍａｘのカウント信号値を有するデジタル信号が、Ｐ（Ａ＋Ｂ）信号に基づいて出力されるＧ（Ａ＋Ｂ）信号を変換したデジタル信号である。【００７２】
従って、デジタルＡ＋Ｂ信号を得るには、時刻ｔ６３に第２のカウンタ１９が保持しているカウント信号値Ａｃｎｔ＋Ｂｃｎｔ＋Ｎｍａｘから、既知であるＮ変換時の最大カウント信号値Ｎｍａｘを差し引く。これにより、カウント信号値Ａｃｎｔ＋Ｂｃｎｔ、すなわちデジタルＡ＋Ｂ信号を得ることができる。【００７３】
時刻ｔ６３にラッチ信号ＬＡＴがＨレベルとした後、ラッチ信号ＬＡＴをＬレベルとする。【００７４】
時刻ｔ６４に、カウント信号リセットパルスＣＮＴ  ＲｅｓｅｔをＨレベルとする。これにより、第２のカウンタ１９のカウント信号の信号値が初期値にリセットされる。また、水平走査回路１４は各列のＬａｔｃｈ２６を順次選択し、時刻ｔ６３にＬａｔｃｈ２６が保持したデジタル信号を出力する。【００７５】
このデジタルＡ信号、デジタルＡ＋Ｂ信号を得るうえで行われる、Ｌａｔｃｈ２６が保持したデジタル信号からＮｍａｘを差し引く処理は、撮像装置内で行っても良いし、撮像装置に電気的に接続された不図示の信号処理部で行っても良い。【００７６】
本実施例の各列に設けられた回路部２１は、比較器９、カウンタ制御回路１６、第２のカウンタ１９、メモリ２５、Ｌａｔｃｈ２６を含んで構成されている。各列の回路部２１はデジタルＡ信号を出力する。このデジタルＡ信号は、第２の信号を変換したデジタルＡ＋Ｎ信号と、第１の信号を変換したデジタルＮ信号との第1の差分信号である。また、各列の回路部２１はデジタルＡ＋Ｂ信号を出力する。このデジタルＡ＋Ｂ信号は、第３の信号を変換したデジタルＡ＋Ｂ＋Ｎ信号と第1の信号を変換したデジタルＮ信号との第２の差分信号である。【００７７】
以上述べた通り、本実施例の撮像装置においても、デジタルＡ信号、デジタルＡ＋Ｂ信号を取得することができる。また、Ｌａｔｃｈ２６が保持するデジタル信号はＰＮ信号を変換したＧＮ信号の成分を含まない信号とすることができる。つまり、本実施例の動作により、画素信号とランプ信号Ｖｒａｍｐと比較する動作と、Ａ＋Ｎ信号、Ａ＋Ｂ＋Ｎ信号からＮ信号を差し引いた信号を変換したデジタル信号を得る動作とを並行して行うことができる。【００７８】
本実施例の撮像装置においても、実施例１、２と同様の効果を得ることができる。
【実施例４】
【００７９】
本実施例の撮像装置を、実施例３とは異なる点を中心に説明する。【００８０】
以下、図面を参照しながら説明する。
図６Ａは本実施例の撮像装置の一例を示した等価回路図である。本実施例の撮像装置は、不図示のタイミングジェネレータからカウンタ制御回路１６を介して第２のカウンタ１９にモード設定パルスｍｏｄｅが与えられる点が実施例３と異なっている。モード設定パルスｍｏｄｅは、後述する第２のカウンタ１９のモードを切り替えるためのパルスである。【００８１】
図６Ｂは、図６Ａで例示した本実施例の第２のカウンタ１９を示した等価回路図である。本実施例の第２のカウンタ１９は、フリップフロップ回路ＦＦ２−１〜ＦＦ２−４を電気的に接続し、前段の非反転出力端子Ｑからの出力を後段のクロック端子に入力する構成である。また、フリップフロップ回路ＦＦ２−１〜２−４のそれぞれの非反転出力端子Ｑの出力は、Ｄ０〜Ｄ３としてＬａｔｃｈ２６に与えられる。また、カウンタ制御回路１６は、フリップフロップ回路ＦＦ２−１〜２−４の端子Ｄのそれぞれに電気的に接続されたスイッチＳＷ３−１〜３−４、クロックパルス端子のそれぞれに電気的に接続されたスイッチＳＷ４−１〜４−４に、モードを切り替えるモード設定パルスｍｏｄｅを与える。また、不図示のタイミングジェネレータがカウンタ制御回路１６を介してパルスｔｒａｎｓｔｏｃをスイッチＳＷ１、パルスｔｒａｎｓｔｏｍをスイッチＳＷ２のそれぞれに与える。モード設定パルスｍｏｄｅがＬレベルの時、フリップフロップ回路ＦＦ２−１〜２−４のそれぞれの反転出力端子ＮＱが自身のフリップフロップ回路の端子Ｄと電気的に接続される。また、クロックパルス端子には、カウントＣＬＫが与えられる。一方、モード設定パルスｍｏｄｅがＨレベルの時、フリップフロップ回路ＦＦ２−１〜ＦＦ２−４の端子Ｄは、それぞれ前段のフリップフロップ回路の非反転出力端子Ｑと電気的に接続される。また、モード設定パルスｍｏｄｅがＨレベルの時、フリップフロップ回路ＦＦ２−１〜２−４のクロックパルス端子にはシフトＣＬＫが与えられる。また、スイッチＳＷ２に与えられるパルスｔｒａｎｓｔｏｍがＨレベルの時には、フリップフロップ回路ＦＦ２−４の非反転出力端子Ｑとメモリ２５とが電気的に接続される。従って、モード設定パルスｍｏｄｅ、パルスｔｒａｎｓｔｏｍがともにＨレベルの時、フリップフロップ回路ＦＦ２−１〜ＦＦ２−４のそれぞれが出力する信号が順次メモリ２５に出力される。メモリ２５は例えばシフトレジスタ回路であり、順次出力されるフリップフロップ回路ＦＦ２−１〜ＦＦ２−４のそれぞれの出力する信号を有するカウント信号を保持する。また、モード設定パルスｍｏｄｅ、パルスｔｒａｎｓｔｏｃがともにＨレベルである時、フリップフロップ回路ＦＦ２−１は、端子ＤがスイッチＳＷ１を介してメモリ２５と電気的に接続される。これにより、メモリ２５に保持されているカウント信号が、順次フリップフロップ回路ＦＦ２−１〜ＦＦ２−４に与えられる。【００８２】
図７は、図６Ａで例示した撮像装置の動作の一例を示したタイミング図である。以下、実施例３で図５を用いて述べた動作とは異なる点を中心に説明する。【００８３】
時刻ｔ７１において、モード設定パルスｍｏｄｅはＬレベルである。その他は図５で示した時刻ｔ５１の動作と同様とすることができる。【００８４】
時刻ｔ７２から時刻ｔ７４までの動作は、図５で示した時刻ｔ５２から時刻ｔ５４までの動作と同様とすることができる。【００８５】
時刻ｔ７４から時刻ｔ７６の間のいずれかの期間において、モード設定パルスｍｏｄｅとパルスｔｒａｎｓｔｏｍをＨレベルとする。これにより、時刻ｔ７４のカウント信号値がメモリ２５に保持される。【００８６】
その他の時刻ｔ７４から時刻ｔ７６までの動作と、時刻ｔ７７から時刻ｔ７８までの動作については、図５で示した時刻ｔ５４から時刻ｔ５８までの動作と同様とすることができる。【００８７】
時刻ｔ７８から時刻ｔ８０までのいずれかの期間において、モード設定パルスｍｏｄｅとパルスｔｒａｎｓｔｏｃをＨレベルとする。これにより、時刻ｔ７４から時刻ｔ７６までのいずれかの期間でメモリ２５に保持された時刻ｔ７４におけるカウント信号値が、第２のカウンタ１９に設定される。【００８８】
時刻ｔ７８から時刻ｔ８０においてのその他の動作については、図５で示した時刻ｔ５８から時刻ｔ６１と同様とすることができる。【００８９】
時刻ｔ８１から時刻ｔ８３までの動作についても、図５で示した時刻ｔ６２から時刻ｔ６４までの動作とそれぞれ同様とすることができる。【００９０】
以上述べた通り、本実施例の撮像装置においても、デジタルＡ信号、デジタルＡ＋Ｂ信号を取得することができる。【００９１】
本実施例の撮像装置においても、実施例３と同様の効果を得ることができる。
【実施例５】
【００９２】
以下、図面を参照しながら本実施例の撮像装置を説明する。
本実施例は、撮像装置に設けられた画素１００が出力する画素信号を用いて、位相差検出方式による焦点検出を行う形態である。【００９３】
図８Ａは、４つの光電変換部、すなわちフォトダイオード１、５１、６１、７１を有する画素の一例を示した等価回路図である。【００９４】
フォトダイオード１，５１，６１，７１のそれぞれで生成した信号電荷は、それぞれ転送ＭＯＳトランジスタ２０，５０，６０，７０を介して増幅ＭＯＳトランジスタ５のゲートに転送される。転送ＭＯＳトランジスタ２０のゲートには転送パルスＰＴＸ１が図１Ｂを用いて述べた撮像装置と同様に、垂直走査回路２から与えられる。同様に、転送ＭＯＳトランジスタ５０には転送パルスＰＴＸ２、転送ＭＯＳトランジスタ６０には転送パルスＰＴＸ３、転送ＭＯＳトランジスタ７０には転送パルスＰＴＸ４が図１Ｂを用いて述べた撮像装置と同様に垂直走査回路２から与えられる。本実施例の撮像装置は、アナログデジタル変換部が実施例１〜４で述べた構成のいずれであっても実施することができるが、以下では実施例１の形態のアナログデジタル変換部１６０を用いた撮像装置について説明する。【００９５】
図８Ｂは、図８Ａにおいて、画素１００に含まれる２つのフォトダイオードを含む断面図である。図８Ｂは、フォトダイオード１，５１、６１，７１が、１つのマイクロレンズ２３と回路部２００との間に配された、いわゆる裏面照射型の撮像装置である。本実施例の形態は、裏面照射型の撮像装置であっても好適に実施することができる。回路部２００と、フォトダイオード１、５１、６１、７１とを互いに異なる基板に形成し、両者の電気的な接続により裏面照射型の撮像装置を形成してもよい。基板の分離の仕方の一例をα―βの線分で示した。また、マイクロレンズ２３とフォトダイオード１，５１，６１，７１の間にインナーレンズをさらに設けて、フォトダイオードへの集光効率を向上させた形態であっても良い。【００９６】
図９は、図８Ａの撮像装置の動作の一例を示したタイミング図である。実施例１で図２を用いて述べたタイミングと異なる点を中心に説明する。【００９７】
時刻ｔ９１からｔ９４までの動作については、実施例１の時刻ｔ１１から時刻ｔ１４までの動作と同様とすることができる。【００９８】
時刻ｔ９５に、転送パルスＰＴＸ１、ＰＴＸ２をともにＨレベルとする。これにより、フォトダイオード１、５１のそれぞれで生成された信号電荷が増幅ＭＯＳトランジスタ５のゲートに転送される。この時、垂直信号線７に出力される画素信号は、ＰＮ信号に、フォトダイオード１の信号電荷に基づくＰＡ信号と、フォトダイオード５１の信号電荷に基づくＰＢ信号との和が重畳されたＰ（Ａ＋Ｂ＋Ｎ）信号である。この時刻ｔ９５での画素１００から垂直信号線７への信号出力動作を本実施例では第１の画素出力動作と表記する。【００９９】
時刻ｔ９６から時刻ｔ９８までの動作については、実施例１の時刻ｔ１６から時刻ｔ１８までの動作と同様とすることができる。これにより、Ｐ（Ａ＋Ｂ＋Ｎ）信号をデジタル信号に変換したデジタルＡ＋Ｂ＋Ｎ信号が得られる。【０１００】
時刻ｔ９９に転送パルスＰＴＸ３、ＰＴＸ４をともにＨレベルとする。これにより、フォトダイオード６１、７１のそれぞれで生成された信号電荷が、フォトダイオード１、５１で生成された信号電荷を既に時刻ｔ９６に保持している増幅ＭＯＳトランジスタ５のゲートに転送される。これにより、ＰＮ信号に、Ｐ（Ａ＋Ｂ）信号と、フォトダイオード６１の信号電荷に基づくＰＣ信号と、フォトダイオード７１の信号電荷に基づくＰＤ信号とを加算した信号が重畳された、Ｐ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号が垂直信号線７に出力される。この時刻ｔ９９での画素１００から垂直信号線７への信号出力動作を本実施例では第２の画素出力動作と表記する。【０１０１】
時刻ｔ１００から時刻ｔ１０２までの動作は、実施例１の時刻ｔ２０から時刻ｔ２２までの動作と同様とすることができる。これにより、Ｐ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号をデジタル信号に変換したデジタルＡ＋Ｂ＋Ｃ＋Ｄ＋Ｎ信号を得ることができる。【０１０２】
差分信号出力部１５−２はデジタルＡ信号を出力する。このデジタルＡ信号は、第２の信号を変換したデジタルＡ＋Ｎ信号と、第１の信号を変換したデジタルＮ信号との第1の差分信号である。差分信号出力部１５−１はデジタルＡ＋Ｂ信号を出力する。このデジタルＡ＋Ｂ信号は、第３の信号を変換したデジタルＡ＋Ｂ＋Ｎ信号と第１の信号を変換したデジタルＮ信号との第２の差分信号である。【０１０３】
以上述べた第１の画素出力動作では、画素１００からＰ（Ａ＋Ｂ＋Ｎ）信号を垂直信号線７に出力した。しかし、この組み合わせには限定されず、２つの異なるフォトダイオードから信号電荷を増幅ＭＯＳトランジスタ５のゲートに転送する形態であれば好適に位相差検出方式の動作を実施できる。詳細は図１１Ｂ〜１１Ｄを用いて後述する。【０１０４】
次に、図１１Ａに４つのフォトダイオードを有する画素１００とマイクロレンズ２３との配置の一例を示した。本実施例の撮像装置では複数のマイクロレンズ２３を有するマイクロレンズアレイを有し、１つの画素１００に対し、１つのマイクロレンズ２３が配されている。図１１ＡのＡ，Ｂ，Ｃ，Ｄは、それぞれＰＡ、ＰＢ，ＰＣ，ＰＤ信号を得るための信号電荷を生成するフォトダイオードの配置の例を示している。例えば、Ａと示した領域には、図８Ａで述べたフォトダイオード１が配されている。【０１０５】
次に、図１１Ｂ〜１１Ｄを用いて、位相差検出方式の焦点検出の一例について説明する。図１１Ｂ〜１１Ｄにおいて楕円で囲まれた領域の信号を加算して垂直信号線７に出力する。つまり、図１１Ｂでは、第１の画素出力動作ではＰ（Ａ＋Ｃ）信号、あるいはＰ（Ｂ＋Ｄ）信号を画素１００から垂直信号線７に出力する。同様に、図１１Ｃでは、第１の画素出力動作ではＰ（Ａ＋Ｂ＋Ｎ）信号、あるいはＰ（Ｃ＋Ｄ＋Ｎ）信号を画素１００から垂直信号線７に出力する。同様に、図１１Ｄでは、第１の画素出力動作ではＰ（Ａ＋Ｄ＋Ｎ）信号、あるいはＰ（Ｂ＋Ｃ＋Ｎ）信号を画素１００から垂直信号線７に出力する。第２の画素出力動作については、図１１Ｂ〜１１Ｄのいずれの形態でもＰ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号を出力する。図１１Ｂ〜Ｄの形態でのアナログ信号出力部が出力する第1の信号はＰＮ信号である。また、図１１Ｂでの第２の信号は、Ｐ（Ａ＋Ｃ＋Ｎ）信号、あるいはＰ（Ｂ＋Ｄ＋Ｎ）信号である。また、図１１Ｃでの第２の信号は、Ｐ（Ａ＋Ｂ＋Ｎ）信号、あるいはＰ（Ｃ＋Ｄ＋Ｎ）信号である。図１１Ｄでの第２の信号は、Ｐ（Ａ＋Ｄ＋Ｎ）信号、あるいはＰ（Ｂ＋Ｃ＋Ｎ）信号である。また、図１１Ｂ〜Ｄの形態での第３の信号は、Ｐ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号である。【０１０６】
次に、本実施例の撮像装置を有する撮像システムについて説明する。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１２に、撮像システムの例としてデジタルスチルカメラに本実施例の撮像装置を適用した場合の模式図を示す。【０１０７】
図１２において、撮像システムはレンズの保護のためのバリア１５１、被写体の光学像を本実施例の撮像装置１５４に結像させるレンズ１５２、レンズ１５２を通った光量を可変にするための絞り１５３、撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。出力信号処理部１５５は撮像装置１５４から出力されるデジタル信号を処理するデジタル信号処理部である。レンズ１５２、絞り１５３は撮像装置１５４に光を集光する光学系である。撮像装置１５４は、第２の信号を変換したデジタル信号と、第３の信号を変換したデジタル信号とを出力する。出力信号処理部１５５はデジタルＡ＋Ｂ信号からデジタルＡ信号を差し引いてデジタルＢ信号を得る差分処理を行うことができる。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。【０１０８】
図１２に例示した撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。【０１０９】
図１１Ｂの形態では、例えば第１の画素出力動作でＰ（Ａ＋Ｃ＋Ｎ）信号を出力し、図９を用いて述べたデジタル変換によりデジタルＡ＋Ｃ＋Ｎ信号を得たとする。第２の画素出力動作ではＰ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号が出力され、Ｐ（Ａ＋Ｃ＋Ｎ）信号と同様にデジタル変換を行い、デジタルＡ＋Ｂ＋Ｃ＋Ｄ＋Ｎ信号を得る。差分信号出力部１５は、デジタルＡ＋Ｃ信号、デジタルＡ＋Ｂ＋Ｃ＋Ｄ信号を出力する。出力信号処理部１５５は、撮像装置から出力されたデジタルＡ＋Ｂ＋Ｃ＋Ｄ信号とデジタルＡ＋Ｃ信号との差分であるデジタル（Ｂ＋Ｄ）´信号を得る。このデジタル（Ｂ＋Ｄ）´信号は、この形態では画素１００からＰ（Ｂ＋Ｄ）信号は出力されてはいないが、画素１００が出力すると想定されるＰ（Ｂ＋Ｄ）信号をデジタル変換したデジタルＢ＋Ｄ信号に相当する信号である。デジタルＡ＋Ｃ信号、デジタル（Ｂ＋Ｄ）´信号を用いて、フォトダイオードの列による位相差を検出し、焦点検出を行うことができる。【０１１０】
同様に、図１１Ｃでは、フォトダイオードの行による位相差を検出し、焦点検出を行うことができる。また、図１１Ｄでは、フォトダイオードの斜め方向の位相差を検出し、焦点検出を行うことができる。【０１１１】
次に、図１１Ｅを用いて、画素部の行ごとの信号出力動作について説明する。図１１Ｅは、画素部を模式的にあらわしたものであり、Ｌ１からＬ４は図の上から順に、１行目から４行目の画素行を表している。また、Ｌ１の行については、Ａ＋Ｃ，Ａ＋Ｂ＋Ｃ＋Ｄと記載しているが、これは第１の画素出力動作でＰ（Ａ＋Ｃ）信号を含む信号であるＰ（Ａ＋Ｃ＋Ｎ）信号が画素１００から垂直信号線７に出力され、第２の画素出力動作でＰ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号を含む信号であるＰ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号が画素１００から垂直信号線７に出力されることを示している。Ｌ２からＬ４の行についても同様である。このような配置とすることにより、Ｌ１の行の画素１００ではフォトダイオードの列による位相差を検出でき、Ｌ２の行の画素１００では、フォトダイオードの行による位相差を検出することができる。これにより、各行の画素１００で、フォトダイオードの列ごと、行ごとの位相差を検出することができる。また、必要に応じて、図１１Ｄのようにフォトダイオードの斜め方向の位相差を検出する行を設けても良い。【０１１２】
また、第２の画素出力動作で得られるＰ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号は、画素１００が有する全てのフォトダイオードへの入射光に基づく画素信号である。従って、画素１００の入射光に基づく画像を得るには、Ｐ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号を変換したデジタルＡ＋Ｂ＋Ｃ＋Ｄ信号を用いて画像を生成すればよい。【０１１３】
次に、図１１Ｆを用いて、画素部の行ごとの信号出力動作の他の形態を説明する。図１１Ｆの図中の符号は、図１１Ｅと同様として示している。図１１Ｆの信号出力動作では、各行の画素１００は、ＰＮ信号、Ｐ（Ａ＋Ｎ）信号、Ｐ（Ａ＋Ｂ＋Ｎ）信号、Ｐ（Ｄ＋Ｎ）信号、Ｐ（Ｄ＋Ｃ＋Ｎ）信号をそれぞれ時分割で垂直信号線７に出力する。この出力動作について、図１０を参照しながら説明する。図１０はＬａｔｃｈ＿ｎ１３−１が、デジタルＮ信号を保持できるメモリを複数有するダブルバッファメモリの形態であるとして説明する。【０１１４】
時刻ｔ１１１から時刻ｔ１１４までの動作については、先の図９を参照しながら説明した時刻ｔ９１から時刻ｔ９４までの動作のそれぞれと同様とすることができる。【０１１５】
時刻ｔ１１５に、転送パルスＰＴＸ１をＨレベルとする。これにより、画素１００から垂直信号線７にＰ（Ａ＋Ｎ）信号が出力される。【０１１６】
時刻ｔ１１６から時刻ｔ１１８までの動作については、先の図９を参照しながら説明した時刻ｔ９６から時刻ｔ９８までの動作と同様とすることができる。これにより、Ｐ（Ａ＋Ｎ）信号をデジタル信号に変換したデジタルＡ＋Ｎ信号が得られる。【０１１７】
時刻ｔ１１９に転送パルスＰＴＸ２をＨレベルとする。これにより、Ｐ（Ａ＋Ｂ＋Ｎ）信号が画素１００から垂直信号線７に出力される。【０１１８】
時刻ｔ１２０から時刻ｔ１２２までの動作については、先の図９を参照しながら説明した時刻ｔ１００から時刻ｔ１０２までの動作と同様とすることができる。これにより、Ｐ（Ａ＋Ｂ＋Ｎ）信号をデジタル信号に変換したデジタルＡ＋Ｂ＋Ｎ信号が得られる。【０１１９】
時刻ｔ１２３に、リセットパルスＰＲＥＳをＨレベルとする。これにより、増幅ＭＯＳトランジスタ５のゲートの電位がリセットレベルとなる。【０１２０】
時刻ｔ１２４から時刻ｔ１２７までの動作は、先の時刻ｔ１１１から時刻ｔ１１４までの動作と同様とすることができる。Ｌａｔｃｈ＿ｎ１３−１がダブルバッファメモリであるので、このＮ変換の期間と、差分信号出力部１５−１に時刻ｔ１１４で保持したデジタルＮ信号が転送されている期間とを重ねることができる。【０１２１】
時刻ｔ１２８に転送パルスＰＴＸ３をＨレベルとする。これにより、Ｐ（Ｄ＋Ｎ）信号が画素１００から垂直信号線７に出力される。【０１２２】
時刻ｔ１２９から時刻ｔ１３１までの動作は、先の時刻ｔ１１６から時刻ｔ１１８までの動作と同様とすることができる。これにより、Ｐ（Ｄ＋Ｎ）信号をデジタル信号に変換したデジタルＤ＋Ｎ信号が得られる。【０１２３】
時刻ｔ１３２に、転送パルスＰＴＸ４をＨレベルとする。これにより、Ｐ（Ｄ＋Ｃ＋Ｎ）信号が画素１００から垂直信号線７に出力される。【０１２４】
時刻ｔ１３３から時刻ｔ１３５までの動作は、先の時刻ｔ１２０から時刻ｔ１２２までの動作と同様とすることができる。これにより、Ｐ（Ｄ＋Ｃ＋Ｎ）信号をデジタル信号に変換したデジタルＤ＋Ｃ＋Ｎ信号が得られる。【０１２５】
なお、時刻ｔ１２５から時刻ｔ１２７までの動作によって、ＰＮ信号を再びデジタルＮ信号に変換しているが、この動作を省略し、時刻ｔ１１２から時刻ｔ１１５で得たデジタルＮ信号のみを用いる形態であっても良い。【０１２６】
以上述べた通り、撮像装置からはデジタルＡ信号、デジタルＡ＋Ｂ信号、デジタルＤ信号、デジタルＤ＋Ｃ信号が出力される。この形態ではｎ個の光電変換部はフォトダイオード１、５１である。ｎ個の光電変換部とは別のｐ個（ｐは自然数）の光電変換部は、フォトダイオード７１である。ｐ個よりも多く、ｎ個の光電変換部とは別のｑ個（ｑは自然数）の光電変換部とは、フォトダイオード６１、７１である。この形態では、ｎ＝２、ｐ＝１、ｑ＝２の形態を説明したが、この形態に限定されるものではなく、適宜光電変換部の数を変更しても良い。即ち、ｍ個、ｎ個、ｐ個、ｑ個の光電変換部の数はｍ＜ｎ、ｐ＜ｑの関係式を満たす形態であれば良い。【０１２７】
出力信号処理部１５５は、撮像装置から出力されるデジタルＡ信号とデジタルＡ＋Ｂ信号との差分であるデジタルＢ´信号を得る。デジタルＢ´信号は、画素１００が出力すると想定されるＢ信号をデジタル変換したデジタルＢ信号に相当する信号である。このデジタルＡ信号とデジタルＢ´信号とを用いて、フォトダイオードの列による位相差を検出することができる。同様に、出力信号処理部はデジタルＤ信号とデジタルＤ＋Ｃ信号との差分であるデジタルＣ´信号を得る。デジタルＣ´信号は、画素１００が出力すると想定されるＣ信号をデジタル変換したデジタルＣ信号に相当する信号である。このデジタルＤ信号とデジタルＣ´信号とを用いて、フォトダイオードの列による位相差を検出することができる。つまり、図１１Ｆの形態では、１つの画素１００において、デジタルＡ信号とデジタルＢ´信号とを用いた位相差検出と、デジタルＣ´信号とデジタルＤ信号を用いた位相差検出とを行える。この２つの位相差検出のそれぞれ、あるいは適宜組み合わせて焦点検出を行うことができ、図１１Ｅの信号出力動作に比して焦点検出の精度を向上させることができる。【０１２８】
図１１Ｆの動作は、例として画素１００がＰ（Ａ＋Ｎ）、Ｐ（Ａ＋Ｂ＋Ｎ），Ｐ（Ｄ＋Ｎ）、Ｐ（Ｄ＋Ｃ＋Ｎ）信号を出力する形態を示したが、他の形態であっても良い。つまり、ある１つのフォトダイオードの信号電荷に基づく画素信号と、そのフォトダイオードを含む２つのフォトダイオードの信号電荷に基づく画素信号とが出力される形態であれば良い。【０１２９】
本実施例の撮像装置は、図１１Ｅ、１１Ｆの動作のみに限定されるものではなく、適宜図１１Ｅ、図１１Ｆの動作を組み合わせて行っても良い。例えば、画素１００からＰ（Ａ＋Ｎ），Ｐ（Ａ＋Ｂ＋Ｎ）信号を出力させた後、Ｐ（Ａ＋Ｂ＋Ｃ＋Ｄ＋Ｎ）信号を出力させる形態であっても良い。【０１３０】
次に図１１Ｇに、フォトダイオードとカラーフィルタ（ＲＧＢ）の配置の一例を示す。図１１Ｇでは２つの画素１００−１、１００―２を表している。図１１Ｇでは、カラーフィルタの色と、ＰＡ、ＰＢ，ＰＣ，ＰＤ信号を得るための信号電荷を生成するフォトダイオードとの配置関係を、「カラーフィルタの色−ＰＡ、ＰＢ，ＰＣ，ＰＤ信号を得るための信号電荷を生成するフォトダイオード」の順で示した。即ち、「Ｇ−Ａ」と示されている領域は、緑（Ｇ）のカラーフィルタが配されると共に、ＰＡ信号を出力するための信号電荷を生成するフォトダイオード１が配されている領域である。１つの画素１００のフォトダイオードの１行２列は同色のカラーフィルタが配されている。また、２つの画素１００−１，１００−２の１行２列ごとに異なる色のカラーフィルタが、ベイヤー配列で配されている。この形態の場合では、それぞれの画素１００−１、１００−２は、先述した図１１Ｃのように画素信号を出力することが好ましい。これは、同色のカラーフィルタを経由してフォトダイオードに入射した光を用いて焦点検出することにより、焦点検出を高精度に行うことができるためである。さらに、複数の画素１００が出力する画素信号を用いて焦点検出を行う形態であっても良い。例えば、緑（Ｇ）のカラーフィルタが配された領域に含まれるフォトダイオードから出力される、画素１００−１の画素信号を変換したデジタルＡ信号とデジタルＢ信号、画素１００−２の画素信号を変換したデジタルＣ信号とデジタルＤ信号、デジタルＡ＋Ｂ信号とデジタルＣ＋Ｄ信号、のそれぞれの組み合わせから位相差を検出して焦点検出を行う形態であっても良い。また、この焦点検出の形態ではデジタルＡ信号とデジタルＢ信号、あるいはデジタルＣ信号とデジタルＤ信号のいずれか一方の組み合わせと、デジタルＡ＋Ｂ信号とデジタルＣ＋Ｄ信号の組み合わせとを用いる形態であっても良い。また、図１１Ｇでは水平方向（ＨＳＣ１４が走査する方向）に配された画素１００−１、１００−２を用いて焦点検出を行う形態を示した。一方、図１１Ｈは垂直方向（ＶＳＣ２が走査する方向）に配された画素１００−１、１００―２を用いて焦点検出を行う場合のカラーフィルタの配置の一例を示したものである。垂直方向に配された複数の画素１００を用いて焦点検出を行う形態においても、それぞれの画素１００−１、１００−２は、先述した図１１Ｃのように画素信号を出力することが好ましい。また、画素１００−１と画素１００−２とのカラーフィルタの配置については、少なくとも画素１００−１と画素１００−２とで隣接する光電変換部に配されたカラーフィルタが同色であれば良い。すなわち、図１１Ｈの形態では、画素１００−１の「Ｒ−Ｃ」、「Ｒ−Ｄ」に対して、画素１００−２で同色のカラーフィルタを有する「Ｒ−Ａ」、「Ｒ−Ｂ」が隣り合って配されていれば良い。さらに言えば、画素１００−１のカラーフィルタの配列に対する画素１００−２のカラーフィルタの配列は、図１１Ｈで示したように上下を逆にしたものとすることが好ましい。【０１３１】
本実施例は、図８Ａで例示した画素１００と、実施例１のアナログデジタル変換部１６０を有する形態を基に説明した。他の形態として、先述したように、図８Ａで例示した画素１００と、実施例２〜５で述べたアナログデジタル変換部１６０とを有する撮像装置であっても好適に実施することができる。また、図８Ａの画素１００は４つのフォトダイオードを有していたが、この数には限定されない。すなわち、複数のフォトダイオードを有し、１つのマイクロレンズが配された画素１００を有する構成であれば、好適に実施することができる。これらの形態であっても、実施例１〜４のそれぞれで述べた効果が得られ、さらに好適に位相差検出方式の焦点検出を行うことができる効果を有する。
【実施例６】
【０１３２】
実施例１〜４で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。本実施例の撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合の模式図は実施例５で説明した図１２と同様とすることができる。【０１３３】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。【０１３４】
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために以下の請求項を添付する。
【符号の説明】
【０１３５】
１、５１  光電変換部
２  垂直走査回路
４  リセットＭＯＳトランジスタ
５  増幅ＭＯＳトランジスタ
６  選択ＭＯＳトランジスタ
７  垂直信号線
８  電流源
９  比較器
１０  ランプ信号発生回路
１３  ラッチ回路
１４  水平走査回路
１５  差分信号出力部
１６０  アナログデジタル変換部
１８  カウンタ
２０，５０  転送ＭＯＳトランジスタ
２１  回路部
１００  画素
【図１Ａ】
0006053750.tif 000002
【図１Ｂ】
0006053750.tif 000003
【図２】
0006053750.tif 000004
【図３Ａ】
0006053750.tif 000005
【図３Ｂ】
0006053750.tif 000006
【図４Ａ】
0006053750.tif 000007
【図４Ｂ】
0006053750.tif 000008
【図５】
0006053750.tif 000009
【図６Ａ】
0006053750.tif 000010
【図６Ｂ】
0006053750.tif 000011
【図７】
0006053750.tif 000012
【図８Ａ】
0006053750.tif 000013
【図８Ｂ】
0006053750.tif 000014
【図９】
0006053750.tif 000015
【図１０】
0006053750.tif 000016
【図１１Ａ】
0006053750.tif 000017
【図１１Ｂ】
0006053750.tif 000018
【図１１Ｃ】
0006053750.tif 000019
【図１１Ｄ】
0006053750.tif 000020
【図１１Ｅ】
0006053750.tif 000021
【図１１Ｆ】
0006053750.tif 000022
【図１１Ｇ】
0006053750.tif 000023
【図１１Ｈ】
0006053750.tif 000024
【図１２】
0006053750.tif 000025