(57)【特許請求の範囲】
【請求項１】
信号電荷を生成する光電変換部と、
前記信号電荷が前記光電変換部から転送されることによって、アナログ信号を出力するアナログ信号出力部と、
前記アナログ信号と参照信号とを比較した比較結果信号を出力する比較部を有し、前記比較結果信号に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、
を各々が有するとともに、複数行および複数列に渡って配された複数の画素と、
制御部とを有し、
複数行および複数列に渡って配された前記複数の画素の前記比較部に、共通の配線を介して電源電圧が与えられ、
前記制御部は、
前記複数の画素が、前記光電変換部から前記アナログ信号出力部への前記信号電荷の転送を同時に行い、
さらに前記制御部は、前記アナログ信号と前記参照信号とを比較する動作を開始するタイミングを、前記共通の配線を介して前記電源電圧が与えられる複数の前記比較部で互いに異ならせることを特徴とする撮像装置。
【請求項２】
前記複数の画素の一部の画素を含む第１のブロックと、
前記複数の画素の他の一部の画素を含む第２のブロックと、を有し、
前記第１のブロックと前記第２のブロックとで、前記アナログ信号出力部から前記アナログ信号が出力された前記複数のアナログデジタル変換部の各々が有する前記比較部の動作が開始するタイミングが異なることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１および第２のブロックの少なくとも一方が含む前記画素が１つであることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記画素は、さらに電荷保持部を有し、
前記アナログ信号出力部は前記アナログ信号としてノイズ信号を前記比較部に出力し、前記ノイズ信号はリセットされた前記電荷保持部の電位に基づく信号であることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記撮像装置がさらに、
前記制御部から前記複数の比較部に、前記アナログ信号と前記参照信号との比較を開始させる開始信号を各々が伝送する複数の信号線を有し、
前記複数のアナログデジタル変換部の一部の前記比較部に、前記複数の信号線のうちの第１の信号線が電気的に接続され、
前記複数のアナログデジタル変換部の他の一部の前記比較部に、前記第１の信号線が前記開始信号を伝送するタイミングとは異なるタイミングで前記開始信号を伝送する、前記複数の信号線のうちの第２の信号線が電気的に接続されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記光電変換部と前記アナログデジタル変換部とを含む画素を複数有し、
前記複数の画素の一部の前記画素を含む第１のブロックと、
前記複数の画素の他の一部の前記画素を含む第２のブロックと、を有し、
前記第１のブロックの含む前記比較部の各々に前記第１の信号線が電気的に接続され、
前記第２のブロックの含む前記比較部の各々に前記第２の信号線が電気的に接続されていることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記参照信号が、時間に依存して電位が変化する信号であることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記アナログデジタル変換部がさらにクロック信号を計数するカウンタを有し、前記カウンタが、前記比較結果信号に基づいて前記デジタル信号を保持することを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記撮像装置がさらにクロック信号を計数したカウント信号を生成するとともに、前記カウント信号を前記複数のアナログデジタル変換部に共通して出力するカウンタを有し、
前記アナログデジタル変換部がさらにカウント信号保持部を有し、
前記カウント信号保持部が前記比較結果信号に基づいて前記カウント信号を保持することを特徴とする請求項７に記載の撮像装置。
【請求項１０】
前記アナログ信号と前記参照信号とを比較する動作を開始するタイミングが、前記参照信号の時間に依存した電位の変化を開始するタイミングであることを特徴とする請求項７
〜９のいずれか１項に記載の撮像装置。
【請求項１１】
前記撮像装置はさらにマイクロレンズを有し、
前記光電変換部が前記アナログデジタル変換部と前記マイクロレンズの間に設けられていることを特徴とする請求項１〜１０のいずれか１項に記載の撮像装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載に撮像装置と、前記撮像装置が出力する信号を処理する出力信号処理部と、を有することを特徴とする撮像システム。
【請求項１３】
信号電荷を生成する光電変換部と、
前記信号電荷が前記光電変換部から転送されることによって、アナログ信号を出力するアナログ信号出力部と、
前記アナログ信号と参照信号とを比較した比較結果信号を出力する比較部を有し、前記比較結果信号に基づいて前記アナログ信号をデジタル信号に変換する複数のアナログデジタル変換部と、
を各々が有するとともに、複数行および複数列に渡って配された複数の画素を有する撮像装置の駆動方法であって、
前記複数の画素が、前記光電変換部から前記アナログ信号出力部への前記信号電荷の転送を同時に行い、
複数行および複数列に渡って配された前記複数の画素の前記比較部に、共通の配線を介して電源電圧を供給し、
前記アナログ信号と前記参照信号とを比較する動作を開始するタイミングを、前記共通の配線を介して前記電源電圧が与えられる複数の前記比較部で異ならせることを特徴とする撮像装置の駆動方法。
【請求項１４】
前記複数の画素の各々が、前記信号電荷を保持する電荷保持部をさらに有し、前記アナログ信号出力部は前記比較部に前記アナログ信号としてノイズ信号を出力し、前記ノイズ信号は、リセットされた前記電荷保持部の電位に基づく信号であることを特徴とする請求項１３に記載の撮像装置の駆動方法。
【請求項１５】
予め撮像装置が出力した前記デジタル信号の信号値に基づいて、
前記複数の画素の一部を第１のブロックとし、前記複数の画素の他の一部を第２のブロックとし、
前記第１のブロックと前記第２のブロックとで、前記アナログ信号が出力された前記複数のアナログデジタル変換部の各々が有する前記比較部の動作を開始するタイミングを異ならせることを特徴とする請求項１３または１４に記載の撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部と、アナログ信号をデジタル信号に変換するアナログデジタル変換部とを有する撮像装置に関する。
【背景技術】
【０００２】
従来、入射光に基づく信号電荷を生成する光電変換部と、信号電荷に基づくアナログ信号をデジタル信号に変換する複数のアナログデジタル変換部（以下、アナログデジタル変換部をＡＤ変換部と表記する）と、を有する撮像装置が知られている。さらに、アナログ信号と参照信号とを比較した比較結果信号を出力する比較部を有し、比較結果信号に基づいてアナログ信号をデジタル信号に変換するＡＤ変換部が知られている。複数のＡＤ変換部を有する撮像装置の一例として、光電変換部を有する画素が行列状に設けられた撮像装置において、画素の列に対応してＡＤ変換部が設けられた形態がある。また、複数のＡＤ変換部を有する撮像装置の別の形態として、光電変換部とＡＤ変換部とを含む画素が行列状に設けられた撮像装置がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２９２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
比較部が出力する比較結果信号の信号値が変化する時、比較部に電位を与える配線に電流が流れる。これにより、比較部に電位を与える配線の電位が変動する場合がある。複数のＡＤ変換部が有する比較部に電位を与える配線が共通に接続されている撮像装置の動作では、同時に複数のＡＤ変換部の比較部が動作を開始する場合がある。この場合には、ある比較部の比較結果信号の変化によって、複数の比較部へ電位を与える配線に電位の変動が生じ、他の比較部の動作精度が低下することがあった。
【課題を解決するための手段】
【０００５】
本発明は上記の課題を解決するために為されたものであり、一の態様は、信号電荷を生成する光電変換部と、前記信号電荷が前記光電変換部から転送されることによって、アナログ信号を出力するアナログ信号出力部と、前記アナログ信号と参照信号とを比較した比較結果信号を出力する比較部を有し、前記比較結果信号に基づいて前記アナログ信号をデジタル信号に変換するアナログデジタル変換部と、を各々が有するとともに、複数行および複数列に渡って配された複数の画素と、制御部とを有し、複数行および複数列に渡って配された前記複数の画素の前記比較部に、共通の配線を介して電源電圧が与えられ、前記制御部は、前記複数の画素が、前記光電変換部から前記アナログ信号出力部への前記信号電荷の転送を同時に行い、さらに前記制御部は、前記アナログ信号と前記参照信号とを比較する動作を開始するタイミングを、前記共通の配線を介して前記電源電圧が与えられる複数の前記比較部で互いに異ならせることを特徴とする撮像装置である。
【０００７】
本発明の別の態様は、信号電荷を生成する光電変換部と、前記信号電荷が前記光電変換部から転送されることによって、アナログ信号を出力するアナログ信号出力部と、前記アナログ信号と参照信号とを比較した比較結果信号を出力する比較部を有し、前記比較結果信号に基づいて前記アナログ信号をデジタル信号に変換する複数のアナログデジタル変換部と、を各々が有するとともに、複数行および複数列に渡って配された複数の画素を有する撮像装置の駆動方法であって、前記複数の画素が、前記光電変換部から前記アナログ信号出力部への前記信号電荷の転送を同時に行い、複数行および複数列に渡って配された前記複数の画素の前記比較部に、共通の配線を介して電源電圧を供給し、前記アナログ信号と前記参照信号とを比較する動作を開始するタイミングを、前記共通の配線を介して前記電源電圧が与えられる複数の前記比較部で異ならせることを特徴とする撮像装置の駆動方法である。
【発明の効果】
【０００９】
本発明により、ある比較部の比較結果信号の変化による、他の比較部の動作精度の低下が生じにくい撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】撮像装置の構成の一例を示した模式図
【図２】画素の構成の一例を示した模式図
【図３】メモリ部の構成の一例を示した模式図
【図４】撮像装置の動作の一例を示したタイミング図
【図５】撮像装置の一例を示した断面図
【図６】ブロックの配置の一例を示した模式図
【図７】ブロックの配置とブロックに供給するＡＤスタートパルスの一例を示した模式図
【図８】ブロックの配置とブロックに供給するＡＤスタートパルスの一例を示した模式図
【図９】ＡＤスタートパルスのタイミングの一例を示したタイミング図
【図１０】画素の構成の他の一例を示した模式図
【図１１】撮像装置の動作の他の一例を示したタイミング図
【図１２】撮像装置の他の一例を示した模式図
【図１３】撮像装置の動作の他の一例を示したタイミング図
【図１４】撮像システムの一例を示した模式図
【発明を実施するための形態】
【００１１】
〔実施例１〕
以下、図面を参照しながら本実施例に関わる撮像装置について説明する。
【００１２】
図１は、本実施例の撮像装置の一例を示したブロック図である。本実施例の撮像装置１は、画素１００が行列状に配されている。ブロック１、ブロック２に含まれる画素１００については、ＡＤ信号供給部３から見て１行目において垂直走査回路２から見て１列目から順に１００−１〜１００−４と枝番を付して符号を付している。以下、本明細書では、画素１００について単にＭ行目（Ｍは１以上の整数）と記す時は、ＡＤ信号供給部３から見て数えたものとして扱う。また、画素１００について単にＮ列目（Ｎは１以上の整数）と記す時は、垂直走査回路２から見て数えたものとして扱う。ブロック１、ブロック２に含まれる２行目の画素１００は、１行目の画素と同様に、１列目から順に画素１００−５〜１００−８と符号を付している。垂直走査回路２は画素１００を行ごとに選択する。また、ＡＤ信号供給部３は画素１００にクロック信号ＣＬＫ、ランプ信号ＲＡＭＰ、ＡＤ変換動作を開始する開始信号であるＡＤスタート信号ＳＴを供給する。ＡＤ信号供給部３は本実施例において、複数の比較部７の動作を開始するタイミングを互いに異ならせる制御部である。画素１００−１，１００−２，１００−５，１００−６は、ＡＤ信号供給部３が第１のＡＤスタート信号ＳＴ＿１を与えるブロック１に属している。画素１００−３，１００−４，１００−７，１００−８は、ＡＤ信号供給部３が第２のＡＤスタート信号ＳＴ＿２を与えるブロック２に属している。画素信号読出部４は、画素１００から出力された信号を順次、外部出力部５に出力する。第１のＡＤスタート信号ＳＴ＿１と第２のＡＤスタート信号ＳＴ＿２は、異なる信号線により、それぞれＡＤ信号供給部３からブロック１とブロック２に伝送される。つまり、ＡＤ信号供給部３とブロック１とは、第１のＡＤスタート信号ＳＴ＿１を伝送する第１の信号線によって電気的に接続されている。また、ＡＤ信号供給部３とブロック２とは、第１の信号線とは別に設けられた、第２のＡＤスタート信号ＳＴ＿１を伝送する第２の信号線によって電気的に接続されている。ブロック１、ブロック２はそれぞれ本実施例の第１のブロック、第２のブロックである。ブロック１の画素１００−１、１００−２はＡＤ信号供給部３と互いに異なる信号線で電気的に接続されているが、本実施例では同じＡＤスタート信号ＳＴ＿１を供給する。画素１００−１、１００−２を別々のブロックとする場合には、画素１００−１と画素１００−２で別々のＡＤスタート信号ＳＴを供給することができる。
【００１３】
図２は本実施例の画素１００の一例を示した模式図である。アナログ信号出力部６は、光電変換部９、転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１３を含む。転送ＭＯＳトランジスタ１２は転送信号ＴＸがＨｉｇｈレベル（以下、ＨｉｇｈレベルをＨレベルと表記する。同様に、ＬｏｗレベルをＬレベルと表記する）とすると、光電変換部９が生成した信号電荷を比較部７の入力ＭＯＳトランジスタ２２の制御電極に転送する。入力ＭＯＳトランジスタ２２の制御電極は、本実施例のアナログ信号保持部である。リセットＭＯＳトランジスタ１３はリセット信号ＲＥＳをＨレベルとすると、比較部７の入力ＭＯＳトランジスタ２２の制御電極の電位をリセットする。入力ＭＯＳトランジスタ２２の制御電極は本実施例の、信号電荷を保持する電荷保持部である。
【００１４】
比較部７は、入力ＭＯＳトランジスタ２２、選択スイッチ１６を含んで構成されている。選択スイッチ１６はＭＯＳトランジスタ２３の制御電極を電源電圧ＶＤＤとランプ信号ＲＡＭＰのいずれかに接続するスイッチである。また、ＭＯＳトランジスタ２３の制御電極と電源電圧ＶＤＤとの間に容量２６が設けられている。電源電圧ＶＤＤは、リセットＭＯＳトランジスタ１３、ＰＭＯＳトランジスタ２４、２５、３０、３１に共通して接続されている。また、電圧ＶＳＳはＮＭＯＳトランジスタ２７、２８、２９に共通して接続されている。電源電圧ＶＤＤ，ＶＳＳは、複数のブロックの画素１００に対して共通して接続されている。
【００１５】
メモリ部８は、カウンタ３０を含む。ＡＤ信号供給部３はカウンタ３０にクロック信号ＣＬＫを供給する。また、ＡＤ信号供給部３はカウンタ３０にＡＤスタート信号ＳＴを供給する。カウンタ３０は、ＡＤスタート信号ＳＴがＨレベルとなると、クロック信号ＣＬＫを計数したカウント信号ＣＮＴを生成する。さらにカウンタ３０は、比較部７が出力する比較結果信号ＣＭＰの信号値が変化した時のカウント信号を保持する。ＡＤ変換部８０は比較部７、メモリ部８を含む。
【００１６】
本実施例のＡＤ信号供給部３は選択スイッチ１６の切り替えと、カウンタ３０とを制御する。ＡＤ信号供給部３の供給するＡＤスタート信号ＳＴがＨレベルとなると、選択スイッチ１６はＭＯＳトランジスタ２３の制御電極をランプ信号ＲＡＭＰに電気的に接続する。また、ＡＤスタート信号がＨレベルとなると、カウンタ３０のリセット動作が解除され、クロック信号ＣＬＫの計数を開始する。これにより、光電変換部９で生成した信号電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換動作が開始される。
【００１７】
図３に、カウンタ３０の構成の一例を示す。図３に例示したカウンタ３０はＴ型フリップフロップ回路が複数設けられている。それぞれのフリップフロップ回路のリセット端子には、ＡＤ信号供給部３からＡＤスタート信号ＳＴが供給される。ＡＤスタート信号ＳＴがＬレベルの時、各フリップフロップ回路はリセットされる。スイッチ１７は、比較結果信号ＣＭＰの信号値がＬレベルの時に導通状態となり、クロック信号ＣＬＫがフリップフロップ回路に入力される。また、スイッチ１７は、比較結果信号ＣＭＰの信号値がＨレベルの時に非導通状態となり、フリップフロップ回路にクロック信号ＣＬＫが入力されなくなる。各フリップフロップ回路はＡＤスタート信号ＳＴがＨレベルの時に、スイッチ１７が導通状態から非導通状態となったタイミングの信号値をそれぞれ保持する。つまり、カウンタ３０は、比較部７が出力する比較結果信号ＣＭＰの信号値が変化した時のカウント信号を保持する。
【００１８】
次に、図４を参照しながら図１に例示した撮像装置の動作について述べる。図４に記載したブロック１、ブロック２はそれぞれ、図１に例示した撮像装置の画素１００のブロック１、ブロック２と対応している。
【００１９】
時刻ｔ１に、垂直走査回路２はブロック１、ブロック２の画素１００に供給するリセット信号ＲＥＳをＨレベルとして、入力ＭＯＳトランジスタ２２の制御電極の電位がリセットされる。その後、リセット信号ＲＥＳをＬレベルとする。
【００２０】
リセット信号ＲＥＳをＬレベルとしてから時刻ｔ２までの期間、光電変換部９は入射光に基づく信号電荷の生成を行う。
【００２１】
時刻ｔ２に、ブロック１、ブロック２の画素１００に供給する転送信号ＴＸをＨレベルとした後、Ｌレベルとする。これにより、光電変換部９で生成した信号電荷が入力ＭＯＳトランジスタ２２の制御電極に転送される。本実施例の撮像装置では、撮像装置１の複数の画素１００は時刻ｔ２に同時にフォトダイオード９の信号電荷の蓄積を終了させることができる。
【００２２】
時刻ｔ３に、ＡＤ信号供給部３はブロック１の画素１００に供給するＡＤスタート信号ＳＴ＿１をＨレベルとする。これを受けて、ＡＤ信号供給部３は、ブロック１の画素１００に供給するランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を開始する。さらに、ブロック１の画素１００のメモリ部８はクロック信号ＣＬＫを計数してカウント信号ＣＮＴの生成を開始する。
【００２３】
例えば時刻ｔ４に、画素１００−１の入力ＭＯＳトランジスタ２２の制御電極の電位ＰＤＯＵＴと、ＭＯＳトランジスタ２３の制御電極の電位の大小関係が逆転したとする。すると、画素１００−１の比較部７が出力する比較結果信号ＣＭＰ１の信号値がＬレベルからＨレベルに変化する。画素１００−１のメモリ部８は時刻ｔ４におけるカウント信号ＣＮＴを保持する。ブロック１に含まれる他の画素１００についても、入力ＭＯＳトランジスタ２２の制御電極の電位とＭＯＳトランジスタ２３の制御電極の電位の大小関係が逆転した時に比較結果信号ＣＭＰの信号値がＬレベルからＨレベルに変化する。ブロック１の画素１００の各々が有するメモリ部８は、比較結果信号ＣＭＰの信号値がＬレベルからＨレベルに変化した時のカウント信号ＣＮＴの信号値を保持する。
【００２４】
時刻ｔ５に、ＡＤ信号供給部３はブロック２の画素１００に供給するＡＤスタート信号ＳＴ＿２をＨレベルとする。これを受けて、ＡＤ信号供給部３は、ブロック２の画素１００に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を開始する。さらに、ブロック２の画素１００のメモリ部８はクロック信号ＣＬＫを計数してカウント信号ＣＮＴの生成を開始する。
【００２５】
ここで時刻ｔ６に、ＡＤ信号供給部３は、ブロック１の画素１００に供給するランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を停止する。ブロック１のＡＤ変換期間は時刻ｔ３から時刻ｔ６までの期間である。
【００２６】
例えば時刻ｔ７に、画素１００−３の入力ＭＯＳトランジスタ２２の制御電極の電位ＰＤＯＵＴと、ＭＯＳトランジスタ２３の制御電極の電位の大小関係が逆転したとする。すると、画素１００−３の比較部７が出力する比較結果信号ＣＭＰ２の信号値がＬレベルからＨレベルに変化する。画素１００−３のメモリ部８は時刻ｔ７におけるカウント信号ＣＮＴを保持する。ブロック２に含まれる他の画素１００についても、入力ＭＯＳトランジスタ２２の制御電極の電位とＭＯＳトランジスタ２３の制御電極の電位の大小関係が逆転した時に比較結果信号ＣＭＰの信号値がＬレベルからＨレベルに変化する。ブロック２の画素１００の各々が有するメモリ部８は、比較結果信号ＣＭＰの信号値がＬレベルからＨレベルに変化した時のカウント信号ＣＮＴの信号値を保持する。
【００２７】
時刻ｔ８に、ＡＤ信号供給部３は、ブロック２の画素１００に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を停止する。ブロック２のＡＤ変換期間は時刻ｔ５から時刻ｔ８までの期間である。
【００２８】
画素信号読出部４は時刻ｔ８の後、各画素１００のメモリ部８が保持したカウント信号ＣＮＴを、各画素１００のメモリ部８から順次出力させて外部出力部５に順次転送する。
【００２９】
比較部７では、比較結果信号の信号値が変化することで電源間に電流が流れる。電源電圧ＶＤＤを供給する配線は抵抗値を持つため、この電流が流れることにより、電源電圧ＶＤＤの電位が変動する恐れがある。電源電圧ＶＤＤを比較部７に供給する配線と、ランプ信号ＲＡＭＰを比較部７に供給する配線が近接して配されている場合には次の問題も生ずる。電源電圧ＶＤＤを比較部７に供給する配線とランプ信号ＲＡＭＰを供給する配線との間で寄生容量が存在する。この寄生容量を介して、電源電圧ＶＤＤの電位の変動がランプ信号ＲＡＭＰの電位の変動を引き起こす場合がある。このランプ信号ＲＡＭＰの電位の変動はＡＤ変換の精度を低下させる。また、電源電圧ＶＤＤがアナログ信号出力部６と比較部７とで共通に電気的に接続されている場合、比較部７で生じた電源電圧ＶＤＤの変動によってアナログ信号出力部６の信号精度の低下を招く。
【００３０】
本実施例の撮像装置ではＡＤ信号供給部３が、隣り合うブロックで、ＡＤスタート信号ＳＴの信号値がＬレベルからＨレベルとなるタイミングを異ならせて供給する。これによって、隣り合うブロックでＡＤ変換を開始するタイミングが異なる。よって、全画素１００が同時にＡＤ変換を開始する場合に比して、各画素１００の比較結果信号ＣＭＰの信号値の変化するタイミングが揃いにくくなる。これにより、比較結果信号ＣＭＰの信号値の変化によって生じる電源電圧ＶＤＤの電位の変動を低減できる。
【００３１】
本実施例では、ブロック１のＡＤ変換期間の一部とブロック２のＡＤ変換期間の一部が重なっている形態を示した。本実施例は、２つのブロックのＡＤ変換期間が全く重ならない形態であっても良い。例えば、図４においてブロック１のＡＤ変換期間が終了してから、時刻ｔ６以降にブロック２のＡＤ変換期間が開始する形態であっても良い。この形態の場合、図４で示した動作を行う撮像装置に比して、さらに各画素１００の比較結果信号ＣＭＰの信号値の変化するタイミングが揃いにくくなる。よって、比較結果信号ＣＭＰの信号値の変化によって生じる電源電圧ＶＤＤの電位の変動を低減できる。この結果、ある比較部の比較結果信号の変化により、他の比較部にも共通の電位を与える配線の電位が変動しても、他の比較部の動作精度が低下することを抑制できる。また、ＡＤスタート信号ＳＴ＿２がＨレベルになるタイミングが、時刻ｔ４よりも前であっても同様に効果が得られる。
【００３２】
また、本実施例ではランプ信号ＲＡＭＰを用いたランプ型のＡＤ変換を例に説明した。本実施例はこの形態に限定されるものではない。比較器を有する他のＡＤ変換の形態として、例えば逐次比較型、パイプライン型のＡＤ変換がある。これらの形態であってもＡＤ変換を開始するタイミングを複数の画素１００間で異ならせれば良い。このＡＤ変換を開始するタイミングの異ならせ方は、異なるタイミングで信号値がＬレベルからＨレベルに変化するＡＤスタート信号ＳＴを複数の比較部７に供給する形態以外であっても良い。例えば、比較部７の一の入力部に予め参照信号が与えられ、他の入力部にアナログ信号が入力されると比較結果信号を出力する形態のＡＤ変換部がある。この形態では、複数の画素１００で比較部７の入力段にアナログ信号が入力されるタイミングを異ならせるようにすればよい。例えば、垂直走査回路２が複数の画素１００に対し、転送信号ＴＸの信号値がＬレベルからＨレベルにするタイミングを互いに異ならせることで実現できる。この場合には、複数の比較部７の動作を開始するタイミングを互いに異ならせる制御部は垂直走査回路２である。つまり本実施例は、アナログ信号と参照信号とを比較する比較部を含むＡＤ変換部を複数有し、複数の比較部で動作を開始するタイミングを異ならせる形態であれば良い。ただし、ランプ型のＡＤ変換に比して１度のＡＤ変換で複数回比較器の比較結果信号の信号値が変化する逐次比較型、パイプライン型のＡＤ変換は比較結果信号の信号値が変化することによる電源電圧ＶＤＤの電位の変動が分散しにくい。ＡＤ信号供給部３が複数の画素１００でＨレベルとなるタイミングの異なるＡＤスタート信号ＳＴを供給することにより電源電圧ＶＤＤの電位の変動が低減する。この効果は、逐次比較型、パイプライン型のＡＤ変換に比してランプ型のＡＤ変換の方が顕著である傾向にある。
【００３３】
画素１００が比較部７、メモリ部８を有する撮像装置の形態として、いわゆる裏面照射型の撮像装置がある。裏面照射型の撮像装置の一例の画素１００の断面図を図５に示した。図５では、図２で示した画素１００と同じ機能を有する部材については同じ符号を付して表している。図５はマイクロレンズ３２に入射した光はカラーフィルタ３３を介して光電変換部９に入射する。配線層３４は光電変換部９から見て、マイクロレンズ３２とは反対側に設けられている。配線層３４はＡＤ変換部８０を含む。つまり、光電変換部９はマイクロレンズ３２とＡＤ変換部８０との間に設けられている。この裏面照射型の撮像装置では、光電変換部９の受光面積の減少を抑制しながら、比較部７、メモリ部８を有する画素１００を構成することができる。
【００３４】
各ブロックが複数の画素１００を有する形態について述べたが、１つのブロックが１つの画素１００で構成される形態であっても良い。
【００３５】
本実施例では時刻ｔ２に、ブロック１、ブロック２に供給する転送信号ＴＸをＨレベルとした。これらのブロックだけでなく、全画素１００に対して、転送信号ＴＸを同時にＨレベルとする形態としても良い。この形態では、全画素の信号電荷が蓄積される時期が揃った、いわゆるグローバル電子シャッタが実現できる。このグローバル電子シャッタの形態であっても、共通の電源電圧ＶＤＤが供給される複数の比較部７で、アナログ信号と参照信号との比較を開始するタイミングを異ならせる形態であれば良い。
【００３６】
また、本実施例ではＡＤ変換部８０を画素１００が有し、複数の画素１００に対してＡＤ信号供給部３がＡＤスタート信号ＳＴを供給する形態を説明した。本実施例はこの形態に限定されるものではなく、ＡＤ変換部８０が画素１００の外部に設けられている形態であっても良い。例えば、ＡＤ変換部８０が、画素１００の配された列に対応して設けられた、列並列型のＡＤ変換部を有する形態であっても実施することができる。列並列型のＡＤ変換部の形態では、各列の比較部に、同じタイミングで信号電荷の蓄積を終了した複数の光電変換部が生成した信号電荷に基づくアナログ信号が与えられる。そして、アナログ信号と参照信号とを比較する動作を開始するタイミングを、共通の配線を介して電源電圧が与えられる複数の比較部で互いに異ならせる形態とすれば良い。
【００３７】
〔実施例２〕
ＡＤスタート信号ＳＴのＨレベルとなるタイミングを異ならせた複数のブロックの配置は、図１の形態のみに限定されるものではない。図６に、画素１００の複数のブロックに分割する形態の別の例を示した。図６（ａ）はブロック１〜５が互いに異なる行に属する画素１００を含む形態である。言い換えれば、水平走査方向に並んだ画素１００が同じブロックに属する形態である。図６（ｂ）は、ブロック１〜５が互いに異なる列に属する画素１００を含む形態である。言い換えれば、垂直走査方向に並んだ画素１００が同じブロックに属する形態である。図６（ａ）、図６（ｂ）の形態ともに、ＡＤ信号供給部３がブロック１〜５にそれぞれ異なるタイミングで信号値がＬレベルからＨレベルとなるＡＤスタート信号ＳＴを供給する形態である。図６（ａ）、図６（ｂ）では、それぞれのブロック名の後に括弧書きでＡＤ信号供給部３が供給するＡＤスタート信号ＳＴを表している。すなわち、ＡＤ信号供給部３は各ブロックに供給するＡＤスタート信号ＳＴを、信号値がＬレベルからＨレベルになるタイミングを異ならせて供給する。ただし、ＡＤ信号供給部３は各ブロックに供給するＡＤスタート信号ＳＴの全てが、互いに信号値がＬレベルからＨレベルにするタイミングを異ならせる必要はない。つまり、ＡＤ信号供給部３がブロック１、ブロック３、ブロック５にはＡＤスタート信号ＳＴ＿１を供給する。さらにＡＤ信号供給部３が、ブロック２、ブロック４にはＡＤスタート信号ＳＴ＿１と異なるタイミングで信号値がＬレベルからＨレベルとなるＡＤスタート信号ＳＴ＿２を供給する形態であっても良い。つまりＡＤ信号供給部３が、隣り合うブロックに異なるタイミングで信号値がＬレベルからＨレベルとなるＡＤスタート信号ＳＴを供給する形態であれば良い。
【００３８】
図６（ｃ）は複数の画素１００を有する第１のブロックの隣の列および隣の行に配される第２のブロックに第１のブロックとは異なるＡＤスタート信号ＳＴをＡＤ信号供給部３が供給する形態である。図６（ｃ）ではＡＤ信号供給部３が各ブロックに供給するＡＤスタート信号ＳＴを示した。図６（ｃ）の形態はＡＤスタート信号ＳＴ＿１が供給されるブロックの隣の行および隣の列には、ＡＤスタート信号ＳＴ＿１とは異なるタイミングで信号値がＬレベルからＨレベルとなるＡＤスタート信号ＳＴが供給されるブロックが配されている。図６（ａ）、図６（ｂ）、図６（ｃ）のいずれの形態も、ＡＤ信号供給部３が第１のブロックの隣の行あるいは隣の列に第２のブロックが配されている。ＡＤ信号供給部３が第１のブロックと第２のブロックとで、供給するＡＤスタート信号ＳＴの信号値がＬレベルからＨレベルとなるタイミングを異ならせる。このようにして、図６（ａ）、図６（ｂ）、図６（ｃ）のように、ＡＤ信号供給部３が隣り合うブロックに互いに異なるタイミングでＨレベルとなるＡＤスタート信号ＳＴを供給する構成とする。これにより異なるブロックに含まれる複数の画素１００が、比較結果信号ＣＭＰの信号値の変化による電源電圧ＶＤＤの変動の影響を互いに受けにくくすることができる。
【００３９】
次に図６（ｃ）のように、ＡＤ信号供給部３が隣り合うブロックに互いに異なるタイミングでＨレベルとなるＡＤスタート信号ＳＴを供給する形態の一例について、図７を用いてさらに説明する。
【００４０】
図７は、図６（ｃ）の破線で囲った領域内の９つのブロックを抜き出して示したものである。ＡＤ信号供給部３は、ブロック１、ブロック５、ブロック９にＡＤスタート信号ＳＴ＿１を出力する。同様に、ＡＤ信号供給部３はブロック３、ブロック４、ブロック８にＡＤスタート信号ＳＴ＿２を出力する。同様に、ＡＤ信号供給部３は、ブロック２、ブロック６、ブロック７にＡＤスタート信号ＳＴ＿３を供給する。この構成により、ＡＤ信号供給部３は、隣り合うブロックに互いに異なるタイミングでＨレベルとなるＡＤスタート信号ＳＴを供給することができる。
【００４１】
図７では、９つのブロックに対して３つのＡＤスタート信号ＳＴが供給される形態を示した。図８は９つのブロックに対してそれぞれ対応する９つのＡＤスタート信号ＳＴが供給される形態を示したものである。
【００４２】
図８の形態では、ＡＤ信号供給部３はＡＤスタート信号ＳＴの基となる、ＡＤスタート基準信号Ｂａｓｅ１〜６を出力する。ＡＮＤ回路４０−１〜４０−９がそれぞれ、ＡＤ信号供給部３からブロック１〜９へのそれぞれの経路に設けられている。ＡＤ信号供給部３は、ＡＮＤ回路４０−１にＡＤスタート基準信号Ｂａｓｅ１、Ｂａｓｅ４をそれぞれ供給する。ＡＮＤ回路４０−１は、ＡＤスタート基準信号Ｂａｓｅ１、Ｂａｓｅ４の論理和として、ＡＤスタート信号ＳＴ＿１をブロック１に出力する。同様に、ＡＮＤ回路４０−２は、ＡＤ信号供給部３が出力するＡＤスタート基準信号Ｂａｓｅ２、Ｂａｓｅ４の論理和として、ＡＤスタート信号ＳＴ＿２をブロック２に出力する。他のＡＮＤ回路４０−３〜４０−９についても同様である。つまり、図８に示した通り、ＡＤスタート基準信号Ｂａｓｅ１〜６のうち、ＡＤスタート基準信号Ｂａｓｅ１〜３のいずれか１つと、ＡＤスタート基準信号Ｂａｓｅ４〜６のいずれか１つとの論理和をブロック４〜９にそれぞれ出力する。
【００４３】
次に図９に、図８で示した形態における、ＡＤスタート基準信号Ｂａｓｅ１〜６と、ＡＤスタート基準信号ＳＴ１〜６のタイミングについて示す。
【００４４】
ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ１を時刻ｔ１０から時刻ｔ１１、時刻ｔ１６から時刻ｔ１７、時刻ｔ２２から時刻ｔ２３のそれぞれの期間Ｈレベルとする。ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ２を時刻ｔ１２から時刻ｔ１３、時刻ｔ１８から時刻ｔ１９、時刻ｔ２４から時刻ｔ２５のそれぞれの期間Ｈレベルとする。ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ３を時刻ｔ１４から時刻ｔ１５、時刻ｔ２０から時刻ｔ２１、時刻ｔ２６から時刻ｔ２７のそれぞれの期間Ｈレベルとする。ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ４を時刻ｔ１０から時刻ｔ１５の期間Ｈレベルとする。ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ５を時刻ｔ１６から時刻ｔ２１の期間Ｈレベルとする。ＡＤ信号供給部３は、ＡＤスタート基準信号Ｂａｓｅ６を時刻ｔ２２から時刻ｔ２７の期間Ｈレベルとする。
【００４５】
これにより、ＡＮＤ回路４０−１がブロック１に出力するＡＤスタート信号ＳＴ＿１は時刻ｔ１０から時刻ｔ１１までの期間Ｈレベルとなる。ＡＮＤ回路４０−２がブロック２に出力するＡＤスタート信号ＳＴ＿２は時刻ｔ１２から時刻ｔ１３までの期間Ｈレベルとなる。ＡＮＤ回路４０−３がブロック３に出力するＡＤスタート信号ＳＴ＿３は時刻ｔ１４から時刻ｔ１５までの期間Ｈレベルとなる。ＡＮＤ回路４０−４がブロック４に出力するＡＤスタート信号ＳＴ＿４は時刻ｔ１６から時刻ｔ１７までの期間Ｈレベルとなる。ＡＮＤ回路４０−５がブロック５に出力するＡＤスタート信号ＳＴ＿５は時刻ｔ１８から時刻ｔ１９までの期間Ｈレベルとなる。ＡＮＤ回路４０−６がブロック６に出力するＡＤスタート信号ＳＴ＿６は時刻ｔ２０から時刻ｔ２１までの期間Ｈレベルとなる。ＡＮＤ回路４０−７がブロック７に出力するＡＤスタート信号ＳＴ＿７は時刻ｔ２２から時刻ｔ２３までの期間Ｈレベルとなる。ＡＮＤ回路４０−８がブロック８に出力するＡＤスタート信号ＳＴ＿８は時刻ｔ２４から時刻ｔ２５までの期間Ｈレベルとなる。ＡＮＤ回路４０−９がブロック９に出力するＡＤスタート信号ＳＴ＿９は時刻ｔ２６から時刻ｔ２７までの期間Ｈレベルとなる。
【００４６】
このようにして、９つのブロックに対してそれぞれ対応する９つのＡＤスタート信号ＳＴを供給することができる。
【００４７】
また、次のようにブロックを分割しても良い。予め撮像装置から出力させた信号を用いて生成した画像に、隣り合う画素１００で輝度値がほぼ等しい領域があったとする。この輝度値がほぼ等しい領域の画素１００の比較部７は同時にＡＤ変換を開始したとすると、ほぼ同じタイミングで比較結果信号ＣＭＰの信号値が変化する。さらに、隣り合う画素１００で輝度値がほぼ等しい場合には、比較結果信号ＣＭＰの信号値が同時期に変化することによって生じる電源電圧ＶＤＤの電位の変動を増幅しやすい。従って、隣り合う画素１００で輝度値がほぼ等しい領域に対しては、その領域内の画素１００がそれぞれ異なるタイミングでＡＤ変換を開始させる。これにより、ある比較部の比較結果信号の変化により、他の比較部にも共通の電位を与える配線の電位が変動しても、他の比較部の動作精度が低下することを抑制できる。
【００４８】
本実施例においても、実施例１と同様に、全画素１００が同時にＡＤ変換を開始する場合に比して、各画素１００の比較結果信号ＣＭＰの信号値の変化するタイミングが揃いにくくなる。これにより、比較結果信号ＣＭＰの信号値の変化によって生じる電源電圧ＶＤＤの電位の変動を低減できる。この結果、ある比較部の比較結果信号の変化により、他の比較部にも共通の電位を与える配線の電位が変動しても、他の比較部の動作精度が低下することを抑制できる。
【００４９】
〔実施例３〕
本実施例は、画素１００が相関二重サンプリング（以下、ＣＤＳと表記する。ＣＤＳはＣｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇの略である）を行う形態である。
【００５０】
画素１００を有する複数のブロックの配置は図１と同様とすることができる。
【００５１】
図１０は、本実施例の画素１００の構成の一例を示したものである。図１０では、実施例１で述べた図２の画素１００と同様の機能を有する部材については、図２と同じ符号を付している。
【００５２】
図１０に例示した画素１００は、図２に例示した画素１００に対し、増幅ＭＯＳトランジスタ３５、増幅ＭＯＳトランジスタ３５に電流を供給する電流源３６、増幅ＭＯＳトランジスタ３５と入力ＭＯＳトランジスタ２２との間に設けられた容量３７を有する点で異なる。さらに、図１０に例示した画素１００は、図２に例示した画素１００に対し、容量３７の入力ＭＯＳトランジスタ２２側の電極の電位をリセットするスイッチ３８を有する点でも異なる。スイッチ３８は垂直走査回路２が供給するリセット信号ＲＥＳで制御される。また、図１０に例示した画素１００は図２に例示した画素１００に対し、メモリ部８に、ノイズ信号に基づくカウント信号を保持するＮメモリ５０を有する点でも異なる。その他の構成については、図２に例示した画素１００と同様とすることができる。増幅ＭＯＳトランジスタ３５の制御電極は本実施例の信号電荷を保持する電荷保持部である。
【００５３】
次に図１１に図１０に例示した画素１００を有する撮像装置の動作の一例のタイミング図を示す。
【００５４】
時刻ｔ３０から時刻ｔ３１の期間、垂直走査回路２はブロック１、ブロック２に属する画素１００に供給するリセット信号ＲＥＳをＨレベルとし、増幅ＭＯＳトランジスタ３５の制御電極の電位をリセットする。リセット信号ＲＥＳをＨレベルとすることでスイッチ３８は導通状態となり、容量３７の電荷がリセットされる。スイッチ３８はリセット信号ＲＥＳがＨレベルからＬレベルとなると、非導通状態となる。よって、容量３７はリセット信号ＲＥＳがＨレベルからＬレベルとなった時に増幅ＭＯＳトランジスタ３５が出力する信号を保持する。入力ＭＯＳトランジスタ２２には、増幅ＭＯＳトランジスタ３５が出力する信号から時刻ｔ３１に容量３７が保持した信号を差し引いた信号が与えられる。時刻ｔ３１から時刻ｔ３９までの期間、光電変換部９は入射光に基づく信号電荷の生成を行う。
【００５５】
時刻ｔ３２に、ＡＤ信号供給部３はブロック１に供給するＡＤスタート信号ＳＴ＿１をＨレベルとする。これを受けて、ＡＤ信号供給部３はブロック１に供給するランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を開始する。
【００５６】
例えば、時刻ｔ３３にブロック１に属する画素１００−１の比較結果信号ＣＭＰの信号値がＨレベルに変化したとする。画素１００−１のカウンタ３０はこの時のカウント信号ＣＮＴを保持する。
【００５７】
時刻ｔ３４に、ＡＤ信号供給部３はブロック２に供給するＡＤスタート信号ＳＴ＿２をＨレベルとする。これを受けて、ＡＤ信号供給部３はブロック２に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を開始する。
【００５８】
例えば、時刻ｔ３５にブロック２に属する画素１００−３の比較結果信号ＣＭＰの信号値がＨレベルに変化したとする。この画素１００−３のカウンタ３０はこの時のカウント信号ＣＮＴを保持する。
【００５９】
時刻ｔ３６にＡＤ信号供給部３は、ランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を停止する。
【００６０】
時刻ｔ３７にＡＤ信号供給部３は、ランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を停止する。これにより、各画素１００は増幅ＭＯＳトランジスタ３５が出力するノイズ信号に基づくカウント信号を保持する。このカウント信号をデジタルＮ信号と表記する。このデジタルＮ信号をカウンタ３０からＮメモリ５０に転送する。
【００６１】
その後、時刻ｔ３８にＡＤ信号供給部３はＡＤスタート信号ＳＴ＿１、ＳＴ＿２をＬレベルとする。これにより、ブロック１、ブロック２に供給されるランプ信号ＲＡＭＰ＿１、ＲＡＭＰ＿２の電位がリセットされ、各画素１００のカウンタ３０もリセットされる。
【００６２】
時刻ｔ３９から時刻ｔ４０の期間、垂直走査回路２はブロック１、ブロック２の画素１００に供給する転送信号ＴＸをＨレベルとする。これにより、光電変換部９で生成した信号電荷が増幅ＭＯＳトランジスタ３５の制御電極に転送される。増幅ＭＯＳトランジスタ３５はこの制御電極の電位に基づく信号を出力する。この信号を光電変換信号と表記する。入力ＭＯＳトランジスタ２２には、この光電変換信号と時刻ｔ３１に容量３７が保持した信号との差の信号が与えられる。
【００６３】
時刻ｔ４１に、ＡＤ信号供給部３はブロック１に供給するＡＤスタート信号ＳＴ＿１をＨレベルとする。これを受けて、ＡＤ信号供給部３はブロック１に供給するランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を開始する。
【００６４】
例えば、時刻ｔ４２にブロック１に属する画素１００−１の比較結果信号ＣＭＰの信号値がＨレベルに変化したとする。画素１００−１のカウンタ３０はこの時のカウント信号ＣＮＴを保持する。
【００６５】
時刻ｔ４３に、ＡＤ信号供給部３はブロック２に供給するＡＤスタート信号ＳＴ＿２をＨレベルとする。これを受けて、ＡＤ信号供給部３はブロック２に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を開始する。
【００６６】
例えば、時刻ｔ４４にブロック２に属する画素１００−３の比較結果信号ＣＭＰの信号値がＨレベルに変化したとする。この画素１００−３のカウンタ３０はこの時のカウント信号ＣＮＴを保持する。
【００６７】
時刻ｔ４５にＡＤ信号供給部３は、ランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を停止する。
【００６８】
時刻ｔ４６にＡＤ信号供給部３は、ランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を停止する。これにより、各画素１００は増幅ＭＯＳトランジスタ３５が出力する信号に基づくカウント信号を保持する。このカウント信号をデジタルＳ信号と表記する。画素１００はＮメモリ５０に保持されたデジタルＮ信号と、カウンタ３０が保持しているデジタルＳ信号との差の信号を出力する。これにより、デジタルＳ信号からノイズ成分が差し引かれた信号を出力することができる。
【００６９】
その後、時刻ｔ３８にＡＤ信号供給部３はＡＤスタート信号ＳＴ＿１、ＳＴ＿２をＬレベルとする。これにより、ブロック１、ブロック２に供給されるランプ信号ＲＡＭＰ＿１、ＲＡＭＰ＿２の電位がリセットされる。また、各画素１００のカウンタ３０がリセットされる。
【００７０】
本実施例の撮像装置は、上記の容量３７を用いた第１のＣＤＳと、デジタルＳ信号からデジタルＮ信号を差し引く第２のＣＤＳとを行う。これにより画素１００は、ノイズ成分の少ない良好なデジタル信号を出力することができる。
【００７１】
また、各画素１００の取り得るノイズ信号の信号範囲は、光電変換信号の信号範囲に比して狭い傾向にある。つまり、全画素１００が一斉にノイズ信号をＡＤ変換する場合、各画素１００の比較結果信号ＣＭＰの信号値の変化するタイミングが光電変換信号をＡＤ変換する場合に比して揃いやすい。本実施例では実施例１と同様、隣り合うブロックでＡＤスタート信号ＳＴの信号値がＬレベルからＨレベルに変化するタイミングを異ならせている。これによって得られる、電源電圧ＶＤＤの電位の変動を低減する効果は、ノイズ信号をＡＤ変換する場合の方が光電変換信号をＡＤ変換する場合に比して顕著である傾向にある。
【００７２】
〔実施例４〕
本実施例は、複数の画素１００に共通してカウント信号を出力するカウンタ３０−２を有する撮像装置の形態である。
【００７３】
画素１００を有する複数のブロックの配置は図１と同様とすることができる。
【００７４】
図１２は本実施例の画素１００のメモリ部８の構成を示したものである。本実施例の画素１００は、アナログ信号出力部６、比較部７は図２で例示した画素１００の構成と同様とすることができる。本実施例の画素１００のメモリ部８は、ＮＡＮＤ回路９０−１およびＡＮＤ回路９０−２、ＡＤ変換メモリ６０、初期値メモリ７０を有している。ＡＤ変換メモリ６０、初期値メモリ７０は共にＤＲＡＭを用いることができる。ＡＤ変換メモリ６０は本実施例の、比較結果信号ＣＭＰに基づいてカウント信号ＣＮＴを保持するカウント信号保持部である。ＮＡＮＤ回路９０−１はＡＤスタート信号ＳＴと比較結果信号ＣＭＰとの論理和を反転した信号をＡＮＤ回路９０−２に出力する。ＡＮＤ回路９０−２はＡＤスタート信号ＳＴとＮＡＮＤ回路９０−１の出力との論理和をカウント保持信号ＷＲＩＴＥとして出力する。ＡＤ変換メモリ６０は、カウント保持信号ＷＲＩＴＥがＨレベルからＬレベルに変化した時に、カウンタ３０−２が出力するカウント信号ＣＮＴを保持する。このカウント信号ＣＮＴを以下、ＡＤ変換信号ＣＮＴ＿ＡＤと表記する。
【００７５】
ＮＡＮＤ回路９０−１およびＡＮＤ回路９０−２の動作について、以下の表１に真理値表を示す、
【００７６】
【表１】
0006053333.tif 000002
【００７７】
初期値メモリ７０は、ＡＤスタート信号ＳＴの信号値がＬレベルからＨレベルに変化した時にカウンタ３０−２が出力するカウント信号ＣＮＴを保持する。このカウント信号を初期カウント信号ＣＮＴ＿ＩＮＴと表記する。ＡＤ信号供給部３は、メモリ制御信号ＲＥＡＤをＡＤ変換メモリ６０、初期値メモリ７０に出力する。メモリ制御信号ＲＥＡＤがＨレベルの時、ＡＤ変換メモリ６０、初期値メモリ７０のそれぞれは保持したＡＤ変換信号ＣＮＴ＿ＡＤ、初期カウント信号ＣＮＴ＿ＩＮＴを画素信号読出部４に出力する。
【００７８】
図１３は、図１２に例示したメモリ部８を有する画素１００を有する撮像装置の動作の一例を示したタイミング図である。本実施例のカウンタ３０−２は、クロック信号ＣＬＫを計数してカウント信号ＣＮＴがある一定の信号値に達すると初期値に戻る。そして、再びクロック信号ＣＬＫを計数する巡回動作を行う。カウンタ３０−２のカウント信号ＣＮＴが初期値に戻ってから次に再び初期値に戻るまでの期間（以下、カウンタ３０−２の巡回周期と表記する。）は、ランプ信号ＲＡＭＰが時間に依存した電位の変化の開始から終了までの期間よりも長い事が好ましい。カウンタ３０−２の巡回周期がランプ信号ＲＡＭＰの時間に依存した電位の変化の開始から終了までの期間よりも短い場合には次の問題が生ずる可能性がある。この問題とは、光電変換部９の信号電荷量が異なっても、得られるＡＤ変換信号ＣＮＴ＿ＡＤが同じ信号値になってしまうものである。
【００７９】
時刻ｔ５０から時刻ｔ５１までの期間、垂直走査回路２はブロック１、ブロック２の画素１００に供給するリセット信号ＲＥＳをＨレベルとする。これにより、入力ＭＯＳトランジスタ２２の制御電極の電位がリセットされる。
【００８０】
時刻ｔ５２までの期間、光電変換部９は入射光に基づく信号電荷の生成を行う。
【００８１】
時刻ｔ５２から時刻ｔ５３までの期間、ブロック１、ブロック２の画素１００に供給する転送信号ＴＸをＨレベルとする。これにより、光電変換部９で生成した信号電荷が入力ＭＯＳトランジスタ２２の制御電極に転送される。
【００８２】
時刻ｔ５４に、ＡＤ信号供給部３はブロック１の画素１００に供給するＡＤスタート信号ＳＴ＿１をＨレベルとする。これを受けて、ＡＤ信号供給部３は、ブロック１の画素１００に供給するランプ信号ＲＡＭＰ＿１の時間に依存した電位の変化を開始する。さらに、カウンタ３０−２は、クロック信号ＣＬＫを計数したカウント信号ＣＮＴのブロック１、ブロック２の各画素１００への出力を開始する。また、ブロック１の画素１００の初期値メモリ７０はこの時のカウント信号ＣＮＴを保持する。ブロック１の画素１００のカウント保持信号ＷＲＩＴＥはＨレベルとなる。
【００８３】
時刻ｔ５５に、ＡＤ信号供給部３はブロック２の画素１００に供給するＡＤスタート信号ＳＴ＿２をＨレベルとする。これを受けて、ＡＤ信号供給部３は、ブロック２の画素１００に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を開始するとともに、ブロック２の画素１００の初期値メモリ７０はこの時のカウント信号ＣＮＴを保持する。ブロック２の画素１００のカウント保持信号ＷＲＩＴＥはＨレベルとなる。
【００８４】
例えば時刻ｔ５６に、画素１００−１の比較結果信号ＣＭＰ１の信号値がＬレベルからＨレベルに変化したとする。これにより、画素１００−１のカウント保持信号ＷＲＩＴＥはＬレベルとなる。よって、画素１００−１のＡＤ変換メモリ６０は時刻ｔ５６におけるカウント信号ＣＮＴを保持する。すなわち、画素１００−１のＡＤ変換メモリ６０はＡＤ変換信号ＣＮＴ＿ＡＤを保持する。
【００８５】
例えば時刻ｔ５７に、画素１００−３の比較結果信号ＣＭＰ２の信号値がＬレベルからＨレベルに変化したとする。これにより、画素１００−３のカウント保持信号ＷＲＩＴＥはＬレベルとなる。よって、画素１００−３のＡＤ変換メモリ６０は時刻ｔ５７におけるカウント信号ＣＮＴを保持する。すなわち、画素１００−３のＡＤ変換メモリ６０はＡＤ変換信号ＣＮＴ＿ＡＤを保持する。
【００８６】
時刻ｔ５８に、ＡＤ信号供給部３は、ブロック２の画素１００に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を停止する。
【００８７】
時刻ｔ５９に、ＡＤ信号供給部３は、ブロック２の画素１００に供給するランプ信号ＲＡＭＰ＿２の時間に依存した電位の変化を停止する。
【００８８】
時刻ｔ６０に、ＡＤ信号供給部３は１行目の画素１００に出力するメモリ制御信号ＲＥＡＤをＨレベルとする。これにより、１行目の画素１００からＡＤ変換信号ＣＮＴ＿ＡＤ、初期カウント信号ＣＮＴ＿ＩＮＴが出力される。
【００８９】
時刻ｔ６１に、ＡＤ信号供給部３はＡＤスタート信号ＳＴ＿１，ＳＴ＿２、メモリ制御信号ＲＥＡＤをＬレベルとする。
【００９０】
各画素１００は、ＡＤ信号供給部３により与えられるメモリ制御信号ＲＥＡＤがＨレベルとなると、ＡＤ変換信号ＣＮＴ＿ＡＤと初期カウント信号ＣＮＴ＿ＩＮＴとを順次出力する。撮像装置の外部に設けられた出力信号処理部は、ＡＤ変換信号ＣＮＴ＿ＡＤと初期カウント信号ＣＮＴ＿ＩＮＴとによって、各画素１００の光電変換部９が生成した信号電荷に基づくデジタル信号を演算して求める。尚、この演算処理については、各画素１００の内部に行うようにし、各画素１００は演算後の信号を出力する形態としても良い。
【００９１】
本実施例においても、実施例１と同様に、全画素１００が同時にＡＤ変換を開始する場合に比して、各画素１００の比較結果信号ＣＭＰの信号値の変化するタイミングが揃いにくくなる。これにより、比較結果信号ＣＭＰの信号値の変化によって生じる電源電圧ＶＤＤの電位の変動を低減できる。
【００９２】
本実施例では増幅ＭＯＳトランジスタ３５、電流源３６、容量３７を有する画素１００を用いて、第１のＣＤＳと第２のＣＤＳを行う形態を説明した。しかし図１０で例示した画素１００の代わりに、実施例１の図２を参照しながら説明した画素１００を用いて第２のＣＤＳを行う形態としても良い。この形態でも画素１００のノイズ成分と、複数の画素１００間で生じる、比較部７の特性ばらつきの成分を除いたデジタルＳ信号を得ることができる。
【００９３】
〔実施例５〕
これまで実施例１〜４で述べた撮像装置を撮像システムに適用した場合の実施例について述べる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーや監視カメラなどがあげられる。図１４に、撮像システムの例としてデジタルスチルカメラに撮像装置を適用した場合のブロック図を示す。
【００９４】
図１４において、撮像システムは被写体の光学像を撮像装置１５４に結像させるレンズ１５２、レンズ１５２の保護のためのバリア１５１、レンズ１５２を通った光量を可変にするための絞り１５３を有する。また、撮像システムは撮像装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。
【００９５】
出力信号処理部１５５はデジタル信号処理部を有し、撮像装置１５４から出力される信号を、必要に応じて各種の補正、圧縮を行って信号を出力する動作を行う。
【００９６】
また、撮像システムは、画像データを一時的に記憶する為のバッファメモリ部１５６、記録媒体に記録または読み出しを行うための記憶媒体制御インターフェース部１５８を有する。さらに撮像システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９を有する。さらに、撮像システムは、外部コンピュータ等と通信する為の外部インターフェース部１５７、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、撮像装置１５４を有する。さらに撮像システムは、出力信号処理部１５５に、各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。
【００９７】
以上のように、本実施例の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。
【符号の説明】
【００９８】
１  撮像装置
２  垂直走査回路
３  ＡＤ信号供給部
４  画素信号読出部
５  外部出力部
６  アナログ信号出力部
７  比較部
８  メモリ部
９  光電変換部
１２  転送ＭＯＳトランジスタ
１３  リセットＭＯＳトランジスタ
１６  選択スイッチ
１７  スイッチ
【図１】
0006053333.tif 000003
【図２】
0006053333.tif 000004
【図３】
0006053333.tif 000005
【図４】
0006053333.tif 000006
【図５】
0006053333.tif 000007
【図６】
0006053333.tif 000008
【図７】
0006053333.tif 000009
【図８】
0006053333.tif 000010
【図９】
0006053333.tif 000011
【図１０】
0006053333.tif 000012
【図１１】
0006053333.tif 000013
【図１２】
0006053333.tif 000014
【図１３】
0006053333.tif 000015
【図１４】
0006053333.tif 000016