(57)【特許請求の範囲】
【請求項１】
制御信号を入力し、前記制御信号をスイッチングして駆動パルスを出力するスイッチング手段と、  前記駆動パルスにより駆動されて出力電圧を出力する圧電トランスと、  前記出力電圧を検出して検出値を出力する出力検出手段と、  前記出力電圧の目標値の下限値を設定する下限値設定手段と、  前記目標値に依存しないで、前記目標値の第１上限値を設定する第１上限値設定手段と、  前記目標値に応じて変化する、前記目標値の第２上限値を設定する第２上限値設定手段と、  前記検出値と前記目標値との誤差が小さくなるように、前記下限値と前記第１上限値とで規制される制御範囲内において分周比値の演算を行い、この演算結果の上限を前記第２上限値に制限して前記分周比値を増減制御する分周比値制御手段と、  前記増減制御された前記分周比値に基づいてクロック信号を分周し、前記制御信号を生成して前記スイッチング手段へ与える分周手段と、  を備えることを特徴とする高圧電源装置。    
【請求項２】
前記分周比値制御手段は、  第１保持手段と、第２保持手段と、演算手段と、を有し、  前記演算手段は、  前記目標値が前記検出値よりも大きいときには、前記誤差が小さくなるような第１分周比値を算出し、前記第１分周比値が前記第１上限値よりも大きいときには、前記第１上限値を設定値として前記第１保持手段に設定し、前記第１分周比値が前記第１上限値よりも小さいときには、前記第１分周比値を設定値として前記第１保持手段に設定し、  前記目標値が前記検出値よりも小さいときには、前記誤差が小さくなるような第２分周比値を算出し、前記第２分周比値が前記下限値よりも小さいときには、前記下限値を設定値として前記第１保持手段に設定し、前記第２分周比値が前記下限値よりも大きいときには、前記第２分周比値を設定値として前記第１保持手段に設定し、  前記第２上限値が、前記第１保持手段に設定された前記設定値よりも大きいときには、前記第２上限値を前記第２保持手段に設定し、前記第２上限値が、前記第１保持手段に設定された前記設定値よりも小さいときには、前記第１保持手段に設定された前記設定値を前記第２保持手段に設定する機能を有し、  前記第２保持手段に設定された前記分周比値は、前記分周手段へ与えられることを特徴とする請求項１記載の高圧電源装置。    
【請求項３】
前記下限値設定手段は、カウンタ初期値レジスタであり、  前記第１上限値設定手段は、カウンタ上限値レジスタであり、  前記第２上限値設定手段は、カウンタ上限値テーブルレジスタであり、  前記第１保持手段及び前記第２保持手段は、それぞれレジスタであり、  前記演算手段は、演算器を有する、  ことを特徴とする請求項２記載の高圧電源装置。    
【請求項４】
請求項１〜３のいずれか１項記載の高圧電源装置を備え、  前記高圧電源装置から出力される前記出力電圧により駆動されて画像を記憶媒体に形成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いた高圧電源装置と、この高圧電源装置を用いた電子写真等の画像形成装置に関するものである。
【背景技術】
【０００２】
従来、電子写真式の画像形成装置に用いられる高圧電源装置として、例えば、下記の特許文献１に記載されているように、圧電トランスの２次側の出力電圧を出力検出手段で検出した検出値と、この検出値の目標値とを比較し、その比較結果に応じて、分周比及び分周比変化幅を、周波数制限を設けずに、制御して高電圧を出力させる構成が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１８６０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の高圧電源装置及び画像形成装置では、高圧電源装置の出力電圧の目標値の大小に拘わらず、同一の周波数範囲で、分周比及び分周比変化幅が制御されているため、次の（ａ）〜（ｃ）のような課題があった。
【０００５】
（ａ）  出力検出手段が故障し、出力電圧の検出値が０Ｖとなった場合、出力電圧の目標電圧に到達しないと判断し、周波数制御範囲の下限以下の周波数に制御してしまう。
【０００６】
（ｂ）  周波数制御範囲の下限以下の周波数に制御されると、予期せぬ高圧の出力電圧が出力される。
【０００７】
（ｃ）  予期せぬ高圧の出力電圧が出力されても安全なように設計すると、圧電トランスの２次側回路の絶縁距離確保や放電対策などが必要になり、コスト及び寸法の増大を招く。
【課題を解決するための手段】
【０００８】
本発明の高圧電源装置は、制御信号を入力し、前記制御信号をスイッチングして駆動パルスを出力するスイッチング手段と、前記駆動パルスにより駆動されて出力電圧を出力する圧電トランスと、前記出力電圧を検出して検出値を出力する出力検出手段と、前記出力電圧の目標値の下限値を設定する下限値設定手段と、前記目標値に依存しないで、前記目標値の第１上限値を設定する第１上限値設定手段と、前記目標値に応じて変化する、前記目標値の第２上限値を設定する第２上限値設定手段と、前記検出値と前記目標値との誤差が小さくなるように、前記下限値と前記第１上限値とで規制される制御範囲内において分周比値の演算を行い、この演算結果の上限を前記第２上限値に制限して前記分周比値を増減制御する分周比値制御手段と、前記増減制御された前記分周比値に基づいてクロック信号（以下単に「クロック」という。）を分周し、前記制御信号を生成して前記スイッチング手段へ与える分周手段と、を備えることを特徴とする。
【０００９】
本発明の画像形成装置は、前記高圧電源装置を備え、前記高圧電源装置から出力される前記出力電圧により駆動されて画像を記憶媒体に形成することを特徴とする。
【発明の効果】
【００１０】
本発明の高圧電源装置及び画像形成装置によれば、出力検出手段が故障し、出力電圧の検出値が０Ｖとなった場合でも、周波数が周波数制御範囲の下限以下に制御されない。更に、予期せぬ高圧の出力電圧が出力されることがないので、圧電トランスの２次側回路の設計に際して、予期せぬ高圧を考慮した安全設計の必要がなくなる。
【図面の簡単な説明】
【００１１】
【図１】図１は本発明の参考例における高圧電源装置の概略を示すブロック図である。
【図２】図２は図１の高圧電源装置７０における詳細な構成例を示す回路図である。
【図３】図３は本発明の参考例における高圧電源装置を用いた画像形成装置１を示す構成図である。
【図４】図４は図３の画像形成装置１における制御回路の構成を示すブロック図である。
【図５】図５は図２中の高圧制御部６０の構成を示すブロック図である。
【図６】図６は図５中のテーブルレジスタ８３の例を示す図である。
【図７】図７は図５中のテーブルレジスタ８４の例を示す図である。
【図８−１】図８−１は図５中のカウンタ上限値テーブルレジスタ９０の例を示す図である。
【図８−２】図８−２は図５中のカウンタ上限値テーブルレジスタ９０の例を示す図である。
【図９】図９は図５中の演算器８２における処理の流れを示すフローチャートである。
【図１０】図１０は図５中の演算器９１における処理の流れを示すフローチャートである。
【図１１】図１１は参考例の高圧電源装置７０の高圧出力の立ち上がり特性を説明するための特性図である。
【図１２】図１２は参考例の高圧電源装置７０の目標設定８ｂｉｔ値に対する制御信号の周波数の関係を示す特性図である。
【図１３】図１３は参考例の高圧電源装置７０における出力電圧の周波数特性と周波数制限曲線Ｑとの関係を示す特性図である。
【図１４】図１４は実施例１の高圧制御部６０Ａの構成を示すブロック図である。
【図１５】図１５は図１４中の演算器１５２の処理の流れを示すフローチャートである。
【図１６】図１６は実施例１の高圧電源装置７０Ａの高圧出力の立ち上がり特性を説明するための特性図である。
【発明を実施するための形態】
【００１２】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【００１３】
（参考例）
（画像形成装置の構成）
図３は、本発明の参考例における高圧電源装置を用いた画像形成装置を示す構成図である。
【００１４】
この画像形成装置１は、例えば、電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。
【００１５】
各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ３３Ｋ，３３Ｙ，３３Ｍ，３３Ｃが、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃの表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ上にトナー像が現像される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード３７Ｋ，３７Ｙ，３７Ｍ，３７Ｃは、転写後の残トナーをクリーニングする。
【００１６】
ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって記録媒体としての用紙１５を搬送可能な構造になっている。
【００１７】
転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジストローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。
【００１８】
レジストローラ１６，１７の近傍には、用紙検出センサ４０が設けられている。この用紙検出センサ４０は、接触又は非接触で用紙１５の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃが転写を行う時の高圧電源装置１による転写バイアス印加タイミングを決定する。
【００１９】
図４は、図３の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤへツドインタフエース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ、３Ｙ、３Ｍ、及び３Ｃを発光させる。
【００２０】
プリンタエンジン制御部５３は、用紙検出センサ４０からの検出信号等を受信し、高圧制御部６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部６０は、帯電バイアス発生部６１と、現像バイアス発生部６２と、転写バイアス発生部６３とに信号を送る。帯電バイアス発生部６１、及び現像バイアス発生部６２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。高圧制御部６０及び転写バイアス発生部６３により、本発明の参考例の高圧電源装置１が構成されている。
【００２１】
プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８Ｃを所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。
【００２２】
（高圧電源装置の構成）
図１は、本発明の参考例における高圧電源装置の概略を示すブロック図である。
【００２３】
この高圧電源装置７０は、図４中の高圧制御部６０及び転写バイアス発生部６３により構成され、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎に設けられている。各色の高圧電源装置７０は、同一の回路構成であるので、以下、１回路のみ説明する。
【００２４】
高圧電源装置７０は、プリンタエンジン制御部５３から出力される制御信号（例えば、リセット信号）ＲＥＳＥＴと、オン信号ＯＮ、及び高圧のＤＣ出力電圧Ｓ７６の目標値を、例えば、デジタル値８ビット（ｂｉｔ）で設定する目標値設定信号ＤＡＴＡを入力し、高圧のＤＣ出力電圧Ｓ７６を生成して転写ローラ５である負荷ＺＬへ供給する装置である。
【００２５】
プリンタエンジン制御部５３は、目標値設定信号ＤＡＴＡを出力するための目標値設定手段５３ａを有し、複数の出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３から、それぞれリセット信号ＲＥＳＥＴ、オン信号ＯＮ、目標値設定信号ＤＡＴＡを、高圧電源装置７０内の高圧制御部６０へ出力する機能を有している。
【００２６】
高圧電源装置７０は、一定周波数（例えば、５０ＭＨｚ）のクロックＳ７１を発生する発振器７１を有し、このクロックＳ７１が、高圧制御部６０へ供給されている。
【００２７】
高圧制御部６０は、５０ＭＨｚのクロックＳ７１に同期して動作し、プリンタエンジン制御部５３から供給されるリセット信号ＲＥＳＥＴ、オン信号ＯＮ、目標値設定信号ＤＡＴＡに基づき、発振器７１から供給されるクロックＳ７１を分周して、制御信号Ｓ６０を出力する回路である。高圧制御部６０は、クロックＳ７１を入力する入力端子ＣＬＫ＿ＩＮ、検出値Ｓ７７を入力する入力端子ＩＮ１１、リセット信号ＲＥＳＥＴを入力する入力端子ＩＮ１２、オン信号ＯＮを入力する入力端子ＩＮ１３、目標値設定信号ＤＡＴＡを入力する入力端子ＩＮ１４、及び制御信号Ｓ６０を出力する出力端子ＯＵＴ１１を有している。
【００２８】
この高圧制御部６０では、入力されるリセット信号ＲＥＳＥＴにより、全ての設定が初期化され、入力されるオン信号ＯＮにより、出力端子ＯＵＴ１１から出力される制御信号Ｓ６０のオン／オフが制御される。
【００２９】
なお、入力端子ＩＮ１２において、リセット信号ＲＥＳＥＴの入力に代えて、リセット信号ＲＥＳＥＴとオン信号ＯＮとを組合せた信号を入力することにより、入力端子ＩＮ１３へのオン信号ＯＮの入力を省略することも可能である。又、本参考例では、プリンタエンジン制御部５３内に８ｂｉｔの目標値設定手段５３ａを設けているが、高圧制御部６０側に目標値設定手段５３ａを設け、その目標値設定信号ＤＡＴＡを高圧制御部６０の内部信号とすることも可能である。
【００３０】
高圧制御部６０は、例えば、特定の用途向けに複数機能の回路を１つにまとめた集積回路であるエーシック（Application  Specific  Integrated  Circuit、以下「ＡＳＩＣ」という。）、中央処理装置（以下「ＣＰＵ」という。）を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールド・プログラマブル・ゲート・アレイ（Field  Programmable  Gate  Array、以下「ＦＰＧＡ」という。）等により構成されている。
【００３１】
高圧制御部６０の出力端子ＯＵＴ１１と、２４ＶのＤＣ電源７３との間には、スイッチング手段（例えば、圧電トランス駆動回路）７４が接続されている。圧電トランス駆動回路７４は、スイッチング素子を用いて駆動パルス信号Ｓ７４を出力する回路であり、この出力側に圧電トランス７５が接続されている。圧電トランス７５は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い、高圧の交流（以下「ＡＣ」という。）出力電圧Ｓ７５を出力するトランスであり、この出力側には、出力検出手段（例えば、整流回路７６、及び出力変換手段７７）が接続されている。
【００３２】
整流回路７６は、圧電トランス７５から出力されたＡＣ出力電圧Ｓ７５を直流（以下「ＤＣ」という。）電圧Ｓ７６に変換して負荷ＺＬへ供給する回路であり、この出力側に出力電圧変換手段７７が接続されている。
【００３３】
出力電圧変換手段７７は、ＤＣ出力電圧Ｓ７６を分圧して低圧のＤＣ電圧の検出値Ｓ７７に変換する回路であり、この検出値７７は、高圧制御部６０の入力端子ＩＮ１１に供給されている。
【００３４】
なお、図１の高圧電源装置７０は、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス７５及び整流回路７６等は、複数のチャンネル分必要となるが、発振器７１及び高圧制御部６０は、１組を共用できる。この場合、高圧制御部６０はチャンネル数分の入出力端子を備えることになる。又、高圧制御部６０は、高圧電源装置７０内に設けられているが、プリンタエンジン制御部５３内の大規模集積回路（以下「ＬＳＩ」という。）中に設けても良い。
【００３５】
図２は、図１中の高圧電源装置７０における詳細な構成例を示す回路図である。
高圧電源装置７０は、図４中の高圧制御部６０と転写バイアス発生部６３内の転写高圧回路６３ａとから構成されている。
【００３６】
高圧制御部６０の外部に設けられた発振器７１は、例えば、水晶発振器であり、３．３ＶのＤＣ電源７１ａから供給されるＤＣ３．３Ｖにより動作して発振周波数５０ＭＨｚのクロックＳ７１を発生する。発振器７１は、電源電圧の入力端子ＶＤＤ、出力イネーブル端子ＯＥ、クロック出力端子ＣＬＫ＿ＯＵＴ、及び接地端子ＧＮＤを有している。クロック出力端子ＣＬＫ＿ＯＵＴは、抵抗７１ｂを介して、高圧制御部６０の入力端子ＣＬＫ＿ＩＮに接続されている。
【００３７】
高圧制御部６０は、クロックＳ７１に同期して動作し、出力端子ＯＵＴ１１から制御信号Ｓ６０を圧電トランス駆動回路７４へ出力する。この圧電トランス駆動回路７４には、ＤＣ電源７３が接続されている。ＤＣ電源７３は、例えば、図示しない商用電源ＡＣ１００Ｖを変圧整流することにより供給されるＤＣ２４Ｖの電源である。
【００３８】
圧電トランス駆動回路７４は、高圧制御部６０から入力される制御信号Ｓ６０を分圧する抵抗７４ａ，７４ｂと、制御信号Ｓ６０を抵抗７４ａ，７４ｂにより分圧して入力するスイッチング素子（例えば、ＮチャンネルパワーＭＯＳＦＥＴ、以下「ＮＭＯＳ」という。）７４ｄと、共振回路を構成するインダクタ７４ｃ及びコンデンサ７４ｅと、により構成されている。この圧電トランス駆動回路７４では、抵抗７４ａ，７４ｂを介して、ＮＭＯＳ７４ｄのゲートに制御信号Ｓ６０が入力されると、このＮＭＯＳ７４ｄによりＤＣ電源７３のＤＣ２４Ｖがスイッチングされ、これがインダクタ７４ｃ及びコンデンサ７４ｅからなる共振回路により共振されてピークが１００Ｖ程度の正弦パルス波の駆動パルス信号Ｓ７４が出力される構成になっている。
【００３９】
圧電トランス駆動回路７４の共振回路の出力側には、圧電トランス７５の入力端子７５ａが接続され、圧電トランス７５の出力端子７５ｂから、ＮＭＯＳ７４ｄのスイッチング周波数に応じて０〜数ｋＶのＡＣ出力電圧Ｓ７５が出力される構成になっている。
【００４０】
圧電トランス７５の出力端子７５ｂには、整流手段（例えば、ＡＣ／ＤＣ変換用の整流回路）７６が接続されている。整流回路７６は、圧電トランス７５の出力端子７５ｂから出力された出力電圧Ｓ７５をＤＣ出力電圧Ｓ７６に変換して出力する回路であり、ダイオード７６ａ、７６ｂ及びコンデンサ７６ｃにより構成されている。整流回路７６の出力側には、抵抗７６ｄを介して負荷ＺＬである転写ローラ５が接続されると共に、出力電圧変換手段７７が接続されている。
【００４１】
出力電圧変換手段７７は、抵抗７７ａ，７７ｂ，７７ｃ、コンデンサ７７ｄ、及び演算増幅器（以下「オペアンプ」という。）からなるボルテージフォロア回路７７ｅと、により構成され、高圧のＤＣ出力電圧Ｓ７６を入力し、低圧のＤＣ電圧（例えば、ＤＣ３．３Ｖ以下の低い電圧）の検出値Ｓ７７を高圧制御部６０の入力端子ＩＮ１へ出力する機能を有している。ＤＣ出力電圧Ｓ７６が抵抗７７ａの一方の端子に入力されると、抵抗７７ａと抵抗７７ｂとで分圧された分圧ＤＣ電圧が抵抗７７ｃの一方の端子に入力され、抵抗７７ｃとコンデンサ７７ｄの接続点から雑音が除去されたＤＣ電圧がボルテージフォロア回路７７ｅに入力され、ボルテージフォロア回路７７ｅの出力端子から検出値Ｓ７７が出力される。
【００４２】
この出力電圧変換手段７７では、例えば、分圧抵抗７７ａの抵抗値が１００ＭΩ、分圧抵抗７７ｂの抵抗値が３３ｋΩであり、整流回路７６から出力される高圧のＤＣ出力電圧Ｓ７６を３３／１０００００に分圧して、ＤＣ３．３Ｖ以下の低い電圧の検出値Ｓ７７を出力する。オペアンプ７７ｅには、ＤＣ電源７３からＤＣ２４Ｖが印加され、このオペアンプ７７ｅからなるボルテージフォロア回路の出力する検出値Ｓ７７は、高圧制御部６０の入力端子ＩＮ１１に供給されようになっている。
【００４３】
（高圧電源装置内の高圧制御部の構成）
図５は、図２中の高圧制御部６０の構成を示すブロック図である。
【００４４】
高圧制御部６０は、アナログデジタルコンバータ（以下「ＡＤＣ」という。）８１を有している。ＡＤＣ８１は、出力電圧変換手段７７から入力されるアナログの検出値Ｓ７７を、タイマ８８からの信号が入力されるタイミングでデジタル信号の１２ｂｉｔ値に変換し、この１２ｂｉｔ値を演算器８２へ出力すると共に、この１２ｂｉｔ値のうちの上位８ｂｉｔ値を比較器８６へ出力する機能を有している。
【００４５】
演算器８２は、ＡＤＣ８１から入力される１２ｂｉｔ値及び目標値８ｂｉｔ値が入力され、所定の処理を行い、５ｂｉｔ値をテーブルレジスタ８３へ出力する機能を有している。
【００４６】
テーブルレジスタ８３は、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を乗算器８５へ出力する機能を有している。テーブルレジスタ８３の近傍に設けられたテーブルレジスタ８４は、入力される７ｂｉｔ値に対応する８ｂｉｔ値を乗算器８５へ出力する機能を有している。乗算器８５は、テーブルレジスタ８３から入力される８ｂｉｔ値とテーブルレジスタ８４から入力される８ｂｉｔ値とを乗算して、１６ｂｉｔ値を生成し、演算器９１へ供給する機能を有している。
【００４７】
比較器８６は、ＡＤＣ８１の出力する１２ｂｉｔ値のうちの上位８ｂｉｔと、目標値設定信号ＤＡＴＡの８ｂｉｔとを入力し、両入力値の関係により、Ｈレベル又はＬレベルを演算器９１へ出力する機能を有している。
【００４８】
周期値レジスタ８７は、パルス周期値を保持するレジスタであり、１３ｂｉｔ値の周期値をタイマ８８に設定する。タイマ８８は、設定された１３ｂｉｔ値の周期値を減算し、タイマ８８のカウント値が０となる毎に立ち上がる信号をＡＤＣ８１及び演算手段（例えば、演算器）９１へ出力する。下限値設定手段（例えば、カウンタ初期値レジスタ）８９は、リセット時の最初の分周比値の増減制御における分周比値の増減制御範囲の下限値を設定するものであり、カウンタ初期値レジスタ８９内に格納された初期値の下限値９ｂｉｔ値を演算器９１に出力する機能を有している。演算器９１にて、前記９ｂｉｔ値は下位１０ｂｉｔを０００ｈｅｘとした１９ｂｉｔ値に拡張される（図１０参照）。
【００４９】
第２上限値設定手段（例えば、カウンタ上限値テーブルレジスタ）９０は、高圧電源装置７０内の圧電トランス７５の出力電圧Ｓ７５の目標値に応じて、分周比値の制御範囲の第２上限値を設定するものであり、入力される目標値８ｂｉｔ値に対応する１９ｂｉｔ値を演算器９１に出力する機能を有している。
【００５０】
演算器９１は、乗算器８５、タイマ８８、比較器８６、カウンタ初期値レジスタ８９及びカウンタ上限値テーブルレジスタ９０から入力される信号に応じて、分周比２値化処理部９２から受け取った１９ｂｉｔ値を演算更新して、分周比２値化処理部９２へ出力する機能を有している。
【００５１】
分周比２値化処理部９２は、分周比値を生成し制御信号Ｓ６０を出力する機能を有し、保持手段（例えば、１９ｂｉｔレジスタ）９３、１加算器（＋１）９４、分周セレクタ９５、誤差保持レジスタ９６、分周器９７、及び出力セレクタ９８から構成されている。演算器９１及び１９ｂｉｔレジスタ９３等により、分周比値制御手段が構成されている。
【００５２】
分周比２値化処理部９２内の１９ｂｉｔレジスタ９３は、分周比値整数部上位９ｂｉｔと、分周比値小数部下位１０ｂｉｔからなる１９ｂｉｔ値を格納するレジスタであり、１９ｂｉｔ値を演算器９１に出力すると共に上位９ｂｉｔで構成される分周比の整数部のうちの下位７ｂｉｔ値をテーブルレジスタ８４に出力する。１９ｂｉｔレジスタ９３は、演算器９１が演算更新した１９ｂｉｔ値を所定のタイミングで受け取り、演算更新された１９ｂｉｔ値のうちの上位９ｂｉｔ値を１加算器（＋１）９４及び分周セレクタ９５へ出力すると共に、下位１０ｂｉｔ（ｂｉｔ９〜０）値を誤差保持レジスタ９６へ出力する。
【００５３】
誤差保持レジスタ９６は、１９ｂｉｔレジスタ９３が出力する１０ｂｉｔ値を分周手段（例えば、分周器）９７から入力される分周クロックの立ち上がりエッジのタイミングで積算して、桁上がりが生じた場合、Ｈレベルの選択信号Ｓｅｌｅｃｔを分周セレクタ９５へ出力する。
【００５４】
１加算器（＋１）９４は、１９ｂｉｔレジスタ９３から入力される上位９ｂｉｔ値に１を加算した９ｂｉｔ値を分周セレクタ９５へ出力する。分周セレクタ９５は、誤差保持レジスタ９６からの選択信号Selectに基づき、１９ｂｉｔレジスタ９３から入力される９ｂｉｔ値と１加算器（＋１）９４から入力される９ｂｉｔ値のうちの一方の９ｂｉｔ値を分周器９７へ出力する。
【００５５】
分周器９７は、入力された９ｂｉｔ値の周期の分周パルス信号を誤差保持レジスタ９６及び出力セレクタ９８へ出力する。出力セレクタ９８は、オン信号ＯＮがＨレベルのとき、選択信号Selectとして機能して分周器９７の出力する分周パルス信号を制御信号Ｓ６０として選択して出力し、オン信号ＯＮがＬレベルのとき、Ｌレベルを選択して出力する。
【００５６】
図６は、図５中のテーブルレジスタ８３の例を示す図である。
テーブルレジスタ８３は、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を格納し、演算器８２から入力される５ｂｉｔ値に対応する８ｂｉｔ値を読み出して乗算器８５へ出力する。図６において、テーブルレジスタ８３は、例えば、入力５ｂｉｔ値が０Ｂｈｅｘであれば、０６ｈｅｘの８ｂｉｔ値を出力する。
【００５７】
図７は、図５中のテーブルレジスタ８４の例を示す図である。
テーブルレジスタ８４は、入力される７ｂｉｔ値を８ｂｉｔ値に変換し、乗算器８５へ出力する。テーブルレジスタ８４は、００ｈｅｘ〜７Ｆｈｅｘの範囲の入力値７ｂｉｔに対し、対応する出力値８ｂｉｔ、分周比整数部が格納されている。例えば、入力値７ｂｉｔが０Ｂｈｅｘであれば、出力値８ｂｉｔとして５４ｈｅｘを出力する。分周比整数部は、９ｂｉｔから構成され、分周比整数部９ｂｉｔの中の上位２ｂｉｔは、常に“１”“１”であり、分周比整数部９ｂｉｔ中の下位７ｂｉｔは、入力値７ｂｉｔに相当する。
【００５８】
図８−１及び図８−２は、図５中のカウンタ上限値テーブルレジスタ９０の例を示す図である。  カウンタ上限値テーブルレジスタ９０は、分周比値の第２上限値を保持し、目標値８ｂｉｔ値の入力に応じて１９ｂｉｔ値を演算器９１へ出力する。目標値８ｂｉｔ値００ｈｅｘ〜ＦＦｈｅｘの入力に対し、６０１００ｈｅｘ〜７３５８０ｈｅｘの１９ｂｉｔ値を出力する。図８−１及び図８−２において、例えば、１９ｂｉｔ値６０１００ｈｅｘは、周波数１３０．１２ｋＨｚに対応し、１９ｂｉｔ値７３５８０ｈｅｘは、周波数１０８．３７ｋＨｚに対応している。カウンタ上限値テーブルレジスタ９０は、入力値８ｂｉｔ値の値が大きくなるにしたがって低い周波数に対応する１９ｂｉｔ値を出力する。
【００５９】
（画像形成装置の全体の動作）
図３及び図４において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page  Description  Language、ページ記述言語）等で記述された印刷データが入力されると、この印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換され、ＬＥＤヘッドインタフェース部５２及びプリンタエンジン制御部５３へ送られる。プリンタエンジン制御部５３により、サーミスタ６５の検知値に応じて定着器１８内のヒータ５９が制御され、定着器１８内の熱定着ローラが所定の温度になり、印字動作が開始される。
【００６０】
給紙カセット１３にセットされた用紙１５は、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上に搬送される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃにおいて、電子写真プロセスにより、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像が形成される。この時、前記ビットマップデータに応じて各ＬＥＤヘッド３Ｋ，３Ｍ，３Ｙ，３Ｃが点灯される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、電源装置７０から各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加された高電圧のＤＣバイアスにより、転写ベルト８上を搬送される用紙１５に転写される。用紙１５に４色のトナー像が転写された後、定着器１８によって定着されて排紙される。
【００６１】
（高圧電源装置の動作）
図１に基づき、高圧電源装置７０の動作を説明する。
【００６２】
本参考例においては、４出力の転写高圧電源装置であるが、４出力は同構成となるので、１出力のみ説明する。
【００６３】
プリンタエンジン制御部５３は、リセット信号ＲＥＳＥＴをＬレベルとすると、高圧制御部６０内部のレジスタ等の設定が初期化される。次にプリンタエンジン制御部５３は、目標値設定信号ＤＡＴＡを高圧制御部６０へ出力する。目標値設定信号ＤＡＴＡの８ｂｉｔ値は、００〜ＦＦｈｅｘの範囲であり、この８ｂｉｔ値の範囲は、出力電圧０Ｖ〜１０ｋＶの範囲に対応する。
【００６４】
プリンタエンジン制御部５３は、所定のタイミングで、図３における用紙１５が各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃと各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃとの間にある間、オン信号ＯＮをＨレベルにする。用紙１５の有無については、用紙検出センサ４０で検出タイミングから紙搬送スピードに対応した所定時間を計測して認識する。
【００６５】
高圧制御部６０は、オン信号ＯＮがＨレベルになると、出力端子ＯＵＴ１１から、直ちに、制御信号Ｓ６０を出力する。圧電トランス駆動回路７４は、高圧制御部６０から入力される制御信号Ｓ６０により２４ＶのＤＣ電源７３から供給されるＤＣ２４Ｖをスイッチングし、圧電トランス７５の入力端子７５ａに半波正弦波の駆動パルスＳ７４を印加する。これにより、圧電トランス７５の出力端子７５ｂから、正弦波の高圧のＡＣ出力電圧Ｓ７５を出力する。
【００６６】
整流回路７６は、ＡＣ出力電圧Ｓ７５を平滑整流し、出力負荷ＺＬ、即ち、転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃの軸に、高圧のＤＣ出力電圧Ｓ７６を印加する。出力電圧変換手段７７は、高圧のＤＣ出力電圧Ｓ７６を０〜３．３Ｖの範囲の検出値Ｓ７７に分圧変換し、この検出値Ｓ７７を高圧制御部６０の入力端子ＩＮ１１へ供給する。
【００６７】
図２に基づき、高圧電源装置７０の回路の動作を詳細に説明する。
水晶発振器７１は、入力端子ＶＤＤ及び出力イネーブル端子ＯＥに、３．３ＶのＤＣ電源７１ａからＤＣ３．３Ｖの電圧が入力されると発振し、クロック出力端子ＣＬＫ＿ＯＵＴから５０ＭＨｚのクロックＳ７１を出力する。クロックＳ７１は抵抗７１ｂを介して高圧制御部６０の入力端子ＣＬＫ＿ＩＮに入力される。
【００６８】
高圧制御部６０は、クロックＳ７１に同期して動作し、５０ＭＨｚを分周した３０％オンデューティの制御信号Ｓ６０を出力端子ＯＵＴ１１から出力する。出力された制御信号Ｓ６０は、ＮＭＯＳ７４ｄのゲートに入力され、インダクタ７４ｃを介してＤＣ電源７３のＤＣ２４Ｖがスイッチングされる。インダクタ７４ｃとコンデンサ７４ｅと圧電トランス７５とにより構成される共振回路により、圧電トランス７５の入力端子７５ａに半波正弦波電圧が印加される。これにより、圧電トランス９５の出力端子７５ｂから、ＮＭＯＳ７４ｄのスイッチング周波数に応じたＡＣ出力電圧Ｓ７５が出力される。ＡＣ出力電圧Ｓ７５は整流回路７６に入力され、整流回路７６のダイオード７６ａ、７６ｂ及びコンデンサ７６ｃにより、平滑整流されＤＣ出力電圧Ｓ７６に変換され、ＤＣ出力電圧Ｓ７６は、抵抗７６ｄを介して負荷ＺＬ及び出力電圧変換手段７７へ供給される。
【００６９】
出力電圧変換手段７７は、入力されたＤＣ出力電圧Ｓ７６を、抵抗値１００ＭΩの抵抗７７ａと抵抗値３３ｋΩの抵抗７７ｂにより、３．３／１００００に分圧し、抵抗７７ｃとコンデンサ７７ｄによるＲＣフィルタによりリップルを除去し、オペアンプ７７ｅによるボルテージフォロア回路によりインピーダンス変換した検出値Ｓ７７を、高圧制御部６０の入力端子ＩＮ１１へ供給される。
【００７０】
（高圧電源装置内の制御部の動作）
高圧制御部６０は、１３０．２１ｋＨｚ、即ち、５０ＭＨｚの３８４（１８０ｈｅｘ）分周から駆動を開始し、オン信号ＯＮがＨレベルになると、出力端子ＯＵＴ１１から制御信号Ｓ６０を出力する。
【００７１】
制御信号Ｓ６０が圧電トランス駆動回路７４に入力されると、制御信号Ｓ６０の周波数に応じた駆動パルスＳ７４が圧電トランス７５の入力端子７５ａへ供給され、圧電トランス７５の出力端子７５ｂからＡＣ出力電圧Ｓ７５が出力され、このＡＣ出力電圧Ｓ７５に応じて、整流回路７６の出力からＤＣ出力電圧Ｓ７６、出力電圧変換手段７７の出力から検出値Ｓ７７が出力される。
【００７２】
出力電圧変換手段７７から入力される検出値Ｓ７７は、ＡＤＣ８１によりデジタル値化され、目標設定値８ｂｉｔ値と比較される。駆動開始直後は、デジタル化された検出値Ｓ７７は目標設定値８ｂｉｔ値未満である間は、分周比値を増加させ、制御信号Ｓ６０の駆動周波数を下げて行く制御が行われる。検出値Ｓ７７が目標設定電圧に到達すると、分周比値の増減が交互に行われ、駆動周波数の増減が行われることになるが、制御遅延があるため、ほぼ一定の平均駆動周波数に制御され、高圧のＤＣ出力電圧Ｓ７６は、定電圧で安定する。
【００７３】
以下、図５に基づき、高圧電源装置内の高圧制御部６０の具体的動作を説明する。
周期値レジスタ８７により、１３ｂｉｔの１Ｂ５８ｈｅｘ、７０００がタイマ８８に設定される。タイマ８８は、周期値レジスタ８７により設定された値７０００を５０ＭＨｚのクロックでカウント値が０になるまで、カウントダウンし、タイマ８８のカウント値が０になると、再度７０００が設定され、カウンタ８９のカウント値が０となる毎に立ち上がる１４０μｓｅｃの周期の信号をＡＤＣ８１及び演算器９１に出力する。
【００７４】
ＡＤＣ８１は、アナログの検出値Ｓ７７をＡＤ変換して、その結果の１２ｂｉｔ値を演算器８２及び比較器８６へ出力する。
【００７５】
図９は、図５中の演算器８２における処理の流れを示すフローチャートである。
ステップＳＴ１において、演算器８２の処理が開始されると、ステップＳＴ２へ進む。
ステップＳＴ２において、８ｂｉｔの目標設定値が００ｈｅｘか否かの判定がされ、目標設定値が００ｈｅｘであれば（Ｙ）、ステップＳＴ３へ進み、目標設定値が００ｈｅｘでなければ（Ｎ）、ステップＳＴ４へ進む。
【００７６】
ステップＳＴ３において、ＡＤＣ８１の検出値が０２０ｈｅｘ以上か否かの判定がされ、ＡＤＣ８１の検出値が０２０ｈｅｘ以上であれば（Ｙ）、ステップＳＴ５へ進み、ＡＤＣ８１の検出値が０２０ｈｅｘ未満であれば（Ｎ）、ステップＳＴ６へ進む。
【００７７】
ステップＳＴ４において、ＡＤＣ８１の検出値１２ｂｉｔを目標設定値８ｂｉｔで除算した値が０２０ｈｅｘ以上か否かの判定がされ、以上であれば（Ｙ）、ステップＳＴ７へ進み、未満であれば（Ｎ）、ステップＳＴ８へ進む。
【００７８】
ステップＳＴ５において、演算器８２の５ｂｉｔの出力値を１Ｆｈｅｘとし、ステップＳＴ９へ進む。ステップＳＴ６において、演算器８２の５ｂｉｔの出力値をＡＤＣ８１の検出値１２ｂｉｔの下位５ｂｉｔとし、ステップＳＴ９へ進む。ステップＳＴ７において、演算器８２の５ｂｉｔの出力値を１Ｆｈｅｘとし、ステップＳＴ９へ進む。ステップＳＴ８において、演算器８２の５ｂｉｔの出力値をＡＤＣ８１の検出値１２ｂｉｔを目標設定値８ｂｉｔで除した値とし、ステップＳＴ９へ進む。ステップＳＴ９において、演算器８２の処理を終了する。
【００７９】
以上の演算器８２の処理により、演算器８２の５ｂｉｔの出力値は、テーブルレジスタ８３へ入力され、テーブルレジスタ８３は、図６に示されたように、５ｂｉｔ値の入力に対応した８ｂｉｔ値を出力する。テーブルレジスタ８４は、１９ｂｉｔレジスタ９３が出力する７ｂｉｔ値（ｂｉｔ１６〜ｂｉｔ１０）が入力され、図７に示されたように、入力７ｂｉｔ値に対応した出力８ｂｉｔ値を乗算器８５へ出力する。乗算器８５は、テーブルレジスタ８３が出力する８ｂｉｔ値と、テーブルレジスタ８４が出力する８ｂｉｔ値と、を乗算して１６ｂｉｔ値を演算器９１へ出力する。
【００８０】
比較器８６は、オン信号ＯＮのＬレベルが入力されているときは、常にＬレベルを出力し、オン信号ＯＮのＨレベルが入力されている間は、目標値８ｂｉｔとＡＤＣ８１の出力する上位８ｂｉｔ値との関係により、下記のようなＨレベル又はＬレベルを出力する。
目標値８ｂｉｔ値＞ＡＤＣ８１の出力上位８ｂｉｔ値の場合は、Ｈレベル
目標値８ｂｉｔ値≦ＡＤＣ８１の出力上位８ｂｉｔ値の場合は、Ｌレベル
【００８１】
図１０は、図５中の演算器９１における処理の流れを示すフローチャートである。  演算器９１は、１９ｂｉｔレジスタ９３の１９ｂｉｔ値を設定更新する。なお、フローチャートで示してあるが、回路は論理記述言語等により記述されハードウェアにより実現される。
【００８２】
ステップＳＴ２１において、演算器９１の処理が開始されると、ステップＳＴ２２へ進む。ステップＳＴ２２において、リセット信号ＲＥＳＥＴの入力により、１９ｂｉｔレジスタ９３の上位９ｂｉｔに、カウンタ初期値レジスタ８９に格納された９ｂｉｔ値である１８０ｈｅｘを上位９ｂｉｔにセットし、下位１０ｂｉｔに、０００ｈｅｘ、即ち、６００００ｈｅｘをセットし、ステップＳＴ２３へ進む。
【００８３】
ステップＳＴ２３において、タイマ８８の立ち上がりエッジを検出したか否かの判定がされ、タイマ８８の立ち上がりエッジを検出したときは（Ｙ）、ステップＳＴ２４へ進み、タイマ８８の立ち上がりエッジが検出しないときは（Ｎ）、タイマ８８の立ち上がりエッジが検出されるまでステップＳＴ２３の処理が繰り返される。
【００８４】
ステップＳＴ２４において、比較器８６の出力信号がＨレベルか否かの判定がされ、比較器８６の出力信号がＨレベルであれば（Ｙ）、ステップＳＴ２５へ進み、比較器８６の出力がＬレベルであれば（Ｎ）、ステップＳＴ２６へ進む。
【００８５】
ステップＳＴ２５において、演算器９１は、１９ｂｉｔレジスタ９３の１９ｂｉｔ値に、乗算器８５の出力１６ｂｉｔ値を加算し、ステップＳＴ２７へ進む。テーブルレジスタ８４は、１９ｂｉｔレジスタ９３の１９ｂｉｔ出力のうちの７ｂｉｔ値（ｂｉｔ１７〜１１）が入力され、図７に示されたように、入力７ｂｉｔ値に対応する８ｂｉｔ値を演算器８５へ出力する。図６に示されたテーブルレジスタ８３の出力する８ｂｉｔ値と、図７に示されたテーブルレジスタ８４の出力する８ｂｉｔ値とが乗算器８５に入力され、乗算器８４で乗算されて１６ｂｉｔ値として１９ｂｉｔレジスタ９３の１９ｂｉｔ値に加算される。
【００８６】
ステップＳＴ２７において、１９ｂｉｔレジスタ９３の１９ｂｉｔ値に乗算器８５の出力１６ｂｉｔ値を加算した１９ｂｉｔ値が、カウンタ上限値テーブルレジスタ９０から入力された１９ｂｉｔ値より大きいか否かの判定がされ、大きければ（Ｙ）、ステップＳＴ２８へ進み、そうでなければ（Ｎ）、ステップＳＴ３１へ進む。ここで、カウンタ上限値テーブルレジスタ９０から入力される１９ｂｉｔ値は、図８−１及び図８−２に示したように、目標値８ｂｉｔ値に応じた分周比値の制御範囲の上限値である。
【００８７】
ステップＳＴ２８において、演算器９１の出力１９ｂｉｔ値をカウンタ上限値テーブルレジスタ９０から入力された１９ｂｉｔ値とし、ステップＳＴ３１へ進む。
【００８８】
ステップＳＴ２６において、１９ｂｉｔレジスタ９３の１９ｂｉｔ値から乗算器８５の出力１６ｂｉｔ値を減算し、ステップＳＴ２９へ進む。
【００８９】
ステップＳＴ２９において、１９ｂｉｔレジスタ９３の１９ｂｉｔ値から乗算器８５の出力１６ｂｉｔ値を減算した１９ｂｉｔ値のうちの上位９ｂｉｔ値が、カウンタ初期値レジスタ８９から入力された９ｂｉｔ値のカウンタ初期値１８０ｈｅｘより小さいか否か、即ち、１９ｂｉｔレジスタ９３の１９ｂｉｔ値から乗算器８５の出力１６ｂｉｔ値を減算した１９ｂｉｔ値が６００００ｈｅｘ未満かの判定がされる。そうであれば（Ｙ）、ステップＳＴ３０へ進み、そうでなければ（Ｎ）、ステップＳＴ３１へ進む。
【００９０】
ステップＳＴ３０において、演算器９１は、１９ｂｉｔ値を、上位９ｂｉｔ値をカウンタ初期値１８０ｈｅｘ、下位１０ｂｉｔを０００ｈｅｘ、即ち、６００００ｈｅｘとし、ステップＳＴ３１へ進む。
【００９１】
ステップＳＴ３１において、演算器９１は、演算結果の１９ｂｉｔ値を１９ｂｉｔレジスタ９３に設定する。
【００９２】
以上説明したフローにより、１９ｂｉｔレジスタ９３の１９ｂｉｔ値は、６００００ｈｅｘ〜７３５８０ｈｅｘの範囲に制御される。なお、演算器９１における処理の流れをフローチャートで示してあるが、回路は論理記述言語等により記述されハードウェアにより実現される。
【００９３】
図５において、１９ｂｉｔレジスタ９３は、演算器９１の演算結果１９ｂｉｔ値の上位９ｂｉｔ値を１加算器（＋１）９４及び分周セレクタ９５へ出力すると共に、演算器９１の演算結果１９ｂｉｔ値の下位１０ｂｉｔ（ｂｉｔ９〜０）値を誤差保持レジスタ９６へ出力する。
【００９４】
１加算器（＋１）９４は、１９ｂｉｔレジスタ９３から入力される上位９ｂｉｔ値に１を加算した９ｂｉｔ値を出力する。誤差保持レジスタ９６は、分周器９７の出力の立ち上がりエッジ毎に、１９ｂｉｔレジスタ９３から入力される下位１０ｂｉｔ（ｂｉｔ９〜０）値を積算し、積算値の桁上がりが発生し、１１ｂｉｔ目が１となった場合に分周セレクタ９５に選択信号SelectとしてＨレベルの信号を出力する。
【００９５】
分周セレクタ９５は、誤差保持レジスタ９６からＨレベルの信号が入力された場合には１加算器（＋１）９４の出力する９ｂｉｔ値を、そうでない場合は、１９ｂｉｔレジスタ９３の上位９ｂｉｔ値を分周器９７へ出力する。分周器９７は、分周セレクタ９５から入力される９ｂｉｔ値を分周比値として、クロックを分周した信号を誤差保持レジスタ９６及び出力セレクタ９８に出力する。
【００９６】
出力セレクタ９８は、オン信号ＯＮがＨレベルの場合、選択信号Selectとして機能し、分周器９７の出力を制御信号Ｓ６０として選択して出力し、オン信号ＯＮがＬレベルの場合にはＬレベルを選択して出力する。
【００９７】
以上の処理により、１９ｂｉｔレジスタ９３の上位９ｂｉｔ値及び上位９ｂｉｔ値に１加算した値が交互に出力され、分周比値の平均値は、（上位９ｂｉｔ値）＋（下位１０ｂｉｔ／１０２４）となる。
【００９８】
図１１は、参考例の高圧電源装置７０の高圧出力の立ち上がり特性を説明するための特性図である。
【００９９】
図１１において、横軸は時間を、縦軸は出力電圧を表しており、Ｐ１，Ｐ２，Ｐ３は、オン信号がそれぞれＬレベル、Ｈレベル、Ｌレベルの期間の出力電圧の立ち上がり特性を示している。Ｐ１における目標設定値８ｂｉｔ値は００ｈｅｘであり、Ｐ２における目標設定値８ｂｉｔ値は８０ｈｅｘであり、Ｐ３における目標設定値８ｂｉｔ値は００ｈｅｘである。
【０１００】
Ｐ２に着目すると、出力電圧の立ち上がり特性は、オーバシュートすることなく、出力電圧の目標値に収束している。
【０１０１】
図１２（ａ），（ｂ）は、参考例の高圧電源装置７０の目標設定８ｂｉｔ値に対する制御信号の周波数の関係を示す特性図である。
【０１０２】
図１２（ａ）は、負荷ＺＬが５０ＭΩのときの、設定値８ｂｉｔ値、圧電トランス７５の出力電圧Ｓ７５、分周比値１９ｂｉｔ値、制御信号Ｓ６０の周波数の関係、及び図１２（ｂ）は、無負荷のときの、設定値８ｂｉｔ値、出力電圧、分周比値１９ｂｉｔ値、制御信号Ｓ６０の周波数の関係を示している。
【０１０３】
なお、図１２（ａ），（ｂ）における出力電圧は、図２における１００ＭΩの抵抗７６ｄとダイオード７６ｂの接続点の測定電圧である。これは、圧電トランス７５の出力端子７５ｂは、インピーダンスが極めて高く、直接測定するとＡＣ出力電圧Ｓ７５の値が変化してしまい、直接測定することができないためであり、図２における１００ＭΩの抵抗７６ｄとダイオード７６ｂの接続点の出力電圧を測定し代用している。
【０１０４】
図１３は、本参考例の高圧電源装置７０における出力電圧の周波数特性と周波数制限曲線Ｑとの関係を示す特性図である。
【０１０５】
図１３は、横軸を周波数（ｋＨｚ）、縦軸を出力電圧（Ｖ）として、図１２（ａ），（ｂ）における制御信号Ｓ６０の周波数と、その周波数に対する圧電トランス７５のＡＣ出力電圧Ｓ７５をプロットしたものである。
【０１０６】
図１３に描かれた曲線Ｑは、カウンタ上限値テーブルレジスタ９０で目標値に応じて設定された上限分周比値における制御信号Ｓ６０の周波数に対する出力電圧Ｓ７５の関係を示す曲線である。
【０１０７】
この曲線Ｑと、図１２（ａ），（ｂ）に基づきプロットした点を見ると、負荷ＺＬ＝５０ＭΩ及び無負荷におけるプロット点は、曲線Ｑの上方に存在している。このことから、負荷ＺＬが５０ＭΩ相当〜無負荷の範囲において、制御信号Ｓ６０の周波数は、目標電圧に対応して設定された周波数以下には存在しない。
【０１０８】
転写バイアスは、通常２０００Ｖ〜５０００Ｖで転写電流は１０μＡ程度であるので、本参考例の制限は以上説明したように設定した。但し、負荷電流によって変更可能であり、装置特性次第で他の値も取り得る。なお、負荷ＺＬに直接印加される電圧は、負荷電流値に依存して変化する。目標電圧に対して負荷ＺＬが５０ＭΩ未満で負荷電流が大きな場合は、出力電圧は目標電圧より低くなる。
【０１０９】
又、故障発生時、例えば、出力電圧変換手段７７内の抵抗７７ｂが短絡状態での故障の場合は検出電圧が０Ｖとなり、ＡＤＣ８１の出力値０００ｈｅｘが保持されるため、カウンタ上限値テーブルレジスタ９０の設定値により制限される周波数まで制御周波数が下げられ、例えば、目標値８ｂｉｔ値が８０ｈｅｘの場合、上限分周比値７２ＡＥ５ｈｅｘに制限され、下限周波数１０９．００ｋＨｚで駆動され、約５８００Ｖ（無負荷時）以下の出力となる。以上のことから、出力電圧変換手段７７に故障が生じても目標電圧を大きく逸脱した高い出力電圧は出力されない。
【０１１０】
（参考例の変形例）
本参考例では、出力電圧の範囲を０〜７ｋＶとしたが、プリンタエンジン制御部５３の制御プログラム次第で同じ回路を用いた場合でも、出力電圧の範囲を、例えば、０〜５ｋＶとすることが可能であり、出力電圧の範囲に応じて、圧電トランス７５の出力側に設ける回路の放電対策、部品耐圧を選択可能である。
【０１１１】
（参考例の効果）
本参考例によれば、次の（１）〜（３）のような効果がある。
【０１１２】
（１）  出力電圧Ｓ７５の目標値に応じて分周比値の制御範囲の上限を設けるようにしている。そのため、高圧電源装置７０は、制御信号Ｓ６０の周波数制御範囲の上限が、出力電圧の目標値に応じて設定可能である。
【０１１３】
（２）  高圧電源装置７０は、制御信号Ｓ６０の周波数制御範囲の上限が出力電圧Ｓ７５の目標値に応じて設定される。そのため、出力電圧変換手段７７が故障した場合にも、予期せぬ高圧の出力電圧Ｓ７５が出力されない。
【０１１４】
（３）  出力電圧変換手段７７が故障した場合にも、予期せぬ高圧の出力電圧Ｓ７５が出力されないため、圧電トランス７５の出力側の回路設計において、予期せぬ高圧の出力電圧Ｓ７５が出力されることを考慮した安全設計の必要がなくなり、絶縁距離確保や放電対策などコスト及び寸法の増大を回避することができる。
【実施例１】
【０１１５】
本発明の実施例１の画像形成装置１の構成は、参考例における図３、４の画像形成装置１の構成と同様である。又、実施例１の高圧電源装置７０Ａの構成は、参考例における図１、２の高圧電源装置７０の構成と、高圧電源装置内の高圧制御部６０の構成を除き、同様である。
【０１１６】
そのため、実施例１の構成については、高圧電源装置内の高圧制御部６０Ａの構成のみについて説明し、他の部分の構成の説明を省略する。
【０１１７】
（高圧電源装置内の高圧制御部の構成）
図１４は、実施例１の高圧制御部６０Ａの構成を示すブロック図であり、参考例の高圧制御部６０の構成を示す図５中の要素と共通の要素には共通の符号が付されている。
【０１１８】
本実施例１の高圧制御部６０Ａには、参考例と構成の同一の第２上限値設定手段（例えば、カウンタ上限値テーブルレジスタ）９０に加え、第１上限値設定手段（例えば、カウンタ上限値レジスタ）１５１が追加されている。又、本実施例１の高圧制御部６０Ａには、参考例の演算器９１、分周比２値化処理部９２に替えて、これらとは構成の異なる演算手段（例えば、演算器）１５２、及び分周比２値化処理部９２Ａが設けられている。
【０１１９】
カウンタ上限値レジスタ１５１は、予め格納された固定のカウンタの第１上限値９ｂｉｔ値を演算器１５２へ出力する機能を有している。カウンタ上限値テーブルレジスタ９０は、実施例１と同様の構成であり、入力される目標値８ｂｉｔ値に対応した第２上限値に対応する１９ｂｉｔ値を分周比２値化処理部９２Ａへ出力する機能を有している。
【０１２０】
演算器１５２は、乗算器８５、比較器８６、タイマ８８、カウンタ初期値レジスタ８９、及びカウンタ上限値レジスタ１５１からの入力に基づいて、分周比２値化処理部９２Ａ内の１９ｂｉｔ値を演算更新して設定する機能を有している。
【０１２１】
分周比２値化処理部９２Ａには、参考例の分周比２値化処理部９２と構成が同一である１加算器（＋１）９４、分周セレクタ９５、誤差保持セレクタ９６、分周手段（例えば、分周器）９７、及び出力セレクタ９８と、参考例の１９ｂｉｔレジスタ９３とは構成が異なる２個の第１レジスタ（例えば、１９ｂｉｔレジスタ）１５３及び第２レジスタ（例えば、１９ｂｉｔレジスタ）１５４と、が設けられている。演算器１５２、及び１９ｂｉｔレジスタ１５３，１５４等により、分周比値制御手段が構成されている。
【０１２２】
１９ｂｉｔレジスタ１５３は、上位９ｂｉｔが分周比値整数部、下位１０ｂｉｔが小数部である１９ｂｉｔレジスタであり、１９ｂｉｔ値を演算器１５２に出力すると共に上位９ｂｉｔで構成される分周比の整数部のうち下位７ｂｉｔ値をテーブルレジスタ８４に出力する。１９ｂｉｔレジスタ１５３は、演算器１５２が演算更新した１９ｂｉｔ値を所定のタイミングで受け取り、もう一方の１９ｂｉｔレジスタ１５４へ出力する。
【０１２３】
１９ｂｉｔレジスタ１５４は、１９ｂｉｔレジスタ１５３から入力される演算更新された１９ｂｉｔ値とカウンタ上限値テーブルレジスタ９０から入力される１９ｂｉｔ値とに基づき、何れか一方の１９ｂｉｔ値を採用し、この採用した１９ｂｉｔ値のうちの上位９ｂｉｔ値を１加算器（＋１）９４及び分周セレクタ９５へ出力すると共に、下位１０ｂｉｔ（ｂｉｔ９〜０）値を誤差保持レジスタ９６へ出力する。
【０１２４】
実施例１の高圧制御部６０Ａのその他の構成については、参考例の高圧制御部６０の構成と同様である。
【０１２５】
（実施例１の高圧電源装置内の高圧制御部の動作）  上述したように、本実施例１の構成のうち、高圧電源装置内の高圧制御部６０を除く構成は、参考例の構成と同様であるので、実施例１の動作については、高圧電源装置内の高圧制御部６０Ａの動作のみについて説明し、その他の部分の動作説明は省略する。
【０１２６】
図１５は、図１４中の演算器１５２の処理の流れを示すフローチャートである。
演算器１５２は、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値を演算更新して設定する。なお、フローチャートで示してあるが、回路は論理記述言語等によりハードウェアにより実現される。
【０１２７】
ステップＳＴ４１において、演算器１５２の処理が開始されると、ステップＳＴ４２へ進む。ステップＳＴ４２において、リセット信号ＲＥＳＥＴの入力により、１９ｂｉｔレジスタ１５３に、カウンタ初期値レジスタ８９に設定された下限値の９ｂｉｔ値である１８０ｈｅｘをセットし、下位１０ｂｉｔに、０００ｈｅｘ、即ち、６００００ｈｅｘをセットし、ステップＳＴ４３へ進む。
【０１２８】
ステップＳＴ４３において、タイマ８８の出力信号の立ち上がりエッジを検出したか否かの判定がされ、タイマ８８の出力信号の立ち上がりエッジを検出したときは（Ｙ）、ＳＴ４４へ進み、タイマ８８の出力信号の立ち上がりエッジが検出されないときは（Ｎ）、タイマ８８の出力信号の立ち上がりエッジが検出されるまでステップＳＴ４３の処理が繰り返される。
【０１２９】
ステップＳＴ４４において、比較器８６の出力信号がＨレベルか否かの判定がされ、比較器８６の出力信号がＨレベルであれば（Ｙ）、ステップＳＴ４５へ進み、比較器８６の出力信号がＬレベルであれば（Ｎ）、ステップＳＴ４６へ進む。
【０１３０】
ステップＳＴ４５において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値に乗質器８５の出力１６ｂｉｔ値を加算し、ステップＳＴ４７へ進む。テーブルレジスタ８４は、図７に示されたような入出力関係に従がって、入力される１９ｂｉｔレジスタ１５３のｂｉｔ１６〜１０の７ｂｉｔ値に対応した８ｂｉｔｉ値を乗算器８５へ出力する。テーブルレジスタ８３は、図６に示されたような入出力関係に従がって、演算器８２の出力５ｂｉｔ値に対応した８ｂｉｔ値を乗算器８５へ出力する。乗算器８５は、テーブルレジスタ８３の出力８ｂｉｔ値とテーブルレジスタ８４の出力８ｂｉｔ値が乗算され、１６ｂｉｔ値として出力される。
【０１３１】
ステップＳＴ４７において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値の上位９ｂｉｔ（第１分周比値）がカウンタ上限値レジスタ１５１の第１上限値１ＣＦｈｅｘより大きいか否かが判断され、１９ｂｉｔ値が７３Ｃ００ｈｅｘ以上の場合は（Ｙ）、ステップＳＴ４８へ進み、そうでない場合は（Ｎ）、ステップＳＴ５１へ進む。ステップＳＴ４８において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値の上位９ｂｉｔをカウンタ上限値レジスタ１５１の第１上限値１Ｃｈｅｘ、下位１０ｂｉｔを３ＦＦｈｅｘとし、ステップＳＴ５１へ進む。
【０１３２】
ステップＳＴ４６において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値から乗算器８５の出力１６ｂｉｔ値を減算し、ステップＳＴ４９へ進む。ステップＳＴ４９において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値の上位９ｂｉｔ値（第２分周比値）がカウンタ初期値レジスタ８９の下限値１８０ｈｅｘより小さいか否かが判断され、そうであれば（Ｙ）、ステップＳＴ５０へ進み、そうでなければ（Ｎ）、ステップＳＴ５１へ進む。ステップＳＴ５０において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値の上位９ｂｉｔをカウンタ初期値レジスタ８９の下限値１８０ｈｅｘ、下位１０ｂｉｔを０００ｈｅｘとし、ステップＳＴ５１へ進む。
【０１３３】
ステップＳＴ５１において、ステップＳＴ４７〜５０における演算器１５２の演算結果の１９ｂｉｔ値を１９ｂｉｔレジスタ１５３にセットし、ステップＳＴ４３へ戻り、以降、ステップＳＴ４３〜５１の処理を繰り返す。
【０１３４】
以上説明した演算器１５２の処理により、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値が演算更新される。この演算更新された１９ｂｉｔレジスタ値は、１９ｂｉｔレジスタ１５３から１９ｂｉｔレジスタ１５４へ出力される。１９ｂｉｔレジスタ１５４は、１９ｂｉｔレジスタ１５３から入力される１９ｂｉｔ値とカウンタ上限値テーブルレジスタ９０から入力される１９ｂｉｔ値を比較する。
【０１３５】
カウンタ上限値テーブルレジスタ９０の出力１９ｂｉｔ値＞１９ｂｉｔレジスタ１５３の出力値の場合には、１９ｂｉｔレジスタ１５４にカウンタ上限値テーブルレジスタ９０の出力値１９ｂｉｔ値を設定し、１９ｂｉｔレジスタ１５３の出力値の方が大きい場合には、１９ｂｉｔレジスタ１５４に１９ｂｉｔレジスタ１５３の１９ｂｉｔ値を設定する。
【０１３６】
１９ｂｉｔレジスタ１５４に設定された値は、実施例１の１９ｂｉｔレジスタ９３の１９ｂｉｔ値と同様に上位９ｂｉｔが分周比値整数部として、下位１０ｂｉｔが分周比値小数部として処理される。以降の動作は、参考例と同様である。
【０１３７】
以上説明したように、本実施例１では、１９ｂｉｔレジスタ１５３の出力する１９ｂｉｔ値の可変制御には制限を設けず、１９ｂｉｔレジスタ１５４において１９ｂｉｔレジスタ１５３の出力１９ｂｉｔ値を、カウンタ上限値テーブルレジスタ９０の出力値により制限して、周波数の制御を行う。
【０１３８】
図１６は、実施例１の高圧電源装置７０Ａの高圧出力の立ち上がり特性を説明するための特性図である。
【０１３９】
図１６において、横軸は時間を、縦軸は電圧を表しており、曲線Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は、オン信号がそれぞれＬレベル、Ｈレベル、Ｌレベル、Ｌレベル、及びＨレベルの期間の立ち上がり特性を示している。
【０１４０】
図１６において、曲線Ｒ２，Ｒ３，Ｒ４に着目すると、目標値８０ｈｅｘ、約５０００Ｖ出力から目標値２０ｈｅｘ、約１２５０Ｖに切り替えられる時も高圧出力が減衰する期間Ｒ３に制御分周比値も徐々に低下することとなり、アンダシュートを生じさせない。１９ｂｉｔレジスタ１５３の出力値は、８０ｈｅｘの目標値に対して７２７００〜７２Ａ００ｈｅｘの値から７０７００〜７０９００ｈｅｘへと減少していき、１９ｂｉｔレジスタ１５４の１９ｂｉｔ値が直ちに上限値７０ＡＥ２ｈｅｘ以下に制限されるが、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値は大きな値のままであるので、１９ｂｉｔ値レジスタ値が過剰に減じられた値をとることはない。
【０１４１】
参考例の高圧制御部６０の構成で、本実施例１の制御を行うと、１９ｂｉｔレジスタ値が７０ＡＥ２ｈｅｘに設定された状態でも、出力電圧が減衰し切らないため、１９ｂｉｔレジスタ値が過剰に減じられてアンダシュートを生じてしまう。これに対し、実施例１はアンダシュートやオーバシュートを生じやすい制御ゲインであっても安定した周波数制御と制御周波数の制限との両立が可能である。
【０１４２】
（実施例１の効果）
本実施例１によれば、演算器１５２において、１９ｂｉｔレジスタ１５３の１９ｂｉｔ値の演算更新には制限を設けず、１９ｂｉｔレジスタ１５４の出力において、分周器９７へ設定する分周比値を制限している。そのため、参考例の効果に加え、アンダシュートやオーバシュートを生じやすい制御ゲインであっても、制御信号Ｓ６０の安定した周波数制御と制御信号Ｓ６０の制御周波数制限との両立が可能となる。
【０１４３】
（その他の変形例）
本発明においては、カラータンデム方式の画像形成装置１の転写高圧電源として説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、転写用の高圧電源装置７０，７０Ａは、帯電用や現像用等の他の高圧電源装置にも適用可能である。
【符号の説明】
【０１４４】
１        画像形成装置
５３        プリンタエンジン部
５３ａ        目標値設定手段
６０，６０Ａ        高圧制御部
６３ａ        転写高圧回路
７０，７０Ａ        高圧電源装置
７１        発振器
７４        圧電トランス駆動回路
７５        圧電トランス
７６        整流回路
７７        出力電圧変換手段
８３，８４，９０        テーブルレジスタ
８２，９１，１５２        演算器
９７        分周器
【図１】
0005848547.tif 000002
【図２】
0005848547.tif 000003
【図３】
0005848547.tif 000004
【図４】
0005848547.tif 000005
【図５】
0005848547.tif 000006
【図６】
0005848547.tif 000007
【図７】
0005848547.tif 000008
【図８−１】
0005848547.tif 000009
【図８−２】
0005848547.tif 000010
【図９】
0005848547.tif 000011
【図１０】
0005848547.tif 000012
【図１１】
0005848547.tif 000013
【図１２】
0005848547.tif 000014
【図１３】
0005848547.tif 000015
【図１４】
0005848547.tif 000016
【図１５】
0005848547.tif 000017
【図１６】
0005848547.tif 000018