(57)【特許請求の範囲】
【請求項１】
入力信号の振幅に基づいて利得を調整し、前記入力信号を増幅する増幅回路であって、
前記入力信号は、ローレベル及びハイレベルの遷移が繰り返されるバースト区間と、前記ローレベル及び前記ハイレベル間の中間レベルで変化しないアイドル区間と、を含み、
前記入力信号の振幅が第１の振幅値よりも小さいとき、及び、第２の振幅値よりも大きいとき、の前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さく、
前記第１の振幅値は、前記バースト区間内の前記入力信号の振幅よりも小さく、
前記第２の振幅値は、前記第１の振幅値と等しいか、又は、それよりも大きい、
ことを特徴とする、増幅回路。
【請求項２】
前記入力信号の振幅値を検出する振幅検出回路と、前記振幅検出回路の出力と第１及び第２の基準値を比較して第１及び第２の利得制御信号を発生する第１及び第２の比較器と、前記第１及び第２の利得制御信号に基づいて前記利得を調整する第１及び第２の利得調整素子と、前記入力信号を前記利得で増幅する増幅器と、を具備し、
前記第１の利得制御信号と前記第１の利得調整素子により、前記入力信号の振幅が前記第１の振幅値よりも小さいときの前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さくなり、
前記第２の利得制御信号と前記第２の利得調整素子により、前記入力信号の振幅が前記第２の振幅値よりも大きいときの前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さくなる、
ことを特徴とする、請求項１に記載の増幅回路。
【請求項３】
前記入力信号の振幅値を検出する振幅検出回路と、前記振幅検出回路の出力と第１及び第２の基準値を比較して第１及び第２の利得制御信号を発生する第１及び第２の比較器と、前記第１及び第２の利得制御信号に基づいて第３の利得制御信号を発生する第１の信号発生器と、前記第３の利得制御信号に基づいて前記利得を調整する利得調整素子と、前記入力信号を前記利得で増幅する増幅器と、を具備し、
前記第３の利得制御信号と前記利得調整素子により、前記入力信号の振幅が前記第１の振幅値よりも小さいとき、及び、前記第２の振幅値よりも大きいとき、の前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さくなる、
ことを特徴とする、請求項１に記載の増幅回路。
【請求項４】
第４の利得制御信号を発生する第２の信号発生器と、前記第４の利得制御信号に基づいて前記利得を調整する第１及び第２の利得調整素子と、前記入力信号を前記利得で増幅する増幅器と、を具備し、
前記第４の利得制御信号と前記第１の利得調整素子により、前記入力信号の振幅が前記第１の振幅値よりも小さいときの前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さくなり、
前記第４の利得制御信号と前記第２の利得調整素子により、前記入力信号の振幅が前記第２の振幅値よりも大きいときの前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さくなる、
ことを特徴とする、請求項１に記載の増幅回路。
【請求項５】
入力信号の振幅に基づいて利得を調整し、前記入力信号を増幅する増幅回路であって、
前記入力信号は、ローレベル及びハイレベルの遷移が繰り返されるバースト区間と、前記ローレベル及び前記ハイレベル間の中間レベルで変化しないアイドル区間と、を含み、
前記入力信号の振幅が第１の振幅値よりも小さいとき、及び、第２の振幅値よりも大きいとき、の前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さく、
前記第２の振幅値は、前記第１の振幅値と等しいか、又は、それよりも大きく、
前記入力信号の振幅が前記第１の振幅値よりも小さくなるときの前記利得の変化率は、前記入力信号の振幅が前記第２の振幅値よりも大きくなるときの前記利得の変化率よりも大きい、
ことを特徴とする、増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、増幅回路に関する。
【背景技術】
【０００２】
情報化社会の発展と電子デバイスの高性能化により、情報通信機器における信号伝送速度は、向上の一途を辿っている。その結果、高速信号伝送向けの増幅器の重要性が増してきている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−７５５４４号公報
【特許文献２】特開２００７−８１５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、信号伝送の信頼性を向上させる増幅回路を提案する。
【課題を解決するための手段】
【０００５】
実施形態によれば、増幅回路は、入力信号の振幅に基づいて利得を調整し、前記入力信号を増幅し、前記入力信号は、ローレベル及びハイレベルの遷移が繰り返されるバースト区間と、前記ローレベル及び前記ハイレベル間の中間レベルで変化しないアイドル区間と、を含み、前記入力信号の振幅が第１の振幅値よりも小さいとき、及び、第２の振幅値よりも大きいとき、の前記利得が、前記入力信号の振幅が前記第１及び第２の振幅値の間にある又は前記第１の振幅値である又は前記第２の振幅値であるときの前記利得よりも小さく、前記第１の振幅値は、前記バースト区間内の前記入力信号の振幅よりも小さく、前記第２の振幅値は、前記第１の振幅値と等しいか、又は、それよりも大きい。
【図面の簡単な説明】
【０００６】
【図１】増幅回路の第１の実施例を示す図。
【図２Ａ】入力信号の例を示す図。
【図２Ｂ】入力信号の例を示す図。
【図３】利得制御信号発生器の例を示す図。
【図４】振幅検出器の例を示す図。
【図５】比較器の例を示す図。
【図６】図５の比較器の入出力特性の例を示す図。
【図７】増幅器の例を示す図。
【図８】振幅検出値、利得制御信号、及び、増幅器利得の関係を示す図。
【図９Ａ】入力信号の振幅と増幅器の利得との関係を示す図。
【図９Ｂ】入力信号の振幅と増幅器の利得との関係を示す図。
【図１０】繰り返しバースト信号への適用効果を説明する図。
【図１１】繰り返しバースト信号への適用効果を説明する図。
【図１２】利得制御信号発生器の変形例を示す図。
【図１３】振幅検出器の変形例を示す図。
【図１４】振幅検出値、利得制御信号、増幅器利得を示す図。
【図１５】増幅器の変形例を示す図。
【図１６】増幅器の別の変形例を示す図。
【図１７】増幅回路の第２の実施例を示す図。
【図１８】補助信号発生器の例を示す図。
【図１９】利得制御信号、補助信号、増幅器利得の関係を示す図。
【図２０】増幅器の例を示す図。
【図２１】増幅回路の第３の実施例を示す図。
【図２２】増幅器の例を示す図。
【図２３】適用例としての信号伝送システムを示す図。
【図２４】電気信号伝送を行う送信器を示す図。
【図２５】光信号伝送を行う送信器を示す図。
【図２６】光信号伝送を行う受信器を示す図。
【図２７】リミッティングアンプの内部構成例を示す図。
【図２８】適用例としてのストレージシステムを示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら実施形態を説明する。
【０００８】
(1)   第１の実施例  
図１は、増幅回路（amplification circuit）の第１の実施例を示している。
【０００９】
入力信号Va1, Va2は、利得制御信号発生器（gain control signal generator）10及び増幅器（amplifier）20に入力される。
【００１０】
入力信号Va1, Va2は、例えば、図２Ａに示すように、ローレベル及びハイレベルの遷移が繰り返されるバースト区間と、ローレベル及びハイレベル間の中間レベルで変化しないアイドル区間と、を含む繰り返しバースト信号（電圧信号）である。
【００１１】
本例では、入力信号は差動信号とする。この場合、例えば、図２Ａに示すように、入力信号Va1, Va2は、正相信号Va1と、これと位相が反転している逆相信号Va2である。但し、これに限定されることはなく、入力信号がシングルエンド（単相）信号のときは、例えば、図２Ｂに示すように、入力信号Va1のみが増幅器20に入力される。
【００１２】
利得制御信号発生器10は、入力信号Va1, Va2に基づいて、第１及び第２の利得制御信号Vc1, Vc2を発生する。増幅器20は、第１及び第２の利得制御信号Vc1, Vc2により制御される利得により入力信号Va1, Va2を増幅し、出力信号Vd1, Vd2を出力する。
【００１３】
例えば、増幅器20は、利得調整素子30を有する。利得調整素子30は、第１及び第２の利得制御信号Vc1, Vc2に基づいて、増幅器20の利得を変化させる。
【００１４】
＜利得制御信号発生器の例＞  
図３は、利得制御信号発生器の例を示している。
【００１５】
利得制御信号発生器10は、入力信号Va1, Va2の振幅を検出する振幅検出器10aと、振幅検出器10aの出力信号（検出信号）Vb、並びに、第１及び第２の基準値Vth1, Vth2に基づいて、第１及び第２の利得制御信号Vc1, Vc2を出力する比較器10bと、を備える。比較器10bは、第１及び第２の比較器Com1, Com2を備える。第１及び第２の比較器Com1, Com2は、２つの入力端子Vip, Vinと、１つの出力端子Voと、を有する。
【００１６】
尚、本例では、第１の基準値Vth1は、第２の基準値Vth2よりも小さいものとして以下説明するが、本発明はこれに限定されるものではなく、第１の基準値Vth1が第２の基準値Vth2に等しくてもよいし、第１の基準値Vth1が第２の基準値Vth2よりも大きくてもよい。
【００１７】
＜振幅検出器の例＞  
図４は、振幅検出器の例を示している。
【００１８】
振幅検出器10aは、例えば、２つの電源端子Vdd, Vss間に接続されるＰＭＯＳトランジスタM1, M2及び抵抗素子R1を備え、ＰＭＯＳトランジスタで構成したＯＲ回路の構成となっている。
【００１９】
電源端子Vddは、例えば電源電圧（１．２Ｖ）とする。電源端子Vssは、例えばグランド（０Ｖ）とする。また、ＰＭＯＳトランジスタ M1のゲート（制御端子）は、入力信号Va1が入力される入力端子Vipに接続される。ＰＭＯＳトランジスタ M2のゲートは、入力信号Va2が入力される入力端子Vinに接続される。検出信号Vbは、ＰＭＯＳトランジスタ M1, M2及び抵抗素子R1間の出力端子Voから出力される。
【００２０】
図４の振幅検出器10aの入出力特性例を図８の（ａ）に示す。
【００２１】
入力電圧（Va1-Va2）が０Ｖからプラス及びマイナスのどちらに変化しても、出力電圧Vbは増加する。ここで、入力信号Va1, Va2は差動信号であるため、入力電圧（Va1-Va2）は、第１の値と、第１の値と絶対値は同じで符号が逆の第２の値の間で変化する。出力電圧Vbもこれに追随して変化しようとするが、振幅検出器10aの動作帯域が入力信号Va1, Va2の信号帯域よりも低ければ、出力電圧Vbは、上述の第１及び第２の値に依存してほぼ一定の値とすることができる。即ち、振幅検出器10aは、入力信号の差動振幅を検出する回路として動作することができる。
【００２２】
尚、図４の振幅検出回路10aは、抵抗素子R1の代わりにゲートに所定のバイアス電圧を印加したＮＭＯＳトランジスタを用いてもよい。また、入力信号がシングルエンド信号のときは、入力信号をシングルエンド信号から差動信号に変換し、図４の振幅検出器10aに入力することが望ましい。
【００２３】
本例の振幅検出器10aはＰＭＯＳトランジスタで構成したＯＲ回路を用いたが、本発明はこれに限定されるものではなく、例えば、ＮＭＯＳトランジスタで構成したＯＲ回路を用いてもよい。即ち、電源電圧側に抵抗素子を配置し、グランド側にＮＭＯＳトランジスタを２つ並列に配置した構成である。
【００２４】
但し、この場合、ＰＭＯＳトランジスタで構成したＯＲ回路とは逆に、入力信号の差動振幅が大きくなるほど出力は小さくなる。このため、後述するような増幅器の利得調整が可能となるように、比較器10b、増幅器20、及び、利得調整素子30を、それぞれ適切に構成する必要がある。
【００２５】
＜比較器の例＞  
図５は、比較器の例を示している。
【００２６】
この比較器は、図３の第１又は第２の比較器Com1, Com2の例である。比較器は、入力トランジスタとしてのＮＭＯＳトランジスタ M3, M4と、負荷としてのカレントミラー接続されたＰＭＯＳトランジスタ M5, M6と、電流源I1と、を備えた差動増幅器である。
【００２７】
ＮＭＯＳトランジスタ M3のゲートは、入力端子Vipに接続され、ＮＭＯＳトランジスタ M4のゲートは、入力端子Vinに接続される。また、ＮＭＯＳトランジスタ M4のドレインとＰＭＯＳトランジスタ M6のドレインは、出力端子Voに接続される。電流源I1は、例えば、ゲートに所定のバイアス電圧が印加されたＮＭＯＳトランジスタで構成することができる。
【００２８】
図６は、図５の比較器の入出力特性の例を示している。
【００２９】
本例によれば、入力電圧（Vip−Vin）が大きくなると、出力電圧Voも大きくなり、入力電圧（Vip−Vin）が小さくなると、出力電圧Voも小さくなる。即ち、図５の比較器は、２つの入力端子Vip, Vinの比較結果を出力する回路として動作させることができる。
【００３０】
尚、図３の第１の比較器Com1は、振幅検出器10aからの検出信号Vbを入力端子Vipで受け、第１の基準値Vth1を入力端子Vinで受け、第１の利得制御信号Vc1を出力端子Voから出力する。
【００３１】
これにより、例えば、図８の（ａ）及び（ｂ）に示すように、検出信号Vbが第１の基準値Vth1よりも小さな値から第１の基準値Vth1よりも大きな値に変化するとき、第１の利得制御信号Vc1は増大する。
【００３２】
また、図３の第２の比較器Com2は、振幅検出器10aからの検出信号Vbを入力端子Vinで受け、第２の基準値Vth2を入力端子Vipで受け、第２の利得制御信号Vc2を出力端子Voから出力する。
【００３３】
これにより、例えば、図８の（ａ）及び（ｂ）に示すように、検出信号Vbが第２の基準値Vth2よりも小さな値から第２の基準値Vth2よりも大きな値に変化するとき、第２の利得制御信号Vc2は減少する。
【００３４】
尚、検出信号Vbと、第１又は第２の基準値Vth1, Vth2と、を入力する端子（Vip, Vin）を入れ替えてもよい。但し、これにより、検出信号Vbの変化に対する第１及び第２の利得制御信号Vc1, Vc2の電圧変化が、上述の例に比べて逆方向になる。このため、後述する増幅器の利得調整が可能となるように、振幅検出器10a、増幅器20、利得調整素子30を適切に構成する必要がある。
【００３５】
また、比較器10bの構成を、入力トランジスタとしてのＰＭＯＳトランジスタと、負荷としてのカレントミラー接続されたＮＭＯＳトランジスタと、を備えた差動増幅器としてもよい。この場合も、後述する増幅器の利得調整が可能となるように、振幅検出器10a、増幅器20、利得調整素子30を適切に構成する必要がある。
【００３６】
＜増幅器の例＞  
図７は、増幅器の例を示している。
【００３７】
増幅器20は、差動入力型であり、入力信号Va1, Va2を受けるＮＭＯＳトランジスタ M7, M8と、抵抗素子R3, R4と、電流源I2と、を備える。出力信号Vd1, Vd2は、ＮＭＯＳトランジスタ M7, M8のドレインから出力される。尚、入力信号がシングルエンド信号であるときは、ＮＭＯＳトランジスタ M8に基準電圧を入力してもよいし、増幅器20の前段で入力信号をシングルエンド信号から差動信号に変換し、増幅器20に入力してもよい。
【００３８】
増幅器20は、さらに、第１の利得制御信号Vc1により利得を変化させる第１の利得調整素子 M9と、第２の利得制御信号Vc2により利得を変化させる第２の利得調整素子 M10と、を備える。第１及び第２の利得調整素子 30 (M9, M10)は、それぞれ、ＮＭＯＳトランジスタ M7, M8のドレイン間に接続されるＰＭＯＳトランジスタであり、第１の利得調整素子 M9のゲートには第１の利得制御信号Vc1が、第２の利得調整素子 M10のゲートには第２の利得制御信号Vc2が入力される。
【００３９】
第１及び第２の利得調整素子 30 (M9, M10)は、ゲート電圧に応じてソース・ドレイン間の抵抗値が変化する。具体的には、ゲート電圧が小さいほどソース・ドレイン間の抵抗値が小さくなり、ゲート電圧が大きいほどソース・ドレイン間の抵抗値が大きくなる。
【００４０】
ここで、増幅器20の利得（より具体的には、入力信号を微小変動させたときの出力信号の変化である、小信号利得を指す）は、抵抗素子R3, R4の抵抗値、第１及び第２の利得調整素子 30 (M9, M10)のソース・ドレイン間の抵抗値、ＮＭＯＳトランジスタ M7, M8の出力抵抗値、に依存した負荷抵抗値と、ＮＭＯＳトランジスタ M7, M8の相互コンダクタンス（ゲート電圧を微小変動させたときのドレイン電流の変化量）と、の積で、おおよそ決まる。
【００４１】
このため、第１及び第２の利得調整素子 30 (M9, M10) のゲート電圧が小さいほど、増幅器20の負荷抵抗が小さくなるため、利得も小さくなる。また、ゲート電圧が大きいほど、増幅器20の負荷抵抗が大きくなるため、利得も大きくなる。
【００４２】
本例では、例えば、図８の（ａ）及び（ｂ）に示すように、検出信号Vbが第１の基準値Vth1よりも小さくなるとき、第１の利得制御信号Vc1は低下する一方で、第２の利得制御信号Vc2はその最大値であるか、最大値に向かって増大している。
【００４３】
即ち、第１の利得調整素子 M9のソース及びドレイン間の抵抗は小さくなる一方で、第２の利得調整素子 M10のソース及びドレイン間の抵抗は最大であるか、最大に向かって大きくなる。しかし、第１及び第２の利得調整素子M9, M10は並列接続されているため、これらの合成抵抗は、結局のところ小さくなる。即ち、図８の（ｃ）に示すように、増幅器20の利得（G）は、小さくなる。
【００４４】
次に、検出信号Vbが第２の基準値Vth2よりも大きくなるとき、第１の利得制御信号Vc1はその最大値であるか、最大値に向かって増大する一方で、第２の利得制御信号Vc2は低下する。即ち、第１の利得調整素子 M9のソース及びドレイン間の抵抗は最大であるか、最大に向かって大きくなる一方で、第２の利得調整素子 M10のソース及びドレイン間の抵抗は小さくなる。しかし、第１及び第２の利得調整素子M9, M10は並列接続されているため、これらの合成抵抗は結局小さくなる。即ち、増幅器20の利得は、小さくなる。
【００４５】
そして、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるとき、第１及び第２の利得調整素子M9, M10の合成抵抗は、検出信号Vbが第１の基準値Vth1よりも小さいとき、及び、検出信号Vbが第２の基準値Vth2よりも大きいとき、の合成抵抗よりも大きくなる。従って、この期間において増幅器20の利得は、大きくなる。
【００４６】
このようにして、検出信号Vbが第１の基準値Vth1よりも小さいとき、及び、検出信号Vbが第２の基準値Vth2よりも大きいとき、の増幅器20の利得を、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるときの増幅器20の利得よりも小さくすることができる。
【００４７】
増幅器20の利得は、例えば、図８の（ｃ）に示すように、検出信号Vbが第１及び第２の基準値Vth1, Vth2の範囲内にあるときにピークを有する。尚、増幅器20の利得は、振幅の変化に対して必ずしもピークをもつとは限らず、最大値付近でフラット（一定値）となってもよいし、全体の変動量に比べて小さな変動を有してもよい。
【００４８】
本例では、第１及び第２の利得調整素子30としてＰＭＯＳトランジスタを用いたが、これは、例えば、ＮＭＯＳトランジスタを用いてもよい。但し、この場合、ＰＭＯＳトランジスタを用いた利得調整素子とは逆に、第１及び第２の利得制御信号Vc1, Vc2が大きくなるほど増幅器20の利得が小さくなる。このため、上述した増幅器の利得調整が可能となるように、振幅検出器10aや比較器10bを適切に構成する必要がある。
【００４９】
本例の増幅器20は、図７に示した１つの差動増幅器であるとしたが、これに限らず、増幅器20は、その内部に複数の増幅器を有してもよい。また、このとき、利得調整素子による増幅器の利得制御は、複数ある増幅器の全てに対して行ってもよいし、一部のみに対して行ってもよい。また、第１の利得制御信号Vc1で利得調整を行う増幅器と、第２の利得制御信号Vc2で利得調整を行う増幅器は、必ずしも同じである必要はなく、異なっていてもよい。
【００５０】
＜第１及び第２の振幅値＞  
上述、及び、図８の（ｃ）に示した例では、検出信号Vbが第１の基準値Vth1よりも小さいとき、及び、検出信号Vbが第２の基準値Vth2よりも大きいとき、の増幅器20の利得は、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるときの増幅器20の利得よりも小さくなる。
【００５１】
しかし、増幅器20の利得特性は、第１及び第２の基準値Vth1, Vth2だけでなく、検出信号Vb、第１及び第２の利得制御信号Vc1, Vc2の特性や、振幅検出器10a、比較器Com1, Com2、第１及び第２の利得調整素子30の特性によっても変化する。また、現実の回路は、例えば、製造ばらつきにより、設計通りの特性が出るとも限らない。
【００５２】
このため、検出信号Vbが第１の基準値Vth1よりも小さいとき、又は、検出信号Vbが第２の基準値Vth2よりも大きいとき、の増幅器20の利得が、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるときの増幅器20の利得よりも大きくなることもある（例えば、検出信号Vbが第１及び第２の基準値Vth1, Vth2の範囲外にあるときに、増幅器20が利得のピークを有することがある）。
【００５３】
そこで、本例では、第１及び第２の振幅値で増幅器20の利得特性を定義することにする。
【００５４】
即ち、図９Ａに示すように、入力信号Va1, Va2の差動振幅が第１の振幅値V1よりも小さいとき、及び、差動振幅が第２の振幅値V2よりも大きいとき、の増幅器20の利得は、差動振幅が第１及び第２の振幅値V1, V2の間にある又は第１の振幅値V1にある又は第２の振幅値V2にあるときの増幅器20の利得よりも小さいものとする。第２の振幅値V2は、第１の振幅値V1よりも大きいか、図９Ｂに示すように、第１の振幅値V1と等しくてもよい。
【００５５】
尚、入力信号Va1, Va2の差動振幅が第１の振幅値V1よりも小さいとき、及び、差動振幅が第２の振幅値V2よりも大きいとき、の増幅器20の利得の変化は、必ずしも一様に増加又は減少する必要はなく、増幅器20の利得の全体の変化量に比べて微小な増減を有してもよい。同様に、入力信号Va1, Va2の差動振幅が第１の振幅値V1と第２の振幅値V2の間にあるとき、増幅器20の利得は、増幅器20の利得の全体の変化量に比べて微小な増減を有してもよい。
【００５６】
第１の振幅値の具体的な値は、例えば、適用するインターフェース規格に合わせて決めることができる。例えば、最小の信号振幅値を１００ｍＶと規定するインターフェース規格に対しては、第１の振幅値を１００ｍＶ以下とする。また、第１の振幅値が１００ｍＶ以下となるように、第１の基準値Vth1の他、必要に応じて各回路パラメータを調整する。
【００５７】
第２の振幅値の具体的な値は、例えば、増幅器20の利得特性に合わせて決めることができる。例えば、入力差動振幅が２００ｍＶ以上になったときに、増幅器の内部信号又は出力信号が出力限界（リミット電圧）に達する場合、第２の振幅値を２００ｍＶ以上とする（増幅器の出力限界を基準とする理由は後述する）。また、第２の振幅値が２００ｍＶ以上となるように、第２の基準値Vth2の他、必要に応じて各回路パラメータを調整する。
【００５８】
＜繰り返しバースト信号への適用効果＞  
本例により、繰り返しバースト信号を増幅する増幅器に関して、信号伝送の信頼性を向上させることができる。以下で、具体的に説明する。
【００５９】
繰り返しバースト信号として、図１０を考える。図１０の繰り返しバースト信号は、ローレベル及びハイレベルの遷移が繰り返されるバースト区間（例えば、パルス幅１ｎｓ、区間長１００ｎｓ）と、ローレベル及びハイレベル間の中間レベルで変化しないアイドル区間（区間長が例えば３００ｎｓ）と、で構成される。バースト区間の差動振幅（例えば１５０ｍＶ）は、第１の振幅値V1（例えば１００ｍＶ）よりも大きいが、第２の振幅値V2（例えば２００ｍＶ）よりも小さい。
【００６０】
また、アイドル区間には、差動振幅が第１の振幅値V1よりも小さい微小ノイズ（差動振幅が例えば５０ｍＶ）が含まれる。微小ノイズは、例えば、バースト区間における有効信号のクロストークやインピーダンス不整合による信号反射などで発生するものである。
【００６１】
まず、アイドル区間に着目する。アイドル区間の差動振幅は、微小ノイズも含めて、第１の振幅値V1よりも小さい。このため、アイドル区間において増幅器20の利得（Ｇ：図１０中段）は小さくなっている。この結果、アイドル区間に含まれる微小ノイズは、出力信号（図１０下段）に現れないか、現れたとしても非常に小さい。
【００６２】
一方、従来の利得調整付き増幅器は、入力信号が小さいほど利得が大きく、入力信号が大きいほど利得が小さい、という関係を有するため、入力信号がないアイドル区間において利得が最大となる。さらに、入力差動電圧が０Ｖのアイドル区間では、回路が平衡状態となるため、入力差動電圧がある場合に比べて、利得がますます大きくなりやすい。このため、入力信号のアイドル区間に上述の微小ノイズが含まれると、これが最大限増幅されてしまい、出力信号のアイドル区間に、本来無かったはずの信号や大きなノイズが現れることになる。この結果、受信回路において信号を正しく理解できなくなり、信号伝送の信頼性が著しく低下するという問題が発生する。
【００６３】
次に、バースト区間に着目する。図１０のバースト区間の差動振幅は、第１の振幅値V1よりも大きいが、第２の振幅値V2よりも小さい。このため、バースト区間において増幅器20の利得は大きくなっている。この結果、バースト区間の信号は、このときの利得で増幅されて出力される。
【００６４】
別の例として、図１１の繰り返しバースト信号を考える。図１１のバースト信号は、図１０のバースト信号と比べて、バースト区間の差動振幅が第２の振幅値V2よりも大きい点が異なる（差動振幅が例えば２５０ｍＶ）。
【００６５】
この場合、図１１の中段に示すように、図１０の場合に比べてバースト区間における増幅器20の利得は小さくなる。即ち、入力振幅は大きいが、増幅器20の利得は小さいため、図１１の下段に示すように、出力信号におけるバースト区間の振幅は図１０の場合と同程度とすることができる。
【００６６】
一方、利得調整を行わない増幅器では、利得が常に一定である。このため、入力信号においてバースト区間の振幅が大きい場合、増幅器の内部信号又は出力信号が出力限界（リミット電圧）に達してしまう。そして、バースト区間における波形歪みや、バースト区間からアイドル区間への遷移に時間が掛かる（出力信号が、ローレベル又はハイレベルから、ローレベル及びハイレベル間の中間レベルに変化するのに時間が掛かる）ことでアイドル区間の消失が発生しやすくなる。この結果、受信回路で信号を正しく理解できなくなり、信号伝送の信頼性が著しく低下するという問題が発生する。
【００６７】
以上のように、本実施例では、繰り返しバースト信号を増幅する増幅器に関して、アイドル区間に対しては微小ノイズの影響を受けにくくすると共に、バースト区間に対しては振幅に応じて適切な利得を設定することで、信号伝送の信頼性を大幅に向上させることができる。
【００６８】
尚、上述した繰り返しバースト信号には、例えば、SATA (Serial Advanced Technology Attachment)やSAS (Serial Attached SCSI: small computer system interface)規格におけるOOB (Out of Band)信号、USB（Universal Serial Bus）規格におけるLFPS（Low Frequency Periodic Signal）信号、Infiniband規格におけるBeacon信号がある。
【００６９】
＜利得制御信号の最適化＞  
増幅器20の利得に関して、例えば、図９Ａ及び図９Ｂに示したように、差動振幅が第１の振幅値V1よりも小さくなるときの増幅器20の利得（G）の変化は、差動振幅が第２の振幅値V2よりも大きくなるときの増幅器20の利得（G）の変化よりも、急峻であることが望ましい。即ち、同じ振幅変化に対して、差動振幅が第１の振幅値V1よりも小さくなるときの増幅器20の利得の変化量（即ち変化率）は、差動振幅が第２の振幅値V2よりも大きくなるときの増幅器20の利得の変化量（即ち変化率）よりも大きいことが望ましい。
【００７０】
このため、第１及び第２の利得制御信号Vc1, Vc2に関して、例えば、図８の（ｂ）に示したように、入力電圧（Va1-Va2）に対する第１の利得制御信号Vc1の変化は、第２の利得制御信号Vc2の変化よりも急峻であることが望ましい。即ち、利得制御信号が変化する際、同じ入力電圧変化に対する第１の利得制御信号Vc1の変化量（即ち変化率）が、第２の利得制御信号Vc2の変化量（変化率）よりも大きいことが望ましい。
【００７１】
まず、第１の利得制御信号Vc1に関しては、増幅器の利得をアイドル区間とバースト区間で切り替えるために使用されるが、バースト区間の開始直後における利得の増加（例えば、図１０及び図１１の中段を参照）が遅いと、バースト区間の開始直後のパルスを増幅できずに消失してしまう恐れがある。そのため、検出信号Vbが第１の閾値Vth1に近いとき、第１の利得制御信号Vc1は入力振幅の変化に対して急峻に変化することが望ましい。
【００７２】
次に、第２の利得制御信号Vc2に関しては、バースト区間の振幅に応じて増幅器の利得を調整するために使用されるが、入力振幅の微小変化に利得制御信号Vc2が追随してしまうと、出力信号振幅も変化して、ジッタやノイズが発生しやすくなる恐れがある。そのため、第２の利得制御信号Vc2は、入力振幅の変化に対して緩やかに変化することが望ましい。
【００７３】
第１の利得制御信号Vc1の変化を急峻にする方法として、図３の第１の比較器Com1の利得や帯域を大きくする、図７の第１の利得調整素子M9に高い応答速度を有するＰＭＯＳトランジスタ（例えば、ゲート面積（幅・長さ）が小さいか、閾値が小さい）を用いる、第１の比較器Com1の出力容量／第１の利得調整素子M9の入力容量を小さくする、第１の基準値Vth1を調整する、といった方法がある。
【００７４】
また、第２の利得制御信号Vc2の変化を緩やかにする方法として、図３の第２の比較器Com2の利得や帯域を小さくする、図７の第２の利得調整素子M10に低い応答速度を有するＰＭＯＳトランジスタ（例えば、ゲート面積（幅・長さ）が大きいか、閾値が大きい）を用いる、第２の比較器Com2の出力容量／第２の利得調整素子M10の入力容量を大きくする、第２の基準値Vth2を調整する、といった方法がある。
【００７５】
尚、検出信号Vbが第１の閾値Vth1よりも小さいとき、増幅器の利得を最小にすべく、第１の利得制御信号Vc1はグランド（但し、図７の第１の利得調整素子M9がＮＭＯＳトランジスタの場合は電源電圧）であることが望ましい。一方、検出信号Vbが第２の閾値Vth2よりも大きいとき、増幅器の利得を最大にすべく、第１の利得制御信号Vc1は電源電圧（但し、図７の第２の利得調整素子M10がＮＭＯＳトランジスタの場合はグランド）であることが望ましい。
【００７６】
＜利得制御信号発生器の変形例＞  
図１２は、利得制御信号発生器の変形例を示している。
【００７７】
本例は、図３の利得制御信号発生器の例と比べると、振幅検出器10aが第１及び第２の検出信号Vb1, Vb2を出力する点が相違する。第１の検出信号Vb1は、第１の比較器Com1に入力され、第２の検出信号Vb2は、第２の比較器Com2に入力される。第１の比較器Com1は、第１の検出信号Vb1と第１の基準値Vth1とを比較し、第２の比較器Com2は、第２の検出信号Vb2と第２の基準値Vth2とを比較する。
【００７８】
図１３は、図１２の振幅検出器10aの例を示している。
【００７９】
振幅検出器10aは、２つの電源端子Vdd, Vss間に接続されるＰＭＯＳトランジスタ M1, M2及び抵抗素子R1, R2を備える。図４に示した振幅検出器10aと異なる点として、抵抗素子を２つ用いており、ＰＭＯＳトランジスタ M1, M2及び抵抗素子R1間の出力端子Vo1から第１の検出信号Vb1を出力し、抵抗素子R1, R2間の出力端子Vo2から第２の検出信号Vb2を出力する。
【００８０】
図１４は、図１３の振幅検出器10aの入出力特性の例を示している。
【００８１】
図４に示した振幅検出器10aと同様に、入力電圧（Va1-Va2）が０Ｖからプラス及びマイナスのどちらに変化しても、出力電圧Vb1, Vb2は増加する。しかし、本例では、Vb1の方がVb2に比べて、出力電圧のレベルが大きく、また、同じ入力電圧変化に対する変化量が大きい。
【００８２】
尚、図１３の振幅検出回路10aは、抵抗素子R1, R2の代わりに、ゲートに所定のバイアス電圧を印加したＮＭＯＳトランジスタを用いてもよい。また、入力信号がシングルエンド信号のときは、入力信号をシングルエンド信号から差動信号に変換し、図１３の振幅検出器10aに入力することが望ましい。
【００８３】
本例では、図４の振幅検出器を用いた場合に比べて、最終的に得たい増幅器20の利得特性に合わせて第１及び第２の利得制御信号Vc1, Vc2を最適化するために、第１及び第２の検出信号Vb1, Vb2を独立に調整することができる。これにより、図４の振幅検出器を用いた場合に比べて、増幅器20の利得特性の調整が容易になる。また、図４の場合と同様に、振幅検出器が１つのため、消費電力の増大が無いか、あっても小さい、という利点も有する。
【００８４】
＜増幅器の変形例＞  
図１５及び図１６は、増幅器の変形例を示している。
【００８５】
本例は、図７の増幅器20の変形例であり、増幅器20内の利得調整素子30に特徴を有する。尚、図１５及び図１６において、図７の増幅器20と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。
【００８６】
図１５の例では、第１及び第２の利得調整素子 30 (M11, M12, M13, M14)は、抵抗素子R3, R4に並列接続されるＰＭＯＳトランジスタである。第１の利得調整素子 M11, M13は、第１の利得制御信号Vc1により制御され、第２の利得調整素子 M12, M14は、第２の利得制御信号Vc2により制御される。
【００８７】
具体的には、第１及び第２の利得制御信号Vc1, Vc2が小さいほど第１及び第２の利得調整素子30 (M11, M12, M13, M14)のソース及びドレイン間の抵抗値が小さくなり、第１及び第２の利得制御信号Vc1, Vc2が大きいほど第１及び第２の利得調整素子30 (M11, M12, M13, M14)のソース及びドレイン間の抵抗値が大きくなる。
【００８８】
上述したように、増幅器20の利得は、負荷抵抗値とＮＭＯＳトランジスタ M7, M8の相互コンダクタンスとの積でおおよそ決まる。このため、第１及び第２の利得制御信号Vc1, Vc2が小さいほど、増幅器20の負荷抵抗が小さくなるため、利得も小さくなる。また、第１及び第２の利得制御信号Vc1, Vc2が大きいほど、増幅器20の負荷抵抗が大きくなるため、利得も大きくなる。
【００８９】
この結果、図８で説明したように、検出信号Vbが第１の基準値Vth1よりも小さいとき、及び、検出信号Vbが第２の基準値Vth2よりも大きいとき、の増幅器20の利得を、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるときの増幅器20の利得よりも小さくすることができる。
【００９０】
図１６の例では、第１及び第２の利得調整素子 30 (I11, I12)は、電流源I2に並列接続される電流源である。３つの電流源I2, I11, I12は、それぞれ、例えば、ゲート電圧に所定のバイアス電圧が印加されたＮＭＯＳトランジスタで構成することができる。第１の利得調整素子 I11は、第１の利得制御信号Vc1により制御され、第２の利得調整素子 I12は、第２の利得制御信号Vc2により制御される。
【００９１】
具体的には、第１及び第２の利得制御信号Vc1, Vc2が小さいほど第１及び第２の利得調整素子30 (I11, I12)を流れる電流量が減少し、第１及び第２の利得制御信号Vc1, Vc2が大きいほど第１及び第２の利得調整素子30 (I11, I12)を流れる電流量が増大する。
【００９２】
上述したように、増幅器20の利得は、負荷抵抗値とＮＭＯＳトランジスタ M7, M8の相互コンダクタンスとの積でおおよそ決まる。このため、第１及び第２の利得制御信号Vc1, Vc2が小さいほど、ＮＭＯＳトランジスタ M7, M8を流れる電流量が減少して相互コンダクタンスが減少するため、利得も小さくなる。また、第１及び第２の利得制御信号Vc1, Vc2が大きいほど、ＮＭＯＳトランジスタ M7, M8を流れる電流量が増大して相互コンダクタンスが増大するため、利得も大きくなる。
【００９３】
この結果、図８で説明したように、検出信号Vbが第１の基準値Vth1よりも小さいとき、及び、検出信号Vbが第２の基準値Vth2よりも大きいとき、の増幅器20の利得を、検出信号Vbが第１及び第２の基準値Vth1, Vth2間にあるときの増幅器20の利得よりも小さくすることができる。
【００９４】
尚、これまでに説明した増幅器20の利得調整素子は全て１種類であったが、これに限らず、異なる種類の利得調整素子を組み合わせて使用してもよい。
【００９５】
(2)   第２の実施例  
図１７は、増幅回路の第２の実施例を示している。
【００９６】
第２の実施例は、第１の実施例と比べると、補助信号発生器40を有している点が相違する。尚、第１の実施例と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。
【００９７】
入力信号Va1, Va2は、利得制御信号発生器10及び増幅器20に入力される。
【００９８】
利得制御信号発生器10は、入力信号Va1, Va2に基づいて、第１及び第２の利得制御信号Vc1, Vc2を発生する。補助信号発生器40は、第１及び第２の利得制御信号Vc1, Vc2に基づいて、第３の利得制御信号Vc3を発生する。
【００９９】
増幅器20は、第３の利得制御信号Vc3により制御される利得により入力信号Va1, Va2を増幅し、出力信号Vd1, Vd2を出力する。
【０１００】
図１８は、補助信号発生器の例を示している。
【０１０１】
補助信号発生器40は、第１の転送ゲートとしてのＮＭＯＳトランジスタ M15及びＰＭＯＳトランジスタ M16と、第２の転送ゲートとしてのＰＭＯＳトランジスタ M17及びＮＭＯＳトランジスタ M18と、インバータ回路INVと、を備える。
【０１０２】
補助信号発生器40のゲート端子には第１の利得制御信号Vc1が入力される。第１の転送ゲートの入力には第２の利得制御信号Vc2が、第２の転送ゲートの入力にはグランド（Vss）が接続される。また、出力端子からは第３の利得制御信号Vc3が出力される。
【０１０３】
第１の利得制御信号Vc1は、図１９の（ａ）に示すように、グランドから電源電圧まで変化するものとする。
【０１０４】
第１の利得制御信号Vc1がグランドのとき、第１の転送ゲートはオフ状態であり、第２の転送ゲートはオン状態である。従って、図１９の（ｂ）に示すように、補助信号発生器40は、第２の転送ゲートの入力に接続されたグランドを、第３の利得制御信号（補助信号）Vc3として出力する。このため、図１９の（ｃ）に示すように、図１７の増幅器20の利得（G）は最小値となる。
【０１０５】
一方、第１の利得制御信号Vc1が電源電圧のとき、第１の転送ゲートはオン状態であり、第２の転送ゲートはオフ状態である。従って、図１９の（ｂ）に示すように、補助信号発生器40は、第１の転送ゲートの入力に接続された第２の利得制御信号Vc2を、第３の利得制御信号（補助信号）Vc3として出力する。このため、図１９の（ｃ）に示すように、図１７の増幅器20の利得は、一旦上昇した後、緩やかに低下する。
【０１０６】
図２０は、増幅器の例を示している。
【０１０７】
増幅器20は、差動入力型であり、入力信号Va1, Va2を受けるＮＭＯＳトランジスタ M7, M8と、抵抗素子R3, R4と、電流源I2と、を備える。出力信号Vd1, Vd2は、ＮＭＯＳトランジスタ M7, M8のドレインから出力される。尚、入力信号がシングルエンド信号であるときは、ＮＭＯＳトランジスタ M8に基準電圧を入力してもよいし、増幅器20の前段で入力信号をシングルエンド信号から差動信号に変換し、増幅器20に入力してもよい。
【０１０８】
増幅器20は、さらに、第３の利得制御信号Vc3により利得を変化させる利得調整素子 30 (M19)を備える。利得調整素子 30 (M19)は、ＮＭＯＳトランジスタ M7, M8のドレイン間に接続されるＰＭＯＳトランジスタであり、ゲートには第３の利得制御信号Vc3が入力される。
【０１０９】
上述したように、増幅器20の利得は、負荷抵抗値とＮＭＯＳトランジスタ M7, M8の相互コンダクタンスとの積でおおよそ決まる。このため、第３の利得制御信号Vc3が小さいほど、増幅器20の負荷抵抗が小さくなるため、利得も小さくなる。また、第３の利得制御信号Vc3が大きいほど、増幅器20の負荷抵抗が大きくなるため、利得も大きくなる。
【０１１０】
この結果、図１９に示すように、第１の利得制御信号がグランドであるとき、増幅器20の利得は最小となる。また、第１の利得制御信号が電源電圧であるとき、増幅器20の利得は、第２の利得制御信号Vc2と同様、入力電圧（Va1-Va2）の増加に伴って一旦上昇した後、緩やかに小さくなる。
【０１１１】
これにより、第１の実施例と同様、入力信号Va1, Va2の差動振幅が第１の振幅値V1よりも小さいとき、及び、差動振幅が第２の振幅値V2よりも大きいとき、の増幅器20の利得は、差動振幅が第１及び第２の振幅値V1, V2間にあるときの増幅器20の利得よりも小さいものとすることができる。
【０１１２】
本例では、利得制御信号が１つであるため、増幅器の利得調整素子も１つで良い。このため、例えば、回路構成が簡易になる、利得調整素子の寄生容量に起因する増幅器の帯域低下の問題を低減する、といった効果を享受することができる。
【０１１３】
(3)   第３の実施例  
図２１は、増幅回路の第３の実施例を示している。
【０１１４】
第３の実施例は、第１の実施例と比べると、１つの利得制御信号で複数の利得調整素子を制御する点が相違する。尚、第１及び第２の実施例と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。
【０１１５】
本例では、利得制御信号発生器10は、第４の利得制御信号Vc4を生成する。第４の利得制御信号Vc4は、第１の利得制御信号Vc1であってもよいし、第２の利得制御信号Vc2であってもよいし、第３の利得制御信号Vc3であってもよい。増幅器20は、異なる種類の複数の利得調整素子30, 50を備える。利得調整素子30, 50は、それぞれ、第４の利得制御信号Vc4により制御される。
【０１１６】
図２２は、増幅器の例を示している。
【０１１７】
増幅器20は、差動入力型であり、入力信号Va1, Va2を受けるＮＭＯＳトランジスタ M7, M8と、抵抗素子R3, R4と、電流源I2と、を備える。出力信号Vd1, Vd2は、ＮＭＯＳトランジスタ M7, M8のドレインから出力される。尚、入力信号がシングルエンド信号であるときは、ＮＭＯＳトランジスタ M8に基準電圧を入力してもよいし、増幅器20の前段で入力信号をシングルエンド信号から差動信号に変換し、増幅器20に入力してもよい。
【０１１８】
増幅器20は、さらに、第４の利得制御信号Vc4により利得を変化させる第１の利得調整素子 30 (M19)と、第４の利得制御信号Vc4により利得を変化させる第２の利得調整素子 50 (M20, M21)と、を備える。
【０１１９】
第１の利得調整素子30 (M19)は、ＮＭＯＳトランジスタ M7, M8のドレイン間に接続されるＰＭＯＳトランジスタであり、第１の利得調整素子30 (M19)のゲートには第４の利得制御信号Vc4が入力される。また、第２の利得調整素子50 (M20, M21)は、それぞれ、ＮＭＯＳトランジスタ M7, M8と並列に接続されるＮＭＯＳトランジスタであり、第２の利得調整素子50 (M20, M21)のゲートには第４の利得制御信号Vc4が入力される。
【０１２０】
上述したように、増幅器20の利得は、負荷抵抗値とＮＭＯＳトランジスタ M7, M8の相互コンダクタンスとの積でおおよそ決まる。
【０１２１】
ここで、第４の利得制御信号Vc4が小さくなると、第１の利得調整素子30 (M19)のソース及びドレイン間の抵抗が小さくなり、増幅器20の負荷抵抗が小さくなるため、増幅器20の利得は小さくなろうとする。また、第４の利得制御信号Vc4が大きくなると、第１の利得調整素子30 (M19)のソース及びドレイン間の抵抗が大きくなり、増幅器20の負荷抵抗が大きくなるため、増幅器20の利得は大きくなろうとする。
【０１２２】
一方、第４の利得制御信号Vc4が小さくなると、第２の利得調整素子50 (M20, M21)のドレイン電流が小さくなり、ＮＭＯＳトランジスタ M7, M8を流れる電流が大きくなるため、ＮＭＯＳトランジスタ M7, M8の相互コンダクタンスが大きくなって、増幅器20の利得は大きくなろうとする。また、第４の利得制御信号Vc4が大きくなると、第２の利得調整素子50 (M20, M21)のドレイン電流が大きくなり、ＮＭＯＳトランジスタ M7, M8を流れる電流が小さくなるため、ＮＭＯＳトランジスタ M7, M8の相互コンダクタンスが小さくなって、増幅器20の利得は小さくなろうとする。
【０１２３】
このように、第４の利得制御信号Vc4の変化に対して、第１の利得調整素子30 (M19)と第２の利得調整素子50 (M20, M21)が、増幅器20の利得を逆方向に変化させようとする。このため、第１及び第２の実施例と同様、入力信号Va1, Va2の差動振幅が第１の振幅値V1よりも小さいとき、及び、差動振幅が第２の振幅値V2よりも大きいとき、の増幅器20の利得は、差動振幅が第１及び第２の振幅値V1, V2間にあるときの増幅器20の利得よりも小さいものとすることができる。
【０１２４】
本例では、利得制御信号が１つだけで良いため、利得制御信号発生器の回路構成が簡易になり、消費電力の低減が可能といった効果を享受することができる。
【０１２５】
(4)   第４の実施例  
第４の実施例は、第１乃至第３の実施例で示した増幅器を、信号伝送システムに適用したものである。
【０１２６】
近年、情報通信機器で使用される信号伝送システムにおいて、高速信号伝送を実現するために、信号伝送経路の途中で電気信号を増幅する方法や、電気信号を光信号に変換して信号伝送を行う方法が検討されている。しかし、これらの方法では信号の増幅を行うため、上述したように、繰り返しバースト信号の伝送において、アイドル区間やバースト区間を正しく伝送できず、信号伝送の信頼性が著しく低下するという問題が発生しやすい。
【０１２７】
そこで、これらの信号伝送システムに、上述の第１乃至第３の実施例を適用すれば、高信頼かつ高速な信号伝送を実現することができる。
【０１２８】
以下、適用例として、図２３の信号伝送システムを説明する。
【０１２９】
図２３の信号伝送システム90は、電気入力信号を元に電気信号又は光信号を送信する送信器（トランスミッタ）61と、電気信号又は光信号を受信して電気出力信号を生成する受信器（レシーバ）62と、を備える。電気信号は、例えば銅配線を備えた電気ケーブルで伝送される。光信号は、例えば光ファイバを備えた光ケーブルで伝送される。
【０１３０】
尚、本例では、トランスミッタ又はレシーバを用いて一方向に信号を伝送する例を示すが、トランシーバを用いて双方向で信号伝送を行ってもよい。いずれの場合も、信号のチャネル数は１つでもよいし、複数でもよい。また、送信方向と受信方向でチャネル数が異なってもよい。
【０１３１】
＜電気信号伝送システムの例＞  
まず、電気信号を用いた信号伝送システムの例を説明する。
【０１３２】
電気信号伝送を行う場合の送信器61は、例えば、図２４に示すように、入力信号Va1, Va2を受けて増幅する入力回路（Input）91と、入力回路91の出力信号Vd1, Vd2に基づいて信号を出力する出力回路（Output）92と、を備える。
【０１３３】
入力回路91の入力信号Va1, Va2は、例えば、繰り返しバースト信号を含む差動信号であり、信号帯域は最大で例えば１０Ｇｂｐｓである。
【０１３４】
入力回路91は、例えば、差動振幅が最小で１００ｍＶの入力信号Va1, Va2を増幅し、差動振幅が５００ｍＶの出力信号Vd1, Vd2を生成する。即ち、約１４．０ｄＢの利得を有する。
【０１３５】
そして、入力回路91の利得は、上述の第１の実施例に係わる利得制御信号発生器10からの第１及び第２の利得制御信号Vc1, Vc2により制御する。例えば、入力振幅が５０ｍＶ以下のときは、入力回路91の利得を約１．０ｄＢにまで低減する。また、入力振幅が２００ｍＶ以上でも利得を徐々に低減し、例えば入力振幅が４００ｍＶのとき、入力回路91の利得を約１．９ｄＢとする。これにより、上述したように、高信頼かつ高速な信号伝送を実現することができる。
【０１３６】
尚、上述の第２及び第３の実施例で示した第３又は第４の利得制御信号Vc3, Vc4により入力回路91の利得を制御してもよい。
【０１３７】
出力回路92は、入力回路91の出力信号Vd1, Vd2に基づいて、伝送線路（差動信号に対する特性インピーダンスが例えば１００Ω）を駆動する電気信号（差動振幅が例えば４００ｍＶ）を出力する。
【０１３８】
尚、利得制御信号発生器10による利得調整は、出力回路92で行ってもよい。但し、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要があり、このため、本例のように入力回路91で利得調整を行うことが望ましい。
【０１３９】
送信器61は、入力回路91、出力回路92以外の回路を備えていてもよい。例えば、パラレル信号をシリアル信号に変換するシリアライザや、伝送線路での信号損失を見込んで予め信号を変調するプリエンファシス回路を備えていてもよい。
【０１４０】
受信器62も、図２４に示した送信器61と同じ構成とすることができる。
【０１４１】
即ち、入力信号（受信信号）Va1, Va2を受けて増幅する入力回路91と、入力回路91の出力信号Vd1, Vd2に基づいて信号を出力する出力回路92と、を備える。
【０１４２】
そして、入力回路91の利得は、上述の第１の実施例に係わる利得制御信号発生器10からの第１及び第２の利得制御信号Vc1, Vc2により制御する。これにより、上述したように、高信頼かつ高速な信号伝送を実現することができる。
【０１４３】
受信器62は、入力回路91、出力回路92以外の回路を備えていてもよい。例えば、シリアル信号をパラレル信号に変換するデシリアライザや、伝送線路での信号損失を補償するイコライザを備えていてもよい。
【０１４４】
尚、本例では、送信器61と受信器62を使用する信号伝送システムの例を示したが、電気信号を用いた信号伝送システムは、送信器61と受信器62のどちらか一方のみを使用するものであってもよい。
【０１４５】
＜光信号伝送システムの例＞  
次に、光信号を用いた信号伝送システムの例を説明する。
【０１４６】
光信号伝送を行う場合の送信器61は、例えば、図２５に示すように、入力信号Va1, Va2を増幅するインターフェース回路（IF: Interface）64と、インターフェース回路64の出力信号Vd1, Vd2に基づいて、発光素子66を駆動する電流信号を生成する駆動回路（Driver）65と、電気信号（電流信号）を光信号に変換する発光素子（例えば、面発光レーザ（VCSEL: Vertical Cavity Surface Emitting Laser））66と、を備える。
【０１４７】
インターフェース回路64の入力信号Va1, Va2は、例えば、繰り返しバースト信号を含む差動信号であり、信号帯域は最大で例えば２５Ｇｂｐｓである。
【０１４８】
インターフェース回路64は、例えば、差動振幅が１００ｍＶの入力信号Va1, Va2を増幅して、差動振幅が５００ｍＶの出力信号Vd1, Vd2を生成する。即ち、約１４．０ｄＢの利得を有する。
【０１４９】
そして、インターフェース回路64の利得は、上述の第１の実施例に係わる利得制御信号発生器10からの第１及び第２の利得制御信号Vc1, Vc2により制御する。例えば、入力振幅が５０ｍＶ以下のとき、インターフェース回路64の利得を約１．０ｄＢにまで低減する。また、入力振幅が２００ｍＶ以上でも利得を徐々に低減し、例えば入力振幅が４００ｍＶのとき、インターフェース回路64の利得を約１．９ｄＢとする。これにより、高信頼かつ高速な信号伝送を実現することができる。
【０１５０】
尚、上述の第２及び第３の実施例で示した第３又は第４の利得制御信号Vc3, Vc4によりインターフェース回路64の利得を制御してもよい。
【０１５１】
駆動回路65は、インターフェース回路64の出力Vd1, Vd2を元に、発光素子66を駆動する電流信号を生成する。電流信号は、例えば、レーザである発光素子66の動作点を設定するバイアス電流（例えば３ｍＡ）と、光出力を変調するための変調電流（例えば振幅５ｍＡ）を含む。即ち、駆動回路65は、約１０ｍＳのトランスコンダクタンスを有する。
【０１５２】
このようにして、発光素子66から光信号（例えば振幅１ｍＷ）が出力される。光信号は、例えば光ファイバに結合して受信器62まで伝送される。
【０１５３】
消費電力やコストの増大を抑えるため、光信号伝送では一般的に、１チャネルの信号伝送を１対の発光素子と受光素子で行う。このため、駆動回路65の出力はシングルエンド信号であることが望ましい。但し、駆動回路65の出力を差動信号とし、１チャネルの信号伝送を２対の発光素子と受光素子で行ってもよい。
【０１５４】
利得制御信号発生器10による利得調整は、駆動回路65で行ってもよい。但し、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要があり、このため、本例のようにインターフェース回路64で利得調整を行うことが望ましい。
【０１５５】
光信号伝送を行う場合の受信器62は、例えば、図２６に示すように、光信号を電気信号（電流信号）に変換する受光素子（例えば、p-i-nフォトダイオード（PD: Photodiode））67と、受光素子67が生成した電流信号を電圧信号に変換するトランスインピーダンスアンプ（TIA: Transimpedance Amplifier）68と、トランスインピーダンスアンプ68の出力信号を増幅するリミッティングアンプ（LA: Limiting Amplifier）69と、リミッティングアンプ69の出力に基づいて伝送線路を駆動するインターフェース（IF）回路70と、を備える。
【０１５６】
受光素子67は、光ファイバを伝送してきた光信号を受信して、電流信号（例えば振幅２００μＡ）を生成する。
【０１５７】
トランスインピーダンスアンプ68は、受光素子67が生成した電流出力を電圧信号（例えば振幅４０ｍＶ）に変換する。この場合、トランスインピーダンスアンプ68の利得は２００Ωである。
【０１５８】
上述したように、光信号伝送では一般的に１チャネルの信号伝送を１対の発光素子と受光素子で行う。このため、トランスインピーダンスアンプ68はシングルエンド入力であることが望ましい。但し、１チャネルの信号伝送を２対の発光素子と受光素子で行い、トランスインピーダンスアンプ68を差動入力としてもよい。
【０１５９】
また、本例ではトランスインピーダンスアンプ68の出力信号がシングルエンド信号であるとしているが、これは差動信号であってもよい。
【０１６０】
リミッティングアンプ69は、トランスインピーダンスアンプ68の出力信号と基準電圧Vrefを比較して増幅することにより、トランスインピーダンスアンプ68の出力をシングルエンド信号から差動信号に変換し、増幅して出力する。出力の差動振幅は例えば８００ｍＶであり、この場合、リミッティングアンプ69の利得は約３２ｄＢである。
【０１６１】
リミッティングアンプ69は、例えば、図２７に示すように、内部に５つの差動増幅器81〜85と、利得制御信号発生器10を有する。
【０１６２】
１段目の差動増幅器81は、トランスインピーダンスアンプ68の出力信号と基準電圧Vrefを比較して増幅する。１段目の差動増幅器81の出力信号は、２段目以降の差動増幅器でさらに増幅される。このようにして、シングルエンド信号から差動信号への変換と信号の増幅が行われる。
【０１６３】
利得制御信号発生器10は、２段目の差動増幅器82の出力信号Va1, Va2から利得制御信号Vc1, Vc2を生成し、３〜５段目の差動増幅器83〜85の利得が制御される。これにより、リミッティングアンプ69の利得が制御され、高信頼かつ高速な信号伝送を実現することができる。
【０１６４】
尚、上述の第２及び第３の実施例で示した第３又は第４の利得制御信号Vc3, Vc4によりリミッティングアンプ69の利得を制御してもよい。
【０１６５】
利得制御信号発生器10の入力信号は、図２７に示したように、２段目以降の差動増幅器の出力信号を使用することが望ましい。
【０１６６】
なぜなら、１段目の差動増幅器の出力信号は、正相信号と逆相信号の位相がずれていたり、正相信号と逆相信号の振幅が異なっていたりして、利得制御信号発生器10で正しく差動振幅を検出できない恐れがあるからである。
【０１６７】
また、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要がある。このため本例では、２段目の差動増幅器の出力信号を使用している。
【０１６８】
同様に、利得制御信号発生器10による利得調整は、インターフェース回路70で行ってもよいが、内部信号が出力限界に達することによる問題を回避するため、リミッティングアンプ69で利得調整を行うことが望ましい。
【０１６９】
インターフェース回路70は、リミッティングアンプ69の出力に基づいて、伝送線路（差動信号に対する特性インピーダンスが例えば１００Ω）を駆動する電気信号（差動振幅が例えば４００ｍＶ）を出力する。
【０１７０】
＜ストレージシステムへの適用例＞  
図２８は、上述の信号伝送システムをストレージシステムに適用した例を示している。
【０１７１】
このストレージシステムは、デバイス（例えばSSD（Solid State Disk）やハードディスクなど） 71と、デバイス 71に対してデータの読み出し／書き込みを行うホスト（コンピュータやサーバなど）72が、上述の信号伝送システム90によって接続されている。
【０１７２】
ストレージシステムでは、デバイス71とホスト72が上述のSATAやSASといったインターフェース規格で接続される。これらインターフェース規格では、繰り返しバースト信号であるOOB信号が用いられるため、信号増幅によってアイドル区間やバースト区間を正しく伝送できず、信号伝送の信頼性が著しく低下するという問題が発生しやすい。
【０１７３】
しかし、本例の信号伝送システムでは、アイドル区間に対しては微小ノイズの影響を受けにくくすると共に、バースト区間に対しては振幅に応じて適切な利得を設定することで、信号伝送の信頼性を大幅に向上させることができる。
【０１７４】
(5)   その他の変形例  
以上、実施形態によれば、信号伝送の信頼性を向上させることができる。
【０１７５】
尚、本発明は、上述した各実施形態に限定されるものではない。上述した各実施形態で説明した各ブロックや各回路、ブロック内や回路内の各回路素子、その他構成部品は一例であり、同様の機能を果たす代替品に適宜置換可能である。
【０１７６】
例えば、上記では、ＭＯＳトランジスタを使用する例を説明したが、ＭＯＳトランジスタ以外の電界効果トランジスタやバイポーラトランジスタ、Ｂｉ−ＣＭＯＳトランジスタを使用してもよい。また、発光素子は発光ダイオードや半導体レーザ等の種々の発光素子が使用可能である。また、受光素子は、ＰＩＮフォトダイオード、ＭＳＭフォトダイオード、アバランシェ・フォトダイオード、フォトコンダクタ等の種々の受光素子が使用可能である。
【０１７７】
実施形態では、基準値及び比較器の数は２つずつとしたが、これらは３つ以上であってもよい。
【０１７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７９】
10：  利得制御信号発生器、  10a：  振幅検出器、  10b（Com1, Com2）：  比較器、  20：  増幅器、  30, 50：  利得調整素子、  40：  補助信号発生器。
【図１】
0006054434.tif 000002
【図２Ａ】
0006054434.tif 000003
【図２Ｂ】
0006054434.tif 000004
【図３】
0006054434.tif 000005
【図４】
0006054434.tif 000006
【図５】
0006054434.tif 000007
【図６】
0006054434.tif 000008
【図７】
0006054434.tif 000009
【図８】
0006054434.tif 000010
【図９Ａ】
0006054434.tif 000011
【図９Ｂ】
0006054434.tif 000012
【図１０】
0006054434.tif 000013
【図１１】
0006054434.tif 000014
【図１２】
0006054434.tif 000015
【図１３】
0006054434.tif 000016
【図１４】
0006054434.tif 000017
【図１５】
0006054434.tif 000018
【図１６】
0006054434.tif 000019
【図１７】
0006054434.tif 000020
【図１８】
0006054434.tif 000021
【図１９】
0006054434.tif 000022
【図２０】
0006054434.tif 000023
【図２１】
0006054434.tif 000024
【図２２】
0006054434.tif 000025
【図２３】
0006054434.tif 000026
【図２４】
0006054434.tif 000027
【図２５】
0006054434.tif 000028
【図２６】
0006054434.tif 000029
【図２７】
0006054434.tif 000030
【図２８】
0006054434.tif 000031