(57)【特許請求の範囲】
【請求項１】
インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した前記主回路部の端子電圧または端子電流に基づいて前記主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、前記主回路部の端子電流または端子電圧が前記基準信号に一致するように前記インバータ回路のスイッチ素子を制御する制御部とからなるシステムを用いて任意の特性を有する回路を合成する方法であって、
合成すべき回路の周波数特性に基づいて、アドミタンス形の合成を行うのか、インピーダンス形の合成を行うのかを決定し、
アドミタンス形の合成を行う場合は、電圧型の前記インバータ回路および前記エネルギー蓄積素子としてのインダクタを有する前記主回路部と、（Ｃ１）式で表現された前記回路のアドミタンス特性Ｙ（ｓ）に対応するように構成された前記基準信号生成部とを準備するとともに、測定した端子電圧と前記アドミタンス特性Ｙ（ｓ）とに基づいて端子電流に関する前記基準信号を生成し、
【数１】
0005979704.tif 000035
（ただし、Ｃ０，Ｇ０は任意の定数であり、ａ１1…１Ｎｃ，ａ０1…０Ｎｃ，ｂ１1…１Ｎｃ，ｂ０1…０Ｎｃ，ａｒ1…ｒＮｓ，ｂｒ1…ｒＮｓは任意の係数である）
インピーダンス形の合成を行う場合は、電流型の前記インバータ回路および前記エネルギー蓄積素子としてのキャパシタを有する前記主回路部と、（Ｃ２）式で表現された前記回路のインピーダンス特性Ｚ（ｓ）に対応するように構成された前記基準信号生成部とを準備するとともに、測定した端子電流と前記インピーダンス特性Ｚ（ｓ）とに基づいて端子電圧に関する前記基準信号を生成する
【数２】
0005979704.tif 000036
（ただし、Ｌ０，Ｒ０は任意の定数である）
ことを特徴とする任意特性回路合成方法。
【請求項２】
前記基準信号生成部が、前記アドミタンス特性Ｙ（ｓ）または前記インピーダンス特性Ｚ（ｓ）に対応する関数を、（Ｃ３）式で表現されるディジタルフィルタで構成したものであることを特徴とする請求項１に記載の任意特性回路合成方法。
【数３】
0005979704.tif 000037
（ただし、ａ１…Ｎｉ，ｂ1…Ｎｖは任意の係数である）
【請求項３】
前記ディジタルフィルタが、前記基準信号生成部および前記制御部における制御遅れを考慮したものであることを特徴とする請求項２に記載の任意特性回路合成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路とエネルギー蓄積素子を含む主回路部を適切に制御することにより、任意の特性を有する回路を合成する方法に関する。
【背景技術】
【０００２】
任意の線形１端子対回路の時間領域における特性は、図１（Ａ）に示すように、過渡アドミタンスｙ（ｔ）または過渡インピーダンスｚ（ｔ）により表すことができる。同回路の端子電圧および端子電流の時間関数をそれぞれｖ（ｔ）、ｉ（ｔ）とすると、端子電流i（ｔ）および端子電圧ｖ（ｔ）の関係は相乗記号を＊として次式の通りとなる。
【数１】
0005979704.tif 000002
【０００３】
また、任意の線形１端子対回路の周波数領域における特性は、図１（Ｂ）に示すように、アドミタンス関数Ｙ（ｓ）またはインピーダンス関数Ｚ（ｓ）により表すことができる。同回路の端子電圧および端子電流の周波数関数をそれぞれＶ（ｓ）、Ｉ（ｓ）とすると、端子電流Ｉ（ｓ）および端子電圧Ｖ（ｓ）の関係は次式の通りとなる。ただし、ωを角周波数としてｓ＝ｊωである。
【数２】
0005979704.tif 000003
【０００４】
任意の特性を有する回路を合成する従来の方法としては、回路全体の特性が所望のアドミタンス特性（ｙ（ｔ）、Ｙ（ｓ））またはインピーダンス特性（ｚ（ｔ）、Ｚ（ｓ））となるように複数の回路素子（抵抗、キャパシタ、インダクタ等）を組み合わせる方法がある。しかしながら、この従来の合成方法は、特性を変更する際に具体的な回路素子を組み合わせなおす必要があるという問題があった。また、この合成方法は、現実に存在しない特性を持つ回路（例えば、負性インダクタ）を合成することができないという問題があった。
【０００５】
なお、負性インダクタを合成することができる合成方法としては、非特許文献１に記載の方法が知られている。しかしながら、この合成方法は、オペアンプおよびアナログ乗算器を含むアナログ部品からなる帰還回路を用いた、負性インダクタの合成に特化した合成方法であり、汎用性が高くなかった。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Hirohito Funato, Atsuo Kawamura and Kenzo Kamiyama, "Realization of Negative Inductance Using Variable Active-Passive Reactance (VAPAR)", IEEE Transactions on Power Electronics, July 1997, Vol.12, No.4, pp.589-596
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記事情に鑑みてなされたものであり、その課題とするところは、汎用性が高く、しかも現実に存在しない特性を持つ回路をも合成することができる任意特性回路合成方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る任意特性回路合成方法は、インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した主回路部の端子電圧または端子電流に基づいて主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、主回路部の端子電流または端子電圧が基準信号に一致するようにインバータ回路のスイッチ素子を制御する制御部とからなるシステムを用いて任意の特性を有する回路を合成する方法であって、
１）合成すべき回路の周波数特性に基づいて、アドミタンス形の合成を行うのか、インピーダンス形の合成を行うのかを決定し、
２−１）アドミタンス形の合成を行う場合は、電圧型のインバータ回路およびエネルギー蓄積素子としてのインダクタを有する主回路部と、（Ｃ１）式で表現された合成すべき回路のアドミタンス特性Ｙ（ｓ）に対応するように構成された基準信号生成部とを準備するとともに、測定した端子電圧とアドミタンス特性Ｙ（ｓ）とに基づいて端子電流に関する基準信号を生成し、
【数３】
0005979704.tif 000004
（ただし、Ｃ０，Ｇ０は任意の定数であり、ａ１1…１Ｎｃ，ａ０1…０Ｎｃ，ｂ１1…１Ｎｃ，ｂ０1…０Ｎｃ，ａｒ1…ｒＮｓ，ｂｒ1…ｒＮｓは任意の係数である）
２−２）インピーダンス形の合成を行う場合は、電流型のインバータ回路およびエネルギー蓄積素子としてのキャパシタを有する主回路部と、（Ｃ２）式で表現された合成すべき回路のインピーダンス特性Ｚ（ｓ）に対応するように構成された基準信号生成部とを準備するとともに、測定した端子電流とインピーダンス特性Ｚ（ｓ）とに基づいて端子電圧に関する基準信号を生成する
【数４】
0005979704.tif 000005
（ただし、Ｌ０，Ｒ０は任意の定数である）
ことを特徴とする。
【０００９】
上記任意特性回路合成方法では、基準信号生成部が、上記アドミタンス特性Ｙ（ｓ）または上記インピーダンス特性Ｚ（ｓ）に対応する関数を、（Ｃ３）式で表現されるディジタルフィルタで構成したものであってもよい。
【数５】
0005979704.tif 000006
（ただし、ａ１…Ｎｉ，ｂ1…Ｎｖは任意の係数である）
【００１０】
この場合、ディジタルフィルタは、基準信号生成部および制御部における制御遅れを考慮したものであることが好ましい。
【発明の効果】
【００１１】
本発明によれば、汎用性が高く、しかも現実に存在しない特性を持つ回路をも合成することができる任意特性回路合成方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】端子電流と端子電圧の関係を示す図であって、（Ａ）は時間領域における関係図、（Ｂ）は周波数領域における関係図である。
【図２】本発明に係る任意特性回路合成方法で使用する主回路部の回路図であって、（Ａ）はアドミタンス形の合成を行う場合に使用する主回路部、（Ｂ）はインピーダンス形の合成を行う場合に使用する主回路部である。
【図３】本発明に係る任意特性回路合成方法で使用する簡略化された主回路部の回路図であって、（Ａ）はアドミタンス形の合成を行う場合に使用する主回路部、（Ｂ）はインピーダンス形の合成を行う場合に使用する主回路部である。
【図４】本発明に係る任意特性回路合成方法で使用するシステムのブロック図であって、（Ａ）は基準信号生成部および制御部の両方がディジタル処理を行う場合のシステム、（Ｂ）は基準信号生成部がアナログ的処理を行う場合のシステム、（Ｃ）は基準信号生成部および制御部の両方がアナログ的処理を行う場合のシステムである。
【図５】本発明に係る任意特性回路合成方法で使用する制御部のブロック図であって、（Ａ）はアナログ的処理を行う回路で構成した制御部、（Ｂ）はディジタル的処理を行う回路で構成した制御部である。
【図６】本発明に係る任意特性回路合成方法で使用する、アナログ的処理を行う回路で構成した基準信号生成部のブロック図である。
【図７】本発明に係る任意特性回路合成方法で使用する、ディジタル的処理を行う回路で構成した基準信号生成部のブロック図である。
【図８】合成例１に係る基準信号生成部のブロック図である。
【図９】合成例１に係る実験系を示す回路図である。
【図１０】合成例１に係る実験結果を示す波形図である。
【図１１】合成例１に係る実験結果を示す波形図である。
【図１２】合成例２に係るＬＣＲ回路の回路図であって、（Ａ）は合成すべきＬＣＲ回路の回路図、（Ｂ）は（Ａ）の等価回路図である。
【図１３】合成例２に係る基準信号生成部のブロック図である。
【図１４】合成例２に係る実験系を示す回路図である。
【図１５】合成例２に係る実験結果を示す波形図である。
【図１６】合成例２に係る実験結果を示す波形図である。
【図１７】ディジタルフィルタを作成するために測定した波形であって、（Ａ）はフィッティング前の波形図、（Ｂ）はフィッティング後の波形図である。
【図１８】合成例３に係る実験結果を示す波形図である。
【図１９】ディジタルフィルタを作成するために測定した波形であって、（Ａ）はフィッティング前の波形図、（Ｂ）はフィッティング後の波形図である。
【図２０】合成例３に係る実験結果を示す波形図である。
【図２１】４端子回路を合成するための基準信号生成部のブロック図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しつつ、本発明に係る任意特性回路合成方法の実施形態について説明する。
【００１４】
［システム全体の構成］
本発明に係る任意特性回路合成方法では、インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した主回路部の端子電圧または端子電流に基づいて主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、主回路部の端子電流または端子電圧が基準信号に一致するようにインバータ回路を制御する制御部とからなるシステムを用いる。
【００１５】
図２に主回路部の一例を示す。図２（Ａ）は、アドミタンス形の合成を行う場合、すなわち所望のアドミタンス特性（ｙ（ｔ））を有するようにインバータ回路のスイッチ素子を制御して合成を行う場合に使用する主回路部である。同図に示すように、この主回路部は、４つのスイッチ素子と４つのダイオードからなる電圧形のインバータ回路と、エネルギー蓄積素子としてのインダクタと、直流電圧源とを備えている。一方、図２（Ｂ）は、インピーダンス形の合成を行う場合、すなわち所望のインピーダンス特性（ｚ（ｔ））を有するようにインバータ回路のスイッチ素子を制御して合成を行う場合に使用する主回路部である。同図に示すように、この主回路部は、４つのスイッチ素子と４つのダイオードからなる電流形のインバータ回路と、エネルギー蓄積素子としてのキャパシタと、直流電流源とを備えている。
【００１６】
図１および（１）式を用いて説明したように、アドミタンス形の合成を行う場合は、端子電圧ｖ（ｔ）を測定し、ｖ（ｔ）＊ｙ（ｔ）に一致するように端子電流ｉ（ｔ）を制御する。一方、インピーダンス形の合成を行う場合は、端子電流ｉ（ｔ）を測定し、ｉ（ｔ）＊ｚ（ｔ）に一致するように端子電圧ｖ（ｔ）を制御する。
【００１７】
合成すべき回路に抵抗成分がなく、合成回路内でエネルギーの消費および回生が行われない場合は、主回路部の直流電圧源または直流電流源をキャパシタまたはインダクタに置き換え、構成を簡略化することができる（図３参照）。
【００１８】
図４に、本発明に係るアドミタンス形の合成方法で使用するシステムの全体構成を示す。前記の通り、本発明で使用するシステムは、図２および図３に示す主回路部の他、基準信号ｘ＊（ｔ）またはｘ＊［ｋ］を生成する基準信号生成部と、インバータ回路のスイッチ素子を制御する制御部とを備えている。基準信号生成部は、アドミタンス形の合成を行う場合は端子電流ｉ（ｔ）に関する基準信号ｉ＊（ｔ）またはｉ＊［ｋ］を生成し、インピーダンス形の合成を行う場合は、端子電圧ｖ（ｔ）に関する基準信号ｖ＊（ｔ）またはｖ＊［ｋ］を生成する。
【００１９】
図４（Ａ）は、基準信号生成部および制御部の両方をディジタル的処理を行う回路で構成した場合のシステムである。この場合、基準信号生成部は、測定した端子電圧ｖ（ｔ）をＡＤ変換するＡＤ変換機と、該ＡＤ変換により得られた端子電圧ｖ［ｋ］に基づいて基準信号ｉ＊［ｋ］を生成するディジタル処理部（例えば、ＤＳＰ（Digital Signal Processor））とを備えている。また、制御部は、実際の端子電流i（ｔ）をＡＤ変換することにより得られた端子電流i［ｋ］を基準信号ｉ＊［ｋ］に一致させるような制御信号ｕ［ｋ］を生成するディジタル制御部（例えば、ＤＳＰ）と、制御信号ｕ［ｋ］を制御信号ｕ（ｔ）に変換するＤＡ変換器とを備えている。主回路部のインバータ回路は、この制御信号ｕ（ｔ）によって制御される。
【００２０】
図４（Ｂ）は、基準信号生成部をアナログ的処理を行う回路で構成した場合のシステム、図４（Ｃ）は、基準信号生成部と制御部の両方をアナログ的処理を行う回路で構成した場合のシステムである。図示していないが、制御部だけをアナログ的処理を行う回路で構成することもできる。つまり、本発明に係るアドミタンス形の合成方法では、４通りのシステムを使用することができる。
【００２１】
当然ながら、本発明に係るインピーダンス形の合成方法でも、４通りのシステムを使用することができる。インピーダンス形の合成を行う場合は、主回路部の構成を一部変更するとともに、端子電圧および端子電流を表す記号を入れ替えればよい。
【００２２】
［制御部の構成］
続いて、図５を参照しながら、制御部の具体的な構成について説明する。
【００２３】
（アナログ的処理を行う回路で構成した制御部）
図５（Ａ）は、アナログ的処理を行う回路で構成した制御部の一例である。同図に示すように、この制御部は、主回路部を状態フィードバック制御するとともに、２次の積分補償を行う。補償を２次としたのは、１次の補償では一定値への補償しか行うことができず、基準信号ｘ＊（ｔ）の動的な変化に追従することができないからである。図５（Ａ）の例では、主回路部が直流電圧源または直流電流源を含んでおり（図２参照）、主回路部自身が１次の補償を行うため、制御系全体でみたときの補償は３次となる。このため、フィードバックゲインは、ｆ、ｇ１、ｇ２の３つとなる。補償器の次数や構成は必要に応じて適宜変更することができ、例えば、より高次としたり、正弦波補償器等を組み合わせたりしてもよい。
【００２４】
図５（Ａ）に示す制御系の状態方程式は、主回路部の状態遷移行列および入力ベクトルをそれぞれＡｃ、ｈｃとすると、次式となる。
【数６】
0005979704.tif 000007
また、この制御系の特性方程式は次式となる。
【数７】
0005979704.tif 000008
（３）式および（４）式中のフィードバックゲインｆ、ｇ１、ｇ２は、例えば、極配置法や最適制御法により決定することができる。
【００２５】
（ディジタル的処理を行う回路で構成した制御部）
図５（Ｂ）は、ディジタル的処理を行う回路で構成した制御部の一例である。状態遷移行列をＡ、入力ベクトルをｈ、サンプル時間間隔をＴとすると、サンプル時間ｔ＝t［ｋ］＝ｋＴにおけるこの制御系の状態方程式は次式となる。
【数８】
0005979704.tif 000009
また、この制御系の特性方程式は次式となる。
【数９】
0005979704.tif 000010
アナログ的処理を行う回路で制御部を構成した場合と同様、（５）式および（６）式中のフィードバックゲインｆ、ｇ１、ｇ２は、例えば、極配置法や最適制御法により決定することができる。
【００２６】
［基準信号生成部の構成］
次に、基準信号生成部の具体的な構成について説明する。なお、ここではアドミタンス形の合成を行う場合に使用する基準信号生成部について説明するが、この基準信号生成部は、端子電圧と端子電流の関係を入れ替えて対応する記号を変換するだけでインピーダンス形の合成を行う場合に使用する基準信号生成部となる。
【００２７】
（アナログ的処理を行う回路で構成した基準信号生成部）
周波数領域におけるアドミタンス特性Ｙ（ｓ）は次式で表すことができる。
【数１０】
0005979704.tif 000011
ここで、Ｃ０、Ｇ０は定数、ａ１ｋ、ａ０ｋ、ｂ１ｋ、ｂ０ｋ（ｋ＝１，２，・・・，Ｎｃ）はＮｃ個の２次分数多項式に対する係数、ａｒｋ、ｂｒｋ（ｋ＝１，２，・・・，Ｎｓ）はＮｓ個の１次分数多項式に対する係数である。
【００２８】
測定した端子電圧ｖ（ｔ）および上記アドミタンス特性Ｙ（ｓ）に基づいて、端子電流に関する基準信号i＊（ｔ）を生成する基準信号生成部のブロック図を図６に示す。同図に示すように、この基準信号生成部では、（７）式の各項に相当する処理が並列的に行われる。すなわち、この基準信号生成部では、ｓＣ０に相当するブロックと、Ｇ０に相当するブロックと、２次分数多項式に相当するＮｃ段のブロックと、１次分数多項式に相当するＮｓ段のブロックとが並列に接続されている。この基準信号生成部からは、端子電流に関する基準信号i＊（ｔ）が出力される。
【００２９】
なお、インピーダンス形の合成を行う場合は、（７）式で表されるアドミタンス特性Ｙ（ｓ）の代わりに、次式で表されるインピーダンス特性Ｚ（ｓ）を使用すればよい。
【数１１】
0005979704.tif 000012
【００３０】
（ディジタル的処理を行う回路で構成した基準信号生成部）
ディジタル的処理を行う回路で基準信号生成部を構成する場合は、積分要素の代わりに時間遅れ要素を用いてフィードバック系を構成すればよい。
【００３１】
ところで、このように構成した基準信号生成部および上記アナログ的処理を行う回路で構成した基準信号生成部では、基準信号と実際の信号との間、例えば、基準信号i＊（ｔ）と実際の端子電流i（ｔ）との間にずれ（制御遅れ）が生じてしまう。そこで、以下では、制御遅れをキャンセルし得るディジタルフィルタで構成された基準信号生成部について説明する。
【００３２】
ディジタル的処理を行う回路で構成した基準信号生成部を用い、かつアドミタンス形の合成を行う場合、端子電流の伝達関数Ｉ［ｚ］、端子電圧の伝達関数Ｖ［ｚ］およびアドミタンス関数Ｙ［ｚ］の間には（９）式の関係が成立する。
【数１２】
0005979704.tif 000013
すなわち、次式が成立する。
【数１３】
0005979704.tif 000014
【００３３】
ここで、アドミタンス関数Ｙ［ｚ］は次式の通りである。
【数１４】
0005979704.tif 000015
したがって、アドミタンス関数Ｙ［ｚ］をＩＩＲディジタルフィルタで構成すれば、基準信号生成部のブロック図は図７に示す通りとなる。
【００３４】
図７および（１１）式における係数ａ１，ａ２，・・・，ａＮｉおよび係数ｂ１，ｂ２，・・・，ｂＮｖは、以下の手順により決定することができる。すなわち、（９）式に（１１）式を代入し、分母を払うことにより（１２）式および（１３）式を得、さらに（１３）式をベクトルを用いて書き直すことにより（１４）式を得る。
【数１５】
0005979704.tif 000016
【数１６】
0005979704.tif 000017
【数１７】
0005979704.tif 000018
ここで、（１４）式の各ベクトルは、１周期中の各Ｎ個の端子電流ｉ［ｋ］、端子電圧ｖ［ｋ］（ｋ＝０，１，・・・，Ｎ−１）のサンプル点より合成すれば、次式となる。
【数１８】
0005979704.tif 000019
【数１９】
0005979704.tif 000020
【数２０】
0005979704.tif 000021
【００３５】
（１４）式について最小自乗法を用いることにより係数ベクトルｘを求めることができる。
【数２１】
0005979704.tif 000022
すなわち、図７および（１１）式における係数ａ１，ａ２，・・・，ａＮｉおよび係数ｂ１，ｂ２，・・・，ｂＮｖを決定することができる。
【００３６】
［合成例１：負性インダクタ］
本発明に係る合成方法によれば、任意の特性を持つ回路を合成することができるが、その一例として、図６（Ａ）に示すシステムを用いて−５ｍＨの負性インダクタを合成した実験結果について説明する。なお、負性インダクタの周波数特性は高周波域で減衰するので、本合成例ではアドミタンス形の合成を行った。
【００３７】
合成すべき回路が負性インダクタなので、端子電流ｉ（ｔ）、Ｉ（ｓ）はそれぞれ端子電圧ｖ（ｔ）、Ｖ（ｓ）の積分に比例する。したがって、次式が成立する。
【数２２】
0005979704.tif 000023
上記（１９）式をサンプル時間Ｔで離散化すると、（２０）式が得られる。
【数２３】
0005979704.tif 000024
したがって、基準信号ｉ＊［ｋ］を生成するための基準信号生成部の構成は、図８に示す通りとなる。ただし、図８中のＬは−５ｍＨである。
【００３８】
本合成例で使用した実験系を図９に示す。同図に示すように、主回路部は、インバータ回路と、エネルギー蓄積素子としてのインダクタと、インダクタに直列接続された抵抗と、直流電圧源とを備えている。また、主回路部の端子間には、任意の電圧波形（本合成例では、正弦波および矩形波）を出力可能な電圧源が接続されている。抵抗を設けたのは限流のためである。
【００３９】
実験パラメータの公称値は下表の通りである。
【表１】
0005979704.tif 000025
なお、記号ｆｓは、インバータ回路の制御周波数である。
【００４０】
図１０は、入力する任意電圧波形を正弦波（振幅５Ｖ，５０Ｈｚ）とし、端子電圧（図９の入力電圧ｖｉｎ）を測定しながら、−５ｍＨの負性インダクタに対応した基準信号ｉ＊に追従するように端子電流（図９のインダクタ電流ｉＬ）をインバータ回路でＰＷＭ制御した結果であり、このうち、同図（Ａ）は、基準信号生成部および制御部を構成するＤＳＰに取り込まれた端子電圧ｖｉｎ、端子電流ｉＬおよびＤＳＰ内で生成された基準信号ｉ＊の波形である。この図からは、端子電流ｉＬが基準信号ｉ＊にほぼ一致していること、および端子電流ｉＬが端子電圧ｖｉｎに対して９０°進んでおり、負性インダクタの特性を再現できていることが分かる。
【００４１】
また、同図（Ｂ）は、オシロスコープで測定した端子電圧ｖｉｎおよび端子電流ｉＬの波形である。この図からも、端子電流ｉＬが端子電圧ｖｉｎに対して９０°進んでおり、負性インダクタの特性を再現できていることが分かる。
【００４２】
図１１は、入力する任意電圧波形を矩形波（振幅５Ｖ，５０Ｈｚ）とした場合の実験結果であり、このうち、同図（Ａ）は、ＤＳＰに取り込まれた端子電圧ｖｉｎ、端子電流ｉＬおよびＤＳＰで生成された基準信号ｉ＊の波形、同図（Ｂ）は、オシロスコープで測定した端子電圧ｖｉｎおよび端子電流ｉＬの波形である。正弦波の場合と同様、これらの図からは、端子電流ｉＬが基準信号ｉ＊にほぼ一致していることが分かる。
【００４３】
［合成例２：ＬＣＲ回路］
次に、図６（Ａ）に示すシステムを用いて図１２（Ａ）に示すＬＣＲ回路を合成した実験結果について説明する。なお、ＬＣＲ回路の周波数特性は高周波域で減衰するので、本合成例ではアドミタンス形の合成を行った。
【００４４】
ＬＣＲ回路の等価回路は図１２（Ｂ）に示す通りなので、合成すべきＬＣＲ回路のアドミタンス特性Ｙ（ｓ）は次式で表すことができる。
【数２４】
0005979704.tif 000026
したがって、本合成例では、基準信号生成部を図１３に示すブロック図で構成すればよい。なお、（２１）式および図１３における素子値は下表の通りである。
【表２】
0005979704.tif 000027
【００４５】
実験系は図１４に示す通りであり、合成例１で使用した実験系にさらにＬＣＲ回路を付加した構成となっている。このような構成とすることにより、電圧源から主回路部に向かって流れていく電流ｉｓｙｎ（以下、端子電流という）と実際のＬＣＲ回路に向かって流れていく電流ｉＬＣＲが一致しているかどうか、すなわち、合成により得られた回路の特性と実際のＬＣＲ回路の特性が一致しているかどうかを判断することができる。実験パラメータの公称値は下表の通りである。
【表３】
0005979704.tif 000028
なお、記号ｆｓは、インバータ回路の制御周波数である。
【００４６】
図１５は、入力する任意電圧波形を正弦波（振幅５Ｖ，５０Ｈｚ）とし、端子電圧（図１４の入力電圧ｖｉｎ）を測定しながら、上記ＬＣＲ回路に対応した基準信号ｉ＊に追従するように端子電流ｉｓｙｎをインバータ回路でＰＷＭ制御した結果であり、このうち、同図（Ａ）は、基準信号生成部および制御部を構成するＤＳＰに取り込まれた端子電流ｉｓｙｎ、ＤＳＰ内で生成された基準信号ｉ＊および電流ｉＬＣＲの波形である。この図からは、端子電流ｉｓｙｎと電流ｉＬＣＲとがほぼ一致しており、所望のＬＣＲ回路が合成できていることが分かる。
【００４７】
また、同図（Ｂ）は、オシロスコープで測定した端子電流ｉｓｙｎおよび電流ｉＬＣＲの波形である。この図からも、端子電流ｉｓｙｎと電流ｉＬＣＲとがほぼ一致しており、所望のＬＣＲ回路が合成できていることが分かる。
【００４８】
図１６は、入力する任意電圧波形を矩形波（振幅５Ｖ，５０Ｈｚ）とした場合の実験結果であり、このうち、同図（Ａ）は、ＤＳＰに取り込まれた端子電流ｉｓｙｎ、ＤＳＰ内で生成された基準信号ｉ＊および電流ｉＬＣＲの波形、同図（Ｂ）は、オシロスコープで測定した端子電流ｉｓｙｎおよび電流ｉＬＣＲの波形である。いずれの図においても、端子電流ｉｓｙｎは電流ｉＬＣＲよりもやや遅れており、オーバーシュート量もやや大きくなっている。任意電圧波形を矩形波とした場合は、制御遅れの影響がより顕著に表れるからである。なお、この制御遅れは、後述するディジタルフィルタを用いた合成を行うことにより改善することができる。
【００４９】
［合成例３：ＬＣＲ回路］
続いて、制御遅れをキャンセルするように考慮されたディジタルフィルタを用いて合成例２と同じＬＣＲ回路（図１４、表３参照）を合成した実験結果について説明する。
【００５０】
ディジタルフィルタを作成するためには、まず、図１４に示す実験系において、入力する端子電圧ｖｉｎを正弦波（振幅５Ｖ，５０Ｈｚ）としたときにＬＣＲ回路側に向かって流れる電流ｉＬＣＲ（以下、実電流という）と、基準信号ｉ＊を上記端子電圧ｖｉｎ／Ｒ（ただし、Ｒはスケールファクタ）とした場合の端子電流ｉｓｙｎとを測定する必要がある。この測定の結果を図１７（Ａ）に示す。
【００５１】
基準信号ｉ＊に対する端子電流ｉｓｙｎの遅れの伝達関数をＨ［ｚ］とすると、端子電流ｉｓｙｎの伝達関数Ｉｓｙｎ［ｚ］と基準信号ｉ＊の伝達関数Ｉ＊［ｚ］との間には、次式が成立する。
【数２５】
0005979704.tif 000029
また、伝達関数Ｉｓｙｎ［ｚ］を実電流ｉＬＣＲの伝達関数ＩＬＣＲ［ｚ］に一致させるための補正伝達関数をＦ［ｚ］とすると、（２３）式および（２４）式が成立する。
【数２６】
0005979704.tif 000030
【数２７】
0005979704.tif 000031
【００５２】
補正伝達関数Ｆ［ｚ］の係数、すなわち本合成例で使用するディジタルフィルタの係数は、（１８）式により求めることができる。より詳しくは、ディジタルフィルタの係数は、図１７（Ａ）に示す端子電流ｉｓｙｎが同じく図１７（Ａ）に示す実電流ｉＬＣＲに一致するように、Ｉｓｙｎ［ｚ］に含まれる遅れの伝達関数Ｈ［ｚ］を補正することにより求めることができる。このようにして求めた係数（ただし、Ｎｉ＝６、Ｎｖ＝５）を表４に示す。
【表４】
0005979704.tif 000032
【００５３】
上記係数を用いて作成したディジタルフィルタ（図７参照）を使用して図１７（Ａ）を得たのと同じ測定を行ったところ、図１７（Ｂ）が得られた。この図からは、フィッティングの結果、端子電流ｉｓｙｎが実電流ｉＬＣＲにほぼ一致したことが分かる。
【００５４】
図１８にこのディジタルフィルタを用いた実験結果を示す。同図は、ディジタルフィルタを使用していない場合（図１５（Ｂ）参照）よりも実電流ｉＬＣＲに対する端子電流ｉｓｙｎの遅れが低減され、追従性が向上したことを示している。
【００５５】
入力する端子電圧ｖｉｎを矩形波（振幅５Ｖ，５０Ｈｚ）とした場合は、同様の手法により、表５に示す係数（ただし、Ｎｉ＝４、Ｎｖ＝４）が得られた。
【表５】
0005979704.tif 000033
この係数を用いて作成したディジタルフィルタ（図７参照）を使用したフィッティングの結果を図１９に示す。同図（Ａ）に示すフィッティング前に比べ、同図（Ｂ）に示すフィッティング後では、実電流ｉＬＣＲに対する端子電流ｉｓｙｎの遅れが低減され、追従性が向上したことが分かる。
【００５６】
図２０にこのディジタルフィルタを用いた実験結果を示す。同図も、ディジタルフィルタを使用していない場合（図１６（Ｂ）参照）よりも実電流ｉＬＣＲに対する端子電流ｉｓｙｎの遅れが低減され、追従性が向上したことを示している。
【００５７】
以上、本発明に係る任意特性回路合成方法の実施形態について説明したが、本発明は上記構成に限定されるものではなく、種々の変形例が考えられる。
【００５８】
例えば、本発明に係る任意特性回路合成方法は、任意の特性を有する他端子回路も合成することができる。一例として、４端子回路の場合は次式が成立するので、基準信号生成部を図２１に示す構成とすることで、各端子の端子電圧ｖ１（ｔ）〜ｖ１（ｔ）に基づいて各端子の端子電流に関する基準信号ｉ＊１（ｔ）〜ｉ＊４（ｔ）を生成することができる。ただし、図２１では、例えばｙ１１（ｔ）を伝達特性Ｙ１１（ｓ）＝Ｙ１１で表現している。
【数２８】
0005979704.tif 000034
【００５９】
また、合成例３では、ディジタルフィルタによって制御遅れをキャンセルしたが、本発明に係る任意特性回路合成方法では、アナログ的処理を行う回路で構成した基準信号生成部を使用して制御遅れをキャンセルすることもできる。
【図１】
0005979704.tif 000038
【図２】
0005979704.tif 000039
【図３】
0005979704.tif 000040
【図４】
0005979704.tif 000041
【図５】
0005979704.tif 000042
【図６】
0005979704.tif 000043
【図７】
0005979704.tif 000044
【図８】
0005979704.tif 000045
【図９】
0005979704.tif 000046
【図１０】
0005979704.tif 000047
【図１１】
0005979704.tif 000048
【図１２】
0005979704.tif 000049
【図１３】
0005979704.tif 000050
【図１４】
0005979704.tif 000051
【図１５】
0005979704.tif 000052
【図１６】
0005979704.tif 000053
【図１７】
0005979704.tif 000054
【図１８】
0005979704.tif 000055
【図１９】
0005979704.tif 000056
【図２０】
0005979704.tif 000057
【図２１】
0005979704.tif 000058