(57)【特許請求の範囲】
【請求項１】
第１入射方向から第１入射角を有する光が入射する複数の第１フォトセンサと、
前記第１入射方向とは異なる第２入射方向から第２入射角を有する光が入射する複数の第２フォトセンサと、を有し、
前記複数の第１フォトセンサのうち少なくとも２つは、前記第１入射角が互いに異なり、
前記第１入射方向の上流側の２つの第１フォトセンサの間隔は、前記第１入射方向の下流側の２つの第１フォトセンサの間隔より広いことを特徴とするセンサ。
【請求項２】
第１入射方向から第１入射角を有する光が入射する複数の第１フォトセンサと、
前記第１入射方向とは異なる第２入射方向から第２入射角を有する光が入射する複数の第２フォトセンサと、を有し、
前記複数の第１フォトセンサのうち、前記第１入射方向の上流側の一つの第１フォトセンサの方が、前記第１入射方向の下流側の他の一つの第１フォトセンサよりも、前記第１入射角が大きく、
前記第１入射方向の上流側の２つの第１フォトセンサの間隔は、前記第１入射方向の下流側の２つの第１フォトセンサの間隔より広いことを特徴とするセンサ。
【請求項３】
第１入射方向から第１入射角を有する光が入射する複数の第１フォトセンサと、
前記第１入射方向とは異なる第２入射方向から第２入射角を有する光が入射する複数の第２フォトセンサと、
開口部を有する遮蔽膜と、を有し、
前記複数の第１フォトセンサのうち少なくとも２つは、前記第１入射角が互いに異なり、
前記遮蔽膜は、前記開口部の位置に応じて、前記第１フォトセンサに前記第１入射角を有する光のみを入射し、前記第２フォトセンサに前記第２入射角を有する光のみを入射するように制御することを特徴とするセンサ。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記複数の第１フォトセンサ、または前記複数の第２フォトセンサは、入射する光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれ有し、
前記増幅回路は、酸化物半導体を有するトランジスタを有することを特徴とするセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
フォトセンサを画素に有する固体撮像装置と、フォトセンサ及び表示素子を画素に有する半導体表示装置に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを用いた固体撮像装置は、ＣＣＤセンサを用いた固体撮像装置よりも製造コストを低く抑えることができる。また、ＣＭＯＳセンサと表示素子を同一基板上に作り込むことで、入力装置としての機能と表示装置としての機能とを併せ持った、タッチパネルと呼ばれる半導体表示装置を実現することができる。
【０００３】
ところで、近年、三次元画像に対応した映画やテレビジョンの市場拡大に伴い、三次元の空間に広がりをもつ被写体の撮像技術に対する需要が増加傾向にある。下記の非特許文献１には、二次元に配置されたフォトセンサを用いて、三次元の画像情報を得ることができるタッチパネルについて記載されている。下記の非特許文献１に記載された技術を用いることで、三次元の画像情報を得ることができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｃｈｒｉｓ  Ｂｒｏｗｎ、他４名「Ａ  Ｓｙｓｔｅｍ  ＬＣＤ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  ３−Ｄｉｍｅｎｓｉｏｎａｌ  Ｉｎｐｕｔ  Ｄｅｖｉｃｅ」，ＳＯＣＩＥＴＹ  ＦＯＲ  ＩＮＦＯＲＭＡＴＩＯＮ  ＤＩＳＰＬＡＹ  ２０１０  ＩＮＴＥＲＮＡＴＩＯＮＡＬ  ＳＹＭＰＯＳＩＵＭ  ＤＩＧＥＳＴ  ＯＦ  ＴＥＣＨＮＩＣＡＬ  ＰＡＰＥＲＳ，ｐ．４５３−４５６．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記非特許文献１に記載されたタッチパネルでは、被写体からの光を検出できる検出可能領域が狭く、また、検出可能領域の分布にむらが存在する。具体的には、画素部の法線方向における検出可能領域の幅が、画素部の中央部よりも端部の方で短くなる。
【０００６】
検出可能領域が狭く、その分布にむらが存在すると、画素部の部位によっては、被写体がタッチパネルの表面から少しでも離れると、位置情報の取得が困難になる。よって、指やスタイラスなどをタッチパネルに近づけたときに、画素部の部位によって位置情報を取得できる場合とできない場合とが生じてしまうため、ユーザーの立場からすると使い勝手が悪い。また、画素部の部位によっては、位置情報を取得するためにタッチパネルの表面を指やスタイラスなどで直接触れる必要が生じるため、タッチパネルの表面に汚れが付着する、或いは、擦過痕が形成されるなどの、使用頻度に伴うタッチパネルの品質の低下を招く。また、指が直接タッチパネルの表面に繰り返し接触することによって、ユーザーの疲労感を増大させてしまう。
【０００７】
上述の課題に鑑み、本発明は、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置、または半導体表示装置の提供を目的の一とする。或いは、本発明は、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置の駆動方法、または半導体表示装置の駆動方法の提供を目的の一とする。
【課題を解決するための手段】
【０００８】
被写体からの光を検出できる検出可能領域の範囲は、フォトセンサに入射する光の入射角によって定まる。しかし、検出可能領域を広げるために各フォトセンサに入射する光の入射角の範囲を単純に広げると、各フォトセンサにおいて指向性の低い光が受光されることになる。したがって、検出された被写体の位置と、実際の被写体の位置との間に誤差が生じるため、位置情報の正確性が下がる。そこで、本発明の一態様では、上記課題を解決するために、複数の第１フォトセンサにそれぞれ入射する光の入射角を一律に揃えるのではなく、上記入射角に変化を付ける。或いは、複数の第２フォトセンサにそれぞれ入射する光の入射角を一律に揃えるのではなく、上記入射角に変化を付ける。
【０００９】
具体的に、本発明の一態様に係る固体撮像装置または半導体表示装置は、第１入射方向から第１入射角を有する光が入射する複数の第１フォトセンサと、前記第１入射方向とは異なる第２入射方向から第２入射角を有する光が入射する複数の第２フォトセンサとを有している。そして、複数の第１フォトセンサのうち少なくとも２つは、第１入射角が互いに異なる。或いは、複数の第２フォトセンサのうち少なくとも２つは、第２入射角が互いに異なる。なお、第１入射角及び第２入射角は、０度以上９０度以下である。
【００１０】
そして、被写体から発せられる光、或いは被写体において反射した光は、複数の第１フォトセンサのいずれかと、複数の第２フォトセンサのいずれかに、選択的に入射する。入射した光を光電変換することにより得られた電流値または電圧値から、上記光が選択的に入射した第１フォトセンサ及び第２フォトセンサを抽出し、その位置と第１入射角及び第２入射角とによって、被写体の位置情報を得ることができる。
【００１１】
上記構成により、各フォトセンサに入射する光の入射角を選択的に定めつつ、複数のフォトセンサ全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域が広い固体撮像装置、または半導体表示装置を実現することができる。
【００１２】
なお、上記構成に加えて、第１入射角が互いに異なる少なくとも２つの第１フォトセンサは、第１入射方向の上流側の第１フォトセンサの方が、第１入射方向の下流側の第１フォトセンサよりも、第１入射角が大きいことを特徴としていても良い。上記構成を付加することで、検出可能領域の分布のむらをなくし、検出可能領域をより広げることができる。
【００１３】
或いは、上記構成に加えて、第２入射角が互いに異なる少なくとも２つの第２フォトセンサは、第２入射方向の上流側の第２フォトセンサの方が、第２入射方向の下流側の第２フォトセンサよりも、第２入射角が大きいことを特徴としていても良い。上記構成を付加することで、検出可能領域の分布のむらをなくし、検出可能領域をより広げることができる。
【発明の効果】
【００１４】
本発明の一態様により、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置、または半導体表示装置を提供することができる。或いは、本発明の一態様により、非接触にて、被写体の位置情報の取得を容易に行うことができる固体撮像装置の駆動方法、または半導体表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】画素部の断面図。
【図２】入射角と入射方向の定義について説明する図。
【図３】画素部の断面図と、各フォトセンサにおいて得られる電圧値を示す図。
【図４】画素部の断面図と、各フォトセンサにおいて得られる電圧値を示す図。
【図５】画素部の断面図。
【図６】画素部の断面図。
【図７】フォトセンサの回路図と、画素部の構成を示す図。
【図８】フォトセンサのタイミングチャート。
【図９】ローリングシャッタ方式を用いた場合のタイミングチャート。
【図１０】グローバルシャッタ方式を用いた場合のタイミングチャート。
【図１１】画素の構成を示す回路図。
【図１２】画素の上面図。
【図１３】表示素子の上面図。
【図１４】フォトセンサの上面図と断面図。
【図１５】画素の断面図。
【図１６】画素の上面図。
【図１７】フォトダイオードと遮蔽膜の配置を示す上面図と断面図。
【図１８】フォトダイオードと遮蔽膜の配置を示す上面図。
【図１９】フォトダイオードと遮蔽膜の配置を示す上面図。
【図２０】フォトセンサの回路図。
【図２１】フォトセンサのタイミングチャート。
【図２２】フォトセンサの回路図。
【図２３】固体撮像装置または半導体表示装置の作製方法を示す断面図。
【図２４】固体撮像装置または半導体表示装置の断面図。
【図２５】半導体表示装置の構造を示す斜視図。
【図２６】電子機器の図。
【図２７】本発明の一態様に係る酸化物材料の構造を説明する図。
【図２８】本発明の一態様に係る酸化物材料の構造を説明する図。
【図２９】本発明の一態様に係る酸化物材料の構造を説明する図。
【図３０】シミュレーションによって得られた移動度のゲート電圧依存性を説明する図。
【図３１】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図３２】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図３３】シミュレーションによって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。
【図３４】シミュレーションに用いたトランジスタの断面構造を説明する図。
【図３５】酸化物半導体膜を用いたトランジスタの電気特性を示す図。
【図３６】試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。
【図３７】試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。
【図３８】試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。
【図３９】トランジスタのオフ電流と測定時基板温度との関係を示す図。
【図４０】Ｉｄおよび移動度のＶｇ依存性を示す図。
【図４１】基板温度としきい値電圧の関係及び基板温度と移動度の関係を示す図。
【図４２】トランジスタの構造の一例を示す図。
【図４３】トランジスタの構造の一例を示す図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
（実施の形態１）
本発明の一態様に係る固体撮像装置、または半導体表示装置は、画素部に複数のフォトセンサを有する。上記複数のフォトセンサは、入射される光の入射方向によって分類することができる。本発明の一態様では、少なくとも第１入射方向からの光が入射される複数の第１フォトセンサと、第１入射方向とは異なる第２入射方向からの光が入射される複数の第２フォトセンサとを有する。
【００１８】
複数の第１フォトセンサＰＳＲと、複数の第２フォトセンサＰＳＬとが交互に配置された画素部の構成を例に挙げて、本発明の一態様に係る固体撮像装置、または半導体表示装置について説明する。
【００１９】
図１に、画素部の断面図を一例として示す。具体的に図１では、９つの第１フォトセンサＰＳＲ０〜ＰＳＲ８と、９つの第２フォトセンサＰＳＬ０〜ＰＳＬ８とが交互に並んでいる場合を例示しており、図面に向かって左から、ＰＳＲ０、ＰＳＬ８、ＰＳＲ１、ＰＳＬ７、．．．、ＰＳＲ７、ＰＳＬ１、ＰＳＲ８、ＰＳＬ０の順に上記フォトセンサが並んでいる。
【００２０】
また、図１では、第１入射方向が、図面に向かって右から左の方向に相当し、第２入射方向が、図面に向かって左から右の方向に相当する場合を例示している。すなわち、第１入射方向と第２入射方向の間の角度が１８０度である場合を例示している。なお、第１入射方向と第２入射方向の間の角度は１８０度に限定されず、０度より大きく１８０度以下の範囲に収まるように、実施者が上記角度を適宜設定することができる。ただし、第１入射方向と第２入射方向の間の角度を９０度以上１８０度以下に設定することで、検出可能領域１００をより広げることができるので、望ましい。
【００２１】
第１フォトセンサＰＳＲ０〜ＰＳＲ８には、第１入射方向から、第１入射角を有する光が入射される。また、第２フォトセンサＰＳＬ０〜ＰＳＬ８には、第２入射方向から、第２入射角を有する光が入射される。
【００２２】
次いで、図２を用いて、本明細書における入射角と入射方向の定義について説明する。図２に示すように、ｘ軸とｙ軸で形成される境界面上において、第１フォトセンサＰＳＲ及び第２フォトセンサＰＳＬがｘ軸上に配置されているとし、境界面（フォトセンサの受光面に相当する）の法線方向をｚ軸と仮定する。そして、第１フォトセンサＰＳＲに入射する光を第１入射光とし、第２フォトセンサＰＳＬに入射する光を第２入射光とすると、第１入射光及び第２入射光の入射面は、ｘ軸とｚ軸で形成される面と平行となる。第１入射角は、上記入射面内において第１入射光とｚ軸のなす角に相当する。第２入射角は、上記入射面内において第２入射光とｚ軸のなす角に相当する。そして、第１入射方向は、第１入射光のうち、境界面に平行な成分の方位に相当する。第２入射方向は、第２入射光のうち、境界面に平行な成分の方位に相当する。
【００２３】
なお、図２では、第１入射方向と第２入射方向の間の角度が１８０度である場合を例示しており、第１入射面と第２入射面とが一致するため、第１入射面と第２入射面とを単に入射面として示している。ただし、第１入射方向と第２入射方向の間の角度が０度以上１８０度未満である場合は、第１入射面と第２入射面とは一致しない。
【００２４】
再び図１に戻り、本発明の一態様に係る構成について説明をする。図１では、各フォトセンサに入射する光の経路を、光線として破線で示している。ただし、フォトセンサにおいて光電変換できる波長の光には、可視光や赤外光など指向性の低い光も含まれる。よって、実際には、各入射角の値は幅を有しており、その範囲は明確ではなく、理論上は無限大に及んでいる。本発明では、例えば、光電変換により得られる電圧値または電流値が最も高い場合における角度を、入射角とすることができる。
【００２５】
そして、本発明の一態様では、複数の第１フォトセンサＰＳＲのそれぞれにおける第１入射角が異なっている。上記構成により、複数の各第１フォトセンサＰＳＲに入射する光の第１入射角を選択的に定めつつ、複数の第１フォトセンサＰＳＲ全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域１００が広い固体撮像装置、または半導体表示装置を実現することができる。
【００２６】
また、本発明の一態様では、複数の第２フォトセンサＰＳＬのそれぞれにおける第２入射角が異なっている。上記構成により、複数の各第２フォトセンサＰＳＬに入射する光の第２入射角を選択的に定めつつ、複数の第２フォトセンサＰＳＬ全体で受光できる光の入射角の範囲を広げることができ、よって、検出可能領域１００が広い固体撮像装置、または半導体表示装置を実現することができる。
【００２７】
具体的に図１では、第１フォトセンサＰＳＲ０〜ＰＳＲ８のそれぞれにおける第１入射角をαＲ０〜αＲ８とすると、第１入射方向側から最も遠い第１入射角αＲ０が最も小さく、第１入射方向側に近づくに連れて第１入射角αＲ１〜αＲ８の順に大きくなっている場合を例示している。すなわち、第１入射角が互いに異なる少なくとも２つの第１フォトセンサＰＳＲは、第１入射方向の上流側の第１フォトセンサＰＳＲの方が、第１入射方向の下流側の第１フォトセンサＰＳＲよりも、第１入射角が大きくなっている。複数の第１フォトセンサＰＳＲにおける第１入射角の大小関係に上記構成を採用することで、固体撮像装置、または半導体表示装置の検出可能領域１００をより広げることができる。
【００２８】
また、具体的に図１では、第２フォトセンサＰＳＬ０〜ＰＳＬ８のそれぞれにおける第２入射角をαＬ０〜αＬ８とすると、第２入射方向側から最も遠い第２入射角αＬ０が最も小さく、第２入射方向側に近づくに連れて第２入射角αＬ１〜αＬ８の順に大きくなっている場合を例示している。すなわち、第２入射角が互いに異なる少なくとも２つの第２フォトセンサＰＳＬは、第２入射方向の上流側の第２フォトセンサＰＳＬの方が、第２入射方向の下流側の第２フォトセンサＰＳＬよりも、第２入射角が大きくなっている。複数の第２フォトセンサＰＳＬにおける第２入射角の大小関係に上記構成を採用することで、固体撮像装置、または半導体表示装置の検出可能領域１００をより広げることができる。
【００２９】
なお、検出可能領域１００は、入射方向の異なる少なくとも２つのフォトセンサに光が入射する範囲である。よって、図１の場合、第１フォトセンサＰＳＲの少なくとも１つ、及び第２フォトセンサＰＳＬの少なくとも１つに光が入射する範囲が、検出可能領域１００となる。
【００３０】
また、複数の第１フォトセンサにおける光の第１入射角は、必ずしも全て互いに異なっている必要はない。複数の第１フォトセンサのうち、少なくとも一つの第１フォトセンサにおける第１入射角が、他の一つの第１フォトセンサにおける第１入射角と異なっていれば、検出可能領域１００を広げるという効果を得ることができる。
【００３１】
また、複数の第２フォトセンサにおける光の第２入射角は、必ずしも全て互いに異なっている必要はない。複数の第２フォトセンサのうち、少なくとも一つの第２フォトセンサにおける第２入射角が、他の一つの第２フォトセンサにおける第２入射角と異なっていれば、検出可能領域１００を広げるという効果を得ることができる。
【００３２】
なお、複数の第１フォトセンサにおける光の第１入射角が異なっているか、若しくは、複数の第２フォトセンサにおける光の第２入射角が異なっているかの、いずれか一つの構成を採用するだけでも、検出可能領域１００を広げるという効果は、得ることができる。
【００３３】
そして、被写体から発せられる光、或いは被写体において反射した光は、複数の第１フォトセンサＰＳＲのいずれかと、複数の第２フォトセンサＰＳＬのいずれかに、選択的に入射する。入射した光を光電変換することにより得られた電流値または電圧値から、上記光が選択的に入射した第１フォトセンサＰＳＲ及び第２フォトセンサＰＳＬを抽出し、その位置と第１入射角及び第２入射角とによって、被写体の位置情報を得ることができる。
【００３４】
例えば、図３（Ａ）に、図１に示した第１フォトセンサＰＳＲ０〜ＰＳＲ８と第２フォトセンサＰＳＬ０〜ＰＳＬ８のうち、第１フォトセンサＰＳＲ２及び第２フォトセンサＰＳＬ４に、被写体１０１からの光が選択的に入射している場合の断面図を示す。図３（Ａ）の場合、第１フォトセンサＰＳＲ２に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路とが交差するポイントに、被写体１０１が存在する。よって、第１フォトセンサＰＳＲ２と第２フォトセンサＰＳＬ４の距離と、第１フォトセンサＰＳＲ２における第１入射角αＲ２と、第２フォトセンサＰＳＬ４における第２入射角αＬ４とから、被写体１０１の位置情報を算出することができる。
【００３５】
なお、被写体１０１からの光が指向性の高いものである場合は、第１フォトセンサＰＳＲ０〜ＰＳＲ８のいずれか一つ、及び、第２フォトセンサＰＳＬ０〜ＰＳＬ８のいずれか一つにおいて得られる電流値または電圧値と、他のフォトセンサにおいて得られる電流値または電圧値との差が大きくなる。しかし、被写体１０１からの光が、可視光や赤外光などのように指向性がさほど高くない場合、被写体１０１からの光は、必ずしも一つの第１フォトセンサＰＳＲ及び一つの第２フォトセンサＰＳＬにのみ入射するとは限らない。実際には、互いに隣接する複数のフォトセンサに、被写体１０１からの光が入射する。
【００３６】
被写体１０１が図３（Ａ）に示した位置に存在する場合の、第１フォトセンサＰＳＲ０〜ＰＳＲ８と第２フォトセンサＰＳＬ０〜ＰＳＬ８においてそれぞれ得られる電圧値を、図３（Ｂ）に一例として示す。横軸は第１フォトセンサＰＳＲ０〜ＰＳＲ８と第２フォトセンサＰＳＬ０〜ＰＳＬ８の位置を示し、縦軸は各フォトセンサにおいて、被写体１０１からの光により得られる電圧値を示している。
【００３７】
図３（Ｂ）では、第１フォトセンサＰＳＲ０〜ＰＳＲ８のうち、第１フォトセンサＰＳＲ２において得られる電圧値が最も高い。そして、第１フォトセンサＰＳＲ２に隣接する第１フォトセンサＰＳＲ１及び第１フォトセンサＰＳＲ３において得られる電圧値も、他の第１フォトセンサＰＳＲにおいて得られる電圧値より高い。また、図３（Ｂ）では、第２フォトセンサＰＳＬ０〜ＰＳＬ８のうち、第２フォトセンサＰＳＬ４において得られる電圧値が最も高い。そして、第２フォトセンサＰＳＬ４に隣接する第２フォトセンサＰＳＬ３及び第２フォトセンサＰＳＬ５において得られる電圧値も、他の第２フォトセンサＰＳＬにおいて得られる電圧値より高い。
【００３８】
よって、図３（Ｂ）に示すように、第１フォトセンサＰＳＲ２に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路とが交差するポイントと一致するように、被写体１０１が存在する場合でも、隣接するフォトセンサにおいて、被写体１０１からの光の入射により電圧値または電流値が高くなる。ただし、最も高い電圧値または電流値が得られる第１フォトセンサＰＳＲと第２フォトセンサＰＳＬを抽出することで、被写体１０１からの光の指向性が低い場合でも、被写体１０１の位置情報を得ることができる。
【００３９】
また、被写体１０１が、複数の第１フォトセンサＰＳＲに入射する光線の経路と、複数の第２フォトセンサＰＳＬに入射する光線の経路とから外れたポイントに存在する場合もあり得る。図４（Ａ）に、被写体１０１が、各フォトセンサに入射する光線の経路から外れている場合の断面図を示す。
【００４０】
図４（Ａ）の場合、第１フォトセンサＰＳＲ１に入射する光線の経路と、第１フォトセンサＰＳＲ２に入射する光線の経路の間、及び、第２フォトセンサＰＳＬ３に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路の間に、被写体１０１が存在する。この場合、これらの光線の経路が交差する４つのポイントＡ乃至Ｄの中に、被写体１０１が存在する。
【００４１】
なお、ポイントＡは、第１フォトセンサＰＳＲ１に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路が交差するポイントである。ポイントＢは、第１フォトセンサＰＳＲ２に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路が交差するポイントである。ポイントＣは、第１フォトセンサＰＳＲ２に入射する光線の経路と、第２フォトセンサＰＳＬ３に入射する光線の経路が交差するポイントである。ポイントＤは、第１フォトセンサＰＳＲ１に入射する光線の経路と、第２フォトセンサＰＳＬ３に入射する光線の経路が交差するポイントである。
【００４２】
図４（Ａ）の場合、被写体１０１の位置情報にさほど正確性の高さが要求されていないのであれば、最も高い電圧値または電流値が得られる第１フォトセンサＰＳＲと第２フォトセンサＰＳＬを抽出することで、ポイントＡ乃至Ｄのうち、被写体１０１に最も近いポイントの位置情報を、被写体１０１の位置情報として得ることができる。
【００４３】
被写体１０１が図４（Ａ）に示した位置に存在する場合の、第１フォトセンサＰＳＲ０〜ＰＳＲ８と第２フォトセンサＰＳＬ０〜ＰＳＬ８においてそれぞれ得られる電圧値を、図４（Ｂ）に一例として示す。横軸は第１フォトセンサＰＳＲ０〜ＰＳＲ８と第２フォトセンサＰＳＬ０〜ＰＳＬ８の位置を示し、縦軸は各フォトセンサにおいて、被写体１０１からの光により得られる電圧値を示している。
【００４４】
図４（Ｂ）では、第１フォトセンサＰＳＲ２において得られる電圧値が、第１フォトセンサＰＳＲ０〜ＰＳＲ８の中で最も高い。また、第２フォトセンサＰＳＬ４において得られる電圧値が、第２フォトセンサＰＳＬ０〜ＰＳＬ８の中で最も高い。従って、第１フォトセンサＰＳＲ２に入射する光線の経路と、第２フォトセンサＰＳＬ４に入射する光線の経路が交差するポイントＢが、最も被写体１０１に近いことが分かる。ポイントＢの位置情報は、第１フォトセンサＰＳＲ２と第２フォトセンサＰＳＬ４の距離と、第１フォトセンサＰＳＲ２における第１入射角αＲ２と、第２フォトセンサＰＳＬ４における第２入射角αＬ４とから算出することができる。そして、算出された位置情報を、被写体１０１の位置情報の近似値として用いることができる。
【００４５】
なお、図４（Ａ）の場合において、被写体１０１の位置情報に高い正確性が要求されているのであれば、ポイントＡ乃至Ｄの位置情報と、各フォトセンサにおいて得られる電圧値または電流値から、被写体１０１の位置情報を算出すれば良い。この場合、被写体１０１からの光の拡散を予め把握しておくことで、算出される位置情報の正確性をより高めることができる。よって、被写体１０１が、ポイントＡ乃至Ｄの各ポイントに一致している場合に各フォトセンサにおいて得られる電圧値または電流値を、事前に計測しておくことが望ましい。
【００４６】
なお、図１と図３及び図４では、複数の第１フォトセンサＰＳＲと複数の第２フォトセンサＰＳＬとが１つずつ交互に配置されている場合を例示しているが、本発明はこの構成に限定されない。複数の第１フォトセンサＰＳＲと複数の第２フォトセンサＰＳＬとが複数ずつ交互に配置されていても良い。
【００４７】
また、図１と図３及び図４の場合だと、第１入射方向側により近づくほど、第１フォトセンサＰＳＲに入射する光線の間隔が狭く、逆に、第１入射方向側から遠ざかるほど、第１フォトセンサＰＳＲに入射する光線の間隔が広くなっている。これは、フォトセンサが形成されている境界面から離れた領域ほど顕著である。そこで、光線の間隔をより一定に近づけるために、第１入射方向側により近づくほど、第１フォトセンサＰＳＲの間隔が広くなるように、逆に、第１入射方向側から遠ざかるほど、第１フォトセンサＰＳＲの間隔が狭くなるように、複数の第１フォトセンサＰＳＲを配置するようにしても良い。そして、間隔が広くなるように配置された第１フォトセンサＰＳＲ間に、第２フォトセンサＰＳＬを複数配置するようにしても良い。また、間隔が狭くなるように配置された第１フォトセンサＰＳＲ間には、第２フォトセンサＰＳＬを単数配置するか、或いは第１フォトセンサＰＳＲのみを連続して配置するようにしても良い。上記構成により、光線の間隔をより一定に近づけることができるため、位置情報の取得をより正確に行うことができる。
【００４８】
また、図１と図３及び図４の場合だと、第１入射方向と平行になるように複数の第１フォトセンサＰＳＲが一列に配置されており、第２入射方向と平行になるように複数の第２フォトセンサＰＳＬが一列に配置されている。しかし、本発明の一態様では、共通の入射方向からの光が入射する複数のフォトセンサにおいて、必ずしも上記光の入射面が共通である必要はない。すなわち、上記複数のフォトセンサは、同じ入射方向からの光が入射されていれば良く、入射方向と平行になるように一列に配置されている必要はない。
【００４９】
〈比較例〉
次いで、検出可能領域を広げるという本発明の一態様によって得られる効果を分かりやすく説明するために、第１入射角と第２入射角とが一律に定められている場合の、画素部の構成について説明する。
【００５０】
図５に、第１入射角と第２入射角とが一律に定められている複数のフォトセンサが形成された、画素部の断面図を一例として示す。具体的に図５では、図１と同様に、９つの第１フォトセンサＰＳＲ０〜ＰＳＲ８と、９つの第２フォトセンサＰＳＬ０〜ＰＳＬ８とが交互に並んでいる場合を例示しており、図面に向かって左から、ＰＳＲ０、ＰＳＬ８、ＰＳＲ１、ＰＳＬ７、．．．、ＰＳＲ７、ＰＳＬ１、ＰＳＲ８、ＰＳＬ０の順に上記フォトセンサが並んでいる。
【００５１】
また、図５では、第１入射方向が、図面に向かって右から左の方向に相当し、第２入射方向が、図面に向かって左から右の方向に相当する場合を例示している。すなわち、第１入射方向と第２入射方向の間の角度が１８０度である場合を例示している。第１フォトセンサＰＳＲ０〜ＰＳＲ８には、第１入射方向から、第１入射角を有する光が入射される。また、第２フォトセンサＰＳＬ０〜ＰＳＬ８には、第２入射方向から、第２入射角を有する光が入射される。
【００５２】
そして、図５では、複数の第１フォトセンサＰＳＲにおける第１入射角αＲが全て同じ値を有しており、なおかつ、複数の第２フォトセンサＰＳＬにおける第２入射角αＬが全て同じ値を有している。そのため、図５の場合、検出可能領域２００が、第１フォトセンサＰＳＲ０に入射する光線と、第２フォトセンサＰＳＬ０に入射する光線とで囲まれた領域となる。
【００５３】
図５の場合、検出可能領域２００の分布にむらが存在する。具体的には、画素部の法線方向における検出可能領域２００の幅が、画素部の中央部よりも端部の方で短くなる。よって、複数の第１フォトセンサＰＳＲと複数の第２フォトセンサＰＳＬが形成されている境界面からの距離が同じであっても、画素部の部位によって、被写体が検出できる場合とできない場合とが生じる。
【００５４】
また、図５の場合、第１入射角αＲを小さくすることで、検出可能領域２００を広げることはできる。しかし、第１入射角αＲが小さい場合、被写体からの光が少しでも拡散すると、上記光が互いに隣接する複数の第１フォトセンサＰＳＲに同時に入りやすくなる。そのため、第１フォトセンサＰＳＲによって得られる位置情報の正確性が低くなる。また、第１入射角αＲが小さい場合、外光、具体的には、被写体以外の物体から発せられる光、或いは被写体以外の物体において反射する光などが、第１フォトセンサＰＳＲに入りやすくなる。そのため、第１フォトセンサＰＳＲの感度が低くなる。そして、第１入射角αＲを小さくし、なおかつ複数の第１フォトセンサＰＳＲにおける第１入射角αＲを全て同じ値に設定すると、各第１フォトセンサＰＳＲに入射する光線どうしの間隔が狭くなるため、位置情報の正確性がさらに低くなりやすく、また、感度がさらに低くなりやすい。
【００５５】
また、第２フォトセンサＰＳＬにおける第２入射角αＬについても、同じ事が言える。すなわち、第２入射角αＬを小さくすることで、検出可能領域２００を広げることはできる。しかし、第２入射角αＬが小さい場合、被写体からの光が少しでも拡散すると、上記光が互いに隣接する複数の第２フォトセンサＰＳＬに同時に入りやすくなる。そのため、第２フォトセンサＰＳＬによって得られる位置情報の正確性が低くなる。また、第２入射角αＬが小さい場合、外光、具体的には、被写体以外の物体から発せられる光、或いは被写体以外の物体において反射する光などが、第２フォトセンサＰＳＬに入りやすくなる。そのため、第２フォトセンサＰＳＬの感度が低くなる。そして、第２入射角αＬを小さくし、なおかつ複数の第２フォトセンサＰＳＬにおける第２入射角αＬを全て同じ値に設定すると、各第２フォトセンサＰＳＬに入射する光線どうしの間隔が狭くなるため、位置情報の正確性がさらに低くなりやすく、また、感度がさらに低くなりやすい。
【００５６】
一方、図１に示した、本発明の一態様に係る固体撮像装置または半導体表示装置では、共通の入射方向を有する複数のフォトセンサの入射角を全て同じにせず、少なくとも一つを他の一つと異ならせている。上記構成により、上記複数のフォトセンサにおける入射角を一律に小さくしなくとも、検出可能領域１００を広げることができる。また、入射角が小さいフォトセンサにおいても、隣接するフォトセンサと入射角を異ならせることで、各フォトセンサに入射する光線どうしの間隔を図５の場合よりも広げることができる。従って、本発明の一態様に係る固体撮像装置または半導体表示装置では、位置情報の正確性の高さと、感度の高さを確保しつつも、検出可能領域１００を広げることができる。
【００５７】
〈位置情報の算出方法の一例〉
位置情報の算出は、三角測量法などを用いて行うことができる。次いで、位置情報の具体的な算出方法について、一例を挙げて説明する。
【００５８】
まず、位置情報の取得を行うための、固体撮像装置または半導体表示装置の構造の一例を図６に示す。図６の固体撮像装置または半導体表示装置の画素部の断面図では、第１入射方向を有する５つの第１フォトセンサＰＳＲ０〜ＰＳＲ４と、第１入射方向とは逆方向の第２入射方向を有する５つの第２フォトセンサＰＳＬ０〜ＰＳＬ４との配置を示している。
【００５９】
具体的に、図６では、基板１２０上に遮蔽膜１２１が形成されており、遮蔽膜１２１上に第１フォトセンサＰＳＲ０〜ＰＳＲ４と第２フォトセンサＰＳＬ０〜ＰＳＬ４と、が配置されている。そして、第１フォトセンサＰＳＲ０〜ＰＳＲ４と第２フォトセンサＰＳＬ０〜ＰＳＬ４は、図面に向かって左側から、ＰＳＲ０、ＰＳＬ４、ＰＳＲ１、ＰＳＬ３、．．．、ＰＳＲ３、ＰＳＬ１、ＰＳＲ４、ＰＳＬ０の順に交互に並んでいると仮定する。また、第１フォトセンサＰＳＲ０〜ＰＳＲ４及び第２フォトセンサＰＳＬ０〜ＰＳＬ４を間に挟むように、基板１２０と対峙する位置に基板１２２が配置されており、基板１２２上には部分的に開口部を有する遮蔽膜１２３が形成されている。
【００６０】
なお、図６では、基板１２２のうち、第１フォトセンサＰＳＲ０〜ＰＳＲ４及び第２フォトセンサＰＳＬ０〜ＰＳＬ４に近い側の面上に遮蔽膜１２３が形成されている例を示しているが、本発明の一態様はこの構成に限定されない。基板１２２のうち、第１フォトセンサＰＳＲ０〜ＰＳＲ４及び第２フォトセンサＰＳＬ０〜ＰＳＬ４に近い側の面とは異なる面上に、遮蔽膜１２３が形成されていても良い。
【００６１】
また、図６では、第１フォトセンサＰＳＲ０〜ＰＳＲ４にそれぞれ入射する光の入射角を、αＲ０〜αＲ４として示す。αＲ０は０度であり、αＲ０からαＲ４まで順にその値が大きくなるものと仮定する。また、図６では、第２フォトセンサＰＳＬ０〜ＰＳＬ４にそれぞれ入射する光の入射角を、αＬ０〜αＬ４として示す。αＬ０は０度であり、αＬ０からαＬ４まで順にその値が大きくなるものと仮定する。
【００６２】
なお、入射角は、遮蔽膜１２３が有する開口部の位置によって制御することができる。すなわち、開口部と第１フォトセンサＰＳＲ０〜ＰＳＲ４を結ぶ方向と、基板１２０の法線方向とがなす角度がαＲ０〜αＲ４となる位置に、遮蔽膜１２３において開口部を設けることで、第１入射角を制御することができる。また、遮蔽膜１２３において開口部を、第２フォトセンサＰＳＬ０〜ＰＳＬ４となす角度がαＬ０〜αＬ４となる位置に設けることで、第２入射角を制御することができる。
【００６３】
また、第１フォトセンサＰＳＲ０の位置を原点（０、０）にとり、第１入射方向の方向、すなわち図面に向かって右方向をｘ軸、上方向をｚ軸とする。第１フォトセンサＰＳＲｎ（ｎ＝０〜４）の位置を座標（ｘＲｎ、０）、被写体の位置を座標（ｘｄ、ｚｄ）で表すとする。そして、第１フォトセンサＰＳＲｎにおいて被写体からの光が入射したとすると、以下の式１の関係が成り立つ。
【００６４】
ｘｄ＝ｘＲｎ＋ｚｄ・ｔａｎαＲｎ      （式１）
【００６５】
また、第２フォトセンサＰＳＬ０の位置を座標（Ｗ、０）で表すとする。すなわち、第２フォトセンサＰＳＬ０は第１フォトセンサＰＳＲ０からｘ軸方向にＷ離れた位置にあるとする。そして、第２フォトセンサＰＳＬｍ（ｍ＝０〜４）の位置は、座標（Ｗ−ｘＬｍ、０）（ｘＬ０＝０）で表されるとする。第２フォトセンサＰＳＬｍにおいて被写体からの光が入射したとすると、以下の式２の関係が成り立つ。
【００６６】
Ｗ−ｘｄ＝ｘＬｍ＋ｚｄ・ｔａｎαＬｍ      （式２）
【００６７】
よって、上記式１と式２から、以下の式３と式４が導き出される。
【００６８】
ｘｄ＝（ｘＲｎ・ｔａｎαＬｍ＋（Ｗ−ｘＬｍ）・ｔａｎαＲｎ）／（ｔａｎαＲｎ＋ｔａｎαＬｍ）      （式３）
【００６９】
ｚｄ＝（Ｗ−ｘＲｎ−ｘＬｍ）／（ｔａｎαＲｎ＋ｔａｎαＬｍ）      （式４）
【００７０】
なお、第１フォトセンサＰＳＲｎを一定間隔（ピッチｐ）で形成し、各第１フォトセンサＰＳＲｎに入射する光線が仮想焦点（ＤＲｘ、−ＤＲｚ）で交差するとした場合、以下の式５が成り立つ。
【００７１】
ｔａｎαＲｎ＝（ｐ・ｎ−ＤＲｘ）／ＤＲｚ      （式５）
【００７２】
また、同様に、第２フォトセンサＰＳＬｍを一定間隔（ピッチｐ）で形成し、各第２フォトセンサＰＳＬｍに入射する光線が仮想焦点（Ｗ−ＤＬｘ、−ＤＬｚ）で交差するとした場合、以下の式６が成り立つ。
【００７３】
ｔａｎαＬｍ＝（ｐ・ｍ−ＤＬｘ）／ＤＬｚ      （式６）
【００７４】
仮想焦点の位置と、上記式５または式６を用いることで、（ｘｄ、ｚｄ）の算出の際に用いるｔａｎαＲｎ、ｔａｎαＬｍの値をフォトセンサの数だけ用意する必要がなく、座標（ｘｄ、ｚｄ）の算出が容易になる。
【００７５】
なお、本実施の形態では、１次元に配列されたフォトセンサを用いて、被写体の位置情報を得る方法について示したが、同様に、画素部において二次元に配列されたフォトセンサを用いて、被写体の位置情報を得ることもできる。
【００７６】
また、被写体の距離、すなわち、ｚｄが特定の値にあることを検出した場合、予め設定された制御信号を生成することが可能である。例えば、ｚｄが特定の値以下にあることを検出した場合、特定のキー入力を意味する制御信号を生成することが可能である。
【００７７】
上記構成とすることで、固体撮像装置または半導体表示装置に被写体が触れることなく、被写体の位置情報を得ることができる固体撮像装置または半導体表示装置を提供することができる。
【００７８】
（実施の形態２）
本実施の形態では、本発明の一態様に係る固体撮像装置または半導体表示装置が有する、フォトセンサの具体的な構成について説明する。
【００７９】
図７（Ａ）は、フォトセンサ３０１の接続構成を示す回路図の一例である。フォトセンサ３０１は、フォトダイオード３０２と、増幅回路３０３とを有している。フォトダイオード３０２は、半導体の接合部に光があたると電流が発生する性質を有する光電変換素子である。増幅回路３０３は、フォトダイオード３０２が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保持する回路である。
【００８０】
増幅回路３０３の構成は、フォトダイオード３０２において生じる電流を増幅できる、或いは、上記電流によって蓄積された電荷を保持できるのであれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路３０３は、フォトダイオード３０２において生じる電流を増幅するトランジスタ３０５を有する。
【００８１】
なお、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、図７（Ａ）に示したフォトセンサ３０１の、具体的な構成について説明する。
【００８２】
図７（Ａ）に示すフォトセンサ３０１は、増幅回路３０３が、増幅回路３０３内への上記電流の供給を制御するスイッチング素子として機能するトランジスタ３０４と、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まるトランジスタ３０５と、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能するトランジスタ３０６とを有する。
【００８３】
具体的に、図７（Ａ）では、フォトダイオード３０２の陽極が、配線ＰＲに接続されている。また、フォトダイオード３０２の陰極が、トランジスタ３０４の第１端子に接続されている。トランジスタ３０４の第２端子は、増幅回路３０３内の他の半導体素子に接続されているため、増幅回路３０３内の構成によって、トランジスタ３０４の第２端子の接続先は異なるが、図７（Ａ）では、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極に接続されている。また、トランジスタ３０４のゲート電極は、配線ＴＸに接続されている。配線ＴＸには、トランジスタ３０４のスイッチングを制御するための信号の電位が与えられている。トランジスタ３０５の第１端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ３０５の第２端子は、トランジスタ３０６の第１端子に接続されている。トランジスタ３０６の第２端子は、配線ＯＵＴに接続されている。トランジスタ３０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ３０６のスイッチングを制御する信号の電位が与えられる。そして、配線ＯＵＴには、増幅回路３０３から出力される出力信号の電位が与えられる。
【００８４】
図７（Ａ）では、トランジスタ３０４の第２端子とトランジスタ３０５のゲート電極が接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに保持容量を接続するようにしても良い。
【００８５】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。
【００８６】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００８７】
なお、図７（Ａ）では、配線ＰＲと、配線ＴＸと、配線ＯＵＴとが各フォトセンサ３０１に接続されている場合を例示しているが、本発明の一態様では、各フォトセンサ３０１が有する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路３０３に保持されている電荷の量をリセットするための信号の電位が与えられる配線などが、各フォトセンサ３０１に接続されていても良い。
【００８８】
なお、図７（Ａ）では、増幅回路３０３がスイッチング素子として機能するトランジスタ３０４を一つだけ有するフォトセンサ３０１の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００８９】
本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。
【００９０】
また、図７（Ａ）では、トランジスタ３０４がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ３０４が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ３０４の閾値電圧を制御することができる。
【００９１】
なお、図７（Ａ）において、増幅回路３０３を構成しているトランジスタ３０４、トランジスタ３０５、トランジスタ３０６は、その活性層に、酸化物半導体が用いられていても良いし、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコンまたはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ３０１内の全てのトランジスタの活性層に、同じ材料の半導体を用いることで、プロセスを簡略化することができる。また、トランジスタ３０４の活性層に、酸化物半導体を用いることで、トランジスタ３０４のオフ電流を著しく小さくすることができる。トランジスタ３０４は、フォトセンサ３０１において蓄積された電荷を保持するためのスイッチング素子として機能するため、電荷保持期間における電荷のリークを小さく抑えることができる。また、トランジスタ３０５、トランジスタ３０６の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ３０１からの位置情報の読み出しを高速で行うことができる。
【００９２】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。
【００９３】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減されることで高純度化され、なおかつ酸素欠損が低減された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、高純度化され、なおかつ酸素欠損が低減された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減されることで高純度化され、なおかつ酸素欠損が低減された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００９４】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００９５】
具体的に、高純度化され、なおかつ酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体表示装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００９６】
なお、酸化物半導体としては、好ましくはＩｎまたはＺｎを含有する酸化物半導体を用いるとよく、さらに好ましくは、Ｉｎ及びＧａを含有する酸化物半導体、またはＩｎ及びＺｎを含有する酸化物半導体を用いるとよい。酸化物半導体膜をｉ型（真性）とするため、後に説明する脱水化または脱水素化は有効である。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を含むことが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を含むことが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を含むことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を含むことが好ましい。
【００９７】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００９８】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
【００９９】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、固体撮像装置、または半導体表示装置に用いる半導体材料としては好適である。
【０１００】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＦｅ、Ｇａ及びＮｉ、Ｇａ及びＭｎ、Ｇａ及びＣｏなどを適用することができる。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
【０１０１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１０２】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【０１０３】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１０４】
また、酸化物半導体膜は、アモルファス（非晶質）であってもよいし、結晶性を有していてもよい。後者の場合、単結晶でもよいし、多結晶でもよいし、一部分が結晶性を有する構成でもよいし、アモルファス中に結晶性を有する部分を含む構造でもよいし、非アモルファスでもよい。一部分が結晶性を有する構成の一例として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅともいう。）を含む酸化物を用いてもよい。
【０１０５】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１０６】
また、結晶性を有する酸化物半導体は、アモルファス状態の酸化物半導体に比較してバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１０７】
なお、Ｒａは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式７にて定義される。
【０１０８】
【数１】
0005930624.tif 000002
【０１０９】
なお、上記式７において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１１０】
図７（Ｂ）に、図７（Ａ）に示したフォトセンサ３０１を有する画素部の構成を一例として示す。
【０１１１】
図７（Ｂ）では、複数のフォトセンサ３０１がマトリクス状に配置されている。各列のフォトセンサ３０１は、複数の配線ＰＲ（配線ＰＲ１〜配線ＰＲｘと表記する）のいずれか１つと、複数の配線ＴＸ（配線ＴＸ１〜配線ＴＸｘと表記する）のいずれか１つと、複数の配線ＯＵＴ（配線ＯＵＴ１〜配線ＯＵＴｘと表記する）のいずれか１つ、複数の配線ＶＲ（配線ＶＲ１〜配線ＶＲｘと表記する）のいずれか１つと接続されている。また、各行のフォトセンサ３０１は、複数の配線ＳＥ（配線ＳＥ１〜配線ＳＥｙと表記する）のいずれか１つと接続されている。
【０１１２】
次いで、図７（Ａ）及び図７（Ｂ）に示したフォトセンサ３０１の動作の一例について説明する。
【０１１３】
まず、各フォトセンサ３０１の動作について説明する。図８に、図７（Ａ）及び図７（Ｂ）に示したフォトセンサ３０１に与えられる各種電位のタイミングチャートを一例として示す。
【０１１４】
なお、図８に示すタイミングチャートでは、フォトセンサ３０１の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＰＲには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＰＲには、ハイレベルの電位ＨＰＲと、ローレベルの電位ＬＰＲが与えられるものとする。
【０１１５】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ３０４はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＰＲには電位ＬＰＲが与えられている。
【０１１６】
次いで、時刻Ｔ２において、配線ＰＲの電位を、電位ＬＰＲから電位ＨＰＲに変化させる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、ノードＦＤには配線ＰＲの電位ＨＰＲが与えられるため、ノードＦＤに保持されている電荷の量はリセットされる。
【０１１７】
次いで、時刻Ｔ３において、配線ＰＲの電位を、電位ＨＰＲから電位ＬＰＲに変化させる。時刻Ｔ３の直前まで、ノードＦＤの電位は電位ＨＰＲに保たれているため、配線ＰＲの電位が電位ＬＰＲになると、フォトダイオード３０２に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード３０２に逆方向バイアスの電圧が印加された状態で、フォトダイオード３０２に光が入射すると、フォトダイオード３０２の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード３０２に入射する光の強度が高いほど上記電流値は高くなり、ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード３０２に入射する光の強度が低いほど上記電流値は低くなり、ノードＦＤからの電荷の流出も小さくなる。よって、ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【０１１８】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ３０４はオフになる。よって、ノードＦＤからフォトダイオード３０２への電荷の移動が止まるため、ノードＦＤの電位が定まる。
【０１１９】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ３０６はオンになる。すると、ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。
【０１２０】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ３０１の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の位置情報が含まれている。
【０１２１】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ２から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、位置情報の取得を行うことができる。
【０１２２】
また、蓄積動作が終了してから読み出し動作が開始されるまでの期間、すなわち、時刻Ｔ４から時刻Ｔ５までの期間が、ノードＦＤにおいて電荷が保持されている電荷保持期間に相当する。
【０１２３】
なお、本発明の一態様に係る固体撮像装置または半導体表示装置では、ローリングシャッタ方式で画素部を動作させても良いし、グローバルシャッタ方式で画素部を動作させても良い。ローリングシャッタ方式は、フォトダイオードにおける電荷の蓄積動作と、読み出し動作とを、行ごとに順次行う駆動方法である。グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う駆動方法である。
【０１２４】
まず、ローリングシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図９に、図７（Ｂ）に示した画素部において、ローリングシャッタ方式を用いた場合の、配線ＴＸ１から配線ＴＸｘ、配線ＳＥ１から配線ＳＥｙに与えられる電位のタイミングチャートを、一例として示す。
【０１２５】
図９に示すタイミングチャートでは、時刻Ｔ２から時刻Ｔ４までに行われるリセット動作及び蓄積動作が、フォトセンサ３０１の行ごとに順に行われる。すなわち、時刻Ｔ２乃至時刻Ｔ４のタイミングが、フォトセンサ３０１の行ごとに異なる。よって、配線ＴＸ１が電位ＬＴＸから電位ＨＴＸに変化し、次いで電位ＨＴＸから電位ＬＴＸに変化した後、配線ＴＸ２から配線ＴＸｘも順にその電位が同様に変化する。図９では、リセット動作及び蓄積動作が行われる期間を、露光期間３１０として示す。
【０１２６】
また、図９に示すタイミングチャートでは、時刻Ｔ５から時刻Ｔ６までに行われる読み出し動作が、フォトセンサ３０１の行ごとに順に行われる。すなわち、時刻Ｔ５と時刻Ｔ６のタイミングが、フォトセンサ３０１の行ごとに異なる。具体的には、配線ＳＥ１が電位ＬＳＥから電位ＨＳＥに変化し、次いで電位ＨＳＥから電位ＬＳＥに変化した後、配線ＳＥ２から配線ＳＥｙも順にその電位が同様に変化する。図９では、読み出し動作が行われる期間を、読み出し期間３１１として示す。
【０１２７】
次いで、グローバルシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図１０に、図７（Ｂ）に示した画素部において、グローバルシャッタ方式を用いた場合の、配線ＴＸ１から配線ＴＸｘ、配線ＳＥ１から配線ＳＥｙに与えられる電位のタイミングチャートを、一例として示す。
【０１２８】
図１０に示すタイミングチャートでは、時刻Ｔ２から時刻Ｔ４までに行われるリセット動作及び蓄積動作が、全てのフォトセンサ３０１において並行して行われる。よって、配線ＴＸ１から配線ＴＸｘの電位は、時刻Ｔ１において一斉に電位ＬＴＸから電位ＨＴＸに変化し、時刻Ｔ４において一斉に電位ＨＴＸから電位ＬＴＸに変化する。図１０では、リセット動作及び蓄積動作が行われる期間を、露光期間３１０として示す。
【０１２９】
また、図１０に示すタイミングチャートでは、時刻Ｔ５から時刻Ｔ６までに行われる読み出し動作が、フォトセンサ３０１の行ごとに順に行われる。すなわち、時刻Ｔ５と時刻Ｔ６のタイミングが、フォトセンサ３０１の行ごとに異なる。具体的には、配線ＳＥ１が電位ＬＳＥから電位ＨＳＥに変化し、次いで電位ＨＳＥから電位ＬＳＥに変化した後、配線ＳＥ２から配線ＳＥｙも順にその電位が同様に変化する。図１０では、読み出し動作が行われる期間を、読み出し期間３１１として示す。
【０１３０】
なお、ローリングシャッタ方式での撮像は、蓄積動作を行う期間が最初の行と最後の行とで異なっている。そのため、高速で移動する被写体をローリングシャッタ方式で撮像すると、歪んだ被写体の位置情報を取得することになる。一方、グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う方式であるため、蓄積動作を行う期間が全ての行で一致している。そのため、グローバルシャッタ方式の場合、上記位置情報の歪みを解消することができる。
【０１３１】
ところが、グローバルシャッタ方式では、蓄積動作が一斉に行われるのに対し、読み出し動作がフォトセンサの行ごとに行われる。そのため、露光期間３１０が終了してから、読み出し期間３１１が開始されるまでの電荷保持期間３１２は、フォトセンサの行ごとに長さが異なっており、最終行のフォトセンサにおける電荷保持期間３１２が最長となる。そして、ノードＦＤに蓄積されている電荷は時間の経過と共にリークするので、電荷保持期間３１２の長さがフォトセンサの行ごとに異なる場合、フォトセンサの出力信号の電位が行ごとに異なってしまう。よって、被写体からの光が選択的に入射したフォトセンサを正確に抽出することが難しくなり、被写体の正確な位置情報を得ることが困難になる。
【０１３２】
しかし、本発明の一態様では、トランジスタ３０４の活性層に酸化物半導体膜を用いても良い。トランジスタ３０４の活性層に酸化物半導体膜を用いることで、そのオフ電流を著しく小さくすることができる。オフ電流の著しく小さいトランジスタ３０４を、フォトセンサ３０１において蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持するためのスイッチング素子として用いることで、電荷保持期間における電荷のリークを小さく抑えることができる。よって、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることにより誤ったフォトセンサが抽出されるのを防ぎ、位置情報の正確性を高めることができる。
【０１３３】
なお、固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、異なる色の光を発する複数の光源をバックライトに用い、上記光源を順次点灯させるフィールドシーケンシャル駆動（ＦＳ駆動）を用いて、カラーの位置情報を取得するようにしても良い。ＦＳ駆動では、複数の色にそれぞれ対応する位置情報を取得し、それら複数の位置情報を用いた加法混色により、カラーの位置情報を取得することができる。なお、さらに消灯期間を追加し、当該消灯期間において位置情報を取得してもよい。各色に対応した位置情報から消灯期間における位置情報を差し引くことで、外光の影響を低減した、コントラストの高いカラーの位置情報を取得することができる。
【０１３４】
ＦＳ駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、グローバルシャッタ方式を用いて撮像を行う場合、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、ＦＳ駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。
【０１３５】
また、ＦＳ駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、固体撮像装置の消費電力を低減することができる。また、１つの画素で各色に対応する位置情報の取得、或いは画像の表示を行うことができるため、高精細な位置情報の取得、或いは高精細な画像の表示を行うことができる。
【０１３６】
次いで、本発明の一態様に係る半導体表示装置の、画素の一例について説明する。固体撮像装置の場合、各画素にフォトセンサが設けられているが、半導体表示装置の場合、フォトセンサに加えて表示素子が各画素に設けられている。半導体表示装置の場合でも、フォトセンサどうしの接続構成は、図７（Ｂ）に示した構成を採用することができる。また、半導体表示装置の場合でも、図７（Ａ）に示したフォトセンサの構造を採用することができる。
【０１３７】
図１１に、半導体表示装置が有する画素の構成を、一例として回路図で示す。図１１では、画素３２０が、４つの表示素子３２１と、１つのフォトセンサ３０１とを有している。図１１では、図７（Ａ）に示した構成を有するフォトセンサ３０１を画素３２０に用いている場合を例示している。なお、本発明の一態様に係る半導体表示装置では、各画素の有する表示素子３２１とフォトセンサ３０１の数は、図１１に示した形態に限定されない。
【０１３８】
表示素子３２１は、液晶素子３２２と、上記液晶素子３２２の動作を制御するトランジスタなどの回路素子を有する。具体的に、図１１では、表示素子３２１が、液晶素子３２２と、スイッチング素子として機能するトランジスタ３２３と、容量素子３２４とを有する場合を例示している。液晶素子３２２は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する。
【０１３９】
なお、表示素子３２１は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【０１４０】
トランジスタ３２３のゲート電極は、走査線ＧＬに接続されている。トランジスタ３２３は、その第１端子が信号線ＳＬに接続されており、その第２端子が液晶素子３２２の画素電極に接続されている。容量素子３２４が有する一対の電極は、一方が液晶素子３２２の画素電極に接続され、他方は固定の電位が与えられている配線ＣＯＭに接続されている。
【０１４１】
次いで、図１１に示した画素３２０の上面図の一例を、図１２に示す。図１２に示す画素３２０は、図１１と同様に、一のフォトセンサ３０１と、４つの表示素子３２１とを有している。
【０１４２】
図１３に、図１２に示した表示素子３２１の一つを、拡大して示す。表示素子３２１は、走査線ＧＬとして機能する導電膜２０１と、信号線ＳＬとして機能する導電膜２０２と、配線ＣＯＭとして機能する導電膜２０３とを有している。導電膜２０１は、トランジスタ３２３のゲート電極としても機能する。また、導電膜２０２は、トランジスタ３２３の第１端子としても機能する。さらに、表示素子３２１は、画素電極２０４、導電膜２０５、導電膜２０６を有している。導電膜２０６は、トランジスタ３２３の第２端子として機能する。そして、導電膜２０６と画素電極２０４は接続されている。
【０１４３】
また、導電膜２０６は、導電膜２０５に接続されており、配線ＣＯＭとして機能する導電膜２０３と導電膜２０５とが、ゲート絶縁膜を間に挟んで重なり合っている部分が、容量素子３２４として機能する。
【０１４４】
なお、図１２、図１３では、配線、トランジスタ、容量素子などの各種回路素子の構成をより明確にするために、ゲート絶縁膜を含む各種絶縁膜を図示していない。
【０１４５】
導電膜２０１、導電膜２０５は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜２０１、導電膜２０５上にはゲート絶縁膜が形成されている。さらに、導電膜２０２、導電膜２０３、導電膜２０６は、ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。
【０１４６】
なお、トランジスタ３２３がボトムゲート型であり、なおかつその活性層２５３に酸化物半導体を用いている場合、図１３に示すように、ゲート電極として機能する導電膜２０１に活性層２５３が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板側から入射した光により活性層２５３中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ３２３の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０１４７】
また、図１４（Ａ）に、図１２に示したフォトセンサ３０１の一つを、拡大して示す。図１４（Ｂ）には、図１４（Ａ）の破線Ａ１―Ａ２における断面図を示す。
【０１４８】
フォトセンサ３０１は、配線ＰＲとして機能する導電膜２１０と、配線ＴＸとして機能する導電膜２１１と、配線ＳＥとして機能する導電膜２１２と、配線ＶＲとして機能する導電膜２１３と、配線ＯＵＴとして機能する導電膜２１４とを有している。
【０１４９】
フォトセンサ３０１の有するフォトダイオード３０２は、順に積層されたｐ型の半導体膜２１５と、ｉ型の半導体膜２１６と、ｎ型の半導体膜２１７とを有している。導電膜２１０は、フォトダイオード３０２の陽極として機能するｐ型の半導体膜２１５に接続されている。
【０１５０】
フォトセンサ３０１の有する導電膜２１８は、トランジスタ３０４のゲート電極として機能しており、さらに、導電膜２１１に接続されている。フォトセンサ３０１の有する導電膜２１９は、トランジスタ３０４の第１端子として機能する。フォトセンサ３０１の有する導電膜２２０は、トランジスタ３０４の第２端子として機能する。フォトセンサ３０１の有する導電膜２２１は、ｎ型の半導体膜２１７と、導電膜２１９とに接続されている。フォトセンサ３０１の有する導電膜２２２は、トランジスタ３０５のゲート電極として機能しており、さらに、導電膜２２０に接続されている。
【０１５１】
フォトセンサ３０１の有する導電膜２２３は、トランジスタ３０５の第１端子として機能する。フォトセンサ３０１の有する導電膜２２４は、トランジスタ３０５の第２端子、及びトランジスタ３０６の第１端子として機能する。また、導電膜２１４は、トランジスタ３０６の第２端子として機能する。導電膜２１２は、トランジスタ３０６のゲート電極としても機能する。フォトセンサ３０１の有する導電膜２２５は、導電膜２２３及び導電膜２１３に接続されている。
【０１５２】
なお、図１４では、フォトセンサ３０１の有する導電膜２２６は、配線ＰＲとして機能する導電膜２１０に接続されている。また、フォトセンサ３０１の有する導電膜２２７は、配線ＴＸとして機能する導電膜２１１に接続されている。
【０１５３】
導電膜２１２、導電膜２１８、導電膜２２２、導電膜２２５、導電膜２２６、導電膜２２７は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜２１２、導電膜２１８、導電膜２２２、導電膜２２５、導電膜２２６、導電膜２２７上にはゲート絶縁膜２２８が形成されている。さらに、導電膜２１０、導電膜２１１、導電膜２１３、導電膜２１４、導電膜２１９、導電膜２２０、導電膜２２３、導電膜２２４は、ゲート絶縁膜２２８上に形成された一の導電膜を所望の形状に加工することで形成することができる。
【０１５４】
なお、図１４（Ｂ）に示すフォトセンサ３０１の断面図は、導電膜２２１まで形成された状態を示している。半導体表示装置の場合は、フォトセンサ３０１に加えて表示素子３２１が画素３２０に設けられているので、実際には、導電膜２２１を形成した後に、液晶素子の形成を行う。
【０１５５】
なお、トランジスタ３０４がボトムゲート型であり、なおかつその活性層２５０に酸化物半導体を用いている場合、図１４に示すように、ゲート電極として機能する導電膜２１８に活性層２５０が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板２５１側から入射した光により活性層２５０中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ３０４の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ３０５と、トランジスタ３０６についても、上記構成を採用することで、同様の効果が得られる。
【０１５６】
図１５に示す画素の断面図では、表示素子３２１のトランジスタ３２３と、フォトセンサ３０１のフォトダイオード３０２とが図示されている。トランジスタ３２３の第２端子として機能する導電膜２０６は、画素電極２０４に接続されている。フォトダイオード３０２に接続されている導電膜２２１と、画素電極２０４とは、トランジスタ３２３とフォトダイオード３０２を覆っている絶縁膜２３１上に形成された一の導電膜を、所望の形状に加工することで形成することができる。
【０１５７】
また、画素電極２０４が形成されている基板２５１と対峙するように、基板２３６が配置されている。基板２３６上には対向電極２３３が形成されており、画素電極２０４と対向電極２３３の間には液晶を含む液晶層２３４が設けられている。画素電極２０４と、対向電極２３３と、液晶層２３４とが重なる部分に液晶素子３２２が形成される。
【０１５８】
なお、画素電極２０４と液晶層２３４の間、または対向電極２３３と液晶層２３４の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０１５９】
また、液晶層２３４を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０１６０】
なお、基板２３６上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽膜２３５が設けられている。遮蔽膜２３５には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
【０１６１】
遮蔽膜２３５は、表示素子３２１のみならず、フォトセンサ３０１にも設けることが望ましい。遮蔽膜２３５を形成することで、表示素子３２１及びフォトセンサ３０１を構成しているトランジスタの活性層に酸化物半導体が用いられていても、遮蔽膜２３５により活性層が遮光されるので、酸化物半導体の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０１６２】
なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮蔽膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０１６３】
画素電極２０４と対向電極２３３は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウム酸化スズ混合物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０１６４】
また、液晶層２３４に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
【０１６５】
また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。
【０１６６】
また、配向膜を用いないブルー相を示す液晶を液晶層２３４に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【０１６７】
また、図１５では、画素電極２０４と対向電極２３３の間に液晶層２３４が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る半導体表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０１６８】
なお、本発明の一態様では、遮蔽膜２３５に形成する開口部の位置を制御することで、フォトダイオード３０２における光の入射角と入射方向とを、選択的に定めることができる。図１５では、破線で示すように、基板２５１側からのバックライトの光が、液晶素子３２２を通った後、遮蔽膜２３５に形成された開口部２４１を通り、基板２３６を透過する。そして、基板２３６を透過した光は、被写体２４０である指において反射し、再び基板２３６に入射する。基板２３６に入射した光は、遮蔽膜２３５に形成された開口部２４２を通り、フォトダイオード３０２に入射する。そして、フォトダイオード３０２に入射する光の入射角と入射方向は、フォトダイオード３０２に対する開口部２４２の相対的な位置により定まる。
【０１６９】
なお、図１５では、透過型の液晶素子３２２を用いた場合の画素の断面図を示しているが、本発明の一態様に係る半導体表示装置は、半透過型の液晶素子を用いていても良いし、反射型の液晶素子を用いていても良い。反射型の液晶素子を用いる場合、画素電極２０４には外光を反射する導電性の材料、例えば、アルミニウム、チタン、銀、ロジウム、ニッケルなどの可視光の反射率が高い金属、或いは、これら金属の少なくとも１つを含む合金を用いる。なお、半透過型、或いは反射型の液晶素子を用いる場合、図１５の場合とは異なり、異なる材料で形成された導電膜を所望の形状に加工することで、導電膜２２１と画素電極２０４とをそれぞれ形成する。
【０１７０】
なお、反射型の液晶素子を用いる場合、被写体が光を発する光源であれば、バックライトを設ける必要はない。しかし、反射型の液晶素子を用いる場合、被写体が光を発するものでなければ、バックライトを設けることが望ましい。
【０１７１】
図１６に、図１２に示した画素３２０に遮蔽膜２３５を重ねた様子を示す。図１６では、遮蔽膜２３５が、表示素子３２１の画素電極２０４と重なる領域に開口部２４１を有し、フォトセンサ３０１のフォトダイオード３０２と重なる領域に開口部２４２を有している。フォトダイオード３０２に対する開口部２４２の相対的な位置は、そのフォトダイオード３０２において求められる入射角の値と入射方向とに従って定めれば良い。例えば、図１６のようにフォトダイオード３０２の一部と重なる領域に開口部２４２を形成することで、光の入射角を０度に設定することができる。
【０１７２】
なお、実際にフォトダイオード３０２における光の入射角の値と入射方向とは、幅を有している。本発明の一態様では、最も光の強度が高い入射角と入射方向とを、フォトダイオード３０２に対する開口部２４２の相対的な位置により制御できればよい。
【０１７３】
次いで、図１７乃至図１９を用いて、遮蔽膜が有する開口部と、フォトダイオードの位置関係について、詳しく説明する。
【０１７４】
図１７（Ａ）は、複数の第１フォトセンサがそれぞれ有する第１フォトダイオードＰＤＲ０〜ＰＤＲ５と、複数の第２フォトセンサがそれぞれ有する第２フォトダイオードＰＤＬ０〜ＰＤＬ５とが、交互に配置されている様子を上面図で示している。具体的に図１７（Ａ）では、図面に向かって左から、ＰＤＲ０、ＰＤＬ５、ＰＤＲ１、ＰＤＬ４、．．．、ＰＤＲ４、ＰＤＬ１、ＰＤＲ５、ＰＤＬ０の順に、第１フォトダイオードと第２のフォトダイオードが並んでいる。
【０１７５】
なお、フォトダイオードはフォトセンサの一部であるため、実際にはフォトセンサを構成する各種トランジスタがフォトダイオードと共に配置されているはずであるが、図１７（Ａ）ではフォトダイオードの位置を明確にするために、フォトダイオード以外の半導体素子を省略している。
【０１７６】
また、図１７（Ａ）では、開口部を有する遮蔽膜３５０が、第１フォトダイオードＰＤＲ０〜ＰＤＲ５及び第２フォトダイオードＰＤＬ０〜ＰＤＬ５と重なるように配置されている。そして、遮蔽膜３５０が有する開口部と、第１フォトダイオードＰＤＲ０〜ＰＤＲ５及び第２フォトダイオードＰＤＬ０〜ＰＤＬ５の位置関係により、第１フォトダイオードＰＤＲ０〜ＰＤＲ５及び第２フォトダイオードＰＤＬ０〜ＰＤＬ５のそれぞれにおける光の入射角と入射方向とが定まる。
【０１７７】
なお、図１７では、第１入射方向が、図面に向かって右から左の方向に相当し、第２入射方向が、図面に向かって左から右の方向に相当する場合を例示している。
【０１７８】
図１７（Ｂ）に、図１７（Ａ）の破線Ａ１−Ａ２における断面図を示す。図１７（Ｂ）に示すように、第１フォトダイオードＰＤＲ０〜ＰＤＲ５のそれぞれにおける入射角αＲ０〜αＲ５は、その値が大きくなるほど、光の経路となる開口部３５１Ｒ０〜３５１Ｒ５の位置が、第１フォトダイオードＰＤＲ０〜ＰＤＲ５の位置から第１入射方向側に近づいている。また、第２フォトダイオードＰＤＬ０〜ＰＤＬ５のそれぞれにおける入射角αＬ０〜αＬ５は、その値が大きくなるほど、光の経路となる開口部３５１Ｌ０〜３５１Ｌ５の位置が、第２フォトダイオードＰＤＬ０〜ＰＤＬ５の位置から第２入射方向側に近づいている。
【０１７９】
なお、図１７では、第１フォトダイオードと第２フォトダイオードが一直線上に配置されている場合を例示しているが、第１フォトダイオードと第２フォトダイオードは、異なる直線上に配置されていても良い。
【０１８０】
図１８に、複数の第１フォトセンサがそれぞれ有する複数の第１フォトダイオードＰＤＲと、複数の第２フォトセンサがそれぞれ有する複数の第２フォトダイオードＰＤＬとが、異なる直線上に配置されている様子を上面図で示す。図１８では、開口部を有する遮蔽膜３５０が、複数の第１フォトダイオードＰＤＲ及び複数の第２フォトダイオードＰＤＬと重なるように配置されている。また、図１８では、第１入射方向が、図面に向かって右から左の方向に相当し、第２入射方向が、図面に向かって左から右の方向に相当する場合を例示している。
【０１８１】
なお、図１８では、第１入射方向に沿うように、複数の第１フォトダイオードＰＤＲが一直線上に配置されているが、複数の第１フォトダイオードＰＤＲは第１入射方向とは異なる方位に沿うように、一直線上に配置されていても良い。同様に、図１８では、第２入射方向に沿うように、複数の第２フォトダイオードＰＤＬが一直線上に配置されているが、複数の第２フォトダイオードＰＤＬは第２入射方向とは異なる方位に沿うように、一直線上に配置されていても良い。
【０１８２】
また、図１７、図１８では、互いに異なる入射方向からの光が入射する第１フォトダイオードと第２フォトダイオードを用いた場合を例示しているが、本発明はこの構成に限定されない。本発明の一態様では、互いに異なる入射方向からの光が入射する３以上のフォトダイオードを用いていても良い。
【０１８３】
図１９に、複数の第１フォトセンサがそれぞれ有する複数の第１フォトダイオードＰＤＲと、複数の第２フォトセンサがそれぞれ有する複数の第２フォトダイオードＰＤＬと、複数の第３フォトセンサがそれぞれ有する複数の第３フォトダイオードＰＤＵと、複数の第４フォトセンサがそれぞれ有する複数の第４フォトダイオードＰＤＤとが、配置されている様子を上面図で示す。
【０１８４】
また、図１９では、開口部を有する遮蔽膜３５０が、複数の第１フォトダイオードＰＤＲ、複数の第２フォトダイオードＰＤＬ、複数の第３フォトダイオードＰＤＵ、及び複数の第４フォトダイオードＰＤＤと重なるように配置されている。また、図１９では、第１入射方向が、図面に向かって右から左の方向に相当し、第２入射方向が、図面に向かって左から右の方向に相当し、第３入射方向が、図面に向かって上から下の方向に相当し、第４入射方向が、図面に向かって下から上の方向に相当する場合を例示している。
【０１８５】
互いに異なる入射方向からの光が入射する３以上のフォトダイオードを用いることで、入射方向の異なるフォトダイオードが２つの場合よりも、被写体の位置情報の正確性を高めることができる。
【０１８６】
なお、本発明の固体撮像装置または半導体表示装置は、一対の基板間に画素部が形成されたパネルと、上記パネルに駆動回路、コントローラ、ＣＰＵ、メモリ等を含むＩＣや、バックライトを実装した状態にあるモジュールとをその範疇に含む。駆動回路は、パネル内に形成されていても良い。
【０１８７】
（実施の形態３）
本実施の形態では、図２（Ａ）とは異なる回路構成を有するフォトセンサ３０１について説明する。
【０１８８】
図２０（Ａ）に、フォトセンサ３０１の一例を回路図で示す。図２０（Ａ）に示すフォトセンサ３０１は、増幅回路３０３が、トランジスタ３０４、トランジスタ３０５、トランジスタ３０６、トランジスタ３０７を有している。トランジスタ３０４は、増幅回路３０３内への、フォトダイオード３０２において生じる電流の供給を制御する。トランジスタ３０５は、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。また、トランジスタ３０６は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。トランジスタ３０７は、増幅回路３０３に蓄積された電荷の量をリセットする機能を有する。
【０１８９】
具体的に、図２０（Ａ）では、トランジスタ３０４の第１端子がフォトダイオード３０２の陰極に接続され、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極及びトランジスタ３０７の第１端子に接続されている。トランジスタ３０５の第１端子及びトランジスタ３０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ３０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ３０７のスイッチングを制御する信号の電位が与えられる。トランジスタ３０５の第２端子は、トランジスタ３０６の第１端子に接続されている。トランジスタ３０６の第２端子は、配線ＯＵＴに接続されている。トランジスタ３０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ３０６のスイッチングを制御する信号の電位が与えられる。
【０１９０】
図２０（Ａ）では、トランジスタ３０４の第２端子と、トランジスタ３０７の第１端子と、トランジスタ３０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。
【０１９１】
次いで、図２０（Ａ）に示したフォトセンサ３０１の動作の一例について説明する。図２１に、図２０（Ａ）に示したフォトセンサ３０１に与えられる各種電位のタイミングチャートを、一例として示す。
【０１９２】
なお、図２１に示すタイミングチャートでは、フォトセンサ３０１の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＳには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＳには、ハイレベルの電位ＨＲＳと、ローレベルの電位ＬＲＳが与えられるものとする。また、配線ＰＲには、ローレベルの電源電位ＶＳＳが与えられている。
【０１９３】
まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ３０４はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＳには電位ＬＲＳが与えられている。
【０１９４】
次いで、時刻Ｔ２において、配線ＲＳの電位を、電位ＬＲＳから電位ＨＲＳに変化させる。配線ＲＳの電位が電位ＨＲＳになると、トランジスタ３０７はオンになる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、ノードＦＤには電源電位ＶＤＤが与えられるため、ノードＦＤに保持されている電荷の量はリセットされる。また、フォトダイオード３０２には、逆方向バイアスの電圧が印加される。
【０１９５】
次いで、時刻Ｔ３において、配線ＲＳの電位を、電位ＨＲＳから電位ＬＲＳに変化させる。時刻Ｔ３の直前まで、ノードＦＤの電位は電源電位ＶＤＤに保たれているため、配線ＲＳの電位が電位ＬＲＳになった後も、フォトダイオード３０２に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード３０２に光が入射すると、フォトダイオード３０２の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード３０２に入射する光の強度が高いほど上記電流値は高くなり、ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード３０２に入射する光の強度が低いほど上記電流値は低くなり、ノードＦＤからの電荷の流出も小さくなる。よって、ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。
【０１９６】
次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ３０４はオフになる。よって、ノードＦＤからフォトダイオード３０２への電荷の移動が止まるため、ノードＦＤの電位が定まる。
【０１９７】
次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ３０６はオンになる。すると、ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。
【０１９８】
次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ３０１の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の位置情報が含まれている。
【０１９９】
上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ１から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、位置情報の取得を行うことができる。
【０２００】
次いで、図２（Ａ）、図２０（Ａ）とは異なる接続構造を有するフォトセンサ３０１について説明する。
【０２０１】
図２０（Ｂ）に、フォトセンサ３０１の一例を回路図で示す。図２０（Ｂ）に示すフォトセンサ３０１は、増幅回路３０３が、トランジスタ３０４、トランジスタ３０５、トランジスタ３０６、トランジスタ３０７を有している。トランジスタ３０４は、増幅回路３０３内への、フォトダイオード３０２おいて生じる電流の供給を制御する。トランジスタ３０５は、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。また、トランジスタ３０６は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。トランジスタ３０７は、増幅回路３０３に蓄積された電荷の量をリセットする機能を有する。
【０２０２】
具体的に、図２０（Ｂ）では、トランジスタ３０４の第１端子がフォトダイオード３０２の陰極に接続され、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極及びトランジスタ３０７の第１端子に接続されている。トランジスタ３０５は、その第１端子がトランジスタ３０６の第２端子に接続され、その第２端子が配線ＯＵＴに接続されている。トランジスタ３０６の第１端子及びトランジスタ３０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ３０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ３０７のスイッチングを制御する信号の電位が与えられる。トランジスタ３０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ３０６のスイッチングを制御する信号の電位が与えられる。
【０２０３】
図２０（Ｂ）では、トランジスタ３０４の第２端子と、トランジスタ３０７の第１端子と、トランジスタ３０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。
【０２０４】
図２０（Ｂ）に示すフォトセンサ３０１の動作については、図２１に示したタイミングチャートを参照することができる。
【０２０５】
また、図２０（Ａ）または図２０（Ｂ）において、増幅回路３０３を構成しているトランジスタ３０４、トランジスタ３０５、トランジスタ３０６、トランジスタ３０７は、その活性層に、酸化物半導体が用いられていても良いし、或いは、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ３０１内の全てのトランジスタの活性層に同じ材料の半導体を用いることで、プロセスを簡略化することができる。また、トランジスタ３０４の活性層に、酸化物半導体を用いることで、トランジスタ３０４のオフ電流を著しく小さくすることができる。トランジスタ３０４は、フォトセンサ３０１において蓄積された電荷を保持するためのスイッチング素子として機能するため、電荷保持期間における電荷のリークを小さく抑えることができる。また、トランジスタ３０５、トランジスタ３０６、トランジスタ３０７の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ３０１からの位置情報の読み出しを高速で行うことができる。
【０２０６】
なお、上記図２０に示したフォトセンサ３０１は、ローリングシャッタ方式で駆動させることもできるし、グローバルシャッタ方式で駆動させることもできる。
【０２０７】
次いで、図２（Ａ）、図２０とは異なる回路構成を有するフォトセンサ３０１について説明する。
【０２０８】
図２２（Ａ）に、フォトセンサ３０１の一例を回路図で示す。図２２（Ａ）に示すフォトセンサ３０１は、増幅回路３０３が、トランジスタ３０４、トランジスタ３０５、トランジスタ３０７を有している。トランジスタ３０４は、増幅回路３０３内への、フォトダイオード３０２において生じる電流の供給を制御する。トランジスタ３０５は、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。トランジスタ３０７は、増幅回路３０３に蓄積された電荷の量をリセットする機能を有する。
【０２０９】
具体的に、図２２（Ａ）では、トランジスタ３０４の第１端子がフォトダイオード３０２の陰極に接続され、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極及びトランジスタ３０７の第１端子に接続されている。トランジスタ３０５の第１端子及びトランジスタ３０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ３０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ３０７のスイッチングを制御する信号の電位が与えられる。トランジスタ３０５の第２端子は、配線ＯＵＴに接続されている。
【０２１０】
図２２（Ａ）では、トランジスタ３０４の第２端子と、トランジスタ３０７の第１端子と、トランジスタ３０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。
【０２１１】
次いで、図２（Ａ）、図２０及び図２２（Ａ）とは異なる回路構成を有するフォトセンサ３０１について説明する。
【０２１２】
図２２（Ｂ）に、フォトセンサ３０１の一例を回路図で示す。図２２（Ｂ）に示すフォトセンサ３０１は、増幅回路３０３が、トランジスタ３０４、トランジスタ３０５、トランジスタ３０７を有している。トランジスタ３０４は、増幅回路３０３内への、フォトダイオード３０２において生じる電流の供給を制御する。トランジスタ３０５は、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。トランジスタ３０７は、増幅回路３０３に蓄積された電荷の量をリセットする機能を有する。
【０２１３】
具体的に、図２２（Ｂ）では、トランジスタ３０４の第１端子がフォトダイオード３０２の陰極に接続され、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極及びトランジスタ３０７の第１端子に接続されている。トランジスタ３０７の第２端子は、ハイレベルの電源電位ＶＤＤ１が与えられている配線ＶＲ１に接続されている。トランジスタ３０５の第１端子は、ハイレベルの電源電位ＶＤＤ２が与えられている配線ＶＲ２に接続されている。トランジスタ３０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ３０７のスイッチングを制御する信号の電位が与えられる。トランジスタ３０５の第２端子は、配線ＯＵＴに接続されている。
【０２１４】
図２２（Ｂ）では、トランジスタ３０４の第２端子と、トランジスタ３０７の第１端子と、トランジスタ３０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。
【０２１５】
次いで、図２（Ａ）、図２０図２２（Ａ）、及び図２２（Ｂ）とは異なる回路構成を有するフォトセンサ３０１について説明する。
【０２１６】
図２２（Ｃ）に、フォトセンサ３０１の一例を回路図で示す。図２２（Ｃ）に示すフォトセンサ３０１は、増幅回路３０３が、トランジスタ３０４、トランジスタ３０５、トランジスタ３０７を有している。トランジスタ３０４は、増幅回路３０３内への、フォトダイオード３０２において生じる電流の供給を制御する。トランジスタ３０５は、トランジスタ３０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。トランジスタ３０７は、増幅回路３０３に蓄積された電荷の量をリセットする機能を有する。
【０２１７】
具体的に、図２２（Ｃ）では、トランジスタ３０４の第１端子がフォトダイオード３０２の陰極に接続され、トランジスタ３０４の第２端子がトランジスタ３０５のゲート電極及びトランジスタ３０７の第１端子に接続されている。トランジスタ３０５の第１端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ３０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ３０７のスイッチングを制御する信号の電位が与えられる。トランジスタ３０７の第２端子及びトランジスタ３０５の第２端子は、配線ＯＵＴに接続されている。
【０２１８】
図２２（Ｃ）では、トランジスタ３０４の第２端子と、トランジスタ３０７の第１端子と、トランジスタ３０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。
【０２１９】
なお、上記図２２に示したフォトセンサ３０１は、ローリングシャッタ方式で駆動させることができる。
【０２２０】
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
【０２２１】
（実施の形態４）
本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する、本発明の一態様に係る固体撮像装置または半導体表示装置の作製方法について説明する。
【０２２２】
なお、本発明の一態様では、増幅回路を構成するトランジスタに、酸化物半導体を用いていても良いし、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常の半導体を用いていても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。
【０２２３】
まず、図２３（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する場合を例に挙げている。
【０２２４】
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を一部に加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドが膨張して、微小ボイドどうしが結合する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。
【０２２５】
フォトダイオード７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、ｎチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、フォトダイオード７０４は、島状の半導体膜７０２内にｐ型の導電性を有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７２９とが形成された横型接合タイプである。また、ｎチャネル型トランジスタ７０５は、ゲート電極７０７を有している。そして、ｎチャネル型トランジスタ７０５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。
【０２２６】
なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
【０２２７】
基板７００として使用することができる素材に大きな制限はないが、透過型、或いは半透過型の液晶素子を用いる場合、基板７００も透光性を有する素材とする。また、基板７００として使用することができる素材は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、反射型の液晶素子を用いる場合であって、バックライトを使用しないのであれば、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０２２８】
なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード７０４とｎチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
【０２２９】
また、図２３（Ａ）では、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成する。
【０２３０】
次いで、図２３（Ａ）に示すように、フォトダイオード７０４、ｎチャネル型トランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
【０２３１】
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
【０２３２】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０２３３】
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。
【０２３４】
次いで、図２３（Ａ）に示すように、絶縁膜７１２上に、ゲート電極７１３を形成する。
【０２３５】
ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０２３６】
例えば、二層の積層構造を有するゲート電極７１３として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
【０２３７】
また、ゲート電極７１３に酸化インジウム、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０２３８】
ゲート電極７１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７１３を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３９】
次いで、図２３（Ｂ）に示すように、ゲート電極７１３上に、ゲート絶縁膜７１４を形成した後、ゲート絶縁膜７１４上においてゲート電極７１３と重なる位置に、島状の酸化物半導体膜７１５を形成する。
【０２４０】
ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２４１】
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
【０２４２】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０２４３】
もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２４４】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【０２４５】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜７１４としても良い。ゲート絶縁膜７１４の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０２４６】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１４を形成する。
【０２４７】
なお、ゲート絶縁膜７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されるとトランジスタ特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２４８】
島状の酸化物半導体膜７１５は、ゲート絶縁膜７１４上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０２４９】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０２５０】
酸化物半導体膜には、上述したように、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などを用いることができる。
【０２５１】
酸化物半導体としては、好ましくはＩｎまたはＺｎを含有する酸化物半導体を用いるとよく、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化物半導体、またはＩｎ及びＺｎを含有する酸化物半導体を用いるとよい。酸化物半導体膜をｉ型（真性）とするため、後に説明する脱水化または脱水素化は有効である。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を含むことが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を含むことが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を含むことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を含むことが好ましい。
【０２５２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０２５３】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０２５４】
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
【０２５５】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２５６】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０２５７】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７２２の成膜前に、導電膜７２０、導電膜７２１まで形成した基板７００にも同様に行ってもよい。
【０２５８】
なお、島状の酸化物半導体膜７１５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２５９】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２６０】
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ＩＴＯ−０７Ｎ（関東化学社製）を用いる。
【０２６１】
島状の酸化物半導体膜７１５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２６２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜７１５及びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２６３】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、島状の酸化物半導体膜７１５に加熱処理を施す。
【０２６４】
島状の酸化物半導体膜７１５に加熱処理を施すことで、島状の酸化物半導体膜７１５中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０２６５】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０２６６】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２６７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２６８】
以上の工程により、島状の酸化物半導体膜７１５中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
【０２６９】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。
【０２７０】
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。
【０２７１】
そして、酸化物半導体膜７１５を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図２３（Ｃ）に示すように、ソース電極、ドレイン電極、または配線として機能する導電膜７１６〜導電膜７２１を形成する。
【０２７２】
なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は、配線７１１及び酸化物半導体膜７１５に接している。導電膜７２１は、酸化物半導体膜７１５に接している。
【０２７３】
導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０２７４】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０２７５】
また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２７６】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２７７】
なお、導電膜のエッチングの際に、酸化物半導体膜７１５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０２７８】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜７１５も一部エッチングされる。アンモニア過水を含む溶液は、具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と水とを、体積比５：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０２７９】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２８０】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２８１】
なお、プラズマ処理を行った後、図２３（Ｃ）に示すように、導電膜７１６〜導電膜７２１と、酸化物半導体膜７１５とを覆うように、絶縁膜７２２を形成する。絶縁膜７２２は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２２に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２２には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１６〜導電膜７２１及び酸化物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる。
【０２８２】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２２を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０２８３】
なお、絶縁膜７２２を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体膜７１５に酸素が供与される。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１５において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体膜７１５には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜７１５をｉ型に近づけることができる。
【０２８４】
また、酸素雰囲気下で酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２８５】
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜７１５に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すれば良い。
【０２８６】
なお、図２３（Ｃ）に示すように、絶縁膜７２２上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜７１５と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料、構造を用いて形成することが可能である。
【０２８７】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。
【０２８８】
以上の工程により、トランジスタ７２４が形成される。
【０２８９】
トランジスタ７２４は、ゲート電極７１３と、ゲート電極７１３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１５と、酸化物半導体膜７１５上に形成された一対の導電膜７２０または導電膜７２１とを有する。さらに、トランジスタ７２４は、絶縁膜７２２を、その構成要素に含めても良い。図２３（Ｃ）に示すトランジスタ７２４は、導電膜７２０と導電膜７２１の間において、酸化物半導体膜７１５の一部がエッチングされたチャネルエッチ構造である。
【０２９０】
なお、トランジスタ７２４はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７１３を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０２９１】
なお、酸化物半導体膜７１５に接する絶縁膜（本実施の形態においては、ゲート絶縁膜７１４、絶縁膜７２２が該当する。）は、第１３族元素および酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
【０２９２】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２９３】
例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
【０２９４】
また、酸化物半導体膜７１５に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２９５】
例えば、酸化物半導体膜７１５に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９６】
また、酸化物半導体膜７１５に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２９７】
また、酸化物半導体膜７１５に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２９８】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体膜をｉ型化またはｉ型に限りなく近い酸化物半導体とすることができる。
【０２９９】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜７１５に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜７１５に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜７１５を挟む構成とすることで、上記効果をより高めることができる。
【０３００】
また、酸化物半導体膜７１５の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０３０１】
また、酸化物半導体膜７１５に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜７１５の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体膜７１５の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜７１５の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０３０２】
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
【０３０３】
（実施の形態５）
本実施の形態では、実施の形態４とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。
【０３０４】
図２４（Ａ）に示す固体撮像装置または半導体表示装置では、実施の形態４と同様に、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５とを有している。そして、図２４（Ａ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ７２４が形成されている。
【０３０５】
トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７３０と、ゲート電極７３０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７３０と重なっている酸化物半導体膜７３２と、ゲート電極７３０と重なる位置において酸化物半導体膜７３２上に形成されたチャネル保護膜７３３と、酸化物半導体膜７３２上に形成された導電膜７３４、導電膜７３５とを有する。さらに、トランジスタ７２４は、導電膜７３４、導電膜７３５及びチャネル保護膜７３３上に形成された絶縁膜７３６を、その構成要素に含めても良い。
【０３０６】
チャネル保護膜７３３を設けることによって、酸化物半導体膜７３２のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
【０３０７】
チャネル保護膜７３３には、酸素を含む無機材料（酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなど）を用いることができる。チャネル保護膜７３３は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜７３３は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜７３３を形成する。
【０３０８】
酸素を含む無機材料をチャネル保護膜７３３に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体膜７３２中に酸素欠損が発生していたとしても、酸化物半導体膜７３２にチャネル保護膜７３３から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論的組成比を満たす構成とすることが可能である。酸化物半導体膜７３２には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。よって、チャネル形成領域を、ｉ型に近づけることができ、酸素欠損によるトランジスタ７２４の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。
【０３０９】
図２４（Ｂ）に示す固体撮像装置または半導体表示装置は、実施の形態４と同様に、結晶性シリコンを用いたフォトダイオード７０４と、ｎチャネル型トランジスタ７０５を有している。そして、図２４（Ｂ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ７２４が形成されている。
【０３１０】
トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７４１と、ゲート電極７４１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の導電膜７４３、導電膜７４４と、ゲート絶縁膜７４２を間に挟んでゲート電極７４１と重なっている酸化物半導体膜７４５と、を有する。さらに、トランジスタ７２４は、酸化物半導体膜７４５上に形成された絶縁膜７４６を、その構成要素に含めても良い。
【０３１１】
なお、図２４（Ａ）、図２４（Ｂ）に示したトランジスタ７２４は、バックゲート電極を更に有していても良い。
【０３１２】
図２４（Ｃ）に示す固体撮像装置または半導体表示装置は、実施の形態４と同様に、結晶性シリコンを用いたフォトダイオード７０４と、ｎチャネル型トランジスタ７０５を有している。そして、図２４（Ｃ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたトップコンタクト型のトランジスタ７２４が形成されている。
【０３１３】
トランジスタ７２４は、絶縁膜７１２上に形成された酸化物半導体膜７５５と、酸化物半導体膜７５５上の導電膜７５３及び導電膜７５４と、酸化物半導体膜７５５、導電膜７５３及び導電膜７５４上のゲート絶縁膜７５２と、ゲート絶縁膜７５２を間に挟んで酸化物半導体膜７５５と重なっているゲート電極７５１と、を有する。さらに、トランジスタ７２４は、ゲート電極７５１上に形成された絶縁膜７５６を、その構成要素に含めても良い。
【０３１４】
図２４（Ｄ）に示す固体撮像装置または半導体表示装置は、実施の形態４と同様に、結晶性シリコンを用いたフォトダイオード７０４と、ｎチャネル型トランジスタ７０５を有している。そして、図２４（Ｄ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたトップコンタクト型のトランジスタ７２４が形成されている。
【０３１５】
トランジスタ７２４は、絶縁膜７１２上に形成された導電膜７６３及び導電膜７６４と、導電膜７６３及び導電膜７６４上の酸化物半導体膜７６５と、酸化物半導体膜７６５、導電膜７６３及び導電膜７６４上のゲート絶縁膜７６２と、ゲート絶縁膜７６２を間に挟んで酸化物半導体膜７６５と重なっているゲート電極７６１と、を有する。さらに、トランジスタ７２４は、ゲート電極７６１上に形成された絶縁膜７６６を、その構成要素に含めても良い。
【０３１６】
本実施の形態は、他の実施の形態と組み合わせて実施することが可能である。
【０３１７】
（実施の形態６）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌともいう。）を含む酸化物について説明する。
【０３１８】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【０３１９】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０３２０】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
【０３２１】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透光性を有していたり、有していなかったりする。
【０３２２】
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子及び酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
【０３２３】
ＣＡＡＣに含まれる結晶構造の一例について図２７乃至図２９を用いて詳細に説明する。なお、特に断りがない限り、図２７乃至図２９は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。
【０３２４】
図２７（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図２７（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図２７（Ａ）の上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。図２７（Ａ）に示す小グループは電荷が０である。
【０３２５】
図２７（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図２７（Ｂ）の上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図２７（Ｂ）に示す構造をとりうる。図２７（Ｂ）に示す小グループは電荷が０である。
【０３２６】
図２７（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図２７（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図２７（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図２７（Ｃ）に示す小グループは電荷が０である。
【０３２７】
図２７（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図２７（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図２７（Ｄ）に示す小グループは電荷が＋１となる。
【０３２８】
図２７（Ｅ）に、２個のＺｎを含む小グループを示す。図２７（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図２７（Ｅ）に示す小グループは電荷が−１となる。
【０３２９】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
【０３３０】
ここで、これらの小グループ同士が結合する規則について説明する。図２７（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。したがって、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０３３１】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０３３２】
図２８（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を示す。図２８（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図２８（Ｃ）は、図２８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０３３３】
図２８（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図２８（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２８（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０３３４】
図２８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０３３５】
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図２７（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０３３６】
具体的には、図２８（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ系酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０３３７】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
【０３３８】
例えば、図２９（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を示す。
【０３３９】
図２９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０３４０】
図２９（Ｂ）に３つの中グループで構成される大グループを示す。なお、図２９（Ｃ）は、図２９（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０３４１】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０３４２】
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図２９（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０３４３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０３４４】
（実施の形態７）
本実施の形態では、上述の実施の形態で説明したトランジスタの理想の移動度について説明する。
【０３４５】
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の移動度を理論的に導き出せる。
【０３４６】
半導体本来の移動度をμ０、測定される移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、移動度μは以下の式８で表現できる。
【０３４７】
【数２】
0005930624.tif 000003
【０３４８】
なお、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、以下の式９が成り立つ。
【０３４９】
【数３】
0005930624.tif 000004
【０３５０】
なお、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネル形成領域の厚さである。なお、厚さ３０ｎｍ以下の半導体膜であれば、チャネル形成領域の厚さは半導体膜の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式１０で表される。
【０３５１】
【数４】
0005930624.tif 000005
【０３５２】
Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖｄはドレイン電圧である。上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下の式１１のようになる。
【０３５３】
【数５】
0005930624.tif 000006
式１１の右辺はＶｇの関数である。この式１１からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
【０３５４】
このようにして求めた欠陥密度等をもとに式８及び式９よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ系酸化物で測定される移動度は３５ｃｍ２／Ｖｓ程度である。しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
【０３５５】
ただし、半導体内部に欠陥がなくても、チャネル形成領域とゲート絶縁膜との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた場所における移動度μ１は、以下の式１２で表される。
【０３５６】
【数６】
0005930624.tif 000007
【０３５７】
Ｄはゲート方向の電界、Ｂ、Ｇは定数である。Ｂ及びＧは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧Ｖｇが高くなる）と式１２の第２項が増加するため、移動度μ１は低下することがわかる。
【０３５８】
半導体内部の欠陥が無い理想的な酸化物半導体をチャネル形成領域に用いたトランジスタの移動度μ２を、シミュレーションした結果を、図３０に示す。なお、シミュレーションにはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ  Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
【０３５９】
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長Ｌ及びチャネル幅Ｗはともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
【０３６０】
図３０で示されるように、ゲート電圧Ｖｇが１Ｖ強で移動度μ２は１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧Ｖｇがさらに高くなると、界面散乱が大きくなり、移動度μ２が低下する。なお、界面散乱を低減するためには、半導体膜表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｆｌａｔｎｅｓｓ）が望ましい。
【０３６１】
このような移動度を有する酸化物半導体を用いて作製した微細なトランジスタの特性を、シミュレーションした結果を図３１乃至図３３に示す。なお、シミュレーションに用いたトランジスタの断面構造を図３４に示す。図３４に示すトランジスタは酸化物半導体膜にｎ＋の導電型を呈する半導体領域１３０３ａ及び半導体領域１３０３ｃを有する。半導体領域１３０３ａ及び半導体領域１３０３ｃの抵抗率は２×１０−３Ωｃｍとする。
【０３６２】
図３４（Ａ）に示すトランジスタは、下地絶縁膜１３０１と、下地絶縁膜１３０１に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１３０２の上に形成される。トランジスタは半導体領域１３０３ａ、半導体領域１３０３ｃと、それらに挟まれ、チャネル形成領域となる真性の半導体領域１３０３ｂと、ゲート１３０５を有する。ゲート１３０５の幅を３３ｎｍとする。
【０３６３】
ゲート１３０５と半導体領域１３０３ｂの間には、ゲート絶縁膜１３０４を有し、また、ゲート１３０５の両側面には側壁絶縁物１３０６ａ及び側壁絶縁物１３０６ｂ、ゲート１３０５の上部には、ゲート１３０５と他の配線との短絡を防止するための絶縁物１３０７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域１３０３ａ及び半導体領域１３０３ｃに接して、ソース１３０８ａ及びドレイン１３０８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
【０３６４】
図３４（Ｂ）に示すトランジスタは、下地絶縁膜１３０１と、酸化アルミニウムよりなる埋め込み絶縁物１３０２の上に形成され、半導体領域１３０３ａ、半導体領域１３０３ｃと、それらに挟まれた真性の半導体領域１３０３ｂと、幅３３ｎｍのゲート１３０５とゲート絶縁膜１３０４と側壁絶縁物１３０６ａ及び側壁絶縁物１３０６ｂと絶縁物１３０７とソース１３０８ａ及びドレイン１３０８ｂを有する点で図３４（Ａ）に示すトランジスタと同じである。
【０３６５】
図３４（Ａ）に示すトランジスタと図３４（Ｂ）に示すトランジスタの相違点は、側壁絶縁物１３０６ａ及び側壁絶縁物１３０６ｂの下の半導体領域の導電型である。図３４（Ａ）に示すトランジスタでは、側壁絶縁物１３０６ａ及び側壁絶縁物１３０６ｂの下の半導体領域はｎ＋の導電型を呈する半導体領域１３０３ａ及び半導体領域１３０３ｃであるが、図３４（Ｂ）に示すトランジスタでは、真性の半導体領域１３０３ｂである。すなわち、図３４（Ｂ）に示す半導体膜において、半導体領域１３０３ａ（半導体領域１３０３ｃ）とゲート１３０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁物１３０６ａ（側壁絶縁物１３０６ｂ）の幅と同じである。
【０３６６】
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ  Ｄｅｖｉｃｅを使用した。図３１は、図３４に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
【０３６７】
図３１（Ａ）はゲート絶縁膜の厚さｔを１５ｎｍとしたものであり、図３１（Ｂ）はｔを１０ｎｍとしたものであり、図３１（Ｃ）はｔを５ｎｍとしたものである。ゲート絶縁膜の厚さｔが薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
【０３６８】
図３２は、図３４（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図３２（Ａ）はゲート絶縁膜の厚さｔを１５ｎｍとしたものであり、図３２（Ｂ）はｔを１０ｎｍとしたものであり、図３２（Ｃ）はｔを５ｎｍとしたものである。
【０３６９】
また、図３３は、図３４（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図３３（Ａ）はゲート絶縁膜の厚さｔを１５ｎｍとしたものであり、図３３（Ｂ）はｔを１０ｎｍとしたものであり、図３３（Ｃ）はｔを５ｎｍとしたものである。
【０３７０】
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
【０３７１】
なお、移動度μのピークは、図３１では８０ｃｍ２／Ｖｓ程度であるが、図３２では６０ｃｍ２／Ｖｓ程度、図３３では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。
【０３７２】
（実施の形態８）
本実施の形態では、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜（Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体膜の一例）をチャネル形成領域に用いたトランジスタについて説明する。
【０３７３】
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜をチャネル形成領域に用いたトランジスタは、酸化物半導体膜を形成する際に基板を加熱した状態で成膜すること、または酸化物半導体膜の成膜後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
【０３７４】
Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜の形成する際に、基板を意図的に加熱した状態で成膜することで、トランジスタの移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
【０３７５】
例えば、図３５（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、及びＺｎを主成分として含み、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を用いたトランジスタの電気特性を示す図である。なお、Ｖｄは１０Ｖとした。
【０３７６】
図３５（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成したときのトランジスタ特性を示す図である。このとき移動度は１８．８ｃｍ２／Ｖｓが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成すると移動度を向上させることが可能となる。図３５（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成したときのトランジスタ特性を示すが、移動度は３２．２ｃｍ２／Ｖｓが得られている。
【０３７７】
移動度は、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図３５（Ｃ）は、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜を２００℃でスパッタリング法にて成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき移動度は３４．５ｃｍ２／Ｖｓが得られている。
【０３７８】
基板を意図的に加熱することで、スパッタリング法で成膜中にて水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように移動度を向上させることができる。このような移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓｅｃを超える移動度を実現することも可能になると推定される。
【０３７９】
また、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
【０３８０】
基板を意図的に加熱して成膜すること、及び／又は成膜後に熱処理することの効果は、移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図３５（Ａ）と図３５（Ｂ）の対比からも確認することができる。
【０３８１】
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。
【０３８２】
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜する、または熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
【０３８３】
また、意図的に基板を加熱した成膜、及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ未満を得ることができる。
【０３８４】
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ（バイアス−熱ストレス）試験を行った。
【０３８５】
まず、基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。なお、Ｖｄはドレイン電圧（ドレインとソースの電位差）を示す。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
【０３８６】
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
【０３８７】
試料１のプラスＢＴ試験の結果を図３６（Ａ）に、マイナスＢＴ試験の結果を図３６（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図３７（Ａ）に、マイナスＢＴ試験の結果を図３７（Ｂ）に示す。
【０３８８】
試料１のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖ及び０．４２Ｖであった。また、試料２のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖ及び０．７６Ｖであった。試料１及び試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
【０３８９】
熱処理は酸素雰囲気中で行うことができるが、まず、窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行ってもよい。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用してもよい。
【０３９０】
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下のとすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
【０３９１】
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング法で成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
【０３９２】
実際に、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ  ＡＸＳ社製Ｘ線回折装置Ｄ８  ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
【０３９３】
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂの作製方法を説明する。
【０３９４】
まず、脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜を１００ｎｍの厚さで成膜した。
【０３９５】
Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ系酸化物ターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
【０３９６】
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
【０３９７】
図３８に試料Ａ及び試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍及び３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
【０３９８】
このように、Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体は、成膜時に意図的に加熱すること、及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
【０３９９】
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにする効果、または膜中から除去する効果がある。すなわち、酸化物半導体中でドナーを発生させる不純物である水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
【０４００】
図３９に、トランジスタのオフ電流と、オフ電流測定時の基板温度（絶対温度）の逆数との関係を示す。図３９では、測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。図３９に示すように、基板温度が１２５℃の場合にはオフ電流を１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、８５℃の場合にはオフ電流を１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、室温（２７℃）の場合にはオフ電流を１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。好ましくは、１２５℃においてオフ電流を０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、８５℃においてオフ電流を１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温においてオフ電流を０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
【０４０１】
なお、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、及びＺｎを主成分として含む酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
【０４０２】
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。
【０４０３】
測定に用いたトランジスタは、図４３（Ａ）及び図４３（Ｂ）に示す構造のトランジスタを参照することができる。図４３（Ａ）はトランジスタの上面図である。また、図４３（Ｂ）は図４３（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃及び１５０℃で行った。なお、上記トランジスタにおいて、ゲート電極１２１０と一対の電極１２１４との重畳する幅をＬｏｖと呼び、酸化物半導体膜１２０６に対する一対の電極１２１４のはみ出しをｄＷと呼ぶ。
【０４０４】
図４０に、Ｉｄ（実線）及び移動度（点線）のＶｇ依存性を示す。また、図４１（Ａ）に基板温度としきい値電圧の関係を、図４１（Ｂ）に基板温度と移動度の関係を示す。
【０４０５】
図４１（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
【０４０６】
また、図４１（Ｂ）より、基板温度が高いほど移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
【０４０７】
上記のようなＩｎ、Ｓｎ、及びＺｎを主成分として含む酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、移動度を３０ｃｍ２／Ｖｓ以上、好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。このような特性であれば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することができる。
【０４０８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０４０９】
（実施の形態９）
本実施の形態では、実施の形態４、５とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。酸化物半導体膜を構成する酸化物半導体は、Ｉｎ、Ｓｎ、及びＺｎを含む酸化物半導体（Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体）を用いてもよいし、他の実施の形態において説明した他の酸化物半導体を用いてもよい。
【０４１０】
図４２は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図及び断面図である。図４２（Ａ）にトランジスタの上面図を示す。また、図４２（Ｂ）に図４２（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
【０４１１】
図４２（Ｂ）に示すトランジスタは、基板１１００と、基板１１００上に設けられた下地絶縁膜１１０２と、下地絶縁膜１１０２の周辺に設けられた保護絶縁膜１１０４と、下地絶縁膜１１０２及び保護絶縁膜１１０４上に設けられた高抵抗領域１１０６ａ及び低抵抗領域１１０６ｂを有する酸化物半導体膜１１０６と、酸化物半導体膜１１０６上に設けられたゲート絶縁膜１１０８と、ゲート絶縁膜１１０８を介して酸化物半導体膜１１０６と重畳して設けられたゲート電極１１１０と、ゲート電極１１１０の側面と接して設けられた側壁絶縁膜１１１２と、少なくとも低抵抗領域１１０６ｂと接して設けられた一対の電極１１１４と、少なくとも酸化物半導体膜１１０６、ゲート電極１１１０及び一対の電極１１１４を覆って設けられた層間絶縁膜１１１６と、層間絶縁膜１１１６に設けられた開口部を介して少なくとも一対の電極１１１４の一方と接続して設けられた配線１１１８と、を有する。
【０４１２】
なお、図示しないが、層間絶縁膜１１１６及び配線１１１８を覆って設けられた保護膜を有する構造としてもよい。保護膜を設けることで、層間絶縁膜１１１６の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
【０４１３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０４１４】
（実施の形態１０）
本実施の形態では、実施の形態４、５、９とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。なお、本実施の形態では酸化物半導体膜を構成する酸化物半導体として、Ｉｎ、Ｓｎ、及びＺｎを含む酸化物半導体（Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体）を用いた場合について説明するが、他の実施の形態において説明した他の酸化物半導体を用いることもできる。
【０４１５】
図４３は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図４３（Ａ）はトランジスタの上面図である。また、図４３（Ｂ）は図４３（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
【０４１６】
図４３（Ｂ）に示すトランジスタは、基板１２００と、基板１２００上に設けられた下地絶縁膜１２０２と、下地絶縁膜１２０２上に設けられた酸化物半導体膜１２０６と、酸化物半導体膜１２０６と接する一対の電極１２１４と、酸化物半導体膜１２０６および一対の電極１２１４上に設けられたゲート絶縁膜１２０８と、ゲート絶縁膜１２０８を介して酸化物半導体膜１２０６と重畳して設けられたゲート電極１２１０と、ゲート絶縁膜１２０８およびゲート電極１２１０を覆って設けられた層間絶縁膜１２１６と、層間絶縁膜１２１６に設けられた開口部を介して一対の電極１２１４と接続する配線１２１８と、層間絶縁膜１２１６および配線１２１８を覆って設けられた保護膜１２２０と、を有する。
【０４１７】
基板１２００としてはガラス基板を、下地絶縁膜１２０２としては酸化シリコン膜を、酸化物半導体膜１２０６としてはＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜を、一対の電極１２１４としてはタングステン膜を、ゲート絶縁膜１２０８としては酸化シリコン膜を、ゲート電極１２１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜１２１６としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線１２１８としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜１２２０としてはポリイミド膜を、それぞれ用いた。
【０４１８】
なお、図４３（Ａ）に示す構造のトランジスタにおいて、ゲート電極１２１０と一対の電極１２１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜１２０６に対する一対の電極１２１４のはみ出しをｄＷと呼ぶ。
【０４１９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０４２０】
（実施の形態１１）
本実施の形態では、本発明の一態様に係る半導体表示装置における、パネルとバックライトの配置について説明する。
【０４２１】
図２５は、本発明の一態様に係る半導体表示装置の構造を示す斜視図の一例である。図２５に示す半導体表示装置は、表示素子とフォトセンサを含む画素が一対の基板間に形成されたパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、複数の光源１６０７を有するバックライト１６０８と、回路基板１６０９とを有している。
【０４２２】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、対向基板側から均一にパネル１６０１に照射される。
【０４２３】
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０４２４】
またプリズムシート１６０３は、図２５に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０４２５】
回路基板１６０９には、パネル１６０１に入力される各種信号を生成もしくは処理する回路、パネル１６０１から出力される各種信号を処理する回路などが設けられている。そして図２５では、回路基板１６０９とパネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１６１１を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）法を用いてパネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６１１にＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて接続されていても良い。
【０４２６】
図２５では、光源１６０７の駆動を制御する、制御系の回路が回路基板１６０９に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。
【０４２７】
光源１６０７として、例えばＬＥＤ、ＯＬＥＤなどの発光素子を用いることができる。
【０４２８】
なお、図２５は、パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の一態様に係る半導体表示装置は光源１６０７がパネル１６０１の直下に配置される直下型であっても良い。
【０４２９】
例えば、被写体である指１６１２をパネル１６０１に近づけると、バックライト１６０８からの光が、パネル１６０１を通過し、その一部が指１６１２において反射し、再びパネル１６０１に入射する。各色に対応する光源１６０７を順に点灯させ、色ごとに位置情報の取得を行うことで、被写体である指１６１２のカラーの位置情報を得ることが出来る。
【０４３０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０４３１】
本発明の一態様に係る固体撮像装置或いは半導体表示装置は、検出可能領域を広げ、検出可能領域の分布のむらを小さくすることができるため、被写体の正確な位置情報の取得を、非接触にて容易に行うことができるという特徴を有している。また、本発明の一態様に係る固体撮像装置或いは半導体表示装置は、上記構成により、パネルの表面における汚れの付着、または擦過痕の形成など、使用頻度に伴うパネルの品質の低下を防ぐことができ、ユーザーの疲労感を小さくすることができるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、ユーザーの使用感に優れ、品質の低下が起こりにくい。
【０４３２】
本発明の一態様に係る固体撮像装置或いは半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２６に示す。
【０４３３】
図２６（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る半導体表示装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０４３４】
図２６（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る半導体表示装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯情報端末を提供することができる。
【０４３５】
図２６（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る半導体表示装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい現金自動預け入れ払い機を提供することができる。そして、本発明の一態様に係る半導体表示装置を用いた現金自動預け入れ払い機は、ＦＳ駆動を採用することで、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。
【０４３６】
図２６（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る半導体表示装置は、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図２６（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０４３７】
図２６（Ｅ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、受光部５４０６等を有する。受光部５４０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部５４０２に用いることができる。表示部５４０２に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯電話を提供することができる。また、本発明の一態様に係る固体撮像装置は、受光部５４０６において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る固体撮像装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯電話を提供することができる。或いは、本発明の一態様に係る固体撮像装置を用いることで、携帯電話の消費電力を低減させることができる。
【０４３８】
本実施例は、他の実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０４３９】
１００    検出可能領域
１０１    被写体
１２０    基板
１２１    遮蔽膜
１２２    基板
１２３    遮蔽膜
２００    検出可能領域
２０１    導電膜
２０２    導電膜
２０３    導電膜
２０４    画素電極
２０５    導電膜
２０６    導電膜
２１０    導電膜
２１１    導電膜
２１２    導電膜
２１３    導電膜
２１４    導電膜
２１５    半導体膜
２１６    半導体膜
２１７    半導体膜
２１８    導電膜
２１９    導電膜
２２０    導電膜
２２１    導電膜
２２２    導電膜
２２３    導電膜
２２４    導電膜
２２５    導電膜
２２６    導電膜
２２７    導電膜
２２８    ゲート絶縁膜
２３１    絶縁膜
２３３    対向電極
２３４    液晶層
２３５    遮蔽膜
２３６    基板
２４０    被写体
２４１    開口部
２４２    開口部
２５０    活性層
２５１    基板
２５３    活性層
３０１    フォトセンサ
３０２    フォトダイオード
３０３    増幅回路
３０４    トランジスタ
３０５    トランジスタ
３０６    トランジスタ
３０７    トランジスタ
３１０    露光期間
３１１    読み出し期間
３１２    電荷保持期間
３２０    画素
３２１    表示素子
３２２    液晶素子
３２３    トランジスタ
３２４    容量素子
３５０    遮蔽膜
３５１Ｌ０    開口部
３５１Ｒ０    開口部
７００    基板
７０１    絶縁膜
７０２    半導体膜
７０３    半導体膜
７０４    フォトダイオード
７０５    ｎチャネル型トランジスタ
７０７    ゲート電極
７０８    絶縁膜
７１１    配線
７１２    絶縁膜
７１３    ゲート電極
７１４    ゲート絶縁膜
７１５    酸化物半導体膜
７１６    導電膜
７１７    導電膜
７１８    導電膜
７１９    導電膜
７２０    導電膜
７２１    導電膜
７２２    絶縁膜
７２４    トランジスタ
７２７    領域
７２８    領域
７２９    領域
７３０    ゲート電極
７３１    ゲート絶縁膜
７３２    酸化物半導体膜
７３３    チャネル保護膜
７３４    導電膜
７３５    導電膜
７３６    絶縁膜
７４１    ゲート電極
７４２    ゲート絶縁膜
７４３    導電膜
７４４    導電膜
７４５    酸化物半導体膜
７４６    絶縁膜
７５１    ゲート電極
７５２    ゲート絶縁膜
７５３    導電膜
７５４    導電膜
７５５    酸化物半導体膜
７５６    絶縁膜
７６１    ゲート電極
７６２    ゲート絶縁膜
７６３    導電膜
７６４    導電膜
７６５    酸化物半導体膜
７６６    絶縁膜
１１００    基板
１１０２    下地絶縁膜
１１０４    保護絶縁膜
１１０６    酸化物半導体膜
１１０６ａ    高抵抗領域
１１０６ｂ    低抵抗領域
１１０８    ゲート絶縁膜
１１１０    ゲート電極
１１１２    側壁絶縁膜
１１１４    電極
１１１６    層間絶縁膜
１１１８    配線
１２００    基板
１２０２    下地絶縁膜
１２０６    酸化物半導体膜
１２０８    ゲート絶縁膜
１２１０    ゲート電極
１２１４    電極
１２１６    層間絶縁膜
１２１８    配線
１２２０    保護膜
１３０１    下地絶縁膜
１３０２    絶縁物
１３０３ａ    半導体領域
１３０３ｂ    半導体領域
１３０３ｃ    半導体領域
１３０４    ゲート絶縁膜
１３０５    ゲート
１３０６ａ    側壁絶縁物
１３０６ｂ    側壁絶縁物
１３０７    絶縁物
１３０８ａ    ソース
１３０８ｂ    ドレイン
１６０１    パネル
１６０２    拡散板
１６０３    プリズムシート
１６０４    拡散板
１６０５    導光板
１６０６    反射板
１６０７    光源
１６０８    バックライト
１６０９    回路基板
１６１０    ＦＰＣ
１６１１    ＦＰＣ
１６１２    指
５００１    筐体
５００２    表示部
５００３    支持台
５１０１    筐体
５１０２    表示部
５１０３    操作キー
５２０１    筐体
５２０２    表示部
５２０３    硬貨投入口
５２０４    紙幣投入口
５２０５    カード投入口
５２０６    通帳投入口
５３０１    筐体
５３０２    筐体
５３０３    表示部
５３０４    表示部
５３０５    マイクロホン
５３０６    スピーカー
５３０７    操作キー
５３０８    スタイラス
５４０１    筐体
５４０２    表示部
５４０３    音声入力部
５４０４    音声出力部
５４０５    操作キー
５４０６    受光部
【図１】
0005930624.tif 000008
【図２】
0005930624.tif 000009
【図３】
0005930624.tif 000010
【図４】
0005930624.tif 000011
【図５】
0005930624.tif 000012
【図６】
0005930624.tif 000013
【図７】
0005930624.tif 000014
【図８】
0005930624.tif 000015
【図９】
0005930624.tif 000016
【図１０】
0005930624.tif 000017
【図１１】
0005930624.tif 000018
【図１２】
0005930624.tif 000019
【図１３】
0005930624.tif 000020
【図１４】
0005930624.tif 000021
【図１５】
0005930624.tif 000022
【図１６】
0005930624.tif 000023
【図１７】
0005930624.tif 000024
【図１８】
0005930624.tif 000025
【図１９】
0005930624.tif 000026
【図２０】
0005930624.tif 000027
【図２１】
0005930624.tif 000028
【図２２】
0005930624.tif 000029
【図２３】
0005930624.tif 000030
【図２４】
0005930624.tif 000031
【図２５】
0005930624.tif 000032
【図２６】
0005930624.tif 000033
【図２７】
0005930624.tif 000034
【図３０】
0005930624.tif 000035
【図３１】
0005930624.tif 000036
【図３２】
0005930624.tif 000037
【図３３】
0005930624.tif 000038
【図３４】
0005930624.tif 000039
【図３５】
0005930624.tif 000040
【図３６】
0005930624.tif 000041
【図３７】
0005930624.tif 000042
【図３８】
0005930624.tif 000043
【図３９】
0005930624.tif 000044
【図４０】
0005930624.tif 000045
【図４１】
0005930624.tif 000046
【図４２】
0005930624.tif 000047
【図４３】
0005930624.tif 000048
【図２８】
0005930624.tif 000049
【図２９】
0005930624.tif 000050