(57)【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上に形成される複数個のパターンと、
前記ベース基板に形成されるバッファ層と、
前記バッファ層に形成されるエピタキシャル層と、を含み、
前記パターンは自己組織化されたパターンであり、
前記パターンは、前記ベース基板に対して垂直方向に突出して配置され、
前記バッファ層は、水平方向に延長して配置され、
前記ベース基板、前記パターン、前記バッファ層及び前記エピタキシャル層は同じ物質を含み、
前記ベース基板、前記パターン、前記バッファ層及び前記エピタキシャル層は炭化ケイ素を含み、
前記パターンは、相互に離隔して配置され、
前記バッファ層は、前記パターンの間に露出した前記ベース基板の一面上のみに配置され、
前記パターンの高さと前記バッファ層の高さは同一である、半導体素子。
【請求項２】
前記突出する形状は、楕円錐形状である、請求項１に記載の半導体素子。
【請求項３】
前記楕円錐形状は、直径の長軸が１０nm乃至３０nmであり、高さが１００nm以下である、請求項２に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体結晶成長法に関するものである。
【背景技術】
【０００２】
半導体素子を支持する半導体基板において、基板上に成長される半導体層の結晶欠陷を減らして半導体層の結晶性を向上させることが半導体素子の効率及び特性向上のための最大の研究課題である。
【０００３】
結晶成長過程で転位欠陥を減らすためにバッファ層を形成するが、このバッファ層のためにマスク形成、蝕刻などを利用してパターンを基板表面に形成させる段階または再成長工程などがさらに必要である。
【０００４】
したがって、このような追加的な工程によって工程が複雑で、費用が上昇して基板表面の品質が悪くなるなどの問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施例は、工程費用を節減して基板表面の品質を高めることができる半導体素子及び高効率の半導体結晶成長法を提供しようとする。
【課題を解決するための手段】
【０００６】
第１実施例による半導体素子は、ベース基板と、及び前記ベース基板上に形成されるパターンと、前記ベース基板に形成されるバッファ層と、及び前記バッファ層に形成されるエピタキシャル層を含み、前記パターンは自己組織化(self-assembled)されたパターンである。
【０００７】
第１実施例による半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化(self-assembled)によってパターンを形成する段階と、前記炭化ケイ素基板にバッファ層を形成する段階と、及び前記バッファ層にエピタキシャル層を形成する段階と、を含む。
【０００８】
第２実施例による半導体素子は、パターン溝を含むベース基板と、及び前記ベース基板に形成されるエピタキシャル層を含む。
【０００９】
第２実施例による半導体結晶成長法は、炭化ケイ素基板を洗浄する段階と、前記炭化ケイ素基板に自己組織化(self-assembled)によって突起を形成する段階と、前記炭化ケイ素基板にパターン溝を形成する段階と、及び前記パターン溝にエピタキシャル層を形成する段階と、を含む。
【発明の効果】
【００１０】
第１実施例による半導体素子では炭化ケイ素基板上に自己組織化された微細パターンを形成させ、このような微細パターンを利用して転位欠陥を抑制するためのバッファ層を形成する。これによってパターニング工程または再成長工程のような追加的な工程を減らすことで工程費用を節減することができる。
【００１１】
一方、第１実施例による半導体結晶成長法では、バッファ層形成時に追加的な工程によって基板表面に与える損傷を減らすことができ、半導体層の結晶性を向上させることができる。これで信頼性を確保することができる高品質の半導体層を形成することができる。
【００１２】
第２実施例による半導体素子では、炭化ケイ素基板上にパターン溝を形成させて、このようなパターン溝を通じてこの上に形成されるエピタキシャル層の転位欠陥を抑制することができる。
【００１３】
特に、炭化ケイ素基板の基底面転位(Basal Plane Dislocation、ＢＰＤ)は、半導体素子の信頼性に多くの影響を与えるが、パターン溝が形成されることで、これを５０％以上減らすことができる。具体的に、基底面転位の一部は、パターン溝を通じて貫通刃状転位(Threading Edge Dislocation、ＴＥＤ)に変わることができ、また他の一部は拡張されながら、炭化ケイ素基板で終端(termination)されることがある。
【００１４】
したがって、このような転位欠陥を抑制するためのバッファ層を別に形成する必要がなくて、バッファ層形成のためのパターニング工程または再成長工程のような追加的な工程を減らすことができる。これで工程費用及び工程時間を減らすことができる。
【００１５】
一方、第２実施例による半導体結晶成長法では、バッファ層形成のための追加的な工程によって基板表面に与える損傷を減らすことができ、半導体層の結晶性を向上させることができる。このため信頼性を確保することができる高品質の半導体層を形成することができる。
【図面の簡単な説明】
【００１６】
【図１】第１実施例による半導体素子の断面図である。
【図２】第１実施例による半導体結晶成長法を説明するための断面図である。
【図３】第１実施例による半導体結晶成長法を説明するための断面図である。
【図４】第１実施例による半導体結晶成長法を説明するための断面図である。
【図５】第１実施例による半導体結晶成長法を説明するための断面図である。
【図６】第１実施例による半導体結晶成長法を説明するための断面図である。
【図７】第１実施例による半導体結晶成長法を説明するための断面図である。
【図８】第１実施例による半導体素子の断面図である。
【図９】第１実施例による半導体素子の断面図である。
【図１０】第２実施例による半導体素子の断面図である。
【図１１】第２実施例による半導体結晶成長法を説明するための断面図である。
【図１２】第２実施例による半導体結晶成長法を説明するための断面図である。
【図１３】第２実施例による半導体結晶成長法を説明するための断面図である。
【図１４】第２実施例による半導体結晶成長法を説明するための断面図である。
【発明を実施するための形態】
【００１７】
実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上/うえ」に、または「下/した」に形成されるという記載は、直接(directly)または他の層を介して形成されることをすべて含む。各層の上/うえ、または下/したに対する基準は、図面を基準で説明する。
【００１８】
図面で各層(膜)、領域、パターンまたは構造物の厚さや大きさは、説明の明確性及び便宜のために変形されることがあるので、実際の大きさを全面的に反映するものではない。
【００１９】
以下、添付した図面を参照して本発明の実施例を詳細に説明すれば次のようである。
【００２０】
図１を参照して第１実施例による半導体素子を詳細に説明する。図１は、第１実施例による半導体素子の断面図である。
【００２１】
図１を参照すれば、第１実施例による半導体素子１は、ベース基板１０にパターン２０、バッファ層３０、エピタキシャル層４０が形成されることができる。
【００２２】
ベース基板１０は、炭化ケイ素を含む。炭化ケイ素は、バンドギャップが大きくて熱伝導率はシリコンに比べて大きい一方、キャリアの移動度はシリコンと同じ程度に大きくて、電子の飽和ドリフト(drift)速度及び耐圧も大きい。このために、高効率化、高耐圧化及び大容量化が要求される半導体素子への適用が期待される物質である。
【００２３】
このようなベース基板１０に自己組織化(self-assembled)されたパターン２０が成長する。
【００２４】
自己組織化とは、個々の分子を人為的に操作することなく、分子の構成要素が自発的によく組織化された構造を形成する現象を言う。
【００２５】
炭化ケイ素を含むベース基板１０に炭素化合物気体を露出させた時、炭素の反応でナノスケール(nano scale)の自己組織化されたパターン２０が成長する。
【００２６】
パターン２０は、ベース基板１０から自己組織化されたものであるので、このパターン２０は、ベース基板１０と同じ物質である炭化ケイ素を含む。
【００２７】
パターン２０は、ベース基板１０と垂直に突出した形状でありうる。
【００２８】
一例で、パターン２０は楕円錐形状でありうる。
【００２９】
パターン２０は、楕円錐の直径のうち長軸が１０nm乃至３０nmであり、高さが１００nm以下で形成できる。
【００３０】
パターン２０の長軸が３０ｎｍ以上である場合パターン２０どうしお互いに固まることがあるので、１０ｎｍ乃至３０ｎｍの大きさに形成された時自己組織化雰囲気をとり除いて、その大きさを制限することができる。
【００３１】
続いて、ベース基板１０にバッファ層３０が形成される。バッファ層３０はこの上に形成される半導体層であるエピタキシャル層４０の転位欠陥を抑制する役割をする。
【００３２】
すなわち、バッファ層３０は概してエピタキシャル層４０と同種物質で形成されたベース基板１０とエピタキシャル層４０との格子定数の不一致と熱膨張係数の差による結晶欠陥の発生を防止する。
【００３３】
本実施例でバッファ層３０は、エピタキシャル沿面成長法(epitaxial lateral over growth、ＥＬＯＧ)を通じて形成される。
【００３４】
このようなエピタキシャル沿面成長法（ＥＬＯＧ）は、通常の有機金属気相蒸着法(Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ)、分子線エピタキシー法(Molecular Beam Epitaxy、ＭＢＥ)などの工程を利用することができる。
【００３５】
有機金属気相蒸着法とは、チャンバ内で加熱された基板表面に蒸気圧が高い金属有機化合物蒸気を送って薄膜を成長させる方法で蒸着速度が早くて、工程時間を短縮することができる長所がある。
【００３６】
分子線エピタキシー法とは、多様な成長材料を分子形態で蒸着させることで物質を基板上に堆積する方法で成長速度は遅いが、品質が優れているという長所がある。
【００３７】
しかし、実施例がこれに限定されるものではないので、多様な成長法によってバッファ層３０が形成できる。
【００３８】
バッファ層３０がパターン２０の間で側面に成長する。
【００３９】
よって、バッファ層３０はパターン２０の間に露出したベース基板１０の一面のみに水平方向で形成されて、パターン２０の間の空間を補いながら形成することができる。
【００４０】
バッファ層３０は、水平方向に沿って成長するので、通常の成長方式と異なり、垂直方向に進行する欠陥を大きく減少することができる。
【００４１】
したがって、このようなバッファ層３０を形成する際に、追加的な蝕刻などのパターニング工程または再成長工程を省略することができ、同時に工程費用節減及び基板表面の品質を高めることができる。
【００４２】
本実施例による半導体素子は、垂直型半導体素子及び水平型半導体素子にすべて適用されて、高品質のエピタキシャル層４０を提供することで高効率の半導体素子を形成することができる。
【００４３】
以下、図２乃至図７を参照して第１実施例による半導体結晶成長法を詳細に説明する。
【００４４】
明確で簡略な説明のために既に説明した内容に対しては詳細な説明を省略する。
【００４５】
図２乃至図７は、第１実施例による半導体結晶成長法を説明するための断面図である。
【００４６】
先ず、図２及び図３を参照すれば、第１チャンバ(chamber)(図示せず、以下同様)内で炭化ケイ素基板１０を洗浄する。
【００４７】
この時、第１チャンバ内にメタン、エタン、プロペン、フルオロメタン及びハイドロフルオロカーボンの炭素化合物気体のうちの一つの気体を含む雰囲気を形成する。
【００４８】
また、第１チャンバ内で３０％以上の湿度を維持する。
【００４９】
湿度がこれより低く乾燥した雰囲気が維持されれば、自己組織化されるパターン２０の模様が崩れるか、またはパターン２０の長軸が１０ｎｍ乃至３０ｎｍとならず、高さが１００ｎｍ以下の模様が形成されないこともある。
【００５０】
このような模様のパターン２０は、自己組織化する段階で２０分乃至３０分の時間を維持することで形成することができる。
【００５１】
続いて、図４及び図５を参照すれば、バッファ層３０が第２チャンバ(図示せず、以下同様)内で側面成長法で形成される。
【００５２】
すなわち、バッファ層３０が矢印方向に側面成長してパターン２０の間を補うことができる。
【００５３】
この時、第２チャンバ内で１６００℃以上の温度とエタン、メタン、プロパン及び水素気体を含む雰囲気でバッファ層３０が形成できる。
【００５４】
続いて、図６及び図７を参照すれば、エピタキシャル層４０が第２チャンバ内でエピタキシャル成長法で形成される。
【００５５】
すなわち、エピタキシャル層４０が矢印方向に垂直成長して結晶性が良好で、欠陥密度が低い高品質のエピタキシャル層４０を形成することができる。
【００５６】
このようにエピタキシャル層４０は、バッファ層３０を形成する時と同じ雰囲気である第２チャンバ内で継続して成長させることができる。
【００５７】
図面に示さないが、このようなエピタキシャル層４０に不純物を注入してでチャンネル領域(図示せず)を形成することができる。
【００５８】
エピタキシャル層４０は、エピタキシャル成長法(epitaxial growth)を通じて形成される。
【００５９】
エピタキシャル成長法とは、単結晶基板上に新しい層を積層して単結晶層を形成する方法であり、この時、基板の物質と積層された物質が同一である場合、ホモエピタキシー(homoepitaxy)と称する。
【００６０】
本実施例では、炭化ケイ素を含むバッファ層３０に同一の物質を含むエピタキシャル層４０が形成されるホモエピタキシーである。
【００６１】
エピタキシャル層４０の成長時、バッファ層３０を形成する時の雰囲気を維持すれば、バッファ層３０の垂直方向で結晶成長が進行して厚い結晶がなされる。
【００６２】
エピタキシャル層４０は、炭化ケイ素を含んで炭化ケイ素基板１０と同種物質で形成されるために、結晶の質を向上させることができる。
【００６３】
また、バッファ層３０を通じて伝搬した転位を減少させることで、結晶欠陥による漏洩電流も大きく減少させることができる。
【００６４】
図７で示さなかったが、このようなエピタキシャル層４０に厚膜半導体成長層をさらに形成することができる。
【００６５】
以下、図８及び図９を参照して、垂直型半導体素子及び水平型半導体素子の構造を説明する。図８及び図９は、第１実施例による半導体素子の断面図である。
【００６６】
図８に示したように、基板１０の下面及びエピタキシャル層４０の上面に電極５０a、６０aを形成することができる。
【００６７】
このような電極５０a、６０aは、銀(Ag)、銅(Cu)、ニッケル(Ni)、アルミニウム(Al)、亜鉛(Zn)などの金属物質またはこれらの合金のうちの少なくとも一つを含むことができ、真空蒸着法などの方法で形成することができる。
【００６８】
続いて、図９に示した半導体素子は、水平型半導体素子である。
【００６９】
図２乃至図７で説明したように、欠陥が最小化された、パターン２０、バッファ層３０及びエピタキシャル層４０が、炭化ケイ素基板１０に形成される。
【００７０】
続いて、図９のように電極５０b、６０bが形成される。
【００７１】
このような電極５０b、６０bはエピタキシャル層４０の上面にほとんど水平に配列される水平構造を取るようになる。
【００７２】
しかし、実施例がこれに限定されるものではないので、半導体結晶成長法を利用して多様な半導体素子に適用することができることは勿論である。
【００７３】
以下、図１０を参照して、第２実施例による半導体素子を説明する。図１０は、第２実施例による半導体素子の断面図である。
【００７４】
図１０を参照すれば、第２実施例による半導体素子２は、パターン溝１２０を含むベース基板１１０にエピタキシャル層１３０を形成することができる。
【００７５】
ベース基板１１０は炭化ケイ素を含む。炭化ケイ素は、バンドギャップが大きくて熱伝導率はシリコンに比べて大きい一方、キャリアの移動度はシリコンと同じ程度で大きくて、電子の飽和ドリフト(drift)速度及び耐圧も大きい。
【００７６】
このために、高効率化、高耐圧化及び大容量化が要求される半導体素子への適用が期待される物質である。
【００７７】
このようなベース基板１１０にパターン溝１２０が形成される。パターン溝１２０を通じてベース基板１１０の直上に形成されるエピタキシャル層１３０の欠陥を大きく減らすことができる。
【００７８】
具体的には、炭化ケイ素を含むベース基板１１０は、基底面転位(Basal Plane Dislocation、ＢＰＤ)１０２を含む。
【００７９】
このような基底面転位１０２は、半導体素子の信頼性に多くの影響を与えるために、これを減少させることが重要である。
【００８０】
従来は、このような基底面転位１０２などを抑制するためにベース基板１１０にバッファ層をさらに形成して、バッファ層上にエピタキシャル層を形成した。
【００８１】
すなわち、バッファ層を通じてベース基板とエピタキシャル層の間に存在する格子定数の不一致及び熱膨張係数差による結晶欠陥発生を防止した。
【００８２】
このようなバッファ層を形成するために追加的な蝕刻などパターニング工程または再成長工程がさらに必要であった。
【００８３】
しかし、本実施例ではパターン溝１２０がベース基板１１０とエピタキシャル層１３０との間の欠陥を抑制するためにバッファ層を省略することができる。
【００８４】
具体的には、図１０を参照すれば、ベース基板１１０に規則的に配列された基底面転位１０２はパターン溝１２０上に形成されたエピタキシャル層１３０で貫通刃状転位(Treading Edge Dislocation、ＴＥＤ)１０４に変わって、一部は拡張されながらベース基板１１０で終端(termination)１０６される。
【００８５】
よって、ベース基板１１０で起因した基底面転位を５０％以上減らす効果を有することができる。
【００８６】
また、バッファ層を形成するための追加的な工程を減らして、工程費用を節減することができ、基板表面の品質を高めることができる。
【００８７】
パターン溝１２０は、５乃至１０nmの深さで形成することができる。パターン溝１２０が５nmより浅い深さを有するか、または１０nmより深い場合、前で説明したようにこの上に形成されるエピタキシャル層１３０の転位欠陥を防止する役割を果たしにくい。
【００８８】
また、パターン溝１２０は、１乃至１０nm幅で形成することができる。
【００８９】
パターン溝１２０が１nmより小さな幅を有するか、または１０nmより広い幅を持てば上で説明した転位欠陥を防止する役割を果たしにくい。
【００９０】
したがって、このようなパターン溝１２０が形成されたベース基板１１０にバッファ層なしにエピタキシャル層１３０を直接形成することができる。
【００９１】
本実施例による半導体素子は、垂直型半導体素子及び水平型半導体素子にすべて適用されて高品質のエピタキシャル層１４０を提供することで、高効率の半導体素子を形成することができる。
【００９２】
以下、図１１乃至図１４を参照して、第２実施例による半導体結晶成長法を詳細に説明する。
【００９３】
明確で簡略な説明のために既に説明した内容に対しては詳細な説明を省略する。
【００９４】
図１１乃至図１４は、第２実施例による半導体結晶成長法を説明するための断面図である。
【００９５】
先ず、図１１及び図１２を参照すれば、第１チャンバ(chamber)(図示せず、以下同様)内で炭化ケイ素基板１１０を洗浄する。
【００９６】
この時、第１チャンバ内で炭素数が１乃至６である炭化水素気体を含むことができる。
【００９７】
一例として、アセチレン、エタン、プロパン、フルオロメタン、エテン及びプロペンのうちの少なくともいずれか一つの気体を含む雰囲気を形成することができる。
【００９８】
このような雰囲気を１０乃至１５分維持すれば、炭化ケイ素基板１１０に自己組織化(self-assembled)された突起１２２が成長する。
【００９９】
自己組織化とは、個々の分子を人為的に操作することなく、分子の構成要素が自発的によく組織化された構造を形成する現象を言う。
【０１００】
炭化ケイ素基板１１０に炭素化合物気体を露出させた時炭素の反応でナノスケール(nano scale)で自己組織化された突起１２２が成長する。
【０１０１】
このような突起１２２は炭化ケイ素基板１１０と垂直に突き出た形状でありえる。一例として、突起１２２は楕円錐形状でありえる。
【０１０２】
第１チャンバは、３０％以上の湿度を維持できる。
【０１０３】
湿度がこれより低く乾燥した雰囲気が維持されると自己組織化された突起１２２の模様が崩れることがある。
【０１０４】
そして、第１チャンバは、１００乃至３００℃の温度を維持することができる。
【０１０５】
１００℃より低い温度では反応が起きず、突起１２２が形成されないこともあり、３００℃より高い温度では突起１２２の模様が崩れることがある。
【０１０６】
続いて、図１３を参照すれば、第２チャンバ(図示せず、以下同様)内でパターン溝１２０を形成する段階を含む。
【０１０７】
パターン溝１２０を形成する段階は、キャリア(carier)ガスを通じて蝕刻する段階を含むことができる。
【０１０８】
このようなキャリアガスとしては、水素、塩素、シラン(silane)、塩化水素及び炭素数が１乃至６である炭化水素気体のうちの少なくともいずれか一つを含むことができる。
【０１０９】
一例として、炭化水素気体としては、アセチレン、エタン、プロパン、フルオロメタン、エテン及びプロペンなどを含むことができる。
【０１１０】
また、パターン溝１２０を形成する段階は、１２００乃至１５００℃の温度でなされることができる。
【０１１１】
キャリアガスは、１２００℃以上の温度で分解されてエネルギーが生成され、このようなエネルギーが炭化ケイ素基板１１０の表面と反応して蝕刻されうる。
【０１１２】
しかし、１５００℃より高い温度では蝕刻が起きず、炭化ケイ素基板１１０の成長が起きることがある。
【０１１３】
炭化ケイ素基板１１０の突起１２２は、蝕刻されて平坦になることができる。そして、炭化ケイ素基板１１０の突起１２２が形成されない部分は、さらに早く蝕刻されてパターン溝１２０が形成されうる。
【０１１４】
このようなパターン溝１２０を形成する段階は、５乃至１５分の時間を維持して遂行できる。
【０１１５】
すなわち、５乃至１５分の時間を通じてパターン溝１２０の深さが５乃至１０nmで、幅が１乃至１０nmに形成できる。
【０１１６】
続いて、図１４を参照すると、このようなパターン溝１２０が形成された炭化ケイ素基板１１０にエピタキシャル層１３０が形成される。
【０１１７】
上述の第２チャンバ内に水素、塩化水素、シラン、炭素数が１乃至６である炭化水素、メチルトリクロロシラン(methyl trichlorosilane、ＭＴＳ)、トリクロロシラン(trichlorosilane、ＴＣＳ)及びヘキサメチルジシラン(hexamethyldisilane、ＨＭＤＳ)気体のうちの少なくともいずれか一つの気体をさらに含んでエピタキシャル層１３０を形成できる。
【０１１８】
また、１５００乃至１７００℃温度で形成できる。
【０１１９】
図面に示さなかったが、このようなエピタキシャル層１３０に不純物を注入してチャンネル領域(図示せず)を形成できる。
【０１２０】
エピタキシャル層１３０は、エピタキシャル成長法(epitaxial growth)を通じて形成される。
【０１２１】
エピタキシャル成長法とは、単結晶基板上に新しい層を積層して単結晶層を形成する方法で、この時、基板の物質と積層された物質が同一の場合ホモエピタキシー(homoepitaxy)と称する。本実施例では、炭化ケイ素を含む炭化ケイ素基板１１０に同一の物質を含むエピタキシャル層１３０が形成されるホモエピタキシーである。
【０１２２】
すなわち、エピタキシャル層１３０は、炭化ケイ素を含んで炭化ケイ素基板１１０と同種の物質で形成されるために結晶の質を向上させることができる。
【０１２３】
また、このようなエピタキシャル層１３０は、バッファ層を別に形成しなくてもパターン溝１２０を通じて炭化ケイ素基板１１０から伝える転位を減少させることができ、結晶欠陥による漏洩電流も大きく減少させることができる。
【０１２４】
図面には示さなかったが、このようなエピタキシャル層１３０に厚膜半導体成長層がさらに形成できる。
【０１２５】
前述した実施例に説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれて、必ずしも一つの実施例のみに限定されるものではない。
【０１２６】
ひいては、各実施例で例示された特徴、構造、効果などは実施例が属する分野の通常の知識を有する者によって他の実施例に対しても組合せまたは変形されて実施可能である。
【０１２７】
したがって、このような組合せと変形に係る内容は、本発明の範囲に含まれるものとして解釈されなければならないであろう。
【０１２８】
また、以上で実施例を中心に説明したが、これは単に例示であるだけで、本発明を限定するものではなくて、本発明が属する分野の通常の知識を有した者なら本実施例の本質的な特性を脱しない範囲で以上に例示されないさまざまの変形と応用が可能であることが分かるであろう。
【０１２９】
例えば、実施例に具体的に現われた各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付した請求範囲で規定する本発明の範囲に含まれるものとして解釈されなければならないであろう。
【図１】
0006054884.tif 000002
【図２】
0006054884.tif 000003
【図３】
0006054884.tif 000004
【図４】
0006054884.tif 000005
【図５】
0006054884.tif 000006
【図６】
0006054884.tif 000007
【図７】
0006054884.tif 000008
【図８】
0006054884.tif 000009
【図９】
0006054884.tif 000010
【図１０】
0006054884.tif 000011
【図１１】
0006054884.tif 000012
【図１２】
0006054884.tif 000013
【図１３】
0006054884.tif 000014
【図１４】
0006054884.tif 000015