(57)【特許請求の範囲】
【請求項１】
方法であって、
１つ以上のデジタル信号（２０１〜２０５）を受信するステップを備え、前記デジタル信号（２０１〜２０５）の各々はデータを担持し、前記デジタル信号（２０１〜２０５）の各々は第１の周波数範囲（ｆ１）内に制限され、前記１つ以上のデジタル信号（２０１〜２０５）は、通信チャンネルを渡って送信されるコンポジット信号の１つ以上のチャンネルに対応し、方法はさらに、
アクティブチャンネルを検知するステップを備え、特定のアクティブチャンネルは、前記デジタル信号（２０１〜２０５）のうちの特定の１つの有無に対応し、方法はさらに、
前記検知されたアクティブチャンネルに基づいてプログラマブルデバイス（１５３）を複数の異なる構成に設定するステップを備え、異なる構成は、前記デジタル信号（２０１〜２０５）に対して異なるデジタル処理動作を行い、
前記プログラマブルデバイス（１５３）は、検知されたアクティブチャンネルの数が第１の値よりも小さい場合において、前置補償部（５２０）を含む第１の構成に設定され、前記プログラマブルデバイス（１５３）は、その他の場合において、前記前置補償部（５２０）を含まない少なくとも１つの他の構成に設定される、方法。
【請求項２】
前記第１の構成において、
周波数範囲にわたって配置された前記デジタル信号（２０１〜２０５）を含む前記コンポジット信号を前記前置補償部（５２０）の入力で受信するステップと、
前記コンポジット信号を前置補償するステップとをさらに備え、前記前置補償するステップにより、デジタル−アナログ変換部（５０５）によって引き起こされた歪みの少なくとも一部が補償され、前置補償コンポジット信号が作成される、請求項１に記載の方法。
【請求項３】
前記前置補償されたコンポジット信号を単一のデジタル−アナログ変換部（５０５）に結合するステップをさらに備える、請求項２に記載の方法。
【請求項４】
前記プログラマブルデバイス（１５３）は、デジタル−アナログ変換部（５０５）によってもたらされる不必要な周波数成分がアクティブチャンネルの数によって所定の閾値よ
り大きくなる場合に前記前置補償部（５２０）を含む前記第１の構成に設定される、請求項１に記載の方法。
【請求項５】
前記検知されたアクティブチャンネルに基づいて前記プログラマブルデバイス（１５３）を構成するステップは、
第１の数のアクティブチャンネルが検知された場合に、前記プログラマブルデバイス（１５３）を、前記第１の数のアクティブチャンネルをアップコンバートする第１のデジタルアップコンバータ構成（６３２）に設定するステップと、
第２の数のアクティブチャンネルが検知された場合に、前記プログラマブルデバイス（１５３）を、前記第２の数のアクティブチャンネルをアップコンバートする第２のデジタルアップコンバータ構成（６３１）に設定するステップとを備え、前記第２の数のアクティブチャンネルは、前記第１の数のアクティブチャンネルと異なる、請求項１に記載の方法。
【請求項６】
アクティブチャンネルの前記第１の数は、アクティブチャンネルの前記第２の数よりも大きく、前記第１のデジタルアップコンバータ構成（６３２）は、前記第２のデジタルアップコンバータ構成（６３１）よりも多くのリソースを前記プログラマブルデバイス（１５３）に含む、請求項５に記載の方法。
【請求項７】
前記プログラマブルデバイス（１５３）を設定するステップは、前記検知されたアクティブチャンネルに基づいて動的に前記プログラマブルデバイスの一部を再設定するステップを含む、請求項１から６のいずれか１項に記載の方法。
【請求項８】
回路であって、
ベースバンドデジタル回路（１５１）を備え、前記ベースバンドデジタル回路（１５１）は、１つ以上のデジタル信号（２０１〜２０５）を出力し、前記デジタル信号（２０１〜２０５）の各々はデータを担持し、前記デジタル信号の各々は第１の周波数範囲（ｆ１）内に制限され、前記１つ以上のデジタル信号（２０１〜２０５）は、通信チャンネルを渡って送信されるコンポジット信号の１つ以上のチャンネルに対応し、回路はさらに、
アクティブチャンネルを検知するチャンネル検知部（１５２）を備え、特定のアクティブチャンネルは、前記デジタル信号（２０１〜２０５）のうちの特定の１つの有無に対応し、回路はさらに、
前記検知されたアクティブチャンネルに基づいて設定されるプログラマブルブロック（１５３）を備え、前記プログラマブルブロック（１５３）は、複数の異なる構成に設定され、前記１つ以上のデジタル信号（２０１〜２０５）に対して異なるデジタル処理動作を行い、
検知されたアクティブチャンネルの数が第１の値より小さい場合において、前記プログラマブルブロック（１５３）は前置補償部（５２０）を含む第１の構成に設定され、その他の場合において、前記プログラマブルブロック（１５３）は前記前置補償部（５２０）を含まない少なくとも１つの他の構成に設定される、回路。
【請求項９】
前記前置補償部（５２０）は、デジタル−アナログ変換部（５０５）によって引き起こされる歪みの少なくとも一部を補償する、請求項８に記載の回路。
【請求項１０】
単一のデジタル−アナログ変換部（５０５）をさらに備え、前記プログラマブルブロック（１５３）が前記第１の構成にある場合、前記単一のデジタル−アナログ変換部（５０５）の入力が前記前置補償部（５２０）の出力に結合される、請求項９に記載の回路。
【請求項１１】
前記プログラマブルブロック（１５３）は、デジタル−アナログ変換部（５０５）によってもたらされる不必要な周波数成分がアクティブチャンネルの数によって所定の閾値より大きくなる場合に前記前置補償部（５２０）を含む前記第１の構成に設定される、請求項９に記載の回路。
【請求項１２】
前記プログラマブルブロック（１５３）は、
第１の数のアクティブチャンネルが検知された場合に第１の構成をさらに含み、前記第１の構成は、前記第１の数のアクティブチャンネルをアップコンバートする第１のデジタルアップコンバータ（６３２）を含み、
第２の数のアクティブチャンネルが検知された場合に第２の構成をさらに含み、前記第２の構成は、前記第２の数のアクティブチャンネルをアップコンバートする第２のデジタルアップコンバータ（６３１）を含み、前記第２の数のアクティブチャンネルは、前記第１の数のアクティブチャンネルと異なる、請求項８に記載の回路。
【請求項１３】
アクティブチャンネルの前記第１の数はアクティブチャンネルの前記第２の数よりも大きく、前記第１のデジタルアップコンバータ（６３２）は、前記第２のデジタルアップコンバータ（６３１）よりも多くのリソースをプログラマブルブロック（１５３）に含み得る、請求項１２に記載の回路。
【請求項１４】
前記プログラマブルブロック（１５３）は、前記検知されたアクティブチャンネルに基づいて一部が動的に再設定される、請求項８から１３のいずれか１項に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
実施形態は、集積回路装置（ＩＣ）に関する。より特定的には、実施形態は通信システムにおけるアクティブ信号チャンネルに基づくデジタル処理のシステムおよび方法に関する。
【背景技術】
【０００２】
背景
通信システムは、情報を伝達するために使用される。通信システムは、ある電子システムから他の電子システムに情報（たとえば、データ）を送るために使用され得る。送信側の電子システムは、通常は通信チャンネルを渡って送信されるデータを処理するための送信部を含む。受信側の電子システムは、通信チャンネルを渡って受信された信号を処理するための受信部を含む。通常、データは送信側の電子システムによって生成されて送信機に転送され、送信部はチャンネルを渡って送信されるデータを処理する。同様に、受信部は、受信した信号を処理して受信側の電子システムにデータを転送する。
【０００３】
送信部は、データを受信して該データにデータ処理を施すことによって送信用のデータを準備するベースバンド回路を含む場合が多い。処理は、たとえば直交振幅変調（ＱＡＭ）信号など、１つ以上のデジタル信号へのデータの符号化を含み得る。ベースバンド処理は、通常は零周波数に集中したデジタル信号の処理に限定される。一部の用途において、デジタル信号は次にアップコンバータによって高い周波数にアップコンバートされ、コンポジット信号が作成される。複数のデジタル信号が複数の異なる周波数にアップコンバートされ得る。合成信号は、通信チャンネルを渡って送信されるコンポジット信号を形成し、アップコンバートされたデジタル信号は、コンポジット信号のチャンネルに対応する。
【０００４】
アップコンバートの後、デジタル信号はデジタル−アナログ変換部を使用してアナログ信号に変換され得る。最後に、アナログフロントエンドは、通常は通信チャンネルにアナログ信号を乗せる。アナログフロントエンドは、特定の通信チャンネルへの送信用のアナログ信号を調整するよう適合されたアナログ増幅器および他の回路を含み得る。例示的な通信チャンネルは、ケーブル（たとえば、同軸ケーブル）、光ファイバ、ツイストペア、および空気（たとえば、ＲＦ送信用）を含む。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コンポジット信号がデジタル−アナログ変換部（ＤＡＣ）によってデジタルからアナログに変換された場合、一部の送信部においてはある問題が起こる。ＤＡＣにおける回路は、デジタル信号がアナログ信号に変換されることでコンポジット信号に歪みを生じさせ得る。歪みにより、特定の周波数において不必要なスペクトルの乱れが起こり得る。たとえば、ケーブル送信部での用途において、ＤＡＣからの歪みにより、（ｆｓ／２）−２ｆｏで不必要な周波数成分が発生し得る。ここで、ｆｓはサンプル周波数であり、ｆｏは中心周波数である。このような歪みは一般に望ましくなく、一部の場合においては、このような歪みによってシステムが準拠性テストに落第することもある。
【０００６】
より一般的には、通信システムにおいてチャンネルの数が増加すると、デジタル信号を処理するために追加の回路が必要となる。このような追加の回路により、望ましくない電力消費の増大が起こる。さらに、集積回路上においてより大きな空間が追加の回路によって占められ、システムのコストが増大する。
【課題を解決するための手段】
【０００７】
概要
ある実施形態において、方法は、１つ以上のデジタル信号を受信するステップを含み得る。デジタル信号の各々はデータを担持し得て、デジタル信号の各々は第１の周波数範囲内に制限され得る。デジタル信号は、通信チャンネルを渡って送信されるコンポジット信号の１つ以上のチャンネルに対応し得る。方法はさらに、アクティブチャンネルを検知するステップを含み得て、特定のアクティブチャンネルは、デジタル信号のうちの特定の１つの有無に対応し得る。プログラマブルデバイスは、検知されたアクティブチャンネルに基づいて複数の異なる構成に設定され得て、異なる構成は、デジタル信号に対して異なるデジタル処理動作を行い得る。
【０００８】
一部の実施形態において、プログラマブルデバイスは、検知されたアクティブチャンネルの数が第１の値より小さい場合において、前置補償部を含む第１の構成に設定され得て、プログラマブルデバイスは、その他の場合において、前置補償部を含まない少なくとも１つの他の構成に設定され得る。
【０００９】
一部の実施形態において、方法は、第１の構成において、周波数範囲にわたって配置されたデジタル信号を含むコンポジット信号を前置補償部の入力で受信するステップと、コンポジット信号を前置補償するステップとをさらに含み得て、前置補償するステップにより、デジタル−アナログ変換部によって引き起こされた歪みの少なくとも一部が補償され得て、前置補償コンポジット信号が作成される。
【００１０】
一部の実施形態において、方法は、前置補償されたコンポジット信号を単一のデジタル−アナログ変換部に結合するステップをさらに含み得る。
【００１１】
一部の実施形態において、プログラマブルデバイスは、デジタル−アナログ変換部によってもたらされる不必要な周波数成分がアクティブチャンネルの数によって所定の閾値より大きくなる場合に前置補償部を含む第１の構成に設定され得る。
【００１２】
一部の実施形態において、検知されたアクティブチャンネルに基づいてプログラマブルデバイスを設定するステップは、第１の数のアクティブチャンネルが検知された場合にプログラマブルデバイスを第１のデジタルアップコンバータ構成に設定するステップと、第２の数のアクティブチャンネルが検知された場合にプログラマブルデバイスを第２のデジタルアップコンバータ構成に設定するステップとを含み得る。
【００１３】
一部の実施形態において、アクティブチャンネルの第１の数は、アクティブチャンネルの第２の数よりも大きく、第１のデジタルアップコンバータ構成は、第２のデジタルアップコンバータ構成よりも多くのリソースをプログラマブルデバイスに含み得る。
【００１４】
一部の実施形態において、プログラマブルデバイスを設定するステップは、検知されたアクティブチャンネルに基づいて動的にプログラマブルデバイスの一部を再設定するステップを含み得る。
【００１５】
他の実施形態において、方法は、通信チャンネルを渡って送信されるコンポジット信号を受信するステップを含み得る。コンポジット信号は、データを担持する１つ以上のデジタル信号を含み得て、デジタル信号はコンポジット信号の異なる周波数を占め得て、デジタル信号の各々は異なる周波数において第１の周波数範囲内に制限され、１つ以上のデジタル信号はコンポジット信号の１つ以上のチャンネルに対応し得る。方法は、アクティブチャンネルを検知するステップをさらに含み得る。特定のアクティブチャンネルは、デジタル信号の特定の１つの有無に対応し得て、検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償し得る。コンポジット信号の前置補償は、アクティブチャンネルの数が第１の値を下回る場合に起こり、アクティブチャンネルの数が第１の値を下回らない場合には、コンポジット信号は前置補償されない。
【００１６】
一部の実施形態において、全てのアクティブチャンネルが第１の周波数を下回り得る。
一部の実施形態において、選択的に前置補償するステップは、デジタル制御信号に応答して信号経路を設定するステップを含み得て、信号経路は、（ａ）コンポジット信号を入力経路から前置補償部の入力へルーティングして前置補償部の出力から出力経路へルーティングするステップ、および（ｂ）入力経路を前置補償部の周りから出力経路へルーティングするステップのいずれか一方を含み得る。
【００１７】
一部の実施形態において、選択的に前置補償するステップは、検知されたアクティブチャンネルに基づいてプログラマブルデバイスを複数の異なる構成に設定するステップを含み得て、第１の構成において、プログラマブルデバイスはコンポジット信号を前置補償し得て、第２の構成において、プログラマブルデバイスはコンポジット信号を前置補償しない。
【００１８】
一部の実施形態において、方法は、選択的にコンポジット信号を前置補償するステップの後にコンポジット信号をデジタル信号からアナログ信号に変換するステップをさらに含み得る。
【００１９】
一部の実施形態において、前置補償するステップは、コンポジット信号をデジタル信号からアナログ信号に変換する動作によって生じる歪みの少なくとも一部を補償し得る。
【００２０】
一部の実施形態において、回路は、ベースバンドデジタル回路を含み得る。ベースバンドデジタル回路は、１つ以上のデジタル信号を出力し得る。デジタル信号の各々はデータを担持し得て、デジタル信号の各々は第１の周波数範囲内に制限され得る。１つ以上のデジタル信号は、通信チャンネルを渡って送信されるコンポジット信号の１つ以上のチャンネルに対応し得る。回路は、アクティブチャンネルを検知するチャンネル検知部をさらに含む。特定のアクティブチャンネルは、デジタル信号のうちの特定の１つの有無に対応し得る。回路は、検知されたアクティブチャンネルに基づいて設定され得るプログラマブルブロックをさらに含む。プログラマブルブロックは、複数の異なる構成に設定され得て、１つ以上のデジタル信号に対して異なるデジタル処理動作を行う。
【００２１】
一部の実施形態において、検知されたアクティブチャンネルの数が第１の値よりも小さい場合において、プログラマブルブロックは前置補償部を含む第１の構成に設定され得て、前置補償部は、デジタル−アナログ変換部によって引き起こされる歪みの少なくとも一部を補償し、その他の場合において、プログラマブルブロックは前置補償部を含まない少なくとも１つの他の構成に設定される。
【００２２】
一部の実施形態において、回路は、単一のデジタル−アナログ変換部をさらに含み得て、プログラマブルブロックが第１の構成にある場合、単一のデジタル−アナログ変換部の入力が前置補償部の出力に結合され得る。
【００２３】
一部の実施形態において、プログラマブルブロックは、デジタル−アナログ変換部によってもたらされる不必要な周波数成分がアクティブチャンネルの数によって所定の閾値より大きくなる場合に前置補償部を含む第１の構成に設定される。
【００２４】
一部の実施形態において、プログラマブルブロックは、第１の数のアクティブチャンネルが検知された場合に第１の構成をさらに含み得て、第１の構成は、第１の数のアクティブチャンネルをアップコンバートする第１のデジタルアップコンバータを含み得て、第２の数のアクティブチャンネルが検知された場合に第２の構成をさらに含み得て、第２の構成は、第２の数のアクティブチャンネルをアップコンバートする第２のデジタルアップコンバータを含み得る。
【００２５】
一部の実施形態において、アクティブチャンネルの第１の数はアクティブチャンネルの第２の数よりも大きく、第１のデジタルアップコンバータは、第２のデジタルアップコンバータよりも多くのリソースをプログラマブルブロックに含み得る。
【００２６】
一部の実施形態において、プログラマブルブロックは、検知されたアクティブチャンネルに基づいて一部が動的に再設定され得る。
【００２７】
以下の詳細な説明及び添付の図面により、１つ以上の実施形態の特徴および利点についての理解がより深められる。
【図面の簡単な説明】
【００２８】
【図１】一実施形態に係る通信システムにおけるアクティブチャンネルに基づいた信号の処理を示す図である。
【図２Ａ】一実施形態に係るデジタル信号およびコンポジット信号を示す図である。
【図２Ｂ】一実施形態に係るデジタル信号およびコンポジット信号を示す図である。
【図３Ａ】コンポジット信号と不必要なスペクトルの乱れとの関係を示す図である。
【図３Ｂ】コンポジット信号と不必要なスペクトルの乱れとの関係を示す図である。
【図３Ｃ】コンポジット信号と不必要なスペクトルの乱れとの関係を示す図である。
【図４】検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償する送信部を示す図である。
【図５Ａ】検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償する他の送信部の代替的な構成を示す図である。
【図５Ｂ】検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償する他の送信部の代替的な構成を示す図である。
【図６Ａ】アクティブチャンネルの検知に基づいて変更され得るデジタル処理機能の他の例を示す図である。
【図６Ｂ】アクティブチャンネルの検知に基づいて変更され得るデジタル処理機能の他の例を示す図である。
【図６Ｃ】アクティブチャンネルの検知に基づいて変更され得るデジタル処理機能の他の例を示す図である。
【図７】実施形態に係る回路を適用するためのプログラマブルロジックデバイスを示すブロック図である。
【発明を実施するための形態】
【００２９】
図１は、一実施形態に係る通信システムにおけるアクティブチャンネルに基づいた信号の処理を示す図である。データは、ベースバンド回路１５１によって受信される。ベースバンド回路１５１は、データを１つ以上のデジタル信号に符号化し得る。上述のように、データは、たとえばＥｄｇｅＱＡＭケーブルモデムターミネーションサービス（ＣＭＴＳ）システムにおいて使用され得るＱＡＭデジタル信号に符号化され得る。図２Ａは、個別のデジタル信号２０１〜２０５を示す。上述のように、デジタル信号は、通信チャンネルを渡って送信されるコンポジット信号の１つ以上のチャンネルに対応する。デジタル信号の各々は、ベースバンド回路１５１によって受信されるデータの一部を担持する。図２Ａに示されるように、デジタル信号の各々は、周波数範囲ｆ１内に制限される。たとえば、ケーブル送信システムにおいて、各デジタル信号は約６ＭＨｚの帯域幅を有し得る。図２Ｂはコンポジット信号を示し、個別のデジタル信号２０１〜２０５は、コンポジット信号の異なる周波数を占める。コンポジット信号が送信された場合、受信部は、たとえばコンポジット信号の異なるチャンネルを復号化することによって異なるデジタル信号の各々におけるデータにアクセスし得る。しかしながら、異なる用途においては、データの送信に使用されるチャンネルは全てではない。すなわち、一部の用途においては、送信部がもたらすことのできる可能性のある全てのチャンネルのサブセットのみが送信され得る。したがって、コンポジット信号は、デジタル信号の１つを各々が含むアクティブチャンネルと、情報を含まない非アクティブな（たとえば、空の）チャンネルとを含み得る。
【００３０】
一実施形態において、アクティブチャンネルが検知され、システムによって適用されるデジタル処理を変更するように回路を設定するために使用される。特定のアクティブチャンネルは、デジタル信号の特定の１つの有無に対応する。コンポジット信号における特定の周波数を有するチャンネルは、たとえば特定の周波数に配置される対応するデジタル信号がない場合には、非アクティブとなり得る。図１の例を再び参照すると、チャンネル検知部１５２はアクティブチャンネルを検知し、構成制御部１７０に信号が付与され得る。構成制御部１７０は、設定可能処理ブロック１５３の構成を変更し、デジタル信号に適用されるデジタル処理１５４を変更し得る。以下により詳細に記載する一実施形態において、設定可能処理ブロックは、プログラマブルデバイス（たとえば、プログラマブルロジックデバイスなど）のプログラマブルブロック（たとえば、プログラマブルロジックブロックなど）である。一部の実施形態は、検知されたアクティブチャンネルに基づいた複数の異なる構成へのプログラマブルロジックデバイスの設定を含む。異なる構成はデジタル信号に対して異なるデジタル処理動作を行い、コンポジット信号をもたらす。
【００３１】
図１は、アクティブチャンネルの検知に基づいて変更され得る２つの例示的なデジタル処理機能を示す。一方の例はアップコンバージョンであり、他方の例は前置補償である。以下のさらなる例に記載されるように、チャンネルが全てアップコンバートされないようにアップコンバータ１６１の構成を変更するのが望ましい。たとえば、システムは、特定数のチャンネルを送信することが可能であり得るが、特定の用途においてはアクティブなチャンネルは全てではない。この場合、アップコンバータ１６１は、チャンネルの全ての数のサブセットをアップコンバートするように設定され得る。同様に、前置補償が必要か否かは、アクティブチャンネルの数に依存する。たとえば、個別のアップコンバートされたデジタル信号を含むコンポジット信号は、ＤＡＣ１５５によってデジタルからアナログに変換される。以下の例に記載されるように、アクティブチャンネルの数の変化は、ＤＡＣ１５５によってもたらされる歪みの量に影響を及ぼし得る。ＤＡＣ１５５からの歪みにより、アナログフロントエンド１５６によってチャンネルに乗せられる不必要なスペクトルの乱れが引き起こされ得る。このため、一部の場合においては、不必要なスペクトルの乱れを低減または除去するために前置補償部１６２を含むように回路を設定するのが望ましい。その一方、他の場合においては、利用されるリソースを減らすためにシステムから前置補償部１６２を除去するのが望ましい。
【００３２】
チャンネル検知部１５２がここではベースバンド回路１５１とは別個のブロックとして例示される一方、たとえば、個別のデジタル信号を検知するベースバンド回路の一部として本開示のチャンネル検知部が含まれ得ることが理解される。ベースバンド回路１５１およびチャンネル検知部１５２は、半導体回路で実施され得る、またはプロセッサ上で実行されるソフトウェアで実施され得る。同様に、チャンネル検知部１５２が構成制御部１７０に直接接続されて示される一方で、設定処理を制御するためにチャンネル検知部１５２と構成制御部１７０との間に様々な中間回路が配置され得ることが理解される。このため、図１は例示とみなされる。
【００３３】
一部の実施形態は、コンポジット信号がデジタルドメインからアナログドメインに変換された場合に生成される不必要なスペクトルの乱れを減少させ得る。図３Ａ〜図３Ｃは、コンポジット信号と不必要なスペクトルの乱れとの関係を示す。図３Ａに示されるように、コンポジット信号が１つのアクティブチャンネル３０１のみを含む場合、変換処理における歪みは、大きさＡ１を有する（ｆｓ／２）−２ｆｏの不必要な周波数成分３５０をもたらす。しかしながら、コンポジット信号におけるアクティブチャンネルの数が増えるにつれ、不必要な成分の大きさが小さくなる。図３Ｂは、３つのアクティブチャンネルを有するコンポジット信号を示す。この場合において、不必要な周波数成分３５１の大きさはＡ２まで小さくなる。同様に、図３ＣはＮ個のアクティブチャンネルを有するコンポジット信号を示し、Ｎはチャンネルの合計数に等しい整数である。この場合、不必要な周波数成分３５２の大きさはＡ３まで小さくなる。これにより、チャンネルの数が増えるにつれ、不必要な周波数成分の大きさが小さくなる。言い換えると、不必要な周波数成分の大きさはチャンネルの数が減ると大きくなる。このため、一部の実施形態は、アクティブチャンネルに基づいて（たとえば、アクティブチャンネルが任意の数を下回る場合に）コンポジット信号を前置補償することによって不必要な周波数成分を減少させ得る。
【００３４】
図４は、検知されたアクティブチャンネルに基づいて選択的にコンポジット信号を前置補償する送信部４００を示す。この例において、送信部４００は、ベースバンド回路４０１と、チャンネル検知部４０２と、制御回路４０３と、アップコンバータ４０４と、前置補償部４０５と、スイッチ４５１〜４５２と、ＤＡＣ４０６と、アナログフロントエンド４０７とを含む。一実施形態において、送信部４００は、アクティブチャンネルを検知し、検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償する。コンポジット信号を前置補償することにより、ＤＡＣ４０６による歪みの少なくとも一部が補償される。特に、チャンネル検知部４０２はアクティブチャンネルを検知する。アクティブチャンネルの数が特定の値を下回る場合にコンポジット信号が前置補償され、アクティブチャンネルの数が特定の値を下回らない場合にはコンポジット信号は前置補償されない。この例において、チャンネル検知部４０２は制御回路４０３に結合される。アクティブチャンネルの数に基づき、制御回路４０３は信号を受信し、前置補償部を通して、または前置補償部の周りにコンポジット信号をルーティングし得る。たとえば、信号経路は、４５１および４５２で示されるスイッチを開閉することにより、制御回路４０３からのデジタル制御信号に応答して設定され得る。アクティブチャンネルの数が特定の値を下回る場合、信号経路は、コンポジット信号を入力経路（たとえば、アップコンバータの出力）から前置補償部４０５の入力へルーティングし、前置補償部４０５の出力から出力経路（たとえば、ＤＡＣ４０６の入力）へルーティングし得る。この場合、アップコンバータ４０４の出力と前置補償部４０５の入力との接続はスイッチ４５１を通じて確立され、前置補償部４０５の出力とＤＡＣ４０６の入力との接続はスイッチ４５２を通じて確立される。この構成において、制御信号によって前置補償部４０５の電源が切られ得る。アクティブチャンネルの数が特定の値を上回る場合、信号経路はコンポジット信号を前置補償部４０５の周りから出力経路へルーティングし得る。この場合において、アップコンバータ４０４の出力とＤＡＣ４０６の入力との間の接続は、スイッチ４５１および４５２を通じて確立される。
【００３５】
図５Ａ〜図５Ｂは、検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償するための代替的な構成を示す。この例において、送信部は、ベースバンド回路５０１と、チャンネル検知部５０２と、アップコンバータ５０３と、プログラマブルロジックブロック５０４と、ＤＡＣ５０５と、アナログフロントエンド５０６とを含む。この例において、送信部は、アクティブチャンネルを検知し、プログラマブルロジックデバイスのプログラマブルロジックブロック５０４を設定することにより、検知されたアクティブチャンネルに基づいてコンポジット信号を選択的に前置補償する。特定的には、チャンネル検知部５０２はアクティブチャンネルを検知する。図５Ａに示されるように、アクティブチャンネルの数が特定の値よりも小さい場合、プログラマブルロジックブロック５０４は前置補償部５２０を含むように設定される。この構成において、前置補償部はコンポジット信号を受信し、コンポジット信号を前置補償し、前置補償されたコンポジット信号をもたらす。プログラマブルロジックブロック５０４は、たとえばデジタル−アナログ変換部によってもたらされる不必要な周波数成分がアクティブチャンネルの数によって所定の閾値を超える場合に前置補償部を含むように設定され得る。前置補償部５２０は、ＤＡＣ５０５からの歪みを相殺することによって不必要な周波数成分を減少させる。一部の用途において、８つ未満のチャンネルを有するコンポジット信号により、許容し難いほどに高いスペクトルの乱れがＤＡＣ５０５にもたらされ得る。これにより、８つ未満のチャンネルが検知された場合、プログラマブルロジックデバイスは構成データを受信し、前置補償部を含むようにデバイスを設定し得る。図５Ｂに示されるように、アクティブチャンネルの数が特定の値（たとえば、８つのチャンネル）未満でない場合、プログラマブルロジックブロック５０４はアップコンバータ５０３の出力におけるコンポジット信号をＤＡＣ５０５の入力に結合させるように設定される。
【００３６】
一部の実施形態において、デジタル−アナログ変換を行うために使用されるＤＡＣは、単一のＤＡＣであり得る。一部の場合において、単一のＤＡＣは特定の歪み特性を有し得る。これにより、一部の実施形態に係る前置補償部は、単一のＤＡＣにおける特定の歪み特性を補償するように設定される。
【００３７】
図６Ａ〜図６Ｃは、アクティブチャンネルの検知に基づいて変更され得るデジタル処理機能の他の例を示す。ここで、デジタルアップコンバータ６２０はシステムにおいてアクティブチャンネルに基づいて変更される。たとえば、図６Ａにおいて、ベースバンド回路６０１はデータを受信し、データが複数の異なる経路において処理される。特定のデータは、コンポジット信号の特定のチャンネルに指定され得る。これにより、異なるデータが異なるベースバンド信号生成部（ＢＢ信号生成部）６０２〜６０４によって処理される。図６Ａに示されるように、信号生成部６０２はデジタル信号６１０を生成し、信号生成部６０３はデジタル信号６１１を生成する。この例において、ベースバンド回路６０１は２つのデジタル信号のみを出力する。これにより、２つのデジタル信号のみがコンポジット信号にアップコンバートされる。チャンネル検知部６５０は、アクティブチャンネル（たとえば、信号６１０および６１１）を検知し、アップコンバータ６２０の一部を非アクティブとする。ここで、アップコンバータにおける回路６５１は、たとえば電力消費を減少させるために無効化される（たとえば、電源が切られる）。このため、アクティブチャンネルは、アクティブチャンネルのみにおいてデジタル信号を処理するためにアップコンバータ６２０における回路を選択的に有効化するために検知され得る。
【００３８】
図６Ｂ〜図６Ｃは、アクティブチャンネルの検知に基づいてアップコンバータを変更する他の例を示す。この例において、検知されたアクティブチャンネルは、プログラマブルロジックデバイスにおけるプログラマブルロジックブロック６３０を設定するために使用される。図６Ｂを参照すると、２つのアクティブチャンネルに対応する２つのデジタル信号６１０〜６１１が検知される。これにより、プログラマブルロジックブロック６３０は、２つのデジタル信号６１０および６１１をアップコンバートするためのデジタルアップコンバータ６３１を有して設定される。代替的に、図６Ｃにおいて、３つのアクティブチャンネルに対応する３つのデジタル信号６１０〜６１２が検知される。これにより、プログラマブルロジックブロック６３０は、３つのデジタル信号６１０〜６１２をアップコンバートするためのデジタルアップコンバータ６３２を有して設定される。図６Ｃに示されるアクティブチャンネルの数は図６Ｂにおけるアクティブチャンネルの数よりも大きいため、デジタルアップコンバータ６３２はプログラマブルロジックデバイスにデジタルアップコンバータ６３１よりも多くのリソースを含む。
【００３９】
プログラマブルロジックを使用する実施形態を示す上記の例において、前置補償部およびアップコンバータは、プログラマブルロジックデバイスのプログラマブルロジックブロックにおいて設定されるように示される。たとえば送信部の他の構成部品も同じプログラマブルロジックデバイスに含まれ得ることが理解される。異なる実施においては、１つのプログラマブルロジックデバイスまたは複数のプログラマブルロジックデバイスにおいて送信部の異なる構成部品が含まれ得る。加えて、一部の実施形態によれば、プログラマブルロジックデバイスの設定は、プログラマブルロジックデバイスの一部の再設定を含み得る。この場合において、プログラマブルロジックデバイスは、様々な通信システム電子機器を有して設定され得る。しかしながら、アクティブチャンネルが検知される場合、プログラマブルロジックデバイスの一部のみが再設定される。これは、部分再設定ともよばれる。さらに、一部の実施形態において、設定または部分再設定は、検知されたアクティブチャンネルに基づいて動的に行われ得る。これにより、通信システムは情報をストリーミングし得て、チャンネルは動作の最中にアクティブまたは非アクティブとなり得る。動作時にチャンネルがアクティブまたは非アクティブとなるのに伴い、システムはアクティブとなったアクティブチャンネルを検知し、変化する信号を処理するためにデジタル処理（たとえば、前置補償および／またはアップコンバージョン）を変更する。
【００４０】
ＦＰＧＡは、幾つかの異なるタイプのアレイ状のプログラマブルロジックブロックを含み得る。たとえば、図７は、マルチギガビットトランシーバ（ＭＧＴ）１０１と、設定可能ロジックブロック（ＣＬＢ）１０２と、ランダムアクセスメモリブロック（ＢＲＡＭ）１０３と、入力／出力ブロック（ＩＯＢ）１０４と、設定およびクロッキングロジック（設定／クロック）１０５と、デジタル信号処理ブロック（ＤＳＰ）１０６と、特定入力／出力ブロック（Ｉ／Ｏ）１０７（たとえば、設定ポートおよびクロックポート）と、デジタルクロックマネージャ、アナログ−デジタル変換部、システムモニタリングロジックなどの他のプログラマブルロジック１０８とを含む多数の異なるプログラマブルタイルを含むＦＰＧＡアーキテクチャ１００を示す。一部のＦＰＧＡは、専用プロセッサブロック（ＰＲＯＣ）１１０も含む。
【００４１】
一部のＦＰＧＡにおいて、各プログラマブルタイルは、各隣接するタイルにおいて対応する相互接続要素に対する標準的な接続を有するプログラマブル相互接続要素（ＩＮＴ）１１１を含む。このため、合わせられたプログラマブル相互接続要素は、示されるＦＰＧＡのためのプログラマブル相互接続構造を実現する。また、プログラマブル相互接続要素（ＩＮＴ）１１１は、図７の上部に含まれる例によって示されるように、同じタイル内においてプログラマブルロジック要素に対する接続も含む。
【００４２】
たとえば、ＣＬＢ１０２は、ユーザロジックに加えて単一のプログラマブル相互接続要素（ＩＮＴ）１１１を実現するようにプログラミングすることができる設定可能ロジック要素（ＣＬＥ）１１２を含み得る。ＢＲＡＭ１０３は、１つ以上のプログラマブル相互接続要素に加え、ＢＲＡＭロジック要素（ＢＲＬ）１１３を含み得る。通常、タイルに含まれる相互接続要素の数は、タイルの高さに依存する。描かれる実施形態において、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（たとえば、４つ）も使用され得る。ＤＳＰタイル１０６は、適切な数のプログラマブル相互接続要素に加え、ＤＳＰロジック要素（ＤＳＰＬ）１１４を含み得る。ＩＯＢ１０４は、たとえば、１段のプログラマブル相互接続要素（ＩＮＴ）１１１に加え、２段の入力／出力ロジック要素（ＩＯＬ）１１５を含み得る。当業者にとって明らかなように、たとえばＩ／Ｏロジック要素１１５に接続される実際のＩ／Ｏパッドは、通常は入力／出力ロジック要素１１５の領域に制約されない。
【００４３】
描かれる実施形態において、さいの目の中心付近にある列領域（図７に示される）は、設定、クロック、および他の制御ロジックのために使用される。この列から延在する水平領域１０９は、クロックおよび設定信号をＦＰＧＡの横幅にわたって分布させるために使用される。他の実施形態において、設定ロジックは、さいの目の端など、ＦＰＧＡのさいの目の異なる領域に配置される。
【００４４】
図７に示されるアーキテクチャを利用する一部のＦＰＧＡは、ＦＰＧＡの大部分を構成する通常の列構造を断絶する追加のロジックブロックを含む。追加のロジックブロックは、プログラマブルブロックおよび／または専用ロジックであり得る。たとえば、図７に示されるプロセッサブロックＰＲＯＣ１１０は、ＣＬＢおよびＢＲＡＭの幾つかの列に及ぶ。
【００４５】
なお、図７は、例示的なＦＰＧＡ構造のみを示すことを意図している。たとえば、列におけるロジックブロックの数、列の相対幅、列の数および順序、列に含まれるロジックブロックのタイプ、ロジックブロックの相対サイズ、アレイにおけるロジックブロックの場所、および図７の上部に含まれる相互接続／ロジックの実現は、真に例示である。たとえば、１つ以上の隣接するＣＬＢの列を有する実際のＦＰＧＡは、通常はＣＬＢのある場所に含まれ、ユーザロジックの効率的な実施を容易とするが、隣接するＣＬＢの列の数は、ＦＰＧＡの全体的なサイズに伴って異なる。
【産業上の利用可能性】
【００４６】
１つ以上の実施形態は、通信システムにおいて使用される様々な設定可能な処理機能に適用できると考えられる。他の局面および実施形態は、ここに開示される発明の詳細および実施を考慮することによって当業者にとって明らかとなる。詳細および実施形態は、例としてのみ考慮され、本発明の真の範囲および精神は以下の請求項によって示されることが意図される。
【図２Ａ】
0005977358.tif 000002
【図２Ｂ】
0005977358.tif 000003
【図３Ａ】
0005977358.tif 000004
【図３Ｂ】
0005977358.tif 000005
【図３Ｃ】
0005977358.tif 000006
【図１】
0005977358.tif 000007
【図４】
0005977358.tif 000008
【図５Ａ】
0005977358.tif 000009
【図５Ｂ】
0005977358.tif 000010
【図６Ａ】
0005977358.tif 000011
【図６Ｂ】
0005977358.tif 000012
【図６Ｃ】
0005977358.tif 000013
【図７】
0005977358.tif 000014