(57)【特許請求の範囲】
【請求項１】
配線パターンおよびダミーパターンを含む半導体基板を備え、
前記半導体基板においては、前記配線パターンの周囲にマージン領域が形成され、前記マージン領域の周囲に更にダミー領域が形成されており、
前記ダミーパターンは前記ダミー領域に形成され、かつ、前記マージン領域の幅が一定であり、
前記ダミー領域は、第１の方向に延在する第１の領域と、前記第１の方向とは異なる第２の方向に延在する第２の領域を含み、
前記第１の領域内の前記ダミーパターン及び前記第２の領域内の前記ダミーパターンは、それぞれ長手方向が前記第１及び第２の方向に配置された矩形であり、
前記配線パターンと前記第１の領域の間において前記第１の方向に延在する前記マージン領域の幅は、前記配線パターンと前記第２の領域の間において前記第２の方向に延在する前記マージン領域の幅と等しく、
前記ダミー領域は、前記第１の領域と前記第２の領域が重なるコーナー領域を含み、
前記コーナー領域内の前記ダミーパターンは矩形であり、その一辺の幅は前記第１の領域内の前記ダミーパターンの幅と等しく、その他辺の幅は前記第２の領域内の前記ダミーパターンの幅と等しいことを特徴とする半導体装置。
【請求項２】
前記ダミーパターンは、複数種類の形状を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダミー領域の屈曲部分にも、前記ダミーパターンが配置されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
第１の配線パターンに対して確保される第１のダミー領域と第２の配線パターンに対して確保される第２のダミー領域が重なるとき、重複部分における前記第１および第２のダミー領域は共有のダミー領域として結合されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記配線パターンの周囲には前記マージン領域と前記ダミー領域が交互に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項６】
配線パターンおよびダミーパターンのレイアウトを設計するための方法であって、
半導体基板上における前記配線パターンの配線領域を設定するステップと、
前記配線領域の周囲にマージン領域を設定するステップと、
前記マージン領域の周囲にダミー領域を設定するステップと、を備え、
前記マージン領域の幅が一定であり、
前記ダミー領域は、第１の方向に延在する第１の領域と、前記第１の方向とは異なる第２の方向に延在する第２の領域を含み、
前記第１の領域内の前記ダミーパターン及び前記第２の領域内の前記ダミーパターンは、それぞれ長手方向が前記第１及び第２の方向に配置された矩形であり、
前記配線パターンと前記第１の領域の間において前記第１の方向に延在する前記マージン領域の幅は、前記配線パターンと前記第２の領域の間において前記第２の方向に延在する前記マージン領域の幅と等しく、
前記第１の領域と前記第２の領域が重なるコーナー領域を設定するステップをさらに備え、
前記コーナー領域内の前記ダミーパターンは矩形であり、その一辺の幅は前記第１の領域内の前記ダミーパターンの幅と等しく、その他辺の幅は前記第２の領域内の前記ダミーパターンの幅と等しいことを特徴とする半導体装置設計方法。
【請求項７】
第１の配線パターンに対して確保される第１のダミー領域と、第２の配線パターンに対して確保される第２のダミー領域が重なるときには、重複部分における前記第１および第２のダミー領域を共有のダミー領域として結合するステップ、を更に含むことを特徴とする請求項６に記載の半導体装置設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とその設計方法に関し、特に、ＣＭＰ（Chemical Mechanical Polishing）による平坦化プロセスを用いる半導体装置とその設計方法に関する。
【背景技術】
【０００２】
近年の半導体デバイス開発において、リソグラフィー法における光学系（光源）の進歩による解像度向上により、焦点深度に対するスペックが非常に厳しくなっている。その反面、微細化技術や多層配線技術の導入により、半導体デバイス表面には複雑な凹凸形状（段差）が形成され、微細なパターンを所望の寸法で加工するのが困難になっている。本問題の解決のために導入されたのがＣＭＰ技術である。ＣＭＰは、半導体デバイス表面に形成された局所段差やグローバル段差を同時に解消可能な研磨技術である。ＣＭＰにより、半導体デバイス表面を平坦化することで焦点深度のスペックを満たし、微細なパターンを正確に加工することが可能となった。しかし、ＣＭＰは被研磨面のパターン密度に非常に敏感な研磨特性を示す。パターン密度差が顕著な場所においては、平坦性を劣化させる「ディッシング・エロージョン」が発生し、焦点深度スペックを満たせなくなる問題がある。
【０００３】
そこで、電気的に寄与するパターン（以下「配線パターン」と呼ぶ）とは別に、パターン密度差を解消するためのパターン（以下「ダミーパターン」と呼ぶ）を配置しおくことにより（特許文献１参照）、ＣＭＰ適用時に生じるディッシング・エロ−ジョンといった不具合を抑制する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３９６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ディッシング・エロージョンを効果的に抑制するには、設計基準などで決められた配線パターンとダミーパターンのマージン以上、かつ、過剰マージンとならない最小基準値でダミーパターンを配置することが望ましい。
【０００６】
しかし、従来技術においては、ダミーパターン配置可能領域を抽出し、その抽出領域に対して、左下原点、もしくは、中央原点、としてダミーパターンを配置するため、一番重要な配線パターン近傍領域などにおいても、必ずしもダミーパターンが最小基準値で配置されていない。
【０００７】
本発明の主たる目的は、ダミーパターンを配線パターンを基準にして配置することにより、最小基準値に近いマージンでダミーパターンを配置することである。
【課題を解決するための手段】
【０００８】
本発明における半導体装置は、配線パターンおよびダミーパターンを含む半導体基板を備える。半導体基板においては、配線パターンの周囲に必要最小値になるべく近いマージン領域が形成され、マージン領域の周囲に更にダミー配置領域が形成される。ダミーパターンは、ダミー配置領域内に形成される。また、配線パターンからのマージン領域、ダミーパターン同士のマージン領域の幅は、それぞれ対象の設計基準値の最小値を適用する。
【０００９】
本発明における半導体装置の設計方法は、配線パターンおよびダミーパターンのレイアウトを設計するための方法に関する。この設計方法においては、半導体基板上における配線パターンの配線領域を設定し、配線領域の周囲に配線パターンとダミーパターンとの必要なマージン領域を設定し、マージン領域の周囲にダミー領域を設定した上で、ダミー領域の延伸方向に複数のダミーパターンをレイアウトする。
【発明の効果】
【００１０】
本発明によれば、半導体基板において必要最小限のマージンにてダミーパターンを配置することにより、ディッシング・エロージョンを抑制しやすくなる。その結果、安定した平坦化が可能となり、焦点深度に対するスペックに対応加えて、レイアウト密度を高めやすくなる。
【図面の簡単な説明】
【００１１】
【図１】半導体装置における配線パターンのレイアウト図である。
【図２】部分領域Ｐ１における配線パターンのレイアウト図である。
【図３】部分領域Ｐ１におけるマージン領域のレイアウト図である。
【図４】部分領域Ｐ１におけるダミー領域のレイアウト図である。
【図５】部分領域Ｐ１におけるダミーパターン作成時の第１のレイアウト図である。
【図６】部分領域Ｐ１におけるダミーパターン作成時の第２のレイアウト図である。
【図７】部分領域Ｐ１におけるダミーパターンのレイアウト図である。
【図８】部分領域Ｐ１における２層目のマージン領域のレイアウト図である。
【図９】部分領域Ｐ１における２層目ダミーパターンのレイアウト図である。
【図１０】部分領域Ｐ１におけるダミーパターンの全体的なレイアウト図である。
【図１１】部分領域Ｐ２における配線パターンのレイアウト図である。
【図１２】部分領域Ｐ２におけるマージン領域、ダミー領域のレイアウト図である。
【図１３】部分領域Ｐ２におけるダミーパターンのレイアウト図である。
【図１４】部分領域Ｐ３における配線パターン、マージン領域、ダミー領域のレイアウト図である。
【図１５】部分領域Ｐ３におけるダミーパターンのレイアウト図である。
【図１６】ダミーパターンの設計過程を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１３】
図１は、半導体装置１００における配線パターン１０２のレイアウト図である。同図右方向にｘ軸、上方向にｙ軸、紙面から手前に向かう方向にｚ軸を設定する。ｚ軸方向が膜厚方向である。半導体基板１０４のｘｙ平面には、複数の配線パターン１０２がレイアウトされる。配線パターン１０２は、半導体装置１００に形成されるトランジスタやキャパシタ等の各種電子素子を連結するための金属配線である。配線パターン１０２は、層間絶縁膜によりいったん埋められたあと、ＣＭＰプロセスによりｘｙ平面は平坦化される。
【００１４】
配線パターン１０２が形成される領域を「配線領域」、配線パターン１０２が形成されない領域を「非配線領域」とよぶことにする。ＣＭＰによる平坦化を安定させるために非配線領域にはダミーパターンとよばれる金属配線が配置される。ダミーパターンを配置することにより、ｘｙ平面方向における配線分布が一様化される。ダミーパターンは、マージン一定（スペース一定）、かつ、一様に配置することが望ましい。本実施形態においては、非配線領域へのダミーパターンの配置方法について提案する。
【００１５】
半導体装置１００を実際に製造する前に、半導体基板１０４における配線パターン１０２やダミーパターンのレイアウトは設計ソフトウェア（半導体装置設計支援プログラム）によりデザインされる。本実施形態においては、ダミーパターンのレイアウトは配線パターン１０２を基準として、所定のアルゴリズムにしたがって決定される。図２以降においては、図１に示す部分領域Ｐ１、Ｐ２、Ｐ３の周辺を対象として、それぞれ、ダミーパターンの配置方法を説明する。まず、部分領域Ｐ１により基本的な考え方について説明し、部分領域Ｐ２、Ｐ３により応用的な考え方を説明する。
【００１６】
図２は、部分領域Ｐ１における配線パターン１０２のレイアウト図である。本実施形態においては、配線パターン１０２の周縁から放射状にダミーパターンを配列していく。図２は、配線パターン１０２の端部を拡大した図である。
【００１７】
図３は、部分領域Ｐ１におけるマージン領域１０８のレイアウト図である。配線パターン１０２（配線領域）を囲むように、ダミーパターンに対して所定幅のマージン領域１０８が設定される。配線領域と配線パターン１０２のレイアウト領域は完全一致でもよいが、少なくとも配線領域は配線パターン１０２を含む領域として設定されればよい。
【００１８】
図４は、部分領域Ｐ１におけるダミー領域１１０のレイアウト図である。マージン領域１０８を囲むように、更に、所定幅のダミー領域１１０が設定される。
【００１９】
図５、図６は、部分領域Ｐ１におけるダミーパターン１０６の作成時のレイアウト図である。図７は、ダミーパターン１０６の作成後のレイアウト図である。ダミーパターン１０６は、ダミー領域１１０に配列される。まず、ダミー領域１１０の角部分に正方形のダミーパターン１０６ａ、１０６ｂが設定される（図５）。ダミーパターン１０６ａ、１０６ｂに対して必要なマージンを付加した領域を設定し、その領域に更にダミーパターンを設定する（図６）。
【００２０】
次に、ダミーパターン１０６ａ、１０６ｂ以外の各ダミーパターンの面積を算出する。設計基準などで決められた面積基準を満たない大面積図形に関しては、面積基準を満たすまで、対象図形の分割処理をおこなう。また、面積基準を満たない小面積図形に関しては、対象図形の拡幅処理をおこなう。拡幅処理に際しては、拡幅図形とダミー領域１１０のＯＲ処理を取ることで、Ｘ軸方向・Ｙ軸方向の拡幅をコントロールできる。こうして、正方形または長方形の複数種類のダミーパターン１０６が配線パターン１０２を囲むように配置される（図７）。
【００２１】
なお、実際に半導体装置１００を製造するときには、配線パターン１０２とダミーパターン１０６は同一プロセスにて形成される。このため、配線パターン１０２とダミーパターン１０６は同一の材質であることが多い。
【００２２】
図８は、部分領域Ｐ１における２層目のマージン領域１０８のレイアウト図である。ダミーパターン１０６の外側には、２層目のマージン領域１０８が設定される。ここでのマージン領域１０８は、ダミーパターン間のマージン領域である。図３のマージン領域１０８の幅と図８のマージン領域１０８の幅は、同一であってもよいが、同一である必要もない。
【００２３】
図９は、部分領域Ｐ１における２層目のダミーパターン１０６のレイアウト図である。２層目のマージン領域１０８の外側にも、更に、ダミー領域１１０が設定される。そして、このダミー領域１１０にダミーパターン１０６が再び配列される。配列方法は図５に関連して説明した内容と同様である。以下同様であり、配線パターン１０２の周囲には、マージン領域１０８とダミー領域１１０（ダミーパターン１０６）が交互に配置される。
【００２４】
図１０は、部分領域Ｐ１におけるダミーパターン１０６の全体的なレイアウト図である。図２〜図９に関連して説明したように、配線パターン１０２の周辺にマージン領域１０８とダミー領域１１０を交互に配置していくことにより、非配線領域はマージン領域１０８とダミー領域１１０のいずれかに埋められていく。図１０に示すように、配線パターン１０２からみるとダミーパターン１０６が放射状に配列される。この結果、ダミーパターン１０６を非配線領域に一様かつ高密度にてレイアウトできる。
【００２５】
図１１は、部分領域Ｐ２における配線パターン１０２のレイアウト図である。部分領域Ｐ２においては、２つの配線パターン１０２ａ、１０２ｂが共にｙ方向に延びている。また、配線パターン１０２ａと配線パターン１０２ｂは互いに接近している。
【００２６】
図１２は、部分領域Ｐ２におけるマージン領域１０８、ダミー領域１１０のレイアウト図である。図３と同様、配線パターン１０２ａ、１０２ｂの周囲にそれぞれマージン領域１０８ａ、１０８ｂを設定する。次に、マージン領域１０８ａ、１０８ｂの周囲にそれぞれダミー領域１１０ａ、１１０ｂを設定する。部分領域Ｐ２においては、配線パターン１０２ａと配線パターン１０２ａが近いため、ダミー領域１１０ａとダミー領域１１０ｂが一部重複している。この重複部分を「重複領域１１２」とよぶことにする。
【００２７】
図１３は、部分領域Ｐ２におけるダミーパターン１０６のレイアウト図である。部分領域Ｐ２においては、ダミー領域１１０ａとダミー領域１１０ｂは結合される。いいかえれば、重複領域１１２は、ダミー領域１１０ａ、１１０ｂの共有のダミー領域となる。こうして結合されたダミー領域１１０ａ、１１０ｂに、図５〜図７に関連して説明したのと同様の方法にて、ダミーパターン１０６を設定する。ダミーパターン１０６の周縁には、更に、マージン領域１０８とダミー領域１１０が交互に配置される。
【００２８】
なお、ダミー領域１１０ではなくマージン領域１０８に重複が発生したときも、重複部分においてマージン領域１０８を結合してもよい。
【００２９】
図１４は、部分領域Ｐ３における配線パターン１０２、マージン領域１０８、ダミー領域１１０のレイアウト図である。部分領域Ｐ３においても、配線パターン１０２ｃ、１０２ｄが共にｙ方向に延びている。配線パターン１０２ｃ、１０２ｄは接近しているが、部分領域Ｐ２の配線パターン１０２ａ、１０２ｂほど接近していない。
【００３０】
配線パターン１０２ｃ、１０２ｄの周囲にはマージン領域１０８ｃ、１０８ｄが設定され、その周囲には更にダミー領域１１０ｃ、１１０ｄが設定される。部分領域Ｐ３においてはダミー領域１１０ｃ、１１０ｄの重複は発生していないが、ダミー領域１１０ｃ、１１０ｄの間のマージン１１４が狭くなっている。部分領域Ｐ３において、ダミー領域１１０ｃとダミー領域１１０ｄが所定の閾値以下のマージン１１４にて隣接する領域を「近接領域１１６」とよぶ。閾値は任意でよいが、たとえば、解像度の限界値として定められてもよい。
【００３１】
配線パターン１０２ａ用のダミー領域１１０ｃと配線パターン１０２ｂ用のダミー領域１１０ｄは近接領域１１６において結合される。いいかえれば、近接領域１１６は、ダミー領域１１０ｃ、１１０ｄの共有のダミー領域となる。
【００３２】
図１５は、部分領域Ｐ３におけるダミーパターン１０６のレイアウト図である。部分領域Ｐ３においては、ダミー領域１１０ｃ、１１０ｄは近接領域１１６において結合され、この結合されたダミー領域１１０ｃ、１１０ｄにダミーパターン１０６を配列する。ダミーパターン１０６の周縁には、更に、マージン領域１０８とダミー領域１１０が交互に配置される。
【００３３】
なお、ダミー領域１１０ではなくマージン領域１０８が近接したときも、隣接部分においてマージン領域１０８を結合してもよい。
【００３４】
図１６は、ダミーパターン１０６の設計過程を示すフローチャートである。設計者は、パーソナルコンピュータなどに導入される設計用ソフトウェア（半導体装置設計支援プログラム）により、半導体基板１０４における配線パターン１０２とダミーパターン１０６のレイアウトを決定していく。本実施形態においては、設計者は、まず、配線パターン１０２のレイアウトを決定する（Ｓ１０）。次に、配線領域を指定する（Ｓ１１）。残りの領域が非配線領域となる。Ｓ１０、Ｓ１１は手動の作業であり、Ｓ１２以降の処理は自動実行される。したがって、以下の各機能は、このような半導体装置設計支援プログラムの機能として実現される。
【００３５】
まず、すべての配線パターン１０２の周囲にマージン領域１０８を設定する（Ｓ１２）。次に、どのマージン領域１０８の周囲にもダミー領域１１０を設定できるだけの余裕スペースが残っていなければ（Ｓ１４のＮ）、処理は終了する。余裕スペースが残っていれば（Ｓ１４のＹ）、マージン領域１０８の周囲にダミー領域１１０を設定する（Ｓ１６）。
【００３６】
ダミー領域１１０に一部でも重複が発生していれば（Ｓ１８）、図１２、図１３に関連して説明したようにダミー領域１１０が結合される（Ｓ２０）。重複がなければ（Ｓ１８のＮ）、Ｓ２０はスキップされる。
【００３７】
隣り合うダミー領域１１０のマージン１１４が所定閾値以下であれば、いいかえれば、近接領域１１６があれば（Ｓ２２のＹ）、図１４、図１５に関連して説明したようにダミー領域１１０が結合される（Ｓ２４）。近接がなければ（Ｓ２２のＮ）、Ｓ２４はスキップされる。
【００３８】
このようにして設定されたダミー領域１１０に、ダミーパターン１０６を設定する（Ｓ２６）。いずれかのダミー領域１１０に更にマージン領域１０８を設定する余裕があれば（Ｓ２８のＹ）、処理はＳ１２に戻り、再びマージン領域１０８が設定される。余裕がなければ（Ｓ２８のＮ）、処理は終了する。配線パターン１０２（配線領域）を基準として、マージン領域１０８とダミー領域１１０が非配線領域が完全に埋まるまで交互に設定される。
【００３９】
以上、実施形態に基づいて、ダミーパターン１０６のレイアウト方法について説明した。本実施形態によれば、非配線領域において、ダミーパターン１０６を一様かつ高密度にて配置しやすくなる。ダミー領域１１０を重複部分や近接部分で適宜結合することにより、多様な配線パターン１０２に対応しやすくなる。特に、ダミー領域１１０を近接部分で結合すれば、マージン領域１０８が過度に狭くなるのを防止できる。また、ダミーパターン１０６は、すべて、ｘｙ方向の長方形、正方形として形成できる。斜め方向や特殊形状のダミーパターン１０６は不要であるため、製造しやすいというメリットもある。
【００４０】
以上、本発明をいくつかの実施の形態をもとに説明した。これらの実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。したがって、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。
【符号の説明】
【００４１】
１００  半導体装置、１０２  配線パターン、１０４  半導体基板、１０６  ダミーパターン、１０８  マージン領域、１１０  ダミー領域、１１２  重複領域、１１４  マージン、１１６  近接領域、Ｐ１〜Ｐ３  部分領域。
【図１】
0006054596.tif 000002
【図２】
0006054596.tif 000003
【図３】
0006054596.tif 000004
【図４】
0006054596.tif 000005
【図５】
0006054596.tif 000006
【図６】
0006054596.tif 000007
【図７】
0006054596.tif 000008
【図８】
0006054596.tif 000009
【図９】
0006054596.tif 000010
【図１０】
0006054596.tif 000011
【図１１】
0006054596.tif 000012
【図１２】
0006054596.tif 000013
【図１３】
0006054596.tif 000014
【図１４】
0006054596.tif 000015
【図１５】
0006054596.tif 000016
【図１６】
0006054596.tif 000017