(57)【特許請求の範囲】
【請求項１】
バリア層と、
前記バリア層の一方の表面に形成されたリファレンス層と、
前記バリア層の他方の表面に形成されたフリー層と、
前記リファレンス層の前記バリア層とは逆側に配置されたピン層と、を有し、
前記ピン層は、Ｐｔ，Ｃｏ，Ｒｕ，Ｃｏ，Ｐｔの順番で積層された層、およびＮｉを含む層を備え、Ｎｉ，Ｃｏ，Ｐｔ，Ｃｏ，Ｒｕ，Ｃｏ，Ｐｔ，Ｃｏ，Ｎｉの順番で積層された構造を備えることを特徴とする磁気抵抗効果素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子に係り、特にＭＲＡＭに用いられる垂直ＴＭＲ素子に好適な磁気抵抗効果素子に関する。
【背景技術】
【０００２】
磁場によって電気抵抗が変化する磁気抵抗効果素子として、ＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔａｎｃｅ）効果を利用して情報の記憶や磁気の検出を行うＴＭＲ素子（ＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子ともいう）が知られている。近年、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等へのＭＴＪ素子の利用が期待されている。【０００３】
非特許文献１には、垂直磁化ＭＴＪ素子が開示されている。垂直磁化ＭＴＪ素子は、フリー層（磁化自由層）、トンネルバリア層、およびリファレンス層（磁化固定層）が積層された構造を含み、フリー層およびリファレンス層の磁化方向はそれぞれ積層方向と平行である。【０００４】
ＴＭＲ素子を用いたＭＲＡＭデバイスの特性の向上のためには、ＭＲ比（磁気抵抗比）を高くすることが重要である。特許文献１に記載のＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢから構成される積層構造は１００％を超える高いＭＲ比を示すことが知られている。【０００５】
図１０に、非特許文献１に記載された技術を用いたＭＴＪ素子の例を示す。図１０に示したＭＴＪ素子１０００はボトムピン構造の垂直磁化ＭＴＪ素子(ｐ−ＭＴＪ素子)である。ＭＴＪ素子１０００は、基板１００１上に下部電極１００２と、Ｔａ層（シード層）１００３とを備える。ＭＴＪ素子１０００は、Ｔａ層１００３の上に、Ｃｏ／Ｐｔ積層体１００４、Ｃｏ層１００５、Ｒｕ層１００６、Ｃｏ層１００７、Ｐｔ層１００８、Ｃｏ／Ｐｔ積層体１００９、およびＴａ層（スペーサー層）１０１０を備える。ＭＴＪ素子１０００は、さらにＴａ層１０１０の上に、リファレンス層としてＣｏＦｅＢ層１０１１、ＭｇＯ層(バリア層)１０１２、フリー層（磁化自由層）としてのＣｏＦｅＢ層１０１３、キャップ層１０１４、および上部電極１０１５を備える。ＭＴＪ素子１０００のＣｏ／Ｐｔ積層体１００４は、Ｃｏ層とＰｔ層とを交互に所定の数（Ｎ回）繰り返し積層したものである。また、ＭＴＪ素子１０００の積層体１００９は、Ｃｏ層とＰｔ層とを交互に所定の数（Ｍ回）繰り返し積層したものである。【０００６】
図１１に特許文献１に記載された技術を用いた垂直磁化ＭＴＪ素子(ｐ−ＭＴＪ素子)の例を示す。図１１に示したＭＴＪ素子２０００は、ＭＴＪ素子１０００のＣｏ／Ｐｔ積層体１００４をＣｏ層とＮｉ層の積層体２００５に変更している。ＭＴＪ素子２０００は、さらにＰｔ層１００８をＮｉ層２００９に変更し、Ｃｏ／Ｐｔ積層体１００９をＣｏ層とＮｉ層の積層体２０１０に変更している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１４２３６４号公報
【非特許文献】
【０００８】
【非特許文献１】D.  C.  Worledge  et  al.,  “Spin  torque  switching  of  perpendicular  Ta|CoFeB|MgO-based  magnetic  tunnel  junctions”,  Appl.  Phys.  Lett.  98,  2011,  022501
【発明の概要】
【０００９】
しかしながら、非特許文献１および図１０に記載のＴＭＲ素子は、素子内に多く含まれるＰｔおよびＰｄが成膜工程後のエッチング工程で削られ、素子の壁面に付着する。これは、素子回路のダンピング定数を低下させる原因となり、歩留まりを下げるおそれがある。
【００１０】
一方、特許文献１のＭＴＪ素子２０００は、ＰｔやＰｄを含まないため、ＭＴＪ素子１０００のような歩留まりの低下するおそれはない。しかしながら、アニーリング処理中にＮｉがＲｕ界面のＣｏ層内に拡散するため、交換結合磁界を下げるおそれがある。
【００１１】
本発明は、上述の問題点を解決するためになされたものであって、高いＭＲ比を有し、かつ強い交換結合磁界を有する磁気抵抗効果素子を提供することを目的とする。
【００１２】
本発明の磁気抵抗効果素子は、バリア層と、前記バリア層の一方の表面に形成されたリファレンス層と、前記バリア層の他方の表面に形成されたフリー層と、前記リファレンス層の前記バリア層とは逆側に配置されたピン層と、を有し、前記ピン層は、Ｐｔ，Ｃｏ，Ｒｕ，Ｃｏ，Ｐｔの順番で積層された層、およびＮｉを含む層を備えることを特徴とする。
【００１３】
本発明に係る磁気抵抗効果素子によれば、高いＭＲ比を有し、かつ強い交換結合磁界を有する磁気抵抗効果素子を実現することができる。また、後工程の歩留まりがよく、Ｐｔの使用量が少ないため材料コストを抑えることができる。或いは、本発明に係る磁気抵抗効果素子によれば、交換結合磁界が強いピン層を形成することで磁化固定層の磁化反転が起こり難い磁気抵抗効果素子を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係るＭＴＪ素子の構成を示す模式図である。
【図２】本発明の一実施形態に係るＭＴＪ素子の成膜処理を行う基板処理システムの概略構成図である。
【図３】図１のＭＴＪ素子の製造方法を示すフローチャートである。
【図４】図１のＭＴＪ素子のＭＲ比を示す図である。
【図５Ａ】磁気測定に用いた垂直ＭＴＪ素子向け垂直磁化膜の構造を示す模式図である。
【図５Ｂ】磁気測定に用いた垂直ＭＴＪ素子向け垂直磁化膜の構造を示す模式図である。
【図６】ＭＴＪ素子の磁気測定結果である。
【図７】ＭＴＪ素子の磁気測定結果である。
【図８】本発明の第２実施形態に係るＭＴＪ素子の構成を示す模式図である。
【図９】図８のＭＴＪ素子の製造方法を示すフローチャートである。
【図１０】従来のＭＴＪ素子の構成を示す模式図である。
【図１１】従来のＭＴＪ素子の構成を示す模式図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同じ機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
【００１６】
（第１実施形態）
図１は、本実施形態に係る成膜方法を行う例示的なＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ：磁気抵抗効果素子）素子４０００の構成を示す模式図である。ＭＴＪ素子は、例えばＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、磁気センサ等に用いられる。
【００１７】
ＭＴＪ素子４０００は、ボトムピン構造の垂直磁化型ＭＴＪ素子(ｐ−ＭＴＪ素子)である。ＭＴＪ素子４０００は、基板４００１上に下部電極４００２と、Ｔａ層（シード層）４００３とを備える。ＭＴＪ素子４０００は、Ｔａ層４００３の上に、ＮｉＣｒ（シード層）４００４、Ｃｏ／Ｎｉ積層体４００５、Ｃｏ／Ｐｔ層４００６、Ｃｏ層４００７、Ｒｕ層４００８、Ｃｏ層４００９、Ｐｔ層４０１０、Ｃｏ／Ｎｉ積層体４０１１、およびＴａ層（スペーサー層）４０１２を備える。ＭＴＪ素子４０００は、さらにＴａ層４０１２の上に、リファレンス層としてＣｏＦｅＢ層４０１３、バリア層としてのＭｇＯ層４０１４、フリー層（磁化自由層）としてのＣｏＦｅＢ層４０１５、キャップ層４０１６、および上部電極４０１７を備える。ＭＴＪ素子４０００のＣｏ／Ｎｉ積層体４００５は、Ｃｏ層とＮｉ層とを交互に所定の数（Ｎ回）繰り返し積層したものである。また、Ｃｏ／Ｎｉ積層体４０１１は、Ｃｏ層とＮｉ層とを交互に所定の数（Ｍ回）繰り返し積層したものである。
【００１８】
ＣｏＦｅＢ層４０１３はＭｇＯ層４０１４の一方の表面に形成されており、ＭｇＯ層４０１４の他方の表面にＣｏＦｅＢ層４０１５が形成されている。ここで、Ｃｏ／Ｎｉ積層体４００５からＣｏ／Ｎｉ積層体４０１１までの積層構造をＳＡＦ構造のピン層（以下、ピン層とする）という。ピン層は反強磁性層であり、ＣｏＦｅＢ層４０１３のＭｇＯ層４０１４とは逆側に配置されている。詳しくは、ピン層は、ＣｏＦｅＢ層４０１３のバリア層４０１４が配置されている側の反対側に配置され、ＣｏＦｅＢ層４０１３よりも下層に配置されている。ピン層は、リファレンス層の磁化反転を抑える大きな交換結合磁界を有する。
【００１９】
ＭＴＪ素子４０００のピン層は、Ｃｏ層４００７、Ｒｕ層４００８、およびＣｏ層４００９の３層の積層構造部分がＣｏ／Ｐｔ層４００６のＰｔ層とＰｔ層４０１０とで挟まれる積層構造を有している。すなわちピン層は、Ｐｔ（４００６）／Ｃｏ（４００７）／Ｒｕ（４００８）／Ｃｏ（４００９）／Ｐｔ（４０１０）の順番で積層された構造を備えている。Ｒｕ４００８両端のＣｏ層（４００７，４００９）のさらに外側をＰｔ層（４００６，４０１０）とすることによって、アニーリング処理中のＣｏ層（４００７，４００９）内へのＮｉの拡散を防ぎ、交換結合磁界の低下を抑えることができる。Ｒｕ４００８を挟むＣｏ層（４００７，４００９）を外側から挟むＰｔ層を拡散防止層という。なお、拡散防止層が拡散を防ぐＮｉは、Ｃｏ／Ｎｉ積層体４００５，４０１１内に含まれているＮｉである。すなわち、より具体的には、ＭＴＪ素子４０００のピン層は、Ｎｉ／Ｃｏ／Ｐｔ（４００６）／Ｃｏ（４００７）／Ｒｕ（４００８）／Ｃｏ（４００９）／Ｐｔ（４０１０）／Ｃｏ／Ｎｉの順番で積層された構造を備えている。
【００２０】
なお、ＭＴＪ素子４０００としてはここに示した構成に限られず、ＳＡＦ構造の上下をＰｔ層で挟む構成であれば、垂直磁化型素子の機能を損なわない範囲で層の増減、各層の構成材料の変更、上下の積層順の逆転等の任意の変更を行った構成であっても本発明の効果を奏することができる。例えば、ＮｉＣｒ（シード層）４００４は他のＮｉを含まない他の層に置き換えうる。
【００２１】
図２は、ＭＴＪ素子４０００の成膜処理を行う基板処理システム１の概略構成図である。基板処理システム１はクラスタ型の真空処理装置であり、複数の基板処理チャンバ２と、ロードロックチャンバ４と、基板冷却装置１００と、昇温装置２００とを備えている。複数の基板処理チャンバ２は基板Ｓに対して同一の処理を行うものであってもよく、または異なる処理を行うものであってもよい。
【００２２】
複数の基板処理チャンバ２と、ロードロックチャンバ４と、基板冷却装置１００と、昇温装置２００とは搬送チャンバ３を介して接続されており、それぞれの接続部分には開閉可能なゲートバルブが設けられている。搬送チャンバ３に設けられた搬送ロボット７で各基板処理チャンバ２、ロードロックチャンバ４、基板冷却装置１００および昇温装置２００の間で所定の処理順にしたがって基板Ｓが搬送される。ロードロックチャンバ４の外側には、基板Ｓを供給するためのオートローダ５が設けられている。
【００２３】
図３は、本実施形態に係る垂直磁化ＭＴＪ素子４０００の製造方法を示すフローチャートである。ここでは図２に示すクラスタ型の基板処理システム１を用いて本実施形態に係る成膜方法の説明を行う。なお、本実施形態に係る成膜方法に用いる装置は、インライン型の基板処理システムを用いてもよい。
【００２４】
まず、基板処理システム１のロードロックチャンバ４に基板Ｓを搬入する（ステップＳ１０１）。次に、所定の基板処理チャンバ２に基板Ｓを移動し、下層成膜工程を行う（ステップＳ１０２）。下層成膜工程では、エッチング法によって基板上に付着した不純物等を除去し、その後に下部電極４００２、Ｔａ層（シード層）４００３、ＮｉＣｒ層（シード層）４００４を順に成膜する。
【００２５】
次に、所定の基板処理チャンバ２に基板Ｓを移動し、Ｃｏ／Ｎｉ積層体４００５（垂直磁化層１）を成膜する第１工程を行う（ステップＳ１０３）。次に、Ｃｏ／Ｐｔ積層体４００６を成膜する第２工程を行う（ステップＳ１０４）。次に、Ｃｏ層４００７を成膜する第３工程を行う（ステップＳ１０５）。次に、Ｒｕ層４００８を成膜する第４工程を行う（ステップＳ１０６）。次に、Ｃｏ層４００９を成膜する第５工程を行う（ステップＳ１０７）。次に、Ｐｔ層４０１０を成膜する第６工程を行う（ステップＳ１０８）。次に、Ｃｏ／Ｎｉ積層体４０１１を成膜する第７工程を行う（ステップＳ１０９）。
【００２６】
その後、所定の基板処理チャンバ２に基板Ｓを順次移動し、Ｔａ層４０１２よりも上の層を順次成膜する上層成膜工程（ステップＳ１１０）を行う。上層成膜工程中でＭｇＯ層４０１４は、ＭｇＯターゲットを用いた高周波（ＲＦ）スパッタリング法によって成膜されている。別の方法として、Ｍｇターゲットを用いたスパッタリング法によってフリー層としてのＣｏＦｅＢ層４０１３の上に成膜したＭｇ層を酸化処理してもよい。成膜処理と酸化処理とは同じ基板処理チャンバ２内で行われてもよく、異なる基板処理チャンバ２内で行われてもよい。
【００２７】
なお、成膜工程（ステップＳ１０２〜Ｓ１１０）で成膜される複数の膜のうち、２以上の膜が同じ基板処理チャンバ２内で成膜されてもよく、全ての膜が異なる基板処理チャンバ２内で成膜されてもよい。本実施形態の成膜工程（ステップＳ１０２〜Ｓ１１０）で成膜される各層はスパッタリング法によって成膜されるが、その他任意の成膜方法によって成膜されてもよい。
【００２８】
最後に、ロードロックチャンバ４内の搬送位置（基板搬出位置）に基板Ｓを移動する（ステップＳ１１２）。その後、基板Ｓは、基板処理システム１の下流の工程に送られ、基板処理システム１とは別の装置でアニーリング工程（ステップＳ１１３）が行われる。アニーリング工程は、アモルファス状態のＣｏＦｅＢ層（４０１３，４０１５）を結晶化させ、所望の磁気特性を得るために行うアニーリング処理である。なお、基板処理システム１のチャンバ構成を変更することによって、アニーリング工程（ステップＳ１１３）を基板処理システム１内で行うこともできる。
【００２９】
図４は、本実施形態に係る成膜方法を用いて製造されたＭＴＪ素子２０００、３０００のＲＡ（面積抵抗）に対するＭＲ比を示す図である。本実施形態に係る成膜方法を用いて製造されたＭＴＪ素子、および従来の成膜方法を用いて製造されたＭＴＪ素子のそれぞれについて、ＲＡおよびＭＲ比の測定を行った。従来の成膜方法と本発明の成膜方法とは、図３のフローチャートにしたがって製造されたものである。
【００３０】
図４の横軸はＲＡ（Ω・μｍ２）であり、縦軸はＭＲ比（％）である。ＲＡが低いほど、またＭＲ比が高いほど、ＭＴＪ素子の素子特性が良好であるといえる。図４において、色抜き丸（○）は図１０に示すＭＴＪ素子構造で従来の成膜方法で作製したＭＴＪ素子１０００の測定結果である。黒塗りの三角形（▲）は図１１に示すＭＴＪ素子構造で従来の成膜方法で作製したＭＴＪ素子の測定結果である。黒塗りの四角形（◆）は本実施形態に係る成膜方法で作製したＭＴＪ素子４０００の測定結果である。
【００３１】
図４によれば、本実施形態に係る成膜方法で成膜を行うと、拡散防止層の有無によらず、同等のＭＲ比が得られることがわかる。
【００３２】
図５Ａ、図５ＢにＶＳＭ（Ｖｉｂｒａｔｉｎｇ  Ｓａｍｐｌｅ  Ｍａｇｎｅｔｏｍｅｔｅｒ）測定に用いた垂直磁化型のＭＴＪ素子向け垂直磁化膜５０００と６０００（以下、測定用ＭＴＪ素子５０００，６０００とする）の例を示す。図５Ａに示すように、測定用ＭＴＪ素子５０００は、図１１に示すＭＴＪ素子２０００からＴａ層（スペーサー層）２０１１、リファレンス層としてのＣｏＦｅＢ層２０１２、ＭｇＯ層(バリア層)２０１３、フリー層（磁化自由層）としてのＣｏＦｅＢ層２０１４、キャップ層２０１５、および上部電極２０１６を除き、Ｃｏ／Ｎｉ積層体５０１０（垂直磁化層２）の上にＲｕ層（Ｃａｐ層）５０１１を形成し、熱処理工程まで施したものである。なお、測定用ＭＴＪ素子５０００の下部電極５００２からＣｏ／Ｎｉ積層体５０１０までの構造は、ＭＴＪ素子２０００の下部電極２００２からＣｏ／Ｎｉ積層体２０１０と同様である。
【００３３】
図５Ｂに示すように、垂直磁化型ＭＴＪ素子６０００は、本実施形態のＭＴＪ素子に対応し、図１に示すＭＴＪ素子４０００からＴａ層（スペーサー層）４０１２、リファレンス層としてのＣｏＦｅＢ層４０１３、ＭｇＯ層(バリア層)４０１４、フリー層（磁化自由層）としてのＣｏＦｅＢ層４０１５、キャップ層４０１６、および上部電極４０１７を除き、Ｃｏ／Ｎｉ積層体４０１１（垂直磁化層２）の上にＲｕ層（Ｃａｐ層）６０１２を形成し、熱処理工程まで施したものである。なお、測定用ＭＴＪ素子６０００の下部電極６００２からＣｏ／Ｎｉ積層体６０１１までの構造は、ＭＴＪ素子４０００の下部電極４００２からＣｏ／Ｎｉ積層体４０１１と同様である。
【００３４】
図６は測定用ＭＴＪ素子５０００と６０００の垂直磁化曲線（M-H loop）の測定結果である。垂直磁化曲線の測定には、ＶＳＭを用いた。横軸はＭＴＪ素子にかける磁界の強度を示しており、縦軸はＭＴＪ素子内の各層の磁化を示している。
【００３５】
図６において、破線は拡散防止層であるＰｔ層が無い測定用ＭＴＪ素子５０００の測定結果であり、実線は拡散防止層であるＰｔ層が有るＭＴＪ素子６０００の測定結果である。いずれの測定結果に係るＭＴＪ素子も図３のフローチャートにしたがって製造されたものである。図６に示すように、ＭＴＪ素子６０００の測定結果（実線）は、測定用ＭＴＪ素子５０００の測定結果（破線）よりも大きな交換結合磁界（Ｈｅｘ）が得られている。
【００３６】
図７は、測定用ＭＴＪ素子５０００、６０００において、Ｃｏ／Ｎｉ積層回数と交換結合磁界（Ｈｅｘ）の関係を示す図である。Ｃｏ／Ｎｉ積層回数を変化させた、垂直ＭＴＪ素子構造５０００，６０００のそれぞれにおいて、拡散防止層の有無でＶＳＭ測定結果から交換結合磁界（Ｈｅｘ）を算出した。図７の横軸は、Ｃｏ／Ｎｉ積層回数を示し、縦軸は交換結合磁界（Ｈｅｘ）を示す。それぞれのＣｏ／Ｎｉ積層回数においても、拡散防止層がない測定用ＭＴＪ素子５０００よりも、拡散防止層を有するＭＴＪ素子６０００の方が交換結合磁界（Ｈｅｘ）が大きい。
【００３７】
本実施形態の磁気抵抗効果素子は、従来と同等の高いＭＲ比を有するとともに、交換結合磁界が大きい。したがって、本実施形態の磁気抵抗効果素子は、外部磁界による磁化固定層の意図しない磁化反転の発生を防ぐことができる。また、Ｐｔの使用量が図１０に示す従来の磁気抵抗効果素子よりも少ないので、後工程後に素子回路のダンピング定数が低下を抑えられるため歩留まりがよい。また、Ｐｔの使用量が図１０に示す従来の磁気抵抗効果素子よりも少ないため、材料コストを抑えることができる。さらに本発明の垂直磁化ＭＴＪ素子の製造方法によれば、上述の磁気抵抗効果素子を製造できる。
【００３８】
（第２実施形態）
第１実施形態に係るＭＴＪ素子４０００は、トンネルバリア層４０１４の下にリファレンス層４０１３を有する構造（ボトムピン構造）であるが、トンネルバリア層の上にリファレンス層を有する構造（トップピン構造）にも、本発明を適用することができる。図８にトップピン構造の垂直磁化型ＭＴＪ素子(ｐ−ＭＴＪ素子)の例としてＭＴＪ素子９０００を示す。
【００３９】
図８のＭＴＪ素子９０００は、基板９００１上に、下部電極９００２、Ｔａ層（シード層）９００３、フリー層（磁化自由層）としてのＣｏＦｅＢ層９００４、ＭｇＯ層(バリア層)９００５、リファレンス層としてＣｏＦｅＢ層９００６、Ｔａ層（スペーサー層）９００７、ＮｉＣｒ（シード層）９００８、Ｃｏ／Ｎｉ積層体９００９、Ｃｏ／Ｐｔ層９０１０、Ｃｏ層９０１１、Ｒｕ層９０１２、Ｃｏ層９０１３、Ｐｔ層９０１４、Ｃｏ／Ｎｉ積層体９０１５、キャップ層９０１６、および上部電極層９０１７を順番に積層させたものである。Ｃｏ／Ｎｉ積層体９００９は、Ｃｏ層とＮｉ層とを交互に所定の数（Ｍ回）繰り返し積層したものである。また、Ｃｏ／Ｎｉ積層体９０１５は、Ｃｏ層とＮｉ層とを交互に所定の数（Ｎ回）繰り返し積層したものである。
【００４０】
Ｃｏ／Ｎｉ積層体９００９からＣｏ／Ｎｉ積層体９０１５までの積層構造をＳＡＦ構造のピン層（以下、ピン層とする）という。ピン層は反強磁性層であり、ＣｏＦｅＢ層９００６のＭｇＯ層９００５とは逆側に配置されている。詳しくは、ピン層は、ＣｏＦｅＢ層９００６のバリア層９００５が配置されている側の反対側に配置され、ＣｏＦｅＢ層９００６よりも上層に配置されている。Ｒｕ層９０１２を挟むＣｏ層（９０１１，９０１３）のさらに外側をＰｔ層（９０１０，９０１４）とすることによって、ＮｉがＲｕ界面のＣｏ層（９０１１，９０１３）へ拡散するのを防ぎ、交換結合磁界の低下を抑える効果がある。Ｒｕ９０１２を挟むＣｏ層（９０１１，９０１３）を外側から挟むＰｔ層を拡散防止層という。なお、ＭＴＪ素子９０００は、ここに示した構成に限られず、ＳＡＦ構造の上下をＰｔ層で挟む構成であれば、垂直磁化型素子の機能を損なわない範囲で層の増減、各層の構成材料の変更、上下の積層順の逆転等の任意の変更を行った構成であっても本発明の効果を奏することができる。
【００４１】
図９は、本実施形態に係るＭＴＪ素子９０００の製造方法を示すフローチャートである。ここでは図２に示すクラスタ型の基板処理システム１を用いて本実施形態に係る成膜方法の説明を行う。なお、本実施形態に係る成膜方法に用いる装置は、インライン型の基板処理システムを用いてもよい。
【００４２】
まず、基板処理システム１のロードロックチャンバ４に基板Ｓを搬入する（ステップＳ２０１）。次に、Ｃｏ／Ｎｉ積層体９００９よりも基板側を順次成膜する下層成膜工程を行う（ステップＳ２０２）。下層成膜工程では、エッチング法によって基板上に付着した不純物等を除去し、その後に下部電極９００２、Ｔａ層（シード層）９００３、ＣｏＦｅＢ層（フリー層）９００４、ＭｇＯ層（バリア層）９００５、ＣｏＦｅＢ層（リファレンス層）９００６、Ｔａ層（スペーサ層）９００７、およびＮｉＣｒ層（シード層）９００８を順に成膜する。下層成膜工程中でＭｇＯ層９００５は、ＭｇＯターゲットを用いた高周波（ＲＦ）スパッタリング法によって成膜されている。別の方法として、Ｍｇターゲットを用いたスパッタリング法によってフリー層としてのＣｏＦｅＢ層９００４の上に成膜したＭｇ層を酸化処理してもよい。
【００４３】
次に、Ｃｏ／Ｎｉ積層体９００９（垂直磁化層１）を成膜する第１工程を行う（ステップＳ２０３）。次に、Ｃｏ／Ｐｔ層９０１０を成膜する第２工程を行う（ステップＳ２０４）。次に、Ｃｏ層９０１１を成膜する第３工程を行う（ステップＳ２０５）。次に、Ｒｕ層９０１２を成膜する第４工程を行う（ステップＳ２０６）。次に、Ｃｏ層９０１３を成膜する第５工程を行う（ステップＳ２０７）。次に、Ｐｔ層９０１４を成膜する第６工程を行う（ステップＳ２０８）。次に、Ｃｏ／Ｎｉ積層体９０１５を成膜する第７工程を行う（ステップＳ２０９）。その後、所定の基板処理チャンバ２に基板Ｓを順次移動し、Ｃｏ／Ｎｉ積層体９０１５よりも上の層を順次成膜する上層成膜工程（ステップＳ２１０）を行う。上層成膜工程（ステップＳ２１０）ではＣａｐ層９０１６と上部電極層９０１７とが成膜される。
【００４４】
なお、成膜工程（ステップＳ２０２〜Ｓ２１０）で成膜される複数の膜のうち、２以上の膜が同じ基板処理チャンバ２内で成膜されてもよく、全ての膜が異なる基板処理チャンバ２内で成膜されてもよい。本実施形態の成膜工程（ステップＳ２０２〜Ｓ２１０）で成膜される各層はスパッタリング法によって成膜されるが、その他任意の成膜方法によって成膜されてもよい。
【００４５】
最後に、ロードロックチャンバ４内の搬送位置（基板搬出位置）に基板Ｓを移動する（ステップＳ２１２）。その後、基板Ｓは、基板処理システム１の下流の工程に送られ、基板処理システム１とは別の装置でアニーリング工程（ステップＳ２１３）が行われる。アニーリング工程は、アモルファス状態のＣｏＦｅＢ層（９００４，９００６）を結晶化させるアニーリング処理である。なお、基板処理システム１のチャンバ構成を変更することによって、アニーリング工程（ステップＳ２１３）を基板処理システム１内で行うこともできる。
【００４６】
第２実施形態のトップピン構造のＭＴＪ素子９０００は第１実施形態と原理的に同じであるため、ＲＡ（面積抵抗）とＭＲ比とは、拡散防止層の有無の影響は無い。
【００４７】
本実施形態のＭＴＪ素子９０００は、上述のＭＴＪ素子４０００と同様に高いＭＲ比と大きな交換結合磁界を有する。したがって、外部磁界によるリファレンス層の意図しない磁化反転の発生を防ぐことができる。また、後工程の歩留まりがよく、Ｐｔの使用量が少ないため材料コストを抑えることができる。さらに本発明の垂直磁化ＭＴＪ素子の製造方法によれば、上述の磁気抵抗効果素子を製造できる。
【要約】
本発明に係る磁気抵抗効果素子は、バリア層、バリア層の一方の表面に形成されたリファレンス層、バリア層の他方の表面に形成されたフリー層、およびリファレンス層のバリア層とは逆側に配置されたピン層を有し、ピン層は、Ｎｉ／Ｃｏ／Ｐｔ／Ｃｏ／Ｒｕ／Ｃｏ／Ｐｔ／Ｃｏ／Ｎｉの順番で積層された構造を備える。【図１】
0005952519.tif 000002
【図２】
0005952519.tif 000003
【図３】
0005952519.tif 000004
【図４】
0005952519.tif 000005
【図５Ａ】
0005952519.tif 000006
【図５Ｂ】
0005952519.tif 000007
【図６】
0005952519.tif 000008
【図７】
0005952519.tif 000009
【図８】
0005952519.tif 000010
【図９】
0005952519.tif 000011
【図１０】
0005952519.tif 000012
【図１１】
0005952519.tif 000013