(57)【特許請求の範囲】
【請求項１】
表示領域及び前記表示領域を取り囲む周辺領域を含み、前記表示領域に順方向に順番に配列された第１〜第Ｎ（Ｎは自然数）ゲートラインを有する表示パネルと、
基板及び駆動チップを含み、前記表示パネルに前記順方向または前記順方向と反対の逆方向に順番に水平ラインのデータ信号を印加するデータ駆動回路と、
前記周辺領域に配置され、第１〜第Ｎゲートオン信号が生成される複数の第１〜第Ｎ回路ステージ、前記第１回路ステージと隣接した少なくとも一つの逆方向用ダミーステージ及び前記第Ｎ回路ステージと隣接した少なくとも一つの順方向用ダミーステージを含むシフトレジスタと、
前記シフトレジスタの開始を制御する垂直開始信号を伝達する単一の垂直開始ラインと、を含み、
前記データ駆動回路が前記表示パネルの前記第１ゲートライン側に配置される場合には、前記データ駆動回路は前記表示パネルに前記順方向に順番に水平ラインのデータ信号を印加し、前記単一の垂直開始ラインは、前記第１回路ステージと電気的に接続され、前記単一の垂直開始ラインは、前記第Ｎ回路ステージと電気的にフローティングされ、
前記データ駆動回路が前記表示パネルの前記第Ｎゲートライン側に配置される場合には、前記データ駆動回路は前記表示パネルに前記逆方向に順番に水平ラインのデータ信号を印加し、前記単一の垂直開始ラインは、前記第Ｎ回路ステージと電気的に接続し、前記単一の垂直開始ラインは、前記第１回路ステージと電気的にフローティングされることを特徴とする表示装置。
【請求項２】
前記シフトレジスタは、第ｎゲートオン信号を出力する第ｎ回路ステージ（ｎは自然数）を含み、
前記データ駆動回路が前記表示パネルの前記第１ゲートライン側に配置される場合に、
前記第ｎ回路ステージは、第（ｎ−１）回路ステージの第（ｎ−１）キャリー信号に応答して前記第（ｎ−１）キャリー信号を制御ノードに印加するプルアップ制御部と、
前記制御ノードに印加された前記第（ｎ−１）キャリー信号に応答してクロック信号を前記第ｎゲートオン信号で出力するプルアップ部と、
前記制御ノードに印加された信号に応答して前記クロック信号を第ｎキャリー信号で出力するキャリー部と、
第（ｎ＋１）回路ステージの第（ｎ＋１）キャリー信号に応答して前記制御ノードに印加される前記第（ｎ−１）キャリー信号を第１オフ信号にプルダウンする第１プルダウン部と、
前記第（ｎ＋１）キャリー信号に応答して前記第ｎゲートオン信号を前記第１オフ信号にプルダウンする第２プルダウン部と、
第（ｎ＋２）回路ステージの第（ｎ＋２）キャリー信号に応答して前記制御ノードを前記第（ｎ−１）キャリー信号に印加される第２オフ信号にプルダウンするリセット部と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記シフトレジスタは、
前記第Ｎ回路ステージの前記第１及び第２プルダウン部と電気的に接続された前記キャリー部を含む順方向用第１ダミーステージと、
前記第Ｎ回路ステージの前記リセット部と電気的に接続された順方向用第２ダミーステージと、を含むことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記クロック信号を第１〜第ｎ番目回路ステージ及び少なくとも順方向ダミーステージに伝達するクロックラインをさらに含み、
前記クロックラインは前記少なくとも一つの逆方向用ダミーステージと電気的にフローティングされたことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記シフトレジスタと対向する前記周辺領域に配置され、前記第１〜第Ｎゲートラインに印加された前記第１〜第Ｎゲートオン信号を順次に第１オフ信号にフォーリングする第１〜第Ｎフォーリングステージを含み、各フォーリングステージは順方向トランジスタ及び逆方向トランジスタを含むフォーリング回路と、
前記フォーリング回路と隣接し、前記第１オフ信号を伝達する補助オフラインと、をさらに含むことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記フォーリング回路は第ｎフォーリングステージを含み、
前記データ駆動回路が前記表示パネルの前記第１ゲートライン側に配置される場合に、前記第ｎフォーリングステージの前記順方向トランジスタは第（ｎ＋１）ゲートラインと電気的に接続された制御電極、第ｎゲートラインと電気的に接続された入力電極及び前記補助オフラインに電気的に接続された出力電極を含み、前記第ｎフォーリングステージの前記逆方向トランジスタは電気的にフローティングされた制御電極を含み、
前記データ駆動回路が前記表示パネルの前記第Ｎゲートライン側に配置される場合に、前記第ｎフォーリングステージの前記順方向トランジスタは電気的にフローティングされた制御電極を含み、前記第ｎフォーリングステージの前記逆方向トランジスタは第（ｎ−１）ゲートラインと電気的に接続された制御電極、第ｎゲートラインと電気的に接続された入力電極及び前記補助オフラインに電気的に接続された出力電極を含むことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記シフトレジスタは、第ｎゲートオン信号を出力する第ｎ回路ステージを含み、
前記データ駆動回路が前記表示パネルの前記第Ｎゲートライン側に配置される場合に、
前記第ｎ回路ステージは、第（ｎ＋１）回路ステージの第（ｎ＋１）キャリー信号に応答して前記第（ｎ＋１）キャリー信号を制御ノードに印加するプルアップ制御部と、
前記制御ノードに印加された前記第（ｎ＋１）キャリー信号に応答してクロック信号を前記第ｎゲートオン信号で出力するプルアップ部と、
前記制御ノードに印加された信号に応答して前記クロック信号を第（ｎ＋１）キャリー信号で出力するキャリー部と、
第（ｎ−１）回路ステージの第（ｎ−１）キャリー信号に応答して前記制御ノードに印加される前記第（ｎ−１）キャリー信号を第１オフ信号にプルダウンする第１プルダウン部と、
前記第（ｎ−１）キャリー信号に応答して前記第ｎゲートオン信号を前記第１オフ信号にプルダウンする第２プルダウン部と、
第（ｎ−２）回路ステージの第（ｎ−２）キャリー信号に応答して前記制御ノードに印加される前記第（ｎ−１）キャリー信号を第２オフ信号にプルダウンするリセット部と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記シフトレジスタは、
前記第１回路ステージの前記第１及び第２プルダウン部と電気的に接続された前記キャリー部を含む逆方向用第１ダミーステージと、
前記第１回路ステージの前記リセット部と電気的に接続された逆方向用第２ダミーステージと、を含むことを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲート駆動回路及びゲート駆動回路を備えた表示装置に関する。より詳細には、簡単な回路構成を実現するゲート駆動回路及びゲート駆動回路を含む表示装置に関する。
【背景技術】
【０００２】
表示装置用パネルモジュールの製造原価を節約し全体サイズを減らすために、表示パネルの表示領域に位置するスイッチング素子の製造工程時、表示パネルの周辺領域にゲート駆動回路を同時に形成する、つまり、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ  Ｇａｔｅ）技術が適用されている。ゲート駆動回路は順次ゲート信号を出力する複数のステージで構成される。
【０００３】
例えば、表示パネルの上側長辺に印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ：ＰＣＢ）が配置された場合、データ駆動回路は、印刷回路基板と隣接した表示パネルの上側から印刷回路基板と遠接した表示パネルの下側に進行する順方向にデータ信号を供給する。データ信号と同期されて、ゲート駆動回路は順方向に順番にゲート信号を生成して表示パネルに供給する。
【０００４】
表示パネルの下側長辺に印刷回路基板が配置された場合、データ駆動回路は、印刷回路基板と遠接した表示パネルの上側から印刷回路基板と隣接した表示パネルの下側に進行する逆方向にデータ信号を供給する。データ信号と同期されて、ゲート駆動回路は、逆方向に順番にゲート信号を生成して表示パネルに供給する。
【０００５】
表示パネルに実装される印刷回路基板の位置に従ってゲート駆動回路は順方向または逆方向スキャンモードで駆動する。ゲート駆動回路を順方向または逆方向スキャンモードで駆動するためにはスキャンモードに従ってゲート駆動回路の動作方向を制御する制御信号などを追加しなければならない。
【０００６】
よって、スキャンモードに従って、ゲート駆動回路を制御するタイミング制御部が異なって使われ、製造原価を増加させることがある。また、ゲート駆動回路を制御する制御信号の増加によって信号ラインの個数が増加する。結果的に、ゲート駆動回路の形成面積が増加して表示装置の外観品質を落とすことになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国公開特許第２００９-０１０９２５７号公報
【特許文献２】韓国公開特許第２００７-００４２２４２号公報
【特許文献３】特開２００６-２０１２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は上記課題に鑑みてなされたものであって、本発明の目的は、簡単な回路構成で順方向または逆方向スキャン駆動のできるゲート駆動回路を提供することにある。
【０００９】
本発明の他の目的は、ゲート駆動回路を含む表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に係るゲート駆動回路は、シフトレジスタ及び垂直開始ラインを含む。前記シフトレジスタは、第１〜第Ｎ（Ｎは自然数）ゲートラインに、第１〜第Ｎゲートオン信号が順番に印加される複数の第１〜第Ｎ回路ステージ、前記第１回路ステージと隣接した少なくとも一つの逆方向用ダミーステージ及び前記第Ｎ回路ステージと隣接した少なくとも一つの順方向用ダミーステージを含む。前記垂直開始ラインは、前記シフトレジスタの開始を制御する垂直開始信号を伝達し、スキャン方向に沿って前記第１回路ステージまたは第Ｎ回路ステージと電気的に接続される。
【００１１】
前記クロック信号を伝達するクロックラインをさらに含んでもよい。
【００１２】
前記クロックラインは、前記スキャン方向が順方向の場合、前記逆方向用ダミーステージと電気的にフローティングされ、前記スキャン方向が逆方向の場合、前記順方向用ダミーステージと電気的にフローティングされてもよい。
【００１３】
前記シフトレジスタは、第ｎ（ｎは自然数）ゲートオン信号を出力する第ｎ回路ステージは、前記スキャン方向に沿って前記第ｎゲートオン信号が出力される前に受信される前の回路ステージのキャリー信号に応答して、前記前の回路ステージのキャリー信号を制御ノードに印加するプルアップ制御部と、前記制御ノードに印加された信号に応答してクロック信号を前記第ｎゲートオン信号で出力するプルアップ部と、前記制御ノードに印加された信号に応答して前記クロック信号を第ｎキャリー信号で出力するキャリー部と、前記スキャン方向に沿って前記第ｎゲートオン信号が出力された後に受信された後、ステージのキャリー信号に応答して前記制御ノードを第１オフ信号にプルダウンする第１プルダウン部と、前記次のステージのキャリー信号に応答して前記第ｎゲートオン信号を前記第１オフ信号にプルダウンする第２プルダウン部と、を含んでもよい。
【００１４】
前記スキャン方向が順方向の場合、前記第１回路ステージの前記プルアップ部は前記垂直開始ラインと電気的に接続され、前記第Ｎ回路ステージの前記プルアップ部は前記垂直開始ラインと電気的にフローティングされてもよい。
【００１５】
前記スキャン方向が逆方向の場合、前記第Ｎ回路ステージの前記プルアップ部は、前記垂直開始ラインと電気的に接続され、前記第１回路ステージの前記プルアップ部は前記垂直開始ラインと電気的にフローティングされてもよい。
【００１６】
前記第ｎ回路ステージは、前記次のステージのキャリー信号が出力された後に受信された次の次回路ステージのキャリー信号に応答して、前記制御ノードを第２オフ信号にプルダウンするリセット部をさらに含んでもよい。
【００１７】
前記第１〜第Ｎゲートラインに印加された前記第１〜第Ｎゲートオン信号を、順次第１オフ信号にフォーリングする第１〜第Ｎフォーリングステージを含むフォーリング回路及び前記第１オフ信号を伝達する補助オフラインをさらに含んでもよい。
【００１８】
本発明の他の一実施形態に係る表示装置は、表示パネル、データ駆動回路、シフトレジスタ及び垂直開始ラインを含む。前記表示パネルは、表示領域及び前記表示領域を取り囲む周辺領域を含み、前記表示領域に順方向に順番に配列された第１〜第Ｎ（Ｎは自然数）ゲートラインが配置される。前記データ駆動回路は、前記表示パネルに前記順方向に順番にデータ信号を印加する。前記シフトレジスタは、前記周辺領域に配置され、第１〜第Ｎゲートオン信号を生成する複数の第１〜第Ｎ回路ステージと、前記第１回路ステージと隣接した少なくとも一つの逆方向用ダミーステージと、前記第Ｎ回路ステージと隣接した少なくとも一つの順方向用ダミーステージと、を含む。前記垂直開始ラインは、前記シフトレジスタの開始を制御する垂直開始信号を伝達し、前記第１回路ステージと電気的に接続され、前記第Ｎ回路ステージと電気的にフローティングされる。
【００１９】
本発明の他の一実施形態に係る表示装置は、表示パネル、データ駆動回路、シフトレジスタ、及び垂直開始ラインを含む。前記表示パネルは、表示領域及び前記表示領域を取り囲む周辺領域を含み、前記表示領域に順方向に順番に配列された第１〜第Ｎ（Ｎは自然数）ゲートラインが配置される。前記データ駆動回路は、前記表示パネルに前記順方向と反対の逆方向に順番にデータ信号を印加する。前記シフトレジスタは、前記周辺領域に配置され、第１〜第Ｎゲートオン信号を生成する複数の第１〜第Ｎ回路ステージと、前記第１回路ステージと隣接した少なくとも一つの逆方向用ダミーステージと、前記第Ｎ回路ステージと隣接した少なくとも一つの順方向用ダミーステージと、を含む。前記垂直開始ラインは、前記シフトレジスタの開始を制御する垂直開始信号を伝達し、前記第Ｎ回路ステージと電気的に接続され、前記第１回路ステージと電気的にフローティングされる。
【発明の効果】
【００２０】
本発明によれば、シフトレジスタの第１金属パターンのみを変更することによって、順方向スキャンモード及び逆方向スキャンモードに同一駆動信号を用いることができる。スキャンモードを決める別途の駆動信号が不要なので、信号ラインの個数を減らすことができる。結果的に、ゲート駆動回路が形成される面積を最小化して狭いベゼル幅の表示装置を具現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る表示装置を示す平面図である。
【図２】順方向スキャンモード時に図１に示したメイン駆動回路を示すブロック図である。
【図３】図２に示したメイン駆動回路の入出力信号を示す波形図である。
【図４】図２に示した第ｎ回路ステージの等価回路図である。
【図５】順方向スキャンモードに係る図１に示した補助駆動回路のブロック図である。
【図６】逆方向スキャンモードに係る図１に示したメイン駆動回路のブロック図である。
【図７】図６に示したメイン駆動回路の入出力信号の波形図である。
【図８】逆方向スキャンモードに係る図１に示した補助駆動回路のブロック図である。
【図９】順方向スキャンモードに係る図１に示した表示パネルの平面図である。
【図１０】順方向スキャンモードに係る図１に示した表示パネルの平面図である。
【図１１】逆方向スキャンモードに係る図１に示した表示パネルの平面図である。
【図１２】逆方向スキャンモードに係る図１に示した表示パネルの平面図である。
【図１３】本発明の他の実施形態に係る順方向スキャンモードの第ｎ回路ステージを示す等価回路図である。
【図１４】本発明の他の実施形態に係る補助駆動回路を示すブロック図である。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
【００２３】
図１は本発明の一実施形態に係る表示装置を示す平面図である。図１を参照すれば、表示装置は印刷回路基板１００、データ駆動回路２００及び表示パネル３００を含む。
【００２４】
印刷回路基板１００と接続したデータ駆動回路２００は、表示装置のスキャンモードに従って、表示パネル３００の上側長辺側または表示パネル３００の下側長辺側に配置される。例えば、表示装置が順方向スキャンモードの場合には図１に示したように、印刷回路基板１００と接続したデータ駆動回路２００は、上側長辺側に配置される。一方、図示しないが、表示装置が逆方向スキャンモードの場合には印刷回路基板１００と接続したデータ駆動回路２００は下側長辺側に配置される。
【００２５】
印刷回路基板１００は、タイミング制御部１１０及び電圧発生部１２０を含む。タイミング制御部１１０は表示パネル３００を駆動するためのタイミング制御信号を生成して、データ駆動回路２００に供給する。タイミング制御信号はデータ制御信号及びゲート制御信号を含む。ゲート制御信号は垂直開始信号ＳＴＶＰ、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２を含む。垂直開始信号ＳＴＶＰ、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２それぞれのハイレバルは、ゲートオン信号のレベルと実質的に同一であり、それぞれのローレベルは第２オフ信号のレベルと実質的に同一である。電圧発生部１２０は、表示パネル３００を駆動する電源電圧を発生する。例えば、ゲートオン電圧ＶＯＮ、第１オフ信号ＶＳＳ１及び第２オフ信号ＶＳＳ２を生成し、第２オフ信号ＶＳＳ２は第１オフ信号ＶＳＳ１より低いレベルを有する。
【００２６】
データ駆動回路２００は複数のフレキシブルプリント基板２１１、２１２、２１３及び複数のフレキシブルプリント基板２１１、２１２、２１３に実装された複数の駆動チップ２２１、２２２、２２３を含む。複数のフレキシブルプリント基板２１１、２１２、２１３は印刷回路基板１００と表示パネル３００を電気的に接続する。第１フレキシブルプリント基板２１１はタイミング制御部１１０から生成された垂直開始信号ＳＴＶＰ、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２を表示パネル３００に伝達する。また、第１フレキシブルプリント基板２１１は、電圧発生部１２０から生成された第１オフ信号ＶＳＳ１及び第２オフ信号ＶＳＳ２を表示パネル３００に伝達する。第３フレキシブルプリント基板２１３は電圧発生部１２０から生成された第１オフ信号ＶＳＳ１を表示パネル３００に伝達する。
【００２７】
データ駆動回路２００は、順方向スキャンモード時、表示パネル３００の第１側（上側長辺）から第１側と対向する表示パネル３００の第２側（下側長辺）に進行する順方向ＦＤに順番にデータ信号を出力する。一方、データ駆動回路２００は、逆方向スキャンモード時、表示パネル３００の第２側（下側長辺）から表示パネル３００の第１側（上側長辺）に進行する逆方向に順番にデータ信号を出力する。
【００２８】
表示パネル３００は表示領域ＤＡ及び表示領域ＤＡを取り囲む複数の第１周辺領域ＰＡ１、第２周辺領域ＰＡ２、及び第３周辺領域ＰＡ３を含む。
【００２９】
表示領域ＤＡは複数のデータラインＤＬ１、…、ＤＬＭとデータラインＤＬ１、…、ＤＬＭと交差する複数のゲートラインＧＬ１、…、ＧＬｎ、…、ＧＬＮを含む。ここで、ｎ、Ｎ及びＭは自然数である。
【００３０】
第１周辺領域ＰＡ１は、順方向スキャンモード時、データ駆動回路２００が配置される領域であり、第２周辺領域ＰＡ２及び第３周辺領域ＰＡ３は、ゲート駆動回路が配置される領域である。
【００３１】
ゲート駆動回路は、メイン駆動回路３１０及び補助駆動回路３２０を含む。メイン駆動回路３１０は、ゲートオン信号を生成してゲートラインに出力し、補助駆動回路３２０は、ゲートラインに印加されたゲートオン信号ＶＯＮを第１オフ信号ＶＳＳ１でフォーリング（ｆａｌｌｉｎｇ、降下）する。第２周辺領域ＰＡ２はメイン駆動回路３１０が配置される領域で、第２周辺領域ＰＡ２と対向する第３周辺領域ＰＡ３は、補助駆動回路３２０が配置される領域である。
【００３２】
例えば、メイン駆動回路３１０は、シフトレジスタ３１１及び垂直開始ライン３１２を含む。シフトレジスタ３１１は、ゲートラインＧＬ１、…、ＧＬｎ、…、ＧＬＮに接続された第１〜第Ｎ回路ステージＣＳ１、…、ＣＳｎ、…、ＣＳＮ、第１回路ステージＣＳ１と隣接した少なくとも一つの逆方向のダミーステージＲ_ＤＳ１、Ｒ_ＤＳ２、及び第Ｎ回路ステージＣＳＮと隣接した少なくとも一つの順方向のダミーステージＦ_ＤＳ１、Ｆ_ＤＳ２を含む。
【００３３】
垂直開始ライン３１２は、メイン駆動回路３１１の動作開始を制御する垂直開始信号ＳＴＶＰを伝達する。垂直開始ライン３１２は、表示装置のスキャンモードに従って第１回路ステージＣＳ１または第Ｎ回路ステージＣＳＮと選択的に接続する。例えば、表示装置が順方向スキャンモードの場合、垂直開始ライン３１２は、第１回路ステージＣＳ１と電気的に接続され、第Ｎ回路ステージＣＳＮと電気的にフローティングされる。これに従って、シフトレジスタ３１１は、順方向でゲートラインＧＬ１、…、ＧＬｎ、…、ＧＬＮに順次ゲートオン信号ＶＯＮを供給する。一方、表示装置が逆方向スキャンモードの場合、垂直開始ライン３１２は、第Ｎ回路ステージＣＳＮと電気的に接続され、第１回路ステージＣＳ１と電気的にフローティングされる。これに従って、シフトレジスタ３１１は、逆方向にゲートラインＧＬＮ、…、ＧＬｎ、…、ＧＬ１に順次ゲートオン信号を供給する。
【００３４】
補助駆動回路３２０はフォーリング回路３２１及び補助オフライン３２２を含む。フォーリング回路３２１は、ゲートラインＧＬ１、…、ＧＬｎ、…、ＧＬＮに接続された第１〜第ＮフォーリングステージＦＳ１、…、ＦＳｎ、…、ＦＳＮを含む。補助オフライン３２２は、第１オフ信号ＶＳＳ１を伝達してフォーリング回路３２１と電気的に接続する。順方向スキャンモード時、フォーリング回路３２１は、順方向に順番にゲートラインに印加されたゲートオン信号を第１オフ信号ＶＳＳ１でフォーリング（ｆａｌｌｉｎｇ）する。また、逆方向スキャンモード時、フォーリング回路３２１は逆方向に順番にゲートラインに印加されたゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。
【００３５】
図２は、順方向スキャンモードに係る図１に示したメイン駆動回路のブロック図である。図１及び図２を参照すれば、メイン駆動回路３１０はシフトレジスタ３１１、垂直開始ライン３１２、第１クロックライン３１３、第２クロックライン３１４、第１オフライン３１５及び第２オフライン３１６を含む。
【００３６】
シフトレジスタ３１１は、逆方向用第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２、第１〜第Ｎ回路ステージＣＳ１、…、ＣＳｎ、…、ＣＳＮ及び順方向用第１ダミーステージＦ_ＤＳ１及び第２ダミーステージＦ_ＤＳ２を含む。
【００３７】
シフトレジスタ３１１に含まれた各ステージは、クロック端子ＣＴ、第１オフ端子ＶＴ１、第２オフ端子ＶＴ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、出力端子ＯＴ及びキャリー端子ＣＲを含む。
【００３８】
クロック端子ＣＴは、第１クロックライン３１３または第２クロックライン３１４と接続され、第１クロック信号ＣＫ１または第２クロック信号ＣＫ２を受信する。第１オフ端子ＶＴ１は、第１オフライン３１５と接続されて第１オフ信号ＶＳＳ１を受信する。第２オフ端子ＶＴ２は第２オフライン３１６と接続され、第２オフ信号ＶＳＳ２を受信する。
【００３９】
第１入力端子ＩＮ１は、垂直開始ライン３１２または、前のステージのうち、いずれか一つと接続され、垂直開始信号ＳＴＶまたは、前のステージ一つのキャリー信号を受信する。前のステージは順方向スキャンモードに従って現在のステージが動作される以前に動作される。
【００４０】
第２入力端子ＩＮ２は次のステージのうち、いずれか一つと接続されて次のステージ一つのキャリー信号を受信する。次のステージは順方向スキャンモードに従って現在のステージが動作された後に動作される。
【００４１】
第３入力端子ＩＮ３は、次のステージ中、他の一つと接続され、次のステージ中、他の一つのキャリー信号を受信する。他の一つのステージは順方向スキャンモードに従って第２入力端子ＩＮ２にキャリー信号を供給するステージが駆動された後に駆動される。
【００４２】
出力端子ＯＴは、ゲートオン信号を出力し、キャリー端子ＣＲはキャリー信号を出力する。
【００４３】
垂直開始ライン３１２は、第１回路ステージＣＳ１の第１入力端子ＩＮ１と電気的に接続する。一方、垂直開始ライン３１２は、第Ｎ回路ステージＣＳＮの第１入力端子ＩＮ１と電気的にフローティングされる。これに従って、シフトレジスタ３１１は、第１回路ステージＣＳ１から第Ｎ回路ステージＣＳＮまで順方向に駆動される。また、第Ｎ回路ステージＣＳＮと隣接するように配置された順方向の第１ダミーステージＦ_ＤＳ１及び第２ダミーステージＦ_ＤＳ２は駆動されて、順方向スキャンモードの最後のステージである、第Ｎ回路ステージＣＳＮの動作を制御する。
【００４４】
第１クロックライン３１３は第１クロック信号ＣＫ１を伝達する。第１クロック信号ＣＫ１のデューティ比は５０％または、５０％より小さく設定される。第１クロックライン３１３は奇数番目または、偶数番目ステージと電気的に接続する。順方向スキャンモードに従って、第１クロックライン３１３は、逆方向の第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２と電気的にフローティングされる。
【００４５】
第２クロックライン３１４は、第１クロック信号ＣＫ１と他の位相を有する第２クロック信号ＣＫ２を伝達する。第２クロック信号ＣＫ２のデューティ比は５０％または、５０％より小さく設定される。第２クロックライン３１４は、第１クロックライン３１３と接続されなかった奇数番目または、偶数番目ステージと電気的に接続する。順方向スキャンモードに従って、第２クロックライン３１４は逆方向の第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２と電気的にフローティングされる。
【００４６】
第１オフライン３１５は、第１オフ信号ＶＳＳ１を伝達する。第１オフライン３１５は各ステージと接続される。順方向スキャンモードに従って、第１オフライン３１５は、逆方向の第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２と電気的にフローティングされる。
【００４７】
第２オフライン３１６は第２オフ信号ＶＳＳ２を伝達する。第２オフライン３１６は各ステージと接続される。順方向スキャンモードに従って、第２オフライン３１６は逆方向の第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２と電気的にフローティングされる。
【００４８】
以下、図３を参照して順方向スキャンモードに係るメイン駆動回路の動作を説明する。図３は、図２に示したメイン駆動回路の入出力信号の波形図である。
【００４９】
図２及び図３を参照すれば、第ＫフレームＫ_ＦＲＡＭＥの垂直開始信号ＳＴＶＰが垂直開始ライン３１２に印加されれば、第１回路ステージＣＳ１は垂直開始ライン３１２と接続した第１入力端子ＩＮ１を通じて垂直開始信号ＳＴＶＰを受信する。第１回路ステージＣＳ１と隣接するように配置された少なくとも一つの逆方向のダミーステージＲ_ＤＳ１、Ｒ_ＤＳ２は、実質的に動作しない。
【００５０】
垂直開始信号ＳＴＶＰが第１回路ステージＣＳ１に印加されれば、メイン駆動回路は順方向スキャンモードで動作が開始される。第１回路ステージＣＳ１は、垂直開始信号ＳＴＶＰに応答して第１ゲートオン信号Ｇ１を出力する。
【００５１】
以下、第ｎ回路ステージＣＳｎを例として各ステージの動作の代わりに説明する。
【００５２】
第ｎ回路ステージＣＳｎは、前のステージである、第（ｎ−１）回路ステージＣＳ（ｎ−１）の第（ｎ−１）キャリー信号Ｃｒ（ｎ−１）に応答して、第ｎゲートオン信号Ｇｎ及び第ｎキャリー信号Ｃｒｎを出力する。第ｎ回路ステージＣＳｎは、次のステージである、第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第（ｎ＋１）キャリー信号Ｃｒ（ｎ＋１）に応答して、第ｎゲートオン信号Ｇｎを第１オフ信号ＶＳＳ１でプルダウンする。また、第ｎ回路ステージＣＳｎは次の次ステージである、第（ｎ＋２）回路ステージＣＳ（ｎ＋２）の第（ｎ＋２）キャリー信号Ｃｒ（ｎ＋２）に応答して第ｎ回路ステージＣＳｎの制御ノードを前記第２オフ信号ＶＳＳ２でプルダウンし、第ｎ回路ステージＣＳｎの動作を停止させる。
【００５３】
このような方式で、最後のステージである、第Ｎ回路ステージＣＳＮが第Ｎゲートオン信号ＧＮを出力する。
【００５４】
以後、順方向の第１ダミーステージＦ_ＤＳ１は、第Ｎ回路ステージＣＳＮの第Ｎキャリー信号ＣｒＮに応答してゲートオン信号に対応する第１ダミーキャリー信号Ｆ＿ＤＣｒ１を生成する。第Ｎ回路ステージＣＳＮの第２入力端子ＩＮ２は、第１ダミーキャリー信号Ｆ＿ＤＣｒ１を受信し、第Ｎ回路ステージＣＳＮは第１ダミーキャリー信号Ｆ＿ＤＣｒ１に応答して第Ｎゲートオン信号ＧＮを第１オフ信号ＶＳＳ１でプルダウンする。また、順方向の第２ダミーステージＦ＿ＤＳ２は、第１ダミーキャリー信号Ｆ＿ＤＣｒ１に応答してゲートオン信号に対応する第２ダミーキャリー信号Ｆ＿ＤＣｒ２を生成する。第Ｎ回路ステージＣＳＮの第３入力端子ＩＮ３は、第２ダミーキャリー信号Ｆ＿ＤＣｒ２を受信し、第Ｎ回路ステージＣＳＮは第２ダミーキャリー信号Ｆ＿ＤＣｒ２に応答して駆動を停止する。
【００５５】
一方、順方向の第２ダミーステージＦ＿ＤＳ２は、次のフレームである、第（Ｋ＋１）フレームの垂直開始信号ＳＴＶＰに応答して動作を停止する。即ち、第２ダミーステージＦ＿ＤＳ２の第２入力端子ＩＮ２または、第３入力端子ＩＮ３は垂直開始ライン３１２と接続される。
【００５６】
図４は図２に示した第ｎ回路ステージの等価回路図である。
【００５７】
図２及び図４を参照すれば、第ｎ回路ステージＣＳｎはプルアップ制御部４１０、充電部４２０、プルアップ部４３０、キャリー部４４０、インバーティング部４５０、第１プルダウン部４６１、第２プルダウン部４６２、リセット部４７０、第１ホールディング部４８１、第２ホールディング部４８２及び第３ホールディング部４８３を含む。
【００５８】
プルアップ制御部４１０は第４トランジスタＴ４を含み、第４トランジスタＴ４はクロック端子ＣＴと接続した制御電極及び入力電極を含み、第１制御ノードＱと接続した出力電極を含む。第１制御ノードＱはプルアップ部４３０の制御電極と接続される。
【００５９】
充電部４２０は充電キャパシタＣを含み、充電キャパシタＣは第１制御ノードＱと接続した第１電極と第１出力ノードＯ１と接続した第２電極を含む。
【００６０】
プルアップ部４３０は第１トランジスタＴ１を含み、第１トランジスタＴ１は第１制御ノードＱと接続した制御電極、クロック端子ＣＴと接続した入力電極及び第１出力ノードＯ１と接続した出力電極を含む。
【００６１】
キャリー部４４０は第１５トランジスタＴ１５を含み、第１５トランジスタＴ１５は第１制御ノードＱと接続した制御電極とクロック端子ＣＴと接続した入力電極及び第２出力ノードＯ２と接続した出力電極を含む。
【００６２】
インバーティング部４５０は、第１２トランジスタＴ１２、第７トランジスタＴ７、第１３トランジスタＴ１３及び第８トランジスタＴ８を含む。第１２トランジスタＴ１２は、クロック端子ＣＴと接続した制御電極及び入力電極を含み、第７トランジスタＴ７及び第１３トランジスタＴ１３と接続した出力電極を含む。第７トランジスタＴ７は、第１２トランジスタＴ１２の出力電極と接続した制御電極、クロック端子ＣＴと接続した入力電極、及び第８トランジスタＴ８と接続した出力電極を含む。第１３トランジスタＴ１３は、第２出力ノードＯ２と接続した制御電極、第１２トランジスタＴ１２の出力電極と接続した入力電極、及び第１オフ端子ＶＴ１と接続した出力電極を含む。第８トランジスタＴ８は、第２出力ノードＯ２と接続した制御電極、第１オフ端子ＶＴ１と接続した入力電極、及び第２制御ノードＮと接続した出力電極を含む。
【００６３】
第１プルダウン部４６１は、第９トランジスタＴ９を含み、第９トランジスタＴ９は、第２入力端子ＩＮ２と接続した制御電極、第１制御ノードＱと接続した入力電極、及び第１オフ端子ＶＴ１と接続した出力電極を含む。
【００６４】
第２プルダウン部４６２は、第２トランジスタＴ２を含み、第２トランジスタＴ２は第２入力端子ＩＮ２と接続した制御電極、第１出力ノードＯ１と接続した入力電極、及び第１オフ端子ＶＴ１と接続した出力電極を含む。
【００６５】
リセット部４７０は第６トランジスタＴ６を含み、第６トランジスタＴ６は第３入力端子ＩＮ３と接続した制御電極、第１制御ノードＱと接続した入力電極、及び第２オフ端子ＶＴ２と接続した出力電極を含む。
【００６６】
第１ホールディング部４８１は第１０トランジスタＴ１０を含み、第１０トランジスタＴ１０は、第２制御ノードＮと接続した制御電極、第１制御ノードＱ１と接続した入力電極、及び第２オフ端子ＶＴ２と接続した出力電極を含む。
【００６７】
第２ホールディング部４８２は第３トランジスタＴ３を含み、第３トランジスタＴ３は第２制御ノードＮと接続した制御電極と、第１出力ノードＯ１と接続した入力電極及び第１オフ端子ＶＴ１と接続した出力電極を含む。
【００６８】
第３ホールディング部４８３は、第１１トランジスタＴ１１を含み、第１１トランジスタＴ１１は、第２制御ノードＮと接続した制御電極、第２出力ノードＯ２と接続した入力電極、及び第２オフ端子ＶＴ２と接続した出力電極を含む。
【００６９】
図５は、順方向スキャンモードに係る図１に示した補助駆動回路のブロック図である。図１及び図５を参照すれば、補助駆動回路３２０はフォーリング回路３２１及び補助オフライン３２２を含む。
【００７０】
フォーリング回路３２１は、第１〜第ＮフォーリングステージＦＳ１、…、ＦＳｎ、…、ＦＳＮを含む。各フォーリングステージは、ゲートラインと電気的に接続された順方向トランジスタＴ１４１とゲートラインと電気的にフローティングされた逆方向トランジスタＴ１４２を含む。
【００７１】
第１フォーリングステージＦＳ１の順方向トランジスタＴ１４１は、第２ゲートラインＧＬ２に接続された制御電極、第１ゲートラインＧＬ１に接続された入力電極、及び補助オフライン３２２に接続された出力電極を含む。第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２と電気的にフローティングされる。従って、第１フォーリングステージＦＳ１の順方向トランジスタＴ１４１は、順方向スキャンモードに従って第２ゲートラインＧＬ２に印加された第２ゲートオン信号に応答して第１ゲートラインＧＬ１に印加された第１ゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は動作しない。
【００７２】
このような方式で、第２フォーリングステージＦＳ２〜第（Ｎ−１）フォーリングステージＦＳ（Ｎ−１）のそれぞれは、順方向トランジスタＴ１４１により第２ゲートラインＧＬ２〜第（Ｎ−１）ゲートラインＧＬ（Ｎ−１）に印加された第２ゲート信号〜第（Ｎ−１）ゲートオン信号を第１オフ信号ＶＳＳ１で順次にフォーリングする。
【００７３】
一方、最後のフォーリングステージである、第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は、第１ダミーゲートラインＤＧＬ１に制御電極が接続される。第１ダミーゲートラインＤＧＬ１は、画像を表示しないダミー画素と接続される。即ち、第１ダミーゲートラインＤＧＬ１は順方向の第１ダミーステージＦ_ＤＳ１から生成されたゲートオン信号に対応する第１ダミーゲート信号が印加される。従って、第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は、第１ダミーゲート信号に応答して第ＮゲートラインＧＬＮに印加された第Ｎゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。
【００７４】
または、図示しないが、第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は、電気的にフローティングされた制御電極を含む。
【００７５】
図６は逆方向スキャンモードに係る図１に示したメイン駆動回路のブロック図である。
【００７６】
図１及び図６を参照すれば、メイン駆動回路３１０はシフトレジスタ３１１、垂直開始ライン３１２、第１クロックライン３１３、第２クロックライン３１４、第１オフライン３１５及び第２オフライン３１６を含む。以下では上述した図２を参照して説明した実施形態の構成要素と同じ構成要素の説明は簡略にする。
【００７７】
シフトレジスタ３１１に含まれた各ステージは、クロック端子ＣＴ、第２オフ端子ＶＴ１、第２オフ端子ＶＴ２、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、出力端子ＯＴ及びキャリー端子ＣＲを含む。
【００７８】
逆方向スキャンモードに従って、垂直開始ライン３１２は第Ｎ回路ステージＣＳＮの第１入力端子ＩＮ１と電気的に接続する。一方、垂直開始ライン３１２は第１回路ステージＣＳ１の第１入力端子ＩＮ１と電気的にフローティングされる。
【００７９】
これに従って、シフトレジスタ３１１は、第Ｎ回路ステージＣＳＮから第１回路ステージＣＳ１まで逆方向で順次に駆動する。第１回路ステージＣＳ１と隣接するように配置された逆方向の第１ダミーステージＲ_ＤＳ１及び第２ダミーステージＲ_ＤＳ２は駆動されて逆方向スキャンモードの最後のステージである、第１回路ステージＣＳ１の動作を制御する。
【００８０】
第１クロックライン３１３は第１クロック信号ＣＫ１を伝達する。第１クロックライン３１３は奇数番目または、偶数番目ステージと電気的に接続する。逆方向スキャンモードに従って第１クロックライン３１３は順方向の第１ダミーステージＦ_ＤＳ１、Ｆ_ＤＳ２と電気的にフローティングされる。
【００８１】
第２クロックライン３１４は第２クロック信号ＣＫ２を伝達する。第２クロック信号ＣＫ２は、第１クロック信号ＣＫ１と位相が異なることもある。第２クロックライン３１４は、第１クロックライン３１３が接続されなかった奇数番目または、偶数番目ステージと電気的に接続する。逆方向スキャンモードに従って、第２クロックライン３１４は順方向の第１、第２ダミーステージＦ_ＤＳ１、Ｆ_ＤＳ２と電気的にフローティングされる。
【００８２】
第１オフライン３１５は、第１オフ信号ＶＳＳ１を伝達する。第１オフライン３１５は各ステージと接続される。逆方向スキャンモードに従って、第１オフライン３１５は順方向の第１ダミーステージＦ_ＤＳ１及び第２ダミーステージＦ_ＤＳ２と電気的にフローティングされる。
【００８３】
第２オフライン３１６は第２オフ信号ＶＳＳ２を伝達する。第２オフライン３１６は各ステージと接続される。逆方向スキャンモードに従って、第２オフライン３１６は順方向の第１ダミーステージＦ_ＤＳ１及び第２ダミーステージＦ_ＤＳ２と電気的にフローティングされる。
【００８４】
以下では図７を参照して逆方向スキャンモードに係るメイン駆動回路の動作を説明する。
【００８５】
図７は、図６に示したメイン駆動回路の入出力信号の波形図である。図６及び図７を参照すれば、第ＫフレームＫ_ＦＲＡＭＥの垂直開始信号ＳＴＶＰが、垂直開始ライン３１２に印加されれば、第Ｎ回路ステージＣＳＮは垂直開始ライン３１２と接続した第１入力端子ＩＮ１を通じて垂直開始信号ＳＴＶＰを受信する。第Ｎ回路ステージＣＳ１と隣接するように配置された少なくとも一つの順方向のダミーステージＦ_ＤＳ１、Ｆ_ＤＳ２は実質的に動作しない。
【００８６】
垂直開始信号ＳＴＶＰが、第Ｎ回路ステージＣＳ１に印加されれば、メイン駆動回路は逆方向スキャンモードで動作が開始される。第Ｎ回路ステージＣＳＮは垂直開始信号ＳＴＶＰに応答して第Ｎゲートオン信号ＧＮを出力する。
【００８７】
以下、第ｎ回路ステージＣＳｎを例として各ステージの動作の代わりに説明する。
【００８８】
第ｎ回路ステージＣＳｎは、前のステージの、第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第（ｎ＋１）キャリー信号Ｃｒ（ｎ＋１）に応答して動作が開始されて、第ｎゲートオン信号Ｇｎ及び第ｎキャリー信号Ｃｒｎを出力する。第ｎ回路ステージＣＳｎは次のステージである、第（ｎ−１）回路ステージＣＳ（ｎ−１）の第（ｎ−１）キャリー信号Ｃｒ（ｎ−１）に応答して第ｎゲートオン信号Ｇｎを第１オフ信号ＶＳＳ１でプルダウンする。また、第ｎ回路ステージＣＳｎは、次の次ステージである、第（ｎ−２）回路ステージＣＳ（ｎ−２）の第ｎ−２キャリー信号Ｃｒ（ｎ−２）に応答して第ｎ回路ステージＣＳｎの制御ノードを第２オフ信号ＶＳＳ２でプルダウンして第ｎ回路ステージＣＳｎの動作を停止する。
【００８９】
このような方式で、最後のステージである、第１回路ステージＣＳ１が第１ゲートオン信号Ｇ１を出力する。
【００９０】
以後、逆方向の第１ダミーステージＲ_ＤＳ１は、第１回路ステージＣＳ１の第１キャリー信号Ｃｒ１に応答してゲートオン信号に対応する第１ダミーキャリー信号Ｒ＿ＤＣｒ１を生成する。第１回路ステージＣＳ１の第２入力端子ＩＮ２は第１ダミーキャリー信号Ｒ＿ＤＣｒ１を受信し、第１回路ステージＣＳ１は第１ダミーキャリー信号Ｒ＿ＤＣｒ１に応答して第１ゲートオン信号Ｇ１を第１オフ信号ＶＳＳ１でプルダウンさせる。また、逆方向の第２ダミーステージＲ＿ＤＳ２は第１ダミーキャリー信号Ｒ＿ＤＣｒ１に応答して第２ダミーキャリー信号Ｒ＿ＤＣｒ２を生成する。第１回路ステージＣＳ１の第３入力端子ＩＮ３は、第２ダミーキャリー信号Ｒ＿ＤＣｒ２を受信し、第１回路ステージＣＳ１は第２ダミーキャリー信号Ｒ＿ＤＣｒ２に応答して動作を停止する。
【００９１】
逆方向の第２ダミーステージＲ＿ＤＳ２は、次のフレームイン第（Ｋ＋１）フレームの垂直開始信号ＳＴＶＰに応答して動作が停止する。即ち、第２ダミーステージＲ＿ＤＳ２の第２入力端子ＩＮ２または、第３入力端子ＩＮ３は垂直開始ライン３１２と接続される。
【００９２】
逆方向スキャンモード時、第ｎ回路ステージＣＳｎの等価回路は上述した実施形態に係る図４の等価回路において、第１入力端子ＩＮ１、第２入力端子ＩＮ２、及び第３入力端子ＩＮ３が受信するキャリー信号を除いては実質的に同一なので繰り返される説明は省略する。
【００９３】
逆方向スキャンモードによれば、第ｎ回路ステージＣＳｎの第１入力端子ＩＮ１は前のステージのうち、いずれか一つのキャリー信号の第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第（ｎ＋１）キャリー信号Ｃｒ（ｎ＋１）を受信する。第ｎ回路ステージＣＳｎの第２入力端子ＩＮ２は、次のステージのうち、いずれか一つのキャリー信号の第（ｎ−１）回路ステージＣＳ（ｎ−１）の第（ｎ−１）キャリー信号Ｃｒ（ｎ−１）を受信する。第ｎ回路ステージＣＳｎの第３入力端子ＩＮ３は次のステージ他のキャリー信号である第（ｎ−２）回路ステージＣＳ（ｎ−２）の第ｎ−２キャリー信号Ｃｒ（ｎ−２）を受信する。
【００９４】
図８は、逆方向スキャンモードに係る図１に示した補助駆動回路のブロック図である。図１及び図８を参照すれば、前記補助駆動回路３２０は、フォーリング回路３２１及び補助オフライン３２２を含む。
【００９５】
フォーリング回路３２１は、第１〜第ＮフォーリングステージＦＳ１、…、ＦＳｎ、…、ＦＳＮを含む。各フォーリングステージはゲートラインと電気的にフローティングされた順方向トランジスタＴ１４１とゲートラインと電気的に接続された逆方向トランジスタＴ１４２を含む。
【００９６】
第ＮフォーリングステージＦＳＮの逆方向トランジスタＴ１４２は、逆方向スキャンモードに従って次のゲートラインの第（Ｎ−１）ゲートラインＧＬ（Ｎ−１）に接続された制御電極と、第ＮゲートラインＧＬＮに接続された入力電極及び補助オフライン３２２に接続された出力電極を含む。第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は第ＮゲートラインＧＬＮ及び第（Ｎ−１）ゲートラインＧＬ（Ｎ−１）と電気的にフローティングされる。従って、第ＮフォーリングステージＦＳＮの逆方向トランジスタＴ１４２は、第（Ｎ−１）ゲートラインＧＬ（Ｎ−１）に印加された第（Ｎ−１）ゲートオン信号に応答して第ＮゲートラインＧＬＮに印加された第Ｎゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は動作しない。
【００９７】
このような方式で、第（Ｎ−１）フォーリングステージＦＳ（Ｎ−１）〜第２フォーリングステージＦＳ２のそれぞれは、逆方向トランジスタＴ１４２により第（Ｎ−１）ゲートラインＧＬ（Ｎ−１）〜第２ゲートラインＧＬ２に印加された第（Ｎ−１）ゲート信号〜第２ゲートオン信号を第１オフ信号ＶＳＳ１で順次にフォーリングする。
【００９８】
一方、逆方向スキャンモードに従う最後のフォーリングステージである、第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は、第２ダミーゲートラインＤＧＬ２に制御電極が接続される。第２ダミーゲートラインＤＧＬ２は、画像を表示しないダミー画素と接続される。即ち、第２ダミーゲートラインＤＧＬ２は、逆方向の第１ダミーステージＲ＿ＤＳ１から生成されたゲートオン信号に対応する第２ダミーゲート信号が印加される。従って、第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は、第２ダミーゲート信号に応答して第１ゲートラインＧＬ１に印加された第１ゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。
【００９９】
または、図示しないが、第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は、電気的にフローティングされた制御電極を含む。
【０１００】
図９及び図１０は、順方向スキャンモードに係る図１に示した表示パネルの平面図である。図９は、順方向スキャンモードに係るメイン駆動回路の概略的な平面図である。図１０は、順方向スキャンモードに係る補助駆動回路の概略的な平面図である。
【０１０１】
図２、図４及び図９を参照すれば、シフトレジスタ３１１の各ステージは第２、第４、第６、第９及び第１５トランジスタＴ２、Ｔ４、Ｔ６、Ｔ９、Ｔ１５を含む。第２、第４、第６、第９及び第１５トランジスタＴ２、Ｔ４、Ｔ６、Ｔ９、Ｔ１５は、第１金属パターンで形成された制御電極、第２金属パターンで形成された入力電極、及び出力電極を含む。第１金属パターンの上には第１絶縁層が形成され、第２金属パターンは第１絶縁層上に形成され、第２金属パターンの上には第２絶縁層が形成される。第１及び第２金属パターンは、第３導電パターンによって接続される。第３導電パターンは、第１及び第２絶縁層に形成されたコンタクトホールを通じて、第１及び第２金属パターンと接続される。第１金属パターンは表示領域に形成されたゲートラインを含み、第２金属パターンは表示領域に形成されたデータラインを含み、第３導電パターンは表示領域に形成された画素電極を含む。
【０１０２】
各ステージの第１５トランジスタＴ１５はキャリー信号を出力し、第４トランジスタＴ４は前のステージのキャリー信号を受信し、第２トランジスタＴ２及び第９トランジスタＴ９は、次のステージのキャリー信号を受信し、第６トランジスタＴ６は次の次ステージのキャリー信号を受信する。
【０１０３】
言い換えれば、第ｎ回路ステージＣＳｎの第ｎキャリー信号Ｃｒｎを出力する第１５トランジスタＴ１５は第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第４トランジスタＴ４と接続し、第（ｎ−１）回路ステージＣＳ（ｎ−１）の第２及び第９トランジスタＴ２、Ｔ９と接続し、第（ｎ−２）回路ステージＣＳ（ｎ−２）の第６トランジスタＴ６と接続する。
【０１０４】
第１５トランジスタＴ１５の出力電極ＤＥ１５は、第１接続ラインＬ１１を通じて第４トランジスタＴ４の制御電極ＧＥ４と接続し、第１５トランジスタＴ１５の出力電極ＤＥ１５は第２接続ラインＬ１２を通じて第２トランジスタＴ２及び第９トランジスタＴ９の制御電極ＧＥ２、ＧＥ９と接続し、第１５トランジスタＴ１５の出力電極ＤＥ１５は、第３接続ラインＬ１３を通じて前記第６トランジスタＴ６の制御電極ＧＥ６と接続する。第１接続ラインＬ１１、第２接続ラインＬ１２及び第３接続ラインＬ１３は、第１金属パターンで形成され、第１５トランジスタＴ１５の出力電極ＤＥ１５は第２金属パターンで形成される。
【０１０５】
順方向スキャンモードに従って、第１回路ステージＣＳ１の第４トランジスタＴ４は垂直開始ライン３１２と接続されて第Ｎ回路ステージＣＳＮの第４トランジスタＴ４は前のステージの、第（Ｎ−１）回路ステージＣＳ（Ｎ−１）の第１５トランジスタＴ１５と接続される。第１回路ステージＣＳ１において、第１接続ラインＬ１１は、第４トランジスタＴ４の制御電極と垂直開始ライン３１２を接続する。例えば、垂直開始ライン３１２が第１金属パターンで形成された場合、第１接続ラインＬ１１は、垂直開始ライン３１２と一つのパターンで形成され、垂直開始ライン３１２と接続され、垂直開始ライン３１２が第２金属パターンで形成された場合、第１接続ラインＬ１１はコンタクト部を通じて垂直開始ライン３１２と接続される。
【０１０６】
第１５トランジスタＴ１５の出力電極ＤＥ１５は、第１コンタクト部ＣＴ１を通じて第１接続ラインＬ１１と接続し、第２コンタクト部ＣＴ２を通じて第２接続ラインＬ１２と接続し、第３コンタクト部ＣＴ３を通じて第３接続ラインＬ１３と接続する。
【０１０７】
これと共に、シフトレジスタ３１１の各ステージは第１接続ラインＬ１１、第２接続ラインＬ１２及び第３接続ラインＬ１３を通じて隣接するステージと電気的に接続される。
【０１０８】
図５及び図１０を参照すれば、フォーリング回路３２１の各ステージは順方向トランジスタＴ１４１及び逆方向トランジスタＴ１４２を含む。各ステージに含まれたトランジスタＴ１４１、Ｔ１４２は、第１金属パターンで形成された制御電極と、第２金属パターンで形成された入力及び出力電極を含む。第１金属パターンの上には第１絶縁層が形成され、第２金属パターンは第１絶縁層上に形成され、第２金属パターンの上には第２絶縁層が形成される。第１及び第２金属パターンは第１及び第２絶縁層に形成されたコンタクトホールを通じて第３導電パターンを通じて接続される。第１金属パターンはゲートラインを含む。第１金属パターンは表示領域に形成されたゲートラインを含み、第２金属パターンは表示領域に形成されたデータラインを含み、第３導電パターンは表示領域に形成された画素電極を含む。
【０１０９】
順方向トランジスタＴ１４１は次のゲートラインと接続した制御電極ＧＥ１４１、現在のゲートラインに接続された入力電極ＳＥ１４１、及び補助オフライン３２２に接続された出力電極ＤＥ１４１を含む。順方向トランジスタＴ１４１は、次のゲートラインに印加されたゲートオン信号を受信して、現在のゲートラインに印加されたゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。ここで、次のゲートラインは順方向スキャンモードに従って現在の駆動されるゲートラインが第ｎゲートラインならば、次のゲートラインは第（ｎ＋１）ゲートラインである。
【０１１０】
例えば、第ｎフォーリングステージＦＳｎの順方向トランジスタＴ１４１は、第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）、第ｎゲートラインＧＬｎ、及び補助オフライン３２２と接続される。順方向トランジスタＴ１４１の制御電極ＧＥ１４１は、第４接続ラインＬ１４を通じて第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）と接続し、順方向トランジスタＴ１４１の入力電極ＳＥ１４１は第５接続ラインＬ１５を通じて第ｎゲートラインＧＬｎと接続される。第４接続ラインＬ１４は第１金属パターンであってもよく、第５接続ラインＬ１５は第２金属パターンであってもよい。
【０１１１】
順方向トランジスタＴ１４１の制御電極ＧＥ１４１及び第４接続ラインＬ１４は一つの第１金属パターンで形成され接続することができる。順方向トランジスタＴ１４１の入力電極ＳＥ１４１は第４コンタクト部ＣＴ４を通じて第１金属パターンで形成された第ｎゲートラインＧＬｎと接続される。順方向トランジスタＴ１４１の出力電極ＤＥ１４１は第５コンタクト部ＣＴ５を通じて第１金属パターンで形成された補助オフライン３２２と接続される。
【０１１２】
逆方向トランジスタＴ１４２は隣接したゲートラインと接続しない。即ち、逆方向トランジスタＴ１４２は実質的に動作しない。
【０１１３】
例えば、第ｎフォーリングステージＦＳｎの逆方向トランジスタＴ１４２は、電気的にフローティングされた制御電極ＧＥ１４２を含む。逆方向トランジスタＴ１４２の入力電極ＳＥ１４２は、隣接したゲートライン、第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）及び第ｎゲートラインＧＬｎと接続しない。
【０１１４】
図５及び図１０に示すように、逆方向トランジスタＴ１４２の入力電極ＳＥ１４２の端部には第６コンタクト部ＣＴ６が形成される。しかし、第６コンタクト部ＣＴ６が形成された領域には第ｎゲートラインＧＬｎと電気的に接続された金属パターンが形成されない。従って、逆方向トランジスタＴ１４２の入力電極ＳＥ１４２は第ｎゲートラインＧＬｎと電気的に接続しない。結果的に、第６コンタクト部ＣＴ６は順方向スキャンモードにはコンタクト機能ができない。しかし、後述する逆方向スキャンモードにコンタクト機能が実行される。
【０１１５】
図１１及び図１２は、逆方向スキャンモードに係る図１に示した表示パネルの平面図である。図１１は、逆方向スキャンモードに係るメイン駆動回路の概略的な平面図である。図１２は、逆方向スキャンモードに係る補助駆動回路の概略的な平面図である。
【０１１６】
図２及び図１１を参照すれば、シフトレジスタ３１１の各ステージは、第２、第４、第６、第９及び第１５トランジスタＴ２、Ｔ４、Ｔ６、Ｔ９、Ｔ１５を含む。第２、第４、第６、第９及び第１５トランジスタＴ２、Ｔ４、Ｔ６、Ｔ９、Ｔ１５は、第１金属パターンで形成された制御電極と、第２金属パターンで形成された入力電極及び出力電極を含む。第１金属パターンの上には第１絶縁層が形成され、第２金属パターンは第１絶縁層上に形成され、第２金属パターンの上には第２絶縁層が形成される。第１及び第２金属パターンは、第１及び第２絶縁層に形成されたコンタクトホールを介して第３導電パターンを通じて接続される。第１金属パターンは表示領域に形成されたゲートラインを含み、第２金属パターンは表示領域に形成されたデータラインを含み、第３導電パターンは表示領域に形成された画素電極を含む。
【０１１７】
各ステージの第１５トランジスタＴ１５はキャリー信号を出力し、第４トランジスタＴ４は前のステージのキャリー信号を受信し、第２トランジスタＴ２及び第９トランジスタＴ９は、次のステージのキャリー信号を受信し、第６トランジスタＴ６は次の次ステージのキャリー信号を受信する。
【０１１８】
言い換えれば、第ｎ回路ステージＣＳｎの第ｎキャリー信号Ｃｒｎを出力する第１５トランジスタＴ１５は第（ｎ−１）回路ステージＣＳ（ｎ−１）の第４トランジスタＴ４と接続し、第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第２トランジスタＴ２及び第９トランジスタＴ９と接続し、第（ｎ＋２）回路ステージＣＳ（ｎ＋２）の第６トランジスタＴ６と接続する。
【０１１９】
即ち、第１５トランジスタＴ１５の出力電極ＤＥ１５は第１接続ラインＬ２１を通じて第４トランジスタＴ４の制御電極ＧＥ４と接続され、前記第１５トランジスタＴ１５の出力電極ＤＥ１５は第２接続ラインＬ２２を通じて前記第２トランジスタＴ２及び第９トランジスタＴ９の制御電極ＧＥ２、ＧＥ９と接続され、第１５トランジスタＴ１５の出力電極ＤＥ１５は第３接続ラインＬ２３を通じて第６トランジスタＴ６の制御電極ＧＥ６と接続される。第１接続ラインＬ２１、第２接続ラインＬ２２、及び第３接続ラインＬ２３は、第１金属パターンで形成され、第１５トランジスタＴ１５の出力電極ＤＥ１５は第２金属パターンで形成される。
【０１２０】
逆方向スキャンモードに従って、第Ｎ回路ステージＣＳＮの第４トランジスタＴ４は、垂直開始ライン３１２と接続されて第１回路ステージＣＳ１の第４トランジスタＴ４は前のステージである、第２回路ステージＣＳ２の第１５トランジスタＴ１５と接続される。第Ｎ回路ステージＣＳＮで、第１接続ラインＬ２１は、第４トランジスタＴ４の制御電極と垂直開始ライン３１２を接続する。例えば、垂直開始ライン３１２が第１金属パターンで形成された場合、第１接続ラインＬ２１は、一つのパターンで垂直開始ライン３１２と接続され、垂直開始ライン３１２が第２金属パターンで形成された場合、第１接続ラインＬ２１は、コンタクト部を通じて垂直開始ライン３１２と接続される。
【０１２１】
第１５トランジスタＴ１５の出力電極ＤＥ１５は、第１コンタクト部ＣＴ１を通じて第１接続ラインＬ２１と接続され、第２コンタクト部ＣＴ２を通じて第２接続ラインＬ２２と接続され、第３コンタクト部ＣＴ３を通じて第３接続ラインＬ２３と接続される。
【０１２２】
これと共に、シフトレジスタ３１１の各ステージは第１接続ラインＬ２１、第２接続ラインＬ２２、及び第３接続ラインＬ２３を通じて隣接したステージと電気的に接続することができる。
【０１２３】
図８及び図１２を参照すれば、フォーリング回路３２１の各ステージは順方向トランジスタＴ１４１及び逆方向トランジスタＴ１４２を含む。各ステージに含まれたトランジスタＴ１４１、Ｔ１４２は、第１金属パターンで形成された制御電極、第２金属パターンで形成された入力及び出力電極を含む。第１金属パターンの上には第１絶縁層が形成され、第２金属パターンは第１絶縁層上に形成され、第２金属パターンの上には第２絶縁層が形成される。第１及び第２金属パターンは、第１及び第２絶縁層に形成されたコンタクトホールを通じて第３導電パターンを通じて接続される。第１金属パターンはゲートラインを含むことができる。第１金属パターンは表示領域に形成されたゲートラインを含み、第２金属パターンは表示領域に形成されたデータラインを含み、第３導電パターンは表示領域に形成された画素電極を含む。
【０１２４】
逆方向トランジスタＴ１４２は次のゲートラインと接続した制御電極ＧＥ１４２と、現在のゲートラインに接続された入力電極ＳＥ１４２及び補助オフライン３２２に接続された出力電極ＤＥ１４２を含む。逆方向トランジスタＴ１４２は、次のゲートラインに印加されたゲートオン信号を受信し、現在のゲートラインに印加されたゲートオン信号を第１オフ信号でフォーリングする。ここで、次のゲートラインは逆方向スキャンモードに従って現在の駆動されるゲートラインが第ｎゲートラインならば次のゲートラインは第（ｎ−１）ゲートラインである。
【０１２５】
例えば、第ｎフォーリングステージＦＳｎの逆方向トランジスタＴ１４２は、第（ｎ−１）ゲートラインＧＬ（ｎ−１）、第ｎゲートラインＧＬｎ、及び補助オフライン３２２と接続される。逆方向トランジスタＴ１４２の制御電極ＧＥ１４２は第４接続ラインＬ２４を通じて第（ｎ−１）ゲートラインＧＬ（ｎ−１）と接続され、逆方向トランジスタＴ１４２の入力電極ＳＥ１４２は第５接続ラインＬ２５を通じて第ｎゲートラインＧＬｎと接続される。第４接続ラインＬ２４は第１金属パターンで形成され、第５接続ラインＬ２５は第２金属パターンで形成される。
【０１２６】
逆方向トランジスタＴ１４２の制御電極ＧＥ１４２及び第４接続ラインＬ２４は、一つの第１金属パターンで形成されて接続することができる。逆方向トランジスタＴ１２４の入力電極ＳＥ１４２は第６コンタクト部ＣＴ６を通じて第１金属パターンで形成された第ｎゲートラインＧＬｎと接続される。順方向トランジスタＴ１４１の出力電極ＤＥ１４１は第５コンタクト部ＣＴ５を通じて第１金属パターンで形成された補助オフライン３２２と接続される。
【０１２７】
順方向トランジスタＴ１４１は隣接したゲートラインと接続されない。即ち、順方向トランジスタＴ１４１は実質的に動作しない。
【０１２８】
例えば、第ｎフォーリングステージＦＳｎの順方向トランジスタＴ１４１は、制御電極ＧＥ１４１が電気的にフローティングされる。順方向トランジスタＴ１４１の入力電極ＳＥ１４１は隣接したゲートライン、第（ｎ−１）ゲートラインＧＬ（ｎ−１）及び第ｎゲートラインＧＬｎと接続しない。
【０１２９】
図８及び図１２に示したように、順方向トランジスタＴ１４１の入力電極ＳＥ１４１の端部には第４コンタクト部ＣＴ４が形成される。しかし、第４コンタクト部ＣＴ４が形成された領域には第ｎゲートラインＧＬｎまたは、第ｎゲートラインＧＬｎと電気的に接続された金属パターンが形成されない。従って、順方向トランジスタＴ１４１の入力電極ＳＥ１４１は、第ｎゲートラインＧＬｎと電気的に接続されない。結果的に、第４コンタクト部ＣＴ４は逆方向スキャンモードにはコンタクト機能ができなく、上述した順方向スキャンモードにコンタクト機能を実行する。
【０１３０】
図９、図１０、図１１及び図１２を比較すると、第１ないし第５接続ラインを含む第１金属パターンＬ１１、Ｌ１２、Ｌ１３、Ｌ１４、Ｌ１５、Ｌ２１、Ｌ２２、Ｌ２３、Ｌ２４、Ｌ２５を除いた第２金属パターン及びコンタクト部は順方向スキャンモードと逆方向スキャンモードで同一のマスクを用いて形成することができる。従って、スキャンモードの方向に従って第１金属パターンを形成するための一つのマスクのみを変更して簡単に製造することができる。
【０１３１】
以下では、上述した実施形態と同じ構成要素に対しては同じ図面符号を与えて繰り返される説明は省略する。
【０１３２】
図１３は、本発明の他の実施形態に係る順方向スキャンモードの第ｎ回路ステージを示す等価回路図である。
【０１３３】
図１３を参照すれば、第ｎ回路ステージＣＳｎは図４で説明した実施形態と比較して第３プルダウン４６３、第４プルダウン部４３４及び安定化部４９０をさらに含む。
【０１３４】
第３プルダウン部４６３は、第１７トランジスタＴ１７を含み、第１７トランジスタＴ１７は、第２入力端子ＩＮ２に接続された制御電極、第２出力ノードＯ２に接続された入力電極及び第２オフ端子ＶＴ２に接続された出力電極を含む。
【０１３５】
第４プルダウン部４６４は第５トランジスタＴ５を含み、第５トランジスタＴ５は第１入力端子ＩＮ１に接続された制御電極、第２制御ノードＮに接続された入力電極及び第２オフ端子ＶＴ２に接続された出力電極を含む。
【０１３６】
安定化部４９０は第１６トランジスタＴ１６を含み、第１６トランジスタＴ１６は、第１プルダウン部４６１の出力電極と接続した制御電極及び入力電極を含み、第２オフ端子ＶＴ２と接続した出力電極を含む。
【０１３７】
一方、逆方向スキャンモードによれば、第ｎ回路ステージＣＳｎの第１入力端子ＩＮ１は、前のステージのキャリー信号の第（ｎ＋１）回路ステージＣＳ（ｎ＋１）の第（ｎ＋１）キャリー信号Ｃｒ（ｎ＋１）を受信する。第ｎ回路ステージＣＳｎの第２入力端子ＩＮ２次のステージのキャリー信号の第（ｎ−１）回路ステージＣＳ（ｎ−１）の第（ｎ−１）キャリー信号Ｃｒ（ｎ−１）を受信する。第ｎ回路ステージＣＳｎの第３入力端子ＩＮ３は、次の次ステージのキャリー信号の第（ｎ−２）回路ステージＣＳ（ｎ−２）の第ｎ−２キャリー信号Ｃｒ（ｎ−２）を受信する。
【０１３８】
図１４は、本発明の他の実施形態に係る補助駆動回路を示すブロック図である。
【０１３９】
図１４を参照すれば、補助駆動回路４２０はフォーリング回路４２１及び補助オフライン４２２を含む。
【０１４０】
フォーリング回路４２１は、第１〜第ＮフォーリングステージＦＳ１、…、ＦＳｎ、…、ＦＳＮを含む。各フォーリングステージはゲートラインと電気的に接続された順方向トランジスタＴ１４１と逆方向トランジスタＴ１４２を含む。
【０１４１】
第ｎフォーリングステージＦＳｎの順方向トランジスタＴ１４１は順方向スキャンモードにより次のゲートラインである、第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）と接続した制御電極、現在のゲートラインである、第ｎゲートラインＧＬｎと接続した入力電極、及び前記補助オフライン４２２と接続した出力電極を含む。
【０１４２】
第ｎフォーリングステージＦＳｎの逆方向トランジスタＴ１４２は逆方向スキャンモードにより次のゲートラインである、第（ｎ−１）ゲートラインＧＬ（ｎ−１）と接続した制御電極と、現在のゲートラインである、第ｎゲートラインＧＬｎと接続した入力電極及び補助オフライン４２２と接続した出力電極を含む。
【０１４３】
順方向スキャンモード時、フレームの第ｎ区間の間、第ｎフォーリングステージＦＳｎの順方向トランジスタＴ１４１は第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）に印加されたゲートオン信号に応答してターンオンされて、第ｎゲートラインＧＬｎに印加されたゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。一方、フレームの第ｎ区間の間、逆方向トランジスタＴ１４２は、第（ｎ−１）ゲートラインＧＬ（ｎ−１）に印加された第１オフ信号ＶＳＳ１に応答してターンオフされる。従って、順方向スキャンモード時、逆方向トランジスタＴ１４２はターンオフされてフォーリング機能を実行しない。
【０１４４】
逆方向スキャンモード時、フレームの第ｎ区間の間、第ｎフォーリングステージＦＳｎの逆方向トランジスタＴ１４２は、第（ｎ−１）ゲートラインＧＬ（ｎ−１）に印加されたゲートオン信号に応答しターンオンされて、第ｎゲートラインＧＬｎに印加されたゲートオン信号を第１オフ信号ＶＳＳ１でフォーリングする。一方、フレームの第ｎ区間の間、順方向トランジスタＴ１４１は第（ｎ＋１）ゲートラインＧＬ（ｎ＋１）に印加された第１オフ信号ＶＳＳ１に応答してターンオフされる。従って、逆方向スキャンモード時、順方向トランジスタＴ１４１はターンオフされてフォーリング機能を実行しない。
【０１４５】
上述した実施形態の通り、第ＮフォーリングステージＦＳＮの順方向トランジスタＴ１４１は第１ダミーゲートラインＤＧＬ１と接続され、第１フォーリングステージＦＳ１の逆方向トランジスタＴ１４２は、第２ダミーゲートラインＤＧＬ２と接続される。
【０１４６】
本実施形態に係る補助駆動回路４２０は、順方向スキャンモードと逆方向スキャンモードで同一に構成される。従って、スキャンモードによって互いに異なる第１金属パターンを有する上述した実施形態と異なるように順方向スキャンモードと逆方向スキャンモードに同じ構造の第１金属パターンを有することができる。
【０１４７】
以上、本発明の実施形態によれば、シフトレジスタの第１金属パターンのみを変更することによって順方向スキャンモード及び逆方向スキャンモードに同一に駆動信号を用いることができる。従って、順方向スキャンモード及び逆方向スキャンモードで同じタイミング制御部を用いることができる。また、スキャンモードを決める別途の駆動信号が不要なので、信号ラインの個数を減らすことができる。結果的に、ゲート駆動回路が形成される面積を最小化して狭いベゼル幅（またはＢＭ幅）の表示装置を実現できる。
【０１４８】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１４９】
１００…印刷回路基板
１１０…タイミング制御部
１２０…電圧発生部
２００…データ駆動回路
３００…表示パネル
３１０…メイン駆動回路
３１１…シフトレジスタ
３１２…垂直開始ライン
３２０…補助駆動回路
３２１…フォーリング回路
３２２…補助オフライン
【図１】
0005940817.tif 000002
【図２】
0005940817.tif 000003
【図３】
0005940817.tif 000004
【図４】
0005940817.tif 000005
【図５】
0005940817.tif 000006
【図６】
0005940817.tif 000007
【図７】
0005940817.tif 000008
【図８】
0005940817.tif 000009
【図９】
0005940817.tif 000010
【図１０】
0005940817.tif 000011
【図１１】
0005940817.tif 000012
【図１２】
0005940817.tif 000013
【図１３】
0005940817.tif 000014
【図１４】
0005940817.tif 000015