(57)【特許請求の範囲】
【請求項１】
複数のゲート回路を、互いに絶縁した高周波信号で駆動する回路であって、
同じデューティー比で互いに位相ずれした相補の電圧信号であって、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が高電位の同電位と低電位の同電位である同電位期間とを、各電位を時系列で高電位と低電位とで交互に切り換えて備える二つの入力信号を出力する入力信号形成回路と、
一次側コイルの両端の各入力端子に、前記入力信号形成回路の各相の出力端子が接続されたゲートドライバトランスと、
入力端子に前記ゲートドライバトランスの出力端子が接続され、前記ゲートドライバトランスの二次側コイルに流れる二次電流を電流−電圧変換して得られる絶縁駆動信号を前記ゲート回路に出力する電流−電圧変換回路とを備え、
前記入力信号形成回路は、前記ゲートドライバトランスの一次側コイルに対して、前記相補電位期間において励磁電流および負荷電流を流し、前記同電位期間において励磁電流を流し、
前記電流−電圧変換回路は、前記相補電位期間において前記二次電流を正電圧及び負電圧に変換し、前記ゲート回路に正電圧と負電圧の絶縁駆動信号を交互に印加することを特徴とする、高周波絶縁ゲートドライバ回路。
【請求項２】
前記電流−電圧変換回路は、それぞれ抵抗と整流ダイオードとを並列接続してなる第１の並列回路と第２の並列回路とを直並列接続して構成され、
前記第１の並列回路は、前記ゲートドライバトランスの二次側コイルの巻始め側において、整流ダイオードの順方向を前記ゲート回路に向けて直列接続され、
前記第２の並列回路は、前記ゲートドライバトランスの二次側コイルの巻始め側と巻き終わり側の間において、整流ダイオードの順方向を前記ゲート回路の入力端に向けて並列接続されることを特徴とする、請求項１に記載の高周波絶縁ゲートドライバ回路。
【請求項３】
前記第１の並列回路及び／又は第２の並列回路は、コンデンサを並列接続することを特徴とする、請求項２に記載の高周波絶縁ゲートドライバ回路。
【請求項４】
前記電流−電圧変換回路において、前記第１の並列回路の抵抗の抵抗値と前記第２の並列回路の抵抗の抵抗値は、前記ゲートドライバトランスから見た入力インピーダンスを所定値に調整することを特徴とする、請求項２に記載の高周波絶縁ゲートドライバ回路。
【請求項５】
前記第１の並列回路の抵抗の抵抗値と前記第２の並列回路の抵抗の抵抗値は同一抵抗及び許容分を含む同等の抵抗値であることを特徴とする、請求項４に記載の高周波絶縁ゲートドライバ回路。
【請求項６】
前記第１の並列回路の抵抗の抵抗値と前記第２の並列回路の抵抗の抵抗値は、ゲートドライバトランスと電流−電圧変換回路との間の伝送線路の特性インピーダンスと同じであることを特徴とする、請求項４に記載の高周波絶縁ゲートドライバ回路。
【請求項７】
前記ゲートドライバトランスの一次側又は二次側にコモンモードトランスを備え、前記コモンモードトランスの特性インピーダンスは、ゲートドライバトランスと電流−電圧変換回路との間の伝送線路の特性インピーダンスと同じであることを特徴とする、１から６の何れか一つの記載の高周波絶縁ゲートドライバ回路。
【請求項８】
前記入力信号形成回路は、
高周波パルス信号を形成するパルス信号形成回路と、
前記高周波パルス信号の二値に基づいて、高電位又は低電位の入力信号を出力する二つのゲートドライバトランス駆動素子を備えることを特徴とする、請求項１から７の何れか一つに記載の高周波絶縁ゲートドライバ回路。
【請求項９】
高周波パルス信号を形成する制御回路を備え、
前記入力信号形成回路は、
前記制御回路が形成する高周波パルス信号の二値信号に基づいて、高電位又は低電位の入力信号を出力する二つのゲートドライバトランス駆動素子を備えることを特徴とする、請求項１から８の何れか一つに記載の高周波絶縁ゲートドライバ回路。
【請求項１０】
前記ゲート回路は、スイッチング素子と、当該スイッチング素子を駆動するゲートドライバ回路との高周波スイッチングモジュールで構成され、
前記ゲートドライバ回路は、前記電流−電圧変換回路から出力された絶縁駆動信号によって前記スイッチング素子のオン／オフ制御を行うことを特徴とする、請求項１から９の何れか一つに記載の高周波絶縁ゲートドライバ回路。
【請求項１１】
前記複数のゲート回路は、負荷に高電位を印加する高圧側ゲート回路と負荷に低電位を印加する低圧側ゲート回路とのフルブリッジ又はハーフブリッジで構成され、
高圧側ゲート回路および低圧側ゲート回路の各入力端にそれぞれ高周波絶縁ゲートドライバ回路が接続されることを特徴とする、請求項１から１０の何れか一つに記載の高周波絶縁ゲートドライバ回路。
【請求項１２】
高圧側のゲートドライバトランス駆動素子は電源電圧に基づいた前記高電位又は低電位の入力信号を形成し、
低圧側のゲートドライバトランス駆動素子は接地電圧、又は零電圧を含む基準電圧に基づいた前記高電位又は低電位の入力信号を形成することを特徴とする、請求項８又は９に記載の高周波絶縁ゲートドライバ回路。
【請求項１３】
高圧側のゲートドライバトランス駆動素子は正の電源電圧に基づいた前記高電位又は低電位の入力信号を形成し、
低圧側のゲートドライバトランス駆動素子は負の電源電圧に基づいた前記高電位又は低電位の入力信号を形成することを特徴とする、請求項８又は９に記載の高周波絶縁ゲートドライバ回路。
【請求項１４】
複数のゲート回路を、互いに絶縁した複数の高周波信号で駆動する方法であって、
ゲートドライバトランスの一次側コイルの両端の各入力端子に、同じデューティー比で互いに位相ずれした相補の電圧信号であって、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が高電位の同電位と低電位の同電位である同電位期間とを、各電位を時系列で高電位と低電位とで交互に切り換えて備える二つの入力信号を印加し、
前記ゲートドライバトランスの一次側コイルにおいて、前記相補電位期間において励磁電流および負荷電流を流し、前記同電位期間において励磁電流を流し、
前記相補電位期間において前記ゲートドライバトランスの二次側コイルに流れる二次電流を正電圧及び負電圧に変換し、前記ゲート回路に正電圧と負電圧の絶縁駆動信号を交互に印加し、
前記絶縁駆動信号によって前記ゲート回路を駆動することを特徴とする、ゲート回路駆動方法。
【請求項１５】
それぞれ抵抗と整流ダイオードとを並列接続してなる第１の並列回路と第２の並列回路とを直並列接続して構成され、
前記ゲートドライバトランスの二次側コイルの巻始め側において、抵抗と整流ダイオードとを並列接続回路であって、整流ダイオードの順方向を前記ゲート回路に向けて直列接続される第１の並列回路と、
前記ゲートドライバトランスの二次側コイルの巻始め側と巻き終わり側の間において、抵抗と整流ダイオードとを並列接続回路であって、整流ダイオードの順方向を前記ゲート回路の入力端に向けて並列接続される第２の並列回路とを直並列接続して構成され、前記ゲートドライバトランスの二次側コイルに接続された電流−電圧変換回路によって前記電流−電圧変換を行い、
前記入力信号の差電圧が前記第１の並列回路の整流ダイオードの順方向に対して負電圧である期間において、前記絶縁駆動信号の電位を前記第２の並列回路の整流ダイオードによって順方向電圧分だけ逆方向にバイアスすることを特徴とする、請求項１４に記載のゲート回路駆動方法。
【請求項１６】
二つのゲートドライバトランス駆動素子を備え、
一方のゲートドライバトランス駆動素子に、二値の高周波パルス信号の高電位の信号を印加して高電位の入力信号を生成し、
他方のゲートドライバトランス駆動素子に、二値の高周波パルス信号の低電位の信号を印加して低電位の入力信号を生成することを特徴とする、請求項１４又は１５に記載のゲート回路駆動方法。
【請求項１７】
前記電流−電圧変換回路から出力された絶縁駆動信号は、前記ゲート回路が備えるゲートドライバ回路により駆動電圧を生成し、当該駆動電圧によって前記ゲート回路が備えるスイッチング素子のオン／オフ制御を行うことを特徴とする、請求項１４から１６の何れか一つに記載のゲート回路駆動方法。
【請求項１８】
前記二つの入力信号間の位相差によって絶縁駆動信号のデューティーを調整することを特徴とする、請求項１４から１７の何れか一つに記載のゲート回路駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体スイッチング素子のゲート回路を駆動するゲートドライバ回路およびゲート回路の駆動方法に関し、１ＭＨｚから１００ＭＨｚの高周波電力を出力する高周波増幅装置に適応する。
【背景技術】
【０００２】
インバータ等の電力変換装置では、負荷を駆動するスイッチング素子のゲート回路を主電源と直列接続し、ブリッジ回路等によって負荷の電流方向を切り換えている。
【０００３】
図９（ａ）は電力変換装置の構成例を示している。ここでは、スイッチング素子１０１Ａ〜１０１Ｄでフルブリッジを構成し、駆動電源１０３と負荷１０４との接続を切り換える例を示している。
【０００４】
スイッチング素子１０１Ａ〜１０１Ｄはそれぞれゲートドライバ回路１０２Ａ〜１０２Ｄによってオン／オフが制御されている。
【０００５】
ゲートドライバ回路１０２Ａ及びゲートドライバ回路１０２Ｃは高圧側の入力信号Ｓ-A及びＳ-Cによってスイッチング素子１０１Ａ及びスイッチング素子１０１Ｃのオン／オフを制御し、ゲートドライバ回路１０２Ｂ及びゲートドライバ回路１０２Ｄは低圧側の入力信号Ｓ-B及びＳ-Dによってスイッチング素子１０１Ｂ及びスイッチング素子１０１Ｄのオン／オフを制御し、負荷１０４に対する電流方向の切り換えを行う。
【０００６】
このゲートドライバ回路は、高圧側及び低圧側のゲートドライバ回路のオン／オフ状態によって、低圧側のスイッチング素子１０１Ｂ，１０１Ｄの基準電位は変動しないものの、高圧側のスイッチング素子１０１Ａ，１０１Ｃの電位は浮動状態にあり基準電位が変動するため、高圧側と低圧側の基準電位が異なり、短絡の要因となる。
【０００７】
この短絡を避けるためには高圧側と低圧側のスイッチング素子の基準電位を電位的に浮動状態にする必要がある。スイッチング素子の基準電位を電位的に浮動状態とするために、各スイッチング素子１０１Ａ〜１０１Ｄをオン／オフ制御するゲートドライバ回路１０２Ａ、１０２Ｃへの入力信号Ｓ-A〜Ｓ-Dを電気的に絶縁する必要がある。
【０００８】
図９（ｂ）は絶縁素子を用いた電力変換装置の構成例を示している。ここでは、スイッチング素子１０１Ａ，１０１Ｂでハーフブリッジを構成し、駆動電源１０３と負荷１０４との接続を切り換える例を示している。
【０００９】
ゲートドライバ回路１０２Ａ，１０２Ｂの入力側には絶縁素子１０５Ａ，１０５Ｂが接続され、絶縁素子１０５Ａ，１０５Ｂによって入力信号Ｓ-A，Ｓ-Bと絶縁駆動信号Ｓisoとは電気的に絶縁される。ゲートドライバ回路の入力信号を電気的に絶縁する絶縁素子としてフォトカプラやパルストランスが知られている。（特許公報１，２）
【００１０】
なお、パルストランスはゲート回路を駆動するトランスとして用いられゲートドライバトランスとも呼ばれる。
【００１１】
図１０はフォトカプラを用いた回路例を示している。図１０（ａ）に示す駆動回路では、スイッチング素子１０１Ａ，１０１Ｂを駆動するゲートドライバ回路１０２Ａ、１０２Ｂにフォトカプラ１０５Ａ，１０５Ｂを接続することによって、入力信号Ｓ-Aと絶縁駆動信号Ｓiso-Aとの絶縁、及び入力信号Ｓ-Bと絶縁駆動信号Ｓiso-Bとの絶縁を行っている。
【００１２】
なお、高周波ＭＯＳ−ＦＥＴ等のスイッチング素子１０１と、ＦＥＴドライバ等のゲートドライバ回路１０２とを合わせてドライバ内蔵ＲＦ−ＭＯＳモジュールを構成することができる。
【００１３】
図１０（ｂ）は駆動信号波形を示している。（b-1）は高圧側の入力信号Ｓ-Aを示し、（b-3）はフォトカプラで絶縁して得られる高圧側の絶縁駆動信号Ｓiso-Aを示している。また、（b-2）は低圧側の入力信号Ｓ-Bを示し、（b-4）はフォトカプラで絶縁して得られる低圧側の絶縁駆動信号Ｓiso-Bを示している。
【００１４】
図１１はゲートドライバトランス（パルストランス）を用いて絶縁を行う回路例を示している。図１１（ａ）に示す駆動回路では、スイッチング素子１０１Ａ，１０１Ｂを駆動するゲートドライバ回路１０２Ａ，１０２Ｂに自由磁化トランス回路１０６Ａ，１０６Ｂを接続することによって、入力信号Ｓ-Aと絶縁駆動信号Ｓiso-Aとの絶縁、及び入力信号Ｓ-Bと絶縁駆動信号Ｓiso-Bとの絶縁を行っている。図１１（ａ）に示す回路例においても図１０（ａ）の回路例と同様に、高周波ＭＯＳ−ＦＥＴ等のスイッチング素子１０１Ａ，１０１Ｂと、ＦＥＴドライバ等のゲートドライバ回路１０２Ａ，１２０Ｂとを合わせてドライバ内蔵ＲＦ−ＭＯＳモジュールを構成することができる。
【００１５】
図１１に示した自由磁化トランス回路１０６Ａ，１０６Ｂは、ゲートドライバトランス（パルストランス）をフォワード方式で構成した絶縁回路であり、ゲートドライバトランス（パルストランス）１０６ａの一次側コイルにＦＥＴ１０６ｂを直列接続すると共に、一次側コイルに整流ダイオードと抵抗の直列回路を並列接続し、二次コイル側の出力端に整流回路１０６ｄを接続して構成される。
【００１６】
自由磁化トランス回路１０６では、トランスを片方向のみで励磁し、スイッチング素子がオフ状態にある期間においてコイルに蓄積されたエネルギーを放出することで磁化状態をリセットする。一次側コイルに並列接続される整流ダイオードと抵抗の直列回路は、リセット回路（スナバ回路）１０６ｃを構成している。
【００１７】
ここでは、磁化されたコイルの磁化状態のリセットを、コイルに蓄積されたエネルギーの自然放出によって行っている。この磁化状態のリセットは外部作用によらず自由に行わせることから“自由磁化”と称している。
【００１８】
図１１（ｂ）は駆動信号波形を示している。（b-1）は高圧側の入力信号Ｓ-Aを示し、（b-2）は低圧側の入力信号Ｓ-Bを示し、（b-3）はゲートドライバトランスで絶縁して得られる高圧側の絶縁駆動信号Ｓiso-Aを示し、（b-4）はゲートドライバトランスで絶縁して得られる低圧側の絶縁駆動信号Ｓiso-Bを示している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第５４１６６７３号
【特許文献２】特開２００８−２７０５４８号
【発明の概要】
【発明が解決しようとする課題】
【００２０】
絶縁素子としてフォトカプラを用いた回路構成では、以下のような問題点がある。
（１）フォトカプラを用いた場合には、絶縁の前後で信号に位相差が生じるという問題がある。
【００２１】
図１０(b-1)の入力信号Ｓ-Aと図１０(b-3)の絶縁駆動信号Ｓiso-Aとの比較で示す様に、フォトカプラ自身の伝送遅延によって遅れが生じ、絶縁後の絶縁駆動信号Ｓiso-Aは絶縁前の入力信号Ｓ-Aに対して位相差が発生する。
【００２２】
（２）フォトカプラを用いた場合には、絶縁後の絶縁駆動信号のパルス幅が変動するという問題がある。
【００２３】
図１０(b-2)の入力信号Ｓ-Bと図１０(b-4)の絶縁駆動信号Ｓiso-Bとの比較で示す様に、フォトカプラ内部の閾値のバラつきにより絶縁後の絶縁駆動信号Ｓiso-Bのパルス幅は絶縁前の入力信号Ｓ-Bと比較して増加又は減少する。
【００２４】
（１）および（２）の問題により、高周波のゲート信号を絶縁するためにフォトカプラを使用する場合は、絶縁後の絶縁駆動信号に何らかの補正が必要となる。絶縁後駆動信号を補正しない場合は、負荷がトランスで構成されていると、印加される正負の電圧時間積に差が生じるためトランスが偏磁するという問題が生じる。
【００２５】
（３）フォトカプラを用いた場合には、フォトカプラの動作のバラつきにより高圧側と低圧側のスイッチング素子間が短絡するという問題がある。
【００２６】
フォトカプラの動作にバラつきがある場合には、高圧側の絶縁駆動信号Ｓiso-Aと低圧側の絶縁駆動信号Ｓiso-Bとの間のデットタイムはTd-2の様に短くなり、スイッチング素子１０１Ａとスイッチング素子１０１ＢのＲＦ −ＭＯＳ ＦＥＴ間で上下短絡が発生する。
【００２７】
（４）実際のフォトカプラでは、絶縁側の出力電流が数十μA〜数mAと小さいためノイズに弱いという問題がある。
【００２８】
（５）フォトカプラの絶縁間に存在する寄生容量Ｃisoを通して、高周波の変位電圧が抜けてくるため、フォトカプラが誤点弧するという問題がある。
【００２９】
一方、自由磁化トランスを用いて絶縁を行う場合には、トランスを駆動するＭＯＳ−ＦＥＴ１０６ｂの特性が同じであれば、入力信号と絶縁駆動信号との位相差及びパルス幅のずれを解消することができる他、トランスを駆動するＭＯＳ−ＦＥＴ１０６ｂの性能次第によってはトランスの二次電流Ｉ2を多く流すことが可能であるため、フォトカプラよりもノイズ耐性が高いという利点がある。
【００３０】
しかしながら、自由磁化トランスを用いる場合には以下のような問題点がある。なお、図１１（ｃ）は絶縁後の駆動信号波形を示している。
【００３１】
（６）図１１（c-3）に示すように、励磁電流(Ｉ1の破線及び斜線部分)をリセットするためにＲＥＳＥＴ期間が必要であり、ＲＥＳＥＴ期間において、ＭＯＳ−ＦＥＴ１０６ｂの両端電圧Ｖdsにサージ電圧が生じるという問題がある。
【００３２】
（７）ＲＥＳＥＴ期間のため、図１１(b-1)、(b-2)に示す入力信号Ｓ-Aと入力信号Ｓ-BのデューティーDutyが大きくパルス幅が過大となると励磁電流のリセットが十分に行われず、トランスが偏磁するという問題がある。トランスが偏磁すると、ゲートドライバ回路のＭＯＳ−ＦＥＴが破損するおそれが生じる。
【００３３】
（８）図１１(c-3)中のＰで示す様に、励磁電流をリセットした後、一次側コイルの電流Ｉ1がなくなるため、ＲＥＳＥＴ期間後にコイルの漏れインダクタンスと漏れ寄生容量によって生じる自己共振現象によって、絶縁後の絶縁駆動信号Ｓisoにノイズ分Ｑが乗りやすいという欠点がある。絶縁駆動信号Ｓisoのノイズ分Ｑは高圧側スイッチング素子１０１Ａと低圧側のスイッチング素子１０１Ｂが短絡するおそれがある。
【００３４】
（９）ＭＯＳ−ＦＥＴ１０６ｂの両端電圧Ｖdsに発生したサージ電圧は、トランス１０６ａを駆動するＭＯＳＦＥＴのＤＳ間の電圧を上昇させるため、ＭＯＳ−ＦＥＴ１０６ｂの耐圧を高める必要がある。一般的に高耐圧のＭＯＳ−ＦＥＴはスイッチング速度が遅くなる傾向にあるため、ＲＦ−ＭＯＳモジュールの駆動速度がトランス駆動用のＭＯＳ−ＦＥＴの速度に制限されるおそれがある。
【００３５】
したがって、自由磁化トランスを用いた構成では、リセット期間が必要であり、かつリセット終了時に発生する自己共振現象によって過大な電圧が発生し、スイッチング素子のＲＦ−ＭＯＳが再度オン状態となるという誤動作が発生しやすいという問題がある。この傾向は、周波数が高くなるほど顕著である。
【００３６】
本発明は前記した従来の問題点を解決し、トランスを用いた絶縁回路構成において、励磁電流のリセット期間を不要とし、リセット後の自己共振現象の発生を解消することを目的とする。また、自己共振現象によるノイズ電流の発生を抑制し、ノイズによるスイッチング素子の誤動作を抑制することを目的とする。
【課題を解決するための手段】
【００３７】
本願発明は、高周波信号による複数のゲート回路の駆動において、ゲートドライバトランスによる駆動用入力信号を絶縁する構成においてゲートドライバトランスの一次側コイルに流れる励磁電流を交互に両方向に断続することなく常時流すことによって、励磁電流が片方向のみに流れることに起因するリセット期間を不要とすると共に、リセット後の自己共振現象の発生を解消する。自己共振現象を発生させないことによって、自己共振現象によるノイズ電流の発生を抑制し、ノイズによるスイッチング素子の誤動作を抑制することができる。
【００３８】
本願発明は、装置の態様、及び方法の態様とすることができる。なお、以下では図１〜図３に示した符号に基づいて説明する。
【００３９】
［装置の態様］  
装置の態様において、本願発明の高周波絶縁ゲートドライバ回路は、互いに絶縁した高周波信号によって複数のゲート回路を駆動する。
【００４０】
高周波絶縁ゲートドライバ回路は、入力信号形成回路とゲートドライバトランスと電流−電圧変換回路とを備える。
【００４１】
（入力信号形成回路）
入力信号形成回路は、同じデューティー比で互いに位相ずれした相補の電圧信号の二つの入力信号（Ｓ）を出力する。二つの入力信号は、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が同電位である同電位期間とを備える。二つの入力信号の各電位は、時系列で高電位と低電位とを交互に切り換わる。
【００４２】
入力信号形成回路の一形態は、高周波パルス信号（ＰＳ）を形成するパルス信号形成回路（１１）と、高周波パルス信号の二値に基づいて、高電位又は低電位の入力信号（Ｓ）を出力する二つのゲートドライバトランス駆動素子（１２）を備える。
【００４３】
入力形成信号回路の別の形態は、高周波パルス信号を形成する制御回路（１３）を備え、制御回路（１３）が形成する高周波パルス信号の二値信号に基づいて、高電位又は低電位の入力信号（Ｓ）を出力する二つのゲートドライバトランス駆動素子（１２）を備える。
【００４４】
高電位及び低電位の入力信号の一形態において、高圧側のゲートドライバトランス駆動素子は電源電圧に基づいて高電位の入力信号を形成し、低圧側のゲートドライバトランス駆動素子は接地電圧、又は零電圧を含む基準電圧に基づいて低電位の入力信号を形成する。なお、実際のゲートドライバトランス駆動素子は、素子内に電圧降下があるため、電圧降下分を差し引いた電圧が入力信号として形成される。
【００４５】
また、高電位及び低電位の入力信号の別の形態においては、高圧側のゲートドライバトランス駆動素子は正の電源電圧に基づいて高電位の入力信号を形成し、低圧側のゲートドライバトランス駆動素子は負の電源電圧に基づいて低電位の入力信号を形成する。
【００４６】
（ゲートドライバトランス）
ゲートドライバトランス（２０）は、一次側コイルの両端の各入力端子に、入力信号形成回路の各相の出力端子が接続される。ゲートドライバトランスは、入力信号（Ｓ）を入力し、この入力信号と絶縁した信号を形成する。
【００４７】
本願発明が備えるゲートドライバトランスは、一次側コイルの両端に印加する二つの入力信号（Ｓ）に、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と共に、互いの相の電圧が同電位である同電位期間を備える。ゲートドライバトランス（２０）の一次側コイルには、相補電位期間において励磁電流（ｉm）および負荷電流（ｉL）が流れ、同電位期間において励磁電流（ｉm）が流れる。これによって、一次側コイルには全期間において励磁電流（ｉm）が常時流れることになる。
【００４８】
励磁電流（ｉm）は、相補電位期間における高電位と低電位の関係が時系列で入れ替わることによって、一次側コイルの電流方向が反転するため、励磁電流をリセットさせるリセット期間を不要とすることができる。
【００４９】
また、同電位期間において一次側コイルに励磁電流が流れることによって、自己共振現象によるノイズ電流の発生を抑制することができる。
【００５０】
本願発明の高周波絶縁ゲートドライバ回路が備えるゲートドライバトランスは、一次側コイルに全期間において励磁電流（ｉm）が常時流れるため、コイルは常に磁化された状態に保持される。従来の絶縁回路に用いられる自由磁化トランスでは、励磁電流がリセットされた後に励磁電流が流れない期間があり、この期間ではコイルの磁束状態はゲートドライバトランス回路によって制御されない自由な状態にあり、この期間では自己共振現象によってノイズ電流が発生する場合がある。これに対して、本願発明のゲートドライバトランスは、ゲートドライバトランス回路によって一次側コイルに常に励磁電流を流しているため、コイルの磁束状態はゲートドライバトランス回路によって制御された、言わば拘束された状態となる。そこで、ここでは本願発明が備えるゲートドライバトランスは、従来の自由磁化トランスに対して拘束磁化トランスと称する。
【００５１】
（電流−電圧変換回路）
電流−電圧変換回路（３０）は、入力端子にゲートドライバトランス（２０）の出力端子が接続され、ゲートドライバトランスの二次側コイルに流れる二次電流を電流−電圧変換し、得られた絶縁駆動信号（Ｓiso）をゲート回路に出力する。
【００５２】
本願発明の電流−電圧変換回路（３０）は、抵抗と整流ダイオードとを並列接続してなる第１の並列回路と第２の並列回路とを直並列接続して構成することができる。
【００５３】
第１の並列回路は、ゲートドライバトランスの二次側コイルの巻始め側において、整流ダイオードを順方向がゲート回路の方向となるように直列接続される。一方、第２の並列回路は、ゲートドライバトランスの二次側コイルの巻始め側と巻終わり側の間において、整流ダイオードを順方向がゲート回路の入力端の方向となるように並列接続される。
【００５４】
本願発明の電流−電圧変換回路は、第１の並列回路において直列接続された抵抗、及び第２の並列回路において並列された抵抗によって、ゲートドライバトランスの二次側コイルに流れる電流を電圧に電流−電圧変換すると共に、各抵抗に並列接続された整流ダイオードの整流作用によって、ゲートドライバ回路側方向に向かう電流方向に整流することができる。第１の並列回路及び／又は第２の並列回路は、コンデンサを並列接続する構成としてもよい。
【００５５】
本願発明の電流−電圧変換回路は複数の態様とすることができる。
【００５６】
電流−電圧変換回路の第１の態様は、第１の並列回路の抵抗の抵抗値と第２の並列回路の抵抗の抵抗値によって、ゲートドライバトランスから見た入力インピーダンスを所定値に調整する。第１の並列回路の抵抗の抵抗値と第２の並列回路の抵抗の抵抗値を同等の値とすることによって、ゲートドライバトランスから出力側を見たインピーダンスが常に一定とすることができる。なお、ここで同等の抵抗値は同一の抵抗値に限らず許容分を含むものである。
【００５７】
電流−電圧変換回路の第２の態様は、第１の並列回路の抵抗の抵抗値と第２の並列回路の抵抗の抵抗値を、ゲートドライバトランスと電流−電圧変換回路との間の伝送線路の特性インピーダンスと同じとなるように選定する。第２の態様によれば、ゲートドライバトランスの一次側に入力された入力信号を歪むこと無く絶縁駆動信号としてゲートドライバ回路に伝送することができる。
【００５８】
電流−電圧変換回路の第３の態様は、ゲートドライバトランスの一次側又は二次側にコモンモードトランスを備え、コモンモードトランスの特性インピーダンスを、ゲートドライバトランスと電流−電圧変換回路との間の伝送線路の特性インピーダンスに合わせる。第３の態様によれば、コモンモードトランスによって、ゲートドライバトランスの一次側コイルと二次側コイルの間の寄生容量を通して抜ける同方向に流れるコモンモードノイズ電流を阻止し、変位電圧の影響を低減させることができる。
【００５９】
（回路構成の態様）
本願発明のゲート回路は、スイッチング素子と、スイッチング素子を駆動するゲートドライバ回路とにより高周波スイッチングモジュールを構成することができる。
【００６０】
ゲートドライバ回路は、電流−電圧変換回路から出力された絶縁駆動信号（Ｓiso）によってスイッチング素子のオン／オフ制御を行う。このオン／オフ制御において、高周波スイッチングモジュールを単位として制御してもよい。
【００６１】
本願発明の高周波絶縁ゲートドライバ回路はフルブリッジ又はハーフブリッジで構成することができる。ブリッジを構成する単位は、ゲート回路の他、高周波スイッチングモジュールとすることができる。
【００６２】
ゲート回路をブリッジの構成単位とする場合には、負荷に高電圧を印加する高電圧ゲート回路と負荷に低電圧を印加する低電圧ゲート回路の各入力端にそれぞれ高周波絶縁ゲートドライバ回路を接続する。
【００６３】
高周波スイッチングモジュールをブリッジの構成単位とする場合には、高圧側の高周波スイッチングモジュールと低圧側の高周波スイッチングモジュールの各入力端にそれぞれ電流−電圧変換回路を接続する。
【００６４】
［方法の態様］  
本願発明のゲート回路駆動方法は、複数のゲート回路を、互いに絶縁した複数の高周波信号で駆動する方法であり、ゲートドライバトランス（２０）の一次側コイルの両端の各入力端子に、同じデューティー比で互いに位相ずれした相補の電圧信号であって、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が同電位である同電位期間とを、各電位を時系列で高電位と低電位とで交互に切り換えて備える二つの入力信号（Ｓ）を印加し、ゲートドライバトランス（２０）の一次側コイルにおいて、相補電位期間において励磁電流および負荷電流を流し、同電位期間において励磁電流を流し、ゲートドライバトランス（２０）の二次側コイルに流れる二次電流を電流−電圧変換して得られる絶縁駆動信号（Ｓiso）をゲート回路に入力し、絶縁駆動信号（Ｓiso）によってゲート回路を駆動する。
【００６５】
本願発明のゲート回路駆動方法によれば、一次側コイルの両端に印加する二つの入力信号（Ｓ）に、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と共に、互いの相の電圧が同電位である同電位期間を備え、ゲートドライバトランス（２０）の一次側コイルに、相補電位期間において励磁電流（ｉm）および負荷電流（ｉL）を流し、同電位期間において励磁電流（ｉm）を流す。この励磁電流の流れによって、一次側コイルには全期間において励磁電流（ｉm）が流れることになる。
【００６６】
励磁電流（ｉm）は、相補電位期間における高電位と低電位の関係が時系列で入れ替わることによって、一次側コイルの電流方向が反転するため、励磁電流をリセットさせるリセット期間を不要とすることができる。また、同電位期間において一次側コイルに励磁電流が流れることによって、自己共振現象によるノイズ電流の発生を抑制することができる。
【００６７】
本願発明のゲート回路駆動方法において、ゲートドライバトランス（２０）の二次側コイルに接続された電流−電圧変換回路（３０）によって電流−電圧変換を行う。
【００６８】
電流−電圧変換回路は、それぞれ抵抗と整流ダイオードとを並列接続してなる第１の並列回路と第２の並列回路とを直並列接続して構成され、ゲートドライバトランスの二次側コイルの巻始め側において、抵抗と整流ダイオードとの並列接続回路であって、整流ダイオードの順方向を前記ゲート回路に向けて直列接続される第１の並列回路と、ゲートドライバトランスの二次側コイルの巻始め側と巻き終わり側の間において、抵抗と整流ダイオードとの並列接続回路であって、整流ダイオードの順方向をゲート回路の入力端に向けて並列接続される第２の並列回路とを直並列接続して構成され、ゲートドライバトランス（２０）の二次側コイルに接続される。
【００６９】
入力信号（Ｓ）の差電圧が第１の並列回路の整流ダイオードの順方向に対して負電圧である期間において、絶縁駆動信号（Ｓiso）の電位を第２の並列回路の整流ダイオードによって順方向電圧分だけ逆方向にバイアスする。
【００７０】
入力信号（Ｓ）の差電圧が第１の並列回路の整流ダイオードの順方向に対して負電圧である期間は、第１の並列回路の入力側が低電位で、第２の並列回路を介して接続される第１の並列回路の出力側は高電位となり、電流−電圧変換回路に対して負電圧が印加される負電圧期間に相当している。
【００７１】
入力信号にノイズ分が発生して絶縁駆動信号が変動した場合であっても、ゲートドライバ回路のＭＯＳ−ＦＥＴの入力端電圧は、ゲートドライバ回路の整流ダイオードの順方向電圧分だけ逆方向にバイアスされているため誤動作が防止され、ゲートドライバ回路でオン／オフ制御されるスイッチング素子のＲＦ−ＭＯＳが同時にオン状態となって、高圧側のスイッチング素子と低圧側のスイッチング素子が短絡することを防ぐことができる。
【００７２】
本願発明のゲート回路駆動方法において、二つの入力信号の生成は二つのゲートドライバトランス駆動素子を用いて行うことができ、一方のゲートドライバトランス駆動素子に、二値の高周波パルス信号（ＰＳ）の高電位の信号を印加して高電位の入力信号（Ｓ）を生成し、他方のゲートドライバトランス駆動素子に、二値の高周波パルス信号（ＰＳ）の低電位の信号を印加して低電位の入力信号（Ｓ）を生成する。
【００７３】
ゲートドライバトランスの絶縁作用、及び電流−電圧変換によって入力信号（Ｓ）から得られた絶縁駆動信号（Ｓiso）をゲートドライバ回路に入力し、ゲートドライバ回路で駆動電圧を生成し、生成した駆動電圧によってゲート回路のスイッチング素子のオン／オフ制御する。
【００７４】
絶縁駆動信号のデューティーは、二つの入力信号（Ｓ）間の位相差を変更することによって調整することができる。このデューティー調整は、全期間にわたってインピーダンスを低インピーダンスに維持したまま行うことができる。
【発明の効果】
【００７５】
以上説明したように、本発明によれば、ゲートドライバトランスを用いた絶縁回路において、励磁電流のリセット期間を不要とすることができ、リセット後の自己共振現象の発生を防ぐことができる。また、励磁電流が常時流れることによって自己共振現象によるノイズの発生を抑制し、スイッチング素子の誤動作を抑制することができる。
【００７６】
本願発明の高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法は、フォトカプラ及び自由磁化トランス方式では対応が難しい1MHzから100MHz帯の高周波に好適であり、1MHzから100MHzまでの高周波電力を出力する高周波増幅装置に適応させることができる。
【図面の簡単な説明】
【００７７】
【図１】本願発明の高周波絶縁ゲートドライバ回路の概略構成を説明するための図である。
【図２】本願発明の高周波絶縁ゲートドライバ回路の一構成例を説明するための図である。
【図３】本願発明の高周波絶縁ゲートドライバ回路の電流及び電圧状態を説明するための図である。
【図４】本願発明の高周波絶縁ゲートドライバ回路の励磁電流（ｉm）の流れを説明するための図である。
【図５】本願発明の高周波絶縁ゲートドライバ回路の励磁電流（ｉm）の流れを説明するための図である。
【図６】電流−電圧変換回路の逆バイアス効果、及び絶縁駆動信号のパルス幅調整を説明するための図である。
【図７】本願発明の高周波絶縁ゲートドライバ回路の他の構成例を説明するための図である。
【図８】本願発明の高周波絶縁ゲートドライバ回路のゲートドライバトランス駆動素子の構成例を説明するための図である。
【図９】電力変換装置の構成例を示す図である。
【図１０】フォトカプラを用いた回路例を示す図である。
【図１１】ゲートドライバトランス（パルストランス）を用いた回路例を示す図である。
【発明を実施するための形態】
【００７８】
本願発明の高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法について図１〜図７を用いて説明する。
【００７９】
以下、図１を用いて本願発明の高周波絶縁ゲートドライバ回路の概略構成を説明し、図２〜６を用いて本願発明の高周波絶縁ゲートドライバ回路の一構成例及び動作例を説明し、図７を用いて本願発明の高周波絶縁ゲートドライバ回路の他の構成例を説明し、図８を用いて本願発明の高周波絶縁ゲートドライバ回路が備えるゲートドライバトランス駆動素子の構成例を説明する。
【００８０】
（本願発明の構成）
図１は本願発明の高周波絶縁ゲートドライバ回路の概略構成を説明するための図であり、図１（ａ）は入力信号を形成するためのパルス信号を入力信号形成回路内で生成する構成を示し、図１（ｂ）は入力信号を形成するためのパルス信号を入力信号形成回路外から導入する構成を示している。なお、図１は２つのスイッチング素子を備えたハーフブリッジ回路の構成例を示しているが、４つのスイッチング素子を備えたフルブリッジ回路の構成例に適応することもできる。
【００８１】
図１（ａ），（ｂ）に示す構成図において、ハーフブリッジ構成のスイッチング回路は、スイッチング素子５０Ａと５０Ｂを直列接続して直列回路を構成し、直列回路の両端に負荷電源７０を接続する。スイッチング素子の直列回路には二つのコンデンサの直列回路を並列接続し、スイッチング素子の直列回路の中点とコンデンサの直列回路の中点との間に負荷６０を接続する。
【００８２】
スイッチング素子５０Ａ、５０Ｂの駆動は、それぞれゲートドライバ回路４０Ａ，４０Ｂによって行われる。スイッチング素子５０（５０Ａ，５０Ｂ）、及びゲートドライバ回路４０（４０Ａ，４０Ｂ）は、高周波スイッチングモジュール２（２Ａ，２Ｂ）として一つの回路構成とすることができる。図１では、高周波スイッチングモジュール２をハーフブリッジで構成する例を示しているが、フルブリッジで構成しても良い。
【００８３】
ゲートドライバ回路４０（４０Ａ，４０Ｂ）又は高周波スイッチングモジュール２（２Ａ，２Ｂ）には高周波絶縁ゲートドライバ回路１（１Ａ，１Ｂ）が接続される。高周波絶縁ゲートドライバ回路１（１Ａ，１Ｂ）は、絶縁駆動信号（Ｓiso（Ｓiso-A，Ｓiso-B））をゲートドライバ回路４０（４０Ａ，４０Ｂ）に入力して、スイッチング素子５０（５０Ａ，５０Ｂ）をオン／オフ制御する。入力信号形成回路１０、ゲートドライバトランス２０、電流−電圧変換回路３０、及びゲートドライバ回路４０は、スイッチング素子駆動回路３（３Ａ，３Ｂ）を構成する。スイッチング素子５０（５０Ａ，５０Ｂ）のオン／オフ制御は、負荷電源７０と負荷６０との接続状態を切り換え、負荷６０に印加する電圧状態を切り換える。高周波スイッチングモジュール２Ａは負荷６０に高電圧を印加し、高周波スイッチングモジュール２Ｂは負荷６０に低電圧を印加する。
【００８４】
高周波絶縁ゲートドライバ回路１Ａは高圧側の高周波スイッチングモジュール２Ａに絶縁駆動信号（Ｓiso-A）を入力し、高周波絶縁ゲートドライバ回路１Ｂは低圧側の高周波スイッチングモジュール２Ｂに絶縁駆動信号（Ｓiso-B）を入力する。
【００８５】
各高周波絶縁ゲートドライバ回路１（１Ａ，１Ｂ）は、ゲートドライバトランス駆動素子１２（１２Ａ，１２Ｂ）、ゲートドライバトランス２０（２０Ａ，２０Ｂ）、及び電流−電圧変換回路３０（３０Ａ，３０Ｂ）を備える。
【００８６】
ゲートドライバトランス駆動素子１２（１２Ａ，１２Ｂ）は、２つのパルス信号（ＰＳ-1，ＰＳ-2）に基づいて２つの入力信号（Ｓ-1，Ｓ-2）を生成する。生成された２つの入力信号（Ｓ-1，Ｓ-2）はゲートドライバトランス２０（２０Ａ，２０Ｂ）に印加される。
【００８７】
入力信号（Ｓ）は、同じデューティー比で互いに位相ずれした相補の電圧信号であって、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が同電位である同電位期間とを、各電位を時系列で高電位と低電位とで交互に切り換える。
【００８８】
入力信号（Ｓ）は電位を異にする２種類の電圧信号の入力信号（Ｓ-1）及び入力信号（Ｓ-2）を備え、ゲートドライバトランス２０の一次側コイルの両端の各端に入力される。
【００８９】
ゲートドライバトランス２０（２０Ａ，２０Ｂ）は、入力信号（Ｓ）と絶縁駆動信号（Ｓiso）とを絶縁するための絶縁素子であり、パルストランスとも称される高周波トランスで構成される。
【００９０】
ゲートドライバトランス２０は、入力信号（Ｓ-1），（Ｓ-2）の電圧信号に応じて一次側コイルの電流状態が変化し、二次側コイルから一次電流と絶縁された二次側電流が流れる。
【００９１】
本願発明のゲートドライバトランス２０は、一次側コイルの両端の各端にそれぞれ入力信号（Ｓ-1）と入力信号（Ｓ-2）が入力され、この入力信号(Ｓ-1)及び（Ｓ-2）の電位の高低が反転することによって一次側コイルの励磁電流を周期毎に反転させ、励磁電流のリセットを不要とする。また、一次側コイルの両端の各端に、入力信号(Ｓ-1)及び（Ｓ-2）の電位に基づいた電圧を印加することによって、一次コイルの両端を常に所定の電圧状態に保持し、これによって一次側コイルの励磁電流を常時流して、自由共振電流の発生を抑制する。
【００９２】
パルス信号（ＰＳ）は、パルス信号形成回路１１で形成する他、外部の制御回路１３から入力することができる。図１（ａ）はパルス信号（ＰＳ）をパルス信号形成回路１１で形成する例を示し、図１（ｂ）は外部の制御回路１３から入力する例を示している。図１（ａ）の構成例では、パルス信号形成回路とゲートドライバトランス駆動素子１２とで入力信号形成回路１０を構成することができる。
【００９３】
図１（ａ）の高圧側のパルス信号形成回路１１Ａは、パルス信号ＰＳ-A1とパルス信号ＰＳ-A2の２つのパルス信号を形成し、２つのゲートドライバトランス駆動素子１２Ａ１とゲートドライバトランス駆動素子１２Ａ２にそれぞれに入力する。また、低圧側においても、低圧側のパルス信号形成回路１１Ｂは、パルス信号ＰＳ-B1とパルス信号ＰＳ-B2の２つのパルス信号を形成し、２つのゲートドライバトランス駆動素子１２Ｂ１とゲートドライバトランス駆動素子１２Ｂ２にそれぞれに入力する。
【００９４】
図１（ｂ）に示す構成例では、制御回路１３はパルス信号ＰＳ-A1，ＰＳ-A2をそれぞれ高圧側のゲートドライバトランス駆動素子１２Ａ１，１２Ａ２に入力し、パルス信号ＰＳ-B1，ＰＳ-B2をそれぞれ低圧側のゲートドライバトランス駆動素子１２Ｂ１，１２Ｂ２に入力する。
【００９５】
電流−電圧変換回路３０（３０Ａ，３０Ｂ）は、ゲートドライバトランス２０（２０Ａ，２０Ｂ）の二次側コイルの電流を電圧変換して絶縁駆動信号Ｓiso（Ｓiso-A，Ｓiso-B）の電圧信号を形成し、ゲートドライバ回路４０（４０Ａ，４０Ｂ）に出力する。
【００９６】
（高周波絶縁ゲートドライバ回路の構成例及び動作例）
本願発明の高周波絶縁ゲートドライバ回路の一構成例、及び本願発明の高周波絶縁ゲートドライバ回路の動作例を図２，３を用いて説明する。
【００９７】
図２は本願発明の高周波絶縁ゲートドライバ回路の一構成例を説明するための図であり、図３は本願発明の高周波絶縁ゲートドライバ回路の電流及び電圧状態を説明するための図である。
【００９８】
図２の構成例は、高圧側と低圧側の２つのスイッチング素子を備えたハーフブリッジ回路の構成について示している。高圧側のスイッチング素子５０Ａaを駆動する高圧側の構成、低圧側のスイッチング素子５０Ｂaを駆動する低圧側の構成とは同様の構成であるため、ここでは主に高圧側のスイッチング素子５０Ａaを駆動する構成について説明する。
【００９９】
スイッチング素子５０Ａaは、ゲートドライバ回路４０Ａaによってオン／オフ制御が行われる。スイッチング素子５０Ａaは、例えば、ＲＦ−ＭＯＳＦＥＴで構成することができ、ゲートドライバ回路４０Ａaはプッシュプル構成のＦＥＴ及びトランジスタで構成することができる。ゲートドライバ回路４０Ａaとスイッチング素子５０Ａaは、高周波スイッチングモジュール２Ａとして一素子で構成する他、各素子を接続した回路によって構成してもよい。
【０１００】
入力信号形成回路１０Ａを構成するゲートドライバトランス駆動素子１２Ａは、２つの駆動素子（１２Ａ１及び１２Ａ２）を備える。ゲートドライバトランス駆動素子１２Ａ１及び１２Ａ２は、図８（ａ）に示す様に２つのスイッチング素子で構成された出力段を持つＣＭＯＳやＴＴＬの素子、あるいはＤｒｉｖｅＩＣの回路で構成される。また、スイッチング素子はＭＯＳ（図８（ｂ））又はトランジスタ（図８（ｃ））で構成される。直列接続された２つのスイッチング素子において、各スイッチング素子の一方の端部に電源電圧Ｖccあるいは接地電圧、また正負の電源電圧Ｖcc及び−Ｖccを接続し、両スイッチング素子を接続する接続点を出力段として入力信号Ｓを出力する。
【０１０１】
ゲートドライバトランス駆動素子１２Ａ１及び１２Ａ２の各入力端には、パルス信号形成回路１１からパルス信号ＰＳ-A1（図３（ａ））及びパルス信号ＰＳ-A2（図３（ｂ））が入力される。パルス信号ＰＳ-A1及びパルス信号ＰＳ-A2は、論理素子の制御信号“１”及び“０”に対応する信号であり、ゲートドライバトランス駆動素子１２Ａ１及び１２Ａ２は、パルス信号ＰＳの二値の値に基づいて、出力段から電源電圧Ｖcc、接地電圧、基準電圧又は零電圧、あるいは正の電源電圧Ｖcc又は負の電源電圧−Ｖccを選択して入力信号Ｓとして出力する。
【０１０２】
パルス信号ＰＳは、同じデューティー比で互いに位相ずれした相補の信号であって、高電位を“１”とし、低電位を“０”として論理表記すると、互いの相の値が、例えば、一方が“０”で他方が“１”の様に相補関係である相補期間と、互いの相の値が、例えば、両方が“０”又は“１”の同じ値である同値期間とを、“０”と“１”の値を時系列で交互に切り換える。
【０１０３】
入力信号Ｓはパルス信号ＰＳの値に応じた電圧値を有する。そのため、パルス信号ＰＳの値に基づいて形成される二つの入力信号（Ｓ）はパルス信号ＰＳと同様の信号波形を有し、同じデューティー比で互いに位相ずれした相補の電圧信号であり、互いの相の電圧が高電位と低電位との相補関係である相補電位期間と、互いの相の電圧が同電位である同電位期間とを、各電位を時系列で高電位と低電位とで交互に切り換えて備える。
【０１０４】
ゲートドライバトランス駆動素子１２Ａ１及び１２Ａ２から出力される２つの出力の内、一方の出力は入力信号Ｓ-A1（図３（ｇ））としてゲートドライバトランス２０Ａの一次側コイルの一方の端部に入力され、他方の出力は入力信号Ｓ-A2（図３（ｈ））としてゲートドライバトランス２０Ａの一次側コイルの他方の端部に入力される。
【０１０５】
ゲートドライバトランス２０Ａの一次側コイル２０Ａaの両端の内、一方の端部にはゲートドライバトランス駆動素子１２Ａ１の出力端が接続され、他方の端部にはゲートドライバトランス駆動素子１２Ａ２の出力端が接続される。
【０１０６】
ゲートドライバトランス駆動素子１２Ａ１及び１２Ａ２から電源電圧Ｖcc又は接地電圧、あるいは正の電源電圧Ｖcc又は負の電源電圧−Ｖccが出力されると、一次側コイル２０Ａaの両端にはＶcc、−Ｖcc、０の電圧、あるいは２Ｖcc、−２Ｖcc、０の両端電圧ＶＴ-A（図３（ｃ）））が印加される。なお、正の電源電圧及び負の電源電圧をそれぞれＶcc／２及び−Ｖcc／２とすることによって、一次側コイル２０Ａaの両端電圧ＶＴ-AをＶcc、−Ｖcc、あるいは０とすることができる。一次側コイル２０Ａaに電圧を印加することによって、一次側コイル２０Ａaには一次電流Ｉ1（図３（ｄ））が流れ、二次側コイル２０Ａbには二次電流Ｉ2（図３（ｅ））が流れる。
【０１０７】
電流−電圧変換回路３０Ａは、抵抗３０Ａaと整流ダイオード３０Ａbの第１の並列回路と、抵抗３０Ａcと整流ダイオード３０Ａdの第２の並列回路とを、二次側コイル２０Ａbに対して直並列に接続してなるインピーダンス回路で構成される。この電流−電圧変換回路３０Ａは、二次電流Ｉ2の電流方向に応じて、二次電流Ｉ2を正電圧又は負電圧に変換し、得られた電圧を絶縁駆動信号（Ｓiso-A）として高周波スイッチングモジュール２Ａのゲートドライバ回路４０Ａaに入力する。
【０１０８】
一次側コイル２０Ａaの両端電圧ＶＴ-Aが正電圧であるとき、ゲートドライバトランス駆動素子１２Ａ１からゲートドライバトランス駆動素子１２Ａ２に向かって一次電流が流れ、二次側コイル２０Ａbに図２中の矢印に示す方向に二次電流Ｉ2が流れるときには、電流−電圧変換回路３０Ａの第２の並列回路中の抵抗３０Ａcによって正電圧の絶縁駆動信号（Ｓiso-A）が発生する。
【０１０９】
一方、一次側コイル２０Ａaの両端電圧ＶＴ-Aが負電圧であるとき、ゲートドライバトランス駆動素子１２Ａ２からゲートドライバトランス駆動素子１２Ａ１に向かって一次電流が流れ、二次側コイル２０Ａbに図２中の矢印と反対の方向に二次電流Ｉ2が流れるときには、電流−電圧変換回路３０Ａの第２の並列回路中のダイオード３０Ａｄによって負電圧（−ＶF）の絶縁駆動信号（Ｓiso）が発生する。
【０１１０】
上記では高圧側の構成について説明しているが、低圧側の入力信号形成回路１０Ｂ、ゲートドライバトランス２０Ｂ、電圧−電流変換回路３０Ｂにおいても同様である。
【０１１１】
（ゲートドライバトランスの励磁電流）
次に、ゲートドライバトランスの励磁電流について、図３〜５を用いて説明する。図３（ｄ）は励磁電流ｉm及び負荷電流ｉLの一次電流Ｉ１を示し、図４，５は励磁電流ｉmの流れの一例を示している。なお、図４はゲートドライバトランスの一次側コイルに電圧Ｖccと接地電圧を印加した例を示し、図５はゲートドライバトランスの一次側コイルに正の電圧Ｖcc及び負の電圧−Ｖccを印加した例を示している。
【０１１２】
図３（ｄ）において、実線は負荷電流ｉLに励磁電流ｉmを重畳した一次電流Ｉ１を示し、破線は励磁電流ｉmを示し、斜線部分は負荷電流iLを示している。また、図３中の“Ａ”，“Ｂ”，“Ｃ”，及び“Ｄ”は、それぞれパルス信号ＰＳ-A1が“１”でパルス信号ＰＳ-A2が“０”の期間を示し、パルス信号ＰＳ-A1が“１”でパルス信号ＰＳ-A2が“１”の期間を示し、，パルス信号ＰＳ-A1が“０”でパルス信号ＰＳ-A2が“１”の期間を示し、パルス信号ＰＳ-A1が“０”でパルス信号ＰＳ-A2が“０”の期間を示している。また、図４及び図５の（ａ）〜（ｄ）は各期間“Ａ”〜“Ｄ”に対応して示している。
【０１１３】
期間“Ａ”：
期間“Ａ”では、ゲートドライバトランスの一次側コイルの両端間に正のＶcc（図５では２Ｖcc）の電圧が印加され、負荷電流ｉLと励磁電流ｉmが流れる。励磁電流ｉmは前の期間“Ｄ”において負方向に流れており、印加電圧に対して遅れて変動するため、この期間“Ａ”では−ｉmから＋ｉmに上昇して正方向に流れる。負荷電流ｉLは、一次側コイルの両端電圧が正のＶccである間流れる。
【０１１４】
図４（ａ），図５（ａ）において、一次側コイルに流れる一次電流Ｉ1は実線で示した電流であり、負荷電流ｉLと破線で示した励磁電流imとを合わせた電流である。このとき、二次側コイルには二次電流Ｉ2が矢印の方向に流れ、並列接続された抵抗Ｒg2によって電圧変換され、電圧変換された電圧が絶縁駆動信号Ｓisoとして出力される。
【０１１５】
期間“Ｂ”：
期間“Ｂ”では、ゲートドライバトランスの一次側コイルの両方の端子に電源電圧が印加される。この期間では、一次側コイルの両端子間の電圧差がないため負荷電流ｉLは流れない。一方、励磁電流ｉmは前の期間“Ａ”において正の方向に流れており、一次側コイルの両端子間の電圧差がないため、この期間“Ｂ”ではコイルの磁化状態が保持される拘束磁化状態となり、励磁電流は期間“Ａ”の終了時点の電流＋ｉmに保持される。
【０１１６】
図４（ｂ），図５（ｂ）において、一次側コイルの一次電流Ｉ1は破線で示した励磁電流ｉmのみである。このとき、二次側コイルには二次電流Ｉ2は流れず、絶縁駆動信号Ｓisoの出力は零電圧である。
【０１１７】
期間“Ｃ”：
期間“Ｃ”では、ゲートドライバトランスの一次側コイルの両端間に負の−Ｖcc（図５では−２Ｖcc）の電圧が印加され、負荷電流ｉLと励磁電流ｉmが流れる。励磁電流ｉmは前の期間“Ｂ”において保持されており、この期間“Ｃ”では保持状態の＋ｉmから減少して負方向に流れる。負荷電流ｉLは、一次側コイルの両端電圧が負の−Ｖcc（図５では−２Ｖcc）である間流れる。
【０１１８】
図４（ｃ），図５（ｃ）において、一次側コイルに流れる一次電流Ｉ1は実線で示した負荷電流ｉLと、破線で示した励磁電流ｉmとを合わせた電流である。このとき、二次側コイルには、二次電流Ｉ2が期間“Ａ”とは逆方向の矢印の方向に流れ、直列接続された抵抗Ｒg1によって電圧変換される。このとき、絶縁駆動信号Ｓisoは、並列接続された整流ダイオードd2の順方向電圧により逆バイアスされ、逆バイアス電圧分の−ＶFが出力される。
【０１１９】
期間“Ｄ”：
期間“Ｄ”では、ゲートドライバトランスの一次側コイルの両方の端子に接地電圧が（図５では負電圧）が印加される。この期間では、一次側コイルの両端子間の電圧差がないため負荷電流ｉLは流れない。一方、励磁電流ｉmは前の期間“Ｃ”において負の方向に流れており、一次側コイルの両端子間の電圧差がないため、この期間“Ｄ”ではコイルの磁化状態が保持される拘束磁化状態となり、励磁電流は期間“Ｃ”の終了時点の電流−ｉmに保持される。
【０１２０】
図４（ｄ），図５（ｄ）において、一次側コイルの一次電流Ｉ1は破線で示した励磁電流ｉmのみである。このとき、二次側コイルには二次電流Ｉ2は流れず、絶縁駆動信号Ｓisoの出力は零電圧である。
【０１２１】
負荷電流及び励磁電流の変動は、上記した期間“Ａ”〜“Ｄ”を一周期として繰り返され、一次側コイルには常に励磁電流が流れる。これによって、全期間に亘って、ゲートドライバトランスのコイルの磁束状態は励磁電流によって制御された拘束磁化状態に維持され、ゲートドライバトランスは常に低インピーダンス状態で全期間にわたり駆動される。
【０１２２】
以下の表は、期間“Ａ”〜“Ｄ”の状態変化を示している。表１は入力信号Ｓ-1，Ｓ-2がＶcc及び接地電圧である例を示し、表２は入力信号Ｓ-1，Ｓ-2がＶcc及び−Ｖccである例を示している。
【０１２３】
【表１】
0005930560.tif 000002
【０１２４】
【表２】
0005930560.tif 000003
【０１２５】
（高周波絶縁ゲートドライバ回路の機能）
次に、図６及び図７を用いて本願発明の高周波絶縁ゲートドライバ回路の作用について説明する。本願発明の高周波絶縁ゲートドライバ回路は、電流−電圧変換回路による逆バイアス効果の作用、２つの入力信号（Ｓ）間の信号遅れ（位相差）による絶縁駆動信号のパルス幅調整の作用、スイッチング素子間の短絡防止、及びインピーダンス整合の作用を奏する。
【０１２６】
図６において、図６（ａ）及び図６（ｂ）は高圧側のパルス信号ＰＳ-A1とパルス信号ＰＳ-A2を示している。
【０１２７】
パルス信号ＰＳ-A1とパルス信号ＰＳ-A2とは、同じデューティー比で互いに位相ずれした相補の信号であって、高電位を“１”とし、低電位を“０”として論理表記すると、一方が“０”で他方が“１”の互いに相補関係である相補期間と、両方が“０”又は“１”である同値期間とを、“１”と“０”とを時系列で交互に切り換えている。なお、ここではデューティー比は５０％の例を示しているが、デューティー比は５０％に限らない。
【０１２８】
パルス信号ＰＳ-A1とパルス信号ＰＳ-A2との間には位相差があり、パルス信号ＰＳ-A2はパルス信号ＰＳ-A1に対してdelayＤ-Aだけ信号遅れによる位相差がある。この位相差によって、パルス信号ＰＳ-A1とパルス信号ＰＳ-A2とは、一方が“０”で他方が“１”の互いに相補関係である相補期間と、両方が“０”又は“１”である同値期間とを備える。
【０１２９】
パルス信号ＰＳ-A1とパルス信号ＰＳ-A2との位相差によって、高圧側のゲートドライバトランスの一次側コイルの電圧ＶＴ-Aは図６（ｅ）に示す波形となり、高圧側の絶縁駆動信号Ｓiso-Aは図６（ｇ）に示す電圧波形となる。
【０１３０】
また、図６（ｃ）及び図６（ｄ）は低圧側のパルス信号ＰＳ-B1とパルス信号ＰＳ-B2を示している。
【０１３１】
パルス信号ＰＳ-B1とパルス信号ＰＳ-B2の間において、パルス信号ＰＳ-A1とパルス信号ＰＳ-A2と同様の関係があり、パルス信号ＰＳ-B2はパルス信号ＰＳ-B1に対してdelayＤ-Bだけ信号遅れによる位相差がある。この位相差によって、低圧側のゲートドライバトランスの一次側コイルの電圧ＶＴ-Bは図６（ｆ）に示す波形となり、低圧側の絶縁駆動信号Ｓiso-Bは図６（ｈ）に示す電圧波形となる。
【０１３２】
・電流−電圧変換回路の逆バイアス効果：
図６（ｇ）に示す高圧側の絶縁駆動信号Ｓiso-Aは、期間Ｃにおいて電流−電圧変換回路の整流ダイオードの順方向電圧によって逆バイアスされ負電圧−ＶFとなる。一方、図６（ｈ）に示す低圧側の絶縁駆動信号Ｓiso-Bは、期間Ａにおいて電流−電圧変換回路の整流ダイオードの順方向電圧によって逆バイアスされ負電圧−ＶFとなる
【０１３３】
高圧側の絶縁駆動信号Ｓiso-A及び低圧側の絶縁駆動信号Ｓiso-Bの電圧を負電圧−ＶFに負方向にバイアスすることによって、ゲートドライバ回路４０を駆動する信号レベルは負方向にバイアスされる。信号レベルが負方向にバイアスされることによって、絶縁駆動信号Ｓiso-A及び絶縁駆動信号Ｓiso-Bにノイズ分が重畳され、ゲートドライバ回路４０を駆動する信号レベルが変動した場合であっても、ゲートドライバ回路４をオン状態とするまでに電圧が上昇することを防ぐことができるため、ゲートドライバ回路４０の誤動作を防ぐことができる。
【０１３４】
・絶縁駆動信号のパルス幅調整：
図６（ｇ）は高圧側の絶縁駆動信号（Ｓiso-A）を示し、図６（ｈ）は低圧側の絶縁駆動信号（Ｓiso-B）を示している。
【０１３５】
高圧側の絶縁駆動信号（Ｓiso-A）のパルス幅ＰＷ-Aは、高圧側のパルス信号ＰＳ-A1（図６（ａ））とパルス信号ＰＳ-A2（図６（ｂ））との遅れ分delayＤ-Aによる位相差に対応している。したがって、高圧側のパルス信号ＰＳ-A1とパルス信号ＰＳ-A2との位相差の幅（delayＤ-A）を変更することによってパルス幅ＰＷ-Aを調整することができる。
【０１３６】
高圧側のパルス信号ＰＳ-A1とパルス信号ＰＳ-A2との位相差の幅（delayＤ-A）は、パルス信号ＰＳ-A1及びパルス信号ＰＳ-A2のデューティー比、及び低圧側のパルス信号ＰＳ-B1及びパルス信号ＰＳ-B2のデューティー比と独立したパラメータであるため、このパルス幅ＰＷ-Aの調整は、パルス信号ＰＳ-A1〜ＰＳ-B2のデューティー比を変更することなく行うことができる。
【０１３７】
また、低圧側の絶縁駆動信号（Ｓiso-B）のパルス幅ＰＷ-Bは、低圧側のパルス信号ＰＳ-B1（図６（ｃ））とパルス信号ＰＳ-B2（図６（ｄ））との遅れ分delayＤ-Bによる位相差に対応しており、低圧側のパルス信号ＰＳ-B1とパルス信号ＰＳ-B2との位相差の幅（delayＤ-B）を変更することによってパルス幅ＰＷ-Bを調整することができる。
【０１３８】
低圧側のパルス信号ＰＳ-B1とパルス信号ＰＳ-B2との位相差の幅（delayＤ-B）は、パルス信号ＰＳ-B1及びパルス信号ＰＳ-B2のデューティー比、及び高圧側のパルス信号ＰＳ-A1及びパルス信号ＰＳ-A2のデューティー比と独立したパラメータであるため、このパルス幅ＰＷ-Bの調整は、パルス信号ＰＳ-A1〜ＰＳ-B2のデューティー比を変更することなく行うことができる。
【０１３９】
・スイッチング素子間の短絡防止：
図６（ａ）〜図６（ｄ）において、パルス信号ＰＳ-A2の立ち下がりとパルス信号ＰＳ-A1の立ち上がりの間、及びパルス信号ＰＳ-B2の立ち上がりとパルスＰＳ-B1の立ち下がりの間に時間幅を設けることによって、高圧側の絶縁駆動信号（Ｓiso-A）（図６（ｇ））と低圧側の絶縁駆動信号（Ｓiso-B）（図６（ｈ））との間にデットタイムＴ1を設ける。このデットタイムＴ1の期間では、高圧側の絶縁駆動信号（Ｓiso-A）と低圧側の絶縁駆動信号（Ｓiso-B）は共に信号レベルが低い状態にあり、高圧側のスイッチング素子及び低圧側のスイッチング素子の何れのスイッチング素子も非導通状態となる。
【０１４０】
デットタイムＴ1の期間は、低圧側のスイッチング素子の導通状態から高圧側のスイッチング素子の導通状態への切り替わり時点に対応しており、両方のスイッチング素子を非導通状態とすることによるスイッチング素子間の短絡を防ぐことができる。
【０１４１】
また、パルス信号ＰＳ-A2の立ち上がりとパルス信号ＰＳ-A1の立ち下がりの間、及びパルス信号ＰＳ-B2の立ち下がりとパルスＰＳ-B1の立ち上がりの間に時間幅を設けることによって、高圧側の絶縁駆動信号（Ｓiso-A）（図６（ｇ））と低圧側の絶縁駆動信号（Ｓiso-B）（図６（ｈ））との間にデットタイムＴ2を設ける。このデットタイムＴ2の期間では、高圧側の絶縁駆動信号（Ｓiso-A）と低圧側の絶縁駆動信号（Ｓiso-B）は共に信号レベルが低い状態にあり、高圧側のスイッチング素子及び低圧側のスイッチング素子の何れのスイッチング素子も非導通状態となる。
【０１４２】
デットタイムＴ2の期間は、高圧側のスイッチング素子の導通状態から低圧側のスイッチング素子の導通状態への切り替わり時点に対応しており、両方のスイッチング素子を非導通状態とすることによるスイッチング素子間の短絡を防ぐことができる。
【０１４３】
このデットタイムの期間は、励磁電流を保持し電流を絶えず流し続ける区間に相当している。
【０１４４】
・インピーダンス整合：
図７は本願発明の高周波絶縁ゲートドライバ回路におけるインピーダンス整合を説明するための図である。
【０１４５】
インピーダンス整合は、電流−電圧変換回路の抵抗調整による態様、コモンモードトランスによる態様で行うことができる。
【０１４６】
電流−電圧変換回路３０Ａ，３０Ｂは、図２で示したように、直列接続される第１の並列回路と並列接続される第２の並列回路を備える。第１の並列回路の抵抗の抵抗値Ｒg1と第２の並列回路の抵抗の抵抗値Ｒg2とを同一の抵抗値とすることよって、ゲートドライバトランスから見たインピーダンスを常に一定に保持することができる。
【０１４７】
また、伝送線路８０の特性インピーダンスＲline、第１の並列回路の抵抗の抵抗値Ｒg1、及び第２の並列回路の抵抗の抵抗値Ｒg2が同じとなるように選定することによって、ゲートドライバトランスの一次側に入力される入力信号（Ｓ）を歪みなく絶縁駆動信号（Ｓiso）として伝送することができる。
【０１４８】
図７において、高周波絶縁ゲートドライバ回路のゲートドライバトランスの二次側コイルの両端に接続される二本の伝送線路８０にコモンモードトランス８１Ａ，８１Ｂを設ける。コモンモードトランス８１Ａ，８１Ｂは、二本の伝送線路８０に対して導線の巻方向を同一方向とし、コモンモード電流に対してはインダクタとして働き、ディファレンシャルモード電流に対してはインダクタとして働かないことによって、コモンモードのノイズ電流に対するノイズフィルタとして作用する。これによって、ゲートドライバトランスの一次側と二次側の間の寄生容量を介して、一次側から二次側に通過した変位電圧の影響を低減させることができる。
【０１４９】
コモンモードトランス８１Ａ，８１Ｂは、図７に示す構成例のようにゲートドライバトランスの二次側に設ける他、ゲートドライバトランスの一次側に設ける構成、及びゲートドライバトランスの一次側と二次側の両方に設ける構成としてもよい。
【０１５０】
図８を用いて本願発明の高周波絶縁ゲートドライバ回路が備えるゲートドライバトランス駆動素子の構成例を説明する。
【０１５１】
図８（ａ），（ｂ），（ｃ）に示すように、ＭＯＳ−ＦＥＴやトランジスタ等のスイッチング素子を二つ直列に接続してなるＣＯＭＳやＴＴＬやＤｒｉｖｅＩＣで構成する。ゲートドライバトランスに大電流を流す場合は、複数個の駆動ゲートドライバトランス駆動素子を並列接続する構成とすることができる。スイッチング素子は、ＭＯＳ−ＦＥＴに限らずＪ−ＦＥＴ（接合型ＦＥＴ）を用いることができる。
【０１５２】
図８（ｂ），（ｃ）はゲートドライバトランス駆動素子を並列接続した構成を示し、図８（ｂ）はゲートドライバトランス駆動素子としてＭＯＳ−ＦＥＴを用いた構成を示し、図８（ｃ）はスイッチング素子としてトランジスタを用いた回路構成例を示している。
【０１５３】
なお、上記実施の形態及び変形例における記述は、本発明に係る直流電源装置および直流電源装置の制御方法の一例であり、本発明は各実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【０１５４】
本願発明の高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法は、インバータ等の電力変換装置に適用することができる。
【符号の説明】
【０１５５】
１，１Ａ，１Ｂ    高周波絶縁ゲートドライバ回路
２，２Ａ，２Ｂ    高周波スイッチングモジュール
３，３Ａ，３Ｂ    スイッチング素子駆動回路
１０，１０Ａ，１０Ｂ    入力信号形成回路
１１，１１Ａ，１１Ｂ    パルス信号形成回路
１２    ゲートドライバトランス駆動素子
１２Ａ，１２Ｂ    ゲートドライバトランス駆動素子
１２Ａ１，１２Ａ２，１２Ｂ１，１２Ｂ２    ゲートドライバトランス駆動素子
１３    制御回路
２０，２０Ａ，２０Ｂ    ゲートドライバトランス
２０Ａa    一次側コイル
２０Ａb    二次側コイル
３０，３０Ａ，３０Ｂ    電流−電圧変換回路
３０Ａa    抵抗
３０Ａb    整流ダイオード
３０Ａc    抵抗
３０Ａd    整流ダイオード
４０，４０Ａ，４０Ｂ，４０Ａa，４０Ｂａ      ゲートドライバ回路
５０，５０Ａ，５０Ｂ，５０Ａa，５０Ｂａ    スイッチング素子
６０    負荷
７０    負荷電源
８０    伝送線路
８１Ａ，８１Ｂ    コモンモードトランス
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ    スイッチング素子
１０２，１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ    ゲートドライバ回路
１０３    駆動電源
１０４    負荷
１０５  絶縁素子
１０５Ａ，１０５Ｂ    フォトカプラ
１０６，１０６Ａ，１０６Ｂ    自由磁化トランス回路
１０６ａ  トランス
１０６ｂ  ＦＥＴ
１０６ｃ  リセット回路
１０６ｄ    整流回路
Ｃiso    寄生容量
Ｉ1    一次電流
Ｉ2    二次電流
ｉL    負荷電流
ｉm    励磁電流
ＰＳ    パルス信号
ＰＳ-A1，ＰＳ-A2，ＰＳ-B1，ＰＳ-B2    パルス信号
ＰＷ-A，ＰＷ-B    パルス幅
Ｒg1    抵抗
Ｒg2    抵抗
Ｒline      特性インピーダンス
Ｓ，Ｓ-A，Ｓ-B，Ｓ-A1，Ｓ-A2，Ｓ-B1，Ｓ-B2  入力信号
Ｓiso，Ｓiso-A，Ｓiso-B  絶縁駆動信号
Ｔ1，Ｔ2    デットタイム
Ｖcc    電源電圧
Ｖds    両端電圧
ＶＴ-A，ＶＴ-B，    両端電圧
【要約】
【課題】  1MHzから100MHz帯の高周波絶縁ゲートドライバ回路のトランスを用いた絶縁回路構成において、励磁電流のリセット期間を不要とし、リセット後の自己共振現象の発生を解消してノイズ電流の発生を抑制し、ノイズによるスイッチング素子の誤動作を抑制する。
【解決手段】高周波信号による複数のゲート回路の駆動において、ゲートドライバトランスによる駆動用入力信号を絶縁する構成においてゲートドライバトランスの一次側コイルに流れる励磁電流を交互に両方向に断続することなく常時流すことによって、励磁電流が片方向のみに流れることに起因するリセット期間を不要とすると共に、リセット後の自己共振現象の発生を解消し、自己共振現象によるノイズ電流の発生を抑制し、ノイズによるスイッチング素子の誤動作を抑制する。
【選択図】図１【図１】
0005930560.tif 000004
【図２】
0005930560.tif 000005
【図３】
0005930560.tif 000006
【図４】
0005930560.tif 000007
【図５】
0005930560.tif 000008
【図６】
0005930560.tif 000009
【図７】
0005930560.tif 000010
【図８】
0005930560.tif 000011
【図９】
0005930560.tif 000012
【図１０】
0005930560.tif 000013
【図１１】
0005930560.tif 000014