(57)【特許請求の範囲】
【請求項１】
入力電圧を駆動信号に変換し、負荷に供給する負荷駆動回路であって、
その２次巻き線側に前記負荷が接続されるメイントランスと、
前記負荷の電気的状態を示す検出信号と所定の第１基準電圧との誤差に応じたフィードバック信号を生成する第１誤差増幅器と、
電流生成用トランジスタと、
前記電流生成用トランジスタと固定電圧端子の間に設けられた電流生成用抵抗と、
その第１入力端子に前記電流生成用トランジスタと前記電流生成用抵抗の接続点の電位が入力され、その第２入力端子に所定の第２基準電圧が入力され、その出力端子が前記電流生成用トランジスタの制御端子に接続された第２誤差増幅器と、
前記電流生成用トランジスタと前記電流生成用抵抗の接続点と、前記第１誤差増幅器の出力端子の間に設けられた調節用抵抗と、
前記電流生成用トランジスタに流れる周波数制御電流に応じた充電電流によってキャパシタを充電する状態と、前記キャパシタを放電する状態を繰り返し、充放電の遷移と同期したエッジを有するパルス周波数変調信号を出力するオシレータと、
前記パルス周波数変調信号にもとづき前記メイントランスの１次巻き線を駆動するメイントランス駆動部と、
を備えることを特徴とする負荷駆動回路。
【請求項２】
前記オシレータは、
一端の電位が固定されたキャパシタと、
前記電流生成用トランジスタに流れる周波数制御電流に比例した充電電流を前記キャパシタに供給する充電回路と、
前記キャパシタと固定電圧端子の間に設けられた放電用トランジスタと、
前記キャパシタの他端に生ずる電圧が所定のしきい値電圧に達すると、セット信号をアサートするピーク検出コンパレータと、
前記セット信号がアサートされてから、ある遅延時間の経過後に、リセット信号をアサートする最大デューティ比設定回路と、
前記セット信号と前記リセット信号がアサートされるたびにレベルが遷移する出力信号を生成し、前記放電用トランジスタの制御端子に出力するフリップフロップと、
を含むことを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記最大デューティ比設定回路は、遅延時間を前記周波数制御電流に反比例するように調節することを特徴とする請求項２に記載の負荷駆動回路。
【請求項４】
前記最大デューティ比設定回路は、前記遅延時間に下限値を設定することを特徴とする請求項３に記載の負荷駆動回路。
【請求項５】
前記メイントランス駆動部は、
前記メイントランスの１次巻き線と接続されるハーフブリッジ回路と、
前記ハーフブリッジ回路のハイサイドトランジスタを駆動するハイサイドドライバと、
前記ハーフブリッジ回路のローサイドトランジスタを駆動するローサイドドライバと、
その２次巻き線が、前記ハイサイドドライバおよび前記ローサイドドライバと接続されるパルストランスと、
前記パルストランスの１次巻き線に、前記パルス周波数変調信号に応じた駆動パルスを印加するパルストランス駆動部と、
を含むことを特徴とする請求項１から４のいずれかに記載の負荷駆動回路。
【請求項６】
前記パルストランスの２次巻き線、前記ハイサイドドライバ、前記ローサイドドライバ、前記ハーフブリッジ回路および前記メイントランスの１次巻き線は、１次領域に配置され、
その他の構成要素は、前記１次領域と絶縁された２次領域に配置されることを特徴とする請求項５に記載の負荷駆動回路。
【請求項７】
前記負荷は蛍光ランプであり、
前記負荷駆動回路は、前記メイントランスの２次巻き線に生ずる駆動信号によって、前記負荷を駆動することを特徴とする請求項１から６のいずれかに記載の負荷駆動回路。
【請求項８】
前記負荷は発光ダイオードであり、
前記メイントランスの２次巻き線は、それぞれの一端が接地され、極性が反対となるように設けられた第１コイルと第２コイルを含み、
前記負荷駆動回路は、
一端が接地された出力キャパシタと、
前記第１コイルの他端と前記出力キャパシタの他端の間に設けられた第１ダイオードと、
前記第２コイルの他端と前記出力キャパシタの他端の間に設けられた第２ダイオードと、
をさらに備え、前記出力キャパシタによって平滑化された駆動信号によって、前記発光ダイオードを駆動することを特徴とする請求項１から６のいずれかに記載の負荷駆動回路。
【請求項９】
発光デバイスと、
前記発光デバイスを駆動する請求項１から６のいずれかに記載の負荷駆動回路と、
を備えることを特徴とする発光装置。
【請求項１０】
前記発光デバイスは、蛍光ランプであることを特徴とする請求項９に記載の発光装置。
【請求項１１】
前記発光デバイスは、発光ダイオードであることを特徴とする請求項９に記載の発光装置。
【請求項１２】
液晶パネルと、
前記液晶パネルの背面にバックライトとして配置される請求項９から１１のいずれかに記載の発光装置と、
を備えることを特徴とするディスプレイ装置。
【請求項１３】
入力電圧を駆動信号に変換し、負荷に供給する負荷駆動回路であって、
その２次巻き線側に前記負荷が接続されるメイントランスと、
前記負荷の電気的状態を示す検出信号と所定の第１基準電圧との誤差に応じたフィードバック信号を生成する第１誤差増幅器と、
前記フィードバック信号に応じた周波数を有するパルス周波数変調信号を生成するオシレータと、
消灯期間と点灯期間を指示するパルス変調されたバースト調光制御信号を受け、前記バースト調光制御信号が前記消灯期間を示すとき、前記検出信号が入力される端子に定電流を供給し、前記フィードバック信号のレベルが、前記オシレータの周波数が高くなるように変化させるバースト用電流源と、
前記フィードバック信号を所定のしきい値電圧と比較し、比較結果に応じたバースト信号を生成するバースト用コンパレータと、
前記バースト信号を受け、前記バースト信号が第１レベルのとき、前記パルス周波数変調信号にもとづき前記メイントランスの１次巻き線を駆動し、前記バースト信号が第２レベルのとき、前記メイントランスの１次巻き線の駆動を停止するメイントランス駆動部と、
を備えることを特徴とする負荷駆動回路。
【請求項１４】
前記メイントランス駆動部は、
消灯期間から点灯期間に遷移するとき、前記メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに増加させることを特徴とする請求項１３に記載の負荷駆動回路。
【請求項１５】
前記メイントランス駆動部は、
点灯期間から消灯期間に遷移するとき、前記メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに低下させることを特徴とする請求項１３または１４に記載の負荷駆動回路。
【請求項１６】
前記オシレータは、前記パルス周波数変調信号に加えて、それと同期したランプ波形を有する周期信号を出力するよう構成され、
前記負荷駆動回路は、
前記バースト信号を受け、前記バースト信号のレベル遷移を契機として時間とともに電圧レベルが変化するスロープ電圧を生成するスロープ電圧生成部と、
前記スロープ電圧を前記周期信号と比較し、時間とともにデューティ比が変化するパルス幅変調信号を生成するパルス幅変調コンパレータと、
をさらに備え、
前記メイントランス駆動部は、前記パルス幅変調信号にもとづき前記駆動パルスのデューティ比を変化させることを特徴とする請求項１４または１５に記載の負荷駆動回路。
【請求項１７】
前記スロープ電圧生成部は、
一端の電位が固定されたキャパシタと、
前記バースト信号のレベル遷移を契機として、前記キャパシタを充電する状態と放電する状態とが交互に切りかえられる充放電回路と、
を含み、前記キャパシタに生ずる電圧を前記スロープ電圧として出力することを特徴とする請求項１６に記載の負荷駆動回路。
【請求項１８】
前記メイントランス駆動部は、消灯期間から点灯期間に遷移するとき、前記メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに増加させ、点灯期間から消灯期間に遷移するとき、前記駆動パルスのデューティ比を時間とともに低下させることを特徴とする請求項１３に記載の負荷駆動回路。
【請求項１９】
前記負荷は蛍光ランプであり、
前記負荷駆動回路は、前記メイントランスの２次巻き線に生ずる駆動信号によって、前記負荷を駆動することを特徴とする請求項１３から１８のいずれかに記載の負荷駆動回路。
【請求項２０】
前記負荷は発光ダイオードであり、
前記メイントランスの２次巻き線は、それぞれの一端が接地され、極性が反対となるように設けられた第１コイルと第２コイルを含み、
前記負荷駆動回路は、
一端が接地された出力キャパシタと、
前記第１コイルの他端と前記出力キャパシタの他端の間に設けられた第１ダイオードと、
前記第２コイルの他端と前記出力キャパシタの他端の間に設けられた第２ダイオードと、
をさらに備え、前記出力キャパシタによって平滑化された駆動信号によって、前記発光ダイオードを駆動することを特徴とする請求項１３から１８のいずれかに記載の負荷駆動回路。
【請求項２１】
発光デバイスと、
前記発光デバイスを駆動する請求項１３から１８のいずれかに記載の負荷駆動回路と、
を備えることを特徴とする発光装置。
【請求項２２】
前記発光デバイスは、蛍光ランプであることを特徴とする請求項２１に記載の発光装置。
【請求項２３】
前記発光デバイスは、発光ダイオードであることを特徴とする請求項２１に記載の発光装置。
【請求項２４】
液晶パネルと、
前記液晶パネルの背面にバックライトとして配置される請求項２１から２３のいずれかに記載の発光装置と、
を備えることを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電流を交流電圧に変換し、あるいは直流電圧を直流電圧に変換して、負荷を駆動する負荷駆動回路に関する。
【背景技術】
【０００２】
近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶テレビの普及が進んでいる。液晶テレビは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（Cold Cathode Fluorescent Lamp：以下ＣＣＦＬ）や、外部電極蛍光ランプ（External Electrode Fluorescent Lamp：以下ＥＥＦＬ）を複数本配置し、バックライトとして発光させている。
【０００３】
たとえば、蛍光ランプの駆動回路は、商用交流電圧を平滑化して得られる直流の入力電圧を、交流の駆動信号に変換するインバータを含む。インバータは、負荷の電気的状態、たとえば負荷に流れる電流が所望の輝度に応じた目標値に近づくように、駆動信号を調節する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５３５２９号公報
【特許文献２】特開２００４−４７５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
（１）  負荷の電気的状態を調節する方法としては、パルス幅変調（ＰＷＭ）方式やパルス周波数変調（ＰＦＭ）方式が知られている。ＰＦＭ制御では、負荷に供給される信号の周波数がある範囲内でダイナミックに変動するが、セットの設計の観点からは、周波数変動範囲を自由に設定できることが望ましい。
【０００６】
本発明はこうした状況においてなされたものであり、そのある態様の例示的な目的のひとつは、周波数の変動範囲を調節可能な負荷駆動回路の提供にある。
【０００７】
（２）  また負荷が発光素子である場合に、その輝度を調節する方法として、点灯期間と消灯期間を交互に繰り返し、そのデューティ比を変化させるバースト調光が知られている。
【０００８】
本発明はこうした状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＦＭ制御とバースト調光を併用可能な負荷駆動回路の提供にある。
【課題を解決するための手段】
【０００９】
１．  本発明のある態様は、入力電圧を駆動信号に変換し、負荷に供給する負荷駆動回路に関する。負荷駆動回路は、その２次巻き線側に負荷が接続されるメイントランスと、負荷の電気的状態を示す検出信号と所定の第１基準電圧との誤差に応じたフィードバック信号を生成する第１誤差増幅器と、電流生成用トランジスタと、電流生成用トランジスタと固定電圧端子の間に設けられた電流生成用抵抗と、その第１入力端子に電流生成用トランジスタと電流生成用抵抗の接続点の電位が入力され、その第２入力端子に所定の第２基準電圧が入力され、その出力端子が電流生成用トランジスタの制御端子に接続された第２誤差増幅器と、電流生成用トランジスタと電流生成用抵抗の接続点と、第１誤差増幅器の出力端子の間に設けられた調節用抵抗と、電流生成用トランジスタに流れる周波数制御電流に応じた充電電流によってキャパシタを充電する状態と、キャパシタを放電する状態を繰り返し、充放電の遷移と同期したエッジを有するパルス周波数変調信号を出力するオシレータと、パルス周波数変調信号にもとづきメイントランスの１次巻き線を駆動するメイントランス駆動部と、を備える。
【００１０】
第２基準電圧をＶＲＴ、電流生成用抵抗の抵抗値をＲＲＴと書くとき、電流生成用抵抗に流れる電流ＩＲＴは、
ＩＲＴ＝ＶＲＴ／ＲＲＴ
で与えられる。また、フィードバック信号の電圧レベルをＶＦＢ、調整用抵抗の抵抗値をＲＡＤＪと書くとき、調整用抵抗に流れる電流ＩＡＤＪは、
ＩＡＤＪ＝（ＶＲＴ−ＶＦＢ）／ＲＡＤＪ
で与えられる。電流生成用トランジスタに流れる周波数制御電流ＩＣＴは、２つの電流ＩＲＴ、ＩＡＤＪの和である。
ＩＣＴ＝ＩＲＴ＋ＩＡＤＪ
オシレータが発生する周波数変調信号のパルス幅、言い換えれば、パルス周波数変調信号の周波数は、周波数制御電流ＩＣＴに応じて変化する。
この態様によれば、検出信号が第１基準電圧と一致するように、電流ＩＡＤＪがフィードバックによって調節されるため、パルス周波数変調信号の周波数を、負荷の電気的状態が目標値に近づくように制御することができる。
また、周波数の変化する範囲を、調整用抵抗および電流生成用抵抗の抵抗値に応じて調節することができる。
【００１１】
オシレータは、一端の電位が固定されたキャパシタと、電流生成用トランジスタに流れる周波数制御電流に比例した充電電流をキャパシタに供給する充電回路と、キャパシタと固定電圧端子の間に設けられた放電用トランジスタと、キャパシタの他端に生ずる電圧が所定のしきい値電圧に達すると、セット信号をアサートするピーク検出コンパレータと、セット信号がアサートされてから、ある遅延時間の経過後に、リセット信号をアサートする最大デューティ比設定回路と、セット信号とリセット信号がアサートされるたびにレベルが遷移する出力信号を生成し、放電用トランジスタの制御端子に出力するフリップフロップと、を含んでもよい。
この態様によれば、遅延時間によって周波数変調信号のローレベル期間を設定でき、それをデッドタイムとして利用できる。
【００１２】
最大デューティ比設定回路は、遅延時間を周波数制御電流に反比例するように調節してもよい。この場合、パルス周波数変調信号のデューティ比を、その周波数によらず一定に保つことができる。
【００１３】
最大デューティ比設定回路は、遅延時間に下限値を設定してもよい。これにより、パルス周波数変調信号の周波数が高くなった場合に、デッドタイムが消失するのを防止でき、回路の信頼性を高めることができる。
【００１４】
メイントランス駆動部は、メイントランスの１次巻き線と接続されるハーフブリッジ回路と、ハーフブリッジ回路のハイサイドトランジスタを駆動するハイサイドドライバと、ハーフブリッジ回路のローサイドトランジスタを駆動するローサイドドライバと、その２次巻き線が、ハイサイドドライバおよびローサイドドライバと接続されるパルストランスと、パルストランスの１次巻き線に、パルス周波数変調信号に応じた駆動パルスを印加するパルストランス駆動部と、を含んでもよい。
この態様によれば、パルス周波数変調信号のデューティ比を高くすることにより、ハイサイドトランジスタおよびローサイドトランジスタが同時にオフするデッドタイムを短くすることができる。デッドタイムが短くなることにより、ハイサイドトランジスタおよびローサイドトランジスタにおける損失を小さくできる。
【００１５】
パルストランスの２次巻き線、ハイサイドドライバ、ローサイドドライバ、ハーフブリッジ回路およびメイントランスの１次巻き線は、１次領域に配置され、その他の構成要素は、１次領域と絶縁された２次領域に配置されてもよい。この場合、検出信号が１次領域と２次領域を跨がないため、フォトカプラなどを用いる必要がなくなり、フィードバックの安定性を高めることができる。
【００１６】
負荷は蛍光ランプであってもよい。負荷駆動回路は、メイントランスの２次巻き線に生ずる駆動信号によって、負荷を駆動してもよい。
【００１７】
負荷は発光ダイオードであってもよい。メイントランスの２次巻き線は、それぞれの一端が接地され、極性が反対となるように設けられた第１コイルと第２コイルを含んでもよい。負荷駆動回路は、一端が接地された出力キャパシタと、第１コイルの他端と出力キャパシタの他端の間に設けられた第１ダイオードと、第２コイルの他端と出力キャパシタの他端の間に設けられた第２ダイオードと、をさらに備え、出力キャパシタによって平滑化された駆動信号によって、発光ダイオードを駆動してもよい。
【００１８】
本発明の別の態様は、発光装置である。この装置は、発光デバイスと、発光デバイスを駆動する上述のいずれかの負荷駆動回路と、を備える。
【００１９】
発光デバイスは、蛍光ランプであってもよい。発光デバイスは、発光ダイオードであってもよい。
【００２０】
本発明のさらに別の態様は、ディスプレイ装置である。この装置は、液晶パネルと、液晶パネルの背面にバックライトとして配置される上述の発光装置と、を備える。
【００２１】
２．  本発明の別の態様は、入力電圧を駆動信号に変換し、負荷に供給する負荷駆動回路に関する。負荷駆動回路は、その２次巻き線側に負荷が接続されるメイントランスと、負荷の電気的状態を示す検出信号と所定の第１基準電圧との誤差に応じたフィードバック信号を生成する第１誤差増幅器と、フィードバック信号に応じた周波数を有するパルス周波数変調信号を生成するオシレータと、消灯期間と点灯期間を指示するパルス変調されたバースト調光制御信号を受け、バースト調光制御信号が消灯期間を示すとき、検出信号が入力される端子に電流を供給することにより、オシレータの周波数が高くなるようにフィードバック信号のレベルを変化させるバースト用電流源と、フィードバック信号を所定のしきい値電圧と比較し、比較結果に応じたバースト信号を生成するコンパレータと、バースト信号が第１レベルのとき、パルス周波数変調信号にもとづきメイントランスの１次巻き線を駆動し、バースト信号が第２レベルのとき、メイントランスの１次巻き線の駆動を停止するメイントランス駆動部と、を備える。
ＰＦＭ制御のみでは、負荷に供給する電力をゼロにできない状況がある。この負荷駆動回路によれば、かかる状況においても、メイントランス駆動部がバースト信号にもとづいてメイントランスを間欠的に駆動するため、負荷に供給される電力を間欠的に制御できる。
【００２２】
メイントランス駆動部は、消灯期間から点灯期間に遷移するとき、メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに増加させてもよい。
メイントランス駆動部は、点灯期間から消灯期間に遷移するとき、メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに低下させてもよい。
ＰＦＭ制御に加えて、ＰＷＭ制御を併用することにより、負荷電流のオーバーシュートおよび／またはトランスの音鳴きを抑制することができる。
【００２３】
オシレータは、パルス周波数変調信号に加えて、それと同期したランプ波形を有する周期信号を出力するよう構成されてもよい。負荷駆動回路は、バースト信号のレベル遷移を契機として時間とともに電圧レベルが変化するスロープ電圧を生成するスロープ電圧生成部と、スロープ電圧を周期信号と比較し、時間とともにデューティ比が変化するパルス幅変調信号を生成するパルス幅変調コンパレータと、をさらに備えてもよい。メイントランス駆動部は、パルス幅変調信号にもとづき、駆動パルスのデューティ比を変化させてもおよい。
【００２４】
スロープ電圧生成部は、一端の電位が固定されたキャパシタと、バースト信号のレベル遷移を契機として、キャパシタを充電する状態と放電する状態とが交互に切りかえられる充放電回路と、を含み、キャパシタに生ずる電圧をスロープ電圧として出力してもよい。
【００２５】
本発明の別の態様も、入力電圧を駆動信号に変換し、負荷に供給する負荷駆動回路に関する。この負荷駆動回路は、その２次巻き線側に負荷が接続されるメイントランスと、負荷の電気的状態を示す検出信号と所定の第１基準電圧との誤差に応じたフィードバック信号を生成する第１誤差増幅器と、フィードバック信号に応じた周波数を有するパルス周波数変調信号を生成するオシレータと、消灯期間と点灯期間を指示するパルス変調されたバースト調光制御信号を受け、バースト調光制御信号が消灯期間を示すとき、検出信号が入力される端子に電流を供給することにより、オシレータの周波数が高くなるようにフィードバック信号のレベルを変化させるバースト用電流源と、パルス周波数変調信号にもとづきメイントランスの１次巻き線を駆動するメイントランス駆動部と、を備えてもよい。メイントランス駆動部は、消灯期間から点灯期間に遷移するとき、メイントランスの１次巻き線に供給する駆動パルスのデューティ比を時間とともに増加させ、点灯期間から消灯期間に遷移するとき、駆動パルスのデューティ比を時間とともに低下させる。
【００２６】
この態様によれば、バースト調光の点灯期間と消灯期間の切りかえに際して、ＰＦＭ制御とＰＷＭ制御を併用することにより、負荷電流のオーバーシュートおよび／またはトランスの音鳴きを抑制することができる。
【００２７】
オシレータは、パルス周波数変調信号に加えて、それと同期したランプ波形を有する周期信号を出力するよう構成されてもよい。負荷駆動回路は、バースト調光制御信号のレベル遷移を契機として時間とともに電圧レベルが変化するスロープ電圧を生成するスロープ電圧生成部と、スロープ電圧を周期信号と比較し、時間とともにデューティ比が変化するパルス幅変調信号を生成するパルス幅変調コンパレータと、をさらに備えてもよい。メイントランス駆動部は、パルス幅変調信号にもとづき、駆動パルスのデューティ比を変化させてもよい。
この場合、パルス周波数変調信号とパルス幅変調信号の周波数を揃え、かつそれらを同期させることができる。これによりメイントランス駆動部における信号処理を簡潔化できる。
【００２８】
スロープ電圧生成部は、一端の電位が固定されたキャパシタと、バースト調光制御信号のレベル遷移を契機として、キャパシタを充電する状態と放電する状態とが交互に切りかえられる充放電回路と、を含み、キャパシタに生ずる電圧を、スロープ電圧として出力してもよい。
【００２９】
負荷は蛍光ランプであってもよい。負荷駆動回路は、メイントランスの２次巻き線に生ずる駆動信号によって、負荷を駆動してもよい。
【００３０】
負荷は発光ダイオードであってもよい。メイントランスの２次巻き線は、それぞれの一端が接地され、極性が反対となるように設けられた第１コイルと第２コイルを含んでもよい。負荷駆動回路は、一端が接地された出力キャパシタと、第１コイルの他端と出力キャパシタの他端の間に設けられた第１ダイオードと、第２コイルの他端と出力キャパシタの他端の間に設けられた第２ダイオードと、をさらに備え、出力キャパシタによって平滑化された駆動信号によって、発光ダイオードを駆動してもよい。
【００３１】
本発明の別の態様は、発光装置である。この装置は、発光デバイスと、発光デバイスを駆動する上述のいずれかの負荷駆動回路と、を備える。
【００３２】
発光デバイスは、蛍光ランプであってもよい。発光デバイスは、発光ダイオードであってもよい。
【００３３】
本発明のさらに別の態様は、ディスプレイ装置である。この装置は、液晶パネルと、液晶パネルの背面にバックライトとして配置される上述の発光装置と、を備える。
【００３４】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３５】
本発明のある態様によれば、パルス周波数変調により負荷の電気的状態を調節することができ、周波数の変化範囲を調節することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態に係る負荷駆動回路を備える電子機器の構成を示す回路図である。
【図２】図１の負荷駆動回路の動作を示す波形図である。
【図３】ＦＢ信号の電圧レベルとＰＦＭ信号の周波数の関係を示す図である。
【図４】動作周波数と負荷電流（ランプ電流）の関係を示す図である。
【図５】第２の実施の形態に係る負荷駆動回路の一部を示す回路図である。
【図６】図５の負荷駆動回路の基本動作を示すタイムチャートである。
【図７】図５の負荷駆動回路の動作を示すタイムチャートである。
【図８】制御ＩＣの構成を示すブロック図である。
【図９】図８の制御ＩＣの周辺回路図である。
【図１０】制御ＩＣの周辺回路図である。
【図１１】保護回路の構成を示す回路図である。
【図１２】制御ＩＣの別の周辺回路図である。
【図１３】制御ＩＣの別の周辺回路図である。
【発明を実施するための形態】
【００３７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３８】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る負荷駆動回路４を備える電子機器１の構成を示す回路図である。
【００４０】
負荷２は、たとえばＥＥＦＬやＣＣＦＬをはじめとする蛍光ランプ、あるいは発光ダイオード（ＬＥＤ）などの発光素子が例示されるが、特に限定はされない。本実施の形態では、負荷２が発光素子であり、負荷駆動回路４および負荷２は発光装置を構成する。この発光装置は、たとえば照明機器や、液晶パネルのバックライトとして利用される。
【００４１】
負荷駆動回路４は入力電圧ＰＶＩＮを受け、それを負荷２に適した駆動信号ＶＤＲＶに変換し、負荷２へと供給する。負荷２が蛍光ランプの場合、駆動信号ＶＤＲＶは交流信号であり、負荷２がＬＥＤの場合、駆動信号ＶＤＲＶは直流信号である。
【００４２】
負荷駆動回路４は、主として制御ＩＣ１００、メイントランス駆動部１０、メイントランス２０、出力回路３０、フィードバックライン３２を備える。
【００４３】
メイントランス２０の２次巻き線側には、直接的あるいは間接的に負荷２が接続される。メイントランス２０と負荷２の間には、必要に応じて、負荷２の種類や駆動形式に応じたトポロジーを有する出力回路３０が設けられる。
【００４４】
フィードバックライン３２は、負荷２の電気的状態を示す検出信号をフィードバックする。検出信号が示す電気的状態は、負荷駆動回路４による調節対象となるべき状態であり、たとえば負荷２に印加される電圧であってもよいし、負荷２に流れる電流であってもよい。検出信号は、出力回路３０から取り出してもよいし、負荷２から直接検出してもよい。本明細書において、電圧を示す検出信号をＶＳ、電流を示す検出信号をＩＳと表記する。図１では、電流を示す検出信号ＩＳがフィードバックされている。つまり負荷駆動回路４はフィードバックによって、負荷２に流れる電流を負荷２である発光素子の目標輝度に応じたレベルに安定化させる。
【００４５】
制御ＩＣ１００は、ひとつの半導体基板に集積化された機能ＩＣである。制御ＩＣ１００は、Ｉ／Ｏ端子として、電流検出端子ＩＳ（ＩＳ端子ともいう）、フィードバック端子ＦＢ（ＦＢ端子ともいう）、電流調節端子ＲＴ（ＲＴ端子ともいう）、出力端子Ｎ１、Ｎ２を有する。
【００４６】
また制御ＩＣ１００は、第１誤差増幅器４０、電流生成用トランジスタＭ３、第２誤差増幅器４２、パルストランス駆動部４４、オシレータ５０を備える。
【００４７】
検出信号ＩＳ（以下、ＩＳ信号ともいう）は、抵抗ＲＩＳを介して制御ＩＣ１００のＩＳ端子へと入力される。
【００４８】
第１誤差増幅器（ＩＳ＿ＥＡＭＰ）４０は、負荷２の電気的状態を示す検出信号ＩＳと所定の第１基準電圧ＶＲＥＦとの誤差に応じたフィードバック信号ＦＢ（ＦＢ信号ともいう）を生成する。第１誤差増幅器４０の出力端子は、ＦＢ端子と接続される。ＦＢ端子とＩＳ端子の間には、フィードバックキャパシタＣＩＳ＿ＦＢが外付けされる。第１誤差増幅器４０、抵抗ＲＩＳおよびキャパシタＣＩＳ＿ＦＢは、いわゆる積分器を構成する。
【００４９】
電流生成用トランジスタＭ３はＮチャンネルＭＯＳＦＥＴであり、そのソースはＲＴ端子と接続される。電流生成用抵抗ＲＲＴは、ＲＴ端子と外部の固定電圧端子（接地端子）の間に外付けされる。
【００５０】
第２誤差増幅器（ＲＴ＿ＥＡＭＰ）４２の第１入力端子（反転入力端子−）には、トランジスタＭ３と抵抗ＲＲＴの接続点、つまりＲＴ端子の電位が入力される。また第２誤差増幅器４２の第２入力端子（非反転入力端子＋）には、所定の第２基準電圧ＶＲＴが入力される。第２誤差増幅器４２の出力端子は、トランジスタＭ３の制御端子（ゲート）に接続される。
【００５１】
トランジスタＭ３と抵抗ＲＲＴの接続点（ＲＴ端子）と、第１誤差増幅器４０の出力端子（ＲＢ端子）の間には、調節用抵抗ＲＡＤＪが外付けされる。トランジスタＭ３には、抵抗ＲＲＴに流れる電流ＩＲＴと、抵抗ＲＡＤＪに流れる電流ＩＡＤＪを合成した周波数制御電流ＩＣＴが流れる。
【００５２】
電流生成用抵抗ＲＲＴに流れる電流ＩＲＴは、
ＩＲＴ＝ＶＲＴ／ＲＲＴ    …（１）
で与えられる。調整用抵抗に流れる電流ＩＡＤＪは、
ＩＡＤＪ＝（ＶＲＴ−ＶＦＢ）／ＲＡＤＪ    …（２）
で与えられる。電流生成用トランジスタＭ３に流れる周波数制御電流ＩＣＴは、２つの電流ＩＲＴ、ＩＡＤＪの和である。
ＩＣＴ＝ＩＲＴ＋ＩＡＤＪ    …（３）
【００５３】
式（３）に、式（１）、（２）を代入すると、式（４）を得る。
ＩＣＴ＝ＶＲＴ／ＲＲＴ＋（ＶＲＴ−ＶＦＢ）／ＲＡＤＪ    …（４）
【００５４】
オシレータ５０は、トランジスタＭ３に流れる周波数制御電流ＩＣＴに応じた充電電流ＩＣＴによって、一端の電位の固定されたキャパシタＣＣＴを充電する充電状態と、キャパシタＣＣＴを放電する放電状態を繰り返す。オシレータ５０は、充放電の遷移と同期したエッジを有するパルス周波数変調信号（ＰＦＭ信号）Ｓ３を出力する。充電電流ＩＣＴは、式（５）で与えられる。
ＩＣＴ＝｛ＶＲＴ／ＲＲＴ＋（ＶＲＴ−ＶＦＢ）／ＲＡＤＪ｝
＝｛（ＶＲＴ／ＲＲＴ＋ＶＲＴ／ＲＡＤＪ）−ＶＦＢ／ＲＡＤＪ｝  …（５）
【００５５】
具体的にはオシレータ５０は、トランジスタＭ４〜Ｍ６、キャパシタＣＣＴ、コンパレータ５２、最大デューティ設定部５４、フリップフロップ５６を備える。トランジスタＭ５、Ｍ６は、たとえばミラー比が１のカレントミラー回路を構成しており、周波数制御電流ＩＣＴをコピーして折り返す。キャパシタＣＣＴの一端は接地され、その電位は固定されている。カレントミラー回路Ｍ５、Ｍ６は、充電回路として機能し、充電電流ＩＣＴによってキャパシタＣＣＴを充電する。トランジスタＭ４は、キャパシタＣＣＴを放電するスイッチであり、キャパシタＣＣＴと並列に設けられる。
【００５６】
（充電状態）
トランジスタＭ４がオフの期間、充電状態となり、キャパシタＣＣＴが充電電流ＩＣＴで充電される。その結果、キャパシタ電圧ＶＣＴは一定の傾きで上昇する。コンパレータ５２は、キャパシタＣＣＴに生ずる電圧ＶＣＴを、所定のしきい値電圧ＶＣＯＭＰと比較し、キャパシタ電圧ＶＣＴがしきい値電圧ＶＣＯＭＰに達すると、その出力信号（セット信号）Ｓ１をアサート（ハイレベル）する。信号Ｓ１がアサートされると、フリップフロップ５６がセットされ、その出力Ｑがハイレベルとなる。
【００５７】
（放電状態）
出力Ｑがハイレベルとなると、トランジスタＭ４がオンし、キャパシタＣＣＴが放電される。そうすると、キャパシタ電圧ＶＣＴが接地電圧付近まで低下する。最大デューティ設定部５４は、コンパレータ５２の出力信号Ｓ１がアサートされてからある遅延時間τ経過後にその出力信号（リセット信号）Ｓ２をアサートする。
【００５８】
遅延時間τは、充電電流ＩＣＴに反比例することが望ましい。たとえば最大デューティ設定部５４は、オシレータ５０と同様に、キャパシタ、充電回路、コンパレータを含んで構成できる。この場合、容量値、充電電流の値、しきい値電圧の組み合わせによって、遅延時間τを設定できる。なお最大デューティ設定部５４は、遅延時間τに下限値を設定することが好ましい。たとえば下限値は２００ｎｓである。
【００５９】
トランジスタＭ４がオンしてキャパシタＣＣＴが放電された後、遅延時間τ経過後に、フリップフロップ５６はリセットされ、出力信号Ｑはローレベルとなる。その結果、トランジスタＭ４はオフし、充電状態に戻る。
【００６０】
オシレータ５０は、充電状態と放電状態を交互に繰り返す。その結果、キャパシタＣＣＴには、ランプ状の周期信号ＶＣＴが発生する。オシレータ５０は、フリップフロップ５６の出力信号Ｑに応じた、具体的にはそれを反転したＰＦＭ信号Ｓ３を出力する。
【００６１】
メイントランス駆動部１０は、ＰＦＭ信号Ｓ３にもとづき、メイントランス２０の１次巻き線を駆動する。
【００６２】
メイントランス駆動部１０は、ハーフブリッジ回路１２、ハイサイドドライバ１４、ローサイドドライバ１６、パルストランス１８、パルストランス駆動部４４を含む。
【００６３】
ハーフブリッジ回路１２は、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、第１キャパシタＣ１、第２キャパシタＣ２を含む。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、入力電圧ＰＶＩＮと接地電圧の間に順に直列に設けられる。同様に第１キャパシタＣ１および第２キャパシタＣ２も、入力電圧ＰＶＩＮと接地電圧の間に順に直列に設けられる。
【００６４】
メイントランス２０の１次巻き線の一端は、トランジスタＭ１とＭ２の接続点と接続される。またメイントランス２０の１次巻き線の他端は、キャパシタＣ１とＣ２の接続点と接続される。
【００６５】
ハイサイドドライバ１４は、ハーフブリッジ回路１２のハイサイドトランジスタＭ１を駆動する。ローサイドドライバ１６は、ハーフブリッジ回路１２のローサイドトランジスタＭ２を駆動する。
【００６６】
パルストランス１８の２次巻き線は、ハイサイドドライバ１４およびローサイドドライバ１６と接続される。パルストランス１８は、第１パルストランス１８ａ、第２パルストランス１８ｂを含む。逆相の駆動パルスＮ１、Ｎ２がパルストランス１８の１次巻き線に印加されると、ハイサイドドライバ１４とローサイドドライバ１６には、交互に駆動パルスが供給される。ハイサイドドライバ１４およびローサイドドライバ１６は、パルストランス１８を介して入力された駆動パルスＮ１、Ｎ２にもとづいて、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２を交互にオンオフさせる。
【００６７】
パルストランス１８の１次巻き線は、出力端子Ｎ１、Ｎ２と接続される。パルストランス駆動部４４は、パルストランス１８の１次巻き線に、ＰＦＭ信号Ｓ３に応じた駆動パルスＮ１、Ｎ２を印加する。パルストランス駆動部４４は、駆動ロジック部４６、出力バッファＢＵＦ１、ＢＵＦ２を備える。駆動ロジック部４６は、ＰＦＭ信号Ｓ３を受け、それと同じパルス幅を有し、かつ互いに逆相の駆動パルスＮ１、Ｎ２を発生する。具体的には、ＰＦＭ信号Ｓ３に含まれるパルスを、駆動パルスＮ１、Ｎ２に交互に振り分ける。つまり駆動パルスＮ１、Ｎ２の周波数ＦＯＵＴは、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭの１／２となる。出力バッファＢＵＦ１、ＢＵＦ２は、駆動パルスＮ１、Ｎ２を出力端子Ｎ１、Ｎ２から出力する。
【００６８】
以上が負荷駆動回路４の構成である。続いてその動作を説明する。
図２は、図１の負荷駆動回路４の動作を示す波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。区間（Ｉ）において、充電電流ＩＣＴは、第１のレベルを有している。周期信号ＶＣＴの傾きは、充電電流ＩＣＴに比例するため、ＰＦＭ信号Ｓ３のパルス幅ＴＨは充電電流ＩＣＴに反比例する。
ＴＨ＝ＶＣＯＭＰ／ＩＣＴ
また、ＰＦＭ信号Ｓ３のローレベルの期間ＴＬに対応する遅延時間τも、充電電流ＩＣＴに反比例する。したがって、ＰＦＭ信号Ｓ３の周期（ＴＨ＋ＴＬ）も充電電流ＩＣＴに反比例する。言い換えれば、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭ（＝１／（ＴＨ＋ＴＬ））は、充電電流ＩＣＴに比例する。
ＦＰＦＭ＝Ｋ１×ＩＣＴ    …（６）
【００６９】
区間（II）において、充電電流ＩＣＴが第１レベルより小さな第２レベルとなると、それに比例してＰＦＭ信号Ｓ３の周波数ＦＰＦＭは低くなる。
【００７０】
ＰＦＭ信号Ｓ３は、交互に駆動パルスＮ１、Ｎ２に振り分けられる。駆動パルスＮ１がハイレベルの期間、ハイサイドトランジスタＭ１がオンし、駆動パルスＮ２がハイレベルの期間、ローサイドトランジスタＭ２がオンする。その結果、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２が交互にオンし、メイントランス２０が駆動される。
【００７１】
電流ＩＡＤＪは、検出信号ＩＳの電圧レベルＶＩＳが第１基準電圧ＶＲＥＦと一致するようにフィードバックによって調節され、それに応じて充電電流ＩＣＴの大きさも調節される。充電電流ＩＣＴに比例するＰＦＭ信号Ｓ３の周波数ＦＰＦＭが調節されると、メイントランス２０から負荷２に供給されるエネルギーが調節され、負荷２の電気的状態を目標値に近づけることができる。つまり負荷２の輝度を、ＰＦＭ制御によって目標値に保つことができる。
【００７２】
このようなＰＦＭ制御を行う負荷駆動回路４は、ＰＷＭ制御を行う別の回路に比べて以下の利点を有する。
メイントランス２０を駆動するためのパワートランジスタを、ＰＷＭ制御する場合には、パワートランジスタのオン、オフのデューティ比がダイナミックに変化するため、オン時間が短くなると、電力損失が大きくなるというデメリットがある。これに対して図１の負荷駆動回路４は、ＰＦＭ信号Ｓ３が周期のうち、デッドタイムを除く大部分の期間、パワートランジスタがオンするため、損失を大幅に低減することができる。
【００７３】
駆動パルスＮ１とＮ２がともにローレベルの区間は、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２がともにオフするデッドタイムとなる。このデッドタイムは、最大デューティ設定部５４により設定された遅延時間τに他ならない。したがって遅延時間τを短くするほど、パワートランジスタの損失を低減することができる。
【００７４】
ＰＷＭ制御を行う負荷駆動回路では、フルブリッジ（Ｈブリッジ）回路が用いられることが多かった。この要因のひとつとして、電力損失による発熱を分散させるためにパワートランジスタの個数を増やす必要性が挙げられる。これに対して、ＰＦＭ制御を行う場合には、損失が小さいためハーフブリッジ回路を用いることが可能となり、トランジスタの個数を減らすことができるという利点もある。
【００７５】
なお遅延時間τを短くしすぎると、実効的なデッドタイムが消失し、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２が同時オンして貫通電流が流れるおそれがある。そこで遅延時間τに下限値を設定することにより、回路の信頼性を高めることができる。
【００７６】
これらに加えて、図２の負荷駆動回路４は以下のような利点を有する。
式（５）および（６）から、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭは、式（７）で与えられる。
ＦＰＦＭ＝Ｋ１×｛（ＶＲＴ／ＲＲＴ＋ＶＲＴ／ＲＡＤＪ）−ＶＦＢ／ＲＡＤＪ｝  …（７）
【００７７】
図３は、ＦＢ信号の電圧レベルＶＦＢとＰＦＭ信号Ｓ３の周波数ＦＰＦＭの関係を示す図である。式（７）から、直線の傾きは、調整用抵抗ＲＡＤＪに応じて変化させることが分かる。また、Ｙ切片は、電流生成用抵抗ＲＲＴに応じて変化させることができる。
つまり、図１の負荷駆動回路４によれば、ＦＢ信号の電圧範囲が定まれば、調整用抵抗ＲＡＤＪおよび電流生成用抵抗ＲＲＴによって、周波数の範囲を自由に決めることが可能となる。
【００７８】
図４は、動作周波数と負荷電流（ランプ電流）ＩＬＡＭＰの関係を示す図である。動作周波数ＦＯＵＴは、駆動パルスＮ１、Ｎ２の周波数であり、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭの１／２である。図４に示すように、動作周波数ＦＯＵＴが高くなるにしたがい、ランプ電流ＩＬＡＭＰは減少する。なお、動作周波数を抵抗ＲＡＤＪ、ＲＲＴによって調節することが可能であるため、負荷駆動回路４はランプ電流ＩＬＡＭＰの範囲が調節可能であるともいえる。
【００７９】
図１の負荷駆動回路４は、一点鎖線３で囲まれる回路素子が、１次領域に、その他の回路素子が、１次領域と絶縁された２次領域に配置される。したがって、負荷２の状態を示す検出信号を制御ＩＣ１００にフィードバックするためのフィードバックライン３２が、１次領域と２次領域を跨がないため、フォトカプラが不要となる。これにより、フィードバックの安定性が高まるという利点も有する。
【００８０】
（第２の実施の形態）
発光デバイスの輝度を調節する方法として、点灯期間と消灯期間を交互に繰り返し、そのデューティ比を変化させるバースト調光が知られている。第２の実施の形態では、上述のＰＦＭ制御と組み合わせて、バースト調光を行う技術を説明する。
【００８１】
図５は、第２の実施の形態に係る負荷駆動回路４ａの一部を示す回路図である。制御ＩＣ１００ａは、バースト調光制御信号（以下、ＰＷＭＩＮ信号という）ＰＷＭＩＮが入力されるＰＷＭＩＮ端子を備える。ＰＷＭＩＮ信号は、図示しないＤＰＳ（Digital Signal Processor）から供給され、ハイレベルが発光期間に、ローレベルが消灯期間に割り当てられる。
【００８２】
バースト用電流源６０は、ＰＷＭＩＮ信号が消灯期間を示すとき、つまりローレベルのとき、ＩＳ端子に電流Ｉｃを流し込み（ソース）、その電位ＶＩＳを上昇させる。ＰＷＭＩＮ信号が点灯期間を指示するとき、つまりハイレベルのとき、バースト用電流源６０の出力電流はゼロとなる。
【００８３】
バースト用コンパレータ６２は、ＦＢ信号の電圧レベルＶＦＢを所定の第１しきい値電圧ＶＴＨ１と比較し、比較結果に応じたバースト信号Ｓ４を出力する。バースト信号Ｓ４は、ＶＦＢ＞ＶＴＨ１のときローレベル、ＶＦＢ＜ＶＴＨ１のときハイレベルとなる。バースト信号Ｓ４は、駆動ロジック部４６に入力される。たとえばしきい値電圧ＶＴＨ１＝０．５Ｖである。
【００８４】
駆動ロジック部４６は、バースト信号Ｓ４がローレベルのとき、駆動パルスＮ１、Ｎ２を出力し、それがハイレベルのとき、駆動パルスＮ１、Ｎ２を停止する。
【００８５】
以上が負荷駆動回路４ａの基本構成である。続いてその動作を説明する。
図６は、図５の負荷駆動回路４ａの基本動作を示すタイムチャートである。ＰＷＭＩＮ信号がハイレベルの期間、ＦＢ信号の電圧レベルＶＦＢは、あるレベルに安定化されている。時刻ｔ１にＰＷＭＩＮ信号がローレベルに遷移すると、ＩＳ端子に定電流Ｉｃが流し込まれ、ＦＢ信号の電圧レベルＶＦＢは低下する。電圧レベルＶＦＢの低下にともない、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭは低下していき、負荷２の輝度が低下する。時刻ｔ２に電圧レベルＶＦＢがしきい値電圧ＶＴＨ１より低くなると、バースト信号Ｓ４がハイレベルとなり、駆動ロジック部４６は、駆動パルスＮ１、Ｎ２を停止する。その結果、負荷２に対する電力供給が停止し、負荷２は消灯する。
【００８６】
時刻ｔ３にＰＷＭＩＮ信号がハイレベルに戻ると、バースト用電流源６０からの定電流Ｉｃが停止し、フィードバック電圧ＶＦＢがもとのレベルに向けて上昇し始める。時刻ｔ４にフィードバック電圧ＶＦＢがしきい値電圧ＶＴＨ１を超えると、駆動パルスＮ１、Ｎ２が再び出力される。その後、ＰＦＭ信号Ｓ３の周波数ＦＰＦＭは、負荷２の輝度が目標値に達するまで上昇する。
【００８７】
以上が負荷駆動回路４ａの基本動作である。
ＰＦＭ制御を行う負荷駆動回路では、図４に示すように周波数制御のみでランプ電流をゼロにすることができない。そこで、フィードバック電圧ＶＦＢとしきい値電圧ＶＴＨ１の比較結果にもとづきバースト信号Ｓ４を生成し、期間ｔ１〜ｔ２では、ＰＦＭ制御により輝度を低下させ、ある程度輝度が低下した後に、バースト信号Ｓ４を用いてメイントランス２０の駆動を停止する。これにより、消灯期間のランプ電流をゼロとすることができる。
【００８８】
図６に示すように、ＰＦＭ制御とバースト調光を同時に行うと、ランプ電流ＩＬＡＭＰがオーバーシュートし、これがトランスの音鳴きの原因となる場合がある。この現象は特に負荷がＥＥＦＬの場合に顕著である。この音鳴きを低減するために、図５の負荷駆動回路４ａは、ＰＦＭ制御に加えて、ＰＷＭ制御を行う。
【００８９】
以下、ＰＷＭ制御に関する構成を説明する。負荷駆動回路４ａは、スロープ電圧生成部６４、ＰＷＭコンパレータ６６をさらに備える。
【００９０】
スロープ電圧生成部６４は、バースト信号Ｓ４のレベル遷移を契機として、時間とともに緩やかに変化するスロープ電圧ＶＰＷＭＣＭＰを生成する。スロープ電圧生成部６４は、キャパシタＣＰＷＭＣＭＰと、キャパシタＣＰＷＭＣＭＰを充放電する充放電回路６８を含む。キャパシタＣＰＷＭＣＭＰは、ＰＷＭＣＭＰ端子に外付けされる。
【００９１】
充放電回路６８は、バースト信号Ｓ４がハイレベルのとき、キャパシタＣＰＷＭＣＭＰから電流を引き抜く（シンク）。反対に、バースト信号Ｓ４がローレベルのとき、キャパシタＣＰＷＭＣＭＰに電流を供給する（ソース）。
【００９２】
たとえば充放電回路６８は、ソース電流源６８ａ、シンク電流源６８ｂを含む。ソース電流源６８ａは、キャパシタＣＰＷＭＣＭＰに定電流Ｉｄを供給する。シンク電流源６８ｂは、バースト信号Ｓ４に応じてオンオフが切りかえ可能であり、オン状態において、定電流Ｉｄより大きな電流Ｉｅを、キャパシタＣＰＷＭＣＭＰから引き抜く。
【００９３】
オシレータ５０ａは、図１のオシレータ５０と電流生成用トランジスタＭ３、第２誤差増幅器４２を機能的に示している。つまりオシレータ５０ａは、ＲＴ端子から制御ＩＣ１００の外部に流出する周波数制御電流ＩＣＴに比例した周波数を有するＰＦＭ信号Ｓ３を生成するとともに、それと同期したランプ波形を有する周期信号ＶＣＴを出力する。
【００９４】
ＰＷＭコンパレータ６６は、周期信号ＶＣＴをスロープ電圧ＶＰＷＭＣＭＰと比較し、パルス幅変調されたＰＷＭ信号Ｓ５を出力する。ＰＷＭ信号Ｓ５とＰＦＭ信号Ｓ３は同じ周波数を有し、かつ同期している。
【００９５】
駆動ロジック部４６は、ＰＷＭ信号Ｓ５とＰＦＭ信号Ｓ３を演算し、その結果得られる信号を、駆動パルスＮ１、Ｎ２に交互に振り分ける。
【００９６】
以上が負荷駆動回路４ａのＰＷＭ制御に関する説明である。続いて、その動作を説明する。
【００９７】
図７は、図５の負荷駆動回路４ａの動作を示すタイムチャートである。ＰＷＭＩＮ信号がハイレベルに遷移すると、ＦＢ信号の電圧レベルＶＦＢが時間とともに上昇し始める。これにともない、ＰＦＭ信号Ｓ３および周期信号ＶＣＴの周波数は、時間とともに低下する。
【００９８】
時刻ｔ１に電圧ＶＦＢがしきい値電圧ＶＴＨ１に達すると、バースト信号Ｓ４がローレベルとなりスロープ電圧ＶＰＷＭＣＭＰが上昇し始める。ＰＷＭ信号Ｓ５の周波数は、時間とともに低下し、またそのデューティ比も時間とともに増加し、やがて１００％となる。
【００９９】
駆動ロジック部４６は、ＰＦＭ信号Ｓ３およびＰＷＭ信号Ｓ５を論理演算により合成し、駆動パルスＮ１、Ｎ２を生成する。駆動パルスＮ１、Ｎ２の周波数ＦＯＵＴは時間とともに低下する。またそれらのデューティ比は時間とともに増加していき、やがてＰＦＭ信号Ｓ３が有する最大デューティ比に達する。
【０１００】
バースト信号Ｓ４がローレベルに遷移すると、駆動パルスＮ１、Ｎ２によるメイントランス２０の駆動が開始する。そして駆動パルスＮ１、Ｎ２の周波数の低下にともない、ランプ電流ＩＬＡＭＰは増加していく。このとき、駆動パルスＮ１、Ｎ２のデューティ比が緩やかに増加していくため、ランプ電流ＩＬＡＭＰの増加は、ＰＷＭ制御を行わない場合に比べて緩やかとなる。その結果、ランプ電流ＩＬＡＭＰのオーバーシュートを抑制でき、コイルの音鳴きを抑制することができる。
【０１０１】
バースト信号Ｓ４からハイレベルからローレベルに遷移すると、図７の波形図とは反対に、スロープ電圧ＶＰＷＭＣＭＰが時間とともに低下していき、それに応じてＰＷＭ信号Ｓ５のデューティ比が時間とともに低下していく。その結果、ランプ電流ＩＬＡＭＰを時間とともに緩やかに減少させ、消灯させることができる。
【０１０２】
以上が、バースト調光およびＰＷＭ制御に関する説明である。
【０１０３】
（変形例）
上述のように、ＰＷＭ制御を行う場合には、駆動パルスＮ１、Ｎ２のデューティ比を０％〜１００％の範囲で制御することができる。ここで駆動パルスＮ１、Ｎ２のデューティ比がゼロであれば、負荷２には電力が供給されないため、バースト信号Ｓ４を用いなくても、ランプ電流ＩＬＡＭＰをゼロにすることができる。
【０１０４】
このことから、ＰＷＭ制御を併用する場合には、消灯期間におけるＰＷＭ信号Ｓ５を０％にまで低下させて、駆動ロジック部４６に入力するバースト信号Ｓ４を省略してもよい。またこの場合には、充放電回路６８に対する制御信号として、バースト信号Ｓ４ではなく、ＰＷＭＩＮ信号を用いればよい。
【０１０５】
最後に、第１、第２の実施の形態に係る負荷駆動回路の特徴を具備した制御ＩＣ１００について説明する。
図８は、制御ＩＣ１００ｂの構成を示すブロック図である。まず、端子（ピン）について説明する。
１．１  電源端子（ＶＣＣ）
外部からの電源電圧ＶＣＣが入力される。
１．２  スタンバイ端子（ＳＴＢ）
制御ＩＣ１００ｂのスタンバイ状態の制御信号が入力される。ＳＴＢ信号がハイレベルのとき、制御ＩＣ１００ｂは動作状態、ローレベルのときスタンバイ状態となる。
１．３  接地端子（ＧＮＤ）
外部からの接地電圧が入力される。
【０１０６】
１．４  抵抗接続端子（ＲＴ）
すでに説明した電流生成用抵抗ＲＲＴを接続するための端子である。
１．５  フィードバック端子（ＦＢ）
すでに説明した第１誤差増幅器４０の出力端子が接続される端子である。
１．６  電流検出端子（ＩＳ）
負荷からの検出信号のうち、負荷電流（ランプ電流）を示すＩＳ信号がフィードバックされる端子である。
１．７  電圧検出端子（ＶＳ）
負荷からの検出信号のうち、駆動電圧を示す検出信号（ＶＳ信号ともいう）がフィードバックされる端子である。
【０１０７】
１．８  スロープ電圧用端子（ＰＷＭＣＭＰ）
スロープ電圧生成用のキャパシタＣＰＷＭＣＭＰを接続するための端子である。
１．９  タイマ用端子（ＣＰ）
タイマ（ＣＰタイマ）用のキャパシタＣＣＰを接続するための端子である。
１．１０  バースト調光制御端子（ＰＷＭＩＮ）
上述したＰＷＭＩＮ信号が入力される端子である。
１．１１  シャットダウン端子（ＳＤＯＮ）
シャットダウン用タイマのキャパシタＣＳＤＯＮを接続するための端子である。
１．１２  ソフトスタート端子（ＳＳ）
ソフトスタート用キャパシタＣＳＳを接続するための端子である。
【０１０８】
１．１３  フェイル端子（ＦＡＩＬ）
制御ＩＣが検出したフェイル状態を外部に通知するための端子である。
【０１０９】
１．１４  過電圧検出端子（ＣＯＭＰＳＤ）
過電圧保護の対象となる電圧を入力するための端子である。この端子に入力された電圧が、所定のしきい値電圧ＶＴＨ２を超えると、ＣＰタイマが測定する時間経過後に、回路保護がかかる。
１．１５  過電圧検出端子（ＣＯＭＰ）
過電圧保護の対象となる電圧を入力するための端子である。この端子に入力された電圧が、所定のしきい値電圧ＶＴＨ３を超えると、ただちに回路保護がかかる。
【０１１０】
１．１６  パワー接地端子（ＰＧＮＤ）
出力段の回路ブロックに供給される接地電圧が入力される端子である。
１．１７  出力端子（Ｎ１）
駆動パルスＮ１を出力するための端子である。
１．１８  出力端子（Ｎ２）
駆動パルスＮ２を出力するための端子である。
【０１１１】
以上が、入出力ピンに関する説明である。続いて制御ＩＣ１００ｂの内部の構成を説明する。
基準電圧源７０は、ＳＴＢ信号がハイレベルとなると、基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦが立ち上がると、基準電圧源７０はスタンバイ・低電圧ロックアウト（ＳＴＢ−ＵＶＬＯ）解除信号ＳＲをアサートする。
【０１１２】
ロジックブロック７１は、駆動ロジック部４６と、ＯＲゲート４６ａを含む。ＯＲゲート４６ａは、電流異常状態においてアサートされるＩＳＬ信号は、電圧異常状態においてアサートされるＶＳＬ信号、過電圧状態でアサートされるＣＯＭＰ信号の少なくともひとつがアサートされると、保護検出信号ＳＴをアサートする。
【０１１３】
オシレータブロック７２は、すでに説明したオシレータ５０およびＰＷＭコンパレータ６６を含む。
ドライバブロック７３は、すでに説明した出力バッファＢＵＦ１、出力バッファＢＵＦ２を含む。
【０１１４】
調光ブロック７４は、ＰＷＭＩＮ信号を所定のしきい値電圧と比較するコンパレータＣＬＫＣＯＭＰを含む。コンパレータＣＬＫＣＯＭＰの出力信号は、バースト信号ＳＢとして出力される。このバースト信号ＳＢは、ＰＷＭＩＮ信号と同じ意味を持つ。
【０１１５】
エラーアンプブロック７６は、すでに説明した第１誤差増幅器４０、バースト用電流源６０、バースト用コンパレータ６２、充放電回路６８を含む。その他、エラーアンプブロック７６は以下の回路を含む。
【０１１６】
第３誤差増幅器（ＶＳ＿ＥＡＭＰ）７８は、負荷２の電気的状態を示す検出信号ＶＳと所定の第１基準電圧ＶＲＥＦとの誤差に応じたフィードバック信号ＦＢ（ＦＢ信号ともいう）を生成する。ＶＳ端子とＦＢ端子の間には、キャパシタＣＶＳ＿ＦＢが外付けされる。第３誤差増幅器７８の出力端子と第１誤差増幅器４０の出力端子は共通に接続されており、それぞれの出力電圧のうち、低い方が優先されてＦＢ端子に現れる。
この構成により制御ＩＣ１００は、起動直後においては負荷２の電圧が目標値に近づくようにフィードバック制御を行い、その後、負荷電流が目標値に近づくようにフィードバック制御を行う。
【０１１７】
ＩＳコンパレータ８０は、ＩＳ信号を所定のしきい値電圧ＶＴＨ４と比較し、電流異常状態を検出する。ＩＳＬ信号は、電流異常状態においてアサートされる。
ＶＳコンパレータ８２は、ＶＳ信号を所定のしきい値電圧ＶＴＨ５と比較し、電圧異常状態を検出する。ＶＳＨ信号は、電圧異常状態（たとえばランプのオープン故障状態）においてアサートされる。
【０１１８】
バースト用電流源６０には、保護検出信号ＳＴが入力される。後述するが、保護検出信号ＳＴは、保護すべき期間においてハイレベルをとる信号である。インバータ８４はバースト信号ＳＢを反転する。ＯＲゲート８６は、反転されたバースト信号ＳＢ＃（＃は論理反転を示す）と、保護検出信号ＳＴの論理和を生成する。ＩＳ端子には、ダイオードＤ１１を介して電流源９０が接続される。スイッチ８８は、ＯＲゲート８６の出力がハイレベルのときオン、ローレベルのときオフする。スイッチ８８がオンすると、電流源９０が生成する電流がスイッチ８８に引きこまれるため、ＩＳ端子の電圧ＶＩＳは上昇しない。スイッチ８８がオフすると、電流源９０が生成する電流がＩＳ端子に供給され、その電圧ＶＩＳが時間とともに上昇する。これにより、上述したバースト調光が行われる。
【０１１９】
ソフトスタートブロック９２は、ソフトスタート電圧ＶＳＳを発生するソフトスタート回路９４と、タイマ回路９６を含む。ソフトスタート回路９４は、解除信号ＳＲのアサートを契機として、ＳＳ端子に外付けされるキャパシタを充電することにより、時間とともに上昇するソフトスタート電圧ＶＳＳを生成する。コンパレータ９５は、ソフトスタート電圧ＶＳＳがしきい値電圧ＶＴＨ６まで上昇すると、ソフトスタートの完了を示すＳＳ＿ＥＮＤ信号をアサートする。
【０１２０】
ソフトスタート電圧ＶＳＳは、第１誤差増幅器４０および第３誤差増幅器７８に供給される。第１誤差増幅器４０は、基準電圧ＶＲＥＦとソフトスタート電圧ＶＳＳの低い方と、ＩＳ信号の電圧ＶＩＳとの誤差を増幅する。第３誤差増幅器７８は、基準電圧ＶＲＥＦとソフトスタート電圧ＶＳＳの低い方と、ＶＳ信号の電圧ＶＶＳとの誤差を増幅する。これにより、起動時に負荷に供給される電圧および電流が、ソフトスタート電圧ＶＳＳに追従して緩やかに上昇する。
【０１２１】
タイマ回路９６は、解除信号ＳＲがアサートされてから、所定時間経過後にアサートされる信号Ｓ６を出力する。
【０１２２】
コンパレータブロック９８は、過電圧状態の検出と、フェイル信号の出力を行う。コンパレータ１０２は、ＣＯＭＭＰＳＤ端子の電圧をしきい値電圧ＶＴＨ８と比較する。カウンタ１０４は、過電圧状態が所定時間持続すると、ＣＯＭＰＳＤ信号をアサートする。コンパレータ１０６は、ＣＯＭＰ端子の電圧をしきい値電圧ＶＴＨ９と比較し、過電圧状態が検出されるとＣＯＭＰ信号をアサートする。
【０１２３】
出力トランジスタ１０８のドレインはＦＡＩＬ端子に接続され、そのゲートにはラッチ信号ＳＬが入力される。ラッチ信号ＳＬは、制御ＩＣ１００が異常を検出するとアサート（ハイレベル）される。ＦＡＩＬ端子は、制御ＩＣ１００の正常状態においてハイインピーダンスとなり、異常状態においてローレベルとなる。
【０１２４】
タイマブロック１１０は、保護検出信号ＳＴが異常状態（ハイレベル）を示すとき時間測定を行う。異常状態が、タイマブロック１１０に設定される時間以上持続すると、フリップフロップ１１２がセットされる。ＯＲゲート１１４は、ＣＯＭＰＳＤ信号とフリップフロップ１１２の出力Ｑの論理和であるラッチ信号ＳＬを生成する。解除信号ＳＲがアサートされるとフリップフロップ１１２はリセットされる。
【０１２５】
ＯＲゲート１１６は  保護検出信号ＳＴを、ＳＳ＿ＥＮＤ信号を用いてマスクする。それにより、ソフトスタート完了前における異常の誤検出が防止される。またＯＲゲート１１６にラッチ信号ＳＬを入力することにより、一旦、ラッチ信号ＳＬがアサートされた後に、繰り返しタイマブロック１１０が動作するのを防止できる。
【０１２６】
以上が制御ＩＣ１００ｂの構成である。続いて、その周辺回路について説明する。
図９は、図８の制御ＩＣ１００ｂの周辺回路図である。図９は、負荷２が蛍光ランプの場合を示す。
【０１２７】
出力回路３０は、電圧検出部２００、２０２、電流検出部２０４、２０６を含む。電圧検出部２００、２０２はそれぞれ、負荷２の一端Ｐ１、Ｐ２に生ずる電圧を分圧し、整流することにより、ＶＳ信号を生成する。電流検出部２０４、２０６は、負荷２に流れる電流を、検出抵抗Ｒｓ１、Ｒｓ２によって電圧に変換し、それを整流してＩＳ信号を生成する。また、検出抵抗Ｒｓ１、Ｒｓ２に生ずる電圧は、フィルタ２０８を介してＣＯＭＰＳＤ端子に入力される。これにより、制御ＩＣ１００ｂは、ランプ電流の異常を検出できる。
【０１２８】
この構成によれば、蛍光ランプを好適に駆動することができる。なお図９では、端子Ｐ１、Ｐ２の間に、負荷２を設ける場合を示すが、端子Ｐ１、Ｐ２それぞれに、負荷２を接続してもよい。
【０１２９】
図１０は、制御ＩＣ１００ｃの周辺回路図である。図１０は、負荷２がＬＥＤの場合を示す。図１０の制御ＩＣ１００ｃは、ＰＷＭＣＭＰ端子に代えて、あるいはそれに加えて、ＰＷＭＣＯＭＰ端子を備える。ＰＷＭＣＯＭＰ端子は、図８のＰＷＭコンパレータ６６が生成するパルス幅変調されたＰＷＭ信号Ｓ５を出力するために設けられる。
【０１３０】
出力回路３０は、直流変換用の出力回路３０ａと、電流ドライバ３０ｂを含む。出力回路３０ａは、整流用ダイオードＤ１、Ｄ２と、出力キャパシタＣｏ、平滑回路３１を含む。
【０１３１】
電流ドライバ３０ｂは、負荷２の経路上に設けられたＰＷＭトランジスタ２１０および検出電流Ｒｓを含む。検出抵抗Ｒｓには、ＬＥＤ電流に比例した電圧降下が発生する。この電圧降下が、検出信号ＩＳとしてフィードバックされる。また、ＰＷＭトランジスタ２１０のゲートは、ダーリントン接続されたトランジスタＱ１、Ｑ２を介して、ＰＷＭＣＯＭＰ端子と接続される。この構成によれば、ＬＥＤを好適に駆動できる。
【０１３２】
図８の制御ＩＣ１００ｂにおいて、あるいは別のＩＣにおいて、端子耐圧の向上がユーザから求められる場合がある。この場合に、高耐圧が要求される端子に接続される、トランジスタ、抵抗をはじめとする回路素子の耐圧を高めると、回路面積が増大する。また、耐圧を高めることにより、もとの耐圧の素子と比べて、特性が異なる場合があるため、設計の再検証が必要となる。
【０１３３】
そこで、ある端子に高耐圧が要求される場合、その端子に接続される内部回路は変更せずに耐圧を高めることができれば便宜である。図１１は、保護回路２００の構成を示す回路図である。高耐圧が要求されるＩ／Ｏ端子Ｐ３は、たとえばＲＴ端子、ＰＷＭＣＭＰ端子、ＦＢ端子、ＳＳ端子、ＳＤＯＮ端子、ＣＰ端子などが例示されるが、特に限定されない。
【０１３４】
保護回路２００は、保護対象のＩ／Ｏ端子Ｐ３と内部回路２０２の間に設けられる。図１１には、プッシュプルの出力段を有する内部回路２００が示されるが、内部回路の構成はそれに限定されない。
【０１３５】
保護回路２００は、Ｉ／Ｏ端子Ｐ３と内部回路２０２の出力端子Ｐ４の間に設けられたスイッチＳＷ１と、スイッチＳＷ１と並列に設けられた抵抗Ｒ１と、内部回路２０２の出力端子Ｐ４と接地端子の間に、カソードが出力端子Ｐ４側となる向きで設けられたツェナーダイオードＤ３と、を備える。
【０１３６】
スイッチＳＷ１は、Ｉ／Ｏ端子Ｐ３の電圧があるしきい値より低いときにオン、高いときにオフするよう構成される。たとえばスイッチＳＷ１は、ゲートに固定電圧（電源電圧ＶＤＤ）が印加され、バックゲートが接地されたＮチャンネルＭＯＳＦＥＴである。このスイッチＳＷ１は、ある程度耐圧が高い素子を用いる必要がある。
【０１３７】
ツェナーダイオードＤ３のツェナー電圧ＶＺは５．５Ｖ程度、抵抗Ｒ１の抵抗値は１００ｋΩ程度が好ましい。
【０１３８】
以上が保護回路２００の構成である。Ｉ／Ｏ端子Ｐ３の電位が低い状態においては、スイッチＳＷ１がオンするため、Ｉ／Ｏ端子Ｐ３と出力端子Ｐ４の間は低いインピーダンスで接続され、保護回路２００の影響は無視しうる。Ｉ／Ｏ端子Ｐ３の電位がしきい値より高くなると、スイッチＳＷ１がオフし、出力インピーダンスが高くなる。そして、ツェナーダイオードＤ３によって出力端子Ｐ４の電位がクランプされるとともに、Ｉ／Ｏ端子Ｐ３の電位も、ツェナーダイオードＤ３および抵抗Ｒ１によってクランプされる。
【０１３９】
このように、図１１の保護回路２００を用いれば、内部回路２００を構成する素子の耐圧を変更することなく、要求耐圧を満たすことができる。またこれにともなう回路面積の増加もごくわずかであるという利点がある。
【０１４０】
図１２は、図１０の変形例を示す回路図である。負荷２は、出力回路３０ａの一方の出力端子と、他方の出力端子の間に設けられる。整流用ダイオードＤ２は、図１０と反対の向きに設けられる。この変形例によっても、ＬＥＤを好適に駆動できる。
【０１４１】
図１３は、図１０変形例を示す回路図である。図１３では、２個の負荷２が駆動される。出力回路３０ａは、キャパシタＣｏ１〜Ｃｏ３、ダイオードＤ１〜Ｄ４を含む。２個の負荷２それぞれのアノードは、出力回路３０ａの２つの出力端子それぞれと接続される。２個の負荷２のカソードは、電流ドライバ３０ｂのＰＷＭトランジスタ２１０のドレインに共通に接続される。
この変形例によれば、複数のＬＥＤを同時に駆動できる。
【０１４２】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【０１４３】
メイントランス駆動部１０のトポロジーは図１のそれには限定されない。たとえばパルストランス１８を用いずに、ブリッジ回路を直接駆動してもよい。あるいは、ハーフブリッジ回路１２に代えて、フルブリッジ回路を用いてもよい。
【０１４４】
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【０１４５】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【０１４６】
１…電子機器、２…負荷、４…負荷駆動回路、１０…メイントランス駆動部、１２…ハーフブリッジ回路、１４…ハイサイドドライバ、１６…ローサイドドライバ、１８…パルストランス、１８ａ…第１パルストランス、１８ｂ…第２パルストランス、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｍ１…ハイサイドトランジスタ、Ｍ２…ローサイドトランジスタ、２０…メイントランス、３０…出力回路、３２…フィードバックライン、１００…制御ＩＣ、４０…第１誤差増幅器、４２…第２誤差増幅器、４４…パルストランス駆動部、４６…駆動ロジック部、５０…オシレータ、５２…コンパレータ、５４…最大デューティ設定部、５６…フリップフロップ、Ｍ３…電流生成用トランジスタ、６０…バースト用電流源、６２…バースト用コンパレータ、６４…スロープ電圧生成部、６６…ＰＷＭコンパレータ、６８…充放電回路、ＢＵＦ１，ＢＵＦ２…出力バッファ、Ｓ１…セット信号、Ｓ２…リセット信号、Ｓ３…ＰＦＭ信号、Ｓ４…バースト信号、Ｓ５…ＰＷＭ信号、７０…基準電圧源、７１…ロジックブロック、７２…オシレータブロック、７３…ドライバブロック、７４…調光ブロック、７６…エラーアンプブロック、７８…第３誤差増幅器、８０…ＩＳコンパレータ、８２…ＶＳコンパレータ、８４…インバータ、８６…ＯＲゲート、８８…スイッチ、９０…電流源、Ｄ１…ダイオード、９２…ソフトスタートブロック、９４…ソフトスタート回路、９６…タイマ回路、９８…コンパレータブロック、１０２…コンパレータ、１０４…カウンタ、１０６…コンパレータ、１０８…出力トランジスタ、１１０…タイマブロック、１１２…フリップフロップ、１１４，１１６…ＯＲゲート。
【図１】
0005848898.tif 000002
【図２】
0005848898.tif 000003
【図３】
0005848898.tif 000004
【図４】
0005848898.tif 000005
【図５】
0005848898.tif 000006
【図６】
0005848898.tif 000007
【図７】
0005848898.tif 000008
【図８】
0005848898.tif 000009
【図９】
0005848898.tif 000010
【図１０】
0005848898.tif 000011
【図１１】
0005848898.tif 000012
【図１２】
0005848898.tif 000013
【図１３】
0005848898.tif 000014