(57)【特許請求の範囲】
【請求項１】
コアと少なくとも１個の電極を有する導波路と、該導波路に光学的に接続しコアを有するスポットサイズコンバータとから成り、
オーバークラッド構造は、前記スポットサイズコンバータの前記コア上に延在して厚みを大きくしたオーバークラッドと、前記導波路の前記コアに延在した厚みの薄いオーバークラッドと、前記スポットサイズコンバータと前記導波路との間にあって、前記スポットサイズコンバータの厚さの厚いオーバークラッドから前記導波路の厚さの薄いオーバークラッドへと厚みが減少する移行領域とを有し、前記導波路の前記オーバークラッドは前記スポットサイズコンバータの前記オーバークラッドよりも高度にドープされたモノリシックな電子光学的デバイスであって、
前記デバイスはマッハ−ツェンダ型変調器から成る、モノリシックな電子光学的デバイス。
【請求項２】
前記導波路の前記オーバークラッドはＰ型にドープした一連のチャンネルから成る請求項１に記載のモノリシックな電子光学的デバイス。
【請求項３】
前記電極は進行波電極から成る請求項１に記載のモノリシックな電子光学的デバイス。
【請求項４】
コアと該コアに隣接するオーバークラッドと少なくとも１個の電極とから成る導波路と、コアと該コアに隣接するオーバークラッドとから成り前記導波路に光学的に接続するスポットサイズコンバータとから成るモノリシックな電子光学的デバイスを製造する方法であって、
前記導波路の該コアの上に延在する厚みの薄いオーバークラッドを備えて、高度にドープされた半導体材料から成る薄いウエハーを供給する工程と、
前記導波路の前記電極が形成される前記オーバークラッドの個所を覆うマスクを前記ウエハーに載せる工程と、
前記マスクによって覆われない前記導波路の前記オーバークラッドの少なくとも一部をエッチングによって除く工程と、
前記オーバークラッドのエッチングにより除かれた個所を、前記スポットサイズコンバータの前記コア上に延在して厚みを大きくしたオーバークラッドと、前記スポットサイズコンバータと前記導波路との間にあって、厚さの大きい部分から厚さの薄い部分へと厚みが減少する移行領域とから成り、高度にドープされていない半導体材料で置換する工程と、
前記導波路の前記オーバークラッドの選択的にエッチングされていない個所の上に前記電極を形成する工程とから成るモノリシックな電子光学的デバイスを組み立てる方法であって、
前記デバイスはマッハ−ツェンダ型変調器から成る、方法。
【請求項５】
前記電極は進行波電極から成る請求項４に記載の方法。
【請求項６】
前記オーバークラッドのエッチングされた個所に置換する工程には、前記オーバークラッドの選択的に厚みを変えた個所に半導体を再成長させる工程を含む請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には光学的デバイスの分野に関するものであり、より具体的には、光信号の高速伝送において低い挿入損失を可能にするモノリシックな電子光学的ＴＷＥ（traveling wave electrode）コンポーネント構造の開示に関するものである。
【背景技術】
【０００２】
低コストで小サイズかつ高性能なリン化インジウム（ＩｎＰ）を基本構成とするマッハ−ツェンダ型変調器（Mach-Zehnder modulators：ＭＺＭｓ）は、光ファイバに係る光通信の部品工業においては広く知られたデバイスである。現在、ＭＺＭの性能に関しては２つの課題がある。即ち、光学的挿入損失とボー速度（baud rate）である。
【０００３】
光学的挿入損失は、デバイスへの出力信号光の強度を入力信号光の強度で除した比率として定義され、通常は負のデシベル（ｄＢ）で表示する。チップ上の光とチップ外の光を結合させるには、容積の大きな光学素子や光ファイバ用の導波路が使われるが、光束を細く絞ろうとするとこれらの部材に限界が生ずる。光は半導体のエピタキシャル層や光学的リソグラフィーを施した導波路によってチップ上に導入される。使用上やコスト上の理由から、チップの上で扱える光の直径には限界がある。外部からくる直径の大きな光束とチップ上の光束の間に生ずる適合不良は結合損失をもたらし、特にＩｎＰをベースとするＭＺＭや一般的な光学的デバイスにおいては損失を大きくする主要な要因となっている。各入力信号光と出力信号光の間の結合損失は４ｄＢかそれ以上になる。
【０００４】
ＭＺＭのボー速度は使われる無線周波数（ＲＦ）の帯域幅によって制限される。ＩｎＰをベースとするＭＺＭでは、電極に電気信号が印加されると変調器は異なる光学的状態に切り換わる。ＭＺＭの帯域幅は電極のキャパシタンスやインピーダンス或いは光波と電気波の速度のマッチングによって制限される。工業界で性能の認知されているＭＺＭの典型的なボー速度は１０ＧＢｄである。
【０００５】
光の挿入損失とボー速度の問題は別々に対策が講じられてきた。挿入損失に対してはスポットサイズコンバータ（ＳＳＣ）が検討され、このデバイスでは半導体チップ上の光ビームの大きさをチップ外の大きなサイズに拡大して適合させる際に、結合損失を０．８ｄＢにまで改善することができる。図１は従来技術のＳＳＣ１０であり、太い光束と結合するためにチップの切り口においては大モード１１を、端部ではチップの上で適正に使用できるように小モード１２を備えている。ここに切り口のモードは半導体の上部全体にわたっていることに注目する必要がある。また、図１に示す従来技術のＳＳＣ１０は、コアを製作するために選択性エッチングと強化型再成長加工を施しており、Ｚ方向に進むにつれてモードのサイズが小さくなるようにコアの厚みを変えている。しかしながら、従来技術ではコアの上部のオーバークラッドはほぼ均一の厚みを有している。これまでＳＳＣはＭＺＭチップとモノリシックに積層されてきた。
【０００６】
ボー速度の問題に関しては、進行波電極の設計に重点がおかれ、電極に対するキャパシタンスと速度に関するマッチングの限界を排除する方法が検討されてきた。図２はＭＺＭ２０の上の従来技術による進行波電極の平面図である。太線は左から右に向かって入力信号用導波路２１、分割用デバイス２２、平行した２つのＭＺ導波路２３、２４、結合用デバイス２５と出力信号用導波路２６である。大きな灰色の領域は、ｔ型の分岐を伴う導波路に周期的に接触する進行波電極２７である。ボー速度は４０ＧＢｄであるが、８０ＧＢｄまで可能になるとされてきた。
【０００７】
図３は従来技術のＳＳＣ ＭＺＭ１０（左側）のＭＺ導波路電極領域と進行波ＭＺＭ２０（右側）のｘ−ｙ面を通る断面図である。水平線で示した層は半導体導波路コア３１である。上部の濃い灰色の層は金属製の電極３２である。導波路コア３１と電極３２の間には半導体層３３がある。ＳＳＣ ＭＺＭ１０では、層３３は大きな切り口モード（図１参照）を収容するために厚くしなければならず、光学的損失を最小にするためには低度にドープしなければならない。また、進行波ＭＺＭ２０では、ＲＦ損失を最小にするために、層３３の厚みは薄くして、高度にドープする必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のように両者は、ＩｎＰ ＭＺＭ技術においてそれぞれに分かれて進歩したにも拘らず、低い挿入損失と高いボー速度を同時に達成して、これらの改善を一体化することは不可能であった。それらは２つの基本的な背反する性質を有する。第１に進行波電極においては、半導体材料の層（オーバークラッドと呼ぶ）のＲＦ損失を最小にするために、上部の金属電極と下部の案内用コアの間はできるだけ薄くする必要がある。一方、ＳＳＣではチップ上の光束と幅の広いチップ外の光束との間のマッチングを可能にするために厚いオーバークラッドを必要とする。
【０００９】
第２に、進行波電極は抵抗を最小にするために十分にドープして高電導性のオーバークラッドにする必要がある。一方、ＳＳＣはドープの低い或いはドープされないオーバークラッドを必要とする。何故ならば、材料（特にｐ型ドープ）はドープされると光損失の増大を招くからである。このように相反するそれぞれの性質を以後第１と第２の背反性と呼ぶことにする。
【課題を解決するための手段】
【００１０】
本発明は、これまでＳＳＣと従来の進行波光学デバイスのモノリシックな積層を阻んできた上述の２つの基本的な背反性のそれぞれが持つ長所を犠牲にすることなく一体化することを提案する。特に、本発明は（１）ＳＳＣ領域を厚くし（２）デバイスの進行波領域では高度にドープし、ＳＳＣ領域ではドープしないオーバークラッドを作製するための選択性エッチングと強化型再成長を伴う工程（ＳＥＥＲ）を扱うものである。
【発明の効果】
【００１１】
本発明は、光学的に導波路に結合したスポットサイズコンバータを有するモノリシックな光電子デバイスを提供する。導波路のコア上に延びるオーバークラッドはスポットサイズコンバータのオーバークラッドに比べて厚みを薄く、低度にドーピングする。この構造はオーバークラッドに選択された領域の選択性エッチングと強化型成長工程を施すことによって作製可能となる。
【００１２】
以上の利点やそれ以外の利点も含め、本発明の特徴と目的は、以下の明細書の詳細な記載と図面を見れば容易に理解されるはずである。
【図面の簡単な説明】
【００１３】
本発明は添付する以下の図面を参照すれば、容易に理解することができる。
【図１】従来技術において、チップの切り口においては太い光束に結合する大きなモードを有し、端部においてはチップ上での使用に適した小さいモードを有するＳＳＣ１０の図である。
【図２】従来技術におけるＭＺＭ２０上の進行波電極の平面図である。
【図３】従来技術においてＳＳＣ ＭＺＭ１０（左側）のＭＺ導波路電極領域と進行波ＭＺＭ２０（右側）のｘ−ｙ面を通る断面図である。
【図４】（ａ）〜（ｃ）は選択性エッチングと再成長（ＳＥＲ）工程を例示した説明図である。
【図５】本発明の実施の形態を示す光学的デバイスの側方断面図である。
【発明を実施するための形態】
【００１４】
半導体のウエハーの表面に精密に成形した酸化ケイ素又は他の材料のマスクを載せてエピタキシャル成長させると、ウエハー全体にわたって厚みの異なるエピタキシャル層を形成することができる。この技術を我々は強化型選択性領域の成長（ＥＳＡＧ）と呼んでいる。最初に、導波路のコアがウエハー全体にわたって成長し、次いで更に厚みを増したオーバークラッドをＥＳＡＧによって完成させるためにマスクが載せられる。ＳＳＣの領域においてはオーバークラッドを厚くし、ＭＺＭ電極の領域では薄くなるようにＥＳＡＧを調整すれば、ＳＳＣの厚いオーバークラッドとＭＺＭ電極の薄いオーバークラッドを共存させたいとする要求の際に生ずる第１の背反性が解決される。
【００１５】
選択した領域へのエッチング、即ち我々がＳＥ（選択性エッチング）と呼ぶ加工法を可能にするマスクをウエハー表面に作製するために、フォトレジストを施したり、酸化ケイ素或いは他の材料を添加するのは常用の技術である。更に、エッチング加工の後に、選択された個所にのみ材料を確実に成長させるエピタキシャル成長の過程では、同じマスク或いは異なったマスクが使用される。マスクで覆われた領域においては結晶の成長はみられない。マスクはある領域においては成長を強化するように成形される場合もあるし、成形されない場合もある。もし、マスクが強化型の成長をしないように成形されているならば、何も成長しない領域を除いて、成長した領域はウエハー全体にわたってほぼ一様の厚みを形成するはずである。この状態を我々は強化されない選択性領域の成長或いはＳＡＧと呼んでいる。しばしば取り上げられる手順として、まずＳＥを行い、次にＳＡＧの加工段階に進み、ＳＡＧ加工では選択性エッチングによって除かれた材料の部分の一部或いは全てを埋めてゆく。エッチングされなかった領域は厚みが成長しないようにマスクによってほぼ覆われる。実際、ＳＥ加工とＳＡＧ加工の両工程に同じマスクが使われるのはよくあることで、それによって材料はウエハー上の選択された領域でエッチングされ、そのエッチングされた領域のみが他の材料に置き換わる。我々はＳＥとＳＡＧを順に組み合わせた工程を選択性エッチングと再成長（ＳＥＲ）加工と呼んでいる。
【００１６】
ＳＥＲ加工をオーバークラッド層に適用すれば、高度にドープされる領域とドープされない領域を組み合わせた構造が同時に形成可能になり、進行波ＭＺＭに対しては高度にドープして高い電導性を備えたオーバークラッドを、ＳＳＣ ＭＺＭに対しては低度にドープしたオーバークラッドを同時に実現したいとする要求を阻んできた第２の背反性が解決される。加工工程は次のようになる。最初にウエハー全体に高度にドープしたオーバークラッドを成長させる。次いで、導波路領域で金属製の電極と電気的に接続する必要がある部分を除いて、オーバークラッドの全ての領域が露出するようにウエハー上にマスクを載せる。換言すれば、電極の形成に用いられるオーバークラッドの選択された領域はマスクで覆われる。３番目に、ＳＥを使ってオーバークラッドの露出された領域の大部分をエッチングによって除いてゆく。最後に、ＳＡＧを使って高度にドープされていない半導体材料（即ちドープされない半導体材料）を使って選択的にエッチングされた部分を埋める。
【００１７】
図４（ａ）〜図４（ｃ）はＳＥＲ工程における作業手順を例示した図である。図４（ａ）において、下部層は導波路のコア４１、そして上部層４２は高度にドープされたＩｎＰ（エッチング用マスクは図示されていない）を示している。図４（ｂ）において高度にドープされたＩｎＰは孤立するアイランド４３を除いてエッチングにより除かれる。そして、金属電極は下のコアに電気的信号を印加するためにこの孤立したアイランド４３に置かれることになる。図４（ｃ）ではエッチングされ高度にドープされたＩｎＰは選択的にドープされないＩｎＰ４４に置き換わる。ＳＥＲの場合には、再成長したＩｎＰ４４の厚みはほぼ均一になる。それによって、金属電極はオーバークラッドのエッチングされない領域（即ちアイランド４３）の上に形成される。
【００１８】
これまでは第１と第２の背反性をそれぞれに分けてどのように克服してゆくかについて述べてきた。もし、これらのうち一方或いは他方が使われるならば、ＳＳＣと進行波電極に由来する利点の一部或いは大部分は同時に活用できることになる。更に、同じチップ上で第１と第２の背反性が同時に解決されれば改善は一層進むはずである。それは次のようにして達成される。第２の背反性を解決するために述べたＥＲ加工に１つの変化を加える。ＳＡＧの代りにＥＳＡＧが使われる。我々はこれを選択性エッチングと強化型再成長（ＳＥＥＲ）と呼んでいる。このマスクはオーバークラッドの強化型厚み形成がＳＳＣの領域において進行するように設計される。ＳＳＣからＭＺＭへの移行はＺ方向に見られ、その間でオーバークラッドの厚みは強化された厚みから強化されない厚みにまで減少する。それによって、厚いオーバークラッドと薄いオーバークラッド、高度にドープしたオーバークラッドとドープしないオーバークラッドが１個の或いは多くのＳＳＣや１個或いは多くの電極から成る同じＭＺＭチップの上で同時にかつ都合よく作製される。
【００１９】
上記の好ましい実施形態の組立に使う加工法を変更することは当業者にとって容易なことである。例えば、ＳＥＥＲ加工のＥＳＡＧ段階では必ずしもＳＥ段階と同じマスクを使う必要はない。ＥＳＡＧ段階におけるマスクは、エッチングされた全ての領域を充填しない場合においても、エッチングされていない領域に結晶を成長させる場合においても使われる。強化型成長した幾つかの領域はＳＳＣの位置と一致しないことが望まれることもあり、或いは高度にドープしたオーバークラッドの電極とは別の場所に置かれることもある。電極は多様な進行波には対応しないが、１個の電極にはなりうる。ＳＥＥＲ加工は他の組立加工法と容易に組み合わせることができる。
【００２０】
図５は本発明の実施の形態の側方断面図である。図５はＳＥＥＲ加工によりＭＱＷ（multi quantum well）コア５４にバットジョイント法で結合した従来技術のＳＳＣを示しており、ＥＳＡＧにより作製された容積の大きな４次（quatenary）のコア５２が用いられている。図５はまた進行波電極を形成するために用いる一連のｐ型ドープで活性化したチャンネル５６を示している。このように、本発明の記載のようにオーバークラッド５８は進行波電極付近では薄く、ＳＳＣの付近では厚くすることができる。
【００２１】
本発明の最良の形態は進行波電極を備えたＩｎＰ ＭＺＭに関するものであるが、本発明はこのようなデバイスに限定されることはなく、またこのＩｎＰ／ＩｎＧａＡｓＰから成る材料構成に限定されることもない。当業者ならば低い結合損失と広い帯域幅からなる本発明の特徴をモノリシックに一体化した広い範囲にわたる光学デバイスに好都合に応用することができる。その中には、（１）チップ上又はチップ外で効果的に結合する光、（２）１個かそれ以上のＲＦ電極を備えた電子光学的デバイスが含まれる。デバイスにはレーザーや電子吸収型変調器、光学的検出器と２つのＭＺＭを備え、それぞれがマッハ−ツェンダ干渉計(Mach-Zehnder Interferometer)のアームに埋め込まれる横軸位相偏移変調（Quadrature Phase-Shift Keying）のための変調器などが含まれるが、それらに限定されるものではない。半導体材料としても、Ｓｉ、ＳｉＧｅ、ＩｎＰ／ＩｎＡｌ／ＧａＡｓ、ＧａＡｓ／ＡｌＧａＡｓ等も含むが、それらに限定されるものでもない。
【００２２】
上記のように、本発明の幾つかの実施の形態は図面と共に詳細に開示された。当業者は本発明の教示によって、本発明のクレームの範囲を逸脱せずに、多くの変化、部分変更、組み合わせ方による様々な変更、関連する他の実施の形態が実施可能であることを理解するはずである。
【図１】
0005879633.tif 000002
【図２】
0005879633.tif 000003
【図３】
0005879633.tif 000004
【図４（ａ）】
0005879633.tif 000005
【図４（ｂ）】
0005879633.tif 000006
【図４（ｃ）】
0005879633.tif 000007
【図５】
0005879633.tif 000008