(57)【特許請求の範囲】
【請求項１】
データライン及びゲートラインの交差部に配され、データ電圧を保存するストレージキャパシタを含む複数の画素と、
前記複数の画素のそれぞれに、前記ゲートラインを通じてスキャンパルスを出力するゲート駆動部と、
入力画像に対応するデータ電圧を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、
前記複数の画素のうち、第１グループの画素の前記ストレージキャパシタに連結された第１ストレージ共通電圧ラインと、
前記複数の画素のうち、第２グループの画素の前記ストレージキャパシタに連結された第２ストレージ共通電圧ラインと、
第１ストレージ共通電圧を生成して、前記第１ストレージ共通電圧ラインを通じて前記第１グループの画素に出力し、第２ストレージ共通電圧を生成して、前記第２ストレージ共通電圧ラインを通じて前記第２グループの画素に出力するストレージ共通電圧駆動部と、
前記複数の画素に光を照射するバックライトユニットを備え、
前記第１ストレージ共通電圧と前記第２ストレージ共通電圧とは、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、異なる電圧レベルを有し、
前記ストレージ共通電圧駆動部は、
前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第１プログラミング区間と、
前記第１及び第２ストレージ共通電圧が遷移され、前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記バックライトユニットが発光する第１発光区間と、
前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第２プログラミング区間と、
前記第１及び第２ストレージ共通電圧が遷移され、前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記バックライトユニットが発光する第２発光区間と、を含むように、前記第１及び第２ストレージ共通電圧を駆動し、
前記データ駆動部は、
前記第１プログラミング区間に、前記第１グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第２グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、
前記第１発光区間に、前記第１グループの画素は負の方向にブースティングされ、前記第２グループの画素は正の方向にブースティングされ、
前記第２プログラミング区間に、前記第１グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第２グループの画素に前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、
前記第２発光区間に、前記第１グループの画素は正の方向にブースティングされ、前記第２グループの画素は負の方向にブースティングされ、
前記第１ストレージ共通電圧及び前記第２ストレージ共通電圧の遷移は、前記バックライトユニットの発光を制御するバックライト駆動信号が活性化されるタイミングと同期する液晶表示装置。
【請求項２】
前記データ駆動部は、
Ｒに対する前記データ電圧を生成して出力するＲサブフレーム区間と、
Ｇに対する前記データ電圧を生成して出力するＧサブフレーム区間と、
Ｂに対する前記データ電圧を生成して出力するＢサブフレーム区間と、を時分割方式を有するように前記データ電圧を駆動することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１グループの画素は、奇数番目行の画素であり、前記第２グループの画素は、偶数番目行の画素であることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
液晶表示装置の駆動方法において、
前記液晶表示装置は、
ストレージキャパシタを備える複数の画素を含み、
前記複数の画素は、前記ストレージキャパシタが第１ストレージ共通電圧に連結された第１グループの画素、及び前記ストレージキャパシタが第２ストレージ共通電圧に連結された第２グループの画素を含み、
前記第１及び第２ストレージ共通電圧は、異なる電圧レベルを有し、
前記液晶表示装置の駆動方法は、
前記複数の画素にデータ電圧を書き込むプログラミングステップと、
前記第１及び第２ストレージ共通電圧の電圧レベルを遷移させてからブースティングするブースティングステップと、
前記液晶表示装置のバックライトユニットを発光させる発光ステップと、を含み、
前記第１及び第２ストレージ共通電圧とは、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、
前記プログラミングステップは、
前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第１プログラミングステップと、
前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第２プログラミングステップを有し、
前記発光ステップは、
前記第１及び第２ストレージ共通電圧が遷移され、前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記バックライトユニットが発光する第１発光ステップと、
前記第１及び第２ストレージ共通電圧が遷移され、前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記バックライトユニットが発光する第２発光ステップを有し、
前記第１プログラミングステップに、前記第１グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第２グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、
前記第１発光ステップにて、前記第１グループの画素は前記ブースティングステップにより、負の方向にブースティングされ、前記第２グループの画素は正の方向にブースティングされ、
前記第２プログラミングステップに、前記第１グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第２グループの画素に前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、
前記第２発光ステップにて、前記第１グループの画素は前記ブースティングステップにより正の方向にブースティングされ、前記第２グループの画素は負の方向にブースティングされ、
前記第１ストレージ共通電圧及び前記第２ストレージ共通電圧の遷移は、前記バックライトユニットの発光を制御するバックライト駆動信号が活性化されるタイミングと同期する液晶表示装置の駆動方法。
【請求項５】
前記液晶表示装置の駆動方法は、
Ｒに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、
Ｇに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、
Ｂに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、を含むことを特徴とする請求項４に記載の液晶表示装置の駆動方法。
【請求項６】
前記第１グループの画素は、奇数番目行の画素であり、前記第２グループの画素は、偶数番目行の画素であることを特徴とする請求項４又は５に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、データ駆動部で入力データをデータ電圧に変換し、ゲート駆動部で各画素のスキャンを制御し、各画素の輝度を調節することによって、入力データに対応する画像を表示する。液晶表示装置の各画素は、ゲートラインにカップリングされてデータ電圧が充電される液晶キャパシタと、液晶キャパシタとカップリングされて液晶キャパシタに充電された電圧を維持させるストレージキャパシタとを備える。そして、液晶キャパシタに充電された電圧によって、画像が表示される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、時分割方式の液晶表示装置の駆動方式を提供することである。
【０００４】
また、本発明が解決しようとする課題は、時分割方式の液晶表示装置の駆動で、充電速度を向上させ、液晶表示装置の輝度を向上させることである。
【課題を解決するための手段】
【０００５】
前記課題を達成するために、本発明の一実施形態の一側面によれば、データラインとゲートラインとの交差部に配され、データ電圧を保存するストレージキャパシタを備える複数の画素と、前記複数の画素のそれぞれに前記ゲートラインを通じてスキャンパルスを出力するゲート駆動部と、入力画像に対応するデータ電圧を生成して、前記データラインを通じて前記複数の画素のそれぞれに出力するデータ駆動部と、前記複数の画素のうち第１グループの画素の前記ストレージキャパシタに連結された第１ストレージ共通電圧ラインと、前記複数の画素のうち第２グループの画素の前記ストレージキャパシタに連結された第２ストレージ共通電圧ラインと、第１ストレージ共通電圧を生成して、前記第１ストレージ共通電圧ラインを通じて前記第１グループの画素に出力し、第２ストレージ共通電圧を生成して、前記第２ストレージ共通電圧ラインを通じて前記第２グループの画素に出力するストレージ共通電圧駆動部と、を備える液晶表示装置が提供される。
【０００６】
前記液晶表示装置は、前記複数の画素に光を照射するバックライトユニットをさらに備えうる。
【０００７】
前記第１ストレージ共通電圧と前記第２ストレージ共通電圧とは、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、異なる電圧レベルを有し、前記ストレージ共通電圧駆動部は、前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記複数の画素に前記データ電圧が書き込まれる第１プログラミング区間；前記第１及び第２ストレージ共通電圧が遷移されて、前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記バックライトユニットが発光する第１発光区間；前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイレベルを有し、前記複数の画素に前記データ電圧が書き込まれる第２プログラミング区間；前記第１及び第２ストレージ共通電圧が遷移されて、前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記バックライトユニットが発光する第２発光区間；を備えるように、前記第１及び第２ストレージ共通電圧を駆動しうる。
【０００８】
前記データ駆動部は、前記第１プログラミング区間で、前記第１グループの画素に前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第２グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第２プログラミング区間で、前記第１グループの画素に、前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第２グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込める。
【０００９】
前記データ駆動部は、Ｒに対する前記データ電圧を生成して出力するＲサブフレーム区間と、Ｇに対する前記データ電圧を生成して出力するＧサブフレーム区間と、Ｂに対する前記データ電圧を生成して出力するＢサブフレーム区間とを時分割方式を有するように前記データ電圧を駆動しうる。
【００１０】
前記第１グループの画素は、奇数番目行の画素であり、前記第２グループの画素は、偶数番目行の画素でありうる。
【００１１】
本発明の一実施形態の他の側面によれば、液晶表示装置の駆動方法において、前記液晶表示装置は、ストレージキャパシタを備える複数の画素を含み、前記複数の画素は、前記ストレージキャパシタが第１ストレージ共通電圧に連結された第１グループの画素、及び前記ストレージキャパシタが第２ストレージ共通電圧に連結された第２グループの画素を含み、前記第１及び第２ストレージ共通電圧は、異なる電圧レベルを有し、前記液晶表示装置の駆動方法は、前記複数の画素にデータ電圧を書き込むプログラミングステップと、前記第１及び第２ストレージ共通電圧の電圧レベルを遷移させるブースティングステップと、前記液晶表示装置のバックライトユニットを発光させる発光ステップと、を含む。
【００１２】
また、前記液晶表示装置の駆動方法は、Ｒに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Ｇに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、Ｂに対して前記プログラミングステップ、前記ブースティングステップ、及び前記発光ステップを行うステップと、を含みうる。
【００１３】
前記第１及び第２ストレージ共通電圧は、ストレージ共通ハイ電圧レベルまたはストレージ共通ロー電圧レベルを有し、前記プログラミングステップは、前記第１ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有する時、前記第１グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込み、前記第２グループの画素に前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第１ストレージ共通電圧が前記ストレージ共通ロー電圧レベルを有し、前記第２ストレージ共通電圧が前記ストレージ共通ハイ電圧レベルを有する時、前記第１グループの画素に前記ストレージ共通ロー電圧レベルから正の方向に前記データ電圧を書き込み、前記第２グループの画素に、前記ストレージ共通ハイ電圧レベルから負の方向に前記データ電圧を書き込める。
【発明の効果】
【００１４】
本発明の実施形態によれば、液晶表示装置の各画素の充電速度を向上させ、液晶表示装置の輝度を高めうる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による液晶表示装置の構造を示す図面である。
【図２】本発明の一実施形態による画素の構造を示す図面である。
【図３】本発明の一実施形態による駆動タイミングを示すタイミング図である。
【図４】本発明の一つのサブフレームに対して、一実施形態による駆動信号のタイミングを示すタイミング図である。
【図５】本発明の一実施形態によるデータの書き込み及びブースティング過程を説明する図面である。
【図６】本発明の一実施形態による液晶表示装置の駆動方法を示すフローチャートである。
【図７】本発明の一実施形態による時分割方式を示すフローチャートである。
【発明を実施するための形態】
【００１６】
本発明の利点と特徴、及びそれらを達成する方法は、添付した図面と共に詳細に後述する実施形態を参照して説明する。しかし、本発明は、後述する実施形態に限定されず、異なる多様な形態に具現され、但し、本実施形態は、本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲によって定義されるものである。下記の説明及び添付した図面は、本発明による動作を理解するためであり、当業者が容易に具現できる部分は、省略されうる。
【００１７】
一つの素子が他の素子と“連結された”または“カップリングされた”と称されるのは、他の素子と直接連結またはカップリングされた場合、または中間に他の素子を介在した場合をいずれも含む。
【００１８】
一方、一つの素子が他の素子と“直接連結された”または“直接カップリングされた”と称されるのは、中間に他の素子を介在していないことを表す。明細書全体にわたって、同一参照符号は、同一構成要素を表す。“及び/または”は、述べられたアイテムのそれぞれ及び一つ以上のすべての組合わせを含む。
【００１９】
たとえ、第１及び第２が多様な素子、構成要素及び/またはセクションを述べるために使われるにしても、これらの素子、構成要素及び/またはセクションは、これらの用語によって制限されない。これらの用語は、但し、一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用する。したがって、後述する第１素子、第１構成要素または第１セクションは、本発明の技術的思想内で、第２素子、第２構成要素または第２セクションでもある。
【００２０】
本明細書で使われた用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書で、単数型は、文句で特別に言及しない限り、複数型も含む。明細書で使われる“含む(comprises)”及び/または“含む(comprising)”は、述べられた構成要素、ステップ、動作及び/または素子に、一つ以上の他の構成要素、ステップ、動作及び/または素子の存在または追加を排除しない。
【００２１】
取り立てての定義がなければ、本明細書で使われるすべての用語(技術及び科学的用語を含む)は、当業者に共通的に理解されうる意味として使われうる。また、一般的に使われる辞書に定義されている用語は、明白に特別に定義されていない限り、理想的にまたは過度に解釈されない。
【００２２】
以下、添付した図面を参照して、本発明の実施形態を説明する。
【００２３】
図１は、本発明の一実施形態による液晶表示装置１００の構造を示した図面である。
【００２４】
本発明の一実施形態による液晶表示装置１００は、タイミング制御部１１０、ゲート駆動部１２０、データ駆動部１３０、ストレージ共通電圧駆動部１４０、及び画素部１５０を備える。
【００２５】
タイミング制御部１１０は、外部のグラフィック制御器(図示せず)から入力画像信号Ｒ,Ｇ,Ｂ、データイネーブル信号ＤＥ、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及びクロック信号ＣＬＫを受信し、画像データ信号ＤＡＴＡ、データ駆動制御信号ＤＤＣ、ゲート駆動制御信号ＧＤＣ、及びストレージ共通電圧駆動制御信号ＳＤＣを生成する。タイミング制御部１１０は、水平同期信号Ｈｓｙｎｃ、クロック信号ＣＬＫ、データイネーブル信号ＤＥのような入力制御信号が入力されて、データ駆動制御信号ＤＤＣを出力する。ここで、データ駆動制御信号ＤＤＣは、データ駆動部１３０の動作を制御する信号であって、ソースシフトクロックＳＳＣ、ソーススタートパルスＳＳＰ、極性制御信号ＰＯＬ及びソース出力イネーブル信号ＳＯＥを含む。また、タイミング制御部１１０は、垂直同期信号Ｖｓｙｎｃ、クロック信号ＣＬＫが入力されて、ゲート駆動制御信号ＧＤＣを出力する。ゲート駆動制御信号ＧＤＣは、ゲート駆動部１２０の動作を制御する信号であって、ゲートスタートパルスＧＳＰ及びゲート出力イネーブル信号ＧＯＥを含む。ストレージ共通電圧駆動制御信号ＳＤＣは、ストレージ共通電圧駆動部１４０の動作を制御する信号である。
【００２６】
ゲート駆動部１２０は、タイミング制御部１１０から供給されるゲート駆動制御信号ＧＤＣに対応して、スキャンパルス(すなわち、ゲートパルス)を順次に発生させ、これをゲートラインＧ１ないしＧｎに供給する。この時、ゲート駆動部１２０は、ゲートハイ電圧ＶＧＨとゲートロー電圧ＶＧＬによって、それぞれスキャンパルスの電圧レベルを決定する。スキャンパルスの電圧レベルは、画素１５２に備えられた、図２に示すスイッチング素子Ｍ１の種類によって変わりうる。すなわち、スイッチング素子Ｍ１がＮ型トランジスタで具現された場合、スキャンパルスは、活性化される区間の間にゲートハイ電圧ＶＧＨを有し、スイッチング素子Ｍ１がＰ型トランジスタで具現された場合、スキャンパルスは、活性化される区間の間にゲートロー電圧ＶＧＬを有する。
【００２７】
データ駆動部１３０は、タイミング制御部１１０から供給される画像データ信号ＤＡＴＡ及びデータ駆動制御信号ＤＤＣに対応して、データ電圧をデータラインＤ１ないしＤｍに供給する。さらに具体的に、データ駆動部１３０は、タイミング制御部１１０から供給される画像データ信号ＤＡＴＡをサンプリングしてラッチした後、ガンマ基準電圧回路(図示せず)から供給されるガンマ基準電圧を基にして、画素部１５０の画素１５２で階調を表現できるアナログデータ電圧に変換させる。
【００２８】
画素部１５０は、データラインＤ１ないしＤｍ及びゲートラインＧ１ないしＧｎの交差部に位置した多数の画素１５２を含む。各画素１５２は、少なくとも一本のデータラインＤｉ、少なくとも一本のゲートラインＧｊ、及び第１または第２ストレージ共通電圧ラインＳＴｃｏｍ_ｏｄｄまたはＳＴｃｏｍ_ｅｖｅｎに連結される。ゲートラインＧ１ないしＧｎは、第１方向に延びて平行に配され、データラインＤ１ないしＤｍは、第２方向に延びて平行に配される。ゲートラインＧ１ないしＧｎが第２方向に延び、データラインＤ１ないしＤｍが第１方向に延びた実施形態も可能である。また、本発明の実施形態によれば、第１グループの画素１５２は、第１ストレージ共通電圧ラインＳＴｃｏｍ_ｏｄｄに連結され、第２グループの画素１５２は、第２ストレージ共通電圧ラインＳＴｃｏｍ_ｅｖｅｎに連結される。本発明の一実施形態によれば、第１グループの画素１５２は、奇数番目行に配された画素１５２であり、第２グループの画素１５２は、偶数番目行に配された画素１５２である。第１及び第２グループの画素１５２は、実施形態によって異なって定義されうる。画素１５２の構造は、下記で図２を参照してさらに詳細に説明する。
【００２９】
ストレージ共通電圧駆動部１４０は、ストレージ共通電圧駆動制御信号ＳＤＣ、クロック信号ＣＬＫ、ストレージ共通ハイ電圧ＶｓｔｃｏｍＨ、及びストレージ共通ロー電圧ＶｓｔｃｏｍＬが入力されて、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄ及び第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎを生成し、それぞれ第１ストレージ共通電圧ラインＳＴｃｏｍ_ｏｄｄ 及び第２ストレージ共通電圧ラインＳＴｃｏｍ_ｅｖｅｎに出力する。ストレージ共通電圧駆動部１４０の動作は、詳細に後述する。
【００３０】
バックライトユニット１６０は、画素部１５０の背面に配され、バックライト駆動部１７０から供給されるバックライト駆動信号ＢＬＣによって発光し、光を画素部１５０の画素１５２に照射する。バックライト駆動部１７０は、タイミング制御部１１０の制御によって、バックライト駆動信号ＢＬＣを生成し、バックライトユニット１６０に出力し、バックライトユニット１６０の発光を制御する。
【００３１】
図２は、本発明の一実施形態による画素１５２の構造を示した図面である。
【００３２】
本発明の一実施形態による画素１５２は、スイッチング素子Ｍ１、液晶キャパシタＣｌｃ、及びストレージキャパシタＣｓｔｇを含む。ここで、画素１５２は、液晶表示パネルの上/下部基板(特に、上/下部基板に形成された共通電極及び画素電極)及びこれらの間に介された液晶層を備える液晶キャパシタＣｌｃを含む概念である。スイッチング素子Ｍ１は、ゲートラインＧｊに連結されたゲート電極、データラインＤｉに連結された第１電極、及び第１ノードＮ１に連結された第２電極を備える。スイッチング素子Ｍ１は、薄膜トランジスタ(ＴＦＴ：Thin Film Transistor)で具現されうる。第１ノードＮ１は、画素電極と電気的に等価であるノードである。液晶キャパシタＣｌｃは、第１ノードＮ１と共通電圧ＶｃｏｍＤＣとの間に連結される。共通電圧ＶｃｏｍＤＣは、共通電極を通じて印加されうる。液晶キャパシタＣｌｃは、画素電極及び共通電極と、これらの間に介された液晶層を等価的に示したものである。ストレージキャパシタＣｓｔｇは、第１ノードＮ１とストレージ共通電圧Ｖｓｔｃｏｍとの間に連結されるが、ストレージ共通電圧Ｖｓｔｃｏｍは、当該画素１５２が第１グループの画素である場合、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄであり、当該画素１５２が第２グループの画素である場合、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎである。
【００３３】
ゲートラインＧｊにスキャンパルスが入力されれば、スイッチング素子Ｍ１がターンオンされ、データラインＤｉを通じて入力されたデータ電圧が第１ノードＮ１に印加される。データ電圧によって、ストレージキャパシタＣｓｔｇに、データ電圧に対応する電圧レベルが保存される。液晶層は、第１ノードＮ１の電圧によって、配向が変化し、透光度が変わる。
【００３４】
図３は、本発明の一実施形態による駆動タイミングを示したタイミング図である。
【００３５】
本発明の実施形態は、ＦＳＣ(Field Sequential Color)方式で駆動され、プログラミング区間と発光区間とを時分割方式で具現し、また、Ｒ、Ｇ、Ｂのそれぞれに対するプログラミング及び発光を時分割方式で具現する。図３を参照すれば、Ｒ、Ｇ、Ｂのそれぞれに対するプログラミング区間Ｔ１と発光区間Ｔ２とが時分割方式で具現され、Ｒ、Ｇ、Ｂのそれぞれに対するサブフレームＳＵＢ_ＦＲＡＭＥが時分割方式で具現された。一つのフレーム１ＦＲＡＭＥは、Ｒ、Ｇ、Ｂのそれぞれに対するサブフレームＳＵＢ_ＦＲＡＭＥを含む。プログラミング区間Ｔ１の間にそれぞれの画素１５２のストレージキャパシタＣｓｔｇにデータ電圧が書き込まれ、発光区間Ｔ２にすべての画素１５２のストレージ共通電圧Ｖｓｔｃｏｍのレベルが遷移されて、すべての画素１５２の画素電極ＰＥの電圧がブースティングされながらバックライトユニット１６０が発光して、画像が表示される。
【００３６】
本発明の一実施形態によれば、第１グループの画素１５２のストレージキャパシタＣｓｔｇは、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄに連結され、第２グループの画素１５２のストレージキャパシタＣｓｔｇは、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎに連結され、サブフレームに対するプログラミングが終われば、すべての画素１５２が同時にブースティングされる。また、第１グループの画素１５２が奇数番目行の画素１５２であり、第２グループの画素１５２が偶数番目行の画素１５２である場合、簡単な駆動だけでライン反転駆動が可能である。本発明の一実施形態によれば、第１及び第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄ及びＶｓｔｃｏｍ_ｅｖｅｎは、ストレージ共通ハイ電圧ＶｓｔｃｏｍＨとストレージ共通ロー電圧ＶｓｔｃｏｍＬとの間でスイングするが、異なるレベルを有し、プログラミング区間Ｔ１が終了する度に電圧レベルが遷移される。
【００３７】
液晶キャパシタＣｌｃは、共通電圧ＶｃｏｍＤＣに連結されるが、共通電圧ＶｃｏｍＤＣは、図３に示したように、ＤＣレベルを有する。本発明の一実施形態によれば、共通電圧ＶｃｏｍＤＣは、ストレージ共通ハイ電圧ＶｓｔｃｏｍＨとストレージ共通ロー電圧ＶｓｔｃｏｍＬとの間の電圧レベルを有しうる。
【００３８】
バックライトユニット１６０は、プログラミング区間Ｔ１にターンオフされ、発光区間Ｔ２にターンオンされるように駆動される。このために、バックライト駆動信号は、図３に示したように、発光区間Ｔ２の間にバックライトユニット１６０をターンオンさせるレベルを有するように駆動される。
【００３９】
図４は、一つのサブフレームに対する本発明の一実施形態による駆動信号のタイミング図を示した図面である。
【００４０】
一つのサブフレーム１ＳＵＢ_ＦＲＡＭＥは、垂直同期信号Ｖｓｙｎｃによって開始される。プログラミング区間Ｔ１の間に垂直同期信号Ｖｓｙｎｃによって各行に対するスキャンパルスが順次に発生する。スキャンパルスが順次に発生する間、各画素１５２にデータ電圧が入力され、ストレージキャパシタＣｓｔｇにデータ電圧が書き込まれる。この時、第１グループの画素１５２は、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄがストレージ共通ハイ電圧ＶｓｔｃｏｍＨを有するため、第１グループの画素１５２には、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄを基にして負の方向にデータ電圧が印加される。逆に、第２グループの画素１５２は、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎがストレージ共通ロー電圧ＶｓｔｃｏｍＬを有するため、第２グループの画素１５２には、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎを基にして正の方向にデータ電圧が印加される。次のサブフレームで第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄがストレージ共通ロー電圧ＶｓｔｃｏｍＬを有し、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎがストレージ共通ハイ電圧ＶｓｔｃｏｍＨを有する場合、第１グループの画素１５２には、第１ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄを基にして正の方向にデータ電圧が印加され、第２グループの画素１５２には、第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｅｖｅｎを基にして負の方向にデータ電圧が印加される。
【００４１】
各画素１５２にデータ電圧の書き込みが完了すれば、発光区間Ｔ２の間、バックライト駆動信号ＢＬＣが活性化されてバックライトユニット１６０がターンオンされる。また、発光区間Ｔ２になれば、第１及び第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄ及びＶｓｔｃｏｍ_ｅｖｅｎのレベルが遷移され、ストレージキャパシタＣｓｔｇに連結された第１ノードＮ１の電圧が第１及び第２ストレージ共通電圧Ｖｓｔｃｏｍ_ｏｄｄ及びＶｓｔｃｏｍ_ｅｖｅｎによってブースティングされる。ブースティングされた第１ノードＮ１の電圧によって、液晶キャパシタＣｌｃの液晶層の配向が決定され、液晶層の透光度が調節される。
【００４２】
図５は、本発明の一実施形態によるデータ記入及びブースティング過程を説明した図面である。
【００４３】
図５に示したように、ストレージ共通電圧Ｖｓｔｃｏｍがストレージ共通ハイ電圧ＶｓｔｃｏｍＨである場合、プログラミング区間Ｔ１の間、負の方向にデータ電圧がストレージキャパシタＣｓｔｇに書き込まれ(Ａ)、発光区間Ｔ２に第１ノードＮ１の電圧が負の方向にブースティングされる。次のサブフレームには、ストレージ共通電圧Ｖｓｔｃｏｍがストレージ共通ロー電圧ＶｓｔｃｏｍＬであるため、プログラミング区間Ｔ１の間、正の方向にデータ電圧がストレージキャパシタＣｓｔｇに書き込まれ(Ｂ)、発光区間Ｔ２に第１ノードＮ１の電圧が正の方向にブースティングされる。本発明の一実施形態によれば、第１ノードＮ１に印加されるデータ電圧は、ストレージ共通ロー電圧ＶｓｔｃｏｍＬとストレージ共通ハイ電圧ＶｓｔｃｏｍＨとの間の電圧レベルを有し、トランジスタで具現されたスイッチング素子Ｍ１のＶｇｓがＶｇａｐと同一かまたは大きい値を有する。本発明の一実施形態によれば、ストレージ共通電圧Ｖｓｔｃｏｍをスイングすることによって、ストレージ共通電圧Ｖｓｔｃｏｍを一定に維持する場合に比べて、Ｖｇａｐを大きく維持しうる。また、ストレージ共通電圧Ｖｓｔｃｏｍを画素１５２ごとに別個に駆動するものではなく、第１グループの画素１５２に対して共通に駆動し、第２グループの画素１５２に対して共通に駆動することによって、その駆動が単純化する。したがって、本発明の一実施形態によれば、単純な駆動のみで、Ｖｇａｐを大きく維持し、Ｖｇｓを増大させる効果がある。Ｖｇｓが増大するにつれて、データ電圧を書き込むプログラミング区間Ｔ１が短縮され、これにより、発光区間Ｔ２が長くなるため、液晶表示装置１００の輝度を顕著に高めうる効果がある。
【００４４】
図６は、本発明の一実施形態による液晶表示装置の駆動方法を示したフローチャートである。
【００４５】
まず、データ駆動部１３０は、複数の画素１５２にデータ電圧を書き込む(Ｓ６０２)。この時、第１グループの画素１５２のストレージキャパシタＣｓｔｇには、第１ストレージ共通電圧が印加され、第２グループの画素１５２のストレージキャパシタＣｓｔｇには、第２ストレージ共通電圧が印加される。また、第１及び第２グループの画素１５２にデータ電圧を書き込む間、バックライトユニット１６０は、ターンオフされている。
【００４６】
すべての画素１５２にデータ電圧が書き込まれれば、ストレージ共通電圧駆動部１４０は、第１及び第２ストレージ共通電圧レベルを遷移させ、第１グループの画素１５２と第２グループの画素１５２とを異なる極性にブースティングさせる(Ｓ６０４)。例えば、データ電圧を書き込む時、第１ストレージ共通電圧がストレージ共通ハイ電圧レベルＶｓｔｃｏｍＨを有し、第２ストレージ共通電圧がストレージ共通ロー電圧レベルＶｓｔｃｏｍＬを有し、ブースティング時に第１ストレージ共通電圧がストレージ共通ロー電圧レベルＶｓｔｃｏｍＬに遷移され、第２ストレージ共通電圧がストレージ共通ハイ電圧レベルＶｓｔｃｏｍＨに遷移された場合、第１グループの画素１５２は、負の方向にブースティングされ、第２グループの画素１５２は、正の方向にブースティングされる。
【００４７】
第１及び第２ストレージ共通電圧レベルの遷移が完了すれば、または第１及び第２ストレージ共通電圧レベルの遷移と同時に、バックライトユニット１６０を発光させる。これにより、液晶表示装置１００に画像が表示される。
【００４８】
図７は、本発明の一実施形態による時分割方式を示したフローチャートである。
【００４９】
本発明の一実施形態によれば、Ｒ、Ｇ及びＢに対する画像の表示が時分割方式で具現される。例えば、Ｒに対するプログラミング及び発光(Ｓ７０２)が行われ、Ｇに対するプログラミング及び発光(Ｓ７０４)が行われ、Ｂに対するプログラミング及び発光(Ｓ７０６)が行われる。これは、時分割方式の一例であり、Ｒ、Ｇ、Ｂに対する駆動順序は、実施形態によって変わりうる。
【００５０】
以上、本発明について望ましい実施形態を中心に説明した。当業者は、本発明の本質的な特性から逸脱しない範囲で変形された形態に本発明を具現できるということが分かるであろう。したがって、前述した実施形態は、限定的な観点ではなく、説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明ではなく、特許請求の範囲に表れており、特許請求の範囲によって請求された発明及び請求された発明と均等な発明は、本発明に含まれていると解釈されねばならない。
【産業上の利用可能性】
【００５１】
本発明は、表示装置関連の技術分野に好適に適用可能である。
【符号の説明】
【００５２】
１００  液晶表示装置
１１０  タイミング制御部
１２０  ゲート駆動部
１３０  データ駆動部
１４０  ストレージ共通電圧駆動部
１５０  画素部
１５２  画素
１６０  バックライトユニット
１７０  バックライト駆動部
ＳＴｃｏｍ_ｏｄｄ  第１ストレージ共通電圧ライン
ＳＴｃｏｍ_ｅｖｅｎ  第２ストレージ共通電圧ライン
ＶｓｔｃｏｍＨ  ストレージ共通ハイ電圧
ＶｓｔｃｏｍＬ  ストレージ共通ロー電圧
Ｇ１ないしＧｎ  ゲートライン
Ｄ１ないしＤｍ  データライン
Ｍ１スイッチング素子
Ｃｌｃ  液晶キャパシタ
Ｃｓｔｇ  ストレージキャパシタ
ＲＧＢ  入力画像信号
ＳＤＣ  ストレージ共通電圧駆動制御信号
ＤＤＣ  データ駆動制御信号
ＣＬＫ  クロック信号
Ｖｓｙｎｃ  垂直同期信号
Ｈｓｙｎｃ  水平同期信号
ＤＥ  データイネーブル信号
ＤＡＴＡ  画像データ信号
ＧＤＣ  ゲート駆動制御信号
ＳＳＣ  ソースシフトクロック
ＳＳＰ  ソーススタートパルス
ＰＯＬ  極性制御信号
ＳＯＥ  ソース出力イネーブル信号
ＧＳＰ  ゲートスタートパルス
ＧＯＥ  ゲート出力イネーブル信号
ＶＧＨ  ゲートハイ電圧
ＶＧＬ  ゲートロー電圧
ＢＬＣ  バックライト駆動信号
【図１】
0006042597.tif 000002
【図２】
0006042597.tif 000003
【図３】
0006042597.tif 000004
【図４】
0006042597.tif 000005
【図５】
0006042597.tif 000006
【図６】
0006042597.tif 000007
【図７】
0006042597.tif 000008