(57)【特許請求の範囲】
【請求項１】
電子的アッセンブリであって、
ワークピースと、
基板と、複数の基板貫通ビア（ＴＳＶ）と、頂部側と、その上に複数のＴＳＶコネクタを有する底部側とを含むＴＳＶダイであって、前記ワークピースに対して前記頂部側で前記ワークピース上に取り付けられる、前記ＴＳＶダイと、
前記ＴＳＶダイの前記底部側上のヒートスプレッダであって、内部開ウィンドウを有する、前記ヒートスプレッダと、
それぞれ前記複数のＴＳＶコネクタに結合される又は前記複数のＴＳＶコネクタを含む複数のボンディング特徴であって、前記内部開ウィンドウから前記ヒートスプレッダの頂部の高さを上回る高さまで突出する、前記複数のボンディング特徴と、
を含む、電子的アッセンブリ。
【請求項２】
請求項１に記載の電子的アッセンブリであって、
前記ＴＳＶコネクタが突出ＴＳＶティップを含み、前記ボンディング特徴が前記ＴＳＶコネクタを含む、電子的アッセンブリ。
【請求項３】
請求項１に記載の電子的アッセンブリであって、
前記複数のボンディング特徴が、複数のＴＳＶを含むインターポーザを含む、電子的アッセンブリ。
【請求項４】
請求項３に記載の電子的アッセンブリであって、
前記インターポーザが少なくとも１つの集積されたＴＳＶベースのキャパシタを含む、電子的アッセンブリ。
【請求項５】
請求項１に記載の電子的アッセンブリであって、
前記ヒートスプレッダ上の頂部ダイを更に含み、前記頂部ダイが前記ボンディング特徴に結合される、電子的アッセンブリ。
【請求項６】
請求項５に記載の電子的アッセンブリであって、
前記頂部ダイ上の外部ヒートシンクを更に含み、前記ヒートスプレッダの横方向に、前記外部ヒートシンクが熱的インタフェース材料により前記ワークピースに熱的に結合される、電子的アッセンブリ。
【請求項７】
請求項５に記載の電子的アッセンブリであって、
前記ヒートスプレッダが、前記ワークピースの頂部表面に向かって延びる垂直の部分を含み、
前記垂直の部分が、電気的に導電性の材料によって前記ワークピースの前記頂部表面に取り付けられ、ワークピースビアを介して前記ワークピースにおける接地面に接地される、電子的アッセンブリ。
【請求項８】
請求項１に記載の電子的アッセンブリであって、
前記ヒートスプレッダと前記ＴＳＶダイの前記底部側との間の第１のアンダーフィル材料と、
前記ヒートスプレッダと前記ワークピースとの間の前記ＴＳＶダイの横方向の、前記第１のアンダーフィル材料の熱伝導率より大きい熱伝導率を有する、第２のアンダーフィル材料と、
を更に含む、電子的アッセンブリ。
【請求項９】
請求項１に記載の電子的アッセンブリであって、
前記ＴＳＶコネクタが前記底部側から突出しない、電子的アッセンブリ。
【請求項１０】
請求項１に記載の電子的アッセンブリであって、
前記ワークピースが、前記ＴＳＶダイと反対の側にボールグリッドアレイ（ＢＧＡ）を有する有機基板を含む、電子的アッセンブリ。
【請求項１１】
請求項１に記載の電子的アッセンブリであって、
前記ヒートスプレッダ上の取り外し可能な保護シートを更に含む、電子的アッセンブリ。
【請求項１２】
電子的アッセンブリであって、
ワークピースと、
基板と、複数の基板貫通ビア（ＴＳＶ）と、頂部側と、その上に複数のＴＳＶコネクタを有する底部側とを含むＴＳＶダイであって、前記ワークピースに対して前記頂部側で前記ワークピース上に取り付けられる、前記ＴＳＶダイと、
前記ＴＳＶダイの前記底部側上のヒートスプレッダであって、内部開ウィンドウを有する、前記ヒートスプレッダと、
前記ＴＳＶダイの前記底部側上の前記複数のＴＳＶコネクタにそれぞれ結合される複数のＴＳＶを前記内部開ウィンドウに含むインターポーザと、
を含む、電子的アッセンブリ。
【請求項１３】
請求項１２に記載の電子的アッセンブリであって、
前記インターポーザが少なくとも１つの集積されたＴＳＶベースのキャパシタを含む、電子的アッセンブリ。
【請求項１４】
請求項１２に記載の電子的アッセンブリであって、
前記ヒートスプレッダ上に頂部ダイを更に含み、前記頂部ダイが前記インターポーザの前記複数のＴＳＶに結合される、電子的アッセンブリ。
【請求項１５】
電子的アッセンブリを形成する方法であって、
基板と、複数の基板貫通ビア（ＴＳＶ）と、頂部側と、その上に複数のＴＳＶコネクタを有する底部側とを含むＴＳＶダイを、前記頂部側を下にワークピース上に取り付けることと、
前記ＴＳＶダイの前記底部側上にヒートスプレッダを取り付けることであって、前記ヒートスプレッダが内部開ウィンドウを有する、前記ヒートスプレッダを取り付けることと、
を含み、
それぞれ前記複数のＴＳＶコネクタに結合される又は前記複数のＴＳＶコネクタを含む複数のボンディング特徴が、前記内部開ウィンドウから前記ヒートスプレッダの頂部の高さを上回る高さまで突出する、方法。
【請求項１６】
請求項１５に記載の方法であって、
前記ＴＳＶコネクタが突出ＴＳＶティップを含み、前記ボンディング特徴が前記ＴＳＶコネクタを含む、方法。
【請求項１７】
請求項１５に記載の方法であって、
突出ＴＳＶティップを含む複数のＴＳＶを含むインターポーザを前記ＴＳＶダイの底部側に取り付けることであって、前記ＴＳＶが前記ＴＳＶダイの前記ＴＳＶコネクタに結合されることと、
前記ＴＳＶダイの前記底部側を含んで、前記インターポーザの横方向にアンダーフィルをディスペンスすることと、
を更に含む、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記インターポーザが少なくとも１つの集積されたＴＳＶベースのキャパシタを含む、方法。
【請求項１９】
請求項１５に記載の方法であって、
前記ヒートスプレッダ上に頂部ダイを取り付けることを更に含み、前記頂部ダイが前記ボンディング特徴に結合される、方法。
【請求項２０】
請求項１５に記載の方法であって、
前記ワークピースが、前記ＴＳＶダイと反対の側にボールグリッドアレイ（ＢＧＡ）を有する有機基板を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施例は、高められた冷却のためのヒートスプレッダを含むシステムインパッケージ（ＳＩＰ）の前駆体（ｐｒｅｃｕｒｓｏｒ）、及びそこからのスタックされたダイＳＩＰに関する。
【背景技術】
【０００２】
システムインパッケージ（ＳＩＰ）は、単一のパッケージ又はモジュールに囲まれる多数の集積回路（ＩＣ）を含む。ＳＩＰは、電子的システムの機能の全て又は殆どを実行し、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、及びデジタル音楽プレーヤを含む製品内部で通常用いられる。一つのＳＩＰ内で、個々のＩＣが、垂直にスタックされ得る（３Ｄ配置）か又は水平に配置され得る。これらのＩＣは、パッケージにボンディングされる微細配線により内部的に接続され得る。代替として、フリップチップ技術で、スタックされたチップを共に接合するためにはんだバンプが用いられる。
【０００３】
幾つかのＳＩＰが、基板貫通ビア、又はより全般的には、ロジック／プロセッサダイなど、基板貫通ビア（本明細書において「ＴＳＶダイ」と称する）を含むダイを含み、ＴＳＶは、ＴＳＶダイの全厚みにわたる垂直の接続を提供する１つ又は複数のＴＳＶアレイに配置される。ＴＳＶは、複数のダイを垂直にスタッキングすること、及び、それらを従来のワイヤボンディング又はフリップチップバンピングを用いることなく相互接続することを可能にする。例えば、ＴＳＶは、一連のメモリチップをスタッキングするために用いることができ、ダイ間の信号経路又は熱伝達経路を提供することができる。
【０００４】
幾つかのＴＳＶは、ＴＳＶダイの底部側（非アクティブ側）から突出する、突出ＴＳＶティップを含む。このようなＴＳＶダイは、厚みが３０μｍ〜８０μｍなど、薄いことがある。薄いＴＳＶダイは歪みを受け易く、歪みは、ＴＳＶに対する信頼性の低い接続となり得る。均一且つ信頼性の高い接続のため、このようなＴＳＶダイの平坦性は、ＴＳＶダイの全エリアにわたって概して数μｍ内に保たれるべきである。
【０００５】
薄いＴＳＶダイを含むＳＩＰを形成するための１つのプロセスにおいて、他のダイに取り付けられたＴＳＶダイを基板にボンディングする前に、薄いＴＳＶダイが、機械的支持のため別のダイにボンディングされ得る。例えば、シンギュレーションされたＴＳＶダイが、フラットキャリアを用いてメモリダイ（又はモジュール）に取り付けられ得、その後、ＴＳＶダイ／メモリダイが有機基板などの基板に取り付けられる。別のＳＩＰ形成プロセスでは、ＴＳＶダイが基板にボンディングされ、その後、頂部ダイがＴＳＶダイにボンディングされる。いずれの場合においても、基板は、ボールグリッドアレイ（ＢＧＡ）を含み得、ＳＩＰは印刷回路基板（ＰＣＢ）に取り付けられ得る。
【０００６】
これらの既知のＳＩＰプロセスには幾つかの欠点がある。頂部ダイ（例えば、メモリダイ）を取り付ける前にＴＳＶダイをテストすることはできない。従って、ＴＳＶダイ又はＴＳＶダイから基板に対する接続の欠陥が、ダイ（例えば、メモリダイ）に対する良品のスクラップを含むイールド損失を生じさせる恐れがある。エンドユーザーは、自身のシステム（４Ｇｂ、８Ｇｂ、１６Ｇｂなど）に対し異なるメモリ密度も要望し得、複数のＳＩＰ製品を開発する必要性が生じる。ＳＩＰベンダーは、メモリを購入し、在庫のメモリデバイスを保つ必要もある。
【０００７】
スタックされたダイＳＩＰに関する別の問題は、オペレーション中の電力放散に起因する加熱である。最近、演算性能が増大するにつれて、ＴＳＶダイの電力消費が増大している。ＴＳＶダイの頂部上のメモリダイなど、ＳＩＰにおける個々のＩＣは、冷却が適切に及び適当に供給されない場合、過度に加熱され得る。ダイスタックにおける個々のＩＣ間の空間は、流体が流れるにはギャップが概して小さすぎるため、冷却チャネルを提供するには小さすぎる可能性もある。スタックされたＳＩＰにおける頂部ダイ（例えば、メモリダイ）の頂部上にヒートスプレッダが取り付けられ得るが、これは効率的な冷却配置ではない。というのは、頂部ダイの熱抵抗がＴＳＶダイからの効率的な電力放散を妨げ、頂部ダイ（例えば、メモリダイ）の加熱がＳＩＰシステムに対する一層高い電力消費を生じさせるためである。
【発明の概要】
【０００８】
開示される実施例は、複数の基板貫通ビア（ＴＳＶ）と、能動回路要素を含む頂部側と、その上にＴＳＶコネクタを有する底部側とを含むＴＳＶダイを含む電子的アッセンブリを説明する。ＴＳＶダイは、その頂部側が、その底部側を上にしたワークピース上に取り付けられる。内部開ウィンドウ（即ち、アパーチャ）を有するヒートスプレッダが、ＴＳＶダイの底部側にある。ボンディング特徴が、ＴＳＶコネクタに結合されるか、又はＴＳＶコネクタ自体を含む。ボンディング特徴は、内部開ウィンドウから、頂部ダイ（例えば、メモリダイ）をＴＳＶダイにボンディングさせ得るヒートスプレッダの頂部の高さを上回る高さまで突出する。
【０００９】
システムインパッケージ（ＳＩＰ）を形成するため頂部ダイがアッセンブリされると、ヒートスプレッダはＴＳＶダイと頂部ダイとの間にある。ＴＳＶダイと頂部ダイとの間にヒートスプレッダを配置することにより、上述のように頂部ダイの頂部上に取り付けられる従来のヒートスプレッダに比べて熱抵抗熱伝達経路が一層低いため、冷却効率が著しく高められる。ヒートスプレッダは更に、機械的安定性及び剛性を付加することもでき、ワークピース上の概して薄いＴＳＶダイ（例えば、４０μｍ〜８０μｍ）の歪みを防止する。
【００１０】
一実施例において、ＴＳＶコネクタは突出ＴＳＶティップを含む。この実施例において、ボンディング特徴は突出ＴＳＶティップを含む。別の実施例において、ボンディング特徴は、複数のＴＳＶを含むインターポーザを含み、複数のＴＳＶは、ＴＳＶダイの底部側で再配線層（ＲＤＬ）によりＴＳＶダイ上のＴＳＶに結合されるパッドなどのＴＳＶコネクタに結合される。
【図面の簡単な説明】
【００１１】
【図１Ａ】例示の実施例に従った、例示の電子的アッセンブリの断面図であり、この電子的アッセンブリは、ワークピースと、頂部側を下にワークピースに取り付けられた基板貫通ビア（ＴＳＶ）ダイと、ＴＳＶダイの底部側で内部開ウィンドウを有するヒートスプレッダと、開ウィンドウからヒートスプレッダの頂部の高さを上回る高さまで突出する突出ＴＳＶティップとして示されるボンディング特徴とを含む。
【００１２】
【図１Ｂ】例示の実施例に従った、別の例の電子的アッセンブリの断面図であり、この電子的アッセンブリは、ワークピースと、頂部側を下にワークピースに取り付けられたＴＳＶダイと、ＴＳＶダイの底部側で内部開ウィンドウを有するヒートスプレッダと、内部ウィンドウからヒートスプレッダの頂部の高さを上回る高さまで突出する複数のＴＳＶを含むインターポーザとして示されるボンディング特徴とを含む。
【００１３】
【図２】例示の実施例に従った、その上に頂部ダイを有する図１Ｂに示す電子的アッセンブリを含む、スタックされたダイシステムインパッケージ（ＳＩＰ）の断面図であり、ワークピースは、印刷回路基板（ＰＣＢ）に結合されるボールグリッドアレイ（ＢＧＡ）を含む。
【００１４】
【図３Ａ】例示の実施例に従って、図１Ｂに示す複数の電子的アッセンブリを形成するため、例示のアッセンブリフローにおける連続的工程を経た断面図を示す。
【図３Ｂ】例示の実施例に従って、図１Ｂに示す複数の電子的アッセンブリを形成するため、例示のアッセンブリフローにおける連続的工程を経た断面図を示す。
【図３Ｃ】例示の実施例に従って、図１Ｂに示す複数の電子的アッセンブリを形成するため、例示のアッセンブリフローにおける連続的工程を経た断面図を示す。
【００１５】
【図４】例示の実施例に従って、アンダーフィルに対し横方向にある、ヒートスプレッダとワークピースとの間の熱的インタフェース材料を含む例示の電子的アッセンブリの断面図を示す。
【００１６】
【図５】例示の実施例に従って、高められた電力放散能力を提供する幾つかの例示のスタックされたダイＳＩＰの断面図を図示する。
【図６】例示の実施例に従って、高められた電力放散能力を提供する幾つかの例示のスタックされたダイＳＩＰの断面図を図示する。
【００１７】
【図７】例示の実施例に従って、集積されたＴＳＶベースのキャパシタを含む例示のインターポーザの断面図を図示する。
【発明を実施するための形態】
【００１８】
図１Ａは、例示の実施例に従った、例示の電子的アッセンブリ１００を示し、電子的アッセンブリ１００は、ワークピース１１０、その頂部側１２１を下にワークピース１１０上に取り付けられる基板貫通ビア（ＴＳＶ）ダイ１２０を含む。ＴＳＶダイ１２０は、基板１０５、複数のＴＳＶ１１５を含む。複数のＴＳＶ１１５は、誘電体スリーブ１１６により形作られた金属コア１１７を含む突出ＴＳＶティップ１１５（ａ）を含み、その頂部側１２１が、トランジスタを含むなど、能動回路要素（図示せず）を含む。示される実施例において、ＴＳＶコネクタは、突出ＴＳＶティップ１１５（ａ）により提供され、ＴＳＶティップ１１５（ａ）は、ＴＳＶダイの底部側１２２のボンディング特徴も提供する。金属コア１１７が銅などの少数寿命短縮金属を含むとき、誘電体スリーブ１１６上に金属拡散障壁層（例えば、耐火性金属を含む）が概して存在するが、簡潔にするため図示しない。また、ＴＳＶダイ１２０の頂部側１２１及び底部側１２２の誘電体層も簡潔にするため図示しない。
【００１９】
ワークピース１１０は、有機基板などのパッケージ基板を含み得る。一実施例において、ＴＳＶダイ１２０のフロント側１２１は、ワークピース１１０の表面上のコンタクトパッドに取り付けられるはんだキャップ金属ピラーを含む。内部開ウィンドウ（アパーチャ）１３１を有するヒートスプレッダ１３０が、ＴＳＶダイ１２０の底部側１２２にある。突出ＴＳＶティップ１１５（ａ）は、ボンディング特徴を提供するため内部開ウィンドウ１３１からヒートスプレッダ１３０の頂部１３２の高さを上回る高さまで突出することを見ることができる。アンダーフィル１４０が、ヒートスプレッダ１３０とＴＳＶダイ１２０との間、及びヒートスプレッダ１３０とワークピース１１０との間に提供される。ワークピース１１０は、ＴＳＶダイ１２０とは反対の側でボールグリッドアレイ（ＢＧＡ）１３５を含んで示されている。
【００２０】
ヒートスプレッダ１３０は概して、銅又は銅合金など、金属又は金属合金を含む。ヒートスプレッダ１３０のための他の例示の材料には、アルミニウム、アルミニウム／シリコン／銅、ニッケル及びタングステンが含まれる。ヒートスプレッダ１３０のための非平坦形状は、スタンピングによるなど、種々の異なる方法によって提供され得る。ヒートスプレッダ１３０の開ウィンドウ１３１は、ボンディング又は自己整合方式のためフリップチップダイを整合するために用いられる従来のシステムなどの標準のシステムを含む種々の方法を用いて、突出ＴＳＶティップ１１５（ａ）の位置と整合され得る。
【００２１】
この実施例において、ヒートスプレッダ１３０は電子的アッセンブリ１００のバックボーンとして機能する。ワークピース１１０からヒートスプレッダ１３０に対する機械的応力を最小化するため、やわらかい材料（適切な熱膨張係数（ＣＴＥ）を備えた熱的に伝導性のエラストマーなど）をアンダーフィル１４０として用いることができる。
【００２２】
一実施例において、ＴＳＶティップ１１５（ａ）は６〜３０μｍの長さであり、ＴＳＶダイ１２０の上のヒートスプレッダ１３０の厚みは、ＴＳＶティップ１１５（ａ）の長さより２〜５μｍ短い。図１Ａには図示していないが、ＴＳＶティップ１１５（ａ）は、一つの特定の実施例においてＮｉ／Ａｕなど、金属キャップ層ティップフィニッシュを含み得る。
【００２３】
図１Ｂは、例示の電子的アッセンブリ１５０を示し、電子的アッセンブリ１５０は、例示の実施例に従って、ワークピース１１０と、その頂部側１２１を下にワークピースに取り付けられるＴＳＶダイ１２０と、ＴＳＶダイの底部側１２２の内部開ウィンドウ１３１を有するヒートスプレッダ１３０と、インターポーザ１６０によって提供されて示されるボンディング特徴とを含む。インターポーザ１６０は、内部開ウィンドウ１３１からヒートスプレッダ１３０の高さを上回る高さまで突出するＴＳＶティップ１６１（ａ）を含む複数のＴＳＶ１６１を含む。この実施例において、ＴＳＶダイ１２０上のＴＳＶ１１５は、ＴＳＶダイ１２０の底部側１２２から突出せず、ＴＳＶダイ１２０の底部側１２２のＴＳＶコネクタ１１３に結合されたボンディング特徴は、インターポーザ１６０を含む。
【００２４】
ＴＳＶコネクタ１１３は、ＴＳＶダイ１２０の底部側１２２から突出していてもよく（例えば、図１Ａ参照）、突出しなくてもよい。１つの特定の例示において、ＴＳＶダイ１２０の底部側１２２のＴＳＶコネクタ１１３は、ＴＳＶダイ１２０の底部側１２２から突出しないＴＳＶ１１５に再配線層により結合される金属パッドを含み得、そのため、ＴＳＶコネクタがＴＳＶ１１５から横方向にずれる。一実施例において、インターポーザ１６０は２５０〜４００μｍの厚みであり、ヒートスプレッダ１３０はインターポーザ１６０の厚みに近づく厚みを有し、ＴＳＶティップ１６１（ａ）は、ヒートスプレッダ１３０の頂部１３２の高さを約５μｍ〜１０μｍ上回って延びる。
【００２５】
図２は、例示の実施例に従った、スタックされたダイシステムインパッケージ（ＳＩＰ）２００を示し、ダイＳＩＰ２００は、その上に頂部ダイ２１０を有する図１Ｂに示した電子的アッセンブリ１５０を含み、ワークピース１１０が、印刷回路基板（ＰＣＢ）２３０に結合されるＢＧＡ１３５を含む。頂部ダイ２１０は任意選択のＴＳＶ２１５を含んで示されており、これにより、別のダイ（図示せず）を頂部ダイ２１０に取り付けることができる。頂部ダイ２１０とヒートスプレッダ１３０／インターポーザ１６０間にアンダーフィル２４０が示されている。
【００２６】
図３Ａ〜図３Ｃは、例示の実施例に従って、図１Ｂに示す複数の電子的アッセンブリ１５０を形成するための例示のアッセンブリ方法における連続的な工程を図示する。図３Ａは、パッケージ基板パネル（又はストリップ）に対するものなど、パッケージ基板として示されるワークピース１１０に取り付けられるＴＳＶダイ１２０を示す。この取り付けのために熱圧縮（ＴＣ）ボンディングが用いられ得る。図３Ｂは、ＴＳＶダイ１２０の底部側１２２のＴＳＶコネクタ１１３までのＴＳＶ１６１を含むインターポーザ１６０を取り付け、インターポーザ１６０の横方向のＴＳＶダイ１２０の底部側１２２にアンダーフィル１４０をディスペンスした後の中間構造を示す。
【００２７】
図３Ｃは、ヒートスプレッダ１６０を取り付けた後の中間構造を示す。この構造は、アンダーフィル１４０を流し硬化するための硬化ツールにおいて硬化した後の図３Ｂに示した中間構造上のインターポーザ１６０上に、その上に取り付けられた任意選択の保護シート１９１を有する。アンダーフィル１４０を硬化させるための典型的な例示の条件は、１時間１５０℃である。この中間アッセンブリ全体が、上側及び下側ツール間に挿入され得、加圧され、硬化され得る。アッセンブリの平坦性及び高さはこれらのツールにより制御され、如何なる過剰アンダーフィル材料１４０もヒートスプレッダ１３０の側から流れ得、これはフィレットとなる。保護シート１９１は、フィルムアシストモールディングにおいて用いられるものなどのポリマーシートを含み得、ＴＳＶダイ１２０とヒートスプレッダ１３０との間のアンダーフィル材料１４０のオーバーフローが開ウィンドウ１３１から出ることを妨げ得る。
【００２８】
ＢＧＡ１３５をワークピース１１０上に形成するためのボール取り付けが続き得る。ワークピース１１０は、図１Ｂに示した複数の電子的アッセンブリ１５０を提供するためシンギュレーションされ得る。保護シート１９１を取り除いた後、電子的アッセンブリ１５０は、インターポーザ１６０のＴＳＶティップ１６１（ａ）を用いて電子的アッセンブリの（ＴＳＶダイ１２０の底部側１２２でＴＳＶ１１５に結合されるＴＳＶコネクタ１１３に結合された）１つの側に対する電気的コンタクトに対し、及びＢＧＡ１３５を用いて電子的アッセンブリ１５０の（ＴＳＶダイ１２０の頂部側１２１に結合された）他方の側に対する電気的コンタクトに対し、テストされ得る。
【００２９】
その後、スタックされたダイＳＩＰを形成するため、図１Ａに示した電子的アッセンブリ１００又は図１Ｂに示した電子的アッセンブリ１５０を含むシンギュレーション後の開示される電子的アッセンブリ上に、頂部ダイがアッセンブリされ得る。１つのＳＩＰフローにおいて、保護シート１９１が取り除かれ、その後、ヒートスプレッダ１３０上にアンダーフィル材料がディスペンスされる。メモリ（モジュール又はダイ）など、頂部ダイ２１０（後に説明する図５参照）がその後、ＴＳＶダイ１２０からインターポーザ１６０又は突出ＴＳＶティップ１１５（ａ）まで接続され得る。
【００３０】
幾つかの他の実施例において、ヒートスプレッダ１３０は、アンダーフィル材料１４０に比べて比較的高い熱伝導率を有する熱的インタフェース材料を用いて、ワークピース１１０に取り付けられる。アンダーフィル材料１４０は、それが電気的コンタクト領域に適用されるため誘電体である。一方、ヒートスプレッダ１３０を横方向に取り付けるために、高い熱伝導率が概して望ましい。例えば、セラミック充填材などの熱的インタフェース材料（ＴＩＭ）が用いられ得る。
【００３１】
図４は、アンダーフィル１４０に対し横方向にある、ヒートスプレッダ１３０とワークピース１１０との間のセラミック充填材などのＴＩＭ４１７を含む例示の電子的アッセンブリ４００を示す。この実施例は、付加的な工程を付加するが、熱放散を改善する接着性材料の適切な選択における更なる柔軟性を提供する。
【００３２】
図５及び図６は、高められた電力放散能力を提供する、それぞれ、幾つかの例示のスタックされたダイＳＩＰ５００及び６００のための断面を図示する。図５に示すヒートスプレッダ１３０は、ＰＣＢ２３０の頂部表面に向かって延びる垂直の部分１３０（ａ）を有し、垂直の部分１３０（ａ）は、はんだ又は電気的導電性接着剤などの電気的導電性材料５１１を用いてＰＣＢ２３０の頂部表面に取り付けられ、ＰＣＢビア２３１を介してＰＣＢ２３０のＧＮＤ面２３２に接地される。この実施例は、改良された電磁干渉（ＥＭＩ）シールド及び改良された電力放散を提供する。図６に示すＳＩＰ６００は、取り付けられた外部ヒートシンク６１０を有して示されている。
【００３３】
図７は、例示の実施例に従った、基板７０５と複数の集積されたＴＳＶベースのキャパシタ７０１とを含む例示のインターポーザ７００を示す。インターポーザ７００は概して、インターポーザ７００より上及び下のデバイス（簡潔にするため図示せず）に対する接続のためのＴＳＶを更に含む。インターポーザ７００の頂部表面７２１及び底部表面７２２のはいずれも、それぞれのＧＮＤ面７０６及び７０７を有する。ＴＳＶベースのキャパシタ７０１のＴＳＶコア金属７１２が、基板７０５（例えば、シリコン）から、及びそのため、熱的シリコン酸化物又は高ｋ（少なくとも１０のｋ値）誘電体などの、薄い誘電体スリーブ７０９によりＧＮＤ面７０６及び７０７から電気的に絶縁され、薄い誘電体スリーブ７０９は、用途（及び使用する電圧範囲）に応じて５ｎｍ程度の薄さの等価酸化膜膜厚（ＥＯＴ）とし得る。図７に示すインターポーザ構造を用いて、ＴＳＶコア７１２と基板７０５との間の高い静電容量値を有する、集積されたＴＳＶベースのキャパシタを構築することが可能である。
【００３４】
ＴＳＶベースのキャパシタを開示されるインターポーザに統合することにより、信号／電力インテグリティを実質的に改良することが可能である。インターポーザ７００のＧＮＤ面７０６又は７０７をヒートスプレッダに接続し、この実施例を、図４Ｂ又は図５に示すものなど、他の開示される実施例と組み合わせることも可能である。
【００３５】
アクティブ半導体ダイ上に形成されるアクティブ回路要素は、トランジスタ、ダイオード、コンデンサ、及びレジスタを概して含み得る回路要素だけでなく、これらの種々の回路要素を相互接続する信号ライン及び他の導体を含む。開示される実施例は、種々のデバイス及び関連する製品を形成するための種々のプロセスフローに統合することができる。半導体基板は、層の中及び／又は層の上の種々の要素を含み得る。これらは、障壁層、他の誘電体層、デバイス構造、及び、ソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含むアクティブ要素及び受動要素を含み得る。また、開示される実施例を、バイポーラ、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々の半導体デバイス製造プロセスにおいて用いることができる。
【００３６】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図１Ａ】
0006053779.tif 000002
【図１Ｂ】
0006053779.tif 000003
【図２】
0006053779.tif 000004
【図３Ａ】
0006053779.tif 000005
【図３Ｂ】
0006053779.tif 000006
【図３Ｃ】
0006053779.tif 000007
【図４】
0006053779.tif 000008
【図５】
0006053779.tif 000009
【図６】
0006053779.tif 000010
【図７】
0006053779.tif 000011