(57)【特許請求の範囲】
【請求項１】
部分画像データに含まれている画素データを逐次的に入力する入力手段と、
前記入力手段から入力される画素データを処理して処理済画素データを出力する処理手段と、
前記入力手段が前記部分画像データに含まれる入力着目画素データを前記処理手段に入力することに応じて、前記処理済画素データのうち後段のブロックと同期をとるための出力着目画素データを出力する出力制御手段と
を有することを特徴とする画像処理装置。
【請求項２】
前記部分画像データは、処理対象画像を帯状に分割したバンド画像であり、
前記入力着目画素データは、前記入力手段が入力するバンド画像に含まれる画素データのうち最後に前記入力手段に入力される画素データであり、
前記出力着目画素データは、前記処理手段が前記バンド画像に関して出力する処理済画素データのうち最後に出力する画素データである
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記入力着目画素データは、前記入力手段が入力する部分画像データに含まれる画素データのうち最後に前記入力手段に入力される画素データであり、
前記出力着目画素データは、前記処理手段が前記部分画像データに関して出力する処理済画素データのうち最後に出力する画素データである
ことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記入力着目画素データは、前記入力手段が入力する部分画像データに含まれる画素データのうち特定領域または画素を識別するための画素データであり、
前記出力着目画素データは、前記処理手段が前記部分画像データに関して出力する処理済画素データのうち特定領域または画素を識別するための画素データである
ことを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記処理手段は、入力画素数と出力画素数が異なる画像処理を実施することを特徴とする請求項１乃至４のいずれか１項に記載の画像処理装置。
【請求項６】
前記出力制御手段は、前記出力着目画素データを出力する際に、該出力着目画素データを出力したことを示す同期信号を出力することを特徴とする請求項１乃至５のいずれか１項に記載の画像処理装置。
【請求項７】
前記同期信号は、サイドバンド信号で伝送されることを特徴とする請求項６に記載の画像処理装置。
【請求項８】
前記入力手段は、部分画像データに含まれている複数の画素データを格納するデータパケットを逐次的に入力し、前記入力着目画素データを含むデータパケットが前記入力手段によって入力されることに応じて、前記出力制御手段が前記処理手段の処理済画素データのうち後段のブロックと同期をとるための出力着目画素データを含むデータパケットを出力することを特徴とする請求項１乃至７のいずれか１項に記載の画像処理装置。
【請求項９】
前記出力制御手段は、前記出力着目画素データを含めることを示すフラグを、前記出力着目画素データを有するデータパケットに格納して出力することを特徴とする請求項８に記載の画像処理装置。
【請求項１０】
前記出力制御手段は、前記処理手段の処理した処理済画素データを保持する保持手段を備え、
前記保持手段に前記出力着目画素データが保持されるまでは前記後段のブロックと２線式ハンドシェークを実施し、前記出力着目画素データが前記保持手段に保持されると前記後段のブロックへのｖａｌｉｄ信号を無効にすることを特徴とする請求項１乃至７のいずれか１項に記載の画像処理装置。
【請求項１１】
前記処理手段はトリミング処理を実施することを特徴とする請求項１乃至１０のいずれか１項に記載の画像処理装置。
【請求項１２】
前記処理手段はフィルタ処理を実施することを特徴とする請求項１乃至１１のいずれか１項に記載の画像処理装置。
【請求項１３】
前記処理手段は変倍処理を実施することを特徴とする請求項１乃至１２のいずれか１項に記載の画像処理装置。
【請求項１４】
前記出力制御手段からの前記出力着目画素データを受信して出力する、前記後段のブロックとしての出力手段と、
前記出力手段が前記出力着目画素データを受信したことに応じて、前記入力手段に次の部分画像データに含まれる画素データを入力させるように制御するプロセッサと
を更に有することを特徴とする請求項１乃至１３のいずれか１項に記載の画像処理装置。
【請求項１５】
部分画像データに含まれている画素データを順次入力する入力手段と、
前記入力手段から入力される画素データを処理して処理済画素データを出力する処理手段と、
前記部分画像データにおいて前記入力手段に最後に入力される画素データである入力着目画素データが前記処理手段に入力されたこと検出する第１検出手段と、
前記部分画像データにおいて前記処理手段が最後に処理する画素データである出力着目画素データを前記処理手段が出力したことを検出する第２検出手段と、
前記処理手段が前記出力着目画素データを出力したことを前記第２検出手段が検出した場合、前記入力着目画素データが前記処理手段に入力されたことを前記第１検出手段が検出するまで、前記処理手段から出力された出力着目画素データを保持し、前記入力着目画素データが前記処理手段に入力されたことを前記第１検出手段が検出した場合に、該保持されている出力着目画素データを出力する出力制御手段と
を備えることを特徴とする画像処理装置。
【請求項１６】
処理対象の画像を規定の単位領域ごとに読み出し、該読み出した単位領域内のそれぞれの画素を順次、入力する入力手段と、
着目単位領域から前記入力手段が入力した１以上の画素の画素値を用いて該着目単位領域内の画像に対して画像処理を行うことで該画像中の各画素の画素値を確定させ、該確定した画素値を順次、規定の出力先に出力する画像処理手段と
を備え、
前記画像処理手段は、
入力された画素値を処理して処理済みの画素値を確定する処理手段と、
前記処理手段が確定した画素値が、前記着目単位領域について出力する着目画素の画素値であるか否かを判断する判断手段と、
前記判断手段により前記処理手段が確定した画素値が前記着目単位領域について出力する着目画素の画素値であると判断されると、前記入力手段によって前記着目単位領域内の全ての画素が入力されるまでその出力を待機させ、前記入力手段によって前記全ての画素が入力されると、待機させた画素値の出力を許可する制御手段と
を備えることを特徴とする画像処理装置。
【請求項１７】
前記規定の出力先は、前記画像処理手段から出力された画素値を外部に出力すると、前記着目単位領域の次の単位領域に対する読み出し指示を前記入力手段に対して行うことを特徴とする請求項１６に記載の画像処理装置。
【請求項１８】
部分画像データに含まれている画素データを逐次的に入力する入力手段と、前記入力手段から入力される画素データを処理して処理済画素データを出力する処理手段と、を備える画像処理装置の制御方法であって、
前記入力手段が前記部分画像データに含まれる入力着目画素データを前記処理手段に入力することに応じて、前記処理済画素データのうち後段のブロックと同期をとるための出力着目画素データを出力することを特徴とする画像処理装置の制御方法。
【請求項１９】
部分画像データに含まれている画素データを順次入力する入力手段と、
前記入力手段から入力される画素データを処理して処理済画素データを出力する処理手段と
を有する画像処理装置が行う画像処理方法であって、
前記画像処理装置の第１検出手段が、前記部分画像データにおいて前記入力手段に最後に入力される画素データである入力着目画素データが前記処理手段に入力されたこと検出する第１検出工程と、
前記画像処理装置の第２検出手段が、前記部分画像データにおいて前記処理手段が最後に処理する画素データである出力着目画素データを前記処理手段が出力したことを検出する第２検出工程と、
前記画像処理装置の出力制御手段が、前記処理手段が前記出力着目画素データを出力したことを前記第２検出工程で検出した場合、前記入力着目画素データが前記処理手段に入力されたことを前記第１検出工程で検出するまで、前記処理手段から出力された出力着目画素データを保持し、前記入力着目画素データが前記処理手段に入力されたことを前記第１検出工程で検出した場合に、該保持されている出力着目画素データを出力する出力制御工程と
を備えることを特徴とする画像処理方法。
【請求項２０】
画像処理装置が行う画像処理方法であって、
前記画像処理装置の入力手段が、処理対象の画像を規定の単位領域ごとに読み出し、該読み出した単位領域内のそれぞれの画素を順次、入力する入力工程と、
前記画像処理装置の画像処理手段が、着目単位領域から前記入力工程で入力した１以上の画素の画素値を用いて該着目単位領域内の画像に対して画像処理を行うことで該画像中の各画素の画素値を確定させ、該確定した画素値を順次、規定の出力先に出力する画像処理工程と
を備え、
前記画像処理工程は、
入力された画素値を処理して処理済みの画素値を確定する処理工程と、
前記処理工程で確定した画素値が、前記着目単位領域について出力する着目画素の画素値であるか否かを判断する判断工程と、
前記判断工程において前記処理工程で確定した画素値が前記着目単位領域について出力する着目画素の画素値であると判断されると、前記入力工程で前記着目単位領域内の全ての画素が入力されるまでその出力を待機させ、前記入力工程で前記全ての画素が入力されると、待機させた画素値の出力を許可する制御工程と
を備えることを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を部分領域ごとに処理する画像処理技術に関する。
【背景技術】
【０００２】
従来、画像処理モジュールにおいては、ＣＰＵが入力部へ開始信号を送り、これに応じて入力部がメモリに保存された画像データを画像処理部へ入力し、出力部が処理済みのデータをメモリに出力する。そして、所定の領域の処理が終了すると、出力部がＣＰＵへ終了信号を送るといったシーケンスで画像処理が行われていた。
【０００３】
通常、上記画像処理は、所定の領域単位で行われる。所定の領域単位とは、例えばページ、バンド、ブロック等である。以下、所定の領域単位が、バンド（１ページの画像データを帯状に複数の領域に分割した場合の１つの帯状の領域）の場合で説明する。
【０００４】
図１は、上記画像処理モジュールの概略構成を示すブロック図である。図１において、入力部１０１は、図示しないメモリに保存されている画像データを、信号線１０５を介してバンド単位で画像処理部１０２へ入力する。画像処理部１０２は、入力部１０１から入力されたデータに対してバンド単位で画像処理を行い、信号線１０６を介して画像処理済みのデータを出力部１０３へ送る。出力部１０３は、画像処理済みのデータを図示しないメモリへ出力していき、１バンドの処理が終了すると、終了信号をＣＰＵ１０４へ送る。このため、出力部１０３は、１バンドの処理の終了を検出する必要がある。
【０００５】
そこで、画像処理部１０２において、出力データが１バンドの最後の出力画素である時に、バンド終了の識別情報を付加していた。以下、このバンド終了の識別情報を出力バンドエンド信号と記す。
【０００６】
同様に入力部１０１においても、出力データが１バンドの最後の出力画素である時に、バンド終了の識別情報を付加していた。以下、このバンド終了の識別情報を入力バンドエンド信号と記す。
【０００７】
出力部１０３は、画像処理部１０２から出力バンドエンド信号を受け取ると、１バンドの画像処理が終了したと認識し、ＣＰＵ１０４へ終了信号を送る。ＣＰＵ１０４は、出力部１０３から終了信号を受け取ると、１バンドの処理が終了したと判断し、次のバンドの処理を開始するために、入力部１０１へ開始信号を送る。そして、ＣＰＵ１０４から開始信号を受け取った入力部１０１は、次のバンドのデータをメモリから画像処理部１０２へ入力し、画像処理部１０２は次のバンドのデータの処理を開始する。以降、バンド単位で上記画像処理を繰り返し行っていくことで、１ページ分の画像データに対して所定の画像処理が行われる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１５０２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、上記の画像処理では、画像処理部１０２が、入力部１０１からの入力バンドエンド信号を受け取る前に、出力部１０３へ出力バンドエンド信号を送ってしまう場合があった。例えば、トリミング処理において入力画像の後半を切取る場合、入力画像の前半の最後の画素データ（最後の出力データ）に上記出力バンドエンド信号を付加して送っていた。
【００１０】
そのため、入力部１０１にて１バンド分のデータ出力が終了する前にＣＰＵ１０４は現バンドの処理が終了したと判断し、次のバンドの処理を開始するために上記の開始信号を送るため、入力部１０１において誤動作するという問題があった。また、複数の画像処理部を数珠状に接続してパイプライン処理する場合は、途中の画像処理部においても同様の問題が発生する。特に、この場合はレイテンシ（遅延量）が大きくなるため、問題が発生し易い。
【００１１】
本発明はこのような問題に鑑みてなされたものであり、画像を規定の単位領域ごとに処理する場合における誤動作を防止するための技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するために、本発明にかかる画像処理装置は、部分画像データに含まれている画素データを逐次的に入力する入力手段と、前記入力手段から入力される画素データを処理して処理済画素データを出力する処理手段と、前記入力手段が前記部分画像データに含まれる入力着目画素データを前記処理手段に入力することに応じて、前記処理済画素データのうち後段のブロックと同期をとるための出力着目画素データを出力する出力制御手段とを有することを特徴とする。
【発明の効果】
【００１３】
本発明の構成によれば、画像を規定の単位領域ごとに処理する場合における誤動作を効率的に抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】画像処理装置の機能構成例を示すブロック図である。
【図２】画像処理部１０２の機能構成例を示すブロック図である。
【図３】出力制御部２０４が行う処理のフローチャートである。
【図４】出力制御部２０４の機能構成例を示すブロック図である。
【図５】出力制御部２０４が行う処理のフローチャートである。
【図６】画像処理装置の機能構成例を示すブロック図である。
【図７】画像処理部６５０と画像処理装置の機能構成例を示すブロック図。
【図８】画像処理回路７０６の機能構成例を示すブロック図である。
【図９】出力制御部８０４が行う処理のフローチャートである。
【図１０】データパケット構造の一例を示す図である。
【図１１】画像処理部６５０の機能構成例を示すブロック図である。
【図１２】画像処理回路７０６の機能構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載の構成の具体的な実施例の１つである。
【００１６】
［第１の実施形態］
本実施形態に係る画像処理装置は、図１に示した機能構成例を有するものの、画像処理部１０２の構成が図２の構成を有する。然るに、画像処理装置の構成は、図１に示した構成に限るものではなく、図２に示した機能構成例を有する画像処理部１０２が適用可能な構成であれば、如何なる構成であってもよい。
【００１７】
入力部１０１は、不図示のメモリに格納されている処理対象画像を規定の単位領域ごとに読み出し、該読み出した単位領域内のそれぞれの画素データ（画素値）を順次、信号線１０５を介して画像処理部１０２に対して供給する。
【００１８】
本実施形態では、この「規定の単位領域」は上記の「バンド（バンド画像）」であるものとする。然るに本実施形態では入力部１０１は、不図示のメモリに格納されている処理対象画像をバンドごとに読み出し、該読み出したバンド内のそれぞれの画素データ（画素値）を順次、信号線１０５を介して画像処理部１０２に対して供給する。
【００１９】
また、本実施形態では、入力部１０１は、１つのバンド内の各画素を画像処理部１０２に入力する場合、該バンド内の左上隅から右下隅までの各位置をラスタスキャン順に参照し、参照した位置における画素の画素値を画像処理部１０２に入力する。しかし、画像処理部１０２への画素入力順はこれに限るものではない。
【００２０】
また、入力部１０１は、１つのバンド内の各画素の画素値を画像処理部１０２に送出すると、ＣＰＵ１０４（プロセッサ）からの開始信号を待機し、開始信号を受けると、次のバンド内の各画素の画素値を画像処理部１０２に送出する。即ち入力部１０１は、開始信号を受けるたびに（読み出し指示を受けるたびに）、次のバンド内の各画素の画素値を画像処理部１０２に供給する。
【００２１】
なお、バンドとは画像を副走査方向について短冊状に分割した部分画像である。しかし、規定の単位領域はバンドに限るものではなく、単に処理対象画像を複数の矩形領域に分割した場合の１つの矩形領域を「規定の単位領域」としてもよいし、何らかの分割方法で処理対象画像を分割した場合の１つの領域を「規定の単位領域」としてもよい。
【００２２】
画像処理部１０２は、入力部１０１からバンドごとに、該バンド内のそれぞれの画素の画素値を順次受けるので、受けた画素値を用いて、該バンドに対する画像処理を行うことで、該バンド内の各画素の画素値を確定させる。ここで、画像処理部１０２は、処理の内容によっては、入力部１０１から入力されたバンド内の全ての画素の画素値を用いて該バンド内の各画素の画素値を確定させるわけではなく、１以上の画素の画素値を用いて該バンド内の各画素の画素値を確定させる。換言すれば、着目単位領域から入力部１０１が入力した１以上の画素の画素値を用いて、該着目単位領域内の画像に対して画像処理を行うことで、該画像中の各画素の画素値を確定させる。
【００２３】
そして画像処理部１０２は、バンドごとに、該バンド内の各画素の確定画素値を、信号線１０６を介して出力部１０３に対して送出する。画像処理部１０２について詳しくは後述する。
【００２４】
出力部１０３は、画像処理部１０２からバンドごとに送出される、該バンド内の各画素の確定画素値を受けると、この確定画素値を外部（例えば不図示のメモリや外部装置）に対して送出する。また出力部１０３は、１つのバンドについて確定画素値群を送出するたびに、終了信号をＣＰＵ１０４に対して送出する。
【００２５】
ＣＰＵ１０４は出力部１０３から終了信号を受けると、入力部１０１に対し、上記メモリに格納されている処理対象画像から次のバンドの画像を読み出し、該読み出した画像内のそれぞれの画素を順次、画像処理部１０２に入力する為の開始信号を送出する。これにより入力部１０１は、次のバンドの画像を読み出し、該読み出した画像内のそれぞれの画素を順次、画像処理部１０２に供給し、画像処理部１０２は、次のバンドの画像に対して画像処理を行う。このようにして、バンドごとに画像処理を行う。
【００２６】
次に、画像処理部１０２の機能構成例について、図２のブロック図を用いて説明する。以下では、入力部１０１から着目バンド内の各画素（各画素値）が信号線１０５を介して画像処理部１０２に入力された場合における画像処理部１０２の動作について説明する。しかるに画像処理部１０２は、以下に説明する処理を、各バンドについて行うことになる。
【００２７】
着目バンド内の各画素の画素値は順次処理部２０１に入力されるので、処理部２０１は、着目バンドにおける１以上の画素の画素値を用いて、該着目バンド内の画像に対して画像処理を行うことで、該画像中の各画素の画素値を確定させる。そして処理部２０１は、各画素の確定画素値を順次、出力制御部２０４に対して送出する。
【００２８】
ここで、処理部２０１が、トリミング処理を行って入力画像の後半を切取る場合、処理部２０１が出力する着目バンドの大きさは、処理部２０１へ入力される着目バンドの大きさより小さくなる。従って、「処理部２０１が着目バンドの最後の画素値を出力する」タイミングは、「処理部２０１へ着目バンドの最後の画素値が入力される」タイミングより早くなってしまう。このため、実際の処理の終了のタイミングより早くに終了を判定してしまう現象が発生してしまっていた。以降、「処理部２０１が着目バンドの最後の画素値を出力する」タイミングを出力タイミングとし、「処理部２０１へ着目バンドの最後の画素値が入力される」タイミングを入力タイミングとする。
【００２９】
次に、本実施形態の処理を簡単に説明する。まず、出力バンドエンド生成部２０２が出力タイミングを検知し、入力バンドエンド検出部２０３が入力タイミングを検知する。そして出力制御部２０４が、検出した出力タイミングと入力タイミングに基づいて「処理部２０１へ着目バンドの最後の画素の画素値が入力される」のを待ってから、「処理部２０１によって処理した着目バンドの最後の画素の画素値を出力する」ように制御する。なお、トリミングや変倍処理、フィルタ処理のように処理部２０１が出力画素数と入力画素数とが異なる画像処理を実施する場合は、「処理部２０１へ入力する着目バンドの最後の画素」と「処理部２０１から出力する着目バンドの最後の画素」は異ならせる。
【００３０】
次に、出力バンドエンド生成部２０２と入力バンドエンド検出部２０３と出力制御部２０４が行う動作について詳細に説明する。最初に、出力バンドエンド生成部２０２が出力タイミングを検知する動作について説明する。出力バンドエンド生成部２０２は、処理部２０１が送出した確定画素値が、着目バンドについて出力する最後の画素（ここでは、出力着目画素）の画素値であるか否か、即ち、処理部２０１が出力着目画素（出力着目画素データ）を出力したか否かを識別する。
【００３１】
この処理部２０１が出力着目画素を出力したか否かの判断は、例えば、次のようにして行えばよい。先ず、処理部２０１が着目バンドについて処理を開始する前にカウンタを０にリセットしておき、処理部２０１から確定画素値が出力されるたびにカウンタの値を１つインクリメントする。そして、このカウンタの値が「出力する１バンド内の画素数」に達した場合に、「処理部２０１が出力着目画素を出力した」と判断する。即ち、「処理部２０１がトリミング処理を行って出力する１バンドの画素数」にカウンタ値が達した場合に、「処理部２０１がトリミング処理を行って出力する１バンドの最後の画素を出力した」と判断する。もちろん、処理部２０１が出力着目画素を出力したか否かの判断方法は、このような方法に限るものではない。
【００３２】
そして出力バンドエンド生成部２０２は、「処理部２０１が出力着目画素を出力した」と判断した場合には、出力バンドエンド信号を、信号線２０６を介して出力制御部２０４に対して送出する。もちろん、出力バンドエンド生成部２０２は、「処理部２０１はまだ出力着目画素を出力していない」と判断した場合には、出力バンドエンド信号の送出を待機する。
【００３３】
次に、入力バンドエンド検出部２０３が入力タイミングを検知する動作について説明する。入力バンドエンド検出部２０３は、着目バンド内の全ての画素が信号線１０５を介して処理部２０１に入力されたことを検知した場合に、入力バンドエンド信号を、信号線２０７を介して出力制御部２０４に対して送出する。この検知方法は特定の方法に限るものではない。例えば、入力部１０１が、最後の画素に入力バンドエンド信号を示す情報（バンドエンドフラグ）を付加したとする。この場合、入力バンドエンド検出部２０３は、信号線１０５を介して入力された画素に入力バンドエンド信号を示す情報が付加されていれば、着目バンド内の全ての画素が信号線１０５を介して処理部２０１に入力された、と判断する。
【００３４】
次に、出力制御部２０４の動作について説明する。出力制御部２０４は、処理部２０１から送出された確定画素値をそのまま信号線１０６を介して出力部１０３に送出する。この送出は、出力バンドエンド生成部２０２から出力バンドエンド信号を受けるまで続けられる。そして出力制御部２０４は、出力バンドエンド生成部２０２から出力バンドエンド信号を受けると、この送出を一旦停止する。この時点では、出力着目画素以外の画素の画素値については送出し、出力着目画素についてはまだ送出していない状態となっている。そして出力制御部２０４は、この時点で入力バンドエンド検出部２０３から入力バンドエンド信号を受けているか否かを判断する。そしてこの判断の結果、この時点で入力バンドエンド信号を受けている場合には、出力着目画素を、信号線１０６を介して出力部１０３に送出する。一方、この判断の結果、この時点で入力バンドエンド信号を受けていない場合には、入力バンドエンド信号を受けるまでこの出力着目画素を保持しておき、入力バンドエンド信号を受けると、出力着目画素を、信号線１０６を介して出力部１０３に送出する。即ち出力制御部２０４は、これから出力しようとする画素値が着目バンドについて出力する最後の画素値である場合、着目バンド内の全ての画素が入力されるまでその出力を待機させ、全ての画素が入力されると、待機させた画素値の出力を許可する。この待機／許可の制御は出力制御部２０４が行っても良いし、不図示の制御部が行っても良い。何れの場合でも出力制御部２０４は、出力着目画素に対しては、出力バンドエンド信号を示す情報を付加して送出する。出力バンドエンド信号を示す情報は、画素データ（ピクセルデータ）に付加されるものとする。図１０（ａ）は、本実施形態におけるデータパケットの構造の一例を示す図である。フィールド１００１は処理されるデータを格納する。フィールド１００２は処理部２０１が送出した画素の画素値が、最後の画素の画素値であるかどうかを示す出力バンドエンド信号を格納する。
【００３５】
次に、出力制御部２０４が行う処理について、同処理のフローチャートを示す図３を用いて説明する。
【００３６】
ステップＳ３０１では、出力制御部２０４は、信号線２０６を介して出力バンドエンド生成部２０２から出力バンドエンド信号を受信したか否かを判断する。この判断の結果、受信していない場合は、処理はステップＳ３０２に進み、受信した場合は、処理はステップＳ３０３に進む。
【００３７】
ステップＳ３０２では、出力制御部２０４は、処理部２０１から送出されることが確定した画素の画素値を、信号線１０６を介して、規定の出力先としての出力部１０３に送出する（第１の出力）。
【００３８】
ステップＳ３０３では、出力制御部２０４は、入力バンドエンド検出部２０３から入力バンドエンド信号を受信したか否かを判断する。受信していないと判断される場合は処理はステップＳ３０５に進み、受信していると判断される場合はステップＳ３０４に進む。ステップＳ３０４では、出力制御部２０４は、出力着目画素を、信号線１０６を介して、規定の出力先としての出力部１０３に送出する（第２の出力）。
【００３９】
一方、ステップＳ３０５では、出力制御部２０４は、出力着目画素を、画像処理部１０２内若しくは画像処理装置内のメモリ（レジスタ）に格納する。そしてステップＳ３０６では出力制御部２０４は、入力バンドエンド検出部２０３から入力バンドエンド信号を受信したか否かを判断する。この判断の結果、受信していない場合はステップＳ３０６に戻り、受信している場合はステップＳ３０７に進む。
【００４０】
ステップＳ３０７では、出力制御部２０４は、ステップＳ３０５でメモリに格納した出力着目画素を、信号線１０６を介して出力部１０３に送出する（第２の出力）。そしてステップＳ３０８では、出力制御部２０４は、適当な終了処理を行う。
【００４１】
以上の説明により本実施形態によれば、入力バンドエンド信号を検出するまで出力着目画素を保持し、入力バンドエンド信号を検出してから出力するようにしたので、入力バンドエンド信号を受け取る前に出力バンドエンド信号を出力してしまうことがなくなる。そのため、バンド単位の画像処理を誤動作なく連続して行うことが可能となる。
【００４２】
［第２の実施形態］
本実施形態では、第１の実施形態で説明した出力制御部２０４に適用可能な構成について説明する。本実施形態で説明する出力制御部２０４は、ｖａｌｉｄ信号とｓｔａｌｌ信号を用いた公知の２線式ハンドシェークを用いてデータの受け渡しを行う。
【００４３】
本実施形態に係る出力制御部２０４の機能構成例を図４に示す。
最初に、図４に示した内部ｖａｌｉｄ信号（信号線４０３）、内部ｓｔａｌｌ信号（信号線４０４）、ｖａｌｉｄ信号（信号線４０６）、ｓｔａｌｌ信号（信号線４０７）について説明する。
【００４４】
内部ｖａｌｉｄ信号は、バッファ４０１が、信号線４０３を介して制御部４０２に送出する信号であり、バッファ４０１に出力することが確定している画素の画素値（以降、単に確定画素値と称す）が格納されているか否かを示す信号である。例えば、バッファ４０１に確定画素値が格納されていない状態では、バッファ４０１は、信号線４０３を介して内部ｖａｌｉｄ信号「０」を制御部４０２に対して送出する。
【００４５】
一方、バッファ４０１に確定画素値が格納されると、バッファ４０１は、信号線４０３を介して内部ｖａｌｉｄ信号「１」を制御部４０２に対して送出し、確定画素値を格納していることを通知する。
【００４６】
内部ｓｔａｌｌ信号は、制御部４０２が信号線４０４を介してバッファ４０１へ送出する信号であり、バッファ４０１によるデータ出力を停止させるか否かを示す信号である。例えば、制御部４０２が内部ｓｔａｌｌ信号「１」をバッファ４０１に送出した場合に、制御部４０２からデータ出力の停止の依頼があったものとしてバッファ４０１がデータ出力を停止する。一方で、制御部４０２が内部ｓｔａｌｌ信号「０」をバッファ４０１に送出した場合に、制御部４０２からデータ出力の停止の依頼がないものとしてバッファ４０１がデータ出力を継続する。
【００４７】
ｓｔａｌｌ信号は、後段の出力部１０３が信号線４０７を介して制御部４０２へ送出する信号であり、後段の出力部１０３がデータを受付可能であるか否かを示すものである。例えば、出力部１０３は、データを受け付け可能である場合にはｓｔａｌｌ信号「０」を送出し、データを受け付け不可能である場合にはｓｔａｌｌ信号「１」を送出する。
【００４８】
ｖａｌｉｄ信号は、制御部４０２が信号線４０６を介して後段の出力部１０３へ送出する信号であり、出力制御部２０４から出力されたデータが有効であるか否かを示す信号である。例えば、出力制御部２０４から出力されたデータが有効である場合、制御部４０２はｖａｌｉｄ信号「１」を出力部１０３へ送出する。一方、出力制御部２０４から出力されたデータが有効でない場合、制御部４０２はｖａｌｉｄ信号「０」を出力部１０３へ送出する。
【００４９】
次に、出力バンドエンド生成部２０２が信号線２０６を介して制御部４０２へ送出する出力バンドエンド信号と、入力バンドエンド検出部２０３が信号線２０７を介して制御部４０２へ送出する入力バンドエンド信号について説明する。なお、以降の説明では信号名称に信号線の符号を用いて簡略的に説明する。
【００５０】
本実施形態では、出力バンドエンド生成部２０２、入力バンドエンド検出部２０３のそれぞれは常に出力バンドエンド信号（信号線２０６）、入力バンドエンド信号（信号線２０７）を送出している。出力バンドエンド生成部２０２は処理部２０１が出力着目画素を出力した場合、有効値（＝１）を有する出力バンドエンド信号（信号線２０６）を送出する。また出力バンドエンド生成部２０２は、処理部２０１がまだ出力着目画素を出力していない場合は、無効値（＝０）を有する出力バンドエンド信号（信号線２０６）を送出する。入力バンドエンド検出部２０３は、着目バンド内の全ての画素が信号線１０５を介して処理部２０１に入力されたことを検知した場合は、有効値（＝１）を有する入力バンドエンド信号を出力する。一方、着目バンド内の全ての画素が信号線１０５を介して処理部２０１に入力されたことを検知していない場合、入力バンドエンド検出部２０３は、無効値（＝０）を有する入力バンドエンド信号を出力する。なお、厳密には、正論理において低電圧を無効値とする構成において、無効値を発行する際には信号線の電圧を０にしてもよいが、説明の簡便上、電圧を０にすることによって無効値を示す信号を出力しているものとして扱う。
【００５１】
次に、バッファ４０１について説明する。バッファ４０１には、処理部２０１から着目バンド内の各画素の確定画素値２０５が入力され、入力された各画素の確定画素値が格納される。
【００５２】
次に、制御部４０２について説明する。制御部４０２は、出力バンドエンド信号（信号線２０６）、入力バンドエンド信号（信号線２０７）、ｓｔａｌｌ信号（信号線４０７）の値に応じて、バッファ４０１に送信する内部ｓｔａｌｌ信号（信号線４０４）、出力部１０３に送出する出力ｖａｌｉｄ信号（信号線４０６）の値を制御する。例えば、出力バンドエンド信号（信号線２０６）が有効値（＝１）を有し、且つ入力バンドエンド信号（信号線２０７）が無効値（＝０）を有する際に、制御部４０２は、内部ｓｔａｌｌ信号（信号線４０４）として有効値（＝１）をバッファ４０１に送出する。またこの場合、制御部４０２は、ｖａｌｉｄ信号として無効値（＝０）を出力部１０３に送出する。
【００５３】
また、内部ｓｔａｌｌ信号（信号線４０４）として有効値（＝１）を受信したバッファ４０１は、自身に保持している画素値の出力を停止する。また、ｖａｌｉｄ信号（信号線４０６）として無効値（＝０）を受信した出力部１０３は、バッファ４０１からの送信を無視する（信号線のデータをラッチしない）。
【００５４】
一方、出力バンドエンド信号が有効値でない場合（＝０）、制御部４０２は、ｓｔａｌｌ信号（信号線４０７）を内部ｓｔａｌｌ信号（信号線４０４）としてバッファ４０１に伝達する。そして、内部ｖａｌｉｄ信号（信号線４０３）をｖａｌｉｄ信号（信号線４０６）として出力部１０３に送出する。
【００５５】
次に、本実施形態に係る出力制御部２０４が行う処理について、同処理のフローチャートを示す図５を用いて説明する。なお、図５のフローチャートの処理を実際に行うのは、出力制御部２０４内の制御部４０２である。また、図５において、図３に示した処理と変わらないステップには同じ参照番号を付しており、その説明は省略する。
【００５６】
なお、ステップＳ３０２で行う処理は基本的には、第１の実施形態で説明したとおりである。しかし本実施形態では制御部４０２が、ｓｔａｌｌ信号（信号線４０７）を内部ｓｔａｌｌ信号（信号線４０４）としてバッファ４０１に伝達し、内部ｖａｌｉｄ信号（信号線４０３）をｖａｌｉｄ信号（信号線４０６）として出力部１０３に送出する。これにより、第１の実施形態で説明したステップＳ３０２と同様の処理を実現している。
【００５７】
ステップＳ５０１で、制御部４０２は、内部ｓｔａｌｌ信号（信号線４０４）として有効値（＝１）をバッファ４０１に送出し、ｖａｌｉｄ信号（信号線４０６）として無効値（＝０）を出力部１０３に送出する。
【００５８】
ステップＳ５０２では、制御部４０２は、有効値（＝１）を有する入力バンドエンド信号（信号線２０７）を受信したか否かを判断し、受信していない場合はステップＳ５０２に戻り、受信している場合はステップＳ５０３に進む。
【００５９】
ステップＳ５０３では制御部４０２は、ｓｔａｌｌ信号（信号線４０７）を内部ｓｔａｌｌ信号（信号線４０４）としてバッファ４０１に伝達する。また、内部ｖａｌｉｄ信号（信号線４０３）をｖａｌｉｄ信号（信号線４０６）として出力部１０３に送出する。これにより、２線式ハンドシェークと同様の手続きを用いてバッファ４０１から画素値を出力できる。
【００６０】
以上の説明により、本実施形態によれば、画像処理部１０２の出力制御部２０４が後段の出力部１０３とハンドシェーク制御することで、入力バンドエンド信号を検出するまで出力着目画素を保持し、入力バンドエンド信号を検出してから出力するようにした。そのため、入力バンドエンド信号を受け取る前に、出力バンドエンド信号を出力してしまうことがなくなる。そのため、バンド単位の画像処理を誤動作なく連続して行うことが可能となる。また、第１の実施形態のように入力バンドエンド信号を検出できない場合に画素を保持するためのレジスタを、確定画素値を保持する構成とは別途に追加せずに済む。なお、上記の実施形態においては、バンドエンド信号を例に説明したが、これに限らず、同期を取る必要のある信号であれば同様に適用可能である。
【００６１】
［第３の実施形態］
第１の実施形態では、着目バンドの最後の画素に関して画像処理部１０２からの出力を制御していたのに対し、本実施形態は、着目バンド内の途中の特定領域あるいは特定画素（以降、着目画素と称す）に関して、画像処理回路からの出力を制御するものである。なお、本実施形態では複数段で第１、第２実施形態の入力バンドエンドと出力バンドエンドの判定と同様の処理を行う。そして、前段からの同期信号を入力着目画素（入力着目画素データ）、自身の段から出力する同期信号を出力着目画素とする。
【００６２】
画像処理部１０２は、着目バンド内の途中の出力着目画素を後段のブロックに出力する際に、同期信号を後段のブロックに出力する。この同期信号は、画像処理回路の単位領域（バンド）内のデータの入出力の同期をとるための信号であって、画像処理部１０２から出力される画素値が着目画素の画素値であるかどうかを判断するための着目情報に相当する。
【００６３】
例えば、同期信号が有効値を示す“１”の場合に、画像処理部１０２から送出されたデータが、着目バンド内の出力着目画素の画素値である。同期信号が無効値を示す“０”の場合は、画像処理部１０２から送出されたデータは、着目バンド内の出力着目画素の画素値ではない。そして、画像処理部１０２は、同期信号に基づいてデータ出力を制御する。
【００６４】
これにより、第１の実施形態や第２の実施形態のようにバンドの最後の画素でなくても、バンド内の途中の画素に関して画像処理部１０２の入出力の同期をとることができ、画像処理を誤動作なく連続して行うことが可能となる。以下、本実施形態について、詳細に説明する。
【００６５】
図６は、本実施形態を説明するための画像処理装置のブロック図である。図６において、ＣＰＵ回路部６００は、演算制御用のＣＰＵ６０２、固定データやプログラムを格納するＲＯＭ６０４、データの一時保存やプログラムのロードに使用されるＲＡＭ６０６、及び外部記憶装置６０８等を備える。ＣＰＵ回路部６００は、画像入力部６３０、画像処理部６５０、及び画像出力部６６０等を制御し、本実施形態の画像処理装置のシーケンスを統括的に制御する。なお、外部記憶装置６０８は、本実施形態の画像処理装置が使用するパラメータやプログラムや補正データを記憶するディスク等の記憶媒体であり、ＲＡＭ６０６に入力するデータやプログラム等は、外部記憶装置６０８からロードされる構成としても良い。
【００６６】
画像入力部６３０は、画像データを入力可能な構成であり、例えばケーブルを介して撮像画像を入力する構成や、インターネット等を介して画像データをダウンロードする構成等を備える。以下の説明では画像入力部６３０として、原稿６１０を読み取ってその画像データを生成する画像読み取り部６２０を例として説明する。画像読み取り部６２０は、レンズ６２４、ＣＣＤセンサ６２６、及びアナログ信号処理部６２７等を有する。画像読み取り部６２０において、原稿６１０の画像情報がレンズ６２４を介しＣＣＤセンサ６２６に結像され、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のアナログ電気信号に変換される。アナログ電気信号に変換された画像情報は、アナログ信号処理部６２７に入力され、Ｒ，Ｇ，Ｂの色毎に補正等が施された後に、アナログ／デジタル変換（Ａ／Ｄ変換）される。これにより、デジタル化されたフルカラー信号（デジタル画像信号という）が生成される。
【００６７】
画像読み取り部６２０で生成されたデジタル画像信号は、予め動作が設定されているＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）６９２により、共有バス６９０を介してＣＰＵ回路部６００のＲＡＭ６０６に格納される。なお、ＤＭＡＣ６９２はＣＰＵ６０２によって制御される。
【００６８】
次にＣＰＵ６０２はＤＭＡＣ６９４を制御することにより、ＲＡＭ６０６に格納されたデジタル画像信号を読み出して画像処理部６５０に入力する。画像処理部６５０は、入力されたデジタル画像信号に対し、例えばスキャナなどのセンサ・デバイスの読み取り素子の個体差の補正や入力ガンマ補正などの色補正を行い、読み取り画像を正規化して一定水準のデジタル画像信号を作成する。そして該処理後のデジタル画像信号を、予め書き込み動作の設定がなされたＤＭＡＣ６９６により、ＲＡＭ６０６に再度、格納させる。
【００６９】
画像処理部６５０はまた、入力されたデジタル画像信号に対し、入力色補正処理、空間フィルタ処理、色空間変換、濃度補正処理、及び中間調処理などの印刷のための各種画像処理を施して、印刷可能なデジタル画像信号を作成する。作成された印刷可能なデジタル画像信号は、やはりＤＭＡＣ６９６によってＲＡＭ６０６に格納される。するとＣＰＵ６０２はＤＭＡＣ６９８を制御して、ＲＡＭ６０６に格納された画像処理済みのデジタル画像信号を読み出して画像印刷部６７０へ出力する。この画像印刷部６７０としては、例えばインクジェットヘッドやサーマルヘッド等を使用したラスタプロッタ等の印刷出力部（図示せず）を備えたプリンタとして構成され、入力されたデジタル画像信号に基づく画像を記録用紙上に形成する。
【００７０】
図７（ａ）に、本実施形態の画像処理部６５０が有する主要な回路構成の一例を示す。なお、画像処理回路はＰ個（Ｐは２以上の整数）あるものとし、信号線７０８〜７１６は、後段のブロックへデジタル画像信号の各画素の画素値を送出するためのデータ信号線である。信号線７１７〜７２０は、同期信号を後段のブロックへ送出するためのサイドバンド信号線である。以下の説明では、デジタル画像信号の各画素値を単に画素値と記す。
入力部７０１は、ＤＭＡＣ６９４からの画素値を受け取る。入力部７０１は、ＤＭＡＣ６９４から受け取った画素値を画像処理回路７０２へ送出する。また、入力部７０１は、同期信号を画像処理回路へ送出する。
【００７１】
そして、入力部７０１から送られた画素値は、画像処理回路７０２〜画像処理回路７０６に送られ、各種補正処理もしくは画像処理が施される。
【００７２】
その後、出力部７０７が、補正処理済みの画素値（確定画素値、処理済画素データ）を、ＤＭＡＣ６９６に送り、ＤＭＡＣ６９６がＲＡＭ６０６に補正処理済みの画素値（確定画素値）として書き戻す。
【００７３】
画像処理回路（画像処理モジュール）７０２〜７０６では、そのいずれかにおいて入力色補正処理、空間フィルタ処理、色空間変換処理、濃度補正処理、及び中間調処理、等の画像処理をそれぞれ行っている。各画像処理回路７０２〜７０６では、例えば１色（１プレーン）に対する処理を行うとしても良いし、ＲＧＢやＣＭＹＫのように数色をセットとした処理を行うとしても良い。
【００７４】
本実施形態では、バンド（１ページの画像データを帯状に複数の領域に分割した場合の１つの帯状の領域）毎に逐次的に画像処理を行う。
【００７５】
図８に、本実施形態に係る画像処理回路７０６の機能構成例を示す。図８に示す構成は画像処理回路７０６に限らず、画像処理回路７０２〜７０６において同様の構成である。
【００７６】
本実施形態では、出力同期信号生成部８０２が出力タイミングを検知し、出力制御部８０４が入力タイミングを検知する。そして、出力制御部８０４が、入力タイミングと出力タイミングに基づいて、「処理部２０１へ、着目バンド内の入力着目画素の画素値が入力される」のを待ってから、「着目バンド内の出力着目画素の画素値を後段に出力する」ように制御する。次に、出力同期信号生成部８０２と出力制御部８０４が行う動作について詳細に説明する。
【００７７】
まず、出力同期信号生成部８０２について説明する。出力同期信号生成部８０２は、処理部２０１が送出した確定画素値が、着目バンドについて出力する画素値のうち予め同期を行う画素として定めた画素（出力着目画素）の画素値であるか否かを判断する。なお、複数の段のあるステージにおける出力着目画素は、その次の段からみると入力着目画素に相当する。出力同期信号生成部８０２は、「処理部２０１が送出した確定画素値が着目バンドの出力着目画素の画素値である」と判断した場合、出力同期信号８０６を有効値である“１”にして、出力制御部８０４に送出する。そうでない場合は出力同期信号８０６を無効値である“０”にして、出力制御部８０４に送出する。この出力着目画素であるかどうかの判断は、処理部２０１が出力する確定画素値の数をカウントしていき、カウント値が、出力着目画素までの所定数に達したかどうかで判断すればよい。
【００７８】
例えば、処理部２０１が着目バンドについて処理を開始する前にカウンタを０にリセットしておき、処理部２０１から確定画素値が出力されるたびにカウンタの値を１つインクリメントする。そして、このカウンタの値が「出力着目画素までの所定数」に達した場合に、「処理部２０１が、出力着目画素の画素値を出力した」と判断する。もちろん、処理部２０１が予め定めた同期を行う画素値を出力したか否かの判断方法は、このような方法に限るものではない。
【００７９】
次に、出力制御部８０４について説明する。出力制御部８０４は、処理部２０１からの確定画素値２０５をそのまま確定画素値７１５として後段へ送出する。この送出は、出力同期信号生成部８０２から有効（＝「１」）な出力同期信号８０６を受けるまで続けられる。そして出力制御部８０４は、出力同期信号生成部８０２から有効な出力同期信号８０６を受けると、確定画素値７１５の送出を一旦停止する。この時点では、着目バンドについて出力着目画素より前に処理部２０１から出力される確定画素値２０５については後段へ送出し、出力着目画素の画素値についてはまだ送出していない状態となっている。そして出力制御部８０４は、この時点で、前段のブロックから入力された同期信号７１９が有効な“１”であるか否かを判断する。そしてこの判断の結果、この時点で同期信号が有効である場合には、出力着目画素の画素値を確定画素値７１５として後段のブロックに送出する。一方、この判断の結果、この時点で同期信号７１９が有効でない場合には、有効な同期信号７１９を受けるまで出力着目画素の画素値を保持したままにする。
【００８０】
即ち、出力制御部８０４は、自身がこれから後段へ出力しようとする画素値が出力着目画素の画素値である場合、前段の出力画素値７１４として入力着目画素の画素値が入力されるまで出力着目画素の画素値の出力を待機させる。そして、入力着目画素の画素値が入力されると、待機させていた出力着目画素の画素値の出力を許可する。この待機／許可の制御は出力制御部８０４が行っても良いし、不図示の制御部が行っても良い。
【００８１】
出力制御部８０４は、出力着目画素の画素値を確定画素値７１５として後段のブロックへ送出する際に、同期信号７２０を有効「１」にして後段のブロックへ送出する。
【００８２】
次に、出力制御部８０４が行う処理について図９を用いて説明する。図９において、第１の実施形態で説明した図３に示す処理と内容が変わらないものには同じ参照番号を付しており、その詳細な説明を省略する。
【００８３】
ステップＳ９０１では、出力制御部８０４は、出力同期信号生成部８０２から有効な出力同期信号８０６を受信したか否かを判断する。この判断の結果、受信していない場合は、処理はステップＳ３０２に進み、受信した場合には、処理はステップＳ９０３に進む。
【００８４】
ステップＳ９０３では、出力制御部８０４は、前段のブロックから有効な同期信号７１９を受信したか否かを判断する。受信していない場合はステップＳ３０５に進み、受信している場合は、処理はステップＳ３０４へ進む。
【００８５】
ステップＳ９０６では、出力制御部８０４は、前段のブロックから有効な同期信号７１９を受信したか否かを判断する。受信していない場合はステップＳ９０６に戻り、受信している場合は、処理はステップＳ３０７へ進む。
【００８６】
以上の説明により、本実施形態によれば、バンド内の途中の領域（画素）であっても画像処理部の入出力の同期をとることができ、画像処理を誤動作なく連続して行うことが可能となる。これにより、バンド内の特定領域に対する適応処理や計測（特定領域のヒストグラム生成、特定画素までの処理時間等）が可能となる。また、各段の出力画素の判断のためのカウント値を異ならせることで、変倍やトリミング処理を含んでいても好ましく入出力の同期制御をすることができる。
【００８７】
［第４の実施形態］
第３の実施形態では、出力着目画素を出力する際の同期信号がサイドバンド信号で後段のブロックへ伝送されていたが、本実施形態では、同期信号は部分画像データに付加されてデータパケットとして後段のブロックへ伝送されるものである。
【００８８】
データパケットは、例えば図１０（ｂ）に示すように、伝送すべきデータ領域と、ユーザが自由に定義した拡張のためのサイドバンド信号領域（ユーザ領域）を持つ。フィールド１００１は処理されるデータを格納する。フィールド１０１０はユーザが自由に定義した拡張のためのサイドバンド信号の情報を格納する。
【００８９】
本実施形態では、ユーザ領域に同期信号を格納した場合について説明する。図１０（ｃ）は、ユーザ領域に同期信号を格納した場合のデータパケットの図である。フィールド１００１は処理されるデータを格納する。フィールド１００３は同期信号を格納する。
【００９０】
この場合の画像処理部の構成を図１１に示す。本実施形態では、画像処理回路は、図１０（ｃ）に示すように、同期信号を部分画像データに付加してデータパケットとして後段のブロックへ伝送する。そのため、図１１の画像処理部の構成では、第３の実施形態で説明した図７（ａ）に示す構成と比べて、各画像処理回路間で同期信号を伝送するための信号線が必要なくなる。
【００９１】
また、この場合の画像処理回路の構成を図１２に示す。以下で、図１２に示した画像処理回路の構成について説明する。図１２において、図８の構成と機能的に変わらない構成については同じ参照番号を付し、その説明は省略する。
【００９２】
まず、入力同期信号検出部１２０３の動作について説明する。入力同期信号検出部１２０３は、前段から処理部２０１に入力されるデータパケット（７１４）について、データパケットに格納されている部分画像データに入力着目画素が含まれていると、入力同期信号１２０７を有効“１”にして出力制御部１２０４に送出する。
【００９３】
一方で、入力同期信号検出部１２０３は、前段から処理部２０１に入力されるデータパケットについて、データパケットに格納されている部分画像データに入力着目画素が含まれていない場合には、入力同期信号１２０７を無効“０”にして送出する。前段のブロックにおいて出力着目画素に入力同期信号１２０７に対応する情報（前段における出力同期信号に対応する同期用フラグ）を付加しておけばよく、データパケットに入力着目画素が含まれていることを効率的に検出できる。次に、出力制御部１２０４の動作について説明する。
【００９４】
出力制御部１２０４は、処理部２０１から送出された確定画素値２０５をそのまま確定画素値７１５として後段のブロックに送出する。この送出は、出力同期信号生成部８０２からの出力同期信号８０６が有効値（＝１）に変わるまで続けられる。そして出力制御部１２０４は、出力同期信号生成部８０２からの出力同期信号８０６が有効値（＝１）に変わると、この送出を一旦停止する。この時点では、出力着目画素より前に処理部２０１によって出力された確定画素値２０５についてはそのまま確定画素値７１５として送出し、出力着目画素の画素値についてはまだ後段へ送出していない状態となっている。
【００９５】
次に、出力制御部１２０４は、入力同期信号検出部１２０３からの入力同期信号１２０７が有効値（＝１）であるか否かを判断する。そしてこの判断の結果、この時点で入力同期信号１２０７として有効値（＝１）を受けている場合には、出力着目画素を含むデータパケット（７１５）を後段のブロックに送出する。一方、この時点で入力同期信号１２０７が有効値（＝１）でない場合には、入力同期信号１２０７が有効値（＝１）となるまで出力着目画素を含むデータパケットを保持しておく。そして、有効な入力同期信号１２０７を受けると、出力着目画素と同期用フラグ（同期信号（フィールド１００３）が“１”）を含むデータパケット（７１５）を後段のブロックへ送出する。
【００９６】
即ち、出力制御部１２０４は、これから出力しようとするデータパケットが出力着目画素を含む場合、同期用フラグを含むデータパケットが入力されるまで出力着目画素を含むデータパケットの出力を待機させる。
【００９７】
そして、同期用フラグを含むデータパケットが入力されると、出力用着目画素を含むデータパケットの出力を許可する。この待機／許可の制御は出力制御部１２０４が行っても良いし、不図示の制御部が行っても良い。
【００９８】
また、本実施形態の同期信号は、図１０（ｄ）に示すような信号としても実現される。ｌｅ（ラインエンド）１００４は、データ（フィールド１００１）が１ラインの最後の画素であることを示す信号である。ｌｓ（ラインスタート）１００５は、データ（フィールド１００１）が１ラインの最初の画素であることを示す信号である。ｂｅ（バンドエンド）１００６は、データ（フィールド１００１）が１バンドの最後の画素であることを示す信号である。ｂｓ（バンドスタート）１００７は、データ（フィールド１００１）が１バンドの最初の画素であることを示す信号である。ｐｅ（ページエンド）１００８は、データ（フィールド１００１）が１ページの最後の画素であることを示す信号である。ｐｓ（ページスタート）１００９は、データ（フィールド１００１）が１ページの最初の画素であることを示す信号である。なお、ページは複数のバンドを有するものとし、バンドは複数のラインを含むものとする。
【００９９】
このように同期信号を設定して、各同期信号に基づいて画像処理回路がデータの出力を制御することで、１ページ内の各位置（ｌｅ、ｌｓ、ｂｓ、ｂｅ、ｐｓ、ｐｅ）において、画像処理回路のデータの入出力の同期をとることもできる。
【０１００】
なお、本実施形態は複数の画像処理モジュールをリングバスによって接続した形態においても適用できる。リングバスはコマンドパケットとデータパケットを共通的に一方向に巡回できるものとする。コマンドパケットは各画像処理モジュールの画像処理の内容を規定するパラメータを送付する。
【０１０１】
［第５の実施形態］
また、同期信号が複数の画像処理部間でサイドバンド信号線により転送される場合について説明する。図７（ｂ）は、同期信号が複数の画像処理部間でサイドバンド信号線により転送される場合の画像処理装置の概略構成を示すブロック図である。図７（ｂ）において、図６の構成と同様の構成については同じ参照番号を付すとともに、機能的に変わらないものについてはその説明を省略する。
【０１０２】
ＣＰＵ６０２はＤＭＡＣ６９４を制御することにより、ＲＡＭ６０６に格納されたデジタル画像信号を読み出して画像処理部７２１に入力する。そして、画像処理部７２１で所定の画像処理が行われた処理後のデジタル画像信号を、予め書き込み動作の設定がなされたＤＭＡＣ６９６により、ＲＡＭ６０６に再度、格納させる。
【０１０３】
次に、ＣＰＵ６０２はＤＭＡＣ７２２を制御することにより、ＲＡＭ６０６に格納されたデジタル画像信号を読み出して画像処理部７２３に入力する。そして、画像処理部７２３で所定の画像処理が行われた処理後のデジタル画像信号を、予め書き込み動作の設定がなされたＤＭＡＣ７２４により、ＲＡＭ６０６に再度、格納させる。
【０１０４】
画像処理部７２１は、出力着目画素を出力する際に、出力着目画素であることを示す同期信号「１」をサイドバンド信号７２５として画像処理部７２３へ送出する。
【０１０５】
画像処理部７２３は、これから出力しようとする画素値が出力着目画素である場合、画像処理部７２１から同期信号「１」が入力されるまでその出力を待機させる。そして、同期信号「１」が入力されたことに応じて、待機させた出力着目画素の出力を許可する。
【０１０６】
このように、画像処理部が同期信号に基づいてデータの出力を制御することで、同期信号が複数の画像処理部間でサイドバンド信号線によって転送される場合においても、複数の画像処理部間のデータの入出力の同期をとることが可能となる。
【０１０７】
また、上述の実施形態では正論理（ハイ・アクティブ）で説明しているが、負論理（ロー・アクティブ）であっても本発明を適用することができることは言うまでもない。
【０１０８】
（その他の実施例）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
0005930834.tif 000002
【図２】
0005930834.tif 000003
【図３】
0005930834.tif 000004
【図４】
0005930834.tif 000005
【図５】
0005930834.tif 000006
【図６】
0005930834.tif 000007
【図７】
0005930834.tif 000008
【図８】
0005930834.tif 000009
【図９】
0005930834.tif 000010
【図１０】
0005930834.tif 000011
【図１１】
0005930834.tif 000012
【図１２】
0005930834.tif 000013