(57)【特許請求の範囲】
【請求項１】
アレイ状に配置された複数の画素と、
前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
前記増幅回路がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
【請求項２】
アレイ状に配置された複数の画素と、
前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部と、
前記増幅回路の入力を任意の電圧に固定する電圧固定部とを備え、
前記電圧固定部が動作し前記増幅回路の入力が任意の電圧に固定されている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
【請求項３】
アレイ状に配置された複数の画素と、
前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
電子シャッターを行う前記画素がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
【請求項４】
アレイ状に配置された複数の画素と、
前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、
前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、
バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、
前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、
前記画素の各々は、
光電変換素子と、
前記光電変換素子で光電変換された信号をフローティングディフュージョン部に転送する転送スイッチと、
前記フローティングディフュージョン部をリセットするリセットスイッチと、
前記フローティングディフュージョン部にゲートが接続された増幅トランジスタとを含み、
前記フローティングディフュージョン部がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする固体撮像装置。
【請求項５】
前記サンプリング部は、前記バイアス線と前記電流源トランジスタのゲートとの接続を制御するスイッチを有し、
前記保持部は、前記電流源トランジスタのソースとゲートとの間に接続される容量を有することを特徴とする請求項１〜４の何れか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサ等の固体撮像装置は、高性能化、高機能化が進んでいる。そのひとつとして、高解像度の画像を提供するために、撮像素子の多画素化が進んでいる。それに伴って、画素信号を読み出すための回路数も増加することで、消費電流が増加し、電源線の電圧降下が大きくなる。これにより、共通の電源線に接続された読み出し回路の動作点は、場所によって異なり、水平シェーディングが発生する。
【０００３】
この課題に対して、特許文献１では、列毎に配置されている読み出し回路（列回路）に電流を供給する電流源トランジスタのゲート電圧を、列回路が動作していない時に基準電位と電流源トランジスタのゲートの間に接続された容量に保持する対策を行っている。列回路が動作していない時、つまり電源線の電圧降下がない時に電流源トランジスタのゲート電圧を基準電位に対して接続された容量に保持する。これにより、列回路が動作した後に電源（基準）電位に電圧降下が発生しても、基準電位に対しての電流源トランジスタのゲート電圧、すなわち電圧Ｖｇｓは一定となるので、各列回路の電流値は同じになり、水平シェーディングを改善することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９７３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、画素信号の水平転送を、画素信号読み出し動作と並行して行ったり、チップ内でアナログデジタル変換を行ってデジタル信号で出力したりする固体撮像装置では、１行の読み出し時間の長さは、画素信号読み出し動作に要する時間に大きく影響を受ける。そのため、列回路をオフ状態（非動作状態）にする期間が短くなったり、なくなったりする。列回路をオフ状態にする期間がない場合には、下記の問題が生じうる。
例えば、以下の（１）および（２）の両方が同じ撮像面内に存在する条件を考えると、サンプリングされるゲート電圧が列回路間で異なってしまう。
（１）強い光が当たり、ある行の読み出し時に列回路が飽和し、電流源トランジスタが線形領域で動作している列
（２）強い光がなく、列回路の電流源トランジスタが飽和領域で動作している列
【０００６】
つまり、（１）の電流源トランジスタが線形動作に入っているときには電源線の電圧降下が小さいので、このときに電流源トランジスタのゲート電圧をサンプリングすると、（２）の状態でサンプリングした電流源トランジスタのゲート電圧と異なってしまう。よって、行毎に出力レベルが異なる横引きノイズや、高輝度の被写体の左右の出力レベルが帯を引いたようにその他のレベルと異なってしまう横スミアの発生原因となる可能性がある。
【０００７】
本発明の目的は、列回路に係る電源線の電圧降下の違いに依存した横引きノイズや横スミアの発生を抑制することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置は、アレイ状に配置された複数の画素と、前記画素の列毎に配置されて前記画素からの信号を増幅する増幅回路と、前記増幅回路の各々に対応し、対応する前記増幅回路にバイアス電流を供給し、ソースに電源電圧が供給される電流源トランジスタと、バイアス線より供給される前記電流源トランジスタのゲート電圧をサンプリングするためのサンプリング部と、前記サンプリング部によりサンプリングされた電圧を保持して、前記電源電圧に対する前記電流源トランジスタのゲート電圧を前記サンプリングされた電圧に制御する保持部とを備え、前記増幅回路がリセットされている期間中に、前記電流源トランジスタのゲート電圧をサンプリングして保持することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、電源電圧に対する電流源トランジスタのゲート電圧の変動を抑制することができ、高品質な画像を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る固体撮像装置の構成例を示す図である。
【図２】本発明の実施形態に係る画素の構成例を示す図である。
【図３】本発明の実施形態に係る信号読み出し部の構成例を示す図である。
【図４】本発明の実施形態に係るサンプリング部及びホールド部の構成例を示す図である。
【図５】本発明の第１の実施形態に係る駆動タイミングを示す図である。
【図６】本発明の第２の実施形態に係る駆動タイミングを示す図である。
【図７】本発明の第３の実施形態に係る駆動タイミングを示す図である。
【図８】本発明の第４の実施形態に係る駆動タイミングを示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
まず、本発明の一実施形態に係る固体撮像装置の構成について説明する。
図１は、本発明の実施形態に係る固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素領域１０１、読み出し回路１０２、列アナログデジタル変換器（列ＡＤＣ）１０３、水平走査回路１０４、垂直走査回路１０５、デジタルシグナルプロセッサ（ＤＳＰ）１０６、及びタイミングジェネレータ１０７を有する。
【００１３】
画素領域１０１は、図２に示すような光電変換素子を含む複数の画素を有し、それらがアレイ状に（行方向及び列方向に）配置されている。読み出し回路１０２は、画素領域１０１の画素から画素信号を読み出して増幅する回路が、画素領域１０１の各列に対応して配置されている。列ＡＤＣ１０３は、読み出した画素信号をアナログデジタル変換する。水平走査回路１０４は、列ＡＤＣ１０３でアナログデジタル変換したデジタル信号を読み出してＤＳＰ１０６に順次転送する。垂直走査回路１０５は、画素領域１０１の画素信号を垂直方向に順番に読み出すための制御を行う。ＤＳＰ１０６は、水平走査回路１０４から転送されてきたデジタル信号に所定の処理を行う。タイミングジェネレータ１０７は、制御パルスを出力し、読み出し回路１０２、列ＡＤＣ１０３、水平走査回路１０４、垂直走査回路１０５、及びＤＳＰ１０６を制御する。
【００１４】
図２は、本実施形態における画素の回路構成例を示す図である。画素領域１０１の各画素は、光電変換素子２０１と３つのＭＯＳトランジスタ２０２、２０３、２０４とを有する。光電変換素子２０１は、光電変換により電荷を生成する。光電変換素子２０１は、例えばフォトダイオード（ＰＤ）である。トランジスタ２０２は、光電変換素子２０１での光電変換により蓄積された電荷を、フローティングディフュージョン部２０５に転送するための転送トランジスタ（転送スイッチ）である。トランジスタ２０３は、フローティングディフュージョン部２０５や光電変換素子２０１をリセットするためのリセットトランジスタ（リセットスイッチ）である。トランジスタ２０４は、フローティングディフュージョン部２０５の電位により、画素信号出力線２０６の電圧を決めるためのソースフォロワトランジスタ（増幅トランジスタ）である。トランジスタ２０４は、ゲートがフローティングディフュージョン部２０５に接続され、ソースが画素信号出力線２０６に接続され、ドレインが電源に接続される。
【００１５】
また、ＶＲＥＳは、フローティングディフュージョン部２０５をリセットするための電源線であり、リセットトランジスタ２０３のドレインに接続されている。電源線ＶＲＥＳの電位は、フローティングディフュージョン部２０５を高い電位にリセットするときにはＶＲＥＳＨという高い電位になり、フローティングディフュージョン部２０５を低い電位にリセットするときにはＶＲＥＳＬという低い電位になる。ｐＲＥＳは、リセットトランジスタ２０３のゲートに接続され、フローティングディフュージョン部２０５に電源線ＶＲＥＳの電位を書き込むときにハイレベルになる。ｐＴＸは、光電変換素子２０１で光電変換された電荷をフローティングディフュージョン部２０５に転送するための制御線であり、転送トランジスタ２０２のゲートに接続され、光電変換素子２０１の電荷を読み出すときにハイレベルになる。
【００１６】
図３は、本実施形態における信号読み出し部の構成例を示す図である。図３において、図２に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００１７】
図３において、３０２は画素信号出力線２０６を任意の電圧に固定するためのクリップトランジスタである。クリップトランジスタ３０２のゲートには、フローティングディフュージョン部２０５のリセット中においては、スイッチ３０３がオンすることにより電圧ＶＣＬＩＰＨが印加される。また、クリップトランジスタ３０２のゲートには、転送トランジスタ２０２がオンして光電変換素子２０１の電荷を読み出しているときには、スイッチ３０４がオンすることにより電圧ＶＣＬＩＰＬが印加される。スイッチ３０３は信号ｐｃｌｉｐにより制御され、スイッチ３０４は信号ｐｃｌｉｐの反転信号である信号ｐｃｌｉｐ＿ｂにより制御される。
【００１８】
クリップトランジスタ３０２及びスイッチ３０３、３０４を含むクリップ回路は、画素信号出力線２０６、言い換えれば増幅回路の入力を任意の電圧に固定する電圧固定部である。クリップ回路は、例えば強い光の入射した時に、光電変換素子２０１からあふれた電荷によってフローティングディフュージョン部２０５の電位が低下し、画素信号出力線２０６の電圧が下がることを抑制する。これにより、画素信号出力線２０６のダイナミックレンジを確保し、高輝度の被写体を撮影した時の黒つぶれを抑制する。
【００１９】
３０１はソースフォロワトランジスタ２０４及びクリップトランジスタ３０２の負荷電流源である。３０６は、列毎に配置され画素から読み出した信号を増幅するための増幅回路である。３０５は、画素信号出力線２０６の電圧をクランプするクランプ容量であり、３０７は増幅回路３０６の出力を増幅回路３０６の入力にフィードバックするフィードバック容量である。容量３０５の容量値と容量３０７の容量値との比で、増幅回路３０６のゲインが決まる。３０８はクランプ容量３０５をリセットするためのスイッチであり、信号ｐｃ０ｒにより制御される。スイッチ３０８がオンしている（導通状態とされる）ときにクランプ容量３０５にクランプされた画素信号出力線２０６の電圧を基準として、そこからの画素信号出力線２０６の電圧の変化分が増幅回路３０６でゲイン倍され出力される。
【００２０】
増幅回路３０６は、例えばソース接地増幅回路や演算増幅器で構成される。３０９は、増幅回路３０６の負荷電流源であり、増幅回路３０６にバイアス電流を供給する。電流源３０９は、本実施形態ではＰＭＯＳトランジスタで構成されており、基準電圧は電源電圧になる。電流源トランジスタ３０９のゲート電圧は、バイアス線ｐｂより供給される。３１０は電流源トランジスタ３０９のゲート電圧を保持するための保持部であり、３１１は電流源トランジスタ３０９のゲート電圧を保持部３１０へサンプリングするためのサンプリング部である。保持部３１０は、サンプリング部３１１によってサンプリングされた電圧を保持し、電流源トランジスタ３０９の基準電圧に対するゲート電圧がサンプリングされた電圧になるよう制御する。図４に一例を示すように、サンプリング部３１１は、例えば信号ｐ＿ｓｐｂｉａｓにより制御されるスイッチ４０１であり、保持部３１０は、例えば容量４０２である。スイッチ４０１を介してバイアス線ｐｂと電流源トランジスタ３０９のゲートとが接続され、電流源トランジスタ３０９のゲートと電流源トランジスタ３０９の基準電位である電源電圧を供給する電源線との間に容量４０２が接続される。
【００２１】
次に、本発明の実施形態に係る固体撮像装置での動作について説明する。なお、以下の説明では、パルス（信号）のハイレベルを“Ｈ”と記し、パルス（信号）のローレベルを“Ｌ”と記す。
【００２２】
（第１の実施形態）
図５は、第１の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。以下の説明では、画素からの信号の読み出し動作を行う期間において、読み出し回路１０２はオフ状態（非動作状態）にされることがない。
まず、各パルスについて説明する。
ＨＤは、画素領域１０１のある１つの行の読み出し開始信号である。読み出し開始信号ＨＤがタイミングジェネレータ１０７に供給されることで、タイミングジェネレータ１０７が以下に説明する各制御パルスを生成し出力する。
【００２３】
ｐｃｌｉｐは、図３に示したクリップ回路のスイッチ３０３を制御する制御パルスである。制御パルスｐｃｌｉｐが“Ｈ”であるときにスイッチ３０３がオン（導通状態）とされ、クリップトランジスタ３０２のゲート電圧が電圧ＶＣＬＩＰＨになる。なお、クリップ回路のスイッチ３０４には、制御パルスｐｃｌｉｐの反転信号であるｐｃｌｉｐ＿ｂが制御パルスとして与えられる。制御パルスｐｃｌｉｐ＿ｂが“Ｈ”（制御パルスｐｃｌｉｐが“Ｌ”）であるときにスイッチ３０４がオン（導通状態）とされ、クリップトランジスタ３０２のゲート電圧が電圧ＶＣＬＩＰＬになる。
【００２４】
ｐｒｅｓは、読み出す画素のリセットトランジスタ２０３のゲートに与えられ、リセットトランジスタ２０３を制御するための制御パルスである。制御パルスｐｒｅｓが“Ｈ”であるときにリセットトランジスタ２０３がオン（導通状態）になる。
ｖｒｅｓは、読み出す画素のリセットトランジスタ２０３のドレインに接続される電源であり、ハイレベルはＶＲＥＳＨという任意の電位であり、ローレベルはＶＲＥＳＬという任意の電位である。
ｐｔｘは、読み出す画素の転送トランジスタ２０２のゲートに与えられ、転送トランジスタ２０２を制御するための制御パルスである。制御パルスｐｔｘが“Ｈ”であるときに転送トランジスタ２０２がオン（導通状態）になる。
【００２５】
ｐｒｅｓ＿ｓｈは、電子シャッターを行う画素のリセットトランジスタ２０３のゲートに与えられ、リセットトランジスタ２０３を制御するための制御パルスである。制御パルスｐｒｅｓ＿ｓｈが“Ｈ”であるときにリセットトランジスタ２０３がオン（導通状態）になる。
ｖｒｅｓ＿ｓｈは、電子シャッターを行う画素のリセットトランジスタ２０３のドレインに接続される電源である。電源ｖｒｅｓ＿ｓｈにおけるハイレベル及びローレベルは、前述の電源ｖｒｅｓと同じである。
ｐｔｘ＿ｓｈは、電子シャッターを行う画素の転送トランジスタ２０２のゲートに与えられ、転送トランジスタ２０２を制御するための制御パルスである。制御パルスｐｔｘ＿ｓｈが“Ｈ”であるときに転送トランジスタ２０２がオン（導通状態）になる。
【００２６】
ｐｃ０ｒは、図３に示したスイッチ３０８に印加され、増幅回路のクランプ容量３０５をリセットするための制御パルスである。制御パルスｐｃ０ｒが“Ｈ”であるときにスイッチ３０８がオン（導通状態）になり増幅回路がリセットされる。
ｐ＿ｓｐｂｉａｓは、サンプル部３１１であるスイッチ４０１を制御し、バイアス線ｐｂの電位を保持部３１０である容量４０２にサンプリングするための制御パルスである。制御パルスｐ＿ｓｐｂｉａｓが“Ｈ”であるときにスイッチ４０１がオン（導通状態）になる。
【００２７】
また、図中ＡＤＣＤは、Ａ／Ｄ変換動作の実行期間を示し、“Ｈ”のときにＡ／Ｄ変換動作を実行しているものとする。ＶＯＵＴ１は画像信号出力線２０６の電位である。また、ＶＯＵＴ２は増幅回路の出力電位であり、ＬＶＳを飽和レベル、ＬＶＲをリセットレベルとする。
【００２８】
時刻ｔ０において、読み出し開始信号ＨＤが“Ｌ”になり、タイミングジェネレータ１０６で各制御パルスが生成され、ある行の読み出し動作が開始される。
時刻ｔ３において、制御パルスｐｃｌｉｐが“Ｈ”とされ、クリップ回路のスイッチ３０３がオンしクリップトランジスタ３０２のゲート電圧が電圧ＶＣＬＩＰＨとなる。また、制御パルスｐｃ０ｒが“Ｈ”とされ、増幅回路３０６がリセットされる。
【００２９】
このとき、クリップトランジスタ３０２のゲート電圧が電圧ＶＣＬＩＰＨになることで、画素信号出力線２０６の電圧は、クリップトランジスタ３０２でクリップされ、下記の（式１）で示されるＶｌｉｎｅ１になる。
Ｖｌｉｎｅ１＝ＶＣＬＩＰＨ−Ｖｔｈ−ΔＶｏｄ  …（式１）
ここで、Ｖｔｈはクリップトランジスタ３０２の閾値電圧であり、ΔＶｏｄはクリップトランジスタ３０２のオーバードライブ電圧である。
また、増幅回路３０６はリセットされているので、画素信号出力線２０６の電圧によらず、増幅回路３０６の出力は初期化され、増幅回路の出力負荷である電流源トランジスタ３０９は飽和領域で動作する。
【００３０】
時刻ｔ４において、電源ｖｒｅｓが“Ｈ”、すなわち読み出す画素行のリセットトランジスタ２０３のドレインの電圧が電圧ＶＲＥＳＨになる。
時刻ｔ５において、制御パルスｐｒｅｓが“Ｈ”とされ、読み出す画素行のリセットトランジスタ２０３がオンし、フローティングディフュージョン部２０５の電位が電圧ＶＲＥＳＨにリセットされる。
これは、画素信号出力線２０６の電圧が、読み出す画素のソースフォロワトランジスタ２０４のゲート電圧で決まるようにするための動作であり、選択動作と呼ぶ。
【００３１】
このとき、画素信号出力線２０６の電圧は、下記の（式２）で示されるＶｌｉｎｅ２になる。
Ｖｌｉｎｅ２＝ＶＲＥＳＨ−Ｖｔｈｓｆ−ΔＶｏｄｓｆ  …（式２）
ここで、Ｖｔｈｓｆはソースフォロワトランジスタ２０４の閾値電圧であり、ΔＶｏｄｓｆはソースフォロワトランジスタ２０４のオーバードライブ電圧である。
また、クリップトランジスタ３０２でクリップされた画素信号出力線２０６の電圧Ｖｌｉｎｅ１と、読み出す画素のソースフォロワトランジスタ２０４がオンしているときの画素信号出力線の電圧Ｖｌｉｎｅ２の大小関係は、Ｖｌｉｎｅ１＜Ｖｌｉｎｅ２である。
【００３２】
時刻ｔ６において、制御パルスｐｒｅｓが“Ｌ”とされ、リセットトランジスタ２０３がオフし、フローティングディフュージョン部２０５がフローティングになり、読み出す画素の選択動作を終了する。
時刻ｔ７において、制御パルスｐｃ０ｒが“Ｌ”とされ、スイッチ３０８がオフして増幅回路３０６のリセット動作が終了する。
このあと、画素信号出力線２０６の電圧が変化すると、その変化分が増幅回路３０６によって増幅されて後段の回路（本実施形態ではＡＤ変換器）に供給される。
時刻ｔ８において、フローティングディフュージョン部２０５のリセットレベル（Ｎ信号）のＡＤ変換処理が開始され、時刻ｔ９においてＮ信号のＡＤ変換処理が終了する。
【００３３】
時刻ｔ１０において、制御パルスｐｃｌｉｐが“Ｌ”とされ、スイッチ３０３がオフするとともにスイッチ３０４がオンする。これにより、クリップトランジスタ３０２のゲート電圧が電圧ＶＣＬＩＰＬになる。また、制御パルスｐｔｘが“Ｈ”になり、読み出す画素の転送トランジスタ２０２がオンし、光電変換素子２０１での光電変換により蓄積された電荷がフローティングディフュージョン部２０５に転送される。したがって、画素信号出力線２０６の電圧が、光電変換素子２０１に蓄積された電荷量によって低下する。その低下した電圧を増幅回路３０６が反転増幅する。このとき、光電変換された電荷量が多いために増幅回路３０６の出力が飽和した場合には、電流源トランジスタ３０９のドレイン電圧が上昇し、電流源トランジスタ３０９が線形動作に入る。本実施形態においては、時刻ｔ１０で増幅回路３０６の出力が飽和し、電流源トランジスタ３０９は線形動作に入るものとする。
【００３４】
時刻ｔ１１において、制御パルスｐｔｘが“Ｌ”とされ、読み出す画素の転送トランジスタ２０２がオフし、光電変換素子２０１で光電変換された電荷のフローティングディフュージョン部２０５への読み出し（転送）が終了する。
時刻ｔ１２において、光電変換素子２０１から読み出した信号（Ｓ信号）のＡＤ変換処理が開始され、時刻ｔ１３においてＳ信号のＡＤ変換処理が終了する。
【００３５】
時刻ｔ１４において、読み出す画素の電源ｖｒｅｓが“Ｌ”、すなわち読み出す画素行のリセットトランジスタ２０３のドレインの電圧が電圧ＶＲＥＳＬになる。また、電源ｖｒｅｓ＿ｓｈが“Ｈ”、すなわち電子シャッターを行う画素のリセットトランジスタ２０３のドレインの電圧が電圧ＶＲＥＳＨになる。
時刻ｔ１５において、読み出す画素の制御パルスｐｒｅｓが“Ｈ”とされ、フローティングディフュージョン部２０５の電位が電圧ＶＲＥＳＬにリセットされ、非選択動作が行われる。また、制御パルスｐｒｅｓ＿ｓｈが“Ｈ”とされ、電子シャッターを行う画素のリセットトランジスタ２０３がオンし、フローティングディフュージョン部２０５の電位が電圧ＶＲＥＳＨになる。
【００３６】
電子シャッターを行う画素のソースフォロワトランジスタ２０４のゲート電圧が電圧ＶＲＥＳＨになるので、画素信号出力線２０６の電圧は、下記の（式３）で示されるＶｌｉｎｅ３になる。
Ｖｌｉｎｅ３＝ＶＲＥＳＨ−Ｖｔｈｓｆ−ΔＶｏｄｓｆ  …（式３）
ここで、Ｖｔｈｓｆはソースフォロワトランジスタ２０４の閾値電圧であり、ΔＶｏｄｓｆはソースフォロワトランジスタ２０４のオーバードライブ電圧である。このとき、同時に複数の行の画素をリセットしようとすると、１つのソースフォロワトランジスタ２０４が流す電流値が少なくなり、オーバードライブ電圧ΔＶｏｄｓｆが小さくなる。そのため、電子シャッターを行う画素のフローティングディフュージョン部２０５の電位が電圧ＶＲＥＳＨにリセットされている画素信号出力線２０６の電圧Ｖｌｉｎｅ３は、電圧Ｖｌｉｎｅ２よりも高くなる。本実施形態において、その点に関しては本質ではないため、便宜上Ｖｌｉｎｅ２＝Ｖｌｉｎｅ３とする。
画素信号出力線２０６の電圧が読み出す画素を選択動作したときと近いレベルまで上がるので、増幅回路３０６の出力は低下し、電流源トランジスタ３０９も再び飽和領域での動作に戻る。
【００３７】
時刻ｔ１６において、制御パルスｐｔｘ＿ｓｈが“Ｈ”とされ、電子シャッターを行う画素の転送トランジスタ２０２がオンし、リセットトランジスタ２０３と転送トランジスタ２０２を介して光電変換素子２０１がリセットされる。
時刻ｔ１７において、制御パルスｐｔｘ＿ｓｈが“Ｌ”とされ、電子シャッターを行う画素の転送トランジスタ２０２がオフし、光電変換素子２０１のリセットが終了する。
時刻ｔ１８において、電源ｖｒｅｓ＿ｓｈが“Ｌ”、すなわち電子シャッターを行う画素行のリセットトランジスタ２０３のドレインの電圧が電圧ＶＲＥＳＬになる。このとき、電子シャッターを行う画素のリセットトランジスタはまだオンしているので、フローティングディフュージョン部２０５の電位が電圧ＶＲＥＳＬになる。したがって、再び画素信号出力線２０６の電圧は低下し、増幅回路３０６の出力が飽和する。
時刻ｔ１９において、制御パルスｐｒｅｓ＿ｓｈが“Ｌ”とされ、電子シャッターを行う画素のリセットトランジスタ２０３がオフする。
【００３８】
ここで、図５において、Ｔ５０１は読み出し画素の選択動作期間、Ｔ５０２は増幅回路３０６のリセット期間、Ｔ５０３は電流源トランジスタ３０９のゲート電圧（バイアス線ｐｂの電位）のサンプリング期間、Ｔ５０４は水平転送期間である。また、Ｔ５０５はＮ信号のＡ／Ｄ変換期間、Ｔ５０６は読み出し画素の電荷読み出し期間、Ｔ５０７はＳ信号のＡ／Ｄ変換期間、Ｔ５０８は読み出し画素の非選択動作期間である。また、Ｔ５０９は電子シャッター期間、Ｔ５１０は電子シャッターを行う画素の非選択動作期間、Ｔ５１１は水平転送期間である。
【００３９】
本実施形態では、期間Ｔ５０３として示すように、制御パルスｐｃ０ｒが“Ｈ”とされる時刻ｔ３より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｈ”とされ、サンプル部３１１であるスイッチ４０１がオンする。これにより、保持部３１０である容量４０２へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みが開始される。そして、制御パルスｐｃ０ｒが“Ｌ”とされる時刻ｔ７よりも前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｌ”とされ、サンプル部３１１であるスイッチ４０１がオフし、保持部３１０である容量４０２へのバイアス線ｐｂの電位の書き込みを終了する。
【００４０】
つまり、増幅回路３０６がリセットされている期間中（電流源トランジスタ３０９が飽和領域で動作している期間中）に、保持部３１０へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みを終了する。このように、第１の実施形態によれば、電流源トランジスタ３０９が飽和領域で動作している状態でバイアス線ｐｂの電位をサンプリングし保持することで、電流源トランジスタ３０９の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。
【００４１】
（第２の実施形態）
図６は、第２の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻ｔ０、ｔ３〜ｔ１９での動作は、前述した第１の実施形態と同様であるので、その説明は省略する。図６において、Ｔ６０１は読み出し画素の選択動作期間、Ｔ６０２は増幅回路３０６のリセット期間、Ｔ６０３は電流源トランジスタ３０９のゲート電圧（バイアス線ｐｂの電位）のサンプリング期間、Ｔ６０４は水平転送期間である。また、Ｔ６０５はＮ信号のＡ／Ｄ変換期間、Ｔ６０６は読み出し画素の電荷読み出し期間、Ｔ６０７はＳ信号のＡ／Ｄ変換期間、Ｔ６０８は読み出し画素の非選択動作期間である。また、Ｔ６０９は電子シャッター期間、Ｔ６１０は電子シャッターを行う画素の非選択動作期間、Ｔ６１１は水平転送期間である。
【００４２】
第２の実施形態では、図６において期間Ｔ６０３として示すように、制御パルスｐｒｅｓが“Ｈ”とされる時刻ｔ５より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｈ”とされ、サンプル部３１１であるスイッチ４０１がオンする。これにより、保持部３１０である容量４０２へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みが開始される。そして、制御パルスｐｒｅｓが“Ｌ”となった後でＡ／Ｄ変換処理が開始される時刻ｔ８より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｌ”とされる。これにより、サンプル部３１１であるスイッチ４０１がオフし、保持部３１０である容量４０２へのバイアス線ｐｂの電位の書き込みを終了する。
【００４３】
つまり、読み出す画素の選択動作を行い、画素信号出力線２０６の電圧を初期状態に戻した状態で、保持部３１０へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みを行う。このとき、増幅回路３０６の入力レベルが初期状態に近い状態であるために、増幅回路３０６は正常な動作点で動作し、電流源トランジスタ３０９も飽和領域で動作している。このように、第２の実施形態によれば、電流源トランジスタ３０９が飽和領域で動作している状態でバイアス線ｐｂの電位をサンプリングし保持することで、電流源トランジスタ３０９の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。
【００４４】
（第３の実施形態）
図７は、第３の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻ｔ０、ｔ３〜ｔ１９での動作は、前述した第１の実施形態と同様であるので、その説明は省略する。図７において、Ｔ７０１は読み出し画素の選択動作期間、Ｔ７０２は増幅回路３０６のリセット期間、Ｔ７０３は水平転送期間である。また、Ｔ７０４はＮ信号のＡ／Ｄ変換期間、Ｔ７０５は読み出し画素の電荷読み出し期間、Ｔ７０６はＳ信号のＡ／Ｄ変換期間、Ｔ７０７は読み出し画素の非選択動作期間である。また、Ｔ７０８は電子シャッター期間、Ｔ７０９は電流源トランジスタ３０９のゲート電圧（バイアス線ｐｂの電位）のサンプリング期間、Ｔ７１０は電子シャッターを行う画素の非選択動作期間、Ｔ７１１は水平転送期間である。
【００４５】
第３の実施形態では、図７において期間Ｔ７０９として示すように、制御パルスｐｒｅｓ＿ｓｈが“Ｈ”とされる時刻ｔ１５とほぼ同時に、制御パルスｐ＿ｓｐｂｉａｓが“Ｈ”とされ、サンプル部３１１であるスイッチ４０１がオンする。これにより、保持部３１０である容量４０２へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みが開始される。そして、制御パルスｐｒｅｓ＿ｓｈが“Ｌ”とされる時刻ｔ１８より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｌ”とされ、サンプル部３１１であるスイッチ４０１がオフし、保持部３１０である容量４０２へのバイアス線ｐｂの電位の書き込みを終了する。
【００４６】
つまり、電子シャッターを行う画素のノード２０５が高い電位にあり、画素信号出力線２０６の電圧を初期状態に近い電圧にした状態で、保持部３１０へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みを行う。このとき、増幅回路３０６の入力レベルが初期状態に近い状態であるために、増幅回路３０６は正常な動作点で動作し、電流源トランジスタ３０９も飽和領域で動作している。このように、第３の実施形態によれば、電流源トランジスタ３０９が飽和領域で動作している状態でバイアス線ｐｂの電位をサンプリングし保持することで、電流源トランジスタ３０９の基準電位に対するゲート電圧の変動を抑制することができる。これにより、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。
【００４７】
（第４の実施形態）
図８は、第４の実施形態に係る固体撮像装置の駆動タイミングを示すタイミングチャートである。各制御パルス、及び時刻ｔ０、ｔ３〜ｔ１９での動作は、前述した第１の実施形態と同様であるので、その説明は省略する。図８において、Ｔ８０１は読み出し画素の選択動作期間、Ｔ８０２は増幅回路３０６のリセット期間、Ｔ８０３は電流源トランジスタ３０９のゲート電圧（バイアス線ｐｂの電位）のサンプリング期間、Ｔ８０４は水平転送期間である。また、Ｔ８０５はＮ信号のＡ／Ｄ変換期間、Ｔ８０６は読み出し画素の電荷読み出し期間、Ｔ８０７はＳ信号のＡ／Ｄ変換期間、Ｔ８０８は読み出し画素の非選択動作期間である。また、Ｔ８０９は電子シャッター期間、Ｔ８１０は電子シャッターを行う画素の非選択動作期間、Ｔ８１１は水平転送期間である。
【００４８】
第４の実施形態では、図８において期間Ｔ８０３として示すように、制御パルスｐｃｌｉｐが“Ｈ”とされる時刻ｔ３より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｈ”とされ、サンプル部３１１であるスイッチ４０１がオンする。これにより、保持部３１０である容量４０２へのバイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）の書き込みが開始される。そして、制御パルスｐｃｌｉｐが“Ｌ”とされる時刻ｔ１０より前で、かつＡＤ変換処理が開始される時刻ｔ８より前に、制御パルスｐ＿ｓｐｂｉａｓが“Ｌ”とされる。これにより、サンプル部３１１であるスイッチ４０１がオフし、保持部３１０である容量４０２へのバイアス線ｐｂの電位の書き込みを終了する。
【００４９】
図８においては、制御パルスｐｒｅｓが“Ｌ”とされる時刻ｔ６から画素信号出力線２０６の電圧が下がり始めている。これは高輝度の被写体を撮影した時に光電変換素子２０１からノード２０５に電荷があふれたり、光電変換素子２０１に光があたったりしてノード２０５の電位が低下していることを表している。このとき、制御パルスｐｃｌｉｐが“Ｈ”である期間はクリップトランジスタ３０２の作用により、画素信号出力線２０６の電圧は電圧Ｖｌｉｎｅ１より下がることがない。
【００５０】
また、図８に示すように、増幅回路３０６のリセットが終わる時刻ｔ７以降に高輝度の被写体の撮影によって画素信号出力線２０６の電圧が変化すると、増幅回路３０６の出力が上がる。しかし、前述したようにクリップトランジスタ３０２の作用により、画素信号出力線２０６の電圧は電圧Ｖｌｉｎｅ１以下に下がることはないので、増幅回路３０６の出力が飽和することもなく、電流源トランジスタ３０９が線形動作に入ることもない。
【００５１】
したがって、第４の実施形態によれば、クリップトランジスタ３０２でのゲート電圧が高い期間に、バイアス線ｐｂの電位（電流源トランジスタ３０９のゲート電圧）をサンプリングして保持する。これにより、電流源トランジスタ３０９の基準電位に対するゲート電圧の変動を抑制することができる。したがって、画素信号の水平転送と画素信号読み出しとが並行して行われる場合でも、列回路に係る電源線における行毎の電圧降下の違いによる横引きノイズや横スミアの発生を抑制し、高品質な画像を提供することができる。
【００５２】
なお、前述した第１〜第４の実施形態においては、制御パルスｐ＿ｓｐｂｉａｓの立ち上がりについても規定しているが、立ち上がり位置は限定されず自由に設定可能である。また、１ＨＤにつき１回、すなわち１ＨＤ毎に保持部３１０へのバイアス線ｐｂの電圧の書き込みを行うようにしているが、１ＨＤ毎に書き込み直す必要はなく、例えば１フレームにつき１回の書き込みを行うようにしても良い。
【００５３】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００５４】
１０１…画素領域、１０２…読み出し回路、１０６…タイミングジェネレータ、２０６…画素信号出力線、３０１…電流源、３０２…クリップトランジスタ、３０５…クランプ容量、３０６…増幅回路、３０７…フィードバック容量、３０８…スイッチ、３０９…電流源トランジスタ、３１０…保持部、３１１…サンプリング部、ｐｂ…バイアス線
【図１】
0005930651.tif 000002
【図２】
0005930651.tif 000003
【図３】
0005930651.tif 000004
【図４】
0005930651.tif 000005
【図５】
0005930651.tif 000006
【図６】
0005930651.tif 000007
【図７】
0005930651.tif 000008
【図８】
0005930651.tif 000009