(57)【特許請求の範囲】
【請求項１】
各種操作モードを有するモノリシック集積回路装置に提供される供給電圧中のグリッチを検出する方法であって、
前記操作モードから選択される第一モードの操作で、前記装置を操作する工程と、
前記第一モードの操作する工程に応答して、前記第一モードの操作に基づいて、設定可能な検知閾値を、それぞれ、ひとつ以上の操作モードに関連する複数の検知閾値のひとつとして設定する工程と、
前記供給電圧を監視し、前記供給電圧が設定可能な検知閾値に符合するか否かで、グリッチを監視する工程と、
を含むことを特徴とする方法。
【請求項２】
前記設定可能な検知閾値の設定する工程で設定される前記設定可能な検知閾値は、所定の最小継続時間の低電圧閾値を有し、
前記グリッチは、前記低電圧閾値より小さい最小電圧振幅を有する、または、前記グリッチは、前記所定の最小継続時間より長い期間で、前記低電圧閾値より小さい最小電圧振幅を有することを特徴とする請求項１に記載の方法。
【請求項３】
前記設定可能な検知閾値の設定する工程で設定される前記設定可能な検知閾値は、所定の最小継続時間の高電圧閾値を有し、
前記グリッチは、前記高電圧閾値より大きい最大電圧振幅を有する、または、前記グリッチは、前記所定の最小継続時間より長い期間で、前記高電圧閾値より大きい最大電圧振幅を有することを特徴とする請求項１に記載の方法。
【請求項４】
前記複数の検知閾値は、複数の低検知閾値と複数の高検知閾値を有し、さらに、
前記第一モードの操作にしたがって、追加の設定可能な検知閾値を、前記複数の検知閾値のひとつとして設定して、前記第一モードの操作する工程に応答し、前記設定可能な検知閾値は低検知閾値で、前記追加設定可能な検知閾値は高検知閾値で、および、
前記供給電圧が前記追加の設定可能な検知閾値に符合するか否かで、グリッチを監視することを特徴とする請求項１に記載の方法。
【請求項５】
前記監視ステップで、第一グリッチを検出する工程、および、
警告を設定し、前記第一グリッチに応答する工程、
を含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記操作モードから選択される第二モードの操作で、前記装置を操作し、前記第二モードの操作は、前記第一モードの操作に続き、且つ、前記第一モードの操作と異なる工程と、
前記第二モードの操作にしたがって、後続の設定可能な検知閾値を、前記複数の検知閾値のひとつとして設定して、前記第二モードの操作ステップに応答する工程と、
前記後続の設定可能な検知閾値の設定ステップにおいて、前記供給電圧が、前記後続の設定可能な検知閾値に符合しないとき、グリッチを監視する工程と、
をさらに含むことを特徴とする請求項１に記載の方法。
【請求項７】
各種操作モードを有するモノリシック集積回路装置に提供する供給電圧中のグリッチを検出する方法であって、
読み取り、消去またはプログラムモードの操作のひとつで、前記装置を操作する工程と、
設定可能な低検知閾値を、前記読み取りモードの操作に関連する第一低検知閾値として、または、前記消去およびプログラムモードの操作に関連する第二低検知閾値として設定して、前記操作ステップに応答する工程と、
設定可能な高検知閾値を、前記読み取りモードの操作に関連する第一高検知閾値として、前記消去およびプログラムモードの操作に関連する第二高検知閾値として設定し、前記操作する工程に応答する工程、および、
前記供給電圧を監視し、前記供給電圧が前記設定可能な低検知閾値に符合しない、または、前記設定可能な高検知閾値に符合しないとき、グリッチを監視する工程と、
を含むことを特徴とする方法。
【請求項８】
前記第一低検知閾値は約１．４Ｖ、
前記第二低検知閾値は約１．３Ｖ、
前記第一高検知閾値は約２．０５Ｖ、
前記第二高検知閾値は約２．１５Ｖ
であることを特徴とする請求項７に記載の方法。
【請求項９】
各種操作モードを有するモノリシック集積回路装置であって、
それぞれ、前記各種操作モードで動作する複数の機能回路と、
前記各種操作モードの現在起動中のひとつを示す制御信号を提供する制御ロジックと、  それぞれ、ひとつ以上の前記操作モードと対応する複数の検知閾値のひとつ以上で設定可能な供給電圧閾値検出回路と、
を有し、
前記供給電圧閾値検出回路は、前記制御ロジックに結合されて、前記制御信号に応答し、前記供給電圧が、前記現在アクティブモードの操作に依存する検知閾値のひとつに符合しないとき、警告を出力端に提供し、前記供給電圧がグリッチとして決定する、ことを特徴とするモノリシック集積回路装置。
【請求項１０】
前記検知閾値は、低検知閾値と高検知閾値を含み、および、
前記供給電圧閾値検出回路は、前記低検知閾値のひとつおよび前記高検知閾値のひとつを、前記現在のアクティブモードの操作に設定することを特徴とする請求項９に記載のモノリシック集積回路装置。
【請求項１１】
前記供給電圧閾値検出回路は、
前記制御信号により制御されるＣＭＯＳ基準回路を有する低閾値検出器、および、
前記制御信号により制御されるバンドギャップ基準回路を有する高閾値検出器、
を有することを特徴とする請求項１０に記載のモノリシック集積回路装置。
【請求項１２】
前記供給電圧閾値検出回路は、さらに、パワーオン不安定度補正回路を含み、前記パワーオン不安定度補正回路は、前記低閾値検出器の出力端に結合される入力端および前記高閾値検出器に結合される出力端を有して、前記モノリシック集積回路の電源が入った期間中、前記高閾値検出器からのアラーム信号を阻止することを特徴とする請求項１１に記載のモノリシック集積回路装置。
【請求項１３】
前記供給電圧閾値検出回路は、
前記制御信号に応答する出力端、バイアス入力端、可変基準電圧入力端を有する差動増幅器、および、
前記差動増幅器の前記出力端に結合されるラッチと、
を含むことを特徴とする請求項９に記載のモノリシック集積回路装置。
【請求項１４】
さらに、ＣＭＯＳ基準回路を含み、前記制御信号に応答し、および、前記差動増幅器の前記可変基準電圧入力端に結合される出力端を有することを特徴とする請求項１３に記載のモノリシック集積回路装置。
【請求項１５】
さらに、バンドギャップ基準回路を含み、前記制御信号に応答し、および、前記差動増幅器の前記可変基準電圧入力端に結合される出力端を有することを特徴とする請求項１３に記載のモノリシック集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モノリシック集積回路装置の規格外操作の検出に関するものであって、特に、モノリシック集積回路装置中の供給電圧グリッチ（glitch，異常）検出に関するものである。
【背景技術】
【０００２】
あるタイプのモノリシック集積回路装置は、装置の運用条件、たとえば、供給または内部電圧、温度およびクロック速度を監視するひとつ以上のアナログ検出回路を有しており、装置が特定限度外で操作するかどうかを検出する。このような規格外状況が検出されるとき、アナログ検出回路は、モノリシックシリコンデバイスを、電源オフやリセットの状態にして、操作の誤操作、使用中の装置の操作やシステムへのダメージを防止する。
【０００３】
誤操作検出の限界が狭すぎる場合、検出回路が過剰に誤トリガー（false trigger）を生成するので、運転状態限界の構築は困難であり、誤操作検出の限界が広すぎる場合、非常に無反応（overly unresponsive）になる。
【０００４】
監視装置の検出回路の運用条件の監視における改善の目的は、誤トリガーと非反応性のリスクを減少させることである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、モノリシック集積回路装置における供給電圧グリッチ検出の方法と装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、各種操作モードを有するモノリシック集積回路装置に提供される供給電圧におけるグリッチを検出する方法を提供し、本方法は、操作モードから選択される第一モードの操作で、装置を操作する工程と；第一モードの操作ステップに応答して、第一モードの操作に基づいて、設定可能な検知閾値を、それぞれ、ひとつ以上の操作モードに関連する複数の検知閾値のひとつとして設定する工程と；供給電圧を監視し、供給電圧が設定可能な検知閾値に符合しないとき、グリッチを監視する工程と、を含む。
【０００７】
本発明の別の実施形態は、各種操作モードを有するモノリシック集積回路装置に提供される供給電圧中のグリッチを検出する方法を提供し、本方法は、読み取り、消去またはプログラムモードの操作のひとつで、装置を操作する工程と；操作ステップに応答して、設定可能な低検知閾値を、読み取りモードの操作に関連する第一低検知閾値として、または、消去およびプログラムモードの操作に関連する第二低検知閾値として設定する工程と；さらに、操作ステップに応答して、設定可能な高検知閾値を、読み取りモードの操作に関連する第一高検知閾値として、または、消去およびプログラムモードの操作に関連する第二高検知閾値として設定する工程と；供給電圧が、設定可能な低検知閾値の設定に符合しない、または、設定可能な高検知閾値の設定に符合しないとき、グリッチを検出する工程と、を含む。
【０００８】
本発明の別の実施形態は、各種操作モードを有するモノリシック集積回路装置であって、それぞれ、前記各種操作モードで動作する複数の機能回路と、前記各種操作モードの現在起動中のひとつを示す制御信号を提供する制御ロジックと、それぞれ、ひとつ以上の前記操作モードと対応する複数の検知閾値のひとつ以上で設定可能な供給電圧閾値検出回路と、を有し、
前記供給電圧閾値検出回路は、前記制御ロジックに結合されて、前記制御信号に応答し、前記供給電圧が、前記現在アクティブモードの操作に依存する検知閾値のひとつに符合しないとき、警告を出力端に提供し、前記供給電圧がグリッチとして決定する、ことを特徴とするモノリシック集積回路装置である。
【発明の効果】
【０００９】
誤トリガーと無反応性のリスクを減少させることができる。
【図面の簡単な説明】
【００１０】
【図１】一例による適応供給電圧グリッチ検出器に関連する各種信号のブロック図である。
【図２】図１のグリッチ検出器のスレショルド電圧レベルとパルス幅設定を示す表である。
【図３】図１のグリッチ検出器の各種操作を示す波形図である。
【図４】適応供給電圧グリッチ検出を用いた図１の適応グリッチ検出器の低および高供給電圧警告の設定と再設定の理想的なタイミング波形を示す図である。
【図５】図１の適応グリッチ検出器の一例的な範例の回路図である。
【図６】図１の適応グリッチ検出器の一例による操作順序のフローチャートである。
【図７】一例による安全モノリシック集積デバイスのブロック図である。
【図８】一例による非安全モノリシック集積デバイスのブロック図である。
【発明を実施するための形態】
【００１１】
モノリシック集積回路装置は、各種タイプのひとつ以上の不揮発性デジタルメモリアレイ、たとえば、ＥＥＰＲＯＭ、フラッシュとＳＲＡＭ、および、バッファ、レジスタ、制御ロジック、アドレッシング回路、電圧パンプなどの関連回路を含む。機能要求に基づいて、装置は、さらに、別の回路、たとえば、プロセッサ、入／出力コントローラー、アナログデジタルおよびデジタルアナログコンバータ、リセットと中断回路、フィールドプログラマブルゲートアレイ（“ＦＰＧＡ”）および／または別の回路を含む。集積回路装置は、また、供給電圧グリッチ検出器を含み、不適切な一時的供給電圧状況を検出する。有利には、供給電圧グリッチ検出器の検知閾値は、装置の操作モードまたは装置により受信される特定入力に知られる装置の特定部分に基づいて適応的に設定され、特定入力は、指令、中断、制御信号等である。たとえば、供給電圧グリッチ検出器は適応低電圧閾値を有し、適応低電圧閾値は、集積回路装置中のフラッシュメモリアレイの操作モードの機能に基づいて変化する。このような装置の最小供給電圧は１．６２ボルトに設定され、供給電圧モニターは、メモリ読み取り操作を含む多くの通常の操作に適する１．４ボルトの初期設定低電圧閾値（０．２２電圧限界）を有する。しかし、１．４ボルト以下の電圧グリッチを生じる可能性がある操作、たとえば、メモリプログラムと消去操作にとって、低スレショルドが適応的に調整されていない場合、誤って、保護状態をトリガーするので、低電圧閾値は、一時的に１．３ボルトに減少する（０．３２電圧限界）。１．３ボルトと１．４ボルトの閾値は一範例であり、実際の各種スレショルドは、プロセス、電圧と温度（“ＰＶＴ”）変動効果および内部電流消費効果などの様々な要素に基づいて設定される。
【００１２】
図１は、一例による適応供給電圧グリッチ検出器１０に関連する各種信号のブロック図である。一例として、グリッチ検出器１０は、低電圧と高電圧グリッチ両方を監視すると共に、出力信号ＬＶｃｃ＿ＡＬＡＲＭとＨＶｃｃ＿ＡＬＡＲＭを提供して、それぞれ、低スレショルド警告状況と高スレショルド警告状況を示す。一例として、それぞれのスレショルドが符合しないとき、特に、供給電圧が、それぞれ、低スレショルドより低い、または、高スレショルドを超過するとき、ＬＶｃｃ＿ＡＬＡＲＭとＨＶｃｃ＿ＡＬＡＲＭは、ラッチ警告状況中のラッチ信号である信号ＬＶｃｃ＿ＴＨＲＥＳＨＯＬＤとＨＶｃｃ＿ＴＨＲＥＳＨＯＬＤが用いられて、装置の操作モードまたは装置の特定部分に基づいて、適応的に、供給電圧グリッチ検出器の検知閾値を設定する。追加の入力信号は、基準電圧ＣＭＯＳ  ＲＥＦまたはＶＲＥＦ（ＢＧＲ）、リセット信号ＧＤ＿ＲＥＳＥＴ、グリッチ検出器イネーブル信号ＧＤ＿ＥＮおよびパワーオンリセット信号ＰＯＲを含む。イネーブル信号ＧＤ＿ＥＮとパワーオンリセット信号ＰＯＲは、ＯＲゲート１２または等価により、イネーブル入力ＥＮに適用される。このほか、検出器準備出力信号（detector-ready output signal）ＤＥＴ＿ＲＥＡＤＹが提供される。ある初期設定運転状態、たとえば、低スレショルドレベルとパルス幅、高スレショルドレベルとパルス幅が製作期間中に構築される。
【００１３】
図２は、図１のグリッチ検出器１０の各種例示性の低スレショルドと高スレショルドパラメータの初期設定と適応値を示す表である。一例として、低スレショルド電圧レベルは、初期設定により１．４ボルトに設定され、適応的に、１．３ボルトに設定され、高スレショルド電圧レベルは、初期設定により、２．０５ボルトに設定され、適応的に、２．１５ボルトに設定される。一例として、低スレショルド最小グリッチ期間は、初期設定により、１０ナノ秒に設定され、適応的に、２０ナノ秒に設定され、高スレショルド最小グリッチ期間は、初期設定により、１０ナノ秒に設定され、適応的に、２ナノ秒に設定される。
【００１４】
操作中の合理的な最悪の事態を考慮することにより、各種操作モードの低および高スレショルド電圧とパルス幅設定を構築し、たとえば、最悪事態のプロセス、電圧と温度（“ＰＶＴ”）変動効果および内部電流消費効果を含む。装置の特別な操作モードのオペレーティングウィンドウの低スレショルド側は、たとえば、以下の基準に符合する：ロジック機能が正常な状況下で、丁度、パワーオンリセット（“ＰＯＲ“）レベルおよび供給電圧レベルを超過する。供給電圧がこのレベルより低いとき、装置の正常な性能は、恐らく、すでに損傷し、且つ、装置は、異常を表す。グリッチ検出の供給電圧の所定のオペレーティングウィンドウは、仕様中の供給電圧範囲より広い；たとえば、仕様中のＶＣＣは１．６２Ｖ〜１．９８Ｖ（１．８ｖ＋／−１０％）で、装置操作モードの特定設定に対応するグリッチ検出のオペレーティングウィンドウは１．４ボルト〜２．０５ボルトに設定され、および、別の装置操作モードの別の特定設定に対応するグリッチ検出のオペレーティングウィンドウは１．３ボルト〜２．１５ボルトに設定されて、インピーダンス効果による電圧変化および装置の活動による電流降下とサージを含むＰＶＴ変動効果と内部電流消費効果を考慮しながら、十分な限界または保護周波数帯を装置仕様のＶＣＣ幅に提供する。
【００１５】
静的なオペレーティングウィンドウと比較して、適応的な設定のオペレーティングウィンドウをグリッチ検出に提供するのは有利である。ある最悪事態操作下、たとえば、組み込まれたフラッシュメモリのプログラムと消去操作で、大きいインピーダンス関係の電圧変動とノイズが生成される。たとえば、フラッシュセルプログラムと消去操作は、オンチップ電荷ポンプを有効にすることにより、大きい電流サージを生成する。たとえば、チャネルホット電子注入（channel hot electron injection）の各フラッシュセルのドレインプログラミング電流（Drain programming current）は、約１００ｕＡ（ドレイン電圧が約４ボルトのとき）で、よって、８セル（すなわち、１バイト）をプログラミングする状況下で、累積的に、約８００ｕＡである。たとえば、電圧が、Ｖｃｃレベル（通常は１．８Ｖ）から、約４ボルトの高ポンプレベルに上がるとき、電荷ポンプの電圧電源電流（ＩＣＣ）は、容易に、多くのミリアンペアに達することができる。消去操作（トンネル）期間中、セル電流はサブミクロアンペア(sub micro-ampere)であるが、正と負電荷ポンプが許可されるとき、数ミリアンペアの電流がある。プログラムと消去操作期間中、電荷ポンプを有効にすることによるこのような電流サージは、供給電圧に、アンダーシュートとオーバーシュート効果を課し、静的なオペレーティングウィンドウを有するグリッチ検出器は、規格外事件であると誤解し、誤認警報となり、不必要、且つ、破壊性のある保護動作、たとえば、装置のシャットオフやリセット等をトリガーする。
【００１６】
グリッチ検出の適応的な設定のオペレーティングウィンドウは、さらに、グリッチ期間を考慮する。異なる装置の操作モードに対し構築される異なる最小グリッチ期間は、別モードの操作のグリッチ検出正確度を犠牲にしない状況下で、ある操作モードの各種問題の影響を回避することができる。内部の固有のオンチップインピーダンスのために、グリッチが、特定操作モード下で、オンチップグリッチ検出回路によりうまく検出される前に、通常は、数ナノ秒の最小グリッチ期間がある。このほか、固定の最小グリッチ期間、たとえば１０ｎＳを設計することが有利なので、たとえば、３ｎＳ〜４ｎＳの短いグリッチが生成されるとき、特定モードの操作に対し悪影響がない。
【００１７】
フラッシュメモリアレイを含み、且つ、前述の操作設定下で操作するモノリシック集積回路装置の前述の行為が図３に示される。一例として、線３２に示されるように、ＶＣＣは１．８Ｖに設定されると共に、線３１に示される最大ＶＣＣ１．９８Ｖを超過せず、および、線３４に示される最小ＶＣＣ１．６２Vを下回らない。ＰＶＴ変動効果と内部電流消費効果の分析に基づいて、インピーダンス効果による電圧変化および装置の活動による電流降下とサージを含み、線３５に示されるような一般操作モードに対応する値が１．４ボルトの適応低スレショルドが構築され、線３６に示されるようなフラッシュメモリの特定操作モード、たとえば、プログラムと消去モードに対応する値が１．３ボルトの適応低スレショルドが構築される。適応低スレショルド電圧は、線３７に示されるパワーオンリセット電圧レベル１．０ボルトを超過し、および、一例的なモノリシック集積回路装置は、一般操作モード下で、一時的に１．４ボルトを下回らず、および、フラッシュメモリプログラムと消去操作モード下で、一時的に１．３ボルトを下回らない時、正常に操作して、警告を生成しない。
【００１８】
波形３３は、実際の一般の装置操作期間で可能なＶＣＣ状況を示す。高電圧グリッチ３０は、特定のＶＣＣ範囲内で発生し、および、特別な処理を必要としない。二低電圧グリッチ３８と３９は、最小特定ＶＣＣ１．６２ボルトより低い。グリッチ３８は、一般モードの操作の一者の期間で発生し、且つ、モノリシック集積回路の正常な操作に影響せず、一般モードの操作に対応する適応的に１．４ボルトに設定された低スレショルドを超過しないので、警告がトリガーされない。グリッチ３９が、プログラムまたは消去モードの操作のひとつの期間で発生するとき、モノリシック集積回路の正常な操作に影響せず、プログラムと消去モードの操作に対応する適応的に１．３ボルトに設定された低スレショルドを超過しないので、警告がトリガーされない。グリッチ３９が、低スレショルドが適応的に１．４ボルトに設定される一般操作モードの一者の期間で発生するとき、グリッチ３９が、異常であるとみなされ、警告がトリガーされる。
【００１９】
図３では、一時的に低電圧の適応スレショルドの一例が提供されているが、一時的に高電圧の適応スレショルドも、類似の方法で構築される。このほか、スレショルドは、一方で、プログラムと消去モードの操作に適応し、もう一方で、一般モードの操作（プログラムと消去以外のモード）として記述されているが、スレショルドは、各種方法で、別モードの操作および二種以上の操作モードを含むその他の操作モードの別の組み合わせに適応する。
【００２０】
図４は、適応供給電圧グリッチ検出を利用して、図１の適応グリッチ検出器１０の低と高供給電圧警告を設定および再設定する理想的なタイミング波形４０を示す図である。供給電圧ＶＣＣは、一般に、特定レベルで提供されるが、二つの例示的グリッチ事件が示され、低電圧グリッチ４１は、時間点４５で開始し、且つ、適応低スレショルドＬＶＣＣ（明確にするため、単一電圧設定だけが示される）以下に下がり、および、高電圧グリッチ４２は、時間点４６で開始し、且つ、高スレショルドＨＶＣＣ（明確にするため、単一電圧設定だけが示される）を超過する。時間点４３で、適応グリッチ検出器１０は、イネーブル信号GD_ENの前縁で有効になり、時間点４４で、適応グリッチ検出器１０の信号は、検出器準備出力信号ＤＥＴ＿ＲＥＡＤＹの正の過渡により準備され、一例として、約イネーブル信号ＧＤ＿ＥＮより２００ｎＳ後ろである。時間点４５で発生する低電圧グリッチ４１が、ＬＶＣＣに対応する最小パルス幅を超える期間を有することを検出するとき、グリッチ検出器１０が低電圧警告ＬＶＣＣ＿ＡＬＡＲＭを出力する。類似方法により、時間点４６で発生する高電圧グリッチ４２が、ＨＶＣＣに対応する最小パルス幅を超過する期間を有することを検出するとき、グリッチ検出器１０が高電圧警告ＨＶＣＣ＿ＡＬＡＲＭを出力する。警告は、一例として、時間４７から時間４８の期間より約１ｎＳ大きい幅のリセットパルスである信号ＧＤ＿ＲＥＳＥＴによりリセットされる。波形LＶＣＣ＿ＡＬＡＲＭとＨＶＣＣ＿ＡＬＡＲＭにより示されるように、両警告は、リセットパルスの下縁の短時間後にリセットする。
【００２１】
図５は、図１の適応グリッチ検出器１０の一例的な範例５０を示す図である。適応グリッチ検出器１０は、低閾値検出器６０、高閾値検出器７０およびパワーオン不安定度（power-on instability）補正回路８０を含む。
【００２２】
低閾値検出器６０は差動増幅器６６を含み、差動増幅器６６の反転入力端は、ＶＣＣと接地間に接続される直列抵抗６４と６５に接続されて、適当なバイアスを差動増幅器６６に提供する。レジスタ６４と６５は、製作期間中に、適当な微調整を行って、必要なバイアスを構築する。非反転入力端が基準電圧に接続されて、選択された低スレショルドを構築する。一例として、基準電圧は、回路により提供されるＣＭＯＳ基準電圧で、レジスタ６１、ＭＯＳＦＥＴ６２およびレジスタ６３は、ＶＣＣと接地間に直列に接続される。抵抗６１と６３のひとつまたは両方は、任意の望ましい技術を用いることにより、可変になる。既知の適当な技術は、各種ＭＯＳＦＥＴトランジスタ（図示しない）で、各種抵抗を切り替えて、二つ以上の異なるＣＭＯＳ基準レベルを構築する。低スレショルド信号ＬＶＣＣ＿ＴＨＲＥＳＨＯＬＤは、このようなＭＯＳＦＥＴトランジスタのゲートに適用される可変電圧信号で、それらのオン／オフ状態を制御する。低閾値検出器６０の初期設定期間中、差動増幅器６６の反転入力端の電圧は、非反転入力端の電力より大きいので、低電圧が、ラッチ６７によりラッチされる差動増幅器６６の出力端に現れる。しかし、グリッチが、ＶＣＣを選択された低スレショルドより低くするとき、差動増幅器６６の反転入力端の電圧は、非反転入力端の電圧より低くなり、ラッチ６７によりラッチされる差動増幅器６６の出力端で、正の過渡を生じ、低スレショルド警告ＬＶＣＣ＿ＡＬＡＲＭを生成する。
【００２３】
高閾値検出器７０は差動増幅器７４を含み、差動増幅器７４の非反転入力端は、ＶＣＣと接地間を接続する直列抵抗７１と７２に接続されて、適当なバイアスを差動増幅器７４に提供する。レジスタ７１と７２は、製作期間中に、適当な微調整を行って、必要なバイアスを構築する。差動増幅器７４の反転入力端は基準電圧に接続されて、選択された高スレショルドを構築する。一例として、基準電圧７３は、可変バンドギャップ参照（“ＢＧＲ”）回路で、所望の高スレショルドに基づいて、基準電圧ＶＲＥＦを変化させる。高閾値検出器７０の初期設定操作期間中、差動増幅器７４の非反転入力端の電圧は、反転入力端上の電圧より小さいので、低信号が差動増幅器７４の出力端で現れ、ＡＮＤゲート８４の出力を低く維持し、順に、ラッチ７５によりラッチされる。しかし、グリッチが、VCCを、選択された高スレショルドより大きくするとき、差動増幅器７４の非反転入力端の電圧は、反転入力端上の電圧より大きくなって、差動増幅器７４の出力端で、正の過渡を生じ、ＡＮＤゲート８４の出力を上昇させ（パワーオン不安定度補正回路８０の高レベルを仮定）、順に、ラッチ７５によりラッチされて、高スレショルド警告ＨＶＣＣ＿ＡＬＡＲＭを生成する。
【００２４】
注意すべきことは、低閾値検出器６０は、通常、高グリッチに応答せず、高閾値検出器７０は、通常、低グリッチに応答しないことである。高グリッチ発生時、差動増幅器６６の反転入力端上の電圧はただ高くなるだけで、よって、差動増幅器６６の出力を低く維持する。低グリッチ発生時、差動増幅器７４の非反転入力端上の電圧はただ低くなるだけで、よって、差動増幅器７４の出力を低く維持する。
【００２５】
パワーオン不安定度補正回路８０は、多種のタイプのバンドギャップ基準回路で発生する問題を校正し、つまり、このような回路は、ＶＣＣが所定の最小レベルに到達するまで不安定である。特に、VCCが非常に低い、たとえば、ＶＣＣが０．８ボルト〜１．３ボルトの範囲内の起動中、このようなバンドギャップ基準回路は不安定である；この期間中、ＶＣＣは低スレショルドより低いので、低閾値検出器６０は、高信号をインバータ８２に提供し、低信号をＡＮＤゲート８４に提供し、これにより、高スレショルド回路７０で、差動増幅器７４により生成される任意の誤った信号が、ラッチ７５に到達するのを阻止する。
【００２６】
適当な可変バンドギャップ回路は、当技術分野で周知である。ひとつの適切なタイプのバンドギャップ回路において、ＭＯＳＦＥＴトランジスタ（図示しない）が用いられて、各種抵抗を切り替え、二つ以上の異なるバンドギャップ参照ＶＲＥＦレベルを構築する。高スレショルド信号ＨＶＣＣ＿ＴＨＲＥＳＨＯＬＤは、このようなＭＯＳＦＥＴトランジスタのゲートに供給される可変電圧信号で、それらのオン／オフ状態を制御する。適当なバンドギャップ基準回路の例は、Dominik Gruber et al., A Voltage Reference with On-Chip Trimmable Temperature Coefficient and Offset Voltage, MIXDES 2011, 18th International Conference “Mixed Design of Integrated Circuits and Systems,” June 16-18, 2011, PP. 231-236中で描写され、その内容は引用によって本願に援用される。
【００２７】
低スレショルド最小グリッチ期間と高スレショルド最小グリッチ期間は固定または可変である、または、一方が固定で、もう一方が可変である。可変である場合、低（または高）グリッチ検出期間は、低（または高）スレショルド電圧レベルと調和、または、独立している。可変グリッチ検出期間サブ回路を実行する一例による技術が図５に示され、低閾値検出器６０中の差動増幅器６６の出力が、ＡＮＤゲート６９と遅延回路６８に提供され、トリガー信号が、十分な期間維持されなければならず、同じトリガー信号が、遅延回路６８により遅延しないと、トリガー信号はＡＮＤゲート６９を通過しない。低グリッチ検出期間と低スレショルド電圧レベルが調和することが望まれる場合、信号ＬＶＣＣ＿ＴＨＲＥＳＨＯＬＤは、遅延回路６８の制御信号として用いられる。そうでなければ、異なる信号が用いられる。同じ方式で、高閾値検出器７０中の差動増幅器７４の出力が、ＡＮＤゲート７９と遅延回路７８に提供され、トリガー信号が、十分な期間維持されなければならず、同じトリガー信号が、遅延回路７８により遅延しないと、トリガー信号はＡＮＤゲート７９を通過しない。高グリッチ検出期間と高スレショルド電圧レベルが調和することが望まれる場合、信号ＨＶＣＣ＿ＴＨＲＥＳＨＯＬＤが、遅延回路７８の制御信号として用いられる。そうでなければ、異なる信号が用いられる。適当な可変遅延回路は当技術分野で周知である；Jung-Lin Yang et al., Tunable Delay Element for Low Power VLSI Circuit Design, IEEE No. 1-4244-0549-1/06, 2006, PP. 1-4を参照し、その内容は引用によって本願に援用される。
【００２８】
図５は、適当な適応グリッチ検出器を示す。別の電圧比較回路は、本発明の内容に基づいて、適当に調整されて、適応グリッチ検出を提供する。
【００２９】
図６は、図１の適応グリッチ検出器１０の一例による操作順序９０のフローチャートである。任意の所望の方法で、一部がパワーオンまたはパワーオンリセット工程または指令により、グリッチ検出を有効にする（ブロック９１）。必要であれば、初期設定の低および／または高スレショルドが使用可能時に構築される。モノリシック集積回路装置が操作時、グリッチ検出器は、操作モードに基づいて、適応的に、低スレショルド、高スレショルドまたは低と高スレショルド両方を設定する（ブロック９２）。低スレショルドも高スレショルドを超過しない場合、操作モードを実行するとき（ブロック９３-ＮＯ）、順序９０は、操作モードに基づいて、適応的に、低スレショルド、高スレショルドまたは低および高スレショルド両方を設定する（ブロック９２）。しかし、低スレショルドまたは高スレショルドが超過する場合、操作モードを実行するとき（ブロック９３-ＹＥＳ）、低スレショルド警告ＬＶＣＣ＿ＡＬＡＲＭまたは高スレショルド警告ＨＶＣＣ＿ＡＬＡＲＭが、適切に設定され（ブロック９４）、モノリシック集積回路装置が、たとえば、装置のシャットダウン、装置のリセット、レジスタビットを設定して、可能な障害を示す、または、別の所望の動作等の適切な行動を採取する（ブロック９５）。グリッチ検出後、操作を継続する装置において、低スレショルド警告ＬＶＣＣ＿ＡＬＡＲＭまたは高スレショルド警告ＨＶＣＣ＿ＡＬＡＲＭは適切にリセットされ（ブロック９６）、および、順序９０は、操作モードに基づいて、適応的に、低スレショルド、高スレショルドまたは低および高スレショルド両方を設定する（ブロック９２）。
【００３０】
例示実施例：安全装置のグリッチ検出
モノリシック集積回路装置は、非揮発性デジタルメモリを用いて、機密情報を保存する。たとえば、フラッシュメモリは、幅広く、安全メモリデバイス、システムオンチップ（“ＳＯＣ”）、および、フィールドプログラマブルゲートアレイ（“ＦＰＧＡ”）に用いられて、命令ポインター、極秘データ、パスワード、暗号化キー等、または、それらの組み合わせを保存する。フラッシュメモリは、非揮発性、リプログラマブル、一時的プログラマブルおよび低電力であり、これらの応用に有利である。
【００３１】
残念ながら、多くのタイプの安全集積回路装置は、ＶＣＣグリッチの破壊を受けやすく、攻撃者は、ＶＣＣを変化させることにより、装置設計中で、可能な弱点を利用することができる。たとえば、Ｖｃｃアンダーシュートグリッチ攻撃中、装置ロジック中のフリップフロップはその状態を変化させる。さらに、この例において、上述の状況は、指令が合法であるかどうかを確認する暗号ロジックの故障を発生させると共に、違法の指令の実行を許す。この状況は安全性を損なわせる。よって、標準オペレーティングウィンドウ外のＶｃｃ検出および警告の設定または別の適切な行動の採取が、安全チップの安全性に有効である。
【００３２】
Ｖｃｃグリッチ攻撃の脅威を解決するため、適応グリッチ検出器、たとえば、適応グリッチ検出器１０（図１）を有する集積回路装置が提供される。適応Ｖｃｃグリッチ検出器は、集積回路装置中の任意の位置のＶｃｃを監視し、実際、集積回路装置に近い外部Ｖｃｃピンを監視するのは、ある集積回路装置にとって有利で、内部Ｖｃｃ波形の内部回路インピーダンスの影響を回避する。このほか、感知回路に近いＶｃｃの監視は、ある集積回路装置にとって有利である。
【００３３】
図７は、一例による安全モノリシック集積デバイス１００のブロック図で、電圧調節器（voltage conditioner）１０１、内部基準１０２、適応グリッチ検出器１０３、アナログ検出器１０４、リセットと中断１０５、プロセッサユニットおよび／または制御ロジック１０６、クロック発生器１０７、不正検出器１０８、入／出力コントローラー１０９、サービスモジュール１１０、メモリアレイ１１１および保護機能（たとえば、暗号）１１２を有する。適応グリッチ検出器１０３は、低スレショルドアラーム信号ＬＶＣＣ＿ＡＬＡＲＭおよび／または高スレショルドアラーム信号ＨＶＣＣ＿ＡＬＡＲＭを不正検出器１０８に提供し、不正検出器１０８は、スレショルド妨害、および、操作モードの影響にしたがって、適切な反応を決定する。
【００３４】
例示実施例：非安全装置のグリッチ検出
図８は、安全モノリシック集積回路装置１００（図７）に類似する一例によるモノリシック集積デバイス２００のブロック図で、モノリシック集積デバイス２００は、不正検出器１０８と保護機能１１２がない。適応グリッチ検出器１０３は、低スレショルドアラーム信号ＬＶＣＣ＿ＡＬＡＲＭおよび／または高スレショルドアラーム信号ＨＶＣＣ＿ＡＬＡＲＭを、任意の所望の機能素子に提供する。スレショルドアラーム信号ＬＶＣＣ＿ＡＬＡＲＭおよび／またはＨＶＣＣ＿ＡＬＡＲＭが、たとえば、リセットと中断素子１０５に提供され、装置または装置の特定の機能素子をリセットするか、または、プロセッサユニットおよび／または制御ロジック１０６に提供され、入／出力制御１０９により、外部デバイスまたは回路に事件の発生を報告する。
【００３５】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００３６】
１０、５０、１０３  適応型グリッチ検出器
１００  安全モノリシック集積デバイス
１０１  電圧調節器
１０２  内部基準
１０３  適応型グリッチ検出器
１０４  アナログ検出器
１０５  リセットと割り込み
１０６  プロセッサユニットおよび／または制御ロジック
１０７  クロック発生器
１０８  不正検出器
１０９  入力／出力コントローラー
１１０  サービスモジュール
１１１  メモリアレイ
１１２  保護機能（たとえば、暗号）
１２  ＯＲゲート
２００  モノリシック集積デバイス
３０、４２  高電圧グリッチ
３８、３９、４１  低電圧グリッチ
４０  理想的なタイミング波形
４３−４８  時間点
６０  低閾値検出器
６１、６３  レジスタ
６２  ＭＯＳＦＥＴ
６４、６５、７１、７２  直列抵抗
６６、７４  差動放大器
６７、７５  ラッチ
６８、７８  遅延回路
６９、７９、８４  ＡＮＤゲート
７０  高閾値検出器
７３  基準電圧
８０  パワーオン不安定度補正回路
８２  インバータ
９０−９６  操作
【図１】
0005948447.tif 000002
【図２】
0005948447.tif 000003
【図３】
0005948447.tif 000004
【図４】
0005948447.tif 000005
【図５】
0005948447.tif 000006
【図６】
0005948447.tif 000007
【図７】
0005948447.tif 000008
【図８】
0005948447.tif 000009