(57)【特許請求の範囲】
【請求項１】
活性領域と、前記活性領域よりも外側に配置された終端領域とを有する基板と、
前記活性領域において前記基板の上面の一部に形成されたｐ＋型アノード層と、
前記終端領域において前記基板の上面の一部に形成された複数のｐ＋型ガードリング層と、
前記基板の下面に形成されたｎ＋型カソード層と、
前記ｐ＋型アノード層に接続されたアノード電極と、
前記ｎ＋型カソード層に接続された金属製のカソード電極とを備え、
前記終端領域において前記ｎ＋型カソード層が掘り込まれて凹部が形成され、
前記カソード電極は前記凹部内にも形成され、
平面視において前記基板のコーナー部分のみに前記凹部が形成されていることを特徴とする半導体装置。
【請求項２】
前記終端領域において前記ｎ＋型カソード層だけでなく、前記基板の途中まで掘り込まれて前記凹部が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記凹部は前記終端領域だけでなく前記活性領域の途中まで延びていることを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーモジュールに使われるダイオードなどの半導体装置に関する。
【背景技術】
【０００２】
ダイオードでは、ｐ＋型アノード層とｎ＋型カソード層の間で順方向に電流を流すと、ｎ−型ドリフト層に多数のキャリアが蓄積する。その後、スイッチをオフすると、蓄積されたキャリアが排出され、リカバリー電流（逆回復電流）が流れる。リカバリー動作時に活性領域と終端領域に蓄積されたキャリアの両方がｐ＋型アノード層に流れ込む。このため、ｐ＋型アノード層の端部は、リカバリー電流が集中して電界が高くなり、温度が上昇して破壊され易い。これを防ぐために終端領域においてｎ＋型カソード層を掘り込んで凹部を形成したダイオードが提案されている（例えば、特許文献１の図３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開２００９−０９４１０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のダイオードでは凹部内にカソード電極を形成しない。従って、基板裏面に選択的にカソード電極を形成する必要があるため、製造工程数が増える。また、凹部内でシリコンが露出しているが、シリコンと半田は合金化しない。従って、半田を用いたダイオードの実装時にオーミック不良が発生する。さらに、半田ボイドと濡れ性の不具合も発生する。【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は製造工程を簡略化し、破壊耐量と歩留まりを向上させることができる半導体装置を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、活性領域と、前記活性領域よりも外側に配置された終端領域とを有する基板と、前記活性領域において前記基板の上面の一部に形成されたｐ＋型アノード層と、前記終端領域において前記基板の上面の一部に形成された複数のｐ＋型ガードリング層と、前記基板の下面に形成されたｎ＋型カソード層と、前記ｐ＋型アノード層に接続されたアノード電極と、前記ｎ＋型カソード層に接続された金属製のカソード電極とを備え、前記終端領域において前記ｎ＋型カソード層が掘り込まれて凹部が形成され、前記カソード電極は前記凹部内にも形成され、平面視において前記基板のコーナー部分のみに前記凹部が形成されていることを特徴とする。
【発明の効果】
【０００７】
本発明により、製造工程を簡略化し、破壊耐量と歩留まりを向上させることができることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図２】比較例に係る半導体装置を示す断面図である。
【図３】比較例に係る半導体装置のリカバリー波形を示す図である。
【図４】本発明の実施の形態１に係る半導体装置のリカバリー波形を示す図である。
【図５】本発明の実施の形態２に係る半導体装置を示す断面図である。
【図６】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図７】本発明の実施の形態４に係る半導体装置を示す下面図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。ｎ−型半導体基板１は、活性領域と、活性領域よりも外側に配置された終端領域とを有する。活性領域においてｎ−型半導体基板１（ドリフト層）の上面の一部にｐ＋型アノード層２が形成されている。
【００１１】
終端領域においてｎ−型半導体基板１の上面に、フローティングした複数のｐ＋型ガードリング層３が形成されている。この複数のｐ＋型ガードリング層３は、ｐ＋型アノード層２の端部から外側に向かって配置され、ｐ＋型アノード層２の端部の電界を弱める機能を有する。
【００１２】
ｎ−型半導体基板１の上面の最外周部にｎ＋型チャネルストッパ層４が形成されている。ｎ−型半導体基板１の下面に、ｎ−型半導体基板１よりも高い不純物濃度を持つｎ＋型カソード層５が形成されている。ｐ＋型アノード層２にアノード電極６が接続されている。ｎ＋型カソード層５にカソード電極７が接続されている。カソード電極７は半田との密着性がよいニッケルなどの金属製である。
【００１３】
本実施の形態の特徴として、終端領域においてｎ＋型カソード層５が掘り込まれて凹部８が形成されている。カソード電極７が凹部８内にも形成されている。即ち、カソード電極７は、活性領域ではｎ＋型カソード層５の下面に接触し、終端領域では凹部８内においてｎ−型半導体基板１の下面に接触している。
【００１４】
続いて本実施の形態の効果を比較例と比較して説明する。図２は比較例に係る半導体装置を示す断面図である。比較例には凹部８が設けられていない。比較例では、アノードから注入された正孔と、カソードから注入された電子が、活性領域だけでなく終端領域にも拡散することで、多数のキャリアが蓄積される。リカバリー動作時に活性領域と終端領域に蓄積されたキャリアの両方がｐ＋型アノード層２に流れ込む。このため、ｐ＋型アノード層２の端部は、リカバリー電流が集中して電界が高くなり、温度が上昇して破壊され易い。
【００１５】
本実施の形態では終端領域においてｎ＋型カソード層５を掘り込むことで、順バイアス印加時にアノードから注入された正孔とカソードから注入された電子が、終端領域に蓄積されるのを抑制する。終端領域のｎ−型半導体基板１に蓄積されるキャリア量が低減されるので、リカバリー動作時にｐ＋型アノード層２の端部へのリカバリー電流の集中を緩和し、破壊耐量を向上することができる。
【００１６】
また、基板裏面の全面にカソード電極７を形成するため、凹部８に形成しないようにカソード電極７をパターニングする従来技術に比べて製造工程を簡略化できる。さらに、金属製のカソード電極７と半田は密着性が高いため、半田を用いた実装時にオーミック不良等を防いで歩留まりを向上させることができる。なお、凹部８においてカソード電極７に段差ができるが、ダイオードを製品フレームにダイボンドする際に１００μｍ厚程度の半田などが段差部分にも入り込むため、段差による不具合は生じない。
【００１７】
図３は比較例に係る半導体装置のリカバリー波形を示す図である。図４は本発明の実施の形態１に係る半導体装置のリカバリー波形を示す図である。本実施の形態では比較例に比べて最高温度が低いことが分かる。
【００１８】
なお、本実施の形態では終端領域においてｎ＋型カソード層５が全て除去されているが、これに限らずｎ＋型カソード層５の一部のみが除去されていてもよい。ただし、ｎ＋型カソード層５の残し厚が少ないほど効果が増す。
【００１９】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置を示す断面図である。終端領域においてｎ＋型カソード層５だけでなく、ｎ−型半導体基板１の途中まで掘り込まれて凹部８が形成されている。これにより、終端領域においてｎ−型半導体基板１の体積が減少するため、蓄積されるキャリア量が更に低減され、更に破壊耐量を向上することができる。なお、凹部８が深いほど効果が上がるため、耐圧仕様によって凹部８の深さを調整する。
【００２０】
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置を示す断面図である。凹部８が終端領域だけでなく活性領域（ｐ＋型アノード層２の直下）の途中まで延びている。これにより、ｐ＋型アノード層２の端部に集中するリカバリー電流が更に減少するため、更に破壊耐量を向上することができる。なお、凹部８の幅が広いほど効果があるため、ＶＦ電特仕様によって凹部８の幅を調整する。
【００２１】
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置を示す下面図である。平面視において基板のコーナー部分のみに凹部８が形成されている。これにより、破壊が起こりやすいコーナー部の破壊とＶＦの上昇を効率的に抑制することができる。
【００２２】
なお、実施の形態１〜４では１２００［Ｖ］のＦＺ薄ウエハダイオードに本発明を適用した場合について説明したが、耐圧クラスに関わらず同様の効果を得ることができる。
【００２３】
また、実施の形態１〜４に係る半導体装置は珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００２４】
１  ｎ−型半導体基板（基板）、２  ｐ＋型アノード層、３  ｐ＋型ガードリング層、５  ｎ＋型カソード層、６  アノード電極、７  カソード電極、８  凹部
【図１】
0006028864.tif 000002
【図２】
0006028864.tif 000003
【図３】
0006028864.tif 000004
【図４】
0006028864.tif 000005
【図５】
0006028864.tif 000006
【図６】
0006028864.tif 000007
【図７】
0006028864.tif 000008