(57)【特許請求の範囲】
【請求項１】
電圧を出力端から出力できる電源回路であって、
パルス幅変調信号を出力する電圧制御部と、
それぞれ、電源から入力される電力に基づき、前記電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、
前記複数のスイッチング回路のそれぞれは、
前記電源から入力端側に供給される電力に基づいて、前記出力端側から所定の直流電圧を出力する変圧部と、
前記変圧部の前記出力端側に、前記変圧部に並列に接続され、前記変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、
前記蓄電素子の出力が入力され、前記電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、
前記スイッチング部の前記出力端側に設けられ、前記スイッチング部からの出力を平滑する平滑部とを有し、
前記複数のスイッチング回路は、前記出力端側で互いに直列に接続されており、
前記変圧部は、前記出力端側に入力された電力を前記入力端側から出力できる双方向型のものであり、
前記電源回路は、前記出力端に電力が入力されたとき、前記出力端に入力された電力のうち前記電圧制御部から出力されたパルス幅変調信号に応じた電力を前記複数のスイッチング回路のそれぞれにおいて前記スイッチング部及び前記変圧部を介して前記入力端側から出力させることにより負荷として吸収する、負荷装置として動作可能である、電源回路。
【請求項２】
パルス状の電圧を出力端から出力できる電源回路であって、
パルス幅変調信号を出力する電圧制御部と、
それぞれ、電源から入力される電力に基づき、前記電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、
前記複数のスイッチング回路のそれぞれは、
前記電源から入力端側に供給される電力に基づいて、前記出力端側から所定の直流電圧を出力する変圧部と、
前記変圧部の前記出力端側に、前記変圧部に並列に接続され、前記変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、
前記蓄電素子の出力が入力され、前記電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、
前記スイッチング部の前記出力端側に設けられ、前記スイッチング部からの出力を平滑する平滑部とを有し、
前記複数のスイッチング回路は、前記出力端側で互いに直列に接続されており、
前記変圧部は、前記出力端側に入力された電力を前記入力端側から出力できる双方向型のものであり、
前記電源回路は、前記出力端に電力が入力されたとき、前記出力端に入力された電力のうち前記電圧制御部から出力されたパルス幅変調信号に応じた電力を前記複数のスイッチング回路のそれぞれにおいて前記スイッチング部及び前記変圧部を介して前記入力端側から出力させることにより負荷として吸収する、負荷装置として動作可能である、電源回路。
【請求項３】
前記電圧制御部は、前記パルス幅変調信号を調整することで、前記電源回路を用いた回路の電力潮流制御を行う、請求項１又は２に記載の電源回路。
【請求項４】
前記電圧制御部は、前記電源回路の出力電圧又は前記電源回路に接続されている外部回路の所定の位置の電圧に基づいて、前記パルス幅変調信号を出力する、請求項１から３のいずれかに記載の電源回路。
【請求項５】
前記電圧制御部は、前記電源回路に設けられている記憶部又は前記電源回路の外部に設けられている記憶部に記憶されている、前記電源回路から出力される電圧に関する波形情報に基づいて、前記パルス幅変調信号を出力する、請求項１から４のいずれかに記載の電源回路。
【請求項６】
前記電圧制御部は、前記電源回路に設けられている演算部又は前記電源回路の外部に設けられている演算部で演算されて生成された、前記電源回路から出力される電圧に関する波形情報に基づいて、前記パルス幅変調信号を出力する、請求項１から４のいずれかに記載の電源回路。
【請求項７】
前記電圧制御部は、前記複数のスイッチング回路のそれぞれに対して同一の前記パルス幅変調信号を出力し、前記複数のスイッチング回路を同期させて動作させる、請求項１から６のいずれかに記載の電源回路。
【請求項８】
負荷にパルス状に電圧を印加するパルス出力回路であって、
直流電源と、
前記直流電源に対して並列に接続された蓄電部と、
前記蓄電部と前記負荷との間に前記負荷に直列に接続されたバウンサー回路とを備え、
前記バウンサー回路は、請求項１から７のいずれかに記載の電源回路である、パルス出力回路。
【請求項９】
前記バウンサー回路の電圧制御部は、前記パルス出力回路から前記負荷に印加される電圧に基づいて、前記パルス幅変調信号を出力する、請求項８に記載のパルス出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路及びそれを用いたパルス出力回路に関し、特に、スイッチング回路を用いた電源回路及びパルス出力回路に関する。
【背景技術】
【０００２】
従来、電荷を蓄電するコンデンサー（キャパシター）とスイッチング回路と用いて、比較的高電圧な直流パルスを出力可能とした電源回路がある。このような電源回路は、コンデンサーに蓄えられた電荷をスイッチング素子を用いて放電し、高電圧で大きな電流の電力を短時間で出力する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ところで、上記のような電源回路には、より高電圧のパルスを出力することが求められる場合がある。高電圧のパルスを出力するためには、電源回路を構成する各回路素子として、より高耐圧のものを用いる必要がある。しかしながら、このような回路素子は、特殊なものであって入手しにくい場合がある。そのため、電源回路の製造コストが高くなったり、電源回路の構成が複雑になったりすることがある。
【０００４】
この発明はそのような問題点を解決するためになされたものであり、比較的簡素な構成で高電圧の電力を出力できる電源回路及びそれを用いたパルス出力回路を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成するためこの発明のある局面に従うと、電圧を出力端から出力できる電源回路は、パルス幅変調信号を出力する電圧制御部と、それぞれ、電源から入力される電力に基づき、電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、複数のスイッチング回路のそれぞれは、電源から入力端側に供給される電力に基づいて、出力端側から所定の直流電圧を出力する変圧部と、変圧部の出力端側に、変圧部に並列に接続され、変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、蓄電素子の出力が入力され、電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、スイッチング部の出力端側に設けられ、スイッチング部からの出力を平滑する平滑部とを有し、複数のスイッチング回路は、出力端側で互いに直列に接続されており、変圧部は、出力端側に入力された電力を入力端側から出力できる双方向型のものであり、電源回路は、出力端に電力が入力されたとき、出力端に入力された電力のうち電圧制御部から出力されたパルス幅変調信号に応じた電力を複数のスイッチング回路のそれぞれにおいてスイッチング部及び変圧部を介して入力端側から出力させることにより負荷として吸収する、負荷装置として動作可能である。
この発明の他の局面に従うと、パルス状の電圧を出力端から出力できる電源回路は、パルス幅変調信号を出力する電圧制御部と、それぞれ、電源から入力される電力に基づき、電圧制御部から出力されたパルス幅変調信号に応じた直流電圧を出力する複数のスイッチング回路とを備え、複数のスイッチング回路のそれぞれは、電源から入力端側に供給される電力に基づいて、出力端側から所定の直流電圧を出力する変圧部と、変圧部の出力端側に、変圧部に並列に接続され、変圧部から出力された直流電圧に基づいて電荷を蓄電する蓄電素子と、蓄電素子の出力が入力され、電圧制御部から出力されたパルス幅変調信号に応じて動作するスイッチング部と、スイッチング部の出力端側に設けられ、スイッチング部からの出力を平滑する平滑部とを有し、複数のスイッチング回路は、出力端側で互いに直列に接続されており、変圧部は、出力端側に入力された電力を入力端側から出力できる双方向型のものであり、電源回路は、出力端に電力が入力されたとき、出力端に入力された電力のうち電圧制御部から出力されたパルス幅変調信号に応じた電力を複数のスイッチング回路のそれぞれにおいてスイッチング部及び変圧部を介して入力端側から出力させることにより負荷として吸収する、負荷装置として動作可能である。
好ましくは、電圧制御部は、パルス幅変調信号を調整することで、電源回路を用いた回路の電力潮流制御を行う。
【０００６】
好ましくは電圧制御部は、電源回路の出力電圧又は電源回路に接続されている外部回路の所定の位置の電圧に基づいて、パルス幅変調信号を出力する。
【０００７】
好ましくは電圧制御部は、電源回路に設けられている記憶部又は電源回路の外部に設けられている記憶部に記憶されている、電源回路から出力される電圧に関する波形情報に基づいて、パルス幅変調信号を出力する。
【０００８】
好ましくは電圧制御部は、電源回路に設けられている演算部又は電源回路の外部に設けられている演算部で演算されて生成された、電源回路から出力される電圧に関する波形情報に基づいて、パルス幅変調信号を出力する。
好ましくは、電圧制御部は、複数のスイッチング回路のそれぞれに対して同一のパルス幅変調信号を出力し、複数のスイッチング回路を同期させて動作させる。
【０００９】
好ましくは負荷にパルス状に電圧を印加するパルス出力回路は、直流電源と、直流電源に対して並列に接続された蓄電部と、蓄電部と負荷との間に負荷に直列に接続されたバウンサー回路とを備え、バウンサー回路は、上記のいずれかに記載の電源回路である。
【００１０】
好ましくはバウンサー回路の電圧制御部は、パルス出力回路から負荷に印加される電圧に基づいて、パルス幅変調信号を出力する。
【発明の効果】
【００１１】
これらの発明に従うと、電源回路は、各スイッチング回路から出力される電圧を直列にして加算し、電圧制御部から出力されたパルス幅変調信号に応じた任意の直流電圧を出力できる。したがって、比較的簡素な構成で高電圧の電力を出力できる電源回路及びそれを用いたパルス出力回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態の１つにおけるパルス出力回路を示す回路図である。
【図２】パルス出力回路の動作の一例を説明するタイミングチャートである。
【図３】バウンサー回路の概略構成を示す回路図である。
【図４】スイッチング回路の概略構成を示す回路図である。
【図５】電圧制御回路の概略構成を示すブロック図である。
【図６】本実施の形態の一変型例に係るパルス出力回路の一例を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態の１つにおける電源回路を用いたパルス出力回路について説明する。
【００１４】
電源回路は、本実施の形態において、パルス出力回路のバウンサー回路として用いられる。パルス出力回路は、例えば、線形加速器において用いられるクライストロン用のパルスモジュレーターである。パルス出力回路は、線形加速器において大出力のマイクロ波を増幅するクライストロンを負荷として、その負荷で用いられる高圧パルスを出力する。なお、電源回路は、この用途に限られず、後述するように、種々の用途に用いることができるものである。
【００１５】
［実施の形態］
【００１６】
電源回路（バウンサー回路）の説明に先だって、本実施の形態に係るパルス出力回路の全体の構成について説明する。
【００１７】
［パルス出力回路の全体構成］
【００１８】
図１は、本発明の実施の形態の１つにおけるパルス出力回路を示す回路図である。
【００１９】
図１に示されるように、パルス出力回路１は、直流電源ＤＣ１と、コンデンサー（キャパシター；蓄電部の一例）Ｃと、例えば負荷９と、バウンサー回路（電源回路の一例）１０とを備える。負荷９は、例えばクライストロンである。負荷９の数は、単数でも複数でもよい。なお、パルス出力回路１は、これらの構成要素の他にも、例えば、保護回路や、アノード変調部（クライストロンのアノードにパルストリガーを出力してクライストロンを動作させる）などを備える。これらは公知の構成であるため、図１における図示やそれらの詳細な説明は省略する。
【００２０】
直流電源ＤＣ１は、例えば、高圧の交流電源に基づいて直流電圧を発生させるスイッチング電源である。直流電源ＤＣ１は、負荷９に直列に接続されている。
【００２１】
コンデンサーＣは、直流電源ＤＣ１に対して、並列に接続されている。コンデンサーＣには、直流電源ＤＣ１から直流電圧が印加されることで、電荷が蓄積される。
【００２２】
バウンサー回路１０は、コンデンサーＣと負荷９との間に、コンデンサーＣ及び負荷９に対し直列に接続されている。バウンサー回路１０は、直流電圧を出力し、コンデンサーＣから負荷９に印加される電圧にその直流電圧を重畳させる。バウンサー回路１０は、負荷９に高圧パルスが印加されるとき、それに合わせて直流電圧を出力することにより、パルスが略平坦になるようにする（負荷９に印加される電圧が低下しないようにする）。
【００２３】
クライストロンである負荷９は、短時間に高圧を必要とする。負荷９は、パルストリガーが印加されることで、パルス状の電圧を用いて動作する。パルス出力回路１は、例えば次のような高圧パルスを負荷９に印加する。すなわち、高圧パルスは、７０ｋＶ程度の所定の電圧であって、パルス電流は、２００Ａ〜３００Ａ程度である。パルスの幅（電圧の印加時間）は、例えば、２ｍｓ〜３ｍｓ程度である。従来のパルスの幅は、例えば１ｍｓ〜２ｍｓであるところ、これは比較的に長パルスであるといえる。高圧パルスは、例えば５ヘルツで（２００ｍｓ毎に）負荷９に印加される。
【００２４】
クライストロンが適切な位相のマイクロ波を発生できるような、パルスの出力開始時からの電圧の落ち込みの許容量は、例えば１ｋＶ程度である。しかしながら、上記のように高圧パルスを出力する場合、コンデンサーＣの電圧が低下する量は上記許容量をはるかに超える量となる。そのため、仮にバウンサー回路１０が用いられない場合には、クライストロンの正常な動作が期待できなくなる可能性がある。そこで、バウンサー回路１０からの補正用の電圧を用いることで、パルス出力回路の電圧低下の影響が許容量内に納まるようになっている。
【００２５】
図２は、パルス出力回路１の動作の一例を説明するタイミングチャートである。
【００２６】
図２において、上段から順に、負荷９へのパルストリガーの印加タイミング、コンデンサーＣの電圧、バウンサー回路１０の出力電圧、負荷９に流れる電流を示す。図２に示されるように、パルストリガーは、時刻ｔ１から時刻ｔ１’までの期間及び時刻ｔ２から時刻ｔ２’までの期間においてオンとなる。時刻ｔ１から時刻ｔ１’まで、時刻ｔ２から時刻ｔ２’までのそれぞれの期間は、例えば、２．５ｍｓである。また、時刻ｔ１から時刻ｔ２までの期間は、例えば、２００ｍｓである。
【００２７】
本実施の形態において、コンデンサーＣの電圧は、常に略７０ｋＶの高圧に保たれている。すなわち、負荷９には、負荷９が電力をほとんど使用しない期間も含め、常に高圧がかけられている。この意味で、パルス出力回路１は、負荷９に略一定の電圧を印加しているともいえる。負荷９は、パルストリガーがオンになっているとき、電力を消費する。すなわち、負荷９は、パルス電力を消費する。この意味で、パルス出力回路１は、パルストリガーがオンになっているとき、負荷９にパルス状に電圧を印加するといえる。時刻ｔ１にパルストリガーがオンとなり、負荷９への電圧の印加が開始されると、コンデンサーＣの電荷が少なくなるのに伴い、コンデンサーＣの電圧が低くなる。時刻ｔ１’に負荷９への電圧の印加が終了すると、コンデンサーＣは直流電源ＤＣ１によって充電され、コンデンサーＣの電圧も徐々に高くなる。
【００２８】
ここで、バウンサー回路１０は、時刻ｔ１から時刻ｔ１’までと、時刻ｔ２から時刻ｔ２’までとのそれぞれの期間に、直流電圧を出力する。バウンサー回路１０から出力される直流電圧は、コンデンサーＣの電圧の低下に合わせて、パルスの出力期間が終わるまで徐々に高くなる。直流電圧は、例えば、０Ｖから１５ｋＶ程度の範囲で出力される。コンデンサーＣから放電される電荷に基づく電圧と、バウンサー回路１０から出力される電圧とが重畳されることで、負荷９には平坦なパルス状の電圧が供給される。
【００２９】
次に、バウンサー回路１０の構成について説明する。
【００３０】
［バウンサー回路１０の構成］
【００３１】
図３は、バウンサー回路１０の概略構成を示す回路図である。
【００３２】
図３に示されるように、バウンサー回路１０は、例えば１５個のスイッチング回路２０ａ，２０ｂ，…，２０ｏ（以下、これらのそれぞれを区別せずスイッチング回路２０ということがある。）と、ＡＣ／ＤＣコンバーター回路６０と、電圧制御回路（電圧制御部の一例）７０と、制御部９０とを有している。バウンサー回路１０は、出力端１０ａから直流電圧を出力できる。バウンサー回路１０は、直流電圧を、パルス状に出力できる。
【００３３】
ＡＣ／ＤＣコンバーター回路６０は、例えば３相２００Ｖの交流電源ＡＣ１に接続されている。ＡＣ／ＤＣコンバーター回路６０は、交流電源ＡＣ１から供給された交流電圧を直流に変換し、各スイッチング回路２０に出力する。交流電源ＡＣ１は、直流電源ＤＣ１とは別に設けられた電源であるが、これに限られるものではない。
【００３４】
図４は、スイッチング回路２０の概略構成を示す回路図である。
【００３５】
図４を参照して、スイッチング回路２０は、変圧部２１と、コンデンサー（蓄電素子の一例）Ｃ１１と、スイッチングアンプ（スイッチング部の一例））２３と、平滑インダクターＬ２と、平滑コンデンサーＣ２とを有している。
【００３６】
ＡＣ／ＤＣコンバーター回路６０の出力は、各スイッチング回路２０において、変圧部２１に入力される。変圧部２１は、ＤＣ／ＤＣコンバーターである。変圧部２１は、例えば、絶縁トランスや、絶縁トランスの２次側に設けられたダイオードブリッジなどで構成されている。変圧部２１は、交流電源ＡＣ１からＡＣ／ＤＣコンバーター回路６０を経由して直流電力が入力されると、電圧を高く変圧し、所定の直流電圧を出力する。なお、各スイッチング回路２０において、変圧部２１から出力される直流電圧は同じであってもよいし、異なるようにしてもよい。
【００３７】
コンデンサーＣ１１は、例えば電解コンデンサーである。コンデンサーＣ１１は、変圧部２１に対して並列に接続されている。コンデンサーＣ１１は、バウンサー回路１０から所定のタイミング（本実施の形態においては、パルス出力回路１の高圧パルスの出力タイミングに対応するタイミングをいう。）で出力される電荷を、出力されるまで蓄積する。これにより、スイッチング回路２０からパルス状の直流電圧を出力することができる。
【００３８】
スイッチングアンプ２３は、スイッチング素子２３ａを有している。スイッチングアンプ２３には、変圧部２１の出力が入力される。スイッチングアンプ２３は、スイッチング素子２３ａのオン・オフ動作に伴い、変圧部２１から出力された電力、すなわちコンデンサーＣ１１から出力された電力を出力する。
【００３９】
本実施の形態において、スイッチング素子２３ａは、後述のようにして電圧制御回路７０から出力されたパルス幅変調（ＰＷＭ）信号に応じて開閉する。これにより、スイッチングアンプ２３は、変圧部２１から入力された直流電圧に基づいて、パルス幅変調信号に応じた電圧を出力する。
【００４０】
スイッチングアンプ２３よりも後段の、スイッチングアンプ２３の高圧側の出力ラインには、スイッチングアンプ２３に対して直列に接続された平滑インダクターＬ２が設けられている。平滑インダクターＬ２の出力ライン（出力端Ｔ１に繋がるライン）とスイッチングアンプ２３の低圧側の出力ライン（出力端Ｔ２に繋がるライン）との間には、平滑コンデンサーＣ２が接続されている。換言すると、平滑インダクターＬ２及び平滑コンデンサーＣ２は、スイッチングアンプ２３よりも出力端Ｔ１，Ｔ２側の出力ラインに設けられている。平滑インダクターＬ２及び平滑コンデンサーＣ２は、スイッチングアンプ２３から出力された直流電圧を平滑する平滑部を構成する。スイッチングアンプ２３から出力された直流電圧は、平滑コンデンサーＣ２及び平滑インダクターＬ２により平滑されて、出力端Ｔ１，Ｔ２から出力される。
【００４１】
図３に示されるように、複数のスイッチング回路２０は、それぞれ、互いに並列に、ＡＣ／ＤＣコンバーター回路６０に接続されている。すなわち、複数のスイッチング回路２０は、その電源となるＡＣ／ＤＣコンバーター回路６０及び交流電源ＡＣ１に対して、互いに並列に接続されている。各スイッチング回路２０は、ＡＣ／ＤＣコンバーター回路６０から出力された電力に基づいて、直流電圧を出力する。各スイッチング回路２０は、１ｋＶ程度までの直流電圧を出力可能に構成されている。
【００４２】
また、本実施の形態において、複数のスイッチング回路２０は、それらの出力が積み重なるように、出力端Ｔ１，Ｔ２側において互いに直列に接続されている。各スイッチング回路２０の高圧側の出力端Ｔ１（図４に示す）は、それよりも上段のスイッチング回路２０の低圧側の出力端Ｔ２（図４に示す）に接続されている。接地されている最下段のスイッチング回路２０ｏの高圧側の出力端Ｔ１の電圧は、高いときで１ｋＶ程度となる。これに直列に接続された次のスイッチング回路（図示せず）の高圧側の出力端Ｔ１は、２ｋＶ程度となり、最上段で１５個目のスイッチング回路２０ａの高圧側の出力端Ｔ１は、高いときで１５ｋＶ程度となる。複数のスイッチング回路２０のうち、最上段のスイッチング回路２０ａの高圧側の出力端Ｔ１の直流電圧が、バウンサー回路１０の出力端１０ａから出力される。各スイッチング回路２０は、０Ｖ〜１ｋＶ程度の範囲で直流電圧を出力できるので、スイッチング回路２０ａ，…，２０ｏを直列に接続して各出力電圧を加算することにより、バウンサー回路１０は、０Ｖ〜１５ｋＶ程度の範囲で直流電圧を出力できる。
【００４３】
図３に示されるように、制御部９０は、例えばマイクロコンピューターなどを用いて構成されている。制御部９０は、ＣＰＵ（演算部の一例）９１と、メモリ（記憶部の一例）９２とを有している。メモリ９２には、バウンサー回路１０から出力される電圧に関する波形情報が記憶されている。制御部９０は、波形情報に基づいて基準波形信号を生成する。制御部９０は、生成した基準波形信号を電圧制御回路７０に送信する。
【００４４】
電圧制御回路７０は、後述のようにしてパルス幅変調信号を生成し、生成したパルス幅変調信号を各スイッチング回路２０に出力する。パルス幅変調信号は、光点弧信号としてスイッチング回路２０に送られる。パルス幅変調信号がスイッチング回路２０に送られると、各スイッチング回路２０は、パルス幅変調信号に応じて動作し、パルス幅変調信号に応じた直流電圧を出力する。各スイッチング回路２０は、同一のパルス幅変調信号に基づいて動作することになる。すなわち、電圧制御回路７０が複数のスイッチング回路２０を同期させて一体として動作させることで、複数のスイッチング回路２０のうち最上段のものの出力端から、それら複数のスイッチング回路２０の全体の動作結果としての直流電圧の出力を得ることができる。
【００４５】
パルス幅変調信号は、基本的には、次のように出力される。すなわち、高圧パルスの印加開始から印加終了まで、バウンサー回路１０から出力される直流電圧が徐々に大きくなるように、パルス幅変調信号のデュティ比が徐々に大きくなる。コンデンサーＣの電圧が低下するのに応じて、パルス幅変調信号のデュティ比が変化され、それにより、バウンサー回路１０から三角パルス波状の直流電圧が出力される。
【００４６】
電圧制御回路７０には、制御部９０から送信された基準波形信号と、モニター電圧とが入力される。本実施の形態においては、バウンサー回路１０の出力電圧に応じた電圧がモニター電圧として入力される。すなわち、最上段のスイッチング回路２０ａの出力端の電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した電圧が、モニター電圧として、電圧制御回路７０に入力されている。
【００４７】
電圧制御回路７０は、基準波形信号に基づいて、パルス幅変調信号を生成する。換言すると、電圧制御回路７０は、メモリ９２に記憶されている波形情報に基づいて、パルス幅変調信号を出力する。また、電圧制御回路７０は、モニター電圧にも基づいて、パルス幅変調信号を生成する。これにより、電圧制御回路７０は、バウンサー回路１０から出力される直流電圧のフィードバック制御を行う。
【００４８】
図５は、電圧制御回路７０の概略構成を示すブロック図である。
【００４９】
電圧制御回路７０は、比較部７１と、Ａ／Ｄ変換部７３と、ＰＷＭ変調部７５と、信号出力部７７などを有している。
【００５０】
比較部７１には、制御部９０から送信された基準波形信号が入力される。また、比較部７１には、モニター電圧に基づく信号が入力される。モニター電圧が比較部７１に入力されると、Ａ／Ｄ変換部７３によりモニター電圧に基づくデジタル信号が生成され、出力される。比較部７１には、Ａ／Ｄ変換部７３から出力された、モニター電圧に基づくデジタル信号が入力される。
【００５１】
比較部７１は、入力された信号を比較し、それらに基づいて、信号をＰＷＭ変調部７５に出力する。ＰＷＭ変調部７５は、入力された信号に基づいてパルス幅変調を行い、パルス幅変調信号を信号出力部７７に送る。信号出力部７７は、ＰＷＭ変調部７５から送られたパルス幅変調信号を光点弧信号として、各スイッチング回路２０に送出する。これにより、各スイッチング回路２０は、パルス幅変調信号に基づいて動作し、バウンサー回路１０から、パルス幅変調信号に対応する直流電圧が出力される。
【００５２】
［パルス出力回路の変型例の説明］
【００５３】
パルス出力回路は、負電圧を負荷９に印加するように構成されていてもよい。
【００５４】
図６は、本実施の形態の一変型例に係るパルス出力回路１０１の一例を示す回路図である。
【００５５】
パルス出力回路１０１は、負電圧のパルス電圧を、クライストロンである負荷９に印加する。図６に示されるように、パルス出力回路１０１は、直流電源ＤＣ１ａと、コンデンサーＣと、保護回路１０５と、アノード変調回路１０６と、バウンサー回路１１０と、負荷９とを備えている。
【００５６】
直流電源ＤＣ１ａには、例えば交流電源が入力される。直流電源ＤＣ１ａは、交流電源をもとに、負荷９に印加される直流電圧を出力し、直流電源ＤＣ１ａに並列に接続されたコンデンサーＣに電荷を蓄積する。コンデンサーＣと負荷９との間には、コンデンサーＣに並列に、保護回路１０５が接続されている。保護回路１０５は、例えば、スパークギャップスイッチなどを有している。
【００５７】
パルス出力回路１０１の高圧側の出力ラインは、接地されている。パルス出力回路１０１の高圧側の出力ラインは、０Ｖであり、低圧側の出力ラインは、例えば−７０ｋＶ程度とされている。バウンサー回路１１０は、接地点とコンデンサーＣの高圧側のラインとの間に、コンデンサーＣ及び負荷９に対し直列に接続されている。また、アノード変調回路１０６は、高圧側の出力ラインに接続されている。アノード変調回路１０６には、負荷９を動作させるためのパルストリガーを発生するアノードパルサー１０６ａが設けられている。アノードパルサー１０６ａは、高圧側の出力ラインの電圧を用いて、パルストリガーを所定のタイミングで発生させ、各負荷９にパルストリガーを送出する。これにより、各負荷９が所定のタイミングで駆動され、パルス出力回路１０１から供給される電圧をパルス状に消費する。すなわち、各負荷９には、パルストリガーにあわせて、高圧パルスが印加される。
【００５８】
このように負電圧を負荷９に印加するように構成されたパルス出力回路１０１においても、バウンサー回路１１０は、上述の実施の形態と略同様に、パルス幅変調信号に基づいて動作するスイッチング回路を直列に接続して積み重ねて構成されている。バウンサー回路１１０は、スイッチング回路がパルス幅変調信号に応じて動作することで、コンデンサーＣの電圧低下分を補正するための負の直流電圧を、高圧パルスが負荷９に出力されるタイミングに合わせて出力する。コンデンサーＣから放電される電荷に基づく電圧と、バウンサー回路１０から出力される電圧とが重畳されることで、負荷９には、平坦なパルス状の電圧が供給される。
【００５９】
［変型例の説明］
【００６０】
制御部９０は、バウンサー回路１０に専用のものとして設けられているものであってもよいし、そうではなく、他の回路や装置の制御も行うものであってもよい。制御部９０は、バウンサー回路１０外や、パルス出力回路１外に設けられていてもよい。また、波形情報は、電圧制御回路７０の内部に記憶されており、適切なタイミングでそれに対応する信号が比較部７１に入力されるようにしてもよい。
【００６１】
制御部９０は、バウンサー回路１０の動作時に、ＣＰＵ９１による演算を行うことにより波形情報を生成し、生成した波形情報に基づいて信号を電圧制御回路７０に送信するようにしてもよい。波形情報は、例えば、予め設定された種々のパラメータと、時刻情報（タイミング情報）などに基づいて生成できる。電圧制御回路７０には、バウンサー回路１０に接続された、制御部９０としての外部のコンピューターから送信された波形情報が入力されるようにしてもよい。これにより、バウンサー回路１０の動作を適宜変更することができる。
【００６２】
電圧制御回路７０には、パルス出力回路１から負荷９に印加される電圧に基づく電圧が、モニター電圧として入力されてもよい。すなわち、電圧制御回路７０は、バウンサー回路１０から出力される電圧とコンデンサーＣに基づく電圧とを重畳した電圧に基づいて、その電圧が所定の電圧に維持されるように、バウンサー回路１０から出力される電圧をフィードバック制御するようにしてもよい。このようにバウンサー回路１０による補正加算後の電圧が略一定になるように大ループのアクティブ補正回路を構成することにより、負荷９に印加される電圧をより確実に安定させることができる。
【００６３】
電圧制御回路７０には、モニター電圧が入力されなくてもよい。すなわち、電圧制御回路７０は、フィードバック制御を行わず、所定のタイミングで所定のパルス幅変調信号を送出し、バウンサー回路１０から常に同様の直流電圧が出力されるようにしてもよい。
【００６４】
［バウンサー回路１０に関する効果］
【００６５】
以上説明したように、本実施の形態では、バウンサー回路１０は、パルス幅変調信号に応じてパルス状の直流電圧を出力できる電源回路としての構成を有している。各スイッチング回路２０から電圧を出力するとき、出力に伴ってコンデンサーＣ１１の電圧が下がる。しかしながら、電圧の出力に伴い、電圧制御回路７０から出力するパルス幅変調信号のデュティ比を変更することで、各スイッチング回路２０から出力される電圧の高さは、略一定に保たれる。換言すると、コンデンサーＣ１１の電圧が下がっても、スイッチングアンプ２３によりこれを補正して出力することができる。これにより、コンデンサーＣ１１として容量が大きな特殊なものを用いることなく、比較的小型なものを用いつつ、電源回路から安定した直流電圧を出力することが可能となる。
【００６６】
このような電源回路は、スイッチング素子２３ａを備えたスイッチング回路２０を備え、小型に構成可能なものである。電源回路は、複数のスイッチング回路２０を互いに直列に積み重ねて、１つの電源回路として、比較的高い電圧の直流電圧を出力できるように構成されている。したがって、各スイッチング回路２０に含まれる各々の素子としては、比較的ありふれたものを用いることができる。そのため、電源回路の構成は比較的簡素にすることができる。各スイッチング回路２０はそれほど大きな電圧を出力しなくてもよいので、小型の素子を用いて構成できる。例えば、コンデンサーＣ１１としては、それほど大きくない容量の、市販品のものをもちいることができる。これにより、バウンサー回路１０の製造コストを低減することができ、また、全体の大きさが大きくならないようにすることができる。
【００６７】
本実施の形態において、バウンサー回路１０から出力される電圧は、電圧制御回路７０によりフィードバック制御され、常に適切な大きさとなる。したがって、負荷９に印加される電圧を、より安定させることができる。また、電圧制御回路７０は、制御部９０のメモリ９２に記憶された波形情報に基づいて、バウンサー回路１０からパルス状の直流電圧を出力させる。したがって、波形情報を調整することで、同一のハードウェア構成のバウンサー回路１０を、出力する高圧パルスの電圧やパルス幅が異なる様々な構成のパルス出力回路に用いることができる。例えば、事後的なパルス出力回路１の構成変更に伴い、バウンサー回路１０から出力する必要がある高圧パルスの波形等が変更されても、波形情報を調整することで、これに容易に対応させることができる。電圧制御回路７０への波形情報に対応する信号の入力方法としては、上記の通り種々の方法を採ることができる。したがって、バウンサー回路１０をより汎用性の高いものとすることができる。
【００６８】
［パルス出力回路１に関する効果］
【００６９】
本実施の形態におけるパルス出力回路１の効果を説明する前に、従来のパルス出力回路について説明すると、次のようであった。
【００７０】
すなわち、例えば線形加速器に用いられるクライストロンなどには、高圧パルスが印加される。このような負荷に印加される高圧パルスは、大型のコンデンサーを用いたパルス出力回路により出力される。このようなパルス出力回路では、パルス出力開始からコンデンサーの電荷が放出されることにより、コンデンサーの電圧低下が発生する。パルス出力回路としては、コンデンサーの電圧低下の影響を少なくするため、ＬＣ共振回路を用いたバウンサー回路が設けられているものが知られていた。
【００７１】
ＬＣ共振回路によるバウンサー回路を用いた装置では、コンデンサーの電圧低下がバウンサー回路によりある程度補償されるとはいえ、パルス電圧を一定にするには限界があった。すなわち、バウンサー回路では、ＬＣ共振回路により、三角関数の波形状の共振電圧を発生させる。コンデンサーの電荷が減少することによる電圧低下に対し、バウンサー回路の共振電圧を重畳させて、長い時間電圧を補償し続けるためには、ＬＣ共振のＬ，Ｃ共に大型のものになり、直流重畳のためのパルストランスも大型になってしまう。
【００７２】
また、ＬＣ共振回路によるバウンサー回路は、高圧パルスを補償するための電圧を出力するものであるため、比較的大型になる。そのため、パルス出力回路の大きさを小型化するには限界がある。
【００７３】
なお、コンデンサーの電圧低下の影響を小さくするには、バウンサー回路を設ける方法のほか、より大型なコンデンサーを用いる方法が考えられる。しかしながら、大型のコンデンサーを用いる場合、コンデンサーが占める空間が大きくなる。パルス出力回路は、用途によっては、例えば大型の装置であれば設置が困難になるような、地中などの狭い空間で用いられることもある。そのため、パルス出力回路の小型化が強く望まれる場合があり、この場合、大型のコンデンサーを用いることはできない。
【００７４】
このような従来のパルス出力回路の問題点に対して、本実施の形態では、上記のように電源回路として動作可能に構成されたバウンサー回路１０を用いてパルス出力回路１が構成されていることにより、次の効果を得られる。
【００７５】
すなわち、バウンサー回路１０は、電圧制御回路７０から出力されたパルス幅変調信号に応じて、負荷９に印加される電圧を補償するための直流電圧を出力できる。したがって、負荷９に電圧が印加されることにより、コンデンサーＣに蓄積された電荷が減少し、コンデンサーＣに蓄積された電荷に基づく電圧が低下しても、その低下分に合わせた波形で、バウンサー回路１０から直流電圧を出力することができる。したがって、負荷９に印加される高圧パルスの波形を極力平坦にすることができ、パルス出力回路１から出力される電圧をより安定させることができる。パルス幅が比較的長い場合であっても、それに合わせてバウンサー回路１０からコンデンサーＣの電圧降下に対する補償用の電圧を出力することができるので、負荷９に安定した高電圧を印加できる。
【００７６】
このとき、コンデンサーＣの電圧降下に対する補償用の電圧は、バウンサー回路１０における各スイッチング回路２０内の比較的小さなコンデンサーＣ１１に蓄積されたエネルギーを使って出力される。したがって、バウンサー回路１０は小型のありふれた素子を用いて構成することができるので、パルス出力回路１の製造コストを比較的低くすることができる。また、バウンサー回路１０は、比較的小型に構成可能なものである。そして、パルス出力回路１のコンデンサーＣとして比較的に小型なものを用いても、バウンサー回路１０によりコンデンサーの電圧低下の影響を小さく抑えることができる。したがって、パルス出力回路１を全体として小型化することができ、狭い場所にも設置可能にすることができる。
【００７７】
［電源回路の用途・動作例に関する説明］
【００７８】
上記の実施の形態においては、電源回路をパルス出力回路１のバウンサー回路１０として用いた例について説明したが、電源回路の用途はこれに限られるものではない。バウンサー回路１０と同様の構成を有する電源回路は、種々の回路の電源装置などに、広く用いることができる。すなわち、電源回路は、電源から供給する電力を用いて、パルス幅変調信号に基づき、例えば０Ｖ〜１５ｋＶの任意の波形の高圧の直流電圧を出力可能である。電源回路は、複数のスイッチング回路２０を積み重ねた構成を有しているので、比較的簡素な構成で、高電圧の電力を出力できる。
【００７９】
ここで、電圧制御回路７０には、例えば電源回路の出力電圧に基づくモニター電圧や、電源回路に接続されている外部回路の所定の位置の電圧に基づくモニター電圧が入力され、それに基づいてパルス幅変調信号を出力するように構成されていてもよい。これにより、電源回路の出力電圧をフィードバック制御することができ、電源回路をより安定して動作させることができる。
【００８０】
また、電源回路は、負荷装置としても動作するように構成してもよい。電源回路に設けられる変圧回路として双方向型の回路を有するものを用いることで、電源回路を負荷装置として動作可能に構成することができる。この場合、電源回路は、出力端側から電力を吸収し、スイッチングアンプ、変圧部等を通して、入力側の電源に出力することができる。
【００８１】
例えば、電源回路がバウンサー回路１０と同様の構成を有する場合について説明する。このとき、ＡＣ／ＤＣコンバーター回路６０や、変圧部２１などを双方向型にすることで、電源回路を負荷装置として動作可能にすることができる。電源回路は、出力端１０ａ側から、入力された電力を吸収できる。吸収される電力は、各スイッチング回路２０において、スイッチングアンプ２３、変圧部２１を経由し、ＡＣ／ＤＣコンバーター回路６０を介して、入力側の交流電源ＡＣ１に出力される。
【００８２】
このように電源回路を負荷装置として動作するように用いる場合、電圧制御回路からのパルス幅変調信号を調整することで、比較的高速に、負荷として吸収できる電力を変化させることができる。したがって、電源回路を、比較的高電圧に対応し高速で動作可能な、電力潮流制御を行うための装置として用いることができる。
【００８３】
［その他］
【００８４】
バウンサー回路（電源回路）に設けられているスイッチング回路の数やそれら１つあたりで出力可能な電圧の大きさは、上記に限られない。さらに多くのスイッチング回路が直列に接続されていてもよい。
【００８５】
パルス出力回路の構成は上述に限られず、回路を構成する他の素子などが設けられていてもよい。例えば、パルス出力回路の大型のコンデンサーや、スイッチング回路に用いられるコンデンサーなどは、複数であってもよい。また、パルス出力回路のコンデンサーやスイッチング回路のコンデンサーに代えて、他の形式の蓄電素子、装置を用いてもよい。上記の実施の形態においては、説明をわかりやすく行うため、パルス出力回路の構成は極力簡略化して示されている。
【００８６】
バウンサー回路（電源回路）やパルス出力回路が出力する、高圧パルスの電圧値やパルス幅の時間などは、上記に限られるものではなく、用途などに応じて適宜設定されていればよい。
【００８７】
パルス出力回路からの電圧が供給される負荷としては、クライストロンに限られない。高圧パルスが印加されて駆動される他種の負荷についても、パルス出力回路は適用可能である。
【００８８】
上記実施の形態において示されているパルス出力回路は、負荷に対しては安定した高い電圧を印加するものである。すなわち、このパルス出力回路は、パルス状のタイミングで負荷が電力を消費することにより、負荷に高圧パルスを印加できるものである。しかしながら、パルス出力回路の構成はこれに限られない。すなわち、パルス出力時にのみ、安定な高圧パルス電圧を負荷に印加し、その他の期間においては負荷にはパルス出力回路からの電圧が加えられていないようにしてもよい。
【００８９】
上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９０】
１，１０１  パルス出力回路
９  負荷
１０，１１０  バウンサー回路（電源回路の一例）
１０ａ  バウンサー回路の出力端（電源回路の出力端の一例）
２０，２０ａ，…，２０ｏ  スイッチング回路
２１  変圧部
２３  スイッチングアンプ（スイッチング部の一例）
２３ａ  スイッチング素子
６０  ＡＣ／ＤＣコンバーター回路
７０  電圧制御回路（電圧制御部の一例）
７１  比較部
７３  Ａ／Ｄ変換部
７５  ＰＷＭ変調部
７７  信号出力部
９０  制御部
９１  ＣＰＵ（演算部の一例）
９２  メモリ（記憶部の一例）
ＡＣ１  交流電源
Ｃ  コンデンサー（蓄電部の一例）
Ｃ２  平滑コンデンサー
Ｃ１１  コンデンサー（蓄電素子の一例）
ＤＣ１，ＤＣ１ａ  直流電源
Ｌ２  平滑インダクター
【図１】
0005940262.tif 000002
【図２】
0005940262.tif 000003
【図３】
0005940262.tif 000004
【図４】
0005940262.tif 000005
【図５】
0005940262.tif 000006
【図６】
0005940262.tif 000007