(57)【特許請求の範囲】
【請求項１】
（１）  第１の最小分離幅を有する幅狭部を含む第１のトレンチと、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチとが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、
（２）  前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、
（３）  前記酸化障壁膜上にシリコンライナーを形成する工程と、
（４）  前記シリコンライナー上にＡＬＤ法を用いて第１の埋め込み材を形成し、前記第１のトレンチの幅狭部を前記第１の埋め込み材によって埋め込む工程と、
（５）  前記第１の埋め込み材上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記第２のトレンチの幅広部を前記第２の埋め込み材によって埋め込む工程と、
（６）  前記シリコンライナーを酸化する工程と
を備えることを特徴とするトレンチの埋め込み方法。
【請求項２】
前記（１）の工程が、
（１Ａ）  前記第１、第２のトレンチが形成された半導体基板にアミノシラン系ガスを供給し、前記半導体基板上に第１シード層を形成する工程と、
（１Ｂ）  前記第１シード層にアミノ基を含まないシラン系ガスを供給し、前記第１シード層上にシリコン膜を形成する工程と、
（１Ｃ）  前記第１シード層及び前記シリコン膜を酸化し、シリコン酸化物ライナーを形成する工程と
を含むことを特徴とする請求項１に記載のトレンチの埋め込み方法。
【請求項３】
前記（３）の工程が、
（３Ａ）  前記酸化障壁膜にアミノシラン系ガスを供給し、前記酸化障壁膜上に第２シード層を形成する工程と、
（３Ｂ）  前記第２シード層にアミノ基を含まないシラン系ガスを供給し、前記第２シード層上にシリコンライナーを形成する工程と
を含むことを特徴とする請求項１又は請求項２に記載のトレンチの埋め込み方法。
【請求項４】
前記アミノシラン系ガスが、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリジメチルアミノシラン）
ＤＥＡＳ（ジエチルアミノシラン）
ＢＤＥＡＳ（ビスジエチルアミノシラン）
ＤＰＡＳ（ジプロピルアミノシラン）、及び
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
ＳｉＨ４
Ｓｉ２Ｈ６
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項２又は請求項３に記載のトレンチの埋め込み方法。
【請求項５】
前記（３Ｂ）の工程が、
（３Ｂ１）  前記第２シード層を形成した後、モノシランよりも高次のシラン系ガスを供給し、前記第２シード層上にシリコンライナーを形成する工程
（３Ｂ２）  前記第２シード層を形成した後、モノシランよりも高次のシラン系ガスを供給して第２シード層表面にシリコンを薄く吸着させ、前記高次のシラン系ガスよりも低次のシラン系ガスを供給し、前記表面に薄くシリコンが吸着された前記第２シード層上にシリコンライナーを形成する工程、及び
（３Ｂ３）  前記第２シード層を形成した後、モノシランを供給し、前記第２のシード層上にシリコンライナーを形成する工程
のいずれか１つであることを特徴とする請求項３に記載のトレンチの埋め込み方法。
【請求項６】
前記シリコンライナーの膜厚を３ｎｍ未満に設定する場合、前記（３Ｂ１）の工程が選択され、
前記シリコンライナーの膜厚を３ｎｍ以上５ｎｍ未満に設定する場合、前記（３Ｂ２）の工程が選択され、
前記シリコンライナーの膜厚を５ｎｍ以上に設定する場合、前記（３Ｂ３）の工程が選択されることを特徴とする請求項５に記載のトレンチの埋め込み方法。
【請求項７】
前記（１）の工程に、ラジカル酸化を用いることを特徴とする請求項１から請求項６のいずれか一項に記載のトレンチの埋め込み方法。
【請求項８】
前記（６）の工程において、前記第１のトレンチの幅狭部に生じたシームをつぶすことを特徴とする請求項１から請求項７のいずれか一項に記載のトレンチの埋め込み方法。
【請求項９】
前記（６）の工程において、前記第２の埋め込み材を改質することを特徴とする請求項１から請求項８のいずれか一項に記載のトレンチの埋め込み方法。
【請求項１０】
前記（６）の工程に、ウェット酸化を用いることを特徴とする請求項１から請求項９のいずれか一項に記載のトレンチの埋め込み方法。
【請求項１１】
メモリセル部と周辺回路部とを有する半導体集積回路装置の製造方法であって、
（１）  半導体基板の前記メモリセル部に、第１の最小分離幅を有する幅狭部を含む第１のトレンチを、前記周辺回路部に、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチを形成する工程と、
（２）  前記第１、第２のトレンチが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、
（３）  前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、
（４）  前記酸化障壁膜上にシリコンライナーを形成する工程と、
（５）  前記メモリセル部の前記トレンチをＡＬＤ法を用いて形成された第１の埋め込み材によって埋め込む工程と、
（６）  前記周辺回路部の前記トレンチをＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて形成された第２の埋め込み材によって埋め込む工程と、
（７）  前記シリコンライナーを酸化する工程と
を備えることを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
（１）  第１の最小分離幅を有する幅狭部を含む第１のトレンチと、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチとが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、
（２）  前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、
（３）  前記酸化障壁膜上にＡＬＤ法を用いて第１の埋め込み材を形成する工程と、
（４）  前記第１の埋め込み材上にシリコンライナーを形成する工程と、
（５）  前記シリコンライナー上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記第２のトレンチの幅広部を前記第２の埋め込み材によって埋め込む工程と、
（６）  前記シリコンライナーを酸化し、前記第１のトレンチの幅狭部を埋め込む工程と
を備えることを特徴とするトレンチの埋め込み方法。
【請求項１３】
メモリセル部と周辺回路部とを有する半導体集積回路装置の製造方法であって、
（１）  半導体基板の前記メモリセル部に、第１の最小分離幅を有する幅狭部を含む第１のトレンチを、前記周辺回路部に、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチを形成する工程と、
（２）  前記第１、第２のトレンチが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、
（３）  前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、
（４）  前記酸化障壁膜上にＡＬＤ法を用いて第１の埋め込み材を形成する工程と、
（５）  前記第１の埋め込み材上にシリコンライナーを形成する工程と、
（６）  前記シリコンライナー上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記周辺回路部の前記第２のトレンチを前記第２の埋め込み材によって埋め込む工程と、
（７）  前記シリコンライナーを酸化し、前記メモリセル部の前記第１のトレンチを埋め込む工程と
を備えることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トレンチの埋め込み方法および半導体集積回路の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置は、その内部に微細なトレンチ構造を持つ。微細なトレンチ構造の典型的な例は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）である。ＳＴＩは半導体素子の活性領域どうしを分離する素子分離領域であり、シリコン基板に微細なトレンチを形成し、この微細なトレンチの内部に絶縁物を埋め込むことで形成される。
【０００３】
埋め込まれる絶縁物としては、例えば、特許文献１に記載されているようにＳＯＤ（Ｓｐｉｎ−Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃ）が知られており、特に、ＰＨＰＳ（ＰｅｒＨｙｄｒｏＰｏｌｙＳｉｌａｚａｎｅ：ＳｉＨ２ＮＨ）を主成分とする無機ポリマーが注目されている。ＰＨＰＳは、例えば、水蒸気雰囲気中で焼成されると、シリコン酸化物（ＳｉＯ２）に改質される。反応式は、次の通りである。  
ＳｉＨ２ＮＨ ＋ ２Ｈ２Ｏ  →  ＳｉＯ２ ＋ ＮＨ３ ＋ ２Ｈ２ 
しかし、素子の高集積度化が進むと、素子分離領域が形成されるトレンチの幅が狭くなり、アスペクト比が大きくなる。微細でアスペクト比が大きいトレンチでは、特許文献１にも記載されているように、ＳＯＤ膜の改質が進み難くなったり、ＳＯＤ法（スピンコート）によるトレンチ内部の埋め込みが困難になったりして絶縁性が低下する、という事情がある。
【０００４】
この点、特許文献１では、素子分離領域に対応したトレンチの底部に露出する半導体基板上に、選択エピタキシャル成長法にてシリコン層を形成し、トレンチのアスペクト比を緩和する。これにより、微細でアスペクト比が大きいトレンチであっても、ＳＯＤ膜の改質不足の改善、並びにＳＯＤ法によるトレンチ内部の埋め込みを可能とし、素子分離領域の絶縁性の低下を抑制している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２６３１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１では、結局のところ、トレンチの内部にＳＯＤ膜を形成する。このため、素子の高集積度化がさらに進展し、トレンチのアスペクト比がさらに大きくなってくると、ＳＯＤ膜の改質不足、並びにＳＯＤ法によるトレンチ内部の埋め込みが困難になることが再発し、素子分離領域の絶縁性の低下が再び懸念されることが予想される。
【０００７】
この発明は、上記事情に鑑みて為されたもので、素子の高集積度化がさらに進展し、素子分離用のトレンチのアスペクト比が大きくなったとしても、素子分離領域の絶縁性の低下を抑制できるトレンチの埋め込み方法、及びそのトレンチの埋め込み方法を用いた半導体集積回路装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
この発明の第１の態様に係るトレンチの埋め込み方法は、（１）第１の最小分離幅を有する幅狭部を含む第１のトレンチと、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチとが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、（２）前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、（３）前記酸化障壁膜上にシリコンライナーを形成する工程と、（４）前記シリコンライナー上にＡＬＤ法を用いて第１の埋め込み材を形成し、前記第１のトレンチの幅狭部を前記第１の埋め込み材によって埋め込む工程と、（５）前記第１の埋め込み材上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記第２のトレンチの幅広部を前記第２の埋め込み材によって埋め込む工程と、（６）前記シリコンライナーを酸化する工程とを備える。
【０００９】
この発明の第２の態様に係る半導体集積回路装置の製造方法は、メモリセル部と周辺回路部とを有する半導体集積回路装置の製造方法であって、（１）半導体基板の前記メモリセル部に、第１の最小分離幅を有する幅狭部を含む第１のトレンチを、前記周辺回路部に、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチを形成する工程と、（２）前記第１、第２のトレンチが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、（３）前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、（４）前記酸化障壁膜上にシリコンライナーを形成する工程と、（５）前記メモリセル部の前記トレンチをＡＬＤ法を用いて形成された第１の埋め込み材によって埋め込む工程と、（６）前記周辺回路部の前記トレンチをＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて形成された第２の埋め込み材によって埋め込む工程と、（７）前記シリコンライナーを酸化する工程とを備える。
【００１０】
この発明の第３の態様に係るトレンチの埋め込み方法は、（１）第１の最小分離幅を有する幅狭部を含む第１のトレンチと、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチとが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、（２）前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、（３）前記酸化障壁膜上にＡＬＤ法を用いて第１の埋め込み材を形成する工程と、（４）前記第１の埋め込み材上にシリコンライナーを形成する工程と、（５）前記シリコンライナー上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記第２のトレンチの幅広部を前記第２の埋め込み材によって埋め込む工程と、（６）前記シリコンライナーを酸化し、前記第１のトレンチの幅狭部を埋め込む工程とを備える。
【００１１】
この発明の第４の態様に係る半導体集積回路装置の製造方法は、メモリセル部と周辺回路部とを有する半導体集積回路装置の製造方法であって、（１）半導体基板の前記メモリセル部に、第１の最小分離幅を有する幅狭部を含む第１のトレンチを、前記周辺回路部に、前記第１の最小分離幅よりも広い第２の最小分離幅を有する幅広部を含む第２のトレンチを形成する工程と、（２）前記第１、第２のトレンチが形成された半導体基板上に、シリコン酸化物ライナーを形成する工程と、（３）前記シリコン酸化物ライナー上に酸化障壁膜を形成する工程と、（４）前記酸化障壁膜上にＡＬＤ法を用いて第１の埋め込み材を形成する工程と、（５）前記第１の埋め込み材上にシリコンライナーを形成する工程と、（６）前記シリコンライナー上にＳＯＤ法、高密度プラズマＣＶＤ法、及び流動性ＣＶＤ法のいずれか一つを用いて第２の埋め込み材を形成し、前記周辺回路部の前記第２のトレンチを前記第２の埋め込み材によって埋め込む工程と、（７）前記シリコンライナーを酸化し、前記メモリセル部の前記第１のトレンチを埋め込む工程とを備える。
【発明の効果】
【００１２】
この発明によれば、素子の高集積度化がさらに進展し、素子分離用のトレンチのアスペクト比が大きくなったとしても素子分離領域の絶縁性の低下を抑制できるトレンチの埋め込み方法、及びそのトレンチの埋め込み方法を用いた半導体集積回路装置の製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】この発明の第１の実施形態に係るトレンチの埋め込み方法のシーケンスの一例を示す流れ図
【図２Ａ】図１中のステップ１における基板の状態を概略的に示す断面図
【図２Ｂ】図１中のステップ２における基板の状態を概略的に示す断面図
【図２Ｃ】図１中のステップ２における基板の状態を概略的に示す断面図
【図２Ｄ】図１中のステップ２における基板の状態を概略的に示す断面図
【図２Ｅ】図１中のステップ３における基板の状態を概略的に示す断面図
【図２Ｆ】図１中のステップ４における基板の状態を概略的に示す断面図
【図２Ｇ】図１中のステップ４における基板の状態を概略的に示す断面図
【図２Ｈ】図１中のステップ５における基板の状態を概略的に示す断面図
【図２Ｉ】図１中のステップ６における基板の状態を概略的に示す断面図
【図２Ｊ】図１中のステップ７における基板の状態を概略的に示す断面図
【図３】トレンチが形成されたシリコン基板の平面パターンの一例を示す平面図
【図４Ａ】図１中のステップ３の他例における基板の状態を概略的に示す断面図
【図４Ｂ】図１中のステップ３の他例における基板の状態を概略的に示す断面図
【図５】堆積時間とシリコン膜の膜厚との関係を示す図
【図６】図５中の破線枠Ａ内を拡大した拡大図
【図７】この発明の第２の実施形態に係るトレンチの埋め込み方法のシーケンスの一例を示す流れ図
【図８Ａ】図７中のステップ２１における基板の状態を概略的に示す断面図
【図８Ｂ】図７中のステップ２２における基板の状態を概略的に示す断面図
【図８Ｃ】図７中のステップ２３における基板の状態を概略的に示す断面図
【図８Ｄ】図７中のステップ２４における基板の状態を概略的に示す断面図
【図９】シリコン酸化物ライナー用成膜装置の一例を示す縦断面図
【図１０】図９に示す成膜装置の横断面図
【図１１】窒化及びシリコンライナー用成膜装置の一例を示す縦断面図
【図１２】第１の埋め込み材用成膜装置の一例を示す縦断面図
【図１３】ステップ２〜ステップ５を実施することが可能な成膜システムの一例を示すブロック図
【図１４】第２の実施形態に対応するためのシステム変更を模式的に示した図
【発明を実施するための形態】
【００１４】
以下、この発明の実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
【００１５】
（第１の実施形態）
図１はこの発明の第１の実施形態に係るトレンチの埋め込み方法のシーケンスの一例を示す流れ図である。図２Ａ〜図２Ｊは図１中のステップ１〜７における基板の状態を概略的に示す断面図である。
【００１６】
＜ステップ１：トレンチの形成＞
本実施形態においては、シーケンスの一例を半導体集積回路装置の製造方法の一例に従って説明する。
【００１７】
まず、図１中のステップ１に示すように、半導体基板の主表面にトレンチを形成する。
本実施形態においては、図２Ａに示すように、半導体基板、例えば、シリコン基板１の主表面に、幅が狭い幅狭部２Ｎと幅が広い幅広部２Ｗとを有する素子分離用のトレンチ２を形成する。幅狭部２Ｎにおける最小分離幅Ｄmin２Ｎは、幅広部２Ｗにおける最小分離幅Ｄmin２Ｗよりも狭い。このようなトレンチ２を備える半導体集積回路装置の例としては、内部にメモリセルを集積した半導体メモリ装置（例えば、ＤＲＡＭや一括消去型ＥＥＰＲＯＭなど）や、メモリ混載型半導体集積回路装置（例えば、メモリ混載システムＬＳＩなど）を挙げることができる。幅狭部２Ｎ及び幅広部２Ｗを有するトレンチ２が形成されたシリコン基板１の平面パターンの一例を図３に示す。
【００１８】
図３に示すように、幅狭部２Ｎは、メモリセルが形成されるメモリセル部に見ることができる。また、幅広部２Ｗは、メモリセルにデータを読み書きする回路や、メモリセルへの書き込みデータ及びメモリセルからの読み出しデータの入出力を行うＩ／Ｏ回路などが形成される周辺回路部に見ることができる。素子分離用のトレンチ２によってシリコン基板１の主表面にメサ状に区画された領域は、将来、例えば、トランジスタのソース／ドレイン領域などが形成される素子活性領域３となる領域である。メモリセルは大きな記憶容量を確保するため、微細、かつ、数多く形成される。このため、メモリセル部における素子活性領域３は小さく形成され、この結果、トレンチ２の最小分離幅Ｄmin２Ｎも狭くされる。これに対して、周辺回路部のトランジスタは、その駆動能力等を勘案して設計されなければならない。このため、周辺回路部のトランジスタはメモリセルに比較して大きく形成される。このため、周辺回路部における素子活性領域３は、メモリセル部における素子活性領域３に比較して大きく形成され、この結果、トレンチ２の最小分離幅Ｄmin２Ｗも上記最小分離幅Ｄmin２Ｎに比較して広くされる。
【００１９】
＜ステップ２：シリコン酸化物ライナーの形成＞
次に、ステップ２に示すように、主表面にトレンチ２が形成されたシリコン基板１上に、シリコン酸化物ライナーを形成する。  
本実施形態においては、シリコン酸化物ライナーを形成するにあたり、素子活性領域３の減少を抑制する目的で、以下に説明する三つの手順によりシリコン酸化物ライナーを形成する。
【００２０】
まず、図２Ｂに示すように、シリコン基板１の主表面上に、第１シード層４を形成する。具体的には、シリコン基板１を加熱し、加熱したシリコン基板１の表面にアミノシラン系ガスを流すことでシリコン基板１の主表面上に第１シード層４を形成する。
【００２１】
アミノシラン系ガスの例としては、
ＢＡＳ（ブチルアミノシラン）
ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）
ＤＭＡＳ（ジメチルアミノシラン）
ＢＤＭＡＳ（ビスジメチルアミノシラン）
ＴＤＭＡＳ（トリジメチルアミノシラン）、
ＤＥＡＳ（ジエチルアミノシラン）、
ＢＤＥＡＳ（ビスジエチルアミノシラン）、
ＤＰＡＳ（ジプロピルアミノシラン）、
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
等を挙げることができる。本例では、ＤＩＰＡＳを用いた。
【００２２】
第１シード層４を形成する際の処理条件の一例は、
ＤＩＰＡＳ流量：  ２００ｓｃｃｍ  
処  理  時  間：      １ｍｉｎ  
処  理  温  度：  ４００℃  
処  理  圧  力：  １３３．３Ｐａ（  １Ｔｏｒｒ）  
である。
【００２３】
第１シード層４を形成する工程は、シリコン原料をシリコン基板１の表面に吸着させやすくする工程である。本明細書では、第１シード層４を形成すると記載しているが、実際にはほとんど成膜されることはない。第１シード層４の厚さは、好ましくは単原子層レベルの厚さ程度であることが良い。具体的な第１シード層４の厚さを言及するならば、０．１ｎｍ以上０．３ｎｍ以下である。
【００２４】
次に、図２Ｃに示すように、第１シード層４上にシリコン膜５を形成する。具体的には、第１シード層４が形成されたシリコン基板１を加熱し、加熱したシリコン基板１の表面にシリコン原料ガスを流すことで、第１シード層４上にシリコン膜５を形成する。
【００２５】
シリコン原料ガスの例としては、アミノ基を含まないシラン系ガスを挙げることができる。アミノ基を含まないシラン系ガスの例としては、
ＳｉＨ４ 
Ｓｉ２Ｈ６ 
ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、及び  
ＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物  
の少なくとも一つを含むガスを挙げることができる。本例では、Ｓｉ２Ｈ６（ジシラン）を用いた。ＳｉＨ４（モノシラン）よりも高次のシラン、例えば、Ｓｉ２Ｈ６（ジシラン）は、薄膜成膜に適しているためである。Ｓｉ２Ｈ６（ジシラン）を用いて、第１シード層４上にシリコン膜５を形成すると、例えば、３ｎｍ未満の薄いシリコン膜５を得ることができる。
【００２６】
シリコン膜５を形成する際の処理条件の一例は、
ジシラン流  量：  ２００ｓｃｃｍ  
処  理  時  間：    １２ｍｉｎ  
処  理  温  度：  ４００℃  
処  理  圧  力：  １３３．３Ｐａ（  １Ｔｏｒｒ）  
である。
【００２７】
上記ジシラン流量、処理温度、および処理圧力の条件では、２ｎｍ程度の薄いアモルファスのシリコン膜５が形成される。
【００２８】
次に、図２Ｄに示すように、第１シード層４及びシリコン膜５を酸化し、シリコン酸化物ライナー６を形成する。
【００２９】
第１シード層４及びシリコン膜５を酸化する酸化方法は、基本的には如何なる方法でも良いが、中でも好適な酸化方法としてラジカル酸化を挙げることができる。ラジカル酸化は酸化力が強い。このため、シリコン膜５を低温、例えば、５００℃程度で酸化することができる。しかも、ラジカル酸化は、酸化の面方位依存性も少ない。このため、シリコン膜５、及びシリコン膜５下の第１シード層４のみを効率良く酸化することが可能である。例えば、シリコン膜５はアモルファスである。アモルファスのシリコン膜５を、熱酸化のような高温、例えば、７００℃程度を伴う酸化方法を用いて酸化すると、シリコン膜５の結晶化が進み、多結晶化してしまうことも考えられる。多結晶化したシリコン膜５に熱酸化を進めてしまうと、熱酸化の面方位依存性によってシリコン酸化物ライナー６は膜厚及び膜質ともに不均一なものになる。このような観点から、シリコン膜５を酸化する酸化方法としては、低温酸化が可能、かつ、酸化の面方位依存性が少ないラジカル酸化が好適である。
【００３０】
このように本実施形態では、第１シード層４の形成、シリコン膜５の形成、第１シード層４及びシリコン膜５の酸化の手順を踏むことにより、シリコン基板１を酸化せずに済む。この結果、シリコン基板１そのものから構成される素子活性領域３の減少を抑制することができる。
【００３１】
＜ステップ３：酸化障壁膜の形成＞
次に、ステップ３に示すように、酸化障壁膜を形成する。酸化障壁膜は、酸素を通し難い性質を持つ膜である。具体的な例は、シリコン窒化膜（ＳｉＮ）、シリコン酸窒化膜（ＳｉＯＮ）、及びシリコン炭窒化膜（ＳｉＣＮ）である。
【００３２】
また、酸化障壁膜の形成方法としては、シリコン酸化物ライナーを窒化する方法と、シリコン酸化物ライナー上に酸化障壁膜を形成する方法との二種類を挙げることができる。本実施形態においては、前者のシリコン酸化物ライナーを窒化する方法を例示する。
【００３３】
具体的には、図２Ｅに示すように、シリコン酸化物ライナー６を窒化し、シリコン酸化物ライナー６をシリコン酸窒化膜からなる酸化障壁膜７に変える。
【００３４】
尚、本実施形態においては、シリコン酸化物ライナー６を全て窒化しているが、シリコン酸化物ライナー６を部分的に窒化するようにしても良い。この場合には、図４Ａに示すように、シリコン酸化物ライナー６の表面部分に、シリコン酸窒化物を含む酸化障壁層７ａが形成される。
【００３５】
また、シリコン酸化物ライナー６上に酸化障壁膜となる物質を堆積した場合には、図４Ｂに示すように、シリコン酸化物ライナー６上に、酸化障壁膜７ｂが形成される。
【００３６】
＜ステップ４：シリコンライナーの形成＞
次に、ステップ４に示すように、酸化障壁膜７上にシリコンライナーを形成する。  
本実施形態においては、薄く、かつ、ステップカバレッジの良いシリコンライナーを形成する目的で、以下に説明する二つの手順によりシリコンライナーを形成する。
【００３７】
まず、図２Ｆに示すように、酸化障壁膜７上に、第２シード層８を形成する。具体的には、シリコン基板１を加熱し、加熱したシリコン基板１の表面にアミノシラン系ガスを流すことで酸化障壁膜７上に第２シード層８を形成する。アミノシラン系ガスの例は、第１シード層４の形成に使ったものと同じである。第２シード層８は、シリコン原料ガスを酸化障壁膜７の表面に吸着させやすくするためのもので、その厚さも第１シード層４と同様にほとんどなく、単原子層レベルの厚さ程度である。具体的な厚さを言及するならば、０．１ｎｍ以上０．３ｎｍ以下である。
【００３８】
第２シード層８を形成する際の処理条件の一例は、
ＤＩＰＡＳ流量：  ２００ｓｃｃｍ  
処  理  時  間：      １ｍｉｎ  
処  理  温  度：  ４００℃  
処  理  圧  力：  １３３．３Ｐａ（  １Ｔｏｒｒ）  
である。
【００３９】
次に、図２Ｇに示すように、第２シード層８上にシリコンライナー９を形成する。具体的には、第２シード層８が形成されたシリコン基板１を加熱し、加熱したシリコン基板１の表面にシリコン原料ガスを流すことで、第２シード層８上にシリコンライナー９を形成する。シリコン原料ガスの例としては、アミノ基を含まないシラン系ガスを挙げることができる。アミノ基を含まないシラン系ガスの例としては、シリコン膜５の形成に使ったものと同じである。
【００４０】
ただし、第２シード層８上に形成されるシリコンライナー９の膜厚は、例えば、トレンチ２の幅、特に、幅狭部２Ｎの幅を考慮して設定される。このため、アミノ基を含まないシラン系ガスは、シリコンライナー９の膜厚によって適したものが選択される。
【００４１】
例えば、シリコンライナー９の膜厚を３ｎｍ未満にしたい場合には、
（１）  第２シード層８を形成した後、モノシランよりも高次のシラン系ガス、例えば、ジシランを供給し、第２シード層８上にシリコンライナー９を形成する。
【００４２】
また、シリコンライナー９の膜厚を３ｎｍ以上５ｎｍ未満にしたい場合には、
（２）  第２シード層８を形成した後、モノシランよりも高次のシラン系ガス、例えば、ジシランを供給し、第２シード層８表面にシリコンを薄く吸着させる。次いで、ジシランよりも低次のシラン系ガス、例えば、モノシランを供給し、表面に薄くシリコンが吸着された第２シード層８上にシリコンライナー９を形成する。
【００４３】
また、シリコンライナー９の膜厚を５ｎｍ以上にしたい場合には、
（３）  第２シード層８を形成した後、モノシランを供給し、第２のシード層８上にシリコンライナー９を形成する。
【００４４】
本例では、上記（２）の手順を採用した。この場合のシリコンライナー９を形成する際の処理条件の一例は、
＜ジシラン供給＞
ジシラン流  量：  ２００ｓｃｃｍ  
処  理  時  間：  ４．３ｍｉｎ  
処  理  温  度：  ４００℃  
処  理  圧  力：  １３３．３Ｐａ（  １Ｔｏｒｒ）  
＜モノシラン供給＞
モノシラン流量：  ２００ｓｃｃｍ  
処  理  時  間：  ８ｍｉｎ  
処  理  温  度：  ４９０℃  
処  理  圧  力：  ５３．３Ｐａ（０．４Ｔｏｒｒ）  
である。
【００４５】
上記処理条件では、およそ３．５ｎｍ程度の薄いアモルファスのシリコンライナー９が形成される。
【００４６】
また、シリコンライナー９の厚さは、後に形成される埋め込み材料の縮小分を相殺するために、重要な役割を果たす。もちろん、相殺量は第２シード層８の微小な厚さとシリコンライナー９の厚さとの合計値で決まるが、第２シード層８はシリコン原料ガス、例えば、モノシランやジシランの吸着を促進させるための層であり、上述した通り、ほとんど厚さがない。このため、相殺量のほとんどはシリコンライナー９の膨張後の厚さが占めることになる。即ち、相殺量は、シリコンライナー９の厚さでほぼ決まる。
【００４７】
また、第２シード層８を形成しておくことによれば、薄く、かつ、ステップカバレッジの良いシリコンライナー９を形成することができる。薄く、かつ、ステップカバレッジの良いシリコンライナー９を形成できる理由の一つとして、第２シード層８を形成しておくことによって、インキュベーション時間が短くなることを挙げることができる。
【００４８】
図５に、堆積時間（処理時間）とシリコン膜の膜厚との関係を示す。図５は、シリコン窒化膜（ＳｉＮ）上に、シリコン（Ｓｉ）膜を形成した場合の実測値を示している。シリコン膜の膜厚は、堆積時間（処理時間）を３０ｍｉｎとしたとき、４５ｍｉｎとしたとき、及び６０ｍｉｎとしたときの３点で測定した。
【００４９】
図５中の線Ｉはアミノシラン系ガスを用いたシード層形成有り（プリフロー有りと記載される）の場合、線IIはシード層形成無し（プリフロー無しと記載される）の場合を示している。線Ｉ、IIは、測定された３つの膜厚を最小二乗法で直線近似した直線であり、式は次の通りである。
【００５０】
線Ｉ： ｙ ＝ 18.011ｘ − 27.739      …（１）  
線II： ｙ ＝ 18.091ｘ − 41.277      …（２）  
図５に示すように、プリフロー有りの場合、プリフロー無しに比較してシリコン膜の膜厚が増す傾向が明らかとなった。
【００５１】
上記（１）、（２）式をｙ＝０、即ちシリコン膜の膜厚を“０”としたとき、線Ｉ〜IIと堆積時間との交点を求めたものを図６に示す。なお、図６は図５中の破線枠Ａ内を拡大した拡大図に相当する。
【００５２】
図６に示すように、プリフロー有りの場合、シリコン膜の堆積が処理開始から約１．５ｍｉｎ（ｘ≒１．５４０）から始まる。これに対して、プリフロー無しの場合、シリコン膜の堆積は処理開始から約２．３ｍｉｎ（ｘ≒２．２８２）から始まる。
【００５３】
このように、シリコン窒化膜に対してアミノシラン系ガスをプリフローすることで、インキュベーション時間Ｔｉｎｃを、約２．３ｍｉｎから約１．５ｍｉｎに短縮することができる。
【００５４】
＜ステップ５：トレンチの幅狭部の埋め込み＞
次に、ステップ５に示すように、シリコンライナー９上に第１の埋め込み材を形成し、トレンチ２の幅狭部２Ｎを埋め込む。  
本実施形態では、第１の埋め込み材として、ＡＬＤ法を用いて形成されたＡＬＤ-シリコン酸化膜（ＡＬＤ-ＳｉＯ２）を用いる。これにより、図２Ｈに示すように、幅狭部２ＮはＡＬＤ-シリコン酸化膜１０によって埋め込まれ、幅広部２Ｗは、その幅広部２Ｗの凹凸形状に沿いつつ、ＡＬＤ-シリコン酸化膜１０によって被覆される。
【００５５】
なお、この工程の際、幅狭部２Ｎの内部には、ＡＬＤ-シリコン酸化膜１０によって完全に埋め込まれずに微小なシーム１１（隙間状に開いているつなぎ目）が入る。これは、ＡＬＤ-シリコン酸化膜１０のステップカバレッジに起因する。
【００５６】
＜ステップ６：トレンチの幅広部の埋め込み＞
次に、ステップ６に示すように、ＡＬＤ-シリコン酸化膜１０上に第２の埋め込み材を形成し、トレンチ２の幅広部２Ｗを埋め込む。  
本実施形態では、第２の埋め込み材として、焼成することで収縮する埋め込み材料を用いる。焼成することでシリコン酸化物に変化する材料の例としては、ＰＨＰＳ（ＰｅｒＨｙｄｒｏＰｏｌｙＳｉｌａｚａｎｅ：ＳｉＨ２ＮＨ）を主成分とする無機ポリマーを挙げることができる。ＰＨＰＳは、焼成することでシリコン酸化物に改質される性質を持つ流動性の物質であり、ＳＯＤ法を用いて形成される。これにより、図２Ｉに示すように、幅広部２Ｗは、ＰＨＰＳ膜１２によって埋め込まれる。
【００５７】
＜ステップ７：シリコンライナーの酸化＞
次に、ステップ７に示すように、シリコンライナー９を酸化する。シリコンライナー９の酸化は、ＰＨＰＳ膜１２及びＡＬＤ-シリコン酸化膜１０を通して行われる。このため、シリコンライナー９を完全に酸化するには時間がかかるが、本実施形態では酸素を通し難い酸化障壁膜７がシリコンライナー９の下に形成されている。このため、シリコン基板１に酸化が進むことが抑制され、シリコンライナー９を充分に酸化することが可能となる。
【００５８】
本実施形態では、シリコンライナー９を、水及び／又はヒドロキシ基を含む雰囲気中でウェット酸化する。ウェット酸化を選択した理由は、シリコンライナー９をＡＬＤ-シリコン酸化膜１０を通して酸化しなければならないためである。つまり、ドライ酸化よりも酸化力が強いウェット酸化を選択した。このウェット酸化の際、図２Ｊに示すように、ＰＨＰＳ膜１２は改質され、ＰＨＰＳ膜１２はシリコン酸化物膜１３に変わる。ＰＨＰＳ膜１２は、シリコン酸化物膜１３に変わるときに収縮する。この収縮量は、シリコンライナー９が酸化されシリコン酸化物膜１４に変化するときの膨張量によって相殺される。このため、図２Ｊに示すように、トレンチの幅広部２Ｗの内部に、ＰＨＰＳ膜１２の収縮に起因した隙間が生じることが抑制される。これとともに、トレンチ２の幅狭部２Ｎにおいては、その内部に生じていたシーム１１が、膨張したシリコン酸化物膜１４によって潰される。このため、トレンチ幅狭部２Ｎにおいても、その内部にシーム１１に起因した隙間が生じることが抑制される。
【００５９】
このようにして本実施形態によれば、トレンチ２の幅狭部２Ｎを酸化障壁膜７、第１の埋め込み材（ＡＬＤ-シリコン酸化膜１０）、シリコン酸化物膜１４によって隙間なく埋め込むことができ、また、トレンチ２の幅広部２Ｗを、上記幅狭部２Ｎを埋め込む絶縁物に加え、シリコン酸化物膜１３によってさらに埋め込むことによって隙間なく埋め込むことができる。
【００６０】
特に、トレンチ２の幅狭部２Ｎは、主としてＡＬＤ-シリコン酸化膜１０によって埋め込まれるので、トレンチ２の幅狭部２Ｎの内部にＰＨＰＳ膜１２を形成せずに済む。このため、素子の高集積度化がさらに進展し、トレンチ２のアスペクト比がさらに大きくなってきたとしても、ＰＨＰＳ膜１２の改質不足、並びにＳＯＤ法によるトレンチ２内部の埋め込みが困難になることは発生しない。
【００６１】
しかも、幅狭部２ＮにＡＬＤ-シリコン酸化膜１０のステップカバレッジに起因して隙間状のシーム１１が発生したとしても、シリコンライナー９をシリコン酸化物膜１４に変えて膨張させることで、発生したシーム１１を潰すことができる。このため、ＡＬＤ-シリコン酸化膜１０とシリコン酸化物膜１４とで幅狭部２Ｎは隙間なく埋め込むことができ、幅狭部２Ｎにおける絶縁性低下の可能性も軽減することができる。
【００６２】
よって、本実施形態によれば、素子の高集積度化がさらに進展し、素子分離用のトレンチのアスペクト比が大きくなったとしても、素子分離領域の絶縁性の低下を抑制できるトレンチ埋め込み方法、及びそのトレンチ埋め込み方法を用いた半導体集積回路装置の製造方法を得ることができる。
【００６３】
（第２の実施形態）
第１の実施形態においては、シリコンライナー９を形成（ステップ４）した後に、第１の埋め込み材を形成（ステップ５）した。これらステップ４及びステップ５は、その実施順序を入れ換えることもできる。第２の実施形態は、実施順序を入れ換えた場合の一例に関している。
【００６４】
図７はこの発明の第２の実施形態に係るトレンチの埋め込み方法のシーケンスの一例を示す流れ図である。図８Ａ〜図８Ｄは図７中のステップ２１〜２４における基板の状態を概略的に示す断面図である。
【００６５】
＜ステップ１〜３：トレンチ、シリコン酸化物ライナー、酸化障壁膜の形成＞
図７中のステップ１〜３は、第１の実施形態で説明したステップ１〜３と同様である。このため、その説明は省略する。
【００６６】
＜ステップ２１：第１の埋め込み材の形成＞
本実施形態においては、図７中のステップ２１に示すように、酸化障壁膜７上に第１の埋め込み材を形成する。第１の埋め込み材は、第１の実施形態と同様に、ＡＬＤ-シリコン膜１０である。
【００６７】
本実施形態においては第１の実施形態とは異なり、図８Ａに示すように、ＡＬＤ-シリコン酸化膜１０は、幅狭部２Ｎ及び幅広部２Ｗの双方ともに、それらの凹凸形状に沿いつつ、幅狭部２Ｎ及び幅広部２Ｗを被覆するように薄く形成するにとどめる。これは、ＡＬＤ-シリコン酸化膜１０が、図２Ｈ及び図２Ｉに示したようなシーム１１を生じたまま、幅狭部２Ｎを塞がないようにするための工夫である。ただし、ＡＬＤ-シリコン酸化膜１０の膜厚は薄ければ良い、というものではなく、後述する工程において、幅狭部２Ｎがシリコンライナーの膨張によって隙間なく塞ぐために必要な膜厚を持たせる。
【００６８】
＜ステップ２２：シリコンライナーの形成＞
次に、ステップ２２に示すように、ＡＬＤ-シリコン酸化膜１０上にシリコンライナーを形成する。
【００６９】
本実施形態においては、図８Ｂに示すように、シリコンライナー９の形成は第１の実施形態と同様であり、ＡＬＤ-シリコン酸化膜１０上に第２のシード層８を形成してから、シリコンライナー９を形成する。シリコンライナー９を形成する前に、ＡＬＤ-シリコン酸化膜１０上にアミノシラン系ガスを供給して第２のシード層８を形成しておくことにより、第１の実施形態と同様に、薄く、かつ、ステップカバレッジの良いシリコンライナー９を得ることができる。
【００７０】
＜ステップ２３：トレンチの幅広部の埋め込み＞
次に、ステップ２３に示すように、シリコンライナー９上に第２の埋め込み材を形成し、トレンチ２の幅広部２Ｗを埋め込む。  
本実施形態においても、第１の実施形態と同様に第２の埋め込み材として、焼成することで収縮する埋め込み材料、例えば、ＰＨＰＳを主成分とする無機ポリマーを用いる。この無機ポリマーを、ＳＯＤ法を用いてシリコンライナー９上に塗布し、ＰＨＰＳ膜１２を形成する。これにより、幅広部２Ｗは、ＰＨＰＳ膜１２によって埋め込まれる。ただし、幅狭部２Ｎにおいては、シリコンライナー９が形成されていることによって間口が狭く、無機ポリマーが幅狭部２Ｎに浸透し難い状態になっている。このため、図８Ｃに示すように、ボイド１５を生じることがある。
【００７１】
＜ステップ２４：シリコンライナーの酸化、及びトレンチの幅狭部の埋め込み＞
次に、ステップ２４に示すように、シリコンライナー９を酸化する。  
本実施形態においては、シリコンライナー９を、ＰＨＰＳ膜１２を通して第１の実施形態と同様にウェット酸化する。この酸化によって、図８Ｄに示すように、ＰＨＰＳ膜１２は改質され、ＰＨＰＳ膜１２はシリコン酸化物膜１３に変わる。本実施形態においても、ＰＨＰＳ膜１２の収縮量は、シリコンライナー９が酸化されシリコン酸化物膜１４に変化するときの膨張量によって相殺される。このため、第１の実施形態と同様に、トレンチの幅広部２Ｗの内部にＰＨＰＳ膜１２の収縮に起因した隙間が生じることが抑制される。
【００７２】
なお、シリコンライナー９は、例えば、Ｏ２雰囲気のみのドライ酸化を適用することも可能ではあるが、ＰＨＰＳ膜１２の改質を同時に行うことを考えると、水及び／又はヒドロキシ基を含むウェット雰囲気で酸化する方が良い。このことは、第１の実施形態においても同様である。
【００７３】
また、トレンチ２の幅狭部２Ｎにおいては、その内部にボイド１５が生じていたとしても、生じていたボイド１５は、膨張したシリコン酸化物膜１４によって潰すことができる。このため、トレンチ幅狭部２Ｎにおいては、その内部にボイド１５に起因した隙間が生じることを抑制しつつ、内部を埋め込むことができる。
【００７４】
このように、本実施形態においても、第１の実施形態と同様にトレンチ２の幅狭部２Ｎは、酸化障壁膜７、第１の埋め込み材（ＡＬＤ-シリコン酸化膜１０）、及びシリコン酸化物膜１４によって隙間なく埋め込むことができ、トレンチ２の幅広部２Ｗは、上記幅狭部２Ｎを埋め込む絶縁物に加え、シリコン酸化物膜１３によって隙間なく埋め込むことができる。
【００７５】
よって、本実施形態においても、素子の高集積度化がさらに進展し、素子分離用のトレンチのアスペクト比が大きくなったとしても、素子分離領域の絶縁性の低下を抑制できるトレンチ埋め込み方法、及びそのトレンチ埋め込み方法を用いた半導体集積回路装置の製造方法が得られる、という利点を得ることができる。
【００７６】
（成膜装置）
次に、シリコン酸化物ライナー、酸化障壁膜、第１の埋め込み材、及びシリコンライナーを成膜することが可能な成膜装置の例を説明する。
【００７７】
＜シリコン酸化物ライナー用成膜装置＞
図９はシリコン酸化物ライナー用成膜装置の一例を示す縦断面図、図１０は図９に示す成膜装置の横断面図である。なお、図１０においては、加熱装置を省略している。
【００７８】
図９に示すように、シリコン酸化物ライナー用成膜装置１００は、下端が開口された有天井の円筒体状の処理容器１０１を有している。処理容器１０１の全体は、例えば、石英により形成されている。処理容器１０１内の天井には、石英製の天井板１０２が設けられて封止されている。また、処理容器１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
【００７９】
マニホールド１０３は処理容器１０１の下端を支持している。マニホールド１０３の下方から、被処理体として多数枚、例えば、５０〜１００枚の半導体ウエハ（シリコン基板）Ｗを多段に載置可能な石英製のウエハボート１０５が処理容器１０１内に挿入可能となっている。ウエハボート１０５は３本の支柱１０６を有し（図１０参照）、支柱１０６に形成された溝により多数枚のウエハＷが支持されるようになっている。
【００８０】
ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置される。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。
【００８１】
そして、回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられており、回転軸１１０を気密にシールしつつ回転可能に支持している。また、蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されており、これにより処理容器１０１内のシール性を保持している。
【００８２】
回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられており、ウエハボート１０５および蓋部１０９等を一体的に昇降して処理容器１０１内に対して挿脱されるようになっている。なお、テーブル１０８を蓋部１０９側へ固定して設け、ウエハボート１０５を回転させることなくウエハＷの処理を行うようにしてもよい。
【００８３】
成膜装置１００は、酸化剤含有ガス供給機構１１４、アミノシラン系ガス供給機構１１５、アミノ基を含まないシラン系ガス供給機構１１６（以下、アミノ基を含まないシラン系ガスをシラン系ガスと略す）、及び不活性ガス供給機構１１７を備えている。酸化剤含有ガス供給機構１１４は、処理容器１０１内へ酸化剤含有ガスを供給する。アミノシラン系ガス供給機構１１５は、同じく処理容器１０１内へアミノシラン系ガスを供給する。シラン系ガス供給機構１１６も、同じく処理容器１０１内へシラン系ガスを供給する。不活性ガス供給機構１１７は、同じく処理容器１０１内へ不活性ガスを供給する。不活性ガスは、処理容器１０１内部のパージガスとして、及び希釈ガスとして使用される。
【００８４】
酸化剤含有ガスの酸化剤の例としては、酸素ガス（Ｏ２ガス）、水蒸気（Ｈ２Ｏベーパー）などを挙げることができる。また、アミノシラン系ガス、及びシラン系ガスの例は、第１の実施形態において例示した通りである。また、不活性ガスの例としては、窒素ガス（Ｎ２ガス）、アルゴンガス（Ａｒガス）を挙げることができる。
【００８５】
酸化剤含有ガス供給機構１１４は、酸化剤含有ガス供給源１１８ａと、酸化剤含有ガス供給源１１８ａから酸化剤含有ガスを導く酸化剤含有ガス供給配管１１９ａと、酸化剤含有ガス供給配管１１９ａに接続され、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸化剤含有ガス分散ノズル１２０ａとを有している。酸化剤含有ガス分散ノズル１２０ａの垂直部分には、複数のガス吐出孔１２１ａが所定の間隔を隔てて形成されており、各ガス吐出孔１２１ａから水平方向に処理容器１０１に向けて略均一に酸化剤含有ガスを吐出することができるようになっている。
【００８６】
アミノシラン系ガス供給機構１１５は、アミノシラン系ガス供給源１１８ｂと、アミノシラン系ガス供給源１１８ｂからアミノシラン系ガスを導くアミノシラン系ガス供給配管１１９ｂと、アミノシラン系ガス供給配管１１９ｂに接続された、アミノシラン系ガス分散ノズル１２０ｂとを有している。アミノシラン系ガス分散ノズル１２０ｂもまた、酸化剤含有ガス分散ノズル１２０ａと同様に、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなり、その垂直部分には、複数のガス吐出孔１２１ｂが所定の間隔を隔てて形成されている。
【００８７】
シラン系ガス供給機構１１６は、シラン系ガス供給源１１８ｃと、シラン系ガス供給源１１８ｃからシラン系ガスを導くシラン系ガス供給配管１１９ｃと、シラン系ガス供給配管１１９ｃに接続された、シラン系ガス分散ノズル１２０ｃとを有している。シラン系ガス分散ノズル１２０ｃも、アミノシラン系ガス分散ノズル１２０ｂと同様に、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなり、その垂直部分には、複数のガス吐出孔１２１ｃ（図１０参照）が所定の間隔を隔てて形成されている。
【００８８】
不活性ガス供給機構１１７は、不活性ガス供給源１１８ｄと、不活性ガス供給源１１８ｄから不活性ガスを導く不活性ガス供給配管１１９ｄと、不活性ガス供給配管１１９ｄに接続され、マニホールド１０３の側壁を貫通して設けられたパージガスノズル１２１とを有している。
【００８９】
酸化剤含有ガス供給配管１１９ａ、アミノシラン系ガス供給配管１１９ｂ、シラン系ガス供給配管１１９ｃ、及び不活性ガス供給配管１１９ｄには、それぞれ開閉弁１２２ａ〜１２２ｄと、流量制御器１２３ａ〜１２３ｄとが設けられている。これにより、酸化剤含有ガス、アミノシラン系ガス、シラン系ガス、及び不活性ガスは、それぞれ独立し、かつ、それぞれ流量を制御しつつ、処理容器１０１内に供給することが可能になっている。
【００９０】
処理容器１０１の側壁の一部には、酸化剤含有ガスのプラズマを形成するプラズマ生成機構１２４が形成されている。プラズマ生成機構１２４は、プラズマ区画壁１２５を有する。プラズマ区画壁１２５は、処理容器１０１の側壁に形成された開口１０１ａを覆うように、処理容器１０１の外壁に気密に溶接されている。開口１０１ａは、処理容器１０１の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長く形成されている。これは、ウエハボート１０５に多段に保持された全てのウエハＷに対して、プラズマ、及びラジカルを、開口１０１ａを介して均一に供給するためである。また、プラズマ区画壁１２５は断面コ字状をなし、開口１０１ａの形状にあわせて上下に細長く形成され、例えば、石英で形成される。このようなプラズマ区画壁１２５を形成することにより、処理容器１０１の側壁の一部が凸状に外側へ突出した状態となり、プラズマ区画壁１２５の内部空間が処理容器１０１の内部空間に一体的に連通された状態となる。
【００９１】
プラズマ生成機構１２４は、一対のプラズマ電極１２６と、高周波電源１２７と、高周波電源１２７から高周波電力を供給する給電ライン１２８とを備えている。一対のプラズマ電極１２６は、プラズマ区画壁１２５の形状にあわせて細長く形成され、プラズマ区画壁１２５の両側壁の外面に上下方向に沿って互いに対向するようにして配置されている。
【００９２】
酸化剤含有ガス分散ノズル１２０ａは、処理容器１０１内を上方向に延びていく途中で、処理容器１０１の外側に向けて屈曲され、プラズマ区画壁１２５内の最も奥の部分（処理容器１０１の中心から最も離れた部分）に沿って上方に向けて起立されている。このため、高周波電源１２７がオンされて一対のプラズマ電極１２６間に高周波電界が形成されると、酸化剤含有ガス分散ノズル１２０ａのガス吐出孔１２１ａから噴射された酸化剤含有ガスがプラズマ化されて処理容器１０１の中心に向けて拡散しながら流れる。例えば、高周波電源１２７から、１３．５６ＭＨｚの高周波電圧を一対のプラズマ電極１２６に印加すると、プラズマ区画壁１２５の内部空間に酸化剤含有ガスのプラズマが発生する。発生したプラズマ中には酸素ラジカルが含まれており、この酸素ラジカルを用いて、第１、第２の実施形態のステップ２、即ち、第１シード層４及びシリコン膜５のラジカル酸化を行うことができる。なお、高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。
【００９３】
プラズマ区画壁１２５の外側には、プラズマ区画壁１２５を覆うように、例えば、石英よりなる絶縁保護カバー１２９が取り付けられている。
【００９４】
処理容器１０１の開口１０１ａの反対側の部分には、処理容器１０１内を真空排気するための排気口１３０が設けられている。排気口１３０は処理容器１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理容器１０１の排気口１３０に対応する部分には、排気口１３０を覆うように断面コ字状に成形された排気口カバー部材１３１が溶接により取り付けられている。排気口カバー部材１３１は、処理容器１０１の側壁に沿って上方に延びており、処理容器１０１の上方にガス出口１３２を規定している。ガス出口１３２には、真空ポンプ等を含む排気機構１３３が接続される。排気機構１３３は、処理容器１０１内を排気することで処理に使用した処理ガスの排気、及び処理容器１０１内の圧力を処理に応じた処理圧力とする。
【００９５】
処理容器１０１の外周には筒体状の加熱装置１３４が設けられている。加熱装置１３４は、処理容器１０１内に供給されたガスを活性化するとともに、処理容器１０１内に収容されたウエハＷを加熱する。
【００９６】
成膜装置１００の各部の制御は、例えば、マイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
【００９７】
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理が実施される。
【００９８】
本例では、コントローラ１５０の制御のもと、第１、第２の実施形態におけるステップ２の処理を順次実施し、シリコン酸化物ライナー６を形成する。
【００９９】
＜窒化及びシリコンライナー用成膜装置＞
図１１は窒化及びシリコンライナー用成膜装置の一例を示す縦断面図である。
【０１００】
図１１に示すように、窒化及びシリコンライナー成膜装置２００が、シリコン酸化物ライナー成膜装置１００と異なるところは、プラズマ生成機構１２４を持たないこと、酸化剤含有ガス供給機構１１４に代えて、窒化剤含有ガス供給機構１３５を持つことである。
【０１０１】
窒化剤含有ガス供給機構１３５は、処理容器１０１内へ窒化剤含有ガスを供給する。窒化剤含有ガスの例としては、アンモニア（ＮＨ３）含有ガス、窒素酸化物（ＮＯ）含有ガス、並びにアンモニア及び窒素酸化物含有ガスを挙げることができる。
【０１０２】
窒化剤含有ガス供給機構１３５は、窒化剤含有ガス供給源１１８ｅと、窒化剤含有ガス供給源１１８ｅから窒化剤含有ガスを導く窒化剤含有ガス供給配管１１９ｅと、窒化剤含有ガス供給配管１１９ｅに接続された、窒化剤含有ガス分散ノズル１２０ｄとを有している。窒化剤含有ガス分散ノズル１２０ｄも、アミノシラン系ガス分散ノズル１２０ｂなどと同様に、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなり、その垂直部分には、複数のガス吐出孔１２１ｄが所定の間隔を隔てて形成されている。
【０１０３】
窒化剤含有ガス供給配管１１９ｅには、開閉弁１２２ｅと、流量制御器１２３ｅとが設けられている。これにより、窒化剤含有ガス、アミノシラン系ガス、シラン系ガス、及び不活性ガスは、それぞれ独立し、かつ、それぞれ流量を制御しつつ、処理容器１０１内に供給することが可能になっている。
【０１０４】
成膜装置２００は、コントローラ１５０の制御のもと、第１の実施形態のステップ３（酸化障壁膜の形成）を実施する。これにより、シリコン酸化膜ライナー６に窒化剤含有ガスが供給され、シリコン酸化膜ライナー６が窒化され、シリコン酸窒化膜からなる酸化障壁膜７が形成される。
【０１０５】
引き続き、コントローラ１５０の制御のもと、第１の実施形態のステップ４（シリコンライナーの形成）を実施する。これにより、酸化障壁膜７上にシリコンライナー９が形成される。
【０１０６】
なお、第１の実施形態において説明した（２）の手順を実施する場合には、例えば、シラン系ガス供給機構１１６に、モノシランガス供給源と、モノシランよりも高次のシランガス、例えば、ジシランガス供給源とを持たせ、モノシランガスかジシランガスかを選択してシラン系ガス分散ノズル１２０ｃに供給できるように構成すれば良い。
【０１０７】
＜第１の埋め込み材用成膜装置＞
図１２は第１の埋め込み材用成膜装置の一例を示す縦断面図である。
【０１０８】
図１２に示すように、第１の埋め込み材用成膜装置３００が、窒化及びシリコンライナー成膜装置２００と異なるところは、窒化剤含有ガス供給機構１３５、アミノシラン系ガス供給機構１１５、及びシラン系ガス供給機構１１６に代えて、酸素含有ガス供給機構１３６、及びシリコン原料ガス供給機構１３７を持つことである。
【０１０９】
酸素含有ガス供給機構１３６は、酸素含有ガス供給源１１８ｆと、酸素含有ガス供給源１１８ｆから酸素含有ガスを導く酸素含有ガス供給配管１１９ｆと、酸素含有ガス供給配管１１９ｆに接続された、酸素含有ガス分散ノズル１２０ｅとを有している。酸素含有ガス分散ノズル１２０ｅも、アミノシラン系ガス分散ノズル１２０ｂなどと同様に、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなり、その垂直部分には、複数のガス吐出孔１２１ｅが所定の間隔を隔てて形成されている。酸素含有ガスの例としては、酸素ガス（Ｏ２ガス）を挙げることができる。
【０１１０】
シリコン原料ガス供給機構１３７も同様に、シリコン原料ガス供給源１１８ｇと、シリコン原料ガス供給源１１８ｇからシリコン原料ガスを導くシリコン原料ガス供給配管１１９ｇと、シリコン原料ガス供給配管１１９ｇに接続された、シリコン原料ガス分散ノズル１２０ｆとを有している。シリコン原料ガス分散ノズル１２０ｆも、アミノシラン系ガス分散ノズル１２０ｂなどと同様に、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなり、その垂直部分には、図示せぬ複数のガス吐出孔が所定の間隔を隔てて形成されている。シリコン原料ガスの例としては、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）などを挙げることができる。
【０１１１】
酸素含有ガス供給配管１１９ｆ及びシリコン原料ガス供給配管１１９ｇには、それぞれ開閉弁１２２ｆ及び１２２ｇと、流量制御器１２３ｆ及び１２３ｇとが設けられている。これにより、酸素含有ガスとシリコン原料ガス、及び不活性ガスは、それぞれ独立し、かつ、それぞれ流量を制御しつつ、処理容器１０１内に供給することが可能になっている。
【０１１２】
成膜装置３００は、コントローラ１５０の制御のもと、第１の実施形態のステップ５を、シリコン原料ガスと酸素含有ガスを交互に供給するＡＬＤ法を用いて実施する。これにより、シリコンライナー９上に第１の埋め込み材、例えば、ＡＬＤ-シリコン酸化膜１０が形成される。
【０１１３】
＜ステップ２〜ステップ５を実施する成膜システム＞
図１３は、ステップ２〜ステップ５を実施することが可能な成膜システムの一例を示すブロック図である。
【０１１４】
図１３に示すように、成膜システム４００は、図９〜図１２に示した成膜装置１００、２００、３００を備えている。
【０１１５】
ステップ１、即ち、トレンチ２が形成されたウエハＷは、ウエハボート１０５に保持された状態で成膜システム４００の成膜装置１００に搬入される。成膜装置１００において、ウエハＷにシリコン酸化膜ライナー６が形成されると（ステップ２）、ウエハＷはウエハボート１０５に保持された状態で成膜装置２００に搬入される。成膜装置２００において、ウエハＷにシリコンライナー９が形成されると（ステップ３、４）、ウエハＷはウエハボート１０５に保持された状態で成膜装置３００に搬入される。成膜装置３００において、ウエハＷに第１の埋め込み材、例えば、ＡＬＤ-シリコン酸化膜１０が形成されると（ステップ５）、ウエハＷはウエハボート１０５に保持された状態でステップ６、即ち、第２の埋め込み材の形成へと進められる。
【０１１６】
このように３つの成膜装置１００、２００、３００を、成膜システム４００の内部において直列に配置することで、ステップ２〜ステップ５を、ウエハＷに対して順次実施することができる。
【０１１７】
なお、第２の実施形態では、第１の実施形態のステップ４とステップ５との順序を入れ換えている。この場合には、図１４に示すように、成膜装置２００のアミノシラン系ガス供給源１１８ｂ及びシラン系ガス供給源１１８ｃを、成膜装置３００に移す一方、成膜装置３００の酸素含有ガス供給源１１８ｆ及びシリコン原料ガス供給源１１８ｇを成膜装置２００に移す。
【０１１８】
このように、ステップ４、５の入れ換えに応じてガス供給源を付け替えることで、第２の実施形態に従った処理が可能となる。
【０１１９】
例えば、図１３中の括弧書きに示すように、成膜装置２００において、第１の埋め込み材、例えば、ＡＬＤ-シリコン酸化膜１０が形成されると（ステップ２１）、ウエハＷはウエハボート１０５に保持された状態で成膜装置３００に搬入される。成膜装置３００において、ウエハＷにシリコンライナー９が形成されると（ステップ２２）、ウエハＷはウエハボート１０５に保持された状態でステップ２３、即ち、第２の埋め込み材の形成へと進めることができる。
【０１２０】
以上、この発明を二つの実施形態に従って説明したが、この発明は、上記二つの実施形態に限定されることは無く、種々変形可能である。
【０１２１】
例えば、上記実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。
【０１２２】
また、第２の埋め込み材として、ＳＯＤ法を用いたＰＨＰＳ膜１２を用いたが、ＳＯＤ法を用いて形成されたＰＨＰＳ膜１２に限らず、第２の埋め込み材として、高密度プラズマＣＶＤ法を用いて形成されたシリコン酸化物膜や、流動性ＣＶＤ法を用いて形成されたシリコン酸化物膜を用いることも可能である。これらのシリコン酸化物膜であっても、シリコン酸化物膜をキュアするための熱工程が必要である。この熱工程の際に、シリコンライナー９を酸化してシリコン酸化物膜１４に変化させ膨張させることで、第１、第２の実施形態と同様に、高密度プラズマＣＶＤ法や流動性ＣＶＤ法を用いて形成されたシリコン酸化物膜の収縮量を相殺できる、という利点を得ることができる。
【０１２３】
また、上記第１、第２の実施形態では、トレンチ２の幅狭部２Ｎと幅広部２Ｗとを埋め込む例を示したが、トレンチ２の幅狭部２Ｎを埋め込むのみの場合にも、この発明は適用できる。例えば、上記第１の実施形態によれば、図２Ｉから図２Ｊにかけて示したように、幅狭部２Ｎの内部に生じた隙間状のシーム１１を、シリコンライナー９をシリコン酸化物膜１４に変えて膨張させることで潰すことができる、という利点を得ることができるためである。
【０１２４】
同様に、上記第２の実施形態においても、図８Ｃから図８Ｄにかけて示したように、幅狭部２Ｎに生じたボイド１５を、シリコンライナー９をシリコン酸化物膜１４に変えて膨張させることで潰すことができる、という利点を得ることができる。  
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
【符号の説明】
【０１２５】
１…シリコン基板、２…トレンチ、４…第１シード層、５…シリコン膜、６…シリコン酸化物ライナー、７…酸化障壁膜、８…第２シード層、９…シリコンライナー、１０…ＡＬＤ-シリコン酸化膜、１２…ＰＨＰＳ膜、１３…シリコン酸化物膜、１４…シリコン酸化物膜。
【図１】
0005977002.tif 000002
【図２Ａ】
0005977002.tif 000003
【図２Ｂ】
0005977002.tif 000004
【図２Ｃ】
0005977002.tif 000005
【図２Ｄ】
0005977002.tif 000006
【図２Ｅ】
0005977002.tif 000007
【図２Ｆ】
0005977002.tif 000008
【図２Ｇ】
0005977002.tif 000009
【図２Ｈ】
0005977002.tif 000010
【図２Ｉ】
0005977002.tif 000011
【図２Ｊ】
0005977002.tif 000012
【図３】
0005977002.tif 000013
【図４Ａ】
0005977002.tif 000014
【図４Ｂ】
0005977002.tif 000015
【図５】
0005977002.tif 000016
【図６】
0005977002.tif 000017
【図７】
0005977002.tif 000018
【図８Ａ】
0005977002.tif 000019
【図８Ｂ】
0005977002.tif 000020
【図８Ｃ】
0005977002.tif 000021
【図８Ｄ】
0005977002.tif 000022
【図９】
0005977002.tif 000023
【図１０】
0005977002.tif 000024
【図１１】
0005977002.tif 000025
【図１２】
0005977002.tif 000026
【図１３】
0005977002.tif 000027
【図１４】
0005977002.tif 000028