(57)【特許請求の範囲】
【請求項１】
ペルチェ効果またはゼーベック効果を有する半導体材料によって形成されており、第１面と前記第１面の反対側の第２面とを有する素子部と、
互いに隣接する前記素子部同士を繋ぐように前記素子部の前記第１面と前記第２面とにそれぞれ接合されており、前記第１・第２面との接合部分において前記第１・第２面よりも面積が小さい一対の電極と、
半田によって形成されており、前記素子部の前記第１面あるいは前記第２面と前記電極とが対向する面同士を接合する面接合部と、前記第１面あるいは第２面と前記電極とによって形成される段差部を構成し、前記電極の側面と前記第１面あるいは前記第２面との間を充填するように形成されたフィレット部と、を有する接合部と、
を備えている熱電素子。
【請求項２】
前記電極は、略Ｉ字型の形状を有している、
請求項１に記載の熱電素子。
【請求項３】
前記電極の側面には、半田のヌレ性を向上させる表面処理層が設けられている、
請求項１または２に記載の熱電素子。
【請求項４】
前記表面処理層は、Ａｕ，Ａｇ，Ｓｎ，Ｒｈ，Ｐｄ，Ｎｉおよびハンダメッキのいずれかを含むめっき層である、
請求項３に記載の熱電素子。
【請求項５】
前記フィレット部は、前記電極の側面を覆うように形成されている、
請求項１から４のいずれかに記載の熱電素子。
【請求項６】
請求項１から５のいずれか１項に記載の熱電素子と、
複数の前記熱電素子が規則的に配列された基板と、
を備えた熱電モジュール。
【請求項７】
前記熱電素子は、少なくともモジュールの外側に配置されている、
請求項６に記載の熱電モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ペルチェ効果またはゼーベック効果を有する半導体材料によって構成される熱電素子およびこれを備えた熱電モジュールに関する。
【背景技術】
【０００２】
近年、一対の電極を介して接合されたｐ型半導体素子とｎ型半導体素子とを含む熱電素子に対して所定の方向へ電流を流すことで、熱電素子の一方の端部が発熱するとともに他方の端部が吸熱する、いわゆるペルチェ効果を利用したデバイスが用いられている。
【０００３】
例えば、特許文献１には、小型で吸熱量の大きい熱電モジュールを提供するために、ｐ型熱電素子およびｎ型熱電素子の幅を下部電極および上部電極の幅よりも大きくするとともに、ｐ型熱電素子およびｎ型熱電素子が電極上の配列方向およびこの配列方向に垂直な方向において下部電極および上部電極からはみ出るように配置された熱電モジュールの構成について開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−４８９１６号公報（平成１９年２月２２日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の熱電モジュールでは、以下に示すような問題点を有している。
すなわち、上記公報に開示された熱電モジュールでは、ｐ型・ｎ型熱電素子と電極との接合面において、ｐ型・ｎ型熱電素子よりも電極の方が小さい部分は存在しているものの、各熱電素子と電極とを接合する半田の形状については言及されていない。
【０００６】
このため、熱電素子の第１面側と第２面側とで大きな温度差が生じて、高温側の膨張と低温側の収縮とに起因した熱電モジュール全体の歪みが発生したとき、半田形状によってはモジュールを構成する複数の熱電素子（特に、外側に配置された熱電素子）について、熱電素子の電極への接合部近傍に応力が集中してしまい、熱電素子が破損してしまうおそれがある。
【０００７】
本発明の課題は、熱電モジュールに温度差がついて熱電モジュールに歪みが生じた場合でも、半導体素子への応力集中を回避して、熱電素子の破損を防止することが可能な熱電素子およびこれを備えた熱電モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
第１の発明に係る熱電素子は、素子部と、一対の電極と、接合部と、を備えている。素子部は、ペルチェ効果またはゼーベック効果を有する半導体材料によって形成されており、第１面と第１面の反対側の第２面とを有する。一対の電極は、互いに隣接する素子部同士を繋ぐように素子部の第１面と第２面とにそれぞれ接合されており、第１・第２面との接合部分において第１・第２面よりも面積が小さい。接合部は、半田によって形成されており、面接合部と、フィレット部と、を有する。面接合部は、素子部の第１面あるいは第２面と電極とが対向する面同士を接合する。フィレット部は、第１面あるいは第２面と電極とによって形成される段差部を構成し、電極の側面と第１面あるいは第２面との間を充填するように形成されている。
【０００９】
ここでは、いわゆるペルチェ効果を有する半導体材料によって形成された素子部の一方の面（第１面）とその反対側の面（第２面）にそれぞれ電極が接合された熱電モジュールにおいて、素子部の第１・第２面に接合される電極は、その接合面において素子部よりも面積が小さい。すなわち、接合面に垂直な方向から見た平面視において、接合面では素子部によって電極が覆われるように配置されている。そして、この第１・第２面と電極との接合部分では、電極の側面と電極からはみ出た素子部の段差部の面との間に、半田によって形成されたフィレット部が設けられている。
【００１０】
ここで、フィレットとは、素子部と電極との半田による接合において、電極からはみ出した半田の部分を言う。
これにより、素子部における発熱面と吸熱面との間の温度差によって熱電モジュール全体に曲げ応力が生じた場合でも、上記フィレット部の形状により、熱電素子近傍に応力が集中してしまうことを回避することが、できる。この結果応力集中に起因する熱電素子の破損を防止することができる。
【００１１】
第２の発明に係る熱電素子は、第１の発明に係る熱電素子であって、電極は、略Ｉ字型の形状を有している。
ここでは、互いに隣接する一対の素子部同士を繋ぐ電極の形状として、略Ｉ字型の形状を採用している。
【００１２】
これにより、略Ｉ字型の形状の中央部分が細くなっていることで、互いに隣接する素子部同士を電気的に繋ぎつつ、素子部と電極部とを接合する接合部への応力集中を最小限に抑制することができる。
【００１３】
第３の発明に係る熱電素子は、第１または第２の発明に係る熱電素子であって、電極の側面には、半田のヌレ性を向上させる表面処理層が設けられている。
これにより、素子部の第１・第２面と電極部とを接合する際に、電極部の側面にも半田がヌレ広がって、フィレット部を所望の形状にすることができる。
【００１４】
第４の発明に係る熱電素子は、第３の発明に係る熱電素子であって、表面処理層は、Ａｕ，Ａｇ，Ｓｎ，Ｒｈ，Ｐｄ，Ｎｉおよびハンダメッキのいずれかを含むめっき層である。
これにより、電極部の側面における半田のヌレ性を容易に向上させることができる。
【００１５】
第５の発明に係る熱電素子は、第１から第４の発明のいずれか１つに係る熱電素子であって、フィレット部は、前記電極の側面を覆うように形成されている。
これにより、より効果的に熱電素子近傍に応力が集中してしまうことを回避して、応力集中に起因する熱電素子の破損を防止することができる。
【００１６】
第６の発明に係る熱電モジュールは、第１から第５の発明のいずれか１つに係る熱電素子と、複数の前記熱電素子が規則的に配列された基板と、を備えている。
【００１７】
これにより、基板上に上記熱電素子を複数配置した熱電モジュールを構成することで、応力集中に起因する熱電素子の破壊を防止できるという上述した効果を得ることができる。
【００１８】
第７の発明に係る熱電モジュールは、第６の発明に係る熱電モジュールであって、熱電素子は、少なくともモジュールの外側に配置されている。
ここでは、複数の熱電素子を基板上に配置して構成される熱電モジュールにおいて、上述した構成の熱電素子を、少なくともモジュールの外側に配置している。
【００１９】
これにより、熱電モジュールの両面の温度差によって生じる曲げ応力の影響が最も大きくなる外側に、上記熱電素子を配置することで、モジュール両面の温度差によってモジュール全体に曲げ応力が生じた場合でも熱電素子の破壊を効果的に防止することができる。
【発明の効果】
【００２０】
本発明に係る熱電素子によれば、素子部における発熱面と吸熱面との間の温度差によって熱電モジュール全体に曲げ応力が生じた場合でも、上記接合部の形状によって熱電素子近傍に応力が集中してしまうことを回避して、応力集中に起因する熱電素子の破損を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）は、本発明の一実施形態に係る熱電素子を含む熱電モジュールの構成を示す斜視図。（ｂ）は、（ａ）のＸ部分の拡大図。
【図２】（ａ）は、図１の熱電モジュールを構成する上基板および上電極を示す平面図。（ｂ）は、図１の熱電モジュールを構成する下基板および下電極を示す平面図。
【図３】（ａ）は、図１の熱電モジュールの一部の構成を側面から見た透視図。（ｂ）は、（ａ）のＹ部分の拡大図。
【図４】図３（ｂ）のｎ型半導体素子と下電極との接合部分をＡ方向から見た構成を示す拡大図。
【図５】図４の下電極付近の構成を示す拡大平面図。
【図６】本発明の熱電モジュールの耐久性試験を実施する試験装置の構成を示す図。
【図７】図６の試験装置による試験結果を示すグラフ。
【図８】（ａ）は、本発明の一実施例に係る応力シミュレーションにおいて熱電素子を治具にセットした状態を示す図。（ｂ）は、熱電モジュールに歪みが生じた際の応力分布を示す図。
【図９】（ａ）は、図８（ｂ）のＢ−Ｂ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。（ｂ）は、図８（ｂ）のＣ−Ｃ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。
【図１０】（ａ）は、本発明の変形例に係る応力シミュレーションにおいて熱電素子を治具にセットした状態を示す図。（ｂ）は、熱電モジュールに歪みが生じた際の応力分布を示す図。
【図１１】（ａ）は、図１０（ｂ）のＢ−Ｂ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。（ｂ）は、図１０（ｂ）のＣ−Ｃ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。
【図１２】（ａ）は、本発明の変形例に係る応力シミュレーションにおいて熱電素子を治具にセットした状態を示す図。（ｂ）は、熱電モジュールに歪みが生じた際の応力分布を示す図。
【図１３】（ａ）は、図１２（ｂ）のＢ−Ｂ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。（ｂ）は、図１２（ｂ）のＣ−Ｃ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。
【図１４】（ａ）は、本発明の比較例に係る応力シミュレーションにおいて熱電素子を治具にセットした状態を示す図。（ｂ）は、熱電モジュールに歪みが生じた際の応力分布を示す図。
【図１５】（ａ）は、図１４（ｂ）のＢ−Ｂ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。（ｂ）は、図１４（ｂ）のＣ−Ｃ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。
【図１６】（ａ）は、従来例に係る応力シミュレーションにおいて熱電素子を治具にセットした状態を示す図。（ｂ）は、熱電モジュールに歪みが生じた際の応力分布を示す図。
【図１７】（ａ）は、図１６（ｂ）のＢ−Ｂ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。（ｂ）は、図１６（ｂ）のＣ−Ｃ’方向におけるｎ型あるいはｐ型半導体素子の応力分布を示すグラフ。
【発明を実施するための形態】
【００２２】
本発明の一実施形態に係る熱電素子１０を含む熱電モジュール５０について、図１（ａ）〜図５を用いて説明すれば以下の通りである。
［熱電モジュール５０］
本実施形態の熱電モジュール５０は、いわゆるペルチェ効果を利用した温度制御用デバイス、またはゼーベック効果を利用した発電デバイスとして各種デバイスに搭載されるものであって、図１（ａ）に示すように、基板（上下基板３１，３２）間に複数の熱電素子１０が規則的に配列させた状態で接合されて構成されている。
【００２３】
熱電素子１０は、略直方体形状を有するｎ型半導体素子（素子部）２１およびｐ型半導体素子（素子部）２２の上端面（第１面）と下端面（第２面）とに対して接合された上下一対の電極（上電極１１、下電極１２）に対して電圧を印加することで、例えば、ｎ型・ｐ型半導体素子２１，２２の上端面において吸熱現象、下端面において発熱現象を起こして、いわゆるペルチェ効果を得る。
【００２４】
ここで、ペルチェ効果とは、一対のｎ型半導体素子２１とｐ型半導体素子２２とを金属製の上電極１１を介して接合したπ型の熱電素子１０において、例えば、ｎ型半導体素子２１からｐ型半導体素子２２へ電流を流すとπ型の熱電素子１０の上端面において吸熱、下端面において発熱するペルチェモジュールの機能を意味している。
【００２５】
なお、熱電モジュール５０内に複数配列された熱電素子１０の詳細な構成については、後段にて詳述する。
上基板３１は、セラミックによって形成された板状の部材であって、図２（ａ）に示すように、規則的に配列された複数の上電極１１が、メッキ法によって形成される。なお、上電極１１については、Ｃｕ板を下処理したセラミックに半田付けすることで形成されていてもよい。
【００２６】
下基板３２は、上基板３１と同様にセラミックによって形成された板状の部材であって、図２（ｂ）に示すように、上基板３１よりも一方向において長くなっており、平面視において重複しない非重複領域を有している。そして、下基板３２は、上基板３１と同様に、上基板３１と対向する領域において、規則的に配列された複数の下電極１２がメッキ法によって形成される。また、上述した下基板３２における非重複領域にはリード線と接続される電力供給電極３３が設けられている。なお、上下基板３１，３２の大きさの関係については、上記関係に限定されるものではない。
【００２７】
なお、上基板３１および下基板３２を形成する材料としては、アルミナ（Al2O3）や窒化アルミ（AlN）、シリコンナイトライド（窒化ケイ素（Si3N4））等の絶縁性基板からなる熱交換基板を用いることができる。
【００２８】
電力供給電極３３は、下電極１２に対して外部から電圧を印加するために設けられており、後段にて詳述する上下電極１１，１２と同様に、Ｃｕ電極上に各種メッキ処理が施されている。
【００２９】
［熱電素子１０］
熱電素子１０は、図３（ａ）および図３（ｂ）に示すように、半導体素子（ｎ型半導体素子２１およびｐ型半導体素子２２）、上電極１１、下電極１２、および接合部１３を備えている。
【００３０】
（半導体素子）
本実施形態では、熱電素子１０に含まれる半導体素子は、一対のｎ型半導体素子２１およびｐ型半導体素子２２によって構成されている。そして、一対のｎ型半導体素子２１およびｐ型半導体素子２２は、それらの上端面同士あるいは下端面同士が上電極１１あるいは下電極１２を介して互いに接合されている。
【００３１】
ｎ型半導体素子２１、ｐ型半導体素子２２は、Ｂｉ２Ｔｅ３を母材とし、他の化合物を含む材料によって構成される。一般的に、Ｂｉ２Ｔｅ３は、金属、セラミックと比較してヤング率が低く、破壊強度も低く脆弱である。
【００３２】
ｎ型半導体素子２１およびｐ型半導体素子２２は、例えば、上電極１１を介して互いに接合されている場合、下端面に接合された下電極１２に対して電圧が印加されてＮからＰ方向へ電流が流れると、ペルチェ効果によってπ型の熱電素子１０の上面側において吸熱、下面側において発熱が起きる。これにより、熱電モジュール５０全体として吸熱および発熱の機能を持たせることができる。
【００３３】
また、ｎ型半導体素子２１およびｐ型半導体素子２２は、略直方体形状を有しており、その上端面側に上電極１１、下端面側に下電極１２がそれぞれ接合される。
なお、熱電モジュール５０を構成するｎ型半導体素子２１とｐ型半導体素子２２とは、図３（ａ）に示すように、互いに隣接する一方向において、上電極１１によってπ型に連結され、同方向において次に隣接するｐ型半導体素子２２とｎ型半導体素子２１とは、下電極１２によって逆向きのπ型に連結され、同方向においてさらに次に隣接するｎ型半導体素子２１とｐ型半導体素子２２とは、上電極１１によってπ型に連結されるのを繰り返して構成されている。
【００３４】
（上下電極１１，１２）
上電極１１および下電極１２は、Ｃｕ製の電極として設けられており、図２（ａ）および図２（ｂ）に示すように、上下基板３１，３２上に規則的に配列されている。そして、上下電極１１，１２は、一対の半導体素子（ｎ型半導体素子２１、ｐ型半導体素子２２）の上端面同士、下端面同士をそれぞれ電気的に接続するように、接合部１３を介して、ｎ型・ｐ型半導体素子２１，２２の上端面および下端面に対してそれぞれ接合されている。
【００３５】
ここで、上下電極１１，１２とｎ型・ｐ型半導体素子２１，２２の上端面、下端面との接合部分付近の詳細な構成について、図４を用いて説明すれば以下の通りである。
なお、図４では、説明の便宜上、下基板３２上に接合された下電極１２とｎ型半導体素子２１の下端面との接合部分の拡大図を示しているが、上基板３１上に接合された上電極１１とｎ型半導体素子２１の上端面との接合部分についても同様の構成を有しているものとする。また、ｐ型半導体素子２２の下端面と下電極１２との接合部分、上端面と上電極１１との接合部分についても、図４に示すｎ型半導体素子２１の下端面と下電極１２との接合部分と同様の構成を有しているものとする。
【００３６】
下電極１２は、図４に示すように、下基板３２上に直接形成されるとともに、ｎ型半導体素子２１の下端面と対向する表面および側面に、Ｎｉメッキ層１４およびＡｕメッキ層１５を有している。そして、下電極１２は、これらのＮｉメッキ層１４、Ａｕメッキ層１５、およびｎ型半導体素子２１の下端面に施されたバリア層２３を介して、ｎ型半導体素子２１の下端面に接合されている。
【００３７】
ここで、上記Ｎｉメッキ層１４、Ａｕメッキ層１５については、後述する接合部１３を形成する際の半田のヌレ性を向上させるために上下電極１１，１２に施される電極表面処理である。なお、ｎ型半導体素子２１の下端面には、予めメッキまたは溶着等の方法で半田が形成されており、濡れ性は確保されている。
【００３８】
さらに、上下電極１１，１２は、図５に示すように、平面視において略Ｉ字型の形状を有しており、電極部１２ａ，１２ｂおよび連結部１２ｃによって構成されている。
なお、ここでは説明の便宜上、下電極１２の構成について説明するが、図５に示すように、上下電極１１，１２は同じ形状を有しているものとする。
【００３９】
下電極１２は、図５に示すように、電極部１２ａ，１２ｂ、連結部１２ｃを有している。
電極部１２ａ，１２ｂは、平面視において略Ｉ字型の形状の両端に配置された太い部分を形成する。また、電極部１２ａ，１２ｂは、上述したｎ型・ｐ型半導体素子２１，２２の上端面および下端面に対して接合部１３を介して接合される。
【００４０】
また、電極部１２ａ，１２ｂは、熱電素子１０に組み込まれた状態において、図５に示すように、平面視においてｎ型・ｐ型半導体素子２１，２２の端面の面積よりも小さくなるように形成されている。すなわち、電極部１２ａ，１２ｂは、平面視においてその全体がｎ型・ｐ型半導体素子２１，２２の端面によって覆われており、連結部１２ｃの部分を除いて、ｎ型・ｐ型半導体素子２１，２２の端面が四方に突出している。
【００４１】
連結部１２ｃは、略Ｉ字型の形状の両端に配置された電極部１２ａ，１２ｂの間に配置されて、平面視において略Ｉ字型の細い部分を形成する。つまり、連結部１２ｃは、略Ｉ字型の下電極１２の平面視において、電極部１２ａ，１２ｂよりも幅が狭くなるように形成されている。また、連結部１２ｃは、図１（ｂ）および図５に示すように、熱電素子１０に組み込まれた状態において、その大部分がｎ型・ｐ型半導体素子２１，２２の上下の端面に接触しないように設けられている。
【００４２】
（接合部１３）
次に、上述したｎ型・ｐ型半導体素子２１，２２の上下端面と上下電極１１，１２とを接合する接合部１３の構成について、図３（ｂ）および図４を用いて説明すれば以下の通りである。
【００４３】
なお、図３（ｂ）では、説明の便宜上、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２との接合部分を示しているが、ｎ型・ｐ型半導体素子２１，２２の上端面と上電極１１との接合部分についても同様の構成であるものとする。また、図４では、説明の便宜上、ｎ型半導体素子２１の下端面と下電極１２との接合部分を示しているが、ｐ型半導体素子２２の下端面と下電極１２との接合部分、およびｎ型・ｐ型半導体素子２１，２２の上端面と上電極１１との接合部分についても同様の構成であるものとする。
【００４４】
接合部１３は、図３（ｂ）に示すように、ｎ型・ｐ型半導体素子２１，２２の下端面と、これらの端面よりも面積の小さい下電極１２の電極部１２ａ，１２ｂとを接合する際に、半田によって形成される。そして、接合部１３は、図４に示すように、互いに交差するｎ型半導体素子２１の下端面における下電極１２から外側にはみ出した段差部を形成する面と下電極１２の側面との間に半田が充填されたように形成されるフィレット部１３ａと、ｎ型半導体素子２１の下端面と下電極１２の対向面との間に挟まれる位置において半田層として形成された面接合部１３ｂと、を有している。
【００４５】
フィレット部１３ａは、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２の表面とを接合した際に、この接合部分からはみ出した余剰半田が下電極１２の側面の方へヌレ広がることで、図３（ｂ）および図４に示すように、上記段差部を形成するｎ型・ｐ型半導体素子２１，２２の下端面における下電極１２が接合されていない外側の平面と、これに交差する下電極１２の側面と、の間に形成されている。換言すれば、フィレット部１３ａは、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２の側面との間に、断面視において略三角形になるように半田がヌレ広がることで形成されている。よって、フィレット部１３ａは、下電極１２の電極部１２ａ，１２ｂの側面を取り囲むように形成されている。なお、フィレット部１３ａは、断面視において弧を描くような形状であってもよい。余剰半田のボリュームは、このフィレット部１３ａの膨らみ具合によってある程度許容される。
【００４６】
本実施形態では、熱電モジュール５０の製造工程において、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２の表面とを接合した際に余剰半田が所望の形状にヌレ広がるようにするために、上下電極１１，１２の側面に半田ヌレ性を向上させるための表面処理が施されている。具体的には、上述したように、上下電極１１，１２の側面は、Ｎｉメッキ層１４およびＡｕメッキ層１５が形成され、半田のヌレ性を向上させている。
【００４７】
これにより、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２の表面とを接合した際にはみ出した半田が、素子部に応力が集中し易い形状（例えば、エッジを含む形状、マウンド形状）となってしまうことを回避することができる。
【００４８】
面接合部１３ｂは、ｎ型・ｐ型半導体素子２１，２２の下端面と下電極１２の表面とを接合した際に、この接合部分からはみ出さずに残された半田によって形成されている。
本実施形態の熱電素子１０およびこれを備えた熱電モジュール５０では、以上のような構成により、熱電モジュール５０に電圧が印加された際に吸熱側の面と発熱側の面との温度差によって熱電モジュール５０全体に曲げ応力が生じた場合でも、上述した接合部１３（フィレット部１３ａ）の形状により、ｎ型・ｐ型半導体素子２１，２２付近に応力が集中してしまうことなく、下基板３２へ応力を分散させることができる。
【００４９】
これにより、ｎ型・ｐ型半導体素子２１，２２付近における応力集中を回避して、ｎ型・ｐ型半導体素子２１，２２の破壊を防止することができる。
以下、実施例および比較例等において、本発明の効果について以下で検証する。
【００５０】
［実施例１］
ここでは、上記実施形態に係る熱電モジュール５０に対して耐久性テストを実施した結果について説明する。
【００５１】
具体的には、テスト装置１００を用いて実際に熱電モジュール５０へ電力を供給し、熱電モジュール５０に電圧を印加して熱電モジュール５０に温度差を発生させる工程を繰り返し行い、所定サイクルごとに熱電モジュール５０全体の抵抗変化率を検出する耐久性を実施した結果について、図６および図７を用いて説明する。
【００５２】
テスト装置１００は、図６に示すように、電源１０１と、Ｔ型熱電対１０２，１０３と、１４ｐｉｎバタフライパッケージ１０４と、熱板１０５と、半田接合部１０６ａ、グリス層１０６ｂと、を備えている。
【００５３】
熱電モジュール５０は、１４ｐｉｎバタフライパッケージ１０４内に、半田接合部１０６ａによって固定されている。
熱電モジュール５０への電力は、電源１０１から１４ｐｉｎバタフライパッケージ１０４の端子１０８ａおよびリード線１０８ｂを経由して供給され、熱電モジュール５０の上下面の温度差を発生させる。
【００５４】
電源１０１は、上述した熱電モジュール５０のリード線１０８ｂに対して所定の電圧のＯＮ−ＯＦＦを繰り返し、温度差を繰り返し発生させる。
Ｔ型熱電対１０２，１０３は、熱電モジュール５０の上下の面の温度を測定するために、熱電モジュール５０の上基板３１の上面と、熱電モジュール５０の下基板３２の下面側に配置された熱板１０５内に設けられている。
【００５５】
熱板１０５は、Ｃｕ製の板状部材であって、グリス層１０６ｂを介して１４ｐｉｎバタフライパッケージ１０４が設けられている。
本実施例では、Ｉｍａｘ＝３．１Ａ、上基板サイズ１５ｍｍ×１５ｍｍ、下基板サイズ１５ｍｍ×１７ｍｍ、７２対、半導体素子と電極の接合半田がＳｎ９５Ｓｂ５であるモジュールを使用し、Ｉｍａｘの電流値を繰り返しＯＮ・ＯＦＦさせる試験を実施した。
【００５６】
試験条件は、以下の通りである。
・熱板      ：Ｔｈ＝８５℃
・吸熱面    ：Ｔｃ＝−５℃
・雰囲気    ：大気中
・パッケージ材質    ：Ｃｕ２０Ｗ８０
・パッケージとモジュールを接合する半田  ：ＢｉＳｎ
・通常電極モジュール
吸熱側基板  ：ＡｌＮ
放熱側基板  ：ＡｌＮ
・小電極モジュール
吸熱側基板  ：ＡｌＮ
放熱側基板  ：ＡｌＮ
【００５７】
図７は、上記テスト装置１００を用いて、本発明に係る熱電モジュール（小電極）と、半導体素子と電極との接合面において半導体素子の面積よりも電極の面積が大きい従来の熱電モジュール（通常電極）との耐久性テストを実施した結果を示している。
なお、図７に示すグラフでは、横軸に繰り返しの回数（サイクル数）、縦軸に熱電モジュール５０のリード間の抵抗変化率（ΔＲ（％））を示している。
ここで、抵抗変化率（ΔＲ（％））は、次のように定義される。
ΔＲ（％）＝（Ｒ２−Ｒ１）／Ｒ１×１００  （％）
Ｒ１：試験前（０サイクル）の抵抗値
Ｒ２：試験後の抵抗値
【００５８】
図７は、上記テスト装置１００を用いて、本発明に係る熱電モジュール（小電極）と、半導体素子と電極との接合面において半導体素子の面積よりも電極の面積が大きい従来の熱電モジュール（通常電極）との耐久性テストを実施した結果を示している。
【００５９】
なお、図７に示すグラフでは、縦軸に抵抗変化率（ΔＲ（％））、横軸に繰り返しの回数（サイクル数）を示している。
図７のグラフから明らかなように、従来の熱電モジュール（通常電極）のテスト結果と比較して、本発明の熱電モジュール（小電極）のテスト結果の方が、グラフの傾きが小さいことが分かる。
【００６０】
すなわち、本発明に係る熱電モジュールの構成によれば、熱電モジュールの上面と下面とに温度差が生じる状態を繰り返した場合でも、従来の熱電モジュールと比較して、抵抗変化率の増加を抑制することができることが分かった。
【００６１】
ここで、熱電モジュール全体の抵抗変化率が小さいとは、耐久性試験を所定サイクルごとに実施した際のｐ型・ｎ型半導体素子に生じる通電を阻害する方向に発生・進展するクラックが抑制されており、熱電モジュール５０の電気的特定にほとんど影響を及ぼしていないことを意味している。逆に、熱電モジュール全体の抵抗変化率が大きいとは、所定サイクルごとにｐ型・ｎ型半導体素子の曲げ強度を超える応力が素子に生じて横クラックが発生してしまった結果として、熱電モジュールの電気的特性が低下したために、印加された電圧に対する抵抗値が大きくなってきていることを意味している。
【００６２】
以上の結果、通常電極を用いた従来の熱電モジュールでは、耐久性試験によって熱電素子の破壊が発生したことが推測される結果が得られた。一方で、本発明に係る熱電モジュールでは、同様に耐久性試験によってｐ型・ｎ型半導体素子の破壊の発生を抑制できたと推測される結果が得られた。
【００６３】
［実施例２］
次に、上記実施形態と同様の構成を備えた熱電モジュールに含まれる熱電素子（ｎ型半導体素子２１）を電極（下電極１２）とともに基板（下基板３２）に接合した状態で、上端面に治具１０７を接合し、電極と熱電素子との接合部分付近における素子部の応力分布を検証したシミュレーション結果について、図８（ａ）〜図９（ｂ）を用いて説明する。
【００６４】
すなわち、本実施例に係る熱電モジュールは、製造工程において、適量の半田量が漏れ出して下電極１２の側面全体を覆うようにヌレ広がり、好ましいフィレット部１３ａが形成された状態を示している。
【００６５】
図８（ａ）は、本発明に係る熱電素子の一部として、ｎ型半導体素子２１および下電極１２を、下基板３２上に半田によって形成される接合部１３によって接合し、その上端面に治具１０７を固定した状態を示している。
【００６６】
図８（ｂ）は、図８（ａ）の構成に対応しており、熱電モジュール全体に曲げ応力が生じた状態を模擬的に再現するために、矢印方向から所定の押圧力を付加した際に生じる応力分布を示している。図８（ｂ）に示すように、ｎ型半導体素子２１の下端面と下電極１２との接合部分付近においては、ｎ型半導体素子２１付近よりも基板３２寄りの位置に大きな応力が生じていることが分かる。本実施形態では、ｎ型半導体素子について記載しているがｐ型半導体素子についても基本的に同様である。
【００６７】
これにより、本発明の構成によれば、熱電モジュールの上面と下面との温度差によってモジュール全体に曲げ応力が生じた場合でも、ｎ型半導体素子２１に応力が集中してしまうことを回避して、ヤング率および破壊強度の高い基板３２および電極１２に転化することが可能になる。これにより、熱電素子の破壊を抑制することができ、熱電モジュールの耐久性を向上させることができることが分かった。
【００６８】
次に、図９（ａ）は、図８（ｂ）の応力分布図におけるＢ−Ｂ’方向における応力分布を示すグラフである。つまり、図９（ａ）の横軸は、図８（ｂ）の点Ｂから点Ｂ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。ただし、応力の値はシミュレーション値であり、現実の応力を現しているものではない。各実施例、比較例の相対的な違いを見るために算出したものである。
【００６９】
図９（ｂ）は、図８（ｂ）の応力分布図におけるＣ−Ｃ’方向における応力分布を示すグラフである。つまり、図９（ｂ）の横軸は、図８（ｂ）の点Ｃから点Ｃ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【００７０】
図９（ａ）のグラフから分るように、ｎ型半導体素子２１の幅方向に対応するＢ−Ｂ’方向においては、両端部分にやや応力の高い部分が存在している。
また、図９（ｂ）のグラフから分るように、ｎ型半導体素子２１の縦方向に対応するＣ−Ｃ’方向においては、応力分布はなだらかに変化している。なお、本実施例では、ｎ型半導体素子について記載しているがｐ型半導体素子についても基本的に同様である。
【００７１】
以上のことから、本実施例に係る熱電素子では、素子付近に応力が集中した部分は存在していないことが分かった。この結果、本実施例の構成によれば、熱電モジュールに曲げ応力が生じた場合でも、熱電素子近傍に応力集中部位は生じることはないため、応力集中による素子の破壊を防止することができる。
【００７２】
［実施例３］
次に、本発明の変形例に係る熱電モジュールに含まれる熱電素子（ｎ型半導体素子２１）を電極（下電極１２）とともに基板（下基板３２）に接合した状態で、上端面に治具１０７を接合し、電極と熱電素子との接合部分付近における応力分布を検証したシミュレーション結果について、図１０（ａ）〜図１１（ｂ）を用いて説明する。
【００７３】
なお、本実施例に係る熱電モジュールは、製造工程において電極１２の側面の大きさに対して十分な量の半田が漏れ出しておらず、電極１２の側面上端部分のみにフィレット部１３ａが形成されているという点で上記実施例２とは異なっている。
【００７４】
図１０（ａ）は、本発明に係る熱電素子の一部として、ｎ型半導体素子２１および下電極１２を、下基板３２上に半田によって形成される接合部１３によって接合し、その上端面に治具１０７を固定した状態を示している。
【００７５】
図１０（ｂ）は、図１０（ａ）の構成に対応しており、熱電モジュール全体に曲げ応力が生じた状態を模擬的に再現するために、矢印方向から所定の押圧力を付加した際に生じる応力分布を示している。図１０（ｂ）に示すように、ｎ型半導体素子２１の下端面と下電極１２との接合部分付近においては、ｎ型半導体素子２１付近よりも、下電極１２の側面および基板３２寄りの位置に大きな応力が生じていることが分かる。
【００７６】
これにより、本発明の構成によれば、熱電モジュールの上面と下面との温度差によってモジュール全体に曲げ応力が生じた場合でも、応力は十分に低下しないが、ｎ型半導体素子２１に応力が集中してしまうことを回避して、素子破壊を抑制することができることが分かった。
【００７７】
次に、図１１（ａ）は、図１０（ｂ）の応力分布図におけるＢ−Ｂ’方向における応力分布を示すグラフである。つまり、図１１（ａ）の横軸は、図１０（ｂ）の点Ｂから点Ｂ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【００７８】
図１１（ｂ）は、図１０（ｂ）の応力分布図におけるＣ−Ｃ’方向における応力分布を示すグラフである。つまり、図１１（ｂ）の横軸は、図１０（ｂ）の点Ｃから点Ｃ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【００７９】
図１１（ａ）のグラフから分るように、ｎ型半導体素子２１の幅方向に対応するＢ−Ｂ’方向においては、両端部分にやや応力の高い部分が存在している。
また、図１１（ｂ）のグラフから分るように、ｎ型半導体素子２１の縦方向に対応するＣ−Ｃ’方向においては、応力分布はなだらかに変化している。
【００８０】
以上のことから、本実施例に係る熱電素子では、素子付近に応力が集中した部分は存在していないことが分かった。この結果、本実施例の構成によれば、熱電モジュールに曲げ応力が生じた場合でも、熱電素子近傍に応力集中部位は生じることはないため、応力集中による素子の破壊を防止することができる。
【００８１】
ここで、本実施例の構成（図１０（ａ）および図１０（ｂ）参照）と上述した実施例２の構成（図８（ａ）および図８（ｂ）参照）とを比較検討した結果について、以下で説明する。
【００８２】
半導体素子の一部に生じた応力集中については、図９（ａ）および図９（ｂ）、図１１（ａ）および図１１（ｂ）のグラフに示すように、実施例２，３の構成ともに、回避できていることが分かった。
ただし、半導体素子の一部に生じた応力の大きさについては、実施例２の構成の方が、実施例３の構成よりも小さかった。
【００８３】
この理由としては、応力発生の基点がフィレット部先端と電極の側面位置とに当たることから、実施例２の構成における応力発生の基点から半導体素子までの距離が、実施例３の距離よりも大きくなっているため、実施例２の構成において生じる応力が実施例３の構成において生じる応力よりも小さくなったものと考えられる。
なお、半田は基板にヌレ広がらないことを考慮すれば、実施例２の構成以上の応力の低下という効果を得ることは難しいものと推測される。
【００８４】
［実施例４］
次に、本発明の他の変形例に係る熱電モジュールに含まれる熱電素子（ｎ型半導体素子２１）を電極（下電極１２）とともに基板（下基板３２）に接合した状態で、上端面に治具１０７を接合し、電極と熱電素子との接合部分付近における応力分布を検証したシミュレーション結果について、図１２（ａ）〜図１３（ｂ）を用いて説明する。
【００８５】
なお、本実施例に係る熱電モジュールは、製造工程において電極１２の側面の大きさに対して十分な量の半田が漏れ出しており、電極１２の側面全体を覆うとともにｎ型半導体素子２１の下端面および基板３２の表面にまで半田がヌレ広がった状態を示している。換言すれば、本実施例の熱電モジュールは、断面視において、接合部１３のフィレット部１３ａが略四角形になっている点で上記実施例１，２とは異なっている。
【００８６】
図１２（ａ）は、本発明に係る熱電素子の一部として、ｎ型半導体素子２１および下電極１２を、下基板３２上に半田によって形成される接合部１３によって接合し、その上端面に治具１０７を固定した状態を示している。
【００８７】
図１２（ｂ）は、図１２（ａ）の構成に対応しており、熱電モジュール全体に曲げ応力が生じた状態を模擬的に再現するために、矢印方向から所定の押圧力を付加した際に生じる応力分布を示している。図１２（ｂ）に示すように、ｎ型半導体素子２１の下端面と下電極１２との接合部分付近においては、ｎ型半導体素子２１付近よりも、下電極１２の側面および基板３２寄りの位置に大きな応力が生じていることが分かる。
【００８８】
これにより、本発明の構成によれば、熱電モジュールの上面と下面との温度差によってモジュール全体に曲げ応力が生じた場合でも、ｎ型半導体素子２１に応力が集中してしまうことを回避して、素子破壊を抑制することができることが分かった。
【００８９】
次に、図１３（ａ）は、図１２（ｂ）の応力分布図におけるＢ−Ｂ’方向における応力分布を示すグラフである。つまり、図１３（ａ）の横軸は、図１２（ｂ）の点Ｂから点Ｂ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【００９０】
図１３（ｂ）は、図１２（ｂ）の応力分布図におけるＣ−Ｃ’方向における応力分布を示すグラフである。つまり、図１３（ｂ）の横軸は、図１２（ｂ）の点Ｃから点Ｃ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【００９１】
図１３（ａ）のグラフから分るように、ｎ型半導体素子２１の幅方向に対応するＢ−Ｂ’方向においては、点Ｂ’付近にやや応力が集中した部分が存在しているものの、なだらかに変化している。
【００９２】
また、図１３（ｂ）のグラフから分るように、ｎ型半導体素子２１の縦方向に対応するＣ−Ｃ’方向においては、点Ｃ’付近にやや応力が集中した部分が存在しているものの、なだらかに変化している。
【００９３】
以上のことから、本実施例に係る熱電素子では、素子付近に小さな応力集中部位が見られたものの、素子の破壊に至るほどのものではないことが分かった。この結果、本実施例の構成によれば、熱電モジュールに曲げ応力が生じた場合でも、熱電素子近傍に応力集中部位は生じることはないため、応力集中による素子の破壊を防止することができる。
【００９４】
［比較例１］
次に、本発明とは異なる熱電モジュールに含まれるｎ型半導体素子１２１を電極１１２とともに基板１３２に接合した状態で、上端面に治具１０７を接合し、電極１１２と熱電素子１２１との接合部分付近における応力分布を検証したシミュレーション結果について、図１４（ａ）〜図１５（ｂ）を用いて説明する。
【００９５】
なお、比較例に係る熱電モジュールは、製造工程において電極１１２の側面にまで半田が漏れ出しておらず、ｎ型半導体素子１２１の下端面だけに半田がヌレ広がった状態を示している点で、上記実施例１〜４の構成とは異なっている。
【００９６】
図１４（ａ）は、本発明の比較例に係る熱電素子の一部として、ｎ型半導体素子１２１および下電極１１２を、下基板１３２上に半田によって形成される接合部１１３によって接合し、その上端面に治具１０７を固定した状態を示している。
【００９７】
図１４（ｂ）は、図１４（ａ）の構成に対応しており、熱電モジュール全体に曲げ応力が生じた状態を模擬的に再現するために、矢印方向から所定の押圧力を付加した際に生じる応力分布を示している。図１４（ｂ）に示すように、ｎ型半導体素子１２１の下端面と下電極１１２との接合部分付近においては、ｎ型半導体素子１２１の下端部付近に比較的大きな応力が生じていることが分かる。
【００９８】
これにより、本比較例の構成によれば、熱電モジュールの上面と下面との温度差によってモジュール全体に曲げ応力が生じた場合には、ｎ型半導体素子１２１の下端面付近に応力が集中して、素子破壊が生じるおそれがあることが分かった。
【００９９】
次に、図１５（ａ）は、図１４（ｂ）の応力分布図におけるＢ−Ｂ’方向における応力分布を示すグラフである。つまり、図１５（ａ）の横軸は、図１４（ｂ）の点Ｂから点Ｂ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【０１００】
図１５（ｂ）は、図１４（ｂ）の応力分布図におけるＣ−Ｃ’方向における応力分布を示すグラフである。つまり、図１５（ｂ）の横軸は、図１４（ｂ）の点Ｃから点Ｃ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【０１０１】
図１５（ａ）のグラフから分るように、ｎ型半導体素子２１の幅方向に対応するＢ−Ｂ’方向においては、ｎ型半導体素子１２１の幅方向における両端に対応する点Ｂおよび点Ｂ’付近に応力が集中した部分が存在している。
【０１０２】
また、図１５（ｂ）のグラフから分るように、ｎ型半導体素子２１の縦方向に対応するＣ−Ｃ’方向においては、応力分布はなだらかに変化している。
以上のことから、本比較例に係る熱電素子では、素子付近に応力集中部位が見られ、素子の破壊に至るおそれがあることが分かった。この結果、本比較例の構成によれば、熱電モジュールに曲げ応力が生じた場合には、熱電素子近傍に応力集中部位が生じてしまい、応力集中による素子の破壊を防止できないことが分かった。
【０１０３】
［比較例２］
次に、他の比較例に係る熱電モジュールに含まれるｎ型半導体素子２２１を大電極２１２とともに基板２３２に接合した状態で、上端面に治具１０７を接合し、大電極２１２とｎ型半導体素子２２１との接合部分付近における応力分布を検証したシミュレーション結果について、図１６（ａ）〜図１７（ｂ）を用いて説明する。
【０１０４】
なお、比較例に係る熱電モジュールは、ｎ型半導体素子２２１の下端面と大電極２１２との接合部分において、大電極２１２の方が素子下端面よりも面積が大きい構成を有している。そして、本比較例では、製造工程において接合部分から漏れ出した半田は、大電極２１２の上端面にのみヌレ広がった状態を示している点で、上記実施例１〜４の構成とは異なっている。
【０１０５】
図１６（ａ）は、本比較例に係る熱電素子の一部として、ｎ型半導体素子２２１および大電極２１２を、下基板２３２上に半田によって形成される接合部２１３によって接合し、その上端面に治具１０７を固定した状態を示している。
【０１０６】
図１６（ｂ）は、図１６（ａ）の構成に対応しており、熱電モジュール全体に曲げ応力が生じた状態を模擬的に再現するために、矢印方向から所定の押圧力を付加した際に生じる応力分布を示している。図１６（ｂ）に示すように、ｎ型半導体素子２２１の下端面と大電極２１２との接合部分付近においては、ｎ型半導体素子２２１の下端部付近に比較的大きな応力が生じていることが分かる。
【０１０７】
これにより、本比較例の構成によれば、熱電モジュールの上面と下面との温度差によってモジュール全体に曲げ応力が生じた場合には、ｎ型半導体素子２２１の下端面付近に応力が集中して、素子破壊が生じるおそれがあることが分かった。
【０１０８】
次に、図１７（ａ）は、図１６（ｂ）の応力分布図におけるＢ−Ｂ’方向における応力分布を示すグラフである。つまり、図１７（ａ）の横軸は、図１６（ｂ）の点Ｂから点Ｂ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【０１０９】
図１７（ｂ）は、図１６（ｂ）の応力分布図におけるＣ−Ｃ’方向における応力分布を示すグラフである。つまり、図１７（ｂ）の横軸は、図１６（ｂ）の点Ｃから点Ｃ’に至るまでのパラメトリック距離、縦軸は応力の大きさを示している。
【０１１０】
図１７（ａ）のグラフから分るように、ｎ型半導体素子２２１の幅方向に対応するＢ−Ｂ’方向においては、ｎ型半導体素子２２１の幅方向における一端に対応する点Ｂ’付近に応力が集中した部分が存在している。
【０１１１】
また、図１７（ｂ）のグラフから分るように、ｎ型半導体素子２２１の縦方向に対応するＣ−Ｃ’方向においても、ｎ型半導体素子２２１の下端部に対応する点Ｃ’付近に応力が集中した部分が存在している。
【０１１２】
以上のことから、本比較例に係る熱電素子では、素子付近に応力集中部位が見られ、素子の破壊に至るおそれがあることが分かった。この結果、本比較例の構成によれば、熱電モジュールに曲げ応力が生じた場合には、熱電素子近傍に応力集中部位が生じてしまい、応力集中による素子の破壊を防止できないことが分かった。
【０１１３】
［他の実施形態］
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で種々の変更が可能である。
【０１１４】
（Ａ）
上記実施形態では、本発明に係る熱電素子（ｎ型半導体素子２１，ｐ型半導体素子２２）を用いて熱電モジュール５０を構成した例を挙げて説明した。しかし、本発明はこれに限定されるものではない。
【０１１５】
例えば、熱電モジュールに含まれる複数の熱電素子のうち、少なくとも熱電モジュールの外周部付近に配置される熱電素子については本発明の熱電素子を用い、熱電モジュールの中央部付近については従来の熱電素子を用いてもよい。
【０１１６】
この場合には、熱電モジュールに繰り返し電圧を印加してモジュール全体に熱応力が生じた場合でも、モジュール中において最も大きな歪みが生じるモジュール外側に配置された熱電素子に対して本発明を適用しているため、熱電素子と電極部との接合部において応力が集中して破損してしまう等の問題を効果的に回避することができる。
【０１１７】
（Ｂ）
上記実施形態では、上下電極１１，１２として、平面視において略Ｉ字型の形状を有する電極を用いた例を挙げて説明した。しかし、本発明はこれに限定されるものではない。
【０１１８】
例えば、平面視において略長方形状を有する電極や丸い電極等、他の形状を有する電極を用いてもよい。
ただし、略長方形状の電極を用いた場合には、隣接するｐ型半導体素子とｎ型半導体素子とをつなぐように半田を用いて接合した際に、できる限りエッジが形成される可能性を抑制することを考慮すれば、上記実施形態のように、略Ｉ字形状の電極を用いる等、電極の形状を工夫することが望ましい。
【０１１９】
（Ｃ）
上記実施形態では、半田のヌレ性を向上させるための電極表面処理として、上下電極１１，１２の表面に、Ｎｉメッキ層１４、Ａｕメッキ層１５を形成した例を挙げて説明した。しかし、本発明はこれに限定されるものではない。
【０１２０】
例えば、電極表面の半田のヌレ性を向上させる処理としては、一般的に、Ａｕ，Ａｇ，Ｓｎ，Ｒｈ，Ｐｄ，Ｎｉ等の金属メッキ処理であっても同様の効果が得られることから、上記実施形態で説明した構成に限定されるものではない。
【０１２１】
（Ｄ）
上記実施形態では、上下電極１１，１２表面の半田のヌレ性を向上させるために、製造時の都合上、ｎ型・ｐ型半導体素子２１，２２の上下端面に対向する上下電極１１，１２の表面とその側面とに、金属表面処理を施した例を挙げて説明した。しかし、本発明はこれに限定されるものではない。
【０１２２】
（Ｅ）
本発明の熱電モジュールを支持する基板としては、例えば、表面絶縁処理した銅製水冷板等の剛性のある材料を用いてもよい。
【０１２３】
（Ｆ）
本発明の構造であれば、半田がｐ型・n型半導体素子側面に接触することを抑制できる。このため、温度の高い環境に熱電モジュールを放置した状態でも、ｐ型・n型半導体素子への半田拡散によるｐ型・n型半導体素子の機械強度低下を抑制できる。
【産業上の利用可能性】
【０１２４】
本発明の熱電素子は、素子部における発熱面と吸熱面との間の温度差によって熱電モジュール全体に応力が生じた場合でも、上記接合部の形状によって熱電素子近傍に応力が集中してしまうことを回避して、応力集中に起因する熱電素子の破損を防止することができるという効果を奏することから、ペルチェ効果またはゼーベック効果を利用する熱電素子を搭載した各種デバイスに対して広く適用可能である。
【符号の説明】
【０１２５】
１０      熱電素子
１１      上電極
１１ａ，１１ｂ  電極部
１１ｃ    連結部
１２      下電極
１２ａ，１２ｂ  電極部
１２ｃ    連結部
１３      接合部
１３ａ    フィレット部
１３ｂ    面接合部
１４      Ｎｉメッキ層
１５      Ａｕメッキ層
２１      ｎ型半導体素子（素子部）
２２      ｐ型半導体素子（素子部）
２３      バリア層
３１      上基板
３２      下基板
５０      熱電モジュール
１００    テスト装置
１０１    電源
１０２，１０３  Ｔ型熱電対
１０４    １４ｐｉｎバタフライパッケージ
１０５    熱板
１０６ａ  半田接合部
１０６ｂ  グリス層
１０７    治具
１０８ａ  端子
１０８ｂ  リード線
【図１】
0005979883.tif 000002
【図２】
0005979883.tif 000003
【図３】
0005979883.tif 000004
【図４】
0005979883.tif 000005
【図５】
0005979883.tif 000006
【図６】
0005979883.tif 000007
【図７】
0005979883.tif 000008
【図８】
0005979883.tif 000009
【図９】
0005979883.tif 000010
【図１０】
0005979883.tif 000011
【図１１】
0005979883.tif 000012
【図１２】
0005979883.tif 000013
【図１３】
0005979883.tif 000014
【図１４】
0005979883.tif 000015
【図１５】
0005979883.tif 000016
【図１６】
0005979883.tif 000017
【図１７】
0005979883.tif 000018