(57)【特許請求の範囲】
【請求項１】
メイン素子とセンス素子とを有するスイッチング素子と、
前記メイン素子の一方の主電極に接続されるカソードと、前記メイン素子の他方の主電極に接続されるアノードとを有するメインダイオードと、
前記センス素子の一方の主電極に接続されるカソードと、前記センス素子の他方の主電極に接続されるアノードとを有するセンスダイオードと、
前記センス素子の他方の主電極と前記センスダイオードのアノードとが接続されるセンスノードに前記スイッチング素子のオフ期間に電圧を印加し、前記センスダイオードに流れる順方向電流に基づいて、前記スイッチング素子又は前記メインダイオードの劣化を検出する劣化検出回路とを備え、
前記センスダイオードは、前記メインダイオードに流れる電流の検出に用いられる、半導体装置。
【請求項２】
前記センスダイオードは、前記スイッチング素子が設けられるチップに設けられる、請求項１に記載の半導体装置。
【請求項３】
前記劣化検出回路は、前記センスノードに前記スイッチング素子のオン期間に電圧を印加することを中止する、請求項１又は２に記載の半導体装置。
【請求項４】
前記劣化検出回路は、前記スイッチング素子をオフさせる駆動信号に従って、前記センスノードに前記オフ期間に電圧を印加し、前記スイッチング素子をオンさせる駆動信号に従って、前記センスノードに前記オン期間に電圧を印加することを中止する、請求項３に記載の半導体装置。
【請求項５】
前記劣化検出回路は、前記順方向電流が所定の電流値よりも高い場合、前記スイッチング素子と前記メインダイオードの少なくとも一方が劣化していると判定する、請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記劣化検出回路は、前記順方向電流が所定の電流値よりも低い場合、前記スイッチング素子も前記メインダイオードも劣化していないと判定する、請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記センスノードと、前記メイン素子の他方の電極と前記メインダイオードのアノードとが接続される接続ノードとの間に接続される抵抗と、
前記抵抗に電流が流れることにより発生する電圧に基づいて、前記メイン素子に流れる電流の異常を検出する異常検出手段と、
電流が前記抵抗に前記スイッチング素子のオフ期間に流れることを遮断する遮断手段とを備える、請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
一方のサイドの前記スイッチング素子をオンからオフに切り替えてから他方のサイドの前記スイッチング素子をオンからオフに切り替えるまでの期間に前記一方のサイドの前記劣化検出回路から出力される劣化情報を用いて、所定の制御を行う制御装置を備える、電力変換装置。
【請求項９】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
他方のサイドの前記スイッチング素子をオンからオフに切り替えてから一方のサイドの前記スイッチング素子をオフからオンに切り替えるまでのデッドタイムに前記一方のサイドの前記劣化検出回路から出力される劣化情報を、無効にする、電力変換装置。
【請求項１０】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
一方のサイドの前記劣化検出回路は、前記一方のサイドの前記スイッチング素子がオンからオフに切り替わってから他方のサイドの前記スイッチング素子がオンからオフに切り替わるまでの期間に検出された劣化に係る劣化情報を出力する、電力変換装置。
【請求項１１】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
一方のサイドの前記劣化検出回路は、他方のサイドの前記スイッチング素子がオンからオフに切り替わってから前記一方のサイドの前記スイッチング素子がオフからオンに切り替わるまでのデッドタイムに検出された劣化に係る劣化情報の出力を中止する、電力変換装置。
【請求項１２】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
一方のサイドの前記劣化検出回路は、前記一方のサイドの前記スイッチング素子のオフ期間と他方のサイドの前記スイッチング素子のオン期間とが重複する期間に前記一方のサイドの前記センスダイオードに流れる逆方向電流に基づいて、前記一方のサイドの前記センスダイオードの劣化を検出する、電力変換装置。
【請求項１３】
請求項１から７のいずれか一項に記載の半導体装置をハイサイドとローサイドに備え、
ハイサイド及びローサイドの前記劣化検出回路は、該半導体装置が負荷を駆動していない期間に限り、劣化検出を行う、電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び電力変換装置に関する。
【背景技術】
【０００２】
従来、スイッチング素子の劣化を検出する故障検出装置が知られている（例えば、特許文献１を参照）。この故障検出装置は、スイッチング素子のコレクタに外付けで接続される故障検出専用の高耐圧なダイオード素子を備え、その高耐圧なダイオード素子を介して検出された電圧に基づいて、当該スイッチング素子の劣化を検出するものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の従来技術では、故障検出専用のダイオード素子を別途設けなければ、劣化検出ができない。
【０００５】
そこで、故障検出専用のダイオード素子を別途設けなくても、劣化検出ができる、半導体装置及び電力変換装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
メイン素子とセンス素子とを有するスイッチング素子と、
前記メイン素子の一方の主電極に接続されるカソードと、前記メイン素子の他方の主電極に接続されるアノードとを有するメインダイオードと、
前記センス素子の一方の主電極に接続されるカソードと、前記センス素子の他方の主電極に接続されるアノードとを有するセンスダイオードと、
前記センス素子の他方の主電極と前記センスダイオードのアノードとが接続されるセンスノードに前記スイッチング素子のオフ期間に電圧を印加し、前記センスダイオードに流れる電流に基づいて、前記スイッチング素子又は前記メインダイオードの劣化を検出する劣化検出回路とを備え、
前記センスダイオードは、前記メインダイオードに流れる電流の検出に用いられる、半導体装置が提供される。
【発明の効果】
【０００７】
一態様によれば、メインダイオードの電流検出に用いられるセンスダイオードを劣化検出に流用可能であるので、故障検出専用のダイオード素子を別途設けなくても、劣化検出ができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の一例を示す構成図である。
【図２】半導体装置の一例を示す構成図である。
【図３】半導体装置の動作波形の一例を示すタイミングチャートである。
【図４】スイッチング素子の一例を示す回路図である。
【図５】スイッチング素子の構造の一例を簡略的に示す断面図である。
【図６】半導体装置の一例を示す構成図である。
【図７】半導体装置の動作波形の一例を示すタイミングチャートである。
【図８】複数の半導体装置を備える電力変換装置の一例を示す構成図である。
【図９】電流が電力変換装置から負荷に供給される際の電力変換装置の動作波形の一例を示すタイミングチャートである。
【図１０】電流が負荷から電力変換装置に流れ込む際の電力変換装置の動作波形の一例を示すタイミングチャートである。
【図１１】電力変換装置で行われる劣化検出の動作波形の一例を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に従って説明する。
【００１０】
図１は、半導体装置の一例である駆動装置１の構成例を示す図である。駆動装置１は、スイッチング素子Ｓ１と、メインダイオードＤ１と、センスダイオードＤ２と、劣化検出回路５０とを備える。
【００１１】
スイッチング素子Ｓ１は、メイントランジスタ１２とセンストランジスタ１３とを有する。メイントランジスタ１２は、メイン素子の一例であり、センストランジスタ１３は、サイズがメイン素子よりも小さなセンス素子の一例である。
【００１２】
メインダイオードＤ１は、メイントランジスタ１２のコレクタ電極に接続されるカソードと、メイントランジスタ１２のエミッタ電極に接続されるアノードとを有する。メイントランジスタ１２のコレクタ電極は、メイン素子の一方の主電極の一例であり、スイッチング素子Ｓ１のコレクタ端子Ｃに接続される。メイントランジスタ１２のエミッタ電極は、メイン素子の他方の主電極の一例であり、スイッチング素子Ｓ１のエミッタ端子Ｅに接続される。
【００１３】
センスダイオードＤ２は、センストランジスタ１３のコレクタ電極に接続されるカソードと、センストランジスタ１３のセンスエミッタ電極に接続されるアノードとを有する。センストランジスタ１３のコレクタ電極は、センス素子の一方の主電極の一例であり、スイッチング素子Ｓ１のコレクタ端子Ｃに接続される。センストランジスタ１３のセンスエミッタ電極は、センス素子の他方の主電極の一例であり、スイッチング素子Ｓ１のセンスエミッタ端子ＳＥに接続される。
【００１４】
劣化検出回路５０は、センスノードｂにスイッチング素子Ｓ１のオフ期間に電圧Ｖｒｅｆを印加し、センスダイオードＤ２に流れる順方向電流Ｉ２に基づいて、スイッチング素子Ｓ１又はメインダイオードＤ１の劣化を検出する手段の一例である。センスノードｂは、センストランジスタ１３のセンスエミッタ電極とセンスダイオードＤ２のアノードとが接続される接続点である。順方向電流Ｉ２は、センスダイオードＤ２の順方向に流れる電流である。
【００１５】
なお、スイッチング素子Ｓ１のオフ期間とは、スイッチング素子Ｓ１をオフさせるゲート電圧Ｖｇｅ（制御電圧）がスイッチング素子Ｓ１のゲート端子Ｇを介してメイントランジスタ１２及びセンストランジスタ１３のゲート電極（制御電極）に入力されている期間である。メイントランジスタ１２及びセンストランジスタ１３は、スイッチング素子Ｓ１をオフさせるゲート電圧Ｖｇｅがゲート電極に入力されている期間、オフしている。
【００１６】
また、スイッチング素子Ｓ１の劣化は、メイントランジスタ１２とセンストランジスタ１３の少なくとも一方の劣化を含む。また、劣化には、短絡故障が含まれてもよい。
【００１７】
電圧Ｖｒｅｆがセンスノードｂにスイッチング素子Ｓ１のオフ期間に印加されると、電圧（Ｖｒｅｆ−ＶＦ２）が、メイントランジスタ１２及びセンストランジスタ１３のコレクタ電極、並びにメインダイオードＤ１のカソードに印加される。ＶＦ２は、センスダイオードＤ２の順方向電圧である。また、電圧Ｖｒｅｆは、順方向電圧ＶＦ２よりも大きな電圧である。
【００１８】
メイントランジスタ１２が劣化していれば、メイントランジスタ１２がオフしていても、電圧（Ｖｒｅｆ−ＶＦ２）がメイントランジスタ１２に印加されることにより、順方向電流Ｉ２がメイントランジスタ１２のコレクタ電極からエミッタ電極にリークする。センストランジスタ１３が劣化していれば、センストランジスタ１３がオフしていても、電圧（Ｖｒｅｆ−ＶＦ２）がセンストランジスタ１３に印加されることにより、順方向電流Ｉ２がセンストランジスタ１３のコレクタ電極からセンスエミッタ電極にリークする。メインダイオードＤ１が劣化していれば、電圧（Ｖｒｅｆ−ＶＦ２）がメインダイオードＤ１に印加されることにより、順方向電流Ｉ２がメインダイオードＤ１のカソードからアノードにリークする。
【００１９】
つまり、スイッチング素子Ｓ１とメインダイオードＤ１の少なくとも一方が劣化していれば、電圧Ｖｒｅｆがセンスノードｂにスイッチング素子Ｓ１のオフ期間に印加されると、順方向電流Ｉ２がセンスダイオードＤ２に流れる。一方、メイントランジスタ１２とセンストランジスタ１３とメインダイオードＤ１のいずれも劣化していなければ、電圧Ｖｒｅｆがセンスノードｂにスイッチング素子Ｓ１のオフ期間に印加されても、順方向電流Ｉ２がセンスダイオードＤ２には流れない。
【００２０】
したがって、劣化検出回路５０は、例えば、順方向電流Ｉ２がスイッチング素子Ｓ１のオフ期間にセンスダイオードＤ２を流れることが検知される場合、スイッチング素子Ｓ１とメインダイオードＤ１の少なくとも一方が劣化していると判定できる。一方、劣化検出回路５０は、例えば、順方向電流Ｉ２がスイッチング素子Ｓ１のオフ期間にセンスダイオードＤ２を流れることが検知されない場合、スイッチング素子Ｓ１もメインダイオードＤ１も劣化していないと判定できる。
【００２１】
このように、メインダイオードＤ１に流れる電流検出に用いられるセンスダイオードＤ２を劣化検出に流用可能であるので、故障検出専用のダイオード素子を別途設けなくても、劣化検出ができる。
【００２２】
センスダイオードＤ２は、スイッチング素子Ｓ１が設けられるチップ２０に設けられる。このように、スイッチング素子Ｓ１と同じチップに設けられるセンスダイオードＤ２が劣化検出に利用される。したがって、例えば、センスダイオードＤ２がスイッチング素子Ｓ１とは別のチップに設けられる構成に比べて、センスダイオードＤ２とスイッチング素子Ｓ１との距離が短くなりやすく、駆動装置１の回路規模を容易に小さくできる。
【００２３】
メインダイオードＤ１が、センスダイオードＤ２及びスイッチング素子Ｓ１と同一のチップ２０に設けられてもよい。これにより、例えば、メインダイオードＤ１がチップ２０とは別のチップに設けられる構成に比べて、メインダイオードＤ１とスイッチング素子Ｓ１又はセンスダイオードＤ２との距離が短くなりやすく、駆動装置１の回路規模を更に容易に小さくできる。
【００２４】
次に、図１の構成について、より詳細に説明する。
【００２５】
駆動装置１は、例えば、スイッチング素子Ｓ１をオンオフ駆動することによって、第１の導電部６１又は第２の導電部６２に接続される誘導性の負荷（例えば、インダクタ、モータなど）を駆動する手段を備えた半導体回路である。
【００２６】
導電部６１は、例えば、電源の正極等の高電源電位部に導電的に接続される電流経路であり、高電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。導電部６２は、例えば、電源の負極等の低電源電位部（例えば、グランド電位部）に導電的に接続される電流経路であり、低電源電位部に他のスイッチング素子又は負荷を介して間接的に接続されてもよい。
【００２７】
駆動装置１が単数又は複数使用される装置として、例えば、スイッチング素子Ｓ１のオンオフ駆動によって電力を入出力間で変換する電力変換装置が挙げられる。電力変換装置の具体例として、直流電力を昇圧又は降圧するコンバータ、直流電力と交流電力との間で電力変換するインバータなどが挙げられる。
【００２８】
スイッチング素子Ｓ１は、電流センス機能付きの絶縁ゲート型電圧制御半導体素子であり、例えば、ゲート端子Ｇとコレクタ端子Ｃとエミッタ端子Ｅとセンスエミッタ端子ＳＥとを有するＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）である。
【００２９】
ゲート端子Ｇは、例えば、ゲート駆動回路４０に接続される制御端子である。コレクタ端子Ｃは、例えば、接続ノードａに接続され、接続ノードａを介して導電部６１に接続される第１の主端子である。エミッタ端子Ｅは、例えば、接続ノードｄに接続され、接続ノードｄを介して導電部６２に接続される第２の主端子である。センスエミッタ端子ＳＥは、例えば、センスノードｂに接続され、センスノードｂを介して劣化検出回路５０に接続されるセンス端子である。
【００３０】
スイッチング素子Ｓ１は、メイントランジスタ１２とセンストランジスタ１３とを含んで構成されている。メイントランジスタ１２及びセンストランジスタ１３は、ＩＧＢＴ等のスイッチング素子である。メイントランジスタ１２とセンストランジスタ１３は、それぞれ、複数のセルトランジスタから構成されてもよい。
【００３１】
メイントランジスタ１２及びセンストランジスタ１３のそれぞれのゲート電極は、スイッチング素子Ｓ１のゲート端子Ｇに共通接続される制御電極である。メイントランジスタ１２及びセンストランジスタ１３のそれぞれのコレクタ電極は、スイッチング素子Ｓ１のコレクタ端子Ｃに共通接続される第１の主電極である。メイントランジスタ１２のエミッタ電極は、スイッチング素子Ｓ１のエミッタ端子Ｅに接続される第２の主電極である。センストランジスタ１３のセンスエミッタ電極は、スイッチング素子Ｓ１のセンスエミッタ端子ＳＥに接続されるセンス電極である。
【００３２】
メイントランジスタ１２は、スイッチング素子の一例である。センストランジスタ１３は、メイントランジスタ１２に流れる電流に応じた電流を生成するセンススイッチング素子の一例であり、メイントランジスタ１２に流れる電流が大きいほど大きな電流が流れるセンス素子である。センストランジスタ１３は、例えば、メイントランジスタ１２に流れる主電流Ｉｅに比例したセンス電流Ｉｓｅを出力し、主電流Ｉｅに応じて主電流Ｉｅよりも小さなセンス電流Ｉｓｅを出力する。
【００３３】
例えば、コレクタ端子Ｃからスイッチング素子Ｓ１に流入するコレクタ電流は、メイントランジスタ１２を流れる主電流Ｉｅとセンストランジスタ１３を流れるセンス電流Ｉｓｅとにセンス比ｍで分割される。センス電流Ｉｓｅは、主電流Ｉｅに応じてセンス比ｍの割合で流れる電流であり、主電流Ｉｅよりも電流値がセンス比ｍによって小さくされた電流である。センス比ｍは、例えば、メイントランジスタ１２のエミッタ電極の面積と、センストランジスタ１３のセンスエミッタ電極の面積との比に応じて決定される。
【００３４】
主電流Ｉｅは、メイントランジスタ１２におけるコレクタ電極とエミッタ電極とを流れ、エミッタ端子Ｅから出力される。エミッタ端子Ｅから出力された主電流Ｉｅは、接続ノードｄを介して、導電部６２を流れる。主電流Ｉｅは、メインダイオードＤ１に流れる順方向のダイオード電流Ｉ１とは逆方向の電流である。
【００３５】
センス電流Ｉｓｅは、センストランジスタ１３におけるコレクタ電極とセンスエミッタ電極とを流れ、センスエミッタ端子ＳＥから出力される。センスエミッタ端子ＳＥから出力されたセンス電流Ｉｓｅは、センスノードｂ及び制御回路９０を経由して、導電部６２を流れる。センス電流Ｉｓｅは、センスダイオードＤ２に流れる順方向のセンスダイオード電流Ｉ２とは逆方向の電流である。
【００３６】
メインダイオードＤ１は、メイントランジスタ１２に逆並列に接続される整流素子であり、例えば、エミッタ端子Ｅに接続されるアノードと、コレクタ端子Ｃに接続されるカソードとを有する。メインダイオードＤ１のアノードは、エミッタ端子Ｅが接続される接続ノードｄに接続され、接続ノードｄを介して導電部６２に接続されるＰ型電極である。メインダイオードＤ１のカソードは、コレクタ端子Ｃが接続される接続ノードａに接続され、接続ノードａを介して導電部６１に接続されるＮ型電極である。
【００３７】
センスダイオードＤ２は、センストランジスタ１３に逆並列に接続される整流素子であり、例えば、センスエミッタ端子ＳＥに接続されるアノードと、コレクタ端子Ｃに接続されるカソードとを有する。センスダイオードＤ２のアノードは、センスエミッタ端子ＳＥが接続されるセンスノードｂに接続され、センスノードｂを介して劣化検出回路５０の電圧出力部に接続されるＰ型電極である。センスダイオードＤ２のカソードは、コレクタ端子Ｃが接続される接続ノードａに接続され、接続ノードａを介して導電部６１に接続されるＮ型電極である。
【００３８】
駆動装置１は、スイッチング素子Ｓ１の駆動及び劣化検出を行う制御回路９０を備える。制御回路９０は、例えば、チップ２０とは異なるチップに形成された半導体回路であり、劣化検出回路５０と、ゲート駆動回路４０とを有する。なお、制御回路９０は、チップ２０と同じチップに形成されてもよい。
【００３９】
劣化検出回路５０は、例えば、電圧源５１と、電流測定部５２と、スイッチＳ２とを直列に有する。電圧源５１は、例えば、センスノードｂにスイッチング素子Ｓ１のオフ期間に印加する一定の電圧Ｖｒｅｆを生成する回路である。電流測定部５２は、例えば、電圧源５１から出力される電流を検出することによって、順方向電流Ｉ２を測定する回路である。スイッチＳ２は、例えば、スイッチング素子Ｓ１のオフ期間において劣化検出を行う場合にオンし、スイッチング素子Ｓ１のオン期間において劣化検出を行わない場合にオフするトランジスタである。スイッチＳ２がオンのとき、電圧Ｖｒｅｆがセンスノードｂに印加され、スイッチＳ２がオフのとき、電圧Ｖｒｅｆはセンスノードｂに印加されない。
【００４０】
劣化検出回路５０は、例えば、順方向電流Ｉ２が所定の電流値Ｉｔｈ１よりも高いことが電流測定部５２により測定される場合、スイッチング素子Ｓ１とメインダイオードＤ１の少なくとも一方が劣化していると判定する。電流値Ｉｔｈ１は、例えば、零又は零よりも大きな値である。一方、劣化検出回路５０は、順方向電流Ｉ２が所定の電流値Ｉｔｈ２よりも低いことが電流測定部５２により測定される場合、スイッチング素子Ｓ１もメインダイオードＤ１も劣化していないと判定する。電流値Ｉｔｈ２は、電流値Ｉｔｈ１と同じ又は電流値Ｉｔｈ１よりも小さな値である。
【００４１】
劣化検出回路５０は、例えば、スイッチＳ２をオンからオフに切り替えることにより、センスノードｂにスイッチング素子Ｓ１のオン期間に電圧Ｖｒｅｆを印加することを中止する。これにより、電流がスイッチング素子Ｓ１のオン期間に電圧源５１からセンスノードｂに流れることを防止し、電圧Ｖｒｅｆがスイッチング素子Ｓ１のオン期間にセンスノードｂに印加されることを防止できる。
【００４２】
劣化検出回路５０は、例えば、電流測定部５２により測定された順方向電流Ｉ２の電流値に応じて、スイッチング素子Ｓ１又はメインダイオードＤ１が劣化していることを表す劣化情報を出力する。スイッチング素子Ｓ１又はメインダイオードＤ１の劣化に係る劣化情報は、例えば、順方向電流Ｉ２の測定値でもよいし、スイッチング素子Ｓ１又はメインダイオードＤ１が劣化していることを表すフラグ（例えば、１）又は論理レベル（例えば、ハイレベル）でもよい。
【００４３】
ゲート駆動回路４０は、駆動信号Ｓｇに従って、スイッチング素子Ｓ１をオンオフする。駆動信号Ｓｇは、スイッチング素子Ｓ１のオンオフを指令する指令信号であり、駆動装置１の外部に接続され駆動装置１よりも上位の制御装置から供給される信号（例えば、パルス幅変調信号）である。制御装置は、例えば、マイクロコンピュータ自体又はマイクロコンピュータを備える装置である。
【００４４】
図２は、半導体装置の一例である駆動装置２の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。
【００４５】
リーク電流検出回路５４は、上述の劣化検出回路５０の一例である。リーク電流検出回路５４は、スイッチング素子Ｓ１のオフ期間にセンスノードｂに電圧Ｖｒｅｆを印加し、スイッチング素子Ｓ１又はメインダイオードＤ１のリーク電流の発生により流れる順方向電流Ｉ２を測定することによって、スイッチング素子Ｓ１とメインダイオードＤ１の少なくとも一方の劣化検出（リーク検出）を行う。
【００４６】
リーク電流検出回路５４は、例えば、スイッチング素子Ｓ１をオフさせる駆動信号Ｓｇに従ってスイッチＳ２をオンすることにより、センスノードｂにスイッチング素子Ｓ１のオフ期間に電圧Ｖｒｅｆを印加する。これにより、電圧Ｖｒｅｆの印加を駆動信号Ｓｇのオフ指令に同期させることができるので、電圧Ｖｒｅｆをスイッチング素子Ｓ１のオフ期間にタイミングよく印加することができる。
【００４７】
一方、リーク電流検出回路５４は、例えば、スイッチング素子Ｓ１をオンさせる駆動信号Ｓｇに従ってスイッチＳ２をオフすることにより、センスノードｂにスイッチング素子Ｓ１のオン期間に電圧Ｖｒｅｆを印加することを中止する。これにより、電圧Ｖｒｅｆの印加を駆動信号Ｓｇのオン指令に同期させることができるので、電圧Ｖｒｅｆの印加をスイッチング素子Ｓ１のオン期間にタイミングよく中止することができる。
【００４８】
なお、スイッチング素子Ｓ１のオン期間とは、スイッチング素子Ｓ１をオンさせるゲート電圧Ｖｇｅ（制御電圧）がスイッチング素子Ｓ１のゲート端子Ｇを介してメイントランジスタ１２及びセンストランジスタ１３のゲート電極（制御電極）に入力されている期間である。メイントランジスタ１２及びセンストランジスタ１３は、スイッチング素子Ｓ１をオンさせるゲート電圧Ｖｇｅがゲート電極に入力されている期間、オンしている。
【００４９】
リーク電流検出回路５４は、例えば、駆動信号Ｓｇのレベルを反転させた信号によって、スイッチＳ２をオンオフさせる反転回路５３を有する。
【００５０】
リーク電流検出回路５４は、順方向電流Ｉ２の測定値に応じたリーク電流検出信号Ｆｌｋを出力する。リーク電流検出回路５４は、例えば、順方向電流Ｉ２が所定の電流値Ｉｔｈ１よりも高いことが電流測定部５２により測定される場合、スイッチング素子Ｓ１又はメインダイオードＤ１がリークしていることを表すハイレベルのリーク電流検出信号Ｆｌｋ（つまり、劣化情報）を出力する。一方、リーク電流検出回路５４は、例えば、順方向電流Ｉ２が所定の電流値Ｉｔｈ２よりも低いことが電流測定部５２により測定される場合、スイッチング素子Ｓ１及びメインダイオードＤ１がリークしていないことを表すローレベルのリーク電流検出信号Ｆｌｋを出力する。
【００５１】
図３は、駆動装置２の動作波形の一例を示すタイミングチャートである。ローレベルの駆動信号Ｓｇは、スイッチング素子Ｓ１をオフさせる信号であり、ハイレベルの駆動信号Ｓｇは、スイッチング素子Ｓ１をオンさせる信号である。
【００５２】
ゲート駆動回路４０は、駆動信号Ｓｇがローレベルである場合、ゲート端子Ｇのゲート電圧Ｖｇｅをスイッチング素子Ｓ１をオフさせるローレベルにする。リーク電流検出回路５４は、駆動信号Ｓｇがローレベルである場合、スイッチＳ２を反転回路５３によりオンさせることにより、センスノードｂのセンスエミッタ電圧Ｖｓｅをハイレベルにし、センスダイオードＤ２を介して接続ノードａの電圧ＶＭを上昇させる。つまり、スイッチング素子Ｓ１又はメインダイオードＤ１の劣化検出をスイッチング素子Ｓ１をオフさせる期間に実行することができる。
【００５３】
ゲート駆動回路４０は、駆動信号Ｓｇがハイレベルである場合、ゲート端子Ｇのゲート電圧Ｖｇｅをスイッチング素子Ｓ１をオンさせるハイレベルにする。リーク電流検出回路５４は、駆動信号Ｓｇがハイレベルである場合、スイッチＳ２を反転回路５３によりオフさせることにより、センスノードｂのセンスエミッタ電圧Ｖｓｅをローレベルにし、センスダイオードＤ２を介して接続ノードａの電圧ＶＭを減少させる。つまり、スイッチング素子Ｓ１又はメインダイオードＤ１の劣化検出をスイッチング素子Ｓ１をオンさせる期間に中止することができる。
【００５４】
図４は、スイッチング素子Ｓ１の一例を示す回路図である。スイッチング素子Ｓ１は、例えば、メイントランジスタ１２とセンストランジスタ１３とメインダイオードＤ１とセンスダイオードＤ２とが共通のチップ２０に設けられたダイオード内蔵ＩＧＢＴである。ダイオード内蔵ＩＧＢＴは、ダイオードのアノード電極とＩＧＢＴのエミッタ電極とを共通電極とし、ダイオードのカソード電極とＩＧＢＴのコレクタ電極とを共通電極とした構造を有している。ダイオード内蔵ＩＧＢＴは、逆導通ＩＧＢＴ（Reverse  Conducting（ＲＣ）‐ＩＧＢＴ）とも称される。
【００５５】
メイントランジスタ１２とセンストランジスタ１３は、それぞれ、ＰＮＰ型のバイポーラトランジスタ及びＮチャネル型のＭＯＳＦＥＴ（Metal  Oxide   Semiconductor  Field  Effect  Transistor）で表すことができる。
【００５６】
図５は、図４のスイッチング素子Ｓ１（ＲＣ‐ＩＧＢＴ）の構造の一例を簡略的に示す断面図である。メイントランジスタ１２及びメインダイオードＤ１は、チップ２０のメインセル３１に形成され、センストランジスタ１３及びセンスダイオードＤ２は、チップ２０のセンスセル３２に形成される。チップ２０上に形成されたメインセル３１及びセンスセル３２は、互いに隣接する。
【００５７】
劣化検出が行われる場合、ゲート電極Ｇのゲート電圧Ｖｇｅは低下するので、スイッチング素子Ｓ１はオフする。つまり、メイントランジスタ１２及びセンストランジスタ１３はオフする。
（１）センスセル３２のエミッタ（すなわち、センストランジスタ１３のセンスエミッタ電極ＳＥとセンスダイオードＤ２のカソードＫｓ）に電圧が印加される。
（２）センストランジスタ１３及びセンスダイオードＤ２のＰＮ接合に、順方向電流が流れる。
（３）チップ２０の内部（Ｎ領域）の電圧がＰＮ接合に流れる順方向電流によって上昇する。
（４−１）Ｎ領域の電圧上昇により、センストランジスタ１３のゲート電極Ｇとコレクタ電極Ｃｓとの間に電圧が印加される。これにより、センストランジスタ１３のゲート電極Ｇとコレクタ電極Ｃｓとの間の酸化膜の劣化検出が可能となる。
（４−２）Ｎ領域の電圧上昇により、メイントランジスタ１２のゲート電極Ｇとコレクタ電極Ｃｍとの間に電圧が印加される。これにより、メイントランジスタ１２のゲート電極Ｇとコレクタ電極Ｃｍとの間の酸化膜の劣化検出が可能となる。
（４−３）Ｎ領域の電圧上昇により、メインダイオードＤ１に逆バイアス（メインダイオードＤ１の順方向とは逆方向の電圧）が印加される。これにより、メインダイオードＤ１のＰＮ接合の劣化検出が可能となる。
【００５８】
図６は、半導体装置の一例である駆動装置３の構成例を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。駆動装置３は、劣化検出機能と異常電流検出機能とを兼備する。駆動装置３は、スイッチング素子Ｓ１の駆動、劣化検出及び異常電流検出を行う制御回路９１を備える。制御回路９１は、例えば、上述のゲート駆動回路４０及びリーク電流検出回路５４を備えるとともに、抵抗Ｒ１と、異常電流検出回路８０と、スイッチＳ３とを備える。
【００５９】
リーク電流検出回路５４は、上述と同様、スイッチング素子Ｓ１のオフ期間にセンスノードｂを経由する順方向電流Ｉ２をモニタすることによって、スイッチング素子Ｓ１とメインダイオードＤ１の少なくとも一方の劣化検出（リーク検出）を行う。一方、異常電流検出回路８０は、スイッチング素子Ｓ１のオン期間にセンスノードｂのセンスエミッタ電圧Ｖｓｅをコンパレータ８２によりモニタすることによって、メイントランジスタ１２の異常電流（例えば、過電流、短絡電流）の検出を行う。センスエミッタ電圧Ｖｓｅは、例えば、センス電流Ｉｓｅが抵抗Ｒ１に流れることによって抵抗Ｒ１の両端に発生する電圧である。
【００６０】
抵抗Ｒ１は、センスノードｂと接続ノードｄとの間に接続されるセンス抵抗である。接続ノードｄは、メイントランジスタ１２のエミッタ電極とメインダイオードＤ１のアノードとが接続される接続点である。
【００６１】
異常電流検出回路８０は、センス電流Ｉｓｅが抵抗Ｒ１に流れることにより発生する正のセンスエミッタ電圧Ｖｓｅに基づいて、メイントランジスタ１２に流れる主電流Ｉｅの異常を検出する異常検出手段の一例である。
【００６２】
メイントランジスタ１２の通電時、異常電流検出回路８０は、例えば、センス電流Ｉｓｅが抵抗Ｒ１に流れることにより発生する正のセンスエミッタ電圧Ｖｓｅと所定の基準電圧ＶｔｈＳＣとを比較することで、主電流Ｉｅが異常電流であるか否かを判定できる。コンパレータ８２は、電圧源８１によって生成された一定の基準電圧ＶｔｈＳＣとセンスエミッタ電圧Ｖｓｅとを比較する。例えば、異常電流検出回路８０は、正のセンスエミッタ電圧Ｖｓｅが基準電圧ＶｔｈＳＣを超えることがコンパレータ８２により検出されるとき、主電流Ｉｅが過電流であると判定し、ハイレベルの信号をコンパレータ８２から出力する。
【００６３】
スイッチＳ３は、センス電流Ｉｓｅが抵抗Ｒ１にスイッチング素子Ｓ１のオフ期間に流れることを遮断する遮断手段の一例である。スイッチＳ３は、例えば、抵抗Ｒ１と接続ノードｄとの間に直列に挿入されるトランジスタである。
【００６４】
図７は、駆動装置３の動作波形の一例を示すタイミングチャートである。図７を参照して、図６の動作について説明する。
【００６５】
駆動信号Ｓｇのレベルがスイッチング素子Ｓ１のオフを指令するローレベルである場合、スイッチＳ２はオンし、スイッチＳ３はオフする。この場合、リーク電流検出回路５４は、上記同様、劣化検出を行う。スイッチＳ３のオフにより、電圧Ｖｒｅｆが抵抗Ｒ１によって分圧されることによって本来の電圧Ｖｒｅｆがセンスノードｂに印加されなくなることが回避されるので、リーク電流検出回路５４の誤動作の防止ができる。
【００６６】
一方、異常電流検出回路８０は、スイッチング素子Ｓ１のオフを指令するローレベルの駆動信号Ｓｇが論理積回路８３に入力される場合、コンパレータ８２の出力レベルにかかわらず、ローレベルの異常電流検出信号Ｆｓｃを出力する。つまり、論理積回路８３は、異常電流検出回路８０の異常電流検出機能を無効にできる。例えば、電圧Ｖｒｅｆが基準電圧ＶｔｈＳＣよりも大きい場合、コンパレータ８２は主電流Ｉｅが過電流であることを表すハイレベルの信号を出力する。しかしながら、論理積回路８３は、異常電流検出信号Ｆｓｃをローレベル（主電流Ｉｅが過電流ではないことを表すレベル）に固定できるので、コンパレータ８２の誤検出による異常電流の誤検出を防止できる。
【００６７】
駆動信号Ｓｇのレベルがスイッチング素子Ｓ１のオンを指令するハイレベルである場合、スイッチＳ２はオフし、スイッチＳ３はオンする。スイッチＳ２のオフにより、電圧Ｖｒｅｆはセンスノードｂに印加されないので、リーク電流検出回路５４による劣化検出は、上記同様、実行されない。つまり、スイッチＳ２は、リーク電流検出回路５４のリーク電流検出機能を無効にできる。
【００６８】
一方、異常電流検出回路８０は、スイッチング素子Ｓ１のオンを指令するハイレベルの駆動信号Ｓｇが論理積回路８３に入力される場合、コンパレータ８２の出力レベルと同じ論理の異常電流検出信号Ｆｓｃを出力する。スイッチＳ３のオンにより、センス電流Ｉｓｅが抵抗Ｒ１に流れることが許容されるので、異常電流検出回路８０は、検出されたセンスエミッタ電圧Ｖｓｅに基づいてコンパレータ８２から出力される信号を異常電流検出信号Ｆｓｃとして出力する。
【００６９】
ハイレベルの異常電流検出信号Ｆｓｃが出力された場合、スイッチング素子Ｓ１はゲート駆動回路４０によりオフされる。スイッチング素子Ｓ１がオフされることにより、メイントランジスタ１２及びセンストランジスタ１３がオフするので、異常な主電流Ｉｅの流れを遮断することができる。
【００７０】
このように、センスノードｂは、劣化検出のための機能と電流異常検出のための機能とを兼備するので、劣化検出用端子と電流異常検出端子との共用化が可能となる。また、端子の共用化によって、端子に接続される配線の共用化も可能となる。
【００７１】
図８は、複数の駆動装置を備える電力変換装置１０１の一例を示す構成図である。上述の実施形態と同様の構成及び効果についての説明は省略する。
【００７２】
電力変換装置１０１は、２つの駆動装置３Ｌ，３Ｈを備え、誘導性の負荷７０が接続される中間ノード６５に対してハイサイドとローサイドのそれぞれに設けられたトランジスタが直列に接続されたアーム回路６６を備える。電力変換装置１０１は、３相式のモータを駆動するインバータとして使用される場合、３相式のモータの相数と同数の３個のアーム回路６６を並列に備える。
【００７３】
ハイサイドのスイッチング素子Ｓ１２に接続される導電部６１Ｈは、高電源電位部６３に導電的に接続され、スイッチング素子Ｓ１２に接続される導電部６２Ｈは、ローサイドのスイッチング素子Ｓ１１又は負荷７０を介して低電源電位部６４に間接的に接続される。一方、ローサイドのスイッチング素子Ｓ１１に接続される導電部６２Ｌは、低電源電位部６４に導電的に接続され、スイッチング素子Ｓ１１に接続される導電部６１Ｌは、スイッチング素子Ｓ１２又は負荷７０を介して高電源電位部６３に間接的に接続される。
【００７４】
駆動装置３Ｌ，３Ｈは、それぞれ、半導体装置の一例である。例えば、駆動装置３Ｌ，３Ｈは、それぞれ、図６の駆動装置３と同一の回路構成を有する場合、図８の制御回路９１Ｈ，９１Ｌは、それぞれ、図６の制御回路９１と同一の回路構成を有する。なお、駆動装置３Ｌ，３Ｈは、他の実施形態の駆動装置と同一の回路構成でもよい。
【００７５】
電力変換装置１０１は、例えば、駆動装置３Ｌ，３Ｈの外部に接続され駆動装置３Ｌ，３Ｈよりも上位の制御装置１１０を備える。ハイサイドの制御回路９１Ｈ内のゲート駆動回路４０は、制御装置１１０から供給される駆動信号（例えば、パルス幅変調信号）に従って、自身と同サイドのスイッチング素子Ｓ１２をオンオフする。ローサイドの制御回路９１Ｌ内のゲート駆動回路４０は、制御装置１１０から供給される駆動信号（例えば、パルス幅変調信号）に従って、自身と同サイドのスイッチング素子Ｓ１１をオンオフする。制御装置１１０は、例えば、マイクロコンピュータ自体又はマイクロコンピュータを備える装置である。
【００７６】
制御装置１１０は、ハイサイドの制御回路９１Ｈ内のリーク電流検出回路５４又はローサイドの制御回路９１Ｌ内のリーク電流検出回路５４から出力される劣化情報を用いて、所定の制御を行う。例えば、制御装置１１０は、各々のリーク電流検出回路５４からの劣化情報を、制御装置１１０の外部に送信したり、所定のメモリ１１１に読み出し可能に格納したりする制御を行う。この制御が実行されることにより、例えば、ユーザに劣化情報を知らせることができる。
【００７７】
図９は、電流が電力変換装置１０１から負荷７０に供給される際の電力変換装置１０１の動作波形の一例を示すタイミングチャートである。Ｖｇｅは、スイッチング素子のゲート端子Ｇとエミッタ端子Ｅとの間の電圧（ゲート電圧）である。Ｉｃは、スイッチング素子のコレクタ電流（上述の主電流Ｉｅにほぼ等しい）である。Ｖｃｅは、スイッチング素子のコレクタ端子Ｃとエミッタ端子Ｅとの間の電圧である。ＩＦは、ダイオードの順方向電流である。Ｖｏｎ２は、スイッチング素子Ｓ１２のオン期間での、コレクタ端子Ｃとエミッタ端子Ｅとの間の電圧である。ＶＨは、高電源電位部６３の電源電圧である。ＶＦ１１は、メインダイオードＤ１１の順方向電圧である。
【００７８】
図９を参照して、電流が電力変換装置１０１から負荷７０に供給される際の図８の電力変換装置１０１の動作について以下説明する。
【００７９】
スイッチング素子Ｓ１１，Ｓ１２は、それぞれのゲート電圧Ｖｇｅがハイレベルのときにオンしローレベルのときにオフする。
【００８０】
ローサイドの制御回路９１Ｌ内のリーク電流検出回路５４は、スイッチング素子Ｓ１１のオンオフを指令する駆動信号に従って、スイッチング素子Ｓ１１のオフ期間に劣化検出（リーク検出）を行い、スイッチング素子Ｓ１１のオン期間に劣化検出を中止する。同様に、ハイサイドの制御回路９１Ｈ内のリーク電流検出回路５４は、スイッチング素子Ｓ１２のオンオフを指令する駆動信号に従って、スイッチング素子Ｓ１２のオフ期間に劣化検出（リーク検出）を行い、スイッチング素子Ｓ１２のオン期間に劣化検出を中止する。
【００８１】
制御装置１１０は、ローサイドのリーク電流検出回路５４から期間ｔａに出力される劣化情報を用いて、所定の制御を行う。期間ｔａとは、制御装置１１０がローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える駆動信号を出力するタイミングからハイサイドのスイッチング素子Ｓ１２をオンからオフに切り替える駆動信号を出力するタイミングｔ１１までの期間である。期間ｔａでのスイッチング素子Ｓ１１のＶｃｅは比較的高い電圧であるため、ローサイドのリーク電流検出回路５４は、劣化検出を期間ｔａに正常に実行でき、期間ｔａに検出された劣化に係る劣化情報を出力できる。したがって、制御装置１１０は、ローサイドのリーク電流検出回路５４から期間ｔａに出力される正しい劣化情報を用いて、所定の制御を正常に実行できる。
【００８２】
例えば、期間ｔａのうち、ローサイドのスイッチング素子Ｓ１１のオフ期間とハイサイドのスイッチング素子Ｓ１２のオン期間とが重複する期間ｔａ１では、スイッチング素子Ｓ１１のＶｃｅは、（ＶＨ−Ｖｏｎ２）である。ＶＨは、Ｖｏｎ２よりも十分高い。期間ｔａ１とは、制御装置１１０がハイサイドのスイッチング素子Ｓ１２をオフからオンに切り替える駆動信号を出力するタイミングからハイサイドのスイッチング素子Ｓ１２をオンからオフに切り替える駆動信号を出力するタイミングｔ１１までの期間である。期間ｔａ１では、電流が、ハイサイドのスイッチング素子Ｓ１２から中間ノード６５を介して負荷７０に供給される。ローサイドのリーク電流検出回路５４は、電圧（ＶＨ−Ｖｏｎ２）がスイッチング素子Ｓ１１及びメインダイオードＤ１１に印加される期間ｔａ１にローサイドのセンスノードｂに電圧を印加することによって、劣化検出を正常に実行できる。したがって、制御装置１１０は、ローサイドのリーク電流検出回路５４から期間ｔａ１に出力される正しい劣化情報を用いて、所定の制御を正常に実行できる。
【００８３】
一方、制御装置１１０は、ローサイドのリーク電流検出回路５４からデッドタイムｔｄ１に出力される劣化情報を無効にする。デッドタイムｔｄ１は、制御装置１１０がハイサイドのスイッチング素子Ｓ１２をオンからオフに切り替える駆動信号を出力するタイミングｔ１１からローサイドのスイッチング素子Ｓ１１をオフからオンに切り替える駆動信号を出力するタイミングｔ１２までの期間である。デッドタイムｔｄ１では、ローサイドのメインダイオードＤ１１及びセンスダイオードＤ１２から中間ノード６５を介して負荷７０に還流する順方向電流ＩＦが流れる。デッドタイムｔｄ１でのスイッチング素子Ｓ１１のＶｃｅは、（ＶＨ−Ｖｏｎ２）から（−ＶＦ１１）に低下する。そのため、ローサイドのリーク電流検出回路５４は、電圧がデッドタイムｔｄ１にセンスノードｂに印加されることにより電流がセンスダイオードＤ１２に流れてしまうので、劣化を誤検出する。したがって、制御装置１１０は、ローサイドのリーク電流検出回路５４からデッドタイムｔｄ１に出力される劣化情報を無効にすることで、誤った劣化情報を用いて所定の制御を実行することを防止できる。
【００８４】
例えば、制御装置１１０は、ローサイドのリーク電流検出回路５４からデッドタイムｔｄ１に出力される劣化情報を無効にするため、当該劣化情報を、制御装置１１０の外部に送信することを中止したり、メモリ１１１に格納することを中止したりする。この無効化制御が実行されることにより、例えば、ユーザに対する劣化情報の誤報を防止できる。
【００８５】
また、ローサイドのリーク電流検出回路５４は、デッドタイムｔｄ１が開始するタイミングｔ１１を知らせるタイミング信号Ｄｔｈをハイサイドの駆動装置３Ｈの制御回路９１Ｈから取得し、デッドタイムｔｄ１に検出された劣化情報の出力を中止してもよい。これにより、ローサイドのリーク電流検出回路５４は、誤った劣化情報が制御装置１１０に伝達されることを防止できる。
【００８６】
なお、ローサイドのリーク電流検出回路５４は、タイミング信号Ｄｔｈを取得することで、ハイサイドのスイッチング素子Ｓ１２がオンからオフに切り替わるタイミング（例えば、デッドタイムｔｄ１が開始するタイミングｔ１１）を検知できる。また、ローサイドのリーク電流検出回路５４は、ローサイドのスイッチング素子Ｓ１１をオンオフさせる駆動信号を取得することで、スイッチング素子Ｓ１１がオンからオフ又はオフからオンに切り替わるタイミングを検知できる。例えば、ローサイドのリーク電流検出回路５４は、ローサイドのスイッチング素子Ｓ１１をオフからオンに切り替える駆動信号を取得することで、デッドタイムｔｄ１が終了するタイミングｔ１２を検知できる。
【００８７】
また、期間ｔｂでは、スイッチング素子Ｓ１２及びメインダイオードＤ２１には、電圧（ＶＨ＋ＶＦ１１）が印加されている。また、期間ｔｂでは、センスダイオードＤ２２には、電圧ＶＨが印加されている（正確には、ＶＨ＋ＶＦ１１−Ｖｒｅｆ２が印加されているが、ＶＨはＶＦ１１，Ｖｒｅｆ２に比べて非常に大きい）。Ｖｒｅｆ２は、ハイサイドのセンスノードｂに印加される電圧である。期間ｔｂは、ローサイドのメインダイオードＤ１１及びセンスダイオードＤ１２から中間ノード６５を介して負荷７０に還流する順方向電流ＩＦが流れ、且つ、スイッチング素子Ｓ１２のオフ期間とスイッチング素子Ｓ１１のオン期間とが重複する期間である。
【００８８】
仮にセンスダイオードＤ２２が劣化していると、電圧ＶＨがセンスダイオードＤ２２に印加されることによって、センスダイオードＤ２２の順方向とは逆方向の電流が流れる。したがって、ハイサイドのリーク電流検出回路５４は、期間ｔｂにハイサイドのセンスダイオードＤ２２に流れる逆方向電流に基づいて、センスダイオードＤ２２の劣化を検出できる。
【００８９】
なお、ハイサイドのリーク電流検出回路５４は、タイミング信号Ｄｔｌをローサイドの駆動装置３Ｌの制御回路９１Ｌから取得することで、ローサイドのスイッチング素子Ｓ１１がオフからオンに切り替わるタイミング（例えば、デッドタイムｔｄ１が終了するタイミングｔ１２）を検知できる。
【００９０】
図１０は、電流が負荷７０から電力変換装置１０１に流れ込む際の電力変換装置１０１の動作波形の一例を示すタイミングチャートである。Ｖｇｅ，Ｉｃ，Ｖｃｅ，ＩＦ，ＶＨは、図９での説明と同じである。Ｖｏｎ１は、スイッチング素子Ｓ１１のオン期間での、コレクタ端子Ｃとエミッタ端子Ｅとの間の電圧である。ＶＦ２１は、メインダイオードＤ２１の順方向電圧である。
【００９１】
図１０を参照して、電流が負荷７０から電力変換装置１０１に流れ込む際の図８の電力変換装置１０１の動作について以下説明する。
【００９２】
制御装置１１０は、ハイサイドのリーク電流検出回路５４から期間ｔｃに出力される劣化情報を用いて、所定の制御を行う。期間ｔｃとは、制御装置１１０がハイサイドのスイッチング素子Ｓ１２をオンからオフに切り替える駆動信号を出力するタイミングからローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える駆動信号を出力するタイミングｔ１３までの期間である。期間ｔｃでのスイッチング素子Ｓ１２のＶｃｅは比較的高い電圧であるため、ハイサイドのリーク電流検出回路５４は、劣化検出を期間ｔｃに正常に実行でき、期間ｔｃに検出された劣化に係る劣化情報を出力できる。したがって、制御装置１１０は、ハイサイドのリーク電流検出回路５４から期間ｔｃに出力される正しい劣化情報を用いて、所定の制御を正常に実行できる。
【００９３】
例えば、期間ｔｃのうち、ハイサイドのスイッチング素子Ｓ１２のオフ期間とローサイドのスイッチング素子Ｓ１１のオン期間とが重複する期間ｔｃ１では、スイッチング素子Ｓ１２のＶｃｅは、（ＶＨ−Ｖｏｎ１）である。ＶＨは、Ｖｏｎ１よりも十分高い。期間ｔｃ１とは、制御装置１１０がローサイドのスイッチング素子Ｓ１１をオフからオンに切り替える駆動信号を出力するタイミングからローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える駆動信号を出力するタイミングｔ１３までの期間である。期間ｔｃ１では、電流が、負荷７０から中間ノード６５を介してローサイドのスイッチング素子Ｓ１１に供給される。ハイサイドのリーク電流検出回路５４は、電圧（ＶＨ−Ｖｏｎ１）がスイッチング素子Ｓ１２及びメインダイオードＤ２１に印加される期間ｔｃ１にハイサイドのセンスノードｂに電圧を印加することによって、劣化検出を正常に実行できる。したがって、制御装置１１０は、ハイサイドのリーク電流検出回路５４から期間ｔｃ１に出力される正しい劣化情報を用いて、所定の制御を正常に実行できる。
【００９４】
一方、制御装置１１０は、ハイサイドのリーク電流検出回路５４からデッドタイムｔｄ２に出力される劣化情報を無効にする。デッドタイムｔｄ２は、制御装置１１０がローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える駆動信号を出力するタイミングｔ１３からハイサイドのスイッチング素子Ｓ１２をオフからオンに切り替える駆動信号を出力するタイミングｔ１４までの期間である。デッドタイムｔｄ２では、負荷７０から中間ノード６５を介してハイサイドのメインダイオードＤ２１及びセンスダイオードＤ２２に還流する順方向電流ＩＦが流れる。デッドタイムｔｄ２でのスイッチング素子Ｓ１２のＶｃｅは、（ＶＨ−Ｖｏｎ１）から（−ＶＦ２１）に低下する。そのため、ハイサイドのリーク電流検出回路５４は、電圧がデッドタイムｔｄ２にセンスノードｂに印加されることにより電流がセンスダイオードＤ２２に流れてしまうので、劣化を誤検出する。したがって、制御装置１１０は、ハイサイドのリーク電流検出回路５４からデッドタイムｔｄ２に出力される劣化情報を無効にすることで、誤った劣化情報を用いて所定の制御を実行することを防止できる。
【００９５】
例えば、制御装置１１０は、ハイサイドのリーク電流検出回路５４からデッドタイムｔｄ２に出力される劣化情報を無効にするため、当該劣化情報を、制御装置１１０の外部に送信することを中止したり、メモリ１１１に読み出し可能に格納することを中止したりする。この無効化制御が実行されることにより、例えば、ユーザに対する劣化情報の誤報を防止できる。
【００９６】
また、ハイサイドのリーク電流検出回路５４は、デッドタイムｔｄ２が開始するタイミングｔ１３を知らせるタイミング信号Ｄｔｈをローサイドの駆動装置３Ｌの制御回路９１Ｌから取得し、デッドタイムｔｄ２に検出された劣化情報の出力を中止してもよい。これにより、ハイサイドのリーク電流検出回路５４は、誤った劣化情報が制御装置１１０に伝達されることを防止できる。
【００９７】
なお、ハイサイドのリーク電流検出回路５４は、タイミング信号Ｄｔｌを取得することで、ローサイドのスイッチング素子Ｓ１１がオンからオフに切り替わるタイミング（例えば、デッドタイムｔｄ２が開始するタイミングｔ１３）を検知できる。また、ハイサイドのリーク電流検出回路５４は、ハイサイドのスイッチング素子Ｓ１２をオンオフさせる駆動信号を取得することで、スイッチング素子Ｓ１２がオンからオフ又はオフからオンに切り替わるタイミングを検知できる。例えば、ハイサイドのリーク電流検出回路５４は、ハイサイドのスイッチング素子Ｓ１２をオフからオンに切り替える駆動信号を取得することで、デッドタイムｔｄ２が終了するタイミングｔ１４を検知できる。
【００９８】
また、期間ｔｅでは、スイッチング素子Ｓ１１及びメインダイオードＤ１１には、電圧（ＶＨ＋ＶＦ２１）が印加されている。また、期間ｔｅでは、センスダイオードＤ１２には、電圧ＶＨが印加されている（正確には、ＶＨ＋ＶＦ２１−Ｖｒｅｆ１が印加されているが、ＶＨはＶＦ２１，Ｖｒｅｆ１に比べて非常に大きい）。Ｖｒｅｆ１は、ローサイドのセンスノードｂに印加される電圧である。期間ｔｅは、負荷７０から中間ノード６５を介してハイサイドのメインダイオードＤ２１及びセンスダイオードＤ２２に還流する順方向電流ＩＦが流れ、且つ、スイッチング素子Ｓ１１のオフ期間とスイッチング素子Ｓ１２のオン期間とが重複する期間である。
【００９９】
仮にセンスダイオードＤ１２が劣化していると、電圧ＶＨがセンスダイオードＤ１２に印加されることによって、センスダイオードＤ１２の順方向とは逆方向の電流が流れる。したがって、ローサイドのリーク電流検出回路５４は、期間ｔｅにローサイドのセンスダイオードＤ１２に流れる逆方向電流に基づいて、センスダイオードＤ１２の劣化を検出できる。
【０１００】
なお、ローサイドのリーク電流検出回路５４は、タイミング信号Ｄｔｈをハイサイドの駆動装置３Ｈの制御回路９１Ｈから取得することで、ハイサイドのスイッチング素子Ｓ１２がオフからオンに切り替わるタイミング（例えば、デッドタイムｔｄ２が終了するタイミングｔ１４）を検知できる。
【０１０１】
ところで、図８において、駆動装置３Ｈ，３Ｌが負荷７０を駆動している期間は、ノイズなどが多いため、安定して劣化検出を行うことができない場合がある。このような場合、ハイサイド及びローサイドのリーク電流検出回路５４は、駆動装置３Ｈ，３Ｌが負荷７０を駆動していない期間（以下、「システム停止中」という）に限り、劣化検出を行ってもよい。システム停止中の具体例には、負荷７０の動作が停止している期間（負荷停止中）、負荷７０を走行駆動源とする車両が停止している期間（車両停止中）、電力変換装置１０１が起動している期間（システム起動中）などがある。
【０１０２】
図１１は、システム停止中の電力変換装置で行われる劣化検出の動作波形の一例を示すタイミングチャートである。
【０１０３】
タイミングｔ１：システム停止中に行われる劣化検出を開始する時のスイッチング素子Ｓ１１，Ｓ１２は、共にオフである。制御装置１１０は、負荷停止中又は車両停止中の場合、電圧ＶＨをＧＮＤ（グランド電圧）まで低下させ、システム起動中の場合、電圧ＶＨをグランド電圧のまま上昇させない。
【０１０４】
タイミングｔ２：制御装置１１０は、ローサイドのスイッチング素子Ｓ１１をオフからオンに切り替え、ハイサイドのスイッチング素子Ｓ１２をオフ状態で維持する。ハイサイドのリーク電流検出回路５４は、電圧Ｖｒｅｆ２をハイサイドのセンスノードｂに印加する。これにより、スイッチング素子Ｓ１２のコレクタ電圧（＝ＶＨ）は、センスノードｂの電圧Ｖｒｅｆ２からセンスダイオードＤ２２の順方向電圧ＶＦ２２分だけ降下した電圧（Ｖｒｅｆ２−ＶＦ２２）になる。よって、システム停止中の高電源電位部６３は安定しているため、ハイサイドのリーク電流検出回路５４は、電圧（Ｖｒｅｆ２−ＶＦ２２）が印加されたスイッチング素子Ｓ１２又はメインダイオードＤ２１の劣化検出を安定的に実行できる。
【０１０５】
タイミングｔ３：制御装置１１０は、高電源電位部６３の電圧ＶＨを不図示のバッテリ又はコンバータによって本来の高電圧まで上昇させる。これにより、センスダイオードＤ２２に逆バイアス（＝ＶＨ−Ｖｒｅｆ２）が印加される。よって、システム停止中の高電源電位部６３は安定しているため、ハイサイドのリーク電流検出回路５４は、センスダイオードＤ２２に流れる逆方向電流を測定することによって、センスダイオードＤ２２の劣化検出を安定的に実行できる。
【０１０６】
タイミングｔ４；制御装置１１０は、ハイサイドのスイッチング素子Ｓ１２をオフからオンに切り替え、ローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える。これにより、スイッチング素子Ｓ１１のコレクタ電圧が電圧ＶＨまで上昇するので、センスダイオードＤ１２に逆バイアス（＝ＶＨ）が印加される。よって、システム停止中の高電源電位部６３は安定しているため、ローサイドのリーク電流検出回路５４は、センスダイオードＤ１２に流れる逆方向電流を測定することによって、センスダイオードＤ１２の劣化検出を安定的に実行できる。
【０１０７】
タイミングｔ５：制御装置１１０は、ローサイドのスイッチング素子Ｓ１１をオフからオンに切り替え、ハイサイドのスイッチング素子Ｓ１２をオンからオフに切り替える。これにより、中間ノード６５の電圧Ｖｍ（スイッチング素子Ｓ１１のＶｃｅ）はグランド電圧まで低下する。
【０１０８】
タイミングｔ６：制御装置１１０は、ハイサイドのスイッチング素子Ｓ１２をオフからオンに切り替え、ローサイドのスイッチング素子Ｓ１１をオンからオフに切り替える。ローサイドのリーク電流検出回路５４は、電圧Ｖｒｅｆ１をローサイドのセンスノードｂに印加する。これにより、スイッチング素子Ｓ１１のコレクタ電圧（＝Ｖｍ）は、センスノードｂの電圧Ｖｒｅｆ１からセンスダイオードＤ１２の順方向電圧ＶＦ１２分だけ降下した電圧（Ｖｒｅｆ１−ＶＦ１２）になる。よって、システム停止中の高電源電位部６３は安定しているため、ローサイドのリーク電流検出回路５４は、電圧（Ｖｒｅｆ１−ＶＦ１２）が印加されたスイッチング素子Ｓ１１又はメインダイオードＤ１１の劣化検出を安定的に実行できる。
【０１０９】
以上、半導体装置及び電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１１０】
例えば、トランジスタ等のスイッチング素子は、ＩＧＢＴ以外の他のスイッチング素子でもよく、例えば、Ｎチャネル型又はＰチャネル型のＭＯＳＦＥＴ（Metal  Oxide   Semiconductor  Field  Effect  Transistor）でもよいし、ＮＰＮ型又はＰＮＰ型のバイポーラトランジスタでもよい。ＭＯＳＦＥＴの場合、「コレクタ」を「ドレイン」に、「エミッタ」を「ソース」に置き換えて本実施形態の説明を読めばよいし、バイポーラトランジスタの場合、「ゲート」を「ベース」に置き換えて本実施形態の説明を読めばよい。
【０１１１】
また、本実施形態において、センスダイオードＤ２がスイッチング素子Ｓ１とは別のチップに設けられてもよいし、メインダイオードＤ１がチップ２０とは別のチップに設けられてもよい。
【符号の説明】
【０１１２】
１，２，３，３Ｌ，３Ｈ  駆動装置（半導体装置の例）
１２  メイントランジスタ（メイン素子の一例）
１３  センストランジスタ（センス素子の一例）
２０  チップ
３１  メインセル
３２  センスセル
４０  ゲート駆動回路
５０  劣化検出回路
５１  電圧源
５２  電流測定部
５４  リーク電流検出回路
６１，６２  導電部
６６  アーム回路
７０  負荷
８０  異常電流検出回路
９０，９１，９１Ｌ，９１Ｈ  制御回路
１０１  電力変換装置
１１０  制御装置
１１１  メモリ
ａ，ｄ  接続ノード
ｂ  センスノード
Ｄ１，Ｄ１１，Ｄ２１  メインダイオード
Ｄ２，Ｄ１２，Ｄ２２  センスダイオード
Ｒ１  抵抗
Ｓ１，Ｓ１１，Ｓ１２  スイッチング素子
Ｓ２，Ｓ３  スイッチ
【図１】
0005979184.tif 000002
【図２】
0005979184.tif 000003
【図３】
0005979184.tif 000004
【図４】
0005979184.tif 000005
【図５】
0005979184.tif 000006
【図６】
0005979184.tif 000007
【図７】
0005979184.tif 000008
【図８】
0005979184.tif 000009
【図９】
0005979184.tif 000010
【図１０】
0005979184.tif 000011
【図１１】
0005979184.tif 000012