(57)【特許請求の範囲】
【請求項１】
Ｂ（硼素）を含む第１の反平行層と、ルテニウム層と、第２の反平行層と、Ｍｎ（マンガン）を含む反強磁性層とを順に備えたＴＭＲデバイスの製造方法であって、
アニール処理の前段階として、前記ルテニウム層の界面粗さを低減することで、前記第１の反平行層から前記ルテニウム層へのＢの拡散を抑えると共に前記反強磁性層から前記ルテニウム層へのＭｎの拡散を抑制し、
前記第１の反平行層を形成する前に、前記ルテニウム層の上にＣｏＦｅx 層を形成することにより、前記第１の反平行層から前記ルテニウム層へのＢの拡散を抑え、
前記ＣｏＦｅx 層の厚さを０．２ｎｍ以上０．６ｎｍ以下とし、前記ｘを０〜０．９５とする
ＭＲデバイスの製造方法。
【請求項２】
前記ルテニウム層の界面粗さを低減するため、前記第２の反平行層に対してプラズマ処理を行うことを含む
請求項１記載のＴＭＲデバイスの製造方法。
【請求項３】
前記ルテニウム層へのＭｎの拡散を抑制するため、前記反強磁性層の厚さを薄くすることを含む
請求項１記載のＴＭＲデバイスの製造方法。
【請求項４】
前記ＴＭＲデバイスを、５０％以上のＴＭＲ比と、５０００Ｏｅ以上のピンニング強度とを有するものとする
請求項１記載のＴＭＲデバイスの製造方法。
【請求項５】
前記ルテニウム層は、前記第１の反平行層と前記第２の反平行層とが反強磁性結合を生じ、かつ、維持するように、３Å（０．３ｎｍ）以上４．５Å（０．４５ｎｍ）以下の厚さを有している
請求項１記載のＴＭＲデバイスの製造方法。
【請求項６】
前記反強磁性層はＩｒＭｎからなる
請求項１記載のＴＭＲデバイスの製造方法。
【請求項７】
Ｂ（硼素）を含む第１の反平行層と、ルテニウム層と、第２の反平行層とを順に備えたＴＭＲデバイスの製造方法であって、
アニール処理の前段階として、前記ルテニウム層の界面粗さを低減することで、前記第１の反平行層から前記ルテニウム層へのＢの拡散を抑え、
前記第１の反平行層を形成する前に、前記ルテニウム層の上にＣｏＦｅx 層を形成することにより、前記第１の反平行層から前記ルテニウム層へのＢの拡散を抑え、
前記ＣｏＦｅx 層の厚さを０．２ｎｍ以上０．６ｎｍ以下とし、前記ｘを０〜０．９５とする
ＴＭＲデバイスの製造方法。
【請求項８】
前記ルテニウム層の界面粗さを低減するため、前記第２の反平行層に対してプラズマ処理を行うことを含む
請求項７記載のＴＭＲデバイスの製造方法。
【請求項９】
内部ピンニング強度に優れ、かつ高ＭＲ比を発現するＴＭＲデバイスの製造方法であって、
シールド層上に、シード層を介して設けられた反強磁性層を用意することと、
前記反強磁性層の上に第２の反平行層を形成することと、
前記第２の反平行層および反強磁性層の少なくとも一方に対し、プラズマ処理を施すことと、
前記第２の反平行層の上に、４Å（０．４ｎｍ）の厚さを有するルテニウム層を形成することと、
前記ルテニウム層の上にＣｏＦｅx 層を形成することと、
前記ＣｏＦｅx 層の上にＢ（硼素）を含む第１の反平行層を形成することと、
前記第１の反平行層の上にトンネルバリア層を形成することと、
前記トンネルバリア層の上に磁気フリー層を形成することと、
前記磁気フリー層の上にキャップ層を形成することと、
全ての層に対し、前記シールド層の磁化容易軸方向に沿った第１の外部磁界を印加しつつ、３２０℃の温度で少なくとも１分間に亘る第１のアニール処理を行うことと、
前記磁気フリー層の磁化困難軸方向に沿った第２の外部磁界を印加しつつ、前記第１のアニール処理における温度よりも２０℃以上低い温度で少なくとも５分間に亘る第２のアニール処理を行うこととを含み、
前記アニール処理の前段階として、前記ルテニウム層の界面粗さを低減することで、前記第１の反平行層から前記ルテニウム層へのＢの拡散を抑え、
前記ＣｏＦｅx 層の厚さを０．２ｎｍ以上０．６ｎｍ以下とし、前記ｘを０〜０．９５とする
ＴＭＲデバイスの製造方法。
【請求項１０】
前記ＴＭＲデバイスを、５０％以上のＴＭＲ比と、５０００Ｏｅ以上のピンニング強度とを有するものとする
請求項９記載のＴＭＲデバイスの製造方法。
【請求項１１】
前記プラズマ処理は、２０秒以上６００秒以下の時間内に３０ＳＣＣＭ以上２００ＳＣＣＭ以下の流量で投入されたアルゴン雰囲気中において５ワット以上５０ワット以下のパワーレベルで行うプラズマエッチングまたはイオンビームエッチングを含むものである
請求項９記載のＴＭＲデバイスの製造方法。
【請求項１２】
前記プラズマ処理を、前記反強磁性層の上面に対して行う
請求項１１記載のＴＭＲデバイスの製造方法。
【請求項１３】
前記プラズマ処理を、前記第２の反平行層の上面に対して行う
請求項１１記載のＴＭＲデバイスの製造方法。
【請求項１４】
前記プラズマ処理を、前記第２の反平行層の成長過程において、前記第２の反平行層の一部分に対して行う
請求項１１記載のＴＭＲデバイスの製造方法。
【請求項１５】
前記第２の反平行層に界面活性層（a surfactant layer）を挿入することを含む
請求項９記載のＴＭＲデバイスの製造方法。
【請求項１６】
前記第２の反平行層にナノ酸化層を挿入することを含む
請求項９記載のＴＭＲデバイスの製造方法。
【請求項１７】
空間分解能を向上させ、前記ルテニウム層へのＭｎの拡散を抑制するため、前記反強磁性層の厚さを０ｎｍ超５ｎｍ以下とすることを含む
請求項９記載のＴＭＲデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果（ＭＲ）デバイス一般に関し、特に、抵抗変化率（ＭＲ比）およびシンセティック部分におけるピンニング強度の向上の両立を図るようにしたＴＭＲデバイスおよびその製造方法に関する。
【背景技術】
【０００２】
ＲＫＫＹ結合は、伝導電子間の交換相互作用に起因する磁気結合の特有の型であり、ＡＰ２／Ｒｕ／ＡＰ１からなるシンセティック反平行構造（ＳｙＡＰ構造）を実現可能とする。
【０００３】
ＭｇＯバリアを備えたＴＭＲセンサにおける典型的な構造は以下のとおりである。
「シード層／反強磁性層／ＡＰ２層／Ｒｕ層／ＡＰ１層／ＭｇＯx層／フリー層／キャップ層」
【０００４】
上記のルテニウム層は例えば７．５Å（０．７５ｎｍ）の厚さを有する。界面状態の変化にあまり敏感ではないので、ＳｙＡＰ構造に用いられる。しかしながら、デバイスあるいは薄膜積層体としての寸法はより縮小化されており、ＳｙＡＰ構造の飽和磁界Ｈｓによって制限されるピンニング磁界は、デバイス安定性の確保のために、寸法の縮小化に応じてより大きくする必要がある。
【０００５】
従来技術の調査を行った結果、以下のものが見つかった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７７８０８２０号明細書
【特許文献２】米国特許出願公開第２００２／００９７５３７号明細書
【特許文献３】米国特許出願公開第２００９／００２７８１０号明細書
【特許文献４】米国特許第７３７７０２５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
飽和磁界Ｈｓは、一般には、ＡＰ１，ＡＰ２の磁気モーメントの低下、およびＡＰ１層とＡＰ２層との磁気モーメントの差分により増大する。しかし、ＭＲ比は、一旦、臨界値の厚さを下回った場合、ＭＲ比は低下してしまう。よって、０．７５ｎｍ厚のＲｕ層を備えたＳｙＡＰ構造は、もはや十分な飽和磁界Ｈｓを実現することが困難である。
【０００８】
従来のＭｇＯを備えたＴＭＲでは、高いアニール処理温度が高ＴＭＲ比をもたらし、その結果、高い振幅が得られていた。したがって、他の磁気特性、例えばフリー層の保磁力やピンニング強度に対する副作用がなければ、ＴＭＲセンサのアニール処理を高温で行うことが望ましい。しかしながら、図１Ａと図１Ｂとの比較からわかるように、０．７５ｎｍ厚のＲｕ層を備えたＳｙＡＰ構造では、アニール処理温度を例えば２８０℃から３２０℃へ上げると、飽和磁界Ｈｓは７６００Ｏｅ（エルステッド）から６０００Ｏｅへ低下した。なお、アニール処理時間はいずれも２時間とした。このピンニング磁界強度の減少は、図２Ａと図２Ｂとの比較からわかるように、Ｒｕ層の厚さが０．４ｎｍであるＳｙＡＰ構造を備えたＴＭＲセンサにおいても同様に生じた。図２Ｂでは、シンセティック交換結合はほとんど損なわれた。図１Ａ，１Ｂ，２Ａ，２Ｂでは、縦軸（Ｙ軸）は磁化の大きさを共通する相対値で表している。Ｈｓは、Ｙ軸に示した磁化の変動が５％以内に収まる範囲でのＸ軸に示した印加磁界の最小値として規定される。
【０００９】
例えば３００℃以上の高温下でアニール処理を行った場合でも強固なピンニング磁界が確保されるようにするため、ＳｙＡＰ構造のさらなる最適化が必要とされている。しかしながら、ＭＲセンサ（ＴＭＲセンサ）の抵抗変化率（ＭＲ比）を向上させるには、高いアニール処理温度が必要となる。ＴＭＲセンサにおいてより大きな振幅（抵抗変化）が得るには、上記の問題を取り扱わなければならない。
【００１０】
本発明の第１の目的は、高い内部ピンニング強度と高いＭＲ比とを発現するＭＲデバイスの製造方法を提供することにある。
【００１１】
本発明の第２の目的は、上記の方法と同様にして製造されたＴＭＲデバイスを提供することにある。
【００１２】
本発明の第３の目的は、高い内部ピンニング強度と高いＭＲ比とを発現するＴＭＲデバイスの製造方法を提供することにある。
【００１３】
本発明の第４の目的は、高い分解能を有する、厚さの薄いＴＭＲデバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
これらの目的は、ＳｙＡＰ構造においてＡＰ１とＡＰ２との間に設けられたルテニウム層の界面粗さを低減することにより達成される。これにより、ＡＰ１層からルテニウム層へのボロンの拡散を最小限度に抑えると共に、反強磁性層からルテニウム層へのマンガンの拡散を最小限度に抑えることができるからである。
【００１５】
特に、反強磁性層の成膜ののちルテニウム層の成膜をする前に、第２の反平行層および反強磁性層の少なくとも一方に対してプラズマ処理を行うことでルテニウム層の成長の際の界面粗さを小さくすることができる。さらに、ルテニウム層の成膜ののち、直ちに薄いＣｏＦｅx層を形成することで、ＡＰ１層からのボロンの拡散を防止できる。さらに、界面活性層またはナノ酸化層をＡＰ２層に挿入するとよい。
【００１６】
本発明の第１のＴＭＲデバイスの製造方法は、Ｂ（硼素）を含む第１の反平行層と、ルテニウム層と、第２の反平行層と、Ｍｎ（マンガン）を含む反強磁性層とを順に備えたＴＭＲデバイスの製造方法であって、アニール処理の前段階として、ルテニウム層の界面粗さを低減することで、第１の反平行層からルテニウム層へのＢの拡散を最小化すると共に反強磁性層からルテニウム層へのＭｎの拡散を最小化するものである。
【００１７】
本発明の第２のＴＭＲデバイスの製造方法は、Ｂ（硼素）を含む第１の反平行層と、ルテニウム層と、第２の反平行層とを順に備えたＴＭＲデバイスの製造方法であって、アニール処理の前段階として、ルテニウム層の界面粗さを低減することで、第１の反平行層からルテニウム層へのＢの拡散を最小化するものである。
【００１８】
本発明のＴＭＲデバイスの製造方法は、内部ピンニング強度に優れ、かつ高ＭＲ比を発現するＴＭＲデバイスの製造方法であって、以下の（１）〜（１１）の要件を含むものである。
（１）シールド層上に、シード層を介して設けられた反強磁性層を用意すること。
（２）反強磁性層の上に第２の反平行層を形成すること。
（３）第２の反平行層および反強磁性層の少なくとも一方に対し、プラズマ処理を施すこと。
（４）第２の反平行層の上に、４Å（０．４ｎｍ）の厚さを有するルテニウム層を形成すること。
（５）ルテニウム層の上にＣｏＦｅx 層を形成すること。
（６）ＣｏＦｅx 層の上に第１の反平行層を形成すること。
（７）第１の反平行層の上にトンネルバリア層を形成すること。
（８）トンネルバリア層の上に磁気フリー層を形成すること。
（９）磁気フリー層の上にキャップ層を形成すること。
（１０）全ての層に対し、シールド層の磁化容易軸方向に沿った第１の外部磁界を印加しつつ、３２０℃の温度で少なくとも１分間に亘る第１のアニール処理を行うこと。
（１１）磁気フリー層の磁化困難軸方向に沿った第２の外部磁界を印加しつつ、第１のアニール処理における温度よりも２０℃以上低い温度で少なくとも５分間に亘る第２のアニール処理を行うこと。
【００１９】
本発明のＴＭＲデバイスは、シールド層上にシード層を介して設けられたＴＭＲデバイスであって、以下の（１）〜（８）の構成要素を備える。
（１）シード層の上に形成された反強磁性層。
（２）反強磁性層の上に形成された第２の反平行層。
（３）第２の反平行層の上に形成され、４Å（０．４ｎｍ）の厚さを有するルテニウム層。
（４）ルテニウム層の上に形成されたＣｏＦｅx 層。
（５）ＣｏＦｅx 層の上に形成された第１の反平行層。
（６）第１の反平行層の上に形成されたトンネルバリア層。
（７）トンネルバリア層の上に形成された磁気フリー層。
（８）磁気フリー層の上に形成されたキャップ層。
ここで、シールド層は、その磁化容易方向に沿って磁化されており、磁気フリー層は、その磁化困難軸方向に沿って磁化されている。また、反強磁性層および第２の反平行層のうちの少なくとも一方はプラズマ処理部分を含む。
【発明の効果】
【００２０】
本発明のＴＭＲデバイスおよびその製造方法によれば、シンセティック構造を構成するルテニウム層の界面粗さをプラズマ処理等によって小さくするようにしたので、従来よりも高い温度でアニール処理を実施しても飽和磁界の劣化を抑えつつピンニング強度を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、従来の０．７５ｎｍ厚のルテニウム層を含むＳｙＡＰ構造における、アニール処理温度を２８０℃および３２０℃としたときのＭＨループ（磁化曲線）を表している。
【図２】図２は、従来の０．４ｎｍ厚のルテニウム層を含むＳｙＡＰ構造における、アニール処理温度を２８０℃および３２０℃としたときのＭＨループ（磁化曲線）を表している。
【図３】図３は、本発明のＳｙＡＰ構造におけるＭＨループ（磁化曲線）を表している。
【図４】図４は、本発明のＳｙＡＰ構造、およびそれを製造するための主要な製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２２】
本発明は、Ｒｕ層の第１のピークでの（すなわち、ルテニウム層の厚さを０．４ｎｍとしたときの）改良されたＳｙＡＰ構造の使用により、ＴＭＲセンサにおけるより高い（飽和磁界）Ｈｓを確保し、その結果、より高いＭＲ比（抵抗変化率）を導くための、そのＴＭＲセンサに対する高温でのアニール処理を可能とする手法を開示するものである。
【００２３】
本発明の目的、特徴および利点は、以下に記載の好適な実施の形態の説明に照らして理解される。
【００２４】
図４は、本発明の一実施の形態としてのＴＭＲセンサにおける断面構成例を表すものである。このＴＭＲセンサは、ＮｉＦｅからなるシールド層３１と、シード層３２と、例えばＩｒＭｎなどのマンガンを含む反強磁性（ＡＦＭ）層３３と、ＡＰ２層３４と、ルテニウム層３５と、例えばボロンを含むＡＰ１層３６と、トンネルバリア層３７（例えばＭｇＯｘからなる）と、フリー層３８と、キャップ層３８とが順に積層されたものである。ここで、ＡＰ２層３４、ルテニウム層３５およびＡＰ１層３６がＳｙＡＰ構造を構成している。なお、符号４０〜４２は、それぞれ、後述する第１〜第３のプラズマ処理を実施する箇所を示している。例えば、プラズマ処理部分が、反強磁性層３３の上面に位置する場合、ＡＰ２層３４の上面に位置する場合、あるいはＡＰ２層３４の内部に位置する場合がある。但し、符号４０〜４２で示した全ての箇所においてプラズマ処理が実施される場合に限定されない。したがって、反強磁性層３３およびＡＰ２層３４のうちの少なくとも一方は、プラズマ処理がなされたプラズマ処理部分を含んでいる。また、ＡＰ２層３４には、界面活性層およびナノ酸化層の少なくとも一方が挿入されることが望ましい。符号４３は、ＣｏＦｅx 層が挿入される場所を示している。また、ルテニウム層３５は、ＡＰ１層３６とＡＰ２層３４とが反強磁性結合を生じ、かつ、維持するように、３Å（０．３ｎｍ）以上４．５Å（０．４５ｎｍ）以下、特に好ましくは０．４ｎｍの厚さを有しているとよい。
【００２５】
先に述べたように、第１のピークである０．４ｎｍ厚のルテニウム層を備えたＳｙＡＰ構造は、本質的には、第２のピークである０．７５ｎｍ厚のルテニウム層を備えたＳｙＡＰ構造よりも著しく大きな飽和磁界Ｈｓを発現する。したがって、高温環境下でアニール処理をした後であっても良好なデバイス特性を確保するために必要とされるピンニング強度を維持するためには、ルテニウム層を用いたＳｙＡＰ層においてピンニング特性の改善を図る必要がある。
【００２６】
上記課題を達成するには、高いアニール処理温度での飽和磁界Ｈｓの劣化を取り除き、または十分に抑制する必要がある。そこで、我々は、このような飽和磁界Ｈｓの劣化は以下の要因により引き起こされると考えた。
（１）高いアニール処理温度での結晶成長に起因したルテニウム層の界面粗さの増大。
（２）ＣｏＦｅＢからなるＡＰ１層３６からルテニウム層３５へのＢ（ボロン）の拡散。
（３）ＩｒＭｎからなる反強磁性層３３からＡＰ２層３４を介したルテニウム層３５へのＭｎ（マンガン）の拡散。
【００２７】
上記（１）〜（３）の要因を最小限に抑えることで、飽和磁界Ｈｓの望ましい改善を図ることができると考えられる。そこで、飽和磁界Ｈｓの望ましい改善を図るために極めて重要な２つの方法を提示する。
【００２８】
（第１の方法）
第１の方法は、反強磁性層３３の形成後、ルテニウム層３５の形成を行う前にプラズマ処理（ＰＴ）を行うものである。その結果得られるＴＭＲセンサの構造は、例えば以下のように表すことができる。
「シード層３２／ＡＦＭ層３３／ＡＰ２層３４／ＰＴ／Ｒｕ層３５（０．４ｎｍ厚）／ＡＰ１層３６／トンネルバリア層３７（ＭｇＯ）／フリー層３８／キャップ層３９」
【００２９】
このプラズマ処理ＰＴは、ルテニウム層３５を成膜する際の界面粗さの増大を緩和するために行われる。このプラズマ処理は、プラズマエッチングまたはイオンビームエッチング（通常、アルゴンを用いて行われる）を含む処理である。イオンビームエッチングは、例えば５〜５０ワット（Ｗ）のパワーレベルで、３０〜２００ＳＣＣＭのガス流量で２０〜６００秒間に亘って行われる。
【００３０】
プラズマ処理ＰＴは、（Ａ）成膜後の反強磁性層３３の上面に対して施され、（Ｂ）ＡＰ２層３４を成膜する間、その成膜過程のＡＰ２層３４に対して施され、あるいは、（Ｃ）成膜後のＡＰ２層の表面に施される。または、それら（Ａ）〜（Ｃ）３種類のプロセスの任意の組み合わせでもよい。ただし一般的には、ＡＰ２層の上面に対するプラズマ処理の適用が、上記３種類のうち最も容易であると考えられる。
【００３１】
（第２の方法）
第２の方法は、プラズマ処理に加え、ルテニウム層３５の形成ののち、ＡＰ１層３６からのボロンの拡散を防止するため、直ぐに厚さｔの薄いＣｏＦｅx 層を挿入するというものである。ここで、ｘの値は例えば０〜０．９５である。またｔは、例えば０．２ｎｍ以上０．６ｎｍ以下（２Å以上６Å以下）であり、特に０．３ｎｍ以上０．４ｎｍ以下（３Å以上４Å以下）であることが望ましい。その結果得られるＴＭＲセンサの構造は、例えば以下のように表すことができる。
「シード層３２／ＡＦＭ層３３／ＡＰ２層３４／ＰＴ／Ｒｕ層３５（０．４ｎｍ厚）／ＣｏＦｅx 層（厚さｔ）／ＡＰ１層３６／トンネルバリア層３７（ＭｇＯ）／フリー層３８／キャップ層３９」
という構成となる。
【００３２】
我々は、さらなる特性改善の実現のため、以下の追加のステップを加えるとよいことを見出した。
【００３３】
（第１の追加のステップ）
第１の追加のステップは、ＡＰ２層３４の内部に、界面活性層（ＳＬ；surfactant layer）またはナノ酸化層（ＮＯＬ；nano-oxide layer）を挿入するものである。その結果得られるＴＭＲセンサの構造は、例えば
「シード層／ＡＦＭ／ＡＰ２ａ／ＳＬ／ＡＰ２ｂ／ＰＴ／Ｒｕ（０．４ｎｍ厚）／ＣｏＦｅx （厚さｔ）／ＡＰ１／ＭｇＯ／フリー層／キャップ層」
または
「シード層／ＡＦＭ／ＡＰ２ａ／ＮＯＬ／ＡＰ２ｂ／ＰＴ／Ｒｕ（０．４ｎｍ厚）／ＣｏＦｅx （厚さｔ）／ＡＰ１／ＭｇＯ／フリー層／キャップ層」
である。
【００３４】
抵抗増大に関連した問題を回避するため、挿入されたＳＬもしくはＮＯＬにおける酸化の程度は低くなければならない。例えば、ＡＰ２ａ層の界面でＳＬを形成する際には比較的少ない酸素流量（例えば０．０５ＳＣＣＭ）が流入される。また、ＮＯＬを形成する際には、薄いＣｏＦｅもしくはＣｏＦｅＢ層が僅かに（浅く）酸化される程度でよい。
【００３５】
（第２の追加のステップ）
第２の追加のステップは、マンガンの拡散を抑制するため、ＡＦＭ層３３の表面粗さを低減すると共にその厚さを薄くするというものである。例えばＩｒＭｎからなる反強磁性層の場合、通常７ｎｍ（７０Å）である反強磁性層の厚さを、５ｎｍ以下、好ましくは４〜５ｎｍ程度に薄くしつつ、並はずれて高い飽和磁界Ｈｓによりピンニング強度を高く維持するようにする。極端な例では、ＡＦＭ層は完全に取り除くことができる。したがって、より改善されたパターン分解能（読み出し分解能）を提供することのできる、より薄いスタックの形成が可能となる。
【００３６】
ＴＭＲセンサは、主にＮｉＦｅによって形成される磁気シールドの上面に形成されるので、ＴＭＲセンサに対する高温でのアニール処理が磁気シールドの容易磁化方向をかき乱すことのないようにする必要がある。幸運なことに、アニール処理温度が３００℃程度の高温であるとき、ＮｉＦｅからなるシールドの磁化容易方向は印加磁界の方向へしっかりと方向付けされており、それ以降のアニール温度がそれを下回る限り、その磁化容易軸方向は固定されたままである。
【００３７】
ＮｉＦｅからなるシールドの磁化容易軸の意図しない回転という可能性を取り除くため、一連のアニール処理は２段階のステップで実施される。第１段階のアニール処理は、例えば３２０℃という高温下で、シールドの磁化容易軸と同じ方向の磁界中で実施される。続く第２段階のアニール処理は、ピンニング磁界方向を決定するため、例えば２８０℃という比較的低い温度下で、磁化困難軸に沿った磁界中で行われる。このように、ピンニング磁界の増大により、ＮｉＦｅシールドの磁化を妨げることなくより高いＴＭＲ比が達成される。
【実施例】
【００３８】
本発明のプロセスおよび構造の効果を確認するため、以下に実施例を示す。
【００３９】
図３（Ａ）は、以下の構造のスタックに対応したＭＨループを表す。
「Ｔａ（２ｎｍ）／Ｒｕ（２ｎｍ）／ＩｒＭｎ（７ｎｍ）／ＣｏＦｅ（２．３ｎｍ）／ＰＴ（１００秒）／Ｒｕ（０．４ｎｍ）／Ｃｏ９０Ｆｅ１０（０．４ｎｍ）／ＣｏＦｅＢ（１．２ｎｍ）ＣｏＦｅ（０．８ｎｍ）／Ｒｕ（１．０ｎｍ）／Ｔａ（４ｎｍ）／Ｒｕ（３．０ｎｍ）」
【００４０】
また、図３（Ｂ）は、以下の構造のスタックに対応したＭＨループを表す。
「Ｔａ（２ｎｍ）／Ｒｕ（２ｎｍ）／ＩｒＭｎ（７ｎｍ）／ＣｏＦｅ（２．３ｎｍ）／ＰＴ（１００秒）／Ｒｕ（０．４ｎｍ）／Ｃｏ７５Ｆｅ２５（０．４ｎｍ）／ＣｏＦｅＢ（１．２ｎｍ）ＣｏＦｅ（０．８ｎｍ）／Ｒｕ（１．０ｎｍ）／Ｔａ（４ｎｍ）／Ｒｕ（３．０ｎｍ）」
ここで、ＰＴ（１００秒）は、アルゴンガス（流量１２０ＳＣＣＭ）を使用したパワーレベル１６ワットでの１００秒間に亘るプラズマエッチング処理を意味する。
【００４１】
図３（Ａ），３（Ｂ）に対応するサンプルは、いずれも上記の２段階のアニール処理を行ったものである。ここで、第１のアニール処理は、３２０℃の温度下で１８ｋＯｅの磁場を印加しつつ２時間に亘って実施した。第２のアニール処理は、２８０℃の温度下で１８ｋＯｅの磁場を印加しつつ２時間に亘って実施した。その結果、図３（Ａ），３（Ｂ）に示したように、いずれのサンプルにおいても、９０００Ｏｅを超える高い飽和磁界Ｈｓが得られた。
【００４２】
図１（Ａ）に示した結果（７６００Ｏｅ）と比較して、より高い温度でアニール処理を行ったにもかかわらず、飽和磁界Ｈｓの値は十分に高いものとなった。
【００４３】
本発明の利点および本発明が解決した課題は、以下の通りである。
【００４４】
３００℃以上の高いアニール処理温度によって得られるピンニング特性の重要な改善により、ＴＭＲセンサがより高いＴＭＲ比を発現することを可能とした。また、ピンニング特性の改善により、反強磁性層の薄型化がもたらされる。例えば下記の積層構造では、３２０℃のアニール処理を行った場合であっても、９３００Ｏｅの飽和磁界Ｈｓが得られた。
「Ｔａ（０．８ｎｍ）／Ｒｕ（１．３ｎｍ）／ＩｒＭｎ（６．０ｎｍ）／Ｃｏ７５Ｆｅ２５（２．３ｎｍ）／ＨＰＰＴ／Ｒｕ（０．４ｎｍ）／ＣｏＦｅ（０．３ｎｍ）／ＣｏＦｅＢ（１．２ｎｍ）ＣｏＦｅ（０．９ｎｍ）／キャップ層」
ここで、  ＨＰＰＴは、高圧プラズマ処理を意味する。
【００４５】
これに対し、下記の積層構造では、３２０℃のアニール処理を行った場合、５０００Ｏｅの飽和磁界Ｈｓに留まった。
「Ｔａ（０．８ｎｍ）／Ｒｕ（１．３ｎｍ）／ＩｒＭｎ（６．０ｎｍ）／Ｃｏ７５Ｆｅ２５（２．３ｎｍ）／Ｒｕ（０．７５ｎｍ）／ＣｏＦｅＢ（１．２ｎｍ）ＣｏＦｅ（１．２ｎｍ）／キャップ層」
【００４６】
要約すると、本発明によれば、ルテニウム層における界面粗さの最適化（optimization）およびルテニウム層と接する材料の最適化により、強靱なピンニング磁場をもたらす高い温度でのアニール処理を実施しても、十分に高い飽和磁界Ｈｓを得ることができることがわかった。その結果、高温でのアニール処理を許容できる、より良好なＴＭＲ比を発現するＴＭＲセンサが得られる。具体的には、例えば５０％以上のＴＭＲ比と、５０００Ｏｅ以上のピンニング強度とを呈するＴＭＲセンサが得られる。また、このようなＴＭＲセンサを製造する際の、新規の一連のアニール処理についても本発明によって明らかにされた。
【００４７】
以上、本発明のＴＭＲデバイスに関して述べたが、本発明の技術的思想および根底にある原理は、磁気抵抗効果を基礎とした一般的なデバイスに適用されるものである。そのようなデバイスでは、例えばフリー層の磁化の方向と、シンセティック反平行結合により固定された、ピンド層の磁化の方向との比較により、格納された磁気情報の読み出しが行われる。ここではＴＭＲセンサを例示して説明したが、本発明はこれに限定されず、例えばＧＭＲセンサやデュアルスピンバルブセンサなど、他の磁界センサにも適用可能である。
【符号の説明】
【００４８】
３１…シールド層、３２…シード層３２、３３…反強磁性層、３４…ＡＰ２層、３５…ルテニウム層、３６…ＡＰ１層、３７…トンネルバリア層、３８…フリー層、３９…キャップ層。
【図１】
0005940825.tif 000002
【図２】
0005940825.tif 000003
【図３】
0005940825.tif 000004
【図４】
0005940825.tif 000005