(57)【特許請求の範囲】
【請求項１】
ベースに入力信号が印加される第１トランジスタ、
コレクタから出力信号が出力される第２トランジスタを備え、
前記第１トランジスタのコレクタが第１抵抗を介して前記第２トランジスタのベースに接続され、
前記第１トランジスタのコレクタが第２抵抗を介して電源に接続され、
前記第２トランジスタのコレクタが第３抵抗を介して電源に接続され、
前記第１トランジスタのベース・エミッタ間の順方向が前記第２トランジスタのベース・エミッタ間の順方向と同一方向であり、前記第１トランジスタのエミッタと前記第２トランジスタのエミッタが接続され、その接続点と基準電位との間に第４抵抗が接続されているシュミットトリガ回路において、
前記第４抵抗には並列にダイオードが、そのダイオードの順方向に流れる電流の方向が、前記第１，第２トランジスタのベース・エミッタ間の順方向に流れる電流の方向と同一方向になるように接続されたことを特徴とするシュミットトリガ回路。
【請求項２】
前記第２抵抗は前記第３抵抗よりも大であることを特徴とする請求項１に記載のシュミットトリガ回路。
【請求項３】
前記第１トランジスタのベースに第５抵抗が接続され、前記第５抵抗と前記第１トランジスタのベースとの接続点と前記基準電位との間に第６抵抗が接続されたことを特徴とする請求項１又は請求項２に記載のシュミットトリガ回路。
【請求項４】
前記ダイオードは、ベースとコレクタを接続したバイポーラトランジスタで構成されたことを特徴とする請求項１から請求項３のいずれか１項に記載のシュミットトリガ回路。
【請求項５】
前記ダイオードは、直列に複数個接続されたダイオードであることを特徴とする請求項１から請求項４のいずれか１項に記載のシュミットトリガ回路。
【請求項６】
前記ダイオードは並列に複数個接続されたダイオードであることを特徴とする請求項１から請求項４のいずれか１項に記載のシュミットトリガ回路。
【請求項７】
前記第１，第２トランジスタはＮＰＮ型トランジスタであり、前記ダイオードはそのアノード側が前記第１，第２トランジスタのエミッタに接続され、そのカソード側が前記基準電位に接続されたことを特徴とする請求項１から請求項６のいずれか１項に記載のシュミットトリガ回路。
【請求項８】
前記第１，第２トランジスタはＰＮＰ型トランジスタであり、前記ダイオードはそのアノード側を基準電位に接続され、そのカソード側を前記第１，第２トランジスタのエミッタに接続されたことを特徴とする請求項１から請求項６のいずれか１項に記載のシュミットトリガ回路。
【請求項９】
請求項１から請求項８のいずれか１項に記載のシュミットトリガ回路を用いた、内燃機関により駆動される車両用発電機の発電制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力信号レベルのしきい値電圧にヒステリシス特性を備えたシュミットトリガ回路に関するものである。
【背景技術】
【０００２】
シュミットトリガ回路は、入力信号のしきい値電圧にヒステリシス特性を備えた回路であり、入力信号にノイズなど不要な成分が混入した場合でも誤動作を防止し安定した出力を得るために用いられる。
【０００３】
入力信号の電圧がＬレベル（低電圧レベル）からＨレベル（高電圧レベル）に変化するときのしきい値電圧をＶＩＨ、入力信号の電圧がＨレベルからＬレベルに変化するときのしきい値電圧をＶＩＬと呼ぶ。
【０００４】
従来のシュミットトリガ回路として、図７に示すようなエミッタを共通接続したトランジスタＱ１とＱ２、抵抗Ｒ１〜５を用いた構成が知られている。図７の構成は、他の構成のシュミットトリガ回路と比較して素子数が少ないため、低コストでシュミットトリガ回路を実現可能なことが特徴である。
【０００５】
図７において、入力電圧ＶＩＮ、つまりトランジスタＱ１のベース電圧がＬレベルからＨレベルに上昇し、入力電圧ＶＩＮがトランジスタＱ１をオンさせるレベルまで上昇すると、トランジスタＱ１にコレクタ電流が流れ始めトランジスタＱ１のコレクタ電圧は低下する。コレクタ電圧が低下すると、抵抗Ｒ３を通してトランジスタＱ２のベース電圧も低下する。その結果トランジスタＱ２のベース電流が減少し、それに伴いコレクタ電流も減少する。それによりトランジスタＱ１とＱ２のエミッタ電圧ＶＥが低下し、その結果トランジスタＱ１のコレクタ電圧はますます低下するという正帰還作用が働き、急速にトランジスタＱ１がオン状態、トランジスタＱ２がオフ状態となり、出力電圧ＶＯＵＴはＨレベルに達し、ＶＯＨとなる。入力電圧ＶＩＮがＨレベルからＬレベルに下降する場合は、トランジスタＱ１のベース電流が減少することによりコレクタ電流が減少し、それによりトランジスタＱ１のコレクタ電圧が上昇する。トランジスタＱ１のコレクタ電圧が上昇すると、抵抗Ｒ３を通してトランジスタＱ２のベース電圧も上昇する。その結果トランジスタＱ２がオンし、トランジスタＱ１とＱ２のエミッタ電圧ＶＥが上昇して、トランジスタＱ１のコレクタ電圧はますます上昇するという正帰還作用が働き、急速にトランジスタＱ１がオフ状態、トランジスタＱ２がオン状態となり、出力電圧ＶＯＵＴはＬレベルに低下し、ＶＯＬとなる。
【０００６】
前記のように、トランジスタＱ１とＱ２のオン・オフ状態の変化はエミッタ電圧ＶＥに依存している。エミッタ電圧ＶＥは、抵抗Ｒ５の抵抗値と流れる電流によって決まる。抵抗Ｒ５に流れる電流は、トランジスタＱ１がオンのときは電源電圧と抵抗Ｒ１と抵抗Ｒ５の抵抗値によって決まる。トランジスタＱ２がオンのときは電源電圧と抵抗Ｒ２と抵抗Ｒ５の抵抗値によって決まる。このように、図７のシュミットトリガ回路のＶＩＨとＶＩＬは電源電圧に依存している。
【０００７】
図７のシュミットトリガ回路の電源電圧変化に対するヒステリシス特性の変化を図８に示す。破線１０１は電源電圧が低いときのヒステリシス特性を示し、実線１０２は電源電圧が高いときのヒステリシス特性を示している。図８において電源電圧が低いときのＶＩＬ及びＶＩＨをそれぞれＶＩＬ１、ＶＩＨ１で表し、図８において電源電圧が高いときのＶＩＬ及びＶＩＨをそれぞれＶＩＬ２、ＶＩＨ２で表す。
【０００８】
図７のシュミットトリガ回路において、出力電圧ＶＯＵＴのＬレベル電圧であるＶＯＬは、トランジスタＱ２のエミッタ電圧ＶＥにトランジスタＱ２のコレクタ・エミッタ間電圧を加えたものとなる。Ｌレベルを出力しているときトランジスタＱ２はオンしているため、コレクタ・エミッタ間電圧は０Ｖに近くなるため、エミッタ電圧ＶＥが出力電圧のＬレベルとほぼ等しくなる。前記のようにエミッタ電圧ＶＥは電源電圧に依存しているため、出力電圧ＶＯＵＴのＬレベル電圧であるＶＯＬも電源電圧に依存している。
【０００９】
図７に示すシュミットトリガ回路の入力部に、トランジスタＱ１のベース電流を制限するための抵抗Ｒ６と、トランジスタＱ１をオフするための抵抗Ｒ７を備えた構成が知られている。図９にその回路構成を示す。
【００１０】
図９において、トランジスタＱ１がオンしたときのベース電圧Ｖｂ１は、抵抗Ｒ５に流れる電流Ｉｒ５とトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１を用いて式(１)のように表される。
Ｖｂ１＝Ｖｂｅ１ + Ｒ５×Ｉｒ５  …(１)
抵抗値Ｒ５に流れる電流Ｉｒ５は前記のように電源電圧が高くなると大きくなる。そのため、トランジスタＱ１がオンしているときのベース電圧Ｖｂ１も電源電圧に比例して高くなる。
【００１１】
従来のシュミットトリガ回路として次の様なものがある。特許文献１には、大きなヒステリシスを得るために、トランジスタのエミッタと基準電位間の抵抗と並列に新たな抵抗とトランジスタを追加したシュミットトリガ回路が示されている。特許文献２には、２つのトランジスタに流れる電流比が大きい場合でも小さいヒステリシスを得るために、トランジスタのエミッタと基準電位間の抵抗と直列にダイオードを追加したシュミットトリガ回路が示されている。特許文献３には、小さいヒステリシス幅を得るために、第3のトラ
ンジスタと抵抗を追加したシュミットトリガ回路が示されている。特許文献４には、安定したスイッチング特性を得るために、トランジスタのエミッタと基準電位間の抵抗の代わりに定電流を用いたシュミットトリガ回路が示されている。特許文献５には、高速動作を可能とするために、トランジスタのエミッタと基準電位間の抵抗と並列にコンデンサを追加したシュミットトリガ回路が示されている。特許文献６には、より少ない部品点数で構成したシュミットトリガ回路が示されている。特許文献７には、しきい値電圧が電源電圧の変動によらず安定になるようにするため、ツェナーダイオードを用いて定電圧化したシュミットトリガ回路が示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開昭５７-８０８２４号公報
【特許文献２】特開平５-３３５９００号公報
【特許文献３】特開昭５１-４８２５２号公報
【特許文献４】特開昭５８-１３０１７号公報
【特許文献５】実開昭５６-６３１３９号公報
【特許文献６】実開昭６１-８１２２２号公報
【特許文献７】実開昭６２-１１２２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
前記のように、従来のシュミットトリガ回路の構成ではしきい値電圧ＶＩＨが電源電圧に依存して変化してしまう。そのため、動作電源電圧範囲の広いアプリケーションで安定したしきい値を得られないという問題があった。
【００１４】
また、出力電圧のＬレベルが電源電圧に依存してしまうため、後段に接続される回路の設計条件に制約を与えるという問題があった。
【００１５】
さらに、入力電圧が電源電圧に依存して高くなってしまうことで、入力信号のＨレベル／Ｌレベル変化とシュミットトリガ回路の出力信号のＨレベル／Ｌレベル変化との遅延が大きくなってしまうという問題があった。図１０に示すように、遅延が大きくなるとパルス幅のデューティが高いときに入力信号を正確に出力できなくなるという問題が発生する。これはパルス幅を利用して制御を行っているアプリケーションでは、入力信号のパルスが高デューティになることがあるため、特に問題になりやすい。
【００１６】
この発明は、前記の課題を解決するためになされたものであり、しきい値電圧ＶＩＨ、出力Ｌレベル電圧ＶＯＬが電源電圧に依存して変化することが少ないシュミットトリガ回路を得ることを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係わるシュミットトリガ回路は、ベースに入力信号が印加される第１トランジスタ、コレクタから出力信号が出力される第２トランジスタを備え、前記第１トランジスタのコレクタが第１抵抗を介して前記第２トランジスタのベースに接続され、前記第１トランジスタのコレクタが第２抵抗を介して電源に接続され、前記第２トランジスタのコレクタが第３抵抗を介して電源に接続され、前記第１トランジスタのベース・エミッタ間の順方向が前記第２トランジスタのベース・エミッタ間の順方向と同一方向であり、前記第１トランジスタのエミッタと前記第２トランジスタのエミッタが接続され、その接続点と基準電位との間に第４抵抗が接続されているシュミットトリガ回路において、前記第４抵抗には並列にダイオードが、そのダイオードの順方向に流れる電流の方向が、前記第１，第２トランジスタのベース・エミッタ間の順方向に流れる電流の方向と同一方向になるように接続されたものである。
【発明の効果】
【００１８】
前記のエミッタを共通接続した2つのトランジスタを含んでなるシュミットトリガ回路において、エミッタと基準電位間の抵抗に対して並列にダイオードを追加することにより、しきい値電圧ＶＩＨ、出力Ｌレベル電圧ＶＯＬが電源電圧に依存して変化することを防止するシュミットトリガ回路を実現することが可能となる。従来回路に対して追加する素子はダイオードであるため、この発明によるシュミットトリガ回路は低コストで実現可能という特徴を有する。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１によるシュミットトリガ回路の構成を示す回路図である。
【図２】実施の形態１によるシュミットトリガ回路の他の構成を示す回路図である。
【図３】実施の形態２によるシュミットトリガ回路の構成を示す回路図である。
【図４】実施の形態３によるシュミットトリガ回路の構成を示す回路図である。
【図５】実施の形態４によるシュミットトリガ回路の構成を示す回路図である。
【図６】実施の形態５によるシュミットトリガ回路を含む車両用発電機の発電制御装置を示すブロック図である。
【図７】従来のシュミットトリガ回路の構成を示す回路図である。
【図８】従来のシュミットトリガ回路の入力電圧対出力電圧の関係を示す特性図である。
【図９】従来のシュミットトリガ回路の他の構成を示す回路図である。
【図１０】（ａ）が従来のシュミットトリガ回路において遅延が小さい場合の入力信号波形及び出力信号波形を示す特性図であり、（ｂ）が従来のシュミットトリガ回路において遅延が大きい場合の入力信号波形及び出力信号波形を示す特性図である。
【発明を実施するための形態】
【００２０】
実施の形態１．
図１は、この発明の実施の形態１によるシュミットトリガ回路の構成を示す回路図である。図１に示すシュミットトリガ回路は、ベースに入力信号ＶＩＮが印加されるトランジスタＱ１(第１トランジスタ)、コレクタから出力信号ＶＯＵＴが出力されるトランジスタＱ２(第２トランジスタ)を備え、前記トランジスタＱ１のコレクタが抵抗Ｒ３(第１抵抗)を介して前記第２トランジスタのベースに接続され、前記Ｑ１のコレクタが抵抗Ｒ１(第２抵抗)を介して電源ＶＣＣに接続され、前記トランジスタＱ２のコレクタが抵抗Ｒ２(第３抵抗)を介して電源ＶＣＣに接続され、前記トランジスタＱ１のベース・エミッタ間の順方向が前記トランジスタＱ２のベース・エミッタ間の順方向と同一方向であり、前記トランジスタＱ１のエミッタと前記トランジスタＱ２のエミッタが接続され、その接続点と基準電位Ｖｅｅとの間に抵抗Ｒ５(第４抵抗)が接続されている。前記抵抗Ｒ５には並列にダイオードＤ１が、そのダイオードの順方向に流れる電流の方向が、前記トランジスタＱ１,Ｑ２のベース・エミッタ間の順方向に流れる電流の方向と同一方向になるように接続されている。さらに抵抗Ｒ３と基準電位Ｖｅｅとの間に抵抗Ｒ４が接続されている。
【００２１】
前記トランジスタＱ１,Ｑ２のエミッタの電圧が前記ダイオードＤ１の順方向電圧を超えるまでは抵抗Ｒ５に電流が流れ、Ｄ１の順方向電圧を超えるときにはダイオードに電流が流れ、エミッタ電圧はＤ１の順方向電圧に固定される。入力電圧がＬレベルのときには、前記トランジスタＱ１,Ｑ２のエミッタ電圧がダイオードＤ１の順方向電圧を超えるように電流値と抵抗値を設定することで、しきい値電圧ＶＩＨはダイオードの順方向電圧にトランジスタのベース・エミッタ間電圧を加えたものとなる。そのため、しきい値電圧ＶＩＨは電源電圧によらず一定となる。
【００２２】
トランジスタＱ１の入力電圧がＬレベルのとき、出力電圧のＬレベルはエミッタ電圧にコレクタ・エミッタ間電圧を加えたものとなる。このときトランジスタＱ２はオンしているため、コレクタ・エミッタ間電圧は０Ｖに近くなるため、トランジスタＱ１の出力電圧のＬレベルＶＯＬはエミッタ電圧とほぼ等しくなる。エミッタ電圧はダイオードＤ１の順方向電圧で固定されているため、出力電圧のＬレベルＶＯＬは電源電圧によらず一定となる。トランジスタＱ１の入力電圧がＨレベルのときには、トランジスタＱ１,Ｑ２のエミッタ電圧がダイオードＤ１の順方向電圧を超えないように電流値と抵抗値を設定することで、しきい値電圧にヒステリシスを持たせることができる。
【００２３】
実施の形態１のシュミットトリガ回路において、ヒステリシス特性を持たせるための抵抗値の決め方は以下に表わされる。トランジスタがオンしているときのコレクタ・エミッタ間電圧を０Ｖとすると、入力Ｌ時（Ｑ２がオン）に抵抗Ｒ５に流れる電流は、ダイオードＤ１がないとすると、電源電圧をＶｃｃとして式（１）で表される。
【数１】
0005889378.tif 000002
【００２４】
このとき、Ｑ１のエミッタ電圧Ｖ_（Ｅ_２）は式（２）で表される。
【数２】
0005889378.tif 000003
【００２５】
Ｖ_（Ｅ_２）がダイオードＤ１の順方向電圧Ｖｆより高くなるように抵抗値を設定することで、Ｖ_（Ｅ_２）がダイオードでクランプされ、Ｈレベルのしきい値電圧ＶＩＨは約Ｖｆ＋Ｖｂｅとなる。よって、ＶＩＨを設定するための抵抗値の条件は式（３）になる。
【数３】
0005889378.tif 000004
【００２６】
次に、入力Ｈ時（Ｑ１がオン）に抵抗Ｒ５に流れる電流は式（４）で表される。
【数４】
0005889378.tif 000005
【００２７】
このとき、Ｑ１のエミッタ電圧Ｖ_（Ｅ_１）は式（５）で表される。
【数５】
0005889378.tif 000006
【００２８】
ここで、Ｖ_（Ｅ_１）がダイオードＤ１の順方向電圧Ｖｆより低くなるように抵抗値を設定することで、ダイオードＤ１には電流が流れなくなり、Ｌレベルのしきい値電圧ＶＩＬは約Ｖ_（Ｅ_１）＋Ｖｂｅとなる。Ｖ_（Ｅ_１）はＶｆより低いので、ＶＩＨ＞ＶＩＬとなりヒステリシス特性を得ることができる。よって、ＶＩＬを設定するための条件は式（６）となる。
【数６】
0005889378.tif 000007
【００２９】
つまり、上記式（３）、式（６）及びＲ１＞Ｒ２の条件を満たすことにより、シュミットトリガ回路におけるヒステリシス特性が実現される。実際の回路設計においては、抵抗Ｒ１とＲ２の関係がＲ１＞Ｒ２となるようにしたうえで、本回路の目標動作電流から抵抗値を決定し、シミュレーションにてヒステリシス特性を確認していくことになる。
【００３０】
なお、図９に示したようにトランジスタＱ１のベースに、ベース電流を制限するための抵抗Ｒ６（第５抵抗）とトランジスタＱ１をオフするための抵抗Ｒ７（第６抵抗）を追加してもよい。また、図２に示すようにダイオードＤ１をベースとコレクタを接続したバイポーラトランジスタＱ５に置き換えてもよい。また、トランジスタをダーリントン接続構成としてもよい。
【００３１】
実施の形態２．
図３は、実施の形態２によるシュミットトリガ回路の構成を示す回路図である。図２に示すように複数個ダイオードＤ１,Ｄ２…Ｄｘを直列に接続することで、エミッタ電圧はダイオードの順方向電圧がダイオードの個数分だけ加算された電圧となる。これにより、しきい値電圧ＶＩＨ、出力ＬレベルＶＯＬをダイオードの個数を変化させることで調整できる。
【００３２】
実施の形態３．
図４は、実施の形態３によるシュミットトリガ回路の構成を示す回路図である。図３に示すようにダイオード複数個のＤ１,Ｄ２…Ｄｘを並列に接続することで、ダイオードに流すことのできる電流量を増加させることができる。流れる電流量は電源電圧が高くなると大きくなるため、実施の形態３の構成を用いることで高い電源電圧を持つアプリケーションにおいてもこの発明のシュミットトリガ基準電圧回路を用いることができる。
【００３３】
実施の形態４．
図５は、実施の形態４によるシュミットトリガ回路の構成を示す回路図である。図５に示すシュミットトリガ回路は、図１のシュミットトリガ回路におけるトランジスタＱ１とＱ２を、ＮＰＮトランジスタからＰＮＰトランジスタに置き換えてトランジスタＱ３,Ｑ４としたものである。実施の形態４においては、電源Ｖｃｃは基準電位Ｖｅｅより低い電圧となる。
【００３４】
実施の形態５．
図６は、実施の形態５によるシュミットトリガ回路を含む車両用発電機の発電制御装置を示すブロック図である。前記車両用発電機の発電制御装置は、ステータコイル６０１、全波整流器６０２、フィールドコイル６０３、ダイオードＤ６、トランジスタＱ６を有する発電機６００と、バッテリ６２１、車両用電子制御回路６２２、ワイヤハーネス６２３、シュミットトリガ回路６２４を備えている。前記発電機６００は内燃機関により駆動される。図６において、発電電圧を制御するための信号を出力する車両用電子制御回路６２２と、発電機６００のフィールドコイル６０３に対して界磁電流制御を行うためのトランジスタＱ６を含む装置が、ワイヤハーネス６２３によりシュミットトリガ回路６２４を介して接続されている。車両用電子制御回路６２２から出力される界磁電流制御信号を、この発明によるシュミットトリガ回路６２４が受信する。この発明のシュミットトリガ回路を用いることで、入力部に混入されるノイズなどの不要な成分を除去し、制御信号のパルス幅を正確に出力することで安定した発電電圧を得ることができる。
【００３５】
実施の形態１から４によれば、出力電圧ＬレベルＶＯＬが電源電圧に依存して変化することを防止できるため、シュミットトリガ回路の出力に接続される回路に対して設計条件の制約を緩和することができ、回路を簡単化することが可能となる。
【００３６】
実施の形態１から４によれば、入力信号がＨレベルのときの入力電圧ＶＩＨが電源電圧に依存して変化することを防止し、ダイオードの順方向電圧にベース・エミッタ間電圧を加えた電圧、一般的に約１．４Ｖに固定することができるため、入力信号に対する出力信号の遅延を小さくすることができる。入力信号のパルス幅のデューティが高い場合でも、入力信号のパルス幅をより正確に出力することが可能となる。
【符号の説明】
【００３７】
Ｒ１  抵抗（第２抵抗）  Ｒ２  抵抗（第３抵抗）  Ｒ３  抵抗（第１抵抗）
Ｒ４  抵抗    Ｒ５  抵抗（第４抵抗）    Ｒ６  抵抗（第５抵抗）
Ｒ７  抵抗（第６抵抗）    Ｑ１，Ｑ２，Ｑ５  ＮＰＮバイポーラトランジスタ
Ｑ３、Ｑ４  ＰＮＰバイポーラトランジスタ    Ｄ１，Ｄ２，Ｄｘ  ダイオード
ＶＩＮ  入力電圧    ＶＯＵＴ  出力電圧    ＶＥ  エミッタ電圧
Ｖｂ１  トランジスタＱ１のベース電圧      Ｖｃｃ  電源  Ｖｅｅ  基準電位
Ｖｂｅ１  トランジスタＱ１のベース・エミッタ間電圧
Ｉｒ５  抵抗Ｒ５に流れる電流  １０１  破線     １０２  実線
６００  発電機       ６０１  ステータコイル        ６０２  全波整流器６０３  フィールドコイル    Ｑ６  トランジスタ     Ｄ６  ダイオード
６２１  バッテリ    ６２２  車両用電子制御回路     ６２３  ワイヤハーネス
６２４  シュミットトリガ回路
【要約】
【課題】しきい値電圧ＶＩＨ、出力Ｌレベル電圧、Ｈレベル入力時の入力電圧が電源電圧に依存して変化することが少ないシュミットトリガ回路を得る。
【解決手段】ベースに入力信号が印加される第１トランジスタ、コレクタから出力信号が出力される第２トランジスタを備え、前記第１トランジスタのコレクタが第１抵抗を介して前記第２トランジスタのベースに接続され、第１トランジスタのベース・エミッタ間の順方向が前２トランジスタのベース・エミッタ間の順方向と同一方向であり、第１トランジスタのエミッタと第２トランジスタのエミッタが接続され、その接続点と基準電位との間に第４抵抗が接続されているシュミットトリガ回路において、前記第４抵抗には並列にダイオードが、そのダイオードの順方向に流れる電流の方向が、第１，第２トランジスタのベース・エミッタ間の順方向に流れる電流の方向と同一方向になるように接続されている。
【選択図】図１【図１】
0005889378.tif 000008
【図２】
0005889378.tif 000009
【図３】
0005889378.tif 000010
【図４】
0005889378.tif 000011
【図５】
0005889378.tif 000012
【図６】
0005889378.tif 000013
【図７】
0005889378.tif 000014
【図８】
0005889378.tif 000015
【図９】
0005889378.tif 000016
【図１０】
0005889378.tif 000017