(57)【特許請求の範囲】
【請求項１】
直流電圧を負荷に供給するための低圧直流電圧に変換するＤＣ／ＤＣコンバータを備えた直流電源装置であって、
前記ＤＣ／ＤＣコンバータは、
フルブリッジ状に接続された複数のＦＥＴと、
複数の前記ＦＥＴのそれぞれに接続され、該ＦＥＴを駆動するための、複数のＦＥＴ駆動回路と、
複数の前記ＦＥＴ駆動回路のすべてに対して共通に接続された１つの駆動電源と、
前記ＦＥＴのオンとオフの位相を制御する制御信号を前記ＦＥＴ駆動回路に出力する位相制御回路と
を有し、
前記ＦＥＴはＭＯＳＦＥＴから構成されており、当該ＭＯＳＦＥＴは窒化ガリウムまたは炭化ケイ素から形成されており、
前記ＦＥＴ駆動回路は、前記位相制御回路からの前記制御信号に従って、前記駆動電源からの出力電圧を正と負のバイアスに分けて前記ＦＥＴに印加し、
前記直流電源装置は、
ＤＣ／ＤＣコンバータの前段に設けられ、入力のオン／オフを切り替えるリレー回路と、
前記ＤＣ／ＤＣコンバータ、および、前記リレー回路に接続されたシーケンス回路と
をさらに備え、
前記シーケンス回路は、前記ＤＣ／ＤＣコンバータの動作状態を検知し、前記位相制御回路の制御により、前記ＤＣ／ＤＣコンバータの前記ＦＥＴが正常動作を開始したのを確認した時点で、前記リレー回路を動作させる駆動信号を出力するものであって、
前記リレー回路は、前記シーケンス回路からの前記駆動信号に従ってオン状態となり、
前記ＦＥＴ駆動回路はドライブトランスを有し、
前記ドライブトランスは、前記位相制御回路からの前記制御信号のオン／オフに従って、一次側の電圧が正と負の両方に振られ、それにより、二次側に当該駆動信号のオン／オフ比に比例した正と負の電圧を生じさせ、当該電圧を前記ＦＥＴのゲートに印加する、
ことを特徴とする直流電源装置。
【請求項２】
直流電圧を負荷に供給するための低圧直流電圧に変換するＤＣ／ＤＣコンバータを備えた直流電源装置であって、
前記ＤＣ／ＤＣコンバータは、
フルブリッジ状に接続された複数のＦＥＴと、
複数の前記ＦＥＴのそれぞれに接続され、該ＦＥＴを駆動するための、複数のＦＥＴ駆動回路と、
複数の前記ＦＥＴ駆動回路のすべてに対して共通に接続された１つの駆動電源と、
前記ＦＥＴのオンとオフの位相を制御する制御信号を前記ＦＥＴ駆動回路に出力する位相制御回路と
を有し、
前記ＦＥＴはＭＯＳＦＥＴから構成されており、当該ＭＯＳＦＥＴは窒化ガリウムまたは炭化ケイ素から形成されており、
前記ＦＥＴ駆動回路は、前記位相制御回路からの前記制御信号に従って、前記駆動電源からの出力電圧を正と負のバイアスに分けて前記ＦＥＴに印加し、
前記直流電源装置は、
交流電源からの交流電圧を力率を改善しながら全波整流を行って直流電圧に変換し、ＤＣ／ＤＣコンバータに直流電圧を入力する力率改善回路と、
前記力率改善回路、および、前記ＤＣ／ＤＣコンバータに接続されたシーケンス回路と
をさらに備え、
前記シーケンス回路は、前記ＤＣ／ＤＣコンバータの動作状態を検知し、前記位相制御回路の制御により、前記ＤＣ／ＤＣコンバータの前記ＦＥＴが正常動作を開始したのを確認した時点で、前記力率改善回路を動作させる駆動信号を出力するものであって、
前記力率改善回路は、前記シーケンス回路からの前記駆動信号に従ってオン状態となり、
前記ＦＥＴ駆動回路はドライブトランスを有し、
前記ドライブトランスは、前記位相制御回路からの前記制御信号のオン／オフに従って、一次側の電圧が正と負の両方に振られ、それにより、二次側に当該駆動信号のオン／オフ比に比例した正と負の電圧を生じさせ、当該電圧を前記ＦＥＴのゲートに印加する、
ことを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流電源装置および電力変換方法に関し、特に交流電源を直流電源に変換するための直流電源装置および電力変換方法に関するものである。
【背景技術】
【０００２】
交流電源を入力とする直流電源装置の利用分野として、例えば、艦船用または航空機用の電源システムがある。この種の電源システムでは、３相交流電源を入力として、ＡＣ２００〜４４０Ｖｒｍｓなど比較的大きな交流電圧を出力する３相発電機を一次電源とするが、一次電源を全波整流した際に発生する高調波リプル電流が、一次電源や当該一次電源を共有する他の機器に悪影響を与えるのを防ぐために、極めて低い高調波リプルや高力率でＡＣ／ＤＣ変換できる直流電源装置が要求されている。
【０００３】
ここで、艦船用または航空機用の電源システムで使用される従来の直流電源装置では、３相用の力率改善回路を、３相発電機にチョークコイルを介して接続される３相ブリッジ回路と当該３相ブリッジ回路を制御する３相力率制御回路とで構成し、後段に電圧を降圧するＤＣ／ＤＣコンバータを接続したものが知られている。
【０００４】
３相ブリッジ回路は、ダイオードが逆並列に接続されたスイッチング素子２個からなる直列回路を３組並列に出力コンデンサの両端に接続し、各直列回路の直列接続端がチョークコイルを介して３相発電機の対応する相に接続されたスイッチング回路であり、６個のダイオードによる３相全波整流と、各相のチョークコイルと、６個のスイッチング素子と、６個のダイオードによる昇圧回路を利用した、３相力率制御回路として動作する。
【０００５】
３相力率制御回路は、チョークコイルを介して３相ブリッジ回路に入力される交流電圧および交流電流を検出し、当該交流電圧および交流電流をｄｑ変換した後に、力率補償制御や電流制御を行うための演算と、３相ブリッジ回路からＤＣ／ＤＣコンバータへの出力電圧に基づく電圧制御を行うための演算とを同時に実施し、３相ブリッジ回路の各スイッチング素子のＯＮ／ＯＦＦ比を決定するように構成される。
【０００６】
これによって、３相ブリッジ回路では、３相交流電圧に同期して制御されたＯＮ／ＯＦＦ比によるスイッチング周波数で、直接３相交流電圧を高速スイッチングするので、入力電圧波形と同相の電流が正弦波状に流れるように制御され、３相全波整流と昇圧動作を利用した３相の力率改善とが同時に実施される。
【０００７】
また、直流電圧を負荷装置で使用可能な電圧に変換するＤＣ／ＤＣコンバータにおいては、小型軽量で低損失なものが要求され、スイッチング方式によるＤＣ／ＤＣ変換回路が一般的となっているが、シリコン（以下Ｓｉという）を用いたパワー半導体素子にあっては、オン抵抗や飽和電圧の低減化などは技術的に限界にきており、ＤＣ／ＤＣコンバータの高効率化もそれに伴い頭打ちの状況にある。近年、ワイドバンドギャップ半導体の研究が進められた結果、低オン抵抗で高耐圧、大電流かつ高速スイッチングが可能な窒化ガリウム（以下ＧａＮという）を用いたＦＥＴ（Field Effect Transistor：電界効果トランジスタ）や、炭化ケイ素（以下ＳｉＣという）を用いたスイッチングデバイスが使用され始めている。一般的に、ＧａＮやＳｉＣを用いたＦＥＴを使用すれば、スイッチング損失も削減でき、さらに小型で高効率なＤＣ／ＤＣコンバータが提供できることが知られている。
【０００８】
しかしながら、現在、実用化されつつあるＧａＮやＳｉＣで作られたＭＯＳ  ＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）はゲート電圧のしきい値が低く、ゲート電圧が与えられていない状態ではオン状態になってしまう可能性がある素子がほとんどを占めている。そのため、ＧａＮやＳｉＣで作られたＭＯＳ  ＦＥＴを駆動するためには、正の電源と負の電源の２つを用意して、ＦＥＴをオンさせる時は正の電源によりＦＥＴのゲートに正の電圧を印加し、ＦＥＴをオフさせておきたい時には負の電源によりＦＥＴのゲートに負の電圧を印加しておくことができる駆動回路が必要である。
【０００９】
さらに、ゲート電圧を印加していない状態でオン状態となる可能性のあるＧａＮやＳｉＣで作られたＭＯＳ  ＦＥＴを電源回路に使用する場合には、ＤＣ／ＤＣコンバータに入力される電圧が常に短絡してしまう可能性があることから、例えば、特許文献１に記載のように、短絡防止用の保護素子やリレーを設けるといった保護方法を考えなければならないという問題もあった。
【００１０】
以上のことより、従来技術においては、低オン抵抗で、高耐圧、大電流かつ高速スイッチングが可能なＧａＮやＳｉＣで作られたＭＯＳ  ＦＥＴを電源回路に使用する場合、電源回路が停止の状態においても常にＦＥＴのゲートに負の電圧を印加しておくための別電源が必要となり、出力電力の大きい電源回路で用いられるフルブリッジ方式のＤＣ／ＤＣコンバータなどでは、電圧の高い方に接続された２つのＦＥＴを駆動するための電源として、正と負の両方の電圧が出力できる電源が２組必要となる他、電圧の低い方に接続された２つのＦＥＴ用にも正と負の両方の電圧が出力できる電源が最低１組必要となり、合計で正と負の電圧が出力できる電源が３組も必要となってしまうため、回路も複雑となり、直流電源装置を小型化することが困難な状態にあった。
【００１１】
そのため、特許文献２に示すように、低電圧側のＦＥＴにのみ、電源停止状態でも負のゲート電圧が印加できるように、別電源を用意する方法などが提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第２６９６２７０号公報
【特許文献２】特開２００４−２４２４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献２に示す構成の電源においても、入力電圧が印加される前に起動する負の別電源や、制御系を動作させるための別電源が必要であり、小型化をすることが困難だったうえに、駆動回路が複雑となり、電源回路の規模が大きくなってしまうという問題点があった。
【００１４】
また、艦船用や航空機用の電源システムで使用される３相発電機の出力電圧を、３相ブリッジ回路にて力率改善を行い、整流平滑した場合、出力電圧は６００Ｖ〜８００Ｖ以上と非常に高い電圧となってしまうため、ＦＥＴを駆動させる電源にも高耐圧のものが必要となり、さらに回路全体が大型化してしまうといった問題点もあった。
【００１５】
本発明は、かかる問題点を解決するためになされたものであり、従来必要であったＦＥＴをオフさせるための負電源を不要としながら、単一の電源によりＦＥＴのオフ時には安定したオフ状態を保持させることを可能にし、回路の複雑化を防ぎ、回路の低価格化かつ小型化を実現する、直流電源装置および電力変換方法を得ることを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、直流電圧を負荷に供給するための低圧直流電圧に変換するＤＣ／ＤＣコンバータを備えた直流電源装置であって、前記ＤＣ／ＤＣコンバータは、フルブリッジ状に接続された複数のＦＥＴと、複数の前記ＦＥＴのそれぞれに接続され、該ＦＥＴを駆動するための、複数のＦＥＴ駆動回路と、複数の前記ＦＥＴ駆動回路のすべてに対して共通に接続された１つの駆動電源と、前記ＦＥＴのオンとオフの位相を制御する制御信号を前記ＦＥＴ駆動回路に出力する位相制御回路とを有し、前記ＦＥＴはＭＯＳＦＥＴから構成されており、当該ＭＯＳＦＥＴは窒化ガリウムまたは炭化ケイ素から形成されており、前記ＦＥＴ駆動回路は、前記位相制御回路からの前記制御信号に従って、前記駆動電源からの出力電圧を正と負のバイアスに分けて前記ＦＥＴに印加し、前記直流電源装置は、ＤＣ／ＤＣコンバータの前段に設けられ、入力のオン／オフを切り替えるリレー回路と、前記ＤＣ／ＤＣコンバータ、および、前記リレー回路に接続されたシーケンス回路とをさらに備え、前記シーケンス回路は、前記ＤＣ／ＤＣコンバータの動作状態を検知し、前記位相制御回路の制御により、前記ＤＣ／ＤＣコンバータの前記ＦＥＴが正常動作を開始したのを確認した時点で、前記リレー回路を動作させる駆動信号を出力するものであって、前記リレー回路は、前記シーケンス回路からの前記駆動信号に従ってオン状態となり、前記ＦＥＴ駆動回路はドライブトランスを有し、前記ドライブトランスは、前記位相制御回路からの前記制御信号のオン／オフに従って、一次側の電圧が正と負の両方に振られ、それにより、二次側に当該駆動信号のオン／オフ比に比例した正と負の電圧を生じさせ、当該電圧を前記ＦＥＴのゲートに印加する、ことを特徴とする直流電源装置である。
【発明の効果】
【００１７】
本発明は、従来必要であったＦＥＴをオフさせるための負電源を不要としながら、単一の電源によりＦＥＴのオフ時には安定したオフ状態を保持させることを可能にし、回路の複雑化を防ぎ、回路の低価格化かつ小型化を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１に係る直流電源装置の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る直流電源装置の詳細な構成を説明するためのブロック図である。
【図３】本発明の実施の形態１および従来の直流電源装置の動作を説明する波形図である。
【図４】本発明の実施の形態１と比較するための従来の直流電源装置の一例を示すブロック図である。
【図５】本発明の実施の形態１と比較するための従来の直流電源装置の詳細な構成を説明するためのブロック図である。
【発明を実施するための形態】
【００１９】
実施の形態１．
以下に、本発明の実施の形態１に係る直流電源装置および電力変換方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２０】
本発明は、交流電源を直流電源へ変換する直流電源装置および電力変換方法に関し、特に、ＧａＮやＳｉＣなどのワイドバンドギャップ半導体をスイッチング素子に使用した、ＤＣ／ＤＣコンバータを用い、回路の小型化および低価格化を図り、低損失で高効率な、直流電源装置および電力変換方法に関するものである。本発明に係る直流電源装置および電力変換方法は、特に、車載用や艦船用または航空機用の電源システムで使用する直流電源装置および電力変換方法として好適である。
【００２１】
図１は、本発明の一実施の形態による直流電源装置の構成を示すブロック図である。図２は、本発明の一実施の形態による直流電源装置の詳細を説明するためのブロック図である。図３は、本発明の一実施の形態による直流電源装置および電力変換方法の動作を説明する波形図である。図４は、本願発明の理解を容易にするために用いる比較例（従来例）の直流電源装置の構成を示すブロック図である。図５は比較例の直流電源装置の詳細を説明するためのブロック図である。
【００２２】
図１において、３相交流電源１は、例えば、艦船用または航空機用の電源システムにおいて一次電源として使用されている３相発電機である。３相交流電源１（３相発電機）の出力電圧は、例えばＡＣ４４０Ｖｒｍｓである。
【００２３】
この実施の形態による直流電源装置は、３相交流電源１に接続されて用いられるものであり、図１に示す、リレー回路２と力率改善回路７とＤＣ／ＤＣコンバータ１６とシーケンス回路１７とによって構成されている。
【００２４】
リレー回路２は、本発明の直流電源装置への３相交流電源１からの入力をＯＮ／ＯＦＦさせるための回路であり、３相交流電源の各相Ｕ，Ｖ，Ｗに対して設けられた３つのスイッチング素子を有し、入力電圧ならびに直流電源装置の内部回路が正常な時にＯＮし、入力電圧及び直流電源装置の内部回路の少なくともいずれか一方が異常な時にはＯＦＦする。リレー回路２は、例えば、ＤＣ／ＤＣコンバータ１６が動作しはじめる際に、直列に接続されたＦＥＴがアーム短絡状態になっても過大な短絡電流が流れ続けてＦＥＴが破損することがないよう保護するためのものである。この時、ＤＣ／ＤＣコンバータ１６の入力電圧は、約ＤＣ８００Ｖｒｍｓである。
【００２５】
力率改善回路７は、交流電圧を、力率を改善しつつ全波整流と昇圧を行いながら、直流電圧に変換するものである。力率改善回路７には、図１に示すように、チョークコイル３（第１のチョークコイル）、スイッチング素子４（３相ブリッジ回路）と、平滑コンデンサ５と、３相力率制御回路６とが設けられている。チョークコイル３は、リレー回路２に接続されている。チョークコイル３内には、３相交流電源１の各相Ｕ，Ｖ，Ｗに対応させた３つのコイルが設けられている。また、チョークコイル３の後段に設けられたスイッチング素子４内には、３相ブリッジに組まれた合計６個のＦＥＴが設けられている。
【００２６】
３相力率制御回路６は、チョークコイル３を介してスイッチング素子４に入力される交流電圧および交流電流を検出し、当該交流電圧および交流電流をｄｑ変換した後に、力率補償制御や電流制御を行うための演算と、スイッチング素子４からのＤＣ／ＤＣコンバータ１６への出力電圧に基づく電圧制御を行うための演算とを、同時に実施し、スイッチング素子４の各ＦＥＴのＯＮ／ＯＦＦ比を決定するように構成されている。これによって、スイッチング素子４では、３相交流電圧に同期して制御されたＯＮ／ＯＦＦ比によるスイッチング周波数で、直接、３相交流電圧を高速スイッチングするので、入力電圧波形と同相の電流が正弦波状に流れるように制御され、３相全波整流と昇圧動作を利用した３相の力率改善とが同時に実施される。
【００２７】
また、ＤＣ／ＤＣコンバータ１６には、図１に示すように、入力コンデンサ８と、４つのＦＥＴ１８〜２１を有するフルブリッジ回路９と、共振用チョークコイル１０と、スイッチングトランス１１と、２つのＦＥＴからなる整流用ＦＥＴ１２と、２つのコイルからなるチョークコイル１３（第２のチョークコイル）と、出力コンデンサ１４と、位相制御回路１５とが設けられている。
【００２８】
ＤＣ／ＤＣコンバータ１６は、力率改善回路７により全波整流された後の直流電圧を、低圧直流電源に変換して、負荷に供給するものである。具体的には、ＤＣ／ＤＣコンバータ１６は、４個のＦＥＴ１８〜２１を有し、それらのＦＥＴ１８〜２１が位相を変えながら交互にオン／オフすることによって、負荷に電力を伝送するフェイズシフト・フルブリッジ方式のＤＣ／ＤＣコンバータである。
【００２９】
フルブリッジ回路９においては、フルブリッジ状に、ワイドバンドギャップ半導体からなる４個のＦＥＴ１８〜２１がそれぞれ２個ずつ直列に接続されている。これらのＦＥＴ１８〜２１は、スイッチングトランス１１の一次巻線に対して襷掛け状に接続されている。このとき、ＦＥＴ１８〜２１が、位相制御回路１５の制御により、位相を変えながら交互にオン／オフすることによって、スイッチングトランス１１の一次側に電圧を印加し、スイッチングトランス１１の二次側には、巻き線比に相当する電圧と電流を発生させて、電力を負荷に伝送する。
【００３０】
共振用チョークコイル１０は、スイッチングトランス１１の一次側に直列に接続され、各ＦＥＴ１８〜２１のスイッチング時に流れる電流を遅らせて、各ＦＥＴ１８〜２１にかかる電圧と電流のタイミングをずらして、スイッチングロスを削減するための、ソフトスイッチングを実現させるための共振用コイルである。
【００３１】
整流用ＦＥＴ１２は、スイッチングトランス１１の一次側で動作しているフルブリッジ回路９のＦＥＴ１８〜２１に同期してオン／オフし、低いオン電圧で出力を整流する同期整流回路であり、高効率での電力変換を実現している。
【００３２】
チョークコイル１３（第２のチョークコイル）は、整流用ＦＥＴ１２に接続されており、整流用ＦＥＴ１２の各ＦＥＴに合わせて、２つのコイルが設けられている。チョークコイル１３（第２のチョークコイル）の後段には、出力コンデンサ１４が接続されている。
【００３３】
位相制御回路１５は、ＦＥＴ１８と１９との中間点をモニタしている電圧信号３６と、ＦＥＴ２０と２１との中間点をモニタしている電圧信号３７とから、ＤＣ／ＤＣコンバータ１６の動作の正常／異常を判定する。具体的には、電圧信号３６，３７に対して、予め、上限閾値、下限閾値を決めておき、モニタした電圧信号３６，３７により検知した電圧の値が下限閾値以上かつ上限閾値以下であれば正常と判定し、それ以外の場合を異常と判定する。位相制御回路１５は、異常と判定した場合には、即座に、シーケンス回路１７に、リレー回路２と力率改善回路７とをオフさせる信号を出力する。
【００３４】
また、シーケンス回路１７は、ＤＣ／ＤＣコンバータ１６、リレー回路２、および、力率改善回路７に接続され、力率改善回路７内の位相制御回路１５を介してＤＣ／ＤＣコンバータ１６の動作状態を確認して、当該動作状態が安定した正常な状態に移行したときに、リレー回路２と力率改善回路７とを動作させる駆動信号を出力するものである。
【００３５】
図２は、図１に示すＤＣ／ＤＣコンバータ１６のフルブリッジ回路９についての詳細を説明するための図である。図２においては、図１と同じ構成要素に対しては、同一の符号が付されている。フルブリッジ回路９においては、図２に示すように、各ＦＥＴ１８〜２１に、それぞれ、ＦＥＴ駆動回路２８，２９，３０，３１が１つずつ接続され、それによってＦＥＴ１８〜２１は駆動される。
【００３６】
これらの４つのＦＥＴ駆動回路２８〜３１のうち、ＦＥＴ駆動回路２８は、ＦＥＴ１８を駆動させるための回路である。ＦＥＴ駆動回路２８は、エネルギバンクとして電荷が蓄えられるコンデンサ２７と、位相制御回路１５からの駆動信号を増幅するためのトーテムポール状に接続されたＮＰＮ型とＰＮＰ型の２個のトランジスタ２２，２３と、直流カット用コンデンサ２４と、ドライブトランス２５と、電流制限用抵抗２６とから構成されている。
【００３７】
以下に、ＦＥＴ駆動回路２８の動作を説明する。
【００３８】
ＦＥＴ駆動回路２８では、２個の直列に接続されたトランジスタ２２，２３のエミッタから出力される信号を、直流カット用コンデンサ２４を介して、ドライブトランス２５に接続し、ドライブトランス２５の出力は、電流制限用抵抗２６を介して、ＦＥＴ１８のゲートに接続されている。
【００３９】
このとき、例えば、位相制御回路１５からの駆動信号がＨｉｇｈ（ハイ）になると、ＮＰＮ型のトランジスタ２２がオンとなり、コンデンサ２７の電圧がドライブトランス２５を介してＦＥＴ１８のゲートに印加され、ＦＥＴ１８のゲートは正バイアスとなり、オン状態になる。またそれと同時に、直流カット用コンデンサ２４に電荷が蓄えられる。
【００４０】
次に、位相制御回路１５からの駆動信号がＬｏｗ（ロー）になると、ＮＰＮ型のトランジスタ２２がオフすると同時に、ＰＮＰ型のトランジスタ２３がオン状態となり、直流カット用コンデンサ２４に蓄えられた電荷を放電しながら、ドライブトランス２５に先程とは逆の電圧を印加することとなり、ＦＥＴ１８のゲートは負バイアスとなってオフ状態になる。
【００４１】
このようにして、位相制御回路１５からの駆動信号のオン／オフに従って、ドライブトランス２５の一次側の電圧が正と負の両方に振られることで、ドライブトランス２５の二次側にも、当該駆動信号のオン／オフ比に比例した正と負の電圧が生じ、当該電圧がＦＥＴ１８のゲートに印加されることで、ＦＥＴ１８はオンとオフを交互に繰り返すことになる。
【００４２】
ＦＥＴ駆動回路２９は、ＦＥＴ駆動回路２８と全く同じ構成となっており、ＦＥＴ１９を駆動するための回路である。同様に、ＦＥＴ駆動回路３０は、ＦＥＴ２０を駆動するための回路であり、ＦＥＴ駆動回路３１は、ＦＥＴ２１を駆動するための回路である。ＦＥＴ駆動回路３０，３１も、ＦＥＴ駆動回路２８と全く同じ構成であるため、ここでは、ＦＥＴ駆動回路２９〜３１の説明を省略する。
【００４３】
また、本実施の形態においては、図２に示すように、ＦＥＴ駆動回路２８〜３１に対して、共通に、駆動電源３３が１つだけ設けられている。本実施の形態においては、この１つの駆動電源３３だけで、４つのＦＥＴ１８〜２１に対して正と負の両方の電圧を印加し、各ＦＥＴ１８〜２１を、ＦＥＴのアーム短絡や回路の異常による破損を防ぎながら安全に、位相制御回路１５の指令通りに動作させる。また、駆動回路２８のコンデンサ２７には、逆流防止用ダイオード３２が接続され、逆流防止用ダイオード３２は、ＦＥＴ１８がオン状態のときに消費したコンデンサ２７の電荷を駆動電源３３より補い、逆流を防止するためのダイオードである。
【００４４】
シーケンス回路１７は、上述したように、位相制御回路１５を介してＤＣ／ＤＣコンバータ１６の動作状態を確認して、直流電源装置が正常に動作できるよう制御するための回路であるため、シーケンス回路１７は、直流電源装置の起動時には、位相制御回路１５からの信号に基づいて、ＦＥＴ駆動回路２８〜３１がＦＥＴ１８〜２１を正常に駆動できるようになったと確認できた時点で、リレー回路２と力率改善回路７とに駆動信号を送り、直流電源装置が正常に動作できるよう制御する。また、異常時には、位相制御回路１５からの信号に従って、リレー回路２と力率改善回路７への駆動信号の送信を中止し、リレー回路２と力率改善回路７とをオフさせる。
【００４５】
ここで、シーケンス回路１７、位相制御回路１５およびＦＥＴ１８〜２１の動作については、理解を容易にするため、図２だけでなく、図３の波形図も参照して説明する。
【００４６】
図３（ａ）では、３相ブリッジに組まれたスイッチング素子４の６個のＦＥＴによるスイッチングを動作させずに、ダイオードブリッジ構成のみで全波整流を実施した場合の、３相交流電源１からの各相の入力電圧波形と、Ｕ相電流波形とが示されている。ダイオードのみで全波整流を実施した場合は、電流波形が、発生する高調波リプル電流により、潰れた正弦波状になっていることが示されている。
図３（ｂ）では、３相ブリッジに組まれたスイッチング素子４の６個のＦＥＴがオン／オフを行い、力率改善が実施された場合の、各相の入力電圧波形と、Ｕ相電流波形とが示されている。
図３（ｃ）と（ｄ）では、図１，図２に示した本実施の形態１の構成での、ＦＥＴ１８のゲート電圧波形と、ゲート波形が定常動作になる前と後のリレー回路２を駆動する駆動電圧の電圧波形とが示されている。
図３（ｅ）では、図２に示した構成でのＦＥＴ１８のゲート電圧波形が示されている。
図３（ｆ）では、図２に示した構成でのＦＥＴ１９へのゲート電圧波形が示されている。
図３（ｇ）では、図２に示した構成でのＦＥＴ２０へのゲート電圧波形が示されている。
図３（ｈ）では、図２に示した構成でのＦＥＴ２１へのゲート電圧波形が示されている。
図３（ｉ）では、ＦＥＴ１８〜２１の動作を受けてスイッチングトランス１１の一次側に印加される電圧波形を示してある。
【００４７】
図３においては、上述の通り、３相交流電源１から出力される各相の電圧波形と、全波整流回路による電流波形と、リレー回路２への駆動信号波形と、ＤＣ／ＤＣコンバータ１６のＦＥＴ１８〜２１のゲートに印加される電圧波形と、スイッチングトランス１１の一次側に印加される電圧波形が示されている。図３（ａ）の３相交流電源１から出力される各相の電圧波形のうち、Ｕ相電圧波形は実線で示し、Ｖ相電圧波形とＷ相電圧波形は細かい点線で示してある。Ｕ相電流波形は荒い点線で示してある。図３（ｂ）の全波整流回路による電流波形は、電圧波形と対応付けるため、負の半周期では、極性を反転させず電圧波形と同じ変化をする波形として表し、Ｕ相電圧波形、Ｖ相電圧波形、Ｗ相電圧波形として表記してある。なお、Ｕ相電圧波形は実線で示し、Ｖ相電圧波形とＷ相電圧波形は細かい点線で示してある。Ｕ相電流波形は荒い点線で示してある。
【００４８】
本実施の形態に係る直流電源装置においては、まず、ＤＣ／ＤＣコンバータ１６のフルブリッジ状に接続されたＦＥＴ１８〜２１のオンとオフの位相を制御するための制御信号を位相制御回路１５から出力する。位相制御回路１５からの制御信号のオン／オフに従って、ドライブトランス２５の一次側の電圧が正と負の両方に振られるので、ドライブトランス２５の二次側にも、当該制御信号のオン／オフ比に比例した正と負の電圧が生じ、当該電圧がＦＥＴ１８のゲートに印加されることで、ＦＥＴ１８はオンとオフを交互に繰り返すことになる。この状態を示しているのが、図３（ｃ）のタイミングＡ以前の部分である。次に、シーケンス回路１７は、位相制御回路１５を介して、電圧信号３６，３７をモニタリングして、ＦＥＴ１８〜２１の駆動状態を検知する。シーケンス回路１７は、当該検知の結果に基づいて、位相制御回路１５からの制御信号による制御によって、ＦＥＴ１８〜２１が正常動作を開始したのを確認した時点、すなわち、タイミングＡの時点で、力率改善回路７およびリレー回路２を起動させるための駆動信号を出力する。図３（ｄ）においては、リレー回路２への駆動信号がタイミングＡでオフからオンに切り替わっており、タイミングＡでシーケンス回路１７からリレー回路２へ駆動信号が出力され始めたことがわかる。また、リレー回路２および力率改善回路７が当該駆動信号により起動されると、３相交流電源１からの入力が開始される。力率改善回路７は、３相交流電源１から入力される交流電圧を、力率を改善しながら全波整流を行って、直流電圧に変換する。また、ＤＣ／ＤＣコンバータ１６は、全波整流後の直流電圧を負荷に供給するための低圧直流電源に変換する。
【００４９】
なお、タイミングＡの時点では、ＦＥＴ１８〜２１のゲート電圧の波形は、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の左半分の波形のようである。従って、タイミングＡ以降に、シーケンス回路１７より、位相制御回路１５に、ＦＥＴ１８とＦＥＴ１９の駆動信号の位相を遅らせる（位相をシフトする）ための信号を送信する。それにより、徐々に、ＦＥＴ１８，１９の位相が遅れ出し、最終的に、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の右半分の波形のようになる。こうして、力率改善回路７の起動後、徐々に、ＦＥＴ１８とＦＥＴ１９の駆動信号の位相を遅れさせ、ＦＥＴ１８のオンのタイミングとＦＥＴ２１のオンのタイミングが重なりだし、ＦＥＴ２０のオンのタイミングとＦＥＴ１９のオンのタイミングが重なりだすように制御する。この時点で、初めて、スイッチングトランス１１の二次側に電力を伝送し、直流電源装置として機能し始めることになる。
【００５０】
なお、位相を遅らせる（位相をシフトする）際のシフト量は、予め設定されているもので、経時的に一定の割合で増え（時間に比例して増加し）、目標シフト量に達した段階で、位相を遅らせる（位相をシフトする）処理を終了させる。当該処理を開始する時点の状態が、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の左半分の波形で、当該処理が終わった状態が、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の右半分の波形である。
【００５１】
図４は、本願発明を示す図１と比較するための比較例（従来例）を示している。図４では、図１に示したシーケンス回路１７が設けられていない点が図１と異なる。また、図５は、本願発明を示す図１と比較するための比較例（従来例）を示している。図５では、図２に示した、ドライブトランス２５、コンデンサ２７、駆動電源３３および逆流防止ダイオード３２を設けずに、各ＦＥＴ駆動回路２８〜３１に正と負の２つの駆動電源４３，４４をそれぞれ設け、それらの２つの駆動電源４３，４４を用いて、ＦＥＴ１８〜２１を駆動するように構成した点が図２と異なる。また、各ＦＥＴ駆動回路２８〜３１に、位相制御回路１５に接続された駆動信号回路３５が１つずつ接続されている点も異なる。その他の構成は、図１および図２と同等または相当するものである。
【００５２】
さて、図５の比較例（従来例）において、ＦＥＴ１８の駆動を担当するＦＥＴ駆動回路２８を用いて説明すると、入力電圧の高電圧側に接続されたＦＥＴ１８のソース電圧は、ＦＥＴ１８がオフの状態では、スイッチングトランス１１とＦＥＴ１９とを介してＧＮＤに接続されているため、低電圧側に引かれた電位となっている。そこへ位相制御回路１５よりＨｉｇｈ（ハイ）の信号が出力されると、ＦＥＴ駆動回路２８のトランジスタ２２がオンし、ＦＥＴ１８のゲートには、駆動電源４３（第１の駆動電源（正の駆動電源））の出力電圧が印加されることとなり、ＦＥＴ１８はオン状態となる。ＦＥＴ１８がオン状態となると、ＦＥＴ１８のソースの電位は入力電圧とほぼ等しくなるが、そのソース電位よりもゲートがオフ状態を維持できる所定の電圧までさらに低くしないと、ＦＥＴ１８はオフを維持できない。そこへ、今度は、位相制御回路１５よりＬｏｗの信号が送られてくると、トランジスタ２２はオフし、代わってトランジスタ２３がオン状態となり、ＦＥＴ１８のゲート電圧を駆動電源４４（第２の駆動電源（負の駆動電源））の低電圧側の電位まで下げることとなる。駆動電源４４は、高電圧側をＦＥＴ１８のソース側に接続していることから、ＦＥＴ１８のゲート電圧は、駆動電源４４の出力電圧分だけソース電位より低くなり、ＦＥＴ１８はオフ状態となる。この動作を繰り返すことにより、ＦＥＴ１８はオンとオフを位相制御回路１５からの信号に従い動作することとなる。同様に、ＦＥＴ１９〜２１も位相制御回路１５からの信号に従いオン・オフを繰り返す。
【００５３】
位相制御回路１５からは、起動と同時に、ＦＥＴ１８とＦＥＴ１９とに、一定のＤｕｔｙ（デューティ）で、位相が１８０°ずれた信号が出力され、ＦＥＴ１８とＦＥＴ２０、ＦＥＴ１９とＦＥＴ２１には、それぞれ、同相となる同じ信号が出力される。その状態では、ＦＥＴ１８がオンのとき、ＦＥＴ１９とＦＥＴ２１はオフ状態となっており、ＦＥＴ２０がオンのときも、ＦＥＴ１９とＦＥＴ２１はオフ状態となっているため、スイッチングトランス１１には電圧が印加されず、直流電源装置としてはオフの状態となっている。その状態を示すものが、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の左半分の波形である。そして起動後徐々に、ＦＥＴ１８とＦＥＴ１９の駆動信号の位相を遅れさせ、ＦＥＴ１８のオンのタイミングとＦＥＴ２１のオンのタイミングが重なりだし、ＦＥＴ２０のオンのタイミングとＦＥＴ１９のオンのタイミングが重なりだすと、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の右半分の波形のようになり、ＦＥＴ１８とＦＥＴ２１が共にオン状態のとき、図２および図５に記載した破線矢印ａの向きに電流が流れ、ＦＥＴ２０とＦＥＴ１９が共にオン状態のとき、図２および図５に記載した一点鎖線矢印ｂの向きに電流が流れ、それを繰り返すことでスイッチングトランス１１の一次側には図３（ｉ）の右半分の波形が示す電圧が印加されることになる。
【００５４】
図５の比較例（従来例）においては、その時点で初めてスイッチングトランス１１の二次側に電力が伝送され、直流電源装置として機能しはじめる。
【００５５】
このように、一般的には、ＧａＮやＳｉＣを使用したＭＯＳ  ＦＥＴを駆動するためには各ＦＥＴに対して正の電圧と負の電圧をゲートに印加する必要があるために、それぞれ正と負両方の駆動電源を１組ずつ用意する必要があった（図５の駆動電源４３，４４）。また、駆動電源を減らすためには通常使用されるＳｉを使用したＭＯＳ  ＦＥＴやトランジスタを使用することになるが、力率改善回路の出力電圧が非常に高いために高耐電圧でスイッチング速度の遅いＩＧＢＴや高耐電圧でオン抵抗の非常に大きいＦＥＴを使用することとなり、小型・高効率化することが困難であった。
【００５６】
これに対して、本実施の形態では、上述した通り、図２に示す構成にして、ＦＥＴ１８〜２１のそれぞれをドライブトランス２５を用いて駆動することで、図３の（ｃ）に示すように、起動直後は駆動電源３３の出力電圧すべてが正の電圧としてＦＥＴのゲートに印加されるが、その後すぐに、位相制御回路１５からの駆動信号のオン／オフ比に合せて、駆動電源３３の出力電圧が正の電圧と負の電圧とに分けられて、ＦＥＴのゲートに印加されることになる。
【００５７】
また、図３の（ｄ）に示すように、シーケンス回路１７は、ＦＥＴ１８のゲート電圧が駆動電源３３の出力電圧を正と負のバイアスに分けた状態で印加されるようになったことを確認した時点（当該オン／オフ動作を正常に安定して開始したことを確認した時点）を、シーケンス回路１７からリレー回路２と力率改善回路７とに駆動信号を出力するタイミングＡとして決定する。これにより、当該タイミングＡにおいて、シーケンス回路１７から、リレー回路２と力率改善回路７とをオンにする駆動信号が出力され、当該駆動信号により、リレー回路２と力率改善回路７が動作することで、ＤＣ／ＤＣコンバータ１６に入力電圧となるＤＣ８００Ｖが印加されることになる。図３（ｄ）には、リレー回路２を駆動させるためのシーケンス回路１７からの駆動信号の波形が示されている。タイミングＡの時点において、リレー回路２の駆動信号がオフからオンに切り替わったことが示されている。
【００５８】
タイミングＡの時点では、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の左半分の波形のようであるため、タイミングＡ以降に、シーケンス回路１７より、位相制御回路１５に、ＦＥＴ１８とＦＥＴ１９の駆動信号の位相を遅らせるための信号が送信され、それにより、徐々にそれらのＦＥＴ１８，１９の位相が遅れ出し、図３に示す（ｅ），（ｆ），（ｇ），（ｈ），（ｉ）の右半分の波形のようになる。すなわち、力率改善回路７の起動後徐々に、ＦＥＴ１８とＦＥＴ１９の駆動信号の位相を遅れさせ、ＦＥＴ１８のオンのタイミングとＦＥＴ２１のオンのタイミングが重なりだし、ＦＥＴ２０のオンのタイミングとＦＥＴ１９のオンのタイミングが重なりだすように制御する。この時点で、初めて、スイッチングトランス１１の二次側に電力を伝送し、直流電源装置として機能し始めることとなる。
【００５９】
なお、シーケンス回路１７が、リレー回路２と力率改善回路７へ駆動信号を出力する時点、すなわち、タイミングＡを決定する決定方法としては、図３（ｃ）に示すように、位相制御回路１５からの駆動信号のオン／オフ比に合わせて、駆動電源３３の出力電圧が正の電圧と負の電圧とに分けられてＦＥＴ１８〜２１のゲートに印加されている状態を、位相制御回路１５を介して、電圧信号３６，３７によりモニタリングし、ＦＥＴ１８〜２１のゲートに印加されている当該正と負の電圧の大きさの絶対値が同じになった時点を、駆動信号を出力する時点（タイミング）として決定する。
【００６０】
また、万が一、力率改善回路７の動作が異常となった場合は、３相力率制御回路６が出力電圧の異常を検出し、シーケンス回路１７へリレー回路２をオフさせるための信号を出力し、位相制御回路１５からの信号を途絶えさせる。また、駆動回路２８〜３１が破損してＦＥＴ１８〜２１の動作が異常となった場合には、ＦＥＴ１８と１９の中間よりモニタしている電圧信号３６および／またはＦＥＴ２０と２１の中間よりモニタしている電圧信号３７に基づいて位相制御回路１５が異常を判断し、即座に、シーケンス回路１７へリレー回路２と力率改善回路７をオフさせる信号を出力し、リレー回路２と力率改善回路７をオフする。これらの動作により、力率改善回路７や駆動回路２８〜３１及びＦＥＴ１８〜２１の動作が異常になったときにも、各回路のＦＥＴにおけるアーム短絡や回路の異常による破損を防止するように動作することができる。
【００６１】
このように、図１，図２に示す構成によれば、一つの駆動電源３３だけで、４つのＦＥＴ１８〜２１に対して正と負の両方の電圧を印加し、各ＦＥＴ１８〜２１を安全に位相制御回路１５の指令通りに動作させることができる。
【００６２】
以上のように、本発明は、３相交流電源１からの交流電圧を力率を改善しながら全波整流を行って直流電圧に変換する力率改善回路７と、力率改善回路７からの直流電圧を負荷に供給するための低圧直流電源に変換するＤＣ／ＤＣコンバータ１６と、３相交流電源１と力率改善回路７との間に設けられ、３相交流電源１からの入力のオン／オフを切り替えるリレー回路２と、力率改善回路７、ＤＣ／ＤＣコンバータ１６、および、リレー回路２に接続されたシーケンス回路１７とを備えた直流電源装置であって、ＤＣ／ＤＣコンバータ１６は、フルブリッジ状に接続された複数のＦＥＴ１８〜２１と、各ＦＥＴ１８〜２１のそれぞれに接続され、該ＦＥＴ１８〜２１を駆動するための、ＦＥＴ駆動回路２８〜３１と、ＦＥＴ駆動回路２８〜３１のすべてに対して共通に接続された１つの駆動電源３３と、ＦＥＴ１８〜２１のオンとオフの位相を制御する制御信号をＦＥＴ駆動回路２８〜３１に出力する位相制御回路１５とを有し、ＦＥＴ駆動回路２８〜３１は、位相制御回路１５からの制御信号に従って、駆動電源３３からの出力電圧を正と負のバイアスに分けてＦＥＴ１８〜２１に印加するものであって、具体的には、ＦＥＴ駆動回路２８〜３１はドライブトランス２５を有し、ドライブトランス２５は、位相制御回路１５からの制御信号のオン／オフに従って、一次側の電圧が正と負の両方に振られ、それにより、二次側に当該駆動信号のオン／オフ比に比例した正と負の電圧を生じさせ、当該電圧をＦＥＴ１８〜２１のゲートに印加するもので、シーケンス回路１７は、ＤＣ／ＤＣコンバータ１６の動作状態を検知し、位相制御回路１５の制御により、ＤＣ／ＤＣコンバータ１６のＦＥＴ１８〜２１が正常動作を開始したのを確認した時点で、リレー回路２と力率改善回路７とを動作させる駆動信号を出力するものであって、リレー回路２および力率改善回路７は、シーケンス回路１７からの駆動信号に従ってオン状態となることを特徴とする直流電源装置であるので、従来必要であったＦＥＴをオフさせるための負電源を不要とし、１つの駆動電源３３だけで４つのＦＥＴ１８〜２１に対して正と負の両方の電圧を印加させることにより、非常に低オン抵抗で、高耐圧、大電流かつ高速スイッチングが可能な、ＧａＮやＳｉＣを用いたスイッチングデバイスを、駆動電源１つで駆動可能な、直流電源装置を構成することができ、回路の複雑化を防ぎ、小型で、高効率、低損失な、直流電源装置を低価格に実現することが可能となる。
【産業上の利用可能性】
【００６３】
以上のように、本発明にかかる直流電源装置は、低価格化かつ小型化が可能で、高効率で直流電源を変換できる直流電源装置として有用であり、特に、車載用や艦船用または航空機用の電源システムで使用する直流電源装置として好適である。なお、本発明にかかる直流電源装置は、ここで述べた車載用や艦船用または航空機用の電源システムだけでなく、交流電源を入力とし当該交流電源を直流電源に変換して用いたい装置全般の電源システムとしても用いることができ、その場合においても同様の効果を奏することは言うまでもない。
【符号の説明】
【００６４】
１  ３相交流電源（３相発電機）、２  リレー回路、３  チョークコイル（第１のチョークコイル）、４  スイッチング素子、５  平滑コンデンサ、６  ３相力率制御回路、７  力率改善回路、８  入力コンデンサ、９  フルブリッジ回路、１０  共振用チョークコイル、１１  スイッチングトランス、１２  整流用ＦＥＴ、１３  チュークコイル（第２のチョークコイル）、１４  出力コンデンサ、１５  位相制御回路、１６  ＤＣ／ＤＣコンバータ、１７  シーケンス回路、１８，１９，２０，２１  ワイドバンドギャップＦＥＴ、２２  ＮＰＮ型トランジスタ、２３  ＰＮＰ型トランジスタ、２４  直流カット用コンデンサ、２５  ドライブトランス、２６  電流制限抵抗、２７  コンデンサ、２８，２９，３０，３１  ＦＥＴ駆動回路、３２  逆流防止ダイオード、３３  駆動電源、３５  駆動信号回路、４３  駆動電源（第１の駆動電源）、４４  駆動電源（第２の駆動電源）。
【図１】
0005940133.tif 000002
【図２】
0005940133.tif 000003
【図３】
0005940133.tif 000004
【図４】
0005940133.tif 000005
【図５】
0005940133.tif 000006