(57)【特許請求の範囲】
【請求項１】
直流電圧源にインバータユニットを並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、
前記インバータユニットは、直列接続された２つのスイッチング素子を有し、
横流電流抑制制御装置は、
スイッチング半周期に１回動作し、立ち上がりのゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算ブロックと、
前記立ち上がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち上がり遅延付加器と、前記立ち下がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち下がり遅延付加器と、を各インバータユニットの各相にそれぞれ設け、
前記ゲート遅延指令値演算ブロックは、インバータユニット出力電流指令値とインバータユニット出力電流検出値との偏差を横流電流としてゲインを乗算する比例アンプと、各スイッチング素子のターンＯＮ，ターンＯＦＦごとでかつ前記各インバータユニット出力電流検出値の符号とゲート指令値の符号との論理積結果が真値であるときに閉動作する第１スイッチにより前記横流電流を入力する積分アンプと、この積分アンプからの信号を入力して前記各インバータユニット出力電流検出値の符号で閉動作する第２スイッチと、を備え、
比例アンプと前記第２スイッチとの出力を加算して、立ち上がりのゲート遅延指令値と立ち下がりのゲート遅延指令値を出力することを特徴とする電力変換回路の横流電流抑制制御装置。
【請求項２】
直流電圧源にインバータユニットを並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、
前記インバータユニットは、直列接続された２つのスイッチング素子を有し、
横流電流抑制制御装置は、
スイッチング半周期に１回動作し、立ち上がりのゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算ブロックと、
前記立ち上がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち上がり遅延付加器と、
前記立ち下がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち下がり遅延付加器と、が各インバータユニットの各相にそれぞれ設けられ、
前記ゲート遅延指令値演算ブロックは、
インバータユニット出力電流指令値とインバータユニット出力電流検出値との偏差を横流電流としてゲインを乗算する比例アンプと、
各スイッチング素子に対応して設けられ、インバータユニット出力電流検出値の符号で動作する第１スイッチで前記横流電流を入力する積分アンプと、この積分アンプからの信号を入力してインバータユニット出力電流検出値の符号で動作する第２スイッチと、を備え、比例アンプと第２スイッチとの出力を加算して、立ち上がりのゲート遅延指令値と立ち下がりのゲート遅延指令値を出力することを特徴とする電力変換回路の横流電流抑制制御装置。
【請求項３】
横流電流の絶対値が設定値以下の時、比例アンプの出力を零とし、積分アンプの更新を停止させ、横流電流の絶対値が設定値以上の時、前記絶対値から設定値を減算した値を比例アンプと積分アンプの入力とすることを特徴とする請求項１または２記載の電力変換回路の横流電流抑制制御装置。
【請求項４】
前記インバータユニット出力電流指令値は、インバータ出力電流検出値をインバータユニットの台数で除算した値とすることを特徴とする請求項１〜３のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項５】
前記インバータユニット出力電流指令値は、ある別のインバータユニットの出力電流検出値とすることを特徴とする請求項１〜３のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項６】
前記インバータユニット出力電流検出値が設定値以下の時、比例アンプの出力を零とし、積分アンプの更新を停止させ、前記インバータユニット出力電流検出値の絶対値が設定値以上の時、前記絶対値から設定値を減算した値を比例アンプと積分アンプの入力とし、
前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値との偏差が零となるように比例積分演算を行い、比例積分演算結果と、比例アンプと、第２スイッチの出力の加算値をゲート遅延指令値とすることを特徴とする請求項１〜５記載の電力変換回路の横流電流抑制制御装置。
【請求項７】
前記比例積分演算には、前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値の実効値を用いることを特徴とする請求項６記載の電力変換回路の横流電流抑制制御装置。
【請求項８】
前記比例積分演算には、前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値における基本波１周期あたりの絶対値の電流平均値を用いることを特徴とする請求項６記載の電力変換回路の横流電流抑制制御装置。
【請求項９】
前記インバータ出力電流検出値の絶対値がしきい値よりも小さい時は、積分アンプの更新を停止することを特徴とする請求項１〜８のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１０】
前記ゲート遅延指令値演算ブロックを、キャリア三角波の頂点時に動作させることを特徴とする請求項１〜９のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１１】
前記ゲート遅延指令値演算ブロックを、ゲート指令値が変化した時に動作させることを特徴とする請求項１〜９のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１２】
前記各インバータユニットは、マルチレベルインバータであることを特徴とする請求項１〜１１のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１３】
キャリア三角波の半周期でスイッチング回数が１回でなかった場合、積分アンプの更新を停止することを特徴とする請求項１〜１２のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１４】
電力変換回路の試運転時には、積分アンプの初期値設定開始時にはゲート指令に遅延を加えず、そのまま出力し、
電力変換回路の試運転時において、遅延時間計測対象外の１つのインバータユニットの１つのスイッチング素子をオンにした状態で、遅延時間計測対象のインバータユニットの１つのスイッチング素子にパルスのオン指令を出力し、前記２つのスイッチング素子と横流抑制リアクトルとを含む閉回路を形成し、前記遅延時間計測対象のインバータユニットにおいて、ゲート信号がオンとなってからインバータユニット電流検出値の微分結果が閾値を超えるまでの時間および、ゲート信号がオフとなってからインバータユニット電流検出値の微分結果が閾値を下回るまでの時間を計測し、その時間を積分アンプの初期値とし、
電力変換回路の試運転時から通常運転時に変更されたとき、積分アンプの値をリセットし、前記初期値の値を積分アンプに入力することを特徴とする請求項１〜１２のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１５】
電力変換回路の試運転時において、インバータユニット電流検出値の検出に使用する電流検出器を、全てのインバータユニットにおいて特定のインバータユニットのものを使用することを特徴とする請求項１４記載の電力変換回路の横流電流抑制制御装置。
【請求項１６】
電力変換回路の試運転時において、遅延時間を計測する際にインバータユニットの直流電圧を通常運転時よりも低くすることを特徴とする請求項１〜１５のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１７】
電力変換回路の試運転時において、オン状態とする遅延時間計測対象以外のうち、１つのインバータユニットのスイッチング素子におけるゲート駆動回路の正側の電圧を下げ、スイッチング素子の電圧降下を通常運転時よりも高くすることを特徴とする請求項１〜１６のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【請求項１８】
電力変換回路の運転開始またはインバータユニット合計の出力電流が電流閾値を超えてから一定の期間、ＰＷＭキャリア周波数を増加することを特徴とする請求項１〜１３のうち何れか１項に記載の電力変換回路の横流電流抑制制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータユニットを並列接続した電力変換回路において、各インバータユニットの電流責務を均等化するための横流電流抑制制御装置に関する。
背景技術
電力変換装置では、大容量化のため複数のインバータユニットを並列に接続する手法が用いられることがある。この手法を用いることにより、大容量機専用のインバータユニットを設計する必要がなくなる。その反面、各インバータユニット間で横流が発生し、電流責務がばらつきやすくなる。これにより特定のインバータユニットの寿命が短くなり、最悪の場合、過電流や過熱でスイッチング素子が熱的ダメージを負うこともある。【０００２】
対策として各インバータユニットに横流抑制リアクトルを接続する方法が従来から用いられているが、コストや重量、損失の増加などの新たな問題が生じる。この問題の解決のため、制御により横流を抑制する手法が検討されている（例えば、特許文献１〜４）。【０００３】
特許文献１の段落［００１１］〜［００１５］には、横流電流を検出してオンパルス幅を調整することにより出力電流不平衡を抑制できることが開示されている。【０００４】
特許文献２の段落［０００９］〜［００１０］には、ゲート線を磁気結合することにより、ゲート信号のタイミングにばらつきがある場合でもスイッチング素子の動作タイミングを揃えることができることが開示されている。【０００５】
特許文献３の段落［００２０］には、平均出力電流と各インバータユニット出力電流との差分から横流電流を検出し、出力電圧指令値を補正する方法が開示されている。【０００６】
特許文献４の段落［００２６］には、ゲート信号に遅延を与えてインバータユニット間のゲート信号のばらつきを補償し、出力電流を均等にする方法が開示されている。また、段落［００５２］には、横流電流を検出し横流電流増加時には異常と判断してインバータユニットを停止する方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０―９４２５９号公報
【特許文献２】特開２００９−１４８００１号公報
【特許文献３】特開２０００−０６０１３７号公報
【特許文献４】特開平１０−０４６７３号公報
【特許文献５】特開２００８−０４８５６９号公報
【特許文献６】特開平２−７７１４号公報
【特許文献７】特開２００６−２８８１４８号公報
【発明の概要】
【０００８】
特許文献１は横流電流を検出しパルス幅を調整する方式である。パルスの立ち上がりを遅らせ立ち下がりを早くすることでパルス幅を狭くしている。しかし、並列接続されているインバータユニットのうち、片側のインバータユニットを駆動するためのゲート信号の伝送経路が長い、スイッチング素子のゲート容量が大きいなどゲート回路の物理的構成やスイッチング素子の特性誤差に起因するゲート信号の遅延外乱があり、例えばパルス幅を変更せずに立ち上がりも立ち下がりも早める必要がある場合には対応できず、横流電流が増加してしまう問題がある。
【０００９】
特許文献２は並列接続される各インバータユニットの同じアームに相当するスイッチング素子を磁気的に結合する方式である。この方式では、磁気的に結合するスイッチング素子同士でゲート信号の電荷を充電、または放電するタイミングを揃えることができる。しかし、スイッチング素子の個体差によりゲート容量が異なる場合、またはスイッチング素子のターンＯＮするゲート電圧しきい値が異なる場合には、スイッチング素子の動作タイミングを揃えることができず、横流が発生してしまう問題がある。
【００１０】
特許文献３は横流電流を検出し電圧指令値を補正する方式である。この方式はＰＷＭ変調の使用を前提としているため、電圧指令値を正側に補正すればゲート信号のパルス幅を広くすることができ、負側に補正すればパルス幅を狭めることができるが、この方式も特許文献１と同様、ゲート信号のパルス幅を変更せずに早めたり遅くしたりすることが困難であった。
【００１１】
特許文献４はゲート信号の立ち上がりと立ち下がりを個別に調整できるようにした方式である。しかし、横流電流を検出し遅延量を調整しているわけではないため、遅延量は運転前に手動で調整する必要があり、温度変化や経年劣化などによりスイッチング素子の特性に変化が生じた場合に手動で再調整を行う必要がある。
【００１２】
さらに、上記の方式はいずれも電流がスイッチング素子を通過した際に生じる電圧降下（コレクタ−エミッタ間の飽和電圧）Ｖｃｅ（ｓａｔ）や順方向電圧降下Ｖｆのずれ，配線の寄生インダクタンス成分のずれなどを補償する機能がない。このような外乱があると、仮にインバータユニット間でゲート信号のタイミングを完全に調整できたとしても、横流電流が発生，増加してしまう。そのため、横流電流の発生に耐える定格のスイッチング素子の選定や横流電流の発生に耐える定格の横流抑制リアクトルの取り付けが必要となる。また、横流電流を抑制できるようリアクトルのインダクタンスも大きくする必要がある。
【００１３】
以上示したようなことから、インバータユニットを並列接続した電力変換装置において、ゲート信号のタイミングに起因する横流電流だけでなく、個々のスイッチング素子の特性誤差や、伝送回路の距離や形状による物理的構成等に起因するゲート信号の遅延外乱に起因する横流電流を抑制することが課題となる。
【００１４】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、スイッチング素子を有する直流電圧源にインバータユニットを並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、横流電流抑制制御装置は、スイッチング半周期に１回動作し、立ち上がりのゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算ブロックと、前記立ち上がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち上がり遅延付加器と、前記立ち下がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち下がり遅延付加器と、を各インバータユニットの各相にそれぞれ設け、前記ゲート遅延指令値演算ブロックは、インバータユニット出力電流指令値とインバータユニット出力電流検出値との偏差を横流電流としてゲインを乗算する比例アンプと、各スイッチング素子のターンＯＮ，ターンＯＦＦごとでかつ前記各インバータユニット出力電流検出値の符号とゲート指令値の符号との論理積結果が真値であるときに閉動作する第１スイッチにより前記横流電流を入力する積分アンプと、この積分アンプからの信号を入力して前記各インバータユニット出力電流検出値の符号で閉動作する第２スイッチと、を備え、比例アンプと前記第２スイッチとの出力を加算して、立ち上がりのゲート遅延指令値と立ち下がりのゲート遅延指令値を出力することを特徴とする。
【００１５】
また、別の態様として、直流電圧源にインバータユニットを並列接続した電力変換回路における横流電流を抑制する横流電流抑制制御装置であって、横流電流抑制制御装置は、スイッチング半周期に１回動作し、立ち上がりのゲート遅延指令値と、立ち下がりのゲート遅延指令値とを演算するゲート遅延指令値演算部と、前記立ち上がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち上がり遅延付加器と、前記立ち下がりのゲート遅延指令値をゲート指令値または電圧指令値に付加する立ち下がり遅延付加器と、が各インバータユニットの各相にそれぞれ設けられ、前記ゲート遅延指令値演算ブロックは、インバータユニット出力電流指令値とインバータユニット出力電流検出値との偏差を横流電流としてゲインを乗算する比例アンプと、各スイッチング素子に対応して設けられ、インバータユニット出力電流検出値の符号で動作する第１スイッチで前記横流電流を入力する積分アンプと、この積分アンプからの信号を入力してインバータユニット出力電流検出値の符号で動作する第２スイッチと、を備え、比例アンプと積分アンプとの出力を加算して、立ち上がりのゲート遅延指令値と立ち下がりのゲート遅延指令値を出力することを特徴とする。
【００１６】
また、その一態様として、横流電流の絶対値が設定値以下の時、比例アンプの出力を零とし、積分アンプの更新を停止させ、横流電流の絶対値が設定値以上の時、前記絶対値から設定値を減算した値を比例アンプと積分アンプの入力とすることを特徴とする。
【００１７】
また、その一態様として、前記インバータユニット出力電流指令値は、インバータ出力電流検出値をインバータユニットの台数で除算した値とすることを特徴とする。
【００１８】
また、別の態様として、前記インバータユニット出力電流指令値は、ある別のインバータユニットの出力電流検出値とすることと特徴とする。
【００１９】
また、その一態様として、前記インバータユニット出力電流検出値が設定値以下の時、比例アンプの出力を零とし、積分アンプの更新を停止させ、前記インバータ出力電流検出値の絶対値が設定値以上の時、前記絶対値から設定値を減算した値を比例アンプと積分アンプの入力とし、前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値との偏差が零となるように比例積分演算を行い、比例積分演算結果と、比例アンプと、積分アンプの出力の加算値をゲート遅延指令値とすることを特徴とする。
【００２０】
また、その一態様として、前記比例積分演算には、前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値の実効値を用いることを特徴とする。
【００２１】
また、その一態様して、前記比例積分演算には、前記インバータユニット出力電流指令値と前記インバータユニット出力電流検出値における基本波１周期あたりの絶対値の電流平均値を用いることを特徴とする。
【００２２】
また、その一態様として、前記インバータ出力電流の絶対値がしきい値よりも小さい時は、積分アンプの更新を停止することを特徴とする。
【００２３】
また、その一態様として、前記ゲート遅延指令値演算ブロックを、キャリア三角波の頂点時に動作させることを特徴とする。
【００２４】
また、その一態様として、前記ゲート遅延指令値演算ブロックを、ゲート指令値が変化した時に動作させることを特徴とする。
【００２５】
また、前記各インバータユニットは、マルチレベルインバータであることを特徴とする。
【００２６】
また、キャリア三角波の半周期でスイッチング回数が１回でなかった場合、積分アンプの更新を停止することを特徴とする。
【００２７】
また、電力変換回路の試運転時には、積分アンプの初期値設定開始時にはゲート指令に遅延を加えず、そのまま出力し、電力変換回路の試運転時において、遅延時間計測対象外の１つのインバータユニットのスイッチング素子を１つオンにした状態で、遅延時間計測対象のインバータユニットのスイッチング素子にパルスのオン指令を出力し、前記２つのスイッチング素子と横流抑制リアクトルとを含む閉回路を形成し、前記遅延時間計測対象のインバータユニットにおいて、ゲート信号がオンとなってからインバータユニット電流検出値の微分結果が閾値を超えるまでの時間および、ゲート信号がオフとなってからインバータユニット電流検出値の微分結果が閾値を下回るまでの時間を計測し、その時間を積分アンプの初期値とし、電力変換回路の試運転時から通常運転時に変更されたとき、積分アンプの値をリセットし、前記初期値の値を積分アンプに入力することを特徴とする。
【００２８】
また、電力変換回路の試運転時においてインバータユニット電流検出値の検出に使用する電流検出器を、全てのインバータユニットにおいて特定のインバータユニットのものに限定したことを特徴とする。
【００２９】
また、電力変換回路の試運転時において、遅延時間を計測する際にインバータユニットの直流電圧を通常運転時よりも低くすることを特徴とする。
【００３０】
また、電力変換回路の試運転時において、前記オン状態とする遅延時間計測対象以外のうち、１つのインバータユニットのスイッチング素子のゲート駆動回路の正側の電圧を下げ、スイッチング素子の電圧降下を通常運転時よりも高くすることを特徴とする。
【００３１】
また、電力変換回路の運転開始またはインバータユニット合計の出力電流が電流閾値を超えてから一定の期間、ＰＷＭキャリア周波数を増加することを特徴とする。
【００３２】
本発明によれば、インバータユニットを並列接続した電力変換回路において、ゲート信号のタイミングに起因する横流電流だけでなく、個々のスイッチング素子の特性差や、伝送回路の距離や形状による物理的構成等に起因するゲート信号の遅延外乱に起因する横流電流を抑制することが可能となる。
【図面の簡単な説明】
【００３３】
【図１】実施形態１における電力変換回路の１相あたりの回路構成図である。
【図２】実施形態１における横流電流抑制制御ブロックを示すブロック図である。
【図３】実施形態１における各波形を示すタイムチャートである。
【図４】実施形態２における横流電流抑制制御ブロックを示すブロック図である。
【図５】実施形態３における横流電流抑制制御ブロックを示すブロック図である。
【図６】実施形態４における横流電流抑制制御ブロックを示すブロック図である。
【図７】実施形態５における横流電流抑制制御ブロックを示すブロック図である。
【図８】実施形態６における横流電流抑制制御ブロックを示すブロック図である。
【図９】実施形態７における横流電流抑制制御ブロックを示すブロック図である。
【図１０】実施形態８における横流電流抑制制御ブロックを示すブロック図である。
【図１１】実施形態９における電力変換回路の１相あたりの回路構成図である。
【図１２】実施形態９における横流電流抑制制御ブロックを示すブロック図である。
【図１３】３レベルインバータのキャリア三角波と電圧指令値を示すタイムチャートである。
【図１４】実施形態１０における電力変換回路の１相あたりの回路構成図である。
【図１５】実施形態１０における横流電流抑制制御ブロックを示すブロック図である。
【図１６】実施形態１０における初期値決定ブロックを示すブロック図である。
【図１７】実施形態１０における積分アンプの初期値を求める際の各信号を示す波形図である。
【図１８】実施形態１０における積分アンプの初期値を求める際の各信号を示す波形図である。
【図１９】実施形態１１における初期値決定ブロックを示すブロック図である。
【図２０】実施形態１１における積分アンプの初期値を求める際の各信号を示す波形図である。
【図２１】実施形態１２における電力変換回路の１相あたりの回路構成図である。
【図２２】実施形態１２における予備充電回路制御ブロックを示すブロック図である。
【図２３】実施形態１３におけるゲートドライブ回路を示す回路構成図である。
【図２４】実施形態１３における初期値決定ブロックを示すブロック図である。
【図２５】実施形態１３における積分アンプの初期値を求める際の各信号の波形図である。
【図２６】実施形態１４におけるキャリア三角波の周波数決定部録を示すブロック図である。
【発明を実施するための形態】
【００３４】
［実施形態１］
図１は、インバータユニットを並列接続した電力変換回路の主回路を示す構成図である。
【００３５】
図１に示すように、直流電圧源Ｖｄｃの両端子には、スイッチング素子Ｔｕ１とスイッチング素子Ｔｘ１とを直列接続したインバータユニット１が接続される。また、直流電圧源Ｖｄｃには、インバータユニット１と並列にインバータユニット２〜Ｎが接続される。
【００３６】
各インバータユニット１〜Ｎにおけるスイッチング素子Ｔｕ１〜ＮとＴｘ１〜Ｎの共通接続点には、それぞれ横流抑制リアクトルＬ１〜ＬＮの一端が接続される。また、横流抑制リアクトルＬ１〜ＬＮの他端同士は接続され、その共通接続点はリアクトルＬ１１の一端に接続される。
【００３７】
また、横流抑制リアクトルＬ１〜ＬＮの出力側には、電流検出器ＣＴＵ１〜ＣＴＵＮが設けられ、各インバータユニット１〜Ｎの出力電流ＩｉｎｖＵ１〜ＩｉｎｖＵＮを検出信号ＩｉｎｖＵ１ｄｅｔ〜ＩｉｎｖＵＮｄｅｔとして検出する。また、リアクトルＬ１１の出力側に電流検出器ＣＴＵが設けられ、インバータユニット合計の出力電流ＩｉｎｖＵを検出信号ＩｉｎｖＵｄｅｔとして検出する。
【００３８】
図１では、インバータユニット１〜ＮにおいてＵ相のみを示しているが、例えば３相の電力変換回路の場合には、Ｖ相，Ｗ相も図１と同様に構成される。
【００３９】
図２に本実施形態１におけるインバータユニット１相あたりの横流電流抑制制御ブロックを示す。ここではインバータユニットがＮ台あり、横流電流抑制制御ブロックではＮ番目のインバータユニットＮを制御対象とすることを想定している。
【００４０】
本実施形態１は横流電流を検出して、ゲート信号のタイミングを調整することで横流電流を抑制するものである。
【００４１】
ＰＷＭ変調器２１は、出力電圧指令値Ｖｕｒｅｆを入力し、キャリア三角波Ｖｃａｒｒｙとの振幅を比較してゲート指令値Ｇｒｅｆを生成する。この出力電圧指令値Ｖｕｒｅｆはフィードフォワードで与えられるものの他、インバータユニットの電圧制御部（図示省略）または電流制御部（図示省略）の出力としてもよい。また、キャリア三角波Ｖｃａｒｒｙは、インバータユニットの制御部（図示省略）から出力される。
【００４２】
ゲート指令値Ｇｒｅｆは、１で上アームのスイッチング素子ＴｕＮへのゲート信号ＧｕＮをＯＮにして下アームのスイッチング素子ＴｘＮへのゲート信号ＧｘＮをＯＦＦにする、０で上アームのスイッチング素子ＴｕＮへのゲート信号ＧｕＮをＯＦＦにして下アームのスイッチング素子ＴｘＮへのゲート信号ＧｘＮをＯＮにすることを意味する。
【００４３】
遅延付加器ＤｅｌａｙＵは、ゲート遅延指令値演算ブロック２３が出力する立ち上がりゲート遅延指令値ＤｅｌａｙｒｅｆＵを元に、ゲート指令値Ｇｒｅｆが０から１に立ち上がるタイミングを遅延させる。
【００４４】
遅延付加器ＤｅｌａｙＤは、ゲート遅延指令値演算ブロック２３が出力する立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤを元に、ゲート指令値Ｇｒｅｆが１から０に立ち下がるタイミングを遅延させる。
【００４５】
デッドタイム処理器２４は、遅延処理が行われたゲート指令値ＧｒｅｆＮにデッドタイムを付加し、上アームのスイッチング素子ＴｕＮのゲート信号ＧｕＮと下アームのスイッチング素子ＴｘＮのゲート信号ＧｘＮを出力する。
【００４６】
頂点検出器２２は、前記各スイッチング素子のスイッチング周期の１／２に１回動作（以下、スイッチング半周期）して、キャリア三角波Ｖｃａｒｒｙの上下の頂点を検出する。キャリア三角波に頂点が生じる度に、頂点検出器２２の出力信号に基づいて、ゲート遅延指令値演算ブロック２３を動作させる。
【００４７】
次に、ゲート遅延指令値演算ブロック２３について説明する。
【００４８】
除算器ｄｉｖは、インバータ出力電流検出値ＩｉｎｖＵｄｅｔをインバータユニット台数Ｎで除算してインバータユニット１台における平均値を算出し、この平均値を各インバータユニット出力電流指令値ＩｉｎｖＵｄｅｔ／Ｎとする。
【００４９】
減算器ｓｕｂは、インバータユニット出力電流指令値ＩｉｎｖＵｄｅｔ／Ｎとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの偏差（横流電流）を求める。比例アンプＰは偏差を任意のゲインで乗算する。
【００５０】
符号検出器２５は、インバータユニット電流検出値ＩｉｎｖＵＮｄｅｔが正ならば「１」、負なら「０」を出力する（符号検出器２５の入力値が「０」の場合、出力はどちらでも良い）。
【００５１】
ＮＯＴ素子ＮＯＴ１，ＮＯＴ２は符号検出器２５の出力を反転する（図２では、見やすさを優先して作成したため２個の入出力信号は同一）。ＡＮＤ素子ＡＮＤ１は、ゲート指令値Ｇｒｅｆとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号との論理積を出力する。ＡＮＤ素子ＡＮＤ２は、ゲート指令値Ｇｒｅｆとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号の反転信号との論理積を出力する。ＡＮＤ素子ＡＮＤ３は、ゲート指令値Ｇｒｅｆの反転信号とインバータユニット出力電流検出値Ｉｉｎ
ｖＵＮｄｅｔの符号との論理積を出力する。ＡＮＤ素子ＡＮＤ４は、ゲート指令値Ｇｒｅｆの反転信号とインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号の反転信号との論理積を出力する。
【００５２】
入力スイッチＳＷ１１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０かつ、ゲート指令値Ｇｒｅｆ＝「１」の時に閉じる。入力スイッチＳＷ２１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０かつ、ゲート指令値Ｇｒｅｆ＝１の時に閉じる。入力スイッチＳＷ３１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０かつ、ゲート指令値Ｇｒｅｆ＝「０」の時に閉じる。入力スイッチＳＷ４１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０かつ、ゲート指令値Ｇｒｅｆ＝「０」の時に閉じる。
【００５３】
積分アンプＩ１〜Ｉ４は、入力スイッチＳＷ１１〜ＳＷ１４の出力を積分処理する。
【００５４】
出力スイッチＳＷ１２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０の時に閉じ、積分アンプＩ１の出力を後段に出力する。出力スイッチＳＷ２２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０の時に閉じ、積分アンプＩ２の出力を後段に出力する。出力スイッチＳＷ３２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＞０の時に閉じ、積分アンプＩ３の出力を後段に出力する。出力スイッチＳＷ４２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０の時に閉じ、
積分アンプＩ４の出力を後段に出力する。
【００５５】
加算器ａｄｄ１は、比例アンプＰと出力スイッチＳＷ１２および出力スイッチＳＷ２２の出力を加算する。この加算器ａｄｄ１の出力を、乗算器ｍｕｌにおいて−１倍して符号を反転する。この乗算器ｍｕｌの出力がゲート指令値Ｇｒｅｆが「０」から「１」に立ち上がるタイミングのゲート遅延指令値ＤｅｌａｙｒｅｆＵとなる。また、加算器ａｄｄ２は比例アンプＰと出力スイッチＳＷ３２および出力スイッチＳＷ４２の出力を加算する。この加算器ａｄｄ２の出力が、ゲート指令値Ｇｒｅｆが「１」から「０」に立ち下がるタイミングのゲート遅延指令値ＤｅｌａｙｒｅｆＤとなる。
【００５６】
［比例アンプＰによるゲート遅延指令値］
横流電流（偏差）であるＩｉｎｖＵｄｅｔ／Ｎ−ＩｉｎｖＵＮｄｅｔを比例アンプＰに入力し、任意のゲインを乗算した値を加算器ａｄｄ１，ａｄｄ２に出力し、加算器ａｄｄ１，ａｄｄ２からゲート遅延指令値ＤｅｌａｙｒｅｆＵ，Ｄとして出力される。比例アンプＰは横流電流が大きくなると、それに比例して大きなゲート遅延指令値ＤｅｌａｙｒｅｆＵ，Ｄを出力するもので、横流電流検出後のスイッチング動作に即座に反映する。
【００５７】
横流電流（偏差）が正の場合は、自身のインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔがその平均（インバータユニット出力電流指令値ＩｉｎｖＵｄｅｔ／Ｎ）よりも小さい状態を示している。この時、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＵは負の値になりゲート指令値Ｇｒｅｆの立ち上がりには進みの補正がかかり、立ち下がりゲート遅延指令値ＤｅｌａｙｒｅｆＤは正の値になりゲート指令値Ｇｒｅｆの立ち下がりには遅れの補正がかかる。これにより、ゲート信号ＧｕＮのパルス幅は大きくなり、ゲート信号ＧｘＮのパルス幅は小さくなることで出力電流を増やそうと動作する。
【００５８】
［積分アンプＩ１〜Ｉ４によるゲート遅延指令値］
積分アンプＩ１〜Ｉ４は、各々の積分アンプが直前まで出力していた値を記憶しておく。そして、今回のスイッチング動作による横流電流を検出し各々の積分アンプＩ１〜Ｉ４に入力してゲインをかけた値と、積分アンプに記憶していた値と、を加算して新しい積分アンプの値として出力する。これは一般的な積分アンプと同じ動作である。これによりスイッチング動作を数回行うことでスイッチング素子やゲート制御基板、伝送路の距離の差など外乱による遅延差を学習し、ゲート信号のタイミングのずれを完全に補償することができる。
【００５９】
ただし、インバータユニットの１相にはスイッチング素子が２個あり、さらに立ち上がりと立ち下がりで特性に差があることを考慮すれば、積分アンプは１相あたり４個必要になる。そのため、図２では１相あたりＩ１〜Ｉ４の積分アンプを用意している。また、このゲート遅延指令値は対応するスイッチング素子にのみ反映させる必要がある。そのため、４個ある積分アンプＩ１〜Ｉ４の入出力にスイッチＳ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２を用意し、条件によって積分アンプＩ１〜Ｉ４の動作・停止を切り換える。
【００６０】
［積分アンプＩ１の出力するゲート遅延指令値］
積分アンプＩ１の後段にある出力スイッチＳＷ１２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正の時に閉じる。このため、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正で上アームのスイッチング素子ＴｕＮがＯＦＦからＯＮに切り替わる時に出力スイッチＳＷ１２がＯＮになり、ゲート指令値Ｇｒｅｆには指令値通りの遅延が遅延付加器ＤｅｌａｙＵにおいて付加される。上アームのスイッチング素子ＴｕＮがＯＮからＯＦＦに切り替わる時も出力スイッチＳＷ１２がＯＮになるが、この時はゲート信号が立ち下がりとなるため、ゲート指令値Ｇｒｅｆに遅延は付加されない。
【００６１】
入力スイッチＳＷ１１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正、かつゲート指令値Ｇｒｅｆが「１」で上アームのスイッチング素子ＴｕＮがＯＮの時に閉じる。よって、上アームのスイッチング素子ＴｕＮがＯＦＦからＯＮに切り替わった後で生じた横流電流を入力し、積分アンプＩ１内部で記憶している値と入力値を加算して更新する。以上の動作により、この積分アンプＩ１は上アームのスイッチング素子ＴｕＮのターンＯＮの遅延指令演算を担当する。
【００６２】
［積分アンプＩ３の出力するゲート遅延指令値］
積分アンプＩ３後段の出力スイッチＳＷ３２は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正の時に閉じる。このため、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正で上アームのスイッチング素子ＴｕＮがＯＮからＯＦＦに切り替わる時に出力スイッチＳＷ３２がＯＮになり、ゲート指令値Ｇｒｅｆには指令値通りの遅延が遅延付加器ＤｅｌａｙＤにおいて付加される。
【００６３】
入力のスイッチＳＷ３１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正、かつゲート指令値Ｇｒｅｆが０で上アームのスイッチング素子ＴｕＮがＯＦＦの時に閉じる。よって、上アームのスイッチング素子ＴｕＮがＯＮからＯＦＦに切り替わった後で生じた横流電流を入力し、積分アンプＩ３内部で記憶している値と入力値を加算して更新する。
【００６４】
この条件ではインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが正であるため、電流が下アームを流れる時はスイッチング素子ＴｘＮに逆並列されているダイオードを導通する。このため、下アームのスイッチング素子ＴｘＮがＯＮでもＯＦＦでも電流には影響を与えない。電流の導通経路を決めているのは上アームのスイッチング素子ＴｕＮの導通状態である。
【００６５】
以上の動作により、この積分アンプＩ３は上アームのスイッチング素子ＴｕＮのターンＯＦＦの遅延指令演算を担当する。
【００６６】
［積分アンプＩ２，Ｉ４の出力するゲート遅延指令値］
積分アンプＩ２，Ｉ４ではインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが負の時に出力スイッチＳＷ２２，ＳＷ４２が閉じる。このため、インバータユニット出力電流検出信号ＩｉｎｖＵＮｄｅｔの向きが負で上アームのスイッチング素子ＴｕＮがＯＮからＯＦＦに切り替わる時に出力スイッチＳＷ２２がＯＮになり、ゲート指令値Ｇｒｅｆには指令値通りの遅延量が遅延付加器ＤｅｌａｙＤにおいて付加される。
【００６７】
また、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが負で上アームのスイッチング素子ＴｕＮがＯＦＦからＯＮに切り替わる時に出力スイッチＳＷ４２がＯＮになり、ゲート指令値Ｇｒｅｆには指令値通りの遅延が遅延付加器ＤｅｌａｙＤにおいて付加される。インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの向きが負の場合、電流の導通経路を決めているのは下アームのスイッチング素子の状態となる。そのため、積分アンプＩ２，Ｉ４は下アームの遅延指令値を出力する。
【００６８】
以上の動作により、積分アンプＩ２は下アームのスイッチング素子ＴｘＮのターンＯＦＦ，積分アンプＩ４は下アームのスイッチング素子ＴｘＮのターンＯＮを担当する。
【００６９】
以上の横流電流抑制制御ブロックの動作について、例を挙げて説明する。ここではインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの符号が正で、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜インバータユニット出力電流指令値ＩｉｎｖＵｄｅｔ／Ｎ、すなわち、偏差が正で制御対象のインバータユニットＮの出力電流が小さい場合を想定する。なお、ゲート指令値はＧｒｅｆ＝「１」とする。
【００７０】
頂点検出器２２により、キャリア三角波Ｖｃａｒｒｙの頂点が検出されるとゲート遅延指令値演算ブロック２３が動作し、入力スイッチＳＷ１１，出力スイッチＳＷ１２，ＳＷ３２が閉じる。前回のゲート遅延指令値演算ブロック２３が動作した時はゲート指令値Ｇｒｅｆ＝「０」のキャリア三角波Ｖｃａｒｒｙの頂点であり、その後ゲート指令値Ｇｒｅｆ＝「１」になり上アームのスイッチング素子ＴｕＮがターンＯＮして生じた横流電流が符号検出器２５で検出されている状態であるため、ＡＮＤ素子ＡＮＤ１の出力が「１」になり、入力スイッチＳＷ１１を閉じて積分アンプＩ１に偏差（横流電流）を入力し、上アームのスイッチング素子ＴｕＮのターンＯＮのタイミング遅延量を更新する。
【００７１】
また、出力スイッチＳＷ３２が閉じるため、ＤｅｌａｙｒｅｆＤは比例アンプＰと積分アンプＩ３の加算結果になる。比例アンプＰは現在の横流電流を検出して、次のスイッチング動作時におけるゲート信号のタイミングを調整する。符号検出器２５の出力が正のためインバータユニットＮの電流検出値ＩｉｎｖＵＮｄｅｔは上アームのスイッチング素子ＴｕＮを通過している状態にあり、ゲート指令値Ｇｒｅｆ＝「１」であるため、上アームのスイッチング素子ＴｕＮはこれからターンＯＦＦを行う。そのため、出力スイッチＳＷ３２を閉じて上アームのスイッチング素子ＴｕＮのターンＯＦＦを担当する積分アンプＩ３の出力を立ち下がりのゲート遅延指令値ＤｅｌａｙｒｅｆＤに反映させ、上アームのスイッチング素子ＴｕＮのターンＯＦＦ時におけるゲート信号のタイミング調整を行う。この時、同時に入力スイッチＳＷ１２も閉じるが、この状態ではゲート指令値Ｇｒｅｆはこれから立ち下がり動作をするため、立ち上がりの遅延指令値であるＤｅｌａｙｒｅｆＵは無視される。
【００７２】
図３に以上の横流電流抑制制御ブロックにより横流電流が抑制される様子を示す。この図３ではインバータユニットが２台であり、ゲート指令値Ｇｒｅｆ２にのみ外乱による遅延があることを想定している。そのため最初のスイッチング動作ではゲート指令値Ｇｒｅｆ２の立ち上がりが遅れている。
【００７３】
この状態ではインバータユニット１の上アームのスイッチング素子Ｔｕ１とインバータユニット２の下アームのスイッチング素子Ｔｘ２がターンＯＮし、インバータユニット１とインバータユニット２のＵ相横流抑制リアクトルＬ１，Ｌ２にインバータ直流電圧が印加された状態となる。横流抑制リアクトルＬ１，Ｌ２は小さいことを想定しているため、インバータユニット１の出力電流ＩｉｎｖＵ１が急激に増加、インバータユニット２の出力電流ＩｉｎｖＵ２が減少し、大きな横流電流が発生している。
【００７４】
これに対し、本実施形態１の制御ではスイッチング半周期となるキャリア三角波Ｖｃａｒｒｙの頂点で横流電流を検出し、横流抑制制御を行う。インバータユニット１の出力電流ＩｉｎｖＵ１が大きいため、ゲート遅延指令値演算ブロック２３では比例アンプＰによりゲート指令値Ｇｒｅｆ１のターンＯＦＦを早め、ゲート指令値Ｇｒｅｆ２のターンＯＦＦを遅らせる。これにより、横流電流を低減する。
【００７５】
また、この時、インバータユニット出力電流検出値ＩｉｎｖＵ１ｄｅｔの向きは正であったため、横流電流の原因は上アームのスイッチング素子Ｔｕ１，Ｔｕ２のターンＯＮ時のタイミングずれであることがわかる。そこで、この時の横流電流を積分アンプＩ１に入力し、次回のインバータユニット１における上アームのスイッチング素子Ｔｕ１のターンＯＮするゲート信号を遅らせ、インバータユニット２における上アームのスイッチング素子Ｔｕ２のターンＯＮするゲート信号を早めることでスイッチング動作のタイミングを調整する。これを数回繰り返すことで、積分アンプＩ１に外乱による遅延を学習させ、遅延を打ち消すことによりスイッチング素子Ｔｕ１，Ｔｕ２のスイッチング動作のタイミングを揃える。
【００７６】
図３では、ゲート指令値Ｇｒｅｆ１とＧｒｅｆ２の状態が同じ時でも横流電流が変化している（各々のインバータユニットの電流に微分結果がある）。これは、スイッチング素子の電圧降下Ｖｃｅ（ｓａｔ）や逆並列ダイオードの電圧降下Ｖｆの差、各インバータユニットに取り付けている横流抑制リアクトルＬ１１，Ｌ１２の大きさの差や、寄生インダクタンス成分の差があることを想定しているためである。
【００７７】
これに対し、本実施形態１ではキャリア三角波Ｖｃａｒｒｙの頂点における横流電流のみを検出しインバータユニット間の横流を零にするように動作する。キャリア三角波Ｖｃａｒｒｙに対して基本波の周波数は十分小さいため、キャリア信号の１周期に対して電圧指令値Ｖｒｅｆはほぼ一定値と見なせる。このためキャリア三角波Ｖｃａｒｒｙの頂点はパルスのほぼ中心に相当し、キャリア三角波Ｖｃａｒｒｙの頂点における横流電流はパルス間の横流電流の平均値と見なすことができる。よって、キャリア三角波Ｖｃａｒｒｙの頂点で横流電流を零にすることにより、出力電圧１パルスにおける電流平均値を等しくすることができる。
【００７８】
以上示したように、本実施形態１によれば、横流電流をリアルタイムに細かくサンプリングする必要がない。スイッチング動作のタイミングずれにより横流電流が急激に増加する様子は制御に使用しないため高速な検出器が不要であり、ノイズ除去のためのフィルタを追加しても横流電流抑制制御装置の動作に支障が生じない、インバータユニット間での高速な通信やそれを実現する制御基板が不要という利点を有する。また、演算負荷が軽減し、安価なシステムで横流電流抑制を実現でき、キャリア信号１周期あたりの横流電流平均値を零にすることができる。
【００７９】
また、横流電流抑制制御装置の制御性能に余裕がある場合は、キャリア三角波Ｖｃａｒｒｙの頂点周辺の出力電流を数回サンプリングしフィルタ処理を行うことで、ノイズに対する動作の安定性を向上させることができる。
【００８０】
さらに、図３では定常状態に達していてもゲート指令値Ｇｒｅｆ１とＧｒｅｆ２のタイミングは完全に一致せず、ずれが生じている。これは、横流電流の平均値を零にするよう動作させることにより、スイッチング素子における電圧降下Ｖｃｅ（ｓａｔ）や逆並列ダイオードの電圧降下Ｖｆ、横流抑制リアクトルＬ１，Ｌ２のインピーダンスなどの誤差などによる横流電流を打ち消すように、ゲート指令値Ｇｒｅｆ１とＧｒｅｆ２の夕イミングをわざとずらす動作が加わるためである。
【００８１】
すなわち、積分アンプＩ１〜Ｉ４による横流電流抑制制御により、各インバータユニット間でゲート信号のタイミングを完全には合わせず、ゲート信号のタイミングをずらしてスイッチング素子における電圧降下Ｖｃｅ（ｓａｔ）または逆並列ダイオードの電圧降下Ｖｆなどや、あるいは個々のスイッチング素子の特性誤差やゲート回路や、伝送回路の距離や形状による物理的構成に起因するゲート信号の遅延外乱を打ち消すことができる。このため、伝送回路や主回路を構成する素子選定などの別手段で横流電流抑制のための外乱を除去する必要がなくなり、これら外乱が大きな条件でも横流電流抑制リアクトルを小さくし、コストや重量を軽減することができる。
【００８２】
また、ケーブルの寄生インダクタンス成分により横流電流抑制に必要なインダクタンスを確保できる可能性があり、この場合は別途リアクトルを設ける必要がない。
【００８３】
さらに、積分アンプを複数用意することにより、上下アームのスイッチング素子の特性に差がある場合、また１個のスイッチング素子で立ち上がりと立ち下がりで特性に差がある場合でも横流電流を抑制することができる。
【００８４】
［実施形態２］
図４に、本実施形態２のインバータユニット１相あたりの横流電流抑制制御ブロックを示す。本実施形態２は、実施形態１に対して以下の変更を行ったものである。
【００８５】
積分アンプＩ３，Ｉ４，入力スイッチＳＷ３１，ＳＷ４１，出力スイッチＳＷ３２，ＳＷ４２，ＡＮＤ素子ＡＮＤ１〜４を削除する。また、入力スイッチＳＷ１１，ＳＷ２１は、ゲート指令値Ｇｒｅｆの状態に依存せず、インバータユニット電流検出値ＩｉｎｖＵＮｄｅｔの符号のみで動作する。さらに、立ち下がりのゲート遅延指令値ＤｅｌａｙｒｅｆＤは、比例アンプＰ，出力スイッチＳＷ１２，ＳＷ２２の出力を加算器ａｄｄ１で加算したものとし、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＵは、乗算器ｍｕｌでゲート遅延指令値ＤｅｌａｙｒｅｆＤに−１を乗じて符号を反転したものとする。
【００８６】
本実施形態２では、スイッチング素子の立ち上がりと立ち下がりの特性がほぼ等しいことを条件とした上で積分アンプＩ３，Ｉ４を２個削減し、横流電流抑制制御ブロックの構成を簡略化した方式である。比例アンプＰは実施形態１と同じ動作を行う。
【００８７】
［積分アンプＩ１の出力するゲート遅延指令値］
入力スイッチＳＷ１１，出力スイッチＳＷ１２ともにインバータユニット電流検出値ＩｉｎｖＵＮｄｅｔの向きが正の時に閉じる。偏差が正であれば、制御対象のインバータユニット出力電流ＩｉｎｖＵＮが小さいことを意味するが、この時積分アンプＩ１は正の値を出力し、ゲート指令値ＧｒｅｆＮの立ち下がりに遅延を付加し立ち上がりを進めるため、ゲート信号ＧｕＮのパルス幅が大きくなり、ゲート信号ＧｘＮのパルス幅が小さくなる。このため、インバータユニット出力電流ＩｉｎｖＵＮを増加させるように作用する。
【００８８】
入力スイッチＳＷ１１，出力スイッチＳＷ１２が閉じる時は出力電流が正のため、インバータユニット出力電流ＩｉｎｖＵＮは上アームのスイッチング素子ＴｕＮを通過する。積分アンプＩ１は上アームのスイッチング素子ＴｕＮの立ち上がりと立ち下がり両方のゲート信号のタイミングを調整する。
【００８９】
［積分アンプＩ２の出力するゲート遅延指令値］
同様に、積分アンプＩ２が動作する時はインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが負になり、電流は下アームのスイッチング素子ＴｘＮを通過する。積分アンプＩ２は下アームのスイッチング素子ＴｘＮの立ち上がりと立ち下がり両方のゲート信号のタイミングを調整する。
【００９０】
以上に示したように、本実施形態２ではパルス幅調整にのみ学習機能を追加し、遅延補正の学習機能を削除しているが、比例アンプＰによる遅延補正は有効のため、例えば制御基板やインバータユニットの設計で比例アンプＰによる遅延補正の範囲内となる横流電流であれば十分対応できる。
【００９１】
逆に、スイッチング素子の電圧降下特性を揃えることができる、横流抑制リアクトルの精度を高くすることができる、または配線の長さを均一にして寄生インダクタンス成分を揃えることができる、といった条件を満たせる場合、パルス幅調整を比例アンプＰで行い、遅延特性を積分アンプで補正することもできる。
【００９２】
以上のとおり、本実施形態２で得られる効果は、実施形態１と同様で積分アンプを削減した構成で横流電流抑制制御を実現できる。
【００９３】
［実施形態３］
図５に、実施形態３におけるインバータユニット１相あたりの制御ブロックを示す。本実施形態３では、実施形態１に対して以下の変更を行ったものである。
【００９４】
減算器ｓｕｂが出力するＩｉｎｖＵｄｅｔ／ＮとＩｉｎｖＵＮとの偏差信号（横流電流）をデッドバンド処理器２６に入力し、その出力を比例アンプＰや積分アンプＩ１〜Ｉ４に入力する。
【００９５】
デッドバンド処理器２６は、入力信号の絶対値がしきい値より小さければ零を出力し、大きければ入力信号をしきい値だけ零に近づけて出力する。
【００９６】
本実施形態３では、横流電流の絶対値が小さい時には比例アンプＰの出力を零、積分アンプＩ１〜Ｉ４は前回までの学習結果を出力し更新は行わないようにする方式である。
【００９７】
電流検出器ＣＴＵ１〜ＣＴＵＮ，ＣＴＵに検出誤差があるなどの原因により、ＩｉｎｖＵ１ｄｅｔ＋ＩｉｎｖＵ２ｄｅｔ＋…＋ＩｉｎｖＵＮｄｅｔ＜ＩｉｎｖＵｄｅｔとなり、Ｕ相における各インバータユニットの出力合流点の電流検出値ＩｉｎｖＵｄｅｔがインバータユニット個別の電流検出値ＩｉｎｖＵ１ｄｅｔ＋ＩｉｎｖＵ２ｄｅｔ＋…＋ＩｉｎｖＵＮｄｅｔの合計よりも大きい場合を考える。このとき、横流が完全に抑制されている場合でも、ＩｉｎｖＵＮｄｅｔ＜ＩｉｎｖＵｄｅｔ／Ｎとなる。その結果、すべてのインバータユニットで出力電流を増加させようと動作する。出力電流が増加すると、各インバータユニットの出力合流点の電流検出値ＩｉｎｖＵｄｅｔまで増加してしまい偏差は増加してしまう。これにより、積分アンプＩ１〜Ｉ４が暴走し遅延指令値は際限なく増えてしまう。
【００９８】
例えば、インバータユニットがＮ台の時、インバータユニット個別の電流を自由に決めることができる自由度はＮとなるが、各インバータユニットの横流電流抑制制御回路がＮ個、各インバータユニットの出力合流点の電流を制御する回路が１個、合計で制御回路はＮ＋１個が必要となってしまい自由度がＮでは不足する。ここで、電流検出器ＣＴＵ１〜ＣＴＵＮの合計となるインバータユニット出力電流検出値ＩｉｎｖＵ１ｄｅｔ＋ＩｉｎｖＵ２ｄｅｔ＋…＋ＩｉｎｖＵＮｄｅｔとインバータ出力電流検出器ＣＴＵの電流検出値ＩｉｎｖＵｄｅｔがずれていると、電流制御と横流電流抑制制御で流そうとする電流の大きさに差が生じ、互いに干渉してしまうことで電流制御と横流電流抑制制御の積分アンプが暴走する。
【００９９】
以上の干渉による不具合を防止するため、電流検出値の差による制御干渉の影響が出やすい横流電流の絶対値が小さくなった段階で積分アンプＩ１〜Ｉ４の更新を停止する。
【０１００】
本実施形態３によれば、実施形態１の作用効果に加え、横流電流が小さい時は横流電流抑制制御を停止することで、各インバータユニットの出力電流合計値ＩｉｎｖＵ１ｄｅｔ＋ＩｉｎｖＵ２ｄｅｔ＋…＋ＩｉｎｖＵＮｄｅｔと各インバータユニットの出力合流点の電流検出値ＩｉｎｖＵｄｅｔに誤差がある場合での積分アンプの暴走を抑制することが可能となる。
【０１０１】
［実施形態４］
図６に、本実施形態４のインバータユニット１相あたりの制御ブロックを示す。本実施形態４では、実施形態１に対して以下の変更を行ったものである。
【０１０２】
各インバータユニットの出力電流指令値として、各インバータユニットの出力合流点の電流検出値ＩｉｎｖＵｄｅｔではなく任意の代表インバータユニット（ここでは、インバータユニット１）の出力電流検出値ＩｉｎｖＵ１ｄｅｔを使用する。そのため、除算器ｄｉｖが不要となり、インバータユニットの台数Ｎで割る処理は行わない。フィードバックによる制御が行われていれば、本実施形態の構成でも横流電流を抑制することができる。
【０１０３】
例えば、電流制御を行っている条件でインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔが他のインバータユニットに比べて小さい場合、他のインバータユニットの横流電流抑制制御が出力電流を減少させるよう動作する。すると、インバータ出力電流の合計ＩｉｎｖＵまで減少してしまうが、電流制御がインバータ出力電流ＩｉｎｖＵを増加させるように動作する。これによりインバータユニット１の出力電流ＩｉｎｖＵ１が増加し、電流分担を均一にすることができる。また、電圧制御を適用している場合も同様である。
【０１０４】
インバータユニット１では検出値と指令値が同じ信号であるため、常に偏差が零になり横流電流抑制制御は動作しない。このため、インバータユニット１の横流電流抑制制御回路は省略することができる。
【０１０５】
また、ここでは他のインバータユニットの電流指令値をインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔとしたが、各インバータユニットで異なるインバータユニットの出力電流検出値を指令値として参照しても良い。例えば、指令値として近くに位置するインバータユニットの出力電流検出値を選択すれば、配線を簡略化できる。
【０１０６】
また、本実施形態４ではデッドバンド処理器２６を追加しなくても実施形態３と同様の効果を得ることができる。例えば、インバータユニットがＮ台の時、各インバータユニットの横流電流抑制制御回路がＮ−１個、インバータユニット全体の電流を制御する回路が１個、合計で制御回路はＮ個であり、この場合には自由度Ｎと等しくなる。そのため、制御回路が干渉を起こさず、かつすべてのインバータユニットの電流を制御することができる。代表インバータユニット１の出力電流ＩｉｎｖＵ１に比べて、代表インバータユニット１の電流検出値であるＩｉｎｖＵ１ｄｅｔが大きい場合、残りのインバータユニットすべてで出力電流を増加させるように動作する。すると、横流電流は他のインバータユニットから代表ユニット１に向けて流れ、代表インバータユニット１の出力電流ＩｉｎｖＵ１は減少、代表インバータユニット１の電流検出値ＩｉｎｖＵ１ｄｅｔも減少し、偏差は小さくなる。そのため、積分アンプはある点に収束し、制御干渉による横流電流抑制制御の積分アンプの暴走を抑制することができる。
【０１０７】
［実施形態５］
図７に本実施形態５のインバータユニット１相あたりの制御ブロックを示す。本実施形態５では、実施形態１のゲート遅延指令値演算ブロックに対して以下の変更を加えたものである。
【０１０８】
インバータユニット出力電流指令値ＩｉｎｖＵｄｅｔ／Ｎとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔとの偏差を求める減算器ｓｕｂを、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔを−１倍する乗算器ｍｕｌ２とデッドバンド処理器２７の組み合わせに変更する。
【０１０９】
また、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正ならば１を、負ならば−１を出力する符号検出器２８と、熱責務均等化ブロック２９と、符号検出器２８と熱責務均等化ブロック２９との積を演算する乗算器ｍｕｌ３と、が追加され、乗算器ｍｕｌ３の出力は加算器ａｄｄ３により比例アンプＰの出力と加算される。
【０１１０】
次に、熱責務均等化ブロック２９について説明する。
【０１１１】
実効値演算器ＲＭＳ１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔからインバータユニット出力電流実効値ＩｉｎｖＵＮｒｍｓを求めて出力する。また、実効値演算器ＲＭＳ２は、インバータ出力電流検出値ＩｉｎｖＵｄｅｔからインバータユニット出力電流実効値ＩｉｎｖＵｒｍｓを求めて出力する。除算器ｄｉｖは、インバータユニット出力電流実効値ＩｉｎｖＵｒｍｓをインバータユニット台数Ｎで除算し、各インバータユニット出力電流実効値の平均値ＩｉｎｖＵｒｍｓ／Ｎを求める。この各インバータユニット出力電流実効値の平均値ＩｉｎｖＵｒｍｓ／Ｎとインバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔの実効値ＩｉｎｖＵＮｒｍｓの偏差を減算器ｓｕｂで算出する。この偏差を比例積分アンプＰＩに入力し、比例積分処理を行う。
【０１１２】
本実施形態５は、電流ピークに対してのみ実施形態１と同様の横流電流抑制制御を行い、熱責務に対しては比例積分処理による低速な制御を行う方式である。
【０１１３】
まず、本実施形態５ではデッドバンド処理器２７の設定値としてスイッチング素子の絶対定格電流や電力変換回路が出力する最大電流のピーク値に余裕を持たせた電流を設定値にすることを想定している。この設定値を超えた場合のみ横流電流抑制制御が動作し、電流が特定のインバータユニットに集中してスイッチング素子が過電流によりダメージを負う事態を防ぐ。
【０１１４】
しかし、これだけではピーク電流だけが分担された状態となる。そのため電力変換回路の低電流時にはインバータ出力電流ＩｉｎｖＵが特定のインバータユニットに集中し、そのインバータユニットのみ発熱が大きくなり部品がダメージを負う可能性がある。そこでインバータ出力電流の実効値ＩｉｎｖＵｒｍｓを検出し、ゲート信号のタイミングを調整して熱責務の均等化を行う。
【０１１５】
本実施形態５における熱責務均等化ブロック２９内の比例積分アンプＰＩの動作を説明する。例として各インバータユニット出力電流実効値の平均値ＩｉｎｖＵｒｍｓ／Ｎ＞インバータユニット出力電流検出値の実効値ＩｉｎｖＵＮｒｍｓ、かつ、インバータユニット出力電流検出値の実効値ＩｉｎｖＵＮｒｍｓ＞０の場合を考えると、制御対象のインバータユニットの出力電流振幅が不足した状態である。この時、比例積分アンプＰＩの出力は正になり、乗算器ｍｕｌ３の出力も正、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＵは負に、立ち下がりのゲート遅延指令値ＤｅｌａｙｒｅｆＤは正の値となる。そのため、ゲート信号ＧｕＮのパルス幅が大きくなり、出力電流の増加が促される。
【０１１６】
また、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔ＜０の場合は、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＵは正、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＤは負の値になり、ゲート信号ＧｘＮのパルス幅が大きくなりインバータユニット出力電流の振幅が増加される。これにより制御対象のインバータユニット出力電流実効値Ｉｉｎｖｒｍｓが増加される。
【０１１７】
本実施形態５で追加した熱責務均等化ブロック２９は、以下の（１），（２）の理由により基本波１周期に１回程度動作させることを想定している。
（１）１相の信号から実効値を求めるには最低でも基本波１周期の時間がかかる
（２）瞬間的であれば電流が増加してもスイッチング素子の温度上昇はわずかであり、熱責務への影響は小さい。
【０１１８】
これにより、高速（スイッチング半周期）での動作が要求されるピーク電流均等化制御は、インバータユニット単独で処理が完結し、他のインバータユニットの電流検出信号を必要としない。そのため、他のインバータユニットや各インバータユニットの合流点電流といった離れた位置の電流検出信号を伝送する際に遅延が発生する場合には、本実施形態５を適用することで伝送遅延による問題が解決できる。また、高速な信号伝送を必要とせず基本波１周期に１回の伝送でよいため、安価な信号伝送システムを用いることができる。
【０１１９】
なお、本実施形態５では実効値を使用したが、電流検出値を整流してフィルタを適用するなどして基本波１周期あたりの絶対値の電流平均値を求め、これを横流電流抑制制御に使用しても良い。また、時定数の大きなフィルタを用いることができ、ノイズに対する安定性を向上させることが可能となる。
【０１２０】
［実施形態６］
図８に、本実施形態６のインバータユニット１相あたりの制御ブロックを示す。本実施形態６では、実施形態１のゲート遅延指令値演算ブロック２３に以下の変更を加えているものである。
【０１２１】
絶対値検出ブロックＡＢＳにおいて、インバータユニット出力電流ＩｉｎｖＵＮの絶対値を検出する。この絶対値と所定のしきい値αとを比較器３０により比較し、前記絶対値がしきい値よりも小さい時に「０」，大きい時に「１」を出力する。スイッチＳＷ５は、比較器３０の出力が「０」ならＯＦＦになり積分アンプＩ１，Ｉ２，Ｉ３，Ｉ４の入力信号を「０」とし、「１」ならばスイッチＳＷ５を閉じて積分アンプＩ１，Ｉ２，Ｉ３，Ｉ４の入力信号を偏差（横流電流）とする。
【０１２２】
本実施形態６では、積分アンプＩ１〜Ｉ４の入力側にスイッチＳＷ５を追加した。これにより、インバータユニット出力電流ＩｉｎｖＵＮの絶対値がしきい値αより小さい時は、積分アンプＩ１〜Ｉ４の値の更新を停止できる。
【０１２３】
積分アンプＩ１〜Ｉ４の値の更新を停止する理由は、インバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さい時は、電流が上アームのスイッチング素子ＴｕＮを通過しているか下アーム素子ＴｘＮを通過しているか正確な検出が難しくなるためである。特に、電流検出器ＣＴＵ１〜ＣＴＵＮによる遅延、フィルタによる遅延、スイッチングリプルによるノイズの重畳により、実際の電流の向きと電流検出器で検出した電流の符号が異なる可能性が十分考えられる。
【０１２４】
本実施形態６では、このようにインバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さくなった場合に積分アンプＩ１〜Ｉ４の更新を停止することで、横流電流抑制制御の誤動作を防ぎ、次にインバータユニット出力電流ＩｉｎｖＵＮが増加した際の各インバータユニット間の横流電流拡大を抑制する。この場合、インバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さい時には横流電流が拡大する危険性がある。しかし、インバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さいため、横流電流が発生してもインバータユニット出力電流Ｉｉｎｖが絶対定格の電流値を超えてスイッチング素子が破壊されることはない。また、損失も小さいため熱責務の分担への影響も非常にわずかとなる。そのためインバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さい時に積分アンプＩ１〜Ｉ４の更新を停止しても、各インバータユニット間の横流電流は問題にはならない。
【０１２５】
以上示したように、本実施形態６によれば、実施形態１の作用効果に加え、インバータユニット出力電流ＩｉｎｖＵＮの絶対値が小さい時は横流電流抑制制御を停止することで、遅延やノイズにより検出したインバータユニット出力電流ＩｉｎｖＵＮの極性に誤りが生じても横流電流抑制制御の誤動作を防ぎ、次にインバータ出力電流ＩｉｎｖＵＮが増加した際の横流電流の拡大を抑制することができる。
【０１２６】
［実施形態７］
図９に本実施形態７のインバータユニット１相あたりの制御ブロックを示す。本実施形態７は、実施形態１に対して以下の変更を行ったものである。
【０１２７】
ゲート遅延指令演算ブロック２３の起動信号を、キャリア三角波Ｖｃａｒｒｙの頂点ではなく、ゲート指令値Ｇｒｅｆの変化を検出した信号に変更する。ゲート指令値Ｇｒｅｆの変化は、現在のゲート指令値Ｇｒｅｆと１演算時間前のゲート指令値Ｇｒｅｆとの排他的論理和ＥＸＯＲにより検出する。
【０１２８】
これにより、横流電流を検出するタイミングもスイッチング素子が動作する直前となり、キャリア三角波Ｖｃａｒｒｙの頂点で検出した横流電流抑制制御に比べて制御遅延を小さくすることができる。その結果、温度変化，出力電流指令値の変更など電力変換回路の運転条件の変動，外乱発生時の過渡的な応答を向上することができる。また、横流電流抑制制御の動作がキャリア三角波Ｖｃａｒｒｙに依存しないため、ＰＷＭ変調以外の変調方式に対応することができる。また、本実施形態７でも横流電流を細かく検出する必要がないため、高速な電流検出器は不要である。
【０１２９】
ただし、この方法では横流電流が零になるタイミングはキャリア波の頂点ではなくスイッチング直前となる。そのため、キャリア三角波Ｖｃａｒｒｙの１周期間の平均電流で見た場合、定常状態における横流電流は実施形態１よりも増加する。また、ゲート指令値Ｇｒｅｆの変化が発生したら、Ａ／Ｄ変換，指令値演算，タイミング調整までを高速に行う必要があり、制御装置には高い性能が必要になる。または、ゲート遅延指令値演算ブロック２３を常に動作させておき、いつゲート指令値Ｇｒｅｆが変化しても対応できるようにしても良い。
【０１３０】
本実施形態７によれば、実施形態１の作用効果に加え、横流電流抑制制御の動作がキャリア三角波Ｖｃａｒｒｙの状態に依存しないため、キャリア三角波Ｖｃａｒｒｙを使用しない変調方式にも対応できる。また、ゲート指令値Ｇｒｅｆの変化直前でゲート遅延指令値演算ブロック２３を動作させることにより、横流電流抑制制御の制御遅延が小さくなり、制御の安定性を向上でき、横流電流抑制にかかる制御時間を短くすることができる。
【０１３１】
［実施形態８］
図１０に実施形態８のインバータユニット１相あたりの制御ブロックを示す。実施形態８は、実施形態１に対して以下の変更を行ったものである。
【０１３２】
符号検出器３１により、キャリア三角波Ｖｃａｒｒｙの符号を検出し、ＡＮＤ素子ＡＮＤ１〜４に出力する。
【０１３３】
ＡＮＤ素子ＡＮＤ１，２には、符号検出器３１の出力の反転信号を入力し、入力スイッチＳＷ１１，ＳＷ２１が閉じる条件の１つを、「キャリア三角波Ｖｃａｒｒｙの符号が負であること」に変更する。
【０１３４】
ＡＮＤ素子ＡＮＤ３，４には符号検出器３１の出力信号をそのまま入力し、入力スイッチＳＷ３１，ＳＷ４１が閉じる条件の１つを、「キャリア三角波Ｖｃａｒｒｙの符号が正であること」に変更する。
【０１３５】
スイッチＳＷ７は、立ち上がりのゲート遅延指令値ＤｅｌａｙｒｅｆＵを入力とし、キャリア三角波Ｖｃａｒｒｙの符号が正の時に閉じる。また、スイッチＳＷ６は、立ち下がりのゲート遅延指令値ＤｅｌａｙｒｅｆＤを入力とし、キャリア三角波Ｖｃａｒｒｙの符号が負の時に閉じる。スイッチＳＷ６，ＳＷ７の出力は、電圧指令値ＶＵｒｅｆに加算されて該当インバータユニットＮの電圧指令値ＶｕｒｅｆＮとなる。この電圧指令値ＶｕｒｅｆＮは、ＰＷＭ変調器２１，デッドタイム処理器２４を介して、ＰＷＭ変調およびデッドタイムが付加されてゲート信号ＧｕＮ，ＧｘＮが生成される。
【０１３６】
本実施形態８では、ゲートタイミングを直接変更せずに電圧指令値Ｖｕｒｅｆを調整して、間接的にゲートタイミングを変更できるようにした方式である。本実施形態８も実施形態１と同様に、積分アンプＩ１〜Ｉ４を４個用意している。さらに、キャリア三角波Ｖｃａｒｒｙの符号によりスイッチＳＷ６とＳＷ７を切り換え、電圧指令値Ｖｕｒｅｆに加算する補正量をキャリア三角波の半周期（スイッチング半周期）で切り換えることができる。
【０１３７】
例えば、キャリア三角波Ｖｃａｒｒｙの頂点における符号が正で次のキャリア三角波Ｖｃａｒｒｙの半周期でゲート指令値Ｇｒｅｆが立ち上がる場合には電圧指令値Ｖｕｒｅｆを増加させる。また、キャリア三角波Ｖｃａｒｒｙの頂点における符号が負で次のキャリア三角波Ｖｃａｒｒｙの半周期でゲート指令値Ｇｒｅｆが立ち下がる場合には電圧指令値Ｖｕｒｅｆを減少させる。これにより、ゲート指令値Ｇｒｅｆの立ち上がりも立ち下がりも両方早くする、といった横流電流抑制制御ができるようになる。
【０１３８】
すなわち、実施形態８の特長として、上記のように電圧指令値Ｖｕｒｅｆを増加させるまたは減少させる調整を加えることでゲート信号のタイミングを早めることができる点がある。実施形態１では調整対象が電圧指令値Ｖｕｒｅｆではなくゲート指令値Ｇｒｅｆであるため、ゲート指令値Ｇｒｅｆのタイミングを遅らせることしかできない。実施形態１で特定のインバータユニットだけゲート指令値Ｇｒｅｆを早めたい場合、積分アンプＩ１〜Ｉ４に適切な初期値を設定し、すべてのインバータユニットで均等にゲート指令値Ｇｒｅｆのタイミングを遅らせた上で、特定のインバータユニットだけゲート指令値Ｇｒｅｆの遅延量を小さくする必要がある。本実施形態８ではこの操作が不要であるため、制御系の遅延を小さくすることができ制御がより安定になる。
【０１３９】
［実施形態９］
図１１に本実施形態９における電力変換回路の主回路、図１２に本実施形態９のインバータユニット１相あたりの横流電流抑制制御ブロックを示す。本実施形態９は実施形態１の横流電流抑制制御を３レベルインバータに適用した電力変換回路である。
【０１４０】
図１１に示すように、直流電圧源である直列接続されたコンデンサＣ１，Ｃ２の正電位側から負電位側にスイッチング素子Ｔ１１，Ｔ２１，Ｔ３１，Ｔ４１が直列接続される。各々のスイッチング素子Ｔ１１，Ｔ２１，Ｔ３１およびＴ４１には夫々ダイオードが逆並列接続されている。スイッチング素子Ｔ１１とＴ２１の共通接続点とコンデンサＣ１，Ｃ２の中性点間、スイッチング素子Ｔ３１とＴ４１の共通接続点とコンデンサＣ１，Ｃ２の中性点間に夫々クランプダイオードＤＣ１，ＤＣ２を接続する。そして１相分の交流出力をスイッチング素子Ｔ２１とＴ３１接続点に与える。また、インバータユニット１と同様の回路構成のインバータユニット２〜Ｎがインバータユニット１と並列に接続される。
【０１４１】
次に、図１２に基づいて本実施形態９における横流電流抑制制御ブロックにおける実施形態１との相違点について説明する。ＰＷＭ変調器２１の出力は、スイッチング素子Ｔ１Ｎとスイッチング素子Ｔ３Ｎのゲート信号に対応するゲート指令値Ｇｒｅｆ１，スイッチング素子Ｔ２Ｎとスイッチング素子Ｔ４Ｎのゲート信号に対応するゲート指令値Ｇｒｅｆ２の２個となる。
【０１４２】
また、ゲート指令値Ｇｒｅｆ１，Ｇｒｅｆ２それぞれに対応する遅延付加器ＤｅｌａｙＵ１，ＤｅｌａｙＤ１，ＤｅｌａｙＵ２，ＤｅｌａｙＤ２が設けられる。さらに、デッドタイム処理器２４において、デッドタイム処理後出力されるゲート信号はＧ１Ｎ，Ｇ２Ｎ，Ｇ３Ｎ，Ｇ４Ｎの４つとなる。
【０１４３】
次に、ゲート遅延指令値演算ブロック２３における実施形態１との相違点について説明する。
【０１４４】
バッファ３２ａ，３２ｂにより、ゲート指令値Ｇｒｅｆ１，Ｇｒｅｆ２のキャリア三角波Ｖｃａｒｒｙの半周期前の値を保持する。また、積分アンプＩ５〜Ｉ８，入力スイッチＳＷ５１，ＳＷ６１，ＳＷ７１，ＳＷ８１，出力スイッチＳＷ５２，ＳＷ６２，ＳＷ７２，ＳＷ８２，ＡＮＤ素子ＡＮＤ５〜８を追加する。
【０１４５】
ＡＮＤ素子ＡＮＤ１〜４には符号検出器２５の出力信号を入力し、入力スイッ
チＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１が閉じる条件の１つは、「インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正であること」とする。また、ＡＮＤ素子ＡＮＤ５〜８は符号検出器２５の反転出力信号を入力し、入力スイッチＳＷ５１，ＳＷ６１，ＳＷ７１，ＳＷ８１が閉じる条件の１つは、「インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが負であること」とする。
【０１４６】
入力スイッチＳＷ１１，ＳＷ５１が閉じる別の条件は、ゲート指令値Ｇｒｅｆ１が「１」，キャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｅｒｆ１が「０」，キャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ２が「１」である。
【０１４７】
入力スイッチＳＷ２１，ＳＷ６１が閉じる別の条件は、ゲート指令値Ｇｒｅｆ１が「０」，キャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ１が「１」，ゲート指令値Ｇｒｅｆ２が「１」である。
【０１４８】
入力スイッチＳＷ３１，ＳＷ７１が閉じる別の条件は、ゲート指令値Ｇｒｅｆ２が「１」，キャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ２が「０」，ゲート指令値Ｇｒｅｆ１が「０」である。
【０１４９】
入力スイッチＳＷ４１，ＳＷ８１が閉じる別の条件は、ゲート指令値Ｇｒｅｆ
２が「０」，キャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ２が「１」，半周期前のゲート指令値Ｇｒｅｆ１が「０」である。
【０１５０】
出力スイッチＳＷ１２，ＳＷ２２，ＳＷ３２，ＳＷ４２が閉じる条件は、「インバータ出力電流検出器ＩｉｎｖＵＮｄｅｔが正であること」とする。出力スイッチＳＷ５２，ＳＷ６２，ＳＷ７２，ＳＷ８２が閉じる条件は、「インバータ出力電流検出器ＩｉｎｖＵＮｄｅｔが負であること」とする。
【０１５１】
加算器ａｄｄ１が比例アンプＰと出力スイッチＳＷ１２，ＳＷ５２の出力を加算し、加算器ａｄｄ１の加算結果を乗算器ｍｕｌ１において−１倍して符号を反転する。この乗算器ｍｕｌ１の出力がゲート指令値Ｇｒｅｆ１が「０」から「１」に立ち上がるタイミングのゲート遅延指令値Ｄｅｌａｙｒｅｆ１Ｕとなる。
【０１５２】
加算器ａｄｄ２が比例アンプＰと出力スイッチＳＷ２２，ＳＷ６２の出力を加
算する。この加算器ａｄｄ２の出力が、ゲート指令値Ｇｒｅｆ１が「１」から「０」に立ち下がるタイミングのゲート遅延指令値Ｄｅｌａｙｒｅｆ１Ｄとなる。
【０１５３】
また、加算器ａｄｄ３が比例アンプＰと出力スイッチＳＷ３２，ＳＷ７２の出力を加算し、加算器ａｄｄ３の加算結果を乗算器ｍｕｌ２において−１倍して符号を反転する。この乗算器ｍｕｌ２の出力が、ゲート指令値Ｇｒｅｆ２が「０」から「１」に立ち上がるタイミングのゲート遅延指令値Ｄｅｌａｙｒｅｆ２Ｕとなる。
【０１５４】
加算器ａｄｄ４が比例アンプＰと出力スイッチＳＷ４２，ＳＷ８２の出力を加算する。この加算器ａｄｄ４の出力が、ゲート指令値Ｇｒｅｆ２が「１」から「０」に立ち下がるタイミングのゲート遅延指令値Ｄｅｌａｙｒｅｆ２Ｄとなる。
【０１５５】
本実施形態９は、３レベルインバータに適用した例である。３レベルインバータではスイッチング素子が１つの相で４個になるため、横流電流抑制制御に使用する積分アンプをＩ１〜Ｉ８の８個を用いて対応している。それぞれの積分アンプについて説明する。
【０１５６】
［積分アンプＩ１］
入力スイッチＳＷ１１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正、かつ、ゲート指令値Ｇｒｅｆ１が０から「１」に切り替わった時に閉じる。積分アンプＩ１の出力はゲート指令値Ｇｒｅｆ１の立ち上がりのタイミングの補正を行う。ゲート指令値Ｇｒｅｆ１はスイッチング素子Ｔ１Ｎ，Ｔ３Ｎに対応し、インバータユニット出力電流ＩｉｎｖＵＮの向きが正なので、この時電流はスイッチング素子Ｔ１Ｎを通過する。そのため、積分アンプＩ１はスイッチング素子Ｔ１Ｎの立ち上がりを担当する。
【０１５７】
［積分アンプＩ２］
入力スイッチＳＷ２１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正、かつ、ゲート指令値Ｇｒｅｆ１が「１」から「０」に切り替わった時に閉じる。積分アンプＩ２の出力はゲート指令値Ｇｒｅｆ１の立ち下がりのタイミングの補正を行う。ゲート指令値Ｇｒｅｆ１はスイッチング素子Ｔ１Ｎ，Ｔ３Ｎに対応し、インバータユニット出力電流ＩｉｎｖＵＮの向きが正なので、この時電流はスイッチング素子Ｔ１Ｎを通過する。そのため、積分アンプＩ１はスイッチング素子Ｔ１Ｎの立ち下がりを担当する。
【０１５８】
［積分アンプＩ３］
入力スイッチＳＷ３１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正、かつ、ゲート指令値Ｇｒｅｆ２が「０」から「１」に切り替わった時に閉じる。積分アンプＩ３の出力はゲート指令値Ｇｒｅｆ２の立ち上がりのタイミングの補正を行う。ゲート指令値Ｇｒｅｆ２はスイッチング素子Ｔ２Ｎ，Ｔ４Ｎに対応し、インバータユニット出力電流ＩｉｎｖＵＮの向きが正なので、この時電流はスイッチング素子Ｔ２Ｎを通過する。そのため、積分アンプＩ３はスイッチング素子Ｔ２Ｎの立ち上がりを担当する。
【０１５９】
［積分アンプＩ４］
入力スイッチＳＷ４１は、インバータユニット出力電流検出値ＩｉｎｖＵＮｄｅｔが正、かつ、ゲート指令値Ｇｒｅｆ２が「１」から「０」に切り替わった時に閉じる。積分アンプＩ４の出力はゲート指令値Ｇｒｅｆ２の立ち下がりのタイミングの補正を行う。ゲート指令値Ｇｒｅｆ２はスイッチング素子Ｔ２Ｎ，Ｔ４Ｎに対応し、インバータユニット出力電流ＩｉｎｖＵＮの向きが正なので、この時電流はスイッチング素子Ｔ２Ｎを通過する。そのため、積分アンプＩ４はスイッチング素子Ｔ２Ｎの立ち下がりを担当する。
【０１６０】
［積分アンプＩ５］
入力スイッチＳＷ５１は、インバータユニット出力電流ＩｉｎｖＵＮが負であることを除けば入力スイッチＳＷ１１と同じ条件で閉じる。インバータユニット出力電流ＩｉｎｖＵＮの向きが負なので、電流はスイッチング素子Ｔ３Ｎを通過する。そのため積分アンプＩ５はスイッチング素子Ｔ３Ｎの立ち上がりを担当する。
【０１６１】
［積分アンプＩ６〜Ｉ８］
同様に考えて、積分アンプＩ６はスイッチング素子Ｔ３Ｎの立ち下がりを担当し、積分アンプＩ７はスイッチング素子Ｔ４Ｎの立ち上がりを担当し、積分アンプＩ８はスイッチング素子Ｔ４Ｎの立ち下がりを担当する。
【０１６２】
このようにそれぞれのスイッチング素子の立ち上がりおよび立ち下がりに対応した積分アンプを用意し、スイッチング素子の動作条件から横流電流に影響を与えるスイッチング素子のゲート信号のタイミングを調整することで、３レベルインバータでも同様に横流電流の抑制制御を行うことができる。
【０１６３】
以上の方法は、キャリア三角波Ｖｃａｒｒｙの半周期に１回スイッチング動作が行われることを前提として、キャリア三角波Ｖｃａｒｒｙの半周期に１回、制御系がゲート信号のタイミングに介入することで横流電流の抑制制御を行っている。しかしマルチレベルインバータではキャリア三角波Ｖｃａｒｒｙの半周期に２回スイッチング動作が行われる、またはスイッチング動作しないといった「キャリア三角波Ｖｃａｒｒｙの半周期に１回スイッチング動作が行われる」という前提条件が成立しない場合がある。
【０１６４】
図１３にこの状態を示す。この図１３ではインバータユニット出力電流ＩｉｎｖＵＮの向きが正であることを想定している。スイッチング素子Ｔ１の立ち上がりに注目すると、区間Ｅではキャリア三角波Ｖｃａｒｒｙの半周期に１回スイッチング動作が行われ、スイッチング素子Ｔ１がＯＦＦからＯＮに変化している。区間Ｃにおいてもスイッチング素子Ｔ１がＯＦＦからＯＮに変化しているが、同時にスイッチング素子Ｔ２もＯＦＦからＯＮに変化している。この時の横流電流の変化はスイッチング素子Ｔ１だけでなくスイッチング素子Ｔ２にも起因するため、横流電流抑制制御を停止しなければならない。そのため、入力スイッチＳＷ１１が閉じる条件にキャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ２が「１」であることを追加することで、区間Ｃにおける積分アンプＩ１の入力を零としている。
【０１６５】
同様にスイッチング素子Ｔ１の立ち下がりに注目すると、区間Ｄではキャリア三角波Ｖｃａｒｒｙの半周期に１回スイッチング動作が行われ、スイッチング素子Ｔ１がＯＮからＯＦＦに変化している。しかし、区間Ａではスイッチング素子Ｔ１はＯＦＦのままであり、スイッチングは行われない。この時に発生した横流電流はスイッチング素子における電圧降下Ｖｃｅ（ｓａｔ）や逆並列ダイオードの電圧降下ｖｆ、横流抑制リアクトルＬ１，Ｌ２の誤差などによるものでスイッチング素子Ｔ１のスイッチング動作のタイミングのずれではないため、この時も横流電流抑制を停止する必要がある。そのため、入力スイッチＳＷ２１が閉じる条件にキャリア三角波Ｖｃａｒｒｙの半周期前のゲート指令値Ｇｒｅｆ１が「１」であることを追加し、区間Ａの横流電流抑制制御を行わないようにしている。
【０１６６】
また、区間Ｂではスイッチング素子Ｔ１がＯＮからＯＦＦに変化しているが、スイッチング素子Ｔ２もＯＮからＯＦＦに変化している。この時も横流電流抑制制御を行わないよう、ゲート指令Ｇｒｅｆ２が「１」であることを積分アンプＩ２の動作条件にしている。
【０１６７】
以上のように、スイッチング素子の数に応じて積分アンプを増設し、スイッチング素子の動作条件から横流電流に影響を与えるスイッチング素子を検出し、対応する積分アンプで横流抑制制御を行わせることで、３レベルに限らずマルチレベルインバータにも適用することができる。
【０１６８】
実施例９では３レベルＮＰＣインバータを例としたが、動作条件から横流電流に影響を与えるスイッチング素子を検出し対応する横流電流抑制制御を行うことで、３レベルＡ−ＮＰＣインバータでも同様に横流電流抑制制御を行うことができる。
【０１６９】
実施形態９により、３レベルインバータでインバータユニットを構成し並列接続した時も、横流電流を抑制し実施例１と同じ効果を得ることができる。
【０１７０】
［実施形態１０］
実施形態１〜９では、大容量化のため複数のインバータユニットを並列にし、各インバータユニットの出力電流を均等にする。この方式はスイッチング動作を数回繰り返して積分アンプＩ１〜Ｉ４の値を更新することでスイッチング素子特性の差やゲート信号の伝送路の差などによるスイッチング動作するタイミングのばらつきを補償し横流電流抑制制御を行う。
【０１７１】
しかし、電力変換回路を最初に運転する時はまだスイッチング動作のタイミングのばらつきがどの程度かわからないため、最初のスイッチング動作から積分アンプＩ１〜Ｉ４の値を更新して横流電流抑制制御が完了するまでの数周期間は、横流電流を拡大させてしまうおそれがある。対策として、この数周期間の横流電流に耐えられるよう、横流抑制リアクトルＬ１〜ＬＮを大きくする、または、インバータユニットの定格に余裕を持たせる等の方法があるが、部品のコスト増加やリアクトル大型化、重量の増加といった新たな問題が生じる。
【０１７２】
特許文献５は、ゲート駆動回路のエミッタ電位を補正してスイッチング素子が動作するタイミング差を補償する方式である。この方式は、事前の試験やデータシートからスイッチング素子特性を参照し、ばらつきに合わせたエミッタ電位を設定するため、最初のスイッチング動作でも横流電流を抑制制御することができる。しかし、制御回路からゲート駆動回路までの伝送路における遅延の差や、ゲート駆  動回路自体の遅延の差は考慮されておらず、これらの遅延の差が大きい場合は最初のスイッチング動作による横流電流が拡大してしまう。
【０１７３】
特許文献４は、ゲート信号の遅延量をあらかじめ設定しておき、スイッチング素子が動作するタイミング差を補償する方式である。この方式では、あらかじめ伝送路差やゲート駆動回路自体の遅延の差を考慮して試験を行えば、これらの影響が大きい条件でも最初のスイッチング動作における横流電流を抑制することができる。しかし、遅延量の設定方法については言及されておらず、手動で遅延量の調整を行う場合には時間がかかり、納期やコストが増加してしまう。
【０１７４】
さらに、上記特許文献４，５では、経年による回路構成部品の特性変化を考慮しておらず、特性変化が生じた場合は遅延量の測定が再度必要となる。また、フィードバックによる制御を構成していないため、電力変換回路の運転中の温度変化などによる回路構成部品の特性が変化した場合は対応できない。
【０１７５】
特許文献６の［発明が解決しようとする課題］には、ＩＧＢＴに短絡電流が流れた場合にゲート電圧が通常使用時の１５Ｖよりも上昇し、ＩＧＢＴのコレクタ電流を成長させてしまうことが言及されている。特許文献６は、スイッチング素子に定格を超える異常電流が流れた場合、ツェナーダイオードなどを使用して素子のゲート電圧をクランプし異常電流の増加を抑制する方式である。しかし、積分アンプの初期値を設定する試運転時のみゲート電圧を通常よりも低く設定し、スイッチング素子の通過電流を定格よりも低い値で制限することは想定していない。
【０１７６】
特許文献７は、負荷の過電流を検出すると、一定の回路構成に起因する遅れ時間後、スイッチング素子のゲート電圧を低下させて限流状態とし、過電流保護状態となり負荷電流を低減させる方式である。しかし、別途電流検出回路が必要となる。また、特許文献７では電流検出に抵抗を使用しているため、損失が増加する。さらに、スイッチング素子のゲート端子は容量性であるため、いったん増加したゲート電圧の低減に時間がかかり、過電流検出から保護が有効になるまで遅延が生じる問題点がある。
【０１７７】
図１４は本実施形態１０におけるインバータユニットを並列接続した電力回路の主回路を示し、図１５は本実施形態１０におけるインバータユニット１台１相あたりの横流電流抑制制御ブロックを示し、図１６は図１５の積分アンプＩ１，Ｉ３の初期値を決定する初期値決定ブロックを示す。
【０１７８】
本実施形態１０では、３台のインバータユニット１〜３を有し、電力変換回路と負荷や系統電源との間にスイッチＳＷ１が介挿されている。また、図１６に示す初期値決定ブロック３３は３台の各相に設けられインバータユニット１〜３それぞれの積分アンプＩ１，Ｉ３の適切な初期値を求めることを想定している。
【０１７９】
本実施形態１０では、図１５に示すように、実施形態１の横流電流抑制制御ブロックに対して以下の変更を行ったものである。
【０１８０】
積分アンプＩ１〜Ｉ４に、リセット指令を入力するリセット入力端子Ｉ１ａ〜Ｉ４ａと、  初期値を入力する初期値入力端子Ｉ１ｂ〜Ｉ４ｂを追加する。積分アンプＩ１〜Ｉ４では、リセット入力端子Ｉ１ａの入力が「１」ならば、積分アンプＩ１〜Ｉ４に積分されていた値を初期値入力端子Ｉ１ｂの入力値に変更する。
【０１８１】
遅延調整モード信号は、運転を開始する電力変換回路のインバータユニットが、積分アンプＩ１〜Ｉ４の初期値を求める試運転時以外の通常運転時の使用なら「０」、横流電流抑制制御ブロックの積分アンプＩ１〜Ｉ４における適切な初期値を求める試運転時であれば「１」とする。
【０１８２】
スイッチＳＷＡは、遅延調整モード信号が「１」であれば下に切り替わり、ゲート指令Ｇｒｅｆへの遅延処理をバイパスしてゲート指令値Ｇｒｅｆをそのままデッドタイム処理器２４に入力する。
【０１８３】
バッファ４６は、遅延調整モード信号を１演算時間遅延させる。
【０１８４】
ＡＮＤ素子ＡＮＤ５は、遅延調整モード信号の反転信号とバッファ４６の出力信号を入力とする。
【０１８５】
ＡＮＤ素子ＡＮＤ５の出力信号が「１」となるのは、遅延調整モード信号が「１」から「０」に切り替わった時であり、この信号は積分アンプＩ１〜Ｉ４のリセット入力端子Ｉ１ａ〜Ｉ４ａに入力される。
【０１８６】
次に、図１６に基づいて初期値決定ブロック３３について説明する。
【０１８７】
各インバータユニット１〜３の電流検出値ＩｉｎｖＵ１ｄｅｔ，ＩｉｎｖＵ２ｄｅｔ，ＩｉｎｖＵ３ｄｅｔは、フィルタ３４ａ，３４ｂ，３４ｃにおいてノイズが除去され、微分器ｓＴによりインバータユニット電流検出値ＩｉｎｖＵ１ｄｅｔ〜ＩｉｎｖＵ３ｄｅｔの傾きが算出される。この微分結果は比較器３５ａ，３５ｂ，３５ｃにおいて予め設定された閾値βと比較され、微分結果が閾値βより大きい場合は「１」を出力し、微分結果が閾値β以下の場合は「０」を出力する。
【０１８８】
初期値決定ブロック３３が動作する試運転時は遅延調整モード信号は「１」であるため、ゲート信号Ｇｕ１，Ｇｕ２，Ｇｕ３はゲート指令値Ｇｒｅｆに遅延処理を行わずにそのままデッドタイム処理を行った共通の信号となる。
【０１８９】
ＡＮＤ素子ＡＮＤ６，ＡＮＤ８，ＡＮＤ１０は、ゲート信号Ｇｕ１，Ｇｕ２，Ｇｕ３および比較器３５ａ，３５ｂ，３５ｃの反転信号をそれぞれ入力する。そして、ゲート信号Ｇｕ１，Ｇｕ２，Ｇｕ３が「１」、かつ、インバータユニット電流検出値ＩｉｎｖＵ１ｄｅｔ，ＩｉｎｖＵ２ｄｅｔ，ＩｉｎｖＵ３ｄｅｔの微分結果が閾値β以下の時に「１」を出力し、それ以外の時「０」を出力する。
【０１９０】
ＡＮＤ素子ＡＮＤ７，ＡＮＤ９，ＡＮＤ１１は、ゲート信号Ｇｕ１，Ｇｕ２，Ｇｕ３の反転信号および比較器３５ａ，３５ｂ，３５ｃの出力信号をそれぞれ入力する。そして、ゲート信号Ｇｕ１，Ｇｕ２，Ｇｕ３が「０」、かつ、インバータユニット電流検出値ＩｉｎｖＵ１ｄｅｔ，ＩｉｎｖＵ２ｄｅｔ，ＩｉｎｖＵ３ｄｅｔの微分結果が閾値βよりも大きい時に「１」を出力し、それ以外の時「０」を出力する。
【０１９１】
カウンタ３６ａ〜３６ｆは、ＡＮＤ素子ＡＮＤ６〜ＡＮＤ１１の出力が「１」を出力している時間を計測し、その時間を出力する。
【０１９２】
最大値演算器ＭＡＸはカウンタ３６ａ，３６ｃ，３６ｅの出力を入力し、その入力した値のうち最大値を出力する。そして、減算器ｓｕｂ１，ｓｕｂ３，ｓｕｂ５において、カウンタ３６ａ，３６ｃ，３６ｅの出力値から前記最大値をそれぞれ減算する。
【０１９３】
この減算器ｓｕｂ１，ｓｕｂ３，ｓｕｂ５の出力値が、それぞれインバータユニット１，２，３の積分アンプＩ１の初期値となり、対応する積分アンプＩ１の初期値入力端子Ｉ１ｂ〜Ｉ４ｂに入力される。
【０１９４】
乗算器ｍｕ３，ｍｕ４，ｍｕ５は、カウンタ３６ｂ，３６ｄ，３６ｆの出力に−１を乗算する。最小値演算器ＭＩＮは、乗算器ｍｕ３，ｍｕ４，ｍｕ５の出力を入力し、入力した値のうち最小値を出力する。そして、減算器ｓｕｂ２，ｓｕｂ４，ｓｕｂ６において、乗算器ｍｕ３，ｍｕ４，ｍｕ５の出力から前記最小値をそれぞれ減算する。
【０１９５】
この減算器ｓｕｂ２，ｓｕｂ４，ｓｕｂ６の出力値が、それぞれインバータユニット１，２，３の積分アンプＩ３の初期値となり、対応する積分アンプＩ３の初期値入力端子Ｉ３ｂに入力される。
【０１９６】
実施形態１０では、積分アンプの初期値を求める試運転として各インバータユニット１，２，３に接続されている横流抑制リアクトルＬ１，Ｌ２，Ｌ３を使用してスイッチング素子Ｔｕ１〜Ｔｕ３，Ｔｘ１〜Ｔｘ３の遮断試験を行い、ゲート指令値Ｇｒｅｆの入力から実際にスイッチング素子Ｔｕ１〜Ｔｕ３，Ｔｘ１〜Ｔｘ３が動作するまでの遅延時間を測定し、積分アンプＩ１〜Ｉ４の初期値を決定する方式である。
【０１９７】
準備として、図１４の主回路ではスイッチＳＷ１をＯＦＦして電力変換回路を負荷や系統電源から切り離し、遮断試験の影響が電力変換回路の外部に及ばないようにする。ただし、三相三線式など１相だけ相電圧を変化させても外部に影響が生じず、スイッチＳＷ１を設けず遮断試験ができる場合もある。
【０１９８】
図１７にインバータユニット１の積分アンプＩ１，Ｉ３の初期値を求める動作波形を示す。まず、ゲート信号Ｇｘ２を「１」にセットし、スイッチング素子Ｔｘ２をＯＮ状態にする。次に、ゲート信号Ｇｕ1にパルスのＯＮ指令をセットする。すると、横流電流抑制リアクトルＬ１とＬ２にインバータ直流電圧が印加され、インバータユニット１の出力電流ＩｉｎｖＵ１は主回路のリアクタンス成分による遅延時間後に一定の傾きで増加を開始する。ここで、微分器ｓＴによりインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が検出され、比較器３５ａにより微分結果が閾値βを超えるか否かが判定される。
【０１９９】
カウンタ３６ａでは、ゲート信号Ｇｕ１がＯＮ指令となってからインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値βを超えるまでの時間を測定し出力する。この時間がスイッチング素子Ｔｕ１におけるターンＯＮの遅延量であり、ゲート信号Ｇｕ１の立ち上がりをどのくらい早めるべきかを示している。
【０２００】
カウンタ３６ｂでは、ゲート信号Ｇｕ１がＯＦＦ指令になってから、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値β以下になるまでの時間を測定し出力する。これがスイッチング素子Ｔｕ１におけるターンＯＦＦの遅延量であり、ゲート信号Ｇｕ1の立ち下がりをどのくらい早めるべきかを示している。
【０２０１】
一方、図１５において積分アンプＩ１の出力は−１倍され、立ち上がりの遅延付加器ＤｅｌａｙＵに入力される。立ち上がりの遅延付加器ＤｅｌａｙＵではマイナスの値を入力して未来を予測しゲート指令値Ｇｒｅｆを早めることはできないため、必ず正の値を入力する必要がある。そこで、スイッチング素子Ｔｕ１，Ｔｕ２，Ｔｕ３の遅延量のうち最大のものを選定し、各カウンタ３６ａ，３６ｃ，３６ｅの出力値から最大値を減算することで、遅延量が最大のスイッチング素子に対応する積分アンプＩ１の初期値を「０」に設定する。
【０２０２】
これにより、遅延量が最大のスイッチング素子に対してはゲート指令値Ｇｒｅｆの補正をせず、遅延量が最大でないスイッチング素子に対してはゲート指令値Ｇｒｅｆに遅延が付加され、同じタイミングでスイッチング動作することができるようになる。
【０２０３】
積分アンプＩ３についても同様である。カウンタ３６ｂ，３６ｄ，３６ｆの出力はゲート信号Ｇｕ１の立ち下がりどのくらい早めるべきかを示しているが、積分アンプＩ３の出力はどのくらい遅延させるべきかを示す必要があるため、カウンタ３６ｂ，３６ｄ，３６ｆの出力を−１倍している。後は、遅延量が最大のスイッチング素子におけるゲート指令値Ｇｒｅｆは補正なしとなるように、積分アンプＩ１と同様に遅延量の調整を行う。
【０２０４】
図１８に、各インバータユニット１〜３の積分アンプＩ１，Ｉ３の初期値を求める一連の動作波形を示す。まず、ゲート信号Ｇｘ２を「１」にセットしてゲートスイッチング素子Ｔｘ２をＯＮする。次に、ゲート信号Ｇｕ１にＯＮ指令をパルスで与える。ゲート信号Ｇｕ１の立ち上がりからインバータユニット電流検出値ＩｉｎｖＵ１が増加し始めるまでの遅延時間と、ゲート信号Ｇｕ１の立ち下がりからインバータユニット電流検出値ＩｉｎｖＵ１の増加が止まるまでの遅延時間を計測する。その後は、ゲート信号Ｇｘ２を０に戻しスイッチング素子Ｔｕ２をＯＦＦさせインバータユニット電流検出値ＩｉｎｖＵ１を減衰させる。
【０２０５】
インバータユニット１の出力電流検出値ＩｉｎｖＵ１が零になったら、ゲート信号Ｇｘ３を１にセットしゲート信号Ｇｕ２にＯＮ指令をパルスで与え、同様に遅延を測定する。これを残りのインバータユニットに対しても繰り返し行い、遅延を測定する。
【０２０６】
図１８では、インバータユニット１から測定を行ったが、順番を変更しても良い。また、スイッチング素子Ｔｕ１の遅延特性を測定する際にスイッチング素子Ｔｘ２をＯＮしたが、代わりにスイッチング素子Ｔｘ３をＯＮしても良い。
【０２０７】
以上の動作を行えば、事前に積分アンプの初期値を求める試運転にてスイッチＳＷ１をＯＦＦするだけで主回路の再構成や追加の機材を準備することなく、ゲート駆動回路  の特性も含めた各スイッチング素子の遅延特性を測定することができる。また、シーケンス制御により自動化を行えば、初期値を求める試運転時間を短縮することができる。さらに、素子や電流検出器などの交換が生じても、試運転を行えばすぐに遅延特性の測定を行うことができる。
【０２０８】
実施形態１０では、１相の積分アンプＩ１，Ｉ３のみの積分アンプの初期値を求める方法についてのみ説明したが、積分アンプＩ２，Ｉ４についても同様に初期値を求めることができ、また、残りの相についても順次初期値を求めることができる。
【０２０９】
以上示したように、本実施形態１０によれば、あらかじめインバータユニットのゲート遅延特性を測定して積分アンプの初期値を設定することにより、電力変換回路の運転開始直後の横流電流を抑制することができる。
【０２１０】
また、スイッチＳＷ１により電力変換回路を系統や負荷から切り離すだけで、試運転を行うことができる。試運転に必要な負荷として各インバータユニット１〜３の横流抑制リアクトルＬ１〜Ｌ３を使用するため、別途他の負荷を用意する必要がなく、手動による回路変更も不要であり、試験時間を短縮することができる。
【０２１１】
さらに、遅延特性の測定を自動化することにより、初期値を求める試運転時間を短縮することができ、素子や電流検出器などの交換による遅延特性の変化にも素早く対応することができる。
【０２１２】
［実施形態１１］
図１９に本実施形態１１における初期値決定ブロック３３の制御ブロックを示す。各インバータユニット１〜３には電流検出器ＣＴＵ１〜ＣＴＵ３を取り付けるが、電流検出器ＣＴＵ１〜ＣＴＵ３の個体差により測定した遅延時間に誤差が生じてしまうことがある。本実施形態１１では、遅延検出に同一の電流検出器ＣＴＵ１を用いることを特徴としている。
【０２１３】
初期値決定ブロック３３は、インバータユニット１に対しては実施形態１０と同一の構成である。しかし、インバータユニット２，３の遅延時間の検出にもインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔを使用している。
【０２１４】
使用するインバータユニット電流検出値は、ＩｉｎｖＵ１ｄｅｔのみとする。また、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−βよりも小さいことを検出する比較器３５ｄを追加する。
【０２１５】
ＡＮＤ素子ＡＮＤ８は、ゲート信号Ｇｕ２が「１」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−β以上のときに「１」を出力する。ＡＮＤ素子ＡＮＤ９はゲート信号Ｇｕ２が「０」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−βより小さい時に「１」を出力する。
【０２１６】
ＡＮＤ素子ＡＮＤ１０は、ゲート信号Ｇｕ３が「１」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−β以上の時に「１」を出力する。ＡＮＤ素子ＡＮＤ１１はゲート信号Ｇｕ３が「０」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−βより小さい時に「１」を出力する。
【０２１７】
図２０に、各インバータユニット１〜３の積分アンプＩ１，Ｉ３の初期値を求める一連の動作波形を示す。  インバータユニット１に対しては実施形態１０と同じようにゲート信号の変化から、インバータユニット電流検出値の微分結果が変化するまでの遅延時間を計測する。その後、ゲート信号Ｇｘ１を１にセットしスイッチング素子Ｔｘ１をＯＮして残りのインバータユニット２，３の遅延時間の計測を行う。スイッチング素子Ｔｘ１をＯＮした状態でスイッチング素子Ｔｕ２をＯＮすると、インバータユニット１の出力電流ＩｉｎｖＵ１にはマイナスの方向で電流が流れ始める。このインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果と閾値−βとを比較器３５ｄで比較し、スイッチング素子Ｔｕ２の立ち上がり遅延時間を測定する。立ち下がりについても同様に測定することができる。その後、いったんスイッチング素子Ｔｘ１をＯＦＦしているが、これは電流の減衰を促すためである。電流検出値が零になったら再度スイッチング素子Ｔｘ１をＯＮし、残りのインバータユニット３の遅延時間を計測する。
【０２１８】
この方法であれば、同一の電流検出器ＣＴＵ１で遅延時間を計測するため、電流検出器ＣＴＵ１〜ＣＴＵ３の個体差による測定誤差を打ち消すことができる。
【０２１９】
以上示したように、本実施形態１１によれば、電流検出器ＣＴＵ１〜ＣＴＵ３の個体差による遅延時間の誤差の影響を除いてゲート遅延特性を測定でき、電力変換回路の運転開始直後の横流電流をさらに小さくするができる。
【０２２０】
［実施形態１２］
図２１に本実施形態１２におけるインバータユニット並列接続した電力変換回路の主回路を示す。本実施形態１２におけるインバータユニットを並列接続した電力変換回路の主回路は、交流側の接続点に系統電源が接続されることを想定しており、電力変換回路にはスイッチＳＷ２と抵抗器Ｒからなるインバータ直流電圧の予備充電回路３７を備えている。予備充電回路３７自体は一般的な公知技術であるため、ここでの詳細な説明は省略する。
【０２２１】
図２２に、この予備充電回路３７におけるスイッチＳＷ２の指令を作成する予備充電回路制御ブロックを示す。
【０２２２】
この予備充電回路制御ブロックは、比較器３８ａにおいて、電圧検出器（図示省略）等で検出された現在の電力変換回路の直流電圧検出値Ｖｄｃと予め設定された閾値γ１とを比較する。また、比較器３８ｂでは、電力変換回路の直流電圧検出値Ｖｄｃと予め設定された閾値γ２とを比較する。ここで、γ１＞γ２とする。なお、遅延調整モード信号は、実施形態１０で用いたものと同様の判定条件とする。
【０２２３】
ＡＮＤ素子ＡＮＤ１２は、Ｖｄｃ＞γ２、かつ、遅延調整モード信号が「１」のとき「１」を出力する。
【０２２４】
ＡＮＤ素子ＡＮＤ１３は、予備充電開始指令が「１」、かつ、Ｖｄｃ＞γ１が不成立、かつ、ＡＮＤ素子ＡＮＤ１２の出力が「０」のとき、「１」を出力し、スイッチＳＷ２にオン指令を出力する。
【０２２５】
ＡＮＤ素子ＡＮＤ１４は、Ｖｄｃ＞γ１、かつ、遅延調整モード信号が「０」のとき「１」を出力し、スイッチＳＷ１にオン指令を出力する。
【０２２６】
また、初期値決定ブロック３３は、図１６に示す実施形態１０で用いたものと同一の回路を使用する。
【０２２７】
横流抑制リアクトルＬ１〜Ｌ３を小さくした場合、試運転時の遅延特性の測定を行う際にスイッチング素子に対するＯＮ指令のパルス幅を短くしても、出力電流が素子定格を超えてしまい、スイッチング素子が熱的ダメージを負う恐れがある。本実施形態１２は、遅延特性の測定中に直流電圧を下げておくことで、小さな横流抑制リアクトルＬ１〜Ｌ３でもスイッチング素子を破壊せずに遅延特性の測定を行えるようにした方式である。
【０２２８】
図２２に示す予備充電回路のスイッチ指令作成ブロックについて説明する。試運転時以外の通常運転時では「遅延調整モード信号」は「０」になる。Ｖｄｃ≦γ１かつＡＮＤ１２＝「０」の状態で予備充電開始指令が入力されると、スイッチＳＷ２がＯＮになり充電が開始される。その後、インバータ直流電圧Ｖｄｃが閾値γ１を超えると比較器３８ａの出力が「１」となるためＡＮＤ回路ＡＮＤ１３の出力が「０」となり、スイッチＳＷ２がＯＦＦとなる。また、Ｖｄｃ＞γ１で比較器３８ａから「１」が出力され、遅延調整モード信号は「０」であると、ＡＮＤ素子ＡＮＤ１４から１が出力され、スイッチＳＷ１がＯＮになり運転準備が完了する。
【０２２９】
遅延時間の計測を行う試運転時の場合、「遅延調整モード信号」は「１」となる。この状態で予備充電開始指令が入力されると、Ｖｄｃ＜γ２であるためＡＮＤ素子ＡＮＤ１２の出力が「０」、Ｖｄｃ＜γ１であるため比較器３８ａの出力が「０」でＡＮＤ素子ＡＮＤ１３の出力が「１」となり、同様にスイッチＳＷ２がＯＮになり充電が開始される。しかし、インバータ直流電圧Ｖｄｃが閾値γ２を超えた段階でＡＮＤ素子ＡＮＤ１２の出力が「１」となるため、スイッチＳＷ２がＯＦＦになり、スイッチＳＷ１もＯＦＦを維持する。
【０２３０】
これにより予備充電を途中で止めることができ、インバータ直流電圧Ｖｄｃが低い状態で遅延時間の計測を行える。
【０２３１】
この方法では、遅延時間の計測中にインバータ直流電圧Ｖｄｃが変動することが考えられる。しかし、インバータ直流電圧Ｖｄｃに大きく影響する特性は出力電流の微分結果であるため、遅延時間の計測結果への影響は小さい。また、比較器３８ａ，３８ｂに任意のヒステリシス特性を持たせ、インバータ直流電圧Ｖｄｃが減少したら再度スイッチＳＷ２をＯＮして再充電を行い、インバータ直流電圧Ｖｄｃの変動をある一定の範囲内に制限しても良い。
【０２３２】
以上示したように、本実施形態１２によれば、実施形態１０の作用効果に加え、横流抑制リアクトルＬ１〜Ｌ３が小さい条件でも、インバータ直流電圧Ｖｄｃを下げて遅延特性の測定を行うことによりスイッチング素子Ｔｕ１〜Ｔｕ３，Ｔｘ１〜Ｔｘ３の破壊を防ぐことができる。
【０２３３】
［実施形態１３］
図２３は、本実施形態１３のスイッチング素子のゲート駆動回路を示す回路構成図である。図２３では代表してスイッチング素子Ｔｘ２のゲート駆動回路のみを示している。この回路は、一般的なゲート駆動回路に比べて以下の変更を行っている。
【０２３４】
正側の電源としてＶａ，Ｖｂの異なる電圧を出力する電源を使用する。ここで、Ｖａ＞Ｖｂを想定している。
【０２３５】
スイッチＳＷ３は、電力変換回路の運転状態が積分アンプＩ１〜Ｉ４の初期値を決定する試運転時以外の通常の使用ならＯＮとなる。スイッチＳＷ４は、インバータ運転が横流抑制制御ブロック３３における積分アンプＩ１〜Ｉ４の適切な初期値を求める試運転時であればＯＮとなる。
【０２３６】
図２４は、実施形態１３の初期値決定ブロックを示し、カウンタ３６ａ〜３６ｆが動作する条件にインバータユニット１〜３の出力電流検出値ＩｉｎｖＵ１ｄｅｔ，ＩｉｎｖＵ２ｄｅｔ，ＩｉｎｖＵ３ｄｅｔの大きさを追加している。それ以外は実施形態１０と同様である。
【０２３７】
比較器３９ａ，３９ｂ，３９ｃにおいて、インバータユニット１〜３の出力電流検出値ＩｉｎｖＵ１ｄｅｔ，ＩｉｎｖＵ２ｄｅｔ，ＩｉｎｖＵ３ｄｅｔが予め設定された電流閾値Ｉｔｈ１よりも大きいことを検出する。
【０２３８】
比較器４０ａ，４０ｂ，４０ｃにおいて、微分器ｓＴの微分結果が閾値−βよりも大きいことを検出する。
【０２３９】
また、ＡＮＤ素子ＡＮＤ６〜ＡＮＤ１１の動作を実施形態１０に対して以下のように変更する。
【０２４０】
ＡＮＤ素子ＡＮＤ６は、ゲート信号Ｇｕ１が「１」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔが電流閾値Ｉｔｈ１以下、かつ、ＩｉｎｖＵ１ｄｅｔの微分結果が閾値β以下の時に「１」を出力する。
【０２４１】
ＡＮＤ素子ＡＮＤ７は、ゲート信号Ｇｕ１が「０」、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔが電流閾値Ｉｔｈ１より大きく、かつ、インバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔの微分結果が閾値−βよりも大きい時に「１」を出力する。
【０２４２】
ＡＮＤ素子ＡＮＤ８は、ゲート信号Ｇｕ２が「１」、かつ、インバータユニット２の出力電流検出値ＩｉｎｖＵ２ｄｅｔが電流閾値Ｉｔｈ１以下、かつ、インバータユニット２の出力電流検出値ＩｉｎｖＵ２ｄｅｔの微分結果が閾値β以下の時に「１」を出力する。
【０２４３】
ＡＮＤ素子ＡＮＤ９は、ゲート信号Ｇｕ２が０、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ２ｄｅｔが電流閾値Ｉｔｈ１より大きく、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ２ｄｅｔの微分結果が閾値−βより大きいとき「１」を出力する。
【０２４４】
ＡＮＤ素子ＡＮＤ１０は、ゲート信号Ｇｕ３が１、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ３ｄｅｔが電流閾値Ｉｔｈ１以下、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ３ｄｅｔの微分結果が閾値β以下の時に「１」を出力する。
【０２４５】
ＡＮＤ素子ＡＮＤ１１は、ゲート信号Ｇｕ３が０、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ３ｄｅｔが電流閾値Ｉｔｈ１より大きく、かつ、インバータユニット３の出力電流検出値ＩｉｎｖＵ３ｄｅｔの微分結果が閾値−βよりも大きいときに「１」を出力する。
【０２４６】
本実施形態１３も実施形態１２と同様に、小さな横流抑制リアクトルＬ１〜Ｌ３でもスイッチング素子を破壊せずに、積分アンプの初期を求める遅延時間の計測を行えるようにした方式である。本実施形態１３はゲート駆動回路の正側の電圧を下げることでスイッチング素子の電圧降下を大きくし、各インバータユニットの出力電流に制限を設けた方式である。
【０２４７】
図２３に示すゲート駆動回路について説明する。ここでは、Ｖａ＞Ｖｂとし、電源電圧ＶａはＩＧＢＴの一般的なゲート駆動電圧（例えば、１５Ｖ程度）を想定している。試運転時以外の通常運転時における電力変換回路はスイッチＳＷ３をＯＮにし、遅延時間の計測中はスイッチＳＷ４をＯＮする。ＩＧＢＴの特性として、ゲート電圧を低くするとＩＧＢＴ通過電流がある値よりも大きくなった時に電圧降下が急激に増加する。このＩＧＢＴの素子特性を利用して、遅延時間の計測中にインバータユニットの出力電流の増加を防ぎスイッチング素子を過電流から保護する。
【０２４８】
図２５に本実施形態１３におけるインバータユニット１の積分アンプＩ１，Ｉ３の初期値を求める動作波形を示す。
【０２４９】
ゲート信号Ｇｘ２を「１」にセットし、スイッチング素子Ｔｘ２をＯＮ状態にするが、この時にスイッチング素子Ｔｘ２のゲート駆動回路はスイッチＳＷ４をＯＮし、正側ゲート駆動電圧を一般的な値よりも低い電圧Ｖｂにする。この状態で、ゲート信号Ｇｕ１にパルスのＯＮ指令をセットする。ただし、測定対象のスイッチング素子Ｔｕ１のゲート駆動回路はスイッチＳＷ３をＯＮし、正側ゲート駆動電圧はＶａにして試運転以外の通常運転時と同じ条件にする。これは、ゲート駆動電圧を下げてしまうとスイッチング動作の時間が延び、遅延時間を正しく計測できないためである。
【０２５０】
スイッチング素子Ｔｕ１がＯＮすると、インバータユニット１の出力電流ＩｉｎｖＵ１は増加するが、ある程度の大きさに達するとスイッチング素子Ｔｘ２の電圧降下が急増し、インバータユニット１の出力電流ＩｉｎｖＵ１の増加が止まる。
【０２５１】
インバータユニット１の出力電流ＩｉｎｖＵ１はスイッチング素子Ｔｘ２ではなくスイッチング素子Ｔｕ２に接続された逆並列ダイオードを通過する。この時、図２５に示すように、カウンタ３６ａではゲート信号Ｇｕ１が「１」になってからインバータユニット１の出力電流検出値ＩｉｎｖＵ１ｄｅｔが増加し始めるまでの時間を計測する。インバータユニット１の出力電流ＩｉｎｖＵ１の増加が止まったら、ゲート信号Ｇｘ２を「０」にセットし、スイッチング素子Ｔｘ２をＯＦＦする。
【０２５２】
その後、ゲート信号Ｇｕ１を「０」にしてスイッチング素子Ｔｕ１をＯＦＦする。すると、インバータユニット１の出力電流ＩｉｎｖＵ１は減少し始める。カウンタ３６ｂではゲート信号Ｇｕ1が「０」になってからインバータユニット１の出力電流が減少し始めるまでの時間を測定する。
【０２５３】
以上は、スイッチング素子Ｔｕ１の遅延特性を測定する場合である。スイッチング素子Ｔｘ１，Ｔｘ２，Ｔｘ３の遅延特性を測定する場合、スイッチング素子Ｔｕ１，Ｔｕ２，Ｔｕ３のゲート駆動回路のスイッチＳＷ４をＯＮして正側ゲート電圧を下げ、スイッチング素子Ｔｘ１，Ｔｘ２，Ｔｘ３の正側ゲート電圧は試運転時以外の通常運転時と同じ値になるようスイッチＳＷ３をＯＮする必要がある。
【０２５４】
図２３では、遅延時間計測用の電圧Ｖｂとして遮断試験用の電源を別途用意したが、この電源Ｖｂは電源Ｖａの抵抗やツェナーダイオードの分圧によって得られた電圧を使用しても良い。スイッチング素子Ｔｕ１の遅延時間計測中はスイッチング素子Ｔｘ２を常時ＯＮすれば良く、スイッチング素子Ｔｘ２のスイッチングは零電流の時に行うため、スイッチング素子Ｔｘ２のスイッチング動作に時間がかかっても問題が生じない。そのため、分圧に使用する抵抗として値の大きなものを用いることができ、ゲート駆動回路の部品の発熱を抑制することができる。
【０２５５】
スイッチング素子の通過電流が増加するとスイッチング素子の電圧降下（エミッタ−コレクタ間の電圧飽和）Ｖｃｅ（ｓａｔ）が急増した時に帰還容量を通してゲート駆動回路が充電されるが、電源Ｖａを分圧する抵抗の値が大きすぎるとゲート駆動回路の放電よりも充電のスピードが上回り、ゲート電圧が増加してしまうため電流低減効果が低下する。これを見越してゲート電圧をもっと低い値にしても良い。
【０２５６】
以上示したように、本実施形態１３によれば、実施形態１０と同様の作用効果を奏し、さらに、以下の作用効果を奏する。
【０２５７】
横流抑制リアクトルＬ１〜Ｌ３が小さい条件でも、ゲート電圧を下げ、スイッチング素子の電圧降下を増加して遅延時間の計測を行うことにより、スイッチング素子の通過電流増加に制限を設け、スイッチング素子の破壊を防ぐことができる。
【０２５８】
また、遅延時間計測用のゲート電圧Ｖｂは抵抗やツェナーダイオードによる分圧で準備しても良く、別途電源を準備した場合に比べ部品点数が少なくコストを下げることができる。
【０２５９】
さらに、遮断試験中は最初からゲート電圧が低い状態であるため、過電流を検出してからゲート電圧を下げる方式に比べ制御動作による遅延がなく、スイッチング素子を確実に保護することができる。
【０２６０】
［実施形態１４］
図２６は、本実施形態１４の１相あたりのキャリア三角波Ｖｃａｒｒｙの周波数（キャリア周波数ｆｃ）を決定するブロックを示す。本実施形態１４では以下の要素が追加されている。
【０２６１】
比較器４１ａは、インバータユニット合計の出力電流検出値ＩｉｎｖＵｄｅｔと予め設定された電流閾値Ｉｔｈ２とを比較し、インバータユニット合計の出力電流検出値ＩｉｎｖＵｄｅｔが電流閾値Ｉｔｈ２よりも大きいとき「１」を出力する。比較器４１ｂは、インバータユニット合計の出力電流検出値ＩｉｎｖＵｄｅｔと電流閾値−Ｉｔｈ２とを比較し、インバータユニット合計の出力電流検出値ＩｉｎｖＵｄｅｔが電流閾値−Ｉｔｈ２よりも小さいとき「１」を出力する。
【０２６２】
ＡＮＤ素子ＡＮＤ１５は、電力変換回路の運転指令信号と比較器４１ａの出力信号を入力し、運転指令信号ありで、かつ、比較器４１ａの出力が真の時に「１」を出力する。ＡＮＤ素子ＡＮＤ１６は、電力変換回路の運転指令信号と比較器４１ｂの出力信号を入力し、運転指令信号ありで、かつ、比較器４１ｂの出力が真の時に「１」を出力する。
【０２６３】
ＯＲ素子ＯＲ１は、ＡＮＤ素子ＡＮＤ１５の出力が「１」、または、バッファ４５ａの出力が１の時に「１」を出力する。ＯＲ素子ＯＲ２はＡＮＤ素子ＡＮＤ１６の出力が「１」、または、バッファ４５ｂの出力が「１」の時に「１」を出力する。前記ＯＲ素子ＯＲ１，ＯＲ２の出力はバッファ４５ａ，４５ｂにそれぞれ格納される。
【０２６４】
時間カウンタ４２ａ，４２ｂは、ＯＲ素子ＯＲ１，ＯＲ２の出力が「１」になってからの時間をそれぞれ計測し、時間ｔ１，ｔ２として出力する。
【０２６５】
比較器４３ａ，４３ｂは、前記時間ｔ１，ｔ２が０を超え、予め設定された閾値（ここでは、キャリア周波数の１周期１／ｆｃを指定）以下の時に「１」を出力する。
【０２６６】
ＯＲ素子ＯＲ３は、比較器４３ａ，４３ｂの出力のうち少なくとも一方が「１」の時に「１」を出力する。スイッチＳＷ５は、前記ＯＲ素子ＯＲ３の出力が「０」ならば上側に切り替わって、通常時のキャリア周波数ｆｃを出力し、ＯＲ素子ＯＲ３の出力が「０」であれば下側に切り替わって、通常時よりも高いキャリア周波数（ここではキャリア周波数のｆｃの４倍の４ｆｃ）を出力する。
【０２６７】
発振器４４は、前記スイッチＳＷ５の出力を周波数指令として入力し、指令通りの周波数のキャリア三角波Ｖｃａｒｒｙを出力する。発信器４４から出力されたキャリア三角波Ｖｃａｒｒｙは、例えば、図１５のＰＷＭブロック２１や頂点検出ブロック２２に入力される。
【０２６８】
本実施形態１４では、試運転を行わずに電力変換回路の運転を開始し、運転後に最初にインバータユニット合計の出力電流ＩｉｎｖＵが大きくなった時点でキャリア周波数ｆｃを引き上げ、横流電流抑制制御にかかる時間を短縮する方式である。
【０２６９】
まず、インバータユニット合計の出力電流ＩｉｎｖＵを検出し、電流閾値Ｉｔｈ２，−Ｉｔｈ２と比較する。通常、電流閾値Ｉｔｈ２，−Ｉｔｈ２は零であり、電力変換回路の運転開始と同時にキャリア周波数ｆｃの引き上げを行う。しかし、実施形態６のようにインバータユニット合計の出力電流ＩｉｎｖＵが小さい時は横流電流抑制制御を停止している場合、インバータユニット合計の出力電流が大きくなってからキャリア周波数ｆｃを増加する必要がある。この場合、電流閾値Ｉｔｈ２，−Ｉｔｈ２は、例えば定格電流をユニット台数で除算した値とすれば、横流電流抑制制御前にインバータユニット合計の出力電流ＩｉｎｖＵがユニット１台に集中してもインバータユニットは破損しない。
【０２７０】
インバータユニット合計の出力電流ＩｉｎｖＵが大きくなると、その時点からキャリア周波数の１周期１／ｆｃの間はスイッチＳＷ５が下に切り替わり、キャリア周波数ｆｃが例えば４倍に増加する。これによりキャリア三角波の頂点が現れる間隔も１／４倍になり、図１５に示すゲート遅延指令値演算ブロック２３が動作する頻度も４倍になるため、横流電流抑制制御は通常の１／４の時間で完了する。以降は横流電流抑制制御が完了した状態となり、横流電流を抑制することができる。
【０２７１】
ただし、インバータユニット合計の出力電流ＩｉｎｖＵの向きが逆になると、導通するスイッチング素子が替わり、そのスイッチング素子に対応する遅延特性の横流電流抑制制御は完了していない。そのため、インバータユニット合計の出力電流ＩｉｎｖＵが逆向きになり大きくなると、再度キャリア周波数を増加して横流電流抑制制御時間の短縮を促す。図２６ではインバータユニット合計の出力電流検出値ＩｉｎｖＵｄｅｔの符号が正の場合と負の場合で両方とも確認する。
【０２７２】
本実施形態１４では、一時的にキャリア周波数ｆｃを増加するため、スイッチング損失が増加する。しかし、キャリア周波数ｆｃの増加前はインバータユニット１〜３に流れている電流がほぼ零の状態で損失が小さくスイッチング素子が冷えていること、キャリア周波数ｆｃの増加が短時間であること、そのときのインバータユニット合計の出力電流ＩｉｎｖＵも定格電流と比較して小さいことから、スイッチング素子は発熱に耐えることができインバータユニット１〜３が故障することはない。
【０２７３】
また、実施形態１４では、１相ごとに異なるキャリア三角波Ｖｃａｒｒｙを用いることを想定している。ただし、熱責務に余裕があれば３相同じキャリア三角波Ｖｃａｒｒｙを使用し、どれか１相のインバータユニット合計の出力電流ＩｉｎｖＵが増加する度に３相すべてのキャリア周波数ｆｃを増加しても良い。
【０２７４】
実施形態１４ではＯＲ素子ＯＲ１，ＯＲ２の出力を保持するバッファ４５ａ，４５ｂのリセット手段を用意していないため、いったんキャリア周波数ｆｃを増加したら、その後インバータユニット合計の出力電流ＩｉｎｖＵが減少したり電力変換回路を停止させたりした場合でも再びキャリア周波数ｆｃが増加することはない。これは、一度だけゲート遅延指令値演算ブロック２３の積分アンプＩ１〜Ｉ４の値を求めるためであり、その後は電力変換回路を停止しても積分アンプＩ１〜Ｉ４の設定値が保持されているため、次回は保持された設定値を使用して横流電流抑制制御を行うことができ、キャリア周波数ｆｃを増加する必要がない。
【０２７５】
例えば、故障によりインバータユニットを交換する場合は制御回路の電源も切ることを想定しており、そのときは積分アンプＩ１〜Ｉ４の値が消えるが、同時にＯＲ素子ＯＲ１，ＯＲ２の出力を保持するバッファ４５ａ，４５ｂもリセットされるため、その後の再運転でキャリア周波数ｆｃが一時的に増加して横流電流抑制制御の時間を短縮することができる。
【０２７６】
ただし、別途リセット手段を用意し、例えばユニット過電流が発生した時にリセットを行い、再運転時に横流電流抑制制御を促しても良い。
【０２７７】
以上示したように、本実施形態１４によれば、電力変換回路の運転中にキャリア周波数ｆｃを増加して積分アンプＩ１〜Ｉ４の初期値が求まるまでの時間を短縮するため、電力変換回路の運転を開始して最初に電流が増加した時の横流電流を抑制することができ、試運転による横流電流抑制制御が不要となる。
【０２７８】
また、キャリア周波数ｆｃの増加は短時間で、いったん横流電流抑制制御が完了すれば電力変換回路を停止しても再度キャリア周波数ｆｃを増加する必要がないため、通常運転時の損失には影響を与えない。
【図１】
0005979253.tif 000002
【図２】
0005979253.tif 000003
【図３】
0005979253.tif 000004
【図４】
0005979253.tif 000005
【図５】
0005979253.tif 000006
【図６】
0005979253.tif 000007
【図７】
0005979253.tif 000008
【図８】
0005979253.tif 000009
【図９】
0005979253.tif 000010
【図１０】
0005979253.tif 000011
【図１１】
0005979253.tif 000012
【図１２】
0005979253.tif 000013
【図１３】
0005979253.tif 000014
【図１４】
0005979253.tif 000015
【図１５】
0005979253.tif 000016
【図１６】
0005979253.tif 000017
【図１７】
0005979253.tif 000018
【図１８】
0005979253.tif 000019
【図１９】
0005979253.tif 000020
【図２０】
0005979253.tif 000021
【図２１】
0005979253.tif 000022
【図２２】
0005979253.tif 000023
【図２３】
0005979253.tif 000024
【図２４】
0005979253.tif 000025
【図２５】
0005979253.tif 000026
【図２６】
0005979253.tif 000027