(57)【特許請求の範囲】
【請求項１】
（ａ）基板上方に半導体層を配置する工程と、
（ｂ）前記半導体層上にＡｕ層を含む電極層を形成する工程と、
（ｃ）前記電極層と前記半導体層との間のオーミック接合を構成する工程と
を有し、
前記工程（ｂ）は、前記基板を冷却しながら前記Ａｕ層を形成する工程を含み、
前記工程（ｃ）は、
（ｃ１）前記工程（ｃ）開始前の前記Ａｕ層における粒界エネルギーを超えるエネルギーを与える条件、かつ、前記Ａｕ層において再結晶化が開始しない条件で、前記電極層を加熱する第１の熱処理工程と、
（ｃ２）前記工程（ｃ１）後の前記Ａｕ層における粒界エネルギー以下のエネルギーしか与えない温度まで、前記電極層を冷却する冷却工程と、
（ｃ３）前記電極層を、前記半導体層とオーミック接触が得られるまで加熱する第２の熱処理工程と
を含む半導体発光素子の製造方法。
【請求項２】
前記工程（ｃ１）において、前記Ａｕ層の結晶粒界の断面最大長さが３００ｎｍを超えない範囲で加熱する請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記工程（ｃ１）において、２３０℃〜３００℃の温度に加熱する請求項１または２に記載の半導体発光素子の製造方法。
【請求項４】
前記工程（ｃ２）において、１５０℃以下の温度まで冷却する請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
【請求項５】
前記工程（ｃ３）において、前記工程（ｃ１）における温度よりも高い温度まで加熱する請求項１〜４に記載の半導体発光素子の製造方法。
【請求項６】
前記工程（ｂ）において、前記Ａｕ層を、前記電極層の最上層として形成する請求項１〜５のいずれか１項に記載の半導体発光素子の製造方法。
【請求項７】
更に、前記工程（ｂ）と前記工程（ｃ）との間に、
（ｄ）前記半導体層上及び前記電極層上に、ショットキー電極層を形成する工程
を含む請求項１〜６のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子（ＬＥＤ）の製造方法に関する。
【背景技術】
【０００２】
ＡｌＧａＩｎＰ系発光素子の高輝度、高効率化を実現するために、金属ミラー面を利用する方法が知られている（たとえば、特許文献１参照）。ＧａＡｓ基板（成長基板）に、ＡｌＧａＩｎＰ系半導体からなる発光層を形成する。他方、Ｓｉ基板（支持基板）に金属層を積層する。金属層を介し、両基板を貼り合わせる。その後ＧａＡｓ基板をウェットエッチング等により除去し、電極をパターニングする。更に、光取り出し構造をＡｌＧａＩｎＰ発光層の表面に形成することで、光取り出し効率を向上させ、高効率の発光素子を作製する。金属層（金属ミラー面）を介して貼り合わせた高輝度、高効率の発光素子をメタルボンディング（ＭＢ）タイプと呼ぶ。
【０００３】
ＭＢタイプの発光素子をはじめ、ＡｌＧａＩｎＰ系やＧａＡｓ系のＩＩＩ−Ｖ族半導体材料による発光素子においては、ｎ側オーミック電極はＡｕＧｅＮｉ等の金属材料で構成されることが一般的である。これらの材料は、抵抗加熱蒸着法などの手法を用いて成膜するが、そのままでは金属層と半導体層間の接触抵抗が高く、オーミック接触とはならない。そのため、Ｎ２、Ａｒ、Ｈ２雰囲気下でオーミック接触が得られる温度までアニールされる。Ｎ２雰囲気下、４００℃で熱処理を行う例（たとえば、特許文献２参照）、Ａｒ雰囲気下、４２０℃で１５分間の熱処理を実施する例（たとえば、特許文献３参照）、Ａｒ雰囲気下、４５０℃で１０分間熱処理する例（たとえば、特許文献４参照）が公知である。
【０００４】
ところで、オーミック電極材料で半導体層を挟む発光素子構造の発明の開示もある（たとえば、特許文献５参照）。この発明によれば、電極構成は比較的容易になるが、半導体層内部での電流拡散の工夫が必要になる。
【０００５】
一方、上下電極の配置、構成を工夫して電流の集中を抑制する技術が開示されている（たとえば、特許文献６参照）。特許文献６には、上部電極（オーミック電極）と下部電極（オーミック電極）の配置方法が記載されている。更に、分断された上部のオーミック電極に給電するためには、半導体層に電流を流さないショットキー特性を有する電極配置が必要となるため、オーミック電極上にショットキー電極を重ね合わせる方法が開示されている。オーミック特性とショットキー特性の異なる電気特性を有する電極材料を組み合わせる方法を採用すると、半導体層の薄膜化を実現できるため、自己吸収による光のロスが少なく、光取り出し量を向上させることが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４４８７号公報
【特許文献２】特開２００６−８６２０８号公報
【特許文献３】特開２００２−４３６２１号公報
【特許文献４】特開２００５−１９４２４号公報
【特許文献５】特開平６−９００２０号公報
【特許文献６】特開２０１１−１６５８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＬＥＤチップ上に分散したオーミック電極に給電するために、ショットキー電極をオーミック電極の一部に交差配置する場合、オーミック電極の形状に不良があると問題が生じる。
【０００８】
オーミック電極を作製する場合、有機材料であるレジストをマスクとし、オーミック材料をパターン成膜するが、成膜時の基板冷却が不十分であると、レジストが熱劣化を起こし、レジスト形状がダレてくる。レジスト形状が変化すると、電極材料がレジスト壁面に付着し、その部分が後のリフトオフ工程で除去できなくなり、金属残渣となって電極形状に異常を生じさせる。
【０００９】
図７は、オーミック電極の形状とショットキー電極の形状の関係を示す写真である。基板冷却「あり」の欄を参照する。オーミック電極及びショットキー電極が正常に形成されている。一方、基板冷却「なし」の欄を参照すると、オーミック電極の金属残渣による形状不良のため、後に形成されるショットキー電極が断線し、もしくは接触不良となってしまうことがわかる。ショットキー電極の不良は、ＬＥＤの不良を引き起こす。断線がわずかであって初期特性に問題がなくても、通電中に電流集中によって光度低下や電気特性不良が生じたり、場合によっては不灯となることもある。これを防ぐために、レジストマスクを用いて電極材料を成膜する場合は、十分な基板冷却を行うことが一般的である。このため、水冷等の機能が付加された成膜装置が市販されている。
【００１０】
ところが、このような製造工程でオーミック電極を成膜した場合、半導体層とオーミック接触をとるためのアニールを実施すると、電極表面には凹凸が形成され、内部にはボイドが発生し、通電に悪影響を及ぼすことがわかってきた。
【００１１】
本発明の目的は、高品質の半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一観点によると、（ａ）基板上方に半導体層を配置する工程と、（ｂ）前記半導体層上にＡｕ層を含む電極層を形成する工程と、（ｃ）前記電極層と前記半導体層との間のオーミック接合を構成する工程とを有し、前記工程（ｂ）は、前記基板を冷却しながら前記Ａｕ層を形成する工程を含み、前記工程（ｃ）は、（ｃ１）前記工程（ｃ）開始前の前記Ａｕ層における粒界エネルギーを超えるエネルギーを与える条件、かつ、前記Ａｕ層において再結晶化が開始しない条件で、前記電極層を加熱する第１の熱処理工程と、（ｃ２）前記工程（ｃ１）後の前記Ａｕ層における粒界エネルギー以下のエネルギーしか与えない温度まで、前記電極層を冷却する冷却工程と、（ｃ３）前記電極層を、前記半導体層とオーミック接触が得られるまで加熱する第２の熱処理工程とを含む半導体発光素子の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、高品質の半導体発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１Ａ〜図１Ｄは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。
【図２】図２Ａ〜図２Ｃは、第１の比較例による半導体発光素子のオーミック電極を示す写真である。
【図３】図３は、実施例による半導体発光素子のオーミック電極１３表面を示す写真である。
【図４】図４は、第１の熱処理工程における処理温度を２５０℃として作製した、実施例による半導体発光素子のサンプルのオーミック電極１３の断面写真である。
【図５】図５は、通電試験の結果を示すグラフである。
【図６】図６は、実施例による半導体発光素子の製造方法における、ｎ側電極の表面熱処理工程の温度シーケンスを示す概略的なグラフである。
【図７】図７は、オーミック電極の形状とショットキー電極の形状の関係を示す写真である。
【発明を実施するための形態】
【００１５】
図１Ａ〜図１Ｄは、実施例による半導体発光素子の製造方法を示す概略的な断面図である。
【００１６】
図１Ａを参照する。たとえば１５°オフ角の厚さ３００μｍのｎ型ＧａＡｓ基板（成長基板）１を準備し、その（１００）面上に、半導体層２を、以下のように結晶成長させて形成する。
【００１７】
半導体層２としては、まず厚さ３．０μｍのｎ型クラッド層、厚さ０．５μｍの活性層、及び、厚さ１．０μｍのｐ型クラッド層を、ＭＯＣＶＤ法により順次エピタキシャル成長させる。ｎ型クラッド層、活性層、ｐ型クラッド層は、（ＡｌｚＧａ１−ｚ）０．５Ｉｎ０．５Ｐで形成する。ｎ型クラッド層、活性層、及びｐ型クラッド層は、ｎ型ＧａＡｓ基板１と格子整合する。
【００１８】
ｎ型クラッド層、ｐ型クラッド層のＡｌ組成ｚは、０．４≦ｚ≦１．０の範囲で調整される。
【００１９】
活性層は多重量子井戸構造（ＭＱＷ）、単一量子井戸構造（ＳＱＷ）を採用することができる。単層でもよい。多重量子井戸構造の場合、（Ａｌ０．１Ｇａ０．９）０．５Ｉｎ０．５Ｐで厚さ２０ｎｍの井戸層、（Ａｌ０．５６Ｇａ０．４４）０．５Ｉｎ０．５Ｐで厚さ１０ｎｍのバリア層を形成し、両層を交互に１５ペア配置する。井戸層やバリア層に、意図的に格子歪を与え、歪量子井戸構造としてもよい。なお、井戸層のＡｌ組成ｚは、発光波長に合わせて０≦ｚ≦０．４の範囲で調整される。
【００２０】
続いて、ｐ型クラッド層上に、Ｇａ１−ｘＩｎｘＰで構成される厚さ１．５μｍのｐ型電流拡散層を、ＭＯＣＶＤ法によりエピタキシャル成長させる。ＶＰＥ法を用いてもよい。Ｉｎ組成比ｘは、活性層で発光される光を吸収しない条件に定められる。実施例においては、ｘ＝０．１とした。
【００２１】
なお、ＭＯＣＶＤ法で用いた原料は、Ｖ族原料としてアルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）、ＩＩＩ族原料としては、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）の有機金属材料である。ｎ型の不純物はＳｉとし、原料にシラン（ＳｉＨ４）、ｐ型の不純物はＭｇとし、原料にビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を用いた。原料として、他の有機金属材料を使用してもよい。たとえば、アルシンの代わりにターシャルブチルアルシンのような有機原料や、ビスシクロペンタジエニルマグネシウムの代わりにジメチルジンクを利用することができる。ＭＯＣＶＤ法の実施にあたっては、キャリアガスとして水素を流し、成長圧力は１０ｋＰａに制御した。
【００２２】
半導体層２のｐ型電流拡散層上に、ＳｉＯ２で誘電体反射層（ＳｉＯ２層）４を形成する。誘電体反射層４は、たとえばプラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等を用いてＳｉＯ２膜を成膜した後、フォトリソグラフィ、及び、バッファードフッ酸（ＢＨＦ）を用いたエッチングにより、所望の形状にパターニングを行うことで形成する。エッチングはウェットエッチング、ドライエッチングのいずれで行ってもよい。誘電体反射層４の厚さｄは、下式（１）で規定される。
ｄ＝λ０／（４ｎ）×ｍ  ・・（１）
ここで、λ０は真空中の発光波長、ｎはＳｉＯ２の屈折率、ｍは整数である。実施例においては、λ０＝６２５ｎｍ、ｎ＝１．４５、ｍ＝３とし、ｄ＝３２０ｎｍとした。誘電体反射層４は、ＳｉＯ２のほか、Ｓｉ３Ｎ４、Ａｌ２Ｏ３等の透明誘電体材料で形成することができる。
【００２３】
次に、反射電極層３を形成する。反射電極層３は、半導体層２のｐ型電流拡散層とオーミック接合を形成可能な金属を用い、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタ法等を使用して形成する。実施例においてはスパッタ法を用い、ＡｕＺｎを厚さ３００ｎｍに成膜し、被覆率１７％とした。反射電極層３を、他の高反射性金属で形成することも可能である。反射電極層３は、後述の合金工程により、誘電体反射層４の開口部において、半導体層２のｐ型電流拡散層とオーミック接合を形成し、オーミック電極（ｐ側電極）として機能する。
【００２４】
反射電極層３と誘電体反射層４とは、活性層から出射される光のうち、光取り出し側とは反対側に向かう光を反射し、光取り出し効率を向上させるための反射層を構成する。すなわち反射電極層３は、製造後の半導体発光素子において、ｐ側電極としての機能と反射層としての機能を有する。
【００２５】
誘電体反射層４の開口部以外のＡｕＺｎを除去した後、反射電極層３上、及び、誘電体反射層４上に、バリア層５を形成する。バリア層５は、スパッタ法を用い、ＡｕＺｎ、ＴａＮ、ＴｉＷ、ＴａＮを順次積層することで形成する。ＡｕＺｎ、ＴａＮ、ＴｉＷ、ＴａＮの膜厚は、たとえばそれぞれ３００ｎｍ、１００ｎｍ、５０ｎｍ、５０ｎｍである。
【００２６】
バリア層５は、Ｔａ、Ｔｉ、Ｗ等の高融点金属、もしくはそれらの窒化物（たとえばＴａＮ）からなる単層または多層膜から形成することができ、成膜にはスパッタ法のほか、ＥＢ蒸着法を使用してもよい。
【００２７】
バリア層５は、反射電極層３（ＡｕＺｎ）中のＺｎが外方拡散するのを防ぐとともに、後工程において、共晶材料が反射電極層３側に侵入（拡散）することを防止する機能を有する。バリア層５が十分に機能しない場合、後工程における熱の影響により、半導体発光素子の駆動電圧Ｖｆが上昇する等、電気特性が劣化したり、反射電極層３と誘電体反射層４からなる反射層の反射率が低下して、半導体発光素子の輝度が低下することがある。
【００２８】
ここで、窒素雰囲気下、５００℃で熱処理を行う（合金工程）。これにより誘電体反射層４の開口部において、半導体層２のｐ型電流拡散層と、反射電極層３の間の良好なオーミック接合が形成される。
【００２９】
バリア層５上に、たとえばＮｉ層、Ａｕ層からなる接着層６を、ＥＢ蒸着法により形成する。たとえばＮｉ層の厚さは３００ｎｍ、Ａｕ層の厚さは３０ｎｍである。抵抗加熱蒸着法、スパッタ法等を用いて層形成を行ってもよい。接着層６は後述する、半導体層２を含む積層構造と、導電性支持基板側の積層構造とを熱圧着する工程において、導電性支持基板側の共晶接合層との濡れ性を向上させ、良好な接合を形成する機能を有する。
【００３０】
図１Ｂを参照する。導電性基板（支持基板）７の両面にオーミック金属層８を蒸着する。更に、一方面側のオーミック金属層８上には、密着層９、接着層１０、共晶接合層１１を、この順に蒸着し形成する。
【００３１】
導電性基板７として、ｐ型不純物を高濃度に添加したＳｉ基板を使用することができる。オーミック金属層８は、たとえばＰｔを用いて形成する。厚さは１００ｎｍ〜３００ｎｍ、実施例においては２００ｎｍとした。ｐ型不純物を高濃度に添加したＳｉ基板とＰｔとの組み合わせにおいては、Ｐｔを蒸着しただけでオーミック特性が得られ、後述の熱圧着等の工程で加熱することにより、導電性基板７とオーミック金属層８の密着性が向上する。なお、オーミック金属層８は、Ｐｔのほか、Ａｕ、Ｎｉ、Ｔｉ等の、Ｓｉ基板とオーミック接合を形成可能な金属を用いて構成することができる。その場合、Ｓｉ基板とのオーミック接合を得るため、窒素雰囲気下での合金化が適宜必要となる。また、導電性基板７は、導電性を有し、熱伝導率が高い材料で形成することができる。Ｓｉのほか、Ｇｅ、Ａｌ、Ｃｕ等を利用可能である。
【００３２】
密着層９は、たとえばＴｉで形成される。膜厚は１００ｎｍ〜２００ｎｍ、実施例においては１５０ｎｍとした。接着層１０は、たとえばＮｉで形成され、膜厚は５０〜１５０ｎｍ、実施例においては１００ｎｍとした。接着層１０は、ＮｉＶ、Ｐｔ等で形成することもできる。接着層１０上に形成される共晶接合層１１は、たとえばＡｕＳｎで形成される。
【００３３】
密着層９及び接着層１０を備えることで、導電性基板７の密着信頼性を高めるとともに、後に、図１Ａに示す半導体層２を含む積層構造と熱圧着を行う工程において、濡れ性を向上させ、共晶接合層１１のボールアップを防止することができる。
【００３４】
共晶接合層１１は、抵抗加熱蒸着法、ＥＢ蒸着法、スパッタ法等により形成することができる。共晶接合層１１の膜厚は、３００ｎｍ〜３０００ｎｍであり、実施例においては６００ｎｍとした。ＡｕＳｎの組成比は、Ａｕ：Ｓｎ＝約８０ｗｔ％：約２０ｗｔ％（約７０ａｔ％：約３０ａｔ％）であることが望ましく、実施例においても、この組成比で共晶接合層１１を形成した。なお、共晶接合層１１はＡｕＳｎを主成分とすればよく、たとえばＡｕＳｎに添加物が加えられていてもよい。
【００３５】
図１Ｃを参照する。図１Ａに示した半導体層２を含む積層構造と、図１Ｂに示した導電性基板７上に形成された積層構造を、たとえば熱圧着により接合する。熱圧着とは、共晶材料が溶融する温度と圧力を加えることで、共晶接合層（ＡｕＳｎ層）１１と接着層６（Ｎｉ層、Ａｕ層）が新たな接合層（ＡｕＳｎＮｉ層）を形成し、これによって半導体層２を含む積層構造と、導電性基板７上に形成された積層構造とを接合する方法である。接合は、半導体層２側の接着層６と、導電性基板７側の共晶接合層１１とを対向させて密着させ、窒素雰囲気下、約１ＭＰａの圧力、３３０℃の温度で、５分間保持することにより行った。なお、接合材料、接合時の雰囲気、接合温度、及び接合時間は、使用する共晶材料が溶融し、その特性に変化（たとえば酸化等による接合強度の劣化）を及ぼすことがなく、半導体層２側と導電性基板７側とが接合されるのに十分な材料、雰囲気、温度、及び時間であればよい。
【００３６】
次に、成長基板であるｎ型ＧａＡｓ基板１を除去する。実施例においては、アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、ｎ型ＧａＡｓ基板１の除去には、ウェットエッチングに限らず、ドライエッチング、機械研磨法、化学機械研磨法（ＣＭＰ）等を使用することができる。これらの少なくとも１つを含む組み合わせにより行ってもよい。
【００３７】
図１Ｄを参照する。半導体層２のｎ型クラッド層を加工し、半導体層２の表面に光取り出し構造１２を形成する。まず、フォトリソグラフィ、リフトオフなどの方法により、ｎ側電極を形成するエリア（光取り出し構造１２を形成しないエリア）を保護する。その後保護エリアを除く領域に、光取り出し構造１２として、凹凸構造を形成する。実施例においては、臭化水素酸を用いたエッチャントを使用し、光取り出し構造１２が所望の形状となるように時間と温度とを管理した。加工深さ（凹凸の深さ）は、１．０μｍとした。なお、疎面化（凹凸構造の形成）には塩酸系のエッチャントを使用することもできる。ウェットエッチングでなくドライエッチングにより、フォトニック結晶を形成してもよい。
【００３８】
続いて、半導体層２（ｎ型クラッド層）上の光取り出し構造１２の非形成エリアに、ｎ型クラッド層とオーミック接合をするオーミック電極１３層を形成する。まず、所望の電極パターンに合わせたレジスト（マスク）を形成する。次に、ｎ型半導体とオーミック接合を形成することのできる材料としてＡｕＧｅＮｉを抵抗加熱蒸着法にて成膜する。ＡｕＧｅＮｉの代わりに、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いてもよい。更に、スパッタ法にて、バリア層としてＴａＮ層、ＴｉＷ層、Ａｕ層をこの順に積層する。膜厚は、たとえばそれぞれ１５０ｎｍ、５０ｎｍ、２００ｎｍである。バリア層は、ＡｕＧｅＮｉ中のＧｅが外方拡散するのを防止する機能を有する。バリア層が十分に機能しないと、この後形成するショットキー層の機能が失われ、所望の電流分布が得られなくなる場合があるばかりでなく、局所的な電流集中が発生する場合もある。最後にリフトオフ法によりレジストを除去し、オーミック電極１３の電極層が形成される。実施例においては、電極の被覆率は５％とした。
【００３９】
「発明が解決しようとする課題」で述べたように、オーミック電極１３の電極層形成（成膜）中に、レジストが熱により劣化（形状が変化）すると、成膜材料が電極の端部に金属残渣（バリ）として残ってしまう。この残渣は、オーミック電極上にショットキー電極が形成される構造の半導体発光素子においては、たとえばショットキー電極の断線を惹起する。このため、実施例においては、成膜中、導電性基板７の支持台を十分に冷却し、熱によるレジストの劣化を防止した。
【００４０】
次いで、オーミック電極１３を電気的に接続し、更に、外部と電気的な接続を行うためのボンディングパッドを形成する。実施例においては、レジストをマスクとして、スパッタ法により、ｎ型クラッド層をショットキー接続することのできる材料であるＴｉＷ、ＴａＮ、ＴｉＷ、Ａｕを順次成膜した。膜厚は、それぞれ５０ｎｍ、２００ｎｍ、５０ｎｍ、１００ｎｍとした。次に、抵抗加熱蒸着法にて、Ａｕを厚さ１２００ｎｍに成膜した。その後、リフトオフ法によりレジストを除去することで、半導体層２上及びオーミック電極１３層上に、ショットキー電極１４層（ボンディングパッドを含む。）が形成される。
【００４１】
次に、オーミック電極１３の電極層を合金化し、半導体層２とオーミック電極１３との間のオーミック接合を構成するため、ｎ側電極（オーミック電極層１３及びショットキー電極１４）の表面を熱処理する。実施例による半導体発光素子の製造方法は、この熱処理工程に特徴を有する。実施例においては、この熱処理を２回に分けて行う。具体的には、まず、窒素雰囲気下の熱処理炉で、２３０℃〜３００℃の温度まで昇温し（第１の熱処理工程）、一度炉から取り出して、１５０℃以下の温度まで冷却する（冷却工程）。金属と半導体の接触抵抗は高く、第１の熱処理工程では、オーミック接触は得られない。続いて、オーミック接触を得られる温度、たとえば４００℃まで昇温し（第２の熱処理工程）熱処理を終了する。
【００４２】
熱処理終了後、表面保護の目的で、たとえばプラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等を用いて、ＳｉＯ２層を形成する。その後、ブレードダイシングやレーザーダイシングにより裁断し、チップを完成させる。
【００４３】
上述のような方法を用いて製造される実施例による半導体発光素子は、半導体層２で発光した光を、ｎ側電極側から取り出す半導体発光素子である。
【００４４】
以下、第１〜第４の比較例との比較を行いながら、実施例による製造方法で製造した半導体発光素子について述べる。
【００４５】
第１の比較例による半導体発光素子は、半導体層２とオーミック電極１３との間のオーミック接合を構成するための、ｎ側電極表面の熱処理を、実施例のように２回に分けて行うのではなく、一気に４００℃まで昇温して行い作製した半導体発光素子である。その他の製造工程は実施例と等しい。
【００４６】
図２Ａ〜図２Ｃは、第１の比較例による半導体発光素子のオーミック電極を示す写真である。図２Ａには、第１の比較例のオーミック電極表面を示した。オーミック電極表面に無数の凹凸が観察される。図２Ｂ及び図２Ｃは、凹凸部の断面ＳＥＭ写真である。凹凸部では、オーミック電極の最表面のＡｕ層の結晶粒界が異常に巨大化していることがわかる。また無数のボイドが発生していることも確認される。「発明が解決しようとする課題」で述べたように、半導体層とオーミック接触をとるためのｎ側電極の熱処理時には、電極表面には凹凸が発生し、また電極内部にはボイドが発生する。第１の比較例のオーミック電極最上層（Ａｕ層）における結晶粒界のサイズは、断面の最大長さの小さいもので１００ｎｍ、大きいもので１２００ｎｍ以上のものがあり、バラツキが大きいことがわかった。
【００４７】
図３は、実施例による半導体発光素子のオーミック電極１３表面を示す写真である。本願発明者は、ｎ側電極表面の熱処理における第１の熱処理工程で、温度を異ならせ、具体的には、２３０℃、２５０℃、及び３００℃の処理温度で、複数の半導体発光素子のサンプルを作製した。また、比較のため、実施例における処理温度範囲外の温度、具体的には、２００℃（第２の比較例）、３２５℃（第３の比較例）、及び３５０℃（第４の比較例）の温度で第１の熱処理工程を実施し、他の工程は等しくして、複数の半導体発光素子のサンプルを作製した。
【００４８】
実施例による半導体発光素子のサンプル（第１の熱処理工程における処理温度を２３０℃、２５０℃、３００℃としたサンプル）においては、オーミック電極１３表面に凹凸は発生していない。これに対し、第２、第３、第４の比較例による半導体発光素子のサンプル（第１の熱処理工程における処理温度を、それぞれ２００℃、３２５℃、３５０℃としたサンプル）においては、オーミック電極表面に凹凸の発生が見られる。
【００４９】
図４は、第１の熱処理工程における処理温度を２５０℃として作製した、実施例による半導体発光素子のサンプルのオーミック電極１３の断面写真である。横断面写真及び縦断面写真から、オーミック電極１３の最表面のＡｕ層の結晶粒界は、ほぼ均一に形成されていることがわかる。これらの結晶粒界は、サイズ（断面の最大長さ）が１００ｎｍ〜３００ｎｍのもので構成されていることがわかった。また写真から明らかなように、ボイドは発生していない。
【００５０】
次に、本願発明者は、実施例による半導体発光素子と第１の比較例による半導体発光素子について、通電試験を行った。
【００５１】
図５は、通電試験の結果を示すグラフである。通電試験の条件は、室温（２５℃）で１３５ｍＡとし、通電後の６０ｍＡでの光度と順方向電圧の経時変化を調べた。
【００５２】
第１の比較例による半導体発光素子においては、順方向電圧及び光度の変動が大きい。特に光度の変動は大きく、初期に上昇やバラツキが顕著である。これは、オーミック電極内のボイドにより、所望の電流分布が得られず、半導体層内の電流集中が局所的に生じ、通電中に半導体層内で局所的な結晶ダメージが発生するためだと考えられる。
【００５３】
一方、実施例による半導体発光素子においては、順方向電圧、光度ともに安定している。
【００５４】
実施例による半導体発光素子の製造方法によれば、オーミック電極表面の凹凸及び電極内部のボイドの発生が抑制された半導体発光素子を製造することができる。半導体発光素子の外観不良を抑制することができるだけでなく、電極内部に発生するボイドに起因する電極の断線や電流集中による、半導体発光素子の信頼性の低下を抑止することができる。実施例による製造方法で製造される半導体発光素子は、高品質の半導体発光素子である。
【００５５】
図６は、実施例による半導体発光素子の製造方法における、ｎ側電極の表面熱処理工程の温度シーケンスを示す概略的なグラフである。グラフの横軸は時間を表し、縦軸は温度を表す。前述のように、実施例による半導体発光素子の製造方法においては、ｎ側電極の表面熱処理工程が、第１、第２の熱処理工程、及びその間の冷却工程を含む。
【００５６】
本グラフにおいては、第１の熱処理工程における処理温度を「第１熱処理温度Ｔｈ１」、処理時間を「第１熱処理時間ｔ１」、冷却工程における処理温度を「冷却温度Ｔｃ」、処理時間を「冷却時間ｔ２」、第２の熱処理工程における処理温度を「第２熱処理温度Ｔｈ２」、処理時間を「第２熱処理時間ｔ３」と表示した。また、第１の熱処理工程開始時の昇温勾配をΔ１、終了時（冷却時）の降温勾配をΔ２、第２の熱処理工程開始時の昇温勾配をΔ３、終了時（冷却時）の降温勾配をΔ４と表示した。
【００５７】
実施例においては、（Ｔｈ１、Ｔｈ２、Ｔｃ、ｔ１、ｔ２、ｔ３、Δ１、Δ２、Δ３、Δ４）＝（２３０℃〜３００℃、４００℃、１５０℃、１秒、１秒、１秒、５０℃／ｍｉｎ、５０℃／ｍｉｎ、５０℃／ｍｉｎ、５０℃／ｍｉｎ）とした。ここで、ｔ１、ｔ３については、製造途中の半導体発光素子を、目標温度に到達した後、直ちに炉体の高温部から引き抜く作業に要した時間を「１秒」とした。また、ｔ２に関しては、冷却温度Ｔｃに到達した後、直ちに第２の熱処理工程に向けて昇温を開始した場合を「１秒」と表記した。
【００５８】
第１熱処理時間ｔ１に関しては、１秒〜６０分としても、オーミック電極１３に凹凸やボイドの発生は見られず、高品質の半導体発光素子が得られた。第１熱処理温度Ｔｈ１の状態に長時間放置しても問題がないことがわかるが、目標温度到達後直ちに降温を開始する方が、コスト低減の観点からは望ましい。
【００５９】
冷却温度Ｔｃは、少なくとも室温（２５℃）〜１５０℃の範囲の温度とすることで、効果が奏されることがわかった。
【００６０】
冷却時間ｔ２に関しては、冷却温度Ｔｃに到達した後、直ちに第２の熱処理工程に向けて昇温を開始した場合も、室温で数日間放置した後、第２の熱処理工程を行った場合も、ともに効果が奏された。冷却工程においては、１５０℃以下の温度に冷却することが重要であることが示唆される。
【００６１】
第２熱処理時間ｔ３については、第２熱処理温度Ｔｈ２に到達後、直ちに冷却を開始した場合（ｔ３＝１秒）も、第２熱処理温度Ｔｈ２で３０分間維持した後に冷却を行った場合（ｔ３＝３０分）も、ともに効果が奏され、半導体発光素子の品質に差は生じなかった。第２の熱処理工程においては、半導体層２とオーミック電極１３との間のオーミック接触が得られれば十分であるため、コスト低減の観点からも、長時間の熱処理は必要ない。
【００６２】
第１、第２の熱処理工程開始時の昇温勾配Δ１、Δ３については、５０℃／ｍｉｎのほか、２０℃／ｍｉｎ、１００℃／ｍｉｎで実施したが、奏される効果に影響はなかった。
【００６３】
また、第１の熱処理工程終了時（冷却時）の降温勾配Δ２に関し、第１熱処理温度Ｔｈ１到達後、ピンセットで取り出し冷却板にて急冷した場合においても、奏される効果に影響はなかった。
【００６４】
更に、第２の熱処理工程終了時（冷却時）の降温勾配Δ４は、５０℃／ｍｉｎのほか、２０℃／ｍｉｎ、１００℃／ｍｉｎで実施したが、奏される効果に影響はなかった。
【００６５】
本願発明者は、実施例による製造方法で製造された半導体発光素子において、オーミック電極１３表面の凹凸及びオーミック電極１３内部のボイドの発生が抑制された理由を次のように考察した。
【００６６】
まず、半導体層とオーミック接触をとるためのｎ側電極の熱処理を一度だけ高温（４００℃）で行った第１の比較例においては、図２Ａ〜図２Ｃを参照して説明したように、オーミック電極最表層のＡｕ層の結晶粒界が、結晶粒界相互間の結合が広範囲で進む結果、たとえば断面最大長さが１２００ｎｍ以上に巨大化して、オーミック電極表面に凹凸が発生するとともに、電極内部にはボイドが生じる。これは、熱処理工程前においては、成膜時に基板冷却を行っていることもあって、Ａｕ層の結晶粒界は緻密、ただし隣接する結晶粒界相互間の結合力は弱いという状態であるところ、一気に高温状態としたことで、Ａｕ層の結晶粒界が大きくなり、それに付随してボイドが発生したものと考えられる。
【００６７】
これに対し、実施例による半導体発光素子の製造方法においては、第１の熱処理工程では粒界成長は生じていない。実施例においては、オーミック電極１３最表層（Ａｕ層）の最終的な結晶粒界の断面最大長さが１００ｎｍ〜３００ｎｍであったことから、第１の熱処理工程後において、結晶粒界の断面最大長さは３００ｎｍを超えない範囲であることがわかる。
【００６８】
第１の熱処理工程においては、ある範囲のエネルギーを加えることで、Ａｕ層の隣接する結晶粒界相互間の結合が促進されて強くなると考えられる。
【００６９】
オーミック電極１３の最表層として成膜した直後（ｎ側電極の表面熱処理工程前）のＡｕ層においては、粒界の原子構造は乱れており、粒界エネルギーは高い状態である。第１の熱処理工程では、少なくとも、この粒界エネルギーを超えるエネルギーを与える条件（温度）とすることで、粒界に存在する原子にエネルギーが付与され、少なくとも結晶粒界界面、場合によっては結晶粒界内部で原子の再配列が発生する。その結果、粒界の原子構造の乱れが少なくなっていくものと考えられる。
【００７０】
また、第１の熱処理工程は粒界成長を生じさせない、再結晶温度以下の温度（Ａｕ層において再結晶化が開始しない条件）で行われる。再結晶温度を超えると、粒界は移動し、その形状が変化する。なお、第１の熱処理工程における適切な処理温度がＡｕの再結晶温度（２００℃近傍）より高いのは、Ａｕ層に不純物が含まれているためであると思われる。
【００７１】
冷却工程は、原子が安定な状態に配置され、隣接する結晶粒界相互間の結合が強まった状態を一度固定すると考えられる。すなわち冷却工程においては、結晶粒界の断面最大長さが３００ｎｍを超えない状態が維持され、乱れの少なくなった原子構造が固着される。このためには、温度（加えるエネルギー）を小さくする必要があるが、このときの温度は、この時点における粒界エネルギー以下（粒界エネルギーを超えない範囲でエネルギーを与える温度）であろう。冷却工程により、結晶粒界の移動が制限され、結晶粒界の成長やボイドの発生が抑制できると思われる。
【００７２】
ここで、第１の熱処理工程における処理温度が２３０℃以上であり、冷却工程における処理温度が１５０℃以下であるのは、第１の熱処理工程後に原子の乱れが少なくなり、Ａｕ層における粒界エネルギーが低下したためであると考えられる。
【００７３】
冷却工程までの工程で、乱れの少なくなった原子構造が固着され、隣接する結晶粒界相互間の結合（界面の原子間の結合）が強固になっているため、第２の熱処理工程でオーミック接触が得られる温度（第１の熱処理工程における温度よりも高い温度）まで昇温したとしても、結晶粒界に大きな変化は起きず、第１の比較例のように、Ａｕ層の結晶粒界が巨大化して、オーミック電極表面に凹凸が発生し、電極内部にはボイドが生じることはない。このため、実施例による半導体発光素子の製造方法によれば、高品質の半導体発光素子を製造することができる。
【００７４】
もし冷却工程を実施せず熱を与え続けると、隣接する結晶粒界だけの安定状態ではすまず、離れた結晶粒界の間での結合や分離がすすむと考えられる。結晶粒界の大移動が促進されると、結晶粒界の増大が生じ、それに伴ってボイドが発生しやすくなる。
【００７５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【産業上の利用可能性】
【００７６】
たとえば、金属層を介して貼り合わせるＡｌＧａＩｎＰ系のＭＢタイプ半導体発光素子に利用することができる。
【符号の説明】
【００７７】
１  ｎ型ＧａＡｓ基板
２  半導体層
３  反射電極層
４  誘電体反射層
５  バリア層
６  接着層
７  導電性基板
８  オーミック金属層
９  密着層
１０  接着層
１１  共晶接合層
１２  光取り出し構造
１３  オーミック電極
１４  ショットキー電極
【図１】
0005879134.tif 000002
【図５】
0005879134.tif 000003
【図６】
0005879134.tif 000004
【図２】
0005879134.tif 000005
【図３】
0005879134.tif 000006
【図４】
0005879134.tif 000007
【図７】
0005879134.tif 000008