(57)【特許請求の範囲】
【請求項１】
ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、前記ｎ型領域及び前記ｐ型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を含み、
前記ｎ型領域は、ＩｎＧａＮ接触層を有し、
各層対は、ＩｎＧａＮ層と前記ＩｎＧａＮ層と直接接触するピット充填層とを含み、
前記ピット充填層は、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ及びＡｌＩｎＮのうち１つであり、
前記ＩｎＧａＮ接触層の一部に配置された金属接点を有し、
各前記ＩｎＧａＮ層は、１００〜５００ｎｍの厚さを有する、デバイス。
【請求項２】
各ピット充填層は、ＧａＮである、請求項１に記載のデバイス。
【請求項３】
各ピット充填層は、ＡｌＧａＮである、請求項１に記載のデバイス。
【請求項４】
各ピット充填層は、３％〜１０％のＡｌＮ組成物を有する、請求項３に記載のデバイス。
【請求項５】
各ピット充填層は、ＡｌＩｎＧａＮである、請求項１に記載のデバイス。
【請求項６】
各ピット充填層は、３％〜１０％のＡｌＮ組成物を有する、請求項５に記載のデバイス。
【請求項７】
各ＩｎＧａＮ層は、３％〜１０％のＩｎＮ組成物を有する、請求項１に記載のデバイス。
【請求項８】
各ピット充填層は、１０〜５０ｎｍの厚さを有する、請求項１に記載のデバイス。
【請求項９】
前記層対のうち１つにおける前記ＩｎＧａＮ層の上面に配置された複数のピットを更に有し、
前記ＩｎＧａＮ層の前記上面の前記複数のピットのサイズは、同一の層対における前記ピット充填層の上面に配置された複数のピットのサイズよりも大きい、請求項１に記載のデバイス。
【請求項１０】
２〜５０の層対が前記半導体構造体に含まれる、請求項１に記載のデバイス。
【請求項１１】
各ピット充填層は、略単結晶層である、請求項１に記載のデバイス。
【請求項１２】
ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、前記ｎ型領域及び前記ｐ型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を成長させるステップを有し、
前記ｎ型領域は、ＩｎＧａＮ接触層を有し、
各層対は、ＩｎＧａＮ層と前記ＩｎＧａＮ層と直接接触するピット充填層とを有し、
前記ピット充填層は、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ及びＡｌＩｎＮのうち１つであり、
前記ＩｎＧａＮ接触層に金属接点を形成するステップを有し、
各前記ＩｎＧａＮ層は、１００〜５００ｎｍの厚さを有する、方法。
【請求項１３】
９００℃よりも大きい温度で各ピット充填層を成長させるステップを更に有する、請求項１２に記載の方法。
【請求項１４】
９２０℃〜１０６０℃の温度で各ピット充填層を成長させるステップを更に有する、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族発光デバイス中のインジウム含有層における制御ピットに関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、垂直キャビティレーザダイオード（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な光源の中で最も効率の良いものである。可視スペクトルに渡って操作可能な高輝度発光デバイスの製造物において現在興味のある材料系統は、III-V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元合金を含む。典型的には、III族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ；metal-organic chemical vapor deposition）、分子線エピタキシ（ＭＢＥ；molecular beam epitaxy）又は他のエピタキシャル技術により、適切な基板上に異なる成分及びドーパント濃度の半導体層のスタックをエピタキシャルに成長させることにより製造される。このスタックは、多くの場合、基板上に形成された、例えばＳｉを添加した１又はそれ以上のｎ型層、ｎ型層又はその複数層上に形成された活性化領域における１又はそれ以上の発光層、活性化領域上に形成された、例えばＭｇを添加した１又はそれ以上のｐ型層を含む。電気接点は、ｎ型及びｐ型領域上に形成される。III族窒化物デバイスは、多くの場合、ｎ及びｐ接点の双方が半導体構造体の同一面上に形成される、逆又はフリップチップデバイスとして形成され、光が、これらの接点の反対側の、半導体構造体の面から抽出される。
【０００３】
III族窒化物基板は、概ね高価であり、広範に利用可能なものではなく、それ故、III族窒化物デバイスは、多くの場合、サファイア又はＳｉＣ基板上に成長される。サファイア及びＳｉＣは、これらの上に成長されたIII族窒化物層とは異なる格子定数をもち、III族デバイス層において歪み及び結晶欠陥をもたらし、これは、乏しい性能及び信頼性の問題をもたらし得るので、斯様な非III族窒化物基板は最善ではない。
【０００４】
デバイス中の発光層における格子定数により密接に適合する格子定数をもつ複合基板が図１に示され、参照によりここに組み込まれる米国特許出願公開第２００７／００７２３２４号明細書において述べられる。基板１０は、ホスト基板１２、シード層１６、及び、ホスト１２をシード１６に接合する接合層１４を含む。基板１０中の各層は、デバイスにおいて半導体層を成長させるために必要とされる処理条件に耐え得る材料から形成される。デバイス層１８は、シード層１６上に成長される。接合層１４は、デバイス層１８を攻撃しないエッチによりエッチングされ得る材料で形成された剥離層であり、これにより、デバイス層１８及びシード層１６をホスト基板１２から剥離する。シード層１６に隣接する層の組成は、その格子定数若しくは他の特性に対して、及び／又は、シード層１６の材料の核となる能力に対して、選択され得る。一例において、ホスト１２はサファイアであり、シード層１６はＩｎＧａＮである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複合基板上に成長されたデバイスは、薄いＩｎＧａＮ領域を必要とする場合がある。本発明の目的は、ＩｎＧａＮ層と他の材料の層との間を行ったり来たりする構造体をIII族窒化物デバイスに含めることにある。この構造体は、薄いＩｎＧａＮ領域として機能し、他の材料の層は、ＩｎＧａＮ層におけるピットを埋め得る。
【課題を解決するための手段】
【０００６】
本発明の実施形態において、デバイスは、ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、ｎ型領域及びｐ型領域のうち一方の中に配置された複数の層対とを有する半導体構造体を含む。各層対は、ＩｎＧａＮ層とＩｎＧａＮ層と直接接触するピット充填層とを含む。ピット充填層は、ＩｎＧａＮ層に形成されたピットを埋め得る。
【図面の簡単な説明】
【０００７】
【図１】複合基板上に成長されるIII族窒化物デバイス層を示す。
【図２】本発明の実施形態によるデバイス中の層を示す。
【図３】マウントに取り付けられたフリップチップIII族窒化物デバイスを示す。
【発明を実施するための形態】
【０００８】
ここで用いられるように、"面内（in-plane）"格子定数は、デバイス内の層の実際の格子定数に言及し、"バルク"格子定数は、所与の組成の緩和した（relaxed）独立の（free-standing）材料の格子定数に言及する。層における歪み（strain）量は、式（１）
【数１】
0005848245.tif 000002
において規定される。
【０００９】
歪み、即ち式（１）中のεは、正又は負、即ちε＞０又はε＜０のいずれかであり得ることに留意されたい。無歪膜においては、式（１）においてain-plane＝abulk、従って、ε＝０である。ε＞０の膜は、引張歪み又は引張下にあると言われる一方で、ε＜０の膜は、圧縮歪み又は圧縮下にあると言われる。引張歪みの例は、無歪ＧａＮ上に成長された歪んだＡｌＧａＮ膜、又は、無歪ＩｎＧａＮ上に成長された歪んだＧａＮ膜を含む。双方の場合において、歪んだ膜は、これが成長された無歪層のバルク格子定数よりも小さいバルク格子定数をもち、従って、歪んだ膜の面内格子定数は、無歪層のものに適合するように引張され、どの膜が引張下にあると言われるかに応じて式（１）におけるε＞０を与える。圧縮歪みの例は、無歪ＧａＮ上に成長された歪んだＩｎＧａＮ膜、又は、無歪ＡｌＧａＮ上に成長された歪んだＧａＮ膜を含む。双方の場合において、歪んだ膜は、これが成長された無歪層のバルク格子定数よりも大きいバルク格子定数をもち、従って、歪んだ膜の面内格子定数は、無歪層のものに適合するように圧縮され、どの膜が圧縮下にあると言われるかに応じて式（１）におけるε＜０を与える。
【００１０】
サファイア基板上に成長された従来のIII族窒化物デバイスにおいて、典型的には、基板の近くで（即ち、基板上に直接的に、又は、１若しくはそれ以上の核生成、若しくは、基板上に最初に成長されたバッファ層に渡って）成長されたＧａＮ層は、この上に成長される発光層の面内格子定数を設定する。ＧａＮは、発光領域におけるＩｎＧａＮ発光層よりも小さなバルク格子定数をもつ。従って、従来のデバイスにおけるＩｎＧａＮ発光層は、圧縮歪み下にあり、これは、発光層の厚さ及び発光層に組み込まれ得るＩｎＮの量を制限し、これは、放射波長を制限し得る。
【００１１】
発光層における面内格子定数を設定する層の格子定数を増大させることにより発光層における圧縮歪みを削減するための種々の手法が提案されている。２つの例は、参照によりここに組み込まれる米国特許第７，５３４，６３８号明細書において述べられたような、サファイア上に成長された歪み削減テンプレート、及び、前述された複合基板である。歪み削減テンプレートデバイス及び複合基板上に成長されたデバイスの双方において、（ここでは"格子定数設定層"と呼ばれる）発光層における面内格子定数を設定する層は、ＩｎＧａＮであり得る。
【００１２】
ＩｎＧａＮ成長条件は、多くの場合、ピットがＩｎＧａＮ層の表面上に形成されることをもたらす。大きなピットの高い密度は、発光層において不均一なＩｎＮ組成物をもたらし、発光層における不純物の取り込みを強化し、これは、乏しいデバイス性能及び信頼性の問題をもたらし得る。ピットに関連した問題は、ＩｎＧａＮ層の厚さ及び／又はＩｎＧａＮ層中のＩｎＮ組成物が増大するにつれて増大し得る。
【００１３】
ＩｎＧａＮ格子定数設定層をもつデバイスにおいて、ＩｎＧａＮ格子定数設定層上に成長された厚いＧａＮ層は、引張下にあり、それ故に亀裂の影響を受けやすいので、厚いＧａＮ層は、概して、ＩｎＧａＮ格子定数設定層上に成長されない。結果として、ｎ接点は、多くの場合、ｎ型ＧａＮ層上よりもむしろ、ｎ型ＩｎＧａＮ層上に形成される。特に、フリップチップデバイスにおいて、ｎ型ＩｎＧａＮ層は、デバイス設計のための十分な横方向の電流拡散を与えるために十分厚くなければならない。電流拡散を与えるのに十分な大きさの厚さでは、ＩｎＧａＮ層は、大きなピットの高い密度をもち、これは、前述した乏しいデバイス性能及び信頼性の問題をもたらし得る。
【００１４】
本発明の実施形態において、ピットのサイズ及び密度は、III族窒化物デバイスにピット充填構造体を含めることにより制御される。ピット充填構造体は、ＩｎＧａＮの交代層と、ＩｎＧａＮ層に形成されたピットを埋める条件下で成長された材料とを含む。
【００１５】
図２は、本発明の実施形態のデバイス中の層を示している。半導体層は、例えばサファイア基板上に形成された歪み削減テンプレート又は複合基板であり得る構造体３０上に成長される。ＩｎＧａＮ格子定数設定層２０ａは、構造体３０上に成長される。ピット充填層２２ａは、格子定数設定層２０ａ上に成長され得る。ＩｎＧａＮ層の後にピット充填層が続くシーケンスは、複数回繰り返され得る。例えば、図２に示された構造体において、３つのＩｎＧａＮ層２０ａ，２０ｂ及び２０ｃ並びに３つのピット充填層２２ａ，２２ｂ及び２２ｃが示されている。２〜５０の層対が幾つかの実施形態に含まれる。５〜２５の層対が幾つかの実施形態に含まれる。
【００１６】
ピット充填層２２ａ，２２ｂ及び２２ｃは、ＩｎＧａＮ層２０ａ，２０ｂ及び２０ｃとは異なる組成を有する。ピット充填層は、例えば、アルミニウム含有層、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＩｎＧａＮであり得る。デバイスにおけるピット充填層の全ては、必要ではないが、同一の組成を有し得る。同様に、デバイスにおけるＩｎＧａＮ層の全ては、必要ではないが、同一の組成を有し得る。ＩｎＧａＮ層は、幾つかの実施形態において１％〜１５％、幾つかの実施形態において３〜１０％、幾つかの実施形態において６％のＩｎＮ組成物を有し得る。ＡｌＧａＮ，ＡｌＩｎＮ又はＡｌＩｎＧａＮのピット充填層は、幾つかの実施形態において０〜１０％、幾つかの実施形態において３〜１０％、幾つかの実施形態において６〜８％、幾つかの実施形態において１〜５％のＡｌＮ組成物を有し得る。
【００１７】
ＩｎＧａＮ層２０ａ，２０ｂ及び２０ｃは、それぞれ、例えば、１００〜５００ｎｍの厚さであり得る。ＩｎＧａＮ層の厚さは、大きなピットの高い密度の形成を回避するよう十分薄くなるように選択される。ピット充填層２２ａ，２２ｂ及び２２ｃは、それぞれ、例えば、幾つかの実施形態において１０〜５０ｎｍの厚さ、幾つかの実施形態において１０〜３０ｎｍの厚さであり得る。ピット充填層の厚さは、下のＩｎＧａＮ層中のピットを少なくとも部分的に埋めるよう十分厚くなるように選択される。デバイス中の全てのピット充填層は、必要ではないが、同一の厚さを有し得る。デバイス中の全てのＩｎＧａＮ層は、必要ではないが、同一の厚さを有し得る。ＩｎＧａＮ層の表面に存在するピットは、ＩｎＧａＮ層間にピット充填層を挿入することにより徐々に満たされる。従って、活性化領域２６に近いＩｎＧａＮ層は、構造体３０に近いＩｎＧａＮ層よりも少なくて浅いピットを有し得る。幾つかの実施形態において、ピット充填層は、引張下にあり得る。斯様な実施形態において、ピット充填層は、亀裂を回避するよう十分薄く維持される。
【００１８】
ピット充填層は、ＩｎＧａＮ層とは異なる成長条件下で成長され得る。例えば圧力、温度、ＮＨ３流量及びキャリアガスのタイプのような、ピット充填層の成長条件は、ピットの充填に有利に働くように選択され得る。例えば、ピット充填層は、ＩｎＧａＮ層の成長条件と比較して、増大した温度、増大したアンモニア濃度、及び／又は、低成長率に基づき成長され得る。ＩｎＧａＮ層とピット充填層との双方は、高温で成長された高品質な略単結晶層である。ピット充填層は、幾つかの実施形態において９００℃よりも大きい温度、幾つかの実施形態において１０００℃よりも大きい温度、幾つかの実施形態において１０２０〜１０６０℃の温度、幾つかの実施形態において９２０〜１０４０℃の温度で成長される。例えば、ＡｌＧａＮピット充填層は、９２０〜１０４０℃の温度で成長され得る。ＧａＮピット充填層は、１０２０〜１０６０℃の温度で成長され得る。幾つかの実施形態において、ＩｎＧａＮ層とピット充填層との双方は、例えばＳｉを添加したｎ型である。
【００１９】
ｎ型領域２４は、最後のピット充填層２２ｃ上に成長される。ｎ型領域２４は、例えば、ｎ型であり得るか又は意図的にドープされない準備層、成長基板の後の剥離又は基板除去後の半導体構造体の薄層化を促進するように設計された剥離層、及び、発光領域が光を効果的に放射するのに望ましい特定の光学的又は電気的特性のために設計されたｎ又はｐ型デバイス層を含む、異なる組成及びドーパント濃度の複数の層を含み得る。ｎ型領域２４は、例えば、単一のｎ型のＩｎＧａＮ層であり得る。
【００２０】
活性化領域２６のｎ側上の半導体構造体２５は、ＩｎＧａＮ層（図２で示されたデバイスにおける２０ａ，２０ｂ及び２０ｃ）、ピット充填層（図２で示されたデバイスにおける２２ａ，２２ｂ及び２２ｃ）、及びｎ型領域２４を含む。ｎ型構造体２５の全体厚さは、例えば、幾つかの実施形態において少なくとも５００ｎｍ、幾つかの実施形態において１０００〜５０００ｎｍ、幾つかの実施形態において１５００〜２５００ｎｍ、幾つかの実施形態において２０００ｎｍであり得る。この全体厚さは、電流がｎ型構造体においてどれくらい遠くまで横方向に拡散するかに依存し得る。即ち、より大きな電流拡散距離は、より薄いｎ型構造体を必要とし得る。
【００２１】
発光又は活性化領域２６は、ｎ型領域２４上に成長される。適切な発光領域の例は、単一の厚い若しくは薄い発光層、又は、バリア層で分離された複数の薄い又は厚い量子井戸発光層を含む複数の量子井戸発光領域を含む。例えば、複数の量子井戸発光領域は、１００Å又はそれ未満の厚さをそれぞれ伴うバリアで分離された、２５Å又はそれ未満の厚さをそれぞれ伴う複数の発光層を含み得る。幾つかの実施形態において、デバイス中の発光層のそれぞれの厚さは、５０Åよりも薄い。
【００２２】
ｐ型領域２８は、発光領域２６上に成長される。ｎ型領域と同様に、ｐ型領域は、意図的にドープされないか又はｎ型層であり得る層を含む、異なる組成、厚さ及びドーパント濃度の複数の層を含み得る。ｐ型領域２８は、ＩｎＧａＮ層及びピット充填層を行ったり来たりするピット充填構造体を含んでもよい。ｐ型領域２８中のピット充填構造体は、例えばＭｇを添加したｐ型であり得る。
【００２３】
図３は、マウント４０に接続されたＬＥＤ４２を示している。ｐ型領域２８（図２）上にｐ接点４８を形成する前又はその後に、ｎ型領域の部分は、ｐ型領域及び発光領域の部分から離れるようにエッチングすることにより、露出される。格子定数設定層２０ａ、ｐ型領域２８、及び、図２に示された間にある全ての層を含む半導体構造体は、図３の構造体４４により表される。ｎ接点４６は、ｎ型領域の露出部分上に形成される。
【００２４】
ＬＥＤ４２は、ｎ及びｐ相互接続５６及び５８によりマウント４０に接合される。相互接続５６及び５８は、はんだ又は他の材料のような任意の適切な材料であってもよく、材料の複数層を含んでもよい。幾つかの実施形態において、相互接続は、少なくとも１つの金層を含み、ＬＥＤ４２とマウント４０との間の接合は、超音波接合により形成される。
【００２５】
超音波接合の間、ＬＥＤダイ４２は、マウント４０上に配置される。接合ヘッドは、ＬＥＤダイの上面、多くの場合、サファイア上に成長されたIII族窒化物デバイスの場合におけるサファイア成長基板の上面、に配置される。接合ヘッドは、超音波振動子に接続される。超音波振動子は、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）層のスタックであり得る。システムが調和的に共振する周波数（多くの場合、数十又は数百ｋＨｚオーダの周波数）で振動子に電圧が印加されたときには、振動子が振動を開始し、その後、多くの場合ミクロンオーダの振幅で、接合ヘッド及びＬＥＤダイが振動することをもたらす。振動は、ＬＥＤ４２上の構造体の金属格子中の原子がマウント４０上の構造体と互いに混ざり合うことをもたらし、冶金的に連続した接合部をもたらす。熱及び／又は圧力が接合の間に追加されてもよい。
【００２６】
ＬＥＤダイ４２をマウント４０に接合した後、半導体層が成長された基板３０の全て又は部分は、特定の構造体が除去されるのに適した任意の技術により除去され得る。例えば、図１に示された複合基板のホスト１２は、図１の接合層１４をエッチングすることにより、又は、任意の他の技術により、除去され得る。図１に示されたシード層１６は、デバイス中に残ってもよく、又は、例えばエッチングにより除去されてもよい。歪み削減テンプレートが成長されるサファイア基板は、例えばレーザリフトオフにより除去され得る。歪み削減テンプレートは、デバイスに残ってもよく、又は、除去されてもよい。構造体３０の全て又は部分を除去した後、残りの半導体構造体が、例えば光電気化学的エッチングにより薄層化されてもよく、及び／又は、表面が、例えばフォトニック結晶構造体により、粗化又はパターン化されてもよい。レンズ、波長変換材料、又は、従来において知られた他の構造体は、基板除去の後、ＬＥＤ４２上に配置され得る。
【００２７】
本発明について詳細に説明したが、当業者は、本開示が与えられることで、ここに述べられた本発明の精神から逸脱することなく本発明を変更可能であることを理解するだろう。それ故、本発明の範囲が示されて述べられた特定の実施形態に限定されることを意図するものではない。
【図１】
0005848245.tif 000003
【図２】
0005848245.tif 000004
【図３】
0005848245.tif 000005