(57)【特許請求の範囲】
【請求項１】
板状に形成された基材と、
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたＧＮＤ導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、
を備え、
前記電源導体層、前記第一誘電体層、及び前記ＧＮＤ導体層でＭＩＭコンデンサを構成し、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をＳ、前記第一配線の幅をＷ１、前記第二配線の幅をＷ２、前記第一配線の厚さをｔ１、前記第二配線の厚さをｔ２とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが（６Ｓ＋Ｗ１）の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが（２Ｓ＋ｔ１）の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが（６Ｓ＋Ｗ２）の式で求められる値、前記厚さ方向に沿った第四軸の長さが（２Ｓ＋ｔ２）の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に３Ｓ離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に３Ｓ離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記ＧＮＤ導体層の中で前記第一配線との距離が最も近いＧＮＤ導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記ＧＮＤ導体層近接点の少なくとも１つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。
【請求項２】
板状に形成された基材と、
前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたＧＮＤ導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、
前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、
複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、反転信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる差動信号伝送用の配線ペアと、
を備え、
前記電源導体層、前記第一誘電体層、及び前記ＧＮＤ導体層でＭＩＭコンデンサを構成し、
前記第一配線の長手方向に直交する断面において、
前記第一配線と前記第二配線との距離をＳ、前記第一配線の幅をＷ１、前記第二配線の幅をＷ２、前記第一配線の厚さをｔ１、前記第二配線の厚さをｔ２とし、
前記一方の面に平行な平行方向に沿った第一軸の長さが（６Ｓ＋Ｗ１）の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが（２Ｓ＋ｔ１）の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、
前記平行方向に沿った第三軸の長さが（６Ｓ＋Ｗ２）の式で求められる値、前記厚さ方向に沿った第四軸の長さが（２Ｓ＋ｔ２）の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、
前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に３Ｓ離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に３Ｓ離間した第二境界線を規定したときに、
前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、
前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、
および、前記ＧＮＤ導体層の中で前記第一配線との距離が最も近いＧＮＤ導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記ＧＮＤ導体層近接点の少なくとも１つが前記第一境界線と前記第二境界線との間に配置されていることを特徴とする伝送線路構造。
【請求項３】
請求項１または２に記載の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合う部分の幅が０であることを特徴とする伝送線路構造。
【請求項４】
請求項１または２に記載の伝送線路構造において、
前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、
前記第一配線と前記第二配線との前記平行方向の距離が０であることを特徴とする伝送線路構造。
【請求項５】
請求項１から３のいずれか一項に記載の伝送線路構造において、
前記第一配線と前記第二配線とが同一の前記導体層に配され、
前記第一配線と前記第二配線との前記厚さ方向の距離が０であることを特徴とする伝送線路構造。
【請求項６】
請求項１から５のいずれか一項に記載の伝送線路構造において、前記第一誘電体層の誘電率が、前記第二誘電体層および前記絶縁体層の誘電率より大きいことを特徴とする伝送線路構造。
【請求項７】
請求項１から６のいずれか一項に記載の伝送線路構造において、前記基材に形成され、前記厚さ方向に貫通して前記一方の面と前記基材の他方の面とを電気的に接続する貫通電極を備えることを特徴とする伝送線路構造。
【請求項８】
請求項７に記載の伝送線路構造において、前記貫通電極が前記第一配線および前記第二配線の少なくとも一方に電気的に接続されていることを特徴とする伝送線路構造。
【請求項９】
請求項７または８に記載の伝送線路構造において、前記基材の前記他方の面上に、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部を備え、
前記第二導体層の少なくとも一つは、前記他方の面において前記貫通電極と電気的に接続されていることを特徴とする伝送線路構造。
【請求項１０】
請求項１から９のいずれか一項に記載の伝送線路構造において、
前記基材が半導体材料で形成され、
前記一方の面に絶縁性の皮膜を備えることを特徴とする伝送線路構造。
【請求項１１】
請求項１０に記載の伝送線路構造において、前記基材の導電率が０．００１Ω・ｃｍ以上１００Ω・ｃｍ以下であることを特徴とする伝送線路構造。
【請求項１２】
請求項１から１１のいずれか一項に記載の伝送線路構造を含むことを特徴とする多層配線基板。
【請求項１３】
請求項１２に記載の多層配線基板において、前記第一積層部が電源デカップリングコンデンサであることを特徴とする多層配線基板。
【請求項１４】
請求項１２または１３に記載の多層配線基板において、
前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、
前記表面実装用パッドのうち少なくとも一部が前記第一配線または前記第二配線と電気的に接続されていることを特徴とする多層配線基板。
【請求項１５】
請求項１４に記載の多層配線基板において、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部の最外層となる前記第二導体層に、外部に露出された二次実装用パッドを備えることを特徴とする多層配線基板。
【請求項１６】
請求項１２から１５のいずれか一項に記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装したことを特徴とする半導体装置。
【請求項１７】
請求項１５に記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装して半導体装置を構成し、
前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴とする半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は伝送線路構造に係り、詳しくは高速信号の伝送に優れた特性を発揮する伝送線路構造に関する。また本発明は、この伝送線路構造を含む多層配線基板、あるいはその多層配線基板に半導体集積回路を搭載した半導体装置および半導体システムにも関する。
【背景技術】
【０００２】
電子機器に対する小型化・高機能化への要請はとどまるところを知らない。この要請に応えるため、電子機器に搭載される半導体装置には小型化・高機能化が求められている。なお、半導体装置とは、集積回路とそれが実装される実装部材（例として、リードフレーム、多層配線基板、ＣＳＰ再配線部）による組み立て体を指す。
【０００３】
半導体装置の高機能化は、半導体装置を構成する集積回路の処理速度の向上により実現される。高速で動作する集積回路は、短時間に大量のデータの入出力を行うことから、半導体装置もこれに対応しなければならない。具体的には、より高速な信号の伝送に対応した伝送線路構造が必要となる。また多くの場合、高速ＩＣを含む半導体装置にはコンデンサを組み込む必要がある。
【０００４】
第一に、高速信号の伝送に対応する伝送線路について述べる。
高速信号を伝送する伝送線路構造には、特性インピーダンスが経路全体において一定の範囲の値に制御されていること、信号伝送時の損失が小さいこと、の２つが求められる。
【０００５】
従来の伝送線路構造の一例を、図１７の断面図に示す。伝送線路構造１０００は、多層配線基板１０１０内に形成されたもので、信号伝送用の導体パターン（第一配線）１０２１および導体パターン（第二配線）１０２２を複数の導体層１０３０が、絶縁体層１０４０を介して取り囲んだ構造である。導体層１０３０の一部もしくは全部は、電源電位もしくは接地電位に接続され、伝送線路構造の特性インピーダンスを制御する基準電極として用いられる。そして、高速信号たる電磁波は伝送線路構造１０００の内部を通り伝送される。多層配線基板では、信号伝送用パターンと比べて面積の大きい基準電極を容易に配置できるので、特性インピーダンスの制御に優れる。
【０００６】
一方、多層配線基板中の伝送線路構造においては、信号伝送用の導体パターンと周囲の導体との距離が遠いほど、あるいは信号伝送用の導体パターンと電気的に結合する導体が少ないほど、信号の伝送効率は向上する。
【０００７】
伝送線路構造で信号を伝送する間、信号伝送用の導体パターンと電気的に結合する導体の表面にはリターン電流や渦電流が生じる。これらの電流が導体表面を流れる際には導体表面の抵抗によって電力を消費するが、この電力の源は信号の電力である。よって、リターン電流や渦電流が生じるほど信号の損失も大きくなる。
リターン電流や渦電流は導体パターンから遠い導体では急激に小さくなることから、導体パターンとその周囲の導体が遠いほど信号の伝送効率は向上する。
ただし、信号伝送用の導体パターンを周囲の電極から遠ざけることは、伝送線路構造の特性インピーダンスを制御するための基準電極を、導体パターンから遠ざけることに他ならない。そのため、伝送線路構造の設計には慎重さが求められる。
【０００８】
次いで、半導体装置へのコンデンサの組み込みについて述べる。
ＩＣの安定な動作には、電圧の安定した電源の供給が欠かせない。そのため、電源電圧を安定化することを目的に、多くの半導体装置で電源デカップリング用のコンデンサが搭載される。また、一部の半導体装置や実装部材では、フィルタを形成するためのコンデンサが搭載されることがある。
【０００９】
半導体装置へのコンデンサ搭載において好適な手法の一つに、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の平行平板コンデンサを形成することが挙げられる。ＭＩＭ構造とは、金属と誘電体の薄膜を交互に積層した構造である。
ＭＩＭ構造のコンデンサは、ディスクリート部品のコンデンサに比べて寄生インダクタンスや等価直列抵抗が小さい。そのため電源の安定化性能が高くなったり、精度の高いフィルタ回路が得られたりするなどの長所がある。また、伝送線路構造の形成に適した多層配線基板とＭＩＭ構造はいずれも金属と誘電体の層を交互に積層した構造をとっており、プロセスに親和性があることも利点となる。
【００１０】
高速信号の伝送特性に優れる伝送線路構造として、特性インピーダンスの制御と周辺導体の削減を両立する発明が多数公開されている。
その発明の一つとして、特許文献１を挙げる。図１８が特許文献１において例示される構造である。この発明では、多層配線基板１０５０上の導体パターン１０２１、１０２２で差動信号を伝送する伝送線路構造１０６０を形成する際に、多層配線基板１０５０の表層または内層の導体層１０３０のうち、導体パターン１０２１、１０２２の直上・直下の部分に開口部１０３１を設けている。なお、多層配線基板１０５０は、シリコンなどで形成された基材１０６６を有し、絶縁体層１０４０にはビア１０６８が形成されている。
開口部１０３１の幅も、導体パターン１０２１、１０２２のパターン幅から規定される。この開口部１０３１が形成されることで、二つの導体パターン１０２１、１０２２は互いに強く電気的に結合する一方で、周囲の導体層１０３０とはほとんど結合しない。この伝送線路構造１０６０では、導体パターン１０２１、１０２２間の強い結合で特性インピーダンスの制御を、他の導体との結合を抑制することで伝送損失の低減をそれぞれ実現している。
【００１１】
一方、伝送線路構造の形成とＭＩＭコンデンサの内蔵を両立しようとする発明も公開されている。
その一例が、特許文献２の示す発明である。図１９は特許文献２において示される発明の実施例である。多層配線基板１０７０の表面に、導体層１０３２と誘電絶縁層（絶縁体層）１０４２を交互に積層した高周波回路部１０８０を追加している。この高周波回路部１０８０を用いて、伝送線路構造１０９０とＭＩＭコンデンサ１１００が形成される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−１７４０７５号公報
【特許文献２】特開２００３−２６４３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、前記特許文献１および２に記載された発明に基づく伝送線路構造では、（１）特性インピーダンスが経路全体において一定の範囲の値に制御されていること、（２）信号伝送時の損失が小さいこと、そして（３）ＭＩＭコンデンサが内蔵されていること、の３つの条件を全て満たすことは困難であった。
【００１４】
一般的に、電磁界の強さは距離の２乗に反比例し、一対の配線の電磁界の強さが一方の配線に対して他方の配線が１０分の１以下になれば、他方の配線のクロストーク（配線間の電磁界結合による影響）が無視できると考えられている。そこで、積層されるそれぞれの層の表面に沿った方向において一対の配線から他の導体層を一対の配線間の距離の３倍以上離間させることが行われている。
このため、上記クロストークを満足させつつ、充分な所望の容量のＭＩＭコンデンサを内蔵させようとすると、伝送線路構造が大型化してしまうという問題がある。
【００１５】
本発明は、このような問題点に鑑みてなされたものであって、外形を維持しつつ、高速信号の伝送に適用可能な伝送路の形成、配線収容密度の向上、内蔵するＭＩＭコンデンサの電気容量の増大を実現できる伝送線路構造、および、この伝送線路構造を備える多層配線基板、半導体装置、半導体システムを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の伝送線路構造は、板状に形成された基材と、前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたＧＮＤ導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる配線ペアと、を備え、前記電源導体層、前記第一誘電体層、及び前記ＧＮＤ導体層でＭＩＭコンデンサを構成し、前記第一配線の長手方向に直交する断面において、前記第一配線と前記第二配線との距離をＳ、前記第一配線の幅をＷ１、前記第二配線の幅をＷ２、前記第一配線の厚さをｔ１、前記第二配線の厚さをｔ２とし、前記一方の面に平行な平行方向に沿った第一軸の長さが（６Ｓ＋Ｗ１）の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが（２Ｓ＋ｔ１）の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、前記平行方向に沿った第三軸の長さが（６Ｓ＋Ｗ２）の式で求められる値、前記厚さ方向に沿った第四軸の長さが（２Ｓ＋ｔ２）の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に３Ｓ離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に３Ｓ離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記ＧＮＤ導体層の中で前記第一配線との距離が最も近いＧＮＤ導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記ＧＮＤ導体層近接点の少なくとも１つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。
【００１７】
また、本発明の他の伝送線路構造は、板状に形成された基材と、前記基材の一方の面に設けられ、電源電位に接続された電源導体層、第一誘電体層、接地電位に接続されたＧＮＤ導体層、および第二誘電体層がこの順に積層されてなる第一積層部と、前記第二誘電体層上に、導体層と絶縁体層とを交互に積層してなる第二積層部と、複数の前記導体層のうちの一の前記導体層である第一配線導体層に形成され、反転信号伝送に用いられる第一配線と、複数の前記導体層のうちの一の前記導体層である第二配線導体層に形成され、前記第一配線に対して基準電位を提供する第二配線と、からなる差動信号伝送用の配線ペアと、を備え、前記電源導体層、前記第一誘電体層、及び前記ＧＮＤ導体層でＭＩＭコンデンサを構成し、前記第一配線の長手方向に直交する断面において、前記第一配線と前記第二配線との距離をＳ、前記第一配線の幅をＷ１、前記第二配線の幅をＷ２、前記第一配線の厚さをｔ１、前記第二配線の厚さをｔ２とし、前記一方の面に平行な平行方向に沿った第一軸の長さが（６Ｓ＋Ｗ１）の式で求められる値、前記基材の厚さ方向に沿った第二軸の長さが（２Ｓ＋ｔ１）の式で求められる値であり、かつ、前記第一軸と前記第二軸との交点が、前記第一配線の重心を通り前記厚さ方向に延びる直線と、前記第一配線導体層を前記厚さ方向に等分する直線との交点に位置する第一楕円、前記平行方向に沿った第三軸の長さが（６Ｓ＋Ｗ２）の式で求められる値、前記厚さ方向に沿った第四軸の長さが（２Ｓ＋ｔ２）の式で求められる値であり、かつ、前記第三軸と前記第四軸との交点が、前記第二配線の重心を通り前記厚さ方向に延びる直線と、前記第二配線導体層を前記厚さ方向に等分する直線との交点に位置する第二楕円、前記厚さ方向に見て、前記第一配線および前記第二配線の前記平行方向における一方の端部から前記平行方向における一方に３Ｓ離間した第一境界線、および、前記第一配線および前記第二配線の前記平行方向における他方の端部から前記平行方向における他方に３Ｓ離間した第二境界線を規定したときに、前記第一配線導体層および前記第二配線導体層に挟まれていない前記導体層であって前記第一配線導体層および前記第二配線導体層を除いた前記導体層の中で前記第一配線との距離が最も近い第二積層部近接点、前記電源導体層の中で前記第一配線との距離が最も近い電源導体層近接点、および、前記ＧＮＤ導体層の中で前記第一配線との距離が最も近いＧＮＤ導体層近接点の全てが、前記第一楕円および前記第二楕円のそれぞれの外部に配置され、かつ、前記第二積層部近接点、前記電源導体層近接点、および前記ＧＮＤ導体層近接点の少なくとも１つが前記第一境界線と前記第二境界線との間に配置されていることを特徴としている。
【００１８】
また、上記の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合う部分の幅が０であることがより好ましい。
また、上記の伝送線路構造において、前記厚さ方向に平行に見たときに前記第一配線と前記第二配線とが重なり合い、前記第一配線と前記第二配線との前記平行方向の距離が０であることがより好ましい。
また、上記の伝送線路構造において、前記第一配線と前記第二配線とが同一の前記導体層に配され、前記第一配線と前記第二配線との前記厚さ方向の距離が０であることがより好ましい。
【００１９】
また、上記の伝送線路構造において、前記第一誘電体層の誘電率が、前記第二誘電体層および前記絶縁体層の誘電率より大きいことがより好ましい。
また、上記の伝送線路構造において、前記基材に形成され、前記厚さ方向に貫通して前記一方の面と前記基材の他方の面とを電気的に接続する貫通電極を備えることがより好ましい。
また、上記の伝送線路構造において、前記貫通電極が前記第一配線および前記第二配線の少なくとも一方に電気的に接続されていることがより好ましい。
【００２０】
また、上記の伝送線路構造において、前記基材の前記他方の面上に、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部を備え、前記第二導体層の少なくとも一つは、前記他方の面において前記貫通電極と電気的に接続されていることがより好ましい。
また、上記の伝送線路構造において、前記基材が半導体材料で形成され、前記一方の面に絶縁性の皮膜を備えることがより好ましい。
また、上記の伝送線路構造において、前記基材の導電率が０．００１Ω・ｃｍ以上１００Ω・ｃｍ以下であることがより好ましい。
【００２１】
また、本発明の多層配線基板は、上記のいずれかに記載の伝送線路構造を含むことを特徴としている。
また、上記の多層配線基板において、前記第一積層部が電源デカップリングコンデンサであることがより好ましい。
また、上記の多層配線基板において、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドが設けられ、前記表面実装用パッドのうち少なくとも一部が第一導体パターンまたは第二導体パターンと電気的に接続されていることがより好ましい。
【００２２】
また、上記の多層配線基板において、第二導体層と第二絶縁体層とを交互に積層してなる第三積層部の最外層となる前記第二導体層に、外部に露出された二次実装用パッドを備えることがより好ましい。
また、本発明の半導体装置は、上記のいずれかに記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装したことを特徴としている。
また、本発明の半導体システムは、上記に記載の多層配線基板に、前記第二積層部の最外層となる前記導体層に外部に露出された表面実装用パッドを介して少なくとも一つの半導体集積回路を実装して半導体装置を構成し、前記半導体装置を前記二次実装用パッドを介して、第二半導体装置または第二多層配線基板に実装して構成したことを特徴としている。
【発明の効果】
【００２３】
本発明の伝送線路構造、多層配線基板、半導体装置、および半導体システムによれば、外形を維持しつつ、高速信号の伝送に適用可能な伝送路の形成、配線収容密度の向上、内蔵するＭＩＭコンデンサの電気容量の増大を実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態の多層配線基板の正面の断面図である。
【図２】図１中の切断線Ａ１−Ａ１の断面図である。
【図３】本発明の第２実施形態の多層配線基板の正面の断面図である。
【図４】図３中の切断線Ａ２−Ａ２の断面図である。
【図５】同多層配線基板を使用して構成した半導体装置の側面の断面図である。
【図６】本発明の第３実施形態の多層配線基板の正面の断面図である。
【図７】図６中の切断線Ａ３−Ａ３の断面図である。
【図８】同多層配線基板を使用して構成した半導体装置の側面の断面図である。
【図９】同多層配線基板を使用して構成した半導体システムの側面の断面図である。
【図１０】本発明の第４実施形態の多層配線基板の正面の断面図である。
【図１１】同多層配線基板の伝送線路構造のシミュレーションに用いたモデルの模式図である。
【図１２】同伝送線路構造のシミュレーションの結果を示す図である。
【図１３】同伝送線路構造のシミュレーションに用いたモデルの模式図である。
【図１４】同伝送線路構造のシミュレーションの結果を示す図である。
【図１５】同伝送線路構造のシミュレーションに用いたモデルの模式図である。
【図１６】同伝送線路構造のシミュレーションの結果を示す図である。
【図１７】従来の伝送線路構造の一例を示す要部の断面図である。
【図１８】従来の伝送線路構造の他の例を示す要部の断面図である。
【図１９】従来の伝送線路構造の他の例を示す要部の断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明による伝送線路構造と、それを用いた多層配線基板、半導体装置、半導体システム、および、これらの製造方法を説明する。なお、下記に記載した実施形態は、発明の概念を説明するため便宜的に取り上げたものであり、何ら発明の実施形態を限定するものではない。
【００２６】
（第１実施形態）
図１に示すように、本実施形態の多層配線基板１は、板状に形成された基材１０と、基材１０の一方の面１０ａに設けられた第一積層部２０と、第一積層部２０に設けられた第二積層部３０と、基材１０の他方の面１０ｂに設けられた第三積層部４０とを備えている。
なお、図１は、後述する導体パターン３５ａ、３５ｂの長手方向に直交する断面となっている。
【００２７】
基材１０には、図２に示すように基材１０の厚さ方向Ｄ１に貫通して一方の面１０ａと他方の面１０ｂとを電気的に接続する貫通電極１１が形成されている。
図１に示すように、第一積層部２０には、電源電位に接続された電源導体層２１、第一誘電体層２２、接地電位に接続されたＧＮＤ導体層２３、および第二誘電体層２４が、一方の面１０ａ側から電源導体層２１、第一誘電体層２２、ＧＮＤ導体層２３、第二誘電体層２４の順で積層されている。
なお、第一積層部２０の電源導体層２１、第一誘電体層２２、およびＧＮＤ導体層２３で、ＭＩＭコンデンサ２６を構成する（図２参照。）。
第二積層部３０には、導体層３１および絶縁体層３２が、組にして交互に２組積層されている。すなわち、第二誘電体層２４には、導体層３３、絶縁体層３４、導体層（第一配線導体層、第二配線導体層）３５、および絶縁体層３６が、第二誘電体層２４側から導体層３３、絶縁体層３４、導体層３５、絶縁体層３６の順で積層されている。
【００２８】
導体層３５には、信号伝送に用いられる導体パターン（第一配線）３５ａ、および、導体パターン３５ａに対して基準電位を提供する導体パターン（第二配線）３５ｂが形成されている。すなわち、導体パターン３５ａ、３５ｂは、同一の導体層３５に互いにほぼ平行に延びるように配され、配線として用いられている。言い換えれば、厚さ方向Ｄ１に平行に見たときに、導体パターン３５ａと導体パターン３５ｂとが重なり合う部分の幅が０に設定されている。
導体パターン３５ａ、３５ｂの長手方向に直交する断面は、それぞれ矩形状に形成されている。導体パターン３５ａ、３５ｂの厚さは、導体層３５の厚さと等しくなっている。
導体パターン３５ａおよび導体パターン３５ｂで配線ペア５１を構成し、導体パターン３５ａ、３５ｂは、導体パターン３５ａ、３５ｂの周辺の絶縁体層３２とともに、伝送線路構造５２を構成する。
伝送線路構造５２は、特性インピーダンス５０Ω（オーム）（公差１０％）のシングルエンド伝送線路として用いられる。導体パターン３５ａを信号伝送に利用し、導体パターン３５ｂは接地電位に接続する。
導体層３５には、導体パターン３５ａ、３５ｂ以外にも、導体パターン３５ｃ、３５ｄが形成されている。
【００２９】
図２に示すように、絶縁体層３６には導体層３５の一部を露出させるように開口部３６ａが形成されている。導体層３５における開口部３６ａから外部に露出された部分は、表面実装用パッド３５ｅとして用いることができる。
【００３０】
第三積層部４０には、図１に示すように、第二導体層４１および第二絶縁体層４２が、組にして交互に２組積層されている。すなわち、第三積層部４０には、第二導体層４３、第二絶縁体層４４、第二導体層４５、および第二絶縁体層４６が、他方の面１０ｂ側から第二導体層４３、第二絶縁体層４４、第二導体層４５、第二絶縁体層４６の順で積層されている。
図２に示すように、第二絶縁体層４６には第二導体層４５の一部を露出させるように開口部４６ａが形成されている。第二導体層４５における開口部４６ａから外部に露出された部分は、二次実装用パッド４５ａとして用いることができる。
【００３１】
第一積層部２０、第二積層部３０、および第三積層部４０は、図２に示す貫通電極１１、ビアホール５３、および、不図示の別の貫通電極により電気的に接続されている。具体的には、導体パターン３５ａは貫通電極１１などを介して、表面実装用パッド３５ｅ、第二導体層４３および二次実装用パッド４５ａと電気的に接続されている。
【００３２】
次に、以上のように構成された多層配線基板１の特性インピーダンスを、シミュレーションによって検証した。
各層の物性や厚さを、表１に示す。
【００３３】
【表１】
0006028297.tif 000002
【００３４】
表１の条件の下で、導体パターン３５ａを基準電極とするシングルエンド伝送線路を設計したところ、図１に示す導体パターン３５ａの幅Ｗ１、および導体パターン３５ｂの幅Ｗ２はそれぞれ７６．５μｍ、導体パターン３５ａと導体パターン３５ｂとの距離Ｓは４０μｍと算出された。
これにより、伝送線路構造５２の図１に示す断面における導体パターン３５ａ、３５ｂの周囲の導体配置禁止領域の形状は、長軸４３３μｍ、短軸９８μｍの楕円と規定された。
この開口部最適化の結果、第一積層部２０には開口部を設ける必要がないことが分かった。なお、比較例として、開口部最適化を行わない構成をとった場合、第一積層部に幅３３８．２μｍの開口部が必要になると算出された。
【００３５】
以上、本発明の第１実施様態の多層配線基板１について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかし、いかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで、本発明を実施することは可能であった。
【００３６】
導体パターン３５ａ、３５ｂが同一の導体層３５に配され、厚さ方向Ｄ１に平行に見たときに導体パターン３５ａと導体パターン３５ｂとが重なり合う部分の幅が０に設定されている。このため、導体パターン３５ａ、３５ｂを厚さ方向Ｄ１に薄く構成することができる。
伝送線路構造５２の構成に必要な導体層３１と絶縁体層３２との数を削減できるため、製造コストを低減させることができる。
【００３７】
基材１０に貫通電極１１が形成されているため、基材１０における一方の面１０ａおよび他方の面１０ｂに信号伝送用の配線などを配置することができる。さらに、基材１０の他方の面１０ｂに第三積層部４０を形成したときに、第三積層部４０に信号伝送用の配線だけでなく、電源・接地電位供給用の導体パターンなども多数形成できる。
貫通電極１１は導体パターン３５ａに電気的に接続されているため、導体パターン３５ａにより伝送される信号を基材１０の他方の面１０ｂにも伝送することができる。
多層配線基板１は第三積層部４０を備え、第二導体層４３は貫通電極１１と電気的に接続されている。このため、基材１０の一方の面１０ａだけでなく他方の面１０ｂにも第二導体層４１を有する積層部を設けることができる。そして、第三積層部４０の第二導体層４３を基材１０の一方の面１０ａと電気的に接続して信号の伝送などを行うことができる。
【００３８】
なお、本実施形態では、基材１０については、液晶ポリマーやフッ素樹脂などの有機材料、ガラスをはじめとする無機材料を自由に選択できる。また、層間の電気的接続は、ビアホールやコンフォーマルスルーホールではなく導電ペーストビアで確保できるほか、電磁結合など、機械的に接触しない手法で接続させたとしても、多層配線基板を製造する際に、多層配線基板の機能に支障は何も生じなかった。第一積層部２０の形成においても、導体層・誘電体層の形成にスパッタリングや低温ＣＶＤなどを用いることは可能であった。
【００３９】
また、本実施形態では、第一誘電体層２２の誘電率を、第二誘電体層２４および絶縁体層３２の誘電率より大きくすることが好ましい。このように構成することで、第一積層部２０をＭＩＭコンデンサ２６、さらに好ましくは、電源デカップリングコンデンサとして使用した際の容量を増加させることができる。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態について図３から図５を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図３に示すように、本実施形態の多層配線基板２は、前記第１実施形態の多層配線基板１の基材１０、第二積層部３０、および第三積層部４０に代えて、基材７０、および第二積層部８０を備えている。
【００４１】
基材７０は、シリコンなどの半導体材料で形成されたベース７１と、ベース７１の表面に形成された能動素子領域７２と、能動素子領域７２を覆って保護する絶縁皮膜（皮膜）７３とを有している。
能動素子領域７２は、不図示の能動素子と受動素子、および、能動素子と受動素子とを接続する配線を含むものである。
【００４２】
第二積層部８０は、第二積層部３０の絶縁体層３６に導体層８１および絶縁体層８２が積層された構成となっている。
導体パターン３５ａ、３５ｂの近傍には、導体パターン３５ａ、３５ｂ以外の導体層３１の配置を禁止する導体配置禁止領域が設定される。導体パターン３５ａの幅をＷ１、導体パターン３５ａ、３５ｂの距離をＳ、導体パターン３５ａ、３５ｂの厚さをｔとするとき、導体配置禁止領域は、「第一および第二の導体パターンの断面の重心を焦点とし、二つの軸の長さがそれぞれ（６Ｓ＋Ｗ１）の式で求められる値、（２Ｓ＋ｔ）の式で求められる値である楕円形の領域」と定義される。
伝送線路構造５２は、特性インピーダンス８５Ω（公差１０％）のシングルエンド伝送線路として用いる。導体パターン３５ａを信号伝送に利用し、導体パターン３５ｂは電源電位に接続する。
【００４３】
多層配線基板２には、伝送線路構造５２や、図４に示すＭＩＭコンデンサ２６のほか、導体層３５を用いてインダクタ９１が形成されたり、導体層８１を用いてスタブ９２が形成されたりしている。これら伝送線路構造５２などの受動部品は、多層配線基板２の機能の一部を担っている。絶縁体層８２には、導体パターン３５ａ、３５ｂの端部近傍となる位置に開口部８２ａが形成されている。導体層８１における開口部８２ａから外部に露出された部分は、表面実装用パッド８１ａとなっている。
【００４４】
次に、以上のように構成された多層配線基板２の特性インピーダンスを、シミュレーションによって検証した。
各層の厚さや物性を、表２に示す。
【００４５】
【表２】
0006028297.tif 000003
【００４６】
表２の条件の下でシングルエンド伝送線路を設計したところ、導体パターン３５ａの幅Ｗ１、および導体パターン３５ｂの幅Ｗ２はそれぞれ５．７μｍ、導体パターン３５ａと導体パターン３５ｂとの距離Ｓは４．７μｍと算出された。
これにより、伝送線路構造５２の図３に示す断面における導体パターン３５ａ、３５ｂの周囲の導体配置禁止領域の形状は長軸４４．３μｍ、短軸１０．９μｍの楕円と規定された。
この開口部最適化の結果、第一積層部２０に設けられる開口部の幅は２９．８μｍとなった。一方、比較例である開口部最適化を行わない構成では、第一積層部の開口部幅として３３．６μｍが必要になると算出された。すなわち、開口部最適化を行うことによって、第一積層部２０の開口部幅を約８８％に削減できることが確認された。
【００４７】
なお、本実施形態の多層配線基板２は、図５に示すように、多層配線基板２に対応する多層配線補助基板７を別途用意し、この多層配線補助基板７に多層配線基板２を鉛フリーはんだによるバンプ９７で接続して実装することで、半導体装置３を構成することができる。
【００４８】
以上説明したように、本実施形態の多層配線基板２によれば、内蔵するＭＩＭコンデンサ２６の電気容量の増大を実現できる。
また、ベース７１を覆う絶縁皮膜７３を形成することで、基材７０の直流電流に対する絶縁性を確保することができる。半導体の基材７０の導電率の高低は問わないため、第一積層部２０の導体層２１、２３で信号伝送に伴う電磁界を遮断できる。これにより、高価な高抵抗ウエハを用いる必要がなくなるため、伝送線路構造５２の製造コストを低減できる。
【００４９】
以上、本発明の第２実施様態について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかしいかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで発明を実施することが可能であった。
例えば、能動素子が形成される基材７０として、シリコンなどの単体半導体材料や窒化ガリウムのような化合物の半導体材料が利用可能であるし、基材７０の代わりに有機半導体材料によるトランジスタが形成された有機基板を用いることもできる。
また、第一積層部２０および第二積層部８０において、導体層をスクリーン印刷やインクジェット方式で形成したり、誘電体層や絶縁体層を各種印刷手法で形成したりすることも可能である。
【００５０】
（第３実施形態）
次に、本発明の第３実施形態について図６から図９を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
本実施形態の多層配線基板４は、図６に示すように、前記第１実施形態の多層配線基板１の第二積層部３０に代えて、第二積層部１００を備えている。
【００５１】
第二積層部１００では、導体パターン８１ｂは導体層８１に形成され、導体パターン３５ｂは導体層３５に形成されている。すなわち、導体パターン８１ｂ、３５ｂは、異なる導体層に配されている。基材１０の厚さ方向Ｄ１に平行に見たときに、導体パターン８１ｂと導体パターン３５ｂとは重なり合うように形成されている。
導体パターン８１ｂの長手方向に直交する断面は、矩形状に形成されている。導体パターン８１ｂの厚さは、導体層８１の厚さと等しくなっている。
導体パターン８１ｂおよび導体パターン３５ｂで配線ペア１１１を構成し、導体パターン８１ｂ、３５ｂは、導体パターン８１ｂ、３５ｂの周辺の絶縁体層とともに、伝送線路構造１１２を構成する。
【００５２】
導体パターン８１ｂ、３５ｂの近傍に、前記導体パターン以外の導体の配置を禁止する導体配置禁止領域を設定する。導体パターン８１ｂの幅をＷ１、厚さをｔ１、導体パターン３５ｂの幅をＷ２、厚さをｔ２、絶縁体層３６の厚さをｔ１１とそれぞれ規定する。このとき、導体配置禁止領域は、「導体パターン８１ｂの断面の重心を焦点とし、二つの軸の長さがそれぞれ（６ｔ１１＋Ｗ１）の式で求められる値、（２ｔ１１＋ｔ１）の式で求められる値である楕円形の領域」、および「導体パターン３５ｂの断面の重心を焦点とし、二つの軸の長さがそれぞれ（６ｔ１１＋Ｗ２）の式で求められる値、（２ｔ１１＋ｔ２）の式で求められる値である楕円形の領域」と定義される。
導体パターン３５ｂは、所定の信号が送信される導体パターン８１ｂに対して反転信号伝送に用いられる。伝送線路構造１１２は、差動インピーダンス１００Ω（公差１０％）の差動信号伝送用の線路として用いられる。
【００５３】
図７に示すように、基材１０には、第一積層部２０および第二積層部１００と、第三積層部４０とを電気的に接続する貫通電極１４が形成されている。
絶縁体層８２には、導体層８１の一部を露出させるように開口部８２ａが形成されている。同様に、第二絶縁体層４６には、第二導体層４５の一部を露出させるように開口部４６ａが形成されている。
導体層８１における露出した部分は、導体パターン８１ｂ、３５ｂに電気的に接続される表面実装用パッド８１ｃ、電源導体層２１に接続される電源実装用パッド８１ｄ、ＧＮＤ導体層２３に接続されるＧＮＤ実装用パッド８１ｅとされる。第二導体層４５における露出した部分は、二次実装用パッド４５ａとして用いることができる。
【００５４】
次に、以上のように構成された多層配線基板４の特性インピーダンスを、シミュレーションによって検証した。
各層の厚さや物性を、表３に示す。
【００５５】
【表３】
0006028297.tif 000004
【００５６】
表３の条件の下で差動伝送線路を設計したところ、図６に示す導体パターン８１ｂの幅Ｗ１は１０μｍ、導体パターン３５ｂの幅Ｗ２は８μｍと算出された。
これにより、導体配置禁止領域の形状は、長軸８０μｍ、短軸４６μｍの楕円と規定された。
この開口部最適化の結果、第一積層部２０に設けられる開口部の幅は２８．６μｍとなった。一方、比較例である特許文献１のような開口部最適化を行わない構成では、第一積層部の開口部幅は７０μｍになると算出された。すなわち、開口部最適化を行うことによって、第一積層部２０の開口部幅を約４０％に削減できることが確認された。
【００５７】
なお、本実施形態の多層配線基板４は、図８に示すように、金バンプ１１７により半導体集積回路８を実装することで、半導体装置５を構成することができる。
この場合、半導体集積回路８の信号ピン１２１は表面実装用パッド８１ｃに、電源ピン１２２は電源実装用パッド８１ｄに、ＧＮＤピン１２３はＧＮＤ実装用パッド８１ｅにそれぞれ接続されている。このように実装することで、第一積層部２０を半導体集積回路８に対して電源デカップリングコンデンサとして機能させることができる。
【００５８】
さらに、図９に示すように、半導体装置５を、これに対応するパターンを備えた別の多層配線基板（第二多層配線基板）９に対して、二次実装用パッド４５ａと鉛フリーはんだバンプ１１８を介して実装することで、半導体システム６を構成することができる。
【００５９】
以上、本発明の第３実施様態について、当業者にとって一般的と思われる材料を用いて実現する手法を説明した。しかしいかなる材料や工法を採用しようとも、本発明の本質である、開口部の形状の最適化という特質を保持したままで発明を実施することが可能であった。そして、本実施形態の多層配線基板４によれば、内蔵するＭＩＭコンデンサの電気容量の増大を実現できる。
厚さ方向Ｄ１に平行に見たときに、導体パターン８１ｂと導体パターン３５ｂとは重なり合うように形成されていることで、導体パターン８１ｂ、３５ｂを基材１０の一方の面１０ａに平行な平行方向Ｄ２にコンパクトに形成するとともに、配線配置密度を高めることができる。
【００６０】
なお、本実施形態では、基材１０として導電率が０．１４Ω・ｃｍであるメカニカルグレードのシリコンウエハを用いた。しかし、基材の導電率は、０．００１Ω・ｃｍ以上１００Ω・ｃｍ以下の所望の値のものを好適に用いることができる。
また、例えば、第一積層部２０の形成は、真空プロセスではなく、ダマシン法や印刷プロセスで実施してもよい。基材１０についても、本実施形態では半導体製シリコンウエハを用いるとしたが、任意の樹脂基材や高抵抗性半導体ウエハも当然使用可能である。また、貫通電極１４の形成も、別の多層配線基板９への実装において好適ではあるものの、必須ではない。二次実装用パッドを導体層８１上に設け、この二次実装用パッドと多層配線基板９をワイヤボンディングで接続することでも、本実施形態と同等の機能の半導体装置を得ることができる。
【００６１】
本実施形態では、多層配線基板４に１つの半導体集積回路８を実装して半導体装置５を構成したが、多層配線基板４に２つ以上の半導体集積回路を実装して半導体装置を構成してもよい。
半導体装置５を多層配線基板９に実装して半導体システム６を構成したが、半導体装置５を、この半導体装置５とは別の半導体装置（第二半導体装置）に実装して半導体システムを構成してもよい。
【００６２】
（第４実施形態）
次に、本発明の第４実施形態について図１０から図１６を参照しながら説明するが、前記実施形態と同一の部位には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。
図１０に示すように、本実施形態の多層配線基板２Ａは、前記第２実施形態の多層配線基板２の第二積層部８０に代えて第二積層部１３０を備えている。
本実施形態の第二積層部１３０は、導体層（第一配線導体層）８１に形成された導体パターン（第一配線）８１ｂと、導体層（第二配線導体層）３５に形成された導体パターン（第二配線）３５ｂとを有している。
この例では、導体パターン８１ｂおよび導体パターン３５ｂは、基材７０の厚さ方向Ｄ１に重ならず、基材７０の一方の面７０ａに平行な平行方向Ｄ２に位置をずらして配置されている。
導体パターン８１ｂは信号伝送に用いられ、導体パターン３５ｂは導体パターン８１ｂに対して基準電位を提供するものとなっている。
【００６３】
ここで、以下に説明するように、いくつかの規定を行う。
まず、導体パターン８１ｂの幅をＷ１、厚さをｔ１、導体パターン３５ｂの幅をＷ２、厚さをｔ２とする。導体パターン８１ｂと導体パターン３５ｂとの厚さ方向Ｄ１の距離をＳｘ、導体パターン８１ｂと導体パターン３５ｂとの平行方向Ｄ２の距離をＳｙ、下記の式（１）で求められるＳｘとＳｙとの二乗平均（Ｓｘを２乗したものとＳｙを２乗したものとの和の平方根）をＳと規定する。
【００６４】
【数１】
0006028297.tif 000005
【００６５】
なお、このとき、導体パターン８１ｂと導体パターン３５ｂとの距離（導体パターン８１ｂの外周と導体パターン３５ｂの外周との距離）もＳとなる。
【００６６】
続いて、第一楕円Ｅ１０、第二楕円Ｅ２０、第一境界線Ｒ１１、第二境界線Ｒ１２、第二積層部近接点Ｐ１、電源導体層近接点Ｐ２、およびＧＮＤ導体層近接点Ｐ３を規定する。
【００６７】
第一楕円Ｅ１０は、平行方向Ｄ２に沿った第一軸Ｅ１１、および、厚さ方向Ｄ１に沿った第二軸Ｅ１２を有するように設定される。すなわち、一般的には、第一軸Ｅ１１および第二軸Ｅ１２の一方が第一楕円Ｅ１０の長軸となり、他方が短軸となる。
第一軸Ｅ１１の長さは、（６Ｓ＋Ｗ１）の式で求められる値であり、第二軸Ｅ１２の長さは、（２Ｓ＋ｔ１）の式で求められる値である。
第一楕円Ｅ１０は、第一軸Ｅ１１と第二軸Ｅ１２との交点Ｅ１３が、導体パターン８１ｂの重心を通り厚さ方向Ｄ１に延びる直線Ｍ６と、導体層８１を厚さ方向Ｄ１に２等分する直線Ｍ７との交点に位置するように配置されている。本実施形態では、導体パターン８１ｂの厚さは、導体パターン８１ｂ以外の導体層８１の厚さに等しく、導体パターン８１ｂの断面は矩形状に形成されているため、交点Ｅ１３は導体パターン８１ｂの重心に配置される。
【００６８】
同様に、第二楕円Ｅ２０は、平行方向Ｄ２に沿った第三軸Ｅ２１、および、厚さ方向Ｄ１に沿った第四軸Ｅ２２を有するように設定される。すなわち、一般的には、第三軸Ｅ２１および第四軸Ｅ２２の一方が第二楕円Ｅ２０の長軸となり、他方が短軸となる。
第三軸Ｅ２１の長さは、（６Ｓ＋Ｗ２）の式で求められる値であり、第四軸Ｅ２２の長さは、（２Ｓ＋ｔ２）の式で求められる値である。
第二楕円Ｅ２０は、第三軸Ｅ２１と第四軸Ｅ２２との交点Ｅ２３が、導体パターン３５ｂの重心を通り厚さ方向Ｄ１に延びる直線Ｍ８と、導体層３５を厚さ方向Ｄ１に２等分する直線Ｍ９との交点に位置するように配置されている。本実施形態では、導体パターン３５ｂの厚さは、導体パターン３５ｂ以外の導体層３５の厚さに等しく、導体パターン３５ｂの断面は矩形状に形成されているため、交点Ｅ２３は導体パターン３５ｂの重心に配置される。
【００６９】
第一境界線Ｒ１１は、厚さ方向Ｄ１に見て、導体パターン８１ｂおよび導体パターン３５ｂの平行方向Ｄ２における一方Ｄ２１の端部から一方Ｄ２１に３Ｓ離間した位置に規定される。この例では、導体パターン３５ｂより導体パターン８１ｂの方が一方Ｄ２１側に配置されているため、第一境界線Ｒ１１は、導体パターン８１ｂの一方Ｄ２１の端部から一方Ｄ２１に３Ｓ離間した位置に規定される。
同様に、第二境界線Ｒ１２は、厚さ方向Ｄ１に見て、導体パターン８１ｂおよび導体パターン３５ｂの平行方向Ｄ２における他方Ｄ２２の端部から他方Ｄ２２に３Ｓ離間した位置に規定される。この例では、導体パターン８１ｂより導体パターン３５ｂの方が他方Ｄ２２側に配置されているため、第二境界線Ｒ１２は、導体パターン８１ｂの他方Ｄ２２の端部から他方Ｄ２２に３Ｓ離間した位置に規定される。
【００７０】
第二積層部近接点Ｐ１とは、導体パターン８１ｂ、３５ｂを除いて、導体層８１および導体層３５に挟まれていない導体層３１の中で、導体パターン８１ｂとの距離が最も近い点のことである。
ここで、導体層８１および導体層３５に挟まれていない導体層３１とは、導体層３１の中で、導体層８１および導体層３５を除いた、導体層８１および導体層３５の外側に配される導体層３１のことを意味する。
本実施形態では、導体層８１および導体層３５に挟まれていない導体層３１は導体層３３だけであるため、第二積層部近接点Ｐ１は、導体層３３の中で導体パターン８１ｂとの距離が最も近い点として規定される。
【００７１】
電源導体層近接点Ｐ２とは、電源導体層２１の中で導体パターン８１ｂとの距離が最も近い点のことである。
また、ＧＮＤ導体層近接点Ｐ３とは、ＧＮＤ導体層２３の中で導体パターン８１ｂとの距離が最も近い点のことである。
以上のように規定された第一楕円Ｅ１０、第二楕円Ｅ２０、第一境界線Ｒ１１、第二境界線Ｒ１２、第二積層部近接点Ｐ１、電源導体層近接点Ｐ２、およびＧＮＤ導体層近接点Ｐ３に対して、多層配線基板２Ａでは、全ての近接点Ｐ１、Ｐ２、Ｐ３が、第一楕円Ｅ１０および第二楕円Ｅ２０のそれぞれの外部に配置され、さらに、全ての近接点Ｐ１、Ｐ２、Ｐ３が第一境界線Ｒ１１と第二境界線Ｒ１２との間に配置されている。
【００７２】
以上のように構成され製造される多層配線基板２Ａの配線収容密度、および、内蔵するＭＩＭコンデンサの電気容量を電磁界シミュレーションにより検討した。
本実施形態の多層配線基板２Ａでは、導体パターン８１ｂおよび導体パターン３５ｂは異なる導体層３１に配置されているが、以下では、これらの導体パターン８１ｂ、３５ｂが同一の導体層３１に配置されている場合で説明する。
【００７３】
シミュレーションの第一段階として、前記導体パターン８１ｂ、３５ｂ以外の導体表面に生じる電界強度の閾値を定めた。
図１１は、電界強度の閾値の算出に用いた伝送線路構造１４１のモデルの模式図である。基材１０（比誘電率３．１、厚み１ｍｍ）の表面に導体パターン８１ｂ、３５ｂからなる銅配線ペアと、導体層３１が設置されている。このモデルでは、導体パターン８１ｂ、３５ｂは、同一の導体層３１に形成されている。導体パターン８１ｂは信号伝送に、導体パターン３５ｂおよび導体層３１は設置電位供給にそれぞれ用いることとした。これによって、伝送線路構造１４１はシングルエンド伝送路としてはたらく。両導体パターン８１ｂ、３５ｂの幅は１５２μｍ、導体パターン８１ｂと導体パターン３５ｂとの距離Ｓは２５μｍとした。
【００７４】
この条件のもと、導体層３１と導体パターン８１ｂとの距離ｄを変化させたときの、伝送線路構造１４１の特性インピーダンス、および導体層３１の表面における電界強度の最大値を算出した。解析結果を図１２に示す。プロットの横軸は前記距離ｄを導体パターン８１ｂ、３５ｂの距離Ｓで規格化した値（距離ｄを距離Ｓで除した値。）、縦軸は、導体層３１の表面における電界強度（左側）、および特性インピーダンス（右側）である。導体層３１と導体パターン８１ｂとが近接して距離ｄが小さくなるにつれて電界強度は上昇し、特性インピーダンスは低下することが分かる。
【００７５】
電界強度の閾値は、距離ｄが距離Ｓの３倍である場合の電界強度に定めることとした。公知の技術として、導体パターン間の距離がＳである伝送線路構造を複数近接させる際に、誘導電流によるクロストークを抑制するために伝送線路構造どうしの距離を３Ｓとすることが行われている（高速ボード・レイアウト・レイアウトガイドライン（アルテラ社の文献）、および、特性インピーダンス基板製造基準書（株式会社インフローの文献）を参照。）。これは、導体パターンから距離Ｓの３倍以上離れた導体に高速信号が誘起する電流は十分に小さいためである。
【００７６】
この閾値を参照して、導体パターン８１ｂに対して、配線ペア以外の導体が近接できる最小の距離を定めた。
図１３は、導体パターンに対して厚さ方向に配された導体が近接できる最小の距離をシミュレーションから求める際に用いた伝送線路構造１４３の模式図である。距離ｄが距離Ｓの３倍である条件における図１１の伝送線路構造１４１に、さらに導体層３１ａを備えた構造である。導体パターン８１ｂと導体層３１ａとの厚さ方向の距離はｈと定義した。
【００７７】
図１３に示すモデルにおいて、距離ｈが変化したときの導体層３１ａ表面の電界強度の最大値、ならびに特性インピーダンスを算出した結果を図１４に示す。図１４におけるプロットの見方は図１２と同じであるほか、図１１に示す伝送線路構造１４１のモデルにおいて、距離ｄが距離Ｓの３倍であるときの導体層３１の表面電界強度を破線αで示した。図１４に表されているとおり、導体層３１ａの表面に生じる電界は、距離ｈが距離Ｓに等しくなったときに破線αの示す値に達する。すなわち、導体パターン８１ｂと厚さ方向に隣り合う導体層３１ａについては、距離ｈが距離Ｓに等しくなるまで近接させても、高速信号の損失を十分に抑制できる。
またこの時、伝送線路構造１４３の特性インピーダンスは４５．１Ωであり、導体を近接させたことによる特性インピーダンスの変動は初期値の１０％未満に抑えることができた。
【００７８】
図１５は、導体パターン８１ｂに対して厚さ方向と平行方向との間の方向で近接する導体と、導体パターン８１ｂとの距離の最小値を算出する際に用いた伝送線路構造１４５のモデルの模式図である。伝送線路構造１４５は、図１３に示した伝送線路構造１４３において距離ｈを距離Ｓに等しくするとともに、厚さ方向において導体パターン８１ｂと導体層３１ａとの間の位置に導体層３１ｂをさらに備えている。伝送線路構造１４５を基材１０の厚さ方向に透視したとき、導体層３１ｂは導体層３１よりも導体パターン８１ｂ側にせり出しており、そのせり出し分の長さをＬと定めた。
【００７９】
図１６は、図１５に示した伝送線路構造１４５において、厚さ方向のある位置に設置された導体層３１ｂのせり出し長さＬと、導体層３１ｂの表面に生じる電界強度の最大値を算出したシミュレーション結果の一例である。プロット上には、図１１の伝送線路構造１４１のモデルにおいて、距離ｄが距離Ｓの３倍であるときの導体層３１の表面電界強度を破線αで示した。
導体層３１ｂの厚さ方向の位置、ならびにせり出し長さＬについて複数の水準を設けて上述のシミュレーションを繰り返した結果、発明者らは、導体層３１は導体パターン８１ｂに対して楕円形の第一楕円Ｅ１０まで近接できることを見出した。
【００８０】
高速信号の伝送特性改善は、前記配線ペアをなす導体パターン８１ｂ、３５ｂが、互いにもっとも近接する導体として形成されることによって実現できる。このとき、導体パターン８１ｂ、３５ｂは電気的に強く結合し、第一積層部２０および第二積層部１３０に含まれる導体との電気的結合は弱くなる。
本実施形態の多層配線基板２Ａでは、第二積層部近接点Ｐ１、電源導体層近接点Ｐ２、およびＧＮＤ導体層近接点Ｐ３を、第一楕円Ｅ１０および第二楕円Ｅ２０の外部に配置するとともに、全ての近接点Ｐ１、Ｐ２、Ｐ３を第一境界線Ｒ１１と第二境界線Ｒ１２との間に配置している。このように構成したことによる第一の効果として、伝送線路構造の特性インピーダンスが安定するため、伝送線路構造における信号の反射が抑制され、信号の伝送効率が向上する。
第二の効果として導体パターン８１ｂ、３５ｂからのクロストークを抑え、伝送線路構造からの放射ノイズを抑制できる。前記配線ペア間に強い電気的結合が存在することから、高速信号の電磁界を前記配線ペア間の狭い領域に閉じ込めて、伝送線路構造の外への電磁界の漏洩を防ぐことができる。
第三の効果として、高速信号の損失を抑制できる。これは、第一積層部２０および第二積層部１３０に含まれる導体である電源導体層２１、ＧＮＤ導体層２３、および導体層３１との電気的な結合が弱まることから、これらの導体に誘起されるリターン電流・渦電流が抑制されるためである。
【００８１】
他方、配線ペアをなす導体パターン８１ｂ、３５ｂと、第一積層部２０および第二積層部１３０に含まれる導体との間に設けるべき距離の範囲を明示しているため、必要以上に電源導体層２１、ＧＮＤ導体層２３、および導体層３１を前記配線ペアから離隔することが避けられる。これにより、一つの伝送線路構造を形成するために必要な面積を抑制できるため、多層配線基板、半導体装置、半導体システムの配線収容密度の向上やＭＩＭコンデンサの面積の増大（つまり電気容量の増大）が可能となる。
【００８２】
また、上記のように構成されていることで、（１）伝送線路構造の特性インピーダンス制御、（２）伝送効率の向上、（３）十分な容量のＭＩＭコンデンサの形成という三つの要求を全て満たすことができる。
（１）の伝送線路構造の特性インピーダンス制御は、信号伝送に用いる導体パターン８１ｂと導体パターン３５ｂとによる配線ペアを互いに近接させ、密な電気的結合を持たせることで実現する。
（２）の伝送特性の向上、および、（３）の十分な容量のＭＩＭコンデンサの形成は、第二積層部１００に属する導体層８１、３５、ならびに、導体層８１、３５に挟まれる導体層３１においては、信号伝送用の導体パターン８１ｂに対してそれ以外の導体を十分に離隔する一方、上記以外の導体層３１では、導体パターン８１ｂと、それ以外の導体との距離を、伝送特性に影響が出ない範囲で短縮することで両立可能となる。
【００８３】
なお、本実施形態では、第一楕円Ｅ１０および第二楕円Ｅ２０のそれぞれの外部であって第一境界線Ｒ１１と第二境界線ｒ１２との間に、全ての近接点Ｐ１、Ｐ２、Ｐ３が配置されているとしたが、これに限ることなく、第二積層部近接点Ｐ１、電源導体層近接点Ｐ２、およびＧＮＤ導体層近接点Ｐ３の少なくとも１つがこの領域に配置されていればよい。
また、多層配線基板２Ａは、第２実施形態および第３実施形態の多層配線基板と同様に、半導体装置や半導体システムを構成することができる。
【００８４】
本実施形態では、本来は、導体パターン８１ｂ、３５ｂの長手方向に直交する断面において、楕円Ｅ１０、Ｅ２０に代えて、導体パターン８１ｂ、３５ｂの重心をそれぞれ焦点とする楕円（以下、「傾斜楕円」と称する。）を規定し、全ての近接点Ｐ１、Ｐ２、Ｐ３がこの傾斜楕円の外部に配置されるように規定した方が、伝送線路構造をより小型に構成することができる。しかし、設計を容易なものとするため、および、この傾斜楕円が第一積層部まではみ出さないようにするために、本発明のような規定を行った。
なお、所定の信号が送信される導体パターン８１ｂに対して導体パターン３５ｂに反転信号を伝送することで導体パターン８１ｂ、３５ｂを差動信号伝送用の線路として用いてもよい。
【００８５】
以上、本発明の第１実施形態から第４実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の構成の変更なども含まれる。さらに、各実施形態で示した構成のそれぞれを適宜組み合わせて利用できることは、言うまでもない。
【符号の説明】
【００８６】
１、２、２Ａ、４  多層配線基板
３、５  半導体装置
６    半導体システム
８    半導体集積回路
９    多層配線基板（第二多層配線基板）
１０、７０  基材
１０ａ  一方の面
１０ｂ  他方の面
１１、１４  貫通電極
２０  第一積層部
２１  電源導体層
２２  第一誘電体層
２３  ＧＮＤ導体層
２４  第二誘電体層
３０、８０、１３０  第二積層部
３１、３３、８１  導体層
３２、３４、３６、８２  絶縁体層
３５  導体層（第一配線導体層、第二配線導体層）
３５ａ、８１ｂ  導体パターン（第一配線）
３５ｂ  導体パターン（第二配線）
４０  第三積層部
４１、４３、４５  第二導体層
４２、４４、４６  第二絶縁体層
４５ａ  二次実装用パッド
５１  配線ペア
５２、１４１、１４３、１４５  伝送線路構造
７３  絶縁皮膜（皮膜）
８１ａ、８１ｃ  表面実装用パッド
Ｄ１  厚さ方向
Ｄ２  平行方向
Ｅ１０  第一楕円
Ｅ１１  第一軸
Ｅ１２  第二軸
Ｅ１３、Ｅ２３  交点
Ｅ２０  第二楕円
Ｅ２１  第三軸
Ｅ２２  第四軸
Ｐ１  第二積層部近接点
Ｐ２  電源導体層近接点
Ｐ３  ＧＮＤ導体層近接点
Ｒ１１  第一境界線
Ｒ１２  第二境界線
【図１】
0006028297.tif 000006
【図２】
0006028297.tif 000007
【図３】
0006028297.tif 000008
【図４】
0006028297.tif 000009
【図５】
0006028297.tif 000010
【図６】
0006028297.tif 000011
【図７】
0006028297.tif 000012
【図８】
0006028297.tif 000013
【図９】
0006028297.tif 000014
【図１０】
0006028297.tif 000015
【図１１】
0006028297.tif 000016
【図１２】
0006028297.tif 000017
【図１３】
0006028297.tif 000018
【図１４】
0006028297.tif 000019
【図１５】
0006028297.tif 000020
【図１６】
0006028297.tif 000021
【図１７】
0006028297.tif 000022
【図１８】
0006028297.tif 000023
【図１９】
0006028297.tif 000024