(57)【特許請求の範囲】
【請求項１】
第１の導電層を覆って設けられた第１の絶縁層上に、半導体層と前記半導体層上の不純物を含む半導体層とを有する薄膜積層体を形成し、
前記薄膜積層体を覆って第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にエッチングマスクを形成し、
前記エッチングマスクを用いて前記第１の導電膜及び前記第２の導電膜をエッチングして、第２の導電層と前記第２の導電層上の第３の導電層とを形成し、
前記第３の導電層をサイドエッチングして、前記第２の導電層の一部を露出させつつ第４の導電層を形成し、
前記エッチングマスクと重畳していない部分の前記薄膜積層体に対してエッチングを行い、
前記エッチングマスクを除去し、
前記第１の絶縁層上、前記エッチングされた前記薄膜積層体上、前記第２の導電層上、及び前記第４の導電層上に第２の絶縁層を形成し、
前記第２の導電層の露出された部分と重畳するように、前記第２の絶縁層にコンタクト開口部を形成し、
前記第２の絶縁層上に、前記コンタクト開口部を介して前記第２の導電層の露出された前記部分と接続される第５の導電層を形成し、
前記エッチングマスクには、一画素につき複数の開口部が設けられており、
前記複数の開口部が形成される部分の前記エッチングマスクの最大幅は、前記第４の導電層が形成される際のサイドエッチング幅の２倍より小さいことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。また、液晶表示装置なども半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの半導体素子は、基板上に薄膜を形成し、該薄膜をフォトリソグラフィ法などにより所望の形状に加工することで作製される。このような作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）にも適用されている。フォトリソグラフィ法においてマスクの枚数を削減することは、工程の簡略化のために重要である。そのため、作製工程におけるマスクの枚数を削減するために、数多くの技術開発がなされている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５８９４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図２１（Ａ）乃至（Ｃ）には、液晶表示装置に設けられる従来の逆スタガ型薄膜トランジスタの一例を示す。図２１（Ａ）に示す薄膜トランジスタでは、基板５００上にゲート電極層５０２が設けられ、ゲート電極層５０２を覆ってゲート絶縁層５０４が設けられ、ゲート絶縁層５０４上に凹部を有する半導体層５０６が設けられ、半導体層５０６上に凹部と重畳しない不純物半導体層５０８が設けられ、少なくとも不純物半導体層５０８上の一部に接して、導電層５１０と導電層５１２と導電層５１４が積層されたソース電極及びドレイン電極層５１６が設けられ、ゲート絶縁層５０４、半導体層５０６、不純物半導体層５０８、ソース電極及びドレイン電極層５１６を覆ってパッシベーション層５１８が設けられ、パッシベーション層５１８上に画素電極層５２２が設けられ、導電層５１４と画素電極層５２２は開口部５２０を介して接続されている。
【０００５】
しかしながら、図２１（Ａ）に示す構造では、導電層５１４がＴｉ層である場合、半導体層５０６に凹部を形成する工程に、例えば、広く用いられているＣＦ４ガスを用いたエッチング工程を採用すると、Ｔｉ層から副生成物が生じ、開口部５２０においてソース電極及びドレイン電極層５１６と画素電極層５２２の間のコンタクト抵抗が非常に高くなるという問題がある。
【０００６】
そこで、ソース電極及びドレイン電極層をＴｉ層上にＡｌ層が設けられた２層の積層構造とすることも考えられる。
【０００７】
図２１（Ｂ）に示す薄膜トランジスタでは、基板６００上にゲート電極層６０２が設けられ、ゲート電極層６０２を覆ってゲート絶縁層６０４が設けられ、ゲート絶縁層６０４上に凹部を有する半導体層６０６が設けられ、半導体層６０６上に凹部と重畳しない不純物半導体層６０８が設けられ、少なくとも不純物半導体層６０８上の一部に接して、導電層６１０と導電層６１２が積層されたソース電極及びドレイン電極層６１６が設けられ、ゲート絶縁層６０４、半導体層６０６、不純物半導体層６０８、ソース電極及びドレイン電極層６１６を覆ってパッシベーション層６１８が設けられ、パッシベーション層６１８上に画素電極層６２２が設けられ、導電層６１２と画素電極層６２２は開口部６２０を介して接続されている。
【０００８】
しかしながら、図２１（Ｂ）に示す構造では、開口部６２０において露出される層がＡｌ層であると、例えば画素電極層６２２をＩＴＯ（インジウム錫酸化物）により形成した場合には、Ａｌ層とＩＴＯ層が接触し、一般に知られているように、電蝕が生じてしまう。従って、この場合にも該開口部におけるコンタクト抵抗が非常に高くなる。
【０００９】
従って、半導体層に凹部を形成する際にはＴｉ層が露出されておらず、半導体層に凹部を形成した後にＴｉ層を露出し、該Ｔｉ層をＩＴＯ層と接続させればよい。
【００１０】
図２１（Ｃ）に示す薄膜トランジスタでは、基板７００上にゲート電極層７０２が設けられ、ゲート電極層７０２を覆ってゲート絶縁層７０４が設けられ、ゲート絶縁層７０４上に凹部を有する半導体層７０６が設けられ、半導体層７０６上に凹部と重畳しない不純物半導体層７０８が設けられ、少なくとも不純物半導体層７０８上の一部に接して、導電層７１０と導電層７１２が積層されたソース電極及びドレイン電極層７１６が設けられ、ゲート絶縁層７０４、半導体層７０６、不純物半導体層７０８、ソース電極及びドレイン電極層７１６を覆ってパッシベーション層７１８が設けられ、パッシベーション層７１８上に画素電極層７２２が設けられ、導電層７１０上には導電層７１２が設けられていない領域を有し、導電層７１０と画素電極層７２２は開口部７２０を介して接続されている。
【００１１】
しかしながら、図２１（Ｃ）に示す薄膜トランジスタを作製するに際しては、導電層７１０上に導電層７１２が設けられていない領域を形成するために使用するマスクの枚数が一枚増加する。
【００１２】
そこで、本発明の一態様は、マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の一態様は、第１の導電層を覆って設けられた第１の絶縁層上に、第１の半導体層、第２の半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、前記薄膜積層体を覆って、第２の導電層及び第３の導電層となる積層導電膜を形成し、前記積層導電膜上にエッチングマスクを形成し、前記エッチングマスクを用いて、前記第２の導電層及び前記第３の導電層となる前記積層導電膜をエッチングして前記第２の導電層を形成し、前記エッチングされた前記積層導電膜の前記第３の導電層となる部分をサイドエッチングすることで前記第２の導電層の一部を露出させつつ前記第３の導電層を形成し、前記エッチングマスクと重畳しない部分において少なくとも前記第１の半導体層が残存し、且つ露出するように前記薄膜積層体をエッチングし、前記エッチングマスクを除去し、前記第１の絶縁層、前記エッチングされた薄膜積層体、前記第２の導電層、前記第３の導電層上に第２の絶縁層を形成し、前記第２の導電層の露出された部分と重畳して前記第２の絶縁層にコンタクト開口部を形成し、前記第２の絶縁層上に前記コンタクト開口部を介して前記第２の導電層の露出された前記部分に接続されるように第４の導電層を形成することを特徴とする半導体装置の作製方法である。
【００１４】
前記構成において、前記第１の半導体層は結晶性半導体層であり、前記第２の半導体層は非晶質半導体と微小半導体結晶粒を有する半導体層とすることが好ましい。
【００１５】
なお、前記構成において、第１の半導体層は必ずしも必要ではない。従って、本発明の一態様は、第１の導電層を覆って設けられた第１の絶縁層上に、半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、前記薄膜積層体を覆って、第２の導電層及び第３の導電層となる積層導電膜を形成し、前記積層導電膜上にエッチングマスクを形成し、前記エッチングマスクを用いて、前記第２の導電層及び前記第３の導電層となる前記積層導電膜をエッチングして前記第２の導電層を形成し、前記エッチングされた前記積層導電膜の前記第３の導電層となる部分をサイドエッチングすることで前記第２の導電層の一部を露出させつつ前記第３の導電層を形成し、前記エッチングマスクと重畳しない部分において前記半導体層が残存し、且つ露出するように前記薄膜積層体をエッチングし、前記エッチングマスクを除去し、前記第１の絶縁層、前記エッチングされた前記薄膜積層体、前記第２の導電層、前記第３の導電層上に第２の絶縁層を形成し、前記第２の導電層の露出された部分と重畳して前記第２の絶縁層にコンタクト開口部を形成し、前記第２の絶縁層上に前記コンタクト開口部を介して前記第２の導電層の露出された前記部分に接続されるように第４の導電層を形成することを特徴とする半導体装置の作製方法である。
【００１６】
なお、前記エッチングマスクは開口部を有しており、開口部の数は１つに限られない。エッチングマスクには格子形を形成する複数の開口部が設けられていてもよい。本発明の他の一態様は、第１の導電層と、前記第１の導電層を覆って設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた半導体層及び不純物半導体層により形成された薄膜積層体と、少なくとも前記薄膜積層体の不純物半導体層に接して設けられ、一部が格子形電極を形成する第２の導電層と、前記第２の導電層上の一部に設けられた第３の導電層と、前記第２の導電層上に設けられたコンタクト開口部を有する第２の絶縁層と、前記コンタクト開口部において前記第２の導電層と接続される第４の導電層と、を有し、前記第３の導電層の側面から前記第２の導電層の側面までの距離は概略一定であり、前記コンタクト開口部は、前記第２の導電層により設けられた前記格子形電極の交差部に設けられていることを特徴とする半導体装置である。
【００１７】
前記構成において、前記開口部の周囲の前記エッチングマスクの最大幅は、前記第３の導電層が形成される際のサイドエッチング幅の２倍より小さいことが好ましい。前記コンタクト開口部が形成される部分に前記第３の導電層が残らないようにすることで、前記第３の導電層と前記第４の導電層が接触しない構造とすることができるためである。例えば、前記第３の導電層がアルミニウム層であり、前記第４の導電層がＩＴＯ層である場合に、このような構成とすることで、これらの導電層が接触することにより生じる電触を防止することができる。なお、サイドエッチング幅とは、被エッチング層が残存する領域において、被エッチング層上層の端面から垂直な方向にエッチングにより除去される幅のことをいう。
【００１８】
前記構成において、前記エッチングマスクに設けられた前記複数の開口部のそれぞれの幅は、チャネル長と同じ大きさであることが好ましい。前記複数の開口部のそれぞれの幅は小さくすることが好ましく、薄膜トランジスタのチャネル長は形成可能な最小の幅とすることが一般的であるためである。更には、これらを露光機の最小露光サイズとするとよい。
【００１９】
前記構成において、前記第２の導電層はチタンにより形成され、前記第３の導電層はアルミニウムにより形成されており、前記第４の導電層はインジウム錫酸化物、インジウム亜鉛酸化物または酸化シリコンを添加したインジウム錫酸化物により形成されていることが好ましい。インジウム錫酸化物、インジウム亜鉛酸化物または酸化シリコンを添加したインジウム錫酸化物により形成することで、前記第４の導電層を画素電極として機能させることができ、前記第２の導電層をチタンにより形成することで、前記第２の導電層と前記第４の導電層の間に電蝕などを起こさせることなく、低いコンタクト抵抗で接続させることができ、前記第３の導電層をアルミニウムにより形成することで、前記第２の導電層と前記第３の導電層によって構成されるソース配線の抵抗も低いものとすることができるためである。
【００２０】
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
【００２１】
なお、本明細書中において、膜とは、後に加工されることが前提のものであって、被形成面上に概略一様に形成されたものをいう。層とは、膜を加工したもの、または、被形成面上に概略一様に形成されて後に加工しなくてもよいものをいう。
【発明の効果】
【００２２】
本発明の一態様によれば、マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置を作製することができる。
【００２３】
更には、本発明の一態様により、エッチングマスクに一画素につき複数の開口部を工夫して配することで、コンタクト開口部におけるコンタクト面積を十分に広いものとすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図２】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図４】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図５】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図６】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図７】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図８】図７の変形例を説明する断面図及び上面図。
【図９】図７の変形例を説明する断面図及び上面図。
【図１０】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１１】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１２】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１３】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１４】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１５】本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。
【図１６】図１５の変形例を説明する断面図及び上面図。
【図１７】図１５の変形例を説明する断面図及び上面図。
【図１８】本発明の一態様である半導体装置を説明する図。
【図１９】本発明の一態様である半導体装置を説明する図。
【図２０】本発明の一態様である半導体装置を説明する図。
【図２１】従来の半導体装置の作製方法を説明する断面図。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明において、寸法を論じる際には、下層と接している部分について考えるものとする。
【００２６】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置とその作製方法について説明する。なお、以下の説明において、図１（Ａ）乃至図７（Ａ）のそれぞれには、図１（Ｂ）乃至図７（Ｂ）のＸ−Ｙのそれぞれにおける断面図を示す。
【００２７】
まず、基板１００上に第１の導電層１０２を形成し、第１の導電層１０２を覆って第１の絶縁層１０４を形成する。次に、第１の絶縁層１０４上に第１の半導体膜１０６、第２の半導体膜１０８及び不純物半導体膜１１０をこの順に積層して形成し、不純物半導体膜１１０上にエッチングマスク１１１を形成する（図１（Ａ）及び（Ｂ））。
【００２８】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板１００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００２９】
第１の導電層１０２は、例えば、スパッタリング法を用いて第１の導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜などであるが、図示しない。）を形成し、第１の導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。なお、第１の導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、第１の導電層１０２は、少なくとも走査線とゲート電極を構成する。
【００３０】
第１の絶縁層１０４は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、第１の絶縁層１０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層１０４は、少なくともゲート絶縁層を構成する。
【００３１】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
【００３２】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
【００３３】
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３４】
なお、ここで、第１の絶縁層１０４の表面をＮ２Ｏガスにより発生させたプラズマに曝すことが好ましい。第１の絶縁層１０４の表面をＮ２Ｏガスにより発生させたプラズマに曝すことで、第１の絶縁層１０４の表面を酸化し、この上に形成される第１の半導体膜１０６の結晶性を向上させることができるからである。ここで、プラズマを発生させるガスはＮ２Ｏガスに限定されず、第１の絶縁層１０４の表面を酸化することができるガス（酸化性ガスまたは酸素を含むガス）であればよい。
【００３５】
第１の半導体膜１０６は、キャリア移動度が高い半導体材料により設ければよく、好ましくは結晶性半導体により形成する。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００３６】
微結晶半導体としては、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【００３７】
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ｃｍ−３未満とすると、結晶性を高めることができる。
【００３８】
なお、結晶性半導体膜は、２段階の成膜処理により形成することが好ましく、２段階の成膜処理において、例えば、第１段階では低圧（５００Ｐａ）低希釈な条件で成膜処理を行い、第２段階では高圧（５０００Ｐａ）高希釈な条件で成膜処理を行えばよい。
【００３９】
第２の半導体膜１０８は、バッファ層として機能し、第１の半導体膜１０６よりもキャリア移動度の低い半導体材料により形成すればよい。好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ  Ｐｈｏｔｏｃｕｒｒｅｎｔ  Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。
【００４０】
第２の半導体膜１０８には、ハロゲンまたは窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４１】
なお、ここで、第１の半導体膜１０６と第２の半導体膜１０８の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜１０６から錐形状に伸びた微結晶半導体領域と、第２の半導体膜１０８と同様の「非晶質半導体を含む膜」の領域と、で構成される。
【００４２】
第２の半導体膜１０８によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜１０８と、不純物半導体膜１１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下を抑制することもでき、トランジスタのスイッチング特性を高くすることができる。
【００４３】
なお、完成したトランジスタにおいて、第１の半導体膜１０６により形成される第１の半導体層が薄くなるとオン電流が低下する。従って、オンオフ比を高くするためには、第１の半導体膜１０６を厚くするとよい。
【００４４】
上記の微結晶半導体領域は、第１の半導体膜１０６から第２の半導体膜１０８に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜１０６から第２の半導体膜１０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
【００４５】
上記の界面領域において、微結晶半導体領域が第１の半導体膜１０６から第２の半導体膜１０８に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜１０６側のほうが、第２の半導体膜１０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜１０６の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さい場合（すなわち、希釈率が低い場合）、または窒素を含む原料ガスの濃度が高い場合には、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
【００４６】
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶粒間の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３含有すると、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
【００４７】
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
【００４８】
不純物半導体膜１１０は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜１１０は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
【００４９】
なお、第１の絶縁層１０４、第１の半導体膜１０６、第２の半導体膜１０８、不純物半導体膜１１０は同一チャンバー内で連続して形成することが好ましい。第１の絶縁層１０４から不純物半導体膜１１０までの各々の層間の界面に不純物が含まれてしまうことを防止するためである。
【００５０】
エッチングマスク１１１は、レジスト材料により形成すればよい。
【００５１】
次に、エッチングマスク１１１を用いて、第１の半導体膜１０６、第２の半導体膜１０８及び不純物半導体膜１１０をエッチングし、薄膜積層体１１２を形成する。そして、第１の絶縁層１０４及び薄膜積層体１１２上に、第２の導電膜１１４及び第３の導電膜１１６を形成し、第３の導電膜１１６上にはエッチングマスク１１７を形成する（図２（Ａ）及び（Ｂ））。
【００５２】
なお、ここで、薄膜積層体１１２に、第１の半導体膜１０６が加工された第１の半導体層が設けられている場合には、薄膜積層体１１２の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層とソース及びドレインとなる導電層が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体１１２の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体１１２の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板１００の表面に垂直な方向のエッチングを行うことで、薄膜積層体１１２の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
【００５３】
第２の導電膜１１４は、チタンにより形成すればよく、第３の導電膜１１６は、アルミニウムにより形成すればよい。ただし、これに限定されず、第２の導電膜１１４は、後に形成される第４の導電層と良好に接続できるものであればよく、第３の導電膜１１６は、配線抵抗を低減できる低抵抗な材料により形成すればよい。
【００５４】
エッチングマスク１１７は、レジスト材料により形成すればよい。
【００５５】
なお、ここで、エッチングマスク１１７は、図２における開口部の幅が最小となるように形成することが好ましい。Ｌ１１及びＷ１１が大きくなると透光性の領域が狭くなり、透過型の表示装置に適用する場合に開口率を低下させる原因の一つとなるためである。なお、図２では、Ｌ１１＝Ｗ１１であるが、これに限定されない。ただし、図２におけるＬ１１及びＷ１１の双方が最小となるようにエッチングマスクを形成することが好ましいため、Ｌ１１＝Ｗ１１であることが好ましい。
【００５６】
なお、薄膜トランジスタのレイアウトを決定する際には、チャネル長であるＬ１０を小さくすることが好ましい。チャネル長Ｌ１０は、エッチングマスク１１７により形成可能な最小のサイズとすることが一般的である。従って、Ｌ１０は、用いる露光機の最小露光サイズとするとよい。
【００５７】
ここで、Ｌ１１とＷ１１は小さいことが好ましいため、Ｌ１０＝Ｌ１１＝Ｗ１１とし、これらの大きさは、用いる露光機の最小露光サイズとするとよい。
【００５８】
次に、エッチングマスク１１７を用いて第２の導電膜１１４及び第３の導電膜１１６をエッチングして、第２の導電層１１８及びエッチングされた第３の導電膜１２０を形成する（図３（Ａ）及び（Ｂ））。
【００５９】
なお、第３の導電膜１１６をエッチングする工程と第２の導電膜１１４をエッチングする工程は、一のエッチング工程により一括して行ってもよいし、複数回のエッチング工程により行ってもよいが、一のエッチング工程により一括して行うことが好ましい。作製工程が簡略化するためである。一のエッチング工程により一括して行う場合には、例えば塩素を含むガスを用いればよい。
【００６０】
なお、第２の導電膜１１４及び第３の導電膜１１６をエッチングして第２の導電層１１８及びエッチングされた第３の導電膜１２０を形成する際には、薄膜積層体１１２の上部もエッチングされる場合が多い。
【００６１】
次に、エッチングされた第３の導電膜１２０をエッチングして第３の導電層１２１を形成する（図４（Ａ）及び（Ｂ））。ここで、エッチングされた第３の導電膜１２０をサイドエッチングさせればよい。エッチングされた第３の導電膜１２０をサイドエッチングさせるには、エッチャントとして、リン酸、酢酸、硝酸、純水を８５：５：５：５の体積比で混合させた薬液を用いることが好ましい。ただし、これに限定されず、エッチャントとして、王水、または高温（５０℃〜１００℃、好ましくは６０〜７５℃）の硝酸、高温（５０℃〜１００℃、好ましくは６０〜７５℃）の過塩素酸などを用いることができる。
【００６２】
ここで、エッチングマスク１１７の上面形状は、エッチングされた第３の導電膜１２０がサイドエッチングにより除去される幅（サイドエッチング幅）に応じて決定される。
【００６３】
図４（Ｂ）において、エッチングマスク１１７の端部から第３の導電層１２１の端部までの距離Ｗ１０は、エッチングされた第３の導電膜１２０のサイドエッチング幅にほぼ等しいものとなる。
【００６４】
なお、図４（Ｂ）において、エッチングマスク１１７に設けられた開口部に隣接する部分の最小幅Ｗ１２は、エッチングされた第３の導電膜１２０のサイドエッチング幅の２倍よりも小さければよい。エッチングマスク１１７に設けられた開口部に隣接する部分の最小幅Ｗ１２が、エッチングされた第３の導電膜１２０のサイドエッチング幅の２倍よりも小さければ、当該部分に第３の導電層１２１は形成されない。
【００６５】
また、図４（Ｂ）において、エッチングマスク１１７に設けられた開口部に隣接する部分の最大幅Ｌ１ａは、エッチングされた第３の導電膜１２０のサイドエッチング幅の２倍よりも小さければよい。エッチングマスク１１７に設けられた開口部に隣接する部分の最大幅Ｌ１ａが、エッチングされた第３の導電膜１２０のサイドエッチング幅の２倍よりも小さければ、当該部分に第３の導電層１２１は形成されない。
【００６６】
なお、ここで、Ｌ１ａ＝√２・Ｗ１２であり、２Ｗ１０＞Ｌ１ａであればよいので、Ｗ１０とＷ１２の間では、少なくとも、Ｗ１２＜√２・Ｗ１０の関係を満たせばよい。
【００６７】
次に、薄膜積層体１１２の上部をエッチングして第１の半導体層１２２、第２の半導体層１２４及び不純物半導体層１２６を形成する（図５（Ａ）及び（Ｂ））。このとき、薄膜積層体１１２のエッチングは、一の工程により行ってもよいし、複数の工程により行ってもよいが、最終的には、第１の半導体層１２２の第２の半導体層１２４と重畳していない部分（すなわち、チャネル形成領域となる部分）を形成するように行うことが好ましい。
【００６８】
ここで、薄膜積層体１１２のエッチングは、第１の半導体層１２２の第２の半導体層１２４と重畳していない部分（すなわち、チャネル形成領域となる部分）を形成するように行うため、結晶性半導体膜に対する非晶質半導体膜のエッチング選択比が高いエッチング方法を採用することが好ましい。このようなエッチング方法として、例えば、Ｂｒ系ガスと、Ｆ系ガスと、酸素ガスの混合ガスを用いたエッチングが挙げられる。ここで、Ｂｒ系ガスとしてはＨＢｒガスを用いればよく、Ｆ系ガスとしてはＳＦ６ガス、ＣＦ４ガス、またはＮＦ３ガスを用いればよい。そして、ＨＢｒガスとＳＦ６ガスを用いる場合には、ＨＢｒガスとＳＦ６ガスと酸素ガスの好ましい流量比は、２５：２：１である。
【００６９】
その後、エッチングマスク１１７を除去する（図６（Ａ）及び（Ｂ））。
【００７０】
次に、第２の絶縁層１２８を形成する。そして、第２の導電層１１８と第２の絶縁層１２８に開口部１２９を形成し、開口部１２９において第２の導電層１１８と接続されるように、第４の導電層１３０を形成する（図７（Ａ）及び（Ｂ））。
【００７１】
第２の絶縁層１２８は、第１の絶縁層１０４と同様に、絶縁性材料により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンにより形成すればよい。
【００７２】
第４の導電層１３０は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第４の導電層１３０は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００７３】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【００７４】
第４の導電層１３０は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
【００７５】
第４の導電層１３０は、上記材料により形成した膜をフォトリソグラフィ法により加工することで、形成すればよい。
【００７６】
第４の導電層１３０を、透光性を有する材料により形成すると、画素電極として機能させることができる。
【００７７】
なお、図示していないが、第２の絶縁層１２８と第４の導電層１３０の間に、第４の絶縁層を形成してもよい。
【００７８】
以上説明したように作製した半導体装置は、第４の導電層１３０が画素電極を形成することで表示装置の画素を構成する画素トランジスタとして用いることができる。
【００７９】
図７（Ａ）及び図７（Ｂ）は、本発明の一態様である半導体装置の断面図と上面図を示す。図７（Ａ）は、図７（Ｂ）に示す上面図のＸ−Ｙにおける断面図を示す。図７（Ａ）及び図７（Ｂ）に示す半導体装置は、基板１００上に設けられた第１の導電層１０２と、第１の導電層１０２を覆う第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた第１の半導体層１２２と、第１の半導体層１２２上に、第１の半導体層１２２の一部を露出させて離間して設けられた第２の半導体層１２４と、第２の半導体層１２４上に設けられた不純物半導体層１２６と、不純物半導体層１２６上に、少なくとも一部が接するように設けられた第２の導電層１１８と、第２の導電層１１８の一部を露出させて設けられた第３の導電層１２１と、第１の半導体層１２２、第２の半導体層１２４、不純物半導体層１２６、第２の導電層１１８、及び第３の導電層１２１を覆って設けられた第２の絶縁層１２８と、少なくとも、第２の絶縁層１２８上に設けられた第４の導電層１３０と、を有している。第２の導電層１１８と第４の導電層１３０は、開口部１２９において接続されている。
【００８０】
または、図示していないが、図７（Ａ）及び（Ｂ）に示す半導体装置には第１の導電層１０２により形成される更なるゲート（バックゲートと呼ぶ。）が設けられていてもよい。バックゲートは、第４の導電層１３０により設けられていてもよい。該バックゲートは第１の導電層１０２により形成されるゲートに接続されて、該ゲートと同電位になるようにしてもよいし、第４の導電層１３０により形成されるバックゲートに電位を供給する配線から第１の導電層１０２とは異なる電位が供給される構成であってもよい。第４の導電層１３０により形成されるバックゲートに電位を供給する配線は、第４の導電層１３０により形成されていてもよいし、異なる層により形成されていてもよい。
【００８１】
なお、第１の絶縁層１０４及び第２の絶縁層１２８は、窒化シリコン層とすることが好ましい。ただし、第１の絶縁層１０４及び第２の絶縁層１２８は、窒化シリコン層に限定されない。更には、これらの層は複数の層が積層して設けられていてもよい。例えば、第２の絶縁層１２８として、窒化シリコン層上に酸化窒化シリコン層が積層された２層構造であってもよいし、酸化シリコン層上に酸化窒化シリコン層が設けられ、酸化窒化シリコン層上に窒化シリコン層が設けられた３層構造であってもよい。このように、第２の絶縁層１２８として、酸化シリコン層または酸化窒化シリコン層などを用いると、窒化シリコン層を用いる場合よりも厚さを薄くすることができる。酸化シリコン層及び酸化窒化シリコン層のほうが、窒化シリコン層よりも誘電率が小さいからである。
【００８２】
なお、図７では図示していないが、図８に示すように、第１の絶縁層１０４は、開口部１２９を形成する際に、エッチングされていてもよい。
【００８３】
なお、図７では図示していないが、図９に示すように、第１の導電層１０２に一部重畳する第３の導電層１２１とは別に、エッチングマスク１１７によって第２の導電層１１８に形成された開口部の外側に第３の導電層１２１を形成してもよい。開口部を挟んで、第１の導電層１０２が設けられている領域とは反対側に第３の導電層１２１を形成すると、該開口部の両側でバランスをとることができるため、好ましい。このとき、第２の導電層１１８と第４の導電層１３０が接続される開口部は、第３の導電層１２１と第４の導電層１３０が接触しないようにずらして設けられることが好ましい。
【００８４】
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置とその作製方法について説明する。具体的には、開口部が複数設けられた半導体装置とその作製方法について説明する。なお、以下の説明において、図１（Ａ）、及び図１０（Ａ）乃至図１５（Ａ）のそれぞれには、図１（Ｂ）、及び図１０（Ｂ）乃至図１５（Ｂ）のＸ−Ｙのそれぞれにおける断面図を示す。
【００８５】
まず、実施の形態１と同様に、基板２００上に第１の導電層２０２を形成し、第１の導電層２０２を覆って第１の絶縁層２０４を形成する。次に、第１の絶縁層２０４上に第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をこの順に積層して形成し、不純物半導体膜２１０上にエッチングマスク２１１を形成する（図１（Ａ）及び（Ｂ））。なお、図１において、本実施の形態における符号は、それぞれの括弧内に記載されている。
【００８６】
基板２００は、実施の形態１の基板１００に相当する。
【００８７】
第１の導電層２０２は、実施の形態１の第１の導電層１０２に相当する。
【００８８】
第１の絶縁層２０４は、実施の形態１の第１の絶縁層１０４に相当する。
【００８９】
第１の半導体膜２０６は、実施の形態１の第１の半導体膜１０６に相当する。
【００９０】
第２の半導体膜２０８は、実施の形態１の第２の半導体膜１０８に相当する。
【００９１】
不純物半導体膜２１０は、実施の形態１の不純物半導体膜１１０に相当する。
【００９２】
エッチングマスク２１１は、実施の形態１のエッチングマスク１１１に相当する。
【００９３】
次に、エッチングマスク２１１を用いて、第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をエッチングし、薄膜積層体２１２を形成する。そして、第１の絶縁層２０４及び薄膜積層体２１２上に、第２の導電膜２１４及び第３の導電膜２１６を形成し、第３の導電膜２１６上にはエッチングマスク２１７を形成する（図１０（Ａ）及び（Ｂ））。
【００９４】
薄膜積層体２１２は、実施の形態１の薄膜積層体１１２に相当する。
【００９５】
第２の導電膜２１４は、実施の形態１の第２の導電膜１１４に相当する。
【００９６】
第３の導電膜２１６は、実施の形態１の第３の導電膜１１６に相当する。
【００９７】
エッチングマスク２１７は、実施の形態１のエッチングマスク１１７に相当する。
【００９８】
なお、ここで、エッチングマスク２１７は、図１０における開口部の幅が最小となるように形成することが好ましい。すなわち、Ｌ２２及びＬ２４、並びにＷ２２及びＷ２４が最小となるように形成することが好ましい。開口部の幅が大きくなると、透光性の領域が狭くなり、透過型の表示装置に適用する場合に開口率を低下させる原因の一つとなるためである。なお、図１０では、Ｌ２２＝Ｌ２４＝Ｗ２２＝Ｗ２４であるが、これに限定されない。ただし、図１０におけるＬ２２及びＬ２４、並びにＷ２２及びＷ２４のすべてが最小となるようにエッチングマスクを形成することが好ましいため、Ｌ２２＝Ｌ２４＝Ｗ２２＝Ｗ２４であることが好ましい。
【００９９】
なお、薄膜トランジスタのレイアウトを決定する際には、チャネル長Ｌ２０を小さくすることが好ましい。チャネル長Ｌ２０は、エッチングマスク２１７により形成可能な最小のサイズとすることが一般的である。従って、Ｌ２０は、用いる露光機の最小露光サイズとするとよい。
【０１００】
ここで、Ｌ２２及びＬ２４、並びにＷ２２及びＷ２４は小さいことが好ましいため、Ｌ２２＝Ｌ２４＝Ｗ２２＝Ｗ２４＝Ｌ２０とし、これらの大きさは、用いる露光機の最小露光サイズとするとよい。
【０１０１】
なお、図１０に示すＬ２１などのその他のパラメータは、後のサイドエッチングにおけるサイドエッチング幅に応じて決定する。詳細は後述する。
【０１０２】
次に、エッチングマスク２１７を用いて第２の導電膜２１４及び第３の導電膜２１６をエッチングして、第２の導電層２１８及びエッチングされた第３の導電膜２２０を形成する（図１１（Ａ）及び（Ｂ））。
【０１０３】
第２の導電層２１８は、実施の形態１の第２の導電層１１８に相当する。
【０１０４】
エッチングされた第３の導電膜２２０は、実施の形態１のエッチングされた第３の導電膜１２０に相当する。
【０１０５】
次に、エッチングされた第３の導電膜２２０をエッチングして第３の導電層２２１を形成する（図１２（Ａ）及び（Ｂ））。
【０１０６】
第３の導電層２２１は、実施の形態１の第３の導電層１２１に相当する。
【０１０７】
ここで、エッチングマスク２１７の上面形状は、エッチングされた第３の導電膜２２０のサイドエッチング幅に応じて決定される。
【０１０８】
図１２（Ｂ）において、エッチングマスク２１７の端部から第３の導電層２２１の端部までの距離Ｗ２０は、エッチングされた第３の導電膜２２０のサイドエッチング幅にほぼ等しいものとなる。
【０１０９】
なお、図１２（Ｂ）において、エッチングマスク２１７に設けられた開口部に隣接する部分の最小幅Ｗ２Ｓ＝｛Ｌ２１，Ｌ２３，Ｌ２５，Ｗ２１，Ｗ２３，Ｗ２５｝は、エッチングされた第３の導電膜２２０のサイドエッチング幅の２倍よりも小さければよい。ただし、Ｗ２Ｓが小さすぎると、第４の導電層との接触面積を十分に確保することが難しく、すくなくとも、Ｗ２０よりは大きいことが好ましい。従って、Ｗ２０＜Ｗ２Ｓ＜２Ｗ２０であることが好ましい。
【０１１０】
なお、図１２（Ｂ）において、エッチングマスク２１７に設けられた開口部に隣接する部分の最大幅Ｗ２Ｌ＝｛Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，Ｌ２ｅ｝を、エッチングされた第３の導電膜２２０のサイドエッチング幅の２倍よりも小さくする（０＜Ｗ２Ｌ＜２Ｗ２０）ことが最も重要である。
【０１１１】
ここで、Ｌ２ａ、Ｌ２ｂ、Ｌ２ｃ、Ｌ２ｄ、Ｌ２ｅについて下記の式（１）乃至（５）が成立する。
【０１１２】
【数１】
0005848918.tif 000002
【０１１３】
【数２】
0005848918.tif 000003
【０１１４】
【数３】
0005848918.tif 000004
【０１１５】
【数４】
0005848918.tif 000005
【０１１６】
【数５】
0005848918.tif 000006
【０１１７】
Ｌ２ａ、Ｌ２ｂ、Ｌ２ｃ、Ｌ２ｄ、Ｌ２ｅのうち最大のものがサイドエッチング幅（Ｗ２０）の２倍よりも小さければよい。
【０１１８】
ここで、Ｗ２Ｓ＝Ｌ２１＝Ｌ２３＝Ｌ２５＝Ｗ２１＝Ｗ２３＝Ｗ２５とすると、Ｗ２Ｌ＝Ｌ２ａ＝Ｌ２ｂ＝Ｌ２ｃ＝Ｌ２ｄ＝Ｌ２ｅ＝√２・Ｗ２Ｓとなる。従って、このとき、最小幅Ｗ２Ｓは、サイドエッチング幅に等しいＷ２０との間で、Ｗ２Ｓ＜√２・Ｗ２０の関係を満たせばよい。
【０１１９】
次に、薄膜積層体２１２の上部をエッチングして第１の半導体層２２２、第２の半導体層２２４及び不純物半導体層２２６を形成する（図１３（Ａ）及び（Ｂ））。このとき、薄膜積層体２１２のエッチングは、一の工程により行ってもよいし、複数の工程により行ってもよいが、最終的には、第１の半導体層２２２の第２の半導体層２２４と重畳していない部分（すなわち、チャネル形成領域となる部分）を形成するように行うことが好ましい。
【０１２０】
第１の半導体層２２２は、実施の形態１の第１の半導体層１２２に相当する。
【０１２１】
第２の半導体層２２４は、実施の形態１の第２の半導体層１２４に相当する。
【０１２２】
不純物半導体層２２６は、実施の形態１の不純物半導体層１２６に相当する。
【０１２３】
ここで、薄膜積層体２１２のエッチングは、第１の半導体層２２２の第２の半導体層２２４と重畳していない部分（すなわち、チャネル形成領域となる部分）を形成するように行う。
【０１２４】
その後、エッチングマスク２１７を除去する（図１４（Ａ）及び図１４（Ｂ））。
【０１２５】
次に、第２の絶縁層２２８を形成する。そして、第２の導電層２１８と第２の絶縁層２２８に開口部２２９を形成し、開口部２２９において第２の導電層２１８と接続されるように、第４の導電層２３０を形成する（図１５（Ａ）及び（Ｂ））。
【０１２６】
第２の絶縁層２２８は、実施の形態１の第２の絶縁層１２８に相当する。
【０１２７】
第４の導電層２３０は、実施の形態１の第４の導電層１３０に相当する。
【０１２８】
なお、図示していないが、第２の絶縁層２２８と第４の導電層２３０の間に、第４の絶縁層を形成してもよい。
【０１２９】
以上説明したように作製した半導体装置は、第４の導電層２３０が画素電極を形成することで表示装置の画素を構成する画素トランジスタとして用いることができる。
【０１３０】
図１５は、本発明の一態様である半導体装置の断面図と上面図を示す。図１５（Ａ）は、図１５（Ｂ）に示す上面図のＸ−Ｙにおける断面図を示す。また、図１５（Ｃ）は、図１５（Ｂ）に示す上面図のＰ−Ｑにおける断面図を示す。図１５（Ａ）乃至（Ｃ）に示す半導体装置は、基板２００上に設けられた第１の導電層２０２と、第１の導電層２０２を覆う第１の絶縁層２０４と、第１の絶縁層２０４上に設けられた第１の半導体層２２２と、第１の半導体層２２２上に、第１の半導体層２２２の一部を露出させて離間して設けられた第２の半導体層２２４と、第２の半導体層２２４上に設けられた不純物半導体層２２６と、不純物半導体層２２６上に、少なくとも一部が接するように設けられた第２の導電層２１８と、第２の導電層２１８の一部を露出させて設けられた第３の導電層２２１と、第１の半導体層２２２、第２の半導体層２２４、不純物半導体層２２６、第２の導電層２１８、及び第３の導電層２２１を覆って設けられた第２の絶縁層２２８と、少なくとも、第２の絶縁層２２８上に設けられた第４の導電層２３０と、を有している。第２の導電層２１８と第４の導電層２３０は、開口部２２９において接続されている。
【０１３１】
または、図示していないが、図１５（Ａ）及び（Ｂ）に示す半導体装置には第１の導電層２０２により形成される更なるゲート（バックゲートと呼ぶ。）が設けられていてもよい。バックゲートは、第４の導電層２３０により設けられていてもよい。該バックゲートは第１の導電層２０２により形成されるゲートに接続されて、該ゲートと同電位になるようにしてもよいし、第４の導電層２３０により形成されるバックゲートに電位を供給する配線から第１の導電層２０２とは異なる電位が供給される構成であってもよい。第４の導電層２３０により形成されるバックゲートに電位を供給する配線は、第４の導電層２３０により形成されていてもよいし、異なる層により形成されていてもよい。
【０１３２】
なお、図１５では図示していないが、図１６に示すように、第１の導電層２０２に一部重畳する第３の導電層２２１とは別に、エッチングマスク２１７によって第２の導電層２１８に形成された複数の開口部の外側に第３の導電層２２１を形成してもよい。複数の開口部を挟んで、第１の導電層２０２が設けられている領域とは反対側に第３の導電層２２１を形成すると、該開口部の両側でバランスをとることができるため、好ましい。このとき、第２の導電層２１８と第４の導電層２３０が接続される開口部は、第３の導電層２２１と第４の導電層２３０が接触しないようにずらして設けられることが好ましい。
【０１３３】
更には、より好ましくは、図１７に示すようにＸ−Ｙと平行な方向のみならず、開口部の両側のＸ−Ｙと垂直な方向にも第３の導電層２２１を形成すると、Ｘ−Ｙ方向とＸ−Ｙに垂直な方向の双方で力学的なバランスをとることができ、好ましい。このように力学的バランスをとることで、作製工程においてエッチングマスク２１７に生じるたわみが抑制され、作製工程中にエッチングマスク２１７が破壊されることを防止することができる。そのため、歩留まりの低下を抑制することができる。
【０１３４】
なお、このとき、第２の導電層２１８と第４の導電層２３０が接続される開口部は、第３の導電層２２１と第４の導電層２３０が接触しないように、ある程度の広さのスペースを確保して設けられることが好ましい。具体的には、開口部２２９の端部から第３の導電層２２１との間に少なくとも開口部２２９の半径以上のスペースを確保することが好ましい。
【０１３５】
このように、エッチングマスクに複数の開口部を工夫して配することで、コンタクト開口部におけるコンタクト面積を十分に広いものとすることができる。さらには、歩留まりの低下を抑制することもできる。
【０１３６】
（実施の形態３）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１８に示す。
【０１３７】
図１８は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０１および筐体３０３の２つの筐体で構成されている。筐体３０１および筐体３０３は、軸部３１１により一体とされており、該軸部３１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【０１３８】
筐体３０１には表示部３０５及び光電変換装置３０６が組み込まれ、筐体３０３には表示部３０７及び光電変換装置３０８が組み込まれている。表示部３０５及び表示部３０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１８では表示部３０５）に文章を表示し、左側の表示部（図１８では表示部３０７）に画像を表示することができる。
【０１３９】
また、図１８では、筐体３０１に操作部などを備えた例を示している。例えば、筐体３０１において、電源３２１、操作キー３２３、スピーカ３２５などを備えている。操作キー３２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
【０１４０】
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１４１】
（実施の形態４）
実施の形態１及び実施の形態２にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１４２】
図１９（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置４００は、筐体４０１に表示部４０３が組み込まれている。表示部４０３により、映像を表示することが可能である。また、ここでは、スタンド４０５により筐体４０１を支持した構成を示している。
【０１４３】
テレビジョン装置４００の操作は、筐体４０１が備える操作スイッチや、別体のリモコン操作機４１０により行うことができる。リモコン操作機４１０が備える操作キー４０９により、チャンネルや音量の操作を行うことができ、表示部４０３に表示される映像を操作することができる。また、リモコン操作機４１０に、当該リモコン操作機４１０から出力する情報を表示する表示部４０７を設ける構成としてもよい。
【０１４４】
なお、テレビジョン装置４００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１４５】
図１９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム４２０は、筐体４２１に表示部４２３が組み込まれている。表示部４２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１４６】
なお、デジタルフォトフレーム４２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部４２３に表示させることができる。
【０１４７】
また、デジタルフォトフレーム４２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１４８】
図２０は携帯型のコンピュータの一例を示す斜視図である。
【０１４９】
図２０の携帯型のコンピュータは、上部筐体４４１と下部筐体４４２とを接続するヒンジユニットを閉状態として表示部４４３を有する上部筐体４４１と、キーボード４４４を有する下部筐体４４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部４４３を見て入力操作を行うことができる。
【０１５０】
また、下部筐体４４２はキーボード４４４の他に入力操作を行うポインティングデバイス４４６を有する。また、表示部４４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体４４２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体４４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート４４５を有している。
【０１５１】
上部筐体４４１には更に上部筐体４４１内部にスライドさせて収納可能な表示部４４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部４４７の画面の向きを使用者は調節できる。また、収納可能な表示部４４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１５２】
表示部４４３または収納可能な表示部４４７には、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０１５３】
また、図２０の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体４４１と下部筐体４４２とを接続するヒンジユニットを閉状態としたまま、表示部４４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部４４３を表示させることなく、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【符号の説明】
【０１５４】
１００    基板
１０２    第１の導電層
１０４    第１の絶縁層
１０６    第１の半導体膜
１０８    第２の半導体膜
１１０    不純物半導体膜
１１１    エッチングマスク
１１２    薄膜積層体
１１４    第２の導電膜
１１６    第３の導電膜
１１７    エッチングマスク
１１８    第２の導電層
１２０    エッチングされた第３の導電膜
１２１    第３の導電層
１２２    第１の半導体層
１２４    第２の半導体層
１２６    不純物半導体層
１２８    第２の絶縁層
１２９    開口部
１３０    第４の導電層
２００    基板
２０２    第１の導電層
２０４    第１の絶縁層
２０６    第１の半導体膜
２０８    第２の半導体膜
２１０    不純物半導体膜
２１１    エッチングマスク
２１２    薄膜積層体
２１４    第２の導電膜
２１６    第３の導電膜
２１７    エッチングマスク
２１８    第２の導電層
２２０    エッチングされた第３の導電膜
２２１    第３の導電層
２２２    第１の半導体層
２２４    第２の半導体層
２２６    不純物半導体層
２２８    第２の絶縁層
２２９    開口部
２３０    第４の導電層
３００    電子書籍
３０１    筐体
３０３    筐体
３０５    表示部
３０６    光電変換装置
３０７    表示部
３０８    光電変換装置
３１１    軸部
３２１    電源
３２３    操作キー
３２５    スピーカ
４００    テレビジョン装置
４０１    筐体
４０３    表示部
４０５    スタンド
４０７    表示部
４０９    操作キー
４１０    リモコン操作機
４２０    デジタルフォトフレーム
４２１    筐体
４２３    表示部
４４１    上部筐体
４４２    下部筐体
４４３    表示部
４４４    キーボード
４４５    外部接続ポート
４４６    ポインティングデバイス
４４７    表示部
５００    基板
５０２    ゲート電極層
５０４    ゲート絶縁層
５０６    半導体層
５０８    不純物半導体層
５１０    導電層
５１２    導電層
５１４    導電層
５１６    ソース電極及びドレイン電極層
５１８    パッシベーション層
５２０    開口部
５２２    画素電極層
６００    基板
６０２    ゲート電極層
６０４    ゲート絶縁層
６０６    半導体層
６０８    不純物半導体層
６１０    導電層
６１２    導電層
６１６    ソース電極及びドレイン電極層
６１８    パッシベーション層
６２０    開口部
６２２    画素電極層
７００    基板
７０２    ゲート電極層
７０４    ゲート絶縁層
７０６    半導体層
７０８    不純物半導体層
７１０    導電層
７１２    導電層
７１６    ソース電極及びドレイン電極層
７１８    パッシベーション層
７２０    開口部
７２２    画素電極層
【図１】
0005848918.tif 000007
【図２】
0005848918.tif 000008
【図３】
0005848918.tif 000009
【図４】
0005848918.tif 000010
【図５】
0005848918.tif 000011
【図６】
0005848918.tif 000012
【図７】
0005848918.tif 000013
【図８】
0005848918.tif 000014
【図９】
0005848918.tif 000015
【図１０】
0005848918.tif 000016
【図１１】
0005848918.tif 000017
【図１２】
0005848918.tif 000018
【図１３】
0005848918.tif 000019
【図１４】
0005848918.tif 000020
【図１５】
0005848918.tif 000021
【図１６】
0005848918.tif 000022
【図１７】
0005848918.tif 000023
【図１８】
0005848918.tif 000024
【図１９】
0005848918.tif 000025
【図２０】
0005848918.tif 000026
【図２１】
0005848918.tif 000027