(57)【特許請求の範囲】
【請求項１】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及びマスク膜をこの順に積層して形成し、
前記マスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記マスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第１のマスク層上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第１のマスク層をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層をドライエッチングして除去し、
前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層と前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成しつつ第１のマスク層を除去し、
前記サイドウォール絶縁層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及びマスク膜をこの順に積層して形成し、
前記マスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記マスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、前記第１のマスク層上に第２のレジストマスクを形成し、
前記第２のレジストマスクを形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを用いて前記第１のマスク層をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層をドライエッチングして除去し、
前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成しつつ第１のマスク層を除去し、
前記サイドウォール絶縁層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及びマスク膜をこの順に積層して形成し、
前記マスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記マスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、前記第１のマスク層上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第１のマスク層をドライエッチングまたはウエットエッチングして第２のマスク層を形成し、
前記第２のマスク層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項８】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層をドライエッチングにより除去し、
前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のマスク層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項９】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層と前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成しつつ第１のマスク層を除去し、
前記サイドウォール絶縁層を形成後、少なくとも前記第２の導電膜上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のマスク層を形成後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第１の電極層を形成後、前記第２のレジストマスクを除去し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及びマスク膜をこの順に積層して形成し、
前記マスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記マスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、前記第１のマスク層上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第１のマスク層をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のレジストマスクを除去後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層とを形成することを特徴とする半導体装置の作製方法。
【請求項１１】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層をドライエッチングして除去し、
前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成し、
前記サイドウォール絶縁層を形成後、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のレジストマスクを除去後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層とを形成することを特徴とする半導体装置の作製方法。
【請求項１２】
第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜、及び第１のマスク膜をこの順に積層して形成し、
前記第１のマスク膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチング又はウエットエッチングして第１のマスク層を形成し、
前記第１のレジストマスクを除去し、
前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜、及び前記第２の導電膜に対してドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、
前記第１のマスク層及び前記薄膜積層体を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜をエッチバック処理して、少なくとも前記薄膜積層体が有する半導体領域の側面を覆うサイドウォール絶縁層を形成しつつ第１のマスク層を除去し、
前記サイドウォール絶縁層を形成後、少なくとも前記第２の導電膜上に第２のマスク膜を形成し、
前記第２のマスク膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチング又はウエットエッチングして第２のマスク層を形成し、
前記第２のレジストマスクを除去し、
前記第２のレジストマスクを除去後、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチング又はドライエッチングを行って第１の電極層を形成し、
前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングして、第２の電極層と半導体層とを形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一に記載の作製方法により作製した半導体装置の第２の電極層に電気的に接続される画素電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至請求項１２のいずれか一に記載の作製方法により作製した半導体装置の第２の電極層に接する領域を有する保護絶縁膜を形成し、
前記第２の電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、
前記開口部上及び前記保護絶縁膜上に画素電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至請求項１４のいずれか一において、
前記半導体膜はＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜であり、
前記第２の導電膜はチタン膜であり、
前記マスク膜又は前記第１のマスク膜は、酸化アルミニウム膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
【背景技術】
【０００２】
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの半導体素子は、基板上に半導体膜などの薄膜を形成し、該薄膜をフォトリソグラフィ法などにより所望の形状に加工することで作製される。このような作製方法は、例えば、アクティブマトリクス型液晶表示装置（例えば、液晶テレビ）に適用されている。
【０００３】
アクティブマトリクス型液晶表示装置に代表される半導体装置の作製には、フォトリソグラフィ法を用いることが一般的である。フォトリソグラフィ法では、生産性の観点から、フォトマスクの枚数を少なくすることが求められる。例えば、特許文献１乃至特許文献４には、フォトマスクの枚数を少なくすることができる技術が開示されている。
【０００４】
ところで、薄膜トランジスタに設けられる半導体層の材料としては、シリコンが広く用いられている。しかし、近年では、半導体層の材料として酸化物半導体を用いた薄膜トランジスタについても、研究が盛んに進められている。しかし、酸化物半導体を用いた薄膜トランジスタでは、半導体層に水分が混入すると、キャリア濃度が大きく変化することが知られている（例えば、特許文献５及び特許文献６）。また、酸化物半導体以外を用いた薄膜トランジスタにおいても、半導体層に水分が混入することで特性が変化することが知られている（例えば、特許文献７）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１５８９４１号公報
【特許文献２】特開２００９−２３９２７２号公報
【特許文献３】特開２００９−２３９２７６号公報
【特許文献４】特開２０１０−１９９５７０号公報
【特許文献５】特開２０１０−１８２８１８号公報
【特許文献６】特開２０１０−１８２８１９号公報
【特許文献７】特開２００５−５５６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前記特許文献１乃至特許文献４に開示された技術によれば、フォトマスクの枚数を少なくすることができる。しかし、例えば、ソース電極及びドレイン電極の形成時にレジストマスクを用いているため、ソース電極及びドレイン電極の形成後にレジストマスクを除去する必要がある。レジストマスクの除去は、一般には、レジスト剥離液を用いて行うが、加工により露出した層がレジスト剥離液に曝されることになる。一方で、レジストマスクの除去は、例えば、酸素プラズマを用いたドライ工程（水分を用いない工程。例えばアッシング工程）により行うことも可能であるが、レジスト残りが生じうる。
【０００７】
半導体層に水分がひとたび混入すると、これを除去することは容易ではない。混入する水分を除去する手段の一例として、水分が混入した半導体層に対する加熱処理が挙げられる。しかし、例えば、ガラス基板上に半導体層を設けた場合、加熱可能な温度に制約があり、加熱処理には長い時間を要するので、スループットを低下させる一因となる。
【０００８】
本発明の一態様は、半導体層となる部分の全面が水分などに曝されず、フォトリソグラフィ法に用いるフォトマスクの枚数を少なくすることが可能な半導体装置の作製方法を提供することを課題とする。特に、半導体層となる部分の全面がレジストマスクを剥離する際のレジスト剥離液に曝されず、フォトリソグラフィ法に用いるフォトマスクの枚数を少なくすることが可能な半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、半導体層となる部分を密閉して、半導体層となる部分が薬液（例えば、レジスト剥離液）に触れることなく作製することができ、マスク枚数を削減できる半導体装置の作製方法を提供する。
【００１０】
本発明の一態様は、第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜及びマスク膜をこの順に形成し、前記マスク膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて前記マスク膜を加工して第１のマスク層を形成し、前記第１のレジストマスクを薬液（例えば、レジスト剥離液）により除去し、前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜及び前記第２の導電膜にドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、前記薄膜積層体の側面を覆うサイドウォール絶縁層を形成し、前記第１の導電膜をサイドエッチングして第１の電極層を形成し、前記薄膜積層体上の前記第１のマスク層（または該第１のマスク層を除去して形成した前記薄膜積層体上の更なるマスク膜）上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第１のマスク層または前記更なるマスク膜を加工して第２のマスク層を形成し、前記第２のレジストマスクを薬液（例えば、レジスト剥離液）により除去し、前記第２のマスク層を用いて、前記薄膜積層体の上部を加工して第２の電極層を形成し、前記半導体膜が露出される工程は、前記第１のレジストマスクまたは前記第２のレジストマスクが除去された後に行われることを特徴とする半導体装置の作製方法である。
【００１１】
なお、本明細書において、第１の電極層は、少なくともゲート電極を構成し、ゲート配線を構成していてもよい。そして、第２の電極層は、ソース電極及びドレイン電極を構成し、ソース配線を構成していてもよい。
【００１２】
なお、本明細書において、「膜」とは、後に加工されることが前提のものであって、被形成面上に概略一様に形成されたものをいう。「層」とは、前記膜を加工したもの、または、前記膜であるが、後に加工しなくてもよいものをいう。
【００１３】
なお、本明細書において、エッチバック処理とは、ある面の上において全面に形成された膜に対して異方性の高いエッチング（例えば、ドライエッチング）を行うことで、該全面に形成された膜の被形成面の一部を露出させるまで行うエッチング工程をいう。
【００１４】
なお、前記構成の本発明の一態様において、第１のレジストマスクと第２のレジストマスクはドライ工程により除去してもよく、ドライ工程により除去する場合には、洗浄工程を経ることが好ましい。
【００１５】
また、前記構成の本発明の一態様において、第１のレジストマスクと第２のレジストマスクのいずれか一方が薬液により除去され、他方がドライ工程により除去されてもよい。
【発明の効果】
【００１６】
本発明の一態様によれば、半導体層となる部分の全面が水分などに曝されず、フォトリソグラフィ法に用いるフォトマスクの枚数を少なくして半導体装置を作製することができる。特に、半導体層となる部分の全面がレジストマスクを剥離する際のレジスト剥離液に曝されず、フォトリソグラフィ法に用いるフォトマスクの枚数を少なくして半導体装置を作製することができる。
【００１７】
本発明の一態様によれば、レジスト残りを生じさせることなく、半導体層となる部分の全面を水分に曝さずに、フォトリソグラフィ法に用いるフォトマスクの枚数を少なくして半導体装置を作製することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図２】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図３】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図４】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図５】本発明の一態様である半導体装置の作製方法を説明する断面図。
【図６】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図７】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図８】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図９】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１０】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１１】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１２】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１３】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１４】本発明の一態様である半導体装置の作製方法を説明する上面図。
【図１５】本発明の一態様である半導体装置を説明する図。
【図１６】本発明の一態様である半導体装置を説明する図。
【図１７】本発明の一態様である半導体装置を説明する図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、上面図において、絶縁膜及び絶縁層は図示しないことがある。
【００２０】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について、図面を参照して説明する。
【００２１】
本実施の形態にて説明する本発明の一態様である半導体装置の作製方法の一は、第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜及びマスク膜をこの順に積層して形成し、前記マスク膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて前記マスク膜をドライエッチングまたはウエットエッチングすることで第１のマスク層を形成し、前記第１のレジストマスクを除去し、前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜及び前記第２の導電膜にドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、前記第１のマスク層と前記薄膜積層体を覆って第２の絶縁膜を形成し、前記第２の絶縁膜をエッチバック処理することで、少なくとも前記薄膜積層体が有する半導体領域の側面のすべてを覆ってサイドウォール絶縁層を形成し、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチングまたはドライエッチングを行って第１の電極層を形成し、前記第１のマスク層上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第１のマスク層をドライエッチングまたはウエットエッチングすることで第２のマスク層を形成し、前記第２のレジストマスクを除去し、前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングすることで第２の電極層と半導体層を形成することを特徴とする。
【００２２】
または、本発明の一態様である半導体装置の作製方法では、前記第２のマスク層は前記第１のマスク層を加工して形成されたものでなくてもよい。このとき、前記第１のマスク層は前記薄膜積層体の形成後に除去され、前記サイドウォール絶縁層の形成後に第２のマスク膜が形成され、前記第２のマスク膜を加工して第２のマスク層が形成されてもよい。従って、本実施の形態にて説明する本発明の一態様である半導体装置の作製方法の一は、第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜及び第１のマスク膜をこの順に積層して形成し、前記第１のマスク膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチングまたはウエットエッチングすることで第１のマスク層を形成し、前記第１のレジストマスクを除去し、前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜及び前記第２の導電膜にドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、前記第１のマスク層をドライエッチングにより除去し、前記薄膜積層体を覆って第２の絶縁膜を形成し、前記第２の絶縁膜をエッチバック処理することで、少なくとも前記薄膜積層体が有する半導体領域の側面のすべてを覆ってサイドウォール絶縁層を形成し、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチングまたはドライエッチングを行って第１の電極層を形成し、少なくとも前記薄膜積層体上に第２のマスク膜を形成し、前記第２のマスク膜上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチングまたはウエットエッチングすることで第２のマスク層を形成し、前記第２のレジストマスクを除去し、前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングすることで第２の電極層と半導体層を形成することを特徴とする。
【００２３】
または、本発明の一態様である半導体装置の作製方法では、前記サイドウォール絶縁層の形成時に、前記第１のマスク層が除去されてもよい。従って、本実施の形態にて説明する本発明の一態様である半導体装置の作製方法の一は、第１の導電膜、第１の絶縁膜、半導体膜、第２の導電膜及び第１のマスク膜をこの順に積層して形成し、前記第１のマスク膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて前記第１のマスク膜をドライエッチングまたはウエットエッチングすることで第１のマスク層を形成し、前記第１のレジストマスクを除去し、前記第１のマスク層を用いて前記第１の絶縁膜、前記半導体膜及び前記第２の導電膜にドライエッチングを行って薄膜積層体を形成しつつ、前記第１の導電膜の少なくとも表面を露出させ、前記第１のマスク層と前記薄膜積層体を覆って第２の絶縁膜を形成し、前記第２の絶縁膜をエッチバック処理することで、少なくとも前記薄膜積層体が有する半導体領域の側面のすべてを覆ってサイドウォール絶縁層を形成しつつ第１のマスク層を除去し、前記第１の導電膜の一部にサイドエッチングを伴うウエットエッチングまたはドライエッチングを行って第１の電極層を形成し、少なくとも前記第２の導電層上に第２のマスク膜を形成し、前記第２のマスク膜上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２のマスク膜をドライエッチングまたはウエットエッチングすることで第２のマスク層を形成し、前記第２のレジストマスクを除去し、前記第２のマスク層を用いて前記薄膜積層体の上部をドライエッチングすることで第２の電極層と半導体層を形成することを特徴とする。
【００２４】
なお、前記構成の半導体装置の作製方法において、第１の電極層の形成は、第２のレジストマスクを形成した後、第２のマスク層を形成する前に行ってもよい。または、第２のマスク層を形成した後、第２のレジストマスク除去する前に行ってもよい。または、第２のレジストマスクを除去した後に行ってもよい。
【００２５】
まず、基板１００上に下地絶縁層１０２、第１の導電膜１０４、第１の絶縁膜１０６、半導体膜１０８、第２の導電膜１１０、マスク膜１１２を形成する。これらの膜は、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。そして、マスク膜１１２上には第１のレジストマスク１１４を形成する（図１（Ａ）、図６）。
【００２６】
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板、石英基板、セラミック基板、または本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板１００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
【００２７】
下地絶縁層１０２は、基板１００がエッチングされること、及び基板１００にアルカリ金属などが含まれる場合に、これが半導体膜に侵入することを防止するために設けられるものであり、例えば、窒化シリコンにより形成すればよい。なお、下地絶縁層１０２は、必要のない場合には設けなくてもよい。
【００２８】
第１の導電膜１０４は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて形成すればよい。第１の導電膜１０４の材料としては、例えば金属膜、または一導電型の不純物元素が添加された半導体膜などを例示することができる。または、インクジェット法などを用いて形成してもよい。なお、第１の導電膜１０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層またはＭｏ層によりＡｌ層を挟持した３層の積層構造とすればよい。
【００２９】
第１の絶縁膜１０６は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、第１の絶縁膜１０６は、単層で形成してもよいし、複数の層を積層して形成してもよい。
【００３０】
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、酸素の組成が５〜３０原子％、窒素の組成が２０〜５５原子％、シリコンの組成が２５〜３５原子％、水素の組成が１０〜３０原子％の範囲で見積もられるものをいう。
【００３１】
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、酸素の組成が５０〜７０原子％、窒素の組成が０．５〜１５原子％、シリコンの組成が２５〜３５原子％、水素の組成が０．１〜１０原子％の範囲で見積もられるものをいう。
【００３２】
ただし、酸化窒化シリコンまたは窒化酸化シリコンの原子組成の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３３】
半導体膜１０８は、半導体膜であればよく、単層であってもよいし、複数の層が積層された積層構造であってもよい。半導体膜１０８として、例えば、酸化物半導体膜またはシリコン膜が挙げられる。
【００３４】
半導体膜１０８が酸化物半導体膜である場合には、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、酸化物半導体膜がＳｉＯ２を含んでいてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物半導体膜をいい、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００３５】
半導体膜１０８が酸化物半導体膜である場合には、例えば、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものを用いるということもできる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどが挙げられる。または、酸化物半導体膜は酸化シリコンを含んでいてもよい。
【００３６】
また、酸化物半導体膜をスパッタリング法で形成するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。ただし、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
【００３７】
ここでは、半導体膜１０８が酸化物半導体膜であり、スパッタリング法で形成される場合には、希ガス（例えばＡｒ）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。
【００３８】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。このように、充填率の高い酸化物ターゲットを用いることにより、成膜される酸化物半導体膜を緻密な膜とすることができる。
【００３９】
半導体膜１０８が酸化物半導体膜である場合には、半導体膜１０８に接する第１の絶縁膜１０６を酸化シリコンにより形成し、後に形成するサイドウォール絶縁層１２２も酸化シリコンにより形成し、酸化物半導体膜の脱水化または脱水素化を行うことが可能な条件で加熱処理を行うとよい。このように加熱処理を行う場合であっても、酸化物半導体膜が水分に曝されていないため、加熱処理時間は従来よりも短時間でよい。
【００４０】
または、半導体膜１０８として、シリコン膜を用いてもよい。シリコン膜としては、アモルファスシリコン膜を用いればよい。または、キャリア移動度が高いシリコン膜上にキャリア移動度が低いシリコン膜が設けられた積層シリコン膜であってもよい。
【００４１】
キャリア移動度が高いシリコン膜としては、結晶性シリコン膜が挙げられる。結晶性シリコンとしては、例えば、微結晶シリコンが挙げられる。ここで、微結晶シリコンとは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造のものをいう。微結晶シリコンは、熱力学的に安定な第３の状態を有し、短距離秩序を持ち格子歪みを有する結晶質なシリコンであり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長しているシリコンである。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質シリコン領域と、単結晶とみなせる微小結晶の結晶子を有する。なお、結晶粒は双晶を有する場合もある。
【００４２】
微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性の高い微結晶シリコンが得られる。
【００４３】
キャリア移動度が低いシリコン膜としては、アモルファスシリコン膜を用いればよいが、好ましくは、非晶質シリコンと微小シリコン結晶粒を有し、従来の非晶質シリコン膜と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ  Ｐｈｏｔｏｃｕｒｒｅｎｔ  Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ないシリコン膜であるとよい。このようなシリコン膜は、従来の非晶質シリコン膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性が高い。
【００４４】
キャリア移動度が低いシリコン膜には、ハロゲンまたは窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
【００４５】
なお、ここで、キャリア移動度が高いシリコン膜とキャリア移動度が低いシリコン膜の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、キャリア移動度が高いシリコン膜から錐形状に伸びた微結晶半導体領域と、キャリア移動度が低いシリコン膜と同様の「非晶質半導体を含む領域」と、で構成される。
【００４６】
キャリア移動度が低いシリコン膜が、ソース電極及びドレイン電極とキャリア移動度が高いシリコン膜の間に設けられると、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶シリコン領域を有するため、縦方向（膜の成長方向）の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質シリコンを適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下を抑制することもでき、トランジスタのスイッチング特性を高くすることができる。
【００４７】
なお、微結晶シリコン領域は、キャリア移動度が高いシリコン膜の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さい場合（すなわち、希釈率が低い場合）、または窒素を含む原料ガスの濃度が高い場合には、微結晶シリコン領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成されるシリコンは、大部分が非晶質シリコンとなる。
【００４８】
第２の導電膜１１０は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などを用いて形成すればよい。または、インクジェット法などを用いて形成してもよい。なお、第２の導電膜１１０は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層上にＡｌ層が設けられた２層の積層構造とすればよい。
【００４９】
マスク膜１１２は、後の第１のエッチング工程及び第３のエッチング工程でエッチングされない（されにくい）材料により形成すればよい。マスク膜１１２として、例えば、酸化シリコン膜または窒化シリコン膜などの絶縁膜を用いることができる。または、マスク膜１１２として、例えば、金属膜を用いることができる。金属膜を用いた場合には、電極層の一部として用いることができる。
【００５０】
第１のレジストマスク１１４は、レジスト材料をマスク膜１１２上に塗布するなどして形成した後に、フォトリソグラフィ法により加工して形成する。
【００５１】
次に、第１のレジストマスク１１４を用いてマスク膜１１２をドライエッチングまたはウエットエッチングすることで第１のマスク層１１６を形成する（図１（Ｂ））。本実施の形態において、この工程を第１のエッチング工程と呼ぶ。
【００５２】
ここで、第１のエッチング工程は、第２の導電膜１１０のエッチングレートが小さく、マスク膜１１２のエッチングレートが大きい条件により行えばよい。すなわち、第１のエッチング工程は、第２の導電膜１１０に対するマスク膜１１２のエッチング選択比が高い条件により行えばよい。
【００５３】
次に、第１のレジストマスク１１４を除去する（図１（Ｃ）、図７）。
【００５４】
次に、第１のマスク層１１６を用いて、第２の導電膜１１０、半導体膜１０８及び第１の絶縁膜１０６をドライエッチングすることで、薄膜積層体１１８を形成する（図１（Ｄ）、図８）。本実施の形態において、この工程を第２のエッチング工程と呼ぶ。
【００５５】
ここで、第２のエッチング工程は、第１のマスク層１１６のエッチングレートが小さく、第２の導電膜１１０、半導体膜１０８及び第１の絶縁膜１０６のエッチングレートが大きい条件により行えばよい。すなわち、第２のエッチング工程は、第１のマスク層１１６に対する第２の導電膜１１０、半導体膜１０８及び第１の絶縁膜１０６のエッチング選択比が高い条件により行えばよい。なお、第２のエッチング工程は、複数の種類の膜をエッチングするため、複数回の工程（例えば、２段階または３段階）で行うことが好ましい。
【００５６】
例えば、第２のエッチング工程は、まず、Ｃｌ２ガスとＣＦ４ガスとＯ２ガスの混合ガスでエッチングを行う第１の工程と、Ｃｌ２ガスによりエッチングを行う第２の工程と、ＣＨＦ３ガスによりエッチングを行う第３の工程と、により行えばよい。
【００５７】
ここで、第１のマスク層１１６を除去してもよい。第１のマスク層１１６を除去するには、薄膜積層体１１８が有する半導体領域に水分が触れない手段（例えば、ドライエッチング処理）を適用する。
【００５８】
次に、薄膜積層体１１８を覆ってサイドウォール絶縁膜１２０をスパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などにより形成する（図２（Ａ））。
【００５９】
なお、サイドウォール絶縁膜１２０は、第１の絶縁膜１０６と同じ材料で形成することが好ましい。薄膜積層体１１８と、後に形成されるサイドウォール絶縁層１２２の密着性を高めるためである。
【００６０】
または、サイドウォール絶縁膜１２０を形成した後に加熱処理を行ってもよい。薄膜積層体１１８と、後に形成されるサイドウォール絶縁層１２２の密着性を高めるためである。
【００６１】
次に、サイドウォール絶縁膜１２０をエッチバック処理することで、少なくとも薄膜積層体１１８が有する半導体領域の側面のすべてを覆ってサイドウォール絶縁層１２２を形成する（図２（Ｂ））。ここで、エッチバック処理は、第１のマスク層１１６または薄膜積層体１１８が有する導電領域が露出されるまで行う。
【００６２】
次に、第１の導電膜１０４の一部にサイドエッチングを伴うウエットエッチングまたはドライエッチングを行って第１の電極層１２４を形成する（図２（Ｃ）、図９）。
【００６３】
第１の電極層１２４を形成するエッチング工程では、下地絶縁層１０２及びサイドウォール絶縁層１２２がエッチングされず、薄膜積層体１１８の導電領域（第２の導電膜１１０により形成される領域）が露出している場合には該領域がエッチングされず、第１の導電膜１０４がサイドエッチングされる必要がある。従って、例えば、第１の導電膜１０４としてＡｌ膜またはＭｏ膜を形成し、第２の導電膜１１０としてＴｉ膜またはＷ膜を形成し、エッチャントとしては硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０４としてＭｏ膜を形成し、第２の導電膜１１０としてＴｉ膜、Ａｌ膜またはＷ膜を形成し、エッチャントとしては過酸化水素水を含む薬液を用いればよい。
【００６４】
次に、第１のマスク層１１６上に第２のレジストマスク１２６を形成する（図２（Ｄ）、図１０）。
【００６５】
第２のレジストマスク１２６は、レジスト材料を第１のマスク層１１６上に塗布するなどして形成した後に、フォトリソグラフィ法により加工して形成する。
【００６６】
または、ここまでの工程で第１のマスク層１１６が除去されている場合には、少なくとも薄膜積層体１１８上に第２のマスク膜（図示しない。）を形成し、該第２のマスク膜上に第２のレジストマスク１２６を形成する。
【００６７】
次に、第２のレジストマスク１２６を用いて第１のマスク層１１６または第２のマスク膜（図示しない。）をドライエッチングまたはウエットエッチングすることで、第２のマスク層１２８を形成する。本実施の形態において、この工程を第３のエッチング工程と呼ぶ（図３（Ａ）、図１１）。
【００６８】
ここで、第３のエッチング工程は、少なくとも第２の導電膜１１０、サイドウォール絶縁層１２２及び第１の絶縁膜１０６のエッチングレートが小さく、マスク膜１１２のエッチングレートが大きい条件により行えばよい。すなわち、第３のエッチング工程は、第２の導電膜１１０、サイドウォール絶縁層１２２及び第１の絶縁膜１０６に対するマスク膜１１２のエッチング選択比が高い条件により行えばよい。
【００６９】
次に、第２のレジストマスク１２６を除去する（図３（Ｂ）、図１２）。
【００７０】
次に、第２のマスク層１２８を用いて薄膜積層体１１８が有する導電領域をドライエッチングすることで、第２の電極層１３０を形成する。本実施の形態において、この工程を第４のエッチング工程と呼ぶ（図３（Ｃ）、図１３）。なお、この工程により、薄膜積層体１１８の第２の電極層１３０と重畳していない部分の半導体領域の上部がエッチングされ、半導体層１３２が形成される。
【００７１】
ここで、第４のエッチング工程は、半導体膜１０８のエッチングレートが小さく、第２の導電膜１１０のエッチングレートが大きい条件により行えばよい。すなわち、第４のエッチング工程は、半導体膜１０８に対する第２の導電膜１１０のエッチング選択比が高い条件により行えばよい。
【００７２】
なお、図示していないが、この後に第２のマスク層１２８を除去してもよい。第２のマスク層１２８を除去するには、薄膜積層体１１８が有する半導体領域に水分が触れない手段（例えば、ドライエッチング処理）を適用する。
【００７３】
以上説明した半導体装置の作製方法では、各種薄膜の材料とエッチング工程に用いるガスまたはエッチャントの組み合わせに注意を要する。
【００７４】
例えば、半導体膜１０８がＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜であり、第２の導電膜１１０がＴｉ膜であり、マスク膜１１２が酸化アルミニウム膜である場合には、第１のエッチング工程及び第３のエッチング工程には、エッチャントとして、リン酸、酢酸、硝酸、純水を（一例として、８５：５：５：５の体積比）混合させた薬液を用いればよく、第２のエッチング工程には、Ｃｌ系ガスを用いればよく、第４のエッチング工程には、Ｆ系ガスを用いればよい。または、第４のエッチング工程は、Ｃｌ系ガスによるエッチングとＦ系ガスによるエッチングの２段階の工程で行ってもよい。
【００７５】
または、半導体膜１０８がＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜であり、第２の導電膜１１０がＴｉ膜であり、マスク膜１１２が酸化シリコン膜である場合には、第１のエッチング工程及び第３のエッチング工程には、エッチャントとして、フッ酸を用いればよい。このとき、第２のエッチング工程には、Ｃｌ系ガスを用いればよく、第４のエッチング工程には、Ｆ系ガスを用いればよい。または、第４のエッチング工程は、Ｃｌ系ガスによるエッチングとＦ系ガスによるエッチングの２段階の工程で行ってもよい。
【００７６】
なお、Ｃｌ系ガスとしては、ＣＣｌ４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２ガスが挙げられる。特に好ましくはＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いる。
【００７７】
なお、Ｆ系ガスとしては、ＣＦ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、ＣＦ３ＳＯ３Ｈガス、及びＣ３Ｆ８ガスが挙げられる。特に好ましくはＳＦ６ガスを用いる。
【００７８】
なお、サイドウォール絶縁層１２２は積層構造であってもよい。このとき、薄膜積層体１１８の側面に接する内側のサイドウォール絶縁層として、例えば酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層または窒化シリコン層をスパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）により形成し、外側のサイドウォール絶縁層として、例えば酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層または窒化シリコン層をスパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）により形成すればよい。好ましくは、内側のサイドウォール絶縁層として、酸化シリコン層をスパッタリング法により形成し、外側のサイドウォール絶縁層として、例えば窒化シリコン層をプラズマＣＶＤ法により形成すると、薄膜積層体１１８の半導体領域への水素の含有量を少なくすることができ、薄膜積層体１１８の半導体領域に水素及び水分が侵入しにくくバリア性の高いサイドウォール絶縁層を形成することができる。更には、半導体膜１０８を酸化物半導体膜とした場合に、酸化物半導体層に接する部分を酸化シリコン層とすることで、酸化物半導体層に酸素を供給することができる。
【００７９】
次に、上記のとおり作製した半導体装置を覆って保護絶縁膜１３４を形成する（図３（Ｄ））。
【００８０】
保護絶縁膜１３４は、第１の絶縁膜１０６と同様に、絶縁性材料により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンまたは酸化アルミニウムにより形成すればよい。
【００８１】
次に、保護絶縁膜１３４上に第３のレジストマスク１３６を形成し（図４（Ａ））、保護絶縁膜１３４の第２の電極層１３０と重畳する部分に開口部１３８を形成する（図４（Ｂ））。その後、第３のレジストマスク１３６を除去する（図４（Ｃ））。なお、図示していないが、第２のマスク層１２８が導電性材料により形成されている場合には、開口部１３８の形成の際に第２のマスク層１２８を除去しなくてもよい。
【００８２】
なお、保護絶縁膜１３４を形成する前に第２のマスク層１２８が除去されている場合には、開口部１３８を形成する際のエッチング量を少なくすることができる。
【００８３】
次に、開口部１３８を介して第２の電極層１３０と接続されるように、保護絶縁膜１３４上に画素電極層１４４を位置選択的に形成する（図５（Ｃ））。本実施の形態では、一例として、保護絶縁膜１３４上に第３の導電膜１４０を形成し（図４（Ｄ））、第３の導電膜１４０上に第４のレジストマスク１４２を形成する（図５（Ａ））。そして、第３の導電膜１４０をエッチングすることで、画素電極層１４４が形成される（図５（Ｂ））。その後、第４のレジストマスク１４２を除去する（図５（Ｃ）、図１４）。
【００８４】
ただし、これに限定されず、開口部１３８を介して第２の電極層１３０と接続されるように、保護絶縁膜１３４上にインクジェット法により画素電極層１４４を位置選択的に形成してもよい。
【００８５】
第３の導電膜１４０は、透明導電膜とすることができる。透明導電膜は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した透明導電膜は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【００８６】
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体またはその誘導体などが挙げられる。
【００８７】
透明導電膜は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することもできる。
【００８８】
以上説明したように、本実施の形態にて説明した半導体装置は、例えば、液晶表示装置の画素トランジスタに適用することができる。ただし、これに限定されず、本実施の形態の作製方法をＥＬ表示装置に適用してもよい。
【００８９】
（実施の形態２）
本発明の一態様である半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１５に示す。
【００９０】
図１５は、電子書籍の一例を示している。例えば、電子書籍２００は、筐体２０１および筐体２０３の２つの筐体で構成されている。筐体２０１および筐体２０３は、軸部２１１により一体とされており、該軸部２１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
【００９１】
筐体２０１には表示部２０５及び光電変換装置２０６が組み込まれ、筐体２０３には表示部２０７及び光電変換装置２０８が組み込まれている。表示部２０５及び表示部２０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１５では表示部２０５）に文章を表示し、左側の表示部（図１５では表示部２０７）に画像を表示することができる。
【００９２】
また、図１５では、筐体２０１に操作部などを備えた例を示している。例えば、筐体２０１において、電源２２１、操作キー２２３、スピーカ２２５などを備えている。操作キー２２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２００は、電子辞書としての機能を持たせた構成としてもよい。
【００９３】
また、電子書籍２００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【００９４】
実施の形態１で説明した半導体装置の作製方法を適用することで、半導体装置に設けられる半導体層となる部分の全面が水分などに曝されず、簡略な工程で本実施の形態の半導体装置を作製することができる。
【００９５】
（実施の形態３）
本発明の一態様である半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【００９６】
図１６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置３００は、筐体３０１に表示部３０３が組み込まれている。表示部３０３により、映像を表示することが可能である。また、ここでは、スタンド３０５により筐体３０１を支持した構成を示している。
【００９７】
テレビジョン装置３００の操作は、筐体３０１が備える操作スイッチや、別体のリモコン操作機３１０により行うことができる。リモコン操作機３１０が備える操作キー３０９により、チャンネルや音量の操作を行うことができ、表示部３０３に表示される映像を操作することができる。また、リモコン操作機３１０に、当該リモコン操作機３１０から出力する情報を表示する表示部３０７を設ける構成としてもよい。
【００９８】
なお、テレビジョン装置３００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【００９９】
図１６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム３２０は、筐体３２１に表示部３２３が組み込まれている。表示部３２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１００】
なお、デジタルフォトフレーム３２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部３２３に表示させることができる。
【０１０１】
また、デジタルフォトフレーム３２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１０２】
図１７は携帯型のコンピュータの一例を示す斜視図である。
【０１０３】
図１７の携帯型のコンピュータは、上部筐体３４１と下部筐体３４２とを接続するヒンジユニットを閉状態として表示部３４３を有する上部筐体３４１と、キーボード３４４を有する下部筐体３４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部３４３を見て入力操作を行うことができる。
【０１０４】
また、下部筐体３４２はキーボード３４４の他に入力操作を行うポインティングデバイス３４６を有する。また、表示部３４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体３４２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体３４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート３４５を有している。
【０１０５】
上部筐体３４１には更に上部筐体３４１内部にスライドさせて収納可能な表示部３４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部３４７の画面の向きを使用者は調節できる。また、収納可能な表示部３４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０１０６】
表示部３４３または収納可能な表示部３４７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０１０７】
また、図１７の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体３４１と下部筐体３４２とを接続するヒンジユニットを閉状態としたまま、表示部３４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部３４３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【０１０８】
実施の形態１で説明した半導体装置の作製方法を適用することで、半導体装置に設けられる半導体層となる部分の全面が水分などに曝されず、簡略な工程で本実施の形態の半導体装置を作製することができる。
【符号の説明】
【０１０９】
１００    基板
１０２    下地絶縁層
１０４    第１の導電膜
１０６    第１の絶縁膜
１０８    半導体膜
１１０    第２の導電膜
１１２    マスク膜
１１４    第１のレジストマスク
１１６    第１のマスク層
１１８    薄膜積層体
１２０    サイドウォール絶縁膜
１２２    サイドウォール絶縁層
１２４    第１の電極層
１２６    第２のレジストマスク
１２８    第２のマスク層
１３０    第２の電極層
１３２    半導体層
１３４    保護絶縁膜
１３６    第３のレジストマスク
１３８    開口部
１４０    第３の導電膜
１４２    第４のレジストマスク
１４４    画素電極層
２００    電子書籍
２０１    筐体
２０３    筐体
２０５    表示部
２０６    光電変換装置
２０７    表示部
２０８    光電変換装置
２１１    軸部
２２１    電源
２２３    操作キー
２２５    スピーカ
３００    テレビジョン装置
３０１    筐体
３０３    表示部
３０５    スタンド
３０７    表示部
３０９    操作キー
３１０    リモコン操作機
３２０    デジタルフォトフレーム
３２１    筐体
３２３    表示部
３４１    上部筐体
３４２    下部筐体
３４３    表示部
３４４    キーボード
３４５    外部接続ポート
３４６    ポインティングデバイス
３４７    表示部
【図１】
0005848936.tif 000002
【図２】
0005848936.tif 000003
【図３】
0005848936.tif 000004
【図４】
0005848936.tif 000005
【図５】
0005848936.tif 000006
【図６】
0005848936.tif 000007
【図７】
0005848936.tif 000008
【図８】
0005848936.tif 000009
【図９】
0005848936.tif 000010
【図１０】
0005848936.tif 000011
【図１１】
0005848936.tif 000012
【図１２】
0005848936.tif 000013
【図１３】
0005848936.tif 000014
【図１４】
0005848936.tif 000015
【図１５】
0005848936.tif 000016
【図１６】
0005848936.tif 000017
【図１７】
0005848936.tif 000018