(57)【特許請求の範囲】
【請求項１】
インピーダンスマッチングネットワーク（ＩＭＮ）であって、
（ａ１）入力（ＩＮ）および出力（ＯＵＴ）を有する信号経路（ＳＰ）と、
（ａ２）前記信号経路（ＳＰ）内に電気的に接続され、第１の調整可能なリアクタンス素子（ＩＮ１またはＣＰ１）および第２の調整可能なリアクタンス素子（ＩＮ２またはＣＰ２）を有するインピーダンスマッチング回路（ＩＭＣ）と、
（ａ３）前記信号経路に組み込まれたミスマッチ感知素子（ＭＳＥ）と、
（ａ４）前記信号経路（ＳＰ）を伝播する信号の強度からインピーダンスのミスマッチを前記ミスマッチ感知素子（ＭＳＥ）によって同定し、同定された前記ミスマッチに応じて前記調整可能なリアクタンス素子を調整するように構成された制御ネットワーク（ＣＮ）と、
を有し、
（ａ５）前記第１及び第２の調整可能なリアクタンス素子の一方が前記インピーダンスマッチング回路（ＩＭＣ）のインピーダンスの主に実部を変化させるように調整可能なリアクタンス素子を構成し、前記第１及び第２の調整可能なリアクタンス素子の他方が前記インピーダンスマッチング回路（ＩＭＣ）の主に虚部を変化させるように調整可能なリアクタンス素子を構成し、その結果、現実のインピーダンスと所望のインピーダンスとの差の実部と虚部が独立して最小化されることが可能であり、
ここで、前記インピーダンスマッチングネットワークは２つの並列分枝（ＰＢ１、ＰＢ２）の間に直列セクションを備える少なくとも１つのｐｉ状回路を備え、各ｐｉ状回路は、各並列分枝内にキャパシタンス素子を前記第１の調整可能なリアクタンス素子として、および直列セクション内にインダクタンス素子を前記第２の調整可能なリアクタンス素子として備え、
ここで、前記第１及び第２の調整可能なリアクタンス素子はｍ個あり、ｉ個の第１の調整可能なリアクタンス素子で少なくとも２つの並列分枝の第１の集合を構成し、各並列分枝の第１の調整可能なリアクタンス素子が差をつけて調整され、ｊ個の第２の調整可能なリアクタンス素子で直列セクションの第２の集合を構成し、ｊ個の第２の調整可能なリアクタンス素子が差をつけて調整され、ここにおいて、ｉ＋ｊ＝ｍ、およびｍ＞２である、
インピーダンスマッチングネットワーク（ＩＭＮ）。
【請求項２】
前記少なくとも１つのｐｉ状回路の各セクションに追加のキャパシタンス素子（ＣＰｎ３）および追加のインダクタンス素子（ＩＮｎ２）を含み、各追加のインダクタンス素子（ＩＮｎ２）は前記インダクタンス素子（ＩＮｎ）と直列に電気的に接続され、各追加のキャパシタンス素子（ＣＰｎ３）は前記追加のインダクタンス素子（ＩＮｎ２）の１つと並列に電気的に接続され、デュアルバンドインピーダンスマッチングネットワークを形成する、請求項１に記載のインピーダンスマッチングネットワーク（ＩＭＮ）。
【請求項３】
前記少なくとも１つのｐｉ状回路の各セクションに第１のおよび第２の追加のキャパシタンス素子（ＣＰｎ３、ＣＰｎ４）を含み、各第１の追加のキャパシタンス素子（ＣＰｎ３）は前記インダクタンス素子（ＩＮｎ）と直列に電気的に接続され、各第２の追加のキャパシタンス素子（ＣＰｎ４）は前記追加のインダクタンス素子（ＩＮｎ２）と並列に電気的に接続され、デュアルバンドインピーダンスマッチングネットワークを形成する、請求項１に記載のインピーダンスマッチングネットワーク（ＩＭＮ）。
【請求項４】
前記信号経路の前記入力の直列経路においてキャパシタンス素子を有し、前記キャパシタンス素子の両端にそれぞれ並列回路において電気的に接続される２つのインダクタンス素子を含むハイパス回路を有する、請求項１から３に記載のインピーダンスマッチングネットワーク。
【請求項５】
前記ミスマッチ感知素子が、前記信号経路に直列に電気的に接続された感知インダクタンス素子を含む、請求項１から４の一項に記載のインピーダンスマッチングネットワーク。
【請求項６】
前記制御ネットワークが、検出されたインピーダンスの実部と虚部を決定する直交検波器を含む、請求項１から５の一項に記載のインピーダンスマッチングネットワーク。
【請求項７】
信号ソースを信号負荷にマッチングさせる、請求項１から６の一項に記載のインピーダンスマッチングネットワーク。
【請求項８】
第１の周波数帯および、前記第１の周波数帯と異なる第２の周波数帯においてマッチングが行われる、請求項１から７の一項に記載のインピーダンスマッチングネットワーク。
【請求項９】
信号ソースをアンテナにマッチングさせる、請求項１から８の一項に記載のインピーダンスマッチングネットワーク。
【請求項１０】
定まった仕様に基づいてソースと負荷の間のインピーダンスをマッチングさせる方法であって、
ａ）信号経路（ＳＰ）を供給するステップと、
ｂ）少なくとも４つの調整可能なリアクタンス素子を含み、第１の集合または第２の集合のそれぞれに少なくとも２つの前記リアクタンス素子が割り当てられた、インピーダンスマッチング回路（ＩＭＣ）を前記信号経路に接続するステップと、
ｃ）ミスマッチ感知素子（ＭＳＥ）を前記信号経路に接続するステップと、
ｄ）ソースと負荷の間のインピーダンスミスマッチを検出するステップと、
ｅ）前記ミスマッチに応じて、前記調整可能なリアクタンス素子のインピーダンス値の新たな集合を、前記信号経路（ＳＰ）を伝播する信号の強度から決定するステップと、
ｆ）前記ミスマッチに基づいて前記調整可能なリアクタンス素子を調整するステップと、
を含み、
前記調整可能なリアクタンス素子の第１の集合（ＩＮ１またはＣＰ１）が、前記インピーダンスマッチング回路（ＩＭＣ）のインピーダンスの主に実部を変化させるように調整可能なリアクタンス素子の第１の集合を構成し、前記調整可能なリアクタンス素子の第２の集合（ＩＮ２またはＣＰ２）が、前記インピーダンスマッチング回路（ＩＭＣ）の主に虚部を変化させるように調整可能なリアクタンス素子の第２の集合を構成し、その結果、現実のインピーダンスと所望のインピーダンスとの差の実部と虚部は独立して最小化される、方法。
【請求項１１】
調整可能なリアクタンス素子の数がｍであり、ｍは４以上の整数である、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷インピーダンスとしてのアンテナのインピーダンスを、例えば携帯電話などの携帯通信装置において用いられる内部回路などの、ソースインピーダンスとしての内部回路にマッチングさせる動的なインピーダンスマッチングネットワークに関する。
【背景技術】
【０００２】
特許文献１は、アダプティブアンテナインピーダンスマッチングのためのシステムに関する。インピーダンスミスマッチはアンテナから反射される信号の強度を測定することによって動的に決定される。信号経路内で電気的に接続されるインピーダンスマッチング回路は、電圧定在波比（ＶＳＷＲ）を最小にするように調整される。調整は、インピーダンスマッチング回路内で電気的に接続された異なるリアクタンス素子の、リアクタンスを変化させることによって行われうる。
【０００３】
図１ａはよく知られたｐｉセクションインピーダンスマッチング回路の簡単な実施形態を示す。ソースインピーダンスＲｓは信号経路と直列に電気的に接続される。インダクタンス素子Ｌは信号経路に直列に電気的に接続され、キャパシタンス素子Ｃ１は前記インダクタンス素子の接点を接地と接続し、もう一方のキャパシタンス素子Ｃ２は前記インダクタンス素子の他方の側を接地と接続する。３つのリアクタンス素子Ｃ１、Ｃ２およびＬはｐｉセクションを形成し、独立して調整可能である。図１ｂは上記マッチング回路のインピーダンスを表すスミス図を示す。３つすべてのリアクタンス素子のリアクタンスの値に依存する全体のインピーダンスを例示的に示す曲線の組を含む図の中心に、望ましい値、例えば５０オームがある。１つのみのリアクタンスの変動が、インピーダンスをスミス図の領域全体の円のような部分集合に制限する。
【０００４】
したがって、所望の全体のインピーダンスに関する所与の仕様を満足する３つすべての素子のための正しい設定を動的に見つけることが、自明ではないのは明らかである。最良の設定を見つけるためのアルゴリズムはそれゆえ直接的ではなく、ルックアップテーブルに基づくこともあり、複雑であり誤りにつながりやすい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６８４５１２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、必要なことは、直接的でありあいまいでないアルゴリズムで作動するための改良された設計を有するインピーダンスマッチングネットワークである。
【課題を解決するための手段】
【０００７】
本発明は、
入力および出力を有する信号経路と、
前記信号経路と電気的に接続され、第１の調整可能なリアクタンス素子および第２の調整可能なリアクタンス素子とを有するインピーダンスマッチング回路と、
前記信号経路に組み込まれたミスマッチ感知素子と、
前記信号経路を伝播する信号のミスマッチを前記ミスマッチ感知素子によって同定し、同定された前記ミスマッチに応じて前記調整可能なリアクタンス素子を調整するように設計されたコントロールネットワークと、を有し、
前記リアクタンス素子の一方を調整することが前記インピーダンスマッチング回路のインピーダンスの主に実部を変化させ、前記リアクタンス素子の他方を調整することが前記インピーダンスマッチング回路のインピーダンスの主に虚部を変化させるように、前記調整可能なリアクタンス素子が選択される、
インピーダンスマッチングネットワークを提供する。
【０００８】
好ましい実施形態では、直列接続されたインダクタンスＬおよび２つの並列接続されたキャパシタンスＣ１とＣ２からなるｐｉセクションネットワークがインピーダンスマッチング回路として用いられる。そのような回路はローパスフィルタに対応する。
【０００９】
したがって、インピーダンスマッチング回路は、ｐｉまたはＴまたはより一般的には「ｐｉ状の」回路に基づくハイパスフィルタによって実現されてもよい。この場合にはインダクタンス素子およびリアクタンス素子は交換される。簡単にするために、以下の部分においてはローパスフィルタのみを考慮する。しかし、基本的な考えが両方に対して、すなわちハイパスフィルタ回路構成に対しておよび同様にローパスフィルタ回路構成に対して有効であることが、当業者にとっては明らかである。
【００１０】
リアルソースインピーダンスＲＳに関しては、ＦｉｄｌｅｒおよびＴｈｏｍｐｓｏｎ（“Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  ｔｈｅ  ｇｅｎｅｒｉｃ  ａｌｇｏｒｉｔｈｍ  ａｎｄ  ｓｉｍｕｌａｔｅｄ  ａｎｎｅａｌｉｎｇ  ｔｏ  ＬＣ  ｆｉｌｔｅｒ  ｔｕｎｉｎｇ”、ＩＥＥＥ  Ｐｒｏｃ．  Ｃｉｒｃｕｉｔｓ  Ｄｅｖｉｃｅｓ  Ｓｙｓｔ．、第１４８巻、第４号、１７７〜１８２ページ、２００１年８月）によれば、そのようなｐｉセクションネットワークのマッチングされたインピーダンスの実部は
【数１】
0006054033.tif 000002
として表されることができ、虚部は
【数２】
0006054033.tif 000003
として表すことができる。ここで、ωは電磁気信号の角振動数である。２つのリアクタンスを一定に保ち第３のリアクタンスを変化させた結果として円形のインピーダンス曲線が得られる。インピーダンスは、正の実部を有する複素平面内の円周に束縛され、この円の中心および半径は他の２つの値の関数である。
【００１１】
所望のインピーダンスとマッチングするための有利な簡単で直接的なアルゴリズムが、リアクタンス素子を以下のように設計することによって得られる。すなわち、
ｉ）円周が所望のインピーダンス値を有する。
ｉｉ）円の中心の虚部と所望のインピーダンス値の虚部との差が実質的にゼロである、
ｉｉｉ）円の中心の実部と所望のインピーダンス値の実部との差が適切な寸法の領域を提供するのに十分大きく、前記円の弧は所望の値を含み実部の軸に平行である線に主として直交する。
【００１２】
そのように設計された素子の利点は、マッチング回路のインピーダンスを直交方式で制御することが今や可能となることである。
【００１３】
このことは第一に、適切なインピーダンスが存在することを保証する。そして第二に、所望のインピーダンスに到達するためのリアクタンスの変化が、外部の状態に従属しうる現実のインピーダンスと所望のインピーダンスとの差によって直接与えられることを保証する。実部を変化させることは虚部を変化させることにつながらず、逆も同様であるため、この差の実部と虚部は独立して最小化されることができる。
【００１４】
例えば、Ｃ１およびＣ２が一定に保たれた場合、Ｌが変化する際のインピーダンスが以下の方程式（方程式１）によって与えられる。
【数３】
0006054033.tif 000004
したがってインピーダンスは、
【数４】
0006054033.tif 000005
を中心とし、
【数５】
0006054033.tif 000006
を半径とする円周上にある。したがって、円の中心および半径は２つのキャパシタンスＣ１およびＣ２によって決定される。
【００１５】
ここで、円の半径が線形的に変化すると、インピーダンスの実部が線形的に変化し、円の位置が変化するとインピーダンスの虚部が変化する。
【００１６】
中心位置の虚部を一定に保ちながら中心位置の半径またはインピーダンスの実部（この場合には等しい）を変化させるためには、上記方程式においてＣ２を一定に保つことを必要とする。そうでなければ中心位置の虚部（すなわち縦座標）は変化するであろう。したがって、Ｃ１を変化させることはインピーダンスの実部のみの変化につながる。
【００１７】
一実施形態において、マッチング回路は、いくつかのｐｉセクションまたはｐｉ状のセクションにおいていくつかの調整可能なリアクタンス素子を有する。
【００１８】
一般には、ｍ個の調整可能なリアクタンス素子がある場合、ｉ≧１個の調整可能なリアクタンス素子からなる第１の集合は差をつけて調整され、ｊ≧１個の調整可能なリアクタンス素子からなる第２の集合が差をつけて調整され、ここでｉ＋ｊ＝ｍでありｍ＞２である。ここで「差をつけて調整する（ｔｕｎｉｎｇ  ｄｉｆｆｅｒｅｎｔｉａｌｌｙ）」とは、第１の調整可能な素子のリアクタンスを変化させるために１つの自由度があり、同じ集合の他の素子それぞれの変化は前記第１の素子のリアクタンスの変化の関数であることを意味する。
【００１９】
マッチング回路はさらにＴセクションを有してもよい。これらは存在するｐｉセクションとさらなるｐｉセクションを形成してもよく、したがって上記基礎的な関係もまた有効であり、したがってあてはまる。それゆえ、さらなるＴセクションはｐｉセクションのように扱われ、「ｐｉセクション」が言及される場合、それにはさらなるＴセクションもあてはまる。
【００２０】
ソースインピーダンスの負荷インピーダンスへの動的なマッチングのために、本発明は制御ループを有する。マッチングセンサ素子はインピーダンスマッチングネットワークの現実のミスマッチを決定する。制御ネットワークはマッチングセンサ素子に電気的に接続され、上記方法に従ってリアクタンス素子のために最も適した値を決定する。
【００２１】
好ましい実施形態において、マッチングセンサ素子は信号経路に組み込まれたインダクタンス素子を有する。該インダクタンス素子をはさんだノード電圧および該インダクタンス素子を通る電流を感知することによって、インピーダンスマッチングネットワークのインピーダンス、アドミッタンスまたは反射係数を決定するのに必要なすべての情報が得られる。このことは一般の直交検波器によってなされる。原則として、ミスマッチの検出はいかなるリアクタンス素子に基づいてもありうる。したがってキャパシタンス素子もまた使われてよい。
【００２２】
もう１つの好ましい実施形態において、ｐｉ状セクションの少なくとも１つの直列分枝のそれぞれが、該直列分枝内で直列に電気的に接続された２つのインダクタンス素子を有する。ｐｉ状セクションはさらに、２つの直列に接続されたインダクタンス素子（インダクタンスＬＳおよびＬＰ）の一方（インダクタンスＬＰ）に並列に接続された１つのキャパシタンス素子（容量ＣＰ）を有する。方程式２：
【数６】
0006054033.tif 000007
はｐｉセクションのそのような直列分枝のインピーダンスの虚部に言及する（図３ａを参照）。リアクタンスＣＰ、ＬＰおよびＬＳが正しく選択された場合、２つの異なった周波数ωＬＢおよびωＨＢがこの方程式の解となる。このことは、ｐｉセクションが２つの異なる周波数において同じインピーダンスを有し、したがってそのようなｐｉセクションを含むインピーダンスマッチングネットワークは２つの周波数帯で作動することが可能である、ということを意味する。ここでωＬＢは低いほうの周波数帯の角周波数で、ωＨＢは高いほうの周波数帯の角周波数である。したがって、２つの異なる周波数帯において、その時点でどちらの周波数帯が用いられているのかをさらに考慮することなく、良好なマッチングを得ることができる。
【００２３】
ｐｉ状セクションの各直列経路が、インダクタンス素子と直列に電気的に接続されたキャパシタンス素子と、前記インダクタンス素子と並列に電気的に接続されたキャパシタンス素子とを含む場合に、アナログデュアルバンドネットワークが達成される。
【００２４】
もう１つの好ましい実施形態は、信号経路の入力または出力を接地に電気的に接続する保護素子を含む。これらの保護素子は保護分枝に配置され、インダクタンス素子であってもよい。
【００２５】
好ましい実施形態において、マッチング感知素子は信号経路内で電気的に接続された誘導素子を含む。
【００２６】
一実施形態において、マッチング回路はアンテナに電気的に接続される。アンテナは異なる環境で用いられることがあり、または異なるリアクタンスと接続されることもあるので、マッチングは必須である。アンテナがモバイル通信ユニットのアンテナであり、それゆえその位置および向きが変化するという場合もありうる。本発明に基づいてインピーダンスマッチング回路の調整可能なリアクタンス素子を調整することは、これらの変化を完全に埋め合わせする。
【００２７】
定まった仕様に基づいてソースと負荷の間のインピーダンスをマッチングさせる方法は、
ａ）信号経路を供給するステップと、
ｂ）各リアクタンス素子が第１の集合および第２の集合に割り当てられた、少なくとも２つの調整可能な前記リアクタンス素子を含むインピーダンスマッチング回路を前記信号経路に接続するステップと、
ｃ）ミスマッチ感知回路を前記信号経路に接続するステップと、
ｄ）ソースと負荷の間のインピーダンスミスマッチを検出するステップと、
ｅ）前記ミスマッチに応じて、前記調整可能なリアクタンス素子のインピーダンス値の新たな集合を決定するステップと、
ｆ）前記ミスマッチに基づいて前記調整可能なリアクタンス素子を調整するステップと、を含み、前記調整可能なリアクタンス素子の第１の集合を差をつけて調整することによって、前記インピーダンスマッチング回路のインピーダンスの主に実部を変化させ、前記調整可能なリアクタンス素子の第２の集合を差をつけて調整することによって、前記インピーダンスマッチング回路の主に虚部を変化させる、方法である。
【００２８】
上記方法の好ましい実施形態において、調整可能なリアクタンス素子の数はｍであり、ここでｍは２よりも大きい整数である。
【００２９】
本発明は以下の本明細書に与えられた詳細な説明および添付の図面から完全に理解される。
【図面の簡単な説明】
【００３０】
【図１ａ】３つの調整可能なリアクタンス素子を有するｐｉセクションネットワークを示す図である。
【図１ｂ】図１ａのネットワークのスミス図を示す図である。
【図２】本発明の基本的な概念を示す図である。
【図３ａ】スイッチング可能なキャパシタンス素子を含むネットワークを示す図である。
【図３ｂ】ｐｉセクションネットワークのデュアルバンド直列セクションを示す図である。
【図３ｃ】ｐｉセクションネットワークのもう１つのデュアルバンド直列セクションを示す図である。
【図３ｄ】調整可能なキャパシタンス素子を含むｐｉセクションネットワークのさらにもう１つのデュアルバンド直列セクションを示す図である。
【図３ｅ】ｐｉセクションネットワークの直列セクションのもう１つの実施形態を示す図である。
【図３ｆ】ハイパス回路構成において用いるためのインピーダンスマッチングネットワークのｐｉセクションを示す図である。
【図４ａ】調整可能なインダクタンス素子と、差をつけて調整可能な２つのキャパシタンス素子とを含むｐｉセクションネットワークを示す図である。
【図４ｂ】図４ａのｐｉセクションネットワークのインピーダンスのスミス図を示す図である。
【図５ａ】差をつけて制御されるキャパシタンス素子を有するｐｉセクションとＴセクションネットワークとを有するインピーダンスマッチング回路を示す図である。
【図５ｂ】図５ａのネットワークのインピーダンスを示す図である。
【図６】図７のインピーダンスマッチングネットワークの収束の振る舞いをシミュレートした図である。
【図７】２つのｐｉセクションを有するデュアルバンドのデュアルセクションインピーダンスマッチングネットワークの図である。
【発明を実施するための形態】
【００３１】
図１ａは、信号経路ＳＰの入力ＩＮに電気的に接続されたソースＳのインピーダンスを、該信号経路ＳＰの出力ＯＵＴに接続可能な装置（例えばアンテナ）にマッチングさせるために用いられうる従来のｐｉセクションネットワークを示す。この場合には、信号経路は調整可能なインダクタンス素子ＩＮ１によって表される。キャパシタンス素子ＣＰ１は信号経路の入力ＩＮを接地に電気的に接続し、もう１つのキャパシタンス素子ＣＰ２は信号経路の出力を接地に電気的に接続する。両方のキャパシタンス素子が調整可能である。したがって、示されたインピーダンスマッチング回路の全体のインピーダンスの変化には３つの自由度があり、該インピーダンスマッチング回路は以下の図１ｂを考慮してさらに述べられる上記問題へとつながる。
【００３２】
図１ｂは、図１ａで示された簡単なｐｉセクションに応じたインピーダンスの複素数を示す。上記方程式に従って、指定された値にマッチングさせるために３つの調整可能な素子を独立して制御することを可能にするアルゴリズムを見つけることはかなり困難である。
【００３３】
図２は、本発明の基本的な概念を示す。信号経路ＳＰは、実際のインピーダンスのミスマッチを動的に同定することが可能なマッチング感知素子（ＭＳＥ）を含む。この情報は、インピーダンスマッチング回路ＩＭＣに含まれる調整可能な素子のための新しい値の集合を決定する制御ネットワークＣＮに送られる。この回路は調整可能な素子の２つの集合を有する（例えば第１の集合としてのＣＰ１および第２の集合としてのＣＰ２であり、各集合はこの場合は１つのみの要素を有する）。各集合のいずれの調整可能な素子も、制御ネットワークＣＮによって差をつけて調整される。このことは、１つのリアクタンス素子のリアクタンスの値を選ぶ自由度が１つだけであり、各集合内の他の調整可能な素子の他の値が上記１つの素子の上記１つの値の関数であることを意味する。したがって、インピーダンスマッチング回路ＩＭＣのインピーダンスを調整するために、調整可能な素子の２つの集合は制御ネットワークＣＮに２つの自由度を与える。制御ネットワークからインピーダンスマッチング回路へと示された矢印は、これら２つの自由度を意味する。
【００３４】
最も簡単な場合には、インピーダンスマッチング回路は信号経路内に電気的に接続されたインダクタンス素子ＩＮ１と、インダクタンス素子ＩＮの両方の接点を個々に接地に電気的に接続してｐｉセクション回路を形成する２つのキャパシタンス素子とを含む。これらの素子のうち少なくとも２つは調整可能である。このことは、それらのリアクタンス値が調整可能であり制御ネットワークＣＮによって変更することが可能であることを意味する。特に、これらのリアクタンス素子が正しく設定されている場合、本発明によるインピーダンスの調整は非常に直接的であり容易である。上記に示されたように、ｐｉ状の回路のリアクタンスは、指定されたマッチインピーダンスの近傍にインピーダンスの主な直交制御を開示する図４ｂに示されたインピーダンスの振る舞いをもたらすように選択されうる。
【００３５】
図４ａは、制御ネットワークＣＮが図４ｂで示すようにインピーダンスを調整することを可能にする、インピーダンスマッチング回路の一実施形態を示す。図４ａと図１ａの間の決定的な差は、共に調整可能なキャパシタンス素子ＣＰ１およびＣＰ２の接続された矢印によって示される差をつけた制御に基づく。したがってこれらの２つのキャパシタンス素子は調整可能な素子の１つの集合を構成し、調整可能なインダクタンス素子ＩＮ１はもう１つの集合を構成する。図４ｂを参照すると、マッチングさせる指定されたインピーダンス（例えば５０オーム）がスミス図の中心に位置する。インダクタンス素子ＩＮ１のインダクタンスを変化させることは、主にインピーダンスの実部を指定されたインピーダンスの近傍に変化させる結果となり、キャパシタンス素子ＣＰ１、ＣＰ２のキャパシタンスを差をつけて変化させることは、インピーダンスマッチング回路の主にインピーダンスの虚部を変化させる結果となる。そのような構成の利点は明らかである。適切なインピーダンスマッチングが達成されうること、および、指定されたインピーダンスが最小のステップ数で達成されうることが保証される。特に、マッチングは単一のステップで実行されうる。
【００３６】
図５ａは、インピーダンスマッチング回路ＩＭＣのもう１つの実施形態を示す。３つの誘導素子ＩＮ１、ＩＮ３、ＩＮ５が信号経路ＳＰ内で該信号経路の入力ＩＮと出力ＯＵＴの間に直列に電気的に接続される。差をつけて調整可能な２つのキャパシタンス素子ＣＰ１、ＣＰ２は、それぞれ並列な分枝においてそれぞれ信号経路を接地に電気的に接続し、調整可能なリアクタンス素子の１つの集合を形成し、もう１つの調整可能なキャパシタンス素子ＣＰ５は、第３の並列な分枝において信号経路を接地に接続する。図５ａで示されたインピーダンスマッチング回路は、したがって、素子ＣＰ１、ＩＮ１、ＣＰ２からなるｐｉセクションネットワークと、素子ＩＮ３、ＣＰ３、ＩＮ５からなるＴセクションネットワークを含む。Ｔセクションネットワークおよびｐｉセクションネットワークは信号経路ＳＰにおいて直列に電気的に接続される。この配置は、インピーダンス素子ＩＮ５に直列に電気的に接続された素子ＣＰ３、ＩＮ３、ＣＰ１、ＩＮ１、およびＣＰ２を有するデュアルｐｉセクションネットワークとみなすこともできる。したがって、このネットワークおよび同様のネットワークトポロジは「ｐｉ状」ネットワークと呼ばれる。
【００３７】
キャパシタンス素子ＣＰ１およびＣＰ２の差をつけた制御およびキャパシタンス素子ＣＰ５の制御は、制御ネットワークＣＮが図５ｂに示されたインピーダンスマッチングネットワークのインピーダンスを調整することを可能にする。ここで、複素平面の一部が、図５ａに示されたインピーダンスマッチングネットワークの複素インピーダンスを表す。図４ｂと同様に、ＣＰ１およびＣＰ２のキャパシタンスを差をつけて変化させることは、インピーダンスの主に虚部を変化させ、ＣＰ３のキャパシタンスを変化させることは実部を変化させる。したがって、やはり直交のような調整が可能であり、上記の利点を提供する。
【００３８】
２つの周波数帯内のマッチングが、インピーダンスマッチング回路ＩＭＣ内で電気的に接続されたさらなるリアクタンス素子によってなされることができる。一例が図３ａに示される。インピーダンスマッチング回路を異なる周波数で調整するために、それはさらに、信号経路内に電気的に接続されたキャパシタンス素子ＣＰａ、ＣＰｂ、ＣＰｃ、ＣＰｄを含む。この実施形態において、ＣＰａおよびＣＰｂは並列に電気的に接続され、ＣＰｃおよびＣＰｄは並列に電気的に接続される。さらに、キャパシタンスＣＰｃおよびＣＰｄはＣＰｂに直列に電気的に接続される。スイッチがＣＰｄとＣＰｂの間の直列接続を開閉することができる。ＣＰｄの動作開始および動作停止は、これらの４つのキャパシタンスを含む電気回路に２つの異なる全体容量をもたらす。このことは、調整に関して、インピーダンスマッチング回路が２つの異なる周波数帯においてマッチングを得ることを可能にする。
【００３９】
図３ｂは２つの異なる周波数帯においてインピーダンスマッチングネットワークを用いるもう１つの可能性を示す。２つのインダクタンス素子ＩＮ１（インダクタンスＬＰ）、ＩＮ２（インダクタンスＬＳ）が直列に電気的に接続され、キャパシタンスＣＰ３素子（キャパシタンスＣＰ）がインダクタンス素子ＩＮ１に並列に電気的に接続される。このネットワークはインピーダンスマッチング回路内のｐｉ状回路の直列セクションを示す。方程式２によれば、素子のリアクタンスを設計することによって、指定されたインピーダンスが２つの異なる周波数において得られることを保証することができる。リアクタンス素子は本発明に従ってインピーダンスを動的に調整するように調整可能であってもよい。
【００４０】
図３ｃは、インピーダンスマッチング回路に含まれるｐｉ状のネットワークの直列セクションの、さらにもう１つの実施形態を示す。図３ｂと比較すると、インダクタンス素子ＩＮ２がキャパシタンス素子ＣＰ４に置き換わっている。このネットワークもまた、調整によって２つの異なる周波数帯において指定されたインピーダンスを得ることを可能にする。
【００４１】
図３ｄは、直列のインダクタンス素子ＩＮ１、ＩＮ２の両方に並列に電気的に接続されたさらなる調整可能なキャパシタンス素子ＣＰ６を有する、図３ｂによるインピーダンスマッチング回路のｐｉ状回路の直列セクションを示す。
【００４２】
図３ｅは、直列セクション内で直列に電気的に接続されたさらなるキャパシタンス素子ＣＰ４を有する、図３ｂによるインピーダンスマッチング回路のｐｉ状回路の直列セクションを示す。
【００４３】
図３ｆはハイパス回路構成において用いるためのインピーダンスマッチング回路のｐｉセクションを示す。それは信号経路（すなわち直列経路）においてキャパシタンス素子ＨＰＣＥを有し、それぞれ並列経路において電気的に接続される２つのインダクタンス素子ＨＰＩＥを有する。そのようなセクションに基づいて、本発明の回路マッチングネットワークは当業者に知られたハイパス構成において実現されることができる。
【００４４】
さらなる動的に調整可能な、または静的なリアクタンス素子が、信号線に電気的に接続されたさらなる並列なまたは直列な分枝において位置することができる。代替として、本発明のネットワークセクションの組み合わせは、そのマッチング特性を改良するためにインピーダンスマッチング回路に含まれる。
【００４５】
図６は、マッチングされていない８つの異なるインピーダンスから始まり、現実のインピーダンスと指定されたインピーダンスとの間の差の絶対値が（左の図から右の図へと）増加する、本発明の好ましい実施形態の収束の振る舞いを示す。開始時のインピーダンスは対称的な八角形の角に位置しており、三角形で示される。マッチングされたインピーダンスは円で示される。わかることは、開始時のインピーダンスが指定された値の近傍にある場合、マッチングは非常に良好に行われる（左のスミス図）ということである。開始時の点が、実部と虚部との独立した制御がこれ以上十分に与えられていない領域（中央のスミス図）にある場合でさえも、収束はなお良好である。右のスミスチャートにおいても、これはなお有効であり、インピーダンスの改良が明らかに存在する。
【００４６】
図７は、３つのキャパシタンス素子ＣＰ１、ＣＰ２、ＣＰ３を変化させることによって調整される、２つの連続して配置されたｐｉセクションを有するインピーダンスマッチング回路の好ましい実施形態を示す。各キャパシタンス素子がそれ自身で並列経路を成して電気的に接続される。キャパシタンス素子ＣＰ１およびＣＰ２は図に示されたように差をつけて制御されうる。
【００４７】
本発明は調整可能なリアクタンス素子を有する。調整可能なリアクタンス素子は調整可能なキャパシタ、特に可変ＭＥＭＳキャパシタ（例えばＣＭＯＳスイッチングキャパシタアレー）またはバラクタであってよい。しかしながら、基本的な概念は、可変インダクタによって形成されるものであってもよい調整可能な素子のメカニズムに関する詳細に従属するものではない。さらに、本発明は実施形態または添付の図面によっては限定されない。特に、ハイパス回路構成に基づく実施形態もまた可能である。したがって、図面を離れた数多くの変形例が、本発明から離れることなく可能である。
【符号の説明】
【００４８】
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ５、ＣＰ６、ＣＰ７  並列キャパシタンス素子
ＣＰ４  直列キャパシタンス素子
ＣＰａ、ＣＰｂ、ＣＰｃ、ＣＰｄ  キャパシタンス素子
ＣＮ  制御ネットワーク
ＨＰＣＥ  キャパシタンス素子
ＨＰＩＥ  インダクタンス素子
ＩＭＣ  インダクタンスマッチング回路
ＩＭＮ  インピーダンスマッチングネットワーク
ＩＮ  信号経路の入力
ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４、ＩＮ５  直列インダクタンス素子
ＭＳＥ  マッチング感知素子
ＮＯ１、ＮＯ２  ノード
ＯＵＴ  信号経路の出力
ＰＢ１、ＰＢ２  並列分枝
Ｓ  ソース
ＳＰ  信号経路
ＳＷ  スイッチ
【図１ａ】
0006054033.tif 000008
【図１ｂ】
0006054033.tif 000009
【図２】
0006054033.tif 000010
【図３ａ】
0006054033.tif 000011
【図３ｂ】
0006054033.tif 000012
【図３ｃ】
0006054033.tif 000013
【図３ｄ】
0006054033.tif 000014
【図３ｅ】
0006054033.tif 000015
【図３ｆ】
0006054033.tif 000016
【図４ａ】
0006054033.tif 000017
【図４ｂ】
0006054033.tif 000018
【図５ａ】
0006054033.tif 000019
【図５ｂ】
0006054033.tif 000020
【図６】
0006054033.tif 000021
【図７】
0006054033.tif 000022