(57)【特許請求の範囲】
【請求項１】
酸化アルミニウム膜を形成し、
前記酸化アルミニウム膜上に、表面に対して略垂直な方向にｃ軸配向した結晶を有する第１の酸化物半導体膜を形成し、
前記第１の酸化物半導体膜上に、第２の酸化物半導体膜を形成し、
ドライエッチングによって、前記第１の酸化物半導体膜と前記第２の酸化物半導体膜とをエッチング加工して、島状の第１の酸化物半導体層と、前記第１の酸化物半導体層上の島状の第２の酸化物半導体層とを形成した後、脱水化又は脱水素化処理を行い、
前記第２の酸化物半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、ゲート電極を形成する半導体装置の作製方法。
【請求項２】
酸化アルミニウム膜を形成し、
前記酸化アルミニウム膜上に、表面に対して垂直な方向から±１０°以内の方向にｃ軸配向した結晶を有する第１の酸化物半導体膜を形成し、
前記第１の酸化物半導体膜上に、第２の酸化物半導体膜を形成し、
ドライエッチングによって、前記第１の酸化物半導体膜と前記第２の酸化物半導体膜とをエッチング加工して、島状の第１の酸化物半導体層と、前記第１の酸化物半導体層上の島状の第２の酸化物半導体層とを形成した後、脱水化又は脱水素化処理を行い、
前記第２の酸化物半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上に、ゲート電極を形成する半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記第１の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
前記第２の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、電気素子を流れる微小な電流の測定方法に関するものである。または、
当該電流測定方法を用いた半導体装置の検査方法、電流測定方法を用いた半導体装置、検
査方法を用いた半導体装置、特性評価用素子などに関するものである。ここで、半導体装
置とは、半導体特性を利用することで機能する装置全般を指す。例えば、トランジスタや
ダイオード、サイリスタなどの半導体素子（いわゆる、パワーデバイスを含む）、イメー
ジセンサやメモリ、コンバータなどの集積回路、これらを含む集積回路、液晶表示装置に
代表される表示装置などは広く半導体装置に含まれる。
【背景技術】
【０００２】
近年、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物を用いた薄膜トランジスタの研究が盛んである（例
えば、特許文献１、非特許文献１および非特許文献２等参照）。これらＩｎ−Ｇａ−Ｚｎ
系金属酸化物を用いた薄膜トランジスタは、表示装置に用いられるシリコン系薄膜トラン
ジスタの置き換え用途などに主眼をおいて研究が進められている。
【０００３】
ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、薄膜トランジス
タのオフ状態における特性（例えば、オフ状態において、ソースとドレインとの間を流れ
る電流（以下、オフ電流という）など）を知ることは極めて重要になる。薄膜トランジス
タのオフ状態における特性にあわせて薄膜トランジスタのチャネル長やチャネル幅といっ
たパラメータを決定することになるためである。
【０００４】
現在のところ、非晶質のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いたトランジスタでは、オフ
電流が１０−１４Ａより低くなることが報告されている（例えば、非特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１０３９５７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ｋ．  Ｕｅｄａ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｆａｂｒｉｃａｔｅｄ  ｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ  ｔｒａｎｓｐａｒｅｎｔ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９
【非特許文献２】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ａ．  Ｔａｋａｇｉ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２  ｐ．４８８
【非特許文献３】Ｒｙｏ  Ｈａｙａｓｈｉ，  Ａｙｕｍｕ  Ｓａｔｏ，  Ｍａｓａｔｏ  Ｏｆｕｊｉ，  Ｋａｔｓｕｍｉ  Ａｂｅ，  Ｈｉｓａｔｏ  Ｙａｂｕｔａ，  Ｍａｓａｆｕｍｉ  Ｓａｎｏ，  Ｈｉｄｅｙａ  Ｋｕｍｏｍｉ，  Ｋｅｎｊｉ  Ｎｏｍｕｒａ，  Ｔｏｓｈｉｏ  Ｋａｍｉｙａ，  Ｍａｓａｈｉｒｏ  Ｈｉｒａｎｏ，  ａｎｄ  Ｈｉｄｅｏ  Ｈｏｓｏｎｏ「Ｉｍｐｒｏｖｅｄ  Ａｍｏｒｐｈｏｕｓ  Ｉｎ−Ｇａ−Ｚｎ−Ｏ  ＴＦＴｓ」，  ＳＩＤ  ＤＩＧＥＳＴ  ’０８，  ＰＰ．  ６２１−６２４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、非特許文献３にも示されるように、従来では、トランジスタの特性として、測定
可能なオフ電流の下限値はせいぜい１０ｆＡ（フェムトアンペア：１ｆＡは１０−１５Ａ
）程度であった。このため、オフ電流がさらに小さいような状況では、その値を正確に知
ることは困難であった。
【０００８】
このような状況は、薄膜トランジスタをはじめとする電気素子の開発に遅延をもたらすこ
とにもなりかねない。トランジスタ特性を正確に測定できなければ、新たな特性値に基づ
くデバイス開発や回路開発、並びに応用製品の開発が進展しないことになる。
【０００９】
上述の問題に鑑み、開示する発明の一態様では、微小な電流が測定可能な電流測定方法の
提供を目的の一とする。または、電流測定方法を用いた半導体装置の検査方法の提供を目
的の一とする。または、該電流測定方法を用いた半導体装置の提供を目的の一とする。ま
たは、検査方法を用いた半導体装置の提供を目的の一とする。または、特性評価用素子の
提供を目的の一とする。
【課題を解決するための手段】
【００１０】
開示する発明では、電気素子を流れる電流値を、直接測定するのではなく、所定の期間に
おける電位変動から算出する。すなわち、電気素子に流れる電流を、該電気素子に接続さ
れたキャパシタの電荷の変化量から算出することで、従来行われていた抵抗に発生する電
圧降下を増幅して読み取る方式（ピコアンメータ等）に比べ、微小な電流値を測定するこ
とを可能とする。例えば、次のような方法を用いれば良い。
【００１１】
開示する発明の一態様は、第１端子と第２端子を有する電気素子の、第１端子に所定の電
位を与え、第２端子と接続されるノードの電位の変化量を測定し、電位の変化量から、電
気素子の第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。
【００１２】
また、開示する発明の別の一態様は、第１端子と第２端子を有する電気素子の、第１端子
に所定の電位を与え、第２端子と接続されるノードに電荷を与え、ノードが保持する電荷
量の変化に起因して生じる、ノードの電位の変化量を測定し、電位の変化量から、電気素
子の第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。
【００１３】
上記において、電気素子が、オフ状態においてソースとドレインとの間を流れる電流が１
０−１４Ａ未満のトランジスタであり、第１端子がソースまたはドレインの一方であり、
第２端子がソースまたはドレインの他方である場合、トランジスタをオフ状態とすること
により、トランジスタのオフ状態における電流値を算出することができる。
【００１４】
また、上記において、ノードには容量素子を接続することができる。この場合、ノードの
電位制御が容易になるというメリットがある。
【００１５】
また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査すること
が可能である。これにより、作製した半導体装置の不良を検出することが可能である。ま
た、この検査方法を用いて測定した特性値を使用して半導体装置を設計することも可能で
ある。これにより、半導体装置の良品率を高めることができる。
【００１６】
また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子
のパラメータを決定して、半導体装置を作製することができる。これにより、適した特性
を備えた半導体装置を提供することが可能である。
【００１７】
また、開示する発明の別の一態様は、第１端子と第２端子を有する電気素子と、容量素子
と、出力回路と、を有し、電気素子の第１端子は、電源からの電位が与えられる端子であ
り、電気素子の第２端子は、容量素子の第１端子と、出力回路の入力端子とに接続される
特性評価用素子である。
【００１８】
上記特性評価用素子は、出力回路の出力端子の電位の変化量から、電気素子の第１端子と
第２端子との間を流れる電流値を算出するために、第１端子に所定の電位が与えられる特
性評価用素子とすることができる。
【００１９】
また、上記において、電気素子を、オフ状態においてソースとドレインとの間を流れる電
流が１０−１４Ａ未満のトランジスタとし、第１端子はソースまたはドレインの一方とし
、第２端子はソースまたはドレインの他方とすることもできる。
【００２０】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎず、特に言及す
る場合を除き、その上下を入れ替えたものも含む。
【００２１】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
【００２２】
また、「ソース」や「ドレイン」の機能は、採用するトランジスタの極性や、回路動作に
おける電流の方向によって入れ替わることがある。このため、本明細書においては、「ソ
ース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２３】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２４】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子（電気素子）などが含まれる。
【発明の効果】
【００２５】
発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、微
小な電流値を測定することが可能である。
【００２６】
また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査すること
により、作製した半導体装置の不良を的確に発見することが可能である。
【００２７】
また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子
のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装
置を提供することが可能である。
【００２８】
このように、開示する発明の一態様により、様々な技術的効果を得ることが可能である。
【図面の簡単な説明】
【００２９】
【図１】測定系の一例を示す回路図
【図２】測定系の動作に係る電位を示す図（タイミングチャート）
【図３】（Ａ）経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係の一例を示す図（Ｂ）電位ＶＡと、出力電位Ｖｏｕｔの関係の一例を示す図
【図４】測定系の一例を示す回路図
【図５】測定系の一例を示す回路図
【図６】測定系の一例を示す回路図
【図７】測定系の動作に係る電位を示す図（タイミングチャート）
【図８】測定系の一例を示す回路図
【図９】半導体装置の作製工程に係る断面図
【図１０】半導体装置の作製工程に係る断面図
【図１１】測定結果を示す図（経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す図）
【図１２】測定結果を示す図（ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を示す図）
【発明を実施するための形態】
【００３０】
発明の実施の形態について、図面を用いて以下に説明する。但し、発明は以下の説明に限
定されず、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
【００３１】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００３２】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３３】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る電流測定方法およびこれに用いる測定系
の一例について図１を参照して説明する。
【００３４】
〈測定系〉
はじめに、開示する発明の一態様に係る電流測定方法に用いられる測定系の一例について
図１を参照して説明する。以下に示す測定系の構成は、特性評価用素子の構成として採用
することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに
限定して解釈されるものではない。
【００３５】
図１に示す測定系は、電気素子１０１、容量素子１０２、出力回路１０３を有する。電気
素子１０１は第１端子と第２端子を有し、容量素子１０２は第１端子と第２端子を有し、
出力回路１０３は入力端子、出力端子、第１端子、および第２端子を有する。
【００３６】
図１において、電気素子１０１の第１端子は電源に接続されている。また、電気素子１０
１の第２端子は、容量素子１０２の第１端子、および出力回路１０３の入力端子に接続さ
れている。容量素子１０２の第２端子は、出力回路の第２端子および電源に接続されてい
る。また、出力回路１０３の第１端子は電源に接続されている。
【００３７】
上記において、電気素子１０１の第１端子には、電源から電位Ｖ３が与えられる。また、
容量素子１０２の第２端子、および出力回路１０３の第２端子には、電源から電位Ｖ２が
与えられる。また、出力回路１０３の第１端子には、電源から電位Ｖ１が与えられる。出
力回路１０３の出力端子からは、電位Ｖｏｕｔが出力される。
【００３８】
なお、容量素子１０２は設けなくとも良い。出力回路１０３や、電気素子１０１の容量を
、容量素子１０２として代用することも可能である。
【００３９】
また、構成に応じて、電気素子１０１や出力回路１０３には上記以外の制御信号や電源電
位を入力しても構わない。
【００４０】
〈電流測定方法〉
次に、上記の測定系を用いた電流測定方法の一例について図２および図３を参照して説明
する。なお、以下に示す電流測定方法は一例に過ぎず、開示する発明がこれに限定して解
釈されるものではない。
【００４１】
まず、電気素子１０１の第２端子と接続されるノード（つまり、容量素子１０２の第１端
子、および出力回路１０３の入力端子に接続されるノード）であるノードＡと、前記第１
端子との間に電位差を生じさせ、電気素子１０１に電荷が流れ得る状態とする。その後、
測定期間が開始されるが、当該測定期間において、電気素子１０１の第１端子の電位は固
定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フローティング
状態とする）。これにより、電気素子１０１に電荷が流れ、時間の経過と共にノードＡの
電位が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位
が変動する。つまり、出力回路１０３の出力電位Ｖｏｕｔも変動する。
【００４２】
上記電位差の付与は、例えば、上記ノードＡに電荷を与えて電位を変化させる方法で実現
可能である。電気素子１０１のコンダクタンスが可変である場合（例えば、電気素子１０
１がトランジスタなどである場合）には、電気素子１０１を低抵抗にした状態でＶ３を高
電位（または低電位）としてノードＡに電位を与え、その後、電気素子１０１を高抵抗と
し、Ｖ３を低電位（または高電位）とすることにより実現することもできる。また、当該
電位差は、Ｖ２とＶ３を異ならせることでも実現可能である。
【００４３】
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係（タ
イミングチャート）を図２に示す。ここでは、電位差付与の方法に応じて、２種類のタイ
ミングチャートを示す。
【００４４】
図２（Ａ）は、ノードＡに電荷を与えて電位を付与する方法を用いる場合のタイミングチ
ャートの一例である。初期化期間では、ノードＡにプローブ針などを接触させて、ノード
Ａに所望の電位を与える。電位の付与後には、プローブ針などをノードＡから離して、ノ
ードＡをフローティングとする。当該方法を用いる場合には、初期化期間、測定期間を通
じて、電位Ｖ１、電位Ｖ２、電位Ｖ３を変化させる必要がない点が特徴的である。
【００４５】
なお、図２（Ａ）では、初期化期間において、Ｖ１をＶＤＤとしているが、Ｖ１は測定期
間においてのみ必要な電位であるため、初期化期間においては、Ｖ１をＶＳＳとしておい
ても構わない。また、電位Ｖ３は、電気素子１０１の第１端子に所望の電位が与えられる
ように設定される。
【００４６】
図２（Ｂ）は、電気素子１０１のコンダクタンスが可変である場合におけるタイミングチ
ャートの一例である。タイミングチャート中、Ｖｅｘｔ＿ｂは、電気素子のコンダクタン
スを変化させるために、電気素子１０１に与えられる電位を表している。なお、この場合
の電気素子１０１の具体例としては、トランジスタなどを挙げることができる。
【００４７】
初期化期間において、電位Ｖｅｘｔ＿ｂは、電気素子１０１のコンダクタンスが大きくな
るような電位とする。例えば、電気素子１０１がトランジスタである場合には、トランジ
スタをオン状態とするような電位とする。図２（Ｂ）では、電位Ｖｅｘｔ＿ｂを高電位と
している。この状態では、電気素子１０１のコンダクタンスが大きいため、電位Ｖ３によ
ってノードＡが充電される。このため、初期化期間において、Ｖ３は、ノードＡが所望の
電位となるような電位とする。
【００４８】
その後の測定期間において、電位Ｖｅｘｔ＿ｂを、電気素子１０１が測定したい状態とな
るような電位とする。例えば、電気素子１０１がトランジスタである場合において、トラ
ンジスタのオフ状態を測定したい場合には、トランジスタをオフ状態とするような電位と
する。また、電位Ｖ３は、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出
すような電位とする。なお、ノードＡの電位を保持するためには、Ｖｅｘｔ＿ｂを変化さ
せた後にＶ３を変化させることが望ましい。
【００４９】
なお、図２（Ｂ）では、初期化期間においてＶ３およびＶｅｘｔ＿ｂはいずれも高電位で
あり、測定期間においてＶ３およびＶｅｘｔ＿ｂはいずれも低電位であるが、開示する発
明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させること
も可能である。
【００５０】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに
接続される容量に保持される電荷量が変動し、これに従ってノードＡの電位が変動する。
これは、出力回路１０３の入力端子の電位が変動することを意味するから、時間の経過と
共に、出力回路１０３の出力端子の電位も変動することになる。図３（Ａ）には、経過時
間と、出力回路１０３の出力電位Ｖｏｕｔとの関係の一例を示す。
【００５１】
あらかじめ、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔの関係を求めておくことで、出力
電位ＶｏｕｔからノードＡの電位ＶＡを求めることが可能である。図３（Ｂ）には、ノー
ドＡの電位ＶＡと、出力電位Ｖｏｕｔの関係の一例を示す。一般に、ノードＡの電位ＶＡ
は、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【００５２】
【数１】
0006054473.tif 000002
【００５３】
また、ノードＡに接続される容量の電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続さ
れる容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡ
に接続される容量ＣＡは、容量素子１０２の容量と他の容量（出力回路１０３の容量など
）の和である。
【００５４】
【数２】
0006054473.tif 000003
【００５５】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分であるから、ノードＡの電流ＩＡは次式のように表現される。
【００５６】
【数３】
0006054473.tif 000004
【００５７】
このように、ノードＡに接続される容量ＣＡと、出力回路１０３の出力電位Ｖｏｕｔから
、ノードＡの電流ＩＡを求めることができる。
【００５８】
なお、電流ＩＡは、電気素子１０１を流れる電流Ｉｄｅｖと、他の電流成分Ｉｌｅａｋの
和であるから、電気素子１０１を流れる電流Ｉｄｅｖを精度良く求めるには、電気素子１
０１を流れる電流Ｉｄｅｖに対して他の電流成分Ｉｌｅａｋを十分に小さくした測定系を
用いて測定を行うことが望ましい。また、電流成分Ｉｌｅａｋを見積もり、電流ＩＡから
減ずることで電気素子１０１を流れる電流Ｉｄｅｖの精度を高めても良い。
【００５９】
以上に示す方法により、電気素子を流れる微小な電流を測定することができる。例えば、
本実施の形態において示した方法により、１ｚＡ（ゼプトアンペア：１ｚＡは１０−２１
Ａ）以下の電流値を測定することも可能である。
【００６０】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【００６１】
（実施の形態２）
本実施の形態では、先の実施の形態において示した測定系の変形例などについて図４乃至
図７を参照して説明する。以下に示す測定系の構成は、特性評価用素子の構成として採用
することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに
限定して解釈されるものではない。
【００６２】
〈測定系〉
図４（Ａ）に示す測定系は、容量素子１０２、トランジスタ１０４、トランジスタ１０５
、トランジスタ１０６を有する。ここで、トランジスタ１０４は、図１における電気素子
１０１に相当する。また、トランジスタ１０５、およびトランジスタ１０６によって、図
１における出力回路１０３に相当する回路が構成される。
【００６３】
図４（Ａ）において、トランジスタ１０４のソース端子またはドレイン端子の一方が、図
１における電気素子１０１の第１端子に相当し、トランジスタ１０４のソース端子または
ドレイン端子の他方が、電気素子１０１における第２端子に相当する。
【００６４】
また、図４（Ａ）では、トランジスタ１０６のソース端子またはドレイン端子の一方と、
トランジスタ１０６のゲート端子が接続されて、出力回路１０３の第１端子に相当する端
子を構成している。また、トランジスタ１０６のソース端子またはドレイン端子の他方と
、トランジスタ１０５のソース端子またはドレイン端子の一方が接続されて、出力回路１
０３の出力端子に相当する端子を構成している。また、トランジスタ１０５のゲート端子
が、出力回路１０３の入力端子に相当する端子を構成している。また、トランジスタ１０
５のソース端子またはドレイン端子の他方が、出力回路１０３の第２端子に相当する端子
を構成している。
【００６５】
つまり、トランジスタ１０４のソース端子またはドレイン端子の一方は、電源に接続され
ている。また、トランジスタ１０４のソース端子またはドレイン端子の他方と、容量素子
１０２の端子の一方と、トランジスタ１０５のゲート端子とは、電気的に接続さている。
容量素子１０２の端子の他方は、トランジスタ１０５のソース端子またはドレイン端子の
他方および電源に接続されている。また、トランジスタ１０６のソース端子またはドレイ
ン端子の一方と、トランジスタ１０６のゲート端子は電源に接続されている。
【００６６】
なお、トランジスタ１０４のゲート端子には、トランジスタ１０４のオン状態とオフ状態
を制御する電位Ｖｅｘｔ＿ｂが供給される。
【００６７】
図４（Ｂ）に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。図４（Ｂ）
では、トランジスタ１０６のソース端子またはドレイン端子の一方が、出力回路１０３の
第１端子に相当する端子を構成している。また、トランジスタ１０６のゲート端子には、
トランジスタ１０６のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ａが供給される。ま
た、トランジスタ１０６のソース端子またはドレイン端子の他方と、トランジスタ１０５
のソース端子またはドレイン端子の一方が接続されて、出力回路１０３の出力端子に相当
する端子から、出力電位Ｖｏｕｔが出力される。
【００６８】
図４（Ｃ）に示す測定系は、上述した測定系とは一部の構成が異なっている。図４（Ｃ）
では、センスアンプ回路１０７によって、図１（Ａ）における出力回路１０３に相当する
回路が構成される。センスアンプ回路１０７は、第１入力端子、第２入力端子、出力端子
、第１端子、および第２端子を有する。
【００６９】
なお、図４（Ｂ）に示す測定系、図４（Ｃ）に示す測定系のいずれにおいても、適切な値
の電位Ｖｅｘｔ＿ａを選択することにより、ノードＡの電位変化を高精度に求めることが
できる。
【００７０】
図５に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。図５では、トラン
ジスタ１０４の接続関係が図４（Ａ）とは異なっている。つまり、図５では、トランジス
タ１０４のソース端子またはドレイン端子の一方と、トランジスタ１０４のソース端子ま
たはドレイン端子の他方とが接続されて、図１における電気素子１０１の第１端子を構成
している。また、トランジスタ１０４のゲート端子が、電気素子１０１における第２端子
を構成している。
【００７１】
上述の構成から分かるように、図５に示す測定系では、トランジスタ１０４のゲートリー
ク電流を測定することが可能である。
【００７２】
図６に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。具体的には、図６
に示す測定系は、トランジスタ１０４と並列関係にあるトランジスタ１０８を有する。ま
た、図４（Ａ）における電位Ｖ３を与える電源は、図６では、電位Ｖ２を与える電源と共
通化されている。
【００７３】
つまり、トランジスタ１０４のソース端子またはドレイン端子の一方と、容量素子１０２
の端子の他方と、トランジスタ１０５のソース端子またはドレイン端子の他方は、電源（
Ｖ２を与える電源）に接続されている。また、トランジスタ１０４のソース端子またはド
レイン端子の他方と、トランジスタ１０８のソース端子またはドレイン端子の一方と、容
量素子１０２の端子の一方と、トランジスタ１０５のゲート端子とは、電気的に接続され
ている。また、トランジスタ１０８のソース端子またはドレイン端子の他方と、トランジ
スタ１０６のソース端子またはドレイン端子の一方と、トランジスタ１０６のゲート端子
は、電源（Ｖ１）に接続されている。また、トランジスタ１０５のソース端子またはドレ
イン端子の一方と、トランジスタ１０６のソース端子またはドレイン端子の他方は電気的
に接続されている。
【００７４】
なお、トランジスタ１０４のゲート端子には、トランジスタ１０４のオン状態とオフ状態
を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ１０８のゲート端子には、トラ
ンジスタ１０８のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
【００７５】
上述の構成から分かるように、図６に示す測定系では、トランジスタ１０４とトランジス
タ１０８が直列に接続されている。このため、トランジスタ１０４により、ノードＡの電
位を電位Ｖ２とするための充放電が可能であり、トランジスタ１０８により、ノードＡの
電位を電位Ｖ１とするための充放電を行うことが可能である。つまり、このような構成に
より、電位Ｖｅｘｔ＿ｂ１、Ｖｅｘｔ＿ｂ２を変化させるだけで、複数の電位をノードＡ
の電位として設定することが可能である。
【００７６】
〈タイミングチャート〉
上記測定系における各電位の関係（タイミングチャート）を図７に示す。ここでは、測定
系に応じて、２種類のタイミングチャートを示す。
【００７７】
図７（Ａ）は、図４（Ａ）に係る測定系を用いる場合のタイミングチャートの一例である
。初期化期間において、電位Ｖｅｘｔ＿ｂは、トランジスタ１０４がオン状態となるよう
な電位とする。ここでは、電位Ｖｅｘｔ＿ｂを高電位としている。この状態では、トラン
ジスタ１０４のソースとドレインの間に電流が流れるため、電位Ｖ３によってノードＡが
充電される。初期化期間において、Ｖ３は、ノードＡが所望の電位となるような電位とす
る。
【００７８】
その後の測定期間においては、電位Ｖｅｘｔ＿ｂを、トランジスタ１０４がオフ状態とな
るような電位とする。また、電位Ｖ３は、ノードＡに電荷が流れ込み、またはノードＡか
ら電荷が流れ出すような電位とする。ここでは、電位Ｖ３を低電位とする。なお、ノード
Ａの充電状態を保持するためには、電位Ｖｅｘｔ＿ｂを変化させた後に電位Ｖ３を変化さ
せることが望ましい。
【００７９】
なお、図７（Ａ）では、初期化期間においてＶ３およびＶｅｘｔ＿ｂはいずれも高電位で
あり、測定期間においてＶ３およびＶｅｘｔ＿ｂはいずれも低電位であるが、開示する発
明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させること
も可能である。
【００８０】
なお、図７（Ａ）に示すタイミングチャートは、図４（Ｂ）や図４（Ｃ）に係る測定系を
用いる場合にも適用することが可能である。
【００８１】
図７（Ｂ）は、図６に係る測定系を用いる場合のタイミングチャートの一例である。初期
化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ１０４がオン状態となるよ
うな電位とする。これによって、ノードＡの電位はＶ２、すなわち低電位（ＶＳＳ）とな
る。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ１０４がオフ状態となるような電位と
して、トランジスタ１０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、ト
ランジスタ１０８がオン状態となるような電位とする。これによって、ノードＡの電位は
Ｖ１、すなわち高電位（ＶＤＤ）となる。その後、電位Ｖｅｘｔ＿ｂ１を、トランジスタ
１０８がオフ状態となるような電位とする。これによって、ノードＡがフローティング状
態になり、初期化期間が終了する。
【００８２】
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、
またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ
２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいて
は、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とする。
【００８３】
先の実施の形態において示した方法などに、上述の動作によって得られた情報を適用する
ことで、トランジスタを流れるオフ電流を算出することができる。
【００８４】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【００８５】
（実施の形態３）
本実施の形態では、先の実施の形態において示した測定系の変形例などについて図８を参
照して説明する。以下に示す測定系の構成は、特性評価用素子の構成として採用すること
が可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して
解釈されるものではない。
【００８６】
〈測定系〉
図８に示す測定系は、図１に類似の測定系が複数（ｎ個）並列に接続された構成になって
いる。すなわち、図８に示す測定系は、電気素子１０１（１）〜１０１（ｎ）、容量素子
１０２（１）〜１０２（ｎ）、出力回路１０３（１）〜１０３（ｎ）を有する。
【００８７】
各素子の接続関係は、図１に示す測定系と同様である。詳細は、先の実施の形態を参酌す
ればよい。ただし、図８に示す測定系では、電気素子１０１（１）〜１０１（ｎ）はそれ
ぞれ第３端子を有し、電気素子１０１（１）〜１０１（ｎ）のコンダクタンスを制御する
ために、電気素子１０１（１）〜１０１（ｎ）の第３端子には電位Ｖｅｘｔ＿ｂが与えら
れる。また、出力回路１０３（１）〜１０３（ｎ）はそれぞれ第２入力端子を有し、第２
入力端子には電位Ｖｅｘｔ＿ａが与えられる。
【００８８】
〈電流測定方法〉
基本的な電流測定方法は、先の実施の形態に示した方法と同様である。詳細については先
の実施の形態を参酌すればよい。
【００８９】
本実施の形態に示す測定系を用いる場合には、電源などを並列化した複数の測定系で共有
しているため、少ないリソースで多数の測定を行うことが可能というメリットがある。開
示する発明の一態様に係る電流測定方法は、経時的な電位変化の測定を基礎とするもので
あるため、測定には時間を要する場合がある。この点、本実施の形態に示すような並列化
の効果は大きい。
【００９０】
また、外部から入力される電位Ｖ１、電位Ｖ２、電位Ｖ３、電位Ｖｅｘｔ＿ａ、電位Ｖｅ
ｘｔ＿ｂなどにはノイズ成分が存在するところ、並列化した複数の回路間の出力電位の差
分を取ることにより、ノイズ成分の影響を低減することが可能である。
【００９１】
また、並列化した複数の測定系において、電気素子や容量素子の条件を変更することによ
り、電気素子に流れる電流を、電気素子以外を流れる電流や寄生容量によらずに求めるこ
とが可能になるため、電流測定の精度を高めることが可能である。
【００９２】
〈電流成分Ｉｌｅａｋの除去法〉
以下では、一例として、電気素子以外を流れる電流によらずに電気素子を流れる電流を求
める方法について説明する。なお、ここでは、並列化した各測定系において、ノードＡに
付加された容量（容量素子による容量を含む）は等しいものとして、各電気素子の条件を
変更する場合を考える。
【００９３】
例えば、電気素子のパラメータのうち、電気素子を流れる電流と比例関係にあるパラメー
タαにつき、α１を採用した測定系１およびα２を採用した測定系２を用意する。なお、
電気素子がトランジスタの場合、このようなパラメータαとしては、チャネル幅Ｗなどが
ある。
【００９４】
先の実施の形態において示したように、ノードＡの電流は、電気素子を流れる電流Ｉｄｅ
ｖと、他の電流成分Ｉｌｅａｋの和で表現されるから、測定系１のノードＡ（１）の電流
ＩＡ１および測定系２のノードＡ（２）の電流ＩＡ２は、単位αあたりのノードＡの電流
Ｉｄｅｖ０（つまり、測定系１における電流：Ｉｄｅｖ＝Ｉｄｅｖ０・α１、測定系２に
おける電流：Ｉｄｅｖ＝Ｉｄｅｖ０・α２）を用いて、次式のように表される。
【００９５】
【数４】
0006054473.tif 000005
【００９６】
【数５】
0006054473.tif 000006
【００９７】
つまり、Ｉｄｅｖ０は次式で表されることになる。
【００９８】
【数６】
0006054473.tif 000007
【００９９】
上記式より、Ｉｄｅｖ０は電流成分Ｉｌｅａｋを含まない。このため、測定系に未知のＩ
ｌｅａｋが存在する場合であっても、電気素子に流れる電流を精度良く求めることが可能
である。なお、ＩＡ１やＩＡ２はノードＡの電位に依存するため、ノードＡの電位ＶＡ１
とＶＡ２が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の
測定系を構成する出力回路が同様の構成を有するので、Ｖｏｕｔ１とＶｏｕｔ２が概ね等
しいデータ間において解析を行えばよい。
【０１００】
〈寄生容量成分の除去法〉
以下では、一例として、寄生容量成分Ｃ’によらずに電気素子を流れる電流を求める方法
について説明する。なお、ここでは、並列化した各測定系において、電気素子は同等のも
のであるとして、ノードＡに付加された容量素子の条件を変更する場合を考える。
【０１０１】
例えば、容量素子の容量値として、Ｃ１を採用した測定系１およびＣ２を採用した測定系
２を用意する。つまり、測定系１において、ノードＡ（１）に付加された容量値は、寄生
容量成分を含めＣ１＋Ｃ’と表され、測定系２において、ノードＡ（２）に付加された容
量値は、寄生容量成分を含めＣ２＋Ｃ’と表されることになる。
【０１０２】
電気素子の電流ＩＡは、ノードＡの電位が同じであれば、ノードＡに付加された容量の値
には依存しないから、ＩＡ１＝ＩＡ２を満たす。つまり、ＩＡ１およびＩＡ２を展開する
ことにより、次式を得る。
【０１０３】
【数７】
0006054473.tif 000008
【０１０４】
つまり、Ｃ’は次式で表されることになる。
【０１０５】
【数８】
0006054473.tif 000009
【０１０６】
そして、電気素子の電流ＩＡは、上述のＣ’を代入して次式で表される。
【０１０７】
【数９】
0006054473.tif 000010
【０１０８】
上記式より、ＩＡはＣ１、Ｃ２以外の容量成分を含まない。このため、測定系に未知のＣ
’が存在する場合であっても、電気素子に流れる電流ＩＡを精度良く求めることが可能で
ある。なお、ＩＡ１やＩＡ２はノードＡの電位に依存するため、ノードＡの電位ＶＡ１と
ＶＡ２が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の測
定系を構成する出力回路が同様の構成を有するので、Ｖｏｕｔ１とＶｏｕｔ２が概ね等し
いデータ間において解析を行えばよい。
【０１０９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０１１０】
（実施の形態４）
先の実施の形態において説明した電流測定方法を用いて、電気素子が所定の特性を有する
か否かを検査することが可能である。
【０１１１】
例えば、電気素子として容量素子を採用することにより、容量素子の端子間をリークする
電流が基準値を満たしているか否かを検査することが可能である。また、電気素子として
トランジスタを採用することにより、トランジスタのオフ電流が基準値を満たしているか
否か、トランジスタのゲートリーク電流が基準値を満たしているか否か、などを検査する
ことができる。
【０１１２】
また、当該検査方法を、半導体装置の作製工程おいて用いることで、半導体装置の不良を
的確に発見することが可能である。
【０１１３】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０１１４】
（実施の形態５）
先の実施の形態において説明した電流測定方法を用いて、電気素子のパラメータを決定す
ることにより、適した特性を備えた半導体装置を提供することが可能である。
【０１１５】
例えば、トランジスタのオフ電流を正確に測定することで、液晶表示装置をはじめとする
電荷保持型の半導体装置におけるトランジスタのチャネル幅Ｗの最適値や、最低駆動周波
数などを求めることが可能である。これにより、消費電力を低減した半導体装置を実現す
ることが可能である。
【０１１６】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０１１７】
（実施の形態６）
本実施の形態では、酸化物半導体（特に非晶質構造）を用いた半導体装置の作製方法につ
いて、図９を用いて説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示
す電気素子１０１（例えば、トランジスタ１０４）として、適用することができる。なお
、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構
成をトップゲート型に限る必要はない。
【０１１８】
まず、基板２００上に絶縁層２０２を形成する。それから、絶縁層２０２上に酸化物半導
体層２０６を形成する（図９（Ａ）参照）。
【０１１９】
基板２００は、例えば、ガラス基板を用いることができる。ガラス基板は、無アルカリガ
ラス基板であることが望ましい。無アルカリガラス基板として、例えば、アルミノシリケ
ートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用
いられる。基板２００は、ガラス基板の他にも、セラミック基板、石英基板、サファイア
基板等の絶縁体でなる絶縁性基板や、シリコン等の半導体材料でなる半導体基板の表面を
絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材
料で被覆したもの、を用いることができる。また、プラスチック等の可撓性を有する合成
樹脂からなる基板は、耐熱温度が一般的に低い傾向があるが、後の作製工程に耐えられる
のであれば、基板２００として用いることが可能である。
【０１２０】
絶縁層２０２は下地として機能するものであり、ＰＶＤ法やＣＶＤ法などを用いて形成す
ることができる。また、絶縁層２０２は、酸化シリコン、酸窒化シリコン、窒化シリコン
、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用い
て形成することができる。なお、絶縁層２０２は、できるだけ水素や水を含まないように
形成することが望ましい。
【０１２１】
酸化物半導体層２０６は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系
、Ｚｎ−Ｏ系などの酸化物半導体を用いて形成することができる。
【０１２２】
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
【０１２３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭを用い、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム
（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、
コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、
Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ
、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出
されるものであり、あくまでも一例に過ぎないことを付記する。
【０１２４】
酸化物半導体層２０６をスパッタリング法で作製するためのターゲットとしては、Ｉｎ：
Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるもの
を用いればよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、ｙ＝
１）、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）の組
成比を有するターゲットなどを用いても良い。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５
［ａｔｏｍ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：２［ａｔｏｍ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ
：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲッ
トを用いることもできる。
【０１２５】
本実施の形態では、非晶質構造の酸化物半導体層２０６を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金
属酸化物ターゲットを用いるスパッタリング法により形成することとする。
【０１２６】
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、
さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いる
ことにより、緻密な構造の酸化物半導体層２０６を形成することが可能である。
【０１２７】
酸化物半導体層２０６の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲
気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である
。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下
（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適
である。
【０１２８】
酸化物半導体層２０６の形成の際には、例えば、減圧状態に保持された処理室内に基板を
保持し、基板の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下
となるように基板を熱する。そして、処理室内の水分を除去しつつ、水素や水などが除去
されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体層２０６を形
成する。基板を熱しながら酸化物半導体層２０６を形成することにより、酸化物半導体層
２０６に含まれる不純物を低減することができる。また、スパッタリングによる損傷を軽
減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プなどを用いることができる。また、ターボ分子ポンプにコールドトラップを加えたもの
を用いてもよい。クライオポンプを用いて排気することで、処理室から水素や水などが除
去されるため、酸化物半導体層２０６中の不純物濃度を低減できる。
【０１２９】
酸化物半導体層２０６の形成条件としては、例えば、基板とターゲットの間との距離が１
７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１０
０％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混
合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用い
ると、ごみ（成膜時に形成される粉状の物質など）を低減でき、膜厚分布も均一となるた
め好ましい。酸化物半導体層２０６の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５
ｎｍ以上３０ｎｍ以下とする。ただし、適用する酸化物半導体材料や、半導体装置の用途
などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択す
ればよい。
【０１３０】
なお、酸化物半導体層２０６をスパッタリング法により形成する前には、アルゴンガスを
導入してプラズマを発生させる逆スパッタリングを行い、絶縁層２０２の表面の付着物を
除去するのが好適である。ここで、逆スパッタリングとは、通常のスパッタリングにおい
ては、スパッタリングターゲットにイオンを衝突させるところ、逆に、処理表面にイオン
を衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝
突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付
近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などによる雰囲気を適用してもよい。
【０１３１】
次に、マスクを用いたエッチングなどの方法によって酸化物半導体層２０６を加工して、
島状の酸化物半導体層２０６ａを形成する。
【０１３２】
酸化物半導体層２０６のエッチングには、ドライエッチング、ウェットエッチングのいず
れを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導
体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチング
ガスやエッチング液、エッチング時間、温度等）は適宜設定する。
【０１３３】
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、
例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（
ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭
素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ
３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やア
ルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
【０１３４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等）は適宜設定する。
【０１３５】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用
いてもよい。
【０１３６】
その後、酸化物半導体層２０６ａに対して、熱処理（第１の熱処理）を行うことが望まし
い。この第１の熱処理によって酸化物半導体層２０６ａ中の、過剰な水素（水や水酸基を
含む）を除去し、酸化物半導体層の構造を整え、酸化物半導体層２０６ａ中のエネルギー
ギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００
℃以上５５０℃未満、または４００℃以上５００℃以下とする。なお、熱処理をエッチン
グ後に行う場合には、ウェットエッチングを用いる場合であっても、エッチングにかかる
時間を短縮することができるというメリットがある。
【０１３７】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板２００を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層２０６ａは大気
に触れさせず、水や水素の混入が生じないようにする。
【０１３８】
熱処理装置は電気炉に限る必要はなく、加熱されたガスなどの媒体からの熱伝導、または
熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ  
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
【０１３９】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に基板を投入し、数分間熱
した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴ
Ａ処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため
、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活
性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理
を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することがで
きるためである。
【０１４０】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１４１】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型化または実質的にｉ型化さ
れた酸化物半導体層２０６ａを形成することで、極めて優れた特性のトランジスタを実現
することができる。
【０１４２】
なお、第１の熱処理は、島状の酸化物半導体層２０６ａに加工する前の酸化物半導体層２
０６に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板２００を
取り出し、フォトリソグラフィ工程を行うことになる。
【０１４３】
第１の熱処理には水素や水を除去する効果があるから、第１の熱処理を、脱水化処理、脱
水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層
の形成後や酸化物半導体層２０６ａ上にソース電極またはドレイン電極を積層させた後、
などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素
化処理は、一回に限らず複数回行っても良い。
【０１４４】
次に、酸化物半導体層２０６ａに接するように導電層を形成する。そして、導電層を選択
的にエッチングして、ソース電極またはドレイン電極２０８ａ、ソース電極またはドレイ
ン電極２０８ｂを形成する（図９（Ｂ）参照）。
【０１４５】
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム
、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム
、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。ま
た、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム
、スカンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリ
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
【０１４６】
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物とし
ては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシ
リコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１４７】
次に、酸化物半導体層２０６ａの一部に接するゲート絶縁層２１２を形成する。（図９（
Ｃ）参照）。ゲート絶縁層２１２は、プラズマＣＶＤ法などのＣＶＤ法やスパッタリング
法等を用いて形成することができる。また、ゲート絶縁層２１２は、酸化シリコン、窒化
シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを含
むように形成するのが好適である。ゲート絶縁層２１２は、単層構造としても良いし、積
層構造としても良い。また、その厚さは特に限定されないが、例えば、１０ｎｍ以上５０
０ｎｍ以下とすることができる。
【０１４８】
ゲート絶縁層２１２の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層２１２が酸素を含む場合、酸化物半導体層２０６
ａに酸素を供給し、該酸化物半導体層２０６ａの酸素欠損を補填して、ｉ型（真性半導体
）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０１４９】
なお、本実施の形態では、ゲート絶縁層２１２の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。
【０１５０】
次に、ゲート絶縁層２１２上において酸化物半導体層２０６ａと重畳する領域にゲート電
極２１４を形成する（図９（Ｄ）参照）。ゲート電極２１４は、ゲート絶縁層２１２上に
導電層を形成した後に、当該導電層をパターニングすることによって形成することができ
る。ゲート電極２１４なる導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラ
ズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。詳細は、ソース電極または
ドレイン電極２０８ａなどの場合と同様であり、これらの記載を参酌できる。
【０１５１】
次に、ゲート絶縁層２１２およびゲート電極２１４上に、層間絶縁層２１６および層間絶
縁層２１８を形成する（図９（Ｅ）参照）。層間絶縁層２１６および層間絶縁層２１８は
、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶
縁材料を含む材料を用いて形成することができる。なお、本実施の形態では、層間絶縁層
２１６と層間絶縁層２１８の積層構造としているが、開示する発明の一態様はこれに限定
されない。１層としても良いし、３層以上の積層構造としても良い。
【０１５２】
なお、上記層間絶縁層２１８は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層２１８を形成することで、層間絶縁層２１８上に、電
極や配線などを好適に形成することができるためである。
【０１５３】
以上により、高純度化された酸化物半導体層２０６ａを用いたトランジスタ２５０が完成
する（図９（Ｅ）参照）。
【０１５４】
図９（Ｅ）に示すトランジスタ２５０は、基板２００上に絶縁層２０２を介して設けられ
た酸化物半導体層２０６ａと、酸化物半導体層２０６ａと電気的に接続するソース電極ま
たはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂと、酸化物半導体層
２０６ａ、ソース電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０
８ｂを覆うゲート絶縁層２１２と、ゲート絶縁層２１２上のゲート電極２１４と、ゲート
絶縁層２１２及びゲート電極２１４上の層間絶縁層２１６と、層間絶縁層２１６上の層間
絶縁層２１８とを有する。
【０１５５】
本実施の形態において示すトランジスタ２５０では、酸化物半導体層２０６ａが高純度化
されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下となる。また、酸化物半導体層２０６ａのキャリア密度は、一般的なシリコンウェハに
おけるキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば
、１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をと
る。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が１０μｍ
であり、酸化物半導体層の膜厚が３０ｎｍの場合において、ドレイン電圧が１Ｖ〜１０Ｖ
程度の範囲である場合、オフ電流（ゲート−ソース間の電圧を０Ｖ以下としたときのドレ
イン電流）は、１×１０−１３Ａ以下となる。そこで、上述の実施の形態に示す電流測定
方法を用いることによって、トランジスタ２５０の室温でのオフ電流密度（オフ電流をト
ランジスタのチャネル幅で除した値）は１×１０−２０Ａ（１０ｚＡ）から１×１０−１
９Ａ（１００ｚＡ）程度と、求めることができる。
【０１５６】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗（トラ
ンジスタがオフのときの抵抗値）やオフ抵抗率（トランジスタがオフのときの抵抗率）を
用いて表現することができる。ここで、オフ抵抗Ｒは、オフ電流とドレイン電圧を用いて
、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断
面積Ａとチャネル長Ｌを用いて、ρ＝ＲＡ／Ｌから求められる値である。具体的には、上
述の場合、オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ以上）となる
。なお、断面積Ａは、酸化物半導体層の厚さｄ、チャネル幅Ｗを用いて、Ａ＝ｄＷで表現
される。
【０１５７】
このように高純度化され、真性化された酸化物半導体層２０６ａを用いることで、トラン
ジスタのオフ電流を十分に低減することができる。
【０１５８】
本実施の形態で作製したトランジスタ２５０は、酸化物半導体層２０６ａが高純度化され
ているため、オフ電流は１×１０−１３Ａ以下となる。このような場合、従来の技術では
、測定可能なオフ電流の下限値が１０ｆＡ程度であったため、本実施の形態で作製したよ
うなトランジスタのオフ電流の値を正確に測定することは困難であった。
【０１５９】
前述の実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の
経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによっ
て、従来では困難であった１０ｆＡ以下の電流の測定が可能となり、例えば、１ｚＡ以下
の電流値でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に
適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有す
るか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述
の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、ト
ランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備え
た半導体装置を製造することができる。
【０１６０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１６１】
（実施の形態７）
本実施の形態では、酸化物半導体を用いた半導体装置の作製方法について、図１０を用い
て説明する。本実施の形態では、酸化物半導体層として、結晶領域を有する第１の酸化物
半導体層と、第１の酸化物半導体層の結晶領域から結晶成長させた第２の酸化物半導体層
を用いる場合について、詳細に説明する。本実施の形態で示す半導体装置は、上述の実施
の形態に示す電気素子１０１（例えば、トランジスタ１０４）として、適用することがで
きる。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トラン
ジスタの構成をトップゲート型に限る必要はない。
【０１６２】
まず、基板３００上に絶縁層３０２を形成する。それから、絶縁層３０２上に第１の酸化
物半導体層を成膜し、第１の熱処理によって少なくとも第１の酸化物半導体層の表面を含
む領域を結晶化させて、第１の酸化物半導体層３０４を形成する（図１０（Ａ）参照）。
【０１６３】
基板３００は、先の実施の形態における基板２００と同様の基板を用いることができる。
詳細については、先の実施の形態を参酌すればよい。
【０１６４】
絶縁層３０２は下地として機能するものであり、先の実施の形態における絶縁層２０２と
同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。なお
、絶縁層３０２は、できるだけ水素や水を含まないように形成することが望ましい。
【０１６５】
第１の酸化物半導体層は、先の実施の形態における酸化物半導体層２０６と同様に形成す
ることができる。第１の酸化物半導体層及びその成膜方法の詳細については、先の実施の
形態を参酌すればよい。ただし、本実施の形態では、第１の熱処理によって第１の酸化物
半導体層を意図的に結晶化させるため、結晶化が生じやすい酸化物半導体を用いて第１の
酸化物半導体層を形成することが望ましい。このような酸化物半導体としては、例えば、
ＺｎＯなどが挙げられる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体であっても、例
えば、Ｚｎの濃度の高いものは結晶化しやすく、Ｚｎの金属元素（Ｉｎ、Ｇａ、Ｚｎ）に
占める割合が６０％以上のものは、この目的に用いるには望ましい。また、第１の酸化物
半導体層の厚さは、３ｎｍ以上１５ｎｍ以下とするのが望ましい。本実施の形態では一例
として５ｎｍの厚さとする。ただし、適用する酸化物半導体材料や半導体装置の用途など
により適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すれば
よい。
【０１６６】
第１の熱処理の温度は、５５０℃以上８５０℃以下、好ましくは６００℃以上７５０℃以
下とする。また、熱処理の時間は、１分以上２４時間以下とすることが望ましい。なお、
熱処理の温度や、熱処理の時間は、酸化物半導体の種類などによって異なる。また、第１
の熱処理の雰囲気は、水素や水などを含まない雰囲気とすることが望ましい。例えば、水
が十分に除去された、窒素、酸素、希ガス（ヘリウム、ネオン、アルゴン等）雰囲気とす
ることができる。
【０１６７】
熱処理装置は、電気炉の他、加熱されたガスなどの媒体からの熱伝導、または熱輻射によ
って、被処理物を加熱する装置を用いることができる。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａ
ｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈ
ｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。
【０１６８】
上述の第１の熱処理によって、少なくとも第１の酸化物半導体層の表面を含む領域が結晶
化する。当該結晶領域は、第１の酸化物半導体層表面から、第１の酸化物半導体層内部に
向かって結晶成長が進行することにより形成される領域である。なお、当該結晶領域は、
平均厚さが２ｎｍ以上１０ｎｍ以下の板状結晶を含む場合がある。また、当該結晶領域は
、酸化物半導体層の表面に略平行なａ−ｂ面を有し、該表面に対して略垂直な方向にｃ軸
配向する結晶を含む場合がある。ここで、略平行とは、平行方向から±１０°以内の状態
をいうものとし、略垂直とは、垂直方向から±１０°以内の状態を言うものとする。
【０１６９】
また、第１の熱処理によって結晶領域を形成すると共に、第１の酸化物半導体層中の水素
（水や水酸基を含む）などを除去することが望ましい。水素などの除去を行う場合には、
純度が、６Ｎ（９９．９９９９％）以上（即ち不純物の濃度が１ｐｐｍ以下）の窒素、酸
素、希ガス（ヘリウム、ネオン、アルゴン等）雰囲気において第１の熱処理を行うと良い
。より望ましくは、純度が７Ｎ（９９．９９９９９％）以上（即ち不純物の濃度が０．１
ｐｐｍ以下）の雰囲気である。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で、好まし
くは、Ｈ２Ｏが１ｐｐｍ以下の超乾燥空気中で、第１の熱処理を行っても良い。
【０１７０】
また、第１の熱処理により結晶領域を形成すると共に、第１の酸化物半導体層に酸素を供
給することが望ましい。例えば、熱処理の雰囲気を酸素雰囲気などに変更することで、第
１の酸化物半導体層に酸素を供給することができる。
【０１７１】
本実施の形態では、第１の熱処理として、窒素雰囲気下で７００℃、１時間の熱処理を行
って酸化物半導体層から水素などを除去した後、雰囲気を酸素雰囲気に切り替えることで
、第１の酸化物半導体層内部に酸素を供給する。なお、第１の熱処理の主たる目的は結晶
領域の形成にあるから、水素などの除去や、酸素の供給を目的とする処理は別に行うこと
もできる。例えば、水素などを除去するため熱処理や、酸素を供給する処理を行った後に
、結晶化のための熱処理を行うことが可能である。
【０１７２】
このような第１の熱処理によって、結晶領域を有し、水素（水や水酸基を含む）などが除
去され、酸素が供給された第１の酸化物半導体層が得られる。
【０１７３】
次に、少なくとも表面を含む領域に結晶領域を有する第１の酸化物半導体層３０４上に、
第２の酸化物半導体層３０５を形成する（図１０（Ｂ）参照）。
【０１７４】
第２の酸化物半導体層３０５は、先の実施の形態における酸化物半導体層２０６と同様に
形成することができる。第２の酸化物半導体層３０５及びその成膜方法の詳細については
、先の実施の形態を参酌すればよい。ただし、第２の酸化物半導体層３０５は、第１の酸
化物半導体層３０４より厚く形成することが望ましい。また、第１の酸化物半導体層３０
４と第２の酸化物半導体層３０５の厚さの和が３ｎｍ以上５０ｎｍ以下となるように、第
２の酸化物半導体層３０５を形成することが望ましい。なお、適用する酸化物半導体材料
や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用
途などに応じて選択すればよい。
【０１７５】
第２の酸化物半導体層３０５には、第１の酸化物半導体層３０４と同一主成分の材料であ
って、結晶化後の格子定数が近接した材料（ミスマッチが１％以下）を用いることが望ま
しい。このような材料を用いる場合には、第２の酸化物半導体層３０５の結晶化において
、第１の酸化物半導体層３０４の結晶領域を種とする結晶成長が進行しやすいためである
。さらに、同一主成分材料で同一主成分の材料である場合には、界面物性や電気的特性も
良好になる。
【０１７６】
なお、結晶化によって所望の膜質が得られる場合には、異なる主成分の材料を用いて第２
の酸化物半導体層３０５を形成しても良い。
【０１７７】
次に、第２の酸化物半導体層３０５に第２の熱処理を行い、第１の酸化物半導体層３０４
の結晶領域を種として結晶成長させて、第２の酸化物半導体層３０６を形成する（図１０
（Ｃ））参照）。
【０１７８】
第２の熱処理の温度は、５５０℃以上８５０℃以下、好ましくは６００℃以上７５０℃以
下とする。第２の熱処理の加熱時間は１分以上１００時間以下とし、好ましくは５時間以
上２０時間以下とし、代表的には１０時間とする。なお、第２の熱処理においても、熱処
理の雰囲気には、水素や水などが含まれないことが望ましい。
【０１７９】
雰囲気の詳細および熱処理による効果は、第１の熱処理と同様である。また、用いること
ができる熱処理装置も、第１の熱処理の場合と同様である。例えば、第２の熱処理の昇温
時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気とすることで、窒素
雰囲気で水素などの除去を、酸素雰囲気で酸素の供給を行うことができる。
【０１８０】
上述のような第２の熱処理を行うことにより、第１の酸化物半導体層３０４に形成された
結晶領域から第２の酸化物半導体層３０５全体に結晶成長を進行させて、第２の酸化物半
導体層３０６を形成することができる。また、水素（水や水酸基を含む）などが除去され
、酸素が供給された第２の酸化物半導体層３０６を形成することができる。また、第２の
熱処理によって、第１の酸化物半導体層３０４の結晶領域の配向性を高めることが可能で
ある。
【０１８１】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を第２の酸化物半導体層３０６に用
いる場合、第２の酸化物半導体層３０６は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：整数）で表
される結晶や、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：２：１：７［ａｔｏ
ｍ比］）で表される結晶などを含み得る。このような結晶は、第２の熱処理によって、そ
のｃ軸が、第２の酸化物半導体層３０６ａの表面と略垂直な方向をとるように配向する。
【０１８２】
ここで、上述の結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）お
よびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体
的には、上述の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（Ｇａま
たはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
【０１８３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体結晶では、Ｉｎを含有するレイヤーの面内方向、
すなわち、ａ軸およびｂ軸に平行な方向に関する導電性は良好である。これは、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系の酸化物半導体結晶では電気伝導が主としてＩｎによって制御されること
、および、一のＩｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより
、キャリアパスが形成されることによる。
【０１８４】
また、第１の酸化物半導体層３０４が絶縁層３０２との界面に非晶質領域を有するような
構造の場合、第２の熱処理を行うことにより、第１の酸化物半導体層３０４の表面に形成
されている結晶領域から第１の酸化物半導体層の下方に向かって結晶成長が進行し、該非
晶質領域が結晶化される場合もある。なお、絶縁層３０２を構成する材料や、熱処理の条
件などによっては、該非晶質領域が残存する場合もある。
【０１８５】
第１の酸化物半導体層３０４と第２の酸化物半導体層３０５とに同一主成分の酸化物半導
体材料を用いる場合、図１０（Ｃ）に示すように、第１の酸化物半導体層３０４と、第２
の酸化物半導体層３０６とが、同一の結晶構造を有する場合がある。このため、図１０（
Ｃ）では点線で示したが、第１の酸化物半導体層３０４と第２の酸化物半導体層３０６の
境界が判別できなくなり、第１の酸化物半導体層３０４と第２の酸化物半導体層３０６を
同一の層と見なせる場合もある。
【０１８６】
次に、マスクを用いたエッチングなどの方法によって第１の酸化物半導体層３０４及び第
２の酸化物半導体層３０６を加工して、島状の第１の酸化物半導体層３０４ａ及び第２の
酸化物半導体層３０６ａを形成する（図１０（Ｄ）参照）。なお、ここでは、第２の熱処
理の後に、島状の酸化物半導体への加工を行っているが、島状の酸化物半導体層への加工
後に、第２の熱処理を行っても良い。この場合、ウェットエッチングを用いる場合であっ
ても、エッチングにかかる時間を短縮することができるというメリットがある。
【０１８７】
第１の酸化物半導体層３０４及び第２の酸化物半導体層３０６のエッチングには、ドライ
エッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合
わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料
に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）
は適宜設定する。第１の酸化物半導体層３０４及び第２の酸化物半導体層３０６のエッチ
ングは、先の実施の形態における酸化物半導体層のエッチングと同様に行うことができる
。詳細については、先の実施の形態を参酌すればよい。
【０１８８】
なお、酸化物半導体層のうち、チャネル形成領域となる領域は、平坦な表面を有している
ことが望ましい。例えば、第２の酸化物半導体層３０６表面の高低差は、ゲート電極と重
畳する領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．２ｎｍ以下）で
あると好適である。
【０１８９】
次に、第２の酸化物半導体層３０６ａに接するように導電層を形成する。それから、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極３０８ａ、ソース電極ま
たはドレイン電極３０８ｂを形成する（図１０（Ｄ）参照）。ソース電極またはドレイン
電極３０８ａ、ソース電極またはドレイン電極３０８ｂは、先の実施の形態におけるソー
ス電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂと同様に形
成することができる。詳細については、先の実施の形態を参酌すればよい。
【０１９０】
また、図１０（Ｄ）に示す工程で、第１の酸化物半導体層３０４ａおよび第２の酸化物半
導体層３０６ａの側面において、ソース電極またはドレイン電極３０８ａ、ソース電極ま
たはドレイン電極３０８ｂと接する結晶層が非晶質状態となることもある。このため、第
１の酸化物半導体層３０４ａおよび第２の酸化物半導体層３０６ａのすべての領域が結晶
構造であるとは限らない。
【０１９１】
次に、第２の酸化物半導体層３０６ａの一部に接するゲート絶縁層３１２を形成する。ゲ
ート絶縁層３１２は、プラズマＣＶＤ法などのＣＶＤ法やスパッタリング法等を用いて形
成することができる。その後、ゲート絶縁層３１２上の、第１の酸化物半導体層３０４ａ
及び第２の酸化物半導体層３０６ａと重畳する領域にゲート電極３１４を形成する。そし
て、ゲート絶縁層３１２およびゲート電極３１４上に、層間絶縁層３１６および層間絶縁
層３１８を形成する（図１０（Ｅ）参照）。ゲート絶縁層３１２、ゲート電極３１４、層
間絶縁層３１６および層間絶縁層３１８は、先の実施の形態におけるゲート絶縁層２１２
、ゲート電極２１４、層間絶縁層２１６、層間絶縁層２１８と同様に形成することができ
る。詳細については、先の実施の形態を参酌すればよい。
【０１９２】
ゲート絶縁層３１２の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第３の熱
処理を行うのが望ましい。第３の熱処理の温度は、２００℃以上４５０℃以下、望ましく
は２５０℃以上３５０℃以下である。例えば、酸素を含む雰囲気下で２５０℃、１時間の
熱処理を行えばよい。第３の熱処理を行うことによって、トランジスタの電気的特性のば
らつきを軽減することができる。また、ゲート絶縁層３１２が酸素を含む絶縁層である場
合、第２の酸化物半導体層３０６ａに酸素を供給し、第２の酸化物半導体層３０６ａの酸
素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成
することもできる。
【０１９３】
なお、本実施の形態では、ゲート絶縁層３１２の形成後に第３の熱処理を行っているが、
第３の熱処理のタイミングはこれに限定されない。また、第２の熱処理など、他の処理に
よって第２の酸化物半導体層に酸素を供給している場合には、第３の熱処理は省略しても
良い。
【０１９４】
以上により、第１の酸化物半導体層３０４ａ、および、第１の酸化物半導体層３０４ａの
結晶領域から結晶成長させた第２の酸化物半導体層３０６ａを用いたトランジスタ３５０
が完成する（図１０（Ｅ）参照）。
【０１９５】
図１０（Ｅ）に示すトランジスタ３５０は、基板３００上に絶縁層３０２を介して設けら
れた第１の酸化物半導体層３０４ａと、第１の酸化物半導体層３０４ａ上に設けられた第
２の酸化物半導体層３０６ａと、第２の酸化物半導体層３０６ａと電気的に接続するソー
ス電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂと、第２の
酸化物半導体層３０６ａ、ソース電極またはドレイン電極３０８ａ、ソース電極またはド
レイン電極３０８ｂを覆うゲート絶縁層３１２と、ゲート絶縁層３１２上のゲート電極３
１４と、ゲート絶縁層３１２及びゲート電極３１４上の層間絶縁層３１６と、層間絶縁層
３１６上の層間絶縁層３１８とを有する。
【０１９６】
本実施の形態において示すトランジスタ３５０では、第１の酸化物半導体層３０４ａおよ
び第２の酸化物半導体層３０６ａが高純度化されているため、その水素濃度は、５×１０
１９／ｃｍ３以下、望ましくは５×１０１８／ｃｍ３以下、より望ましくは５×１０１７
／ｃｍ３以下となる。また、酸化物半導体層２０６ａのキャリア密度は、一般的なシリコ
ンウェハにおけるキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい
値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３
未満）をとる。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長
が１０μｍであり、酸化物半導体層の膜厚が３０ｎｍの場合において、ドレイン電圧が１
Ｖ〜１０Ｖ程度の範囲である場合、オフ電流（ゲート−ソース間の電圧を０Ｖ以下とした
ときのドレイン電流）は、１×１０−１３Ａ以下となる。そこで、上述の実施の形態に示
す電流測定方法を用いることによって、トランジスタ３５０の室温でのオフ電流密度（オ
フ電流をトランジスタのチャネル幅で除した値）は１×１０−２０Ａ（１０ｚＡ）から１
×１０−１９Ａ（１００ｚＡ）程度と、求めることができる。
【０１９７】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗（トラ
ンジスタがオフのときの抵抗値）やオフ抵抗率（トランジスタがオフのときの抵抗率）を
用いて表現することができる。ここで、オフ抵抗Ｒは、オフ電流とドレイン電圧を用いて
、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断
面積Ａとチャネル長Ｌを用いて、ρ＝ＲＡ／Ｌから求められる値である。具体的には、上
述の場合、オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ以上）となる
。なお、断面積Ａは、酸化物半導体層の厚さｄ、チャネル幅Ｗを用いて、Ａ＝ｄＷで表現
される。
【０１９８】
このように高純度化され、真性化された第１の酸化物半導体層３０４ａおよび第２の酸化
物半導体層３０６ａを用いることで、トランジスタのオフ電流を十分に低減することがで
きる。
【０１９９】
さらに、本実施の形態では、酸化物半導体層として、結晶領域を有する第１の酸化物半導
体層３０４ａと、第１の酸化物半導体層３０４ａの結晶領域から結晶成長させた第２の酸
化物半導体層３０６ａを用いているため、電界効果移動度を向上させ、良好な電気特性を
有するトランジスタを実現することができる。
【０２００】
本実施の形態で作製したトランジスタ３５０は、酸化物半導体層３０４ａ、３０６ａが高
純度化されているため、オフ電流は１×１０−１３Ａ以下となる。このような場合、従来
の技術では、測定可能なオフ電流の下限値が１０ｆＡ程度であったため、本実施の形態で
作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。
【０２０１】
本実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過
に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、
従来では困難であった１０ｆＡ以下の電流の測定が可能となり、例えば、１ｚＡ以下の電
流値でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用
し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか
、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実
施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トラン
ジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半
導体装置を製造することができる。
【０２０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【実施例】
【０２０３】
本実施例では、開示する発明の一態様を用いて実際に行った電流測定の結果を示す。なお
、本実施例では、図６に示した測定系を、図８のように３つ並列に接続した測定系を用意
して電流測定を行った。また、本実施例では、電気素子としてチャネル長Ｌ＝１０μｍ、
チャネル幅Ｗ＝５０μｍの、高純度化した酸化物半導体を用いたトランジスタを採用し、
当該トランジスタのオフ電流を測定した。また、並列化された各測定系において、容量素
子の容量値をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０２０４】
各電位の関係は、図７（Ｂ）のタイミングチャートに従った。なお、本実施例に係る測定
では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則
としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとして
Ｖｏｕｔを測定した。
【０２０５】
また、素子に流れる電流Ｉの算出に用いられるΔｔは、３００００ｓｅｃとした。
【０２０６】
図１１に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。
９０時間程度から、電位変化の様子が確認できる。
【０２０７】
図１２には、上記電流測定によって算出されたオフ電流を示す。なお、図１２は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１２から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かる。なお
、１ｚＡは１０−２１Ａを表す。
【符号の説明】
【０２０８】
１０１    電気素子
１０２    容量素子
１０３    出力回路
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    センスアンプ回路
１０８    トランジスタ
２００    基板
２０２    絶縁層
２０６    酸化物半導体層
２０６ａ    酸化物半導体層
２０８ａ    ドレイン電極
２０８ｂ    ドレイン電極
２１２    ゲート絶縁層
２１４    ゲート電極
２１６    層間絶縁層
２１８    層間絶縁層
２５０    トランジスタ
３００    基板
３０２    絶縁層
３０４    酸化物半導体層
３０４ａ    酸化物半導体層
３０５    酸化物半導体層
３０６    酸化物半導体層
３０６ａ    酸化物半導体層
３０８ａ    ドレイン電極
３０８ｂ    ドレイン電極
３１２    ゲート絶縁層
３１４    ゲート電極
３１６    層間絶縁層
３１８    層間絶縁層
３５０    トランジスタ
【図１】
0006054473.tif 000011
【図２】
0006054473.tif 000012
【図３】
0006054473.tif 000013
【図４】
0006054473.tif 000014
【図５】
0006054473.tif 000015
【図６】
0006054473.tif 000016
【図７】
0006054473.tif 000017
【図８】
0006054473.tif 000018
【図９】
0006054473.tif 000019
【図１０】
0006054473.tif 000020
【図１１】
0006054473.tif 000021
【図１２】
0006054473.tif 000022