(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層と、
前記第２半導体層上に形成される第１透明導電膜と、
前記第１透明導電膜上に、所定間隔を隔てて形成される内周部と外周部とを有する第２透明導電膜と、
前記第２透明導電膜の内周部の内側の領域の前記第１透明導電膜上に形成され、前記第２透明導電膜の膜厚以下の膜厚を有する光反射層と、
前記第２透明導電膜及び前記光反射層を被覆する接合層と、
前記第１半導体層に接して形成される配線電極と
を有する半導体発光素子。
【請求項２】
前記第２透明導電膜は、前記第１透明導電膜よりも高抵抗である請求項１記載の半導体発光素子。
【請求項３】
（ａ）成長基板を準備する工程と、
（ｂ）前記成長基板上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、
（ｃ）前記第２半導体層上に第１透明導電膜を形成する工程と、
（ｄ）前記第１透明導電膜上に、所定間隔を隔てた内周部と外周部とを有する第２透明導電膜を形成する工程と、
（ｅ）前記第２透明導電膜の内周部の内側の領域の前記第１透明導電膜上に、前記第２透明導電膜の膜厚以下の膜厚を有する光反射層を形成する工程と、
（ｆ）前記第２透明導電膜及び前記光反射層を被覆するように接合層を形成する工程と、
（ｇ）共晶層が表面に形成された支持基板を準備する工程と、
（ｈ）前記共晶層と前記接合層とを重ね合わせて接合する工程と、
（ｉ）前記成長基板を前記半導体積層から剥離する工程と、
（ｊ）前記第１半導体層に接して、配線電極を形成する工程と
を含む半導体発光素子の製造方法。
【請求項４】
前記第２透明導電膜は、前記第１透明導電膜よりも高抵抗となるように形成される請求項３記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ等の窒化物半導体発光ダイオードは、紫外光ないし青色光を発光でき、蛍光体を利用することにより白色光を発光できる。高出力の白色光を発生できるＬＥＤは照明用としても用いられる。
【０００３】
窒化物半導体の成長基板として一般的にサファイアが用いられているが、サファイア基板が絶縁性である為、ｎ側及びｐ側電極を同一面側（成長層側）に形成する必要があり、電極パッドによる光吸収や、直列抵抗増加による駆動電圧上昇を発生させている。更に、サファイア基板は、熱伝導率が低く放熱性に劣り、大電流投入するデバイスには不向きである。
【０００４】
そこで、近年は、レーザーリフトオフ（ＬＬＯ）や研磨でサファイア成長基板を除去し、露出した窒化物半導体層（ｎ型半導体層）上にｎ側電極を形成する事により、ｎ側電極とｐ側電極とを対向位置に配置するデバイス構造の開発が行われている。
【０００５】
このような半導体発光素子は、少なくともｎ型半導体層と、発光のための活性層と、ｐ型半導体層とを含む半導体積層とを含む。ｐ型半導体層側には、発光領域全域にわたってｐ側電極が形成され、ｎ型半導体層表面の一部には、ｎ側電極が形成されている。また、光はｎ型半導体層側より取り出される。活性層で発光した光は、一部は直接ｎ型半導体層より放出されるが、一部は、ｐ型半導体層に設置したｐ側電極に反射された後、ｎ型半導体層より取り出される。
【０００６】
ｐ側電極にて効率良く光を反射する為に、ｐ側電極の反射率を向上させる層構造が知られており、特に、ｐ側電極に透明電極を介して光反射電極を用いた構造が知られている。光反射電極には、銀（Ａｇ）等の高反射率の金属材料が用いられている。しかし、Ａｇはマイグレーションし易く、マイグレーションが発生すると、半導体発光素子内のｐｎ接合界面部にＡｇがコロイド状に析出し、半導体発光素子の電気特性を劣化させ、信頼性を低下させることが考えられる。
【０００７】
Ａｇのマイグレーションを抑制するために、光反射電極の周縁を取り囲む様にマイグレーション障壁を設けること（例えば、特許文献１及び特許文献２参照）や、Ａｇ保護膜としてメッキ法を用いて金属膜を設置すること（例えば、特許文献３参照）が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２４３７０５号公報
【特許文献２】特開２００６−４１４０３号公報
【特許文献３】特開２００７−８０８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１や特許文献２に記載の従来のマイグレーション障壁は、Ａｇを含む光反射電極のエッジ部を覆って、該光反射電極の側面及び一部上面に設けられている。従来の構造では、光反射電極のエッジ部を完全に被覆することが困難であるため、光反射電極を薄膜化する必要がある。ただし、光反射電極の薄膜化を行うとＡｇ本来の高反射率を十分に得られないという別の問題が発生する。
【００１０】
また、光反射電極のエッジ部にマイグレーション障壁を真空成膜で形成した場合、僅かなクラックやポーラス状の欠陥が発生し、その部位よりＡｇマイグレーションが発生してしまう。特にクラックは、光反射電極のエッジ部にて顕著に発生する。
【００１１】
また、特許文献３に示す方法では、Ａｇ保護膜をメッキ法で形成しているが、メッキ法は、緻密な膜を形成する方法として有効であるものの、ポーラス状の欠陥を無くすにはメッキ速度を抑え、且つ厚膜化する必要があり、膜形成に時間がかかってしまう。
【００１２】
本発明の目的は、Ａｇのマイグレーションを抑制して、半導体発光素子の信頼性を向上させることである。
【課題を解決するための手段】
【００１３】
本発明の一観点によれば、半導体発光素子は、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層と、前記第２半導体層上に形成される第１透明導電膜と、前記第１透明導電膜上に、所定間隔を隔てて形成される内周部と外周部とを有する第２透明導電膜と、前記第２透明導電膜の内周部の内側の領域の前記第１透明導電膜上に形成され、前記第２透明導電膜の膜厚以下の膜厚を有する光反射層と、前記第２透明導電膜及び前記光反射層を被覆する接合層と、前記第１半導体層に接して形成される配線電極とを有する。
【００１４】
また、本発明の他の観点によれば、半導体発光素子の製造方法は、（ａ）成長基板を準備する工程と、（ｂ）前記成長基板上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、（ｃ）前記第２半導体層上に第１透明導電膜を形成する工程と、（ｄ）前記第１透明導電膜上に、所定間隔を隔てた内周部と外周部とを有する第２透明導電膜を形成する工程と、（ｅ）前記第２透明導電膜の内周部の内側の領域の前記第１透明導電膜上に、前記第２透明導電膜の膜厚以下の膜厚を有する光反射層を形成する工程と、（ｆ）前記第２透明導電膜及び前記光反射層を被覆するように接合層を形成する工程と、（ｇ）共晶層が表面に形成された支持基板を準備する工程と、（ｈ）前記共晶層と前記接合層とを重ね合わせて接合する工程と、（ｉ）前記成長基板を前記半導体積層から剥離する工程と、（ｊ）前記第１半導体層に接して、配線電極を形成する工程とを含む。
【発明の効果】
【００１５】
本発明によれば、Ａｇのマイグレーションを抑制して、半導体発光素子の信頼性を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図及び各領域における電位差を示す図である。
【図２】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図３】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図４】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図５】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図６】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【図７】本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００１７】
図１（Ａ）は、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の素子構造を表す概略断面図及び各領域における電位差を示す図である。図１（Ｂ）は、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の第２透明電極層３２のパターンを表す概略平面図である。なお、図中、各構成部材のサイズは、実際の比率とは異なっている。
【００１８】
窒化物半導体発光素子（ＬＥＤ素子）１０１は、縦型給電光半導体装置であり、例えば、第１半導体層（ｎ型半導体層）２２、活性層２３、第２半導体層（ｐ型半導体層）２４で構成されるＧａＮ系半導体層（発光部）２と、第１透明電極層３１と、第２透明電極層３２と、光反射層（反射電極層）３３と、共晶材を含む共晶層７と接合層３４との共晶合金層、該共晶合金層を介して光反射層３３及び第２透明電極層３２と結合するシリコン（Ｓｉ）支持基板１０、支持基板１０の裏面全面に形成される裏面電極９、ＧａＮ系半導体層（発光部）２表面の一部上に形成されるｎ側電極８を含んで構成される。なお、ｎ型半導体層２２側より光を放射する。
【００１９】
ＧａＮ系半導体層２の各層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどが添加されている。なお、半導体層２の構成は上記の３種類に限らず、発光効率向上させるために電流拡散、クラッド層、コンタクト層などを任意に挿入することも可能であり、活性層２３を多層膜（多重量子井戸構造）で構成することもできる。
【００２０】
第１透明電極層３１は、インジウム錫酸化物（ＩＴＯ）を用いて、ｐ型半導体層２４表面全面に形成される。第１透明電極層３１はｐ型半導体層２４とオーミック特性を有する。第１透明電極層３１のシート抵抗は、５０Ω／□〜２００Ω／□であり、第１透明電極層３１とｐ型半導体層２４との接触抵抗は２×１０−４Ωｃｍ２〜７×１０−３Ωｃｍ２である。なお、第１透明電極層３１の膜厚は、５〜２０ｎｍである。
【００２１】
第２透明電極層３２は、インジウム錫酸化物（ＩＴＯ）を用いて、第１透明電極層３１上に断続的に形成され、半導体発光素子１０１の発光面（上面）から見て、半導体発光素子１０１の外形に合わせた２重の周状に形成される。
【００２２】
第２透明電極層３２は第１透明電極層３１とオーミック特性を有し、且つ第１透明電極層３１よりもスパッタ条件調整により高抵抗を有する。これにより、より緻密な膜を形成できる。第２透明電極層３２の膜厚は、１００〜２００ｎｍである。
【００２３】
なお、以下、本明細書では、この２重の第２透明電極層３２のうち半導体発光素子１０１の外縁部に形成されるものを第２透明電極層の外周部３２ａと呼び、その内側に形成されるものを第２透明電極層の内周部３２ｂと呼ぶ。図１（Ｂ）に示すように、外周部３２ａは、内周部３２ｂの外側に、一定間隔を隔てて、内周部３２ｂを平面視上囲むように形成される。
【００２４】
また、第２透明電極層の内周部３２ｂよりも内側の領域（発光層中央領域）を第１領域（光反射層形成領域）と呼び、当該第１領域の第２透明電極層３２に囲まれた部分を第１トレンチ部ＴＲ１と呼ぶ。また、第１領域よりも外側の領域を第２領域（発光層周縁領域）と呼び、該第２領域内の、外周部３２ａと内周部３２ｂの間の領域を第２トレンチ部ＴＲ２と呼ぶ。
【００２５】
本実施例では、半導体発光素子１０１の上面から見た外形は矩形であるので、第２透明電極層３２の上面から見た形状も、外周部３２ａ及び内周部３２ｂともに矩形となる。第２透明電極層３２の幅は、外周部３２ａ及び内周部３２ｂともに１０〜５０μｍに設定されるが、双方の幅を同じにしても良いし、異ならせるようにしてもよい。また、第２透明電極層の外周部３２ａと内周部３２ｂの間の領域（第２トレンチ部ＴＲ２）の幅は、１０〜２０μｍに設定される。
【００２６】
第２透明電極層３２を外周部３２ａと内周部３２ｂの２重構造にする事で、その上に形成する接合層３４が支持基板１０（の共晶層７）と接合可能な領域を増やす事ができ、密着強度が保たれる。よって、成長基板剥離（ＬＬＯ）時のレーザー照射による衝撃に耐える事が出来る。
【００２７】
光反射層３３は、Ａｇ又はＡｇを含む合金を用いて、第１トレンチ部ＴＲ１内に形成される。光反射層３３は、第１透明電極層３１と第２透明電極層３２と電気的に接合されている。光反射層３３の膜厚は１００〜２００ｎｍであり、第２透明電極層３２と同じ膜厚、又はそれ以下の膜厚とする。なお、第２領域内には、光反射層３３は形成しない。なお、光反射層３３として、スパッタ法により形成したＡｇを用いた場合、反射率は９４％以上を有する。
【００２８】
接合層３４は、例えば、ＴｉＷ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕの積層から成り、第２領域全域（第２トレンチ部ＴＲ２内を含む）及び第１領域全域（第１トレンチ部ＴＲ１内及びその上に形成された光反射層３３上）を被覆するように形成される。
【００２９】
このように、Ａｇ又はＡｇを含む光反射層３３が第２透明電極層３２の内周部３２ｂ内側の第１トレンチ部ＴＲ１内に形成され、且つ、光反射層３３の膜厚を第２透明電極層３２の膜厚と同等以下に設定する為、光反射層３３の側面が露出しない構造となる。よって、接合層３４を形成した時に、光反射層３３の側面と上面のエッジ部におけるクラック等の膜欠陥が抑制され、Ａｇのマイグレーションを抑制することができる。
【００３０】
以下、図２〜図７を参照して、本発明の実施例による窒化物半導体発光素子（ＬＥＤ素子）１０１の製造方法を説明する。
【００３１】
まず、半導体膜形成工程を行う。ＭＯＣＶＤを用いてＣ面サファイア成長基板１に、バッファ層２０と、アンドープのＧａＮ層２１と、第１半導体層（ｎ型半導体層）２２、活性層２３、第２半導体層（ｐ型半導体層）２４で構成される半導体層２とを積層し、図２（Ａ）に示す光半導体エピウエハを得る。
【００３２】
各層はＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）で表される窒化物半導体から成り、必要に応じてｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＭｇなどを添加する。
【００３３】
次に、半導体膜形成工程で得た半導体エピウエハをＭＯＣＶＤ反応炉から取り出し、素子化工程を行う。はじめにｐ型半導体層２４の活性化を行う。ｐ型半導体層２４は、成長過程に於いて膜中に水素が混入し、Ｍｇ−Ｈ結合となっている。この様な状態では、ドーパントとしての機能を果たす事が出来ず、ｐ型半導体層２４は高抵抗化している。その為、ｐ型半導体層２４の水素を膜中より追い出す活性化工程が必要となる。具体的には、熱処理炉を用いて真空又は不活性ガス雰囲気中にて４００℃以上の熱処理を行う。
【００３４】
次に、図２（Ｂ）に示すように、ｐ型半導体層２４表面に、インジウム錫酸化物（ＩＴＯ）からなる第１透明電極層３１を形成する。まず、ＩＴＯをＲＦスパッタ法により厚さ２０ｎｍになる様に積層する。この時、基板温度は１５０℃〜３００℃に加熱されている。ＩＴＯは、成膜中の基板温度が１５０℃以上から結晶化が促進される為、好ましくは、基板温度を２００℃〜２５０℃に加熱する。その後、積層したＩＴＯ膜を、フォトリソグラフィエッチング法により、所望の形状（例えば、個々の半導体発光素子１０１の形状）にウエットエッチングし、第１透明電極層３１を形成する。本実施例では、１０００μｍ□の形状とする。
【００３５】
次に、図２（Ｃ）及び（Ｄ）に示すように、第１透明電極層３１上に、ＩＴＯからなる第２透明電極層３２をリフトオフ工程にて２重の周状に成形する。本実施例では、それぞれの周状の第２透明電極層３２の幅を５０μｍとし、電極間幅を２０μｍとした。
【００３６】
まず、図２（Ｃ）に示すように、第２透明電極層３２を形成する領域以外の領域にフォトレジストパターンＰＲ１を形成する。その後、ＩＴＯをＲＦスパッタ法により厚さ約１５０ｎｍになる様に積層する。この時、基板温度は常温に制御されている。なお、第２透明電極層３２は、第１透明電極層３１と比較して、高抵抗化させる為、第１透明電極層３１形成時よりも導入酸素流量を増やす。例えば、第１透明電極層３１は、酸素流量０．１〜０．５ｓｃｃｍ内で制御し、第２透明電極層３２は、酸素流量０．６ｓｃｃｍ以上で制御する。本実施例では、酸素流量は、第１透明電極層３１が０．３ｓｃｃｍで、第２透明電極層３２が０．６ｓｃｃｍで制御する。
【００３７】
その後、図２（Ｄ）に示すように、フォトレジストパターンＰＲ１を除去するリフトオフ処理により、第２透明電極層３２が成形される。フォトレジストパターンＰＲ１の除去後、酸素を含む雰囲気中４００℃〜８００℃、好ましくは、４００℃〜７００℃で加熱する。本実施例では、５００℃／１ｍｉｎ間の加熱処理とする。
【００３８】
なお、本実施例では、第２透明電極層３２の形成後に第１及び第２透明電極層３１、３２のアニール処理を行ったが、加熱処理の目的は、第１透明電極層３１とｐ型半導体層２４とのオーミックコンタクト形成の為に行うものであり、第１透明電極層３１の加熱処理が実施されれば、必ずしも、第２透明電極層３２の加熱処理は必要ではない。
【００３９】
次に、図３（Ａ）及び（Ｂ）に示すように、第１透明電極層３１上の第１領域（第１トレンチＴＲ１内）に、銀（Ａｇ）からなる光反射層３３を形成する。まず、図３（Ａ）に示すように、成長基板１全面にＲＦスパッタ法により厚さ約１５０ｎｍになる様に光反射層３３を積層する。この時、基板温度は常温にて行う。その後、第１領域にＡｇが残るようにフォトレジストパターンＰＲ２を形成する。
【００４０】
次に、図３（Ｂ）に示すように、リン酸・酢酸・硝酸からなる混合液を用いたウエットエッチング処理により、第１領域内にＡｇから成る光反射層３３が形成される。ウエットエッチング法を用いると、透明電極層３２との境界に光反射層３３の側面を露出させずに隣接する層と接触させる事が可能である。
【００４１】
次に、図３（Ｃ）に示すように、第２領域（第２トレンチ部ＴＲ２内を含む）と、第１領域に形成した光反射層３３全域とを被覆する様に接合層３４をリフトオフ工程にて形成する。接合層３４には、ＴｉＷ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなる多層金属層を用いる。始めに、第１領域の光反射層３３を被覆する形に接合層３４が形成出来るように、フォトレジストパターンを形成する。次にＲＦスパッタ法により、ＴｉＷ／Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなる多層金属層を、それぞれの膜厚が５００／１００／１００／１００／２００ｎｍになる様に積層する。この時、基板温度は常温にて行う。その後、フォトレジストパターンを除去することにより、所望パターンの接合層３４が成形される。接合層は、光反射層３３との密着性を保つため、ＲＦパワー３００Ｗ以上で成膜することが好ましい。
【００４２】
次に、図４（Ａ）に示すように、フォトレジストパターンＰＲ３を用いて成長基板１を所望の半導体発光素子サイズに区画し、素子分離を行う。素子分離には、例えば、反応性イオンエッチング法（ＲＩＥ）を用いる。ＲＩＥ条件としては、アンテナ出力６５０Ｗ、バイアス出力３５０Ｗ、Ｃｌ２ガス流量３０ｓｃｃｍにてプロセス圧力１Ｐａになる様に調整し、図４（Ｂ）に示すように、半導体層２をエッチングする。その後、図４（Ｃ）に示すように、フォトレジストパターンＰＲ３を除去する。これにより、エピウエハー（成長基板１）は、各半導体発光素子毎に区画分離される。
【００４３】
本実施例の半導体発光素子１０１（図１）は、縦型給電光半導体装置であるため、成長基板１を剥離する必要がある。そのため、成長層が自立し、且つ縦方向に電流を注入できる導電性支持基板１０が必要である。
【００４４】
導電性支持基板１０としては、例えば、ｎ型のＳｉ、ＳｉＣを用いることが出来る。支持基板１０の一方の面には、共晶（接合）層７が形成されている。共晶層７としては、ＡｕＳｎ層が形成されており、ＡｕＳｎ層の厚さは１〜２μｍが好ましい。ＡｕとＳｎの割合はＳｎを２０ｗｔ％とする。なお、共晶層７は、ＡｕＳｎに限るものではない。
【００４５】
上述した共晶層７を形成した支持基板１０を準備し、図５（Ａ）に示すように、成長基板１側の接合層６と支持基板１０側の共晶層７とを重ねあわせ、ウエハーボンダー装置を用いて加熱加圧し、接合界面をＡｕＳｎ共晶化して接合する。本実施例では、例えば、３５０ｋｇの加圧、３２０℃の加熱にて、５分間接合を行う（熱圧着）。
【００４６】
その後、成長基板剥離工程を行う。この工程では、半導体層２が成長していない側の成長基板１裏面より、例えば、エキシマレーザー光の様なＧａＮが分解するエネルギーを有する高出力パルスレーザー光を照射して成長基板１を半導体層２より分離するＬＬＯ（レーザーリフトオフ）法を用いる。レーザーには波長が２４８ｎｍのＫｒＦエキシマレーザーを用いる。照射領域は、１１５０×１１５０μｍとし、照射エネルギーは８００〜９００ｍＪ／ｃｍ２とする。
【００４７】
図５（Ｂ）に示すように、成長基板１の裏面よりエキシマレーザーを照射して、バッファ層２０及びＧａＮ層２１の一部を分解させ、成長基板１とＧａＮ系半導体層２とを分離し、図５（Ｃ）に示す状態とする。レーザーリフトオフにより発生したＧａを熱水などで除去し、その後塩酸で表面処理する。これにより、ｎ型半導体層２２（図１）が露出する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリなどの薬剤も用いることができる。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
【００４８】
さらに、ｎ型半導体層２２の表面をＲＩＥ等のドライエッチング装置を用いたＣｌ、Ａｒ処理又は、ＣＭＰ研磨装置を用いて平滑化を行いレーザー痕やレーザーダメージ層を除去する。光取り出し効率を向上させる為に露出したｎ型半導体層２２表面には、凹凸加工を施す（光取り出し構造を形成する）事が好ましい。
【００４９】
次に、リフトオフ法によりｎ側電極８を形成する。まず図６（Ａ）に示すように、フォトリソグラフィ法により、ｎ側電極８を形成しない領域にフォトレジストパターンＰＲ４を形成し、電子ビーム真空蒸着法により、厚さ約１ｎｍのＴｉ、厚さ約１０００ｎｍのＡｌを順次成膜する。その後、図６（Ｂ）に示すように、フォトレジストパターンＰＲ４を除去する事により、ｎ側電極８を所望のパターンに成形する。
【００５０】
次に、図６（Ｃ）に示すように、支持基板１０を研削研磨処理により、薄片化する。例えば、この工程により支持基板１０を約２５０μｍまで薄片化する。その後、薄片化した支持基板１０裏面に裏面電極９を形成する。裏面電極９は、例えば、電子ビーム真空蒸着法を用いて、Ｔｉ／Ｐｔ／Ａｕを順次成膜することにより形成する。なお、それぞれの膜厚は、例えば、約５０／１５０／２００ｎｍとする。
【００５１】
次に、図７に示すように、支持基板１０をレーザースクライブ又は、ダイシングにより分割する。以上により、窒化物半導体発光素子１０１が完成する。なお、青色ＧａＮの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
【００５２】
以上、本発明の実施例によれば、ｐ型半導体層２４上にＩＴＯから成る第１の透明電極層３１を形成し、さらにその上に、２重の周状ＩＴＯから成る第２の透明電極層３２を形成する。これにより、第１領域と第２領域を区画した複数のトレンチ構造（第１トレンチ部ＴＲ１及び第２トレンチ部ＴＲ２）を形成することができる。
【００５３】
Ａｇから成る光反射層３３を第１トレンチ部ＴＲ１（第１領域）に埋設する事によって、ＩＴＯから成る第２透明電極層３２とＡｇから成る光反射層３３の膜厚差を無くす事が可能となり、ＩＴＯ／Ａｇ境界に於いて、Ａｇから成る光反射層３３の側面を露出する事なく接合層３４を積層する事が出来る。さらに、Ａｇからなる光反射層３３のエッジが光反射層３３上の接合層３４に突出して覆われることがないため、従来Ａｇ光反射層上に成膜した層に、反射層のエッジ領域で発生したクラックに起因したマイクレーションを防止することができる。
【００５４】
また、本発明の実施例によれば、第１領域と第２領域は電気的に接合されており、第１領域と第２領域は、第１透明電極層３１上の面方向に対し、均等に電流を供給する事が可能である。よって、第１透明電極全域において、活性層領域を均一に発光させる事が出来る。
【００５５】
本発明の実施例によれば、第１領域と第２領域において、第１透明電極層３１にかかる電位が異なる。図１（Ａ）の下部に各領域における電位の関係を示す。第２領域における光反射層３３と隣接する第２透明電極層３２は、高酸素導入の為、ＩＴＯ内のキャリア密度が減り、高抵抗となっている。そのため、ほぼ投入電圧と同じ電圧がかかり、その部位においては同電位となる。一方、第１領域及び第２領域の第２透明電極層３２で区画された領域は、高抵抗層がないため、電流が流れ、投入電圧よりも低電圧化する。これにより、半導体装置の縦方向にて、シリーズ抵抗の異なる部位を設け、電位差を発生させることにより、Ａｇイオンのマイグレーションを防止することができる。
【００５６】
また、本発明の実施例によれば、第１透明電極層３１全域に通電する事が可能である為、発光領域を減少させる事なくＡｇマイグレーションを抑制する事が可能である。また、第１透明電極層３１の膜厚が５〜２０μｍである為、第１領域に形成した光反射層３３の反射率を損なう事がない。
【００５７】
なお、上述の実施例では、第２透明導電膜３２を、ＧａＮ系半導体層（発光部）２の中央領域を画定する内周部３２ｂと、該内周部３２ｂから所定間隔を隔てて、該内周部を平面視上囲むように配置される外周部３２ａとを有するものとしたが、２以上の複数の外周部３２ａを内周部３２ｂの外側に配置するようにしても良い。
【００５８】
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【符号の説明】
【００５９】
１…サファイア成長基板、２…ＧａＮ系半導体層（発光部）、７…共晶層、１０…シリコン（Ｓｉ）支持基板、８…ｎ側電極、９…裏面電極、２０…バッファ層、２１…、２２…第１半導体層（ｎ型半導体層）、２３…活性層、２４…第２半導体層（ｐ型半導体層）、３１…第１透明電極層、３２…第２透明電極層、３３…光反射層、３４…接合層、１０１…窒化物半導体発光素子（ＬＥＤ素子）
【図１】
0005940315.tif 000002
【図２】
0005940315.tif 000003
【図３】
0005940315.tif 000004
【図４】
0005940315.tif 000005
【図５】
0005940315.tif 000006
【図６】
0005940315.tif 000007
【図７】
0005940315.tif 000008