(57)【特許請求の範囲】
【請求項１】
利得制御信号に基づく利得を有し、前記利得により入力信号を増幅する増幅器と、
前記入力信号の振幅が検出されたとき、前記振幅に基づいて前記利得を下げた後、前記利得を上げる前記利得制御信号を出力する制御部と、
を具備する増幅回路。
【請求項２】
前記制御部は、前記利得を初期値から最小値まで下げた後、前記利得を前記最小値から前記初期値に向かって上げる制御を行う、請求項１に記載の増幅回路。
【請求項３】
前記制御部は、前記振幅を検出する振幅検出回路と、前記振幅検出回路の出力値と第１の基準値を比較して前記利得制御信号を発生する比較回路と、前記利得制御信号と第２の基準値との差分の時間積分値に基づいて前記第１の基準値を発生する積分回路と、を備え、
前記積分回路は、前記利得制御信号の時間平均値が前記第２の基準値と等しくなるようにフィードバック制御を行う、
請求項１又は２に記載の増幅回路。
【請求項４】
前記入力信号は、ローレベル及びハイレベルの遷移が繰り返されるバースト区間と、前記ローレベル及び前記ハイレベル間の中間レベルで変化しないアイドル区間と、を含む繰り返しバースト信号と、前記ローレベル及び前記ハイレベルの遷移が繰り返されるデータ区間を含むデータ信号と、を備える、
請求項１乃至３のいずれか１項に記載の増幅回路。
【請求項５】
前記制御部は、前記バースト区間において、前記利得を前記初期値から前記最小値まで下げた後、前記利得を前記最小値から前記バースト区間終了時の最終値まで上げる制御を行い、
前記利得が前記初期値から前記最小値に下がるまでの時間が、前記バースト区間の長さよりも短く、かつ、前記利得が前記最小値から前記最終値に上がるまでの増加量が、前記利得が前記初期値から前記最小値に下がるまでの減少量の50%以下である、
請求項４に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、増幅回路に関する。
【背景技術】
【０００２】
情報化社会の発展と電子デバイスの高性能化により、情報通信機器における信号伝送速度は、向上の一途を辿っている。その結果、高速信号伝送向けの増幅器の重要性が増してきている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１４１７２２号公報
【特許文献２】特開２００６−２０３３３８号公報
【特許文献３】特開２００７−７４４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、信号伝送の信頼性を向上させる増幅回路を提案する。
【課題を解決するための手段】
【０００５】
実施形態によれば、増幅回路は、利得制御信号に基づく利得を有し、前記利得により入力信号を増幅する増幅器と、前記入力信号の振幅が検出されたとき、前記振幅に基づいて前記利得を下げた後、前記利得を上げる前記利得制御信号を出力する制御部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】増幅回路の例を示す図。
【図２】入力信号の例を示す図。
【図３Ａ】入力信号の例を示す図。
【図３Ｂ】入力信号の例を示す図。
【図３Ｃ】入力信号の例を示す図。
【図３Ｄ】入力信号の例を示す図。
【図４】利得制御信号発生器の例を示す図。
【図５】振幅検出器の例を示す図。
【図６】図５の振幅検出器の入出力特性の例を示す図。
【図７】比較器の例を示す図。
【図８】図７の比較器の入出力特性の例を示す図。
【図９】演算増幅器の例を示す図。
【図１０】利得調整素子を有する増幅器の例を示す図。
【図１１】入力信号、出力信号、利得制御信号、及び、利得の時間変化の実施例を示す図。
【図１２】入力信号、出力信号、利得制御信号、及び、利得の時間変化の比較例を示す図。
【図１３】繰り返しバースト信号への適用効果を説明する図。
【図１４】データ信号への適用効果を説明する図。
【図１５】入力信号の振幅値と利得の変化との関係を示す図。
【図１６】適用例としての信号伝送システムを示す図。
【図１７】電気信号伝送を行う送信器を示す図。
【図１８】光信号伝送を行う送信器を示す図。
【図１９】光信号伝送を行う受信器を示す図。
【図２０】リミッティングアンプの内部構成例を示す図。
【図２１】適用例としてのストレージシステムを示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しながら実施形態を説明する。
【０００８】
(1)   増幅回路の例  
図１は、増幅回路（amplification circuit）の例を示している。
【０００９】
入力信号Va1, Va2は、利得制御信号発生器（gain control signal generator）10及び増幅器（amplifier）20に入力される。
【００１０】
入力信号Va1, Va2は、例えば、図２に示すように、繰り返しバースト信号(repetitious burst signal)及びデータ信号を含む。繰り返しバースト信号は、例えば、システム（例えばPC（Personal Computer））からデバイス（例えばSSD（Solid State Disk））を検出するために使用される。データ信号は、例えば、伝送速度の調整（スピードネゴシエーション）や信号波形の調整（トレーニング）、及び、データ伝送のために使用される。即ち、システムはまず、繰り返しバースト信号を用いてデバイスを検出する。その後、データ信号を用いて、伝送速度や信号波形の調整を行ってから、データ伝送を行う。
【００１１】
上述の繰り返しバースト信号には、例えば、SATA (Serial Advanced Technology Attachment)やSAS (Serial Attached SCSI: small computer system interface)規格におけるOOB (Out of Band)信号、USB（Universal Serial Bus）規格におけるLFPS（Low Frequency Periodic Signal）信号、Infiniband規格におけるBeacon信号がある。
【００１２】
また、上述のデータ信号には、例えば、NRZ (Non Return to Zero) 信号、RZ（Return to Zero）信号がある。
【００１３】
繰り返しバースト信号（電圧信号）は、図３Ａ、及び、図３Ｂに示すように、ローレベル及びハイレベルの遷移が繰り返されるバースト区間（例えば、パルス幅 1nsec、区間長 100nsec）と、ローレベル及びハイレベル間の中間レベルで変化しないアイドル区間（例えば、区間長 300 nsec）と、を含む。１つの繰り返しバースト信号は、例えば６個のバースト区間を含む。
【００１４】
データ信号（電圧信号）は、図３Ｃ、及び、図３Ｄに示すように、ローレベル及びハイレベルの遷移が繰り返されるデータ区間を含む。データ区間の長さは、伝送データ量に依存して変化し、例えば10ms以上である。なお、データ信号は、上述のように伝送速度や信号波形の調整に使われることもあり、全てが有効なデータというわけではない。
【００１５】
本例では、入力信号は差動信号とする。この場合、例えば、図３Ａ及び図３Ｃに示すように、入力信号Va1, Va2は、正相信号Va1と、これと位相が反転している逆相信号Va2である。但し、これに限定されることはなく、入力信号がシングルエンド（単相）信号のときは、例えば、図３Ｂ及び図３Ｄに示すように、入力信号Va1のみが増幅器20に入力される。
【００１６】
利得制御信号発生器10は、入力信号Va1, Va2に基づいて、利得制御信号Vcを発生する。増幅器20は、利得制御信号Vcにより制御される利得により入力信号Va1, Va2を増幅し、出力信号Vd1, Vd2を出力する。
【００１７】
例えば、増幅器20は、利得調整素子30を有する。利得調整素子30は、利得制御信号Vcに基づいて、増幅器20の利得を変化させる。
【００１８】
(2)   利得制御信号発生器の例  
図４は、利得制御信号発生器の例を示している。
【００１９】
利得制御信号発生器10は、入力信号Va1, Va2の振幅を検出する振幅検出器11と、振幅検出器11の出力信号（検出信号）Vb、並びに、基準値（第１の基準値）Vrefに基づいて、利得制御信号Vcを出力する比較器12と、比較器12の出力信号（利得制御信号）Vc、並びに、閾値（第２の基準値）Vthに基づいて、基準値Vrefを出力する演算増幅器（オペアンプ）13と、を備える。
【００２０】
振幅検出器11、比較器12、及び、演算増幅器13は、それぞれ、２つの入力端子Vip, Vinと、１つの出力端子Voと、を備える。
【００２１】
演算増幅器13は、非反転入力端子（Vip）に抵抗素子R0が、非反転入力端子と反転出力端子（Vo）間に容量素子C0が接続され、積分回路を構成する。即ち、演算増幅器13の利得が十分大きいとすると、式(1)が成立し、演算増幅器13は、利得制御信号Vcと閾値Vthの差分を時定数CRで積分し、その結果を基準値Vrefとして出力する積分器として機能する。
【数１】
0006049824.tif 000002
【００２２】
図５は、振幅検出器の例を示している。
【００２３】
振幅検出器11は、例えば、２つの電源端子Vdd, Vss間に接続されるPチャネルMOSトランジスタM1, M2及び抵抗素子R1を備える。即ち、振幅検出回路11は、PチャネルMOSトランジスタによるオア（OR）回路である。
【００２４】
電源端子Vddは、例えば、電源電圧（1.2V）である。電源端子Vssは、例えば、グランド（0V）である。また、PチャネルMOSトランジスタ M1のゲート（制御端子）は、入力信号Va1が入力される入力端子Vipに接続される。PチャネルMOSトランジスタ M2のゲートは、入力信号Va2が入力される入力端子Vinに接続される。検出信号Vbは、PチャネルMOSトランジスタ M1, M2のドレイン及び抵抗素子R1間の出力端子Voから出力される。
【００２５】
図５の振幅検出器11の入出力特性の例を図６に示す。
【００２６】
入力電圧（Va1-Va2）が0Vからプラス及びマイナスのどちらに変化しても、出力電圧Vbは増加する。ここで、入力信号Va1, Va2は差動信号であるため、入力電圧（Va1-Va2）は、第１の値と、第１の値と絶対値は同じで符号が逆の第２の値と、の間で変化する。出力電圧Vbもこれに追随して変化しようとするが、振幅検出器11の動作帯域が入力信号Va1, Va2の信号帯域よりも低ければ、出力電圧Vbは、上述の第１及び第２の値に依存してほぼ一定の値とすることができる。即ち、振幅検出器11は、入力信号の差動振幅を検出する回路として動作することができる。
【００２７】
尚、図５の振幅検出回路11は、抵抗素子R1の代わりに、ゲートに所定のバイアス電圧を印加したNチャネルMOSトランジスタを用いてもよい。また、入力信号がシングルエンド信号のときは、入力信号をシングルエンド信号から差動信号に変換し、図５の振幅検出器11に入力することが望ましい。
【００２８】
本例の振幅検出器11は、PチャネルMOSトランジスタによるオア回路であるが、これに限定されることはない。例えば、振幅検出器11は、NチャネルMOSトランジスタによるオア回路であってもよい。この場合、電源電圧Vdd側に抵抗素子を配置し、グランドVss側にNチャネルMOSトランジスタを２つ並列に配置すればよい。
【００２９】
NチャネルMOSトランジスタによるオア回路では、入力信号の差動振幅が大きくなるほど、出力信号は小さくなる。このため、後述するような増幅器の利得調整が可能となるように、比較器12、演算増幅器13、増幅器20、及び、利得調整素子30を、それぞれ適切に変更する必要がある。
【００３０】
図７は、比較器の例を示している。
【００３１】
比較器12は、入力トランジスタとしてのNチャネルMOSトランジスタ M3, M4と、負荷としてのカレントミラー接続されたPチャネルMOSトランジスタ M5, M6と、電流源I1と、を備えた差動増幅器である。
【００３２】
NチャネルMOSトランジスタ M3のゲートは、入力端子Vipに接続され、NチャネルMOSトランジスタ M4のゲートは、入力端子Vinに接続される。また、NチャネルMOSトランジスタ M4のドレインとPチャネルMOSトランジスタ M6のドレインは、出力端子Voに接続される。電流源I1は、例えば、ゲートに所定のバイアス電圧が印加されたNチャネルMOSトランジスタである。
【００３３】
図８は、図７の比較器の入出力特性の例を示している。
【００３４】
本例によれば、入力電圧（Vip−Vin）が大きくなると、出力電圧Voも大きくなり、入力電圧（Vip−Vin）が小さくなると、出力電圧Voも小さくなる。即ち、図７の比較器は、2つの入力端子Vip, Vinの比較結果を出力する回路として動作させることができる。
【００３５】
尚、基準値Vrefを入力する端子Vipと、検出信号Vbを入力する端子Vinとを入れ替えてもよい。この場合、検出信号Vbの変化に対する利得制御信号Vcの電圧変化が、本例（図８）に比べて逆方向になる。このため、後述する増幅器の利得調整が可能となるように、振幅検出器11、演算増幅器13、増幅器20、及び、利得調整素子30を適切に変更する必要がある。
【００３６】
また、比較器12は、入力トランジスタとしてのPチャネルMOSトランジスタと、負荷としてのカレントミラー接続されたNチャネルMOSトランジスタと、を備えた差動増幅器としてもよい。この場合も、後述する増幅器の利得調整が可能となるように、振幅検出器11、演算増幅器13、増幅器20、及び、利得調整素子30を適切に変更する必要がある。
【００３７】
図９は、演算増幅器の例を示している。
【００３８】
演算増幅器13は、入力トランジスタとしてのNチャネルMOSトランジスタ M7, M8と、負荷としてのカレントミラー接続されたPチャネルMOSトランジスタ M9, M10と、電流源I2と、を備えた差動増幅器の後段に、PチャネルMOSトランジスタ M11と、電流源I3と、を備えたソース接地増幅器を接続したものである。増幅器を２段接続するため高い利得を有しており（例えば６０ｄＢ）、演算増幅器（オペアンプ）として機能することができる。尚、PチャネルMOSトランジスタ M11のゲートとドレイン間に接続された容量素子C0は、位相補償用の容量素子である。
【００３９】
NチャネルMOSトランジスタ M7のゲートは、入力端子Vipに接続され、NチャネルMOSトランジスタ M8のゲートは、入力端子Vinに接続される。また、NチャネルMOSトランジスタ M8のドレインとPチャネルMOSトランジスタ M10のドレインは、PチャネルMOSトランジスタ M11のゲートに接続される。
【００４０】
PチャネルMOSトランジスタ M11と電流源I3は、2つの電源端子Vdd, Vss間に直列接続される。PチャネルMOSトランジスタ M11と電流源I3との接続ノードは、出力端子Voになる。
【００４１】
尚、電流源I2, I3は、例えば、ゲートに所定のバイアス電圧が印加されたNチャネルMOSトランジスタである。
【００４２】
図１０は、増幅器の例を示している。
【００４３】
増幅器20は、差動入力型であり、入力信号Va1, Va2を受けるNチャネルMOSトランジスタ M12, M13と、抵抗素子R2, R3と、電流源I4と、を備える。出力信号Vd1, Vd2は、NチャネルMOSトランジスタ M12, M13のドレインから出力される。尚、入力信号がシングルエンド信号であるときは、NチャネルMOSトランジスタ M13に基準電圧を入力してもよいし、増幅器20の前段で入力信号をシングルエンド信号から差動信号に変換し、増幅器20に入力してもよい。
【００４４】
増幅器20は、さらに、利得を利得制御信号Vcにより変化させるための利得調整素子30を備える。利得調整素子30は、例えば、NチャネルMOSトランジスタ M12, M13のドレイン間に接続されるPチャネルMOSトランジスタM14である。
【００４５】
利得調整素子30 (M14)は、ゲート電圧に応じてソース・ドレイン間の抵抗値が変化する。具体的には、ゲート電圧が小さいほど、ソース・ドレイン間の抵抗値が小さくなり、ゲート電圧が大きいほど、ソース・ドレイン間の抵抗値が大きくなる。
【００４６】
ここで、増幅器20の利得（より具体的には、入力信号を微小変動させたときの出力信号の変化である、小信号利得を指す）は、抵抗素子R2, R3の抵抗値、利得調整素子30 (M14)のソース・ドレイン間の抵抗値、NチャネルMOSトランジスタ M12, M13の出力抵抗値、に依存した負荷抵抗値と、NチャネルMOSトランジスタ M12, M13の相互コンダクタンス（ゲート電圧を微小変動させたときのドレイン電流の変化量）と、の積で、おおよそ決まる。
【００４７】
このため、利得調整素子30 (M14) のゲート電圧が小さいほど、増幅器20の負荷抵抗が小さくなるため、利得も小さくなる。また、ゲート電圧が大きいほど、増幅器20の負荷抵抗が大きくなるため、利得も大きくなる。
【００４８】
本例の増幅器20は、図１０に示した１つの差動増幅器であるとしたが、これに限らず、増幅器20は、その内部に複数の増幅器を有してもよい。
【００４９】
この場合、利得調整素子による増幅器20の利得制御は、増幅器20内の複数の増幅器の全てに対して行ってもよいし、その一部のみに対して行ってもよい。また、複数の増幅器の利得調整をそれぞれ異なる利得制御信号により行ってもよい。
【００５０】
図１１は、図１、及び、図４における入力信号（Va1-Va2）、出力信号（Vd1-Vd2）、利得制御信号（Vc）、及び、増幅器20の利得（G）の時間変化の例を示している。
【００５１】
入力信号Va1, Va2は、初めハイレベルとローレベルの中間レベルで一定の後、ハイレベルとローレベルの遷移が始まる。入力信号Va1, Va2の振幅は、本例が適用されるシステム（インターフェース規格）や、前段の増幅器の利得に応じて決まっている。
【００５２】
初め、入力信号Va1, Va2がハイレベルとローレベルの中間レベルで一定のとき、回路は平衡状態にあり、利得制御信号Vcは初期値Vc_ini、利得Gは初期値G_iniである。
【００５３】
しかし、入力信号Va1, Va2の振幅が検出されると、振幅検出器11の出力電圧Vbが上昇する。即ち、比較器12の反転入力信号が上昇するため、比較器12の非反転出力信号である利得制御信号Vcは、急激に減少する（時間t1でVc_miniまで減少する）。これにより、利得Gも、急激に減少する（時間t1でG_miniまで減少する）。また、出力信号（Vd1-Vd2）の振幅も、急激に減少する。
【００５４】
ここで、演算増幅器13を含む積分回路は、式(1)に示されるように、利得制御信号Vcと閾値Vthの差分を時定数CRで積分して出力し、比較器12の非反転入力端子にフィードバック（負帰還）する。これにより、利得制御信号Vcの時間平均値と閾値Vthとの差が小さくなる方向に基準値Vrefを変化させる処理を行う。即ち、利得制御信号Vcが減少すると、演算増幅器13の反転出力信号である基準値Vrefが上昇する。基準値Vrefは比較器12の非反転入力信号であるため、比較器12の非反転出力信号である利得制御信号Vcは、次第に増大する（時間t2でVc_iniまで増加する）。これにより、利得Gも、次第に増大する（時間t2でG_iniまで増加する）。また、出力信号（Vd1-Vd2）の振幅も、次第に増大する。
【００５５】
このように、図４の利得制御信号発生器（制御部）10は、入力信号Va1, Va2の振幅が検出されたとき、その振幅に基づいて利得制御信号Vcを減少させて、図１０の増幅器20の利得Gを下げる。その後、積分回路出力に基づいて利得制御信号Vcを増大させて、増幅器20の利得Gを上げる。
【００５６】
これは、本例に特徴的な点である。従来の利得制御では、図１２に示すように、利得制御信号Vcは、初期値Vc_iniから飽和値Vc_satuに減少して一定となり、同様に、利得Gは、初期値G_iniから飽和値G_satuに減少して一定となるからである。この結果、出力信号（Vd1-Vd2）の振幅も、初期の振幅から減少して一定となる。
【００５７】
これに対し、本例では、図１１に示すように、利得制御信号Vcは、初期値Vc_iniから最小値Vc_minに減少した後、再び初期値Vc_iniに向かって増加する。同様に、利得Gは、初期値G_iniから最小値G_minに減少した後、再び初期値G_iniに向かって増加する。その結果、出力信号（Vd1-Vd2）の振幅も、初期の振幅から減少した後、再び初期の振幅値に向かって増加する。
【００５８】
利得制御信号Vcが初期値Vc_iniから最小値Vc_minに減少する時間（t1）、及び、増幅器20の利得Gが初期値G_iniから最小値G_minに減少する時間（t1）は、繰り返しバースト信号のバースト区間長よりも短いことが望ましい。さらに、利得制御信号Vcが最小値Vc_minから初期値Vc_iniに増加する時間（t2）、及び、増幅器20の利得Gが最小値G_minから初期値G_iniに増加する時間（t2）は、t1よりも長いことが望ましい。
【００５９】
これにより、繰り返しバースト信号のバースト区間において、利得制御信号Vc、及び、利得Gを十分低減するだけでなく、バースト区間終了時点まで利得制御信号Vc、及び、利得Gを低く抑えたままにすることができる。
【００６０】
尚、t1は、例えば振幅検出器11の動作速度を高速にすることで短くすることができる。t2は、例えば演算増幅器13を含む積分回路の時定数CRを大きくすることで長くすることができる。
【００６１】
利得制御信号Vcの下げ幅（Vc_ini-Vc_min）、及び、利得Gの下げ幅（G_ini-G_min）は、入力信号Va1, Va2の振幅が大きいほど大きくなる。これらの下げ幅は、入力信号Va1, Va2の振幅、及び、回路全体の利得に応じて、適宜設定することができる。例えば、本例が適用されるシステムにおける最小振幅の信号を増幅する場合、利得制御は行わなくても良い（Vc_ini-Vc_min=0, G_ini-G_min=0）。また、本例が適用されるシステムにおける最大振幅の信号を増幅する場合、Vc_minはVc_iniの50%以下、G_miniはG_iniの50%以下とすることが望ましい。これにより、本例が適用されるシステムにおいて、最小振幅の信号から最大振幅の信号まで、幅広い振幅に対応することが可能となる。
【００６２】
図１３は、繰り返しバースト信号への適用効果を示している。
【００６３】
同図は、繰り返しバースト信号（入力信号）を増幅するときの、増幅前後の繰り返しバースト信号、利得制御信号、及び、増幅器の利得との関係を示している。
【００６４】
繰り返しバースト信号は、バースト区間B0, …B4内において信号振幅を有し、アイドル区間I0, …I5内において信号振幅を有さない。従って、利得制御信号Vc、及び、利得Gは、バースト区間B0, …B4内において減少し、アイドル区間I0, …I5内において増加する。
【００６５】
図１１で述べたように、利得制御信号Vcは、図９の演算増幅器13を含む積分回路により、その時間平均値が初期値Vc_iniと等しくなるようにフィードバック制御される。この結果、利得制御信号Vcは、各バースト区間B0, …B4開始後に最小値Vc_min0, …Vc_min4まで低下した後、各バースト区間B0, …B4終了時に最終値Vc_fin0, …Vc_fin4まで上昇する。同様に、利得Gは、各バースト区間B0, …B4開始後に最小値G_min0, …G_min4まで低下した後、各バースト区間B0, …B4終了時に最終値G_fin0, …G_fin4まで上昇する。各バースト区間B0, …B4における利得の最終値G_fin0, …G_fin4は初期値G_iniよりも小さいため、バースト区間終了時点でも十分な利得調整が出来ている。
【００６６】
これにより、増幅器の内部信号又は出力信号が出力限界（リミット電圧）に達することを防止または緩和でき、信号レベルがバースト区間（ハイレベルまたはローレベル）からアイドル区間（ハイレベルとローレベルの中間レベル）へ高速で遷移できるため、繰り返しバースト信号を高信頼で伝送することができる。
【００６７】
一方、利得調整を行わない場合、増幅器の内部信号又は出力信号が出力限界に達し（はりつき）、信号レベルがバースト区間からアイドル区間へ遷移するのに時間が掛かる（大きなディケイが発生する）ことで、アイドル区間が消失してしまう。この結果、繰り返しバースト信号を正しく伝送できず、デバイスの検出ができないという問題が発生する。
【００６８】
各バースト区間B0, B1, …BNにおいて、利得制御信号Vc及び利得Gの最小値から最終値への戻り量は、利得制御信号Vc及び利得Gの初期値から最小値への減少量の50%以下であることが望ましい。即ち、利得制御信号の初期値をVc_ini、利得の初期値をG_ini、各バースト区間B0, B1, …BNにおける利得制御信号の最小値をVc_min0, Vc_min1, …Vc_minN、利得の最小値をG_min0, G_min1, …G_minN、各バースト区間B0, B1, …BNにおける利得制御信号の最終値をVc_fin0, Vc_fin1, …Vc_finN、利得の最終値をG_fin0, G_fin1, …G_finNとしたとき、式(2)及び式(3)が成立する。
【００６９】
Vc_finN − Vc_minN ≦ 1/2 x (Vc_ini - Vc_minN)  ・・・(2)  
G_finN − G_minN ≦ 1/2 x (G_ini - G_minN)  ・・・(3)
これにより、バースト区間終了時点でも十分な利得調整が可能となり、繰り返しバースト信号を高信頼で伝送することができる。
【００７０】
図１４は、データ信号への適用効果を示している。
【００７１】
同図は、データ信号（入力信号）を増幅するときの、増幅前後のデータ信号、利得制御信号、及び、増幅器の利得の関係を示している。
【００７２】
データ信号は、繰り返しバースト信号と比べると、常に、信号振幅を有する。データ信号の振幅を検出すると、利得制御信号Vcは、初期値Vc_iniから最小値Vc_minまで減少し、利得Gは、初期値G_iniから最小値G_minまで減少する。この後、積分回路のフィードバック制御により、利得制御信号Vcは、初期値Vc_iniに向かって増大し、利得Gは、初期値G_iniに向かって増大する。
【００７３】
このときの利得制御信号Vcの変化について例を述べる。データ信号の振幅を検出すると、利得制御信号Vcは、初期値Vc_ini（例えば、500mV）から最小値Vc_min（例えば、52mV）まで減少する。即ち、利得制御信号Vcの減少幅は448mVである。この後、利得制御信号Vcは、最小値Vc_minに到達した時点から所定時間（t3）が経過したときに、Vc_minからVc_iniまでの差分の50%に相当する276mVまで回復し、さらに、最小値Vc_minに到達した時点から所定時間（t4）が経過したときに、Vc_minからVc_iniまでの差分の75%に相当する388mVまで回復する。
【００７４】
このように、データ信号の増幅においては、利得制御信号Vc、及び、利得Gを一旦減少させた後に、初期値に向かって回復させる。これにより、増幅器の内部信号又は出力信号が出力限界（リミット電圧）に達するようになり、スルーレートの向上が可能となる。この結果、実質的に増幅回路の動作帯域を向上することが可能となり、高速信号の増幅が可能となる。
【００７５】
一方、従来の利得調整では、利得制御信号Vc、及び、利得Gが減少したままとなる。これにより、増幅器の内部信号又は出力信号におけるスルーレートは、増幅回路の動作帯域に従って低下していく。この結果、高速信号の増幅が困難になるという問題があった。
【００７６】
尚、上述のt3, t4は、入力信号の振幅に依存して変化する。例えば、図１４に示すデータ信号（振幅値A1）においては、利得Gが初期値G_iniまで戻る期間は、t2’であるのに対し、図１５に示すデータ信号（振幅値A2）においては、利得Gが初期値G_iniまで戻る期間は、t2’’である。但し、A1＞A2であり、t2’＞t2’’である。尚、図１４及び図１５の信号波形は、同一の増幅回路（例えば、上述の実施例に係わる増幅回路）を用いたときの結果である。
【００７７】
ここで、先述したように、システムはまず、繰り返しバースト信号を用いてデバイスを検出する。その後、データ信号を用いて、伝送速度や信号波形の調整を行ってから、データ伝送を行う。伝送速度や信号波形の調整時、利得制御によって増幅回路の利得が低下していると、高速信号の増幅が困難となっているため、伝送速度の調整結果が必要以上に低速になる恐れがある。このため、伝送速度や信号波形の調整中に、フィードバック制御により利得が回復することが望ましい。これにより、増幅回路の実質的な動作帯域が向上するため、伝送速度の調整結果が高速になり、システムにおいて高速の信号伝送が可能となる。
【００７８】
例えば、SATAは伝送速度を3種類有し（1.5Gb/s、3.0Gb/s、6.0Gb/s）、各伝送速度の調整期間が約50μsである。このため、調整期間の1/10である5μs以内に、フィードバック制御により利得を回復することが望ましい。ただし、上述のように、利得制御信号Vcが最小値Vc_minから初期値Vc_iniに戻る時間、及び、利得Gが最小値G_minから初期値G_iniに戻る時間は、データ信号の振幅に依存して変化する。このため、本例が適用されるシステムにおける最大振幅の信号を増幅する場合に、先述のt3が5μs以内であることが望ましい。これにより、本例が適用されるシステムにおいて、最小振幅の信号から最大振幅の信号まで、幅広い振幅に対応することが可能となる。
【００７９】
(3)   適用例  
上述の増幅回路を信号伝送システムに適用した適用例について説明する。
【００８０】
近年、情報通信機器で使用される信号伝送システムにおいて、高速信号伝送を実現するために、信号伝送経路の途中で電気信号を増幅する方法や、電気信号を光信号に変換して信号伝送を行う方法が検討されている。しかし、これらの方法では信号の増幅を行うため、繰り返しバースト信号やデータ信号の伝送を正しく行えず、信号伝送の信頼性が著しく低下する、という問題が発生し易い。
【００８１】
そこで、これらの信号伝送システムに、上述の増幅回路を適用すれば、高信頼かつ高速な信号伝送を実現することができる。
【００８２】
以下、適用例として、図１６の信号伝送システムを説明する。
【００８３】
図１６の信号伝送システム40は、電気入力信号を元に電気信号又は光信号を送信する送信器（トランスミッタ）51と、電気信号又は光信号を受信して電気出力信号を生成する受信器（レシーバ）52と、を備える。電気信号は、例えば、銅配線を備えた電気ケーブルで伝送される。光信号は、例えば光ファイバを備えた光ケーブルで伝送される。
【００８４】
尚、本例では、トランスミッタ又はレシーバを用いて一方向に信号を伝送する例を示すが、トランシーバを用いて双方向で信号伝送を行ってもよい。いずれの場合も、信号のチャネル数は、１つでもよいし、複数でもよい。また、送信方向と受信方向でチャネル数が異なってもよい。
【００８５】
＜電気信号伝送システムの例＞  
まず、電気信号を用いた信号伝送システムの例を説明する。
【００８６】
電気信号伝送を行う場合の送信器51は、例えば、図１７に示すように、入力信号Va1, Va2を受けて増幅する入力回路（Input）61と、入力回路61の出力信号Vd1, Vd2に基づいて信号を出力する出力回路（Output）62と、を備える。
【００８７】
入力回路61の入力信号Va1, Va2は、例えば、繰り返しバースト信号を含む差動信号であり、信号帯域は最大で、例えば、10Gbpsである。
【００８８】
入力回路61は、例えば、差動振幅が最小で100mVの入力信号Va1, Va2を増幅し、差動振幅が500mVの出力信号Vd1, Vd2を生成する。即ち、約14.0dBの利得を有する。
【００８９】
そして、入力回路61の利得は、上述の利得制御信号発生器からの利得制御信号Vcにより制御する。例えば、入力振幅が200mV以上で利得を徐々に低減し、入力振幅が400mVのとき、入力回路61の利得を約1.9dBとする。これにより、上述したように、高信頼かつ高速な信号伝送を実現することができる。
【００９０】
出力回路62は、入力回路61の出力信号Vd1, Vd2に基づいて、伝送線路、例えば、差動信号に対する特性インピーダンスが100Ωの伝送線路、を駆動する電気信号、例えば、差動振幅が400mVの電気信号、を出力する。
【００９１】
尚、利得制御信号発生器10による利得調整は、出力回路62で行ってもよい。但し、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要があり、このため、本例のように、入力回路61で利得調整を行うことが望ましい。
【００９２】
送信器51は、入力回路61、出力回路62以外の回路を備えていてもよい。例えば、パラレル信号をシリアル信号に変換するシリアライザや、伝送線路での信号損失を見込んで予め信号を変調するプリエンファシス回路を備えていてもよい。
【００９３】
図１６の受信器52は、図１７に示した送信器51と同じ構成とすることができる。
【００９４】
即ち、入力信号（受信信号）Va1, Va2を受けて増幅する入力回路61と、入力回路61の出力信号Vd1, Vd2に基づいて信号を出力する出力回路62と、を備える。
【００９５】
そして、入力回路61の利得は、上述の利得制御信号発生器からの利得制御信号Vcにより制御する。これにより、上述したように、高信頼かつ高速な信号伝送を実現することができる。
【００９６】
図１６の受信器52も、入力回路61、出力回路62以外の回路を備えていてもよい。例えば、シリアル信号をパラレル信号に変換するデシリアライザや、伝送線路での信号損失を補償するイコライザを備えていてもよい。
【００９７】
尚、本例では、送信器51と受信器52を使用する信号伝送システムの例を示したが、電気信号を用いた信号伝送システムは、送信器51と受信器52のどちらか一方のみを使用するものであってもよい。
【００９８】
＜光信号伝送システムの例＞  
次に、光信号を用いた信号伝送システムの例を説明する。
【００９９】
例えば、図１８に示すように、光信号伝送を行う場合の送信器51は、入力信号Va1, Va2を増幅するインターフェース回路（IF: Interface）63と、インターフェース回路63の出力信号Vd1, Vd2に基づいて、発光素子65を駆動する電流信号を生成する駆動回路（Driver）64と、電気信号（電流信号）を光信号に変換する発光素子（例えば、面発光レーザ（VCSEL: Vertical Cavity Surface Emitting Laser））65と、を備える。
【０１００】
インターフェース回路63の入力信号Va1, Va2は、例えば、繰り返しバースト信号を含む差動信号であり、信号帯域は最大で、例えば、25Gbpsである。
【０１０１】
インターフェース回路63は、例えば、差動振幅が100mVの入力信号Va1, Va2を増幅して、差動振幅が500mVの出力信号Vd1, Vd2を生成する。即ち、約14.0dBの利得を有する。
【０１０２】
そして、インターフェース回路63の利得は、利得制御信号発生器10からの利得制御信号Vcにより制御する。例えば、入力振幅が200mV以上で利得を徐々に低減し、入力振幅が400mVのとき、インターフェース回路63の利得を約1.9dBとする。これにより、高信頼かつ高速な信号伝送を実現することができる。
【０１０３】
駆動回路64は、インターフェース回路63の出力Vd1, Vd2を元に、発光素子65を駆動する電流信号を生成する。電流信号は、例えば、レーザである発光素子65の動作点を設定するバイアス電流（例えば、3mA）と、光出力を変調するための変調電流（例えば、振幅5mA）を含む。即ち、駆動回路64は、約10mSのトランスコンダクタンスを有する。
【０１０４】
このようにして、発光素子65から光信号（例えば、振幅1mW）が出力される。光信号は、例えば、光ファイバに結合して、図１６の受信器52まで伝送される。
【０１０５】
消費電力やコストの増大を抑えるため、光信号伝送では、一般的に、１チャネルの信号伝送を一対の発光素子と受光素子で行う。このため、駆動回路64の出力は、シングルエンド信号であることが望ましい。但し、駆動回路64の出力を差動信号とし、１チャネルの信号伝送を二対の発光素子と受光素子で行ってもよい。
【０１０６】
利得制御信号発生器10による利得調整は、駆動回路64で行ってもよい。但し、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要があり、このため、本例のようにインターフェース回路63で利得調整を行うことが望ましい。
【０１０７】
例えば、図１９に示すように、光信号伝送を行う場合の受信器52は、光信号を電気信号（電流信号）に変換する受光素子（例えば、p-i-nフォトダイオード（PD: Photodiode））66と、受光素子66が生成した電流信号を電圧信号に変換するトランスインピーダンスアンプ（TIA: Transimpedance Amplifier）67と、トランスインピーダンスアンプ67の出力信号を増幅するリミッティングアンプ（LA: Limiting Amplifier）68と、リミッティングアンプ68の出力に基づいて伝送線路を駆動するインターフェース（IF）回路69と、を備える。
【０１０８】
受光素子66は、光ファイバを伝送してきた光信号を受信して、電流信号（例えば、振幅200μA）を生成する。
【０１０９】
トランスインピーダンスアンプ67は、受光素子66が生成した電流出力を電圧信号（例えば、振幅40mV）に変換する。この場合、トランスインピーダンスアンプ67の利得は、200Ωである。
【０１１０】
上述したように、光信号伝送では、一般的に、１チャネルの信号伝送を一対の発光素子と受光素子で行う。このため、トランスインピーダンスアンプ67はシングルエンド入力であることが望ましい。但し、１チャネルの信号伝送を二対の発光素子と受光素子で行い、トランスインピーダンスアンプ67を差動入力としてもよい。
【０１１１】
また、本例では、トランスインピーダンスアンプ67の出力信号がシングルエンド信号であるとしているが、これは、差動信号であってもよい。
【０１１２】
リミッティングアンプ68は、トランスインピーダンスアンプ67の出力信号と基準電圧Vrefを比較して増幅することにより、トランスインピーダンスアンプ67の出力をシングルエンド信号から差動信号に変換し、増幅して出力する。差動信号の振幅は、例えば、800mVであり、この場合、リミッティングアンプ68の利得は、約32dBである。
【０１１３】
リミッティングアンプ68は、例えば、図２０に示すように、内部に５つの差動増幅器70〜74と、利得制御信号発生器10と、を有する。
【０１１４】
１段目の差動増幅器70は、図１９のトランスインピーダンスアンプ67の出力信号と基準電圧Vrefを比較して増幅する。１段目の差動増幅器70の出力信号は、２段目以降の差動増幅器でさらに増幅される。このようにして、シングルエンド信号から差動信号への変換と信号の増幅が行われる。
【０１１５】
利得制御信号発生器10は、２段目の差動増幅器71の出力信号Va1, Va2から利得制御信号Vcを生成し、３〜５段目の差動増幅器72〜74の利得が制御される。これにより、リミッティングアンプ68の利得が制御され、高信頼かつ高速な信号伝送を実現することができる。
【０１１６】
利得制御信号発生器10の入力信号は、図２０に示したように、２段目以降の差動増幅器の出力信号を使用することが望ましい。
【０１１７】
なぜなら、１段目の差動増幅器の出力信号は、正相信号と逆相信号の位相がずれていたり、正相信号と逆相信号の振幅が異なっていたりして、利得制御信号発生器10で正しく差動振幅を検出できない恐れがあるからである。
【０１１８】
また、内部信号が出力限界に達することによる問題を回避するためには、内部信号が出力限界に達する前に利得調整を行う必要がある。このため本例では、２段目の差動増幅器の出力信号を使用している。
【０１１９】
同様に、利得制御信号発生器10による利得調整は、図１９のインターフェース回路69で行ってもよいが、内部信号が出力限界に達することによる問題を回避するため、リミッティングアンプ68で利得調整を行うことが望ましい。
【０１２０】
インターフェース回路69は、リミッティングアンプ68の出力に基づいて、伝送線路、例えば、差動信号に対する特性インピーダンスが100Ωの伝送線路、を駆動する電気信号、例えば、差動振幅が400mVの電気信号、を出力する。
【０１２１】
＜ストレージシステムへの適用例＞  
図２１は、上述の信号伝送システムをストレージシステムに適用した例を示している。
【０１２２】
このストレージシステムは、デバイス（例えばSSDやハードディスクなど） 81と、デバイス 81に対してデータの読み出し／書き込みを行うホスト（コンピュータやサーバなど）82が、上述の信号伝送システム40によって接続されている。
【０１２３】
ストレージシステムでは、デバイス81とホスト82が上述のSATAやSASといったインターフェース規格で接続される。これらインターフェース規格では、繰り返しバースト信号であるOOB信号や、データ信号であるNRZ信号など、が用いられるため、信号増幅によってアイドル区間やバースト区間を正しく伝送できず、信号伝送の信頼性が著しく低下するという問題が発生しやすい。
【０１２４】
従って、本例の信号伝送システムを用いれば、これら問題を解決でき、信号伝送の信頼性を大幅に向上させることができる。
【０１２５】
(4)   その他の変形例  
以上、実施形態によれば、信号伝送の信頼性を向上させることができる。
【０１２６】
尚、本発明は、上述した各実施形態に限定されるものではない。上述した各実施形態で説明した各ブロックや各回路、ブロック内や回路内の各回路素子、その他構成部品は一例であり、同様の機能を果たす代替品に適宜置換可能である。
【０１２７】
例えば、上記では、MOSトランジスタを使用する例を説明したが、MOSトランジスタ以外の電界効果トランジスタやバイポーラトランジスタ、Bi-CMOSトランジスタを使用してもよい。また、発光素子は、発光ダイオードや、半導体レーザ等など、の種々の発光素子が使用可能である。また、受光素子は、PINフォトダイオード、MSMフォトダイオード、アバランシェ・フォトダイオード、フォトコンダクタなど、の種々の受光素子が使用可能である。
【０１２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２９】
10：  利得制御信号発生器、  11：  振幅検出器、  12：  比較器、  13：  演算増幅器、  20：  増幅器、  30：  利得調整素子。
【要約】      （修正有）【課題】アイドル区間やバースト区間を正しく伝送し、信号伝送の信頼性を向上させる、繰り返しバースト信号の増幅回路を提供する。【解決手段】利得制御信号Vcに基づく利得を有し、その利得により入力信号Va1、Va2を増幅する増幅器２０と、入力信号の振幅が検出されたとき、その振幅に基づいて利得を下げた後、利得を上げる利得制御信号Vcを出力する利得制御信号発生器（制御部）１０とを備える。制御部は、利得を初期値から最小値まで下げた後、利得を最小値から初期値に向かって上げる制御を行う、【選択図】図１【図１】
0006049824.tif 000003
【図２】
0006049824.tif 000004
【図３Ａ】
0006049824.tif 000005
【図３Ｂ】
0006049824.tif 000006
【図３Ｃ】
0006049824.tif 000007
【図３Ｄ】
0006049824.tif 000008
【図４】
0006049824.tif 000009
【図５】
0006049824.tif 000010
【図６】
0006049824.tif 000011
【図７】
0006049824.tif 000012
【図８】
0006049824.tif 000013
【図９】
0006049824.tif 000014
【図１０】
0006049824.tif 000015
【図１１】
0006049824.tif 000016
【図１２】
0006049824.tif 000017
【図１３】
0006049824.tif 000018
【図１４】
0006049824.tif 000019
【図１５】
0006049824.tif 000020
【図１６】
0006049824.tif 000021
【図１７】
0006049824.tif 000022
【図１８】
0006049824.tif 000023
【図１９】
0006049824.tif 000024
【図２０】
0006049824.tif 000025
【図２１】
0006049824.tif 000026