(57)【特許請求の範囲】
【請求項１】
基板のコア層を製造する方法であって：
ダイパッドを備えた第１のダイを、ベースを覆う剥離可能なテープの上に、前記ダイパッドが前記テープと接触するようにして配設し、
成形コンパウンドを用いて前記第１のダイ及び前記ダイパッドを封入し、
前記ベース及び前記剥離可能なテープを除去し、
前記成形コンパウンドの１つの表面上の第１の誘電体層と、前記成形コンパウンドの他の表面上の第２の誘電体層とを形成し、
前記第１の誘電体層の上の第１の導電層と、前記第２の誘電体層の上の第２の導電層とを配設し、
前記第１の導電層と前記第２の導電層と前記第１の誘電体層と前記第２の誘電体層と前記成形コンパウンドとを貫く孔を形成し、
前記第１の導電層と前記第１の誘電体層とを貫いて前記第１のダイの前記ダイパッドに接続されたレーザビアを形成し、
前記孔及び前記レーザビアを金属めっきでめっきする、
ことを有する方法。
【請求項２】
前記金属めっきと前記レーザビアと前記第１の導電層とを覆う第１のフォトレジスト膜を付着させ、
前記金属めっきと前記第２の導電層とを覆う第２のフォトレジスト膜を付着させ、
前記第１のフォトレジスト膜によって保護されていない領域の前記第１の導電層をエッチングし、
前記第２のフォトレジスト膜によって保護されていない領域の前記第２の導電層をエッチングし、且つ
前記第１のフォトレジスト膜及び前記第２のフォトレジスト膜を除去する、
ことを更に有する請求項１に記載の方法。
【請求項３】
前記金属めっきと前記第１の導電層と前記レーザビアとを覆うビルドアップ層を取り付けること、又は前記金属めっきと前記第２の導電層とを覆うビルドアップ層を取り付けること、
を更に有する請求項２に記載の方法。
【請求項４】
ダイパッドを備えた第２のダイを、前記ベースを覆う前記剥離可能なテープの上に、前記第２のダイの前記ダイパッドが前記テープと接触するようにして配設し、
前記剥離可能なテープと前記第１のダイと前記第２のダイとの上に、前記第１のダイと前記第２のダイとを前記成形コンパウンドによって分離しながら前記第１のダイと前記第２のダイとを封入する前記成形コンパウンドを形成し、且つ
前記第１の導電層と前記第１の誘電体層とを貫いて前記第２のダイの前記ダイパッドに接続された第２のレーザビアを形成する、
ことを更に有する請求項１乃至３の何れか一項に記載の方法。
【請求項５】
前記レーザビアは、前記第１の導電層によって前記金属めっきに接続される、請求項１に記載の方法。
【請求項６】
前記第１の導電層は前記第１の誘電体層とともに樹脂被覆銅（ＲＣＣ）を有し、前記第２の導電層は前記第２の誘電体層とともに樹脂被覆銅（ＲＣＣ）を有する、請求項１に記載の方法。
【請求項７】
前記第１の導電層は複数の導電性サブレイヤを有し、前記第２の導電層は複数の導電性サブレイヤを有する、請求項１に記載の方法。
【請求項８】
前記第１の導電層の前記複数の導電性サブレイヤ及び前記第２の導電層の前記複数の導電性サブレイヤは、異なる時点で形成される、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信ネットワークに関し、より具体的には、基板コア層に関する方法及び装置に関する。
【背景技術】
【０００２】
本出願は、Ｙｕ  Ｆｅｉ等によって２０１２年１月２０日に出願された“Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  ａ  Ｓｕｂｓｔｒａｔｅ  Ｃｏｒｅ  Ｌａｙｅｒ”と題する米国特許出願第１３／３５５１２８号の優先権を主張するものであり、その全体が再現されるかのように、ここにそれを援用する。
【０００３】
集積回路（ＩＣ）の発明以来、半導体産業は、多様な電子部品の集積密度における継続的な向上により、急速な成長を経てきている。この集積密度の向上は、ほとんどが、最小形状サイズの度重なる縮小に由来しており、それが、より多くの部品を所与の面積内に集積することを可能にしている。更に小さい電子デバイスに対する需要が増えるにつれて、より小型で、より創造的な、半導体ダイのパッケージング技術に対する要求が増大してきている。
【０００４】
ダイアセンブリに関して２種類のパッケージング技術が使用されている。古い方の成熟した技術は、ダイが裏面接合されてダイの頂部（頂面）から基板にワイヤ接続されるワイヤボンディング（ＷＢ）である。新しい方の技術は、フリップチップ（ＦＣ）ボンディングであり、これにおいては、チップがフェースダウンで基板上に接合され、小さいはんだボール又ははんだバンプを用いて相互接続が達成される。
【０００５】
アセンブリ（組立）及びパッケージング（パッケージ化）が半導体製品の重要且つ不可欠な部分であるという認識が、半導体産業において高まっている。パッケージング技術は、動作周波数、電力、信頼性及びコストに影響するので、多くの市場セグメントにおいて非常に重要で競争を左右する要素になってきている。急激に出現する技術及び用途の結果として、半導体テクノロジー、パッケージングテクノロジー及びシステムテクノロジーの間の境界はもはや明確でなく、基板設計及びパッケージ技術を最適化するためには、システムレベルの取り組みで、それらテクノロジー全てを同時に考慮しなければならない。
【０００６】
基板は、エレクトロニクスパッケージの最も高価な要素になってきているのと同時に、パッケージ性能を制限するものである。セラミック多層基板は、相変わらず高価であるが、例えば受動部品の集積といった、多大な設計自由度を可能にする。欠点は、高い誘電率と、シリコンダイには近く合致するが印刷回路基板（ＰＣＢ）と比較して非常に低い熱膨張係数（ＣＴＥ）である。一方、有機基板は、ＰＣＢには合致するがシリコンダイのＣＴＥよりかなり大きいＣＴＥを有する。有機基板は、元々は、低コストのＰＣＢ製造の技術、材料及び規模を利用することによって、パッケージングのコストを有意に低減するために導入されたものである。有機基板は、例えば、プラスチックボールグリッドアレイ（ＰＢＧＡ）に使用されるラミネート基板、又はフリップチップダイ（ＦＣＢＧＡ）に典型的に使用されるビルドアップ基板など、更に細分化されることができる。シーケンシャルビルドアップ（順次積層；ＳＢＵ）ラミネート基板テクノロジーは、現在、高密度で高性能なシリコンパッケージング用に選択される技術である。例えば、ＳＢＵテクノロジーは、インテル社によってフリップチップパッケージング用に選択されたものである。
【０００７】
ＰＢＧＡ基板は、めっきスルーホール（plated  through  holes；ＰＴＨ）によって相互接続される２層（２Ｌ）、４層（４Ｌ）及び６層（６Ｌ）の回路という、少数の単純な構成をもたらす。ＳＢＵラミネート基板は、はんだ付け及び密着性のための表面仕上げと、配線の大部分を包含するビルドアップ層と、機械的強度を提供するものであるコア層という、３つの別個の技術要素から成る。効率的なパッケージングのためにコア層設計をどのように最適化するかが問題となる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
様々なパッケージングテクノロジーで使用される基板製造に関する構造体及び方法を開示する。成形（モールディング）コンパウンド内に１つ以上のダイがモールドされて、これが、チップのパッケージングで使用される基板の誘電体層で構成される通常のコア層を置き換えるコア層として作用する。この技術は、コア層の高さを低減するとともにチップ間の相互接続を短縮し、より良好な熱管理に加えて、より低いコストで高い密度を達成する。
【課題を解決するための手段】
【０００９】
一実施形態によれば、基板のコア層の構造体が開示される。当該構造体は、ダイパッドを備えた第１のダイと、前記ダイパッドの外表面が当該成形コンパウンドによって覆われないようにして、前記第１のダイを封入している成形コンパウンドとを有する。さらに、前記成形コンパウンドの１つの表面上に第１の誘電体層が形成され、前記成形コンパウンドの他の表面上に第２の誘電体層が形成される。そして、前記第１の誘電体層の上に第１の導電層が形成され、前記第２の誘電体層の上に第２の導電層が形成される。前記第１の誘電体層と前記第２の誘電体層と前記成形コンパウンドとを貫いて孔が形成される。この孔は金属めっきで充填され得る。レーザビアが、前記第１の誘電体層を貫いて形成され、且つ前記ダイパッドに接続される。前記レーザビアは、前記第１の導電層によって前記金属めっきに接続されてもよい。
【００１０】
一実施形態によれば、基板のコア層の構造体が開示される。基板を形成するよう、当該構造体の一方側にビルドアップ層が形成され得る。前記基板を形成するよう、当該構造体の他方側に別のビルドアップ層が形成され得る。コア層の構造体のレーザビアに、接続素子によって、更なるダイが接続され得る。前記金属めっきに接続素子によって更なるダイが接続されてもよい。
【００１１】
一実施形態によれば、基板のコア層の構造体は更に、前記第１のダイの複数のダイパッドと、前記複数のダイパッドに接続された、前記第１の導電層及び前記第１の誘電体層を貫く複数のレーザビアとを有し得る。基板のコア層の構造体は更に、前記第１の誘電体層と前記第２の誘電体層と前記成形コンパウンドとを貫く複数の孔を有することができ、これらは複数の金属めっきで充填され得る。
【００１２】
一実施形態によれば、基板のコア層の構造体は更に、ダイパッドを備えた第２のダイを有していてもよく、前記成形コンパウンドは、前記第２のダイを前記第１のダイから分離して封入する。前記第１の導電層と前記第１の誘電体層とを貫く第２のレーザビアが、前記第２のダイの前記ダイパッドに接続される。
【００１３】
一実施形態によれば、基板のコア層の構造体は、味の素ビルドアップフィルム（ＡＢＦ）、ベンゾシクロブテン（ＢＣＢ）、又はその他同様の材料からなる前記第１の誘電体層を有し得る。前記第１の導電層は前記第１の誘電体層とともに、また、前記第２の導電層は前記第２の誘電体層とともに、樹脂被覆銅（ＲＣＣ）又はその他同様の材料を有し得る。前記第１の導電層は複数の導電性サブレイヤを有していてもよく、前記第２の導電層は複数の導電性サブレイヤを有していてもよい。前記第１の導電層の前記複数の導電性サブレイヤ及び前記第２の導電層の前記複数の導電性サブレイヤは、異なる時点で形成され得る。
【００１４】
一実施形態例によれば、基板のコア層を製造する方法が提供される。当該方法は、ダイパッドを備えた第１のダイを、ベースを覆う剥離可能なテープの上に、前記ダイパッドが前記テープと接触するようにして配設する。ダイパッドを備えた第２のダイが同様に配設されてもよい。当該方法は、次いで、成形コンパウンドを用いて前記第１のダイ及び前記ダイパッドを封入し、その後、前記ベース及び前記剥離可能なテープが除去され得る。第２のダイが同様に封入されてもよい。当該方法は、次いで、前記成形コンパウンドの１つの表面上の第１の誘電体層と、前記成形コンパウンドの他の表面上の第２の誘電体層とを形成し、前記第１の誘電体層の上の第１の導電層と、前記第２の誘電体層の上の第２の導電層とを形成する。当該方法は更に、前記第１の導電層と前記第２の導電層と前記第１の誘電体層と前記第２の誘電体層と前記成形コンパウンドとを貫く孔を形成する。前記第１の導電層と前記第１の誘電体層とを貫いて、封入された前記第１のダイの前記ダイパッドに接続されたレーザビアが、同様に形成され得る。当該方法は、次いで、前記孔及び前記レーザビアを金属めっきでめっきする。当該方法は更に、前記金属めっきと前記レーザビアと前記第１の導電層とを覆う第１のフォトレジスト膜を付着させ、且つ前記金属めっきと前記第２の導電層とを覆う第２のフォトレジスト膜を付着させる。前記第１のレジスト膜によって保護されていない領域の前記第１の導電層をエッチングし、且つ前記第２のレジスト膜によって保護されていない領域の前記第２の導電層をエッチングすることによって、パターンが形成される。最後に、前記第１のレジスト膜及び前記第２のレジスト膜が除去される。
【００１５】
一実施形態例によれば、基板のコア層を製造する方法が提供される。前記金属めっきと前記第１の導電層と前記レーザビアとを覆うように、ビルドアップ層が取り付けられ得る。前記金属めっきと前記第２の導電層とを覆うように、他のビルドアップ層が取り付けられてもよい。
【００１６】
一実施形態例によれば、基板のコア層を製造する方法が提供される。当該方法は、ダイパッドを備えた第１のダイを、ベースを覆う剥離可能なテープの上に、前記ダイパッドが前記テープと接触するようにして配設し、前記剥離可能なテープの上及び前記第１のダイの上に、前記第１のダイを封入する成形コンパウンドを形成し、前記ベース及び前記剥離可能なテープを除去し、前記成形コンパウンドの１つの表面上の第１の誘電体層と、前記成形コンパウンドの他の表面上の第２の誘電体層とを形成し、前記第１の誘電体層と前記第２の誘電体層と前記成形コンパウンドとを貫くスルーホールを形成し、前記第１の誘電体層を貫いて前記第１のダイの前記ダイパッドに接続されたビアを穿設し、前記第１の誘電体層と前記第２の誘電体層と前記スルーホールと前記ビアとを覆って第１の導電層を無電解めっきし、前記無電解めっきされた第１の導電層を覆うレジスト膜を付着させ、前記レジスト膜をパターニング及び露光してパターンを形成し、前記レジスト膜の前記パターンに基づいて、前記スルーホールと、前記ビアと、前記第１の誘電体層及び前記第２の誘電体層の上にある前記第１の導電層とを覆って、第２の導電層をめっきし、前記レジスト膜を除去し、且つ前記第１の導電層及び前記第２の導電層をエッチングして、前記第１の導電層のみがめっきされている箇所の前記第１の導電層を除去することを有する。
【図面の簡単な説明】
【００１７】
本開示及びその利点の、より完全なる理解のため、ここでは、以下の説明を添付図面とともに参照する。添付図面は以下を含む。
【図１（ａ）】１つ以上のダイを基板コア層に埋め込んだ基板を有する様々なパッケージ構造のうちの１つを例示する図である。
【図１（ｂ）】１つ以上のダイを基板コア層に埋め込んだ基板を有する様々なパッケージ構造のうちの１つを例示する図である。
【図１（ｃ）】１つ以上のダイを基板コア層に埋め込んだ基板を有する様々なパッケージ構造のうちの１つを例示する図である。
【図２（ａ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｂ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｃ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｄ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｅ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｆ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｇ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｈ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｉ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｊ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｋ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図２（ｌ）】１つ以上のダイをコア層に埋め込んだ基板を製造するプロセスを例示する図である。
【図３（ａ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｂ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｃ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｄ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｅ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｆ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｇ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｈ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｉ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｊ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｋ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【図３（ｌ）】１つ以上のダイをコア層に埋め込んだ基板を製造する他のプロセスを例示する図である。
【００１８】
複数の異なる図中の対応する参照符号及び記号は概して、別のことが指し示されない限り、対応する部分を参照するものである。これらの図は、様々な実施形態の関連する態様を明瞭に示すために描かれたものであり、必ずしも縮尺通りには描かれていない。
【発明を実施するための形態】
【００１９】
以下、本開示に係る実施形態の製造及び使用について詳細に説明する。しかしながら、認識されるべきことには、本開示に係る実施形態は、幅広い多様な具体的状況で具現化されることが可能な数多くの応用可能な概念を提供するものである。説明される特定の実施形態は、本開示に係るものの製造及び使用のための具体的手法を単に例示するものであり、本開示の範囲を限定するものではない。
【００２０】
以下にてより十分に説明されるように、様々なパッケージングテクノロジーで使用される基板製造に関する構造及び方法が開示される。成形（モールディング）コンパウンド内に１つ以上のダイがモールドされて、これが、チップのパッケージングで使用される基板の誘電体層で構成される通常のコア層を置き換えるコア層として作用する。この技術は、コア層の高さを低減するとともにチップ間の相互接続を短縮し、より良好な熱管理に加えて、より低いコストで高い密度を達成する。
【００２１】
図１（ａ）は、基板のコア層に関する構造１００を例示している。それは、ダイパッド１０３を備えた第１のダイ１０４を有しており、成形コンパウンド１０５が、例えばビア１０９などの他の接続素子と接触するものであるダイパッド１０３の外表面が当該成形コンパウンドによって覆われないままにしながら、第１のダイ１０４を封入している。構造１００は更に、成形コンパウンドの１つの表面上の第１の誘電体層１０６と、成形コンパウンドの別の表面上の第２の誘電体層１０６とを有している。成形コンパウンド１０５の２つの面において、第１の導電層１０７が第１の誘電体層１０６の上にあり、第２の導電層１０７が第２の誘電体層１０６の上にある。第１の誘電体層１０６と第２の誘電体層１０６と成形コンパウンド１０５とを貫く孔１０８が、図１（ａ）に示されるような金属１０８１又は図１（ｂ）に示されるような金属めっき１０８２で、めっき又は充填されている。図１（ｂ）は、その他の全ての部分を図１（ａ）に示したものと同じにしている。以下の説明は、金属フィル１０８１で充填された孔１０８、又は金属めっき１０８２としてめっきされた孔１０８の何れにも有効である。概してどちらの場合にも有効である以下の説明においては、金属フィル１０８１又は金属めっき１０８２の何れが使用されてもよい。
【００２２】
レーザビア１０９が、第１の誘電体層１０６を貫いて形成され、ダイパッド１０３に接続されている。２つ以上のビア１０９が構造１００に形成され得る。金属フィル１０８１、第１の導電層１０７及びレーザビア１０９は、概して平坦な外表面を構造１００に与える。更なるダイ２１１が、複数のはんだボール１２３を介してレーザビア１０９に接続されている。構造１００は、例えばはんだボール１２３などの接続素子により、図１（ａ）中の金属フィル１０８１又は図１（ｂ）中の金属めっきによってダイ２１１に接続してもよい。ダイ２１１とは反対側で構造１００を印刷回路基板（図示せず）に接続するために、更なるはんだボール１２３が使用され得る。
【００２３】
また、基板のコア層として作用する構造１００は、図１（ｃ）に示されるようにビルドアップ層２１２を接続されてもよい。図１（ｃ）は、その他の全ての部分を図１（ｂ）に示したものと同じにしている。図１（ｃ）は、図１（ｃ）は、基板を形成する構造の一方側のみにビルドアップ層を示している。基板を形成する構造の他方側に別のビルドアップ層が形成されてもよい（図示せず）。
【００２４】
図１（ａ）−１（ｃ）に示された基板のコア層の構造１００は、単に例示目的でのものであり、限定的なものではない。図１（ａ）−１（ｃ）に示されたものと同じ機能を果たす様々なその他の構成が存在し得る。構造１００は、以下の説明においても同様に単に基板のコア層、又はコア層として参照されることがある。
【００２５】
第１の導電層１０７及び第２の導電層１０７は、成形コンパウンド１０５の両面に形成され得る。これらは、１つの導電片（ピース）が別の導電片から切断されて、同一の層の複数の導電片を有していてもよい。第１の導電層１０７が複数の導電性のサブレイヤを有し且つ第２の導電層が複数の導電性のサブレイヤを有するようにしてもよい。第１の導電層の複数の導電性サブレイヤ及び第２の導電層の複数の導電性サブレイヤは、異なる時点で形成されてもよい。
【００２６】
導電層１０７の材料は限定されない。好ましくは、導電層の材料は、銅、錫、ニッケル、クロム、チタン、銅／クロム合金、及び錫／鉛合金から成る群から選択される。導電層１０７を形成するプロセスは限定されない。好ましくは、そのプロセスはスパッタリング又は無電解めっきである。
【００２７】
誘電体層１０６のビア１０９を形成するプロセスは限定されない。好ましくは、そのプロセスは、レーザアブレーション、又は露光と現像である。レーザビア１０９は、第１の導電層１０７によって金属フィル１０８１に接続されてもよい。
【００２８】
第１のダイ１０４の２つ以上のダイパッド１０３と、これら複数のダイパッド１０３に接続された、第１の誘電体層１０６を貫通する２つ以上のレーザビア１０９とが存在し得る。金属フィル１０８１の外表面、第１の導電層１０７の外表面、及び複数のレーザビア１０９の外表面は、構造１００に平坦な外表面を与える。
【００２９】
第１の誘電体層１０６と第２の誘電体層１０６と成形コンパウンド１０５とを貫通する２つ以上の孔１０８が存在することができ、これらが複数の金属フィル１０８１で充填されて、複数の金属フィル１０８１の外表面、及び第１の導電層１０７の外表面が構造１００に平坦な外表面を与え得る。
【００３０】
各々がダイパッド１０３を備えた２つ以上のダイ１０４が存在することができ、成形コンパウンド１０５は、図１（ａ）に示されるように、第２のダイのダイパッドの外表面が当該成形コンパウンドによって覆われないままにしながら、第１のダイから離れた第２のダイを封入し得る。第２のレーザビア１０９が、第１の誘電体層１０６を貫いて形成され、第２のダイ１０４のダイパッド１０３に接続され得る。
【００３１】
第１の誘電体層１０６は、非感光性の有機樹脂、例えば味の素ビルドアップフィルム（ＡＢＦ）、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマー（ＬＣＰ）、ポリイミド（ＰＩ）、ビスマレイミドトリアジン（ＢＴ）などの感光性の有機樹脂、アラミド、若しくはその他同様の材料、及びエポキシ樹脂とガラス繊維との混合物で形成され得る。
【００３２】
第１の導電層１０７は第１の誘電体層１０６とともに、樹脂被覆銅（ＲＣＣ）又はその他同様の材料であってもよい。第２の導電層１０７も第２の誘電体層１０６とともに、ＲＣＣ又はその他同様の材料であってもよい。
【００３３】
図１（ｃ）に示されたビルドアップ層２１２は、ＰＢＧＡ基板のビルドアップ層とし得る。ＰＢＧＡ基板は、めっきスルーホール（ＰＴＨ）によって相互接続される２層（２Ｌ）、４層（４Ｌ）及び６層（６Ｌ）の回路という、少数の単純な構成をもたらす。最近は、２Ｌ、１＋２＋１、２＋２＋２及び１＋４＋１層を有する基板を形成するよう、ブラインドホール又はブラインドビアもインターコネクトとして使用されている。
【００３４】
コア層として作用するものである構造１００、及び図１（ｃ）に示されたビルドアップ層２１２は、ＳＢＵラミネート基板用のものとし得る。ＳＢＵラミネート基板は、はんだ付け及び密着性のための表面仕上げと、配線の大部分を包含するビルドアップ層と、機械的強度を提供するものであるコア層という、３つの別個の技術要素から成り得る。ビルドアップ層は、例えば幅、厚さ及び間隔など、銅配線の寸法によって特徴付けられる。ＳＢＵにおけるほぼ全ての信号配線はビルドアップ層内で行われる。
【００３５】
図２（ａ）−２（ｌ）は、１つ以上のダイ１０４をコア層に埋め込んだ基板のコア層の構造１００を製造するプロセスの一例を示している。
【００３６】
この方法は、図２（ａ）に示される第１の工程で開始し、ベース（土台）１０１の上に、ベース１０１を覆って、剥離可能なテープ１０２が配置される。図２（ｂ）にて、ダイパッド１０３を備えた第１のダイ１０４が、剥離可能テープ１０２の上に、ダイパッド１０３がテープ１０２と接触するようにして配置される。同様に、ダイパッドを備えた第２のダイが、剥離可能テープ１０２の上に、第２のダイのダイパッドがテープ１０２と接触するようにして配置されてもよい。個数は単に例示目的でのものであり、１つ又は２つより多くのダイが剥離可能テープ１０２上に配置されてもよい。
【００３７】
図２（ｃ）にて、ダイパッド１０３を剥離可能テープ１０２に直に接触させたまま、剥離可能テープ１０２の上及び第１のダイ１０４の上に、第１のダイ１０４を封入する成形コンパウンド１０５が形成される。図２（ｃ）に示されるように２つのダイが存在する場合、第１のダイと第２のダイとが成形コンパウンド１０５によって分離され得るようにして、第１のダイ及び第２のダイの双方が成形コンパウンド１０５内に封止され得る。
【００３８】
以下の説明は、１つのダイ１０４が成形コンパウンド１０５に埋め込まれる例に関する。しかしながら、これらの手順は、複数のダイが成形コンパウンド１０５に埋め込まれる場合にも同様に行われることができる。
【００３９】
図２（ｄ）にて、剥離可能テープ１０２及びベース１０１が除去され、それにより、成形コンパウンド１０５の表面及びダイパッド１０３の表面が、テープ表面に接続されていた平坦な表面を形成する。図２（ｅ）にて、成形コンパウンド１０５の１つの表面上に第１の誘電体層１０６が形成され、成形コンパウンド１０５の他の表面上に第２の誘電体層１０６が形成される。第１の誘電体層１０６の上に第１の導電層１０７が形成され、第２の誘電体層１０６の上に第２の導電層１０７が形成される。第１の導電層１０７は第１の誘電体層１０６とともに、樹脂被覆銅（ＲＣＣ）又はその他同様の材料としてもよい。第２の導電層１０７は第２の誘電体層１０６とともに、ＲＣＣ又はその他同様の材料としてもよい。
【００４０】
この方法は更に、図２（ｆ）に示される次工程へと進み、第１の誘電体層１０６と成形コンパウンド１０５と第２の誘電体層１０６とを貫いて、孔又はスルーホール１０８が開けられる。同様に複数の孔が穿設され得る。第１の導電層１０７と第１の誘電体層１０６とが一緒にＲＣＣ材料によって形成される場合、孔は第１の導電層をも貫通し得る。
【００４１】
次に、穿設された孔１０８は、穿設スルーホールの表面に導電層をめっきする、あるいは穿設スルーホールの表面に導電層をめっきした後に樹脂のような充填材量を埋め込む、あるいは導電性の金属めっき１０８２を形成するよう、穿設スルーホールを直接的に充填する導電性の銅をめっきする、の何れかを施され得る。同様に、１つ以上のレーザビア１０９が、第１の誘電体層を貫いて、第１のダイ１０４のダイパッドに接続されて形成される。複数のダイが成形コンパウンド１０５に埋め込まれている場合、第１の誘電体層を貫いて各ダイのダイパッドに接続されるレーザビアが形成されて、金属めっき１０８２の外表面、第１の導電層１０７の外表面、及びレーザビア１０９の外表面が、図２（ｆ）に示されるような平坦な表面を形成し得る。
【００４２】
図２（ｇ）に例示されるように、第１のフォトレジスト膜１１０が、金属めっき１０８２、レーザビア１０９及び第１の導電層１０７を覆って構造１００に付着される。同様に、金属めっき１０８２及び第１の導電層１０７を覆う第２のフォトレジスト膜１１０が付着される。図２（ｈ）に例示されるように、レジスト膜１１０がパターニング及び露光されて、第１のレジスト膜１１０によって保護されていない領域の第１の導電層１０７がエッチングされ、図２（ｉ）に示される構造が形成される。同様のエッチングが、第２のレジスト膜によって保護されていない領域の第２の導電層に対して行われる。図２（ｊ）は、第１のレジスト膜及び第２のレジスト膜が除去されたことを例示している。
【００４３】
図２（ｋ）に例示されるように、この方法は次いで、他のダイを取り付けることができるようにビアを備えた側を上方に向かせるよう、この構造をひっくり返す。図２（ｌ）に例示されるように、バンプ又ははんだボール１２３とし得る接続素子によって、更なるダイ２１１がレーザビア１０９に接続される。ビア１０９をダイ２１１に接続する複数のバンプ１２３が存在し得る。例えばはんだボールなどの更なる接続素子を用いて、金属めっきを他のダイ又は例えばＰＣＢなどのその他の構造（図示せず）に接続してもよい。これらの図には示されていないが、例えばビルドアップ層などの追加構造が取り付けられてもよい。例えば、ビルドアップ層が、金属めっき１０８２、第１の導電層１０７及びレーザビア１０９を覆ってもよいし、この構造の他の面並びに金属フィル及び第２の導電層を覆う他のビルドアップ層を取り付けてもよい。
【００４４】
図３（ａ）−３（ｌ）は、１つ以上のダイをコア層に埋め込んだ基板のコア層を製造するプロセスの他の一例を示している。
【００４５】
この方法は、図３（ａ）に示される第１の工程で開始し、先に図２（ａ）に示したように、ベース１０１の上に、ベース１０１を覆って、剥離可能なテープ１０２が配置される。ダイパッド１０３を備えた第１のダイ１０４が、剥離可能テープ１０２の上に、ダイパッド１０３がテープ１０２と接触するようにして配置される。同様に、ダイパッドを備えた第２のダイが、剥離可能テープ１０２の上に、第２のダイのダイパッドがテープ１０２と接触するようにして配置されてもよい。個数は単に例示目的でのものであり、１つ又は２つより多くのダイが剥離可能テープ１０２上に配置されてもよい。ダイパッド１０３を剥離可能テープ１０２の表面に直に接触させたまま、剥離可能テープ１０２の上及び第１のダイ１０４の上に、第１のダイ１０４を封入する成形コンパウンド１０５が形成される。図３（ａ）に示されるように２つのダイが存在する場合、第１のダイと第２のダイとが成形コンパウンド１０５によって分離され得るようにして、第１のダイ及び第２のダイの双方が成形コンパウンド１０５内に封止され得る。
【００４６】
以下の説明は、１つのダイ１０４が成形コンパウンド１０５に埋め込まれる例に関する。しかしながら、これらの手順は、複数のダイが成形コンパウンド１０５に埋め込まれる場合にも同様に行われることができる。
【００４７】
図３（ｂ）にて、剥離可能テープ１０２及びベース１０１が除去される。従って、成形コンパウンド１０５の表面及びダイパッド１０３の表面が、テープ表面に接続されていた平坦な表面を形成する。
【００４８】
図３（ｃ）にて、成形コンパウンド１０５の両面上の第１の誘電体層１０６が形成される。第１の誘電体層１０６は、非感光性の有機樹脂、例えばＡＢＦ、ＢＣＢ、ＬＣＰ、ＰＩ（ポリイミド）、ＢＴ（ビスマレイミドトリアジン）などの感光性の有機樹脂、若しくはアラミド、及びエポキシ樹脂とガラス繊維との混合物、又は何らかの同様の材料で形成され得る。
【００４９】
図３（ｄ）にて、孔と呼ばれることもあるスルーホール１０８が、第１の誘電体層１０６及び成形コンパウンド１０５を貫いて開けられる。同様に、１つ以上のレーザビア１０９が、第１の誘電体層を貫いて、第１のダイ１０４のダイパッド１０３に接続されて形成される。複数のダイが成形コンパウンド１０５に埋め込まれている場合、第１の誘電体層を貫いて各ダイのダイパッドに接続されるレーザビアが形成され得る。
【００５０】
図３（ｅ）にて、第１の誘電体層１０６の上、レーザビア１０９の上、及びスルーホール１０８の表面上に、第１の導電層１０７が無電解めっきされて、金属フィル１０８１が形成される。図３（ｄ）に示したものと同じ図３（ｅ）−３（ｆ）中の構成要素には、もはや明示的には符号を付していない。しかしながら、それらの構成要素を図３（ｄ）に従って特定することは容易である。
【００５１】
図３（ｆ）に例示されるように、第１のフォトレジスト膜１１０が、構造１００に、該構造の両面でスルーホール１０８の表面、レーザビア１０９及び第１の導電層１０７を覆うように付着される。
【００５２】
図３（ｇ）に例示されるように、レジスト膜１１０が特定の領域でパターニング及び露光される。図３（ｈ）に例示されるように、第２の導電めっき１１１が、第１の導電層の上で行われ得るが、レジスト膜１１０によって覆われた領域では行われない。
【００５３】
図３（ｉ）に例示されるように、第２の導電めっき層１１１が遂行された後、パターニングされたレジスト膜１１０が除去される。
【００５４】
図３（ｊ）に例示されるように、第２の導電層１１１が第１の導電層１０７の上にありながら第１の導電層１０７及び第２の導電層１１１に対して素早いエッチングを行うことで、第１の金属層１０７のみがめっきされた箇所で第１の金属層１０７が除去される。
【００５５】
図３（ｋ）にて説明するに、他のダイやパッケージ部品が基板の何れかの面に取り付けられ得る。更なるダイは、バンプ接続やワイヤボンディングなどによって、基板の一方の面に取り付けられることができる。（ＢＧＡ、ＬＧＡ、キャパシタ、抵抗などのような）他のパッケージ部品も、基板の何れかの面に取り付けられ得る。さらには、その他の基板又はＰＣＢを接続するために、基板の一方の面にはんだボールが付加され得る。
【００５６】
図３（ｌ）に例示されるように、バンプ１２３とし得る接続素子によって、更なるダイ２１１がレーザビア１０９に接続される。ビア１０９をダイ２１１に接続する複数のバンプ１２３が存在し得る。例えばはんだボール１２３などの更なる接続素子を用いて、金属フィルを他のダイ又は例えばＰＣＢなどのその他の構造に接続してもよい。これらの図には示されていないが、例えばビルドアップ層などの追加構造が取り付けられてもよい。例えば、ビルドアップ層が、金属フィル１０８１、第１の導電層１０７及びレーザビア１０９を覆ってもよいし、この構造の他の面並びに金属フィル及び第２の導電層を覆う他のビルドアップ層を取り付けてもよい。
【００５７】
本開示及びその利点を詳細に説明したが、理解されるべきことには、添付の請求項によって定められる本発明の精神及び範囲を逸脱することなく、様々な変形、代用及び改変がここに為され得る。また、本出願の範囲は、本明細書に記載されたプロセス、機械、製造物、物質組成、手段、方法及び工程の特定の実施形態に限定されるものではない。本開示から当業者が容易に認識するように、現に存在していようと、後に開発されるものであろうと、ここに記載された対応する実施形態と実質的に同じ機能を果たす、あるいは実質的に同じ結果を達成するプロセス、機械、製造物、物質組成、手段、方法又は工程が、本開示に従って使用されてもよい。従って、添付の請求項は、それらの範囲内で、そのようなプロセス、機械、製造物、物質組成、手段、方法又は工程を含むものである。また、各請求項が別個の実施形態を構成しており、様々な請求項及び実施形態の組み合わせも本発明の範囲内にある。
【図１（ａ）】
0005932056.tif 000002
【図１（ｂ）】
0005932056.tif 000003
【図１（ｃ）】
0005932056.tif 000004
【図２（ａ）】
0005932056.tif 000005
【図２（ｂ）】
0005932056.tif 000006
【図２（ｃ）】
0005932056.tif 000007
【図２（ｄ）】
0005932056.tif 000008
【図２（ｅ）】
0005932056.tif 000009
【図２（ｆ）】
0005932056.tif 000010
【図２（ｇ）】
0005932056.tif 000011
【図２（ｈ）】
0005932056.tif 000012
【図２（ｉ）】
0005932056.tif 000013
【図２（ｊ）】
0005932056.tif 000014
【図２（ｋ）】
0005932056.tif 000015
【図２（ｌ）】
0005932056.tif 000016
【図３（ａ）】
0005932056.tif 000017
【図３（ｂ）】
0005932056.tif 000018
【図３（ｃ）】
0005932056.tif 000019
【図３（ｄ）】
0005932056.tif 000020
【図３（ｅ）】
0005932056.tif 000021
【図３（ｆ）】
0005932056.tif 000022
【図３（ｇ）】
0005932056.tif 000023
【図３（ｈ）】
0005932056.tif 000024
【図３（ｉ）】
0005932056.tif 000025
【図３（ｊ）】
0005932056.tif 000026
【図３（ｋ）】
0005932056.tif 000027
【図３（ｌ）】
0005932056.tif 000028