(57)【特許請求の範囲】
【請求項１】
入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子からなる第１遅延回路と、
前記画素データに含まれる画素の濃度情報に応じて定められた基準遅延段数に基づいて前記画素データを前記第１遅延回路のいずれかの遅延素子に入力する入力部と、
非画像処理時に前記第１遅延回路に入力された所定の校正信号が遅延伝搬して出力される間に動作クロックの１周期あたりの遅延量を検出する検出部と、
前記検出部によって検出された第１遅延量、及び前記第１遅延量が検出されるよりも前に前記検出部によって検出された第２遅延量に基づいて、予め定められた伝搬速度範囲を外れる異常な遅延素子が前記第１遅延回路に有るか否かを判定する判定部と、を備える画像処理装置。
【請求項２】
前記判定部は、前記第１遅延量と前記第２遅延量との差が所定の閾値を超える場合に、前記異常な遅延素子が前記第１遅延回路に有ると判定する請求項１に記載の画像処理装置。
【請求項３】
前記第１遅延回路と同じ構成からなる第２遅延回路を更に備え、
前記検出部は、非画像処理時に前記第２遅延回路に入力された前記校正信号が遅延伝搬して出力される間に前記動作クロックの１周期あたりの遅延量を検出し、
前記判定部は、前記検出部によって検出された前記第１遅延回路及び前記第２遅延回路それぞれの前記第１遅延量と前記第２遅延量との差が大きいほうの遅延回路に前記異常な遅延素子が有ると判定する請求項１に記載の画像処理装置。
【請求項４】
前記露光走査装置から出射されるビーム光が走査領域外にあるときに前記基準遅延段数を補正する補正部を更に備え、
前記補正部は、前記判定部によって前記異常な遅延素子が無いと判定された場合に前記第１遅延量を用いて前記基準遅延段数を補正し、前記判定部によって前記異常な遅延素子が有ると判定された場合に前記第２遅延量を用いて前記基準遅延段数を補正する請求項１又は２に記載の画像処理装置。
【請求項５】
前記露光走査装置から出射されるビーム光が走査領域外にあるときに前記基準遅延段数を補正する補正部を更に備え、
前記補正部は、前記第１遅延回路及び前記第２遅延回路のうち、前記判定部によって前記異常な遅延素子が無いと判定された遅延回路から得られた前記第１遅延量を用いて前記基準遅延段数を補正する請求項３に記載の画像処理装置。
【請求項６】
前記第２遅延量は、前記第１遅延量が検出されるよりも前に前記検出部によって検出された複数の遅延量の平均値である請求項１から５のいずれかに記載の画像処理装置。
【請求項７】
前記第２遅延量は、前記第１遅延量が検出されるよりも前に前記検出部によって検出された複数の遅延量の移動平均値である請求項６に記載の画像処理装置。
【請求項８】
前記校正信号は、前記露光走査装置による走査開始タイミングを決定するための走査同期信号である請求項１から７のいずれかに記載の画像処理装置。
【請求項９】
請求項１から８のいずれかに記載の画像処理装置を備える画像形成装置。
【請求項１０】
入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子からなる第１遅延回路と前記画素データに含まれる画素の濃度情報に応じて定められた基準遅延段数に基づいて前記画素データを前記第１遅延回路のいずれかの遅延素子に入力する入力部と、を備えた画像処理装置に適用され、前記第１遅延回路における異常な遅延素子の有無を判定する異常判定方法であって、
非画像処理時に前記第１遅延回路に入力された所定の校正信号が遅延伝搬して出力される間に動作クロックの１周期あたりの遅延量を検出する第１ステップと、
前記第１ステップによって検出された第１遅延量、及び前記第１遅延量が検出されるよりも前に前記検出部によって検出された第２遅延量に基づいて、予め定められた伝搬速度範囲を外れる異常な遅延素子が前記第１遅延回路に有るか否かを判定する第２ステップと、を備える異常判定方法。
【請求項１１】
前記第１ステップは、前記校正信号を前記第１遅延回路に予め定められた設定回数入力して前記設定回数に応じた複数の前記遅延量を検出し、
前記第２ステップは、前記校正信号が入力されるたびに前記検出部で検出される前記第１遅延量及び前記第２遅延量に基づいて前記設定回数の判定を行う請求項１０に記載の異常判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスを生成する画像処理装置及び画像形成装置、並びに各装置に適用される異常判定方法に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置には、感光体にレーザービームを照射して感光体を露光させる露光走査装置が備えられている。この露光走査装置は、画像信号に応じたレーザービームを感光体の軸方向に走査させて感光体を露光する。このような走査は主走査とも称されており、１回の主走査における走査量は走査ラインと称されている。
【０００３】
前記露光走査装置によって走査されるレーザービームは、画像形成装置が備えるＰＷＭ回路から出力される駆動パルスに基づいて生成される。具体的には、入力された画像データに含まれる各画素の濃度に応じたパルス幅の駆動パルスがＰＷＭ回路で作られ、それらの駆動パルスのオン・オフが繰り返えされたパルス信号が露光走査装置に出力されて、前記パルス信号に応じたレーザービームが生成される。したがって、前記レーザービームには、前記走査ラインにおける各画素の濃度の情報が含まれている。なお、１画素あたりの前記駆動パルスのパルス幅（又はデューティー比）が１画素あたりのビーム点灯時間であり、このパルス幅が１画素あたりの濃度情報である。
【０００４】
前記ＰＷＭ回路には、複数の遅延素子によって構成される複数段の遅延回路が設けられている。このＰＷＭ回路は、１画素あたりのビーム点灯時間を決定する前記遅延回路における１クロック当たりの遅延段数を検出し、その遅延段数に応じて画素データを前記パルス幅に変換している。一方、前記遅延素子における遅延量（遅延素子ごとの遅延能力）が動作環境によって変化することが知られている。そのため、従来、プリントジョブ間などのように画像処理が行われないタイミングで、前記遅延回路に校正信号を入力させて、主走査前の動作環境における遅延回路の１クロックあたりの遅延量を検出して、前記遅延段数を補正している（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１５３３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前記遅延回路に含まれる複数の遅延素子の遅延能力は個々にばらつきがある。詳細には、各遅延素子を信号が伝搬する伝搬速度にばらつきがある。この伝搬速度にばらつきがあるとしても、個々の遅延素子のばらつきが許容範囲内であれば問題は生じない。しかしながら、許容範囲を外れる伝搬速度を持つ異常な遅延素子が存在する場合は、次の問題が生じ得る。すなわち、前記異常な遅延素子が存在している場合は、その異常な遅延素子を画素データが伝搬したときに、画素濃度に応じて設定された遅延段数による遅延時間よりも長い遅延又は短い遅延が生じることになり、当該画素データに対応する部分だけ濃い画像又は薄い画像が形成されるという問題が生じる。
【０００７】
本発明の目的は、遅延回路に異常な遅延素子が有るかどうかを判定することが可能な画像処理装置及び画像形成装置、並びに異常判定方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一の局面に係る画像処理装置は、遅延回路と、入力部と、検出部と、判定部と、を具備する。前記遅延回路は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子からなる。前記入力部は、前記画素データに含まれる画素の濃度情報に応じて定められた基準遅延段数に基づいて前記画素データを前記第１遅延回路のいずれかの遅延素子に入力する。前記検出部は、非画像処理時に前記第１遅延回路に入力された所定の校正信号が遅延伝搬して出力される間に動作クロックの１周期あたりの遅延量を検出する。前記判定部は、前記検出部によって検出された第１遅延量、及び前記第１遅延量が検出されるよりも前に前記検出部によって検出された第２遅延量に基づいて、予め定められた伝搬速度範囲を外れる異常な遅延素子が前記第１遅延回路に有るか否かを判定する。
【０００９】
本発明の他の局面に係る画像形成装置は、前記画像処理装置を備えている。
【００１０】
本発明の他の局面に係る異常判定方法は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子からなる第１遅延回路と前記画素データに含まれる画素の濃度情報に応じて定められた基準遅延段数に基づいて前記画素データを前記第１遅延回路のいずれかの遅延素子に入力する入力部と、を備えた画像処理装置に適用され、前記第１遅延回路における異常な遅延素子の有無を判定する異常判定方法である。この異常判定方法は、第１ステップと第２ステップとを備える。前記第１ステップは、非画像処理時に前記第１遅延回路に入力された所定の校正信号が遅延伝搬して出力される間に動作クロックの１周期あたりの遅延量を検出する。前記第２ステップは、前記第１ステップによって検出された第１遅延量、及び前記第１遅延量が検出されるよりも前に前記検出部によって検出された第２遅延量に基づいて、予め定められた伝搬速度範囲を外れる異常な遅延素子が前記第１遅延回路に有るか否かを判定する。
【発明の効果】
【００１１】
本発明によれば、遅延回路に異常な遅延素子が有るかどうかを確実に判定することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る画像形成装置の構成を示す図である。
【図２】図１に示す画像形成装置が備えるレーザー露光装置の上面斜視図である。
【図３】図１に示す画像形成装置が備える制御部の構成を示すブロック図である。
【図４】図３に示す制御部のディレイチェーン回路を示す論理回路図である。
【図５】図３に示す制御部の判定部の構成を示すブロック図である。
【図６】本発明の第１実施形態のディレイチェーン回路における補正値のばらつきと検出頻度の実験計測値を示すグラフである。
【図７】本発明の第２実施形態に係る制御部の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の実施の形態について説明し、本発明の理解に供する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
【００１４】
（第１実施形態）
まず、図１を参照して、本発明の第１実施形態に係る画像形成装置１０について説明する。
【００１５】
図１は、本発明の実施形態に係る画像形成装置１０（本発明の画像形成装置の一例）の構成を示す模式図である。図１に示されるように、画像形成装置１０は、読み取られた原稿の画像データや外部から入力された画像データに基づいて印刷用紙に画像を形成する。画像形成装置１０は、上部にスキャナー１２を備えており、下部に電子写真方式の画像形成部１４を備えている。なお、本発明の実施形態に係る画像形成装置１０の具体例は、入力された画像データに対して画像処理を行う機能を備えており、例えばプリンターや複写機、ファクシミリ、又はこれらの各機能を備えた複合機である。
【００１６】
画像形成部１４は、スキャナー１２で読み取られた画像データや外部から入力されたプリントデータ（印刷ジョブ）に基づいて印刷用紙に画像を形成する。画像形成部１４は、主として、操作表示部１７と、給紙トレイ１６と、搬送ローラー１９と、レーザー露光装置１１（本発明の露光走査装置の一例）と、転写装置１５と、定着装置１８と、これらの動作を制御する制御部５と、を備えている。これらの構成要素は、画像形成部１４の筐体を構成するケーシング２０の内部に配置されている。給紙トレイ１６に複数枚の印刷用紙が保持される。レーザー露光装置１１は、転写装置１５に含まれる感光体１３にレーザービームを照射して露光する。転写装置１５は、給紙トレイ１６から給送された印刷用紙にトナー像を転写する。定着装置１８は、印刷用紙に転写されたトナー像を印刷用紙に定着させる。ケーシング２０の上部とスキャナー１２との間には、前方が開放された排紙スペース２１が形成されている。その排紙スペース２１の下面に排紙トレイ２３が設けられている。給紙トレイ１６から給送された印刷用紙は、ケーシング２０内に設けられた搬送路２０Ａに沿って、搬送ローラー１９によって搬送され、その搬送過程において転写装置１５によって印刷用紙にトナー像が転写される。印刷用紙に転写されたトナー像は、定着装置１８を通過する際に加熱溶融されることによって印刷用紙に定着される。定着装置１８を通過した印刷用紙は、排紙スペース２１に排出されて、排紙トレイ２３に保持される。
【００１７】
図２に示されるように、レーザー露光装置１１は、筐体２５と、半導体レーザー光源２６と、ポリゴンミラー２７と、ｆθレンズ２８と、ビームディテクター２９と、コンデンサレンズ３０と、全反射ミラー３１と、スリット（射出口）３２とを備えている。半導体レーザー光源２６は、レーザービームを発光する。ポリゴンミラー２７は、高速回転してそのレーザービームを反射して主走査方向に走査する。ビームディテクター２９は、レーザービームの有無を検出する。コンデンサレンズ３０は、前記ｆθレンズ１５とともにレーザービームを平行光に変換する。全反射ミラー３１は、コンデンサレンズ１７を通過したレーザービームの光路を直角に変更する。スリット３２は、筐体１２に形成されており、全反射ミラー１９からのレーザービームの光路を感光体１３などの被走査媒体の照射面に案内する射出口である。
【００１８】
レーザー露光装置１１において、ポリゴンミラー２７は、上面視で時計方向（図２の矢印方向）に高速回転している。そのため、半導体レーザー光源２６から出射されたレーザービームは、回転するポリゴンミラー２７により、ｆθレンズ２８の方向に反射される。ｆθレンズ２８を通過したレーザービームは、その後、全反射ミラー３１の図中右端から左端に移動しながら主走査を１ラインごとに行う。これにより、全反射ミラー３１によって反射されたレーザービームは、感光体１３の軸方向と同方向に走査されて感光体１３上を露光する。
【００１９】
また、ポリゴンミラー２７の側面は多角形（図２では例として６角形）をなす反射面により構成されている。そのため、レーザービームはポリゴンミラー２７の時計方向の回転に伴い、全反射ミラー３１に照射される走査領域だけでなく、全反射ミラー３１に照射されない走査領域外にも照射される。このとき、感光体１３への主走査がされる前に走査領域外に設けられたビームディテクター２９にレーザービームが照射されると、そのレーザービームがビームディテクター２９によって検出される。ビームディテクター２９は、レーザービームが照射されることによって、１ラインごとの走査開始のタイミングをとるための、ビームディテクト信号（以下、ＢＤ信号或いは主走査同期信号と言う。）を発生する。このＢＤ信号は、レーザー露光装置１１によって実際に感光体１３に対してレーザービームの走査が開始される走査開始タイミングを決定するためのものである。前記ＢＤ信号は、制御部５に送出される。また、前記ＢＤ信号は必要に応じて後述のディレイチェーン回路５９の入力バッファー２０２に入力される。
【００２０】
図１に示される画像形成装置１０は、図示しない情報処理装置に接続されており、その情報処理装置から画像データを含むプリントデータ（印刷ジョブ）が送信されてくる。この場合、制御部５は、後述の画像処理部５２において、画像データを画素ごとの複数の画素データに展開する処理を行う。こうした画素データは、画像処理部５２から後述の濃度調整部５３に入力される。
【００２１】
制御部５は、ＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯＭなどの制御機器を有するコンピューターである。前記ＣＰＵは、各種の演算処理を実行するプロセッサーである。前記ＲＯＭは、前記ＣＰＵに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶手段である。前記ＲＡＭは揮発性の記憶手段、前記ＥＥＰＲＯＭは不揮発性の記憶手段である。前記ＲＡＭ及び前記ＥＥＰＲＯＭは、前記ＣＰＵが実行する各種の処理の一時記憶メモリー（作業領域）として使用される。
【００２２】
そして、制御部５は、前記ＲＯＭに予め記憶された各種の制御プログラムを前記ＣＰＵに実行させることにより画像形成装置１０を統括的に制御する。なお、制御部５は、集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよい。また、制御部５とは別に、画像形成部１４などを制御するためのエンジン制御部が別途設けられていてもよい。
【００２３】
本実施形態では、制御部５は、入力された画像データを構成する各画素データに含まれる各画素ごとの階調性（濃度情報）に応じた幅の駆動パルスを各画素データごとに生成する。そして、制御部５は、生成された駆動パルスを、図２に示される半導体レーザー光源２６を駆動させるための画像信号として、順次、レーザー露光装置１１に送出する。前記駆動パルスを受けたレーザー露光装置１１は、前記駆動パルスのパルス幅に応じた時間だけ半導体レーザー光源２６を変調（オン）して露光し、これにより、一つの画素（ドット）の静電潜像が感光体１３上に形成される。なお、実際にレーザー露光装置１１に送出される画像信号は、各画素に応じた複数の前記駆動パルスが連続するパルス波信号である。
【００２４】
前記駆動パルスを生成するために、制御部５は、図３に示されるように、画像処理部５２、濃度調整部５３、エッジ変換部５４（本発明の補正部の一例）、パルス生成部５６（本発明の入力部の一例）、補正値検出部５７（本発明の検出部の一例）、判定部６５（本発明の判定部の一例）などを備えている。本実施形態では、これらが集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものとして説明する。なお、各部の処理が、前記ＣＰＵによって制御プログラムに基づいて実行されるものであってもよい。以下、制御部５が備える各部について詳述する。
【００２５】
ここで、本実施形態では、１走査ライン上における１画素の最大露光時間は、所謂ドットクロックの１周期に相当するものとする。また、エッジ変換部５４から補正値検出部５７までの各部を制御するための基本クロックは２５０ＭＨｚとする。また、前記ドットクロックは、前記基本クロックを分周した５０ＭＨｚを使用するものとする。すなわち、計算上、１画素の最大露光時間は２０ｎｓとなる。なお、基本クロック２５０ＭＨｚは、ＰＬＬ回路６０を介して後述のディレイチェーン回路５９（図４参照）に動作クロックとして入力される。
【００２６】
画像処理部５２は、入力された画像データを画素ごとの複数の画素データに展開する処理を行う。展開された画素データは、次の濃度調整部５３に入力される。
【００２７】
画像処理部５２から出力された各画素データは、濃度調整部５３に供給される。濃度調整部５３は、各画素データが持つ濃度を、画像形成装置１０の特性、特に画像形成時の現像特性に応じた濃度に調整する。濃度調整部５３は、調整前後の濃度に関する対応関係を示すルックアップテーブルを内部メモリーなどに保持しており、このルックアップテーブルに基づいて濃度を調整する。
【００２８】
また、濃度調整部５３は、調整後の濃度に応じて、前記駆動パルスの立ち上がりエッジと立ち下がりエッジ位置（パルス幅又はディーティー比）を、後述するディレイチェーン回路５９における１動作クロックあたりのディレイ段数を基に、１ドットクロックあたりのディレイ段数の単位に変換する。濃度調整部５３は、調整後の濃度に応じて、前記駆動パルスの立ち上がりエッジと立ち下がりエッジ位置（パルス幅又はディーティー比）を、後述するディレイチェーン回路５９におけるディレイ段数を基に、１ドットクロックあたりのディレイ段数の単位に変換する。言い換えると、濃度調整部５３は、画素データが持つ濃度（調整後の濃度）を示すパルス幅の駆動パルスがディレイチェーン回路５９で生成されるように、前記濃度に基づいてディレイチェーン回路５９において前記画素データを遅延伝搬させるディレイ段数（遅延素子を通過させる数）を算定する。算定方法としては、濃度調整部５３は、各濃度に対応するディレイ段数が定められたルックアップテーブルを内部メモリーなどに保持しており、調整後の画素データの濃度に対応するディレイ段数を前記ルックアップテーブルから抽出する方法が採用されている。このように算定されるディレイ段数は、本発明の基準遅延段数に相当するものであり、前記画素データが遅延素子を通過する数であり、また、ディレイチェーン回路５９において前記画素データを入力する位置を決定するものである。なお、前記ディレイ段数は、画素データをいずれの遅延素子から入力させるかを決定する要素であり、したがって、濃度調整部５３は、後述するディレイチェーン回路５９における画素データの入力位置を決定する処理を行う部分とも言える。算定された前記ディレイ段数は、画素データとともにエッジ変換部５４へ送出される。
【００２９】
なお、濃度調整部５３はドットクロック単位で処理を実行するため、前記ディレイ段数をエッジ変換部５４へ送出する際に、１ドットクロックあたりのディレイ段数を１動作クロック（２５０ＭＨｚ）あたりのディレイ段数に置き換える処理が行われる。例えば、本実施形態では、図４に示されるように、ディレイチェーン回路５９の総ディレイ段数は１２８であり、前記動作クロックの遅延時間は、例えば１段あたり０．１ｎｓのものを使用している。上述したようにドットクロックの周波数は５０ＭＨｚであり、前記動作クロックは２５０ＭＨｚであるため、ドットクロックあたりのディレイ段数が２００であるのに対して、前記動作クロックあたりのディレイ段数は４０になる。なお、１ドットクロックの間にフルに露光されると最大濃度となるため、最大濃度をドットクロックあたりのディレイ段数単位に置き換えると２００である。また、最小濃度は、ディレイ段数単位に置き換えると０である。
【００３０】
エッジ変換部５４は、入力された複数の画素データに基づいて、１走査ライン上で隣り合う画素同士を比較して、本来連続する画素同士が、同じ立ち下がりと立ち上がりエッジ位置を持つ場合、それらの画素が連続して繋がるようにするエッジ変換処理を行う。
【００３１】
また、図５に示されるように、エッジ変換部５４は、濃度調整部５３で算定された前記ディレイ段数を補正（調整）する補正部５４Ａを備える。補正部５４Ａは、後述の判定部６５から入力された所定の補正値を受け取ると、その補正値に基づいて、濃度調整部５３Ａで算定された前記ディレイ段数を補正する。つまり、前記ディレイ段数によって特定される画素データの入力位置（ディレイチェーン回路５９における入力位置）が補正される。この補正は、前記ＢＤ信号が後述のディレイチェーン回路５９に入力されるタイミングで実行される。前記ＢＤ信号は、上述したように、レーザー露光装置１１から出射されるレーザービームが走査領域外にあるタイミングで発生するものである。つまり、エッジ変換部５４の補正部５４Ａは、レーザー露光装置１１から出射されるレーザービームが走査領域外にあるタイミングで、後述する補正値検出部５７で検出され、更に後述する判定部６５によって判定された補正値に基づいて、前記ディレイ段数を補正する。補正されたディレイ段数は、画素データとともにパルス生成部５６に送出される。
【００３２】
なお、上述のディレイ段数の算定や補正は、必ずしも濃度調整部５３やエッジ変換部５４で行われなくてもよく、パルス生成部５６のディレイチェーン回路５９に画素データが入力される前の段階で行われればよい。
【００３３】
パルス生成部５６は、図４に示されるディレイチェーン回路５９（本発明の第１遅延回路の一例）を備える。ディレイチェーン回路５９は、入力された画素データを順次遅延させてレーザー露光装置１１を駆動させる前記駆動パルスに変換させる複数の遅延素子を有している。各遅延素子は、最も下流側の最下流遅延素子（図４における遅延素子２００＿０）から最も上流側の最上流遅延素子（図４における遅延素子２００＿１２７）まで順に配置された遅延回路である。ディレイチェーン回路５９の詳細については後述する。
【００３４】
また、パルス生成部５６は、本発明の入力部の一例であって、画素データに含まれる画素の濃度に応じた前記ディレイ段数（エッジ変換部５４から入力されたディレイ段数）に基づいて前記画素データをディレイチェーン回路５９が備えるいずれかの遅延素子２００＿ｎ（ｎ＝０〜１２７）に入力する。
【００３５】
ディレイチェーン回路５９は、前記の入力によって、画素データの濃度に応じたパルス幅を有する駆動パルス（画像信号）をレーザー駆動電圧生成部１１Ａに出力する。前駆駆動パルスは、レーザー駆動電圧生成部１１Ａで半導体レーザー光源２６を発光させる電圧能力と電流能力を有するパルスに変換されてレーザー露光装置１１（図１及び図２参照）に供給され、画素データに応じた露光が行われる。なお、レーザー駆動電圧生成部１１Ａとレーザー露光装置１１は、制御部５に含まれないため、図３では、破線で図示している。もちろん、制御部５にレーザー駆動電圧生成部１１Ａを含ませることも可能である。
【００３６】
補正値検出部５７は、濃度調整部５３で算定された前記ディレイ段数を補正部５４Ａで補正するための補正値を検出する。補正値検出部５７は、制御部５の前記ＣＰＵからの指令によってディレイチェーン回路５９の入力バッファー２０２に校正信号として前記ＢＤ信号が入力されるたびに前記補正値を検出する。前記ＢＤ信号がディレイチェーン回路５９を遅延伝搬して出力される間に、前記動作クロックの１周期あたりのディレイ段数が前記補正値として補正値検出部５７で検出される。このように補正値として検出される前記ＢＤ信号の動作クロック１周期あたりのディレイ段数が本発明の遅延素子の遅延量に相当する。なお、本実施形態では、制御部５が前記ＢＤ信号を入力バッファー２０２に入力する例について説明するが、ビームディテクター２９（図２参照）で発生した前記ＢＤ信号が直接に入力バッファー２０２に送出されてもよい。
【００３７】
ここで、前記補正値は、前記ＢＤ信号がディレイチェーン回路５９に入力されてから動作クロック１周期が経過するまでに伝搬した遅延素子の数（ディレイ段数）で表される。補正値検出部５７による前記補正値の検出処理は、以下の手順で行われる。まず、前記ＢＤ信号がディレイチェーン回路５９の入力バッファー２０２（図４参照）に入力される。そして、前記ＢＤ信号が入力されてから前記動作クロックがＯＮになったタイミングで前記ＢＤ信号の伝搬位置を示す遅延素子の位置情報が検出される。具体的には、補正値検出部５７は、前記動作クロックがＯＮになったタイミングで後述のフリップフロップ３００＿ｎから得られるＯＮ信号により、前記位置情報を検出する。その後、前記動作クロックがＯＦＦになってから再びＯＮになったタイミングで前記ＢＤ信号の伝搬位置を示す遅延素子の位置情報が検出される。そして、前記動作クロックがＯＮになったときの前記位置情報と前記動作クロックが次にＯＮになったときの前記位置情報とにより、前記ＢＤ信号が通過した遅延素子の数が算出される。そして、動作クロック１周期分の遅延素子の数（遅延量）が前記補正値として判定部６５へ送出される。
【００３８】
判定部６５は、補正値検出部５７から送られてきた補正値に基づいて、ディレイチェーン回路５９に含まれる複数の遅延素子に異常な遅延素子が含まれているかどうかを判定する。ここで、異常な遅延素子とは、予め定められた伝搬速度に関する許容範囲（伝搬速度範囲）を外れる遅延素子のことである。図６には、補正値検出部５７で検出された直近５０個（Ｎ＝５０）の補正値の検出頻度が棒グラフ７１で示されている。図６において、縦軸は補正値の検出頻度を示しており、横軸は動作クロックの１周期あたりの補正値を示している。なお、横軸において０．０％の補正値を基準にして、その補正値に対する増減量が百分率で示されている。ディレイチェーン回路５９において、全ての遅延素子の信号の伝搬速度が一定であることが好ましいが、図６に示されるように、各遅延素子には固有のばらつきがある。このばらつきが前記許容範囲内であればよいが、なかには、信号の伝搬速度が他の遅延素子に比べて極端に速かったり、或いは極端に遅かったりする遅延素子が含まれる場合がある。このような異常な遅延素子が存在すると、この異常な遅延素子を伝搬した前記ＢＤ信号の遅延段数は、本来の遅延段数よりも極端に多くなったり、極端に少なくなくなったりする。この場合に、例えば、図６の破線囲み部で示されるように、許容範囲を大きく外れる補正値が検出されることになり、このような補正値によって前記ディレイ段数が補正されると、生成された駆動パルスによる画像形成が不安定になり画質低下の原因となる。このため、本実施形態では、判定部６５が設けられており、ディレイチェーン回路５９に異常な遅延素子が含まれているかどうかが判定部６５によって判定される。なお、判定部６５による判定処理、及び前記異常な遅延素子が含まれている場合の補正部５４Ａにおける補正処理については後述する。
【００３９】
次に、図４を参照して、ディレイチェーン回路５９について説明する。図４は、ディレイチェーン回路５９の論理回路図である。図４の上段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）１００＿０〜１００＿１２７が図示されるように接続されている。特定のフリップフロップを１００＿ｎとする。フリップフロップ１００＿０〜１００＿１２７には、画素データと動作クロックが、それぞれ図示する端子から入力される。前記動作クロックは、水晶振動子を利用した発振回路（クロック生成回路）で発生された基本クロック（２５０ＭＨｚ）をＰＬＬ回路６０に入力して得られるクロック信号であり、フリップフロップ１００＿ｎに入力される。また、フリップフロップ１００＿ｎのクリア端子（不図示）に信号が入力されるとフリップフロップ１００＿ｎはクリアされる。なお、以下において、フリップリップ１００＿１２７側を上流、フリップリップ１００＿０側を下流と称する。
【００４０】
図４の中段には、遅延素子として１２８個のＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７が図示されるように接続されている。特定のＥＸ−ＮＯＲ回路を２００＿ｎとする。各ＥＸ−ＮＯＲ回路は、本発明の遅延素子の一例である。ＥＸ−ＮＯＲ回路を２００＿ｎの一方の入力端子には、前記フリップフロップ１００＿ｎの出力端子が接続され、他方の入力端子には上流（図４の右隣り）のＥＸ−ＮＯＲ回路２００＿ｎ＋１の出力端子が接続されている。なお、以下において、ＥＸ−ＮＯＲ回路２００＿１２７側を上流、ＥＸ−ＮＯＲ回路２００＿０側を下流と称する。
【００４１】
図４の下段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）３００＿０〜３００＿１２７が図示されるように接続されている。特定のフリップフロップを３００＿ｎとする。フリップフロップ３００＿０〜３００＿１２７には、データと前記動作クロックが、それぞれ図示する端子から入力される。また、図示しないクリア端子に信号が入力されるとフリップフロップ３００＿０〜３００＿１２７はクリアされる。なお、以下において、フリップリップ３００＿１２７側を上流、フリップリップ３００＿０側を下流と称する。
【００４２】
ＥＸ−ＮＯＲ回路の上流側には、入力バッファー２０２が設けられ、その出力端子は、ＥＸ−ＮＯＲ回路２００＿１２７の他方の入力端子に接続されている。入力バッファー２０２には、校正信号として前記ＢＤ信号が入力される。ＥＸ−ＮＯＲ回路の下流側には、出力バッファー２０１が設けられ、その入力端子は、ＥＸ−ＮＯＲ回路２００＿０の出力端子に接続されている。また、出力バッファー２０１の出力端子からは、画素データに基づいてスキャンが行われている場合は、半導体レーザー光源２６を発光させるための駆動パルス（画像信号）が、レーザー駆動電圧生成部１１Ａに出力される。
【００４３】
１２８個のフリップフロップ１００＿０〜１００＿１２７は、パルス生成部５６から画素データを受けて、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７に渡すことで所定の遅延を発生させて、出力バッファー２０１から前記駆動パルスを出力させる。また、１２８個のフリップフロップ３００＿０〜３００＿１２７は、入力バッファー２０２に入力される前記ＢＤ信号が、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７を上流から下流に向かって遅延伝搬していく状態を読み取り、その状態を示す信号（伝搬中の場合に出力されるＯＮ信号）を補正値検出部５７に出力する。その出力結果から補正値検出部５７が前記補正値を求め、その補正値が判定部６５を経てエッジ変換部５４に供給されて、前記ディレイ段数の補正（変更）に使用される。
【００４４】
上述したディレイチェーン回路５９において、前記ＢＤ信号が入力バッファー２０２に入力されるタイミングと前記動作クロックのＯＮのタイミングとは同期されていない。つまり、前記ＢＤ信号の入力タイミングは、前記動作クロックのＯＮタイミングに対して常に異なる。したがって、前記動作クロックのＯＮタイミングから次のＯＮタイミングまでの間に前記ＢＤ信号が伝搬する遅延素子の数（補正値）は、前記ＢＤ信号が入力されるたびに異なる。例えば、前記動作クロックの１周期の間に前記ＢＤ信号が伝搬するディレイ段数を１０段とすると、この１０段の検出結果は、あるときは、ＥＸ−ＮＯＲ回路２００＿１１０〜２００＿１０１までを前記ＢＤ信号が伝搬したときの検出結果の場合があり、あるときは、ＥＸ−ＮＯＲ回路２００＿３２〜２００＿２３までを前記ＢＤ信号が伝搬したときの検出結果の場合がある。このように、検出される補正値が不特定位置の遅延素子の数である場合に、仮に、上述した異常な遅延素子が含まれていると、本来は１０段の検出結果が得られるはずが、極端に多い段数（例えば５０段）、或いは、極端に少ない段数（例えば、２段）が前記補正値として検出される場合がある。本実施形態では、このような異常な数値となるディレイ段数が補正値として検出された場合でも、後述するように判定部６５が異常な遅延素子の有無を正確に判定して、その後の補正部５４Ａにおいて不適切な補正値により前記ディレイ段数による補正されることを防止している。
【００４５】
以下、図５及び図６を参照して、判定部６５について説明する。判定部６５は、補正値検出部５７で検出された最新の補正値（本発明の第１遅延量に相当）と、この補正値よりも前に検出された過去の補正値（本発明の第２遅延量に相当）とに基づいて、上述した異常な遅延素子がディレイチェーン回路５９に含まれているかどうかを判定する。図５に示されるように、この判定部６５は、移動平均化部６５Ａと、補正値記憶部６５Ｂと、比較部６５Ｃとを備える。
【００４６】
移動平均化部６５Ａは、補正値検出部５７によって前記補正値が検出されるよりも前に前記補正値検出部５７によって検出された過去の複数の補正値の平均値である平均補正値（本発明の第２遅延量に相当）を算出する。前記平均補正値としては、移動平均による平均値が採用される。具体的には、移動平均化部６５Ａでは、直近に検出されたＮ個（Ｎは予め定められた検出回数）の補正値から前記平均補正値が算出される。本実施形態では、１回の主走査が行われるときに１度だけ前記ＢＤ信号が送出されて、１つの補正値が補正値検出部５７で検出される。そのため、直近のＮ回の主走査が行われたことにより得られるＮ個の補正値から前記平均補正値が算出される。
【００４７】
図６には、補正値検出部５７で検出された直近５０個（Ｎ＝５０）の補正値の検出頻度が棒グラフ７１で示されており、その平均補正値が棒グラフ７２で示されている。このように、ばらつきのある補正値が検出された場合でも、単なる平均値ではなく、移動平均をとることにより、環境温度の変化による補正値のばらつきにも追従した平均補正値を得ることができ、環境温度に対応した適切な補正が可能となる。なお、移動平均を用いずに単なる平均値を用いることも可能である。
【００４８】
このように算出された平均補正値は補正値記憶部６５Ｂに一時的に保管される。前記平均補正値は、新たに前記補正値が検出されるたびに新たに平均補正値が算出されるため、補正値記憶部６５ＢＢにおける平均補正値は、補正値検出部５７で補正値が検出される度に更新される。
【００４９】
そして、複数の補正値から前記平均補正値が算出されると、比較部６５Ｃにおいて、最新の補正値と前記平均補正値とが比較される。
【００５０】
比較部６５Ｃでは、最新の補正値と前記平均補正値との差が算出され、その差が予め定められた閾値を越えるかどうかを比較する。本実施形態では、判定部６５は、前記差が前記閾値を越える場合に、異常な遅延素子がディレイチェーン回路５９に含まれていると判定する。上述したように、異常な遅延素子を前記ＢＤ信号が伝搬すると、極端に大きい補正値又は極端に小さい補正値が得られる。そのため、仮に、最新の補正値として極端に大きい補正値が検出された場合は、前記差が前記閾値を越えることになり、この場合に、判定部６５は、異常な遅延素子が含まれると判定する。一方、前記差が前記閾値以下である場合に、異常な遅延素子が存在しないと判定する。比較部６５Ｃでは、異常な遅延素子が存在しない場合に、最新の補正値を補正部５４に出力する。一方、異常な遅延素子が存在する場合は、前記平均値を補正部５４に出力する。
【００５１】
補正部５４Ａでは、比較部６５Ｃから入力された最新の補正値又は前記平均補正値のいずれかを用いて濃度調整部５３から送られてきた前記ディレイ段数を補正する。言い換えると、補正部５４Ａは、判定部６５において異常な遅延素子が存在しないと判定された場合に、比較部６５Ｃから入力された最新の補正値を用いて前記ディレイ段数を補正する。また、補正部５４Ａは、判定部６５において異常な遅延素子が存在しる判定された場合に、比較部６５Ｃから入力された前記平均補正値を用いて前記ディレイ段数を補正する。本実施形態では、補正部５４Ａは、前回に補正したときの補正値を記憶しており、比較部６５Ｃから入力された補正値が前回の補正値も大きい（遅延量が多い）場合に、前記遅延ディレイ段数を増加させる方向に前記入力位置をシフトする補正を行う。一方、補正部５４Ａは、比較部６５Ｃから入力された補正値が前回の補正値よりも小さい（遅延量が少ない）場合に、前記遅延ディレイ段数を減少させる方向に前記入力位置をシフトする補正を行う。
【００５２】
上述した画像形成装置１０においては、制御部５は、以下の方法（異常判定方法）で、ディレイチェーン回路５９における異常な遅延素子の有無を判定する。制御部５は、まず、非画像処理時にディレイチェーン回路５９に入力された校正信号としての前記ＢＤ信号が遅延伝搬して出力される間に前記動作クロックの１周期あたりの遅延量である前記補正値を検出する（第１ステップ）。そして、検出された最新の補正値及び前記最新の補正値が検出されるよりも前に補正値検出部５７によって検出された前記平均補正値に基づいて、予め定められた伝搬速度範囲を外れる異常な遅延素子がディレイチェーン回路５９に有るか否かを判定する（第２ステップ）。
【００５３】
以上説明したように、本実施形態の画像形成装置１９においては、判定部６５において異常な遅延素子の存在が確実に判定される。また、異常な遅延素子のディレイ段数を含む補正値が検出された場合でも、補正部５４Ａでは、前記平均補正値によって前記ディレイ段数が補正されるため、異常な遅延素子の影響をほとんど受けることなく前記ディレイ段数を補正することができ、適切なディレイ段数を得ることができる。その結果、画像データに合致した駆動パルスを生成することが可能となる。また、この手法によって前記ディレイ段数が調整（補正）されることにより、動作環境（周辺温度や湿度など）の変化に起因して前記ディレイ段数が変動する場合にも、前記動作環境の変化の影響をほとんど受けることのない前記ディレイ段数を得ることができる。
【００５４】
（第２実施形態）
なお、上述の第１実施形態では、補正値検出部５７で検出された最新の補正値と前記平均補正値とを比較する例について説明したが、本発明はこれに限られない。例えば、図７に示されるように、本発明の第２実施形態として、上述の第１実施形態の構成に加えて、ディレイチェーン回路５９と同じ構成のディレイチェーン回路６９（本発明の第２遅延回路の一例）と、補正値検出部５７と同じ構成の補正値検出部６７とを制御部５が備えた構成が考えられる。なお、第１実施形態と同じ構成については同符号を付し示すことによりその説明を省略する。
【００５５】
第２実施形態においては、ディレイチェーン回路６９の入力バッファー２０２にも前記ＢＤ信号が入力されており、補正値検出部６７は、補正値検出部５７と同様に、ディレイチェーン回路６９に入力された前記ＢＤ信号が遅延伝搬して出力される間に前記動作クロックの１周期あたりのディレイ段数を前記補正値として検出する。そして、補正値検出部５７，６７それぞれで検出された補正値が判定部６５に送出される。本実施形態では、判定部６５は、補正値検出部５７，６７によって検出されたいずれかの補正値のうち、前記平均補正値との差が大きい方のディレイチェーン回路に異常な遅延素子が存在すると判定する。一方、判定部６５は、前記平均補正値との差が小さい方のディレイチェーン回路には異常な遅延素子が存在しないと判定する。この場合に、判定部６５の比較部６５Ｃは、異常な遅延素子が存在しないと判定されたディレイチェーン回路から得られた補正値を補正部５４Ａに送出し、補正部５４Ａにおける補正に使用させる。
【００５６】
このような構成であっても、判定部６５において異常な遅延素子の存在が確実に判定され、また、異常な遅延素子の影響をほとんど受けることなく前記ディレイ段数が補正される。
【００５７】
なお、上述の実施形態では、本発明の画像形成装置として、制御部５を備えた画像形成装置１０を例示したが、本発明はこれに限られない。例えば、制御部５を備え、入力された画像データに対して画像処理を行う画像処理装置として本発明を捉えることもできる。
【００５８】
また、本発明は、前記画像形成装置又は前記画像処理装置に適用される異常な遅延素子の有無を判定する異常判定方法として捉えることもできる。つまり、本発明は、  遅延回路であるディレイチェーン回路５９と入力部であるパルス生成部５６とを備えた画像処理装置に適用される異常判定方法であって、前記第１ステップ及び前記第２ステップを備えた異常判定方法として捉えることもできる。
【００５９】
この異常判定方法において、前記ＢＤ信号に代替される校正信号をディレイチェーン回路５９の入力バッファー２０２に予め定められた設定回数入力させ、前記設定回数に応じた複数の補正値を補正値検出部５７に検出させるようにしてもよい。この場合、判定部６５によって、前記校正信号が入力されるたびに補正値検出部５７で検出される最新の補正値及び前記平均補正値に基づいて前記設定回数の判定が行われる。前記設定回数は、例えば、全ての遅延素子に校正信号を伝搬させることが可能な回数に設定される。この設定値は、前記動作クロックの１周期あたりのディレイ段数や遅延素子の総数などによって決定される。もちろん、前記設定回数にかかわらず、補正値検出部５７において全てのフリップフロップ３００＿ｎから前記ＯＮ信号が検出されるまで前記校正信号を入力バッファー２０２に入力するようにしてもよい。このような異常判定方法を用いることにより、画像形成装置や画像処理装置においてディレイチェーン回路５９に異常な遅延素子があるかどうかを事前にチェックすることができる。
【符号の説明】
【００６０】
５：制御部
１０：画像形成装置
１１：レーザー露光装置
２９：ビームディテクター
５２：画像処理部
５３：濃度調整部
６５：判定部
６５Ａ：移動平均化部
６５Ｂ：補正値記憶部
６５Ｃ：比較部
５６：パルス生成部
５７，６７：補正値検出部
５９，６９：ディレイチェーン回路
６０：ＰＬＬ回路
【図１】
0005995821.tif 000002
【図２】
0005995821.tif 000003
【図３】
0005995821.tif 000004
【図４】
0005995821.tif 000005
【図５】
0005995821.tif 000006
【図６】
0005995821.tif 000007
【図７】
0005995821.tif 000008