(57)【特許請求の範囲】
【請求項１】
マイクロレンズを共有し、且つ分離層にて複数の領域に分割された光電変換部と、前記マイクロレンズにて集光された光束を前記光電変換部に導くとともに前記分離層には導かない光導波路と、電極が配置され前記分離層を覆う絶縁層と、を有する撮像素子であって、
前記分離層は前記光電変換部で発生した電荷を転送するための転送電極を備え、
前記絶縁層は前記光導波路内の光を反射するための境界面を有し、
前記光導波路は、前記複数の領域に分割された光電変換部の各々の上面に積層され、
前記光導波路上に前記絶縁層が積層され、
前記絶縁層上に前記マイクロレンズが積層され、
光入射方向において、前記光導波路の各々の前記光電変換部側の面は、前記分離層に備わる前記転送電極を覆わずに前記光電変換部の光入射面を覆い、
光入射方向において、前記光導波路の各々の前記絶縁層と接する側の面は、平面であり、前記分離層と前記光電変換部の光入射面を覆っていることを特徴とする撮像素子。
【請求項２】
前記光導波路は、前記マイクロレンズの結像位置の近傍に配置されることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記光導波路は、前記マイクロレンズの結像位置より後方に配置されることを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
前記光導波路の各々の前記絶縁層側の面は、その周縁部が前記マイクロレンズの光軸上で接しており、
前記マイクロレンズに入射した光束は、前記光導波路の各々の前記絶縁層側の面に集光し、
前記光導波路の各々に入射した光束は、前記複数の領域に分割された光電変換部の各々に到達することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
【請求項５】
前記電極は、前記光電変換部から転送された電荷を選択的に出力する第１の電極、第２の電極及び第３の電極を含み、
前記絶縁層は、前記第１の電極と前記第２の電極の間、及び、前記第２の電極と前記第３の電極の間に配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
【請求項６】
撮影レンズと、
前記撮影レンズを介した光束を受光する請求項１乃至５のいずれか１項に記載の撮像素子と、を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロレンズを共有する複数に分割された光電変換部を有する撮像素子に関する。
【背景技術】
【０００２】
従来、固体メモリ素子を有するメモリカードを記録媒体として、ＣＣＤやＣＭＯＳ等の固体撮像素子で撮像した静止画像や動画像を記録及び再生する電子カメラ等の撮像装置は多く存在する。
【０００３】
特許文献１，２には、撮像装置に搭載される固体撮像素子を構成する複数画素のうち一部ないし全ての画素の光電変換部を複数に分割したものが提案されている。
【０００４】
このような撮像素子の用途としては、分割された光電変換部のそれぞれの像信号からの出力信号をもとに、瞳分割方式の焦点検出を行うことや、立体画像を生成することなどが挙げられる。当然、分割画素の出力を加算することで、通常の撮像信号として使用することも可能である。
【０００５】
また、撮像装置に搭載される固体撮像素子に関する技術の別の一例として、光入射面と光電変換手段との間に、光入射側の開口率が大きな光導波路を設け、集光特性を高めた撮像素子が、特許文献４などにおいて提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２４４７１２号公報
【特許文献２】特開平０６−１６３８６６号公報
【特許文献３】特開２００９−１５８８００号公報
【特許文献４】特開平０５−２８３６６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述のような分割画素を有する個体撮像素子を用いた撮像装置における通常の撮像信号としての撮影においては、以下のような課題がある。すなわち、
特許文献１，２のように分割画素を構成する際、各分割画素の間には、様々な画素構成要素が配置される可能性がある。例えば、感度向上のためにフォトダイオードの面積を大きくしたい場合、各分割画素毎にフローティングディフュージョン（以下、ＦＤ）や出力信号線を配置するのではなく、複数の分割画素で共有するＦＤなどを使用する構成が好ましい。この際、共有するＦＤは、各分割画素の中心に配置することが望ましい。このように、各分割画素間に、ＦＤなどの画素構成要素を配置するために、各分割画素のフォトダイオード間には、感度を持たない分離領域が存在することになる。
【０００８】
また、仮に各分割画素の間に配置する構成要素をなくしたとしても、画素部の製造精度やアライメント精度等から、各分割画素のフォトダイオード間の隙間を全くなくすことは困難である。
【０００９】
このような理由により、撮像に使用する画素を構成する複数の分割画素の間には、各分割画素を分離する分離領域が必要となっている。
【００１０】
しかし、感度を持たない分離領域があるために、各分割画素の出力信号を加算して、１つの撮像信号として画素信号を使用する際には、画素を分割しない構成の場合と比べて、分離領域の分だけ感度が低下してしまう。
【００１１】
また、分離領域が感度を持たないため、分離領域に到達する光束は出力信号には現れなくなるが、撮影レンズの状態や、絞り量、入射光の角度等によって画素が受光する光量に対する分離領域に到達する光量が変動してしまう。このため、出力信号に絞り依存性や、入射角依存性などが生じてしまう。
【００１２】
このような分割画素の感度低下を低減するために、特許文献２のように分割画素のフォトダイオードの前方に層内レンズを配置し集光する方法が提案されている。しかし、層内レンズはその形状や曲率の制約から、画素に入射した光束を全て、分離領域を避けていずれかの分割画素のフォトダイオードに集光することは困難であり、結果として、画素を分割しない構成の場合と比べて感度が低下してしまう。
【００１３】
また、特許文献３のように分割画素への入射光の分離を目的として、分割画素の前方に間隙を設ける方法も提案されている。しかし、分割画素前方に配する間隙自体が分離領域に相当するため、画素を分割しない構成の場合と比べて、感度の低下や入射角特性の劣化を発生させてしまう。
【００１４】
本発明は、上記課題に鑑みてなされ、その目的は、分割画素を有する撮像素子において、画素分離領域の影響による撮像信号の感度低下や入射角特性の劣化等を発生させない構造を実現することである。
【課題を解決するための手段】
【００１５】
上記課題を解決し、目的を達成するために、本発明は、マイクロレンズを共有し、且つ分離層にて複数の領域に分割された光電変換部と、前記マイクロレンズにて集光された光束を前記光電変換部に導くとともに前記分離層には導かない光導波路と、電極が配置され前記分離層を覆う絶縁層と、を有する撮像素子であって、前記分離層は前記光電変換部で発生した電荷を転送するための転送電極を備え、前記絶縁層は前記光導波路内の光を反射するための境界面を有し、前記光導波路は、前記複数の領域に分割された光電変換部の各々の上面に積層され、前記光導波路上に前記絶縁層が積層され、前記絶縁層上に前記マイクロレンズが積層され、光入射方向において、前記光導波路の各々の前記光電変換部側の面は、前記分離層に備わる前記転送電極を覆わずに前記光電変換部の光入射面を覆い、光入射方向において、前記光導波路の各々の前記絶縁層と接する側の面は、平面であり、前記分離層と前記光電変換部の光入射面を覆っている。
【発明の効果】
【００１６】
本発明によれば、分割画素を有する撮像素子において、画素分離領域の影響による撮像信号の感度低下や入射角特性の劣化等を発生させない構造を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る実施形態の撮像装置の構成を示すブロック図。
【図２】本実施形態に係る撮像素子の画素配列を示す図
【図３】実施形態１に係る撮像素子の断面図。
【図４】本実施形態に係る撮像素子の一部の概略断面図。
【図５】本実施形態に係る撮像素子の回路図。
【図６】本実施形態に係る第１の駆動タイミングを示すタイミングチャート。
【図７】本発明の実施形態に係る第２の駆動タイミングを示すタイミングチャート。
【発明を実施するための形態】
【００１８】
以下に、本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。
【００１９】
＜装置構成＞図１を参照して、本発明に係る実施形態の撮像装置の構成について説明する。
【００２０】
図１において、光学系１０１はレンズおよび絞りからなる。シャッタ１０２は機械的に作動するメカニカルシャッタ（以下、メカシャッタ）である。撮像素子１０３は、光学系１０１を通じた入射光を電気信号に変換するＣＭＯＳセンサであり、撮像素子１０３の内部において入射光を電気信号に変換する光電変換部１０４と、撮像素子１０３の内部において電気信号を増幅させる信号増幅回路１０５とを有する。
【００２１】
アナログ信号処理回路１０６は、撮像素子１０３から出力される画像信号に対してアナログ信号処理を行う。アナログ信号処理回路１０６は、回路内部で相関二重サンプリングを行うＣＤＳ回路１０７、アナログ信号を増幅させる信号増幅器１０８、水平ＯＢクランプを行うクランプ回路１０９、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器１１０を有する。
【００２２】
タイミング信号発生回路１１１は、撮像素子１０３およびアナログ信号処理回路１０６を動作させる信号を発生する。駆動回路１１２は、光学系１０１、メカシャッタ１０２を駆動する。
【００２３】
デジタル信号処理回路１１３は、撮影した画像データに必要なデジタル信号処理を行う。デジタル信号処理回路１１３は、回路内部で画像データに対し必要な補正処理を行う画像補正回路１１４、デジタル信号を増幅させる信号増幅回路１１５、画像データに対し必要な画像処理を行う画像処理回路１１６を有する。
【００２４】
画像メモリ１１７は、信号処理された画像データを記憶する。記録媒体１１８は撮像装置に対して着脱可能であり、記録回路１１９は信号処理された画像データを記録媒体１１８に記録する。表示装置１２０は、信号処理された画像データを表示するＬＣＤなどからなり、表示回路１２１は、表示装置１２０に画像を表示する。
【００２５】
システム制御部１２２は、撮像装置全体を制御する。不揮発性メモリ（ＲＯＭ）１２３は、システム制御部１２２で実行される制御プログラムやプログラムを実行する際に使用されるパラメータやテーブル等の制御データ、および、キズアドレス等の補正データを記憶する。揮発性メモリ（ＲＡＭ）１２４は、不揮発性メモリ１２３から転送される制御プログラム、制御データや補正データを記憶し、システム制御部１２２が撮像装置を制御する際に使用する。
【００２６】
温度検出回路１２５は、撮像素子１０３やその周辺回路の温度を検出する。蓄積時間設定部１２６は、撮像素子１０３の電荷蓄積時間を設定する。撮影モード設定部１２７は、ＩＳＯ感度設定などの撮影条件設定や、静止画撮影と動画撮影の切り替えなどを行う。
【００２７】
＜動作説明＞次に、図１の構成を有する撮像装置による撮影動作及び再生動作について説明する。
【００２８】
撮影動作に先立ち、電源投入時等のシステム制御部１２２の起動時において、不揮発性メモリ１２３から必要なプログラム、制御データおよび補正データが転送されて、揮発性メモリ１２４に記憶される。また、これらのプログラムやデータは、システム制御部１２２の制御に使用すると共に、必要に応じて追加のプログラムやデータをメモリ１２３からメモリ１２４に転送したり、システム制御部１２２が直接不揮発性メモリ１２３のデータを読み出して使用する。
【００２９】
まず、光学系１０１は、システム制御部１２２からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子１０３上に結像させる。次に、メカシャッタ１０２は、静止画像撮影の際には、システム制御部１２２からの制御信号に応じて、必要な露光時間となるように撮像素子１０３の電荷蓄積動作に合わせて撮像素子１０３を遮光するように駆動される。この場合、撮像素子１０３が電子シャッタ機能を有する場合は、メカシャッタ１０２と併用して、必要な露光時間を確保してもよい。またメカシャッタ１０２は、動画像撮影の際には、システム制御部１２２からの制御信号により、撮影中は常に撮像素子１０３が露光されているように開放状態で維持される。
【００３０】
撮像素子１０３は、システム制御部１２２により制御されるタイミング信号発生回路１１１が発生する動作パルスをもとにした駆動パルスで駆動される。撮像素子１０３の光電変換部１０４は被写体像を光電変換により電気信号に変換し、信号増幅回路１０５は入射光量に応じて設定された増幅率のゲインを電気信号にかけ、アナログ画像信号として出力する。
【００３１】
撮像素子１０３から出力されたアナログ画像信号は、システム制御部１２２により制御されるタイミング信号発生回路１１１が発生する動作パルスにより、アナログ信号処理回路１０６において、ＣＤＳ回路１０７がクロック同期性ノイズを除去し、ＰＧＡ回路１０８が入射光量に応じて設定された増幅率のゲインをかけ、クランプ回路１０９が水平ＯＢ領域の信号出力を基準電圧としてクランプし、Ａ／Ｄ変換器１１０がデジタル画像信号に変換する。
【００３２】
次に、アナログ信号処理回路１０６から出力されたデジタル画像信号に対して、システム制御部１２２に制御されるデジタル信号処理回路１１３は、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。まず画像補正回路１１４がキズ補正、ダークシェーディング補正などの各種画像補正処理を施す。次いで信号増幅回路１１５は入射光量に応じて設定された増幅率のゲインをかけ、画像処理回路１１６が色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等の各種画像処理を行う。
【００３３】
画像メモリ１１７は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶する。
【００３４】
デジタル信号処理回路１１３で信号処理された画像データや画像メモリ１１７に記憶されている画像データは、記録回路１１９で記録媒体１１８に適したデータ形式（例えば階層構造を持つファイルシステムデータ）に変換されて記録媒体１１８に記録される。また、デジタル信号処理回路１１３で解像度変換処理が実施された後、表示回路１２１において表示装置１２０に適した信号（例えばＮＴＳＣ方式のアナログ信号等）に変換されて表示装置１２０に表示される。
【００３５】
ここで、デジタル信号処理回路１１３は、システム制御部１２２からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ１１７や記録回路１１９に出力してもよい。また、デジタル信号処理回路１１３は、システム制御部１２２から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報をシステム制御部１２２に出力する。さらに、記録回路１１９は、システム制御部１２２から要求があった場合に、記録媒体１１８の種類や空き容量等の情報をシステム制御部１２２に出力する。
【００３６】
次に、記録媒体１１８に画像データが記録されている場合の再生動作について説明する。
【００３７】
システム制御部１２２からの制御信号により記録回路１１９は、記録媒体１１８から画像データを読み出す。同様にシステム制御部１２２からの制御信号によりデジタル信号処理回路１１３は、画像データが圧縮画像であった場合には、伸長処理を行い、画像メモリ１１７に記憶する。画像メモリ１１７に記憶されている画像データは、デジタル信号処理回路１１３で解像度変換処理を実施した後、表示回路１２１において表示装置１２０に適した信号に変換されて表示装置１２０に表示される。
【００３８】
＜画素配列の説明＞図２を参照して、本実施形態の撮像素子の画素配列について説明する。
【００３９】
図２において、図中（０，０）、（１，０）、（０，１）等で示される各領域は、撮像信号における１画素を示している。また、この撮像信号における１画素毎に、１つのマイクロレンズが配置されている。本明細書では、１つのマイクロレンズ毎にある、撮像信号に用いる単位画素を、撮像画素と呼ぶ。
【００４０】
また、図中のａ及びｂで示される各領域は、それぞれ異なる光電変換部である。本明細書では、このように撮像画素を複数に分割したそれぞれの光電変換部を分割画素と呼ぶ。図２に示す実施形態では、撮像画素は、２×１配列された分割画素２画素で構成されており、各領域ａ及びｂは、同一の記号の領域は、マイクロレンズとの位置関係において同じ象現にあることを意味する。
【００４１】
また、図中の各領域に記された「Ｒ」、「Ｇ」、「Ｂ」の文字は、各画素上に形成されるカラーフィルタの色相を表す。
【００４２】
図２に示す画素配列を有する撮像素子を用いた撮像装置においては、撮像信号を生成する場合は、各分割画素の「ａ，ｂ領域の出力信号の和」を持って撮像画素１画素の出力信号とする。
【００４３】
また、撮像素子の出力を焦点検出用信号もしくは立体画像生成用信号として使用する場合には、「ａ領域の出力信号」と「ｂ領域の出力信号」の２つの信号を生成するなどして利用する。
【００４４】
＜各画素の素子断面構造＞図３を参照して、図２に示す各画素の素子の断面構造について説明する。
【００４５】
図３に示す画素は、図２で説明した、撮像素子１０３における２つの分割画素で構成される１つの撮像画素であり、光電変換部４０２が２つの領域（４０２ａ及び４０２ｂ）に分割されている。光電変換部４０２の周辺には、光電変換部４０２で発生した電荷を転送するためのポリシリコンで構成された不図示の第１の電極が配置される。
【００４６】
また、転送された電荷を選択的に外部に出力するためのアルミニウムで構成された第２の電極４１６及び第３の電極４１７が配置される。第１の電極と第２の電極４１６との間、及び、第２の電極４１６と第３の電極４１７との間には、層間絶縁膜４１５が配置される。第１の電極と第２の電極４１６、及び、第２の電極４１６と第３の電極４１７とは、タングステンで構成された不図示の第１のプラグ及び第２のプラグでそれぞれ接続されている。
【００４７】
光電変換部４０２の光入射側には、光導波路４４５ａ及び４４５ｂが形成される。光導波路４４５ａ及び４４５ｂの光入射側には、層間絶縁膜４１５が配置される。層間絶縁膜４１５の光入射側には、平坦化層４４４を介してカラーフィルタ４４１が形成される。
【００４８】
カラーフィルタ４４１の上には、平坦化層４４３を介してマイクロレンズ４４２が形成される。マイクロレンズ４４２の厚さは、不図示の撮影レンズの瞳と光導波路４４５ａ及び４４５ｂの上面（図３の結像面α）とが略結像関係になるレンズパワーになるように設定されている。
【００４９】
次に、本実施形態に係る撮像素子１０３に入射する光について説明する。
【００５０】
図３に示す画素構造では、マイクロレンズ４４２に入射した焦点検出光束は集光され、カラーフィルタ４４１で一部吸収され、光導波路４４５ａ及び４４５ｂの表面（結像面α）近傍に集光する。マイクロレンズ４４２によって、不図示の撮影レンズの瞳と光導波路４４５ａ及び４４５ｂの表面（結像面α）とが略結像関係になっており、光導波路４４５ａ及び４４５ｂに入射した光束は光電変換領域４０２ａ及び４０２ｂに到達する。このため、光電変換領域４０２ａ及び４０２ｂは、各光電変換領域を撮影レンズの瞳側に逆投影した瞳領域の光束を受光可能になっている。
【００５１】
光導波路４４５ａ及び４４５ｂに入射した光束は、光導波路４４５ａ及び４４５ｂと層間絶縁膜４１５との境界面で全反射して、光電変換領域４０２ａ及び４０２ｂに導かれる。
【００５２】
以上説明した撮像素子の構造においては、本来、光電変換領域４０２ａと４０２ｂの間にある、分割画素の分離領域に集光されるはずの光束も、光導波路４４５ａ及び４４５ｂを介して光電変換領域４０２ａ及び４０２ｂに集光可能となっている。
【００５３】
図４は本実施形態の撮像素子の部分断面図である。
【００５４】
図４において、４１１はＰ型ウェル、４１２はＳｉＯ２膜で構成されたゲート絶縁膜である。４１４ａ及び４１４ｂは、Ｐ型ウェル４１１の表面に形成されたＰ＋層であり、ｎ層４１３ａ及び４１３ｂと共に光電変換領域４０２ａ及び４０２ｂを構成する。４０３ａ及び４０３ｂは、光電変換領域４０２ａ及び４０２ｂで発生した信号電荷をフローティングディフュージョン部（以下、ＦＤ部）４０７へ転送するための転送ゲートである。４４１はカラーフィルタ、４４２はマイクロレンズ（オンチップレンズ）であり、マイクロレンズ４４２は、不図示の撮影レンズ（光学系１０１）の瞳と撮像素子１０３の光電変換領域４０２ａ及び４０２ｂとが略共役になるような形状及び位置に形成される。
【００５５】
また、光電変換領域４０２ａ及び４０２ｂとカラーフィルタ４４１との間であって、マイクロレンズ４４２の結像位置の近傍又は後方には、それぞれ光導波路４４５ａ及び４４５ｂが配置される。
【００５６】
また、この画素では、ＦＤ部４０７を挟んで２つの領域に光電変換領域４０２ａ、４０２ｂがそれぞれ形成される。さらに、各光電変換領域４０２ａ、４０２ｂで発生した信号電荷をそれぞれＦＤ部４０７へ転送する転送ゲート４０３ａ、４０３ｂが形成される。
【００５７】
図５は本実施形態の撮像素子を構成するＣＭＯＳ回路図である。
【００５８】
図５において、撮像素子は、２つの分割画素４０１に対し、１つの浮遊拡散層ＦＤ４０７が接続される構成とする。撮像素子１０３の画素領域は、１画素毎に配置される分割画素４０１と、２つの分割画素毎に配置される画素共通部４０８により構成される。分割画素４０１は、光電変換素子であるフォトダイオード４０２、フォトダイオード４０２の光電変換によって生成された電荷をパルスＰＴＸによって転送する転送スイッチ４０３で構成されている。
【００５９】
画素共通部４０８は、各分割画素４０１の各転送スイッチ４０３によって転送された電荷を蓄積する浮遊拡散層ＦＤ４０７、画素アンプ４０６のゲートと接続された浮遊拡散層ＦＤ４０７をリセットパルスＰＲＥＳによって電位ＳＶＤＤのレベルにリセットするリセットスイッチ４０４、浮遊拡散層ＦＤ４０７に蓄積された電荷をソースフォロワとして増幅する画素アンプ４０６、不図示の垂直走査回路により選択される行画素を選択パルスＰＳＥＬにより選択する行選択スイッチ４０５を有する。
【００６０】
なお、図５に示す撮像素子の画素部においては、フォトダイオード４０２ａ，４０２ｂで光電変換された電荷は、転送スイッチ４０３ａ，４０３ｂを制御することによって、いずれも浮遊拡散層ＦＤ４０７に転送されるような構成としている。
【００６１】
行選択スイッチ４０５によって選択された行画素の電荷は、負荷電流源４２１にソースフォロワにより垂直出力線４２２に出力され、信号出力パルスＰＴＳにより転送ゲート４２５をＯＮとして転送容量ＣＴＳ４２７に蓄積され、ノイズ出力パルスＰＴＮにより転送ゲート４２４をＯＮとして転送容量ＣＴＮ４２６に蓄積される。
【００６２】
続けて不図示の水平走査回路からの制御信号ＰＨＳ，ＰＨＮにより転送スイッチ４２８，４２９を介してノイズ成分は容量ＣＨＮ４３０に、信号成分は容量ＣＨＳ４３１に蓄えられ、両者の差分を差動増幅器４３２によって画素信号として出力する。
【００６３】
図６は本実施形態における第１の駆動タイミングを示している。
【００６４】
図６において、第１の駆動タイミングは、図２に示す分割画素それぞれの出力信号を独立に読み出すための駆動タイミングである。この第１の駆動タイミングによる信号読み出しを行う場合には、出力信号をデジタル信号処理回路１１３において焦点検出用信号もしくは立体画像生成用信号と加工して利用することが可能となる。
【００６５】
第１の駆動においては、分割画素ａ，ｂの順に読み出すような構成としている。
【００６６】
まず、ＨＢＬＫａ＋ＨＳＲａの期間に、単位画素９０１ａの信号の読出しを行う。１水平走査期間の開始を示す信号ＨＤの立下りに伴い、不図示の回路により垂直出力線４２２は定電位にリセットされる。その後、ＰＲＥＳ信号でＭＯＳトランジスタ４０４ａがＯＮされることにより、Ｔ１ａの期間にＭＯＳトランジスタ４０６ａのゲートに設けられたフローティングの容量４０７に蓄積された電荷が定電位ＳＶＤＤになるようにリセットされる。
【００６７】
続いてＰＲＥＳ信号をハイレベルとしＭＯＳトランジスタ４０６をＯＦＦとした後、ＰＳＥＬ信号をハイレベルにする。これにより、ＭＯＳトランジスタ４０５と負荷電流源４２１で構成されたソースフォロワ回路が動作状態になり、垂直出力線４２２上にＭＯＳトランジスタ４０６のフローティングゲートリセット電位に応じたノイズ出力がなされる。このＰＳＥＬがハイレベルの期間にＰＴＮ信号をハイレベルにすることで、ノイズ成分を蓄積する蓄積容量ＣＴＮ４２４が垂直出力線４２２と接続され、この蓄積容量ＣＴＮ４２４はノイズ成分の信号を保持するようになる。
【００６８】
続いて実行するのは、光電変換素子で発生した光電荷とノイズ成分の混合信号の蓄積である。まず垂直出力線４２２は、不図示の回路により、定電位にリセットされる。その後ＰＴＸａ信号がハイレベルにされ、光電変換素子４０２ａに蓄積された光電荷がＴ３ａの期間に転送ＭＯＳトランジスタ４０３ａのＯＮにより、ＭＯＳトランジスタ４０６のフローティングゲートに転送される。その際、ＰＳＥＬ信号はハイレベルのままであるために、ソースフォロワ回路が動作状態となり、垂直出力線４２２上にＭＯＳトランジスタ４０６のフローティングゲートの電位に応じた「光信号＋ノイズ信号」の出力がなされる。このＴ３ａの期間を内包する期間Ｔ４ａの間に、今回はＰＴＳ信号をハイレベルにする。これにより、「光電荷成分＋ノイズ成分」を蓄積する蓄積容量ＣＴＳ４２７が垂直出力線４２２と接続され、この蓄積容量ＣＴＳ４２７は光電荷成分＋ノイズ成分の信号を保持するようになる。
【００６９】
上述のように、１行分のノイズ成分と、フォトダイオードで発生した光信号＋ノイズ成分が、それぞれＣＴＮ４２６，ＣＴＳ４２７に蓄積される。
【００７０】
次に、ＨＳＲａの期間に、これら２信号の並びを不図示の水平シフトレジスタにより制御される制御パルスＰＨＳ，ＰＨＮによってそれぞれ容量ＣＨＮ４３０，ＣＨＳ４３１に転送する。そして容量ＣＨＮ４３０，ＣＨＳ４３１に蓄積されたノイズ成分と光信号＋ノイズ成分は、差動アンプ４３２によって、（光信号＋ノイズ成分）−ノイズ成分、すなわち光信号となって出力される。
【００７１】
続けて、ＨＢＬＫｂ＋ＨＳＲｂの期間に、制御信号ＰＴＸｂ、ＰＲＥＳ，ＰＳＥＬを制御し、分割画素４０１ｂの信号の読出しを行う。分割画素４０１ｂの信号読出しタイミングは、先に説明した分割画素４０１ａの信号読出しタイミングと同様のため、説明は省略する。
【００７２】
以上のように読出し動作を行うことで、２つの分割画素４０１ａ、４０１ｂの信号読出しを完了する。
【００７３】
図７は本実施形態の第２の駆動タイミングを示している。
【００７４】
図７において、第２の駆動タイミングは、図２に示す分割画素それぞれの出力信号を一括で読み出すための駆動タイミングである。この第２の駆動タイミングによる信号読み出しを行う場合には、通常撮像時など、個々の分割画素の出力信号が不要な場合などに、高速に読み出すことが可能となる。
【００７５】
第２の駆動タイミングにおいて、ＰＳＥＬ信号がハイレベルの期間にＰＴＮ信号をハイレベルにすることで、蓄積容量ＣＴＮ４２４にノイズ成分の信号を保持するようにするところまでは、図６で説明した第１の駆動タイミングと同じである。
【００７６】
続いて実行するのは、光電変換素子で発生した光電荷とノイズ成分の混合信号の蓄積である。まず垂直出力線４２２は、不図示の回路により、定電位にリセットされる。そののちＰＴＸａ、ＰＴＸｂ信号が同時にハイレベルにされ、光電変換領域４０２ａ，４０２ｂに蓄積された光電荷がＴ３の期間に転送ＭＯＳトランジスタ４０３のＯＮにより、ＭＯＳトランジスタ４０６のフローティングゲートに転送される。その際、ＰＳＥＬ信号はハイレベルのままであるために、ソースフォロワ回路が動作状態となり、垂直出力線４２２上にＭＯＳトランジスタ４０６のフローティングゲートの電位に応じた「光信号＋ノイズ信号」の出力がなされる。
【００７７】
このＴ３の期間を内包する期間Ｔ４の間に、今回はＰＴＳ信号をハイレベルにする。これにより、「光電荷成分＋ノイズ成分」を蓄積する蓄積容量ＣＴＳ４２７が垂直出力線４２２と接続され、この蓄積容量ＣＴＳ４２７は光電荷成分＋ノイズ成分の信号を保持するようになる。
【００７８】
上述のように、１行分のノイズ成分と、フォトダイオードで発生した光信号＋ノイズ成分が、それぞれＣＴＮ４２６，ＣＴＳ４２７に蓄積される。
【００７９】
次に、ＨＳＲの期間に、これら２信号の並びを不図示の水平シフトレジスタにより制御される制御パルスＰＨＳ，ＰＨＮによってそれぞれ容量ＣＨＮ４３０，ＣＨＳ４３１に転送する。そして容量ＣＨＮ４３０，ＣＨＳ４３１に蓄積されたノイズ成分と光信号＋ノイズ成分は、差動アンプ４３２によって、（光信号＋ノイズ成分）−ノイズ成分、すなわち光信号となって出力される。
【００８０】
以上、図１乃至図７を参照しつつ本実施形態にかかる撮像装置について説明してきたが、本発明はこれに限定されず、様々な形態をとることが可能である。
【００８１】
例えば、図２乃至図５で説明した画素構成について、画素の構造をわかりやすく説明するため、マイクロレンズを共有する分割画素を２分割の構成としたが、本発明はこれに限定されず、２ｘ２の４分割など、３分割以上の分割画素を有する構成としてもよい。
【００８２】
また、図３で説明した撮像素子の各画素の素子断面構造については、光導波路４４５の光入射面（結像面α）は、第２の電極４１６や第３の電極４１７よりも光電変換部４０２に近い側として説明したが、本発明はこれに限定されない。すなわち、結像面α及び結像面βが撮影レンズの瞳と略結像関係になるようにマイクロレンズ４４２の曲率を構成していれば、光導波路４４５とその他の構成要素との位置関係は、どのような態様でも構わない。例えば、マイクロレンズ４４２の曲率を変えて、第３の電極層中で結像するように、光導波路を第３の電極層中から形成することで、光電変換層を下方にシフトさせなくてもよい構造となる。
【図１】
0005995416.tif 000002
【図２】
0005995416.tif 000003
【図３】
0005995416.tif 000004
【図４】
0005995416.tif 000005
【図５】
0005995416.tif 000006
【図６】
0005995416.tif 000007
【図７】
0005995416.tif 000008