(57)【特許請求の範囲】
【請求項１】
出力電流を制御電流に応じて制限する電流制限回路であって、
出力電圧に応じた検出電圧を検出する出力端子と接地端子との間に直列に接続された第一の抵抗と第二の抵抗とを含む検出回路と、
前記検出電圧に応じた制御電流を生成する制御電流生成回路と、を有し、
前記制御電流生成回路は、
前記制御電流を流す第一のトランジスタと、
前記第一のトランジスタと接続されており、前記出力電流の制限のオン／オフを制御するための第二のトランジスタと、
前記第二のトランジスタのコレクタが接続されるコレクタ及びベースと、前記接地端子に接続されるエミッタを有する第三のトランジスタと、
前記第三のトランジスタのコレクタ及びベースが接続されるベースと、前記接地端子に接続されるエミッタを有する第四のトランジスタと、
前記第二のトランジスタのベースとエミッタとの間に接続された定電流を発生させる抵抗と、を有し、
前記第二のトランジスタのベースが、前記第一の抵抗と前記第二の抵抗との接続点に接続されている電流制限回路。
【請求項２】
前記制御電流を電圧へ変換する電圧変換用抵抗と、前記電圧変換用抵抗と直列に接続されたダイオードとが、前記第一のトランジスタのコレクタと接地端子との間に接続されている請求項１記載の電流制限回路。
【請求項３】
出力電圧に応じた第一の検出電圧を検出する第一の検出回路と、前記第一の検出電圧に応じて出力電圧が一定となるように制御する制御回路と、出力電流を制限する電流制限回路と、を有する電源回路であって、
前記電流制限回路は、
前記出力電圧に応じて第二の検出電圧を検出する出力端子と接地端子との間に直列に接続された第一の抵抗と第二の抵抗とを含む第二の検出回路と、
前記第二の検出回路に応じて制御電流を生成する制御電流生成回路と、を有し、
前記制御電流生成回路は、
前記制御電流を流す第一のトランジスタと、
前記第一のトランジスタと接続されており、前記出力電流の制限のオン／オフを制御するための第二のトランジスタと、
前記第二のトランジスタのコレクタが接続されるコレクタ及びベースと、前記接地端子に接続されるエミッタを有する第三のトランジスタと、
前記第三のトランジスタのコレクタ及びベースが接続されるベースと、前記接地端子に接続されるエミッタを有する第四のトランジスタと、
前記第二のトランジスタのベースとエミッタとの間に接続された定電流を発生させる抵抗と、を有し、
前記第二のトランジスタのベースが前記第一の抵抗と前記第二の抵抗との接続点に接続されている電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧に応じた検出電圧を検出する検出回路と、前記検出電圧に応じた制御電流を生成する制御電流生成回路と、を有し、前記制御電流に応じて出力電流を制限する電流制限回路及びこの電流制限回路を有する電源回路に関する。
【背景技術】
【０００２】
図３は、従来の電源回路の一例を示す図である。電源回路１０は、基準電圧生成回路１１、バイアス回路１２、検出回路１３、制御回路１４、電流制限回路１５、電流制御トランジスタＱ１を含む構成とされている。
【０００３】
基準電圧生成回路１１とバイアス回路１２とは、入力端子Ｔinと接地端子Ｔｇｎｄとの間に接続される。検出回路１３は、抵抗Ｒ５、Ｒ６から構成され、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間に接続され、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間の出力電圧Ｖｏｕｔを分圧する。抵抗Ｒ５、Ｒ６により分圧された電圧は、出力電圧Ｖｏｕｔに対応した電圧である。この電圧は、検出電圧Ｖｓとして制御回路１４に供給される。
【０００４】
制御回路１４は、差動増幅回路２１、トランジスタＱ２から構成される。差動増幅回路２１の非反転入力端子には、基準電圧生成回路１１から基準電圧Ｖｒｅｆが印加され、反転入力端子には、検出回路１３から検出電圧Ｖｓが印加される。
【０００５】
差動増幅回路２１は、基準電圧Ｖｒｅｆと検出電圧Ｖｓとの差に応じた電流を出力する。差動増幅回路１１の出力電流は、トランジスタＱ２のベースに供給される。トランジスタＱ２は、ＮＰＮトランジスタから構成される。
【０００６】
トランジスタＱ２のベースには、差動増幅回路２１及び電流制限回路１５の出力が供給される。また、トランジスタＱ２のコレクタは電流制御トランジスタＱ１及び電流制限回路１５を構成するトランジスタＱ３のベースに接続され、エミッタは接地端子Ｔｇｎｄに接続されており、トランジスタＱ２のコレクタ電流を電圧へ変換（Ｉ−Ｖ変換）する。
【０００７】
トランジスタＱ２は、差動増幅回路２１及び電流制限回路１５の出力に応じて電流制御トランジスタＱ１及び電流制限回路１４を構成するトランジスタＱ３のベース電位を制御する。電流制御トランジスタＱ１は、ＰＮＰトランジスタから構成される。電流制御トランジスタＱ１は、エミッタが入力端子Ｔｉｎに接続され、コレクタが出力端子Ｔｏｕｔに接続され、ベースがトランジスタＱ２のコレクタに接続される。電流制御トランジスタＱ１は、トランジスタＱ２のコレクタ電位に応じた電流を入力端子Ｔｉｎから出力端子Ｔｏｕｔに供給する。
【０００８】
電流制限回路１５は、トランジスタＱ３〜Ｑ６、抵抗Ｒ１〜Ｒ４を含む構成とされている。抵抗Ｒ３、Ｒ４は、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間に直列に接続されており、出力電圧Ｖｏｕｔを分圧する。分圧された電圧は、トランジスタＱ４のベースに供給される。
【０００９】
トランジスタＱ４は、ＰＮＰトランジスタから構成される。トランジスタＱ４のベースは抵抗Ｒ３と抵抗Ｒ４との接続点に接続され、エミッタは抵抗Ｒ２を介してトランジスタＱ３のコレクタに接続され、コレクタはトランジスタＱ５のコレクタ及びベースに接続される。
【００１０】
トランジスタＱ５は、ＮＰＮトランジスタから構成される。トランジスタＱ５のコレクタはトランジスタＱ４のコレクタに接続され、エミッタは接地端子Ｔｇｎｄに接続され、ベースはトランジスタＱ４のコレクタ及びトランジスタＱ６のベースに接続される。
【００１１】
トランジスタＱ６は、ＮＰＮトランジスタから構成される。トランジスタＱ６のコレクタはトランジスタＱ２のベースに接続され、エミッタは接地端子Ｔｇｎｄに接続され、ベースはトランジスタＱ５のベース及びコレクタに接続されている。トランジスタＱ５、Ｑ６は、カレントミラー回路を構成しており、トランジスタＱ４のコレクタ電流に応じた電流をトランジスタＱ２のベースから引き込む。
【００１２】
抵抗Ｒ１は、トランジスタＱ３のコレクタと接地端子Ｔｇｎｄとの間に接続されている。トランジスタＱ３はＰＮＰトランジスタから構成されている。トランジスタＱ３のエミッタは入力端子Ｔｉｎに接続され、コレクタは抵抗Ｒ１、Ｒ２に接続され、ベースはトランジスタＱ２のコレクタに接続されている。トランジスタＱ３は、トランジスタＱ２のコレクタ電位に応じた電流を抵抗Ｒ１及び抵抗Ｒ２に供給する。なお、トランジスタＱ１、Ｑ３は、トランジスタＱ１のコレクタ電流をＩｏとすると、トランジスタＱ３のコレクタ電流が（Ｉｏ／ｎ）となるように素子の面積が設定されている。
【００１３】
電源回路１０では、トランジスタＱ３のコレクタ電流をＩ−Ｖ変換した電圧が、電流制限回路１５の閾値電圧Ｖｔ＝（Ｒ４／（Ｒ３＋Ｒ４））×Ｖｏｕｔ＋Ｖｂｅ４まで上昇すると、トランジスタＱ４がオンして電流制限がかかる。尚Ｖｂｅ４は、トランジスタＱ４のベース―エミッタ電圧である。
【００１４】
電流制限がかかると、出力電圧Ｖｏｕｔが低下し、トランジスタＱ４のベースに印加される抵抗Ｒ３と抵抗Ｒ４の接続点の電圧（Ｒ４×（Ｒ３＋Ｒ４））×Ｖｏｕｔが低下するため、図４に示すような電流-電圧特性が得られることが期待される。図４は、従来の電源回路の電流−電圧特性を示す図である。
【００１５】
このような図４に示す電流−電圧特性が期待される電流制限回路を有する電源回路は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００２−３０４２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上記従来の電源回路では、出力電圧ＶｏｕｔがＧＮＤ電位まで低下すると、トランジスタＱ４のベース電位がほぼＧＮＤ電位となり、トランジスタＱ４は飽和領域に入る。トランジスタＱ４が飽和領域に入ると、図５に示すような寄生素子Ｑ７がオンとなる。図５は、寄生素子を含む従来の電源回路の一例を示す図である。
【００１８】
この寄生素子Ｑ７がオンとなることで、電源回路１０の電流−電圧特性は、図６に示すようになり、図４に示すような所望の特性を得ることができない。図６は、寄生素子を含む従来の電源回路の電流−電圧特性を示す図である。
【００１９】
本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、所望の電流-電圧特性を得ることが可能な電源回路及び電流制限回路を提供することを目的としている。
【課題を解決するための手段】
【００２０】
本発明は、上記目的を達成すべく、以下の如き構成を採用した。
【００２１】
本発明は、出力電流を制御電流に応じて制限する電流制限回路であって、出力電圧に応じた検出電圧を検出する出力端子と接地端子との間に直列に接続された第一の抵抗（Ｒ３０）と第二の抵抗（Ｒ４０）を含む検出回路（Ｒ３０、Ｒ４０）と、前記検出電圧に応じた制御電流を生成する制御電流生成回路（Ｑ３０、Ｑ４０、Ｑ５０、Ｑ６０）と、を有し、前記制御電流生成回路は、
前記制御電流を流す第一のトランジスタ（Ｑ３０）と、
前記第一のトランジスタ（Ｑ３０）と接続されており、前記出力電流の制限のオン／オフを制御するための第二のトランジスタ（Ｑ４０）と、
前記第二のトランジスタのコレクタが接続されるコレクタ及びベースと、前記接地端子に接続されるエミッタを有する第三のトランジスタ（Ｑ５０）と、
前記第三のトランジスタのコレクタ及びベースが接続されるベースと、前記接地端子に接続されるエミッタを有する第四のトランジスタ（Ｑ６０）と、
前記第二のトランジスタ（Ｑ４０）のベースとエミッタとの間に接続された定電流を発生させる抵抗（Ｒ７０）と、を有し、前記第二のトランジスタ（Ｑ４０）のベースが、前記第一の抵抗（Ｒ３０）と前記第二の抵抗（Ｒ４０）との接続点に接続されている。
【００２２】
また本発明の電流制限回路は、前記制御電流を電圧へ変換する電圧変換用抵抗（Ｒ１０）と、前記電圧変換用抵抗（Ｒ１０）と直列に接続されたダイオード（Ｄ１）とが、前記第一のトランジスタ（Ｑ３０）のコレクタと接地端子（Ｔｇｎｄ）との間に接続されている
本発明は、出力電圧に応じた第一の検出電圧を検出する第一の検出回路（Ｒ５０、Ｒ６０）と、前記第一の検出電圧に応じて出力電圧が一定となるように制御する制御回路（１４０）と、出力電流を制限する電流制限回路（１５０、１５０Ａ）と、を有する電源回路（１００、１００Ａ）であって、
前記電流制限回路（１５０、１５０Ａ）は、
前記出力電圧に応じて第二の検出電圧を検出する出力端子と接地端子との間に直列に接続された第一の抵抗（Ｒ３０）と第二の抵抗（Ｒ４０）を含む第二の検出回路（Ｒ３０、Ｒ４０）と、
前記第二の検出回路（Ｒ３０、Ｒ４０）に応じて制御電流を生成する制御電流生成回路（Ｑ３０、Ｑ４０、Ｑ５０、Ｑ６０）と、を有し、
前記制御電流生成回路は、
前記制御電流を流す第一のトランジスタ（Ｑ３０）と、
前記第一のトランジスタ（Ｑ３０）と接続されており、前記出力電流の制限のオン／オフを制御するための第二のトランジスタ（Ｑ４０）と、
前記第二のトランジスタのコレクタが接続されるコレクタ及びベースと、前記接地端子に接続されるエミッタを有する第三のトランジスタ（Ｑ５０）と、
前記第三のトランジスタのコレクタ及びベースが接続されるベースと、前記接地端子に接続されるエミッタを有する第四のトランジスタ（Ｑ６０）と、
前記第二のトランジスタ（Ｑ４０）のベースとエミッタとの間に接続された定電流を発生させる抵抗（Ｒ７０）と、を有し、前記第二のトランジスタ（Ｑ４０）のベースが、前記第一の抵抗（Ｒ３０）と前記第二の抵抗（Ｒ４０）との接続点に接続されている。
【００２３】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２４】
本発明によれば、所望のフの字特性を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】第一の実施形態の電源回路を説明する図である。
【図２】第二の実施形態の電源回路を説明する図である。
【図３】従来の電源回路一例を示す図である。
【図４】従来の電源回路の電流−電圧特性を示す図である。
【図５】寄生素子を含む従来の電源回路の一例を示す図である。
【図６】寄生素子を含む従来の電源回路の電流−電圧特性を示す図である。
【発明を実施するための形態】
【００２６】
本発明では、電流制限回路の寄生素子がオンとならないようにする。
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図１は、第一の実施形態の電源回路を説明する図である。
【００２７】
本実施形態の電源回路１００は、基準電圧生成回路１１０、バイアス回路１２０、検出回路１３０、制御回路１４０、電流制限回路１５０、電流制御トランジスタＱ１０を含む構成とされている。
【００２８】
基準電圧生成回路１１０とバイアス回路１２０とは、入力端子Ｔｉｎと接地端子Ｔｇｎｄとの間に接続される。検出回路１３０は、抵抗Ｒ５０、Ｒ６０から構成され、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間に接続されて、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間の出力電圧Ｖｏｕｔを分圧する。抵抗Ｒ５０、Ｒ６０により分圧された電圧は、出力電圧Ｖｏｕｔに対応した電圧である。この電圧は、検出電圧Ｖｓとして制御回路１４０に供給される。
【００２９】
制御回路１４０は、差動増幅回路１４１、トランジスタＱ２０から構成される。差動増幅回路１４１の非反転入力端子には、基準電圧生成回路１１０から基準電圧Ｖｒｅｆが印加され、反転入力端子には、検出回路１３０から検出電圧Ｖｓが印加される。
【００３０】
差動増幅回路１４１は、基準電圧Ｖｒｅｆと検出電圧Ｖｓとの差に応じた電流を出力する。差動増幅回路１４１の出力電流は、トランジスタＱ２０のベースに供給される。トランジスタＱ２０は、ＮＰＮトランジスタから構成される。
【００３１】
トランジスタＱ２０のベースには、差動増幅回路１４１及び電流制限回路１５０の出力が供給される。またトランジスタＱ２０のコレクタは、電流制御トランジスタＱ１０及び電流制限回路１５０を構成するトランジスタＱ３０のベースに接続され、エミッタは接地端子Ｔｇｎｄに接続されており、トランジスタＱ２０のコレクタ電流を電圧へ変換（Ｉ−Ｖ変換）する。
【００３２】
トランジスタＱ２０は、差動増幅回路１４１及び電流制限回路１５０の出力に応じて電流制御トランジスタＱ１０及び電流制限回路１４０を構成するトランジスタＱ３０のベース電位を制御する。電流制御トランジスタＱ１０は、ＰＮＰトランジスタから構成される。電流制御トランジスタＱ１０は、エミッタが入力端子Ｔｉｎに接続され、コレクタが出力端子Ｔｏｕｔに接続され、ベースがトランジスタＱ２０のコレクタに接続される。電流制御トランジスタＱ１０は、トランジスタＱ２０のコレクタ電位に応じた電流を入力端子Ｔｉｎから出力端子Ｔｏｕｔに供給する。
【００３３】
電流制限回路１５０は、トランジスタＱ３０〜Ｑ６０、抵抗Ｒ１０、Ｒ２０、Ｒ３０、Ｒ４０、Ｒ７０を含む構成とされている。抵抗Ｒ３０、Ｒ４０は、出力端子Ｔｏｕｔと接地端子Ｔｇｎｄとの間に直列に接続されており、出力電圧Ｖｏｕｔを分圧する。分圧された電圧は、トランジスタＱ４０のベースに供給される。
【００３４】
トランジスタＱ４０は、ＰＮＰトランジスタから構成される。トランジスタＱ４０のベースは抵抗Ｒ３０と抵抗Ｒ４０との接続点と、抵抗Ｒ７０に接続されている。トランジスタＱ４０のエミッタは、抵抗Ｒ２０を介してトランジスタＱ３０のコレクタに接続され、コレクタはトランジスタＱ５０のコレクタ及びベースに接続される。抵抗Ｒ７０は、トランジスタＱ４０のベースとエミッタとの間に接続されている。
【００３５】
トランジスタＱ５０は、ＮＰＮトランジスタから構成される。トランジスタＱ５０のコレクタはトランジスタＱ４０のコレクタに接続され、エミッタは接地端子Ｔｇｎｄに接続され、ベースはトランジスタＱ４０のコレクタ及びトランジスタＱ６０のベースに接続される。
【００３６】
トランジスタＱ６０は、ＮＰＮトランジスタから構成される。トランジスタＱ６０のコレクタはトランジスタＱ２０のベースに接続され、エミッタは接地端子Ｔｇｎｄに接続され、ベースはトランジスタＱ５０のベース及びコレクタに接続されている。トランジスタＱ５０、Ｑ６０は、カレントミラー回路を構成しており、トランジスタＱ４０のコレクタ電流に応じた電流をトランジスタＱ２０のベースから引き込む。
【００３７】
抵抗Ｒ１０は、トランジスタＱ３０のコレクタと接地端子Ｔｇｎｄとの間に直列接続されてある。トランジスタＱ３０はＰＮＰトランジスタから構成されている。トランジスタＱ３０のエミッタは入力端子Ｔｉｎに接続され、コレクタは抵抗Ｒ１０、Ｒ２０に接続され、ベースはトランジスタＱ２０のコレクタに接続されている。トランジスタＱ３０は、トランジスタＱ２０のコレクタ電位に応じた電流を抵抗Ｒ１０及び抵抗Ｒ２０に供給する。尚電流制御トランジスタＱ１０、トランジスタＱ３０は、電流制御トランジスタＱ１０のコレクタ電流をＩｏとすると、トランジスタＱ３０のコレクタ電流が（Ｉｏ／ｎ）となるように素子の面積が設定されている。
【００３８】
電源回路１００では、トランジスタＱ３０のコレクタ電流をＩ−Ｖ変換した電圧Ｖｔが、Ｖｔ＝（Ｒ４０／（Ｒ３０＋Ｒ４０））×Ｖｏｕｔ＋Ｖｂｅ４０の電位まで上昇すると、トランジスタＱ４０がオンして電流制限がかかる。尚Ｖｂｅ４０は、トランジスタＱ４０のベース―エミッタ電圧である。
【００３９】
電流制限がかかると、出力電圧Ｖｏｕｔが低下し、トランジスタＱ４０のベースに印加される抵抗Ｒ３０と抵抗Ｒ４０の接続点の電圧Ｖｂが低下する。
【００４０】
本実施形態では、電圧Ｖｂは、
Ｖｂ＝（Ｒ４０／（Ｒ３０＋Ｒ４０））×（Ｖｏｕｔ＋（Ｒ３０／Ｒ７０）×Ｖｂｅ４０）
である。よって出力圧Ｖｏｕｔ＝０Ｖのとき（出力をショートしたとき）の電圧Ｖｂは、
Ｖｂ＝（（Ｒ３０×Ｒ４０）／（Ｒ３０＋Ｒ４０））×（Ｖｂｅ４０／Ｒ７０）
となる。本実施形態では、トランジスタＱ４０のベースとエミッタとの間の抵抗Ｒ７０により、Ｖｂｅ４０／Ｒ７０の定電流を作り、この定電流を抵抗Ｒ３０と抵抗Ｒ４０の接続点に流すことで、電圧Ｖｂの電位を上げる。電圧Ｖｂの電位が上がれば、寄生素子Ｑ７０のベースの電位が閾値以下となり、オンされることはない。
【００４１】
このように本実施形態では、簡易な構成で寄生素子Ｑ７０がオンされることを防止し、図４に示すような所望の電流−電圧特性を得ることができる。
【００４２】
本実施形態では、ラテラルＰＮＰトランジスタを用いることで、トランジスタの構造を簡素化させることができ、且つラテラルＰＮＰトランジスタで生じる寄生素子Ｑ７０をオフさせることができる。
【００４３】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態は、電流制限回路にトランジスタの温度特性の改善を目的としたダイオードを設けた点のみ第一の実施形態と相違する。よって以下の本発明の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００４４】
図２は、第二の実施形態の電源回路を説明する図である。
【００４５】
本実施形態の電源回路１００Ａは、電流制限回路１５０Ａを有する。本実施形態の電流制限回路１５０Ａは、抵抗Ｒ１０と接地端子Ｔｇｎｄとの間にダイオードＤ１が接続されている。ダイオードＤ１は、トランジスタＱ４０のコレクタ電流Ｉｃ４０の温度補正を行うためのものである。
【００４６】
電流制限回路１５０Ａの電流制限がオンされる閾値電圧Ｖｔは、
Ｖｔ＝（Ｒ４０／（Ｒ４０＋Ｒ３０））×Ｖｏｕｔ＋Ｖｂｅ４０
で決まる。また電流制御トランジスタＱ１０、トランジスタＱ３０により検出される電圧Ｖｔ１は、
Ｖｔ１＝ＶＤ１＋Ｒ１０×Ｉｃ３０
である。尚ＶＤ１は、ダイオードＤ１の順方向電圧であり、Ｉｃ３０はトランジスタＱ３０のコレクタ電流である。
【００４７】
ダイオードＤ１の順方向電圧ＶＤ１と、トランジスタＱ４０のベース―エミッタ電圧Ｖｂｅ４０とは、それぞれがそれぞれの温度特性をキャンセルする。したがって本実施形態では、電流制限回路１５０Ａの温度特性を向上させることができる。
【００４８】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【符号の説明】
【００４９】
１００、１００Ａ  電源回路
１３０  検出回路
１４０  制御回路
１５０、１５０Ａ  電流制限回路
【図１】
0006006913.tif 000002
【図２】
0006006913.tif 000003
【図３】
0006006913.tif 000004
【図４】
0006006913.tif 000005
【図５】
0006006913.tif 000006
【図６】
0006006913.tif 000007