(57)【特許請求の範囲】
【請求項１】
ＦＥＴが形成された窒化物半導体層が上面に形成されたＳｉＣ基板上にＣｕパッドを形成する工程と、
前記Ｃｕパッドを形成する工程の後、前記Ｃｕパッドの上面および側面を覆いＣｕの前記窒化物半導体層への拡散を抑制するバリアを形成する工程と、
前記バリアを覆うように無機絶縁膜を形成する工程と、
前記無機絶縁膜を貫通し前記バリアに接するように配線を形成する工程と、
前記バリアを形成する工程の後、前記ＳｉＣ基板の下面から前記ＳｉＣ基板を上下に貫通し、前記Ｃｕパッドに接するビアホールをドライエッチングにより形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ビアホールを形成する工程は、前記ＳｉＣ基板をフッ素系ガスを用いドライエッチングする工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記Ｃｕパッドを形成する工程の前に、前記窒化物半導体層上全面に絶縁膜を形成する工程と、前記Ｃｕパッドを形成する領域の絶縁膜を除去する工程と、を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にＳｉＣ基板を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ基板は、例えば窒化ガリウム（ＧａＮ）等の窒化物半導体層を形成する基板として用いられる。窒化物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ（Field Effect Transistor）は、高周波かつ高出力で動作するパワー素子として用いられている。基板に表面から裏面に貫通するビアホールを形成し、ビアホールの内面は金属層で被覆する。基板の裏面からビアホールを介し表面のＦＥＴ等の半導体素子に電気的に接続することができる。これにより、半導体素子と電気的に接続する際に寄生インピーダンスを低減させることができる（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８９９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳｉＣ基板には、マイクロパイプとよばれる空洞状の欠陥が存在する。このため、基板の背面からＳｉＣ基板にビアホールを形成する際に、マイクロパイプ周辺ではＳｉＣ基板が早くエッチングされてしまう。これにより、基板の表面に設けられビアホールに露出するパッドの凹凸が大きくなる。場合によってはパッドが貫通してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、パッドの下面の凹凸を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、ＳｉＣ基板と、前記ＳｉＣ基板上に設けられた窒化物半導体層と、前記ＳｉＣ基板および前記窒化物半導体層を貫通し、ドライエッチングにより形成されたビアホールと、前記窒化物半導体層上に設けられ、前記ビアホールに接するＣｕパッドと、前記Ｃｕパッドの上面および側面を覆いＣｕの前記窒化物半導体層への拡散を抑制するバリアと、を具備することを特徴とする半導体装置である。本発明によれば、パッドの下面の凹凸を抑制することができる。
【０００７】
上記構成において、前記バリアは、前記Ｃｕパッドの上面および側面を全て覆っている構成とすることができる。
【０００８】
上記構成において、前記バリアは、ＴｉＷＮ、ＴｉＷ、Ｔａ、ＴａＮ、Ｐｔまたは、Ｎｉである構成とすることができる。
【０００９】
上記構成において、前記ビアホールに埋め込まれ、前記Ｃｕパッドに接する下面金属層を具備する構成とすることができる。
【００１１】
本発明は、窒化物半導体層が上面に形成されたＳｉＣ基板上にＣｕパッドを形成する工程と、前記Ｃｕパッドを形成する工程の後、前記Ｃｕパッドの上面および側面を覆いＣｕの前記窒化物半導体層への拡散を抑制するバリアを形成する工程と、前記バリアを形成する工程の後、前記ＳｉＣ基板の下面から前記ＳｉＣ基板を上下に貫通し、前記Ｃｕパッドに接するビアホールをドライエッチングにより形成する工程と、を含むことを特徴とする半導体装置の製造方法である。本発明によれば、パッドの下面の凹凸を抑制することができる。
【００１２】
上記構成において、前記ビアホールを形成する工程は、前記ＳｉＣ基板をフッ素系ガスを用いドライエッチングする工程を含む構成とすることができる。
【００１３】
上記構成において、前記Ｃｕパッドを形成する工程の前に、前記窒化物半導体層上全面に絶縁膜を形成する工程と、前記Ｃｕパッドを形成する領域の絶縁膜を除去する工程と、を含む構成とすることができる。
【発明の効果】
【００１４】
本発明によれば、パッドの下面の凹凸を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、比較例に係る半導体装置の断面図である。
【図２】図２は、パッドの膨れを示す断面図である。
【図３】図３は、実施例１に係る半導体装置の断面図である。
【図４】図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す図（その１）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す図（その２）である。
【図６】図６（ａ）から図６（ｃ）は、実施例１に係る半導体装置の製造方法を示す図（その３）である。
【図７】図７は、実施例１に係る半導体装置の製造方法を示す図（その４）である。
【発明を実施するための形態】
【００１６】
以下、図面を参照し、本発明の実施例について説明する。
【実施例１】
【００１７】
図１は、比較例に係る半導体装置の断面図である。ＳｉＣ基板１０には、多数のマイクロパイプ４０が存在する。ＳｉＣ基板１０上に窒化物半導体層１２が形成されている。窒化物半導体層１２上にパッド１３が形成されている。パッドは例えばＳｉＣ基板１０側からＴｉＷおよびＡｕ、またはＮｉおよびＡｕである。パッド１３以外の窒化物半導体層１２上には無機絶縁膜２２が形成されている。パッド１３を覆うように無機絶縁膜２４が形成されている。無機絶縁膜２２および２４は、例えば窒化シリコン膜である。無機絶縁膜２４には開口が設けられ、開口内のパッド１３上面および無機絶縁膜２４上に配線２６が形成されている。配線は例えば、Ａｕである。配線２６を覆うようにパッシベーション膜３０が形成されている。パッシベーション膜３０は例えば窒化シリコンである。ＳｉＣ基板１０および窒化物半導体層１２には、上下に貫通する（すなわち下面からパッド１３まで貫通する）ビアホール２０が形成されている。ビアホール２０の内面には下面金属層１８が形成されている。下面金属層１８はパッド１３と接触している。下面金属層１８は、例えばＳｉＣ基板１０側からＮｉおよびＡｕである。
【００１８】
図１のように、ＳｉＣ基板１０とパッド１３とのエッチング選択比が大きくない場合、ＳｉＣ基板１０をエッチングしビアホール２０を形成する際に、パッド１３がエッチングされ孔４２が形成されてしまう。これは、マイクロパイプ４０周辺のＳｉＣ基板厚が薄い場合、またはマイクロパイプ４０によってＳｉＣ基板１０が貫通している場合、マイクロパイプ４０周辺のエッチング量が局所的に大きくなるためである。
【００１９】
図２は、パッドの膨れを示す断面図である。パッド１３に貫通する孔４２に空気またはめっき液等が残留すると、熱処理時に、めっき液等が膨張し、図２のように、配線２６が膨れてしまう（領域４４）。
【００２０】
上記問題を解決する実施例１について説明する。図３は、実施例１に係る半導体装置の断面図である。窒化物半導体層１２上に、ビアホール２０に接するＣｕパッド１４が形成されている。Ｃｕパッド１４は、例えばＴｉ層を密着層とし、Ｔｉ層上にＣｕ層が形成されている。Ｔｉ層の膜厚は、例えば、１０ｎｍ、Ｃｕ層の膜厚は例えば１００ｎｍである。Ｃｕパッド１４の上面および側面を覆いバリア１６が形成されている。バリア１６は、Ｃｕの拡散を抑制する機能を有し、例えば、ＴｉＷＮ、ＴｉＷ、Ｔａ、ＴａＮ、Ｐｔまたは、Ｎｉである。窒化物半導体層１２上には、ソース電極３２、ゲート電極３４およびドレイン電極３６を有するＦＥＴが形成されている。その他の構成は、図１と同じであり説明を省略する。
【００２１】
Ｃｕは、ＳｉＣ基板１０をエッチングする際の選択比が、Ｎｉ等に比べ非常に大きい。よって、実施例１では、図1のように、パッドに孔が形成されることを抑制できる。また、Ｃｕは、窒化物半導体層１２に拡散するとドナーとなる。また、Ａｕ等と共晶しやすい。実施例１によれば、バリア１６がＣｕパッド１４の上面および側面を覆っているため、Ｃｕの窒化物半導体層１２への拡散を抑制できる。また、Ｃｕパッド１４と配線２６との反応を抑制できる。バリア１６は、Ｃｕパッド１４の上面および側面を全て覆っていることが好ましい。
【００２２】
また、窒化物半導体層１２およびソース電極３２、ゲート電極３４およびドレイン電極３６は、Ｃｕパッド１４を除き無機絶縁膜２４に覆われている。これにより、Ｃｕが窒化物半導体層１２に拡散することを抑制できる。また、ソース電極３２、ゲート電極３４およびドレイン電極３６にＣｕが付着することを抑制できる。
【００２３】
図４（ａ）から図７は実施例１に係る半導体装置の製造方法を示す図である。図４（ａ）を参照に、ＳｉＣ基板１０上に窒化物半導体層１２を形成する。窒化物半導体層１２として、ＡｌＮバッファ層、ＧａＮチャネル層、ｎ型ＡｌＧａＮ電子供給層およびｎ型ＧａＮキャップ層が順次形成されている。窒化物半導体層１２上に無機絶縁膜２２を形成する。無機絶縁膜２２は、例えば窒化シリコン膜であり、ＣＶＤ（Chemical Vapor Deposition）法を用い形成される。無機絶縁膜２２の一部を除去し、ソース電極およびドレイン電極（不図示）を形成する。無機絶縁膜２２上に開口５２を有するフォトレジスト５０を形成する。フォトレジスト５０をマスクに無機絶縁膜２２をエッチングする。
【００２４】
図４（ｂ）のように、フォトレジスト５０を剥離する。２層フォトレジスト５４を形成する。シード層１５として、例えば膜厚が１０ｎｍのＴｉおよび膜厚が１０ｎｍのＣｕを蒸着する。図４（ｃ）のように、リフトオフする。シード層１５が露出する開口５３を有するフォトレジスト５４を形成する。開口５３内に膜厚が５００ｎｍのＣｕを無電解めっきする。これにより、窒化物半導体層１２上にＣｕバッド１４が形成される。図４（ｃ）以降、シード層の図示は省略する。なお、図４（ｂ）において、蒸着したＣｕ膜の膜厚でＳｉＣ基板１０のエッチングストッパとして十分機能する場合は、図４（ｃ）のめっきは行なわなくてもよい。
【００２５】
図５（ａ）のように、フォトレジスト５４を剥離する。Ｃｕパッド１４が露出する開口５５を有するフォトレジスト５６を形成する。熱処理することにより、フォトレジスト５６に丸みを持たせる。バリア１６として、例えばＴｉＷをスパッタする。図５（ｂ）のように、Ｃｕパッド１４上を覆うようにフォトレジスト５８を形成する。Ｃｕパッド１４の上面および側面を除きバリア１６をエッチングする。このとき、フォトレジスト５６に丸みを持たせてあるため、バリア１６のバリが形成されない。図５（ｃ）のように、フォトレジスト５６および５８を剥離する。
【００２６】
図６（ａ）を参照し、無機絶縁膜２２の一部を除去し、ゲート電極（不図示）を形成する。全面に無機絶縁膜２４を形成する。無機絶縁膜２４にコンタクトホールを形成する。コンタクトホールを介しバリア１６に接するように配線２６を形成する。配線２６は、例えば、バリア１６側からＴｉＷおよびＡｕで形成される。配線２６上全面にパッシベーション膜３０を形成する。
【００２７】
図６（ｂ）のように、ＳｉＣ基板１０の下面に、Ｃｕパッド１４の下方に開口６１を有するようにマスク６０を形成する。マスクは例えばＮｉを用いる。図６（ｃ）のように、マスク６０をマスクにＳｉＣ基板１０をドライエッチングする。これにより、Ｃｕパッド１４に接するビアホール２０が形成される。エッチングは例えばフッ素系エッチングガスを用いる。フッ素系エッチングガスは、ＣＦ４、ＣＨＦ３またはＳＦ６等を含む。例えばＳＦ６とＯ２の混合ガスを用いる。エッチング装置としては高フプラズマ密度が形成可能なＩＣＰ（誘導結合型プラズマ）エッチング装置を用いる。これにより、ＳｉＣ基板１０を高速にエッチングすることができる。さらに、ＳＦ６とＯ２の混合ガスを用いた場合、ＣｕとＳｉＣの選択比は１：１０００以上とが大きいため、ＳｉＣ基板１０内にマイクロパイプ４０が存在しても、Ｃｕパッド１４の下面には小さな凹部４６が生じるのみである。その後、マスク６０を剥離する。
【００２８】
図７のように、ビアホール２０に埋め込まれ、Ｃｕパッド１４に接する下面金属層１８をスパッタ法およびめっき法を用い形成する。下面金属層１８は、例えばＴｉＷＮからなるバリア層およびＡｕからなるめっき層を含む。バリア層は、ＣｕとＡｕとの共晶反応を抑制する機能を有し、ＴｉＷＮ以外にも、ＴｉＷ、Ｔａ、ＴａＮ、Ｐｔまたは、Ｎｉを用いることができる。以上により、実施例１に係る半導体装置が完成する。
【００２９】
実施例１によれば、図６（ｃ）のように、ビアホール２０形成時に、Ｃｕパッド１４の下面に形成される凹凸が抑制される。よって、例えば図２のような配線２６の膨れを抑制できる。
【００３０】
また、Ｃｕパッド１４を形成する工程の前に、図４（ａ）のように、窒化物半導体層１２上全面に無機絶縁膜２２を形成する。Ｃｕパッド１４を形成する領域の無機絶縁膜２２を除去する。図４（ｂ）および図４（ｃ）のように、Ｃｕパッド１４を形成する工程においては、無機絶縁膜２２を除去した領域にＣｕパッド１４を形成する。このように、Ｃｕパッド１４を形成する前に窒化物半導体層１２上全面に無機絶縁膜２２を形成することにより、Ｃｕパッド１４を形成する工程において、Ｃｕが窒化物半導体層１２に拡散することを抑制できる。なお、窒化物半導体層１２上全面に形成する絶縁膜は有機絶縁膜でもよいが、Ｃｕが拡散しないような緻密な膜とするため、無機絶縁膜であることが好ましい。
【００３１】
実施例１において、半導体層として窒化物半導体層１２を例に説明したが、他の半導体層を用いることができる。ＳｉＣ基板１０上に形成可能な半導体層としては、窒化物半導体層１２であることが好ましい。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＡｌＩｎＧａＮ等である。
【００３２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３３】
１０        ＳｉＣ基板
１２        半導体層
１４        Ｃｕパッド
１６        バリア
１８        下面金属層
２０        ビアホール
２４        無機絶縁膜
【図１】
0005952998.tif 000002
【図２】
0005952998.tif 000003
【図３】
0005952998.tif 000004
【図４】
0005952998.tif 000005
【図５】
0005952998.tif 000006
【図６】
0005952998.tif 000007
【図７】
0005952998.tif 000008