(57)【特許請求の範囲】
【請求項１】
少なくとも１つのカットオフ周波数によって定義されるＨＲ−Ｓｉシリコン技術におけるフィルタリング回路であって、
フィルタ処理される信号を受信する入力端子と、
フィルタ処理された信号を供給する出力端子と、
前記入力端子と前記出力端子との間にある複数の結合インダクタの直列接続と、
第１の接地点へ接続される第１の端部及び第２の接地点へ接続される第２の端部を有する第１の接地ラインと、
第３の接地点へ接続される第１の端部を有する第３の接地ラインと、該第３の接地ラインから分断された、第４の接地点へ接続される第１の端部を有する第４の接地ラインとを有する第２の接地ラインと
を有し、
前記第１の接地ラインは、１以上のＬ／Ｃ共振素子によって前記複数の結合インダクタの直列接続の間の１以上の第１の接続点へ接続され、前記第２の接地ラインは、前記第３の接地ラインの第２の端部及び前記第４の接地ラインの第２の端部の夫々を１以上の更なるＬ／Ｃ共振素子によって前記複数の結合インダクタの直列接続の間の１以上の第２の接続点へ接続され、
前記第１の接地点と前記第２の接地点との間において直列に、前記第１の接続点へ接続される前記第１の接地ライン上の点によって分けられる区間ごとに誘導素子が形成され、前記第３の接地点と前記第３の接地ラインの第２の端部との間において前記第３の接地ライン上に誘導素子が形成され、前記第４の接地点と前記第４の接地ラインの第２の端部との間において前記第４の接地ライン上に誘導素子が形成され、
前記第１の接地点と前記第１の接続点へ接続される前記第１の接地ライン上の点との間、及び前記第２の接地点と前記第１の接続点へ接続される前記第１の接地ライン上の点との間の夫々の区間に形成される誘導素子と直列に、該誘導素子とともに、前記フィルタリング回路によって拒絶されるべきバンドの可能な限り近くにある周波数で共振する容量素子が挿入され、前記第３の接地ラインの第２の端部に接続されるＬ／Ｃ共振素子の容量及び前記第４の接地ラインの第２の端部に接続されるＬ／Ｃ共振素子の容量は、前記第３の接地ライン上及び前記第４の接地ライン上に形成される夫々の誘導素子とともに、拒絶されるべきバンドの可能な限り近くにある周波数で共振するよう選択される、フィルタリング回路。
【請求項２】
前記容量素子は、前記第１の接地点、前記第２の接地点、前記第３の接地点及び前記第４の接地点の夫々に接続される容量である、
請求項１に記載のフィルタリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＲ−Ｓｉ（高抵抗シリコン（High  Resistance  Silicon））技術等の技術におけるフィルタリング回路の実装に関する。それは、特に、例えば、携帯電話機のためのＧＳＭ及びＵＭＴＳ規格並びにＴＶ受信のためのＤＶＢ−ＨＴ規格に適用するマルチスタンダード端末に関連する。
【背景技術】
【０００２】
そのようなフィルタリング回路の一例は、１１個の極と５個の伝達零点とを有する疑似楕円型の基本ローパスフィルタである。かかる回路は、バンド［４６２〜８６２］ＭＨｚに位置しているＤＶＢ−Ｔ信号が通過すること可能にするとともに、バンド［８９０〜９１５］ＭＨｚに分布するＧＳＭ伝送バンドを拒絶することができる。
【０００３】
このようなフィルタリング回路が図１に示されている。回路は対称である。結果として、対称に位置する素子は同じ値を有する。回路は：
・  入力ポートＰ１と出力ポートＰ２との間に直列に接続されている値Ｌｓ１、Ｌｓ２、Ｌｓ３の結合インダクタンスＬ１〜Ｌ６と、
・  結合インダクタンスＬ１〜Ｌ６の接続点Ａ１〜Ａ５と接地との間に並列接続されている値Ｌｒ１／Ｃｒ１、Ｌｒ２／Ｃｒ２、Ｌｒ３／Ｃｒ３のＬ／Ｃ直列共振素子と
を有する。インダクタンスＬ１及びＬ２の接続点Ａ１と接地との間には、第１の共振素子Ｌｒ１／Ｃｒ１が接続されている。点Ａ２と接地との間には、第２の共振素子Ｌｒ２／Ｃｒ２が接続されており、点Ａ３と接地との間には、第３の共振素子Ｌｒ３／Ｃｒ３が接続されている。対称的に、点Ａ４と接地との間には、共振素子Ｌｒ２／Ｃｒ２が接続されており、点Ａ５と接地との間には、共振素子Ｌｒ１／Ｃｒ１が接続されている。これらのＬ／Ｃ直列素子は、フィルタの選択性を高めるようカットオフ周波数の直ぐ隣において伝達零点を作り出す。
【０００４】
しかし、典型的な実施形態に従って、フィルタを構成するよう、ディスクリートＬＣ部品が使用され、ＦＲ−４型の安価な基板上に載置され、この基板の下側は接地面の役割を果たし、それらの部品の接地は金属ホールを用いてなされる。
【０００５】
ＲＦ素子の接地は決して完全ではなく、このような不完全さは寄生インダクタンスによるファーストオーダー（first  order）にモデル化され得ることが当業者に知られている。金属ホールを介した接地に関連して、このインダクタンスの値は、特に、ホールの直径及びその深さに依存する。このような接地寄生インダクタンスは機能の性能を著しく劣化させることがあり、その場合に、それらを考慮して、設計を再最適化することによってそれらを補償することが必要である。従って、図１のフィルタリング回路の場合においては、接地寄生インダクタンスの最小化は、金属ホールを介して回路の下側接地面にＬ／Ｃ直列共振素子を直接接続することで得られる。
【０００６】
ＨＲ−Ｓｉ技術は、今日、自己インダクタンス等の受動機能の組み込みのために幅広く用いられており、容量及び抵抗は、費用の段階で顕著な性能を有して、例えばフィルタ、バラン、ミキサ及びインピーダンス変圧器等の設計されるべき完全な機能を可能にする。また、それは、ＳＩＰ（システム・イン・パッケージ（System-In-Package））として知られる技術においてシステムの統合を可能にする。その場合に、ＨＲ−Ｓｉ技術は、ＲＬＣ素子を組み込む働きのみならず、システムを構成する様々な集積回路をサポートしてインターフェースをとる働きもする。
【０００７】
そのような性能は、通常１０００Ω・ｃｍの高抵抗シリコン（ＨＲ−Ｓｉ）の使用により可能にされる。このような構成は、下側に相当する一方の側において金属化されている、通常厚さが３００μｍあり且つ誘電率が約１１．７である基板ＨＲ−Ｓｉの第１層を有する。上側に相当する他方の側の上には、金属導体の２つの層が重ねられている。第１の金属層と第２の上位層との間には、例えばＳｉＯ２に基づく絶縁層が配置されている。この構成は、第２の上位層においてＭＩＭ（金属−絶縁−金属（Metal-Isolation-Metal））容量及びコイルインダクタンスが実装されることを可能にする。２つの層は金属交差により接続されている。第２の金属層の上側には、不動態化層（例えば、有機ポリマーＢＣＢ（ベンゾシクロブテン）の層）が配置されている。
【０００８】
しかし、現在の技術では、金属交差が第１の金属層と接地面を構成するＨＲシリコンの下側との間に生成されることは可能でない。従って、ＬＣ素子が直接に、すなわち、短絡経路によって、接地へ接続されることはできない。
【０００９】
この制限は、寄生素子が何ら解決手段なしにフィルタに対する理想的な応答を完全に悪化させ変性させうるために、複雑な機能、例えば、接地されるべき複数の素子を含む高次フィルタの場合に、設計上の問題をもたらす。
【００１０】
図２は、上述される先行技術に従う、ＨＲ−Ｓｉ技術における高抵抗シリコンでの受動フィルタの実施形態の断面図を示し、図３は、そのような低域通過フィルタの回路図を示す。この標準的なフィルタは、入力ポートＰ１と出力ポートＰ２との間に、容量Ｃｒ１、Ｃｒ２、Ｃｒ３及びインダクタンスＬｒ１、Ｌｒ２、Ｌｒ３によって表され且つ値Ｌｓ１、Ｌｓ２、Ｌｓ３の結合インダクタンスと寄生接地ラインＭ１、Ｍ２との間に並列に挿入されているＬ／Ｃ直列部品を有する。夫々接地点Ｇｒ１、Ｇｒ２及びＧｒ３、Ｇｒ４の間にある寄生接地ラインＭ１、Ｍ２は、インダクタンスＬｍ１、Ｌｍ２、Ｌｍ３、Ｌｍ４によってモデル化されている。
【００１１】
従って、図４に表されている当該フィルタからの伝達における応答は、カットオフ周波数のシフトのみならず、伝達零点も示す。カットオフ周波数を越えた減衰は、他方では、理想的なフィルタと比べて大幅に低い。そのような低下は、それらの接地寄生インダクタンスの存在に起因する。
【００１２】
測定の場合には、テスト点が使用される。それらの点は、図２に示される回路上で、入力又は出力ライン上のセントラルコア及び接地ラインの端部における関連する接地点とされる。
【００１３】
このようにして、共振素子Ｌｒ１／Ｃｒ１、Ｌｒ２／Ｃｒ２及び特にＬｒ３／Ｃｒ３は、もはや最短の接地点へと調整され得ない。従って、図２に示される、無視できない長さの、それらの寄生接地ラインＬｍ１、Ｌｍ２、Ｌｍ３、Ｌｍ４は、フィルタの応答を大いに変更し、補償するのが困難である。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】Ｍ．Ｌ．ＧＲＩＭＡ、「Conception  d’un  recepteur  radiofrequence  en  technologie  integree  pour  les  systemes  de  radioastronomie  du  futur」（将来の電波天文システムのための集積技術における無線周波数受信器の設計）、２００７年１２月、オルレアン大学（仏）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、鉛直方向の接地交差が発生されないＨＲ−Ｓｉ技術又はその他技術において設計される場合に上記のような構成要素の接地の問題に対処する。
【００１６】
先行技術において知られている様々な解決法が、上記問題を解消すべく提案されている。一般的な解決法は、伝達基板の接地面上にＨＲ−Ｓｉ技術における回路を載置し、複数の点において寄生接地ラインをこの面に接続することである。この解決法は、図５に表される回路によって例示される。図５は、接地寄生インダクタンスの影響が制限されることを可能にする接地面へ接地ラインを接続する、接地配線として知られる複数の配線を示す。ＨＲ−Ｓｉ技術における回路は、フリップチップモードにおいて実装されてもよい。その場合に、回路は、伝達回路上に戻され、ボールにより回路に接続される。フィルタの的確な接地を確かにするよう、多数のボールがここでも必要とされる。
【００１７】
先行技術で知られる他の解決法は、差動モードにおいてフィルタを設計することである。この解決法は、接地を基準としたフィルタを差動モードにおける回路に変形することから成る。差動フィルタは、この場合に、全体的な接地ラインより成る対称軸に従う非差動フィルタの複製から得られる。その一例は、Ｍ．Ｌ．ＧＲＩＭＡ、「Conception  d’un  recepteur  radiofrequence  en  technologie  integree  pour  les  systemes  de  radioastronomie  du  futur」（将来の電波天文システムのための集積技術における無線周波数受信器の設計）、２００７年１２月、オルレアン大学（仏）で与えられている。この解決法は、構成要素、ひいてはシリコン表面が２倍になるという大きな欠点を提示することは、明らかである。更に、それは、差動モードからの信号を非差動モードに変換するために変圧器の使用を必要とする。
【課題を解決するための手段】
【００１８】
本発明は、上記の問題に対する他の解決法を提案する。
【００１９】
それは、少なくとも１つのカットオフ周波数によって定義されるＨＲ−Ｓｉシリコン技術におけるフィルタリング回路であって、フィルタ処理される信号を受信する入力端子と、フィルタ処理された信号を供給する出力端子と、端部が第１の接地点及び第２の接地点に接続されている第１の接地ラインと、端部が第３の接地点及び第４の接地点に接続されている第２の接地ラインと、前記入力端子と前記出力端子との間に直列に接続されている複数の結合インダクタンスとを有するフィルタリング回路より成る。並列に接続された複数のＬ／Ｃ共振素子は、結合インダクタの介在を介して、一方の端部を介して前記第１の接地ライン及び前記第２の接地ラインの一方へ結合され、他方の端部を介して前記第１の接地ラインと前記第２の接地ラインとの間に接続されて、伝達零点を生じさせる。
【００２０】
前記第１の接地ライン及び前記第２の接地ラインの夫々は誘導素子を形成し、当該回路は、前記誘導素子の少なくとも一部と直列な容量素子を有し、該容量素子の値は、直列な前記誘導素子及び前記容量素子の共振周波数がバンド幅の外にある周波数に対応するように選択される。
【００２１】
望ましくは、前記容量素子は前記第１の接地ライン及び前記第２の接地ラインに接続される容量である。
【００２２】
本発明の変形例に従って、ＬＣ共振回路は、前記第１の接地ライン及び前記第２の接地ラインの一方又は他方に公平に接続可能であり、前記容量素子は、誘導素子を形成する接地ラインの値に適応する。
【００２３】
望ましくは、フィルタリング回路は、ＨＲ−Ｓｉ技術において製造される。
【００２４】
本発明は、接地ラインの悪影響を無効にすることができる回路を提供するという利点を有し、結果として、理想的なフィルタの応答が保たれることを可能にする。本発明に従うフィルタ回路は接地点をほんの４つしか有さず、結果として、他の簡易化された機能への相互接続と、組み立て及び集積の費用の削減とを可能にする。接地ラインの配置が削減されると、他の機能の集積のためのＨＲ−Ｓｉ回路上の余地を解放することができる。本発明は、センサによるウェハー上のフィルタの直接的な試験と、フィルタの最終のサイズに対する性能の確認とを可能にする。本発明に従う回路の費用及びサイズは著しく低減される。
【図面の簡単な説明】
【００２５】
【図１】１１個の極を備えた疑似楕円型のローパスフィルタを示す。
【図２】ＨＲ−Ｓｉ高抵抗シリコン技術におけるフィルタの実施形態の上面図を示す。
【図３】接地寄生インダクタンスを含むローパスフィルタ回路を示す。
【図４】接地寄生インダクタンスを有するフィルタの伝達における応答を、理想的なフィルタの応答と比較して示す。
【図５】接地配線を含むＨＲ−Ｓｉ高抵抗シリコン技術におけるフィルタの実施形態の上面図を示す。
【図６】本発明に従うローパスフィルタの回路を示す。
【図７】図６のフィルタの伝達ｄＢ（Ｓ（３，４））及び反射ｄＢ（Ｓ（４，４））における応答を、理想的なフィルタの伝達における応答と比較して示す。
【図８】ＨＲ−Ｓｉ高抵抗シリコンにおける本発明に従うフィルタ実施形態の上面図を示す。
【図９】接地配線を含むＨＲ−Ｓｉ高抵抗シリコン技術における本発明に従うフィルタの実施形態の上面図を示す。
【発明を実施するための形態】
【００２６】
上記の特徴及び利点並びにその他は、添付の図面を参照して以下の記載を読むことで、より明らかになるであろう。
【００２７】
記載を簡単にするために、同じ参照符号は、同じ機能を果たす要素を示すよう以降の図面においても使用される。
【００２８】
このように、本発明の考えは、接地ラインとともに共振に関与する容量を導入することによって接地ラインの悪影響を補償して、電気的な視点からそれらを透明化することである。同じ目的のために、シリコン回路の抵抗を接地する他の方法も提案される。提案される新しいフィルタリング回路、及び関連するシリコン回路は、以下で詳細に記載される。シミュレーションされた性能は、同じように、当該コンセプトの証明として示される。
【００２９】
図５は、本発明に従う、次数１１のローパスフィルタ回路を示す。それは、上述されたローパスフィルタに関連するが、本発明の原理は、シリコン回路上に設計される全ての他のフィルタ又は受動回路に当てはまる。
【００３０】
このフィルタは対称であり、対称に位置する素子は同じ値を有する。フィルタは、図１に関して記載されたフィルタと同じく、入力ポートＰ１と出力ポートＰ２との間に直列に接続されている結合インダクタンスＬ１〜Ｌ６と、結合インダクタンスの接続点Ａ１〜Ａ５と接地ラインＭ１及びＭ２との間に適用されるＬＣ直列共振素子とを有する。しかし、図３の回路に関して、共振素子Ｌｒ３／Ｃｒ３は目下同じ接地ラインと２つの共振素子Ｌｒ２／Ｃｒ２とに接続されることが知られている。この配置は、接地寄生インダクタンスの値を小さくすることができる。
【００３１】
第１の接地ラインＭ１は、接地配線の介在によって接地面に接続される２つの接地点Ｇｒ１、Ｇｒ２に接続されている。同様に、第２の接地ラインＭ２は、接地配線の介在によって接地面に接続される２つの接地点Ｇｒ３、Ｇｒ４に接続されている。接地ライン区間は、インダクタンスＬｍ１、Ｌｍ２、Ｌｍ３によって表される寄生誘導素子を形成する。
【００３２】
本発明に従って、容量Ｃｍ１は、フィルタの全ての素子を接地に戻す寄生インダクタンスＬｍ２の夫々と直列に挿入された。この容量の値は、拒絶されるべきＧＳＭバンドの可能な限り近くにある周波数でＬｍ２と共振するように、計算される。例えば、例として、以下の誘導及び容量素子の値：
結合インダクタンス：Ｌｓ１＝２．７ｎＨ、Ｌｓ２＝１０ｎＨ、Ｌｓ３＝９．１ｎＨ
Ｌ／Ｃ直列素子：Ｌｒ１＝１２ｎＨ、Ｌｒ２＝７．５ｎＨ、Ｌｒ３＝７．５ｎＨ、Ｃｒ’１＝２．１ｐＦ、Ｃｒ２＝３．４ｐＦ、Ｃｒ３＝３．５ｐＦ
によれば、寄生インダクタンスＬｍ２が１ｎＨであるとして、Ｃｍ１は、１．０１ＧＨｚで共振を有するように２５ｐＦで固定される。従って、フィルタの選択にとって重要である当該周波数では、Ｃｍ１と直列なＬｍ２の等価インピーダンスは零であり、入力／出力接地は共振器Ｌｒ２／Ｃｒ２の端部で返される。ラインＬｍ２の悪影響はこのようにして無効にされる。
【００３３】
本発明の変形例に従って、容量は、フィルタの素子を接地に戻す寄生インダクタンスＬｍ１の夫々と直列に挿入された。この容量の値は、第１の共振器の容量Ｃｒ１の値と一体化され、第１の素子の容量は、この等価なものＣｒ’１によって置換される。例えば、寄生インダクタンスＬｍ１が０．３ｎＨであるとすると、２．１ｐＦのＣｒ’１の値が許容可能である。
【００３４】
有利に、第３の共振器Ｌｒ３／Ｃｒ３は第２の共振器Ｌｒ２／Ｃｒ２と同じ接地ラインＭ２に接続されることが分かる。この性質は、接地寄生インダクタンスの値Ｌｍ３が容量Ｃｍ１によって補償されることも可能にする。例えば、回路は、０．５ｎＨの等価な寄生インダクタンスＬｍ３との１．０１ＧＨｚでの共振を有するよう平衡状態とされる。
【００３５】
次いで、本発明は、寄生インダクタンスＬｍ２と直列に、対応する接地点に接続される容量Ｃｍ１を導入することから成り、これにより、それらの素子の組は接地に戻される。
【００３６】
本発明の変形例は、２つのインダクタンスＬｍ３の値を考慮することによって、Ｌｒ３／Ｃｒ３の値を再最適化することから成り、それにより、共振器は最初に望まれる周波数で共振する。
【００３７】
図７に示されるように、理想的な解決法の応答と比較される伝達における応答は、新しい回路が寄生接地ラインの影響を無効にすることをうまく成し遂げることを示すことが分かる。反射における応答は、更に、フィルタが適切に適応されたままであることを示す。
【００３８】
図８及び図９は、ＨＲ−Ｓｉシリコンにおける回路の可能な設計を示す。図８において、図２と比較して、容量Ｃｍ１及びＣｍ２は、値がＬｍ２である接地寄生インダクタンスの端部に加えられ、接地点Ｇ１、Ｇｒ２と接続されている。接地寄生インダクタンスＬｍ１と直列に等価容量Ｃｒ’１が接続されている。値がＬｍ３である接地寄生インダクタンスは、第３の共振器の容量Ｃｒ３と、第２の共振器を夫々形成する２つの容量Ｃｒ２の夫々とに接続されて示されている。この回路の他の設計が考えられてよく、該回路に関し、接地寄生インダクタンスが容量素子によって補償される。図８から分かるように、フィルタは、図４によって表される従来の解決法によって必要とされる数の多さに代えて、接地配線を介して４つの接地点Ｇｒ１、Ｇｒ２、Ｇｒ３及びＧｒ４から接地面への接続（すなわち、入力アクセスで２つ及び出力アクセスで２つ）しか必要としない。
【００３９】
本発明の第２の実施形態は図１０及び図１１に示されている。図１０は、入力ポートＴｅｒｍ１と出力ポートＴｅｒｍ２との間に直列に接続されている結合素子Ｌｓ１、Ｃｓ１、Ｌｓ２、Ｃｓ２を有する次数７のローパスフィルタを示す。値Ｌｐ１／Ｃｐ１、Ｌｐ２／Ｌｐ２に並列な共振素子は、接地ラインの結合素子の接続点の間に並列に接続されている。上述されたように、接地ラインは、インダクタンスＬｍ１、Ｌｍ２、Ｌｍ３によって表される寄生誘導素子を形成する。本発明に従って、容量Ｃｍ１は、誘導素子Ｌｍ１と直列に接続され（Ｃｍ２はＬｍ２に直列に接続される。）、素子の組を接地に戻す。容量Ｃｍ１及びＣｍ２の値は、夫々の容量が、拒絶されるべき周波数に最も近い周波数で、その容量と接続されている接地直列インダクタンスと共振するように計算される。ここでＬｍ１及びＬｍ２と比較して低い値は、フィルタの応答に対してほとんど現れない。
【００４０】
図１０のフィルタにより得られる伝達及び反射における応答は、図１１に表されている。伝達における応答は、明らかに、２つの容量Ｃｍ１及びＣｍ２の付加によりバンド幅の一部分及び他の部分において生じる伝達零点を示す。ここで、その場合に、容量の付加による接地ラインの悪影響の補償が実証される。このことは、非常に低い挿入損失がフィルタのバンド幅において保たれることを可能にするのみならず、増大された周波数選択性が得られることも可能にする。
【図１】
0005999900.tif 000002
【図２】
0005999900.tif 000003
【図３】
0005999900.tif 000004
【図４】
0005999900.tif 000005
【図５】
0005999900.tif 000006
【図６】
0005999900.tif 000007
【図７】
0005999900.tif 000008
【図８】
0005999900.tif 000009
【図９】
0005999900.tif 000010
【図１０】
0005999900.tif 000011
【図１１】
0005999900.tif 000012