(57)【特許請求の範囲】
【請求項１】
主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、
前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、
前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であり、
前記曲率半径が０超の角部は、前記凹凸構造Ａの前記凸部頂部が平坦なテーブルトップ構造であり、前記テーブルトップの大きさが１００ｎｍ以下であること
を特徴とするＬＥＤ用パタンウェハ。
【請求項２】
主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、
前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、
前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であり、
前記凹凸構造Ａの前記凸部頂部の上面が、曲面より構成されること
を特徴とするＬＥＤ用パタンウェハ。
【請求項３】
前記凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌを更に具備することを特徴とする請求項１又は請求項２記載のＬＥＤ用パタンウェハ。
【請求項４】
前記凹凸構造Ｌは、第１の平均間隔（ＰＬ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ａは、前記凹凸構造Ｌを構成する前記凸部及び前記凹部の少なくとも一方の表面上に設けられ、第２の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成されると共に、前記第１の平均間隔（ＰＬ）と前記第２の平均間隔（ＰＡ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることを特徴とする請求項３記載のＬＥＤ用パタンウェハ。
【請求項５】
前記凹凸構造Ｌを構成する複数の前記凸部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凹部の底部に前記凹凸構造Ａを構成する複数の前記凸部又は前記凹部が設けられていることを特徴とする請求項４記載のＬＥＤ用パタンウェハ。
【請求項６】
前記凹凸構造Ｌを構成する複数の前記凹部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凸部の頂部に前記凹凸構造Ａを構成する複数の前記凸部又は前記凹部が設けられることを特徴とする請求項４記載のＬＥＤ用パタンウェハ。
【請求項７】
前記凹凸構造Ａの、前記凹凸構造Ｌに対する被覆率が０％超１００％未満であることを特徴とする請求項４から請求項６のいずれかに記載のＬＥＤ用パタンウェハ。
【請求項８】
前記凹凸構造Ａは、第１の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ｌは、前記凹凸構造Ａの表面上に前記凹凸構造Ａが一部露出するように互いに離間して設けられ、第２の平均間隔（ＰＬ）を有する複数の凸部で構成されると共に、前記第１の平均間隔（ＰＡ）と前記第２の平均間隔（ＰＬ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることを特徴とする請求項３記載のＬＥＤ用パタンウェハ。
【請求項９】
前記凹凸構造Ａの平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことを特徴とする請求項１から請求項３のいずれかに記載のＬＥＤ用パタンウェハ。
【請求項１０】
前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔Ｐａｖｅとの比率であるＤｕｔｙ（φａｖｅ／Ｐａｖｅ）を用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことを特徴とする請求項１から請求項３のいずれかに記載のＬＥＤ用パタンウェハ。
【請求項１１】
前記ＬＥＤ用パタンウェハが、サファイアウェハ、シリコンウェハ、シリコンカーバイドウェハ又は窒化ガリウム系ウェハであることを特徴とする請求項１から請求項１０のいずれかに記載のＬＥＤ用パタンウェハ。
【請求項１２】
請求項１から請求項１１のいずれかに記載のＬＥＤ用パタンウェハの前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とするＬＥＤ用エピタキシャルウェハ。
【請求項１３】
前記ＬＥＤ用パタンウェハの前記発光半導体層側の表面と前記発光半導体層の前記第１半導体層側の表面との距離（Ｈｂｕｎ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）が、２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たすことを特徴とする請求項１２記載のＬＥＤ用エピタキシャルウェハ。
【請求項１４】
前記第１半導体層が前記ＬＥＤ用パタンウェハ側より順次積層された非ドープ第１半導体層及びドープ第１半導体層を含み、前記ＬＥＤ用パタンウェハの前記発光半導体層側の表面と前記非ドープ第１半導体層の前記ドープ第１半導体層側の表面との距離（Ｈｂｕ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）が、１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たすことを特徴とする請求項１２記載のＬＥＤ用エピタキシャルウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ用パタンウェハ、及びＬＥＤ用エピタキシャルウェハに関する。
【背景技術】
【０００２】
半導体発光素子チップ、例えばＬＥＤチップは、一般的に、ＬＥＤ用ウェハ上に発光ダイオード構造である第１半導体層、発光半導体層、及び、第２半導体層を順次積層成長させたＬＥＤ用エピタキシャルウェハを製造し、その後、第２半導体層及び第１半導体層の上にそれぞれ電極を形成して、チップ化することで製造される。そして、各半導体層から注入される正孔と電子の再結合により発生する発光光を、ＬＥＤチップの外部へと取り出すことで、ＬＥＤの発光を視認することができる。なお、一般的には、第２半導体層上の透明電極側又はＬＥＤ用ウェハ側から、発光光を取り出すようにした構造が採用されているが、ＬＥＤ用ウェハを除去し第１半導体層側から発光光を取り出すこともできる。【０００３】
ＬＥＤの効率を示す外部量子効率ＥＱＥ（Ｅｘｔｅｒｎａｌ  Ｑｕａｎｔｕｍ  Ｅｆｆｉｃｉｅｎｃｙ）を決定する要因としては、電子注入効率ＥＩＥ（Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｅｆｆｉｃｉｅｎｃｙ）、内部量子効率ＩＱＥ（Ｉｎｔｅｒｎａｌ  Ｑｕａｎｔｕｍ  Ｅｆｆｉｃｉｅｎｃｙ）及び光取り出し効率ＬＥＥ（Ｌｉｇｈｔ  Ｅｘｔｒａｃｔｉｏｎ  Ｅｆｆｉｃｉｅｎｃｙ）が挙げられる。このうち、内部量子効率ＩＱＥは、半導体結晶の格子不整合に起因する転位密度に依存する（例えば、非特許文献１）。光取り出し効率ＬＥＥは、ＬＥＤ用パタンウェハの凹凸構造による光散乱により、半導体層内部の導波モードを崩すことで改善される（例えば、特許文献１）。更に、電子注入効率ＥＩＥは、第２半導体層とＩＴＯ、ＺｎＯ、Ｉｎ２Ｏ３又は、ＳｎＯ２等の酸化物で構成された透明導電層と、の界面抵抗を低減することで改善される。【０００４】
以上説明した３つの要素によりＬＥＤの外部量子効率ＥＱＥは決定されるが、内部量子効率ＩＱＥは、ＬＥＤの発光する効率そのものを意味し、ＬＥＤ用パタンウェハに、第１半導体層、発光半導体層及び第２半導体層を成膜してＬＥＤ用エピタキシャルウェハを製造してしまえば、大きな改善は見込めない。即ち、高い外部量子効率ＥＱＥを実現するＬＥＤを製造するためには、内部量子効率ＩＱＥを少なくとも改善する必要がある。【０００５】
このような背景から、内部量子効率ＩＱＥを大きく改善するために、ＬＥＤ用ウェハの表面に予め凹凸構造を設けたＬＥＤ用パタンウェハの、該凹凸構造上に半導体層を成膜し製造されたＬＥＤが提案されている（例えば、非特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２００５１４号公報
【非特許文献】
【０００７】
【非特許文献１】ＩＥＥＥ  ｐｈｏｔｏ．  Ｔｅｃｈ．  Ｌｅｔｔ．，２０，１３（２００８）
【非特許文献２】Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，１０３，０１４３１４（２００８）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、内部量子効率ＩＱＥを改善するためにＬＥＤ用ウェハに凹凸構造を設けた場合、半導体層の成長性が安定せず、これにより半導体層による凹凸構造の平坦化が良好に行われず、半導体層にクラックが生成するという問題がある。このようなクラックが生成することで、ＬＥＤ用エピタキシャルウェハの発光ダイオード特性が大きく低下すると共に、ＬＥＤチップの欠損率が増加する。【０００９】
本発明は、上記説明した問題点に鑑みてなされたものであり、内部量子効率ＩＱＥの改善された半導体層を、クラックの発生することを抑制し成膜可能なＬＥＤ用パタンウェハを提供すること、並びに、クラック及び内部量子効率ＩＱＥの改善されたＬＥＤ用エピタキシャルウェハ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のＬＥＤ用パタンウェハは、主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であり、前記曲率半径が０超の角部は、前記凹凸構造Ａの前記凸部頂部が平坦なテーブルトップ構造であり、前記テーブルトップの大きさが１００ｎｍ以下であることを特徴とする。本発明のＬＥＤ用パタンウェハは、主面の少なくとも一部に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、前記凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であり、前記凹凸構造Ａの前記凸部頂部の上面が、曲面より構成されることを特徴とする。
【００１１】
また本発明のＬＥＤ用エピタキシャルウェハは、ＬＥＤ用パタンウェハの前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ＬＥＤ用パタンウェハの凹凸構造Ａにより半導体層に生成する転位を分散化し、且つ密度を減らすことにより内部量子効率ＩＱＥを改善する。同時に、ＬＥＤ用パタンウェハの結晶軸と凹凸構造Ａの配列軸Ａと、の回転シフト角Θを所定の範囲にすることで、半導体層へ生じるクラックを抑制できる。即ち、発光ダイオード特性の良好なＬＥＤ用エピタキシャルウェハを製造できる。これに伴い、外部量子効率ＥＱＥの高いＬＥＤチップを効率よく製造することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態に係るＬＥＤ用パタンウェハ（１）の結晶軸と凹凸構造Ａの配列軸Ａとで作られる回転シフト角Θを説明するための模式図である。
【図２】本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有す凹凸構造Ａの配列例を示す模式図である。
【図３】本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有する凹凸構造Ａの配列例を示す模式図である。
【図４】本実施の形態に係るＬＥＤ用パタンウェハ（１）の主面内の結晶格子の結晶軸を説明するための模式図である。
【図５】ＬＥＤ用パタンウェハ（１）の表面上に半導体層を成膜する際に核成長段階にて成膜を停止させた場合の表面観察像を示す模式図である。
【図６】ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、回転シフト角Θと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。
【図７】ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、Ｄｕｔｙと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。
【図８】図６及び図７に示す回転シフト角ΘとＤｕｔｙとの関係を示すグラフである。
【図９】本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。
【図１０】図１０Ａは、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の一例を示す走査型電子顕微鏡写真であり、図１０Ｂは、図１０Ａの一部を表す模式図である。
【図１１】本実施の形態に係る非ドープ第１半導体層の一例を示す走査型電子顕微鏡写真である。
【図１２】図１２Ａは、クラックを示す走査型電子顕微鏡写真であり、図１２Ｂは、図１２Ａの一部を表す模式図である。
【図１３】クラック密度とロッキングカーブの半値幅（ＦＷＨＭ）との関係を示すグラフである。
【図１４】クラック密度とカソードルミネッセンス（ＣＬ）評価により得られた画像から求めた暗転密度との関係を示すグラフである。
【図１５】本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の例を示す走査型電子顕微鏡写真である。
【図１６】本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。
【図１７】本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。
【図１８】本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇと非Ｇ領域との関係を示す説明図である。
【図１９】本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇ領域により作られる輪郭形状を示す模式図である。
【図２０】本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。
【図２１】本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。
【図２２】本実施の形態に係るＬＥＤ用エピタキシャルウェハの一例を示す断面概略図である。
【図２３】本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。
【図２４】本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。
【図２５】本実施の形態に係るＬＥＤチップを示す断面概略図である。
【図２６】本実施の形態に係るＬＥＤチップの他の例を示す断面概略図である。
【図２７】本実施の形態に係るＬＥＤ用パタンウェハ（２）の一例を示す断面概略図である。
【図２８】本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。
【図２９】本実施の形態に係るＬＥＤ用パタンウェハ（２）における凹凸構造を示す模式図である。
【図３０】本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
【００１６】
本実施の形態に係るＬＥＤ用パタンウェハ（１）は、主面に実質的にｎ回対称の配列を有する凹凸構造Ａを具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ（１）結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすと共に、前記凹凸構造Ａの凸部頂部は曲率半径が０超の角部であることを特徴とする。
【００１７】
この構成によれば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａが設けられた主面上に成膜される半導体層に対し生成するクラックを抑制できる。同時に、半導体層に対し生成する転位を分散化し、その密度を低減できる。よって、ＬＥＤ用パタンウェハ（１）を使用したＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用パタンウェハ（１）を製造する際の歩留りを向上させることが出来る。更には、ＬＥＤ用エピタキシャルウェハの半導体層に対するクラックを抑制できるため、ＬＥＤチップの欠損率を低減できる。
【００１８】
まず、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの凸部頂部は、曲率半径が０超の角部である。このため、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に半導体層を成膜する際に、凹凸構造の凹部底部を基準として、半導体層を成長させることができる。即ち、凹凸構造の凹部底部から優先的に半導体層が成長する。次に、ＬＥＤ用パタンウェハ（１）上に設けられる凹凸構造Ａは、実質的にｎ回対称の配列を有する。このため、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の初期成長段階に注目した場合、半導体層の核生成を均等に分散化すると共に、核成長の不均等性にバランスをとることができる。ここで、核成長の不均等性とは、核成長により半導体層が部分的に隆起することである。即ち、部分的に隆起する核成長段階の半導体層を分散化することができる。そして、ＬＥＤ用パタンウェハ（１）の主面内におけるＬＥＤ用パタンウェハ（１）の結晶軸方向を基準とした際に、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトしている。これにより、半導体層の初期成長に大きく貢献する凹凸構造の凹部底部の大きさを、大きくすることができる。同時に、半導体層の成長方向から見た場合の、成長する半導体層が通過する凹凸構造の凸部の数を減少させることができる。以上から、半導体層が成長する際の、成長する核同士の合体（癒着）性が良好となり、半導体層へのクラックを抑制できる。同時に、該合体時に、半導体層内部の転位の進行方向は、ＬＥＤ用パタンウェハ（１）の面内方向へと変化する。これにより、転位同士の衝突が効果的に誘発されるために、内部量子効率ＩＱＥが改善される。即ち、内部量子効率ＩＱＥの改善された半導体層を、クラックを抑制した状態にて得ることができるため、良好な発光ダイオード特性を有すＬＥＤ用エピタキシャルウェハを製造でき、これに伴い外部量子効率ＥＱＥの高いＬＥＤチップを効果的に製造することができる。
【００１９】
本実施の形態に係るＬＥＤ用パタンウェハ（１）においては、凹凸構造Ａの平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことが好ましい。
【００２０】
この場合、内部量子効率ＩＱＥの改善効果とクラック抑制効果が共に大きくなる。まず、平均間隔Ｐａｖｅが上記範囲を満たすことで、凹凸構造Ａの凹部の密度が向上することから、既に説明した成長する半導体層同士の合体頻度を大きくすることができる。即ち、半導体層中の転位が、その進行方向を変化させる頻度を向上させることができるため、転位の低減効果が大きくなり、これにより、内部量子効率ＩＱＥが効果的に向上する。更に、半導体層の初期成長に大きく貢献する凹凸構造の凹部底部の大きさを、所定の範囲内に収めることができる。これにより、凹凸構造Ａの凹部底部における半導体層の核成長を良好に保つことができる。よって、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトすることによる半導体層へのクラック抑制効果が大きくなる。
【００２１】
本実施の形態に係るＬＥＤ用パタンウェハ（１）においては、前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔Ｐａｖｅとの比率（φａｖｅ／Ｐａｖｅ）であるＤｕｔｙを用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。
【００２２】
この場合、内部量子効率ＩＱＥ改善の効果と半導体層へのクラック抑制効果が共により大きくなる。回転シフト角Θが上記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを、ＬＥＤ用パタンウェハ（１）の面内方向において半導体層の成長方向に略垂直な方向に大きくとることができるため、半導体層の成長速度の速い面の大きさが大きくなる。これにより、成長する半導体層同士の合体に注目した場合に、合体する半導体層同士の界面積が大きくなる。更に、半導体層の成長速度の速い面が横切る凹凸構造Ａの凸部の数を減少させることができるため、成長する半導体層同士の合体性が良好となる。以上から、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
【００２３】
本実施の形態に係るＬＥＤ用パタンウェハにおいては、前記ＬＥＤ用パタンウェハ（１）が、サファイアウェハ、シリコンウェハ、シリコンカーバイドウェハ又は窒化ガリウム系ウェハであることが好ましい。
【００２４】
この構成によれば、上記の内部量子効率ＩＱＥの向上、半導体層のクラックの抑制、生産時間の短縮をより効果的に発現することが可能となるため、内部量子効率ＩＱＥの高いＬＥＤチップを歩留り高く、且つ生産時間短く得ることができる。
【００２５】
本実施の形態に係るＬＥＤ用エピタキシャルウェハは、上記ＬＥＤ用パタンウェハ（１）の前記凹凸構造Ａが設けられた前記主面上に少なくとも第１半導体層、発光半導体層及び第２半導体層がこの順に積層されたことを特徴とする。
【００２６】
この構成によれば、既に説明した原理から、クラックの抑制された内部量子効率ＩＱＥの高い発光ダイオード構造である半導体層を有するＬＥＤ用エピタキシャルウェハを製造することができる。
【００２７】
本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記ＬＥＤ用パタンウェハ（１）の前記発光半導体層側の表面と前記発光半導体層の前記第１半導体層側の表面との距離（Ｈｂｕｎ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）が、２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たすことが好ましい。
【００２８】
この構成によれば、クラックの抑制された内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを効率的に製造できる。ＬＥＤ用パタンウェハ（１）の主面に設けられた凹凸構造Ａにより、既に説明した原理から、第１半導体層の結晶性を高めると共に、クラックを抑制できる。特に、比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、第１半導体層による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、第１半導体層上に設けられる発光半導体層及び第２半導体層の成膜精度を向上させることが可能となる。このため、転位の少ない第１半導体層の半導体としての性能を、発光半導体層及び第２半導体層へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高い発光ダイオード構造である半導体層（第１半導体層、発光半導体層及び第２半導体層を含む。以下、同様。）を得ることができる。更に、比率（Ｈｂｕｎ／Ｈａｖｅ）が３００以下であることにより、前記効果に加え、ＬＥＤ用パタンウェハ（１）の反りを抑制することができるため、ＬＥＤチップ化効率を向上させることができる。以上から、比率（Ｈｂｕｎ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。特に、ＬＥＤ用パタンウェハ（１）の大きさが６インチ以上の径になった場合であっても、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制可能である。このことから、本発明のＬＥＤ用パタンウェハ（１）を６インチφ以上の大きさにて使用することにより、ＬＥＤ用パタンウェハ（１）の厚みを薄くすると共に、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。特に、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることで、ＬＥＤ用パタンウェハの使用量を低減、即ち、環境適合度を高めることができる。更に、ＬＥＤ用パタンウェハ（１）に対する熱の籠りを抑制できることから、半導体層成膜時の温度管理が容易になる。
【００２９】
本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層が前記ＬＥＤ用パタンウェハ（１）側より順次積層された非ドープ第１半導体層及びドープ第１半導体層を含み、前記ＬＥＤ用パタンウェハ（１）の前記発光半導体層側の表面と非ドープ第１半導体層のドープ第１半導体層側の表面との距離（Ｈｂｕ）と、前記凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）が、１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たすことが好ましい。
【００３０】
この構成によれば、クラックの抑制された内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを効率的に製造できる。ＬＥＤ用パタンウェハ（１）の主面に設けられた凹凸構造Ａにより、既に説明した原理から、非ドープ第１半導体層の結晶性を高めると共に、クラックを抑制できる。特に、比率（Ｈｂｕ／Ｈａｖｅ）が１．５以上であることにより、非ドープ第１半導体層による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、非ドープ第１半導体層上に設けられるドープ第１半導体層、発光半導体層及び第２半導体層の成膜精度を向上させることが可能となる。このため、転位の少ない非ドープ第１半導体層の結晶性を、ドープ第１半導体層、発光半導体層及び第２半導体層へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを、生産時間を短縮しながら得ることができる。更に、比率（Ｈｂｕ／Ｈａｖｅ）が２００以下であることにより、前記効果に加え、ＬＥＤ用パタンウェハ（１）の反りを抑制することができるため、ＬＥＤチップ化効率を向上させることができる。以上から、比率（Ｈｂｕ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。特に、ＬＥＤ用パタンウェハの大きさが６インチ以上の径になった場合であっても、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制可能である。このことから、本発明のＬＥＤ用パタンウェハ（１）を６インチφ以上の大きさにて使用することにより、ＬＥＤ用パタンウェハ（１）の厚みを薄くすると共に、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。特に、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることで、ＬＥＤ用パタンウェハの使用量を低減、即ち、環境適合度を高めることができる。更に、ＬＥＤ用パタンウェハ（１）に対する熱の籠りを抑制できることから、半導体層成膜時の温度管理が容易になる。
【００３１】
本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層、前記発光半導体層及び前記第２半導体層が、ＩＩＩ−Ｖ族系半導体であってもよい。また、本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、前記第１半導体層、前記発光半導体層及び前記第２半導体層が、ＧａＮ系半導体であってもよい。
【００３２】
本実施の形態に係るＬＥＤ用エピタキシャルウェハの製造方法は、上記ＬＥＤ用パタンウェハ（１）を準備する工程と、準備した前記ＬＥＤ用パタンウェハ（１）を光学検査する工程と、光学検査した前記ＬＥＤ用パタンウェハ（１）を使用して上記説明したＬＥＤ用エピタキシャルウェハを製造する工程と、を含むことを特徴とする。
【００３３】
この構成によれば、凹凸構造Ａの配列軸Ａの回転シフト角Θを測定できることから、ＬＥＤ用エピタキシャルウェハを製造することなく、ＬＥＤ用エピタキシャルウェハの発光ダイオード特性を予測し、篩い分けることが可能となる。このため、ＬＥＤ用エピタキシャルウェハの製造に対する歩留りを向上させることができる。
【００３４】
本実施の形態に係るＬＥＤ用エピタキシャルウェハの製造方法においては、前記ＬＥＤ用パタンウェハ（１）を準備する工程は、表面に微細パタンを具備するモールドを使用した転写法により前記回転シフト角Θを満足するように行われることが好ましい。
【００３５】
凹凸構造Ａを作製するのに転写法を採用することにより、過大な装置や制御機構を使用することなく、上記説明した回転シフト角Θの範囲を満たすＬＥＤ用パタンウェハ（１）を製造することができる。特に、転写法を採用することにより、製造困難な、６インチ以上の径を有すＬＥＤ用パタンウェハ（１）を、精度高く効率よく製造できる。
【００３６】
以下、本実施の形態に係るＬＥＤ用パタンウェハ（１）、ＬＥＤ用エピタキシャルウェハ及びその製造方法について、この順に詳細に説明する。
【００３７】
＜＜ＬＥＤ用パタンウェハ（１）＞＞
本実施の形態に係るＬＥＤ用パタンウェハは、クラックを抑制した高品位の半導体層を成膜可能とし、内部量子効率ＩＱＥを特に向上させることができるＬＥＤ用パタンウェハ（１）と、ＬＥＤ用パタンウェハ（１）に更なる機能として高い光取り出し効率ＬＥＥを付与させたＬＥＤ用パタンウェハ（２）の双方を含む。以下の説明においては、ＬＥＤ用パタンウェハ（１）から説明を始め、ＬＥＤ用パタンウェハ（２）の説明に関しては、主に、更に付加する要素に注目して説明することとする。
【００３８】
本実施の形態に係るＬＥＤ用パタンウェハ（１）は、表面に凹凸構造Ａを具備する。凹凸構造ＡはＬＥＤ用ウェハの一主面を加工されたものであっても、ＬＥＤ用ウェハの一主面上に別途設けられたものであってもよい。即ち、ＬＥＤ用ウェハを構成する材料と、凹凸構造Ａを構成する材料と、は同一であっても異なっていてもよい。ここで、この凹凸構造Ａは実質的にｎ回対称の配列を有すものであり、凹凸構造Ａの配列軸Ａ方向と、ＬＥＤ用ウェハの面内における結晶軸方向と、が所定範囲内にてシフトしていることを特徴とする。このシフト量を回転シフト角Θと称す。
【００３９】
＜回転シフト角Θ＞
まず、回転シフト角Θについて説明する。なお、凹凸構造Ａの配列軸Ａ及びＬＥＤ用パタンウェハ（１）の結晶軸については、後述する。回転シフト角Θは、ＬＥＤ用パタンウェハ（１）の結晶軸を基準にした際の、凹凸構造Ａの配列軸Ａの最小の回転角度として定義する。図１は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の結晶軸と凹凸構造Ａの配列軸Ａとで作られる回転シフト角Θを説明するための模式図である。図１Ａ中、簡素化のため配列軸Ａ（図１Ａ中、ＡＸａで示す）と結晶軸（図１Ａ中、ＡＸｃで示す）とをそれぞれ一本のみ記載している。図１Ａに示すように、結晶軸ＡＸｃと配列軸ＡＸａの交点を中心点としたときに、結晶軸ＡＸｃを配列軸ＡＸａと重なるまで回転させたときの最小の角度が回転シフト角Θである。
【００４０】
次に、図１Ｂを用いて結晶軸及び配列軸Ａを複数考慮する場合について説明する。図１Ｂは、便宜上、結晶軸（図１Ｂ中、ＡＸｃ１，ＡＸｃ２及びＡＸｃ３で示す）及び配列軸Ａ（図１Ｂ中、ＡＸａ１，ＡＸａ２及びＡＸａ３で示す）を共に３本ずつ抜き出し描いた場合である。例えば、６回対称の結晶軸を有するＬＥＤ用ウェハに対して、６回対称の配列を有す凹凸構造Ａを設けた場合である。このような場合、まず結晶軸を一つ選び出す。例えば、結晶軸ＡＸｃ１を選択したとする。次に、結晶軸ＡＸｃ１を回転させ配列軸Ａと重なる角度を記録する。例えば、配列軸ＡＸａ３と重なる時の小さな角度は角度ΘＡであり、配列軸ＡＸａ１と重なる時の小さな角度は角度ΘＢである。これらの角度の中で最小のものが回転シフト角Θである。なお、上記定義は、配列軸Ａと結晶軸とを逆にしても成立する。即ち、配列軸Ａを回転させ、結晶軸と重なる時の最小の角度としても同様に定義される。
【００４１】
＜配列軸＞
次に配列軸Ａについて説明する。配列軸Ａとは、凹凸構造Ａの配列方向を定める軸である。凹凸構造Ａの配列は実質的なｎ回対称性を有す。なお、本明細書における「ｎ回対称」とは「回転対称」であることを意味する。このため、ｎは２以上の正の整数である。凹凸構造Ａをその表面から、例えば、走査型電子顕微鏡や原子間力顕微鏡により観察することで、凹凸構造Ａの配列を確認できる。よって、配列軸Ａは、（３６０／ｎ）°の回転により同一の、又は、他の配列軸Ａに重なる性質をもつ。ここで、配列軸Ａは、ｎ回対称のｎが２の場合と、３以上の場合と、で別々に定義される。
【００４２】
まず、２回対称の場合、ある一つの軸に対して対称な配列となる。このとき、配列軸Ａは該軸に対して垂直な方向の軸として定義する。例えば、互いに平行なラインが複数配置される凹凸構造Ａの場合は、ラインに垂直な線分に対して２回対称であり、このため配列軸Ａは、ラインに平行な線分となる。また、正四方配列や正六方配列を一軸方向に延伸した配列や、正四方配列や正六方配列を一軸方向に周期的に（例えば、サイン波に乗じて）変調した配列の場合、該延伸方向又は該変調方向とは垂直な方向に２回対称となり、このため、配列軸Ａは、該延伸方向又は該変調方向に平行な線分となる。また、複数のラインの間隔が周期的に（例えば、サイン波に乗じて）変調される場合も、２回対称となり、複数のラインに平行な方向の線分が配列軸Ａとなる。また、正四方配列や正六方配列を互いに垂直な二軸方向にそれぞれの軸方向に異なる延伸倍率にて延伸した配列の場合、いずれかの延伸方向に垂直な方向に２回対称となり、このため配列軸Ａは、該延伸方向に平行な線分となる。また、正四方配列や正六方配列を互いに垂直な二軸方向にそれぞれの軸方向に異なる変調周期にて変調した配列の場合、いずれかの変調方向に垂直な方向に２回対称となり、このため配列軸Ａは、該変調方向に平行な線分となる。
【００４３】
一方で、３回以上の対称性のある配列の場合、凹凸構造Ａの凸部又は凹部同士の最近接の方向である軸を配列軸Ａとする。ここで、最近接の方向とは、最近接する凸部頂部の中央部同士を結ぶ線分の方向又は最近接する凹部開口部の中央部同士を結ぶ線分の方向である。図２は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有す凹凸構造Ａの配列例を示す模式図である。例えば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面側を、走査型電子顕微鏡又は原子間力顕微鏡により観察することで、得ることができる。図２は、実質的に正四方に凹凸構造Ａが配列している場合を示す。正四方配列は、４回対称配列である。即ち、任意にある軸を設定した際に、該軸を（３６０／ｎ）°＝（３６０／４）°回転させることで、別の対称軸に重なる。ここで、配列軸Ａは、凹凸構造Ａの凸部又は凹部の最近接方向である。図２において、例えば、記号Ａにて示す中心を持つ凸部（又は凹部、以下同様）に最近接する凸部の中心は、図２Ａ中の記号ａ，ｂ，ｃ及びｄで示す通りである。即ち、中心Ａ及びその他の中心を結ぶ線分Ａ−ａ、線分Ａ−ｂ、線分Ａ−ｃ及び線分Ａ―ｄのいずれかに平行な方向が配列軸ＡＸａである。
【００４４】
図３は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における３回以上の対称性を有する凹凸構造Ａの配列例を示す模式図である。例えば、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面側を、走査型電子顕微鏡又は原子間力顕微鏡により観察することで、得ることができる。図３は、実質的に正六方に凹凸構造Ａが配列している場合を示す。正六方配列は、６回対称配列である。即ち、任意にある軸を設定した際に、該軸を（３６０／ｎ）°＝（３６０／６）°回転させることで、別の対称軸に重なる。ここで、配列軸Ａは、凹凸構造Ａの凸部又は凹部の最近接方向である。図３において、例えば、Ａにて示す中心を有する凸部（又は凹部、以下同様）に最近接する凸部の中心は、図３中の記号ａ，ｂ，ｃ，ｄ，ｅ及びｆで示す通りである。即ち、中心Ａ及びその他の中心を結ぶ線分Ａ−ａ、線分Ａ−ｂ、線分Ａ−ｃ、線分Ａ―ｄ、線分Ａ−ｅ及び線分Ａ−ｆのいずれかに平行な方向が配列軸ＡＸａである。
【００４５】
また、例えば、上記説明した４回対称配列において、互いに垂直な二軸上の凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変調される場合も４回対称の配列となる。また、上記説明した４回対称配列において、ある軸に対して６０°刻みの軸上にのる凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変化する場合は、６回対称の配列となる。また、例えば、上記説明した６回対称配列において、互いに垂直な二軸上の凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変調される場合は、４回対称の配列となる。また、上記説明した６回対称配列において、ある軸に対して６０°刻みの軸上にのる凸部又は凹部の間隔が、周期的に（例えばサイン波に乗じて）変化する場合も、６回対称の配列となる。
【００４６】
上記説明したように、配列軸Ａは１以上存在するが、既に説明した定義を適用することで、回転シフト角Θを求めることができる。
【００４７】
＜結晶軸＞
次に、結晶軸について説明する。結晶軸は、ＬＥＤ用パタンウェハ（１）の主面に対して平行な面内における結晶格子の格子点の最近接の方向である。図４は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の主面内の結晶格子の結晶軸を説明するための模式図である。図４は、ＬＥＤ用ウェハの主面に平行な面内における結晶格子が正六方格子の場合を示し、格子交点部に印をつけ強調している。結晶軸は、格子点の最近接の方向である。例えば、図４中、記号Ａにて示す交点に最近接する交点は、記号ａ，ｂ，ｃ，ｄ，ｅ及びｆで示す通りである。即ち、交点Ａと他の交点を結ぶ線分Ａ−ａ、線分Ａ−ｂ、線分Ａ−ｃ、線分Ａ―ｄ、線分Ａ−ｅ及び線分Ａ−ｆのいずれかに平行な方向が結晶軸である。ＬＥＤ用パタンウェハ（１）の主面に平行な面内に観察される結晶格子の配列は、例えば、六方配列、四方配列、六方配列がある一軸方向に延伸された配列、四方配列がある一軸方向に延伸された配列、六方配列が互いに直行する二軸それぞれの方向に延伸された配列、及び、四方配列が互いに直行する二軸それぞれの方向に延伸された配列が挙げられる。いずれの結晶格子配列の場合であっても、上記定義を適用することで、本明細書の結晶軸は定義される。例えば、ＬＥＤ用パタンウェハ（１）が単結晶サファイアであり、その主面がｃ面、ｍ面、又はｒ面の場合、結晶軸はそれぞれａ軸、ｃ軸又はｎ軸となる。
【００４８】
＜ｎ回対称の配列＞
ＬＥＤ用パタンウェハ（１）上に設けられる凹凸構造Ａは、実質的にｎ回対称の配列を有する。このため、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の初期成長段階に注目した場合、半導体層の核生成を均等に分散化すると共に、核成長の不均等性にバランスをとることができる。ここで、核成長の不均等性とは、核成長により半導体層が部分的に隆起することである。即ち、部分的に隆起する核成長段階の半導体層を分散化することができる。
【００４９】
図５は、ＬＥＤ用パタンウェハ（１）の表面上に半導体層を成膜する際に核成長段階にて成膜を停止させた場合の表面観察像を示す模式図である。図５Ａ及び図５Ｂ中、記号Ｘは、部分的に隆起する核成長段階の半導体層の位置を示す。図５Ａは、本発明の実施の形態に係るＬＥＤ用パタンウェハ（１）において、部分的に隆起する核成長段階の半導体層Ｘが分散している状態を模式的に表現している。一方、図５Ｂは、凹凸構造Ａの配列の回転対称性の低いＬＥＤ用パタンウェハ（１）において、部分的に隆起する核成長段階の半導体層Ｘに偏りのある場合を示している。本発明の実施の形態に係るＬＥＤ用パタンウェハ（１）において、凹凸構造Ａが実質的にｎ回対称性を有すことで、部分的に隆起する核成長段階の半導体層Ｘの分散性が大きくなる。これにより、成長する半導体層の合体（癒着）の生じる箇所も分散される。即ち、半導体層内部の応力集中点が分散すると共に、転位同士の衝突箇所も分散することとなる。よって、半導体層のクラックが抑制され、内部量子効率ＩＱＥが効果的に向上する。なお、本明細書のいうクラックとは、ナノオーダのクラックである。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａに対して、半導体層を成膜する場合に関し、半導体層の成長をファセット形成過程にて止めた場合を観察する。この時、ファセットが、例えば６角形に代表されるｎ角形の形状を有すとして、隣接するｎ角形の２つの凹部に注目した際に、ｎ角形の凹部の辺と辺に直交する方向に入る亀裂が、本明細書に定義されるクラックである。
【００５０】
既に説明したように回転シフト角Θは、ＬＥＤ用パタンウェハ（１）の結晶軸と、凹凸構造Ａの配列軸Ａと、のＬＥＤ用パタンウェハ（１）の主面に平行な面内における回転方向に対するシフト量である。この回転シフト角Θは、０°＜Θ≦（１８０／ｎ）°を満たす。なお、「ｎ」は、ｎ回対称の配列をなす凹凸構造Ａの回転対称次数であり、既に説明した通りである。例えば、６回対称の凹凸構造Ａであれば、回転シフト角Θは、０°超３０°以下となる。回転シフト角Θが前記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを、大きくすることができる。同時に、成長速度の早い半導体層の通過する凹凸構造Ａの凸部の数を減少させることができる。このため、半導体層の初期成長性が良好になる。そして、形成されるファセットの辺と辺とが対向する際の、辺と辺の平行度が良好となり、クラックが抑制される。
【００５１】
＜回転シフト角Θのより好ましい範囲＞
回転シフト角Θのより好ましい範囲は、以下のように考えることができる。まず、内部量子効率ＩＱＥの改善及びクラックの改善が効果的であり、成長する半導体層同士の合体頻度を大きくすると共に、合体箇所を分散させることが効果的である。更に、半導体層同士の合体前の段階を考えると、半導体層の核成長を良好にし、且つ、核成長性も良好に保つ必要がある。これらを実現するためには、半導体層の核の付着する凹凸構造Ａの凹部の大きさを大きく、そして半導体層の成長する際に横切る凹凸構造Ａの凸部の数を小さくすることが効果的と考えることができる。同時に、形成されるファセットの辺と辺との平行度を高めることが重要である。
【００５２】
図６は、ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、回転シフト角Θと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。図６は、６回対称の凹凸構造Ａに対して、回転シフト角Θの与える、半導体層の成長に寄与する凹部底部の大きさ（以下、単に凹部底部の大きさＬともいう）、及び、成長する半導体層の通過する凸部の密度（以下、単に凸部の密度Ｄともいう）への影響を計算した結果を示している。図６の横軸は、回転シフト角Θを、左の縦軸は、凹部底部の大きさＬを、そして右の縦軸は、凸部の密度Ｄをそれぞれ示している。また、黒丸（●）のプロットが、凹部底部の大きさＬへの影響を、黒四角（■）のプロットが凸部の密度Ｄへの影響をそれぞれ表している。また、図６においては、凹部底部の大きさＬ及び凸部の密度Ｄは、いずれも回転シフト角Θが０°の場合を１として規格化している。
【００５３】
図６より、回転シフト角Θが大きくなると、核の付着とその成長に有効な凹凸構造Ａの凹部の大きさＬが大きくなることがわかる。特に回転シフト角Θを大きくした場合に極大点のあることと、回転シフト角Θが最大になる場合であっても、回転シフト角Θが０°の場合よりも凹部の大きさＬが大きいことがわかる。一方、回転シフト角Θが大きくなると、半導体層の成長及び成長する半導体層同士の合体に不利に機能する凸部の密度Ｄが減少することがわかる。特に回転シフト角Θを大きくした場合に極小点のあることと、回転シフト角Θが最大になる場合であっても、回転シフト角Θが０°の場合よりも凸部の密度Ｄが小さくなることがわかる。
【００５４】
以上から、クラックを効果的に抑制すると共に、内部量子効率ＩＱＥを大きくするために、回転シフト角Θは１°以上であることが好ましく、３°以上であることがより好ましく、５°以上であることが最も好ましい。この場合、特に、凸部の密度Ｄが大きく減少することから、半導体層の成長性が安定化し、クラック抑制の効果が大きくなる。更に、回転シフト角Θは７．５°以上であることが好ましく、１０°以上であることがより好ましく、１４°以上であることが最も好ましい。この場合、上述のクラック抑制効果を保持しつつ、半導体層の核の付着及びその成長に効果的な凹凸構造Ａの凹部の大きさを大きくできることから、内部量子効率ＩＱＥもより向上させることができる。一方で、回転シフト角Θが（１８０／ｎ）°の場合、結晶軸と配列軸Ａとのズレ量により変化可能な応力の方向変換量が極大になると共に、緩和される応力を、ｎ回対称の凹凸構造Ａにより、ベクトル的に回転接続させる効果が最も高まることから、応力緩和効果が一層高まり、これに伴って、反りの低減がより顕著になると考えられる。
【００５５】
回転シフト角Θは、更に凹凸構造Ａの凸部に対して以下の関係を満たすと、クラック抑制効果及び内部量子効率ＩＱＥ向上効果がより大きくなる。凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と平均間隔Ｐａｖｅと、の比率（φａｖｅ／Ｐａｖｅ）であるＤｕｔｙ（デューティ）を用いた時に、回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。なお、凸部底部の平均幅（φａｖｅ）、平均間隔（Ｐａｖｅ）及びＤｕｔｙについては、追って説明する。
【００５６】
この場合、内部量子効率ＩＱＥ改善の効果及び半導体層へのクラック抑制効果が共により大きくなる。回転シフト角Θが上記範囲を満たすことで、半導体層の初期成長に大きく貢献する凹部底部の大きさＬを、ＬＥＤ用パタンウェハ（１）の面内において、半導体層の成長方向に略垂直な方向に大きくとることができるため、半導体層の成長速度の速い面の大きさが大きくなる。これにより、成長する半導体層同士の合体に注目した場合に、合体する半導体層同士の界面積が大きくなる。更に、半導体層の成長速度の速い面が横切る凹凸構造の凸部の数を減少させることができるため、成長する半導体層同士の合体性が良好となる。以上から、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
【００５７】
上記Ｄｕｔｙと回転シフト角Θと、の関係は以下のように考え、求められた。まず、内部量子効率ＩＱＥの改善及びクラックの改善に対しては、成長する半導体層同士の合体頻度を大きくすると共に、合体箇所を分散させることが効果的である。更に、半導体層同士の合体前の段階を考えると、半導体層の核成長を良好にし、且つ、核成長性も良好に保つ必要がある。これらを実現するためには、半導体層の核の付着する凹凸構造Ａの凹部の大きさを大きく、そして半導体層の成長する際に横切る凹凸構造Ａの凸部の数を小さくすることが効果的と考えることができる。
【００５８】
図７は、ＬＥＤ用パタンウェハ（１）上において半導体層を成長させた場合の、Ｄｕｔｙと、半導体層の成長に寄与する凹部底部の大きさ及び成長する半導体層の通過する凸部の密度と、の関係を示すグラフである。図７は、凹凸構造Ａが６回対称の場合を例にとり、Ｄｕｔｙの与える、凹部底部の大きさＬ、及び、凸部の密度Ｄへの影響を計算した結果である。図７の横軸はＤｕｔｙを、左の縦軸は凹部底部の大きさＬを、そして右の縦軸は凸部の密度Ｄをそれぞれ示す。また、黒丸（●）のプロットが、凹部底部の大きさＬへの影響を、黒四角（■）のプロットが凸部の密度Ｄへの影響をそれぞれ表している。また、図７においては、凹部底部の大きさＬ及び凸部の密度Ｄは、いずれもＤｕｔｙが０、即ち凹凸構造Ａのない場合を１として規格化している。
【００５９】
図７より、Ｄｕｔｙが大きくなると、核の付着とその成長に有効な凹凸構造Ａの凹部の大きさＬが大きくなることがわかる。一方、Ｄｕｔｙが大きくなると、半導体層の成長及び成長する半導体層同士の合体に不利に機能する凸部の密度Ｄが減少することがわかる。
【００６０】
ここで、図６と図７とは、横軸のパラメータが異なるのみであり、凹部底部の大きさＬへの影響及び凸部の密度Ｄへの影響に対する挙動は類似している。この関係から、図６及び図７の各横軸である回転シフト角ΘとＤｕｔｙとの関係を求めると、回転シフト角Θ＝ａｔａｎ（Ｄｕｔｙ／２）°と求められる。ここで、既に説明したように、Ｄｕｔｙが大きい程、半導体層の核の付着、成長、そして合体が効果的に生じることから、回転シフト角ΘはΘ≧ａｔａｎ（Ｄｕｔｙ／２）°として与えられる。
【００６１】
即ち凹凸構造ＡのＤｕｔｙを決定した場合、回転シフト角Θがある一定以上の値、且つ、（１８０／ｎ）°以下の範囲であることで、上記説明したように半導体層の核の付着、成長、そして成長する半導体層同士の合体がより良好となることから、クラックを抑制した内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを得ることができる。図８は、図６及び図７に示す回転シフト角ΘとＤｕｔｙとの関係を示すグラフである。例えば、凹凸構造Ａが６回対称の場合を例にとると、図８に斜線で示す範囲が、回転シフト角Θの最も好ましい範囲である。図８において、横軸がＤｕｔｙ、縦軸が回転シフト角Θである。図８中のプロットはａｔａｎ（Ｄｕｔｙ／２）°であり、この曲線よりも縦軸方向に上の部分が回転シフト角Θの最も好ましい範囲である。
【００６２】
なお、凹凸構造Ａの凹部の底部の大きさＬが小さくなりすぎる場合、半導体層の核生成が阻害されるため、半導体層の成長が阻害される。凹凸構造Ａの凹部の底部の大きさは、平均間隔Ｐａｖｅ及びＤｕｔｙを使用し表現できる。また、凹凸構造Ａの凹部の底部の大きさの下限値は、半導体層の核の大きさから概算することができる。より具体的には、ＬＥＤ用パタンウェハ（１）に対する後述する低温バッファー層成膜後のＲＡＭＰ過程に関し、当該ＲＡＭＰ過程内にて再拡散する核の移動距離は、大凡８０ｎｍである。このことから、凹部底部の大きさＬを８０ｎｍ以上に設定することで、凸部の側面に付着する核を抑制することができ、結晶品位が向上する。以上から、Ｄｕｔｙの上限値が決定され、Ｄｕｔｙ≦１−（Ｙ／Ｐａｖｅ）と算出される。ここで、Ｙ＝５０ｎｍであることが好ましく、Ｙ＝８０ｎｍであることが最も好ましい。即ち、図９に示す曲線より下側に位置するＤｕｔｙの範囲を満たすことが好ましい。図９は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。図９において、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図９中の、黒三角（▲）のプロットは、式Ｄｕｔｙ≦１−（Ｙ／Ｐａｖｅ）のＹが５０ｎｍの好ましい場合であり、黒ダイヤ（◆）のプロットは、Ｙが８０ｎｍであり、より好ましい場合である。なお、上記説明したＤｕｔｙの式に関し、Ｐａｖｅのディメンジョンはナノメートルである。
【００６３】
図９に示した曲線以下の範囲を凹凸構造Ａが満たすことで、既に説明したように半導体層の核生成が良好となる。ここで、回転シフト角Θを満たすことから、核成長が良好となり、成長する半導体層同士の合体頻度が高く、且つ合体する箇所を分散化することができるため、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を得ることができる。
【００６４】
以上説明した回転シフト角Θの効果の１つであるクラックについて、実際の検討結果を含め、より詳細に説明する。まず、ＬＥＤ用ウェハとして６インチφのＣ面サファイアウェハを使用した。このＬＥＤ用ウェハの主面を、後述するナノ加工シート法を用いて、加工し、ＬＥＤ用パタンウェハ（１）を得た。ここで回転シフト角Θは、ＬＥＤ用ウェハのオリフラ（Ｏｒｉｅｎｔａｔｉｏｎ  Ｆｌａｔ）に対する法線を基準とし、ナノ加工シートを当該法線からα°傾けて貼り合わせることで制御した。換言すれば、α＝Θである。また、貼り合わせの精度分解能は、１〜２°であることから、回転シフト角Θについては、Θ±１°の誤差を含む。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの配列は、正六方配列とした。即ち、凹凸構造Ａは、６回対称配列である。また、凹凸構造Ａの凸部頂部の形状を、ＬＥＤ用パタンウェハ（１）の断面に対する走査型電子顕微鏡観察より確認した。結果を図１０に示した。図１０Ａは、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の一例を示す走査型電子顕微鏡写真である。図１０Ｂは、図１０Ａの一部を表す模式図である。図１０より、凸部頂部に平坦なテーブルトップはなく、僅かに上に凸の曲線が互いに交わるようにして、凸部頂部の断面形状を作っていることがわかる。
【００６５】
作製したＬＥＤ用パタンウェハ（１）に対して、低温バッファー層を１０ｎｍ成膜した。続いて、後述する非ドープ第１半導体層として窒化ガリウムを成膜し、ファセットを形成させた。このファセット形成途中の状態にてチャンバーより取り出し、窒化ガリウム成膜面を走査型電子顕微鏡にて観察した。結果を図１１に示した。図１１は、本実施の形態に係る非ドープ第１半導体層の一例を示す走査型電子顕微鏡写真である。図１１は２５００倍の観察像である。図１１より、複数のファセットが形成されていることと、窒化ガリウム層のつながりは、ランダムであることがわかる。ここで、図１１の観察像内に観察されるクラックを拡大し抜き出した像を、図１２に示した。図１２Ａは、クラックを示す走査型電子顕微鏡写真である。図１２Ｂは、図１２Ａの一部を表す模式図である。図１２より、成長する窒化ガリウムの６角形の開口部に注目した場合に、当該６角形の辺と辺とが対向する位置の窒化ガリウム層に、当該辺に垂直な方向に亀裂の生じていることがわかる。本明細書におけるクラックは、このようなナノスケールの亀裂を指している。
【００６６】
走査型電子顕微鏡像よりクラックの数を測定し、定量化した結果、回転シフト角Θが、０°、２°、７．５°、１５°、２２．５°及び３０°と変化するにつれて、クラック密度は、７２×１０９個／ｃｍ２、７０×１０９個／ｃｍ２、５７×１０９個／ｃｍ２、５１×１０９個／ｃｍ２、４３×１０９個／ｃｍ２、及び４１×１０９個／ｃｍ２と、変化した。即ち、回転シフト角Θが大きくなる程、クラック密度が低下していることがわかった。更に、この減少度合を比べると、回転シフト角Θが２°超の領域において、クラック密度の低下が顕著であることがわかった。これは、回転シフト角Θの制御が±１°程度あることと、１〜２°という僅かな凹凸構造Ａの回転は、窒化ガリウム成膜からみれば、その成膜制御の誤差に埋もれるためと考えられる。
【００６７】
次に、クラックが低減することによる半導体層への影響を確認した。上記クラックの測定を行ったサンプルに対して、更に非ドープ第１半導体層を成膜し、窒化ガリウム層の表面を平坦化した。この状態にて、インプレーンのＸ線ロッキングカーブ法を適用し、ロッキングカーブを得、その半値幅（ＦＷＨＭ）を評価した。結果を、図１３に示した。図１３は、クラック密度とロッキングカーブの半値幅（ＦＷＨＭ）との関係を示すグラフである。図１３に関し、横軸はクラック密度を、縦軸はロッキングカーブの半値幅（ＦＷＨＭ）である。図１３より、クラック密度が、１０２×１０９個／ｃｍ２、７１×１０９個／ｃｍ２、５６×１０９個／ｃｍ２、５２×１０９個／ｃｍ２、４４×１０９個／ｃｍ２、及び４０×１０９個／ｃｍ２と低下するにつれて、ＦＷＨＭは、６７３、６７１、６４４、６３０、６００、及び５９０へと減少することがわかる。特に、クラック密度が、７０×１０９個／ｃｍ２以下の領域において、ＦＷＨＭの数値が効果的に減少することがわかった。即ち、クラック密度が減少する程に、特に、クラック密度が７０×１０９個／ｃｍ２以下になることで、半導体層の結晶均等性が向上していることがわかった。
【００６８】
更に、上記ロッキングカーブの測定に用いたサンプルに対し、ドープ第１半導体層としてｎ型窒化ガリウム層を成膜した。このサンプルに対してカソードルミネッセンス（ＣＬ）評価を行った。ここでＣＬとは、電子線を照射することで生じる光を評価する手法であり、伝導帯の底付近より価電子帯の頂部付近への遷移に相当する評価となるため、結晶欠陥、キャリア濃度、応力、または不純物等の結晶情報を評価する手法である。結果を図１４に示した。図１４は、クラック密度とカソードルミネッセンス（ＣＬ）評価により得られた画像から求めた暗転密度との関係を示すグラフである。図１４に関し、横軸はクラック密度を、縦軸はＣＬにより得られた画像から求めた暗転密度である。図１４より、クラック密度が、１０２×１０９個／ｃｍ２、７１×１０９個／ｃｍ２、５２×１０９個／ｃｍ２、４４×１０９個／ｃｍ２、及び４０×１０９個／ｃｍ２と低下するにつれて、ＣＬ暗転密度は、５．５１×１０８／ｃｍ２、５．５２×１０８／ｃｍ２、４．８９×１０８／ｃｍ２、４．４４×１０８／ｃｍ２、及び４．３４×１０８／ｃｍ２へと減少することがわかる。特に、クラック密度が、７１×１０９個／ｃｍ２以下の領域において、ＣＬ暗転密度の数値が効果的に減少することがわかった。換言すればクラック密度が７１×１０９個／ｃｍ２以下になることで、結晶品位が大きく向上することがわかった。
【００６９】
以上より、回転シフト角Θを０°超、好ましくは、２°超にすることにより、クラック密度を効果的に低減できる。これにより、効果的に、非ドープ第１半導体層の結晶均等性が向上する。更には、ドープ第１半導体層の結晶品位を向上させることが可能となる。これらの結晶均等性及び結晶品位の向上は、内部量子効率ＩＱＥを向上させる因子であると共に、半導体発光素子の長期信頼性を向上させる因子とも考えられることから、回転シフト角Θによりクラック密度を制御することで、半導体発光素子の発光性能と長期信頼性を同時に改善できると推定される。
【００７０】
なお、上記結果は、図１５に示す凸部頂部の形状に対しても、数値の絶対値の大小の変化こそあれ、同様の傾向が得られた。図１５は、本実施の形態に係る凹凸構造Ａの凸部頂部の断面形状の例を示す走査型電子顕微鏡写真である。図１５に示した走査型電子顕微鏡像は、ＬＥＤ用パタンウェハ（１）の断面に対する観察像である。図１５より、検討に使用した凸部頂部の形状は、レンズ状のものから、僅かに上に凸部の曲線が互いに交わり頂部の断面形状を作るような形状まで含まれることがわかる。このことから、曲率半径０超の角部である凸部頂部を採用することで、上記説明した回転シフト角Θの効果を発現可能と考えられる。
【００７１】
凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であることが重要であることを既に説明した。ここで、凹凸構造Ａの凸部頂部に平坦部のある場合、言い換えれば、テーブルトップ構造である場合であっても、回転シフト角Θとの組み合わせにより、テーブルトップ構造のデメリットを抑止可能であることが示唆された。まず、テーブルトップ構造のデメリットとは、テーブルトップ上から成長した半導体層による転位を低減困難なことである。即ち、半導体層の転位密度を低減しづらく、内部量子効率ＩＱＥが低減する傾向にあることである。ここで、メカニズムは定かではないが、回転シフト角Θが１０°超（１８０／ｎ）°以下の範囲においては、テーブルトップによる内部量子効率ＩＱＥの低減量を小さくできる傾向にあることがわかった。即ち、内部量子効率ＩＱＥの低減程度は小さくなる。一方で、テーブルトップ構造の場合、発光光に対する光散乱性が、凸部の大きな体積により向上することから、光取り出し効率ＬＥＥをより向上させることができる。この結果、凸部頂部の形状がテーブルトップ形状であり、且つ、回転シフト角Θが１０°超（１８０／ｎ）°以下の凹凸構造Ａを含むＬＥＤ用パタンウェハ（１）を使用することで、高効率なＬＥＤを製造可能であることがわかった。この効果は、回転シフト角が１５°以上（１８０／ｎ）°以下の領域でより顕著であった。また、テーブルトップの大きさとしては、２０ｎｍ、５０ｎｍ、１００ｎｍ、３００ｎｍ、及び５００ｎｍのものを試験したが、３００ｎｍと５００ｎｍの場合は、略同じ効率であり、１００ｎｍ以下の範囲において、より性能が向上することがわかった。これは、低温バッファー層を成膜した後のＲＡＭＰ過程における核の再拡散距離が８０ｎｍ程度にあることに起因すると推定される。以上から、本明細書のいう曲率半径０超の角部については、テーブルトップの大きさが１００ｎｍ以下の場合を含むとしても、矛盾しないことが示唆された。以上より、テーブルトップの大きさが１００ｎｍ以下の場合を含む曲率半径が０超の角部により凹凸構造Ａの凸部が構成されると共に、回転シフト角Θが１０°超（１８０／ｎ）°以下、好ましくは１５°以上（１８０／ｎ）°以下を満たすＬＥＤ用パタンウェハ（１）を使用することで、高効率なＬＥＤを容易に製造できる。
【００７２】
以上より、凹凸構造Ａの凸部頂部の形状と回転シフト角Θを制御することで、半導体層に対するクラックを低減可能である。そして、内部量子効率ＩＱＥを高め、半導体発光素子の発光特性を改善できる。更には、半導体発光素子の長期信頼性を改善できる。ここで、凹凸構造Ａにより、ＬＥＤの他の大きな問題である光取り出し効率ＬＥＥをも向上させることができれば、ＬＥＤの外部量子効率ＥＱＥをより向上させることができる。ＬＥＤの光取り出し効率ＬＥＥが低くとどまっている理由は、屈折率の高い半導体層が屈折率の相対的に低い媒質により挟まれているためである。このような場合、屈折率の高い媒質中を光は導波する。この導波により、発光光はＬＥＤの外部へと取り出される前に、吸収され熱となり消失する。即ち、光取り出し効率ＬＥＥを向上させるためには、導波する発光光のモードを乱す必要がある。ここで、発光光の進行方向を効果的に乱し、導波モードを崩し、光取り出し効率ＬＥＥを向上させることを考えると、Ｄｕｔｙは所定の値より大きい必要があることが分かった。これは３次元ＲＣＷＡ法と２次元ＦＤＴＤ法から計算された。即ち、Ｄｕｔｙ≧（３．４７×１０−８）Ｐａｖｅ２＋Ｚを満たすことが好ましい。ここで、Ｚが０．５、０．６、及び０．６５の順に凹凸構造Ａによる光回折のモード数と回折強度が増加するために、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥも向上する。即ち、図１６に示す曲線より上側に位置するＤｕｔｙの範囲を満たすことが好ましい。なお、光取り出し効率ＬＥＥをより向上させるためのＤｕｔｙを決める上記式に関し、Ｐａｖｅのディメンジョンはナノメートルである。
【００７３】
図１６は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフ図である。図１６は、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図１６中の、黒三角（▲）のプロットは、式Ｄｕｔｙ≧（３．４７×１０−８）Ｐａｖｅ２＋ＺのＺが０．５の好ましい場合であり、黒ダイヤ（◆）のプロットは、Ｚが０．６でありより好ましい場合であり、黒丸（●）のプロットは、Ｚが０．６５であり、最も好ましい場合である。
【００７４】
図１６に示した曲線以上の範囲を凹凸構造Ａが満たすことで、既に説明したように光回折の強度とモード数が増加し、光取り出し効率ＬＥＥが向上する。
【００７５】
上述のように回転シフト角Θの範囲を満たすと共に、図１７に示す平均間隔ＰａｖｅとＤｕｔｙとの関係を満たす凹凸構造Ａであることで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を製造できるため、発光する効率そのものが向上する。また、同時に、効率的に発光した光は、改善した光取り出し効率ＬＥＥによりＬＥＤの外部へと取り出されるため、外部量子効率ＥＱＥが大きくなる。即ち、外部量子効率ＥＱＥの高いＬＥＤチップを欠陥効率低く製造することができる。また、ＬＥＤチップ内の半導体層のクラック密度も低減することから、寿命が長くなる。
【００７６】
図１７は、本実施の形態に係るＬＥＤ用パタンウェハ（１）の凹凸構造Ａの平均間隔ＰａｖｅとＤｕｔｙとの関係を示すグラフである。図１７において、横軸が凹凸構造Ａの平均間隔Ｐａｖｅであり、縦軸がＤｕｔｙである。図１７中、黒三角（▲）、黒ダイヤ（◆）及び黒丸（●）のプロットは光取り出し効率ＬＥＥの向上より決定した曲線であり、既に説明したＤｕｔｙ≧（３．４７×１０−８）Ｐａｖｅ２＋Ｚにて表現される式のＺが、それぞれ０．５，０．６及び０．６５の場合である。一方で、星（アスタリスク）及び黒四角（■）のプロットは内部量子効率ＩＱＥ及びクラックの観点から決定した曲線であり、既に説明したＤｕｔｙ≦１−（Ｙ／Ｐａｖｅ）にて表現される式のＹが、それぞれ５０ｎｍ及び８０ｎｍである。即ち、１−（Ｙ／Ｐａｖｅ）≧Ｄｕｔｙ≧（３．４７×１０−８）Ｐａｖｅ２＋Ｚの範囲を満たす凹凸構造Ａであると、上記説明した高効率且つ高寿命な半導体発光素子を欠陥効率低く製造できる効果を発現させることができる。
【００７７】
＜凹凸構造Ａ＞
次に、凹凸構造Ａについて説明する。凹凸構造Ａの凸部は、凸部頂部の曲率半径が０超の角部により構成される。ここで、曲率半径が０超の角部とは、凹凸構造Ａの凸部の頂部上面が、曲面より構成されることを意味する。例えば、先端の丸まった円錐状体、レンズ状体、ドーム状体、コーン状体及び砲弾体が挙げられ、図１５に示した形状を含む。
【００７８】
このように、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの凸部頂部が曲率半径０超の角部により構成されることで、内部量子効率ＩＱＥの改善とクラックの抑制を同時に実現できる。また、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に半導体層を成膜する際に、凹凸構造Ａの凹部底部から優先的に半導体層を成長させることができる。換言すれば、凹凸構造Ａの凸部頂部上からの半導体層の成長を抑制できる。即ち、既に説明してきた、凹凸構造Ａの凹部に対する半導体層の核の付着、成長、そして成長する半導体層の合体に対する初期条件を整えることができる。
【００７９】
ここで、凹凸構造Ａが、既に説明した回転シフト角Θを満たすことで、凹凸構造Ａの凹部から優先的に半導体層を成長させると共に、成長する半導体層同士の合体を効果的に分散的に行うことができるため、転位は減少し、且つクラックを抑制できる。本効果は、図８を用い説明した回転シフト角ΘとＤｕｔｙとの関係を満たすことで顕著になる。また、図９を用い説明したＤｕｔｙと平均間隔Ｐａｖｅとの関係を満たすことでより顕著になる。更に、図１６を用い説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで光取り出し効率ＬＥＥをも同時に向上させることができる。
【００８０】
以上説明したように、回転シフト角Θの範囲を満たすと共に、凹凸構造Ａの凸部頂部が曲率半径０超の角部より構成されることで、効果的に内部量子効率ＩＱＥを向上させると共に、クラックを抑制できる。
【００８１】
上述の原理に基づく効果を良好に発現させ、内部量子効率ＩＱＥの改善とクラックの低減を共により良好にする観点から、凹凸構造Ａの凸部は、凸部底部から凸部頂部へと向かうに従い径が小さくなると好ましい。これにより、特に凹凸構造Ａの凸部の頂部近傍から半導体層に向けて生じる応力を低減することができる。即ち、成長する半導体層に対する凹凸構造Ａから加えられる応力を低減できるため、半導体層内部に生じる残留応力を小さくすることができる。これにより、半導体層に対するクラックの抑制効果が大きくなる。
【００８２】
また、凸部頂部と凹部底部とを繋ぐ凸部側面部は、２段階以上の傾斜角度を有すことが好ましく、傾斜が変わる点の曲率半径は０超であり、曲面を形成していることが好ましい。この場合、半導体層の安定成長面が凸部頂部に差し掛かる前に、半導体層に加わる応力に勾配を持たせ緩和できることから、クラック抑制の効果がより大きくなる。
【００８３】
更に、凹凸構造Ａは、複数の独立した凸部と連続した凹部により構成されると、上記効果をより一層発揮できるため好ましい。この場合、複数の独立した凹部と連続した凸部とで凹凸構造Ａが構成される場合に比べ、相対的に凹部底部の大きさを大きくすることができる。即ち、既に説明した凹部底部からの半導体層の成長性をより良好にすることができるため、内部量子効率ＩＱＥを改善し、クラックを抑制できる。
【００８４】
また、凹部底部には平坦面があることで、内部量子効率ＩＱＥを向上させる効果が一層高まる。これは、凹凸構造Ａの凹部底部より成長する半導体層の成長初期状態を良好に保つことが可能となるためであり、凹凸構造Ａによる転位分散性の効果をより発揮することが可能となる。
【００８５】
凹凸構造（Ａ）の平均間隔Ｐａｖｅは、内部量子効率ＩＱＥと光取り出し効率ＬＥＥとのバランスの観点から選択できるため、特に限定はなく、例えば、２００ｎｍ、３００ｎｍ、５００ｎｍ、７００ｎｍ、１２００ｎｍ、１５００ｎｍ、２５００ｎｍ、及び５０００ｎｍの凹凸構造Ａを有すＬＥＤ用パタンウェハ（１）を製造し、上記説明した効果を確認できている。ＬＥＤの外部量子効率ＥＱＥを効果的に向上させるという観点に立つと、内部量子効率ＩＱＥを必ず向上させる必要がある。この観点から、平均間隔Ｐａｖｅは、５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことが好ましい。平均間隔Ｐａｖｅが１５００ｎｍ以下であることで、凹凸構造Ａの凹部の密度が向上することから、既に説明した成長する半導体層同士に合体頻度を大きくできる。即ち、半導体層中の転位が、その進行方向を変化させる頻度を向上できるため、転位の低減効果が大きくなり、これにより、内部量子効率ＩＱＥが効果的に向上する。一方で、平均間隔Ｐａｖｅが５０ｎｍ以上であることにより、半導体層の初期成長に大きく貢献する凹凸構造Ａの凹部底部の大きさを確保できる。これにより、凹凸構造Ａの凹部底部における半導体層の核成長を良好に保つことができる。よって、凹凸構造Ａの配列軸Ａが回転シフト角Θだけ所定の範囲内にてシフトすることによる半導体層へのクラック抑制効果が大きくなる。特に、半導体層の核生成性と核成長性を良好に保つ観点から、平均間隔Ｐａｖｅは、１００ｎｍ以上であることが好ましく、２００ｎｍ以上であることがより好ましく、３００ｎｍ以上であることが最も好ましい。
【００８６】
また、凹凸構造Ａの凹部の密度を向上させ、成長する半導体層同士の合体頻度を向上させると共に、合体箇所を分散化させ、効果的に内部量子効率ＩＱＥを向上させ、クラックを低減する観点から、１２００ｎｍ以下であることが好ましく、１０００ｎｍ以下であることがより好ましく、９５０ｎｍ以下であることが最も好ましい。なお、図９、図１６、図１７を参照して既に説明した、平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、クラック抑制の効果及び内部量子効率ＩＱＥ改善の効果を発現すると共に、更に光取り出し効率ＬＥＥも向上させることができる。
【００８７】
＜平均間隔（Ｐａｖｅ）＞
平均間隔Ｐａｖｅは、以下の＜＜半導体発光素子＞＞にて説明する＜凹凸構造の平均高さ（Ｈａｖｅ）＞を求める際に使用したサンプルと略同様の箇所にて測定されるものとする。或いは、ＬＥＤ用パタンウェハ（１）に対して測定できる。凹凸構造Ａの平均間隔Ｐａｖｅは、凹凸構造Ａのｎ回対称の配列によらず、以下の定義に従い決定される。ある凸部Ａ１の中心とこの凸部Ａ１に最隣接する凸部Ｂ１の中心との間の距離ＰＡ１Ｂ１を、間隔Ｐと定義する。平均間隔（Ｐａｖｅ）は、以下の定義に従い算出される。（１）任意の１０個の凸部Ａ１，Ａ２，…Ａ１０を選択する。（２）凸部ＡＭと凸部ＡＭ（１≦Ｍ≦１０）に最隣接する凸部（ＢＭ）との間隔ＰＡＭＢＭを測定する。（３）凸部Ａ１〜凸部Ａ１０についても、（２）と同様に間隔Ｐを測定する。（４）間隔ＰＡ１Ｂ１〜ＰＡ１０Ｂ１０の相加平均値を平均間隔（Ｐａｖｅ）として定義する。なお、上記定義は凹凸構造Ａのｎ回対称性によらない。即ち、複数の凸部が連続した凹部により隔離された場合であっても、複数の柵状体が複数の柵状体により隔離されたラインアンドスペース構造であっても、正ｎ方配列が一軸或いは二軸方向に延伸された配列であっても同様である。なお、複数の凹部が連続した凸部により隔てられた構造の場合、上記凸部の中心を、凹部開口部の中心と読み替えることで、平均間隔（Ｐａｖｅ）を定義することができる。また、柵状体の長さが非常に長く、走査型電子顕微鏡や原子間力顕微鏡観察によりその端部が観察不可能な場合、或いは端部のない場合は、これらの観察像内における凸部の中心を、上記凸部の中心として使用する。
【００８８】
＜凸部の底部の平均幅（φａｖｅ）＞
平均幅φａｖｅは、以下の＜＜半導体発光素子＞＞にて説明する＜凹凸構造の平均高さ（Ｈａｖｅ）＞を求める際に使用したサンプルと略同様の箇所にて測定されるものとする。或いは、ＬＥＤ用パタンウェハ（１）に対して測定される。凹凸構造Ａの平均幅φａｖｅは、凹凸構造Ａのｎ回対称の配列によらず、以下の定義に従い決定される。ある凸部Ａ１の底部の輪郭形状において、輪郭の外周のある一点Ｘと、輪郭の外周の他の一点Ｙと、の距離ＸＹが最大になる時の距離φＡ１を、凸部の底部の幅φと定義する。平均幅（φａｖｅ）は、以下の定義に従い算出される。（１）任意の１０個の凸部Ａ１，Ａ２…Ａ１０を選択する。（２）凸部ＡＭ（１≦Ｍ≦１０）に対して凸部の底部の幅φＡＭを測定する。（３）凸部Ａ１〜凸部Ａ１０についても、（２）と同様に凸部の底部の幅φを測定する。（４）凸部の底部の幅φＡ１〜φＡ１０の相加平均値を平均幅（φａｖｅ）として定義する。なお、凸部の底部の輪郭形状のアスペクト比が１．５以上の場合は、凸部の底部の幅φは、凸部の底部の輪郭形状の外周のある一点Ｘと、他の一点Ｙと、の最短距離として定義される。
【００８９】
＜Ｄｕｔｙ＞
Ｄｕｔｙは、平均幅（φａｖｅ）と平均間隔（Ｐａｖｅ）との比率（φａｖｅ／Ｐａｖｅ）として定義される。
【００９０】
＜凹凸構造Ａの配置＞
本実施の形態に係るＬＥＤ用パタンウェハ（１）は、上述の凹凸構造Ａを、ＬＥＤ用パタンウェハ（１）の表面の一部又は全面に具備する。なお、凹凸構造Ａの更に詳細な形状・配列や製造方法や材質については、以下の＜＜半導体発光素子＞＞内にて説明する。即ち、ＬＥＤ用パタンウェハ（１）の表面全面が上記説明した凹凸構造Ａにより覆われても、ＬＥＤ用パタンウェハ（１）の表面の一部に凹凸構造Ａが設けられてもよい。以下の説明においては、凹凸構造Ａを凹凸構造Ｇと記載し、凹凸構造Ａに該当しない凹凸構造を凹凸構造Ｂと記載する。
【００９１】
ＬＥＤ用パタンウェハ（１）は、少なくとも一部に凹凸構造Ｇを有す。即ち、ＬＥＤ用パタンウェハ（１）の表面は凹凸構造Ｇにより全面が覆われても、一部が覆われても良い。ここで、凹凸構造Ｇにより覆われていない領域を「非Ｇ領域」と呼ぶ。ここで、非Ｇ領域は、凹凸構造Ｂ及び／又は平坦部より構成される。ＬＥＤ用パタンウェハ（１）の表面の一部に非Ｇ領域が設けられる場合であっても、凹凸構造Ｇで覆われた領域において、既に説明した効果を発現できるため、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できる。更には、図１６及び図１７を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、光取り出し効率ＬＥＥをも同時に改善できる。
【００９２】
（α）ＬＥＤ用パタンウェハ（１）の表面に設けられる凹凸構造Ｇは、平均間隔Ｐａｖｅを用いた時に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内に少なくとも設けられると、上記説明した効果を奏すため好ましい。即ち、ＬＥＤ用パタンウェハ（１）に対して少なくとも、１０Ｐａｖｅ×１０Ｐａｖｅの領域内に凹凸構造Ｇが設けられればよい。即ち、例えば、走査型電子顕微鏡や原子間力顕微鏡を用いＬＥＤ用パタンウェハ（１）の表面を観察した場合に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内が凹凸構造Ｇにより構成されていればよい。特に、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す領域内を満たす凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満足することが好ましい。即ち、１０Ｐａｖｅ×１０Ｐａｖｅの面積を有す範囲内が凹凸構造Ｇにより構成され、このような範囲を複数個設けることができる。特に、２０Ｐａｖｅ×２０Ｐａｖｅ以上、より好ましくは２５Ｐａｖｅ×２５Ｐａｖｅ以上を満たすことにより、凹凸構造Ｇによる半導体層の核の付着、核成長、そして成長する半導体層の合体の効果がより顕著になるため好ましい。この場合も、凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満たすことが好ましい。更に、５０Ｐａｖｅ×５０Ｐａｖｅ以上、より好ましくは、７５Ｐａｖｅ×７ＰａｖｅＰ以上の面積を有す領域が凹凸構造Ｇにより構成されることで、凹凸構造Ｇで覆われた領域に隣接する非Ｇ領域においても、半導体層の核の付着、核成長、そして成長する半導体層の合体が良好となり、クラックの抑制と内部量子効率ＩＱＥの改善効果が発現されるため好ましい。本効果は、１００Ｐａｖｅ×１００Ｐａｖｅ以上、１５０Ｐａｖｅ×１５０Ｐａｖｅ以上、そして４５０Ｐａｖｅ×４５０Ｐａｖｅ以上になるにつれ、より発揮される。これらの場合も、凹凸構造Ｇの総和により、以下に説明する凹凸構造Ｇの割合、又は大きさを満たすことが好ましい。
【００９３】
（β）凹凸構造Ｇで覆われた領域の中に、非Ｇ領域を設ける場合、非Ｇ領域の割合は、凹凸構造Ｇに対して、１／５以下であることが好ましい。これにより、凹凸構造Ｇの効果を発揮できる。同様の効果をより発揮する観点から、１／１０以下であることがより好ましく、１／２５以下であることがより好ましく、１／５０以下であることが最も好ましい。なお、１／１００以下を満たすことにより、クラックの抑制と内部量子効率ＩＱＥの改善効果をより向上させることができる。特に、１／５００以下、より好ましくは１／１０００以下を満たすことにより、ＬＥＤ内部から出光する発光光の均等性が向上するため好ましい。同様の観点から、１／１００００以下であることが好ましく、１／１０００００以下であることが好ましく、１／１００００００以下であることが好ましい。なお、下限値は特に限定されず、小さい程、換言すれば０に漸近する程、凹凸構造Ｇの効果がより顕著になるため好ましい。
【００９４】
（γ）ＬＥＤ用パタンウェハ（１）の表面に対する凹凸構造Ｇの割合は、ＬＥＤチップの外形及びその大きさにもよるが、０．００２％以上であると、凹凸構造Ｇにおいて既に説明した効果を奏すことが可能となるため好ましい。特に、０．０２％以上、より好ましくは０．２％以上の凹凸構造ＧをＬＥＤ用パタンウェハ（１）が具備することにより、半導体層内の転位の分散性が向上することから、内部量子効率ＩＱＥの均等性が向上する。更に、成長する半導体層の合体箇所の分散性が向上することから、クラックの抑制効果が大きくなる。更に、２．３％以上、より好ましくは１０％以上の凹凸構造ＧをＬＥＤ用パタンウェハ（１）が含むことで、前記効果をいっそう発揮できる。また、２０％以上の場合、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の面内均等性が向上することから、内部量子効率ＩＱＥの改善程度がＬＥＤ用パタンウェハ（１）の面内において均等化するため、高効率なＬＥＤチップを得る収率が向上する。本効果をより発揮する観点から、凹凸構造Ｇは、３０％以上含まれることが好ましく、４０％以上含まれることがより好ましく、５０％以上含まれることが最も好ましい。また、凹凸構造Ｇを６０％以上含む場合、非Ｇ領域に対する凹凸構造Ｇの効果の伝搬性が向上する。即ち、凹凸構造Ｇによる半導体層の核の付着、核成長、そして成長する半導体層の合体に対する効果を、非Ｇ領域へ、と伝搬することから、非Ｇ領域の内部量子効率ＩＱＥの向上程度が大きくなると共にクラック改善の効果も大きくなる。前記効果をより発揮する観点から、凹凸構造Ｇは、７０％以上含まれることが好ましく、８０％以上含まれることがより好ましく、９０％以上含まれることが最も好ましい。なお、凹凸構造Ｇが９８％以上含まれる場合、換言すればＬＥＤ用パタンウェハ（１）の表面が凹凸構造Ｇにより略埋め尽くされる場合は、半導体層の成長性がＬＥＤ用パタンウェハ（１）の面内において均等になることから、内部量子効率ＩＱＥの向上程度の均等化が促進される。即ち、ＬＥＤ用エピタキシャルウェハより製造される複数のＬＥＤチップの特性分布曲線がよりシャープになる。
【００９５】
（δ）ＬＥＤ用パタンウェハ（１）の表面に含まれる凹凸構造Ｇは、０．００２５×１０−６ｍ２以上であることが好ましい。この範囲を満たすことにより、ＬＥＤチップの、発光出力が大きくなる。これは、ＬＥＤチップの大きさと外形にもよるが、ＬＥＤチップ内を導波する発光光と凹凸構造Ｇとの衝突確率から判断できる。また、この範囲を満たす場合、凹凸構造Ｇ上に成膜される半導体層の初期成長性が良好となる。即ち、半導体層の核生成と核成長の速度を凹凸構造Ｇにより低下させることができることから、転位が低減し、内部量子効率ＩＱＥが向上する。前記効果をより発揮する観点から、ＬＥＤ用パタンウェハ（１）の表面に含まれる凹凸構造Ｇは、０．０１×１０−６ｍ２以上であることが好ましく、０．０４×１０−６ｍ２以上であることがより好ましく、０．０９×１０−６ｍ２以上であることが最も好ましい。更に、０．９×１０−６ｍ２以上であることにより、ＬＥＤ用パタンウェハ（１）上に成膜される半導体層の面内均等性が向上することから、クラックの抑制される割合が大きくなり、半導体発光素子を得る収率が向上する。前記効果をより発揮する観点から、９×１０−６ｍ２以上であることがより好ましく、９０×１０−６ｍ２以上であることが最も好ましい。なお、９００×１０−６ｍ２以上、より好ましくは、１．８×１０−３ｍ２以上であることで、非Ｇ領域に対する凹凸構造Ｇの効果の伝搬性が向上する。即ち、凹凸構造Ｇによる半導体層の核の付着、核の成長、そして成長する半導体層の合体を適度にできる効果を非Ｇ領域へ、と伝搬することから、非Ｇ領域の内部量子効率ＩＱＥの向上程度及びクラックの低減程度も大きくなる。特に、３．６×１０−３ｍ２以上、より好ましくは、７．５×１０−３ｍ２以上であることで、ＬＥＤ用パタンウェハ（１）の外縁部を使用した場合であっても、良好なＬＥＤを得ることができる。以上説明した凹凸構造Ｇの大きさを満たす凹凸構造Ｇが、ＬＥＤ用パタンウェハ（１）の表面上に１以上設けられることで、高効率なＬＥＤチップを収率高く製造することが可能なＬＥＤ用基板を得ることができる。なお、上記説明した凹凸構造Ｇの大きさを満たす凹凸構造Ｇを複数個設けることもできる。この場合、少なくとも１つの凹凸構造Ｇが、上記大きさを満たす。特に、凹凸構造Ｇの個数に対して５０％以上が上記大きさの範囲をみたすことが好ましく、１００％が上記大きさの範囲をみたすことが最も好ましい。
【００９６】
凹凸構造Ｇと非Ｇ領域との配置関係は上記内容を満たせば特に限定されないが、例えば、以下の関係が挙げられる。凹凸構造Ｇと非Ｇ領域との配置関係は、凹凸構造Ｇと非Ｇ領域を考えた場合、以下に説明する配置を挙げることができる。なお、凹凸構造Ｇは、上記説明したα、β、γ、δの１以上を満たす凹凸構造Ｇによる集合、即ち、凹凸構造Ｇ領域である。また、図１８に示すように、凹凸構造Ｇ領域５０１内に非Ｇ領域５０２が設けられる場合、非Ｇ領域５０２は、上記βにて説明した割合を満たせば、その形状、規則性や非規則性は限定されない。図１８は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇと非Ｇ領域との関係を示す説明図である。図１８Ａ及び図１８Ｂにおいては、凹凸構造Ｇ領域５０１の中に、輪郭が不定形の非Ｇ領域５０２が複数配置されている。図１８Ｃにおいては、凹凸構造Ｇ領域５０１の中に、格子状の非Ｇ領域５０２が設けられている。また、図１８Ｄにおいては、凹凸構造Ｇ領域５０１の中に、略円形状の非Ｇ領域５０２が複数形成されている。
【００９７】
凹凸構造Ｇ領域５０１により作られる輪郭形状は特に限定されない。即ち、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は限定されない。このため、例えば、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は、ｎ角形（ｎ≧３）、非ｎ角形（ｎ≧３）や、格子状、ライン状等が挙げられる。ｎ角形は正ｎ角形であっても、非正ｎ角形であってもよい。
【００９８】
図１９は、本実施の形態に係るＬＥＤ用パタンウェハ（１）における凹凸構造Ｇ領域により作られる輪郭形状を示す模式図である。例えば、４角形を代表させると、正４角形（正方形）、長方形、平行四辺形、台形、また、これらの４角形の対向する辺の１組以上が非平行な形状が挙げられる。更に、ｎ角形（ｎ≧３）において、ｎが４以上の場合は、図１９Ａから図１９Ｄに示すような形状を含む。図１９Ａは４角形であり、図１９Ｂは６角形であり、図１９Ｃは８角形であり、図１９Ｄは１２角形である。非ｎ角形は、曲率半径が０超の角部を含む構造、例えば、円、楕円、上記説明した上記ｎ角形の角が丸みを帯びた形状（上記ｎ角形の角の曲率半径が０超の形状）、又は丸みを帯びた角（曲率半径が０超の部位）を含む上記説明したｎ角形（ｎ≧３）である。このため、例えば、図１９Ｅから図１９Ｈに例示する形状を含む。なお、非Ｇ領域の輪郭形状は、上記説明した凹凸構造Ｇの集合の輪郭形状に挙げた形状を採用できる。
【００９９】
まず、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により、囲まれる、又は挟まれる状態が挙げられる。図２０は、本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。図２０Ａから図２０Ｆでは、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により囲まれている状態を示している。図２０Ａに示すように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が設けられ、その外側が非Ｇ領域５０２により構成されてもよい。この凹凸構造Ｇ領域５０１は、上記説明した比率を満たすことが好ましい。また、この凹凸構造Ｇ領域５０１は、既に説明した大きさを満たすことが好ましい。図２０Ｂ又は図２０Ｃのように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が互いに離間して複数個配置され、且つ、凹凸構造Ｇ領域５０１同士の間及び凹凸構造Ｇ領域５０１の外側が非Ｇ領域５０２により満たされていてもよい。この場合、凹凸構造Ｇの合計面積に対して、上記説明した比率を満たすことが好ましい。また、少なくとも１つの凹凸構造Ｇが既に説明した大きさを満たすことが好ましく、全ての凹凸構造Ｇが既に説明した大きさを満たすことがより好ましい。また、凹凸構造Ｇが複数個設けられる場合、凹凸構造Ｇ領域５０１は図２０Ｃに示すように規則的に配置されても、図２０Ｄに示すように非規則的に配置されてもよい。規則的な配置としては、四方配列、六方配列、これらの配列が一軸方向に延伸された配列、又は、これらの配列が二軸方向に延伸された配列等が挙げられる。更に、凹凸構造Ｇ領域５０１の輪郭形状は、図２０Ａから図２０Ｄにおいては、円状に記載したが、図２０Ｅに示すように不定形の形状を採用することもできる。例えば、凹凸構造Ｇ領域５０１の外形として、ｎ角形（ｎ≧３）、角の丸まったｎ角形（ｎ≧３）、円、楕円、線状、星状、格子状等の形状を挙げることができる。また、図２０Ｆに示したように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により囲まれ、その外周を凹凸構造Ｇ領域５０１が囲み、さらにその外周を非Ｇ領域５０２が囲むこともできる。なお、図２０Ａから図２０Ｄにおいては、凹凸構造Ｇ領域５０１を円状に記載したが、凹凸構造Ｇ領域５０１により作られる輪郭形状は、図１９を参照し説明した形状を採用できる。
【０１００】
図２１は、本実施の形態に係るＬＥＤ用パタンウェハ（１）を表面より観察した状態を示す平面模式図である。図２１は、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により挟まれている場合を示している。図２１Ａ及び図２１Ｂに示すように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が設けられ、その外側が非Ｇ領域５０２により構成されてもよい。この凹凸構造Ｇは、上記説明した比率を満たすことが好ましい。また、既に説明した大きさを満たすことが好ましい。図２１Ｃのように、ＬＥＤ用パタンウェハ（１）５００の表面に凹凸構造Ｇ領域５０１が互いに離間して複数個配置され、且つ、凹凸構造Ｇ領域５０１同士の間及び凹凸構造Ｇ領域５０１の外側が非Ｇ領域５０２により満たされていてもよい。この場合、凹凸構造Ｇの合計面積に対して、上記説明した比率を満たすことが好ましい。また、少なくとも１つの凹凸構造Ｇが既に説明した大きさを満たすことが好ましく、全ての凹凸構造Ｇが既に説明した大きさを満たすことがより好ましい。また、図２１Ｄのように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２を内包するように且つ連続的に設けられるような配置もできる。この場合、凹凸構造Ｇの面積に対して、上記説明した比率を満たすことが好ましい。また、凹凸構造Ｇが既に説明した大きさを満たすことが好ましい。また、凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は直線状であっても、図２１Ｅに示すように撓んでいてもよい。凹凸構造Ｇ領域５０１の形状としては、線状、格子状、網目状等が挙げられる。また、図２１Ｆに示したように、凹凸構造Ｇ領域５０１が非Ｇ領域５０２により挟まれ、その外周を凹凸構造Ｇ領域５０１が挟み、さらにその外周を非Ｇ領域５０２が挟むこともできる。なお、図２１においては、凹凸構造Ｇ領域５０１により作られる輪郭線を線状或いは略線状にて記載したが、図１９を参照し説明した形状を採用できる。
【０１０１】
上記説明した凹凸構造Ｇ領域５０１が複数個設けられる場合においては、各凹凸構造Ｇ領域５０１と非Ｇ領域５０２との界面形状は、単一であっても、凹凸構造Ｇ領域５０１ごとに異なっていてもよい。
【０１０２】
また、上記説明した凹凸構造Ｇ領域５０１及び非Ｇ領域５０２との配置関係においては、凹凸構造Ｇ領域５０１が非Ｇ領域５０２に囲まれる場合と、凹凸構造Ｇ領域５０１が非Ｇ領域５０２に挟まれる場合と、を混在し得る。
【０１０３】
また、図２０Ｆ及び図２１Ｆに示すように、第１の凹凸構造Ｇ領域５０１（Ｇ１）の外側に非Ｇ領域５０２が設けられ、さらにその外側に第２の凹凸構造Ｇ領域５０１（Ｇ２）が設けられ、さらにその外側に非Ｇ領域５０２が設けられる場合、第２の凹凸構造Ｇ領域５０１（Ｇ２）は不連続であってもよい。
【０１０４】
非Ｇ領域は、凹凸構造Ｂにより構成されても、平坦部により構成されても、凹凸構造Ｂ及び平坦部により構成されてもよい。
【０１０５】
また、上記説明においては、ＬＥＤ用パタンウェハ（１）５００の外形を全て長方形として描いているが、ＬＥＤ用パタンウェハ（１）５００の外形はこれに限定されず円形、円の曲率を有す弧と直線を含む形状、ｎ角形（ｎ≧３）、非ｎ角形（ｎ≧３）や、格子状、ライン状等を採用できる。ｎ角形は正ｎ角形であっても、非正ｎ角形であってもよい。例えば、４角形を代表させると、正４角形（正方形）、長方形、平行四辺形、台形、また、これらの４角形の対向する辺の１組以上が非平行な形状が挙げられる。更に、ｎ角形（ｎ≧３）において、ｎが４以上の場合は、図１９Ａから図１９Ｄに示すような、形状を含む。図１９Ａは４角形であり、図１９Ｂは６角形であり、図１９Ｃは８角形であり、図１９Ｄは１２角形である。非ｎ角形は、角のない構造、例えば、円、楕円、上記説明した上記ｎ角形の角が丸みを帯びた形状（ｎ角形の角の曲率半径が０超の形状）、又は丸みを帯びた角（曲率半径が０超の角部）を含む上記説明したｎ角形（ｎ≧３）である。このため、例えば、図１９Ｆから図１９Ｈに例示する形状を含む。中でも、線対称の形状を採用することが好ましい。
【０１０６】
＜＜ＬＥＤ用エピタキシャルウェハ＞＞
次に、本実施の形態に係るＬＥＤ用パタンウェハ（１）を使用したＬＥＤ用エピタキシャルウェハについて説明する。
【０１０７】
図２２は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの一例を示す断面概略図である。図２２に示すように、ＬＥＤ用エピタキシャルウェハ１００において、ＬＥＤ用パタンウェハ（１）１０は、その表面に凹凸構造２０を具備している。凹凸構造２０は、上記説明した凹凸構造Ａである。即ち、凹凸構造２０の配列軸ＡとＬＥＤ用パタンウェハ（１）１０の結晶軸とは、上記説明した回転シフト角Θの関係を満たすと共に、凹凸構造２０の凸部は上記説明した曲率半径が０超の角部により構成される。ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０を含む表面上に半導体層である第１半導体層３０、発光半導体層４０及び第２半導体層５０が順次積層されている。ここで、ＬＥＤ用エピタキシャルウェハ１００より製造されるＬＥＤチップにおいて、発光半導体層４０にて発生した発光光は、第２半導体層５０側又はＬＥＤ用パタンウェハ（１）１０から取り出される。更に、第１半導体層３０と第２半導体層５０とは互いに異なる半導体結晶により構成されている。ここで、第１半導体層３０は、凹凸構造２０を平坦化すると好ましい。この時、凹凸構造２０が凹凸構造Ａであることから、第１半導体層３０の転位が低減され、且つクラックが抑制される。第１半導体層３０が凹凸構造２０を平坦化するように設けられることにより、第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックが抑制される。即ち、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した原理から、第１半導体層３０の転位が低減する共にクラックを抑制でき、良好な結晶性を有す第１半導体層３０の性能を、発光半導体層４０及び第２半導体層５０へと、順次反映させると共に、第２半導体層５０を成膜した後においても、半導体層のクラック低減できる。
【０１０８】
また、第１半導体層３０は、図２３に示すように、非ドープ第１半導体層３１とドープ第１半導体層３２とから構成されてもよい。図２３は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。この場合、図２３に示すように、ＬＥＤ用エピタキシャルウェハ２００において、ＬＥＤ用パタンウェハ（１）１０、非ドープ第１半導体層３１及びドープ第１半導体層３２の順に積層されると、内部量子効率ＩＱＥの改善とクラックの低減の効果に加え、ＬＥＤ用エピタキシャルウェハ２００の製造時間短縮が可能となる。ここで、非ドープ第１半導体層３１が凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共にクラックが低減する。即ち、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した原理から、非ドープ第１半導体層３１の結晶性を向上させることができ、良好な結晶性を有す非ドープ第１半導体層３１の性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと、順次反映させると共に、第２半導体層５０を成膜した後においても、半導体層のクラックを低減できる。
【０１０９】
更に、第１半導体層３０は、図２４に示すように、バッファー層３３を含むと好ましい。図２４は、本実施の形態に係るＬＥＤ用エピタキシャルウェハの他の例を示す断面概略図である。図２４に示すように、ＬＥＤ用エピタキシャルウェハ３００においては、凹凸構造２０上にバッファー層３３を設け、続いて、非ドープ第１半導体層３１及びドープ第１半導体層３２を順次積層することにより、第１半導体層３０の結晶成長の初期条件である核生成及び核成長が良好となり、第１半導体層３０の半導体としての性能が向上するため、内部量子効率ＩＱＥ改善程度が向上する。ここでバッファー層３３は、凹凸構造２０を平坦化するように配置されてもよいが、バッファー層３３の成長速度は遅いため、ＬＥＤ用エピタキシャルウェハ３００の製造時間を短縮する観点から、バッファー層３３上に設けられる非ドープ第１半導体層３１により凹凸構造２０を平坦化することが好ましい。非ドープ第１半導体層３１が凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックが低減する。なお、図２４において、バッファー層３３は凹凸構造２０の表面を覆うように配置されているが、凹凸構造２０の表面に部分的に設けることもできる。特に、凹凸構造２０の凹部底部に優先的にバッファー層３３を設けることができる。この場合、凹凸構造２０の凹部底部に対して優先的に核の付着を行うことができるため、続く、核成長性が良好となり、成長する半導体層同士の合体を良好に保つことができる。なお、本実施の形態に係るＬＥＤ用パタンウェハ（１）１０を使用する場合、良好に内部量子効率ＩＱＥを向上させることができるため、バッファー層３３は設けなくともよい。
【０１１０】
図２２から図２４に示したＬＥＤ用エピタキシャルウェハ１００、２００、３００は、ダブルヘテロ構造の半導体層を適用した例であるが、第１半導体層３０、発光半導体層４０及び第２半導体層５０の積層構造はこれに限定されるものではない。
【０１１１】
図２５は、図２２から図２４に示したＬＥＤ用エピタキシャルウェハより製造されるＬＥＤチップの例を示す断面概略図である。図２５に示すように、ＬＥＤチップ４００において、第２半導体層５０上に透明導電層６０を、透明導電層６０の表面にアノード電極７０を、そして第１半導体層３０表面にカソード電極８０を、それぞれ設けることができる。透明導電層６０、アノード電極７０及びカソード電極８０の配置は、ＬＥＤチップにより適宜最適化できるため限定されないが、一般的に、図２５に例示するように設けられる。
【０１１２】
更に、図２５に示すＬＥＤチップ４００においては、ＬＥＤ用パタンウェハ（１）１０と第１半導体層３０との間に凹凸構造２０が設けられているが、図２６に示すように、別の凹凸構造を更に設けることができる。図２６は、本実施の形態に係るＬＥＤチップの他の例を示す断面概略図である。図２６に示すように、別に設けられる凹凸構造としては、以下のものが挙げられる。
・ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０とは反対側の面上に設けられる凹凸構造６０１
・第２半導体層５０と透明導電層６０との間に設けられる凹凸構造６０２
・透明導電層６０表面に設けられる凹凸構造６０３
・透明導電層６０とアノード電極７０との間に設けられる凹凸構造６０４
・第１半導体層３０とカソード電極８０との間に設けられる凹凸構造６０５
・アノード電極７０の表面に設けられる凹凸構造６０６
・カソード電極８０の表面に設けられる凹凸構造６０７
・第１半導体層３０、発光半導体層４０、第２半導体層５０及びＬＥＤ用パタンウェハ（１）１０の側面に設けられる凹凸構造６０８
【０１１３】
凹凸構造２０の他に、更に凹凸構造６０１〜６０８の少なくともいずれか１つの凹凸構造を設けることにより、以下に説明する各凹凸構造６０１〜６０８に応じた効果を発現することができる。
【０１１４】
凹凸構造６０１を設けることにより、光取り出し効率ＬＥＥが向上する。本実施の形態に係るＬＥＤチップにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０１を設けることが好ましい。なお、凹凸構造６０１を設ける代わりに、ＬＥＤ用パタンウェハ（１）を例えばレーザリフトオフ法等により除去することでも、同様に光取り出し効率ＬＥＥが大きく向上する。
【０１１５】
凹凸構造６０２を設けることにより、光取り出し効率ＬＥＥを向上させることができるため、外部量子効率ＥＱＥが大きく改善する。更に、透明導電層６０における電子の拡散性が向上するため、ＬＥＤチップの大きさを大きくすることができる。
【０１１６】
凹凸構造６０３を設けることにより、光取り出し効率ＬＥＥを向上させることができる。本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０３を設けることが好ましい。
【０１１７】
凹凸構造６０４を設けることにより、透明導電層６０とアノード電極７０と、の接触面積を大きくすることができるため、アノード電極７０の剥離を抑制できる。更に、オーミック抵抗を減少させ、オーミックコンタクトを向上させることができるため、電子注入効率ＥＩＥを改善することができ、外部量子効率ＥＱＥを向上させることができる。本実施の形態に係るＬＥＤ用エピタキシャルウェハにおいては、内部量子効率ＩＱＥが向上する。即ち、ＬＥＤチップ内部において効果的にフォトンを生み出すことができる。このため、本実施の形態に係るＬＥＤチップにおいては、凹凸構造６０４を設けることが好ましい
【０１１８】
凹凸構造６０５を設けることにより、第１半導体層３０とカソード電極８０と、の接触面積が大きくなるため、カソード電極８０の剥離を抑制することができる。
【０１１９】
凹凸構造６０６を設けることにより、アノード電極７０に接続される配線の固定強度が向上するため剥離を抑制できる。
【０１２０】
凹凸構造６０７を設けることにより、カソード電極８０の表面に設けられる配線の固定強度が向上するため剥離を抑制できる。
【０１２１】
凹凸構造６０８を設けることにより、第１半導体層３０、発光半導体層４０、第２半導体層５０及びＬＥＤ用パタンウェハ（１）１０の側面より出光する発光光量を増加させることができるため、導波モードにて減衰消失する発光光割合を低減できる。このため、光取り出し効率ＬＥＥが向上し、外部量子効率ＥＱＥを大きくすることができる。
【０１２２】
以上説明したように、実施の形態に係るＬＥＤ用パタンウェハ（１）１０を使用することで、ＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用エピタキシャルウェハの反りを低減させることができる。このため、４インチφや６インチφといった大型のＬＥＤ用ウェハを使用した場合であっても、反りの少ないＬＥＤ用エピタキシャルウェハを製造し、不良率低くＬＥＤチップを製造することが出来る。特に、６インチ以上の径を有すＬＥＤ用パタンウェハ（１）を使用することで、ＬＥＤ用パタンウェハ（１）の厚みを薄くすることが可能となる。このため、環境適合性が向上すると共に、半導体層成膜時の熱制御性が改善されるため、ＬＥＤ用エピタキシャルウェハの半導体層の結晶性はより向上する。更に、既に説明したように、半導体層の厚みを薄くできるため、ＬＥＤ用エピタキシャルウェハの反りを効果的に抑制できる。更に、上記説明した凹凸構造６０１〜６０８の少なくとも１つの凹凸構造を更に設けることで、凹凸構造６０１〜６０８による効果を発現させることができる。特に、光取り出し効率ＬＥＥまでも改善し、高い外部量子効率を実現する観点から、凹凸構造６０１或いは凹凸構造６０３のいずれか一方を少なくとも設けると好ましい。また、電子注入効率ＥＩＥをも向上させる観点から、凹凸構造６０４を設けることが好ましい。
【０１２３】
また、上記図２２から図２４に例示されるＬＥＤ用エピタキシャルウェハ１００，２００，３００の、第２半導体層５０の露出する表面上に電極を形成し、該電極の露出する表面上に支持基材を配置した積層体から、ＬＥＤ用パタンウェハ（１）１０を除去してもよい。ＬＥＤ用パタンウェハ（１）１０の除去は、レーザ光を利用したリフトオフや、ＬＥＤ用パタンウェハ（１）１０の全溶解或いは部分溶解により達成できる。特に、ＬＥＤ用パタンウェハ（１）１０としてシリコンウェハを採用する場合、溶解に寄る除去が、凹凸構造が設けられた面（以下、凹凸構造面という）の精度の観点から好ましい。このようにＬＥＤ用パタンウェハ（１）１０を除去することにより、内部量子効率ＩＱＥの改善を維持した状態で、光取り出し効率ＬＥＥをより一層向上させることができる。これは、ＬＥＤ用パタンウェハ（１）１０と、第１半導体層３０、発光半導体層４０及び第２半導体層５０と、の屈折率の差が大きいことによる。ＬＥＤ用パタンウェハ（１）１０を除去することにより、第１半導体層３０を出光面としたＬＥＤエピタキシャルウェハをくみ上げることができる。
【０１２４】
続いて、ＬＥＤ用エピタキシャルウェハ１００、２００、３００を構成する要素の説明に用いる語句について説明する。なお、以下の説明は、ＬＥＤチップ４００，５００についても適用される。
【０１２５】
＜凹凸構造の平均高さ（Ｈａｖｅ）＞
凹凸構造２０の高さは、凹凸構造の凸部頂部と凹部底部との距離の相加平均値として与えられる。まず、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０面上に、ＬＥＤ用パタンウェハ（１）１０の主面と平行な５０μｍ×５０μｍ角の領域をとる。なお、ＬＥＤ用パタンウェハ（１）１０上に半導体層が成膜されたＬＥＤ用エピタキシャルウェハの場合は、半導体層を除去し、ＬＥＤ用パタンウェハ（１）１０の凹凸構造面を観察する。次に、該５０μｍ×５０μｍ角の領域を、互いに重ならない１０μｍ×１０μｍ角の領域にて２５分割する。次に、２５個存在する１０μｍ×１０μｍの領域から任意に５つの領域を選択する。ここでは、選択された１０μｍ×１０μｍ角の領域を領域Ａ、領域Ｂ、領域Ｃ、領域Ｄ及び領域Ｅとする。その後、領域Ａをより高倍率に観察し、少なくとも１００個の凸部が鮮明に観察されるまで拡大する。続いて、観察される凸部から任意に１０個の凸部を選び出し、それぞれの凸部の高さｈを求める。ここで、凸部の高さｈは、走査型電子顕微鏡観察に傾斜（Ｔｉｌｔ）を反映させた観察又は、原子間力顕微鏡観察より判断することができる。領域Ａより測定された１０個の凸部の相加平均高さをｈａとする。領域Ｂ、領域Ｃ、領域Ｄ及び領域Ｅについても、領域Ａと同様の操作を行い、ｈｂ、ｈｃ、ｈｄ及びｈｅを求める。凹凸構造２０の平均高さ（Ｈａｖｅ）は、（ｈａ＋ｈｂ＋ｈｃ＋ｈｄ＋ｈｅ）／５として与えられる。なお、上記説明は凹凸構造２０が独立した複数の凸部より構成される場合の説明であるが、凹凸構造２０が独立した複数の凹部より構成される場合は、上記説明の凸部を凹部と読み替えることで、凹凸構造２０の高さｈが定義される。また、ＬＥＤ用エピタキシャルウェハの場合は、以下に説明する半導体層の厚みに係る用語を先に算出し、その後、半導体層を除去し、凹凸構造２０の平均高さ（Ｈａｖｅ）を求めるものとする。即ち、以下に説明する半導体層の厚みに係る情報と、上記説明した凹凸構造２０の平均高さ（Ｈａｖｅ）と、は、同一サンプルの略同様の箇所にて測定されるものとする。また、既に説明した凹凸構造２０の平均間隔Ｐａｖｅ及び凹凸構造２０の凸部の底部の平均幅（平均径）φａｖｅは、凹凸構造の平均高さ（Ｈａｖｅ）を求めるのに使用したサンプルと同一サンプルであり、同じ測定箇所より求められる。
【０１２６】
＜距離Ｈｂｕｎ＞
ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面と、第１半導体層３０の発光半導体層４０側の表面と、の距離を距離Ｈｂｕｎと定義する。ここで、ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面とは、凹凸構造２０の平均凹部底部位置として定義する。また、第１半導体層３０の発光半導体層４０側の表面は、平均面として定義する。平均は相加平均であり、平均点数は１０点とする。即ち、距離Ｈｂｕｎは、凹凸構造２０の平均凹部底部位置を基準とした時の第１半導体層３０の平均厚みである。なお、上記相加平均は、ＬＥＤ用エピタキシャルウェハの断面を観察し算出する。観察方法としては、透過型電子顕微鏡観察又は走査型電子顕微鏡観察を採用できる。また、観察範囲は、これらの観察において５個以上２０個以下の凸部（又は凹部）が明瞭に観察できる範囲とする。
【０１２７】
＜距離Ｈｂｕ＞
ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面と、非ドープ第１半導体層３１の発光半導体層４０側の表面と、の距離を距離Ｈｂｕと定義する。ここで、ＬＥＤ用パタンウェハ（１）１０の発光半導体層４０側の表面とは、凹凸構造２０の平均凹部底部位置として定義する。また、非ドープ第１半導体層３１の発光半導体層４０側の表面は、平均面として定義する。平均は相加平均であり、平均点数は１０点とする。即ち、距離Ｈｂｕは、凹凸構造２０の平均凹部底部位置を基準とした時の非ドープ第１半導体層３１の平均厚みである。なお、上記相加平均は、ＬＥＤ用エピタキシャルウェハの断面を観察し算出する。観察方法としては、透過型電子顕微鏡観察又は走査型電子顕微鏡観察を採用できる。また、観察範囲は、これらの観察において５個以上２０個以下の凸部（又は凹部）が明瞭に観察できる範囲とする。
【０１２８】
続いて、ＬＥＤ用エピタキシャルウェハ１００（２００、３００、及びＬＥＤチップ４００、６００を含む。以下同様）を構成する各要素について詳細に説明する。
【０１２９】
＜距離Ｈｂｕｎと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕｎ／Ｈａｖｅ）＞
距離Ｈｂｕｎと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕｎ／Ｈａｖｅ）は２≦Ｈｂｕｎ／Ｈａｖｅ≦３００を満たす。
【０１３０】
比率（Ｈｂｕｎ／Ｈａｖｅ）は、凹凸構造２０の平均高さ（Ｈａｖｅ）と第１半導体層３０の平均厚みＨｂｕｎと、の比率を意味しており、比率（Ｈｂｕｎ／Ｈａｖｅ）が大きい程、第１半導体層３０の平均厚みＨｂｕｎが大きくなる。比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、凹凸構造２０による内部量子効率ＩＱＥ改善の効果を発現することができるため好ましい。比率（Ｈｂｕｎ／Ｈａｖｅ）が２以上であることにより、クラックの抑制された第１半導体層３０による凹凸構造Ａの平坦化程度が向上する。これにより、効果的に、第１半導体層３０上に設けられる発光半導体層４０及び第２半導体層５０の成膜精度を向上させることが可能となる。このため、転位の少ない第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ、内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを得ることができる。さらに、比率（Ｈｂｕｎ／Ｈａｖｅ）が３．５以上であることで、第１半導体層３０の表面の平坦性が良好となり、これに伴い、発光半導体層４０の膜厚均等性が向上することから、発光波長の面内均等性が向上する。これらの効果をより発揮する観点から、５．５以上であることがより好ましく、８．０以上であることが最も好ましい。特に、比率（Ｈｂｕｎ／Ｈａｖｅ）が１０以上であれば、凹凸構造２０の凸部頂部の第１半導体層３０の表面への影響をより小さくできることから、第１半導体層３０の発光半導体層４０側表面の平坦性をより良好にすることができる。即ち、内部量子効率ＩＱＥ向上の効果が大きくなる。同様の観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は、１２以上であることが好ましく、１４以上であることがより好ましく、１６以上であることが最も好ましい。更に、第１半導体層３０の、凹凸構造２０の平均凸部頂部位置と発光半導体層４０と、の間において、転位の衝突確率を増加させ、内部量子効率ＩＱＥをより高める観点から比率（Ｈｂｕｎ／Ｈａｖｅ）は２０以上がより好ましく、２５以上が最も好ましい。一方で、比率（Ｈｂｕｎ／Ｈａｖｅ）が３００以下であることにより、ＬＥＤ用エピタキシャルウェハ１００の反りを抑制することができるため、チップ化効率を向上させることができる。
【０１３１】
半導体層を成膜した後の反りに関する指標は一般的にＢＯＷとして知られる。ＢＯＷは、ＬＥＤ用パタンウェハ（１）１０の厚みに反比例すると共に、ＬＥＤ用パタンウェハ（１）１０の大きさ（直径）及び半導体層の厚みの二乗に比例する。ＢＯＷが大きい程、ＬＥＤチップの製造は困難となり、ＬＥＤチップを製造する際のフォトリソグラフィ工程を考えると、ＢＯＷは１．５以下であることが好ましいとされる。ここで、ＢＯＷを小さくすることを考えれば、ＬＥＤ用パタンウェハ（１）１０の厚みを大きくし、半導体層の厚みを薄くし、且つＬＥＤ用パタンウェハ（１）１０の大きさを小さくすればよい。しかしながら、ＬＥＤ用パタンウェハ（１）１０の厚みを厚くする場合、ＬＥＤチップの製造コストが大きく嵩むと共に、半導体層を成膜する際のＬＥＤ用パタンウェハ（１）１０の熱挙動が変化することから、半導体層の成膜性が低下し、内部量子効率ＩＱＥが低下することがある。また、ＬＥＤ用パタンウェハ（１）１０の大きさを小さくすることは、ＬＥＤチップの収率を大きく低下させる要因になる。即ち、半導体層の厚みを薄くすることでＢＯＷを抑制できれば、その効果は大きいことがわかる。ここで、凹凸構造Ａを使用することで、半導体層の成膜性が向上することを既に説明した。即ち、凹凸構造Ａを具備するＬＥＤ用パタンウェハ（１）１０を使用することで、半導体層の厚みを薄くした場合であっても、転位を効果的に低減し、且つクラックを抑制することができるため、反りを低減できる。この観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は２００以下であることが好ましく、１５０以下であることがより好ましい。更に、半導体層の成膜時間を短くし、半導体層の使用量を低下させて、環境適合性を図る観点から、比率（Ｈｂｕｎ／Ｈａｖｅ）は１００以下であることがより好ましく、５０以下であることが最も好ましい。以上から、比率（Ｈｂｕｎ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）１０の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。
【０１３２】
＜距離Ｈｂｕと平均高さ（Ｈａｖｅ）との比率（Ｈｂｕ／Ｈａｖｅ）＞
距離Ｈｂｕと平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）は１．５≦Ｈｂｕ／Ｈａｖｅ≦２００を満たす。
【０１３３】
比率（Ｈｂｕ／Ｈａｖｅ）は、凹凸構造２０の平均高さ（Ｈａｖｅ）と、非ドープ第１半導体層３１の平均厚みＨｂｕと、の比率を意味しており、比率（Ｈｂｕ／Ｈａｖｅ）が大きい程、非ドープ第１半導体層３１の平均厚みＨｂｕが大きくなる。比率（Ｈｂｕ／Ｈａｖｅ）が１．５以上であることにより、非ドープ第１半導体層３１による凹凸構造Ａの平坦化程度がクラックを抑制した状態にて向上する。これにより、効果的に、非ドープ第１半導体層３１上に設けられるドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０の成膜精度を向上させることが可能となる。このため、転位の少ない非ドープ第１半導体層３１の結晶性を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へと、クラックを抑制した状態にて反映させることが可能となり、クラックが抑制され、且つ内部量子効率ＩＱＥの高いＬＥＤ用エピタキシャルウェハを生産時間を短縮しながら得ることができる。更に、比率（Ｈｂｕ／Ｈａｖｅ）が２．５以上であることで、非ドープ第１半導体層３１による凹凸構造２０の平坦化がより良好となり、これに伴い発光半導体層４０の膜厚均等性が改善し、発光波長の面内均等性が良好となる。これらの効果をより発揮する観点から、３．５以上であることが最も好ましい。特に、比率（Ｈｂｕ／Ｈａｖｅ）が４以上であれば、凹凸構造２０の凸部頂部の非ドープ第１半導体層３１の表面への影響をより小さくできることから、ドープ第１半導体層３２の発光半導体層４０側表面の平坦性をより良好にすることができる。即ち、内部量子効率ＩＱＥ向上及びクラック抑制の効果が大きくなる。同様の観点から、比率（Ｈｂｕ／Ｈａｖｅ）は、５以上であることが好ましく、８以上であることがより好ましく、１０以上であることが最も好ましい。更に、非ドープ第１半導体層３１の内部において、転位の衝突確率を増加させ、内部量子効率ＩＱＥをより高める観点から比率（Ｈｂｕ／Ｈａｖｅ）は１２以上がより好ましく、１５以上が最も好ましい。一方で、比率（Ｈｂｕ／Ｈａｖｅ）が２００以下であることにより、ＬＥＤ用エピタキシャルウェハ１００の反りを抑制することができる。これは、既に説明したＢＯＷの観点から決定できる。同様の観点から、比率（Ｈｂｕ／Ｈａｖｅ）は１００以下であることが好ましく、５０以下であることがより好ましい。更に、半導体層の使用量を低下すると共に、成膜時間を大きく短縮し、環境適合性を図る観点から、比率（Ｈｂｕ／Ｈａｖｅ）は３０以下であることが最も好ましい。以上から、比率（Ｈｂｕ／Ｈａｖｅ）が所定の範囲を満たすことで、クラックの抑制された内部量子効率ＩＱＥの高い半導体層を成膜できると共に、半導体層を成膜したＬＥＤ用パタンウェハ（１）１０の反りを抑制できるために、高効率なＬＥＤチップを生産効率高く製造できる。
【０１３４】
＜凹凸構造２０＞
本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００の凹凸構造２０、即ち凹凸構造Ａは、＜＜ＬＥＤ用パタンウェハ（１）＞＞にて説明した通り、実質的にｎ回対称の規則性を有す凹凸構造であると共に、凸部頂部が曲率半径０超の角部より構成されれば特に限定されない。中でも、図８を参照し説明したＤｕｔｙと回転シフト角Θとの関係、及び図９を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、クラック抑制効果と内部量子効率ＩＱＥの改善効果が大きくなる。更に、図１６を参照し説明した平均間隔ＰａｖｅとＤｕｔｙとの関係を満たすことで、光取り出し効率ＬＥＥをも同時に向上させることができる。以下、凹凸構造２０の更に、好ましい態様について説明する。
【０１３５】
凹凸構造２０は、複数の独立した凸部と連続した凹部より構成されるドット状構造、複数の独立した凹部と連続した凸部より構成されるホール状構造、或いは独立した凸部と独立した凹部と、を共に含むハイブリッド構造をとることができる。中でも、ドット状構造が最も好ましい。これは、ドット状構造であることにより、既に説明したように半導体層の核の付着、そして成長が良好となり、クラックの抑制効果と内部量子効率ＩＱＥ改善効果が大きくなるためである。ドット状構造、ホール状構造、或いはハイブリッド構造において、一つの凸部の底部の輪郭形状又は凹部の開口形状は、円状、楕円状、柵状、卍状、ｎ角形（ｎ≧３）、角部の曲率半径が０超の角部を有すｎ角形（ｎ≧３）等を採用できる。中でも、円状、楕円状、柵状、角部の曲率半径が０超の角部を有す３角形であると、成長する半導体層に対して凹凸構造２０より加えられる応力を低減できることから、クラック抑制の効果が大きくなる。特に、円状が最も好ましい。なお、円状は実質的な円状であり、多少の歪は考慮される。
【０１３６】
凹凸構造２０の平均間隔Ｐａｖｅは、既に説明したように５０ｎｍ≦Ｐａｖｅ≦１５００ｎｍを満たすことで、クラックが抑制され、且つ内部量子効率ＩＱＥの高い半導体層を成膜できる。更に、ＬＥＤ用エピタキシャルウェハ、としてみた場合、平均間隔Ｐａｖｅが１５００ｎｍ以下であることにより、上記説明した比率（Ｈｂｕｎ／Ｈａｖｅ）或いは比率（Ｈｂｕ／Ｈａｖｅ）の効果を好適に発現させることができる。これは、凹凸構造２０から見た半導体層が大きくなるため、既に説明した原理に基づく比率（Ｈｂｕｎ／Ｈａｖｅ）或いは比率（Ｈｂｕ／Ｈａｖｅ）の効果が、凹凸構造２０により乱されることのないためである。よって、内部量子効率ＩＱＥ及びクラックを同時に改善できる。同様の原理から、１２００ｎｍ以下であることが好ましく、１０００ｎｍ以下であることがより好ましく、９５０ｎｍ以下であることが最も好ましい。なお、下限値については既に説明した通りである。
【０１３７】
＜凸部の形状＞
凹凸構造２０を構成する凸部の形状は、既に説明したように半導体層の核の付着、成長、そして成長する半導体層の合体の観点から、凸部底部の径が凸部頂部の径よりも大きい構造であることが好ましく、凸部頂部と凹部底部と、を繋ぐ凸部側面部は２段階以上の傾斜角度を有すことがより好ましく、傾斜が変わる点の曲率半径は０超であり、曲面を形成していることが最も好ましい。特に、ＬＥＤ用エピタキシャルウェハとして考えた場合、凸部の形状を表すパラメータであるアスペクト比、即ち比率（Ｈａｖｅ／φａｖｅ）は、０．１以上５．０以下であることが好ましい。まず、０．１以上であることにより発光半導体層より発生したフォトンから見た凸部の体積が大きくなることから、光取り出し効率ＬＥＥを向上させることができる。特に、アスペクト比が０．３以上であれば、発光光に対する光回折のモード数を増加させ散乱性を強くできるため好ましい。同様の観点から、アスペクト比は０．５以上であることがより好ましく、０．６以上であることが最も好ましい。一方で、アスペクト比が５．０以下であることにより、凸部側面の傾斜角度をなだらかにすることができる。これにより、ＬＥＤチップを得る際に発生するパーティクルを抑制できると考えられる。同様の効果と半導体層の成膜性、特にクラックを抑制する観点から、アスペクト比は３．０以下であることが好ましく、２．０以下であることがより好ましく、１．１以下であることが最も好ましい。
【０１３８】
＜凹部の底部＞
既に説明したように、半導体層の核の付着、成長、そして成長する半導体層の合体の観点から、凹部底部には平坦面があることが好ましい。特に、ＬＥＤ用エピタキシャルウェハとしてみた場合、凹凸構造２０の凹部底部の有す平坦面（以下、「平坦面Ｂ」と呼ぶ）と、第１半導体層３０の安定成長面に対してほぼ平行な面（以下、「平行安定成長面」と呼ぶ）と、が平行であることが好ましい。この場合、凹凸構造２０の凹部近傍における第１半導体層３０の成長性が良好になると共に、成長する半導体層同士の合体に基づく転位低減が大きくなり、第１半導体層３０内の転位を効果的に凹凸構造２０に応じ分散化することができるため、内部量子効率ＩＱＥが向上する。安定成長面とは、成長させる材料において成長速度の最も遅い面のことをさす。一般的には、安定成長面は成長の途中にファセット面として現れることが知られている。例えば、窒化ガリウム系化合物半導体の場合、Ｍ面に代表されるＡ軸に平行な平面が安定成長面となる。ＧａＮ系半導体層の安定成長面は、六方晶結晶のＭ面（１−１００）、（０１−１０）、（−１０１０）であり、Ａ軸に平行な平面の一つである。なお、成長条件によっては、ＧａＮ系半導体のＭ面以外の平面であるＡ軸を含む他の平面が安定成長面になる場合もある。
【０１３９】
＜バッファー層＞
バッファー層３３の材質としては、ＡｌＧａＮ構造、ＡｌＮ構造、ＡｌＩｎＮ構造、ＩｎＧａＮ／ＧａＮ超格子構造、ＩｎＧａＮ／ＧａＮ積層構造、或いはＡｌＩｎＧａＮ／ＩｎＧａＮ／ＧａＮ積層構造等を採用することができる。また、バッファー層の成膜については、成膜温度を３５０℃〜６００℃の範囲にできる。これにより、狭い凹部底部からの成膜についても、均等性を向上させることができる。これらのバッファー層３３を使用することにより、ＬＥＤ用ウェハと第１半導体層３０と、の格子定数の差を効果的に減らすことが可能となり、第１半導体層３０の成膜性及び結晶性を改善できる。また、バッファー層３３の膜厚は、凹凸構造２０の平均高さ（Ｈａｖｅ）に対して、１／５以下であることが望ましい。これは、ＲＡＭＰ過程におけるバッファー層３３の再拡散と再結晶挙動に関し、凸部の側面部への核の付着を抑制する為である。この観点から、バッファー層３３の膜厚は、凹凸構造２０の平均高さ（Ｈａｖｅ）対して、１／１０以下がより好ましく、１／２０以下が最も好ましい。また、バッファー層３３は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣｈｅｍｉｃａｌＶａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法或いはスパッタリング法により成膜されることが好ましい。特に、バッファー層３３の均等性が向上する点から、スパッタリング法を採用することがより好ましい。
【０１４０】
＜第１半導体層＞
第１半導体層３０の材質は、以下に説明する非ドープ第１半導体層３１及びドープ第１半導体層３２より選択することができる。第１半導体層３０の膜厚（Ｈｂｕｎ）は、凹凸構造２０を、クラックを抑制し平坦化すると共に、第１半導体層３０内部の転位を低減し、発光半導体層４０及び第２半導体層５０へ、と半導体としての性能を反映させることで内部量子効率ＩＱＥを向上させる観点から、８００ｎｍ以上であると好ましい。特に、凹凸構造２０による転位低減の効果をより発揮する観点から、１５００ｎｍ以上であることが好ましく、２０００ｎｍ以上であることがより好ましい。更に、発光半導体層４０及び第２半導体層５０へ、と半導体としての性能を反映させ内部量子効率ＩＱＥを効果的に大きくする観点から、２５００ｎｍ以上であることが好ましく、３０００ｎｍ以上であることがより好ましく、４０００ｎｍ以上であることが最も好ましい。一方、上限値は反り及び環境適合性の観点から１０００００ｎｍ以下であると好ましく、７５００ｎｍ以下であることがより好ましく、６５００ｎｍ以下であることが最も好ましい。
【０１４１】
ドープ第１半導体層３２は、ＬＥＤの用途に適したｎ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。特に、ｎ型ＧａＮ層であることが望ましい。ｎ型ＧａＮ層としては、例えば、ＮＨ３を３×１０-２〜４．２×１０-２ｍｏｌ／ｍｉｎ、トリメチルガリウム（ＴＭＧａ）０．８×１０-４〜１．８×１０-４ｍｏｌ／ｍｉｎ）及びＳｉに代表されるｎ型ドーパントを含むシランガスを５．８×１０-９〜６．９×１０-９ｍｏｌ／ｍｉｎ供給し、形成することができる。ドープ第１半導体層３２の膜厚は、発光半導体層４０への電子注入性の観点から、８００ｎｍ以上であると好ましく、１５００ｎｍ以上であることがより好ましく、２０００ｎｍ以上であることが最も好ましい。一方、上限値は、反りを低減する観点から、５０００ｎｍ以下であることが好ましい。ドープ第１半導体層３２の使用量を低減すると共に、ＬＥＤ用エピタキシャルウェハ２００、３００の製造時間を短縮する観点から、４３００ｎｍ以下であることが好ましく、４０００ｎｍ以下であることがより好ましく、３５００ｎｍ以下であることが最も好ましい。
【０１４２】
非ドープ第１半導体層３１は、ドープ第１半導体層３２のｎ型半導体層としての性能に支障をきたさない範囲で適宜選択できる。例えば、シリコン、ゲルマニウム等の元素半導体、又は、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体を適用できる。特に、アンドープ窒化物層であることが好ましい。アンドープ窒化物層としては、例えば、９００℃〜１５００℃の成長温度で、バッファー層或いはＬＥＤ用ウェハの上に、ＮＨ３とＴＭＧａを供給することで成膜できる。非ドープ第１半導体層３１の膜厚（Ｈｂｕ）は、凹凸構造２０を平坦化する観点から、１０００ｎｍ以上であることが好ましい。特に、非ドープ第１半導体層３１の内部にて転位を効果的に低減する観点から１５００ｎｍ以上であることが好ましく、２０００ｎｍ以上であることがより好ましく、２５００ｎｍ以上であることが最も好ましい。一方上限値は、ＬＥＤ用エピタキシャルウェハ１００の反りを低減する観点から６０００ｎｍ以下であることが好ましい。特に、ＬＥＤ用エピタキシャルウェハ２００、３００の製造時間を短縮する観点から、５０００ｎｍ以下であることが好ましく、４０００ｎｍ以下であることがより好ましく、３５００ｎｍ以下であることが最も好ましい。
【０１４３】
なお、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０上に少なくとも非ドープ第１半導体層３１及びドープ第１半導体層３２が順次積層される場合、ドープ第１半導体層３２上に更に他の非ドープ半導体層（２）を設け、その上に発光半導体層４０を設けることもできる。この場合、他の非ドープ半導体層（２）としては、上記非ドープ第１半導体層３１にて説明した材料を使用することができる。他の非ドープ半導体層（２）の膜厚は、ＬＥＤ用エピタキシャルウェハ２００、３００の発光性の観点から、１０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましく、２００ｎｍ以上であることが最も好ましい。一方上限値は、発光半導体層４０内における正孔と電子の再結合の観点から、５００ｎｍ以下であることが好ましく、４００ｎｍ以下であることがより好ましく、３５０ｎｍ以下であることが最も好ましい。
【０１４４】
＜発光半導体層＞
発光半導体層４０としては、半導体発光素子（例えば、ＬＥＤ）として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層４０として、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、発光半導体層には、適宜、特性に応じて種々の元素をドープしてもよい。発光半導体層４０は、単一または多重量子井戸構造の活性層である。例えば、６００℃〜８５０℃の成長温度で、窒素をキャリアガスとして使い、ＮＨ３、ＴＭＧａ、及びトリメチルインジウム（ＴＭＩｎ）を供給し、ＩＮＧａＮ／ＧａＮからなる活性層を、１００Å〜１２５０Åの厚さに成長させることができる。また、多重量子井戸構造の場合、１つの層を構成するＩｎＧａＮに関し、Ｉｎ元素濃度を変化させることもできる。また、発光半導体層４０と第２半導体層５０と、の間に電子ブロック層を設けることができる。電子ブロック層は、例えば、ｐ−ＡｌＧａＮにて構成される。
【０１４５】
＜第２半導体層の材質＞
第２半導体層５０としては、ＬＥＤの用途に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に、適宜、種々の元素をドープしたものを適用できる。例えば、ｐ型ＧａＮ層の場合、成長温度を９００℃以上に上昇させ、ＴＭＧａ及びＣＰ２Ｍｇを供給し、数百〜数千Åの厚さに成膜することができる。
【０１４６】
＜ＬＥＤ用パタンウェハ（１）の材質＞
ＬＥＤ用パタンウェハ（１）１０の材質は、ＬＥＤ用パタンウェハ（１）として使用できるものであれば特に制限はない。サファイア、シリコンカーバイド（ＳｉＣ）、窒化シリコン（Ｓｉ３Ｎ４）、窒化ガリウム（ＧａＮ）、銅タングステン（Ｗ−Ｃｕ）、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、ＧａＰ、又はＧａＡｓ等の基板を用いることができる。なかでも第１半導体層３０との格子マッチングの観点から、サファイア、ＧａＮ、ＧａＰ、ＧａＡｓ、シリコンカーバイド、シリコン、スピネル（例えば、ＭｇＡｌ２Ｏ４に代表される絶縁性基板）等を適用することが好ましい。更に、単体で用いてもよく、これらを用いたＬＥＤ用ウェハ上に別のウェハを設けたヘテロ構造のウェハとしてもよい。例えば、ＬＥＤ用ウェハに、Ｃ面（０００１）を主面とするサファイアウェハを用いることができる。この場合、ＧａＮ系半導体層の安定成長面であるＭ面は、サファイアウェハＡ面（１１−２０）、（１−２１０）、（−２１１０）に平行な面である。
【０１４７】
ＬＥＤ用パタンウェハ（１）１０の大きさは特に限定されるものではないが、例えば、２インチφ、４インチφ、６インチφ、及び８インチφが挙げられる。これらは、円盤状であっても、オリフラのついた形状であってもよい。ここで、凹凸構造Ａの効果を、半導体層の成膜現象からみて平均化し、良質なＬＥＤ用エピタキシャルウェハを製造する観点から、及び、上記説明した効果のうち、ＬＥＤ用エピタキシャルウェハの反りの低減の効果を良好に発揮する観点から、４インチφ或いは６インチφであることが好ましい。
【０１４８】
また、ＬＥＤ用パタンウェハ（１）１０は、少なくとも第１半導体層３０を積層した後の工程において除去してもよい。ＬＥＤ用パタンウェハ（１）１０を除去することにより、導波モードの乱し効果が大きくなるため、光取り出し効率ＬＥＥが大きく向上する。この場合、ＬＥＤの発光光の出光面は、発光半導体層４０からみて第１半導体層３０側であると好ましい。
【０１４９】
＜透明導電層＞
透明導電層６０は、第２半導体層５０上に設けられる。透明導電層６０としては、例えば、透過性酸化膜であって、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＺｎＯ、ＲｕＯｘ、ＴｉＯｘ、ＩｒＯｘ、ＳｎＯｘ、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）或いはＩｎｘＯｙのうち、少なくとも１つ以上で形成される。また、透明導電層６０は、真空蒸着法、スパッタリング法、或いはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
【０１５０】
＜アノード電極＞
アノード電極７０は、透明導電層６０上に設けられる。アノード電極７０としては、上述した透明導電層６０に記載の透過性酸化膜又は透明金属を使用できる。透過性酸化膜を採用した場合、アノード電極７０と透明導電層６０と、の界面を消失させることもできる。また、透明金属としては、Ｎｉ、Ｃｏ、Ｆｅ、Ｔｉ、Ｃｕ、Ｒｈ、Ａｕ、Ｒｕ、Ｗ、Ｚｒ、Ｍｏ、Ｔａ、Ｐｔ及びこれらの酸化物或いは窒化物からなる群から選択される少なくとも一種を含む合金又は多層膜が挙げられる。特に、Ｎｉの上にＡｕが積層された多層膜が接着力の点から好ましい。また、例えば、Ｎｉの上にＡｕが、当該Ａｕの上にＲｈＯが積層された多層膜を採用することもできる。
【０１５１】
＜カソード電極＞
カソード電極８０は、第２半導体層５０側から第１半導体層３０をエッチングして、露出した第１半導体層３０表面に形成される。例えば、金、銀、チタン或いはクロム等の金属や金属酸化物を使用できる。特に、金属多層膜が好ましい。
【０１５２】
＜反射膜＞
ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０と、反対の面上に、反射膜を形成できる。反射膜を形成することにより、凹凸構造２０による光取り出し効率ＬＥＥをより大きくすることが可能となる。反射膜の反射率は、発光半導体層４０の発光波長にて８０％以上が好ましく、９０％以上がより好ましく、９１％以上が最も好ましい。例えば、誘電体多層膜を使用できる。誘電体多層膜とは、屈折率の異なる２以上の誘電体を交互に積層した多層膜である。例えば、ＺｒＯ２、ＡｌＮ、Ｎｂ２Ｏ３、或いはＴａ２Ｏ３とＳｉＯ２と、をペア数３〜８で積層できる。
【０１５３】
＜凹凸構造２０の作製方法＞
以上、本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００及びＬＥＤ用パタンウェハ（１）１０について説明した。次に、凹凸構造２０の作製方法について説明する。
【０１５４】
転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０の加工精度や加工速度の観点から、転写法を採用すると好ましい。
【０１５５】
本明細書における転写法とは、表面に微細パタンを具備したモールドの、微細パタンをＬＥＤ用ウェハ（凹凸構造２０を作製する前のＬＥＤ用パタンウェハ（１）１０）に転写する工程を含む方法として定義する。即ち、モールドの微細パタンとＬＥＤ用ウェハと、を転写材を介して貼合する工程と、モールドを剥離する工程と、を少なくとも含む方法である。この方法を採用することにより、容易に上記説明した回転シフト角Θを満たすことができる。より具体的に、転写法は２つに分類することができる。第１に、ＬＥＤ用ウェハに転写付与された転写材を永久剤として使用する場合である。この場合、ＬＥＤ用ウェハと凹凸構造２０を構成する材料は異なることとなる。また、凹凸構造２０は永久剤として残り、ＬＥＤ用エピタキシャルウェハ１００として使用されることを特徴とする。この場合、第１半導体層３０の成長性を担保するために、部分的にＬＥＤ用ウェハの表面が露出する方法を採用すると好ましい。即ち、ＬＥＤ用ウェハの表面に対し転写材が部分的に配置され、部分的に配置された転写材が第１半導体層３０の成長を阻害するマスクとして機能する状態である。ＬＥＤは、数万時間と長期に渡り使用することから、転写材を永久剤として使用する場合、転写材を構成する材料は、金属元素を含むと好ましい。特に、加水分解・重縮合反応を生じる金属アルコキシドや、金属アルコキシドの縮合体を原料に含むことにより、永久剤としての性能が向上するため好ましい。より好ましくは、蒸着やスパッタといった真空プロセスにより成膜されたＳｉＯ２に代表されるマスク材料を転写付与する方法である。更には、ＬＥＤ用ウェハ上に部分的に転写法によりマスクを形成し、続いて蒸着やスパッタによりＳｉＯ２に代表される無機物を成膜する。その後、転写法により作製したマスクを除去することで、無機物をＬＥＤ用ウェハ上にパターニングすることもできる。或いは、ＬＥＤ用ウェハの主面に対して無機物の層を予め成膜し、当該無機物の層を、転写法にて加工することでも得ることができる。上述したようなＬＥＤ用ウェハと凹凸構造２０と、の材質が異なる場合、凹凸構造２０としては、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物を採用することが最も好ましい。これにより、上記説明した、回転シフト角Θの効果を余すことなく発揮することができる。
【０１５６】
第２に、ナノインプリントリソグラフィ法が挙げられる。ナノインプリントリソグラフィ法は、モールドの微細パタンをＬＥＤ用ウェハ上に転写する工程と、エッチングによりＬＥＤ用ウェハを加工するためのマスクを設ける工程と、ＬＥＤ用ウェハをエッチングする工程と、を含む方法である。例えば、転写材を１種類用いる場合、まずＬＥＤ用ウェハとモールドとを、転写材を介して貼合する。続いて、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、ＬＥＤ用ウェハを部分的に露出させる。その後、転写材をマスクとして、エッチングによりＬＥＤ用ウェハを加工する。この際の加工方法としては、ドライエッチング及びウェットエッチングを採用できる。ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０の高さｈを高くしたい場合はドライエッチングが有用である。また、例えば転写材を２種類用いる場合、まずＬＥＤ用ウェハ上に第１転写材層を成膜する。続いて、第１転写材層とモールドとを、第２転写材を介して貼合する。その後、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。第２転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、第１転写材を部分的に露出させる。続いて、第２転写材層をマスクとして、第１転写材層をドライエッチングによりエッチングする。その後、転写材をマスクとして、エッチングによりＬＥＤ用ウェハを加工する。この際の加工方法としては、ドライエッチング及びウェットエッチングを採用できる。凹凸構造２０の高さｈを高くしたい場合はドライエッチングが有用である。
【０１５７】
また、ナノインプリントリソグラフィ法として、以下に説明する残膜処理の不要なナノ加工シート法を採用することもできる。モールドの凹凸構造面上に、希釈したマスク層（２）材料を塗工し、溶剤を除去する。本操作により、モールドの凹部内部にマスク層（２）を配置できる。モールドの凹部内部にマスク層（２）を内包したモールドの、凹凸構造上に希釈したマスク層（１）材料を塗工し、溶剤を除去する。本操作により、モールドの凹部内部にマスク層（２）が充填され、凹凸構造及びマスク層（２）を充填且つ平坦化するようにマスク層（１）を成膜することができる。これにより、ナノ加工シートが製造される。続いて、ナノ加工シートのマスク層（１）をＬＥＤ用ウェハにラミネーションする。続いて、ＵＶ光に代表されるエネルギー線を照射し、モールドを剥離する。得られたマスク層（２）／マスク層（１）／ＬＥＤ用ウェハに対し、マスク層（２）面側からドライエッチングを行い、ＬＥＤ用ウェハを部分的に露出させる。続いて、マスク層越しにエッチングを行うことで、ＬＥＤ用ウェハを加工し、ＬＥＤ用パタンウェハ（１）１０を製造できる。特に、ナノ加工シート法を採用することで、凹凸構造の配列方向を、当該シートを貼り合わせる方向にて制御することができる。例えば、ナノ加工シートを繰り出し、巻き取る装置にセットする。次に、ＬＥＤ用ウェハをロードする。この時の、ＬＥＤ用ウェハのオリフラの位置を検知し、制御する。そして、ロードしたＬＥＤ用ウェハにナノ加工シートを貼り合わせる。即ち、ナノ加工シートは、機械的に一定方向に貼り合わせられるが、貼り合わせる対象であるＬＥＤ用ウェハの方向が制御されることで、回転シフト角Θを容易に制御できる。この際の、回転シフト角Θの分解能は±１°であった。
【０１５８】
以上説明したように、転写法を採用することで、モールドの微細パタンをＬＥＤ用ウェハに反映させることができるため、良好なＬＥＤ用パタンウェハ（１）１０を得ることができる。
【０１５９】
ナノインプリントリソグラフィ法やナノ加工シート法に代表される転写法を適用することで、ＬＥＤ用ウェハの主面上に、凹凸構造２０を加工形成するためのマスク層を、転写形成することができる。ここで、当該マスク層を使用し、凹凸構造２０を製造する際の、ドライエッチング法について、説明する。特に、ＬＥＤ用ウェハ上に設けられるマスク層が、２層以上のマスク層の場合に有効となる。例えば、ＬＥＤ用ウェハの主面側から、有機レジスト／無機レジストの順番に積層され、当該有機レジスト及び無機レジストから構成される凹凸構造を表面に有するようなマスク層を使用する場合、以下に説明するドライエッチング法の効力が最大限に発現される。
【０１６０】
以下の説明においては、ＬＥＤ用ウェハの主面上に、ＬＥＤ用ウェハをドライエッチング加工し凹凸構造２０を形成する為に使用するマスク層が配置された積層体のことを、エッチング被加工材と称す。このエッチング被加工材は、ＬＥＤ用ウェハ上に、パタン幅が５μｍ以下でアスペクト比０．１〜５．０のパタンを有するマスク層を備えたエッチング被加工材であり、エッチング加工時に使用する載置部材上にエッチング被加工材が載置された際の全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが好ましい。熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。
【０１６１】
この構成により、エッチング加工時に発生する熱によるマスク層に対するエッチングダメージが低減され、エッチングにより所望の凹凸構造２０を有するＬＥＤ用パタンウェハ（１）を製造することができる。また、このエッチング被加工材の構成要素である載置部材を搬送部材として使用することにより、ドライエッチング工程においてスループットを向上させることができる。
【０１６２】
エッチング被加工材は、載置部材の載置領域上に載置する。また、載置部材の載置領域上に直接エッチング被加工材を載置しても、伝熱シートのような他の部材を介してエッチング被加工材を載置しても良い。いずれにしても、全体の熱抵抗値が６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下であることが重要である。ここで、全体の熱抵抗値とは、載置部材の載置領域上にエッチング被加工材を伝熱シートを介し配置した場合を例にとると、載置領域における載置部材の熱抵抗値、エッチング被加工材の熱抵抗値、及び載置領域における伝熱シートの熱抵抗値と、の和である。なお、伝熱シートは他の部材として読み替えることができる。また、伝熱シートに代表される他の部材を使用しない場合は、伝熱シートの熱抵抗値を０にすればよい。
【０１６３】
熱抵抗値は、部材の厚さを、部材を構成する材料の熱伝導率λで除した値である。すなわち、熱抵抗値Ｒ（ｍ２・Ｋ／Ｗ）は、部材の厚さｄ（ｍ）／部材の熱伝導率λ（Ｗ／ｍ・Ｋ）で計算される値である。全体の熱抵抗値がＲ≦６．７９×１０−３（ｍ２・Ｋ／Ｗ）となるようにエッチング被加工材を構成する部材や層の材料や厚さ、載置部材を構成する材料や厚さを調整する。換言すれば、全体の熱抵抗値Ｒの範囲を満たすような条件を適用して、ドライエッチングを行うことで、精度高くＬＥＤ用パタンウェハ（１）を製造することができる。全体の熱抵抗値は、Ｒ≦３．０４×１０−３（ｍ２・Ｋ／Ｗ）以下であることがより好ましく、Ｒ≦１．２１×１０−３（ｍ２・Ｋ／Ｗ）以下であることがさらに好ましい。なお、全体の熱抵抗値Ｒの下限は０≦Ｒであることが好ましい。なお、熱抵抗値については、レーザーフラッシュ法により簡便に測定できる。
【０１６４】
載置部材の厚さｄに関して、熱抵抗値の観点からは下限は無いが、載置部材の厚さｄが小さすぎると、載置部材の搬送時等に破損してしまう可能性があるため、耐久性をもつような範囲、例えば０．００１ｍ以上を採用することが好ましい。また、熱抵抗値の観点から考えられる厚さｄには上限値があるが、同時に搬送時の作業性やコスト面の観点から載置部材の厚さｄは０．０５ｍ以下が好ましい。
【０１６５】
載置部材は、エッチング被加工材を載置する部材であり、エッチング被加工材を固定又は搬送するための搬送トレーとして使用することができる。載置部材を用いることにより、ドライエッチング装置の真空反応槽にエッチング被加工材を搬送する際にエッチング被加工材の位置ずれを低減することができ、また、複数のエッチング被加工材を同時に搬送することができるためスループットが高くなる。載置部材を構成する材料としては、例えばシリコン（Ｓｉ）、アルミニウム（Ａｌ）、ステンレス等の金属材料、石英（ＳｉＯ２）、炭化シリコン（ＳｉＣ）、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）等のセラミックス、アルマイトで被覆したシリコンやアルミニウム、表面にセラミックスを溶射したシリコンやアルミニウム、樹脂材料で被覆したシリコンやアルミニウム等の金属材料が挙げられる。これら材料については、上記全体の熱抵抗値Ｒの条件を満たせば特に限定されないが、ドライエッチングガスに対して、堆積性の高い反応物が発生しないような材料を選ぶことが好ましい。より好ましい例を挙げると、シリコン（Ｓｉ）、石英（ＳｉＯ２）やアルミニウム（Ａｌ）は載置部材の入手性及び加工性が高い点、炭化シリコン（ＳｉＣ）、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、ジルコニア酸化物（ＺｒＯ２）、イットリア酸化物（Ｙ２Ｏ３）や、これらのうちいずれか１種以上で被覆された無機部材は特に堆積性の高い反応物が発生しづらい点で好ましい。なお、ここで使用される無機部材とは、具体的には、例えば、シリコン（Ｓｉ）やアルミニウムのような加工性が高い金属材料である。このような無機部材に、炭化シリコン（ＳｉＣ）等の堆積性の高い反応物が発生しないような材料を被覆することで、加工容易性及びドライエッチングへの対応性を両立することができる。また、この場合、窒化アルミニウム（ＡｌＮ）等は、被覆時に１００％が窒化アルミニウム（ＡｌＮ）になるわけではなく、一部がアルミナ（Ａｌ２Ｏ３）等になり、被覆層は混合物になることがある。したがって、「これらのうちいずれか１種以上で被覆された」の記載には、このように、ある材料で被覆しようとしたときに、他の材料が混在する場合が含まれることを意味している。
【０１６６】
載置部材の形状としては、上記全体の熱抵抗値Ｒの条件を満たせば特に制限しないが、例えば、薄板円形状や薄板角形状等が挙げられる。載置部材の表面は平坦である必要はなく、エッチング被加工材を収容するための凹部（ザグリ、ポケット）が形成されていても良い。また、載置部材は、単一の材料で構成されている必要はなく、二種類以上の材料で構成されていても良い。さらに、載置部材は、単一構造物で形成される必要は無く、土台部分とエッチング被加工材の一部を覆うことでエッチング被加工材を固定する蓋のような二種類以上の構造物を組み合わせて構成されても良い。
【０１６７】
上記説明した熱抵抗値Ｒの範囲を満たすドライエッチング処理により、エッチングダメージを低減できる。これにより、精度の高い凹凸構造Ａを有するＬＥＤ用パタンウェハ（１）を製造できる。ここで、マスク層としては、既に説明したように２層以上のマスク層が好ましく、これについては、ナノ加工シート法或いは２層以上レジストに対するナノインプリント法により容易に作製できる。特に、ナノ加工シートを使用することで、精度の高い２層以上のマスク層を形成できる。
【０１６８】
例えば、転写法を適用し、ＬＥＤ用ウェハの主面上に２層レジストを得る。例えば、ＬＥＤ用ウェハに近い側から、有機レジスト／無機レジストの順番に成膜され、少なくとも無機レジストが凹凸構造を形成しているとする。この場合、まず、ナノインプリント法の場合は、無機レジストに存在する残膜及び有機レジストを部分的に除去する必要があり、ナノ加工シート法の場合は、有機レジストのみを部分的に除去すればよい。この工程を残膜除去工程という。残膜除去工程においては、例えば、Ｏ２ガス、Ｈ２ガス、Ｘｅガス及びＡｒガスの少なくとも１種を含むガスによる、反応性エッチングを使用することが好ましい。例えば、エッチング圧力として０．１Ｐａ〜５Ｐａであると、加工精度が向上する。特に、Ｏ２ガスのみ、或いはＯ２ガスにＡｒガスを５０体積％以下添加したガスを使用することで、加工精度が向上する。これにより、ＬＥＤ用ウェハ上に、アスペクト比の高い微細パタンマスクを形成できる。
【０１６９】
この微細パタンマスク形成工程においては、必ずしも載置部材を使用する必要はなく、前記全体の熱抵抗値Ｒの範囲となるように各部材の材料と形状を選択する必要もない。
【０１７０】
ＬＥＤ用パタンウェハ（１）の凹凸構造２０の加工精度を向上させるエッチング方法は、ＬＥＤ用ウェハ上に、パタン幅５μｍ以下でアスペクト比０．１〜５．０のパタンを有するマスク層を具備するエッチング被加工材を得、載置部材上にエッチング被加工材を載置し、全体の熱抵抗値Ｒが６．７９×１０−３（ｍ２・Ｋ／Ｗ）以下である状態で、マスク層をマスクとしてＬＥＤ用ウェハ用をエッチングする。これにより、微細パタンマスクに対するエッチングダメージが抑制されるため、エッチング過程における、微細パタンマスクのエッチング均等性が保たれ、ＬＥＤ用パタンウェハ（１）の凹凸構造２０の精度が向上する。
【０１７１】
ＬＥＤ用ウェハ用をエッチングするという観点から、塩素系ガスやフロン系ガスを用いたエッチングを行うことができる。ＬＥＤ用ウェハ用を反応性エッチングすることが容易なフロン系ガス（ＣｘＨｚＦｙ：ｘ＝１〜４、ｙ＝１〜８、ｚ＝０〜３の範囲の整数）のうち、少なくとも１種を含む混合ガスを使用する。フロン系ガスとしては例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ等が挙げられる。さらに、ＬＥＤ用ウェハ用のエッチングレートを向上させるため、フロン系ガスにＡｒガス、Ｏ２ガス、及びＸｅガスを、ガス流量全体の５０％以下混合したガスを使用する。フロン系ガスでは反応性エッチングすることが難しいＬＥＤ用ウェハ用（難エッチング基材）や堆積性の高い反応物が発生してしまうＬＥＤ用ウェハ用をエッチングする場合は、反応性エッチングすることが可能な塩素系ガスのうち少なくとも１種を含む混合ガスを使用する。塩素系ガスとしては、例えば、Ｃｌ２、ＢＣｌ３、ＣＣｌ４、ＰＣｌ３、ＳｉＣｌ４、ＨＣｌ、ＣＣｌ２Ｆ２、ＣＣｌ３Ｆ等が挙げられる。さらに難エッチング基材のエッチングレートを向上させるため、塩素系ガスにＯ２ガス、Ａｒガス、又はＯ２ガスとＡｒガスとの混合ガスを添加してもよい。
【０１７２】
エッチング時の圧力は反応性エッチングに寄与するイオン入射エネルギーが大きくなり、ＬＥＤ用ウェハ用のエッチングレートが向上するため、０．１Ｐａ〜２０Ｐａであることが好ましく、０．１Ｐａ〜１０Ｐａであることがより好ましい。
【０１７３】
また、フロン系ガス（ＣｘＨｚＦｙ：ｘ＝１〜４、ｙ＝１〜８、ｚ＝０〜３の範囲の整数）のＣとＦの比率（ｙ／ｘ）の異なるフロン系ガス２種を混合し、ＬＥＤ用ウェハ用のエッチング側壁を保護するフロロカーボン膜の堆積量を増減させることで、ＬＥＤ用ウェハ用に作製される微細パタンのテーパー形状の角度を作り分けることができる。ＬＥＤ用ウェハ用に対するマスクの形状を、ドライエッチングによりより精密に制御する場合、Ｆ／Ｃ≧３のフロンガスと、Ｆ／Ｃ＜３のフロンガスの流量の比率を、９５ｓｃｃｍ：５ｓｃｃｍ〜６０ｓｃｃｍ：４０ｓｃｃｍとすることが好ましく、７０ｓｃｃｍ：３０ｓｃｃｍ〜６０ｓｃｃｍ：４０ｓｃｃｍであると、より好ましい。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
【０１７４】
また、フロン系ガス及びＡｒガスの混合ガスと、Ｏ２ガス又はＸｅガスと、の混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ〜５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、より好ましくは、９５ｓｃｃｍ：５ｓｃｃｍ〜６０ｓｃｃｍ：４０ｓｃｃｍ、さらに好ましくは、９０ｓｃｃｍ：１０ｓｃｃｍ〜７０ｓｃｃｍ：３０ｓｃｃｍである。また、塩素系ガス及びＡｒガスの混合ガスと、Ｏ２ガス又はＸｅガスと、の混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ〜５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、より好ましくは、９５ｓｃｃｍ：５ｓｃｃｍ〜８０ｓｃｃｍ：２０ｓｃｃｍ、さらに好ましくは、９０ｓｃｃｍ：１０ｓｃｃｍ〜７０ｓｃｃｍ：３０ｓｃｃｍである。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
【０１７５】
また、塩素系ガスを用いたＬＥＤ用ウェハ用のエッチングにはＢＣｌ３ガスのみ、又はＢＣｌ３ガス及びＣｌ２ガスの混合ガスとＡｒガス又はＸｅガスとの混合ガスを用いることが好ましい。これらの混合ガスは、反応性エッチング成分とイオン入射成分が適量である場合に、ＬＥＤ用ウェハ用のエッチングレートが向上するという観点から、ガス流量の比率９９ｓｃｃｍ：１ｓｃｃｍ〜５０ｓｃｃｍ：５０ｓｃｃｍが好ましく、９９ｓｃｃｍ：１ｓｃｃｍ〜７０ｓｃｃｍ：３０ｓｃｃｍがより好ましく、９９ｓｃｃｍ：１ｓｃｃｍ〜９０ｓｃｃｍ：１０ｓｃｃｍがさらに好ましい。ガスの総流量が変化した場合においても、上記の流量の比率は変わらない。
【０１７６】
プラズマエッチングとしては、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、誘導結合型ＲＩＥ、又はイオン引き込み電圧を用いるＲＩＥを用いることができる。例えば、ＣＨＦ３ガスのみ、又はＣＦ４及びＣ４Ｆ８をガス流量の比率９０ｓｃｃｍ：１０ｓｃｃｍ〜６０ｓｃｃｍ：４０ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１〜５Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。また、例えば、塩素系ガスを用いる場合はＢＣｌ３ガスのみ、又はＢＣｌ３ガスとＣｌ２ガスもしくはＡｒガスとをガス流量の比率９５ｓｃｃｍ：５ｓｃｃｍ〜８５ｓｃｃｍ：１５ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１〜１０Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。
【０１７７】
さらに、例えば、塩素系ガスを用いる場合はＢＣｌ３ガスのみ、又はＢＣｌ３ガスとＣｌ２ガスもしくはＡｒガスとをガス流量の比率９５ｓｃｃｍ：５ｓｃｃｍ〜７０ｓｃｃｍ：３０ｓｃｃｍの間で混合したガスを用い、処理圧力を０．１Ｐａ〜１０Ｐａの範囲で設定し、かつ、容量結合型ＲＩＥ、誘導結合型ＲＩＥ、又は、イオン引き込み電圧を用いるＲＩＥを用いる。また、エッチングに用いる混合ガスのガス総流量が変化した場合においても、上記の流量の比率は変わらない。
【０１７８】
このＬＥＤ用ウェハ用のドライエッチング工程においては、前記全体の熱抵抗値Ｒの範囲となるエッチング被加工材の状態で、ＬＥＤ用ウェハ用に対してエッチングを行う。このようにしてＬＥＤ用ウェハ用をドライエッチングすることにより、高いスループットを確保しながら、パタン幅は５μｍ以下であり、アスペクト比が０．１から５．０の範囲である微細パタンマスクをマスクとした場合でも、ドライエッチングダメージを低減して想定通りにＬＥＤ用ウェハ用に凹凸構造を形成することができる。
【０１７９】
微細パタンマスク形成工程とＬＥＤ用ウェハ用のドライエッチング工程は同装置で連続処理を行っても良い。この場合、微細パタンマスク形成工程においても載置部材を使用し、前記全体の熱抵抗値Ｒの範囲を満たすように各材料や形状を選択すればよい。
【０１８０】
＜＜ＬＥＤ用エピタキシャルウェハの製造方法＞＞
続いて、ＬＥＤ用エピタキシャルウェハ１００の製造方法について説明する。本実施の形態に係るＬＥＤ用エピタキシャルウェハ１００は、ＬＥＤ用パタンウェハ（１）１０の凹凸構造２０上に、上記説明した比率（Ｈｂｕｎ／Ｈａｖｅ）及び／又は比率（Ｈｂｕ／Ｈａｖｅ）を満たすように第１半導体層３０、発光半導体層４０及び第２半導体層５０を順次成膜することで製造することができる。特に、ＬＥＤ用パタンウェハ（１）１０を準備する工程と、ＬＥＤ用パタンウェハ（１）１０に対し光学測定を行う工程と、ＬＥＤ用パタンウェハ（１）１０を使用しＬＥＤ用エピタキシャルウェハ１００を製造する工程と、をこの順に含むと好ましい。この場合、ＬＥＤ用パタンウェハ（１）１０の精度を予め評価することができるため、内部量子効率ＩＱＥや光取り出し効率ＬＥＥの向上程度を事前に予測することが可能となる。光学測定としては、反射光をディテクトするものと透過光をディテクトするものの双方を採用できる。特に、汎用性の高い装置を転用できることから、透過光をディテクトする場合は、ヘーズ（ＨＡＺＥ）を測定することが好ましい。一方で、凹凸構造２０の精度をより正確に判断する観点から、反射光をディテクトする方式が好ましい。この場合、凹凸構造Ａの配列や大きさにより、正反射成分又は拡散反射成分のいずれを検知するかを適宜設定できる。正反射成分を利用することにより、凹凸構造２０の輪郭形状の精度を評価することが可能となり、拡散反射成分を利用することにより、凹凸構造２０の体積精度を評価することが可能となる。いずれを採用するかは、使用する凹凸構造２０と目的により適宜選択することができる。また、拡散反射成分と正反射成分との比率や、（拡散反射成分―正反射成分）、（拡散反射成分―正反射成分）／正反射成分、（拡散反射成分―正反射成分）／拡散反射成分等を使用することもできる。上記光学測定においては、光源の波長を、凹凸構造２０の平均間隔（Ｐａｖｅ）より大きくすることで、凹凸構造２０の不良を効果的に評価することもできる。
【０１８１】
以上説明したように、ＬＥＤ用パタンウェハ（１）を使用することで、回転シフト角Θ及び凸部頂部の形状の効果が発現されて、半導体層に対するクラックを良好に抑制できる。そして、内部量子効率ＩＱＥを効果的に改善できる。ここで、以下に説明するＬＥＤ用パタンウェハ（２）を使用することにより、上記説明した効果を維持しつつ、更に、光取り出し効率ＬＥＥをより改善することができる。ＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）に足して更に別の凹凸構造Ｌを設けることを特徴とする。この凹凸構造Ｌにより、強い光散乱性を付与し、光取り出し効率ＬＥＥをより向上させることが可能となる。
【０１８２】
ＬＥＤ用パタンウェハ（２）に関し、凹凸構造Ａは、ＬＥＤ用パタンウェハ（１）に記載の凹凸構造Ａに相当する。換言すれば、ＬＥＤ用パタンウェハ（１）に対して、更なる凹凸構造として凹凸構造Ｌを付加したものがＬＥＤ用パタンウェハ（２）である。このため、ＬＥＤ用パタンウェハ（１）に対する効果に加え、新たに付加した凹凸構造Ｌによる効果を発現することとなる。よって、クラックを効果的に抑制、半導体層の結晶品を大きく向上させること、内部量子効率ＩＱＥを向上させることに加え、光取り出し効率ＬＥＥを効果的に向上させることが可能となる。
【０１８３】
以下、ＬＥＤ用パタンウェハ（２）について、詳細に説明する。なお、既に説明したようにＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）に対して、更なる凹凸構造Ｌを付加したものである。よって、以下の説明においては、この付加した凹凸構造Ｌの説明を主とする。この為、ＬＥＤ用パタンウェハ（２）の他の構成要件や、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハ、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤチップ、及びＬＥＤ用パタンウェハ（２）の製造方法に対する詳細な説明は省略するが、これらについては、ＬＥＤ用パタンウェハ（１）のそれをそのまま適用可能とする。
【０１８４】
また、ＬＥＤ用パタンウェハ（１）の記載において説明した定義は、ＬＥＤ用パタンウェハ（２）においても適用される。
【０１８５】
本実施の形態に係るＬＥＤ用パタンウェハ（２）は、主面に、実質的にｎ回対称の配列を有する凹凸構造Ａと、前記凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌと、を具備し、前記凹凸構造Ａの少なくとも一部は、前記主面内におけるＬＥＤ用パタンウェハ（２）結晶軸方向に対する前記凹凸構造Ａの配列軸Ａの回転シフト角Θが、０°＜Θ≦（１８０／ｎ）°を満たすことを特徴とする。換言すれば、本実施の形態に係るＬＥＤ用パタンウェハ（２）は、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａのある面上に、凹凸構造Ａとは異なる、実質的にｍ回対称の配列を有する凹凸構造Ｌを更に具備することを特徴とする。
【０１８６】
この構成によれば、ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを向上させると共に、ＬＥＤ用パタンウェハ（２）の凹凸構造を有する面（以下、凹凸構造面という）上に成膜される半導体層中のクラックを抑制できる。更に、ＬＥＤより効率よく発光した光をＬＥＤの外部へと取り出すことができる。換言すれば、ＬＥＤ用パタンウェハ（１）にて説明した効果を発現すると共に、更に凹凸構造Ｌによる光取り出し効率ＬＥＥの向上を実現できる。
【０１８７】
まず、ＬＥＤ用パタンウェハの凹凸構造Ａは、既に説明したＬＥＤ用パタンウェハ（１）の凹凸構造Ａであることから、同様の原理により、クラックを低減した半導体層を成膜することが可能となり、これにより高品位の半導体結晶を得ることができる。更に、ＬＥＤ用エピタキシャルウェハの内部量子効率ＩＱＥを改善できる。以下、凹凸構造Ａの効果という記載をするが、これは、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａによる効果と同様の効果、と読み替えることができる。
【０１８８】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌは、第１の平均間隔（ＰＬ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ａは、前記凹凸構造Ｌを構成する前記凸部及び前記凹部の少なくとも一方の表面上に設けられ、第２の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成されると共に、前記第１の平均間隔（ＰＬ）と前記第２の平均間隔（ＰＡ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることが好ましい。ここで第２の平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
【０１８９】
この構成によれば、凹凸構造Ａの効果が、凹凸構造Ｌにより抑制されることを抑止しつつ、凹凸構造Ａと凹凸構造Ｌとの発光光から見た差を大きくすることができる。即ち、ＬＥＤ用パタンウェハ（１）の機能を効果的に発現させ、同時に、更に光取り出し効率ＬＥＥを向上させることができる。この光取り出し効率ＬＥＥは、凹凸構造Ｌによる、大きな光学的散乱性の付与による。
【０１９０】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌを構成する複数の前記凸部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凹部の底部に前記凹凸構造Ａを構成する前記凸部又は前記凹部が設けられていることが好ましい。
【０１９１】
この構成によれば、特に、凹凸構造Ａの効果の発現が良好となる。凹凸構造Ｌの凹部に凹凸構造Ａが設けられることで、凹凸構造Ｌの凹部の底部から優先的に半導体層を成長させることができる。ここで、該凹部の底部には凹凸構造Ａが設けられていることから、既に説明した原理から、クラックの抑制と内部量子効率ＩＱＥの改善を効果的に実現できる。
【０１９２】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ｌを構成する複数の前記凹部は互いに離間していると共に、少なくとも前記凹凸構造Ｌを構成する複数の前記凸部の頂部に前記凹凸構造Ａを構成する前記凸部又は前記凹部が設けられていることが好ましい。
【０１９３】
この構成によれば、特に光取り出し効率ＬＥＥを向上させることができる。平均間隔がより大きな凹凸構造Ｌの凸部の頂部に凹凸構造Ａが設けられることで、凹凸構造Ｌの凸部頂部より成長する半導体層に対して、クラック抑制の効果と内部量子効率ＩＱＥ改善の効果を発現できる。この場合、凹凸構造Ｌの凹部に半導体層の成膜されない空間を形成することが可能となる。この空間は半導体層から見て屈折率が非常に小さい。即ち、屈折率の差を大きくすることができるため、光学的散乱性が大きくなり、光取り出し効率ＬＥＥがより向上する。更に、ＬＥＤ用パタンウェハ（２）を除去することも容易となるため、ＬＥＤの種類によっては、レーザーリフトオフを好適に作用させることができる。
【０１９４】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの、前記凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
【０１９５】
この構成により、被覆率が０％超であることにより、上述した凹凸構造Ａによる効果、即ち、クラックの抑制と内部量子効率ＩＱＥの改善を発揮できる。一方で、被覆率が１００％未満であることで、半導体層の核の付着と成長性を良好に保つことができる。このため、半導体層の成長性が良好となり、クラックを抑制し、内部量子効率ＩＱＥの高い半導体層を成膜することができる。
【０１９６】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａは、第１の平均間隔（ＰＡ）を有する複数の凸部及び凹部で構成され、前記凹凸構造Ｌは、前記凹凸構造Ａの表面上に前記凹凸構造Ａが一部露出するように互いに離間して設けられ、第２の平均間隔（ＰＬ）を有する複数の凸部で構成されると共に、前記第１の平均間隔（ＰＡ）と前記第２の平均間隔（ＰＬ）との比率（ＰＬ／ＰＡ）は、１超２０００以下であることが好ましい。ここで第１の平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
【０１９７】
この構成によれば、凹凸構造Ａの効果を発現すると共に、光取り出し効率ＬＥＥを向上させることができる。まず、ＬＥＤ用パタンウェハ（２）は、その表面に凹凸構造Ａを有すと共に、凹凸構造Ａは露出部を含むことから、既に説明した原理から、クラックが抑制され、内部量子効率ＩＱＥの高い半導体層を成膜可能となる。次に、凹凸構造Ａの表面上に、凹凸構造Ｌが設けられる。この凹凸構造Ｌは凹凸構造Ａに比べ、その平均間隔が大きい。よって、光学的散乱性が強くなる。即ち、クラックが抑制された半導体層を成膜できると共に、該半導体層の転位は低減されていることから、内部量子効率ＩＱＥが大きくなる。そして、高い内部量子効率ＩＱＥにより効果的に発光した光を、光学的散乱性によりＬＥＤの外部へと取り出すことが可能となる。
【０１９８】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの平均間隔（ＰＡ）は、５０ｎｍ以上１５００ｎｍ以下であることが好ましい。ここで平均間隔（ＰＡ）とは、ＬＥＤ用パタンウェハ（１）で説明した平均間隔（Ｐａｖｅ）を指す。
【０１９９】
この構成によれば、ＬＥＤ用パタンウェハ（１）にて説明した原理より、凹凸構造Ａによる効果が、より向上する。
【０２００】
本実施の形態に係るＬＥＤ用パタンウェハ（２）においては、前記凹凸構造Ａの凸部底部の平均幅（φａｖｅ）と前記平均間隔（ＰＡ）との比率であるＤｕｔｙ（φａｖｅ／ＰＡ）を用いたときに、前記回転シフト角Θは、ａｔａｎ（Ｄｕｔｙ／２）°≦Θ≦（１８０／ｎ）°の範囲を満たすことが好ましい。
【０２０１】
この構成によれば、ＬＥＤ用パタンウェハ（１）と同様の原理から、凹凸構造Ａの効果がより顕著になる。よって、内部量子効率ＩＱＥがより向上し、半導体層に生じるクラックが効果的に抑制される。
【０２０２】
以下の説明において、凹凸構造Ａ及び凹凸構造Ｌを同時に記載する場合、凹凸構造ＡＬという表現を使用する。本実施の形態に係るＬＥＤ用パタンウェハ（２）は、表面に凹凸構造ＡＬを具備する。凹凸構造ＡＬはＬＥＤ用ウェハの一主面を加工されたものであっても、ＬＥＤ用ウェハの一主面上に別途設けられたものであってもよい。即ち、ＬＥＤ用ウェハを構成する材料と凹凸構造Ａ及び／又は凹凸構造Ｌを構成する材料と、は同一であっても異なっていてもよい。ここで、凹凸構造Ａは実質的にｎ回対称の配列を有すものであり、既に説明した回転シフト角Θが所定の範囲を示すと共に、その凸部頂部の形状は曲率半径が０超の角部である。なお、凸部頂部の形状については、ＬＥＤ用パタンウェハ（１）にて既に説明した通り、大きさが１００ｎｍ以下のテーブルトップを含むこともできる。
【０２０３】
次に、凹凸構造Ａの配列と凹凸構造Ｌの配列と、の関係について説明する。既に説明したように、凹凸構造Ａは回転シフト角Θが所定範囲を満たすようにＬＥＤ用ウェハ上に設けられる。ここで、凹凸構造Ｌの配列軸ＬのＬＥＤ用パタンウェハに対する回転シフト角は特に限定されないが、以下の範囲を満たすことで、内部量子効率ＩＱＥとクラックの抑制効果をより向上させることができる。なお、以下の説明においては、凹凸構造Ａの配列軸Ａに対する回転シフト角ΘをΘＡと表記し、凹凸構造Ｌの配列軸Ｌに対する回転シフト角ΘをΘＬとして表記する。また、回転シフト角ΘＬは、回転シフト角ΘＡの定義説明における、凹凸構造Ａを凹凸構造Ｌと、配列軸Ａを配列軸Ｌと、それぞれ読み替えることで定義できる。
【０２０４】
回転シフト角ΘＬと回転シフト角ΘＡと、の差であるΔΘ（＝｜ΘＬ−ΘＡ｜）は、０°≦ΔΘ≦（１８０／ｎ）°の範囲を満たす。特に、０°≦ΔΘ≦ａｔａｎ（Ｄｕｔｙ／２）°を満たすことで、内部量子効率ＩＱＥとクラックの抑制の効果が一層大きくなる。なお、Ｄｕｔｙは、凹凸構造ＡのＤｕｔｙである。これは、凹凸構造Ａにより改善された半導体層の核の付着、成長、そして成長する半導体層の合体において、半導体層が成長する際の半導体層の作る面と凹凸構造Ｌの凸部の位置関係と、が適度になるためである。
【０２０５】
より具体的には、凹凸構造Ｌの配列軸Ｌと、半導体層の成長により形成されやすい面と、の作る角度が小さくなるため、成長する半導体層に対する凹凸構造Ｌより加わる応力を低減することができる。これにより、半導体層の成長性を良好に保つことができるため、成長する半導体層同士の合体が良好となり、転位が曲がり低減すると共に、クラックを抑制することができる。中でも、０°≦ΘＬ≦ａｔａｎ（Ｄｕｔｙ／２）°を満たすことで、前記効果が一層発揮されるため好ましい。特に、０°≦ΘＬ≦［ａｔａｎ（Ｄｕｔｙ／２）°］／２を満たすことで、成長する半導体層が通過する凹凸構造Ｌの凸部の密度が均等化するため、半導体層の成長の乱れを抑制することができるため好ましい。同様の効果から、最も好ましくは、０°≦ΘＬ≦［ａｔａｎ（Ｄｕｔｙ／２）°］／４を満たすことである。一方で、ａｔａｎ（Ｄｕｔｙ／２）°≦ΔΘ≦（１８０／ｎ）°を満たすことで、ＬＥＤをチップ化する際に生じるパーティクル量を減少させることができると考えられる。これは、この範囲を満たす場合、ＬＥＤをチップ化する際の割断方向から見た時の、凹凸構造Ｌの凸部の数が減少するためである。中でも、ａｔａｎ（Ｄｕｔｙ／２）°≦ΘＬ≦（１８０／ｎ）°を満たすことで、前記効果が一層発揮されるため好ましい。
【０２０６】
凹凸構造Ａは実質的にｎ回対称の配列を有し、既に説明した回転シフト角ΘＡを満たす。一方で、凹凸構造Ｌは実質的にｍ回対称の配列を有する。凹凸構造Ｌに対する回転シフト角ΘＬ及び、回転シフト角ΘＡと回転シフト角ΘＬと、の関係ΔΘは既に説明した通りである。また、凹凸構造Ａの回転対称次数ｎと凹凸構造Ｌの回転対称次数ｍと、は同一であっても異なっていてもよい。即ち、例えば、凹凸構造Ａの回転対称次数ｎと凹凸構造Ｌの回転対称次数と、の組み合わせを（ｎ、ｍ）と記載すれば、（６，６）、（６，４）、（６，２）、（４，６）、（４，４）、（４，２）、（２，６）、（２，４）又は（２，２）等が挙げられる。中でも、凹凸構造Ａの機能と凹凸構造Ｌの機能をより良好に発現する観点から、（６，６）、（４，６）、（２，６）、（６，２）、（４，２）又は（２，２）であることが好ましく、（６，６）、（４，６）又は（２，６）であることが最も好ましい。
【０２０７】
（凹凸構造Ｌ）
次に凹凸構造Ｌについて説明する。凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの向上である。そのため、ＬＥＤの発光光に対して、効果的に光学的散乱性（光散乱或いは光回折）現象又は反射現象を生じる構造であることが好ましく、以下に説明する凹凸構造Ｌを採用することができる。
【０２０８】
凹凸構造Ｌの平均間隔ＰＬは、光学的散乱性（光回折又は光散乱）又は反射を効果的に発現させる観点から、凹凸構造Ａの平均間隔ＰＡよりも大きな範囲において、即ち、平均間隔ＰＬ＞平均間隔ＰＡを満たすと同時に、１０００ｎｍ以上１００μｍ以下であることが好ましい。特に、光回折性をより強く発現し、効果的に導波モードを乱し光取り出し効率ＬＥＥを向上させる観点から、平均間隔ＰＬは１２００ｎｍ以上であることが好ましく、１５００ｎｍ以上であることがより好ましく、２０００ｎｍ以上であることが最も好ましい。一方、上限値は凹凸構造Ｌの製造時間、半導体層の使用量の観点から５０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましく、１０μｍ以下であることが最も好ましい。
【０２０９】
凹凸構造Ｌの凸部頂部の幅は、凹凸構造Ｌの材質によらず、後述する図２７Ａ及び図２７Ｂに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられる場合であれば、特に限定されない。これは、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が異なる場合、ＬＥＤ用ウェハ７０２の露出する面より第１半導体層が成長するためである。一方、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を、凹凸構造Ａにより低減することが可能なためである。凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ａの凹凸構造Ｌに対する配置によらず、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥを向上させる観点から、凹凸構造Ｌの凸部頂部の幅と凹凸構造Ｌの凹部開口部の幅と、の比率（凸部頂部の幅／凹部開口部の幅）は、小さい程好ましく、実質的に０であると最も好ましい。即ち、凹凸構造Ｌの凸部頂部も、凹凸構造Ａの凸部頂部同様に、曲率半径が０超の角部であることが最も好ましい。なお、ＬＥＤ用パタンウェハ（１）の検討結果から、曲率半径が０超の角部は、テーブルトップの大きさが１００ｎｍ以下の場合を含むと考えることができる。なお、該比率が０であるとは、凸部頂部の幅が０ｎｍであることを意味する。しかしながら、例えば、走査型電子顕微鏡により凸部頂部の幅を測定した場合であっても、０ｎｍは正確には計測できない。よって、ここでの凸部頂部の幅は測定分解能以下の場合全てを含むものとする。比率（凸部頂部の幅／凹部開口部の幅）が３以下であると、半導体層の成膜性を良好に保つことができる。これは、凹凸構造Ｌの凸部７０３の頂部より成長する半導体の量を低減できることによる。更に、該比率が１以下であることにより、光取り出し効率ＬＥＥを向上させることができる。これはＬＥＤ用パタンウェハ（２）７１０と半導体層により作られる凹凸構造Ｌの屈折率分布が、発光光からみて適切になるためである。上記説明した内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥを共に大きく向上させる観点から、当該比率は、０．４以下が好ましく、０．２以下がより好ましく、０．１５以下がなお好ましい。
【０２１０】
また、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が同じ場合、凹凸構造Ｌの凹部７０４の底部が平坦面を有すると、内部量子効率ＩＱＥを向上させると共に、半導体成膜装置間の差を小さくできるため好ましい。内部量子効率ＩＱＥを向上させるためには、半導体層内部の転位を分散化し、局所的及び巨視的な転位密度を減少させる必要がある。ここで、これらの物理現象の初期条件は、半導体層をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＶＰＥ（Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）、或いはスパッタにより成膜する際の核生成及び核成長である。凹凸構造Ｌの凹部７０４の底部に平坦面を有すことで、凹凸構造Ｌの凹部の底部に対する核生成を好適に生じさせることが可能となるため、半導体層の成長が安定化する。結果、内部量子効率ＩＱＥをより大きくすることができる。
【０２１１】
一方、凹凸構造ＬとＬＥＤ用ウェハ７０２と、の材質が異なる場合、凹凸構造ＬはＬＥＤ用ウェハ７０２上に部分的に設けられる、即ちＬＥＤ用ウェハ７０２に露出する面があることで、第１半導体層の成長が実現する。よって、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質が異なる場合の凹凸構造Ｌは、ＬＥＤ用ウェハ７０２上に設けられた複数の凸部と凸部の設けられない露出したＬＥＤ用ウェハ７０２より構成される。例えば、サファイア、ＳｉＣ、窒化物半導体、Ｓｉ又はスピネルをＬＥＤ用ウェハ７０２とした時に、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物から構成される凸部７０３を設けることができる。
【０２１２】
凹凸構造Ｌの凸部底部の平均幅と平均間隔ＰＬとの比率（凸部底部の平均幅／ＰＬ）で表される凹凸構造ＬのＤｕｔｙは、光取り出し効率ＬＥＥを向上させる観点から、０．０３以上０．８３以下であると好ましい。０．０３以上であることにより、凹凸構造Ｌの凸部の体積が大きくなり、光学的散乱性が向上する。同様の効果から、該比率は０．１７以上であることがより好ましく、０．３３以上であることが最も好ましい。一方、０．８３以下であることにより、凹凸構造Ｌの凹部の底部の面積を大きくすることができるため、半導体層の核の付着、成長、そして成長する半導体層同士の合体を良好にすることができる。これにより、内部量子効率ＩＱＥを高めることができる。同様の効果から、当該比率は０．７３以下がより好ましく、０．６以下であることが最も好ましい。
【０２１３】
凹凸構造Ｌのアスペクト比、即ち、凹凸構造Ｌの平均高さ／凹凸構造Ｌの凸部底部の平均幅が０．１以上であることにより、凹凸構造Ｌによる光学的散乱性による光取り出し効率ＬＥＥを向上させることができる。特に、光回折のモード数を増加させる観点から、０．３以上が好ましく、０．５以上がより好ましく、０．８以上が最も好ましい。一方、半導体層に対するクラックやボイドを抑制する観点から、アスペクト比は５以下であることが好ましい。更に、凹凸構造Ｌを作製する時間を短くでき、且つ、半導体の使用量を低減することができるため２以下がより好ましく、１．５以下が最も好ましい。
【０２１４】
凹凸構造Ｌの凸部７０３の高さＨは、平均間隔ＰＬの２倍以下であると、凹凸構造Ｌの作製にかかる時間、使用する半導体結晶量の観点から好ましい。特に、平均間隔ＰＬ以下の場合、凹凸構造Ｌの屈折率分布が、発光光からみて適切になるため、光取り出し効率ＬＥＥをより向上させることができる。この観点から、凹凸構造Ｌの高さＨは、平均間隔ＰＬの０．８倍以下がより好ましく、０．７倍以下が最も好ましい。
【０２１５】
次に、凹凸構造Ａと凹凸構造Ｌと、の関係について、説明する。本発明のＬＥＤ用パタンウェハ（２）は、既に説明した回転シフト角ΘＡを満たす平均間隔ＰＡを有す凹凸構造Ａと、平均間隔ＰＬを有する凹凸構造Ｌと、を具備し、平均間隔ＰＬと平均間隔ＰＡとは所定の比率範囲内にて異なる。
【０２１６】
ここで、平均間隔のより大きな、一方の凹凸構造Ｌが主に光取り出し効率ＬＥＥ向上の機能を発現し、平均間隔のより小さな、他方の凹凸構造Ａが主に内部量子効率ＩＱＥ改善及びクラック抑制の機能を発現する。更に、それぞれの凹凸構造（Ｌ又はＡ）の機能を相乗させ互いに補完させるために、換言すれば内部量子効率ＩＱＥを改善しクラックを抑制する、一方の凹凸構造Ａにより光取り出し効率ＬＥＥが低下することなく、光取り出し効率ＬＥＥを向上する他方の凹凸構造Ｌにより内部量子効率ＩＱＥが低下しクラックが発生することのないために、一方の凹凸構造（Ｌ又はＡ）の表面の少なくとも一部に他方の凹凸構造（Ａ又はＬ）が設けられることを特徴とする。なお、回転シフト角ΘＬ及びΔΘについては、既に説明した通りである。
【０２１７】
図２７は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の一例を示す断面概略図である。図２７Ａ及び図２７Ｂに示すＬＥＤ用パタンウェハ（２）７１０は、ＬＥＤ用ウェハ７０２の主面上に凹凸構造７２０が設けられており、凹凸構造７２０は、第１の凹凸構造（以下、凹凸構造Ｌと記す）と、第２の凹凸構造（以下、凹凸構造Ａと記す）とで構成されている。凹凸構造Ｌは、互いに離間して設けられた凸部７０３（又は凹部７０４）と、隣接する凸部７０３（又は凹部７０４）の間を繋ぐ凹部７０４（又は凸部７０３）とで構成されている。複数の凸部７０３（又は凹部７０４）は平均間隔ＰＬを有する。
【０２１８】
一方、凹凸構造Ａは、凹凸構造Ｌを構成する凸部７０３及び凹部７０４の表面に設けられた複数の凸部７０５（又は凹部７０６）と、複数の凸部７０５（又は凹部７０６）の間を繋ぐ凹部７０６（又は凸部７０５）とで構成されている。複数の凸部７０５（又は凹部７０６）は平均間隔ＰＡを有する。図２７Ａにおいては、複数の凸部７０３の頂部表面及び凹部７０４の底部に凹凸構造Ａが設けられている。一方、図２７Ｂにおいては、複数の独立した凹部７０４を繋ぐ凸部７０３の頂部上に凹凸構造Ａが設けられている。なお、凹凸構造Ａは、図２７Ａ、図２７Ｂの例に限定されず、凸部７０３或いは凹部７０４の少なくともいずれか一方の表面上に設けられていればよい。
【０２１９】
なお、凹凸構造Ａは既に説明した回転シフト角Θを満たす。また、既に説明した形状を満たすことが好ましい。また、凹凸構造Ｌの配列は、既に説明した回転シフト角ΘＬ又はΔΘを満たすことが好ましい。
【０２２０】
なお、凹凸構造Ａは、凸部７０３と凹部７０４の底部とを繋ぐ凸部７０３の側面に設けることもできる。凸部７０３の側面に凹凸構造Ａが設けられる場合、導波モードを乱す効果がいっそう強まると共に、乱された発光光の進行方向をよりＬＥＤの厚み方向に変化させることが可能と考えられる。このため、ＬＥＤをパッケージ化する際の封止材の選定が容易となる。
【０２２１】
（ケース１）
特に、凹凸構造Ｌは、互いに離間した複数の凸部７０３から構成されると共に、少なくとも凹凸構造Ｌの凹部７０４の底部に凹凸構造Ａが設けられることが好ましい。
【０２２２】
この場合、凹凸構造Ｌの凹部７０４の底部を起点として半導体層の成長を開始させることができる。特に、凹部７０４の底部に凹凸構造Ａが設けられることで、既に説明した半導体層の核の付着、成長、そして成長する半導体層同士の合体が良好となることから、凹凸構造Ａの近傍において半導体層の転位を抑制し、同時に、クラックを減少させることができる。また、凹凸構造Ｌが、複数の凸部７０３より構成されることから、凹部７０４の底部より成長する半導体層の凸部７０３近傍におけるクラックを抑制することができる。即ち、内部量子効率ＩＱＥを向上すると共に、ＬＥＤの信頼性を向上できる。また、以下に説明するように凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、少なくとも凹部７０４の底部に凹凸構造Ａが設けられる構成であることから、導波モードを光散乱或いは光学的反射により乱すことが可能となり、導波モードが再度導波することを抑制できるため、光取り出し効率ＬＥＥが同時に向上する。
【０２２３】
（ケース２）
また、凹凸構造Ｌは、互いに離間した複数の凹部７０４から構成されると共に、少なくとも凹凸構造Ｌの凸部７０３の頂部に凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
【０２２４】
この場合、凹凸構造Ｌの凸部７０３の頂部を起点として半導体層の成長を開始させることができる。特に、凸部７０３の頂部に凹凸構造Ａが設けられることで、既に説明したように半導体層に対するクラックを抑制し、内部量子効率ＩＱＥを改善できる。この時、凸部７０３の頂部より成長する半導体層は、凹部７０４の底部より成長する半導体結晶に比べ、成長性が良好となる。このため、凸部７０３の頂部より成長した半導体層により凹部７０４の底部より成長した半導体層をブロックすることができる。よって、クラックを抑制し、内部量子効率ＩＱＥが効果的に向上する。また、半導体層の成長条件によっては、凹部７０４内に空隙を生成することも容易となる。この場合、ＬＥＤ用パタンウェハ（２）７１０を、例えばレーザーリフトオフにより除去する際の、除去精度が向上する。また、以下に説明するように凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、凹凸構造Ｌが複数の凹部７０４より構成されることから、体積変化がより大きくなるため、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥが向上する。
【０２２５】
上記ケース１、ケース２として説明した本発明の実施の形態に係るＬＥＤ用パタンウェハ（２）７１０においては、凹凸構造Ａの、凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
【０２２６】
この場合、凹凸構造Ｌの凸部７０３或いは凹部７０４に必ず凹凸構造Ａが設けられることから、上記説明した原理より、内部量子効率ＩＱＥが効果的に向上すると共に、半導体層内部のクラックを抑制できる。一方で、凹凸構造Ｌの凸部７０３及び凹部７０４が全て凹凸構造Ａにより埋められることがない。これにより、凹凸構造Ｌによる光取り出し効率ＬＥＥの向上効果を、凹凸構造Ａにより低下させることを抑制できる。即ち、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を同時に向上させる効果がいっそう高まる。
【０２２７】
（ケース３）
図２７Ｃは、ＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。ＬＥＤ用パタンウェハ（２）７１０は、ＬＥＤ用ウェハ７０２の主面上に凹凸構造７２０が設けられており、凹凸構造７２０は、第１の凹凸構造（以下、凹凸構造Ａと記す）と、第２の凹凸構造（以下、凹凸構造Ｌと記す）とで構成されている。凹凸構造Ａは、互いに離間して設けられた凸部７０５と、隣接する凸部７０５の間を繋ぐ凹部７０６とで構成されている。複数の凸部７０５は平均間隔ＰＡを有する。
【０２２８】
一方、凹凸構造Ｌは、凹凸構造Ａの表面上に凹凸構造Ａが一部露出するように互いに離間して設けられ、凹凸構造Ａを構成する凸部７０５及び凹部７０６の表面に設けられた複数の凸部７０３にて構成されている。複数の凸部７０３は平均間隔ＰＬを有する。
【０２２９】
上記図２７Ａ、図２７Ｂ及び図２７Ｃを参照し説明したＬＥＤ用パタンウェハ（２）７１０の凹凸構造Ｌの平均間隔ＰＬと凹凸構造Ａの平均間隔ＰＡと、の比率は１超２０００以下である。１超２０００以下であることにより、クラックが抑制され、内部量子効率ＩＱＥの向上した半導体層を成膜できると共に、且つ光取り出し効率ＬＥＥを向上させることができる。特に、平均間隔ＰＬと平均間隔ＰＡとの差を大きくし、凹凸構造Ａによる光取り出し効率ＬＥＥへの支障及び凹凸構造Ｌによる内部量子効率ＩＱＥへの支障を抑制する観点から、比率（ＰＬ／ＰＡ）は、１．１以上であることが好ましく、１．５以上であることがより好ましく、２．５以上であることがなお好ましい。更に、凹凸構造Ａの加工分解能を向上させ、内部量子効率ＩＱＥをより向上させると共に、クラックを抑制する観点から、比率（ＰＬ／ＰＡ）は、５．５以上であることが好ましく、７．０以上であることがより好ましく、１０以上であることが最も好ましい。一方、凹凸構造Ａによる光学的散乱性（光回折又は光散乱）を向上させ、凹凸構造Ａによる内部量子効率ＩＱＥの改善と、凹凸構造Ｌ及び凹凸構造Ａによる光取り出し効率ＬＥＥの改善を実現する観点から、比率（ＰＬ／ＰＡ）は７００以下であることが好ましく、３００以下であることがより好ましく、１００以下であることがなお好ましい。更に、凹凸構造Ｌより加わる半導体層への応力を低減させクラックをより抑制すると共に、凹凸構造Ｌの体積変化を大きくし、且つ、凹凸構造Ａの密度を向上させると共に、凹凸構造Ｌ及び凹凸構造Ａの加工精度を向上させる観点から、比率（ＰＬ／ＰＡ）は５０以下であることが好ましく、４０以下であることがより好ましく、３０以下であることが最も好ましい。
【０２３０】
ＬＥＤ用パタンウェハ（２）を使用したＬＥＤ用エピタキシャルウェハ及びＬＥＤチップについては、ＬＥＤ用パタンウェハ（１）を使用した場合と同様の状態を採用できる。この場合において、ＬＥＤ用パタンウェハ（２）の凹凸構造Ｌと凹凸構造Ａより構成される凹凸構造７２０は、ＬＥＤ用パタンウェハ（１）の凹凸構造２０と読み替えることができる。
【０２３１】
ＬＥＤ用パタンウェハ（２）に関し、発光半導体層側の表面と発光半導体層の第１半導体層側の表面との距離（Ｈｂｕｎ）と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕｎ／Ｈａｖｅ）は、ＬＥＤ用パタンウェハ（１）に記載の比率（Ｈｂｕｎ／Ｈａｖｅ）に相当する。
【０２３２】
ＬＥＤ用パタンウェハ（２）に関し、ＬＥＤ用パタンウェハ（２）の発光半導体層側の表面と非ドープ第１半導体層のドープ第１半導体層側の表面との距離（Ｈｂｕ）と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率（Ｈｂｕ／Ｈａｖｅ）は、ＬＥＤ用パタンウェハ（１）に記載の比率（Ｈｂｕ／Ｈａｖｅ）に相当する。
【０２３３】
凹凸構造ＡＬの形状は、例えば、複数の柵状体が配列したラインアンドスペース構造、複数の柵状体が交差した格子構造、複数のドット（凸部、突起）状構造が配列したドット構造、複数のホール（凹部）状構造が配列したホール構造等を採用できる。ドット構造やホール構造は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、ｎ角錐（ｎ≧３）、ｎ角柱（ｎ≧３）、カルデラ状、二重リング状及び多重リング状の構造が挙げられる。ここで、カルデラ状とは、大きい円錐の先端と中が空洞の小さい円錐の先端とを接触させ、その後に、小さい円錐を大きい円錐の中に押し込んだ形状のことをいい、ボルケーノ型ともいわれる。なお、これらの形状は底面の外径が歪んだ形状、ｎ角形の底面の角部が０超の曲率半径を有し丸みを帯びた形状や、側面が湾曲した形状、頂部が０超の曲率半径を有す丸みを帯びた形状を含む。
【０２３４】
なお、ドット構造とは、複数の凸部が互いに独立して配置された構造である。即ち、各凸部は連続した凹部により隔てられる。なお、各凸部は連続した凹部により滑らかに接続されてもよい。一方、ホール構造とは、複数の凹部が互いに独立して配置された構造である。即ち、各凹部は連続した凸部により隔てられる。なお、各凹部は連続した凸部により滑らかに接続されてもよい。
【０２３５】
ドット構造を選定するか、或いはホール構造を選定するかは、ＬＥＤ用エピタキシャルウェハの製造に使用する装置や、ＬＥＤの用途により適宜選択できる。特にクラックの抑制と内部量子効率ＩＱＥの改善を優先する環境においては、凹凸構造Ｌはドット状構造であると好ましい。これは、平均間隔ＰＬの大きな凹凸構造Ｌによっても、半導体層の横方向成長（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ）を誘発させる共に凸部頂部におけるクラックを抑制し、内部量子効率ＩＱＥを向上させることができるためである。一方で、光取り出し効率ＬＥＥを特に大きくしたい環境においては、凹凸構造ＡＬはホール構造であることが好ましい。これは、ホール構造の場合、半導体層から見た屈折率の変化が光学的散乱性に対して適度となるためである。なお、凹凸構造Ａと凹凸構造Ｌとの組み合わせ（凹凸構造Ｌ、凹凸構造Ａ）は、（ドット構造、ドット構造）、（ホール構造、ホール構造）、（ドット構造、ホール構造）又は（ホール構造、ドット構造）のいずれであってもよい。
【０２３６】
続いて、凹凸構造７２０を構成する凹凸構造Ａ及び凹凸構造Ｌについて説明する。
【０２３７】
図２８は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図であり、図２７Ａ及び図２７Ｂを参照し説明した（ケース１）及び（ケース２）を含む場合である。図２８Ａから図２８Ｃに示すように、ＬＥＤ用パタンウェハ（２）７１０の表面に体積変化の大きな凹凸構造Ｌが設けられ、凹凸構造Ｌを構成する凸部７０３及び凹部７０４の少なくとも一方の表面に構造密度の大きな凹凸構造Ａが設けられる。このような構成をとることにより、凹凸構造Ａにより内部量子効率ＩＱＥを向上させ、クラックを低減させることが可能となり、凹凸構造Ｌによる光学的散乱性（光回折又は光散乱）により光取り出し効率ＬＥＥを向上させることができる。図２８Ａから図２８Ｃは、凹凸構造Ａの凹凸構造Ｌに対する配置例を示している。
【０２３８】
特に、図２８Ａに示されるように、第１の凹凸構造Ｌは、互いに離間した複数の凸部７０３から構成されると共に、少なくとも第１の凹凸構造Ｌの凹部７０４の底部に第２の凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
【０２３９】
この場合、（ケース１）及び（ケース２）にて既に説明したように、凹凸構造Ｌの凹部７０４の底部を起点として半導体層の成長を開始させることができるため、内部量子効率ＩＱＥが向上すると共に、クラックを抑制できる。また、ＬＥＤの信頼性を向上できる。また、既に説明したように、凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、少なくとも凹部７０４の底部に凹凸構造Ａが設けられる構成であることから、導波モードを光散乱或いは光学的反射により乱すことが可能となり、導波モードが再度導波することを抑制できるため、光取り出し効率ＬＥＥが同時に向上する。
【０２４０】
又は、図２８Ｂに示されるように、凹凸構造Ｌは、互いに離間した複数の凹部７０４から構成されると共に、少なくとも凹凸構造Ｌの凸部７０３の頂部に凹凸構造Ａを構成する凸部７０５又は凹部７０６が設けられることが好ましい。
【０２４１】
この場合、既に（ケース１）及び（ケース２）にて説明したように、凹凸構造Ｌの凸部７０３の頂部を起点として半導体層の成長を開始させることができる。よって、凸部７０３の頂部より成長する半導体層の転位を効果的に減少させると共に、クラックを低減できる。更に、凹部７０４内に空隙を生成することも容易となることから、ＬＥＤ用パタンウェハ（２）７１０を、例えばレーザーリフトオフにより除去する際の、除去精度が向上する。また、凹凸構造Ｌと凹凸構造Ａと、は所定の平均間隔の関係を満たすことから、光学的散乱性が大きくなる。特に、凹凸構造Ｌが複数の凹部７０４より構成されることから、体積変化がより大きくなるため、導波モードを乱す効果が大きくなり、光取り出し効率ＬＥＥが向上する。
【０２４２】
なお、図２８Ｃに示されるような凹凸構造Ｌの凸部７０３及び凹部７０４の表面のいずれにも凹凸構造Ａが設けられる場合、図２８Ａ及び図２８Ｂを参照説明した効果を両立することが可能となる。
【０２４３】
上記説明したＬＥＤ用パタンウェハ（２）７１０においては、凹凸構造Ａの、凹凸構造Ｌに対する被覆率が０％超１００％未満であることが好ましい。
【０２４４】
この場合、凹凸構造Ｌの凸部７０３或いは凹部７０４に必ず凹凸構造Ａが設けられることから、上記説明した原理より、内部量子効率ＩＱＥが効果的に向上すると共に、クラックが低減される。一方で、凹凸構造Ｌの凸部７０３及び凹部７０４が全て凹凸構造Ａにより埋められることがない。これにより、凹凸構造Ｌによる光取り出し効率ＬＥＥの向上効果を、凹凸構造Ａにより低下させることを抑制できる。即ち、内部量子効率ＩＱＥと光取り出し効率ＬＥＥと、を同時に向上させると共に、クラックを抑制できる。
【０２４５】
特に、凹凸構造Ｌの表面のラフネスの増大を抑制し、凹凸構造Ｌによる、半導体層内部にて導波モードを形成する発光光の進行方向を乱す効果を向上させる観点から、被覆率は９０％以下であることが好ましく、８０％以下であることがより好ましく、５０％以下であることが最も好ましい。また、凹凸構造Ａによる内部量子効率ＩＱＥの向上効果を発揮させると共に、半導体層の使用量を低下させ、ＬＥＤの生産性を向上させる観点から、被覆率は、０．０１％以上であることが好ましく、０．１％以上であることがより好ましく、０．１５％以上であることが最も好ましい。なお、特に内部量子効率ＩＱＥをより向上させたい場合は、被覆率は上記最も広い範囲の中において、５０％以上９０％以下であることが好ましく、６０％以上８６％以下であることがより好ましく、７０％以上８４％以下であることが最も好ましい。これらの範囲を満たす場合、凹凸構造Ａによる効果を最も効果的に発現することが可能となる。一方で、光取り出し効率ＬＥＥを特に向上させたい場合は、上記最も広い範囲の中において、０．１％以上３０％以下の範囲であることが好ましく、０．１％以下以上１０％以下の範囲であることがより好ましく、０．１％以上５％以下であることが最も好ましい。これらの範囲を満たすことで、導波モードを乱された発光光が再度導波モードを形成することを抑制できることから、光取り出し効率がより向上する。
【０２４６】
ここで、被覆率とは、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に対する凹凸構造Ａの凸部７０５又は凹部７０６の平面占有率である。即ち、ある凸部７０３を上面側より観察した場合の、凸部７０３と凸部７０３の輪郭の周囲を囲む凹部７０４と、の平面積をＳとした場合、該観察像内における凹凸構造Ａの凸部７０５又は凹部７０６の合計平面積をＳｉとすれば、被覆率は（Ｓｉ／Ｓ）×１００となる。
【０２４７】
図２９は、本実施の形態に係るＬＥＤ用パタンウェハ（２）における凹凸構造を示す模式図である。図２９Ａは、凹凸構造Ｌが複数の独立した凸部７０３より構成される場合、特に凹部７０４の底面に凹凸構造Ａが設けられる場合を示す。或いは、凹凸構造Ａの表面に、凹凸構造Ａが部分的に露出するように凹凸構造Ｌが設けられた場合を示す。この例においては、凸部７０３の底部の輪郭形状及び凸部７０５の底部の輪郭形状は円形である。凸部７０３の頂部側より観察した平面像における凸部７０３と、凸部７０３の輪郭の周囲を囲む凹部７０４の面積をＳとする。ここで、面積Ｓは、ある凸部７０３に隣接する他の凸部７０３の頂部中央部同士を結び作られる多角形８４１の面積である。面積Ｓ内に含まれる凹凸構造Ａの凸部７０５の底部の輪郭により作られる面積の合計面積、又は、凹部７０６の開口部の合計面積を、Ｓｉとすれば、被覆率はＳｉ／Ｓ×１００として与えられる。なお、図２９Ａにおいては、凹凸構造Ｌの凹部底部にのみ凹凸構造Ａが配置される場合を例示したが、既に説明したように凹凸構造Ａの配置はこれに限定されない。同様に、図２９Ｂは、凹凸構造Ｌが複数の独立した凹部７０４より構成される場合、特に凸部７０３の上面に凹凸構造Ａが設けられる場合を示す。この例においては、凹部７０４の開口形状及び凸部７０３の底部の輪郭形状は円形である。凸部７０３の頂部側より観察した平面像における凹部７０４と、凹部７０４の輪郭の周囲を囲む凸部７０３の面積をＳとする。ここで、面積Ｓは、ある凹部７０４に隣接する他の凹部７０４の開口部中央部同士を結び作られる多角形８４１の面積である。面積Ｓ内に含まれる凹凸構造Ａの凸部７０５の底部の輪郭により作られる面積の合計面積、又は、凹部７０６の開口部の合計面積をＳｉとすれば、被覆率はＳｉ／Ｓ×１００として与えられる。なお、図２９Ｂにおいては、凹凸構造Ｌの凸部７０３の頂部にのみ凹凸構造Ａが配置される場合を例示したが、既に説明したように凹凸構造Ａの配置はこれに限定されない。
【０２４８】
なお、図２９Ｂに示すように凹凸構造Ｌの凸部７０３の頂部上面にのみ凹凸構造Ａが設けられる場合、凸部７０３の頂部側より観察した際の、凸部７０３の頂部上面の面積をＳＴ、面積ＳＴを有す凸部７０３の頂部上面内に含まれる凹凸構造Ａの平面積の合計をＳｉＴとして、被覆率（ＳｉＴ／ＳＴ×１００）を求めることができる。なお、この被覆率を凸部７０３の頂部上面に対する被覆率Ｔと呼ぶ。
【０２４９】
同様に、図２９Ａに示すように凹凸構造Ｌの凹部７０４の底面にのみ凹凸構造Ａが設けられる場合、凸部７０５の頂部側より観察した際の、凹部７０４の底面の面積をＳＢ、面積ＳＢを有す凹部７０４の底面内に含まれる凹凸構造Ａの平面積の合計をＳｉＢとして、被覆率（ＳｉＢ／ＳＢ×１００）を求めることができる。なお、この被覆率を凹部７０４の底面に対する被覆率Ｂと呼ぶ。
【０２５０】
凸部７０３の頂部上面に対する被覆率Ｔ及び凹部７０４の底面に対する被覆率Ｂは、１％以上９０％以下であることが好ましい。特に、内部量子効率ＩＱＥを良好に高め、ＬＥＤの発光出力を向上させる観点から、凸部７０３の頂部上面に対する被覆率Ｔ及び凹部７０４の底面に対する被覆率Ｂは、３％以上６０％以下であることが好ましく、５％以上５５％以下であることがより好ましく、１０％以上４０％以下であることが最も好ましい。また、凹凸構造Ｌの凸部７０３の頂部、凸部７０３の側面及び凹部７０４の底部に凹凸構造Ａが設けられる場合であっても、凹凸構造Ｌの凸部７０３の頂部上面に対する凹凸構造Ａの被覆率或いは、凹凸構造Ｌの凹部７０４の底面に対する凹凸構造Ａの被覆率は、上記凸部７０３の頂部上面に対する被覆率Ｔ或いは凹部７０４の底面に対する被覆率Ｂを満たすことが好ましい。
【０２５１】
なお、凹凸構造Ｌにおいて、ＬＥＤ用ウェハ７０２上に複数の凸部７０３を別途設けた場合、凹凸構造Ｌは、ＬＥＤ用ウェハ７０２の主面と複数の凸部７０３により構成される。この場合、複数の凸部７０３が凹凸構造Ｌの凸部に相当し、凸部７０３の間であってＬＥＤ用ウェハ７０２の主面の露出する部分が凹凸構造Ｌの凹部７０４に相当する。
【０２５２】
一方、ＬＥＤ用ウェハ７０２が直接加工されることで凹凸構造Ｌが設けられた場合、凹凸構造ＬとＬＥＤ用ウェハ７０２との材質は同一となる。
【０２５３】
図２８Ａは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凹部７０４の表面に凹凸構造Ａが設けられる場合である。図２８Ｂは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凸部７０３の表面に凹凸構造Ａが設けられる場合である。図２８Ｃは、凹凸構造Ｌが独立した複数の凸部７０３より構成されると共に、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に凹凸構造Ａが設けられる場合である。なお、図２８Ａから図２８Ｃに関し、凹凸構造Ｌの凸部７０３の頂部の形状を丸みを帯びた形状に描いているが、凹凸構造Ｌの凸部７０３の頂部の形状は既に説明したように、テーブルトップ状の形状等にすることもできる。
【０２５４】
図２８Ａに示すように、凹凸構造Ｌの凹部７０４に凹凸構造Ａが設けられることで内部量子効率ＩＱＥを良好に向上させることができる。更に、凹凸構造Ｌが独立した複数の凸部７０３より構成されることから、半導体層へのクラックを抑制効果が大きくなる。これは、凹凸構造Ｌの凹部７０４より半導体層の成長が開始するためである。即ち、凹凸構造Ａにより半導体層の核の付着、成長、そして成長する半導体層同士の合体性が良好となり、この成長性が良好な半導体層が凹凸構造Ｌの凹部７０４より成長するため、凹凸構造Ｌの凹部７０４において、転位を低減することが可能となる。なお、図２８Ａにおいては、凸部７０３の側面部に凹凸構造Ａを描いていないが、凸部７０３の側面に凹凸構造Ａを設けることもできる。この場合、導波モードを乱す効果が一層強まると共に、乱された発光光の進行方向をよりＬＥＤの厚み方向に変化させることが可能と考えられる。このため、ＬＥＤをパッケージ化する際の封止材の選定が容易となる。
【０２５５】
凹凸構造ＬがＬＥＤ用ウェハ７０２と同じ材質から構成される場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を抑制するために、凹凸構造Ｌの凸部７０３の径は、底部から頂点へと向かって小さくなる構造であると好ましい。特に、凹凸構造Ｌの凸部７０３の頂部が凹凸構造Ｌの凸部７０３の側面部と連続してつながる構造、換言すれば凸部の頂部は曲率半径が０超の角部より構成される構造であると好ましい。凹凸構造Ｌは、円盤状、円錐状、ｎ角柱（ｎ≧３）状、ｎ角錐状といった形状をとることができるが、中でも、第１半導体層の成長の均等性を向上させ、第１半導体層の内部に発生するクラックや転位をより低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。なお、前記角錐の頂部は、曲率半径が０である角部であっても、曲率半径が０超の丸みを帯びた角部であってもよい。特に、角錐形状の場合、曲率半径が０超である角部を有すことで、半導体層の成長時に発生するクラックを抑制できることから、ＬＥＤの長期信頼性が向上する。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。
【０２５６】
一方、凹凸構造ＬとＬＥＤ用ウェハ７０２とが異なる材料から構成される場合、凹凸構造Ｌの凸部７０３は、円錐状やｎ角錐状（ｎ≧３）といった形状の他、円盤状やｎ角柱（ｎ≧３）状といった、凸部７０３の底部を形成する面に対する凸部７０３の側面部の傾斜角度が実質的に直角である構造であってもよい。特に、第１半導体層の成長の均等性を向上させ、第１半導体層の内部に発生するクラックや転位を低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。また、第１半導体層内に発生するクラックを抑制する観点から、凹凸構造Ｌの凸部７０３の径は、底部から頂点へと向かって小さくなる構造であると好ましい。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。なお、凹凸構造ＬとＬＥＤ用ウェハ７０２とが異なる材料から構成される場合においては、凹凸構造Ｌの屈折率ｎＬとＬＥＤ用ウェハ７０２の屈折率ｎｓと、の差分の絶対値｜ｎＬ−ｎｓ｜は０．１以上であることが好ましい。このような範囲を満たすことにより、半導体層から見た凹凸構造Ｌの光学的存在感を増加させることができる。即ち、光学的散乱性が増加するために、導波モードを乱す効果が大きくなる。更には、ＬＥＤの側面方向からの光取り出しや、或いは上面方向からの光取り出しの設計が容易となる。
【０２５７】
図２８Ｂに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられることで、凹凸構造Ｌの凸部７０３の頂部に平坦面が存在する場合であっても、内部量子効率ＩＱＥを良好に向上させることができる。これは、凹凸構造Ｌの平坦面より半導体層の成長が開始するためである。即ち、凹凸構造Ｌの凸部７０３の頂部の平坦面上における半導体層の核の付着と成長を良好にし、更に、成長する半導体層同士の合体が良好となることから、クラックが抑制されると共に、転位の衝突が増加し、内部量子効率ＩＱＥが向上する。また、凹凸構造Ｌの凹部７０４の底部より成長する半導体層については、半導体層の横方向成長により転位を低減することが可能である。或いは、凹凸構造Ｌの凸部７０３の頂部より成長する半導体層により、凹凸構造Ｌの凹部７０４より成長する半導体層の成長を阻害することができる。よって、半導体層の転位密度は低下し、内部量子効率ＩＱＥを向上させることができる。この場合、半導体層の成長を促進させるために、凹凸構造Ｌの凹部７０４の底部は平坦面を有すことが好ましい。更に、凹凸構造Ｌの凸部７０３の頂部は底部よりも小さい構造であると好ましい。また、凹凸構造Ａにより内部量子効率ＩＱＥを良好に保つ観点から、凹凸構造Ａは複数の凸部７０５より構成されるドット構造であり、且つ、凹凸構造Ａの凹部７０６の底部は平坦面を有すことが好ましい。更に、凹凸構造Ａの凸部７０３の径が底部から頂点へ向かって小さくなる構造であると、転位分散化がより促進されるため好ましい。凹凸構造Ｌは、円盤状、円錐状、ｎ角柱（ｎ≧３）状、ｎ角錐状といった形状をとることができるが、中でも、第１半導体層の成長の均等性を向上させ、第１半導体層内部に発生するクラックや転位を低減する観点から、円錐状、円盤状、３角柱状、３角錐状、６角柱状及び６角錐状のいずれかであることが好ましい。なお、前記角錐の頂部は、曲率半径が０である角部であっても、曲率半径が０超の丸みを帯びた角部であってもよい。特に、角錐形状の場合、曲率半径が０超である角部を有すことで、半導体層の成長時に発生するクラックを抑制できることから、ＬＥＤの長期信頼性が向上する。特に、これらの形状において、凸部７０３の側面部の傾斜角度が１以上５以下の切り替わり点を有すことが好ましい。なお、１以上３以下であるとより好ましい。また、凸部７０３の側面部は直線状でなく、膨らみを有した形状であってもよい。また、凹凸構造Ｌの凸部７０３頂部に凹凸構造Ａが設けられる場合、ＬＥＤ用パタンウェハ（２）７１０を例えばレーザーリフトオフにより除去することが容易となることから、ＬＥＤの投入電力あたりの発光強度を増加させることができる。
【０２５８】
図２８Ｃに示す構造により、上記説明した図２８Ａ及び図２８Ｂの構造により発現される効果を組み合わせることが可能となる。
【０２５９】
図２８においては、凹凸構造Ｌが複数の独立した凸部７０３より構成される場合を例示したが、凹凸構造Ｌは複数の独立した凹部７０４より構成されていても良い。
【０２６０】
図３０は、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面概略図である。図３０Ａは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凸部７０３の表面に凹凸構造Ａが設けられる場合である。図３０Ｂは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凹部７０４の表面に凹凸構造Ａが設けられる場合である。図３０Ｃは、凹凸構造Ｌが独立した複数の凹部７０４より構成されると共に、凹凸構造Ｌの凸部７０３及び凹部７０４の表面に凹凸構造Ａが設けられる場合である。
【０２６１】
図３０Ａに示すように、凹凸構造Ｌの凸部７０３に凹凸構造Ａが設けられることで内部量子効率ＩＱＥを良好に向上させることができる。更に、凹凸構造Ｌが独立した複数の凹部７０４より構成されることから、凹凸構造Ｌの凹部７０４の内部に空洞を形成することが容易となる。この場合、レーザーリフトオフによるＬＥＤ用パタンウェハ（２）の除去精度が向上する。更に、空洞を形成する場合、半導体層と空洞と、の屈折率の差が非常に大きくなることから、光取り出し効率ＬＥＥの増加程度が急増する。これは、図３０Ｂ又は図３０Ｃに示す凹凸構造についても同様である。
【０２６２】
以上説明したように、凹凸構造Ａの主たる機能は内部量子効率ＩＱＥの改善とクラックの抑制である。このため、凹凸構造Ａの材質は、ＬＥＤ用ウェハ７０２を構成する材質と同一であると好ましい。一方、凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの改善である。このため、凹凸構造Ｌの材質は、ＬＥＤ用ウェハ７０２と同一であっても異なっていてもよい。例えば、凹凸構造Ａ及び凹凸構造Ｌのいずれもサファイア、ＳｉＣ（炭化ケイ素）、窒化物半導体、Ｓｉ（シリコン）又はスピネルから構成される場合や、凹凸構造Ａがサファイア、ＳｉＣ、窒化物半導体、Ｓｉ又はスピネルから構成され、凹凸構造Ｌが金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物から構成される場合が挙げられる。
【０２６３】
図２７Ｃは、本実施の形態に係るＬＥＤ用パタンウェハ（２）の他の例を示す断面模式図である。図２７Ｃに示すように、ＬＥＤ用パタンウェハ（２）７１０の表面に構造密度の高い凹凸構造Ａが設けられ、凹凸構造Ａの表面の少なくとも一部の上に体積変化の大きな凹凸構造Ｌが設けられる。より具体的には、ＬＥＤ用ウェハ７０２の主面に、複数の凸部７０５及び凹部７０６で構成された凹凸構造Ａが形成され、更に凹凸構造Ａの表面が一部露出するように互いに離間して複数の凸部７０３が形成され、凹凸構造Ｌを構成している。
【０２６４】
このような構成により、凹凸構造Ｌを構成する凸部７０３の間に露出する凹凸構造Ａによりクラックを改善し内部量子効率ＩＱＥを向上させることが可能となり、凹凸構造Ｌによる光学的散乱性（光回折又は光散乱）により光取り出し効率ＬＥＥを向上させることができる。
【０２６５】
図２７Ｃに示すように、凹凸構造Ａの表面の一部に凹凸構造Ｌが設けられることで内部量子効率ＩＱＥを向上し、且つ、光取り出し効率ＬＥＥを向上させることができる。これは、凹凸構造Ａにより半導体層の核の付着、成長、そして成長する半導体層同士の合体を良好にできるため、転位の衝突が良好に生じ内部量子効率ＩＱＥが向上すると共に、該合体箇所を分散化できるため、クラックを抑制できるためである。更に、凹凸構造Ｌによる光学的散乱性により導波モードを乱すことができるためである。
【０２６６】
凹凸構造Ｌの材質とＬＥＤ用ウェハ７０２の材質とが異なる場合、凹凸構造Ｌは、円盤状やｎ角柱（ｎ≧３）状といった、凸部頂部の幅と凸部底部の幅と、が実質的に同様の構造であってもよい。特に、第１半導体層内に発生するクラックをより良好に抑制する観点から、凹凸構造Ｌの凸部頂部の幅は凹凸構造Ｌの凸部底部の幅よりも小さい構造であると好ましい。
【０２６７】
一方、凹凸構造ＬとＬＥＤ用ウェハ７０２と、の材質が同じ場合、凹凸構造Ｌの凸部７０３の頂部より発生する転位を抑制するために、凹凸構造Ｌの凸部７０３の頂部はその底部よりも小さい構造であると好ましい。特に、凹凸構造Ｌの凸部７０３の頂部がその側面部と連続してつながる構造、換言すれば凸部頂部の幅が０に漸近する構造であると好ましい。なお、ＬＥＤ用パタンウェハ（１）における検討から、凸部頂部の幅が０に漸近するという表現は、テーブルトップの大きさが１００ｎｍ以下の場合を含むとして解釈可能と考えることもできる。
【０２６８】
更に、凹凸構造Ｌによっても内部量子効率ＩＱＥをより向上させる観点から、凹凸構造Ｌは複数の凸部７０３より構成されるドット構造であると好ましい。これは、凸部７０３間に設けられる凹部７０４より成長する半導体層内部の転位を、横方向成長により低減することができるためである。同様の効果から、凹凸構造Ｌの凸部頂部の幅は凸部底部の幅よりも小さいと好ましい。
【０２６９】
一方、内部量子効率ＩＱＥをより向上させる観点から、凹凸構造Ａは、複数の凸部７０５より構成されるドット構造であり、且つ、凹凸構造Ａの凹部７０６の底部は平坦面を有すことが好ましい。更に、凹凸構造Ａの凸部頂部の幅が凸部底部の幅よりも小さい構造であると、転位分散化がより促進されるため好ましい。
【０２７０】
以上説明したように、凹凸構造Ａの主たる機能は内部量子効率ＩＱＥの改善である。このため、凹凸構造Ａの材質は、ＬＥＤ用ウェハ７０２を構成する材質であると好ましい。一方、凹凸構造Ｌの主たる機能は光取り出し効率ＬＥＥの改善である。このため、凹凸構造Ｌの材質は、ＬＥＤ用ウェハ７０２と同様であっても異なっていてもよい。
【０２７１】
本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０を使用することで、既に説明した原理から、クラックが抑制され、且つ内部量子効率ＩＱＥの高い半導体層を得ることができる。更に、ＬＥＤチップにおいて、高い光取り出し効率ＬＥＥを奏す。即ち、効率的に発光すると共に、発光した光をＬＥＤチップの外部へと効果的に取り出すと共に、ＬＥＤチップの信頼性を向上させることができる。このため、本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０を使用して製造されたＬＥＤ素子は、発熱量が小さくなる。発熱量が小さくなることは、ＬＥＤ素子の長期安定性を向上させるばかりでなく、放熱対策に係る負荷（例えば、放熱部材を過大に設けること）を低減できることを意味する。
【０２７２】
ＬＥＤ用ウェハ７０２と凹凸構造との材質が異なる場合の凹凸構造を構成する材料としては、例えば、上記説明したＬＥＤ用ウェハ７０２の材質や、金属アルミニウム、アモルファス酸化アルミニウム、多結晶酸化アルミニウム、多結晶サファイア、珪素酸化物（ＳｉＯ２）、珪素窒化物（Ｓｉ３Ｎ４）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、金（Ａｕ）、或いはプラチナ（Ｐｔ）のうち、何れか１又は２以上の混合物を使用することができる。
【０２７３】
＜＜ＬＥＤ用パタンウェハ（２）の製造方法＞＞
次に、本発明の実施の形態に係るＬＥＤ用パタンウェハ（２）７１０の製造方法について説明する。
【０２７４】
本実施の形態に係るＬＥＤ用パタンウェハ（２）７１０は、上記説明した条件を満たした凹凸構造を具備すれば、その製造方法は限定されず、ＬＥＤ用パタンウェハ（１）と同様の製造方法により製造できる。
【０２７５】
ＬＥＤ用パタンウェハ（２）７１０の場合、凹凸構造Ｌを作製し、続いて凹凸構造Ａを作製することで、凹凸構造７２０を製造することができる。凹凸構造Ｌの製造方法は２つに分類できる。
【０２７６】
（１）ＬＥＤ用ウェハを直接加工し凹凸構造Ｌを設ける場合
ＬＥＤ用ウェハ７０２を直接加工し凹凸構造Ｌを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用ウェハ７０２の凹凸構造の加工精度や加工速度の観点から、フォトリソグラフィ法又は転写法を採用すると好ましい。なお、エッチング方法はウェットエッチングでもドライエッチングでもよい。特に、凹凸構造Ｌの凸部の側面の面方位を精密に制御する場合は、ウェットエッチングであると好ましい。一方で、凹凸構造Ｌの形状の精密制御の観点からは、ドライエッチング法が好ましく、ＬＥＤ用パタンウェハ（１）にて説明したドライエッチング法を採用できる。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
【０２７７】
（２）凹凸構造ＬをＬＥＤ用ウェハ上に別途設ける場合
凹凸構造ＬをＬＥＤ用ウェハ７０２上に別途設ける方法としては、転写法、粒子を内包する薄膜をＬＥＤ用ウェハ７０２上に成膜し、その後粒子間を満たすバインダーを除去する方法や、ＬＥＤ用ウェハ７０２上に成膜したレジストの一部を除去し、除去された部分に凹凸構造Ｌを構成する材料を満たし（例えば、蒸着やスパッタ法、電鋳法等）、最後にレジストを除去する方法や、ＬＥＤ用ウェハ７０２上に凹凸構造Ｌの材料を成膜し、成膜された凹凸構造Ｌの材料を直接加工する方法等が挙げられる。
【０２７８】
上記説明した方法により凹凸構造Ｌを作製し、続いて凹凸構造Ａを作製することで凹凸構造７２０を製造できる。
【０２７９】
凹凸構造Ａを凹凸構造Ｌ上に設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、ＬＥＤ用パタンウェハの凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は転写法を採用すると好ましい。転写法については後述する。
【０２８０】
また、凹凸構造Ａを作製し、続いて凹凸構造Ｌを作製することでも、凹凸構造７２０を製造することができる。
【０２８１】
凹凸構造Ａを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は転写法を採用すると好ましい。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
【０２８２】
凹凸構造Ａを具備したＬＥＤ用ウェハに対し、凹凸構造Ｌを作製することで凹凸構造７２０を製造できる。
【０２８３】
凹凸構造Ａを更に加工することで、凹凸構造７２０を製造できる。凹凸構造Ａの更なる加工方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により製造することができる。特に、ＬＥＤ用パタンウェハ（２）７１０の凹凸構造の加工精度や加工速度の観点から、フォトリソグラフィ法或いは、転写法を採用すると好ましい。転写法については、ＬＥＤ用パタンウェハ（１）にて説明した通りである。
【０２８４】
ＬＥＤ用ウェハ７０２に凹凸構造７２０を有する凹凸構造層を別途設ける場合、凹凸構造Ａを作製し、続いて凹凸構造Ｌを作製することで、凹凸構造７２０を製造することができる。
【０２８５】
凹凸構造Ａを設ける方法としては、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等が挙げられる。特に、凹凸構造の加工精度や加工速度の観点から、ナノ粒子をマスクとしたリソグラフィ法又は、転写法を採用すると好ましい。転写法については，ＬＥＤ用パタンウェハ（１）にて説明した通りである。
【０２８６】
凹凸構造Ａを具備したＬＥＤ用ウェハに対し、別途凹凸構造Ｌを設けることでＬＥＤ用パタンウェハ（２）７１０を製造できる。
【０２８７】
凹凸構造Ｌを別途設ける方法としては、例えば、転写法、粒子を内包する薄膜をＬＥＤ用ウェハ７０２上に成膜し、その後粒子間を満たすバインダーを除去する方法が挙げられる。また、ＬＥＤ用ウェハ７０２上に成膜したレジストの一部を除去し、除去された部分に凹凸構造Ｌを構成する材料を満たし（例えば、蒸着やスパッタ法、電鋳法等）、最後にレジストを除去する方法が挙げられる。また、凹凸構造Ｌの材料を成膜し、成膜された凹凸構造Ｌの膜を直接加工する方法が挙げられる。
【実施例】
【０２８８】
以下、本発明の効果を確認するために行った実施例について説明する。【０２８９】
以下の説明において使用する記号は、以下の意味を示す。
・ＤＡＣＨＰ…フッ素含有ウレタン（メタ）アクリレート（ＯＰＴＯＯＬ（登録商標）  ＤＡＣ  ＨＰ（ダイキン工業社製））
・Ｍ３５０…トリメチロールプロパン（ＥＯ変性）トリアクリレート（東亞合成社製  Ｍ３５０）
・Ｉ．１８４…１−ヒドロキシシクロヘキシルフェニルケトン（ＢＡＳＦ社製  Ｉｒｇａｃｕｒｅ（登録商標、以下同じ）  １８４）
・Ｉ．３６９…２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１（ＢＡＳＦ社製  Ｉｒｇａｃｕｒｅ  ３６９）
・ＴＴＢ…チタニウム（ＩＶ）テトラブトキシドモノマー（和光純薬工業社製）
・ＳＨ７１０…フェニル変性シリコーン（東レ・ダウコーニング社製）
・３ＡＰＴＭＳ…３−アクリロキシプロピルトリメトキシシラン（ＫＢＭ５１０３（信越シリコーン社製））
・ＭＥＫ…メチルエチルケトン
・ＭＩＢＫ…メチルイソブチルケトン
・ＤＲ８３３…トリシクロデカンジメタノールジアクリレート（ＳＲ８３３（ＳＡＲＴＯＭＥＲ社製））
・ＳＲ３６８…トリス（２−ヒドロキシエチル）イソシアヌレートトリアクリレート（ＳＲ８３３（ＳＡＲＴＯＭＥＲ社製））【０２９０】
ＬＥＤ用パタンウェハ（１）を作製し、ＬＥＤ用パタンウェハ（１）を使用して、ＬＥＤ用エピタキシャルウェハを作製し、内部量子効率ＩＱＥ及びクラックを評価した。続いて、チップ化を行い、ＬＥＤの効率を比較した。【０２９１】
以下の検討においては、ＬＥＤ用パタンウェハ（１）を作製するために、まず（１）円筒状マスターモールドを作製し、（２）円筒状マスターモールドに対して光転写法を適用し、リール状樹脂モールドを作製した。（３）その後、リール状樹脂モールドをナノ加工用フィルムへと加工した。続いて、（４）ナノ加工用フィルムを使用し、ＬＥＤ用パタンウェハ（１）を作製した。最後に、（５）ＬＥＤ用パタンウェハ（１）を使用し、ＬＥＤ用エピタキシャルウェハを作製し、性能を評価した。なお、凹凸構造Ａは、（１）にて作製する円筒状マスターモールドの凹凸構造、（３）にて行う光転写法、（４）にて作製するナノ加工用フィルムにより制御した。【０２９２】
（１）円筒状マスターモールドの作製
半導体レーザを用いた直接描画リソグラフィ法により円筒状石英ガラスの表面に、凹凸構造を形成した。まず円筒状石英ガラス表面上に、スパッタリング法によりレジスト層を成膜した。スパッタリング法は、ターゲット（レジスト層）として、３インチφのＣｕＯ（８ａｔｍ％Ｓｉ含有）を用いて、ＲＦ１００Ｗの電力で実施し、２０ｎｍのレジスト層を成膜した。続いて、円筒状石英ガラスを回転させながら、波長４０５ｎｍｎ半導体レーザを用い全面を露光した。その後、露光されたレジスト層に対し、波長４０５ｎｍの半導体レーザを使用し、パルス露光を行った。なお、パルスパタンは正六方配列となるように設定した。次に、露光後のレジスト層を現像した。レジスト層の現像は、０．０３ｗｔ％のグリシン水溶液を用いて、２４０秒間処理とした。次に、現像したレジスト層をマスクとし、ドライエッチングによるエッチング層（石英ガラス）のエッチングを行った。ドライエッチングは、エッチングガスとしてＳＦ６を用い、処理ガス圧１Ｐａ、処理電力３００Ｗの条件で実施した。最後に、表面に凹凸構造が付与された円筒状石英ガラスから、レジスト層残渣のみを、ｐＨ１の塩酸を用い剥離した。剥離時間は６分間とした。【０２９３】
得られた円筒状石英ガラスの凹凸構造に対し、フッ素系離型剤であるデュラサーフ（登録商標、以下同じ）ＨＤ−１１０１Ｚ（ハーベス社製）を塗布し、６０℃で１時間加熱後、室温で２４時間静置し固定化した。その後、デュラサーフＨＤ−ＺＶ（ハーベス社製）で３回洗浄し、円筒状マスターモールドを得た。【０２９４】
（２）リール状樹脂モールドの作製
作製した円筒状マスターモールドを鋳型とし、光ナノインプリント法を適用し、連続的にリール状樹脂モールドＧ１を作製した。続いて、リール状樹脂モールドＧ１をテンプレートとして、光ナノインプリント法により、連続的にリール状樹脂モールドＧ２を得た。【０２９５】
ＰＥＴフィルムＡ−４１００（東洋紡社製：幅３００ｍｍ、厚さ１００μｍ）の易接着面にマイクログラビアコーティング（廉井精機社製）により、塗布膜厚３μｍになるように以下に示す材料１を塗布した。次いで、円筒状マスターモールドに対し、材料１が塗布されたＰＥＴフィルムをニップロールで押し付け、大気下、温度２５℃、湿度６０％で、ランプ中心下での積算露光量が１５００ｍＪ／ｃｍ２となるように、フュージョンＵＶシステムズ・ジャパン株式会社製ＵＶ露光装置（Ｈバルブ）を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドＧ１（長さ２００ｍ、幅３００ｍｍ）を得た。ここで、ニップロールの押圧により、ＰＥＴフィルム上に設けられる材料１の硬化体の膜厚が１５００ｎｍになるように調整した。【０２９６】
次に、リール状樹脂モールドＧ１をテンプレートとして見立て、光ナノインプリント法を適用し連続的に、リール状樹脂モールドＧ２を作製した。【０２９７】
ＰＥＴフィルムＡ−４１００（東洋紡社製：幅３００ｍｍ、厚さ１００μｍ）の易接着面にマイクログラビアコーティング（廉井精機社製）により、材料１を塗布膜厚３μｍになるように塗布した。次いで、リール状樹脂モールドＧ１の凹凸構造面に対し、材料１が塗布されたＰＥＴフィルムをニップロール（０．１ＭＰａ）で押し付け、大気下、温度２５℃、湿度６０％で、ランプ中心下での積算露光量が１２００ｍＪ／ｃｍ２となるように、フュージョンＵＶシステムズ・ジャパン株式会社製ＵＶ露光装置（Ｈバルブ）を用いて紫外線を照射し、連続的に光硬化を実施し、表面に凹凸構造が転写されたリール状樹脂モールドＧ２（長さ２００ｍ、幅３００ｍｍ）を複数得た。
材料１…ＤＡＣＨＰ：Ｍ３５０：Ｉ．１８４：Ｉ．３６９＝１７．５ｇ：１００ｇ：５．５ｇ：２．０ｇ【０２９８】
（３）ナノ加工用フィルムの作製
リール状樹脂モールドＧ２の凹凸構造面に対して、下記材料２の希釈液を塗工した。続いて、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２の凹凸構造面上に、下記材料３の希釈液を塗工し、ナノ加工用フィルムを得た。
材料２…ＴＴＢ：３ＡＰＴＭＳ：ＳＨ７１０：Ｉ．１８４：Ｉ．３６９＝６５．２ｇ：３４．８ｇ：５．０ｇ：１．９ｇ：０．７ｇ
材料３…Ｂｉｎｄｉｎｇｐｏｌｙｍｅｒ：ＳＲ８３３：ＳＲ３６８：Ｉ．１８４：Ｉ．３６９＝３８ｇ：１１．５ｇ：１１．５ｇ：１．４７ｇ：０．５３ｇ
Ｂｉｎｄｉｎｇｐｏｌｙｍｅｒ…ベンジルメタクリレート８０質量％、メタクリル酸２０質量％の２元共重合体のメチルエチルケトン溶液（固形分５０％、重量平均分子量２９０００）【０２９９】
（２）リール状樹脂モールドの作製と同様の装置を使用し、ＰＧＭＥ、アセトン、及びイソプロパノールの混合溶剤にて希釈した材料２を、リール状樹脂モールドＧ２の凹凸構造面上に直接塗工した。ここで、希釈濃度は、単位面積当たりの塗工原料（混合溶剤にて希釈した材料２）中に含まれる固形分量が、単位面積当たりの凹凸構造の体積よりも２０％以上小さくなるように設定した。塗工後、１０５℃の送風乾燥炉内を５分間かけて通過させ、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２を巻き取り回収した。【０３００】
続いて、材料２を凹凸構造内部に内包するリール状樹脂モールドＧ２を巻き出すと共に、（２）リール状樹脂モールドの作製と同様の装置を使用し、ＰＧＭＥ、ＭＥＫ、ＭＩＢＫ及びアセトンの混合溶剤にて希釈した材料３を、凹凸構造面上に直接塗工した。ここで、希釈濃度は、凹凸構造内部に配置された材料２と塗工された材料３の界面と、材料３の表面と、の距離が４００ｎｍ〜８００ｎｍになるように設定した。塗工後、１０５℃の送風乾燥炉内を５分間かけて通過させ、材料３の表面に離型処理を施したＰＥＴフィルムから成るカバーフィルムを合わせ、巻き取り回収した。【０３０１】
（４）ＬＥＤ用パタンウェハ（１）１０の製造
ＬＥＤ用パタンウェハ（１）１０としてはＡ面（１１−２０）にオリフラのあるＣ面（０００１）の４インチφのサファイアウェハを使用した。【０３０２】
サファイアウェハに対しＵＶ−Ｏ３処理を５分間行い、表面のパーティクルを除去すると共に、親水化した。続いて、ナノ加工用フィルムの材料３表面を、サファイアウェハに対して貼合した。ここで、リール状樹脂モールドＧ２の凹凸構造は複数の凹部が正六方配列した凹凸構造である。即ち、ナノ加工用フィルムは、６回対称の凹部配列を具備するリール状樹脂モールドＧ２を含む。ここで、サファイアウェハの結晶軸と、ナノ加工用フィルムの凹凸構造の配列軸Ａと、を所定の回転シフト角Θの範囲内にて調整し、貼合をした。貼合は、回転シフト角Θを調整し、サファイアウェハを１１０℃に加温した状態で行った。続いて、高圧水銀灯光源を使用し、中心波長が３６５ｎｍのＵＶ−ＬＥＤ光源を使用し、積算光量が１２００ｍＪ／ｃｍ２になるように、リール状樹脂モールドＧ２越しに光照射した。その後、リール状樹脂モールドＧ２を剥離した。【０３０３】
得られた積層体（材料２／材料３／サファイアウェハからなる積層体）の材料２面側より酸素ガスを使用したエッチング（酸素アッシング）を行い、材料２をマスクとして見立て材料３をナノ加工し、サファイアウェハ表面を部分的に露出させた。酸素アッシングとしては、処理ガス圧１Ｐａ、処理電力３００Ｗの条件にて行った。続いて、材料２面側からＢＣｌ３ガスとＣｌ２ガスの混合ガスを使用した反応性イオンエッチングを行い、サファイアウェハをナノ加工した。エッチングは、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａにて実施し、反応性イオンエッチング装置（ＲＩＥ−１０１ｉＰＨ、サムコ株式会社製）を使用した。【０３０４】
最後に、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄し、凹凸構造２０、即ち凹凸構造Ａを表面に具備する、複数のサファイアウェハを得た。【０３０５】
サファイアウェハ上に作製した凹凸構造Ａの凸部頂部の形状は、反応性イオンエッチングの処理時間で調整した。即ち、材料３が完全に消失する前に反応性イオンエッチングを停止させることで、凸部頂部にテーブルトップのある形状を作製し、材料３が完全に消失するまで反応性イオンエッチングを行うことで、凸部頂部にテーブルトップがなく丸みを帯びた頂部を作製した。また、反応性イオンエッチングを過剰に行う、即ちオーバーエッチングを適用することで、凸部の底部の径（φ）を調整した。【０３０６】
（５）ＬＥＤ用エピタキシャルウェハの作製
得られたＬＥＤ用パタンウェハ（１）上に、バッファー層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜し、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設け、その後発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。この状態で、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流し発光出力を測定した。【０３０７】
内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間に半導体発光素子に注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。【０３０８】
光取り出し効率ＬＥＥは、発光出力と内部量子効率ＩＱＥより計算して算出した。【０３０９】
クラックは、半導体層の成膜をファセット形成過程にて止めた状態のＬＥＤ用エピタキシャルウェハに対して、半導体層面側から、光学顕微鏡、原子間力顕微鏡、及び走査型電子顕微鏡を用いた観察を行い判断した。また、合わせて当該ＬＥＤ用エピタキシャルウェハを割断し、半導体層の断面に対する走査型電子顕微鏡観察を行い、クラックを評価した。【０３１０】
（実施例１、比較例１）
実施例１及び比較例１においては、凸部頂部の形状の影響を調査した。凸部頂部の形状は走査型電子顕微鏡を用い観察した。凹凸構造Ａは、正六方配列であった。即ち、６回対称配列であった。また、平均間隔Ｐａｖｅとしては、３００ｎｍと９００ｎｍの２種類を作製した。回転シフト角Θは３０°とした。このもとで、凸部頂部が、丸みを帯びた角部である形状の場合（実施例１）と、テーブルトップのある場合（比較例１）と、を比較した。作製したサンプルを表１に記載した。なお、実施例１の凸部頂部の断面に対する形状は、コーン状であった。【０３１１】
【表１】
0006049875.tif 000002
【０３１２】
表１からわかるように、凸部頂部の形状が丸みを帯びた角部である場合（実施例１）、内部量子効率ＩＱＥが向上すると共に、クラックが低減していることがわかる。まず、内部量子効率ＩＱＥについては、凸部頂部の形状が丸みを帯びた角部である場合（実施例１）、透過型電子顕微鏡観察より、凹凸構造Ａの凹部近傍において転位同士が衝突して消失していることが確認されたことから、転位密度が低減したためと考えられる。一方で、凸部頂部にテーブルトップのある場合（比較例１）、テーブルトップ上より転位が生成し、該転位が半導体層の厚み方向に成長していることが観察された。即ち、転位同士の衝突頻度は少なく、転位密度が高いことから、内部量子効率ＩＱＥの改善程度が低いと考えられる。次に、クラックについて、半導体層の成長を途中で止め、表面に対する走査型電子顕微鏡観察を用い詳細に観察したところ、凸部頂部に丸みのある場合（実施例１）は、凹凸構造Ａの凹部より優先的に半導体層が成長し、成長した半導体層同士が良好に合体する様子が観察された。より具体的には、クラックとは、形成されたファセットによる６角形の開口部に注目した際に、ある開口部とそれに隣接する開口部において、互いに対向する辺に垂直な方向に走る亀裂の密度である。平均間隔Ｐａｖｅが３００ｎｍ及び９００ｎｍの場合、クラック密度は、それぞれ、３９×１０９／ｃｍ２及び４１×１０９／ｃｍ２であった。一方で、凸部頂部にテーブルトップのある場合（比較例１）、凸部頂部上より成長する半導体層の影響で、凸部頂部と凸部の側面部とから構成される凸部の頂部の外縁部近傍に部分的にボイドが形成されることが観察された。このボイドをきっかけにクラックが発生したものと推定される。より具体的には、平均間隔Ｐａｖｅが３００ｎｍ及び９００ｎｍの場合、クラック密度は、それぞれ、９３×１０９／ｃｍ２及び９９×１０９／ｃｍ２であった。【０３１３】
（実施例２、比較例２）
実施例２及び比較例２においては、回転シフト角Θの影響を調査した。凹凸構造Ａの配列は正六方配列、即ち６回対称の配列である。また、平均間隔Ｐａｖｅは全て３００ｎｍ、凸部頂部の形状は全て丸みのある角部であり、実施例１の形状と同様とした。回転シフト角Θをパラメータとして、０°から１０°刻みに３０°まで変化させた。評価したサンプルを表２にまとめた。表２に記載のサンプルにおいては、内部量子効率ＩＱＥは、いずれのサンプルも略同じであり、約９０％であった。【０３１４】
【表２】
0006049875.tif 000003
【０３１５】
表２の評価項目のクラックは、回転シフト角Θが０°の場合（比較例２）を１として規格化した。より具体的には、回転シフト角Θが０°、１０°、２０°、及び３０°と変化するにつれて、クラック密度は、８１×１０９／ｃｍ２、７２×１０９／ｃｍ２、５８×１０９／ｃｍ２及び５３×１０９／ｃｍ２であった。表２より、回転シフト角Θが大きくなると、クラックが低下することがわかる。これは、回転シフト角Θが大きくなることで、半導体層の凹凸構造Ａの凹部の底部に対する核の付着性が良好になることと、成長する半導体層の通過する凸部の密度が低減されるためと考えられる。また、回転シフト角が大きい程、クラックが良好になるのは、凸部底部の径の影響と推定される。即ち、凸部底部の径も含めた成長する半導体層の通過する凸部密度を考えると、回転シフト角Θが約２０°を超えたあたりから、該密度の低下が著しくなるためと考えられる。【０３１６】
以上、実施例１及び実施例２より、凹凸構造Ａの凸部頂部は丸みを帯びた角部であり、且つ回転シフト角Θが０°超の領域が好ましいことがわかった。既に別の検討として図１３及び図１４で記述したように、クラック密度は７０×１０９個／ｃｍ２以下の領域において、半導体層のＦＷＨＭ及びＣＬ暗転密度が効果的に改善されたことから、回転シフト角Θを０°超に設定し、同時に凸部頂部の形状を曲率半径が０超の角部にすることで、クラック抑制の効果により、半導体層の結晶品位が大きく向上すると考えることができる。なお、本実施例においては、回転シフト角Θの制御性は±１°である。回転シフト角Θが１０°以上にてクラックの抑制がより効果的であった。特に、回転シフト角Θは、１０°、２０°、３０°と大きくなるにつれクラック低減の効果が大きくなることがわかる。なお、最も好ましくは、Θは３０°、即ち（１８０／ｎ）°＝（１８０／６）°の場合であった。なお、上記結果は、絶対値の差こそあれ、図１５に示す形状を有すＬＥＤ用パタンウェハ（１）に対しても、同様の傾向が観察された。このことから、曲率半径０超の角部を有す凸部頂部により構成される凹凸構造Ａを含むＬＥＤ用パタンウェハ（１）を使用することで、回転シフト角Θの効果を引き出し、クラックを効果的に抑制できることがわかった。【０３１７】
（実施例３）
実施例３においては、平均間隔Ｐａｖｅのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、凸部頂部断面形状はドーム状、そして回転シフト角Θは３０°とした。パラメータは、平均間隔Ｐａｖｅであり、２００ｎｍから１８００ｎｍの範囲にて調整した。作製したサンプルを表３にまとめた。【０３１８】
【表３】
0006049875.tif 000004
【０３１９】
表３より、平均間隔Ｐａｖｅが小さい程、内部量子効率ＩＱＥが向上することがわかった。これは、平均間隔Ｐａｖｅが小さい程、凹凸構造Ａの密度が向上するため、半導体層の転位を分散化できるためと推定される。より具体的は、成長する半導体層同士の合体頻度を高くすると共に、合体箇所を分散化できるためと考えられる。特に、この現象は、凸部頂部の形状が丸みを帯びた角部であることで発現されることが確認されている。即ち、表３には未記載のテーブルトップのある凸部を作製した場合、該凸部頂部上に位置する半導体層内に転位が確認された。このため、内部量子効率ＩＱＥが低下する傾向にあった。【０３２０】
なお、ＬＥＤの発光出力を評価したところ、平均間隔Ｐａｖｅが２００ｎｍの場合よりも平均間隔Ｐａｖｅが３００ｎｍの場合が大きかった。また、平均間隔Ｐａｖｅが１２００ｎｍ及び１５００ｎｍの場合に比べ、平均間隔Ｐａｖｅが９００ｎｍの場合の方が発光出力が大きかった。更に、平均間隔Ｐａｖｅが９００ｎｍの場合に比べ、平均間隔Ｐａｖｅが３００ｎｍの場合の方が発光出力が大きかった。このように、内部量子効率ＩＱＥの大きさのみでＬＥＤチップの性能が決定されないことがわかる。これは、光取り出し効率ＬＥＥの影響である。発光出光の大きな順に並べると、平均間隔Ｐａｖｅが、３００ｎｍ、９００ｎｍ、７００ｎｍ、４５０ｎｍ、１２００ｎｍ、２００ｎｍ、１８００ｎｍであった。これは、平均間隔Ｐａｖｅが３００ｎｍの場合、光回折が非常に強く作用し、回折モード数は限定されるが、所定の方向への回折強度が大きいと考えられる。次に、平均間隔Ｐａｖｅが９００ｎｍ及び７００ｎｍでは、回折モード強度は小さくなるが、回折モード数が大きく増加するためと考えられる。平均間隔が１０００ｎｍを超える場合、光散乱性が強くなりすぎるため、ＬＥＤチップ内部にて導波していた光が、その進行方向を一度乱され、再度導波する確率が起きくなるため、発光出力が低下すると考えられる。以上より、平均間隔Ｐａｖｅが小さい程、内部量子効率ＩＱＥが大きくなることがわかった。また、ＬＥＤ用エピタキシャルウェハとしては、平均間隔Ｐａｖｅが２００ｎｍ〜１２００ｎｍが好ましく、３００ｎｍ〜９００ｎｍがより好ましいことがわかった。【０３２１】
（実施例４）
実施例４においては、凹凸構造ＡのＤｕｔｙのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、凸部頂部の断面形状はドーム状、そして回転シフト角Θは３０°、平均間隔Ｐａｖｅは７００ｎｍとした。パラメータは、Ｄｕｔｙであり、０．２９から０．９３の範囲にて調整した。作製したサンプルを表４にまとめた。【０３２２】
【表４】
0006049875.tif 000005
【０３２３】
表４より、Ｄｕｔｙが０．８６と０．９３の間で内部量子効率ＩＱＥが大きく変わっていることがわかる。これは、Ｄｕｔｙが０．９３の場合、凹部の底部の大きさが、半導体層の安定な核の大きさよりも小さくなっているためと考えられる。即ち、核の付着と成長性が多少損なわれるため、転位低減の効果が低くなり、内部量子効率ＩＱＥが低下したものと推定される。一方で、Ｄｕｔｙが大きい程光取り出し効率ＬＥＥが向上することがわかる。これは、フォトンから見た凸部の体積が大きくなるため、光回折のモード数が増加するためと考えられる。なお、クラックについては、全てのサンプルで略同様であった。以上から、ＬＥＤ用エピタキシャルウェハとしてみた場合、凹凸構造ＡのＤｕｔｙは、０．９３未満であることが好ましいことがわかる。また、外部量子効率ＥＱＥをより大きくする観点から、０．５７以上であることが好ましく、０．７１以上であるとより好ましいことがわかった。なお、クラック密度については、４０×１０９／ｃｍ２〜５０×１０９／ｃｍ２の間にあった。【０３２４】
（実施例５）
実施例５においては、ＬＥＤ用エピタキシャルウェハの第１半導体層の厚みと凹凸構造Ａの関係のより好ましい範囲を調査した。非ドープ第１半導体層の膜厚（Ｈｂｕ）及びドープ第１半導体層の膜厚（Ｈｂｕｎ）、そして凹凸構造Ａの平均間隔（Ｐａｖｅ）と平均高さ（Ｈａｖｅ）をパラメータとして、内部量子効率ＩＱＥ、クラック、及びＬＥＤ用エピタキシャルウェハの反りを評価した。【０３２５】
検討結果を表５にまとめた。なお、表５に記載の用語の意味は以下の通りである。
・Ｎｏ．：サンプルの管理番号
・ｎ：凹凸構造Ａの配列次数（ｎ回対称配列のｎ）
・Ｐａｖｅ：凹凸構造Ａの平均間隔（Ｐａｖｅ）であり、ディメンジョンは「ｎｍ」
・Ｈａｖｅ：凹凸構造Ａの平均高さ（Ｈａｖｅ）であり、ディメンジョンは「ｎｍ」
・Θ：回転シフト角Θであり、ディメンジョンは「°」
・Ｈｂｕｎ：第１半導体層の膜厚であり、ディメンジョンは「ｎｍ」
・Ｈｂｕ：非ドープ第１半導体層の膜厚であり、ディメンジョンは「ｎｍ」
・Ｈｂｕｎ／Ｈａｖｅ：第１半導体層の膜厚と凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率であり無次元値
・Ｈｂｕ／Ｈａｖｅ：非ドープ第１半導体層の膜厚と、凹凸構造Ａの平均高さ（Ｈａｖｅ）と、の比率であり無次元値
・ＩＱＥ：内部量子効率であり、ディメンジョンは「％」
・クラック：半導体層に生成したクラックであり、実施例１と同等の場合を〇、比較例１と同等の場合を×とした。
・反り：チップ化に支障をきたした場合を「×」、問題のなかった場合を「〇」として評価
・総合：  ＩＱＥ及び反りを考慮した総合評価【０３２６】
【表５】
0006049875.tif 000006
【０３２７】
なお、表５に記載の比較例５は、凹凸構造を具備しない平坦なサファイアウェハを使用し、実施例１と同様に、ＬＥＤ用エピタキシャルウェハを製造した場合である。【０３２８】
また、表５に記載のサンプルは、全て、凸部の形状が丸みを帯びた角部を具備するものである。また、Ｄｕｔｙは、０．７とした。【０３２９】
表５より、以下のことがわかる。Ｈｂｕｎ／Ｈａｖｅが６．０以上３４６．２以下の範囲において、内部量子効率ＩＱＥが凹凸構造を具備しない場合（比較例５）に比べ、１．１７倍〜１．７倍へ、と大きくなっていると共に、ＬＥＤ用エピタキシャルウェハの反りも抑制されている。この時のＨｂｕ／Ｈａｖｅは、３．３以上２０３．８以下である。また、Ｈｂｕｎ／Ｈａｖｅが１７．６以上７２．５以下であれば、内部量子効率ＩＱＥの改善と反りの低減がより顕著になることがわかる。この時のＨｂｕ／Ｈａｖｅは、９．６以上４２．５以下である。これは、Ｈｂｕｎ／Ｈａｖｅが所定の値以上の範囲を満たすことから、凹凸構造Ａにより第１半導体層内の転位を分散化し低減できていること、及び、Ｈｂｕｎ／Ｈａｖｅが所定の値以下の範囲を満たすことから、第１半導体層の膜厚を薄くすることが可能となり反りを低減できているためと考えられる。Ｎｏ．１２においては、Ｈｂｕｎ／Ｈａｖｅが６．０、Ｈｂｕ／Ｈａｖｅが３．３と小さな値となっている。このため、内部量子効率ＩＱＥの、凹凸構造のない場合（比較例５）と比べた向上率が僅かに低い。これは、第１半導体層内部における転位低減効果が僅かに弱いため、発光半導体層及び第２半導体層の半導体としての性能向上が限定されたためと考えることができる。また、Ｎｏ．１においては、Ｈｂｕｎ／Ｈａｖｅが３４６．２、Ｈｂｕ／Ｈａｖｅが２０３．８と大きな値であり、ＬＥＤ用エピタキシャルウェハの反りがチップ化に影響していることがわかる。以上より、Ｈｂｕｎ／Ｈａｖｅが所定の範囲内にあることにより、内部量子効率ＩＱＥの改善と反りの低減をより良好に同時に改善できることがわかる。【０３３０】
（ＬＥＤ用パタンウェハ（２））
以上、実施例１から実施例５では、ＬＥＤ用パタンウェハ（１）について説明した。以下の実施例においては、ＬＥＤ用パタンウェハ（１）に対して、更に別の凹凸構造Ｌを付加したＬＥＤ用パタンウェハ（２）について説明する。【０３３１】
以下の検討においては、上記実施例１から実施例５においてＬＥＤ用パタンウェハ（１）を製造するために使用したナノ加工用フィルムを使用し、ＬＥＤ用ウェハ表面に凹凸構造Ａを作製した。次に凹凸構造Ｌを更に設け、凹凸構造Ａ及び凹凸構造Ｌを具備するＬＥＤ用パタンウェハ（２）を得た。最後に、得られた凹凸構造を具備したＬＥＤ用パタンウェハ（２）を使用し、ＬＥＤ用エピタキシャルウェハを作製し、その後チップ化を行い、性能を評価した。なお、凹凸構造Ｌは、フォトリソグラフィ法におけるマスク形状及びドライエッチング条件により制御した。実施例１と同様にして作製し、実施例１と同様に離型処理を行った。【０３３２】
ナノ加工用フィルムを、上記実施例１から実施例５のＬＥＤ用パタンウェハ（１）を製造したのと同様に使用し、ＬＥＤ用ウェハを加工した。ＬＥＤ用ウェハとしてはＡ面（１１−２０）にオリフラのあるＣ面（０００１）サファイアウェハを使用した。なお、ＬＥＤ用ウェハの大きさは４インチφのものを使用した。【０３３３】
サファイアウェハ上に作製した凹凸構造Ａの凸部頂部の形状は、実施例１から実施例５のＬＥＤ用パタンウェハ（１）と同様に制御した。【０３３４】
凹凸構造Ａの設けられたＬＥＤ用ウェハ、即ちＬＥＤ用パタンウェハ（１）を更に加工し、凹凸構造Ｌを作製した。ＬＥＤ用パタンウェハ（１）の凹凸構造Ａ上に、フォトレジスト用のノボラック樹脂をスピンコート法により成膜し、１２０℃のホットプレート上でプリベークを行った。次にリソグラフィを行い、凹凸構造Ｌを作製した。ここで、フォトレジストをネガ現像し使用することで凹凸構造Ｌをドット形状とし、フォトレジストをポジ現像することで凹凸構造Ｌをホール構造とした。いずれの場合も、凹凸構造Ｌとして、凸部或いは凹部が正六方配列に並び、且つ、平均間隔ＰＬが３．２μｍになるようにした。【０３３５】
得られたＬＥＤ用パタンウェハ（２）を走査型電子顕微鏡により観察した。ドット状の凹凸構造Ｌは、以下のドット状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ドットの底部径は、２．４μｍであり、底部形状は略円形。
・ドット間の凹部底部は平坦であった。
・ドット頂部には平坦面があり、ドットは円錐台形状。ドット頂部の平坦面は略円形であり、その直径は１．６μｍであった。
・ドット頂部は略円形のテーブルトップであり、ドット頂部上にのみ凹凸構造Ａが配置されていた。【０３３６】
一方、ホール状の凹凸構造Ｌは、以下のホール状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ホールの開口部径は、１．５μｍであり、開口形状は略円形。
・ホールの深さは、１．４μｍである。
・ホール間の凸部頂部は平坦であり、この平坦面上にのみ凹凸構造Ａが配置されていた。
・ホールの形状は底面が略円形の円錐であり、円錐の頂部は曲率半径が０超の角部であった。【０３３７】
また、別の凹凸構造Ｌも作製した。まず、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの上に、スピンオングラスをスピンコート法により成膜し、続いて焼結してＳｉＯ２とした。この時、凹凸構造ＡはＳｉＯ２により平坦化されていることを確認した。次に、ＳｉＯ２上に、フォトレジスト用のノボラック樹脂をスピンコート法により成膜し、１２０℃のホットプレート上でプリベークを行った。次にリソグラフィを行い、ＳｉＯ２のみを加工し、凹凸構造Ｌを作製した。ここでは、フォトレジストをポジ現像し、凹凸構造Ａの表面上に部分的に略円盤状のＳｉＯ２を作製した。平均間隔ＰＬは３．２μｍとし、配列は正六方配列とした。【０３３８】
得られたＬＥＤ用パタンウェハ（２）を走査型電子顕微鏡により観察したＳｉＯ２パタン（凹凸構造Ｌ）は、以下のドット状体であった。
・平均間隔ＰＬが３．２μｍであり、正六方配列している。
・ドットの底部径は、１．５μｍであり、底部形状は略円形。
・ドット間の凹部底部には、凹凸構造Ａが設けられていた。【０３３９】
ＬＥＤ用パタンウェハ（２）上に、バッファー層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜し、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて、歪吸収層を設け、その後発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層した。続いて、ＩＴＯを成膜し、エッチング加工した後に電極パッドを取り付けた。この状態で、プローバを用いてｐ電極パッドとｎ電極パッドの間に２０ｍＡの電流を流し発光出力を測定した。【０３４０】
内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間にＬＥＤに注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。【０３４１】
光取り出し効率ＬＥＥは、発光出力と内部量子効率ＩＱＥより計算して算出した。【０３４２】
クラックは、半導体層を成膜した後のＬＥＤ用エピタキシャルウェハの半導体層面側から、光学顕微鏡、原子間力顕微鏡、及び走査型電子顕微鏡を用いた観察を行い判断した。また、合わせてＬＥＤ用エピタキシャルウェハを割断し、半導体層の断面に対する走査型電子顕微鏡観察を行い、クラックを評価した。なお、クラックの評価については、ファセット形成途中にて半導体層の成膜を停止したものを使用した。【０３４３】
（実施例６、比較例６）
実施例６においては、以下のことを調査した。
１．従来技術であるＰａｔｔｅｒｎｅｄ  Ｓａｐｐｈｉｒｅ  Ｓｕｂｓｔｒａｔｅ（ＰＳＳ）、即ち凹凸構造ＬのみのＬＥＤ用パタンウェハと、凹凸構造Ａ及び凹凸構造Ｌの双方を有するＬＥＤ用パタンウェハ（２）と、の比較
２．凹凸構造Ａの凸部頂部の形状の影響
３．ドット状の凹凸構造Ｌとホール状の凹凸構造Ｌと、の差
４．凹凸構造Ｌの凸部頂部上に凹凸構造Ａが設けられる場合と、凹凸構造Ｌの凹部底部に凹凸構造Ａが設けられる場合と、の差【０３４４】
凹凸構造Ａの凸部頂部の形状は走査型電子顕微鏡を用い観察した。凹凸構造Ａは、正六方配列であった。即ち、６回対称配列であった。また、平均間隔ＰＡは３００ｎｍ、凸部底部の径は、２２０ｎｍとした。回転シフト角Θは３０°とした。このもとで、凸部頂部が、丸みを帯びた角部である形状の場合と、テーブルトップのある場合と、を反応性イオンエッチングの処理時間を変更しそれぞれ作製した。なお、丸みを帯びた角部である形状とは、凸部の断面形状を想定した時に、当該断面の輪郭が、僅かに上に凸に膨らんだ曲線同士が、凸部の頂部にて交差するような形状である。換言すれば、凸部の側面部は、僅かに上の膨らんだ形状である。また、比較例６のサンプルであるＰＳＳは、凹凸構造Ｌのみを上記説明したフォトリソグラフィ法により作製した。作製したサンプルを表６に記載した。【０３４５】
表６に記載の用語の意味は以下の通りである。
・ｎ…凹凸構造Ａの回転対称次数。
・ＰＡ…凹凸構造Ａの平均間隔であり、ディメンジョンは「ｎｍ」。
・Θ…凹凸構造Ａの回転シフト角Θであり、ディメンジョンは「°」。
・凸部頂部形状…凹凸構造Ａの凸部の頂部の形状。テーブルトップ（１００ｎｍ）は、凹凸構造Ａの凸部の頂部の平坦面の径が１００ｎｍであることを意味する。
・ｍ…凹凸構造Ｌの回転対称次数。
・ＰＬ…凹凸構造Ｌの平均間隔であり、ディメンジョンは「ｎｍ」。
・構造…上記説明した方法により凹凸構造Ａを直接加工し凹凸構造Ｌを設けた場合において、凹凸構造Ｌがドット状の場合をｄｏｔと、凹凸構造Ｌがホール状の場合はｈｏｌｌと記載した。また、凹凸構造Ａの表面上に別途、ＳｉＯ２から成る凹凸構造Ｌの凸部を設けた場合を、ＳｉＯ２と記載した。これらの用語は、実施例７から実施例９中でも使用しているが、同じ意味である。
・ＡｏｎＬ…凹凸構造Ｌの凸部の頂部上面に凹凸構造Ａが配置されている場合
・ＡｉｎＬ…凹凸構造Ｌの凹部の底部に凹凸構造Ａが配置されている場合
・ＰＬ／ＰＡ…平均間隔ＰＬと平均間隔ＰＡとの比率。
・ＩＱＥ…内部量子効率であり、既に説明した方法にて算出した値。ディメンジョンは「％」。
・発光出力比…凹凸構造Ｌのみの場合（比較例６）を１として規格化した発光出力。
・クラック…光学顕微鏡により観察されるクラック。発光出力に異常をきたしたＬＥＤチップが、１０％以上の場合を△、５％以上１０％未満の場合を〇、５％未満の場合を◎とした。【０３４６】
【表６】
0006049875.tif 000007
【０３４７】
表６からわかるように、凹凸構造Ｌのみの場合（比較例６）に比べて、凹凸構造Ａ及び凹凸構造Ｌの双方が設けられている場合、クラック、内部量子効率ＩＱＥ、そして発光出光の全てが改善していることがわかる。これは、比較例６の場合、マイクロスケールの凹凸構造Ｌにより、光取り出し効率ＬＥＥを向上させることはできるが、凹凸構造Ｌの密度が小さいことから、内部量子効率ＩＱＥの改善ができないことによる。凹凸構造Ａが設けられることで、透過型電子顕微鏡観察から、転位が消失し減少していることが確認された。即ち、凹凸構造Ａの設けられる場合、凹凸構造Ａの凹部より半導体層の成長を開始させることができる。これにより、転位が低減する。更に、転位の低減は、成長する半導体層同士の合体が原理であることから、凹凸構造Ａにより該合体箇所を分散化することができている。これにより、半導体層への残留応力が低減し、クラックが抑制されたものと推定される。【０３４８】
凹凸構造Ａ及び凹凸構造Ｌの双方が設けられる場合、凹凸構造Ａの凸部の頂部の形状が、凹凸構造Ｌ種よりも、強く影響することがわかる。凹凸構造Ａの凸部の頂部の形状が丸みを帯びた角部である場合、内部量子効率ＩＱＥがより向上すると共に、クラックが低減していることがわかる。まず、内部量子効率ＩＱＥについては、凸部頂部の形状が丸みを帯びた角部である場合、透過型電子顕微鏡観察より、凹凸構造の凹部近傍において転位同士が衝突して消失する確率が高いことが確認された。走査型電子顕微鏡観察像より見積もったクラック密度は、凹凸構造Ａの凸部の形状が丸みを帯びた角部の場合、５１〜５７×１０９／ｃｍ２であった。一方で、凹凸構造Ａの凸部頂部にテーブルトップのある場合、テーブルトップ上より転位が生成し、該転位が半導体層の厚み方向に成長していることが観察された。また、半導体層の成長を途中で止め、表面に対する走査型電子顕微鏡観察を用い詳細に観察したところ、凸部頂部に丸みのある場合は、凹凸構造の凹部より優先的に半導体層が成長し、成長した半導体層同士が良好に合体する様子が観察された。走査型電子顕微鏡観察像より見積もったクラック密度は、８２〜８９×１０９／ｃｍ２であった。一方で、凸部頂部にテーブルトップのある場合、凸部頂部上より成長する半導体層の影響で、凸部頂部と凸部の側面部と、から構成される凸部の頂部の外縁部近傍に部分的にボイドが形成される頻度がやや高いことも観察された。即ち、転位同士の衝突頻度を高め、転位密度を効果的に低減させる観点から、凹凸構造Ａの凸部頂部は、曲率半径が０超の角部であることが好ましいことがわかった。なお、これらの傾向については、図１５に記載の凸部形状に対しても、類似の傾向として観察することができた。【０３４９】
また、凹凸構造Ｌに対する凹凸構造Ａの配置を比較すると、凹凸構造Ｌの凹部底部に凹凸構造Ａが設けられる場合が、内部量子効率ＩＱＥの向上が最も大きいことがわかった。本検討においては、凹凸構造Ａの表面上にＳｉＯ２からなる凹凸構造Ｌの凸部を複数設けた。即ち、凹凸構造Ｌの凸部頂部から半導体層の成長は開始されない条件としている。このため、凹凸構造Ｌの凹部より優先的に半導体層を成長させることができる。ここで、凹凸構造Ｌの凹部底部には凹凸構造Ａが設けられていることから、既に説明した現象に基づき、半導体層の転位が低減すると共に、クラックが抑制されたためと考えられる。【０３５０】
（実施例７、比較例７）
実施例７においては、回転シフト角Θの影響を調査した。凹凸構造Ａの配列は正六方配列、即ち６回対称の配列である。また、平均間隔ＰＡは全て３００ｎｍ、凸部頂部の形状は全て丸みのある角部、凸部底部の径は全て２２０ｎｍとした。回転シフト角Θをパラメータとして、０°から１０°刻み３０°まで変化させた。また、凹凸構造Ｌは、ホール型（ｈｏｌｌ）とＳｉＯ２の２種類をそれぞれ作製し評価した。ホール型の場合はＡｏｎＬ、ＳｉＯ２の場合はＡｉｎＬとした。評価したサンプルを表７にまとめた。【０３５１】
【表７】
0006049875.tif 000008
【０３５２】
表７に記載のサンプルにおいては、内部量子効率ＩＱＥは、凹凸構造Ｌがホール型の場合はいずれのサンプルにおいても略同じであり、約７５％であった。また、凹凸構造ＬがＳｉＯ２の場合はいずれのサンプルにおいても略同じであり、約８５％であった。【０３５３】
表７の評価項目のクラックは、回転シフト角Θが０°の場合を１として規格化し表記した。具体的な数値としては、凹凸構造Ｌがホール型の場合は、回転シフト角Θが０°、１０°、２０°そして３０°へと変わるにつれて、クラック密度は、９９×１０９／ｃｍ２、８７×１０９／ｃｍ２、６９×１０９／ｃｍ２そして６６×１０９／ｃｍ２と変化した。一方で、凹凸構造ＬがＳｉＯ２の場合は、８１×１０９／ｃｍ２、６９×１０９／ｃｍ２、５６×１０９／ｃｍ２そして５４×１０９／ｃｍ２と変化した。表７より、回転シフト角Θが大きくなると、クラック低下することがわかる。これは、ＬＥＤ用パタンウェハ（１）の凹凸構造Ａの効果が、凹凸構造Ｌを設けた場合であっても、発揮されるためである。なお、これらの傾向については、図１５に記載の凸部形状に対しても、類似の傾向として観察することができた。【０３５４】
以上、実施例６及び実施例７より、凹凸構造Ａ及び凹凸構造Ｌの双方を具備することで、内部量子効率ＩＱＥ、光取り出し効率ＬＥＥ、そしてクラックを改善できることがわかった。更に、凹凸構造Ａの凸部頂部が丸みを帯びた角部であることにより、内部量子効率ＩＱＥの向上とクラックの抑制効果がより高くなることがわかった。また、回転シフト角Θが１０°以上にてクラックが抑制された内部量子効率ＩＱＥの高い半導体層が成膜できていることがわかった。特に、回転シフト角Θは、１０°、２０°、３０°と大きくなるにつれ反り低減の効果が大きくなることがわかる。なお、最も好ましくは、Θは３０°、即ち（１８０／ｎ）°＝（１８０／６）°の場合であった。【０３５５】
（実施例８）
実施例８においては、平均間隔ＰＡと平均間隔ＰＬとの比率のより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（２）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、そして回転シフト角Θは３０°とした。パラメータは、平均間隔ＰＬ／平均間隔ＰＡであり、平均間隔ＰＬを固定して、平均間隔ＰＡを動かすことで調整した。平均間隔ＰＡは、２００ｎｍから１８００ｎｍの範囲にて調整した。また、凹凸構造Ｌは、平均間隔ＰＬが３０００ｎｍのホール型（ｈｏｌｌ）、ＡｏｎＬを採用した。作製したサンプルを表８にまとめた。【０３５６】
【表８】
0006049875.tif 000009
【０３５７】
表８より、比率（ＰＬ／ＰＡ）が大きい程、内部量子効率ＩＱＥが向上することがわかった。これは、比率（ＰＬ／ＰＡ）が大きい程、凹凸構造Ａの効果を、凹凸構造Ｌを設けた場合であっても、より良好に発現できているためと考えられる。特に、比率（ＰＬ／ＰＡ）が大きいことは、凹凸構造Ｌから見た凹凸構造Ａの存在感が減少することを意味する。即ち、ＣＶＤにより飛翔する半導体層からみた場合、まず凹凸構造Ｌが確認される。続いて、凹凸構造Ｌの表面に近づいた時に、初めて凹凸構造Ａの存在を認識できる。裏を返せば、凹凸構造Ｌの大きな構造の影響を受けることなく、凹凸構造Ａの表面にて良好な成長を遂げられることを意味している。実際に、半導体層の成長を途中で停止させ、走査型電子顕微鏡により成長具合を確認した結果、成長する半導体層同士の合体頻度が、比率（ＰＬ／ＰＡ）が大きい程高くすると共に、合体箇所を分散化できていることが確認された。特に、この現象は、凸部頂部の形状が丸みを帯びた角部であることでより良好に発現されることが確認されている。即ち、恣意的にテーブルトップのある凸部を作製した場合、該凸部頂部上に位置する半導体層内に転位が確認される頻度が増加した。このため、内部量子効率ＩＱＥが低下する傾向にあった。以上から、比率（ＰＬ／ＰＡ）は２．７超であることが好ましく、３．６以上であることがより好ましく、４．６以上であることが最も好ましいことがわかった。【０３５８】
なお、ＬＥＤの発光出力を評価したところ、比率（ＰＬ／ＰＡ）が１６．０の場合よりも比率（ＰＬ／ＰＡ）が１０．７の場合が大きかった。また、比率（ＰＬ／ＰＡ）が２．７及び１．８の場合に比べ、比率（ＰＬ／ＰＡ）が３．６の場合の方が発光出力が大きかった。更に、比率（ＰＬ／ＰＡ）が３．６の場合に比べ、比率（ＰＬ／ＰＡ）が１０．７の場合の方が発光出力が大きかった。このように、内部量子効率ＩＱＥの大きさのみでＬＥＤの性能が決定されないことがわかる。これは、光取り出し効率ＬＥＥの影響である。発光出光の大きな順に並べると、比率（ＰＬ／ＰＡ）が、１０．７、３．６、４．６、７．１、２．７、１６．０、１．８であった。これは、比率（ＰＬ／ＰＡ）が１０．７の場合、光回折が非常に強く作用し、回折モード数は限定されるが、所定の方向への回折強度が大きい他と考えられる。次に、比率（ＰＬ／ＰＡ）が３．６及び４．６では、回折モード強度は小さくなるが、回折モード数が大きく増加するためと考えられる。比率（ＰＬ／ＰＡ）が３．６を下回る場合、光散乱性が強くなりすぎるため、ＬＥＤ内部にて導波していた光が、その進行方向を一度乱され、再度導波する確率が起きくなるため、発光出力が低下すると考えられる。以上より、比率（ＰＬ／ＰＡ）が大きい程、内部量子効率ＩＱＥが大きくなることがわかった。また、ＬＥＤとしては、比率（ＰＬ／ＰＡ）が２．７〜１６．０が好ましく、３．６〜１０．７がより好ましいことがわかった。なお、凹凸構造ＬがＳｉＯ２の場合についても同様の検討を行ったところ、実施例８同様の傾向が観察された。【０３５９】
（実施例９）
実施例９においては、凹凸構造ＡのＤｕｔｙのより好ましい範囲を調査した。ＬＥＤ用パタンウェハ（２）の凹凸構造Ａは正六方配列（６回対称配列）、凸部頂部の形状は丸みを帯びた角部、そして回転シフト角Θは３０°、平均間隔ＰＡは３００ｎｍとした。パラメータは、Ｄｕｔｙであり、０．１７から０．９６の範囲にて調整した。また、凹凸構造Ｌとしては、ホール型（ｈｏｌｌ）を作製した。作製したサンプルを表９にまとめた。【０３６０】
【表９】
0006049875.tif 000010
【０３６１】
表９より、Ｄｕｔｙが０．７３と０．９６との間で内部量子効率ＩＱＥが大きく変わっていることがわかる。これは、Ｄｕｔｙが０．９６の場合、凹凸構造Ａの凹部の底部の大きさが、半導体層の安定な核の大きさよりも小さくなっているためと考えられる。即ち、核の付着と成長性が多少損なわれるため、転位低減の効果が低くなり、内部量子効率ＩＱＥが低下したものと推定される。一方で、Ｄｕｔｙが大きい程光取り出し効率ＬＥＥが向上することがわかる。即ち、凹凸構造Ａの基本機能である、クラックの抑制と内部量子効率ＩＱＥの改善に加えて、Ｄｕｔｙの調整により光取り出し効率ＬＥＥ改善の機能を付加できることがわかる。これは、フォトンから見た凸部の体積が大きくなるため、光回折のモード数が増加するためと考えられる。なお、クラックについては、全てのサンプルで略同様であり、４９〜５２×１０９／ｃｍ２の範囲であった。以上から、ＬＥＤとしてみた場合、凹凸構造ＡのＤｕｔｙは、０．９６未満であることが好ましいことがわかる。また、外部量子効率ＥＱＥをより大きくする観点から、０．５３以上であることが好ましく、０．６３以上であるとより好ましいことがわかった。なお、凹凸構造ＬがＳｉＯ２の場合についても同様の検討を行ったところ、実施例９同様の傾向が観察された。【０３６２】
本発明は、ＬＥＤに適用することができ、特に、青色ＬＥＤ、紫外ＬＥＤ、白色ＬＥＤに適用されるＧａＮ系半導体発光素子に好適に適用することが可能である。【０３６３】
本出願は、２０１３年５月３１日出願の特願２０１３−１１６０２５、及び、２０１３年５月３１日出願の特願２０１３−１１６０２４に基づく。これらの内容は全てここに含めておく。
【図１】
0006049875.tif 000011
【図２】
0006049875.tif 000012
【図３】
0006049875.tif 000013
【図４】
0006049875.tif 000014
【図５】
0006049875.tif 000015
【図６】
0006049875.tif 000016
【図７】
0006049875.tif 000017
【図８】
0006049875.tif 000018
【図９】
0006049875.tif 000019
【図１０】
0006049875.tif 000020
【図１１】
0006049875.tif 000021
【図１２】
0006049875.tif 000022
【図１３】
0006049875.tif 000023
【図１４】
0006049875.tif 000024
【図１５】
0006049875.tif 000025
【図１６】
0006049875.tif 000026
【図１７】
0006049875.tif 000027
【図１８】
0006049875.tif 000028
【図１９】
0006049875.tif 000029
【図２０】
0006049875.tif 000030
【図２１】
0006049875.tif 000031
【図２２】
0006049875.tif 000032
【図２３】
0006049875.tif 000033
【図２４】
0006049875.tif 000034
【図２５】
0006049875.tif 000035
【図２６】
0006049875.tif 000036
【図２７】
0006049875.tif 000037
【図２８】
0006049875.tif 000038
【図２９】
0006049875.tif 000039
【図３０】
0006049875.tif 000040