(57)【特許請求の範囲】
【請求項１】
電源からの電力を負荷側へ供給するスイッチング素子の異常発熱を保護する発熱保護回路であって、  
前記スイッチング素子内部のレアショートを検出する第１の遮断機能部と、前記スイッチング素子の温度を検出する第２の遮断機能部とを有する遮断機能部を備え、
前記第１の遮断機能部は、基板の実装面とは反対側の面であって、前記スイッチング素子と対峙する位置に配置され、
前記第２の遮断機能部は、前記スイッチング素子を実装する基板の実装面であって、前記スイッチング素子に近接させて配置され、
前記遮断機能部は、前記レアショートを検出したとき、前記検出した温度が規定値を超えている場合には前記電源から負荷側に供給される電力を前記スイッチング素子の入力部分で遮断する
ことを特徴とする発熱保護回路。
【請求項２】
電源からの電力を負荷側へ供給するスイッチング素子の異常発熱を保護する発熱保護方法であって、
遮断機能部の第１の遮断機能部により、基板の実装面とは反対側の面であって、前記スイッチング素子と対峙する位置で前記スイッチング素子内部のレアショートを検出し、
遮断機能部の第２の遮断機能部により、前記スイッチング素子に近接した位置で前記スイッチング素子の温度を検出し、
前記遮断機能部は、前記レアショートを検出したとき、前記検出した温度が規定値を超えている場合には前記電源から負荷側に供給される電力を前記スイッチング素子の入力部分で遮断する
ことを特徴とする発熱保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の異常発熱の保護に適した発熱保護回路及び発熱保護方法に関する。
【背景技術】
【０００２】
従来より、電源からの電力を負荷側に供給するデバイスにおいては、メカニカルリレーに代えてＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子を用いることが多い。
【０００３】
また、ＦＥＴに生じる異常発熱を回避する対策として、電源からの電力がＦＥＴを経由して負荷側に供給されるとともに、ＦＥＴの上流側にヒューズが設けられている回路構成においては、たとえば過電流が流れた際にヒューズの溶断にてその過電流の流れを遮断することが一般的に行われている。
【０００４】
ところが、従来のメカニカルリレーを半導体化したＦＥＴを使用する場合、過電流以外の何らかの原因によって故障すると、異常発熱を起こす場合がある。このような現象は、過熱遮断機能を有したＦＥＴでも同様に生じる場合がある。
【０００５】
このような異常発熱を防止するようにしたものとして、特許文献１では、ＰチャネルＦＥＴのソース端子にバッテリのプラス端子が接続され、ＰチャネルＦＥＴのドレイ端子にパワーアンプの電源端子が接続され、ＰチャネルＦＥＴのゲート端子に温度スイッチＩＣの検出出力が接続され、パワーアンプの温度が規定値を超えると、温度スイッチＩＣからの出力がＨＩＧＨとなり、ＰチャネルＦＥＴがＯＦＦ状態となってバッテリからパワーアンプへの電源供給が遮断されるようにした発熱保護回路を提案している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１３５８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上述した特許文献１での発熱保護回路では、パワーアンプの温度が規定値を超えると、温度スイッチＩＣからの出力によってＰチャネルＦＥＴがＯＦＦ状態とされるため、パワーアンプの異常発熱が回避されるようになっている。この場合、ＰチャネルＦＥＴがＯＦＦ状態とされるため、ＰチャネルＦＥＴも同様に異常発熱が回避される。
【０００８】
ところが、このような発熱保護回路では、たとえばサージの発生により、ＰチャネルＦＥＴのゲート酸化膜等が破壊されると、ゲート・ソース間やドレイン・ソース間にレアショート（層間短絡）が生じることがある。
【０００９】
そして、このようなレアショート（層間短絡）が生じた場合、ＰチャネルＦＥＴがＯＦＦ状態とされないことから、レアショートによる発熱が温度スイッチＩＣの規定値を超えても、ＰチャネルＦＥＴの異常発熱が継続し、ＰチャネルＦＥＴが破壊されてしまうという問題があった。
【００１０】
本発明は、このような状況に鑑みてなされたものであり、スイッチング素子の異常発熱を確実に防止することができる発熱保護回路及び発熱保護方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の発熱保護回路は、電源からの電力を負荷側へ供給するスイッチング素子の異常発熱を保護する発熱保護回路であって、前記スイッチング素子内部のレアショートを検出する第１の遮断機能部と、前記スイッチング素子の温度を検出する第２の遮断機能部とを有する遮断機能部を備え、前記第１の遮断機能部は、基板の実装面とは反対側の面であって、前記スイッチング素子と対峙する位置に配置され、前記第２の遮断機能部は、前記スイッチング素子を実装する基板の実装面であって、前記スイッチング素子に近接させて配置され、前記遮断機能部は、前記レアショートを検出したとき、前記検出した温度が規定値を超えている場合には前記電源から負荷側に供給される電力を前記スイッチング素子の入力部分で遮断することを特徴とする。
本発明の発熱保護方法は、電源からの電力を負荷側へ供給するスイッチング素子の異常発熱を保護する発熱保護方法であって、遮断機能部の第１の遮断機能部により、基板の実装面とは反対側の面であって、前記スイッチング素子と対峙する位置で前記スイッチング素子内部のレアショートを検出し、遮断機能部の第２の遮断機能部により、前記スイッチング素子に近接した位置で前記スイッチング素子の温度を検出し、前記遮断機能部は、前記レアショートを検出したとき、前記検出した温度が規定値を超えている場合には前記電源から負荷側に供給される電力を前記スイッチング素子の入力部分で遮断することを特徴とする。
本発明の発熱保護回路及び発熱保護方法では、スイッチング素子の内部のレアショートを検出する機能と、スイッチング素子の温度を検出する機能とを有する遮断機能部遮断機能部により、レアショートを検出したとき、検出した温度が規定値を超えている場合、電源から負荷側に供給される電力がスイッチング素子の入力部分で遮断される。
【発明の効果】
【００１２】
本発明の発熱保護回路及び発熱保護方法によれば、スイッチング素子の内部のレアショートを検出する機能と、スイッチング素子の温度を検出する機能とを有する遮断機能部遮断機能部により、レアショートを検出したとき、検出した温度が規定値を超えている場合、電源から負荷側に供給される電力がスイッチング素子の入力部分で遮断されるようにしたので、負荷側の異常発熱を確実に防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の発熱保護回路の一実施形態を説明するための図である。
【図２】図１の発熱保護回路の詳細を説明するための図である。
【図３】図１の発熱保護回路の詳細を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、本発明の発熱保護回路の実施形態の詳細を、図１〜図３を参照して説明する。まず、図１に示すように、発熱保護回路は、基板１０に搭載されたスイッチング素子であるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１１の近傍に配置される遮断機能部１２を備えている。
【００１５】
なお、図中符号２０はＦＥＴ１１をオン／オフ制御するＦＥＴ駆動ＩＣであり、同符号２１は規定値以上の電流が流れたとき電源からの電力供給を遮断するヒューズであり、同符号２２は負荷抵抗を示している。なお、ＦＥＴ１１としては、ＭＯＳ  ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や、Ｃ−ＭＯＳ  ＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ  ＦＥＴ）を用いることができる。また、これらはいずれにおいても、Ｐチャネル型、Ｎチャネル型を用いることができる。
【００１６】
また、図１においては、電源と負荷抵抗２２との間に、ヒューズ２１と、基板１０に搭載されたＦＥＴ１１及び遮断機能部１２とが設けられ、ＦＥＴ１１はＦＥＴ駆動ＩＣ２０によりオン／オフ制御される接続形態がとられている。
【００１７】
また、遮断機能部１２は、後述のように、ＦＥＴ１１内部のレアショート（層間短絡）電流やＦＥＴ１１の温度を検出し、電源から負荷抵抗２２側に供給される電力をＦＥＴ１１の入力部分で遮断する機能を有している。
【００１８】
すなわち、遮断機能部１２は、図２及び図３に示すように、ＦＥＴ１１とともに、基板１０に搭載されている。また、遮断機能部１２は、少なくとも、ＦＥＴ１１内部のレアショート（層間短絡）電流を検出する第１の遮断機能部１２ａと、ＦＥＴ１１の温度を検出する第２の遮断機能部１２ｂとを有している。
【００１９】
第１の遮断機能部１２ａは、基板１０の実装面とは反対側の面であって、ＦＥＴ１１と対峙する位置に設けられている。第２の遮断機能部１２ｂは、基板１０の実装面であって、ＦＥＴ１１に近接した位置に設けられている。
【００２０】
ここで、第１の遮断機能部１２ａは、ＦＥＴ１１内部のレアショート（層間短絡）電流（たとえば、ゲート電流の増加）を検出する。また、第２の遮断機能部１２ｂは、ＦＥＴ１１の温度を検出する。そして、遮断機能部１２は、第１の遮断機能部１２ａによりレアショート（層間短絡）電流が検出されたとき、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていなければ電源から負荷抵抗２２側への電力の供給を遮断しないが、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていれば電源から負荷抵抗２２側への電力の供給をＦＥＴ１１の入力部分で遮断する。
【００２１】
なお、ここでは、第１の遮断機能部１２ａを基板１０の実装面とは反対側の面に設け、第２の遮断機能部１２ｂを実装面に設けた場合としているが、それぞれを逆になるように設けてもよい。また、第２の遮断機能部１２ｂは、ＦＥＴ１１の温度を検出できる近傍に設けられていればよく、図２、図３に示した配置に限定されない。また、第１の遮断機能部１２ａも図２、図３に示した配置に限定されない。
【００２２】
また、これら第１の遮断機能部１２ａ及び第２の遮断機能部１２ｂは、レアショート（層間短絡）電流が生じない構成とすることが好ましい。つまり、第１の遮断機能部１２ａ及び第２の遮断機能部１２ｂの内部構成において、それぞれの信号線間がサージに対して十分な耐圧性や絶縁性を有しているようにすることが好ましい。
【００２３】
このような構成では、たとえばサージによりＦＥＴ１１にレアショート（層間短絡）電流が生じた場合、遮断機能部１２の第１の遮断機能部１２ａにより、そのレアショート（層間短絡）電流が検出される。また、第２の遮断機能部１２ｂにより、ＦＥＴ１１の温度が検出される。
【００２４】
このとき、遮断機能部１２は、第１の遮断機能部１２ａによりレアショート（層間短絡）電流が検出されたとき、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていなければ電源から負荷抵抗２２側への電力の供給を遮断しない。一方、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていれば電源から負荷抵抗２２側への電力の供給をＦＥＴ１１の入力部分で遮断する。
【００２５】
なお、過電流が生じた場合は、上述したヒューズ２１の溶断により、電源から負荷抵抗２２側への電力の供給がＦＥＴ１１の上流側で遮断される。
【００２６】
このように、本実施形態では、ＦＥＴ１１にレアショート（層間短絡）電流が生じ、第１の遮断機能部１２ａによりそのレアショート（層間短絡）電流が検出されると、遮断機能部１２により、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていなければ電源から負荷抵抗２２側への電力の供給を遮断しないが、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていれば電源から負荷抵抗２２側への電力の供給をＦＥＴ１１の入力部分で遮断するようにした。
【００２７】
これにより、レアショート（層間短絡）電流によるＦＥＴ１１の異常発熱を確実に防止することができる。また、ＦＥＴ１１の異常発熱の継続が回避されるため、ＦＥＴ１１が破壊されてしまうということも確実に防止することができる。
【００２８】
なお、本実施形態では、遮断機能部１２により、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていなければ電源から負荷抵抗２２側への電力の供給を遮断せず、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていれば電源から負荷抵抗２２側への電力の供給をＦＥＴ１１の入力部分で遮断するようにした場合として説明したが、これに限らず、第１の遮断機能部１２ａによりレアショート（層間短絡）電流が検出されたとき、遮断機能部１２により電力の供給がＦＥＴ１１の入力部分で遮断されるようにしてもよい。
【００２９】
また、第１の遮断機能部１２ａによりレアショート（層間短絡）電流が検出されなくても、第２の遮断機能部１２ｂにより検出されたＦＥＴ１１の温度が既定値を超えていれば電源から負荷抵抗２２側への電力の供給をＦＥＴ１１の入力部分で遮断するようにしてもよい。この場合は、レアショート（層間短絡）以外の原因でＦＥＴ１１が異常発熱を生じることを回避することができる。
【産業上の利用可能性】
【００３０】
スイッチング素子によって電源からの電力を負荷側に供給するような回路を搭載した機器全般に適用可能である。
【符号の説明】
【００３１】
１０  基板
１１  ＦＥＴ
１２  遮断機能部
１２ａ  第１の遮断機能部
１２ｂ  第２の遮断機能部
２０  ＦＥＴ駆動ＩＣ
２１  ヒューズ
２２  負荷抵抗
【図１】
0005952060.tif 000002
【図２】
0005952060.tif 000003
【図３】
0005952060.tif 000004