(57)【特許請求の範囲】
【請求項１】
ＩｎおよびＯを含む酸化物半導体層と、
Ｓｉ、Ｆ、ＯおよびＮを含む絶縁層と、を有し、
前記絶縁層における前記Ｆの含有量が３原子％以上３０原子％以下であり、
前記絶縁層における前記Ｏの含有量が０原子％より大きく２５原子％未満であり、
前記酸化物半導体層と前記絶縁層とが接している半導体素子。
【請求項２】
前記絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方である、請求項１に記載の半導体素子。
【請求項３】
前記絶縁層はＨをさらに含み、前記絶縁層における前記Ｈの含有量が０原子％より大きく７原子％以下である、請求項１または２に記載の半導体素子。
【請求項４】
前記絶縁層はゲート絶縁層であり、前記ゲート絶縁層と前記酸化物半導体層とが接する界面近傍の前記酸化物半導体層における酸素量Ａと、前記界面近傍以外の前記酸化物半導体層における酸素量Ｂとの比Ａ／Ｂが０．７８よりも大きく、かつ１未満である、請求項１から３のいずれかに記載の半導体素子。
【請求項５】
前記比Ａ／Ｂが０．８以上０．９８以下である、請求項４に記載の半導体素子。
【請求項６】
前記絶縁層はパッシベーション層であり、前記パッシベーション層と前記半導体層とが接する界面近傍の前記半導体層における酸素量Ｃと、前記界面近傍以外の前記半導体層における酸素量Ｄとの比Ｃ／Ｄが１．０５以上１．３以下である、請求項１から５のいずれかに記載の半導体素子。
【請求項７】
前記半導体層はＮ、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｓｎ、およびＢｉからなる群より選択される１種以上の添加元素をさらに含む、請求項１から６のいずれかに記載の半導体素子。
【請求項８】
前記半導体素子が薄膜トランジスタであることを特徴とする、請求項１から７のいずれかに記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、酸化物半導体層を有する半導体素子に関する。
【背景技術】
【０００２】
近年、半導体の特性を利用した、様々な電気的機能を発現可能な半導体素子が多く開発されている。このような半導体素子として、たとえば、液晶表示装置、薄膜ＥＬ（エレクトロルミネッセンス）表示装置、有機ＥＬ表示装置などにおいて利用される薄膜トランジスタ（ＴＦＴ）が知られている。
【０００３】
ＴＦＴのチャネル層としては、従来、非晶質シリコン層が多く使用されていたが、近年、非晶質シリコン層に代わる層として、Ｉｎ−Ｇａ−Ｚｎ系複合酸化物（ＩＧＺＯ）などの酸化物半導体層が注目されている。酸化物半導体層は、非晶質シリコン層と比較して、キャリア移動度が大きいという利点を有している。たとえば、特許文献１（特開２００８−１９９００５号公報）には、導電性を示す酸化物粉末の焼結体からなるターゲットを用いたスパッタリングにより、非晶質の酸化物半導体層を形成する技術が開示されている。
【０００４】
ところで、ＴＦＴのような半導体素子は、酸化物半導体層からなるチャネル層以外にも種々の役割を有する層を有する。従来、これらの層の組成として、酸化物半導体層と組合せる場合に採用されている組成は、特許文献２（特開２０１０−０７３８９４号公報）に開示されているように、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化イットリウム（Ｙ2Ｏ3）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（Ｈｆ2Ｏ2）、酸化チタン（ＴｉＯ2）などであった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９９００５号公報
【特許文献２】特開２０１０−０７３８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、酸化物半導体層をチャネル層として用いたＴＦＴにおいて、ゲート−ソース間、ソース−ドレイン間の電圧を±２０Ｖ以上で使用する際、電圧が繰り返し掃引されることによって動作電圧の閾値（以下、「Ｖｔｈ」ともいう。）が変化し易い傾向にあった。このため、酸化物半導体層を用いたＴＦＴにおいて、Ｖｔｈが安定せずに、ソース−ドレイン間に流れる電流値が変化するために、結果的に、ＴＦＴの特性が安定しないという問題があった。
【０００７】
そこで、本発明は、酸化物半導体層を用いた半導体素子であって、Ｖｔｈの変化が抑制された、特性の安定化した半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、Ｉｎ（インジウム）およびＯ（酸素）を含む酸化物半導体層と、Ｓｉ（珪素）、Ｆ（フッ素）およびＮ（窒素）を含む絶縁層と、を有する半導体素子である。
【０００９】
上記半導体素子において、酸化物半導体層と絶縁層とが接していることが好ましい。
上記半導体素子において、絶縁層は、ゲート絶縁層およびパッシベーション層の少なくとも一方であることが好ましい。
【００１０】
上記半導体素子において、絶縁層におけるＦの含有量が０原子％より大きく、３０原子％以下であることが好ましい。
【００１１】
上記半導体素子において、絶縁層はＨ（水素）をさらに含み、絶縁層におけるＨの含有量が０原子％より大きく７原子％以下であることが好ましい。
【００１２】
上記半導体素子において、絶縁層はＯをさらに含み、絶縁層におけるＯの含有量が０原子％より大きく２５原子％未満であることが好ましい。
【００１３】
上記半導体素子において、絶縁層はゲート絶縁層であり、ゲート絶縁層と半導体層とが接する界面近傍の半導体層における酸素量Ａと、界面近傍以外の半導体層における酸素量Ｂとの比Ａ／Ｂが０．７８よりも大きく、かつ１未満であることが好ましい。さらに、上記比Ａ／Ｂが０．８以上０．９８以下であることがより好ましい。
【００１４】
上記半導体素子において、絶縁層はパッシベーション層であり、パッシベーション層と半導体層とが接する界面近傍の半導体層における酸素量Ｃと、界面近傍以外の半導体層における酸素量Ｄとの比Ｃ／Ｄが１．０５以上１．３以下であることが好ましい。
【００１５】
上記半導体素子において、半導体層はＮ（窒素）、Ａｌ（アルミニウム）、Ｓｉ、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｚｒ（ジルコニウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｈｆ（ハフニウム）、Ｔａ（タンタル）、Ｗ（タングステン）、Ｓｎ（スズ）、およびＢｉ（ビスマス）からなる群より選択される１種以上の元素をさらに含むことが好ましい。
【００１６】
上記半導体素子ににおいて、半導体素子が薄膜トランジスタであることが好ましい。
【発明の効果】
【００１７】
本発明によれば、Ｖｔｈの変化が抑制された、特性の安定化した半導体素子を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】ＴＦＴの一例の概略的な断面図である。
【図２】図１の領域Ａの概略的な拡大図である。
【図３】図１に示す半導体素子の製造工程を概略的に示す断面図である。
【図４】図１の領域Ｂの概略的な拡大図である。
【発明を実施するための形態】
【００１９】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００２０】
本発明の半導体素子は、少なくとも、ＩｎおよびＯを含む酸化物半導体層と、Ｓｉ、ＦおよびＮを含む絶縁層とを有する。本発明者らは、ＴＦＴからなる半導体素子が、上記酸化物半導体層と、上記酸化物半導体層と接する上記絶縁層とを有する場合に、Ｖｔｈの変化を抑制できることを知見した。その理由は明確ではないが、たとえば、以下のことが理由の１つとして考えられる。
【００２１】
すなわち、ＩｎおよびＯを含む酸化物半導体層においては、その層中のＯ含有量、Ｈ含有量、Ｎ含有量、またこれらの化学結合状態が半導体特性に影響を与えることが知られている。この酸化物半導体層と接する絶縁層がＳｉ、ＦおよびＮを含む場合、酸化物半導体層中のＯ、Ｈ、およびＮの含有量、化学結合状態などに与える影響が小さいために、酸化物半導体層と接する層が存在することに起因する酸化物半導体層の半導体特性に与える影響を抑制することができ、結果的に、ＴＦＴのＶｔｈの変化を抑制できる。なお、本発明者らは、種々の検討を重ねることにより、絶縁層にＦが存在することが重要であることも知見している。
【００２２】
以下、本発明についてより具体的に説明するために、実施の形態１〜３において、ＴＦＴからなる半導体素子を用いて、本発明に係る実施の形態の一例を詳述する。
【００２３】
≪実施の形態１≫
実施の形態１として、半導体層の組成およびゲート絶縁層の組成に特徴を有するＴＦＴについて説明する。
【００２４】
＜半導体素子＞
図１は、半導体素子の一例の概略的な断面図である。図１を参照し、半導体素子としてのＴＦＴは、基板１上に、ゲート電極２、ゲート絶縁層３、チャネル層としての半導体層４とが順に積層され、該半導体層４上にソース電極５およびドレイン電極６が積層される。また、半導体層４のうち、ソース電極５およびドレイン電極６の間であって両電極に被覆されていない領域には、パッシベーション層７が積層されている。図１のＴＦＴはいわゆるボトムゲート型のトランジスタであり、たとえば、液晶表示装置などのスイッチング素子として好適に用いることができる。
【００２５】
基板１には、たとえば、プラスチックフィルム、ガラス基板などの絶縁性基板を用いることができる。ゲート電極２、ソース電極５およびドレイン電極６のそれぞれには、たとえば、Ｔｉ、Ｍｏ、Ａｌなどの金属を用いることができる。また、各金属からなる層を積層した構成を有していてもよい。パッシベーション層７は、たとえば酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化イットリウム（Ｙ2Ｏ3）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（Ｈｆ2Ｏ2）、酸化チタン（ＴｉＯ2）などからなる膜を用いることができる。
【００２６】
本発明の半導体素子において、半導体層４の組成と、ゲート絶縁層３の組成とを特徴的な組成とすることによって、半導体素子のＶｔｈの変化を抑制することができる。以下、半導体層４およびゲート絶縁層３について詳細に説明する。
【００２７】
（半導体層）
半導体層４は、ＩｎおよびＯを含む酸化物半導体層からなる。具体的には、半導体層４は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ｚｎ−Ｏのいずれかからなることが好ましい。なお、「Ｉｎ−Ｇａ−Ｚｎ−Ｏ」の記載は、Ｉｎ、Ｇａ、ＺｎおよびＯを主成分として含む酸化物半導体を意味し、他の意図しない原子を半導体特性が変化しない程度に僅かに含んでいるものも含む。
【００２８】
半導体層４の材料がＩｎ−Ｇａ−Ｚｎ−Ｏである場合、半導体層４に含まれるＩｎ、ＧａおよびＺｎの含有量の総量に対するＩｎの含有量の比（Ｉｎ／（Ｇａ＋Ｚｎ＋Ｉｎ））を３５原子％以上とすることによりＶｔｈの変化を抑制できる。さらに、上記Ｉｎの含有量の比を３８原子％以上４３原子％以下とすることにより、Ｖｔｈの変化をさらに抑制することができる。また、半導体層４におけるＯの含有量は６０原子％以上６６原子％以下であることが好ましい。なお、半導体層４における各元素の定量方法としては、ラザフォード後方散乱法およびＩＣＰ質量分析法などを用いることができる。
【００２９】
また、半導体層４において、Ｎ、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｓｎ、およびＢｉからなる群より選択された１種以上の添加元素をさらに含むことが、ＴＦＴのソース−ドレイン間に流れるＯＮ電流を高める点で好ましい。さらに、添加元素の濃度が０．０１×１０22ａｔｍ／ｃｃ以下の場合は、ソース−ドレイン間に流れるＯＮ電流を効果的に高める傾向が低く、１０×１０21ａｔｍ／ｃｃを超える場合は、ソース−ドレイン間に流れるＯＦＦ電流が高くなる傾向にある。したがって、半導体層４における上記添加元素の濃度は０．１×１０21ａｔｍ／ｃｃ以上１０×１０21ａｔｍ／ｃｃ以下であることが好ましい。なお、半導体層４における該添加元素の濃度（ａｔｍ／ｃｃ）は、たとえば、二次イオン質量分析（ＳＩＭＳ）法によって測定することができる。
【００３０】
また、半導体層４と後述するゲート絶縁層３とが接する界面近傍の半導体層４における酸素量Ａと、界面近傍以外の半導体層４における酸素量Ｂとの比Ａ／Ｂが０．７８よりも大きく、かつ１未満であることが好ましい。これについて、図２を用いて説明する。
【００３１】
図２は、図１の領域Ａの概略的な拡大図である。図２を参照し、本実施の形態１において、半導体層４のうち、ゲート絶縁層３と接する界面２０の近傍の領域４ａの部分に位置する半導体層４の酸素量Ａと、界面近傍以外の半導体層、すなわち、領域４ａ以外の部分に位置する半導体層４の酸素量Ｂとの比Ａ／Ｂが０．７８よりも大きくかつ１未満であることが好ましい。この場合、ＴＦＴのソース−ドレイン間に流れるＯＮ電流を大きくすることができる。
【００３２】
一方、上記比Ａ／Ｂが０．７８の場合には、ソース−ドレイン間に流れるＯＦＦ電流が過剰に大きくなる傾向にあることを知見している。したがって、ＴＦＴの特性をより適切な条件で安定化させるという観点からは、上記比Ａ／Ｂは０．８以上１未満であることが好ましく、０．８以上０．９８以下であることがより好ましい。
【００３３】
ここで、「接する界面」とは、二次イオン質量分析法において、ゲート絶縁層３中におけるＦに起因するイオンのイオンカウント数と半導体層４中におけるＩｎに起因するイオンのイオンカウント数が交差する点とし、「界面近傍」とは、「接する界面」から厚さ０．１ｎｍ以上２０ｎｍ以下の領域４ａを意味する。また、酸素量Ａおよび酸素量Ｂは、各々、半導体層４の任意の位置における二次イオン質量分析による酸素イオンのカウント数である。
【００３４】
なお、この領域４ａのうちの少なくとも一部分における酸素量Ａと、酸素量Ｂとの比Ａ／Ｂが上記範囲であれば上記効果を発現することができる。すなわち、たとえば、半導体層４の領域４ａのうちの界面２０から０．１ｎｍ以上５ｎｍ以下の領域における酸素量Ａと、酸素量Ｂとの比Ａ／Ｂが上記範囲であればよい。また、界面近傍の領域４ａのうちの少なくとも一部分で上記比Ａ／Ｂを満たせば足りる。すなわち、図２を参照すれば、図中左右方向に延在する領域４ａのうちの少なくとも一部分（たとえば、領域４ａの中央部分）における酸素量Ａと酸素量Ｂとが上記比Ａ／Ｂの範囲を満たせばよい。
【００３５】
（ゲート絶縁層）
本実施の形態１において、ゲート絶縁層３は、Ｓｉ、ＦおよびＮを含む。ＴＦＴにおいて、上記半導体層４がＩｎおよびＯを含む酸化物半導体層からなり、さらにゲート絶縁層３がＳｉ、ＦおよびＮを含むことにより、Ｖｔｈの変化を抑制することができる。ゲート絶縁層３における各元素の定量方法としては、走査型二次電子顕微鏡（ＳＥＭ）付帯のエネルギー分散型ケイ光Ｘ線分析（ＥＤＸ）法、透過型電子顕微鏡（ＴＥＭ）付帯のエネルギー分散型ケイ光Ｘ線分析（ＥＤＸ）法などを用いることができる。また、当然に元素の定性分析に用いられる他の公知の技術を用いてもよい。
【００３６】
ゲート絶縁層３において、Ｆが含まれていない場合は、Ｖｔｈ変化量を低減させることができず、また、Ｆを３０原子％よりも多く含む場合は、ゲート絶縁層３の機械的強度が弱く、基板からの剥離などが発生することが分かった。このため、ゲート絶縁層３におけるＦの含有量は０原子％より大きくかつ３０原子％以下であることが好ましい。また、Ｆの含有量が３原子％以上であることがより好ましく、５原子％以上であることがさらに好ましい。特に、Ｆの含有量が１０原子％以上２８原子％以下の場合に、Ｖｔｈ変化量をより効率的に低減できる。なお、Ｓｉの含有量は、２５原子％以上および３５原子％以下であることが好ましく、Ｎの含有量は２５原子％以上および４０原子％以下であることが好ましい。
【００３７】
また、ゲート絶縁層３は、Ｈをさらに含んでいてもよい。ゲート絶縁層３がＨを含むことにより、Ｉｏｎ（オン電流）が上昇するという効果が期待される。ゲート絶縁層３におけるＨの含有量が７原子％よりも大きくなるとＶｔｈ変化量が大きくなる傾向にあることから、Ｈの含有量は７原子％以下であることが好ましい。また、Ｖｔｈ特性の変化をさらに抑制する点では、５原子％以下であることがより好ましい。なお、ゲート絶縁層３におけるＨの定量方法としては、たとえば、二次イオン質量分析法を用いることができる。具体的には、Ｈの含有量が既知の標準サンプルを用意し、毎秒あたりの二次イオンカウント数を測定サンプルと標準サンプルとで比較することにより、測定サンプルにおけるＨの定量が可能となる。また、ラザフォード後方散乱法と弾性反跳粒子検出法とを併用することによってもＨの含有量を定量することができる。
【００３８】
また、ゲート絶縁層３は、Ｏをさらに含んでいてもよい。ゲート絶縁層３がＯを含むことにより、Ｉｏｎが上昇するという効果が期待される。ゲート絶縁層３におけるＯの含有量が２５原子％以上の場合にＶｔｈ変化量が大きくなる傾向にあることから、Ｏの含有量は２５原子％未満であることが好ましく、２０原子％以下であることがより好ましい。なお、ゲート絶縁層３におけるＯ原子の定量方法としては、ラザフォード後方散乱法、二次イオン質量分析法などを用いることができる。
【００３９】
＜半導体素子の製造方法＞
次に、図３（ａ）〜（ｄ）を用いて、図１のＴＦＴの製造方法について説明する。
【００４０】
（ゲート電極の形成）
まず、図３（ａ）に示すように、ガラス基板からなる基板１を準備し、該基板１の表面１ａ上に、たとえばＤＣスパッタリングによってゲート電極２を形成する。
【００４１】
（ゲート絶縁層の形成）
次に、図３（ｂ）に示すように、基板１の表面１ａ上およびゲート電極２を覆うようにゲート絶縁層３を形成する。本実施の形態において、ゲート絶縁層３はＳｉ、ＦおよびＮを含む。このようなゲート絶縁層３の作成方法としては、たとえば、プラズマＣＶＤ法を用いることができる。特に、内部アンテナ型ＩＣＰプラズマ源によるプラズマＣＶＤ法を好適に用いることができる。
【００４２】
具体的には、プラズマ装置の真空槽内にゲート電極２が形成された基板１をセットし、真空槽内の真空排気を行った後、該真空槽内にＳｉＦ4およびＮ2などの原料ガスを導入する。そして、プラズマ源を用いて原料ガスを活性化することによって、Ｓｉ、ＦおよびＮを含むゲート絶縁層３を形成することができる。
【００４３】
上記プラズマＣＶＤ法において、原料ガスの混合割合を調節することによって、ゲート絶縁層３におけるＳｉ、ＦおよびＮのそれぞれの含有量を調節することができる。また、原料ガスにＨを含むガス、たとえば、Ｈ2ガスを混合させることによって、ゲート絶縁層３にＨを含ませることができ、原料ガスにＯを含むガス、たとえば、Ｏ2ガスを混合させることによって、ゲート絶縁層３にＯを含ませることができる。
【００４４】
（半導体層の形成）
次に、図３（ｃ）に示すように、ゲート絶縁層３上の一部分にチャネル層としての半導体層４を形成する。本実施の形態において、半導体層４はＩｎおよびＯを含む。このような半導体層４の作成方法には、たとえば、ＤＣ（直流）マグネトロンスパッタ法を用いることができる。
【００４５】
具体的には、まず、ターゲットとして、酸化物半導体の原料となる導電性酸化物焼結体からなるターゲットを準備する。たとえば、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる半導体層４を成膜する場合には、Ｖｔｈ変化量をより低減させることができる点で、ＺｎＧａ2Ｏ4結晶を含むターゲットを用いることが好ましい。次に、装置内の所定の位置にターゲットおよび上記基板１を配置し、ＤＣマグネトロンスパッタ法によってターゲットをスパッタすることによって、ゲート絶縁層３上に半導体層を成膜する。
【００４６】
次に、得られた半導体層が所定のチャネル幅、チャネル長さを得るように、半導体層上へのレジストの塗布、露光、現像を行い、所定の形状のレジストを形成する。そして、所定の形状のレジストが作成された基板１をエッチング水溶液に浸漬させて、露出する半導体層をエッチングすることにより、図３（ｃ）に示すように、ゲート絶縁層３上の一部分に積層される半導体層４が形成される。
【００４７】
ここで、半導体層４に、添加元素としてＮをさらに含ませる場合には、たとえば、ターゲットをスパッタする際のスパッタリング装置内に導入するガスにＮ2ガスを混入させ、その混入割合を制御することによって、半導体層４におけるＮの濃度を調節することができる。また、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｓｎ、およびＢｉからなる群より選択された１種以上の添加元素をさらに含ませる場合には、たとえば、上記ターゲット中にこれらの元素を予め含有させておけばよい。
【００４８】
また、図２に示すように、半導体層４のうち、領域４ａの少なくとも一部分における酸素量Ａと、領域４ａ以外の領域における酸素量Ｂとの比Ａ／Ｂを調節する場合には、半導体層４のうちの界面２０近傍の領域４ａの部分を形成する際のスパッタリング装置内に導入するＯ2ガスの混合割合を調節すればよい。
【００４９】
（ソース電極およびドレイン電極の形成）
次に、図３（ｄ）に示すように、たとえばＤＣスパッタリングによって半導体層４上およびゲート絶縁層３上にソース電極５およびドレイン電極６を形成する。
【００５０】
具体的には、まず、半導体層４上にレジストを塗布、露光、現像した後、レジストが形成されていない半導体層４上およびゲート絶縁層３上にＤＣスパッタリング法によって金属層からなるソース電極５およびドレイン電極６を形成する。そして、半導体層４上のレジストを剥離することによって、図３（ｄ）に示すように、ソース電極５およびドレイン電極６が形成された基板１が形成される。
【００５１】
（パッシベーション層の形成）
次に、図１に示すように、ソース電極５およびドレイン電極６から露出する半導体層４上にパッシベーション層７を形成する。パッシベーション層７の作成には、たとえば、ＤＣマグネトロンスパッタ法を用いることができる。
【００５２】
以上詳述した実施の形態１によれば、半導体層４がＩｎおよびＯを含む酸化物半導体層からなり、ゲート絶縁層３がＳｉ、ＦおよびＮを含む絶縁層からなる。この構成を有するＴＦＴによれば、ゲート−ソース間またはソース−ドレイン間の電圧を±２０Ｖ以上で使用する際のＶｔｈの変化を抑制することができる。したがって、結果的に、ＴＦＴの特性を安定化させることができる。
【００５３】
≪実施の形態２≫
実施の形態２として、半導体層の組成およびパッシベーション層の組成に特徴を有するＴＦＴについて説明する。
【００５４】
＜半導体素子＞
本実施の形態２のＴＦＴは、図１に示す構成を有する。本実施の形態２において、半導体層４、ゲート絶縁層３、およびパッシベーション層７以外の構成は、実施の形態１と同様であるため、その説明は繰り返さない。
【００５５】
また、本実施の形態２において、ゲート絶縁層３は、Ｓｉ、ＦおよびＮを含む絶縁層である必要はなく、たとえば、酸化シリコン（ＳｉＯＨ）、窒化シリコン（ＳｉＮＨ）、酸化イットリウム（Ｙ2Ｏ3）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（Ｈｆ2Ｏ2）、酸化チタン（ＴｉＯ2）などからなる従来用いられている絶縁層を用いることができる。以下、半導体層４およびパッシベーション層７ついて詳細に説明する。
【００５６】
（半導体層）
半導体層４は、ＩｎおよびＯを含む酸化物半導体層からなる。具体的には、半導体層４は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ｚｎ−Ｏのいずれかからなることが好ましい。
【００５７】
また、半導体層４と後述するパッシベーション層７とが接する界面近傍の半導体層４における酸素量Ｃと、界面近傍以外の半導体層４における酸素量Ｄとの比Ｃ／Ｄが１．０５以上１．３以下であることが好ましい。これについて、図４を用いて説明する。
【００５８】
図４は、図１の領域Ｂの概略的な拡大図である。図４を参照し、本実施の形態２において、半導体層４のうち、パッシベーション層７と接する界面４０の近傍の領域４ｂの部分に位置する半導体層４の酸素量Ｃと、界面近傍以外の半導体層、すなわち、領域４ｂ以外の部分に位置する半導体層４の酸素量Ｄとの比Ｃ／Ｄが１．０５以上であることが好ましい。この場合、ＴＦＴのソース−ドレイン間に流れるＯＦＦ電流を小さくすることができる。また、比Ｃ／Ｄが１．３を超える場合には、ソース−ドレイン間に流れるＯＮ電流が低くなりすぎる傾向にある。したがって、上記比Ｃ／Ｄは１．３以下であることが好ましい。
【００５９】
ここで、「接する界面」とは、二次イオン質量分析法において、パッシベーション層７中におけるＦに起因するイオンのイオンカウント数と半導体層４中におけるＩｎに起因するイオンのイオンカウント数が交差する点とし、「界面近傍」とは「接する界面」から厚さ０．１ｎｍ以上２０ｎｍ以下の領域４ｂを意味する。また、酸素量Ｃおよび酸素量Ｄは、各々、半導体層４の任意の位置における二次イオン質量分析による酸素イオンのカウント数である。
【００６０】
なお、この領域４ｂのうちの少なくとも一部分における酸素量Ｃと、酸素量Ｄとの比Ｃ／Ｄが上記範囲であれば上記効果を発現することができること、また、界面近傍の領域４ｂのうちの少なくとも一部分で上記比Ｃ／Ｄを満たせば足りることは、実施の形態１と同様である。
【００６１】
なお、上記以外の半導体層４の好ましい組成は、実施の形態１と同様であるため、その説明は繰り返さない。
【００６２】
（パッシベーション層）
本実施の形態２において、パッシベーション層７は、Ｓｉ、ＦおよびＮを含む。ＴＦＴにおいて、上記半導体層４がＩｎおよびＯを含む酸化物半導体層からなり、さらにパッシベーション層７がＳｉ、ＦおよびＮを含むことにより、Ｖｔｈの変化を抑制することができる。
【００６３】
パッシベーション層７の組成は、実施の形態１のゲート絶縁層３の組成と同様である。すなわち、パッシベーション層７におけるＦの含有量は０原子％より大きくかつ３０原子％以下であることが好ましく、Ｆの含有量が３原子％以上であることがより好ましく、５原子％以上であることがさらに好ましい。特に、Ｆの含有量が１０原子％以上２８原子％以下の場合に、Ｖｔｈ変化量をより効率的に低減できる。また、パッシベーション層７がＨをさらに含む場合には、Ｈの含有量は７原子％以下であることが好ましく、５原子％以下であることがより好ましい。また、パッシベーション層７がＯをさらに含む場合には、Ｏの含有量は２５原子％未満であることが好ましく、１５原子％以下であることがより好ましい。
【００６４】
＜半導体素子の製造方法＞
本実施の形態２におけるＴＦＴの製造方法には、実施の形態１の製造方法と同様の方法を用いることができる。具体的には、本実施の形態２におけるパッシベーション層７の形成において、実施の形態１におけるゲート絶縁層３の形成方法を利用することができる。なお、本実施の形態２におけるゲート絶縁層３は、従来用いられている方法により形成することができる。
【００６５】
また、半導体層４の形成方法においても、実施の形態１における半導体層４の形成方法を利用することができる。ただし、上記比Ｃ／Ｄを満たすように半導体層４を形成する場合には、パッシベーション層７と接する界面近傍における半導体層４を形成する際のスパッタリング装置内の酸素量を制御して、上記比Ｃ／Ｄを満たす半導体層４を形成する必要がある。
【００６６】
以上詳述した実施の形態２によれば、半導体層がＩｎおよびＯを含む酸化物半導体層からなり、パッシベーション層がＳｉ、ＦおよびＮを含む絶縁層からなる。この構成を有するＴＦＴによれば、ゲート−ソース間またはソース−ドレイン間の電圧を±２０Ｖ以上で使用する際のＶｔｈの変化を抑制することができる。したがって、結果的に、ＴＦＴの特性を安定化させることができる。
【００６７】
≪実施の形態３≫
実施の形態３として、半導体層の組成、ゲート絶縁層の組成およびパッシベーション層の組成に特徴を有するＴＦＴについて説明する。
【００６８】
本実施の形態３のＴＦＴは、図１に示す構成を有する。本実施の形態３において、半導体層４がＩｎおよびＯを含む酸化物半導体層からなり、ゲート絶縁層３およびパッシベーション層７のいずれもがＳｉ、ＦおよびＮを含む。すなわち、本実施の形態３において、ゲート絶縁層３は実施の形態１におけるゲート絶縁層３と同様の組成であり、パッシベーション層７は実施の形態２におけるパッシベーション層７と同様の組成である。
【００６９】
この場合にも、実施の形態１および実施の形態２と同様に、ゲート−ソース間またはソース−ドレイン間の電圧を±２０Ｖ以上で使用する際のＶｔｈの変化を抑制することができる。したがって、結果的に、ＴＦＴの特性を安定化させることができる。また、半導体層４において、ゲート絶縁層３と接する界面近傍の領域４ａ（図２参照。）およびパッシベーション層７と接する界面近傍の領域４ｂ（図３参照。）の少なくともいずれか一方の領域において、実施の形態１および２で詳述した比（Ａ／ＢおよびＣ／Ｄ）を満たすことにより、ＯＦＦ電流および／またはＯＮ電流を適切な数値に設計することができるため、結果的に、ＴＦＴの特性をさらに安定化させることができる。
【実施例】
【００７０】
本発明による以下の種々の実施例および比較例において、図１に示すボトムゲート型のＴＦＴを作製した。
【００７１】
＜実施例１〜１０＞
（ゲート電極の形成）
まず、各実施例１〜１０において、２５ｍｍ×２５ｍｍ×０．５ｍｍの無アルカリガラスからなる基板１を準備した。また、ゲート電極の原料となるＡｌからなるターゲット、およびＭｏからなるターゲットを準備した。なお、各ターゲットは直径３インチ（７６．２ｍｍ）、厚み５．０ｍｍの形状となるように加工した。各ターゲットの直径３インチの面がスパッタ面となるように、各ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の基板ホルダに基板を配置した。このとき、ターゲットと基板の距離は１００ｍｍとした。
【００７２】
次に、スパッタリング装置内を１×１０-4Ｐａ程度まで真空引きし、基板とターゲットとの間にシャッターを入れた状態で、装置内にＡｒ2ガスを導入して装置内の圧力を０．５Ｐａとし、さらにターゲットに１５０Ｗの直流電力を印加してスパッタリング放電することにより、各ターゲット表面のクリーニング（プレスパッタ）を１０分間行なった。
【００７３】
次に、Ｍｏからなるターゲット、Ａｌからなるターゲット、およびＭｏからなるターゲットの順にＤＣスパッタリングを行い、基板の表面上にＭｏ層／Ａｌ層／Ｍｏ層の３層構造からなる金属層を形成した。なお、Ｍｏ層の膜厚は各々２０ｎｍであり、３層構造のゲート電極の膜厚は１００ｎｍとした。そして、金属層上にフォトレジストを塗布し、電極配線パターンを露光、現像した後、ドライエッチングを行うことにより、所望の配線パターンを有するゲート電極を作成した。
【００７４】
（ゲート絶縁層の形成）
次に、基板の露出する表面およびゲート電極の表面上にゲート絶縁層を形成した。実施例１においては、まず、プラズマ装置の真空槽内にゲート電極が形成された基板を配置し、真空槽内の圧力が１０-5Ｐａ以下となるまで真空排気を行った。続いて、原料ガスとしてＳｉＦ4、Ｎ2を真空槽内に導入し、該真空槽内の圧力を０．５Ｐａとした。そして、基板１を１５０℃に加熱するとともに、内部アンテナ型ＩＣＰプラズマ源で原料ガスを活性化することで、Ｓｉ、ＦおよびＮからなるゲート絶縁層を形成した。
【００７５】
実施例２〜４においては、原料ガスとしてＳｉＦ4、Ｎ2に加えさらにＨ2ガスを導入することによって、Ｓｉ、Ｆ、Ｎ、およびＨからなるゲート絶縁層を形成した。実施例５〜１０においては、原料ガスとしてＳｉＦ4、Ｎ2に加えさらにＨ2ガスおよびＯ2ガスを導入することによって、Ｓｉ、Ｆ、Ｎ、ＨおよびＯからなるゲート絶縁層を形成した。
【００７６】
また、各実施例１〜１０において、ゲート絶縁層における各元素の含有量は異なるが、Ｆは、原料ガスにおけるＳｉＦ4とＮ2との比（ＳｉＦ4／Ｎ2）を１／１〜１／２０の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。また、Ｏは、原料ガスにおけるＯ2とＮ2との比（Ｏ2／Ｎ2）を０〜１／１０の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。また、Ｈは、原料ガスにおけるＨ2とＮ2との比（Ｈ2／Ｎ2）との比を０〜１／５０の範囲で調整することにより、各実施例のゲート絶縁層中における含有量を調整した。
【００７７】
（半導体層の形成）
次に、各実施例１〜１０において、ゲート絶縁層上に半導体層を形成した。具体的には、まず、各半導体層の原料となる導電性酸化物焼結体をターゲットとして準備した。なお、ターゲットは直径３インチ（７６．２ｍｍ）、厚み５．０ｍｍの形状となるように加工した。ターゲットの直径３インチの面がスパッタ面となるように、ターゲットをスパッタリング装置内のターゲットホルダに配置し、スパッタリング装置内の水冷されている基板ホルダにゲート絶縁層が形成された基板を配置した。このとき、ターゲットと基板との距離を４０ｍｍとした。
【００７８】
次に、スパッタリング装置内を１×１０-4Ｐａ程度まで真空引きし、基板とターゲットとの間にシャッターを入れた状態で、装置内にＡｒ2ガスを導入して装置内の圧力を１Ｐａとし、さらにターゲットに１２０Ｗの直流電力を印加してスパッタリング放電することにより、各ターゲット表面のクリーニング（プレスパッタ）を１０分間行なった。
【００７９】
その後、Ａｒ2ガスの体積とＯ2ガスの体積との比が９３（Ａｒ2）：７（Ｏ2）の混合ガスを装置内に導入して装置内の圧力を０．８Ｐａとし、さらにターゲットに１２０Ｗのスパッタ直流電力を印加することにより、ゲート絶縁層上に７０ｎｍの厚みの酸化物半導体膜からなる半導体層を形成した。なお、基板ホルダは水冷するのみでバイアス電圧は印加しなかった。
【００８０】
各実施例において、ターゲットとして用いた導電性酸化物焼結体は多結晶体であった。実施例１、２、５および６で用いたターゲットはＩｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相の他にＺｎＧａ2Ｏ4結晶相を一部に含んでいた。また、実施例３、４および７で用いたターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相のみから形成されていた。
【００８１】
また、実施例８で用いたターゲットはＩｎ：Ａｌ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ａｌ2ＺｎＯ7結晶相の他にＺｎＡｌ2Ｏ4結晶相を一部に含んでいた。また、実施例９で用いたターゲットはＩｎ：Ａｌ：Ｍｇ＝２：２：１の元素比で混合されており、Ｉｎ2Ａｌ2ＭｇＯ7結晶相の他にＭｇＡｌ2Ｏ4結晶相を一部に含んでいた。また、実施例１０で用いたターゲットはＩｎ：Ｈｆ：Ｚｎ＝１：１：１の元素比で混合されており、ＩｎＨｆＺｎＯ4結晶相から構成されていた。
【００８２】
そして、形成された半導体層を大気中において１５０℃で１時間アニール処理した後、当該半導体層を所定のチャネル幅およびチャネル長さに加工するために、半導体層上に所定の形状のレジストを塗布、露光、現像した。そして、この基板を、リン酸：酢酸：水＝４：４：１００の比率に調整したエッチング水溶液に浸漬させることにより、所定のチャネル幅およびチャネル長さとなるように半導体層をエッチングして、図１に示す形状とした。なお、チャネル幅は２０μｍとし、チャネル長さは１０μｍとした。これにより、各実施例において表１に示す構成元素からなる半導体層が形成された。
【００８３】
（ソース電極およびドレイン電極の形成）
次に、上記アニール処理後に、半導体層上およびゲート絶縁層上のうちのソース電極およびドレイン電極が形成される部分のみが露出するように、半導体層上およびゲート絶縁層上にレジストを塗布、露光、現像した。次に、レジストを形成していない部分（電極形成部）に対し、スパッタリング法を用いてＭｏからなる金属層、Ａｌからなる金属層、Ｍｏからなる金属層を、この順に形成することにより、Ｍｏ層／Ａｌ層／Ｍｏ層の３層構造からなるソース電極およびドレイン電極を形成した。なお、各３層構造の膜厚は１００ｎｍとした。その後、レジストを剥離した。そして、この基板を大気中において１５０℃で１時間アニール処理した。
【００８４】
（パッシベーション層の形成）
次に、露出する半導体層上にパッシベーション層を形成した。実施例１〜１０におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例１〜１０の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。
【００８５】
各実施例におけるパッシベーション層の膜厚は５００ｎｍとした。そして、パッシベーション層を形成した後、この構造体を窒素雰囲気中において１５０℃で２時間のアニール処理し、ＴＦＴを完成させた。
【００８６】
＜実施例１１〜１６＞
（ゲート絶縁層の形成）
実施例１１〜１６においては、原料ガスとしてＳｉＦ4、Ｎ2に加えさらにＨ2ガスおよびＯ2ガスを導入することによって、Ｓｉ、Ｆ、Ｎ、ＨおよびＯからなるゲート絶縁層を形成した。
【００８７】
（半導体層の形成）
実施例１〜１０においては、半導体層を形成する際のＡｒ2ガスおよびＯ2ガスの混合比を一定としたが、実施例１１〜１３においては、ゲート絶縁層と半導体層とが接する界面近傍の半導体層を形成する際に、Ａｒ2ガスの体積とＯ2ガスの体積との比を１００（Ａｒ2）：０（Ｏ2）〜９５：５の範囲で制御した。これにより、実施例１１〜１３においては、ゲート絶縁層と半導体層とが接する界面近傍において、所定の位置の半導体層内の界面近傍における二次イオン質量分析での酸素イオンのカウント数Ａと、界面近傍以外の半導体層内の二次イオン質量分析における酸素イオンのカウント数Ｂの比Ａ／Ｂは０．７８〜０．９８となった。
【００８８】
また、実施例１４〜１６においては、半導体層とパッシベーション層とが接する界面近傍の半導体層を形成する際に、Ａｒ2ガスの体積とＯ2ガスの体積との比を９０（Ａｒ2）：１０（Ｏ2）〜７０：３０の範囲で制御した。これにより、実施例１４〜１６においては、パッシベーション層と半導体層とが接する界面近傍において、所定の位置の半導体層内の界面近傍における二次イオン質量分析での酸素イオンのカウント数Ｃと、界面近傍以外の半導体層内の二次イオン質量分析における酸素イオンのカウント数Ｄの比Ｃ／Ｄは１．０５〜１．３５となった。なお、各実施例１１〜１６における「界面近傍の半導体層」となる半導体層の厚さは、表１において「界面層の厚さ」として示している。
【００８９】
また、実施例１１、１２、１４および１６で用いたターゲットはＩｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相のみから形成されていた。一方、実施例１３および１５で用いたターゲットはＩｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相の他にＺｎＧａ2Ｏ4結晶相を一部に含んでいた。
【００９０】
（パッシベーション層の形成）
実施例１１〜１６におけるパッシベーション層の作成方法は各実施例におけるゲート絶縁層の形成方法と同様とした。したがって、実施例１１〜１６の各々において、ゲート絶縁層の組成とパッシベーション層の組成とは同様となった。
【００９１】
上記以外の工程については、実施例１〜１０と同様の方法を用いて、各実施例においてＴＦＴを作製した。
【００９２】
＜実施例１７〜３０＞
実施例１７においては、半導体層の一部にＮからなる添加元素が含まれるように、半導体層の成膜時のガスとして、スパッタリング装置内にＡｒ2ガスおよびＯ2ガスからなる混合ガスに加えて、さらにＮ2ガスを導入した。なお、Ｎ2ガスの流量は総ガス流量に対して２０体積％とした。
【００９３】
実施例１８〜３０においては、半導体層４の一部にＡｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｓｎ、およびＢｉからなる群より選択された１種以上の添加元素が各々含まれるように、原料であるターゲット中にこれらの元素を予め含有させて半導体層を形成した。
【００９４】
また、実施例１７〜３０において、半導体層を形成するためのターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相のみから形成されるターゲットを用いた。
【００９５】
上記以外の工程については、実施例１〜１０と同様の方法を用いて、各実施例においてＴＦＴを作製した。
【００９６】
＜比較例１〜４＞
比較例１として、平行平板型のプラズマＣＶＤ装置を用いてＳｉ、ＮおよびＨからなるゲート絶縁層とパッシベーション層とを形成してＴＦＴを作製した。比較例２としては、Ｓｉ、ＯおよびＨからなるゲート絶縁層とパッシベーション層とを形成してＴＦＴを作製した。また、比較例３としては、Ｓｉ、Ｏ、ＮおよびＨからなるゲート絶縁層とパッシベーション層とを形成してＴＦＴを作製した。また、比較例４としては、ＳｉおよびＮからなるゲート絶縁層とパッシベーション層とを形成してＴＦＴを作製した。なお、ゲート絶縁層およびパッシベーション層の膜厚は各々１００ｎｍとした。
【００９７】
また、比較例１および４において半導体層を形成する際に用いたターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相のみから形成されていた。比較例２および３において半導体層を形成する際に用いたターゲットはＩｎ：Ｇａ：Ｚｎ＝２：２：１の元素比で混合されており、Ｉｎ2Ｇａ2ＺｎＯ7結晶相の他にＺｎＧａ2Ｏ4結晶相を一部に含んでいた。
【００９８】
＜ＴＦＴの特性評価＞
上記のようにして作製した各実施例および各比較例におけるＴＦＴに対し、以下のようにしてＶｔｈの変化量を求めた。まず、ＴＦＴのソース電極およびドレイン電極の間に２０Ｖの電圧を印加し、ソース電極とゲート電極との間に印加する電圧（Ｖｇｓ）を−３０Ｖから４０Ｖに変化させて、そのときのソース−ドレイン間の電流（Ｉｄｓ）を計測した（測定１）。Ｘ軸をＶｇｓ、Ｙ軸を√Ｉｄｓとしてグラフを作成し、ｄ√Ｉｄｓ／ｄＶｇｓが最大の傾きとなる点から√Ｉｄｓ−Ｖｇｓの曲線に対して接線を引き、その接線とＸ軸（Ｖｇｓ）の交点を求めた。本交点のＶｇｓをＶｔｈと定義した。
【００９９】
測定１実施直後に、各ＴＦＴのソース電極およびドレイン電極の間に２０Ｖの電圧を印加し、ソース電極とゲート電極との間に印加する電圧（Ｖｇｓ）を４０Ｖとして、電圧の印加を２時間３０分間連続して行った。電圧印加終了直後に、測定２としてＴＦＴのソース電極およびドレイン電極の間に２０Ｖの電圧を印加し、ソース電極とゲート電極との間に印加する電圧（Ｖｇｓ）を−３０Ｖから４０Ｖに変化させて、そのときのソース−ドレイン間の電流（Ｉｄｓ）を計測し、前述と同様の方法でＶｔｈを算出した。
【０１００】
そして、測定１でのＶｔｈと測定２でのＶｔｈの差をＶｔｈの変化量とした。なお、Ｉｏｎは測定１の計測において、Ｖｇｓが１０ＶであるときのＩｄｓと定義し、Ｉｏｆｆは、Ｖｇｓが−５ＶであるときのＩｄｓと定義した。
【０１０１】
以上の各実施例１〜３０、各比較例１〜４における各層の組成の違いが明確となるように、各実施例および各比較例における各層の組成を表１〜３に示した。また、各実施例および各比較例における評価結果を表４〜６に示した。
【０１０２】
【表１】
0005984354.tif 000002
【０１０３】
【表２】
0005984354.tif 000003
【０１０４】
【表３】
0005984354.tif 000004
【０１０５】
【表４】
0005984354.tif 000005
【０１０６】
【表５】
0005984354.tif 000006
【０１０７】
【表６】
0005984354.tif 000007
【０１０８】
表１〜６を参照することにより、半導体層がＩｎおよびＯを含み、ゲート絶縁層およびパッシベーション層の少なくとも一方がＳｉ、ＦおよびＮを含むことにより、ＴＦＴのＶｔｈの変化量が抑制されることがわかった。
【０１０９】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１０】
１  基板、２  ゲート電極、３  ゲート絶縁層、４  半導体層、５  ソース電極、６  ドレイン電極、７  パッシベーション層、２０，４０  界面。
【図１】
0005984354.tif 000008
【図２】
0005984354.tif 000009
【図３】
0005984354.tif 000010
【図４】
0005984354.tif 000011