(57)【特許請求の範囲】
【請求項１】
バッテリーパックモニタリングシステムであって、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが通信バスに動作可能に接続された、マスターマイクロプロセッサと、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが前記通信バスに動作可能に接続された、第１マイクロプロセッサと、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが前記通信バスに動作可能に接続された、第２マイクロプロセッサと、
前記マスターマイクロプロセッサの出力ポートと前記第１マイクロプロセッサの入力ポートとの間に電気的に接続された、第１トランジスタ及び第１過電圧保護回路と、
前記第１マイクロプロセッサの出力ポートと前記第２マイクロプロセッサの入力ポートとの間に電気的に接続された、第２トランジスタ及び第２過電圧保護回路と
を含み、
前記第１トランジスタのゲートは、前記マスターマイクロプロセッサの出力ポートに電気的に接続され、
前記第１トランジスタのソースは、電気的に接地され、
前記第１過電圧保護回路は、
前記第１マイクロプロセッサの入力ポートと接地との間に電気的に接続され、前記第１マイクロプロセッサの入力ポートに印加される電圧の振幅を所定の電圧レベル未満に制限するツェナーダイオードと、
前記第１マイクロプロセッサの入力ポートと前記接地との間に電気的に接続されたキャパシタと、
前記第１マイクロプロセッサの入力ポートと前記第１トランジスタのドレインとの間に電気的に接続された抵抗と
を含み、
前記マスターマイクロプロセッサは、前記マスターマイクロプロセッサの出力ポートから第１ハイロジック電圧を出力して、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧が印加されるように構成され、
前記マスターマイクロプロセッサは、前記第１ハイロジック電圧を出力した後、第１二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信するようにさらに構成され、
前記第１マイクロプロセッサは、前記第１マイクロプロセッサの入力ポートに前記第１ローロジック電圧が印加されたとき、前記第１二進ＩＤを前記第１マイクロプロセッサの通信バスポートで受信し、前記第１マイクロプロセッサの不揮発性メモリに前記第１二進ＩＤを保存するように構成される、バッテリーパックモニタリングシステム。
【請求項２】
前記第１マイクロプロセッサが、前記第１マイクロプロセッサの不揮発性メモリに前記第１二進ＩＤを保存した後、確認メッセージを前記第１マイクロプロセッサの通信バスポートから前記通信バスを介して前記マスターマイクロプロセッサの通信バスポートに送信するようにさらに構成される、請求項１に記載のバッテリーパックモニタリングシステム。
【請求項３】
前記第１マイクロプロセッサが、前記第１二進ＩＤを保存した後、前記第１マイクロプロセッサの出力ポートから第２ハイロジック電圧を出力して、前記第２マイクロプロセッサの入力ポートに第２ローロジック電圧が印加されるようにさらに構成され、
前記マスターマイクロプロセッサが、前記第１マイクロプロセッサから前記確認メッセージを受信した後、第２二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信するようにさらに構成され、
前記第２マイクロプロセッサが、前記第２マイクロプロセッサの入力ポートに前記第２ローロジック電圧が印加されたとき、前記第２マイクロプロセッサの通信バスポートで前記第２二進ＩＤを受信し、前記第２二進ＩＤを前記第２マイクロプロセッサの不揮発性メモリに保存するように構成される、請求項２に記載のバッテリーパックモニタリングシステム。
【請求項４】
前記第２マイクロプロセッサが、前記第２マイクロプロセッサの不揮発性メモリに前記第２二進ＩＤを保存した後、確認メッセージを前記第２マイクロプロセッサの通信バスポートから前記通信バスを介して前記マスターマイクロプロセッサの通信バスポートに送信するようにさらに構成される、請求項３に記載のバッテリーパックモニタリングシステム。
【請求項５】
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが前記通信バスに動作可能に接続された、第３マイクロプロセッサと、
前記第２マイクロプロセッサの出力ポートと前記第３マイクロプロセッサの入力ポートとの間に電気的に接続された、第３トランジスタ及び第３過電圧保護回路と
をさらに含み、
前記第２マイクロプロセッサが、前記第２マイクロプロセッサの入力ポートに第２ローロジック電圧が印加された後、前記第２マイクロプロセッサの出力ポートから第３ハイロジック電圧を出力して、前記第３マイクロプロセッサの入力ポートに第３ローロジック電圧が印加されるようにさらに構成され、
前記マスターマイクロプロセッサが、前記第２マイクロプロセッサから前記確認メッセージを受信した後、第３二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信するようにさらに構成され、
前記第３マイクロプロセッサは、前記第３マイクロプロセッサの入力ポートに前記第３ローロジック電圧が印加されたとき、前記第３マイクロプロセッサの通信バスポートで前記第３二進ＩＤを受信し、前記第３二進ＩＤを前記第３マイクロプロセッサの不揮発性メモリに保存するように構成される、請求項４に記載のバッテリーパックモニタリングシステム。
【請求項６】
前記第３マイクロプロセッサが、前記第３マイクロプロセッサの不揮発性メモリに前記第３二進ＩＤを保存した後、確認メッセージを前記第３マイクロプロセッサの通信バスポートから前記通信バスを介して前記マスターマイクロプロセッサの通信バスポートに送信するようにさらに構成される、請求項５に記載のバッテリーパックモニタリングシステム。
【請求項７】
前記第３マイクロプロセッサが、前記第３マイクロプロセッサの入力ポートに第３ローロジック電圧が印加された後、前記第３マイクロプロセッサの出力ポートから第４ハイロジック電圧を出力して、前記マスターマイクロプロセッサの入力ポートに第４ローロジック電圧を印加するようにさらに構成される、請求項６に記載のバッテリーパックモニタリングシステム。
【請求項８】
前記マスターマイクロプロセッサが、測定命令及び前記第１二進ＩＤを含む命令メッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して前記第１マイクロプロセッサの通信バスポートに送信するようにさらに構成され、
前記第１マイクロプロセッサが、前記命令メッセージの受信に応えて、バッテリーモジュールに関連する少なくとも１つの測定値を含む測定メッセージを前記第１マイクロプロセッサの通信バスポートから前記通信バスを介して前記マスターマイクロプロセッサの通信バスポートに送信するようにさらに構成される、請求項１に記載のバッテリーパックモニタリングシステム。
【請求項９】
バッテリーパックモニタリングシステム内のマイクロプロセッサに二進ＩＤを割り当てる方法であって、
前記バッテリーパックモニタリングシステムは、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが通信バスに動作可能に接続された、マスターマイクロプロセッサと、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが前記通信バスに動作可能に接続された、第１マイクロプロセッサと、
入力ポート、出力ポート、及び通信バスポートを有し、前記通信バスポートが前記通信バスに動作可能に接続された、第２マイクロプロセッサと、
前記マスターマイクロプロセッサの出力ポートと前記第１マイクロプロセッサの入力ポートとの間に電気的に接続された、第１トランジスタ及び第１過電圧保護回路と、
前記第１マイクロプロセッサの出力ポートと前記第２マイクロプロセッサの入力ポートとの間に電気的に接続された、第２トランジスタ及び第２過電圧保護回路と
を含み、
前記第１トランジスタのゲートは、前記マスターマイクロプロセッサの出力ポートに電気的に接続され、
前記第１トランジスタのソースは、電気的に接地され、
前記第１過電圧保護回路は、
前記第１マイクロプロセッサの入力ポートと接地との間に電気的に接続され、前記第１マイクロプロセッサの入力ポートに印加される電圧の振幅を所定の電圧レベル未満に制限するツェナーダイオードと、
前記第１マイクロプロセッサの入力ポートと前記接地との間に電気的に接続されたキャパシタと、
前記第１マイクロプロセッサの入力ポートと前記第１トランジスタのドレインとの間に電気的に接続された抵抗と
を含み、
前記マスターマイクロプロセッサの出力ポートから第１ハイロジック電圧を出力して、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧が印加されるようにする段階と、
前記第１ハイロジック電圧を出力した後、第１二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信する段階と、
前記第１二進ＩＤを前記第１マイクロプロセッサの通信バスポートで受信する段階と、
前記第１マイクロプロセッサの入力ポートに前記第１ローロジック電圧が印加されたとき、前記第１二進ＩＤを前記第１マイクロプロセッサの不揮発性メモリに保存する段階と
を含む方法。
【請求項１０】
測定命令及び前記第１二進ＩＤを含む命令メッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して前記第１マイクロプロセッサの通信バスポートに送信する段階と、
前記命令メッセージの受信に応えて、バッテリーモジュールに関連する少なくとも１つの測定値を含む測定メッセージを前記第１マイクロプロセッサの通信バスポートから前記通信バスを介して前記マスターマイクロプロセッサの通信バスポートに送信する段階と
をさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリーパックモニタリングシステム内のマイクロプロセッサに二進ＩＤを割り当てるためのバッテリーパックモニタリングシステム及び方法に関する。
本出願は、２０１２年８月２３日出願の米国特許出願第１３／５９２，９８０号に基づく優先権を主張するものであり、当該米国出願の明細書及び図面に開示された内容は、すべて本出願に援用される。
【背景技術】
【０００２】
本発明者は、バッテリーパックモニタリングシステム内のマイクロプロセッサに二進ＩＤを割り当てるための向上したバッテリーパックモニタリングシステム及び方法の必要性を認識した。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明の一態様によれば、バッテリーパックモニタリングシステムが提供される。該バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有したマスターマイクロプロセッサを含む。前記マスターマイクロプロセッサの通信バスポートは、通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有した第１マイクロプロセッサをさらに含む。前記第１マイクロプロセッサの通信バスポートは、前記通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有した第２マイクロプロセッサをさらに含む。前記第２マイクロプロセッサの通信バスポートは、前記通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、前記マスターマイクロプロセッサの出力ポートと前記第１マイクロプロセッサの入力ポートとの間に電気的に接続された第１過電圧保護回路をさらに含む。前記バッテリーパックモニタリングシステムは、前記第１マイクロプロセッサの出力ポートと前記第２マイクロプロセッサの入力ポートとの間に電気的に接続された第２過電圧保護回路をさらに含む。前記マスターマイクロプロセッサは、前記マスターマイクロプロセッサの出力ポートから第１信号を出力して、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧（ｌｏｗ ｌｏｇｉｃ ｖｏｌｔａｇｅ）が印加されるように構成される。前記マスターマイクロプロセッサは、さらに、前記第１信号を出力した後、第１二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信するように構成される。前記第１マイクロプロセッサは、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧が印加されたとき、前記第１二進ＩＤを前記第１マイクロプロセッサの通信バスポートで受信し、前記第１マイクロプロセッサの不揮発性メモリに前記第１二進ＩＤを保存するように構成される。
【０００４】
本発明の別の態様によれば、バッテリーパックモニタリングシステム内のマイクロプロセッサに二進ＩＤを割り当てる方法が提供される。前記バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有したマスターマイクロプロセッサを含む。前記マスターマイクロプロセッサの通信バスポートは、通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有した第１マイクロプロセッサをさらに含む。前記第１マイクロプロセッサの通信バスポートは、前記通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、入力ポート、出力ポート、及び通信バスポートを有した第２マイクロプロセッサをさらに含む。前記第２マイクロプロセッサの通信バスポートは、前記通信バスに動作可能に接続される。前記バッテリーパックモニタリングシステムは、前記マスターマイクロプロセッサの出力ポートと前記第１マイクロプロセッサの入力ポートとの間に電気的に接続された第１過電圧保護回路をさらに含む。前記バッテリーパックモニタリングシステムは、前記第１マイクロプロセッサの出力ポートと前記第２マイクロプロセッサの入力ポートとの間に電気的に接続された第２過電圧保護回路をさらに含む。前記方法は、前記マスターマイクロプロセッサの出力ポートから第１信号を出力して、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧が印加されるようにする段階を含む。前記方法は、さらに、前記第１信号を出力した後、第１二進ＩＤを含むメッセージを前記マスターマイクロプロセッサの通信バスポートから前記通信バスを介して送信する段階を含む。前記方法は、さらに、前記第１二進ＩＤを前記第１マイクロプロセッサの通信バスポートで受信する段階を含む。前記方法は、さらに、前記第１マイクロプロセッサの入力ポートに第１ローロジック電圧が印加されたとき、前記第１マイクロプロセッサの不揮発性メモリに前記第１二進ＩＤを保存する段階を含む。
【図面の簡単な説明】
【０００５】
【図１】本発明の一実施形態によるバッテリーパックモニタリングシステムの構成図である。
【図２】本発明の別の実施形態によって、図１に示されたバッテリーパックモニタリングシステムのマイクロプロセッサに二進ＩＤを割り当てる方法のフロー図である。
【図３】本発明の別の実施形態によって、図１に示されたバッテリーパックモニタリングシステムのマイクロプロセッサに二進ＩＤを割り当てる方法のフロー図である。
【図４】本発明の別の実施形態によって、図１に示されたバッテリーパックモニタリングシステムのマイクロプロセッサに二進ＩＤを割り当てる方法のフロー図である。
【図５】本発明の別の実施形態によって、図１に示されたバッテリーパックモニタリングシステムのマイクロプロセッサに二進ＩＤを割り当てる方法のフロー図である。
【発明を実施するための形態】
【０００６】
図１には、一実施形態によるバッテリーパック１２のモニタリング動作パラメータのためのバッテリーパックモニタリングシステム１０が示されている。前記バッテリーパックモニタリングシステム１０は、バッテリーモジュール１４，１６，１８を含む。前記バッテリーパックモニタリングシステム１０は、マスターマイクロプロセッサ２０、第１マイクロプロセッサ３０、第２マイクロプロセッサ４０、第３マイクロプロセッサ５０、トランジスタ６０、抵抗６２，６４、第１過電圧保護回路８０、温度センサ９０、電圧センサ９２、トランジスタ１６０、抵抗１６２，１６４、第２過電圧保護回路１８０、温度センサ１９０、電圧センサ１９２、トランジスタ２６０、抵抗２６２，２６４、第３過電圧保護回路２８０、温度センサ２９０、電圧センサ２９２、トランジスタ３６０、抵抗３６２，３６４、及び第４過電圧保護回路３８０を含む。前記バッテリーパックモニタリングシステム１０の長所は、前記システム１０がシステム１０内の各マイクロプロセッサから出力された信号及び前記マスターマイクロプロセッサ２０からのそれぞれの二進ＩＤを用いて、前記それぞれの二進ＩＤで後続のマイクロプロセッサをプログラミングできるという点である。
【０００７】
前記マスターマイクロプロセッサ２０は、入力ポートＩＮ１、出力ポートＯＵＴ１、通信バスポートＣＯＭ１、及び不揮発性メモリ２２を含む。前記通信バスポートＣＯＭ１は、前記通信バス５２に動作可能に接続される。前記マスターマイクロプロセッサ２０は、第１、第２、及び第３二進ＩＤをそれぞれ割り当てるために、メッセージを前記通信バスポートＣＯＭ１から前記通信バス５２を介して前記第１、第２、及び第３マイクロプロセッサ３０，４０，５０に伝送するように構成される。前記マスターマイクロプロセッサ２０は、第１、第２、及び第３マイクロプロセッサ３０，４０，５０のそれぞれとのさらなる通信に前記第１、第２、及び第３二進ＩＤを用いる。
【０００８】
前記トランジスタ６０は、ゲートＧ１、ソースＳ１、ドレインＤ１、及び前記ドレインＤ１と前記ソースＳ１との間に電気的に接続されたダイオードを含む。前記ゲートＧ１は、前記マスターマイクロプロセッサ２０の出力ポートＯＵＴ１に電気的に接続される。前記ソースＳ１は、電気的に接地される。前記ドレインＤ１は、前記抵抗６２の一端に電気的に接続される。前記抵抗６２は、前記ドレインＤ１とノード６３との間に電気的に直列接続される。前記抵抗６４は、前記電圧源Ｖｃｃとノード６３との間に電気的に接続される。前記第１過電圧保護回路８０は、前記ノード６３と前記第１マイクロプロセッサ３０の入力ポートＩＮ２との間に電気的に接続される。
【０００９】
前記マスターマイクロプロセッサ２０が前記出力ポートＯＵＴ１からハイロジック電圧（ｈｉｇｈ ｌｏｇｉｃ ｖｏｌｔａｇｅ）を出力しないとき、前記トランジスタ６０はターンオフされ、前記入力ポートＩＮ２には前記電圧源Ｖｃｃから出力されたハイロジック電圧が印加される。前記第１過電圧保護回路８０は、前記入力ポートＩＮ２に印加されるハイロジック電圧の振幅を所定の電圧レベル未満に制限する。前記第１過電圧保護回路８０は、抵抗４００、キャパシタ４０２、及びツェナーダイオード４０４を含む。前記抵抗４００は、前記ノード６３と前記第１マイクロプロセッサ３０の入力ポートＩＮ２との間に電気的に接続される。前記キャパシタ４０２は、前記入力ポートＩＮ２と接地との間に接続される。前記ツェナーダイオード４０４は、前記入力ポートＩＮ２に電気的に接続されたカソード及び前記接地に電気的に接続されたアノードを有し、前記入力ポートＩＮ２に印加される電圧の振幅を所定の電圧レベルに制限する。
【００１０】
前記マスターマイクロプロセッサ２０が前記出力ポートＯＵＴ１からハイロジック電圧（例えば、５Ｖ）を出力するとき、前記トランジスタ６０はターンオンされ、前記入力ポートＩＮ２にはローロジック電圧（例えば、０．５Ｖｄｃ未満）が印加される。前記入力ポートＩＮ２にローロジック電圧が印加されたとき、前記第１マイクロプロセッサ３０は、前記通信バスポートＣＯＭ２を介して受信したメッセージから二進ＩＤを受信し保存するプログラミングモードに入る。
【００１１】
前記第１マイクロプロセッサ３０は、入力ポートＩＮ２、出力ポートＯＵＴ２、通信バスポートＣＯＭ２、及び不揮発性メモリ３２を含む。前記通信バスポートＣＯＭ２は、前記通信バス５２に接続される。前記第１マイクロプロセッサ３０は、前記マスターマイクロプロセッサ２０から第１二進ＩＤを受信し、前記第１二進ＩＤを前記不揮発性メモリ３２に保存するように構成される。これについて詳しくは後述する。前記第１マイクロプロセッサ３０は、前記温度センサ９０及び前記電圧センサ９２に電気的に接続される。前記温度センサ９０は、前記バッテリーモジュール１４の温度レベルを示す温度信号を生成し、前記温度信号は、前記第１マイクロプロセッサ３０によって受信される。前記電圧センサ９２は、前記バッテリーモジュール１４の出力電圧レベルを示す電圧信号を生成し、前記電圧信号は、前記第１マイクロプロセッサ３０によって受信される。
【００１２】
前記トランジスタ１６０は、ゲートＧ２、ソースＳ２、ドレインＤ２、及び前記ドレインＤ２と前記ソースＳ２との間に電気的に接続されたダイオードを含む。前記ゲートＧ２は、前記第１マイクロプロセッサ３０の出力ポートＯＵＴ２に電気的に接続される。前記ソースＳ２は、電気的に接地される。前記ドレインＤ２は、前記抵抗１６２の一端に電気的に接続される。前記抵抗１６２は、前記ドレインＤ２とノード１６３との間に電気的に直列接続される。前記抵抗１６４は、前記電圧源Ｖｃｃとノード１６３との間に電気的に接続される。前記第２過電圧保護回路１８０は、前記ノード１６３と前記第２マイクロプロセッサ４０の入力ポートＩＮ３との間に電気的に接続される。
【００１３】
前記第１マイクロプロセッサ３０が前記出力ポートＯＵＴ２からハイロジック電圧を出力しないとき、前記トランジスタ１６０はターンオフされ、前記入力ポートＩＮ３には前記電圧源Ｖｃｃから出力されたハイロジック電圧が印加される。前記第２過電圧保護回路１８０は、前記入力ポートＩＮ３に印加されるハイロジック電圧の振幅を所定の電圧レベル未満に制限する。前記第２過電圧保護回路１８０は、抵抗４２０、キャパシタ４２２、及びツェナーダイオード４２４を含む。前記抵抗４２０は、前記ノード１６３と前記第２マイクロプロセッサ４０の入力ポートＩＮ３との間に電気的に接続される。前記キャパシタ４２２は、前記入力ポートＩＮ３と接地との間に接続される。前記ツェナーダイオード４２４は、前記入力ポートＩＮ３に電気的に接続されたカソード及び前記接地に電気的に接続されたアノードを有し、前記入力ポートＩＮ３に印加される電圧の振幅を所定の電圧レベルに制限する。
【００１４】
前記第１マイクロプロセッサ３０が前記出力ポートＯＵＴ２からハイロジック電圧を出力するとき、前記トランジスタ１６０はターンオンされ、前記入力ポートＩＮ３にはローロジック電圧が印加される。前記入力ポートＩＮ３にローロジック電圧が印加されたとき、前記第２マイクロプロセッサ４０は、前記通信バスポートＣＯＭ３を介して受信したメッセージから二進ＩＤを受信し保存するプログラミングモードに入る。
【００１５】
前記第２マイクロプロセッサ４０は、入力ポートＩＮ３、出力ポートＯＵＴ３、通信バスポートＣＯＭ３、及び不揮発性メモリ４２を含む。前記通信バスポートＣＯＭ３は、前記通信バス５２に接続される。前記第２マイクロプロセッサ４０は、前記マスターマイクロプロセッサ２０から第２二進ＩＤを受信し、前記第２二進ＩＤを前記不揮発性メモリ４２に保存するように構成される。これについて詳しくは後述する。前記第２マイクロプロセッサ４０は、前記温度センサ１９０及び前記電圧センサ１９２に電気的に接続される。前記温度センサ１９０は、前記バッテリーモジュール１６の温度レベルを示す温度信号を生成し、前記温度信号は、前記第２マイクロプロセッサ４０によって受信される。前記電圧センサ１９２は、前記バッテリーモジュール１６の出力電圧レベルを示す電圧信号を生成し、前記電圧信号は、前記第２マイクロプロセッサ４０によって受信される。
【００１６】
前記トランジスタ２６０は、ゲートＧ３、ソースＳ３、ドレインＤ３、及び前記ドレインＤ３と前記ソースＳ３との間に電気的に接続されたダイオードを含む。前記ゲートＧ３は、前記第２マイクロプロセッサ４０の出力ポートＯＵＴ３に電気的に接続される。前記ソースＳ３は、電気的に接地される。前記ドレインＤ３は、前記抵抗２６２の一端に電気的に接続される。前記抵抗２６２は、前記ドレインＤ３とノード２６３との間に電気的に直列接続される。前記抵抗２６４は、前記電圧源Ｖｃｃとノード２６３との間に電気的に接続される。前記第３過電圧保護回路２８０は、前記ノード２６３と前記第３マイクロプロセッサ５０の入力ポートＩＮ４との間に電気的に接続される。
【００１７】
前記第２マイクロプロセッサ４０が前記出力ポートＯＵＴ３からハイロジック電圧を出力しないとき、前記トランジスタ２６０はターンオフされ、前記入力ポートＩＮ４には前記電圧源Ｖｃｃから出力されたハイロジック電圧が印加される。前記第３過電圧保護回路２８０は、前記入力ポートＩＮ４に印加されるハイロジック電圧の振幅を所定の電圧レベル未満に制限する。前記第３過電圧保護回路２８０は、抵抗４４０、キャパシタ４４２、及びツェナーダイオード４４４を含む。前記抵抗４４０は、前記ノード２６３と前記第３マイクロプロセッサ５０の入力ポートＩＮ４との間に電気的に接続される。前記キャパシタ４４２は、前記入力ポートＩＮ４と接地との間に接続される。前記ツェナーダイオード４４４は、前記入力ポートＩＮ４に電気的に接続されたカソード及び前記接地に電気的に接続されたアノードを有し、前記入力ポートＩＮ４に印加される電圧の振幅を所定の電圧レベルに制限する。
【００１８】
前記第２マイクロプロセッサ４０が前記出力ポートＯＵＴ３からハイロジック電圧を出力するとき、前記トランジスタ２６０はターンオンされ、前記入力ポートＩＮ４にはローロジック電圧が印加される。前記入力ポートＩＮ４にローロジック電圧が印加されたとき、前記第３マイクロプロセッサ５０は、前記通信バスポートＣＯＭ４を介して受信したメッセージから二進ＩＤを受信し保存するプログラミングモードに入る。
【００１９】
前記第３マイクロプロセッサ５０は、入力ポートＩＮ４、出力ポートＯＵＴ４、通信バスポートＣＯＭ４、及び不揮発性メモリ５１を含む。前記通信バスポートＣＯＭ４は、前記通信バス５２に接続される。前記第３マイクロプロセッサ５０は、前記マスターマイクロプロセッサ２０から第３二進ＩＤを受信し、前記第３二進ＩＤを前記不揮発性メモリ５１に保存するように構成される。これについて詳しくは後述する。前記第３マイクロプロセッサ５０は、前記温度センサ２９０及び前記電圧センサ２９２に電気的に接続される。前記温度センサ２９０は、前記バッテリーモジュール１８の温度レベルを示す温度信号を生成し、前記温度信号は、前記第３マイクロプロセッサ５０によって受信される。前記電圧センサ２９２は、前記バッテリーモジュール１８の出力電圧レベルを示す電圧信号を生成し、前記電圧信号は、前記第３マイクロプロセッサ５０によって受信される。
【００２０】
前記トランジスタ３６０は、ゲートＧ４、ソースＳ４、ドレインＤ４、及び前記ドレインＤ４と前記ソースＳ４との間に電気的に接続されたダイオードを含む。前記ゲートＧ４は、前記第３マイクロプロセッサ５０の出力ポートＯＵＴ４に電気的に接続される。前記ソースＳ４は、電気的に接地される。前記ドレインＤ４は、前記抵抗３６２の一端に電気的に接続される。前記抵抗３６２は、前記ドレインＤ４とノード３６３との間に電気的に直列接続される。前記抵抗３６４は、前記電圧源Ｖｃｃとノード３６３との間に電気的に接続される。前記第４過電圧保護回路３８０は、前記ノード３６３と前記マスターマイクロプロセッサ２０の入力ポートＩＮ１との間に電気的に接続される。
【００２１】
前記第３マイクロプロセッサ５０が前記出力ポートＯＵＴ４からハイロジック電圧を出力しないとき、前記トランジスタ３６０はターンオフされ、前記入力ポートＩＮ１は前記電圧源Ｖｃｃから出力されたハイロジック電圧が印加される。前記第４過電圧保護回路３８０は、前記入力ポートＩＮ１に印加されるハイロジック電圧の振幅を所定の電圧レベル未満に制限する。前記第４過電圧保護回路３８０は、抵抗４６０、キャパシタ４６２、及びツェナーダイオード４６４を含む。前記抵抗４６０は、前記ノード３６３と前記マスターマイクロプロセッサ２０の入力ポートＩＮ１との間に電気的に接続される。前記キャパシタ４６２は、前記入力ポートＩＮ１と接地との間に接続される。前記ツェナーダイオード４６４は、前記入力ポートＩＮ１に電気的に接続されたカソード及び前記接地に電気的に接続されたアノードを有し、前記入力ポートＩＮ１に印加される電圧の振幅を所定の電圧レベルに制限する。
【００２２】
前記第３マイクロプロセッサ５０が前記出力ポートＯＵＴ４からハイロジック電圧を出力するとき、前記トランジスタ３６０はターンオンされ、前記入力ポートＩＮ１にはローロジック電圧が印加される。前記入力ポートＩＮ１にローロジック電圧が印加されたとき、前記マスターマイクロプロセッサ２０は、前記通信バスポートＣＯＭ４を介して二進ＩＤを送信することを中断する。
【００２３】
以下、図１ないし図５を参照し、本発明の別の実施形態によって、バッテリーパックモニタリングシステム１０内のマイクロプロセッサに二進ＩＤを割り当てる方法のフロー図を詳しく説明する。
【００２４】
段階６００において、ユーザは、（ｉ）入力ポートＩＮ１、出力ポートＯＵＴ１、及び通信バスポートＣＯＭ１を有し、前記通信バスポートＣＯＭ１が前記通信バス５２に動作可能に接続された、マスターマイクロプロセッサ２０と、（ｉｉ）入力ポートＩＮ２、出力ポートＯＵＴ２、及び通信バスポートＣＯＭ２を有し、前記通信バスポートＣＯＭ２が前記通信バス５２に動作可能に接続された、第１マイクロプロセッサ３０と、（ｉｉｉ）入力ポートＩＮ３、出力ポートＯＵＴ３、及び通信バスポートＣＯＭ３を有し、前記通信バスポートＣＯＭ３が前記通信バス５２に動作可能に接続された、第２マイクロプロセッサ４０と、（ｉｖ）入力ポートＩＮ４、出力ポートＯＵＴ４、及び通信バスポートＣＯＭ４を有し、前記通信バスポートＣＯＭ４が前記通信バス５２に動作可能に接続された、第３マイクロプロセッサ５０と、（ｖ）前記マスターマイクロプロセッサ２０の出力ポートＯＵＴ１と前記第１マイクロプロセッサ３０の入力ポートＩＮ２との間に電気的に接続された第１過電圧保護回路８０と、（ｖｉ）前記第１マイクロプロセッサ３０の出力ポートＯＵＴ２と前記第２マイクロプロセッサ４０の入力ポートＩＮ３との間に電気的に接続された第２過電圧保護回路１８０と、（ｖｉｉ）前記第２マイクロプロセッサ４０の出力ポートＯＵＴ３と前記第３マイクロプロセッサ５０の入力ポートＩＮ４との間に電気的に接続された第３過電圧保護回路２８０と、（ｖｉｉｉ）前記第３マイクロプロセッサ５０の出力ポートＯＵＴ４と前記マスターマイクロプロセッサ２０の入力ポートＩＮ１との間に電気的に接続された第４過電圧保護回路３８０とを含むバッテリーパックモニタリングシステム１０を提供する。
【００２５】
段階６０２において、前記マスターマイクロプロセッサ２０は、前記マスターマイクロプロセッサの出力ポートＯＵＴ１から第１信号を出力して、前記第１マイクロプロセッサ３０の入力ポートＩＮ２に第１ローロジック電圧が印加されるようにする。
段階６０４において、前記マスターマイクロプロセッサ２０は、前記第１信号を出力した後、第１二進ＩＤを含む第１メッセージを前記マスターマイクロプロセッサの通信バスポートＣＯＭ１から前記通信バス５２を介して送信する。
【００２６】
段階６０６において、前記第１マイクロプロセッサ３０の入力ポートＩＮ２に第１ローロジック電圧が印加されたとき、前記第１マイクロプロセッサ３０は、前記第１マイクロプロセッサの通信バスポートＣＯＭ２で前記第１二進ＩＤを受信し、前記第１二進ＩＤを前記第１マイクロプロセッサ３０の不揮発性メモリ３２に保存する。
段階６２０において、前記第１二進ＩＤを前記第１マイクロプロセッサ３０の不揮発性メモリ３２に保存した後、前記第１マイクロプロセッサ３０は、第１確認メッセージを前記第１マイクロプロセッサの通信バスポートＣＯＭ２から前記通信バス５２を介して前記マスターマイクロプロセッサ２０の通信バスポートＣＯＭ１に送信する。
段階６２２において、前記マスターマイクロプロセッサ２０は、前記第１マイクロプロセッサ３０からの前記第１確認メッセージの受信に応えて、前記マスターマイクロプロセッサ２０の不揮発性メモリ２２内のネットワークＩＤテーブルに前記第１二進ＩＤを保存する。
【００２７】
段階６２４において、前記第１マイクロプロセッサ３０の入力ポートＩＮ２に前記第１ローロジック電圧が印加された後、前記第１マイクロプロセッサ３０は、前記第１マイクロプロセッサの出力ポートＯＵＴ２から第２信号を出力して、前記第２マイクロプロセッサ４０の入力ポートＩＮ３に第２ローロジック電圧が印加されるようにする。
段階６２６において、前記マスターマイクロプロセッサ２０は、前記第１マイクロプロセッサ３０から前記第１確認メッセージを受信した後、第２二進ＩＤを含む第２メッセージを前記マスターマイクロプロセッサの通信バスポートＣＯＭ１から前記通信バス５２を介して送信する。
【００２８】
段階６２８において、前記第２マイクロプロセッサ４０の入力ポートＩＮ３に第２ローロジック電圧が印加されたとき、前記第２マイクロプロセッサ４０は、前記第２マイクロプロセッサの通信バスポートＣＯＭ３で前記第２二進ＩＤを受信し、前記第２二進ＩＤを前記第２マイクロプロセッサ４０の不揮発性メモリ４２に保存する。
段階６３０において、前記第２二進ＩＤを前記第２マイクロプロセッサ４０の不揮発性メモリ４２に保存した後、前記第２マイクロプロセッサ４０は、第２確認メッセージを前記第２マイクロプロセッサの通信バスポートＣＯＭ３から前記通信バス５２を介して前記マスターマイクロプロセッサ２０の通信バスポートＣＯＭ１に送信する。
段階６４０において、前記マスターマイクロプロセッサ２０は、前記第２マイクロプロセッサ４０からの前記第２確認メッセージの受信に応えて、前記マスターマイクロプロセッサ２０の不揮発性メモリ２２内のネットワークＩＤテーブルに前記第２二進ＩＤを保存する。
【００２９】
段階６４２において、前記第２マイクロプロセッサ４０の入力ポートＩＮ３に前記第２ローロジック電圧が印加された後、前記第２マイクロプロセッサ４０は、前記第２マイクロプロセッサの出力ポートＯＵＴ３から第３信号を出力して、前記第３マイクロプロセッサ５０の入力ポートＩＮ４に第３ローロジック電圧が印加されるようにする。
段階６４４において、前記マスターマイクロプロセッサ２０は、前記第２マイクロプロセッサ４０から前記第２確認メッセージを受信した後、第３二進ＩＤを含む第３メッセージを前記マスターマイクロプロセッサの通信バスポートＣＯＭ１から前記通信バス５２を介して送信する。
【００３０】
段階６４６において、前記第３マイクロプロセッサ５０の入力ポートＩＮ４に第３ローロジック電圧が印加されたとき、前記第３マイクロプロセッサ５０は、前記第３マイクロプロセッサの通信バスポートＣＯＭ４で前記第３二進ＩＤを受信し、前記第３二進ＩＤを前記第３マイクロプロセッサ５０の不揮発性メモリ５１に保存する。
段階６４８において、前記第３二進ＩＤを前記第３マイクロプロセッサ５０の不揮発性メモリ５１に保存した後、前記第３マイクロプロセッサ５０は、第３確認メッセージを前記第３マイクロプロセッサの通信バスポートＣＯＭ４から前記通信バス５２を介して前記マスターマイクロプロセッサ２０の通信バスポートＣＯＭ１に送信する。
段階６５０において、前記マスターマイクロプロセッサ２０は、前記第３マイクロプロセッサ５０からの前記第３確認メッセージの受信に応えて、前記マスターマイクロプロセッサ２０の不揮発性メモリ２２内のネットワークＩＤテーブルに前記第３二進ＩＤを保存する。
【００３１】
段階６６０において、前記第３マイクロプロセッサ５０の不揮発性メモリ５１に前記第３二進ＩＤを保存した後、前記第３マイクロプロセッサ５０は、前記第３マイクロプロセッサの出力ポートＯＵＴ４から第４信号を出力して、前記マスターマイクロプロセッサ２０の入力ポートＩＮ１に第４ローロジック電圧が印加されるようにする。
段階６６２において、前記マスターマイクロプロセッサ２０は、前記マスターマイクロプロセッサ２０の不揮発性メモリ２２内のネットワークＩＤテーブルから第１二進ＩＤを検索する。
段階６６４において、前記マスターマイクロプロセッサ２０は、測定命令及び前記第１二進ＩＤを含む命令メッセージを前記マスターマイクロプロセッサの通信バスポートＣＯＭ１から前記通信バス５２を介して前記第１マイクロプロセッサ３０の通信バスポートＣＯＭ２に送信する。
【００３２】
段階６６６において、前記第１マイクロプロセッサ３０は、前記命令メッセージ内の前記第１二進ＩＤが前記第１マイクロプロセッサ３０の不揮発性メモリ３２に保存された二進ＩＤと同じであるか否かを判断し、「はい」であれば、段階６６８に移行し、「いいえ」であれば、割当方法は終了する。
段階６６８において、前記第１マイクロプロセッサ３０は、前記命令メッセージの受信に応えて、前記バッテリーモジュール１４に関連する少なくとも１つの測定値を含む測定メッセージを前記第１マイクロプロセッサの通信バスポートＣＯＭ２から前記通信バス５２を介して前記マスターマイクロプロセッサ２０の通信バスポートＣＯＭ１に送信する。
段階６７０において、前記マスターマイクロプロセッサ２０は、前記バッテリーモジュール１４に関連する少なくとも１つの測定値を前記マスターマイクロプロセッサ２０の不揮発性メモリ２２に保存する。段階６７０の後、割当方法は終了する。
【００３３】
前記バッテリーパックモニタリングシステム１０及び前記システム内のマイクロプロセッサに二進ＩＤを割り当てる方法は、他のシステム及び方法に比べて著しい利点を提供する。特に、前記バッテリーパックモニタリングシステム１０及び前記割当方法は、前記システム１０内のそれぞれのマイクロプロセッサから出力された信号及び前記マスターマイクロプロセッサ２０からのそれぞれの二進ＩＤを用いて、前記それぞれの二進ＩＤで後続のマイクロプロセッサをプログラミングできる技術的効果を提供する。
【００３４】
上述された方法はその少なくとも一部が、前記方法を行うためにコンピュータが実行可能な命令の形態で具現され、コンピュータ可読媒体の形態で実現され得る。前記コンピュータ可読媒体は、ハードドライブ、ＲＡＭ、フラッシュメモリ、その他当業者に知られたコンピュータ可読媒体を一つまたはそれ以上含むことができる。前記コンピュータが実行可能な命令は、一つまたはそれ以上のコンピュータ又はマイクロプロセッサに読み込まれて実行され、一つまたはそれ以上のコンピュータ又はマイクロプロセッサは前記方法を実施する装置になる。
【００３５】
以上のように、本発明を限定された実施形態によって説明したが、本発明は、これに限定されるものではなく、このような本発明の技術的思想を逸脱しない範囲内で、当業界の通常の知識を有する者にとっては、他の多くの変形、変更、置換、又は均等な構成が可能であろう。本発明の様々な実施形態が記載されているが、実施形態の一部のみを含んでいるものと理解されるべきである。したがって、本発明が前述の説明によって限定されると解釈されてはならない。
【符号の説明】
【００３６】
１０  バッテリーパックモニタリングシステム
１２  バッテリーパック
１４，１６，１８  バッテリーモジュール
２０  マスターマイクロプロセッサ
２２，３２，４２，５１  不揮発性メモリ
３０  第１マイクロプロセッサ
４０  第２マイクロプロセッサ
５０  第３マイクロプロセッサ
５２  通信バス
６０，１６０，２６０，３６０  トランジスタ
６２，６４，１６２，１６４，２６２，２６４，３６２，３６４，４００，４２０，４４０，４６０  抵抗
６３，１６３，２６３，３６３  ノード
８０  第１過電圧保護回路
９０，１９０，２９０  温度センサ
９２，１９２，２９２  電圧センサ
１８０  第２過電圧保護回路
２８０  第３過電圧保護回路
３８０  第４過電圧保護回路
４０２，４２２，４４２，４６２  キャパシタ
４０４，４２４，４４４，４６４  ツェナーダイオード
【図１】
0006035643.tif 000002
【図２】
0006035643.tif 000003
【図３】
0006035643.tif 000004
【図４】
0006035643.tif 000005
【図５】
0006035643.tif 000006