(57)【特許請求の範囲】
【請求項１】
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、前記トランジスタに対してオフ電圧を印加して前記トランジスタのオフ動作を行う駆動部とを備え、
前記駆動部は、動画撮影時において複数のフレーム周波数を所定のタイミングで切り替えつつ前記信号電荷の読み出しを行い、前記フレーム周波数を切り替える際に、前記複数のフレーム周波数のそれぞれと対応付けて保持された複数の電圧値のうち、切り替え後のフレーム周波数に対応する電圧値を用いて前記トランジスタのオフ動作を行い、
前記複数の電圧値は、前記トランジスタのソースおよびドレイン間のオフリーク電流と前記光電変換素子の暗電流との電荷量差が、前記複数のフレーム周波数の各場合において一定となるように、それぞれ設定されている
撮像装置。
【請求項２】
前記駆動部は、前記オフ電圧を、前記フレーム周波数の切り替えタイミングに応じて切り替える
請求項１に記載の撮像装置。
【請求項３】
前記電荷量差が最小となるように、前記複数の電圧値がそれぞれ設定されている
請求項１または２に記載の撮像装置。
【請求項４】
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、前記トランジスタに対してオフ電圧を印加して前記トランジスタのオフ動作を行う駆動部とを備え、
前記トランジスタのチャネルは低温ポリシリコンからなり、
前記オフ電圧の値は、−５Ｖ以上０Ｖ未満の範囲内の固定値に設定されている
撮像装置。
【請求項５】
前記オフ電圧は、−３．５Ｖ以上０Ｖ未満の範囲内の値に設定されている
請求項４に記載の撮像装置。
【請求項６】
前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
請求項１乃至５のうちいずれか１つに記載の撮像装置。
【請求項７】
前記撮像部が、入射した放射線に基づいて電気信号を発生させるものである
請求項１乃至６のうちいずれか１つに記載の撮像装置。
【請求項８】
前記撮像部は、前記光電変換素子上に、放射線を前記光電変換素子の感度域に変換する波長変換層を有する
請求項１乃至７のうちいずれか１つに記載の撮像装置。
【請求項９】
前記放射線がＸ線である
請求項８に記載の撮像装置。
【請求項１０】
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、前記トランジスタに対してオフ電圧を印加して前記トランジスタのオフ動作を行う駆動部とを備え、
前記駆動部は、動画撮影時において複数のフレーム周波数を所定のタイミングで切り替えつつ前記信号電荷の読み出しを行い、前記フレーム周波数を切り替える際に、前記複数のフレーム周波数のそれぞれと対応付けて保持された複数の電圧値のうち、切り替え後のフレーム周波数に対応する電圧値を用いて前記トランジスタのオフ動作を行い、
前記複数の電圧値は、前記トランジスタのソースおよびドレイン間のオフリーク電流と前記光電変換素子の暗電流との電荷量差が、前記複数のフレーム周波数の各場合において一定となるように、それぞれ設定されている
撮像表示システム。
【請求項１１】
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、前記トランジスタに対してオフ電圧を印加して前記トランジスタのオフ動作を行う駆動部とを備え、
前記トランジスタのチャネルは低温ポリシリコンからなり、
前記オフ電圧の値は、−５Ｖ以上０Ｖ未満の範囲内の固定値に設定されている
撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光電変換素子を有する撮像装置、およびそのような撮像装置を備えた撮像表示システムに関する。
【背景技術】
【０００２】
従来、画素（撮像画素）に光電変換素子を有する撮像装置として、種々のものが提案されている。このような撮像装置の一例としては、例えばいわゆる光学式のタッチパネルや、放射線撮像装置などが挙げられる（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３５５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような撮像装置では、各画素に蓄積された信号電荷を、電界効果型のトランジスタを用いて読み出し、画像信号を得る。この画像信号に基づく撮像画像において、高画質化が望まれている。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、撮像画像の高画質化を実現することが可能な撮像装置、およびそのような撮像装置を備えた撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の第１の撮像装置は、各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、トランジスタを用いて複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、トランジスタに対してオフ電圧を印加してトランジスタのオフ動作を行う駆動部とを備えたものである。駆動部は、動画撮影時において複数のフレーム周波数を所定のタイミングで切り替えつつ信号電荷の読み出しを行い、フレーム周波数を切り替える際に、複数のフレーム周波数のそれぞれと対応付けて保持された複数の電圧値のうち、切り替え後のフレーム周波数に対応する電圧値を用いてトランジスタのオフ動作を行う。複数の電圧値は、トランジスタのソースおよびドレイン間のオフリーク電流と光電変換素子の暗電流との電荷量差が、複数のフレーム周波数の各場合において一定となるように、それぞれ設定されている。本開示の第２の撮像装置は、各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、トランジスタを用いて複数の画素のそれぞれに蓄積された信号電荷の読み出しを行い、かつ、トランジスタに対してオフ電圧を印加してトランジスタのオフ動作を行う駆動部とを備えたものである。トランジスタのチャネルは低温ポリシリコンからなる。オフ電圧の値は、−５Ｖ以上０Ｖ未満の範囲内の固定値に設定されている。
【０００７】
本開示の第１の撮像表示システムは、上記本開示の第１の撮像装置と、第１の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。本開示の第２の撮像表示システムは、上記本開示の第２の撮像装置と、第２の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
【０００８】
本開示の第１，第２の撮像装置および第１，第２の撮像表示システムでは、撮像部の各画素において入射光に基づく光電変換がなされ、信号電荷の読み出しが行われることにより、入射光に基づく撮像画像が得られる。駆動部が、トランジスタのオフ動作の際に、ソースおよびドレイン間のオフリーク電流を考慮して設定されたオフ電圧をゲートへ印加することにより、トランジスタのオフリーク電流および光電変換素子の暗電流に起因するノイズの発生あるいはダークレベルの変動が抑制される。
【発明の効果】
【０００９】
本開示の第１，第２の撮像装置および第１，第２の撮像表示システムによれば、駆動部が、光電変換素子および電界効果型のトランジスタを含む画素から信号電荷の読み出しを行うことにより、入射光に基づく撮像画像を得ることができる。駆動部が、トランジスタのオフ動作の際に、ソースおよびドレイン間のオフリーク電流を考慮して設定されたオフ電圧をゲートへ印加することにより、トランジスタのオフリーク電流および光電変換素子の暗電流に起因するノイズの発生あるいはダークレベルの変動を抑制することができる。よって、撮像画像の高画質化を実現することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本開示の第１の実施形態に係る撮像装置の全体構成例を表すブロック図である。
【図２】図１に示した撮像部の概略構成例を表す模式図である。
【図３】図１に示した画素等の詳細構成例を表す回路図である。
【図４】図１に示した行走査部の詳細構成例を表すブロック図である。
【図５】図１に示した列選択部の詳細構成例を表すブロック図である。
【図６】（Ａ）は露光期間の動作状態の一例を表す回路図、（Ｂ）は読み出し／リセット期間における動作状態の一例を表す回路図である。
【図７】撮像駆動動作の一例を説明するためのタイミング波形図である。
【図８】低温ポリシリコンを用いた場合および非晶質シリコンを用いた場合のオフ電圧制御範囲を説明するための図である。
【図９】トランジスタのオフ動作後のオフリーク電流および暗電流を説明するための回路図である。
【図１０】オフリーク電流の蓄積ノード電圧への影響を説明するための特性図である。
【図１１】第１の実施形態に係るオフリーク電流および暗電流の時間変化および蓄積ノード電圧の時間変化を表す特性図である。
【図１２】本開示の第２の実施形態に係る撮像装置の全体構成例を表すブロック図である。
【図１３】オフ電圧設定動作および切り替え動作の処理フローを表す流れ図である。
【図１４】オフ電圧設定動作を説明するための模式図である。
【図１５】バッファ回路の構成例を表す回路図である。
【図１６】変形例１に係る画素等の構成を表す回路図である。
【図１７】変形例２に係る画素等の構成を表す回路図である。
【図１８】変形例３に係る画素等の構成を表す回路図である。
【図１９】変形例４に係る画素等の構成を表す回路図である。
【図２０】（Ａ）は変形例５に係る撮像部の概略構成、（Ｂ）は変形例６に係る撮像部の概略構成をそれぞれ表す模式図である。
【図２１】適用例に係る撮像表示システムの概略構成を表す模式図である。
【発明を実施するための形態】
【００１１】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施の形態（トランジスタのオフ電圧（固定値）をオフリーク電流を低減するように制御して撮像動作を行う撮像装置の例）
２．第２の実施の形態（トランジスタのオフ電圧（可変値）をフレーム周波数に応じて切り替えて撮像動作を行う撮像装置の例）
３．変形例１（パッシブ型の画素回路の他の例）
４．変形例２（パッシブ型の画素回路の他の例）
５．変形例３，４（アクティブ型の画素回路の例）
６．変形例５，６（放射線に基づいて撮像を行う撮像部の例）
７．適用例（撮像表示システムの例）
【００１２】
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施形態に係る撮像装置（撮像装置１）の全体のブロック構成を表すものである。撮像装置１は、入射光（撮像光）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この撮像装置１は、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。これらのうち、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６が、本開示における「駆動部」の一具体例に対応する。
【００１３】
（撮像部１１）
撮像部１１は、入射光（撮像光）に応じて電気信号を発生させるものである。この撮像部１１では、画素（撮像画素，単位画素）２０が、行列状（マトリクス状）に２次元配置されており、各画素２０は、撮像光の光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子（後述の光電変換素子２１）を有している。尚、図１中に示したように、以下、撮像部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。
【００１４】
図２は、この撮像部１１の概略構成例である。撮像部１１は、画素２０毎に光電変換素子２１が配置された光電変換層１１１を有している。光電変換層１１１では、図中に示したように、入射した撮像光Ｌinに基づく光電変換（撮像光Ｌinから信号電荷への変換）がなされるようになっている。
【００１５】
図３は、画素２０の回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述する列選択部１７の回路構成とともに例示したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１６】
光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードまたはＭＩＳ（Metal-Insulator-Semiconductor）型センサからなり、前述したように、入射光（撮像光Ｌin）の光量に応じた電荷量の信号電荷を発生させるようになっている。尚、この光電変換素子２１のカソードは、ここでは蓄積ノードＮに接続されている。
【００１７】
トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、トランジスタ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。このトランジスタ２２のチャネルには、例えば、非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体が用いられている。あるいは、この他にも、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体が用いられてもよい。画素２０では、トランジスタ２２のゲートは読み出し制御線Ｌreadに接続されており、ソースは、例えば信号線Ｌsigに接続されており、ドレインは、例えば光電変換素子２１のカソードに蓄積ノードＮを介して接続されている。また、光電変換素子２１のアノードは、ここではグランドに接続（接地）されている。
【００１８】
この読み出し用のトランジスタ２２のゲートには、行走査部１３の駆動により、パルス電圧が印加され、そのhigh側電圧（オン電圧Ｖon）によりトランジスタ２２のオン動作がなされ、Low側電圧（オフ電圧Ｖoff）によりオフ動作がなされる。本実施の形態では、詳細は後述するが、このトランジスタ２２へのオフ電圧Ｖoffが、トランジスタ２２のソースおよびドレイン間のオフリーク電流を考慮して設定された固定値となっている。
【００１９】
（行走査部１３）
行走査部１３は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、撮像部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、後述する読み出し動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われるようになっている。
【００２０】
図４は、行走査部１３のブロック構成例である。行走査部１３は、Ｖ方向に沿って延在する複数の単位回路１３０を有している。尚、ここでは、図中に示した４つの単位回路１３０に接続された８つの読み出し制御線Ｌreadを、上から順に、Ｌread(1)〜Ｌread(8)として示している。
【００２１】
各単位回路１３０は、例えば、１または複数列（ここでは２列）のシフトレジスタ回路１３１，１３２（図中のブロック内では便宜上、「Ｓ／Ｒ」と記載；以下同様）と、４つのＡＮＤ回路（論理積回路）１３３Ａ〜１３３Ｄと、２つのＯＲ回路（論理和回路）１３４Ａ，１３４Ｂと、２つのバッファ回路１３５Ａ，１３５Ｂとを有している。ここでは、一例として、２列のシフトレジスタ回路を有する構成について説明するが、１列のシフトレジスタ回路により構成されていてもよい。但し、シフトレジスタ回路を２列以上設けることにより、詳述はしないが、１フレーム期間において複数回のリセット動作を行うことができる。
【００２２】
シフトレジスタ回路１３１は、システム制御部１６から供給されるスタートパルスＶＳＴ１およびクロック信号ＣＬＫ１に基づいて、複数の単位回路１３０全体として、Ｖ方向に順次シフトするパルス信号を生成する回路である。同様に、シフトレジスタ回路１３２は、システム制御部１６から供給されるスタートパルスＶＳＴ２およびクロック信号ＣＬＫ２に基づいて、複数の単位回路１３０全体として、Ｖ方向に順次シフトするパルス信号を生成する回路である。これにより、例えば、シフトレジスタ回路１３１が、１回目のリセット駆動用のパルス信号を生成し、シフトレジスタ回路１３２が、２回目のリセット駆動用のパルス信号を生成する。
【００２３】
ＡＮＤ回路１３３Ａ〜１３３Ｄにはそれぞれ、シフトレジスタ回路１３１，１３２から出力される各パルス信号（各出力信号）の有効期間を制御（規定）するための４種類のイネーブル信号ＥＮ１〜ＥＮ４が入力されている。具体的には、ＡＮＤ回路１３３Ａでは、一方の入力端子にシフトレジスタ回路１３２からのパルス信号が入力され、他方の入力端子には、イネーブル信号ＥＮ１が入力されている。ＡＮＤ回路１３３Ｂでは、一方の入力端子にシフトレジスタ回路１３１からのパルス信号が入力され、他方の入力端子には、イネーブル信号ＥＮ２が入力されている。ＡＮＤ回路１３３Ｃでは、一方の入力端子にシフトレジスタ回路１３２からのパルス信号が入力され、他方の入力端子には、イネーブル信号ＥＮ３が入力されている。ＡＮＤ回路１３３Ｄでは、一方の入力端子にシフトレジスタ回路１３１からのパルス信号が入力され、他方の入力端子には、イネーブル信号ＥＮ４が入力されている。
【００２４】
ＯＲ回路１３４Ａは、ＡＮＤ回路１３３Ａからの出力信号とＡＮＤ回路１３３Ｂからの出力信号との論理和信号（ＯＲ信号）を生成する回路である。同様に、ＯＲ回路１３４Ｂは、ＡＮＤ回路１３３Ｃからの出力信号とＡＮＤ回路１３３Ｄからの出力信号との論理和信号を生成する回路である。このようにして、上記したＡＮＤ回路１３３Ａ〜１３３ＤとＯＲ回路１３４Ａ，１３４Ｂとによって、シフトレジスタ回路１３１，１３２からの出力信号（パルス信号）同士の論理和信号が、各出力信号の有効期間を制御しつつ生成される。これにより、複数回にわたってリセット駆動を行う際の駆動タイミング等が規定される。
【００２５】
バッファ回路１３５Ａは、ＯＲ回路１３４Ａからの出力信号（パルス信号）に対するバッファとして機能する回路であり、バッファ回路１３５Ｂは、ＯＲ回路１３４Ｂからの出力信号に対するバッファとして機能する回路である。これらのバッファ回路１３５Ａ，１３５Ｂによるバッファ後のパルス信号（行走査信号）は、読み出し制御線Ｌreadを介して撮像部１１内の各画素２０へ出力されるようになっている。
【００２６】
（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力した信号電圧（信号電荷）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力されるようになっている。
【００２７】
各列選択部１７は、例えば図３および図５に示したように、チャージアンプ１７２、容量素子（コンデンサ，フィードバック容量素子）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。
【００２８】
チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【００２９】
Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。
【００３０】
マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。
【００３１】
Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。
【００３２】
（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記した出力データＤout）が、順番に外部へ出力されるようになっている。
【００３３】
（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ撮像部１１内の複数の画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、撮像部１１から出力データＤoutが取得されるようになっている。
【００３４】
［作用、効果］
本実施の形態の撮像装置１では、撮像光Ｌinが撮像部１１へ入射すると、各画素２０内の光電変換素子２１では、この撮像光Ｌinが信号電荷に変換（光電変換）される。このとき、蓄積ノードＮでは、光電変換により発生した信号電荷の蓄積によって、ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した信号電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が変化（ここでは低下）する。このような電圧変化に応じて、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が印加される。この入力電圧Ｖinは、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、画素２０から信号線Ｌsigへ読み出される。
【００３５】
読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ１７２からの出力電圧Ｖca）毎に、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。以下、この撮像駆動動作について詳細に説明する。
【００３６】
図６（Ａ），（Ｂ）は、露光期間および読み出し期間における画素２０および列選択部１７内のチャージアンプ回路の動作例を表したものである。尚、以下では説明の便宜上、トランジスタ２２のオン・オフ状態を、スイッチを用いて図示している。
【００３７】
まず、図６（Ａ）に示したように、露光期間Ｔexでは、トランジスタ２２はオフ状態となっている。この状態では、画素２０内の光電変換素子２１へ入射した撮像光Ｌinに基づく信号電荷は、蓄積ノードＮに蓄積され、信号線Ｌsig側へは出力されない（読み出されない）。一方、チャージアンプ回路では、後述するアンプリセット動作（チャージアンプ回路のリセット動作）がなされた後の状態であるため、スイッチＳＷ１がオン状態となっており、結果としてボルテージフォロワ回路が形成される。
【００３８】
続いて、この露光期間Ｔex後には、画素２０から信号電荷を読み出す動作（読み出し動作）と共に、画素２０内に蓄積された信号電荷をリセット（排出）するため動作（リセット動作，画素リセット動作）がなされる。本実施の形態では、画素２０がパッシブ型の画素回路を有することから、上記読み出し動作に伴ってリセット動作が行われる。以下では、この読み出しおよびリセットが行われる期間を、「読み出し／リセット期間Ｔｒ」あるいは単に「期間Ｔｒ」と称して説明を行う。
【００３９】
具体的には、読み出し／リセット期間Ｔｒでは、図６（Ｂ）に示したように、トランジスタ２２がオン状態となることにより、画素２０内の蓄積ノードＮから信号線Ｌsig側へ信号電荷が読み出される（図中の矢印Ｐ１１参照）。このようにして読み出された信号電荷は、チャージアンプ回路へ入力されるが、この際、チャージアンプ回路では、スイッチＳＷ１がオフ状態となっている（チャージアンプ回路が読み出し動作状態となっている）。従って、チャージアンプ回路へ入力された信号電荷は容量素子Ｃ１に蓄積され、その蓄積電荷に応じた信号電圧（出力電圧Ｖca）がチャージアンプ１７２から出力される。尚、容量素子Ｃ１に蓄積された電荷は、後述するアンプリセット動作の際にスイッチＳＷ１がオン状態となることにより、リセットされる（アンプリセット動作がなされる）。
【００４０】
この読み出し／リセット期間Ｔｒでは、上記読み出し動作に伴って、図中の矢印Ｐ１２で示したように、チャージアンプ回路（チャージアンプ１７２）の仮想短絡（イマジナリー・ショート）現象を利用したリセット動作がなされる。詳細には、仮想短絡現象によって、チャージアンプ１７２における負側の入力端子側（信号線Ｌsig側）の電圧が、正側の入力端子に印加されているリセット電圧Ｖrstに略等しくなることから、蓄積ノードＮもリセット電圧Ｖrstとなる。このように、パッシブ型の画素回路を用いた本実施の形態では、読み出し／リセット期間Ｔｒにおいて、信号電荷の読み出し動作に伴って、蓄積ノードＮが所定のリセット電圧Ｖrstにリセットされる。尚、このような読み出し動作は、各読み出し制御線Ｌreadに対して線順次になされる。
【００４１】
ここで、図７（Ａ）〜（Ｄ）に、上記のような撮像駆動動作の際の各電位のタイミング波形を示す。図７（Ａ）は、読み出し制御線Ｌreadの電位Ｖreadのタイミング波形を、図７（Ｂ）は、チャージアンプ１７２からの出力電圧Ｖcaのタイミング波形を、図７（Ｃ）は信号線Ｌsigの電位Ｖsigのタイミング波形を、図７（Ｄ）は蓄積ノードＮの電位Ｖｎのタイミング波形を、それぞれ表したものである。尚、各図では、１ライン分の撮像駆動動作のうちの１フレーム期間ΔＴｖを含む前後の期間についてのみ示している。
【００４２】
１フレーム期間ΔＴｖでは、まず露光期間Ｔex（タイミングｔ１１〜ｔ１２）において、前述（図６（Ａ））のようにして露光動作がなされる。これにより、画素２０内の光電変換素子２１では、入射した撮像光Ｌinが信号電荷に変換（光電変換）される。この信号電荷が蓄積ノードＮに蓄積されることにより、蓄積ノードＮの電位Ｖｎが徐々に変化する（図７（Ｄ）中のＰ３１）。ここでは、光電変換素子２１のカソード側が蓄積ノードＮに接続されているため、露光期間Ｔexでは、電位Ｖｎがリセット電圧Ｖrst側から０Ｖへ向けて徐々に低下する。
【００４３】
次いで、読み出し／リセット期間Ｔｒ（タイミングｔ１３〜ｔ１４）において、前述のように、読み出し動作およびリセット動作が行われる。具体的には、トランジスタ２２のゲートに対し、読み出し制御線Ｌreadを介してオン電圧Ｖonが印加され（オフ電圧Ｖoffからオン電圧Ｖonへ切り替えられ）、これによりトラジスタ２２がオン状態となる。この後、タイミングｔ１４において、トランジスタ２２のゲートに対し、読み出し制御線Ｌreadを介してオフ電圧Ｖoffが印加され（オン電圧Ｖonからオフ電圧Ｖoffへ切り替えられ）、これによりトラジスタ２２がオフ状態となる。尚、オン電圧Ｖonは、トランジスタ２２をオフ状態からオン状態に切り替え可能な電圧であり、電圧パルスにおけるhigh側の電圧（例えば正電位）である。オフ電圧Ｖoffは、トランジスタ２２をオン状態からオフ状態に切り替え可能な電圧であり、電圧パルスにおけるlow側の電圧（例えば負電位）である。また、その後のタイミングｔ１５において、チャージアンプ回路におけるスイッチＳＷ１がオン状態となることにより、このチャージアンプ回路内の容量素子Ｃ１に蓄積された電荷がリセットされる（アンプリセット動作が行われる）。
【００４４】
（オフ電圧Ｖoffの制御）
本実施の形態では、上述のように、オン電圧Ｖonおよびオフ電圧Ｖoffの２値を交互に切り替えてトランジスタ２２のオン／オフ状態を切り替えるが、これらのうちのオフ電圧Ｖoffが、オフリーク電流を考慮して設定されている。尚、ここでのオフリーク電流は、トランジスタ２２のオフ状態においてソースおよびドレイン間に流れるリーク電流（以下、単に「オフリーク電流」という）である。また、本実施の形態では、後述の第２の実施の形態と異なり、トランジスタ２２へ印加されるオフ電圧Ｖoffの値が、オフリーク電流（詳細には、オフ動作直後の過渡期におけるオフリーク電流）を低減するように設定された固定値となっている。このような制御は、特に、動画撮影（あるいは連続撮影、以下同様。）の際に、フレーム周波数（フレームレート）が一定（固定値）である場合に有効である。
【００４５】
このようなオフ電圧Ｖoffの設定範囲は、トランジスタ２２のチャネルに用いられる半導体材料によって異なる。上述したように、トランジスタ２２には、様々な半導体材料が用いられるが、一例として、低温ポリシリコン（ＬＴＰＳ）を用いた場合、および非晶質シリコンを用いた場合の各設定範囲について、それぞれ説明する。図８（Ａ）に、低温ポリシリコンを用いた場合の電流電圧特性、図８（Ｂ）に、非晶質シリコンを用いた場合の電流電圧特性についてそれぞれ示す。但し、電流Ｉdsをソースおよびドレイン間の電流、電圧Ｖgsをゲートおよびソース間の電圧とする。
【００４６】
例えば、図８（Ａ）に示したように、低温ポリシリコンを用いたトランジスタ２２では、電圧Ｖgsが負（Ｖgs＜０）の場合、電流Ｉdsは、電圧Ｖgs＝０Ｖ付近において最小値をとり、電圧Ｖgsが低くなるにつれて緩やかに上昇する。このため、低温ポリシリコンを用いた場合には、オフ電圧Ｖoffを、例えば−５Ｖ以上０Ｖ未満の範囲Ａ１内において設定するとよい。また、オフ電圧Ｖoffを−３．５Ｖ以上とすることがより望ましい。オフリーク電流を低減するという観点では、オフ電圧Ｖoffを、電流Ｉdsが最小となる０Ｖ付近の値に設定することが理想的である。これは、詳細は後述するが、トランジスタ２２のオフ動作直後に発生する過渡リーク電流が、オフ電圧Ｖoffの値が高くなる程小さく、オフ電圧Ｖoffの値が低くなる程大きくなる傾向があるためである。
【００４７】
一方、図８（Ｂ）に示したように、非晶質シリコンを用いたトランジスタ２２では、電圧Ｖgsが負（Ｖgs＜０）の場合、電流Ｉdsは、電圧Ｖgs＝−５Ｖ付近において最小値をとる。このため、非晶質シリコンを用いた場合には、低温ポリシリコンを用いた場合と異なり、オフ電圧Ｖoffの好適な設定範囲が−５Ｖ付近の領域に限定される。換言すると、非晶質シリコンを用いた場合のオフ電圧Ｖoffの設定範囲は、例えば電流Ｉdsが所定の閾値Ｂ以下となるような範囲Ａ２内となる。
【００４８】
（リーク電流の発生による画質への影響について）
ここで、トランジスタ２２のオフ状態では、読み出し動作後から次フレームの読み出し動作前までの期間（タイミングｔ１４から次フレームのタイミングｔ１３までの期間）、図９に示したように、トランジスタ２２にはオフリーク電流ＩTFT、光電変換素子２１には暗電流ＩPINがそれぞれ発生する。尚、暗電流ＩPINは、露光期間Ｔexにおいても発生するため、露光期間Ｔexでは、光電変換素子２１に暗電流ＩPINと明電流（図９には図示せず）とを足し合わせた電流が流れることとなる。そのため、蓄積ノードＮでは、これらのオフリーク電流ＩTFTおよび暗電流ＩPINの影響を受けて、電位変動が生じる。
【００４９】
図１０（Ａ）に、トランジスタ２２のオフ動作後のオフリーク電流ＩTFTおよび暗電流ＩPINのそれぞれの時間変化について測定したものを示す。尚、この測定結果は、トランジスタ２２のチャネルに低温ポリシリコンを用いた場合のものである。また、蓄積ノードＮを基準（０（ゼロ））として、蓄積ノードＮへ向かう方向に流れる電流（ここでは、オフリーク電流ＩTFT）を正（＞０）の値、蓄積ノードＮから出る方向に流れる電流（ここでは、暗電流ＩPIN）を負（＜０）の値として示している。
【００５０】
このように、暗電流ＩPIN（破線）は、オフ動作後、時間が経ってもほぼ一定の値をとる。一方、オフリーク電流ＩTFT（実線）では、オフ動作直後から所定の時期までの期間（０〜２，３秒程度の期間）は、電流値の急激な変化を生じる過渡期であり、過渡期を過ぎると、変動の少ない定常期となる。過渡期では、オフリーク電流ＩTFT（過渡リーク電流）が暗電流ＩPINよりも極めて大きく（ＩTFT＞＞ＩPIN）、定常期では、逆に暗電流ＩPINがオフリーク電流ＩTFTを上回る（ＩTFT＜ＩPIN）傾向がある。従って、蓄積ノードＮを流れる電流ＩN（一点鎖線）は、過渡期においてはオフリーク電流ＩTFTの挙動の影響を受けて急激に変化（減少）し、定常期においてほぼ一定となる。このため、蓄積ノード電圧（蓄積ノードＮの電位Ｖｎ）は、図１０（Ｂ）に示したような挙動を示す。
【００５１】
即ち、オフリーク電流ＩTFTおよび暗電流ＩPINのうち、特に過渡期のオフリーク電流ＩTFT）の影響を受けて、リセット動作後の蓄積ノードＮの電位Ｖｎが変動する。これにより、画像信号ではショットノイズが発生する。このように、過渡期に発生するオフリーク電流ＩTFTが、撮像画像の画質を劣化させる要因となっている。
【００５２】
そこで、本実施の形態では、トランジスタ２２のオフ動作の際に、上述のように、オフ電圧Ｖoffを制御する。ここで一例として、オフ電圧Ｖoffの電圧値を、−３．５Ｖ，−２．５Ｖ，−１．５Ｖにそれぞれ設定した場合の各オフリーク電流ＩTFTおよび暗電流ＩPINの時間変化について、図１１（Ａ）に示す。このように、過渡期のオフリーク電流ＩTFTは、電圧値が−１．５Ｖの場合に比較的小さく、電圧値が−３．５Ｖの場合に比較的大きくなる。即ち、オフ電圧Ｖoffの値を高くする（０Ｖに近づける）程、過渡期のオフリーク電流ＩTFTを小さくすることができる。これにより、例えば、図１１（Ｂ）に示したように、蓄積ノード電圧の変動を抑制できる。この場合、オフ電圧Ｖoffが−１．５Ｖの場合に、蓄積ノード電圧の変動が最も効果的に抑制される。
【００５３】
従って、上記のようなオフリーク電流ＩTFTとオフ電圧Ｖoffとの関係を利用し、オフ電圧Ｖoffを、オフリーク電流ＩTFTを考慮して（本実施の形態では、過渡期のオフリーク電流ＩTFTが低減されるように）設定する。これにより、蓄積ノード電圧の変動を抑えることができる。
【００５４】
また、本実施の形態のオフ電圧Ｖoffの制御動作は、特に動画撮影時においてフレーム周波数が一定（不変）の場合に有効である。フレーム周波数が一定の場合には、画素値のドリフトを考慮する必要性が低いことから、オフリーク電流を低減させるために、オフ電圧Ｖoffを０Ｖにより近づけて設定できるためである。尚、画素値のドリフトとは、露光していないにも関わらず、オフリーク電流ＩTFTと暗電流ＩPINによって、画素に蓄積される電荷量が、時間経過に伴って変化する（ダークレベルが変化する）現象である。ここで、フレーム周波数が可変の場合には、後述の第２の実施の形態のように、このダークレベルをフレーム間で合わせることが望ましい。一方、フレーム周波数が一定の場合には、そのようなフレーム間におけるダークレベル変動を考慮する必要性が低いことから、上記のようなオフリーク電流の観点からオフ電圧Ｖoffを設定することができる。
【００５５】
特に、トランジスタ２２のチャネルに低温ポリシリコンを用いた場合には、オフ電圧Ｖoffの値を、例えば−５Ｖ以上０Ｖ未満、望ましくは−３．５Ｖ以上０Ｖ未満の範囲内の、より０Ｖに近い値に設定することができる。これにより、例えば非晶質シリコンを用いる場合に比べ、過渡期のオフリーク電流ＩTFTを効果的に低減することができ、画像信号のショットノイズの発生を抑制し易くなる。
【００５６】
以上のように本実施の形態では、撮像部１１の各画素２０において入射光に基づく光電変換がなされ、信号電荷の読み出しが行われることにより画像信号が得られ、これによって、入射光に基づく撮像画像が得られる。行走査部１３は、信号読み出し用のトランジスタ２２のオフ動作の際に、そのオフリーク電流ＩTFTを考慮して設定されたオフ電圧Ｖoffをトランジスタ２２へ印加する。これにより、オフリーク電流ＩTFTおよび光電変換素子２１の暗電流ＩPINに起因して生じるノイズを低減できる。よって、撮像画像の高画質化を実現することが可能となる。
【００５７】
次に、上記第１の実施の形態の他の実施の形態（第２の実施の形態）について説明する。尚、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００５８】
＜第２の実施の形態＞
図１２は、本開示の第２の実施の形態に係る撮像装置（撮像装置１Ａ）の全体のブロック構成を表すものである。撮像装置１Ａは、上記第１の実施の形態の撮像装置１と同様、入射光（撮像光）に基づいて被写体の情報を読み取るものであり、撮像部１１、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。但し、本実施の形態の撮像装置１Ａは、複数のフレーム周波数を切り替えて動画撮影を行うものであり、各フレーム周波数に対応したオフ電圧Ｖoffを用いてトランジスタ２２のオフ動作を行うようになっている。つまり、本実施の形態では、上記実施の形態と異なり、オフ電圧Ｖoffの値がフレーム周波数に応じて可変となっている。
【００５９】
具体的には、撮像装置１Ａでは、自動的にまたは外部入力信号に基づいて複数のフレーム周波数の中から任意のフレーム周波数が設定され、設定されたフレーム周波数に応じた駆動タイミングで、信号電荷の読み出しがなされる。このため、本実施の形態では、例えばシステム制御部１６が、ＬＵＴ（ルックアップテーブル）１２を備え、このＬＵＴ１２に、複数のオフ電圧Ｖoffの値（電圧値Ｖoff(1)〜Ｖoff(n)）が、複数のフレーム周波数（ｆ１〜ｆｎ）のそれぞれに対応付けて保持されている（但し、ｎは２以上の整数）。尚、ＬＵＴ１２は、システム制御部１６の外部に設けられていてもよい。このようなオフ電圧Ｖoffの各電圧値は、例えば以下のような手順によりＬＵＴ１２に格納された後、フレーム周波数に応じて適切なものが選択され、使用される。
【００６０】
図１３は、オフ電圧Ｖoffの各電圧値の設定ステップＳ１および切り替えステップＳ２のフロー図である。これらのうち、設定ステップＳ１は、撮像装置１Ａの出荷前に予め行われ、切り替えステップＳ２は、動画撮影時において、フレーム周波数の切り替えタイミングに応じたタイミングで行われる。
【００６１】
具体的には、まず、設定ステップＳ１として、使用される（切り替え可能な）フレーム周波数（ｆ１〜ｆｎ）のそれぞれにおいて、オフ電圧Ｖoffに対するダークレベルＤＬ（オフリーク電流ＩTFTの電荷量と暗電流ＩPINの電荷量との差分に相当）を測定する。尚、ここでは、一例として、３つのフレーム周波数ｆ１（３０ｆｐｓ），ｆ２（１５ｆｐｓ），ｆ３（７．５ｆｐｓ）を切り替えて使用する場合を想定して説明を行う。
【００６２】
例えば、図１４に示したように、フレーム周波数ｆ１〜ｆ３のそれぞれにおいて、オフ電圧Ｖoffの値を変化させた場合のダークレベルＤＬを測定する（ステップＳ１１）。続いて、その測定結果に基づき、フレーム周波数ｆ１〜ｆ３の各場合の間で、ダークレベルＤＬが一定の値Ｄ１となるようなオフ電圧Ｖoffの値（Ｖoff(1)〜Ｖoff(3)）をそれぞれ求める（ステップＳ１２）。このようにして求めた電圧値Ｖoff(1)〜Ｖoff(3)を用いることにより、フレーム周波数が変化した場合に、各フレーム間においてダークレベルが変動することを抑制できる。この際、より望ましくは、上記の値Ｄ１が最小となるように設定するとよい。上記のようなダークレベルの変動を抑制すると共に、ノイズを低減することができる。
【００６３】
この後、上記のようにして求めた電圧値Ｖoff(1)〜Ｖoff(3)を、対応するフレーム周波数ｆ１〜ｆ３と共に、ＬＵＴ１２へ格納する（ステップＳ１３）。具体的には、フレーム周波数ｆ１に電圧値Ｖoff(1)、周波数ｆ２に電圧値Ｖoff(2)、周波数ｆ３に電圧値Ｖoff(3)をそれぞれ対応づけてＬＵＴ１２に記憶させる。このようにして、動画撮影時に使用される複数のフレーム周波数のそれぞれに好適なオフ電圧Ｖoffの各値を設定する。
【００６４】
続いて、撮影時において、トランジスタ２２のオフ動作を行う際には、使用されるフレーム周波数に対応した電圧値のオフ電圧Ｖoffが用いられる。フレーム周波数の切り替えの際には、その切り替え後に使用されるフレーム周波数に対応するオフ電圧の値を選択する（ステップＳ２１）。具体的には、例えばフレーム周波数ｆ１からフレーム周波数ｆ２への切り替えがなされる場合には、ＬＵＴ１２を参照して、切り替え後のフレーム周波数ｆ２に対応する電圧値Ｖoff(2)を選択する。
【００６５】
この後、選択された電圧値へオフ電圧Ｖoffを切り替える（ステップＳ２２）。具体的には、例えばフレーム周波数ｆ１からフレーム周波数ｆ２への切り替えがなされる場合には、オフ電圧Ｖoffの値を、電圧値Ｖoff(1)から電圧値Ｖoff(2)へ切り替える。
【００６６】
尚、オフ電圧Ｖoffの切り替えは、行走査部１３のバッファ回路１３５Ａ，１３５Ｂ（図４）を、例えば図１５（Ａ），（Ｂ）のような回路構成とすることにより実現可能である。例えば、複数（例えば２つ）の電圧値Ｖoff(1)，Ｖoff(2)を切り替える場合には、図１５（Ａ）に示したように、スイッチ（スイッチＳＷ３１，ＳＷ３２）を利用した構成により実現することができる。具体的には、撮像装置１Ａの内部において、バッファ回路１３５Ａ（１３５Ｂ）のlow側に、スイッチＳＷ３１，ＳＷ３２を設け、これらのスイッチＳＷ３１，ＳＷ３２のうちのどちらか１つをオン状態、他をオフ状態にそれぞれ保持することにより、オフ電圧Ｖoffを切り替えることができる。あるいは、図１５（Ｂ）に示したように、撮像装置１Ａの外部にスイッチＳＷ３３を設け、装置外部において２値（Ｖoff(1)，Ｖoff(2)）の切り替えを行ってもよい。
【００６７】
本実施の形態のおいても、上記第１の実施の形態と同様、撮像部１１の各画素２０において入射光に基づく光電変換がなされ、信号電荷の読み出しが行われることにより画像信号が得られ、これによって、入射光に基づく撮像画像が得られる。行走査部１３は、信号読み出し用のトランジスタ２２のオフ動作の際に、そのオフリーク電流ＩTFTを考慮して設定されたオフ電圧Ｖoffをトランジスタ２２へ印加する。具体的には、本実施の形態では、オフリーク電流ＩTFTと暗電流ＩPINとの電荷量差が一定となるように、フレーム周波数毎に設定されたオフ電圧Ｖoffを、トランジスタ２２へ印加する。撮影時には、フレーム周波数の切り替えタイミングに応じて、オフ電圧Ｖoffを、その切り替え後のフレーム周波数に応じた電圧値に切り替えることにより、ダークレベルの変動を抑制することができる。よって、上記第１の実施の形態と同様、撮像画像の高画質化を実現することが可能となる。
【００６８】
尚、上記第２の実施の形態では、オフ電圧Ｖoffの電圧値を、フレーム周波数毎に最適化し、各電圧値をフレーム周波数と対応付けてＬＵＴ１２に保持するようにしたが、更に温度特性を考慮して電圧値を設定してもよい。この場合、予めフレーム周波数に加えて温度変化に対するダークレベル変化についても測定し、フレーム周波数および温度のそれぞれに最適な電圧値を対応付けて保持しておくと共に、装置内に温度センサ等を配設する。撮影時には、使用されるフレーム周波数と、温度センサからの温度情報とに基づいて、最適な電圧値を選択する。このように、温度特性をも考慮して電圧値を設定し、トランジスタ２２の特性に適応した、よりきめ細やかな制御を行ってもよい。
【００６９】
以下、上記第１，第２の実施の形態の変形例（変形例１〜６）について説明する。尚、上記第１，第２の実施の形態と同様の構成要素については同一の符号を付し、その説明を省略する。
【００７０】
＜変形例１＞
図１６は、変形例１に係る画素（画素２０Ａ）の回路構成を、列選択部１７の回路構成例と共に表したものである。この画素２０Ａは、上記実施の形態の画素２０と同様、パッシブ型の回路構成となっており、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０Ａには読み出し制御線Ｌreadと、信号線Ｌsigとが接続されている。
【００７１】
但し、本変形例の画素２０Ａでは、上記実施の形態の画素２０と異なり、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードが電源に接続されている。このように、画素２０Ａにおいて光電変換素子２１のアノードに蓄積ノードＮが接続されていてもよく、この場合であっても、上記実施の形態の撮像装置１と同等の効果を得ることができる。
【００７２】
＜変形例２＞
図１７は、変形例２に係る画素（画素２０Ｂ）の回路構成を、列選択部１７の回路構成例と共に表したものである。この画素２０Ｂは、上記実施の形態の画素２０と同様、パッシブ型の回路構成となっており、読み出し制御線Ｌreadと、信号線Ｌsigとに接続されている。
【００７３】
但し、本変形例では、画素２０Ｂにおいて、１つの光電変換素子２１と共に２つのトランジスタ（トランジスタ２２Ａ，２２Ｂ）を有している。これら２つのトランジスタ２２Ａ，２２Ｂは、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている）。また、各トランジスタ２２Ａ，２２Ｂにおける各ゲートは読み出し制御線Ｌreadに接続されている。
【００７４】
このように、画素２０Ｂ内に直列接続させた２つのトランジスタ２２Ａ，２２Ｂを設けてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。
【００７５】
＜変形例３，４＞
図１８は、変形例３に係る画素（画素２０Ｃ）の回路構成を、以下説明する列選択部１７Ｂの回路構成例とともに表したものである。図１９は、変形例４に係る画素（画素２０Ｄ）の回路構成を、列選択部１７Ｂの回路構成例とともに表したものである。これらの画素２０Ｃ，２０Ｄはそれぞれ、これまで説明した画素２０，２０Ａ，２０Ｂとは異なり、いわゆるアクティブ型の画素回路を有している。
【００７６】
これらの画素２０Ｃ，２０Ｄには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｃ，２０Ｄにはまた、読み出し制御線Ｌreadおよび信号線Ｌsigに加え、リセット制御線Ｌrstが接続されている。
【００７７】
画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、ソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは電源ＶＤＤに接続され、ゲートは、蓄積ノードＮを介して、光電変換素子２１のカソード（図１８の例）またはアノード（図１９の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースにはリセット電圧Ｖrstが印加される。図１８の変形例４では、光電変換素子２１のアノードがグランドに接続（接地）され、図１９の変形例５では、光電変換素子２１のカソードが電源に接続されている。
【００７８】
列選択部１７Ｂは、前述の列選択部１７において、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１に代わりに、定電流源１７１およびアンプ１７６を設けたものとなっている。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。尚、信号線Ｌsigの一端側には定電流源１７１の一方の端子が接続され、この定電流源１７１の他方の端子には電源ＶＳＳが接続されている。
【００７９】
このようなアクティブ型の画素２０Ｃ，２０Ｄを有する撮像装置においても、上記実施の形態と同様、上述したようなオフ電圧Ｖoffの制御を行うことにより、ショットノイズの発生あるいはダークレベルの変動を抑制することができる。よって、上記実施の形態と同様の効果を得ることが可能である。
【００８０】
＜変形例５＞
図２０（Ａ）は、変形例５に係る撮像部（撮像部１１Ａ）の概略構成を模式的に表したものである。撮像部１１Ａは、上記実施の形態で説明した光電変換層１１１上（受光面側）に、更に波長変換層１１２を有している。波長変換層１１２は、放射線Ｒrad（α線，β線，γ線，Ｘ線等）を、光電変換層１１１の感度域に波長変換するものであり、これにより光電変換層１１１では、この放射線Ｒradに基づく情報を読み取ることが可能となっている。この波長変換層１１２は、例えばＸ線などの放射線を可視光に変換する蛍光体（例えば、シンチレータ）からなる。このような波長変換層１１２は、例えば光電変換層１１１の上部に、有機平坦化膜、スピンオングラス材料等からなる平坦化膜を形成し、その上部に蛍光体膜をＣｓＩ、ＮａＩ、ＣａＦ2等によって形成することにより得られる。この撮像部１１Ａは、例えばいわゆる間接型の放射線撮像装置に適用されるものである。
【００８１】
＜変形例６＞
図２０（Ｂ）は、変形例６に係る撮像部（撮像部１１Ｂ）の概略構成を模式的に表したものである。撮像部１１Ｂは、上記実施の形態と異なり、入射した放射線Ｒradを電気信号に変換する光電変換層１１１Ｂを有するものである。光電変換層１１１Ｂは、例えば、アモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成されている。この撮像部１１Ｂは、例えばいわゆる直接型の放射線撮像装置に適用されるものである。
【００８２】
上記の変形例５，６に係る撮像部１１Ａ，１１Ｂを備えた撮像装置では、入射した放射線Ｒradに基づいて電気信号を得る、様々な種類の放射線撮像装置として利用される。放射線撮像装置としては、例えば、医療用のＸ線撮像装置（Digital Radiography等）や、空港等で用いられる携帯物検査用Ｘ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査や、鞄等の中身の検査を行う装置）などに適用することが可能である。
【００８３】
尚、このような透視用途（医療用途）では、フレーム周波数が例えば７．５ｆｐｓ〜３０ｆｐｓであり、１フレーム期間が１秒以下となることが多い。この場合、過渡期のオフリーク電流ＩTFTの影響を受け易いことから、上記第１の実施の形態で説明したオフ電圧制御手法が効果的である。
【００８４】
また、このような透視用途（医療用途）では、フレーム周波数を任意のタイミングで切り替えて撮影を行うことも多い。ここで、医療用途としては、主に静止画撮影技術であるRadiographyと、動画撮影技術であるFluoroscopyがあるが、これらのうち、Fluoroscopyでは、撮影の途中でフレーム周波数を切り替えることがある。例えば、血管撮影等の場合、動画撮影（７．５ｆｐｓ）を行いながらカテーテル手術を行い、途中で静止画撮影（１ｆｐｓに相当）を行って、その後、また動画撮影（７．５ｆｐｓ）に切り替える、などといった使い方がなされる。このような場合、上記第２の実施の形態の撮像装置１Ａにおけるオフ電圧制御手法が特に有用である。フレーム周波数が変わっても、上述のようにダークレベルの変動を抑えることができ、高画質化を実現できる。
【００８５】
＜適用例＞
続いて、上記実施の形態および各変形例（変形例１〜６）に係る撮像装置は、以下に説明するような撮像表示システムへ適用可能である。
【００８６】
図２１は、適用例に係る撮像表示システム（撮像表示システム５）の概略構成例を模式的に表したものである。撮像表示システム５は、上述の撮像部１１（または撮像部１１Ａ，１１Ｂ）を有する撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた撮像表示システム（放射線撮像表示システム）である。
【００８７】
画像処理部５２は、撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００８８】
この撮像表示システム５では、撮像装置１（ここでは放射線撮像装置）が、光源（ここではＸ線源等の放射線源）５１から被写体５０に向けて照射された照射光（ここでは放射線）に基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００８９】
このように、本適用例の撮像表示システム５では、撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、従来のような放射線写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応可能となる。
【００９０】
尚、本適用例では、撮像装置１が放射線撮像装置として構成されており、放射線を用いた撮像表示システムとなっている場合を例に挙げて説明したが、本開示の撮像表示システムは、他の方式の撮像装置を用いたものにも適用することが可能である。
【００９１】
以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、撮像部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。
【００９２】
また、上記実施の形態等で説明した撮像部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。
【００９３】
尚、本開示は以下のような構成であってもよい。
（１）
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
前記駆動部は、前記トランジスタに対し、そのソースおよびドレイン間のオフリーク電流を考慮して設定されたオフ電圧を印加して前記トランジスタのオフ動作を行う
撮像装置。
（２）
前記駆動部は、
動画撮影時において複数のフレーム周波数を所定のタイミングで切り替えつつ前記信号電荷の読み出しを行い、
前記オフ電圧を、前記フレーム周波数の切り替えタイミングに応じて切り替える
上記（１）に記載の撮像装置。
（３）
前記駆動部は、前記フレーム周波数を切り替える際に、
前記複数のフレーム周波数のそれぞれと対応付けて保持された複数の電圧値のうち、切り替え後のフレーム周波数に対応する電圧値を用いて前記トランジスタのオフ動作を行う
上記（２）に記載の撮像装置。
（４）
前記トランジスタの前記オフリーク電流と前記光電変換素子の暗電流との電荷量差が、前記複数のフレーム周波数の各場合において一定となるように、前記複数の電圧値がそれぞれ設定されている
上記（３）に記載の撮像装置。
（５）
前記電荷量差が最小となるように、前記複数の電圧値がそれぞれ設定されている
上記（４）に記載の撮像装置。
（６）
前記オフ電圧の値は固定値である
上記（１）に記載の撮像装置。
（７）
前記トランジスタのチャネルは低温ポリシリコンからなり、
前記オフ電圧は、−５Ｖ以上０Ｖ未満の範囲内の値に設定されている
上記（６）に記載の撮像装置。
（８）
前記オフ電圧は、−３．５Ｖ以上０Ｖ未満の範囲内の値に設定されている
上記（７）に記載の撮像装置。
（９）
前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
上記（１）〜（８）のいずれかに記載の撮像装置。
（１０）
前記撮像部が、入射した放射線に基づいて電気信号を発生させるものである
上記（１）〜（９）のいずれかに記載の撮像装置。
（１１）
前記撮像部は、前記光電変換素子上に、放射線を前記光電変換素子の感度域に変換する波長変換層を有する
上記（１）〜（１０）のいずれかに記載の撮像装置。
（１２）
前記放射線がＸ線である
上記（１１）に記載の撮像装置。
（１３）
撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記撮像装置は、
各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
前記トランジスタを用いて前記複数の画素のそれぞれに蓄積された信号電荷の読み出しを行う駆動部とを備え、
前記駆動部は、前記トランジスタに対し、そのソースおよびドレイン間のオフリーク電流を考慮して設定されたオフ電圧を印加して前記トランジスタのオフ動作を行う
撮像表示システム。
【符号の説明】
【００９４】
１…撮像装置、１１，１１Ａ，１１Ｂ…撮像部、１１１，１１１Ｂ…光電変換層、１１２…波長変換層、１２…ＬＵＴ、１３…行走査部、１３０…単位回路、１３１，１３２…シフトレジスタ回路（Ｓ／Ｒ）、１３５Ａ，１３５Ｂ…バッファ回路、１３３Ａ〜１３３Ｄ…ＡＮＤ回路、１３４Ａ，１３４Ｂ…ＯＲ回路、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７，１７Ｂ…列選択部、１７１…定電流源、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１７６…アンプ、２０，２０Ａ〜２０Ｄ…画素（撮像画素）、２１…光電変換素子、２２，２３，２４…トランジスタ、４…表示装置、４０…モニタ画面、５…撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、Ｌsig…信号線、Ｌread…読み出し制御線、Ｌrst…リセット制御線、Ｌcarst…アンプリセット制御線、Ｄout…出力データ、Ｄ１…撮像信号、Ｖrst…リセット電圧、Ｎ…蓄積ノード、ＳＷ１，ＳＷ２…スイッチ、Ｃ１…容量素子、ＶＳＴ１，ＶＳＴ２…スタートパルス信号、ＣＬＫ１，ＣＬＫ２…クロック信号、ＥＮ１〜ＥＮ４…イネーブル信号、Ｔex…露光期間、Ｔｒ…読み出し／リセット期間、Ｌin…撮像光、Ｒrad…放射線。
【図１】
0005999921.tif 000002
【図２】
0005999921.tif 000003
【図３】
0005999921.tif 000004
【図４】
0005999921.tif 000005
【図５】
0005999921.tif 000006
【図６】
0005999921.tif 000007
【図７】
0005999921.tif 000008
【図８】
0005999921.tif 000009
【図９】
0005999921.tif 000010
【図１０】
0005999921.tif 000011
【図１１】
0005999921.tif 000012
【図１２】
0005999921.tif 000013
【図１３】
0005999921.tif 000014
【図１４】
0005999921.tif 000015
【図１５】
0005999921.tif 000016
【図１６】
0005999921.tif 000017
【図１７】
0005999921.tif 000018
【図１８】
0005999921.tif 000019
【図１９】
0005999921.tif 000020
【図２０】
0005999921.tif 000021
【図２１】
0005999921.tif 000022