(57)【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを並列接続したパワー半導体モジュールで、
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のチップ面積は前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのチップ面積よりも小さく、
前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタと前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のチップ面積を同じにした場合の前記パワー半導体モジュールのオン電圧は、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のオン電圧と同じであり、前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子より先にターンオンさせ、あるいは、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子を前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタより先にターンオフさせるパワー半導体モジュール。
【請求項２】
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子と前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ素子の面積比は、１：２〜４である請求項１に記載のパワー半導体モジュール。
【請求項３】
前記パワー半導体モジュールに、さらにダイオードを逆並列接続した請求項１または２に記載のパワー半導体モジュール。
【請求項４】
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子はＳｉＣ、ＧａＮ、ダイヤモンドのいずれかから成る請求項１ないし３のいずれか一項に記載のパワー半導体モジュール。
【請求項５】
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子と前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを個別のゲート駆動回路で駆動する請求項１〜４のいずれか１項に記載のパワー半導体モジュール。
【請求項６】
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子と前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを同一のゲート駆動回路で駆動する請求項１〜４のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子と前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタと前記ゲート駆動回路を同一のパッケージに封入した請求項５又は６に記載のパワー半導体モジュール。
【請求項８】
前記パワー半導体モジュールに、さらにダイオードを逆並列接続し、
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子と前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタと前記ダイオードと前記ゲート駆動回路を同一のパッケージに封入した請求項５又は６に記載のパワー半導体モジュール。
【請求項９】
ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを並列接続したパワー半導体モジュールで、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のチップ面積はシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのチップ面積よりも小さく、前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタと前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のチップ面積を同じにした場合の前記パワー半導体モジュールのオン電圧は、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のオン電圧と同じとするパワー半導体モジュールを用い、
前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを先にターンオンさせて、前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのコレクタ・エミッタ間電圧がオン電圧に到達した後に前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子をターンオンさせて、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子に流れる全ての電流を前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタに流すパワー半導体モジュールの駆動方法。
【請求項１０】
前記パワー半導体モジュールは、第１のゲート抵抗と、第２のゲート抵抗とをさらに有し、
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のゲート端子は、前記第１のゲート抵抗を介して前記ゲート駆動回路に接続され、
前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのゲート端子は、前記第２のゲート抵抗を介して前記ゲート駆動回路に接続され、
前記第１のゲート抵抗をRgWとし、
前記第２のゲート抵抗をRgSiとし、
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のゲート入力キャパシタンスをCiss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）とし、
前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のゲート帰還キャパシタンスをCrss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）とし、
前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのゲート入力キャパシタンスをCiss（シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ）とし、
前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのゲート帰還キャパシタンスをCrss（シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ）とする時、
RgSi x Ciss(シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ) <RgW x Ciss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）と、RgSi x Crss(シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ) <RgW x Crss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）を満たすように、RgW、RgSi、Ciss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）、Crss（ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子）、Ciss（シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ）とCrss（シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ）の値を選択する請求項６に記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、パワー半導体モジュールに関する。
【背景技術】
【０００２】
電気自動車や太陽光発電システムなどにはインバータに代表される電力変換装置が使用されており、システム全体の効率向上のために、電力変換装置の電力損失を小さくすることが要求される。
【０００３】
電力変換装置の電力損失の約５０％はパワー半導体モジュールの損失であり、パワー半導体モジュールの低損失化が重要な技術である。
【０００４】
従来、パワー半導体モジュールに使用されるスイッチング素子として、シリコン（Si）製の素子が多用されており、特に耐圧600 V以上のスイッチング素子として絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下Si-IGBTと略）が多く使用されている。
【０００５】
近年、Siスイッチング素子よりも低損失化の可能性を有するスイッチング素子として、SiC、GaN、ダイヤモンドなどのワイドバンドギャップ半導体を用いたMOSFET（Metal Oxide
Semiconductor Field Effect Transistor）、JFET（Junction Field Effect
Transistor）、HEMT（High Electron Mobility Transistor）などが注目されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】A.LIDOW,D.KINZER, G.SHERIDAN and D.TAM, “The SemiconductorRoadmap for Power Management in the New Millennium”,PROCEEDINGS OF THE IEEE, VOL. 89, NO. 6, JUNE 2001
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この出願の実施の形態はSiC-MOSFETのチップ面積を従来のSi-IGBTよりも小さくしても電力損失を小さくすることができ、かつ、スイッチング時の振動を抑えてノイズ発生や過電圧を抑制できるパワー半導体モジュールを実現することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための実施の形態であるパワー半導体モジュールは、ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを並列接続したパワー半導体モジュールである。そして、ワイドバンドギャップ半導体素子のチップ面積は前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタのチップ面積よりも小さく、前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタと前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のチップ面積を同じにした場合の前記パワー半導体モジュールのオン電圧は、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子のオン電圧と同じであり、前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタを前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子より先にターンオンさせ、あるいは、前記ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子を前記シリコン半導体を利用した絶縁ゲート型バイポーラトランジスタより先にターンオフさせる。
【図面の簡単な説明】
【０００９】
【図１】単位面積当たりでのSiC-MOSFETとSi-IGBTの順方向電流−電圧特性の比較のグラフである。
【図２】SiC-MOSFETのチップ面積をSi-IGBTの1/2、1/3とした場合の順方向電流−電圧特性の比較のグラフである。
【図３】実施例１のパワー半導体モジュールの等価回路である。
【図４】実施例１のパワー半導体モジュールの順方向電流−電圧特性のグラフである。
【図５】実施例２のパワー半導体モジュールの等価回路である。
【図６】ワイドバンドギャップ半導体スイッチング素子および、Si-IGBTのターンオフ波形である。
【図７】実施例３のパワー半導体モジュールのターンオフ波形である。
【図８】ワイドバンドギャップ半導体スイッチング素子および、Si-IGBTのターンオン波形である。
【図９】実施例４のパワー半導体モジュールのターンオン波形である。
【図１０】実施例５のパワー半導体モジュールのゲート駆動回路の等価回路である。
【発明を実施するための形態】
【００１０】
従来のSi-IGBTはドリフト層内への少数キャリアの注入（バイポーラ動作）によりオン電圧を小さくすることは可能であるが、ターンオフ時に素子内部に蓄積された少数キャリアを吐き出す必要があり、スイッチング時間が長い、スイッチング損失が大きいといった問題があった。
【００１１】
一方、SiC、GaN、ダイヤモンドなどのワイドバンドギャップ半導体を用いたMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、JFET（Junction Field Effect Transistor）、HEMT（High Electron Mobility
Transistor）などのワイドバンドギャップ半導体スイッチング素子は単位面積あたりのオン抵抗を従来のシリコン（Si）半導体を用いたスイッチング素子よりも小さくすることができるので、損失を小さくできる。
【００１２】
また、現在はSi-IGBTが多用されている耐圧領域においても、ワイドバンドギャップ半導体スイッチング素子はユニポーラ型でSi-IGBTのオン電圧以下の特性を実現できる。
【００１３】
さらに、ユニポーラ型のスイッチング素子は少数キャリアの蓄積が無いためSi-IGBTよりも高速スイッチング、低スイッチング損失動作が可能である。
【００１４】
現在、ワイドバンドギャップ半導体スイッチング素子としてSiCを用いたMOSFETやJFETが市販されている。
【００１５】
図１はSiC-MOSFETとSi-IGBTの素子温度150℃での単位面積あたりの順方向電流−電圧特性の比較例を示す。
【００１６】
図１より、同一の電流密度において、SiC-MOSFETのオン電圧はSi-IGBTよりも低いことから、オン状態時の損失（導通損失）はSiC-MOSFETの方が低いことがわかる。
【００１７】
現在、ワイドバンドギャップ半導体スイッチング素子とSi-IGBTの単位面積当たりの価格を比較するとワイドバンドギャップ半導体スイッチング素子の方が数倍高いので、同じ定格電流の素子を構成する場合、ワイドバンドギャップ半導体スイッチング素子のチップ面積をSi-IGBTのチップ面積よりも小さくすることがコストの面からに望ましい。
【００１８】
また、現状ではワイドバンドギャップ半導体スイッチング素子の開発技術はSi-IGBTほど成熟しておらず、ワイドバンドギャップ半導体でSi-IGBTと同じレベルのチップ面積のスイッチング素子を製作すると歩留まりがSi-IGBTと比較して非常に低くなるため、Si-IGBTと同レベルのチップ面積のスイッチング素子を製作することは困難である。
【００１９】
図２はSi-IGBTのチップ面積を1とした場合に対して、SiC-MOSFETのチップ面積比を1/2、SiC-MOSFETのチップ面積比を1/3とした場合の順方向電流−電圧特性の比較例を示す。
【００２０】
図２より、SiC-MOSFETのチップ面積をSi-IGBTよりも小さくすると高電流領域ではSiC-MOSFETのオン電圧の方がSi-IGBTのオン電圧よりも高くなるので、導通損失が大きくなり、SiC-MOSFETを利用するメリットが小さくなってしまう。
【００２１】
さらに、ユニポーラ型のスイッチング素子はスイッチングが高速のため、スイッチング時に電圧および、電流波形が振動してしまい、この振動がノイズ源となる問題がある。また、振動に伴い過電圧が発生するので、スイッチング素子が破壊する問題がある。
【００２２】
本実施の形態はこのような課題を解決するためのものであり、SiC-MOSFETのチップ面積を従来のSi-IGBTよりも小さくしても電力損失を小さくすることができ、かつ、スイッチング時の振動を抑えてノイズ発生や過電圧を抑制できるパワー半導体モジュールを実現することを目的とする。
【００２３】
上記目的を達成するための第１の実施の形態であるパワー半導体モジュールは、ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子（ワイドバンドギャップ半導体スイッチング素子）とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ（Si-IGBT）を並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子のチップ面積はSi-IGBTのチップ面積よりも小さく、該パワー半導体モジュールのオン電圧は、Si-IGBTと同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とすることを特徴とする。
これらのワイドバンドギャップ半導体スイッチング素子とSi-IGBT素子の面積比は、１：２〜４程度のものが好ましい。このような面積比にすることにより、このパワー半導体モジュールのオン電圧は、Si-IGBTの同じチップ面積のワイドバンドギャップ半導体スイッチング素子のオン電圧と同程度とすることが出来る。
【００２４】
上記目的を達成するための第２の実施の形態であるパワー半導体モジュールは、上記実施の形態のパワー半導体モジュールにダイオードを逆並列接続したことを特徴とする。
【００２５】
上記目的を達成するための第３の実施の形態であるパワー半導体モジュールの駆動方法は、Si-IGBTを先にターンオンさせて、Si-IGBTのコレクタ・エミッタ間電圧がオン電圧に到達した後にワイドバンドギャップ半導体スイッチング素子をターンオンさせることを特徴とする。
【００２６】
上記目的を達成するための実施の形態である第４のパワー半導体モジュールの駆動方法は、Si-IGBTを先にターンオフさせて、Si-IGBTに流れる電流が消滅した後にワイドバンドギャップ半導体スイッチング素子をターンオフさせることを特徴とする。
【００２７】
上記各構成によれば、電力損失が小さく、ノイズと過電圧の発生を抑制したパワー半導体モジュールを実現することができる。
【００２８】
（実施例１）
以下，実施形態の実施例について図面を用いて説明する。まず、実施例１パワー半導体モジュールについて説明する。
【００２９】
図３に、実施例１に係わるパワー半導体モジュールの等価回路を示す。このパワー半導体モジュールは、ワイドバンドギャップ半導体スイッチング素子１とSi-IGBT２とが並列に接続されている。すなわち、ワイドバンドギャップ半導体スイッチング素子１のドレイン端子とSi-IGBT２のコレクタ端子を接続し、ワイドバンドギャップ半導体スイッチング素子１のソース端子とSi-IGBT２のエミッタ端子が接続される。このパワー半導体モジュールにおいては、ワイドバンドギャップ半導体スイッチング素子１はSi-IGBT２よりもチップ面積が小さいものを使用する。
【００３０】
図４は、実施例１のパワー半導体モジュールの順方向電流−電圧特性の測定結果であり、ワイドバンドギャップ半導体スイッチング素子としてSiC-MOSFETを使用した場合である。実施例１のパワー半導体モジュールの電流−電圧特性1において、SiC-MOSFETのチップ面積はSi-IGBTのチップ面積の1/3の場合である。比較のために、Si-IGBT単体の電流−電圧特性２および、Si-IGBTと同一チップ面積のSiC-MOSFETの電流−電圧特性３を記載する。図４より、実施例１のパワー半導体モジュールの電流−電圧特性１はSiC-MOSFET電流−電圧特性２に近い特性が得られており、小チップ面積のSiC-MOSFETを用いて大チップ面積のSiC-MOSFET（この例では面積３倍）の特性が実現されている。
【００３１】
（実施例２）
実施例２は、実施例１のパワー半導体モジュールに並列にダイオードを接続したパワー半導体モジュールに関するものである。この実施例２のパワー半導体モジュールの等価回路を図５に示す。ワイドバンドギャップ半導体スイッチング素子1とSi-IGBT２の構成は実施例１と同様であり、ワイドバンドギャップ半導体スイッチング素子１のドレイン端子および、Si-IGBT２のコレクタ端子にダイオード３のカソード端子が接続され、ワイドバンドギャップ半導体スイッチング素子1のソース端子および、Si-IGBT２のエミッタ端子にダイオード３のアノード端子が接続される。
【００３２】
本実施の形態のパワー半導体モジュールをインバータ回路やチョッパ回路に適用する場合、スイッチング素子と並列に還流電流を流すための還流ダイオードが必要となる。ワイドバンドギャップ半導体スイッチング素子２にダイオードが内蔵されていない場合および、内蔵ダイオードに電流を流したくない場合はダイオード３に還流電流を流すことが可能である。
【００３３】
（実施例３）
以下、実施例１のパワー半導体モジュールのターンオフ方法について説明する。
【００３４】
ワイドバンドギャップ半導体スイッチング素子とSi-IGBTのターンオフ時の電圧、電流波形を図６に示す。図６から明らかなように、Si-IGBTのターンオフ時間はワイドバンドギャップ半導体スイッチング素子のターンオフ時間よりも長いため、ターンオフ損失が大きいことが問題である。
【００３５】
図７に、実施例３によるパワー半導体モジュールのターンオフ時のSi-IGBTのコレクタ電流波形７１、コレクタ・エミッタ間電圧波形７２、ワイドバンドギャップ半導体スイッチング素子のゲート・ソース間電圧波形７３、ドレイン・ソース間電圧波形７４、ドレイン電流波形７５を示す。
本実施例のターンオフ方法では、先ずSi-IGBTのゲートにオフ信号を入力し、Si-IGBTを先にターンオフさせる。この時、ワイドバンドギャップ半導体スイッチング素子はオン状態である。Si-IGBTのコレクタ電流７１がゼロになった後（t2以降）にワイドバンドギャップ半導体スイッチング素子のドレイン・ソース間電圧７４の上昇が開始するようなタイミングでワイドバンドギャップ半導体スイッチング素子をターンオフさせる。ワイドバンドギャップ半導体スイッチング素子とSi-IGBTは並列接続されているので、SI-IGBTのコレクタ・エミッタ間電圧７２はワイドバンドギャップ半導体スイッチング素子のドレイン・ソース間電圧７４と同様な波形となる。また、t1からt2の期間はSi-IGBTのコレクタ電流７１が減少するので、ワイドバンドギャップ半導体スイッチング素子のドレイン電流７５は上昇する。t2からt3の期間はパワー半導体モジュールに流れる電流は全てワイドバンドギャップ半導体スイッチング素子に流れることになる。ワイドバンドギャップ半導体スイッチング素子のゲート・ソース間電圧７３が閾値電圧に到達すると（t4）、ワイドバンドギャップ半導体スイッチング素子のドレイン電流７５はゼロとなり、ターンオフ動作が終了する。
【００３６】
実施例３によるパワー半導体モジュールのターンオフ方法によると、Si-IGBTのターンオフ損失が大きい問題が回避でき、ターンオフ損失はワイドバンドギャップ半導体スイッチング素子の特性で決まるのでターンオフ損失を小さくすることができる。
【００３７】
（実施例４）
次に、実施例１のパワー半導体モジュールのターンオン方法について説明する。
【００３８】
ワイドバンドギャップ半導体スイッチング素子とSi-IGBTのターンオン時の電圧、電流波形を図８に示す。図８から明らかなように、ワイドバンドギャップ半導体スイッチング素子のターンオン電流波形には高周波の振動が発生しており、この振動はノイズの発生源であるので問題となる。
【００３９】
図９は、実施例４によるパワー半導体モジュールのターンオン時のSi-IGBTのゲート・エミッタ間電圧９１、コレクタ・エミッタ間電圧９２、コレクタ電流波形９３、ワイドバンドギャップ半導体スイッチング素子のゲート・ソース間電圧波形９４、ドレイン電流９５を示す。本発明のターンオン方法では、先ずSi-IGBTのゲートにオン信号を入力し、Si-IGBTを先にターンオンさせる。この時、ワイドバンドギャップ半導体スイッチング素子はオフ状態である。Si-IGBTのコレクタ・エミッタ間電圧９２がオン電圧に到達した後（t7以降）にワイドバンドギャップ半導体スイッチング素子のゲート・ソース間電圧９４が閾値に到達するようにワイドバンドギャップ半導体スイッチング素子をターンオンさせる。ワイドバンドギャップ半導体スイッチング素子とSi-IGBTは並列接続されているので、ワイドバンドギャップ半導体スイッチング素子のドレイン・ソース間電圧（図示していない）は、SI-IGBTのコレクタ・エミッタ間電圧９２と同様な波形となる。ワイドバンドギャップ半導体スイッチング素子のゲート・ソース間電圧９４が閾値電圧に到達すると（t8）、ワイドバンドギャップ半導体スイッチング素子に電流が流れ、ターンオン動作が終了する。また、t5からt8の期間はSi-IGBTのみがオン状態であるので、パワー半導体モジュールに流れる電流は全てSi-IGBTに流れることになる。
【００４０】
以上のように、実施例４によるパワー半導体モジュールのターンオン方法によると、まずSi-IGBTを先にオンさせることで、ユニポーラ素子で問題となる高周波振動（ノイズ源）の影響をなくすことが出来る。このように、ワイドバンドギャップ半導体スイッチング素子の波形振動の問題が回避でき、ターンオン波形はSi-IGBTの特性で決まるので振動の発生を抑制することができる。また、Si-IGBTとSiC-MOSFETのターンオン時間はほぼ同じなので、ターンオン損失は増加しない。
【００４１】
（実施例５）
次に、実施例５としてパワー半導体モジュールのゲート駆動回路について説明する。
【００４２】
図１０は、実施例５に係わるパワー半導体モジュールのゲート駆動回路の等価回路である。ワイドバンドギャップ半導体スイッチング素子１のゲート端子はゲート抵抗RgW ３を介してゲート駆動回路５に接続され、Si-IGBT２のゲート端子はゲート抵抗RgSi ４を介してゲート駆動回路５に接続される。
【００４３】
スイッチング素子のスイッチング時間はゲート入力キャパシタンスCiss、ゲート帰還キャパシタンスCrssとゲート抵抗の積の関数となることが知られている。
【００４４】
実施の形態５に係わるパワー半導体モジュールのゲート駆動回路では、
RgSi x Ciss(Si-IGBT) <
RgW x Ciss（ワイドバンドギャップ半導体スイッチング素子）                                                              （１）
RgSi x Crss(Si-IGBT) <
RgW x Crss（ワイドバンドギャップ半導体スイッチング素子）                                                              （２）
となるようにRgSi, RgW,
Ciss, Crssの値を選択する。これにより、ターンオンではSi-IGBTを先にオンさせ、ターンオフではSi-IGBTを先にオフさせることができ、１つのゲート駆動回路でSi-IGBTとワイドバンドギャップ半導体スイッチング素子の両方を駆動させることができる。
【００４５】
以上、本発明のいくつかの実施の形態及び実施例を説明したが、これらの実施の形態等は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４６】
１…ワイドバンドギャップ半導体スイッチング素子
２…Ｓｉ−ＩＧＢＴ
３…ゲート抵抗
４…ゲート抵抗
５…ゲート駆動回路
【図３】
0005932269.tif 000002
【図５】
0005932269.tif 000003
【図７】
0005932269.tif 000004
【図９】
0005932269.tif 000005
【図１０】
0005932269.tif 000006
【図１】
0005932269.tif 000007
【図２】
0005932269.tif 000008
【図４】
0005932269.tif 000009
【図６】
0005932269.tif 000010
【図８】
0005932269.tif 000011