(57)【特許請求の範囲】
【請求項１】
交流高電位点に接続する上部コンデンサと、
接地電位点に接続する下部コンデンサと、
前記上部コンデンサの電流および前記下部コンデンサの電流の比較を行なう電流比較器と、
前記上部コンデンサおよび前記下部コンデンサを中間電位金属板を介して直列接続して積層した回路に交流電圧を印加した場合における、前記上部コンデンサ単体の静電容量の校正値と前記下部コンデンサ単体の静電容量の校正値と前記電流比較器による測定結果で示される前記上部コンデンサの電流および前記下部コンデンサの電流の相関の測定値とをもとに、前記積層した回路の前記上部コンデンサに発生する電圧および前記下部コンデンサに発生する電圧、およびこれらの電圧のベクトル和を演算する電圧演算手段と、
前記電圧演算手段により演算した電圧と前記下部コンデンサの電流とをもとに、前記上部コンデンサおよび前記下部コンデンサの前記積層した回路の合成静電容量を演算する静電容量演算手段とを備えたことを特徴とするコンデンサ校正用回路。
【請求項２】
前記静電容量演算手段は、
前記上部コンデンサと前記中間電位金属板を短絡して、前記下部コンデンサの高圧側端子を前記中間電位金属板に接続した回路の当該中間電位金属板と接地電位点との間に交流電圧を印加した場合における前記下部コンデンサの電流値の測定結果をもとに前記下部コンデンサ単体の静電容量の校正値を演算することを特徴とする請求項１に記載のコンデンサ校正用回路。
【請求項３】
前記静電容量演算手段は、
前記上部コンデンサおよび前記下部コンデンサを前記中間電位金属板を介して直列接続して積層した回路の前記中間電位金属板を接地した状態で前記上部コンデンサの高圧側端子に交流電圧を印加した場合における前記上部コンデンサの電流の測定値をもとに前記上部コンデンサ単体の静電容量の校正値を演算することを特徴とする請求項２に記載のコンデンサ校正用回路。
【請求項４】
前記上部コンデンサに対し、静電容量が既知の標準コンデンサが並列接続され、
前記上部コンデンサの電流および前記標準コンデンサの電流の比較測定を行なう標準コンデンサ側電流比較器をさらに備え、
前記静電容量演算手段は、
前記標準コンデンサの静電容量と、前記上部コンデンサおよび前記下部コンデンサを前記中間電位金属板を介して直列接続して積層した回路の前記中間電位金属板を接地しない状態で前記上部コンデンサの高圧側端子に交流電圧を印加した場合における前記標準コンデンサ側電流比較器による測定結果で示される、前記上部コンデンサの電流および前記標準コンデンサの電流の相関とをもとに、前記上部コンデンサの静電容量の校正値を演算することを特徴とする請求項２に記載のコンデンサ校正用回路。
【請求項５】
前記下部コンデンサは、電流計を介して接地電位点に接続され、
前記静電容量演算手段は、
前記電圧演算手段により演算した電圧と前記電流計による前記下部コンデンサの電流の測定値とをもとに、前記上部コンデンサおよび前記下部コンデンサの前記積層した回路の合成静電容量を演算する
ことを特徴とする請求項２に記載のコンデンサ校正用回路。
【請求項６】
交流高電位点に接続する上部コンデンサと、接地電位点に接続する下部コンデンサと、前記上部コンデンサの電流および前記下部コンデンサの電流の比較を行なう電流比較器とを有するコンデンサ校正用回路についてのコンデンサ校正方法であって、
前記上部コンデンサおよび前記下部コンデンサを中間電位金属板を介して直列接続して積層した回路に交流電圧を印加した場合における、前記上部コンデンサ単体の静電容量の校正値と前記下部コンデンサ単体の静電容量の校正値と前記電流比較器による測定結果で示される前記上部コンデンサの電流および前記下部コンデンサの電流の相関の測定値とをもとに、前記積層した回路の前記上部コンデンサに発生する電圧および前記下部コンデンサに発生する電圧、およびこれらの電圧のベクトル和を演算し、
前記演算した電圧と前記下部コンデンサの電流とをもとに、前記上部コンデンサおよび前記下部コンデンサの前記積層した回路の合成静電容量を演算することを特徴とするコンデンサ校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、交流高電圧を印加して用いるコンデンサの静電容量を校正するためのコンデンサ校正用回路およびコンデンサ校正方法に関する。
【背景技術】
【０００２】
従来、交流高電圧の電圧を測定するには分圧器が必要である。分圧器を校正するには基準となる分圧器が必要であるが、世界最高レベルの高電圧を測定する分圧器に対応する参照用分圧器（参照器）は存在していない。よって、低電圧で校正された要素を必要個数直列接続して高電圧分圧器を構成する必要がある。
【０００３】
高電圧の分圧器に用いられる分圧要素は、電圧印加による分圧要素の特性変化を避ける必要があり、この分圧素子には線形な電気的受動素子が望ましいため、抵抗、リアクトル、コンデンサなどが考えられる。
【０００４】
分圧素子に抵抗を用いるとジュール熱により特性値が温度変化するため精度が悪化する。  
また、分圧素子として、磁路を閉鎖しないリアクトルを用いた場合では、外部の影響を受けやすく不安定である。また、閉鎖磁路として鉄心を用いると、鉄心の非線形性や鉄損失の影響を強く受けるため最適ではない。
【０００５】
そのため、分圧素子としては、エネルギーを消費しないコンデンサが多用されるが、コンデンサを用いた分圧器を高電圧化するためには、コンデンサの電極間距離を広くする必要があり静電容量が低下してしまう。また、静電容量を大きくするために極間絶縁に高誘電率材料を用いたコンデンサでは、誘電体の特性の影響を強く受け、静電容量に電圧特性が生じるため精度が悪化してしまう。
【０００６】
また、コンデンサを用いた場合、気中放電を抑止するための高電圧シールドが必要となり、対地対向面積が増加するため対地ストレー容量も増加する。一般には50〜200pC程度の高圧ガスコンデンサを垂直に積層し、直系１ｍ以上の高圧シールドを頂上の電圧印加部に設ける。
【０００７】
そのため分圧要素の主静電容量は対地ストレー容量を無視できるほど大きくできない。また、高電圧コンデンサでは、電極を支持する絶縁物にも高電圧が印加されるため、コンデンサ表面を流れる漏れ電流も大きい。
【０００８】
漏れ電流は印加電圧と非線形に増加するため、印加電圧が高くなると誤差を大きく含むことになる。これらの現象を抑止するため、精密コンデンサは一般的に主静電容量と表面漏れ電流およびストレー容量をバイパスする３端子型コンデンサとすることが多い。ストレー容量をキャンセルする静電容量校正方法としては、例えば、標準コンデンサの一端を容量計の信号入力端子に接続するとともに、標準コンデンサの他端を信号入力端子と同電位の電圧を発生するガード電圧出力端子に接続し、この接続状態で、容量計のゼロ調整を行うことが挙げられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１５６５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述したように、コンデンサを高電圧化する場合、目的とする電圧より低い定格電圧のコンデンサを直列に積層して構築する必要がある。合成静電容量を用いて他のコンデンサの静電容量やｔａｎδを校正する場合、一般的には双方のコンデンサに流れる電流を比較して校正する。
【００１１】
この場合、基準となるコンデンサの静電容量やｔａｎδを正確に把握する必要がある。超高電圧では、それよりも低い高電圧の基準となるコンデンサを直列接続してコンデンサを高電圧化する必要がある。
【００１２】
しかしながら、あらかじめ校正されたコンデンサ分圧素子を直列接続した高電圧分圧器では、自身の電界を緩和するための高圧シールドが必要となり、中間点であるコンデンサ接続部にも電位板がしばしば設けられる。
【００１３】
積層されたコンデンサの場合、上部コンデンサの３端子の２端子あるいは接地端子（ガード端子）を下部側コンデンサの高圧側端子に接続する必要がある。そのため、積層した回路での上部コンデンサの静電容量の測定値が校正時の測定値と異なってしまう可能性がある。
【００１４】
また、上下２個のコンデンサの接続点には接続のための一定面積が必要であり、この接続点と対地間のストレー容量が無視できないものとなる。  
つまり、高圧シールドや接続点と対地間のストレー容量により、上下コンデンサの分圧比はそれぞれのコンデンサについて単独で校正した値の単純和とならず、上部コンデンサには、下部コンデンサに流入する電流と、接続点と対地間のストレー容量に流れる電流との合成電流が流れる。また、下部コンデンサには、高圧シールドと接続点間のストレー容量に流れる電流と上端コンデンサに流れる電流との合成電流が流れる。  
このため、上部コンデンサに過剰な電圧が印加されたり、下段側コンデンサに上段側コンデンサの漏れ電流有効電流成分が流れて位相誤差が拡大したりする。
【００１５】
また、上部コンデンサのガード電極に流れる電流を下部コンデンサにも流す必要があるので、上部コンデンサと下部コンデンサとの合成静電容量のｔａｎδが大きくなる。よって、上下段のコンデンサの電圧は、それぞれのコンデンサに生ずる電圧のスカラー和ではなくベクトル和として求める必要があるため、上下部のコンデンサの印加電圧と各コンデンサの分圧電圧との間には位相差が生じてしまう。
【００１６】
コンデンサを積層した場合における接続点とのストレー容量をキャンセルする従来手法はないので、大型の高圧コンデンサを直列に積み上げて更なる高電圧化したコンデンサの静電容量を校正するためには、それぞれのコンデンサの静電容量をあらかじめ校正し、それぞれのコンデンサを積層しても、各コンデンサの静電容量の測定値にずれが生じないと仮定されていた。
【００１７】
しかしながら、コンデンサを高電圧化すると、上述のように対地ストレー容量が無視できなくなり、各コンデンサ単体の静電容量の校正値と積層した状態での静電容量の校正値との間に誤差が生じてしまう。特に、損失が十分小さいコンデンサは、高電圧化により静電容量が低下し、対地静電容量の影響が校正精度に強く影響してしまう。これら誤差要因の多くは対地ストレー容量に起因するため、ストレー容量の精密な把握またはキャンセルが必要である。
【００１８】
積層したコンデンサの合成静電容量を精密に校正するには、上記の要因を積層状態で測定すれば解決するが、積層コンデンサの上下コンデンサの接続点に流入または流出する電流を高電位のまま測定する方法がなかった。また、電圧基準器のない高電圧での静電容量の直接の校正を行なってはいなかった。
【００１９】
本発明が解決しようとする課題は、複数のコンデンサを積層した状態での合成静電容量を精度よく校正することが可能になるコンデンサ校正用回路およびコンデンサ校正方法を提供することにある。
【課題を解決するための手段】
【００２０】
実施形態によれば、コンデンサ校正用回路は、交流電位点に接続する上部コンデンサと、接地電位点に接続する下部コンデンサと、前記上部コンデンサの電流および前記下部コンデンサの電流の比較を行なう電流比較器と、前記上部コンデンサおよび前記下部コンデンサを中間電位金属板を介して直列接続して積層した回路に交流電圧を印加した場合における、前記上部コンデンサ単体の静電容量の校正値と前記下部コンデンサ単体の静電容量の校正値と前記電流比較器による測定結果で示される前記上部コンデンサの電流および前記下部コンデンサの電流の相関の測定値とをもとに、前記積層した回路の前記上部コンデンサに発生する電圧および前記下部コンデンサに発生する電圧、およびこれらの電圧のベクトル和を演算する電圧演算手段と、前記電圧演算手段により演算した電圧と前記下部コンデンサの電流とをもとに、前記上部コンデンサおよび前記下部コンデンサの前記積層した回路の合成静電容量を演算する静電容量演算手段とをもつ。
【発明の効果】
【００２１】
本発明によれば、複数のコンデンサを積層した状態での合成静電容量を精度よく校正することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】第１の実施形態におけるコンデンサ校正用回路の一例を示す図。
【図２】第１の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャート。
【図３】第２の実施形態におけるコンデンサ校正用回路の一例を示す図。
【図４】第２の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャート。
【図５】第３の実施形態におけるコンデンサ校正用回路の一例を示す図。
【図６】第３の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャート。
【発明を実施するための形態】
【００２３】
以下、実施の形態について、図面を参照して説明する。  
（第１の実施形態）
まず、第１の実施形態について説明する。  
本実施形態では、上部（上段側）コンデンサと下部（下段側）コンデンサとの接続点に電位板を設け、当該電位板を仮想接地電位とする測定器を高電位部に設ける構成として、上部コンデンサと下部コンデンサとを積層した状態における合成静電容量を精度よく測定することを特徴としている。
【００２４】
上部コンデンサ単体の静電容量を校正すれば、上下部のコンデンサの積層状態で上段のコンデンサに流れる電流と上部コンデンサに生ずる分担電圧との関係が分かる。  
この状態で上段側コンデンサから流れ出す電流と下段側コンデンサに流れ込む電流とを電位板を基準として比較することにより、上部コンデンサの分担電圧と下部コンデンサの充電電流との関係が分かる。
【００２５】
下段側コンデンサの静電容量は、電位板に電圧を印加することで従来技術を用いて校正可能である。以上の手段により、上下部コンデンサの接続点と対地間にストレー容量が存在しても、下部コンデンサ単体の校正済みの静電容量と下部コンデンサの充電電流とをもとに上部コンデンサの分担電圧が正確に判明するので、上下部コンデンサを積層した回路の合成静電容量が判明する。
【００２６】
すなわち、上部および下部コンデンサ単体の校正済みの静電容量と下部コンデンサの充電電流とをもとに、積層された上下部コンデンサに印加された電圧が判明する。たとえ、上部コンデンサに漏れ電流のような外部要因による電流が流れ込んでも、上部コンデンサの分担電圧と下部コンデンサの充電電流との関係が判明しているので、合成静電容量および印加電圧の相関性には影響しない。
【００２７】
本手法によりコンデンサの静電容量を精密に校正できれば、それを基準として電圧測定装置や電力計の校正を精密に行うことが可能となる。そのため測定結果の不確かさを小さくすることが可能となるうえ、特性不変の仮定がないためトレーサビリティーが確保される。
【００２８】
以下、コンデンサ校正用回路の具体例を説明する。図１は、第１の実施形態におけるコンデンサ校正用回路の一例を示す図である。  
本実施形態では、コンデンサ校正用回路は、下部コンデンサ１、中間電位金属板２、上部コンデンサ３、高圧シールド４、電流比較器５、校正用測定器６、交流高電圧源７、分圧器１０を有する。
【００２９】
下部コンデンサ１と上部コンデンサ３とを積層して、これらのコンデンサの合成静電容量を校正する際は、下部コンデンサ１の上に、当該下部コンデンサ１の直径より十分大きな直径を有する中間電位金属板２が下部コンデンサ１の端子と電気的に絶縁して設けられる。この中間電位金属板２の上には、上部コンデンサ３が端子を絶縁して設置される。上部コンデンサ３の高圧側端子３ａには大型の高圧シールド４が載せられている。
【００３０】
上部コンデンサ３の低圧側端子３ｂと下部コンデンサ１の高圧側端子１ａとの間には電流比較器５が接続され、この電流比較器５の接地端子は中間電位金属板２に接続される。
【００３１】
上部コンデンサ３の接地端子３ｃは中間電位金属板２に直接接続される。また、下部コンデンサ１の低圧側端子１ｂは校正用測定器６を介して接地される。この校正用測定器６は、分圧器１０を介して高電位側の高圧シールド４に接続される。
【００３２】
また、コンデンサ校正用回路は、校正装置２０を備える。この校正装置２０は、下部コンデンサ１や上部コンデンサ３の静電容量を校正する静電容量校正部２１、下部コンデンサ１や上部コンデンサ３の電圧を演算する電圧演算部２２、不揮発性メモリなどの記憶装置２３を有する。
【００３３】
次に、第１の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順について説明する。図２は、第１の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャートである。  
まず、下部コンデンサ１単体の静電容量を校正する。下部コンデンサ１単体の静電容量を校正するには、前述したコンデンサ校正用回路の高圧シールド４と中間電位金属板２とを短絡し、かつ電流比較器５を接続しない状態で、中間電位金属板２と下部コンデンサ１の高圧側端子１ａとを接続した上で（ステップＳ１）、中間電位金属板２と対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ２）。
【００３４】
この印加した状態で下部コンデンサ１に流れる電流を図示しない電流測定器などにより測定し、中間電位金属板２の対地電位を分圧器１０や図示しないその他の電圧測定器などにより測定し、これらの測定結果が校正装置２０に出力される。下部コンデンサ１に流れる電流は校正用測定器６により測定してもよい。校正装置２０の静電容量校正部２１は、中間電位金属板２の対地電位の値と下部コンデンサ１に流れる電流の測定値との相関を得て、この相関をもとに下部コンデンサ１単体の静電容量を校正する（ステップＳ３）。この校正した静電容量の値は校正装置２０の記憶装置２３に記憶される。  
次に、上部コンデンサ３単体の静電容量を校正する。上部コンデンサ３単体の静電容量を校正するには、前述したコンデンサ校正用回路の高圧シールド４と中間電位金属板２とを短絡をなくし、前述したコンデンサ校正用回路の中間電位金属板２を接地した上で（ステップＳ４）、上部コンデンサ３の高圧側端子３ａと対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ５）。
【００３５】
この印加した状態で上部コンデンサ３に流れる電流を図示しない電流測定器などにより測定し、上部コンデンサ３の高圧側端子３ａの対地電位を分圧器１０や図示しないその他の電圧測定器などにより測定し、これらの測定結果が校正装置２０に出力される。上部コンデンサ３に流れる電流は校正用測定器６により測定してもよい。校正装置２０の静電容量校正部２１は、上部コンデンサ３の高圧側端子３ａの対地電位の値と上部コンデンサ３に流れる電流の測定値との相関を得て、この相関をもとに、上部コンデンサ３単体の静電容量を校正する（ステップＳ６）。この校正した静電容量の値は校正装置２０の記憶装置２３に記憶される。  
次に、上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を校正する。合成静電容量を校正するには、上部コンデンサ３の低圧側端子３ｂに電流比較器５の入力端子の片方を接続し、電流比較器５の接地端子を中間電位金属板２に接続し、また、電流比較器５の他方の入力端子を下部コンデンサ１の高圧側端子１ａに接続する。
【００３６】
そして、下部コンデンサ１の低圧側端子１ｂと対地間に校正用測定器６を接続し、上部コンデンサ３や下部コンデンサ１に所要の電流が流れるよう上部コンデンサ３の高圧側端子３ａと対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ７）。
【００３７】
この状態で上部コンデンサ３と下部コンデンサ１とに接続された電流比較器５の出力から、校正装置２０は、上部コンデンサ３に流れる電流と下部コンデンサ１に流れる電流との相関、つまり上部コンデンサ３から流れ出す電流と下部コンデンサ１に流れ出す電流との相関を得る（ステップＳ８）。
【００３８】
電流比較器５の片方の端子に流れる電流Ｉ１、片方の端子側の巻線の巻き数ｎ１、電流比較器５の他方の端子に流れる電流Ｉ２、他方の端子側の巻線の巻き数ｎ２の間との間には以下の式（１）に示す関係がある。電流比較器５は、以下の式をもとに、下部コンデンサ１側の電流と上部コンデンサ３側の電流との相関を得る。
【００３９】
ｎ１×Ｉ１＝ｎ２×Ｉ２  …式（２）
校正装置２０の電圧演算部２２は、前述した相関、校正用測定器６による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される上部コンデンサ３単体の静電容量の校正値をもとに、上部コンデンサ３の印加電圧のベクトルを演算する（ステップＳ９）。これにより、校正装置２０は、下部コンデンサ１に流れ込んだ電流と上部コンデンサ３に印加された電圧との相関を得る。
【００４０】
次に、校正装置２０の電圧演算部２２は、上部コンデンサ３に流れる電流と下部コンデンサ１に流れる電流との相関、校正用測定器６による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される下部コンデンサ１単体の静電容量の校正値をもとに、下部コンデンサ１の印加電圧のベクトルを演算する（ステップＳ１０）。
【００４１】
そして、校正装置２０の電圧演算部２２は、演算済みの上部コンデンサ３の印加電圧のベクトルと下部コンデンサ１の印加電圧のベクトルとのベクトル和を上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧として演算する（ステップＳ１１）。
【００４２】
すると、校正装置２０の静電容量校正部２１は、上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧と校正用測定器６による下部コンデンサ１に流れる電流の測定値との相関を得て（ステップＳ１２）、この相関をもとに、下部コンデンサ１に流れた電流に対する合成静電容量、つまり上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を演算する（ステップＳ１３）。
【００４３】
上部コンデンサ３単体の静電容量の校正値と下部コンデンサ１単体の静電容量の校正値ととから算出される合成静電容量と、ステップＳ１３で演算した合成静電容量との差は、中間電位金属板２と対地間とのストレー容量８である。
【００４４】
以上説明した手順では、上部コンデンサ３と下部コンデンサ１とを積層した回路のストレー容量８も考慮して当該回路の合成静電容量を演算することができるので、上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を正確に把握することが可能となる。
【００４５】
また、上述のように、下部コンデンサ１に流れる電流に対する合成静電容量を精密に演算できるため、下部コンデンサ１に流れた電流から、印加された交流高電圧を精密に求めることも可能となる。
【００４６】
（第２の実施形態）
次に、第２の実施形態について説明する。なお、以下の各実施形態におけるコンデンサ校正用回路の構成はのうち図１に示したものと同一部分の説明は省略する。  
図３は、第２の実施形態におけるコンデンサ校正用回路の一例を示す図である。  
本実施形態では、コンデンサ校正用回路は、第１の実施形態で説明した下部コンデンサ１、中間電位金属板２、上部コンデンサ３、高圧シールド４、校正用測定器６、交流高電圧源７、分圧器１０を有する他、中間電位金属板２の上に、あらかじめ静電容量が校正された標準コンデンサ９を載せ、この標準コンデンサ９が上部コンデンサ３と並列に接続されている。
【００４７】
本実施形態では、第１の実施形態で用いた電流比較器５に代えて、第１の電流比較器５ａと第２の電流比較器５ｂとを備える。上部コンデンサ３の低圧側端子３ｂと標準コンデンサの低圧側端子９ｂは、第１の電流比較器５ａを介して中間電位金属板２に接続されている。
【００４８】
上部コンデンサ３の接地端子３ｃは中間電位金属板２に直接接続する。標準コンデンサ９に接地端子がある場合も同様である。また、下部コンデンサ１の高圧側端子１ａは第２の電流比較器５ｂの入力端子を介して中間電位金属板２に接続される。第２の電流比較器５ｂの接地端子は中間電位金属板２に接続される。
【００４９】
次に、第２の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順について説明する。図４は、第２の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャートである。  
まず、第１の実施形態と同様に、下部コンデンサ１単体の静電容量を校正する。下部コンデンサ１単体の静電容量を校正するには、図３に示したコンデンサ校正用回路の高圧シールド４と中間電位金属板２とを短絡し、かつ電流比較器５ａを接続しない状態で、中間電位金属板２と下部コンデンサ１の高圧側端子１ａとを接続した上で（ステップＳ２１）、中間電位金属板２と対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ２２）。
【００５０】
この印加した状態で下部コンデンサ１に流れる電流を図示しない電流測定器などにより測定し、中間電位金属板２の対地電位を分圧器１０や図示しないその他の電圧測定器などにより測定し、これらの測定結果が校正装置２０に出力される。下部コンデンサ１に流れる電流は校正用測定器６により測定してもよい。校正装置２０の静電容量校正部２１は、中間電位金属板２の対地電位の値と下部コンデンサ１に流れる電流の測定値との相関を得て、この相関をもとに下部コンデンサ１単体の静電容量を校正する（ステップＳ２３）。この校正した静電容量の値は校正装置２０の記憶装置２３に記憶される。  
次に、標準コンデンサ９を利用して、上部コンデンサ３単体の静電容量を校正する。上部コンデンサ３単体の静電容量を校正するには、第１の実施形態のような中間電位金属板２の接地は行わずに、前述したコンデンサ校正用回路の高圧シールド４と中間電位金属板２とを短絡をなくし、上部コンデンサ３の高圧側端子３ａと対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ２４）。
【００５１】
この印加した状態で、校正装置２０の電圧演算部２２は、標準コンデンサ９に流れる充電電流と上部コンデンサ３に流れる充電電流との相関を電流比較器５ａから得て、標準コンデンサ９の既知の静電容量の校正値と電流比較器５ａにより得た標準コンデンサ９に流れる電流の測定値をもとに標準コンデンサ９および上部コンデンサ３の並列回路の印加電圧を演算できる。
【００５２】
そして、静電容量校正部２１は、この演算した印加電圧の値と、電流比較器５ａにより得た上部コンデンサ３に流れる電流の測定値とをもとに、上部コンデンサ３単体の静電容量を校正する（ステップＳ２５）。この校正した静電容量の値は校正装置２０の記憶装置２３に記憶される。  
次に、上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を校正する。合成静電容量を校正するには、標準コンデンサ９を接続したままで、上部コンデンサ３の低圧側端子３ｂに電流比較器５ｂの入力端子の片方を接続し、電流比較器５ｂの接地端子を中間電位金属板２に接続し、また、電流比較器５ｂの他方の入力端子を下部コンデンサ１の高圧側端子１ａに接続する。
【００５３】
そして、下部コンデンサ１の低圧側端子１ｂと対地間に校正用測定器６を接続し、上部コンデンサ３、標準コンデンサ９および下部コンデンサ１に所要の電流が流れるように上部コンデンサ３の高圧側端子３ａと対地間に交流高電圧源７より交流高電圧を印加する。
【００５４】
この状態で上部コンデンサ３と下部コンデンサ１とに接続された電流比較器５ｂの出力から、校正装置２０は、上部コンデンサ３および標準コンデンサ９の並列回路に流れる電流と下部コンデンサ１に流れる電流の相関を得る（ステップＳ２６）。
【００５５】
校正装置２０の電圧演算部２２は、前述した相関、校正用測定器６による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される上部コンデンサ３単体の静電容量の校正値とをもとに、上部コンデンサ３の印加電圧のベクトルを演算する（ステップＳ２７）。これにより、校正装置２０は、下部コンデンサ１に流れ込んだ電流と上部コンデンサ３に印加された電圧との相関を得る。
【００５６】
次に、校正装置２０の電圧演算部２２は、上部コンデンサ３に流れる電流と下部コンデンサ１に流れる電流との相関、校正用測定器６による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される下部コンデンサ１単体の静電容量の校正値をもとに、下部コンデンサ１の印加電圧のベクトルを演算する（ステップＳ２８）。
【００５７】
そして、校正装置２０の電圧演算部２２は、演算済みの上部コンデンサ３の印加電圧のベクトルと下部コンデンサ１の印加電圧のベクトルとのベクトル和を上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧として演算する（ステップＳ２９）。
【００５８】
すると、校正装置２０の静電容量校正部２１は、上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧と校正用測定器６による下部コンデンサ１に流れる電流の測定値との相関を得て（ステップＳ３０）、この相関をもとに、下部コンデンサ１に流れた電流に対する合成静電容量、つまり上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を演算する（ステップＳ３１）。
【００５９】
このように、静電容量が既知の標準コンデンサを上部コンデンサと並列に接続すれば、上部コンデンサ単体の静電容量を校正する際に、上部コンデンサを接地しないで、標準コンデンサの静電容量の校正値を用いて交流高電圧を印加した場合における上部コンデンサの印加電圧が判明するので、上部コンデンサ側の中間電位金属板を接地せずに上部コンデンサ３単体の静電容量の校正作業を行うことができる。よって、中間電位金属板を接地することによる上部コンデンサ３の対地ストレー容量の変化および対地電位分布の変化を伴わずに、上部コンデンサおよび下部コンデンサを積層した回路の合成静電容量を校正できるため、第１の実施形態と比較して、合成静電容量の校正の精度を向上させることができる。また、静電容量が校正された高圧コンデンサを更に積層すればＵＨＶ（超々高電圧）クラスのコンデンサでも校正精度を向上させることが可能となる。
【００６０】
（第３の実施形態）
次に、第３の実施形態について説明する。  
図５は、第３の実施形態におけるコンデンサ校正用回路の一例を示す図である。  
本実施形態では、コンデンサ校正用回路は、第１の実施形態で説明した下部コンデンサ１、中間電位金属板２、上部コンデンサ３、高圧シールド４、電流比較器５、交流高電圧源７を有する他、中間電位金属板２の周囲に大型の中間シールド２ａを設け、一切の気中コロナ(corona)を発生させないようになっている。  
また、本実施形態では、第１の実施形態で説明した校正用測定器６や分圧器１０を設ける代わりに、下部コンデンサ１の低圧側端子１ｂが電流計１１を介して接地されている。
【００６１】
次に、第３の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順について説明する。図６は、第３の実施形態におけるコンデンサ校正用回路によるコンデンサの合成静電容量の校正の手順の一例を示すフローチャートである。  
本実施形態では、下部コンデンサ１単体の静電容量と上部コンデンサ３単体の静電容量が校正されていることを前提とし、その校正の手順は特に限定されない。  
次に、上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を校正する。合成静電容量を校正するには、図５に示すように、上部コンデンサ３の低圧側端子３ｂに電流比較器５の入力端子の片方を接続し、電流比較器５の接地端子を中間電位金属板２に接続し、また、電流比較器５の他方の入力端子を下部コンデンサ１の高圧側端子１ａに接続する。
【００６２】
そして、下部コンデンサ１の低圧側端子１ｂと対地間に電流計１１を接続し、上部コンデンサ３や下部コンデンサ１に所要の電流が流れるよう上部コンデンサ３の高圧側端子３ａと対地間に交流高電圧源７より交流高電圧を印加する（ステップＳ４１）。
【００６３】
この状態で上部コンデンサ３と下部コンデンサ１とに接続された電流比較器５の出力から、校正装置２０は、上部コンデンサ３と下部コンデンサ１に流れる電流の相関を得る（ステップＳ４２）。  
両者の差はストレー容量８を流れる電流であり、ｔａｎδは限りなく０に近い。
【００６４】
校正装置２０の電圧演算部２２は、前述した相関、電流計１１による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される上部コンデンサ３単体の静電容量の校正値とをもとに、上部コンデンサ３の印加電圧のベクトルを演算する（ステップＳ４３）。これにより、校正装置２０は、下部コンデンサ１に流れ込んだ電流と上部コンデンサ３に印加された電圧との相関を得る。
【００６５】
校正装置２０の電圧演算部２２は、上部コンデンサ３に流れる電流と下部コンデンサ１に流れる電流との相関、電流計１１による下部コンデンサ１の電流の測定値、記憶装置２３に記憶される下部コンデンサ１単体の静電容量の校正値をもとに、下部コンデンサ１の印加電圧のベクトルを演算する（ステップＳ４４）。
【００６６】
そして、校正装置２０の電圧演算部２２は、演算済みの上部コンデンサ３の印加電圧のベクトルと下部コンデンサ１の印加電圧のベクトルとのベクトル和を上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧として演算する（ステップＳ４５）。
【００６７】
すると、校正装置２０の静電容量校正部２１は、上部コンデンサ３と下部コンデンサ１とを積層した回路の全体の交流高電圧と電流計１１による下部コンデンサ１に流れる電流の測定値との相関を得て（ステップＳ４６）、この相関をもとに、下部コンデンサ１に流れた電流に対する合成静電容量、つまり上部コンデンサ３と下部コンデンサ１とを積層した回路の合成静電容量を演算する（ステップＳ４７）。
【００６８】
このような構成とすれば、第１の実施形態のように、校正用測定器６や分圧器１０を設ける必要なしに合成静電容量が校正可能となる。また、下部コンデンサ１を電流計１１を介して直接接地するので、校正の精度も確保される。
【００６９】
これらの各実施形態によれば、複数のコンデンサを積層した状態での合成静電容量を精度よく校正することが可能になるコンデンサ校正用回路を提供することができる。  
発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７０】
１…下部コンデンサ、１ａ…下部コンデンサ高圧側端子、１ｂ…下部コンデンサ低圧側端子、２…中間電位金属板、２ａ…中間シールド、３…上部コンデンサ、３ａ…上部コンデンサ高圧側端子、３ｂ…上部コンデンサ低圧側端子、３ｃ…上部コンデンサ接地端子、４…高圧シールド、５，５ａ，５ｂ…電流比較器、６…校正用測定器、７…交流高電圧源、８…ストレー容量、９…標準コンデンサ、９ｂ…標準コンデンサ低圧側端子、１０…分圧器、１１…電流計、２０…校正装置、２１…静電容量校正部、２２…電圧演算部、２３…記憶装置。
【図１】
0005972600.tif 000002
【図２】
0005972600.tif 000003
【図３】
0005972600.tif 000004
【図４】
0005972600.tif 000005
【図５】
0005972600.tif 000006
【図６】
0005972600.tif 000007