(57)【特許請求の範囲】
【請求項１】
磁気記録システムであって、
磁気記憶媒体から取り出されたアナログ信号を受信するように動作可能なアナログ入力のアレイと、
前記アナログ信号を結合して、直交振幅変調信号を得るように動作可能な直交振幅変調器と、
前記アレイの各チャネルに対応する前記直交振幅変調信号から複数の復調信号を得るように動作可能な直交振幅復調器と、
前記複数の復調信号をフィルタリングして等化出力を得るように動作可能な連結等化器と、
を備える、磁気記録システム。
【請求項２】
前記直交振幅変調器は、前記直交振幅変調信号に前記アナログ信号とともにキャリア信号を含めるように動作可能である、請求項１に記載のシステム。
【請求項３】
前記キャリア信号を抽出するとともに前記直交振幅変調信号を前記抽出されたキャリア信号に同期させるように動作可能なキャリアシンクロナイザーを更に備える、請求項２に記載のシステム。
【請求項４】
前記キャリアシンクロナイザーは、前記直交振幅変調信号の同様の位相のサンプルを平均することによって前記直交振幅変調信号から前記キャリア信号を回復するように動作可能なキャリア抽出器と、前記キャリア信号を前記直交振幅変調信号から減算するように動作可能な減算器回路と、前記キャリア信号の位相オフセットを推定するように動作可能な位相推定器と、前記キャリア信号の前記位相オフセットを前記直交振幅変調信号から解消するように動作可能な位相シフターとを備える、請求項３に記載のシステム。
【請求項５】
前記直交振幅変調信号を送信するように動作可能な柔軟なケーブルを更に備える、請求項１に記載のシステム。
【請求項６】
前記直交振幅変調器は、
前記アナログ入力のうちの第１のものに同相キャリア信号を乗算して第１の変調信号を得るように動作可能な第１の乗算器と、
前記アナログ入力のうちの第２のものに直交キャリア信号を乗算して第２の変調信号を得るように動作可能な第２の乗算器であって、前記同相キャリア信号及び前記直交キャリア信号は、９０度の位相オフセットを有する同じアナログ信号を含む、第２の乗算器と、
前記第１の変調信号及び前記第２の変調信号を結合して前記直交振幅変調信号を得るように動作可能な加算器回路と、
を備える、請求項１に記載のシステム。
【請求項７】
前記加算器回路は、前記同相キャリア信号を前記直交振幅変調信号に結合するように更に動作可能である、請求項６に記載のシステム。
【請求項８】
前記直交振幅復調器は、
前記直交振幅変調信号に同相キャリア信号を乗算して第１の復調信号を得るように動作可能な第１の乗算器と、
前記第１の復調信号をフィルタリングして第１のフィルタリングされた信号を得るように動作可能な第１のローパスフィルターと、
前記直交振幅変調信号に直交キャリア信号を乗算して第２の復調信号を得るように動作可能な第２の乗算器であって、前記同相キャリア信号及び前記直交キャリア信号は、９０度の位相オフセットを有する同じ信号を含む、第２の乗算器と、
前記第２の復調信号をフィルタリングして第２のフィルタリングされた信号を得るように動作可能な第２のローパスフィルターと、
を備える、請求項１に記載のシステム。
【請求項９】
請求項８に記載のシステムであって、前記直交振幅復調器は、デジタル復調器を含み、前記同相キャリア信号及び前記直交キャリア信号は、デジタル信号を含み、該システムは、前記直交振幅変調信号をサンプリングしてデジタル直交振幅変調信号を得るように動作可能なアナログ／デジタル変換器を更に備え、前記直交振幅復調器は、前記デジタル直交振幅変調信号に対して動作する、システム。
【請求項１０】
前記直交振幅復調器は、前記第１のフィルタリングされた信号をダウンサンプリングするように動作可能な第１のダウンサンプラーと、前記第２のフィルタリングされた信号をダウンサンプリングするように動作可能な第２のダウンサンプラーとを更に備える、請求項９に記載のシステム。
【請求項１１】
請求項８に記載のシステムであって、前記直交振幅復調器は、アナログ復調器を含み、前記同相キャリア信号及び前記直交キャリア信号は、アナログ信号を含み、該システムは、前記第１のフィルタリングされた信号及び前記第２のフィルタリングされた信号をサンプリングするように動作可能な複数のアナログ／デジタル変換器を更に備える、システム。
【請求項１２】
前記アナログ信号から得られた信号を減衰するように動作可能な信号減衰器を更に備える、請求項１に記載のシステム。
【請求項１３】
前記直交振幅変調信号を生成するのに用いられるキャリア信号のタイミング情報を回復するように動作可能なキャリアシンクロナイザーを更に備え、前記キャリア信号は、前記直交振幅変調器によって前記直交振幅変調信号に含まれない、請求項１に記載のシステム。
【請求項１４】
磁気記憶システム内のアレイリーダーヘッドアセンブリを該磁気記憶システム内の読み出しチャネルに接続する方法であって、
アナログ信号のアレイを含む直交振幅変調信号を前記アレイリーダーヘッドアセンブリから得るように動作可能な直交振幅変調器を前記アレイリーダーヘッドアセンブリに設けることと、
前記アレイリーダーヘッドアセンブリ内の前記直交振幅変調器を柔軟なケーブル対によって前記読み出しチャネルに接続することと、
前記アレイの各要素に対応する前記直交振幅変調信号から複数の復調信号を得るように動作可能な直交振幅復調器を前記読み出しチャネルに設けることと、
前記複数の復調信号をフィルタリングして等化出力を得るように動作可能な連結等化器を前記読み出しチャネルに設けることと、
を含む方法。
【請求項１５】
前記直交振幅変調器は、キャリア信号の異なる位相オフセットのものを用いて前記アナログ信号のアレイを変調して変調信号を得るとともに、該変調信号及び前記キャリア信号の前記異なる位相オフセットのもののうちの１つを前記直交振幅変調信号に結合するように動作可能である、請求項１４に記載の方法。
【請求項１６】
前記直交振幅変調信号から前記キャリア信号を回復し、前記直交振幅変調信号から前記キャリア信号を減算し、前記キャリア信号の位相オフセットを推定し、前記直交振幅変調信号から前記キャリア信号の前記位相オフセットを解消するように動作可能なキャリアシンクロナイザーを設けることを更に含む、請求項１５に記載の方法。
【請求項１７】
前記キャリアシンクロナイザーは、規則的な間隔で捕捉された前記直交振幅変調信号の同様の位相のサンプルを平均することによって、前記キャリア信号を回復するように動作可能である、請求項１６に記載の方法。
【請求項１８】
前記直交振幅変調信号をサンプリングしてサンプリングされた直交振幅変調信号を得るように動作可能なアナログ／デジタル変換器を設けることを更に含み、前記直交振幅復調器は、前記サンプリングされた直交振幅変調信号から得られた信号を復調するように動作可能である、請求項１４に記載の方法。
【請求項１９】
前記直交振幅復調器は、前記複数の復調信号をローパスフィルタリング及びダウンサンプリングするように更に動作可能なデジタル復調器を含む、請求項１４に記載の方法。
【請求項２０】
記憶媒体と、
前記記憶媒体に対して配置され、前記記憶媒体上の情報に対応するアナログ信号のアレイを提供するように動作可能なアレイリーダーヘッドアセンブリと、
前記アナログ信号のアレイを増幅するように動作可能な前置増幅器と、
前記アナログ信号を結合して直交振幅変調信号を得るように動作可能な直交振幅変調器と、
前記直交振幅変調信号を前記アレイリーダーヘッドアセンブリから読み出しチャネル回路に伝送するように動作可能な柔軟なケーブル
を備える記憶システムであって、
前記読み出しチャネル回路は、
前記直交振幅変調信号のアナログ等化を実行して、制限された帯域幅の影響を低減するように動作可能なアナログフロントエンド回路と、
前記アレイの各チャネルに対応する前記直交振幅変調信号から複数の復調信号を得るように動作可能な直交振幅復調器と、
前記複数の復調信号をフィルタリングして等化出力を得るように動作可能な連結等化器と、
を備えることからなる、記憶システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の様々な実施形態は、データを処理するシステム及び方法を提供し、より詳細には、磁気記録システムにおいてアレイリーダーからの信号を多重化するシステム及び方法を提供する。
【０００２】
［関連出願の相互参照］
本出願は、Mathew他によって２０１３年８月３０に出願された「Array-ReaderBased Magnetic RecordingSystems With Quadrature Amplitude Modulation」という発明の名称の米国仮特許出願第６１／８７２，１６１号の優先権及び２０１３年１０月８日に出願された米国特許願第１４／０４８８９７号の優先権を主張する。この米国特特許出願の全内容は、全ての目的において、引用することによって本明細書の一部をなすものとする。
【背景技術】
【０００３】
通常の磁気記憶システムでは、デジタルデータが、記憶媒体に沿った一連の同心円状のトラックに記憶される。記憶媒体が回転された際に、選択されたロケーションにおいて媒体の上方に読み出し／書き込みヘッドアセンブリを位置決めし、その後、変調された電流をヘッドアセンブリに通電して、対応する磁束パターンが記憶媒体内に誘導されるようにすることによって、データが媒体に書き込まれる。記憶されたデータを取り出すには、記憶媒体が回転された際に、ヘッドアセンブリがトラックの上方に再度位置決めされる。この位置において、前に記憶された磁束パターンが、前に記録されたデジタルデータに変換することができる電流をヘッドアセンブリ内に誘導する。
【０００４】
【特許文献１】米国特許第7,502,189号明細書
【特許文献２】米国特許第7,133,228号明細書
【特許文献３】米国特許第7,308,061号明細書
【発明の概要】
【０００５】
本発明の幾つかの実施形態は、磁気記録システムであって、磁気記憶媒体から取り出されたアナログ信号を受信するように動作可能なアナログ入力のアレイと、アナログ信号を結合して、直交振幅変調信号を得るように動作可能な直交振幅変調器と、アレイの各チャネルに対応する直交振幅変調信号から複数の復調信号を得るように動作可能な直交振幅復調器と、複数の復調信号をフィルタリングして等化出力を得るように動作可能な連結等化器と、を備える磁気記録システムを提供する。
【０００６】
この概要は、本発明による幾つかの実施形態の一般的な概略のみを提供する。他の多くの本発明の実施形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付図面からより十分に明らかになる。
【０００７】
本明細書の残りの部分で説明する図面を参照することにより、本発明の様々な実施形態の更なる理解を実現することができる。図面において、同様の参照符号を幾つかの図面の全てにわたって類似の構成要素を指すのに用いることができる。場合によっては、小文字からなるサブラベルが、複数の同様の構成要素のうちの１つを示すために参照符号に関連付けられている。存在するサブラベルを指定することなく参照符号が参照されるとき、全てのそのような複数の同様の構成要素を参照することが意図されている。
【図面の簡単な説明】
【０００８】
【図１】本発明の幾つかの実施形態による直交振幅変調及び復調を有するアレイリーダーを備える磁気記憶システムを示す図である。
【図２】本発明の幾つかの実施形態による直交振幅変調及びデジタル復調器を有するアレイリーダー磁気記録システムを示す図である。
【図３】本発明の幾つかの実施形態による直交振幅変調及びアナログ復調器を有するアレイリーダー磁気記録システムを示す図である。
【図４】図４Ａは、本発明の幾つかの実施形態による直交振幅変調を有する前置増幅器を示す図である。図４Ｂは、本発明の幾つかの実施形態による直交振幅変調によって多重化された複数のリーダーチャネルの周波数領域チャートである。
【図５】本発明の幾つかの実施形態による直交振幅復調器を有する読み出しチャネルを示す図である。
【図６】本発明の幾つかの実施形態によるキャリアシンクロナイザーを示す図である。
【図７】本発明の幾つかの実施形態による直交振幅復調器を示す図である。
【図８】本発明の幾つかの実施形態による磁気記録システムにおけるアレイリーダーからデータを送信する動作の流れ図である。
【発明を実施するための形態】
【０００９】
本発明の実施形態は、直交振幅変調（ＱＡＭ）を用いて磁気記録システム内のアレイリーダーからの信号を多重化するシステム及び方法に関する。アレイリーダーには、読み出しヘッドのアレイが設けられ、複数のデータストリームが得られる。これらの複数のデータストリームは、幾つかの実施形態では、例えば、トラック中心から複数のオフセットにおいてデータトラックを読み出すことによってトラック間干渉を削減して、雑音補償を改善するのに用いることもできるし、複数のトラック上に書き込まれたデータビットを読み出すことによってスループットを向上させるのに用いることもできる。幾つかの実施形態では、アレイリーダーは、異なるロケーションにおいて複数の読み出しヘッドを用いて特定のデータトラックを同時に読み出す。データは、読み出し／書き込みヘッドに接続された前置増幅器によって最初に処理され、次に、回路を備える読み出しチャネルによって処理される。この回路は、アナログフロントエンド回路、アナログ／デジタル変換器回路、等化器回路、及びデータ検出器回路等を含むが、これらに限定されるものではない。読み出しヘッドは、磁気記録システムにおいて記憶媒体の上方を移動されるので、前置増幅器は、柔軟なケーブル又はフレックスケーブルによって読み出しチャネルに接続されている。アレイリーダー出力の各チャネルは、増幅、バイアス、及びフィルタリング等であるがこれらに限定されない機能を実行する、読み出しチャネル内の別々のアナログフロントエンド回路によって処理される。データは、アレイリーダーの出力を連結等化したものにデータ検出アルゴリズムを適用することによって回復される。ここで、連結等化器は、多入力単一出力フィルター又は多入力多出力フィルターである。アレイ内に２つの読み出しヘッドを用いる場合、読み出しチャネルは、２つのアナログフロントエンド回路を読み出しチャネルに備え、これによって、本明細書において開示される直交振幅変調を用いてアレイリーダー信号を結合しない場合、前置増幅器から読み出しチャネルに信号を配信するのに２つのフレックスケーブル対が必要となる。
【００１０】
幾つかの実施形態では、直交振幅変調を有するアレイリーダーベースの磁気記憶システムは、前置増幅器の内部で、信号の２つのチャネルを結合して、前置増幅器内に２倍の帯域幅を有する１つのチャネルにし、それによって、フレックスケーブル及びアナログ回路部を節減する。記憶システムは、１つのフレックスケーブル対を用いて、信号を前置増幅器から読み出しチャネルに配信する。幾つかの実施形態では、読み出しチャネルは、１つの高帯域幅アナログフロントエンド及び１つの高速アナログ／デジタル変換器を備える。幾つかの実施形態では、復調は、アナログ領域において実行され、読み出しチャネルは、２つの通常速度のアナログ／デジタル変換器を備える。幾つかの実施形態では、直交振幅変調は、依然として２つ以上のフレックスケーブル対を備えるが、フレックスケーブルの数を削減するのに用いられる。
【００１１】
図１を参照すると、本発明の幾つかの実施形態による、直交振幅変調及び復調を有するアレイリーダーベースの磁気記憶システム１００が示されている。記憶システム１００は、直交振幅復調を有する読み出しチャネル回路１０２を備える。記憶システム１００は、例えば、ハードディスクドライブとすることができる。記憶システム１００は、前置増幅器１０４、インターフェースコントローラー１０６、ハードディスクコントローラー１１０、モーターコントローラー１１２、スピンドルモーター１１４、ディスクプラッター１１６、及びアレイリーダーを有する読み出し／書き込みヘッドアセンブリ１２０も備える。インターフェースコントローラー１０６は、ディスクプラッター１１６への／からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター１１６上のデータは、読み出し／書き込みヘッドアセンブリ１２０がディスクプラッター１１６の上方に適切に位置決めされたときにアセンブリによって検出することができる磁気信号群からなる。１つの実施形態では、ディスクプラッター１１６は、長手記録方式又は垂直記録方式のいずれかに従って記録された磁気信号含む。
【００１２】
通常の読み出し動作では、読み出し／書き込みヘッドアセンブリ１２０は、モーターコントローラー１１２によってディスクプラッター１１６上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー１１２は、ハードディスクコントローラー１１０の指示の下、ディスクプラッター１１６上の適切なデータトラックに読み出し／書き込みヘッドアセンブリ１２０を移動させることによって、ディスクプラッター１１６に対して読み出し／書き込みヘッドアセンブリ１２０内のアレイリーダーを位置決めするとともにスピンドルモーター１１４を駆動する。スピンドルモーター１１４は、決定されたスピン速度（ＲＰＭ）でディスクプラッター１１６をスピンさせる。読み出し／書き込みヘッドアセンブリ１２０が適切なデータトラックに隣接して位置決めされると、ディスクプラッター１１６がスピンドルモーター１１４によって回転されるにつれて、ディスクプラッター１１６上のデータを表す磁気信号が読み出し／書き込みヘッドアセンブリ１２０によって検知される。この検知された磁気信号は、ディスクプラッター１１６上の磁気データを表す連続した微小アナログ信号として提供される。これらの微小アナログ信号は、読み出し／書き込みヘッドアセンブリ内の前置増幅器１０４によって処理され、直交振幅変調を用いて結合され、次に、読み出し／書き込みヘッドアセンブリ１２０からフレックスケーブルを介して読み出しチャネル回路１０２に転送される。前置増幅器１０４は、２つのチャネルのそれぞれに対してディスクプラッター１１６からアクセスされた微小アナログ信号を増幅するように動作可能である。次に、読み出しチャネル回路１０２が、受信されたアナログ信号を復調、復号化及びデジタル化して、ディスクプラッター１１６に本来書き込まれた情報を再生する。このデータは、読み出しデータ１２２として受信回路に提供される。直交振幅変調を用いて結合された信号は、図２〜図７に関する以下の開示に沿って実施することができる。幾つかの実施形態では、データ処理は、図８に関して以下に開示される流れ図に沿って実行される。
【００１３】
図２を参照すると、本発明の幾つかの実施形態による、直交振幅変調器２００及びデジタル直交振幅復調器２０２を有するアレイリーダー磁気記録システムが示されている。２つの読み出しヘッドを有するアレイリーダーからの一対のアナログ入力２０４、２０６がアレイリーダー前置増幅器２２６内の前置増幅器２１４、２１６に提供され、増幅されたアナログ信号２３０、２３２が得られる。幾つかの実施形態では、前置増幅器２１４、２１６のそれぞれは、その関連付けられたアナログ入力２０４、２０６の特性と、アナログ入力が取得されるアレイリーダー内のリーダーの特性とに適合している。２つのチャネルのそれぞれは、ＢＨｚの帯域幅をそれぞれ有し、前置増幅器２１４、２１６のそれぞれは、少なくともＢＨｚの帯域幅を有する。前置増幅器２１４、２１６は、当該技術分野において知られているか、又はアナログ信号を増幅することが可能な今後開発され得る任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な増幅器回路を認識するであろう。
【００１４】
前置増幅器２１４、２１６からの増幅されたアナログ信号２３０、２３２は、アレイリーダー前置増幅器２２６内の直交振幅変調器２００に提供される。幾つかの実施形態では、直交振幅変調器２００は、２つのチャネルによるキャリア信号の直交振幅変調によって、それらの２つのチャネルを結合して１つのチャネルにする。幾つかの実施形態では、正弦波キャリア信号が、一方のリーダーからの信号によって振幅変調され、キャリア信号を９０度位相シフトしたものが、他方のリーダーからの信号によって振幅変調され、変調出力が、直交振幅変調信号２４０に結合される。幾つかの実施形態では、キャリア信号も、直交振幅変調信号に結合されて、復調器にキャリア位相情報が提供される。
【００１５】
結果として得られた直交振幅変調信号２４０は、２ＢＨｚの帯域幅を有する。ここで、Ｂは、アレイリーダーからの単一のチャネルの帯域幅である。直交振幅変調信号２４０は、フレックスケーブル（又は他の任意の好適な接続）上を読み出しチャネル２４２に送信される。直交振幅変調信号２４０は、少なくとも２ＢＨｚの帯域幅を有するアナログ回路であるアナログフロントエンド回路２４４において処理される。アナログフロントエンド回路２４４は、アナログ信号２４０の増幅、バイアス、及びフィルタリング等であるがこれらに限定されない機能を実行して、処理されたアナログ信号２４６を得る。アナログフロントエンド回路２４４は、等化及び値検出等のサンプリング及び更なる処理の前にアナログ信号を処理する、当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログフロントエンド回路を認識するであろう。
【００１６】
処理されたアナログ信号２４６は、アナログ／デジタル変換器（ＡＤＣ）２４８に提供され、このアナログ／デジタル変換器は、処理されたアナログ信号２４６をサンプリングして、デジタルデータサンプル２５０のストリームを得る。アナログ／デジタル変換器２４８は、１つのチャネルに必要とされるサンプリングレートの少なくとも２倍のサンプリングレートを有する少なくとも約２ＢＨｚの帯域幅を有する。例えば、幾つかの実施形態では、単一のチャネルのサンプリングレートは２Ｂサンプル／秒であり、アナログ／デジタル変換器２４８は、２つの結合されたチャネルをサポートするために４Ｂサンプル／秒のサンプリングレートを有する。アナログ／デジタル変換器２４８は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログ／デジタル変換器回路を認識するであろう。したがって、読み出しチャネル２４２内のアナログ回路２５２は、２チャネル直交振幅変調信号２４０を処理するのに適合した高速高帯域幅のアナログ回路である。
【００１７】
データサンプル２５０は、デジタル直交振幅復調器２０２に提供され、このデジタル直交振幅復調器は、データサンプル２５０の信号を、それぞれ２Ｂサンプル／秒のレートを有する２つの個別のデータチャネル２５４、２５６に分離するように動作する。各データチャネルは、アナログ入力２０４、２０６のうちの一方に対応する。２つのデータチャネル２５４、２５６は、連結等化器２６４に提供され、この連結等化器は、２つのデータチャネル２５４、２５６を等化又はフィルタリングする。幾つかの実施形態では、連結等化器２６４は、デジタル有限インパルス応答フィルタリングを２つのデータチャネル２５４、２５６に適用して、２つのデータチャネル２５４、２５６に基づくデータトラックの等化データサンプル２６６を得る。したがって、連結等化器２６４は、アレイリーダーからの複数のチャネルにおける情報に基づいて、データトラックの信号対雑音比を高める。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な等化器回路を認識するであろう。その後、等化データサンプル２６６を、ビタビアルゴリズム検出器又は最大事後検出器等の任意の好適な方法で処理して、等化データサンプル２６６内の値を識別することができる。アレイリーダーが、信号２０４、２０６が媒体１１６上の２つのトラックのリードバックから生じるように構成されている場合、連結等化器２６４は、媒体１１６上の２つのトラックからのデータビットの検出を容易にするように２つの出力信号ストリームになるよう構成することができる。
【００１８】
図３を参照すると、本発明の幾つかの実施形態による、直交振幅変調器３００及びアナログ直交振幅復調器３７０を有するアレイリーダー磁気記録システムが示されている。この実施形態では、アナログ直交振幅復調器３７０が、読み出しチャネル３９８のアナログ回路３６８において復調を実行し、２つのアナログ／デジタル変換器３８２、３８４が設けられている。各アナログ／デジタル変換器は、２Ｂのサンプリングレートと、少なくとも復調信号をサポートするのに十分な高さの帯域幅とを有する。
【００１９】
アレイリーダーからの２つのアナログ入力３０４、３０６は、アレイリーダー前置増幅器３２６内の前置増幅器３１４、３１６に提供され、増幅されたアナログ信号３３０、３３２が得られる。幾つかの実施形態では、前置増幅器３１４、３１６のそれぞれは、その関連付けられたアナログ入力３０４、３０６の特性と、アナログ入力が取得されるアレイリーダー内のリーダーの特性とに適合している。２つのチャネルのそれぞれは、ＢＨｚの帯域幅をそれぞれ有し、前置増幅器３１４、３１６のそれぞれは、少なくともＢＨｚの帯域幅を有する。前置増幅器３１４、３１６は、当該技術分野において知られているか、又はアナログ信号を増幅することが可能な今後開発され得る任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な増幅器回路を認識するであろう。
【００２０】
前置増幅器３１４、３１６からの増幅されたアナログ信号３３０、３３２は、アレイリーダー前置増幅器３２６内の直交振幅変調器３００に提供される。幾つかの実施形態では、直交振幅変調器３００は、２つのチャネルによるキャリア信号の直交振幅変調によって、それらの２つのチャネルを結合して１つのチャネルにする。幾つかの実施形態では、正弦波キャリア信号が、一方のリーダーからの信号によって振幅変調され、キャリア信号を９０度位相シフトしたものが、他方のリーダーからの信号によって振幅変調され、変調出力が、直交振幅変調信号３４０に結合される。幾つかの実施形態では、キャリア信号も、直交振幅変調信号に結合されて、復調器にキャリア位相情報が提供される。
【００２１】
アナログ信号３４０は、少なくとも２ＢＨｚの帯域幅を有するアナログ回路であるアナログフロントエンド回路３４４において処理される。アナログフロントエンド回路３４４は、アナログ信号３４０の増幅、バイアス、及びフィルタリング等であるがこれらに限定されない機能を実行して、処理されたアナログ信号３４６を得る。アナログフロントエンド回路３４４は、サンプリング及び等化及び値検出等の更なる処理の前にアナログ信号を処理する、当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログフロントエンド回路を認識するであろう。
【００２２】
処理されたアナログ信号３４６は、アナログ直交振幅復調器３７０に提供され、このアナログ直交振幅復調器３７０は、処理されたアナログ信号３４６の信号を、それぞれＢＨｚの帯域幅を有する２つの個別のデータチャネル３７２、３７４に分離するように動作する。各データチャネルは、アナログ入力３０４、３０６のうちの一方に対応する。２つのアナログ信号３７２、３７４は、アナログ／デジタル変換器（ＡＤＣ）３８２、３８４にそれぞれ提供され、これらのアナログ／デジタル変換器は、２つのアナログ信号３７２、３７４をサンプリングして、デジタルデータサンプルの２つのストリーム３９１、３９２を得る。アナログ／デジタル変換器３８２、３８４はそれぞれ、２Ｂサンプル／秒のサンプリングレートとともに少なくとも約ＢＨｚの帯域幅を有する。アナログ／デジタル変換器３８２、３８４は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な、当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログ／デジタル変換器回路を認識するであろう。したがって、読み出しチャネル３９８内のアナログフロントエンド回路３４４は、２チャネルアナログ信号３４０を処理するのに適合した高帯域幅の回路であるのに対して、アナログ／デジタル変換器３８２、３８４は、それよりも低帯域幅の回路である。
【００２３】
デジタルデータサンプルの２つのストリーム３９１、３９２は、連結等化器３９６に提供され、この連結等化器は、デジタルデータサンプルの２つのストリーム３９１、３９２を等化又はフィルタリングする。幾つかの実施形態では、連結等化器３９６は、デジタル有限インパルス応答フィルタリングをデジタルデータサンプルの２つのストリーム３９１、３９２を適用して、データトラックの等化データサンプル３９７を回復する。したがって、連結等化器３９６は、アレイリーダーからの複数のチャネルにおける情報に基づいて、データトラックの信号対雑音比を高める。その後、等化データサンプル３９７を、ビタビアルゴリズム検出器又は最大事後検出器等の任意の好適な方法で処理して、等化データサンプル３９７内の値を識別することができる。幾つかの実施形態では、連結等化器３９６の出力は、記憶媒体上の２つのトラックからのデータビットの検出を容易にするようにデジタルサンプルの２つのストリームからなる。
【００２４】
図４Ａを参照すると、本発明の幾つかの実施形態による、２つのチャネル前置増幅器４０４、４２４を有するアレイリーダー前置増幅器４３８内に統合された直交振幅変調器４００が示されている。直交振幅変調器４００は、幾つかの実施形態では、図２の直交振幅変調器２００の代わりに用いることができる。
【００２５】
アレイリーダーからの２つのアナログ入力４０２、４２２は、アレイリーダー前置増幅器４３８内の前置増幅器４０４、４２４に提供され、増幅されたアナログ信号４０６、４２６が得られる。幾つかの実施形態では、前置増幅器４０４、４２４のそれぞれは、その関連付けられたアナログ入力４０２、４２２の特性と、アナログ入力が取得されるアレイリーダー内のリーダーの特性とに適合している。２つのチャネルのそれぞれは、ＢＨｚの帯域幅をそれぞれ有し、前置増幅器４０４、４２４のそれぞれは、少なくともＢＨｚの帯域幅を有する。前置増幅器４０４、４２４は、当該技術分野において知られているか、又はアナログ信号を増幅することが可能な今後開発され得る任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な増幅器回路を認識するであろう。
【００２６】
前置増幅器４０４、４２４からの増幅されたアナログ信号４０６、４２６は、アレイリーダー前置増幅器４３８内の直交振幅変調器４００に提供される。増幅された各アナログ信号４０６、４２６は、キャリア信号４０８、４２８を振幅変調するのに用いられる。幾つかの実施形態では２ｃｏｓ［２πＢｔ］として表されるキャリア信号４０８と、キャリア信号４２８、すなわち２ｓｉｎ［２πＢｔ］とは、同じ周波数Ｂではあるが、９０度の位相差を有するアナログキャリア信号である。増幅されたアナログ信号４０６には、乗算器４１０においてキャリア信号４０８が乗算され、変調信号又は変調チャネル１  ４１２が得られる。増幅されたアナログ信号４２６には、乗算器４３０においてキャリア信号４２８が乗算され、変調チャネル２  ４３２が得られる。キャリア信号４０８、４２８は、周波数シンクロナイザー等であるがこれに限定されない任意の好適な方法で生成することができ、乗算器４１０、４３０は、時変アナログ信号を乗算することが可能な当該技術分野において知られている任意の好適な回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な信号発生器及び乗算器回路を認識するであろう。
【００２７】
変調チャネル４１２、４３２は、加算器４３４において互いに及びキャリア信号４０８と結合されて、結合アナログ信号４３６が得られる。この場合も、キャリアについての位相情報を提供して受信機におけるコヒーレント復調を容易にするように、キャリア信号４０８が結合アナログ信号４３６に加えられる。キャリア信号４０８の振幅は、特定のシステムの所望の性能バランスを得る点に設定され、アナログフロントエンド回路において信号対雑音比をあまり劣化させない小さな振幅であって、受信機においてコヒーレントキャリア信号を抽出するレイテンシーを削減するより大きな振幅を有する。結合アナログ信号４３６の帯域幅は約２ＢＨｚである。ここで、Ｂは単一のチャネルの帯域幅である。加算器４３４は、アナログ信号を結合して、全ての入力からの情報を含む単一のアナログ出力を生成することが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な加算器回路を認識するであろう。
【００２８】
結合アナログ信号４３６は、任意の好適な導体又は伝送媒体を用いて、任意の好適な受信機に送信することができる。任意の好適な受信機は、読み出しチャネル内のアナログフロントエンド等であるが、これらに限定されるものではなく、任意の好適な導体又は伝送媒体は、フレックスケーブル又は柔軟なプリント回路等であるが、これらに限定されるものではない。
【００２９】
複数のアナログ信号が１つのアナログフロントエンドに結合される幾つかの実施形態では、結合アナログ信号を減衰させることが必要な場合がある。複数のアナログ信号が、固定された許容可能信号範囲を有する１つのアナログフロントエンドに結合されているという状況から、複数のアナログ信号の全信号エネルギーは、アナログフロントエンドの許容可能信号範囲を超える場合がある。したがって、幾つかの実施形態では、結合信号が、減衰される前に許容可能な信号範囲の限度内に依然として留まっている限りは、結合信号は、当該結合信号をアナログフロントエンドに適用する前に減衰されるか、又はアナログフロントエンドの早期の段階内で減衰される。しかしながら、信号を減衰させることは、減衰後の信号パスにおける下流に存在する雑音の相対的な寄与に起因して、信号対雑音範囲（ＳＮＲ）を劣化させる傾向がある。したがって、減衰の量は、必要とされる最小値に設定されるべきである。その上、減衰は、信号パスにおいて可能な限り後段に配置されるべきである。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な減衰技法を認識するであろう。
【００３０】
直交振幅変調器４００の動作は、以下の式で記述される。これらの式において、大文字で記載された信号のシンボルは、小文字のシンボルによって表された信号のフーリエ変換を示す。すなわち、Ｒｋ（ｆ）は、ｒｋ（ｔ）のフーリエ変換である。直交振幅変調器４００の幾つかの実施形態によって実行される信号の結合は、以下のように記述することができる。
【数１】
0005856240.tif 000002
式中、Ｚ（ｆ）は、結合アナログ信号４３６のフーリエ変換であり、Ｂは、単一のチャネルの帯域幅、又はＴを単一のチャネルのボーレートとした場合の１／Ｔであり、Ｒ１（ｆ＋Ｂ）及びＲ１（ｆ−Ｂ）は、ＢＨｚだけシフトダウン及びシフトアップされた、増幅されたアナログ信号４０６  ｒ１（ｔ）のフーリエ変換であり、Ｒ２（ｆ＋Ｂ）及びＲ２（ｆ−Ｂ）は、ＢＨｚだけシフトダウン及びシフトアップされた、増幅されたアナログ信号４２６  ｒ２（ｔ）のフーリエ変換であり、δ（ｆ＋Ｂ）及びδ（ｆ−Ｂ）は、キャリア信号のフーリエ変換である。
【００３１】
図４Ｂを参照すると、周波数領域スペクトルチャートが、図４Ａの直交振幅変調器４００の一実施形態によって結合された２つのアレイリーダーチャネルを示している。直交振幅変調前の２つのチャネルＸ１（ｆ）４５０及びＸ２（ｆ）４５２の増幅されたアナログ信号４０６、４２６のフーリエ変換が示されている。（包絡線４５０及び４５２の形状は、図４Ｂにおいてそれらの包絡線を区別する際の明瞭さのためにのみ選択されたものであり、内容又は周波数応答を示すものではない。）２つのチャネルＸ１（ｆ）４５０及びＸ２（ｆ）４５２のそれぞれは、変調前の中心周波数０に中心が位置決めされている。結合アナログ信号４５４のフーリエ変換Ｚ（ｆ）４５４は、図４Ｂに示すように、周波数シフトされて複製された双方のチャネルを結合する。直交振幅変調は、２つの増幅されたアナログ信号４０６、４２６を結合して、単一のフレックスケーブル上で送信することができる−２Ｂ〜２Ｂの帯域幅を有する単一の結合アナログ信号４３６にする。（送信の方法に応じて、「単一のフレックスケーブル」は、単一の導体、又は幾つかの実施形態では差分信号等による複数の導体を含むことができる。）直交振幅変調アナログ信号４３６は、重なり合った帯域を有し、それらの成分は、それらの異なる位相によって区別される。それらの成分を分離するために用いられるこの位相情報は、キャリア信号４０８を結合アナログ信号４３６に含めることによって受信機に提供される。
【００３２】
図５を参照すると、本発明の幾つかの実施形態による直交振幅復調器５１６を有する読み出しチャネル５００が示されている。読み出しチャネル５００は、以下のように表すことができる直交振幅変調アナログ信号５０２  ｚ（ｔ）を受信して処理する。
【数２】
0005856240.tif 000003
式中、ｒ１（ｔ）及びｒ２（ｔ）は、アレイリーダーからの変調される信号であり、Ａ１及びＡ２は、変調される信号の振幅係数であり、ｃｏｓ（ω０ｔ＋θ０）及びｓｉｎ（ω０ｔ＋θ０）は、同じ周波数で９０度の位相オフセットを有するキャリア信号であり、Ａ０ｃｏｓ（ω０ｔ＋θ０）は、直交振幅変調アナログ信号５０２  ｚ（ｔ）に加えられるキャリア信号成分である。ここで、Ａ０は、キャリア信号の振幅係数であり、θ０は、キャリア信号の位相である。振幅係数Ａ０、Ａ１、及びＡ２は、信号が送信される際の利得変動であり、事前には判明していない。周波数ω０、チャネル帯域幅Ｂ、及びボーレートＴの間の関係は次のとおりである。
【数３】
0005856240.tif 000004
【００３３】
直交振幅変調アナログ信号５０２  ｚ（ｔ）は、少なくとも２ＢＨｚの帯域幅を有するアナログ回路であるアナログフロントエンド回路５０４によって処理される。アナログフロントエンド回路５０４は、直交振幅変調アナログ信号５０２の増幅、バイアス、及びフィルタリング等であるがこれらに限定されない機能を実行して、処理されたアナログ信号５０６を得る。幾つかの実施形態では、アナログフロントエンド回路５０４は、直交振幅変調アナログ信号５０２  ｚ（ｔ）のアナログ等化も実行し、アナログ領域において信号５０２を等化又はフィルタリングして、前置増幅器（例えば、図１の１０４）と読み出しチャネル（例えば、図１の１０２、図５の５００）との間の信号パスにおける限られた帯域幅を補償する。アナログフロントエンド回路５０４内のアナログ等化器は、直交振幅変調アナログ信号５０２  ｚ（ｔ）に対する限られた帯域幅の影響に基づいて、結果として得られた信号のデータ検出を改善する任意の好適な等化器とすることができる。幾つかの実施形態では、アナログ等化器は、予想される信号及びこの信号の帯域幅に基づいて構成されるフィルタータップ係数を有する線形等化器である。幾つかの実施形態では、アナログ等化器は、アナログ／デジタル変換器の動的範囲を利用するように、或る特定の周波数が強調される一方、他の周波数はあまり強調されないような実数極及び／又は複素極及び／又はゼロのシステムとして実施される。幾つかの実施形態では、アナログ等化器は、検出されたデータ（例えば、５２８）に基づいてフィルタータップ係数を適応させる適応判定フィードバック等化器である。アナログフロントエンド回路５０４は、サンプリング前にアナログ信号を処理する当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログフロントエンド回路を認識するであろう。
【００３４】
処理されたアナログ信号５０６は、アナログ／デジタル変換器５０８に提供され、このアナログ／デジタル変換器は、処理されたアナログ信号５０６をサンプリングして、デジタルデータサンプル５１０  ｚ［ｍ］のストリームを得る。アナログ／デジタル変換器５０８は、１つのチャネルに必要とされるサンプリングレートの少なくとも２倍のサンプリングレートとともに少なくとも約２ＢＨｚの帯域幅を有する。例えば、幾つかの実施形態では、単一のチャネルのサンプリングレートは、２Ｂサンプル／秒であり、アナログ／デジタル変換器５０８は、４Ｂサンプル／秒のサンプリングレートを有する。アナログ／デジタル変換器５０８は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なアナログ／デジタル変換器回路を認識するであろう。デジタルデータサンプル５１０  ｚ［ｍ］は、以下のように表すことができる。
【数４】
0005856240.tif 000005
式中、Ｔｓ＝Ｔ／２である。
【００３５】
タイミング回復及び／又はキャリア回復の代替の方法は、アナログフロントエンドに転送された信号への実際のキャリア信号の挿入を必要としない。例えば、十分な非線形性を有する回路ブロックにアナログ信号を適用し、その後、非線形ブロックの信号出力をフィルタリング（例えば、バンドパスフィルタリング）することによって、既知の技法を介してタイミングクロックを導出することができるキャリア成分を有する信号が得られる。必要に応じて信号振幅を増大させるには、フィルターの出力における信号に信号利得が必要とされる場合がある。同様に、適切な回路部を用いて位相調整も必要とされる場合がある。代替的に、上記機能（非線形性、フィルタリング、利得、キャリア／タイミング回復、位相調整）は、（アナログ／デジタル変換器後の）デジタル領域においても行うことができる。ただし、アナログ／デジタル変換器が適切にクロック制御されていることが条件となる。これらの技法は、幾つかの実施形態では、アナログ／デジタル変換器後にデジタル領域においても適用することができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができるタイミング回復及び／又はキャリア回復の様々な技法を認識するであろう。
【００３６】
幾つかの実施形態では、アナログ／デジタル変換器５０８は、直交振幅変調アナログ信号５０２に対して同期されておらず、キャリア信号の位相θ０は、受信機において知られていない場合がある。したがって、デジタルデータサンプル５１０  ｚ［ｍ］は、キャリアシンクロナイザー５１２によって処理される。このキャリアシンクロナイザーは、デジタルデータサンプル５１０  ｚ［ｍ］からキャリア信号及びその位相を抽出し、デジタルデータサンプル５１０  ｚ［ｍ］をキャリアに同期させるように位相シフトして、同期されたデジタルデータサンプル５１４  ｐ［ｍ］を得る。サンプリングされた信号  ｚ［ｍ］５１０内のキャリア信号ｃｏｓ（ｍπ／２＋θ０）は、周期４サンプルの周期性を有するので、キャリアシンクロナイザー５１２は、４つのサンプルからなるブロックにわたって受信信号を平均することによって、受信信号に組み込まれたキャリアを抽出する。受信信号の変調チャネル部分を推定されたキャリア位相だけ位相シフトすることによって、このキャリアシンクロナイザーは、ローカルに生成されたキャリア基準によるコヒーレント復調に好適なものとなる。キャリア信号が直交振幅変調アナログ信号５０２に挿入されない幾つかの実施形態では、キャリアシンクロナイザー５１２又は他の回路素子は、上記で開示したようなタイミング回復及び／又はキャリア回復を実行するように動作可能である。
【００３７】
同期されたデジタルデータサンプル５１４  ｐ［ｍ］における２つのチャネルは、直交振幅復調器５１６によって分離され、２つの個別のデータチャネル５１８  ｘ１［ｎ］、５２０  ｘ２［ｎ］が得られる。各データチャネルは、アレイリーダー出力のうちの一方に対応するデジタルサンプルを含む。直交振幅復調は、それぞれのキャリアによる位相補償された受信信号の奇数ストリーム及び偶数ストリームをベースバンドにおいてダウンサンプリングすることを伴う。特に、「直交振幅復調器」という用語は、本明細書においては、キャリアシンクロナイザー５１２及び復調器５１６の双方の機能を組み込んだ回路又はデバイスを指すのに用いられることがある。２つのデータチャネル５１８  ｘ１［ｎ］、５２０  ｘ２［ｎ］は、連結等化器５２２に提供され、この連結等化器は、２つのデータチャネル５１８  ｘ１［ｎ］、５２０  ｘ２［ｎ］を等化又はフィルタリングする。幾つかの実施形態では、連結等化器５２２は、デジタル有限インパルス応答フィルタリングを２つのデータチャネル５１８  ｘ１［ｎ］、５２０  ｘ２［ｎ］に適用して、２つのデータチャネル５１８  ｘ１［ｎ］、５２０  ｘ２［ｎ］に基づくデータトラック用の等化データサンプル５２４  ｙ［ｎ］を得る。したがって、連結等化器５２２は、アレイリーダーからの複数のチャネル内の情報に基づいてデータトラックの信号対雑音比を高める。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な等化器回路を認識するであろう。その後、等化データサンプル５２４  ｙ［ｎ］を、ビタビアルゴリズム検出器又は最大事後検出器等の任意の好適な方法で処理して、等化データサンプル５２４  ｙ［ｎ］のビット判定を生成することができる。幾つかの実施形態では、連結等化器５２２の出力は、記憶媒体上の２つのトラックからのデータビットの検出を容易にするようにデジタルサンプルの２つのストリームからなる。
【００３８】
幾つかの実施形態では、等化データサンプル５２４  ｙ［ｎ］は、データ検出器回路５２６に提供され、このデータ検出器回路は、データ検出アルゴリズムをデータ入力に適用することによって検出出力５２８を生成する。幾つかの実施形態では、データ検出アルゴリズムは、当該技術分野において知られているようなビタビアルゴリズム検出アルゴリズム又は最大事後検出アルゴリズムとすることができるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なデータ検出アルゴリズムを認識するであろう。
【００３９】
検出出力５２８は、中央キューメモリ回路５３０に提供され、この中央キューメモリ回路は、データ検出器回路５２６とデータ復号器回路５３４との間を通過するデータをバッファリングするように動作する。データ復号器回路５３４が利用可能であるとき、データ復号器回路５３４は、検出出力５２８を中央キューメモリ５３０から復号器入力５３２として受信する。データ復号器回路５３４は、元々書き込まれたデータを回復しようとして、データ復号化アルゴリズムを復号器入力５３２に適用する。データ復号化アルゴリズムの結果は、復号化出力５３８として提供される。データ復号器回路５３４は、復号化アルゴリズムを受信入力に適用することが可能な当該技術分野において知られている任意のデータ復号器回路とすることができる。データ復号器回路５３４は、当該技術分野において知られているような低密度パリティ検査復号器回路又はリードソロモン復号器回路とすることができるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なデータ復号器回路を認識するであろう。元のデータが回復される（すなわち、データ復号化アルゴリズムが収束する）場合、又はタイムアウト条件が生じた場合、データ復号器回路５３４は、データ復号化アルゴリズムの結果を復号化出力５４２として提供する。復号化出力５４２は、硬判定出力回路５４４に提供され、この硬判定出力回路において、データは、一連の順序付けられたデータセットをデータ出力５４６として提供する前に再順序付けされる。
【００４０】
データ検出器回路５２６及びデータ復号器回路５３４の結合を通じた１つ又は複数の反復は、元々書き込まれたデータセットに収束する目的で行うことができる。データ検出器回路５２６及びデータ復号器回路５３４の双方を通じた処理は、「グローバル反復」と呼ばれる。最初のグローバル反復の場合、データ検出器回路５２６は、復号化出力からのガイドなしでデータ検出アルゴリズムを適用する。後続のグローバル反復の場合、データ検出器回路５２６は、復号化出力５３８によってガイドされるようにデータ検出アルゴリズムを等化データサンプル５２４  ｙ［ｎ］に適用する。復号化出力５３８は、中央キューメモリ５３０から検出器入力５４０として受信される。
【００４１】
各グローバル反復中、データ復号化器回路５３４は、復号化器入力５３２へのデータ復号化アルゴリズムの適用を含む１回又は複数回のローカル反復を行うことが可能である。第１のローカル反復について、データ復号化器回路５３４は、復号化された出力５３６から誘導されることなくデータ復号化器アルゴリズムを適用する。後続のローカル反復について、データ復号化器回路５３４は、以前に復号化された出力５３６によって誘導されるようにデータ復号化アルゴリズムを復号化器入力５３２に適用する。
【００４２】
図６を参照すると、本発明の幾つかの実施形態による、キャリアシンクロナイザー５１２の代わりに用いることができるキャリアシンクロナイザー６００が示されている。デジタルデータサンプル６０２  ｚ［ｍ］は、バッファー６０４に記憶される。このバッファーからは、遅延デジタルデータサンプル６０６  ｚ［ｍ−ｄ］が後に取り出される。デジタルデータサンプル６０２  ｚ［ｍ］は、キャリア抽出器６０８によっても処理され、キャリア信号が抽出され、推定されたキャリア信号６１０  ｃ［ｍ］が得られる。幾つかの実施形態では、キャリア抽出器６０８は、２つのリーダーを有するアレイリーダーの場合に周期ごとに４つのサンプルを有する繰り返し信号であるキャリア信号を、データセクター等の変調データのブロックにわたって４つのサンプル位相のそれぞれについてサンプルを平均することによって計算する。キャリア抽出器６０８は、キャリア信号を含む直交振幅変調信号からキャリア信号を抽出することが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なキャリア抽出回路を認識するであろう。幾つかの実施形態では、キャリア信号の周波数は、キャリア抽出器６０８によって事前に知られている。推定されたキャリア信号６１０  ｃ［ｍ］は、Ａ０ｃｏｓ（ｍπ／２＋θ０）の推定値であり、以下のように計算することができる。
【数５】
0005856240.tif 000006
式中、Ｋは、送信されるデータブロック又はセクターにおける４つのサンプルのサイクル数であり、ｃ［ｍ］は、４つのサンプルごとに繰り返す。したがって、ｃ［ｍ］＝ｃ［ｍ＋４］＝ｃ［ｍ＋８］等である。
【００４３】
減算回路６１２は、キャリア抽出器６０８における遅延に基づいてバッファー６０４において遅延された遅延デジタルデータサンプル６０６  ｚ［ｍ−ｄ］からキャリア信号６１０  ｃ［ｍ］を減算し、キャリア成分を有しない直交振幅変調信号６１４  ｑ［ｍ］を得る。直交振幅変調信号６１４  ｑ［ｍ］は、アナログ／デジタル変換器５０８がキャリア信号と同期してサンプリングしていないので、場合によっては或る位相オフセットを有するが、変調チャネル１  ４１２及び変調チャネル２  ４３２を結合したものに対応する。減算回路６１２は、幾つかの実施形態では、以下のように直交振幅変調信号６１４  ｑ［ｍ］を計算する。
【数６】
0005856240.tif 000007
【００４４】
位相推定器６１６は、前置増幅器（例えば、４３８）の出力とアナログ／デジタル変換器５０８の出力との間の送信中にデジタルデータサンプル５１０  ｚ［ｍ］内のキャリア成分に生じる位相オフセット６１８  τ０を求める。この位相オフセットは、サンプリングされるときに、元の結合アナログ信号４３６との位相ずれをデジタルデータサンプル５１０  ｚ［ｍ］に引き起こす。位相推定器６１６は、抽出されたキャリア信号に基づいてデジタルサンプル内の位相オフセットを求めることが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な位相推定器回路を認識するであろう。幾つかの実施形態では、位相推定器６１６は、式８から導出される以下の式９に従って、送信中にキャリアが受けた遅延を推定する。
【数７】
0005856240.tif 000008
【００４５】
位相シフター６２０は、位相オフセットを直交振幅変調信号６１４  ｑ［ｍ］に適用して、位相オフセット６１８  τ０を解消し、同期したデジタルデータサンプル６２２  ｐ［ｍ］を得る。位相シフター６２０は、アナログ信号からのサンプルを含むデジタル信号の位相をシフトすることが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々な位相シフター回路を認識するであろう。結果として得られた同期したデジタルデータサンプル６２２  ｐ［ｍ］は、キャリア信号及び位相変化を有しない元の結合された変調チャネル１  ４１２及び変調チャネル２  ４３２に対応する。幾つかの実施形態では、位相シフター６２０は、受信信号をローカルなキャリアに同期させて、以下の式に従って送信の位相変化を除去する。
【数８】
0005856240.tif 000009
式中、ｃｏｓ（ｍπ／２）＝｛１，０，−１，０，１，０，−１，０，．．．｝であり、ｓｉｎ（ｍπ／２）＝｛０，１，０，-１，０，１，０，−１，．．．｝である。
【００４６】
図７を参照すると、本発明の幾つかの実施形態による、直交振幅復調器５１６の代わりに用いることができる直交振幅復調器が示されている。同期したデジタルデータサンプル７０２  ｐ［ｍ］には、位相補償されたキャリア信号のデジタル形式７０４、７１８が乗算され、チャネルが周波数シフトされる。一方のデジタルキャリア信号７０４は、直交振幅変調器４００におけるキャリア信号４０８に対応し、幾つかの実施形態では、ｃｏｓ［ｍπ／２］として表すことができる。他方のデジタルキャリア信号７１８は、同じ周波数で９０度の位相オフセットを有し、キャリア信号４２８に対応し、幾つかの実施形態では、ｓｉｎ［ｍπ／２］として表すことができる。これは、アレイリーダーからのチャネル１及び２を表すが４Ｂサンプル毎秒で帯域幅２ＢＨｚを有する復調信号ｖ１［ｍ］７０８、ｖ２［ｍ］７２２を生成する。復調信号ｖ１［ｍ］７０８及びｖ２［ｍ］７２２は、以下の式によって与えられる。
【数９】
0005856240.tif 000010
【００４７】
ローパスフィルター７１０、７２４は、復調信号ｖ１［ｍ］７０８及びｖ２［ｍ］７２２をフィルタリングして帯域［−Ｂ，＋Ｂ］以外の周波数成分を排除する帯域幅ＢＨｚのローパスフィルターである。ローパスフィルタリングされた信号７１２  ｐ１［ｍ］及び７２６  ｐ２［ｍ］は、帯域幅ＢＨｚであるが、依然として４Ｂサンプル毎秒を有する。ローパスフィルター７１０、７２４は、デジタル信号をローパスフィルタリングすることが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なローパスフィルターを認識するであろう。フィルタリングされた信号７１２  ｐ１［ｍ］及び７２６  ｐ２［ｍ］は、以下のように表すことができる。
【数１０】
0005856240.tif 000011
【００４８】
フィルタリングされた信号７１２  ｐ１［ｍ］及び７２６  ｐ２［ｍ］は、ダウンサンプラー７１４、７２８においてダウンサンプリングされる。これらのダウンサンプラーは、フィルタリングされた信号７１２  ｐ１［ｍ］及び７２６  ｐ２［ｍ］をデシメート又はダウンサンプリングして、帯域制限されたデジタル信号７１６  ｘ１［ｎ］、７３０  ｘ２［ｎ］を得る。これらの帯域制限された各デジタル信号は、２Ｂサンプル毎秒のレートのデジタルサンプルを含み、アレイリーダー出力のうちの一方に対応する。ダウンサンプラー７１４、７２８は、例えば、１つおきのサンプルを廃棄することによって、信号をサンプリングするか又は別の方法でデジタル信号のデータレートを削減することが可能な当該技術分野において知られている任意の回路とすることができる。本明細書において提供される開示に基づくと、当業者であれば、本発明の種々の実施形態に関して用いることができる様々なダウンサンプリング回路を認識するであろう。幾つかの実施形態では、ダウンサンプラー７１４、７２８におけるフィルタリングされた信号７１２  ｐ１［ｍ］及び７２６  ｐ２［ｍ］のダウンサンプリングは、以下のように表すことができる。
【数１１】
0005856240.tif 000012
【００４９】
幾つかの実施形態では、読み出しチャネルは、図３と同様にアナログ直交振幅復調器を備える。これらの実施形態では、図３に示すように、アナログ／デジタル変換が復調後に実行される。アナログ直交振幅復調は、任意の好適な方法で実行される。この任意の好適な方法は、図６及び図７並びに式２〜式１４に開示したものと同様の方法等であるが、これらに限定されるものではない。ただし、このアナログ直交振幅復調は、アナログ領域において実行され、ダウンサンプラー７１４及び７２８を必要としない。
【００５０】
図８を参照すると、流れ図８００が、本発明の幾つかの実施形態による磁気記録システム内のアレイリーダーからデータを送信する動作を示している。流れ図８００によると、複数のアナログ信号がアレイリーダーから受信される（ブロック８０２）。これらの複数のアナログ信号及びキャリア信号は、直交振幅変調を用いて結合されて、変調アナログ信号が得られる（ブロック８０４）。幾つかの実施形態では、２つのアナログ信号は、それぞれ同相キャリア及び直交キャリアを用いて変調するとともにその結果を加えることによって結合される。幾つかの実施形態では、複数のアナログ信号と結合されるキャリア信号は、同相キャリアであり、それによって、受信機においてコヒーレント復調が容易になる。変調アナログ信号は、フレックスケーブル上で読み出しチャネルに送信される（ブロック８０６）。
【００５１】
受信変調信号に組み込まれたキャリアは、抽出又は回復される（ブロック８１０）。受信変調信号が復調前にサンプリングされる幾つかのデジタル復調の実施形態では、これは、同様の位相（like-phase）のサンプルを送信されたデータブロックにわたって平均することによって行われる。例えば、２つのリーダーを有するアレイリーダーについて周期ごとに４つのサンプルが与えられると、送信されたデータブロック内の各周期における４つのサンプルのうちの最初のものは、平均された最初のサンプルを得るように平均され、送信されたデータブロック内の各周期における４つのサンプルのうちの２番目のものは、平均された２番目のサンプルを得るように平均され、それ以降のものも同様に平均される。したがって、同様の位相のサンプルは、反復的な規則的間隔で捕捉されたサンプルである。抽出されたキャリア成分は、受信変調信号から除去され、変調データ信号が得られる（ブロック８１２）。幾つかのデジタル復調の実施形態では、これは、抽出されたキャリアを変調信号サンプルから減算することによって行われる。抽出されたキャリアの位相が推定されて、位相オフセットが得られる（ブロック８１４）。この位相オフセットは、変調データ信号において解消されて（ブロック８１６）、位相補償された変調データが得られる。この位相補償された変調データは、同相キャリア信号及び直交キャリア信号のローカルに生成されたものによって周波数シフトされて、アレイリーダーの出力を復調したものを表す高帯域幅チャネル信号が得られる（ブロック８２０）。高帯域幅チャネル信号は、ローパスフィルタリングされる（ブロック８２２）。幾つかのデジタル復調の実施形態では、ローパスフィルターの出力はダウンサンプリングされて、アレイリーダーの出力を復調したものが取得される。
【００５２】
上記のアプリケーションにおいて論述した様々なブロックは、他の機能とともに集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路のサブセットの機能の全てを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、当該技術分野において知られている任意のタイプの集積回路とすることができる。この任意のタイプの集積回路には、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び／又は混合信号集積回路が含まれるが、これらに限定されるものではない。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかで実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアで実装することができる一方、他の部分はハードウェアで実装される。
【００５３】
結論として、本発明の実施形態は、直交振幅変調を有するアレイリーダーベースの磁気記録システムの新規なシステム、デバイス、方法、及び構成を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、変更形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の実施形態の範囲を限定するものとして解釈されるべきではなく、本発明の実施形態は添付の特許請求の範囲によって含まれる。」
【符号の説明】
【００５４】
図１
１０２  Read Channel With QuadratureAmplitude Demodulation  直交振幅復調を有する読み出しチャネル
１０４  Preamp With QuadratureAmplitude Modulation  直交振幅変調を有する前置増幅器
１０６  Interface Controller  インターフェースコントローラー
１１０  Hard Disk Controller  ハードディスクコントローラー
１１２  Motor Controller  モーターコントローラー
１１４  Spindle Motor  スピンドルモーター
１１６  Disk Platter  ディスクプラッター
１２０  Read/Write Heads  読み出し／書き込みヘッド
１２２  Read Data  読み出しデータ
１２４  Write Data  書き込みデータ
図２
２００  QuadratureAmplitude Modulator  直交振幅変調器
２０２  Digital QuadratureAmplitude Demodulator  デジタル直交振幅復調器
２１４、２１６  Preamplifier  前置増幅器
２２６  Array-Reader Preamplifier  アレイリーダー前置増幅器
２４４  Analog Front End  アナログフロントエンド
２４８  Analog To Digital Converter  アナログ／デジタル変換器
２５２  Read Channel Analog Circuits  読み出しチャネルアナログ回路
２６４  Joint Equalizer  連結等化器
Reader  リーダー
ToDetector  検出器へ
図３
３００  QuadratureAmplitude Modulator  直交振幅変調器
３１４、３１６  Preamplifier  前置増幅器
３２６  Array-Reader Preamplifier  アレイリーダー前置増幅器
３４４  Analog Front End  アナログフロントエンド
３６８  Read Channel Analog Circuits  読み出しチャネルアナログ回路
３７０  Analog QuadratureAmplitude Demodulator  アナログ直交振幅復調器
３９６  Joint Equalizer  連結等化器
Reader  リーダー
ToDetector  検出器へ
図４Ａ
４０４、４２４  Preamp  前置増幅器
４３８  Array-Reader Preamplifier  アレイリーダー前置増幅器
To ReadChannel Analog Front End  読み出しチャネルアナログフロントエンドへ
図４Ｂ
Channel  チャネル
FDM ModulatedSignal ＦＤＭ変調信号
図５
５０４  Analog Front End Circuit  アナログフロントエンド回路
５０８  Analog To Digital Converter Circuit  アナログ／デジタル変換器回路
５１２  Carrier Synchronizer  キャリアシンクロナイザー
５１６  QAM Demodulator  ＱＡＭ復調器
５２２  Joint Equalizer  連結等化器
５２６  Data Detector Circuit  データ検出器回路
５３０  Central Queue Memory Circuit  中央キューメモリ回路
５３４  Data Decoder Circuit  データ復号器回路
５４４  Hard Decision Output Circuit  硬判定出力回路
５４６  Data Output  データ出力
図６
６０４  Buffer  バッファー
６０８  Carrier Extractor  キャリア抽出器
６１６  Phase Estimator  位相推定器
６２０  Phase Shifter  位相シフター
図７
７１０、７２４  LowpassFiler  ローパスフィルター
図８
８０２  Receive Multiple Analog Signals FromArray-Reader  複数のアナログ信号をアレイリーダーから受信する
８０４  Combine Analog Signals With Quadrature Amplitude Modulation To YieldAModulated Analog Signal  直交振幅変調を用いてアナログ信号を結合して変調アナログ信号を得る
８０６  Transmit Modulated Analog Signal On FlexCable To Read Channel  変調アナログ信号をフレックスケーブル上で読み出しチャネルに送信する
８１０  Extract Carrier Embedded In ReceivedModulated Signal  受信変調信号に組み込まれたキャリアを抽出する
８１２  Remove Extracted Carrier Component FromReceived Modulated Signal,Yielding Modulated DataSignal  抽出されたキャリア成分を受信変調信号から除去して変調データ信号を得る
８１４  Estimate Phase Offset Of ExtractedCarrier  抽出されたキャリアの位相オフセットを推定する
８１６  Cancel Phase Offset In Modulated DataSignal, Yielding PhaseCompensated Modulated Data  変調データ信号内の位相オフセットを解消して、位相補償された変調データを得る
８２０  Frequency Shift Phase CompensatedModulated Data By LocallyGenerated Versions OfIn-Phase And Quadrature Carrier Signals, YieldingDemodulated Versions Of The Outputs Of TheArray-Reader  位相補償された変調データを、同相キャリア信号及び直交キャリア信号のローカルに生成されたものによって周波数シフトして、アレイリーダーの出力の復調されたものを得る
８２２  Low-Pass Filter The Demodulated VersionsOf The Outputs Of The Array-Reader  アレイリーダーの出力の復調されたものをローパスフィルタリングする
【図１】
0005856240.tif 000013
【図２】
0005856240.tif 000014
【図３】
0005856240.tif 000015
【図４】
0005856240.tif 000016
【図５】
0005856240.tif 000017
【図６】
0005856240.tif 000018
【図７】
0005856240.tif 000019
【図８】
0005856240.tif 000020