(57)【特許請求の範囲】
【請求項１】
電源電圧をそれぞれ受け取り、受け取った入力信号を増幅する複数の増幅器と、
複数の増幅器に共通の電力供給電圧を発生させるために、所望の電力供給電圧を表わす基準信号に依存する複数の電力供給電圧のうちの１つを切換え可能に選択するスイッチド電圧段と、
複数の増幅器に対応し、共通の電力供給電圧および基準信号を受信するとともに調整された出力を複数の増幅器の各々への供給電力として生成する複数の調節手段とを備える、電源段装置。
【請求項２】
前記複数の調整手段がそれぞれ誤差補正手段を含む、請求項１に記載の電源段装置。
【請求項３】
各調整手段が、前記調整された出力を受け取り、それを前記基準信号と比較し、それによって前記選択電源電圧に付加する誤差信号を発生させるように適合された、請求項２に記載の電源段装置。
【請求項４】
前記基準信号を各調整手段に供給する手段をさらに備え、前記手段がそれぞれの調整手段に対して前記基準信号の複数のコピーを供給する、請求項１から３のいずれか一項に記載の電源段装置。
【請求項５】
複数の増幅器および複数の調整手段とそれぞれ関連する複数のスイッチド電圧段をさらに備える、請求項１から４のいずれか一項に記載の電源段装置。
【請求項６】
前記基準信号を前記複数のスイッチド電圧段に分配する手段と、前記基準信号をスイッチド電圧段と関連する前記複数の調整手段に分配する手段と、複数の調整手段それぞれに分配された前記基準信号を個々の調整手段に分配する手段とをさらに備える、請求項５に記載の電源段装置。
【請求項７】
各増幅器に対する調整された供給電圧が各増幅器によって伝えられる前記信号に時間整合されるように、前記調整手段それぞれにおける前記基準信号のタイミングを制御する手段が設けられる、請求項１から６のいずれか一項に記載の電源段装置。
【請求項８】
前記手段が、前記スイッチド電圧段における前記基準信号のタイミングをさらに制御する、請求項７に記載の電源段装置。
【請求項９】
複数の増幅器に共通の電力供給電圧を発生させるために、複数の電力供給電圧のうちの１つを切換え可能に選択する共通のステップと、
前記共通の電源電圧及び基準信号に基づいて、複数の増幅器それぞれに対して複数の調整された選択電源電圧を発生させる複数のステップと
を含む、入力信号を増幅するように配置された複数の増幅器それぞれに対して電源電圧を供給する方法。
【請求項１０】
複数の調整された選択電源電圧を発生させる前記ステップが、前記調整された選択電源を受け取り、それを前記基準信号と比較し、それに基づいて、前記選択電源電圧に付加する誤差信号を発生させるステップを含む、請求項９に記載の方法。
【請求項１１】
複数の調整された選択電源電圧を発生させるため、前記基準信号の複数のコピーを供給するステップをさらに含む、請求項９または１０に記載の方法。
【請求項１２】
複数の電源電圧のうち１つを選択する複数の前記ステップと、それに関連して、複数の調整された選択電源電圧を発生させる複数のステップとをさらに含む、請求項９から１１のいずれか一項に記載の方法。
【請求項１３】
前記複数の選択ステップに対して前記基準信号を分配するステップと、
各選択ステップと関連する前記複数の発生ステップに対して前記基準信号を分配するステップと、
複数の発生ステップそれぞれに分配される前記基準信号を個々の発生ステップに分配するステップとをさらに含む、請求項１２に記載の方法。
【請求項１４】
各増幅器に対する前記調整された供給電圧が各増幅器に対する前記入力信号に時間整合されるように、前記調整ステップそれぞれに対して前記基準信号のタイミングを制御するステップをさらに含む、請求項９から１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調供給電圧を提供するための増幅段に関し、特に、「コーポレートストラクチャ（ｃｏｒｐｏｒａｔｅ  ｓｔｒｕｃｔｕｒｅ）」増幅器として知られている配置を使用することによって、単段で達成することができるよりも高い出力を供給するように構成された、そのような増幅段に関する。
【背景技術】
【０００２】
無線周波（ＲＦ）増幅段などの増幅段に供給電圧を供給するため、変調電源を提供することが知られている。特に有利な変調電源段の一例は、英国特許第２３９８６４８号に見出すことができる。
【０００３】
この有利な変調電源段では、増幅器によって増幅されるＲＦ入力信号に基づいて、ＲＦ増幅器への供給電圧を追跡する効率的な技術が提供される。第１の制御ループは、増幅段に対する所望の供給電圧を表す入力信号の包絡線を追跡し、それに基づいて、利用可能な複数の供給電圧のうち１つを選択する。
【０００４】
第２の制御ループは、入力信号の包絡線と実際の出力信号を追跡し、それらの間の差を表す誤差信号を発生させる。この誤差信号は、選択された供給電圧と組み合わされて、増幅段に対する調整された選択供給電圧が提供される。第１の制御ループは低周波ループであり、第２の制御ループは高周波ループである。
【０００５】
そのような改善された変調供給段は、関連する効率の改善を伴って、増幅器に対する高精度の追跡（または被追跡）電源を実現させるという点で顕著な利点および改善をもたらす。
【０００６】
さらに、ＲＦ信号などの信号を増幅する際、入力信号を部分に分割し、次に各部分を別個の電力増幅器で増幅し、その後、増幅された部分を再結合させることが知られている。このように信号を増幅する複数の電力増幅器を使用することで、別のやり方で送達することができるよりも強力な信号を送達することが可能になる。一般的に、そのような増幅信号はＲＦ送信機のアンテナに送達される。
【０００７】
複数の並列増幅器による増幅のために、このようにして信号が分割され、その後に再結合される配置は、「コーポレートストラクチャ」として知られている。
【０００８】
英国特許第２３９８６４８号に見出される従来技術の高精度の追跡電源配置では、電源段が、ｎ個の電力増幅器に対する電源を実現させるコーポレートストラクチャに適合された場合、低周波ループおよび高周波ループそれぞれの出力は係数ｎ倍に増加するはずである。これは、性能に対して負の影響を有する。ループは物理的により大型に作らなければならない。
【０００９】
回路基板におけるレイアウトの問題が生じ、一部の電力増幅器にはより長いトラックが必要になることがある。組み合わせることができる増幅器の最大数も、変調電源がそれによって実現されるフィードネットワーク上の電力増幅器の物理的制約によって制限されることがある。
【００１０】
あるいは、単一の増幅器段それぞれに対して単一の変調電源が設けられることがある。これは、回路を多量に複製することを必要とする。これは、実装のコストおよびサイズを増加させ、したがって、それ自体の非効率をもたらす。この配置では、単一の増幅器それぞれに対する効率的で高精度の追跡電源の利益を得るため、多数の構成要素数とそれに関連するコストを必要とする。
【００１１】
上述したように、ｎ個の増幅器およびそれに関連するｎ個の変調電源を有するコーポレートストラクチャでは、具体的な変調電源の実装に関わらず、性能、コスト、およびサイズについての不利な点に直面することがある。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の１つの目的は、高精度の追跡電源の利益のうちいくつかまたはすべてを、複数の電力増幅器が並列に実現される配置において得られるようにする技術を提供することである。
【課題を解決するための手段】
【００１３】
本発明によれば、電源電圧をそれぞれ受け取る、入力信号を増幅する複数の増幅器と、所望の電源電圧を表す基準信号に基づいて、複数の電源電圧のうち１つを選択する単一の選択手段と、１つの選択された電源電圧および基準信号に基づいて、基準信号を追跡する個々の増幅器に対して調整された選択電源電圧を発生させるように適合された、複数の増幅器に対応する複数の調整手段とを備える、電源段が提供される。
【００１４】
前記選択手段はスイッチング電圧源であってもよい。複数の調整手段はそれぞれ誤差補正手段を含んでもよい。各調整手段は、調整された選択電源を受け取り、それを基準信号と比較し、それによって選択電源電圧に付加する誤差信号を発生させるように適合されてもよい。
【００１５】
この電源段は、基準信号を各調整手段に供給する手段をさらに備えてもよく、その手段は、それぞれの調整手段に対して基準信号の複数のコピーを供給してもよい。この電源段は、複数の増幅器および複数の整合手段とそれぞれ関連する複数の前記共通の選択手段をさらに備えてもよい。
【００１６】
この電源段は、基準信号を複数の共通の選択手段に分配する手段と、基準信号を各共通の選択手段と関連する複数の調整手段に分配する手段と、複数の調整手段それぞれに分配された基準信号を個々の調整手段に分配する手段とをさらに備えてもよい。
【００１７】
この電源段は、各増幅器に対する調整された供給電圧が各増幅器によって伝えられる信号に時間整合されるように、調整手段それぞれにおける基準信号のタイミングを制御する手段をさらに備えてもよい。各増幅器によって伝えられる信号とは、各増幅器が増幅する信号を指し、すなわちそれは入力信号である。各増幅器によって伝えられる信号は、好ましい一実施形態では無線周波（ＲＦ）信号であり、各増幅器はＲＦ増幅器である。
【００１８】
手段は、前記選択手段における基準信号のタイミングをさらに制御するように適合されてもよい。本発明によれば、さらに、所望の電源電圧を表す基準信号に基づいて、複数の電源電圧のうち１つを選択するステップと、１つの選択された電源電圧および基準信号に基づいて基準信号をそれぞれ追跡する、複数の増幅器それぞれに対して複数の調整された選択電源電圧を発生させるステップとを含む、入力信号を増幅するように配置された複数の増幅器それぞれに対して電源電圧を供給する方法が提供される。
【００１９】
複数の調整された選択電源電圧を発生させるステップは、調整された選択電源を受け取り、それを基準信号と比較し、それに基づいて、選択電源電圧に付加する誤差信号を発生させるステップを含んでもよい。
【００２０】
この方法は、複数の調整された選択電源電圧を発生させるため、基準信号の複数のコピーを供給するステップをさらに含んでもよい。
この方法は、複数の電源電圧のうち１つを選択する複数のステップと、それに関連して、複数の調整された選択電源電圧を発生させる複数のステップとをさらに含んでもよい。
【００２１】
この方法は、複数の選択ステップに対して基準信号を分配するステップと、各選択ステップと関連する複数の発生ステップに対して基準信号を分配するステップと、複数の発生ステップそれぞれに分配される基準信号を個々の発生ステップに分配するステップとをさらに含んでもよい。
【００２２】
この方法は、各増幅器に対する調整された供給電圧が各増幅器に対する入力信号に時間整合されるように、調整ステップそれぞれに対して基準信号のタイミングを制御するステップをさらに含んでもよい。
【００２３】
本発明の利点は、２つの制御ループを分離させることによって、コストおよび空間の節約が達成されることである。比較的低速の低周波制御ループは高周波制御ループから分離される。低周波制御ループは、一組の増幅器に対する共通の制御ループとして設けられる。共通の制御ループは、性能の損失を被ることなく複数の増幅器に出力を伝達するため、高出力であるように適合させることができる。個々の高周波ループは組の各増幅器に対して設けられる。
【００２４】
各増幅器に個々に高周波ループを設けることで、空間の消費における大幅なオーバーヘッドを生じさせることなく、かつ回路類を複製することによる構成要素数の増加を生じさせることなく、有利な配置を実質的に維持することによって高精度の利益を提供することが可能になる。
本発明を、実施形態および以下の図面を参照して例として以下に記載する。
【図面の簡単な説明】
【００２５】
【図１】好ましい例示的な二重ループ制御システムを示す図である。
【図２】本発明の原理による多段増幅器のための二重ループ制御システムを示す概略図である。
【図３】本発明の原理による多段増幅器のための、図２の二重ループ制御システムのさらなる部分を示す実装図である。
【図４】本発明の原理による多段増幅器のための、図５の二重ループ制御システムの部分を示す実装図である。
【図５】本発明の原理による多段増幅器のための二重ループ制御システムを示す概略図である。
【図６】本発明の原理による多段増幅器のための二重ループ制御システムのタイミング制御の態様を示す図である。
【発明を実施するための形態】
【００２６】
本発明を、非限定的実施形態を参照して一例として以下に記載する。
図１は、英国特許第２３９８６４８号に記載されている原理による、例示的な二重ループ制御システムを示す。差分ブロック１０２および低周波増幅器１０４は第１のパス１３０を規定する。第１のパスはまた、第１の制御パスまたは主要パスと呼ばれてもよい。差分ブロック１０６および高周波増幅器１０８は第２のパス１３２を規定する。第２のパスはまた、第２の制御パスまたは誤差補正パスと呼ばれてもよい。一般に、以下の記載から理解されるように、第２のパスは第１のパスから誤差を除去する。
【００２７】
２つの制御パスを組み合わせるため、加算器またはコンバイナ１１０が設けられる。制御システムの目的は、ライン１１２上で供給される入力信号の正確な複製である信号を出力ライン１２０上で供給することである。制御システムは、好ましくは、ライン１１２上の入力信号と関連して利用可能なものよりもはるかに大きな電流を有する出力信号をライン１２０上で供給する。そのようなシステムは、有利には、負荷が出力信号ライン１２０に接続された、変調された高効率の変調または追跡電源として使用されてもよい。
【００２８】
ライン１１２上の入力信号は差分ブロック１０２に対する第１の入力を供給する。差分ブロック１０２は、低周波増幅器１０４に対するライン１１４上の出力を形成する。ライン１１６上の低周波増幅器１０４の出力は、コンバイナ１１０に対する第１の入力を形成し、また、フィードバックされて、スケーリングブロック１５０を介して差分ブロック１０２に対するライン１１８上の第２の入力を形成する。
【００２９】
ライン１１２上の入力信号は、遅延ブロック１３１を介して差分ブロック１０６に対するライン１２９上の第１の入力を供給する。差分ブロック１０６は、高周波増幅器１０８に対する入力を供給するライン１２４上の出力を形成する。高周波増幅器１０８は、コンバイナ１１０に対する第２の入力を形成するライン１２６上の出力を供給する。コンバイナ１１０は、ライン１１６および１２６上の信号を結合して、ライン１２０上の出力信号を形成する。ライン１２０上の出力信号は、フィードバックされて、スケーリングブロック１５２を介して差分ブロック１０６に対するライン１２２上の第２の入力を形成する。
【００３０】
ライン１１２上の入力信号が増幅すべきＲＦ信号に由来する包絡線である例示的な応用例では、信号は、低周波増幅器１０４の動作周波数帯域幅に比べて広い周波数スペクトルを有する。このシステムでは、低周波増幅器１０４は、出力信号ライン１２０上で伝達される出力の大部分を供給するが、入力信号の高周波数範囲では動作することができない。高周波増幅器１０８は、誤差補正またはクリーンアップループとして有効に動作して、ライン１２０上の出力信号の失われた部分を供給する。誤差補正またはクリーンアップは、ライン１２６上の信号をライン１１６上の信号と合計することによって提供されて、ライン１２０上の所望の出力信号を伝達する。
【００３１】
図１の配置では、高周波増幅器１０８は入力信号の全周波数範囲のほとんどにわたって動作することができなければならない。これによって、高周波増幅器１０８のダイナミックレンジおよび部分帯域幅に対する要求が生じ、特に、コンバイナ１１０の設計に対して、非常に高い部分帯域幅で動作することができなければならないという要求が生じる。
【００３２】
これらの問題を緩和するため、英国特許出願第０８０３７１１．１号にて考察されている原理にしたがって、遅延ブロック１３１が好ましくは設けられる。
遅延ブロック１３１を設けることによって、さらに後述するように高周波増幅器１０８に供給される信号の低周波成分が低減される。
【００３３】
遅延ブロック１３１は、第１の制御パスによる遅延と等価な遅延を第２の制御パスに導入する。図１の配置では、有限の遅延が制御ループ１３０によって導入される。図２の配置の遅延ブロック１３１は、平衡遅延（ｂａｌａｎｃｉｎｇ  ｄｅｌａｙ）として動作して、差分ブロック１０６の第１の入力に印加される信号を、ライン１２２上の差分ブロック１０６の第２の入力に伝達される信号に存在する、第１の制御ループ１３０の遅延に対応する量だけ遅延させる。遅延ブロック１３１によって与えられる平衡遅延は、好ましくは周波数とほぼ一致する。
【００３４】
したがって、遅延ブロック１３１を設けることで、差分ブロック１０６が低減された低周波信号を有するライン１２４上の出力を供給することが確保される。
このようにして低周波信号を取り消すことは、それらの信号を増幅するために高周波増幅器１０８が不要であり、入力ライン１２６上のそれらの信号を取り扱うのにコンバイナ１１０が不要であることを意味する。したがって、このように低周波成分を除去することによって、例えば変圧器またはコンデンサを使用して、コンバイナ１１０で信号を結合することが可能になる。コンバイナ１１０に変圧器を使用することは、特に有利で好ましい配置である。
【００３５】
好ましくは、遅延ブロック１３１によって供給される遅延はデジタル遅延である。デジタル遅延は、すべての周波数で一定の遅延を供給するので好ましい。デジタル遅延は、入力信号がデジタル形式である場合に特に適切である。本発明およびその実施形態はデジタル遅延に限定されない。遅延はアナログネットワークとして実現することができる。
【００３６】
図２を参照すると、本発明の原理による多段増幅器配置のための例示的な二重ループ制御システムが概略的に示されており、それは、図１の好ましい二重ループ制御システムの原理を利用している。
【００３７】
例証を容易にするため、以下の図面では、図１のスケーリングブロック１５０および１５２は図示されないことに留意されたい。しかし、当業者であれば、そのようなスケーリングブロックが好ましくは設けられてもよいことを理解するであろう。
【００３８】
図２を参照すると、多段増幅器配置は全体として参照番号２１０によって示され、複数（ｎ個）のＲＦ増幅器を含む。図２では、第１のＲＦ増幅器２０２１、第２のＲＦ増幅器２０２２、およびｎ番目のＲＦ増幅器２０２ｎが示されている。個々のＲＦ増幅器２０２１〜２０２ｎは、個々の入力２０４１〜２０４ｎで入力信号を受け取り、個々の出力２０６１〜２０６ｎで出力信号を発生させる。多段増幅器配置２１０の増幅器２０２１〜２０２ｎはそれぞれ、それら個々の入力２０４１〜２０４ｎで等価な入力信号を受け取る。入力信号はスプリッタ段によって供給されてもよい。出力２０６１〜２０６ｎの出力信号は後に続くコンバイナ段で結合されてもよい。
【００３９】
各ＲＦ増幅器は、本発明の原理にしたがって、個々の電源ライン１２０１〜１２０ｎで変調電源電圧を受け取る。図示される例では、ＲＦ増幅器２０２１〜２０２ｎはさらに接地に接続される。
【００４０】
本発明の原理によれば、多段増幅器配置２１０は単一の低周波増幅段およびｎ個の高周波増幅段を備える。単一の低周波増幅段は参照番号２３４によって示され、図１の遅延段１３１とともに図１の低周波増幅段１３０を備える。したがって、図１の遅延段１３１は、付加的に、多段増幅器配置２１０のための単一の共通段として設けられる。
【００４１】
低周波増幅段と呼ばれるものの、段２３４は、低周波増幅と関連しない遅延１３１を含むことが理解されるであろう。段２３４は、一般に、多段増幅器配置のための共通段であるが、本明細書では、その主な機能上の目的の観点から低周波増幅段と呼ばれる。
【００４２】
図２に示されるように、多段増幅器配置２１０の場合、参照番号２３２１〜２３２ｎによって示される複数（ｎ個）の高周波増幅段が設けられる。高周波増幅段２３２１〜２３２ｎはそれぞれ、図１の高周波増幅段１３２に対応する。それに加えて、高周波増幅段２３２１〜２３２ｎはそれぞれ、図１のコンバイナ１１０と等価なコンバイナを含む。
【００４３】
高周波増幅段と呼ばれるものの、段２３２１〜２３２ｎは、やはり低周波増幅出力と関連するコンバイナ１１０１〜１１０ｎを含むことが理解されるであろう。段２３２１〜２３２ｎは、一般に、多段増幅器配置の専用段であるが、本明細書では、それらの主な機能上の目的の観点から高周波増幅段と呼ばれる。
図２に示されるように、共通の低周波増幅段２３４はライン１１２上の入力基準信号を受け取る。共通の低周波増幅段２３４は、図１の配置にしたがってライン１１６上の出力信号を供給する。
【００４４】
高周波増幅段２３２１〜２３２ｎはそれぞれ、低周波増幅段２３４のライン１１６上の出力と、入力基準信号を遅延したものであるライン１２９上の出力との２つの入力を受け取る。上述したように、高周波増幅段２３２１〜２３２ｎはそれぞれ、ライン１１６および１２９上の信号に基づいて、ライン１２０１〜１２０ｎ上の個々の変調供給電圧を発生させる。
【００４５】
高周波増幅段２３２１〜２３２ｎはそれぞれ、図１の差分ブロック１０６にそれぞれ対応する差分ブロック１０６１〜１０６ｎと、図１の高周波増幅器１０８にそれぞれ対応する１０８１〜１０８ｎで示される高周波増幅器とを含む。それに加えて、高周波増幅段はそれぞれ、図１のコンバイナ１１０に対応する個々のコンバイナ１１０１〜１１０ｎを含む。高周波増幅段２３２１〜２３２ｎの差分ブロック、高周波増幅器、およびコンバイナの相互接続は、図１に示されるものと同じである。
【００４６】
低周波増幅段２３４は、高周波増幅段２３２１〜２３２ｎそれぞれと組み合わせて動作して、図１と同じ機能的効果をもたらし、個々の各ＲＦ増幅器に対して個々のライン１２０１〜１２０ｎ上の変調電源電圧を供給する。
【００４７】
したがって、本発明の原理にしたがって、図２を参照して記載されるように、複数の高周波増幅段と組み合わせた単一の低周波増幅段によって、図１に示されるような高精度の追跡システムの利点をコーポレートストラクチャ内で維持することが可能になる。
【００４８】
単一の低周波増幅段２３４は、複数の低周波増幅段に信号を伝達するため、適切に高出力にすることができる。低周波増幅段は、スイッチド電圧段としてのその特性により、いかなる場合でも低速段なので、不利な点を伴わない。
【００４９】
しかし、高周波増幅段を分離させることによって、小型の高速段として維持することができ、それによって、高効率高精度の追跡の利点を維持することが可能になる。
【００５０】
図３を参照すると、英国特許出願第０８０３８２１．８号の原理にしたがった、図２の高周波増幅段の好ましい実現例が示される。記載される好ましい実現例は、包絡線追跡システムの複数の電力増幅器に供給される電力を変調するのに使用される、変圧器ベースの電源である。
【００５１】
高周波段２３２１〜２３２ｎはそれぞれ同じ形で実現される。
図３を参照すると、ライン１１６上の低周波数段２３４からのフィルタ処理済み出力は、並列に接続された抵抗器４１８ｎおよびコンデンサ４１６ｎを介して、変圧器４０４ｎの二次巻線４１０ｎの第１のタップ４０３ｎに連結される。二次巻線４１０ｎの第２のタップ４０５ｎは、出力ライン１２０ｎ上の増幅器２０２ｎに連結される。
【００５２】
バイパスインダクタ４２０ｎは第１および第２の端子を有し、第１の端子は二次巻線４１０ｎの第１のタップ４０３ｎに連結され、第２の端子は、インダクタ４２０ｎの抵抗を表す抵抗器４４０ｎを介して二次巻線４１０ｎの第２のタップ４０５ｎに連結されている。抵抗器４４０ｎについては後述する考察のために図示している。
【００５３】
ライン１２９上の入力基準信号を遅延したものは、減算器４１２ｎの第１の入力に連結され、減算器４１２ｎは、二次巻線４１０ｎの第２のタップ４０５ｎに連結された第２の入力を有する。減算器４１２ｎの出力は補正増幅器４０６ｎの入力に連結される。補正増幅器４０６ｎの出力は、変圧器４０４ｎの一次巻線４０８ｎの第１のタップ４０７ｎに連結される。一次巻線４０８ｎの第２のタップ４０９ｎは接地に連結される。
【００５４】
要約すると、ライン１１６上の電圧は、二次巻線の第１のタップ４０３ｎおよびバイパスインダクタ４２０ｎの第１の端子に印加される。減算器４１２ｎは、入力基準信号を遅延したものを受け取り、二次巻線１１０の第２のタップ４０５ｎに存在する電圧の値、すなわち出力電圧を減算して、電圧誤差信号を生成する。次に、この電圧誤差信号は、補正増幅器４０６ｎで増幅され、一次巻線４０８ｎの第１のタップ４０７ｎに印加される。次に、ライン１１６上の電圧および補正増幅器４０８ｎによって供給される電圧が変圧器４０４ｎによって結合されて、二次巻線４１０の第２のタップ４０５ｎで出力電圧である補正電圧出力が供給される。
【００５５】
図３の配置では、低周波（スイッチド）、すなわちライン１１６上の粗い電圧信号は変圧器の二次巻線４１０ｎに印加され、また、著しいＤＣ電流を二次巻線に流してもよい。このＤＣ電流は、変圧器コア内に著しい磁束を発生させてもよく、コアの磁気飽和をもたらしてもよい。
【００５６】
この問題に対処するため、増幅段２３２ｎは、好ましくはバイパスインダクタ４２０ｎを備える。バイパスインダクタ４２０ｎは、好ましくは高出力インダクタを含み、したがって、高周波信号に対して高いインピーダンスを示すが、ＤＣ電流および低周波信号に対しては非常に低いインピーダンスを示す。
【００５７】
したがって、バイパスインダクタは、変圧器の周りに低インピーダンスのＤＣ電流バイパスパスを与え、ライン１１６上のＤＣ電流の大部分は、変圧器ではなくバイパスインダクタを通って流れることになる。変圧器巻線を通って流れるＤＣ電流による変圧器コア内の磁束は、二次巻線を通って流れるＤＣ電流が少なくなるにつれて低減されることになる。
【００５８】
したがって、磁気飽和に対するコアの磁化率は低減される。これによって、別の方法では必要になるであろう変圧器に比べて、物理的に小型の変圧器が可能になる。より小型の変圧器は改善された高周波応答を有することができるので、これは有利である。
【００５９】
したがって、各増幅段２３２１〜２３２ｎは、コンバイナとして、ただし低減されたサイズの変圧器を使用して実現されてもよい。
コンデンサ４１６ｎおよび抵抗器４１８ｎの目的は、バイパスインダクタ内にＤＣ電流の望ましい流れをさらにもたらすことである。
【００６０】
バイパスインダクタ４２０ｎは、抵抗器４４０ｎによって示される、インダクタコイル内のワイヤの長さによる関連する抵抗値ＲＬを有する。この抵抗値ＲＬは通常は小さい。抵抗器４１８ｎは、好ましくは、ＲＬよりも大きな、好ましくははるかに大きな抵抗値Ｒｔｒａｎｓを有するように選択される。
【００６１】
したがって、ライン１１６上のＤＣ電流出力は、その固有の低抵抗ＲＬを有するバイパスインダクタ４２０ｎによって提供される低抵抗パスを優先的に流れるようになる。したがって、ＲｔｒａｎｓとＲＬの比によって、変圧器の二次巻線４１０ｎを流れるＤＣ電流の低減が決まる。
【００６２】
したがって、抵抗器４１８ｎは、有利には、変圧器を通るのではなくバイパスパスを通るように付加的な電流を方向付けるための手段を提供する。
コンデンサ４１６ｎは、変圧器４０４ｎの二次巻線４１０ｎを通してＡＣ電流を流すための低インピーダンスパスを提供する。ＡＣ電流のための低インピーダンスパスを提供することによって、抵抗器４１８ｎにおける高周波信号の過剰な散逸を回避することができる。
【００６３】
図３の有利な配置では、変圧器内の磁束がさらに低減されるので、変圧器自体のサイズをさらに低減するとともに、コアの磁気飽和を回避することができる。
増幅段２３２１〜２３２ｎにバイパスインダクタ４２０ｎが存在することによって、より一層の利益をもたらすことができる。
【００６４】
損失がない変圧器を仮定すると、ライン１２０ｎ上で増幅器２０２ｎに伝達される平均電力は、（ｉ）低周波増幅器１０４のスイッチ可能な主電圧源と、（ｉｉ）補正増幅器４０６ｎとによって送達される平均電力の組み合わせである。しかし、増幅器２０２ｎに送達される瞬時電力は、（ｉ）および（ｉｉ）によって送達される瞬時電力の合計に等しくないことがある。
【００６５】
これは、エネルギーがバイパスインダクタ４２０ｎおよび変圧器の磁化インダクタンス（図示なし）に蓄えられ、このエネルギーを、瞬時出力電力が高い期間の間に放出することができるためである。
任意の時点で増幅器２０２ｎに送達される電力の大部分は、低周波増幅器１０４によって供給される。しかし、出力電力がピークの間、相当量の電力はバイパスインダクタ４２０ｎによって供給される。
【００６６】
エネルギーを保存するため、（理想的な）バイパスインダクタの正味の平均電力出力はゼロにならなければならない。インダクタ４２０ｎは、瞬時出力電力が低い期間の間は「荷電」され、瞬時出力電力が高い期間の間に蓄積エネルギーを放出する。有利には、これによって補正増幅器４０６ｎのピーク電力要件が大幅に低減される。
【００６７】
別の方法では変圧器４０４ｎの磁化インダクタンスに蓄えられるエネルギーは、その代わりに、変圧器４０４ｎとは異なり高周波動作のために最適化する必要のない、物理的に分離したインダクタ４２０ｎに蓄えられる。次に、蓄積エネルギーは、瞬時出力電力が高い期間の間に増幅器２０２ｎに伝達されてもよく、それによって、補正増幅器４０６ｎのピーク電力要件が低減される。
【００６８】
図４を参照すると、コーポレートストラクチャにおける図２の増幅段２１０の実現例の詳細が示される。図２の増幅段２１０を修正したものは、図４で参照番号４６０によって示される。本明細書で上記した参照番号は、同様の要素が示される場合は図４で再使用される。
【００６９】
図４に示されるように、基準信号を遅延したものは、増幅配置４６０と共通のライン５３２上で伝達される。ライン５３２上の基準信号を遅延したものは、複数（ｎ個）のバッファ５１４１〜５１４ｎを含むスプリッタ段５１２に対する入力として供給される。ｎ個のバッファ５１４１〜５１４ｎはそれぞれ、ライン５３２上の基準信号を遅延したものを受け取り、それら個々の出力ライン５１５１〜５１５ｎ上でその信号のコピーを発生させる。ライン５１５１〜５１５ｎ上の基準信号を遅延したもののコピーは、高周波増幅段２３２１〜２３２ｎの図２の差分ブロック１０６１〜１０６ｎの第１の入力となる。
【００７０】
したがって、図２に示されるライン１２９上の信号は、ライン５１５１〜５１５ｎ上のその信号のｎ個のものと置き換えられる。
【００７１】
図４の配置は、基準信号を１つまたは複数の低周波増幅段だけではなく、高周波増幅段の１つまたは複数の組に分配することが必要な、コーポレートストラクチャにおいて好ましい。コーポレートストラクチャの階層形式内で基準信号が分配されるので、適正なレベルで各増幅段１０４または２３２に信号が送達されることを確保するため、信号を分割し、次にバッファすることが必要である。
【００７２】
図５を参照すると、図４の増幅段４６０に対応する複数（ｍ個）の増幅段を含むコーポレートストラクチャにおける基準信号の分配の全体概略図が示される。
【００７３】
ここで図５を参照すると、複数の増幅器を備える大規模なコーポレートストラクチャアーキテクチャの実現例が概略的に示される。図５の例では、ｎ個の増幅器の複数（ｍ個）の群が開示される。ｎは群ごとに異なってもよい。ｎ個の増幅器のｍ個の群の１つは、好ましくは図４に示されるように配置される。
【００７４】
各群のｎは構造上図４の増幅段に対応する。したがって、図４の配置４６０にそれぞれ対応する、ｍ個の増幅配置４６０１〜４６０ｍが示される。
増幅器の数ｎ、また結果として高周波増幅段の数ｎは、段４６０１〜４６０ｎそれぞれにおいて異なってもよい。
【００７５】
一般に、図５を参照すると、ライン１１２上の基準信号は入力として供給され、また、主基準信号ＲＥＦＭＡＳと示されてもよい。ライン１１２上の基準信号は、デジタルアナログ変換器５２４に対する入力を形成して、アナログ基準信号をデジタル化したものを供給する。デジタルアナログ変換器の出力の基準信号のデジタル化したものは、ＲＥＦＬＦ＿ＭＡＳと示される低周波増幅段のためのデジタル化した主基準信号として見なしてもよく、低周波スプリッタ／バッファ段５１６に対する入力を供給する。
【００７６】
ライン１１２上の基準信号は、付加的に、図１および２の遅延１３１と等価の遅延５２８に対する入力を形成する。遅延５２８の出力における遅延した基準信号は、デジタルアナログ変換器５２６に対する入力を形成し、その変換器は、その出力において遅延した基準信号をアナログにしたものを発生させ、これは、ＲＥＦＨＦ＿ＭＡＳと示される高周波増幅段に対するアナログ主基準信号と見なしてもよい。デジタルアナログ変換器５２６の出力における基準信号ＲＥＦＨＦ＿ＭＡＳは、高周波スプリッタ／バッファ段５１８に対する入力を形成する。
【００７７】
低周波スプリッタ／バッファ段５１６は、ＲＥＦＬＦ＿ＳＬ１〜ＲＥＦＬＦ＿ＳＬｍと示される段４６０１〜４６０ｍそれぞれの低周波増幅段に対する従属基準信号を供給する。
高周波スプリッタ／バッファ段５１８は、ＲＥＦＨＦ＿ＳＬ１〜ＲＥＦＨＦ＿ＳＬｍと示される、多段増幅段５１０１〜５１０ｍそれぞれの高周波増幅段に対する従属基準信号を供給する。
【００７８】
低周波スプリッタ／バッファ段５１６は、５２０１〜５２０ｍと示される複数（ｍ個）のバッファを備える。各バッファはそれぞれ、ライン５３０１〜５３０ｍ上の出力信号を供給し、それは、個々の増幅段５１０１〜５１０ｍの低周波増幅段に対する基準信号ＲＥＦＬＦ＿ＳＬ１〜ＲＥＦＬＦ＿ＳＬｍを提供する。
【００７９】
高周波スプリッタ／バッファ５１８は、５２２１〜５２２ｍと示される複数（ｍ個）のバッファを備える。バッファ５２２１〜５２２ｍは、個々の出力ライン５３２１〜５３２ｍ上の出力信号を発生させ、それらはそれぞれ、増幅段４６０１〜４６０ｍそれぞれに対する高周波基準信号ＲＥＦＨＦ＿ＳＬ１〜ＲＥＦＨＦ＿ＳＬｍを供給する。
【００８０】
ライン５３２１〜５３２ｍ上で受け取られる高周波基準信号はそれぞれ、個々のバッファ段５１２１〜５１２ｍにおいて、増幅段４６０１〜４６０ｍによって受け取られる。図５の増幅段４６０１〜４６０３では、図４をさらに参照して分かるように、ライン５３２上の高周波増幅信号に対するｎ個の従属基準信号それぞれについて、副従属信号ＲＥＦＨＦ＿ＳＵＢ＿ＳＬ１〜ＲＥＦＨＦ＿ＳＵＢ＿ＳＬｎが発生する。
【００８１】
任意の増幅段４６０ｍに設けられる増幅器の数ｎは、任意の所与のバッファ段５１２によって高周波基準信号を複製することができる回数に応じて決まってもよい。この限定は、高周波増幅信号の最初の分割がブロック５１８で、その後の分割がブロック５１２で行われる図５に示されるように、高周波基準電圧の階層的発生を必要とすることがある。
【００８２】
しかし、これを推進する可能性が最も高い要因は、増幅器ラック内の空間、または、低周波スイッチング電源から便利に獲得可能な出力であり、それによって、個々の低周波スイッチング電源が支持することができる増幅器の数が決まる。
【００８３】
したがって、図５に示されるように、図４に示されるような多段ＲＦ増幅段に関して有利な構造が多数回複製されてもよい。高周波増幅段２３２ｎの数が、性能上の限定によって最大限に達した場合、図４の増幅段４６０全体を、図５に示されるように複製することができる。
【００８４】
高周波増幅段を実現するための分配配置を用いて、本発明の原理を実現する際、信号の印加の間に同期が存在し、後に続く結合段において信号が時間同期性を伴って結合されるようにして、様々な高周波増幅段間のタイミングを確実に制御することが必要である。
【００８５】
これは、（ａ）使用される各増幅段について、ＲＦ包絡線およびドレイン電圧（供給）信号を正確に整合させ、（ｂ）コーポレートストラクチャ増幅器内のすべての電力増幅器段を正確に時間整合させるための要件である。
【００８６】
以下、図６を参照してさらに考察する。
図６は、コーポレートストラクチャ包絡線追跡増幅器の包絡線パスの高周波増幅段の分配を全体概略図で示す。図６では、入力基準信号はライン７１８上で受け取られる。これは発生／変換（ｇｅｎｅｒａｔｉｏｎ  ａｎｄ  ｃｏｎｖｅｒｓｉｏｎ）ブロック７０２に対する入力を形成する。このブロックは、デジタルからアナログへと形態を変換し、「主」高周波基準電圧を発生させるための入力基準信号の処理を表す。これはまた、包絡線パスに任意の適切な遅延（図１のブロック１３１の遅延に対応する）を適用することを含む。
【００８７】
また、すべての電力増幅器段においてＲＦ包絡線とドレイン（供給）電圧との間の整合を達成するため、ＲＦパスをそれに対応して遅延することが必要である。
【００８８】
その後、高周波基準信号の「主」の状態のものは、図５のスプリッタ／コンバイナ５１８と等価のスプリッタ７０４に伝達される。一般に、スプリッタ７０４は、「従属」高周波基準信号である主高周波電圧信号のｍ個のコピーを出力するように動作し、それらはそれぞれ、図５のスプリッタ／バッファ段５１２１〜５１２ｍに対応する個々のさらなるスプリッタ／バッファ７０６１〜７０６ｍに対する入力を形成する。
【００８９】
その後、スプリッタ段７０６１〜７０６ｍはそれぞれ、多段増幅器の高周波増幅段に対する「副従属」高周波基準信号である、適切な数のコピーｎ個を発生させる。したがって、例えば、スプリッタ段７０６ｍは、高周波増幅段７０８ｍ１〜７０８ｍｎに対する入力となる高周波基準電圧のｎ個のコピーを発生させる。同様に、スプリッタ７０６２は、高周波基準電圧のコピーを高周波増幅段７０８２１〜７０８２ｎに供給し、スプリッタ７０６１は、高周波電圧基準のコピーを高周波増幅段７０８１１〜７０８１ｎに供給する。
【００９０】
図６に示されるように、高周波増幅段７０８はそれぞれ、参照番号７０９１１〜７０９ｍｎによって示される変調供給電圧を関連するＲＦ増幅器に供給する。図２を参照すると、これはライン１２０上に変調電源を供給することに相当する。
上述したように、高周波ＲＦ増幅段７０８に対する基準信号の送達または基準信号のコピーが確実に時間整合されることが重要である。
【００９１】
図６では、様々なブロック要素間において、様々な時点での時間遅延を表す時限が示されている。発生／変換ブロック７０２と関連するｔ０の時間遅延がある。さらなるｔ１の時間遅延は、発生／変換ブロック７０２からスプリッタ７０４への送信によって引き起こされる遅延を表す。スプリッタ７０４とスプリッタ７０６１〜７０６ｍそれぞれとの間には個々の時間遅延があり、それらの時間遅延はそれぞれ時間ｔ２１、ｔ２２、およびｔ２ｍによって示される。さらに、スプリッタ７０６１〜７０６ｍそれぞれと個々の増幅器７０８１１〜７０８１ｎ、７０８２１〜７０８２ｎ、および７０８ｍ１〜７０８ｍｎとの間に時間遅延がある。
【００９２】
ＲＦ増幅器７０９およびそれに関連する高周波増幅段７０８の数は、高周波電圧の付加的な階層的発生が必要なことがあり、また時間遅延を発生させる付加段な段が必要なことがあるような数であることが、当業者には理解されるであろう。図６は、単に、高周波基準信号を、その主の状態のものから多段環境の個々の高周波増幅段まで伝達する原理を表している。より多数またはより少数の分割段が、またしたがってより多数またはより少数の時間遅延パスが必要なことがある。
【００９３】
高周波増幅段の時間整合を確保するため、ライン７１８上の基準信号の受取りと、個々の高周波増幅段７０８に対する基準信号のコピーの伝達との間の時間遅延が等しいことを確保することが必要である。したがって、発生／変換ブロック７０２の入力から、増幅器７０９と関連する高周波増幅段７０８のいずれか１つに対する入力までの時間遅延は等しくなければならない。例えば、これには、ｔ０＋ｔ１＋ｔ２１＋ｔ３１ｎがｔ０＋ｔ１＋ｔ２２＋ｔ２２２と等しいことを必要とする。
【００９４】
さらに、各ＲＦ増幅器７０９のＲＦ信号の包絡線が、各高周波増幅段によって供給される変調供給電圧と時間整合され、それによって、増幅器に供給される変調電源と増幅器によって伝えられるＲＦ信号との間に時間整合があることが重要である。各増幅器７０９に対する入力信号は、図６の高周波増幅段に対する基準信号と同様に、分割され分配される主入力信号に由来することに留意されたい。
【００９５】
必須ではないものの、任意の低周波増幅段の基準信号は、高周波基準信号および入力信号と時間整合されることが好ましい。高周波増幅段は低周波増幅段によって発生する信号のあらゆる誤差を除去するように適合されているので、そのような時間信号はそれほど重大ではない。
【００９６】
時間整合の要件を満たすため、信号を伝達するためのケーブルの長さを制御することなどにより、遅延を導入することによって時限を確実に時間整合する適切なアクションを行うことが必要なことがある。
【００９７】
ＲＦ増幅器を利用する上述の好ましい実施形態は、そのようなＲＦ増幅器によって駆動される任意の特定の負荷に限定されない。しかし、そのようなＲＦ増幅器は一般的にはアンテナを駆動することが想到される。そのため、本発明は、移動通信の分野を含む通信分野における特定の有利な用途を有する。
【００９８】
本発明は、特定の好ましい実施形態を参照して、特に変調電圧電源における応用例を参照して本明細書に記載されている。ただし、本明細書は単に実施例の例示である。特に、本発明は、制御システムにおいてより広く実現されてもよい。想到される、ただし非限定的な応用例としては、ダイナミック電源またはあらゆる広域周波数範囲の電源が挙げられる。
【図１】
0005874082.tif 000002
【図２】
0005874082.tif 000003
【図３】
0005874082.tif 000004
【図４】
0005874082.tif 000005
【図５】
0005874082.tif 000006
【図６】
0005874082.tif 000007