(57)【特許請求の範囲】
【請求項１】
半導体素子チップと、Ｃｕを主原料としたＣｕ基板との間に、Ａｕ系はんだ層を挟持したダイアタッチメント構造を有するＡｕ系はんだダイアタッチメント半導体装置において、
前記Ｃｕ基板と前記Ａｕ系はんだ層との間に配設され、スリットを有する金属膜と、
前記金属膜のスリットを介して前記Ａｕ系はんだ層の内部と前記Ｃｕ基板の内部に形成され、ＣｕとＡｕを主元素とする亜鈴断面構造体と
を備えたことを特徴とするＡｕ系はんだダイアタッチメント半導体装置。
【請求項２】
前記金属膜は、Ｎｉ、またはＣｏ、またはＮｉとＣｏの双方、を主材料とする金属膜であることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項３】
前記金属膜は、無電解めっき法で形成されたＰを含有するＮｉ、またはＣｏ、またはＮｉとＣｏの双方、を主材料とする金属膜であることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項４】
前記金属膜に形成されるスリットは、平面視した際に、２次元周期的に形成されていることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項５】
前記２次元周期的に形成されたスリットは、方形周期パターン、６方周期パターン、３方周期パターン、及び、等間隔平行線パターン、のうちのいずれかのパターンであることを特徴とする請求項４に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項６】
前記金属膜に形成されるスリットを平面視した際の幅は、前記Ａｕ系はんだ層の厚み相当の値を最大として、この値から最小値０．１μｍの間の値であることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項７】
前記半導体素子チップの接合面積全体に占める前記スリットの総正射影面積の割合は、０．１％以上、１０％以下であることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項８】
前記Ａｕ系はんだ層は、前記Ｃｕ基板に由来するＣｕを有効成分として含有していることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項９】
前記亜鈴断面構造体の主元素Ｃｕ及びＡｕは、前記Ｃｕ基板及び前記Ａｕ系はんだ層をそれぞれ起源とすることを特徴とする請求項１に記載のＡｕ系はんだダイアタッチメント半導体装置。
【請求項１０】
加熱台の上に、スリットを有する金属膜を表面に被膜したＣｕ基板、液相線温度が４２０℃以下であるＡｕ系はんだ材、及び半導体素子チップを順に重ね置きし、
加熱台の上に重ね置きした前記Ｃｕ基板、前記Ａｕ系はんだ材、及び前記半導体素子チップを加熱して昇温し、前記Ａｕ系はんだ材を融解させて前記Ｃｕ基板と前記半導体素子チップとの間に挟持された融液層とし、
前記Ｃｕ基板と、前記半導体素子チップと、前記Ｃｕ基板と前記半導体素子チップとの間に挟持された融液層と、を冷却して前記融液層を固化させ、前記Ｃｕ基板と前記半導体素子チップとを接合させる
ことを特徴とする半導体装置の製造方法。
【請求項１１】
前記スリットを有する金属膜を、パターン無電解めっき法、或いはエッチング法、或いはレーザービーム加工法のいずれかにより、前記Ｃｕ基板表面に形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記スリットを有する金属膜を前記Ｃｕ基板表面に形成する処理の最終工程に、前記Ｃｕ基板全面に対して厚み０．２μｍ未満のめっき膜で前記金属膜を被覆する処理を付加したことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
加熱台の上に重ね置きした前記Ｃｕ基板、前記Ａｕ系はんだ材、及び前記半導体素子チップを加熱して昇温するときに、５ミリバール以下の減圧下で実行することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１４】
半導体素子チップと、Ｃｕを主原料としたＣｕ基板との間に、Ａｕ系はんだ層を挟持したダイアタッチメント構造を有するＡｕ系はんだダイアタッチメント半導体装置において、
前記Ｃｕ基板と前記Ａｕ系はんだ層との間に配設され、スリットを有する金属膜と、
前記金属膜のスリットを介して前記Ａｕ系はんだ層の内部と前記Ｃｕ基板の内部に形成され、ＣｕとＡｕを主元素として亜鈴断面構造によって前記Ｃｕ基板と前記Ａｕ系はんだ層とを結合するはんだ結合手段と
を備えたことを特徴とするＡｕ系はんだダイアタッチメント半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕ基板と半導体素子をＡｕ系はんだで接合してなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）やチッ化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）等のワイドバンドギャップ半導体を用いたパワー半導体装置が開発されている。このようなパワー半導体装置は、高い半導体接合温度（Ｔｊ）であっても、従来のシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）を用いたパワー半導体装置に比べてオン抵抗が低く、高速スイッチイングさせることが可能である。このため、半導体装置の小チップ化と同時に、システムを構成する受動部品や冷却器の小型化を達成することが可能となり、小型、軽量で低価格なパワーエレクトロニクスシステムを実現できると期待されている。【０００３】
このような高い半導体接合温度（Ｔｊ）で作動するパワー半導体装置を構成する半導体素子チップと金属基板との接合部分、即ち、ダイアタッチメントには、当然、高い耐熱性が要求される。一般に金属基板には導電性、熱伝導性、価格の点から銅（Ｃｕ）を主原料とした板材が用いられ、多くは、セラミック絶縁基板に貼り付けた態様で使用されている。以下、セラミック絶縁基板に貼り付けたものも含めて「Ｃｕ基板」と略称することにする。【０００４】
一方、接合材として広く使用されているのが、高融点Ａｕ系はんだである（非特許文献１、２、３参照）。ここで言うＡｕ系はんだとは、共晶ＡｕＧｅはんだ（融点３５６℃）、共晶ＡｕＳｉはんだ（融点３６３℃）、共晶ＡｕＳｎはんだ（融点２８０℃）等である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】P. Alexandrov, W. Wright, M. Pan, M. Weiner, L. Jiao, J.H. Zhao, Solid-State Electron., 47 (2003) p. 263.
【非特許文献２】R.W. Johnson and L. Williams, Mater. Sci. Forum 483-485 (2005) p. 785
【非特許文献３】S. Tanimoto, K. Matsui, Y. Murakami, H. Yamaguchi, and H. Okumura, Proceedings of IMAPS HiTEC 2010 (May 11-13, 2010, Albuquerque, New Mexico, USA), pp. 32-39.
【発明の概要】
【０００６】
従来における半導体装置のＡｕ系はんだダイアタッチメントでは、Ｃｕ基板にバリヤメタルとして機能する緻密なＮｉ等のめっきを施すことによって、半導体素子（ＳｉＣ）チップが接合されたＡｕ系はんだ層を、Ｃｕ基板から遮断する構成としている。しかしながら、このような半導体装置を高温で長期に使用し続けると、時間経過に伴ってはんだ接合層の接合強度が低下し、遂には半導体チップがめっき層付近から剥離するという問題が発生することがある。この劣化現象は高温であればあるほど激しく、且つ、短時間に現れる。
【０００７】
例えば、上述した非特許文献３では、ＮｉめっきＣｕ板の上にＡｕＧｅはんだでＳｉＣチップを接合させたダイアタッチメントを、３００℃の大気中で放置したとき、その接合強度が約３０００時間後にはＩＥＣ６０７４９−１９規格で規定された下限近くまで低下することが報告されている。
【０００８】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、半導体装置の加熱による接合強度の劣化を遅延させ、剥離モード寿命を延ばすことが可能なＡｕ系はんだダイアタッチメント半導体装置及びその製造方法を提供することにある。
【０００９】
上記目的を達成するため、本願発明では、Ｃｕ基板とＡｕ系はんだ層との間に、平面視した際に所定の形状となるようにパターニングされた微細スリットを有する緻密金属膜を配設し、Ｃｕ基板、Ａｕ系はんだ層、及び緻密金属膜の微細スリットのそれぞれに、ＣｕとＡｕを主元素とする微小亜鈴断面構造体を埋設する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態に係る半導体装置の要部断面図である。
【図２】図２は、図１に示す半導体装置の製造方法を説明するための断面図である。
【図３】図３は、本発明に係る半導体装置の製造方法によって作製した半導体装置の断面における微小亜鈴断面構造体を、走査電子顕微鏡で撮影した写真である。
【図４】図４は、本実施形態に係る半導体装置を３００℃で、３０００時間放置したときの接合強度を、従来例と対比して示す説明図である。
【図５】図５は、本発明に係る半導体装置に用いられる緻密金属膜の微細スリット形状の例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面を参照して説明する。図１は、本発明の一実施形態に係る半導体装置の構成を示す断面図である。なお、本実施形態の構造説明に使用する断面図は、理解を促進するために、厚さ方向（図中、上下方向）の寸法を誇張して記載している。
【００１２】
また、以下の説明においては、半導体素子１としてＳｉＣパワー素子を使用し、Ａｕ系はんだ層３として共晶ＡｕＧｅはんだを使用し、Ｃｕ基板２として、ＳｉＮセラミック基板の両面にＣｕを主原料とした金属Ｃｕ板を貼り付けた基板を使用する場合を例として説明する。
【００１３】
但し、これは一例であって、半導体素子１としてはＧａＮ素子、ダイヤモンド素子、ＺｎＯ素子等の他のワイドバンドギャップ半導体素子や高温用途を目的としたＳｉ半導体素子（ＳＯＩ素子やセンサ素子）でも等しく適用できる。
【００１４】
また、Ａｕ系はんだ層３として用いるＡｕ系はんだは、Ａｕを主原料とするはんだであり、典型的な例としては共晶ＡｕＧｅはんだ、共晶ＡｕＳｉはんだ、共晶ＡｕＳｎはんだ等である。更に、これらのはんだの混合物でも良く、また、これら共晶はんだにその他の元素を添加したものでも良い。更には、共晶組成である必要は必ずしもなく、液相線温度が概ね４２０℃以下である過共晶組成、亜共晶組成であっても良い。
【００１５】
また、Ｃｕ基板２は、ＳｉＮセラミック基板に貼り付けたものに限らず、他の種類のセラミック基板（アルミナや窒化アルミニウム、ベリリア等）に貼り付けたＣｕ基板でも良いし、リードフレームのようなＣｕを主材料とする単純な金属板でも良い。
【００１６】
図１に示すように、本実施形態に係る半導体装置１００は、Ｃｕ基板２と半導体素子１（半導体素子チップ）をＡｕ系はんだ層３により接合したダイアタッチ構造を有する。即ち、本実施形態に係る半導体装置１００は、半導体素子チップ（半導体素子１）と、Ｃｕを主原料としたＣｕ基板２との間に、Ａｕ系はんだ層３を挟持したダイアタッチメント構造を有するＡｕ系はんだダイアタッチメント半導体装置である。
【００１７】
半導体素子１は、炭化珪素（ＳｉＣ）パワー半導体素子であり、裏面（図中、下側の面）にはオーミックコンタクト１１が形成され、オーミックコンタクト１１の表面（図中、下方）には、はんだの濡れ性の改善、はんだの侵入の防止、付着力の向上等を目的とした実装電極１２が被覆されている。実装電極１２は、例えば、Ｔｉ／Ｎｉ／Ａｇ積層蒸着膜（Ｔｉがオーミックコンタクト１１に接触し、Ａｇが最表面となる層構造）を挙げることができる。
【００１８】
Ｃｕ基板２は、ＳｉＮセラミック基板２１の少なくとも片面に、Ｃｕを主原料とする金属Ｃｕ板２２をロウ付け等で貼り付けた構造をなしている。金属Ｃｕ板２２の表面には、微細スリット２４を有する緻密金属膜２３が配設されている。この緻密金属膜２３は、Ｎｉ膜、またはＣｏ膜、或いはＮｉＣｏ混合膜（ＮｉとＣｏの双方）やＮｉ／Ｃｏ積層膜等からなる金属膜であり、はんだ付け濡れ性の確保と、Ａｕ系はんだ層３と金属Ｃｕ板２２が全面的に接触することを防ぐ役割を担っている。また、緻密金属膜２３は、厚みが１０μｍ未満であり、無電解めっきで形成することが最も容易でコスト安であるが、スパッタリングや電子ビーム法等、他の成膜方法で形成しても良い。この際、無電解めっきで作製したＮｉ膜やＣｏ膜は、Ｐ（リン）を高濃度に含有したＮｉ−Ｐ膜、Ｃｏ−Ｐ膜になる。
【００１９】
緻密金属膜２３の微細スリット２４は、紙面と直交する方向に対して、所定の角度をなして線条に延びているものであり、平面視した際に（図１に示す半導体装置１００を上側から見た際に）、所定の形状となるようにパターニングされている。図５は、緻密金属膜２３を平面視したときの微細スリット２４の形状の例を示す説明図である。図５（ａ）は、スリットが方形状に形成された方形周期パターンの例を示し、図５（ｂ）は、スリットが六角形状に形成された６方周期パターンの例を示し、図５（ｃ）は、スリットが平行な直線上に形成された等間隔平行線パターンの例を示し、図５（ｄ）は、スリットが千鳥格子形状に形成された千鳥方形周期パターンの例を示し、図５（ｅ）は、スリットが三角形状に形成された３方周期パターンの例を示している。つまり、図５（ａ）〜（ｅ）に示すスリットは、平面視した際に同一の形状が繰り返して形成される形状、即ち、２次元周期的に形成されている。
【００２０】
また、図５（ａ）〜（ｅ）の中では、図５（ａ）に示す方形周期パターン、図５（ｂ）に示す６方周期パターンを用いることがより好ましい。また、スリットの幅は、後述するはんだ層の厚み相当の値を最大値として、この値から最小値０．１μｍの間の値に収めることが好ましく、２０μｍ〜１μｍの範囲とすることがより好ましい。
【００２１】
また、本実施形態に係る半導体装置１００を、半導体素子１の上面側からＣｕ基板２に向かって透視したとき、半導体チップの接合面全体に占めるスリットの積算面積の割合、即ち、半導体素子１の接合面積全体に占める微細スリット２４の総正射影面積の割合は、０．１％以上、１０％以下であることが好ましく、５％以下であることがより好ましい。
【００２２】
図１に示すＡｕ系はんだ層３は、例えば、共晶ＡｕＧｅはんだにＣｕを含有した層である。このＡｕ系はんだ層３に含有するＣｕは、Ｃｕ基板２の金属Ｃｕ板２２に由来する。
【００２３】
即ち、Ａｕ系はんだ層３は、Ｃｕ基板２に由来するＣｕが有効成分として含有している。
【００２４】
ここで、Ａｕ系はんだ層３にＣｕが含まれていることと、このＣｕの起源がＣｕ基板２にあることが本発明の構成上の際立った特徴のひとつになっている。
【００２５】
また、緻密金属膜２３に形成された微細スリット２４内を覆うように、ＡｕとＣｕを主元素とする微小亜鈴断面構造体４が形成されている。即ち、Ｃｕ基板２、Ａｕ系はんだ層３、及び緻密金属膜２３の微細スリット２４のそれぞれには、ＣｕとＡｕを主元素とする微小亜鈴断面構造体４が埋設されている。この微小亜鈴断面構造体４が形成されていることが、本発明の構造のもう一つの際立った特徴である。ここで、微小亜鈴断面構造体４とは、図１に点線で描いた断面を有する領域を示している。微小亜鈴断面構造体４の亜鈴は、微細スリット２４を介して、緻密金属膜２３の上部Ａｕ系はんだ層３の内部と金属Ｃｕ板２２の内部に形成されている。これにより、Ａｕ系はんだ層３とＣｕ基板２とを強固に結合することができ、微小亜鈴断面構造体４はＣｕ基板２とＡｕ系はんだ層３とを結合するためのはんだ結合手段として機能する。また、後述するように、微小亜鈴断面構造体４の主元素であるＣｕ及びＡｕは、Ｃｕ基板２及びＡｕ系はんだ層３をそれぞれ起源としている。
【００２６】
次に、図１に示した半導体装置を製造する手順を、図２（ａ）、（ｂ）、（ｃ）に示す工程図を参照して説明する。まず、図２（ａ）に示すように、前駆材料Ａ１、Ｂ２、Ｃ３を準備する。前駆材料Ａ１は、上述した図１に示す炭化珪素（ＳｉＣ）製のパワー半導体素子１である。市販されている炭化珪素（ＳｉＣ）パワー半導体素子１の裏面の実装電極１２の構造は、事実上ほとんど前述した実装電極構造と一致しているので、これらを用いる限り、本発明を実施するために改変は特段必要としない。
【００２７】
前駆材料Ｂ２は、図１に示したＣｕ基板２である。この前駆材料Ｂ２は、以下に示す手順で作成する。初めに、セラミック基板２１の表面に、活性金属法或いは直接接合法で金属Ｃｕ板２２を貼り付けた市販のＣｕ基板２を用意する。そして、このＣｕ基板２の表面にパターン無電解めっき法で、微細スリット２４を有する緻密金属膜（例えば、厚み５μｍのＮｉ−Ｐ膜）２３を形成する。ここで言うパターンめっき法とは、フォトリソグラフィで、Ｃｕ基板２表面の微細スリット２４に該当する部位にのみフォトレジストを被覆した後、めっきして、フォトレジストのないＣｕ面露出部だけにＮｉ−Ｐめっきを成長させる方法である。その結果、設計位置に微細スリット２４が形成される。そして、フォトレジストは、めっき後に溶剤で除去される。
【００２８】
この際、微細スリット２４は、平面視した際に、前述の図５（ａ）〜（ｅ）に示したように、２次元周期的なパターン（所定のパターニング）を備えるようにする。
【００２９】
微細スリット２４を形成する方法として、パターンめっき法以外に、エッチング法やレーザービーム加工法、或いは、その他の方法を用いても良い。エッチング法、レーザビーム加工法を用いる場合には、金属Ｃｕ板２２の全面にめっきでＮｉ−Ｐ膜を成長させた後、エッチング加工、或いはレーザービーム加工を行う。この際、エッチング処理の前にレジストパターンを形成する。
【００３０】
微細スリット２４の底部には、図２（ｂ）に示すように、比較的酸化し易いＣｕ（金属Ｃｕ板２２）が露出していて、長期間保存するような場合には、露出している金属Ｃｕ板２２の表面にＣｕＯが形成され、Ａｕ系はんだの濡れ性が悪化する。この問題を回避するためには、緻密金属膜２３をパターンめっき法で形成した直後に、導体部全面にめっき法で薄いＮｉ−Ｐめっき膜（厚さ０．２μｍ未満）を無電解めっきすれば良い。これにより、微細スリット２４の底部となる金属Ｃｕ板２２の表面が薄いＮｉめっき膜（図２では表示を省略）で被覆される。即ち、微細スリット２４を有する緻密金属膜２３をＣｕ基板表面に形成する処理の最終工程に、Ｃｕ基板２の全面に対して厚み０．２μｍ未満のめっき膜で緻密金属膜２３を被覆する処理を付加することが、ＣｕＯの形成を防止する上で好適である。
【００３１】
次いで、必須な処理ではないが、緻密金属膜２３の上に、フラッシングめっき法で薄いＡｕ膜、またはＡｇ膜を被覆すると良い。こうすることにより、後続のリフロー工程において、はんだ濡れ性がより一層改善され、歩留まりを向上させることができる。
【００３２】
図２（ａ）に示す前駆材料Ｃ３は、Ａｕを主原料とするＡｕ系はんだ材３ａであり、典型的には共晶ＡｕＧｅはんだ、共晶ＡｕＳｉはんだ、共晶ＡｕＳｎはんだ等である。また、これらのはんだの混合物でも良い。更には、共晶組成である必要は必ずしもなく、液相線温度が概ね４２０℃以下である過共晶組成、亜共晶組成であっても良い。また、改質改善の不純物として第３の元素を含んでいても良い。形態はプリフォーム（チップ状の固体）でも良いし、ペーストでも良い。
【００３３】
注意すべき点として、前駆材料Ｃ３として用いるＡｕ系はんだ材３ａと、完成した半導体装置１００のＡｕ系はんだ層３（図１参照）とは、構成元素が一致していないことが挙げられる。Ａｕ系はんだ層３には、前駆材料Ｃ３のＡｕ系はんだ材３ａに含まれていないＣｕが有効成分として含まれている。
【００３４】
前駆材料Ａ１、Ｂ２、Ｃ３の準備が完了すると、その後、アセトンやイソプロピルアルコール等の溶剤を用いて有機洗浄を行い、これら各前駆材料Ａ１、Ｂ２、Ｃ３の表面に付着している汚染物を除去する。
【００３５】
続いて、各前駆材料Ａ１、Ｂ２、Ｃ３を減圧リフロー装置に設置する。減圧リフロー装置は５ミリバール程度まで減圧できる程度の排気能力を有し、純度９９．９９％以上の不活性ガス（窒素やアルゴンガス）を導入する仕様のものであるものとする。
【００３６】
減圧リフロー装置の代わりに、還元雰囲気や低露点雰囲気でリフローが実行できる常圧リフロー装置を用いることもできる。
【００３７】
その後、減圧リフロー装置のリフロー台の上に前駆材料Ｂ２（Ｃｕ基板２）を置き、図２（ａ）に示すように、該前駆材料Ｂ２上の接合させるべき部位に、前駆材料Ｃ３（Ａｕ系はんだ材３ａ）を置き（ペーストの場合は塗布し）、更に、その上に、前駆材料Ａ１（半導体素子１）を重ね合わせる。即ち、加熱台（リフロー台）の上に、微細スリット２４を有する緻密金属膜２３を表面に被膜したＣｕ基板２、液相線温度が４２０℃以下であるＡｕ系はんだ材３ａ、及び半導体素子チップ（半導体素子１）を順に重ね置きする重ね置き工程を実施する。なお、図２ではリフロー台の記載を省略してある。
【００３８】
ここで、前駆材料Ｂ２上の接合させるべき部位に、前駆材料Ｃ３、及び前駆材料Ａ１を正確に載置し、リフロープロセス中の半導体素子１の位置ずれを防止するために、テンプレート式カーボン治具を使用することが望ましい。
【００３９】
なお、本発明の必須要件ではないが、図１に示すＡｕ系はんだ層３に発生するボイドを軽減するために、リフロープロセス中、特に、はんだ融解時に、半導体素子１に穏やかな圧力を加えると良い。必要な荷重は、０．１ｇ／ｃｍ2以上、好ましくは０．３ｇ／ｃｍ2以上である。例えば、面積が４ｍｍ2である半導体素子１に対しては、０．４ｇ以上、好ましくは１．２ｇ以上の荷重を用いれば良い。
【００４０】
上記準備ができたらリフロー工程を実行する。以下、詳細に説明する。初めに、減圧リフロー装置の試料室の排気を行う。試料室内の圧力が５ミリバール以下になったら、不活性ガスを導入する。この操作を数回行い、試料室内の空気を不活性ガスで置換する。これにより、試料室は不活性ガスで充満することになる。
【００４１】
そして、前記リフロー台または試料室全体を加熱して、各前駆材料Ａ１、Ｂ２、Ｃ３の温度を概ね２００℃に昇温し、約２分間この温度を保持する。このとき、蟻酸蒸気を含む不活性ガスを導入して汚染有機物の除去を促進しても良い。
【００４２】
次いで、不活性ガス導入を停止し、排気を再開して試料室を５ミリバール以下に減圧する。更に、リフロー台（または試料室全体）を更に加熱して、各前駆材料Ａ１、Ｂ２、Ｃ３を、Ａｕ系はんだ材３ａの液相線温度以上まで昇温させ、この温度を保持する。保持時間は長くても５分で十分である。例えば、前駆材料Ｃ３（Ａｕ系はんだ材３ａ）が共晶ＡｕＧｅはんだの場合、典型的なリフロー条件は温度４１０℃、１分である。前駆材料Ｃ３の温度が液相線温度を超えると、該前駆材料Ｃ３が融解し、緻密金属膜２３の表面と半導体素子１の裏面を濡らす。
【００４３】
この際、図２（ｂ）に示すように、微細スリット２４内に前駆材料Ｃ３の融液（Ａｕ系はんだ融液３ｂ）が毛管現象等により流れ込み、緻密金属膜２３（Ｎｉ−Ｐめっき膜）の微細スリット２４内に充満する。そして、Ａｕ系はんだ融液３ｂは、微細スリット２４の底部において金属Ｃｕ板２２の表面を融かしながら、融液・固体界面においてＡｕとＣｕの原子交換を極めて活発に行う。金属Ｃｕ板２２から放出されたＣｕは、Ａｕ系はんだ融液３ｂの層に融解し、たやすく移動し、速やかにＡｕ系はんだ融液３ｂの層全体に分散する。この結果、Ａｕ系はんだ融液３’の層の組成は、Ａｕ＋ＧｅからＡｕ＋Ｃｕ＋Ｇｅに変わる。
【００４４】
一方、図２（ｃ）に示すように、Ｃｕを含むＡｕ系はんだ融液３’の層から金属Ｃｕ板２２内部に放出されたＡｕ原子は固体としてのＣｕ中を概ね等方的に拡散し、拡散した領域の組成をＡｕ＋Ｃｕ合金４’に改変する。こうして、微小亜鈴断面構造体４の前駆構造体が形成されることとなる。即ち、微小亜鈴断面構造体４の主元素Ｃｕ及びＡｕは、Ｃｕ基板２及びＡｕ系はんだ層３をそれぞれ起源としている。なお、この時点では、Ａｕ系はんだ層３は液相であるので「前駆構造体」と称している。
【００４５】
上記のように、加熱台（リフロー台）の上に重ね置きしたＣｕ基板２、Ａｕ系はんだ材３ａ、及び半導体素子チップ（半導体素子１）を加熱して昇温し、Ａｕ系はんだ材３ａを融解させて、Ｃｕ基板２と半導体素子１との間に挟持された融液層（Ａｕ系はんだ融液３ｂの層）とする昇温工程が実施される。
【００４６】
次に、試料室に不活性ガスを導入し、所定の圧力まで上昇したら、直ちにリフロー台、または試料室全体の降温を開始する。Ｃｕを含んだＡｕ系はんだ融液３’の温度が固相線温度を下回ったところで、Ｃｕを含むＡｕ系はんだ融液３’の層が固化し、Ｃｕ基板２と半導体素子１が接合して、図１に示した本発明の半導体装置１００が完成する。即ち、Ｃｕ基板２と、半導体素子１と、Ｃｕ基板２と半導体素子１との間に挟持された融液層とを冷却して、該融液層を固化させ、Ｃｕ基板２と半導体素子１とを接合させる工程が実施される。
【００４７】
その後、リフロー台または試料室の温度が十分低い温度まで下がったところで、完成した半導体装置１００をリフロー装置から取り出す。
【００４８】
図３は、上記の手順で作成した半導体装置１００の、ＡｕＧｅダイアタッチメントにおける任意の位置にある微細スリット２４近傍の断面走査電子顕微鏡写真（反射電子像）を示す図である。図３の写真には、エネルギー分散型分光解析で同定した組成も併せて記載している。写真上で白いコントラストで見える領域は、元素Ａｕを多く含むＡｕ＋Ｃｕ層に対応する。
【００４９】
図３より、Ｎｉめっき層（＝緻密金属層）に開口した微細スリット２４を介して、図１に模式的に示した微小亜鈴断面構造体４が、本発明で意図した通り形成されていることが確認される。
【００５０】
図４は、上記の製造工程によって作成したＡｕＧｅダイアタッチメント半導体装置の、初期の平均接合強度（シェア強度）と、３００℃で、３０００時間だけ大気に放置した後の平均接合強度を示す説明図である。非特許文献３（従来技術）の結果も同時に記載している。評価した半導体チップのサイズは、非特許文献３と同じ２×２ｍｍ2である。
【００５１】
図４から明らかなように、従来技術である非特許文献３では、３００℃で、３０００時間経過後には、接合強度が１５ＭＰａまで劣化していた。しかし、本実施形態に係る半導体装置１００のＡｕＧｅダイアタッチメントにおいては、３００℃で、３０００時間経過後であっても、接合強度は試験前と殆ど変わらず、ＩＥＣ６０７４９−１９規格の１５倍以上に相当する十分な強度を維持していることが分かる。
【００５２】
即ち、本実施形態に係る半導体装置１００では、「高温で長期に使用し続けるとはんだ接合層の接合強度が時間の経過と共に低下し、ついには半導体チップがめっき層付近から剥離する」という従来技術の問題を解決することができることとなる。
【００５３】
ここで、非特許文献３に記載されている従来のＡｕ系ダイアタッチメント半導体装置は、高温に放置すると時間の経過と共に接合強度が低下し、最終的に剥離に至る。本願発明者らは、この現象を実験で仔細に観察した結果、未だ仮説の部分はあるものの、その理由を下記のように解明するに至った。
【００５４】
非特許文献３に記載されているＡｕＧｅダイアタッチの例で述べると、ダイアタッチを高温に放置し続けると、Ａｕと対をなす元素Ｇｅが緻密金属膜であるＮｉ−Ｐめっき膜と反応し、機械的に脆い金属間化合物（非特許文献３の例ではＮｉＧｅ）を生成しながらＮｉ−Ｐめっき膜を不均一に細らせる。Ｎｉ−Ｐめっき膜は、細る過程でＰが次第に濃化され、このＰが濃化されるに連れて、Ｎｉ−Ｐめっき膜も不均一な薄膜化の進行と相まって機械的脆弱性が高まってくる。何かの原因により、半導体素子チップ周辺にぬれ広がったはんだ層周縁部の濃化Ｎｉ−Ｐめっき膜に垂直に隙間のある亀裂が入ったとする。或いは、ＮｉＧｅ金属間化合物に入った亀裂が引き金となってＮｉ−Ｐめっき膜に垂直に隙間のある亀裂が入ったとする。そうすると、Ｎｉ−Ｐめっき膜下のＣｕが局所的に酸化され、体積の大きなＣｕ酸化物が形成される。この局所酸化物の形成によって、その後はＮｉ−Ｐめっき膜下のＣｕに隙間が形成され、この隙間を通して酸素が供給され続けるので、Ｃｕの酸化と隙間が半導体チップ下Ｎｉ−Ｐめっき膜下の内部へ伝播して行く。Ｃｕ酸化物とＮｉ−Ｐめっきの密着性は良くないので、接合強度が徐々に減少してゆく。
【００５５】
これに対して、本発明の半導体装置１００では、アンカー効果によって微小亜鈴断面構造体４がＡｕＧｅ（Ｃｕ）はんだ層を金属Ｃｕ板２２に強固に固定し、Ｎｉ−Ｐめっきと下の金属Ｃｕ板２２の間に隙間が形成されることを強く抑止することができる。そして、隙間が形成されないので、酸素の供給がなく、隙間の内部への伝播が抑制される。
【００５６】
従って、本発明においては、高温に放置しても図４に示したように、非常に強い接合強度を長期間に亘って維持することができる。また、Ｎｉ−Ｐめっきの微細スリット２４を、緻密金属膜２３の面内に２次元周期的に設けた場合には、結果として、微小亜鈴断面構造体４も２次元周期的に形成されることになる。よって、アンカー効果が緻密金属膜２３の面内で均一化され、より高い剥離抑止効果を発現させることができる。
【００５７】
ここで、本発明のＡｕ系ダイアタッチ半導体装置のダイアタッチは、従来の同半導体装置のダイアタッチと比べると一見構造が複雑であるが、製造方法の項で説明したように、パターンめっき法で微細スリット２４を有する緻密金属膜２３を形成する工程を除けば、従来とほぼ同様の工程で半導体装置を製造することができる。
【００５８】
このようにして、本実施形態に係るＡｕ系はんだダイアタッチメント半導体装置では、Ｃｕ基板２とＡｕ系はんだ層３との間に、平面視した際に所定の形状となるようにパターニングされた微細スリット２４を有する緻密金属膜２３が配設される。そして、この微細スリット２４にＣｕとＡｕを主元素とする微小亜鈴断面構造体４を埋設するので、Ａｕ系はんだ層３とＣｕ基板２とを強固に結合することができ、時間の経過とともに低下剥離が生じるという従来の問題を解決することができる。これにより、高温下に放置した場合でも長期間に亘って高い接合強度を維持することが可能となる。
【００５９】
また、緻密金属膜２３を、Ｎｉ、Ｃｏ、或いはこれらの双方を主材料とする金属膜とすることにより、更にＡｕ系はんだ層３の接合強度を強固とすることができる。
【００６０】
更に、緻密金属膜２３を、無電解めっき法で形成されるＰを含有するＮｉ、Ｃｏ、或いはこれらの双方を主材料とする金属膜とすることにより、より一層Ａｕ系はんだ層３の接合強度を強固とすることができる。
【００６１】
また、緻密金属膜２３に形成される微細スリット２４は、平面視した際に２次元周期的に形成されるので、Ｃｕ基板２の全面に亘って均一な強度で接合することができ、Ａｕ系はんだ層３の接合強度を増加させることができる。
【００６２】
更に、２次元周期的に形成される微細スリット２４が、方形周期パターン、６方周期パターン、３方周期パターン、及び、等間隔平行線パターンのうちのいずれかのパターンとされるので、Ｃｕ基板２と半導体素子１をより均一に接合させることができる。
【００６３】
また、緻密金属膜２３に形成される微細スリット２４の幅を、Ａｕ系はんだ層３の厚み相当の値を最大とし、この値から最小値０．１μｍの範囲とするので、微小亜鈴断面構造体４による接合を強固にすることができる。
【００６４】
更に、接合面積全体に占めるスリットの総正射影面積の割合が、０．１％〜１０％の範囲とされるので、Ｃｕ基板２の全面に亘って均一で、且つ、好適な面積で接合させることができ、Ｃｕ基板２と半導体素子１との間の接合をより強固とすることが可能となる。
【００６５】
また、Ａｕ系はんだ層３は、Ｃｕ基板２に由来するＣｕが有効成分として含有するので、より強固な接合とすることが可能となる。
【００６６】
更に、微小亜鈴断面構造体４の主元素となるＣｕ、及びＡｕは、Ｃｕ基板２、及びＡｕ系はんだ層３をそれぞれ起源とするので、微小亜鈴断面構造体４を強固とすることができ、ひいては強固な接合とすることが可能となる。
【００６７】
また、本発明に係る半導体装置の製造方法では、加熱台の上に、微細スリットを有する緻密金属膜を表面に被膜したＣｕ基板、液相線温度が４２０℃以下であるＡｕ系はんだ材、及び半導体素子チップを順に重ね置きする重ね置き工程を備える。また、Ａｕ系はんだ材を融解させて融液層とする昇温工程と、融液層を冷却して固化させる冷却工程により上述した半導体装置を製造する。従って、従来とほぼ同程度の工程により、より強固な接合を有する半導体装置を製造することが可能となる。
【００６８】
更に、Ｃｕ基板２表面に微細スリット２４を有する緻密金属膜２３を形成する際に、パターン無電解めっき法、エッチング法、或いはレーザービーム法を用いるので、簡単な処理により、微細スリット２４を有する緻密金属膜２３を形成することが可能となる。
【００６９】
また、微細スリット２４を有する緻密金属膜２３をＣｕ基板表面に形成する処理の最終工程に、Ｃｕ基板２の全面に対して厚み０．２μｍ未満のめっき膜で緻密金属膜２３を被覆する処理を付加する。これにより、Ｃｕ基板２の表面にＣｕＯが形成されることを防止でき、Ａｕ系はんだ材３ａの濡れ性が悪化することを防止できる。
【００７０】
更に、試料室内の圧力を５ミリバール以下の減圧下で昇温工程を実行するので、Ａｕ系はんだ層を円滑にはんだ融液とすることができる。
【００７１】
以上、本発明のＡｕ系はんだダイアタッチメント半導体装置及びその製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００７２】
本出願は、２０１２年１１月１５日に出願された日本国特許願第２０１２−２５０８５２号に基づく優先権を主張しており、この出願の内容が参照により本発明の明細書に組み込まれる。
【産業上の利用可能性】
【００７３】
本発明の一態様に係るＡｕ系はんだダイアタッチメント半導体装置及びその製造方法によれば、Ｃｕ基板とＡｕ系はんだ層との間に、微細スリットを有する緻密金属膜を配設し、この微細スリットに微小亜鈴断面構造体を埋設する。これにより、Ａｕ系はんだ層とＣｕ基板とを強固に結合させることができ、高温下に放置した場合でも長期間に亘って高い接合強度を維持することが可能となる。したがって、本発明の一態様に係るＡｕ系はんだダイアタッチメント半導体装置及びその製造方法は、産業上利用可能である。
【符号の説明】
【００７４】
１  半導体素子
２  Ｃｕ基板
３  Ａｕ系はんだ層
４  微小亜鈴断面構造体 
１１  オーミックコンタクト
１２  実装電極
２１  セラミック基板
２２  金属Ｃｕ板
２３  緻密金属膜
２４  微細スリット
１００  半導体装置
【図１】
0005856314.tif 000002
【図２】
0005856314.tif 000003
【図４】
0005856314.tif 000004
【図５】
0005856314.tif 000005
【図３】
0005856314.tif 000006