(57)【特許請求の範囲】
【請求項１】
酸化物半導体層を形成する工程と、
前記酸化物半導体層に酸素を添加する工程と、
前記酸素が添加された酸化物半導体層に２５０℃以上７００℃以下の加熱処理を施す工程と、を含み、
前記酸素を添加する工程は、イオン注入法またはイオンドーピング法を用いて行い、
前記加熱処理を施す工程は、窒素または希ガスの雰囲気下で行った後、酸素または乾燥空気の雰囲気下で行い、
前記加熱処理を施す工程は、前記酸化物半導体層が露出された状態で行うことを特徴とする半導体装置の作製方法。
【請求項２】
酸化物半導体層を形成する工程と、
前記酸化物半導体層に酸素を添加する工程と、
前記酸素が添加された酸化物半導体層に２５０℃以上７００℃以下の加熱処理を施す工程と、
前記加熱処理が施された酸化物半導体層に接するソース電極及びドレイン電極を形成する工程と、を含み、
前記酸素を添加する工程は、イオン注入法またはイオンドーピング法を用いて行い、
前記加熱処理を施す工程は、窒素または希ガスの雰囲気下で行った後、酸素または乾燥空気の雰囲気下で行い、
前記加熱処理を施す工程は、前記酸化物半導体層が露出された状態で行うことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置の作成方法に関する。ここで、半導体装置とは、半導体
特性を利用することで機能する素子および装置全般を指すものである。
【背景技術】
【０００２】
絶縁表面を有する基板上に形成した半導体層を用いてトランジスタを構成する技術が知ら
れている。例えば、シリコン系半導体材料を含む薄膜を用いてガラス基板上にトランジス
タを形成し、液晶表示装置等に応用する技術が知られている。
【０００３】
液晶表示装置に用いるトランジスタは、主にアモルファスシリコン、または多結晶シリコ
ンなどの半導体材料を用いて作製される。アモルファスシリコンを用いたトランジスタは
、電界効果移動度が低いもののガラス基板の大面積化に対応することができる。一方、多
結晶シリコンを用いたトランジスタは、電界効果移動度が高いもののレーザアニールなど
の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性
を有している。
【０００４】
絶縁表面を有する基板上に形成してトランジスタを構成することができるその他の材料と
して、酸化物半導体が注目されている。酸化物半導体の材料としては、酸化亜鉛又は酸化
亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未
満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示さ
れている（特許文献１乃至特許文献３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体特性を利用するトランジスタは経時劣化による閾値電圧のバラツキが小さいこと、
また、オフ電流が小さいことなどが望まれる。例えば、経時劣化により閾値電圧のバラツ
キが大きくなるトランジスタは、それを用いた半導体装置の信頼性を損ねてしまう。また
、オフ電流が大きいトランジスタは、それを用いた半導体装置の消費電力を高めてしまう
。
【０００７】
本発明は、信頼性の高い半導体装置を提供することを課題の一とする。また、信頼性の高
い半導体装置の作製方法を提供することを課題の一とする。
【０００８】
また、消費電力が低い半導体装置を提供することを課題の一とする。また、消費電力が低
い半導体装置の作製方法を提供することを課題の一とする。
【０００９】
また、量産性の高い半導体装置を提供することを課題の一とする。また、量産性の高い半
導体装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明者等は、酸化物半導体を半導体層に用いる半導体装置に
おいて、酸化物半導体層に含まれる不純物の濃度、及び酸素欠損量が、閾値電圧の変動、
並びにオフ電流の増大に影響を与えることに着目した。なお、不純物としては、例えば水
素や、水など、水素原子を含む物質をその例にあげることができる。
【００１１】
酸化物半導体に含まれる不純物は、当該酸化物半導体を成膜したあとに行う第１の加熱処
理によりおよそ除去できる。しかし、酸化物半導体を構成する金属と強く結合する不純物
（例えば水素、及び水酸基）は、その強い結合力によって半導体層に残留してしまう。不
純物が残留する酸化物半導体を半導体層に用いると、長期間の使用や光照射により半導体
装置の閾値電圧が変動する、またオフ電流が増大する等の不具合が生じてしまう。
【００１２】
また、不純物の排除工程によって、酸化物半導体を構成する主成分材料の一つである酸素
も共に減少してしまうという問題がある。損なわれる酸素の量が僅かであっても、酸化物
半導体に不純物準位が形成され、閾値電圧が変動する、またオフ電流が増大する等の不具
合に至る。
【００１３】
従って上記課題を解決するためには、酸素欠損を生じることなく酸化物半導体層に残留す
る不純物を除去し、酸化物半導体層を極めて高い純度にまで精製して使用すればよい。具
体的には、酸化物半導体層に酸素を添加した後に、不純物を除去するための加熱処理を施
して当該酸化物半導体層を使用すればよい。特に酸素の添加方法としては、高エネルギー
の酸素をイオン注入法またはイオンドーピング法などを用いて添加する方法が好ましい。
【００１４】
イオン注入法またはイオンドーピング法などを用いて高エネルギーの酸素を酸化物半導体
に添加することで、例えば、酸化物半導体を構成する金属と水素の間の結合、または金属
と水酸基の間の結合、または金属に結合する水酸基の酸素と水素の間の結合を切断できる
。また、金属から脱離した水素または水酸基は、添加した酸素と反応して水を生成する。
次いで酸化物半導体を加熱し、添加した酸素と反応して生成する水を除去すればよい。
【００１５】
なお、酸化物半導体に含まれる金属に強固に結合する水素または水酸基を直接取り除く方
法に比べ、添加した酸素と反応して生成した水を加熱によって除去する方法は容易である
。また、加熱処理の前に酸化物半導体層に酸素を添加し、酸化物半導体層の酸素を過剰な
状態とするため、加熱処理に伴い酸化物半導体を構成する主成分材料の一つである酸素が
減少するという問題が緩和される。
【００１６】
すなわち、本発明の一態様は、酸化物半導体層を形成し、前記酸化物半導体層に酸素を添
加し、前記酸素を添加された酸化物半導体層に２５０℃以上７００℃以下の加熱処理を施
す半導体装置の作製方法である。
【００１７】
また、本発明の一態様は、絶縁表面を有する基板上にゲート電極を形成し、前記ゲート電
極上にゲート絶縁層を形成し、前記ゲート絶縁層に接して前記ゲート電極に重畳する酸化
物半導体層を形成し、前記酸化物半導体層に酸素を添加し、酸素が添加された前記酸化物
半導体層を加熱処理し、加熱処理された前記酸化物半導体層に接して、端部がゲート電極
に重畳するソース電極、及びドレイン電極を形成し、前記酸化物半導体層のチャネル形成
領域に重畳し、前記酸化物半導体層の表面に接して、第１の絶縁層を形成する半導体装置
の作製方法である。
【００１８】
また、本発明の一態様は、前記酸化物半導体層のチャネル形成領域に重畳し、前記酸化物
半導体層の表面に接する前記第１の絶縁層として酸化珪素層をスパッタリング法で形成す
る半導体装置の作製方法である。
【００１９】
また、本発明の一態様は、前記酸化物半導体層のチャネル形成領域に重畳し、前記酸化物
半導体層の表面に接する前記第１の絶縁層として酸化珪素層と、前記酸化珪素層上に窒化
珪素層をスパッタリング法で形成する半導体装置の作製方法である。
【００２０】
また、本発明の一態様は、絶縁表面を有する基板上にソース電極、及びドレイン電極を形
成し、前記ソース電極、及びドレイン電極の端部を覆う酸化物半導体層を形成し、前記酸
化物半導体層に酸素を添加し、酸素が添加された前記酸化物半導体層を加熱処理し、加熱
処理された前記酸化物半導体層に接して、前記ソース電極、及びドレイン電極の端部に重
畳するゲート絶縁層を形成し、前記ゲート絶縁層に接し、前記ソース電極、及びドレイン
電極の端部に重畳するゲート電極を形成する半導体装置の作製方法である。
【００２１】
また、本発明の一態様は、前記酸化物半導体層に接するゲート絶縁層として酸化珪素層を
スパッタリング法で形成する半導体装置の作製方法である。
【００２２】
また、本発明の一態様は、前記酸化物半導体層に接するゲート絶縁層として酸化珪素層と
、前記酸化珪素層上に窒化珪素層をスパッタリング法で形成する半導体装置の作製方法で
ある。
【００２３】
また、本発明の一態様は、第１のトランジスタ上に形成された絶縁膜上に、上記の半導体
装置の作製方法を用いて第２のトランジスタを作製する半導体装置の作製方法である。
【００２４】
また、本発明の一態様は、イオン注入法またはイオンドーピング法を用いて前記酸素の添
加を行う半導体装置の作製方法である。
【発明の効果】
【００２５】
本発明の半導体装置の作製方法によれば、酸化物半導体層に残留する不純物を低減できる
。残留する不純物が低減された酸化物半導体層を有する半導体装置は閾値電圧の変動が抑
止され信頼性が高い。
【００２６】
よって、本発明の一態様は信頼性の高い半導体装置を提供できる。また、信頼性の高い半
導体装置の作製方法を提供できる。
【００２７】
本発明の半導体装置の作製方法によれば、酸化物半導体層に残留する不純物を低減できる
。残留する不純物が低減された酸化物半導体層を有する半導体装置はオフ電流が低減され
、消費電力が低い。
【００２８】
よって、本発明の一態様は消費電力が低い半導体装置を提供できる。また、消費電力が低
い半導体装置の作製方法を提供できる。
【００２９】
本発明の半導体装置の作製方法によれば、酸化物半導体層に残留する不純物を低減できる
。残留する不純物が低減された酸化物半導体層を有する半導体装置は半導体特性のバラツ
キが小さく量産性に優れる。
【００３０】
よって、本発明の一態様は量産性の高い半導体装置を提供できる。また、量産性の高い半
導体装置の作製方法を提供できる。
【図面の簡単な説明】
【００３１】
【図１】実施の形態に係る半導体装置の構成を説明する図。
【図２】実施の形態に係る半導体装置の作製方法を説明する図。
【図３】実施の形態に係る半導体装置の構成を説明する図。
【図４】実施の形態に係る半導体装置の作製方法を説明する図。
【図５】実施の形態に係る半導体装置の構成を説明する図。
【図６】実施の形態に係る半導体装置の作製方法を説明する図。
【図７】実施の形態に係る半導体装置の作製方法を説明する図。
【図８】実施の形態に係る半導体装置の作製方法を説明する図。
【図９】実施の形態に係る半導体装置の作製方法を説明する図。
【図１０】実施例に係る試料の作製方法を説明する図。
【図１１】実施例に係る試料の二次イオン質量分析結果を説明する図。
【図１２】実施例に係る試料の二次イオン質量分析結果を説明する図。
【図１３】実施の形態に係る半導体装置の回路図。
【図１４】実施の形態に係る半導体装置の回路図。
【図１５】実施の形態に係る半導体装置の回路図。
【図１６】実施の形態に係る半導体装置を用いた電子機器を説明するための図。
【図１７】実施例に係る試料の低温フォトルミネッセンス分光測定の結果を説明する図。
【発明を実施するための形態】
【００３２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
【００３３】
（実施の形態１）
本実施の形態では、酸化物半導体層に酸素を添加した後に加熱処理を施し、不純物を除去
して酸化物半導体層を高純度化する方法を適用して、ボトムゲート型のトランジスタを作
製する方法について図１、及び図２を用いて説明する。
【００３４】
本実施の形態で作製するボトムゲート型のトランジスタ５５０の構成を図１に示す。図１
（Ａ）にトランジスタ５５０の上面図を、図１（Ｂ）にトランジスタ５５０の断面図を示
す。なお、図１（Ｂ）は図１（Ａ）に示す切断線Ｐ１−Ｐ２における断面に相当する。
【００３５】
トランジスタ５５０は、絶縁表面を有する基板５００上に、ゲート電極５１１、及びゲー
ト電極５１１を覆うゲート絶縁層５０２を有する。また、ゲート絶縁層５０２上にゲート
電極５１１と重畳する高純度化された酸化物半導体層５１３ｃ、及び酸化物半導体層５１
３ｃに接し、端部をゲート電極５１１と重畳するソース電極またはドレイン電極として機
能する第１の電極５１５ａ及び第２の電極５１５ｂを有する。また、酸化物半導体層５１
３ｃのチャネル形成領域と接して重なる絶縁層５０７、及びトランジスタ５５０を覆う保
護絶縁層５０８を有する。
【００３６】
次に、トランジスタ５５０を基板５００上に作製する方法について、図２（Ａ）乃至（Ｅ
）を用いて説明する。
【００３７】
まず、絶縁表面を有する基板５００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極５１１を含む配線層を形成する。なお、レジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
【００３８】
本実施の形態では絶縁表面を有する基板５００としてガラス基板を用いる。
【００３９】
下地膜となる絶縁膜を基板５００とゲート電極５１１との間に設けてもよい。下地膜は、
基板５００からの不純物元素（例えば、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどの
アルカリ土類金属など）の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜
、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数の膜による積
層構造により形成することができる。
【００４０】
また、ゲート電極５１１は、モリブデン、チタン、クロム、タンタル、タングステン、ネ
オジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で
又は積層して形成することができる。なお、後の工程において行われる加熱処理の温度に
耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アル
ミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合
わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル
、タングステン、ネオジム、スカンジウム等を用いることができる。また、銅を用いる場
合は、下地となる層の上にＣｕ−Ｍｇ−Ａｌ合金を設け、その上に銅を形成する構成が好
ましい。Ｃｕ−Ｍｇ−Ａｌ合金を設けることで、酸化膜などの下地と銅の密着性が高まる
効果を奏する。
【００４１】
次いで、ゲート電極５１１上にゲート絶縁層５０２を形成する。ゲート絶縁層５０２は、
プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。またゲート絶
縁層５０２は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコ
ン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化ア
ルミニウム層、酸化ハフニウム層、酸化タンタル層、または酸化ガリウム層などから選ば
れた一または複数の層により単層、または積層して形成することができる。
【００４２】
本実施の形態の酸化物半導体としては、不純物を除去され、Ｉ型化又は実質的にＩ型化さ
れた酸化物半導体（高純度化された酸化物半導体）を用いる。このような高純度化された
酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲ
ート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート
絶縁層は、高品質化が要求される。
【００４３】
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なも
のとすることができるからである。
【００４４】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【００４５】
なお、ゲート絶縁層５０２は後に形成される酸化物半導体膜と接する。酸化物半導体膜は
、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁層５０２は水素、水酸基お
よび水分が含まれないことが望ましい。ゲート絶縁層５０２、酸化物半導体膜に水素、水
酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理と
して、スパッタリング装置の予備加熱室でゲート電極５１１が形成された基板５００、又
はゲート絶縁層５０２までが形成された基板５００を予備加熱し、基板５００に吸着した
水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１
００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱
室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略する
こともできる。またこの予備加熱は、絶縁層５０７の成膜前に、第１の電極５１５ａ及び
第２の電極５１５ｂまで形成した基板５００にも同様に行ってもよい。
【００４６】
次いで、ゲート絶縁層５０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲ
ットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えば
アルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気
下においてスパッタ法により形成することができる。
【００４７】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層５０２の表面に付着している粉状
物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、アル
ゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用
いてもよい。
【００４８】
酸化物半導体膜に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇ
ａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ
系酸化物半導体などを用いることができる。また、上記酸化物半導体膜に酸化珪素を含ま
せてもよい。酸化物半導体膜に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ま
せることで、製造プロセス中において酸化物半導体膜の形成後に加熱処理した場合に、結
晶化してしまうのを抑制することができる。なお、酸化物半導体膜は非晶質な状態である
ことが好ましく、一部結晶化していてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化
物膜、という意味であり、その組成比はとくに問わない。また、酸化物半導体膜には、Ｉ
ｎとＧａとＺｎ以外の元素を含んでもよく、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且
つｍは自然数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａ
ｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ
、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。酸化物半導体は、好ま
しくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及びＧａを含有する酸化
物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水化または脱水素化は有
効である。本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲ
ットを用いてスパッタリング法により成膜する。
【００４９】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲ
ットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、
又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有する酸化
物ターゲットを用いてもよい。
【００５０】
また、酸化物半導体膜としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝１：１〜１：２０（モル比に換
算するとＩｎ２Ｏ３：ＺｎＯ＝２：１〜１０：１）、さらに好ましくはＩｎ：Ｚｎ＝１．
５：１〜１５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする
。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ
：Ｚｎ：Ｏ＝１：１：Ｘのとき、Ｘ＞１、好ましくはＸ＞１．５とする。
【００５１】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下である。充填率の高い酸化物ターゲットを用いることにより、成膜した酸化物
半導体膜は緻密な膜とすることができる。また、ターゲットの純度は９９．９９％以上が
好ましく、特にＮａ、Ｌｉ等のアルカリ金属及びＣａなどのアルカリ土類金属などの不純
物は低減されているものが好ましい。
【００５２】
酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いる。例えば濃度１０ｐｐｍ程度以下、好ましく
は１ｐｐｍ以下まで除去された高純度ガスを用いることが好ましい。具体的には、露点−
６０℃以下の高純度ガスが好ましい。
【００５３】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、排気ポンプを用いて成膜室内の残留水分、及び成
膜室の外部から侵入する水素や水分（リークに伴い浸入する水素や水分）を除去しつつ水
素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５００上に
酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポン
プ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いるこ
とが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ
２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気さ
れるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００５４】
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、
または希ガスと酸素の混合雰囲気とすればよい。
【００５５】
成膜条件の一例としては、基板とターゲットとの間の距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。また、スパッタリング
装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッ
タリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不
純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いるこ
とで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の
不純物の逆流を低減することができる。なお、酸化物半導体層中に含まれる、Ｌｉ、Ｎａ
などのアルカリ金属、及びＣａなどのアルカリ土類金属などの不純物は低減されているこ
とが好ましい。具体的には、酸化物半導体層中に含まれるこれらの不純物濃度は、ＳＩＭ
Ｓを用いてＬｉが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｎ
ａが５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１
５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下であることが好ましい。アルカリ
金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ないほう
がよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物であった
場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結
合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、
ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、
特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が
十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１
０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃
度を上記の値にすることが強く求められる。
【００５６】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層５
１３ａに加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
【００５７】
また、ゲート絶縁層５０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜の加工時に同時に行うことができる。
【００５８】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ま
た、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。また、ドライエッチングに用いるエ
ッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼
素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい
。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（
ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（
ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希
ガスを添加したガス、などを用いることができる。ドライエッチング法としては、平行平
板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔ
ｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い
ることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型
の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を
適宜調節する。なお、この段階の断面図を図２（Ａ）に示す。
【００５９】
次に酸化物半導体層５１３ａに酸素を添加する。酸素の添加方法としては、高エネルギー
の酸素をイオン注入法またはイオンドーピング法などを用いて添加すればよい。
【００６０】
イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオン種を引き出
し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、被処
理物に注入する方法である。また、イオンドーピング法は、ソースガスをプラズマ化し、
所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質量分
離せずに加速して、イオンビームとして被処理物に注入する方法である。質量分離を伴う
イオン注入法を用いて酸素の添加を行うことで、金属元素等の不純物が酸素と共に酸化物
半導体膜に添加されてしまうのを防ぐことができる。また、イオンドーピング法はイオン
注入法に比べてイオンビームの照射される面積を大きくすることができるので、イオンド
ーピング法を用いて酸素の添加を行うことで、タクトタイムを短縮することができる。
【００６１】
酸素ガスを用いて、イオン注入法で酸素の添加を行う場合、加速電圧を５ｋｅＶ以上１０
０ｋｅＶ以下、酸素イオンの注入量を１×１０１４  ［ｉｏｎｓ／ｃｍ２］以上５×１０
１７［ｉｏｎｓ／ｃｍ２］以下とすれば良い。
【００６２】
イオン注入法またはイオンドーピング法などを用いて高エネルギーの酸素を酸化物半導体
に添加することで、例えば酸化物半導体を構成する金属と水素の間の結合、または金属と
水酸基の間の結合、または金属に結合する水酸基の酸素と水素の間の結合を切断できる。
なお、酸化物半導体層５１３ａは、金属から脱離した不純物を含む酸化物半導体層５１３
ｂになる。なお、この段階の断面図を図２（Ｂ）に示す。
【００６３】
次いで、金属から脱離した不純物を含む酸化物半導体層５１３ｂに第１の加熱処理を施す
。この第１の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去でき
る。例えば、添加した酸素と金属から脱離した水素や水酸基が反応して生成する水を除去
できる。金属に強固に結合する水素または水酸基を直接取り除く方法に比べ、生成する水
を加熱によって除去する方法は容易である。
【００６４】
第１の加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６５０℃
以下、または４５０℃以上基板の歪み点未満とする。例えば、５００℃、３分間以上６分
間以下で行ってもよい。加熱処理にＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ
）法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪み点を超
える温度でも処理することができる。第４世代のガラス基板程度の大きさを有する基板に
ついては、２５０℃以上７５０℃以下の範囲で加熱処理を行うことができるが、第６世代
から第１０世代の程度の大きさを有する基板については、２５０℃以上４５０℃以下の範
囲の加熱処理温度が好ましい。ここでは、加熱処理装置の一つである電気炉に基板を導入
し、酸化物半導体層に対して窒素雰囲気下６００℃において１時間の加熱処理を行った後
、大気に触れることなく２００℃以下まで徐冷し、酸化物半導体層への水や水素の再混入
を防ぎ、酸化物半導体層５１３ｃを得る（図２（Ｃ）参照）。２００℃以下まで冷却する
ことにより、高温の酸化物半導体層が大気中の水や水分と接する状況を避けることができ
る。高温の酸化物半導体層が大気中の水や水分と接すると、酸化物半導体は水素原子を含
む不純物に汚染される場合がある。
【００６５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【００６６】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
【００６７】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
【００６８】
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）
方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、
好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガ
スまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装
置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、
酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下
）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素化
処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主
成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ
型（真性）化することができる。
【００６９】
また、酸素を添加した後であれば酸化物半導体層の第１の加熱処理は、島状の酸化物半導
体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理
後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【００７０】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極及びドレイン電極を積層させた後、あるいは、ソース電極及びドレイン
電極上に絶縁層を形成した後、のいずれで行っても良い。
【００７１】
また、ゲート絶縁層５０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜に第１の加熱処理を行う前に行っても良いし、第１の加熱処理を行った後に行ってもよ
い。以上の工程により、島状の酸化物半導体層中の水素の濃度を低減し、高純度化するこ
とができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス基板
の歪み点以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物
半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製す
ることができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化さ
れた酸化物半導体膜を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタ
を作製することができる。上記加熱処理は、酸化物半導体層の成膜以降であれば、いつで
も行うことができる。なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加
熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半
導体膜の表面に対して略垂直にｃ軸配向した板状結晶体であることが好ましい。
【００７２】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、はじ
めに成膜した酸化物半導体膜が接する下地部材の材料が、酸化物、窒化物、金属など材料
を問わず、膜厚の厚い結晶領域、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸
化物半導体膜を形成してもよい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体
膜を成膜し、第１の酸素添加を行い、窒素、酸素、希ガス、または乾燥空気の雰囲気下で
４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の結晶化のための第１
の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物
半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を
形成し、第２の酸素添加を行い、４５０℃以上８５０℃以下、好ましくは６００℃以上７
００℃以下の結晶化のための第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の
種として、上方に結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として
膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。また、酸化物半導体膜を
成膜する際に、酸化物半導体がｃ軸に配向する温度に基板を加熱しながら成膜を行うこと
により、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体膜を形成してもよい
。このような成膜方法を用いることにより、プロセスを短縮することができる。基板を加
熱する温度は、成膜装置によって他の成膜条件が異なるためこれに合わせて適宜設定すれ
ばよいが、例えば、スパッタリング装置で成膜する際の基板温度を２５０℃以上として成
膜すればよい。
【００７３】
次いで、ゲート絶縁層５０２、及び酸化物半導体層５１３ｃ上に、第１の電極及び第２の
電極（これと同じ層で形成される配線を含む）となる導電膜を形成する。第１の電極、及
び第２の電極に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする合金、または金
属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることが
できる。また、Ａｌ、Ｃｕなどの金属膜は、耐熱性や腐食性の問題を回避するために、下
側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ｔａ、Ｎｄ、Ｓｃ、Ｙなどの高融
点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングス
テン膜）を積層させた構成としても良い。また、導電膜は、単層構造でも、２層以上の積
層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム
膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。また、導電
膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウ
ム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金ま
たは前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることが
できる。なお、導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を
導電膜に持たせることが好ましい。
【００７４】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極またはドレイン電極として機能する第１の電極５１５ａ、及び
第２の電極５１５ｂを形成した後、レジストマスクを除去する（図２（Ｄ）参照。）。
【００７５】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５１３ｃ上で隣り合う第１の電
極の下端部と第２の電極の下端部との間隔幅によって後に形成されるトランジスタのチャ
ネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎ
ｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ
）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい
。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラ
ンジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路
の動作速度を高速化できる。
【００７６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【００７７】
なお、導電膜のエッチングの際に、酸化物半導体層５１３ｃがエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体層５１３ｃを全くエッチングしないという条件を得ること
は難しく、導電膜のエッチングの際に酸化物半導体層５１３ｃは一部のみがエッチングさ
れ、溝部（凹部）を有する酸化物半導体層５１３ｃとなることもある。
【００７８】
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５１３ｃにはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いる。このような組み合わせにおいては、エッチャントと
してアンモニア過水（アンモニア、水、過酸化水素水の混合液）が好適である。エッチャ
ントとしてアンモニア過水を用いることにより選択的に導電膜をエッチングすることがで
きる。
【００７９】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴン
の混合ガスを用いてプラズマ処理を行ってもよい。プラズマ処理を行った後、大気に触れ
ることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５０７を形成する。
【００８０】
絶縁層５０７は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁
膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。また絶縁層５０
７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５０７に水、水素等の
不純物を混入させない方法を適宜用いて形成することができる。絶縁層５０７に水素が含
まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素
の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、
寄生チャネルが形成されるおそれがある。よって、絶縁層５０７はできるだけ水素を含ま
ない膜になるように、成膜方法に水素を用いないことが重要である。たとえば、スパッタ
法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で形成された膜厚１０
０ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜を形成してもよい。成膜
時の基板温度は、室温以上３００℃以下とすればよい。また、絶縁膜は酸素を多く含有し
ていることが好ましく、化学量論比を超える程度、好ましくは、化学量論比の１倍を超え
て２倍まで（１倍より大きく２倍未満）酸素を含有していることが好ましい。このように
絶縁膜が過剰な酸素を有することにより、島状の酸化物半導体膜の界面に酸素を供給し、
酸素の欠損を低減することができる。
【００８１】
本実施の形態では、絶縁層５０７として膜厚２００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲
気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接し
て形成する絶縁層５０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これ
らが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用い
る。
【００８２】
酸化物半導体膜の成膜時と同様に、絶縁層５０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁層５０７に含まれる不純物の濃度を低減できる
。また、絶縁層５０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
ポンプにコールドトラップを加えたものであってもよい。
【００８３】
絶縁層５０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。
【００８４】
なお、絶縁層５０７を形成した後に、第２の加熱処理（酸化物半導体層を２回に分けて成
膜し、２回に分けて加熱処理を行う場合は、第３の加熱処理）を行ってもよい。当該加熱
処理は窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において
、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記
ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下であることが望ましい。第１の加熱処理と同様に、高温短時間のＲＴＡ処理を行って
も良い。酸素を含む絶縁層５０７が設けられた後に加熱処理が施されることによって、第
１の加熱処理により、島状の酸化物半導体層に酸素欠損が発生していたとしても、絶縁層
５０７から島状の酸化物半導体層に酸素が供与される。そして、島状の酸化物半導体層に
酸素が供与されることで、島状の酸化物半導体層において、ドナーとなる酸素欠損を低減
し、化学量論比を満たすことが可能である。その結果、島状の酸化物半導体層をｉ型に近
づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特
性の向上を実現することができる。この第２の加熱処理を行うタイミングは、絶縁層５０
７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光
性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすこと
なく、島状の酸化物半導体層をｉ型に近づけることができる。また、酸素雰囲気下で島状
の酸化物半導体層に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物
半導体層中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例え
ば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰
囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、不活性ガス
雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（２００℃以上４００℃以下、例え
ば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２
の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域
）が絶縁層５０７と接した状態で加熱される。第２の加熱処理は以下の効果を奏する。前
述の第１の加熱処理により、酸化物半導体層から水素、水分、水酸基又は水素化物（水素
化合物ともいう）等の不純物が意図的に排除される一方で、酸化物半導体を構成する主成
分材料の一つである酸素が減少してしまう場合がある。第２の加熱処理は、第１の加熱処
理が施された酸化物半導体層に酸素を供給するため、酸化物半導体層は高純度化及び電気
的にＩ型（真性）化する。
【００８５】
以上のように、酸化物半導体膜に酸素を添加し、酸素を添加した後に第１の加熱処理を施
す工程を経ることによって、水素、水分、水酸基又は水素化物（水素化合物ともいう）な
どの不純物を酸化物半導体層より意図的に排除することができる。また、加熱処理の前に
酸化物半導体層に酸素を添加し、酸化物半導体層の酸素を過剰な状態とするため、加熱処
理に伴い酸化物半導体を構成する主成分材料の一つである酸素が減少するという問題が緩
和される。よって、酸化物半導体層は高純度化及び電気的にＩ型（真性）化または実質的
にＩ型化する。以上の工程でトランジスタ５５０が形成される
【００８６】
また、絶縁層５０７に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化物シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減
させる効果を奏する。また、絶縁層５０７に酸素を過剰に含む酸化シリコン層を用いると
、絶縁層５０７形成後の加熱処理によって絶縁層５０７中の酸素が酸化物半導体層５１３
ｃに移動し、酸化物半導体層５１３ｃの酸素濃度を向上させ、高純度化する効果を奏する
。
【００８７】
絶縁層５０７上にさらに保護絶縁層５０８を形成してもよい。保護絶縁層５０８は、例え
ば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよ
いため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、
窒化アルミニウム膜などを用いる。本実施の形態では、窒化シリコン膜を用いて保護絶縁
層５０８を形成する（図２（Ｅ）参照。）。
【００８８】
本実施の形態では、保護絶縁層５０８として、絶縁層５０７まで形成された基板５００を
１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場
合においても、絶縁層５０７と同様に、処理室内の残留水分を除去しつつ保護絶縁層５０
８を成膜することが好ましい。
【００８９】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
【００９０】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置
の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高
い半導体装置を提供できる。
【００９１】
また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。
【００９２】
また、高純度化された酸化物半導体層を含むトランジスタは高い電界効果移動度が得られ
るため、高速駆動が可能である。よって、液晶表示装置の画素部に高純度化された酸化物
半導体層を含むトランジスタを用いることで、高画質な画像を提供することができる。ま
た、高純度化された酸化物半導体層を含むトランジスタによって、同一基板上に駆動回路
部または画素部を作り分けて作製することができるため、液晶表示装置の部品点数を削減
することができる。
【００９３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【００９４】
（実施の形態２）
本実施の形態では、酸化物半導体層に酸素を添加した後に加熱処理を施し、不純物を除去
して酸化物半導体層を高純度化する方法を適用して、トップゲート型のトランジスタを作
製する方法について図３、及び図４を用いて説明する。
【００９５】
本実施の形態で作製するトップゲート型のトランジスタ６５０の構成を図３に示す。図３
（Ａ）にトランジスタ６５０の上面図を、図３（Ｂ）にトランジスタ６５０の断面図を示
す。なお、図３（Ｂ）は図３（Ａ）に示す切断線Ｑ１−Ｑ２における断面に相当する。
【００９６】
トランジスタ６５０は、絶縁表面を有する基板６００上に、ソース電極またはドレイン電
極として機能する第１の電極６１５ａ及び第２の電極６１５ｂを有する。また、第１の電
極６１５ａ及び第２の電極６１５ｂの端部を覆う高純度化された酸化物半導体層６１３ｃ
、及び酸化物半導体層６１３ｃを覆うゲート絶縁層６０２を有する。また、ゲート絶縁層
６０２に接して第１の電極６１５ａ及び第２の電極６１５ｂの端部と重畳するゲート電極
６１１と、ゲート電極６１１に接してトランジスタ６５０を覆う保護絶縁層６０８を有す
る。
【００９７】
次に、トランジスタ６５０を基板６００上に作製する方法について、図４（Ａ）乃至（Ｅ
）を用いて説明する。
【００９８】
まず、絶縁表面を有する基板６００上に、第１の電極及び第２の電極（これと同じ層で形
成される配線を含む）となる導電膜を形成する。第１の電極、及び第２の電極に用いる導
電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素
を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリ
ブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属
膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの
金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構
成としても良い。特に、酸化物半導体層と接する側にチタンを含む導電膜が好ましい。
【００９９】
第１のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極またはドレイン電極として機能する第１の電極６１５ａ、及び
第２の電極６１５ｂを形成し、レジストマスクを除去する。なお、レジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
【０１００】
本実施の形態では絶縁表面を有する基板６００としてガラス基板を用いる。
【０１０１】
下地膜となる絶縁膜を第１の電極６１５ａ、及び第２の電極６１５ｂと基板６００の間に
設けてもよい。下地膜は、基板６００からの不純物元素の拡散を防止する機能があり、窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ば
れた一または複数の膜による積層構造により形成することができる。
【０１０２】
次いで、ソース電極またはドレイン電極として機能する第１の電極６１５ａ、及び第２の
電極６１５ｂ上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下
の酸化物半導体膜を形成する。
【０１０３】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極６１５ａ、第２の電極６１５ｂの表
面、および基板６００の露出した絶縁表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することが好ましい。
【０１０４】
本実施の形態で例示する酸化物半導体膜は、実施の形態１で示した酸化物半導体膜と同様
の材料、方法、及び条件を用いて形成することができる。具体的には、酸化物半導体膜に
用いる酸化物半導体、成膜方法、ターゲット組成、ターゲット充填率、スパッタガスの純
度、成膜時の基板温度、スパッタリング装置の排気手段、並びにスパッタガスの組成等を
実施の形態１と同様にすればよい。よって、詳細については、実施の形態１の記載を参酌
することができる。
【０１０５】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層６
１３ａに加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
【０１０６】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、などを用いることができる。
また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。なお、この段階の断面図を図４（
Ａ）に示す。
【０１０７】
次に酸化物半導体層に酸素を添加する。酸素の添加方法としては、高エネルギーの酸素を
イオン注入法またはイオンドーピング法などを用いて添加すればよい。イオン注入法また
はイオンドーピング法などを用いて高エネルギーの酸素を酸化物半導体に添加することで
、例えば酸化物半導体を構成する金属と水素の間の結合、または金属と水酸基の間の結合
、または金属に結合する水酸基の酸素と水素の間の結合を切断できる。なお、酸化物半導
体層６１３ａは、金属から脱離した不純物を含む酸化物半導体層６１３ｂになる。なお、
この段階の断面図を図４（Ｂ）に示す。
【０１０８】
次いで、金属から脱離した不純物を含む酸化物半導体層６１３ｂに第１の加熱処理を施す
。この第１の加熱処理によって、金属から脱離した不純物を酸化物半導体層から除去でき
る。例えば、添加した酸素と金属から脱離した水素や水酸基が反応して生成した水を除去
できる。金属に強固に結合する水素または水酸基を直接取り除く方法に比べ、生成した水
を加熱によって除去する方法は容易である。
【０１０９】
第１の加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６５０℃
以下、または４５０℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つであ
る電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下６００℃において１時間
の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を
防ぎ、酸化物半導体層６１３ｃを得る（図４（Ｃ）参照。）。
【０１１０】
なお、加熱処理装置は電気炉に限られず、実施の形態１で示した加熱手段、加熱方法、及
び加熱条件を用いることができる。具体的には、加熱処理装置、加熱温度、並びに加熱に
用いるガスの種類及び純度等を実施の形態１と同様にすればよい。よって、詳細について
は、実施の形態１の記載を参酌することができる。
【０１１１】
また、酸素を添加した後であれば第１の加熱処理は、島状の酸化物半導体層に加工する前
の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。
【０１１２】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にゲート絶縁層を積層させた後、あるいは、ゲート絶縁層にゲート電極を形成した後
、のいずれで行っても良い。
【０１１３】
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、はじ
めに成膜した酸化物半導体層が接する下地部材の材料が、酸化物、窒化物、金属など材料
を問わず、膜厚の厚い結晶領域（単結晶領域）、即ち、膜表面に垂直にｃ軸配向した結晶
領域を有する酸化物半導体層を形成してもよい。なお、結晶領域を有する酸化物半導体層
は実施の形態１で示した成膜条件を用いることができる。よって、詳細については、実施
の形態１の記載を参酌することができる。
【０１１４】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
後、大気に触れることなく、酸化物半導体層に接するゲート絶縁層６０２を形成する。
【０１１５】
本実施の形態の酸化物半導体としては、不純物を除去され、Ｉ型化又は実質的にＩ型化さ
れた酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電
荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である
。そのため高純度化された酸化物半導体層に接するゲート絶縁層は、高品質化が要求され
る。
【０１１６】
ゲート絶縁層６０２は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、ゲート絶縁
層６０２に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
ゲート絶縁層６０２に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低
抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、ゲート
絶縁層６０２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
【０１１７】
本実施の形態では、ゲート絶縁層６０２として酸化シリコン膜を、スパッタリング法を用
いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態
では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを
用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパ
ッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する
ゲート絶縁層６０２としては、水分や、水素イオンや、ＯＨ−などの不純物を含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いる。
【０１１８】
酸化物半導体膜の成膜時と同様に、ゲート絶縁層６０２の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜したゲート絶縁層６０２に含まれる不純物の濃度
を低減できる。また、ゲート絶縁層６０２の成膜室内の残留水分を除去するための排気手
段としては、ターボポンプにコールドトラップを加えたものであってもよい。
【０１１９】
ゲート絶縁層６０２を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化
物などの不純物が除去された高純度ガスを用いることが好ましい。なお、この段階の断面
図を図４（Ｄ）に示す。
【０１２０】
次に、ゲート絶縁層６０２にコンタクトホールを形成する場合、第３のフォトリソグラフ
ィ工程によりゲート絶縁層６０２にコンタクトホールを形成する。なお、図４にはコンタ
クトホールは図示されていない。
【０１２１】
次に、ゲート絶縁層６０２上に導電膜を形成した後、第４のフォトリソグラフィ工程によ
りゲート電極６１１を含む配線層を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
【０１２２】
また、ゲート電極６１１は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用い
て、単層で又は積層して形成することができる。
【０１２３】
ゲート電極６１１上に保護絶縁層６０８を形成してもよい。例えば、ＲＦスパッタ法を用
いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成
膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵
入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜など
を用いる。本実施の形態では、保護絶縁層６０８を、窒化シリコン膜を用いて形成する。
なお、この段階の断面図を図４（Ｅ）に示す。
【０１２４】
本実施の形態では、保護絶縁層６０８として、ゲート電極６１１まで形成した基板６００
を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパ
ッタガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。こ
の場合においても、ゲート絶縁層６０２と同様に処理室内の残留水分を除去しつつ保護絶
縁層６０８を成膜することが好ましい。
【０１２５】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
【０１２６】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタは、閾値電圧のバラツキが小さい。従って、本実施の形態で例示した半導体装置
の作製方法を適用することで、信頼性の高い半導体装置を提供できる。また、量産性の高
い半導体装置を提供できる。
【０１２７】
また、オフ電流が低減できるため、消費電力が低い半導体装置を提供できる。
【０１２８】
また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得ら
れるため、高速駆動が可能である。よって、液晶表示装置の画素部に高純度化された酸化
物半導体層を含むトランジスタを用いることで、高画質な画像を提供することができる。
また、高純度化された酸化物半導体層を含むトランジスタによって、同一基板上に駆動回
路部または画素部を作り分けて作製することができるため、液晶表示装置の部品点数を削
減することができる。
【０１２９】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０１３０】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の構成およびその作製方法について、図
５乃至図９を参照して説明する。なお、本実施の形態で例示する半導体装置は、記憶装置
として用いることができる。
【０１３１】
本実施の形態で例示する半導体装置の構成を図５に示す。半導体装置の断面図を図５（Ａ
）に示し、半導体装置の上面図を図５（Ｂ）に示す。なお、図５（Ａ）は、図５（Ｂ）の
切断線Ａ１−Ａ２およびＢ１−Ｂ２における断面に相当する。
【０１３２】
例示する半導体装置は、下部に第１の半導体材料を用いたトランジスタ２６０を有し、上
部に第２の半導体材料を用いたトランジスタ２６２、及び容量素子２６４を有する。トラ
ンジスタ２６０のゲート電極２１０は、トランジスタ２６２の第１の電極２４２ａと直接
接続されている。
【０１３３】
トランジスタ２６２、及び容量素子２６４をトランジスタ２６０に重畳して設けることに
より高集積化が可能である。例えば、配線や電極との接続関係を工夫することにより、最
小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることも可能
である。
【０１３４】
トランジスタ２６０が有する第１の半導体材料とトランジスタ２６２が有する第２の半導
体材料に異なる材料を適用できる。例えば、第１の半導体材料に単結晶半導体を適用して
トランジスタ２６０を高速動作が容易な構成とし、第２の半導体材料に酸化物半導体を適
用してトランジスタ２６２をオフ電流が十分に低減され、長時間の電荷保持が可能な構成
とすることができる。
【０１３５】
第１の半導体材料、または第２の半導体材料としては、例えば、酸化物半導体や、酸化物
半導体以外の半導体材料を用いればよい。酸化物半導体以外の半導体材料としては、例え
ばシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素
等を用いることができる。また、有機半導体材料などを用いることができる。
【０１３６】
本実施の形態では、第１の半導体材料として単結晶シリコンを用いて高速動作が可能なト
ランジスタ２６０を構成し、第２の半導体材料として酸化物半導体を用いてオフ電流が低
減されたトランジスタ２６２を構成する場合について説明する。
【０１３７】
なお、トランジスタ２６０のゲート電極２１０と、トランジスタ２６２の第１の電極２４
２ａが接続される構成の半導体装置は記憶装置として好適である。トランジスタ２６２を
オフ状態とすることで、トランジスタ２６０のゲート電極２１０の電位を極めて長時間に
わたって保持することが可能である。また、容量素子２６４を備えることにより、トラン
ジスタ２６０のゲート電極２１０に与えた電荷の保持が容易になり、また、保持された情
報の読み出しが容易になる。また、高速動作が可能な半導体材料を用いたトランジスタ２
６０を用いることで、高速に情報を読み出すことができる。
【０１３８】
なお、本実施の形態で例示する半導体装置が備えるトランジスタは、いずれもｎチャネル
型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることが
できるのはいうまでもない。また、開示する発明の技術的な本質は、オフ電流が十分に低
減された、酸化物半導体を用いたトランジスタと、十分な高速動作が可能な、酸化物半導
体以外の材料を用いたトランジスタとを一体に備える点であるから、半導体装置に用いら
れる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定す
る必要はない。
【０１３９】
トランジスタ２６０は、第１の半導体材料を含む基板２００に設けられたチャネル形成領
域２１６と、チャネル形成領域２１６を挟む不純物領域２２０を有する。また、不純物領
域２２０に接する金属化合物領域２２４と、チャネル形成領域２１６上に設けられたゲー
ト絶縁層２０８と、ゲート絶縁層２０８上に設けられたゲート電極２１０を有する。
【０１４０】
また基板２００上には、素子分離絶縁層２０６がトランジスタ２６０を囲むように設けら
れ、トランジスタ２６０上に絶縁層２２８および絶縁層２３０が設けられている。また、
図示しないがトランジスタ２６０の金属化合物領域２２４の一部は、ソース電極やドレイ
ン電極として機能する電極を介して配線２５６または他の配線に接続されている。なお、
図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、こ
のような構成を含めてトランジスタと呼ぶ場合がある。
【０１４１】
高集積化を実現するためには、図５に示すようにトランジスタ２６０がサイドウォール絶
縁層を有しない構成とすることが望ましい。一方で、トランジスタ２６０の特性を重視す
る場合には、ゲート電極２１０の側面にサイドウォール絶縁層を設け、そのサイドウォー
ル絶縁層と重畳する領域に形成された不純物濃度が不純物領域２２０と異なる領域を含め
て不純物領域２２０を設けても良い。
【０１４２】
なお、本実施の形態では第１の半導体材料を含む基板２００として、シリコンなどの単結
晶半導体基板を用いる。シリコンなどの単結晶半導体基板を用いる場合には、半導体装置
の読み出し動作を高速化することができる。
【０１４３】
トランジスタ２６２は、第２の半導体材料として高純度化された酸化物半導体層を備える
。トランジスタ２６２は、絶縁層２３０上にソース電極またはドレイン電極として機能す
る第１の電極２４２ａ、及び第２の電極２４２ｂと、第１の電極と第２の電極に電気的に
接続する酸化物半導体層２４４を有する。また、酸化物半導体層２４４を覆うゲート絶縁
層２４６と、ゲート絶縁層２４６上に酸化物半導体層２４４と重畳してゲート電極２４８
ａを有する。また、第１の電極２４２ａと酸化物半導体層２４４の間にゲート電極２４８
ａと重畳して絶縁層２４３ａと、第２の電極２４２ｂと酸化物半導体層２４４の間にゲー
ト電極２４８ａと重畳して絶縁層２４３ｂを有する。
【０１４４】
絶縁層２４３ａおよび絶縁層２４３ｂは、ソース電極またはドレイン電極と、ゲート電極
との間に生じる容量を低減する。しかし、絶縁層２４３ａおよび絶縁層２４３ｂを設けな
い構成とすることも可能である。
【０１４５】
ここで、酸化物半導体層２４４は水素などの不純物が十分に除去されることにより、また
は、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。本
実施の形態では、酸化物半導体層に酸素を添加した後に加熱処理を施し、不純物を除去し
て酸化物半導体を高純度化する方法を適用して高純度化された酸化物半導体層を形成する
。このように、高純度化された酸化物半導体を用いることで、極めて優れたオフ電流特性
のトランジスタ２６２を得ることができる。なお、酸化物半導体層２４４の詳細について
は、実施の形態２を参酌することができる。
【０１４６】
なお、図５のトランジスタ２６２では、微細化に起因して素子間に生じるリークを抑制す
るために、島状に加工された酸化物半導体層２４４を用いているが、島状に加工されてい
ない構成を採用しても良い。酸化物半導体層を島状に加工しない場合には、加工の際のエ
ッチングによる酸化物半導体層２４４の汚染を防止できる。
【０１４７】
図５に例示する半導体装置は、トランジスタ２６０のゲート電極２１０の上面が絶縁層２
３０から露出し、トランジスタ２６２のソース電極またはドレイン電極として機能する第
１の電極２４２ａと直接接続する。ゲート電極２１０と第１の電極２４２ａを、別途設け
るコンタクトのための開口および電極を用いて接続することもできるが、直接接続する構
成とすることで、コンタクト面積を縮小でき、半導体装置の高集積化を図ることができる
。
【０１４８】
例えば、本実施の形態の半導体装置を記憶装置として用いる場合、単位面積あたりの記憶
容量を増加するために高集積化は重要である。また、コンタクトのために、別途形成する
開口および電極に必要な工程を省くことができるので、半導体装置作製の工程を簡略化す
ることができる。
【０１４９】
図５における容量素子２６４は、ソース電極またはドレイン電極として機能する第１の電
極２４２ａ、酸化物半導体層２４４、ゲート絶縁層２４６、及び電極２４８ｂで構成され
る。すなわち、第１の電極２４２ａは、容量素子２６４の一方の電極として機能し、電極
２４８ｂは、容量素子２６４の他方の電極として機能する。
【０１５０】
なお、図５で例示する容量素子２６４は、第１の電極２４２ａと電極２４８ｂの間に酸化
物半導体層２４４とゲート絶縁層２４６を挟んで設ける構成としたが、ゲート絶縁層２４
６のみを挟んで設け、容量の大きい構成としてもよい。また、絶縁層２４３ａと同様に形
成される絶縁層を有する構成としてもよい。さらに、容量が不要であれば、容量素子２６
４を設けない構成とすることも可能である。
【０１５１】
また、トランジスタ２６２および容量素子２６４上に絶縁層２５０が設けられ、絶縁層２
５０上に絶縁層２５２が設けられている。また、ゲート絶縁層２４６、絶縁層２５０、絶
縁層２５２などに形成された開口には、電極２５４が設けられている。また、絶縁層２５
２上に配線２５６が設けられ、電極２５４を介して第２の電極２４２ｂと電気的に接続さ
れている。なお、配線２５６を直接、第２の電極２４２ｂに接触させても良い。
【０１５２】
金属化合物領域２２４と接続される電極（図示せず）と、第２の電極２４２ｂを接続して
も良い。この場合、金属化合物領域２２４と接続される電極と、電極２５４を重畳して配
置すると、半導体装置の高集積化を図ることができる。
【０１５３】
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ２６０の作製方法について図６および図７を参照して説明し、その後、上部の
トランジスタ２６２および容量素子２６４の作製方法について図８および図９を参照して
説明する。
【０１５４】
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板２００を用意する（図６（Ａ）参照）。半導体材料を含む基
板２００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用できる。ここで
は、半導体材料を含む基板２００として、単結晶シリコン基板を用いる場合の一例につい
て示す。
【０１５５】
なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板
をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が
設けられた構成の基板も含むものとする。つまり、「ＳＯＩ基板」が有する半導体層は、
シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上
に絶縁層を介して半導体層が設けられた構成のものも含まれるものとする。
【０１５６】
半導体材料を含む基板２００として、特に、シリコンなどの単結晶半導体基板を用いる場
合には、トランジスタ２６０の動作を高速化することができるため好適である。
【０１５７】
基板２００上には、素子分離絶縁層を形成するためのマスクとなる保護層２０２を形成す
る（図６（Ａ）参照）。保護層２０２としては、例えば、酸化シリコンや窒化シリコン、
酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後に
おいて、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物
元素やｐ型の導電性を付与する不純物元素を基板２００に添加してもよい。半導体材料が
シリコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用
いることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アル
ミニウム、ガリウムなどを用いることができる。
【０１５８】
次に、上記の保護層２０２をマスクとしてエッチングを行い、保護層２０２に覆われてい
ない領域（露出している領域）の、基板２００の一部を除去する。これにより他の半導体
領域と分離された半導体領域２０４が形成される（図６（Ｂ）参照）。当該エッチングに
は、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。
【０１５９】
次に、半導体領域２０４を覆うように絶縁層を形成し、半導体領域２０４に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層２０６を形成する（図６（Ｃ）参照
）。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成され
る。絶縁層の除去方法としては、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉ
ｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理などの研磨処理やエッチング処理などがある
が、そのいずれを用いても良いいし、それらを組み合わせて使用しても良い。なお、半導
体領域２０４の形成後、または、素子分離絶縁層２０６の形成後には、保護層２０２を除
去する。
【０１６０】
なお、素子分離絶縁層２０６の形成方法として、絶縁層を選択的に除去する方法の他、酸
素を打ち込むことにより絶縁性の領域を形成する方法などを用いることもできる。
【０１６１】
次に、半導体領域２０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形
成する。
【０１６２】
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域２０４表面に熱処理（
熱酸化処理や熱窒化処理など）を行うことによって形成することができる。熱処理に代え
て、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ
、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれ
かの混合ガスを用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用
いて絶縁層を形成しても良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリ
コン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウ
ムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリ
ケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む単層構造または積層構造とすることが
望ましい。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０
ｎｍ以上５０ｎｍ以下とすることができる。
【０１６３】
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
【０１６４】
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層２０８
、ゲート電極２１０を形成する（図６（Ｃ）参照）。
【０１６５】
次に、半導体領域２０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領域
２１６および不純物領域２２０を形成する（図６（Ｄ）参照）。なお、ここではｎ型トラ
ンジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場
合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。ここで
、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化され
る場合には、その濃度を高くすることが望ましい。
【０１６６】
なお、ゲート電極２１０の周囲にサイドウォール絶縁層を形成して、不純物元素が異なる
濃度で添加された不純物領域を形成しても良い。
【０１６７】
次に、ゲート電極２１０、不純物領域２２０等を覆うように金属層２２２を形成する（図
７（Ａ）参照）。当該金属層２２２は、真空蒸着法やスパッタリング法、スピンコート法
などの各種成膜方法を用いて形成することができる。金属層２２２は、半導体領域２０４
を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用い
て形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、
タングステン、ニッケル、コバルト、白金等がある。
【０１６８】
次に、熱処理を施して、金属層２２２と半導体材料とを反応させる。これにより、不純物
領域２２０に接する金属化合物領域２２４が形成される（図７（Ａ）参照）。なお、ゲー
ト電極２１０として多結晶シリコンなどを用いる場合には、ゲート電極２１０の金属層２
２２と接触する部分にも、金属化合物領域が形成されることになる。
【０１６９】
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域２２４を形成した後には、金属層２２２は除去する。
【０１７０】
次に、上述の工程により形成された各構成を覆うように、絶縁層２２８、絶縁層２３０を
形成する（図７（Ｂ）参照）。絶縁層２２８や絶縁層２３０は、酸化シリコン、酸化窒化
シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる
。特に、絶縁層２２８や絶縁層２３０に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで
、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好まし
い。なお、絶縁層２２８や絶縁層２３０には、これらの材料を用いた多孔性の絶縁層を適
用しても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため
、電極や配線に起因する容量をさらに低減することが可能である。
【０１７１】
また、絶縁層２２８や絶縁層２３０中に、窒化酸化シリコン、窒化シリコン、等の窒素を
多く含む無機絶縁材料からなる層を含んでも良い。これにより、下部のトランジスタ２６
０を構成する材料が含む水や水素などの不純物が後に形成する上部のトランジスタ２６２
の酸化物半導体層２４４に侵入するのを防ぐことができる。ただし、この場合、後の工程
で行うＣＭＰ処理だけでは窒素を多く含む無機絶縁材料からなる層の除去が困難なので、
エッチング処理などを併用するのが好ましい。
【０１７２】
また、絶縁層２２８として酸化窒化シリコンを、絶縁層２３０として酸化シリコンを形成
することができる。このように、絶縁層２２８および絶縁層２３０を酸化窒化シリコンや
酸化シリコンのような、酸素を多く含む無機絶縁材料だけを用いて形成することにより、
後の工程で絶縁層２２８および絶縁層２３０に容易にＣＭＰ処理を施すことができる。
【０１７３】
なお、ここでは、絶縁層２２８と絶縁層２３０の積層構造としているが、開示する発明の
一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
例えば、上記の絶縁層２２８として酸化窒化シリコンを、絶縁層２３０として酸化シリコ
ンを形成する構成において、さらに絶縁層２２８と絶縁層２３０の間に窒化酸化シリコン
を形成するような構成としても良い。
【０１７４】
その後、トランジスタ２６２の形成前の処理として、絶縁層２２８や絶縁層２３０にＣＭ
Ｐ処理を施して、絶縁層２２８および絶縁層２３０の表面を平坦化すると同時にゲート電
極２１０の上面を露出させる（図７（Ｃ）参照）。
【０１７５】
ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を
行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行う
のが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁層
２２８および絶縁層２３０の表面の平坦性をさらに向上できる。
【０１７６】
また、絶縁層２２８および絶縁層２３０の積層構造に、窒素を多く含む無機絶縁材料が含
まれる場合、ＣＭＰ処理だけでは除去が困難なため、エッチング処理などを併用するのが
好ましい。窒素を多く含む無機絶縁材料のエッチング処理には、ドライエッチング、ウェ
ットエッチングのいずれを用いても良いが、素子の微細化という観点からはドライエッチ
ングが好適である。また、各絶縁層のエッチングレートが均一になり、且つゲート電極２
１０とはエッチングの選択比が取れるように、エッチング条件（エッチングガスやエッチ
ング液、エッチング時間、温度等）を適宜設定するのが好ましい。また、ドライエッチン
グに用いるエッチングガスには、例えば、フッ素を含むガス（トリフルオロメタン（ＣＨ
Ｆ３）など）や、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したフッ素を
含むガス、などを用いることができる。
【０１７７】
また、ゲート電極２１０の上面を絶縁層２３０から露出させる場合、好ましくはゲート電
極２１０の上面と絶縁層２３０を同一の面にする。
【０１７８】
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工
程を含んでいても良い。例えば、金属化合物領域２２４の一部と接続される、トランジス
タ２６０のソース電極またはドレイン電極として機能する電極を形成しても良い。また、
配線の構造として、絶縁層および導電層の積層構造でなる多層配線構造を採用して、高度
に集積化した半導体装置を実現することも可能である。
【０１７９】
〈上部のトランジスタの作製方法〉
次に、ゲート電極２１０、絶縁層２２８、絶縁層２３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極として機能する第１の電
極２４２ａ、及び第２の電極２４２ｂを形成する（図８（Ａ）参照）。第１の電極２４２
ａ、及び第２の電極２４２ｂは、実施の形態２で示したソース電極またはドレイン電極と
して機能する電極と同様の材料、方法を用いて形成することができる。よって、詳細につ
いては、実施の形態２の記載を参酌することができる。
【０１８０】
ここで、第１の電極２４２ａ、および第２の電極２４２ｂの端部は、テーパー形状となる
ようにエッチングする。第１の電極２４２ａ、第２の電極２４２ｂの端部をテーパー形状
とすることにより、後に形成する酸化物半導体層が当該端部を被覆し易くなり、段切れを
防止することができる。また、後に形成するゲート絶縁層の被覆性を向上し、段切れを防
止することができる。
【０１８１】
ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお、テーパー角とは、
テーパー形状を有する層（例えば、第１の電極２４２ａ）を、その断面（基板の表面と直
交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を指す。
【０１８２】
また、上部のトランジスタのチャネル長（Ｌ）は、第１の電極２４２ａ、及び第２の電極
２４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満の
トランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎ
ｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ま
しい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とするこ
とも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半
導体装置の消費電力を低減することも可能である。
【０１８３】
ここで、トランジスタ２６２の第１の電極２４２ａと、トランジスタ２６０のゲート電極
２１０が直接接続される（図８（Ａ）参照）。
【０１８４】
次に、第１の電極２４２ａの上に絶縁層２４３ａを、第２の電極２４２ｂの上に絶縁層２
４３ｂを、それぞれ形成する（図８（Ｂ）参照）。絶縁層２４３ａおよび絶縁層２４３ｂ
は、第１の電極２４２ａや、第２の電極２４２ｂを覆う絶縁層を形成した後、当該絶縁層
を選択的にエッチングして形成する。また、絶縁層２４３ａおよび絶縁層２４３ｂは、後
に形成されるゲート電極の一部と重畳するように形成する。このような絶縁層を設けるこ
とにより、ゲート電極とソース電極またはドレイン電極との間に生じる容量を低減するこ
とが可能である。
【０１８５】
絶縁層２４３ａや絶縁層２４３ｂは、酸化シリコン、酸化窒化シリコン、窒化シリコン、
酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶
縁層２４３ａや絶縁層２４３ｂに誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、ゲー
ト電極と、ソース電極またはドレイン電極との間の容量を十分に低減することが可能にな
るため好ましい。なお、絶縁層２４３ａや絶縁層２４３ｂには、これらの材料を用いた多
孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い絶縁層と比較して誘電
率が低下するため、ゲート電極と、ソース電極またはドレイン電極との間の容量をさらに
低減することが可能である。
【０１８６】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点
では、絶縁層２４３ａおよび絶縁層２４３ｂを形成するのが好適であるが、当該絶縁層を
設けない構成とすることも可能である。
【０１８７】
次に、第１の電極２４２ａ、および第２の電極２４２ｂを覆うように酸化物半導体層を形
成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層２４４を形成す
る（図８（Ｃ）参照）。酸化物半導体層２４４は、実施の形態２で示した酸化物半導体層
と同様の材料、方法を用いて形成することができる。よって、詳細については、実施の形
態２の記載を参酌することができる。
【０１８８】
なお、実施の形態２で示したように、酸化物半導体層をスパッタ法により形成する前には
、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば絶
縁層２３０の表面）の付着物を除去するのが好適である。
【０１８９】
形成した酸化物半導体層に対して、酸素を添加し、次いで熱処理（第１の熱処理）を行う
。酸素添加処理、及び熱処理（第１の熱処理）を行う方法については、実施の形態２で示
した装置、方法を適用することができる。よって、詳細については、実施の形態２の記載
を参酌することができる。
【０１９０】
形成した酸化物半導体層に酸素を添加し、熱処理（第１の熱処理）を施すことにより、残
留する不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を
形成することができる。残留する不純物が低減され、ｉ型（真性半導体）またはｉ型に限
りなく近い酸化物半導体層を用いたトランジスタは閾値電圧の変動が抑制され、オフ電流
が低減された極めて優れた特性を実現することができる。
【０１９１】
なお、酸化物半導体層のエッチングは、熱処理（第１の熱処理）の前、または上記熱処理
（第１の熱処理）の後のいずれにおいて行っても良い。また、素子の微細化という観点か
らはドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。なお、素子におけるリークなどが問題とならない場合には、酸化物半導体層を島
状に加工しないで用いても良い。
【０１９２】
次に、酸化物半導体層２４４に接するゲート絶縁層２４６を形成し、その後、ゲート絶縁
層２４６上において酸化物半導体層２４４と重畳する領域にゲート電極２４８ａを形成し
、第１の電極２４２ａと重畳する領域に電極２４８ｂを形成する（図８（Ｄ）参照）。ゲ
ート絶縁層２４６は、実施の形態２で示したゲート絶縁層と同様の材料、方法を用いて形
成することができる。
【０１９３】
ゲート絶縁層２４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。第２の熱処理については、実施の形態２で示したのと同様の方
法で行うことができる。第２の熱処理を行うことによって、トランジスタの電気的特性の
ばらつきを軽減することができる。また、ゲート絶縁層２４６が酸素を含む場合、酸化物
半導体層２４４に酸素を供給し、該酸化物半導体層２４４の酸素欠損を補填して、ｉ型（
真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０１９４】
なお、本実施の形態では、ゲート絶縁層２４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の
熱処理を行っても良い。また、第２の熱処理に第１の熱処理を兼ねさせても良い。
【０１９５】
上述のように、酸素を添加した後に第１の熱処理と第２の熱処理の少なくとも一方を適用
することで、酸化物半導体層２４４を、その主成分以外の不純物が極力含まれないように
高純度化することができる。
【０１９６】
ゲート電極２４８ａは、実施の形態２で示したゲート電極６１１と同様の材料、方法を用
いて形成することができる。また、ゲート電極２４８ａを形成する際、導電層を選択的に
エッチングすることによって、電極２４８ｂを形成することができる。以上の詳細につい
ては、実施の形態２の記載を参酌することができる。
【０１９７】
次に、ゲート絶縁層２４６、ゲート電極２４８ａ、および電極２４８ｂ上に、絶縁層２５
０および絶縁層２５２を形成する（図９（Ａ）参照）。絶縁層２５０および絶縁層２５２
は、実施の形態１で示した絶縁層５０７および保護絶縁層５０８と同様の材料、方法を用
いて形成することができる。よって、詳細については、実施の形態１の記載を参酌するこ
とができる。
【０１９８】
次に、ゲート絶縁層２４６、絶縁層２５０、絶縁層２５２に、第２の電極２４２ｂにまで
達する開口を形成する（図９（Ｂ）参照）。当該開口の形成は、マスクなどを用いた選択
的なエッチングにより行われる。
【０１９９】
その後、上記開口に電極２５４を形成し、絶縁層２５２上に電極２５４に接する配線２５
６を形成する（図９（Ｃ）参照）。
【０２００】
電極２５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成
した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去するこ
とにより形成することができる。
【０２０１】
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被
形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは第２の電極２４２
ｂ）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は
、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによ
るバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
【０２０２】
なお、上記導電層の一部を除去して電極２５４を形成する際には、その表面が平坦になる
ように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄
く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、その後のＣ
ＭＰ処理によって、不要なタングステン、チタン、窒化チタンなどを除去すると共に、そ
の表面の平坦性を向上させることができる。このように、電極２５４を含む表面を平坦化
することにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成す
ることが可能となる。
【０２０３】
配線２５６は、実施の形態２で示したゲート電極６１１を含む配線と同様の材料、方法を
用いて形成することができる。よって、詳細については、実施の形態２の記載を参酌する
ことができる。
【０２０４】
以上により、高純度化された酸化物半導体層２４４を用いたトランジスタ２６２、および
容量素子２６４が完成する（図９（Ｃ）参照）。
【０２０５】
このように高純度化され、真性化された酸化物半導体層２４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。なお、このようなトランジスタを用いる
ことで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２０６】
上記に例示する本実施の形態の方法によれば、下部に酸化物半導体以外の半導体材料を用
いたトランジスタを有し、上部に酸化物半導体を用いたトランジスタを有する半導体装置
を作製できる。
【０２０７】
また、ゲート電極２１０と、第１の電極２４２ａとを直接接続することで、コンタクト面
積を縮小することができるので、半導体装置の高集積化を図ることができる。よって、記
憶装置として用いることができる半導体装置の単位面積あたりの記憶容量を増加させるこ
とができる。
【０２０８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０２０９】
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図１３を
参照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図において
は、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて付
す場合がある。
【０２１０】
図１３（Ａ−１）に示す半導体装置において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトラン
ジスタ７００のソース電極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）と
トランジスタ７００のドレイン電極とは、電気的に接続されている。また、トランジスタ
７００のゲート電極と、トランジスタ７１０のソース電極またはドレイン電極の一方は、
容量素子７２０の電極の一方と電気的に接続され、第５の配線（５ｔｈ  Ｌｉｎｅ）と、
容量素子７２０の電極の他方は電気的に接続されている。そして、第３の配線（３ｒｄ  
Ｌｉｎｅ）とトランジスタ７１０のソース電極またはドレイン電極の他方とは、電気的に
接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ７１０のゲート電極とは、
電気的に接続されている。
【０２１１】
ここで、トランジスタ７１０には、酸化物半導体を用いたトランジスタが適用される。こ
こで、酸化物半導体を用いたトランジスタとしては、例えば、先の実施の形態で示した、
トランジスタ２６２を用いることができる。酸化物半導体を用いたトランジスタは、オフ
電流が極めて小さいという特徴を有している。このため、トランジスタ７１０をオフ状態
とすることで、トランジスタ７００のゲート電極の電位を極めて長時間にわたって保持す
ることが可能である。そして、容量素子７２０を有することにより、トランジスタ７００
のゲート電極に与えられた電荷の保持が容易になり、また、保持された情報の読み出しが
容易になる。ここで、容量素子７２０としては、例えば、先の実施の形態で示した、容量
素子２６４を用いることができる。
【０２１２】
また、トランジスタ７００には、酸化物半導体以外の半導体材料を用いたトランジスタが
適用される。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム
、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単
結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このよう
な半導体材料を用いたトランジスタは、高速動作が容易である。ここで、酸化物半導体以
外の半導体材料を用いたトランジスタとしては、例えば、先の実施の形態で示した、トラ
ンジスタ２６０を用いることができる。
【０２１３】
また、図１３（Ｂ）に示すように、容量素子７２０を設けない構成とすることも可能であ
る。
【０２１４】
図１３（Ａ−１）に示す半導体装置では、トランジスタ７００のゲート電極の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
【０２１５】
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ７１０がオン状態となる電位にして、トランジスタ７１０をオン状態とする。
これにより、第３の配線の電位が、トランジスタ７００のゲート電極、および容量素子７
２０に与えられる。すなわち、トランジスタ７００のゲート電極には、所定の電荷が与え
られる（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低電位を与える
電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与えられるものと
する。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上
させても良い。その後、第４の配線の電位を、トランジスタ７１０がオフ状態となる電位
にして、トランジスタ７１０をオフ状態とすることにより、トランジスタ７００のゲート
電極に与えられた電荷が保持される（保持）。
【０２１６】
トランジスタ７１０のオフ電流は極めて小さいから、トランジスタ７００のゲート電極の
電荷は長時間にわたって保持される。
【０２１７】
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ７００のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ７００をｎチャネル型とすると、トランジスタ７００のゲート電極にＱＨが与えられ
ている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ７００のゲート電極にＱＬが
与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見
かけのしきい値電圧とは、トランジスタ７００を「オン状態」とするために必要な第５の
配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌ
の中間の電位Ｖ０とすることにより、トランジスタ７００のゲート電極に与えられた電荷
を判別できる。例えば、書き込みにおいて、ＱＨが与えられていた場合には、第５の配線
の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ７００は「オン状態」となる。Ｑ
Ｌが与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、ト
ランジスタ７００は「オフ状態」のままである。このため、第２の配線の電位を見ること
で、保持されている情報を読み出すことができる。
【０２１８】
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ７
００がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第
５の配線に対して、ゲート電極の状態にかかわらずトランジスタ７００が「オフ状態」と
なるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えればよい。また、各メモリセ
ル間でトランジスタ７００がそれぞれ直列に接続されている場合には、読み出しの対象で
はないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ７
００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を与えればよ
い。
【０２１９】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ７１０がオン状態と
なる電位にして、トランジスタ７１０をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ７００のゲート電極および容量素子７２０に
与えられる。その後、第４の配線の電位を、トランジスタ７１０がオフ状態となる電位に
して、トランジスタ７１０をオフ状態とすることにより、トランジスタ７００のゲート電
極は、新たな情報に係る電荷が与えられた状態となる。
【０２２０】
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作
に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実
現される。
【０２２１】
なお、トランジスタ７１０のソース電極またはドレイン電極は、トランジスタ７００のゲ
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ７１０のソース電極またはドレイン電極とトランジスタ７００のゲ
ート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合がある。ト
ランジスタ７１０がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に埋設され
たと見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化物半導体
を用いたトランジスタ７１０のオフ電流は、シリコン半導体などで形成されるトランジス
タの１０万分の１以下であるため、トランジスタ７１０のリークによる、フローティング
ゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導
体を用いたトランジスタ７１０により、電力の供給が無くても情報の保持が可能な不揮発
性の記憶装置を実現することが可能である。
【０２２２】
例えば、トランジスタ７１０の室温でのオフ電流が１０ｚＡ（１ｚＡ（ゼプトアンペア）
は１×１０−２１Ａ）以下であり、容量素子７２０の容量値が１０ｆＦ程度である場合に
は、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時間が、トラン
ジスタ特性や容量値によって変動することはいうまでもない。
【０２２３】
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲ
ート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解
消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味する
ものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去
の際に必要であった高電圧も不要である。
【０２２４】
図１３（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要
素が抵抗および容量を含むものとして、図１３（Ａ−２）のように考えることが可能であ
る。つまり、図１３（Ａ−２）では、トランジスタ７００および容量素子７２０が、それ
ぞれ、抵抗および容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、
それぞれ、容量素子７２０の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子７２０
を構成する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トラン
ジスタ７００の抵抗値および容量値であり、抵抗値Ｒ２はトランジスタ７００がオン状態
の時のゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電
極と、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャ
ネル形成領域との間に形成される容量）の容量値に相当する。
【０２２５】
トランジスタ７１０がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（実
効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ７１０のゲートリークが十分に小さい
条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には、電荷
の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ７１０のオ
フ電流によって決定されることになる。
【０２２６】
逆に、当該条件を満たさない場合には、トランジスタ７１０のオフ電流が十分に小さくと
も、保持期間を十分に確保することが困難になる。トランジスタ７１０のオフ電流以外の
リーク電流（例えば、ソース電極とゲート電極の間において生じるリーク電流等）が大き
いためである。このことから、本実施の形態において開示する半導体装置は、上述の関係
を満たすものであることが望ましいといえる。
【０２２７】
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくするこ
とで、第５の配線によってフローティングゲート部ＦＧの電位を制御する際に、第５の配
線の電位を効率よくフローティングゲート部ＦＧに与えることができるようになり、第５
の配線に与える電位間（例えば、読み出しの電位と、非読み出しの電位）の電位差を低く
抑えることができるためである。
【０２２８】
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
Ｒ１およびＲ２は、トランジスタ７００のゲート絶縁層や容量素子７２０の絶縁層によっ
て制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や厚
さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
【０２２９】
本実施の形態で示す半導体装置においては、フローティングゲート部ＦＧが、フラッシュ
メモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部ＦＧは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
【０２３０】
また、フラッシュメモリの上記原理によって、絶縁膜の劣化が進行し、書き換え回数の限
界（１０４〜１０５回程度）という別の問題も生じる。
【０２３１】
開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングに
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
【０２３２】
また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在し
ない。つまり、フラッシュメモリと比較して高い耐久性および信頼性を有することになる
。
【０２３３】
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラッ
シュメモリに対するアドバンテージである。
【０２３４】
なお、容量素子７２０を構成する絶縁層の比誘電率εｒ１と、トランジスタ７００を構成
する絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子７２０を構成する絶縁層
の面積Ｓ１と、トランジスタ７００においてゲート容量を構成する絶縁層の面積Ｓ２とが
、２・Ｓ２≧Ｓ１（望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現することが
容易である。すなわち、容量素子７２０を構成する絶縁層の面積を小さくしつつ、Ｃ１≧
Ｃ２を実現することが容易である。具体的には、例えば、容量素子７２０を構成する絶縁
層においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニウム
などのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造を採用してεｒ１
を１０以上、好ましくは１５以上とし、ゲート容量を構成する絶縁層においては、酸化シ
リコンを採用して、εｒ２＝３〜４とすることができる。
【０２３５】
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高
集積化が可能である。
【０２３６】
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
【０２３７】
以上示したように、開示する発明の一態様の半導体装置は、オフ状態でのソースとドレイ
ン間のリーク電流（オフ電流）が少ない書き込み用トランジスタ、該書き込み用トランジ
スタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性の
メモリセルを有している。
【０２３８】
書き込み用トランジスタのオフ電流は、使用時の温度（例えば、２５℃）で１００ｚＡ（
１×１０−１９Ａ）以下、好ましくは１０ｚＡ（１×１０−２０Ａ）以下、さらに好まし
くは、１ｚＡ（１×１０−２１Ａ）以下である。通常のシリコン半導体では、上述のよう
に低いオフ電流を得ることは困難であるが、酸化物半導体を適切な条件で加工して得られ
たトランジスタにおいては達成しうる。このため、書き込み用トランジスタとして、酸化
物半導体を含むトランジスタを用いることが好ましい。
【０２３９】
さらに酸化物半導体を用いたトランジスタはサブスレッショルドスイング値（Ｓ値）が小
さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である
。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティン
グゲート部ＦＧに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができ
る。また、オフ電流が小さいため、フローティングゲート部ＦＧに保持させる電荷量を少
なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用ト
ランジスタとして用いることで、情報の書き換えを高速に行うことができる。
【０２４０】
読み出し用トランジスタとしては、オフ電流についての制限はないが、読み出しの速度を
高くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し
用トランジスタとしてスイッチング速度が１ナノ秒以下のトランジスタを用いるのが好ま
しい。
【０２４１】
このように、酸化物半導体を用いたトランジスタを書き込み用トランジスタとして用い、
酸化物半導体以外の半導体材料を用いたトランジスタを読み出し用トランジスタとして用
いることにより、長時間に渡っての情報の保持が可能で、且つ情報の読み出しを高速で行
うことが可能な、記憶装置として用いることができる半導体装置を実現することができる
。
【０２４２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０２４３】
（実施の形態５）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図１４お
よび図１５を用いて説明する。
【０２４４】
図１４（Ａ）および図１４（Ｂ）は、図１３（Ａ−１）に示す半導体装置（以下、メモリ
セル７５０とも記載する。）を複数用いて形成される半導体装置の回路図である。図１４
（Ａ）は、メモリセル７５０が直列に接続された、いわゆるＮＡＮＤ型の半導体装置の回
路図であり、図１４（Ｂ）は、メモリセル７５０が並列に接続された、いわゆるＮＯＲ型
の半導体装置の回路図である。
【０２４５】
図１４（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、複数
本の第２信号線Ｓ２、複数本のワード線ＷＬ、複数のメモリセル７５０を有する。図１４
（Ａ）では、ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となっているが、こ
れに限られることなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成としてもよ
い。
【０２４６】
各メモリセル７５０において、トランジスタ７００のゲート電極と、トランジスタ７１０
のソース電極またはドレイン電極の一方と、容量素子７２０の電極の一方とは、電気的に
接続されている。また、第１信号線Ｓ１とトランジスタ７１０のソース電極またはドレイ
ン電極の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジスタ７１０のゲート
電極とは、電気的に接続されている。そして、ワード線ＷＬと、容量素子７２０の電極の
他方は電気的に接続されている。
【０２４７】
また、メモリセル７５０が有するトランジスタ７００のソース電極は、隣接するメモリセ
ル７５０のトランジスタ７００のドレイン電極と電気的に接続され、メモリセル７５０が
有するトランジスタ７００のドレイン電極は、隣接するメモリセル７５０のトランジスタ
７００のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセル
のうち、一方の端に設けられたメモリセル７５０が有するトランジスタ７００のドレイン
電極は、ビット線と電気的に接続される。また、直列に接続された複数のメモリセルのう
ち、他方の端に設けられたメモリセル７５０が有するトランジスタ７００のソース電極は
、ソース線と電気的に接続される。
【０２４８】
図１４（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は次のように行われる。書き込みを行う行の第２の信号線Ｓ２にトランジス
タ７１０がオン状態となる電位を与え、書き込みを行う行のトランジスタ７１０をオン状
態にする。これにより、指定した行のトランジスタ７００のゲート電極に第１の信号線Ｓ
１の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定し
た行のメモリセルにデータを書き込むことができる。
【０２４９】
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬ
に、トランジスタ７００のゲート電極に与えられた電荷によらず、トランジスタ７００が
オン状態となるような電位を与え、読み出しを行う行以外のトランジスタ７００をオン状
態とする。それから、読み出しを行う行のワード線ＷＬに、トランジスタ７００のゲート
電極が有する電荷によって、トランジスタ７００のオン状態またはオフ状態が選択される
ような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線
ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線
ＳＬ−ビット線ＢＬ間の複数のトランジスタ７００は、読み出しを行う行を除いてオン状
態となっているため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスは、読み出しを行
う行のトランジスタ７００の状態（オン状態またはオフ状態）によって決定される。読み
出しを行う行のトランジスタ７００のゲート電極が有する電荷によって、トランジスタの
コンダクタンスは異なるから、それに応じて、ビット線ＢＬの電位は異なる値をとること
になる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセ
ルから情報を読み出すことができる。
【０２５０】
図１４（Ｂ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、第２
信号線Ｓ２、およびワード線ＷＬをそれぞれ複数本有し、複数のメモリセル７５０を有す
る。各トランジスタ７００のゲート電極と、トランジスタ７１０のソース電極またはドレ
イン電極の一方と、容量素子７２０の電極の一方とは、電気的に接続されている。また、
ソース線ＳＬとトランジスタ７００のソース電極とは、電気的に接続され、ビット線ＢＬ
とトランジスタ７００のドレイン電極とは、電気的に接続されている。また、第１信号線
Ｓ１とトランジスタ７１０のソース電極またはドレイン電極の他方とは、電気的に接続さ
れ、第２信号線Ｓ２と、トランジスタ７１０のゲート電極とは、電気的に接続されている
。そして、ワード線ＷＬと、容量素子７２０の電極の他方は電気的に接続されている。
【０２５１】
図１４（Ｂ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。
書き込み動作は、上述の図１４（Ａ）に示す半導体装置と同様の方法で行われる。読み出
し動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬに、トランジ
スタ７００のゲート電極に与えられた電荷によらず、トランジスタ７００がオフ状態とな
るような電位を与え、読み出しを行う行以外のトランジスタ７００をオフ状態とする。そ
れから、読み出しを行う行のワード線ＷＬに、トランジスタ７００のゲート電極が有する
電荷によって、トランジスタ７００のオン状態またはオフ状態が選択されるような電位（
読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続さ
れている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビット
線ＢＬ間のコンダクタンスは、読み出しを行う行のトランジスタ７００の状態（オン状態
またはオフ状態）によって決定される。つまり、読み出しを行う行のトランジスタ７００
のゲート電極が有する電荷によって、ビット線ＢＬの電位は異なる値をとることになる。
ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情
報を読み出すことができる。
【０２５２】
なお、上記においては、各メモリセル７５０に保持させる情報量を１ビットとしたが、本
実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ７００のゲート電極
に与える電位を３種類以上用意して、各メモリセル７５０が保持する情報量を増加させて
も良い。例えば、トランジスタ７００のゲート電極にあたえる電位を４種類とする場合に
は、各メモリセルに２ビットの情報を保持させることができる。
【０２５３】
次に、図１４に示す半導体装置などに用いることができる読み出し回路の一例について図
１５を用いて説明する。
【０２５４】
図１５（Ａ）には、読み出し回路の概略を示す。当該読み出し回路は、トランジスタとセ
ンスアンプ回路を有する。
【０２５５】
読み出し時には、端子Ａは読み出しを行うメモリセルが接続されたビット線に接続される
。また、トランジスタのゲート電極にはバイアス電位Ｖｂｉａｓが印加され、端子Ａの電
位が制御される。
【０２５６】
メモリセル７５０は、格納されるデータに応じて、異なる抵抗値を示す。具体的には、選
択したメモリセル７５０のトランジスタ７００がオン状態の場合には低抵抗状態となり、
選択したメモリセル７５０のトランジスタ７００がオフ状態の場合には高抵抗状態となる
。
【０２５７】
メモリセルが高抵抗状態の場合、端子Ａの電位が参照電位Ｖｒｅｆより高くなり、センス
アンプ回路は端子Ａの電位に対応する電位を出力する。一方、メモリセルが低抵抗状態の
場合、端子Ａの電位が参照電位Ｖｒｅｆより低くなり、センスアンプ回路は端子Ａの電位
に対応する電位を出力する。
【０２５８】
このように、読み出し回路を用いることで、メモリセルからデータを読み出すことができ
る。なお、本実施の形態の読み出し回路は一例である。他の回路を用いても良い。また、
読み出し回路は、プリチャージ回路を有しても良い。参照電位Ｖｒｅｆの代わりに参照用
のビット線が接続される構成としても良い。
【０２５９】
図１５（Ｂ）に、センスアンプ回路の一例である差動型センスアンプを示す。差動型セン
スアンプは、入力端子Ｖｉｎ（＋）とＶｉｎ（−）と出力端子Ｖｏｕｔを有し、Ｖｉｎ（
＋）とＶｉｎ（−）の差を増幅する。Ｖｉｎ（＋）＞Ｖｉｎ（−）であればＶｏｕｔは、
概ねＨｉｇｈ出力、Ｖｉｎ（＋）＜Ｖｉｎ（−）であればＶｏｕｔは、概ねＬｏｗ出力と
なる。当該差動型センスアンプを読み出し回路に用いる場合、Ｖｉｎ（＋）とＶｉｎ（−
）の一方は入力端子Ａと接続し、Ｖｉｎ（＋）とＶｉｎ（−）の他方には参照電位Ｖｒｅ
ｆを与える。
【０２６０】
図１５（Ｃ）に、センスアンプ回路の一例であるラッチ型センスアンプを示す。ラッチ型
センスアンプは、入出力端子Ｖ１およびＶ２と、制御用信号Ｓｐ、Ｓｎの入力端子を有す
る。まず、信号ＳｐをＨｉｇｈ、信号ＳｎをＬｏｗとして、電源電位（Ｖｄｄ）を遮断す
る。そして、比較を行う電位をＶ１とＶ２に与える。その後、信号ＳｐをＬｏｗ、信号Ｓ
ｎをＨｉｇｈとして、電源電位（Ｖｄｄ）を供給すると、比較を行う電位Ｖ１ｉｎとＶ２
ｉｎがＶ１ｉｎ＞Ｖ２ｉｎの関係にあれば、Ｖ１の出力はＨｉｇｈ、Ｖ２の出力はＬｏｗ
となり、Ｖ１ｉｎ＜Ｖ２ｉｎの関係にあれば、Ｖ１の出力はＬｏｗ、Ｖ２の出力はＨｉｇ
ｈとなる。このような関係を利用して、Ｖ１ｉｎとＶ２ｉｎの差を増幅することができる
。当該ラッチ型センスアンプを読み出し回路に用いる場合、Ｖ１とＶ２の一方は、スイッ
チを介して端子Ａおよび出力端子と接続し、Ｖ１とＶ２の他方には参照電位Ｖｒｅｆを与
える。
【０２６１】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０２６２】
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１６を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラなどのカメラ、電子ペーパー、テレビジョ
ン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体
装置を適用する場合について説明する。
【０２６３】
図１６（Ａ）は、ノート型のパーソナルコンピュータであり、筐体６０１、筐体６０５、
表示部６０３、キーボード６０４などによって構成されている。筐体６０１と筐体６０５
の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化
物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けら
れている。そのため、長時間に渡っての情報の保持および情報の高速読み出しが可能、と
いった特徴を備えたノート型のパーソナルコンピュータが実現される。
【０２６４】
図１６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体６１０には、表示部６１３と、外
部インターフェイス６１５と、操作ボタン６１４等が設けられている。また、携帯情報端
末を操作するスタイラス６１２などを備えている。本体６１０内には、先の実施の形態に
示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半導体材料を用いたトラ
ンジスタと、を一体に備えた半導体装置が設けられている。そのため、長時間に渡っての
情報の保持および情報の高速読み出しが可能、といった特徴を備えた携帯情報端末が実現
される。
【０２６５】
図１６（Ｃ）は、電子ペーパーを実装した電子書籍６２０であり、筐体６２１と筐体６２
３の２つの筐体で構成されている。筐体６２１及び筐体６２３には、それぞれ表示部６２
５及び表示部６２７が設けられている。筐体６２１と筐体６２３は、軸部６３７により接
続されており、該軸部６３７を軸として開閉動作を行うことができる。また、筐体６２１
は、電源６３１、操作キー６３３、スピーカー６３５などを備えている。筐体６２１、筐
体６２３の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタ
と、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置
が設けられている。そのため、長時間に渡っての情報の保持および情報の高速読み出しが
可能、といった特徴を備えた電子書籍が実現される。
【０２６６】
図１６（Ｄ）は、携帯電話機であり、筐体６４０と筐体６４１の２つの筐体で構成されて
いる。さらに、筐体６４０と筐体６４１は、スライドし、図１６（Ｄ）のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体６４１は、表示パネル６４２、スピーカー６４３、マイクロフォン６４４、ポイ
ンティングデバイス６４６、カメラ用レンズ６４７、外部接続端子６４８などを備えてい
る。また、筐体６４０は、携帯電話機の充電を行う太陽電池セル６４９、外部メモリスロ
ット６５１などを備えている。また、表示パネル６４２はタッチパネル機能を備えており
、図１６（Ｄ）には映像表示されている複数の操作キー６４５を点線で示している。また
、アンテナは、筐体６４１に内蔵されている。筐体６４０と筐体６４１の少なくとも一に
は、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の半
導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられている。そのた
め、長時間に渡っての情報の保持および情報の高速読み出しが可能、といった特徴を備え
た携帯電話機が実現される。
【０２６７】
図１６（Ｅ）は、デジタルカメラであり、本体６６１、表示部６６７、接眼部６６３、操
作スイッチ６６４、表示部６６５、バッテリー６６６などによって構成されている。本体
６６１内には、先の実施の形態に示す酸化物半導体を用いたトランジスタと、酸化物半導
体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置が設けられてい
る。そのため、長時間に渡っての情報の保持および情報の高速読み出しが可能、といった
特徴を備えたデジタルカメラが実現される。
【０２６８】
図１６（Ｆ）は、テレビジョン装置６７０であり、筐体６７１、表示部６７３、スタンド
６７５などで構成されている。テレビジョン装置６７０の操作は、筐体６７１が備えるス
イッチや、リモコン操作機６８０により行うことができる。筐体６７１及びリモコン操作
機６８０の少なくとも一には、先の実施の形態に示す酸化物半導体を用いたトランジスタ
と、酸化物半導体以外の半導体材料を用いたトランジスタと、を一体に備えた半導体装置
が設けられている。そのため、長時間に渡っての情報の保持および情報の高速読み出しが
可能、といった特徴を備えたテレビジョン装置が実現される。
【０２６９】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、小型、高速動作、低消費電力、といった特徴を備えた電子機器
が実現される。
【実施例１】
【０２７０】
本実施例では、イオン注入法を用いて高エネルギーの酸素を酸化物半導体層に添加し、次
いで加熱処理を施すことにより酸化物半導体層を極めて高い純度にまで精製した方法につ
いて、二次イオン質量分析による分析結果と共に説明する。
【０２７１】
本実施例で作製した高純度化した酸化物半導体層の作製方法について図１０を用いて説明
する。
【０２７２】
＜試料１の作製方法＞
試料１は高純度化処理を施す前の酸化物半導体層４１３ａを有する。試料１の作製方法を
以下に説明する。
【０２７３】
厚さ０．７ｍｍのガラスを基板４００に用い、基板４００上に絶縁膜４０１として１００
ｎｍの酸化窒化珪素（ＳｉＯｘＮｙ  ｘ＞ｙ）を、プラズマＣＶＤ法を用いて成膜した（
図１０（Ａ）参照）。
【０２７４】
次いでスパッタリング法により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いて、２
００ｎｍの酸化物半導体層４１３ａを絶縁膜４０１上に成膜した。ターゲットはインジウ
ム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物ターゲットを用いた。な
お、酸化物ターゲットが含む金属の組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ
ｏｍ比］であり、酸化物ターゲットの充填率は９５％以上１００％以下であった。
【０２７５】
酸化物半導体層４１３ａは、排気手段としてクライオポンプを設けた成膜室内で成膜した
。成膜条件は、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ
）電源０．５ｋＷとし、成膜ガスとして流量３０ｓｃｃｍのアルゴンガスと、流量１５ｓ
ｃｃｍの酸素ガスを成膜室に流した。
【０２７６】
以上の方法で、基板４００上の絶縁膜４０１上に酸化物半導体層４１３ａを設けたものを
試料１とした（図１０（Ｂ）参照）。
【０２７７】
＜試料２の作製方法＞
試料２は酸素を添加した酸化物半導体層４１３ｂを有する。試料２の作製方法を以下に説
明する。
【０２７８】
試料１と同様の方法で作製した酸化物半導体層４１３ａにイオン注入装置を用いて酸素イ
オンを注入し、酸素が添加された酸化物半導体層４１３ｂを形成した。酸素イオンの注入
量は１×１０１６  ［ｉｏｎｓ／ｃｍ２］、加速エネルギーは５０ｋｅＶ、試料に対する
注入角を７°とした（図１０（Ｃ）参照）。なお、本実施例では質量数１８の酸素１８Ｏ
イオンを注入したが、注入する酸素イオンは質量数１８に限られない。また、注入した質
量数１８の酸素１８Ｏの酸化物半導体層中における分布は、二次イオン質量分析法（ＳＩ
ＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測
定できる。
【０２７９】
＜試料３の作製方法＞
試料３は酸素を添加したのち、加熱処理を施した酸化物半導体層４１３ｃを有する。試料
３の作製方法を以下に説明する。
【０２８０】
試料２と同様の方法で作製した酸素が添加された酸化物半導体層４１３ｂを窒素雰囲気下
で６００℃、６０分加熱し、酸素を添加したのち加熱処理を施した酸化物半導体層４１３
ｃを作製した（図１０（Ｄ）参照）。
【０２８１】
＜比較試料１の作製方法＞
比較試料１は試料１に酸素を添加することなく加熱処理を施した酸化物半導体層を有する
。比較試料１の作製方法を以下に説明する。
【０２８２】
高純度化処理を施す前の酸化物半導体層４１３ａを窒素雰囲気下で６００℃、６０分加熱
し、加熱処理のみを施した酸化物半導体層４１３ｄを作製した（図１０（Ｅ）参照）。
【０２８３】
＜二次イオン質量分析による分析結果１＞
試料１乃至試料３、及び比較試料１が有する酸化物半導体層中の水素濃度を、二次イオン
質量分析法を用いて測定した。結果を図１１に示す。図１１の縦軸は水素濃度であり、横
軸は表面からの深さ（膜厚）である。
【０２８４】
ここで、二次イオン質量分析法の測定結果には有効範囲がある。なお、二次イオン質量分
析法の測定結果の有効範囲は測定条件、試料の作製条件等によって変わる。なお、本実施
例における酸化物半導体層中の水素濃度の測定下限は２×１０１８［ｉｏｎｓ／ｃｍ３］
程度である。
【０２８５】
図１１の結果においては、酸化物半導体層の表面（深さが０ｎｍ以上１０ｎｍ未満の範囲
）、及び酸化物半導体層と絶縁膜４０１との界面（深さが１６５ｎｍ以上１８５ｎｍ未満
の範囲）について正確な値を算出しにくくなっている。したがって、本実施例の場合は、
深さが１０ｎｍ以上１６５ｎｍ未満の範囲を二次イオン質量分析の測定結果の有効範囲と
する。
【０２８６】
試料１乃至試料３、及び比較試料１が有する酸化物半導体層に含まれる水素濃度の測定結
果を表１に示す。
【０２８７】
【表１】
0006001697.tif 000002
【０２８８】
試料１の酸化物半導体層中に含まれる水素濃度は、およそ３×１０１９［ｉｏｎｓ／ｃｍ
３］であった。試料１に酸素を添加した試料２の酸化物半導体層中に含まれる水素濃度は
、およそ３×１０１９［ｉｏｎｓ／ｃｍ３］であった。試料２を加熱処理した試料３の酸
化物半導体層中に含まれる水素濃度は、測定下限以下のおよそ１×１０１８［ｉｏｎｓ／
ｃｍ３］以下であった。また、試料１を加熱処理した比較試料１の酸化物半導体層中に含
まれる水素濃度はおよそ６×１０１８［ｉｏｎｓ／ｃｍ３］であった。
【０２８９】
本実施例において、比較試料１に含まれる水素濃度に比べ、試料３に含まれる水素濃度は
低いことが示された。
【０２９０】
以上の結果は、酸化物半導体層に酸素を添加して加熱処理する方法は、酸化物半導体層に
加熱処理を施す方法に比べ、酸化物半導体層に含まれる水素濃度を低減する効果が大きい
ことを示している。
【０２９１】
本実施例に例示する方法を用いて、酸化物半導体層に酸素を添加し、さらに加熱処理する
ことで酸化物半導体層に残留する不純物を除去し、極めて高い純度にまで酸化物半導体層
を精製できた。
【０２９２】
＜二次イオン質量分析による分析結果２＞
試料２乃至試料４が有する酸化物半導体層中の質量数１６の酸素と質量数１８の酸素の濃
度を、二次イオン質量分析法を用いて測定した。
【０２９３】
＜試料４の作製方法＞
試料４は酸素を添加したのち、加熱処理を施した酸化物半導体層を有する。試料４の作製
方法を以下に説明する。
【０２９４】
試料２と同様の方法で酸素が添加された酸化物半導体層を作製し、該酸化物半導体層を窒
素雰囲気下で６５０℃、６０分加熱し、酸素を添加したのち加熱処理を施した酸化物半導
体層を作製した。
【０２９５】
結果を図１２に示す。なお、図１２の縦軸は酸素イオンに由来する二次イオン強度であり
、酸化物半導体層に含まれる酸素濃度の指標となる。横軸は表面からの深さ（膜厚）であ
る。質量数１６の酸素はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層の主成分であり、試料２
乃至試料４の酸化物半導体層中において強い二次イオン強度を観測した。
【０２９６】
検出した質量数１８の酸素の多くは、イオン注入装置から注入した酸素イオンに由来する
。試料２において、酸化物半導体層に注入した酸素イオンは深さ５０ｎｍ付近にピークを
有している。さらに、６００℃の加熱を施した試料３において、質量数１８の酸素の分布
が広くなり、６５０℃の加熱を施した試料４において、さらに質量数１８の酸素の分布が
広くなることが確認できた。この結果から、注入した酸素イオンが加熱により酸化物半導
体層に拡散することが確かめられた。
【０２９７】
また、注入した酸素イオンは加熱により酸化物半導体層全体に拡散し、その濃度が平均化
することから、注入した酸素イオンは酸化物半導体層内で安定に存在し、酸化物半導体層
の表面から放出され難いことが示唆された。
【０２９８】
従って、イオン注入装置などを用いて酸化物半導体層に酸素を添加することにより、酸化
物半導体層に生じた酸素欠損を補えることが確認できた。
【実施例２】
【０２９９】
本実施例では、酸化物半導体層を極めて高い純度にまで精製した方法について説明する。
具体的には、酸化物半導体層にイオン注入法を用いて高エネルギーの酸素を添加し、次い
で該酸化物半導体層に加熱処理を施して、極めて高い純度にまで精製した結果について、
低温フォトルミネッセンス分光測定の結果と共に説明する。
【０３００】
＜試料５の作製方法＞
本実施例で例示する試料５は石英製の基板上に酸化物半導体層を備える。また、該酸化物
半導体層はイオン注入装置を用いて酸素が添加され、さらに加熱処理が施されている。試
料５の作製方法の詳細を以下に説明する。
【０３０１】
厚さ１００ｎｍの酸化物半導体層を、スパッタリング法を用いて厚さ０．７ｍｍの石英製
の基板上に成膜した。ターゲットはインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（
Ｚｎ）を含む酸化物ターゲットを用いた。なお、酸化物ターゲットが含む金属の組成比は
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］であり、酸化物ターゲットの充填率は９
５％以上１００％以下であった。
【０３０２】
当該酸化物半導体層は、基板とターゲットの間との距離を６０ｍｍとして、圧力０．４Ｐ
ａ、直流（ＤＣ）電源を用いて電力０．５ｋＷの条件で成膜した。また、排気手段として
クライオポンプを設けた成膜室内に成膜ガスとして流量３０ｓｃｃｍのアルゴンガスと、
流量１５ｓｃｃｍの酸素ガスを流した。
【０３０３】
次いで、当該酸化物半導体層にイオン注入装置を用いて酸素イオンを注入した。酸素イオ
ンの注入量は１×１０１６  ［ｉｏｎｓ／ｃｍ２］、加速エネルギーは５０ｋｅＶ、試料
に対する注入角は７°とした。なお、本実施例では質量数１８の酸素１８Ｏイオンを注入
したが、注入する酸素イオンは質量数１８に限られない。
【０３０４】
次いで、酸素イオンが注入された上記酸化物半導体層に加熱処理を施した。加熱処理は、
窒素ガス雰囲気下、一時間、６５０℃の温度にて、縦型炉を用いて行った。以上の工程に
より試料５を作製した。
【０３０５】
＜比較試料２の作製方法＞
比較試料２は、石英製の基板上に加熱処理のみが施された酸化物半導体層を備える。比較
試料２の作製方法を以下に説明する。
【０３０６】
はじめに、厚さ１００ｎｍの酸化物半導体層を、試料５と同様の方法を用いて厚さ０．７
ｍｍの石英製の基板上にスパッタリング法を用いて成膜した。
【０３０７】
次いで、酸素イオンを注入することなく、加熱処理を施した。加熱処理は窒素ガス雰囲気
下、一時間、６５０℃の温度にて、縦型炉を用いて行った。以上の工程により比較試料２
を作製した。
【０３０８】
＜低温フォトルミネッセンス分光測定の結果＞
試料５及び比較試料２のそれぞれ３箇所について、低温フォトルミネッセンス分光測定を
行った。温度１０Ｋのヘリウムガス中においた試料に、励起光として３２５ｎｍの光（Ｈ
ｅ−Ｃｄレーザ）を照射して、フォトルミネッセンスを測定した。比較試料２または試料
５が発する光を分光し、その強度を、その光の波長をエネルギーに換算した値に対してプ
ロットした。それぞれの試料について、３箇所測定した結果を図１７に示す。
【０３０９】
試料５及び比較試料２からは、１．８ｅＶ付近のエネルギーに相当する発光が観測され、
その発光強度は比較試料２に比べ試料５の方が弱かった。なお、３．１ｅＶ近辺に認めら
れるなだらかなピークは、石英製の基板に由来する発光ピークであり、酸化物半導体層か
らの発光ではないことが確認されている。なお、１．８ｅＶ付近のエネルギーに相当する
発光は、酸化物半導体の酸素欠損に由来するトラップ準位からの発光である。つまり、試
料５は比較試料２に比べて酸素欠損に由来するトラップ準位からの発光が弱かった。
【０３１０】
よって試料５は比較試料２に比べて、酸素欠損に由来するトラップ準位の数が低減されて
いることが確認できた。すなわち、イオン注入装置を用いて酸素を添加した後に加熱処理
を施した酸化物半導体層は、イオン注入装置を用いて酸素を添加することなく加熱処理を
施した酸化物半導体層に比べ、酸素欠損を少なくできる効果が確認できた。
【符号の説明】
【０３１１】
１０４    半導体領域
１３０    絶縁層
１４８ａ    ゲート電極
１５０    絶縁層
１５２    絶縁層
２００    基板
２０２    保護層
２０４    半導体領域
２０６    素子分離絶縁層
２０８    ゲート絶縁層
２１０    ゲート電極
２１６    チャネル形成領域
２２０    不純物領域
２２２    金属層
２２４    金属化合物領域
２２８    絶縁層
２３０    絶縁層
２４２ａ    電極
２４２ｂ    電極
２４３ａ    絶縁層
２４３ｂ    絶縁層
２４４    酸化物半導体層
２４６    ゲート絶縁層
２４８ａ    ゲート電極
２４８ｂ    電極
２５０    絶縁層
２５２    絶縁層
２５４    電極
２５６    配線
２６０    トランジスタ
２６２    トランジスタ
２６４    容量素子
４００    基板
４０１    絶縁膜
４１３ａ    酸化物半導体層
４１３ｂ    酸化物半導体層
４１３ｃ    酸化物半導体層
４１３ｄ    酸化物半導体層
５００    基板
５０２    ゲート絶縁層
５０７    絶縁層
５０８    保護絶縁層
５１１    ゲート電極
５１３ａ    酸化物半導体層
５１３ｂ    酸化物半導体層
５１３ｃ    酸化物半導体層
５１５ａ    電極
５１５ｂ    電極
５５０    トランジスタ
６００    基板
６０１    筐体
６０２    ゲート絶縁層
６０５    筐体
６０３    表示部
６０４    キーボード
６０８    保護絶縁層
６１０    本体
６１１    ゲート電極
６１２    スタイラス
６１３    表示部
６１３ａ    酸化物半導体層
６１３ｂ    酸化物半導体層
６１３ｃ    酸化物半導体層
６１４    操作ボタン
６１５    外部インターフェイス
６１５ａ    電極
６１５ｂ    電極
６２０    電子書籍
６２１    筐体
６２３    筐体
６２５    表示部
６２７    表示部
６３１    電源
６３３    操作キー
６３５    スピーカー
６３７    軸部
６４０    筐体
６４１    筐体
６４２    表示パネル
６４３    スピーカー
６４４    マイクロフォン
６４５    操作キー
６４６    ポインティングデバイス
６４７    カメラ用レンズ
６４８    外部接続端子
６４９    太陽電池セル
６５０    トランジスタ
６５１    外部メモリスロット
６６１    本体
６６３    接眼部
６６４    操作スイッチ
６６５    表示部
６６６    バッテリー
６６７    表示部
６７０    テレビジョン装置
６７１    筐体
６７３    表示部
６７５    スタンド
６８０    リモコン操作機
７００    トランジスタ
７１０    トランジスタ
７２０    容量素子
７５０    メモリセル
【図１】
0006001697.tif 000003
【図２】
0006001697.tif 000004
【図３】
0006001697.tif 000005
【図４】
0006001697.tif 000006
【図５】
0006001697.tif 000007
【図６】
0006001697.tif 000008
【図７】
0006001697.tif 000009
【図８】
0006001697.tif 000010
【図９】
0006001697.tif 000011
【図１０】
0006001697.tif 000012
【図１１】
0006001697.tif 000013
【図１２】
0006001697.tif 000014
【図１３】
0006001697.tif 000015
【図１４】
0006001697.tif 000016
【図１５】
0006001697.tif 000017
【図１６】
0006001697.tif 000018
【図１７】
0006001697.tif 000019