(57)【特許請求の範囲】
【請求項１】
３相ブリッジ接続された複数のスイッチング素子を所定のＰＷＭ信号パターンに従いオンオフ制御することで、直流を３相交流に変換するインバータ回路を介してモータを駆動するモータ制御装置において、
前記インバータ回路の直流側に接続され、電流値に対応する信号を発生する電流検出素子と、
前記モータの相電流に基づいてロータ位置を決定し、前記ロータ位置に追従するように３相のＰＷＭ信号パターンを生成するＰＷＭ信号生成手段と、
前記電流検出素子に発生した信号と前記ＰＷＭ信号パターンとに基づいて、前記モータの相電流を検出する電流検出手段と、
検出された３相電流の大小関係を判定する電流判定手段とを備え、
前記ＰＷＭ信号生成手段は、前記電流検出手段が、前記ＰＷＭ信号の搬送波周期内で固定された２点のタイミングで２相の電流を検出可能となるように、３相のＰＷＭ信号パターンを生成すると、３相間のＰＷＭデューティ差を維持した状態で、補正前の前記３相のＰＷＭ信号パターンに応じて前記電流検出素子に通電される電流の相又は極性が変化する期間のうち、前記インバータ回路において正側に配置されているスイッチング素子の１相のみがオンになる期間をゼロとするように、前記３相のＰＷＭ信号パターンを補正することを特徴とするモータ制御装置。
【請求項２】
前記ＰＷＭ信号生成手段は、前記電流判定手段の判定結果に応じて、３相のＰＷＭ信号のうち電流値が最大，最小，それらの中間となる相をそれぞれ最大相，最小相，中間相と称すると、
前記中間相については、前記搬送波周期の任意の位相を基準として遅れ側，進み側の一方向にデューティを増減させ、
前記最小相については、前記搬送波周期の任意の位相を基準として前記方向とは逆方向にデューティを増減させ、
前記最大相については、立ち上り位相を、前記中間相のデューティパルスの立ち上り位相に一致させるように、デューティパルスを発生させると、
前記最小相のデューティパルスのみが発生する期間分だけ、３相のデューティパルスを一律に減少させることを特徴とする請求項１記載のモータ制御装置。
【請求項３】
前記ＰＷＭ信号生成手段は、前記各相の基準を、搬送波の振幅が最大又は最小となる位相に基づいて設定することを特徴とする請求項２記載のモータ制御装置。
【請求項４】
前記ＰＷＭ信号生成手段は、三角波を搬送波として使用し、
前記搬送波の振幅が減少する区間又は増加する区間の一方を第１区間とし、他方の区間を第２区間とすると、
前記中間相の当初デューティの２倍が、前記搬送波の振幅の最大値未満である場合、
前記第１区間においては、前記最大相及び前記中間相のデューティを、前記中間相の当初デューティの２倍に設定し、
前記第２区間においては、前記最大相のデューティを、前記最大相の当初デューティと前記中間相の当初デューティとの差の２倍に設定し、前記中間相のデューティをゼロに設定し、
前記中間相の当初デューティの２倍が、前記搬送波の振幅の最大値以上である場合、
前記第１区間においては、前記最大相及び前記中間相のデューティを、前記搬送波の振幅の最大値に設定すると共に、
前記第２区間においては、前記最大相のデューティを、前記最大相の当初デューティの２倍より前記搬送波の振幅の最大値を減じた値に設定し、前記中間相のデューティを、前記中間相の当初デューティの２倍より前記搬送波の振幅の最大値を減じた値に設定し、
前記最小相のデューティについては、何れの場合も、前記第１区間においてはゼロに設定し、前記第２区間においては前記最小相の当初デューティの２倍値に設定することを特徴とする請求項３記載のモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インバータ回路の直流部に配置される電流検出素子によって相電流を検出するモータ制御装置に関する。
【背景技術】
【０００２】
モータを制御するためにＵ，Ｖ，Ｗ各相の電流を検出する場合、インバータ回路の直流部に挿入した１つのシャント抵抗を用いて電流検出を行う技術がある。この方式で３相の全ての電流を検出するには、ＰＷＭ（Pulse Width Modulation，パルス幅変調）キャリア（搬送波）の１周期内において、２相以上の電流を検出できるように３相のＰＷＭ信号パターンを発生させる必要がある。例えば図８に示すように（キャリアを鋸歯状波としている）、Ｕ，Ｖ相のデューティが等しい場合、Ｕ＋（「＋」はインバータ回路の上アーム側スイッチング素子を示す），Ｖ＋がオン、Ｗ＋がオフ時にＷ相の電流は検出できるが、他の相電流は検出できない。このため、図９に示すように、ある相（この場合Ｗ相）のＰＷＭ信号（デューティパルス）の位相をシフトさせることで、常に２相以上の電流を検出可能とすることが考えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３４４７３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、電流検出のために各相のＰＷＭ信号を順次シフトさせると、３相の全てがオン又はオフする期間がシフトさせる前のパターンより減少することになる。３相の全てがオン又はオフする期間では、電流がインバータ回路のスイッチング素子とモータの巻線とのループ内で還流するので、シャント抵抗や直流電源部の平滑コンデンサには電流が流れず電流検出はできないが、その分だけ損失の発生は非常に小さい期間となる。（図１０参照）。そのため、上述のようにＰＷＭ信号をシフトさせると、シャント抵抗や平滑コンデンサに電流が流れる期間が増加することに繋がり、これらの素子の発熱が増大することが問題となる。
【０００５】
そこで、単一の電流検出素子によりモータに供給される各相の電流を、発熱を抑制しつつ検出できるモータ制御装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、３相ブリッジ接続された複数のスイッチング素子を所定のＰＷＭ信号パターンに従いオンオフ制御することで、直流を３相交流に変換するインバータ回路を介してモータを駆動するモータ制御装置において、電流検出素子をインバータ回路の直流側に接続して電流値に対応する信号を発生させ、ＰＷＭ信号生成手段は、モータの相電流に基づいてロータ位置を決定すると、そのロータ位置に追従するように３相のＰＷＭ信号パターンを生成する。そして、電流検出手段が、電流検出素子に発生した信号とＰＷＭ信号パターンとに基づいて、モータの相電流を検出する場合に、ＰＷＭ信号生成手段は、電流検出手段がＰＷＭ信号の搬送波周期内で固定された２点のタイミングで２相の電流を検出可能となるように、３相のＰＷＭ信号パターンを生成する。また、電流判定手段は、検出された３相電流の大小関係を判定し、ＰＷＭ信号生成手段は、３相間のＰＷＭデューティ差を維持した状態で、補正前の３相のＰＷＭ信号パターンに応じて電流検出素子に通電される電流の相又は極性が変化する期間のうち、インバータ回路において正側に配置されているスイッチング素子の１相のみがオンになる期間をゼロとするように３相のＰＷＭ信号パターンを補正する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態であり、モータ制御装置の構成を示す機能ブロック図
【図２】ＰＷＭ信号生成部の内部構成を示す機能ブロック図
【図３】位相がシフトされた３相のデューティパルスを示す図
【図４】位相をシフトさせるためデューティを変換するロジックを示す図
【図５】各相パルスのデューティの調整を説明する図（その１）
【図６】各相パルスのデューティの調整を説明する図（その２）
【図７】電流検出タイミングを示す図
【図８】従来技術を示す図（その１）
【図９】従来技術を示す図（その２）
【図１０】インバータ回路の上アーム側スイッチング素子のオンオフパターンと、シャント抵抗により検出される電流との関係を示す図
【発明を実施するための形態】
【０００８】
以下、一実施形態について、図１ないし図７を参照して説明する。図１は、モータ制御装置の構成を示す機能ブロック図である。直流電源部１は、直流電源のシンボルで示しているが、商用交流電源から直流電源を生成している場合には、整流回路や平滑コンデンサ等を含んでいる。直流電源部１には、正側母線２ａ，負側母線２ｂを介してインバータ回路（直流交流変換器）３が接続されているが、負側母線２ｂ側には電流検出素子であるシャント抵抗４が挿入されている。インバータ回路３は、例えばＮチャネル型のパワーＭＯＳＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋，Ｕ−，Ｖ−，Ｗ−）を３相ブリッジ接続して構成されており、各相の出力端子は、例えばブラシレスＤＣモータからなるモータ６の各相巻線にそれぞれ接続されている。
【０００９】
シャント抵抗４の端子電圧（電流値に対応した信号）は電流検出部７により検出され、電流検出部（電流検出手段）７は、前記端子電圧とインバータ回路３に出力される３相のＰＷＭ信号パターンとに基づいてＵ，Ｖ，Ｗ各相の電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流検出部７が検出した各相電流は、ＤＵＴＹ生成部８に与えられＡ／Ｄ変換されて読み込まれると、モータ６の制御条件等に基づいて演算が行われる。その結果、各相のＰＷＭ信号を生成するためのデューティＵ＿ＤＵＴＹ，Ｖ＿ＤＵＴＹ，Ｗ＿ＤＵＴＹが決定される。
【００１０】
例えばベクトル制御を行う場合であれば、ＤＵＴＹ生成部８には、制御条件を設定するマイクロコンピュータ等からモータ６の回転速度指令ωrefが与えられると、推定したモータ６の実際の回転速度との差分に基づいてトルク電流指令Ｉqrefが生成される。モータ６の各相電流Ｉｕ，Ｉｖ，Ｉｗからはモータ６のロータ位置θが決定されると、そのロータ位置θを用いるベクトル制御演算によりトルク電流Ｉｑ，励磁電流Ｉｄが算出される。トルク電流指令Ｉqrefとトルク電流Ｉｑとの差分に対して例えばＰＩ制御演算が行われ、電圧指令Ｖｑが生成される。励磁電流Ｉｄ側についても同様に処理されて電圧指令Ｖｄが生成され、電圧指令Ｖｑ，Ｖｄが上記ロータ位置θを用いて三相電圧Ｖｕ，Ｖｖ，Ｖｗに変換される。そして、これらの三相電圧Ｖｕ，Ｖｖ，Ｖｗに基づいて、各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹが決定される。
【００１１】
各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹは、ＰＷＭ信号生成部（ＰＷＭ信号生成手段）９に与えられ、搬送波とのレベルが比較されることで３相ＰＷＭ信号が生成される。また、３相ＰＷＭ信号を反転させた下アーム側の信号も生成されて、必要に応じてデッドタイムが付加された後、それらが駆動回路１０に出力される。駆動回路１０は、与えられたＰＷＭ信号に従い、インバータ回路３を構成する６つのパワーＭＯＳＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋，Ｕ−，Ｖ−，Ｗ−）の各ゲートに、ゲート信号を出力する（上アーム側については、必要なレベルだけ昇圧した電位で出力する）。
【００１２】
次に、ＰＷＭ信号生成部９が３相ＰＷＭ信号を生成する方式について説明する。インバータ回路３がＰＷＭ変調された３相交流を出力する際には、前述したように、上アーム側のＦＥＴ５（Ｕ＋，Ｖ＋，Ｗ＋）に対する通電パターンに応じて特定の相の電流を検出できる。以下は、各相上アーム側のゲート信号について述べるが、例えばＵ相のみがＨレベルとなり、Ｖ相及びＷ相が何れもＬレベルとなる通電パターンの期間では、シャント抵抗４の両端に発生する電圧はＵ相電流に対応する。また、Ｕ相及びＶ相の両方がＨレベルであり、Ｗ相がＬレベルとなる区間では、シャント抵抗４の両端電圧の符号を反転したものがＷ相電流に対応する。
【００１３】
このように、ＰＷＭ信号の通電パターンに応じて２相分の電流を順次検出して記憶すれば、時分割的ではあるが３相分の電流を検出できる。この場合、各相電流を同時に検出してはいないので実際には誤差を生じるが、特別な厳密さが要求されなければ実用上問題はなく、３相分の電流検出値を用いて回路方程式を解くことで、次の周期の通電パターンを算出できる。
【００１４】
また、ＦＥＴ５のオン，オフ状態が変化した直後は電流波形が安定しないので、シャント抵抗４に発生した電圧信号を安定した状態で読み込むために最小待機時間（安定時間）τが必要である。この待機時間τが例えば３μsecであるとすると、一つの相の電流を読み込むためには特定の通電状態（ＰＷＭ信号パターン）を３μsec以上継続させる必要がある。換言すれば、同一の通電状態での継続時間が３μsecよりも短い場合は電流の読み込みが正常に行われず、その時に更新されるべき相の電流値を更新できない。つまり、全てのＰＷＭ信号パターンによる通電状態を最小待機時間τ以上継続することができれば、どのようなケースでも相電流を検出できる（後述する図７参照）。
【００１５】
そこで、本実施形態では、各相のＰＷＭ信号パルスの出力位相を、従来とは異なる方式でシフトさせる。インバータ回路３を介してモータ６に印加する電圧は、各相のパルス間のデューティ差が一定であれば、パルスの立ち上がり位置，立下がり位置を同じ時間だけシフトさせても変わらない。
【００１６】
図２は、ＰＷＭ信号生成部９の内部構成を示す機能ブロック図である。ＰＷＭ信号生成部９では、ＤＵＴＹ生成部８より入力された各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹは、ＤＵＹＴ調整部（電流判定手段）１１によって減算値が出力された場合に、減算器１２Ｕ，１２Ｖ，１２Ｗを介してデューティが減算される。そして、減算器１２Ｕ，１２Ｖ，１２Ｗの出力信号は、パルス生成部（電流判定手段）１３に入力され、Ｕ，Ｖ，Ｗ各相のキャリア（搬送波）とのレベルが比較された結果、各相のＰＷＭ信号Ｕ±，Ｖ±，Ｗ±が生成される。
【００１７】
ここで、キャリアとしてアップダウンカウンタ（図示せず）により生成される三角波を使用する。アップダウンカウンタは、ＰＷＭ周期の開始でカウンタ値が最大を示し、そこからダウンカウントを開始する。ＰＷＭ周期の中心位相でカウント値がゼロになると、そこからアップカウントに転じて三角波を出力する。キャリア周期は、例えば５０μsecとする。尚、波形が逆相となる三角波を用いても良い。パルス生成部１３によって位相が調整されるのに先立ち、ＤＵＹＴ調整部１１においてシャント抵抗４や直流電源１の平滑コンデンサに電流が流れる期間が増加することを抑制するように各相デューティが調整される。
【００１８】
図３は、ＰＷＭ信号生成部９において位相がシフトされた３相のデューティパルスを示し、図４は、図３のように位相をシフトさせるためデューティを変換するロジックを示している。パルス生成部１３では、先ず、各相デューティＵ，Ｖ，Ｗ＿ＤＵＴＹの大小関係を比較し、デューティが最大，最小，それらの中間となる相を決定し、それぞれＭＡＸ相，ＭＩＮ相，ＭＩＤ相とする。また、それぞれのデューティを、ＭＡＸｄｕｔｙ，ＭＩＮｄｕｔｙ，ＭＩＤｄｕｔｙ（当初デューティ）とする。
【００１９】
図４（ａ）は、「ＭＩＤｄｕｔｙ×２＜キャリアＭＡＸ値（振幅最大値）」の場合、図４（ｂ）は、「ＭＩＤｄｕｔｙ×２≧キャリアＭＡＸ値（振幅最大値）」の場合であり、このように場合分けされる。また、それぞれについて、ＰＷＭ周期の前半（第１区間）と後半（第２区間）とでデューティの設定が異なる。図４（ａ）のケースでは、周期前半において、ＭＡＸ相，ＭＩＤ相のデューティは何れも「ＭＩＤｄｕｔｙ×２」に設定され、ＭＩＮ相のデューティはゼロに設定される。また、周期後半において、ＭＡＸ相のデューティは「（ＭＡＸｄｕｔｙ−ＭＩＤｄｕｔｙ）×２」に設定され、ＭＩＤ相のデューティはゼロに、ＭＩＮ相のデューティは「ＭＩＮｄｕｔｙ×２」に設定される。
【００２０】
図４（ｂ）のケースでは、周期前半において、ＭＡＸ相，ＭＩＤ相のデューティは何れも「キャリアＭＡＸ値（デューティ１００％）」に設定され、ＭＩＮ相のデューティはゼロに設定される。また、周期後半において、ＭＡＸ相のデューティは「ＭＡＸｄｕｔｙ×２−（キャリアＭＡＸ値）」に、ＭＩＤ相のデューティは［ＭＩＤｄｕｔｙ×２−（キャリアＭＡＸ値）」に、ＭＩＮ相のデューティは「ＭＩＮｄｕｔｙ×２」に設定される。ＭＩＮ相については、（ａ），（ｂ）のケースで同じパターンとなる。尚、キャリアに逆相の三角波を使用する場合は、デューティパルスとの比較論理を逆にすれば良い。
【００２１】
以上のようにデューティパルスの位相を調整した結果、ＭＩＤ相パルスについては、キャリア振幅がゼロレベルになるＰＷＭ周期の中心位相より遅れ方向（図中左方向）にパルスが伸びるように設定され、ＭＡＸ相パルスについては、立ち上り位相をＭＩＤ相パルスの立ち上り位相に一致させて、そこからパルスが進み方向（図中右方向）に伸びるように設定される。そして、ＭＩＮ相パルスについては、ＭＩＤ相パルスとは逆に、ＰＷＭ周期の中心位相より進み方向にパルスが伸びるように設定される。
【００２２】
次に、ＤＵＴＹ調整部１１における調整について図５ないし図７を参照して説明する。３相のデューティの調整は、ＭＡＸ相の電流がシャント抵抗４に流れないように、且つＭＩＤ相及びＭＩＮ相の電流が流れる期間を極力少なくするように調整する。この処理について具体的な数値例を示しながら説明する。例えば、前回検出した電流値がＩｕ＝１００Ａ，Ｉｖ＝Ｉｗ＝−５０Ａであったとする。そして、今回出力する各相のデューティが電流制御及びベクトル制御における２相→３相変換の結果、Ｕ＿ＤＵＴＹ＝７５％，Ｖ＿ＤＵＴＹ＝４５％，Ｗ＿ＤＵＴＹ＝３５％になったとする。この場合、各相の調整前のデューティパルス及びシャント抵抗４に流れる各相電流値を図５に示す。
【００２３】
ＰＷＭ周期の前半であり、Ｕ，Ｖ相のデューティパルスが重なる区間（１）のデューティは４５％であり、シャント抵抗４に流れる電流は−Ｉｗ＝５０Ａとなる。また、ＰＷＭ周期の後半であり、Ｕ，Ｗ相のデューティパルスが重なる区間（２）のデューティは３０％であり、シャント抵抗４に流れる電流は−Ｉｖ＝５０Ａとなる。最後にＷ相のデューティパルスのみとなる区間（３）のデューティは５％であり、シャント抵抗４に流れる電流はＩｗ＝−５０Ａとなる。ここで、シャント抵抗４による損失は電流の２乗に比例するため、ＰＷＭ周期の全期間中に発生する損失の合計ＬT1を計算すると、
ＬT1＝Ｒ×５０2（４５＋３０＋５）／１００
となる。
【００２４】
図６に示すように、３相全てのデューティを一律に減少させて行くと、ＭＩＤ相，ＭＩＮ相電流の通電期間が減少して行くが、減少値５％が電流Ｉｕの通電期間を発生させない限界であり、５％を超えて減少させると電流Ｉｕの通電期間が増加してしまう。したがって、３相全てのデューティを一律に減少させる値を５％とする。すると、Ｕ＿ＤＵＴＹ＝７０％，Ｖ＿ＤＵＴＹ＝４０％，Ｗ＿ＤＵＴＹ＝３０％となり、このときの合計損失ＬT1を計算すると、
ＬT2＝Ｒ×５０2（４０＋３０）／１００
となり、損失の減少率は１２．５％となる。すなわち、ＭＩＮ相のデューティパルスだけが存在する期間（３）の分だけ全相のデューティを一律に減少させるように調整することで、シャント抵抗４及び平滑コンデンサに流れる電流を抑制できる。
【００２５】
次に、以上のように調整した３相デューティパルスを発生させた場合に、電流を検出（サンプリング）するタイミングについて図７を参照して説明する。電流検出は、図７に示すＡ，Ｂの２回のタイミングで行う。タイミングＡはキャリアの谷であり、ＰＷＭ周期の中心位相に一致する。タイミングＢは、Ｗ相がオンしてから前述のτ時間が経過しないと電流が安定しないため、キャリアの谷から時間τだけ経過したタイミングとする。上述したようにＰＷＭ周期が５０μｓの場合に、τ＝３μｓとする。
【００２６】
タイミングＡでは、Ｕ，Ｖ相がオンしているためＷ相電流Ｉｗが負極性で検出でき、タイミングＢでは、U，Ｗ相がオンするため、Ｖ相電流Ｉｖが負極性で検出できる。尚、タイミングＡでは、Ｖ相のデューティパルスの振幅が中心位相で丁度ゼロとなるように図示されているが、実際には各種の応答遅れがあるので、タイミングＡでもＦＥＴ５Ｖ＋はオンしているため、Ｗ相電流Ｉｗを問題なく検出できる。そして、Ｕ相電流は、V，Ｗ相電流の検出結果から総和がゼロであることに基づき演算で算出する。モータ６の回転位置や通電する電流位相によって、Ｕ，Ｖ，Ｗ相と、ＭＡＸ，ＭＩＤ，ＭＩＮ相との対応関係が変化した場合は、それ変化に応じて検出する電流の相を切り替えるようにする。
【００２７】
以上のように本実施形態によれば、インバータ回路３を構成するＭＯＳＦＥＴ５Ｕ±，Ｖ±，Ｗ±を所定のＰＷＭ信号パターンに従いオンオフ制御する際に、インバータ回路３の直流母線２ｂ側にシャント抵抗４を接続し、ＰＷＭ信号生成部９が、モータ６の相電流に基づいてロータ位置θを決定し、そのロータ位置θに追従するように３相のＰＷＭ信号パターンを生成する。そして、電流検出部７が、シャント抵抗４に発生した信号とＰＷＭ信号パターンとに基づいてモータの相電流を検出する場合、ＰＷＭ信号生成部９は、電流検出部７が、キャリア周期内で固定された２点のタイミングで２相の電流を検出可能となるように３相のＰＷＭ信号パターンを生成する。したがって、従来とは異なり、相電流がステップ状に変化することが無く、モータ６のトルク変動や駆動時の騒音が発生しないので、３相の電流Ｉｕ，Ｉｖ，Ｉｗを、モータ印加電圧が低い状態から高い状態まで検出できる。
【００２８】
また、ＰＷＭ信号生成部９は、検出された３相電流の大小関係を判定すると、３相間のＰＷＭデューティ差を維持した状態で、３相のうち電流値が最大を示す相の通電期間をゼロ若しくは最小とするように３相のＰＷＭ信号パターンを補正する。具体的には、上記判定結果により、３相のＰＷＭ信号のうち電流値が最大，最小，それらの中間となる相をそれぞれＭＡＸ相，ＭＩＮ相，ＭＩＤ相とすると、ＭＩＤ相についてはキャリア周期の中間位相を基準として遅れ側にデューティを増減させるように、ＭＩＮ相については前記基準位相より逆方向にデューティを増減させ、ＭＡＸ相については、パルスの立ち上り位相を、ＭＩＤ相のパルスの立ち上り位相に一致させる。そして、ＭＩＮ相のデューティパルスのみが発生する期間分だけ、３相のデューティパルスを一律に減少させるようにした。
【００２９】
これにより、ＰＷＭ周期内において、インバータ回路３のＭＯＳＦＥＴ５Ｕ＋，Ｖ＋，Ｗ＋が全てオフする期間を極力増加させ、それに伴いシャント抵抗４や平滑コンデンサに電流を流す期間を減少させることができ、それらの回路素子による損失，発熱の発生を抑制し、効率を向上させることが可能となる。そして、ＰＷＭ信号生成部９は、各相の基準を、キャリアの振幅が最小（又は最大）となる位相に基づいて設定するので、電流検出部７による電流検出のタイミングも、上記位相に基づいて容易に設定できる。
【００３０】
また、ＰＷＭ信号生成部９は、三角波をキャリアとして使用し、ＭＩＤ相の当初デューティの２倍がキャリア振幅のＭＡＸ値未満である場合、キャリア周期の前半では、ＭＡＸ相及びＭＩＤ相のデューティを、ＭＩＤ相の当初デューティの２倍に設定し、後半では、ＭＡＸ相のデューティを、ＭＡＸ相の当初デューティとＭＩＤ相の当初デューティとの差の２倍に設定すると共にＭＩＤ相のデューティをゼロに設定する。また、ＭＩＤ相の当初デューティの２倍がキャリア振幅のＭＡＸ値以上である場合、キャリア周期の前半では、ＭＡＸ相及びＭＩＤ相のデューティをキャリア振幅のＭＡＸ値に設定すると共に、後半では、ＭＡＸ相のデューティを、ＭＡＸ相の当初デューティの２倍よりキャリア振幅のＭＡＸ値を減じた値に設定すると共に、ＭＩＤ相のデューティを、ＭＩＤ相の当初デューティの２倍よりキャリア振幅のＭＡＸ値を減じた値に設定する。そして、ＭＩＮ相のデューティについては、何れの場合も、キャリア周期の前半ではゼロに、後半ではＭＩＮ相の当初デューティの２倍値に設定する。
【００３１】
このようなロジックに従いデューティパルス位相を調整することで、ＭＩＤ相，ＭＩＮ相については、基準位相から互いに異なる方向にデューティが増減するようにパルスを発生させ、ＭＡＸ相については、立ち上り位相がＭＩＤ相の立ち上り位相と一致するようにデューティパルスを発生させることができる。
【００３２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
電流検出部７が、キャリア周期内で２相の電流を検出するタイミングは、必ずしもキャリアのレベルが最小又は最大を示す位相を基準とする必要はなく、２相の電流を検出可能な範囲でキャリアの任意の位相に基づいて設定すれば良い。
【００３３】
また、電流を検出するタイミングは、ＰＷＭキャリアの周期に一致させる必要はなく、例えばキャリア周期の２倍や４倍の周期で検出を行っても良い。したがって、電流検出部７に入力する電流検出タイミング信号は、キャリアそのものである必要はなく、例えばキャリアに同期して所定の周期を有するパルス信号であっても良い。
シャント抵抗４を、正側母線２ａに配置しても良い。また、電流検出素子はシャント抵抗４に限ることなく、例えばＣＴ（Current Transformer）等を設けても良い。
スイッチング素子はＮチャネル型のＭＯＳＦＥＴに限ることなく、Ｐチャネル型のＭＯＳＦＥＴや、ＩＧＢＴ，パワートランジスタ等を使用しても良い。
【符号の説明】
【００３４】
図面中、３はインバータ回路、４はシャント抵抗（電流検出素子）、５はパワーＭＯＳＦＥＴ（スイッチング素子）、６はモータ、７は電流検出部（電流検出手段）、９はＰＷＭ信号生成部（ＰＷＭ信号生成手段）、１１はＤＵＴＹ調整部（電流判定手段）、１３はパルス生成部（電流判定手段）を示す。
【図１】
0005972545.tif 000002
【図２】
0005972545.tif 000003
【図３】
0005972545.tif 000004
【図４】
0005972545.tif 000005
【図５】
0005972545.tif 000006
【図６】
0005972545.tif 000007
【図７】
0005972545.tif 000008
【図８】
0005972545.tif 000009
【図９】
0005972545.tif 000010
【図１０】
0005972545.tif 000011