(57)【特許請求の範囲】
【請求項１】
絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記コイル導体パターンはめっきにより形成され、前記磁性体本体の長さ方向の断面において、前記コイル導体パターンのうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０〜１．５を満たし、前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層上に形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記最も外側のコイル導体パターンにおいて、前記異方性めっき層の内側と外側の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たすことを特徴とするチップ電子部品。
【請求項２】
前記最も外側のコイル導体パターンのパターンめっき層の幅が、前記内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とする、請求項１に記載のチップ電子部品。
【請求項３】
前記コイル導体パターンのアスペクト比が１．５〜５．５であることを特徴とする、請求項１に記載のチップ電子部品。
【請求項４】
前記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項１に記載のチップ電子部品。
【請求項５】
絶縁基板、及び前記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、
前記コイル導体パターンの端部と連結されるように前記磁性体本体の両端部に形成された外部電極と、を含み、
前記コイル導体パターンは、パターンめっき層と、前記パターンめっき層上に形成された電解めっき層と、前記電解めっき層上に形成された異方性めっき層と、を含み、前記磁性体本体の長さ‐厚さ方向の断面において、前記コイル導体パターンのうち最も外側のコイル導体パターンにおける前記異方性めっき層の内側と外側の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たすことを特徴とする、チップ電子部品。
【請求項６】
前記最も外側のコイル導体パターンのパターンめっき層の幅が、内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とする、請求項５に記載のチップ電子部品。
【請求項７】
前記コイル導体パターンのアスペクト比が１．５〜５．５であることを特徴とする、請求項５に記載のチップ電子部品。
【請求項８】
前記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することを特徴とする、請求項５に記載のチップ電子部品。
【請求項９】
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられた請求項１または５に記載のチップ電子部品と、を含むチップ電子部品の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ電子部品及びその実装基板に関する。
【背景技術】
【０００２】
チップ電子部品の一つであるインダクター（ｉｎｄｕｃｔｏｒ）は、抵抗及びキャパシターとともに電子回路をなして、ノイズ（Ｎｏｉｓｅ）を除去する代表的な受動素子である。上記インダクターは、電磁気的特性を用いて、キャパシターと組み合わされて特定周波数帯域の信号を増幅させる共振回路やフィルター（Ｆｉｌｔｅｒ）回路などの構成に用いられる。
【０００３】
近年、各種通信デバイスまたはディスプレイデバイスなどのＩＴデバイスの小型化及び薄膜化が加速化しており、このようなＩＴデバイスに採用されるインダクター、キャパシター、トランジスターなどの各種素子も小型化及び薄型化するための研究が行われつつある。これにより、インダクターも、小型で、且つ高密度の自動表面実装が可能なチップへの転換が急速に進んでおり、薄膜の絶縁基板の上下面にめっきにより形成されたコイルパターン上に、磁性粉末を樹脂と混合して形成した薄膜型インダクターが開発されている。
【０００４】
この薄膜型インダクターは、絶縁基板上にコイルパターンを形成した後、外部に磁性体材料を充填して製作する。
【０００５】
一方、上記インダクターの重要な特性の一つである直流抵抗（Ｒｄｃ）特性を改善するためには、めっきの面積が重要である。そのために、高い電流密度により、めっきがコイルの上方にのみ成長する異方性めっき方法が用いられている。
【０００６】
異方性めっき方法とは、低い無機物濃度で高い密度を有する電流を印加することで、めっきがコイルの幅方向に成長することは制御し、コイルの上方にのみ成長するようにして、コイル導体パターンの高いアスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、Ａ／Ｒ）を実現する技術である。これにより、コアの面積を確保することができるため、効率が低下することがなく、直流抵抗（Ｒｄｃ）特性を改善することができる。
【０００７】
しかし、従来の異方性めっき方法を用いたチップ電子部品のコイル形成技術は、最も外側のコイルで幅方向への成長も起こるため、不均一な断面積を有することになるという問題がある。
【０００８】
チップ電子部品の重要な特性の一つである直流抵抗（Ｒｄｃ）は、コイルの断面積が増加するほど減少し、コイルが同一体積を有する場合には、均一な断面積を有するコイルが、より低い抵抗値を有する。
【０００９】
したがって、コイルが均一な断面積を有するように、コイルの幅の偏差を最小化するコイル構造の形成が要求されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開１９９９‐２０４３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、チップ電子部品及びその実装基板を提供することをその目的とする。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、本発明の一実施形態によると、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンはめっきにより形成され、上記磁性体本体の長さ方向の断面において、上記コイル導体パターンのうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０〜１．５を満たす、チップ電子部品が提供される。
【００１３】
上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含むことができる。
【００１４】
上記最も外側のコイル導体パターンにおいて、上記異方性めっき層の左右の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たすことができる。
【００１５】
上記最も外側のコイル導体パターンのパターンめっき層の幅が、上記内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とすることができる。
【００１６】
上記コイル導体パターンのアスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ；Ａ／Ｒ）が１．５〜５．５であることができる。
【００１７】
上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。
【００１８】
また、本発明の他の実施形態によると、絶縁基板、及び上記絶縁基板の少なくとも一面に形成されたコイル導体パターンを有する磁性体本体と、上記コイル導体パターンの端部と連結されるように上記磁性体本体の両端部に形成された外部電極と、を含み、上記コイル導体パターンは、パターンめっき層と、上記パターンめっき層上に形成された電解めっき層と、上記電解めっき層上に形成された異方性めっき層と、を含み、上記磁性体本体の長さ‐厚さ方向の断面において、上記コイル導体パターンのうち最も外側のコイル導体パターンにおける上記異方性めっき層の左右の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たす、チップ電子部品が提供される。
【００１９】
上記最も外側のコイル導体パターンのパターンめっき層の幅が、内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とすることができる。
【００２０】
上記コイル導体パターンのアスペクト比（Ａ／Ｒ）が１．５〜５．５であることができる。
【００２１】
上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。
【００２２】
また、本発明の他の実施形態によると、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた上記チップ電子部品と、を含むチップ電子部品の実装基板が提供される。
【発明の効果】
【００２３】
本発明の一実施形態のチップ電子部品によると、上記コイル導体パターンのうち内側コイル導体パターンの幅と最も外側のコイル導体パターンの幅との差を減少させることができるため、均一な断面積を有するコイル導体パターンを実現することができて、直流抵抗（Ｒｄｃ）を最小化することができる。
【００２４】
また、コイル導体パターンのうち最も外側のコイル導体パターンの幅と内側コイル導体パターンの幅に差がないように調節することで、従来に比べチップインダクターのコア面積を十分に確保することができて、効率が低下することを防止することができる。
【００２５】
また、コイル導体パターンのうち最も外側のコイル導体パターンの幅と内側コイル導体パターンの幅に差がないように調節することで、従来に比べチップインダクターのターン数を増加させることができて、インダクタンスを極大化することができる。
【００２６】
一方、本発明の一実施形態のチップ電子部品によると、コイル導体パターン間の幅の差を減少させ、その偏差が少なくて、ショート不良を低減することができるため、優れた信頼性を有することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図である。
【図２】図１のＩ‐Ｉ’線に沿った断面図である。
【図３】図２のＡ部分の一実施形態を拡大して図示した概略図である。
【図４】本発明の比較例によるチップ電子部品のコイル導体パターン部分を拡大して観察した走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図５】本発明の実施例によるチップ電子部品のコイル導体パターン部分を拡大して観察した走査型電子顕微鏡（ＳＥＭ）写真である。
【図６】図１のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。
【発明を実施するための形態】
【００２８】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２９】
以下、本発明の一実施形態によるチップ電子部品を説明し、特に薄膜型インダクターを例として説明するが、これに制限されるものではない。
【００３０】
図１は本発明の一実施形態によるチップ電子部品の内部コイルパターンが見えるように図示した概略斜視図であり、図２は図１のＩ‐Ｉ’線に沿った断面図であり、図３は図２のＡ部分の一実施形態を拡大して図示した概略図である。
【００３１】
図１〜図３を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型チップインダクター１００が開示される。上記チップ電子部品は、チップビーズ（ｃｈｉｐ  ｂｅａｄｓ）、チップフィルター（ｃｈｉｐ  ｆｉｌｔｅｒ）などに適切に応用されることができる。
【００３２】
上記薄膜型チップインダクター１００は、磁性体本体５０と、絶縁基板２３と、コイル導体パターン４２、４４と、を含む。
【００３３】
磁性体本体５０は、薄膜型チップインダクター１００の外観をなすものであって、磁気特性を有する材料であれば制限されないが、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されることができる。上記フェライトとしては、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライト、またはＬｉ系フェライトなどを用い、上記金属系軟磁性材料としては、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属粉末材料を用いることができるが、これに制限されるものではない。
【００３４】
磁性体本体５０は六面体形状であることができる。本発明の実施形態を明確に説明するために六面体の方向を定義すると、図１に表示されたＬ、Ｗ、及びＴは、それぞれ長さ方向、幅方向、厚さ方向を意味する。上記磁性体本体５０は、長さ方向の長さが幅方向の長さより大きい直六面体形状を有することができる。
【００３５】
上記磁性体本体５０の内部に形成される絶縁基板２３は、薄い薄膜に形成され、めっきによりコイル導体パターン４２、４４を形成することができるものであれば、その材質が特に制限されない。上記絶縁基板２３は、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などであることができる。
【００３６】
上記絶縁基板２３の中央部を貫通して孔を形成し、上記孔にフェライトまたは金属系軟磁性材料などの磁性体を充填することで、コア部を形成することができる。コア部が磁性体で充填されて形成されることにより、インダクタンス（Ｉｎｄｕｃｔａｎｃｅ；Ｌ）が向上されることができる。
【００３７】
上記絶縁基板２３の一面にコイル形状のパターンを有するコイル導体パターン４２が形成され、上記絶縁基板２３の反対面にもコイル形状のパターンを有するコイル導体パターン４４が形成されることができる。
【００３８】
上記コイル導体パターン４２、４４は、スパイラル（ｓｐｉｒａｌ）形状のコイルパターンを含むことができ、上記絶縁基板２３の一面及び反対面に形成されたコイル導体パターン４２、４４は、上記絶縁基板２３に形成されたビア電極４６を介して互いに電気的に接続されることができる。
【００３９】
上記コイル導体パターン４２、４４及びビア電極４６は、電気伝導性に優れた金属を含んで形成されることができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などで形成されることができる。
【００４０】
上記コイル導体パターン４２、４４の表面には絶縁膜が形成されることができる。
【００４１】
上記絶縁膜は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ；ＰＲ）を用いた露光及び現像工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程などの公知の方法で形成されることができる。
【００４２】
上記絶縁膜は、薄膜に形成することができるものであれば特に制限されないが、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂などを含んで形成されることができる。
【００４３】
上記絶縁基板２３の一面に形成されたコイル導体パターン４２の一端部は、上記磁性体本体５０の長さ方向の一端面に露出され、上記絶縁基板２３の反対面に形成されたコイル導体パターン４４の一端部は、上記磁性体本体５０の長さ方向の他端面に露出されることができる。
【００４４】
上記磁性体本体５０の長さ方向の両端面に露出された上記コイル導体パターン４２、４４と接続するように、上記磁性体本体５０の長さ方向の両端面には外部電極３１、３２が形成されることができる。
【００４５】
上記外部電極３１、３２は、上記磁性体本体５０の厚さ方向の両端面及び／または幅方向の両端面に延びて形成されることができる。
【００４６】
上記外部電極３１、３２は、電気伝導性に優れた金属を含んで形成され、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などの単独、またはこれらの合金などで形成されることができる。
【００４７】
本発明の一実施形態によると、上記磁性体本体５０の長さ方向の断面において、上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０〜１．５を満たすことができる。
【００４８】
上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅及び最も外側のコイル導体パターンの幅とは、図２のように、上記磁性体本体５０の長さ方向の断面において、各コイル導体パターンの左側端面と右側端面との間の距離を意味する。
【００４９】
通常、チップインダクターの重要な特性の一つである直流抵抗（Ｒｄｃ）特性を改善するためには、めっきの面積が重要である。そのために、高い電流密度により、めっきがコイルの上方にのみ成長する異方性めっき方法が用いられている。
【００５０】
異方性めっき方法とは、低い無機物濃度で高い電流密度を有する電流を印加することで、めっきがコイルの幅方向に成長することは制御し、コイルの上方にのみ成長するようにして、コイル導体パターンの高いアスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、Ａ／Ｒ）を実現する技術である。これにより、コアの面積を確保することができるため、効率が低下することがなく、直流抵抗（Ｒｄｃ）特性を改善することができる。
【００５１】
しかし、従来の異方性めっき方法を用いたチップインダクターのコイル形成技術は、最も外側のコイルの場合、幅方向への成長も起こるため、不均一な断面積を有することになるという問題がある。
【００５２】
チップ電子部品の重要な特性の一つである直流抵抗（Ｒｄｃ）は、コイルの断面積が増加するほど減少し、コイルが同一体積を有する場合には、均一な断面積を有するコイルが、より低い抵抗値を有する。
【００５３】
上記のように、最も外側のコイルの場合、幅方向への成長が起こって断面積が不均一になると、チップインダクターの重要な特性である直流抵抗（Ｒｄｃ）特性を改善することができないという問題がある。
【００５４】
本発明の一実施形態によると、上記磁性体本体５０の長さ方向の断面において、上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０〜１．５を満たすように調節することで、コイル導体パターンの断面積が均一になり、直流抵抗（Ｒｄｃ）が最小化されることができる。
【００５５】
上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０であることが理想的であり、直流抵抗（Ｒｄｃ）が最も低くなる。
【００５６】
その反面、上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．５を超過する場合には、上記コイル導体パターンの断面積が不均一であるため、直流抵抗（Ｒｄｃ）が増加するという問題があり得る。
【００５７】
上述のように、通常のチップインダクターは、最も外側のコイル導体パターンに異方性めっき方法を適用すると、コイルが垂直方向だけでなく幅方向にも成長するため、内側コイル導体パターンに比べ最も外側のコイル導体パターンの幅が異常に大きくなる。これにより、コイル導体パターンの断面積が全体的に不均一になるという問題がある。
【００５８】
上記のように、最も外側のコイル導体パターンに異方性めっき方法を適用する場合に、コイルが垂直方向だけでなく幅方向にも成長する理由は、内側コイル導体パターンの場合、隣接したコイル導体パターンが競争的に成長するため、コイルが垂直方向に均一に成長するが、最も外側のコイル導体パターンの場合は、競争的に成長する周辺コイルがないため、めっき液に露出された際にコイルが垂直方向だけでなく幅方向にも成長するようになるためである。
【００５９】
しかし、本発明の一実施形態によると、上記磁性体本体５０の長さ方向の断面において、上記コイル導体パターン４２、４４のうち内側コイル導体パターンの幅に対する最も外側のコイル導体パターンの幅の比が１．０〜１．５を満たすように調節することで、コイル導体パターンの断面積が全体的に均一になることができる。
【００６０】
上記のように、コイル導体パターンの断面積が全体的に均一になるように調節する方法は、特に制限されるものではないが、例えば、上記最も外側のコイル導体パターンに異方性めっき方法を適用する場合に幅方向への成長を抑えることで具現可能である。
【００６１】
具体的には、上記最も外側のコイル導体パターンに異方性めっき方法を適用する場合、上述のように競争的に成長する周辺コイルが存在しない最も外側のコイル導体パターンの側面にダム（Ｄａｍ）を設けることで、競争的に成長する周辺コイルが存在する内側コイル導体パターンに類似する環境を作り、幅方向への成長を抑えることができる。
【００６２】
すなわち、最も外側のコイル導体パターンの外側領域である競争的に成長する周辺コイルが存在しない領域に所定間隔を置いてダムを設けることで、最も外側のコイル導体パターンに異方性めっき方法を適用して幅方向への成長を抑えることができる。
【００６３】
上記ダムを用いて最も外側のコイル導体パターンの幅方向への成長を抑制する方法は、コイルとダムとの間に狭い空間を形成し、その空間に流入される銅イオン（Ｃｕ２＋）の移動及び拡散を抑えることで、最も外側のコイル導体パターンの幅方向への成長を最小化する方法である。
【００６４】
上記ダムは、特に制限されるものではないが、ドライフィルム（Ｄｒｙ  Ｆｉｌｍ）などの通常の絶縁性材質であれば適用可能である。また、上記ダムの形状及び高さも特に制限されないが、目標とするコイル導体パターンの高さ以上に設けることが好ましい。
【００６５】
上記コイル導体パターンの形状を形成する工程は一つの実施例に過ぎず、これに限定されるものではなく、様々な方法が適用されることができる。
【００６６】
一方、本発明の一実施形態によると、上記コイル導体パターン４２、４４は、パターンめっき層４２ａ、４４ａと、上記パターンめっき層４２ａ、４４ａ上に形成された電解めっき層４２ｂ、４４ｂと、上記電解めっき層４２ｂ、４４ｂ上に形成された異方性めっき層４２ｃ、４４ｃと、を含むことができる。
【００６７】
上記最も外側のコイル導体パターンにおいて、上記異方性めっき層４２ｃ、４４ｃの左右の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たすことができる。
【００６８】
上記最も外側のコイル導体パターンにおいて、上記異方性めっき層４２ｃ、４４ｃの左右の幅Ｗａ、Ｗｂの比（Ｗａ：Ｗｂ）が０．１：２０〜０．１：３０を満たすように調節することで、コイル導体パターンの断面積が全体的に均一になり、直流抵抗（Ｒｄｃ）が最小化されることができる。
【００６９】
上記異方性めっき層４２ｃ、４４ｃの左右の幅Ｗａ、Ｗｂは、上記電解めっき層４２ｂ、４４ｂの厚さ方向の接線と上記異方性めっき層４２ｃ、４４ｃの厚さ方向の接線との距離で測定されることができる。
【００７０】
上記最も外側のコイル導体パターンにおいて、上記異方性めっき層４２ｃ、４４ｃの左右の幅Ｗａ、Ｗｂの比（Ｗａ：Ｗｂ）が０．１：２０以下であることが理想的であり、直流抵抗（Ｒｄｃ）がさらに最小化されることができるが、工程偏差のため、実際に実現することが困難である。
【００７１】
その反面、上記最も外側のコイル導体パターンにおいて、上記異方性めっき層４２ｃ、４４ｃの左右の幅Ｗａ、Ｗｂの比（Ｗａ：Ｗｂ）が０．１：３０を超過する場合には、上記コイル導体パターンの断面積が全体的に不均一であるため、直流抵抗（Ｒｄｃ）が増加する問題があり得る。
【００７２】
本発明の一実施形態によると、上記最も外側のコイル導体パターンのパターンめっき層４２ａ、４４ａの幅が、上記内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とする。
【００７３】
本発明の一実施形態によると、上記コイル導体パターン４２、４４のアスペクト比（Ａ／Ｒ）は１．５〜５．５であることができる。
【００７４】
本発明の一実施形態によるチップ電子部品における上記コイル導体パターン４２、４４は、直流抵抗（Ｒｄｃ）を最小化するために、コイルの断面積を大きくすることが有利である。そのために、厚さ方向にコイルを成長させる異方性めっき方法を適用することができる。
【００７５】
上記異方性めっき方法を適用してコイル導体パターンを厚さ方向に多く成長させる場合、コイルの断面積が増加して、直流抵抗（Ｒｄｃ）特性が改善される効果がある。
【００７６】
すなわち、本発明の一実施形態によると、上記コイル導体パターン４２、４４のアスペクト比（Ａ／Ｒ）が１．５〜５．５を満たすように調節することで、コイルの断面積が増加して、直流抵抗（Ｒｄｃ）特性が改善される効果がある。
【００７７】
上記コイル導体パターン４２、４４のアスペクト比（Ａ／Ｒ）が１．５未満である場合には、アスペクト比（Ａ／Ｒ）が１に近いため、制限された空間内で断面積が増加する効果が少なくて、直流抵抗（Ｒｄｃ）特性の改善効果が僅かである。
【００７８】
その反面、上記コイル導体パターン４２、４４のアスペクト比（Ａ／Ｒ）が５．５を超過する場合には、コイルの断面積が増加して直流抵抗（Ｒｄｃ）特性が改善される効果はあるが、めっきの不均一な成長によってショート不良が発生する恐れがあり、銅（Ｃｕ）イオンの低い供給速度により発生し得るめっき焼けによって直流抵抗（Ｒｄｃ）特性が低下する問題があり得る。
【００７９】
上記コイル導体パターン４２、４４は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。
【００８０】
本発明の他の実施形態によるチップ電子部品は、絶縁基板２３、及び上記絶縁基板２３の少なくとも一面に形成されたコイル導体パターン４２、４４を有する磁性体本体５０と、上記コイル導体パターン４２、４４の端部と連結されるように上記磁性体本体５０の両端部に形成された外部電極３１、３２と、を含み、上記コイル導体パターン４２、４４は、パターンめっき層４２ａ、４４ａと、上記パターンめっき層４２ａ、４４ａ上に形成された電解めっき層４２ｂ、４４ｂと、上記電解めっき層４２ｂ、４４ｂ上に形成された異方性めっき層４２ｃ、４４ｃと、を含み、上記磁性体本体５０の長さ‐厚さ方向の断面において、上記コイル導体パターン４２、４４のうち最も外側のコイル導体パターンにおける上記異方性めっき層４２ｃ、４４ｃの左右の幅をそれぞれＷａ及びＷｂとしたときに、Ｗａ：Ｗｂが０．１：２０〜０．１：３０を満たすことができる。
【００８１】
上記最も外側のコイル導体パターンのパターンめっき層の幅が、内側コイル導体パターンのパターンめっき層の幅より大きいことを特徴とする。
【００８２】
また、上記コイル導体パターンのアスペクト比（Ａ／Ｒ）が１．５〜５．５であることができる。
【００８３】
上記コイル導体パターンは、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、及び白金（Ｐｔ）からなる群から選択される何れか一つ以上を含有することができる。
【００８４】
本発明の他の実施形態によるチップ電子部品の特徴のうち、上述の本発明の一実施形態によるチップ電子部品の特徴と同一の部分についての説明は、重複説明を避けるために省略する。
【００８５】
図４は本発明の比較例によるチップ電子部品のコイル導体パターン部分を拡大して観察した走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；ＳＥＭ）写真である。
【００８６】
図５は本発明の実施例によるチップ電子部品のコイル導体パターン部分を拡大して観察した走査型電子顕微鏡（ＳＥＭ）写真である。
【００８７】
図４及び図５を参照すると、本発明の一実施形態によるチップ電子部品のコイル導体パターンの断面形状から、コイル導体パターンの断面積が全体的に均一であることが分かる。
【００８８】
その反面、図４を参照すると、本発明の比較例によるコイル導体パターンにおいて、最も外側のコイル導体パターンの異方性めっき層の左右の幅の差が大きいため、コイル導体パターンの断面積が全体的に不均一であることが分かる。
【００８９】
以下、本発明の一実施形態によるチップ電子部品の製造工程について説明する。
【００９０】
先ず、絶縁基板２３にコイル導体パターン４２、４４を形成することができる。
【００９１】
薄膜の絶縁基板２３上に、電気めっき法などでコイル導体パターン４２、４４を形成することができる。この際、上記絶縁基板２３としては、特に制限されないが、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板などを用いることができる。また、上記絶縁基板２３は、４０〜１００μｍの厚さを有することができる。
【００９２】
上記コイル導体パターン４２、４４の形成方法の例として、電気めっき法が挙げられるが、これに制限されるものではない。また、コイル導体パターン４２、４４は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などを用いることができる。
【００９３】
上記絶縁基板２３の一部に孔を形成し、この孔に伝導性物質を充填することでビア電極４６を形成することができる。上記ビア電極４６を介して、絶縁基板２３の一面及び反対面に形成されたコイル導体パターン４２、４４を互いに電気的に接続させることができる。
【００９４】
上記絶縁基板２３の中央部に、ドリル、レーザー、サンドブラスト、打ち抜き加工などを行うことで、絶縁基板２３を貫通する孔を形成することができる。
【００９５】
印刷法でパターンめっき層を形成し、その上に等方性めっきにより電解めっき層を形成した後、高い密度の電流を印加して異方性めっきを行うことで、異方性めっき層をコイルの厚さ方向に成長させることにより、上記コイル導体パターン４２、４４を形成することができる。
【００９６】
本発明の一実施形態によると、上記コイル導体パターンを形成する時、上記絶縁基板２３の両側端部に印刷などの方法でダムを形成することで、最も外側のコイル導体パターンの異方性めっき層が幅方向に成長することを抑えることができる。
【００９７】
次に、上記コイル導体パターン４２、４４の表面に絶縁膜を形成することができる。上記絶縁膜の形成方法としては、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ；ＰＲ）を用いた露光及び現像工程、スプレー（ｓｐｒａｙ）塗布、ディッピング（ｄｉｐｐｉｎｇ）工程などの公知の方法を用いることができる。
【００９８】
上記絶縁膜は、薄膜の絶縁膜を形成することができるものであれば特に制限されないが、例えば、フォトレジスト（ＰＲ）、エポキシ（ｅｐｏｘｙ）系樹脂などで形成することができる。
【００９９】
上記絶縁膜は、１μｍ〜３μｍの厚さに形成することができる。上記絶縁膜の厚さが１μｍ未満である場合には、絶縁膜の損傷によるリーク電流が発生し、高周波でインダクタンスが低くなる波形不良またはコイル間のショート不良が発生する恐れがあり、３μｍを超過する場合には、インダクタンス特性が低下し得る。
【０１００】
次に、上記コイル導体パターン４２、４４が形成された絶縁基板２３の上部及び下部に磁性体層を積層して磁性体本体５０を形成することができる。
【０１０１】
磁性体層を絶縁基板２３の両面に積層した後、ラミネート法や静水圧プレス法で圧着することで、磁性体本体５０を形成することができる。この際、上記孔を磁性体で充填することで、コア部を形成することができる。
【０１０２】
また、上記磁性体本体５０の端面に露出されたコイル導体パターン４２、４４と接続する外部電極３１、３２を形成することができる。
【０１０３】
上記外部電極３１、３２は、電気伝導性に優れた金属を含有するペーストで形成することができる。例えば、上記ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などの単独、またはこれらの合金などを含有する伝導性ペーストであることができる。外部電極３１、３２は、外部電極３１、３２の形状に応じて、印刷法やディッピング（ｄｉｐｐｉｎｇ）法などを行って形成することができる。
【０１０４】
その他、上述の本発明の一実施形態によるチップ電子部品の特徴と同一の部分についての説明は省略する。
【０１０５】
チップ電子部品の実装基板
図６は図１のチップ電子部品が印刷回路基板に実装された状態を図示した斜視図である。
【０１０６】
図６を参照すると、本実施形態によるチップ電子部品１００の実装基板２００は、チップ電子部品１００が水平に実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔して形成された第１及び第２電極パッド２２１、２２２と、を含む。
【０１０７】
この際、上記チップ電子部品１００は、第１及び第２外部電極３１、３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触するように配置された状態で、半田２３０により印刷回路基板２１０と電気的に連結されることができる。
【０１０８】
上記の説明を除き、上述の本発明の第１実施形態によるチップ電子部品の特徴と重複される説明は省略する。
【０１０９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１１０】
１００  薄膜型インダクター
２３  絶縁基板
３１、３２  外部電極
４２、４４  コイル導体パターン
４２ａ、４４ａ  パターンめっき層
４２ｂ、４４ｂ  電解めっき層
４２ｃ、４４ｃ  異方性めっき層
４６  ビア電極
５０  磁性体本体
２００  実装基板
２１０  印刷回路基板
２２１、２２２  第１及び第２電極パッド
２３０  半田
【図１】
0005932914.tif 000002
【図２】
0005932914.tif 000003
【図３】
0005932914.tif 000004
【図４】
0005932914.tif 000005
【図５】
0005932914.tif 000006
【図６】
0005932914.tif 000007