(57)【特許請求の範囲】
【請求項１】
各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置であって、
ゲートが前記第１のトランジスタのソース及びドレインの他方に接続された第２のトランジスタを有しており、
前記第２のトランジスタは、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って配置されており、
前記第２のトランジスタのチャネル部は、上方に前記変換素子が存しない位置に部分的に除去された個所を有していることを特徴とする撮像装置。
【請求項２】
各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置であって、
ゲートが前記第１のトランジスタのソース及びドレインの他方に接続された第２のトランジスタを有しており、
前記第２のトランジスタは、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って配置されており、
前記第２のトランジスタのソース及びドレインは、上方に前記変換素子が存しない位置に部分的に除去された個所を有していることを特徴とする撮像装置。
【請求項３】
前記第２のトランジスタは、前記複数の画素に共有されており、ゲートが前記複数の画素の前記第１のトランジスタのソース及びドレインの他方とそれぞれ接続されていることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記部分的に除去された個所は、前記第１のトランジスタの駆動線と前記第２のトランジスタとの交差部分に位置することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１のトランジスタ及び前記第２のトランジスタは、ポリシリコンを用いたトップゲート構造のものであることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１のトランジスタ及び前記第２のトランジスタは、アモルファスシリコンを用いたボトムゲート構造のものであることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項７】
電磁波を発生させるための放射線源と、
請求項１〜６のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された信号を処理する信号処理手段と
を備えることを特徴とする放射線撮像システム。
【請求項８】
前記信号処理手段から出力された信号を記録するための記録手段と、
前記信号処理手段から出力された信号を表示するための表示手段と、
前記信号処理手段から出力された信号を伝送するための伝送処理手段と
を更に備えることを特徴とする請求項７に記載の放射線撮像システム。
【請求項９】
各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置の製造方法であって、
ゲートが前記第１のトランジスタのソース及びドレインの他方に接続される第２のトランジスタを、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って形成し、
前記第２のトランジスタのチャネル部は、上方に前記変換素子が存しない個所が部分的に除去されることを特徴とする撮像装置の製造方法。
【請求項１０】
各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置の製造方法であって、
ゲートが前記第１のトランジスタのソース及びドレインの他方に接続される第２のトランジスタを、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って形成し、
前記第２のトランジスタのソース及びドレインは、上方に前記変換素子が存しない個所が部分的に除去されることを特徴とする撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び放射線撮像システム、並びに撮像装置の製造方法に関する。
【背景技術】
【０００２】
近年では、ＴＦＴ（薄膜トランジスタ）を用いた液晶パネルの製造技術は、ＴＦＴと半導体変換素子とを組み合わせることで放射線撮像装置等の撮像装置として利用されている。撮像装置では、半導体変換素子に蓄積された信号を読み出す際に、ソースフォロア回路（ＳＦＴＦＴ）を用いる手法が提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３４５３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、撮像装置にＳＦＴＦＴを適用する場合では、その信号転送において、ＳＦＴＦＴの抵抗と信号性の配線容量との積で定義される時定数分の遅延が生じる。放射線撮像装置の場合、そのサイズが約４０ｃｍ×４０ｃｍ程度であり、時定数が非常に大きく、電荷転送の速度が十分に満たされないことになる。このように、例えば特許文献１における信号の読み出し方法では、ＳＦＴＦＴの持つ抵抗が原因となって転送速度に遅延が生じ、特に高速駆動する際に大きな問題が生じる。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、ソースフォロア回路により信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高い撮像装置及び放射線撮像システム、並びに撮像装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の撮像装置は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置であって、ゲートが前記第１のトランジスタのソース及びドレインの他方に接続された第２のトランジスタを有しており、前記第２のトランジスタは、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って配置されており、前記第２のトランジスタのチャネル部は、上方に前記変換素子が存しない位置に部分的に除去された個所を有している。
本発明の撮像装置は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置であって、ゲートが前記第１のトランジスタのソース及びドレインの他方に接続された第２のトランジスタを有しており、前記第２のトランジスタは、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って配置されており、前記第２のトランジスタのソース及びドレインは、上方に前記変換素子が存しない位置に部分的に除去された個所を有している。
【０００７】
本発明の放射線撮像システムは、電磁波を発生させるための放射線源と、上記の撮像装置と、前記撮像装置から出力された信号を処理する信号処理手段とを備える。
【０００８】
本発明の撮像装置の製造方法は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置の製造方法であって、ゲートが前記第１のトランジスタのソース及びドレインの他方に接続される第２のトランジスタを、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って形成し、前記第２のトランジスタのチャネル部は、上方に前記変換素子が存しない個所が部分的に除去される。
本発明の撮像装置の製造方法は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第１のトランジスタとを有し、前記変換素子が前記第１のトランジスタの上に配置された画素を複数備えた撮像装置の製造方法であって、ゲートが前記第１のトランジスタのソース及びドレインの他方に接続される第２のトランジスタを、前記複数の画素の前記変換素子がそれぞれ前記第２のトランジスタの上に配置されるように、前記第２のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも１つが複数の前記画素に亘って跨って形成し、前記第２のトランジスタのソース及びドレインは、上方に前記変換素子が存しない個所が部分的に除去される。
【発明の効果】
【０００９】
本発明によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高い撮像装置及び放射線撮像システム、並びに撮像装置の製造方法が実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による放射線撮像装置の全体的な等価回路を簡易に示す回路図である。
【図２】第１の実施形態による放射線撮像装置において、隣接する２つの画素領域を拡大して示すレイアウト図である。
【図３】第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図４】図３に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図５】図４に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図６】図５に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図７】図６に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図８】図７に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図９】図８に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１０】図９に引き続き、第１の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１１】図１０の断面を含むレイアウト図である。
【図１２】第２の実施形態による放射線撮像装置において、隣接するＮ個の画素領域を拡大して示すレイアウト図である。
【図１３】第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１４】図１３に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１５】図１４に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１６】図１５に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１７】図１６に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１８】図１７に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図１９】図１８に引き続き、第２の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。
【図２０】図１９の断面を含むレイアウト図である。
【図２１】第３の実施形態による放射線撮像装置の代表的なレイアウト図である。
【図２２】図２１において、第３の実施形態による放射線撮像装置の機能を説明するためのレイアウト図である。
【図２３】第４の実施形態によるＸ線診断システムの概略構成を示す模式図である。
【発明を実施するための形態】
【００１１】
以下、本発明の諸実施形態について、添付の図面を参照して具体的に説明する。なお、本願において、電磁波とは、可視光、赤外光等の光から、Ｘ線，α線，β線，γ線等の放射線までの波長領域のものを言う。
【００１２】
（第１の実施形態）
本実施形態では、撮像装置として放射線撮像装置を開示する。
図１は、本実施形態による放射線撮像装置の全体的な等価回路を簡易に示す回路図である。
【００１３】
この放射線撮像装置は、電磁波を別の波長の電磁波に変換してから間接的に電気信号に変換する間接型のものを例示するが、電磁波を直接的に電気信号に変換する直接型としても良い。直接型の放射線撮像装置では、間接型の放射線撮像装置と異なり、いわゆる波長変換素子（ＧＯＳ又はＣｓＩ等）が不要となる。
放射線撮像装置は、ガラス基板１上に複数の画素領域１０がマトリクス状に配置され、転送駆動回路部２、信号処理回路部３、電源電圧４、共通電極駆動回路部５、リセット電位供給回路部６、リセット駆動回路部７、及び統括制御部８を備えて構成されている。
【００１４】
なお、図１の構成に付加して、選択用薄膜トランジスタが接続された選択駆動回路部を設けるようにしても良い。選択用薄膜トランジスタは、駆動タイミングをより任意にすることが可能であり、更に、ソースフォロア用薄膜トランジスタ１４から流れ込むリーク電流を信号線３Ａから遮断する機能を有する。
【００１５】
画素領域１０は、光電変換素子１１、転送用薄膜トランジスタ（第１のトランジスタ）１２、及びリセット用薄膜トランジスタ１３を備えて構成されている。また、複数の画素領域１０、本実施形態では隣接する２つの画素領域１０に共通のソースフォロア用薄膜トランジスタ（第２のトランジスタ）１４が接続されている。
【００１６】
転送駆動回路部２は、各転送駆動線２Ａごとに、行方向に並ぶ各画素領域１０の転送用薄膜トランジスタ１２のゲートと接続されており、これらを駆動する。信号処理回路部３は、各信号線３Ａごとに、列方向に並ぶ各ソースフォロア用薄膜トランジスタ１４のソースと接続されており、この信号処理を行う。電源電圧４は、各電源電圧供給線４Ａごとに、行方向に並ぶ各ソースフォロア用薄膜トランジスタ１４のドレインと接続されており、ドレイン電圧を供給する。共通電極駆動回路部５は、各共通電極線５Ａごとに、列方向に並ぶ各光電変換素子１１と接続されており、これらを駆動する。リセット電位供給回路部６は、各リセット電位供給線６Ａごとに、列方向に並ぶ各リセット用薄膜トランジスタ１３と接続されており、これらを駆動する。リセット駆動回路部７は、各リセット駆動線７Ａごとに、行方向に並ぶ各リセット用薄膜トランジスタ１３のゲートと接続されており、これらを駆動する。
【００１７】
統括制御部８は、中央処理回路（ＣＰＵ）及びＲＯＭ、ＲＡＭ等を有して構成されており、転送駆動回路部２、信号処理回路部３、電源電圧４、共通電極駆動回路部５、リセット電位供給回路部６、リセット駆動回路部７とそれぞれ接続され、これらを駆動制御する。なお図１において、図示の便宜上、統括制御部８の転送駆動回路部２〜リセット駆動回路部７との結線の図示を省略する。
【００１８】
なお、本実施形態による放射線撮像装置を構成する各構成要素（統括制御部８等）の機能は、当該放射線撮像装置に内蔵されているコンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。
【００１９】
光電変換素子１１は、ｐ型半導体／半導体／ｎ型半導体で構成される、いわゆるＰＩＮ型として例示するが、金属／絶縁膜／半導体で構成される、いわゆるＭＩＳ型のものでも良い。
転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、ソースフォロア用薄膜トランジスタ１４は、夫々、ポリシリコンを用いたものを例示するが、アモルファスシリコンを用いて構成しても良い。また、各薄膜トランジスタの形態はトップゲート構造のものを例示するが、ボトムゲート構造でも良い。
【００２０】
図１では、画素領域１０は４画素×４画素のマトリクスのみ表示するが、画素領域１０の数は任意である。本実施形態では、信号線３Ａと平行に隣接する２つの画素領域１０ごとに１つのソースフォロア用薄膜トランジスタ１４が配されている。ソースフォロア用薄膜トランジスタ１４のゲートが、隣接する２つの画素領域１０の各転送用薄膜トランジスタ１２のソース又はドレインと接続されており、当該ゲート（チャネル部）が２つの画素領域１０に亘って跨るように形成されている。２つの画素領域１０のみならず、３つ以上の画素領域１０で１つのソースフォロア用薄膜トランジスタ１４を共有し、当該ゲート（チャネル部）が３つ以上の画素領域１０に亘って跨るように形成しても良い。
【００２１】
図２は、本実施形態による放射線撮像装置において、隣接する２つの画素領域を拡大して示すレイアウト図である。ここでは、各画素領域を画素領域１０1，１０2とする。
画素領域１０1，１０2に共通に、１つのソースフォロア用薄膜トランジスタ１４が形成されている。１つのソースフォロア用薄膜トランジスタ１４は、ソースフォロア用薄膜トランジスタ１４のゲート１４ａ（及びその下部のチャネル部）及びソース／ドレイン１４ｂが画素領域１０1，１０2に亘って跨るように配されている。図２では、各コンタクトホールを１５で示す。
【００２２】
通常、放射線撮像装置は、一辺が２０ｃｍ〜４５ｃｍ程度の矩形状（例えば４０ｃｍ×４０ｃｍ程度）であるため、信号線３Ａの長さも２０ｃｍ〜４５ｃｍ程度である。この場合、信号処理回路部の信号線の寄生容量が５０ｐＦ〜３００ｐＦ程度となる。また、通常、ソースフォロア用薄膜トランジスタとして使用される薄膜トランジスタの電気抵抗は、当該トランジスタをポリシリコンで作製した場合、１０ｋΩ〜１００ｋΩ、アモルファスシリコンで作製した場合、１ＭΩ〜１０ＭΩ程度となる。転送時定数は、ソースフォロア用薄膜トランジスタの抵抗値と信号線の抵抗値との積で表され、上記の場合には１μ秒〜５００μ秒程度の非常に大きな値となる。この転送時定数に対応した転送速度では動画駆動は実現し難い。転送速度の高速化を実現するには、ソースフォロア用薄膜トランジスタの抵抗を低下させるか、信号線の寄生容量を低下させるしかない。信号線の寄生容量を大幅に低減することは、放射線撮像装置の大きさを小さくすることと等価であって不可能である。従って、ソースフォロア用薄膜トランジスタの抵抗を低減しなければならない。
【００２３】
そのためには、複数（本実施形態では２つ）の画素領域に亘って跨るようにソースフォロア用薄膜トランジスタを形成すれば良い。本実施形態では、図２のように、ソースフォロア用薄膜トランジスタ１４が画素領域１０1，１０2に亘って跨るように配される。この構成により、ソースフォロア用薄膜トランジスタ１４が極めて大きなチャネル幅（ゲート幅）を持つことになる。一般的に、ソースフォロア用薄膜トランジスタの抵抗値はチャネル幅に反比例する。即ち、本実施形態のソースフォロア用薄膜トランジスタ１４は、複数の画素領域に跨るように、１つの画素領域内で作り出すことのできる最大のチャネル幅の２倍のチャネル幅を持つため、抵抗値が半分の値となる。更に、３つ以上の所期数の画素領域に亘って跨るようにソースフォロア用薄膜トランジスタを形成することにより、任意の大きなチャネル幅が実現可能であり、抵抗値を十分に低減させることができる。
【００２４】
また、放射線撮像装置のレイアウトの自由度が増すと、チャネル幅を大きくすることに加え、ソースフォロア用薄膜トランジスタ１４のチャネル面積（チャネル幅×ソース−ドレイン間隔）も巨大にすることができる。一般的に、ソースフォロア用薄膜トランジスタでは、揺らぎ（１/ｆ）ノイズがノイズの支配的な成分であり、この１/ｆノイズはチャネル面積に反比例する。複数の画素領域に亘って跨るようにソースフォロア用薄膜トランジスタを形成することにより、巨大なチャネル幅及び巨大なチャネル面積が得られ、低抵抗且つ低ノイズが実現する。
【００２５】
図３〜図１０は、本実施形態による放射線撮像装置の製造プロセスを工程順に示すレイアウト図である。ここでは、隣接する２つの画素領域１０1，１０2のみを示す。
【００２６】
先ず、図３に示すように、洗浄された絶縁基板２１上にバッファ層２２を形成する。このバッファ層２２は、シリコン酸化物（ＳｉＯ2）又はシリコン窒化物膜(ＳｉＮ)で形成される。膜厚は２００ｎｍ程度であることが望ましい。
次に、バッファ層２２上に、アモルファスシリコン２３をプラズマＣＶＤ法等により成膜する。膜厚は５０ｎｍ程度〜２００ｎｍ程度であることが望ましい。成膜後、レーザアニール法によりアモルファスシリコン２３を結晶化し、ポリシリコン２４を形成する。次にこのポリシリコンを必要な部分のみ残すために島状にエッチングする。
【００２７】
続いて、図４に示すように、ゲート絶縁膜２５を成膜し、高融点金属２６を成膜する。ゲート絶縁膜２５は、５０ｎｍ程度〜２００ｎｍ程度の膜厚が望ましい。また、高融点金属２６は、モリブデンやタングステン、またその合金等を使用すると良い。その後、高融点金属２６をウェットエッチングにより島状にパターニングする。その後、高融点金属２６をマスクとして、ポリシリコン２４にイオンドーピングを行う。また、この過程で、転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、及びソースフォロア用薄膜トランジスタ１４のソース／ドレインとなる半導体不純物層が形成される。このとき、各薄膜トランジスタ１２〜１４のリーク電流を抑制したり、その特性を向上させるためにＬＤＤ領域(Lightly Doped Drainの略。ソース−ドレイン間の電界を緩和させる働きを持つ)を形成する場合もある。
【００２８】
続いて、図５に示すように、第１の層間絶縁膜２７を成膜する。膜厚は３００ｎｍ程度〜６００ｎｍ程度であることが望ましい。その後、第１の層間絶縁膜２７に各コンタクトホール２８をドライエッチング技術を用いて形成する。
【００２９】
続いて、図６に示すように、第１の低抵抗金属層２９を成膜する。その後、第１の低抵抗金属層２９をエッチング技術によりパターニングし、転送駆動線２Ａ及びリセット駆動線７Ａを形成する。第１の低抵抗金属層２９には、できるだけ低抵抗の導電材料が良い。膜厚は３００ｎｍ程度〜７００ｎｍ程度であることが望ましい。
【００３０】
続いて、図７に示すように、第２の層間絶縁膜３１を成膜する。その後、ドライエッチング技術を用いて第２の層間絶縁膜３１に各コンタクトホール３２を形成する。
続いて、図８に示すように、第２の低抵抗金属層３３を成膜する。その後、第２の低抵抗金属層３３をエッチング技術によりパターニングし、信号線３Ａ、電源電圧供給線４Ａ、リセット電位供給線６Ａ等を形成する。
以上により、転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、ソースフォロア用薄膜トランジスタ１４が形成される。
【００３１】
続いて、図９に示すように、これら薄膜トランジスタ１２，１３，１４を保護するために層間絶縁膜３４を成膜し、更に有機平坦化膜３５を成膜する。層間絶縁膜３４は５００ｎｍ程度の膜厚が良く、また、有機平坦化膜３５は、後に成膜する光電変換素子との寄生容量を低減させるため、３μｍ程度〜５μｍ程度の膜厚にすると良い。その後、有機平坦化膜３５及び層間絶縁膜３４に、転送用薄膜トランジスタ１２のドレインと光電変換素子とを接続するためのコンタクトホール３６を形成する。
【００３２】
続いて、図１０に示すように、光電変換素子の材料を成膜し、画素領域間をエッチングで分離して、光電変換素子１１を形成する。光電変換素子１１には、共通電極線５Ａ等が接続される。光電変換素子１１は、ＰＩＮ型で構成される。また、光電変換素子１１上にはＳｉＮ等の保護膜、波長変換素子であるＧＯＳ又はＣｓＩが配置される。
以上により、図２に示すレイアウトの放射線撮像装置が形成される。
【００３３】
図１１において、図１１（ｂ）は、図２のレイアウトの断面図であり、図１１（ａ）に示す図１０の一部における破線Ｉ−Ｉ'に沿った断面に相当する。
絶縁基板２１の上方に、転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、ソースフォロア用薄膜トランジスタ１４が形成され、その上部に有機平坦化膜３５等を介して光電変換素子１１が形成されている。図１１では示していないが、光電変換素子１１上にはＧＯＳ又はＣｓＩ等の電磁波の波長変換素子が存在する。
【００３４】
以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高い放射線撮像装置が実現する。
【００３５】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、撮像装置として放射線撮像装置を開示する。本実施形態における各薄膜トランジスタは、アモルファスシリコンを用いたボトムゲート型のものを例示する。なお、第１の実施形態と対応する構成部材等については、同符号を付して詳しい説明を省略する。
図１２は、本実施形態による放射線撮像装置において、隣接するＮ個（Ｎは３以上の任意の整数）の画素領域を拡大して示すレイアウト図である。
【００３６】
図１２では、各画素領域を画素領域１０1，１０2，・・・，１０Nとする。
各画素領域１０1，１０2，・・・，１０Nは、各々、光電変換素子１１、転送用薄膜トランジスタ１２、及びリセット用薄膜トランジスタ１３を備えて構成されている。更に、画素領域１０1，１０2，・・・，１０Nに共通に、１つのソースフォロア用薄膜トランジスタ１４が形成されている。１つのソースフォロア用薄膜トランジスタ１４は、ソースフォロア用薄膜トランジスタ１４のゲート１４ａ（及びその下部のチャネル部）及びソース／ドレイン１４ｂが画素領域１０ａ，１０ｂに亘って跨るように配されている。図１２では、各コンタクトホールを１５で示す。
【００３７】
Ｎの値は多ければ多いほど、レイアウトの自由度が増し、ソースフォロア用薄膜トランジスタ１４のチャネル幅（ゲート幅）を大きくすることが可能であり、低抵抗化を実現できる。例えば、一画素領域あたりのサイズを１５０μｍ程度と仮定し、レイアウトを工夫すれば、約１０画素領域〜３０画素領域に亘って跨るようにソースフォロア用薄膜トランジスタ１４を形成すれば、動画駆動に耐え得ることが判る。
【００３８】
図１３〜図１９は、本実施形態による放射線撮像装置の製造プロセスを工程順に示すレイアウト図である。ここでは、隣接するＮ個の画素領域１０1，１０2，・・・，１０Nのうち、隣接する２つの画素領域１０1，１０2のみを図示する。
【００３９】
先ず、図１３に示すように、洗浄された絶縁基板２１上に、転送駆動線２Ａ及びリセット駆動線７Ａを成膜する。薄膜トランジスタの駆動線は低抵抗の方が良く、膜厚は２００ｎｍ程度〜５００ｎｍ程度が良い。材料としては、アルミや銅、ネオジム等の低抵抗金属若しくはその合金でも良い。
次に、第１のゲート絶縁膜３７を成膜する。材料としてはシリコン窒化物(ＳｉＮ)が良く、膜厚は２００ｎｍ程度〜４００ｎｍ程度とすることが望ましい。
【００４０】
続いて、図１４に示すように、導電材料を成膜し、島状にエッチングして、ソースフォロア用薄膜トランジスタ１４のゲート１４ａを形成する。このエッチングにより、幾つの画素領域に亘るように跨らせてソースフォロア用薄膜トランジスタ１４を形成するかが決定される。
【００４１】
続いて、図１５に示すように、第２のゲート絶縁膜３８を成膜する。材料としては、第１のゲート絶縁膜３７と同様に、シリコン窒化物(ＳｉＮ)が良く、膜厚は２００ｎｍ程度〜４００ｎｍ程度とすることが望ましい。その後、ドライエッチング技術を用いて第２のゲート絶縁膜３８に各コンタクトホール３９を形成する。コンタクトホール３９は、ソースフォロア用薄膜トランジスタ１４のゲート１４ａと転送用薄膜トランジスタ１２のソースとを電気的に接続するためのものである。
【００４２】
続いて、図１６に示すように、アモルファスシリコンを成膜し、更にソース／ドレインとなる不純物半導体層を成膜する。アモルファスシリコン及び不純物半導体層を積層膜４１とする。アモルファスシリコンは、転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、ソースフォロア用薄膜トランジスタ１４の各チャネル部を形成するものである。アモルファスシリコンはプラズマＣＶＤ法等で成膜し、膜厚は１００ｎｍ程度〜２００ｎｍ程度が良い。不純物半導体層は、アモルファスシリコンと同様にプラズマＣＶＤ法等で成膜され、膜厚は１５ｎｍ程度〜６０ｎｍ程度が望ましい。その後、積層膜４１を島状にエッチングする。
【００４３】
続いて、図１７に示すように、成膜及びエッチングすることにより低抵抗金属層４２を形成する。その後、低抵抗金属層４２をマスクとして、積層膜４１の上部に成膜されている不純物半導体層をエッチングにより形成する。この低抵抗金属層４２により、ソースフォロア用薄膜トランジスタ１４に接続される信号線３Ａ及び電源電圧供給線４Ａ、リセット電位供給線６Ａを形成する。更に、転送用薄膜トランジスタ１２のドレインとソースフォロア用薄膜トランジスタ１４のゲートとを接続する。
【００４４】
続いて、図１８に示すように、薄膜トランジスタ１２，１３，１４の保護層を成膜する。保護層はシリコン窒化物(ＳｉＮ)を成膜するのが良く、膜厚は２００ｎｍ程度〜７００ｎｍ程度が良い。その後、保護層に、転送用薄膜トランジスタ１２のドレインと後に成膜する光電変換素子１１とを接続するためのコンタクトホール４３を形成する。次に、薄膜トランジスタ１２，１３，１４及び光電変換素子１１の寄生容量を低減するために有機平坦化膜を形成する。膜厚は３．５μｍ程度〜５μｍ程度が望ましい。
【００４５】
続いて、図１９に示すように、光電変換素子の材料を成膜し、画素領域間をエッチングで分離して、光電変換素子１１を形成する。光電変換素子１１には、共通電極線５Ａ等が接続される。光電変換素子１１は、ＰＩＮ型で構成される。また、光電変換素子１１上にはＳｉＮ等の保護膜、波長変換素子であるＧＯＳ又はＣｓＩが配置される。
以上により、図１２に示すレイアウトの放射線撮像装置が形成される。
【００４６】
図２０において、図２０（ｂ）は、図１２のレイアウトの断面図であり、図２０（ａ）に示す図１９の一部における破線Ｉ−Ｉ'に沿った断面に相当する。
絶縁基板２１の上方に、転送用薄膜トランジスタ１２、リセット用薄膜トランジスタ１３、ソースフォロア用薄膜トランジスタ１４が形成され、その上部に有機平坦化膜３５等を介して光電変換素子１１が形成されている。図２０では示していないが、光電変換素子１１上にはＧＯＳ又はＣｓＩ等の電磁波の波長変換素子が存在する。
【００４７】
以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高い放射線撮像装置が実現する。
【００４８】
（第３の実施形態）
本実施形態では、第２の実施形態と同様に、撮像装置として放射線撮像装置を開示する。本実施形態における各薄膜トランジスタは、アモルファスシリコンを用いたボトムゲート型のものを例示する。なお、第１及び第２の実施形態と対応する構成部材等については、同符号を付して詳しい説明を省略する。
【００４９】
図２１は、本実施形態による放射線撮像装置の代表的なレイアウト図である。
第２の実施形態と同様に、ソースフォロア用薄膜トランジスタ１４を複数の画素領域に亘って跨るように形成した場合、その上部に画素領域を含む個所と、上部に画素領域含まない個所（隣接する画素領域間の部分）とが存在する。前者の個所と後者の個所とでは、ソースフォロア用薄膜トランジスタ１４の閾値が異なる。図２２に示すように、光電変換素子１１は電磁波等の外来ノイズからソースフォロア用薄膜トランジスタ１４のチャネル部を保護する機能も有している。即ち、ソースフォロア用薄膜トランジスタ１４は、上部に光電変換素子１１が存する部分と存しない部分とでは、外来ノイズに対する感度が異なり、結果として閾値に差異が生じる。１つのソースフォロア用薄膜トランジスタ１４内で部分により閾値が異なれば、得られた信号が受光情報を真に反映することの信頼性が低下する。
【００５０】
本実施形態では、図２１に示すように、ソースフォロア用薄膜トランジスタ１４のチャネル部（アモルファスシリコン４１）において、以下のようにエッチングする。即ち、チャネル部において、上方に光電変換素子１１が存しない個所（隣接する画素領域間の部分）、即ち電荷転送の経路となる個所を、エッチングにより部分的に除去する。これにより、ソースフォロア用薄膜トランジスタ１４を所望の数だけ複数の画素領域に亘り跨るように形成しても、閾値のばらつき等がなく、光電変換素子１１の情報を損なうことなく信号の読み出しが可能となる。
【００５１】
なお、本実施形態のようにソースフォロア用薄膜トランジスタ１４のチャネル部の所定個所をエッチングする代わりに、以下のようにエッチングしても良い。即ち、ソースフォロア用薄膜トランジスタ１４のソース／ドレインにおいて、上方に光電変換素子１１が存しない個所（隣接する画素領域間の部分）をエッチングしても良い。また、ソースフォロア用薄膜トランジスタ１４のチャネル部において、上方に光電変換素子１１が存しない個所の上部に金属層を形成し、この金属層により電荷転送の経路となる個所を遮光するようにしても好適である。
【００５２】
また、第１の実施形態の図２、第２の実施形態の図１２において、転送駆動線２Ａ及びリセット駆動線７Ａの上方において、ソースフォロア用薄膜トランジスタ１４のチャネル部が転送駆動線２Ａ及びリセット駆動線７Ａと交差する部分がある。この部分においては、各薄膜トランジスタに電圧が印加される際に、ソースフォロア用薄膜トランジスタ１４のスイッチがオンになってしまい、電荷が転送されることが考えられる。これを防止するために、ソースフォロア用薄膜トランジスタ１４のソース／ドレインにおいて、転送駆動線２Ａ及びリセット駆動線７Ａとの交差部分（交差する位置）をエッチングして除去するようにしても良い。
【００５３】
以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することが可能となる。これにより、光電変換素子１１の情報を損なうことなく確実な信号の読み出しができる信頼性の高い放射線撮像装置が実現する。
【００５４】
（第４の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種の放射線撮像装置を備えた放射線撮像システムとして、Ｘ線診断システムを開示する。
図２３は、本実施形態によるＸ線診断システムの概略構成を示す模式図である。
【００５５】
このＸ線診断システムは、Ｘ線チューブ５１、光電変換装置５２、イメージプロセッサ５３、ディスプレイ５４ａ，５４ｂ、電話回線５５、及びフィルムプロセッサ５６を有して構成される。
Ｘ線チューブ５１は、電磁波、ここではＸ線を発生させるための放射線源である。光電変換装置５２は、シンチレータが上部に実装されており、第１〜第３の実施形態から選ばれた１種の放射線撮像装置である。イメージプロセッサ５３は、光電変換装置５２から出力された信号をディジタル処理する信号処理手段である。ディスプレイ５４ａ，５４ｂは、イメージプロセッサ５３から出力された信号を表示するための表示手段である。電話回線５５は、イメージプロセッサ５３から出力された信号を別の場所のドクタールーム等の遠隔地へ転送するための伝送処理手段である。フィルムプロセッサ５６は、イメージプロセッサ５３から出力された信号を記録するための記録手段である。
【００５６】
このＸ線診断システムを使用する際には、Ｘ線チューブ５１で発生したＸ線は患者（被験者）の胸部を透過し、シンチレータを上部に実装した光電変換装置５２に入射する。ここで、シンチレータを上部に実装した光電変換装置５２は、第１〜第４の実施形態から選ばれた１種の放射線撮像装置を構成する。この入射したＸ線には患者の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ５３により画像処理され制御室の表示手段となるディスプレイ５４ａで観察できる。
【００５７】
また、この情報は電話回線５５等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールーム等における表示手段となるディスプレイ５４ｂに表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また、記録手段となるフィルムプロセッサ５６により記録媒体となるフィルム５７に記録することもできる。
【００５８】
以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とし、所期の動画モード及び静止画モードの撮影ができる信頼性の高いＸ線診断システムが実現する。
【符号の説明】
【００５９】
１：ガラス基板  ２：転送駆動回路部  ２Ａ：転送駆動線  ３：信号処理回路部  ３Ａ：信号線  ４：電源電圧  ４Ａ：電源電圧供給線  ５：共通電極駆動回路部  ５Ａ：共通電極線  ６：リセット電位供給回路部  ６Ａ：リセット供給線  ７：リセット駆動回路部  ７Ａ：リセット駆動線  ８：統括制御部  １０，１０1，１０2，１０N：画素領域  １１：光電変換素子  １２：転送用薄膜トランジスタ  １３：リセット用薄膜トランジスタ  １４：ソースフォロア用薄膜トランジスタ  １４ａ：ゲート  １４ｂ：ソース／ドレイン  １５，２８，３２，３６，３９，４３：コンタクトホール  ２１：絶縁基板  ２２：バッファ層  ２３：アモルファスシリコン  ２４：ポリシリコン  ２５：ゲート絶縁膜  ２６：高融点金属  ２７：第１の層間絶縁膜  ２９：第１の低抵抗金属層  ３１：第２の層間絶縁膜  ３３：第２の低抵抗金属層  ３４：層間絶縁膜  ３５：有機平坦化膜  ３７：第１のゲート絶縁膜  ３８：第２のゲート絶縁膜  ４１：積層膜  ４２：低抵抗金属層  ５１：Ｘ線チューブ  ５２：光電変換装置  ５３：イメージプロセッサ  ５４ａ，５４ｂ：ディスプレイ  ５５：電話回線  ５６：フィルムプロセッサ  ５７：フィルム
【図１】
0005954983.tif 000002
【図２】
0005954983.tif 000003
【図３】
0005954983.tif 000004
【図４】
0005954983.tif 000005
【図５】
0005954983.tif 000006
【図６】
0005954983.tif 000007
【図７】
0005954983.tif 000008
【図８】
0005954983.tif 000009
【図９】
0005954983.tif 000010
【図１０】
0005954983.tif 000011
【図１１】
0005954983.tif 000012
【図１２】
0005954983.tif 000013
【図１３】
0005954983.tif 000014
【図１４】
0005954983.tif 000015
【図１５】
0005954983.tif 000016
【図１６】
0005954983.tif 000017
【図１７】
0005954983.tif 000018
【図１８】
0005954983.tif 000019
【図１９】
0005954983.tif 000020
【図２０】
0005954983.tif 000021
【図２１】
0005954983.tif 000022
【図２２】
0005954983.tif 000023
【図２３】
0005954983.tif 000024