(57)【特許請求の範囲】
【請求項１】
データ信号を生成するデータ信号発生回路と、
上記データ信号を受けてフィルタ処理し、中間信号を生成するプログラマブル・フィルタと、
固定挿入損失を有し、上記中間信号を受けてフィルタ処理し、出力信号を生成するディスクリートで物理的に固定なフィルタと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記データ信号をフィルタ処理し、上記ディスクリートで物理的に固定なフィルタと異なる固定フィルタの周波数応答を合成する可変シンボル間干渉発生装置。
【請求項２】
データ信号を生成するデータ信号発生回路と、
固定挿入損失を有し、上記データ信号を受けてフィルタ処理し、中間信号を生成する物理的に固定なフィルタと、
上記中間信号を受けてフィルタ処理し、出力信号を生成するプログラマブル・フィルタと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記中間信号をフィルタ処理し、上記物理的に固定なフィルタと異なる固定フィルタの周波数応答を合成する可変シンボル間干渉発生装置。
【請求項３】
上記プログラマブル・フィルタが、上記データ信号の周波数応答を強調するエンファシス・フィルタであるか、又は、上記データ信号の周波数応答を低下させるデエンファシス・フィルタであることを特徴とする請求項１又は２記載の可変シンボル間干渉発生装置。
【請求項４】
データ信号を生成するステップと、
上記データ信号をプログラマブル・フィルタでフィルタ処理し、中間信号を生成するステップと、
固定挿入損失を有する物理的に固定なフィルタで上記中間信号をフィルタ処理し、出力信号を生成するステップと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記データ信号をフィルタ処理し、上記物理的に固定なフィルタと異なる固定フィルタの周波数応答を合成するデータ信号生成方法。
【請求項５】
データ信号を生成するステップと、
固定挿入損失を有する物理的に固定なフィルタで上記データ信号をフィルタ処理し、中間信号を生成するステップと、
上記中間信号をプログラマブル・フィルタでフィルタ処理し、出力信号を生成するステップと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記中間信号をフィルタ処理し、上記物理的に固定なフィルタと異なる固定フィルタの周波数応答を合成するデータ信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変シンボル間干渉発生装置及びデータ信号生成方法に関し、特に、障害のある試験用データ信号を生成する可変シンボル間干渉発生装置及びデータ信号生成方法に関する。
【背景技術】
【０００２】
本願は、２０１１年２月４日出願の米国仮特許出願６１／４３９,７６４号、発明の名称「可変シンボル間干渉発生装置」を優先権として主張する。
【０００３】
多くの試験システムでは、シリアル・デジタル信号の受信回路を試験する場合、シンボル間干渉（ＩＳＩ）を加えることが必要となる。これは、実際の状況をエミュレートすることで行われ、この場合には、長いケーブルや印刷回路基板（ＰＣＢ）上の配線で通信リンクにＩＳＩを加えることになる。一度ＩＳＩが加えられたら、受信回路は、障害を与えるストレスが加えられていてもエラー無しの状況で動作するか、その性能が試される。受信回路の評価機構は、どの程度のＩＳＩを与えても受信回路がエラー無しで動作するかを調べるものとなる。こうした理由から、試験システムにおいて、連続的にＩＳＩの量を変更できることが望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２０４６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在の最新の技術では、印刷回路基板（ＰＣＢ）の配線の長さを切り換えるＲＦスイッチを採用しており、これによると、挿入可能な配線長のパスの数に実際的には制約が生じるので、連続的な可変ＩＳＩを得るのは難しい。これでは、ＩＳＩの可変ステップの分解能が小さくなってしまう。これに代えて、非常に多数のＰＣＢ固定配線を用いて、これを手作業で結線することもできるが、これでは１つのＩＳＩストレス量から別の量へと自動的に変更する上で問題がある。
【０００６】
そこで、可変シンボル間干渉発生装置が望まれている。
【課題を解決するための手段】
【０００７】
本発明の実施形態は、可変シンボル間干渉発生装置を提供するもので、これはデータ信号を次のフィルタに通すことで、シンボル間干渉の量が可変のデータ信号を生成する。
（１）周波数応答が可変のプログラマブル・フィルタ
（２）ＰＣＢ配線、一定長のケーブル、ディスクリート・フィルタなどのような周波数応答固定の固定フィルタ
パラメータを調整してプログラマブル・フィルタの挿入利得や挿入損失を調整することによって、広範囲で連続的に可変且つ精密に調整できるシンボル間干渉量を容易に生成できる。
【０００８】
より具体的には、本発明の第１観念は、可変シンボル間干渉発生装置であって、
データ信号を生成するデータ信号発生回路と、
上記データ信号を受けてフィルタ処理し、中間信号を生成するプログラマブル・フィルタと、
固定挿入損失を有し、上記中間信号を受けてフィルタ処理し、出力信号を生成する固定フィルタと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記データ信号をフィルタ処理することを特徴としている。
【０００９】
本発明の第２観念は、第１観念の可変シンボル間干渉発生装置であって、上記プログラマブル・フィルタが、上記データ信号の周波数応答を強調する（つまり、持ち上げる）エンファシス・フィルタであることを特徴としている。
【００１０】
本発明の第３観念は、第１観念の可変シンボル間干渉発生装置であって、上記プログラマブル・フィルタが、上記データ信号の周波数応答を低下させるデエンファシス・フィルタであることを特徴としている。
【００１１】
本発明の第４観念は、可変シンボル間干渉発生装置であって、
データ信号を生成するデータ信号発生回路と、
固定挿入損失を有し、上記データ信号を受けてフィルタ処理し、中間信号を生成する固定フィルタと、
上記中間信号を受けてフィルタ処理し、出力信号を生成するプログラマブル・フィルタと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記中間信号をフィルタ処理することを特徴としている。
【００１２】
本発明の第５観念は、第４観念の可変シンボル間干渉発生装置であって、上記プログラマブル・フィルタが、上記中間信号の周波数応答を強調するエンファシス・フィルタであることを特徴としている。
【００１３】
本発明の第６観念は、第４観念の可変シンボル間干渉発生装置であって、上記プログラマブル・フィルタが、上記中間信号の周波数応答を低下させるデエンファシス・フィルタであることを特徴としている。
【００１４】
本発明の第７観念は、ユーザ指定量のシンボル間干渉を有するデータ信号を生成するデータ信号生成方法であって、
データ信号を生成するステップと、
上記データ信号をプログラマブル・フィルタでフィルタ処理し、中間信号を生成するステップと、
固定挿入損失を有する固定フィルタで上記中間信号をフィルタ処理し、出力信号を生成するステップと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記データ信号をフィルタ処理することを特徴としている。
【００１５】
本発明の第８観念は、第７観念のデータ信号生成方法であって、上記プログラマブル・フィルタが、上記データ信号の周波数応答を強調するエンファシス・フィルタであることを特徴としている。
【００１６】
本発明の第９観念は、第７観念のデータ信号生成方法であって、上記プログラマブル・フィルタが、上記データ信号の周波数応答を低下させるデエンファシス・フィルタであることを特徴としている。
【００１７】
本発明の第１０観念は、ユーザ指定量のシンボル間干渉を有するデータ信号を生成するデータ信号生成方法であって、
データ信号を生成するステップと、
固定挿入損失を有する固定フィルタで上記データ信号をフィルタ処理し、中間信号を生成するステップと、
上記中間信号をプログラマブル・フィルタでフィルタ処理し、出力信号を生成するステップと
を具え、
上記出力信号がユーザ指定量のシンボル間干渉ストレスを有するように上記プログラマブル・フィルタが上記中間信号をフィルタ処理することを特徴としている。
【００１８】
本発明の第１１観念は、第１０観念のデータ信号生成方法であって、上記プログラマブル・フィルタが、上記中間信号の周波数応答を強調するエンファシス・フィルタであることを特徴としている。
【００１９】
本発明の第１２観念は、第１０観念のデータ信号生成方法であって、上記プログラマブル・フィルタが、上記中間信号の周波数応答を弱めるデエンファシス・フィルタであることを特徴としている。
【００２０】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００２１】
【図１】図１は、従来の３１インチ（78.7ｃｍ）ＰＣＢ配線の挿入損失を描いたグラフである。
【図２】図２は、図１の３１インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラムを示す図である。
【図３】図３は、従来の４０インチ（101.6ｃｍ）ＰＣＢ配線の挿入損失を描いたグラフである。
【図４】図４は、比較のため、図１の３１インチＰＣＢ配線の挿入損失１０５と、図３の４０インチＰＣＢ配線の挿入損失３０５を同じグラフ上に描いた図である。
【図５】図５は、図３の４０インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラムを示す図である。
【図６】図６は、９インチＰＣＢ配線の挿入損失を中和するよう最適化されたエンファシス・フィルタの周波数応答６０５と、９インチＰＣＢ配線の挿入損失６１０を描いたグラフである。
【図７】図７は、本発明の実施形態による合成３１インチＰＣＢ配線の挿入損失を描いたグラフである。
【図８】図８は、比較のため、図１の３１インチＰＣＢ配線の挿入損失１０５と、図７の合成３１インチＰＣＢ配線の挿入損失７０５を同じグラフ上に描いた図である。
【図９】図９は、図７の合成３１インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラムを示す図である。
【図１０】図１０は、本発明の実施形態による可変シンボル間干渉発生装置のハイレベル・ブロック図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態は、可変ＩＳＩ発生装置を提供するもので、これは、データ信号を次のフィルタに通すことで、シンボル間干渉量が可変のデータ信号を生成する。
（１）周波数応答が可変のエンファシス・フィルタ又はデエンファシス・フィルタ
（２）ＰＣＢ配線、一定長のケーブル、ディスクリート・フィルタなどのような周波数応答固定の固定フィルタ
【００２３】
説明のため、図１について考えると、これは、従来の３１インチ（78.7ｃｍ）ＰＣＢ配線の挿入損失（周波数応答）１０５を描いたグラフである（実際は、図中に「after 31inch DPP set to 0」とあるように、後述の米国テクトロニクス社製ＤＰＰシリーズを０インチ配線と等価な状態に設定しつつ、３１インチＰＣＢ配線と連結したものにデータ信号を通している）。ＰＣＢ配線は、高周波数信号を減衰するので、本質的にローパス・フィルタである。このため、シリアル・デジタル通信信号の高速なエッジを鈍らせ、ビット判定のための領域を劣化させてしてしまう。
【００２４】
図２は、図１の３１インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラム（EYE DIAGRAM）２００を示す図である。アイ・ダイアグラムは、オシロスコープなどにおいて、時間対電圧表示を繰り返し重ねたもので、データ・ビットの境界で正確に繰り返されるようにトリガがかけられる。アイ・ダイアグラムは、ビット・レートに同期していれば、データ中及びその近辺に存在する可能性のある電圧の全てを示す。アイ・ダイアグラムの真ん中に目（eye：アイ）が開いていれば、ビット判定が正しく可能であることを示す。図２から明らかなように、３１インチ配線のＩＳＩが加わったことで、目の開きが小さくなっている。
【００２５】
図３は、従来の４０インチ（101.6ｃｍ）ＰＣＢ配線の挿入損失３０５を描いたグラフである。予想通り、この４０インチＰＣＢ配線は、図１の３１インチＰＣＢ配線よりも大きな損失を示している。
【００２６】
図４は、比較のため、図１の３１インチＰＣＢ配線の挿入損失１０５と、図３の４０インチＰＣＢ配線の挿入損失３０５を同じグラフ上に描いた図である。なお、図４がモノクロのためわからないが、元々の図は、２つの曲線１０５と３０５を異なる色で描いている。
【００２７】
図５は、図３の４０インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラム５００を示す図である。損失は、３１インチＰＣＢ配線よりも４０インチＰＣＢ配線の方が大きく、よって、同様にＩＳＩも、より大きい。このため、図５のアイ・ダイアグラムは、図２のアイ・ダイアグラムと比較し、更に品質の低下が見られる。つまり、図５のアイ・ダイアグラムの目の開いている領域が、図２のアイ・ダイアグラムの目の開いている領域と比較して、更に小さくなっている。
【００２８】
ところで、エンファシス・フィルタとは、制御可能な量のエンファシスを加えることによって、データ信号の状態を整える何らかの装置のことで、例えば、米国テクトロニクス社が提供するＢＥＲＴＳｃｏｐｅデジタル・プリエンファシス・プロセッサＤＰＰシリーズなどが、これに当たる。
【００２９】
図６は、エンファシス・フィルタの挿入利得（エンファシス）６０５を示すグラフである。このとき、エンファシス・フィルタのパラメータ（タップ又は係数とも呼ぶ）は、９インチＰＣＢ配線の損失６１０を中和するのに必要な利得に近くなるよう最適化されている。この例では、９インチが使われているが、これは、９インチが図４に示す２つの配線の差分だからである（つまり、４０インチ−３１インチ＝９インチ）。この例では、エンファシス・フィルタは、４タップ有限インパルス応答（ＦＩＲ）フィルタであり、タップはビット・インターバルの間隔で配置される。しかし、エンファシス・フィルタは、無限インパルス（ＩＩＲ）フィルタでも良く、また、他のタップ数や他の配置間隔としたり、調整可能な回路要素を有するアナログ回路としても良いことが理解されるであろう。
【００３０】
ところで、本発明の実施形態によれば、９インチ・エンファシス・フィルタの挿入利得６０５は、４０インチＰＣＢ配線の挿入損失３０５に加えられ、図７に示すように、３１インチＰＣＢ配線の周波数応答７０５を「合成」する。
【００３１】
図８は、比較のため、図７の合成３１インチＰＣＢ配線の周波数応答（挿入損失）７０５と、図１の実物の３１インチＰＣＢ配線の周波数応答（挿入損失）１０５を同じグラフ上に描いた図である。なお、図８がモノクロのためわからないが、元々の図は、２つの曲線１０５と７０５を異なる色で描いている。合成周波数応答７０５は、低周波数から数ＧＨｚまで、実物の周波数応答１０５と非常によくマッチング（整合）している。なお、ケーブルや配線で減衰した後では、非常に高い周波数における信号エネルギーは典型的にはあまり存在しないので、非常に高い周波数における周波数応答のマッチングを特別に良くすることは、必ずしも必要ないことに注意されたい。
【００３２】
図９は、図７の合成３１インチＰＣＢ配線を通過した後のデータ信号のアイ・ダイアグラム９００を示す図である。図９のアイ・ダイアグラムは、図２のアイ・ダイアグラムに非常に近いことに注意されたい。これは、合成３１インチＰＣＢ配線の性能が、実物の３１インチＰＣＢ配線の性能と非常に良くマッチング（整合）していることを示している。
【００３３】
パラメータを調整し、これによってエンファシス・フィルタの挿入利得を調整することによって、広い範囲で連続的に可変でき、且つ正確に調整できるＩＳＩ量を容易に生成できる。例えば、８インチ、７インチ及び６インチＰＣＢ配線の損失を中和するのに必要な利得に近くなるよう最適化されたパラメータをそれぞれ有するエンファシス・フィルタを４０インチＰＣＢ配線に連結することによって、３２インチ、３３インチ及び３４インチの長さのＰＣＢ配線を合成できる。これは、同じことを実現するのに、手動での配線変更や大きくて高価なＲＦスイッチング・アレーを必要とする最先端の信号発生装置を超える大きな改善である。
【００３４】
図１０は、本発明の実施形態による可変シンボル間干渉発生装置１０００のハイレベル・ブロック図である。データ信号発生ブロック１００５は、データ信号を生成する。プログラマブル・フィルタ１０１０は、データ信号を受けて、これをフィルタ処理し、中間信号を生成する。この実施形態では、プログラマブル・フィルタ１０１０は、エンファシス・フィルタであり、調整する信号に応じて、プログラム制御可能なエンファシス量を提供する。固定フィルタ１０１５は、ＰＣＢ配線、一定長のケーブル、ディスクリート・フィルタなどであり、固定の挿入損失を有する。固定フィルタ１０１５は、中間信号を受けて、これをフィルタ処理し、出力信号を生成する。この出力信号の全てのＩＳＩストレス障害は、プログラマブル・フィルタ１０１０の可変挿入利得と、固定フィルタ１０１５の固定挿入損失を連結したものである。
【００３５】
上述した実施形態では、プログラマブル・フィルタ１０１０はエンファシス・フィルタであり、これは、データ信号の周波数応答を改善する（つまり、持ち上げる）可変量の挿入利得を提供するので、プログラマブル・フィルタ１０１０と固定フィルタ１０１５の組み合わせた周波数応答は、固定フィルタ１０１５単独の場合と比較して、ＩＳＩが少なくなる。別の実施形態としては、プログラマブル・フィルタ１０１０をデエンファシス・フィルタとし、これがデータ信号の周波数応答を低下させる可変量の挿入損失を提供するので、プログラマブル・フィルタ１０１０と固定フィルタ１０１５の組み合わせた周波数応答は、固定フィルタ１０１５単独の場合と比較して、ＩＳＩが多くなる。
【００３６】
更に別の実施形態（図示せず）では、データ信号発生ブロックの出力信号を、最初に挿入損失が固定の固定フィルタに入力し、次に、プログラマブル・フィルタに入力することで、等価な結果を得るようにしても良い。
【００３７】
上述の如く、本発明は、試験測定装置における分野において、大きな進歩をもたらすものであることが理解できるであろう。本発明の具体的な実施形態を説明し、実例を説明する目的で記述してきたが、本発明の原理と範囲から逸脱することなく、多様な変形が可能なことは明らかであろう。
【符号の説明】
【００３８】
７０５  合成ＰＣＢ配線の挿入損失グラフ
１０００  可変シンボル間干渉発生装置
１０１０  プログラマブル・フィルタ
１０１５  固定フィルタ
【図１】
0005972589.tif 000002
【図３】
0005972589.tif 000003
【図４】
0005972589.tif 000004
【図６】
0005972589.tif 000005
【図７】
0005972589.tif 000006
【図８】
0005972589.tif 000007
【図１０】
0005972589.tif 000008
【図２】
0005972589.tif 000009
【図５】
0005972589.tif 000010
【図９】
0005972589.tif 000011