(57)【特許請求の範囲】
【請求項１】
半導体素子が形成された基板の裏側から前記基板をエッチングし、前記基板中に形成された絶縁膜被覆の貫通電極の一部を前記基板から露出する貫通電極露出工程と、
露出された前記貫通電極の表面に第１の被膜を形成する第１の被膜形成工程と、
前記基板の表面と前記第１の被膜との上に、保護膜を形成する保護膜形成工程と、
前記保護膜を全面エッチングし、前記貫通電極の上部端面の前記第１の被膜と前記絶縁膜を除去して前記貫通電極の電極材を露出する電極材露出工程とを有し、
前記保護膜は、前記第１の被膜に対する濡れ性が前記基板の表面に対する濡れ性より悪い樹脂を塗布して形成される
ことを特徴とする貫通電極の形成方法。
【請求項２】
半導体素子が形成された基板の裏側から前記基板をエッチングし、前記基板中に形成された絶縁膜被覆の貫通電極の一部を前記基板から露出させる貫通電極露出工程と、
露出された前記貫通電極を含む前記基板に第２の被膜を形成する第２被膜形成工程と、
前記貫通電極の表面に形成された前記第２の被膜の上に第３の被膜を形成する第３被膜形成工程と、
前記第２の被膜と前記第３の被膜の上に、保護膜を形成する保護膜形成工程と、
前記保護膜を全面エッチングし、前記貫通電極の上部端面の前記第２と第３の被膜と前記絶縁膜を除去して前記貫通電極の電極材を露出する電極材露出工程とを有し、
前記保護膜は、前記第３の被膜に対する濡れ性が前記第２の被膜に対する濡れ性より悪い樹脂を塗布して形成される
ことを特徴とする貫通電極の形成方法。
【請求項３】
前記第２の被膜は、無機系材料による被膜である
ことを特徴とする請求項２に記載の貫通電極の形成方法。
【請求項４】
前記第３の被膜は、有機機系材料による被膜である
ことを特徴とする請求項２または３に記載の貫通電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の接続技術に関し、より詳細には積層した半導体チップ間の接続を行なう貫通電極の形成方法に関するものである。
【背景技術】
【０００２】
半導体集積回路は、これまで指数関数的に集積度の向上が図られてきた。中でも素子寸法の微細化はスケーリング則に従って進み、これまでに６５ｎｍプロセスルールまでは既に確立した技術となって実用に供されており、現在ではさらに微細化した３２ｎｍプロセスルールの開発が進みつつある。しかし、これらの微細化はほぼ限界に近づいてきており、従来進めてきた半導体チップ（以降、単にチップと言う）の面内の集積度を向上する２次元から複数枚のチップを縦に積み上げる３次元実装に移行しつつある。例えば、携帯電話器に使用さているチップはシステムインパッケージが主流となっている。また、チップを積層したフラッシュメモリも海外からリリースされている。このように、３次元化技術を適用した製品は、さらに拡大する傾向にある。
【０００３】
３次元実装においては、チップを積層する積層技術、チップ間を電気的に接続する接続技術が必要である。チップ間の接続技術の一つに、機能素子を形成した半導体基板（以降、単に基板と言う）の表面から基板の裏面に貫通する貫通電極を形成し、チップ間をこの貫通電極を介して接続する方法が知られている。貫通電極の形成の一方法として、まず基板の表面から厚み方向に凹形状のホールを設け、このホールの内壁に絶縁膜、続いて酸化防止膜を形成し、その中に金属材料を埋め込んで基板中に貫通電極を形成する方法が一般的に行なわれている。その後に、基板の裏面から基板を削って貫通電極を露出させ、露出させた貫通電極の部分を接続相手の基板上に形成された接続パッドと例えば半田接続させるものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６７０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記したように、３次元実装における技術の一つに基板の表面と裏面とを貫通する貫通電極を形成し、この貫通電極を介してチップ間を接続する方法が知られている。この貫通電極の形成においては、基板の厚み方向に絶縁膜等を被覆した貫通電極を形成した後に基板の裏面から基板（例えばシリコン）をドライエッチングにより貫通電極を露出させ、その後に電気的接続を行なうために貫通電極の端部表面の絶縁膜を除去して電極材（例えばＣｕ）を露出させることを行なう。この時に、電極材の金属が基板上に飛散し、飛散した金属が基板中に拡散して素子の性能を損なう場合がある。
【０００６】
これは、電極材の露出において、突起した貫通電極を含めて基板の裏面全面に保護膜となる絶縁性の樹脂液を塗布してドライエッチングを行なうが、多数の貫通電極を形成した基板の領域（電極密集領域と言うことにする）の近傍の領域（電極近傍領域と言うことにする）の保護膜が薄いため、ドライエッチング中に保護膜が削られて基板が露出するためである。電極近傍領域の保護膜が薄くなる理由は、基板に保護膜の樹脂液を塗布するときに、樹脂液の表面エネルギーの最小化の法則（即ち、表面張力）と樹脂液の移動度（即ち、粘性）とにより電極密集領域の樹脂液は凝集して膜厚が厚くなるが、そこに電極近傍領域の樹脂液が供給される、と考えられるためである。電極近傍領域の保護膜が薄化した状態でドライエッチングを行なうと、保護膜のエッチングが進むに従って貫通電極の上面と共に電極近傍領域が露出することになる（貫通電極の上面の保護膜は、貫通電極が突起しているため樹脂液の自重により貫通電極の側面を伝って下方に移動するために薄くなっている）。即ち、貫通電極の上面では絶縁膜が露出し、電極近傍領域では基板材料（例えば、シリコン）が露出する。さらにエッチングが進んで、貫通電極上面の絶縁膜が削られ電極材が露出するようになると、イオンで叩かれた電極材から電極材の金属が露出した基板上に飛散し、その金属が基板中に拡散する。例えば電極材がＣｕであった場合、Ｃｕが基板のシリコン中に拡散することになる。
【０００７】
本発明は、上記の問題に鑑み、電極近傍領域における保護膜の薄化を抑制することにより、基板中に電極材からの金属拡散が起こらない貫通電極の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
発明の一観点によれば、半導体素子が形成された基板の裏側から基板をエッチングし、基板中に形成された絶縁膜被覆の貫通電極の一部を基板から露出する貫通電極露出工程と、露出された貫通電極の表面に第１の被膜を形成する第１の被膜形成工程と、基板の表面と第１の被膜との上に保護膜を形成する保護膜形成工程と、保護膜をマスクとして貫通電極の端部を露出するようにエッチングを行ない、絶縁膜を除去して貫通電極の電極材を露出する電極材露出工程と、を有する貫通電極の形成方法を提供できる。
【発明の効果】
【０００９】
開示の貫通電極の形成方法によれば、基板上のエッチング用保護膜の厚さを電極近傍領域と電極近傍領域から外れた領域とで略同一とし、貫通電極端部のエッチング時に基板の損傷を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】貫通電極形成における電極材の拡散例を示す図である。
【図２】貫通電極の形成方法例(実施例１−その１)を示す図である。
【図３】貫通電極の形成方法例(実施例１−その２)を示す図である。
【図４】貫通電極の形成方法例(実施例１−その３)を示す図である。
【図５】貫通電極の形成方法例(実施例１−その４)を示す図である。
【図６】貫通電極の形成方法例(実施例２−その１)を示す図である。
【図７】貫通電極の形成方法例(実施例２−その２)を示す図である。
【図８】貫通電極の形成方法例(実施例３−その１)を示す図である。
【図９】貫通電極の形成方法例(実施例３−その２)を示す図である。
【図１０】貫通電極の形成方法例(実施例４−その１)を示す図である。
【図１１】貫通電極の形成方法例(実施例４−その２)を示す図である。
【図１２】保護膜の被膜Ａと被膜Ｂに対する接触角例を示す図である。
【発明を実施するための形態】
【００１１】
本発明の理解を容易にするために、貫通電極形成における電極材金属の基板への拡散例について図１を用いて説明する。
【００１２】
図１は、貫通電極が形成された基板おいて、基板を支持基板に取付け、貫通電極の電極材を露出するまでの工程の流れを示した図である。図１（ａ）は、シリコンの基板１０の表面にトランジスタ層２０と多層配線層３０とを形成した基板１０を、基板１０の裏面を上方に向けて支持基板６０に貼り付けた状態を示している。トランジスタ層２０はトランジスタ等の機能素子を形成した層であり、多層配線層３０はこれらの機能素子間を接続する配線を形成した層である。これらが形成された層の面を支持基板６０に向けて貼り付けているので、図１（ａ）の上方の面は基板１０の裏面となる。基板１０には表面から基板の厚み方向に形成した貫通電極５０が形成されており、その貫通電極５０は電極材５３の表面に拡散防止膜５２が形成され、更にその上に絶縁膜５１が形成されている。（逆に言うと、基板１０に形成された穴の内壁に絶縁膜５１と拡散防止膜５２が形成され、この中に電極材５３が埋め込まれている）。なお、ここで基板１０の「表面」とは、トランジスタ層２０と多層配線層３０とを形成した面を指し、この表面の反対側の基板１０の面を「裏面」と言う。
図１（ａ）の状態で図の上方からドライエッチングを行ないこれにより選択的に基板１０が削られて貫通電極５０が露出し（図１（ｂ）参照）、続いて保護膜となる樹脂液（ここでは、保護膜の形成は樹脂液を塗布して形成するので、樹脂液を塗布型樹脂液とも言う場合がある）をスピンコータ等で塗布し、塗布された塗布型樹脂液を乾燥して保護膜８０を形成する（図１（ｃ）参照）。図１（ｃ）に示されるように、塗布型樹脂液の表面張力と粘性により貫通電極５０が形成された基板の領域Ｄ（前述の電極密集領域）の保護膜８０の膜厚は厚く、この領域近くの基板領域Ｂ（前述の電極近傍領域）と貫通電極５０の上部端面の領域Ｃの保護膜８０の膜厚は薄い状態にある。なお、領域Ｄから離れた基板表面の領域Ａの保護膜８０の膜厚は、領域Ｄより薄く、領域Ｂより厚い。領域Ｂの保護膜８０が薄い理由は、領域Ｄで表面張力による樹脂液の凝集が起こった際に領域Ｂの樹脂液が引き寄せられるためと考えられる。
【００１３】
図１（ｃ）の保護膜８０を形成した状態で全面にドライエッチングを行う。エッチングが進行するに従って保護膜８０が削られ、基板面の領域Ｂのシリコンと貫通電極５０上部の領域Ｃの絶縁膜５１とが露出する。ドライエッチングの更なる進行により、領域Ｃの絶縁膜５１は除去され、続いて拡散防止膜５２が除去され、電極材５３（ここでは、Ｃｕ）が露出する。ここで、電極材５３のＣｕがドライエッチングのイオンに叩かれ、Ｃｕの粒子が領域Ｂに露出したシリコン上に飛散する（図１（ｄ）参照）。飛散したＣｕはシリコン中に拡散し、機能素子の特性に悪影響を与えることになる。
【００１４】
本発明は、電極材金属の基板中への拡散を防ぐために、図１（ｃ）の電極近傍領域（領域Ｂ）における保護膜８０の薄化を抑制し領域Ａと同一の膜厚にする（即ち、均一の膜厚にする）、ことにある。
【実施例】
【００１５】
以下に本発明の実施例を図面を参照しながら詳細に説明する。なお、実施例では機能素子としてＭＯＳトランジスタを形成しているが、それらはメモリデバイスやＭＥＭＳ（Micro Electro Mechanical Systems）等のデバイスであってもよい。また、基板としてシリコン基板を用いているが、ＧａＡｓ等の化合物半導体基板や、プリント基板等であってもよい。なお、本実施例では、基板と貫通電極の表面に被膜を付けた状態で保護膜を形成するが、基板の表面に付ける被膜を「被膜Ａ」、貫通電極の表面に付ける被膜を「被膜Ｂ」と称している。
（実施例１）
図２〜図５を用いて、貫通電極の形成方法を説明する。なお、ここでは基板１０の材料としてシリコンを、貫通電極の電極材としてＣｕを用いている。
【００１６】
図２（ａ）において、まず基板１０にトランジスタ層２０を形成する。このため、基板１０の表面に、絶縁膜を成膜した後にフォトリソグラフィを用いてゲート絶縁膜２１を形成する。続いてゲート絶縁膜２１の上に多結晶シリコン等を用いて同様にゲート電極２２を形成し、次に基板１０の所定の領域に導電型の不純物をイオン注入してソース／ドレイン領域２３を形成する。これで機能素子であるＭＯＳトランジスタが形成される。機能素子を形成した後に基板１０上から層間絶縁膜２４を成膜し、層間絶縁膜２４中にソース／ドレイン領域２３と電気的に接続する接続プラグ２５を電解メッキ法によって形成する。これでトランジスタ層２０が形成される。
【００１７】
次に、図２（ｂ）に示すように、トランジスタ層１０の上から基板１０の厚み方向に貫通電極を形成するためのホールを形成する。このために、トランジスタ層２０上にレジストを塗布して厚さ１０ｕｍ程度のレジスト膜７０を形成し、貫通電極を形成する位置に例えば１０ｕｍφの開口パターン７１を形成する。このレジスト膜７０をマスクとして開口パターン７１によって露出している層間絶縁層２４と基板１０とをドライエッチングしてホール１１を形成する。このときのドライエッチングの条件は、ＳＦ６ガスとＣ４Ｆ８ガスの混合ガスを用い、ガス圧は０．１Ｔｏｒｒ、印加電力は１０００Ｗである。この条件で、シリコンに対するエッチングレートは１０ｕｍ／ｍｉｎである。エッチングの停止は時間制御とし、深さ１００ｕｍのホール１１を形成する。
【００１８】
続いて、図２（ｃ）に示すように、シリコンの基板１０中に形成したホール１１を電極材の金属で埋めて、貫通電極５０を形成する。具体的には、まず図２（ｂ）のレジスト膜７０をＯ２プラズマ雰囲気中に曝し、レジスト膜７０を除去する。このときのＯ２ガス圧は１Ｔｏｒｒ、印加電力は５００Ｗで、レジスト膜７０が十分除去できるまでプラズマ中に曝す。続いて、トランジスタ層１０の表面とホール１１の内壁に、ＣＶＤ（Chemical Vapor Deposition）法により厚さ１ｕｍのＴＥＯＳ（Tetraethyl Orthosilicate）膜を絶縁膜５１として成膜し、次にスパッタ法により厚さ１００ｎｍのＴｉ膜を拡散防止膜５２として形成する。拡散防止膜５２は、電極材５３の金属の基板中への拡散を抑制すると共に、絶縁膜５１と電極材５３との密着性を高めるために設けられる。そしてさらに、電極材５３を電着させるための厚さ１００ｎｍのＣｕ膜を形成する。最後に、電解メッキ法によりホール１１をＣｕで埋め電極材５３を形成する。電極材５３を形成した後に、例えばＣＭＰ(Chemical Mechanical Polishing）法により余分なＣｕ、ＴｉおよびＴＥＯＳを除去し、トランジスタ層２０表面を露出する。以上で基板１０中に貫通電極５０が形成される。
【００１９】
次に、図３（ｄ）に示すように、貫通電極５０を含むトランジスタ層２０の上に、多層配線層３０を形成する。配線は、機能素子間や機能素子と貫通電極５０とを電気的に接続する。多層配線層３０の形成は、図２（ｃ）において露出したトランジスタ層２０の上に、まず層間絶縁膜３１を形成する。この層間絶縁膜３１にレジストマスクを用いてドライエッチングと電解メッキにより、機能素子から引き出された接続プラグ２５と接続する配線３２と貫通電極５０と接続するパッド３３とを形成する。これらの層間絶縁膜３１、配線３２およびパッド３３からなる層３０ａが作成されたことになる。層３０ａの上に、再び層間絶縁膜３４を成膜し、この層間絶縁膜３４に同様の方法により接続プラグ２６を形成して層３０ｂを作成する。更に層３０ｂの上に層間絶縁膜３５を成膜し、配線３６とパッド３７とを形成して層３０ｃを作成する。即ち、多層配線層３０は、層３０ａ、層３０ｂ、層３０ｃの３層から成る。ここでは多層配線層３０を３層構造としたが、必要に応じて上記プロセスを繰り返して４層以上の層としてもよい。
【００２０】
続いて、図３（ｅ）に示すように、他の基板（チップ）との接続を行なうためにバンプボールの形成と支持基板への取付を行なう。バンプボール３８は、層３０ｃの上にレジストを塗布し、開口パターンを形成したレジスト膜４１をマスクにドライエッチングと電解メッキを行い、貫通電極５０と接続するパッド３７上にバンプボール３８を形成する。さらに、バンプボール３８を覆うように仮接着剤４２を塗布して支持基板６０に貼り付ける。ここでは、レジスト膜４１、仮接着剤４２および支持基板６０を併せて支持層４０としている。
【００２１】
ここから、基板１０の裏面に対して処理を行なうバックサイドプロセスへ移行する。図４（ｆ）は、支持層４０を下に基板１０の裏面を上にした状態で上方から基板１０を削り貫通電極５０を露出した状態を示している（トランジスタ層２０中の機能素子や多層配線層３０中のバンプボール３８は省略して描いている）。基板１０は、研削により約１５０ｕｍ程度まで薄くし、続いてドライエッチングにより約９０ｕｍ程度まで薄くする。これにより、基板１０の裏面から貫通電極５０が約１０ｕｍ突起する。このときのドライエッチングは、例えばＳＦ６ガスおよびＣ４Ｆ８ガスの混合ガスを用いて、ガス圧を０．１Ｔｏｒｒ、印加電力を１０００Ｗとし、１０ｕｍ／ｍｉｎ程度のエッチングレートでシリコンをエッチングしている。
【００２２】
次に、図４（ｇ）に示すように、基板１０から突起した貫通電極５０の表面のみに被膜Ｂ１００を形成する。具体的には基板１０の全面に被膜Ｂ１００となる感光性ポリイミド樹脂を塗布し、１２０℃で仮硬化する。その後、フォトリソグラフィにより突起した貫通電極５０の表面のみを残し、他の領域のポリイミド樹脂を除去して基板１０の表面を露出する。これにより、貫通電極５０の表面に被膜Ｂ１００が形成されたことになる。
【００２３】
被膜Ｂ１００を形成した後に、保護膜１１０を形成する。図５（ｈ）は、保護膜１１０となる芳香族炭化水素ベースのポリマー樹脂をスピンコートにて塗布し、１２０℃にて５分の加熱を施し仮硬化した後にＮ２中にて２５０℃１時間の本硬化処理を施して保護膜１１０を形成した状態を示している。図５（ｈ）に、形成された保護膜１１０の基板１０上の領域Ａ’〜Ｄ’を示した。この領域Ａ’〜Ｄ’は、図１（ｃ）に示した保護膜８０の領域Ａ〜Ｄ対応して示したもので、図１（ｃ）の領域Ｂの電極近傍領域の保護膜８０が領域Ａより薄くなってしまう薄化の現象が、図５（ｈ）の領域Ｂ’の電極近傍領域の保護膜１１０では領域Ａ’より僅か薄い程度の膜厚となっている。即ち、貫通電極５０の電極密集領域（領域Ｄ’）の近傍の電極近傍領域（領域Ｂ’）の保護膜１２０の薄化が抑制され、他の基板領域（領域Ａ’）の膜厚に対して僅か薄い程度の膜厚となっている。
【００２４】
ここで、保護膜１１０の基板１０に対する濡れ性を表す接触角は樹脂液の状態で６８°であり、保護膜１１０の被膜Ｂ１００に対する接触角は７２°である。即ち、保護膜１１０は基板１０より被膜Ｂ１００の方が濡れ性が悪くなっている。貫通電極５０表面には被膜Ｂ１００が形成されており、この被膜Ｂ１００によって電極密集領域での樹脂液は弾かれ、凝集の程度は少なく成る。このため、電極近傍領域の樹脂液を引き寄せる現象は抑制される。図５（ｉ）の領領Ｂ’と図１（ｃ）の領領Ｂとに示されるように、保護膜の基板表面に対する濡れ性と保護膜の貫通電極の表面に対する濡れ性を適切に制御することで、電極近傍の領域の保護膜の薄化は抑制されることが確認された。
【００２５】
保護膜１１０が形成された状態でドライエッチングにより貫通電極５０の電極材５３であるＣｕを露出する（図５（ｉ）参照）。このときのドライエッチングの条件は、ＣＦ４およびＯ２の混合ガスを用いて、ガス圧を０．１Ｔｏｒｒ、印加電力を１０００Ｗとし、電極材５３のＣｕが露出するまでエッチングする。即ち、貫通電極５０の上面に形成された保護膜１１０、被膜Ｂ１００、ＴＥＯＳの絶縁膜５１およびＴｉの拡散防止膜５２を順次エッチングにより除去する。このとき、貫通電極５０のＣｕを露出させても、基板１０の表面には保護膜１１０が形成された状態を維持しており、Ｃｕが飛散してもこの保護膜１１０があるためにシリコンへの拡散は行なわれない。このため、機能素子へのＣｕ拡散の影響は見られず、信頼性の高い半導体装置を作成できることが確認された。
（実施例２）
実施例１では、貫通電極の表面に被膜Ｂを形成し、基板表面には被膜を形成することなく保護膜を形成するものであった。実施例２は、貫通電極に加え基板表面にも被膜を形成した後に保護膜を形成する例である。先の実施例１の図２（ａ）から図３（ｅ）までは同一であるので、それ以降のプロセスを説明する。即ち、基板１０の裏面に対するバックサイドプロセスから説明する。
【００２６】
図６（ａ）は、バックサイドプロセスの最初のプロセスで、基板１０の裏面から貫通電極５０を露出させる処理である。即ち、基板１０の裏面から研削とドライエッチングによりシリコンを薄くし、貫通電極５０を露出させる。この状態は、図４（ｆ）と同一である。
【００２７】
続いて、図６（ｂ）に示すように、被膜Ａ１２０を形成する。具体的には、薄く削った基板１０の上から、１，３−ジフェニル−１，１，３，３−テトラメチルジシラザンをスピンコータにて塗布し、１１０℃で１分の加熱を施して被膜Ａ１２０を形成する。このとき、被膜Ａ１２０の形成前に、被膜Ａ１２０とシリコンとの密着性を向上するために、フッ酸等の薬液処理またはＯ２等のプラズマ処理を基板１０表面に施してもよい。
【００２８】
次に、図６（ｃ）に示すように、基板１０から突起した貫通電極５０の表面のみに被膜Ｂ１３０を形成する。このために、まず被膜Ａ１２０が形成された基板１０の全面に被膜Ｂ１３０となる感光性ポリイミド樹脂を塗布し、１２０℃で仮硬化する。その後、フォトリソグラフィにより突起した貫通電極５０の表面のみを残し、他の領域のポリイミド樹脂を除去して被膜Ａ１２０を露出する。これにより、貫通電極５０の表面に被膜Ｂ１３０が形成されたことになる。
【００２９】
被膜Ａ１２０と被膜Ｂ１３０とを形成した後に、保護膜１４０を形成する。図７（ｄ）は、保護膜１４０となる芳香族炭化水素ベースのポリマー樹脂をスピンコートにて塗布し、１２０℃にて５分の加熱を施し仮硬化した後にＮ２中にて２５０℃１時間の本硬化処理を施して保護膜１４０を形成した状態を示している。図７（ｄ）に、形成された保護膜１４０の基板１０上の領域Ａ”〜Ｄ”を示した。この領域Ａ”〜Ｄ”は、図１（ｃ）あるいは図５（ｈ）に示した各領域に対応して示したものである。実施例２では、電極近傍領域Ｂ”の保護膜１４０は領域Ａ”と同定度の膜厚となり、実施例１に較べてより薄化は抑制されていることを示している。
【００３０】
実施例２で用いた保護膜１４０が被膜Ａ１２０に対する濡れ性を表す接触角は樹脂液の状態で４３°であり、保護膜１４０が被膜Ｂ１３０に対する接触角は８６°である。即ち、実施例２は実施例１に較べて、保護膜１４０の被膜Ａ１２０に対する濡れ性より被膜Ｂ１３０の方がより濡れ性が悪く、電極密集領域での保護膜１４０の樹脂液は貫通電極表面の被膜Ｂ１３０によって弾かれ、凝集は起こり難い状態となっている。このため、電極近傍領域の保護膜１４０の樹脂液を引き寄せる現象は抑制され、電極近傍領域における保護膜１４０の薄化はより抑制されることになる。
（実施例３）
実施例２では、被膜Ａの形成において、１，３−ジフェニル−１，１，３，３−テトラメチルジシラザンをスピンコータにて塗布し、加熱を行なって有機絶縁被膜を形成した。実施例３では、被膜Ａを無機絶縁被膜とする例である。ここでも、基板１０の裏面に対するバックサイドプロセスから説明する。
【００３１】
図８（ａ）は、図４（ｆ）あるいは図６（ａ）と同一であるので、説明を省略する。
【００３２】
続いて、図８（ｂ）に示すように、薄くしたシリコンの基板１０の上から、ＳｉＯＣ膜をＣＶＤ法により形成する。このＳｉＯＣ膜が無機絶縁被膜としての被膜Ａ１５０である。ここでは、ＳｉＯＣ膜の膜厚は約１００ｎｍである。
【００３３】
次に、図８（ｃ）に示すように、実施例２と同様にＳｉＯＣ膜の上から基板全面に被膜Ｂ１６０としての感光性エポキシ樹脂を塗布し、１２０℃で仮硬化する。その後、フォトリソグラフィにより突起した貫通電極５０以外の領域のエポキシ樹脂を除去し、ＳｉＯＣ膜である被膜Ａ１５０を露出する。
【００３４】
その後、図９（ｄ）に示すように、保護膜１７０を形成する。ここでは、保護膜１７０として有機シリコーンベースのポリマー樹脂をスピンコータにて塗布し、１２０℃にて５分の加熱を施し仮硬化した後、Ｎ２雰囲気中にて２５０℃で１時間の本硬化処理を施し、保護膜１７０を形成している。
【００３５】
保護膜１７０形成後の貫通電極５０の電極材であるＣｕの露出は図５（ｉ）で説明した内容と同一である（図９（ｅ））。
【００３６】
実施例３においても機能素子へのＣｕ拡散の影響は見られず、信頼性の高い半導体装置が確認された。
（実施例４）
実施例２と実施例３では、被膜Ａを形成した後に被膜Ｂを形成し、その後に保護膜を形成した。これに対し実施例４では、最初に被膜Ｂを形成し、続いて被膜Ａを形成し、その後に保護膜を形成することを行なう。なお、被膜Ｂは実施例２と同様に有機絶縁被膜である。ここでも、基板１０の裏面に対するバックサイドプロセスから説明する。
【００３７】
図１０（ａ）は、実施例３と同様にバックサイドプロセスの最初のプロセスで、基板１０の裏面から貫通電極５０を露出させた状態である。
【００３８】
続いて、図１０（ｂ）に示すように、薄くしたシリコンの基板１０の上から、基板全面に被膜Ｂ１８０となる感光性フェノール樹脂を塗布し、１２０℃で仮硬化する。その後、フォトリソグラフィにより突起した貫通電極５０以外の領域の感光性フェノール樹脂を除去し、シリコンの基板１０を露出する。このフェノール樹脂膜が被膜Ｂ１８０である。
【００３９】
次に、図１０（ｃ）に示すように、被膜Ａ１９０を形成する。このため、基板１０の上から、ヘキシルトリエトキシシランをスピンコータを用いて塗布し、１１０℃で１分の加熱を施して被膜Ａ１９０を形成する。ヘキシルトリエトキシシランによる被膜Ａ１９０はシリコン表面に優先的に結合する特徴を有しており、被膜Ｂ１８０上には形成されず、露出したシリコンの基板１０の表面にのみ選択的に形成することが可能である。
【００４０】
その後、図１１（ｄ）に示すように、保護膜２００を形成する。ここでは保護膜２００として脂肪族炭化水素ベースのポリマー樹脂をスピンコータにより塗布し、１２０℃で５分の加熱を施して仮硬化する。その後、Ｎ２雰囲気中にて２５０℃で１時間の本硬化処理を施す。
【００４１】
保護膜２００形成後の貫通電極５０の電極材５３であるＣｕの露出は図６（ｉ）で説明した内容と同一である（図１１（ｅ））。
【００４２】
実施例４においても機能素子へのＣｕ拡散の影響は見られず、信頼性の高い半導体装置が確認された。
【００４３】
以上、実施例１〜４のいずれにおいても電極近傍領域の保護膜の薄化が抑制され、Ｃｕ拡散の影響が見られないことが確認された。ここで、各実施例で示した保護膜の被膜Ａと被膜Ｂとに対する接触角の例をまとめて図１２に示す（実施例１では被膜Ａの形成は行なっていないので、基板表面に対する接触角となる）。図１２に示した接触角は測定結果であり、図中の値はそれぞれの膜の前駆体となる溶媒を含んだ樹脂液の状態の接触角を示し、図中の括弧内の値は前駆体を塗布した後に硬化して加熱溶融の粘性低下により液状化した樹脂液に対する値を示している。いずれも、被膜Ａに対する接触角が被膜Ｂに対する接触角より小さい値（即ち、被膜Ｂの方の濡れ性が悪い）を示している。
【００４４】
本発明は、突起形状部の表面と基板平坦部の表面とに対する保護膜とする絶縁性樹脂の濡れ性を制御することにより突起形状が密集する領域の絶縁性樹脂の凝集を抑制することを趣旨とするもので、上記実施例に限定されるものではなく、その趣旨を逸脱しない範囲において種々の変更を加えることができる。
【符号の説明】
【００４５】
１０    基板
１１    ホール
２０    トランジスタ層
２１    ゲート絶縁膜
２２    ゲート電極
２３    ソース／ドレイン領域２３
２４    層間絶縁膜
２５    接続プラグ
２６    接続プラグ
３０    多層配線層
３０ａ  層
３０ｂ  層
３０ｃ  層
３１    層間絶縁膜
３２    配線
３３    パッド
３４    層間絶縁膜
３５    層間絶縁膜
３６    配線
３７    パッド
３８    バンプボール
４０    支持層
４１    レジスト膜
４２    仮接着剤
５０    貫通電極
５１    絶縁膜
５２    拡散防止膜
５３    電極材
６０    支持基板
７０    レジスト膜
７１    開口パターン
８０    保護膜
１００  被膜Ｂ
１１０  保護膜
１２０  被膜Ａ
１３０  被膜Ｂ
１４０  保護膜
１５０  被膜Ａ
１６０  被膜Ｂ
１７０  保護膜
１８０  被膜Ｂ
１９０  被膜Ａ
２００  保護膜
【図１】
0005874481.tif 000002
【図２】
0005874481.tif 000003
【図３】
0005874481.tif 000004
【図４】
0005874481.tif 000005
【図５】
0005874481.tif 000006
【図６】
0005874481.tif 000007
【図７】
0005874481.tif 000008
【図８】
0005874481.tif 000009
【図９】
0005874481.tif 000010
【図１０】
0005874481.tif 000011
【図１１】
0005874481.tif 000012
【図１２】
0005874481.tif 000013