(57)【特許請求の範囲】
【請求項１】
単相信号を差動信号に変換する差動増幅部と、
差動利得の周波数特性を補償するための第１フィルタ回路と、
を備え、
前記差動増幅部は、所定の周波数よりも低い周波数において、自己発熱によって伝達特性が変化する第１トランジスタおよび第２トランジスタと、第１定電流回路とを有し、
前記第１トランジスタは、前記単相信号が入力される第１端子と、前記差動信号のうちの一方の信号を出力する第２端子と、前記第１定電流回路に接続される第３端子とを有し、
前記第２トランジスタは、前記第１フィルタ回路を介してバイアス信号が入力される第４端子と、前記差動信号のうちの他方の信号を出力する第５端子と、前記第３端子および前記第１定電流回路に接続される第６端子とを有し、
前記第１フィルタ回路のカットオフ周波数は、前記所定の周波数よりも低い周波数に設定され、
前記第１フィルタ回路は、抵抗器とコンデンサとを有し、
前記抵抗器の一端は、前記第１フィルタ回路の入力端子に接続され、
前記抵抗器の他端は、前記コンデンサの一端と共通に接続され、前記第１フィルタ回路の出力端子を介して前記第４端子に接続され、
前記コンデンサの他端は、接地され、
前記第１フィルタ回路は、前記入力端子に基準信号が入力されると、前記出力端子を介して前記第４端子に前記バイアス信号を出力することを特徴とする差動増幅回路。
【請求項２】
差動利得の低域特性を決定するための第２フィルタ回路をさらに備え、
前記第２フィルタ回路は、前記第１フィルタ回路に前記基準信号を出力することを特徴とする請求項１に記載の差動増幅回路。
【請求項３】
前記第１フィルタ回路のカットオフ周波数は、前記第２フィルタ回路のカットオフ周波数よりも高いことを特徴とする請求項２に記載の差動増幅回路。
【請求項４】
前記第１フィルタ回路と前記第２フィルタ回路との間に設けられたバッファ回路をさらに備えることを特徴とする請求項２または請求項３に記載の差動増幅回路。
【請求項５】
第２定電流回路をさらに備え、
前記バッファ回路は、前記抵抗器を介して前記第２定電流回路に接続され、
前記第４端子は、前記第２定電流回路に接続されることを特徴とする請求項４に記載の差動増幅回路。
【請求項６】
前記バッファ回路は、第３トランジスタから構成されるエミッタフォロワ回路であり、
前記抵抗器の一端は、前記第３トランジスタのエミッタ端子に接続されることを特徴とする請求項５に記載の差動増幅回路。
【請求項７】
前記第２フィルタ回路は、前記差動信号に基づいて生成された前記基準信号を、前記バッファ回路を介して前記第１フィルタ回路に出力することを特徴とする請求項４〜請求項６のいずれか一項に記載の差動増幅回路。
【請求項８】
前記第１定電流回路は、前記第２トランジスタと同じプロセスで作製された第４トランジスタを含み、
前記第４トランジスタは、前記第４トランジスタのベース端子に定電流が供給されることにより、前記第３端子および前記第６端子に電流を供給することを特徴とする請求項１〜請求項７のいずれか一項に記載の差動増幅回路。
【請求項９】
前記第１定電流回路は、
基準電位を発生する基準電位発生回路と、
前記抵抗器と同じプロセスで作製された基準抵抗器と、
前記基準電位と前記基準抵抗器とに基づいて生成された定電流が供給されることにより、前記第３端子および前記第６端子に電流を供給する第４トランジスタと、
を含むことを特徴とする請求項１〜請求項７のいずれか一項に記載の差動増幅回路。
【請求項１０】
前記第４トランジスタは、前記第２トランジスタと同じプロセスで作製されたトランジスタであることを特徴とする請求項９に記載の差動増幅回路。
【請求項１１】
前記第１トランジスタおよび前記第２トランジスタは、ヘテロ接合バイポーラトランジスタであることを特徴とする請求項１〜請求項１０のいずれか一項に記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路に関するものである。
【背景技術】
【０００２】
光通信において使用される光受信モジュールでは、入力される入力信号を差増増幅する差動増幅回路が用いられる。この差動増幅回路を用いた構成としては、下記特許文献１〜３に記載のものがある。
【０００３】
下記の特許文献１には、カップリングコンデンサを介して入力される入力信号を差動増幅する差動増幅部を備える半導体差動増幅器であって、差動増幅部から出力される差動出力信号より所定の低域カットオフ周波数以下の電圧を検出する低域通過フィルタと、その低域通過フィルタから出力される電圧に応じて差動増幅部の入力直流バイアスを調整するバイアス調整回路とを有するオフセット補償回路をさらに備える半導体差動増幅器が記載されている。
【０００４】
下記の特許文献２には、電流信号を電圧信号に変換する前置増幅回路であって、差動対で構成された増幅部を有する差動型増幅器と、電流信号が差動型増幅器に入力される前に、電流信号の一部をバイパス電流としてバイパスさせるバイパス回路と、を備える前置増幅回路が記載されている。このバイパス回路は、所定の大きさを越える電流信号があった場合、回路の飽和を防ぐために、電流信号の一部をバイパス電流としてバイパスさせる。また、差動型増幅器により、消費電流を一定に保ちつつ、大きい電流信号の入力があった場合に利得を下げ、回路の発振を防止する。
【０００５】
下記の特許文献３には、受光素子によって生成された電流信号が片側の入力端子に入力される差動増幅器と、差動増幅器のもう一方の入力端子に接続され差動増幅器の閾値電圧を発生させる閾値電圧発生器と、差動増幅器と閾値電圧発生器との間に接続され、２つ以上の異なった時定数をもつ多重フィルタ回路とを備える前置増幅器が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−２４０６４０号公報
【特許文献２】特開平１１−３４９５７１号公報
【特許文献３】特開２０１０−１３６１６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、光通信分野において広く用いられる差動増幅回路および差動トランスインピーダンスアンプ（ＴＩＡ：Transimpedance  Amplifier）において、低域カットオフ周波数付近の低い周波数帯域（〜１００ｋＨｚ）で、数ｄＢ程度のピーキングが見られることが知られている。これは、これらの回路中に用いられているヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction  Bipolar  Transistor）などのバイポーラトランジスタ（ＢＪＴ：Bipolar  Junction  Transistor）の自己発熱に起因する。このような利得の非平坦性は、回路の性能を損ない、感度向上の妨げになる。
【０００８】
そこで本発明は、このような問題点を解決するためになされたものであって、周波数特性の非平坦性を低減する構造を有する差動増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る差動増幅回路は、単相信号を差動信号に変換する差動増幅部と、差動利得の周波数特性を補償するための第１フィルタ回路と、を備え、差動増幅部は、所定の周波数よりも低い周波数において、自己発熱によって伝達特性が変化する第１トランジスタおよび第２トランジスタと、第１定電流回路とを有し、第１トランジスタは、単相信号が入力される第１端子と、差動信号のうちの一方の信号を出力する第２端子と、第１定電流回路に接続される第３端子とを有し、第２トランジスタは、第１フィルタ回路を介してバイアス信号が入力される第４端子と、差動信号のうちの他方の信号を出力する第５端子と、第３端子および第１定電流回路に接続される第６端子とを有し、第１フィルタ回路のカットオフ周波数は、所定の周波数よりも低い周波数に設定されることを特徴とする。
【００１０】
このような差動増幅回路によれば、所定の周波数よりも低い周波数において、自己発熱により第１トランジスタおよび第２トランジスタの伝達特性は変化し、その利得が増加する。この第１トランジスタおよび第２トランジスタの利得の増加により、差動増幅回路の差動利得が増加する。このため、所定の周波数よりも低い周波数において、差動増幅回路の差動利得が増加し、周波数特性の平坦性が損なわれて非平坦になる。一方、第１フィルタ回路により、低周波数帯域における差動利得が低減される。この第１フィルタ回路のカットオフ周波数が第１トランジスタおよび第２トランジスタの伝達特性の変化が生じる周波数に設定されることにより、第１トランジスタおよび第２トランジスタの自己発熱による差動利得の増加が抑制される。このため、差動利得の周波数特性の非平坦性を低減することが可能となる。
【００１１】
第１フィルタ回路は、抵抗器とコンデンサとを有し、抵抗器の一端は第１フィルタ回路の入力端子に接続され、抵抗器の他端はコンデンサの一端と共通に接続され、第１フィルタ回路の出力端子を介して第４端子に接続され、コンデンサの他端は接地され、第１フィルタ回路は、入力端子に基準信号が入力されると、出力端子を介して第４端子にバイアス信号を出力してもよい。この場合、第１フィルタ回路では、高周波数帯域においてコンデンサが交流的にショートとみなされる。このため、差動増幅回路の差動利得は、低周波数帯域において減少され、高周波数帯域においては減少されない。その結果、全体の利得を下げることなく、低周波数帯域における差動利得の周波数特性の非平坦性を低減することが可能となる。
【００１２】
差動利得の低域特性を決定するための第２フィルタ回路をさらに備え、第２フィルタ回路は、第１フィルタ回路に基準信号を出力してもよい。この場合、第２フィルタ回路によって、差動増幅回路の差動利得の低域特性が決定される。
【００１３】
第１フィルタ回路のカットオフ周波数は、第２フィルタ回路のカットオフ周波数よりも高くてもよい。この場合、第１フィルタ回路は、第２フィルタ回路のカットオフ周波数よりも高い周波数において、第１トランジスタおよび第２トランジスタの自己発熱による差動利得の増加を抑制できる。
【００１４】
第１フィルタ回路と第２フィルタ回路との間に設けられたバッファ回路をさらに備えてもよい。この場合、オフセット補償回路などの回路と差動増幅部とをバッファ回路を介して接続できる。
【００１５】
第２定電流回路をさらに備え、バッファ回路は、抵抗器を介して第２定電流回路に接続され、第４端子は、第２定電流回路に接続されてもよい。また、バッファ回路は、第３トランジスタから構成されるエミッタフォロワ回路であり、抵抗器の一端は、第３トランジスタのエミッタ端子に接続されてもよい。この場合、バッファ回路がエミッタフォロワ回路であることから、出力インピーダンスを低減できる。このため、信号レベルを減衰することなく、オフセット補償回路などの回路と差動増幅部とを接続できる。
【００１６】
第２フィルタ回路は、差動信号に基づいて生成された基準信号を、バッファ回路を介して第１フィルタ回路に出力してもよい。この場合、差動信号に基づいて生成された基準信号を第１フィルタ回路に出力することによって、差動増幅部をフィードバック制御できる。
【００１７】
第１定電流回路は、第２トランジスタと同じプロセスで作製された第４トランジスタを含んでもよい。この第４トランジスタは、第４トランジスタのベース端子に定電流が供給されることにより、第３端子および第６端子に電流を供給してもよい。この場合、プロセスばらつきによる第２トランジスタの電流利得の変動に伴って第４トランジスタの電流利得も変動する。このため、第２トランジスタの電流利得の変動による差動利得の周波数特性の補償量の変動と、第４トランジスタの電流利得の変動による差動利得の周波数特性の補償量の変動とが相殺するので、差動利得の周波数特性の補償量の変動を抑制できる。その結果、差動利得の周波数特性の非平坦性を低減することが可能となる。
【００１８】
第１定電流回路は、基準電位を発生する基準電位発生回路と、抵抗器と同じプロセスで作製された基準抵抗器と、基準電位と基準抵抗器とに基づいて生成された定電流が供給されることにより、第３端子および第６端子に電流を供給する第４トランジスタと、を含んでもよい。この場合、プロセスばらつきによる抵抗器の抵抗値の変動に伴って基準抵抗器の抵抗値も変動する。このため、抵抗器の抵抗値の変動による差動利得の周波数特性の補償量の変動と、基準抵抗器の抵抗値の変動による差動利得の周波数特性の補償量の変動とが相殺するので、第１フィルタ回路による差動利得の周波数特性の補償量の変動を抑制できる。その結果、差動利得の周波数特性の非平坦性を低減することが可能となる。
【００１９】
第１トランジスタおよび第２トランジスタは、ヘテロ接合バイポーラトランジスタであってもよい。この場合、第１トランジスタおよび第２トランジスタは、ヘテロ接合バイポーラトランジスタであるため、自己発熱により低周波数帯域において伝達特性が変化し、利得が増加する。この第１トランジスタおよび第２トランジスタの利得の増加により、差動増幅回路の差動利得が増加する。一方、第１フィルタ回路によって、低周波数帯域における差動利得が低減される。このため、第１トランジスタおよび第２トランジスタの自己発熱による差動利得の増加が、第１フィルタ回路によって抑えられる。その結果、低周波数帯域における差動利得の非平坦性を低減することが可能となる。
【００２０】
第１端子および第４端子はベース端子であり、第２端子および第５端子はコレクタ端子であり、第３端子および第６端子はエミッタ端子であってもよい。
【発明の効果】
【００２１】
本発明によれば、差動利得の周波数特性の非平坦性を低減することができる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態に係る差動増幅回路の概略構成図である。
【図２】ヘテロ接合バイポーラトランジスタの周波数特性を示す図である。
【図３】ヘテロ接合バイポーラトランジスタのベース電位−コレクタ電流特性（以下、「Ｖｂ−Ｉｃ特性」という。）を示す図である。
【図４】図１の差動増幅回路の周波数特性を示す図である。
【図５】（ａ）は図１の差動増幅回路の適用例を示す図、（ｂ）は図１の差動増幅回路の他の適用例を示す図である。
【図６】図１の差動増幅回路および比較例の差動増幅回路の周波数特性を示す図である。
【図７】第２実施形態に係る差動増幅回路の概略構成図である。
【図８】第３実施形態に係る差動増幅回路の概略構成図である。
【図９】図８の差動増幅回路の第１変形例の概略構成図である。
【図１０】図８の差動増幅回路の第２変形例の概略構成図である。
【図１１】（ａ）は図１の差動増幅回路の周波数特性を示す図、（ｂ）は図７および図８の差動増幅回路の周波数特性を示す図である。
【図１２】（ａ）は図１の差動増幅回路の周波数特性を示す図、（ｂ）は図８の差動増幅回路の周波数特性を示す図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は相当要素には同一の符号を付し、重複する説明を省略する。
【００２４】
（第１実施形態）
図１は、第１実施形態に係る差動増幅回路の構成概略図である。図１に示されるように、差動増幅回路１は、単相信号を差動信号に変換するための回路であって、差動増幅部２と、利得補償部３とを備えている。この差動増幅回路１は、例えば光通信において使用される光受信モジュールに設けられ、受信した光信号に基づいて生成された入力信号（単相信号）を差動信号に変換する。
【００２５】
差動増幅部２は、単相信号を差動信号に変換する部分であって、第１トランジスタ２１と、第２トランジスタ２２と、第１定電流回路２３と、第１負荷抵抗器２４と、第２負荷抵抗器２５とを有する。第１トランジスタ２１および第２トランジスタ２２は、バイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第１トランジスタ２１は、単相信号が入力されるベース端子２１ｂ（第１端子）と、差動信号のうちの一方の信号を出力するコレクタ端子２１ｃ（第２端子）と、第１定電流回路２３に接続されるエミッタ端子２１ｅ（第３端子）とを有する。第２トランジスタ２２は、バイアス信号ＳＢが入力されるベース端子２２ｂ（第４端子）と、差動信号のうちの他方の信号を出力するコレクタ端子２２ｃ（第５端子）と、エミッタ端子２１ｅおよび第１定電流回路２３に接続されるエミッタ端子２２ｅ（第６端子）とを有する。
【００２６】
第１定電流回路２３は、第１トランジスタ２１および第２トランジスタ２２に流れる電流の和を一定にするように第１トランジスタ２１および第２トランジスタ２２に電流を生成するための回路であって、その一端がエミッタ端子２１ｅおよびエミッタ端子２２ｅに接続され、他端が接地されている。このように、第１トランジスタ２１のエミッタ端子２１ｅと第２トランジスタ２２のエミッタ端子２２ｅとは、共通に接続され、第１定電流回路２３を介して接地されている。第１負荷抵抗器２４は、一端が第１トランジスタ２１のコレクタ端子２１ｃに接続され、他端が電源Ｖｃｃに接続されている。第２負荷抵抗器２５は、一端が第２トランジスタ２２のコレクタ端子２２ｃに接続され、他端が電源Ｖｃｃに接続されている。
【００２７】
ここで、ヘテロ接合バイポーラトランジスタの周波数特性について説明する。図２は、ヘテロ接合バイポーラトランジスタの周波数特性を示す図である。図２に示されるように、２０ＭＨｚ〜１ＧＨｚの高周波数帯域では、利得はほぼ一定である。しかし、１０ＭＨｚ以下の低周波数帯域では、周波数減少とともに利得が増大する。このように、ヘテロ接合バイポーラトランジスタは、高周波数帯域では平坦な周波数特性を示し、低周波数帯域では非平坦な周波数特性を示す。言い換えると、ヘテロ接合バイポーラトランジスタの周波数特性は、低周波数帯域において、平坦部よりも利得が高い非平坦部を有する。以下の説明において、周波数特性において周波数減少とともに利得が増大し始める周波数を利得上昇開始周波数という。
【００２８】
図３は、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性（伝達特性）を示す図である。曲線Ｓ１は、ヘテロ接合バイポーラトランジスタの温度がＴ℃である場合のＶｂ−Ｉｃ特性を示す。曲線Ｓ２は、ヘテロ接合バイポーラトランジスタの温度がＴ＋ΔＴ℃である場合のＶｂ−Ｉｃ特性を示す。曲線Ｓ３は、曲線Ｓ１と曲線Ｓ２の中間のＶｂ−Ｉｃ特性を示す。ヘテロ接合バイポーラトランジスタの自己発熱を考慮しない場合、デバイス温度はＴ℃で一定である。この場合、所定のバイアス電圧Ｖｏｐでヘテロ接合バイポーラトランジスタを駆動すると、そのＶｂ−Ｉｃ特性は曲線Ｓ１によって示される特性を示す。したがって、伝達コンダクタンスｇｍ（ｃ）（＝ｄＩｃ／ｄＶｂ）は、近似的に動作点における曲線Ｓ１の傾きで与えられる。
【００２９】
ヘテロ接合バイポーラトランジスタの自己発熱を考慮する場合、バイアス電圧Ｖｏｐから信号電圧の増加に伴って動作電流が増加し、デバイス温度がΔＴ℃上昇する。その結果、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性は、曲線Ｓ２によって示される特性を示す。この場合、伝達コンダクタンスｇｍ（ｌｆ）は、バイアス電圧Ｖｏｐに対応する曲線Ｓ１上の点と、バイアス電圧Ｖｏｐに信号電圧を加えた電圧に対応する曲線Ｓ２上の点とを結んだ直線の傾きで与えられる。そして、信号の周波数が大きくなるに従い、熱の増減が信号周波数に追随できなくなり、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性は、曲線Ｓ３によって示される特性を示す。そして、伝達コンダクタンスｇｍ（ｈｆ）は、曲線Ｓ３の傾きで与えられる。
【００３０】
この熱の増減が信号周波数に追随できなくなる周波数は、ヘテロ接合バイポーラトランジスタの熱抵抗値と熱容量値によって規定され、ヘテロ接合バイポーラトランジスタの周波数特性における利得上昇開始周波数に一致する。すなわち、利得上昇開始周波数以下の周波数では、自己発熱によってＶｂ−Ｉｃ特性は変化し、利得上昇開始周波数より大きい周波数では、自己発熱によらずＶｂ−Ｉｃ特性は一定である。以上のように、低周波数帯域におけるヘテロ接合バイポーラトランジスタの伝達コンダクタンスｇｍ（ｌｆ）は、高周波数帯域における伝達コンダクタンスｇｍ（ｈｆ）よりも大きい。このため、ヘテロ接合バイポーラトランジスタの利得は、低周波数帯域において増加する。
【００３１】
このような周波数特性を示す第１トランジスタ２１および第２トランジスタ２２を含んで構成される差動増幅部２は、同様に低周波数帯域において非平坦な周波数特性を示す。そこで、後述の利得補償部３によって、差動増幅部２の差動利得の周波数特性を補償する。
【００３２】
図１に戻って、差動増幅回路１の説明を続ける。利得補償部３は、差動利得の周波数特性を補償する部分であって、第１フィルタ回路５を備える。第１フィルタ回路５は、差動利得の周波数特性を補償するための回路であって、抵抗器５１とコンデンサ５２とを有する。抵抗器５１の一端は、第１フィルタ回路５の入力端子に相当する。抵抗器５１の他端およびコンデンサ５２の一端は共通に接続されており、第１フィルタ回路５の出力端子として第２トランジスタ２２のベース端子２２ｂに接続される。コンデンサ５２の他端は接地される。このように構成された第１フィルタ回路５は、入力端子にバイアス信号ＳＢのための基準信号が入力されると、出力端子からベース端子２２ｂにバイアス信号ＳＢを出力する。
【００３３】
第１フィルタ回路５のカットオフ周波数（遮断周波数）ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２のＶｂ−Ｉｃ特性が変化する周波数に設定される。すなわち、第１フィルタ回路５のカットオフ周波数ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２の利得が増加する周波数に設定される。第１フィルタ回路５のカットオフ周波数ｆｃ１は、例えば、利得上昇開始周波数と同じ周波数に設定される。このカットオフ周波数ｆｃ１を設定するために、抵抗器５１の抵抗値Ｒ１およびコンデンサ５２の容量値Ｃ１が決定される。抵抗器５１の抵抗値Ｒ１およびコンデンサ５２の容量値Ｃ１の決定方法については、後述する。
【００３４】
利得補償部３は、第２フィルタ回路６をさらに備えている。第２フィルタ回路６は、差動増幅部２の出力入力間に挿入され、差動利得の低域特性を決定するための回路であって、抵抗器６１とコンデンサ６２とを有する。抵抗器６１の一端は、第２フィルタ回路６の入力端子に相当する。抵抗器６１の他端およびコンデンサ６２の一端は共通に接続されており、第２フィルタ回路６の出力端子に相当する。コンデンサ６２の他端は接地される。このように構成された第２フィルタ回路６は、不図示のオフセット補償回路によって出力された基準信号が入力端子に入力されると、基準信号の高周波数帯域をカットし、高周波数帯域がカットされた基準信号を出力端子を介して第１フィルタ回路５に出力する。ここで、第２フィルタ回路６の時定数は、第１フィルタ回路５の時定数よりも大きい。すなわち、第２フィルタ回路６のカットオフ周波数ｆｃ２は、第１フィルタ回路５のカットオフ周波数ｆｃ１よりも低い周波数である。
【００３５】
利得補償部３は、バッファ回路７および第２定電流回路８をさらに備えている。バッファ回路７は、例えばＮＰＮ型トランジスタ（第３トランジスタ）により構成されるエミッタフォロワ回路である。バッファ回路７のベース端子７ｂは、第２フィルタ回路６の出力端子に接続され、第２フィルタ回路６によって高周波数帯域がカットされた基準信号を入力する。バッファ回路７のコレクタ端子７ｃは、電源Ｖｃｃに接続される。バッファ回路７のエミッタ端子７ｅは、第１フィルタ回路５の入力端子に接続され、ベース端子７ｂに入力された基準信号を出力する。第２定電流回路８の一端は、抵抗器５１の他端、コンデンサ５２の一端および第２トランジスタ２２のベース端子２２ｂに接続される。第２定電流回路８の他端は、接地される。すなわち、バッファ回路７のエミッタ端子７ｅは、抵抗器５１の一端に接続され、抵抗器５１を介して第２定電流回路８に接続されている。このように構成されたバッファ回路７によって、第２フィルタ回路６の出力インピーダンスが低減される。このため、基準信号の信号レベルを減衰することなく、オフセット補償回路などの出力インピーダンスが高い回路と差動増幅部２とを接続することが可能となる。
【００３６】
ここで、抵抗器５１の抵抗値Ｒ１およびコンデンサ５２の容量値Ｃ１の決定方法について説明する。まず、コンデンサ５２を設けない場合、すなわち、抵抗器５１による利得減少に周波数依存性がない場合を考える。この場合、差動増幅回路１の周波数特性として、図２に示されたヘテロ接合バイポーラトランジスタ単体のＳ２１の周波数特性と同様の周波数特性が測定される。この特性において、第１トランジスタ２１および第２トランジスタ２２の自己発熱による利得の上昇が生じる低周波数帯域での利得Ｇｌｆと、第１トランジスタ２１および第２トランジスタ２２が応答可能で、かつ、自己発熱による利得の上昇がほとんど見られない高周波数帯域での利得Ｇｈｆを取得する。図２に示された周波数特性では、低周波数帯域での利得Ｇｌｆは１８．６ｄＢ、高周波数帯域での利得Ｇｈｆは１７．７５ｄｂ程度である。
【００３７】
この両者の比（ｄＢ単位であるので、両者の差）は、高周波数帯域における伝達コンダクタンスｇｍ、抵抗器５１の抵抗値Ｒ１、およびトランジスタの電流利得β（＝Ｉｃ／Ｉｂ）によって定まる。すなわち、以下の式（１）により、利得減少分を見積もることができる。
Ghf-Glf=ΔVb2/ΔVb1=(gm/β)*R1…(1)
【００３８】
次に、上記式（１）により決定した抵抗値Ｒ１に対して、カットオフ周波数ｆｃ１（＝１／（２π×Ｒ１×Ｃ１））と利得上昇開始周波数（図２に示された周波数特性では、２〜４ＭＨｚ程度）とが等しくなるようにコンデンサ５２の容量値Ｃ１を決定する。例えば、抵抗値Ｒ１を４００Ω、カットオフ周波数ｆｃ１を２ＭＨｚとした場合、容量値Ｃ１は２００ｐＦとなる。
【００３９】
図４は、コンデンサ５２の容量値Ｃ１に対する差動増幅回路１の差動利得の周波数特性を示す図である。グラフＧ５０は、抵抗器５１の抵抗値Ｒ１を４００Ω、コンデンサ５２の容量値Ｃ１を５０ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ１００は、抵抗器５１の抵抗値Ｒ１を４００Ω、コンデンサ５２の容量値Ｃ１を１００ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ２００は、抵抗器５１の抵抗値Ｒ１を４００Ω、コンデンサ５２の容量値Ｃ１を２００ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ３００は、抵抗器５１の抵抗値Ｒ１を４００Ω、コンデンサ５２の容量値Ｃ１を３００ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。
【００４０】
図４に示されるように、容量値Ｃ１が小さいほどカットオフ周波数ｆｃ１が大きくなるため、より高周波数の領域で第１フィルタ回路５による利得の低下が開始する。例えば、容量値Ｃ１を５０ｐＦとした場合には、０．１ＭＨｚ近傍において第１フィルタ回路５による利得の低下と第１トランジスタ２１および第２トランジスタ２２の自己発熱による利得の上昇とが釣り合う。したがって、容量値Ｃ１を５０ｐＦとした場合には、カットオフ周波数ｆｃ１と０．１ＭＨｚとの間において、過補償となり、差動利得の周波数特性にディップが生じる。
【００４１】
一方、容量値Ｃ１が大きいほどカットオフ周波数ｆｃ１が小さくなるため、より低周波数の領域で第１フィルタ回路５による利得の低下が開始する。例えば、容量値Ｃ１を３００ｐＦとした場合には、１ＭＨｚより低い周波数において第１フィルタ回路５による利得の低下が開始する。したがって、１ＭＨｚ近傍では補償不足により差動利得の周波数特性にピークが生じる。容量値Ｃ１を２００ｐＦとした場合には、第１フィルタ回路５による利得の低下と第１トランジスタ２１および第２トランジスタ２２の自己発熱による利得の上昇とが相殺し、周波数特性の非平坦性が抑制される。
【００４２】
次に、図１を参照して、差動増幅回路１の動作を説明する。まず、低周波数帯域における動作を説明する。第１トランジスタ２１のベース端子２１ｂに単相信号が入力されると、第１トランジスタ２１のベース電位Ｖｂ１が増加して、第１トランジスタ２１のエミッタ電位Ｖｅ１が上昇する。第１トランジスタ２１のエミッタ端子２１ｅと第２トランジスタ２２のエミッタ端子２２ｅとは共通に接続されているため、第１トランジスタ２１のエミッタ電位Ｖｅ１と第２トランジスタ２２のエミッタ電位Ｖｅ２とは等しい。したがって、第１トランジスタ２１のエミッタ電位Ｖｅ１が上昇すると、第２トランジスタ２２のエミッタ電位Ｖｅ２も上昇するので、第２トランジスタ２２のベース−エミッタ間電位Ｖｂｅ２が小さくなる。ベース−エミッタ間電位Ｖｂｅ２が小さくなると、第２トランジスタ２２のベース電流Ｉｂ２が減少する。このベース電流Ｉｂ２は抵抗器５１を流れるので、抵抗器５１における電位降下は、ベース電流Ｉｂ２の減少分だけ小さくなる。これによって、第２トランジスタ２２のベース電位Ｖｂ２が上昇する。このように、第２トランジスタ２２のベース電位Ｖｂ２の変化は、第１トランジスタ２１のベース電位Ｖｂ１の変化と同相で起こるため、差動増幅部２の差動利得は下がる。
【００４３】
一方、高周波数帯域では、コンデンサ５２が交流的にショートとみなされる。このため、ベース電流Ｉｂ２はコンデンサ５２を流れ、抵抗器５１における電位降下を無視できるので、第２トランジスタ２２のベース電位Ｖｂ２は一定となる。したがって、高周波数帯域では、差動増幅部２の差動利得の低下は起こらない。以上のように、差動増幅回路１では、全体として利得を下げることなく、低周波数帯域における利得の非平坦部（ピーキング）のみを補償することが可能となる。
【００４４】
次に、差動増幅回路１の適用例について説明する。図５の（ａ）は差動増幅回路１の適用例を示す図、（ｂ）は差動増幅回路１の他の適用例を示す図である。図５の（ａ）に示されるように、差動ＴＩＡ１０Ａは、トランスインピーダンスアンプ１１と、帰還抵抗器１２と、差動増幅部２と、第２差動増幅部１３と、オフセット補償回路１５Ａと、利得補償部３とを備える。帰還抵抗器１２の一端は、トランスインピーダンスアンプ１１の入力端子に接続され、帰還抵抗器１２の他端は、トランスインピーダンスアンプ１１の出力端子に接続される。トランスインピーダンスアンプ１１の出力端子は、差動増幅部２の一方の入力端子（ベース端子２１ｂ）に接続される。
【００４５】
差動増幅部２の一方の出力端子（コレクタ端子２１ｃ）は、第２差動増幅部１３の一方の入力端子に接続され、差動増幅部２の他方の出力端子（コレクタ端子２２ｃ）は、第２差動増幅部１３の他方の入力端子に接続される。さらに、第２差動増幅部１３の一方の出力端子は、オフセット補償回路１５Ａの一方の入力端子に接続され、第２差動増幅部１３の他方の出力端子は、オフセット補償回路１５Ａの他方の入力端子に接続される。オフセット補償回路１５Ａの出力端子は、利得補償部３を介して差動増幅部２の他方の入力端子（ベース端子２２ｂ）に接続される。ここで、オフセット補償回路１５Ａは、差動増幅部２の差動出力信号に基づいて、差動増幅部２のバイアス信号ＳＢのための基準信号を生成し、基準信号を出力するフィードバック回路である。
【００４６】
また、図５の（ｂ）に示されるように、差動ＴＩＡ１０Ｂは、トランスインピーダンスアンプ１１と、帰還抵抗器１２と、差動増幅部２と、オフセット補償回路１５Ｂと、定電流回路１６と、基準電位発生回路１７と、利得補償部３とを備える。帰還抵抗器１２の一端は、トランスインピーダンスアンプ１１の入力端子に接続され、帰還抵抗器１２の他端は、トランスインピーダンスアンプ１１の出力端子に接続される。トランスインピーダンスアンプ１１の出力端子は、差動増幅部２の一方の入力端子（ベース端子２１ｂ）に接続される。オフセット補償回路１５Ｂの出力によって制御される定電流回路１６の一端は、トランスインピーダンスアンプ１１の入力端子に接続され、定電流回路１６の他端は接地される。基準電位発生回路１７の出力端子は、利得補償部３を介して差動増幅部２の他方の入力端子（ベース端子２２ｂ）に接続される。この基準電位発生回路１７と利得補償部３とによって、ダミーＴＩＡ部が構成される。
【００４７】
従来は抵抗器とコンデンサとの並列回路からなるイコライザを高速線路中に配置する構成により、低周波数帯域における利得の非平坦性を補償していた。しかし、コンデンサの容量値が大きいため、イコライザをチップ内部に作り込むことは困難であった。また、イコライザを差動増幅回路の外側に配置する場合、後段と繋がる部分の加工および実装が必要になるため、汎用性に乏しい。これに対し、差動増幅回路１を適用した差動ＴＩＡ１０Ａおよび差動ＴＩＡ１０Ｂでは、差動増幅部２の他方の入力端子（ベース端子２２ｂ）に利得補償部３を追加するだけの簡単な構成によって、低周波数帯域における利得の非平坦性を補償している。このように、利得補償部３は、高速線路外に実装されるので、柔軟な配置が可能となる。
【００４８】
次に、差動増幅回路１の差動利得の周波数特性について説明する。図６は、差動増幅回路１および比較例の差動増幅回路１００の差動利得の周波数特性を示す図である。グラフＧ１は、差動増幅回路１００の差動利得の周波数特性を示す。グラフＧ２は、差動増幅回路１の差動利得の周波数特性を示す。ここで、差動増幅回路１００は、差動増幅回路１から利得補償部３を除いた構成を有する。このグラフＧ１およびグラフＧ２によって示される差動利得の周波数特性は、第１トランジスタ２１および第２トランジスタ２２の自己発熱を考慮したモデルを用いたシミュレーションにより得られた結果である。また、抵抗器５１の抵抗値Ｒ１を４００Ω、コンデンサ５２の容量値Ｃ１を２００ｐＦとしてシミュレーションを行った。
【００４９】
図６に示されるように、差動増幅回路１００は、１０ＭＨｚ〜１ＧＨｚの高周波数帯域において略一定（６２．７ｄＢ程度）の差動利得を有し、４０ｋＨｚ〜４ＭＨｚの低周波数帯域において、高周波数帯域での差動利得よりも高い差動利得を有している。低周波数帯域での差動利得のピークは、６４ｄＢ程度である。このように、差動増幅回路１００の差動利得の周波数特性は、平坦性が損なわれている。一方、差動増幅回路１は、１００ｋＨｚ〜１ＧＨｚに亘って略一定（６２．７ｄＢ程度）の差動利得を有している。このように、差動増幅回路１では、低周波数帯域において、利得補償部３によって差動利得が低減され、かつ、高周波数帯域において、利得補償部３を有しない差動増幅回路１００と同等の差動利得が得られる。すなわち、差動増幅回路１の差動利得の周波数特性は、平坦性を有している。
【００５０】
上述したような差動増幅回路１によれば、第１トランジスタ２１および第２トランジスタ２２の自己発熱によってＶｂ−Ｉｃ特性の変化が生じる周波数に、第１フィルタ回路５のカットオフ周波数ｆｃ１が設定されることにより、第１トランジスタ２１および第２トランジスタ２２の自己発熱による差動利得の増加が抑制される。すなわち、第１フィルタ回路５は、高周波数帯域においてコンデンサ５２が交流的にショートとみなされるため、低周波数帯域ではベース電位Ｖｂ１の上昇に伴ってベース電位Ｖｂ２を高くすることができ、高周波数帯域ではベース電位Ｖｂ１によらずベース電位Ｖｂ２を一定とすることができる。このため、差動増幅回路１の差動利得は、低周波数帯域において減少され、高周波数帯域においては減少されない。その結果、全体の利得を下げることなく、かつ、高速線路中へ素子などを追加することなく、低周波数帯域における差動利得の周波数特性の非平坦性を低減することが可能となる。
【００５１】
また、バッファ回路７を第１フィルタ回路５と第２フィルタ回路６との間に設けることにより、基準信号と入力信号との間でバイアス変換を行うことができる。また、バッファ回路７は、エミッタフォロワ回路であることから、出力インピーダンスを低減できる。このため、信号レベルを減衰することなく、オフセット補償回路などの回路と差動増幅部２とを接続できる。
【００５２】
（第２実施形態）
第１実施形態の差動増幅回路１では、第１定電流回路２３の電流値が常に一定である場合、上記式（１）に示されるように、低周波数帯域における差動利得の補償量は、抵抗器５１の抵抗値Ｒ１、第２トランジスタ２２の電流利得β２、および高周波数帯域における伝達コンダクタンスｇｍによって決定される。このため、例えば、プロセス変動（「プロセスばらつき」ともいう。）によって電流利得β２が設計値よりも高い場合の低周波数帯域における差動利得の補償量は、電流利得β２が設計値である場合の低周波数帯域における差動利得の補償量（以下、「理想β補償量」という。）よりも減少する。したがって、低周波数帯域における差動利得は高周波数帯域における差動利得よりも大きくなる。また、プロセス変動によって電流利得β２が設計値よりも低い場合の低周波数帯域における差動利得の補償量は、理想β補償量よりも増加するので、低周波数帯域における差動利得は高周波数帯域における差動利得よりも小さくなる。このように、電流利得β２のばらつきにより、低周波数帯域における差動利得の補償量が理想β補償量とはならないことがある。そこで、この電流利得β２のばらつきによる差動利得の補償量の変動を抑制可能な構成を以下に示す。
【００５３】
図７は、第２実施形態に係る差動増幅回路の構成概略図である。図７に示されるように、テイル電流源である第１定電流回路２３の構成において、上述した第１実施形態の差動増幅回路１と相違している。すなわち、第２実施形態の差動増幅回路１では、第１定電流回路２３は、定電流回路３１と、電流源トランジスタ３２（第４トランジスタ）と、を備えている。
【００５４】
定電流回路３１は、電流源トランジスタ３２のベース電流Ｉｂｔを一定にするための回路であって、その一端が電源Ｖｃｃに接続され、他端が電流源トランジスタ３２のベース端子３２ｂに接続されている。電流源トランジスタ３２は、第１トランジスタ２１および第２トランジスタ２２と同じプロセスで作製されたバイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。この電流源トランジスタ３２のベース端子３２ｂは定電流回路３１の他端に接続され、コレクタ端子３２ｃは第１トランジスタ２１のエミッタ端子２１ｅおよび第２トランジスタ２２のエミッタ端子２２ｅに接続され、エミッタ端子３２ｅは接地されている。
【００５５】
第２実施形態の差動増幅回路１では、定電流回路３１は、電流源トランジスタ３２のベース端子３２ｂに定電流Ｉｒｅｆをベース電流Ｉｂｔとして供給する。この場合、電流源トランジスタ３２のコレクタ電流Ｉｃｔは、電流源トランジスタ３２の電流利得βｔを用いて以下の式（２）で表される。
Ict=βt×Ibt…(2)
【００５６】
式（２）に示されるように、ベース電流Ｉｂｔが一定であるので、コレクタ電流Ｉｃｔは、電流利得βｔに比例する関数になる。また、第１トランジスタ２１のコレクタ電流Ｉｃ１および第２トランジスタ２２のコレクタ電流Ｉｃ２の和は、コレクタ電流Ｉｃｔと等しくなる。したがって、以下の式（３）が成り立つ。
Ic1+Ic2=Ict…(3)
【００５７】
上記式（２）および式（３）によれば、コレクタ電流Ｉｃ１およびコレクタ電流Ｉｃ２の和は、以下の式（４）で表され、電流利得βｔに比例する関数になる。
Ic1+Ic2=βt×Ibt…(4)
【００５８】
ここで、入力信号の値が１の場合、コレクタ電流Ｉｃｔの大部分は、第１トランジスタ２１に流れるので、第２トランジスタ２２のコレクタ電流Ｉｃ２は微少な値となる。しかし、コレクタ電流Ｉｃ１とコレクタ電流Ｉｃ２との比は電流利得βのプロセス変動の影響を受けないので、コレクタ電流Ｉｃ２は、微少であっても、電流源トランジスタ３２の電流利得βｔに比例する。また、伝達コンダクタンスｇｍは、第２トランジスタ２２のコレクタ電流Ｉｃ２および第２トランジスタ２２のベースエミッタ間電圧Ｖｂｅ２を用いて以下の式（５）によって表される。
gm=ΔIc2/ΔVbe2…(5)
【００５９】
ベースエミッタ間電圧Ｖｂｅ２は一定の値であるので、式（５）によれば、伝達コンダクタンスｇｍは、コレクタ電流Ｉｃ２に比例することがわかる。上述のように、コレクタ電流Ｉｃ２は電流源トランジスタ３２の電流利得βｔに比例するので、伝達コンダクタンスｇｍは電流利得βｔに比例する。また、第２トランジスタ２２および電流源トランジスタ３２は、同じプロセスで作製されていることから、電流利得β２と電流利得βｔとは式（６）に示すように同程度である。
β2=βt…(6)
【００６０】
以上のことから、第２実施形態の差動増幅回路１では、低周波数帯域における差動利得の補償量は、電流利得β２によらない値となる。すなわち、上記式（１）によれば、プロセス変動によって電流利得β２が設計値よりも高い場合には、低周波数帯域における補償量が理想β補償量よりも減少する。一方、上記式（６）によれば、プロセス変動によって電流利得β２が設計値よりも高い場合には、電流利得βｔは設計値よりも高くなる。このとき、上記式（１）、式（４）、式（５）、によれば、コレクタ電流Ｉｃｔおよびコレクタ電流Ｉｃ２が増加し、伝達コンダクタンスｇｍが増加する。このため、低周波数帯域における差動利得の補償量は理想β補償量よりも増加する。その結果、電流利得β２が設計値よりも高いことによる低周波数帯域における差動利得の補償量の減少と、電流利得βｔが設計値よりも高いことによる低周波数帯域における差動利得の補償量の増加とが相殺するので、電流利得βによる低周波数帯域における差動利得の補償量の変動を抑制することができる。
【００６１】
また、上記式（１）によれば、プロセス変動によって電流利得β２が設計値よりも低い場合には、低周波数帯域における補償量が理想β補償量よりも増加する。一方、上記式（６）によれば、電流利得β２が設計値よりも低い場合には、電流利得βｔは設計値よりも低くなる。このとき、上記式（１）、式（４）、式（５）によれば、コレクタ電流Ｉｃｔおよびコレクタ電流Ｉｃ２が減少し、伝達コンダクタンスｇｍが減少する。このため、低周波数帯域における差動利得の補償量は理想β補償量よりも減少する。その結果、電流利得β２が設計値よりも低いことによる低周波数帯域における差動利得の補償量の増加と、電流利得βｔが設計値よりも低いことによる低周波数帯域における差動利得の補償量の減少とが相殺するので、電流利得βによる低周波数帯域における差動利得の補償量の変動を抑制することができる。
【００６２】
一般的に、テイル電流回路をカレントミラー回路などによって構成した場合、トランジスタのコレクタ電流Ｉｃｔが一定になるように回路設計を行う。すなわち、コレクタ電流Ｉｃｔが一定になるように、ベース電流Ｉｂｔを変化させる。一方で、第２実施形態の差動増幅回路１では、第２トランジスタ２２と同じプロセスで作製された電流源トランジスタ３２を用いて第１定電流回路２３が構成されている。そして、電流源トランジスタ３２の駆動を電圧モードではなく、ベース電流Ｉｂｔによる電流モードで行っている。すなわち、電流源トランジスタ３２のベース電流Ｉｂｔを一定に保つことにより、第１定電流回路２３に電流利得β依存を持たせている。このため、プロセス変動によって第２トランジスタ２２の電流利得β２が変動したとしても、電流源トランジスタ３２の電流利得βｔが電流利得β２の変動と同じ傾向で変動するので、低周波数帯域における差動利得の補償量に対する電流利得β２の変動の影響が低減される。その結果、第２実施形態の差動増幅回路１では、第２トランジスタ２２の電流利得β２のばらつきによる低周波数帯域における差動利得の補償量の変動を抑制可能となる。
【００６３】
（第３実施形態）
第１実施形態および第２実施形態の差動増幅回路１では、低周波数帯域において、抵抗器５１を流れるベース電流Ｉｂ２によって、ベース電位Ｖｂ２がベース電位Ｖｂ１と同位相で差動増幅部２に与えられるので、結果として差動利得が低下される。しかしながら、ベース電位Ｖｂ２の大きさは、抵抗器５１による電位降下量によって決定されるので、抵抗器５１の抵抗値Ｒ１のばらつきにより差動利得の補償量が変動することがある。また、第１定電流回路２３の電流値が常に一定である場合、上記式（１）に示されるように、低周波数帯域における差動利得の補償量は、抵抗器５１の抵抗値Ｒ１、第２トランジスタ２２の電流利得β２、および高周波数帯域における伝達コンダクタンスｇｍによって決定される。
【００６４】
このため、例えば、プロセス変動によって抵抗値Ｒ１が設計値よりも大きい場合の低周波数帯域における差動利得の補償量は、抵抗値Ｒ１が設計値の場合の低周波数帯域における差動利得の補償量（以下、「理想Ｒ補償量」という。）よりも増加するので、低周波数帯域における差動利得は高周波数帯域における差動利得よりも小さくなる。また、プロセス変動によって抵抗値Ｒ１が設計値よりも小さい場合の低周波数帯域における差動利得の補償量は、理想Ｒ補償量よりも減少するので、低周波数帯域における差動利得は高周波数帯域における差動利得よりも大きくなる。このように、電流利得β２のばらつきに加えて、さらに抵抗値Ｒ１のばらつきにより、低周波数帯域における差動利得の補償量が理想Ｒ補償量とはならないことがある。そこで、この抵抗値Ｒ１のばらつき、および、電流利得β２のばらつきによる差動利得の補償量の変動を抑制可能な構成を以下に示す。
【００６５】
図８は、第３実施形態に係る差動増幅回路の構成概略図である。図８に示されるように、定電流回路３１の構成において、上述した第２実施形態の差動増幅回路１と相違している。すなわち、第３実施形態の差動増幅回路１では、定電流回路３１は、トランジスタ３３と、基準抵抗器３４と、基準電位発生回路３５と、オペアンプ３６と、を備えている。
【００６６】
トランジスタ３３は、ＰＮＰ型のバイポーラトランジスタである。このトランジスタ３３のベース端子３３ｂは、オペアンプ３６の出力端子に接続されている。また、トランジスタ３３のコレクタ端子３３ｃは、電流源トランジスタ３２のベース端子３２ｂに接続されている。また、トランジスタ３３のエミッタ端子３３ｅは、オペアンプ３６の非反転入力端子に接続されるとともに基準抵抗器３４を介して電源Ｖｃｃに接続されている。この基準抵抗器３４は、抵抗器５１と同じプロセスで作製された抵抗器であって、抵抗値Ｒｒｅｆを有している。基準電位発生回路３５は、基準電位Ｖｒｅｆを発生する回路であって、その出力端子がオペアンプ３６の反転入力端子に接続されている。
【００６７】
このように構成された定電流回路３１は、コレクタ端子３３ｃから定電流Ｉｒｅｆを出力する定電流回路として動作し、この定電流Ｉｒｅｆを電流源トランジスタ３２のベース電流Ｉｂｔとして供給する。したがって、ベース電流Ｉｂｔは、以下の式（７）で表される。式（７）に示されるように、ベース電流Ｉｂｔは、基準抵抗器３４の抵抗値Ｒｒｅｆに反比例する。
Ibt=Iref=(Vcc-Vref)/Rref…(7)
【００６８】
したがって、第３実施形態の差動増幅回路１では、上記式（１）によれば、プロセス変動によって抵抗値Ｒ１が設計値よりも大きい場合には、低周波数帯域における差動利得の補償量は理想Ｒ補償量よりも増加する。一方、プロセス変動によって抵抗値Ｒ１が設計値よりも大きい場合には、抵抗値Ｒｒｅｆは設計値よりも大きくなるので、式（７）によれば、ベース電流Ｉｂｔが減少する。そして、上記式（１）、式（４）、式（５）によれば、ベース電流Ｉｂｔが減少することにより、伝達コンダクタンスが減少する。このため、低周波数帯域における補償量は理想Ｒ補償量よりも減少する。その結果、抵抗値Ｒ１が設計値よりも大きいことによる低周波数帯域における差動利得の補償量の増加と、抵抗値Ｒｒｅｆが設計値よりも大きいことによる低周波数帯域における差動利得の補償量の減少とが相殺するので、抵抗値Ｒ１による低周波数帯域における差動利得の補償量の変動を抑制することができる。
【００６９】
また、上記式（１）によれば、プロセス変動によって抵抗値Ｒ１が設計値よりも小さい場合には、低周波数帯域における差動利得の補償量は理想Ｒ補償量よりも減少する。一方、プロセス変動によって抵抗値Ｒ１が設計値よりも小さい場合には、抵抗値Ｒｒｅｆは設計値よりも小さくなるので、式（７）によれば、ベース電流Ｉｂｔが増加する。そして、上記式（１）、式（４）、式（５）によれば、ベース電流Ｉｂｔが増加することにより、伝達コンダクタンスが増加する。このため、低周波数帯域における補償量は理想Ｒ補償量よりも増加する。その結果、抵抗値Ｒ１が設計値よりも小さいことによる低周波数帯域における差動利得の補償量の減少と、抵抗値Ｒｒｅｆが設計値よりも小さいことによる低周波数帯域における差動利得の補償量の増加とが相殺するので、抵抗値Ｒ１による低周波数帯域における差動利得の補償量の変動を抑制することができる。
【００７０】
換言すれば、第２トランジスタ２２における差動利得の補償量は、電流源トランジスタ３２のベース電流Ｉｂｔと抵抗器５１の抵抗値Ｒ１との積による電圧の大きさで決定される。このため、抵抗値Ｒ１の変動による差動利得の補償量の変動を抑制するには、抵抗値Ｒ１が設計値より大きい場合は、ベース電流Ｉｂｔを小さくし、抵抗値Ｒ１が設計値より小さい場合は、ベース電流Ｉｂｔを大きくすることで、ベース電流Ｉｂｔと抵抗値Ｒ１との積で決まる電圧を一定にすればよい。第３実施形態の差動増幅回路１では、定電流回路３１の基準抵抗器３４を抵抗器５１と同じプロセスにより作製した抵抗器とすることにより、プロセス変動によって抵抗値Ｒ１が変動したとしても、抵抗値Ｒｒｅｆが抵抗値Ｒ１の変動と同じ傾向で変動する。このため、ベース電流Ｉｂｔと抵抗値Ｒ１との積が、電源Ｖｃｃから基準電位Ｖｒｅｆを減算した電位に一致するように動作する。その結果、第３実施形態の差動増幅回路１は、プロセス変動による抵抗器５１の抵抗値Ｒ１のばらつきによって、低周波数帯域における差動利得の補償量が変動するのを抑制できる。
【００７１】
また、第３実施形態の差動増幅回路１は、第２実施形態の差動増幅回路１と同様に、電流源トランジスタ３２を有しているので、上述した第２実施形態の差動増幅回路１と同様の効果を奏する。すなわち、第３実施形態の差動増幅回路１によれば、第２トランジスタ２２の電流利得β２のばらつきによる差動利得の補償量の変動を抑制するとともに、抵抗器５１の抵抗値Ｒ１のばらつきによる差動利得の補償量の変動を抑制することが可能となる。
【００７２】
また、図９に示されるように、トランジスタ３３は、ＢｉＣＭＯＳトランジスタであってもよい。この場合、トランジスタ３３のベース端子３３ｂにほとんど電流が流れない。したがって、図９の定電流回路３１によれば、ベース端子３３ｂに電流が流れることによる、定電流Ｉｒｅｆの誤差を低減でき、ベース電流Ｉｂｔの誤差を低減できる。
【００７３】
また、トランジスタ３３は、ＮＭＯＳトランジスタであってもよい。この場合、トランジスタ３３は、ゲート端子にほとんど電流が流れないので、定電流Ｉｒｅｆの誤差を低減でき、ベース電流Ｉｂｔの誤差を低減できる。
【００７４】
また、図１０に示されるように、定電流回路３１は、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを組み合わせた回路としてもよい。すなわち、定電流回路３１は、トランジスタ４１と、トランジスタ４２と、トランジスタ４３と、基準抵抗器４４と、基準電位発生回路４５と、オペアンプ４６とを含んで構成されてもよい。
【００７５】
トランジスタ４１およびトランジスタ４２は、ＰＮＰ型のトランジスタである。トランジスタ４１のベース端子４１ｂとトランジスタ４２のベース端子４２ｂとは、互いに接続されており、さらにトランジスタ４２のコレクタ端子４２ｃおよびトランジスタ４３のコレクタ端子４３ｃに接続されている。また、トランジスタ４１のコレクタ端子４１ｃは電流源トランジスタ３２のベース端子３２ｂに接続されている。また、トランジスタ４１のエミッタ端子４１ｅは電源Ｖｃｃに接続されている。また、トランジスタ４２のエミッタ端子４２ｅは電源Ｖｃｃに接続されている。このように、トランジスタ４１およびトランジスタ４２は、コレクタ端子４２ｃから出力されるコレクタ電流と等しい電流をコレクタ端子４１ｃから出力するカレントミラー回路を構成している。
【００７６】
トランジスタ４３は、ＮＰＮ型のトランジスタである。トランジスタ４３のベース端子４３ｂはオペアンプ４６の出力端子に接続されている。また、トランジスタ４３のコレクタ端子４３ｃはトランジスタ４２のコレクタ端子４２ｃおよびベース端子４２ｂ並びにトランジスタ４１のベース端子４１ｂに接続されている。また、トランジスタ４３のエミッタ端子４３ｅは、オペアンプ４６の非反転入力端子に接続されるとともに、基準抵抗器４４を介して接地されている。この基準抵抗器４４は、抵抗器５１と同じプロセスで作製された抵抗器である。基準電位発生回路４５は、基準電位Ｖｒｅｆを発生する回路であって、その出力端子がオペアンプ４６の反転入力端子に接続されている。このトランジスタ４３、基準抵抗器４４、基準電位発生回路４５およびオペアンプ４６によって、コレクタ端子４３ｃに定電流Ｉｒｅｆが流れ込む定電流回路を構成している。
【００７７】
定電流回路３１は、トランジスタ４１およびトランジスタ４２のカレントミラー回路がトランジスタ４３のコレクタ端子４３ｃに接続される構成を有しているので、コレクタ端子４１ｃから定電流Ｉｒｅｆを出力する定電流回路として動作する。そして、定電流回路３１は、定電流Ｉｒｅｆを電流源トランジスタ３２のベース電流Ｉｂｔとして供給する。したがって、ベース電流Ｉｂｔは、以下の式（８）で表される。
Ibt=Iref=Vref/Rref…(8)
【００７８】
式（８）に示されるように、電流源トランジスタ３２のベース電流Ｉｂｔは、基準電位Ｖｒｅｆと基準抵抗器３４の抵抗値Ｒｒｅｆとによって決定される。このため、ベース電流Ｉｂｔは、電源Ｖｃｃの影響を受けることがない。したがって、図１０の定電流回路３１によれば、電源Ｖｃｃの変動によるベース電流Ｉｂｔの誤差をなくすことができる。
【００７９】
また、図１０の定電流回路３１において、トランジスタ４３を、ＢｉＣＭＯＳトランジスタまたはＮＭＯＳトランジスタとしてもよい。この場合、電源Ｖｃｃの変動によるベース電流Ｉｂｔの誤差をなくすとともに、ベース端子４３ｂに電流が流れることによるベース電流Ｉｂｔの誤差を低減できる。
【００８０】
次に、第２および第３実施形態の差動増幅回路１の差動利得の周波数特性について説明する。図１１の（ａ）は第１実施形態の差動増幅回路１の差動利得の周波数特性を示す図、（ｂ）は第２および第３実施形態の差動増幅回路１の差動利得の周波数特性を示す図である。図１１の（ａ）のグラフＧｎｂ１は、第２トランジスタ２２の電流利得β２が設計値通りである場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｌｂ１は、第２トランジスタ２２の電流利得β２が設計値より低い場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｈｂ１は、第２トランジスタ２２の電流利得β２が設計値より高い場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。図１１の（ｂ）のグラフＧｎｂ２は、第２トランジスタ２２の電流利得β２が設計値通りである場合の第２および第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｌｂ２は、第２トランジスタ２２の電流利得β２が設計値より低い場合の第２および第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｈｂ２は、第２トランジスタ２２の電流利得β２が設計値より高い場合の第２および第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。
【００８１】
電流利得β２が設計値通りである場合、第１実施形態の差動増幅回路１は、１０ｋＨｚ〜１ＧＨｚに亘って略一定の差動利得を有している。これに対して、電流利得β２が設計値より低い場合、第１実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、電流利得β２が設計値通りである場合よりも差動利得が１ｄＢ程度減少する。また、電流利得β２が設計値より高い場合、第１実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、電流利得β２が設計値通りである場合よりも差動利得が１ｄＢ程度増加する。
【００８２】
一方、電流利得β２が設計値通りである場合、第２および第３実施形態の差動増幅回路１は、１０ｋＨｚ〜１ＧＨｚに亘って略一定の差動利得を有している。そして、電流利得β２が設計値より低い場合、第２および第３実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、電流利得β２が設計値通りである場合よりも差動利得がわずかに減少するものの、第１実施形態の差動増幅回路１よりも差動利得の減少量は大幅に低減されている。また、電流利得β２が設計値より高い場合、第２および第３実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、電流利得β２が設計値通りである場合よりも差動利得がわずかに増加しているものの、第１実施形態の差動増幅回路１よりも差動利得の増加量は大幅に低減されている。
【００８３】
このように、第２および第３実施形態の差動増幅回路１によれば、プロセスばらつきにより第２トランジスタ２２の電流利得β２が変動したとしても、低周波数帯域における差動利得の補償量の変動を抑制でき、差動利得の周波数特性の非平坦性を低減することが可能となる。
【００８４】
図１２の（ａ）は第１実施形態の差動増幅回路１の差動利得の周波数特性を示す図、（ｂ）は第３実施形態の差動増幅回路１の差動利得の周波数特性を示す図である。図１２の（ａ）のグラフＧｎｒ１は、抵抗器５１の抵抗値Ｒ１が設計値通りである場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｓｒ１は、抵抗器５１の抵抗値Ｒ１が設計値より小さい場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｌｒ１は、抵抗器５１の抵抗値Ｒ１が設計値より大きい場合の第１実施形態の差動増幅回路１の差動利得の周波数特性を示す。図１２の（ｂ）のグラフＧｎｒ２は、抵抗器５１の抵抗値Ｒ１が設計値通りである場合の第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｓｒ２は、抵抗器５１の抵抗値Ｒ１が設計値より小さい場合の第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。グラフＧｌｒ２は、抵抗器５１の抵抗値Ｒ１が設計値より大きい場合の第３実施形態の差動増幅回路１の差動利得の周波数特性を示す。
【００８５】
抵抗値Ｒ１が設計値通りである場合、第１実施形態の差動増幅回路１は、１ｋＨｚ〜１ＧＨｚに亘って略一定の差動利得を有している。これに対して、抵抗値Ｒ１が設計値より小さい場合、第１実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、抵抗値Ｒ１が設計値通りである場合よりも差動利得が０．７ｄＢ程度増加している。また、抵抗値Ｒ１が設計値より大きい場合、第１実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、抵抗値Ｒ１が設計値通りである場合よりも差動利得が０．５ｄＢ程度減少している。
【００８６】
一方、抵抗値Ｒ１が設計値通りである場合、第３実施形態の差動増幅回路１は、１ｋＨｚ〜１ＧＨｚに亘って略一定の差動利得を示している。そして、抵抗値Ｒ１が設計値より小さい場合、第３実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、抵抗値Ｒ１が設計値通りである場合よりも差動利得がわずかに増加しているものの、抵抗値Ｒ１が設計値より小さい場合の第１実施形態の差動増幅回路１よりも差動利得の増加量は大幅に低減されている。また、抵抗値Ｒ１が設計値より大きい場合、第３実施形態の差動増幅回路１は、４ＭＨｚ以下の低周波数帯域において、抵抗値Ｒ１が設計値通りである場合よりも差動利得がわずかに減少しているものの、抵抗値Ｒ１が設計値より大きい場合の第１実施形態の差動増幅回路１よりも差動利得の減少量は大幅に低減されている。
【００８７】
このように、第３実施形態の差動増幅回路１によれば、プロセスばらつきにより抵抗器５１の抵抗値Ｒ１が変動したとしても、低周波数帯域における差動利得の補償量の変動を抑制でき、差動利得の周波数特性の非平坦性を低減することが可能となる。
【００８８】
なお、本発明に係る差動増幅回路は上記実施形態に記載したものに限定されない。例えば、上記実施形態では、第１フィルタ回路５のカットオフ周波数ｆｃ１は、利得上昇開始周波数と同じ周波数に設定されるが、利得上昇開始周波数より低い周波数に設定されてもよい。
【符号の説明】
【００８９】
１…差動増幅回路、２…差動増幅部、５…第１フィルタ回路、６…第２フィルタ回路、７…バッファ回路、７ｅ…エミッタ端子、８…第２定電流回路、２１…第１トランジスタ、２１ｂ…ベース端子（第１端子）、２１ｃ…コレクタ端子（第２端子）、２１ｅ…エミッタ端子（第３端子）、２２…第２トランジスタ、２２ｂ…ベース端子（第４端子）、２２ｃ…コレクタ端子（第５端子）、２２ｅ…エミッタ端子（第６端子）、２３…第１定電流回路、３２…電流源トランジスタ（第４トランジスタ）、３２ｂ…ベース端子、３４，４４…基準抵抗器、３５，４５…基準電位発生回路、５１…抵抗器、５２…コンデンサ、ＳＢ…バイアス信号。
【図１】
0005862440.tif 000002
【図２】
0005862440.tif 000003
【図３】
0005862440.tif 000004
【図４】
0005862440.tif 000005
【図５】
0005862440.tif 000006
【図６】
0005862440.tif 000007
【図７】
0005862440.tif 000008
【図８】
0005862440.tif 000009
【図９】
0005862440.tif 000010
【図１０】
0005862440.tif 000011
【図１１】
0005862440.tif 000012
【図１２】
0005862440.tif 000013