(57)【特許請求の範囲】
【請求項１】
炭化珪素エピタキシャル半導体基板上に多結晶膜またはアモルファス膜もしくは両方の混在膜のいずれかであるシリコン膜の成膜と同時に窒素、リンのいずれかの不純物をドープし該シリコン膜中の不純物濃度が１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３とする工程と、該シリコン膜を熱処理して不純物がドープされたシリコン酸化膜を形成する工程と、前記不純物がドープされたシリコン酸化膜の形成後、ノンドープのシリコン酸化膜を成膜し、前記不純物がドープされたシリコン酸化膜上にノンドープのシリコン酸化膜を加え、該不純物がドープされたシリコン酸化膜とノンドープのシリコン酸化膜をゲート酸化膜とすることを特徴とするゲート酸化膜の形成方法。
【請求項２】
前記シリコン膜の不純物の濃度分布が炭化珪素エピタキシャル半導体基板との界面側で高く、シリコン膜の表面側で低い濃度勾配を有することを特徴とする請求項１に記載のゲート酸化膜の形成方法。
【請求項３】
前記シリコン膜の膜厚を１〜５nmとすることを特徴とする請求項１に記載のゲート酸化膜の形成方法。
【請求項４】
前記熱処理の雰囲気ガスとしてアルゴンをキャリアガスとし、酸素を混合したガスを使用することを特徴とする請求項１乃至３のいずれか一項に記載のゲート酸化膜の形成方法。
【請求項５】
前記熱処理の雰囲気ガスとしてアルゴンをキャリアガスとし、酸素に窒素または水素の少なくとも１つを混合したガスを使用することを特徴とする請求項１乃至４のいずれか一項に記載のゲート酸化膜の形成方法。
【請求項６】
前記不純物がドープされたシリコン酸化膜とその上のノンドープのシリコン酸化膜をアルゴンをキャリアガスとして酸素に水素または窒素の少なくとも１つを混合した雰囲気ガス中での熱処理を行うことを特徴とする請求項１に記載のゲート酸化膜の形成方法。
【請求項７】
面方位が（０００１）面、（０００−１）面、（１１−２０）面、（１−１００）面のいずれかの面である炭化珪素エピタキシャル半導体基板面に多結晶膜またはアモルファス膜もしくは両方の混在膜のいずれかであるシリコン膜の成膜と同時に窒素、リンのいずれかの不純物をドープする工程と、該シリコン膜を熱処理して不純物がドープされたシリコン酸化膜を形成する工程と、不純物がドープされたシリコン酸化膜上にノンドープのシリコン酸化膜を堆積し熱処理する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。
【請求項８】
前記シリコン膜の成膜と同時に不純物をドープする工程で、炭化珪素エピタキシャル半導体基板上に設けられたトレンチの内面のゲート酸化膜形成領域に成膜することを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
炭化珪素エピタキシャル半導体基板（以降炭化珪素エピ基板と略記することがある）へのゲート酸化膜の形成方法及び半導体材料として炭化珪素を用いたＭＯＳＦＥＴまたはＩＧＢＴ等の電圧駆動制御のＭＯＳ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素半導体はシリコン半導体（以降、炭化珪素をＳｉＣ、シリコンをＳｉと略記することがある）に比べ、バンドギャップが約３倍大きいため、ＳｉＣ半導体では絶縁破壊電界がＳｉ半導体に比べ一桁大きく、例えば、耐圧１０００Ｖではドリフト層厚さを１０分の１程度に薄くできる。さらに、オン抵抗は、Ｓｉ半導体と比べ、ＳｉＣ半導体の電子の移動度が低いことを考慮しても数１００分の１に低減でき、次世代の高効率・高耐圧パワーデバイスとして期待されている。
【０００３】
通常、ＳｉＣ半導体デバイスは、ＳｉＣ半導体基板への所要の半導体領域の形成を、シリコン半導体デバイスのようにイオン注入や熱拡散による不純物ドープが簡単にはできないので、炭化珪素エピタキシャル成長による堆積と同時の不純物ドープによる半導体領域の形成が行われる。そのようにＳｉＣ半導体基板上に半導体領域がエピタキシャル成長により堆積形成された基板を、以降、炭化珪素エピ基板（ＳｉＣエピ基板）と言うことにする。
【０００４】
さらに、ＳｉＣ半導体を基板として用いて、例えば、ＭＯＳＦＥＴを作製するためには、ゲート酸化膜の形成が欠かせない。しかも、形成されたゲート酸化膜が、電子移動度（チャネル移動度）１００ｃｍ２／Ｖｓ以上、ゲートしきい値電圧Ｖｔｈ＞５Ｖ、ゲートしきい値電圧シフト△デルタ（差分）Ｖｔｈが実質的に０Ｖ等の条件を同時に満たす良質な膜質であることが望ましい。しかし、そのような良好なゲート酸化膜を、ＳｉＣ半導体基板面に形成するのは今のところ、困難であるとされている。
【０００５】
ＳｉＣエピ基板上に、前記ゲート酸化膜を形成するためには、Ｓｉ半導体基板の場合と同様にドライ酸化あるいはウエット酸化等の酸化性雰囲気中で高温の熱処理をすることにより形成される。しかし、そのようにして形成されたゲート酸化膜とＳｉＣ半導体基板の界面は炭化珪素由来の残留炭素等の影響で、ゲート特性関連で様々な問題が生じ易いことが知られている。例えば、界面準位密度が高くなってチャネル移動度の低下、しきい値電圧のシフト等の問題が生じる。詳細には、ドライ酸化の場合、Ｓｉ半導体基板面では６００ｃｍ２／Ｖｓ程度の高いバルク電子移動度が得られるのに対し、ＳｉＣ半導体基板面では通常、１０ｃｍ２／Ｖｓ程度と低い電子移動度（以降単に移動度）しか得られない。
【０００６】
このような低移動度を改善するために、従来でも、窒素等のドーパントをチャネル面（ゲート酸化膜に接するＳｉＣ基板面）に注入する埋め込みチャネル方法、Ｃ面を使用する方法あるいはシリコンゲート酸化膜形成後に水素アニール等の還元熱処理を加える方法等の処理を加えることにより、チャネル面の移動度を１００ｃｍ２／Ｖｓ程度に向上させる方法等が知られている。
【０００７】
またさらに、ＳｉＣ半導体基板は結晶面により酸化速度が異なるため、ＳｉＣ半導体基板上にトレンチＭＯＳＦＥＴのゲート酸化膜を形成する場合など、異なる結晶面が同時に露出する面上には、均一な膜厚のゲート酸化膜を形成することが困難という問題もある。
【０００８】
このような問題にかかる公知文献としては、炭化珪素基板の表面を水素雰囲気中で還元熱処理して炭素を除去する方法（特許文献１）および通常の熱酸化法でゲート酸化膜を形成するのではなく、炭化珪素基板上に一旦シリコン膜を堆積し、このシリコン膜を熱酸化してゲート酸化膜とする技術などが知られている（特許文献１、２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１２８４７９（請求項２、３、４、５および６）
【特許文献２】特開２００６−２６９９２４（請求項１、２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、前述の特許文献１、２に記載の方法では、いずれも、電子の移動度は向上するが、しきい値電圧の低下およびしきい値電圧シフトの問題は未解決のまま残り、すべてを満足する界面制御方法であるとは言えない。
【００１１】
本発明はこれらの点を踏まえてなされたものである。本発明の目的は前述したゲート酸化膜／炭化珪素半導体基板の界面に特有の高い界面準位密度を低減し、高チャネル移動度を得ることができ、しきい値電圧の低下およびしきい値電圧シフトについても抑えることのできるゲート酸化膜の形成方法を提供することである。また、前記ゲート酸化膜の形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法を提供することも本発明の目的とする。
【課題を解決するための手段】
【００１２】
本発明は前記発明の目的を達成するために、炭化珪素エピタキシャル半導体基板上に多結晶膜またはアモルファス膜もしくは両方の混在膜のいずれかであるシリコン膜の成膜と同時に窒素、リンのいずれかの不純物をドープし該シリコン膜中の不純物濃度が１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３とする工程と、該シリコン膜を熱処理して不純物がドープされたシリコン酸化膜を形成する工程と、前記不純物がドープされたシリコン酸化膜の形成後、ノンドープのシリコン酸化膜を成膜し、前記不純物がドープされたシリコン酸化膜上にノンドープのシリコン酸化膜を加え、該不純物がドープされたシリコン酸化膜とノンドープのシリコン酸化膜をゲート酸化膜とするシリコンゲート酸化膜の形成方法とする。前記シリコン膜の不純物の濃度分布が炭化珪素エピタキシャル半導体基板との界面側で高く、シリコン膜の表面側で低い濃度勾配とすることが望ましい。また、前記シリコン膜の膜厚を１〜５nmとすることが望ましい。さらに、前記熱処理の雰囲気ガスとしてアルゴンをキャリアガスとし、酸素を混合したガスを使用することもできる。さらに、前記熱処理の雰囲気ガスとしてアルゴンをキャリアガスとし、酸素に窒素または水素の少なくとも１つを混合したガスを使用することもできる。さらに、前記前記不純物がドープされたシリコン酸化膜とその上のノンドープのシリコン酸化膜をアルゴンをキャリアガスとして酸素に水素または窒素の少なくとも１つを混合した雰囲気ガス中での熱処理を行うことが好適である
また、前記本発明の目的は、面方位が（０００１）面、（０００−１）面、（１１−２０）面、（１−１００）面のいずれかの面である炭化珪素エピタキシャル半導体基板面に多結晶膜またはアモルファス膜もしくは両方の混在膜のいずれかであるシリコン膜の成膜と同時に窒素、リンのいずれかの不純物をドープする工程と、該シリコン膜を熱処理して不純物がドープされたシリコン酸化膜を形成する工程と、不純物がドープされたシリコン酸化膜上にノンドープのシリコン酸化膜を堆積し熱処理する工程とを有する炭化珪素半導体装置の製造方法とすることによって達成される。前記シリコン膜の成膜と同時に不純物をドープする工程で、炭化珪素エピタキシャル半導体基板上に設けられたトレンチの内面のゲート酸化膜形成領域に成膜することが望ましい。
【発明の効果】
【００１３】
本発明によれば、ゲート酸化膜／炭化珪素半導体基板の界面に特有の高い界面準位密度を低減させ、高チャネル移動度を得ることができ、しきい値電圧の低下およびしきい値電圧シフトについても抑えることのできるゲート酸化膜の形成方法を提供することができる。また、前記ゲート酸化膜の形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法を提供することもできる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１にかかるゲート酸化膜形成工程を説明するためのＳｉＣ半導体基板の断面図である。
【図２】本発明の実施例１にかかるトレンチ型ゲート酸化膜の形成工程を説明するためのＳｉＣ半導体基板の断面図である。
【図３】本発明の実施例２にかかるゲート酸化膜形成工程を説明するためのＳｉＣ半導体基板の断面図である。
【図４】本発明の実施例２にかかるトレンチ型ゲート酸化膜の形成工程を説明するためのＳｉＣ半導体基板の断面図である。
【図５】本発明の炭化珪素半導体装置の製造方法にかかる製造工程を説明するためのＳｉＣ半導体基板の断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明のゲート酸化膜の形成方法およびこの形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００１６】
図１は、本発明の実施例１にかかるゲート酸化膜の形成工程を説明するためのＳｉＣエピ基板の断面図である。図１（ａ）はＭＯＳ型半導体基板の表面側（図面の上側）に、前工程で形成された所要の半導体領域（図示せず）を備えるＳｉＣエピ基板１の断面図を示す。ＳｉＣエピ基板１は例えば、ＳｉＣ半導体基板上に順に積層される高抵抗のｎ−ドリフト層（図示せず）となるＳｉＣエピタキシャル層とｐベース層（図示せず）となるＳｉＣエピタキシャル層とｎ＋ソース層（図示せず）となるＳｉＣエピタキシャル層を備える基板である。
【００１７】
このＳｉＣエピ基板１の表面は、直前の前処理として有機洗浄、ＲＣＡ洗浄および希ＨＦ溶液による自然酸化膜の除去が行われた状態である。次に、図１（ｂ）に示すように、ＳｉＣエピ基板１の表面にシリコン膜２を厚さ２５ｎｍ程度堆積させる。このシリコン膜２はシランガスを圧力２５〜１３０Ｐａで導入し、６００℃〜７００℃（今回の実施例では６５０℃）の温度で堆積し成膜させることにより得られる。しかし、このシリコン膜２はすべて多結晶シリコンでなく、アモルファスシリコンが混在していてもよいし、アモルファスシリコン、多結晶シリコンオンリーでもよい。本発明ではこの時同時にシリコン膜２中に不純物ドーパントとしてリンを不純物濃度１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度分布となるようにドープさせる。この点が本発明の特徴とするところであり、最も重要なところである。このように不純物をドープさせながらシリコン膜２を成膜することにより、イオン注入などによる成膜後に不純物をドープした膜に比べ、面荒れを抑制でき、良質なシリコン膜を形成することができる。その結果、酸化後に形成される不純物がドープされたシリコン酸化膜の膜質も界面準位密度の低い良質な酸化膜になり、ゲート酸化膜とした場合、高いチャネル移動度が得られる。さらに、シリコン膜２の成膜時の不純物ドープの際に、ＳｉＣエピ基板１との界面付近は１×１０２１ａｔｏｍｓ／ｃｍ３台の高い不純物濃度とし、シリコン膜２の最表面に向かうほど不純物濃度が低くなるよう濃度勾配を持たせる不純物濃度分布にすることが望ましい。
【００１８】
不純物がドープされたシリコン膜２の堆積後、酸化雰囲気中で熱酸化処理を行うことにより、図１（ｃ）に示すように、シリコン膜２はすべて酸化されてシリコン酸化膜３になる。この結果、ＳｉＣエピ基板１上にリンがドープされたシリコン酸化膜３が形成される。このときの熱酸化処理はキャリアガスをアルゴンとする酸素または酸素に窒素または水素の少なくとも１つを混合したガスの雰囲気中とし、処理温度は８００℃〜１２００℃（今回の実施例では８００℃）で行うとよい。処理温度はＳｉＣエピ基板１の酸化がなるべく進まない低温の８００℃程度で行うことが好ましい。この熱酸化処理により厚さ２５ｎｍのシリコン膜２は厚さ約５０ｎｍとなりゲート酸化膜３として必要な膜厚を有する。ゲート酸化膜３は、その上に形成される多結晶シリコンのゲート電極の形状に合わせてソース電極の基板との接続箇所等不要な部分が除去され、パターニングがされる。
【００１９】
前述のゲート酸化膜３を形成する方法は、特には、図２に示すように、表面にトレンチ８を有するＳｉＣエピ基板４のトレンチ８の側壁に前述の方法でリンがドープされたシリコン膜５を堆積させ、熱酸化処理により、膜厚の均一なゲート酸化膜６を形成する場合に適している。
【００２０】
リンがドープされたシリコン膜５を表面に有するＳｉＣエピ基板４を熱酸化してゲート酸化膜６とする場合、従来の方法ではゲート酸化膜の界面準位密度が１０１２ａｔｏｍｓ／ｃｍ３台だったのに対し、実施例１の形成方法では一桁少ない１０１１ａｔｏｍｓ／ｃｍ３台まで減少させることができる。さらに、前述の特許文献１、２に記載されている改良されたゲート酸化膜では達成できなかったチャネルの移動度が約８０ｃｍ２／Ｖｓ、しきい値電圧Ｖｔｈが約２Ｖ、しきい値電圧のシフト△デルタ（差分）Ｖｔｈがほぼ０に近い値を示すことも分かった。すなわち、実施例１によればゲート酸化膜３、６中の界面準位密度を低下させるだけでなく、高いしきい値電圧およびしきい値電圧のシフトが小さい高チャネル移動度のゲート酸化膜３、６が得られるのである。
【００２１】
この高チャネル移動度のゲート酸化膜を有するＭＯＳ型炭化珪素半導体装置の製造方法について、図５を参照して以下説明する。図５に示す基板中に示される半導体領域は模式化されており、各領域の厚さおよび各領域の厚さの比を表すようには描かれていない。高濃度ｎ型４Ｈ−ＳｉＣ半導体基板９上に、ＣＶＤ成膜装置により、膜厚４．９μｍ、ｎ型不純物濃度１×１０１６ａｔｏｍｓ／ｃｍ３のｎ−ドリフト層１０、膜厚１．０μｍ、ｐ型不純物濃度１×１０１７ａｔｏｍｓ／ｃｍ３のｐ型ベース層１１、膜厚０．５μｍ、ｎ型不純物濃度１×１０１９ａｔｏｍｓ／ｃｍ３のｎ型ソース層１２をそれぞれＳｉＣエピタキシャル成長させてＳｉＣエピ基板１を形成する（図５（ａ））。ｎ型ソース層１２は、不純物のイオン注入で形成してもよい。このＳｉＣエピ基板１の表面から深さ２．０μｍ程度の垂直トレンチ８をＲＩＥエッチング（反応性イオンエッチング）などで形成する（図５（ｂ））。次に前述のように、ＣＶＤ成膜装置を用いて６５０℃で膜厚２５ｎｍのシリコン膜１３ａを堆積させる。堆積と同時に不純物ドーパントとしてリンを界面で不純物濃度を高く（例えば、１×１０２１ａｔｏｍｓ／ｃｍ３）、シリコン膜１３ａ表面で低く（例えば、１×１０１８ａｔｏｍｓ／ｃｍ３）なる濃度勾配を有するようにドープさせる。不純物ドーパントとして前述の説明ではリンを用いたが、窒素を用いることもできる（図５（ｃ））。次に酸化性雰囲気中での熱処理（約８００℃）によりシリコン膜１３ａを酸化し、リンがドープされたゲート酸化膜１３ｂを形成する。低抵抗の多結晶シリコン層を堆積してトレンチ８に埋め込み、パターンエッチングしてゲート電極１４を形成する。層間絶縁膜１５をＣＶＤ法で形成しゲート電極１４を覆った後、ｎ＋ソース層１２上のゲート酸化膜１３ｂと層間絶縁膜１５を除去後、ｎ＋ソース層１２を選択エッチングにより除去してｐ型ベース層１１を露出させる。ＳｉＣエピ基板１の表面にソース電極１６を形成することにより、ｐ型ベース層１１に導電接触させると同時にｎ＋ソース層１２にも導電接触させる。裏面側の酸化膜を除去した後、裏面にドレイン電極１７を形成すると、実施例１にかかる高チャネル移動度のゲート酸化膜を有するＭＯＳ型炭化珪素半導体装置となる（図５（ｄ））。
【実施例２】
【００２２】
図３は、実施例１とは異なる膜厚のゲート酸化膜を得るためのゲート酸化膜の形成工程を示す炭化珪素エピ基板の断面図である。前述の図１で説明したゲート酸化膜では、堆積したシリコン膜をすべて酸化によりシリコン酸化膜にする場合である。しかし、さらにシリコン酸化膜を厚くする場合、すべての厚さについて不純物がドープされている必要は無い。
【００２３】
図３（ａ）〜（ｄ）の各工程について、以下それぞれ説明する。すなわち、まず、（ａ）前述の実施例１の記載と同様の前処理が施されたＳｉＣエピ基板１表面に、（ｂ）一旦、不純物リンがドープされたシリコン膜２を堆積し、（ｃ）熱酸化処理によりゲート酸化膜３にした後、（ｄ）さらにその上にシリコン酸化膜を堆積させ、熱処理を行う。併せて所要の膜厚のゲート酸化膜を得る。
【００２４】
各工程をさらに詳細に説明する。図３（ｂ）では実施例１と同様の方法で洗浄等の前処理を施したＳｉＣエピ基板１上にリンをドープしたシリコン膜２を１〜５ｎｍの膜厚に堆積させる（今回の実施例２では５ｎｍ）。このシリコン膜２の堆積後、実施例１と同様の条件で熱酸化処理を行うことにより、図３（ｃ）に示すようにＳｉＣエピ基板１上にリンがドープされたゲート酸化膜３を形成する。その後、シリコン酸化膜成膜装置を用いて、シリコン酸化膜を堆積させる（今回の実施例ではシリコン酸化膜成膜装置としてプラズマＣＶＤ装置を用いた）。その後、Ａｒをキャリアガスとして酸素に水素または窒素の少なくとも１つを混合した雰囲気中で熱処理を行いノンドープのゲート酸化膜７とする。処理温度は８００℃〜１２００℃（今回の実施例では９００℃とした）である。この熱処理で、ゲート酸化膜７を焼き締めるのと同時にゲート酸化膜３との界面特性が向上する。ここで、熱処理によりシリコン酸化膜が焼き締め効果により若干収縮するので、熱処理後にゲート酸化膜３とゲート酸化膜７の合計が少なくとも５０ｎｍとなるようにシリコン酸化膜を堆積させることが肝要である。
【００２５】
また、この実施例２によるゲート酸化膜の形成プロセスは、トレンチゲート型のＳｉＣ半導体装置のゲート酸化膜の形成にも適用することができる。図４は、そのようなゲート酸化膜の形成方法をトレンチゲート型のＳｉＣ半導体装置に適用する場合のプロセス工程を示すＳｉＣエピ基板の断面図であり、トレンチ内の工程だけ示す。図２（ａ）と同様にして周知の方法により形成されたトレンチ８を有するＳｉＣエピ基板４に（図４（ａ））、前述のように膜厚１〜５ｎｍの不純物ドープされたシリコン膜５を堆積させる（図４（ｂ））。図２の（ｃ）と同様に熱酸化処理を施すことによりＳｉＣエピ基板４上の前記シリコン膜５をリンがドープされたゲート酸化膜６とする（図４（ｃ））。ゲート酸化膜６上にノンドープのシリコン酸化膜を堆積させた後、図２（ｄ）と同様にして熱処理する（図４（ｄ））。以上の図４に示すゲート酸化膜の形成方法によれば、結晶面が異なる表面が露出するトレンチを有するＳｉＣエピ基板上にも膜厚が均一で、所要の膜厚のゲート酸化膜を形成することができる。
【００２６】
以上説明した実施例１、２に記載のゲート酸化膜の形成方法によれば、ゲート酸化膜／炭化珪素半導体基板の界面に特有の高い界面準位密度を低減させ、高チャネル移動度を得ることができ、しきい値電圧の低下およびしきい値電圧シフトについても抑えることのできるゲート酸化膜の形成方法と、この形成方法により作製されるゲート酸化膜を有する炭化珪素半導体装置の製造方法を提供することができる。
【符号の説明】
【００２７】
１      炭化珪素エピ基板、ＳｉＣエピ基板
２      シリコン膜
３      ゲート酸化膜
４      炭化珪素エピ基板、ＳｉＣエピ基板
５      シリコン膜
６      ゲート酸化膜
７      ノンドープゲート酸化膜
８      トレンチ
９      ＳｉＣ半導体基板
１０    ｎ−ドリフト層
１１    ｐ型ベース層
１２    ｎ＋ソース層
１３ａ    シリコン膜
１３ｂ  ゲート酸化膜
１４    ゲート電極
１５    層間絶縁膜
１６    ソース電極
１７    ドレイン電極
【図１】
0006035763.tif 000002
【図２】
0006035763.tif 000003
【図３】
0006035763.tif 000004
【図４】
0006035763.tif 000005
【図５】
0006035763.tif 000006