(57)【特許請求の範囲】
【請求項１】
基板の上に形成され、ｐ型とされた窒化物半導体から構成されて主表面がｍ面方向とされている第１半導体層と、
半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされて前記第１半導体層の主表面上に形成された第２半導体層と、
ｎ型とされた窒化物半導体から構成され、主表面がｍ面方向とされて前記第２半導体層の主表面上に形成されたゲート層と、
半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされて前記ゲート層の主表面上に形成された第３半導体層と、
前記第３半導体層，前記ゲート層，前記第２半導体層に形成されて前記第１半導体層に到達する開口領域の、ｃ面方向とされた前記第３半導体層，前記ゲート層，前記第２半導体層の側面に形成され、アンドープの窒化物半導体から構成されて主表面がｃ面方向とされているバリア層と、
アンドープの窒化物半導体から構成され、主表面がｃ面方向とされて前記バリア層の主表面上に形成されたチャネル層と、
ｐ型とされた窒化物半導体から構成され、主表面がｃ面方向とされて前記チャネル層の主表面上に形成された正孔キャリア供給層と、
前記ゲート層に接続して形成されたゲート電極配線と、
前記バリア層と前記チャネル層との界面近傍の前記チャネル層に形成される２次元正孔ガスから構成されるチャネルに接続するソース電極と、
前記チャネルに前記第１半導体層を介して接続するドレイン電極と
を備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１半導体層および前記正孔キャリア供給層は、Ｍｇをドープすることでｐ型とされていることを特徴とする半導体装置。
【請求項３】
ｐ型とされた窒化物半導体から構成されて主表面がｍ面方向とされている第１半導体層を、基板の上に形成する第１工程と、
半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされた第２半導体層を、前記第１半導体層の主表面上に形成する第２工程と、
ｎ型とされた窒化物半導体から構成され、主表面がｍ面方向とされたゲート層を、前記第２半導体層の主表面上に形成する第３工程と、
半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされた第３半導体層を、前記ゲート層の主表面上に形成する第４工程と、
前記第１半導体層に到達する開口領域を前記第３半導体層，前記ゲート層，前記第２半導体層に形成する第５工程と、
前記開口領域の、ｃ面方向とされた前記第３半導体層，前記ゲート層，前記第２半導体層の側面に、アンドープの窒化物半導体から構成されて主表面がｃ面方向とされているバリア層を形成する第６工程と、
アンドープの窒化物半導体から構成され、主表面がｃ面方向とされたチャネル層を、前記バリア層の主表面上に形成する第７工程と、
ｐ型とされた窒化物半導体から構成され、主表面がｃ面方向とされた正孔キャリア供給層を、前記チャネル層の主表面上に形成する第８工程と、
前記ゲート層に接続するゲート電極配線を形成する第９工程と、
前記バリア層と前記チャネル層との界面近傍の前記チャネル層に形成される２次元正孔ガスから構成されるチャネルに接続するソース電極を形成する第１０工程と、
前記チャネルに前記第１半導体層を介して接続するドレイン電極を形成する第１１工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記第１半導体層および前記正孔キャリア供給層は、Ｍｇをドープすることでｐ型とすることを特徴とする半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体から構成された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＧａＮをはじめとした窒化物半導体は、高い絶縁破壊電界強度、高い熱伝導率および高い電子飽和速度等の特性を有しており、高周波のハイパワーデバイス向けの材料として優れている。例えば、サファイア基板上にＩＩＩ族極性のＧａＮバッファ層を形成し、この上にＡｌＧａＮバリア層を形成したヘテロ接合構造がある。このヘテロ接合構造は、ヘテロ接合界面近傍に電子が高濃度に蓄積され、いわゆる２次元電子ガス（２ＤＥＧ）を形成する。この２次元電子ガスは、散乱要因となる導電性不純物が存在しないアンドープのＧａＮ層内を走行できるため、高い電子移動度を示す。従って、上述したようなヘテロ接合構造を用いることで、いわゆる高電子移動度トランジスタ（ＨＥＭＴ）として動作させるデバイスを構成することが可能である。
【０００３】
上に述べた例をはじめ、窒化物半導体から構成されるＨＥＭＴでは、バリア層をＡｌＧａＮから構成することが多い。これは、ＡｌＧａＮの層が比較的容易に形成できること、ＡｌＧａＮにおけるＡｌ組成および層厚を変化させることにより、２次元電子ガスのシートキャリア濃度を制御できることなど、デバイス製造上・設計上のフレキシビリティがあるためである。
【０００４】
ところで、ＡｌＧａＮとＧａＮとのヘテロ構造を用いたＨＥＭＴにおいては、上で述べたように２次元電子ガスをチャネルとして用いている。従って、上記ＨＥＭＴは、電子が電流を担う、いわゆるｎチャネル型のトランジスタである。これに加え、正孔が電流を担う、ｐチャネル型のトランジスタが実現できれば、相補型の回路構成を取ることが可能となり、回路の消費電力を低下させる上で有効となる。
【０００５】
正孔をチャネル層に発生させるには、例えばＶ族極性のＧａＮバッファ層上に、ＡｌＧａＮによるバリア層を積層する、あるいは、ＩＩＩ族極性のＡｌＧａＮ層上にＧａＮ層を積層させることにより、ヘテロ界面に２次元正孔ガス（２ＤＨＧ）を形成させれば可能である。一般に、Ｖ族極性方向への窒化物半導体の成長は容易ではないため、より簡便である構成は、ＩＩＩ族極性のＡｌＧａＮ層上にＧａＮを積層させる方法である。近年、この方法によって２次元正孔ガスを生成させた報告がなされている。また、２次元正孔ガスのシートキャリア濃度を電界によって変調させ、トランジスタ動作に成功したという報告がなされている。このように、窒化物半導体でのｐチャネル型トランジスタの実現も現実的になってきている（非特許文献１，非特許文献２，非特許文献３，非特許文献４）。
【０００６】
例えば、非特許文献４には、図３に示す構成の素子について示されている。この素子は、サファイア基板２０１の上に、主表面（上面）をｃ面ＩＩＩ族極性とし、アンドープＧａＮからなる半導体層２０２，アンドープＡｌＧａＮからなる障壁層２０３，アンドープＧａＮからなる正孔チャネル層２０４、および、ＭｇドープＧａＮからなる正孔キャリア供給層２０５を順次積層している。この構造において、半導体層２０２と障壁層２０３とのヘテロ界面に２次元電子ガス２３１が発生し、正孔チャネル層２０４との界面に２次元正孔ガス２３２が発生している。
【０００７】
また、正孔キャリア供給層２０５の表面には、ソース電極２１２およびドレイン電極２１３を設け、正孔キャリア供給層２０５を介して２次元正孔ガス２１３にアクセスしている。また、正孔キャリア供給層２０５および正孔チャネル層２０４の一部をエッチングして障壁層２０３を露出させた上に、ゲート電極配線２１１を設け、２次元電子ガス２３１を介して障壁層２０３に電界を印加し、２次元正孔ガス２３２のシートキャリア濃度を変調させる構造となっている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】T. Zimmermann et al. ,"P-Channel InGaN-HFET Structure Based on Polarization Doping", IEEE Electron Device Letters, Vol.25, No.7, pp.450-452, 2004.
【非特許文献２】A. Nakajima et al. ,"High Density Two-Dimensional Hole Gas Induced by Negative Polarization at GaN/AlGaN Heterointerface", Applied Physics Express, Vol.3, 121004, 2010.
【非特許文献３】A. Nakajima et al. ,"Temperature-Independent Two-Dimensional Hole Gas Confined at GaN/AlGaN Heterointerface", Applied Physics Express, Vol.6, 091002, 2013.
【非特許文献４】米澤  他、「ＡｌＧａＮ／ＧａＮ系ｐチャネルＨＦＥＴの製作」、第７４回応用物理学会秋季学術講演会  講演予稿集、１９ａ−Ｐ７−１２、２０１３年。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した構成のｐチャネル型トランジスタにおいては、いくつもの課題が存在している。
【００１０】
第１に、ゲートに電圧を印加して２次元正孔ガス領域の正孔を空乏化できたとしても、ソース・ドレインが、ｐ型としたＧａＮの層（正孔キャリア供給層２０５）を介して接続されているため、トランジスタを完全にオフ状態にすることができない。
【００１１】
第２に、２次元電子ガスという空間的に広がったキャリアを使ってゲートとして作用させているため、ゲート電圧を変化させて２次元正孔ガスのシートキャリア濃度を変化させると、この変化に伴ってソース・ドレインのアクセス抵抗が変化し、特に低電流動作させる際に抵抗成分が増大してしまう。
【００１２】
第３に、２次元電子ガスという空間的に広がったキャリアを使ってゲートとして作用させているため、上述した構成では実効的なゲート長が長くなってしまい、高速スイッチングが困難となる。
【００１３】
このように、前述したｐチャネル型トランジスタにおいては、ドレイン電流を完全にオフすることができず、また、低電流動作時にソースやドレインのアクセス抵抗が増大するという課題があった。さらに、ゲート長が長くなりトランジスタの高速動作が難しいという課題があった。
【００１４】
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いたｐチャネル型トランジスタにおいて、ドレイン電流を完全にオフし、低電流動作時におけるソースやドレインのアクセス抵抗の増大を抑制し、トランジスタの高速動作が実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る半導体装置は、基板の上に形成され、ｐ型とされた窒化物半導体から構成されて主表面がｍ面方向とされている第１半導体層と、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされて第１半導体層の主表面上に形成された第２半導体層と、ｎ型とされた窒化物半導体から構成され、主表面がｍ面方向とされて第２半導体層の主表面上に形成されたゲート層と、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされてゲート層の主表面上に形成された第３半導体層と、第３半導体層，ゲート層，第２半導体層に形成されて第１半導体層に到達する開口領域の、ｃ面方向とされた第３半導体層，ゲート層，第２半導体層の側面に形成され、アンドープの窒化物半導体から構成されて主表面がｃ面方向とされているバリア層と、アンドープの窒化物半導体から構成され、主表面がｃ面方向とされてバリア層の主表面上に形成されたチャネル層と、ｐ型とされた窒化物半導体から構成され、主表面がｃ面方向とされてチャネル層の主表面上に形成された正孔キャリア供給層と、ゲート層に接続して形成されたゲート電極配線と、バリア層とチャネル層との界面近傍のチャネル層に形成される２次元正孔ガスから構成されるチャネルに接続するソース電極と、チャネルに第１半導体層を介して接続するドレイン電極とを備える。例えば、第１半導体層および正孔キャリア供給層は、Ｍｇをドープすることでｐ型とされていればよい。
【００１６】
また、本発明に係る半導体装置の方法は、ｐ型とされた窒化物半導体から構成されて主表面がｍ面方向とされている第１半導体層を、基板の上に形成する第１工程と、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされた第２半導体層を、第１半導体層の主表面上に形成する第２工程と、ｎ型とされた窒化物半導体から構成され、主表面がｍ面方向とされたゲート層を、第２半導体層の主表面上に形成する第３工程と、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされた第３半導体層を、ゲート層の主表面上に形成する第４工程と、第１半導体層に到達する開口領域を第３半導体層，ゲート層，第２半導体層に形成する第５工程と、開口領域の、ｃ面方向とされた第３半導体層，ゲート層，第２半導体層の側面に、アンドープの窒化物半導体から構成されて主表面がｃ面方向とされているバリア層を形成する第６工程と、アンドープの窒化物半導体から構成され、主表面がｃ面方向とされたチャネル層を、バリア層の主表面上に形成する第７工程と、ｐ型とされた窒化物半導体から構成され、主表面がｃ面方向とされた正孔キャリア供給層を、チャネル層の主表面上に形成する第８工程と、ゲート層に接続するゲート電極配線を形成する第９工程と、バリア層とチャネル層との界面近傍のチャネル層に形成される２次元正孔ガスから構成されるチャネルに接続するソース電極を形成する第１０工程と、チャネルに第１半導体層を介して接続するドレイン電極を形成する第１１工程とを備える。例えば、第１半導体層および正孔キャリア供給層は、Ｍｇをドープすることでｐ型とすればよい。
【発明の効果】
【００１７】
以上説明したことにより、本発明によれば、窒化物半導体を用いたｐチャネル型トランジスタにおいて、ドレイン電流を完全にオフし、低電流動作時におけるソースやドレインのアクセス抵抗の増大を抑制し、トランジスタの高速動作が実現できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態における半導体装置の構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態における半導体装置の製造方法を説明する、各途中工程の状態を示す構成図である。
【図３】図３は、窒化物半導体によるｐチャネル型トランジスタの構成例を示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体装置（ｐチャネル型トランジスタ）の構成を示す断面図である。
【００２０】
この半導体装置は、基板１０１，第１半導体層１０２，第２半導体層１０３，ゲート層１０４，第３半導体層１０５，バリア層１０７，チャネル層１０８，正孔キャリア供給層１０９を備える。
【００２１】
基板１０１は、例えば、主表面をｍ面としたＧａＮから構成されている。第１半導体層１０２は、基板１０１の上に形成され、ｐ型とされた窒化物半導体から構成されて主表面がｍ面方向とされている。第１半導体層１０２は、例えば、マグネシウム（Ｍｇ）をドーパントとしてドープされることでｐ型とされたＧａＮから構成されていればよい。この構成とすることで、正孔をキャリアとして発生させることができる。なお、「ｍ面方向」は、ｍ面およびｍ面より微傾斜した面を含むものである。
【００２２】
第２半導体層１０３は、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされて第１半導体層１０２の主表面上に形成されている。第２半導体層１０３は、例えば、炭素（Ｃ）をドーパントとしてドープされることで半絶縁性とされたＧａＮから構成されている。鉄（Ｆｅ）をドープすることで半絶縁性としたＧａＮから、第２半導体層１０３を構成してもよい。
【００２３】
ゲート層１０４は、ｎ型とされた窒化物半導体から構成され、主表面がｍ面方向とされて第２半導体層１０３の主表面上に形成されている。ゲート層１０４は、例えば、シリコン（Ｓｉ）をドーパントとしてドープされることでｎ型とされたＧａＮから構成されている。
【００２４】
第３半導体層１０５は、半絶縁性とされた窒化物半導体から構成され、主表面がｍ面方向とされてゲート層１０４の主表面上に形成されている。第３半導体層１０５は、例えば、Ｃをドーパントとしてドープされることで半絶縁性とされたＧａＮから構成されている。Ｆｅをドープすることで半絶縁性としたＧａＮから、第３半導体層１０５を構成してもよい。
【００２５】
バリア層１０７は、第３半導体層１０５，ゲート層１０４，第２半導体層１０３に形成されて第１半導体層１０２に到達する開口領域１０６の、ｃ面方向とされた第３半導体層１０５，ゲート層１０４，第２半導体層１０３の側面１０６ａに形成されている。バリア層１０７は、例えば、アンドープのＡｌＧａＮから構成すればよい。なお、「ｃ面方向」は、ｃ面およびｃ面より微傾斜した面を含むものである。
【００２６】
ここで、第３半導体層１０５，ゲート層１０４，第２半導体層１０３は、主表面をｍ面として成長することで形成されている。このため、主表面に対して垂直な方向に形成した開口領域１０６の側面は、ｃ面となる。このようにして形成した開口領域１０６の中で、ＩＩＩ族極性とされているｃ面を、側面１０６ａとして選択するとよい。
【００２７】
窒化物半導体の結晶成長では、一般に、有機金属気相成長法が用いられるが、この結晶成長方法によれば、ＩＩＩ族極性としたｃ面に、窒化物半導体を容易に結晶成長させることができる。なお、結晶成長技術を適宜に選択することで、Ｖ族極性としたｃ面に各窒化物半導体の層を結晶成長させるようにしてもよい。この場合、例えば、分子線エピタキシー法により成長させればよい。
【００２８】
次に、チャネル層１０８は、アンドープの窒化物半導体から構成されて主表面がｃ面方向とされている。チャネル層１０８は、例えば、アンドープのＧａＮから構成すればよい。正孔キャリア供給層１０９は、ｐ型とされた窒化物半導体から構成され、主表面がｃ面方向とされてチャネル層１０８の主表面上に形成されている。正孔キャリア供給層１０９は、例えば、Ｍｇをドーパントとしてドープされることでｐ型とされたＧａＮから構成されていればよい。
【００２９】
また、実施の形態にける半導体装置は、ゲート層１０４に接続して形成されたゲート電極配線１１１と、バリア層１０７とチャネル層１０８との界面近傍のチャネル層１０８に形成される２次元正孔ガスから構成されるチャネル（ｐチャネル）に接続するソース電極１１２と、チャネルに第１半導体層１０２を介して接続するドレイン電極１１３とを備える。実施の形態では、主表面をｃ面としているバリア層１０７およびチャネル層１０８の側面は、ｍ面であり、このｍ面にソース電極１１２が形成されることになる。実施の形態では、バリア層１０７およびチャネル層１０８の側面は、基板１０１の主表面１０１ａとほぼ平行な状態となる。また、第１半導体層１０２は、主表面をｍ面としているので、ドレイン電極１１３は、ｍ面に形成されることになる。
【００３０】
例えば、ゲート電極配線１１１は、一部の第３半導体層１０５に形成した開口領域１２１の底部に露出するゲート層１０４にオーミック接続して形成されていればよい。また、ソース電極１１２は、ｃ面方向に積層されているバリア層１０７およびチャネル層１０８のｍ面とされている側面に、オーミック接続して形成されていればよい。また、ドレイン電極１１３は、開口領域１０６に露出する第１半導体層１０２にオーミック接続して形成されていればよい。
【００３１】
なお、実施の形態では、チャネル層１０８と正孔キャリア供給層１０９との間に、第４半導体層１１０を備える。第４半導体層は、例えばＣがドープされることで半絶縁性とされた窒化物半導体（ＧａＮ）から構成され、主表面がｃ面方向とされている。このように第４半導体層１１０を備えることで、チャネル層１０８と正孔キャリア供給層１０９とが、電気的に隔絶されるようになる。この構成とすることで、例えば、ソース・ドレイン間に電圧を印加したことにより電流が流れる経路が、チャネル層１０８に制限されることになり、正孔キャリア供給層１０９が電流経路となって発生するリーク電流を抑制することができる。
【００３２】
上述したことにより、ソース・ドレイン間に電流が流れるオン状態と、ソース・ドレイン間に電流が流れないオフ状態とを、ゲート電圧によって切り替える際のオン／オフ比を高くすることができるようになる。この結果、トランジスタの消費電力を低減することができるなどの高性能化が可能となる。特に、高電圧・大電流動作時には、第４半導体層１１０を備えることによる上述した効果は、非常に大きくなる。
【００３３】
上述した実施の形態における半導体装置（ｐチャネル型トランジスタ）では、まず、開口領域１０６のゲート層１０４における側面１０６ａとバリア層１０７との界面近傍のゲート層１０４に、２次元電子ガス１３１が形成される。このため、２次元電子ガス１３１の広がりは、ゲート層１０４の厚さにより決定（制限）されるようになる。
【００３４】
また、バリア層１０７とチャネル層１０８との界面近傍のチャネル層１０８に、２次元正孔ガス１３２が形成されるようになる。ここで、基板１０１の主表面１０１ａの法線方向において、開口領域１０６の深さにより、バリア層１０７，チャネル層１０８，正孔キャリア供給層１０９の延在長さが決定される。ここで、開口領域１０６の深さは、ほぼ、第２半導体層１０３，ゲート層１０４，第３半導体層１０５の層厚の合計である。従って、基板１０１の主表面１０１ａの法線方向における２次元正孔ガス１３２の形成長さは、第２半導体層１０３，ゲート層１０４，第３半導体層１０５の層厚の合計により決定されることになる。
【００３５】
この構成では、基板１０１の主表面１０１ａの法線方向に、２次元正孔ガス１３２の一方には、ソース電極１１２がアクセスしている。また、２次元正孔ガス１３２の他方には、第１半導体層１０２を介してドレイン電極１１３がアクセスしている。また、２次元電子ガス１３１には、ゲート層１０４を介してゲート電極配線１１１が接続し、ゲート電圧が印加可能とされている。従って、２次元電子ガス１３１を介してバリア層１０７にゲート電界を印加することで、ｐチャネルとなる２次元正孔ガス１３２のシートキャリア濃度が変調可能である。
【００３６】
また、実施の形態によれば、ソース電極１１２およびドレイン電極１１３は、電気的に分離されている異なる層の上に形成されているので、ドレイン電流を完全にオフすることが可能である。
【００３７】
また、実施の形態では、ゲート長を規定する２次元電子ガス１３１の空間的な広がりは、前述したように、ゲート層１０４の厚さにより決定される。また、ゲート層１０４の厚さは、数十ｎｍ程度とすることが容易である。従って、実施の形態では、ゲート長を数十ｎｍと非常に小さくすることが可能であり、高速なスイッチングが実現できる。
【００３８】
また、前述したように、２次元正孔ガス１３２が形成される面であるｃ面ではなく、ｍ面にソース電極１１２，ドレイン電極１１３が形成される。言い換えると、２次元正孔ガス１３２の形成面に向かい合う状態に、ソース電極１１２，ドレイン電極１１３が形成されない状態とすることができる。この状態は、ソース電極１１２，ドレイン電極１１３が接続している領域の２次元正孔ガス１３２が、ゲート電界の影響を受けない状態である。このため、実施の形態によれば、ゲート電圧の変化による２次元正孔ガス１３２のシートキャリア濃度が変化しても、ソース・ドレインのアクセス抵抗が変化することがない。従って、低電流動作させる際に、抵抗成分が増大することがない。
【００３９】
次に、実施の形態における半導体装置の製造方法について、図２Ａ〜図２Ｅを用いて説明する。図２Ａ〜図２Ｅは、本発明の実施の形態における半導体装置（ｐチャネル型トランジスタ）の製造方法を説明する、各途中工程の状態を示す構成図である。ここでは、断面を示している。
【００４０】
まず、図２Ａに示すように、主表面１０１ａをｍ面としたＧａＮからなる基板１０１を用意する。なお、窒化物半導体のｍ面は、非極性面である。次いで、図２Ｂに示すように、第１半導体層１０２，第２半導体層１０３，ゲート層１０４，第３半導体層１０５を、これらの順にエピタキシャル成長する。例えば、よく知られた有機金属化学気相成長法により、各層を形成すればよい。
【００４１】
次に、図２Ｃに示すように、第１半導体層１０２に到達する開口領域１０６を、第３半導体層１０３，ゲート層１０４，第２半導体層１０５に形成する。よく知られたフォトリソグラフィ技術により形成したマスクパターンを用い、誘導結合型プラズマ（ＩＣＰ）−反応性ドライエッチング（ＲＩＥ）などにより、選択的にエッチングすることで、開口領域１０６を形成すればよい。このエッチングで形成（露出）される側面１０６ａが、ＩＩＩ族極性のｃ面となるようにすればよい。
【００４２】
次に、図２Ｄに示すように、開口領域１０６の、ｃ面方向とされた第３半導体層１０５，ゲート層１０４，第２半導体層１０３の側面１０６ａに、例えば、有機金属化学気相成長法などにより、バリア層１０７を再成長する。前述したように、この再成長面となる側面１０６ａは、ＩＩＩ族極性のｃ面である。従って、再成長における成長条件として、有機金属気相成長法による成長の方向が、主にｃ面に垂直な方向となるように設定すれば、アンドープの窒化物半導体から構成されたバリア層１０７が、主表面をｃ面として形成されるようになる。なお、これらの形成において、第３半導体層１０５の主表面上には成長が起きないように、ＳｉＯ2などによる絶縁層をマスクとして形成しておくとよい。引き続き、チャネル層１０８，第４半導体層１１０，および正孔キャリア供給層１０９を成長させる。これらの各層も、主表面をｃ面として形成される。
【００４３】
次に、図２Ｅに示すように、第３半導体層１０５に、開口領域１２１を形成する。開口領域１２１は、ゲート層１０４に到達する深さとする。また、開口領域１２１は、側面１０６ａを挾み、開口領域１０６と相対する位置に形成する。例えば、公知のフォトリソグラフィ技術により形成したマスクパターンを用い、ＩＣＰ−ＲＩＥなどにより選択的にエッチングすることで、開口領域１０６を形成する。
【００４４】
次に、開口領域１２１に露出するｍ面とされているゲート層１０４の表面に、オーミック接続するゲート電極１１１を形成する。また、開口領域１０６に露出しているｍ面とされている第１半導体層１０２の表面に、オーミック接続するドレイン電極１１３を形成する。また、バリア層１０７およびチャネル層１０８の側面に、これらの界面の部分を跨いだ状態で、ソース電極１１２を形成する。いずれの電極も、オーミック性電極となるような金属より構成すればよい。このようにして形成したソース電極１１２は、障壁層１０７とチャネル層１０８との界面近傍のチャネル層１０８に形成される２次元正孔ガスから構成されるチャネルの一端に接続し、ドレイン電極１１３は、上記チャネルの他端に第１半導体層１０３を介して接続するものとなる。
【００４５】
以上に説明したように、本発明によれば、基板上に非極性面であるｍ面を主表面として形成した窒化物半導体層の、ｃ面となる側面に、チャネル層，バリア層，正孔キャリア供給層を形成するようにした。また、この構成とすることで、チャネル層とバリア層との間に形成されるチャネルが、基板の主表面に対して垂直な方向に形成されるようになる。また、このように形成されるチャネルに対し、非極性方向に成長するｎ型の窒化物半導体層でゲートを構成した。これらのことにより、本発明によれば、窒化物半導体を用いたｐチャネル型トランジスタにおいて、ドレイン電流を完全にオフし、低電流動作時におけるソースやドレインのアクセス抵抗の増大を抑制し、トランジスタの高速動作が実現できるようになる。
【００４６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ｍ面方向に成長した各層に形成した開口領域の側面として、ＩＩＩ族極性のｃ面を利用し、バリア層，チャネル層，正孔キャリア供給層を、ｃ面方向に成長したが、これに限るものではない。例えば、Ｖ族極性のｃ面とした側面に、バリア層，チャネル層，正孔キャリア供給層を形成してもよい。
【符号の説明】
【００４７】
１０１…基板、１０１ａ…主表面、１０２…第１半導体層、１０３…第２半導体層、１０４…ゲート層、１０５…第３半導体層、１０６…開口領域、１０６ａ…側面、１０７…バリア層、１０８…チャネル層、１０９…正孔キャリア供給層、１１０…第４半導体層、１１１…ゲート電極配線、１１２…ソース電極、１１３…ドレイン電極、１２１…開口領域、１３１…２次元電子ガス、１３２…２次元正孔ガス。
【図１】
0006001577.tif 000002
【図２Ａ】
0006001577.tif 000003
【図２Ｂ】
0006001577.tif 000004
【図２Ｃ】
0006001577.tif 000005
【図２Ｄ】
0006001577.tif 000006
【図２Ｅ】
0006001577.tif 000007
【図３】
0006001577.tif 000008