(57)【特許請求の範囲】
【請求項１】
撮像素子と、
コンフィギュレーションデータを格納するメモリと、
前記撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを備え、
前記画像信号処理回路が、ＰＬＤ（Programmable Logic Device）を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、複数の映像関連規格に応じて、複数のコンフィギュレーションデータを格納する複数のメモリを有し、
前記データ通信制御部が、前記プロセッサの映像関連規格を判別し、前記プロセッサの映像関連規格に対応するコンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置のビデオスコープ。
【請求項２】
撮像素子を有するビデオスコープと、
前記ビデオスコープに接続され、前記撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、
前記ビデオスコープが、
コンフィギュレーションデータを格納するメモリと、
前記ビデオスコープが前記プロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを有し、
前記画像信号処理回路が、ＰＬＤ（Programmable Logic Device）を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、複数の映像関連規格に応じて、複数のコンフィギュレーションデータを格納する複数のメモリを有し、
前記データ通信制御部が、前記プロセッサの映像関連規格を判別し、前記プロセッサの映像関連規格に対応するコンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置。
【請求項３】
撮像素子を有するビデオスコープと、
前記ビデオスコープに接続され、前記撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、
前記ビデオスコープが、
コンフィギュレーションデータを格納するメモリと、
前記ビデオスコープが前記プロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを有し、
前記画像信号処理回路が、ＰＬＤ（Programmable Logic Device）を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、第１のＴＶ映像規格に応じた第１コンフィギュレーションデータを格納する第１メモリと、第２のＴＶ映像規格に応じた第２コンフィギュレーションデータを格納する第２メモリとを有し、
前記データ通信制御部が、前記プロセッサの映像規格を判別し、前記プロセッサの映像規格に対応する第１もしくは第２コンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置。
【請求項４】
前記データ通信制御部が、前記プロセッサの映像関連規格を判別するＩ／Ｏポートを有し、
前記複数のコンフィギュレーションデータのうち送信されていないコンフィギュレーションデータが格納されたメモリに対し、接続されているビデオスコープに関するデータが格納されることを特徴とする請求項２に記載の内視鏡装置。
【請求項５】
撮像素子と、
コンフィギュレーションデータを格納するメモリと、
前記撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータを前記プロセッサへ送信するデータ通信制御部とを備え、
前記画像信号処理回路が、ＰＬＤ（Programmable Logic Device）を有し、前記コンフィギュレーションデータに基づいてプログラミング構築され、
前記メモリが、第１のＴＶ映像規格に応じた第１コンフィギュレーションデータを格納する第１メモリと、第２のＴＶ映像規格に応じた第２コンフィギュレーションデータを格納する第２メモリとを有し、
前記データ通信制御部が、前記プロセッサの映像規格を判別し、前記プロセッサの映像規格に対応する第１もしくは第２コンフィギュレーションデータを前記プロセッサへ送信することを特徴とする内視鏡装置のビデオスコープ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スコープによって器官内壁などの被写体を撮像し、観察画像をモニタに表示可能な内視鏡システムに関し、特に、プログラミングによって処理機能が設定される画像信号処理回路に関する。
【背景技術】
【０００２】
電子内視鏡装置では、先端部に撮像素子を設けたビデオスコープにおいて画像信号処理が実行可能であり、撮像素子から読み出される画素信号を処理する画像信号処理回路がビデオスコープ内に設けられている。画像信号処理回路は、Ｒ、Ｇ、Ｂ信号などのビデオ信号を生成し、プロセッサへ出力する。
【０００３】
診断対象、用途等に応じて画像信号処理機能を変更するため、ＦＰＧＡ（Field Programmable Gate Array）などのプログラミング設定変更可能な画像信号処理回路をビデオスコープ内に設けることができる。そこでは、プロセッサ内のＲＯＭ等のメモリにあらかじめ複数のコンフィギュレーションデータを格納する。そして、プロセッサに接続されたビデオスコープのＦＰＧＡは、ユーザの所望する処理内容に応じたコンフィギュレーションデータによって画像信号処理回路をプログラミング構築する（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０６５８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ビデオスコープにおける画像信号処理内容は、ビデオスコープ自身の特性（例えば、撮像素子の解像度）、映像規格などによって異なる。そのため、同じ機能をもつ画像信号処理回路をプログラミング構築する場合においても、接続可能なビデオスコープの種類に合わせてコンフィギュレーションデータを数多く用意し、あるいは、コンフィギュレーションデータの内容を、ビデオスコープ接続に合わせて変更する必要がある。
【０００６】
したがって、煩雑な作業を伴うことなく、ビデオスコープとプロセッサとの間の接続関係から、所望の画像信号処理機能を実現させる画像信号処理回路を容易に構築することが求められる。
【課題を解決するための手段】
【０００７】
本発明の内視鏡装置は、撮像素子を有するビデオスコープと、ビデオスコープに接続され、撮像素子から読み出される画素信号を処理する画像信号処理回路を有するプロセッサとを備え、ビデオスコープが、コンフィギュレーションデータを格納するメモリと、ビデオスコープがプロセッサに接続されると、コンフィギュレーションデータをプロセッサへ送信するデータ通信制御部とを有する。
【０００８】
本発明では、プロセッサにおいて、回路書き換え可能なＰＬＤ（Programmable Logic Device）によって構成される画像信号処理回路が設けられている。例えば、ＦＰＧＡなどによって画像信号処理回路が構成される。そして、画像信号処理回路の動作内容は、接続するビデオスコープのコンフィギュレーションデータに基づいて設定される。
【０００９】
コンフィギュレーションデータは、例えばＨＤＬなどにより記述されたプログラムリストによって表現されるデータ構造あるいはそれに準じるものを示し、例えば、物理レベルでのネットリスト、論理レベルでのスキーム、シナリオなどがある。コンフィギュレーションデータによって画像信号処理回路がプログラミング構築され、処理動作内容が決定される。
【００１０】
本発明では、例えば内視鏡装置の出荷時において、ビデオスコープにコンフィギュレーションデータをメモリに格納する一方、撮像素子からの画素信号に対する画像信号処理を実行する画像信号処理回路をプロセッサに設けている。これにより、ビデオスコープ特性に合わせた画像信号処理回路が、ビデオスコープ接続に合わせてプロセッサ内にプログラミング構築される。新たなコンフィギュレーションデータを備えたビデオスコープが接続されると、そのビデオスコープ特性に合わせた画像信号処理回路が構築可能となる。
【００１１】
画像信号処理動作内容を設定するコンフィギュレーションデータは、同じ機能を果たす動作処理であっても、プロセッサに定められた映像規格によってはその内容が異なる。例えば、ＮＴＳＣ、ＰＡＬ方式によってコンフィギュレーションデータは異なる。
【００１２】
したがって、ビデオスコープには、複数の映像関連規格に従い、複数のコンフィギュレーションデータを格納する複数のメモリを設けるのが望ましい。この場合、データ通信制御部は、プロセッサの映像関連規格を判別し、プロセッサの映像関連規格に対応するコンフィギュレーションデータをプロセッサへ送信する。
【００１３】
例えば、ＴＶ映像規格の場合、第１のＴＶ映像規格（ＮＴＳＣなど）に応じた第１コンフィギュレーションデータを格納する第１メモリと、第２のＴＶ映像規格（ＰＡＬなど）に応じた第２コンフィギュレーションデータを格納する第２メモリを設けるようにすればよい。データ通信制御部は、プロセッサの映像規格を判別し、プロセッサの映像規格に対応する第１もしくは第２コンフィギュレーションデータをプロセッサへ送信する。
【００１４】
たとえば、Ｉ／ＯポートによってＴＶ映像規格を判別すると、ポート状態がその後変更されることはない。すなわち、ビデオスコープは以降特定の映像規格にしか対応しない。よって、複数のコンフィギュレーションデータのうち送信されていないコンフィギュレーションデータを格納しているメモリに、ビデオスコープに関するデータ（撮像素子の種類など）を格納し、メモリを有効利用するのが望ましい。
【００１５】
本発明の他の局面におけるビデオスコープは、撮像素子と、コンフィギュレーションデータを格納するメモリと、撮像素子から読み出される画素信号に対して画像信号処理を行う画像信号処理回路を備えたプロセッサに接続されると、コンフィギュレーションデータをプロセッサへ送信するデータ通信制御部とを備え、画像信号処理回路が、ＰＬＤ（Programmable Logic Device）を有し、コンフィギュレーションデータに基づいてプログラミング構築されることを特徴とする。
【発明の効果】
【００１６】
このように本発明によれば、接続されるビデオスコープに適した画像信号処理回路を、煩雑な作業を伴わずに自動構築することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態である内視鏡装置のブロック図である。
【図２】画像信号処理回路の動作設定処理を示したフローチャートである。
【発明を実施するための形態】
【００１８】
以下では、図面を参照して本実施形態である内視鏡システムについて説明する。
【００１９】
図１は、本実施形態である内視鏡装置のブロック図である。
【００２０】
内視鏡装置は、その挿入部分が体内へ挿入されるビデオスコープ１０と、プロセッサ２０とを備え、ビデオスコープ１０はプロセッサ２０に着脱自在に接続される。ビデオスコープは様々なタイプ、機種のビデオスコープが用意されており、内視鏡作業に合わせて所定のビデオスコープ１０が選択的にプロセッサ２０に接続される。また、プロセッサ２０には、モニタ５０が接続されている。
【００２１】
プロセッサ２０は、ランプ３２を備え、ランプ３２から放射された照明光は、集光レンズ３１を介してビデオスコープ１０内に設けられたライトガイド１１に入射する。ライトガイド１１に入射した光は、スコープ先端部１０Ｔから射出し、配光光学系１３を通じて被写体（観察対象）に向けて照射される。
【００２２】
被写体に反射した照明光は、スコープ先端部１０Ｔに設けられた対物レンズ１５によって結像し、これにより被写体像がＣＣＤなどのイメージセンサ１２の受光面に形成される。イメージセンサ１２では、１フレーム（フィールド）分の画像信号が所定のフレーム時間間隔で読み出される。例えばＮＴＳＣ方式の場合、１／３０（１／６０）秒間隔、ＰＡＬ方式の場合、１／２５（１／５）秒間隔で読み出される。イメージセンサ１２には、Ｃｙ、Ｙｅ、Ｇ、ＭｇあるいはＲ、Ｇ、Ｂから成る色要素をモザイク配列させた補色フィルタが配設されている。
【００２３】
読み出された一連の画素信号は、スコープコントローラ１６を介してプロセッサ２０の画像信号処理回路２２へ送られる。画像信号処理回路２２では、画素信号に対するデジタル化処理、さらには、ホワイトバランス処理（ゲイン処理）、ガンマ補正処理などの様々な信号処理が施される。これにより、Ｒ、Ｇ、Ｂの画像信号が生成される。Ｒ、Ｇ、Ｂ画像信号は、画像メモリ２４に一時的に格納された後、出力回路２７を経てモニタ５０へ出力される。これにより、観察画像がモニタ５０に表示される。
【００２４】
集光レンズ３１とライトガイド１１の間には、照明光量を調整する絞り３３が配置されている。調光回路３５は、画像信号処理回路２２から送られてくる輝度信号に基づいてモータ３６を制御し、被写体像の明るさを適切な明るさで維持するように絞り３３が開閉する。
【００２５】
ＣＰＵ、ＲＯＭ等を含むシステムコントロール回路２６は、タイミングコントローラ２８、ランプ電源３４などへ制御信号を出力し、プロセッサ２０全体の動作を制御する。また、システムコントロール回路２６は、フロントパネル２９のスイッチボタン（図示せず）の操作を検出する。プロセッサの動作制御に関するプログラムはＲＯＭにあらかじめ格納されている。システムコントロール回路２６は、ビデオスコープ１０内に設けられたスコープコントローラ１６と相互通信し、様々なデータが受信、送信可能である。
【００２６】
ビデオスコープ１０がプロセッサ２０に接続されると、プロセッサ２０からビデオスコープ１０に電源が供給される。ＣＰＵ１５、ＲＯＭ（図示せず）を含むスコープコントローラ１６は、ＩＣチップで構成されており、ビデオスコープ１０の動作を制御するとともに、プロセッサ２０との通信を行なう。また、ビデオスコープ１０には第１メモリ１７Ａ、第２メモリ１７Ｂが設けられており、両方とも、ＥＥＰＲＯＭなど上書き可能な不揮発性メモリによって構成される。
【００２７】
プロセッサ２０の画像信号処理回路２２は、プログラミングによって設定変更可能なＰＬＤ（Programmable Logic Device）によって構成されており、ここではＦＰＧＡが適用されている。第１メモリ１７Ａ、第２メモリ１７Ｂには、画像信号処理回路２２をプログラミング構築するために使用されるコンフィギュレーションデータが格納されている。
【００２８】
コンフィギュレーションデータは、回路動作を設定する情報をもつデータであり、ＨＤＬなどによって記述されるプログラミングリスト、ネットリストなどがデータとして第１、第２メモリ１７Ａ、１７Ｂに格納されている。第１メモリ１７Ａには、ＴＶ映像規格としてＰＡＬ方式対応のコンフィギュレーションデータが格納されており、第２メモリ１７Ｂには、ＮＴＳＣ方式対応のコンフィギュレーションデータが格納されている。
【００２９】
ＩＣチップに実装されているスコープコントローラ１６のＣＰＵ１５には、Ｉ／Ｏポート１９Ａ、１９Ｂが設けられている。スコープコントローラ１６は、Ｉ／Ｏポート１９Ａ、１９Ｂへのポート入力電圧のレベルに基づき、プロセッサの映像規格がＰＡＬ方式、ＮＴＳＣ方式いずれであるかを判別する。
【００３０】
ビデオスコープ１０が出荷されるとき、あるいは、ビデオスコープ１０のメンテナンスが行なわれたとき、ビデオスコープ１０とプロセッサ２０との接続を通じて画像信号処理回路２２のプログラミング構築が行われる。以下、画像信号処理回路の処理動作設定について説明する。
【００３１】
図２は、画像信号処理回路の動作設定処理を示したフローチャートである。ビデオスコープ１０がプロセッサ２０に接続されると、自動的に開始される。
【００３２】
ステップＳ１０１、Ｓ１０２では、Ｉ／Ｏポート１９Ａ、１９Ｂの入力電圧レベルによって、プロセッサ２０の映像規格がＰＡＬ方式であるか、あるいはＮＴＳＣ方式であるか判断される。Ｉ／Ｏポート１９Ａ、１９Ｂへの入力電圧レベルは、プロセッサ２０の映像規格に応じて決定される。
【００３３】
プロセッサ２０の映像規格がＰＡＬ方式であると判断されると、第１メモリ１７Ａに格納されたＰＡＬ用コンフィギュレーションデータが読み出され、プロセッサ２０へ送信される。プロセッサ２０では、送られてくるＰＡＬ用コンフィギュレーションデータに従い、ＰＡＬ方式対応の画像信号処理回路２２が構築される（Ｓ１０５、Ｓ１０６）。
【００３４】
一方、プロセッサ２０の映像規格がＮＴＳＣ方式であると判断されると、第２メモリ１７Ｂに格納されたＮＴＳＣ用コンフィギュレーションデータが読み出される（Ｓ１０３）。プロセッサ２０では、ＮＴＳＣ用コンフィギュレーションデータに従い、ＮＴＳＣ方式対応の画像信号処理回路２２が構築される（Ｓ１０４）。
【００３５】
ステップＳ１０７では、ビデオスコープの機種に関するデータの設定処理が行われる。ここでは、第１、第２メモリ１７Ａ、１７Ｂのうちプロセッサ２０の映像規格に対応していなかったメモリを、スコープ特性（撮像素子のタイプなど）などに関するデータを格納するメモリとして使用する。ユーザがキーボード操作などすることにより、使用されていないコンフィギュレーションデータを格納したメモリにデータが上書きされる。
【００３６】
このように本実施形態によれば、ビデオスコープ１０内にコンフィギュレーションデータを格納したメモリ１７Ａ、１７Ｂが設けられており、プロセッサ２０には、ＦＰＧＡによってプログラミング構築される画像信号処理回路２２が設けられている。そして、ビデオスコープ１０がプロセッサ２０に接続されると、ＰＡＬ方式、もしくはＮＴＳＣ方式に対応したコンフィギュレーションデータがプロセッサ２０に送信され、画像信号処理回路２２が構成される。
【００３７】
ビデオスコープではなく、プロセッサに再構成可能な画像信号処理回路を設ける一方、ビデオスコープにコンフィギュレーションデータ格納メモリを設ける、これにより、ビデオスコープをプロセッサに接続させると、そのビデオスコープに適した画像信号処理回路が自動的に形成される。ビデオスコープ内に自身のコンフィギュレーションデータを用意するため、コンフィギュレーションデータの変更等する必要がない。そして、ビデオスコープに画像信号処理回路を設けないため、コストダウン可能となる。
【００３８】
また、映像規格としてＰＡＬ方式もしくはＮＴＳＣ方式どちらのコンフィギュレーションデータを用意するため、出荷時にＰＡＬ方式もしくはＮＴＳＣ方式をビデオスコープに設定することが可能となり、製造時に映像規格に分けてビデオスコープを完成させる必要がなく、ビデオスコープ内にＰＡＬ用基板、ＮＴＳＣ用基板を設けずに基板を共有化することができる。
【００３９】
さらに、ＰＡＬ方式、ＮＴＳＣ方式が設定されると、以降使用されることがないコンフィギュレーションデータを格納するメモリには、ビデオスコープ機種データが格納される。これにより、用意されたメモリを有効利用することができる。
【００４０】
本実施形態では、ＦＰＧＡによって画像信号処理回路２２が構成されているが、他の形式のＰＬＤでもよい。また、ビデオスコープとプロセッサとの接続時には、そのプロセッサの映像規格に適したコンフィグレーションデータを送信させてもよい。
【符号の説明】
【００４１】
１０  ビデオスコープ
１６  スコープコントローラ
１７Ａ  第１メモリ
１７Ｂ  第２メモリ
１９Ａ、１９Ｂ  Ｉ／Ｏポート
２０  プロセッサ
２２  画像信号処理回路
【図１】
0005856792.tif 000002
【図２】
0005856792.tif 000003