(57)【特許請求の範囲】
【請求項１】
サファイア基板上にIII 族窒化物半導体を成長させる方法において、
前記サファイア基板上に、ＡｌＮ、又は、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）から成る多結晶、非晶質、又は、多結晶と非晶質の混在した状態の厚さ１ｎｍ以上、１００ｎｍ以下のバッファ層を、基板温度を３００℃以上、６００℃以下の範囲にして、ＭＯＣＶＤ法により形成し、
前記バッファ層の形成された前記基板を、温度１３００℃以上１７００℃以下の範囲で、前記バッファ層上にＧａＮ半導体の単結晶が成長する温度よりも高く、ＧａＮ半導体が成長しない温度で、水素ガスとアンモニアガスを流した状態で熱処理することにより隣接する結晶粒を固相成長により合体させてより大きな単結晶の結晶核の集合体を形成して、前記バッファ層の表面の凹凸の高さと深さの標準偏差で表した表面粗さを０．６８ｎｍ以下とし、且つ、前記バッファ層の結晶核密度を熱処理の前に比べて低減させた７×１０10／cm2 以下とし、
その熱処理の後、前記基板の温度を、ＧａＮ半導体の単結晶が成長する温度まで降温して、その温度を保持して、
ＧａＮ半導体を、ＭＯＣＶＤ法により、前記バッファ層上に成長させる
ことを特徴とするIII 族窒化物半導体の成長方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通転位を減少させたＧａを含むIII 族窒化物半導体の製造方法に関する。
【背景技術】
【０００２】
従来から、有機金属ガス気相成長法（以下、「ＭＯＣＶＤ」という）により、サファイア基板上に、低温バッファ層を形成し、そのバッファ層の上に、ＧａＮを成長させる方法が知られている。
【０００３】
例えば、特許文献１においては、サファイア基板を１１３５℃で加熱処理して表面をクリーニングした後に、基板温度を５１５℃に低下させて、厚さ２０ｎｍのＧａＮから成るバッファ層を形成し、基板温度を１０７５℃に上昇させて、ＧａＮの微結晶をサファイア基板上に形成している。その後、その温度を保持して、水素ガス比率を窒素ガス比率よりも大きくして、ＧａＮの微結晶を核として、ＧａＮをファセット成長させている。その後、基板温度を１００５℃に低下させ窒素ガス比率を水素ガス比率よりも大きくすることにより、横方向に成長し易くしてファセット間を埋めるように、ＧａＮを成長させている。これにより、貫通転位密度を低減させたＧａＮが得るものである。
【０００４】
特許文献２の実施例３では、サファイア基板を１２００℃でサーマルクリーニングし、基板温度を１２００℃にして、ＡｌＮをエピタキシャル成長させて、厚さ０．７μｍの単結晶の下地層１０２が形成されている。次に、基板温度を１１５０℃に低下させて、ＡｌＧａＮ層１０３を厚さ１００ｎｍ以下にエピタキシャル成長させ、基板温度を１３５０℃で１０分、保持してアニール処理を行っている。その後、基板温度を１１５０℃まで低下させて、さらに、ＡｌＧａＮ層１０４を成長させている。これにより、ＡｌＧａＮ層の貫通転位密度を低減させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１９８７２
【特許文献２】特開２００５−１８３５２４
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、特許文献１の方法は、低温で厚さ２０ｎｍの極薄いＧａＮから成る低温バッファ層を形成した後に、ＧａＮの成長が可能な温度に上昇させて、ＧａＮの微結晶を形成し、続いて、ＧａＮをファセット成長させる方法である。したがって、低温バッファ層の形成後に基板の温度は、ＧａＮが成長できる温度までしか上昇させていないので、微結晶の結晶核が小さい。このために、貫通転位の発生起点の密度は、依然として大きい。
【０００７】
また、特許文献２の方法は、基材１１上の下地層１２は、厚さ０．７μｍにエピタキシャル成長させているので単結晶である。また、ＡｌＧａＮ層１０３は単結晶の下地層１０２の上にエピタキシャル成長させていることから、単結晶である。そして、このＡｌＧａＮ層１０３を形成した段階でアニールすることは、ＡｌＧａＮ層１０３における転位の移動を容易にして転位密度を低減させるためである（段落００３２）。
【０００８】
したがって、特許文献２は、多結晶、非晶質、又は、多結晶と非晶質の混在した状態のバッファ層における結晶核を大きくさせるものではなく、目的の成長させる半導体層での貫通転位密度の形成を抑制するものではない。
また、特許文献１は、ファセット成長のための結晶核を得るための熱処理であり、貫通転位の発生起点の密度を減少させるものではない。
【０００９】
本発明は、貫通転位の発生起点の密度を低減させることで、成長させる目的の半導体の貫通転位密度を一様にし、且つ、低減させることを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、サファイア基板上にIII 族窒化物半導体を成長させる方法において、サファイア基板上に、ＡｌＮ、又は、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）から成る多結晶、非晶質、又は、多結晶と非晶質の混在した状態の厚さ１ｎｍ以上、１００ｎｍ以下のバッファ層を、基板温度を３００℃以上、６００℃以下の範囲にして、ＭＯＣＶＤ法により形成し、バッファ層の形成された基板を、温度１３００℃以上１７００℃以下の範囲で、バッファ層上にＧａＮ半導体の単結晶が成長する温度よりも高く、ＧａＮ半導体が成長しない温度で、水素ガスとアンモニアガスを流した状態で熱処理することにより隣接する結晶粒を固相成長により合体させてより大きな単結晶の結晶核の集合体を形成して、バッファ層の表面の凹凸の高さと深さの標準偏差で表した表面粗さを０．６８ｎｍ以下とし、且つ、バッファ層の結晶核密度を熱処理の前に比べて低減させた７×１０10／cm2 以下とし、その熱処理の後、基板の温度を、ＧａＮ半導体の単結晶が成長する温度まで降温して、その温度を保持して、ＧａＮ半導体を、ＭＯＣＶＤ法により、バッファ層上に成長させることを特徴とするIII 族窒化物半導体の成長方法である。
【００１１】
バッファ層は、ＡｌＮ又はＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）である。熱処理温度は、１３００℃以上、１７００℃以下である。この温度範囲の時には、ＧａＮ半導体の単結晶が成長する温度よりも高く、その半導体は全く、成長しない。また、１７００℃を越えると、サファイアなどの基板にダメージが生じるので望ましくない。また、熱処理温度は１３００℃以上、１５００℃以下であっても良い。バッファ層は、ＭＯＣＶＤ法により、基板温度は、３００℃以上、６００℃以下で形成される。また、バッファ層の厚さは１ｎｍ以上、１００ｎｍ以下である。形成温度が３００℃以上、６００℃以下であって、この厚さの範囲で、ＡｌＮ又はＡｌＧａＮを堆積すると、多結晶、非晶質、又は、多結晶と非晶質との混在した状態となる。この状態は、異種基板上にIII 族窒化物半導体をエピタキシャル成長させるための低温形成バッファ層の状態となる。
【００１２】
熱処理は、水素ガスとアンモニアガスを流した状態で、行う。この状態のバッファ層を１３００℃以上に加熱することにより、隣接する結晶粒が固相成長により合体して大きな結晶粒となる。すなわち、バッファ層は、より大きな単結晶の結晶核の集合体となる。バッファ層上にエピタキシャル成長させるＧａＮ半導体は、この結晶核の格子に整合して、エピタキシャル成長することになる。結晶核の粒界で成長する半導体が合体するので、この粒界で貫通転位が発生し易い。ところが、結晶核が大きいことにより、貫通転位の発生起点密度が低下することになる。これにより、成長する半導体層における貫通転位密度を原始的に低減させることができる。
【００１３】
基板の材料は、サファイアである。また、ＧａＮ半導体において、Ｇａの一部を他の第１３族元素（第３Ｂ族元素）であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素（第５Ｂ族元素）であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものであっても良い。ｎ型不純物やｐ型不純物が添加されていても良い。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。
【発明の効果】
【００１４】
本発明によれば、ＡｌＮ又はＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）を、基板上に堆積して、多結晶、非晶質、又は、多結晶と非晶質とが混在した状態のバッファ層を形成した後に、バッファ層上に、ＧａＮ半導体の単結晶が成長する温度よりも高く、その半導体が成長しない温度で、熱処理して、バッファ層の結晶核密度を熱処理の前に比べて低減させている。この結果、結晶成長の目的とするＧａＮ半導体が格子整合して成長する結晶核が大きくなり、粒界密度が低減されるので、貫通転位の発生起点の密度が低下することになる。この結果、得られる半導体において貫通転位密度を原始的に低減させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例に係る製造方法によるバッファ層の表面粗さと熱処理温度との関係を示した特性図。
【図２】本発明の実施例に係る製造方法によるバッファ層の結晶核密度と熱処理温度との関係を示した特性図。
【図３】本発明の実施例に係る製造方法による成長時の基板の温度の変化を示した特性図。
【図４】従来例の製造方法による成長時の基板の温度の変化を示した特性図。
【図５】本発明の実施例に係る製造方法により製造される発光素子を示した構造図。
【図６】発光素子の製造工程を示した素子の断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の具体的な実施例について図を参照して説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００１７】
本実施例は、主面がｃ面であるサファイア基板上に、ＡｌＮから成るバッファ層をＭＯＣＶＤ法により形成し、熱処理の後に、ＧａＮを成長させた例である。結晶成長方法は有機金属化合物気相成長法（ＭＯＣＶＤ法）である。ここで用いられたガスは、キャリアガスは水素と窒素（Ｈ2 又はＮ2 ）を用い、窒素源には、アンモニアガス（ＮＨ3 ）、Ｇａ源には、トリメチルガリウム（Ｇａ(CH3)3：以下「ＴＭＧ」と書く。) 、Ａｌ源には、トリメチルアルミニウム（Ａｌ(CH3)3：以下「ＴＭＡ」と書く。) を用いた。
【００１８】
まず、バッファ層の熱処理による結晶核の変化の様子について述べる。ＭＯＣＶＤ装置内にサファイア基板を載置して、水素ガスを流しながら、基板温度を室温から１１８０℃に上昇させて、サファイア基板を加熱してクリーニングを行い、サファイア基板の表面の付着物を除去した。その後、ＭＯＣＶＤ法によって、基板温度を４００℃にして、ＴＭＡとアンモニアガスとを水素ガスと共に流し、サファイア基板上にＡｌＮからなる厚さ１０ｎｍのバッファ層を形成した。次に、ＴＭＡの供給を停止して、水素ガス（キャリアガス）とアンモニアガスを流しながら基板温度を熱処理温度まで上昇させて、２分保持し、バッファ層の熱処理を行った。
【００１９】
このバッファ層の熱処理の温度を、４００℃、９２０℃、１０２０℃、１０８０℃、１１５０℃、１３００℃、１４００℃と変化させた各種の試料を製造した。この熱処理後のバッファ層表面のＡＦＭ像を測定した。ＡＦＭ像から、バッファ層の表面粗さと、熱処理温度との関係を測定した。その結果を図１に示す。また、バッファ層の結晶核密度と、熱処理温度との関係を測定した。その結果を図２に示す。表面粗さは、凸部の高さ、凹部の深さの平均値を求め、凸部の高さ、凹部の深さの平均値に対する偏差の２乗平均の平方根（ｒｍｓ）とした。図１、２から、熱処理温度が４００℃から１１５０℃の範囲では、高温になる程、表面粗さが大きくなることが分かる。一方、熱処理温度が１３００℃以上となると、バッファ層の表面粗さは、バッファ層の形成時の表面粗さ（０．５ｎｍ）程度である０．６８ｎｍ以下に低下していることが分かる。また、結晶核密度は、熱処理温度が高くなる程、指数関数で減少していることが分かる。熱処理温度が１３００℃以上となると、結晶核密度は、７×１０10／cm2 ｃｍ以下に低下していることが分かる。また、ＡＦＭ像によれば、熱処理温度を高くするに連れて、それぞれの結晶核が大きくなり、結晶核密度が低下している。特に、４００℃でバッファ層を形成した場合に比べて、熱処理温度が１３００℃、１４００℃の場合には、結晶核が顕著に大きくなり、結晶核密度が顕著に低下していた。以上のことから、熱処理温度は、１２５０℃以上、望ましくは、１３００℃以上であることが良いことが分かった。
【００２０】
バッファ層を１３００℃で２分間熱処理した後に、このバッファ層上に、ＧａＮを成長させた。図３は、半導体の成長時のサファイア基板の制御温度の時間変化を示している。ＡｌＮから成るバッファ層を１２５０℃以上の１３００℃で熱処理した後、基板温度を、１３００℃から１１００℃に低下させて、水素ガスをキャリアガスとして流しながら、原料ガスのＴＭＧ、アンモニアガスを流して、厚さ３μｍの不純物無添加のＧａＮを成長させた。バッファ層の結晶核密度が低減されているので、貫通転位の発生起点密度が低減されるので、そのバッファ層上に成長するＧａＮにおける貫通転位密度は低下する。
バッファ層の形成温度は４００℃としたが、３００℃以上６００℃以下において、バッファ層は多結晶、非晶質、又は、多結晶と非晶質の混在した状態となるので、その温度範囲を用いることができる。また、バッファ層の厚さは、１０ｎｍとしたが、１ｎｍ以上、１００ｎｍ以下の範囲とすることができる。この厚さの範囲において、バッファ層を多結晶、非晶質、又は、多結晶と非晶質の混在した状態とすることができる。
【００２１】
本発明は、図４に示すように、基板の温度を、バッファ層を形成する低温から、バッファ層上に成長させるＧａを含むIII 族窒化物半導体の単結晶が成長する温度１１００℃まで上昇させて、その温度でＧａを含むIII 族窒化物半導体を成長させるものではない。本発明は、図３に示すように、Ｇａを含むIII 族窒化物半導体を成長させる前に、バッファ層の温度を、Ｇａを含むIII 族窒化物半導体の単結晶が成長し得ない温度、すなわち、単結晶が適性に成長できる温度を越えて、半導体が成長しない温度まで上昇させて、熱処理するものである。したがって、直ちに、Ｇａを含むIII 族窒化物半導体を成長させる場合に比べて、バッファ層の結晶核が大きくなり、結晶核密度は低下する。この結果、バッファ層における貫通転位の発生起点の密度が低減されるので、成長するＧａを含むIII 族窒化物半導体の貫通転位密度を低減することができる。したがって、バッファ層の熱処理温度を、バッファ層上に成長させるＧａを含むIII 族窒化物半導体の単結晶が成長する温度よりも高く、その半導体が成長しない温度にすることで、成長させる半導体の貫通転位密度を低減させることができる。熱処理温度は、この観点から１２５０℃以上、１７００℃以下、又は、１３００℃以上、１７００℃以下が望ましい。熱処理の保持時間は、２分としたが、１秒でも可能である。保持時間は、１秒以上、３時間以下の範囲が望ましい。
【００２２】
バッファ層は、ＡｌＮの他、Ａｌx Ｇａ1-x Ｎ（０＜ｘ＜１）を用いることができる。バッファ層上に成長させるＧａを含むIII 族窒化物半導体をＡｌz Ｇａ1-z Ｎ（０＜ｚ＜１）とする場合には、格子整合の観点から、バッファ層はＡｌx Ｇａ1-x Ｎ（０＜ｘ＜１）が望ましい。目的とする半導体Ａｌz Ｇａ1-z Ｎ（０＜ｚ＜１）を単結晶成長させる温度は、１０００℃以上であって、バッファ層の熱処理温度（例えば、１３００℃）よりも低い温度である。ＭＯＣＶＤのチャンバー内の圧力は、１００ｋＰａ（常圧）よりも低い方が望ましい。５０ｋＰａ以下、望ましくは３５ｋＰａ以下、さらに、望ましくは２０ｋＰａ以下が良い。Ａｌを含む有機金属ガスは、反応性が高いために、原料ガスが基板に到達する前に反応を起こし、目的とする半導体の結晶成長に寄与しない結合体が形成されるために、圧力は低い方が望ましい。減圧にして、原料ガスの流速を高くすることで、基板に至る前での反応を抑制し、基板上において効率の高い単結晶成長が可能となる。また、ＡｌＮから成るバッファ層の上に、単結晶のＡｌＧａＮを成長させた後に、目的とする半導体のＧａＮを成長させても良い。バッファ層のＡｌＮとＧａＮとの格子不整合を、間の層のＡｌＧａＮが緩和するために、目的とするＧａＮの結晶性がより改善する。
また、バッファ層はスパッタリングにより形成しても良い。この時、基板温度は、３００℃以上、６００℃以下とすることが望ましい。
【００２３】
次に、本発明の方法を用いて製造した発光素子について説明する。図５は、本発明の製造方法を用いた発光素子１の構成を示した図である。発光素子１は、サファイア基板１００上にＡｌＮからなるバッファ層１２０を介して、III 族窒化物半導体からなるｎ型コンタクト層１０１、ＥＳＤ層（静電耐圧改善層）１０２、ｎ層側クラッド層（以下、「ｎ型クラッド層」という）１０３、発光層１０４、ｐ層側クラッド層（以下、「ｐ型クラッド層」という）１０６、ｐ型コンタクト層１０７、が積層され、ｐ型コンタクト層１０７上にｐ電極１０８が形成され、ｐ型コンタクト層１０７側から一部領域がエッチングされて露出したｎ型コンタクト層１０１上にｎ電極１３０が形成された構造である。
【００２４】
ｎ型コンタクト層１０１は、Ｓｉ濃度が１×１０18／ｃｍ3 以上のｎ−ＧａＮである。また、ｎ型コンタクト層１０１の貫通転位密度は、厚さ１μｍ以上において、５×１０8 ／ｃｍ2 以下である。ｎ電極１３０とのコンタクトを良好とするために、ｎ型コンタクト層１０１をキャリア濃度の異なる複数の層で構成してもよい。
【００２５】
ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２、第４ＥＳＤ層１１３の４層構造である。第１ＥＳＤ層１１０は、Ｓｉ濃度が１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである。第１ＥＳＤ層１１０の厚さは２００〜１０００ｎｍである。
【００２６】
第２ＥＳＤ層１１１は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第２ＥＳＤ層１１１の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
第３ＥＳＤ層１１２は、ノンドープのＧａＮである。第３ＥＳＤ層１１２の厚さは５０〜２００ｎｍである。第３ＥＳＤ層１１２はノンドープであるが、残留キャリアによりキャリア濃度が１×１０16〜１×１０17／ｃｍ3 となっている。なお、第３ＥＳＤ層１１２には、キャリア濃度が５×１０17／ｃｍ3 以下となる範囲でＳｉがドープされていてもよい。
【００２７】
第４ＥＳＤ層１１３は、ＳｉがドープされたＧａＮであり、Ｓｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）である。たとえば、第４ＥＳＤ層１１３の厚さを３０ｎｍとする場合にはＳｉ濃度は３．０×１０18〜１．２×１０19／ｃｍ3 である。
【００２８】
ｎ型クラッド層１０３は、厚さ４ｎｍのノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、厚さ１ｎｍのノンドープのＧａＮ層１３４、厚さ０．８ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、厚さ１．６ｎｍのＳｉドープのｎ−ＧａＮ層１３３の４層を順に積層させたものを１単位として、この単位構造を１５回繰り返し積層させた超格子構造である。ただし、ｎ型クラッド層１０３は、最初に形成する層、すなわち、第４ＥＳＤ層１１３に接する層をＩｎ0.077 Ｇａ0.923 Ｎ層１３１とし、最後に形成する層、すなわち、発光層１０４に接する層をｎ−ＧａＮ層１３３としている。ｎ型クラッド層１０３の全体の厚さは、１１１ｎｍである。ここで、Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の厚さは、１．５ｎｍ以上、５．０ｎｍ以下とすることができる。ノンドープのＧａＮ層１３４の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。また、ＧａＮ層１３４にはＳｉをドープしても良い。Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。ｎ−ＧａＮ層１３３の厚さは、０．３ｎｍ以上、２．５ｎｍ以下とすることができる。
【００２９】
発光層１０４（活性層ともいう）は、厚さ２．４ｎｍのＡｌ0.05Ｇａ0.95Ｎ層１４１、厚さ３．２ｎｍのＩｎ0 .2Ｇａ0.8 Ｎ層１４２、厚さ０．６ｎｍのＧａＮ層１４３、厚さ０．６ｎｍのＡｌ0.2 Ｇａ0.8 Ｎ層１４４の４層を順に積層させたものを１単位として、この単位構造を８回繰り返し積層させたＭＱＷ構造である。ただし、最初に形成する層、すなわち、ｎ型クラッド層１０３に接する層をＡｌ0.05Ｇａ0.95Ｎ層１４１、最後に形成する層、すなわち、ｐ型クラッド層１０６に接する層をＡｌ0.2 Ｇａ0.8 Ｎ層１４４としている。発光層１０４の全体の厚さは５４．４ｎｍである。発光層１０４の全ての層は、ノンドープである。
【００３０】
ｐ型クラッド層１０６は、厚さ１．７ｎｍのｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１、厚さ３．０ｎｍのｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２を順に積層させたものを１単位として、この単位構造を７回繰り返し積層させた構造である。ただし、最初に形成する層、すなわち、発光層１０４に接する層をｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１とし、最後に形成する層、すなわち、ｐ型コンタクト層１０７に接する層をｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２としている。ｐ型クラッド層１０６の全体の厚さは３２．９ｎｍである。ｐ型不純物にはＭｇを用いている。
【００３１】
ｐ型コンタクト層１０７は、Ｍｇをドープしたｐ−ＧａＮである。ｐ電極とのコンタクトを良好とするために、ｐ型コンタクト層１０７をキャリア濃度の異なる複数の層で構成してもよい。
【００３２】
次に、発光素子１の製造方法について図６を参照して説明する。ただし、図６では、図５で示された超格子の周期構造の表示は省略されている。
用いた結晶成長方法は有機金属化合物気相成長法（ＭＯＣＶＤ法）である。ここで用いられたガスは、キャリアガスは水素と窒素（Ｈ2 又はＮ2 ）を用い、窒素源には、アンモニアガス（ＮＨ3 ）、Ｇａ源には、トリメチルガリウム（Ｇａ(CH3)3：以下「ＴＭＧ」と書く。) 、Ｉｎ源には、トリメチルインジウム（Ｉｎ(CH3)3：以下「ＴＭＩ」と書く。) 、Ａｌ源には、トリメチルアルミニウム（Ａｌ(CH3)3：以下「ＴＭＡ」と書く。) 、ｎ型ドーパントガスには、シラン（ＳｉＨ4 ）、ｐ型ドーパントガスには、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ：以下「ＣＰ2 Ｍｇ」と書く。）を用いた。
【００３３】
まず、サファイア基板１００を水素雰囲気中で加熱してクリーニングを行い、サファイア基板１００表面の付着物を除去した。その後、ＭＯＣＶＤ法によって、ＴＭＡとアンモニアガスをキャリアガスと共に流し、基板温度を４００℃にして、サファイア基板１００上にＡｌＮからなるバッファ層１２０を形成した。次に、ＴＭＡの供給を停止、水素ガス（キャリアガス）とアンモニアガスを流しながら基板温度を１３００℃まで上昇させた後、２分間保持してバッファ層を熱処理した。その後、基板温度を１１００℃に低下させて、１１００℃になったら直ちに、原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用いて、Ｓｉ濃度が４．５×１０18cm-3のＧａＮよりなるｎ形コンタクト層１０１を、バッファ層１２０上に形成した（図６（ａ））。ｎ型コンタクト層１０１の貫通転位密度は、厚さ１μｍ以上において、５×１０8 ／ｃｍ2 以下である。
【００３４】
次に、以下のようにしてＥＳＤ層１０２を形成した。まず、ｎ型コンタクト層１０１上に、ＭＯＣＶＤ法によって厚さ２００〜１０００ｎｍ、Ｓｉ濃度１×１０16〜５×１０17／ｃｍ3 のｎ−ＧａＮである第１ＥＳＤ層１１０を形成した。成長温度は９００℃以上とし、ピット密度の低い良質な結晶が得られるようにした。成長温度は１０００℃以上とすると、さらに良質な結晶となり望ましい。
【００３５】
次に、第１ＥＳＤ層１１０上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第２ＥＳＤ層１１１を形成した。成長温度は８００〜９５０℃とした。次に、第２ＥＳＤ層１１１の上に、ＭＯＣＶＤ法によって厚さ５０〜２００ｎｍのノンドープＧａＮである第３ＥＳＤ層１１２を形成した。成長温度は８００〜９５０℃とし、キャリア濃度５×１０17／ｃｍ3 以下の結晶が得られるようにした。
【００３６】
次に、第３ＥＳＤ層１１２上に、ＭＯＣＶＤ法によってＳｉ濃度（／ｃｍ3 ）と膜厚（ｎｍ）の積で定義される特性値が０．９×１０20〜３．６×１０20（ｎｍ／ｃｍ3 ）のｎ−ＧａＮである第４ＥＳＤ層１１３を形成した。成長温度は８００〜９５０℃とした。以上の工程により、ｎ型コンタクト層１０１上にＥＳＤ層１０２を形成した（図６（ｂ））。
【００３７】
次に、ＥＳＤ層１０２上に、ＭＯＣＶＤ法によってｎ型クラッド層１０３を形成した。ｎ型クラッド層１０３の各層である厚さ４ｎｍのノンドープのＩｎ0.077 Ｇａ0.923 Ｎ層１３１、厚さ０．８ｎｍのノンドープのＡｌ0.2 Ｇａ0.8 Ｎ層１３２、厚さ１．６ｎｍのＳｉドープのｎ−ＧａＮ層１３３から成る周期構造を１５周期、繰り返して形成した。Ｉｎ0.077 Ｇａ0.923 Ｎ層１３１の形成は、基板温度を８３０℃にして、シランガス、ＴＭＧ、ＴＭＩ、アンモニアを供給して行った。ノンドープのＧａＮ層１３４の形成は、基板温度を８３０℃にして、ＴＭＧ、アンモニアを供給して行った。Ａｌ0.2 Ｇａ0.8 Ｎ層１３２の形成は、基板温度を８３０℃とし、ＴＭＡ、ＴＭＧ、アンモニアを供給して行った。ｎ−ＧａＮ層１３３の形成は、基板温度を８３０℃にして、ＴＭＧ、アンモニアを供給して行った。
【００３８】
次に、ｎ型クラッド層１０３の上に、発光層１０４を形成した。発光層１０４の各層であるＡｌ0.05Ｇａ0.95Ｎ層１４１、Ｉｎ0 .2Ｇａ0.8 Ｎ層１４２、ＧａＮ層１４３、Ａｌ0.2 Ｇａ0.8 Ｎ層１４４の４層の周期構造を８回繰り返して形成した。Ａｌ0.05Ｇａ0.95Ｎ層１４１の成長温度は８００〜９５０℃の範囲の任意の温度とし、Ｉｎ0 .2Ｇａ0.8 Ｎ層１４２、ＧａＮ層１４３及びＡｌ0.2 Ｇａ0.8 Ｎ層１４４の成長温度は、７７０℃とした。勿論、各層の成長において、各層を成長させる基板温度は、一定の７７０℃にしても良い。それぞれの原料ガスを供給して、発光層１０４を形成した。
【００３９】
次に、発光層１０４の上に、ｐ型クラッド層１０６を形成した。基板温度を８５５℃にして、ＣＰ2 Ｍｇ、ＴＭＩ、ＴＭＧ、アンモニアを供給して、ｐ−Ｉｎ0.05Ｇａ0.95Ｎ層１６１を厚さ１．７ｎｍに、基板温度を８５５℃にして、ＣＰ2 Ｍｇ、ＴＭＡ、ＴＭＧ、アンモニアを供給して、ｐ−Ａｌ0.3 Ｇａ0.7 Ｎ層１６２を、厚さ３．０ｎｍに形成することを、７回繰り返して積層させた。
【００４０】
次に、基板温度を１０００℃にして、ＴＭＧ、アンモニア、ＣＰ2 Ｍｇを用いて、Ｍｇを１×１０20cm-3ドープしたｐ形ＧａＮよりなる厚さ５０ｎｍのｐ形コンタクト層１０７を形成した。このようにして、図６（ｃ）に示す素子構造が形成された。ｐ形コンタクト層１０７のＭｇ濃度は、１×１０19〜１×１０21cm-3の範囲で使用可能である。また、ｐ形コンタクト層１０７の厚さは、１０ｎｍ〜１００ｎｍの範囲としても良い。
【００４１】
次に、熱処理によってＭｇを活性化した後、ｐ型コンタクト層１０７の表面側からドライエッチングを行ってｎ型コンタクト層１０１に達する溝を形成した。そして、ｐ型コンタクト層１０７の表面にＲｈ／Ｔｉ／Ａｕ（ｐ型コンタクト層１０７の側からこの順に積層した構造）からなるｐ電極１０８、ドライエッチングによって溝底面に露出したｎ型コンタクト層１０１上にＶ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ（ｎ型コンタクト層１０１側からこの順に積層させた構造）からなるｎ電極１３０を形成した。以上によって図５に示す発光素子１が製造された。
【産業上の利用可能性】
【００４２】
本発明は、III 族窒化物半導体発光素子の製法に用いることができる。
【符号の説明】
【００４３】
１００：サファイア基板
１０１：ｎ型コンタクト層
１０２：ＥＳＤ層
１０３：ｎ型クラッド層
１０４：発光層
１０６：ｐ型クラッド層
１０７：ｐ型コンタクト層
１０８：ｐ電極
１２０：バッファ層
１３０：ｎ電極
１１０：第１ＥＳＤ層
１１１：第２ＥＳＤ層
１１２：第３ＥＳＤ層
１１３：第４ＥＳＤ層
１３１：Ｉｎy Ｇａ1-y Ｎ層
１３２：Ａｌx Ｇａ1-x Ｎ層
１３３：ＧａＮ層
【図１】
0005874495.tif 000002
【図２】
0005874495.tif 000003
【図３】
0005874495.tif 000004
【図４】
0005874495.tif 000005
【図５】
0005874495.tif 000006
【図６】
0005874495.tif 000007