(57)【特許請求の範囲】
【請求項１】
所定の回路部（３）と、前記回路部（３）への信号入力又は前記回路部（３）からの信号出力の経路となる複数の端子（１０）とを備えた半導体装置（１）の製造方法であって、
所定の第１抵抗部（２１）を形成する工程と、
前記端子（１０）に導通する信号ライン（１５）に一端側が接続されると共にプルアップ抵抗又はプルダウン抵抗として構成される第２抵抗部（２２）を形成する工程と、
前記第１抵抗部（２１）の抵抗値を測定する工程と、
前記第２抵抗部（２２）の少なくとも一部に対してトリミングを施す工程と、
を含み、
前記第２抵抗部（２２）を形成する工程では、少なくとも一部をトリミング可能なトリミング抵抗体（２４）とするように前記第２抵抗部（２２）を形成し、
前記トリミング工程では、前記トリミング抵抗体（２４）に対し、前記第１抵抗部（２１）の抵抗値を基準として半導体装置固有の識別情報を示す抵抗値とするようにトリミングを施すことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２抵抗部（２２）を形成する工程では、前記トリミング抵抗体と他の抵抗体（２６）とによって前記第２抵抗部（２２）を形成し、
前記トリミング工程では、前記トリミング抵抗体（２４）に対してトリミングを施し、前記他の抵抗体（２６）に対してトリミングを施さないことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記トリミング工程では、前記第２抵抗部（２２）を構成する前記トリミング抵抗体（２４）の抵抗値が当該第２抵抗部（２２）を構成する前記他の抵抗体（２６）の抵抗値よりも大きくなるように前記トリミング抵抗体（２４）にトリミングを施すことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
複数の前記端子（１０）のうち少なくとも２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続する構成で前記第２抵抗部（２２）を形成し、
前記トリミング工程では、前記第１抵抗部（２１）の抵抗値を、２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続される前記第２抵抗部（２２）の共通の基準として用い、各第２抵抗部（２２）の前記トリミング抵抗体（２４）に対しトリミングを施すことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
所定の回路部（３）と、前記回路部（３）への信号入力又は前記回路部（３）からの信号出力の経路となる複数の端子（１０）とを備えた半導体装置（１）であって、
所定の第１抵抗部（２１）と、
前記端子（１０）に導通する信号ラインに一端側が接続されると共にプルアップ抵抗又はプルダウン抵抗として構成される第２抵抗部（２２）と、
を備え、
前記第２抵抗部（２２）の少なくとも一部がトリミング可能なトリミング抵抗体（２４）として構成され、当該トリミング抵抗体（２４）に対し、前記第１抵抗部（２１）の抵抗値を基準として半導体装置固有の識別情報を示す抵抗値となるようにトリミングが施されていることを特徴とする半導体装置。
【請求項６】
前記第２抵抗部（２２）は、前記トリミング抵抗体（２４）とトリミングが施されない他の抵抗体（２６）とによって構成されることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記トリミング抵抗体（２４）の抵抗値が、前記他の抵抗体（２６）の抵抗値よりも大きいことを特徴とする請求項６に記載の半導体装置。
【請求項８】
複数の前記端子（１０）のうち少なくとも２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続される構成で前記第２抵抗部（２２）が形成され、
前記第１抵抗部（２１）の抵抗値を、２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続される前記第２抵抗部（２２）の共通の基準として用いる構成で、各第２抵抗部（２２）の前記トリミング抵抗体（２４）に対してトリミングが施されていることを特徴とする請求項５から請求項７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
従来では、半導体装置における製品情報のトレーサビリティの向上を図るために、装置内部のメモリに製品固有の情報データを書き込むことや、装置内部の部品に視認可能に文字等の印字を施すことによって、製品にＩＤを付与している。また、装置内にヒューズを設けて、ヒューズの切断の有無によって製品の識別データを構成する等、トレース専用の部品を用いて製品にＩＤを付与することも行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−８５８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置内に識別情報を記録する技術としては、特許文献１のようなものが提供されている。この技術では、厚膜抵抗形成時に予め余分の厚膜抵抗を形成しておき、トリミング時に余分の厚膜抵抗を集積回路自体の種類に対応する抵抗値にトリミングして識別抵抗を形成している。このような方法によれば、特別なプロセスを大幅に追加することなく識別情報を記録することができる。
【０００５】
しかしながら、特許文献１の方法は、余分な厚膜抵抗の抵抗値そのものを識別情報として用いているため、抵抗のばらつきを考慮した設計をしなければならない。例えば、トリミングの対象となるトリミング抵抗体は初期値（トリミング加工前の抵抗値）がある程度の割合でばらつくため、最終的な抵抗値（トリミング加工後の抵抗値）を予定しているレンジで確実に収めるためには、このレンジ内に確実に設定できるように相当大きめのトリミング抵抗体を用意しておかなければならなかった。このような方法では、トリミング抵抗体を配置するために必要となる領域が大型化してしまうため、他の素子等の配置スペースを圧迫するなど、スペース的な制約が大きかった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、特別なプロセスを大幅に追加することなく、より簡易な構成を用いてトレーサビリティの向上を図ることができ、且つトリミング抵抗体の配置領域を抑え易い半導体装置の製造方法及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の発明は、
所定の回路部（３）と、前記回路部（３）への信号入力又は前記回路部（３）からの信号出力の経路となる複数の端子（１０）とを備えた半導体装置（１）の製造方法であって、
所定の第１抵抗部（２１）を形成する工程と、
前記端子（１０）に導通する信号ライン（１５）に一端側が接続されると共にプルアップ抵抗又はプルダウン抵抗として構成される第２抵抗部（２２）を形成する工程と、
前記第１抵抗部（２１）の抵抗値を測定する工程と、
前記第２抵抗部（２２）の少なくとも一部に対してトリミングを施す工程と、
を含み、
前記第２抵抗部（２２）を形成する工程では、少なくとも一部をトリミング可能なトリミング抵抗体（２４）とするように前記第２抵抗部（２２）を形成し、
前記トリミング工程では、前記トリミング抵抗体（２４）に対し、前記第１抵抗部（２１）の抵抗値を基準として半導体装置固有の識別情報を示す抵抗値とするようにトリミングを施すことを特徴とする。
【発明の効果】
【０００８】
請求項１の発明では、プルアップ抵抗あるいはプルダウン抵抗として機能する第２抵抗部の抵抗値をトリミングによって調整する際に、半導体装置固有の識別情報を示す抵抗値とするようにトリミングを施しているため、特別なプロセスを大幅に追加することなく、より簡易に識別情報を記録することができる。特に、微小に変化し得る抵抗値を記録情報として残しているため、識別情報を示す値をより細かくすることができ、大きな情報量を精度高く記録しやすくなる。また、抵抗値が若干変化しても支障のないプルアップ抵抗又はプルダウン抵抗を第２抵抗部としてトリミングを施しているため、専用の抵抗を別途設けることなく識別情報を記録でき、より一層の簡素化、部品数の削減を図ることができる。
更に、同一部品内に配置される第１抵抗部を基準として、第２抵抗部に対して相対的にトリミングを施している。この構成では、第２抵抗部のトリミング抵抗体において初期値がある程度ばらつくとしても、同一部品内に配置される第１抵抗部も同種のばらつきが生じやすく、このような第１抵抗部を基準とすれば、第２抵抗部のばらつきを過大に考慮しすぎる必要が無く、第２抵抗部の配置領域を省スペース化しやすくなる。
また、請求項５の発明によれば、請求項１と同様の効果を奏する半導体装置を実現することができる。
【０００９】
請求項２の発明では、前記第２抵抗部（２２）を形成する工程において、前記トリミング抵抗体と他の抵抗体（２６）とによって前記第２抵抗部（２２）を形成し、前記トリミング工程では、前記トリミング抵抗体（２４）に対してトリミングを施し、前記他の抵抗体（２６）に対してトリミングを施さないようにしている。
この方法では、第２抵抗部に対して静電気等に起因する電圧が印加されても、他の抵抗体の存在によってトリミング抵抗体が保護される。
また、請求項６の発明によれば、請求項２と同様の効果を奏する半導体装置を実現することができる。
【００１０】
請求項３の発明では、前記トリミング工程では、前記第２抵抗部（２２）を構成する前記トリミング抵抗体（２４）の抵抗値が当該第２抵抗部（２２）を構成する前記他の抵抗体（２６）の抵抗値よりも大きくなるように前記トリミング抵抗体（２４）にトリミングを施すようにしている。
この方法によれば、トリミング抵抗体の抵抗値のばらつきが、トリミングを施さない抵抗体（他の抵抗体）の抵抗値のばらつきに埋もれてしまうことを抑えることができる。
また、請求項７の発明によれば、請求項３と同様の効果を奏する半導体装置を実現することができる。
【００１１】
請求項４の発明では、複数の前記端子（１０）のうち少なくとも２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続する構成で前記第２抵抗部（２２）を形成し、前記トリミング工程では、前記第１抵抗部（２１）の抵抗値を、２以上の前記端子（１０ｂ，１０ｃ）にそれぞれ接続される前記第２抵抗部（２２）の共通の基準として用い、各第２抵抗部（２２）の前記トリミング抵抗体（２４）に対しトリミングを施すようにしている。
このように複数の第２抵抗部を用いて半導体装置固有の識別情報を記録することで、より大きな情報量で記録することができるようになる。また、第１抵抗部の抵抗値を共通の基準として用いており、各第２抵抗部に対して別個に基準を設けていないため、構成を簡素化しやすくなる。
また、請求項８の発明によれば、請求項４と同様の効果を奏する半導体装置を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１実施形態に係る半導体装置の回路構成を概略的に例示する回路図である。
【図２】図２（Ａ）は、図１に係る半導体装置の製造工程において第２抵抗部の抵抗値を読み取る工程の例を示す説明図であり、図２（Ｂ）は、図１に係る半導体装置の製造工程において第２抵抗部の抵抗値を読み取る工程についての、図２（Ａ）とは異なる例を示す説明図である。
【図３】図３は、本発明の他の実施形態に係る半導体装置に用いられる回路の一部を概略的に例示する回路図である。
【発明を実施するための形態】
【００１３】
[第１実施形態]
以下、本発明を具現化した第１実施形態について、図面を参照して説明する。
（半導体装置の構成）
まず、図１を参照し、第１実施形態に係る半導体装置１の構成について説明する。
図１に示すように、本実施形態に係る半導体装置１は、例えば半導体集積回路としてチップ化された構成をなしており、回路部３と、当該回路部３への信号入力の経路となる複数の端子１０（３つの入力端子１０ａ，１０ｂ，１０ｃ）を備えている。また、回路部３は、第１抵抗部２１、第２抵抗部２２、信号ライン１４，１５、及び論理回路部５などによって構成されている。以下、それぞれの構成要素について説明する。
【００１４】
第１抵抗部２１は、例えばプルダウン抵抗として構成され、入力端子１０ａから論理回路部５に続く信号ライン１４に一端が接続され、他端がグランドに接続されるように設けられている。この構成では、入力端子１０ａに対して外部からＨレベルの入力が無い場合には、入力端子１０ａの電位がＬレベル（具体的にグランドレベル）に維持されるようになっている。この第１抵抗部２１は、例えば後述する第２抵抗部２２と同一材料からなる厚膜抵抗又は薄膜抵抗として構成され、所定の抵抗値Ｒ１となっており、この第１抵抗部２１の抵抗値Ｒ１が、後述する識別情報の記録工程において基準抵抗値として用いられるようになっている。また、この第１抵抗部２１の抵抗値Ｒ１は、第２抵抗部２２の抵抗値に基づいて識別情報を読み取る上での基準抵抗値として用いられるようになっている。
【００１５】
各第２抵抗部２２は、例えばプルダウン抵抗として構成され、複数の端子１０のうちの２以上の端子（入力端子１０ｂ，１０ｃ）にそれぞれ接続される構成で形成されている。各第２抵抗部２２は、いずれも各端子１０（入力端子１０ｂ，１０ｃ）に導通する各信号ライン１５に一端側が接続され、他端がグランドに接続されるように設けられている。そして、いずれの第２抵抗部２２も、トリミング抵抗体２４とトリミングが施されない他の抵抗体２６とによって構成されている。
【００１６】
２つの第２抵抗部２２の内の一方の第２抵抗部２２ａは、入力端子１０ｂから論理回路部５に続く一方の信号ライン１５ａに一端が接続され、他端がグランドに接続されるように設けられている。この構成では、入力端子１０ｂに対して外部からＨレベルの入力が無い場合には、入力端子１０ｂの電位がＬレベル（具体的にグランドレベル）に維持されるようになっている。この第２抵抗部２２ａは、例えば上述の第１抵抗部２１及び後述する他方の第２抵抗部２２ｂと同一材料からなる厚膜抵抗又は薄膜抵抗として構成され、公知のトリミング方法でトリミングが施されたトリミング抵抗体２４ａとトリミングが施されない他の抵抗体２６ａとが信号ライン１５ａとグランドとの間に直列に接続されている。そして、トリミング抵抗体２４ａの抵抗値のほうが、他の抵抗体２６ａの抵抗値よりも大きくなるように構成されている。
【００１７】
他方の第２抵抗部２２ｂも同様の構成をなしており、入力端子１０ｃから論理回路部５に続く信号ライン１５ｂに一端が接続され、他端がグランドに接続されるように設けられている。この構成では、入力端子１０ｃに対して外部からＨレベルの入力が無い場合には、入力端子１０ｃの電位がＬレベル（具体的にグランドレベル）に維持されるようになっている。この第２抵抗部２２ｂは、例えば上述の第１抵抗部２１及び一方の第２抵抗部２２ａと同一材料からなる厚膜抵抗又は薄膜抵抗として構成され、公知のトリミング方法でトリミングが施されたトリミング抵抗体２４ｂとトリミングが施されない他の抵抗体２６ｂとが信号ライン１５ｂとグランドとの間に直列に接続されている。そして、トリミング抵抗体２４ｂの抵抗値のほうが、他の抵抗体２６ｂの抵抗値よりも大きくなるように構成されている。
【００１８】
この構成では、第１抵抗部２１の抵抗値を、入力端子１０ｂ，１０ｃにそれぞれ接続される第２抵抗部２２ａ，２２ｂの共通の基準として用いる構成で、各第２抵抗部２２ａ，２２ｂのトリミング抵抗体２４ａ，２４ｂに対してトリミングが施されている。具体的には、各第２抵抗部２２ａ，２２ｂの抵抗値Ｒ２１，Ｒ２２は、第１抵抗部２１の抵抗値Ｒ１を基準として半導体装置１固有の識別情報を示す抵抗値となるように設定されている。例えば、第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ａの抵抗値Ｒ２１との差（Ｒ２１−Ｒ１）が特定の第１の値を示し、第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ｂの抵抗値Ｒ２２との差（Ｒ２２−Ｒ１）が特定の第２の値を示すようになっており、これら第１の値と第２の値が当該半導体装置１に固有に付された識別情報となっている。
【００１９】
入力端子１０ａに接続される信号ライン１４ａは、論理回路部５に設けられたインバータ１６ａと入力端子１０ａとを導通する配線として構成されている。また、入力端子１０ｂに接続される信号ライン１５ａは、論理回路部５に設けられたインバータ１６ｂと入力端子１０ｂとを導通する配線として構成されている。更に、入力端子１０ｃに接続される信号ライン１５ｂは、論理回路部５に設けられたインバータ１６ｃと入力端子１０ｃとを導通する配線として構成されている。更に、信号ライン１５ａと論理回路部５のＡＮＤ回路３０ｂとを導通する配線として信号ライン１３が設けられている。
【００２０】
次に、論理回路部５の構成について説明する。論理回路部５は、３つのインバータ１６ａ，１６ｂ，１６ｃと、２つのＡＮＤ回路３０ａ，３０ｂと、１つのＯＲ回路３２とを備えている。この論理回路部５では、各インバータ１６ａ，１６ｂ，１６ｃの入力側が、それぞれ信号ライン１４，１５ａ，１５ｂに接続されている。インバータ１６ａは、入力端子１０ａがＨレベルのときにＬレベル信号を出力し、入力端子１０ａがＬレベルのときにＨレベル信号を出力する。同様に、インバータ１６ｂは、入力端子１０ｂがＨレベルのときにＬレベル信号を出力し、入力端子１０ｂがＬレベルのときにＨレベル信号を出力する。また、インバータ１６ｃは、入力端子１０ｃがＨレベルのときにＬレベル信号を出力し、入力端子１０ｃがＬレベルのときにＨレベル信号を出力する。
【００２１】
ＡＮＤ回路３０ａの入力側には、インバータ１６ａからの出力ラインと、上述の信号ライン１３とが接続されている。ＡＮＤ回路３０ａは、入力端子１０ａがＬレベルであり（即ち、インバータ１６ａからの出力がＨレベルであり）、且つ入力端子１０ｂがＨレベルのときにＨレベル信号を出力する。逆に、入力端子１０ａがＨレベル（即ち、インバータ１６ａからの出力がＬレベル）、又は入力端子１０ｂがＬレベルのときにＬレベル信号を出力する。
【００２２】
ＡＮＤ回路３０ｂの入力側には、インバータ１６ｂからの出力ラインと、インバータ１６ｃからの出力ラインとが接続されている。ＡＮＤ回路３０ｂは、入力端子１０ｂがＬレベルであり（即ち、インバータ１６ｂからの出力がＨレベルであり）、且つ入力端子１０ｃがＬレベルのとき（即ち、インバータ１６ｃからの出力がＨレベルのとき）にＨレベル信号を出力する。逆に、入力端子１０ｂがＨレベル（即ち、インバータ１６ｂからの出力がＬレベル）、又は入力端子１０ｃがＨレベル（即ち、インバータ１６ｃからの出力がＬレベル）のときにＬレベル信号を出力する。
【００２３】
このように構成される回路部３は、例えばセレクタとして使用することができる。具体的には、入力端子１０ａと入力端子１０ｃとに異なる信号を入力し、入力端子１０ｂに入力する信号によっていずれかを選択するように用いることができる。例えば、入力端子１０ａにＨレベル信号を入力し、入力端子１０ｃにＬレベル信号を入力するような場合において、入力端子１０ｂにＬレベルを入力した場合には、出力端子１２からはＨレベル信号が出力され、入力端子１０ａ側の入力信号（Ｈレベル信号）が選択されたことになる。逆に、入力端子１０ｂにＨレベルを入力した場合には、出力端子１２からはこのＬレベル信号が出力され、入力端子１０ｃ側の入力信号（Ｌレベル信号）が選択されたことになる。
【００２４】
このようなセレクタとしての機能を有する回路部３を備えた半導体装置１において、識別情報を読み出す場合、例えば、図２（Ａ）のような検査装置５０を用いて行うことができる。図２（Ａ）では、第２抵抗部２２ａの抵抗値Ｒ２１を読み出す例を説明しており、検査装置５０において定電圧を印加する電源部５１と、電源部５１に直列に接続される電流計５２とが設けられ、電源部５１によって入力端子１０ｂに定電圧を印加したときに電流計５２で計測される電流値によって第２抵抗部２２ａの抵抗値Ｒ２１を把握できるようになっている。なお、インバータ１６ｂは、定電圧が印加されたときに入力電流が流れない構成又は所定の電流が流れる構成となっている。図２（Ａ）では、第２抵抗部２２ａの抵抗値Ｒ２１を測定する例を示しているが、第１抵抗部２１の抵抗値Ｒ１や第２抵抗部２２の抵抗値Ｒ２２についても同様に測定することができる。このように検査装置５０を各入力端子１０ａ、１０ｂ、１０ｃにそれぞれ接続してそれぞれの接続時での電流値を求めることで、第１抵抗部２１、第２抵抗部２２ａ、２２ｂの抵抗値Ｒ１、Ｒ２１、Ｒ２２を測定することができる。
【００２５】
また、抵抗値を測定する検査装置は、図２（Ａ）のような構成に限られず、図２（Ｂ）のような構成であってもよい。図２（Ｂ）では、検査装置６０によって第２抵抗部２２ｂの抵抗値Ｒ２２を読み出す例を説明しており、検査装置６０において端子１０に定電流を流し得る定電流源６２と、この定電流源６２に並列に接続される電圧計６１とを備えている。そして、定電流源６２によって入力端子１０ｃに定電流を流したときに電圧計６１で計測される電流値によって第２抵抗部２２ｂの抵抗値Ｒ２２を把握できるようになっている。このような検査装置６０を各入力端子１０ａ、１０ｂ、１０ｃにそれぞれ接続することでも、第１抵抗部２１、第２抵抗部２２ａ、２２ｂの抵抗値Ｒ１、Ｒ２１、Ｒ２２を測定することができる。
【００２６】
そして、測定された第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ａの抵抗値Ｒ２１との差（Ｒ２１−Ｒ１）が特定の第１の値を示し、第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ｂの抵抗値Ｒ２２との差（Ｒ２２−Ｒ１）が特定の第２の値を示し、これら第１の値と第２の値とが当該半導体装置１に固有に付された識別情報として扱われる。例えば、第１の値の属する区分として抵抗値が１０段階に分けられ、第２の値の属する区分として抵抗値が１０段階に分けられるような場合、第１の値（Ｒ２１−Ｒ１）が１０の位、第２の値（Ｒ２２−Ｒ１）が１の位を表すように識別情報を「００」〜「９９」の範囲で表すことができる。
【００２７】
（半導体装置の製造方法）
次に、半導体装置１の製造方法について説明する。
この半導体装置１を製造する場合、上述の第１抵抗部２１と第２抵抗部２２とを公知の方法で形成する。例えば、第１抵抗部２１となるべき抵抗体と、各第２抵抗部２２となるべき抵抗体（トリミング抵抗体２４となるべき膜及び他の抵抗体２６となるべき膜）を厚膜抵抗又は薄膜抵抗として基板上に形成する。なお、第１抵抗部２１、トリミング抵抗体２４、他の抵抗体２６を同一材料とし、同一プロセスによって同時期に形成してもよく、いずれかを別材料としてもよい。或いはいずれかの抵抗体を別工程によって形成してもよい。また、第１抵抗部２１及び第２抵抗部２２は、上述のように信号ライン１４、１５に一端側が接続されるプルダウン抵抗として形成され、第１抵抗部２１、第２抵抗部２２以外に信号ライン１４、１５や論理回路部５などが形成されることになるが、これら信号ライン１４、１５や論理回路部５は、第１抵抗部２１や第２抵抗部２２よりも先に形成してもよく、第１抵抗部２１や第２抵抗部２２の後に形成してもよい。
【００２８】
このように第１抵抗部２１及び各第２抵抗部２２を基板上に形成した後に、第１抵抗部２１の抵抗値Ｒ１を測定する。例えば、信号ライン１４側に定電圧を印加して図２（Ａ）と同様の方法で抵抗値Ｒ１を測定してもよく、信号ライン１４側に定電流を流し、図２（Ｂ）と同様の方法で抵抗値Ｒ１を測定してもよい。
【００２９】
そして、各第２抵抗部２２の各トリミング抵抗体２４に対してトリミング加工を行う。その際、測定された第１抵抗部２１の抵抗値Ｒ１を基準として各第２抵抗部２２の各トリミング抵抗体２４に対してトリミング加工を行う。
【００３０】
例えば図１のように２つの第２抵抗部２２ａ，２２ｂを形成する場合、測定された第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ａの抵抗値Ｒ２１（トリミング抵抗体２４ａと他の抵抗体２６ａの合成抵抗）との差（Ｒ２１−Ｒ１）が上述した特定の第１の値を示すように、第２抵抗部２２ａを公知のレーザトリミング加工によって加工し、抵抗値Ｒ２１を所定の狙い値にする。同様に、測定された第１抵抗部２１の抵抗値Ｒ１と第２抵抗部２２ｂの抵抗値Ｒ２２（トリミング抵抗体２４ｂと他の抵抗体２６ｂの合成抵抗）との差（Ｒ２２−Ｒ１）が上述した特定の第２の値を示すように、第２抵抗部２２ｂを公知のレーザトリミング加工によって加工し、抵抗値Ｒ２２を所定の狙い値にする。
【００３１】
なお、このトリミング工程では、各第２抵抗部２２ａ、２２ｂにおいて、トリミング抵抗体２４ａ、２４ｂに対してトリミングを施し、他の抵抗体２６ａ、２６ｂに対してはトリミングを施さないように加工を行う。また、この工程では、第２抵抗部２２ａを構成するトリミング抵抗体２４ａの抵抗値が当該第２抵抗部２２ａを構成する他の抵抗体２６ａの抵抗値よりも大きくなるようにトリミング抵抗体２４ａにトリミングを施し、第２抵抗部２２ｂを構成するトリミング抵抗体２４ｂの抵抗値が当該第２抵抗部２２ｂを構成する他の抵抗体２６ｂの抵抗値よりも大きくなるようにトリミング抵抗体２４ｂにトリミングを施す。
【００３２】
このようにすることで、Ｒ２１−Ｒ１が特定の第１の値になり、Ｒ２２−Ｒ１が特定の第２の値になり、Ｒ２１−Ｒ１が属する抵抗値区分に応じた値（例えば１０段階のいずれかの値）と、Ｒ２２−Ｒ１が属する抵抗値区分に応じた値（例えば１０段階のいずれかの値）とによって半導体装置１の識別情報が把握できるようになる。例えば、トリミング後のＲ２１−Ｒ１が値「６」に対応した抵抗値範囲（区分）であり、トリミング後のＲ２２−Ｒ１が値「２」に対応した抵抗値範囲（区分）である場合、識別情報は「６２」となる。
【００３３】
上述のトリミング加工が終わった後には、回路部３の電気特性の検査を行う。上述したように、回路部３は、入力端子１０ａにＨレベル信号が入力され、入力端子１０ｃにＬレベル信号が入力される場合において、入力端子１０ｂにＬレベルを入力した場合には、出力端子１２からＨレベル信号が出力される動作が正常であるため、入力端子１０ａにＨレベル信号を入力し、入力端子１０ｃにＬレベル信号を入力し、入力端子１０ｂにＬレベルを入力した上で、出力端子１２からＨレベル信号が出力されるかを確認する。この場合、図２（Ａ）或いは図２（Ｂ）のような装置を用いて入力端子１０ａにＨレベル信号を入力するように検査を行い、その検査と同時期に第１抵抗部２１の抵抗値Ｒ１を読み取ることができる。
【００３４】
また、回路部３は、入力端子１０ａにＨレベル信号が入力され、入力端子１０ｃにＬレベル信号が入力される場合において、入力端子１０ｂにＨレベルを入力した場合には、出力端子１２からＬレベル信号が出力される動作が正常であるため、入力端子１０ａにＨレベル信号を入力し、入力端子１０ｃにＬレベル信号を入力し、入力端子１０ｂにＨレベルを入力した上で、出力端子１２からＬレベル信号が出力されるかを確認する。この場合、図２（Ａ）或いは図２（Ｂ）のような装置を用いて入力端子１０ｂにＨレベル信号を入力するように検査を行い、その検査と同時期に第２抵抗部２２ａの抵抗値Ｒ２１を読み取ることができる。
【００３５】
また、回路部３は、入力端子１０ａにＬレベル信号が入力され、入力端子１０ｃにＨレベル信号が入力される場合において、入力端子１０ｂにＬレベルを入力した場合には、出力端子１２からＬレベル信号が出力される動作が正常であるため、入力端子１０ａにＬレベル信号を入力し、入力端子１０ｃにＨレベル信号を入力し、入力端子１０ｂにＬレベルを入力した上で、出力端子１２からＬレベル信号が出力されるかを確認する。この場合、図２（Ａ）或いは図２（Ｂ）のような装置を用いて入力端子１０ｃにＨレベル信号を入力するように検査を行い、その検査と同時期に第２抵抗部２２ｂの抵抗値Ｒ２２を読み取ることができる。
【００３６】
また、回路部３は、入力端子１０ａにＬレベル信号が入力され、入力端子１０ｃにＨレベル信号が入力される場合において、入力端子１０ｂにＨレベルを入力した場合には、出力端子１２からＨレベル信号が出力される動作が正常であるため、入力端子１０ａにＬレベル信号を入力し、入力端子１０ｃにＨレベル信号を入力し、入力端子１０ｂにＨレベルを入力した上で、出力端子１２からＨレベル信号が出力されるかを確認する。この場合でも、図２（Ａ）或いは図２（Ｂ）のような装置を用いて入力端子１０ｂ、１０ｃにＨレベル信号を入力するように検査を行い、その検査と同時期に第２抵抗部２２ａ、２２ｂの抵抗値Ｒ２１、Ｒ２２を読み取ることができる。
【００３７】
このように電気的特性の確認工程を行いつつ、その工程において第１抵抗部２１の抵抗値Ｒ１、及び第２抵抗部２２ａ、２２ｂの抵抗値Ｒ２１、Ｒ２２の読み取りを一緒に行うことができる。従って、電気的特性の確認工程（論理確認工程）と一緒に各抵抗値の検査も行うことができ、抵抗値Ｒ１、Ｒ２１、Ｒ２２が当該半導体装置１の識別情報を示す適正な抵抗値となっているかを確認することができる。
【００３８】
このようにして、識別情報が記録された半導体装置１を製造することができる。そして、記録された識別情報は、半導体装置１を製造する以後の工程（上述の検査工程の後の工程）や半導体装置１の製造後において上述の方法で読み取ることができるため、トレーサビリティの向上を図ることができる。
【００３９】
なお、上記第１抵抗部２１及び第２抵抗部２２の形成工程及びトリミング工程は、半導体装置１に設けられる他の抵抗部の形成及びトリミング加工と一緒に行うようにしてもよい。
【００４０】
[他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００４１】
上記実施形態では、各第２抵抗部２２の一部をトリミング抵抗体としたが、いずれか又は全ての第２抵抗部２２を、トリミング抵抗体のみによって構成してもよい。
【００４２】
いずれか又は全ての第２抵抗部２２を、図１のような構成に代えて、図３のようにしてもよい。図３は、一方の第２抵抗部２２ａの変更例を示しており、この第２抵抗部２２ａは、信号ライン１５ａとグランドとの間に直列に接続されるトリミング抵抗体２４ａ及び他の抵抗体２６ａに加え、入力端子１０ｂとインバータ１６ｂとの間に介在する抵抗体４０を備えている。抵抗体４０は、一端側が入力端子１０ｂに接続され、他端側がインバータ１６ｂの入力側に接続されており、抵抗体４０の他端側とインバータ１６ｂとの間に他の抵抗体２６ａ及びトリミング抵抗体２４ａが接続されている。このような構成でも、トリミング抵抗体２４ａの抵抗値を調整することで第２抵抗部２２ａ（抵抗体４０、トリミング抵抗体２４ａ、他の抵抗体２６ａの合成抵抗）の抵抗値Ｒ２１を調整することができる。そして、識別情報を把握する際には、図２に示す検査装置を用いてこの抵抗値Ｒ２１を読み取ればよい。このようにすることで、静電気等に起因してトリミング抵抗体２４ａに高電圧が印加されることを抑制することができ、静電気等に強い構成を実現できる。
【００４３】
上記実施形態では、図１に示すように、回路部３に第２抵抗部２２を複数（第１実施形態では２つ）設ける構成を示したが、第２抵抗部２２を１つのみ設ける構成としてもよい。或いは、第２抵抗部２２を３以上設けるようにしてもよい。
【００４４】
上記実施形態では、回路部３に対する信号入力の経路となる入力端子１０にプルダウン抵抗としての第１抵抗部２１、第２抵抗部２２を接続し、第２抵抗部２２の一部をトリミング抵抗として識別情報を記録する例を示したが、トリミング抵抗を接続する端子は、入力端子に限られず、外部に対して信号を出力する出力端子であってもよい。
【００４５】
上記実施形態では、端子１０に接続される信号ライン１５にプルダウン抵抗を接続し、第１抵抗部、第２抵抗部のいずれもプルダウン抵抗として構成される例を示したが、第１抵抗部及び第２抵抗部のいずれか一方又は両方がプルアップ抵抗として構成されていてもよい。
【符号の説明】
【００４６】
１…半導体装置
３…回路部
１０…端子
１２…出力端子
１５…信号ライン
２１…第１抵抗部
２２…第２抵抗部
２４…トリミング抵抗体
２６…他の抵抗体
【図１】
0005874504.tif 000002
【図２】
0005874504.tif 000003
【図３】
0005874504.tif 000004