(57)【特許請求の範囲】
【請求項１】
交流電源（４００）から入力される交流電力を直流電力に変換し出力する電力変換装置であって、
入力端に前記交流電源が接続され、交流電力を直流電力に変換し出力端から出力するＡＣ−ＤＣ変換回路（１００）と、
入力端が前記ＡＣ−ＤＣ変換回路の出力端に接続されるＤＣ−ＤＣ変換回路（２００）と、
前記ＡＣ−ＤＣ変換回路と前記ＤＣ−ＤＣ変換回路の間に接続される平滑コンデンサ（１５０）と、
前記平滑コンデンサの電圧であるＤＣリンク電圧を検出するＤＣリンク電圧検出手段（３３）と、
前記ＤＣ−ＤＣ変換回路の制御を行う制御装置（３００）と、を備え、
前記制御装置は、前記交流電源から前記ＡＣ−ＤＣ変換回路への電力供給時に、前記ＤＣリンク電圧が第１所定値よりも小さい場合に、前記ＤＣリンク電圧の値に基づいて前記ＤＣ−ＤＣ変換回路の出力電力を抑制することを特徴とする電力変換装置。
【請求項２】
前記第１所定値は、前記交流電源が定常状態である場合の前記ＤＣリンク電圧の値からリプル電圧のピーク値を減算した値よりも小さい値であることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御装置は、前記ＤＣリンク電圧が第１所定値よりも小さい値である第２所定値よりも小さい場合に、前記ＤＣ−ＤＣ変換回路の出力電力を制御範囲の最小値とすることを特徴とする請求項１又は２に記載の電力変換装置。
【請求項４】
前記制御装置は、前記ＤＣ−ＤＣ変換回路に入力される電圧が所定電圧よりも小さい場合に、前記制御を停止し、
前記第２所定値は、前記所定電圧よりも大きいことを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記制御装置は、前記ＤＣ−ＤＣ変換回路の出力電力を指令する値である電力指令値に、前記ＤＣリンク電圧に応じて求められる０以上１以下の係数ｋを乗算することにより、前記ＤＣ−ＤＣ変換回路の出力電力を抑制することを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
前記制御装置は、前記ＤＣ−ＤＣ変換回路の出力電圧を指令する値である電圧指令値に、前記ＤＣリンク電圧に応じて求められる０以上１以下の係数を乗算することにより、前記ＤＣ−ＤＣ変換回路の出力電力を抑制することを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項７】
前記制御装置は、前記ＤＣ−ＤＣ変換回路の出力電流を指令する値である電流指令値に、前記ＤＣリンク電圧に応じて求められる０以上１以下の係数を乗算することにより、前記ＤＣ−ＤＣ変換回路の出力電力を抑制することを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項８】
前記係数は、前記ＤＣリンク電圧の低下に伴い、単調減少することを特徴とする請求項５〜７のいずれか１項に記載の電力変換装置。
【請求項９】
前記係数は、前記ＤＣリンク電圧の低下に伴い、段階的に減少することを特徴とする請求項５〜７のいずれか１項に記載の電力変換装置。
【請求項１０】
前記係数は、段階的に減少する場合と段階的に増加する場合との間にヒステリシスを有することを特徴とする請求項９に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源から入力される交流電力を直流電力に変換し出力する電力変換装置に関する。
【背景技術】
【０００２】
従来、交流電源の電圧変動が激しい電源環境において、出力電流の低下が検出されることによる誤動作を避けることを目的とした電力変換装置として、特許文献１に記載されたものがある。特許文献１に記載の電力変換装置では、交流電源から入力される入力電圧を検出し、入力電圧が所定値以下と判定した場合、出力電流の指令値を所定値以下に設定している。これにより、出力電流の指令値に対して実際の出力電流が低下したと検出されないようになり、誤動作を避けることができるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２９６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載の電力変換装置では、交流電源から入力される入力電圧に基づいて、出力電流の指令値を決定するため、入力電圧の値が所定値以下であるか否かを判定するのに時間がかかるという問題がある。すなわち、入力電圧が交流電圧であるため、交流電圧のピーク値により入力電圧の値を決定する必要があり、そのピーク値を検出するために、交流電圧の周期に対して半周期の時間が必要となる場合もある。
【０００５】
また、特許文献１に記載の電力変換装置において、ＡＣ−ＤＣ変換回路とＤＣ−ＤＣ変換回路とを異なる制御装置に実装した場合、ＡＣ−ＤＣ変換回路とＤＣ−ＤＣ変換回路との間での通信が必要となる。ゆえに、通信遅延の影響による応答性の低下、通信関連機器を実装することによる部品点数の増加、通信による信頼性の低下等が起こり得る。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その主たる目的は、交流電源の電圧変動に対して、より高速に対応可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、交流電源から入力される交流電力を直流電力に変換し出力する電力変換装置であって、入力端に交流電源が接続され、交流電力を直流電力に変換し出力端から出力するＡＣ−ＤＣ変換回路と、入力端がＡＣ−ＤＣ変換回路の出力端に接続されるＤＣ−ＤＣ変換回路と、ＡＣ−ＤＣ変換回路とＤＣ−ＤＣ変換回路の間に接続される平滑コンデンサと、平滑コンデンサの電圧であるＤＣリンク電圧を検出するＤＣリンク電圧検出手段と、ＤＣ−ＤＣ変換回路の制御を行う制御装置とを備え、制御装置は、ＤＣリンク電圧が第１所定値よりも小さい場合に、ＤＣリンク電圧の値に基づいてＤＣ−ＤＣ変換回路の出力電力を抑制することを特徴とする。
【０００８】
上記構成により、ＤＣリンク電圧が第１所定値よりも小さい場合に、ＤＣリンク電圧の値に基づいてＤＣ−ＤＣ変換回路の出力電力が抑制されるため、ＤＣリンク電圧が低下することを抑制することができる。ここで、直流電圧であるＤＣリンク電圧を用いて電圧変動を検出しているため、交流電源の電圧変動を直接検出する場合と比較して、より高速に交流電源の電圧変動を検出することができる。また、平滑コンデンサよりも交流電源側の電流値や電圧値を用いることなく制御が可能であるため、ＡＣ−ＤＣ変換回路とＤＣ−ＤＣ変換回路が互いに異なる機器に実装されていた場合においても、ＤＣ−ＤＣ変換回路が実装される機器でＤＣリンク電圧の制御を完結させることができる。したがって、ＤＣリンク電圧が低下することを抑制する制御の制御速度を上昇させることができ、それに伴い、電力変換装置のロバスト性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る電力変換装置の回路図である。
【図２】第１実施形態における、出力電力抑制制御の制御ブロック図である。
【図３】第１実施形態におけるフローチャートである。
【図４】第１実施形態における出力電力抑制制御を行った場合のグラフである。
【図５】第１実施形態における出力電力抑制制御を行わない場合のグラフである。
【図６】第１実施形態において、図４とは異なる場合において、出力電力抑制制御を行った場合のグラフである。
【図７】第２実施形態における、出力電力抑制制御の制御ブロック図である。
【図８】第３実施形態における、出力電力抑制制御の制御ブロック図である。
【図９】第４実施形態における、ＤＣリンク電圧Ｖｃにより係数ｋを求める際に用いるグラフである。
【図１０】第５実施形態における、ＤＣリンク電圧Ｖｃにより係数ｋを求める際に用いるグラフである。
【図１１】第６実施形態における、ＤＣリンク電圧Ｖｃにより係数ｋを求める際に用いるグラフである。
【図１２】第７実施形態に係る電力変換装置の回路図である。
【発明を実施するための形態】
【００１０】
以下、各実施形態を図面に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。
【００１１】
＜第１実施形態＞
本実施形態に係る電力変換装置は、家庭用電源や商用電源等の交流電源から入力される交流電力を直流電力へ変換して出力するものであり、二次電池への電力の供給に用いられる。
【００１２】
図１は、本実施形態に係る電力変換装置の回路図である。本実施形態に係る電力変換装置は、ＡＣ−ＤＣ変換回路１００と、ＡＣ−ＤＣ変換回路１００の出力端に並列接続される平滑コンデンサ１５０と、ＤＣ−ＤＣ変換回路２００と、制御装置３００とにより構成される。ＡＣ−ＤＣ変換回路１００の入力端には交流電源４００が接続され、ＡＣ−ＤＣ変換回路１００の出力端には、ＤＣ−ＤＣ変換回路２００の入力端が接続される。一方、ＤＣ−ＤＣ変換回路２００の出力端は、二次電池５００に接続される。
【００１３】
ＡＣ−ＤＣ変換回路１００は、ダイオードブリッジ回路１０と、第１平滑リアクトル１１と、ハーフブリッジ回路１２とにより構成されている。交流電源４００は、ＡＣ−ＤＣ変換回路１００の入力端を経て、ダイオードブリッジ回路１０に接続されている。
【００１４】
ダイオードブリッジ回路１０は、４個のダイオードＤ１〜Ｄ４を備えている。ダイオードＤ１のカソード及びダイオードＤ３のカソードは、第１配線１５に接続されている。ダイオードＤ１のアノードは、交流電源４００の第１端及びダイオードＤ２のカソードに接続されており、ダイオードＤ３のアノードは、交流電源４００の第２端及びダイオードＤ４のカソードに接続されている。ダイオードＤ２のアノード及びダイオードＤ４のアノードは、第２配線１６に接続されている。そして、第１配線１５及び第２配線１６により、ダイオードブリッジ回路１０と、ハーフブリッジ回路１２が接続されている。なお、ダイオードブリッジ回路１０とハーフブリッジ回路１２の間の第１配線１５には、第１平滑リアクトル１１が設けられている。
【００１５】
ハーフブリッジ回路１２は、ダイオードＤ５とＭＯＳＦＥＴである開閉素子Ｑ１とを備えている。ダイオードＤ５のカソードは、ＡＣ−ＤＣ変換回路１００の高圧側出力端に接続されており、ダイオードＤ５のアノードは、第１配線１５及び開閉素子Ｑ１のドレイン端子に接続されている。一方、開閉素子Ｑ１のソース端子は、第２配線１６に接続されている。そして、第２配線１６は、ＡＣ−ＤＣ変換回路１００の低圧側出力端に接続されている。なお、開閉素子Ｑ１は、逆方向に並列接続された寄生ダイオードを備えている。
【００１６】
ＤＣ−ＤＣ変換回路２００は、ブリッジ回路２０と、第１コイル２１ａと第２コイル２１ｂとにより構成されるトランス２１と、ダイオードブリッジ回路２２と、第２平滑リアクトル２３とを備えている。
【００１７】
ブリッジ回路２０は、ＭＯＳＦＥＴである開閉素子Ｑ２〜Ｑ５を備えている。開閉素子Ｑ２及び開閉素子Ｑ４は、高圧側である上アームに設けられており、開閉素子Ｑ３及び開閉素子Ｑ５は、低圧側である下アームに設けられている。開閉素子Ｑ２のドレイン端子は高圧側配線２４に接続されており、ソース端子は開閉素子Ｑ３のドレイン端子及び第１コイル２１ａの一端に接続されている。開閉素子Ｑ４のドレイン端子は高圧側配線２４に接続されており、ソース端子は開閉素子Ｑ５のドレイン端子及び第１コイル２１ａの他端に接続されている。開閉素子Ｑ３のソース端子及び開閉素子Ｑ５のソース端子は、共に低圧側配線２５に接続されている。高圧側配線２４及び低圧側配線２５は、それぞれ、ＡＣ−ＤＣ変換回路１００の高圧側出力端及び低圧側出力端に接続されている。なお、開閉素子Ｑ２〜Ｑ５は、それぞれ、逆方向に並列接続された寄生ダイオードを備えている。
【００１８】
ダイオードブリッジ回路２２は、ダイオードＤ６〜Ｄ９を備えている。ダイオードＤ６及びダイオードＤ８は、高圧側である上アームに設けられており、ダイオードＤ７及びダイオードＤ９は、低圧側である下アームに設けられている。ダイオードＤ６のカソードは高圧側配線２６に接続されており、アノードはダイオードＤ７のカソード及び第２コイル２１ｂの一端に接続されている。ダイオードＤ８のカソードは高圧側配線２６に接続されており、アノードはダイオードＤ９のカソード及び第２コイル２１ｂの他端に接続されている。ダイオードＤ７のアノード及びダイオードＤ９のアノードは、共に低圧側配線２７に接続されている。高圧側配線２６は、第２平滑リアクトル２３を介し、出力端を経て二次電池５００の正極に接続されており、低圧側配線２７は、出力端を経て二次電池５００の負極に接続されている。
【００１９】
本実施形態に係る電力変換装置は、第１電圧検出器３１と、電流検出器３２と、ＤＣリンク電圧検出手段として機能する第２電圧検出器３３とを備えている。
【００２０】
第１電圧検出器３１は、ＤＣ−ＤＣ変換回路２００の出力端に並列接続されており、ＤＣ−ＤＣ変換回路２００の出力電圧Ｖｏｕｔを検出する。電流検出器３２は、ＤＣ−ＤＣ変換回路２００の出力端に設けられており、ＤＣ−ＤＣ変換回路２００の出力電流Ｉｏｕｔを検出する。第２電圧検出器３３は、平滑コンデンサ１５０に並列接続されており、ＡＣ−ＤＣ変換回路１００から出力され、平滑コンデンサ１５０に印加される電圧であるＤＣリンク電圧Ｖｃを検出する。
【００２１】
制御装置３００は、ＤＣリンク電圧制御部３４と、係数算出部３５とを備えている。制御装置３００には、計測された出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ、ＤＣリンク電圧Ｖｃが入力される。また、ＤＣ−ＤＣ変換回路２００の出力端から出力される電力である出力電力Ｐｏｕｔを指令する値である電力指令値Ｐｏｕｔ＊が、入力、若しくは、制御装置３００が備えるメモリから読み出される。係数算出部３５は、入力されたＤＣリンク電圧Ｖｃを用いて、出力電力Ｐｏｕｔの制御である出力電力抑制制御に用いる係数ｋを算出し、ＤＣリンク電圧制御部３４に入力する。ＤＣリンク電圧制御部３４は、出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ、電力指令値Ｐｏｕｔ＊、係数ｋを用いて演算を行ってＰＷＭ信号を生成し、開閉素子Ｑ２〜Ｑ５に制御信号を送信する。また、制御装置３００は、ＤＣリンク電圧Ｖｃにより、ＤＣ−ＤＣ変換回路２００へ入力される電圧の値を監視し、ＤＣリンク電圧Ｖｃが所定電圧よりも小さくなった場合には、回路の誤動作を防止するために、制御を停止する。
【００２２】
図２は、本実施形態に係る電力変換装置において、制御装置３００が実行する制御の制御ブロック図である。
【００２３】
係数算出部３５は、入力されたＤＣリンク電圧Ｖｃに基づいて、０以上１以下の係数ｋを算出し、算出された係数ｋをＤＣリンク電圧制御部３４へ出力する。ＤＣリンク電圧制御部３４は、まず、電力指令値Ｐｏｕｔ＊に係数ｋを乗算し、補正電力指令値Ｐｏｕｔ＊’を得る。次に、得られた補正電力指令値Ｐｏｕｔ＊’を出力電圧Ｖｏｕｔで除算し、補正電流指令値Ｉｏｕｔ＊’を得て、補正電流指令値Ｉｏｕｔ＊’と出力電流Ｉｏｕｔとの差分を取り、出力電流偏差ｄＩｏｕｔを得る。そして、得られた出力電流偏差ｄＩｏｕｔを電流制御器に入力してＰＷＭ信号を生成し、開閉素子Ｑ２〜Ｑ５へＯＮ／ＯＦＦ信号を出力する。
【００２４】
ここで、出力電力抑制制御に用いる係数ｋについて説明する。係数ｋは、ＤＣリンク電圧Ｖｃが第１所定値Ｖ１以上の場合には１である。ＤＣリンク電圧Ｖｃが第１所定値Ｖ１から第２所定値Ｖ２へと低下するのに伴い、係数ｋを１から０へと直線的に単調減少させる。そして、ＤＣリンク電圧Ｖｃが第２所定値Ｖ２以下の場合には、係数ｋを０とする。すなわち、ＤＣリンク電圧Ｖｃが第２所定値Ｖ２以下の場合には補正電力指令値Ｐｏｕｔ＊’は０となり、ＤＣ−ＤＣ変換回路２００の出力電力Ｐｏｕｔが制御範囲の最小値となる。なお、第１所定値Ｖ１は、交流電源４００が定常状態である場合のＤＣリンク電圧Ｖｃの値からリプル電圧のピーク値を減算した値よりも、小さい値と設定されている。一方、第２所定値Ｖ２は、制御装置３００が、ＤＣ−ＤＣ変換回路２００の制御を停止する所定電圧よりも大きい値に設定されている。
【００２５】
図３は、本実施形態に係る電力変換装置において、制御装置３００が実行するフローチャートである。図３に示すフローチャートは、所定周期で繰り返し実行される。まず、電力指令値Ｐｏｕｔ＊を受信する（Ｓ３０１）。なお、上述したとおり、電力指令値Ｐｏｕｔ＊は、制御装置３００内のメモリから読み出されてもよい。次に、ＤＣリンク電圧Ｖｃの検出値を第２電圧検出器３３から受信し（Ｓ３０２）、ＤＣリンク電圧Ｖｃが、第１所定値Ｖ１以上であるか否かを判定する（Ｓ３０３）。ＤＣリンク電圧Ｖｃが第１所定値Ｖ１以上であると判定されれば（Ｓ３０３：ＹＥＳ）、係数ｋは１であるため、補正電力指令値Ｐｏｕｔ＊’は電力指令値Ｐｏｕｔと等しくなる（Ｓ３０４）。一方、ＤＣリンク電圧Ｖｃが第１所定値Ｖ１以上でないと判定されれば（Ｓ３０３：ＮＯ）、係数ｋはＤＣリンク電圧Ｖｃの値によって１未満の値として求められ、補正電力指令値Ｐｏｕｔ＊’は電力指令値Ｐｏｕｔ＊に係数ｋを乗算した値となる（Ｓ３０５）。そして、補正電力指令値Ｐｏｕｔ＊’により、出力電力Ｐｏｕｔの制御が行われる（Ｓ３０６）。
【００２６】
図４は、交流電源４００の電圧が４０％低下した場合に、本実施形態に係る出力電力抑制制御を行った場合の、交流電源４００から入力される電圧である入力電圧Ｖａｃ、交流電源４００から入力される電流である入力電流Ｉａｃ、出力電力Ｐｏｕｔ、ＤＣリンク電圧Ｖｃを示している。一方、図５は、交流電源４００の電圧が４０％低下した場合に、係数算出部３５に係る出力電力抑制制御を行わなかった場合の、入力電圧Ｖａｃ，入力電流Ｉａｃ、出力電力Ｐｏｕｔ、ＤＣリンク電圧Ｖｃを示している。
【００２７】
入力電圧Ｖａｃの低下に伴い、ＤＣリンク電圧Ｖｃも低下する。そして、図４では、出力電力抑制制御を行うことにより、出力電力Ｐｏｕｔが抑制される。出力電力Ｐｏｕｔを抑制する制御が行われることにより、ＤＣリンク電圧Ｖｃの低下も抑制され、ＤＣリンク電圧Ｖｃの値は下限値Ｖｃ＿ｕｎｄｅｒよりも小さくなることがなく、また、上限値Ｖｃ＿ｏｖｅｒよりも大きくなることもない。ここで、下限値Ｖｃ＿ｕｎｄｅｒは、第２所定値Ｖ２よりも小さい値であり、且つ、入力電圧Ｖａｃが元の値へと復帰した場合に発生する、ＡＣ−ＤＣ変換回路１００から出力される電圧とＤＣリンク電圧Ｖｃとの電位差により発生する突入電流の値が、許容範囲内となる値である。また、上限値Ｖｃ＿ｏｖｅｒは、平滑コンデンサ１５０の耐圧値を示す値である。
【００２８】
一方、図５では、出力電力抑制制御が行われないため、出力電力Ｐｏｕｔは一定値をとり、ＤＣリンク電圧Ｖｃの低下が抑制されず、ＤＣリンク電圧Ｖｃの値は下限値Ｖｃ＿ｕｎｄｅｒよりも小さくなる。ゆえに、入力電圧Ｖａｃが元の値へ復帰した場合に、ＡＣ−ＤＣ変換回路１００から出力される電圧と、ＤＣリンク電圧Ｖｃとの電位差により、入力電流Ｉａｃに突入電流が生じている。
【００２９】
図６（ａ）は、停電時に、出力電力抑制制御を行った場合の、交流電源４００から入力される電圧である入力電圧Ｖａｃ、交流電源４００から入力される電流である入力電流Ｉａｃ、出力電力Ｐｏｕｔ、ＤＣリンク電圧Ｖｃを示している。また、図６（ｂ）は、電圧変動が起こった際に、出力電力抑制制御を行った場合の、交流電源４００から入力される電圧である入力電圧Ｖａｃ、交流電源４００から入力される電流である入力電流Ｉａｃ、出力電力Ｐｏｕｔ、ＤＣリンク電圧Ｖｃを示している。
【００３０】
図６（ａ）及び図６（ｂ）においても、入力電圧Ｖａｃの低下に伴い、ＤＣリンク電圧Ｖｃも低下する。そして、図４に示した入力電圧Ｖａｃの低下時と同様に、出力電力抑制制御を行うことにより、出力電力Ｐｏｕｔが抑制される。これにより、ＤＣリンク電圧Ｖｃの低下も抑制され、ＤＣリンク電圧Ｖｃの値は下限値Ｖｃ＿ｕｎｄｅｒよりも小さくなることがない。
【００３１】
本実施形態に係る電力変換装置は、上記構成により、以下の効果を奏する。
【００３２】
・ＤＣリンク電圧Ｖｃが第１所定値Ｖ１よりも小さい場合に、ＤＣリンク電圧Ｖｃの値に基づいてＤＣ−ＤＣ変換回路２００の出力電力Ｐｏｕｔが抑制されるため、ＤＣリンク電圧Ｖｃが低下することを抑制することができる。ここで、直流電圧であるＤＣリンク電圧Ｖｃを用いて電圧変動を検出しているため、交流電源４００の電圧変動を直接検出する場合と比較して、より高速に交流電源４００の電圧変動を検出することができる。また、平滑コンデンサ１５０よりも交流電源４００側の電流値や電圧値を用いることなく制御が可能である。ゆえに、ＡＣ−ＤＣ変換回路１００とＤＣ−ＤＣ変換回路２００が互いに異なる機器に実装されていた場合においても、ＤＣ−ＤＣ変換回路２００が実装される機器でＤＣリンク電圧Ｖｃの制御を完結させることができる。したがって、ＤＣリンク電圧Ｖｃが低下することを抑制する制御の制御速度を上昇させることができ、それに伴い、電力変換装置のロバスト性を向上させることができる。
【００３３】
・リプル電圧を考慮せずに第１所定値Ｖ１を定めた場合、交流電源４００が定常状態であっても、リプル電圧の影響によりＤＣリンク電圧Ｖｃが低下し、ＤＣリンク電圧Ｖｃが第１所定値Ｖ１以下となる場合がある。この場合には、交流電源４００が定常状態であるにも係わらずＤＣ−ＤＣ変換回路２００の出力を抑制する制御が行われるため、ＤＣ−ＤＣ変換回路２００による電力の供給効率が低下する。上記構成により、交流電源４００が定常状態である場合には、リプル電圧の影響が生じたとしても、ＤＣ−ＤＣ変換回路２００の出力を抑制する制御は行われないため、ＤＣ−ＤＣ変換回路２００の電力の供給効率をより高めることができる。
【００３４】
・第２所定値Ｖ２が所定電圧以下の場合には、出力電力Ｐｏｕｔを抑制する制御を行ったとしても、ＤＣリンク電圧Ｖｃが所定電圧よりも小さくなることが起こり得るため、低電圧保護機能により停止することがある。第２所定値Ｖ２を所定電圧よりも大きい値とすることにより、電力変換装置が低電圧保護機能を備えていたとしても、出力電力Ｐｏｕｔを抑制する制御によりＤＣリンク電圧Ｖｃが所定電圧以下となることを防ぐことができる。したがって、出力電力Ｐｏｕｔを抑制する制御に起因する電力変換装置の停止を抑止することができる。
【００３５】
・係数ｋを連続的に変化させることにより、補正電力指令値Ｐｏｕｔ＊’を連続的に変化させることができる。これにより、ＤＣリンク電圧Ｖｃが上昇方向へ変化した場合には、補正電力指令値Ｐｏｕｔ＊’は増加し、ＤＣリンク電圧Ｖｃが低下方向へ変化した場合には、補正電力指令値Ｐｏｕｔ＊’は減少する。したがって、ＤＣリンク電圧Ｖｃを補正電力指令値Ｐｏｕｔ＊’に対応した値へと収束させることができ、ＤＣリンク電圧Ｖｃの発振を防ぐことができる。
【００３６】
＜第２実施形態＞
本実施形態に係る電力変換装置は、回路構成は第１実施形態に係る電力変換装置と共通しており、第１実施形態とは、ＤＣリンク電圧制御部３４が行う制御が一部異なっている。本実施形態では、電力指令値Ｐｏｕｔ＊の代わりに、ＤＣ−ＤＣ変換回路２００の出力端から出力される電圧である出力電圧Ｖｏｕｔを指令する値である電圧指令値Ｖｏｕｔ＊が、入力、若しくは、制御装置３００が備えるメモリから読み出される。
【００３７】
図７は、本実施形態に係る電力変換装置において、制御装置３００が実行する制御の制御ブロック図である。
【００３８】
係数算出部３５は、入力されたＤＣリンク電圧Ｖｃに基づいて、０以上１以下の係数ｋを算出し、算出された係数ｋをＤＣリンク電圧制御部３４へ出力する。ＤＣリンク電圧制御部３４は、まず、電圧指令値Ｖｏｕｔ＊に係数ｋを乗算し、補正電圧指令値Ｖｏｕｔ＊’を得る。次に、得られた補正電圧指令値Ｖｏｕｔ＊’と出力電圧Ｖｏｕｔとの差分をとって電圧偏差ｄＶｏｕｔを得る。得られた電圧偏差ｄＶｏｕｔをＰＩ制御器に入力することにより補正電流指令値Ｉｏｕｔ＊’を得て、補正電流指令値Ｉｏｕｔ＊’と出力電流Ｉｏｕｔとの差分を取り、出力電流偏差ｄＩｏｕｔを得る。そして、得られた出力電流偏差ｄＩｏｕｔを電流制御器に入力してＰＷＭ信号を生成し、開閉素子Ｑ２〜Ｑ５へＯＮ／ＯＦＦ信号を出力する。
【００３９】
本実施形態に係る電力変換装置は、上記構成により、第１実施形態に係る電力変換装置が奏する効果に準ずる効果を奏する。
【００４０】
＜第３実施形態＞
本実施形態に係る電力変換装置は、回路構成は第１実施形態に係る電力変換装置と共通しており、第１実施形態とは、ＤＣリンク電圧制御部３４が行う制御が一部異なっている。本実施形態では、電力指令値Ｐｏｕｔ＊の代わりに、ＤＣ−ＤＣ変換回路２００の出力端から出力される電流である出力電流Ｉｏｕｔを指令する値である電流指令値Ｉｏｕｔ＊が、入力、若しくは、制御装置３００が備えるメモリから読み出される。
【００４１】
図８は、本実施形態に係る電力変換装置において、制御装置３００が実行する制御の制御ブロック図である。
【００４２】
係数算出部３５は、入力されたＤＣリンク電圧Ｖｃに基づいて、０以上１以下の係数ｋを算出し、算出された係数ｋをＤＣリンク電圧制御部３４へ出力する。ＤＣリンク電圧制御部３４は、まず、電流指令値Ｉｏｕｔ＊に係数ｋを乗算し、補正電流指令値Ｉｏｕｔ＊’を得る。次に、補正電流指令値Ｉｏｕｔ＊’と出力電流Ｉｏｕｔとの差分を取り、出力電流偏差ｄＩｏｕｔを得る。そして、得られた出力電流偏差ｄＩｏｕｔを電流制御器に入力してＰＷＭ信号を生成し、開閉素子Ｑ２〜Ｑ５へＯＮ／ＯＦＦ信号を出力する。
【００４３】
なお、本実施形態は、制御装置３００の制御において出力電圧Ｖｏｕｔを用いなくとも実現可能であるため、第１電圧検出器３１を備えていなくてもよい。
【００４４】
本実施形態に係る電力変換装置は、上記構成により、第１実施形態に係る電力変換装置が奏する効果に準ずる効果を奏する。
【００４５】
＜第４実施形態＞
本実施形態に係る電力変換装置は、上記各実施形態に係る電力変換装置に対して、係数算出部３５により係数ｋを求める処理が異なっている。
【００４６】
図９は、本実施形態において、係数算出部３５が係数ｋを算出する際に用いる、ＤＣリンク電圧Ｖｃと係数ｋの関係を示すグラフである。
【００４７】
ＤＣリンク電圧Ｖｃが第１所定値Ｖ１よりも大きい場合には、係数ｋは１である。ＤＣリンク電圧Ｖｃが、第１所定値Ｖ１から第２所定値Ｖ２へと低下するのに伴い、係数ｋを、指数関数的に、又は、２次以上の多項式的に単調減少させる。すなわち、ＤＣリンク電圧Ｖｃの上昇に伴い、係数ｋの減少量が大きくなっている。そして、ＤＣリンク電圧Ｖｃが第２所定値Ｖ２よりも小さい場合には、係数ｋを０とする。
【００４８】
本実施形態に係る電力変換装置は、上記構成により、第１実施形態に係る電力変換装置が奏する効果に準ずる効果を奏する。
【００４９】
＜第５実施形態＞
本実施形態に係る電力変換装置は、上記各実施形態に係る電力変換装置に対して、係数算出部３５により係数ｋを求める処理が異なっている。
【００５０】
図１０は、本実施形態において、係数算出部３５が係数ｋを算出する際に用いる、ＤＣリンク電圧Ｖｃと係数ｋの関係を示すグラフである。本実施形態では、ＤＣリンク電圧Ｖｃの上昇に伴い、係数ｋを段階的に変化させている。
【００５１】
ＤＣリンク電圧Ｖｃが第１所定値Ｖ１よりも大きい場合には、係数ｋは１である。ＤＣリンク電圧Ｖｃが、第１所定値Ｖ１以下であり、且つ、第１所定値Ｖ１よりも小さく第２所定値Ｖ２よりも大きい値であるＶαよりも大きい場合には、係数ｋを１よりも小さく０よりも大きい値であるｋ１とする。ＤＣリンク電圧Ｖｃが、Ｖα以下であり、Ｖαよりも小さく第２所定値Ｖ２よりも大きい値であるＶβよりも大きい場合には、係数ｋをｋ１よりも小さく０よりも大きい値であるｋ２とする。ＤＣリンク電圧Ｖｃが、Ｖβ以下であり、Ｖβよりも小さく第２所定値Ｖ２よりも大きい値であるＶγよりも大きい場合には、係数ｋをｋ２よりも小さく０よりも大きい値であるｋ３とする。ＤＣリンク電圧Ｖｃが、Ｖγ以下であり、第２所定値Ｖ２よりも大きい場合には、係数ｋをｋ３よりも小さく０よりも大きい値であるｋ４とする。そして、ＤＣリンク電圧Ｖｃが第２所定値Ｖ２以下の場合には、係数ｋを０とする。
【００５２】
なお、第１所定値Ｖ１から第２所定値Ｖ２にかけて、係数ｋを何段階で変化させるかは任意に設定可能である。各段階での係数ｋの変化幅、及び、ＤＣリンク電圧Ｖｃの幅は、同一でもよく、異なっていてもよい。
【００５３】
本実施形態に係る電力変換装置は、上記構成により、第１実施形態に係る電力変換装置が奏する効果に加えて、以下の効果を奏する。
【００５４】
・係数ｋを所定の関数に基づいて求める場合には、演算処理や、マッピング処理を行う必要があり、制御装置３００の演算量が増加する。本実施形態に係る電力変換装置では、演算処理を減少させたりマッピング処理を省いたりすることができるため、制御装置３００の処理負荷を低下させることができ、それに伴い、制御装置３００が備えるメモリをより容量の小さなものとすることもできる。
【００５５】
＜第６実施形態＞
本実施形態に係る電力変換装置は、上記各実施形態に係る電力変換装置に対して、係数算出部３５により係数ｋを求める処理が異なっている。
【００５６】
図１１は、本実施形態において、係数算出部３５が係数ｋを算出する際に用いる、ＤＣリンク電圧Ｖｃと係数ｋの関係を示すグラフである。本実施形態は、第５実施形態と同様に、ＤＣリンク電圧Ｖｃの上昇に伴い、係数ｋを段階的に変化させるとともに、段階的に減少する場合と段階的に増加する場合との間にヒステリシスを設けている。
【００５７】
ＤＣリンク電圧Ｖｃが第１所定値Ｖ１よりも大きい場合には、係数ｋは１である。ＤＣリンク電圧Ｖｃが、第１所定値Ｖ１から、第１所定値Ｖ１よりも小さく第２所定値Ｖ２よりも大きい値であるＶα’へ低下する場合には、係数ｋを１とする。ＤＣリンク電圧Ｖｃが、Ｖα’から、Ｖα’よりも小さく第２所定値Ｖ２よりも大きい値であるＶβ’へ低下する場合には、係数ｋを１よりも小さく０よりも大きい値であるｋ１とする。ＤＣリンク電圧Ｖｃが、Ｖβ’から、Ｖβ’よりも小さく第２所定値Ｖ２よりも大きい値であるＶγ’へ低下する場合には、係数ｋをｋ１よりも小さく０より大きい値であるｋ２とする。ＤＣリンク電圧Ｖｃが、Ｖγ’から、Ｖγ’よりも小さく第２所定値Ｖ２よりも大きい値であるＶΔ’へ低下する場合には、係数ｋをｋ２よりも小さく０よりも大きい値であるｋ３とする。ＤＣリンク電圧Ｖｃが、ＶΔ’から、第２所定値Ｖ２へ低下する場合には、係数ｋをｋ３よりも小さく０よりも大きい値であるｋ４とする。そして、ＤＣリンク電圧Ｖｃが第２所定値Ｖ２よりも小さい場合には、係数ｋを０とする。
【００５８】
一方、ＤＣリンク電圧Ｖｃが、第２所定値Ｖ２からＶΔ’へ上昇する場合には、係数ｋを０とする。ＤＣリンク電圧Ｖｃが、ＶΔ’からＶγ’へ上昇する場合には、係数ｋをｋ４とする。ＤＣリンク電圧Ｖｃが、Ｖγ’からＶβ’へ上昇する場合には、係数ｋをｋ３とする。ＤＣリンク電圧Ｖｃが、Ｖβ’からＶα’へ上昇する場合には、係数ｋをｋ２とする。ＤＣリンク電圧Ｖｃが、Ｖα’から第１所定値Ｖ１へ上昇する場合には、係数ｋをｋ１とする。そして、ＤＣリンク電圧Ｖｃが第１所定値Ｖ１よりも大きい場合には、係数ｋを１とする。
【００５９】
なお、本実施形態においても、第５実施形態と同様に、第１所定値Ｖ１から第２所定値Ｖ２にかけて、係数ｋを何段階で変化させるかは任意に設定可能である。各段階での係数ｋの変化幅、及び、ＤＣリンク電圧Ｖｃの幅は、同一でもよく、異なっていてもよい。
【００６０】
本実施形態は、上記構成により、第５実施形態に係る電力変換装置が奏する効果に加えて、以下の効果を奏する。
【００６１】
・係数ｋを段階的に増減させる場合、ＤＣリンク電圧Ｖｃのわずかな増減に対して、係数ｋの段階的な増減が繰り返されてしまい、それに伴い、出力電力Ｐｏｕｔが変動するおそれがある。係数ｋを、段階的に減少する場合と段階的に増加する場合との間にヒステリシスを有するものとすることにより、係数ｋの段階的な増減の繰り返しを防ぐことができ、それにより、出力電力Ｐｏｕｔの変動を抑制することができる。
【００６２】
＜第７実施形態＞
図１２は、本実施形態に係る電力変換回路の回路図を示している。本実施形態に係る電力変換装置は、第１実施形態に係る電力変換装置に対して、ＡＣ−ＤＣ変換回路１００の構成が異なっている。
【００６３】
ＡＣ−ＤＣ変換回路１００は、第１リアクトル１３ａと第２リアクトル１３ｂとにより構成される平滑リアクトル１３と、ブリッジ回路１４を備えている。交流電源４００は、ＡＣ−ＤＣ変換回路１００の入力端子を経て、第１リアクトル１３ａ及び第２リアクトル１３ｂに接続される。
【００６４】
ブリッジ回路１４は、ダイオードＤ５ａ、ダイオードＤ５ｂ、ＭＯＳＦＥＴである開閉素子Ｑ１ａ及び開閉素子Ｑ１ｂを備えている。ダイオードＤ５ａ及びダイオードＤ５ｂは、高圧側である上アームに設けられており、開閉素子Ｑ１ａ及び開閉素子Ｑ１ｂは、低圧側である下アームに設けられている。ダイオードＤ５ａのカソードは高圧側配線１５Ａに接続されており、アノードは開閉素子Ｑ１ａのドレイン端子及び第１リアクトル１３ａに接続されている。ダイオードＤ５ｂのカソードは高圧側配線１５Ａに接続されており、アノードは開閉素子Ｑ１ｂのドレイン端子及び第２リアクトル１３ｂに接続されている。そして、開閉素子Ｑ１ａのソース端子及び開閉素子Ｑ１ｂのソース端子は、共に低圧側配線１６Ａに接続されている。高圧側配線１５Ａ、低圧側配線１６Ａは、それぞれ、ＡＣ−ＤＣ変換回路１００の高圧側出力端、低圧側出力端に接続されている。
【００６５】
なお、本実施形態に係る電力変換装置における制御装置３００が実行する制御は、上記各実施形態に係る電力変換装置と同様の制御である。
【００６６】
本実施形態に係る電力変換装置は、上記構成により、第１実施形態に係る電力変換装置に準ずる効果を奏する。
【００６７】
＜変形例＞
・上記各実施形態において、ＤＣ−ＤＣ変換回路２００の出力端に接続されるものは二次電池５００に限られることはなく、二次電池５００以外の、直流電力の入力を要する電気負荷が接続されていればよい。
【００６８】
・上記第１実施形態及び第７実施形態において、ＡＣ−ＤＣ変換回路１００の具体的な構成を示したが、ＡＣ−ＤＣ変換回路１００の構成はこれらに限られない。すなわち、交流電源４００から入力された交流電力を直流電力に変換し、ＤＣ−ＤＣ変換回路２００へ出力できるものであればよい。
【００６９】
・上記第１実施形態及び第７実施形態において、ＤＣ−ＤＣ変換回路２００の具体的な構成を示したが、ＤＣ−ＤＣ変換回路２００の構成はこれらに限られない。すなわち、ＡＣ−ＤＣ変換回路１００から入力された直流電力に対して変圧等を行い、出力できるものであればよい。
【００７０】
・上記第１実施形態及び第７実施形態において、ダイオード及びＭＯＳＦＥＴを使用した構成を示したが、各素子はダイオード及びＭＯＳＦＥＴに限定されるものではない。例えば、ＩＧＢＴやバイポーラトランジスタ等の種々のスイッチング素子を採用することができる。
【００７１】
・上記第１実施形態及び第７実施形態において、交流電源４００を２端子の単相交流としたが、交流電源４００はこれに限られない。すなわち、２相以上の多相交流電源でも良い。
【符号の説明】
【００７２】
３３…第２電圧検出器、１００…ＡＣ−ＤＣ変換回路、１５０…平滑コンデンサ、２００…ＤＣ−ＤＣ変換回路、３００…制御装置、４００…交流電源。
【図１】
0006001587.tif 000002
【図２】
0006001587.tif 000003
【図３】
0006001587.tif 000004
【図４】
0006001587.tif 000005
【図５】
0006001587.tif 000006
【図６】
0006001587.tif 000007
【図７】
0006001587.tif 000008
【図８】
0006001587.tif 000009
【図９】
0006001587.tif 000010
【図１０】
0006001587.tif 000011
【図１１】
0006001587.tif 000012
【図１２】
0006001587.tif 000013