(57)【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータのためのコントローラであって、
変圧器の二次側から一次電圧を検出し、前記一次電圧に対応する第１のエラー信号を生成するように構成される第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）であって、第１の参照電圧と前記検出された一次電圧との間の比較に基づいて前記第１のエラー信号が生成される、前記第１のＥＡＤＣと、
前記第１のエラー信号を処理し、前記第１の参照電圧からの一次電圧変動に基づいて第１の補償信号を生成するようにフィードフォワード制御として構成される第１のアクセラレータと、
前記ＤＣ／ＤＣコンバータの出力電圧を検出し、前記出力電圧に対応する第２のエラー信号を生成するように構成される第２のエラーアナログデジタルコンバータ（ＥＡＤＣ）であって、第２の参照電圧と前記検出された出力電圧との間の比較に基づいて前記第２のエラー信号が生成される、前記第２のＥＡＤＣと、
前記第２のエラー信号を処理し、前記一次電圧を制御するために前記変圧器の一次側にフィードバックされる第２の補償信号を生成するように構成される第２のアクセラレータであって、前記変圧器の前記一次側に対するスイッチング要素を制御するパルス幅変調器（ＰＷＭ）を調節するように、前記第１の補償信号と前記第２の補償信号とが組み合わされる、前記第２のアクセラレータと、
を含む、コントローラ。
【請求項２】
請求項１に記載のコントローラであって、
前記第１のアクセラレータが、前記第１の補償信号を生成する比例及び積分（ＰＩ）制御を含む、コントローラ。
【請求項３】
請求項２に記載のコントローラであって、
前記ＰＩ制御が、前記第１の補償信号を改変するダイナミック利得調節を含む比例制御を更に含む、コントローラ。
【請求項４】
請求項３に記載のコントローラであって、
前記ダイナミック利得調節が、前記第１の補償信号を増大させる又は低減させる正又は負のステップ制御を含む、コントローラ。
【請求項５】
請求項１に記載のコントローラであって、
前記第１のＥＡＤＣが、前記一次電圧を監視し、前記第１のエラー信号を生成する第１の差動増幅器を更に含む、コントローラ。
【請求項６】
請求項５に記載のコントローラであって、
前記第１の差動増幅器に対し前記第１の参照電圧を供給する第１のデジタルアナログコンバータ（ＤＡＣ）を更に含む、コントローラ。
【請求項７】
請求項１に記載のコントローラであって、
前記第２のアクセラレータが、前記第２の補償信号を生成する、比例、積分及び微分（ＰＩＤ）制御を含む、コントローラ。
【請求項８】
請求項１に記載のコントローラであって、
前記ＤＣ／ＤＣコンバータの前記出力電圧を監視し、前記第２のエラー信号を生成する第２の差動増幅器を更に含む、コントローラ。
【請求項９】
請求項８に記載のコントローラであって、
前記第１のＥＡＤＣが、前記ＤＣ／ＤＣコンバータの１つの完全なスイッチングサイクルに対し電力段をイネーブルにする、コントローラ。
【請求項１０】
方法であって、
第１のエラー信号を生成するために第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）を介してＤＣ／ＤＣコンバータの一次電圧を監視することであって、前記第１のエラー信号が第１の参照電圧と前記監視される一次電圧との比較に基づく、前記監視することと、
前記第１のエラー信号に基づいて第１の補償信号を生成することと、
第２のエラー信号を生成するために第２のＥＡＤＣを介して前記ＤＣ／ＤＣコンバータの出力電圧を監視することであって、前記第２のエラー信号が第２の参照電圧と前記監視される出力電圧との比較に基づく、前記監視することと、
前記第２のエラー信号に基づいて第２の補償信号を生成することであって、前記ＤＣ／ＤＣコンバータの前記一次電圧を調節するために前記第２の補償信号が前記第１の補償信号と組み合わされる、前記生成することと、
１つのスイッチングサイクルにおいて前記ＤＣ／ＤＣコンバータの定常状態オペレーションを促進するために前記第１の補償信号と前記第２の補償信号とを制御ループに組み合わせることと、
を含む、方法。
【請求項１１】
請求項１０に記載の方法であって、
前記第１の補償信号に関連付けられる比例制御をダイナミックに調節することを更に含む、方法。
【請求項１２】
請求項１１に記載の方法であって、
前記比例制御を調節する正又は負の利得ステップを提供することを更に含む、方法。
【請求項１３】
請求項１０に記載の方法であって、
前記第２の補償信号を調節する、比例、積分及び微分（ＰＩＤ）制御を提供することを更に含む、方法。
【請求項１４】
ＤＣ／ＤＣコンバータのためのコントローラであって、
変圧器の二次側から一次電圧を検出し、前記一次電圧に対応する第１のエラー信号を生成するように構成される第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）であって、第１の参照電圧と前記検出された一次電圧との間の比較に基づいて前記第１のエラー信号が生成される、前記第１のＥＡＤＣと、
前記第１のエラー信号を処理し、前記一次電圧変動である第１の補償信号を生成するように構成される第１のアクセラレータと、
前記ＤＣ／ＤＣコンバータの出力電圧を検出し、前記出力電圧に対応する第２のエラー信号を生成するように構成される第２のエラーアナログデジタルコンバータ（ＥＡＤＣ）であって、第２の参照電圧と前記ＤＣ／ＤＣコンバータの前記出力電圧との間の比較に基づいて前記第２のエラー信号が生成される、前記第２のＥＡＤＣと、
前記第２のエラー信号を処理し、電圧ループフィードバック制御のための第２の補償信号を生成するように構成される第２のアクセラレータと、
前記変圧器の一次側及び前記二次側内のスイッチング要素を制御するための変調器と、
１つのスイッチングサイクルにおいて前記ＤＣ／ＤＣコンバータの定常状態オペレーションを促進するために、前記第１の補償信号と前記第２の補償信号とを前記変調器にフィードフォワードするためのコンバイナと、
を含む、コントローラ。
【請求項１５】
請求項１４に記載のコントローラであって、
前記第１のアクセラレータが、前記第１の補償信号を生成する比例及び積分（ＰＩ）制御を含む、コントローラ。
【請求項１６】
請求項１５に記載のコントローラであって、
前記ＰＩ制御が、前記第１の補償信号を改変するダイナミック利得調節を含む比例制御を更に含む、コントローラ。
【請求項１７】
請求項１４に記載のコントローラであって、
前記第２のアクセラレータが、前記第２の補償信号を生成する、比例、積分及び微分（ＰＩＤ）制御を含む、コントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、コンバータのための一次電圧感知及び制御を提供するためのシステム及び方法に関連する。
【背景技術】
【０００２】
多くの中間バスコンバータ（ＩＢＣ）、及び２００Ｗを上回る電力レベルで及びエイス（１／８）ブリック又はそれより大きいサイズでＤＣ電力を供給する殆ど全ての適応型バスコンバータ（ＡＢＣ）は、システム通信及びプリバイアス要件に起因してコンバータの二次側のコントローラを有する。しかし、物理的サイズ及びコスト制約のため、嵩張る一次変流器及び高価な絶縁された線形電圧トランシーバはめったに用いられない。そのため、ダイレクト一次電圧及び電流感知なしでデジタル制御をどのように実装するかが問題となる。殆どの既存の解決策は、余分のバイアス変圧器巻線及び一次電圧を感知するためサンプル・ホールド回路を用いる。電圧信号は、フィルタリングされ、更に、デジタルコントローラに供給する前に増幅される必要がある。これは通常、応答する外部回路のための幾つかのスイッチングサイクルを必要とし、コンバータ感知及びファームウェアインタラプトは、変調されたデューティサイクルが調節され得る前に電圧情報を処理するための付加的な時間を必要とし得る。遅い信号感知及び制御応答は、入力電圧サージが起こるとき制限された出力電圧外乱をコンバータに持たせない。大きすぎる出力電圧外乱は、コンバータをシャットダウンさせる恐れがある。
【発明の概要】
【０００３】
一例において、ＤＣ／ＤＣコンバータのためのコントローラが、第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）を含む。第１のＥＡＤＣは、変圧器の二次側から一次電圧を検出するように、及び一次電圧に対応する第１のエラー信号を生成するように構成される。第１のエラー信号は、第１の参照電圧と検出された一次電圧との間の比較に基づいて生成される。第１のアクセラレータが、第１のエラー信号を処理するように、及び第１の参照電圧からの一次電圧変動に基づいて第１の補償信号を生成するようにフィードフォワード制御として構成される。
【０００４】
別の例において、或る方法が、第１のエラー信号を生成するため第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）を介してＤＣ／ＤＣコンバータの一次電圧を監視することを含む。第１のエラー信号は、第１の参照信号と監視される一次電圧との比較に基づく。この方法は、第１のエラー信号に基づいて第１の補償信号を生成すること、及び第２のエラー信号を生成するため第２のＥＡＤＣを介してＤＣ／ＤＣコンバータからの出力電圧を監視することを含む。第２のエラー信号は、第２の参照電圧と監視される出力電圧との比較に基づく。この方法は、第２のエラー信号に基づいて第２の補償信号を生成することを含む。第２の補償信号は、ＤＣ／ＤＣコンバータの出力電圧をレギュレートするため、ＰＷＭデューティサイクルを調節するために第１の補償信号と組み合わされる。これは、１つのスイッチングサイクルにおいてＤＣ／ＤＣコンバータの定常状態オペレーションを促進するため、第１の補償信号及び第２の補償信号をフィードフォワード制御に組み合わせることを含む。
【０００５】
更に別の例において、ＤＣ／ＤＣコンバータのためのコントローラが第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）を含み、第１のＥＡＤＣは、変圧器の二次側から一次電圧を検出するように、及び一次電圧に対応する第１のエラー信号を生成するように構成される。第１のエラー信号は、第１の参照電圧と検出された一次電圧との間の比較に基づいて生成される。コントローラは、第１のエラー信号を処理するように、及び参照ポイントからの一次電圧変動を呈する第１の補償信号を生成するように構成される第１のアクセラレータを含み、フィードフォワード制御に用いられる。これは、ＤＣ／ＤＣコンバータ出力電圧を検出するように、及び出力電圧に対応する第２のエラー信号を生成するように構成される第２のエラーアナログデジタルコンバータ（ＥＡＤＣ）を含む。第１のエラー信号は、第２の参照電圧と検出された出力電圧との間の比較に基づいて生成される。第２のアクセラレータが、第２のエラー信号を処理するように、及び一次電圧を制御するため変圧器の一次側にフィードフォワードされる第２の補償信号を生成するように構成され得る。コントローラは、変圧器の一次側及び二次側内のスイッチング要素を制御するための変調器を更に含む。コントローラは更に、１つのスイッチングサイクルにおけるＤＣ／ＤＣコンバータの定常状態オペレーションを促進するため、第１の補償信号及び第２の補償信号を変調器にフィードフォワードするためのコンバイナも含み得る。
【図面の簡単な説明】
【０００６】
【図１】図１は、コンバータの制御を促進するためコントローラを用いるコンバータの一例を図示する。
【０００７】
【図２】図２は、コンバータの制御を促進するためのデジタルコントローラを示す例示のＤＣ／ＤＣコンバータ回路を図示する。
【０００８】
【図３】図３は、図２に示すＤＣ／ＤＣコンバータのためのスタートアップ電圧及びタイミングを示す例示の信号図を図示する。
【０００９】
【図４】図４は、図２に示すＤＣ／ＤＣコンバータのための出力電流応答及びタイミングを示す例示の信号図を図示する。
【００１０】
【図５】図５は、一次電圧の制御を促進するためのダイナミック利得調節を備えたデジタルコントローラの別の例を図示する。
【００１１】
【図６】図６は、ＤＣ／ＤＣコンバータの制御を促進するための例示の方法を図示する。
【発明を実施するための形態】
【００１２】
図１は、パルス幅変調器（ＰＷＭ）デューティサイクルの制御を促進するように構成される制御を用いるコンバータ１００の一例を図示する。図１の例において制御は、コンバータ１００の二次側感知及びフィードフォワード制御を用いる。ＤＣ／ＤＣコンバータ１００は、一次電圧モニタ１１４を介して一次電圧を検出するように構成される第１のアナログデジタルコンバータ（ＡＤＣ１）１１０を含み得る。ＡＤＣ１１０及び一次電圧モニタは、本明細書において集合的に第１のエラーＡＤＣ（ＥＡＤＣｌ）と称する。一次電圧モニタ１１４は、変圧器１２０の二次側からの一次電圧を監視し、参照電圧（図示せず）に対し変圧器一次１３０により生成される一次電圧に対応する第１のエラー信号を生成する。
【００１３】
第１のアクセラレータ１４０が、第１のエラー信号を処理するように、及び電圧変化により生じる出力電圧外乱を最小化するため及び安定出力電圧をレギュレートするために電圧制御ループ入力にフィードフォワードされる第１の補償信号を生成するように構成され得る。アクセラレータ１４０は、数値演算コプロセッサ、フィールドプログラマブルゲートアレイ、又は他の高速プログラマブルコントローラなどの、ハードウェアアクセラレータとして実装され得る。１つの例として、アクセラレータは、テキサス・インスツルメンツ・インコーポレーテッドから市販されているものなど、制御ロー（ｃｏｎｔｒｏｌ  ｌａｗ）アクセラレータとして実装され得る。図示するように、第１の補償信号は、１４４において第２の補償信号により組み合わされ（例えば、乗算され）得、一次ドライバ（例えば、電界効果トランジスタなどのスイッチング回路）１６０を変圧器一次１３０まで駆動する変調器１５０にフィードフォワードされ得る。変調器１５０は更に、変圧器二次１２０において二次ドライバ（例えば、スイッチング回路）を駆動し得る。
【００１４】
ＤＣ／ＤＣコンバータ出力電圧を監視するため、及び第２の参照（図示せず）に対し出力電圧に基づいて第２のエラー信号を生成するため、出力電圧モニタ１７０が提供され得る。出力電圧モニタは、第２のエラー信号を第２のＡＤＣ１８０に提供し得る。出力電圧モニタ１７０及び第２のＡＤＣ１８０は、本明細書において集合的に第２のエラーＡＤＣ（ＥＡＤＣ２）と称する。電圧ループ補償器と呼ぶこともある第２のアクセラレータ（例えば、コモンロー（ｃｏｍｍｏｎ  ｌａｗ）アクセラレータなどのハードウェアアクセラレータ）１８４が、第２のＥＡＤＣからの第２のエラー信号を処理し、第２の補償信号を生成し、第２の補償信号は、１４４において第１の補償信号と組み合わされて変調器１５０にフィードフォワードされる。
【００１５】
ＤＣ／ＤＣコンバータ１００は、従来のコンバータモデルに比して改善された性能及び安定性を提供する。このような改善は、単一のフィードバック制御ループを備える従来のコンバータとは対照的に、高速アナログデジタルコンバータ及びコントローラにより変圧器一次及びコンバータ出力電圧が直接的にサンプリングされ／検出されるため、フィードバック及びフィードフォワード制御両方により実現される。１１０において及び１８０において本明細書においてＡＤＣと称するが、ＤＣ／ＤＣコンバータ出力電圧及び変圧器一次入力電圧に適切に応答し得る実質的に如何なるアナログデジタルコンバータをも用いることができる。同様に、１４０における及び１８４におけるアクセラレータは、回路設計制約（例えば、１つのスイッチングサイクル内で遷移スタートアップセトリングを達成する）に充分速く応答する任意のコントローラであり得る。第１のＥＡＤＣは、サイクル毎に一次電圧サイクルを測定し、それを定常状態参照値と比較する。その差は、デジタル化され、線形又は非線形増幅器として構成され得るダウンストリームアクセラレータ１４０に供給される。アクセラレータの出力は、パルス幅変調器（ＰＷＭ）（例えば、デジタルパルス幅変調器（ＤＰＷＭ））１５０のデューティサイクルをスケーリングするために用いられ得、これは、変圧器出力において同様のボルト×秒（ボルト／秒）を維持し得、出力電圧外乱を最小化し得る。電圧フィードバック制御ループであり、第２のＥＡＤＣによって提供される第２のループは、出力負荷変化に対する高速応答及び制御を提供することによりＤＣ／ＤＣコンバータ１００におけるベースライン安定性及び制御を更に確立する。
【００１６】
第１のアクセラレータ１４０は、第１の補償信号を生成するため比例及び積分（ＰＩ）制御を含み得る。これは、図２に関連して本開示に開示するように第１の補償信号を改変するためなど、比例制御に対するダイナミック利得調節を含み得る。ダイナミック利得調節は、第１の補償信号を増大又は低減させるため正又は負のステップ制御を含み得る。一次電圧モニタ１１４は、一次電圧を監視し、第１の入力エラー信号を第１のＥＡＤＣ１１０に生成するため第１の差動増幅器（図示せず）を含み得る。一次電圧モニタ１１４は更に、第１の差動増幅器に対し第１の参照電圧を供給するため第１のデジタルアナログコンバータ（ＤＡＣ）（図示せず）も含み得る。
【００１７】
図示するように、第２のＥＡＤＣが、ＤＣ／ＤＣコンバータ１００の出力電圧を検出するように、及び出力電圧に対応する第２のエラー信号を生成するように構成され得る。第２のアクセラレータ１８４が、第２のエラー信号を処理し、フィードバック補償出力である第２の補償信号を生成する。例えば、一次ドライバ１６０を介して変圧器１３０の一次側へのスイッチング要素を制御する変調器１５０を介して、デジタルパルス幅変調器（ＤＰＷＭ）を調節するため、第１の補償信号及び第２の補償信号が１４４において組み合わされ得る。第２のアクセラレータ１８４は、第２の補償信号を生成するため、比例、積分、及び微分（ＰＩＤ）制御を含み得る。第２の差動増幅器（図示せず）が、ＤＣ／ＤＣコンバータ１００の出力電圧を監視し得、第２の入力エラー信号を第２のＥＡＤＣに生成し得る。ＤＣ／ＤＣコンバータ１００は更に、第２の差動増幅器に対し第２の参照電圧を供給するため第２のデジタルアナログコンバータ（ＤＡＣ）も含み得る。
【００１８】
図２は、一次電圧の高速感知を促進するデジタルコントローラ構成要素を示す例示のＤＣ／ＤＣコンバータ回路２００を図示する。コンバータ回路２００は、出力ＤＷＰＭ１〜６を有するデジタルパルス幅変調器（ＤＷＰＭ）２２４によりそれぞれ駆動される、変圧器一次２１０及び変圧器二次２２０を含む。図示するように、出力ＤＰＷＭ１〜４は、入力電圧Ｖｉｎに関連して一次２１０においてスイッチ２２６〜２２９を駆動するのに対し、出力ＤＷＰＭ５及び６は、変圧器二次２２０においてスイッチ２３０及び２３２を駆動する。一次電圧がレジスタＲｌ及びＲ２を介して感知され、ここで、電圧Ｖｓは一次電圧の感知及び制御に用いられる。インダクタＬｏは、Ｖｏとして表される回路２００の出力に対しフィルタリングを提供する。キャパシタＣ及びＣｏは、コンバータ回路２００に対し付加的なフィルタリングを提供する。図示するように、出力電圧Ｖｏ及び一次感知電圧Ｖｓは、デジタルコントローラ２４０に入力される。
【００１９】
電圧Ｖｓは、第１の参照電圧を提供するデジタルアナログコンバータ（ＤＡＣ）２５４を有する差動増幅器２５０によりサンプリングされる。差動増幅器２５０の出力が、アナログデジタルコンバータ（ＡＤＣ）２６０によりサンプリングされ（図１のＥＡＤＣ１は、差動増幅器２５０、ＤＡＣ２５４、及びＡＤＣ２６０の組合せであることに留意されたい）、ＡＤＣ２６０は、アクセラレータ２６４を供給し、コンバイナ（例えば、乗算器）２６８をＤＰＷＭ２２４の入力まで駆動する。図示するように、アクセラレータ２６４は、そのイナクティブ動作状態を示すため点線で示す微分制御を備えて、比例及び積分制御を含む。比例及び積分制御は、乗算器２６８への入力の前に加算され得る。
【００２０】
電圧Ｖｏは、第２の参照電圧を提供するデジタルアナログコンバータ（ＤＡＣ）２７４を有する差動増幅器２７０によりサンプリングされる。差動増幅器２７０の出力が、アナログデジタルコンバータ（ＡＤＣ）２８０によりサンプリングされ、アクセラレータ２８４に供給され、乗算器２６８をＤＰＷＭ２２４の入力まで駆動する。例えば、図１のＥＡＤＣ２は、差動増幅器２７０、ＤＡＣ２７４、及びＡＤＣ２８０の組み合わせを含み得る。図２に示すように、アクセラレータ２８４は、比例、微分、及び積分制御を含み、これらは乗算器２６８の入力の前に加算される。
【００２１】
デジタルコントローラ２４０は、電力コンバータ制御に対して最適化され得、２つ又はそれ以上のデジタルループを提供し得る。ループの一つ（ＥＡＤＣ２／ＡＣＣ２により制御される）が電圧出力ループ制御に用いられ得る。別のデジタルループ（ＥＡＤＣ１／ＡＣＣ１により制御される）を一次電圧感知及びフィードフォワード制御に用いることができる。各ＥＡＤＣが、例えば、１６メガサンプル秒毎（ＭＳＰＳ）などの高サンプリングレートで動作し得るため、これは、出力パルスの安定状態で電力変圧器の二次巻線電圧２２０を捕捉し得る。パルス振幅は、電圧参照値Ｖｒｅｆ１を有するＥＡＤＣエラー出力を付加することにより計算され得る。即ちＶｉｎ＝Ｎ×Ｋｓ×（ＥＡＤＣ出力＋Ｖｒｅｆ１）であり、ここで、Ｎは変圧器巻数比であり、Ｋｓ＝Ｒ２／（Ｒ１＋Ｒ２）である。電力段が開始する前にＶｉｎを測定するために、図３に関連して以下に説明するように単一フレームモードが導入される。
【００２２】
図３は、図２に示すＤＣ／ＤＣコンバータに対するスタートアップ電圧及びタイミングを示す例示の信号図を図示する。図２に関連して上述したデジタルコントローラは、図３に示すように、単一フレームモードで動作するように、及び１つの完全なスイッチングサイクルに対し電力段をイネーブルするように構成され得る。このスタートアップトライアルスイッチングサイクル内で、一次電圧が測定され得、コントローラは電力段が開始されるべきか否かを判定し得る。ピーク電流モードをフィードフォワード制御に用いることができる。電流のピーク値を維持することにより入力電圧サージに応答する。しかし、コントローラはその後、幾つかの後続のスイッチングサイクルにおける出力インダクタの（例えば、図２においてＬｏとして示される）ボルト×秒不均衡を生じさせる。この不均衡は、図４に示すように、電流が新たな定常状態に達し、電圧ループが応答し始める前に大きな電流外乱となり得る。
【００２３】
図４は、図２に示すＤＣ／ＤＣコンバータに対する出力電流応答及びタイミングを示す例示の信号図を図示する。図示するように、時間ｔ＝０において、入力電圧ＶｉｎがＶｉｎ０からＶｉｎ１まで増加する（例えばサージ）。幾つかのスイッチングサイクルかかるピーク電流モード（ＰＣＭ）制御とは対照的に、図２に示したコントローラは、変圧器出力における実質的に同じのボルト×秒を維持するためフィードフォワード制御を用い、出力電流ＩＬを、ほぼ１つのスイッチングサイクルにおいて新たな定常状態に駆動させる。図４に示すように、フィードフォワード制御及びピーク電流モード制御は、Ｖｉｎが増加する前は、それぞれ４０２及び４０４で示す、ほぼ同じ定常状態電流オフセット絶対値を有する。また、ＰＣＭ制御に対しＶ×Ｓ制御より著しく長くかかる電圧ループ応答の後、定常状態電流４０２及び４０４は、同じであるが相対する方向である（定常状態における絶対値は同じである）。Ｖｉｎサージ前及び後に電力変圧器出力においてほぼ同じ電圧×秒を維持するため、新たなデューティサイクルＤｖ１は、次のようになり得る。
Ｄｖ１＝Ｄｖ０×［１−ΔＶｐ／（Ｖｐ０＋ΔＶｐ）］    式（１）
ここで、Ｖｐは変圧器出力電圧振幅であり、ΔＶｐはＶｐ増分であり、Ｄｖ０はＶｉｎサージ前のデューティサイクルである。
【００２４】
式１の「１−ΔＶｐ／（Ｖｐ０＋ΔＶｐ）」部分はフィードフォワードスケール及びＰＩＤ形式であり得、下記のように表すことができる。
ＰＩＤ出力＝−ΔＶｓ［ｌ／（Ｋｓ×Ｖｉｎ＿０／Ｎ＋ΔＶｓ）］＋０／ｓ＋０×ｓ＋１＝ｅ×［ｌ／（ＫＡＦＥ×Ｋｓ×Ｖｉｎ＿０／Ｎ−ｅ）］＋０／ｓ＋０×ｓ＋１    式（２）
ここで、ＫＡＦＥはＥＡＤＣ利得であり、ｅはＥＡＤＣ出力である。
【００２５】
また、ｌ／（ＫＡＦＥ×Ｋｓ×Ｖｉｎ＿０／Ｎ−ｅ）は比例利得であり、定数「１」は積分ブランチの初期値である。比例利得は、図２の第１のアクセラレータ２６４の非線形表に対し演算され得、予めプログラムされ得る。この演算は、図５に示すように、１つのＰＩＤベースアクセラレータを用いることにより実装され得る。
【００２６】
更なる例として、図５は、コンバータの高速制御を促進するため実装され得るデジタルコントローラ５００を図示する。この例では、デジタルコントローラ５００は、５１０において図示される非線形比例制御を用いるアクセラレータ５３０を含む。ここで、Ｂｉｎはバイナリステップ調節を表し、Ｐは正のステップを表し、Ｎは負のステップを表す。このようなステップは、５２０における一次電圧コントローラＥＡＤＣ１及び５３０におけるアクセラレータ１（ＡＣＣ１）の比例利得を調節するためダイナミックに（自動で、及びデジタルコントローラ５００のオペレーションの異なる期間の間）増分され得る。例えば、主コントローラ又はプロセッサが、このようにして比例利得を増分するためアクセラレータ５３０に命令を提供し得る。図示するように、出力電圧コントローラが、図２に関して開示されるものなどの、５４０におけるＥＡＤＣ２及び５５０におけるアクセラレータ２（ＡＣＣ２）を用いる第２の制御ループを提供し得る。５３０におけるＡＣＣ１は、微分制御出力に対する値がゼロであり積分制御出力の値が１である定常状態オペレーションで示されている。
【００２７】
上述の構造的及び機能的特徴を考慮すれば、図６を参照して例示の方法が更によく理解され得る。説明を簡潔にするため、方法は、順次実行するよう図示及び説明されるが、本明細書に図示及び説明したものとは異なる順で及び／又は同時に成され得るため、この方法は、図示した順に限定されないことを理解されたい。このような方法が、例えば、ＩＣ又はコントローラなどに構成される種々の構成要素により実行され得る。
【００２８】
図６は、一次電圧の高速感知を促進するためフィードフォワード制御を用いる方法６００を図示する。方法６００は、６１０で、第１のエラー信号を生成するため第１のエラーアナログデジタルコンバータ（ＥＡＤＣ）を介してＤＣ／ＤＣコンバータの一次電圧を監視することを含み、第１のエラー信号は、第１の参照信号と監視される一次電圧の比較に基づく。６２０で、方法６００は、第１のエラー信号に基づいて（例えば、図２のアクセラレータＡＣＣ１  ２６４を介して）第１の補償信号を生成することを含む。６３０で、方法６００は、第２のエラー信号を生成するため第２のＥＡＤＣを介してＤＣ／ＤＣコンバータからの出力電圧を監視することを含み、第２のエラー信号は、第２の参照電圧と監視される出力電圧との比較に基づく。６４０で、方法６００は、第２のエラー信号に基づいて（例えば、図２のアクセラレータＡＣＣ２  ２８４を介して）第２の補償信号を生成することを含む。６５０で、方法６００は、１つのスイッチングサイクル内など、ＤＣ／ＤＣコンバータの定常状態オペレーションを促進するためフィードバック及びフィードフォワード制御の両方を提供するため第１の補償信号及び第２の補償信号を組み合わせること（例えば、乗算すること）を含む。例えば、組み合わされた信号は、図２に関して開示するものなど、一次ドライバ、二次ドライバ、又は両方を駆動し得るパルス幅変調を実装するために用いられ得る。図６には図示していないが、方法６００は更に、第１の補償信号に関連付けられる比例制御をダイナミックに調節することも含み得る。これは、非線形での比例制御を調節するため（例えば、図５からの非線形比例制御５１０を介して）正又は負の利得ステップを印加することを含み得る。これは更に、第２の補償信号を調節するため、比例、積分、及び微分（ＰＩＤ）制御を提供することも含み得る。
【００２９】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図１】
0006001658.tif 000002
【図２】
0006001658.tif 000003
【図３】
0006001658.tif 000004
【図４】
0006001658.tif 000005
【図５】
0006001658.tif 000006
【図６】
0006001658.tif 000007