(57)【特許請求の範囲】
【請求項１】
一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、
前記センサ部と対向する一面（６１）を有し、当該一面のうち前記センシング部と対向する領域に前記一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、
前記センサ部の一面と前記半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、
前記センサ部と前記窪み部との間の空間によって構成される気密室（７０）に前記センシング部が気密封止されてなる半導体装置であって、
前記半導体基板の一面のうち前記窪み部を取り囲む領域において、前記半導体基板の一面を延長した仮想面と前記窪み部の側面を延長した仮想面との交差部よりも前記窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、前記境界部を取り囲む領域を接合領域（６１ｂ）としたとき、前記接合領域の面積が前記境界部の面積より大きくされており、
前記半導体基板の一面は、前記接合領域が前記絶縁膜を介して前記センサ部と接合されており、
前記絶縁膜は、前記半導体基板の一面に形成されており、前記接合領域上に位置する部分の膜厚が前記境界部上に位置する部分の膜厚より厚くされ、前記接合領域上に位置する部分が前記センサ部と接合されていることを特徴とする半導体装置。
【請求項２】
一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、
前記センサ部と対向する一面（６１）を有し、当該一面のうち前記センシング部と対向する領域に前記一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、
前記センサ部の一面と前記半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、
前記センサ部と前記窪み部との間の空間によって構成される気密室（７０）に前記センシング部が気密封止されてなる半導体装置であって、
前記半導体基板の一面のうち前記窪み部を取り囲む領域において、前記半導体基板の一面を延長した仮想面と前記窪み部の側面を延長した仮想面との交差部よりも前記窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、前記境界部を取り囲む領域を接合領域（６１ｂ）としたとき、前記接合領域の面積が前記境界部の面積より大きくされており、
前記半導体基板の一面は、前記接合領域が前記絶縁膜を介して前記センサ部と接合されており、
前記半導体基板の一面側の表層部のうち前記接合領域側には、不純物層（６７）が形成されていることを特徴とする半導体装置。
【請求項３】
一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、
前記センサ部と対向する一面（６１）を有し、当該一面のうち前記センシング部と対向する領域に前記一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、
前記センサ部の一面と前記半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、
前記センサ部と前記窪み部との間の空間によって構成される気密室（７０）に前記センシング部が気密封止されてなる半導体装置であって、
前記半導体基板の一面のうち前記窪み部を取り囲む領域において、前記半導体基板の一面を延長した仮想面と前記窪み部の側面を延長した仮想面との交差部よりも前記窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、前記境界部を取り囲む領域を接合領域（６１ｂ）としたとき、前記接合領域の面積が前記境界部の面積より大きくされており、
前記半導体基板の一面は、前記接合領域が前記絶縁膜を介して前記センサ部と接合されており、
前記センサ部は、前記センシング部内に前記絶縁膜と接合される接合部（５２）を有し、
前記半導体基板は、前記窪み部の平面形状が枠状とされ、前記窪み部内に前記半導体基板によって構成される支柱（６９）を有しており、
前記支柱の先端面のうち前記窪み部との境界となる領域を境界領域（６１ｃ）とし、当該境界領域で囲まれる領域を内縁領域（６１ｄ）としたとき、前記内縁領域の面積が前記境界領域の面積より大きくされており、
前記絶縁膜は、前記内縁領域に形成されている部分の膜厚が前記境界部および前記境界領域に形成されている部分の膜厚より厚く、かつ前記接合領域に形成されている部分の膜厚と等しくされており、前記接合領域上および前記内縁領域上に形成されている部分が前記センサ部と接合されていることを特徴とする半導体装置。
【請求項４】
前記支柱および前記支柱の先端面に形成された前記絶縁膜を前記センサ部と前記半導体基板との積層方向に貫通すると共に前記センシング部と電気的に接続された貫通電極部（６８）が備えられていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、
前記センサ部と対向する一面（６１）を有し、当該一面のうち前記センシング部と対向する領域に前記一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、
前記センサ部の一面と前記半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、
前記センサ部と前記窪み部との間の空間によって構成される気密室（７０）に前記センシング部が気密封止されており、
前記半導体基板の一面のうち前記窪み部を取り囲む領域において、前記半導体基板の一面を延長した仮想面と前記窪み部の側面を延長した仮想面との交差部よりも前記窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、前記境界部を取り囲む領域を接合領域（６１ｂ）としたとき、前記接合領域の面積が前記境界部の面積より大きくされ、
前記半導体基板の一面は、前記接合領域が前記絶縁膜を介して前記センサ部と接合されている半導体装置の製造方法であって、
チップ単位に分割されることによって前記センサ部を構成する第１半導体ウェハ（１４ａ）を用意し、前記第１半導体ウェハの各チップ形成領域に前記センシング部を形成する工程と、
チップ単位に分割されることによって前記半導体基板を構成する第２半導体ウェハ（６３ａ）を用意し、前記第２半導体ウェハにおける前記第１半導体ウェハと対向する前記一面のうち前記センシング部と対向する位置に前記窪み部を形成する工程と、
前記第２半導体ウェハの一面のうち前記窪み部を取り囲む領域において、前記接合領域に前記境界部よりも膜厚が厚くなる前記絶縁膜を形成する工程と、
前記第１半導体ウェハと前記接合領域上に形成された前記絶縁膜とを接合することにより、前記第１半導体ウェハと前記第２半導体ウェハとを接合して積層ウェハ（１００）を形成する工程と、
前記積層ウェハをチップ単位に分割する工程と、を行うことを特徴とする半導体装置の製造方法。
【請求項６】
前記絶縁膜を形成する工程では、前記第２半導体ウェハのうち前記接合領域に対して不純物をイオン注入し、当該不純物を活性化させて不純物層（６７）を形成する工程と、前記第２半導体ウェハを熱酸化し、前記接合領域上の酸化を前記境界部上の酸化に対して増速酸化させることにより、前記接合領域に前記境界部よりも膜厚が厚くなる前記絶縁膜を形成する工程と、を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜を形成する工程では、前記第２半導体ウェハを熱酸化して熱酸化膜を形成する工程と、前記熱酸化膜上に酸素不透過膜（１００）を形成する工程と、前記接合領域上に形成された前記熱酸化膜が露出するように前記酸素不透過膜をパターニングする工程と、前記第２半導体ウェハを再び熱酸化することにより、前記接合領域上に形成された前記熱酸化膜の膜厚が前記境界部上に形成された前記熱酸化膜の膜厚よりも厚くなる前記絶縁膜を形成する工程と、を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜を形成する工程では、前記第２半導体ウェハの一面に第１絶縁膜（６４ａ）を形成する工程と、前記第１絶縁膜上にマスク（１２０）を形成する工程と、前記境界部上に形成された前記第１絶縁膜が露出するように前記マスクをパターニングする工程と、前記境界部上に形成された前記第１絶縁膜を除去する工程と、前記第２半導体ウェハの一面に第２絶縁膜（６４ｂ）を形成することにより、前記接合領域上に形成された前記第１、第２絶縁膜からなる前記絶縁膜の膜厚が前記境界部上に形成された前記第２絶縁膜からなる前記絶縁膜の膜厚よりも厚くなる前記絶縁膜を形成する工程と、を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、
前記センサ部と対向する一面（６１）を有し、当該一面のうち前記センシング部と対向する領域に前記一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、
前記センサ部の一面と前記半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、
前記センサ部と前記窪み部との間の空間によって構成される気密室（７０）に前記センシング部が気密封止されており、
前記半導体基板の一面のうち前記窪み部を取り囲む領域において、前記半導体基板の一面を延長した仮想面と前記窪み部の側面を延長した仮想面との交差部よりも前記窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、前記境界部を取り囲む領域を接合領域（６１ｂ）としたとき、前記接合領域の面積が前記境界部の面積より大きくされ、
前記半導体基板の一面は、前記接合領域が前記絶縁膜を介して前記センサ部と接合されている半導体装置の製造方法であって、
チップ単位に分割されることによって前記センサ部を構成する第１半導体ウェハ（１４ａ）を用意し、前記第１半導体ウェハの各チップ形成領域に前記センシング部を形成する工程と、
チップ単位に分割されることによって前記半導体基板を構成する第２半導体ウェハ（６３ａ）を用意し、前記第２半導体ウェハにおける前記第１半導体ウェハと対向する前記一面のうち前記センシング部と対向する位置に前記窪み部を形成する工程と、
前記第２半導体ウェハの一面のうち前記窪み部を取り囲む領域において、前記接合領域のみに、熱酸化またはＣＶＤ法にて構成される前記絶縁膜を形成する工程と、
前記第１半導体ウェハと前記接合領域上に形成された前記絶縁膜とを接合することにより、前記第１半導体ウェハと前記第２半導体ウェハとを接合して積層ウェハ（１００）を形成する工程と、
前記積層ウェハをチップ単位に分割する工程と、を行い、
前記絶縁膜を形成する工程では、前記第２半導体ウェハの一面に絶縁膜を形成する工程と、当該絶縁膜上にマスク（１２０）を形成する工程と、前記境界部上に形成された前記絶縁膜が露出するように前記マスクをパターニングする工程と、前記境界部上に形成された前記絶縁膜を除去する工程と、を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センシング部が形成されたセンサ部に絶縁膜を介して半導体基板が接合されてなる半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、センシング部が形成されたセンサ部と、当該センシング部を封止するように絶縁膜を介してセンサ部に接合される半導体基板とを備えた半導体装置が提案されている（例えば、特許文献１参照）。具体的には、このような半導体装置では、半導体基板のうちセンシング部と対向する位置に、センシング部が半導体基板に接触しないようにするための窪み部が形成されており、センサ部と半導体基板との間には絶縁性を図るための絶縁膜が配置されている。
【０００３】
上記半導体装置は、例えば、次のように製造される。すなわち、まず、チップ単位に分割されることによってセンサ部を構成する第１半導体ウェハを用意し、当該第１半導体ウェハの各チップ形成領域にそれぞれセンシング部を形成する。また、チップ単位に分割されることによって半導体基板を構成する第２半導体ウェハを用意し、当該第２半導体ウェハのうち各センシング部と対向する領域に窪み部を形成する。続いて、第２半導体ウェハを熱酸化し、第２半導体ウェハのうち第１半導体ウェハと対向する一面に熱酸化膜を形成する。そして、熱酸化膜と第１半導体ウェハとを接合することにより、第１半導体ウェハと第２半導体ウェハとを接合して積層ウェハを構成する。その後、この積層ウェハをチップ単位に分割することにより、上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１９９３０１号公報
【非特許文献】
【０００５】
【非特許文献１】T.Suni, K.Henttinen, J.Dekker, H.Luoto, M.Kulawski, J.Makinen,and R.Mutikainen, Silicon-on-Insulator Wafers with Buried Cavities, ECSジャーナル153 2006年 p.299-303
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記製造方法では、第２半導体ウェハに窪み部を形成した後に熱酸化膜を形成している。このため、窪み部の開口部近傍では応力が集中して酸化が促進され、開口部近傍に形成される熱酸化膜の膜厚がその他の領域（開口部近傍の領域より外側の領域）に形成される熱酸化膜の膜厚より厚くなる（例えば、非特許文献１参照）。言い換えると、第２半導体ウェハのうち開口部近傍の領域には、熱酸化膜が盛り上がって形成される。
【０００７】
この場合、このまま第１半導体ウェハと第２半導体ウェハとを熱酸化膜を介して接合すると、熱酸化膜のうち窪み部の開口部近傍の領域上に形成されている部分のみが第１半導体ウェハと接合される。すなわち、熱酸化膜のうち盛り上がっている部分のみが第１半導体ウェハと接合される。このため、熱酸化膜（第２半導体ウェハ）と第１半導体ウェハとの接合性が悪いという問題がある。つまり、チップ単位に分割した際に、センサ部と半導体基板との接合性が悪いという問題がある。
【０００８】
実際、本発明者らが上記製造方法によって製造された半導体装置に対して引っ張り試験を行ったところ、センサ部は、熱酸化膜のうち窪み部の開口部近傍の領域上に形成されている部分のみと接合されていたことを確認している。
【０００９】
この問題を解決するため、例えば、熱酸化膜を形成した後にこの熱酸化膜を平坦化する方法が考えられるが、この方法では熱酸化膜にパーティクルが付着する可能性がある。このため、接合不良やセンサの特性異常等といった新たな問題が懸念される。
【００１０】
また、第１半導体ウェハに対して特殊なエッチング工程等を行い、第１半導体ウェハのうち第２半導体ウェハと対向する一面から凹んだ位置にセンシング部を形成することも考えられる。これによれば、第２半導体ウェハに窪み部を形成しなくてもセンシング部が第２半導体ウェハと接触することを抑制することができるため、窪み部を形成する必要がなくなる。すなわち、第２半導体ウェハの一面に形成されている熱酸化膜の全体と第１半導体ウェハとを接合することができる。
【００１１】
しかしながら、この方法では、センシング部を、例えば、櫛歯形状の可動電極および固定電極を有する構造とした場合、櫛歯形状がばらつきやすく、センサの特性異常が懸念される。
【００１２】
本発明は上記点に鑑みて、センサの特性異常を抑制しつつ、センサ部と半導体基板との接合性を向上させることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に記載の発明では、一面側に、物理量に応じたセンサ信号を出力するセンシング部（１６）が形成されたセンサ部（１０）と、センサ部と対向する一面（６１）を有し、当該一面のうちセンシング部と対向する領域に一面よりも凹んだ窪み部（６６）が形成された半導体基板（６３）と、センサ部の一面と半導体基板の一面との間に配置された絶縁膜（６４）と、を備え、センサ部と窪み部との間の空間によって構成される気密室（７０）にセンシング部が気密封止されてなる半導体装置であって、以下の点を特徴としている。
【００１４】
すなわち、半導体基板の一面のうち窪み部を取り囲む領域において、半導体基板の一面を延長した仮想面と窪み部の側面を延長した仮想面との交差部よりも窪み部の外側の所定範囲の領域を境界部（６１ａ）とし、境界部を取り囲む領域を接合領域（６１ｂ）としたとき、接合領域の面積が境界部の面積より大きくされており、半導体基板の一面は、接合領域が絶縁膜を介してセンサ部と接合され、絶縁膜は、半導体基板の一面に形成されており、接合領域上に位置する部分の膜厚が境界部上に位置する部分の膜厚より厚くされ、接合領域上に位置する部分がセンサ部と接合されていることを特徴としている。
【００１５】
これによれば、半導体基板の一面は、境界部より面積が大きい接合領域が絶縁膜を介してセンサ部と接合されている。このため、センサ部と半導体基板との接合面積を増加させることができ、接合性を向上させることができる。また、半導体基板に窪み部が形成されており、従来と同様のセンシング部を用いることができるため、センサの特性異常が発生することもない。
【００１６】
また、請求項５に記載の発明では、チップ単位に分割されることによってセンサ部を構成する第１半導体ウェハ（１４ａ）を用意し、第１半導体ウェハの各チップ形成領域にセンシング部を形成する工程と、チップ単位に分割されることによって半導体基板を構成する第２半導体ウェハ（６３ａ）を用意し、第２半導体ウェハにおける第１半導体ウェハと対向する一面のうちセンシング部と対向する位置に窪み部を形成する工程と、第２半導体ウェハの一面のうち窪み部を取り囲む領域において、接合領域に境界部よりも膜厚が厚くなる絶縁膜を形成する工程と、第１半導体ウェハと接合領域上に形成された絶縁膜とを接合することにより、第１半導体ウェハと第２半導体ウェハとを接合して積層ウェハ（１００）を形成する工程と、積層ウェハをチップ単位に分割する工程と、を行うことを特徴としている。
【００１７】
これによれば、第２半導体ウェハの一面のうち接合領域上に境界部上に形成される絶縁膜より膜厚が厚くなる絶縁膜を形成し、第１半導体ウェハと接合領域上に形成された絶縁膜とを接合している。このため、第１半導体ウェハと絶縁膜との接合面積を増加させることができ、接合性を向上させることができる。すなわち、チップ単位に分割された際、センサ部と半導体基板との接合性を向上させることができる。
【００１８】
そして、請求項９に記載の発明では、チップ単位に分割されることによってセンサ部を構成する第１半導体ウェハ（１４ａ）を用意し、第１半導体ウェハの各チップ形成領域にセンシング部を形成する工程と、チップ単位に分割されることによって半導体基板を構成する第２半導体ウェハ（６３ａ）を用意し、第２半導体ウェハにおける第１半導体ウェハと対向する一面のうちセンシング部と対向する位置に窪み部を形成する工程と、第２半導体ウェハの一面のうち窪み部を取り囲む領域において、接合領域のみに、熱酸化またはＣＶＤ法にて構成される絶縁膜を形成する工程と、第１半導体ウェハと接合領域上に形成された絶縁膜とを接合することにより、第１半導体ウェハと第２半導体ウェハとを接合して積層ウェハ（１００）を形成する工程と、積層ウェハをチップ単位に分割する工程と、を行い、絶縁膜を形成する工程では、第２半導体ウェハの一面に絶縁膜を形成する工程と、当該絶縁膜上にマスク（１２０）を形成する工程と、境界部上に形成された絶縁膜が露出するようにマスクをパターニングする工程と、境界部上に形成された絶縁膜を除去する工程と、を行うことを特徴としている。
【００１９】
これによれば、第２半導体ウェハの一面のうち接合領域のみに絶縁膜を形成しており、第１半導体ウェハと接合領域上に形成された絶縁膜とを接合している。このため、第１半導体ウェハと絶縁膜との接合面積を増加させることができ、接合性を向上させることができる。すなわち、チップ単位に分割された際、センサ部と半導体基板との接合性を向上させることができる。
【００２０】
また、請求項５および９に記載の発明では、絶縁膜を平坦化する必要がないため、接合不良やセンサの特性異常といった問題が発生することもない。そして、第２半導体ウェハに窪み部を形成しているため、センシング部として従来と同様の構造のものを形成すればよく、センサの特性異常といった問題も発生しない。
【００２１】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１に示すセンサ部の平面図である。
【図３】図１に示すキャップ部の平面図である。
【図４】図１に示す領域Ａの拡大図である。
【図５】センサ部の製造工程を示す断面図である。
【図６】キャップ部の製造工程を示す断面図である。
【図７】センサ部とキャップ部との接合工程を示す断面図である。
【図８】ウェット酸化を９５０℃で１１時間行った際の１μｍから盛り上がって形成される絶縁膜の膜厚とドーズ量との関係を示すシミュレーション結果である。
【図９】本発明の第２実施形態におけるキャップ部の製造工程を示す断面図である。
【図１０】本発明の第３実施形態における半導体装置の断面図である。
【図１１】図１０に示す領域Ｂの拡大図である。
【図１２】図１０に示すキャップ部の製造工程を示す断面図である。
【図１３】本発明の第４実施形態におけるキャップ部の製造工程を示す断面図である。
【図１４】本発明の第５実施形態におけるキャップ部の製造工程を示す断面図である。
【図１５】（ａ）は図１４に示す領域Ｃの拡大図、（ｂ）は図１４に示す領域Ｄの拡大図である。
【図１６】本発明の第６実施形態における半導体装置の断面図である。
【図１７】図１６に示すキャップ部の平面図である。
【図１８】本発明の第７実施形態における半導体装置の断面図である。
【図１９】本発明の第８実施形態におけるセンサ部の製造工程を示す断面図である。
【図２０】本発明の他の実施形態における半導体装置の断面図である。
【図２１】本発明の他の実施形態における半導体装置の断面図である。
【図２２】本発明の他の実施形態における半導体装置の拡大断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００２４】
（第１実施形態）
本発明の第１実施形態について説明する。以下で説明する半導体装置は、可動部を有する加速度センサ等の力学量センサであり、例えば車両の加速度等の検出に用いられるものである。
【００２５】
図１に示されるように、半導体装置は、センサ部１０とキャップ部６０とが接合されて構成されている。まず、センサ部１０の構成について説明する。
【００２６】
センサ部１０は、支持基板１１と、支持基板１１上に配置された埋込絶縁膜１２と、埋込絶縁膜１２を挟んで支持基板１１と反対側に配置された半導体層１３とを有するＳＯＩ基板１４を用いて構成されている。そして、このＳＯＩ基板１４に周知のマイクロマシン加工が施されている。なお、半導体層１３のうち埋込絶縁膜１２と反対側の表面側が本発明のセンサ部１０の一面側に相当する。
【００２７】
図１および図２に示されるように、半導体層１３には、溝部１５が形成されることによって可動部２０および固定部３０、４０よりなる櫛歯形状を有する梁構造体が構成されており、この梁構造体によって加速度に応じたセンサ信号を出力するセンシング部１６が形成されている。
【００２８】
また、埋込絶縁膜１２のうち梁構造体２０〜４０の形成領域に対応した部位には、犠牲層エッチング等によって矩形状に除去された開口部１７が形成されている。なお、図２は、センサ部１０をキャップ部６０側から視た平面図である。また、図１中のセンサ部１０は、図２のＩ−Ｉ断面に相当している。
【００２９】
図２に示されるように、可動部２０は、開口部１７上を横断するように配置されており、矩形状の錘部２１における長手方向の両端が梁部２２を介してアンカー部２３ａ、２３ｂに一体に連結した構成とされている。アンカー部２３ａ、２３ｂは、埋込絶縁膜１２における開口部１７の開口縁部に固定されて支持基板１１に支持されている。これにより、錘部２１および梁部２２は、開口部１７に臨んだ状態となっている。
【００３０】
ここで、図１および図２中のｘ軸、ｙ軸、ｚ軸の各方向について説明する。図１および図２中では、ｘ軸方向は錘部２１の長手方向である。ｙ軸方向はＳＯＩ基板１４の面内においてｘ軸と直交する方向である。ｚ軸方向は、ＳＯＩ基板１４の平面方向と直交する方向である。
【００３１】
梁部２２は、平行な２本の梁がその両端で連結された矩形枠状をなしており、２本の梁の長手方向と直交する方向に変位するバネ機能を有する。具体的には、梁部２２は、ｘ方向の成分を含む加速度を受けたときに錘部２１をｘ方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部２２を介して支持基板１１に連結された錘部２１は、加速度の印加に応じて、開口部１７上にて梁部２２の変位方向（ｘ方向）へ変位可能となっている。
【００３２】
可動部２０は、錘部２１の長手方向と直交した方向（ｙ軸方向）に、錘部２１の両側面から互いに反対方向へ一体的に突出形成された複数個の可動電極２４を備えている。図２では、可動電極２４は、錘部２１の左側および右側に各々４個ずつ突出して形成されており、開口部１７に臨んだ状態となっている。また、各可動電極２４は、梁部２２および錘部２１と一体的に形成されており、梁部２２が変位することによって錘部２１と共にｘ軸方向に変位可能となっている。
【００３３】
固定部３０、４０は、埋込絶縁膜１２における開口部１７の開口縁部における対向辺部のうち、アンカー部２３ａ、２３ｂが支持されていないもう１組の対向辺部に支持されている。ここで、固定部３０、４０は、錘部２１を挟んで２個設けられており、図２中の下側に位置する固定部３０と、図２中の上側に位置する固定部４０とよりなり、両固定部３０、４０は互いに電気的に独立している。
【００３４】
各固定部３０、４０は、可動電極２４の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個（図示例では４個ずつ）の固定電極３１、４１と、埋込絶縁膜１２における開口部１７の開口縁部に固定されて支持基板１１に支持された配線部３２、４２とを有した構成となっている。各固定電極３１、４１は、可動電極２４における櫛歯の隙間にかみ合うように櫛歯状に複数本配列され、各配線部３２、４２に片持ち状に支持された状態となっており、開口部１７に臨んだ状態となっている。
【００３５】
また、ＳＯＩ基板１４における半導体層１３のうち可動電極２４および固定電極３１、４１の溝部１５を介した外周部は、周辺部５０として構成されている。言い換えると、周辺部５０の内側に可動部２０および固定部３０、４０が形成されている。この周辺部５０は、埋込絶縁膜１２を介して支持基板１１に固定されて支持されている。
【００３６】
次に、キャップ部６０について説明する。キャップ部６０は、上記センシング部１６への水や異物の混入等を防止するものである。また、キャップ部６０は、センサ部１０との間に密閉した空間を形成する役割も果たすものである。
【００３７】
このようなキャップ部６０は、図１および図３に示されるように、一面６１および他面６２を有する半導体基板６３と、絶縁膜６４と、絶縁膜６５とを備えている。特に限定されるものではないが、本実施形態では、半導体基板６３として、一面６１が（１００）とされているＮ型のシリコン基板を用いている。なお、図３は、キャップ部６０をセンサ部１０側から視た平面図である。
【００３８】
半導体基板６３は、一面６１のうちセンサ部１０のセンシング部１６と対向する部分に窪み部６６が形成されている。この窪み部６６は、センシング部１６がキャップ部６０に接触しないようにするためのものであり、本実施形態では、平面形状が矩形状とされている。そして、窪み部６６の開口部は角張った形状とされている。
【００３９】
絶縁膜６４は、半導体基板６３の一面６１全面に形成されており、窪み部６６の表面にも形成されている。この絶縁膜６４はセンサ部１０と半導体基板６３とを絶縁するためのものであり、窪み部６６の表面にも形成されることによってセンシング部１６（可動部２０）がＺ方向に変位してもセンシング部１６と半導体基板６３との絶縁が図れるようになっている。つまり、本実施形態では、窪み部６６の表面にも絶縁膜６４が形成されることによって電流リークを抑制できるようになっている。
【００４０】
ここで、本実施形態の絶縁膜６４について説明する。本実施形態の絶縁膜６４は、後述するように、ウェット酸化で形成される熱酸化膜であり、図４に示されるように、半導体基板６３の一面６１のうち窪み部６６を取り囲む領域において、窪み部６６との境界となる領域を境界部６１ａとし、境界部６１ａを取り囲む領域を接合領域６１ｂとしたとき、接合領域６１ｂ上に形成されている部分の膜厚が境界部６１ａ上に形成されている部分の膜厚より厚くされている。
【００４１】
なお、半導体基板６３の一面６１のうち窪み部６６を取り囲む領域とは、言い換えると、半導体基板６３の一面６１のうち窪み部６６が形成されていない領域のことである。また、境界部６１ａとは、言い換えると、図３および図４に示されるように、半導体基板６３の一面６１のうち窪み部６６近傍の領域のことである。さらに言い換えると、境界部６１ａとは、半導体基板６３の一面６１のうち熱が印加されると応力が集中する領域であり、単純に半導体基板６３に熱酸化を行った場合に応力が集中することによって他の領域（接合領域６１ｂ）より熱酸化膜が厚く形成される領域のことである。接合領域６１ｂとは、言い換えると、本実施形態では、半導体基板６３の一面６１における窪み部６６を取り囲む領域のうち境界部６１ａを除く領域である。つまり、本実施形態では、半導体基板６３の一面６１における窪み部６６を取り囲む領域は、境界部６１ａおよび接合領域６１ｂにて構成されている。
【００４２】
また、接合領域６１ｂは境界部６１ａより面積が大きくされており、特に限定されるものではないが、本実施形態では、境界部６１ａの平面方向（例えば、図３中上下左右方向）の長さＬ１が約３μｍとされ、接合領域６１ｂの平面方向（例えば、図３中上下左右方向）の長さＬ２が約１００μｍとされている。
【００４３】
絶縁膜６５は、図１に示されるように、半導体基板６３のうち絶縁膜６４とは反対側の他面６２に形成されたものである。
【００４４】
また、半導体基板６３には、一面６１側の表層部のうち接合領域６１ｂ側に不純物層６７が形成されている。この不純物層６７は、例えば、ボロン、リン、ヒ素、アルゴン、キセノン等によって構成されている。
【００４５】
さらに、キャップ部６０は、該キャップ部６０をセンサ部１０とキャップ部６０との積層方向に貫通する４つの貫通電極部６８を有している。各貫通電極部６８は、絶縁膜６５、半導体基板６３、および絶縁膜６４を貫通する孔部６８ａと、この孔部６８ａの壁面に形成された絶縁膜６８ｂと、この絶縁膜６８ｂの上に埋め込まれた貫通電極６８ｃとにより構成されている。
【００４６】
そして、各貫通電極６８ｃの一端部はアンカー部２３ｂ等に接続されている。具体的には、４つの貫通電極部６８のうちの１つは、アンカー部２３ｂに電気的に接続されている。また、４つの貫通電極部６８のうちの２つは、配線部３２、４２にそれぞれ電気的に接続されている。そして、４つの貫通電極部６８のうちの１つは、周辺部５０に電気的に接続されている。また、各貫通電極６８ｃの他端部は、パッド状にパターニングされている。
【００４７】
なお、本実施形態では、孔部６８ａは円筒状とされている。また、絶縁膜６８ｂとしては、例えば、ＴＥＯＳ等の絶縁材料が用いられ、貫通電極６８ｃとしては、例えば、Ａｌ等が用いられる。
【００４８】
以上が本実施形態におけるキャップ部６０の構成である。そして、図１に示されるように、上記のセンサ部１０とキャップ部６０とが接合されて一体化されている。つまり、センサ部１０に絶縁膜６４を介して半導体基板６３が接合されている。
【００４９】
本実施形態では、センサ部１０の半導体層１３とキャップ部６０の絶縁膜６４とが直接接合されることにより、センサ部１０とキャップ部６０とが接合されている。具体的には、図４に示されるように、センサ部１０の半導体層１３と絶縁膜６４のうち接合領域６１ｂ上に形成されている部分とが直接接合により接合されている。
【００５０】
このように、センサ部１０とキャップ部６０とが積層されて接合されることにより、センサ部１０とキャップ部６０の窪み部６６との間の空間によって気密室７０が構成され、センシング部１６が気密室７０に気密封止される。なお、気密室７０は、例えば、真空とされている。
【００５１】
次に、上記半導体装置の製造方法について図５〜図７を参照しつつ説明する。なお、図５〜図７では、実際にはウェハ状の基板を用いているが、１チップ分のみを図示している。まず、センサ部１０の製造方法について説明する。
【００５２】
図５に示されるように、センサ部１０を構成するＳＯＩウェハ１４ａを用意する。なお、本実施形態では、ＳＯＩウェハ１４ａが本発明の第１半導体ウェハに相当している。
【００５３】
そして、図５（ｂ）に示されるように、半導体層１３上にレジストや酸化膜等のマスク（図示せず）を形成し、溝部１５に対応した部分が開口するように当該マスクをパターニングする。続いて、例えば、ＲＩＥ方式によって半導体層１３をエッチングして溝部１５を形成する。その後、マスクを除去する。
【００５４】
次に、図５（ｃ）に示されるように、半導体層１３から露出した埋込絶縁膜１２を犠牲層エッチング等により除去する。これにより、支持基板１１から錘部２１、梁部２２、可動電極２４、固定電極３１、４１がリリースされてセンシング部１６が形成される。以上の工程より、チップ単位に分割されることによってセンサ部１０を構成するＳＯＩウェハ１４ａが形成される。
【００５５】
次に、キャップ部６０の製造方法について説明する。
【００５６】
まず、図６（ａ）に示されるように、キャップ部６０を構成する半導体ウェハ６３ａを用意する。この半導体ウェハ６３ａのサイズは、ＳＯＩウェハ１４ａと同じとされている。そして、半導体ウェハ６３ａの一面６１のうちセンシング部１６と対向する領域をエッチングすることにより、例えば、深さが５〜１０μｍ程度となる窪み部６６を形成する。
【００５７】
特に限定されるものではないが、窪み部６６は、例えば、リソグラフィー技術やＲＩＥ方式、アルカリエッチング等のエッチング技術を利用することによって形成される。また、本実施形態では、半導体ウェハ６３ａが本発明の第２半導体ウェハに相当している。
【００５８】
続いて、図６（ｂ）に示されるように、半導体ウェハ６３ａの一面６１に酸化膜８０を形成する。この酸化膜８０は、例えば、熱酸化やＣＶＤ法等によって形成される。図６（ｂ）では、他面６２にも酸化膜８０が形成されているものを図示しているが、酸化膜８０は少なくとも一面６１に形成されていればよい。
【００５９】
なお、この酸化膜８０は、後述するアニール工程によって不純物が外法拡散することを抑制すると共にチャネリングを抑制するものである。また、酸化膜８０を熱酸化によって形成した場合には、半導体ウェハ６３ａの一面６１のうち境界部６１ａでは応力が集中するため、境界部６１ａ上に形成される酸化膜８０の膜厚は接合領域６１ｂ上に形成される酸化膜８０の膜厚より厚くなっている。
【００６０】
その後、図６（ｃ）に示されるように、酸化膜８０上にレジスト等のマスク８１を配置し、接合領域６１ｂ上に形成された酸化膜８０が露出するように当該マスク８１をパターニングする。
【００６１】
そして、半導体ウェハ６３ａの一面６１側から、ボロン、ヒ素、リン、アルゴン、キセノン等の不純物をイオン注入する。例えば、ドーズ量を１．０×１０１８ｃｍ−２、加速電圧を７０ｋｅＶとしてボロンをイオン注入することができる。
【００６２】
続いて、図６（ｄ）に示されるように、マスク８１を除去する。そして、不純物が外方拡散することを抑制するために酸化膜８０を残した状態で、１０００℃で１０分間のアニールを行って不純物を活性化させ、一面６１側の表層部のうち接合領域６１ｂ側に不純物層６７を形成する。その後、酸化膜８０を除去する。
【００６３】
次に、図６（ｅ）に示されるように、半導体ウェハ６３ａをウェット酸化し、絶縁膜６４となる熱酸化膜を形成する。このとき、半導体ウェハ６３ａの他面６２には、絶縁膜９０が形成される。ウェット酸化は、例えば、９５０℃で１１時間行う。
【００６４】
ところで、半導体ウェハ６３ａを９５０℃で１１時間行うと、不純物層６７が形成されていない場合には通常１μｍの熱酸化膜が形成され、境界部６１ａ上では熱酸化膜が最大で１３６ｎｍ盛り上がって形成される。つまり、境界部６１ａ上では最も厚くなる部分の膜厚が１．１３６μｍとなる熱酸化膜が形成される。
【００６５】
これに対し、本実施形態では、ドーズ量を１．０×１０１８ｃｍ−２、加速電圧を７０ｋｅＶとしてボロンをイオン注入し、１０００℃で１０分間のアニールを行って不純物層６７を形成している。このため、接合領域６１ｂ上には、図８（ａ）に示されるように、絶縁膜６４が２３５ｎｍ盛り上がって形成される。つまり、１．２３５μｍの膜厚を有する絶縁膜６４が形成される。
【００６６】
これは、半導体ウェハ６３ａにボロンを注入すると、ボロンが熱酸化膜中に偏析して熱酸化膜の結合構造を弱める働きをし、弱められた構造は熱酸化膜中の酸化物質を促進して酸化速度を増大させるためである。このため、不純物層６７によって接合領域６１ｂ上では境界部６１ａ上に対して増速酸化となり、接合領域６１ｂ上に形成される絶縁膜６４の膜厚を境界部６１ａ上に形成される絶縁膜６４の膜厚より厚くすることができる。
【００６７】
なお、図８では、不純物をイオン注入したときのピーク深さが０．２２μｍとなるように適宜加速電圧を調整している。また、図８（ａ）は、半導体基板６３として、一面６１が（１００）とされているＮ型のシリコン基板を用いた絶縁膜６４の厚さとドーズ量との関係を示しており、（ｂ）は、半導体基板６３として、一面６１が（１００）とされているＰ型のシリコン基板を用いた絶縁膜６４の厚さとドーズ量との関係を示している。ここでは、特に図示しないが、一面６１が（１１１）、（１１０）等の面方位であっても図８と同様の効果が得られる。
【００６８】
また、図８に示されるように、不純物層６７を構成する不純物はボロンでなくてもよい。すなわち、ドーズ量や加速電圧等の条件を適宜調整して不純物層６７を構成することにより、接合領域６１ｂ上に形成される絶縁膜６４の膜厚を境界部６１ａ上に形成される絶縁膜６４の膜厚より厚くすることができる。
【００６９】
例えば、上記のように、図６（ｄ）の工程にて１０００℃で１０分間のアニールを行い、図６（ｅ）の工程にて９５０℃で１１時間のウェット酸化を行う場合、ヒ素を注入するのであれば、ドーズ量を１×１０１６ｃｍ−２、加速電圧を４００ｋｅＶとすることにより、接合領域６１ｂ上に形成される絶縁膜６４の膜厚を境界部６１ａ上に形成される絶縁膜６４の膜厚より厚くすることができる。
【００７０】
以上説明したようにして、多数のキャップ部６０の一部が形成されたキャップウェハ６０ａが製造される。
【００７１】
そして、図７（ａ）に示されるように、上記の各工程を経て得られたＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合する。つまり、ＳＯＩウェハ１４ａと半導体ウェハ６３ａとを絶縁膜６４を介して接合する。具体的には、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを真空装置内に配置する。そして、ＳＯＩウェハ１４ａのうち半導体層１３の表面およびキャップウェハ６０ａのうち絶縁膜６４の表面にＡｒイオンビームを照射し、半導体層１３および絶縁膜６４の各表面を活性化させる。
【００７２】
そして、真空装置内にて、例えば、ＳＯＩウェハ１４ａおよびキャップウェハ６０ａの各対向面に設けられたアライメントマーク等を用いて赤外顕微鏡によりアライメントを行い、室温〜５５０℃の低温で両ウェハをいわゆる直接接合により接合する。具体的には、ＳＯＩウェハ１４ａの半導体層１３とキャップウェハ６０ａのうち接合領域６１ｂ上に形成された絶縁膜６４とを接合する。
【００７３】
このようにして、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合して積層ウェハ１００を形成する。これにより、各チップ形成領域にＳＯＩウェハ１４ａと窪み部６６とによって封止された気密室７０がそれぞれ形成される。なお、この気密室７０は真空になっている。また、ＳＯＩウェハ１４ａとキャップウェハ６０ａとは、陽極接合や中間層接合等の接合技術によって接合されてもよい。
【００７４】
次に、図７（ｂ）に示されるように、積層ウェハ１００におけるキャップウェハ６０ａをＳＯＩウェハ１４ａと反対側から研削し、絶縁膜９０を除去すると共に半導体ウェハ６３ａを薄くする。なお、この研削工程は、積層ウェハ１００を構成する前に行ってもよい。
【００７５】
続いて、図７（ｃ）に示されるように、キャップウェハ６０ａのうち、アンカー部２３ｂ、配線部３２、４２、および周辺部５０に対応する場所の半導体ウェハ６３ａおよび絶縁膜６４をエッチングして除去することにより４つの孔部６８ａを形成する。その後、各孔部６８ａの壁面にＴＥＯＳ等の絶縁膜６８ｂを成膜する。このとき、半導体ウェハ６３ａの他面６２に形成された絶縁膜にて絶縁膜６５が構成される。続いて、各孔部６８ａの底部に形成された絶縁膜６８ｂを除去し、半導体層１３を露出させる。
【００７６】
その後、図７（ｄ）に示されるように、各孔部６８ａにスパッタ法や蒸着法等によりＡｌやＡｌ−Ｓｉ等の金属を埋め込み、貫通電極６８ｃを形成して、各貫通電極６８ｃとアンカー部２３ｂ、配線部３２、４２、および周辺部５０とをそれぞれ電気的に接続する。また、絶縁膜６５上の金属をパッド状にパターニングする。
【００７７】
その後、特に図示しないが、積層ウェハ１００をチップ単位に分割することにより、上記図１に示す半導体装置が製造される。
【００７８】
以上説明したように、本実施形態では、センサ部１０と半導体基板６３とは、半導体基板６３の一面６１のうち接合領域６１ｂ上に形成された絶縁膜６４を介して接合されている。そして、接合領域６１ｂは境界部６１ａより面積が大きくされている。このため、センサ部１０と半導体基板６３との接合面積を増加させることができ、接合性を向上させることができる。
【００７９】
また、半導体ウェハ６３ａに絶縁膜６４を形成する際、半導体ウェハ６３ａに不純物層６７を形成し、部分的に増速酸化をさせることにより、絶縁膜６４のうち接合領域６１ｂ上に形成されている部分の膜厚を境界部６１ａ上に形成されている部分の膜厚より厚くしている。このため、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合する際、半導体層１３と接合領域６１ｂ上に形成された絶縁膜６４とが接合される。したがって、ＳＯＩウェハ１４ａとキャップウェハ６０ａとの接合面積を増加させることができ、接合性を向上させることができる。
【００８０】
さらに、上記製造方法では、絶縁膜６４を形成した後に平坦化する必要もないため、接合不良やセンサの特性異常といった問題が発生することもない。そして、半導体基板６３には窪み部６６が形成されており、従来と同様の構造のセンシング部１６を用いることができるため、センサの特性異常といった問題も発生しない。
【００８１】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してキャップ部６０の製造工程を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００８２】
本実施形態では、まず、図９（ａ）に示されるように、図６（ａ）と同様の工程を行い、半導体ウェハ６３ａに窪み部６６を形成する。
【００８３】
その後、図９（ｂ）に示されるように、ウェット酸化を９５０℃で１１時間行い、一面６１に絶縁膜６４を形成すると共に他面６２に絶縁膜９０を形成する。なお、図９（ｂ）では詳細に示していないが、境界部６１ａ上に形成される絶縁膜６４の膜厚は、接合領域６１ｂに形成される絶縁膜６４の膜厚より厚くなっている。
【００８４】
続いて、図９（ｃ）に示されるように、絶縁膜６４上に酸素不透過膜として窒化膜１１０を形成し、接合領域６１ｂ上に形成された絶縁膜６４が露出するように窒化膜１１０をパターニングする。
【００８５】
次に、図９（ｄ）に示されるように、再び半導体ウェハ６３ａを９５０℃で１１時間ウェット酸化する。つまり、窒化膜１１０に覆われていない領域を再び酸化し、いわゆるＬＯＣＯＳ酸化膜を形成する。これにより、接合領域６１ｂ上に形成される絶縁膜６４の膜厚を境界部６１ａ上に形成される絶縁膜６４の膜厚より厚くすることができる。
【００８６】
その後、窒化膜１１０を除去し、上記第１実施形態と同様に、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合する。そして、貫通電極部６８等を形成すると共にチップ単位に分割することにより、上記図１に示す半導体装置が製造される。
【００８７】
このような半導体装置の製造方法としても、ＳＯＩウェハ１４ａとキャップウェハ６０ａとは、半導体層１３と接合領域６１ｂ上に形成された絶縁膜６４とが接合されることによって接合されるため、上記第１実施形態と同様の効果を得ることができる。
【００８８】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して半導体基板６３の一面６１のうち境界部６１ａを露出させたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００８９】
本実施形態では、図１０および図１１に示されるように、キャップ部６０は、絶縁膜６４が半導体基板６３の一面６１のうち接合領域６１ｂ上にのみ形成されている。言い換えると、半導体基板６３の一面６１のうち窪み部６６および境界部６１ａが露出している。
【００９０】
そして、センサ部１０の半導体層１３と、接合領域６１ｂ上に形成された絶縁膜６４とが接合されている。
【００９１】
このような半導体装置におけるキャップ部６０は、次のように製造される。
【００９２】
すなわち、まず、図１２（ａ）に示されるように、図６（ａ）と同様の工程を行い、半導体ウェハ６３ａに窪み部６６を形成する。
【００９３】
その後、図１２（ｂ）に示されるように、ウェット酸化を９５０℃で１１時間行い、一面６１に絶縁膜６４を形成すると共に他面６２に絶縁膜９０を形成する。なお、図１２（ｂ）では詳細に示していないが、境界部６１ａ上に形成される絶縁膜６４の膜厚は、接合領域６１ｂに形成される絶縁膜６４の膜厚より厚くなっている。
【００９４】
続いて、図１２（ｃ）に示されるように、絶縁膜６４上にマスク１２０を形成した後、境界部６１ａおよび窪み部６６上に形成された絶縁膜６４が露出するようにマスク１２０をパターニングする。
【００９５】
そして、図１２（ｄ）に示されるように、境界部６１ａおよび窪み部６６上に形成された絶縁膜６４をエッチングにより除去する。つまり、半導体ウェハ６３ａの一面６１のうち接合領域６１ｂ上にのみ絶縁膜６４を残す。
【００９６】
その後は、上記第１実施形態と同様に、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合し、貫通電極部６８等を形成すると共にチップ単位に分割することにより、上記図１０に示す半導体装置が製造される。
【００９７】
以上説明したような半導体装置としても、半導体基板６３は接合領域６１ｂ上に形成された絶縁膜６４を介してセンサ部１０と接合されるため、上記第１実施形態と同様の効果を得ることができる。
【００９８】
なお、本実施形態では、半導体基板６３の一面６１にウェット酸化によって絶縁膜６４を形成する例について説明したが、例えば、ＣＶＤ法等によって絶縁膜６４を形成してもよい。
【００９９】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第３実施形態に対してキャップ部６０の製造工程を変更したものであり、その他に関しては第３実施形態と同様であるため、ここでは説明を省略する。
【０１００】
本実施形態では、まず、図１３（ａ）に示されるように、図１２（ａ）と同様の工程を行い、半導体ウェハ６３ａに窪み部６６を形成する。
【０１０１】
その後、図１３（ｂ）に示されるように、図１２（ｂ）と同様の工程を行い、ウェット酸化を行って一面６１に第１絶縁膜６４ａを形成すると共に他面６２に絶縁膜９０を形成する。
【０１０２】
続いて、図１３（ｃ）に示されるように、図１２（ｃ）と同様の工程を行い、境界部６１ａおよび窪み部６６上に形成された第１絶縁膜６４ａが露出するようにマスク１２０を形成する。
【０１０３】
続いて、１３（ｄ）に示されるように、図１２（ｄ）と同様の工程を行い、半導体基板６３の一面６１のうち接合領域６１ｂ上にのみ第１絶縁膜６４ａを残す。
【０１０４】
次に、図１３（ｅ）に示されるように、再びウェット酸化を行い、境界部６１ａ上に第２絶縁膜６４ｂのみからなる絶縁膜６４を形成すると共に、接合領域６１ｂ上に第１、第２絶縁膜６４ａ、６４ｂからなる絶縁膜６４を形成する。これにより、接合領域６１ｂ上に形成される絶縁膜６４の膜厚が境界部６１ａ上に形成される絶縁膜６４の膜厚より厚くなる。
【０１０５】
その後は、上記第１実施形態と同様に、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合し、貫通電極部６８等を形成すると共にチップ単位に分割することにより、上記図１に示す半導体装置が製造される。
【０１０６】
このような半導体装置の製造方法としても、半導体基板６３は接合領域６１ｂに形成された絶縁膜６４を介してセンサ部１０と接合されるため、上記第１実施形態と同様の効果を得ることができる。
【０１０７】
また、本実施形態では、窪み部６６の表面に第２絶縁膜６４ｂが形成されるため、電流リークを抑制することもできる。
【０１０８】
なお、本実施形態では、半導体基板６３の一面６１にウェット酸化によって第１、第２絶縁膜６４ａ、６４ｂを形成する例について説明したが、次のようにしてもよい。例えば、ＣＶＤ法で第１、第２絶縁膜６４ａ、６４ｂを形成してもよい。また、第１、第２絶縁膜６４ａ、６４ｂの一方をウェット酸化で形成し、他方をＣＶＤ法で形成するようにしてもよい。
【０１０９】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対してキャップ部６０の製造工程を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【０１１０】
本実施形態では、図１４（ａ）に示されるように、図６（ａ）と同様の工程を行い、半導体ウェハ６３ａに窪み部６６を形成する。このとき、窪み部６６の開口部は、図１５（ａ）に示されるように、角張った形状となっている。
【０１１１】
次に、図１４（ｂ）に示されるように、ウェット酸化を１１７０℃等の高温で２時間行い、図１５（ｂ）に示されるように、窪み部６６の開口部を丸める。なお、このとき、一面６１および他面６２に熱酸化膜１３０が形成される。
【０１１２】
続いて、図１４（ｃ）に示されるように、一面６１および他面６２に形成された熱酸化膜１３０を除去する。
【０１１３】
その後、図１４（ｄ）に示されるように、ウェット酸化を９５０℃で１１時間行い、一面６１に絶縁膜６４を形成すると共に、他面６２に絶縁膜９０を形成する。このとき、窪み部６６の開口部が丸められており、境界部６１ａに応力が集中し難くなっている。このため、この工程のウェット酸化では、一面６１上（境界部６１ａ上および接合領域６１ｂ上）に膜厚が等しい絶縁膜６４が形成される。
【０１１４】
その後、上記第１実施形態と同様に、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合し、貫通電極部６８等を形成すると共にチップ単位に分割することにより、上記図１に示す半導体装置が製造される。
【０１１５】
これによれば、境界部６１ａ上および接合領域６１ｂ上に膜厚が等しい絶縁膜６４を形成することができる。このため、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合する際、半導体層１３と境界部６１ａ上および接合領域６１ｂ上に形成された絶縁膜６４とを接合することができる。つまり、センサ部１０とキャップ部６０との接合面積をさらに増加させることができ、さらにセンサ部１０とキャップ部６０との接合性を向上させることができる。
【０１１６】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してキャップ部６０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【０１１７】
本実施形態では、図１６および図１７に示されるように、半導体基板６３に矩形枠状の窪み部６６が形成されており、窪み部６６内に半導体基板６３によって構成される支柱６９が備えられている。そして、支柱６９の先端面を含む半導体基板６３の一面６１に絶縁膜６４が形成されている。なお、支柱６９の先端面は、半導体基板６３の一面６１の一部に相当する。
【０１１８】
ここで、図１７に示されるように、支柱６９の先端面のうち、窪み部６６との境界となる領域を境界領域６１ｃとし、境界領域６１ｃにて囲まれる領域を内縁領域６１ｄとしたとき、内縁領域６１ｄ上に形成されている絶縁膜６４の膜厚は、境界領域６１ｃ上に形成されている絶縁膜６４の膜厚より厚くされており、かつ接合領域６１ｂ上に形成されている絶縁膜６４の膜厚と等しくされている。
【０１１９】
なお、内縁領域６１ｄとは、言い換えると、支柱６９の先端面のうち境界領域６１ｃにて囲まれる領域のことであり、内縁領域６１ｄは境界領域６１ｃよりも面積が大きくされている。
【０１２０】
また、図１６に示されるように、支柱６９には、一面６１側の表層部のうち内縁領域６１ｄ側に不純物層６７が形成されている。この不純物層６７は、上記不純物層６７と同様に、半導体基板６３に絶縁膜６４を形成した際に、内縁領域６１ｄ上に形成される絶縁膜６４の膜厚を境界領域６１ｃ上に形成される絶縁膜６４の膜厚より厚くするためのものである。
【０１２１】
センサ部１０は、図２とは異なる形状のセンシング部１６が形成されたものであり、センシング部１６内にキャップ部６０と接合される接合部５２を有するものである。
【０１２２】
そして、支柱６９を備えたキャップ部６０とセンサ部１０とが接合されている。具体的には、接合領域６１ｂ上に形成された絶縁膜６４および内縁領域６１ｄ上に形成された絶縁膜６４がセンサ部１０の半導体層１３と接合されている。
【０１２３】
このように、センシング部１６の内部に備えられた接合部５２と支柱６９とが接合されるような半導体装置においても本発明を適用することができる。
【０１２４】
なお、上記半導体装置は、上記第１実施形態の製造方法において、枠状の窪み部６６を形成し、内縁領域６１ｄに対しても不純物をイオン注入して不純物層６７を形成することにより製造される。
【０１２５】
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態は、第６実施形態に対してキャップ部６０の構成を変更したものであり、その他に関しては第４実施形態と同様であるため、ここでは説明を省略する。
【０１２６】
本実施形態では、図１８に示されるように、支柱６９にも貫通電極部６８が形成されており、この貫通電極部６８を介してもセンサ部１０との電気的な接続が図れるようになっている。すなわち、センシング部１６内に外部との電気的な接続が必要な半導体装置においても本発明を適用することができる。
【０１２７】
（第８実施形態）
本発明の第８実施形態について説明する。本実施形態は、上記第１実施形態に対して、ＳＯＩウェハ１４ａに絶縁膜６４を形成した後に、ＳＯＩウェハ１４ａと半導体ウェハ６３ａとを接合するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【０１２８】
本実施形態では、まず、図１９（ａ）に示されるように、ＳＯＩウェハ１４ａを用意し、半導体層１３上に絶縁膜６４を形成する。なお、この絶縁膜６４は、ウェット酸化やＣＶＤ法等によって形成される。
【０１２９】
そして、図１９（ｂ）に示されるように、半導体層１３のうちセンシング部１６が形成されるセンシング部形成領域が露出されるように、絶縁膜６４をパターニングして開口部６４ｃを形成する。
【０１３０】
次に、図１９（ｃ）および（ｄ）に示されるように、図５（ｂ）および（ｃ）と同様の工程を行い、ＳＯＩウェハ１４ａにセンシング部１６を形成する。
【０１３１】
その後は、上記第１実施形態と同様に、ＳＯＩウェハ１４ａとキャップウェハ６０ａとを接合し、貫通電極部６８等を形成すると共にチップ単位に分割することにより、上記図１に示す半導体装置が製造される。
【０１３２】
このような半導体装置の製造方法としても、ＳＯＩウェハ１４ａと半導体ウェハ６３ａとが絶縁膜６４を介して接合される。また、絶縁膜６４を平坦な半導体層１３上に形成するため、絶縁膜６４をウェット酸化によって形成しても部分的に盛り上がって形成されることがない。したがって、ＳＯＩウェハ１４ａと半導体ウェハ６３ａとの接合面積を増加させることができる。
【０１３３】
（他の実施形態）
上記各実施形態では、センサ部１０に加速度を検出するセンシング部１６が形成されたものを説明したが、例えば、センサ部１０に角速度を検出するセンシング部１６が形成されていてもよい。同様に、センシング部１６は可動部２０を有するものではなく、例えば、センシング部１６は温度に応じて抵抗値が変化するような可動部２０を有さないものであってもよい。
【０１３４】
また、上記各実施形態では、孔部６８ａが円筒状とされているものについて説明したが、孔部６８ａの形状はこれに限定されるものではない。例えば、図２０に示されるように、孔部６８ａは、円錐状とされていてもよい。また、特に図示しないが、孔部６８ａは、角柱状であってもよいし、角錐状であってもよい。
【０１３５】
また、上記第１実施形態では、外方拡散およびチャネリングを抑制するために一面６１に酸化膜８０を形成する工程を含む製造方法を説明したが、酸化膜８０を形成する工程を含まない製造方法としてもよい。
【０１３６】
そして、上記第１実施形態において、図２１に示されるように、孔部６８ａが形成される領域には不純物層６７が形成されていなくてもよい。この場合、不純物層６７が形成されていない領域上に形成される絶縁膜６４は、不純物層６７が形成されている領域上に形成される絶縁膜６４より薄くなるが、孔部６８ａが形成される際に薄くなっている部分の絶縁膜６４が除去されるため、特に問題はない。
【０１３７】
また、上記第１実施形態では、半導体基板６３の一面６１のうち窪み部６６を取り囲む領域が境界部６１ａと接合領域６１ｂにて構成されているものを説明したが、図２２に示されるように、境界部６１ａと接合領域６１ｂとの間に中間領域６１ｅが形成されていてもよい。つまり、境界部６１ａが中間領域６１ｅにて取り囲まれ、中間領域６１ｅが接合領域６１ｂに取り囲まれていてもよい。言い換えると、上記第１実施形態における接合領域６１ｂの内縁部が中間領域６１ｅとされ、不純物層６７が接合領域６１ｂ側のみに形成されていてもよい。
【０１３８】
この場合、中間領域６１ｅに形成される絶縁膜６４は、境界部６１ａおよび接合領域６１ｂ上に形成されている絶縁膜６４より薄くなるが、接合領域６１ｂ上に形成されている絶縁膜６４が半導体層１３と接合されるため、上記第１実施形態と同様の効果を得ることができる。なお、図２２は、図１中の領域Ａの拡大図である。
【０１３９】
また、上記各実施形態を適宜組み合わせることもできる。例えば、上記第２実施形態を上記第６、第７実施形態に組み合わせ、まず、矩形枠状の窪み部６６を形成した後に絶縁膜６４を形成し、絶縁膜６４上に窒化膜１１０を形成した後に接合領域６１ｂおよび内縁領域６１ｄ上に形成された絶縁膜６４が露出するように窒化膜１１０をパターニングする。その後、再びウェット酸化を行うことにより、内縁領域６１ｄ上に形成されている絶縁膜６４の膜厚を境界部６１ａおよび境界領域６１ｃ上に形成されている絶縁膜６４の膜厚より厚くし、かつ接合領域６１ｂ上に形成されている絶縁膜６４の膜厚と等しくすることができる。
【０１４０】
また、上記第３実施形態を上記第６、第７実施形態に組み合わせ、境界部６１ａ、境界領域６１ｃおよび窪み部６６を露出させてもよい。また、上記第４実施形態を上記第６、第７実施形態に組み合わせ、境界部６１ａ、境界領域６１ｃおよび窪み部６６を露出させた後、第２絶縁膜６４ａを形成するようにしてもよい。さらに、上記第５実施形態を上記第６、第７実施形態に組み合わせ、矩形枠状の窪み部６６を形成した後、１１７０℃で２時間のウェット酸化を行うことにより、窪み部６６の開口部を丸めると共に支柱６９の先端面における端部も丸めるようにしてもよい。
【０１４１】
そして、上記第８実施形態を上記第６、第７実施形態に組み合わせ、センサ部１０側に絶縁膜６４を形成するようにしてもよい。
【符号の説明】
【０１４２】
１０    センサ部
１６    センシング部
６０    キャップ部
６１    一面
６１ａ  境界部
６１ｂ  接合領域
６２    他面
６３    半導体基板
６４    絶縁膜
６６    窪み部
７０    気密室
１００  積層ウェハ
【図１】
0005874609.tif 000002
【図２】
0005874609.tif 000003
【図３】
0005874609.tif 000004
【図４】
0005874609.tif 000005
【図５】
0005874609.tif 000006
【図６】
0005874609.tif 000007
【図７】
0005874609.tif 000008
【図８】
0005874609.tif 000009
【図９】
0005874609.tif 000010
【図１０】
0005874609.tif 000011
【図１１】
0005874609.tif 000012
【図１２】
0005874609.tif 000013
【図１３】
0005874609.tif 000014
【図１４】
0005874609.tif 000015
【図１５】
0005874609.tif 000016
【図１６】
0005874609.tif 000017
【図１７】
0005874609.tif 000018
【図１８】
0005874609.tif 000019
【図１９】
0005874609.tif 000020
【図２０】
0005874609.tif 000021
【図２１】
0005874609.tif 000022
【図２２】
0005874609.tif 000023