(57)【特許請求の範囲】
【請求項１】
フレキシブルな樹脂基板に形成された薄膜トランジスタであって、
周面の一部又は全部が導電性材料により覆われ、該導電性材料よりも導電性が低い金属材料からなるワイヤーと、
前記導電性材料を覆う絶縁膜と、
該絶縁膜を介して前記導電性材料上に形成された薄膜半導体と、が一体的に構成されたゲート・チャネル一体形成部を有し、
該ゲート・チャネル一体形成部が前記樹脂基板の表面上又は内部の所定位置に設けられ、前記薄膜半導体の両側に第１及び第２の電極が接続されて形成されたことを特徴とする薄膜トランジスタ。
【請求項２】
前記ワイヤーの延在方向に沿って、複数の前記薄膜半導体が形成されたことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記絶縁膜は、前記ワイヤーの全周を被覆し、前記ワイヤーの周方向においては、１個の薄膜半導体が形成されたことを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
フレキシブルな樹脂基板にマトリクス状に形成された画素電極と、
前記画素電極に各々対応して設けられた請求項１乃至３のいずれか一項に記載の薄膜トランジスタと、を有することを特徴とする薄膜トランジスタアレイ基板。
【請求項５】
請求項４に記載の薄膜トランジスタアレイ基板と、
該薄膜トランジスタアレイ基板に対向して配置されたフレキシブルな樹脂基板と、
該樹脂基板と前記薄膜トランジスタアレイ基板との間に、前記画素電極に対応して配置された画素と、を有することを特徴とするフレキシブル表示素子。
【請求項６】
フレキシブルな樹脂基板にマトリクス状に配置された画素電極と該画素電極に対応して設けられた薄膜トランジスタを有する薄膜トランジスタアレイ基板の製造方法であって、
周囲の一部又は全周が導電性材料により被覆され、該導電性材料よりも導電性が低い金属材料からなるワイヤーの周囲に絶縁膜を形成するゲート絶縁膜形成工程と、
該絶縁膜上の前記導電性材料が存在する位置を覆うように、薄膜半導体を形成してチャネルを形成するチャネル形成工程とを含み、ゲートとチャネルが一体形成されたゲート・チャネル一体形成部を作製するゲート・チャネル一体形成部作製工程と、
前記ゲート・チャネル一体形成部が樹脂基板の表面又は内部の所定位置に配置されるように、流動体状の樹脂を硬化して樹脂基板を形成する樹脂基板形成工程と、
前記薄膜半導体の両端の位置に、第１及び第２の電極を形成する電極形成工程と、を有することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項７】
前記樹脂基板形成工程は、前記ゲート・チャネル一体形成部の両端が固定されて前記所定位置に固定された状態で、前記流動体状の樹脂を硬化することを特徴とする請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項８】
前記樹脂基板形成工程は、前記ゲート・チャネル一体形成部を配置する高さまで第１樹脂基板層を形成する第１樹脂基板層形成工程と、
該第１樹脂基板層上に前記ゲート・チャネル一体形成部を配置する位置決め工程と、
前記ゲート・チャネル一体形成部を埋めるように第２樹脂基板層を形成する第２樹脂基板層形成工程とを有し、
前記電極形成工程は、前記樹脂基板の前記薄膜半導体の両端の位置に開口を形成する開口形成工程を含み、該開口に充填するように前記第１及び第２の電極を形成することを特徴とする請求項７に記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法に関し、特に、フレキシブルな樹脂基板に形成された薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法に関する。
【背景技術】
【０００２】
従来から、家庭用の大型テレビからＰＣ、携帯電話に至るまで、ＬＣＤ（Liquid Crystal Display、液晶ディスプレイ）やＰＤＰ（Plasma Display Panel、プラズマディスプレイパネル）、あるいは有機ＥＬ（Electro-Luminescence）など、フラットパネルディスプレイが広く普及している。これらのディスプレイには、従来から基板としてガラスが用いられてきたが、ディスプレイの更なる大型化や軽量化、収納性や耐衝撃性の向上などを実現するため、軽量で柔軟なプラスティック基板の適用が望まれる。更に、極めて柔軟性に優れたプラスティック基板が適用されるようになれば、自由に丸めて持ち運べる巻物型のディスプレイや、プロジェクターが不要なスクリーン型の大型ディスプレイなど、種々の新しいディスプレイの実現が可能となる。
【０００３】
しかし、プラスティックフィルムなどを基板として用いる場合、耐熱性や耐薬品性がガラスに比べて大きく劣るため、作製プロセスを進める上で種々の制約が生じる。一般に、プラスティックは熱変形が大きく、従来のフォトリソグラフィー法により電極や薄膜トランジスタ、画素電極をパターニングすると、熱工程を重ねるにつれパターニング時にアライメントずれなどが発生し、歩留まりが大幅に低下する。特に、大型基板を用いる程、基板伸縮の影響が大きくなるため、大画面のフレキシブルディスプレイへの適用は極めて困難となる。また高温になるほど熱変形が増大するため、半導体や絶縁膜等に高温処理が必要な材料を適用する場合、加熱が不十分となり易く、これにより特性の劣化や不安定性を誘発する場合がある等の課題もあった。更に、プラスティック材料により薬品による劣化が生じるため、ガラス基板を用いた場合と同じ材料や作製プロセスの適用も困難である。
【０００４】
このような課題に対し、ガラス基板上に従来の作製プロセスで配線パターンや薄膜トランジスタを形成し、ガラス基板を溶かしてプラスティック基板上に接着させる手法が提案されている（例えば、特許文献１参照）。また、他の手法とし、ガラス基板に剥離層を設け、その上に従来の手法でパターニングを行い、プラスティック基板に接着した後ガラス基板から剥離させる転写技術も提案されている（例えば、特許文献２〜５参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３２３１３２号公報
【特許文献２】特開２００８−１５９９３４号公報
【特許文献３】特開２００８−１５９９３５号公報
【特許文献４】特開２０１０−１０１８５号公報
【特許文献５】特開２０１０−１０１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の特許文献１に記載の方法ではガラス基板を溶かすための薬品を必要とするため適用できるプラスティック材料が限られるだけでなく、工程が複雑になるため高い生産性が得られないという問題があった。
【０００７】
また、上述の特許文献２〜５に記載の方法では、剥離させる際に電極や絶縁膜、半導体層などに強い応力が発生し、膜の剥離や配線不良、特性劣化などが発生しやすいという問題があった。
【０００８】
そこで、本発明は、上記の点を鑑みてなされたもので、絶縁膜と薄膜トランジスタを形成した導電性ワイヤーを形成し、基板となる樹脂と一体化する工程を導入することにより、大型化に適した薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子、フレキシブル表示装置及び薄膜トランジスタアレイ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一態様に係る薄膜トランジスタは、フレキシブルな樹脂基板に形成された薄膜トランジスタであって、
周面の一部又は全部が導電性材料により覆われ、該導電性材料よりも導電性が低い金属材料からなるワイヤーと、
前記導電性材料を覆う絶縁膜と、
該絶縁膜を介して前記導電性材料上に形成された薄膜半導体と、が一体的に構成されたゲート・チャネル一体形成部を有し、
該ゲート・チャネル一体形成部が前記樹脂基板の表面上又は内部の所定位置に設けられ、前記薄膜半導体の両側に第１及び第２の電極が接続されて形成されたことを特徴とする。
【００１０】
また、前記ワイヤーは、非導電性材料からなる構成を有してもよい。
【００１１】
また、前記ワイヤーの延在方向に沿って、複数の前記薄膜半導体が形成されてもよい。
【００１２】
また、前記絶縁膜は、前記ワイヤーの全周を被覆し、前記ワイヤーの周方向においては、１個の薄膜半導体が形成されてもよい。
【００１３】
本発明の他の態様に係る薄膜トランジスタアレイ基板は、フレキシブルな樹脂基板にマトリクス状に形成された画素電極と、
前記画素電極に各々対応して設けられた前記薄膜トランジスタと、を有することを特徴とする。
【００１４】
本発明の他の態様に係るフレキシブル表示素子は、前記薄膜トランジスタアレイ基板と、
該薄膜トランジスタアレイ基板に対向して配置されたフレキシブルな樹脂基板と、
該樹脂基板と前記薄膜トランジスタアレイ基板との間に、前記画素電極に対応して配置された画素と、を有することを特徴とする。
【００１５】
本発明の他の態様に係る薄膜トランジスタアレイ基板の製造方法は、フレキシブルな樹脂基板にマトリクス状に配置された画素電極と該画素電極に対応して設けられた薄膜トランジスタを有する薄膜トランジスタアレイ基板の製造方法であって、
周囲の一部又は全周が導電性材料により被覆され、該導電性材料よりも導電性が低い金属材料からなるワイヤーの周囲に絶縁膜を形成するゲート絶縁膜形成工程と、
該絶縁膜上の前記導電性材料が存在する位置を覆うように、薄膜半導体を形成してチャネルを形成するチャネル形成工程とを含み、ゲートとチャネルが一体形成されたゲート・チャネル一体形成部を作製するゲート・チャネル一体形成部作製工程と、
前記ゲート・チャネル一体形成部が樹脂基板の表面又は内部の所定位置に配置されるように、流動体状の樹脂を硬化して樹脂基板を形成する樹脂基板形成工程と、
前記薄膜半導体の両端の位置に、第１及び第２の電極を形成する電極形成工程と、を有することを特徴とする。
【００１６】
また、前記樹脂形成工程は、前記ゲート・チャネル一体形成部の両端が固定されて前記所定位置に固定された状態で、前記流動体状の樹脂を硬化してもよい。
【００１７】
また、前記樹脂基板形成工程は、前記ゲート・チャネル一体形成部を配置する高さまで第１樹脂基板層を形成する第１樹脂基板層形成工程と、
該樹脂基板上に前記ゲート・チャネル一体形成部を配置する位置決め工程と、
前記ゲート・チャネル一体形成部を埋めるように第２樹脂基板層を形成する第２樹脂基板層形成工程とを有し、
前記電極形成工程は、前記樹脂基板の前記薄膜半導体の両端の位置に開口を形成する開口形成工程を含み、該開口に充填するように前記第１及び第２の電極を形成してもよい。
【発明の効果】
【００１８】
本発明によれば、柔軟な基板を用いても配線不良の少ない薄膜トランジスタ、薄膜トランジスタアレイ基板、フレキシブル表示素子及びフレキシブル表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。図１（ａ）は、実施例１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の断面図である。図１（ｂ）は、実施例１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の平面図である。
【図２】本発明の実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。図２（ａ）は、実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の断面図である。図２（ｂ）は、実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の平面図である。
【図３】本発明の実施形態３に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した断面図である。
【図４】本発明の実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した断面図である。
【図５】ゲート・チャネル一体形成部を樹脂基板層内に配置するための一方式を示したものである。図５（ａ）は、複数のゲート・チャネル一体形成部を平行に配列し、両端を固定治具により固定した状態を示した図である。図５（ｂ）は、樹脂材料６３ａを流し込んだ状態を示した図である。図５（ｃ）は、樹脂基板層６３を形成した状態を示した図である。
【図６】樹脂基板層の上部にゲート・チャネル一体形成部を配置するための一方式を示した図である。図６（ａ）は、ゲート・チャネル一体形成部を樹脂材料上に配置する状態を示した図である。図６（ｂ）は、樹脂材料６３ａを完全に硬化させた状態を示した図である。
【図７】補助ワイヤーを用いたゲート・チャネル一体形成部の設置方法の説明図である。
【図８】実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１段階の一連の工程を示した図である。図８（ａ）は、樹脂材料供給工程の一例を示した図である。図８（ｂ）は、第１樹脂基板層形成工程の一例を示した図である。図８（ｃ）は、第１樹脂基板層取り出し工程の一例を示した図である。図８（ｄ）は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１樹脂基板層ビアホール形成工程の一例を示した図である。
【図９】実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２段階の一連の工程を示した図である。図９（ａ）は、レジスト除去工程の一例を示した図である。図９（ｂ）は、配線用ワイヤー設置工程の一例を示した図である。図９（ｃ）は、微細電極形成工程の一例を示した図である。図９（ｄ）は、第２樹脂基板層用樹脂材料供給の一例を示した図である。
【図１０】実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第３段階の一連の工程を示した図である。図１０（ａ）は、第２樹脂基板層形成工程の一例を示した図である。図１０（ｂ）は、第２樹脂基板層取り出し工程の一例を示した図である。図１０（ｃ）は、第２樹脂基板層ビアホール形成工程の一例を示した図である。図１０（ｄ）は、レジスト除去工程の一例を示した図である。
【図１１】実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の最終段階の一連の工程を示した図である。図１１（ａ）は、第２樹脂基板層微細電極形成工程の一例を示した図である。図１１（ｂ）は、画素電極成膜工程の一例を示した図である。図１１（ｃ）は、画素電極パターニング工程の一例を示した図である。図１１（ｄ）は、レジスト除去工程の一例を示した図である。
【図１２】図８（ｃ）、（ｄ）及び図９（ａ）、（ｂ）の工程を上面から透過的に示した平面図である。図１２（ａ）は、第１樹脂基板層取り出し工程の平面図である。図１２（ｂ）は、第１樹脂基板層ビアホール形成工程〜レジスト除去工程の平面図である。図１２（ｃ）は、配線用ワイヤー設置工程の平面図である。
【図１３】図９（ｃ）の工程を上面から示した平面図である。図１３（ａ）は、微細電極形成工程の前半の導電膜形成工程を示した平面図である。図１３（ｂ）は、微細電極形成工程の後半の導電膜形成工程を示した平面図である。
【図１４】ビアホール形成までの工程を示した図である。図１４（ａ）は、図１２（ａ）と同様の第１樹脂基板層取り出し工程の平面図である。図１４（ｂ）は、ビアホール形成工程の平面図及び断面図である。
【図１５】微細電極と配線用ワイヤーを接続する一連の工程を示した平面図である。図１５（ａ）は、導電膜形成工程を示した図である。図１５（ｂ）は、微細電極形成工程の平面図及び断面図である。図１５（ｃ）は、配線用ワイヤー設置工程を示した平面図及び断面図である。
【図１６】本発明の実施形態５に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。
【図１７】本発明の実施形態６に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２１】
〔実施形態１〕
図１は、本発明の実施形態１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。図１（ａ）は、実施例１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の断面図であり、図１（ｂ）は、実施例１に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の平面図である。
【００２２】
なお、薄膜トランジスタアレイ基板は、フレキシブル表示素子の表示素子を含まない駆動側の基板を意味するので、以下の説明において、薄膜トランジスタアレイ基板のことを、フレキシブル表示素子のバックプレーンと呼んでもよいこととする。
【００２３】
図１（ａ）、（ｂ）において、実施例１に係る薄膜トランジスタ２００及び薄膜トランジスタアレイ基板は、第１のワイヤー１０と、導電性材料２０と、絶縁膜３０と、薄膜半導体４０と、樹脂基板層６０と、第１の微細電極７０と、第２の微細電極８０と、第２のワイヤー９０と、導電性材料１００と、画素電極１２０とを備える。また、第１のワイヤー１０と、導電性材料２０と、絶縁膜３０と、薄膜半導体４０とで、ゲート・チャネル一体形成部５０を構成する。また、第２のワイヤー９０と導電性材料１００とで配線用ワイヤー１１０を構成する。
【００２４】
図１（ａ）において、第１のワイヤー１０の周囲を導電性材料２０が被覆しており、導電性材料２０の周囲を絶縁膜３０が被覆している。導電性材料２０は、薄膜トランジスタ２００のゲートの機能を有し、絶縁膜３０はゲート絶縁膜の機能を有する。導電性材料２０の直上の位置の絶縁膜３０の表面上には、薄膜半導体４０が形成されている。薄膜半導体４０は、薄膜トランジスタ２００のチャネルの機能を果たす。第１のワイヤー１０、導電性材料２０、絶縁膜３０及び薄膜半導体４０は、一体的に構成されており、樹脂基板層６０の表面上に設けられている。薄膜半導体４０の両側には、第１の微細電極７０と第２の微細電極８０が各々の側に、薄膜半導体４０の両端部を覆うように形成されており、薄膜半導体４０と電気的に接続されている。第１の微細電極７０及び第２の微細電極８０は、ソース電極又はドレイン電極の役割を果たす。第１の微細電極７０の外側の樹脂基板層６０の表面上には、画素電極１２０が形成され、第１の微細電極７０は画素電極１２０の端部を覆うように形成されて両者は電気的に接続されている。樹脂基板層６０の内部には、第２のワイヤー９０が、第１のワイヤー１０と直交する方向に延在して配置され、第２のワイヤー９０の周囲を導電性材料１００が被覆しており、配線用ワイヤー１１０を構成している。導電性材料１００には、ビアホール８０ａを通して第２の微細電極８０が接続されている。また、薄膜トランジスタ２００は、図１（ａ）において２個形成されている。
【００２５】
図１（ｂ）において、樹脂基板層６０の表面上で、第１のワイヤー１０、導電性材料２０、絶縁膜３０が縦方向に延在している。薄膜半導体４０は、絶縁膜３０上でパターニングされて島状に２個形成されている。第１のワイヤー１０、導電性材料２０、絶縁膜３０及び薄膜半導体４０でゲート・チャネル一体形成部５０が構成されるが、ゲート・チャネル一体形成部５０は、２本平行に配置され、その間に画素電極１２０が形成されている。第１の微細電極７０は、薄膜半導体４０と画素電極１２０を接続するように横方向に形成されている。また、画素電極１２０、第１及び第２の微細電極７０、８０及び薄膜半導体４０を横方向に貫くように樹脂基板層６０の内部に配線用ワイヤー１１０が配置され、第２の微細電極８０との接続が図られている（図１（ａ）参照）。
【００２６】
実施形態１に係る薄膜トランジスタ２００は、かかる構成を有するが、ゲート・チャネル一体形成部５０が一体となって構成され、樹脂基板層６０の所定の位置に置くように配置することができるので、位置合わせが極めて容易であり、配線形成を容易に行うことができる。
【００２７】
次に、個々の構成要素の機能について説明する。
【００２８】
第１のワイヤー１０は、ゲート・チャネル一体形成部５０の基材となる役割を果たす部材である。実施形態１に係る薄膜トランジスタ２００においては、第１のワイヤー１０を中心に配置し、その周囲に導電性材料２０、絶縁膜３０及び薄膜半導体４０を形成してゲート・チャネル一体形成部５０を構成するので、樹脂基板層６０と別体としてゲート及びチャネルを構成することができる。樹脂基板層６０は、プラスティック等の樹脂で構成され、熱に弱く、変形し易い性質を有する。一方、絶縁膜３０や薄膜半導体４０は、形成のために十分な加熱が必要であり、樹脂基板層６０に直接形成すると、樹脂基板層６０の耐熱性の問題から、十分な加熱を行うことができない。
【００２９】
そこで、本実施形態においては、ゲート・チャネル一体形成部５０を樹脂基板層６０とは別体として構成し、十分な加熱加工が可能な構成となっている。その際、ゲートとチャネルを形成する基材が必要となるが、第１のワイヤー１０は、そのような基材の役割を果たしている。
【００３０】
第１のワイヤー１０は、種々の材料から構成されてよいが、例えば、絶縁体等の非導電性材料から構成されてもよい。第１のワイヤー１０の周囲は、導電性材料２０で被覆されるので、導電性材料である必要は無く、所望の材料を用いることができる。例えば、第１のワイヤー１０には、絶縁性ワイヤーを用いるようにしてもよい。また、第１のワイヤー１０は、例えば、ニッケルや鉄等、種々の金属から成るピアノ線等のように、配線材料に比べて導電性が低い材料が用いられてもよい。なお、ピアノ線等のように、導電性が高くない材料を用いる場合であっても、導電性材料２０は、金や銅、アルミニウム等の配線金属レベルの高い導電性を有することが必要とされるため、絶縁性ワイヤーを用いる場合と同様に、導電性材料２０による被覆はやはり行うことになる。
【００３１】
第１のワイヤー１０は、被覆する周囲の導電性膜よりも熱膨張率の低い材料を用いることが好ましい。例えば、ディスプレイ用の配線には比較的導電性が高く安価な銅やアルミニウムなどが用いられるが、第１のワイヤー１０自体をそれらの金属材料で構成するよりも、例えば、ピアノ線又はピアノ線より線膨張率が低いワイヤーを第１のワイヤー１０として用意し、第１のワイヤー１０の周囲をそれらの金属材料で被膜した構成とすることにより、低い線膨張率と高い導電性を両立させることができる。これにより、回路抵抗が低く、熱による性能劣化が低い信頼性の高い素子の作製が可能となる。
【００３２】
更に金属を用いた導電性ワイヤーの場合、作製プロセスによっては、金属表面の酸化や薬品による劣化などが大きな課題となる。しかしながら、実施形態１に係る薄膜トランジスタ２００においては、第１のワイヤー１０と導電性膜２０の二層構造にすることにより、作製プロセスに応じて、例えば表面に形成する導電材料に耐薬品性に優れた材料などを自由に選択できるため、それらの問題にも十分対処することが可能である。
【００３３】
このように、実施形態１に係る薄膜トランジスタ２００は、第１のワイヤー１０と導電成膜２０の二重構造を採用することにより、第１のワイヤー１０と導電性材料２０の双方について、用途や製造プロセスに応じた幅広い材料選択が可能な構成となっている。
【００３４】
導電性材料２０は、ゲート電極としての役割を果たす。導電性材料２０は、配線として使用できれば、種々の材料を用いてよいが、例えば、銅、アルミニウム、金、銀といった導電性の高い金属材料を用いてもよい。これらの金属材料は、既に配線用金属材料として用いられている材料であり、導電性材料２０に好適に用いることができる。なお、導電性材料２０は、第１のワイヤー１０の全周を被覆して構成されてもよいし、第１のワイヤーを部分的に覆うように構成されてもよい。
【００３５】
上記の第１のワイヤー１０と導電性材料２０の組み合わせとしては、例えば、表面が銅めっきされたピアノ線等が挙げられる。
【００３６】
絶縁膜３０は、ゲート絶縁膜として機能することが可能であれば、種々の絶縁性材料を用いることができる。
【００３７】
薄膜半導体４０は、薄膜トランジスタ２００のチャネルとしての役割を果たす箇所である。図１においては、薄膜半導体４０は、上面に設けられているが、絶縁膜３０を介して導電性材料２０の直上にあれば、種々の位置に設けることができる。
【００３８】
薄膜半導体４０は、有機半導体材料から構成されてもよいし、シリコン又は酸化物からなる無機半導体材料から構成されてもよい。
【００３９】
樹脂基板層６０は、樹脂から構成されたフレキシブルな基板層であり、例えば、プラスティック基板層で構成されてもよい。
【００４０】
第１の微細電極７０及び第２の微細電極８０は、ソース電極又はドレイン電極としての役割を果たす電極である。第１の微細電極７０及び第２の微細電極８０は、導電性材料から構成される。例えば、金属材料から構成されてもよい。図１（ａ）において、第１の微細電極７０は、樹脂基板層６０の表面同士の接続を行えばよいので、樹脂基板層６０の表面上に形成されているが、第２の微細電極８０は、樹脂基板層６０中にある導電性材料１００と接続される必要があるので、樹脂基板層６０の中に形成されたビアホール８０ａに充填されて形成されている。
【００４１】
配線用ワイヤー１１０は、横方向の配線ために設けられ、第２のワイヤー９０の周囲を導電性材料１００が被覆して構成されている。第２のワイヤー９０及び導電性材料１００は、第１のワイヤー１０及び導電性材料２０と同じ材料から構成されてよい。
【００４２】
なお、配線用ワイヤー１１０は、第１のワイヤー１０と異なり、熱膨張係数や線膨張率を低下させることに大きな注意を払う必要は必ずしも無く、配線用金属等を用いた導電性ワイヤーを用いることも可能である。配線用金属又はこれに準ずる導電性を有する材料で構成された導電性ワイヤーを用いた場合、導電性材料２０、１００により必ずしも被膜される必要はない。
【００４３】
画素電極１２０は、画素に電圧を印加するための電極であり、導電膜から構成されてよい。例えば、画素に用いられる表示素子は、用途に応じて種々の素子を用いることができ、液晶素子、有機ＥＬ（Electro-luminescence）素子、無機ＥＬ素子、電子インク又は電子粉流体を用いることができる。本実施例においては、表示素子が液晶素子である例が挙げられている。
【００４４】
実施形態１に係る薄膜トランジスタ２００及び薄膜トランジスタアレイ基板によれば、ゲート・チャネル一体形成部５０を樹脂基板層６０と別体として構成することにより、十分な加熱加工が可能になるとともに、これを樹脂基板層６０の表面上に配置することにより、薄膜トランジスタ２００の位置決め形成を容易に行うことができる。
【００４５】
〔実施形態２〕
図２は、本発明の実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。図２（ａ）は、実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の断面図であり、図２（ｂ）は、実施形態２に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の平面図である。
【００４６】
図２（ａ）において、実施形態２に係る薄膜トランジスタ２０１及び薄膜トランジスタアレイ基板は、第１のワイヤー１１と、導電性材料２１と、絶縁膜３１と、薄膜半導体４１と、樹脂基板層６１と、第１の微細電極７１と、第２の微細電極８１と、第２のワイヤー９１と、導電性材料１０１と、画素電極１２１とを有する。また、第１のワイヤー１１、導電性材料２１、絶縁膜３１及び薄膜半導体４１は、ゲート・チャネル一体形成部５１を構成する。更に、第２のワイヤー９１及び導電性材料１０１は、配線用ワイヤー１１１を構成する。
【００４７】
図２（ａ）において、実施形態２に係る薄膜トランジスタ２０１は、第１のワイヤー１１、導電性材料２１、絶縁膜３１及び薄膜半導体４１から構成されるゲート・チャネル一体形成分５１は、樹脂基板層６１の内部に配置されている点で、実施形態１に係る薄膜トランジスタ２００と異なっている。また、これに対応し、横方向に延在する配線用ワイヤー１１１は、樹脂基板層６１の表面上に形成されている点で、実施形態１と異なっている。画素電極１２１が樹脂基板層６１の表面上に形成されている点は、実施形態１に係る薄膜トランジスタ２００及び薄膜トランジスタアレイ基板と同様である。また、第１の微細電極７１及び第２の微細電極８１は、薄膜半導体４１の両側を覆うように樹脂基板層６１の内部に配置され、上方へと延びている。そして、第１の微細電極７１は、ビアホール７１ａを通して樹脂基板層６１の表面上にある画素電極１２１と接続され、第２の微細電極８１は、やはりビアホール８１ａを通して樹脂基板層６０の表面上にある導電性材料１０１と接続されている。
【００４８】
図２（ｂ）において、樹脂基板層６１の表面上に、画素電極１２１と、第２のワイヤー９１の周囲の一部又は全面が導電性材料１０１で被覆された配線用ワイヤー１１１が２本横方向に延在して配置され、これと直交するようにゲート・チャネル一体形成部５１が縦方向に樹脂基板層６１の内部に形成された状態が示されている。樹脂基板層６１の表面上の２本の配線用ワイヤー１１１は、画素電極１２１を挟むように両端に配置されており、各々が互いに重ならないように配置されている。
【００４９】
なお、個々の構成要素については、実施形態１と同様であるので、各々の構成要素に実施形態１の参照符号に１加えた参照符号を対応して付し、その説明を省略する。
【００５０】
実施形態２に係る薄膜トランジスタ２０１及び薄膜トランジスタアレイ基板においても、ゲート・チャネル一体形成部５１は、樹脂基板層６１と別体にして独立して構成することができるので、単独で十分に加熱して加工を行うことができる。そして、樹脂基板層６１を形成する際に、樹脂基板層６１の内部に埋め込むようにしてゲート・チャネル一体形成部５１を配置することにより、樹脂基板層６１の内部に容易に薄膜トランジスタ２０１を形成することができる。
【００５１】
また、表示素子を備えた画素を設け、これを薄膜トランジスタ２０１で駆動することにより、十分な加熱により優れた特性を有するフレキシブル表示素子を構成することができる。
【００５２】
〔実施形態３〕
図３は、本発明の実施形態３に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した断面図である。
【００５３】
図３において、実施形態３に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板は、第１のワイヤー１２と、導電性材料２２と、絶縁膜３２と、薄膜半導体４２と、樹脂基板層６２と、第１の微細電極７２と、第２の微細電極８２と、第２のワイヤー９２と、導電性材料１０２と、画素電極１２２とを有する。また、第１のワイヤー１２、導電性材料２２、絶縁膜３２及び薄膜半導体４２は、ゲート・チャネル一体形成部５２を構成する。更に、第２のワイヤー９２及び導電性材料１０２は、配線用ワイヤー１１２を構成する。
【００５４】
ゲート・チャネル一体形成部５２の構成は、実施形態１、２に係るゲート・チャネル一体形成部５０、５１と同様であるので、その説明を省略する。
【００５５】
実施形態３に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板においては、ゲート・チャネル一体形成部５２が樹脂基板層６２の内部に形成されており、画素電極１２２が樹脂基板層６２の表面上に形成されている点では、実施形態２に係る薄膜トランジスタ２０１及び薄膜トランジスタアレイ基板と同様であるが、第２のワイヤー９２の周囲の一部又は全面が導電性材料１０２で被覆された配線用ワイヤー１１２が樹脂基板層６２の内部に配置されている点で、実施形態２に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板と異なっている。
【００５６】
このように、ゲート・チャネル一体形成部５２及び配線用ワイヤー１１２を樹脂基板層６２の内部に配置する構成としてもよい。これにより、第１の微細電極７２は上方の画素電極１２２にビアホール７２ａを通して接続され、第２の微細電極８２はビアホール８２ａを通して下方の導電性材料１１２に接続される構成となる。
【００５７】
実施形態３に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板によれば、画素電極１２２のみ樹脂基板層６０の表面に形成されるため、画素面積を広くとることが可能となり、画素の高精細化や、開口率や輝度の向上に有利である。
【００５８】
〔実施形態４〕
図４は、本発明の実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した断面図である。
【００５９】
図４において、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板は、第１のワイヤー１３と、導電性材料２３と、絶縁膜３３と、薄膜半導体４３と、樹脂基板層６３と、第１の微細電極７３と、第２の微細電極８３と、第２のワイヤー９３と、導電性材料１０３と、画素電極１２３とを有する。また、第１のワイヤー１３、導電性材料２３、絶縁膜３３及び薄膜半導体４３は、ゲート・チャネル一体形成部５３を構成する。更に、第２のワイヤー９３と導電性材料１０３とは、配線用ワイヤー１１３を構成する。
【００６０】
ゲート・チャネル一体形成部５３の構成は、実施形態１〜３に係るゲート・チャネル一体形成部５０〜５２と同様であるので、その説明を省略する。
【００６１】
図４において、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板は、ゲート・チャネル一体形成部５３及び第２のワイヤー９３が導電性材料１０３で被覆された配線用ワイヤー１１３が樹脂基板層６３の内部に設けられている点で、実施形態３に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板と同様であるが、配線用ワイヤー１１３がゲート・チャネル一体形成部５３の下方ではなく上方に設けられている点で、実施形態３に係る薄膜トランジスタ２０２及び薄膜トランジスタアレイ基板と異なっている。
【００６２】
このように、配線用ワイヤー１１３は、ゲート・チャネル一体形成部５３より上方の樹脂基板層６３の内部に設けてもよい。なお、画素電極１２３は、実施形態１〜３と同様に、樹脂基板層６３の表面上に形成される。かかる配置構成により、第１の微細電極７３及び第２の微細電極８３の双方ともビアホール７３ａ、８３ａを通して上方に延び、第１の微細電極７３は画素電極１２３、第２の微細電極８３は導電性材料１０３に接続される。
【００６３】
実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板においても、樹脂基板層６３の表面には画素電極１２３しか存在しないので、画素面積を広くとることが可能となり、画素の高精細化や、開口率や輝度の向上に有利な構成となる。
【００６４】
以上、実施形態１〜４に係る薄膜トランジスタ２００〜２０３及び薄膜トランジスタアレイ基板について説明したが、実施形態１〜４の何れにおいても、絶縁膜３０〜３３と薄膜半導体４０〜４３は樹脂基板層６０〜６３と一体化される前に第一のワイヤー１０〜１３上に直接形成され、構成のみ異なるだけで全て同様の機能を持つ。
【００６５】
実施形態１〜４に係る薄膜トランジスタアレイ基板の構成により、薄膜トランジスタ２００〜２０３で駆動するあらゆる表示素子において、例えば液晶、有機ＥＬ、無機ＥＬ、電子インク、電子粉流体などを画素部で駆動することにより、フレキシブル表示素子を構成することが可能となる。その構成は対向電極を含めて既存の素子で用いられているあらゆる構成を適用することが可能である。
【００６６】
なお、実施形態１〜４に係る薄膜トランジスタアレイ基板を用いてフレキシブル表示素子を構成するためには、薄膜トランジスタアレイ基板と対向するようにフレキシブルな樹脂基板を配置し、両基板の間であって、薄膜トランジスタアレイ基板の画素電極１２０〜１２３に対応する位置に各画素を形成すればよい。各画素は、上述のような表示素子を備えてよい。また、薄膜トランジスタアレイ基板の薄膜トランジスタ２００〜２０３を駆動制御する駆動回路を更に備えることにより、フレキシブル表示装置を構成することができる。
【００６７】
ワイヤー１０〜１３、９０〜９３は、細長い金属線や金属線の束、あるいは高分子材料を用いた繊維の束などを用いることができるが、その表面を導電性の高い金属や導電性高分子材料などで被膜することで導電性を得ることが可能となるため、特にワイヤー自体は導電性を示す材料を用いる必要はない。
【００６８】
また、ワイヤー１０〜１３、９０〜９３の断面は円形や楕円形などいかなる形状であっても良く、特に上部に薄膜半導体４０〜４３を形成するためには長方形など上部が平坦な形状であることが望ましい。
【００６９】
ワイヤー１０〜１３、９０〜９３の太さは、画素の精細度によって一般的には５μｍ〜５００μｍ程度の範囲で自由に変えることが可能であるが、パターニングなどの加工処理を容易に行うためには１０〜５０μｍ程度の範囲であることが望ましい。また、図１〜４には示されていないが、画素面積を非常に小さくし、画素電極１２０〜１２３を樹脂基板層６０の表面ではなく、上部が平坦な太いワイヤー１０〜１３を用いて、画素電極１２０〜１２３もワイヤー１０〜１３上に形成する場合には、画素のサイズに応じて５００μｍ以上のワイヤー１０〜１３、９０〜９３を用いても良い。なお、スクリーン型の大型ディスプレイなどに応用する場合には、画素電極をワイヤー上に形成しなくても、５００μｍ以上のワイヤーを用いることが有効である。
【００７０】
ワイヤー１０〜１３、９０〜９３としては、例えばピアノ線に用いられている材料等から構成され、容易に切断されないものが望ましい。ワイヤー１０〜１３、９０〜９３の材料としては、有機・無機あるいはそのハイブリッド構造のいかなる材料を用いても構わないが、熱伸縮が起こりにくい材質を適用することが好ましい。また導電性ワイヤーを絶縁膜で被膜したものであっても良い。
【００７１】
ワイヤー１０〜１３、９０〜９３上に形成される導電性材料２０〜２３、１００〜１０３は、ワイヤー１０〜１３、９０〜９３の全面を覆うことにより高い導電性を確保することが可能であるが、薄膜半導体４０〜４３が真上に存在する部分を覆っていればよく、必ずしも全面を覆う必要は無い。導電性材料２０〜２３、１００〜１０３がワイヤー１０〜１３、９０〜９３の一部のみを覆う構成の場合には、ワイヤー１０〜１３、９０〜９３の材質は、高分子材料や導電性の低い金属などを適用することが好ましい。
【００７２】
例えば、ワイヤー１０〜１３、９０〜９３に高分子樹脂等の絶縁性の高い材料を用いた場合には、導電性材料２０〜２３、１００〜１０３を形成することで所望の位置のみ導電性を付与することが可能となり、導電性を付与したワイヤー１０〜１３、９０〜９３の交差部による容量を低減させたり、隣接したＴＦＴ（Thin Film Transistor、薄膜トランジスタ）同士を電気的に絶縁させたりするなど、薄膜半導体４０〜４３の設計の自由度を高めることが可能となる。
【００７３】
更に、ワイヤー材料はワイヤー１０〜１３、９０〜９３毎に異なる材料を用いても良く、形状もワイヤー１０〜１３、９０〜９３毎に異なっていても良いが、デバイスの作製プロセスにおいて熱変形などを抑制するためには、可能な限り同じ材料であることが好ましい。
【００７４】
但し、上方に薄膜半導体４０〜４３や電極７０〜７３、８０〜８３を形成しないワイヤーに関しては、ワイヤーの交差部における容量が問題にならない場合においては、ワイヤーそのものを導電性の高い材料で構成することで、その周囲の導電性材料２０〜２３、１００〜１０３を必ずしも形成する必要はない。
【００７５】
ワイヤー上に形成される導電性材料２０〜２３、１００〜１０３や、導電性の高い材料で構成される場合のワイヤー１０〜１３、９０〜９３の材料としては、例えば金、銀、銅、亜鉛、アルミニウム、イリジウム、カルシウム、ニッケル、ベリリウム、マグネシウム、モリブデン、ロジウム、チタン、タンタル、白金、クロム、タングステン、鉄、スズなどの金属やそれらの合金（例えばニクロム、コンスタンタン、黄銅など）や、ＩＴＯ、ＺｎＯ、ＩＧＺＯ等の酸化物、ポリエチレンジオキシチオフェンなどの導電性高分子材料、カーボンナノチューブやフラーレン、グラフェンなど炭素で構成される材料や、これらの複合材料等が考えられるが、ここに記載された材料に限定されるものではなく、種々の材料を適用することが可能である。
【００７６】
ワイヤー１０〜１３上に形成される絶縁膜３０〜３３は、ディッピングやスプレーコーティング、バーコーティング、ダイコーティング、フレキソ印刷、インクジェット、スパッタ、ＣＶＤ、真空蒸着、スピンコート法など、あらゆる塗布技術や印刷手法、成膜技術を用いて形成することが可能であるが、ワイヤー１０〜１３上に被膜された導電性材料２０〜２３が金属の場合、その金属の陽極酸化により形成することもできる。また必要に応じて絶縁膜３０〜３３の形成過程で加熱処理をしても良い。
【００７７】
絶縁膜３０〜３３の材料としては、例えば、ＳｉＯ２、ＳｉＮ、Ｔａ２Ｏ５、Ａｌ２Ｏ３などの無機材料を用いることが可能である。有機材料としては、光照射をはじめ、熱硬化または反応硬化により形成される、メタクリル樹脂、アクリル樹脂、ウレタン樹脂、ポリ塩化ビニル、酢酸ビニル、フェノール樹脂、エポキシ樹脂、セルロース樹脂、ポリエチレン、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリプロピレン、メラミン樹脂、ポリエステル、ポリビニルブチラール、ポリビニルカルバゾール、ポリビニールアセテート、ポリカーボネート、ポリスチレン、ポリスルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミド、アセチルセルロース、シリコーン樹脂、フッ素樹脂、またはこれらの共重合体や変性体などを用いることができる。また、これら以外の高分子樹脂を適用することも可能であり、絶縁性を有するあらゆる材料を適用することができる。
【００７８】
絶縁膜３０〜３３の厚さは、材料の誘電率や絶縁性等を鑑みて自由に設定することが可能であるが、低電圧駆動を実現するためにも２０〜３００ｎｍ程度の範囲で制御することが好ましい。また、絶縁膜３０〜３３は、ワイヤー１０〜１３、９０〜９３を完全に被覆する必要はないが、少なくとも薄膜半導体４０〜４３及び微細電極７０〜７３、８０〜８３が形成される部分は、十分な絶縁性が確保されることが重要である。
【００７９】
薄膜半導体４０〜４３の材料としては、シリコン半導体（ｐｏｌｙ−Ｓｉやａ−Ｓｉなど）やＧａＡｓ、酸化物半導体（ＩｎＧａＺｎＯ、ＺｎＯ、ＧａＺｎＯ、ＺｎＯ、ＩｎＯ）などの無機半導体材料や、ペンタセンやアントラセンなどの有機半導体など、あらゆる半導体材料を用いることができ、その形成過程において高温での加熱処理を行っても良い。
例えば、ＩｎＧａＺｎＯを用いた場合には、高い移動度やＯｎ−Ｏｆｆ比を確保するためには、３００℃程度の熱アニールを行うことが望ましいが、樹脂基板６０〜６３と一体化する前に熱アニールを行うことで、樹脂基板６０〜６３の変形を防止することが可能となる。また半導体を加熱する際に、簡易な手法としてはヒーターやオーブンなどで加熱する方法が挙げられるが、紫外線やエキシマレーザーなどを照射する手法など、あらゆる加熱手法を適用することが可能である。
【００８０】
なお、耐熱性の低いプラスティック基板を用いた場合は熱伸縮の影響が大きく、絶縁膜３０〜３３や薄膜半導体４０〜４３を形成する際に、プラスティック材料によっては１００℃以下の加熱でも金属配線のパターンずれが発生し易い。樹脂基板６０〜６３をガラスに張り付けて加熱する方法を用いても、１２０℃程度まで加熱するとパターニング不良が生じることもある。それに対して本手法では、樹脂基板６０〜６３と一体化する前にワイヤー１０〜１３、９０〜９３を直接加熱することができるため、樹脂基板層６０〜６３への直接的なダメージを防ぐことが可能となる。即ち１２０℃以上の加熱処理を施すことができる。
【００８１】
有機半導体材料の成膜方法としては、真空蒸着法やスピンコート法が代表的な手法として挙げられるが、他にもダイコーティング、バーコーティング、シルクスクリーン印刷、樹脂凸版印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット法などを含む印刷技術など、あらゆる塗布・製膜技術を用いて形成することが可能である。
【００８２】
また無機半導体の成膜方法としては、スパッタ法、ＣＶＤ法、真空蒸着法などが代表的であるが、塗布形成が可能な材料を用いる場合には、ディッピングやスプレーコーティング、バーコーティング、ダイコーティング、フレキソ印刷、インクジェット、スピンコート法など、あらゆる塗布技術や印刷技術、成膜技術を用いて形成することが可能である。
【００８３】
薄膜半導体４０〜４３上に形成される微細電極（ソース・ドレイン電極）８０〜８３は、必ずしも樹脂材料と一体化する前に形成する必要はないが、予め部分的に形成しておくことも可能となる。
【００８４】
また実施形態１〜４において、薄膜半導体４０〜４３が形成されたワイヤー１０〜１３と、垂直方向に配列された配線ワイヤー１１０〜１１３は、微細電極７０〜７３、８０〜８３によって接続されているが、薄膜半導体４０〜４３上に接触させる構成とすることもできる。その際、金属を介し接触抵抗の大きさを制御したり、導電性の高分子材料を用いて熱圧着したりすることもできる。
【００８５】
なお、微細電極７０〜７３、８０〜８３によりゲート・チャネル一体形成部５０〜５３、配線用ワイヤー１１０〜１１３や画素電極１２０〜１２３と接続する際には、樹脂基板層６０〜６３上でパターニングすることが必要となるが、レジストの硬化温度程度の加熱処理に留まり、かつパターニング回数も大幅に低減できるため、プラスティック基板上に積層・パターニングで形成する従来技術に比べてアライメントずれによるパターン不良を抑制することができる。
【００８６】
また、第二のワイヤー９０〜９３の代わりに金属や有機導電性高分子などを樹脂基板層６０上にパターン形成するデバイス構成とする場合についても、従来法に比べて絶縁膜３０〜３３や薄膜半導体４０〜４３を予め形成しておくため、プラスティック基板上でのパターニングの回数が大幅に低減され、かつ半導体や絶縁膜の高温処理を必要としないことから、アライメントずれによるパターン不良を大幅に抑制できる。
【００８７】
樹脂基板層６０〜６３の材料としては、光照射をはじめ、熱硬化または反応硬化により形成される、メタクリル樹脂、アクリル樹脂、ウレタン樹脂、ポリ塩化ビニル、酢酸ビニル、フェノール樹脂、エポキシ樹脂、セルロース樹脂、ポリエチレン、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリプロピレン、メラミン樹脂、ポリエステル、ポリビニルブチラール、ポリビニルカルバゾール、ポリビニールアセテート、ポリカーボネート、ポリスチレン、ポリスルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミド、アセチルセルロース、シリコーン樹脂、フッ素樹脂、またはこれらの共重合体や変性体などが挙げられるが、これらの材料に限られるものではない。
【００８８】
次に、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板について、ゲート・チャネル一体形成部５３を樹脂基板層６３と一体化形成する手法について説明する。なお、以下、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイを例に挙げて説明するが、かかる手法は、実施形態１〜４に共通して用いることができる。
【００８９】
図５は、ゲート・チャネル一体形成部５３を樹脂基板層６３内に配置するための一方式を示したものである。
【００９０】
図５（ａ）は、複数のゲート・チャネル一体形成部５３を平行に配列し、両端を固定治具１４０により固定した状態を示した図である。なお、図５（ａ）においては省略されているが、ゲート・チャネル一体形成部５３及び固定治具１４０は、流動体を保持できる容器内に設置されている。このとき、ワイヤー５３には、適度に張力をかけておくことが望ましい。
【００９１】
図５（ｂ）は、樹脂材料６３ａを流し込んだ状態を示した図である。図５（ｂ）に示すように、ゲート・チャネル一体形成部５３を平行に配列した状態で樹脂材料６３ａを流し込んで供給し、ゲート・チャネル一体形成部５３を樹脂材料６３ａに浸漬させる。なお、樹脂材料６３ａは、硬化前は液体等の流動体状であり、加熱や紫外線の照射で硬化する性質を有する樹脂材料６３ａを用いる。
【００９２】
樹脂材料６３ａを供給する際、樹脂基板６０の厚みを制御するため、ゲート・チャネル一体形成部５３の列を密閉容器に入れた状態で樹脂材料６３ａを流し込むことが望ましい。その際、密閉容器を真空にすることにより、樹脂内部への気泡の混入を抑制することが可能となる。
【００９３】
図５（ｃ）は、樹脂基板層６３を形成した状態を示した図である。図５（ｃ）に示すように、供給された樹脂材料６３ａを加熱や紫外線照射等で硬化し、樹脂基板層６３を形成する。樹脂基板層６３の形成により、ゲート・チャネル一体形成部５３が樹脂基板層６３内に埋め込まれた状態となる。
【００９４】
なお、図５においては、ゲート・チャネル一体形成部５３の列の上から樹脂を流し込む一例を示したが、例えば、ゲート・チャネル一体形成部５３の列を金型の中に入れ、樹脂材料６３ａを注入する方法を用いても良い。金型としては、樹脂材料６３ａの注入口を設けた箱状の容器など、一般的に用いられているあらゆる手法を適用することができる。
【００９５】
樹脂材料６３ａを流し込む際に、例えばダイコーティングやバーコーティング、スクリーン印刷、グラビア印刷、オフセット印刷、樹脂凸版印刷、インクジェット法、フレキソ印刷法、スピンコート法などを用いて膜厚を制御する手法を用いることができるが、これらに限定されるものではなく、あらゆるコーティング技術を適用することができる。また樹脂材料を流し込んだ後、スピンコートにより膜厚を制御する手法を用いることも可能である。
【００９６】
樹脂材料６３ａを硬化させる手法としては、熱硬化法、紫外線や可視光を用いた光硬化法、反応硬化法などを用いることができるが、樹脂材料６３ａに応じて最適な方法を用いることが重要である。
【００９７】
例えば、紫外線硬化性樹脂を用いた場合には、容器内で形成する際にもガラスや石英など紫外線を透過する容器を用いる必要がある。また熱硬化を行う際には、ヒーターを容器として用いたり、熱伝導性の良い容器を適用したりすることにより、的確に樹脂材料６３ａを硬化させることができる。
【００９８】
図６は、樹脂基板層６３の上部にゲート・チャネル一体形成部５３を配置するための一方式を示した図である。
【００９９】
図６（ａ）は、ゲート・チャネル一体形成部５３を樹脂材料６３ａ上に配置する状態を示した図である。図６（ａ）に示すように、両端を固定治具１４０で固定されたゲート・チャネル一体形成部５３を、硬化前あるいは完全には硬化していない樹脂材料６３ａの上部に配置する。樹脂材料６３ａは、ある程度の硬度を有する完全には硬化していない状態であれば、そのままゲート・チャネル一体形成部５３を上に載置することができる。
【０１００】
図６（ｂ）は、樹脂材料６３ａを完全に硬化させた状態を示した図である。図６（ｂ）に示すように、樹脂材料６３ａを硬化させて樹脂基板層６３を形成することにより、樹脂基板層６３とゲート・チャネル一体形成部５３を一体化する。このとき、上部にローラーなどを用いて適度に圧力をかける手法、あるいは固定治具１４０に圧力をかける手法により、ゲート・チャネル一体形成部５３の一部分を基板内に押し込むことが可能となる。なお、ゲート・チャネル一体形成部５３にさらに強い圧力をかけると、ゲート・チャネル一体形成部５３を基板層内に埋め込むことも可能となる。
【０１０１】
また、図６は、完全に硬化していない樹脂材料６３ａの上部に配置する手法を示したものであるが、別の手法としては、柔軟な基板上に薄い樹脂を塗布し、図６の手法と同様に樹脂を硬化させることで、ゲート・チャネル一体形成部５３と一体化させることも可能である。
【０１０２】
また、図６に示した基板上部に設置する手法で一体化した後、さらに樹脂材料６３ａを上部に塗布して硬化させることで、ゲート・チャネル一体形成部５３を樹脂基板層６０に埋め込むことが可能となる。このとき、埋め込むための二層目の樹脂材料６３ａは、必ずしも一層目の樹脂材料６３ａと同じ材料を用いる必要はない。また、二層目を形成する際には、図５を用いて説明した一層目の形成に用いられる全ての手法を適用することができる。
【０１０３】
なお、上述の例では、樹脂材料６３ａを一層目と二層目で二種類適用する手法を説明したが、各層に必要に応じて複数の樹脂材料６３ａを積層しても良い。また各樹脂層６３ａの間にバリア性を高める効果などを付加するため、ＳｉＯ２やＳｉＮなどの無機膜を積層することも可能である。この場合、ゲート・チャネル一体形成部５３を配置する部分の樹脂材料６３ａのみが完全に硬化していなければ一体化できるため、下の層の樹脂材料６３ａは完全に硬化していても構わない。但し、上部の樹脂材料６３ａを硬化させる際に熱などにより伸縮がなるべく生じないように、樹脂材料６３ａを的確に選択することが重要である。
【０１０４】
互いに垂直なゲート・チャネル一体形成部５３とワイヤー９３を上下に配置するためには、図５と図６で説明した一段のゲート・チャネル一体形成部５３を配置する手法の全ての組み合わせを適用することで実現されるが、最も簡便な方法としては、ゲート・チャネル一体形成部５３とワイヤー９３の列を所望の距離で上下に配置し、樹脂を流し込むことにより形成する手法が挙げられる。このとき、上下の高さを制御するため、図５と図６で示した固定冶具１４０を用いてゲート・チャネル一体形成部５３及びワイヤー９３には適度に張力をかけておくことが望ましい。なお、固定冶具１４０は上段のワイヤー９３と下段のゲート・チャネル一体形成部５３で個別に用いても良いが、上下の厚みを的確に制御するためには一つの固定冶具で固定することが望ましい。
【０１０５】
また、完全に硬化してない樹脂材料６３ａの内部に上段のワイヤー９３と下段のゲート・チャネル一体形成部５３を押し込んだあと、樹脂材料６３ａを硬化させて一体化する手法を用いることができる。この場合も、固定冶具１４０は上段と下段で個別に用いても、一つの固定冶具で固定するどちらの手法を用いても良い。
【０１０６】
その他、二段階に埋め込む手法も効果的である。本手法では、まず下段のゲート・チャネル一体形成部５３を図５又は図６で説明した何れかの方法にて樹脂基板層６３内に埋め込む。次に、上段の配線用ワイヤー１１３を樹脂基板層６３の上部に設置し、必要に応じてその前後にフォトリソグラフィー法などによりビアホール７３ａ、８３ａを形成し、薄膜半導体４３と配線用ワイヤー１１３を微細配線８３により接続する。更に、図５で説明した手法により、上段の配線用ワイヤー１１３を樹脂基板層６３内に埋め込むことにより、上下段のワイヤー９３及びゲート・チャネル一体形成部５３を樹脂基板層６３と一体化させる。
【０１０７】
なお、下段のみ埋め込みを行い、上段を樹脂基板６３上に設置する場合においても、図５と図６で説明した手法を組み合わせることにより一体化することができる。その際、各工程の途中で必要に応じてフォトリソグラフィー法などによりビアホール７３ａ、８３ａの形成や微細配線による接続を行っても良い。
【０１０８】
このように、ゲート・チャネル一体形成部５３及び配線用ワイヤー１１３の樹脂基板層６０の内部への設置は、種々の方法により行うことができる。なお、図５及び図６においては、実施形態４の例を挙げて説明しているが、実施形態１〜３にも同様に適用することができる。
【０１０９】
図７は、補助ワイヤーを用いたゲート・チャネル一体形成部５３の設置方法を説明するための図である。図７において、ゲート・チャネル一体形成部５３に直交して、補助ワイヤー１３０が設置され、ゲート・チャネル一体形成部５３及び補助ワイヤー１３０の両端部が、固定治具１４１により固定されている。
【０１１０】
補助ワイヤー１３０は、非導電性の材料から構成されるワイヤーである。図７に示すように、ゲート・チャネル一体形成部５３を固定する際に、非導電性の補助ワイヤー１３０をゲート・チャネル一体形成部５３と垂直方向に設置して固定冶具１４１により固定すると、埋め込む際に張力の不均一性によるワイヤー１３の面内の歪みなどの影響を低減できるため、より高精度で一体化させることが可能となる。
【０１１１】
ここで、補助ワイヤー１３０は一段である必要はなく、例えば、ゲート・チャネル一体形成部５３の上下に設置しても、ゲート・チャネル一体形成部５３に織り込む形で上下を通しても良い。また、必ずしもゲート・チャネル一体形成部５３と垂直方向に設置しなくても良い。
【０１１２】
なお、図７においては、ゲート・チャネル一体形成部５３に補助ワイヤー１３０を用いた例を挙げて説明したが、配線用ワイヤー１１３にも同様に適用することができる。更に、実施形態１〜３のゲート・チャネル一体形成部５０〜５２、配線用ワイヤー１１０〜１１２にも同様に適用することができる。
【０１１３】
画素電極１２０〜１２３は、ゲート・チャネル一体形成部５０〜５３を樹脂基板層６０〜６３と一体化した後の工程で樹脂基板層６０〜６３上にパターン形成される。パターニング方法としては、フォトリソグラフィー法を用いたエッチングやリフトオフなどが一般的であるが、塗布形成が可能な電極材料を用いた場合には、インクジェットを含む印刷技術などを用いて直接パターニングすることも可能である。
【０１１４】
また、画素電極１２０〜１２３は、ゲート・チャネル一体形成部５０〜５３を樹脂基板層６０〜６３と一体化する前の工程で、ゲート・チャネル一体形成部５０〜５３上の薄膜半導体４０〜４３とは別の領域に直接形成することも可能である。また、画素電極１２０〜１２３のみをゲート・チャネル一体形成部５０〜５３上に予め形成しておいて、図５〜７と同様の方法で、樹脂基板層６０〜６３の上部や内部に設置することも可能である。両手法とも、パターニングプロセスを削減するために有効である。
【０１１５】
ここで、画素電極１２０〜１２３をゲート・チャネル一体形成部５０〜５３とともに樹脂基板層６０〜６３の内部に埋め込んだ場合、その上部にドライエッチングなどで開口部を形成することで樹脂基板層６０〜６３の表面に容易に露出させることができる。
【０１１６】
また、薄膜半導体４０〜４３とゲート・チャネル一体形成部５０〜５３上の微細電極７０〜７３、８０〜８３や透明電極との接続、透明電極の形成時には、フォトリソグラフィー法を用いたエッチングなどによるビアホールの形成やパターニング工程が必要となるため、加熱に伴う樹脂基板層６０〜６３の伸縮が生じる可能性があるが、固定冶具１４０、１４１で十分な張力をかけて配線パターンを高精度で維持させることが可能となる。
【０１１７】
次に、図８〜１１を用いて、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法について説明する。
【０１１８】
図８は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１段階の一連の工程を示した図である。なお、各構成要素には、実施形態４と同様の参照符号を付し、その説明を省略する。
【０１１９】
図８（ａ）は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の樹脂材料供給工程の一例を示した図である。樹脂材料供給工程においては、ワイヤー１３の周囲に導電性材料２３、絶縁膜３３及び薄膜半導体４３が形成されて構成されたゲート・チャネル一体形成部５３が樹脂成形用容器１５０内に配置され、ディスペンサー１６０を用いて樹脂材料６３ａが樹脂形成容器１５０内に流し込まれて供給される。なお、樹脂材料６３ａの供給量は、ゲート・チャネル一体形成部５３を樹脂材料６３ａ中に浸漬できる程度に供給する。
【０１２０】
図８（ｂ）は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１樹脂基板層形成工程の一例を示した図である。第１樹脂基板層形成工程においては、樹脂材料６３ａが硬化され、樹脂基板層６３の第１層目である第１樹脂基板層６３ｂが形成される。
【０１２１】
図８（ｃ）は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１樹脂基板層取り出し工程の一例を示した図である。第１樹脂基板層取り出し工程においては、樹脂成形用容器１５０内に形成された第１樹脂基板層６３ｂが取り出される。
【０１２２】
図８（ｄ）は、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法の第１樹脂基板層ビアホール形成工程の一例を示した図である。第１樹脂基板層ビアホール形成工程においては、第１樹脂基板層６３ｂの表面上にフォトレジスト１７０が形成され、開口部１７１から第１樹脂基板層６３ｂをエッチングし、ビアホール８３ａを形成する。
【０１２３】
図９は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２段階の一連の工程を示した図である。
【０１２４】
図９（ａ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法のレジスト除去工程の一例を示した図である。レジスト除去工程においては、第１樹脂基板層６３ｂの表面からレジスト１７０が除去される。第１樹脂基板層６３ｂの表面には、ゲート・チャネル一体形成部５３の薄膜半導体４３まで到達するビアホール８３ａが形成されている。
【０１２５】
図９（ｂ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の配線用ワイヤー設置工程の一例を示した図である。配線用ワイヤー設置工程においては、ワイヤー９３の周囲に導電性材料１０３が被覆された配線用ワイヤー１１３が第１樹脂基板層６３ｂの表面上に設置される。
【０１２６】
図９（ｃ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の微細電極形成工程の一例を示した図である。微細電極形成工程においては、ソース電極又はドレイン電極となる微細電極８３が、ビアホール８３ａに導電性材料が充填されることにより形成される。これにより、薄膜半導体４３の一端と配線用ワイヤー１１３が接続される。
【０１２７】
図９（ｄ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２樹脂基板層用樹脂材料供給の一例を示した図である。第２樹脂基板層用樹脂材料供給工程においては、第１樹脂基板層６３ｂを再び樹脂成形用容器１５０内に配置し、ディスペンサー１６１を用いて樹脂材料６３ｃを樹脂成形用容器１５０内に流し込み、第１樹脂基板層６３ｂの表面に樹脂材料６３ｃを供給する。
【０１２８】
図１０は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第３段階の一連の工程を示した図である。
【０１２９】
図１０（ａ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２樹脂基板層形成工程の一例を示した図である。第２樹脂基板層形成工程においては、供給された樹脂材料６３ｃが硬化され、２層目となる第２樹脂基板層６３ｄが第１樹脂基板層６３ｂ上に形成される。
【０１３０】
図１０（ｂ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２樹脂基板層取り出し工程の一例を示した図である。第２樹脂基板層取り出し工程においては、形成された第２樹脂基板層６３ｄが樹脂成形用容器１５０から取り出される。
【０１３１】
図１０（ｃ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２樹脂基板層ビアホール形成工程の一例を示した図である。第２樹脂基板層ビアホール形成工程においては、第２樹脂基板層６３ｄの表面上にフォトレジスト１７２が形成され、開口部１７３から第２樹脂基板層６３ｄ及び第１樹脂基板層６３ｂがエッチングされる。第２樹脂基板層６３ｄ及び第１樹脂基板層６３ｂのエッチングされた箇所には、ビアホール７３ａが形成される。
【０１３２】
図１０（ｄ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法のレジスト除去工程の一例を示した図である。レジスト工程においては、第２樹脂基板層６３ｄの表面からレジスト１７２が除去される。第２樹脂基板層６３ｄの表面には、薄膜半導体４３の他端まで到達するビアホール７３ａが形成されている。
【０１３３】
図１１は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の最終段階の一連の工程を示した図である。
【０１３４】
図１１（ａ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の第２樹脂基板層微細電極形成工程の一例を示した図である。第２樹脂基板層微細電極形成工程においては、ビアホール７３ａに導電性材料が充填され、微細電極７３が形成される。
【０１３５】
図１１（ｂ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の画素電極成膜工程の一例を示した図である。画素電極成膜工程においては、画素電極１２３となる導電膜１２３ａが第２樹脂基板層６３ｄの表面に成膜される。成膜方法は、ＣＶＤ法、蒸着法、スパッタ法等、種々の成膜方法を用いることができる。
【０１３６】
図１１（ｃ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法の画素電極パターニング工程の一例を示した図である。画素電極パターニング工程においては、導電膜１２３ａ上にフォトレジスト１７４が形成され、開口部１７５からエッチングが行われ、導電膜１２３ａがパターニングされて分割され、画素電極１２３が形成される。
【０１３７】
図１１（ｄ）は、実施形態４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の製造方法のレジスト除去工程の一例を示した図である。レジスト除去工程においては、画素電極１２３の表面からフォトレジスト１７４が除去される。画素電極１２３は、各画素及び薄膜トランジスタ２０３に対応して形成されている。
【０１３８】
図８〜１１で説明した一連のプロセスにおいて、ソース電極又はドレイン電極としての機能を持つ微細電極７３、８３のパターニングはフォトレジストを用いてウェットエッチング、もしくはドライエッチングなどにより行うことができる。なお、樹脂材料６３ａ、６３ｃを硬化させる手法としては、熱硬化、光硬化、反応硬化など、樹脂材料６３ａ、６３ｃの材料に応じて適切に行うことが可能である。
【０１３９】
次に、図１２及び図１３を用いて、図８（ｃ）、（ｄ）及び図９（ａ）〜（ｃ）で示した工程の上面の状態を説明する。
【０１４０】
図１２は、図８（ｃ）、（ｄ）及び図９（ａ）、（ｂ）の工程を上面から透過的に示した平面図である。図１２（ａ）は、図８（ｃ）で示した第１樹脂基板層取り出し工程の平面図である。図１２（ａ）において、第１樹脂基板層６３ｂの内部にゲート・チャネル一体形成部５３が埋め込まれて設置された状態が示されている。ワイヤー１３、導電性材料２３及び絶縁膜３３は、第１樹脂基板層６３ｂの内部を縦方向に貫通し、薄膜半導体４３は、絶縁膜３３上の一部の領域に島状に形成されている。
【０１４１】
図１２（ｂ）は、図８（ｄ）及び図９（ａ）で示した第１樹脂基板層ビアホール形成工程〜レジスト除去工程の平面図である。図１２（ｂ）において、第１樹脂基板層６３ａに、ビアホール８３ａが形成された状態が示されている。ビアホール８３ａは、導電性材料を充填したときに薄膜半導体４３と接続可能なように、薄膜半導体４３と重なり領域４３ａを有するように形成される。
【０１４２】
図１２（ｃ）は、図９（ｂ）で示した配線用ワイヤー設置工程の平面図である。図１２（ｃ）において、第１樹脂基板層６３ａの表面上に、配線用ワイヤー１１３が設置された状態が示されている。
【０１４３】
図１３は、図９（ｃ）の工程を上面から示した平面図である。図１３（ａ）は、図９（ｃ）で示した微細電極形成工程の前半の導電膜形成工程を示した平面図である。図１３（ａ）において、第１樹脂基板層６３ｂの表面全体に導電膜８３ｂが成膜された状態が示されている。このように、微細電極８３の形成時には、最初は第１樹脂基板層６３ｂの表面全体に導電膜８３ｂが形成される。導電膜８３ｂの形成時に、ビアホール８３ａが導電膜８３ｂで充填され、微細電極８３のビア配線部分が形成される。
【０１４４】
図１３（ｂ）は、図９（ｃ）で示した微細電極形成工程の後半の導電膜形成工程を示した平面図である。図１３（ｂ）において、導電膜８３ｂがパターニングされ、ビアホール８３ａの上部を覆うとともに、配線用ワイヤー１１３に到達するように延在して形成された微細電極８３が示されている。これにより、微細電極８３が配線用ワイヤー１１３に電気的に接続される。このように、的確にパターニングすることにより、微細電極８３と配線用ワイヤー１１３との接続を行うことができる。なお、ここではビアホール８３ａを形成後に配線用ワイヤー１１３を設置しているが、必要に応じてビアホール８３ａ形成前に配線用ワイヤー１１３を設置することもできる。なお、図９（ｂ）及び図９（ｃ）においては、図１３（ａ）の工程が省略されて示されているが、実際には、図１３（ａ）の工程を経て微細電極８３が形成される。
【０１４５】
このように、実施形態４に係る薄膜トランジスタ２０３及び薄膜トランジスタアレイ基板の製造方法によれば、一般に高温の加熱プロセスを伴う絶縁膜３３、薄膜半導体４３の形成工程は、ゲート・チャネル一体形成部５３を先に独立して作製することにより、十分な加熱温度で加熱プロセスを行うことができ、その後は比較的低温のプロセスで樹脂基板層６３の内部にゲート・チャネル一体形成部５３を組み込むことができる。更に基板上でのパターニング回数を大幅に低減することができる。よって、樹脂基板層６３に加熱変形等を大幅に抑制することが可能となり、良好な動作特性を有する大型の薄膜トランジスタアレイ基板を製造することができる。
【０１４６】
次に、図１４及び図１５を用いて、薄膜半導体４３と配線用ワイヤー１１３とを接続する別の手法について説明する。
【０１４７】
図１４は、ビアホール形成までの工程を示した図である。図１４（ａ）は、図１２（ａ）と同様の第１樹脂基板層取り出し工程の平面図である。図１４（ａ）において、第１樹脂基板層６３ｂの内部を貫いて、ゲート・チャネル一体形成部５３が設置されている。薄膜半導体４３は、絶縁膜３３の一部に島状に形成されている。
【０１４８】
図１４（ｂ）は、ビアホール形成工程の平面図及び断面図である。図１４（ｂ）の左側の平面図及び右側の断面図において、第１樹脂基板層６３ａにビアホール８３ａが形成された状態が示されている。図１４（ｂ）の平面図及び断面図に示されるように、ビアホール８３ａは、平面的には薄膜半導体４３と重なり領域４３ａを有し、深さ的には薄膜半導体４３に到達する深さに形成される。なお、ビアホール８３ａは、フォトレジスト等を用いて形成される。
【０１４９】
図１５は、微細電極と配線用ワイヤーを接続する一連の工程を示した平面図である。図１５（ａ）は、導電膜形成工程を示した図である。導電膜形成工程においては、第１樹脂基板層６３ｂの表面全体を覆うように、導電膜８３ｂが形成される。このとき、ビアホール８３ａは、導電膜８３ｂにより充填され、ビア配線が形成される。
【０１５０】
図１５（ｂ）は、微細電極形成工程の平面図及び断面図である。微細電極形成工程においては、図１５（ｂ）の平面図に示されるように、導電膜８３ｂがフォトレジスト等を用いてパターニングされ、ビアホール８３ａよりも少し大きい領域を覆うように微細電極８３が形成される。
【０１５１】
図１５（ｃ）は、配線用ワイヤー設置工程を示した平面図及び断面図である。配線用ワイヤー設置工程においては、微細電極８３の表面上に配線用ワイヤー１１３が設置される。微細電極の上面に配線用ワイヤー１１３が接触することで、両者が接続される。
【０１５２】
ここで、配線用ワイヤー１１３の導電性材料１０３と微細電極８３との接続を的確に行うために、微細電極８３の上面または導電性材料１０３の表面に、導電性樹脂又は導電性微粒子を含んだ樹脂を塗布し、加熱や光硬化などで接着する手法を用いても良い。更に、導電性材料１０３や微細電極８３の材料自体に、上述の特性を有する材料を適用することもできる。また、パターニング後の微細電極８３と配線用ワイヤー１１３が十分に接触していれば、第２樹脂基板層６３ｄ（二層目）を形成する際に導電性を保持したまま両者を十分に固定することができる。
【０１５３】
このように、微細電極８３と配線用ワイヤー１１３の接続が担保されれば、配線用ワイヤー１１３は種々の位置に配置することができ、また、それに応じて、微細電極８３と配線用ワイヤー１１３の接続も種々の方法により行うことができる。
【０１５４】
なお、図１２〜１５においては、実施形態４の微細電極８３と配線用ワイヤー１１３との接続を例に挙げて説明したが、微細電極７３にも同様の方法を適用でき、また、他の実施形態１〜４の微細電極７０〜７２、８０〜８２と配線用ワイヤー１１０〜１１２との接続にも適用することができる。
【０１５５】
〔実施形態５〕
図１６は、本発明の実施形態５に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。実施形態１〜４においては、１画素を１個のトランジスタで駆動する例を示し、例えば既存の液晶を用いた表示素子などに適用することが可能である。しかしながら、有機ＥＬなどでは、基本的に選択用トランジスタと駆動用トランジスタが必要となり、複数個の薄膜トランジスタで駆動する必要がある。実施形態５においては、２個の薄膜トランジスタを各画素に対応させて設けた例について説明する。
【０１５６】
図１６において、実施形態５に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板は、選択用薄膜トランジスタ２０４と、駆動用薄膜トランジスタ２０５とを備える。選択用薄膜トランジスタ２０４は、画素選択用の薄膜トランジスタであり、駆動用薄膜トランジスタ２０５は、画素駆動用の薄膜トランジスタである。
【０１５７】
選択用薄膜トランジスタ２０４は、ワイヤー１４と、ワイヤー１４の全面もしくは一部を被膜する導電性材料２４と、導電性材料２４の周囲を被膜する絶縁膜３４と、絶縁膜３４の上にパターニングされた薄膜半導体４４と、薄膜半導体４４の上部に形成された第１の微細電極７４及び第２の微細電極８４とを有する。ここで、ワイヤー１４、導電性材料２４、絶縁膜３４及び薄膜半導体４４から構成されるゲート・チャネル一体形成部５３は、内部に薄膜半導体４４と垂直方向に配線用ワイヤー１１５が配置された樹脂基板層６４の上部に設置され、かつ一体化されている。
【０１５８】
また、選択用薄膜トランジスタ２０４には、配線用ワイヤー１１４が接続されており、配線用ワイヤー１１４は、ワイヤー９４の周囲を導電性材料１０４が被覆して構成されている。更に、薄膜トランジスタアレイ基板は、画素電極１２４を備えている。かかる構成は、基本的に１個の薄膜トランジスタで駆動する実施形態１〜４に係る薄膜トランジスタアレイ基板と同様である。
【０１５９】
一方、駆動用薄膜トランジスタ２０５は、ワイヤー１５と、導電性材料２５と、絶縁膜３５と、薄膜半導体４５と、第１の微細電極７５と、第２の微細電極８５とを備える。ここで、ワイヤー１５、導電性材料２５、絶縁膜３５及び薄膜半導体４５は、ゲート・チャネル一体形成部５５を構成する。
【０１６０】
また、駆動用薄膜トランジスタ２０５の第２の微細電極８５は、ワイヤー９５の周囲が導電性材料１０６で被覆された配線用ワイヤー１１５に接続されている。更に、第１の微細電極７５は、画素電極１２４に接続されており、薄膜トランジスタアレイ基板を構成している。
【０１６１】
ここで、駆動用薄膜トランジスタ２０５は、備える構成要素自体は第１の薄膜トランジスタ２０４と同様であるが、ワイヤー１５の全周が導電性材料２５に被覆されているのではなく、ワイヤー１５の表面上の一部の領域に導電性材料２５が島状に形成され、ワイヤー１５の一部を覆っているに過ぎない点で、選択用薄膜トランジスタ２０４と異なっている。また、島状の導電性材料２５の構成に伴い、絶縁膜３５も導電性材料２５を覆うように島状に設けられ、薄膜半導体４５も、絶縁膜３５の上に島状に形成されている点で、選択用薄膜トランジスタ２０４と異なっている。なお、図１６においては、導電性材料２５をワイヤー１５の上面の一部に形成する構成としたことに伴い、ワイヤー１５の上面の面積がワイヤー１４よりも数倍広い幅に構成されているが、ＴＦＴの特性に応じて自由に設定することが可能である。
【０１６２】
このように、本実施形態に係る駆動用薄膜トランジスタ２０５は、ワイヤー１５の全周を導電性材料２５及び絶縁膜３５で覆うではなく、ワイヤー１５の一部を導電性材料２５及び絶縁材料３５で覆い、絶縁膜３５上に薄膜半導体４５を形成するように構成してもよい。この場合であっても、導電性材料２５からなるゲートをゲート酸化膜である絶縁膜３５が絶縁し、絶縁膜３５上に配置された薄膜半導体４５がチャネルとして機能する、というトランジスタの基本的構成を有しているので、薄膜トランジスタ２０５はトランジスタ機能を果たすことができる。
【０１６３】
画素選択用トランジスタと、画素駆動用トランジスタの２個のトランジスタを備えた画素回路においては、画素選択用トランジスタの出力端子が、画素駆動用トランジスタのゲートに接続される構成をとる必要がある。よって、画素駆動用トランジスタのゲートは、外部から接続可能なように、総てが被覆されていないことが好ましい。よって、実施形態５に係る駆動用薄膜トランジスタ２０５においては、ゲートとして機能する導電性材料２５の周囲総てを被覆しない構成とするため、十分な面積を有するワイヤー１５の表面に、ワイヤー１５の一部を覆うよう島状の形状とし、やはり島状の絶縁膜３５から容易に露出可能な構成としている。これにより、選択用薄膜トランジスタ２０４の第１の微細電極７４と導電性材料２５との接続を容易にし、薄膜トランジスタアレイ基板の全体の構成を簡素化することができる。
【０１６４】
なお、駆動用薄膜トランジスタ２０５においても、ゲート・チャネル一体形成部５５は独立して加熱プロセスを経て形成される。つまり、導電性材料２５、絶縁膜３５及び薄膜半導体４５は、フレキシブルな樹脂基板層６４と一体化される作製プロセスの前に、ワイヤー１５の上部に予め形成される。これらの各層の形成方法は、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手法が一般的であるが、印刷技術などを用いて直接パターニングを行っても良い。
【０１６５】
また、実施形態５に係る薄膜トランジスタ２０４、２０５及び薄膜トランジスタアレイ基板は、図１に示した実施形態１に係る薄膜トランジスタ２００及び薄膜トランジスタアレイ基板に対応しており、薄膜半導体４４、４５を形成したワイヤー１４、１５が樹脂基板層６４の上部に設置され、かつ配線用ワイヤー１１４、１１５を樹脂基板層６４の内部に形成した方式であるが、図２〜４に示した実施形態２〜４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板と対応させて、各々のワイヤーを上下のどの位置に設置しても、基本的に同じ効果を得ることができる。
【０１６６】
なお、ワイヤー１４、１５の太さは画素の精細度によって一般的には５μｍ〜５００μｍ程度の範囲で自由に変えることが可能であるが、パターニングなどの加工処理を容易に行うためには１０〜５０μｍ程度の範囲であることが望ましい。また画素電極１２４もワイヤー７４上に形成する場合、画素のサイズに応じて５００μｍ以上のワイヤーを用いても良い。なお、大型のスクリーン型ディスプレイなどに応用する場合、ワイヤーに画素電極を形成しない場合においても５００μｍ以上のワイヤーを用いることが有効である。
【０１６７】
また、実施形態１〜４に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板においては、２本のワイヤー１０〜１３、９０〜９３を上下の２段に配置したが、本実施形態に係る薄膜トランジスタ２０４、２０５及び薄膜トランジスタアレイ基板においては、ワイヤー１４、１５、１１４、１１５の種類に応じて何段に設置しても良く、その組み合わせは自由に設定することが可能である。またゲート・チャネル一体形成部５４、５５及び配線用ワイヤー１１４、１１５を樹脂基板層６４と一体化する手法に関しては、図５〜図７で説明したあらゆる手法を適用することが可能である。
【０１６８】
図１６においては、ワイヤー１５上に薄膜半導体４５のみ形成してあるが、画素電極１２４も薄膜半導体４５とは別の部分に予め形成しておけば、画素のパターニングによる樹脂基板層６４の変形などを抑制することができる。
【０１６９】
また、同じワイヤー１４、１５上に形成される薄膜半導体４４、４５は１画素につき１個である必要はなく、複数の種類かつ異なる形状の薄膜半導体４４、４５により画素を駆動することが可能である。例えば、ワイヤー上の絶縁膜上に選択用トランジスタの機能を有する薄膜半導体が形成され、さらに別の範囲の絶縁膜上に電極と絶縁膜を積層し、その上部に駆動用トランジスタの機能を示す薄膜半導体が形成されても良い。
【０１７０】
実施形態５に係る薄膜トランジスタ２０４、２０５及び薄膜トランジスタアレイ基板によれば、１画素に対応して画素選択用トランジスタと画素駆動用トランジスタの２個の薄膜トランジスタ２０４、２０５を設けることができ、有機ＥＬ等の画素駆動に２個のトランジスタを必要とするフレキシブル表示素子に適用することができる。
【０１７１】
〔実施形態６〕
図１７は、本発明の実施形態６に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板の一例を示した図である。実施形態６においては、１つのワイヤー上に２個の薄膜トランジスタを形成した例を示す。
【０１７２】
図１７において、実施形態６に係る薄膜トランジスタ２０６、２０７及び薄膜トランジスタアレイ基板は、選択用薄膜トランジスタ２０６と、駆動用薄膜トランジスタ２０７とを有する。
【０１７３】
選択用薄膜トランジスタ２０６は、ワイヤー１６と、導電性材料２６と、絶縁膜３６と、薄膜半導体４６と、第１の微細電極７６と、第２の微細電極８６とを備える。ここで、ワイヤー１６、導電性材料２６、絶縁膜３６及び薄膜半導体４６は、ゲート・チャネル一体形成部５６を構成する。
【０１７４】
駆動用薄膜トランジスタ２０７は、ワイヤー１６と、導電性材料２７と、絶縁膜３７と、薄膜半導体４７と、第１の微細電極７７と、第２の微細電極８７とを備える。ここで、ワイヤー１６、導電性材料２７、絶縁膜３７及び薄膜半導体４７は、ゲート・チャネル一体形成部５７を構成する。
【０１７５】
また、選択用薄膜トランジスタ２０６の第２の微細電極８６は配線用ワイヤー１１６に接続され、第１の微細電極７６は駆動用薄膜トランジスタ２０７の導電性材料２７に接続されている。ここで、配線用ワイヤー１１６は、ワイヤー９６の周囲に導電性材料１０６が被覆されて構成されている。
【０１７６】
同様に、駆動用薄膜トランジスタ２０７の第２の微細電極８７は配線用ワイヤー１１７に接続され、第１の微細電極７７は画素電極１２６に接続されている。なお、配線用ワイヤー１１７は、ワイヤー９７の周囲に導電性材料１０７が被覆されて構成されている。
【０１７７】
実施形態６に係る薄膜トランジスタ２０６、２０７及び薄膜トランジスタ基板においては、１つの幅が広い共通のワイヤー１６の表面上の一部に、ライン状に形成された導電性材料２６と絶縁膜３６が積層され、その上に選択用トランジスタとして機能する薄膜半導体４６が形成されている。また、ワイヤー１６の別の領域に、島状に導電性材料２７と絶縁膜３７を積層し、その上に駆動用トランジスタとして機能する薄膜半導体４７が形成されている。このように、１つのワイヤー１６上に、２つの薄膜トランジスタ２０６、２０７を形成するようにしてもよい。非導電性の材料からなり、２つの導電性材料２６、２７が配置可能な十分な幅のワイヤー１６を用いることにより、選択用薄膜トランジスタ２０６と駆動用薄膜トランジスタ２０７を２列に並べて配置形成することができる。
【０１７８】
実施形態６に係る薄膜トランジスタ２０６、２０７においては、ゲート・チャネル一体形成部５６、５７同士が更に一体形成された構成となる。ゲート・チャネル一体形成部５６、５７は、実施形態１〜５と同様に、樹脂基板層６６とは別個に独立して形成可能であり、樹脂基板層６６の形成後に表面上に設置することができる。よって、ゲート・チャネル一体形成部５６、５７は加熱プロセスで十分に加熱加工した後、樹脂基板層６６と一体化することができ、樹脂基板層６６の変形を防止することができる。
【０１７９】
なお、図１７では、画素電極１２６は樹脂基板６６上に形成された構成が示されているが、画素電極１２６を同じワイヤー１６上に形成しても良い。
【０１８０】
また、実施形態１〜６に係る薄膜トランジスタ２００〜２０７及び薄膜トランジスタアレイ基板において、ワイヤー１０〜１６、１１０〜１１７は１本である必要はなく、例えば複数本のワイヤーを束ねて１組のワイヤーとして扱うことができる。その際、異なる材質・形状のワイヤーを組み合わせることも可能である。
【０１８１】
また、上述の複数のワイヤーを束ねる方法としては、熱硬化性樹脂や光硬化性樹脂などで固める方法や、各々のワイヤーを互いに巻きつける方法などを用いることができる。熱硬化性樹脂や光硬化性樹脂で硬化させる手法を用いる場合には、樹脂の伸縮の影響を抑制するため、ワイヤーを左右から適切な力で引っ張った状態で樹脂を硬化させる手法が効果的である。
【０１８２】
なお、実施形態１〜６に係る薄膜トランジスタ２００〜２０７及び薄膜トランジスタアレイ基板は、基本的な配線パターンを示したものであって、配線の方向や形状はこれらに限定されるものではなく、自由に設定して良い。また薄膜半導体４０〜４７上の微細電極７０〜７７、８０〜８７も同様に自由に設定して良く、例えばトランジスタのソース・ドレイン電極を櫛形状にするなどあらゆるパターンを適用することが可能である。
【０１８３】
上述の薄膜トランジスタアレイ基板又はバックプレーンを用いて作製するフレキシブル表示素子は、液晶、有機ＥＬ、無機ＥＬ、電子インク、電子粉流体など、種々の表示方式で従来用いられる全ての構造を導入することが可能であり、液晶ディスプレイにおいては、例えば配向膜やスペーサー、対抗電極、液晶層、バックライト、偏光板、カラーフィルター、ブラックマトリクス、絶減膜などが挙げられるが、勿論これらに限定されるものではない。
【０１８４】
また、本実施形態に係るフレキシブル表示素子を用いた表示装置としては、テレビ、パソコン、携帯電話、電子ペーパー、タッチパネル、各種機器に取り付けられた表示モニターなどが挙げられるが、これらに限定されるものではなく、全ての表示装置が含まれる。
【０１８５】
〔実施例〕
本発明の実施例として、絶縁膜と薄膜トランジスタを形成した導電性ワイヤーを樹脂基板と一体化形成した、フレキシブル表示素子のバックプレーン部分の一部を作製した結果について示す。作製方法は以下の通りである。
【０１８６】
まず、表面に約２．５μｍ厚の黄銅がメッキ処理された５０μｍのピアノ線から成る導電性ワイヤーをガラス板（１７０ｍｍ×１１０ｍｍ）上に配置し、ワイヤー両端をテープにより固定した。その表面に、フッ素樹脂を主成分とする溶液をディッピングし、１２０〜１７０℃で加熱してフッ素樹脂を硬化させて導電性膜の周囲に絶縁層を形成した。更に、ワイヤー上にマスクを介してスパッタ装置のホルダーに固定し、５０μｍ厚の酸化物半導体（ＩｎＧａＺｎＯ）をスパッタリング法により成膜した。その後、酸化物半導体を形成した導電性ワイヤー、及び上述の導電性ワイヤーの両端を金属棒に固定し、それらを箱型のプラスティック容器内に固定した。そこにシリコーン樹脂（ＰＤＭＳ）材料を流し込み、100℃以下に加熱して樹脂を硬化させた。
【０１８７】
以上の方法により作製した、導電性ワイヤーを埋め込んだ樹脂基板を湾曲させたところ、ワイヤーの断線無く丸められることが可能であることが確認された。
【０１８８】
以上説明したように、本発明の実施形態及び実施例に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板によれば、絶縁膜と薄膜トランジスタを形成した導電性ワイヤーを形成し、基板となる樹脂と一体化する工程を導入することにより、柔軟な基板を用いても配線不良の少ない大面積のフレキシブル表示素子を提供することができる。従って、本発明に係る薄膜トランジスタ及び薄膜トランジスタアレイ基板を適用すれば、自由に丸めて持ち運べる巻物型のディスプレイや、プロジェクターが不要なスクリーン型の大型ディスプレイなど、種々の新しいディスプレイの実現が期待できる。
【０１８９】
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【０１９０】
本発明は、液晶ディスプレイ、有機ＥＬディスプレイ等を含むフレキシブルディスプレイに利用することができ、特に、大画面のフレキシブルデシィスプレイに利用することができる。
【符号の説明】
【０１９１】
１０〜１６、９０〜９７    ワイヤー
２０〜２７、１００〜１０７    導電性材料
３０〜３７    絶縁膜
４０〜４７    薄膜半導体
５０〜５７    ゲート・チャネル一体形成部
６０〜６７    樹脂基板
７０〜７７、８０〜８７    微細電極
１１０〜１１７    配線用ワイヤー
１２０〜１２４、１２６    画素電極
１３０    補助ワイヤー
１４０、１４１    固定治具
１５０    樹脂成形用容器
１６０、１６１    ディスペンサー
１７０、１７２、１７４    レジスト
１７１、１７３、１７５    開口
２００〜２０７    薄膜トランジスタ
【図１】
0005856429.tif 000002
【図２】
0005856429.tif 000003
【図３】
0005856429.tif 000004
【図４】
0005856429.tif 000005
【図５】
0005856429.tif 000006
【図６】
0005856429.tif 000007
【図７】
0005856429.tif 000008
【図８】
0005856429.tif 000009
【図９】
0005856429.tif 000010
【図１０】
0005856429.tif 000011
【図１１】
0005856429.tif 000012
【図１２】
0005856429.tif 000013
【図１３】
0005856429.tif 000014
【図１４】
0005856429.tif 000015
【図１５】
0005856429.tif 000016
【図１６】
0005856429.tif 000017
【図１７】
0005856429.tif 000018