(57)【特許請求の範囲】
【請求項１】
電圧レギュレータにおいて、
該電圧レギュレータは、
制御素子（１０，Ｍ１２Ａ）と、
電流負帰還回路（２０，２０．１，２０．２）と、
電圧負帰還回路（３０，３０．１，３０．２，Ｘ）と、
手段（４０，５０，５０．１，５０．２，Ｍ１１）、すなわち、
スイッチングレギュレータとしての第１モードと、リニアレギュレータとしての第２モードとの間で切り換えを行うための手段、
スイッチングレギュレータとしての前記第１モードにおいて合計量（ＶK）に基づき、前記制御素子（１０，Ｍ１２Ａ）を駆動制御するデジタル制御信号（ＳPWM）を形成するための手段、および
リニアレギュレータとしての前記第２モードにおいて合計量（ＶK）に基づき、前記制御素子（１０，Ｍ１２Ａ）を駆動制御するリニア制御信号（ＳA）を形成するための手段とを有しており、
スイッチングレギュレータとしての前記第１モードおよびリニアレギュレータとしての前記第２モードにおいて、前記電流負帰還回路（２０，２０．１，２０．２）の第１出力側（２２）と、前記電圧負帰還回路（３０，３０．１，３０．２，Ｘ）の第２出力側（３２）とが前記合計量（ＶK）を形成するために結合されている、
ことを特徴とする電圧レギュレータ。
【請求項２】
請求項１に記載の電圧レギュレータにおいて、
前記結合のため、前記電流負帰還回路（２０，２０．１，２０．２）の前記第１出力側（２２）と、前記電圧負帰還回路（３０，３０．１，３０．２，Ｘ）の前記第２出力側（３２）とが電流加算ノード（Ｋ）に接続されている、
ことを特徴とする電圧レギュレータ。
【請求項３】
請求項２に記載の電圧レギュレータにおいて、
前記結合のため、前記電流負帰還回路（２０，２０．１，２０．２）の第１出力電流（Ｉrep）と、前記電圧負帰還回路（３０，３０．１，３０．２，Ｘ）の第２出力電流（ＩV）とが、前記電流加算ノード（Ｋ）において逆の符号で加算される、
ことを特徴とする電圧レギュレータ。
【請求項４】
請求項２または３に記載の電圧レギュレータにおいて、
前記合計量は、抵抗（Ｒ５）の両端で降下する電圧（ＶK）であり、当該抵抗（Ｒ５）は、殊に前記電流加算ノード（Ｋ）に接続されている、
ことを特徴とする電圧レギュレータ。
【請求項５】
請求項１から４までのいずれか１項に記載の電圧レギュレータにおいて、
前記制御素子（１０，Ｍ１２Ａ）を流れる電流（ＩS）に依存する出力電流（Ｉrep）を、殊に前記制御素子（１０，Ｍ１２Ａ）を流れる電流（ＩS）に比例する出力電流（Ｉrep）を形成するように前記電流負帰還回路（２０，２０．１，２０．２）が構成されている、
ことを特徴とする電圧レギュレータ。
【請求項６】
請求項１から５までのいずれか１項に記載の電圧レギュレータにおいて、
前記電圧負帰還回路（３０，３０．１，３０．２）に接続されている補償回路網（Ｘ）を有する、
ことを特徴とする電圧レギュレータ。
【請求項７】
請求項２を引用する請求項６に記載の電圧レギュレータにおいて、
前記補償回路網（Ｘ）は、前記電流加算ノード（Ｋ）に接続されている、
ことを特徴とする電圧レギュレータ。
【請求項８】
請求項１から７までのいずれか１項に記載の電圧レギュレータにおいて、
前記手段は、前記リニア制御信号（ＳA）を増幅するための増幅器（Ｍ１１）を有しており、
前記手段は、前記デジタル制御信号（ＳPWM）を出力するためのドライバ（５０．２）を有する、
ことを特徴とする電圧レギュレータ。
【請求項９】
請求項８に記載の電圧レギュレータにおいて、
前記増幅器（Ｍ１１）は前記ドライバ（５０．２）に接続されている、
ことを特徴とする電圧レギュレータ。
【請求項１０】
請求項１から９までのいずれか１項に記載の電圧レギュレータにおいて、
前記第１モードと前記第２モードとの間で切り換えを行う手段（５０，５０．１，５０．２）を駆動制御するための制御回路（６０）を有する、
ことを特徴とする電圧レギュレータ。
【請求項１１】
請求項８または９を引用する請求項１０に記載の電圧レギュレータにおいて、
前記制御回路（６０）は、リニアレギュレータとしての前記第２モードにおいて、前記ドライバ（５０．２）を介して前記リニア制御信号（ＳA）を前記制御素子（１０，Ｍ１２Ａ）の入力側（１１）に接続するように構成されている、
ことを特徴とする電圧レギュレータ。
【請求項１２】
請求項１から１１までのいずれか１項に記載の電圧レギュレータにおいて、
前記手段は、前記合計量（ＶK）に基づき、前記デジタル制御信号（ＳPWM）を形成するための回路（４０）を有する、
ことを特徴とする電圧レギュレータ。
【請求項１３】
スイッチングレギュレータとしての第１モードと、リニアレギュレータとしての第２モードとの間で電圧レギュレータを切り換える方法において、
該方法は、
前記第１モードにおいて合計量（ＶK）に基づき、制御素子（１０，Ｍ１２Ａ）を駆動制御するためのデジタル制御信号（ＳPWM）を形成するステップと、
前記第１モードと前記第２モードとの間で切り換えを行うステップと、
リニアレギュレータとしての前記第２モードにおいて前記合計量（ＶK）に基づき、前記制御素子（１０，Ｍ１２Ａ）を駆動制御するためのリニア制御信号（ＳA）を形成するステップとを有しており、
スイッチングレギュレータとしての前記第１モードおよびリニアレギュレータとしての前記第２モードにおいて、前記合計量（ＶK）を形成するため、電流負帰還回路（２０，２０．１，２０．２）の第１出力側（２２）と、電圧負帰還回路（３０，３０．１，３０．２）の第２出力側（３２）とを結合する、
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧レギュレータに関する。
【背景技術】
【０００２】
MAXIM Integrated Product社製の電圧レギュレータMAX5097のデータシートからは、スイッチングレギュレータである第１モードと、リニアレギュレータである第２モードとの間の切り換えるために、内部のレギュレータコンポーネントの一部を遮断するかまたは変更して、その補償回路網を動作パラメタに適合させるという解決手段が公知である。これは、負荷特性および／または動作安定性に対して広範囲に及ぶさまざまな結果をもたらす。補償回路網を変更するためには複数の付加的な回路構成部分が必要であり、これにより複雑さおよび回路面積が増大する。さらに出力側における電圧の精度および負荷特性（電流消費）が制限される。なぜならば、上記の変更された制御ループは最初のうち、スタートして一仕切り過渡振動するはずだからである。上記のスイッチングレギュレータが、例えばリニアレギュレータに切り換えられる場合、この切り換えは、出力トランジスタを駆動するドライバマルチプレクサによって電流負帰還を遮断することと、ＧＭ増幅器からＬＤＯモード増幅器への電圧制御を新たに構成することとによって行われる。これは負荷特性に大きな影響を及ぼすため、上記の切換過程中およびこれに続く上記の新たな構成の過渡振動中、場合によっては上記の負荷を切り離さなければならないことにもなるのである。
【０００３】
US 6,150,798からは電圧レギュレータが公知である。制御回路を使用することにより、バッテリ電圧と出力電圧との間の電圧差分に依存して、スイッチングレギュレータコンポーネントと、リニアレギュレータコンポーネントと間で選択を行うことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】US 6,150,798
【非特許文献】
【０００５】
【非特許文献１】MAXIM Integrated Product社製の電圧レギュレータMAX5097のデータシート
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の１つの課題は、電圧レギュレータを改善することである。本発明はさらに、電圧レギュレータを切り換える改善された方法を提供することを課題としている。
【課題を解決するための手段】
【０００７】
電気レギュレータについての課題は、請求項１の特徴部分に記載した特徴的構成を有する電圧レギュレータによって解決され、ここでは、電圧レギュレータが設けられる。この電圧レギュレータは、制御素子と、電流負帰還回路と、電圧負帰還回路とを有している。上記の電圧レギュレータは、
スイッチングレギュレータとしての第１モードと、リニアレギュレータとしての第２モードとの間で切り換えを行うための手段と、
スイッチングレギュレータとしての第１モードにおいて合計量に基づき、上記の制御素子を駆動制御するデジタル制御信号を形成するための手段と、
リニアレギュレータとしての第２モードにおいて合計量に基づき、上記の制御素子を駆動制御するリニア制御信号を形成するための手段とを有する。スイッチングレギュレータとしての第１モードおよびリニアレギュレータとしての第２モードにおいて上記の電流負帰還回路の第１出力側および上記の電圧負帰還回路の第２出力側は、上記の合計量を形成するために結合されている。この合計量は、例えば合計電流または合計電圧である。
【０００８】
上記の電圧レギュレータを切り換える改善された方法についての課題は、請求項１３の特徴部分に記載された特徴的構成を有する方法によって解決され、ここではスイッチングレギュレータとしての第１モードと、リニアレギュレータとしての第２モードとの間で電圧レギュレータを切り換える方法が提供され、この方法はつぎのステップを有する。すなわち、
第１モードにおいて合計量に基づき、制御素子を駆動制御するためのデジタル制御信号を形成するステップと、
第１モードと第２モードとの間で切り換えを行うステップと、
リニアレギュレータとしての第２モードにおいて上記の合計量に基づき、上記の制御素子を駆動制御するためのリニア制御信号を形成するステップとを有するのである。スイッチングレギュレータとしての第１モードおよびリニアレギュレータとしての第２モードにおいて、上記の合計量を形成するため電流負帰還回路の第１出力側および電圧負帰還回路の第２出力側を結合する。
【０００９】
有利な発展形態は、従属請求項に記載されており、また以下の説明に含まれている。
【図面の簡単な説明】
【００１０】
【図１】本発明による電圧レギュレータの１つの実施例による概略ブロック回路図である。
【図２】本発明による電圧レギュレータの１つの実施例による概略回路図である。
【図３】２つの動作モード間で切り換える際の電圧レギュレータの性能概略グラフである。
【発明を実施するための形態】
【００１１】
出願人の研究によって示されたのは、上記の電流負帰還および電圧負帰還が結合された出力側を有する上記の電圧レギュレータの上記のような回路アーキテクチャにより、出力電圧の大きな跳躍なしに上記の切り換えが行われることである。上記のレギュレータは、定常状態のままである。
【００１２】
以下で説明する発展形態は、上記の電圧レギュレータにも、電圧レギュレータを切り換えるための上記の方法にも共に関係する。
【００１３】
有利な１つの発展形態によれば、上記の結合のため、電流負帰還回路の第１出力側と、電圧負帰還回路の第２出力側とは電流加算ノードに接続されている。
【００１４】
有利な１つの発展形態によれば、上記の電流負帰還回路の第１出力電流と、電圧負帰還回路の第２出力電流とは、電流加算ノードにおいて逆の符号で加算される。
【００１５】
有利な１つの発展形態によれば、上記の合計量は、抵抗の両端で降下する電圧である。この抵抗は、殊に上記の電流加算ノードに接続されている。
【００１６】
有利な１つの発展形態によれば、上記の電流負帰還回路は、上記の制御素子を流れる電流に依存する出力電流を形成するように構成されている。殊にこの出力電流は、上記の制御素子を流れる電流に比例する。
【００１７】
有利な１つの発展形態によれば、上記の電圧レギュレータは、電圧負帰還回路に接続されている補償回路網を有する。
【００１８】
有利な１つの発展形態によれば、上記の補償回路網は、電流加算ノードに接続されている。
【００１９】
有利な１つの発展形態によれば、上記の手段は、リニア制御信号を増幅するための増幅器を有している。上記の手段は有利には、デジタル制御信号を出力するためのドライバを有する。有利な１つの発展形態によれば、上記の増幅器はドライバに接続されている。
【００２０】
有利な１つの発展形態によれば、上記の電圧レギュレータは、第１モードと第２モードとの間で切り換えを行う手段を駆動制御するための制御回路を有する。
【００２１】
有利な１つの発展形態によれば、上記の制御回路は、リニアレギュレータとしての第２モードにおいて、ドライバを介してリニア制御信号を制御素子の入力側に接続するように構成されている。
【００２２】
有利な１つの発展形態によれば、上記の手段は、合計量に基づき、デジタル制御信号を形成するための回路を有する。
【００２３】
上で説明した変形発展形態は、個別でも組み合わせでも殊に有利である。ここでは変形発展形態全体を互いに組み合わせことができる。考えられ得るいくつかの組み合わせは、図面の実施例の説明において詳述されている。しかしながら上記の変形実施形態の、ここで説明する組み合わせ例は完結したものではない。
【００２４】
以下では、図面に基づき、実施例によって本発明を詳しく説明する。
【実施例】
【００２５】
図１
図１には、電圧レギュレータのブロック回路図が示されている。この電圧レギュレータにより、電流負帰還部２０がいわゆる「カレントモードコントローラ」に留まって、降圧スイッチングレギュレータをリニアレギュレータに中断なく（連続した）切り換えることができる。
【００２６】
降圧スイッチングレギュレータとして第１モードと、リニアレギュレータとしての第２モードとの間の切り換えの際には、レギュレータ全体はアクティブなままであり、そのすべての動作パラメタは一定のままである。制御ループに介入しないことにより、レギュレータ特性は、動作安定性および負荷特性の点において維持される。
【００２７】
図１には実際の降圧コンバータ（英語 buck converter）が、素子１０、Ｄ１およびＬSの周りに構成されている。ここで制御素子１０は、電流ＩSを制御するための電界効果トランジスタ、バイポーラトランジスタ、ＤＭＯＳまたはこれに類似する半導体素子である。ＬSはコイルであり、Ｄ１はダイオードである。制御素子１０は、その制御信号ＳGを受け取る。これは、局所的な負帰還のためにコイル電流ＩSを検出するいわゆる電流制御部（current-programmedまたはcurrent mode controller）の電流負帰還回路２０に基づく。外側の制御ループは、（図示しない）負荷において所要の出力電圧Ｖausを調整するいわゆる電圧制御部（voltage controller）の電圧負帰還回路３０の周りに形成されている。
【００２８】
したがって図１には制御素子１０と、電流負帰還回路２０と、電圧負帰還回路３０とを有する電圧レギュレータが示されているのである。制御素子１０は、例えばトランジスタであり、その出力側は、制御された電圧Ｖausを出力するため、コイルＬSを介して電圧レギュレータの出力側に接続されている。さらに制御素子１０は、給電電圧Ｖbattを有する給電部に、例えばバッテリに接続されている。コイルＬSにはさらにダイオードＤ１が接続されている。
【００２９】
電流負帰還回路２０は、制御素子１０およびコイルＬSを通る電流ＩSに依存する出力電流Ｉrepを出力側２２に形成する。図１の実施例において、出力電流Ｉrepは、制御素子１０を通る電流ＩSに比例する。
【００３０】
図１の実施例に示した回路は、上記の制御ループにおけるオーバシュートを回避しまたは発振さえも回避するために補償回路網Ｘを有している。この補償回路網は、電圧負帰還回路３０に接続されている。
【００３１】
図１の実施例においてスイッチングレギュレータとしての第１モードおよびリニアレギュレータとしての第２モードにおいて、電流負帰還回路２０の第１出力側２２と、電圧負帰還回路３０の第２出力側３２とは合計量を形成するために結合されている。この結合のため、出力側２２，３２は図１に示したように互いに接続されている。択一的には出力側２２，３２は１つの加算回路に接続される。
【００３２】
上記の結合のため、図１の実施例において、電流負帰還回路２０の第１出力側２２および電圧負帰還回路３０の第２出力側３２は、電流加算ノードＫに接続されている。電流加算ノードＫでは、電流負帰還回路２０の第１出力側２２から得られる出力電流Ｉrepと、電圧負帰還回路３０の第２出力側３２から得られる出力電流ＩVとが加算される。
【００３３】
ここでは電流負帰還回路２０の出力電流Ｉrepと、電圧負帰還回路３０の出力電流ＩVとが異なる符号で加算される。図１の実施例では電流負帰還回路２０の出力電流Ｉrepは負の符号で電流加算部に入力される。
【００３４】
２つの出力電流Ｉrep，ＩVから上記の合計量が形成される。この合計量は、同じく電流加算ノードＫに接続されている抵抗Ｒ５の両端で降下する電圧ＶKによって形成される。図１の実施例において、Ｒ５を通る電流は−Ｉrep＋ＩVに等しい。Ｒ５を通るこの電流は、電圧降下ＶKを生じさせ、これが上記の合計量を構成する。
【００３５】
図１の実施例に示した回路は、スイッチングレギュレータとしての第１モードと、リニアレギュレータとしての第２モードとの間で切り換えるために回路ブロック５０を有する。回路ブロック５０は、制御素子１０の入力側１１に駆動制御信号ＳGを出力する。駆動制御信号ＳGは、例えば電界効果トランジスタのゲート電圧である。回路ブロック５０は、スイッチングレギュレータとしての第１モードにおいて制御素子１０を駆動制御するためのデジタル制御信号ＳPWMと、リニアレギュレータとしての第２モードにおいて制御素子１０を駆動制御するためのリニア制御信号ＳAとの間で切り換えを行う。この切り換えのため、回路ブロック５０は、スイッチングトランジスタまたはこれに類するスイッチ素子を有する。
【００３６】
図１の実施例の回路は、合計量ＶKに基づいてデジタル制御信号ＳPWMを形成するための回路ブロック４０を有する。このデジタル制御信号ＳPWMは、例えばパルス幅変調信号であり、そのパルス幅は合計量ＶKが増大するのに伴って大きくなる。
【００３７】
図１の実施例の回路は、合計量ＶKに基づいてリニア制御信号ＳAを形成するための手段を有する。最も簡単なケースでは、リニア制御信号ＳAは合計量ＶKに等しい。この場合に上記の手段は、単純な接続である。しかしながら増幅部および／または電位シフタ部が必要になることもある。例えば回路ブロック５０は、リニア制御信号ＳAを増幅するための増幅器を有する。
【００３８】
図１の実施例の回路は、第１モードと第２モードとの間で切り換えるため、回路ブロック５０を駆動制御する制御回路６０を有する。このために制御回路６０は、切換信号Be.artを出力する。
【００３９】
図２
図２には電圧レギュレータの回路が略示されている。この回路は、スイッチングレギュレータとしての第１モードからリニアレギュレータとしての第２モードに切り換えるための方法のフローを生じさせる。この方法にはつぎのステップを有する。すなわち、
−  第１モードにおいて合計量ＶKに基づき、（例えば電界トランジスタの形態の）制御素子Ｍ１２Ａを駆動制御するためのデジタル制御信号ＳPWMを形成するステップと、
−  第１モードと第２モードとの間で切り換えを行うステップと、
−  リニアレギュレータとしての第２モードにおいて合計量ＶKに基づき、制御素子Ｍ１２Ａを駆動制御するためのリニア制御信号ＳAを形成するステップとを有するのである。
【００４０】
スイッチングレギュレータとしての第１モードおよびリニアレギュレータとしての第２モードにおいて、（回路ブロック２０．１および２０．２からなる）電流負帰還回路の第１出力側２２と、（回路ブロック３０．１および３０．２からなる）電圧負帰還回路の第２主力側３２とが合計量ＶKを形成するために結合される。
【００４１】
上記の切り換えは、所定の回路アーキテクチャの適正な切換点において行われ、ここでは上記の制御ループへの介入は行われない。ここでは（ほぼ）すべての回路部分はアクティブなままであり、また一層大きな機能ブロックが付加的に必要になることはない。
【００４２】
ここでは、リニア動作において上記の切り換えが実行されかつその際にほぼすべての回路部分をアクティブなままにする回路アーキテクチャが使用される。
【００４３】
図２の実施例に示した上記の回路は、実質的に４つの回路ブロックからなる。
【００４４】
１．  基準電圧源ＲＥＦと、電流源Ｉ１と、トランジスタＭ０〜Ｍ４と、ドライバ段５０．２に対して局所的な基準電圧を供給する抵抗Ｒ１，Ｒ２とを有する内部電圧源７０。
２．  トランジスタＭ５〜Ｍ１０によって構成されるドライバ段５０．２（ゲートドライバ）。ドライバ段５０．２は、制御素子としてのＭ１２ＡおよびコピートランジスタＭ１２Ｂを駆動制御する。この際にドライバ５０．２は、上記のデジタル制御信号ＳPWMを制御素子Ｍ１２Ａに出力する。コピートランジスタＭ１２Ｂは、回路ブロック２０．１および２０．２からなる電流負帰還回路の一部であり、この電流負帰還回路は電流制御部とも称することができる。出力電流Ｉrepおよびコイル電流ＩSの比は、図２の実施例において１：８００である。
３．  上記の電流負帰還結合回路は、トランジスタＭ１９によって回路ブロック４０のパルス幅制御に介入する。
４．  回路ブロック３０．１および３０．２からなる電圧負荷帰還回路は電圧制御部と称することも可能である。この電圧負帰還回路は、ＰＩ（比例・積分）制御器として、ＣF，ＲＺによって補償されるオペアンプＯＰＶの周りに実現されており、反転入力側に加わりかつ出力電圧Ｖausに基づく電圧と、内部基準電圧Ｖrefとを比較する（制御偏差）。このために電圧負帰還回路３０．２は上記の電圧レギュレータの出力側に接続されている。抵抗Ｒ３，Ｒ４は、出力電圧Ｖausを分圧する。抵抗Ｒ３，Ｒ４からなる分圧器３０．２の中間タップは、オペアンプＯＰＶの反転入力に接続されている。トランジスタＭ２０は、電圧制御式の電流源として作用するため、出力側３２における出力電流ＩVは、オペアンプＯＰＶによる電圧比較に依存する。図２の実施例において抵抗ＲZおよびコンデンサＣFは、この制御ループの安定性を保証する補償回路網Ｘを構成している。
【００４５】
スイッチングレギュレータとしての動作時には、出力電圧Ｖausは、ドライバ段５０．２の入力側におけるデジタル制御信号ＳPWMによって、図２の実施例においてはデジタル制御信号ＳPWMとしてのＰＷＭ信号のデューティ比によって制御される。デジタル制御信号ＳPWMは回路ブロック４０の比較器ＣＯＭＰによって形成される。
【００４６】
図２に示した電圧レギュレータの実施例では、制御ループへの介入が回避され、２つの構成部材、すなわちスイッチＭＵＬＴおよびトランジスタＭ１１だけが追加されている。リニア動作への切り換えは有利にも（同時の）簡単な３つのアクションによって行われる。すなわち、
−  フリップフロップＦＦの出力側におけるデジタル制御信号ＳPWMを持続的に論理１（ハイ）にセットし、これによってトランジスタＭ９を低抵抗のスイッチにする。
【００４７】
−  トランジスタＭ４を遮断して、抵抗Ｒ１およびＲ２がトランジスタＭ１１に対する作業負荷として機能するようにする。Ｍ１１による付加的な増幅は小さい。
【００４８】
−  トランジスタＭ１１は、スイッチＭＵＬＴを介し、合計量ＶKによって直接駆動される。
【００４９】
増幅器として作用するトランジスタＭ１１は、ドライバ５０．２に接続されている。図２の実施例において、トランジスタＭ１１はトランジスタＭ９に直接接続されている。リニアレギュレータとしての第２モードにおいて、リニア制御信号ＳAは、ドライバ５０．２の導通したトランジスタＭ９を介して制御素子Ｍ１２Ａの入力側１１に接続される。
【００５０】
電流負帰還回路２０．１，２０．２の出力側２２および電圧負帰還回路３０．１，３０．２，Ｘの出力側３２は、図２の実施例においてノードＫに接続されている。２つの出力電流ＩV，Ｉrepは、異なる符号でノードＫにおいて加算される。またノードＫには抵抗Ｒ５が接続されている。ノードＫと、例えばアースＧＮＤのような基準電位との間の電圧ＶKは、スイッチングレギュレータとしてのモードにも、リニアレギュレータとしてのモードにも共に使用される合計量であり、デジタル制御信号ＳPWMも、リニア制御信号ＳAも共に電圧ＶKに基づいている。
【００５１】
上記の電圧負帰還および電流負帰還は、第１モード（スイッチングレギュレータ）と第２モード（リニアレギュレータ）との間の切り換え時に変更されない。なぜならば、上で説明した３つのアクションには、（寄生的なノードを除いて）時定数は付随していないため、上記の切り換えはほぼ跳躍なしに行われ、またレギュレータは、定常状態のままだからである。出願人による研究によって示されたのは、トランジスタＭ１１は実際に増幅を行うが、この増幅は上記の電流負帰還によって低減されることである。この電流負帰還により、上記の安定性がサポートされるため、最終的には上記の電圧負帰還への介入は不要になるのである。
【００５２】
従来技術とは異なり、図２の実施形態ではリニア動作への切り換えは、トランジスタＭ１２Ｂの周辺回路の切り換えによって行われるのではない。上記の電流負帰還も遮断されていないため、上記の制御ループも開く必要はない。同様に安定性上の理由から上記の電圧負帰還を変更する必要もないのである。
【００５３】
図３
出願人のシミュレーションおよび測定により、（リニア、降圧スイッチングの）２つの動作モード間で切り換える際の電圧レギュレータの性能を示す。
【００５４】
リニアレギュレータとしてのモードからスイッチングレギュレータとしてのモードに切り換える際に、４０ｍＶSS未満の出力電圧変動だけを全負荷の条件下でシミュレーションする。スイッチングレギュレータとしてのモードからリニアレギュレータとしてのモードに切り換える際に、１４０ｍＶSS未満の出力電圧変動だけを全負荷の条件下シミュレーションする。
【００５５】
出力電圧Ｖausの測定値は、図３においてグラフとして略示されている。全負荷の条件下でリニアレギュレータとしてのモードからスイッチングレギュレータとしてのモードに切り換える際に、図示のスケーリングでは時点ｔ0に跳躍は識別できない。図３にはまた上記の制御素子の入力側における制御電圧ＳGが示されている。
【００５６】
スイッチングレギュレータをリニアレギュレータに切り換える必要性は、出力電圧対入力電圧の差分が小さい場合にデューティ比が極めて大きくなることによって発生する。したがって本発明は、出力電圧対入力電圧の差分が小さい場合に動作させなければならないかないしは殊に自動車における応用において大きな入力電圧の動的特性に晒されるすべてのスイッチングレギュレータに関係している。
【００５７】
本発明は、図１〜３に示した変形実施形態に限定されない。例えば、別の１つの電流負帰還回路を設けることも可能である。上記の補償回路網が、別に接続される素子を有し、例えばＰＩＤ制御器特性を有することも可能である。図２に示した回路の上記の機能は、自動車における電子機器に殊に有利に使用可能である。
【符号の説明】
【００５８】
１０，Ｍ１２Ａ  制御素子、トランジスタ、  ２０  電流負帰還回路、  ２２  出力部、電流出力部、  ３０  電圧負帰還回路、  ３０．１  増幅器、  ３０．２  分圧器、  ３２  出力部、電流出力部、  ４０  回路、  ５０  切換回路、  ５０．１  切換・増幅ユニット、  ５０．２  ドライバ、ドライバ段、  ６０  駆動制御回路、  ７０  電圧源、  Ｍ０〜Ｍ２０  トランジスタ、  Ｒ１〜Ｒ５，ＲＺ  抵抗、  ＣC，ＣF，ＣS  キャパシタンス、コンデンサ、  Ｄ１  ダイオード、  ＬS  コイル、  ＦＦ  フリップフロップ、  ＣＯＭＰ  比較器、  ＭＵＬＴ  マルチプレクサ、  ＯＰＶ  オペアンプ、  ＲＥＦ  基準電圧源、  ＲＡＭＰ  ランプ電圧発生器、  ＴＡＫＴ  クロック発生器、  Ｉ１  定電流源、  Ｘ  補償回路網、  ＳPWM  デジタル制御信号、  ＳA  リニア制御信号、  ＳG  駆動制御信号、  ＶK  合計量、電圧、  Ｖref  基準電圧、  Ｖbatt，Ｖsub  給電電圧、  Ｖaus  出力電圧、  ＧＮＤ  アース、  ＩV，Ｉrep，ＩS  電流、  Be.art  切換信号
【図１】
0005972348.tif 000002
【図２】
0005972348.tif 000003
【図３】
0005972348.tif 000004