(57)【特許請求の範囲】
【請求項１】
ベースバンドのデジタル値を無線周波数（ＲＦ）のアナログ信号に変換するように構成されたデジタル−アナログアップコンバータであって、
前記ベースバンドのデジタル値の同相部分を、無線周波数における第１の同相アナログ成分（Ｉp）と当該無線周波数の第２の同相アナログ成分（Ｉn）とに変換し、ＩnはＩpに対して位相シフトされるように構成される第１の平衡アップコンバータと、
前記ベースバンドのデジタル値の直交部分を、前記無線周波数における第１の直交アナログ成分（Ｑp）と当該無線周波数の第２の直交アナログ成分（Ｑn）とに変換し、ＱpはＱnに対して位相シフトされるように構成される第２の平衡アップコンバータと、
第１および第２の同相増幅器出力における増幅されたＩp信号および増幅されたＩn信号を生成するために、ＩpとＩnとを増幅するように構成される第１の増幅器と、
第１および第２の直交増幅器出力における増幅されたＱp信号および増幅されたＱn信号を生成するために、ＱpとＱnとを増幅するように構成される第２の増幅器と、
を有し、
前記第１の増幅器および前記第２の増幅器のそれぞれは、任意の時点で前記第１の増幅器と前記第２の増幅器とのいずれかのみが動作するように、かつ、前記第１の増幅器がサイクルの最初の２５％に対して前記増幅されたＩp信号および前記増幅されたＩn信号を出力し、前記第２の増幅器が当該サイクルの続く２番目の２５％に対して前記増幅されたＱp信号および前記増幅されたＱn信号を出力し、前記第１の増幅器が当該サイクルの続く３番目の２５％に対して前記増幅されたＩp信号および前記増幅されたＩn信号を出力し、前記第２の増幅器が当該サイクルの最後の２５％に対して前記増幅されたＱp信号および前記増幅されたＱn信号を出力するように、５０％のデューティ・サイクルで交互に動作し、
前記デジタル−アナログアップコンバータは、前記ベースバンドのデジタル値を表す前記ＲＦのアナログ信号を生成するために、前記サイクルの間に前記第１の増幅器および前記第２の増幅器により出力された、前記増幅された信号を合成するように構成される差動合成器を有する、
ことを特徴とするデジタル−アナログアップコンバータ。
【請求項２】
前記第１の平衡アップコンバータおよび前記第２の平衡アップコンバータは第１の電源から電力を受け、前記第１の増幅器および前記第２の増幅器は別の第２の電源から電力を受ける、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項３】
前記差動合成器は、第１の巻き線と第２の巻き線とを有するバランを有し、
前記第１の同相増幅器出力および前記第１の直交増幅器出力が前記第１の巻き線の第１の端部に接続し、前記第２の同相増幅器出力および前記第２の直交増幅器出力が前記第１の巻き線の第２の端部に接続し、前記第２の巻き線の第１の端部がグランドに接続し、前記第２の巻き線の第２の端部が、前記ＲＦのアナログ信号を出力するためのデジタル−アナログアップコンバータ出力に接続する、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項４】
前記差動合成器は、並列に接続される、第１のインダクタ−キャパシタ共振回路と第２のインダクタ−キャパシタ共振回路とを有し、
前記第１の同相増幅器出力および前記第１の直交増幅器出力が前記第１のインダクタ−キャパシタ共振回路の第１の端部に接続し、前記第２の同相増幅器出力および前記第２の直交増幅器出力が前記第２のインダクタ−キャパシタ共振回路の第１の端部に接続し、前記第１のインダクタ−キャパシタ共振回路の前記第１の端部は前記ＲＦのアナログ信号の正の部分を出力するように構成され、前記第２のインダクタ−キャパシタ共振回路の前記第１の端部は前記ＲＦのアナログ信号の負の部分を出力するように構成される、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項５】
前記第１の増幅器および前記第２の増幅器は、共通ソース増幅器を有する、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項６】
前記第１の平衡アップコンバータおよび前記第２の平衡アップコンバータのそれぞれの入力に動作可能なように接続され、デジタル−アナログアップコンバートの間に受ける予想される歪みと前記ＲＦのアナログ信号に対する所望の線形性要求とに基づいて、前記ベースバンドのデジタル値のプリディストートされた同相部分および前記ベースバンドのデジタル値のプリディストートされた直交部分を生成するために、前記ベースバンドのデジタル値の前記同相部分および前記直交部分をプリディストートするように構成される事前補償手段をさらに有し、
前記第１の平衡アップコンバータは前記デジタル値の前記プリディストートされた同相部分を変換するように構成され、
前記第２の平衡アップコンバータは前記デジタル値の前記プリディストートされた直交部分を変換するように構成される、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項７】
前記第１のアップコンバータおよび前記第２のアップコンバータへの適用のための前記無線周波数における１つ以上の局部発振信号を出力する発振手段をさらに有し、
前記第２のアップコンバータに適用される前記１つ以上の局部発振信号は、前記第１のアップコンバータに適用される前記１つ以上の局部発振信号と、位相が異なる、
ことを特徴とする請求項１に記載のデジタル−アナログアップコンバータ。
【請求項８】
前記発振手段は、さらに、前記無線周波数の２倍の周波数で、第１および第２の増幅器イネーブル信号を出力するように構成され、
前記交互の出力動作を実現するように、前記第１の増幅器イネーブル信号および前記第２の増幅器イネーブル信号が、それぞれ前記第１の増幅器および前記第２の増幅器に適用される、
ことを特徴とする請求項７に記載のデジタル−アナログアップコンバータ。
【請求項９】
前記第１の平衡アップコンバータは、それぞれが前記ベースバンドのデジタル値の前記同相部分の各デジタル信号のための、複数の同相変換手段を有し、
前記同相変換手段のそれぞれは、
第１の参照信号、前記１つ以上の発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の符号に応答して、第１の重み付けされたＩ信号を出力する第１のＩブランチと、
第２の参照信号、前記１つ以上の発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の前記符号に応答して、第２の重み付けされたＩ信号を出力する第２のＩブランチと、
Ｉpを生成するために、前記第１の重み付けされたＩ信号を合成する第１の同相合成ノードと、
Ｉnを生成するために、前記第２の重み付けされたＩ信号を合成する第２の同相合成ノードと、
を有し、
前記第２の平衡アップコンバータは、それぞれが前記ベースバンドのデジタル値の前記直交部分の各デジタル信号のための、複数の直交変換手段を有し、
前記直交変換手段のそれぞれは、
前記第１の参照信号、前記１つ以上の位相が異なる発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の符号に応答して、第１の重み付けされたＱ信号を出力する第１のＱブランチと、
前記第２の参照信号、前記１つ以上の位相が異なる発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の前記符号に応答して、第２の重み付けされたＱ信号を出力する第２のＱブランチと、
Ｑpを生成するために、前記第１の重み付けされたＱ信号を合成する第１の直交合成ノードと、
Ｑnを生成するために、前記第２の重み付けされたＱ信号を合成する第２の直交合成ノードと、
を有する、
ことを特徴とする請求項７に記載のデジタル−アナログアップコンバータ。
【請求項１０】
前記発振手段は、第１の局部発振信号と当該第１の局部発振信号を反転した信号とを出力し、
Ｉp、Ｉn、Ｑp、及びＱnのそれぞれは、前記第１の局部発振信号と当該第１の局部発振信号を反転した前記信号との加重平均を含む、
ことを特徴とする請求項９に記載のデジタル−アナログアップコンバータ。
【請求項１１】
前記ベースバンドのデジタル値は、複数のビットを有する２進数に対応し、
前記２進数の各ビットは、当該２進数の中のそのビットの位置に対応する相対的な２進数の重みを有し、
各変換手段の重み係数は、前記対応する入力ビットの前記相対的な２進数の重みに対応する、
ことを特徴とする請求項９に記載のデジタル−アナログアップコンバータ。
【請求項１２】
ベースバンドのデジタル値を無線周波数（ＲＦ）のアナログ信号に変換する方法であって、
前記ベースバンドのデジタル値の同相部分を、無線周波数における第１の同相アナログ成分（Ｉp）と当該無線周波数の第２の同相アナログ成分（Ｉn）とに変換し、ＩnはＩpに対して位相シフトされる、ステップと、
前記ベースバンドのデジタル値の直交部分を、前記無線周波数における第１の直交アナログ成分（Ｑp）と当該無線周波数の第２の直交アナログ成分（Ｑn）とに変換し、ＱpはＱnに対して位相シフトされる、ステップと、
第１および第２の同相増幅器出力における増幅されたＩp信号および増幅されたＩn信号を生成するために、第１の増幅器を用いて、ＩpとＩnとを増幅するステップと、
第１および第２の直交増幅器出力における増幅されたＱp信号および増幅されたＱn信号を生成するために、第２の増幅器を用いて、ＱpとＱnとを増幅するステップと、
を有し、
Ｉp信号、Ｉn信号、Ｑp信号およびＱn信号を増幅するために使用される増幅器は、任意の時点で前記第１の増幅器と前記第２の増幅器とのいずれかのみが動作するように、かつ、前記第１の増幅器がサイクルの最初の２５％に対して前記増幅されたＩp信号および前記増幅されたＩn信号を出力し、前記第２の増幅器が当該サイクルの続く２番目の２５％に対して前記増幅されたＱp信号および前記増幅されたＱn信号を出力し、前記第１の増幅器が当該サイクルの続く３番目の２５％に対して前記増幅されたＩp信号および前記増幅されたＩn信号を出力し、前記第２の増幅器が当該サイクルの最後の２５％に対して前記増幅されたＱp信号および前記増幅されたＱn信号を出力するように、５０％のデューティ・サイクルで交互に動作し、
前記方法は、前記ベースバンドのデジタル値を表す前記ＲＦのアナログ信号を生成するために、前記サイクルの間に前記増幅された信号を合成するステップを有する、
ことを特徴とする方法。
【請求項１３】
前記変換する処理に第１の電源を用いて電力を供給するステップと、
前記増幅する処理に別の第２の電源を用いて電力を供給するステップと、
をさらに有することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記増幅された信号を合成するステップは、第１の巻き線および第２の巻き線を有するバランを用いて、
前記第１の同相増幅器出力および前記第１の直交増幅器出力を前記第１の巻き線の第１の端部に接続し、
前記第２の同相増幅器出力および前記第２の直交増幅器出力を前記第１の巻き線の第２の端部に接続し、
前記第２の巻き線の第１の端部をグランドに接続し、
前記第２の巻き線の第２の端部を、前記ＲＦのアナログ信号を出力するためのデジタル−アナログアップコンバータ出力に接続する、
ことにより、前記増幅された信号を合成することを含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記方法は、さらに、
デジタル−アナログアップコンバートの間に受ける予想される歪みと前記ＲＦのアナログ信号に対する所望の線形性要求とに基づいて、前記ベースバンドのデジタル値のプリディストートされた同相部分および前記ベースバンドのデジタル値のプリディストートされた直交部分を生成するために、前記ベースバンドのデジタル値の前記同相部分および前記直交部分をプリディストートするステップをさらに有し、
前記ベースバンドのデジタル値の前記同相部分および前記直交部分を変換するステップは、前記デジタル値の前記プリディストートされた同相部分および前記プリディストートされた直交部分を変換することを含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１６】
前記無線周波数の２倍の周波数で、増幅器イネーブル信号を生成するステップと、
前記交互の増幅動作を実現するように、前記増幅器イネーブル信号を用いて、前記第１の増幅器および前記第２の増幅器を有効化するステップと、
をさらに有することを特徴とする請求項１２に記載の方法。
【請求項１７】
前記無線周波数における１つ以上の局部発振信号を生成するステップをさらに有し、
前記ベースバンドのデジタル値の前記同相部分および前記直交部分を変換するステップは、前記１つ以上の局部発振信号に基づいて前記ベースバンドのデジタル値の前記同相部分を変換し、前記１つ以上の局部発振信号と位相が異なる信号に基づいて前記ベースバンドのデジタル値の前記直交部分を変換することを含む、
ことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記ベースバンドのデジタル値の前記同相部分を変換するステップは、
前記ベースバンドのデジタル値の前記同相部分の複数のデジタル信号のそれぞれに対して、第１の参照信号、前記１つ以上の発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の符号に応答して第１の重み付けされたＩ信号を生成し、第２の参照信号、前記１つ以上の発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の前記符号に応答して第２の重み付けされたＩ信号を生成するステップと、
Ｉpを生成するために、前記第１の重み付けされたＩ信号を合成するステップと、
Ｉnを生成するために、前記第２の重み付けされたＩ信号を合成するステップと、
を含み、
前記ベースバンドのデジタル値の前記直交部分を変換するステップは、
前記ベースバンドのデジタル値の前記直交部分の複数のデジタル信号のそれぞれに対して、前記第１の参照信号、前記１つ以上の位相が異なる発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の符号に応答して第１の重み付けされたＱ信号を生成し、前記第２の参照信号、前記１つ以上の位相が異なる発振信号、対応する入力デジタル信号、及び前記ベースバンドのデジタル値の前記符号に応答して第２の重み付けされたＱ信号を生成するステップと、
Ｑpを生成するために、前記第１の重み付けされたＱ信号を合成するステップと、
Ｑnを生成するために、前記第２の重み付けされたＱ信号を合成するステップと、
を含む、
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
１つ以上の局部発振信号を生成するステップは、第１の局部発振信号と当該第１の局部発振信号を反転した信号とを生成することを含み、
Ｉp、Ｉn、Ｑp、及びＱnのそれぞれは、前記第１の局部発振信号と当該第１の局部発振信号を反転した前記信号との加重平均を含む、
ことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記ベースバンドのデジタル値は、複数のビットを有する２進数に対応し、
前記２進数の各ビットは、当該２進数の中のそのビットの位置に対応する相対的な２進数の重みを有し、
重み付けされたＩ信号および重み付けされたＱ信号のそれぞれは、前記対応する入力ビットの前記相対的な２進数の重みに対応する重み係数に従って重み付けされる、
ことを特徴とする請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで開示される発明は、一般に、無線送信器に関し、より具体的には、高出力電力デジタル送信器に関する。
【背景技術】
【０００２】
デジタル−アナログ変換器は、無線送信機を含む、多種のアプリケーションのために使用され得る。従来の無線送信機は、まず、デジタル信号をアナログ信号へ変換するためにデジタル信号をデジタル−アナログ変換器に通し、その後、所望の無線周波数（ＲＦ）における送信信号を生成するために、アナログ信号をフィルタ、ミキサ、及び増幅ステージに通し得る。近年、直接のデジタル−ＲＦ変換器で、デジタル−アナログ変換器をＲＦアップコンバートと組み合わせることにより、無線送信機が単純化している。このような直接のデジタル−ＲＦ変換器は、例えばコンポーネント数が少ないこと、正確性の向上、設置面積が小さいことなどの、大きな利点を有する。しかしながら、高い電力のアプリケーションで使用されると、直接のデジタル−ＲＦ変換器は、高い電流消費を有しうる。電源から得られた電流が対応する抵抗に基づいて電圧を供給するために変換されるため、また、直接のデジタル−ＲＦ変換器が電源における変動を雑音に変質させるため、高い電流消費と対応する抵抗が、直接のデジタル−ＲＦ変換器で利用可能な最大出力電力を制限する。さらに、直接のデジタル−ＲＦ変換器がＩＱ変調構成を有する場合、同相（Ｉ）および直交（Ｑ）ブランチが、互いに負荷となり、これが直接のデジタル−ＲＦ変換器により達成できる最大信号レベルを制限する。例えば、ＩおよびＱブランチは、位相が異なる信号を運び、これが、同位相での処理に関する最大出力電力を減少させる。したがって、高い電力とＩＱアプリケーションとの少なくともいずれかのための改善された直接のデジタル−ＲＦ変換器に対する要求が残っている。
【発明の概要】
【課題を解決するための手段】
【０００３】
開示されるデジタル−アナログアップコンバータは、出力電力を制御するために第１及び第２の増幅器を第１及び第２の平衡アップコンバータのそれぞれと接続することにより、上述の問題を取り扱う。デジタル−アナログアップコンバータは、さらに、第１および第２のアップコンバータを分離するために、増幅器の出力を差動合成器へ接続する。第１の平衡アップコンバータは、ベースバンドのデジタル値の同相部分を、無線周波数（ＲＦ）における第１の同相アナログ要素（Ｉp）とそのＲＦにおける第２の同相アナログ要素（Ｉn）とへ変換し、Ｉnは、Ｉpに対して位相シフトされている。第２の平衡アップコンバータは、ベースバンドのデジタル値の直交部分を、上述のＲＦにおける第１の直交アナログ要素（Ｑp）とそのＲＦにおける第２の直交アナログ要素（Ｑn）とに変換し、Ｑnは、Ｑpに対して位相シフトされている。第１の増幅器は、第１及び第２の同相増幅器出力における増幅されたＩpおよびＩn信号を生成するために、ＩpおよびＩnを増幅し、一方で、第２の増幅器は、第１及び第２の直交増幅器出力における増幅されたＱpおよびＱn信号を生成するために、ＱpおよびＱnを増幅する。第１および第２の増幅器のそれぞれは、常に第１および第２の増幅器のいずれかのみが起動するように、かつ、第１の増幅器がサイクルの最初の２５％に対して増幅されたＩpおよび増幅されたＩn信号を出力し、第２の増幅器がそのサイクルの続く２番目の２５％に対して増幅されたＱpおよび増幅されたＱn信号を出力し、第１の増幅器がそのサイクルの続く３番目の２５％に対して増幅されたＩpおよび増幅されたＩn信号を出力し、第２の増幅器がそのサイクルの最後の２５％に対して増幅されたＱpおよびn信号を出力するように、５０％のデューティ・サイクルで交互に動作する。差分合成器は、ベースバンドのデジタル値を表すＲＦのアナログ信号を生成するために、上述のサイクルの間に第１および第２の増幅器により出力された増幅された信号を合成する。
【０００４】
ここで開示される発明は、また、ベースバンドのデジタル値の系列をＲＦのアナログ信号へ変換する方法を含む。その方法は、ベースバンドのデジタル値の同相部分を、無線周波数（ＲＦ）における第１の同相アナログ要素（Ｉp）および第２の同相アナログ要素（Ｉn）に変換し、ベースバンドのデジタル値の直交部分を、そのＲＦにおける第１の直交アナログ要素（Ｑp）および第２の直交アナログ要素（Ｑn）に変換することを含む。本方法は、さらに、第１および第２の同相増幅出力における増幅されたＩpおよびＩn信号を生成するために、第１の増幅器を用いてpおよびＩnを増幅し、第１および第２の直交増幅出力における増幅されたＱpおよびＱn信号を生成するために、第２の増幅器を用いてＱpおよびＱnを増幅することを含み、増幅器は、増幅された信号を上述のデューティ・サイクルに関連して出力する。増幅された信号は、ベースバンドのデジタル値を表すＲＦのアナログ信号を生成するために合成される。
【図面の簡単な説明】
【０００５】
【図１】１つの例示の実施形態によるデジタル−アナログアップコンバータのブロック図。
【図２】図１のデジタル−アナログアップコンバータにより実行される例示の方法を示す図。
【図３】図１のデジタル−アナログアップコンバータのための例示のアップコンバートモジュールを示す図。
【図４】図１のアップコンバータのための例示の変換部を示す図。
【図５】図１のデジタル−アナログアップコンバータのための例示の増幅器を示す図。
【図６Ａ】図５の増幅器に対する例示の信号を示す図。
【図６Ｂ】図５の増幅器に対する例示の信号を示す図。
【図７】例示の差動合成器を示す図。
【図８】別の例示の差動合成器を示す図。
【図９】オプションの、デジタル−アナログアップコンバータのためのプリディストーションモジュールを示す図。
【発明を実施するための形態】
【０００６】
図１および図２は、それぞれ、例示のデジタル−アナログアップコンバータ１００と、対応するアップコンバート方法２００とを示している。デジタル−アナログアップコンバータ１００は、アップコンバータモジュール１１０、増幅器モジュール１４０及び差動合成器１７０を有する。アップコンバートモジュール１１０は、デジタルベースバンド値ＤBBを無線周波数（ＲＦ）における位相シフトされたアナログ信号に変換する。増幅器モジュール１４０は、増幅アナログ信号を生成するためにアップコンバートされたアナログ信号を増幅する。差動合成器１７０は、ＤBBを表すＲＦのアナログ信号を生成するために、増幅されたアナログ信号を合成する。アップコンバートモジュール１１０と増幅器モジュール１４０に電力を供給するために、単一の電源が用いられてもよい。その一方で、いくつかの実施形態では、アップコンバートモジュール１１０が第１の電源（ＰＷＲ1）から電力を供給されうる一方で増幅器モジュール１４０が別の第２の電源（ＰＷＲ2）から電力を供給されてもよいことが理解されるだろう。
【０００７】
アップコンバートモジュール１１０は、同相アップコンバータ１２０と直交アップコンバータ１３０とを含む。同相アップコンバータ１２０は、ＤBBの同相部分（ＤBB-I）を、共にＲＦにおける第１の同相アナログ信号（Ｉp）と第２の同相アナログ信号（Ｉn）とに変換する（ブロック２１０）。Ｉp及びＩnは同一の振幅を有するが、互いに対して、例えば１７５°〜１８５°だけ位相シフトしている。同様に、直交アップコンバータ１３０は、ＤBBの直交部分（ＤBB-Q）を、共にＲＦにおける第１の直交アナログ信号（Ｑp）と第２の直交アナログ信号（Ｑn）とに変換する（ブロック２１０）。Ｑp及びＱnは同一の振幅を有するが、互いに対して、例えば１７５°〜１８５°だけ位相シフトしている。当業者であれば理解するように、Ｉp及びＩnは、Ｑp及びＱnと、例えば９０°だけ位相が異なる。
【０００８】
増幅器モジュール１４０は、同相増幅器１５０及び直交増幅器１６０を有する。同相増幅器は、増幅同相信号Ｉ1、Ｉ2を生成するために、Ｉp及びＩnを増幅する（ブロック２２０）。Ｉ1及びＩ2は、同一の振幅を有するが、互いに対して、例えば１７５°〜１８５°だけ位相シフトしている。直交増幅器は、増幅直交信号Ｑ1、Ｑ2を生成するために、Ｑp及びＱnを増幅する（ブロック２２０）。Ｑ1及びＱ2は、同一の振幅を有するが、互いに対して、例えば１７５°〜１８５°だけ位相シフトしている。当業者であれば理解するように、Ｉ1及びＩ2は、Ｑ1及びＱ2と、例えば９０°だけ位相が異なる。差動合成器１７０は、ＤBBを表すＲＦのアナログ信号（ＲＦ出力）を生成するために、Ｉ1及びＩ2を、そして、Ｑ1及びＱ2を、合成する。
【０００９】
増幅器１５０、１６０は、入力信号の増幅を交互配置するために、二者択一的に、増幅アナログ信号を出力する（ブロック２３０）。より具体的には、増幅器１５０、１６０は、時間周期に対して５０％のデューティ・サイクルで動作し、入力アナログ信号のＲＦの２倍の基本周波数を有するイネーブル信号を用いて起動され、同相増幅器１５０のためのイネーブル信号は、直交増幅器のためのイネーブル信号と１８０°位相が異なる。結果として、時間周期の任意の特定部分の間に、１つの増幅器１５０、１６０のみが動作し、増幅器１５０、１６０に、交互に、信号Ｉ1、Ｉ2、Ｑ1及びＱ2を出力させる。例えば、表１は、時間周期の４分の１ごとの間の各増幅器における増幅信号出力を示しており、Ｉ＾1、Ｉ＾2、Ｑ＾1及びＱ＾2は、それぞれ、増幅されたＩp信号、増幅されたＩn信号、増幅されたＱp信号及び増幅されたＱn信号に対応する。
【００１０】
【表１】
0005918360.tif 000002
【００１１】
表１に示すように、増幅器１５０、１６０は共に、時間周期の５０％の間起動しており、したがって、５０％のデューティ・サイクルを有する。しかしながら、増幅器の入力信号の周波数及び位相差及び増幅器のイネーブル信号の特性に起因して、各増幅器の出力に影響を与える特定の信号、例えばＤBB-I、ＤBB-Q、Ｖbiasなどは、増幅器出力において２５％でそれぞれ利用可能であり、したがって、時間周期の７５％の間は利用できない。より具体的には、増幅器入力信号はＲＦにおける信号であり、増幅器イネーブル信号はＲＦの２倍における信号であるため、両方の増幅器入力信号が同時に増幅されるため、そして、同相及び直交信号は、例えば９０°だけ、位相が異なるため、増幅器出力信号のそれぞれの組み合わせは、２５／７５のデューティ・サイクルを有する。Ｉp及びＩn（並びにＱp及びＱn）は、時間周期の異なる４分の１の間では異なるため、増幅された信号も、異なる４分の１の間では異なる。例えば、Ｉpが最初の４分の１の間にＤBB-Iから導出される場合、３番目の４分の１の間において、Ｖbiasから導出される。同様の論理が、Ｉnと直交信号とに適用される。表２は、この例のための異なる増幅器出力を示している。
【００１２】
【表２】
0005918360.tif 000003
【００１３】
結果として、Ｉ1の時間の２５％において、そして、Ｉ2の時間の２５％において、ＤBB-Iが現れる。同様に、Ｑ1の時間の２５％において、そして、Ｑ2の時間の２５％において、ＤBB-Qが現れる。したがって、差分合成器１７０のＲＦ出力は、最初の４分の１においてＤBB-I−Ｖbiasに比例し、２番目の４分の１においてＤBB-Q−Ｖbiasに比例し、３番目の４分の１においてＶbias−ＤBB-Iに比例し、４番目の４分の１においてＶbias−ＤBB-Qに比例する。
【００１４】
ここで開示される増幅器１５０、１６０は、任意のデジタル−アナログアップコンバータと共に用いられうるが、図３に、デジタルベースバンド値ＤBB（ＤBB-I）のＮビットの同相部分をアップコンバートする例示の同相アップコンバータ１２０のブロック図を示す。簡単のため、図３の同相アップコンバータ１２０は、１つの出力、例えば、Ｉp及びＩnの両方を含む出力のみを示している。詳細を、同相アップコンバータ１２０についてのみ示すが、直交アップコンバータ１３０が概して同相アップコンバータ１２０と同じ回路を有し、直交アップコンバータ１３０が受信する局部発振（ＬＯ）信号が、同相アップコンバータ１２０が受信するＬＯ信号から、例えば９０°だけ、位相が異なることが理解されるだろう。例示のアップコンバートモジュールのさらなる詳細については、ここで参照することにより組み入れられる、２０１１年３月３１日に出願された米国特許出願第１３／０７６７１７号に見ることができるかもしれない。
【００１５】
図３に示すように、同相アップコンバータ１２０は、出力において共通のノード１２８へ接続される複数の変換部１２２ａ〜ｃを有する。各変換部１２２は、論理部１２４と重み付け部１２６とを含む。論理部１２４は、ＲＦ信号を生成するために、対応する入力デジタルビットに応答して、入力発振信号（ＬＯ）を変調し、又はゼロにする。これは、例えば、ＮＡＮＤ、ＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、又はＸＮＯＲ論理ゲート、インバータ、３状態インバータ、伝達ゲート、直列スイッチ又は任意の他の適切な手段を用いて、ＬＯを入力デジタルビットと乗じることにより実行されてもよい。論理ゲート、例えばＯＲ、ＮＯＲ、ＮＡＮＤ、又はＡＮＤゲートが用いられる場合、その結果は、入力ビットが第１の状態（例えばハイ又はロー状態）にあるときに実質的に一定であり、入力ビットが第２の状態（例えばロー又はハイ状態）にあるときにＲＦで発振する信号となる。
【００１６】
重み付け部１２６は、対応する論理部１２４が出力した信号を、重み付けされたアナログＲＦ信号１２７に変換する。重み付け部１２６により適用される重みは、それぞれの入力ビットの重みに依存する。例えば、ＤBB-Iがある２進数を表す場合、各重み付け部１２６は、２進数の中での対応する入力ビットに関連する２進数の重みを適用する。または、ＤBB-Iがサーモメータコード化された値を表す場合、各重み付け部１２６は、等重みを適用する。この場合、重み付け部１２６は、必須ではないかもしれず、又は、等重みを用いるユニット１２６を有するかもしれない。結果として、重み付け部１２６、例えばキャパシタ１２６は、入力デジタル値のそれぞれのビットの２進数重みに従って、ＮＡＮＤゲート１２４が出力したアップコンバートされた信号の相対的な振幅を制御する。様々な実施形態において、重み付け部１２６は、論理部１２４が出力した個別のアップコンバートされた信号の相対的な振幅を制御するために、キャパシタ、抵抗、インダクタ、又は任意の他の適切な手段を有してもよい。
【００１７】
重み付けされたアナログＲＦ信号１２７は、その振幅がＤBB-Iを表す合成された同相ＲＦアナログ信号１２９を生成するために、接点１２８において合成される。例えば、合成された同相ＲＦアナログ信号は、個別の重み付けされたアナログ信号１２７の、重み付け和又は他の適切な組み合わせを含む。したがって、各入力データビットは、そのビット値（例えば０又は１）に従うと共に、同様に対応するビットの重みに依存する、対応する重み付け部１２６の重みに従って、合成ノード１２８において、信号振幅に寄与する。したがって、共通加算点１２８において生成される、結果のアナログ信号１２９は、ＤBB-Iに比例する振幅を有する。
【００１８】
図４は、変換部１２２の１つの実施形態を示している。図４に示される回路は、図３の変換部１２２の１つに対応する。したがって、入力デジタルベースバンド値がＮビットを有する場合、同相アップコンバータ１２０を実現するために、図４の変換部１２２のＮ個のコピーが使用され、直交アップコンバータ１３０を実現するためにＮ個のコピーが使用される。
【００１９】
変換部１２２は、第１のユニット１８０と別の第２のユニット１９０とを有する。図４の変換部１２２は、Ｉp及びＩnを生成するための両方のブランチにおいて、ＬＯ及び判定されたＬＯ信号（ｘＬＯ）を同時に使用し、Ｉp及びＩnはそれぞれＬＯ信号とｘＬＯ信号との加重平均を含む。より具体的には、入力１８１ａ、１９１ｃは、参照電圧ＶREF、例えばグランドに接続し、入力１８１ｂ、１９１ｂはＬＯに接続し、入力１８１ｃ、１９１ａはｘＬＯに接続する。入力１８１ａ〜ｃは、第１のユニット１８０への入力であり、これらは、それぞれの入力信号１８１ａ〜ｃを反転するそれぞれのインバータ１８２ａ〜ｃに接続する。入力１９１ａ〜ｃは、第２のユニット１９０への入力であり、これらは、それぞれの入力信号１９１ａ〜ｃを反転するそれぞれのインバータ１９２ａ〜ｃに接続する。各インバータ１８２ａ〜ｃ、１９２ａ〜ｃのそれぞれの出力は、それぞれのスイッチ部１８４、１９４に接続し、スイッチ部１８４、１９４は、例えば、各インバータ出力に対するトランジスタスイッチ１８３ａ〜ｃ、１９３ａ〜ｃを有してもよい。
【００２０】
変換部１２２の各スイッチ部１８４、１９４は、例えば入力データビットが０に等しい場合にスイッチ部１８４、１９４が反転されたグランド信号を通すが、反転されたＬＯ／ｘＬＯ信号を通さないように、同一のデータビットを用いて制御される。入力データビットが１に等しい場合、スイッチ部１８４、１９４は、反転されたＬＯ／ｘＬＯを通すが、反転されたグランド信号を通さない。この後者の場合、スイッチ１８３ｂ、１８３ｃ、１９３ａ、１９３ｂは、その値の符号ビットによっても制御される。表３は、インバータのセット１８６とインバータのセット１９６とが異なる量だけ反転する場合で入力データビットが１に等しい場合に適用可能な１つの例示の論理テーブルを示している。
【００２１】
【表３】
0005918360.tif 000004
【００２２】
表４は、インバータのセット１８６、１９６が同一の量の反転を与える場合で入力データビットが１に等しい場合に適用可能な別の例示の論理テーブルを示している。
【００２３】
【表４】
0005918360.tif 000005
【００２４】
スイッチ部１８４、１９４の出力は、それぞれ、スイッチ部１８４、１９４が出力した信号をバッファリングする、直列に接続されたインバータのセット１８６、１９６に接続する。インバータのセット１８６、１９６は、奇数または偶数個のインバータを含んでもよく、各セット１８６、１９６は、同数の又は異なる数のインバータを含んでもよい。例えば、スイッチ部１８４、１９４が、それぞれ反転されたＬＯ信号と反転されたｘＬＯ信号を出力する場合、セット１８６及びセット１９６は、それぞれ、同数のインバータを含む（そして同様に表３に対応する）ことができる。また、１つのセット、例えばセット１９６は、ＬＯ及びｘＬＯの存在を出力信号においてなおも維持しながら、グランドユニット１９０においてより多くの遅延を生成するために、他のセット、例えばセット１８６より多くの偶数個のインバータを有してもよい。この代替の実施形態もまた、表３に対応する。別の実施形態、例えば、スイッチ部１８４、１９４の両方が反転されたＬＯ信号または反転されたｘＬＯ信号を出力する場合では、１つのインバータのセット、例えばセット１９６は、他のセット、例えばセット１８６より多くの奇数個のインバータを有してもよく、これにより、他のインバータのセット１８６に対して、そのインバータのセット１９６において効率的に追加の論理反転が実装される（表２に対応する）。この余分な論理反転は、例えば、符号に応じて、インバータのセット１９６がｘＬＯを出力する一方で、同時に、他のインバータのセット１８６からＬＯを出力することを容易にする。この方法で、ｘＬＯ及びＬＯを同時に用いることにより、重み付けされたアナログＲＦ信号１２５を生成することで、ＬＯ及びｘＬＯ信号に対する位相の正確性の要求を緩和させることができる。
【００２５】
インバータのセット１８６、１９６のそれぞれの出力は、それぞれのキャパシタ１８８、１９８の１つの板に接続する。キャパシタ１８８、１９８の他の板は、個別の分離された第１および第２の出力Ｉp及びＩnを用いる区別された態様を実現するために、切り離される。この実施形態では、両方のブランチ１８０、１９０は、例えば、両者が同一の参照電圧にシャットダウンするように、両者をＬＯ／ｘＬＯ信号から切断することを可能とするための同一のＤＣ参照電圧（例えばグランド）に接続される入力を有し、両者が同じ方法でシャットダウンされるため、同等のものである。図４の実施形態では、両方のブランチ１８０、１９０はグランドの参照電圧へシャットダウンする。しかしながら、任意のＤＣ参照電圧が用いられてもよいことが理解されるだろう。
【００２６】
図４の実施形態は、符号によらず、ＬＯ及びｘＬＯ信号を全ての時間において使用している。例えば、ビットがブランチ１８０、１９０をシャットダウンしない場合、インバータのセット１８６、１９６の中のインバータ数と組み合わせた符号が、ＬＯ信号が反転された信号を出力するように第１及び第２のユニット１８０、１９０の１つを制御し、ｘＬＯ信号が反転された信号を出力するように第１及び第２のユニット１８０、１９０の他方を制御する。このように、図４の変換部１２２における両方のブランチ１８０、１９０は、送信されるべき信号の位相／符号に応じて、ＬＯ及びｘＬＯ信号を使用する。結果として、図４の変換部１２２は、ＬＯ及びｘＬＯ信号に対する伝達遅延マッチングを要求しない。例えば、ＬＯ信号の位相が０°である場合、ｘＬＯ信号の位相は１８０°であるべきである。図４の区別された態様が、伝搬遅延マッチングに起因する雑音を抑え、したがって、伝搬遅延の要求を緩和していることが理解されるだろう。
【００２７】
図５は、区別された共通のソース増幅器を含む、１つの例示の同相増幅器を示している。同様の増幅器回路が直交増幅器１６０に使用されてもよいことが理解されるだろう。増幅器１５０、１６０がＲＦの２倍の位相が異なる信号（２ＬＯ）により有効化され、増幅器入力信号がＲＦ周波数と反転されたＲＦ周波数、例えばＬＯとｘＬＯとの両方から影響を受ける場合、増幅器１５０、１６０は、二者択一的に有効となる。結果として、増幅器１５０、１６０、増幅器入力信号、イネーブル信号、カスケード電圧Ｖcasc、及びバイアス電圧Ｖbiasは、表１に示す増幅器出力を作り出すために、協働する。例えば、Ｖbiasは、入力信号Ｉp及びＩnと同期して動作するＭＯＳスイッチトランジスタ１５２を通じて、同相増幅器１５０のバイアス点を設定する。または、ＭＯＳスイッチトランジスタ１５２は、一定のＤＣ経路を増幅器入力に与えるための抵抗で置き換えられてもよいことが理解されるだろう。２ＬＯ信号は、完全にオープンまたはクローズするようにトランジスタ１５４を駆動する。Ｉp及びＩnは、増幅トランジスタ１５６のゲートに接続され、増幅トランジスタ１５６は、入力電圧を出力電流に変換する。明示的に示してはいないが、トランジスタ１５６により与えられる電圧−電流変換の線形性を向上させるために、追加のレジスタがトランジスタ１５６のソースに含まれてもよい。カスケードトランジスタ１５８は、増幅トランジスタ１５６を出力と分離し、これは、ＰＷＲ2と関連する、より高い増幅器電源電圧を可能とし、出力電圧のより高い線形性とより高い独立性の電圧−電流変換させるのに役に立つ。
【００２８】
増幅器１５０、１６０の動作をさらに説明するために、図６Ａ及び図６Ｂは、同相および直交増幅器１５０、１６０に関連する信号に対する、例示の信号図を示している。図６Ａは、同相信号を表し、一方で、図６Ｂは直交信号を表している。ＬＯ−Ｉ及びＬＯ−Ｑ信号は、それぞれ、同相及び直交無線周波数信号である。ｘＬＯ−Ｉ及びｘＬＯ−Ｑ信号は、それぞれ、ＬＯ−Ｉ及びＬＯ−Ｑ信号の反転である。２ＬＯおよびｘ２ＬＯ信号は、それぞれ、同相及び直交増幅器のためのイネーブル信号である。Ｉp及びＩnは、ＬＯ−Ｉを基準の無線周波数として示す、デジタル−アナログコンバータの同相出力電圧を表し、その振幅は、同相データにより変調され、Ｉp及びＩnはそれぞれに対して、１８０°だけ位相がシフトしている。Ｉp及びＩnは、ローの時に同一電圧、例えばＶbiasに戻り、ハイの時に振幅が同相データを反映する。同様に、Ｑp及びＱnは、ＬＯ−Ｑを基準の無線周波数として示すデジタル−アナログコンバータの直交出力電圧を表し、Ｑp及びＱnは、１８０°だけ位相シフトしており、ローの時に同一電圧、例えばＶbiasに戻り、ハイの時に振幅が直交データを反映する。直交データは同相データと異なるため、Ｉp及びＩnが、Ｑp及びＱnと異なることが理解されるだろう。
【００２９】
Ｉ1及びＩ2は、同相増幅器出力信号、例えば第１及び第２の出力信号を表す。数学的に言えば、Ｉ1及びＩ2は、Ｉp及びＩnの２ＬＯとの積で表される。Ｉ1は、同相データから導出される第１の値、その後のゼロ、その後のＶbias、そしてその後再びのゼロを有する。Ｉ2は、Ｖbiasから導出される第１の値、その後のゼロ、その後の同相データ、そしてその後再びのゼロを有する。同様に、Ｑ1及びＱ2は、直交増幅器出力信号、例えば第１及び第２の出力信号を表す。数学的に言えば、Ｑ1及びＱ2は、Ｑp及びＱnのｘ２ＬＯとの積で表される。Ｑ1は、ゼロから導出される第１の値、その後の直交データ、その後のゼロ、その後のＶbiasを有する。Ｑ2は、ゼロから導出される第１の値、その後のＶbias、その後のゼロ、その後の直交データを有する。差分合成器１７０は、例えば第１の時間周期においてＩ1からＩ2を減じることにより、Ｉ1及びＩ2を合成し、例えば第２の時間周期においてＱ1からＱ2を減じることにより、Ｑ1及びＱ2を合成するなど、する。
【００３０】
図７は、２巻き線のバランを含む１つの例示の差分合成器１７０を示している。第１の巻き線１７２の第１の端部は、Ｉ1及びＱ1を受け取るために同相及び直交増幅器１５０、１６０に接続し、一方で、第１の巻き線１７２の第２の端部はＩ2及びＱ2を受け取るために同相及び直交増幅器１５０、１６０に接続する。第２の巻き線１７４の巻き線の第１の端部は、ＲＦアナログ信号を供給し、これは、例えば、アンテナに適用されてもよく、一方で、第２の巻き線１７４の第２の端部はグランドに接続する。ここで開示されるデジタル−アナログアップコンバータにおいて、他の差分合成器が使用されてもよいことが理解されるだろう。例えば、図８は、相互インダクタンスにより結合される第１及び第２のＬＣ共振回路１７６、１７８を有する差分合成器１７０を示している。差分電流を第１及び第２のＬＣ共振回路１７６、１７８に入力すると、インダクタを用いた並列の共振が生じ、そこでは、実効値がオリジナルのインダクタンスに１＋ｋが乗じられた値に等しくなる。コモンモード信号が入力されると、インダクタンスの値に１−ｋが乗じられ、共振周波数が異なる周波数となり、これは、所望の周波数における低いインピーダンスという結果をもたらす。インダクタンス間の相互結合が十分である場合、パラメータｋは１に接近し、コモンモードインピーダンスと差動モードインピーダンスとの間の差が大きくなる。
【００３１】
図１に示され、上述したように、アップコンバートモジュール１１０は、第１の電源（ＰＷＲ1）により電力が供給されてもよく、一方で、増幅器モジュール１４０は、第２の電源（ＰＷＲ2）により電力が供給されてもよい。個別の電源を使用することで、アップコンバートモジュール１１０と増幅器モジュール１４０とが別に駆動することができ、場合によっては、例えば飽和に起因する異なるレベルの圧縮に入ることが可能となる。圧縮効果は、いくつかの性能パラメータ、例えば雑音性能を改善するかもしれないが、このような効果は一般には線形性を劣化させる。補償するために、デジタル−アナログアップコンバータ１００は、さらに、アップコンバートモジュール１１０の前に配置されるプリディストーションモジュール１０２を含んでもよい。予想される歪みに基づいて、プリディストーションモジュール１０２は、任意の既知の手段を用いて、プリディストートされたベースバンド値Ｄ＾BBを生成する。図９に示すように、プリディストートされた同相ベースバンド値Ｄ＾BB-Iとプリディストートされた直交ベースバンド値Ｄ＾BB-Qとの少なくともいずれかを作り出すように、デジタルベースバンド値ＤBBの同相及び直交部分が、個別に補償されてもよいことが理解されるだろう。いずれにせよ、その際には、上述の手順により、ＤBBに代えてＤ＾BBが使用され、上述の装置に適用される。
【００３２】
アップコンバートモジュール１１０と差分合成器１７０との間に増幅器１５０、１６０を含むことにより、ここで開示された実施形態は、電源を汚染することなく、したがって、雑音性能を劣化させることなく、デジタル−アナログアップコンバータ１００の出力電力を増加させることができる。増幅器１５０、１６０は、アップコンバートモジュール１１０（ＰＷＲ1）とは別の電源（ＰＷＲ2）を使用してもよく、これは、デジタル−アナログアップコンバータ１００が、出力電力能力をなおも増加させながら、アップコンバートモジュール１１０の最終ステージのために、従来技術の解決策より高い電源電圧を使用することを可能としている。具体的には、個別の電源は、各アップコンバート部１２２の最後のインバータステージが、大きい信号で駆動することを可能とし、これは信号を大幅な圧縮に押し込み、したがって、雑音性能を向上させる。ここで説明されたプリディストーション部１０２は、さらに、デジタル−アナログアップコンバータ１００が、その圧縮によらず、所望の線形性能を満たすことを可能とする。結局、２５／７５のデューティ・サイクルの増幅器出力信号が、非常に良好な電力効率を与える。
【００３３】
本発明は、もちろん、本発明の本質的な特徴から逸脱することなく、ここで特に説明されたものとは異なる方法で実行されてよい。示された実施形態は、全ての点で、説明のためのものであり、限定するものではないと考えられるべきであり、添付の特許請求の範囲の意味及び同等の範囲の中に入る全ての変更は、その中に含まれることが意図されている。
【図１】
0005918360.tif 000006
【図２】
0005918360.tif 000007
【図３】
0005918360.tif 000008
【図４】
0005918360.tif 000009
【図５】
0005918360.tif 000010
【図６Ａ】
0005918360.tif 000011
【図６Ｂ】
0005918360.tif 000012
【図７】
0005918360.tif 000013
【図８】
0005918360.tif 000014
【図９】
0005918360.tif 000015