(57)【特許請求の範囲】
【請求項１】
表面に凸部を備える第１の絶縁層と、
前記第１の絶縁層に接して設けられたワイドバンドギャップ半導体層と、
前記ワイドバンドギャップ半導体層を島状に分離する第２の絶縁層と、
前記ワイドバンドギャップ半導体層に接して設けられたゲート絶縁層と、
前記ゲート絶縁層に接して設けられ、前記第１の絶縁層の凸部を覆うゲート電極と、
前記第１の絶縁層の凸部を挟んで、前記ワイドバンドギャップ半導体層に接する一対のソース電極およびドレイン電極と、
を有し、
前記第１の絶縁層の平坦部表面から前記ワイドバンドギャップ半導体層の最上面までの高さが、前記第１の絶縁層の平坦部表面から前記第１の絶縁層の凸部の最上面までの高さと、前記第１の絶縁層の平坦部から前記第２の絶縁層の最上面までの高さの間にあることを、
特徴とする半導体装置。
【請求項２】
前記第２の絶縁層がパッシベーション性を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁層が酸化アルミニウム膜、窒化酸化アルミニウム、窒化アルミニウム、窒化シリコン、酸化ガリウム、窒化ガリウムのいずれか一つを含むことを特徴とする請求項２に記載の半導体装置。
【請求項４】
第１の絶縁層に凸部を形成する工程と、
前記第１の絶縁層の凸部を被覆するワイドバンドギャップ半導体層を形成する工程と、
前記ワイドバンドギャップ半導体層に接するソース電極又はドレイン電極を形成する工程と、
前記ワイドバンドギャップ半導体層を被覆するストッパー膜を形成する工程と、
前記第１の絶縁層を埋め込み性のよい絶縁膜で覆う工程と、
前記埋め込み性のよい絶縁膜をＣＭＰにより前記ストッパー膜まで平坦化する工程と、
第２の絶縁層を形成する領域にトレンチを形成する工程と、
前記トレンチを前記第２の絶縁層で充填する工程と、
前記第２の絶縁層をＣＭＰにより前記ストッパー膜まで平坦化する工程と
前記埋め込み性のよい絶縁膜をエッチングで取り除く工程と、
前記ストッパー膜をエッチングで取り除く工程と、
ゲート絶縁層を形成する工程と、
ゲート電極を形成する工程と、
を有する、半導体装置の製造方法。
【請求項５】
前記ワイドバンドギャップ半導体層が酸化物半導体であり、
前記ストッパー膜が、シリコン、窒化シリコンのいずれか一つを含むことを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電池で長い時間駆動するため、またはエコロジーのため、半導体装置の低消費電力化は、ますます重要視されている。その対策として、半導体装置の微細化が行われている。しかし、微細化による弊害として、半導体装置の電気特性の劣化、特にリーク電流の増大が顕在化している。（特許文献１）。
【０００３】
リーク電流対策について、半導体層にシリコンを用いた半導体装置、具体的には電界効果型トランジスタでは、トランジスタのチャネル領域に隣接するソース領域、ドレイン領域の接合深さを浅くして、リーク電流を低減する試みがなされている。しかし、その方法はリーク電流対策として十分ではない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１１７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記シリコンを用いた電界効果型トランジスタのリーク電流の問題を解消するため、活性層シリコンの代わりに、バンドギャップが広くキャリア密度が低い半導体を活性層に用いたトランジスタが提案されている。
【０００６】
しかしながら、そのトランジスタの電気特性は、外部から半導体層に侵入する水分、大気成分により影響を受け、低下する場合がある。具体的には、トランジスタの閾値が変動し、リーク電流が増大する場合がある。
【０００７】
そこで、本発明は、活性層シリコンの代わりに、バンドギャップが広くキャリア密度が低い半導体を、活性層に用いたトランジスタにおいて、電気特性の低下や変動を生じにくい半導体装置を提供することを目的の一とする。また、その半導体装置の製造方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様は、島状にした半導体層の端部から半導体装置に、水分・大気成分の浸入を防止する半導体装置と、その製造方法に想到し、上記課題の解決に至った。
【０００９】
すなわち、本発明の一態様は、表面に凸部を備える第１の絶縁層と、第１の絶縁層に接して設けられたワイドバンドギャップ半導体層と、ワイドバンドギャップ半導体層を島状に分離する第２の絶縁層と、ワイドバンドギャップ半導体層に接して設けられたゲート絶縁層と、ゲート絶縁層に接して設けられ、第１の絶縁層の凸部を覆うゲート電極と、第１の絶縁層の凸部を挟んで、ワイドバンドギャップ半導体層に接する一対のソース電極およびドレイン電極と、を有し、第１の絶縁層の平坦部表面からワイドバンドギャップ半導体層の最上面までの高さが、第１の絶縁層の平坦部表面から第１の絶縁層の凸部の最上面までの高さと、第１の絶縁層の平坦部から第２の絶縁層の最上面までの高さの間にあることを特徴とする半導体装置である。
【００１０】
ワイドバンドギャップ半導体層を用いたトランジスタに上記構造を採用すると、ワイドバンドギャップ半導体層を第２の絶縁層で島状に分離できる。そのため、例えば、隣接するトランジスタ間に流れるリーク電流を抑制することができる。
【００１１】
また、本発明の一態様は、第２の絶縁層がパッシベーション性を有することを特徴とする半導体装置であることが好ましい。
【００１２】
上記の構成を備える半導体装置は、ワイドバンドギャップ半導体層の端部が、絶縁膜と接している。その結果、ワイドバンドギャップ半導体層の端部からその内部に、外部の水分・大気成分が侵入しにくい。このようなワイドバンドギャップ半導体層を半導体装置のチャネル領域に用いると、当該半導体装置は、電気特性の低下や変動を生じにくい。なお、チャネル領域とは、チャネルが形成される領域のことをいう。
【００１３】
さらに、本発明の一態様は、パッシベーション性を有する第２の絶縁層が、酸化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、窒化シリコン、酸化ガリウム、窒化ガリウムのいずれか一つを含むことを特徴とする半導体装置であることが好ましい。
【００１４】
ワイドバンドギャップ半導体層の端部と、パッシベーション性を有する第２の絶縁層が、接している。そのため、ワイドバンドギャップ半導体層の端部から、外部の水分・大気成分の侵入を抑制することができる。その結果、電気特性の低下や変動を生じにくい半導体装置を得ることができる。
【００１５】
また、本発明の一態様は、基板上に第１の絶縁層を形成する工程と、第１の絶縁層に凸部を形成する工程と、第１の絶縁層の凸部を被覆するワイドバンドギャップ半導体層を形成する工程と、ワイドバンドギャップ半導体層に接するソース電極又はドレイン電極を形成する工程と、ワイドバンドギャップ半導体層を被覆するストッパー膜を形成する工程と、第１の絶縁層を埋め込み性のよい絶縁膜で覆う工程と、埋め込み性のよい絶縁膜をＣＭＰによりストッパー膜まで平坦化する工程と、第２の絶縁層を形成する領域にトレンチを形成する工程と、トレンチを第２の絶縁層で充填する工程と、第２の絶縁層をＣＭＰによりストッパー膜まで平坦化する工程と、埋め込み性のよい絶縁膜をエッチングで取り除く工程と、ストッパー膜をエッチングで取り除く工程と、ゲート絶縁層を形成する工程と、ゲート電極を形成する工程と、を有する半導体装置の製造方法である。
【００１６】
上記製造方法により、第２の絶縁層とワイドバンドギャップ半導体層の端部が接している半導体装置を作製することができる。また、第２の絶縁層がドライエッチングによりパターニングしにくい材料であっても、第２の絶縁層とワイドバンドギャップ半導体層の端部が接している半導体装置を作製することができる。
【００１７】
上記製造方法は、ストッパー膜形成と埋め込み性のよい絶縁膜の平坦化工程を経て、トレンチに第２の絶縁層を埋め込む製造方法である。この製造方法により、ワイドバンドギャップ半導体層とエッチング選択比の小さい材料を、第２の絶縁層に用いることが可能となる。また、第２の絶縁層でワイドバンドギャップ半導体層を島状に分離することができる。
【００１８】
さらに、本発明の一態様は、ワイドバンドギャップ半導体層が酸化物半導体であり、ストッパー膜が、シリコン、窒化シリコンのいずれか一つを含むことを特徴とする半導体装置の製造方法であることが好ましい。
【００１９】
シリコン、窒化シリコンは、酸化物半導体とエッチング選択比が高い。そのため、それらのいずれか一つの材料をストッパー膜に用い、そのストッパー膜をエッチングして取り除く工程を行うと、活性層である酸化物半導体層の表面に大きなダメージを与えない。ゆえに、電気特性の低下や変動を生じにくい半導体装置を作製することができる。
【発明の効果】
【００２０】
本発明によれば、電気特性の低下や変動を生じにくい半導体装置を提供することができる。また、ワイドバンドギャップ半導体層を用いた半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様の半導体装置の構成を示す断面図及び上面図。
【図２】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図３】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図４】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図５】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図６】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図７】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図８】本発明の一態様の半導体装置の作製工程を示す断面図及び上面図。
【図９】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１０】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１１】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【図１２】本発明の一態様の半導体装置の構成を示す断面図。
【図１３】本発明の一態様に係る酸化物材料の結晶構造を説明する図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の構成について、図１を用いて説明する。本実施の形態のトランジスタ１６２の上面図の一例を図１（Ａ）に、図１（Ａ）中の鎖線Ａ１−Ａ２及びＢ１−Ｂ２における断面図を、図１（Ｂ）および（Ｃ）に示す。
【００２４】
本実施の形態で例示するトランジスタ１６２は、第１の絶縁層１３０と、第１の絶縁層１３０に接して設けられたワイドバンドギャップ半導体層１４４と、ワイドバンドギャップ半導体層１４４に接して設けられたソース電極（またはドレイン電極）１４２ａと、ワイドバンドギャップ半導体層１４４に接して設けられたドレイン電極（またはソース電極）１４２ｂと、ワイドバンドギャップ半導体層１４４を島状に分離する第２の絶縁層１３４と、ワイドバンドギャップ半導体層１４４上に設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に設けられたゲート電極１４８と層間絶縁膜１８０と、配線１７０を有する。
【００２５】
（第１の絶縁層）
第１の絶縁層１３０は凸形状を有する。第１の絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。なお、第１の絶縁層１３０の凸部に隣接する表面を、平坦部表面と呼ぶ。
【００２６】
（ワイドバンドギャップ半導体層）
ワイドバンドギャップ半導体層１４４の膜厚は、１ｎｍ以上１００ｎｍ以下で形成することができる。また、ワイドバンドギャップ半導体層１４４は、少なくとも禁制帯幅がシリコンの１．１ｅＶよりも大きい半導体を用いることが出来る。このような半導体としては、窒化ガリウム、酸化窒化ガリウム、酸化窒化ガリウム亜鉛等をその例に挙げることができるほか、例えば、禁制帯幅が３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、禁制帯幅が約３．０ｅＶである酸化インジウム、禁制帯幅が約３．０ｅＶであるインジウム錫酸化物、禁制帯幅が約３．３ｅＶであるインジウムガリウム酸化物、禁制帯幅が約２．７ｅＶであるインジウム亜鉛酸化物、禁制帯幅が約３．３ｅＶである酸化錫、禁制帯幅が約３．３７ｅＶである酸化亜鉛などを用いることができる。
【００２７】
（ソース電極及びドレイン電極）
ソース電極１４２ａ及びドレイン電極１４２ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて形成することができる。
【００２８】
（第２の絶縁層）
第２の絶縁層１３４は、水分、水素を遮断するパッシベーション性を有する絶縁層である。ワイドバンドギャップ半導体層１４４の端部から、その内部に外部の水分・大気成分の侵入を防止するために、第２の絶縁層１３４を用いる。ワイドバンドギャップ半導体層１４４の内部に、外部の水分・大気成分の侵入を防止することができれば、電気特性の低下や変動を生じにくいトランジスタを形成することができるからである。パッシベーション性を有する第２の絶縁層１３４としては、酸化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、窒化シリコン、酸化ガリウム、窒化ガリウムなどを用いることができる。
【００２９】
（ゲート絶縁層）
ゲート絶縁層１４６の材料としては、絶縁膜を用いることができる。例えば、酸化シリコン、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート、ハフニウムアルミネート、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、酸化ランタンなどを用いることができる。
【００３０】
（ゲート電極）
ゲート電極１４８の材料は、電気伝導性とゲート絶縁層１４６と密着性があればよい。例えば、モリブデン、チタン、タンタル、銅、タングステン、アルミニウム、クロム、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極１４８は、単層構造としてもよいし、積層構造としてもよい。
【００３１】
（層間絶縁膜）
層間絶縁膜１８０の材料としては、絶縁膜を用いることができる。例えば、酸化シリコン、窒化シリコン、酸化アルミニウムなどを用いることができる。
【００３２】
（配線）
配線１７０の材料は、電気伝導性を有し、ドレイン電極（またはソース電極）と密着性を有していれば良い。例えば、モリブデン、チタン、タンタル、銅、タングステン、アルミニウム、クロム、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて形成することができる。また、配線１７０は、単層構造としてもよいし、積層構造としてもよい。
【００３３】
図１に示すトランジスタ１６２は、第１の絶縁層１３０に接するようにワイドバンドギャップ半導体層１４４を有する。ワイドバンドギャップ半導体層１４４のチャネル長方向（キャリアが流れる方向）の断面形状は、第１の絶縁層１３０の凸部の形状に起因して凸形状である。そのため、第１の絶縁層１３０の凸部の高さが高くなればなるほど、トランジスタ１６２の実効的なチャネル長を長くすることができる。
【００３４】
従って、ソース電極１４２ａとドレイン電極１４２ｂとの距離を近づけても、第１の絶縁層１３０の凸部の高さを適宜設定することで、実効的なチャネル長を維持することができる。そのため、トランジスタサイズの縮小を達成しつつ、短チャネル効果を抑制することが可能である。なお、また、第２の絶縁層１３４は、島状のワイドバンドギャップ半導体層１４４を囲むように形成する。
【００３５】
＜半導体装置の製造方法＞
以下、図２乃至図８を用いて、図１に示すトランジスタ１６２の作製工程の一例を示す。なお、図２乃至図８において、（Ａ）はトランジスタ１６２の作製工程における上面図を示し、（Ｂ）は上面図（Ａ）の鎖線Ａ１−Ａ２における断面図を示す。同様に、（Ｃ）は上面図（Ａ）の鎖線Ｂ１−Ｂ２における断面図を示す。
【００３６】
図２に、凸部を有する第１の絶縁層１３０の形成から、ワイドバンドギャップ半導体層１４４の形成工程まで実施した、半導体装置を示す。
【００３７】
（第１の絶縁層の凸部形成）
まず、基板（図示しない）上に第１の絶縁層１３０を成膜したのち、凸部を形成する。凸部の形成方法は公知の技術を用いればよく、例えば、一回のエッチングまたは複数回のエッチングによって形成することができる。
【００３８】
なお、第１の絶縁層１３０を成膜する基板は、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することもできる。
【００３９】
（ワイドバンドギャップ半導体層の形成）
次に、第１の絶縁層１３０に接するように、ワイドバンドギャップ半導体層１４４を形成する（図２（Ａ）、（Ｂ）及び（Ｃ）参照）。第１の絶縁層１３０の凸部が、ワイドバンドギャップ半導体層１４４で被覆されていればよい。
【００４０】
（ソース電極及びドレイン電極の形成）
図３に、ソース電極１４２ａ及びドレイン電極１４２ｂの形成工程まで実施した、半導体装置を示す。ソース電極１４２ａ及びドレイン電極１４２ｂは、第１の絶縁層１３０の凸部を挟んで、ワイドバンドギャップ半導体層１４４に接するように形成する（図３（Ａ）、（Ｂ）及び（Ｃ）参照）。凸部のワイドバンドギャップ半導体層１４４に、トランジスタのチャネルを形成するためである。
【００４１】
図４に、ストッパー膜１５０の形成から絶縁膜１６０の形成工程まで実施した、半導体装置を示す。
【００４２】
（ストッパー膜の形成）
ワイドバンドギャップ半導体層１４４を保護するストッパー膜１５０を、ワイドバンドギャップ半導体層１４４に接するように形成する。ストッパー膜１５０は、後に行うＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を行うときに受けるダメージから、ワイドバンドギャップ半導体層１４４を保護する目的を有する。ストッパー膜１５０は後の工程でエッチングにより取り除くため、ワイドバンドギャップ半導体層１４４とエッチング選択比が高い材料が好ましい。
【００４３】
（絶縁膜の形成）
次に、絶縁膜１６０をストッパー膜１５０に接するように形成する（図４（Ａ）、（Ｂ）及び（Ｃ）参照）。第１の絶縁層１３０の凸形状およびソース電極１４２ａ及びドレイン電極１４２ｂにより生じている凹凸を軽減するように、絶縁膜１６０を成膜する。被覆性のよい絶縁膜を用いれば、凹凸を低減することができる。
【００４４】
絶縁膜１６０は、酸化シリコン系絶縁膜を用いて形成することができる。酸化シリコン系絶縁膜は、原料ガスとして有機シラン系ガスと酸化系ガスを用いた減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。有機シラン系ガスとしては、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）、Ｔｅｔｒａｍｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ（ＴＭＯＳ）、Ｄｉａｃｅｔｏｘｙ  ｄｉｔｅｒｔｉａｌｙｂｕｔｏｘｙ  ｓｉｌａｎｅ（ＤＡＤＢＳ）などを用いることができる。減圧ＣＶＤ法以外に、常圧ＣＶＤ法、加圧ＣＶＤ法、プラズマＣＶＤ法または光励起ＣＶＤ法を用いても酸化シリコン系絶縁膜を形成することもできる。また、前記酸化シリコン系絶縁膜は、ＣＶＤ法以外にアルコキシシランをスピンコートして得られるＳＯＧ（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）膜を用いてもよい。
【００４５】
（絶縁膜の平坦化）
図５に、絶縁膜１６０を平坦化する工程まで実施した、半導体装置を示す。ＣＭＰ法により、絶縁膜１６０を、ストッパー膜１５０に達するまで平坦化する（図５（Ａ）、（Ｂ）及び（Ｃ））参照）。この段階で、絶縁膜表面を平坦化するため、後のフォトリソグラフィ工程、およびエッチング工程の困難性を低減することができる。
【００４６】
（トレンチの形成）
図６に、トレンチを形成する工程まで実施した、半導体装置を示す。フォトリソグラフィ工程、およびエッチング工程によって、第２の絶縁層１３４を形成する領域にトレンチを形成する（図６（Ａ）、（Ｂ）及び（Ｃ）参照）。トレンチの深さは、ワイドバンドギャップ半導体層１４４が島状に分離できる深さであればよい。
【００４７】
図７に、トレンチを第２の絶縁層１３４で埋め込む工程と、半導体装置の表面を平坦化する工程まで実施した、半導体装置を示す。
【００４８】
（トレンチの埋め込み）
トレンチが埋まるように第２の絶縁層１３４を形成する。第２の絶縁層１３４は、水分、水素を遮断する、パッシベーション性を有する絶縁層が好ましい。例えば、スパッタリング法で形成する、酸化アルミニウムなどを用いることができる。
【００４９】
（第２の絶縁層の平坦化）
次に、ＣＭＰ法により第２の絶縁層１３４を、ストッパー膜１５０まで平坦化する（図７（Ａ）、（Ｂ）及び（Ｃ）参照）。この工程により、第２の絶縁層１３４で、ワイドバンドギャップ半導体層１４４を島状に分離することができる。また、ワイドバンドギャップ半導体層１４４の端部が、第２の絶縁層１３４に接する構造にすることができる。また、この工程により、フォトリソグラフィ工程とエッチング工程を用いないで、第２の絶縁層１３４を形成することができる。特に酸化アルミニウムのようなドライエッチングしにくい材料では、フォトリソグラフィ工程とドライエッチング工程によりパターニングすることは困難である。しかし、当該製造方法を用いれば、ドライエッチングしにくい絶縁膜であっても、その絶縁膜をパターニングすることができる。また、その絶縁膜でワイドバンドギャップ半導体層１４４を島状に分離することができる。
【００５０】
図８に、絶縁膜１６０をエッチングして、ストッパー膜１５０をエッチングする工程まで実施した半導体装置を示す。
【００５１】
（絶縁膜のエッチング）
絶縁膜１６０をエッチングにより取り除く。エッチングは、ドライエッチング法、ウェットエッチング法のいずれの方法を行ってもよい。
【００５２】
（ストッパー膜のエッチング）
次に、ストッパー膜１５０をエッチングにより取り除く（図８（Ａ）、（Ｂ）及び（Ｃ）参照）。ストッパー膜１５０は、ワイドバンドギャップ半導体層１４４とエッチング選択比が高い膜であることが好ましい。エッチングは、ドライエッチング法、ウェットエッチング法のいずれを用いて行ってもよいが、ドライエッチング法が好ましい。というのは、ドライエッチング法は、ワイドバンドギャップ半導体層１４４の表面に大きなダメージを与えることなく、ストッパー膜１５０を選択的にエッチングできるからである。
【００５３】
（ゲート絶縁層の形成）
次に、露出したワイドバンドギャップ半導体層１４４上に、ゲート絶縁層１４６を形成する。ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、印刷法等を適宜用いることができる。なお、ゲート絶縁層の形成およびゲート電極の形成工程は、図示しない。
【００５４】
（ゲート電極の形成）
次に、第１の絶縁層１３０の凸部を覆うように、ゲート電極１４８を形成する。ゲート電極１４８は、チャネルを形成する凸部を覆うように形成すればよい。
【００５５】
以上の工程により、図１に示すトランジスタ１６２を作製することができる。
【００５６】
以上のように、本実施の形態で示すトランジスタ１６２は、チャネルが形成されるワイドバンドギャップ半導体層１４４が、第２の絶縁層１３４で島状に分離され、且つその端部が第２の絶縁層１３４に接している。第２の絶縁層１３４はパッシベーション性があるので、ワイドバンドギャップ半導体層１４４の端部から、外部の大気成分、とくに水分、水素の侵入を抑制することができる。その結果、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することができる。
【００５７】
また、本実施の形態で示すトランジスタ１６２の製造方法を用いると、ドライエッチングによりパターニングしにくい絶縁膜をパターニングすることができる。また、その絶縁膜でトランジスタ１６２を素子分離することができる。よって、隣接するトランジスタ間に流れるリーク電流を抑制することができる。
【００５８】
なお、本実施の形態で示すトランジスタ１６２は、ソース電極１４２ａ及びドレイン電極１４２ｂを配線１７０と接続して、半導体装置として使用することができる（図１２）。
【００５９】
（実施の形態２）
本実施の形態では、実施の形態１で例示したワイドバンドギャップ半導体層１４４に、酸化物半導体を用いる場合について、その構成と製造方法について説明する。
【００６０】
本実施の形態において、実施の形態１と異なる構成は、ワイドバンドギャップ半導体層１４４、第１の絶縁層１３０、ゲート絶縁層１４６、ゲート電極１４８、およびストッパー膜１５０である。以下にそれらの構成について説明する。その他の構成については、実施の形態１の説明を援用するものとする。
【００６１】
＜酸化物半導体を用いた半導体装置の構成例＞
本実施の形態では、実施の形態１に示すワイドバンドギャップ半導体層１４４に酸化物半導体を適用した一例を示す。以下、その層を、酸化物半導体層と呼ぶことにする。
【００６２】
（酸化物半導体）
当該酸化物半導体層は、堆積させた１ｎｍ以上１００ｎｍの薄膜である。
【００６３】
酸化物半導体として用いる事が出来る材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００６４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００６５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００６６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００６７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００６８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６９】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。
【００７０】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００７１】
（第１の絶縁層）
酸素欠損により酸化物半導体にキャリアが生成する現象を抑制するために、酸化物半導体層に接する第１の絶縁層１３０に、加熱により酸素の一部を放出する酸化物絶縁膜を用いる。そのような酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が好適であり、例えば酸化シリコンであればＳｉＯ２＋α（ただし、α＞０）をその例に挙げることができる。
【００７２】
酸化物半導体層に接して、加熱により酸素の一部を放出する第１の絶縁層１３０を設けた構成により、第１の絶縁層１３０が、酸化物半導体層１４４ａに酸素を供給して酸化物半導体層１４４ａに生じた酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体を形成する。その結果、トランジスタの電気特性の低下や変動を抑制することができる。
【００７３】
（ゲート絶縁層）
第１の絶縁層１３０と同様に、酸素欠損により酸化物半導体層１４４ａにキャリアが生成する現象を抑制するために、酸化物半導体層１４４ａに接するゲート絶縁層１４６に、酸素を含有し加熱により酸素の一部を放出する酸化物絶縁膜を用いる。そのような酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いる。例えば酸化シリコンであればＳｉＯ２＋α（ただし、α＞０）である。第１の絶縁層１３０と同様に酸化物半導体層１４４ａに酸素を供給することができる。このような、絶縁膜を用いる構成とすることでトランジスタの電気特性を良好にすることができる。
【００７４】
なお、ゲート絶縁層１４６は、水素等の不純物が十分に除去されている絶縁膜を用いることが好ましい。ゲート絶縁層１４６中の水素等の不純物が酸化物半導体層に拡散して、トランジスタの電気特性の低下や変動を抑制するためである。
【００７５】
（第２の絶縁層）
次に、第２の絶縁層１３４について説明する。第２の絶縁層１３４は、水分、水素を遮断するパッシベーション性を有する絶縁層であることが好ましい。第２の絶縁層１３４を酸化物半導体層の端部に接して設ける構成により、その端部からその内部に外部の水分・大気成分の侵入を防止できる。酸化物半導体層の内部に外部の水分・大気成分の侵入を防止すれば、酸化物半導体を用いたトランジスタの電気的信頼性を向上することができる。パッシベーション性を有する第２の絶縁層としては、酸化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、窒化シリコン、酸化ガリウム、窒化ガリウムなど用いることができる。
【００７６】
（ゲート電極）
次に、ゲート電極１４８について説明する。ゲート電極１４８の材料は、単層構造であれば実施の形態１の記載を参酌することができる。
【００７７】
なお、半導体装置の閾値をプラス側に制御していわゆるノーマリーオフ型のスイッチング素子とするためには、ゲート絶縁層１４６と接する側に、適切な仕事関数を有するゲート電極を選択する必要がある。活性層に酸化物半導体を用いた半導体装置に、このような閾値制御を行う場合、ゲート電極１４８の仕事関数は５ｅＶ、好ましくは５．５ｅＶ以上必要となる。このような仕事関数が高い導電膜としては、窒素を含む金属酸化物が好ましい。
【００７８】
具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。
【００７９】
ゲート電極１４８を積層にする場合、ゲート絶縁層１４６と接するゲート電極１４８の一層に仕事関数の大きな材料を用いる構成が好ましい。特に、窒素を含む金属酸化物、例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの閾値をプラスにすることができる。いわゆるノーマリーオフのスイッチング素子を実現できるためである。
【００８０】
＜酸化物半導体層を用いた半導体装置の製造方法＞
本発明の半導体装置の製造方法について説明する。具体的には、酸素欠損や不純物の混入を抑制して、キャリア密度を低減した酸化物半導体層を用いて、半導体装置を作製する方法について説明する。
【００８１】
（第１の絶縁層凸部形成）
まず、基板上に第１の絶縁層１３０を成膜したのち、凸部を形成する。第１の絶縁層１３０は、後述する酸化物半導体層１４４ａ中の酸素欠損を補う処理（加酸素化処理）に用いることができる酸素を含有し、加熱によりその酸素の一部を放出する膜である。
【００８２】
第１の絶縁層１３０の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いて成膜する事が出来る。具体的には、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。なお、凸部の形成方法は公知の技術を用いればよく、例えば、一回のエッチングまたは複数回のエッチングによって形成することができる。
【００８３】
（酸化物半導体層の形成方法）
本発明には、酸化物半導体層に様々な酸化物半導体材料を用いることができるが、電気特性の低下や変動を生じにくいトランジスタを作製するためには、キャリア密度が低い酸化物半導体が好ましい。キャリア密度が低い酸化物半導体層の製造方法は、高純度化と加酸素化の二段階のステップを行う。第一段階として、キャリアが生成する原因となる酸化物半導体層中の水素、水分等の不純物を低減するプロセスである。第二段階として、キャリアが生成する原因となる酸素欠損を低減する目的で酸化物半導体層中に酸素を供給する工程（加酸素化処理）を行う。この工程を経ると酸化物半導体層中の酸素欠損が減少して、キャリア密度が減少する。高純度化と加酸素化処理については、後に説明する。
【００８４】
（酸化物半導体層膜厚、成膜方法）
酸化物半導体層の膜厚は、１ｎｍ以上１００ｎｍ以下とする。酸化物半導体層は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いて成膜することができる。また、酸化物半導体層は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、いわゆるＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ  Ｐｌａｓｍａ  Ｓｐｕｔｔｅｒｉｎｇ  ｓｙｓｔｅｍ）を用いて成膜してもよい。酸化物半導体層の膜厚、成膜装置は、作製する半導体装置に適切なものを選べばよい。
【００８５】
（酸化物半導体層の成膜時の雰囲気）
酸化物半導体層の成膜時の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。特に、酸化物半導体層への水素、水、水酸化物、水素化物などの混入を防ぐために、水素、水、水酸化物、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気で酸化物半導体層を成膜することが望ましい。例えば、アルゴンの純度は、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上、（即ちＨ２Ｏ濃度を１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、Ｈ２濃度を５ｐｐｂ以下、好ましくは０．５ｐｐｂ以下、露点として−１２１℃）とすることが好ましい。酸素は７Ｎ（９９．９９９９９％）以上、好ましくは８Ｎ（９９．９９９９９９％）以上、（即ちＨ２Ｏ濃度を１０ｐｐｂ以下、好ましくは１ｐｐｂ以下、Ｈ２濃度を１０ｐｐｂ以下、好ましくは１ｐｐｂ以下、露点として−１１１℃）とすることが好ましい。純度の高いガスを用いて成膜すると、酸化物半導体層１４４ａ中から水、水素等の不純物を減らすことが出来、半導体装置の電気特性の信頼性を向上できる。
【００８６】
（酸化物半導体層の高純度化および成膜時の基板加熱）
基板を加熱しながら酸化物半導体層を成膜すると、水、水素などの不純物が、酸化物半導体層に混入することを抑制することができる。基板の温度は、２００℃を超えて７００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは４００℃以上４５０℃以下となることが好ましい。
【００８７】
（酸化物半導体層の高純度化および成膜後の加熱処理）
次に、酸化物半導体層に成膜後の加熱処理を行う。成膜後に加熱すると、酸化物半導体層中の水分、水素などの不純物の濃度がより低減する。例えば、２５０℃以上７５０℃以下、好ましくは４００℃以上で基板の歪み点未満の温度で、加熱処理を行えば良い。具体的には、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【００８８】
（酸化物半導体層の高純度化および成膜後の加熱処理装置）
なお、酸化物半導体層の成膜後に加熱処理を行う装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ヘリウム、ネオン、アルゴン等の希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。それらの加熱処理装置に導入する気体の純度は、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００８９】
上記に示した工程により、酸化物半導体層中の水、水素等の不純物の濃度を低減し、酸化物半導体層を高純度化することができる。なお、上述の熱処理は脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状に加工した後、ゲート絶縁層１４６の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【００９０】
次に、酸化物半導体層中の酸素欠損を補充するため、以下に示す加酸素化処理を行う。加酸素化処理は、酸化物半導体層を酸素中で加熱処理して酸素を供給する方法と、酸化物半導体層の周辺の膜に含まれる酸素を拡散させ、酸化物半導体層に酸素を供給する方法がある。ここでは、酸化物半導体層を酸素中で加熱処理して酸素を供給する方法を説明する。周辺の膜から間接的に酸化物半導体層に酸素を供給する方法については、後述する第１の絶縁層１３０からの加酸素化処理、ゲート絶縁層１４６からの加酸素化処理において、詳細を説明する。
【００９１】
（加酸素化処理および酸素欠損を低減する処理について）
加酸素化処理とは、酸化物半導体層中の酸素欠損を低減して、酸化物半導体層中のキャリア密度を低減させることである。上記で説明した高純度化した酸化物半導体層に加酸素化処理を行うことで、ｉ型（真性半導体）またはｉ型に限りなく近づけることが出来る。
【００９２】
（酸素雰囲気下での加酸素化処理）
酸化物半導体層に直接、加酸素化処理を行う方法を説明する。酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いた場合について説明する。酸化物半導体層中の不純物、特に水素の濃度を低減する加熱処理を行ったのち、酸化物半導体層に酸素を供給する。加酸素化処理した酸化物半導体層中の酸素の組成比は、化学量論的組成比（Ｉｎ−Ｇａ−Ｚｎ−Ｏであれば原子数比でＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）以上にすることが望ましい。酸素を供給することでドナーとなる酸素欠損を低減でき、酸化物半導体層をｉ型（真性半導体）に近づけることができる。その結果トランジスタの電気特性の信頼性低下を抑制する事ができる。加酸素化処理のための加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００９３】
（イオン注入、イオンドーピング法による加酸素化処理）
また、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体層に直接酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体層に添加すれば良い。
【００９４】
（ソース電極及びドレイン電極の形成）
次に、ソース電極１４２ａ及びドレイン電極１４２ｂは、第１の絶縁層１３０の凸部を挟んで、酸化物半導体層に接するように形成する。
【００９５】
（ストッパー膜の形成）
次に、ストッパー膜１５０の形成について説明する。ストッパー膜１５０の形成は、実施の形態１の記載を参酌することができる。特に、ワイドバンドギャップ半導体層１４４に酸化物半導体を用いる場合には、ストッパー膜１５０は、シリコンまたは窒化シリコンであることが好ましい。シリコン、窒化シリコンのいずれかを用いるのは、後に行うストッパー膜のエッチングで、酸化物半導体層の表面にダメージを与えないで選択的にエッチングすることができるからである。ストッパー膜１５０はスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成することが出来る。ストッパー膜１５０の膜厚は１０ｎｍ以上１００ｎｍ以下で形成する。
【００９６】
（第２の絶縁層の形成）
第２の絶縁層１３４を埋め込むトレンチの形成と、トレンチが埋まるように第２の絶縁層１３４を形成する工程は、実施の形態１の製造方法の説明を援用することができる。特に、酸化物半導体層は、外部から侵入する水分、水素に影響を受け電気特性の信頼性が低下するため、第２の絶縁層１３４は、水分、水素を遮断するパッシベーション性を有する絶縁層を用いる。例えば、スパッタリング法でパッシベーション性の高い酸化アルミニウムを形成すればよい。
【００９７】
絶縁膜１６０の形成から第２の絶縁層の平坦化までは、実施の形態１の記載を参酌することができる。
【００９８】
ストッパー膜１５０の平坦化工程まで実施することにより、酸化物半導体層を島状にすることができる。また、酸化物半導体層の端部を、第２の絶縁層１３４に接する構成にすることができる。また、ストッパー膜１５０の形成工程から第２の絶縁層１３４の平坦化工程を行えば、フォトリソグラフィ工程とエッチング工程を用いないで、第２の絶縁層１３４を形成することができる。特に酸化アルミニウムのようなドライエッチングされにくい材料では、フォトリソグラフィ工程とドライエッチングによりパターニングすることは困難である。しかし、ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を用いれば、ドライエッチングでエッチングされにくい絶縁膜であってもパターニングすることができる。
【００９９】
（ストッパー膜のエッチング）
次に、ストッパー膜１５０をエッチングにより取り除く。酸化物半導体層とエッチング選択比が高いシリコンを、ストッパー膜１５０に用いると、ストッパー膜１５０をエッチングするときに、酸化物半導体層の表面に大きなダメージを与えない。なお、エッチングは、ドライエッチング、ウェットエッチングのいずれを用いて行ってもよいが、酸化物半導体層の表面に大きなダメージを与えることなく、ストッパー膜１５０を選択的にエッチングできるドライエッチングが好ましい。
【０１００】
（ゲート絶縁層の形成）
次に、露出した酸化物半導体層上にゲート絶縁層１４６を形成する。ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、印刷法等を適宜用いることができる。ゲート絶縁層１４６の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。
【０１０１】
前述した加酸素化処理の別の態様として、次に酸化物半導体層に接して設けられた膜から加酸素化処理を行う方法について説明する。
【０１０２】
（第１の絶縁層からの加酸素化処理）
酸化物半導体層への加酸素化処理は、第１の絶縁層１３０からも行うことも出来る。酸素を含有し加熱により酸素の一部を放出する第１の絶縁層１３０を用いれば、第１の絶縁層１３０から酸化物半導体層に酸素を供給し、酸化物半導体層の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成する事が出来る。具体的には、第１の絶縁層１３０はスパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。第１の絶縁層１３０の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、第１の絶縁層１３０の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。第１の絶縁層１３０中の酸素を酸化物半導体層に拡散させるための加熱処理は、第１の絶縁層１３０の上に酸化物半導体層を成膜した後、またはゲート絶縁層１４６を成膜した後に行う事ができる。加熱処理は酸素雰囲気下、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。なお、第１の絶縁層１３０中の酸素を酸化物半導体層に供給するための熱処理は、ゲート絶縁層１４６の形成前に行うこともできる。
【０１０３】
（ゲート絶縁層からの加酸素化処理）
酸化物半導体層への加酸素化処理は、ゲート絶縁層１４６からも行うことも出来る。ゲート絶縁層１４６に酸素を含む絶縁膜を用いれば、加熱処理によりゲート絶縁層１４６中の酸素が酸化物半導体層に拡散し、酸化物半導体層中の酸素欠損を低減することが出来る。具体的には、ゲート絶縁層１４６はスパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、ゲート絶縁層１４６の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。ゲート絶縁層１４６中の酸素を酸化物半導体層に拡散させるための加熱処理は、ゲート絶縁層１４６形成後に行うのがよい。加熱処理は、酸素雰囲気下、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１０４】
上記に示した加酸素化処理により酸化物半導体層中の酸素欠損が減少し、キャリア密度を低減させることができる。
【０１０５】
（ゲート電極の形成）
ゲート電極１４８の形成は、単層であれば実施の形態１の記載を参酌することができる。また上記酸化物半導体層を備えるトランジスタにおいて閾値制御を行う場合、ゲート電極１４８は仕事関数が５ｅＶ、好ましくは５．５ｅＶ以上の材料を用いる。具体的には、窒素を含む金属酸化物および、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で形成することができる。
【０１０６】
以上の工程により、実施の形態１のワイドバンドギャップ半導体層１４４に、酸化膜半導体を用いたトランジスタ１６２を作製することができる。
【０１０７】
以上のように、本実施の形態で示すトランジスタ１６２は、酸化物半導体層中の水、水素等の不純物を取り除く工程により、不純物の少ない酸化物半導体層が得られる。さらに酸化物半導体層に酸素を直接、または間接的に第１の絶縁層１３０およびゲート絶縁層１４６から供給することで、酸化物半導体層の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体を形成することができる。その結果、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することが出来る。
【０１０８】
また、本実施の形態で示すトランジスタ１６２は、実施の形態１と同様に、酸化物半導体層の端部がパッシベーション性を有する第２の絶縁層１３４と接している。そのため、酸化物半導体層の端部から侵入する、外部の大気成分、とくに、水分、水素を抑制できるので、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することができる。
【０１０９】
また、本実施の形態で示すストッパー膜１５０を使用する製造方法を用いると、酸化物半導体層の表面に大きなダメージを与えず、ストッパー膜１５０を選択的にエッチングすることができるので、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することが出来る。
【０１１０】
また、本実施の形態で示すトランジスタ１６２の製造方法を用いると、ドライエッチングによりパターニングしにくい絶縁膜をパターニングすることができる。また、その絶縁膜でトランジスタ１６２を素子分離することができる。よって、隣接するトランジスタ間に流れるリーク電流を抑制することができる。
【０１１１】
（実施の形態３）
本実施の形態では、実施の形態１で例示した半導体装置のワイドバンドギャップ半導体層１４４にＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ）酸化物半導体層を用いた場合について、その構成と製造方法について説明する。なお、ＣＡＡＣ酸化物半導体層については、半導体装置の構成例で詳細を説明する。
【０１１２】
本実施の形態で説明する半導体装置は、実施の形態１で例示する半導体装置と第１の絶縁層１３０と、ＣＡＡＣ酸化物半導体層と、ゲート絶縁層１４６と、ゲート電極１４８と、ストッパー膜１５０の構成が異なる。よって、本実施の形態では、第１の絶縁層１３０と、ＣＡＡＣ酸化物半導体層と、ゲート絶縁層１４６と、ゲート電極１４８と、ストッパー膜１５０の構成と、その製造方法について説明する。他のソース電極およびドレイン電極、絶縁膜１６０、トレンチの構成、およびその製造方法についての説明は、実施の形態１の説明を援用するものとし、ここでは省略する。
【０１１３】
本実施の形態で示す半導体装置は、ＣＡＡＣ酸化物半導体層の端部が第２の絶縁層に接しているため、端部からＣＡＡＣ酸化物半導体層の内部に外部の水分・大気成分の侵入し難い。その結果、電気特性の低下や変動を生じにくい半導体装置を提供することができる。
【０１１４】
＜ＣＡＡＣ酸化物半導体層を用いた半導体装置の構成例＞
次に、本発明の一態様の半導体装置の構成について説明する。具体的には、ＣＡＡＣ酸化物半導体層を用いた半導体装置の構成を説明する。
【０１１５】
（ＣＡＡＣ酸化物半導体層）
はじめに、ＣＡＡＣ酸化物半導体層について説明する。本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体層（ＣＡＡＣ酸化物半導体層：Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ酸化物半導体層ともいう。）について説明する。
【０１１６】
ＣＡＡＣ酸化物半導体層とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【０１１７】
ＣＡＡＣ酸化物半導体層は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ酸化物半導体層は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０１１８】
ＣＡＡＣ酸化物半導体層を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ酸化物半導体層を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ酸化物半導体層が形成される基板面、ＣＡＡＣ酸化物半導体層の表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ酸化物半導体層を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ酸化物半導体層が形成される基板面、ＣＡＡＣ酸化物半導体層の表面などに垂直な方向）を向いていてもよい。
【０１１９】
ＣＡＡＣ酸化物半導体層は、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【０１２０】
このようなＣＡＡＣ酸化物半導体層の例として、膜状に形成され、膜表面または酸化物が形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる酸化物を挙げることもできる。
【０１２１】
ＣＡＡＣ酸化物半導体層に含まれる結晶構造の一例について図９乃至図１１を用いて詳細に説明する。なお、特に断りがない限り、図９乃至図１１は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図９において丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１２２】
図９（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図９（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図９（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図９（Ａ）に示す小グループは電荷が０である。
【０１２３】
図９（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図９（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図９（Ｂ）に示す構造をとりうる。図９（Ｂ）に示す小グループは電荷が０である。
【０１２４】
図９（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図９（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図９（Ｃ）に示す小グループは電荷が０である。
【０１２５】
図９（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図９（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図９（Ｄ）に示す小グループは電荷が＋１となる。
【０１２６】
図９（Ｅ）に、２個のＺｎを含む小グループを示す。図９（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図９（Ｅ）に示す小グループは電荷が−１となる。
【０１２７】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
【０１２８】
ここで、これらの小グループ同士が結合する規則について説明する。６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１２９】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１３０】
図１０（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１０（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１０（Ｃ）は、図１０（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１３１】
図１０（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１０（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１０（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１３２】
図１０（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１３３】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図９（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１３４】
具体的には、図１０（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１３５】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系の材料などを用いた場合も同様である。
【０１３６】
例えば、図１１（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１３７】
図１１（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１３８】
図１１（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１１（Ｃ）は、図１１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１３９】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１４０】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１１（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１４１】
具体的には、図１１（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
【０１４２】
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１３（Ａ）に示す結晶構造を取りうる。なお、図１３（Ａ）に示す結晶構造において、図９（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１４３】
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１３（Ｂ）に示す結晶構造を取りうる。なお、図１３（Ｂ）に示す結晶構造において、図９（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１４４】
（第１の絶縁層）
次に、第１の絶縁層１３０について説明する。第１の絶縁層１３０は、凸形状を有する。第１の絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。また、絶縁層１３０は酸素を含有し加熱により酸素の一部を放出する絶縁層を用いるのが好ましい。
【０１４５】
（ゲート絶縁層）
ゲート絶縁層１４６の材料としては、絶縁膜を用いることができる。具体的には、酸化シリコン、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート、ハフニウムアルミネート、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、酸化ランタンなどを用いることができる。また、ゲート絶縁層１４６は、酸素を含有し加熱により酸素の一部を放出する絶縁層を用いるのが好ましい。
【０１４６】
なお、ゲート絶縁層１４６は、水素等の不純物が十分に除去されている絶縁膜を用いる。ゲート絶縁層１４６中の水素等の不純物がＣＡＡＣ酸化物半導体層に拡散して、トランジスタの電気特性の信頼性を、低下させないようにするためである。
【０１４７】
（第２の絶縁層）
次に、第２の絶縁層１３４について説明する。第２の絶縁層１３４は、水分、水素を遮断するパッシベーション性を有する絶縁層である。第２の絶縁層１３４をＣＡＡＣ酸化物半導体層の端部に接して設ける構成により、その端部からその内部に外部の水分・大気成分の侵入を防止できる。ＣＡＡＣ酸化物半導体層の内部に外部の水分・大気成分の侵入を防止すれば、ＣＡＡＣ酸化物半導体層を用いたトランジスタの電気的信頼性を向上することができる。パッシベーション性を有する第２の絶縁層としては、酸化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、窒化シリコン、酸化ガリウム、窒化ガリウムなど用いることができる。
【０１４８】
（ゲート電極）
次に、ゲート電極１４８について説明する。ゲート電極１４８の材料は、単層構造を用いる場合、実施の形態１の記載を参酌することができる。
【０１４９】
なお、半導体装置の閾値をプラス側に制御して、いわゆるノーマリーオフ型のスイッチング素子とするためには、ゲート絶縁層１４６と接する側に、適切な仕事関数を有するゲート電極１４８を選択する必要がある。このような閾値制御を、当該半導体装置において行う場合、ゲート電極１４８の仕事関数は５ｅＶ、好ましくは５．５ｅＶ以上必要となる。このような仕事関数が高い導電膜としては、窒素を含む金属酸化物が好ましい。
【０１５０】
具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。
【０１５１】
ゲート電極１４８を積層にする場合、ゲート絶縁層１４６と接するゲート電極１４８の一層に仕事関数の大きな材料を用いる構成が好ましい。特に、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いるのが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性の閾値をプラスにすることができ、いわゆるノーマリーオフのスイッチング素子を実現できるためである。
【０１５２】
＜ＣＡＡＣ酸化物半導体層を用いた半導体装置の製造方法＞
次に、本発明の一態様のＣＡＡＣ酸化物半導体を用いた半導体装置の製造方法について説明する。
【０１５３】
（第１の絶縁層凸部形成）
まず、基板上に第１の絶縁層１３０を成膜したのち、凸部を形成する。
【０１５４】
第１の絶縁層１３０の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いて成膜する事が出来る。具体的には、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。なお、凸部の形成方法は公知の技術を用いればよく、例えば、一回のエッチングまたは複数回のエッチングによって形成することができる。
【０１５５】
（ＣＡＡＣ酸化物半導体層の形成）
次にＣＡＡＣ酸化物半導体層の形成について説明する。基板を加熱しながら酸化物半導体層を成膜すると、ＣＡＡＣ酸化物半導体層が形成される。基板の温度は、１７０℃を超えて７００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは４００℃以上４５０℃以下となることが好ましい。ＣＡＡＣ酸化物半導体層の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いて成膜することが出来る。
【０１５６】
また、ＣＡＡＣ酸化物半導体層は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、いわゆるＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ  Ｐｌａｓｍａ  Ｓｐｕｔｔｅｒｉｎｇ  ｓｙｓｔｅｍ）を用いて成膜してもよい。
【０１５７】
（ＣＡＡＣ酸化物半導体層の成膜時の雰囲気）
ＣＡＡＣ酸化物半導体層を純度の高いガスを用いて成膜すると、ＣＡＡＣ酸化物半導体層中から電気特性に影響を与える水、水素等の不純物を減らすことが出来る。ＣＡＡＣ酸化物半導体層の成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。また、ＣＡＡＣ酸化物半導体層への水素、水、水酸化物、水素化物などの混入を防ぐために、水素、水、水酸化物、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。具体的には、アルゴンの純度は、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上、（即ちＨ２Ｏ濃度を１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、Ｈ２濃度を５ｐｐｂ以下、好ましくは０．５ｐｐｂ、露点として−１２１℃）とすることが好ましい。酸素は７Ｎ（９９．９９９９９％）以上、好ましくは８Ｎ（９９．９９９９９９％）以上、（即ちＨ２Ｏ濃度を１０ｐｐｂ以下、好ましくは１ｐｐｂ以下、Ｈ２濃度を１０ｐｐｂ以下、好ましくは１ｐｐｂ、露点として−１１１℃）とすることが好ましい。
【０１５８】
（ＣＡＡＣ酸化物半導体層の高純度化、成膜後の加熱処理）
次に、ＣＡＡＣ酸化物半導体層に成膜後の加熱処理を行う。成膜後に加熱すると水分、水素などの不純物がより低減する。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１５９】
（ＣＡＡＣ酸化物半導体層の高純度化、成膜後の加熱処理装置）
なお、ＣＡＡＣ酸化物半導体層の成膜後の加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ヘリウム、ネオン、アルゴン等の希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。それらの加熱処理装置に導入する気体の純度は、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６０】
上述の熱処理は脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、ＣＡＡＣ酸化物半導体層を島状に分離した後、ゲート絶縁層１４６の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１６１】
ＣＡＡＣ酸化物半導体層に酸素を供給する加酸素化処理を行ってもよい。加酸素化処理は、ＣＡＡＣ酸化物半導体層を酸素中で加熱処理して酸素を供給する方法と、ＣＡＡＣ酸化物半導体層の周辺の膜に含まれる酸素を拡散させ、ＣＡＡＣ酸化物半導体層に酸素を供給する方法がある。以下にＣＡＡＣ酸化物半導体層を酸素中で加熱処理して酸素を供給する方法について説明する。周辺の膜から間接的にＣＡＡＣ酸化物半導体層に酸素を供給する方法については、後述する第１の絶縁層１３０からの加酸素化処理、ゲート絶縁層１４６からの加酸素化処理において詳細を説明する。
【０１６２】
（酸素雰囲気下での加酸素化処理）
ＣＡＡＣ酸化物半導体層を酸素中で加熱処理して酸素を供給する方法について説明する。ＣＡＡＣ酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物を用いた場合、ＣＡＡＣ酸化物半導体層中の酸素の組成比は、化学量論的組成比（Ｉｎ−Ｇａ−Ｚｎ−Ｏであれば原子数比でＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）以上にすることが望ましい。加酸素化処理をするとトランジスタの電気特性が向上する。加酸素化処理のための加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６３】
（イオン注入、イオンドーピング法による加酸素化処理）
また、イオン注入法又はイオンドーピング法などを用いて、ＣＡＡＣ酸化物半導体層に直接酸素を添加してもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素をＣＡＡＣ酸化物半導体層に添加すれば良い。
【０１６４】
（ソース電極及びドレイン電極の形成）
次に、ソース電極１４２ａ及びドレイン電極１４２ｂをＣＡＡＣ酸化物半導体層に電気的に接続するように形成する。ソース電極１４２ａ及びドレイン電極１４２ｂは、第１の絶縁層の凸部を挟んで、ＣＡＡＣ酸化物半導体層に接するように形成する。
【０１６５】
（ストッパー膜の形成）
次に、ストッパー膜１５０の形成について説明する。ストッパー膜１５０の形成は、実施の形態１の記載を参酌することができる。特に、ワイドバンドギャップ半導体層１４４にＣＡＡＣ酸化物半導体層を用いる場合には、シリコン、窒化シリコンのいずれかが、ストッパー膜１５０に好適である。シリコン、窒化シリコンのいずれかを用いるのは、後に行うストッパー膜のエッチングで、ＣＡＡＣ酸化物半導体層の表面にダメージを与えないで選択的にエッチングすることができるからである。ストッパー膜１５０はスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成することが出来る。ストッパー膜１５０の膜厚は１０ｎｍ以上１００ｎｍ以下で形成する。
【０１６６】
（第２の絶縁層の形成）
第２の絶縁層１３４を埋め込むトレンチの形成と、トレンチが埋まるように第２の絶縁層１３４を形成する工程は、実施の形態１の製造方法の説明を援用することができる。特に、ワイドバンドギャップ半導体層１４４にＣＡＡＣ酸化物半導体層を用いる場合には、第２の絶縁層１３４は、水分、水素を遮断するパッシベーション性を有する絶縁層を用いる。具体的には、スパッタリング法で酸化アルミニウムを形成すれば、パッシベーション性の高い絶縁膜が得られる。
【０１６７】
絶縁膜１６０の形成から第２の絶縁層の平坦化までは、実施の形態１の記載を参酌することができる。
【０１６８】
ストッパー膜１５０の平坦化工程まで実施することにより、ＣＡＡＣ酸化物半導体層を島状にすることができる。また、ＣＡＡＣ酸化物半導体層の端部は、第２の絶縁層１３４に接する構成にすることができる。また、ストッパー膜１５０の形成工程から第２の絶縁層１３４の平坦化工程を行えば、フォトリソグラフィ工程とエッチング工程を用いないで、第２の絶縁層１３４を形成することができる。特に酸化アルミニウムのようなドライエッチングされにくい材料では、フォトリソグラフィ工程とドライエッチングによりパターニングすることは困難である。しかし、当該ＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）法を用いれば、ドライエッチングでエッチングされにくい絶縁膜であってもパターニングすることができる。
【０１６９】
（ストッパー膜のエッチング）
次に、ストッパー膜１５０をエッチングにより取り除く。ＣＡＡＣ酸化物半導体層とエッチング選択比が高いシリコンを、ストッパー膜１５０に用いると、ストッパー膜１５０をエッチングするときにＣＡＡＣ酸化物半導体層の表面に大きなダメージを与えない。なお、エッチングは、ドライエッチング、ウェットエッチングのいずれを用いて行ってもよいが、ＣＡＡＣ酸化物半導体層の表面に大きなダメージを与えることなく、ストッパー膜１５０を選択的にエッチングできるドライエッチングが好ましい。
【０１７０】
（ゲート絶縁層の形成）
次に、露出したＣＡＡＣ酸化物半導体層上にゲート絶縁層１４６を形成する。ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、印刷法等を適宜用いることができる。ゲート絶縁層１４６の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。
【０１７１】
ＣＡＡＣ酸化物半導体層に接して設ける膜から、加酸素化処理を行ってもよい。以下にその方法について説明する。
【０１７２】
（第１の絶縁層からの加酸素化処理）
ＣＡＡＣ酸化物半導体層への加酸素化処理は、第１の絶縁層１３０からも行うことも出来る。酸素を含有し加熱により酸素の一部を放出する第１の絶縁層１３０を用いれば、第１の絶縁層１３０からＣＡＡＣ酸化物半導体層に酸素を供給することが出来る。例えば、第１の絶縁層１３０はスパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。第１の絶縁層１３０の膜厚は、１００ｎｍ以上５００ｎｍ以下が好ましい。第１の絶縁層１３０の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いることができる。第１の絶縁層１３０中の酸素をＣＡＡＣ酸化物半導体層に拡散させるための加熱処理は、第１の絶縁層１３０の上にＣＡＡＣ酸化物半導体層を成膜した後、またはゲート絶縁層１４６を成膜した後に行う事ができる。加熱処理は酸素雰囲気下、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。なお、第１の絶縁層１３０中の酸素をＣＡＡＣ酸化物半導体層に供給する工程は、ゲート絶縁層１４６の形成前に行うこともできる。
【０１７３】
（ゲート絶縁層からの加酸素化処理）
ＣＡＡＣ酸化物半導体層への加酸素化処理は、ゲート絶縁層１４６からも行うことも出来る。ゲート絶縁層１４６に酸素を含む絶縁膜を用いれば、加熱処理によりゲート絶縁層１４６中の酸素が酸化物半導体層に拡散し、ＣＡＡＣ酸化物半導体層中に酸素を供給することが出来る。例えば、ゲート絶縁層１４６はスパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることができる。ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、ゲート絶縁層１４６の材料としては、酸素が過剰なＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。ゲート絶縁層１４６中の酸素をＣＡＡＣ酸化物半導体層に拡散させるための加熱処理は、ゲート絶縁層１４６形成後に行うのがよい。加熱処理は、酸素雰囲気下、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１７４】
上記に示した加酸素化処理により、ＣＡＡＣ酸化物半導体層中に酸素を供給することが出来る。
【０１７５】
（ゲート電極の形成）
ゲート電極１４８の形成は、単層であれば実施の形態１の記載を参酌することができる。また上記ＣＡＡＣ酸化物半導体層を備えるトランジスタにおいて閾値制御を行う場合、ゲート電極１４８の仕事関数は、５ｅＶ、好ましくは５．５ｅＶ以上の材料を用いることが好ましい。例えば、窒素を含む金属酸化物、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で形成することができる。
【０１７６】
以上のように、本実施の形態で示すトランジスタ１６２は、ワイドバンドギャップ半導体層１４４にＣＡＡＣ酸化物半導体層を用いることにより、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することが出来る。
【０１７７】
また、本実施の形態で示すトランジスタ１６２は実施の形態１と同様に、ＣＡＡＣ酸化物半導体層の端部は、パッシベーション性を有する第２の絶縁層１３４と接している。そのため、ＣＡＡＣ酸化物半導体層の端部から侵入する外部の大気成分、とくに、水分、水素を抑制できるので、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することができる。
【０１７８】
また、ストッパー膜１５０を使用する当該半導体装置の製造方法を用いると、ＣＡＡＣ酸化物半導体層の表面に大きなダメージを与えず、ストッパー膜１５０を選択的にエッチングすることができるので、電気特性の低下や変動を生じにくいトランジスタ１６２を作製することが出来る。
【０１７９】
また、本実施の形態で示すトランジスタ１６２の製造方法を用いると、ドライエッチングによりパターニングしにくい絶縁膜をパターニングすることができる。また、その絶縁膜でトランジスタ１６２を素子分離することができる。よって、隣接するトランジスタ間に流れるリーク電流を抑制することができる。
【符号の説明】
【０１８０】
１３０    第１の絶縁層
１３４    第２の絶縁層
１４４    ワイドバンドギャップ半導体層
１４６    ゲート絶縁層
１４８    ゲート電極
１５０    ストッパー膜
１６０    絶縁膜
１６２    トランジスタ
１４２ａ      ソース電極
１４２ｂ      ドレイン電極
１７０    配線
１８０    層間絶縁膜
【図１】
0005959296.tif 000002
【図２】
0005959296.tif 000003
【図３】
0005959296.tif 000004
【図４】
0005959296.tif 000005
【図５】
0005959296.tif 000006
【図６】
0005959296.tif 000007
【図７】
0005959296.tif 000008
【図８】
0005959296.tif 000009
【図９】
0005959296.tif 000010
【図１２】
0005959296.tif 000011
【図１０】
0005959296.tif 000012
【図１１】
0005959296.tif 000013
【図１３】
0005959296.tif 000014