(57)【特許請求の範囲】
【請求項１】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
前記第２基板に電気的に接続された第１端子と、
前記第１アノード電極に電気的に接続された第２端子と、
前記第１エミッタ電極、前記第２エミッタ電極、及び前記第１基板と電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
【請求項２】
第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続され、前記第２アノード電極が前記第２端子に電気的に接続された第２ダイオードを備え、
前記モールド樹脂は、前記第２ダイオードを覆うことを特徴とする請求項１に記載の半導体装置。
【請求項３】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
前記第２基板に電気的に接続された第１端子と、
前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第２端子と、
前記第１エミッタ電極、及び前記第１基板に電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
【請求項４】
カソード電極とアノード電極を有し、前記カソード電極が前記第２基板に電気的に接続され、前記アノード電極が前記第３端子に電気的に接続されたクランプダイオードを備えたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
前記第１基板と電気的に接続された第１端子と、
前記第１エミッタ電極に電気的に接続された第２端子と、
前記第２基板、前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
【請求項６】
第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２エミッタ電極が前記第２端子に電気的に接続され、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子を備え、
前記モールド樹脂は前記第２スイッチング素子を覆うことを特徴とする請求項５に記載の半導体装置。
【請求項７】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
前記第１基板と電気的に接続された第１端子と、
前記第１エミッタ電極、及び前記第２エミッタ電極に電気的に接続された第２端子と、
前記第２基板、及び前記第１アノード電極に電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする半導体装置。
【請求項８】
カソード電極とアノード電極を有し、前記カソード電極が前記第２基板に電気的に接続され、前記アノード電極が前記第２端子に電気的に接続されたクランプダイオードを備えたことを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置。
【請求項９】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第２基板に電気的に接続された第２スイッチング素子と、
前記第２基板に電気的に接続された第１端子と、
前記第１アノード電極に電気的に接続された第２端子と、
前記第１エミッタ電極、前記第２エミッタ電極、及び前記第１基板と電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２基板、前記第１スイッチング素子、及び前記第２スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置と、
導電体で形成された第３基板と、
第３カソード電極と第３アノード電極を有し、前記第３カソード電極が前記第３基板に電気的に接続された第３ダイオードと、
第４カソード電極と第４アノード電極を有し、前記第４カソード電極が前記第３基板に電気的に接続された第４ダイオードと、
導電体で形成された第４基板と、
第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、前記第３コレクタ電極が前記第４基板に電気的に接続された第３スイッチング素子と、
前記第３基板と電気的に接続された第４端子と、
前記第３エミッタ電極に電気的に接続された第５端子と、
前記第４基板、前記第３アノード電極、及び前記第４アノード電極に電気的に接続された第６端子と、
前記第４端子、前記第５端子、及び前記第６端子の一部を外部に露出させつつ、前記第３基板、前記第３ダイオード、前記第４ダイオード、前記第４基板、及び前記第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置と、
前記第１半導体装置と前記第２半導体装置を搭載する冷却器と、を有し、
前記第１端子は前記第４端子と正対し、
前記第２端子は前記第５端子と正対し、
前記第３端子は前記第６端子と正対することを特徴とする半導体装置。
【請求項１０】
導電体で形成された第１基板と、
第１カソード電極と第１アノード電極を有し、前記第１カソード電極が前記第１基板に電気的に接続された第１ダイオードと、
第２カソード電極と第２アノード電極を有し、前記第２カソード電極が前記第１基板に電気的に接続された第２ダイオードと、
導電体で形成された第２基板と、
第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、前記第１コレクタ電極が前記第２基板に電気的に接続された第１スイッチング素子と、
前記第２基板に電気的に接続された第１端子と、
前記第１アノード電極、及び前記第２アノード電極に電気的に接続された第２端子と、
前記第１エミッタ電極、及び前記第１基板に電気的に接続された第３端子と、
前記第１端子、前記第２端子、及び前記第３端子の一部を外部に露出させつつ、前記第１基板、前記第１ダイオード、前記第２ダイオード、前記第２基板、及び前記第１スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置と、
導電体で形成された第３基板と、
第３カソード電極と第３アノード電極を有し、前記第３カソード電極が前記第３基板に電気的に接続された第３ダイオードと、
導電体で形成された第４基板と、
第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、前記第２コレクタ電極が前記第４基板に電気的に接続された第２スイッチング素子と、
第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、前記第３コレクタ電極が前記第４基板に電気的に接続された第３スイッチング素子と、
前記第３基板と電気的に接続された第４端子と、
前記第２エミッタ電極、及び前記第３エミッタ電極に電気的に接続された第５端子と、
前記第４基板、及び前記第３アノード電極に電気的に接続された第６端子と、
前記第４端子、前記第５端子、及び前記第６端子の一部を外部に露出させつつ、前記第３基板、前記第３ダイオード、前記第４基板、前記第２スイッチング素子、及び前記第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置と、
前記第１半導体装置と前記第２半導体装置を搭載する冷却器と、を有し、
前記第１端子は前記第４端子と正対し、
前記第２端子は前記第５端子と正対し、
前記第３端子は前記第６端子と正対することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば大電流のスイッチングなどに用いられる半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、直列に接続された２つのスイッチング素子で形成されたアーム（ブリッジアーム）を有する半導体装置が開示されている。２つのスイッチング素子の中間点は、負荷につながる出力端子と接続される。このアームを複数用いることで、チョッパ回路、インバータ回路、又は整流器等の回路を構成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特表２０１２−５３３２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の電流容量を高めるためにスイッチング素子を並列接続すると、スイッチング素子間の電流アンバランスによってスイッチング素子間で温度ばらつきが生じ得る。この温度ばらつきを抑制するために、並列接続するスイッチング素子の特性をそろえる必要があった。並列接続するスイッチング素子の特性をそろえようとすると、半導体装置の特性の管理項目数が増加する問題があった。【０００５】
本発明は上述の問題を解決するためになされたものであり、特性の管理項目数を増加させることなく半導体装置の電流容量を高めることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明に係る半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、該第２エミッタ電極、及び該第１基板と電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。【０００７】
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極、及び該第２アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、及び該第１基板に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。【０００８】
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第１基板と電気的に接続された第１端子と、該第１エミッタ電極に電気的に接続された第２端子と、該第２基板、該第１アノード電極、及び該第２アノード電極に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。【０００９】
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第１基板と電気的に接続された第１端子と、該第１エミッタ電極、及び該第２エミッタ電極に電気的に接続された第２端子と、該第２基板、及び該第１アノード電極に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えたことを特徴とする。【００１０】
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第２基板に電気的に接続された第２スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、該第２エミッタ電極、及び該第１基板と電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２基板、該第１スイッチング素子、及び該第２スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置を備える。さらに、導電体で形成された第３基板と、第３カソード電極と第３アノード電極を有し、該第３カソード電極が該第３基板に電気的に接続された第３ダイオードと、第４カソード電極と第４アノード電極を有し、該第４カソード電極が該第３基板に電気的に接続された第４ダイオードと、導電体で形成された第４基板と、第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、該第３コレクタ電極が該第４基板に電気的に接続された第３スイッチング素子と、該第３基板と電気的に接続された第４端子と、該第３エミッタ電極に電気的に接続された第５端子と、該第４基板、該第３アノード電極、及び該第４アノード電極に電気的に接続された第６端子と、該第４端子、該第５端子、及び該第６端子の一部を外部に露出させつつ、該第３基板、該第３ダイオード、該第４ダイオード、該第４基板、及び該第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置を備える。さらに、該第１半導体装置と該第２半導体装置を搭載する冷却器を備える。そして、該第１端子は該第４端子と正対し、該第２端子は該第５端子と正対し、該第３端子は該第６端子と正対する。【００１１】
本願の発明に係る他の半導体装置は、導電体で形成された第１基板と、第１カソード電極と第１アノード電極を有し、該第１カソード電極が該第１基板に電気的に接続された第１ダイオードと、第２カソード電極と第２アノード電極を有し、該第２カソード電極が該第１基板に電気的に接続された第２ダイオードと、導電体で形成された第２基板と、第１エミッタ電極、第１コレクタ電極、及び第１ゲート電極を有し、該第１コレクタ電極が該第２基板に電気的に接続された第１スイッチング素子と、該第２基板に電気的に接続された第１端子と、該第１アノード電極、及び該第２アノード電極に電気的に接続された第２端子と、該第１エミッタ電極、及び該第１基板に電気的に接続された第３端子と、該第１端子、該第２端子、及び該第３端子の一部を外部に露出させつつ、該第１基板、該第１ダイオード、該第２ダイオード、該第２基板、及び該第１スイッチング素子を覆うモールド樹脂と、を備えた第１半導体装置を備える。さらに、導電体で形成された第３基板と、第３カソード電極と第３アノード電極を有し、該第３カソード電極が該第３基板に電気的に接続された第３ダイオードと、導電体で形成された第４基板と、第２エミッタ電極、第２コレクタ電極、及び第２ゲート電極を有し、該第２コレクタ電極が該第４基板に電気的に接続された第２スイッチング素子と、第３エミッタ電極、第３コレクタ電極、及び第３ゲート電極を有し、該第３コレクタ電極が該第４基板に電気的に接続された第３スイッチング素子と、該第３基板と電気的に接続された第４端子と、該第２エミッタ電極、及び該第３エミッタ電極に電気的に接続された第５端子と、該第４基板、及び該第３アノード電極に電気的に接続された第６端子と、該第４端子、該第５端子、及び該第６端子の一部を外部に露出させつつ、該第３基板、該第３ダイオード、該第４基板、該第２スイッチング素子、及び該第３スイッチング素子を覆うモールド樹脂と、を備えた第２半導体装置を備える。さらに、該第１半導体装置と該第２半導体装置を搭載する冷却器を備える。そして、該第１端子は該第４端子と正対し、該第２端子は該第５端子と正対し、該第３端子は該第６端子と正対する。【００１２】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１３】
この発明によれば、半導体装置の特性の管理項目数を増加させることなく半導体装置の電流容量を高めることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る半導体装置の平面図である。
【図２】図１のモールド樹脂内部を示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ破線における断面図である。
【図４】図２のＩＶ−ＩＶ破線における断面図である。
【図５】半導体装置の回路図である。
【図６】半導体装置の平面図である。
【図７】図６のモールド樹脂内部を示す平面図である。
【図８】半導体装置の回路図である。
【図９】バスバーと半導体装置を接続したことを示す平面図である。
【図１０】図９の半導体装置の回路図である。
【図１１】第１比較例に係る半導体装置の回路図である。
【図１２】第２比較例に係る半導体装置の回路図である。
【図１３】本発明の実施の形態２に係る半導体装置の樹脂内部を示す平面図である。
【図１４】図１３の半導体装置の回路図である。
【図１５】半導体装置の樹脂内部を示す平面図である。
【図１６】図１５の半導体装置の回路図である。
【図１７】バスバーと半導体装置を接続したことを示す回路図である。
【図１８】本発明の実施の形態３に係る半導体装置の樹脂内部を示す平面図である。
【図１９】図１８の半導体装置の回路図である。
【図２０】半導体装置の樹脂内部を示す平面図である。
【図２１】図２０の半導体装置の回路図である。
【図２２】バスバーと半導体装置を接続したことを示す回路図である。
【図２３】本発明の実施の形態４に係る半導体装置の回路図である。
【図２４】図２３の半導体装置のモールド樹脂内部を示す平面図である。
【図２５】本発明の実施の形態５に係る半導体装置の回路図である。
【図２６】図２５の半導体装置のモールド樹脂内部を示す平面図である。
【図２７】本発明の実施の形態６に係る半導体装置の斜視図である。
【図２８】第２半導体装置のモールド樹脂内部を示す平面図である。
【図２９】変形例に係る半導体装置の斜視図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１６】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の平面図である。半導体装置１０はモールド樹脂１２を備えている。モールド樹脂１２から第１端子１４、第２端子１６、第３端子１８、及び制御端子２０が外部に露出している。第１端子１４に「Ｐ」と記載されているのは第１端子１４が電源の正側（Ｐ側）に接続されるためである。第２端子１６に「Ｎ」と記載されているのは第２端子１６が電源の負側（Ｎ側）に接続されるためである。第３端子１８に「Ｕ」と記載されているのは第３端子１８がＵ相バスバーに接続されるためである。
【００１７】
図２は、図１のモールド樹脂１２内部を示す平面図である。半導体装置１０は、導電体で形成された第１基板２１と、導電体で形成された第２基板２２を備えている。第１基板２１には、第１ダイオード２４と第２ダイオード２６が搭載されている。
【００１８】
図３は、図２のＩＩＩ−ＩＩＩ破線における断面図である。第１ダイオード２４は、第１アノード電極２４ａ、基板２４ｂ、及び第１カソード電極２４ｃを有している。第２ダイオード２６は、第２アノード電極２６ａ、基板２６ｂ、及び第２カソード電極２６ｃを有している。
【００１９】
第１カソード電極２４ｃと第２カソード電極２６ｃは、例えばはんだなどの導電性接着剤２７により第１基板２１に電気的に接続されている。第１アノード電極２４ａと第２アノード電極２６ａは、導電性接着剤２８により第２端子１６の接続部１６ａに電気的に接続されている。接続部１６ａは、第２端子１６のうち、第１アノード電極２４ａ及び第２アノード電極２６ａの直上に形成された部分である。第１基板２１の下面には絶縁シート２３が貼り付けられている。絶縁シート２３の下面がモールド樹脂１２から外部に露出する。
【００２０】
図２の説明に戻る。第２基板２２には、第１スイッチング素子３０と第２スイッチング素子３２が搭載されている。第１スイッチング素子３０と第２スイッチング素子３２はＩＧＢＴで形成されている。第１スイッチング素子３０は、上面側に第１エミッタ電極３０ａと第１ゲート電極３０ｂを備えている。第２スイッチング素子３２は上面側に第２エミッタ電極３２ａと第２ゲート電極３２ｂを備えている。
【００２１】
図４は、図２のＩＶ−ＩＶ破線における断面図である。第１スイッチング素子３０は基板３０ｃと基板３０ｃの下面側に形成された第１コレクタ電極３０ｄを有している。第２スイッチング素子３２は基板３２ｃと基板３２ｃの下面側に形成された第２コレクタ電極３２ｄを有している。第１コレクタ電極３０ｄと第２コレクタ電極３２ｄは、導電性接着剤３３により第２基板２２に電気的に接続されている。
【００２２】
第１エミッタ電極３０ａと第２エミッタ電極３２ａは導電性接着剤３４により第３端子１８の接続部１８ａに電気的に接続されている。接続部１８ａは、第３端子１８のうち、第１エミッタ電極３０ａ及び第２エミッタ電極３２ａの直上に形成された部分である。第２基板２２の下面には絶縁シート２５が貼り付けられている。絶縁シート２５の下面がモールド樹脂１２から外部に露出する。
【００２３】
図２の説明に戻る。第１端子１４の接続部１４ａは、導電性接着剤により第２基板２２に電気的に接続されている。接続部１４ａは、第１端子１４のうち第２基板２２の直上に形成された部分である。第３端子１８の接続部１８ｂは、導電性接着剤により第１基板２１に電気的に接続されている。接続部１８ｂは、第３端子１８のうち第１基板２１の直上に形成された部分である。接続部１８ａが第１エミッタ電極３０ａ及び第２エミッタ電極３２ａに接続され、接続部１８ｂが第１基板２１に接続されることで、第３端子１８は、第１エミッタ電極３０ａ、第２エミッタ電極３２ａ、及び第１基板２１に電気的に接続されている。
【００２４】
モールド樹脂１２は、第１端子１４、第２端子１６、及び第３端子１８の一部を外部に露出させつつ、第１基板２１、第１ダイオード２４、第２ダイオード２６、第２基板２２、第１スイッチング素子３０、及び第２スイッチング素子３２を覆っている。なお、説明の便宜上、図２においては制御端子２０を省略している。
【００２５】
図５は、半導体装置１０の回路図である。第１スイッチング素子３０と第２スイッチング素子３２は並列接続されている。第１ダイオード２４と第２ダイオード２６は並列接続されている。そして、第１スイッチング素子３０と第２スイッチング素子３２のエミッタが、第１ダイオード２４と第２ダイオード２６のカソードと接続されている。つまり、並列接続された第１スイッチング素子３０及び第２スイッチング素子３２と、並列接続された第１ダイオード２４及び第２ダイオード２６が直列接続されている。
【００２６】
第１スイッチング素子３０と第２スイッチング素子３２はＰ側に接続されるＰ側スイッチング素子である。第１ダイオード２４と第２ダイオード２６はＮ側に接続されるＮ側ダイオードである。
【００２７】
図６は、半導体装置５０の平面図である。半導体装置５０はモールド樹脂５２を備えている。モールド樹脂５２から第１端子５４、第２端子５６、第３端子５８、及び制御端子６０が外部に露出している。図７は、図６のモールド樹脂５２内部を示す平面図である。半導体装置５０は、導電体で形成された第１基板６１と、導電体で形成された第２基板６２を備えている。
【００２８】
第１基板６１には、第１ダイオード６４と第２ダイオード６６が搭載されている。第１ダイオード６４と第２ダイオード６６の構造及び第１基板６１に対する電気的接続は、第１ダイオード２４と第２ダイオード２６の構造及び第１基板２１に対する電気的接続と同じである。つまり、第１ダイオード６４のカソード電極と第２ダイオード６６のカソード電極が第１基板６１に電気的に接続されている。
【００２９】
第２基板６２には、第１スイッチング素子７０と第２スイッチング素子７２が搭載されている。第１スイッチング素子７０と第２スイッチング素子７２の構造及び第２基板６２に対する電気的接続は、第１スイッチング素子３０と第２スイッチング素子３２の構造及び第２基板２２に対する電気的接続と同じである。つまり、第１スイッチング素子７０のコレクタ電極と第２スイッチング素子７２のコレクタ電極が基板６２に電気的に接続されている。
【００３０】
第１端子５４のうち第１基板６１の直上に形成された部分である接続部５４ａが第１基板６１と電気的に接続されている。第２端子５６のうち第１エミッタ電極７０ａと第２エミッタ電極７２ａの直上に形成された部分である接続部５６ａが第１エミッタ電極７０ａと第２エミッタ電極７２ａに電気的に接続されている。
【００３１】
第３端子５８のうち第１アノード電極６４ａと第２アノード電極６６ａの直上に形成された部分である接続部５８ａは、第１アノード電極６４ａと第２アノード電極６６ａに電気的に接続されている。第３端子５８のうち、第２基板６２の直上に形成された部分である接続部５８ｂが第２基板６２に電気的に接続されている。従って、第３端子５８は、第２基板６２、第１アノード電極６４ａ、及び第２アノード電極６６ａに電気的に接続されている。
【００３２】
モールド樹脂５２は、第１端子５４、第２端子５６、及び第３端子５８の一部を外部に露出させつつ、第１基板６１、第１ダイオード６４、第２ダイオード６６、第２基板６２、第１スイッチング素子７０、及び、第２スイッチング素子７２を覆っている。
【００３３】
図８は、半導体装置５０の回路図である。第１ダイオード６４と第２ダイオード６６は並列接続されている。第１スイッチング素子７０と第２スイッチング素子７２は並列接続されている。そして、第１スイッチング素子７０と第２スイッチング素子７２のコレクタが、第１ダイオード６４と第２ダイオード６６のアノードと接続されている。つまり、並列接続された第１スイッチング素子７０及び第２スイッチング素子７２と、並列接続された第１ダイオード６４及び第２ダイオード６６が直列接続されている。
【００３４】
第１ダイオード６４と第２ダイオード６６はＰ側に接続されるＰ側ダイオードである。第１スイッチング素子７０と第２スイッチング素子７２はＮ側に接続されるＮ側スイッチング素子である。
【００３５】
次に、半導体装置１０と半導体装置５０の使用方法を説明する。半導体装置１０と半導体装置５０は一つの相（単相）を形成するように接続される。図９は、半導体装置１０と半導体装置５０を接続したことを示す平面図である。第１端子１４と第１端子５４はＰ側につながるバスバー７４と接続されている。第２端子１６と第２端子５６はＮ側につながるバスバー７６と接続されている。第３端子１８と第３端子５８は負荷につながるバスバー７８と接続されている。
【００３６】
図１０は、図９の半導体装置の回路図である。第１スイッチング素子３０、第２スイッチング素子３２、第１ダイオード６４、及び第２ダイオード６６が上アームを形成している。第１スイッチング素子７０、第２スイッチング素子７２、第１ダイオード２４、及び第２ダイオード２６が下アームを形成している。上アームでは、第１スイッチング素子３０と第２スイッチング素子３２が並列接続されているので半導体装置の電流容量を高めることができる。下アームでは第１スイッチング素子７０と第２スイッチング素子７２が並列接続されているので半導体装置の電流容量を高めることができる。
【００３７】
ここで、比較例を参照しつつ本発明の実施の形態１に係る半導体装置の意義を説明する。図１１は、第１比較例に係る半導体装置の回路図である。半導体装置８０は、１つのＰ側スイッチング素子、１つのＰ側ダイオード、１つのＮ側スイッチング素子、及び１つのＮ側ダイオードを備えている。半導体装置８０は、Ｐ側に接続される端子８１、Ｎ側に接続される端子８２、及び負荷に接続される端子８３を備えている。
【００３８】
半導体装置８４は、半導体装置８０と同様の構成となっている。半導体装置８４はＰ側に接続される端子８５、Ｎ側に接続される端子８６、及び負荷に接続される端子８７を備えている。
【００３９】
第１比較例の半導体装置は、端子８１と端子８５を接続し、端子８２と端子８６を接続し、端子８３と端子８７を接続することで、電流容量を高めた１つの相を形成するものである。この場合、電流アンバランスによるスイッチング素子間の熱ばらつきを抑制するために、スイッチング素子のＶｔｈ及びＶｏｎなどの特性のバラツキを低減する必要がある。スイッチング素子の特性ばらつきを低減するためには、製品ごとにスイッチング素子の特性を管理しなければならない。よって第１比較例の場合、半導体装置の特性の管理項目数が増える問題があった。
【００４０】
本発明の実施の形態１に係る半導体装置では、Ｐ側スイッチング素子である第１スイッチング素子３０と第２スイッチング素子３２を第２基板２２に固定したので、第１スイッチング素子３０と第２スイッチング素子３２は熱的に接続されている。従って、第１スイッチング素子３０と第２スイッチング素子３２の間の電流アンバランスによる第１スイッチング素子３０と第２スイッチング素子３２の熱ばらつきを抑制できる。そのため、上記の管理項目数の増加の問題を回避できる。
【００４１】
図１２は、第２比較例に係る半導体装置の回路図である。半導体装置９０は、２つのＰ側スイッチング素子と２つのＰ側ダイオードを備えている。半導体装置９０は、Ｐ側に接続される端子９１と負荷に接続される端子９２を備えている。半導体装置９４は、２つのＮ側スイッチング素子と２つのＮ側ダイオードを備えている。半導体装置９４は、Ｎ側に接続される端子９５と負荷に接続される端子９６を備えている。
【００４２】
第２比較例の半導体装置は、端子９２と端子９６を接続することで、１つの相を形成するものである。この場合、端子９２と端子９６を接続するＵ相バスバーの形状が端子９２と端子９６の間のパッケージインダクタンスに影響を与えてしまう。
【００４３】
本発明の実施の形態１に係る半導体装置１０では、第１スイッチング素子３０と第２スイッチング素子３２が第１ダイオード２４と第２ダイオード２６に接続される接続点が半導体装置１０内部にある。また、半導体装置５０では第１ダイオード６４と第２ダイオード６６が第１スイッチング素子７０と第２スイッチング素子７２に接続される接続点が半導体装置５０の内部にある。従って、半導体装置１０、５０によれば、Ｕ相バスバーの形状によるパッケージインダクタンスへの影響を抑制できる。
【００４４】
本発明の実施の形態１では、Ｐ側スイッチング素子数は２とし、Ｎ側スイッチング素子数も２とした。しかしながら、さらに半導体装置の電流容量を増加させたい場合は、Ｐ側スイッチング素子数とＮ側スイッチング素子数を３以上としてもよい。また、Ｐ側スイッチング素子数とＮ側スイッチング素子数を異なる値としても良い。
【００４５】
上記の各スイッチング素子はＩＧＢＴに限定されず、例えばＭＯＳＦＥＴでも良い。なお、これらの変形は以下の実施の形態に係る半導体装置にも応用できる。また、本発明の実施の形態１では半導体装置１０、５０で単相インバータを形成したが、この単相インバータを３つ用意して３相インバータを形成しても良い。
【００４６】
以後、説明の便宜上、上アームとなるスイッチング素子（Ｐ側スイッチング素子）を含む半導体装置を「第１半導体装置」と称し、下アームとなるスイッチング素子（Ｎ側スイッチング素子）を含む半導体装置を「第２半導体装置」と称することがある。実施の形態１の場合、半導体装置１０が第１半導体装置であり、半導体装置５０が第２半導体装置である。
【００４７】
実施の形態２．
本発明の実施の形態２に係る第１半導体装置と第２半導体装置は、実施の形態１に係る第１半導体装置（半導体装置１０）と第２半導体装置（半導体装置５０）との共通点が多いのでこれらとの相違点を中心に説明する。図１３は、第１半導体装置である半導体装置１００の樹脂内部を示す平面図である。半導体装置１００は、図２の半導体装置１０から第２ダイオード２６を除去したものである。そのため、第２端子１０２の接続部１０２ａは第１アノード電極２４ａにのみ接続されている。図１４は、図１３の半導体装置１００の回路図である。
【００４８】
図１５は、第２半導体装置である半導体装置１１０の樹脂内部を示す平面図である。半導体装置１１０は、図７の半導体装置から第２スイッチング素子７２を除去したものである。そのため、第２端子１１２の接続部１１２ａは第１エミッタ電極７０ａにのみ接続されている。図１６は、図１５の半導体装置１１０の回路図である。
【００４９】
図１７は、半導体装置１００と半導体装置１１０を接続した半導体装置の回路図である。半導体装置１００と半導体装置１１０は一つの相（単相）を形成するように接続される。第２端子１０２と第２端子１１２はＮ側につながるバスバー７６に接続されている。図１７の半導体装置は、２つのＰ側スイッチング素子（第１スイッチング素子３０と第２スイッチング素子３２）、２つのＰ側ダイオード（第１ダイオード６４と第２ダイオード６６）、１つのＮ側スイッチング素子（第１スイッチング素子７０）、及び１つのＮ側ダイオード（第１ダイオード２４）を備えている。
【００５０】
本発明の実施の形態２に係る半導体装置は、上アームにおいては２つのスイッチング素子で高い電流容量を有しつつ、下アームにおいては１つのスイッチング素子で電流容量を低減したものである。この半導体装置は、上アームにおいてのみ高い電流容量を要する場合に適している。
【００５１】
スイッチング素子の数とダイオードの数は適宜変化させることができる。例えば、Ｐ側スイッチング素子数を３として、Ｎ側スイッチング素子数を２として上下アームの電流容量を増加させてもよい。
【００５２】
実施の形態３．
本発明の実施の形態３に係る第１半導体装置と第２半導体装置は、実施の形態１に係る第１半導体装置（半導体装置１０）と第２半導体装置（半導体装置５０）との共通点が多いので、これらとの相違点を中心に説明する。図１８は、第１半導体装置である半導体装置１２０の樹脂内部を示す平面図である。半導体装置１２０は、図２の半導体装置から第２スイッチング素子３２を除去したものである。そのため、第３端子１２２の接続部１２２ｂは第１基板２１に電気的に接続され、接続部１２２ａは第１エミッタ電極３０ａに電気的に接続されている。図１９は、図１８の半導体装置１２０の回路図である。
【００５３】
図２０は、第２半導体装置である半導体装置１３０の樹脂内部を示す平面図である。半導体装置１３０は、図７の半導体装置から第２ダイオード６６を除去したものである。そのため、第３端子１３２の接続部１３２ａは第１アノード電極６４ａと電気的に接続され、接続部１３２ｂは第２基板６２に電気的に接続されている。図２１は、図２０の半導体装置１３０の回路図である。
【００５４】
図２２は、半導体装置１２０と半導体装置１３０を接続したことを示す回路図である。半導体装置１２０と半導体装置１３０は一つの相（単相）を形成するように接続される。第３端子１２２と第３端子１３２は負荷につながるバスバー７８と接続されている。図２２の半導体装置は、１つのＰ側スイッチング素子（第１スイッチング素子３０）、１つのＰ側ダイオード（第１ダイオード６４）、２つのＮ側スイッチング素子（第１スイッチング素子７０と第２スイッチング素子７２）、及び２つのＮ側ダイオード（第１ダイオード２４と第２ダイオード２６）を備えている。
【００５５】
本発明の実施の形態３に係る半導体装置は、下アームにおいては２つのスイッチング素子で高い電流容量を有しつつ、上アームにおいては１つのスイッチング素子で電流容量を低減したものである。この半導体装置は、下アームにおいてのみ高い電流容量を要する場合に適している。
【００５６】
スイッチング素子の数とダイオードの数は適宜変化させることができる。例えば、Ｐ側スイッチング素子数を２として、Ｎ側スイッチング素子数を３として上下アームの電流容量を増加させてもよい。
【００５７】
実施の形態４．
本発明の実施の形態４に係る半導体装置は、実施の形態１に係る半導体装置１０との共通点が多いので、半導体装置１０との相違点を中心に説明する。図２３は、本発明の実施の形態４に係る半導体装置２００の回路図である。半導体装置２００は、容量が比較的小さいクランプダイオード２０２を備えている。クランプダイオード２０２のカソード電極は第１端子１４に接続され、アノード電極は第３端子１８に接続されている。
【００５８】
図２４は、半導体装置２００のモールド樹脂１２内部を示す平面図である。クランプダイオード２０２は下面にカソード電極を有し、上面にアノード電極を有する。クランプダイオード２０２のカソード電極は第２基板２２に電気的に接続され、アノード電極２０２ａは第３端子１８の接続部１８ｃに電気的に接続されている。クランプダイオード２０２を設けることで、第１スイッチング素子３０と第２スイッチング素子３２の劣化を防止できる。
【００５９】
このように、第３端子１８に接続部１８ｃを設け、接続部１８ｃとクランプダイオード２０２のアノード電極２０２ａを接続することで、半導体装置２００をＳＲＭ（スイッチトリラクタンスモータ）用駆動回路として用いることができる。他方、第３端子１８に接続部１８ｃを設けないことで、半導体装置をインバータ部品として用いることができる。つまり、半導体装置の製造時に端子形状を選択するだけで、ＳＲＭ用駆動回路とインバータ部品を作り分けることができる。
【００６０】
実施の形態５．
本発明の実施の形態５に係る半導体装置は、実施の形態１に係る半導体装置５０との共通点が多いので、半導体装置５０との相違点を中心に説明する。図２５は、本発明の実施の形態５に係る半導体装置２１０の回路図である。半導体装置２１０は、容量が比較的小さいクランプダイオード２１２を備えている。クランプダイオード２１２のカソード電極は第３端子５８に接続され、アノード電極は第２端子５６に接続されている。
【００６１】
図２６は、半導体装置２１０のモールド樹脂５２内部を示す平面図である。クランプダイオード２１２のカソード電極は第２基板２２に電気的に接続され、アノード電極２１２ａは第２端子５６の接続部５６ｂに電気的に接続されている。クランプダイオード２１２を設けることで、第１スイッチング素子７０と第２スイッチング素子７２の劣化を防止できる。また、接続部５６ｂの有無によりＳＲＭ用駆動回路又はインバータ部品を製造できる。
【００６２】
実施の形態６．
図２７は、本発明の実施の形態６に係る半導体装置の斜視図である。半導体装置３００は冷却器３０２を有している。冷却器３０２の主面３０２ａには第１半導体装置３０４、３０６、３０８と第２半導体装置３１０、３１２、３１４が搭載されている。第１半導体装置３０４、３０６、３０８はそれぞれが実施の形態１に係る半導体装置１０と同様の構成を有している。従って、第１半導体装置３０４は右側にＰ側に接続される第１端子１４、中央にＮ側に接続される第２端子１６、左側に負荷に接続される第３端子１８を備えている。
【００６３】
第２半導体装置３１０は、右側に第４端子３１６、中央に第５端子３１８、左側に第６端子３２０を備えている。第４端子３１６はＰ側に接続され、第５端子３１８はＮ側に接続され、第６端子３２０は負荷に接続される。第２半導体装置３１２、３１４の端子配列となっている。図２８は、第２半導体装置３１０のモールド樹脂内部を示す平面図である。第２半導体装置３１０は、導電体で形成された第３基板３２２と導電体で形成された第４基板３２４を備えている。
【００６４】
第３基板３２２には、第３ダイオード３２６と第４ダイオード３２８が搭載されている。第３ダイオード３２６の下面に形成された第３カソード電極が第３基板３２２に電気的に接続されている。第４ダイオード３２８の下面に形成された第４カソード電極が第３基板３２２に電気的に接続されている。
【００６５】
第４基板３２４には、第３スイッチング素子３３０と第４スイッチング素子３３２が搭載されている。第３スイッチング素子３３０は、上面側に第３エミッタ電極３３０ａ及び第３ゲート電極３３０ｂを有し、下面側に第３コレクタ電極を有している。第３コレクタ電極が第４基板３２４に電気的に接続されている。第４スイッチング素子３３２は、上面側に第４エミッタ電極３３２ａ及び第４ゲート電極３３２ｂを有し、下面側に第４コレクタ電極を有している。第４コレクタ電極が第４基板３２４に電気的に接続されている。
【００６６】
第４端子３１６の接続部３１６ａは第３基板３２２と電気的に接続されている。第５端子３１８の接続部３１８ａは、第３エミッタ電極３３０ａと第４エミッタ電極３３２ａに電気的に接続されている。第６端子３２０の接続部３２０ａは第４基板３２４に電気的に接続されている。第６端子３２０の接続部３２０ｂは第３アノード電極３２６ａ及び第４アノード電極３２８ａに電気的に接続されている。
【００６７】
モールド樹脂３４０は、第４端子３１６、第５端子３１８、及び第６端子３２０の一部を外部に露出させつつ、第３基板３２２、第３ダイオード３２６、第４ダイオード３２８、第４基板３２４、第３スイッチング素子３３０、及び第４スイッチング素子３３２を覆っている。なお、第２半導体装置３１２、３１４は第２半導体装置３１０と同じ構成を有している。
【００６８】
図２７の半導体装置は、バスバーを端子に接続して３相インバータ回路を形成するものである。ここで、第１端子１４は第４端子３１６と正対し、第２端子１６は第５端子３１８と正対し、第３端子１８は第６端子３２０と正対している。そのため、第１端子１４と第４端子３１６の接続が容易にでき、第２端子１６と第５端子３１８の接続が容易にでき、第３端子１８と第６端子３２０の接続が容易にできる。
【００６９】
本発明の実施の形態６に係る半導体装置は、「管理項目数の増加抑制」と「インダクタンス安定」の効果を享受しつつ、接続する２つの端子を正対させることで端子間の接続を容易にしたものである。本発明の実施の形態６に係る半導体装置は、この特徴を失わない範囲において様々な変形をなしうる。例えば、６つの半導体装置で３相インバータ回路を形成することに限らず、２つの半導体装置で単相インバータ回路を形成したり、４つの半導体装置でブリッジ回路を形成したりすることができる。
【００７０】
３つの第１半導体装置として図１４の半導体装置１００を３つ利用し、３つの第２半導体装置として図１６の半導体装置１１０を３つ利用してもよい。この場合、第１半導体装置には第１スイッチング素子、第２スイッチング素子、及び第１ダイオードが形成され、第２半導体装置には第３スイッチング素子、第２ダイオード、及び第３ダイオードが形成される。こうすると、下アームに比べて上アームの電流容量を高めた半導体装置を得ることができる。
【００７１】
３つの第１半導体装置として図１９の半導体装置１２０を３つ利用し、３つの第２半導体装置として図２１の半導体装置１３０を３つ利用してもよい。この場合、第１半導体装置には第１スイッチング素子、第１ダイオード、及び第２ダイオードが形成され、第２半導体装置には第２スイッチング素子、第３スイッチング素子、及び第３ダイオードが形成される。こうすると、上アームに比べて下アームの電流容量を高めた半導体装置を得ることができる。
【００７２】
図２９は、変形例に係る半導体装置の斜視図である。冷却器３５０の上面３５０ａに３つの第１半導体装置３０４、３０６、３０８が搭載されている。冷却器３５０の下面３５０ｂに３つの第２半導体装置３１０、３１２、３１４が搭載されている。冷却器３５０の上面３５０ａと下面３５０ｂの両方に半導体装置を固定することで３相インバータ回路を小型化できる。
【００７３】
上述した冷却器３０２、３５０の一部にピンフィンを形成しても良い。なお、上記の各実施の形態に係る半導体装置の特徴は適宜に組み合わせが可能である。
【符号の説明】
【００７４】
１０,５０  半導体装置、  １２,５２  モールド樹脂、  １４,５４  第１端子、  １６,５６  第２端子、  １８,５８  第３端子、  ２０,６０  制御端子、  ２１,６１  第１基板、  ２２,６２  第２基板、    ２４,６４  第１ダイオード、  ２４ａ,６４ａ  第１アノード電極、  ２４ｃ  第１カソード電極、  ２６,６６  第２ダイオード、  ２６ａ,６６ａ  第２アノード電極、  ２６ｃ  第２カソード電極、  ２７,２８,３３,３４  導電性接着剤、  ３０,７０  第１スイッチング素子、  ３０ａ,７０ａ  第１エミッタ電極、  ３０ｂ  第１ゲート電極、  ３０ｄ  第１コレクタ電極、  ３２,７２  第２スイッチング素子、  ３２ａ,７２ａ  第２エミッタ電極、  ３２ｂ  第２ゲート電極、  ３２ｄ  第２コレクタ電極、  ７４,７６,７８  バスバー、  ２０２,２１２  クランプダイオード、  ３０２,３５０  冷却器、  ３０２ａ  主面、  ３５０ａ  上面、  ３５０ｂ  下面、  ３２６  第３ダイオード、  ３２８  第４ダイオード、  ３３０  第３スイッチング素子、  ３３２  第４スイッチング素子
【図１】
0005975177.tif 000002
【図２】
0005975177.tif 000003
【図３】
0005975177.tif 000004
【図４】
0005975177.tif 000005
【図５】
0005975177.tif 000006
【図６】
0005975177.tif 000007
【図７】
0005975177.tif 000008
【図８】
0005975177.tif 000009
【図９】
0005975177.tif 000010
【図１０】
0005975177.tif 000011
【図１１】
0005975177.tif 000012
【図１２】
0005975177.tif 000013
【図１３】
0005975177.tif 000014
【図１４】
0005975177.tif 000015
【図１５】
0005975177.tif 000016
【図１６】
0005975177.tif 000017
【図１７】
0005975177.tif 000018
【図１８】
0005975177.tif 000019
【図１９】
0005975177.tif 000020
【図２０】
0005975177.tif 000021
【図２１】
0005975177.tif 000022
【図２２】
0005975177.tif 000023
【図２３】
0005975177.tif 000024
【図２４】
0005975177.tif 000025
【図２５】
0005975177.tif 000026
【図２６】
0005975177.tif 000027
【図２７】
0005975177.tif 000028
【図２８】
0005975177.tif 000029
【図２９】
0005975177.tif 000030