(57)【特許請求の範囲】
【請求項１】
第１の容量及び第２の容量を有する第１の電圧電荷変換正相積分回路と、
第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路とを含み、
前記第１の電圧電荷変換正相積分回路は、
充電された電荷が第１の期間において放電される前記第１の容量を介し、前記第１の期間経過後の第２の期間において印加された第１の入力電圧に比例した電荷を前記第２の容量に充電し、
前記電荷逆相積分回路は、
前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送することを特徴とするスイッチトキャパシター積分回路。
【請求項２】
請求項１において、
前記第１の容量の容量値Ａに対する前記第１の容量の第１の寄生容量の容量値の比、前記第２の容量の容量値Ｂに対する前記第２の容量の第２の寄生容量の容量値の比、及び前記第３の容量の容量値Ｃに対する前記第３の容量の第３の寄生容量の容量値の比が同一となるように形成し、
前記第１の入力電圧をＶ１、前記第２の容量に充電された電荷をＱｂとしたとき、
Ｑｂは、Ｖ１×（Ａ×Ｂ）／（Ａ＋Ｂ）に対応した電荷であり、
前記電荷逆相積分回路は、
（Ｑｂ×Ｃ）／（Ｂ＋Ｃ）に対応した電荷を前記第３の容量に転送することを特徴とするスイッチトキャパシター積分回路。
【請求項３】
請求項１又は２において、
第５の容量を有する第２の電圧電荷変換正相積分回路を含み、
前記第２の電圧電荷変換正相積分回路は、
充電された電荷が第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電することを特徴とするスイッチトキャパシター積分回路。
【請求項４】
第１の容量及び第２の容量を有する微分回路と、
第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路と、
第５の容量を有する電圧電荷変換正相積分回路とを含み、
前記微分回路は、
第２の期間において前記第１の容量を介して印加された第１の入力電圧と、前記第２の容量に充電された電荷に対応した電圧との差の微分を前記第２の容量に充電し、
前記電荷逆相積分回路は、
前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送し、
前記電圧電荷変換正相積分回路は、
充電された電荷が前記第２の期間以前の第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電することを特徴とするスイッチトキャパシター積分回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１の期間及び前記第２の期間は、２相クロックにより規定され、
前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であることを特徴とするスイッチトキャパシター積分回路。
【請求項６】
請求項３記載のスイッチトキャパシター積分回路を含み、
前記第１の入力電圧又は前記第２の入力電圧として前記演算増幅手段の出力電圧を供給することを特徴とするフィルター回路。
【請求項７】
第１の容量及び第２の容量を有する電圧電荷変換逆相積分回路と、
第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路と、
第５の容量を有する電圧電荷変換正相積分回路とを含み、
前記電圧電荷変換逆相積分回路は、
第１の期間において第１の入力電圧に比例した電荷を前記第１の容量に充電し、前記第１の容量に充電された電荷を前記第１の期間経過の第２の期間において前記第２の容量に転送し、
前記電圧電荷変換正相積分回路は、
充電された電荷が前記第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電し、
前記電荷逆相積分回路は、
前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送することを特徴とするスイッチトキャパシター積分回路を含み、
前記第２の入力電圧として前記演算増幅手段の出力電圧を供給することを特徴とするフィルター回路。
【請求項８】
第１の容量及び第２の容量を有する差動積分回路と、
第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が
供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路とを含み、
前記差動積分回路は、
第１の期間において前記第１の容量を介して印加された第１の入力電圧と、前記第１の期間経過後の第２の期間において前記第１の容量を介して印加された第２の入力電圧との差に比例した電荷を、前記第２の期間において前記第２の容量に充電し、
前記電荷逆相積分回路は、
前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送することを特徴とするスイッチトキャパシター積分回路を含み、
前記第２の入力電圧として前記演算増幅手段の出力電圧を供給することを特徴とするフィルター回路。
【請求項９】
第１のローパスフィルター回路と、
前記第１のローパスフィルター回路の出力に縦続接続され、前記第１のローパスフィルター回路と逆相で動作する第２のローパスフィルター回路とを含み、
前記第１の期間及び前記第２の期間は、２相クロックにより規定され、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であり、
前記第１のローパスフィルター回路及び前記第２のローパスフィルター回路の各々は、
請求項７又は８記載のフィルター回路を含み、
前記第１のローパスフィルター回路を構成する演算増幅手段、及び前記第２のローパスフィルター回路を構成する演算増幅手段は、時分割使用される単一の演算増幅器により実現されることを特徴とするフィルター回路。
【請求項１０】
請求項４記載のスイッチトキャパシター積分回路を含み、
前記第２の入力電圧として前記演算増幅手段の出力電圧を供給することを特徴とするフィルター回路。
【請求項１１】
第１のバンドパスフィルター回路と、
前記第１のバンドパスフィルター回路の出力に縦続接続され、前記第１のバンドパスフィルター回路と逆相で動作する第２のバンドパスフィルター回路とを含み、
前記第１の期間及び前記第２の期間は、２相クロックにより規定され、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であり、
前記第１のバンドパスフィルター回路及び前記第２のバンドパスフィルター回路の各々は、
請求項１０記載のフィルター回路を含み、
前記第１のバンドパスフィルター回路を構成する演算増幅手段、及び前記第２のバンドフィルター回路を構成する演算増幅手段は、時分割使用される単一の演算増幅器により実現されることを特徴とするフィルター回路。
【請求項１２】
振動子と、
前記振動子と発振ループを形成し、該振動子に駆動信号を励振する駆動回路と、
請求項６乃至１１のいずれか記載のフィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する検出回路とを含むことを特徴とする物理量測定装置。
【請求項１３】
請求項１２記載の物理量測定装置を含むことを特徴とする電子機器。
【請求項１４】
請求項１乃至５のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴と
する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシター積分回路、フィルター回路、物理量測定装置、及び電子機器等に関する。
【背景技術】
【０００２】
従来、角速度等の物理量を測定するセンサー回路（広義には、物理量測定装置）は、カメラ機器の手振れ補正、ナビゲーションやデッドレコニング等の位置情報検出、及びモーションアナライザー等の身体運動の検出等に用いられる。このようなセンサー回路には、極めて低いカットオフ周波数を有するフィルター回路が内蔵される。
【０００３】
この種のフィルター回路に関する技術については、種々提案されている。例えば特許文献１〜特許文献３には、スイッチトキャパシター積分回路により構成され、極めて低いカットオフ周波数を有するフィルター回路が開示されている。特許文献１〜特許文献３に開示されたフィルター回路によれば、演算増幅器の入力容量と積分容量の比を大きくすることなく、極めて低いカットオフ周波数を有するフィルター回路を高精度に実現することができる。また、例えば非特許文献１には、単一の演算増幅器を用いスイッチトキャパシター積分回路で構成されるフィルター回路を、いわゆる能動ＲＣフィルターの構成法により構成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２００６１８号公報
【特許文献２】特開２０１０−１７７７３４号公報
【特許文献３】特開２０１０−１７７７９１号公報
【非特許文献】
【０００５】
【非特許文献１】早原悦郎、鈴木隆夫、門脇誠次郎、「単一オペアンプ形スイッチトキャパシタフィルタの構成」、電子情報通信論文誌Ａ  Vol.J68-A  No.9  p.874-879、１９８５年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
センサー回路により角速度を検出するために用いる圧電素子（例えば、振動子）においては、駆動方向の共振周波数及びコリオリ力による振動を検出する検出方向の共振周波数について、互いの干渉を避けるために差を設けている。ところが、外乱の影響等により、この共振周波数の差（離調周波数）に相当する振動が圧電素子に加わると、不要な信号となる離調周波数の角速度信号が出力されてしまう。このような不要な信号を抑制するためには、離調周波数を十分大きくすることが考えられるが、駆動方向と検出方向の振動周波数が離れ、共振による感度増大の効果が得られなくなるという問題がある。そのため、この種の不要な信号は、ローパスフィルター回路により抑制する必要が生じる。このようなローパスフィルター回路は、できるだけ面積が小さく、且つ、低消費電力で動作することが望まれる。従って、ローパスフィルター回路を、できるだけ総容量値が小さく、できるだけ少ない数の演算増幅器を備えたスイッチトキャパシター積分回路により構成することが望ましい。
【０００７】
しかしながら、スイッチトキャパシター積分回路は、容量素子の寄生容量の影響を受けるという問題があり、所望の伝達特性を高精度に実現することが難しい。
【０００８】
また、スイッチトキャパシター積分回路により構成されるローパスフィルター回路のみならず、その他のフィルター回路（例えばバンドパスフィルター回路）についても、できるだけ高精度で、面積が小さく、且つ、低消費電力で動作することが望まれる。
【０００９】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【課題を解決するための手段】
【００１０】
（１）本発明の第１の態様では、スイッチトキャパシター積分回路が、第１の容量及び第２の容量を有する第１の電圧電荷変換正相積分回路と、第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路とを含み、前記第１の電圧電荷変換正相積分回路は、充電された電荷が第１の期間において放電される前記第１の容量を介し、前記第１の期間経過後の第２の期間において印加された第１の入力電圧に比例した電荷を前記第２の容量に充電し、前記電荷逆相積分回路は、前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送する。
【００１１】
本態様においては、第１の容量を介して、第２の期間において印加された第１の入力電圧に比例した電荷を第２の容量に充電し、第２の期間経過後の第３の期間において、第２の容量に充電された電荷の一部を第３の容量に転送する。そして、電荷逆相積分回路の演算増幅手段と第４の容量とにより、第３の容量に充電された電荷に対して積分動作を行うことができるので、単一の演算増幅手段で、２重逆相積分を行うことができるようになる。従って、より小さい面積で、低消費電力で動作可能な２重積分回路を提供することができる。
【００１２】
（２）本発明の第２の態様に係るスイッチトキャパシター積分回路は、第１の態様において、前記第１の容量の容量値Ａに対する前記第１の容量の第１の寄生容量の容量値の比、前記第２の容量の容量値Ｂに対する前記第２の容量の第２の寄生容量の容量値の比、及び前記第３の容量の容量値Ｃに対する前記第３の容量の第３の寄生容量の容量値の比が同一となるように形成し、前記第１の入力電圧をＶ１、前記第２の容量に充電された電荷をＱｂとしたとき、Ｑｂは、Ｖ１×（Ａ×Ｂ）／（Ａ＋Ｂ）に対応した電荷であり、前記電荷逆相積分回路は、（Ｑｂ×Ｃ）／（Ｂ＋Ｃ）に対応した電荷を前記第３の容量に転送する。
【００１３】
本態様によれば、スイッチトキャパシター積分回路を構成する容量に付加する寄生容量の影響を補償することができるので、単一の演算増幅器で、寄生容量の影響を補償することができる２重積分回路を提供することができるようになる。
【００１４】
（３）本発明の第３の態様に係るスイットキャパシター積分回路は、第１の態様又は第２の態様において、第５の容量を有する第２の電圧電荷変換正相積分回路を含み、前記第２の電圧電荷変換正相積分回路は、充電された電荷が第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電する。
【００１５】
本態様においては、上記の２重積分回路を実現する構成に、第２の電圧電荷変換正相積分回路が追加される。従って、本態様においては、第２の期間において第２の入力電圧に比例した電荷を第２の容量に充電し、電荷逆相積分回路が、第３の期間において、第２の容量に充電された電荷の一部を第３の容量に転送する。そのため、単一の演算増幅器で、２入力２重積分回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する２入力２重積分回路を提供することができるようになる。
【００１６】
（４）本発明の第４の態様は、スイッチトキャパシター積分回路が、第１の容量及び第２の容量を有する電圧電荷変換逆相積分回路と、第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路と、第５の容量を有する電圧電荷変換正相積分回路とを含み、前記電圧電荷変換逆相積分回路は、第１の期間において第１の入力電圧に比例した電荷を前記第１の容量に充電し、前記第１の容量に充電された電荷を前記第１の期間経過の第２の期間において前記第２の容量に転送し、前記電圧電荷変換正相積分回路は、充電された電荷が前記第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電し、前記電荷逆相積分回路は、前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送する。
【００１７】
本態様においては、電圧電荷変換逆相積分回路が、第１の期間において第１の入力電圧に比例した電荷を第１の容量に充電し、第１の容量に充電された電荷を第２の期間において第２の容量に転送する。そして、電圧電荷変換正相積分回路は、第５の容量を介し、第２の期間において印加された第２の入力電圧に比例した電荷を第２の容量に充電する。電荷逆相積分回路は、第３の期間において、第２の容量に充電された電荷の一部を第３の容量に転送し、電荷逆相積分回路の演算増幅手段と第４の容量とにより、第３の容量に充電された電荷に対して積分動作を行う。従って、単一の演算増幅手段で、２重正相積分を行うことができるようになる。従って、より小さい面積で、低消費電力で動作可能な２重積分回路を提供することができる。
【００１８】
（５）本発明の第５の態様は、スイッチトキャパシター積分回路が、第１の容量及び第２の容量を有する差動積分回路と、第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路とを含み、前記差動積分回路は、第１の期間において前記第１の容量を介して印加された第１の入力電圧と、前記第１の期間経過後の第２の期間において前記第１の容量を介して印加された第２の入力電圧との差に比例した電荷を、前記第２の期間において前記第２の容量に充電し、前記電荷逆相積分回路は、前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送する。
【００１９】
本態様においては、差動積分回路が、第１の期間において第１の容量を介して印加された第１の入力電圧と、第２の期間において第１の容量を介して印加された第２の入力電圧との差に比例した電荷を、第２の期間において第２の容量に充電する。そして、電荷逆相積分回路は、第３の期間において、第２の容量に充電された電荷の一部を第３の容量に転送し、電荷逆相積分回路の演算増幅手段と第４の容量とにより、第３の容量に充電された電荷に対して積分動作を行う。従って、単一の演算増幅手段で、２重逆相積分を行うことができるようになる。従って、より小さい面積で、低消費電力で動作可能な２重積分回路を提供することができる。
【００２０】
（６）本発明に係る第６の態様は、スイッチトキャパシター積分回路が、第１の容量及び第２の容量を有する微分回路と、第３の容量、第１の端子に前記第３の容量の一端が接続され第２の端子に所定の電圧が供給される演算増幅手段、及び前記演算増幅手段の出力と前記第１の端子との間に接続された第４の容量を有する電荷逆相積分回路とを含み、前記微分回路は、第２の期間において前記第１の容量を介して印加された第１の入力電圧と、前記第２の容量に充電された電荷に対応した電圧との差の微分を前記第２の容量に充電し、前記電荷逆相積分回路は、前記第２の期間経過後の第３の期間において、前記第２の容量に充電された電荷の一部を前記第３の容量に転送する。
【００２１】
本態様においては、微分回路が、第２の期間において第１の容量を介して印加された第１の入力電圧と、第２の容量に充電された電荷に対応した電圧との差の微分を第２の容量に充電する。そして、電荷逆相積分回路は、第３の期間において、第２の容量に充電された電荷の一部を前記第３の容量に転送し、電荷逆相積分回路の演算増幅手段と第４の容量とにより、第３の容量に充電された電荷に対して積分動作を行う。従って、単一の演算増幅手段で、微分と積分とを行うことができるようになる。従って、より小さい面積で、低消費電力で動作可能な微分積分回路を提供することができる。
【００２２】
（７）本発明の第７の態様に係るスイッチトキャパシター積分回路は、第６の態様において、第５の容量を有する電圧電荷変換正相積分回路を含み、前記電圧電荷変換正相積分回路は、充電された電荷が前記第２の期間以前の第１の期間において放電される前記第５の容量を介し、前記第２の期間において印加された第２の入力電圧に比例した電荷を前記第２の容量に充電する。
【００２３】
本態様によれば、単一の演算増幅器で、２入力微分積分回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する２入力２重積分回路を提供することができるようになる。
【００２４】
（８）本発明の第８の態様に係るスイッチトキャパシター積分回路では、第１の態様乃至第７の態様のいずれかにおいて、前記第１の期間及び前記第２の期間は、２相クロックにより規定され、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間である。
【００２５】
本態様によれば、２相クロックによりスイッチ動作を行うスイッチを用いて２重積分を行うスイッチトキャパシター積分回路を提供でき、構成及び制御を大幅に簡素化することができるようになる。
【００２６】
（９）本発明の第９の態様は、フィルター回路が、第３の態様記載のスイッチトキャパシター積分回路を含み、前記第１の入力電圧又は前記第２の入力電圧として前記演算増幅手段の出力電圧を供給する。
【００２７】
本態様によれば、単一の演算増幅器で、２次のローパスフィルター回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する２次のローパスフィルター回路を提供することができるようになる。
【００２８】
（１０）本発明の第１０の態様は、フィルター回路が、第４の態様又は第５の態様記載のスイッチトキャパシター積分回路を含み、前記第２の入力電圧として前記演算増幅手段の出力電圧を供給する。
【００２９】
本態様によれば、単一の演算増幅器で、２次のローパスフィルター回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する２次のローパスフィルター回路を提供することができるようになる。
【００３０】
（１１）本発明の第１１の態様は、フィルター回路が、第１のローパスフィルター回路と、前記第１のローパスフィルター回路の出力に縦続接続され、前記第１のローパスフィルター回路と逆相で動作する第２のローパスフィルター回路とを含み、前記第１の期間及び前記第２の期間は、２相クロックにより規定され、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であり、前記第１のローパスフィルター回路及び前記第２のローパスフィルター回路の各々は、第１０の態様記載のフィルター回路を含み、前記第１のローパスフィルター回路を構成する演算増幅手段、及び前記第２のローパスフィルター回路を構成する演算増幅手段は、時分割使用される単一の演算増幅器により実現される。
【００３１】
本態様によれば、単一の演算増幅器で、４次のローパスフィルター回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する４次のローパスフィルター回路を提供することができるようになる。
【００３２】
（１２）本発明の第１２の態様は、フィルター回路が、第７の態様記載のスイッチトキャパシター積分回路を含み、前記第２の入力電圧として前記演算増幅手段の出力電圧を供給する。
【００３３】
本態様によれば、単一の演算増幅器で、２次のバンドパスフィルター回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する２次のバンドパスフィルター回路を提供することができるようになる。
【００３４】
（１３）本発明の第１３の態様は、フィルター回路が、第１のバンドパスフィルター回路と、前記第１のバンドパスフィルター回路の出力に縦続接続され、前記第１のバンドパスフィルター回路と逆相で動作する第２のバンドパスフィルター回路とを含み、前記第１の期間及び前記第２の期間は、２相クロックにより規定され、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であり、前記第１のバンドパスフィルター回路及び前記第２のバンドパスフィルター回路の各々は、第１２の態様記載のフィルター回路を含み、前記第１のバンドパスフィルター回路を構成する演算増幅手段、及び前記第２のバンドフィルター回路を構成する演算増幅手段は、時分割使用される単一の演算増幅器により実現される。
【００３５】
本態様によれば、単一の演算増幅器で、４次のバンドパスフィルター回路を提供することができるようになる。しかも、寄生容量の容量値を工夫して形成することで、寄生容量の影響を補償し、高精度で、所望の伝達特性を有する４次のバンドパスフィルター回路を提供することができるようになる。
【００３６】
（１４）本発明は、物理量測定装置が、振動子と、前記振動子と発振ループを形成し、該振動子に駆動信号を励振する駆動回路と、第９の態様乃至第１３の態様のいずれか記載のフィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する検出回路とを含む。
【００３７】
本態様によれば、小さい面積で、低消費電力で動作可能で、高精度な測定が可能な物理量測定装置の提供に寄与することができるようになる。
【００３８】
（１５）本発明の第１５の態様は、電子機器が、第１４の態様記載の物理量測定装置を含む。
【００３９】
本態様によれば、小さい面積で、低消費電力で動作可能で、高精度な測定が可能な物理量測定装置が適用された電子機器の提供に寄与することができるようになる。
【００４０】
（１６）本発明の第１６の態様は、電子機器が、第１の態様乃至第８の態様のいずれか記載のスイッチトキャパシター積分回路を含む。
【００４１】
本態様によれば、小さい面積で、低消費電力で動作可能な電子機器の提供に寄与することができるようになる。
【図面の簡単な説明】
【００４２】
【図１】図１（Ａ）は、第１の実施形態におけるスイッチトキャパシター積分回路により構成される２重逆相積分回路の構成例を示す図。図１（Ｂ）は、図１（Ａ）の２重逆相積分回路の動作説明図。
【図２】図１の各スイッチの動作タイミングの説明図。
【図３】図３（Ａ）は、第１の期間における２重逆相積分回路の等価回路を示す図。図３（Ｂ）は、第２の期間における２重逆相積分回路の等価回路を示す図。
【図４】図１（Ａ）の２重逆相積分回路の寄生容量の説明図。
【図５】図５（Ａ）は、第１の実施形態における２重正相積分回路の構成例を示す図。図５（Ｂ）は、図５（Ａ）の２重正相積分回路の動作説明図。
【図６】図６（Ａ）は、図１（Ａ）の２重逆相積分回路を適用した２入力２重積分回路の構成例を示す図。図６（Ｂ）は、図６（Ａ）の２入力２重積分回路の動作説明図。
【図７】図７（Ａ）は、図５（Ａ）の２重正相積分回路を適用した２入力２重積分回路の構成例を示す図。図７（Ｂ）は、図７（Ａ）の２入力２重積分回路の動作説明図。
【図８】図８（Ａ）は、図６（Ａ）の２入力２重積分回路を適用した２次のローパスフィルター回路の構成例を示す図。図８（Ｂ）は、図８（Ａ）の２次のローパスフィルター回路の動作説明図。
【図９】図９（Ａ）は、図７（Ａ）の２入力２重積分回路を適用した２次のローパスフィルター回路の構成例を示す図。図９（Ｂ）は、図９（Ａ）の２次のローパスフィルター回路の動作説明図。
【図１０】図９（Ａ）のローパスフィルター回路の周波数特性の計算結果の一例を示す図。
【図１１】第１の実施形態の比較例としてのＦｌｅｉｓｈｅｒ ＆ Ｌａｋｅｒのローパスフィルター回路の構成を示す図。
【図１２】図９（Ａ）のローパスフィルター回路と図１１のローパスフィルター回路の比較説明図。
【図１３】図９（Ａ）の２次のローパスフィルター回路を用いて構成される４次のローパスフィルター回路の構成例を示す図。
【図１４】図１３の４次のローパスフィルター回路の構成の変形例を示す図。
【図１５】図１４の４次のローパスフィルター回路の構成の変形例を示す図。
【図１６】図１５のローパスフィルター回路と図１１のローパスフィルター回路により構成される４次のローパスフィルター回路との比較説明図。
【図１７】第２の実施形態における２入力２重積分回路の構成例を示す図。
【図１８】第２の実施形態における２次のローパスフィルター回路の構成例を示す図。
【図１９】図１８のローパスフィルター回路の周波数特性の計算結果の一例を示す図。
【図２０】図１８のローパスフィルター回路と図１１のローパスフィルター回路との第１の比較説明図。
【図２１】図１８のローパスフィルター回路と図１１のローパスフィルター回路との第２の比較説明図。
【図２２】図１８の２次のローパスフィルター回路を用いて構成される４次のローパスフィルター回路の構成例を示す図。
【図２３】図２２の４次のローパスフィルター回路の構成の変形例を示す図。
【図２４】図２２のローパスフィルター回路と図１１のローパスフィルター回路により構成される４次のローパスフィルター回路との比較説明図。
【図２５】第３の実施形態におけるスイッチトキャパシター積分回路により構成される微分積分回路の構成例を示す図。
【図２６】第３の実施形態における２入力微分積分回路の構成例を示す図。
【図２７】第３の実施形態における２次のバンドパスフィルター回路の構成例を示す図。
【図２８】図２７のバンドパスフィルター回路の周波数特性の計算結果の一例を示す図。
【図２９】図２７の２次のバンドパスフィルター回路を用いて構成される４次のローパスフィルター回路の構成例を示す図。
【図３０】本発明に係るフィルター回路が適用されたセンサー回路の構成例を示す図。
【図３１】本発明に係る電子機器のハードウェア構成例のブロック図。
【発明を実施するための形態】
【００４３】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
【００４４】
１．  第１の実施形態
１．１  ２重積分回路
図１（Ａ）、図１（Ｂ）に、本発明の第１の実施形態におけるスイッチトキャパシター（Switched
Capacitor：以下、ＳＣ）積分回路により構成される２重逆相積分回路の構成例を示す。図１（Ａ）は、第１の実施形態における２重逆相積分回路の構成例を表し、図１（Ｂ）は、図１（Ａ）の２重逆相積分回路の動作説明図を表す。
【００４５】
２重逆相積分回路１０は、図１（Ｂ）に示す正相積分回路としての電圧電荷変換正相積分回路２０（第１の電圧電荷変換正相積分回路）と、図１（Ｂ）に示す逆相積分回路としての電荷逆相積分回路３０とを備えるＳＣ積分回路である。電圧電荷変換正相積分回路２０は、第１の容量Ｃ１（容量値Ａ）と、第２の容量Ｃ２（容量値Ｂ）とを備えている。電荷逆相積分回路３０は、第３の容量Ｃ３（容量値Ｃ）と、演算増幅器ＡＭＰ（広義には、演算増幅手段）と、第４の容量Ｃ４（容量値Ｇ）とを備えている。第３の容量Ｃ３の一端は、スイッチを介して演算増幅器ＡＭＰの反転入力端子（第１の端子）への接続が可能に構成され、第３の容量Ｃ３の他端は接地される。この演算増幅器ＡＭＰの反転入力端子には、第４の容量Ｃ４の一端が接続され、非反転入力端子（第２の端子）には、接地電圧（所定の電圧）が供給される。第４の容量Ｃ４は、演算増幅器ＡＭＰの出力と反転入力端子との間に接続される。
【００４６】
電圧電荷変換正相積分回路２０は、充電された電荷が第１の期間Ｔ１において放電される第１の容量Ｃ１を介し、第１の期間Ｔ１経過後の第２の期間Ｔ２において印加された第１の入力電圧Ｖ１に比例した電荷を第２の容量Ｃ２に充電する。具体的には、電圧電荷変換正相積分回路２０は、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を有する。スイッチＳＷ１は、２重逆相積分回路１０の入力端と第１の容量Ｃ１の一端との間に設けられる。スイッチＳＷ２は、第１の容量Ｃ１の一端と接地との間に設けられる。スイッチＳＷ３は、第１の容量Ｃ１の他端と接地との間に設けられる。スイッチＳＷ４は、第１の容量Ｃ１の他端と第２の容量Ｃ２の一端との間に設けられる。第２の容量Ｃ２の他端は、接地される。各スイッチは、オンのとき両端を電気的に接続し、オフのとき両端を電気的に切断する。第１の期間Ｔ１では、スイッチＳＷ２，ＳＷ３がオン、スイッチＳＷ１，ＳＷ４がオフとなり、第２の期間Ｔ２では、スイッチＳＷ１，ＳＷ４がオン、スイッチＳＷ２，ＳＷ３がオフとなる。
【００４７】
電荷逆相積分回路３０は、第２の期間Ｔ２経過後の第３の期間Ｔ３において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。そして、電荷逆相積分回路３０は、第３の期間Ｔ３経過後の第４の期間において、第４の容量Ｃ４と演算増幅器ＡＭＰとにより積分動作を行う。具体的には、電荷逆相積分回路３０は、スイッチＳＷ５，ＳＷ６を有する。スイッチＳＷ５は、第２の容量Ｃ２の一端と第３の容量Ｃ３の一端との間に設けられる。スイッチＳＷ６は、第３の容量Ｃ３の一端と演算増幅器ＡＭＰの反転入力端子との間に設けられる。第２の期間Ｔ２では、スイッチＳＷ６がオン、スイッチＳＷ５がオフとなり、第３の期間Ｔ３では、スイッチＳＷ５がオン、スイッチＳＷ６がオフとなる。第４の期間Ｔ４では、スイッチＳＷ６がオンとなる。
【００４８】
図１（Ａ）の各スイッチは、２相クロックによりオンオフ制御される。そのため、第２の期間Ｔ２は、第１の期間Ｔ１と逆相の期間であり、第３の期間Ｔ３は、第１の期間Ｔ１と同相の期間であり、第４の期間は、第２の期間Ｔ２と同相の期間である。
【００４９】
図２に、図１の各スイッチの動作タイミングの説明図を示す。図２は、図１（Ａ）の各スイッチのオンオフを制御する２相クロックのタイミングの一例を表す。
【００５０】
２相クロックＣＬＫ１，ＣＬＫ２は、互いに重複してＨレベルとならないように変化する。クロックＣＬＫ１がＨレベルの期間が、第１のフェーズスイッチとして図１（Ａ）において「１」と表記されるスイッチがオンとなる第１の期間Ｔ１（又は第３の期間Ｔ３）に対応する。クロックＣＬＫ２がＨレベルの期間が、第２のフェーズスイッチとして図１（Ａ）において「２」と表記されるスイッチがオンとなる第２の期間Ｔ２に対応する。第１の期間Ｔ１から第２の期間Ｔ２に移行するとき、又は第２の期間Ｔ２から第１の期間Ｔ１に移行するとき、いわゆるオフオフ期間Ｔｏｆｆとして、第１のフェーズスイッチ及び第２のフェーズスイッチが共にオフとなる期間が設けられる。
【００５１】
図３（Ａ）、図３（Ｂ）に、図１（Ａ）の２重逆相積分回路１０の動作説明図を示す。図３（Ａ）は、第１の期間Ｔ１における２重逆相積分回路１０の等価回路を表す。図３（Ｂ）は、第２の期間Ｔ２における２重逆相積分回路１０の等価回路を表す。図３（Ａ）及び図３（Ｂ）において、図１（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００５２】
第１の容量Ｃ１とスイッチＳＷ３，ＳＷ４との接続ノードの電圧をＶｘ、第２の容量Ｃ２の一端の電圧をＶｙとし、第２の容量Ｃ２及び第３の容量Ｃ３が接続される時刻をｎとすると、式（１）及び式（２）が成立する。
【数１】
0005975435.tif 000002
【数２】
0005975435.tif 000003
【００５３】
式（１）及び式（２）を用いて式（３）のようにＶｘ（２）を消去して、ｚ関数のＶｙ（１）を求めると、式（４）のようになる。
【数３】
0005975435.tif 000004
【数４】
0005975435.tif 000005
【００５４】
一方、Ｖｙ（１）（ｚ）とＶｏ（ｚ）との関係は、式（５）のように表すことができる。
【数５】
0005975435.tif 000006
【００５５】
従って、図１（Ａ）の２重逆相積分回路１０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（４）及び式（５）を用いて、式（６）及び式（７）のように表すことができる。
【数６】
0005975435.tif 000007
【数７】
0005975435.tif 000008
【００５６】
この種のＳＣ積分回路については、スイッチ及び容量の接続ノードと接地との間に付加される寄生容量の影響を受けることが知られている。しかしながら、図１（Ａ）の２重逆相積分回路１０は、構成要素である容量素子の寄生容量の影響を補償することができる。
【００５７】
図４に、図１（Ａ）の２重逆相積分回路１０の寄生容量の説明図を示す。図４において、図１（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００５８】
２重逆相積分回路１０において第１の入力電圧Ｖ１が印加される入力端側の第１の容量Ｃ１の寄生容量は、入力側から電荷の充放電が行われ、第１の入力電圧Ｖ１の電位は寄生容量の影響を受けない。同様に、出力電圧Ｖｏが印加される出力端側の第４の容量Ｃ４の寄生容量は、演算増幅器ＡＭＰの出力端子から電荷の充放電が行われ、出力電圧Ｖｏの電位は寄生容量の影響を受けない。更に、演算増幅器ＡＭＰの反転入力端子側の第４の容量Ｃ４の寄生容量は、演算増幅器ＡＭＰの反転入力端子が仮想接地点となるため、この寄生容量は両端の電圧が同電位となり、演算増幅器ＡＭＰの反転入力端子の電位も寄生容量の影響を受けない。従って、２重逆相積分回路１０は、図４に示すような寄生容量Ｃｐａ，Ｃｐｂ，Ｃｐｃの影響を受ける可能性があると考えられる。
【００５９】
寄生容量Ｃｐａは、第１の容量Ｃ１の第１の寄生容量として、スイッチＳＷ３，ＳＷ４の接続ノードと接地との間に付加される。寄生容量Ｃｐｂは、第２の容量Ｃ２の第２の寄生容量として、スイッチＳＷ４，ＳＷ５の接続ノードと接地との間に付加される。寄生容量Ｃｐｃは、第３の容量Ｃ３の第３の寄生容量として、スイッチＳＷ５，ＳＷ６の接続ノードと接地との間に付加される。
【００６０】
ここで、寄生容量Ｃｐａ，Ｃｐｂ，Ｃｐｃの各々の容量値が、第１の容量Ｃ１、第２の容量Ｃ２、及び第３の容量Ｃ３の各々の容量値に対して一定の比率ｐ（０＜ｐ）を有するものとする。即ち、第１の容量Ｃ１の容量値Ａに対する寄生容量Ｃｐａの容量値の比、第２の容量Ｃ２の容量値Ｂに対する寄生容量Ｃｐｂの容量値の比、及び第３の容量Ｃ３の容量値Ｃに対する寄生容量Ｃｐｃの容量値の比が同一となるように形成する。このとき、寄生容量Ｃｐａの容量値はｐ×Ａ、寄生容量Ｃｐｂの容量値はｐ×Ｂ、寄生容量Ｃｐｃの容量値はｐ×Ｃとなる。
【００６１】
図４に示す寄生容量を考慮すると、式（１）及び式（２）の各々は、式（８）、式（９）のようになる。
【数８】
0005975435.tif 000009
【数９】
0005975435.tif 000010
【００６２】
上記と同様に計算すると、式（４）は、上記のような寄生容量を考慮すると式（１０）のように求められる。
【数１０】
0005975435.tif 000011
【００６３】
一方、Ｖｙ（１）（ｚ）とＶｏ（ｚ）との関係は、式（１１）のように表すことができる。
【数１１】
0005975435.tif 000012
【００６４】
従って、図１（Ａ）の２重逆相積分回路１０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（１０）及び式（１１）を用いて、式（１２）及び式（７）のように表すことができ、式（６）及び式（７）と同様になることがわかる。
【数１２】
0005975435.tif 000013
【００６５】
この結果、寄生容量Ｃｐａ，Ｃｐｂ，Ｃｐｃの各々の容量値を、対応する容量素子の容量値に対して一定の比率ｐを有するように形成することで、上記のように寄生容量の影響が相殺され、寄生容量の影響を補償することができる。このとき、第２の容量Ｃ２に充電された電荷をＱｂとしたとき、Ｑｂは、Ｖ１×（Ａ×Ｂ）／（Ａ＋Ｂ）に対応した電荷であり、電荷逆相積分回路３０は、（Ｑｂ×Ｃ）／（Ｂ＋Ｃ）に対応した電荷を第３の容量Ｃ３に転送する。
【００６６】
図１（Ａ）に示す２重逆相積分回路１０の構成によれば、スイッチの動作タイミングを変更することで、２重正相積分回路を簡単に構成することができる。
【００６７】
図５（Ａ）、図５（Ｂ）に、第１の実施形態におけるＳＣ積分回路により構成される２重正相積分回路の構成例を示す。図５（Ａ）は、第１の実施形態における２重正相積分回路の構成例を表し、図５（Ｂ）は、図５（Ａ）の２重正相積分回路の動作説明図を表す。図５（Ａ）において、図１（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００６８】
２重正相積分回路１０ａは、図５（Ｂ）に示す逆相積分回路としての電圧電荷変換逆相積分回路２０ａと、図５（Ｂ）に示す逆相積分回路としての電荷逆相積分回路３０とを備えるＳＣ積分回路である。図５（Ａ）に示す２重正相積分回路１０ａの構成が図１（Ａ）に示す２重逆相積分回路１０の構成と異なる点は、スイッチＳＷ１，ＳＷ２の動作タイミングを入れ替えた点である。即ち、２重正相積分回路１０ａでは、第２のフェーズスイッチのスイッチＳＷ１に代えて第１のフェーズスイッチのスイッチＳＷ１ａが設けられ、第１のフェーズスイッチのスイッチＳＷ２に代えて第２のフェーズスイッチのスイッチＳＷ２ａが設けられる。
【００６９】
第１の容量Ｃ１とスイッチＳＷ３，ＳＷ４との接続ノードの電圧をＶｘ、第２の容量Ｃ２の一端の電圧をＶｙとし、第２の容量Ｃ２及び第３の容量Ｃ３が接続される時刻をｎとすると、式（１３）及び上記の式（２）が成立する。
【数１３】
0005975435.tif 000014
【００７０】
式（１３）及び式（２）を用いてＶｘ（２）を消去して、ｚ関数のＶｙ（１）を求めると、式（１４）のようになる。
【数１４】
0005975435.tif 000015
【００７１】
従って、図５（Ａ）の２重正相積分回路１０ａの伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（１４）及び式（５）を用いて、式（１５）及び式（７）のように表すことができる。
【数１５】
0005975435.tif 000016
【００７２】
図５（Ａ）に示す構成においても、寄生容量の各々の容量値を、対応する容量素子の容量値に対して一定の比率を有するように形成することで、上記と同様に寄生容量の影響が相殺され、寄生容量の影響を補償することができる。
【００７３】
以上説明したように、図１（Ａ）又は図５（Ａ）に示す構成によれば、単一の演算増幅器で、寄生容量の影響を補償することができる２重積分回路を提供することができるようになる。
【００７４】
１．２  ２入力２重積分回路
上記の２重逆相積分回路１０又は２重正相積分回路１０ａに対して、１個の容量素子及び複数のスイッチを追加することで、２入力２重積分回路を構成することができる。
【００７５】
図６（Ａ）、図６（Ｂ）に、第１の実施形態における２入力２重積分回路の第１の構成例を示す。図６（Ａ）は、図１（Ａ）の２重逆相積分回路１０を適用した２入力２重積分回路の構成例を表し、図６（Ｂ）は、図６（Ａ）の２入力２重積分回路の動作説明図を表す。図６（Ａ）において、図１（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００７６】
２入力２重積分回路５０は、電圧電荷変換正相積分回路２０と、図６（Ｂ）に示す正相積分回路としての電圧電荷変換正相積分回路２２（第２の電圧電荷変換正相積分回路）と、電荷逆相積分回路３０とを備えるＳＣ積分回路である。電圧電荷変換正相積分回路２２は、第５の容量Ｃ５（容量値Ｄ）を備えている。
【００７７】
電圧電荷変換正相積分回路２２は、充電された電荷が第１の期間Ｔ１において放電される第５の容量Ｃ５を介して印加された第２の入力電圧Ｖ２に比例した電荷を、第２の期間Ｔ２において第２の容量Ｃ２に充電する。具体的には、電圧電荷変換正相積分回路２２は、スイッチＳＷ７，ＳＷ８，ＳＷ９，ＳＷ１０を有する。スイッチＳＷ７は、第２の電圧電荷変換正相積分回路２２の入力端と第５の容量Ｃ５の一端との間に設けられる。スイッチＳＷ８は、第５の容量Ｃ５の一端と接地との間に設けられる。スイッチＳＷ９は、第５の容量Ｃ５の他端と接地との間に設けられる。スイッチＳＷ１０は、第５の容量Ｃ５の他端と第２の容量Ｃ２の一端との間に設けられる。第１の期間Ｔ１では、スイッチＳＷ８，ＳＷ９がオン、スイッチＳＷ７，ＳＷ１０がオフとなり、第２の期間Ｔ２では、スイッチＳＷ７，ＳＷ１０がオン、スイッチＳＷ８，ＳＷ９がオフとなる。
【００７８】
電荷逆相積分回路３０は、第１の期間Ｔ１（第３の期間Ｔ３）において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。
【００７９】
図６（Ａ）に示す２入力２重積分回路５０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）、Ｖｏ（ｚ）／Ｖ２（ｚ）は、式（６）と同様に求めると、式（１６）のようになる。
【数１６】
0005975435.tif 000017
【数１７】
0005975435.tif 000018
【００８０】
図７（Ａ）、図７（Ｂ）に、第１の実施形態における２入力２重積分回路の第２の構成例を示す。図７（Ａ）は、図５（Ａ）の２重正相積分回路１０ａを適用した２入力２重積分回路の構成例を表し、図７（Ｂ）は、図７（Ａ）の２入力２重積分回路の動作説明図を表す。図７（Ａ）において、図５（Ａ）又は図６（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００８１】
２入力２重積分回路６０は、電圧電荷変換逆相積分回路２０ａと、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えるＳＣ積分回路である。電圧電荷変換逆相積分回路２０ａは、第１の容量Ｃ１と、第２の容量Ｃ２とを備えている。電圧電荷変換逆相積分回路２０ａは、第１の期間Ｔ１において第１の入力電圧Ｖ１に比例した電荷を第１の容量Ｃ１に充電し、第２の期間Ｔ２において第１の容量Ｃ１に充電された電荷を第２の容量Ｃ２に転送する。具体的には、電圧電荷変換逆相積分回路２０ａは、図５（Ａ）と同様に、スイッチＳＷ１ａ，ＳＷ２ａ，ＳＷ３，ＳＷ４を有する。
【００８２】
電圧電荷変換正相積分回路２２は、第５の容量Ｃ５を備えている。電圧電荷変換正相積分回路２２は、充電された電荷が第１の期間Ｔ１において放電される第５の容量Ｃ５を介し、第２の期間Ｔ２において印加された第２の入力電圧Ｖ２に比例した電荷を第２の容量Ｃ２に充電する。具体的には、電圧電荷変換正相積分回路２２は、図６（Ａ）と同様に、スイッチＳＷ７，ＳＷ８，ＳＷ９，ＳＷ１０を有する。
【００８３】
電荷逆相積分回路３０は、第１の期間Ｔ１（第３の期間Ｔ３）において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。具体的には、電荷逆相積分回路３０は、図６（Ａ）と同様に、スイッチＳＷ５，ＳＷ６を有する。
【００８４】
図７（Ａ）に示す２入力２重積分回路６０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）、Ｖｏ（ｚ）／Ｖ２（ｚ）は、式（６）及び式（１５）から、式（１８）のようになる。
【数１８】
0005975435.tif 000019
【００８５】
以上説明したように、図６（Ａ）又は図７（Ａ）に示す構成によれば、単一の演算増幅器で、寄生容量の影響を補償することができる２入力２重積分回路を提供することができるようになる。
【００８６】
１．３  フィルター回路
１．３．１  ２次のローパスフィルター回路
上記の２入力２重積分回路を用いることで、次のように２次のローパスフィルター回路を構成することができる。
【００８７】
図８（Ａ）、図８（Ｂ）に、第１の実施形態における２次のローパスフィルター回路の第１の構成例を示す。図８（Ａ）は、図６（Ａ）の２入力２重積分回路５０を適用した２次のローパスフィルター回路の構成例を表し、図８（Ｂ）は、図８（Ａ）の２次のローパスフィルター回路の動作説明図を表す。図８（Ａ）において、図６（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００８８】
ローパスフィルター回路１００は、電圧電荷変換正相積分回路２０と、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えている。ローパスフィルター回路１００は、図６（Ａ）に示す２入力２重積分回路５０の構成において、演算増幅器ＡＭＰの出力端子が第２の入力電圧Ｖ２の入力端に接続される構成を有している。即ち、ローパスフィルター回路１００は、図６（Ａ）に示す２入力２重積分回路５０の構成において、第２の入力電圧Ｖ２として出力電圧Ｖｏを供給するように構成される。また、ローパスフィルター回路１００は、第１の入力電圧Ｖ１として出力電圧Ｖｏを供給するように構成されてもよい。
【００８９】
図８（Ａ）に示すローパスフィルター回路１００の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（１９）において式（１６）の右辺を代入することにより、式（２０）及び式（１７）のように求められる。
【数１９】
0005975435.tif 000020
【数２０】
0005975435.tif 000021
【００９０】
ローパスフィルター回路１００によれば、単一の演算増幅器を用い、寄生容量の影響を補償することができるので、高精度で、面積が小さく、且つ、低消費電力で動作し、直流で入力信号と逆相の信号を出力する２次のローパスフィルター回路を提供することができる。このようなローパスフィルター回路１００は、他のフィルター回路と組み合わせることで、種々の伝達特性の実現に寄与することができる。
【００９１】
図９（Ａ）、図９（Ｂ）に、第１の実施形態における２次のローパスフィルター回路の第２の構成例を示す。図９（Ａ）は、図７（Ａ）の２入力２重積分回路６０を適用した２次のローパスフィルター回路の構成例を表し、図９（Ｂ）は、図９（Ａ）の２次のローパスフィルター回路の動作説明図を表す。図９（Ａ）において、図７（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【００９２】
ローパスフィルター回路１１０は、電圧電荷変換逆相積分回路２０ａと、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えている。ローパスフィルター回路１１０は、図７（Ａ）に示す２入力２重積分回路６０の構成において、演算増幅器ＡＭＰの出力端子が第２の入力電圧Ｖ２の入力端に接続される構成を有している。即ち、ローパスフィルター回路１１０は、図７（Ａ）に示す２入力２重積分回路６０の構成において、第２の入力電圧Ｖ２として出力電圧Ｖｏを供給するように構成される。
【００９３】
ローパスフィルター回路１１０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（１９）において式（１８）の右辺を代入することにより、式（２１）のように求められる。
【数２１】
0005975435.tif 000022
【００９４】
ローパスフィルター回路１１０によれば、単一の演算増幅器を用い、寄生容量の影響を補償することができるので、高精度で、面積が小さく、且つ、低消費電力で動作し、直流で入力信号と逆相の信号を出力する２次のローパスフィルター回路を提供することができる。
【００９５】
ここで、ｓ平面における２次のローパスフィルター回路の一般的な伝達関数は、次式で表される。以下の式において、ωｃはｓ平面におけるカットオフ角周波数、ＱはＱ値、Ｋは直流利得を表す。
【数２２】
0005975435.tif 000023
【００９６】
式（２２）に対して双一次変換を行い、２次のローパスフィルター回路の伝達関数をｚ変換した結果Ｔ（ｚ）は、次式のように求められる。次式において、Ｔは、スイッチのスイッチング周波数の逆数、ω０はｚ平面におけるカットオフ角周波数である。
【数２３】
0005975435.tif 000024
【００９７】
式（２１）と式（２３）の係数を比較することにより、容量値（Ａ，Ｂ，Ｃ，Ｄ，Ｇ）を決定することができる。例えば、カットオフ角周波数を２００Ｈｚ、スイッチング周波数を５０ｋＨｚ、Ｋ＝１、Ｑ＝２（−１／２）とすると、Ａ＝Ｃ＝Ｄ＝０．１ｐＦ、Ｂ＝８．４ｐＦ、Ｇ＝１．９ｐＦとすることができる。この場合、総容量値は、１０．６ｐＦとなる。
【００９８】
図１０に、図９（Ａ）のローパスフィルター回路１１０の周波数特性の計算結果の一例を示す。図１０は、横軸に周波数、縦軸に利得をとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【００９９】
図１０は、Ｋ＝０［ｄＢ］，ω０＝２π×２００［ｒａｄ／ｓ］、Ｔ＝１／５００００［ｓ］、Ｑ＝２（−１／２）、Ａ＝Ｃ＝Ｄ＝０．１ｐＦ、Ｂ＝８．４ｐＦ、Ｇ＝１．９ｐＦとしたときの計算結果を表す。図９（Ａ）に示す構成によれば、単一の演算増幅器を用いて、−４０［ｄＢ／ＤＥＣ］で減衰する２次のローパスフィルター回路として動作させることができる。
【０１００】
〔比較例〕
図９（Ａ）のローパスフィルター回路１１０の比較例として、公知のＦｌｅｉｓｈｅｒ ＆ Ｌａｋｅｒのフィルター回路を考える。
【０１０１】
図１１に、第１の実施形態の比較例としてのＦｌｅｉｓｈｅｒ ＆ Ｌａｋｅｒの２次のローパスフィルター回路の構成を示す。
【０１０２】
図１１に示すローパスフィルター回路１５０は、単一の演算増幅器を用いて２次のローパスフィルター回路として構成される。図１１に示す構成は公知であるため、詳細な説明を省略する。Ｆｌｅｉｓｈｅｒ
＆ Ｌａｋｅｒのローパスフィルター回路では、一般的に図１１に示すような容量素子の容量値を用いて説明されるため、説明の便宜上、各容量素子の容量値は図１１に示す値を有するものとする。このようなローパスフィルター回路１５０の伝達関数は、次式で与えられることが知られている。
【数２４】
0005975435.tif 000025
【０１０３】
式（２４）についても式（２３）の係数を比較することにより、式（２５）に示すように容量値を決定することができる。
【数２５】
0005975435.tif 000026
【０１０４】
例えば、カットオフ角周波数を２００Ｈｚ、スイッチング周波数を５０ｋＨｚ、Ｋ＝１、Ｑ＝２（−１／２）とすると、Ａ＝０．１ｐＦ、Ｂ＝２．８ｐＦ、Ｃ＝０．１ｐＦ、Ｄ＝５．６ｐＦ、Ｆ＝０．１ｐＦ、Ｇ＝０．１ｐＦとすることができる。この場合、総容量値は、９．４ｐＦとなる。
【０１０５】
図１２に、図９（Ａ）のローパスフィルター回路１１０と図１１のローパスフィルター回路１５０の比較説明図を示す。図１２は、横軸にオーバーサンプリングレシオ、縦軸に正規化された総容量値を表す。
【０１０６】
オーバーサンプリングレシオは、カットオフ角周波数とスイッチのスイッチング周波数との比であり、オーバーサンプリングレシオを大きくすればするほど容量の総容量値が大きくなり面積が大きくなる。ローパスフィルター回路１１０の特性（Ｑ１）と、ローパスフィルター回路１５０の特性（Ｑ２）とを比較すると、図１２に示すように実質的には同程度であると考えることができる。即ち、ローパスフィルター回路１１０は、ローパスフィルター回路１５０と同程度の容量値で構成することができる。
【０１０７】
ところが、ローパスフィルター回路１５０は、ローパスフィルター回路１１０と比較して、２次のローパスフィルター回路を構成する際に必要となる容量の素子数及びスイッチの素子数が多くなってしまう。また、ローパスフィルター回路１５０では演算増幅器が第１の期間Ｔ１及び第２の期間Ｔ２で動作するため、４次のローパスフィルター回路を構成する際に、２つの演算増幅器が必要となる。これに対して、ローパスフィルター回路１１０では、演算増幅器が第２の期間Ｔ２でのみ動作するため、４次のローパスフィルター回路を構成する際に、演算増幅器を時分割使用することにより単一の演算増幅器で済む。
【０１０８】
１．３．２  ４次ローパスフィルター回路
図９（Ａ）の２次のローパスフィルター回路１１０を用いることで、次のように４次のローパスフィルター回路を構成することができる。
【０１０９】
図１３に、図９（Ａ）の２次のローパスフィルター回路１１０を用いて構成される４次のローパスフィルター回路の構成例を示す。図１３において、図９（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１０】
図１３に示す４次のローパスフィルター回路２００は、第１のローパスフィルター回路２０２と、第１のローパスフィルター回路２０２と逆相で動作する第２のローパスフィルター回路２０４とを備えている。第１のローパスフィルター回路２０２は、２次のローパスフィルター回路１１０により構成される。第２のローパスフィルター回路２０４は、２次のローパスフィルター回路１１０と同様に構成され、各スイッチが第１のローパスフィルター回路２０２の逆相で動作する。即ち、ローパスフィルター回路２００は、ローパスフィルター回路１１０を縦続接続することにより構成される。
【０１１１】
図１３では、第１のローパスフィルター回路２０２は、電圧電荷変換逆相積分回路２０ａと、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えている。第２のローパスフィルター回路２０４は、電圧電荷変換逆相積分回路２０ａ´と、電圧電荷変換正相積分回路２２´と、電荷逆相積分回路３０´とを備えている。電圧電荷変換逆相積分回路２０ａ´は、電圧電荷変換逆相積分回路２０ａと逆相で動作する。電圧電荷変換正相積分回路２２´は、電圧電荷変換正相積分回路２２と逆相で動作する。電荷逆相積分回路３０´は、電荷逆相積分回路３０と逆相で動作する。
【０１１２】
第１のローパスフィルター回路２０２を構成する容量の素子値は、例えばＱ値を「１．３０６５」、直流利得を「１」として計算することで求められる。同様に、第２のローパスフィルター回路２０４を構成する容量の素子値は、例えばＱ値を「０．５４１１９６」、直流利得を「１」として計算することで求められる。
【０１１３】
図１４に、図１３の４次のローパスフィルター回路２００の構成の変形例を示す。図１４において、図１３と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１４】
図１４に示す４次のローパスフィルター回路２５０では、図１３に示す４次のローパスフィルター回路２００を構成する演算増幅器ＡＭＰ，ＡＭＰ´を時分割使用することで、単一の演算増幅器ＡＭＰにより実現される。そのため、ローパスフィルター回路２５０では、第４の容量Ｃ４の両端に第２のフェーズスイッチであるスイッチＳＷ２０，ＳＷ２１が設けられている。また、ローパスフィルター回路２５０では、第４の容量Ｃ４´の両端に第１のフェーズスイッチであるスイッチＳＷ２２，ＳＷ２３が設けられている。また、演算増幅器ＡＭＰの出力と、出力電圧Ｖｏの出力端との間に、第１のフェーズスイッチであるスイッチＳＷ３０が設けられている。
【０１１５】
図１５に、図１４の４次のローパスフィルター回路２５０の構成の変形例を示す。図１５において、図１４と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１６】
図１５に示す４次のローパスフィルター回路２６０は、ローパスフィルター回路２５０に補償回路２６２が追加された構成を有している。補償回路２６２は、第１の補償容量ＣＸ（容量値Ｘ）と、第２の補償容量ＣＹ（容量値Ｙ）と、スイッチＳＷ２４，ＳＷ２５とを備えている。第１の補償容量ＣＸの一端は演算増幅器ＡＭＰの反転入力端子に接続され、他端は第２の補償容量ＣＹの一端に接続される。第２の補償容量ＣＹの他端は、演算増幅器ＡＭＰの出力端子に接続される。第１の補償容量ＣＸ及び第２の補償容量ＣＹの接続ノードと接地との間には、スイッチＳＷ２４，ＳＷ２５の各々が接続される。スイッチＳＷ２４は、第１のフェーズスイッチであり、スイッチＳＷ２５は、第２のフェーズスイッチである。
【０１１７】
補償回路２６２は、第１の期間Ｔ１から第２の期間Ｔ２に移行するときのオフオフ期間Ｔｏｆｆ、又は第２の期間Ｔ２から第１の期間Ｔ１に移行するときのオフオフ期間Ｔｏｆｆにおいて、演算増幅器ＡＭＰの出力の発散を防止する。そのため、第１の補償容量ＣＸの容量値Ｘ及び第２の補償容量ＣＹの容量値Ｙは、最小容量値でよい。また、演算増幅器ＡＭＰの仮想接地点と出力端子とに接続されるため、第１の補償容量ＣＸ及び第２の補償容量ＣＹの寄生容量は伝達特性に影響を与えることがない。
【０１１８】
図１６に、図１５のローパスフィルター回路２６０と図１１のローパスフィルター回路１５０により構成される４次のローパスフィルター回路との比較説明図を示す。図１６は、横軸にオーバーサンプリングレシオ、縦軸に正規化された総容量値を表す。
【０１１９】
ローパスフィルター回路２６０の特性（Ｑ４）は、ローパスフィルター回路１５０を縦続接続して構成される４次のローパスフィルター回路の特性（Ｑ３）と比較すると、オーバーサンプリングレシオが例えば５０以上になると総容量値が大きくなる。しかしながら、図１１に示すローパスフィルター回路１５０を縦続接続した場合、演算増幅器を時分割使用することができず、演算増幅器の数が多くなる。従って、ローパスフィルター回路２６０の方が低消費電力で動作させることができる。また、ローパスフィルター回路２６０は、容量の素子数及びスイッチの素子数をより少なくすることができる。
【０１２０】
２．  第２の実施形態
２．１  ２入力２重積分回路
図７（Ａ）に示す２入力２重積分回路６０において、第１の容量Ｃ１の容量値Ａと、第５の容量Ｃ５の容量値Ｄとを等しくするように形成すると、第１の容量Ｃ１と第５の容量Ｃ５とを共有することができるようになる。この場合、２入力２重積分回路６０と異なり、利得の調整ができずに設計の自由度が低下するが、より少ない素子数でできるだけ小さい面積が要求される用途によっては有用な２入力２重積分回路を提供することができるようになる。
【０１２１】
図１７に、第２の実施形態における２入力２重積分回路の構成例を示す。図１７において、図７（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２２】
第２の実施形態における２入力２重積分回路７０は、差動積分回路７２と、電荷逆相積分回路３０とを備えるＳＣ積分回路である。差動積分回路７２は、第１の容量Ｃ１と、第２の容量Ｃ２とを備えている。差動積分回路７２は、第１の期間Ｔ１において第１の容量Ｃ１を介して印加された第１の入力電圧Ｖ１と、第２の期間Ｔ２において第１の容量Ｃ１を介して印加された第２の入力電圧Ｖ２との差に比例した電荷を、第２の期間Ｔ２に第２の容量Ｃ２に充電する。具体的には、差動積分回路７２は、図７（Ａ）と同様に、スイッチＳＷ１ａ，ＳＷ２ａ，ＳＷ３，ＳＷ４を有する。
【０１２３】
電荷逆相積分回路３０は、第１の期間Ｔ１（第３の期間Ｔ３）において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。
【０１２４】
２入力２重積分回路７０の伝達関数についても、図７（Ａ）と同様に求めることができ、式（２６）及び式（７）のようになる。
【数２６】
0005975435.tif 000027
【０１２５】
図１７に示す構成においても、寄生容量の各々の容量値を、対応する容量素子の容量値に対して一定の比率を有するように形成することで、上記と同様に寄生容量の影響が相殺され、寄生容量の影響を補償することができる。従って、図１７に示す構成によれば、単一の演算増幅器で、寄生容量の影響を補償することができる２入力２重積分回路を提供することができるようになる。
【０１２６】
２．２  フィルター回路
２．２．１  ２次のローパスフィルター回路
上記の２入力２重積分回路を用いることで、次のように２次のローパスフィルター回路を構成することができる。
【０１２７】
図１８に、第２の実施形態における２次のローパスフィルター回路の構成例を示す。図１８は、図１７の２入力２重積分回路７０を適用した２次のローパスフィルター回路の構成例を表す。図１８において、図１７と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２８】
図１８に示すローパスフィルター回路１２０は、差動積分回路７２と、電荷逆相積分回路３０とを備えている。ローパスフィルター回路１２０は、図１７に示す２入力２重積分回路７０の構成において、演算増幅器ＡＭＰの出力端子が第２の入力電圧Ｖ２の入力端に接続される構成を有している。即ち、ローパスフィルター回路１２０は、図１７に示す２入力２重積分回路７０の構成において、第２の入力電圧Ｖ２として出力電圧Ｖｏを供給するように構成される。
【０１２９】
図１８に示すローパスフィルター回路１２０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（１９）において式（２６）の右辺を代入することにより、式（２７）のように求められる。
【数２７】
0005975435.tif 000028
【０１３０】
式（２７）と式（２３）の係数を比較することにより、容量値（Ａ，Ｂ，Ｃ，Ｇ）を決定することができる。例えば、カットオフ角周波数を２００Ｈｚ、スイッチング周波数を５０ｋＨｚ、Ｋ＝１、Ｑ＝２（−１／２）とすると、Ａ＝Ｃ＝０．１ｐＦ、Ｂ＝５．６ｐＦ、Ｇ＝２．８ｐＦとすることができる。この場合、総容量値は、８．６ｐＦとなる。
【０１３１】
図１９に、図１８のローパスフィルター回路１２０の周波数特性の計算結果の一例を示す。図１９は、横軸に周波数、縦軸に利得をとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１３２】
図１９は、Ｋ＝０［ｄＢ］，ω０＝２π×２００［ｒａｄ／ｓ］、Ｔ＝１／５００００［ｓ］、Ｑ＝２（−１／２）、Ａ＝Ｃ＝０．１ｐＦ、Ｂ＝５．６ｐＦ、Ｇ＝２．８ｐＦとしたときの計算結果を表す。図１８に示す構成によれば、単一の演算増幅器を用いて、−４０［ｄＢ／ＤＥＣ］で減衰する２次のローパスフィルター回路として動作させることができる。
【０１３３】
〔比較例〕
ここで、図１１のローパスフィルター回路１５０と比較すると、上記したように、同一条件において、ローパスフィルター回路１２０の総容量値が、ローパスフィルター回路１５０の総容量値より小さくなる。
【０１３４】
図２０に、図１８のローパスフィルター回路１２０と図１１のローパスフィルター回路１５０との第１の比較説明図を示す。図２０は、横軸にオーバーサンプリングレシオ、縦軸に正規化された総容量値を表す。
【０１３５】
図２０に示すように、ローパスフィルター回路１２０の特性（Ｑ６）は、ローパスフィルター回路１５０の特性（Ｑ５）とを比較すると、オーバーサンプリングレシオにかかわらず、ローパスフィルター回路１５０より小さい面積で構成することができる。しかも、ローパスフィルター回路１１０と同様に、ローパスフィルター回路１２０は、２次のローパスフィルター回路を構成する際に必要となる容量の素子数及びスイッチの素子数をより少なくすることができる。更に、ローパスフィルター回路１２０では、演算増幅器が第２の期間Ｔ２でのみ動作するため、４次のローパスフィルター回路を構成する際に、演算増幅器を時分割使用することにより単一の演算増幅器で済む。
【０１３６】
また、図１８のローパスフィルター回路１２０は、ローパスフィルター回路１５０と比較して、安定性が高いという性質を有する。ここで、容量素子Ｘのばらつきを式（２８）のように定義する。ローパスフィルター回路１２０の伝達関数Ｔ（ｚ）のばらつきε｜Ｔ（ｚ）｜は、各容量素子の相対素子感度と、各容量素子のばらつきとを用いて、式（２９）のように表すことができる。なお、式（２８）においてε０は、最小容量のばらつきを表し、式（２９）におけるＳ｜Ｔ（ｚ）｜を、回路全体の素子感度とする。
【数２８】
0005975435.tif 000029
【数２９】
0005975435.tif 000030
【０１３７】
図２１に、図１８のローパスフィルター回路１２０と図１１のローパスフィルター回路１５０との第２の比較説明図を示す。図２１は、横軸に周波数、縦軸に回路全体の素子感度を表す。なお、図２１では、カットオフ角周波数が２００Ｈｚ、スイッチング周波数が５０ｋＨｚ、Ｑ＝２（−１／２）であるものとする。
【０１３８】
図２１に示すように、ローパスフィルター回路１２０の素子感度（Ｑ８）は、ローパスフィルター回路１１０の素子感度（Ｑ７）より低い。特に低周波数帯域において、ローパスフィルター回路１２０の素子感度が低くなる。これは、低周波数帯域ではｚ−１が１に近似されるため、式（２７）より伝達関数がほぼ１になり、感度が０になることからも明らかである。従って、ローパスフィルター回路１２０により、特に低周波数帯域において素子感度を低くすることができるので、各容量素子の容量値のばらつきが生じたとしても、所望の伝達特性を実現することができるようになる。
【０１３９】
２．２．２  ４次のローパスフィルター回路
図１８の２次のローパスフィルター回路１２０を用いることで、次のように４次のローパスフィルター回路を構成することができる。
【０１４０】
図２２に、図１８の２次のローパスフィルター回路１２０を用いて構成される４次のローパスフィルター回路の構成例を示す。図２２において、図１８と同様の部分には同一符号を付し、適宜説明を省略する。
【０１４１】
図２２に示す４次のローパスフィルター回路２７０は、第１のローパスフィルター回路２７２と、第１のローパスフィルター回路２７２と逆相で動作する第２のローパスフィルター回路２７４とを備えている。第１のローパスフィルター回路２７２は、２次のローパスフィルター回路１２０により構成される。第２のローパスフィルター回路２７４は、２次のローパスフィルター回路１２０と同様に構成され、各スイッチが第１のローパスフィルター回路２７２の逆相で動作する。即ち、ローパスフィルター回路２７０は、ローパスフィルター回路１２０を縦続接続することにより構成される。
【０１４２】
なお、図１８の２次のローパスフィルター回路１２０を用いて構成される４次のローパスフィルター回路は、図１３に示すように２つのローパスフィルター回路１２０を縦続接続することにより構成してもよい。図２２では、２つのローパスフィルター回路１２０の演算増幅器を時分割使用して、単一の演算増幅器により構成した例を表している。
【０１４３】
第１のローパスフィルター回路２７２を構成する容量素子の素子値は、例えばＱ値を「１．３０６５」、直流利得を「１」として計算することで求められる。同様に、第２のローパスフィルター回路２７４を構成する容量素子の素子値は、例えばＱ値を「０．５４１１９６」、直流利得を「１」として計算することで求められる。
【０１４４】
図２３に、図２２の４次のローパスフィルター回路２７０の構成の変形例を示す。図２３において、図２２と同様の部分には同一符号を付し、適宜説明を省略する。
【０１４５】
図２３に示す４次のローパスフィルター回路２８０は、ローパスフィルター回路２７０に補償回路２８２が追加された構成を有している。補償回路２８２は、図１６の補償回路２６２と同様であるため、詳細な説明を省略する。
【０１４６】
図２４に、図２２のローパスフィルター回路２７０と図１１のローパスフィルター回路１５０により構成される４次のローパスフィルター回路との比較説明図を示す。図２４は、横軸にオーバーサンプリングレシオ、縦軸に正規化された総容量値を表す。
【０１４７】
ローパスフィルター回路２７０の特性（Ｑ９）は、ローパスフィルター回路１５０を縦続接続して構成される４次のローパスフィルター回路の特性（Ｑ１０）と比較すると、総容量値はほぼ同様に実現することができる。しかしながら、図１１に示すローパスフィルター回路１５０を縦続接続した場合、演算増幅器を時分割使用することができず、演算増幅器の数が２個になる。従って、ローパスフィルター回路２７０の方が低消費電力で動作させることができる。また、ローパスフィルター回路２７０は、容量の素子数及びスイッチの素子数をより少なくすることができる。
【０１４８】
３．  第３の実施形態
３．１  微分積分回路
図２５に、本発明の第３の実施形態におけるＳＣ積分回路により構成される微分積分回路の構成例を示す。図２５において、図１（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【０１４９】
図２５に示す微分積分回路４０は、微分回路４２と、電荷逆相積分回路３０とを備えるＳＣ積分回路である。微分回路４２は、第１の容量Ｃ１と、第２の容量Ｃ２とを備えている。電荷逆相積分回路３０は、第３の容量Ｃ３と、演算増幅器ＡＭＰと、第４の容量Ｃ４とを備えている。
【０１５０】
微分回路４２は、第２の期間Ｔ２において第１の容量Ｃ１を介して印加された第１の入力電圧Ｖ１と、第２の容量Ｃ２に充電された電荷に対応した電圧との差の微分を第２の容量Ｃ２に充電する。具体的には、微分回路４２は、スイッチＳＷ１，ＳＷ４を有する。スイッチＳＷ１は、微分積分回路４０の入力端と第１の容量Ｃ１の一端との間に設けられる。スイッチＳＷ４は、第１の容量Ｃ１の他端と、第２の容量Ｃ２の一端との間に設けられる。第２の容量Ｃ２の他端は、接地される。スイッチＳＷ１，ＳＷ４は、第２のフェーズスイッチである。
【０１５１】
電荷逆相積分回路３０は、第１の期間Ｔ１において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。具体的に、電荷逆相積分回路３０は、図１と同様に、スイッチＳＷ５，ＳＷ６を有する。
【０１５２】
第１の容量Ｃ１とスイッチＳＷ３，ＳＷ４との接続ノードの電圧をＶｘ、第２の容量Ｃ２の一端の電圧をＶｙとし、第２の容量Ｃ２及び第３の容量Ｃ３が接続される時刻をｎとすると、式（３０）が成立する。
【数３０】
0005975435.tif 000031
【０１５３】
従って、図２５の微分積分回路４０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、式（３１及び式（３２）のように表すことができる。
【数３１】
0005975435.tif 000032
【数３２】
0005975435.tif 000033
【０１５４】
３．２  ２入力微分積分回路
上記の微分積分回路４０に対して、１個の容量素子及び複数のスイッチを追加することで、２入力微分積分回路を構成することができる。
【０１５５】
図２６に、第３の実施形態における２入力微分積分回路の構成例を示す。図２６において、図２５又は図６（Ａ）と同様の部分には同一符号を付し、適宜説明を省略する。
【０１５６】
図２６に示す２入力微分積分回路８０は、微分回路４２と、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えるＳＣ積分回路である。電圧電荷変換正相積分回路２２は、第５の容量Ｃ５を備えている。
【０１５７】
電圧電荷変換正相積分回路２２は、充電された電荷が第１の期間Ｔ１において放電される第５の容量Ｃ５を介して、第２の期間Ｔ２において印加された第２の入力電圧Ｖ２に比例した電荷を第２の容量Ｃ２に充電する。具体的には、電圧電荷変換正相積分回路２２は、図６（Ａ）と同様に、スイッチＳＷ７，ＳＷ８，ＳＷ９，ＳＷ１０を有する。
【０１５８】
電荷逆相積分回路３０は、第１の期間Ｔ１において、第２の容量Ｃ２に充電された電荷の一部を第３の容量Ｃ３に転送する。
【０１５９】
図２６に示す２入力微分積分回路８０の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）、Ｖｏ（ｚ）／Ｖ２（ｚ）は、式（３１）及び式（１６）と同様に求めることができる。図２６に示す構成においても、寄生容量の各々の容量値を、対応する容量素子の容量値に対して一定の比率を有するように形成することで、上記と同様に寄生容量の影響が相殺され、寄生容量の影響を補償することができる。従って、図２６の構成によれば、単一の演算増幅器で、寄生容量の影響を補償することができる２入力微分積分回路を提供することができるようになる。
【０１６０】
３．３  フィルター回路
３．３．１  ２次のバンドパスフィルター回路
図２６の２入力微分積分回路を用いることで、次のように２次のバンドパスフィルター回路を構成することができる。
【０１６１】
図２７に、第３の実施形態における２次のバンドパスフィルター回路の構成例を示す。図２７において、図２６と同様の部分には同一符号を付し、適宜説明を省略する。
【０１６２】
図２７に示すバンドパスフィルター回路３００は、微分回路４２と、電圧電荷変換正相積分回路２２と、電荷逆相積分回路３０とを備えている。バンドパスフィルター回路３００は、図２６に示す２入力微分積分回路８０の構成において、演算増幅器ＡＭＰの出力端子が第２の入力電圧Ｖ２の入力端に接続される構成を有している。即ち、バンドパスフィルター回路３００は、図２６に示す２入力微分積分回路８０の構成において、第２の入力電圧Ｖ２として出力電圧Ｖｏを供給するように構成される。
【０１６３】
バンドパスフィルター回路３００の伝達関数Ｖｏ（ｚ）／Ｖ１（ｚ）は、上記と同様に次式と同様に求められる。
【数３３】
0005975435.tif 000034
【数３４】
0005975435.tif 000035
【０１６４】
式（３３）及び式（３４）についても、一般的な２次のバンドパスフィルター回路の伝達関数の係数と比較することにより、容量値（Ａ，Ｂ，Ｃ，Ｄ，Ｇ）を決定することができる。
【０１６５】
図２８に、図２７のバンドパスフィルター回路３００の周波数特性の計算結果の一例を示す。図２８は、横軸に周波数、縦軸に利得をとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１６６】
図２８は、オーバーサンプリングレシオが１２８、カットオフ角周波数が１００Ｈｚ、Ｑ＝１０、Ｋ＝１、Ａ＝０．２ｐＦ、Ｃ＝Ｄ＝０．１ｐＦ、Ｂ＝４０．５ｐＦ、Ｇ＝０．１ｐＦとしたときの計算結果を表す。従って、図２７の構成によれば、単一の演算増幅器を用いて、２次のバンドパスフィルター回路を構成することができる。
【０１６７】
３．３．２  ４次のバンドパスフィルター回路
図２７の２次のバンドパスフィルター回路３００を用いることで、次のように４次のバンドパスフィルター回路を構成することができる。
【０１６８】
図２９に、図２７の２次のバンドパスフィルター回路３００を用いて構成される４次のローパスフィルター回路の構成例を示す。図２９において、図２７と同様の部分には同一符号を付し、適宜説明を省略する。
【０１６９】
図２９に示す４次のバンドパスフィルター回路３５０は、第１のバンドパスフィルター回路と、第１のバンドパスフィルター回路と逆相で動作する第２のバンドパスフィルター回路とを備えることができる。第１のバンドパスフィルター回路は、２次のバンドパスフィルター回路３００により構成される。第２のバンドパスフィルター回路は、２次のバンドパスフィルター回路３００と同様に構成され、各スイッチが第１のバンドパスフィルター回路３５２の逆相で動作する。即ち、バンドパスフィルター回路３５０は、バンドパスフィルター回路３００を縦続接続することにより構成される。
【０１７０】
なお、図２９の２次のバンドパスフィルター回路３００を用いて構成される４次のバンドパスフィルター回路は、図１３に示すように２つのバンドパスフィルター回路３００を縦続接続することにより構成してもよい。図２９では、２つのバンドパスフィルター回路３００の演算増幅器を時分割使用して、単一の演算増幅器により構成し、更に、補償回路３５４が追加された構成例を表している。補償回路３５４は、図１６の補償回路２６２と同様であるため、詳細な説明を省略する。なお、図２９では、演算増幅器を時分割使用するために、スイッチＳＷ１，ＳＷ４を共に第１のフェーズスイッチとして動作させている。
【０１７１】
図２９の構成によれば、単一の演算増幅器を用いて、４次のバンドパスフィルター回路を構成することができる。
【０１７２】
４．  その他
〔物理量測定装置〕
上記の２次のローパスフィルター回路、４次のローパスフィルター回路、２次のバンドパスフィルター回路、又は４次のバンドパスフィルター回路は、センサー回路に適用することにより、高精度なセンシングを行う物理量測定装置を提供することができる。
【０１７３】
図３０に、上記のいずれかのフィルター回路が適用されたセンサー回路の構成例を示す。なお、この回路構成は一例であり、例えば回路の細部の構成が変形される場合もあり得る。
【０１７４】
センサー回路４００は、角速度を測定対象の物理量とする物理量測定装置である。センサー回路４００は、駆動回路（駆動装置）５００と、検出回路（検出装置）６００とを備えている。このセンサー回路４００は、圧電材料で形成され、駆動振動片及び検出振動片を有する振動片（振動子、広義には圧電素子）５１０を含む。
【０１７５】
駆動回路５００は、駆動振動片に設けられた駆動電極５１２ａ，５１２ｂを介して駆動振動片を発振ループ内に設け、駆動振動片（広義には振動子）を励振させる。駆動回路５００は、電流電圧変換器５２０、オートゲインコントロール（Auto Gain Control：以下、ＡＧＣ）回路５３０、バンドパスフィルター回路５４０を備えている。更に、駆動回路５００は、ゲインコントロールアンプ（Gain Control Amplifier：以下、ＧＣＡ）５５０、２値化回路５６０を備えている。
【０１７６】
駆動振動片の駆動電極５１２ａは、電流電圧変換器５２０の入力に電気的に接続され、電流電圧変換器５２０の出力は、ＡＧＣ回路５３０及びバンドパスフィルター回路５４０に入力される。バンドパスフィルター回路５４０は、発振ループ内の発振信号の位相調整回路として機能し、バンドパスフィルター回路５４０の出力は、ＧＣＡ５５０及び２値化回路５６０に入力される。ＡＧＣ回路５３０は、電流電圧変換器５２０の出力に基づいて、ＧＣＡ５５０のゲインを制御する。ＧＣＡ５５０の出力は、駆動振動片の駆動電極５１２ｂに電気的に接続される。２値化回路５６０は、発振ループ内の発振信号を２値化し、参照信号として検出回路６００に出力する。なお、図３０では、駆動回路５００の内部に振動片５１０の駆動振動片を設けるものとして説明したが、駆動回路５００の外部に振動片５１０の駆動振動片が設けられていてもよい。
【０１７７】
検出回路６００は、交流増幅回路６１０と、同期検波回路６２０と、直流増幅器６３０と、ローパスフィルター回路６４０とを備えている。交流増幅回路６１０は、第１の電流電圧変換器６１２と、第２の電流電圧変換器６１４と、交流増幅器６１６と、バンドパスフィルター回路６１８とを含む。
【０１７８】
駆動回路５００では、上記の構成の発振ループ内のゲインが「１」より大きい状態で発振スタートする。この時点では、駆動振動片への入力は雑音のみであるが、この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。振動片５１０の駆動振動片の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が電流電圧変換器５２０において電圧値に変換される。ＡＧＣ回路５３０は、この電圧値に基づいてＧＣＡ５５０のゲインを制御することで発振ループ内の発振振幅を制御する。発振ループ内でこうした操作が繰り返されることにより、目的とする固有共振周波数の信号の割合が高くなる。そして、ＧＣＡ５５０のゲイン制御によって、次第に発振ループを信号が１周する間の利得（ループゲイン）が「１」となり、この状態で駆動振動片が安定発振する。
【０１７９】
駆動振動片を励振させて安定発振状態になり、振動片５１０を所与の方向に回転させると、コリオリ力が振動片５１０に作用し、検出振動片が屈曲振動する。検出振動片には検出電極５１４ａ，５１４ｂ，５１６ａ，５１６ｂが設けられる。検出電極５１４ｂ，５１６ｂにはアナログ接地電位が供給され、検出電極５１４ａ，５１６ａは、交流増幅回路６１０の第１の電流電圧変換器６１２及び第２の電流電圧変換器６１４に接続される。検出回路６００は、検出電極５１４ａ，５１６ａからの互いに極性が異なる検出信号を交流増幅した後、駆動回路５００からの参照信号を用いて同期検波して、ローパスフィルター回路６４０で検出信号ＯＵＴを出力する。
【０１８０】
以上のように、センサー回路４００は、振動片５１０と、駆動回路５００と、検出回路６００とを備えることができる。駆動回路５００は、振動片５１０と発振ループを形成し、該振動片に駆動振動を励振する。検出回路６００は、上記のいずれかのフィルター回路を有し振動片５１０に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する。
【０１８１】
〔電子機器〕
上記のセンサー回路は、次のような電子機器に搭載することができる。このような電子機器によれば、所望の伝達関数で動作し、且つ高精度なセンシングを低消費電力で実現できるようになる。
【０１８２】
図３１に、本発明に係る電子機器のハードウェア構成例のブロック図を示す。図３１において、図３０と同様の部分には同一符号を付し、適宜説明を省略する。
【０１８３】
電子機器７００は、センサー回路４００と、Ａ／Ｄ変換回路７１０と、クロック生成回路７２０と、中央演算処理装置等の処理部７３０と、メモリー７４０と、操作部７５０と、表示部７６０とを備えている。電子機器７００を構成する各部は、バス（ＢＵＳ）によって相互に接続され、センサー回路４００の出力はＡ／Ｄ変換回路７１０に供給される。なお、Ａ／Ｄ変換回路７１０は、処理部７３０に内蔵されていてもよい。
【０１８４】
例えば、処理部７３０は、メモリー７４０から読み込んだプログラムに従って処理を実行し、センサー回路４００で検出された検出信号の振幅又は感度に応じてＡ／Ｄ変換回路７１０で変換されたディジタル値を用いて積分を行う。こうすることで、角速度及び回転角度を算出する。そして、処理部７３０は、算出した角速度又は回転角度に対応した処理を実行し、該処理に対応した表示データを生成し、表示部７６０に表示させる処理を行う。
【０１８５】
以上、本発明に係るＳＣ積分回路、フィルター回路、物理量測定装置及び電子機器等を上記のいずれかの実施形態に基づいて説明したが、本発明は上記のいずれかの実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１８６】
（１）上記のいずれかの実施形態では、フィルター回路として、図８（Ａ）、図９（Ａ）、図１３、図１４、図１５、図１８、図２２、図２３、図２７、又は図２９等を例に説明したが、本発明に係るフィルター回路は、これらに限定されるものではない。
【０１８７】
（２）上記のいずれかの実施形態では、フィルター回路として、２次のローパスフィルター回路、４次のフィルター回路、２次のバンドパスフィルター回路、又は４次のバンドパスフィルター回路を例に説明した。しかしながら、本発明に係るフィルター回路は、これらに限定されるものではない。例えば、上記の２次のローパスフィルター回路を備える３次以上のローパスフィルター回路、又は２次のバンドパスフィルター回路を備える３次以上のバンドパスフィルター回路に適用することができる。
【０１８８】
（３）上記のいずれかの実施形態における２重積分回路又は２入力２重積分回路は、上記のローパスフィルター回路又はバンドパスフィルター回路以外の他のフィルター回路に適用してもよい。
【０１８９】
（４）上記のいずれかの実施形態では、本発明に係るフィルター回路が物理量測定装置に適用される例を説明したが、本発明はこれに限定されるものではない。
【０１９０】
（５）上記のいずれかの実施形態では、電子機器が、上記のローパフフィルター回路又はバンドパスフィルター回路が適用される例を説明したが、本発明はこれに限定されるものではない。本発明に係る電子機器が、上記のＳＣ積分回路としての２重積分回路や微分積分回路、２入力２重積分回路、２入力微分積分回路を備えていてもよい。
【０１９１】
（６）上記のいずれかの実施形態において、本発明をＳＣ積分回路、フィルター回路、物理量測定装置及び電子機器等として説明したが、本発明は、これに限定されるものではない。
【符号の説明】
【０１９２】
１０…２重逆相積分回路、  １０ａ…２重正相積分回路、
２０…電圧電荷変換正相積分回路（第１の電圧電荷変換正相積分回路）、
２０ａ，２０ａ´…電圧電荷変換逆相積分回路、
２２，２２´…電圧電荷変換正相積分回路（第２の電圧電荷変換正相積分回路）、
３０，３０´…電荷逆相積分回路、  ４０…微分積分回路、  ４２…微分回路、
５０，６０，７０…２入力２重積分回路、  ７２…差動積分回路、  ８０…２入力微分積分回路、  １００，１１０，１２０，１５０…ローパスフィルター回路（２次）、
２００，２５０，２６０，２７０，２８０…ローパスフィルター回路（４次）、
２０２，２７２…第１のローパスフィルター回路、
２０４，２７４…第２のローパスフィルター回路、
２６２，２８２，３５４…補償回路、  ３００…バンドパスフィルター回路（２次）、
３５０…バンドパスフィルター回路（４次）、  ４００…センサー回路、
５００…駆動回路（駆動装置）、  ５１０…振動片（振動子）、
５１２ａ，５１２ｂ…駆動電極、
５１４ａ，５１４ｂ，５１６ａ，５１６ｂ…検出電極、  ５２０…電流電圧変換器、
５３０…ＡＧＣ回路、  ５４０，６１８…ＢＰＦ、  ５５０…ＧＣＡ、
５６０…２値化回路、  ６００…検出回路（検出装置）、  ６１０…交流増幅回路、
６１２…第１の電流電圧変換器、  ６１４…第２の電流電圧変換器、
６１６…交流増幅器、  ６２０…同期検波回路、  ６３０…直流増幅器、
６４０…ＬＰＦ、  ７００…電子機器、  ７１０…Ａ／Ｄ変換回路、
７２０…クロック生成回路、  ７３０…処理部、  ７４０…メモリー、
７５０…操作部、  ７６０…表示部、  ｃｐａ，ｃｐｂ，ｃｐｃ…寄生容量、
ＡＭＰ…演算増幅器（演算増幅手段）、  Ｃ１，Ｃ１´…第１の容量、
Ｃ２，Ｃ２´…第２の容量、  Ｃ３，Ｃ３´…第３の容量、
Ｃ４，Ｃ４´…第４の容量、  Ｃ５，Ｃ５´…第５の容量、
ＳＷ１〜ＳＷ１０，ＳＷ１ａ，ＳＷ１ａ´，ＳＷ２ａ，ＳＷ２ａ´，ＳＷ３´〜ＳＷ１０´，ＳＷ２０〜ＳＷ２３，ＳＷ３０…スイッチ、  Ｔ１…第１の期間、
Ｔ２…第２の期間、  Ｔ３…第３の期間（第１の期間）、  Ｖ１…第１の入力電圧、
Ｖ２…第２の入力電圧、  Ｖｏ…出力電圧
【図１】
0005975435.tif 000036
【図２】
0005975435.tif 000037
【図３】
0005975435.tif 000038
【図４】
0005975435.tif 000039
【図５】
0005975435.tif 000040
【図６】
0005975435.tif 000041
【図７】
0005975435.tif 000042
【図８】
0005975435.tif 000043
【図９】
0005975435.tif 000044
【図１０】
0005975435.tif 000045
【図１１】
0005975435.tif 000046
【図１２】
0005975435.tif 000047
【図１３】
0005975435.tif 000048
【図１４】
0005975435.tif 000049
【図１５】
0005975435.tif 000050
【図１６】
0005975435.tif 000051
【図１７】
0005975435.tif 000052
【図１８】
0005975435.tif 000053
【図１９】
0005975435.tif 000054
【図２０】
0005975435.tif 000055
【図２１】
0005975435.tif 000056
【図２２】
0005975435.tif 000057
【図２３】
0005975435.tif 000058
【図２４】
0005975435.tif 000059
【図２５】
0005975435.tif 000060
【図２６】
0005975435.tif 000061
【図２７】
0005975435.tif 000062
【図２８】
0005975435.tif 000063
【図２９】
0005975435.tif 000064
【図３０】
0005975435.tif 000065
【図３１】
0005975435.tif 000066