(57)【特許請求の範囲】
【請求項１】
第一導電種類を有するサブストレートと、
前記サブストレート内に設けられ、第二導電種類を有するウェル区域と、
前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、
前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域と、
前記サブストレート内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第二導電種類を有するサブストレート反浸入区域と、
前記ウェル区域内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第一導電種類を有するウェル反浸入区域と、
前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつ前記サブストレート反浸入区域とウェル反浸入区域との間に設けられて、直接前記サブストレートとウェル区域と接触する貫通区域と、
前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置する第一隔離区域と、
前記ウェル区域内に設けられ、かつ前記ウェル反浸入区域と貫通区域との間に位置する第二隔離区域と、
前記貫通区域に接近する酸化層であって、
前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられるか、あるいは前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ；
直接前記貫通区域と接触しない、酸化層と、
前記酸化層に設けられるフィールドプレート構造とを含むことを特徴とする静電気放電保護構造。
【請求項２】
前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられ、
前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項３】
前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ、
前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項４】
前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられ、
前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項５】
前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第二隔離区域に設けられ、他端が前記ウェル区域に設けられ、
前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結されることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項６】
前記フィールドプレート構造の材料が多結晶質シリコンであることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項７】
前記第一隔離区域と第二隔離区域の構造がＳＴＩ（Shallow  Trench  Isolation）構造であることを特徴とする請求項１に記載の静電気放電保護構造。
【請求項８】
静電気放電保護構造の製造方法であって、
第一導電種類を有するサブストレートを提供するステップと、
前記サブストレート内に第一隔離区域と第二隔離区域を形成するステップと、
イオンを注入することにより、前記サブストレート内に第一導電種類を有するウェル区域を形成し、かつ前記第一隔離区域が前記サブストレート内に位置し、前記第二隔離区域が前記ウェル区域内に位置するようにするステップと、
熱酸化により酸化層を形成し、かつ該酸化層の一端が前記第一隔離区域に設けられ、他端が前記サブストレートに設けられるようにするか、あるいは前記酸化層の一端が前記第二隔離区域に設けれ、他端が前記ウェル区域に設けられるようにするステップと、
蓄積により前記酸化層に前記フィールドプレート構造を形成するステップと、
イオンの注入により、前記サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成するステップとを含み、
前記接触区域は、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域とを具備し、前記反浸入区域は、前記サブストレート内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第一導電種類を有するウェル反浸入区域とを具備し、前記貫通区域は、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、前記サブストレート反浸入区域と前記ウェル反浸入区域との間に設けられ、かつ前記サブストレートとウェル区域に接触し、
前記第一隔離区域は、前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置することを特徴とする静電気放電保護構造の製造方法。
【請求項９】
イオンの注入により、前記サブストレートとウェル区域内に接触区域と貫通区域を形成した後、陰極導線と陽極導線を設ける導線を形成するステップをさらに含むことを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
【請求項１０】
前記フィールドプレート構造の材料が多結晶質シリコンであることを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
【請求項１１】
前記第一隔離区域と第二隔離区域の構造がＳＴＩ構造であることを特徴とする請求項８に記載の静電気放電保護構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造技術に関し、特に静電気放電保護構造と、静電気放電保護構造の製造方法に関するものである。
【背景技術】
【０００２】
静電気の放電（Electro  Static  Discharge、ＥＳＤ）により、半導体部品が破損する恐れがある。
【０００３】
図１に示すとおり、従来の静電気放電保護構造は、シリコン制御整流素子（silicon  controlled  rectifier、ＳＣＲ）を採用する。シリコン制御整流素子は、Ｐ型サブストレート上に形成され、かつＮ−不純物ドープで前記Ｐ型サブストレート上にＮウェルを形成することにより、Ｐ型サブストレートとＮウェルとの間にＰＮ接合構造を形成する。同様に、不純物ドープによりＰ型サブストレートとＮウェル内にそれぞれＰ＋区域とＮ＋区域を形成して、接触区域とする。サブストレートとウェルの横向き隣接位置と接触区域との間において、不純物ドープによりそれぞれ、Ｐ＋反浸入区域とＮ＋反浸入区域を形成する。金属導線でＮウェル内のＮ＋接触区域とＰ＋反浸入区域を電気連結させることにより陽極を形成する。金属導線でＰ型サブストレート内のＰ＋接触区域とＮ＋反浸入区域を電気連結させることにより陰極を形成する。Ｎ＋反浸入区域は、ＮＰＮ型ドランジスタのソースに相当し、Ｐ＋反浸入区域は、ＰＮＰ型ドランジスタのソースに相当する。該ＮＰＮ型ドランジスタとＰＮＰ型ドランジスタを連結させることにより、シリコン制御整流素子を形成する。
【０００４】
素子が正常に作動する（前記陽極の電位が陰極の電位より高い）とき、Ｎウェルと型サブストレートとの間にダイオード反偏が形成され、作動電圧がダイオードの降伏電圧より低いので、該シリコン制御整流素子がトリガされず、電流が極めて小さい。静電気放電流れが発生するとき、前記陽極の電圧が降伏電圧まで上昇し、衝突分離により大量の電子−正孔（hole）が発生し、かつ電子と正孔が電場作用によりＮウェル／Ｐ型サブストレート側へ移動する。正孔が移動するとともにＰ型サブストレートを通過することにより電位が低下するので、ドレインとソースとの間のＰＮ接合がオンになり、電子がソースからドレインに注入される。同様に、Ｎウェル内の粒子を移動させて、正孔がソースからドレインに注入されるようにする。電子と正孔の移動により、電位が一層上昇又は降下し、衝突分離の程度が増強される。上述した過程により、前記シリコン制御整流素子に、静電気放電に適用し、抵抗が低く、かつ大電流の電流通路が形成される。
【０００５】
しかし、従来の静電気放電保護構造は、トリガ電圧（又は起動電圧）が高い問題を有しているので、酸化層が薄く、容易に破損する素子に対しては、高いトリガ電圧によりＥＳＤ破損が発生する恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した従来の静電気放電保護構造のトリガ電圧が高い問題を解決するため、本発明は、簡単な調節によってトリガ電圧を調節することができる静電気放電保護構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の静電気放電保護構造は、第一導電種類を有するサブストレートと、前記サブストレート内に設けられ、第二導電種類を有するウェル区域と、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域と、前記サブストレート内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、かつ前記サブストレート接触区域と前記ウェル接触区域との間に位置し、第一導電種類を有するウェル反浸入区域と、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつ前記サブストレート反浸入区域とウェル反浸入区域との間に設けられて、直接前記サブストレートとウェル区域と接触する貫通区域と、前記サブストレート内に設けられ、かつ前記サブストレート反浸入区域と貫通区域との間に位置する第一隔離区域と、前記ウェル区域内に設けられ、かつ前記ウェル反浸入区域と貫通区域との間に位置する第二隔離区域と、前記貫通区域に接近する酸化層であって、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられるか、あるいは前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられ、かつ直接に前記貫通区域と接触する、酸化層と、前記酸化層上に設けられるフィールドプレート構造とを含む。
【０００８】
本発明の実施例において、前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結される。
【０００９】
本発明の実施例において、前記第一導電種類がＰ型であり、前記第二導電種類がＮ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結される。
【００１０】
本発明の実施例において、前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｐ型導電種類を有し、前記酸化層の一端が前記第一隔離区域上に設けられ、他端が前記サブストレート上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とフィールドプレート構造とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とに電気連結される。
【００１１】
本発明の実施例において、前記第一導電種類がＮ型であり、前記第二導電種類がＰ型であり、前記貫通区域は、Ｎ型導電種類を有し、前記酸化層の一端が前記第二隔離区域上に設けられ、他端が前記ウェル区域上に設けられる。前記静電気放電保護構造は、陽極導線と陰極導線をさらに含み、前記陽極導線は、前記サブストレート接触区域とサブストレート反浸入区域とに電気連結され、前記陰極導線は、前記ウェル反浸入区域とウェル接触区域とフィールドプレート構造とに電気連結される。
【００１２】
本発明の実施例において、前記フィールドプレート構造の材料が多結晶質シリコンである。
【００１３】
本発明の実施例において、前記第一隔離区域と第二隔離区域の構造がＳＴＩ（Shallow  Trench  Isolation）構造である。
【００１４】
本発明は、静電気放電保護構造の製造方法をさらに提供する。
【００１５】
本発明の静電気放電保護構造の製造方法は、第一導電種類を有するサブストレートを提供するステップと、前記サブストレート内に第一隔離区域と第二隔離区域を形成するステップと、イオンを注入することにより、前記サブストレート内に第一導電種類を有するウェル区域を形成し、かつ前記第一隔離区域が前記サブストレート内に位置し、前記第二隔離区域が前記ウェル区域内に位置するようにするステップと、熱酸化により酸化層を形成し、かつ該酸化層の一端が前記第一隔離区域上に設けれ、他端が前記サブストレート上に設けられるようにするか、あるいは前記酸化層の一端が前記第二隔離区域上に設けれ、他端が前記ウェル区域上に設けられるようにするステップと、蓄積により前記酸化層上に前記フィールドプレート構造を形成するステップと、イオンの注入により、前記サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成するステップとを含む。前記接触区域は、前記サブストレート内に設けられ、第一導電種類を有するサブストレート接触区域と、前記ウェル区域内に設けられ、第二導電種類を有するウェル接触区域とを具備し、前記反浸入区域は、前記サブストレート内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第二導電種類を有するサブストレート反浸入区域と、前記ウェル区域内に設けられ、前記サブストレート接触区域とウェル接触区域との間に位置し、かつ第一導電種類を有するウェル反浸入区域とを具備し、前記貫通区域は、前記サブストレートとウェル区域との間の横向きの隣接位置に設けられ、前記サブストレート反浸入区域と前記ウェル反浸入区域との間に設けられ、かつ前記サブストレートとウェル区域に接触する。
【００１６】
本発明の実施例において、イオンの注入により、前記サブストレートとウェル区域内に接触区域と貫通区域を形成した後、陰極導線と陽極導線を設ける導線を形成するステップをさらに含む。
【００１７】
本発明の実施例において、前記フィールドプレート構造の材料が多結晶質シリコンである。
【００１８】
本発明の実施例において、前記第一隔離区域と第二隔離区域の構造がＳＴＩ構造である。
【発明の効果】
【００１９】
上述した静電気放電保護構造が静電気を放電するとき、陽極の電位が上昇し、サブストレートとウェルとの間に空乏区域が形成され、サブストレート表面の空乏区域の幅は、フィールドプレート構造の幅（すなわち、フィールドプレート構造の辺縁の位置）に制限される。陰極の電圧が上昇することにより、電場強度が一層増強され、かつ該電圧が、サブストレートとウェルの貫通区域に発生する単方向ダイオード（one  side  diode）の降伏電圧まで上昇する。この場合、大量の電子−正孔が発生し、シリコン制御整流素子がトリガされ、静電気放電通路が形成されるので、静電気の放電を保護する作用を奏することができる。シリコン制御整流素子の起動電圧、すなわち単方向ダイオードの降伏電圧は、フィールドプレート構造を設けるとき、フィールドプレート構造の幅及び位置を変更することにより調節することができる。また、貫通区域が形成されているので、起動電圧が従来の技術より低い。
【図面の簡単な説明】
【００２０】
【図１】シリコン制御整流素子を採用した従来の静電気放電保護構造の断面構を示す図である。
【図２】本発明の第一実施例に係る静電気放電保護構造の断面構を示す図である。
【図３】本発明の第二実施例に係る静電気放電保護構造の断面構を示す図である。
【図４】本発明の第三実施例に係る静電気放電保護構造の断面構を示す図である。
【図５】本発明の第四実施例に係る静電気放電保護構造の断面構を示す図である。
【図６】本発明の静電気放電保護構造の製造方法のステップＳ１１を行った後の断面構造を示す図である。
【図７】本発明の静電気放電保護構造の製造方法において、ステップＳ２１を行った後の断面構造を示す図である。
【図８】本発明の静電気放電保護構造の製造方法において、ステップＳ３１を行った後の断面構造を示す図である。
【図９】本発明の静電気放電保護構造の製造方法において、ステップＳ４１を行った後の断面構造を示す図である。
【図１０】本発明の静電気放電保護構造の製造方法において、ステップＳ５１を行った後の断面構造を示す図である。
【図１１】本発明の静電気放電保護構造の製造方法において、ステップＳ６１を行った後の断面構造を示す図である。
【図１２】本発明の実施例に係る静電気放電保護構造の製造方法を示す流れ図である。
【発明を実施するための形態】
【００２１】
本発明の目的、特徴及び利点を容易に理解させるため、以下図面を参照しながら本発明の具体的な実施例を詳細に説明する。
【００２２】
＜実施例一＞
図２は、本発明の第一実施例に係る静電気放電保護構造を示す断面図であり、該静電気放電保護構造は、Ｐ型サブストレート１１０と、低濃度不純物ドープによりＰ型サブストレート１１０内に形成したＮウェル１２１とを含む。Ｎウェル１２１内での高濃度不純物ドープにより、Ｎ＋のウェル接触区域１３１とＰ＋のウェル反浸入区域１３３とを形成し、かつＰ型サブストレート１１０内での高濃度不純物ドープにより、Ｐ＋のサブストレート接触区域１３２とＮ＋のサブストレート反浸入区域１３４とを形成する。サブストレート反浸入区域１３４とウェル反浸入区域１３３は、いずれもサブストレート接触区域１３２とウェル接触区域１３１との間に位置している。
【００２３】
サブストレート反浸入区域１３４とウェル反浸入区域１３３との間と、Ｐ型サブストレート１１０とＮウェル１２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｎ＋の貫通区域１３５を形成する。貫通区域１３５は、Ｐ型サブストレート１１０とＮウェル１２１とを貫通させるとともに、Ｐ型サブストレート１１０とＮウェル１２１の表面において、Ｎウェル１２１をＰ型サブストレート１１０の内部へ延伸させることにより、単方向ダイオードを形成する。貫通区域１３５を形成することにより、ウェル反浸入区域１３３−Ｎウェル１２１−Ｐ型サブストレート１１０−サブストレート反浸入区域１３４に発生するシリコン制御整流素子（silicon  controlled  rectifier、ＳＣＲ）のトリガ電圧を低下させることができる。
【００２４】
貫通区域１３５とサブストレート反浸入区域１３４との間には、第一隔離区域１４１が形成され、貫通区域１３５とウェル反浸入区域１３３との間には、第二隔離区域１４２が形成されている。本実施例において、第一隔離区域１４１と第二隔離区域１４２の構造として、ＳＴＩ（Shallow  Trench  Isolation）構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ（local  oxidation  of  silicon）構造を採用してもよい。第一隔離区域１４１と第二隔離区域１４２により、前記単方向ダイオードが形成される。
【００２５】
Ｐ型サブストレート１１０上で、貫通区域１３５とサブストレート反浸入区域１３４との間には、二酸化ケイ素からなる酸化層１５１が形成されている。酸化層１５１の一端は、第一隔離区域１４１上に設けられ、他端は、Ｐ型サブストレート１１０上に設けられている。酸化層１５１が直接貫通区域１３５に接触してはいけない。酸化層１５１上には、フィールドプレート構造１６１が設けられている。本実施例のフィールドプレート構造１６１は、多結晶質シリコンで形成し、かつ需要に応じて、該多結晶質シリコンに不純物をドープを行うことができる。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
【００２６】
Ｐ型サブストレート１１０上には、サブストレート接触区域１３２、サブストレート反浸入区域１３４及びフィールドプレート構造１６１に電気連結される陰極導線が設けられている。Ｎウェル１２１上には、ウェル反浸入区域１３３及びウェル接触区域１３１に電気連結される陽極導線が設けられている。図２において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
【００２７】
上述した静電気放電保護構造が静電気を放電するとき、陽極の電位が上昇し、Ｐ型サブストレート１１０とＮウェル１２１との間に空乏区域（depletion  layer）が形成され、フィールドプレート構造１６１が陰極に電気連結されることをフィールドプレート（Field  plate）とする。Ｐ型サブストレート１１０表面の空乏区域の幅は、フィールドプレート構造１６１の幅（すなわち、フィールドプレート構造１６１の辺縁の位置）に制限される。陰極の電圧が上昇することにより、電場強度が一層増強され、かつ該電圧が単方向ダイオードの降伏電圧まで上昇する。この場合、大量の電子−正孔（hole）が発生するとともに、それぞれＮウェル１２１とＰ型サブストレート１１０に入るので、シリコン制御整流素子がトリガされる。かつ、サブストレート反浸入区域１３４、Ｐ型サブストレート１１０及びＮウェル１２１により形成されるＮＰＮ型ドランジスタと、ウェル反浸入区域１３３、Ｎウェル１２１及びＰ型サブストレート１１０により形成されるＰＮＰ型ドランジスタとが同時にオンされ、静電気放電通路が形成されるので、静電気の放電を保護する作用を奏することができる。シリコン制御整流素子の起動電圧、すなわち単方向ダイオードの降伏電圧は、フィールドプレート構造を設けるとき、フィールドプレート構造１６１の幅及び位置を変更することにより調節することができる。シリコン制御整流素子に固有の電気伝導能力は、単方向ダイオードの影響をほとんど受けない。
【００２８】
＜実施例二＞
図３は、本発明の第二実施例に係る静電気放電保護構造を示す断面図である。本実施例の作動原理と第一実施例の作動原理とが類似する。具体的には、本実施例の該静電気放電保護構造は、Ｐ型サブストレート２１０と、低濃度不純物ドープによりＰ型サブストレート２１０内に形成したＮウェル２２１とを含む。Ｎウェル２２１内での高濃度不純物ドープにより、Ｎ＋のウェル接触区域２３１とＰ＋のウェル反浸入区域２３３とを形成し、かつＰ型サブストレート２１０内での高濃度不純物ドープにより、Ｐ＋のサブストレート接触区域２３２とＮ＋のサブストレート反浸入区域２３４とを形成する。サブストレート反浸入区域２３４とウェル反浸入区域２３３は、いずれもサブストレート接触区域２３２とウェル接触区域２３１との間に位置している。
【００２９】
サブストレート反浸入区域２３４とウェル反浸入区域２３３との間と、Ｐ型サブストレート２１０とＮウェル２２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｐ＋の貫通区域２３６を形成する。貫通区域２３６は、Ｐ型サブストレート２１０とＮウェル２２１とを貫通させるとともに、Ｐ型サブストレート２１０をＮウェル２２１の内部へ延伸させることにより、単方向ダイオードを形成する。
【００３０】
貫通区域２３６とサブストレート反浸入区域２３４との間には、第一隔離区域２４１が形成され、貫通区域２３６とウェル反浸入区域２３３との間には、第二隔離区域２４２が形成されている。本実施例において、第一隔離区域２４１と第二隔離区域２４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
【００３１】
Ｎウェル２２１上で、貫通区域２３６とサブストレート反浸入区域２３４との間には、二酸化ケイ素からなる酸化層２５１が形成されている。酸化層２５１の一端は、第二隔離区域２４２上に設けられ、他端は、Ｎウェル２２１上に設けられている。酸化層２５１が直接貫通区域２３６に接触してはいけない。酸化層２５１上には、フィールドプレート構造２６１が設けられている。本実施例のフィールドプレート構造２６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
【００３２】
Ｐ型サブストレート２１０上には、サブストレート接触区域２３２とサブストレート反浸入区域２３４に電気連結される陽極導線が設けられている。Ｎウェル２２１上には、ウェル反浸入区域２３３、ウェル接触区域２３１及び貫通区域２３６に電気連結される陽極導線が設けられている。図３において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
【００３３】
＜実施例三＞
図４は、本発明の第三実施例に係る静電気放電保護構造を示す断面図である。本実施例は、第一実施例のＰ型サブストレートＮウェルの構造をＮ型サブストレートＰウェルの構造に変更させる実施例である。該静電気放電保護構造は、Ｎ型サブストレート３１０と、低濃度不純物ドープによりＮ型サブストレート３１０内に形成したＰウェル３２１とを含む。Ｐウェル３２１内での高濃度不純物ドープにより、Ｐ＋のウェル接触区域３３１とＮ＋のウェル反浸入区域３３３とを形成し、かつＮ型サブストレート３１０内での高濃度不純物ドープにより、Ｎ＋のサブストレート接触区域３３２とＰ＋のサブストレート反浸入区域３３４とを形成する。サブストレート反浸入区域３３４とウェル反浸入区域３３３は、いずれもサブストレート接触区域３３２とウェル接触区域３３１との間に位置している。
【００３４】
サブストレート反浸入区域３３４とウェル反浸入区域３３３との間と、Ｎ型サブストレート３１０とＰウェル３２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｐ＋の貫通区域３３５を形成する。貫通区域３３５は、Ｎ型サブストレート３１０とＰウェル３２１とを貫通させるとともに、Ｐウェル３２１をＮ型サブストレート３１０の内部へ延伸させることにより、単方向ダイオードを形成する。
【００３５】
貫通区域３３５とサブストレート反浸入区域３３４との間には、第一隔離区域３４１が形成され、貫通区域３３５とウェル反浸入区域３３３との間には、第二隔離区域３４２が形成されている。本実施例において、第一隔離区域３４１と第二隔離区域３４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
【００３６】
Ｎ型サブストレート３１０上で、貫通区域３３５とサブストレート反浸入区域３３４との間には、二酸化ケイ素からなる酸化層３５１が形成されている。酸化層３５１の一端は、第一隔離区域３４１上に設けられ、他端は、Ｎ型サブストレート３１０上に設けられている。酸化層３５１が直接貫通区域３３５に接触してはいけない。酸化層３５１上には、フィールドプレート構造３６１が設けられている。本実施例のフィールドプレート構造３６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
【００３７】
Ｎ型サブストレート３１０上には、サブストレート接触区域３３２、サブストレート反浸入区域３３４及びフィールドプレート構造３６１に電気連結される陽極導線が設けられている。Ｐウェル３２１上には、ウェル反浸入区域３３３とウェル接触区域３３１に電気連結される陽極導線が設けられている。図４において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
【００３８】
＜実施例四＞
図４は、本発明の第四実施例に係る静電気放電保護構造を示す断面図である。本実施例は、第二実施例のＰ型サブストレートＮウェルの構造をＮ型サブストレートＰウェルの構造に変更させる実施例である。該静電気放電保護構造は、Ｎ型サブストレート４１０と、低濃度不純物ドープによりＮ型サブストレート４１０内に形成したＰウェル４２１とを含む。Ｐウェル４２１内での高濃度不純物ドープにより、Ｐ＋のウェル接触区域４３１とＮ＋のウェル反浸入区域４３３とを形成し、かつＮ型サブストレート４１０内での高濃度不純物ドープにより、Ｎ＋のサブストレート接触区域４３２とＰ＋のサブストレート反浸入区域４３４とを形成する。サブストレート反浸入区域４３４とウェル反浸入区域４３３は、いずれもサブストレート接触区域４３２とウェル接触区域４３１との間に位置している。
【００３９】
サブストレート反浸入区域４３４とウェル反浸入区域４３３との間と、Ｎ型サブストレート４１０とＰウェル４２１との間の横向きの隣接位置との高濃度不純物ドープにより、Ｎ＋の貫通区域４３６を形成する。貫通区域４３６は、Ｎ型サブストレート４１０とＰウェル４２１とを貫通させるとともに、Ｎ型サブストレート４１０をＰウェル４２１の内部へ延伸させることにより、単方向ダイオードを形成する。
【００４０】
貫通区域４３６とサブストレート反浸入区域４３４との間には、第一隔離区域４４１が形成され、貫通区域４３６とウェル反浸入区域４３３との間には、第二隔離区域４４２が形成されている。本実施例において、第一隔離区域４４１と第二隔離区域４４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
【００４１】
Ｐウェル４２１上で、貫通区域４３６とサブストレート反浸入区域４３４との間には、二酸化ケイ素からなる酸化層４５１が形成されている。酸化層４５１の一端は、第二隔離区域４４２上に設けられ、他端は、Ｐウェル４２１上に設けられている。酸化層４５１が直接貫通区域４３６に接触してはいけない。酸化層４５１上には、フィールドプレート構造４６１が設けられている。本実施例のフィールドプレート構造４６１は、多結晶質シリコンで形成する。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
【００４２】
Ｎ型サブストレート４１０上には、サブストレート接触区域４３２とサブストレート反浸入区域４３４に電気連結される陽極導線が設けられている。Ｐウェル４２１上には、ウェル反浸入区域４３３、ウェル接触区域４３１及びに本実施例のフィールドプレート構造４６１電気連結される陽極導線が設けられている。図５において、陽極導線と陰極導線が連結線に示されているが、連結線により形成される矩形ではない。
【００４３】
図６〜図１１は、静電気放電保護構造を製造する過程において、静電気放電保護構造の断面構造を示す図である。
【００４４】
図１２は、本発明の実施例に係る静電気放電保護構造の製造方法を示す流れ図である。該製造方法は、次のようなステップを含む。
【００４５】
Ｓ１１、サブストレートを提供する。該サブストレートは、第一導電種類を有している。
【００４６】
図６に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、低濃度不純物ドープのＰ型ケイ素基板をＰ型サブストレート１１０として採用する。
【００４７】
Ｓ２１、サブストレート内に第一隔離区域と第二隔離区域を形成する。
【００４８】
図７に示すとおり、第一隔離区域１４１と第二隔離区域１４２の構造として、ＳＴＩ構造を採用する。他の実施例において、異なる隔離構造、例えば、ＬＯＣＯＳ構造を採用してもよい。
【００４９】
Ｓ３１、イオンを注入することにより、サブストレート内に第一導電種類を有するウェル区域を形成する。
【００５０】
第二隔離区域は、ウェル区域内に位置し、第一隔離区域は、ウェル区域以外のサブストレート内に位置すべきである。図８に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、低濃度不純物ドープのイオン注入により、Ｎウェル１２１を形成する。
【００５１】
Ｓ４１、熱酸化により酸化層を形成する。
【００５２】
酸化層は、ケイ素基板の表面に形成する。本実施例において、酸化層の一端を第一隔離区域に設け、他端をサブストレートに設ける。他の実施例において、酸化層の一端を第二隔離区域に設け、他端をウェル区域に設けることができる。図９に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、酸化層１５１（すなわち二酸化ケイ素層）をＮウェル１２１と接触しないようにＰ型サブストレート１１０の表面に形成する。酸化層１５１の一端は、第一隔離区域１４１上に設けられ、他端は、Ｐ型サブストレート１１０上に設けられる。
【００５３】
Ｓ５１、蓄積により酸化層上にフィールドプレート構造を形成する。
【００５４】
図１０を参照すると、フィールドプレート構造は多結晶質シリコンで形成し、かつ需要に応じて、該多結晶質シリコンに不純物をドープを行うことができる。他の実施例において、金属フィールドプレート、例えばアルミニウムフィールドプレートを用いることもできる。
【００５５】
Ｓ６１、イオンの注入により、サブストレートとウェル区域内に接触区域、反浸入区域及び貫通区域を形成する。
【００５６】
接触区域は、サブストレート接触区域と、サブストレート反浸入区域と、ウェル反浸入区域とを含む。サブストレート接触区域は、サブストレート内に設けられ、かつ第一導電種類を有している。サブストレート反浸入区域は、サブストレート内に設けられ、かつ第二導電種類を有している。ウェル反浸入区域は、ウェル区域に設けられ、かつ第一導電種類を有している。ウェル接触区域は、ウェル区域に設けられ、かつ第二導電種類を有している。
【００５７】
貫通区域は、サブストレートとウェル区域との間の横向きの隣接位置に設けられ、かつサブストレート反浸入区域とウェル反浸入区域との間に設けられている。該貫通区域は、前記サブストレートとウェル区域内へ延伸され、かつ直接サブストレートとウェル区域と接触する。
【００５８】
図１１に示すとおり、本発明の一実施例に係る静電気放電保護構造を製造することを例とする場合、接触区域は、サブストレート接触区域１３２と、ウェル接触区域１３１とを含む。反浸入区域は、サブストレート反浸入区域１３４と、ウェル反浸入区域１３３とを含む。第二隔離区域１４２は、ウェル反浸入区域１３３と貫通区域１３５との間に位置して、ウェル反浸入区域１３３と貫通区域１３５を隔離する。第一隔離区域１４１は、サブストレート反浸入区域１３４と貫通区域１３５との間に位置して、サブストレート反浸入区域１３４と貫通区域１３５を隔離する。第一隔離区域１４１は、イオンを注入するときに防止層になるので、第一隔離区域１４１がサブストレート反浸入区域１３４と貫通区域１３５に緊密に当接する。
【００５９】
Ｓ６１の後には、陰極導線と陽極導線を設ける導線を形成するステップをさらに含む。一実施例に係る静電気放電保護構造を製造することを例とする場合、蓄積により、Ｐ型サブストレート１１０上に、サブストレート接触区域１３２、サブストレート反浸入区域１３４及びフィールドプレート構造１６１と電気連結する、陰極導線を形成するとともに、Ｎウェル１２１上に、ウェル反浸入区域１３３及びウェル接触区域１３１と電気連結する、陽極導線を形成する。
【００６０】
上述した静電気放電保護構造の製造方法は、従来のＣＭＯＳ製造工程に兼用することができるので、生産コストを低下させることができる。
【００６１】
以上、本発明の複数の実施例を詳述してきたが、上述した実施例は本発明の例示にしか過ぎないものであるため、本発明が実施例の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても当然に本発明に含まれる。また、各実施例に複数の構成が含まれている場合には、特に記載がなくとも、これらの構成の可能な組合せが含まれることは勿論である。また、複数の実施例や変形例が示されている場合には、特に記載がなくとも、これらに跨がった構成の組合せのうちの可能なものが含まれることは勿論である。
【図１】
0005918365.tif 000002
【図２】
0005918365.tif 000003
【図３】
0005918365.tif 000004
【図４】
0005918365.tif 000005
【図５】
0005918365.tif 000006
【図６】
0005918365.tif 000007
【図７】
0005918365.tif 000008
【図８】
0005918365.tif 000009
【図９】
0005918365.tif 000010
【図１０】
0005918365.tif 000011
【図１１】
0005918365.tif 000012
【図１２】
0005918365.tif 000013