(57)【特許請求の範囲】
【請求項１】
第１の外部電極に対して電気的に接続された第１導電型の第１の半導体領域と、
前記第１の半導体領域上に形成された第２導電型の第２の半導体領域と、
前記第２の半導体領域上に形成され、前記第２の半導体領域より高濃度の第２導電型不純物を含み、第２の外部電極に対して電気的に接続された第２導電型の第３の半導体領域と、
前記第２の半導体領域上に前記第３の半導体領域に囲まれて複数形成され、第３の外部電極に対してそれぞれ電気的に接続された第１導電型の第４の半導体領域と、
を具備する受光素子と、
前記受光素子上に位置し、前記受光素子に向けて通過する光の入射角度を制限する光路壁部を具備する角度制限フィルターと、
を具備し、
前記角度制限フィルターの少なくとも前記光路壁部が導電材料によって形成され、
前記受光素子の前記複数の第４の半導体領域が、前記角度制限フィルターの前記光路壁部を介して前記第３の外部電極にそれぞれ接続され、
前記角度制限フィルターの前記光路壁部は、前記複数の第４の半導体領域と平面視で重なり、かつ直接接続された指向性光センサー。
【請求項２】
請求項１において、前記光路壁部は格子状であることを特徴とする指向性光センサー。
【請求項３】
請求項１又は請求項２において、前記第１半導体領域は、第１導電型の第５の半導体領域を介して前記第１の外部電極に対して電気的に接続され、前記第５の半導体領域は、前記第１の半導体領域より高濃度の第１導電型不純物を含むことを特徴とする指向性光センサー。
【請求項４】
請求項１乃至請求項３の何れか一項記載の指向性光センサーと、
前記角度制限フィルターを透過できる光の波長を制限する波長制限フィルターと、
を具備する分光センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子、光センサー及び分光センサーに関する。
【背景技術】
【０００２】
基板上に第１導電型（例えばＮ型）の第１の半導体領域を形成し、第１の半導体領域の上に第２導電型（例えばＰ型）の第２の半導体領域を形成してフォトダイオードを構成した受光素子が知られている。
【０００３】
下記の特許文献１には、（１）第１導電型の第１の半導体領域と、（２）第１の半導体領域の上に配された第２導電型の第２の半導体領域と、（３）第２の半導体領域の表面に配された第１導電型の第３の半導体領域と、（４）第２の半導体領域の表面に配され、アノード又はカソード電極に接続された第２導電型の電極領域と、を有する受光素子において、第３の半導体領域は、電極領域の周囲を囲むように形成され、電極領域は、第２の半導体領域より不純物濃度が高くなるようにされたものが記載されている。特許文献１においては、さらに、第３の半導体領域の不純物濃度を第２の半導体領域の不純物濃度より高くすることにより、受光部容量を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３５８４１９６号公報（請求項１、図１、図５、図１１、段落００６２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の受光素子においては、電極領域の不純物濃度を第２の半導体領域の不純物濃度より高くし、第３の半導体領域の不純物濃度を第２の半導体領域の不純物濃度より高くしているので、相対的に第２の半導体領域の不純物濃度を低くせざるを得ない。一方、第１導電型の第１の半導体領域との間でＰＮ接合を構成する第２導電型の第２の半導体領域において光電効果により発生したキャリア（電子又は正孔）が、第２導電型の電極領域に移動するためには、当該キャリアが第２導電型の第２の半導体領域の内部で移動する必要がある。特許文献１のように第２の半導体領域の不純物濃度を低くすると、第２の半導体領域の電気抵抗が高くなってしまう。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、第２の半導体領域で発生したキャリア（電子又は正孔）を、外部電極に接続された高濃度の半導体領域に対して効率良く移動できるようにすることに関連している。
【課題を解決するための手段】
【０００７】
本発明の幾つかの態様において、受光素子は、第１の外部電極に対して電気的に接続された第１導電型の第１の半導体領域と、第１の半導体領域上に形成された第２導電型の第２の半導体領域と、第２の半導体領域上に形成された第１導電型の第３の半導体領域と、第２の半導体領域上に第３の半導体領域に囲まれて複数形成され、第２の半導体領域より高濃度の第２導電型不純物を含み、第２の外部電極に対して電気的に接続された第２導電型の第４の半導体領域と、を具備する。
この態様によれば、第２の外部電極に接続された第４の半導体領域が、第２の半導体領域上において複数形成されているので、第２の半導体領域におけるキャリアの移動距離が小さくて済み、第４の半導体領域に対してキャリアを効率良く移動できる。
【０００８】
上述の態様において、第３の半導体領域は、第３の外部電極に対して電気的に接続されていることが望ましい。
これによれば、第３の半導体領域に所定電圧を印加することにより、第３の半導体領域の下に形成された第２の半導体領域において、十分な空乏層を形成できる。
【０００９】
本発明の他の態様において、受光素子は、第１の外部電極に対して電気的に接続された第１導電型の第１の半導体領域と、第１の半導体領域上に形成された第２導電型の第２の半導体領域と、第２の半導体領域上に形成され、第２の半導体領域より高濃度の第２導電型不純物を含み、第２の外部電極に対して電気的に接続された第２導電型の第３の半導体領域と、第２の半導体領域上に第３の半導体領域に囲まれて複数形成された第１導電型の第４の半導体領域と、を具備する。
この態様によれば、第２の外部電極に接続された第３の半導体領域が、第２の半導体領域上において第４の半導体領域を囲んで形成されているので、第２の半導体領域におけるキャリアの移動距離が小さくて済み、第３の半導体領域に対してキャリアを効率良く移動できる。
【００１０】
上述の態様において、複数の第４の半導体領域は、第３の外部電極に対してそれぞれ電気的に接続されていることが望ましい。
これによれば、複数の第４の半導体領域に所定電圧を印加することにより、第４の半導体領域の下に形成された第２の半導体領域において、十分な空乏層を形成できる。
【００１１】
上述の態様において、第３の外部電極は、第１の外部電極と共通の電極であることが望ましい。
これによれば、第１の半導体領域に接続された第１の外部電極と、第３又は第４の半導体領域に接続された第３の外部電極とを共通化できるので、回路構成を簡易にすることができる。
【００１２】
本発明の他の態様において、光センサーは、上述の受光素子と、当該受光素子に向けて通過する光の入射角度を制限する角度制限フィルターと、を具備し、角度制限フィルターの少なくとも一部が導電材料によって形成され、受光素子の複数の第４の半導体領域が、角度制限フィルターの上記一部を介して第２の外部電極にそれぞれ接続されている。
この態様によれば、第３の半導体領域に囲まれた第４の半導体領域と、第２の外部電極との間の電気的接続を、角度制限フィルターによって行うので、配線のための他の構成を不要とし、配線による受光量の低下を抑制することができる。
【００１３】
本発明の他の態様において、光センサーは、上述の受光素子と、当該受光素子に向けて通過する光の入射角度を制限する角度制限フィルターと、を具備し、角度制限フィルターの少なくとも一部が導電材料によって形成され、受光素子の複数の第４の半導体領域が、角度制限フィルターの上記一部を介して第３の外部電極にそれぞれ接続されている。
この態様によれば、第３の半導体領域に囲まれた第４の半導体領域と、第３の外部電極との間の電気的接続を、角度制限フィルターによって行うので、配線のための他の構成を不要とし、配線による受光量の低下を抑制することができる。
【００１４】
本発明の他の態様において、分光センサーは、上述の受光素子と、受光素子に向けて通過する光の入射角度を制限する角度制限フィルターと、角度制限フィルターを通過できる光の波長を制限する波長制限フィルターと、を具備する。
この態様によれば、上述の受光素子を用いるので、第２の半導体領域におけるキャリアの移動距離が小さくて済み、キャリアを効率良く移動できる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係る受光素子及び分光センサーを示す平面透視図。
【図２】図１のII−II線断面図。
【図３】受光素子の形成工程を示す図。
【図４】第２の実施形態に係る受光素子及び分光センサーを示す平面透視図。
【図５】図４のＶ−Ｖ線断面図。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１７】
＜１．第１の実施形態＞
図１は、本発明の第１の実施形態に係る受光素子及び分光センサーを示す平面透視図である。図２は、図１のII−II線断面図である。
分光センサー１は、角度制限フィルター１０と、波長制限フィルター２０と、受光素子３０とを具備している（図２参照）。図１においては、波長制限フィルター２０を省略している。
【００１８】
分光センサー１が形成される半導体基板としてのシリコン基板３には、受光素子３０に所定の逆バイアス電圧を印加したり、受光素子３０において発生した光起電力に基づく電流を検知し、当該電流の大きさに応じたアナログ信号を増幅してデジタル信号に変換したりする図示しない電子回路が形成されている。この電子回路を構成する半導体素子に、図示しない配線用の複数のアルミニウム（Ａｌ）合金層が接続されることにより、電子回路を構成する半導体素子間の電気的接続や電子回路の外部との電気的接続が行われている。
【００１９】
複数のアルミニウム合金層の間には、図示しない導電プラグが接続されている。この導電プラグは、導電プラグを配置した箇所において、上下のアルミニウム合金層間を電気的に接続するものである。
【００２０】
＜１−１．角度制限フィルター＞
図２に示すように、角度制限フィルター１０は、受光素子３０が形成されたシリコン基板３上に形成されている。本実施形態の角度制限フィルター１０においては、上述の電子回路上の導電プラグと同じプロセスにより形成した導電プラグからなる遮光体１３によって、光路壁部が形成されている。遮光体１３は、タングステン（Ｗ）によって構成されている。
【００２１】
また、シリコン基板３上には、上述の電子回路上のアルミニウム合金層と同じ多層配線プロセスにより形成した複数のアルミニウム合金層１１が、それぞれ透光性（受光素子３０によって受光しようとする波長の光に対する透光性を言う。以下同じ）を有する絶縁層としての酸化シリコン（ＳｉＯ2）層１２を介して積層されている。複数のアルミニウム合金層１１は、アルミニウム合金層に限られず、銅（Ｃｕ）合金層で構成されても良い。
【００２２】
遮光体１３は、受光素子３０によって受光しようとする波長の光を実質的に透過しない材料によって構成され、シリコン基板３上に、例えば格子状の所定パターンで（図１参照）、複数層にわたって連続的に形成される（図２参照）ことにより、遮光体１３の積層方向の光路を形成する。
【００２３】
この遮光体１３によって形成された光路壁部によって、光路内を通過する光の入射角度が制限される。すなわち、光路内に入射した光が、光路の向きに対して所定の制限角度以上に傾いている場合には、光が遮光体１３に当たり、一部が遮光体１３に吸収され、残りが反射される。光路を通過するまでの間に反射が繰り返されることによって反射光が弱くなるので、角度制限フィルター１０を通過できる光は、実質的に、光路に対する傾きが所定の制限角度未満の光に制限される。
【００２４】
遮光体１３に囲まれた領域は、透光性を有する上述の酸化シリコン層１２によって構成されているので、入射光を透過する光透過部として機能する。
【００２５】
上述の態様においては、シリコン基板３上に、格子状の所定パターンで複数層にわたって遮光体１３を形成することによって光路壁部が形成されるので、微細なパターンの形成が可能であり、小型の角度制限フィルター１０の製造が可能となる。また、部材を貼り合わせて分光センサーを構成する場合と比べて、製造プロセスを簡素化し、接着材による透過光の減少も抑制できる。
【００２６】
好ましい態様においては、遮光体１３は、上述の導電プラグと同じ材料（タングステン等）によって構成される。これにより、角度制限フィルター１０は、同一のシリコン基板３上に形成される電子回路のための配線用のアルミニウム合金層や導電プラグを形成するのと同時に、半導体プロセスによって形成することができる。
【００２７】
また、好ましい態様においては、遮光体１３の表面には、タングステンと酸化シリコンとの密着層である窒化チタン（ＴｉＮ）膜１４が形成されている。
【００２８】
また、好ましい態様においては、遮光体１３は、アルミニウム合金層１１の側面を介してアルミニウム合金層１１と電気的に接続される。そして、シリコン基板３に形成される後述の第４の半導体領域３４と遮光体１３の下端とが電気的に接続されることにより、受光素子３０とアルミニウム合金層１１との電気的接続を可能としている。
【００２９】
＜１−２．波長制限フィルター＞
波長制限フィルター２０は、角度制限フィルター１０上に、酸化シリコン（ＳｉＯ2）等の低屈折率の薄膜２１と、酸化チタン（ＴｉＯ2）等の高屈折率の薄膜２２とを、シリコン基板３に対して僅かに傾斜させて多数積層したものである。
低屈折率の薄膜２１及び高屈折率の薄膜２２は、それぞれ例えばサブミクロンオーダーの所定膜厚とし、これを例えば計６０層程度にわたって積層することにより、全体で例えば６μｍ程度の厚さとする。
【００３０】
低屈折率の薄膜２１及び高屈折率の薄膜２２のシリコン基板３に対する傾斜角度θ1及びθ2は、受光素子３０によって受光しようとする光の設定波長に応じて、例えば０［ｄｅｇ］以上３０［ｄｅｇ］以下に設定する。
【００３１】
低屈折率の薄膜２１及び高屈折率の薄膜２２をシリコン基板３に対して傾斜させるために、例えば、角度制限フィルター１０上に透光性を有する傾斜構造体２３を形成し、傾斜構造体２３の上に低屈折率の薄膜２１及び高屈折率の薄膜２２を成膜する。傾斜構造体２３は、例えば、角度制限フィルター１０上に形成した酸化シリコンをＣＭＰ（chemical mechanical polishing）法によって加工することにより形成する。
【００３２】
このように、受光素子３０によって受光しようとする光の設定波長に応じて異なる傾斜角度θ1及びθ2を有する傾斜構造体２３を予め形成しておくことにより、低屈折率の薄膜２１及び高屈折率の薄膜２２は、受光素子３０によって受光しようとする光の設定波長によらず、同一の膜厚で、共通の工程により成膜することができる。
【００３３】
以上の構成により、波長制限フィルター２０は、角度制限フィルター１０に所定の制限角度範囲内で入射する光（角度制限フィルター１０を通過できる光）の波長を制限する。
すなわち、波長制限フィルター２０に入射した入射光は、低屈折率の薄膜２１と高屈折率の薄膜２２との境界面において、一部は反射光となり、一部は透過光となる。そして、反射光の一部は、他の低屈折率の薄膜２１と高屈折率の薄膜２２との境界面において再度反射して、上述の透過光と合波する。このとき、反射光の光路長と一致する波長の光は、反射光と透過光の位相が一致して強めあい、反射光の光路長と一致しない波長の光は、反射光と透過光の位相が一致せずに弱めあう（干渉する）。
【００３４】
ここで、反射光の光路長は、入射光の向きに対する低屈折率の薄膜２１及び高屈折率の薄膜２２の傾斜角度によって決まる。従って、上述の干渉作用が、例えば計６０層に及ぶ低屈折率の薄膜２１及び高屈折率の薄膜２２において繰り返されると、入射光の入射角度に応じて、特定の波長の光のみが波長制限フィルター２０を透過し、所定の出射角度（例えば、波長制限フィルター２０への入射角度と同じ角度）で波長制限フィルター２０から出射する。
【００３５】
角度制限フィルター１０は、所定の制限角度範囲内で角度制限フィルター１０に入射した光のみを通過させる。従って、波長制限フィルター２０と角度制限フィルター１０とを通過する光の波長は、低屈折率の薄膜２１及び高屈折率の薄膜２２のシリコン基板３に対する傾斜角度θ1及びθ2と、角度制限フィルター１０が通過させる入射光の制限角度範囲とによって決まる所定範囲の波長に制限される。
【００３６】
＜１−３．受光素子＞
受光素子３０は、波長制限フィルター２０及び角度制限フィルター１０を通過した光を受光して光起電力に変換する素子である。
図２には、波長制限フィルター２０の傾斜角度θ1によって決まる波長の光を受光するための受光素子３０と、傾斜角度θ2によって決まる波長の光を受光するための受光素子３０の一部とが図示されている。
【００３７】
受光素子３０は、シリコン基板３にイオン注入等によって形成した各種の半導体領域を含んでいる。本実施形態においては、シリコン基板３に形成された半導体領域として、（１）第１の外部電極に対して電気的に接続された第１導電型の第１の半導体領域３１と、（２）第１の半導体領域３１上に形成された第２導電型の第２の半導体領域３２と、（３）第２の半導体領域３２上に形成された第１導電型の第３の半導体領域（ピニング層）３３と、（４）第２の半導体領域３２上に、第３の半導体領域３３に囲まれて複数形成され、第２の半導体領域３２より高濃度の第２導電型不純物を含み、第２の外部電極に対して電気的に接続された第２導電型の第４の半導体領域３４と、が含まれる。
【００３８】
ここで、第１導電型は、例えばＮ型であり、第２導電型及びシリコン基板３の導電型は、例えばＰ型である。その場合、第１の外部電極はカソード電極となり、第２の外部電極はアノード電極となる。
【００３９】
第１の半導体領域３１は、第１導電型の第５の半導体領域３５を介して第１の外部電極への接続部３７に接続されている。一方、第２の半導体領域３２は、複数の第４の半導体領域３４を介して、第２の外部電極への接続部３８に接続されている。従って、第１の外部電極と第２の外部電極とを介して、第１の半導体領域３１と第２の半導体領域３２との間で形成されたＰＮ接合に逆バイアスの電圧を印加できるようになっている。
【００４０】
角度制限フィルター１０を通過してきた光が受光素子３０で受光されると、第１の半導体領域３１と第２の半導体領域３２との間で形成されたＰＮ接合において光起電力が発生することにより、電流が発生する。この電流を、第１の外部電極又は第２の外部電極に接続された上述の電子回路によって検知することにより、受光素子３０で受光した光を検知することができる。
【００４１】
第１の実施形態においては、第１導電型の第３の半導体領域（ピニング層）３３に囲まれて、第２導電型の第４の半導体領域３４が形成されているので（図１参照）、第２の半導体領域３２上において第３の半導体領域３３の面積を大きく確保できる。従って、シリコン基板３と酸化シリコン層１２との界面における熱励起キャリアの発生及びこれによる暗電流ノイズの発生を抑止できる。
【００４２】
さらに、第１の実施形態においては、第２の外部電極に接続された第４の半導体領域３４が、第３の半導体領域３３に囲まれて複数形成されているので（図１参照）、第３の半導体領域３３の下に位置する第２の半導体領域３２で発生したキャリアが第４の半導体領域３４まで移動する距離を短くし、効率的なキャリアの移動ができる。
【００４３】
また、第１の実施形態においては、第３の半導体領域３３が、第５の半導体領域３５を介して第３の外部電極への接続部３９に接続されている。本実施形態においては、図２に示されるように、第１の外部電極への接続部３７と第３の外部電極への接続部３９とが共通であるので、第１の外部電極と第３の外部電極は共通の電極である。この構成により、第１の外部電極に印加する上述の逆バイアス電圧と同じ電圧を第３の半導体領域３３に印加できるので、第２の半導体領域３２において十分な空乏層を形成することができる。
なお、ここでは第１の半導体領域３１と第３の半導体領域３３とを第５の半導体領域３５において接続しているが、これに限らず、第１の半導体領域３１を、第３の半導体領域３３に接続されない導電層（図示せず）によって第１の外部電極に接続することとし、第１の外部電極と第３の外部電極とを同一極性の別の電位にしても構わない。
【００４４】
また、上述の態様においては、角度制限フィルター１０が導電材料によって形成されている。そして、複数の第４の半導体領域３４が、それぞれ、角度制限フィルター１０の下端に位置する接続部３８に接続され、この角度制限フィルター１０を介して第２の外部電極に接続されている。従って、受光素子３０上に角度制限フィルター１０以外の配線用の導電体を設ける必要がなく、配線による受光光量の低下を避けることができる。
【００４５】
＜１−４．第１の実施形態の製造方法＞
ここで、第１の実施形態に係る分光センサー１の製造方法について簡単に説明する。分光センサー１は、最初にシリコン基板３に受光素子３０を形成し、次に、受光素子３０の上に角度制限フィルター１０を形成し、次に、角度制限フィルター１０の上に波長制限フィルター２０を形成することによって製造する。
【００４６】
最初に、シリコン基板３に受光素子３０を形成する。
図３は、受光素子の形成工程を示す図である。
（１）まず、図３（Ａ）に示すように、パターニングしたレジスト（図示せず）を形成し、このレジストをマスクとして、Ｐ型のシリコン基板３にイオン注入等を行うことによって、Ｎ型の第１の半導体領域３１を形成する。注入するイオンは例えばリン（Ｐ+）とし、イオン注入エネルギーは例えば１ＭｅＶ〜３ＭｅＶとし、ドーズ量は例えば１．０×１０12atoms／cm2〜１．０×１０14atoms／cm2とする。イオン注入後、レジストを除去する。
【００４７】
（２）次に、図３（Ｂ）に示すように、パターニングしたレジストＲ２を形成し、このレジストＲ２をマスクとして、第１の半導体領域３１にさらにイオン注入等を行うことによって、Ｎ型の第５の半導体領域３５を形成する。注入するイオンは例えばリン（Ｐ+）とし、イオン注入エネルギーは例えば１００ＫｅＶ〜１０００ＫｅＶとし、ドーズ量は例えば１．０×１０13atoms／cm2〜１．０×１０15atoms／cm2とする。イオン注入後、レジストＲ２を除去する。
【００４８】
（３）次に、図３（Ｃ）に示すように、パターニングしたレジストＲ３を形成し、このレジストＲ３をマスクとして、第１の半導体領域３１にさらにイオン注入等を行うことによって、Ｐ型の第２の半導体領域３２を形成する。注入するイオンは例えばホウ素（Ｂ+）とし、イオン注入エネルギーは例えば５０ＫｅＶ〜３００ＫｅＶとし、ドーズ量は例えば１．０×１０11atoms／cm2〜１．０×１０13atoms／cm2とする。イオン注入後、レジストＲ３を除去する。
【００４９】
（４）次に、図３（Ｄ）に示すように、パターニングしたレジストＲ４を形成し、このレジストＲ４をマスクとして、第２の半導体領域３２にさらにイオン注入等を行うことによって、Ｐ型の第４の半導体領域３４を形成する。注入するイオンは例えばホウ素（Ｂ+）とし、イオン注入エネルギーは例えば５ＫｅＶ〜５０ＫｅＶとし、ドーズ量は例えば１．０×１０13atoms／cm2〜１．０×１０15atoms／cm2とする。イオン注入後、レジストＲ４を除去する。
【００５０】
（５）最後に、図３（Ｅ）に示すように、パターニングしたレジストＲ５を形成し、このレジストＲ５をマスクとして、第２の半導体領域３２にさらにイオン注入等を行うことによって、Ｎ型の第３の半導体領域３３を形成する。注入するイオンは例えばヒ素（Ａｓ+）とし、イオン注入エネルギーは例えば１０ＫｅＶ〜１００ＫｅＶとし、ドーズ量は例えば１．０×１０12atoms／cm2〜１．０×１０14atoms／cm2とする。イオン注入後、レジストＲ５を除去する。
以上の（１）〜（５）の工程は、同一のシリコン基板３上に形成される電子回路の形成と同時に行うことができる。
【００５１】
次に、受光素子３０の上に角度制限フィルター１０を形成する（図２参照）。
例えば、タングステンの遮光体１３は、上述の電子回路のための配線用のアルミニウム合金層を接続する導電プラグの形成と同時に形成することができる。また、アルミニウム合金層１１は、上述の電子回路のための配線用のアルミニウム合金層の形成と同時に形成することができる。酸化シリコン層１２も、上述の電子回路のための配線用の複数のアルミニウム合金層間の絶縁膜の形成と同時に形成することができる。
受光素子３０と角度制限フィルター１０とを組み合わせることにより、所定の制限角度範囲内の入射光を検知する光センサー（指向性光センサー）を得ることができる。
【００５２】
次に、角度制限フィルター１０の上に波長制限フィルター２０を形成する（図２参照）。例えば、まず、角度制限フィルター１０の上に酸化シリコン層を形成し、この酸化シリコン層をＣＭＰ法等によって所定角度の傾斜構造体２３に加工する。次に、低屈折率の薄膜２１と高屈折率の薄膜２２とを交互に多数積層する。
以上の工程によって分光センサー１が製造される。
【００５３】
＜２．第２の実施形態＞
図４は、本発明の第２の実施形態に係る受光素子及び分光センサーを示す平面透視図である。図５は、図４のＶ−Ｖ線断面図である。
第２の実施形態に係る分光センサーは、主に受光素子４０に関して、第１の実施形態に係る分光センサーと相違している。
【００５４】
第２の実施形態に係る受光素子４０は、（１）第１の外部電極に対して電気的に接続された第１導電型の第１の半導体領域４１と、（２）第１の半導体領域４１上に形成された第２導電型の第２の半導体領域４２と、を有する点では第１の実施形態と同一である。第２の実施形態に係る受光素子４０は、（３）第２の半導体領域４２上に、第２の半導体領域４２より高濃度の第２導電型不純物を含み、第２の外部電極に対して電気的に接続された第２導電型の第３の半導体領域４３が形成されており、（４）第２の半導体領域４２上に、第３の半導体領域４３に囲まれて複数形成された第１導電型の第４の半導体領域（ピニング層）４４を有している点で、第１の実施形態と異なる。
【００５５】
すなわち、第１の実施形態においては第１導電型の第３の半導体領域（ピニング層）３３に、第２導電型の第４の半導体領域３４が囲まれて複数形成されていたのに対し、第２の実施形態においては、第２導電型の第３の半導体領域４３に、第１導電型の第４の半導体領域（ピニング層）４４が囲まれて複数形成されている。
【００５６】
第１の半導体領域４１は、第１導電型の第５の半導体領域４５を介して第１の外部電極への接続部４７に接続されている。一方、第２の半導体領域４２は、角度制限フィルター１０の遮光体１３に沿って格子状に形成された第３の半導体領域４３（図４参照）を介して、受光素子４０の受光領域より外側の部分４３ａにおいて第２の外部電極への接続部４８に接続されている。従って、第１の外部電極と第２の外部電極とを介して、第１の半導体領域４１と第２の半導体領域４２との間で形成されたＰＮ接合に逆バイアスの電圧を印加できるようになっている。
【００５７】
第２の実施形態においては、第２導電型の第３の半導体領域４３に囲まれて、第１導電型の第４の半導体領域（ピニング層）４４が複数形成されているので、第２の半導体領域４２上において第４の半導体領域４４を複数確保できる。従って、シリコン基板３と酸化シリコン層１２との界面における熱励起キャリアの発生及びこれによる暗電流ノイズの発生を抑止できる。
【００５８】
さらに、第２の実施形態においては、第４の半導体領域４４が、第２の外部電極に接続された第３の半導体領域４３に囲まれて形成されているので（図４参照）、第４の半導体領域４４の下に位置する第２の半導体領域４２で発生したキャリアが第３の半導体領域４３まで移動する距離を短くし、効率的なキャリアの移動ができる。
【００５９】
また、第２の実施形態においては、複数の第４の半導体領域４４が、それぞれ第３の外部電極への接続部４９に接続されている。本実施形態においては、図５に示されるように、第１の外部電極への接続部４７と第３の外部電極への接続部４９とが角度制限フィルター１０を介して接続されているので、第１の外部電極と第３の外部電極は共通の電極である。この構成により、第１の外部電極に印加する上述の逆バイアス電圧と同じ電圧を複数の第４の半導体領域４４に印加できるので、第２の半導体領域４２において十分な空乏層を形成することができる。なお、第４の半導体領域４４と同一の不純物濃度を有するピニング層４４ａは、第５の半導体領域４５を介して第１の外部電極に接続されている。
ここでは第１の外部電極と第３の外部電極は共通の電極としているが、これに限らず、第１の外部電極と第３の外部電極とを同一極性の別の電位にしても構わない。
【００６０】
以上説明した第１の実施形態及び第２の実施形態において、第１導電型はＮ型、第２導電型及びシリコン基板３の導電型はＰ型としたが、これに限らず、第１導電型はＰ型、第２導電型及びシリコン基板３の導電型はＮ型としても良い。その場合には、第１の外部電極はアノード電極、第２の外部電極はカソード電極となる。
【符号の説明】
【００６１】
１…分光センサー、３…シリコン基板、１０…角度制限フィルター、１１…アルミニウム合金層、１２…酸化シリコン層、１３…遮光体、１４…窒化チタン膜、２０…波長制限フィルター、２１…低屈折率の薄膜、２２…高屈折率の薄膜、２３…傾斜構造体、３０…受光素子、３１…第１の半導体領域、３２…第２の半導体領域、３３…第３の半導体領域、３４…第４の半導体領域、３５…第５の半導体領域、３７…第１の外部電極への接続部、３８…第２の外部電極への接続部、３９…第３の外部電極への接続部、４０…受光素子、４１…第１の半導体領域、４２…第２の半導体領域、４２ａ…第２の半導体領域の外側部分、４３…第３の半導体領域、４４…第４の半導体領域、４４ａ…第５の半導体領域に接続されたピニング層、４５…第５の半導体領域、４７…第１の外部電極への接続部、４８…第２の外部電極への接続部、４９…第３の外部電極への接続部、Ｒ２〜Ｒ５…レジスト。
【図１】
0005900585.tif 000002
【図２】
0005900585.tif 000003
【図３】
0005900585.tif 000004
【図４】
0005900585.tif 000005
【図５】
0005900585.tif 000006