(57)【特許請求の範囲】
【請求項１】
支持基板の上に接着剤を塗布するステップと、
前記接着剤の上に電子素子を付着するステップと、
前記電子素子を埋め込む絶縁層を形成するステップと、
前記支持基板から前記絶縁層を分離するステップと、
前記絶縁層の下部に下部絶縁層を形成するステップと、
前記電子素子の端子と連結されるビアを前記絶縁層または前記下部絶縁層に形成するステップと、
前記ビアを形成した後に、前記絶縁層または前記下部絶縁層の上に前記ビアと連結される外部回路パターンを形成するステップと、
前記外部回路パターンが形成されると、前記外部回路パターンの表面の一部を露出する開口部を有するカバーレイを形成するステップと、
前記外部回路パターンの上に、前記カバーレイの開口部を埋めると共に、前記カバーレイの表面上の突出するバンプを形成するステップと、を含み、
前記接着剤は、
前記支持基板の上面のうち、一部領域にのみ塗布され、
前記支持基板の上面は、前記接着剤が塗布される第１領域と前記接着剤が塗布されなくて外部に露出する第２領域とを含み、
前記バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有し、前記カバーレイの開口部を埋める第１部分と、前記カバーレイの表面上に突出する第２部分とを含み、
前記接着剤を塗布するステップは、支持基板の上に離型フィルムを形成するステップと、前記離型フィルムの上に前記接着剤を塗布するステップとを含み、
前記支持基板から前記絶縁層を分離するステップは、前記離型フィルムを剥離して前記支持基板を除去するステップと、前記電子素子の下部に残っている前記接着剤を除去するステップとを含むことを特徴とする印刷回路基板の製造方法。
【請求項２】
前記接着剤は、前記支持基板の上面のうち、前記電子素子が付着される領域に塗布される接着ペーストを含むことを特徴とする請求項１に記載の印刷回路基板の製造方法。
【請求項３】
前記接着ペーストは、前記電子素子に備えられる複数の端子の間の領域に付着され、
前記接着ペーストは、前記電子素子が付着されることにより、前記電子素子の複数の端子とは接触しないことを特徴とする請求項２に記載の印刷回路基板の製造方法。
【請求項４】
前記絶縁層を形成するステップは、
前記電子素子を開放する開口部を含む第１絶縁層を前記離型フィルムの上に形成するステップと、
前記電子素子を覆う第２絶縁層を形成するステップと、
前記第１及び第２絶縁層を硬化するステップと、
を含むことを特徴とする請求項２又は３に記載の印刷回路基板の製造方法。
【請求項５】
前記外部回路パターンを形成するステップは、
前記絶縁層の上に第１金属層を形成するステップと、
前記ビアを形成しながら過剰メッキして前記第１金属層の上にメッキ層を形成するステップと、
前記第１金属層及び前記第１金属層の上のメッキ層を同時エッチングして前記外部回路パターンを形成するステップと、
を含むことを特徴とする請求項４に記載の印刷回路基板の製造方法。
【請求項６】
前記外部回路パターンは前記ビアと連結されるパッドをさらに含むことを特徴とする請求項５に記載の印刷回路基板の製造方法。
【請求項７】
前記電子素子は受動素子または能動素子であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の印刷回路基板の製造方法。
【請求項８】
前記絶縁層は、内部回路パターンをさらに含むことを特徴とする請求項１乃至請求項７のいずれか一項に記載の印刷回路基板の製造方法。
【請求項９】
電子素子が埋め込まれている中央絶縁層と、
前記中央絶縁層の上部または下部に配置され、前記電子素子の端子を露出する第１開口部を有する外部絶縁層と、
前記外部絶縁層の前記第１開口部内に配置され、前記第１開口部を埋め込みながら形成されたパッドビアと、
前記外部絶縁層の上に形成された外部回路パターンと、
前記外部絶縁層の上に形成され、前記外部回路パターンの上面を露出する第２開口部を有するカバーレイと、
前記外部回路パターンの上面の上に形成され、一部は前記第２開口部を埋め、残りの一部は前記カバーレイの表面の上に突出する銅バンプと、を含み、
前記パッドビアは、前記開口部を埋め込むビア領域及び前記ビア領域から前記外部絶縁層の上に拡張されるパッド領域を含み、
前記パッド領域は２層に形成され、
前記銅バンプは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記外部回路パターンの上面の幅より狭い幅を有することを特徴とする印刷回路基板。
【請求項１０】
前記銅バンプは、断面が四角形状を有することを特徴とする請求項９に記載の印刷回路基板。
【請求項１１】
前記銅バンプの上に形成されるソルダーをさらに含み、
前記ソルダーは、上面と下面が同一幅を有し、前記上面と下面のそれぞれの幅は、前記銅バンプの上面または下面の幅と同一であり、
前記電子素子は、能動素子または受動素子であることを特徴とする請求項１０に記載の印刷回路基板。
【請求項１２】
前記第１開口部は、前記中央絶縁層の上部及び下部に全て形成されていることを特徴とする請求項９乃至請求項１１のいずれか一項に記載の印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
印刷回路基板（ＰＣＢ：Printed Circuit Board）は電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板（Board）をいう。即ち、種々の電子素子を平板の上に密集搭載するために、各部品の装着位置を確定し、部品を連結する回路パターンを平板表面に印刷して固定した回路基板を意味する。
【０００３】
最近は各部品を印刷回路基板の内に埋め込んで実装するエンベデッド（embedded）印刷回路基板が提供されている。
【０００４】
図１は、一般的なエンベデッド印刷回路基板を図示したものである。
【０００５】
図１を参考すると、一般的なエンベデッド印刷回路基板１０は複数の絶縁層１の間に電子素子５が埋め込まれており、複数の絶縁層１の間を導通する埋込回路パターン２及び互いに異なる層の回路を連結するビアホールなどが形成されている。
【０００６】
前記埋め込まれている電子素子５は、電子素子５の下にソルダーまたはバッファ６が形成され、前記ソルダーまたはバッファ６の下に外部回路パターン９と連結するためのパッド７を含み、前記パッド７と外部回路パターン９とを連結するビア８が形成されている。
【０００７】
このように電子素子５を内部に実装する場合、電子素子５の実装のためにボンディングシートと絶縁層１を付着した後、電子素子５を実装し、またボンディングシートを除去する工程を遂行する。
【０００８】
この際、前記電子素子５の一面にボンディングシートの接着成分が残留することによって、素子の特性に影響を及ぼし、回路パターン９が共に脱落する現象により信頼性が低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、電子素子を信頼性あるように実装することができるエンベデッド印刷回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に従う印刷回路基板の製造方法は、支持基板の上に接着剤を塗布するステップ、前記接着剤の上に電子素子を付着するステップ、前記電子素子を埋め込む絶縁層を形成するステップ、前記支持基板から前記絶縁層を分離するステップ、前記絶縁層の下部に下部絶縁層を形成するステップ、そして前記電子素子の端子と連結されるビアを前記絶縁層または前記下部絶縁層に形成するステップを含む。
【発明の効果】
【００１１】
本発明によれば、前記電子素子を埋め込むエンベデッド印刷回路基板における電子素子の実装時、電子素子を支持する離型フィルムの上に接着ペーストを塗布して固定した後、離型フィルムを除去することによって、従来の接着フィルムの接着物質が内部回路パターンの間に残留せず、接着フィルムの接着力により内部回路パターンの剥離が進行できないので素子信頼性が確保される。
【図面の簡単な説明】
【００１２】
【図１】従来技術に従う印刷回路基板の断面図である。
【図２】本発明の一実施形態に従う印刷回路基板の断面図である。
【図３】図２の印刷回路基板を製造するための方法を示す断面図である。
【図４】図２の印刷回路基板を製造するための方法を示す断面図である。
【図５】図２の印刷回路基板を製造するための方法を示す断面図である。
【図６】図２の印刷回路基板を製造するための方法を示す断面図である。
【図７】図２の印刷回路基板を製造するための方法を示す断面図である。
【図８】図２の印刷回路基板を製造するための方法を示す断面図である。
【図９】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１０】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１１】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１２】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１３】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１４】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１５】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１６】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１７】図２の印刷回路基板を製造するための方法を示す断面図である。
【図１８】本発明の他の実施形態に従う印刷回路基板の断面図である。
【図１９】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２０】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２１】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２２】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２３】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２４】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２５】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２６】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２７】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２８】図１８の印刷回路基板を製造するための方法を示す断面図である。
【図２９】図１８の印刷回路基板を製造するための方法を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
【００１４】
明細書の全体で、どの部分がどの構成要素を「含む」とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
【００１５】
そして、図面において、本発明を明確に説明するために説明と関係ない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表しており、また、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
【００１６】
層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「真上に」ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、どの部分が他の部分の「真上に」あるとする時には中間に他の部分がないことを意味する。
【００１７】
本発明は、電子素子２００を埋込実装するエンベデッド印刷回路基板において、電子素子２００の実装を支持する基板を適用後、除去する時、信頼性を確保することができる印刷回路基板を提示する。
【００１８】
以下、図２乃至図１７を参考しつつ本発明の実施形態に従う印刷回路基板を説明する。
【００１９】
図２は、本発明の実施形態に従う印刷回路基板の断面図である。
【００２０】
図２を参考すると、本発明に従う印刷回路基板１００は、第１絶縁層１１０、前記第１絶縁層１１０の上／下に形成される内部回路パターン１２１、前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５、第２及び第３絶縁層１６０、１６５の上に形成されている外部回路パターン１７５、及びカバーレイ１８０を含み、印刷回路基板１００の内に埋め込まれている複数の電子素子２００を含む。
【００２１】
前記第１乃至第３絶縁層１１０、１６０、１６５は絶縁プレートを形成し、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【００２２】
前記第１乃至第３絶縁層１１０、１６０、１６５は互いに異なる物質で形成されることができ、一例として、第１絶縁層１１０はガラス繊維を含む含浸基板であり、第２及び第３絶縁層１６０、１６５は樹脂だけで形成されている絶縁シートでありうる。
【００２３】
前記第１絶縁層１１０は中心絶縁層であって、第２及び第３絶縁層１６０、１６５より厚いことがあり、前記第１絶縁層１１０の厚さは電子素子２００の厚さより大きい。
【００２４】
前記第１絶縁層１１０は電子素子２００を実装するための開口部を含み、第１絶縁層１１０の上下部には内部回路パターン１２１及び前記上下部の内部回路パターン１２１を連結する伝導性ビアが形成できる。
【００２５】
前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５の上部には外部回路パターン１７５が形成されており、前記外部回路パターン１７５のうちの一部は前記電子素子２００の端子と連結されているパッド１７３でありうる。
【００２６】
前記パッド１７３と前記電子素子２００との間に第２及び第３絶縁層１６０、１６５を貫通するビア１７６が形成されている。
【００２７】
前記ビア１７６は電子素子２００の一面のみに形成することができ、上下部に全て形成することもできる。
【００２８】
前記第１乃至第３絶縁層１１０、１６０、１６５により埋め込まれている電子素子２００は受動素子でありえ、例えば抵抗（Resistor）、インダクタ（Inductor）またはキャパシタ（Capacitor）でありえる。前記電子素子２００の両端には外部から電流または電圧の供給を受ける端子が形成されている。
【００２９】
伝導性ビア１７６と連結されるパッド１７３は、第２及び第３絶縁層１６０、１６５の上面に拡張されていることがある。
【００３０】
前記内部回路パターン１２１及び外部回路パターン１７５は銅を含む合金で形成されることができ、外部回路パターン１７５は少なくとも２つの層に形成できる。
【００３１】
外部回路パターン１７５は、カバーレイ１８０により外部から保護される。
【００３２】
前記カバーレイ１８０は、ドライフィルムや一般的なソルダーレジストで形成することができる。
【００３３】
以上、回路パターン１２１、１７５が２つの層に形成されることと説明したが、これとは異なり、複数の層に形成されることもできる。
【００３４】
以下、図３乃至図１５を参考しつつ図２の印刷回路基板１００の製造方法を説明する。
【００３５】
図３乃至図１７は、本発明の一実施形態に従う印刷回路基板を製造するための方法を示す断面図である。
【００３６】
まず、キャリアボード１０１に離型フィルム（release film）１２５を形成する。
【００３７】
前記離型フィルム１２５は、硬化後、ピールストレス（peal stress）が０に近いフィルムを意味する。
【００３８】
前記キャリアボード１０１は一般的な支持基板であって、ＣＣＬ（Cupper cladded Laminate）を用いることもできる。
【００３９】
次に、図４のように、前記離型フィルム１２５の電子素子２００が実装される領域に接着ペースト１３０を塗布する。
【００４０】
前記接着ペースト１３０は、前記電子素子２００が実装される領域のうち、両端子の間の中央領域に塗布し、前記接着ペースト１３０の上に図５の電子素子２００を実装する。前記電子素子２００は受動素子でありえ、例えば、抵抗、インダクタ、またはキャパシターでありうる。
【００４１】
次に、図６のように、前記電子素子２００が挿入されるように開口部を有する第１絶縁層１１０を形成する。
【００４２】
前記第１絶縁層１１０の内には前記電子素子２００と整列しないようにビアが形成されており、前記ビアと連結され、前記第１絶縁層１１０の上下部に形成されている内部回路パターン１２１が形成できる。
【００４３】
前記内部回路パターン１２１及び前記第１絶縁層１１０は、ＣＣＬの両面をパターニングして形成することができる。
【００４４】
この際、前記第１絶縁層１１０の開口部は、前記電子素子２００の幅と同一な幅を有するように形成することもできるが、整列誤差を考慮して前記電子素子２００より大きな幅を有するように形成することもできる。
【００４５】
前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板でありえ、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【００４６】
この際、前記第１絶縁層１１０の上に第２絶縁層１６０及び第１金属層１６１の積層構造を積層した後、図７のように熱及び圧力を加える。
【００４７】
次に、図８のように、離型フィルム１２５を除去して、これに付着されているキャリアボード１０１を除去する。
【００４８】
この際、前記接着ペースト１３０が離型フィルム１２５との接着力より電子素子２００との接着力がより強いので、電子素子２００の下部に残留することができるが、前記離型フィルム１２５が硬化後にピールストレスが０に近い値を有するので、前記離型フィルム１２５を除去しても内部回路パターン１２１が剥離できない。
【００４９】
次に、図９のように、前記接着ペースト１３０を除去する。
【００５０】
前記接着ペースト１３０は、非伝導性高分子を含むので、化学処理することによって除去できる。
【００５１】
次に、第１絶縁層１１０の下部に第３絶縁層１６５及び第２金属層１６６の積層構造を積層した後、図１０のように熱及び圧力を加えて第１乃至第３絶縁層１１０、１６０、１６５が硬化することによって、１つの絶縁プレートを形成し、前記絶縁プレートの内には電子素子２００が埋め込まれた状態を維持する。
【００５２】
次に、図１１のように、前記第１及び第２金属層１６１、１６６及び前記第２及び第３絶縁層１６０、１６５にビアホール１６３を形成する。
【００５３】
前記ビアホール１６３を形成する工程は物理的なドリル工程により遂行することができ、これとは異なり、レーザーを使用して形成することができる。レーザーを使用してビアホール１６３を形成する場合、ＹＡＧレーザーまたはＣＯ２レーザーを使用して第１及び第２金属層１６１、１６６、及び第２及び第３絶縁層１６０、１６５を各々開放することができる。
【００５４】
この際、形成するビアホール１６３は前記電子素子２００の端子の上部及び下部を開放するビアホール１６３を含み、図示してはいないが、外部及び内部回路パターン１２１、１７５を電気的に連結するためのビアホールを共に形成することができる。
【００５５】
次に、図１２のようにメッキして前記ビアホール１６３を埋め込むビア１７６を形成し、前記第２及び第３絶縁層１６０、１６５の上を覆いながらメッキ層１７０が形成される。
【００５６】
前記メッキは、前記第２及び第３絶縁層１６０、１６５の上に無電解メッキを遂行した後、前記無電解メッキをシードにして電解メッキを遂行して形成することができる。
【００５７】
前記無電解メッキを円滑に遂行するように、前記メッキの前に前記第２及び第３絶縁層１６０、１６５のスミアを除去するためのデスミア工程を遂行することができる。
【００５８】
次に、前記メッキ層１７０をエッチングして第２及び第３絶縁層１６０、１６５の上部に外部回路パターン１７５を形成する。
【００５９】
この際、前記外部回路パターン１７５はビアホール１６３を埋め込んだビア１７６の上面に形成されるパッド１７３を含み、前記パッド１７３は第２及び第３絶縁層１６０、１６５の上に拡張された領域を含むことができる。
【００６０】
最後に、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、図１５のようにカバーレイ１８０の一部をエッチングしてパッド１７３を露出し、露出したパッド１７３の上にソルダーボール１８２を形成することによって、エンベデッド印刷回路基板１００を完成する。
【００６１】
一方、他の実施形態に、図１６に示すように、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、前記カバーレイ１８０の一部をエッチングしてパッド１７３を露出し、前記露出したパッド１７３の上に銅バンプ１８４を形成することによって、エンベデッド印刷回路基板１００を完成することもできる。
【００６２】
また、他の実施形態に、図１７に示すように、前記回路パターン１７５を埋め込むカバーレイ１８０を付着した後、前記カバーレイ１８０の一部をエッチングしてパッド１７３を露出し、前記露出したパッド１７３の上に銅バンプ１８６ａ及びソルダー１８６ｂを含むバンプ１８６を形成することによって、エンベデッド印刷回路基板１００を完成することもできる。
【００６３】
即ち、前記パッド１７３の上にはソルダーボール１８２が形成されることができ、これとは異なり、銅バンプ１８４が形成されることができ、前記銅バンプの上にソルダーがさらに形成されることもできる。
【００６４】
このように、前記電子素子２００を埋め込むエンベデッド印刷回路基板１００で電子素子２００を実装時、電子素子２００を支持する離型フィルム１２５の上に接着ペースト１３０を塗布して固定した後、離型フィルム１２５を除去することによって、従来の接着フィルムの接着物質が内部回路パターン１２１の間に残留せず、接着フィルムの接着力により内部回路パターン１２１の剥離が進行できないので、素子信頼性が確保される。
【００６５】
以下、図１８乃至図２９を参考しつつ本発明の他の実施形態を説明する。
【００６６】
図１８は、本発明の他の実施形態に従う印刷回路基板の断面図である。
【００６７】
図１８を参考すると、本発明に従う印刷回路基板３００は、第１絶縁層１１０、前記第１絶縁層１１０の上／下に形成される内部回路パターン１２１、前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５、第２及び第３絶縁層１６０、１６５の上に形成されている外部回路パターン１７５、及びカバーレイ１８０を含み、印刷回路基板３００の内に埋め込まれている複数の電子素子４００を含む。
【００６８】
前記第１乃至第３絶縁層１１０、１６０、１６５は絶縁プレートを形成し、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【００６９】
前記第１乃至第３絶縁層１１０、１６０、１６５は互いに異なる物質で形成されることができ、一例として、第１絶縁層１１０はガラス繊維を含む含浸基板であり、第２及び第３絶縁層１６０、１６５は樹脂だけで形成されている絶縁シートでありうる。
【００７０】
前記第１絶縁層１１０は中心絶縁層であって、第２及び第３絶縁層１６０、１６５より厚いことがあり、前記第１絶縁層１１０の厚さは電子素子４００の厚さより大きい。
【００７１】
前記第１絶縁層１１０は電子素子４００を実装するための開口部を含み、第１絶縁層１１０の上下部には内部回路パターン１２１及び前記上下部の内部回路パターン１２１を連結する伝導性ビアが形成できる。
【００７２】
前記第１絶縁層１１０の上下部に形成されている第２及び第３絶縁層１６０、１６５の上部には外部回路パターン１７５が形成されており、前記外部回路パターン１７５のうちの一部は前記電子素子４００の端子と連結されているパッド１７３でありうる。
【００７３】
前記パッド１７３と前記電子素子４００との間に第２及び第３絶縁層１６０、１６５を貫通するビア１７６が形成されている。
【００７４】
前記ビア１７６は電子素子４００の一面のみに形成することができ、上下部に全て形成することもできる。
【００７５】
前記第１乃至第３絶縁層１１０、１６０、１６５により埋め込まれている電子素子４００は能動素子でありえ、例えばトランジスタ、増幅器、ダイオード、または半導体チップなどでありうる。
【００７６】
前記電子素子４００の上面には素子パッド４１０が露出しており、前記素子パッド４１０が伝導性ビア１７６と連結されている。
【００７７】
前記素子パッド４１０の数は能動素子の種類によって決定される。
【００７８】
伝導性ビア１７６と連結されるパッド１７３は、第２及び第３絶縁層１６０、１６５の上面に拡張されうる。
【００７９】
前記内部回路パターン１２１及び外部回路パターン１７５は銅を含む合金で形成されることができ、外部回路パターン１７５は少なくとも２つの層に形成できる。
【００８０】
外部回路パターン１７５は、カバーレイ１８０により外部から保護される。
【００８１】
前記カバーレイ１８０は、ドライフィルムや一般的なソルダーレジストで形成することができる。
【００８２】
以上、回路パターン１７５が２つの層に形成されることと説明したが、これとは異なり、複数の層に形成されることもできる。
【００８３】
以下、図１９乃至図２９を参考にしつつ図１８の印刷回路基板３００の製造方法を説明する。
【００８４】
まず、図１９のように、キャリアボード１０１に離型フィルム（release film）１２５を形成する。
【００８５】
前記離型フィルム１２５は、硬化後、ピールストレス（peal stress）が０に近いフィルムを意味する。
【００８６】
前記キャリアボード１０１は一般的な支持基板であって、ＣＣＬ（Cupper cladded Laminate）を用いることもできる。
【００８７】
次に、図２０のように、前記離型フィルム１２５の電子素子４００が実装される領域に接着ペースト１３０を塗布する。
【００８８】
前記接着ペースト１３０は前記電子素子４００が実装される領域に塗布し、その以外に印刷回路基板が揺れないように所定領域にさらに形成することができる。
【００８９】
前記接着ペースト１３０の上に図２１の電子素子４００を実装する。前記電子素子４００は能動素子でありえ、例えば、トランジスタ、増幅器、ダイオード、または半導体チップなどでありえる。
【００９０】
次に、図２２のように、前記電子素子４００が挿入されるように開口部を有する第１絶縁層１１０を形成する。
【００９１】
前記第１絶縁層１１０の内には前記電子素子４００と整列しないようにビアが形成されており、前記ビアと連結され、前記第１絶縁層１１０の上下部に形成されている内部回路パターン１２１が形成できる。
【００９２】
前記内部回路パターン１２１及び前記第１絶縁層１１０は、ＣＣＬの両面をパターニングして形成することができる。
【００９３】
この際、前記第１絶縁層１１０の開口部は前記電子素子４００の幅と同一な幅を有するように形成されることもできるが、整列誤差を考慮して前記電子素子４００より大幅を有するように形成されることもできる。
【００９４】
前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板でありえ、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
【００９５】
この際、前記第１絶縁層１１０の上に第２絶縁層１６０及び第１金属層１６１の積層構造を積層した後、図２３のように熱及び圧力を加える。
【００９６】
次に、図２４のように、離型フィルム１２５を除去して、これに付着されているキャリアボード１０１を除去する。
【００９７】
この際、前記接着ペースト１３０が離型フィルム１２５との接着力より電子素子４００との接着力がより強いので、電子素子４００の下部に残留することがあるが、前記離型フィルム１２５が硬化後にピールストレスが０に近い値を有するので、前記離型フィルム１２５を除去しても内部回路パターン１２１が剥離されない。
【００９８】
次に、図２５のように前記接着ペースト１３０を除去する。
【００９９】
前記接着ペースト１３０は非伝導性高分子を含むので、化学処理することによって除去できる。
【０１００】
次に、第１絶縁層１１０の下部に第３絶縁層１６５及び第２金属層１６６の積層構造を積層した後、図２６のように熱及び圧力を加えて第１乃至第３絶縁層１１０、１６０、１６５が硬化することによって、１つの絶縁プレートを形成し、前記絶縁プレートの内には電子素子４００が埋め込まれた状態を維持する。
【０１０１】
次に、図２７のように、前記第１及び第２金属層１６１、１６６、及び前記第２及び第３絶縁層１６０、１６５にビアホール１６３を形成する。
【０１０２】
前記ビアホール１６３を形成する工程は物理的なドリル工程により遂行することができ、これとは異なり、レーザーを使用して形成することができる。レーザーを使用してビアホール１６３を形成する場合、ＹＡＧレーザーまたはＣＯ２レーザーを使用して第１及び第２金属層１６１、１６６、及び第２及び第３絶縁層１６０、１６５を各々開放することができる。
【０１０３】
この際、形成するビアホール１６３は前記電子素子４００の素子パッド４１０を開放するビアホール１６３を含み、図示してはいないが、外部及び内部回路パターン１２１、１７５を電気的に連結するためのビアホールを共に形成することができる。
【０１０４】
次に、図２８のようにメッキして前記ビアホール１６３を埋め込むビア１７６を形成し、前記第２及び第３絶縁層１６０、１６５の上を覆いながらメッキ層１７０が形成される。
【０１０５】
前記メッキは、前記第２及び第３絶縁層１６０、１６５の上に無電解メッキを遂行した後、前記無電解メッキをシードにして電解メッキを遂行して形成することができる。
【０１０６】
前記無電解メッキを円滑に遂行できるように、前記メッキの前に前記第２及び第３絶縁層１６０、１６５のスミアを除去するためのデスミア工程を遂行することができる。
【０１０７】
次に、前記メッキ層１７０をエッチングして第２及び第３絶縁層１６０、１６５の上部に図２９の外部回路パターン１７５を形成する。
【０１０８】
この際、前記外部回路パターン１７５はビアホール１６３を埋め込んだビア１７６の上面に形成されるパッド１７３を含み、前記パッド１７３は第２及び第３絶縁層１６０、１６５の上に拡張された領域を含むことができる。
【０１０９】
最後に、前記回路パターン１７５を埋め込むカバーレイを付着した後、カバーレイの一部をエッチングしてパッド１７３を露出し、露出したパッド１７３の上にソルダーボールを形成することによって、エンベデッド印刷回路基板３００を完成することができる。
【０１１０】
このように、前記電子素子４００を埋め込むエンベデッド印刷回路基板３００で電子素子４００を実装時、電子素子４００を支持する離型フィルム１２５の上に接着ペースト１３０を塗布して固定した後、離型フィルム１２５を除去することによって、従来の接着フィルムの接着物質が内部回路パターン１２１の間に残留せず、接着フィルムの接着力により内部回路パターン１２１の剥離が進行できないので、素子信頼性が確保される。
【０１１１】
以上、本発明を好ましい実施形態をもとに説明したが、これは単なる例示であり、本発明を限定するものでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形及び応用が可能であることが分かる。例えば、実施形態に具体的に表れた各構成要素は変形して実施することができる。そして、このような変形及び応用にかかわる差異点は添付した特許請求範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【図１】
0005997260.tif 000002
【図２】
0005997260.tif 000003
【図３】
0005997260.tif 000004
【図４】
0005997260.tif 000005
【図５】
0005997260.tif 000006
【図６】
0005997260.tif 000007
【図７】
0005997260.tif 000008
【図８】
0005997260.tif 000009
【図９】
0005997260.tif 000010
【図１０】
0005997260.tif 000011
【図１１】
0005997260.tif 000012
【図１２】
0005997260.tif 000013
【図１３】
0005997260.tif 000014
【図１４】
0005997260.tif 000015
【図１５】
0005997260.tif 000016
【図１６】
0005997260.tif 000017
【図１７】
0005997260.tif 000018
【図１８】
0005997260.tif 000019
【図１９】
0005997260.tif 000020
【図２０】
0005997260.tif 000021
【図２１】
0005997260.tif 000022
【図２２】
0005997260.tif 000023
【図２３】
0005997260.tif 000024
【図２４】
0005997260.tif 000025
【図２５】
0005997260.tif 000026
【図２６】
0005997260.tif 000027
【図２７】
0005997260.tif 000028
【図２８】
0005997260.tif 000029
【図２９】
0005997260.tif 000030