(57)【特許請求の範囲】
【請求項１】
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含むことを特徴とする電源回路。
【請求項２】
前記第１のスイッチがオンの間は、
前記第３のスイッチはオン制御され、前記比較器の前記出力端子と前記非反転入力端子とはショートされ、
前記第４のスイッチは、前記キャパシタの前記第２端子が基準電位に接続されるように制御され、
前記第２のスイッチがオンの間は、
前記第３のスイッチはオフ制御され、
前記第４のスイッチは、前記キャパシタの前記第２端子が、前記第１、第２のスイッチの前記接続ノードに接続されるように制御される
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
さらに、前記電源回路の出力電圧と一定の基準電圧とを比較する比較回路を有し、
前記電源回路の出力電圧が一定の基準電圧より大きくなった場合に、前記比較器、前記第３のスイッチと第４のスイッチを動作させる
ことを特徴とする請求項１または２に記載の電源回路。
【請求項４】
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含み、
前記第１のスイッチがオンの間は、
前記キャパシタの前記第１端子を前記電圧源の電圧と前記比較器のオフセット電圧の和に対応する電圧にチャージし、
前記第２のスイッチがオンの間は、
前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記電圧源の電圧と前記オフセット電圧と前記接続ノード電圧の和に対応する電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路。
【請求項５】
前記第２のスイッチがオンの間において、
前記比較器の前記非反転入力端子の電圧が、前記反転入力端子の電圧と等しくなった時に、前記ラッチは、前記第２のスイッチをオフ制御する
ことを特徴とする請求項４に記載の電源回路。
【請求項６】
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記反転入力端子と前記可変電圧源の第１の電圧出力端との間に設けられた第５のスイッチと、
前記反転入力端子と前記可変電圧源の第２の電圧出力端との間に設けられた第６のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含むことを特徴とする電源回路。
【請求項７】
前記第１のスイッチがオンの間は、
前記第３のスイッチはオン制御され、前記比較器の前記出力端子と前記非反転入力端子とはショートされ、
前記第４のスイッチは、前記キャパシタの前記第２端子が基準電位に接続されるように制御され、
前記第５のスイッチはオン制御され、前記反転入力端子は前記可変電圧源の前記第１の電圧出力端に接続され、
前記第２のスイッチがオンの間は、
前記第３のスイッチはオフ制御され，
前記第４のスイッチは、前記キャパシタの前記第２端子が、前記第１、第２のスイッチの前記接続ノードに接続されるように制御され、
前記第６のスイッチはオン制御され、前記反転入力端子は前記可変電圧源の前記第２の電圧出力端に接続される
ことを特徴とする請求項６に記載の電源回路。
【請求項８】
さらに、前記電源回路の出力電圧と一定の基準電圧とを比較する比較回路を有し、
前記電源回路の出力電圧が一定の基準電圧より大きくなった場合に、前記比較器、前記第３のスイッチと第４のスイッチを動作させる
ことを特徴とする請求項６または７に記載の電源回路。
【請求項９】
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含み、
前記第１のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第１の電圧とし、前記キャパシタの前記第１端子を前記第１の電圧と前記比較器のオフセット電圧の和に等しい電圧にチャージし、
前記第２のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第２の電圧とし、前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記第１の電圧と前記オフセット電圧と前記接続ノード電圧の和に等しい電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路。
【請求項１０】
前記第２のスイッチがオンの期間において、
前記比較器の前記非反転入力端子の電圧が、前記反転入力端子の電圧と等しくなった時に、前記ラッチは、前記第２のスイッチをオフ制御する
ことを特徴とする請求項９に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
電源回路は、入力電圧からそれと異なる電圧を有する出力電圧を生成する。このような電源電圧変換を行う電源回路は、ＤＣＤＣコンバータとも称され、低電源ＬＳＩを有する携帯電話や携帯情報端末などで広く使用されている。
【０００３】
図１に一般的な無線送信端末のブロック図を示す。図１は、Baseband processorからの信号をRF transmitterでRF周波数帯域に変換し、Power Amplifier(PA)で信号を増幅してアンテナから送信する送信端末の例を示している。ＤＣＤＣコンバータは、これらの各ＬＳＩに必要な電源をそれぞれに供給する役割をする。
【０００４】
図２は、一般的なＤＣＤＣコンバータの回路図を示す。ＤＣＤＣコンバータは、入力電圧Vinが印加される入力電圧端子ＩＮと、入力電圧より低い基準電源電圧（例えばグランド）との間に、直列に接続される第１のスイッチＭ１及び第２のスイッチＭ２と、第１及び第２のスイッチの接続ノード（もしくは接続点）ＬＸと出力電圧Voutが出力される出力端子ＯＵＴとの間に設けられるコイルなどの出力インダクタＬと、出力電圧Voutの目標電圧に対する誤差に応じて、所定のスイッチング周期で第１スイッチＭ１及び第２のスイッチＭ２を交互にスイッチング制御する制御部８０とを有する。出力端子ＯＵＴには、出力電圧Voutの平滑回路を構成する平滑キャパシタＣが接続される。
【０００５】
第１のスイッチＭ１は、ＰチャネルＭＯＳトランジスタで構成されるハイサイドのトランジスタであり、制御部８０が生成するゲートドライブ信号ＶＣにより導通または非導通に制御される。第２のスイッチＭ２は、ＮチャネルＭＯＳトランジスタで構成されるロウサイドのトランジスタであり、制御部８０が生成するゲートドライブ信号ＶＣにより導通または非導通に制御される。
【０００６】
第１のスイッチＭ１のゲート及び第２のスイッチＭ２のゲートには、それぞれ制御部８０が生成するゲートドライブ信号ＶＣをレベル変換するバッファＢ３、Ｂ４が接続される。
【０００７】
出力端ＯＵＴに接続された抵抗Ｒは、ＤＣＤＣコンバータから電圧供給を受けるＬＳＩ等の負荷回路を表わしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１２４８４４号公報
【特許文献２】特開２０１０−２７３４４６号公報
【特許文献３】特開２０１１−７２１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
この種のＤＣＤＣコンバータにおいては、しばしば、軽負荷時の損失の増大、すなわち、効率の低下が問題視される。
【００１０】
図３は、軽負荷時や無負荷時の問題を説明するためのタイミングチャートを示している。制御部８０から、第１のスイッチＭ１及び第２のスイッチＭ２を交互にオンオフ制御する信号ＶＣが出力され、信号ＶＣがHighの時、第１のスイッチＭ１がオン、第２のスイッチＭ２がオフとなる。
【００１１】
この時、出力インダクタＬに流れる電流は、入力電圧端子ＩＮの電圧をVINとおくと、（VIN-VOUT）/L の傾きを持って平滑キャパシタＣにチャージされ、出力電位VOUTは徐々に上昇する。次いで、制御部８０は信号ＶＣをLowとし、第１のスイッチＭ１がオフ、第２のスイッチＭ２がオンの状態に変える。この時、出力インダクタＬに流れる電流は(-VOUT)/L の傾きを持って徐々にその電流値を小さくしながら、平滑キャパシタＣにチャージされ、出力電位VOUTは徐々に減少する。
【００１２】
制御器８０は、出力電圧Voutの目標電圧に対する誤差に応じて（図３ではVHとVLにリップル成分が抑えられるように）第１のスイッチＭ１及び第２のスイッチＭ２を交互にスイッチング制御する。この動作を繰り返すため、出力電位VOUTはVHとVLの間の電位を繰り返すような波形になり、結果としてＤＣの固定電位を供給することが可能となる。この時のVOUTの値は第１のスイッチＭ１、第２のスイッチＭ２がオン、オフする期間の比(Duty)に依存し、Dutyが高ければ第１のスイッチＭ１がオンする時間が長くなる分、VOUTの電位は高いＤＣ電位となる。例えば、Dutyが図３に示すように50%であれば、VOUT=VIN/2となる。
【００１３】
一方、第１のスイッチＭ１と第２のスイッチＭ２の接続点ＬＸのノードの電位VLXは、第２のスイッチＭ２がオンすることによって、GND電位ではなく、GND電位よりも低い電位まで減少する。これは、第２のスイッチＭ２がオンする前は、第１のスイッチＭ１がオンしており、第１のスイッチＭ１がオンしている期間で出力インダクタＬに流れていた電流ＩＬを第２のスイッチＭ２がオンした切換後も保持するように動作するため、ノード電位VLXがGND以下まで減少し、電流ＩＬがGNDからVOUTに向かって流れるように動作するからである。
【００１４】
第１のスイッチＭ１がオンする時には、その逆の状態になり、今度はVINよりも高い電位まで上昇し電流ＩＬをスイッチ切換後も保持するように動作する。このため、ノード電位VLXは、図３に示すように正負が反転するような波形になる。
【００１５】
ここで、ＤＣＤＣコンバータの負荷電流が非常に小さい場合、例えば図１に示す無線送信端末が、信号を送信しない状態であるパワーダウンモードのような、必要とする電流量が小さくなった場合を仮定する。一般にこの状態は負荷が軽い状態、すなわち軽負荷状態と呼ばれている。この軽負荷状態においては、図３の破線で示すように出力インダクタＬに流れる電流ＩＬが極端に小さくなる。この状態においては、電流ＩＬの傾きは出力インダクタＬとVIN、VOUTの電位差で一意に決まるため変化せず、その結果、出力インダクタＬに流れる電流ＩＬがマイナスになる期間が存在することになる。この期間は、電流ＩＬは出力インダクタＬの出力端子ＯＵＴ側からノードＬＸ側に流れることになり、平滑キャパシタＣから電荷を放電する状態になる。ノード電位VLXは破線で示すようになり、第２のスイッチＭ２がオンしている状態においてノード電位VLXがプラスの電圧になることにより、平滑キャパシタＣにチャージした電荷を負荷回路に供給せずに、第２のスイッチＭ２を通してGND側に捨てることになり、「軽負荷時に効率が悪化する」という問題になる。
【００１６】
本技術は、上記に鑑み、ＤＣＤＣコンバータの軽負荷状態において、電力が無駄にならない効率のよい電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
開示の電源回路によれば、入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチを含む電源回路が提供される。
【発明の効果】
【００１８】
開示の電源回路によれば、ＤＣＤＣコンバータの軽負荷状態において、ＤＣＤＣコンバータの出力電圧の変化を、コンパレータのオフセット電圧の影響を無くした回路で正確に検出して、電力の損失を減少させる効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】一般的な無線送信端末のブロック図である。
【図２】一般的なＤＣＤＣコンバータの回路図である。
【図３】軽負荷時や無負荷時の問題を説明するタイミングチャートである。
【図４】第１の実施形態のＤＣＤＣコンバータの回路図である。
【図５】第１の実施形態の制御部の動作を説明する図である。
【図６】第１の実施形態の比較器とその周辺回路の動作を説明する図である。
【図７】第１の実施形態の回路の動作のタイムチャートである。
【図８】第２の実施形態のＤＣＤＣコンバータの回路図である。
【図９】第２の実施形態の比較器とその周辺回路の動作を説明する図である。
【図１０】第２の実施形態の回路の動作のタイムチャートである。
【発明を実施するための形態】
【００２０】
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
【００２１】
図４は、開示の技術を適用した第１の実施形態のＤＣＤＣコンバータの回路図である。以下、図面を用いて本発明の実施形態について説明する。
【００２２】
図４のＤＣＤＣコンバータは、入力電圧Vinが印加される入力電圧端子ＩＮと、入力電圧より低い基準電源電圧（例えばグランド）との間に、直列に接続される第１のスイッチＴＲ１及び第２のスイッチＴＲ２と、第１及び第２のスイッチの接続ノード（もしくは接続点）ＬＸと出力電圧Voutが出力される出力端子ＯＵＴとの間に設けられるコイルなどの出力インダクタＬと、出力電圧Voutの目標電圧に対する誤差に応じて、所定のスイッチング周期で第１スイッチＴＲ１及び第２のスイッチＴＲ２を交互にスイッチング制御する制御部８とを有する。
【００２３】
第１のスイッチＴＲ１は、ＰチャネルＭＯＳトランジスタで構成されるハイサイドのトランジスタであり、制御部８が生成するゲートドライブ信号Ｓｐにより導通または非導通に制御される。
【００２４】
第２のスイッチＴＲ２は、ＮチャネルＭＯＳトランジスタで構成されるロウサイドのトランジスタであり、制御部８が生成するゲートドライブ信号Ｓｎにより導通または非導通に制御される。さらに、第１、第２のスイッチＴＲ１、ＴＲ２は、交互にオン、オフまたはオフ、オンに制御される。
【００２５】
出力端子ＯＵＴと基準電源電圧（例えばグランド）との間には平滑キャパシタＣが設けられ、出力インダクタＬと平滑キャパシタＣとで平滑化回路が構成される。
【００２６】
出力端ＯＵＴに接続された抵抗Ｒは、ＤＣＤＣコンバータから電圧供給を受けて動作する図１に示す携帯情報端末等の内部のＬＳＩ等の負荷回路を表わしている。
【００２７】
比較器１５の非反転入力端子には、比較器１５の出力端子と非反転入力端子を接続するスイッチＳＷ１６と、容量Ｃ１８が接続されている。容量Ｃ１８の他端には、容量Ｃ１８の他端を第１のスイッチＴＲ１と第２のスイッチＴＲ２の接続ノードＬＸまたは、基準電源電圧かに接続するスイッチＳＷ１７が接続されている。
【００２８】
一方、比較器１５の反転入力端子には可変電圧Vrが供給されている。比較器１５の出力端は、フリップフロップＦＦ２０のクロック端子に接続され、比較器１５の出力信号
ＶＣが反転した場合にはフリップフロップＦＦ２０によって信号がラッチされ、第２のスイッチＴＲ２をオフするフィードバックがかかる。
【００２９】
論理回路１９は、制御部８が軽負荷時を検知して出力する検知信号Ｓｐｆｍが入力される期間、及び比較器１５の出力信号ＶＣが反転するまでの期間にのみ、比較器１５が動作できるように、パワーダウン信号ＰＤやスイッチＳＷ１６、１７を制御する制御回路が組まれている。
【００３０】
図５（Ａ）は、制御部８の一例を示す回路ブロック図である。誤差増幅器ＥｒｒＡＭＰは、出力電圧Voutをフィードバック抵抗Ｒ１、Ｒ２で抵抗分圧したフィードバック電圧Voと目標基準電圧Vrefとの誤差を反転入力端子と出力端子間に接続されるコンデンサＣ１によって積分する。誤差増幅器ＥｒｒＡＭＰに接続されている抵抗Ｒ３は、位相補償のために挿入されている。
【００３１】
誤差増幅器ＥｒｒＡＭＰが生成した誤差Veは、ＰＷＭ(Pulse Width Modulation)コンパレータＰＷＭＣｏｍｐの反転入力端子に入力される。ＰＷＭＣｏｍｐは、誤差Veと三角波の比較電圧Vsとを比較し、ＰＷＭ信号Vcを発生する。ドライブ制御回路Ｂ１、Ｂ２は、信号Vcに応じて第１のスイッチＴＲ１、第２のスイッチＴＲ２を駆動する。
【００３２】
そして、ＰＷＭコンパレータＰＷＭＣｏｍｐは、出力電圧Voutが目標電圧より低下したことを検出して誤差Veの電位を徐々に上昇させ、ＰＷＭ信号VcがHighになる時間（Duty）を増加させる。ドライブ制御回路Ｂ１、Ｂ２はそのDutyに依存してゲートドライブ信号Ｓｐ、ＳｎをＨレベルにして第１のスイッチＴＲ１を導通、第２のスイッチＴＲ２を非導通にする時間を調節する。
【００３３】
また、コンパレータＣｏｍｐ３は、誤差増幅器ＥｒｒＡＭＰが出力する誤差Veと閾値電圧Ｖｔｈとを比較して、軽負荷であることを検知する。
【００３４】
Ｃｏｍｐ３の動作を、図５（Ｂ）を参照して説明する。図５（Ｂ）は、軽負荷時の動作波形を示す。軽負荷時にＤＣＤＣコンバータは、出力電圧Ｖｏｕｔが上昇し、フィードバック抵抗Ｒ１、Ｒ２で抵抗分圧したフィードバック電圧Ｖｏも上昇する。この時、誤差増幅器ＥｒｒＡＭＰの出力誤差Veは低下する。誤差増幅器ＥｒｒＡＭＰが出力する誤差Veが閾値電圧Ｖｔｈより低くなると、コンパレータＣｏｍｐ３の出力、すなわち、軽負荷時の検知信号であるＳｐｆｍ信号がＬレベルからＨレベルになる。
【００３５】
図４に示す本実施形態の比較器１５は、コンパレータＣｏｍｐ３の出力Ｓｐｆｍ信号がＨレベルのときに検出動作を行い、Ｌレベルのときには休止して、消費電流を押さえる機能を有する。
【００３６】
図６、図７を用いて本実施形態の軽負荷時における動作について説明する。図６（Ａ）は、比較器１５とその周辺回路の拡大図であり、図６（Ｂ）、図６（Ｃ）は比較器１５の動作状態を示す等価回路図である。図７は、本実施形態の回路の動作のタイムチャートを示す。
【００３７】
図６（Ａ）に示す様に、比較器１５の非反転入力端子には、比較器１５の出力端子と非反転入力端子を接続するスイッチＳＷ１６と、容量Ｃ１８が接続されている。容量Ｃ１８の他端には、容量Ｃ１８の他端を第１のスイッチＴＲ１と第２のスイッチＴＲ２の接続ノードＬＸまたは、基準電源電圧かに接続するスイッチＳＷ１７が接続されている。
【００３８】
制御部８から出力されるＳｐ、Ｓｎ信号がＬの時、第１のスイッチＴＲ１がオン、第２のスイッチＴＲ２はオフし、図７に示す様に、出力インダクタ電流ＩＬは正の傾きを持って平滑キャパシタＣに電荷をチャージしている状態である。
【００３９】
この期間をφ１とする。φ１の期間では、比較器１５はオートゼロモードになる。図６（Ｂ）は、オートゼロモード時の比較器１５の等価回路を示す。制御部８から出力されるＳｎの信号に依存してスイッチＳＷ１６がオンされ、比較器１５の出力端は、容量Ｃ１８の一方の端と比較器１５の非反転入力端子にショートされる。また、容量Ｃ１８の他方の端は、スイッチＳＷ１７によって基準電源電圧にショートされる。比較器１５の反転入力端子には、基準電位Vrが供給される
ここで、比較器１５のオフセットをVoffとし、それが非反転入力端子の入力に存在しているとすると、比較器のゲインをA ( >> 1) とおくと、φ１では、
−A・( Vc ＋ Voff − Vr ) = Vc                               （１）
すなわち、
Vc ＝ A・( Vr − Voff ) / ( 1 ＋ A ) ≒ Vr − Voff             （２）
となる。
【００４０】
したがって、容量Ｃ１８の両端には、Vr − Voff の電位差がかかることになる。
【００４１】
次に、制御部８から出力されるＳｐ、Ｓｎ信号がＬからＨに変化した時、第１のスイッチＴＲ１がオフ、第２のスイッチＴＲ２がオンし、図７に示す様に、出力インダクタ電流ＩＬが負の傾きを持って動作する。
【００４２】
この期間をφ２とする。φ２の期間では、比較器１５は比較モードになる。図６（Ｃ）は、比較モード時の比較器１５の等価回路を示す。スイッチＳＷ１６がオフになり、比較器１５の出力端は、容量Ｃ１８の一方の端と比較器１５の非反転入力端子とは絶縁状態になる。また、容量Ｃ１８の他方の端は、スイッチＳＷ１７によって、第１のスイッチＴＲ１と第２のスイッチＴＲ２の接続ノードＬＸにショートされる。
【００４３】
φ１の期間では、容量Ｃ１８の両端にはVr − Voff の電位差がかかっており、その電荷はスイッチに放電パスが無ければ電荷保存則により保持されるため、φ２の期間においても、容量Ｃ１８の両端にはVr − Voff の電位差がかかる。従って、容量Ｃ１８の一方の端が接続ノードの電圧VLXになると、容量１８の一方の端の電圧は、VLX ＋Vr − Voffになる。
【００４４】
従って、比較器１５内部の比較回路の非反転入力端子側の入力端にはVLX＋Vrの電圧が供給され、比較器１５はVLX＋VrとVrの差、すなわちVLXの符号をオフセットVoffの影響を排除した状態で検知することが可能になる。
【００４５】
このφ２の期間中で、出力インダクタ電流ＩＬがゼロになり、ノード電位ＶＬＸが負から正に転じると、比較器１５の出力端信号ＶＣがＬからＨに反転する。ついで、フリップフロップＦＦ２０によって、出力信号ＶＱがＨにラッチされる。第２のスイッチＴＲ２のゲート入力には、制御部８からの第２のスイッチＴＲ２を制御する信号Ｓｎを制御して第２のスイッチＴＲ２を制御するＳｎｄ信号を発生するゲートが設けられている。出力信号ＶＱはゲートの一方に入力され、その結果、Ｓｎｄ信号もＬに反転し、第２のスイッチＴＲ２はオフにされる。よって、平滑キャパシタＣから、第２のスイッチＴＲ２を介しての放電パスは切断される。
【００４６】
この時、フリップフロップＦＦ２０の出力信号ＶＱは論理回路１９にも入力され、論理回路１９から出力されるパワーダウン信号ＰＤによって、一旦比較器１５がパワーダウンモードになるように制御される。この状態は、次のφ１でフリップフロップＦＦ２０がリセットされるまでの間、維持される。
【００４７】
本実施形態の回路によれば、図７に示す様に、ノード電圧VLXがゼロとなるゼロクロスのタイミングt0を正確に検出して、φ２の期間が終わる前に、第２のスイッチＴＲ２をＳｎｄ信号によってオフすることが可能なため、軽負荷時に平滑キャパシタＣからの電荷の放出を少なくすることができる。よって、電力の損失を少なくすることが可能となる。
【００４８】
第１の実施形態に拠れば、比較器１５に存在するオフセットVoffの影響を排除した状態で比較動作できるので、VLXのゼロクロス検知を正確に行うことができる。従って、通常の比較器を用いた場合に比べ、必ず存在するオフセット電位に相当するゼロクロス誤差が排除でき、電力損失が低減できる。また、比較器１５を軽負荷時であることの検知信号Ｓｐｍｆと共に制御して用いることで、必要な時に動作させることができ消費電力の低減もできる。
【００４９】
次いで、図８を用いて、第２の実施形態のＤＣＤＣコンバータについて説明する。第１の実施形態の図４と同じ構成物については、は同じ番号で記してある。
【００５０】
第１の実施形態のＤＣＤＣコンバータと異なるところは、図９（Ａ）に示す様に、比較器１５の反転入力端子に可変電圧源２１を接続している部分である。可変電圧源２１は、例えば抵抗ラダーによって構成されたＤＣ電圧をスイッチＳＷ２２、ＳＷ２３によって切り換えて比較器１５の反転入力端子に供給する回路である。スイッチＳＷ２２、ＳＷ２３はそれぞれφ１、φ２のタイミングでオンする。
【００５１】
図９、図１０を用いて本実施形態の軽負荷時における動作について説明する。図９（Ａ）は、比較器１５とその周辺回路の拡大図であり、図９（Ｂ）、図９（Ｃ）は比較器１５の動作状態を示す等価回路図である。図１０は、本実施形態の回路の動作のタイムチャートを示す。
【００５２】
図９（Ａ）に示す様に、比較器１５の非反転入力端子には、比較器１５の出力端子と非反転入力端子を接続するスイッチＳＷ１６と、容量Ｃ１８が接続されている。容量Ｃ１８の他端には、容量Ｃ１８の他端を第１のスイッチＴＲ１と第２のスイッチＴＲ２の接続ノードＬＸまたは、基準電源電圧かに接続するスイッチＳＷ１７が接続されている。比較器１５の反転入力には、スイッチＳＷ２２、ＳＷ２３を介して可変電圧源２１が接続されている。スイッチＳＷ２２は、制御部８から出力されるＳｎ信号がＬであるφ１の期間にオンとされ、可変電圧源２１が出力する電圧ＶｒＨを比較器１５の反転入力に供給する。また、スイッチＳＷ２３は、制御部８から出力されるＳｎ信号がＨであるφ２の期間にオンとされ、可変電圧源２１が出力する電圧ＶｒＬを比較器１５の反転入力に供給する。可変電圧源２１が出力する電圧ＶｒＬは、電圧ＶｒＨよりも低い電圧である。
【００５３】
第１の実施形態で説明した時と同様に、φ１は制御部８から出力されるＳｎ信号がＬの期間である。この時、比較器１５はオートゼロモードになる。図９（Ｂ）は、オートゼロモード時の比較器１５の等価回路を示す。スイッチＳＷ１６がオンされ、比較器１５の出力端は、容量Ｃ１８の一方の端と比較器１５の非反転入力端子にショートされる。また、容量Ｃ１８の他方の端は、スイッチＳＷ１７によって基準電源電圧にショートされる。
【００５４】
比較器１５の反転入力端子には、φ１の期間、スイッチＳＷ２２のオンにより電圧VrHが供給される。すなわち、φ１の期間では、
Vc ＝ A・( VrH − Voff ) / ( 1 ＋ A ) ≒ VrH − Voff           （３）
が成立している。
【００５５】
一方、φ２は、制御部８から出力されるＳｎ信号がＨの期間であり、比較器１５は比較モードになる。図９（Ｃ）は、比較モード時の比較器１５の等価回路を示す。スイッチＳＷ１６がオフになり、比較器１５の出力端は、容量Ｃ１８の一方の端と比較器１５の非反転入力端子とは絶縁状態になる。また、容量Ｃ１８の他方の端は、スイッチＳＷ１７によって、第１のスイッチＴＲ１と第２のスイッチＴＲ２の接続ノードＬＸにショートされる。
【００５６】
図１０を参照して、tsのタイミングでφ１からφ２の変わると、スイッチＳＷ２２がオフ、スイッチＳＷ２３がオンとなり、比較器１５の反転入力端子には、電圧VrLが供給される。すなわち、比較器１５の反転入力端子の電位をVrHの高い電位からVrLの低い電位に下げる。
【００５７】
第１の実施形態での説明と同様に考えて、比較器１５の容量Ｃ１８の両端にかかる電位差は、片端がVLXに変化し、もう片端が式（３）で示されるようにVrH − Voffになっているため、VLX＋VrHで表される。
【００５８】
一方、比較器１５の非反転入力端子は、φ２の期間中はVrLに変化しているため、比較器１５の入力電圧差は、VLX ＋VrH − VrLになる。比較器１５はVLX ＋VrH − VrL ＝ 0 を満たす時に出力を反転させる、すなわち VLX ＝ −( VrH − VrL ) となる時を検出することになる。
【００５９】
これはすなわち、図１０を参照して、比較器１５は、VLX がゼロであるt0の時刻ではなく、VLX ＝ −( VrH − VrL )を満たすtcの時刻を検出することを意味する。
【００６０】
第１の実施形態では、比較器１５でノード電圧VLXがゼロとなるゼロクロスのタイミングt0を正確に検出してから、第２のスイッチＴＲ２がオフになるまでの遅延を考慮していない。しかしながら実際には、比較器１５でノード電圧VLXがゼロとなるゼロクロスのタイミングt0を正確に検出してから、第２のスイッチＴＲ２がオフになるまでには遅延が発生する。第２の実施形態では、この遅延時間を考慮して、時刻t0ではなく、それよりも前の時刻tcで信号が反転するように可変電圧源２１を調整している。このため、ＴＲ２をオフする信号ＳｎｄがTd遅れたとしても、第２のスイッチＴＲ２のゲート制御信号をＬとするタイミングをt0に合わせることが可能になる。
【００６１】
最後に、VrHとVrLの電圧の設定方法について説明する。φ２の期間においては、
（VLXの電圧）＝（ＩＬの電流）×（第２のスイッチＴＲ２のオン抵抗）（４）
で決まる。出力インダクタンス電流ＩＬの傾きの絶対値は図３で示したように VOUT / L であるから、第２のスイッチＴＲ２のオン抵抗をRONとすると、図１０に示す遅延時間Tdと、（ VrH−VrL ）の関係は、次式より求めることができる。
【００６２】
（ VrH−VrL ） ＝ （VOUT / L）・Td  ×  RON                    （５）
例えば、VOUT＝3V、L＝0.1uH、Td＝5ns、RON＝0.1Ωである場合、（ VrH−VrL ）＝ １５mV となり、この電位差を可変電圧２１とスイッチＳＷ２２、ＳＷ２３によって可変できるように構成すればよい。
【００６３】
第２の実施形態に拠れば、比較器１５に存在するオフセットVoffの影響だけでなく、比較器１５の非反転入力端子に可変電圧源２１の仕組みを設けることによって、比較器１５の出力から論理回路を通して第２のスイッチＴＲ２を制御する信号までの遅延時間の影響も排除することが可能になり、その結果、より適切なゼロクロス点を得ることが可能になる。
【００６４】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００６５】
以上の実施例１、２を含む実施形態に関し、以下の付記を開示する。
（付記１）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含むことを特徴とする電源回路。
（付記２）
前記第１のスイッチがオンの間は、
前記第３のスイッチはオン制御され、前記比較器の前記出力端子と前記非反転端子とはショートされ、
前記第４のスイッチは、前記キャパシタの前記第２端子が基準電位に接続されるように制御され、
前記第２のスイッチがオンの間は、
前記第３のスイッチはオフ制御され、
前記第４のスイッチは、前記キャパシタの前記第２端子が、前記第１、第２のスイッチの前記接続ノードに接続されるように制御されることを特徴とする付記１に記載の電源回路。
（付記３）
さらに、前記電源回路の出力電圧と一定の基準電圧とを比較する比較回路を有し、
前記電源回路の出力電圧が一定の基準電圧より大きくなった場合に、前記比較器、前記第３のスイッチと第４のスイッチを動作させる
ことを特徴とする付記１または２に記載の電源回路。
（付記４）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含み、
前記第１のスイッチがオンの間は、
前記キャパシタの前記第１端子を前記電圧源の電圧と前記比較器のオフセット電圧の和に対応する電圧にチャージし、
前記第２のスイッチがオンの間は、
前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記電圧源の電圧と前記オフセット電圧と前記接続ノード電圧の和に対応する電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路。
（付記５）
前記第２のスイッチがオンの間において、
前記比較器の前記非反転入力端子の電圧が、前記反転入力端子の電圧と等しくなった時に、前記ラッチは、前記第２のスイッチをオフ制御する
ことを特徴とする付記４に記載の電源回路。
（付記６）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記反転入力端子と前記可変電圧源の第１の電圧出力端との間に設けられた第５のスイッチと、
前記反転入力端子と前記可変電圧源の第２の電圧出力端との間に設けられた第６のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含むことを特徴とする電源回路。
（付記７）
前記第１のスイッチがオンの間は、
前記第３のスイッチはオン制御され、前記比較器の前記出力端子と前記非反転入力端子とはショートされ、
前記第４のスイッチは、前記キャパシタの前記第２端子が基準電位に接続されるように制御され、
前記第５のスイッチはオン制御され、前記反転入力端子は前記可変電圧源の前記第１の電圧出力端に接続され、
前記第２のスイッチがオンの間は、
前記第３のスイッチはオフ制御され，
前記第４のスイッチは、前記キャパシタの前記第２端子が、前記第１、第２のスイッチの前記接続ノードに接続されるように制御され、
前記第６のスイッチはオン制御され、前記反転入力端子は前記可変電圧源の前記第２の電圧出力端に接続される
ことを特徴とする付記６に記載の電源回路。
（付記８）
さらに、前記電源回路の出力電圧と一定の基準電圧とを比較する比較回路を有し、
前記電源回路の出力電圧が一定の基準電圧より大きくなった場合に、前記比較器、前記第３のスイッチと第４のスイッチを動作させる
ことを特徴とする付記６または７に記載の電源回路。
（付記９）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含み、
前記第１のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第１の電圧とし、前記キャパシタの前記第１端子を前記第１の電圧と前記比較器のオフセット電圧の和に等しい電圧にチャージし、
前記第２のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第２の電圧とし、前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記第１の電圧と前記オフセット電圧と前記接続ノード電圧の和に等しい電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路。
（付記１０）
前記第２のスイッチがオンの期間において、
前記比較器の前記非反転入力端子の電圧が、前記反転入力端子の電圧と等しくなった時に、前記ラッチは、前記第２のスイッチをオフ制御する
ことを特徴とする付記９に記載の電源回路。
（付記１１）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含む電源回路と、
前記電源回路から電源の供給を受けて動作する負荷回路と
を含むことを特徴とする携帯情報端末。
（付記１２）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子と、前記非反転入力端子と間に設けられた第３のスイッチと、
前記第１、第２のスイッチの接続ノードと前記キャパシタの第２端子と間に設けられた第４のスイッチと、
前記反転入力端子と前記可変電圧源の第１の電圧出力端との間に設けられた第５のスイッチと、
前記反転入力端子と前記可変電圧源の第２の電圧出力端との間に設けられた第６のスイッチと、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含む電源回路と、
前記電源回路から電源の供給を受けて動作する負荷回路と
を含むことを特徴とする携帯情報端末。
（付記１３）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含む電源回路の制御方法であって、
前記第１のスイッチがオンの間は、
前記キャパシタの前記第１端子を前記電圧源の電圧と前記比較器のオフセット電圧の和に対応する電圧にチャージし、
前記第２のスイッチがオンの間は、
前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記電圧源の電圧と前記オフセット電圧と前記接続ノード電圧の和に対応する電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路の制御方法。
（付記１４）
入力電圧端子と基準電源との間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１、第２のスイッチを交互にオン、オフ制御する制御部と、
反転入力端子に可変電圧源が接続され、非反転入力端子にキャパシタの第１端子が接続された比較器と、
前記比較器の出力端子の変化を検出し、前記第２のスイッチをオフ制御するラッチと
を含む電源回路の制御方法であって、
前記第１のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第１の電圧とし、前記キャパシタの前記第１端子を前記第１の電圧と前記比較器のオフセット電圧の和に等しい電圧にチャージし、
前記第２のスイッチがオンの間は、
前記比較器の前記反転入力端子を前記可変電圧源が出力する第２の電圧とし、前記キャパシタの第２端子を、前記第１と第２のスイッチの接続ノード電圧にし、前記第１端子を前記第１の電圧と前記オフセット電圧と前記接続ノード電圧の和に等しい電圧にチャージし、前記比較器で、前記非反転入力端子の電圧と前記反転入力端子の電圧とを比較する
ことを特徴とする電源回路の制御方法。
【符号の説明】
【００６６】
８、８０  制御部
１５  比較器
１９    論理回路
Ｌ  出力インダクタ
ＬＸ  ノード
Ｃ  平滑キャパシタ
Ｃ１８  容量
Ｍ１、ＴＲ１  第１のスイッチ
Ｍ２、ＴＲ２  第２のスイッチ
ＳＷ１６、ＳＷ１７、ＳＷ２２、ＳＷ２３  スイッチ
Ｒ  負荷回路
【図１】
0005962115.tif 000002
【図２】
0005962115.tif 000003
【図３】
0005962115.tif 000004
【図４】
0005962115.tif 000005
【図５】
0005962115.tif 000006
【図６】
0005962115.tif 000007
【図７】
0005962115.tif 000008
【図８】
0005962115.tif 000009
【図９】
0005962115.tif 000010
【図１０】
0005962115.tif 000011