(57)【特許請求の範囲】
【請求項１】
ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上のソース電極と、前記酸化物半導体膜上のドレイン電極と、を有し、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛とを含み、
前記酸化物半導体膜中におけるシリコンの含有量は、２ｍｏｌ％以上４ｍｏｌ％以下であり、
前記酸化物半導体膜を形成後、窒素雰囲気において、３５０度以上４５０度以下の温度で１時間の熱処理を行い、
前記熱処理後、前記ソース電極及び前記ドレイン電極を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を利用した電界効果トランジスタに関する。
【背景技術】
【０００２】
近年、ポリシリコンの長所である高い移動度ならびにアモルファスシリコンの長所であ
る均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている
。
【０００３】
特許文献１では、酸化物半導体としてインジウム（Ｉｎ），亜鉛（Ｚｎ）およびガリウ
ム（Ｇａ）を含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ組成を持つ材料）を用いた電界効果トラ
ンジスタが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７３５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ組成を持つ材料は、高価な原料物質を使用しているため
、低コスト化が課題である。
【０００６】
当該課題をかんがみ、キャリア濃度の制御性および安定性に優れ、かつ、低コストであ
る酸化物半導体材料の提供ならびにこれを用いた電界効果トランジスタの提供を目的とす
る。
【課題を解決するための手段】
【０００７】
インジウム（Ｉｎ）とシリコン（Ｓｉ）と亜鉛（Ｚｎ）を含む酸化物（Ｉｎ−Ｓｉ−Ｚ
ｎ−Ｏ組成を持つ材料）を酸化物半導体材料として用いる。このとき、酸化物半導体膜中
におけるＳｉの含有量は、４ｍｏｌ％以上８ｍｏｌ％以下とする。
【０００８】
本発明の一態様は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と
、ドレイン電極と、を備え、酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化
物であり、酸化物半導体膜中におけるシリコンの含有量は、４ｍｏｌ％以上８ｍｏｌ％以
下であることを特徴とする電界効果トランジスタである。
【発明の効果】
【０００９】
Ｉｎ−Ｓｉ−Ｚｎ−Ｏ組成を持つ材料を用いることで、安定した特性の電界効果トラン
ジスタを低コストで提供することができる。
【図面の簡単な説明】
【００１０】
【図１】酸化物半導体を用いた電界効果トランジスタの断面模式図
【図２】Ｉｎ−Ｓｉ−Ｚｎ−Ｏターゲット中のＳｉ含有量と、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜中のＳｉ含有量との比較を示すグラフ
【図３】Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＸ線回折分析法（ＸＲＤ）による測定結果を示すグラフ
【図４】Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＨａｌｌ効果移動度の、膜中Ｓｉ含有量依存性を示すグラフ
【図５】［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図６】［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図７】［１］Ｓｉ＝０［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ
【図８】［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図９】［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図１０】［２］Ｓｉ＝２［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ
【図１１】［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図１２】［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図１３】［３］Ｓｉ＝４［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ
【図１４】［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（３５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図１５】［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（４５０℃，Ｎ２）の電界効果トランジスタの初期特性を示すグラフ
【図１６】［４］Ｓｉ＝８［ｍｏｌ％］，熱処理条件（６００℃，Ｎ２の後、４５０℃，乾燥ａｉｒ）の電界効果トランジスタの初期特性を示すグラフ
【図１７】［１］Ｓｉ＝０［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ
【図１８】［１］Ｓｉ＝０［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ
【図１９】［２］Ｓｉ＝２［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ
【図２０】［２］Ｓｉ＝２［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ
【図２１】［３］Ｓｉ＝４［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ
【図２２】［３］Ｓｉ＝４［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ
【図２３】［４］Ｓｉ＝８［ｍｏｌ％］の電界効果トランジスタの、＋ＢＴ試験結果を示すグラフ
【図２４】［４］Ｓｉ＝８［ｍｏｌ％］の電界効果トランジスタの、−ＢＴ試験結果を示すグラフ
【図２５】図１に示す電界効果トランジスタの作製工程を示す図
【図２６】図１に示す電界効果トランジスタの作製工程を示す図
【発明を実施するための形態】
【００１１】
以下、本明細書によって開示される発明の実施の形態について、図面を用いて説明する
。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱する
ことなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解
される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。
【００１２】
（実施の形態１）
図１は、酸化物半導体を用いた電界効果トランジスタの断面模式図である。この電界効
果トランジスタは、基板１０，下地絶縁膜２０，ゲート電極３０，ゲート絶縁膜４０，酸
化物半導体膜５０および金属膜６０で構成されている。なお、酸化物半導体膜５０は、Ｉ
ｎ−Ｓｉ−Ｚｎ−Ｏ膜である。
【００１３】
図１に示す電界効果トランジスタは、チャネルエッチ型のボトムゲート構造である。た
だし、電界効果トランジスタの構造はこれに限定されるものではなく、任意のトップゲー
ト構造、ボトムゲート構造によって構成することができる。
【００１４】
基板１０には、ガラス基板を用いるのが適切である。後に高温で加熱処理を行う場合に
は、ガラス基板のなかでも、歪点が７３０℃以上のものを用いるとよい。また、耐熱性を
考えると、酸化ホウ酸（Ｂ２Ｏ３）より、酸化バリウム（ＢａＯ）を多く含むガラス基板
が好適である。
【００１５】
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板な
どの絶縁体からなる基板を、基板１０として用いてもよい。他にも、結晶化ガラスなどを
、基板１０として用いることができる。
【００１６】
下地絶縁膜２０は、基板１０からの不純物元素の拡散を防止する機能を有する。なお、
下地絶縁膜２０は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいは窒化
酸化シリコン膜から選ばれた一または複数の膜により形成することができる。
【００１７】
ただし、基板１０として、絶縁性の基板を用いる場合は、下地絶縁膜２０を設ける必要
はない。つまり、絶縁表面を有する基板１０上に、ゲート電極３０を形成できればよい。
【００１８】
ゲート電極３０としては、金属導電膜を用いることができる。金属導電膜の材料として
は、アルミニウム（Ａｌ），クロム（Ｃｒ），銅（Ｃｕ），タンタル（Ｔａ），チタン（
Ｔｉ），モリブデン（Ｍｏ）あるいはタングステン（Ｗ）から選ばれた元素、またはこれ
らの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム
膜−チタン膜の３層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の３層構
造などを用いることができる。なお、金属導電膜は３層構造に限られず、単層、または２
層構造、あるいは４層以上の積層構造であってもよい。
【００１９】
ゲート絶縁膜４０は、酸化物半導体膜５０と接するため、膜質が緻密で絶縁耐圧が高い
膜であることが望まれる。そのため、特に、μ波（２．４５ＧＨｚ）を用いた高密度プラ
ズマＣＶＤ法により、ゲート絶縁膜４０を成膜することが適している。ゲート絶縁膜４０
成膜時のプラズマダメージを減らすためである。この結果、ゲート絶縁膜４０で生じる欠
陥を低減することが可能となり、その後形成する酸化物半導体膜５０との界面の状態を良
好にすることができる。仮に、酸化物半導体膜５０と、ゲート絶縁膜４０との界面の状態
が不良であるとすると、電界効果トランジスタの代表的な信頼性評価試験であるバイアス
・温度（ＢＴ）試験において、不純物と酸化物半導体の主成分との結合手が切断されるこ
とで生成された不対結合手により、しきい値電圧のシフトが誘発される結果となる。
【００２０】
なお、ゲート絶縁膜４０は、水分、水素などの不純物を極力含まないことが望ましい。
また、ゲート絶縁膜４０としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸
化アルミニウムまたは酸化ハフニウムなどの膜を用いることができる。
【００２１】
酸化物半導体膜５０は、先述のとおりＩｎ−Ｓｉ−Ｚｎ−Ｏ膜であり、膜中Ｓｉ含有量
は、４ｍｏｌ％以上８ｍｏｌ％以下である。
【００２２】
酸化物半導体膜５０は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物
（水素化合物ともいう）などの不純物を意図的に排除したのち、これらの不純物の排除工
程において同時に減少してしまう酸素を供給することで、高純度化および電気的にｉ型（
真性）化されている。電界効果トランジスタの電気的特性の変動を抑制するためである。
【００２３】
酸化物半導体膜５０中の水素が少ないほど、酸化物半導体膜５０はｉ型に近づく。した
がって、酸化物半導体膜５０に含まれる水素は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３未満とするとよい。
当該水素濃度は、二次イオン質量分析法（ＳＩＭＳ；Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａ
ｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定できる。
【００２４】
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キ
ャリアが誘起されにくい。そのため、酸化物半導体膜５０を用いた電界効果トランジスタ
においては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。
【００２５】
また、ワイドギャップ半導体である酸化物半導体膜５０を用いた電界効果トランジスタ
においては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物
半導体膜５０を用いた電界効果トランジスタは、ホットキャリア劣化への耐性があるとい
える。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、
高速に加速されたキャリアがゲート絶縁膜へ注入されることであるためである。
【００２６】
金属膜６０は、ソース電極またはドレイン電極として用いられる。金属膜６０としては
、アルミニウム（Ａｌ），クロム（Ｃｒ），銅（Ｃｕ），タンタル（Ｔａ），チタン（Ｔ
ｉ），モリブデン（Ｍｏ）あるいはタングステン（Ｗ）などの金属材料、またはこれらの
金属材料を成分とする合金材料を用いることができる。また、金属膜６０は、アルミニウ
ム（Ａｌ），銅（Ｃｕ）などの金属膜の片面または両面に、クロム（Ｃｒ），タンタル（
Ｔａ），チタン（Ｔｉ），モリブデン（Ｍｏ）またはタングステン（Ｗ）などの高融点金
属膜を積層させた構成としてもよい。なお、シリコン（Ｓｉ），チタン（Ｔｉ），タンタ
ル（Ｔａ），タングステン（Ｗ），モリブデン（Ｍｏ），クロム（Ｃｒ），ネオジム（Ｎ
ｄ），スカンジウム（Ｓｃ）またはイットリウム（Ｙ）など、アルミニウム膜に生ずるヒ
ロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いるこ
とで、耐熱性にすぐれた金属膜６０を得ることができる。
【００２７】
（実施の形態２）
図１に示す構成の電界効果トランジスタの作製工程について、図２５（Ａ）−（Ｄ）お
よび図２６（Ａ）−（Ｄ）に基づいて説明する。
【００２８】
図２５（Ａ）  基板１０上に、下地絶縁膜２０を成膜する。
図２５（Ｂ）  下地絶縁膜２０上に、導電膜３５を成膜する。
図２５（Ｃ）  第１のフォトリソグラフィ工程により、ゲート電極３０を形成する。
図２５（Ｄ）  ゲート電極３０上に、ゲート絶縁膜４０を成膜する。
図２６（Ａ）  ゲート絶縁膜４０上に、酸化物半導体膜５５を成膜する。
図２６（Ｂ）  酸化物半導体膜５５をエッチングして、酸化物半導体膜５０を形成する。
図２６（Ｃ）  酸化物半導体膜５０上に、金属膜６５を成膜する。
図２６（Ｄ）  金属膜６５をエッチングして、金属膜６０を形成する。
以上の工程により、図１に示す電界効果トランジスタが得られる。
【００２９】
補足説明がある工程については、以下に説明を加える。
【００３０】
図２５（Ｃ）に示すゲート電極３０の形成工程において、第１のフォトリソグラフィ工
程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる
。
【００３１】
図２５（Ｄ）に示すゲート絶縁膜４０の成膜工程において、ゲート絶縁膜４０は、例え
ば、スパッタリング法によって成膜する。この成膜の前処理として、スパッタリング装置
の予備加熱室において、ゲート電極３０が形成された基板１０を予備加熱することによっ
て、基板１０に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。そ
の後形成されるゲート絶縁膜４０および酸化物半導体膜５０に、水素ならびに水分などの
不純物が極力含まれないようにするためである。また、ゲート絶縁膜４０までが形成され
た基板１０を予備加熱してもよい。
【００３２】
予備加熱の温度としては、１００℃以上４００℃以下が適切である。１５０℃以上３０
０℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオ
ポンプを用いることが適切である。
【００３３】
図２６（Ａ）に示す酸化物半導体膜５５の成膜工程において、酸化物半導体膜５５は、
スパッタリング法によって成膜する。
【００３４】
酸化物半導体膜５５の成膜前に、減圧状態の処理室内に基板１０を保持し、基板１０を
室温以上４００℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、
水素および水分が除去されたスパッタガスを導入しながら、基板１０とターゲットとの間
に電圧を印加することによって、基板１０上に酸化物半導体膜５５を成膜する。
【００３５】
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切
である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなど
があげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを
用いることもできる。処理室内より、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等を排気することにより、当該処理室において成膜した
酸化物半導体膜５５に含まれる不純物の濃度を低減できる。また、クライオポンプにより
処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜５
５を成膜する際の基板１０の温度を、室温以上４００℃未満とすることができる。
【００３６】
なお、酸化物半導体膜５５をスパッタリング法により成膜する前に、逆スパッタによっ
て、ゲート絶縁膜４０の表面に付着しているゴミを除去するとよい。逆スパッタとは、タ
ーゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印加することにより生
じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、ア
ルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用
いてもよい。
【００３７】
図２６（Ｂ）に示す酸化物半導体膜５５のエッチングの工程の後、酸化物半導体膜５０の
脱水化または脱水素化のために熱処理を行う。脱水化または脱水素化のための加熱処理の
温度は、３５０℃以上７５０℃以下が適切である。
【００３８】
脱水化または脱水素化のための加熱処理は、例えば、加熱処理装置の一つである電気炉
に、酸化物半導体膜５０が形成された基板１０を導入し、窒素雰囲気下において行う。そ
の後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素（Ｎ２Ｏ）ガスまたは超乾燥エ
ア（露点が−４０℃以下、好ましくは−６０℃以下で、窒素と酸素が４対１の割合で混合
された気体）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスには、水、水素などが含
まれないことが望まれる。また、酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（すなわち酸素ガスまたは
Ｎ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
適切である。
【００３９】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置
を用いることもできる。
【００４０】
なお、脱水化または脱水素化のための加熱処理は、図２６（Ａ）に示す酸化物半導体膜
の成膜工程の後に行ってもよい。
【実施例１】
【００４１】
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜について］
ターゲット組成の異なる４種類のＩｎ−Ｓｉ−Ｚｎ−Ｏ膜を成膜し、その特性を比較し
た。ターゲット組成は、次の［１］−［４］のとおりである。
［１］Ｉｎ２Ｏ３：ＺｎＯ＝１：２［ｍｏｌ］（Ｓｉ＝０［ｍｏｌ％］），
［２］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：０．２［ｍｏｌ］（Ｓｉ＝２［ｍｏｌ％
］），
［３］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：０．４［ｍｏｌ］（Ｓｉ＝４［ｍｏｌ％
］），
［４］Ｉｎ２Ｏ３：ＺｎＯ：ＳｉＯ２＝１：２：１．０［ｍｏｌ］（Ｓｉ＝８［ｍｏｌ％
］）。
【００４２】
図２は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏターゲット中のＳｉ含有量と、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜
中のＳｉ含有量との比較を示すグラフである。このグラフの、横軸はターゲット中Ｓｉ含
有量（ｍｏｌ％）を表し、縦軸は膜中Ｓｉ含有量（ｍｏｌ％）を表している。このグラフ
より、ターゲット中Ｓｉ含有量と、膜中Ｓｉ含有量はほとんど一致していることがわかる
。
【００４３】
図２に示すグラフにおける、ターゲット中Ｓｉ含有量は、計算により求めた値である。
また、膜中Ｓｉ含有量は、ラザフォード後方散乱分析法（ＲＢＳ）により測定した値であ
る。そして、その数値は、表１に示すとおりである。すなわち、本明細書中において、Ｓ
ｉ含有量を、Ｓｉ＝０，２，４，８［ｍｏｌ％］のように記しているのは、簡便のために
すぎない。
【表１】
0005927316.tif 000002
【００４４】
図３は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＸ線回折分析法（ＸＲＤ）による測定結果を示すグ
ラフである。このグラフの、横軸はＸ線の照射角度を表し、縦軸はピークの大きさを表し
ている。このグラフより、膜中Ｓｉ含有量が上昇するほど、Ｉｎ−Ｚｎ−Ｏに起因した３
０−３５ｄｅｇ．で生じるブロードなピークは弱まることがわかる。
【００４５】
図４は、Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜のＨａｌｌ効果移動度の、膜中Ｓｉ含有量依存性を示
すグラフである。このグラフの、横軸は膜中Ｓｉ含有量を表し、左縦軸はＨａｌｌ効果移
動度を表し、右縦軸はキャリア密度を表している。このグラフより、膜中Ｓｉ含有量が上
昇するほど、Ｈａｌｌ効果移動度（グラフは丸印）およびキャリア密度（グラフはバツ印
）は減少することがわかる。
【００４６】
また、図４のグラフより、Ｓｉ含有量が４ｍｏｌ％のとき、キャリア密度は１×１０２
０／ｃｍ３以下であることが読み取れる。同様に、Ｓｉ含有量が４ｍｏｌ％のとき、Ｈａ
ｌｌ効果移動度は２０ｃｍ２／Ｖｓ以下であることが読み取れる。
【００４７】
図３および図４に示したグラフより、Ｓｉを含有させることによって、酸化物半導体膜
５０のキャリア密度を制御できることがわかる。
【００４８】
なお、図３および図４に示したグラフを得るための測定に用いたサンプルは、厚さ１５
０ｎｍのＩｎ−Ｓｉ−Ｚｎ−Ｏ膜を、４５０℃のＮ２雰囲気において１時間熱処理したも
のである。
【００４９】
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜を用いた電界効果トランジスタの初期特性について］
図５ないし図１６は、図１に示す電界効果トランジスタのＩｄ−Ｖｇ特性［ｌｏｇ（Ｉ
ｄ）−Ｖｇ］を示すグラフである。これらのグラフの、横軸はゲート電圧値Ｖｇ［Ｖ］を
表し、左縦軸はドレイン電流値Ｉｄ［Ａ］（グラフは実線）を表し、右縦軸は電界効果移
動度μＦＥ［ｃｍ２／Ｖｓ］（グラフは破線）を表している。なお、ここでのＩｄ−Ｖｇ
特性の測定は、ドレイン電圧値Ｖｄ［Ｖ］を１Ｖ又は１０Ｖとし、−３０Ｖ乃至３０Ｖの
ゲート電圧Ｖｇ［Ｖ］を印加する条件下で行った。
【００５０】
なお、測定に用いた電界効果トランジスタには、ゲート絶縁膜４０として厚さ１００ｎ
ｍのＳｉＯＮ膜を、金属膜６０として厚さ１００ｎｍのＴｉ膜を使用した。また、酸化物
半導体膜５０の膜厚は２０ｎｍ，チャネル長Ｌは１０μｍ，チャネル幅Ｗは５０μｍであ
る。また、この電界効果トランジスタにおける酸化物半導体膜５０の成膜は、ガス比がＡ
ｒ／Ｏ２＝６７／３３［％］、全圧が０．４Ｐａである雰囲気中で、室温の基板に対し、
１００ＷのＤＣ電源を使用したスパッタリング法で行った。
【００５１】
図５ないし図７は、酸化物半導体膜５０が［１］Ｓｉ＝０［ｍｏｌ％］である電界効果
トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、それぞ
れ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖｇ特
性を測定したものである。図５の電界効果トランジスタは、３５０℃のＮ２雰囲気におい
て、１時間熱処理したものである。図６の電界効果トランジスタは、４５０℃のＮ２雰囲
気において、１時間熱処理したものである。図７の電界効果トランジスタは、６００℃の
Ｎ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１雰囲気（以下、
この雰囲気を「乾燥ａｉｒ」とも記す）において１時間熱処理したものである。
【００５２】
図５および図６によると、この電界効果トランジスタのオフ電流は１×１０−１３Ａ以
下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング特性
が得られていることがわかる。また、電界効果移動度μＦＥは、４５ｃｍ２／Ｖｓに達し
ている。
【００５３】
しかし、図７によると、この電界効果トランジスタは十分なオン／オフ比を有していな
いことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることが
わかる。
【００５４】
図８ないし図１０は、酸化物半導体膜５０が［２］Ｓｉ＝２［ｍｏｌ％］である電界効
果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、それ
ぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖｇ
特性を測定したものである。図８の電界効果トランジスタは、３５０℃のＮ２雰囲気にお
いて、１時間熱処理したものである。図９の電界効果トランジスタは、４５０℃のＮ２雰
囲気において、１時間熱処理したものである。図１０の電界効果トランジスタは、６００
℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾燥ａｉ
ｒ）雰囲気において１時間熱処理したものである。
【００５５】
図８および図９によると、この電界効果トランジスタのオフ電流は１×１０−１３Ａ以
下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング特性
が得られていることがわかる。また、電界効果移動度μＦＥは、２２ｃｍ２／Ｖｓに達し
ている。
【００５６】
しかし、図１０によると、この電界効果トランジスタは十分なオン／オフ比を有してい
ないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていること
がわかる。
【００５７】
図１１ないし図１３は、酸化物半導体膜５０が［３］Ｓｉ＝４［ｍｏｌ％］である電界
効果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、そ
れぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖ
ｇ特性を測定したものである。図１１の電界効果トランジスタは、３５０℃のＮ２雰囲気
において、１時間熱処理したものである。図１２の電界効果トランジスタは、４５０℃の
Ｎ２雰囲気において、１時間熱処理したものである。図１３の電界効果トランジスタは、
６００℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾
燥ａｉｒ）雰囲気において１時間熱処理したものである。
【００５８】
図１１ないし図１３によると、この電界効果トランジスタのオフ電流は１×１０−１３
Ａ以下、オン電流は１×１０−５Ａ以上、オン／オフ比１０８以上の優れたスイッチング
特性が得られていることがわかる。また、電界効果移動度μＦＥは、１０ｃｍ２／Ｖｓに
達している。
【００５９】
図１４ないし図１６は、酸化物半導体膜５０が［４］Ｓｉ＝８［ｍｏｌ％］である電界
効果トランジスタのＩｄ−Ｖｇ特性を示すグラフである。また、この３つのグラフは、そ
れぞれ酸化物半導体膜５０成膜後の熱処理条件が異なる電界効果トランジスタのＩｄ−Ｖ
ｇ特性を測定したものである。図１４の電界効果トランジスタは、３５０℃のＮ２雰囲気
において、１時間熱処理したものである。図１５の電界効果トランジスタは、４５０℃の
Ｎ２雰囲気において、１時間熱処理したものである。図１６の電界効果トランジスタは、
６００℃のＮ２雰囲気において１時間熱処理した後、４５０℃のＮ２：Ｏ２＝４：１（乾
燥ａｉｒ）雰囲気において１時間熱処理したものである。
【００６０】
図１４ないし図１６によると、この電界効果トランジスタのオフ電流は１×１０−１３
Ａ以下、オン電流は１×１０−６Ａ以上、オン／オフ比１０７以上の優れたスイッチング
特性が得られていることがわかる。ただし、電界効果移動度μＦＥの値は極めて小さい。
【００６１】
これらのグラフより、Ｓｉ含有量が増加するほど、トランジスタの電界効果移動度は下
降することがわかる。一方、Ｓｉを含有させない場合、あるいはＳｉ含有量が少ない場合
は、酸化物半導体膜５０成膜後の熱処理温度が高温になるほどしきい値電圧が下降し、ト
ランジスタがノーマリーオンとなることがわかる。
【００６２】
［Ｉｎ−Ｓｉ−Ｚｎ−Ｏ膜を用いた電界効果トランジスタのＢＴ試験結果について］
図１７ないし図２４は、図１に示すトランジスタのバイアス・温度（ＢＴ）試験結果を
示すグラフである。これらのグラフの、横軸はゲート電圧値Ｖｇ［Ｖ］を表し、左縦軸は
ドレイン電流値Ｉｄ［Ａ］（グラフは試験前：太実線、試験後：太破線）を表し、右縦軸
は電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］（グラフは試験前：実線、試験後：破線）を表
している。
【００６３】
なお、測定に用いた電界効果トランジスタは、ゲート絶縁膜４０として厚さ１００ｎｍ
のＳｉＯＮ膜を成膜し、さらに厚さ２０ｎｍの酸化物半導体膜５０を成膜した後、３５０
℃のＮ２：Ｏ２＝４：１（乾燥ａｉｒ）雰囲気において１時間熱処理し、金属膜６０とし
て厚さ１００ｎｍのＴｉ膜を成膜した後、さらに２５０℃のＮ２雰囲気において１時間熱
処理したものである。また、この電界効果トランジスタの、チャネル長Ｌは２０μｍ、チ
ャネル幅Ｗも２０μｍである。
【００６４】
また、ＢＴ試験は、１５０℃で１時間、２０Ｖのゲート電圧（＋ＢＴ）あるいは−２０
Ｖのゲート電圧（−ＢＴ）を印加する条件で行う。なお、本ＢＴ試験においては、ドレイ
ン電圧値Ｖｄ［Ｖ］は１Ｖ又は１０Ｖとした。
【００６５】
図１７および図１８は、酸化物半導体膜５０が［１］Ｓｉ＝０［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図１７は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は２．６６Ｖである。図１８は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−３．４２Ｖである。
【００６６】
図１９および図２０は、酸化物半導体膜５０が［２］Ｓｉ＝２［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図１９は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は２．９０Ｖである。図２０は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−２．５９Ｖである。
【００６７】
図２１および図２２は、酸化物半導体膜５０が［３］Ｓｉ＝４［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図２１は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は６．０４Ｖである。図２２は、−ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は−０．２２Ｖである。
【００６８】
図２３および図２４は、酸化物半導体膜５０が［４］Ｓｉ＝８［ｍｏｌ％］である電界
効果トランジスタの試験結果を示すグラフである。図２３は、＋ＢＴ試験の結果を示して
おり、しきい値電圧の変化量は１４．４８Ｖである。図２４は、−ＢＴ試験の結果を示し
ており、しきい値電圧の変化量は−０．１２Ｖである。
【００６９】
これらのグラフより、Ｓｉ含有量が増加するほど、＋ＢＴ試験によるしきい値電圧の変
化量は増加し、−ＢＴ試験によるしきい値電圧の変化量は減少することがわかる。したが
って、−ＢＴストレスが常にかかる素子においては、Ｓｉを含有させることは有効である
といえる。ただし、Ｓｉ含有量が少ない場合は、−ＢＴ試験によるしきい値電圧の変動の
改善に関して顕著な効果は見られない。
【００７０】
以上より、Ｓｉ含有量が４ｍｏｌ％以上８ｍｏｌ％以下であるＩｎ−Ｓｉ−Ｚｎ−Ｏ膜
を用いると、高温の熱処理に耐えることができ、かつ、−ＢＴストレスに対し有効な電界
効果トランジスタを作製することができる。
【符号の説明】
【００７１】
１０  基板
２０  下地絶縁膜
３０  ゲート電極
３５  導電膜
４０  ゲート絶縁膜
５０  酸化物半導体膜
５５  酸化物半導体膜
６０  金属膜
６５  金属膜
【図１】
0005927316.tif 000003
【図２】
0005927316.tif 000004
【図３】
0005927316.tif 000005
【図４】
0005927316.tif 000006
【図１７】
0005927316.tif 000007
【図１８】
0005927316.tif 000008
【図１９】
0005927316.tif 000009
【図２０】
0005927316.tif 000010
【図２１】
0005927316.tif 000011
【図２２】
0005927316.tif 000012
【図２３】
0005927316.tif 000013
【図２４】
0005927316.tif 000014
【図２５】
0005927316.tif 000015
【図２６】
0005927316.tif 000016
【図５】
0005927316.tif 000017
【図６】
0005927316.tif 000018
【図７】
0005927316.tif 000019
【図８】
0005927316.tif 000020
【図９】
0005927316.tif 000021
【図１０】
0005927316.tif 000022
【図１１】
0005927316.tif 000023
【図１２】
0005927316.tif 000024
【図１３】
0005927316.tif 000025
【図１４】
0005927316.tif 000026
【図１５】
0005927316.tif 000027
【図１６】
0005927316.tif 000028