(57)【特許請求の範囲】
【請求項１】
デジタルＲＦ入力信号を直接デジタル合成するための方法であって、
前記デジタルＲＦ入力信号に最尤系列推定を実行してデジタルストリームを生成することと、
フィルタリングされた信号を生成すべく、前記生成されたデジタルストリームをプロトタイプフィルタによりフィルタリングすることと、
エラー信号を生成すべく、前記フィルタリングされた信号を前記デジタルＲＦ入力信号と比較することと、
を含み、
前記エラー信号は実質的に最小のエラーを示し、
前記プロトタイプフィルタは無限インパルス応答（ＩＩＲ）フィルタを含む、
方法。
【請求項２】
前記実質的に最小のエラーは、前記プロトタイプフィルタのデジタル出力と前記デジタルＲＦ入力信号との差を含む、請求項１に記載の方法。
【請求項３】
前記デジタルストリームを、後にアナログ復元フィルタが続くスイッチングタイプ電力増幅器、およびアナログ復元フィルタのうちの１つまたは複数に適用するステップをさらに含む、請求項１または２に記載の方法。
【請求項４】
前記最尤系列推定は、ビタビアルゴリズム、状態数限定型系列推定（ＲＳＳＥ）、Ｍアルゴリズムのうちの１つまたは複数を含む、請求項１から３のいずれか１項に記載の方法。
【請求項５】
前記デジタルストリームは、前記デジタルＲＦ入力信号と実質的に等しい、請求項１から４のいずれか１項に記載の方法。
【請求項６】
デジタルＲＦ入力信号に最尤系列推定を実行してデジタルストリームを生成し、フィルタリングされた信号を生成すべく、前記生成されたデジタルストリームをプロトタイプフィルタによりフィルタリングし、エラー信号を生成すべく、前記フィルタリングされた信号を前記デジタルＲＦ入力信号と比較する最尤系列推定器を備え、
前記エラー信号は実質的に最小のエラーを示し、
前記プロトタイプフィルタは無限インパルス応答（ＩＩＲ）フィルタを含む、デジタルＲＦ入力信号合成器。
【請求項７】
前記実質的に最小のエラーは、前記プロトタイプフィルタのデジタル出力と前記デジタルＲＦ入力信号との差を含む、請求項６に記載のデジタルＲＦ入力信号合成器。
【請求項８】
前記デジタルストリームが適用されるアナログ復元フィルタを更に備え、
前記アナログ復元フィルタの出力は、前記デジタルＲＦ入力信号を近似するアナログＲＦ信号を含む、請求項６または７に記載のデジタルＲＦ入力信号合成器。
【請求項９】
前記デジタルストリームは、前記デジタルＲＦ入力信号と実質的に等しい、請求項６から８のいずれか１項に記載のデジタルＲＦ入力信号合成器。
【請求項１０】
前記最尤系列推定は、ビタビアルゴリズム、状態数限定型系列推定（ＲＳＳＥ）、Ｍアルゴリズムのうちの１つまたは複数を含む、請求項６から９のいずれか１項に記載のデジタルＲＦ入力信号合成器。
【請求項１１】
デジタルＲＦ入力信号合成のためのシステムであって、
メモリと、
前記メモリに結合された少なくとも１つのハードウェアデバイスとを備え、前記ハードウェアデバイスは、
前記デジタルＲＦ入力信号に最尤系列推定を実行してデジタルストリームを生成し、フィルタリングされた信号を生成すべく、前記生成されたデジタルストリームをプロトタイプフィルタによりフィルタリングし、エラー信号を生成すべく、前記フィルタリングされた信号を前記デジタルＲＦ入力信号と比較するように動作可能であり、
前記エラー信号は実質的に最小のエラーを示し、
前記プロトタイプフィルタは無限インパルス応答（ＩＩＲ）フィルタを含む、システム。
【請求項１２】
前記実質的に最小のエラーは、前記プロトタイプフィルタのデジタル出力と前記デジタルＲＦ入力信号との差を含む、請求項１１に記載のシステム。
【請求項１３】
前記デジタルストリームが適用されるアナログ復元フィルタを更に備え、
前記アナログ復元フィルタの出力は、前記デジタルＲＦ入力信号を近似するアナログＲＦ信号を含む、請求項１１または１２に記載のシステム。
【請求項１４】
前記最尤系列推定は、ビタビアルゴリズム、状態数限定型系列推定（ＲＳＳＥ）、Ｍアルゴリズムのうちの１つまたは複数を含む、請求項１１から１３のいずれか１項に記載のシステム。
【請求項１５】
前記デジタルストリームは、前記デジタルＲＦ入力信号と実質的に等しい、請求項１１から１４のいずれか１項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、参照により本明細書に組み込まれている、「Ｓｏｆｔｗａｒｅ  Ｄｉｇｉｔａｌ  Ｆｒｏｎｔ  Ｅｎｄ（ＳｏｆｔＤＦＥ）  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｒａｄｉｏ」と題する、２０１１年１０月２７日に出願した米国仮特許出願第６１／５５２、２４２号明細書の優先権を主張するものである。
【０００２】
本出願は、参照により本明細書に組み込まれている、「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｄｉｒｅｃｔ  Ｓｙｎｔｈｅｓｉｓ  ｏｆ  ＲＦ  Ｓｉｇｎａｌｓ  Ｕｓｉｎｇ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ」と題する、２００９年３月３１日に出願した国際出願第ＰＣＴ／ＵＳ０９／３８９２９号に関連する。
【０００３】
本発明は、ビットストリーム符号化技法に関し、さらに詳細には、最尤ビットストリーム符号化を使用するＲＦ信号の直接合成の技法に関する。
【背景技術】
【０００４】
通信信号は、元の情報を担持するベースバンド信号に搬送波周波数を乗じることによって得られる所望の周波数で伝送される。無線周波数（ＲＦ）送信機では、たとえば、所望のＲＦ周波数は通常、情報を担持するデジタルベースバンド信号から、そのデジタル信号をアナログ信号に変換し、次いで１つまたは複数のミキサを使用してアナログ信号をＲＦ搬送波周波数信号と混合することによって得られる。
【０００５】
情報を担持するデジタルベースバンド信号からＲＦ信号を直接合成するための多くの直接合成技法が提案され（ｐｒｏｐｏｓｅｄ  ｏｒ  ｓｕｇｇｅｓｔｅｄ）てきた。たとえば、「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｄｉｒｅｃｔ  Ｓｙｎｔｈｅｓｉｓ  ｏｆ  ＲＦ  Ｓｉｇｎａｌｓ  Ｕｓｉｎｇ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ」と題する、２００９年３月３１日に出願した国際出願第ＰＣＴ／ＵＳ０９／３８９２９号では、デルタ−シグマ変調器を使用するＲＦ信号の直接合成の技法を開示している。
【０００６】
高精度デジタル−アナログ変換については、大量のオーバーサンプリングが可能である場合（たとえば、信号帯域幅が比較的低く、１０〜１０００回のオーバーサンプリングが可能であるような、オーディオまたは無線ベースバンドアプリケーションなど）、そのようなデルタ−シグマ変調器は、アナログフィルタが後に続く１ビット量子化器、変調器（ノイズシェイパ）を使用しながら、高精度デジタル−アナログ変換を達成するために良好に使用されてきた。しかし、そのようなデルタ−シグマ変調器のフィードバック経路は、より高いサンプリング周波数（たとえば、１ＧＨｚ以上）において実装することが困難である。非線形量子化器の存在により、アルゴリズムは並列化することが難しく、したがってより低いクロック周波数で実装することが難しい。加えて、入力信号は通常、（たとえば、技法は電力効率があまり高くはないなど）変調器の安定性を確保するために、わずかな基準電圧に制限される。さらに、より高い分解能のために、高いオーバーサンプリング率（１００以上）が必要となる。
【０００７】
したがって、より高いサンプリング周波数におけるＲＦ信号の直接合成のための改善された方法および装置が必要とされている。さらに、オーバーサンプリング率が低減され、デルタ−シグマ変調器に対して改善されたノイズパフォーマンスを提供し、より高い周波数（数百メガヘルツから数ギガヘルツ）において実装されうるＲＦ信号の直接合成のための安定した変調器が必要とされている。たとえば、多くの国々におけるＧＳＭ信号は、８００ＭＨｚを中心としており、ＷＣＤＭＡ信号は２．１ＧＨｚ（基地局送信機）を中心としている。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｅ．Ｆ．Ｈａｒａｔｓｃｈ，  「Ｈｉｇｈ−Ｓｐｅｅｄ  ＶＬＳＩ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  Ｒｅｄｕｃｅｄ  Ｃｏｍｐｌｅｘｉｔｙ  Ｓｅｑｕｅｎｃｅ  Ｅｓｔｉｍａｔｉｏｎ  Ａｌｇｏｒｉｔｈｍｓ  Ｗｉｔｈ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ  １０００  ＢａｓｅＴ」、Ｉｎｔ’ｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ、Ｓｙｓｔｅｍｓ、ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ、Ｔａｉｐｅｉ（１９９９年６月）
【発明の概要】
【課題を解決するための手段】
【０００９】
一般に、最尤系列推定を使用するＲＦ信号の直接合成のための方法および装置が提供される。本発明の１つの態様によれば、ＲＦデジタルＲＦ入力信号は、プロトタイプフィルタによるフィルタリング後、生成されたデジタルストリームが実質的に最小のエラーをもたらすように、デジタルＲＦ入力信号に最尤系列推定を実行してデジタルストリームを生成することにより合成される。実質的に最小のエラーは、プロトタイプフィルタのデジタル出力とデジタルＲＦ入力信号との差を含む。デジタルストリームは、入力デジタルＲＦ信号と実質的に等しい。さらに、最尤系列推定は、たとえばビタビ復号、状態数限定型系列推定、および／またはＭアルゴリズムを含む。
【００１０】
本発明のもう１つの態様によれば、デジタルストリームは、アナログ復元フィルタに適用される。アナログ復元フィルタの出力は、デジタルＲＦ入力信号を近似するアナログＲＦ信号を含む。さまざまな実施形態において、アナログ復元フィルタは、たとえば、受動フィルタ、抵抗−コイル−コンデンサ（Ｒ−Ｌ−Ｃ：ｒｅｓｉｓｔｉｖｅ−ｉｎｄｕｃｔｉｖｅ−ｃａｐａｃｉｔｉｖｅ）回路および／または伝送回線を備える。
【００１１】
プロトタイプフィルタは、復元フィルタと類似する周波数応答を有することができる。さまざまな実施形態において、プロトタイプフィルタは、有限インパルス応答フィルタまたは無限インパルス応答フィルタを備える。たとえば、プロトタイプフィルタは通過帯域フィルタであってもよく、デジタルＲＦ入力信号は、デジタル領域におけるＲＦ周波数に変調されたベースバンド信号である。あるいは、プロトタイプフィルタはベースバンドフィルタであってもよく、デジタルＲＦ入力信号はベースバンド信号である。
【００１２】
本発明のさらに深い理解、および本発明のさらなる特徴および利点は、後段の詳細な説明および図面を参照することにより得られるであろう。
【図面の簡単な説明】
【００１３】
【図１】従来のＲＦ送信機を示す図である。
【図２】例示的なデルタ−シグマ変調器を示す図である。
【図３】例示的な１ビットデルタ−シグマ変調器の周波数応答を示す図である。
【図４】本発明の態様を組み入れる例示的な最尤ビットストリーム符号化システムを示す概略ブロック図である。
【図５】図４の最尤ビットストリーム符号器の例示的な実施態様を示す概略ブロック図である。
【図６Ａ】ベースバンドの実施態様のｈ（ｔ）プロトタイプフィルタに対する例示的なフィルタ応答を示す図である。
【図６Ｂ】通過帯域の実施態様のｈ（ｔ）プロトタイプフィルタに対する例示的なフィルタ応答を示す図である。
【発明を実施するための形態】
【００１４】
本発明の態様は、最尤ビットストリーム符号化を使用する信号の直接デジタル合成を提供する。本発明の１つの態様によれば、符号器は、最尤符号化（たとえば、ビタビまたはＭアルゴリズム）に基づいて提供される。例示的な最尤ビットストリーム符号器は、アナログフィルタリング後に結果として得られるアナログ波形が所望の信号と（ほぼ）等しくなるように、デジタルストリームデータ（２進１およびゼロ）の実質的に最適な系列を生成する。このようにして、デジタル信号は、フィルタリング後に結果として得られるアナログＲＦ信号が入力信号のデジタルバージョンとほぼ等しくなるように、実質的に最適なビット（またはマルチレベル）系列を見出すことによって近似される。
【００１５】
デルタ−シグマ変調
図１は、従来のＲＦ送信機１００を示す図である。図１に示されるように、従来のＲＦ送信機１００は、最初に、デジタル−アナログ変換器１１０を使用して、情報を担持するベースバンド信号をデジタル信号に変換する。次いで、デジタル信号は、低域通過フィルタ１２０によってフィルタリングされ、ミキサ１３０を使用してＲＦ搬送波周波数信号と混合される。次いで、ミキサ１３０の出力は、知られている方法で、帯域外ノイズを低減するために、帯域通過フィルタ１４０によってフィルタリングされる。
【００１６】
図２は、「Ｍｅｔｈｏｄｓ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｄｉｒｅｃｔ  Ｓｙｎｔｈｅｓｉｓ  ｏｆ  ＲＦ  Ｓｉｇｎａｌｓ  Ｕｓｉｎｇ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒ」と題する、２００９年３月３１日に出願した国際出願第ＰＣＴ／ＵＳ０９／３８９２９号による例示的なデルタ−シグマ変調器２００を示す図である。図２に示されるように、例示的なデルタ−シグマ変調器２００は、１ビット量子化器２１０、および整合周波数極／零ペアを備えるエラー予測フィルタ２２０を採用する。整合周波数極／零ペアについては、式（２）と併せて後段においてさらに説明される。例示的なエラー予測フィルタ２２０は、１８の次数を有する。
【００１７】
１ビット量子化器２１０への入力値ｕは、量子化エラーｅを生成する加算器２３０により、量子化された出力値ｑと比較される。量子化エラーｅは、エラー予測フィルタ２２０によって処理されて、１クロックサイクルに対してレジスタ２４０に格納されるエラー予測値ｅ１を生成し、次いでエラー補償された入力値ｕを生成する加算器２５０によって入力信号ｒから減算される。一般に、エラー予測フィルタ２２０は、知られている方法で、信号をフィルタリングするために入力信号の一部の知識を採用する。たとえば、エラーがゆっくりと変化する（低周波）と知られている場合、エラー予測フィルタ２２０は、後続のサンプルに対して同一の値を使用することができる。
【００１８】
一般に、１ビット量子化器２１０の出力は、入力信号の粗い近似をもたらす。入力信号ｒは、たとえば１６ビットデジタル値であってもよく、１ビット量子化は粗いアナログ変換のために量子化器２１０によって実行される（たとえば、量子化は入力信号の極性に基づいてもよい）。１ビット量子化器２１０に関連付けられている量子化ノイズｅは、主として帯域外である。上記で示されているように、量子化器２１０によって実行される１ビット量子化は、本質的に線形である。
【００１９】
本明細書において説明される例示的な実施形態において、量子化エラーｅ（ｎ）は、入力ｒ（ｎ）と無相関であると仮定される。したがって、量子化器出力ｑ（ｔ）の電力スペクトル密度Ｓｑ，ｑは、以下のように周波数ｆの関数として表されてもよい。
Ｓｑ，ｑ（ｆ）＝Ｓｒ，ｒ（ｆ）＋（１−Ｈ（ｚ））２Ｓｅ，ｅ（ｆ）  （１）
ただし、ｒは入力信号であり、
【数１】
0006010823.tif 000002
である。
【００２０】
エラー予測フィルタ２２０は、ｆ１、ｆ２、．．．ｆＮの所望の周波数においてゼロを提供し、ゼロと実質的に同じ周波数において極を提供し、極は１未満の絶対値αｉを有する。当業者には明らかであるように、極および零の配置が固定または可変であってもよく、所与の実施態様に対して最適化されてもよいことに留意されたい。
【００２１】
図３は、１８の次数を有する例示的な通過帯域デルタ−シグマ変調器２００の周波数応答３００を示す。図３示されるように、例示的なエラー予測フィルタ２２０は、ほぼ２ＧＨｚの通過帯域を呈し、１００ＭＨｚの帯域幅を有する。重要なことに、例示的なエラー予測フィルタ２２０は、１１０ｄＢのＳＦＤＲを示す。
【００２２】
最尤ビットストリーム符号化を使用する直接合成
図４は、本発明の態様を組み入れる例示的な最尤ビットストリーム符号化システム４００を示す概略ブロック図である。図４に示されるように、最尤ビットストリーム符号化システム４００は、図５と併せて後段においてさらに説明される最尤ビットストリーム符号器５００、およびアナログ復元フィルタ４１０を備える。入力信号ｘは、最尤ビットストリーム符号器５００に印加される。入力信号ｘは、デジタルＲＦ信号を含む。
【００２３】
後段において図５を参照してさらに説明されるように、最尤ビットストリーム符号器５００は、プロトタイプフィルタによるフィルタリング後、生成されたデジタルストリームｂが実質的に最小のエラーをもたらすように、デジタルＲＦ入力信号ｘと実質的に等しいデジタルストリームｂを生成する。後段において説明されるように、エラーは、プロトタイプフィルタのデジタル出力とデジタルＲＦ入力信号ｘとの差として定義される。
【００２４】
デジタルストリームｂは、たとえば、２レベル２進信号、マルチレベル信号、およびＮＲＺ、ＰＡＭ、ＱＡＭ（たとえば、ＱＰＳＫ）信号のうちの１つまたは複数であってもよい。
【００２５】
図４に示されるように、デジタルストリームｂは、アナログ復元フィルタ４１０に適用されて、デジタルＲＦ入力信号ｘを近似するアナログＲＦ信号を生成する。アナログ復元フィルタ４１０は、通常受動であり、たとえば抵抗−コイル−コンデンサ（Ｒ−Ｌ−Ｃ）回路および／または伝送回線を使用して具現されてもよい。
【００２６】
本発明の態様は、最尤系列推定（ＭＬＳＥ）技法が、より典型的なデータ復号だけではなく、データ変換および符号化に適用されてもよいことを認識する。
【００２７】
図５は、本発明の態様を組み入れる例示的な最尤ビットストリーム符号器５００を示す概略ブロック図である。図５に示されるように、最尤ビットストリーム符号器５００は、デジタルＲＦ入力信号ｘを受信し、図６と併せて後段においてさらに説明されるｈ（ｔ）プロトタイプフィルタ５２０によるフィルタリング後に、生成されたデジタルストリームｂが実質的に最小のエラーｅをもたらすように、デジタルＲＦ入力信号ｘと実質的に等しいデジタルストリームｂを生成する。図５に示されるように、例示的なエラー信号ｅは、プロトタイプフィルタ５２０のデジタル出力（フィルタリングされたデジタルビットストリームｂ）とデジタルＲＦ入力信号ｘとの差として加算器５３０によって得られる。
【００２８】
一般に、ｈ（ｔ）プロトタイプフィルタ５２０は、デジタル入力信号ｘの周波数を実質的に中心とする通過帯域を有する。ｈ（ｔ）プロトタイプフィルタ５２０は、たとえば、有限インパルス応答（ＦＩＲ）または無限インパルス応答（ＩＩＲ）フィルタとして実装されてもよい。
【００２９】
ステージ５１０において、最尤ビットストリーム符号器５００は、最尤系列推定（ＭＬＳＥ）技法を使用してエラーｅを最小化する最尤ビットストリーム（ビットストリームｂ）を見出す。ＭＳＬＥ技法は、たとえば、ビタビアルゴリズム、状態数限定型系列推定（ＲＳＳＥ）、およびＭアルゴリズム（大きくなりうる復号器の状態数を減らす）のうちの１つまたは複数を含む。タップの数がＮｔａｐである場合、復号器の状態数は２Ｎｔａｐｓでタップ数に伴って指数関数的に増加し、実際的ではない可能性がある。Ｍアルゴリズムの説明については、たとえば、各々参照により本明細書に組み込まれる、Ｅ．Ｆ．Ｈａｒａｔｓｃｈ，  「Ｈｉｇｈ−Ｓｐｅｅｄ  ＶＬＳＩ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  Ｒｅｄｕｃｅｄ  Ｃｏｍｐｌｅｘｉｔｙ  Ｓｅｑｕｅｎｃｅ  Ｅｓｔｉｍａｔｉｏｎ  Ａｌｇｏｒｉｔｈｍｓ  Ｗｉｔｈ  Ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ  １０００  ＢａｓｅＴ」、Ｉｎｔ’ｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ、Ｓｙｓｔｅｍｓ、ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ、Ｔａｉｐｅｉ（１９９９年６月）を参照されたい。
【００３０】
アナログ復元フィルタ４１０は、入力信号ｘの特性に基づいて設計され、プロトタイプフィルタ５２０は、復元フィルタ４１０と類似する周波数応答を有する。
【００３１】
ＭＬＳＥは、任意選択で、その復号に、ＲＦ電力増幅器（クラスＳスイッチングタイプ増幅器）またはデジタルドライバアナログ回路（たとえば、デジタルまたは混合信号システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ）に一般に使用されるシリアライザ−デシリアライザ（ＳｅｒＤｅｓ）の伝送回路）の非線形メモリを組み入れて、それらのデバイスの非線形を補償する。システムオンチップは、たとえば、ベースバンド信号プロセッサ、デジタルフロントエンド（ＤＦＥ：ｄｉｇｉｔａｌ  ｆｒｏｎｔ  ｅｎｄ）、またはシングルチップ基地局を含むことができる。
【００３２】
図６Ａおよび図６Ｂは、それぞれベースバンドおよび通過帯域の実施態様のｈ（ｔ）プロトタイプフィルタ６２０に対する例示的なフィルタ応答を示す。図６Ａに示されるように、ｈ（ｔ）ベースバンドプロトタイプフィルタ６２０は、たとえば４０ＭＨｚ  ＬＴＥベースバンド信号のような、ベースバンド応答６１０（２０ＭＨｚ  ＬＴＥの２つの搬送波）を有する。例示的な対応するサンプリングレートは、５．８９８２４ＧＳＰＳ（＝３０．６２ＭＳＰＳ（ＬＴＥベースバンド））である。応答部分６２０は、デジタル予歪（ＤＰＤ：ｄｉｇｉｔａｌ  ｐｒｅ−ｄｉｓｔｏｒｔｉｏｎ）によるスペクトル再生に起因する。関心対象の信号帯域幅６３０は、たとえば、ＤＰＤ後の３次補正までの１２０ＭＨｚ（または５次補正の場合２００ＭＨｚ）である。
【００３３】
図６Ｂに示されるように、ｈ（ｔ）通過帯域プロトタイプフィルタ６２０は、通過帯域応答６５０および関心対象の信号帯域幅６６０を有する。通過帯域の場合、小さすぎる信号帯域幅は、結果として非常に高いＱフィルタをもたらすので実現することは困難である（たとえば、２．１４ＧＨｚ／２０ＭＨｚ  Ｑ〜１００（高すぎる）、しかし２．１４ＧＨｚ／２００ＭＨｚは実際的な１０のＱをもたらす）。
【００３４】
さらなる変形において、最尤符号器はまた、アナログ−デジタル変換器として使用されてもよく、入力信号はデジタル信号ではなくアナログ信号であり、プロトタイプフィルタはアナログであり、復元フィルタはデジタルであり、最尤復号器はアナログ領域で実装される。
【００３５】
結び
本発明の例示的な実施形態を、当業者には明らかであるように、デジタル論理ブロックに関して説明してきたが、さまざまな機能は、ソフトウェアプログラムにおいて、回路素子または状態マシンによってハードウェアにおいて、またはソフトウェアとハードウェアの組み合わせにおいて、処理ステップとしてデジタル領域で実装されてもよい。そのようなソフトウェアは、たとえば、デジタル信号プロセッサ、特殊用途向け集積回路、またはマイクロコントローラにおいて採用されてもよい。そのようなハードウェアおよびソフトウェアは、集積回路内に実装される回路内で具現されてもよい。
【００３６】
したがって、本発明の機能は、方法およびそれらの方法を実施するための装置の形態で具現されてもよい。本発明の１つまたは複数の態様は、たとえば、ストレージ媒体に格納されるか、マシンにロードされるか、および／またはマシンによって実行されるかにかかわりなく、プログラムコードの形態で具現されてもよく、プログラムコードがプロセッサのようなマシンにロードされて実行される場合、マシンは本発明を実施するための装置となる。汎用プロセッサ上で実施される場合、プログラムコードセグメントは、プロセッサと一体化して、固有の論理回路と同様に動作するデバイスを提供する。本発明はまた、集積回路、デジタル信号プロセッサ、マイクロプロセッサ、またはマイクロコントローラのうちの１つまたは複数において実施されてもよい。
【００３７】
本明細書において示され、説明される実施形態および変形は、本発明の原理を例示するものに過ぎず、さまざまな変更が、本発明の範囲および精神を逸脱することなく当業者によって実施されうることを理解されたい。
【図１】
0006010823.tif 000003
【図２】
0006010823.tif 000004
【図３】
0006010823.tif 000005
【図４】
0006010823.tif 000006
【図５】
0006010823.tif 000007
【図６Ａ】
0006010823.tif 000008
【図６Ｂ】
0006010823.tif 000009