(57)【特許請求の範囲】
【請求項１】
参照電圧と入力電圧とを比較した結果に基づいて高電圧または低電圧の何れかを出力するコンパレータを備えた入力判定回路において、
前記参照電圧および前記入力電圧に共通の基準となる基準電圧源と、
直流電源と前記基準電圧源との間に形成された第１の定電流経路に定電流を流す第１の定電流源と、
前記直流電源と前記基準電圧源との間に形成された第２の定電流経路に定電流を流す第２の定電流源と、
前記第２の定電流経路に介挿されたスイッチ素子と、
前記第１の定電流経路と前記第２の定電流経路との合流点から前記基準電圧源に至る第３の定電流経路と、
前記第３の定電流経路に介挿されて前記参照電圧を生成する抵抗と、を備え、
前記基準電圧源を基準として前記抵抗に発生した定電圧が前記参照電圧に用いられ、
前記スイッチ素子は、前記コンパレータの出力が高電圧の時にオフし、前記出力が低電圧の時にオンすることを特徴とする入力判定回路。
【請求項２】
前記スイッチ素子はＭＯＳＦＥＴであり、前記ＭＯＳＦＥＴのゲートに前記コンパレータの出力電圧が印加されるように接続されたことを特徴とする請求項１に記載の入力判定回路。
【請求項３】
前記基準電圧源とは別に、前記コンパレータを駆動する電圧の基準となるコンパレータ駆動用基準電圧源を備えたことを特徴とする請求項１又は２に記載の入力判定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定したコンパレータ出力を得られるようにした入力判定回路に関する。
【背景技術】
【０００２】
従来、簡単かつ安価でヒステリシス特性を備えたスイッチング回路として、直流電源の一端から他端の間に直列接続された第１の抵抗、第２の抵抗および第３の抵抗と、第１の抵抗と第２の抵抗の中間の節点から第３の抵抗と直流電源の中間の節点の間に直列接続された負荷とスイッチング素子と、第３の抵抗の両端に加わる電圧を基準電圧として、入力電圧と基準電圧の差にしたがって高電圧（以下、Ｈｉともいう）と低電圧（以下、Ｌｏｗともいう）を切り替えて出力するコンパレータ回路を備え、コンパレータ回路の出力でスイッチング素子をスイッチするもの（例えば、特許文献１参照。）が提案されている。
【０００３】
また、ノイズの多い信号を閾値と比較する場合、信号が閾値をまたぐ時にコンパレータの出力がＨｉとＬｏｗに激しく変化することがある。これを避けるため、入出力にヒステリシス特性を備えることにより、安定した出力信号が得られるヒステリシスコンパレータも知られている。
一方、図７は、複数のグランドを有する従来の入力判定回路の概略である。図７に示す入力判定回路４０は、電源ＶＤＤと、第１のグランド１（以下単に、グランド１またはＧＮＤ１という）と、第２のグランド２（以下単に、グランド２またはＧＮＤ２という）と、電源ＶＤＤからグランド１の間に直列接続された抵抗Ｒ１，Ｒ２，Ｒ３と、自動車エンジンの点火プラグに係るタイミング等の制御信号を出力する電子制御ユニット９（Electronic Control Unit，以下単にＥＣＵ９という）と、主要部にオペアンプを用いたヒステリシスコンパレータ回路（以下単に、コンパレータという）４４により構成されている。
【０００４】
なお、上述した「複数のグランド」とは、例えば、自動車等において、電圧変動することが前提のバッテリーを、コンパレータ駆動用の電源ＶＤＤに用い、かつ、前記バッテリーの一端と、金属車体と、エンジンと、を導電結合した一般的なグランドを意味する。すなわち、グランド１とグランド２との間で抵抗を有するため、それらの電位が、場所によって必ずしも均一でないことを、説明の便宜上「複数のグランド」という。
【０００５】
電源ＶＤＤとグランド１の間の電圧は、抵抗Ｒ１，Ｒ２，Ｒ３により分圧され、２つの参照電圧ＲｅｆＨ，ＲｅｆＬを生成する。すなわち、抵抗Ｒ１と抵抗Ｒ２の接続点Ｊ１では、グランド１を基準としてオン（ＯＮ）用の参照電圧ＲｅｆＨが発生する。この参照電圧ＲｅｆＨは、コンパレータ４４の出力端子４７の電圧ＶＯＵＴ（以下単に、出力ＶＯＵＴ４７という）を、ＬｏｗからＨｉに切り替える閾値Ｖｏｎ（図８（ａ）参照）となる。また、抵抗Ｒ２と抵抗Ｒ３の接続点Ｊ２では、グランド１を基準としてオフ（ＯＦＦ）用の参照電圧ＲｅｆＬが発生する。この参照電圧ＲｅｆＬは、出力ＶＯＵＴ４７をＨｉからＬｏｗに切り替える閾値Ｖｏｆｆ（図８（ａ）参照）となる。ＥＣＵ９は、グランド１を基準として入力電圧ＶＩＮを発生する。
【０００６】
コンパレータ４４の３つある入力端子には、グランド１を基準とする２つの参照電圧ＲｅｆＨ，ＲｅｆＬが印加された状態で、グランド１を共通の基準とする入力電圧ＶＩＮが入力される。また、コンパレータ４４は、グランド２を基準とする電源ＶＤＤにより駆動され、出力ＶＯＵＴ４７を出力する。入力判定回路４０は、コンパレータ４４で、２つの参照電圧ＲｅｆＨ，ＲｅｆＬと入力電圧ＶＩＮを比較した結果にしたがって、出力ＶＯＵＴ４７をＨｉ／Ｌｏｗのいずれかに切り替えて出力する。すなわち、入力電圧ＶＩＮがＯＮ用の参照電圧ＲｅｆＨより高ければ、コンパレータ４４は、出力ＶＯＵＴ４７をＨｉにして出力する。逆に、入力電圧ＶＩＮがＯＦＦ用の参照電圧ＲｅｆＬより低ければ、コンパレータ４４は、出力ＶＯＵＴ４７をＬｏｗにして出力する。
【０００７】
図８は、従来の入力判定回路において、参照電圧と、入力電圧と、出力信号の関係を示す出力波計図である。図８（ａ）には、グランド１の電位とグランド２の電位とが等しい場合を示している。図８（ａ）左端において、入力判定回路４０は、コンパレータ４４の出力ＶＯＵＴ４７がＬｏｗである。ここで、コンパレータ４４が、入力電圧ＶＩＮと参照電圧ＲｅｆＨを比較した結果、入力電圧ＶＩＮが、参照電圧ＲｅｆＨよりも高くなれば、図８（ａ）の動作点８１に示すように、Ｈｉ信号を出力する。逆に、入力電圧ＶＩＮが参照電圧ＲｅｆＨより低ければ、コンパレータ４４の出力ＶＯＵＴ４７はそのまま継続してＬｏｗである。
【０００８】
また、図８（ａ）の動作点８１，８２に示すように、コンパレータ４４の出力ＶＯＵＴ４７がＬｏｗからＨｉへ切り替わるための閾値Ｖｏｎと、その逆方向へ切り替わるための閾値Ｖｏｆｆの間には、所定のヒステリシス幅が設けられている。このヒステリシス幅のために、若干超え難く設定された閾値Ｖｏｎ，Ｖｏｆｆを超える程度に入力電圧ＶＩＮが変化することによって、出力ＶＯＵＴ４７がＬｏｗからＨｉ、またはその逆へと切り替わる。すなわち、出力ＶＯＵＴ４７がＬｏｗからＨｉへと切り替わる時は、高い閾値Ｖｏｎに設定されたＯＮ用の参照電圧ＲｅｆＨを超える程度に入力電圧ＶＩＮが上昇している。逆に、出力ＶＯＵＴ４７がＨｉからＬｏｗへと切り替わる時は、低い閾値Ｖｏｆｆに設定されたＯＦＦ用の参照電圧ＲｅｆＬを下回る程度に入力電圧ＶＩＮが下落している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−５９１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図７に沿って説明した入力判定回路４０において、グランド１とグランド２の間に電位差が生じた場合、グランド２を基準とする電源ＶＤＤは、グランド１に対する電位が変動する。このため、グランド２を基準として動作する入力判定回路４０では、グランド１を基準に生成された２つの参照電圧ＲｅｆＨ，ＲｅｆＬがそれぞれ変動してしまう。また、コンパレータ４４は、グランド１を基準にした閾値Ｖｏｎ，Ｖｏｆｆにより、入力判定しているので、グランド２を基準とする出力ＶＯＵＴ４７の入力判定結果が変動する。このように、グランド１とグランド２の間に電位差が生じた場合、コンパレータ４４の閾値Ｖｏｎ，Ｖｏｆｆが、ＯＮ側とＯＦＦ側で両方ともにシフトしてしまうという問題があった。
【００１１】
図８（ｂ）は、従来技術の入力判定回路４０において、グランド１の電位がグランド２の電位より高い場合の出力波計図である。グランド１がグランド２に対し、図８（ｂ）に示す実線から破線に示すようにレベルアップした場合、グランド１を基準とする入力電圧ＶＩＮは、ＶＩＮ´までレベルアップする。この時、２つの参照電圧ＲｅｆＨ，ＲｅｆＬも実線から粗い破線に示すように、理想的な変動幅でレベルアップすれば、動作点８３，８４に示すように、閾値Ｖｏｎ，Ｖｏｆｆは、ＯＮ側とＯＦＦ側の両方ともにシフトせずに済む。しかし、抵抗分圧にて２つの参照電圧ＲｅｆＨ，ＲｅｆＬを生成しているため、それら参照電圧ＲｅｆＨ、ＲｅｆＬの電圧上昇はグランド１の電圧上昇分より小さくなってしまい、図８（ｂ）の動作点８５，８６に示すように、ＯＮ側とＯＦＦ側の両方で閾値Ｖｏｎ，Ｖｏｆｆがシフトしてしまう。
【００１２】
この問題は、電源ＶＤＤの電位が、グランド１に対して変動した場合も同様である。すなわち、電源ＶＤＤとグランド１の間の電位が変動することにより、その間の電圧を抵抗分割して生成した参照電圧ＲｅｆＨ，ＲｅｆＬが変動すれば、参照電圧ＲｅｆＨ，ＲｅｆＬに基づく閾値Ｖｏｎ，Ｖｏｆｆもシフトする。つまり、電源ＶＤＤとグランド１の間の電位が変動した場合も、グランド１とグランド２の間に電位差が生じた場合と同様に、コンパレータ４４の閾値Ｖｏｎ，Ｖｏｆｆがシフトしてしまい、コンパレータ４４の出力ＶＯＵＴ４７の入力判定結果は変動する。
【００１３】
そこで本発明は、参照電圧に対する基準電圧源の電位変動と、入力電圧に対する基準電圧源の電位変動と、コンパレータの駆動電圧の変動と、コンパレータ駆動用基準電圧源の電位変動と、の何れが生じた場合でも、所定範囲において閾値がシフトし難くなり、入力電圧の高低を、より正確に判定することが可能な入力判定回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の一態様では、参照電圧と入力電圧とを比較した結果に基づいて高電圧（Ｈｉ）または低電圧（Ｌｏｗ）の何れかを出力するコンパレータを備えた入力判定回路において、参照電圧および入力電圧に共通の基準となる基準電圧源と、基準電圧源に至る第１の定電流経路に定電流を流す第１の定電流源と、基準電圧源に至る第２の定電流経路に定電流を流す第２の定電流源と、第２の定電流経路に介挿されたスイッチ素子と、第１の定電流経路と第２の定電流経路との合流点から基準電圧源に至る第３の定電流経路と、第３の定電流経路に介挿されて参照電圧を生成する抵抗と、を備え、基準電圧源を基準として抵抗に発生した定電圧が参照電圧に用いられ、スイッチ素子は、コンパレータの出力が高電圧の時にＯＦＦし、出力が低電圧の時にＯＮするように制御される。
【００１５】
この構成によると、基準電圧源に至る定電流経路に介挿された抵抗から得られる参照電圧は、基準電圧源に対して一定である。この参照電圧と入力電圧は、共通の基準電圧源を基準にしている。したがって、基準電圧源の電位、またはコンパレータの駆動電圧が変動した場合でも、入力電圧と参照電圧との電位差は一定に維持される。そして、コンパレータの動作基準となる閾値は、一定の参照電圧に基づいているため、ＯＮ側とＯＦＦ側の両方ともに閾値が、シフトし難くなる。その結果、この入力判定回路は、閾値に対する入力電圧の高低を、より正確に判定することが可能である。
【００１７】
また、この構成によると、抵抗が生成する参照電圧は、第３の定電流経路の電流値、すなわち第１の定電流経路と第２の定電流経路を流れる電流の合計値に比例する。また、コンパレータの出力がＨｉの時には、第２の定電流経路に介挿されたスイッチ素子が、ＯＦＦするので、第２の定電流経路からの電流は第３の定電流経路に流れない。そのため、この第３の定電流経路に介挿された抵抗で生成される参照電圧は低下する。この時、コンパレータでは、参照電圧に連動して、出力がＬｏｗに切り替わる閾値も低下するので、出力Ｈｉを維持する。
【００１８】
逆に、コンパレータの出力がＬｏｗの時、第２の定電流経路に介挿されたスイッチ素子がＯＮするので、第１の定電流経路と第２の定電流経路に流れるそれぞれの電流が合流して、第３の定電流経路に流れる。そのため、この第３の定電流経路に介挿された抵抗で生成される参照電圧は上昇する。この時、コンパレータは、参照電圧に連動して、出力がＨｉに切り替わる閾値も上昇するので、出力Ｌｏｗを維持する。したがって、この構成の入出力判定回路によれば、入出力にヒステリシス特性を備えて、安定した出力信号が得られる。
【００１９】
また、本発明の他の態様では、スイッチ素子にＭＯＳＦＥＴを用いてコンパレータを構成し、そのＭＯＳＦＥＴのゲートにコンパレータの出力電圧が印加されるように接続すると、入力電圧の高低を、より正確に判定することが可能な入力判定回路を提供できる。
また、本発明の他の態様では、参照電圧と入力電圧に共通の基準電圧源とは別に、コンパレータを駆動する電圧の基準となるコンパレータ駆動用基準電圧源を備えた。この構成によると、入力電圧と参照電圧は、それらが共通する基準電圧源のみを基準としている。したがって、コンパレータの駆動電圧、またはその駆動電圧の基準となるコンパレータ駆動用基準電圧源の電位が変動した場合であっても、入力電圧と参照電圧とは、それらが共通する基準電圧源のみを基準として両者の電位差は一定に維持される。そして、コンパレータの出力切り替え動作の基準となる閾値は、変動し難い一定の参照電圧に基づいており、この閾値がずれる可能性は低い。
【００２０】
そのため、この入力判定回路は、参照電圧と入力電圧に共通の基準電圧源と、コンパレータ駆動用基準電圧源との間に電位差が生じた場合でも、ＯＮ側とＯＦＦ側の両方ともに、閾値がシフトし難くなる。その結果、入力電圧の高低を、より正確な閾値によって判定することが可能である。
なお、コンパレータの駆動電圧は、コンパレータ駆動用基準電圧源を基準としているので、その駆動電圧が変動した場合は、参照電圧と入力電圧に共通の基準電圧源の電位と、コンパレータ駆動用基準電圧源の電位とが、乖離する。この場合も、コンパレータの動作基準となる閾値は、シフトし難くなる。すなわち、コンパレータの駆動電圧、またはコンパレータ駆動用基準電圧源の電位が変動した場合でも、ＯＮ側とＯＦＦ側の両方ともに閾値がシフトし難くなる。
【発明の効果】
【００２１】
本発明によれば、参照電圧に対する基準電圧源の電位変動と、入力電圧に対する基準電圧源の電位変動と、コンパレータの駆動電圧の変動と、コンパレータ駆動用基準電圧源の電位変動と、の何れが生じた場合でも、閾値がシフトし難くなり、入力電圧の高低を、より正確に判定することが可能な入力判定回路を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る、複数のグランドと、Ｐｃｈ−ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を有する入力判定回路の回路図である。
【図２】本発明の第１実施形態に係る入力判定回路における、参照電圧、入力電圧、出力信号の関係を示す出力波計図である。
【図３】本発明の第１実施形態に係る入力判定回路におけるＯＮ側の閾値が、グランド１−グランド２間の電圧に依存しなくなることを、従来技術と対比して説明するグラフである。
【図４】本発明の第１実施形態に係る入力判定回路において、ＯＦＦ側の閾値が、グランド１−グランド２間の電圧に依存しなくなることを、従来技術と対比して説明するグラフである。
【図５】本発明の第２実施形態に係る単一グランドで構成された入力判定回路の回路図である。
【図６】本発明の第３実施形態に係る、複数のグランドと、Ｎｃｈ−ＭＯＳＦＥＴを有する入力判定回路の回路図である。
【図７】複数のグランドを有する従来の入力判定回路の回路図である。
【図８】従来の入力判定回路において、参照電圧と、入力電圧と、出力信号の関係を示す出力波計図であり、（ａ）グランド１の電位とグランド２の電位とが等しい場合、（ｂ）グランド１の電位がグランド２の電位より高い場合を示している。
【発明を実施するための形態】
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態に係る、複数のグランドと、Ｐｃｈ−ＭＯＳＦＥＴと、を有する入力判定回路の概略である。以下、図１に基づいて本発明の第１の実施形態を説明する。図１に示す入力判定回路１０は、電源ＶＤＤ（直流電源）と、コンパレータ４と、そのコンパレータ４の参照電圧Ｒｅｆおよび入力電圧ＶＩＮに共通の基準となる基準電圧源１（以下、グランド１またはＧＮＤ１ともいう）と、そのグランド１とは別に、コンパレータ４の駆動用基準電圧源（以下、グランド２またはＧＮＤ２ともいう）と、第１の定電流経路を構成する第１の定電流源５（以下単に、定電流源５という）と、第２の定電流経路を構成する第２の定電流源６（以下単に、定電流源６という）と、第２の定電流経路に介挿されたスイッチ素子、すなわちＰｃｈ−ＭＯＳ型のＦＥＴ７（以下単に、ＦＥＴ７という）と、第１の定電流経路と第２の定電流経路の合流点Ｊからグランド１に至る第３の定電流経路と、この第３の定電流経路に介挿されて参照電圧Ｒｅｆを生成する抵抗Ｒと、被判定信号を発生するＥＣＵ９と、により構成されている。
【００２４】
電源ＶＤＤとグランド１との間には、参照電圧Ｒｅｆを生成する参照電圧生成機能が介挿されている。この参照電圧生成機能は、電源ＶＤＤに接続された定電流Ｉ１を流す定電流源５と抵抗Ｒとが直列に接続され、その抵抗Ｒはグランド１に接続されて構成される。そして、グランド１を基準として抵抗Ｒに発生する電圧を、参照電圧Ｒｅｆとする構成である。さらに、参照電圧生成機能には、以下に説明するＯＮ／ＯＦＦ制御機能付きの定電流源も付加して構成されている。
【００２５】
ＯＮ／ＯＦＦ制御機能付きの定電流源は、電源ＶＤＤに接続され、定電流Ｉ２を流す定電流源６に、ＦＥＴ７が直列に接続された構成である。このＯＮ／ＯＦＦ制御機能付きの定電流源は、定電流源５と並列に接続されている。また、電源ＶＤＤから定電流源６、ＦＥＴ７のソース、ＦＥＴ７のドレイン、および抵抗Ｒへの接続点Ｊまでが、定電流Ｉ２の流れる経路である。
【００２６】
そして、抵抗Ｒへの接続点Ｊにおいて、定電流源５も合流するので、ＦＥＴ７がＯＮなら抵抗Ｒには定電流Ｉ１と定電流Ｉ２とを足した定電流Ｉ３が流れる。一方、ＦＥＴ７のゲートは、コンパレータ４の出力端子１７に接続されている。ＦＥＴ７は、コンパレータ４の出力ＶＯＵＴ１７がＨｉの時にＯＦＦし、コンパレータ４の出力ＶＯＵＴ１７がＬｏｗの時にＯＮするように制御される構成である。
【００２７】
なお、第１実施形態に係る定電流源５は、本発明に係る第１の定電流経路にも該当する。また、第１実施形態に係るＯＮ／ＯＦＦ制御機能付きの定電流源、すなわち、定電流源６とＦＥＴ７が直列接続されて定電流Ｉ２が流れる経路は、本発明に係る第２の定電流経路に該当する。そして、第１実施形態に係る定電流Ｉ３が流れる抵抗Ｒは、本発明に係る第３の定電流経路にも該当する。また、第１実施形態に係る第１の定電流経路と第２の定電流経路の合流点Ｊは、抵抗Ｒへの接続点Ｊと同一点であり、本発明に係る合流点Ｊに該当する。
【００２８】
抵抗Ｒには定電流Ｉ３が流れる。この定電流Ｉ３は、下式（１），（２）に示すように定電流Ｉ１が常時流れるとともに、ＦＥＴ７がＯＮの時、定電流Ｉ２も加えた値となる。このことによって、下式（１），（２）に示すような２つの参照電圧ＲｅｆＨ，ＲｅｆＬを生成する。
ＯＮ用の参照電圧ＲｅｆＨ＝（定電流Ｉ１＋定電流Ｉ２）×抵抗Ｒ＝閾値Ｖｏｎ…（１）
ＯＦＦ用の参照電圧ＲｅｆＬ＝定電流Ｉ１×抵抗Ｒ＝閾値Ｖｏｆｆ            …（２）
【００２９】
また、定電流Ｉ１と定電流Ｉ２の電流値を調整することによって、閾値Ｖｏｎ，Ｖｏｆｆおよびヒステリシス幅を調整することが可能となる。そして、２つの参照電圧ＲｅｆＨ，ＲｅｆＬの差を大きく設定すれば、ヒステリシス幅が広がる。また、参照電圧ＲｅｆＨ，ＲｅｆＬの電圧値で閾値Ｖｏｎ，Ｖｏｆｆが定められる。
【００３０】
図２は、本発明の第１実施形態に係る入力判定回路において、参照電圧と、入力電圧と、出力信号と、の関係を示す出力波計図である。その図２（ａ）に動作点２１，２２で示すように、グランド１の電位とグランド２の電位とが等しい場合、コンパレータ４が、良好な入力信号判定動作を行っている。
なお、図２（ａ），（ｂ）では、参照電圧Ｒｅｆが、上式（１），（２）に示す高低２つの閾値Ｖｏｎ，Ｖｏｆｆに適時変化する状態も示している。すなわち、出力ＶＯＵＴ１７がＬｏｗの時、ＯＮ用参照電圧ＲｅｆＨは高めの閾値Ｖｏｎに設定される。逆に、出力ＶＯＵＴ１７がＨｉの時、ＯＦＦ用参照電圧ＲｅｆＬは低めの閾値Ｖｏｆｆに設定される。
【００３１】
また、図２（ｂ）には、グランド１の電位がグランド２の電位より高い場合（以下、グランド１＞グランド２と略す）を示している。この場合も、グランド１に至る定電流経路に介挿された抵抗Ｒから得られる参照電圧Ｒｅｆは、グランド１に対して一定である。その理由として、抵抗Ｒが生成する参照電圧Ｒｅｆは、抵抗Ｒとそれを流れる定電流Ｉ３との積で定められるため一定であるからである。つまり、参照電圧Ｒｅｆは、定電流源５のみによって流される定電流Ｉ１に比例するか、またはその定電流Ｉ１と、定電流源６によって流される定電流Ｉ２と、の合計値に比例する。そして、この参照電圧Ｒｅｆと入力電圧ＶＩＮは、共通のグランド１を基準にしている。したがって、グランド１＞グランド２またはグランド１＜グランド２、またはコンパレータ４の駆動電圧ＶＤＤが変動した場合でも、入力電圧ＶＩＮと参照電圧Ｒｅｆは同一のグランド１を基準とするそれぞれの値に維持される。すなわち、入力電圧ＶＩＮと参照電圧Ｒｅｆの電位差は変動し難い。
【００３２】
そして、コンパレータ４の動作基準となる閾値Ｖｏｎ，Ｖｏｆｆは、上式（１），（２）に示したように、高低２つがそれぞれ一定の参照電圧ＲｅｆＨ，ＲｅｆＬに基づいて設定されているため、これらの閾値Ｖｏｎ，Ｖｏｆｆがずれることはない。その結果、この入力判定回路１０は、これら２つの閾値Ｖｏｎ，Ｖｏｆｆに基づいて、入力電圧ＶＩＮの高低を、より正確に判定することが可能である。
【００３３】
抵抗Ｒが生成する参照電圧Ｒｅｆは、抵抗Ｒとそれを流れる定電流Ｉ３との積で定められて、一定である。つまり、参照電圧Ｒｅｆは、定電流源５によって流される定電流Ｉ１に比例するか、またはその定電流Ｉ１と、定電流源６によって流される定電流Ｉ２と、の合計値に比例する。また、定電流源６に直列接続されたＦＥＴ７は、コンパレータ４の出力ＶＯＵＴ１７がＨｉの時にＯＦＦするので、その時は定電流源６による電流は抵抗Ｒに流れない。そのため、この抵抗Ｒで生成される参照電圧ＲｅｆＬは低下する。この時、コンパレータ４は、低下した参照電圧ＲｅｆＬで設定されたとおりに出力がＬｏｗに切り替わる閾値Ｖｏｆｆが低下するので、出力Ｈｉを維持する。
【００３４】
逆に、コンパレータ４の出力がＬｏｗの時、定電流源６に直列接続されＦＥＴ７がＯＮするので、定電流源５と定電流源６による合計電流がＲ３に流れる。そのため、この抵抗Ｒ３で生成される参照電圧ＲｅｆＨは上昇する。この時、コンパレータ４は、参照電圧ＲｅｆＨで設定されたとおりに出力がＨｉに切り替わる閾値Ｖｏｎが上昇するので、出力Ｌｏｗを維持する。このように、コンパレータ４は、その判定結果にヒステリシスを含むため動作が安定する。
【００３５】
そして、常時流れる定電流Ｉ１と、適時流れる定電流Ｉ２と、を合計した定電流Ｉ３により、抵抗Ｒが生成する参照電圧Ｒｅｆは、定電流Ｉ３と抵抗Ｒとの積による一定値である。この参照電圧Ｒｅｆは、電源ＶＤＤまたはグランド１の電位が変動したとしても、定電流Ｉ３の作用により一定である。しかも、この参照電圧Ｒｅｆは、グランド１のみを基準にして生成されるので、グランド２とは無関係である。また、入力電圧ＶＩＮも、グランド１のみを基準にして生成され、グランド２とは無関係である。したがって、これら、参照電圧Ｒｅｆと入力電圧ＶＩＮの電位差は、グランド１とグランド２との電位が不一致であっても変動し難い。
また、コンパレータ４の同相入力範囲を広げるために、ｒａｉｌ−ｔｏ−ｒａｉｌ入力を使用した場合、電源ＶＤＤの電圧からグランド１の電位までの電位差に対して動作可能となる。なお、ｒａｉｌ−ｔｏ−ｒａｉｌ入力とは、許容入力電圧の範囲が電源電圧を含むことを意味する。
【００３６】
図３は、本発明の第１実施形態に係る入力判定回路において、ＯＮ側の閾値が、グランド１−グランド２間の電圧に依存しなくなることを、従来技術と対比して説明するグラフである。図３に示すように、従来技術の入力判定回路４０では、ＯＮ側の閾値Ｖｏｎが、グランド１−グランド２間の電圧に依存して大幅に変動している。つまり、グランド１がグランド２より高くなるにつれてＯＮ側の閾値Ｖｏｎが下がるため、より低い入力電圧ＶＩＮで、コンパレータ４の出力ＶＯＵＴ１７が、ＬｏｗからＨｉ、すなわちＯＮ信号へと切り替わりやすくなる。これに対して、第１実施形態に係る入力判定回路１０では、一定の範囲において、閾値Ｖｏｎが、ほぼ変動しないという顕著な効果が得られた。
【００３７】
図４は、本発明の第１実施形態に係る入力判定回路において、ＯＦＦ側の閾値が、グランド１−グランド２間の電圧に依存しなくなることを、従来技術と対比して説明するグラフである。図４に示すように、従来技術の入力判定回路４０では、ＯＦＦ側の閾値Ｖｏｆｆが、グランド１−グランド２間の電圧に依存して大幅に変動している。つまり、グランド１がグランド２より高くなるにつれてＯＦＦ側の閾値Ｖｏｆｆが下がるため、より低い入力電圧ＶＩＮで、コンパレータ４の出力ＶＯＵＴ１７が、ＨｉからＬｏｗ、すなわちＯＦＦ信号へと切り替わりやすくなる。これに対して、第１実施形態に係る入力判定回路１０では、一定の範囲において、閾値Ｖｏｆｆが、ほぼ変動しないという顕著な効果が得られた。
【００３８】
（第２実施形態）
図５は、本発明の第２実施形態に係る単一グランドで構成された入力判定回路の概略である。図５に示す入力判定回路２０は、電源ＶＤＤと、グランド２１と、定電流源５と、抵抗Ｒと、ＥＣＵ９と、コンパレータ４と、により構成されている。なお、第２実施形態に係るコンパレータ４もヒステリシスコンパレータとして説明するが、ヒステリシスコンパレータに限定する必要はない。
【００３９】
電源ＶＤＤとグランド２１との間には、定電流Ｉ１を流す定電流源５と、抵抗Ｒと、が直列に接続されている。そして、抵抗Ｒには、グランド２１を基準として、定電流Ｉ１との積で定められる一定の参照電圧Ｒｅｆが生成される。このように単一のグランド２１で構成された入力判定回路２０であっても、定電流源５に接続された抵抗Ｒにより、変動しない参照電圧Ｒｅｆを生成する。
入力判定回路２０において、一定の参照電圧Ｒｅｆと、入力電圧ＶＩＮは、共通のグランド２１を基準にしている。したがって、グランド２１の電位、またはコンパレータ４の駆動電圧ＶＤＤが変動した場合でも、入力電圧ＶＩＮと参照電圧Ｒｅｆは同一のグランド２１を基準とするそれぞれの値に維持される。
【００４０】
つまり、入力電圧ＶＩＮと参照電圧Ｒｅｆの電位差は変動しない。そして、コンパレータ４の動作基準となる閾値Ｖｏｎ，Ｖｏｆｆは、一定の参照電圧Ｒｅｆに基づいているため、ＯＮ側の閾値ＶｏｎとＯＦＦ側の閾値Ｖｏｆｆの両方ともにシフトすることはない。その結果、この入力判定回路２０は、グランド２１の電位、またはコンパレータ４の駆動電圧ＶＤＤが変動した場合でも、閾値Ｖｏｎ，Ｖｏｆｆに対する入力電圧の高低を、より正確に判定することが可能である。
【００４１】
なお、第２実施形態に係る「電源ＶＤＤとグランド２１との間には、定電流Ｉ１を流す定電流源５と、抵抗Ｒと、が直列に接続されている。」とは、本発明に係る「前記グランドに至る定電流経路を構成する定電流源と、前記定電流経路に介挿された抵抗と、を備え」に該当する。また、第２実施形態に係る「一定の参照電圧Ｒｅｆと入力電圧ＶＩＮは、共通のグランド２１を基準にしている。」とは、本発明に係る「前記参照電圧および前記入力電圧に共通の基準となるグランド」に該当する。そして、第２実施形態に係る「定電流Ｉ１を流す定電流源５と、抵抗Ｒが直列に接続されている。そして、抵抗Ｒには、グランド２１を基準として、定電流Ｉ１との積で定められる、一定の参照電圧Ｒｅｆが生成される。」とは、本発明に係る「前記グランドを基準として前記抵抗に発生した定電圧を前記参照電圧に用いる」に該当する。
【００４２】
（第３実施形態）
図６は、本発明の第３実施形態に係る、複数のグランドと、Ｎｃｈ−ＭＯＳＦＥＴを有する入力判定回路の概略である。図６に示す入力判定回路３０は、電源ＶＤＤと、グランド１と、グランド２と、定電流源５と、定電流源６と、Ｎｃｈ−ＭＯＳＦＥＴ３３（以下単に、単にＦＥＴ３３という）と、抵抗Ｒと、ＥＣＵ９と、コンパレータ３４と、により構成されている。コンパレータ３４には、出力端子３７の出力ＯＵＴとは逆位相の出力ＯＵＴＢを出力する出力端子３８を有する。
【００４３】
入力判定回路３０において、電源ＶＤＤとグランド１と、の間には、定電流Ｉ１を流す定電流源５と、抵抗Ｒと、が直列に接続されている。また、定電流Ｉ２を流す定電流源６と、ＦＥＴ３３と、が直列に接続されて第２の定電流経路を形成している。この第２の定電流経路は、第１の定電流経路である定電流源５と並列に接続されている。また、電源ＶＤＤから定電流源６、ＦＥＴ３３のドレイン、ソース、および抵抗Ｒへの接続点Ｊまでが、定電流Ｉ２の流れる第２の定電流経路である。そして、抵抗Ｒの接続点Ｊには、第１の定電流経路および第２の定電流経路も合流するので、その接続点Ｊからグランド１の間を意味する第３の定電流経路、すなわち抵抗Ｒには定電流Ｉ１と定電流Ｉ２を足した定電流Ｉ３を流すことができる。一方、ＦＥＴ３３のゲートは、コンパレータ３４の出力端子３８に接続されている。
【００４４】
図６に示した入力判定回路３０と、図１に示した入力判定回路１０の相違点は、使用するＦＥＴ３３のゲートに印加する電圧の極性が、Ｐ‐ｃｈとＮ‐ｃｈの関係で逆極性に設定されている点である。具体的には、ＦＥＴ３３のゲートは、コンパレータ３４の出力端子３８に接続されている。コンパレータ３４において、出力ＯＵＴ３７と出力ＯＵＴＢ３８は逆位相であるため、出力ＯＵＴ３７がＨｉで、出力ＯＵＴＢ３８がＬｏｗであれば、ＦＥＴ３３はＯＦＦする。逆に、出力ＯＵＴ３７がＬｏｗで、出力ＯＵＴＢ３８がＨｉであれば、ＦＥＴ３３はＯＮする。
【００４５】
なお、第３実施形態に係る「定電流Ｉ２を流す定電流源６と、ＦＥＴ３３が直列に接続される」とは、本発明に係る「前記第２の定電流経路に介挿されたスイッチ素子」に該当する。また、第３実施形態に係る電源ＶＤＤから定電流源６、ＦＥＴ３３のドレイン、ソース、および抵抗Ｒへの接続点Ｊまでが、本発明に係る第２の定電流経路である。
【００４６】
以下の説明は、第１実施形態と略重複する。「抵抗Ｒの接続点Ｊには、第１の定電流経路および第２の定電流経路も合流するので、接続点Ｊからグランド１の間を意味する第３の定電流経路、すなわち抵抗Ｒには定電流Ｉ１と定電流Ｉ２を足した定電流Ｉ３を流すことができる。」とは、本発明に係る「第２の定電流経路に定電流を流す第２の定電流源と、前記第２の定電流経路に介挿されたスイッチ素子と、前記第１の定電流経路と前記第２の定電流経路との合流点から前記基準電圧源に至る第３の定電流経路と、を備え、前記抵抗は、前記第３の定電流経路に介挿されて前記参照電圧を生成し、」に該当する。
【００４７】
入力判定回路３０は、定電流Ｉ１の流れる定電流源５と、定電流Ｉ２の流れる定電流源６と、を有し、そのうち１つの定電流源６をＯＮ／ＯＦＦ制御することによって、上式（１），（２）で示した２つの参照電圧Ｒｅｆを生成する。また、定電流Ｉ１と定電流Ｉ２の電流値を調整することによって、閾値Ｖｏｎ，Ｖｏｆｆおよびヒステリシス幅を調整することが可能となる。その作用効果については、図１に沿って説明した入力判定回路１０と同じである。
【００４８】
抵抗Ｒには定電流Ｉ３が流れる。この定電流Ｉ３は、上式（１），（２）に示すように定電流Ｉ１が常時流れるとともに、上式（１）に示すようにＯＮ／ＯＦＦ制御された定電流Ｉ２が適時加えられる。このことによって、上式（１），（２）に示すような２つの参照電圧ＲｅｆＬ，ＲｅｆＨを生成する。
以上、説明したように、本実施形態によれば、参照電圧に対する基準電圧源の電位変動と、入力電圧に対する基準電圧源の電位変動と、コンパレータの駆動電圧の変動と、コンパレータ駆動用基準電圧源の電位変動と、の何れが生じた場合でも、閾値がシフトし難くなり、入力電圧の高低を、より正確に判定することが可能な入力判定回路を提供することができる。
【００４９】
なお、本実施形態に係る入力判定回路は、電圧変動することが前提のバッテリーを、コンパレータ駆動用の電源ＶＤＤに用い、かつ、前記バッテリーの一端と、金属車体と、エンジンと、を導電結合した一般的なグランドの電位が必ずしも均一でない自動車エンジンのイグナイタ等に用いて好適である。
【符号の説明】
【００５０】
１，２１  グランド（参照電圧および入力電圧に共通の基準電圧源）
２  グランド（コンパレータ駆動用基準電圧源）
４，３４  コンパレータ
４４  ヒステリシスコンパレータ
５，６ 定電流源
１０，２０，３０，４０  入力判定回路
Ｉ１，Ｉ２，Ｉ３  定電流
Ｒ，Ｒ１，Ｒ２，Ｒ３  抵抗
Ｒｅｆ，ＲｅｆＨ，ＲｅｆＬ  参照電圧
ＶＤＤ  電源
ＶＩＮ  入力電圧
ＶＯＵＴ１７，ＶＯＵＴ２７，ＶＯＵＴ３７，ＶＯＵＴ４７  出力
【図１】
0005900149.tif 000002
【図２】
0005900149.tif 000003
【図３】
0005900149.tif 000004
【図４】
0005900149.tif 000005
【図５】
0005900149.tif 000006
【図６】
0005900149.tif 000007
【図７】
0005900149.tif 000008
【図８】
0005900149.tif 000009