(57)【特許請求の範囲】
【請求項１】
伝送信号を送信する送信装置と、
前記伝送信号を受信する受信装置とを備え、
前記送信装置は、
送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、
前記誤り訂正符号化を行った信号のうちＩレーン又はＱレーンの一方に対応する信号に対して、前記Ｉレーンと前記Ｑレーンとでなす差動ペアが互いに異なるＦＥＣブロックとなるよう、ＦＡＳが含まれた前記ＦＥＣブロックを含めて、前記ＦＥＣブロック単位で並び替えを行う第１のＦＥＣブロック並び替え部と、
前記ＦＥＣブロックの並び替えを行った前記Ｉレーン又は前記Ｑレーンの一方に対応する信号と、前記Ｉレーン又は前記Ｑレーンの他方に対応する信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、
前記受信装置は、
前記伝送信号に対して差動復号化を行う差動復号化部と、
前記差動復号化した信号のうち前記ＦＥＣブロックの並び替えを行った前記Ｉレーン又は前記Ｑレーンの一方に対応する信号に対して同期をマスクして無視させる同期マスク誤同期回避部と、
前記差動復号化した信号のＦＡＳから、前記同期マスク誤同期回避部により無視させられていない方のレーンの同期位置を取得する同期部と、
前記Ｉレーン又は前記Ｑレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、
前記差動復号化した信号に対して、前記第１のＦＥＣブロック並び替え部で行った並び替えと逆の並び替えを行う第２のＦＥＣブロック並び替え部と、
前記第２のＦＥＣブロック並び替え部の出力信号のＢｉｔ誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送信号を送信する送信装置と、伝送信号を受信する受信装置とを備える光伝送システムに関する。
【背景技術】
【０００２】
増え続けるトラヒックの需要に応えるために、光伝送システムの高速化が進められている。しかし、ビットレートの高速化によって、伝送路における歪みや雑音の影響を受けやすくなるため、伝送距離が制限されるという問題があった。その問題を解決するために適用された技術の一つが誤り訂正技術である。高速光伝送の基本プラットホームであるＯＴＮにおけるＦＥＣの適用はＩＴＵ−Ｔの勧告Ｇ．７０９にて規定されており、現在では４０Ｇｂ／ｓ以上のＯＴＮ大容量光伝送システムにはＦＥＣが標準機能として搭載されている。
【０００３】
近年、更なる通信トラヒックの急増に伴い、コヒーレント検波とデジタル信号処理を用いたデジタルコヒーレント光伝送技術による１００Ｇｂ／ｓ級の超高速光信号伝送システムの実用化が進められている。
【０００４】
従来のデジタルコヒーレント光伝送技術では差動符号化によって直交するＸＹ偏波成分とＩＱ位相成分に伝送ビット列の情報を割り振ってデータ列（ＸＩ（ｎ），ＸＱ（ｎ），ＹＩ（ｎ），ＹＱ（ｎ））を生成する。差動符号変調の特徴として１ビットの誤り発生が差動符号化された隣のビットに波及して連続した誤りが発生するため、誤り訂正能力が低下するという課題がある。この課題を解決するために誤り訂正符号化の後に隣接するビット間が時系列的にできるだけ離れるようにビットインタリーブ処理を施し、受信後に元の時間系列に戻すビットインターリーブ処理の後に誤り訂正復号化することにより、連続誤りによる誤り訂正能力劣化を回避することが知られている。
【０００５】
しかし、この方法は、誤り訂正符号化のブロック長が長い場合、ビットインタリーブの処理長を長くする（隣り合うビットをできるだけ離れるように並び替える）必要があり、信号処理量の増大と伝送遅延の増加を招くという新たな課題を生じる。この課題を解決するために、誤り訂正符号化の後にビット列の順番の並び替えを行い、連続誤りの位置を離し、不連続とすることによって誤り訂正能力の向上を図る方法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−０９０３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来の方法はフレーム同期を確立するためのＦＡＳの並び替えは行わず、その他の部分のＢｉｔを並び替える方法であるため、Ｂｉｔの並び替えは複雑な処理となる。これにより対応する回路の規模増大及び遅延増加等が問題となっていた。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は誤り訂正能力を向上させ、回路の規模及び遅延を小さくすることができる光伝送システムを得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る光伝送システムは、伝送信号を送信する送信装置と、前記伝送信号を受信する受信装置とを備え、前記送信装置は、送信信号に対して誤り訂正符号化を行う誤り訂正符号化部と、前記誤り訂正符号化を行った信号のうちＩレーン又はＱレーンの一方に対応する信号に対して、前記Ｉレーンと前記Ｑレーンとでなす差動ペアが互いに異なるＦＥＣブロックとなるよう、ＦＡＳが含まれた前記ＦＥＣブロックを含めて、前記ＦＥＣブロック単位で並び替えを行う第１のＦＥＣブロック並び替え部と、前記ＦＥＣブロックの並び替えを行った前記Ｉレーン又は前記Ｑレーンの一方に対応する信号と、前記Ｉレーン又は前記Ｑレーンの他方に対応する信号に対して差動符号化を行って前記伝送信号とする差動符号化部とを有し、前記受信装置は、前記伝送信号に対して差動復号化を行う差動復号化部と、前記差動復号化した信号のうち前記ＦＥＣブロックの並び替えを行った前記Ｉレーン又は前記Ｑレーンの一方に対応する信号に対して同期をマスクして無視させる同期マスク誤同期回避部と、前記差動復号化した信号のＦＡＳから、前記同期マスク誤同期回避部により無視させられていない方のレーンの同期位置を取得する同期部と、前記Ｉレーン又は前記Ｑレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する同期位置類推部と、前記差動復号化した信号に対して、前記第１のＦＥＣブロック並び替え部で行った並び替えと逆の並び替えを行う第２のＦＥＣブロック並び替え部と、前記第２のＦＥＣブロック並び替え部の出力信号のＢｉｔ誤りを訂正して受信信号とする誤り訂正復号化部とを有することを特徴とする。
【発明の効果】
【００１１】
本発明により、誤り訂正能力を向上させ、回路の規模及び遅延を小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る光伝送システムを示すブロック図である。
【図２】ＯＴＮのフレーム構成の概略図である。１セルを１ｂｙｔｅ（８ｂｉｔ）として記載している。
【図３】ＦＥＣブロック並び替えの手順及び効果を示す図である。
【図４】図３の従来技術の処理を示す図である。
【図５】ＦＡＳの分配例を示す図である。
【図６】図３の本実施の形態の処理を示す図である。
【図７】本発明の実施の形態に係る光伝送システムによる誤り率特性の効果を示す図である。
【発明を実施するための形態】
【００１３】
図１は、本発明の実施の形態に係る光伝送システムを示すブロック図である。送信装置１が伝送信号を送信し、受信装置２がその伝送信号を受信する。送信装置１は、誤り訂正符号化部３、第１のＦＥＣブロック並び替え部４、ＦＡＳ破壊誤同期回避部５、及び差動符号化部６を有する。受信装置２は、差動復号化部７、同期マスク誤同期回避部８、同期部９、同期位置類推部１０、第２のＦＥＣブロック並び替え部１１、及び誤り訂正復号化部１２を有する。なお、ＦＡＳ破壊誤同期回避部５と同期マスク誤同期回避部８は送受いずれかにどちらか一つを設けることでもよい。
【００１４】
送信装置１において、誤り訂正符号化部３が送信信号に対して誤り訂正用ＦＥＣを付加して誤り訂正符号化を行う。第１のＦＥＣブロック並び替え部４が、誤り訂正符号化を行った信号に対してＦＥＣブロックの並び替えを行う。即ち、従来技術のようなＦＥＣブロック内のビット列の順番の並び替えではなく、ＦＥＣブロックそのものを並び替える。これにより、後段の差動符号／復号で波及する誤りが同一ＦＥＣブロックに発生するのを防ぐことができる。
【００１５】
ただし、ＦＥＣブロック並び替え時にＦＡＳがある１−６のＦＥＣブロックがそのままだと誤った位置で同期を取ることになる。そこで、ＦＡＳ破壊誤同期回避部５がＦＥＣブロックの並び替えを行うことによりＦＡＳの破壊を行って、誤った位置で同期が取れないようにする。最後に、差動符号化部６が、ＦＡＳの破壊を行った信号に対して差動符号化を行って伝送信号とする。
【００１６】
受信装置２において、差動復号化部７が、伝送信号に対して差動復号化を行う。同期マスク誤同期回避部８が、誤った位置で同期が取れないように、差動復号化した信号の並び替えたＩレーン又はＱレーンでの同期をマスクして無視させる。同期部９が、差動復号化した信号のＦＡＳからＩレーン又はＱレーンのどちらかの同期位置を取得する。ここでは、同期マスク誤同期回避部８により無視させられていない方のレーンの同期位置を取得する。
【００１７】
同期位置類推部１０が、Ｉレーン又はＱレーンのどちらかの同期を取った位置からＭフレーム（Ｍ＝１，２，３）後を同期位置とすることで、同期が取れない側のレーンの同期位置を類推する。ここで、ＦＡＳ破壊誤同期回避部５と同期マスク誤同期回避部８で同期検出ができないようにしたことに伴い、ＸＩとＹＩとは同期が取れるもののＸＱとＹＱとが同期が取れない場合は、ＸＩとＹＩの同期位置をもとにＸＱとＹＱの同期位置を類推できるようにする。逆にＸＱとＹＱとは同期が取れるもののＸＩとＹＩとが同期が取れない場合は、ＸＱとＹＱの同期位置をもとにＸＩとＹＩの同期位置を類推できるようにする。なお、ＸＩとＹＩあるいはＸＱとＹＱのどちらを同期位置とするかはあらかじめ決めてシステムに設定しておけばよい。
【００１８】
ＦＥＣブロック位置を元に戻すために、第２のＦＥＣブロック並び替え部１１が、差動復号化した信号に対して、第１のＦＥＣブロック並び替え部４で行った並び替えと逆の並び替えを行う。誤り訂正復号化部１２が、第２のＦＥＣブロック並び替え部１１の出力信号のＢｉｔ誤り（Ｓｙｍｂｏｌ誤り）を訂正して受信信号とする。
【００１９】
図２は、ＯＴＮのフレーム構成の概略図である。１セルを１ｂｙｔｅ（８ｂｉｔ）として記載している。ＦＥＣ（ＲＳ（２５５，２３９））は一つのＦＥＣブロック内の８ｓｙｍｂｏｌ（８ｂｙｔｅ）までの訂正能力を有し、１ｓｙｍｂｏｌ内でいくつＢｉｔが間違っていても訂正可能である。また、ＦＡＳは同期を取るためのものであり、後述する４ＬａｎｅＭＬＤ(4Lane Multi Lane Distribution)と呼ばれる方法で各レーンにＦＡＳを分配する。
【００２０】
図３は、ＦＥＣブロック並び替えの手順及び効果を示す図である。データをＩＱ位相成分に割り振って差動符号化をする時にデータ１に誤りが発生した場合、従来技術ではデータ３に誤りが波及する。この場合、奇数ＦＥＣブロックに誤りが２つ発生することになる。
【００２１】
本実施の形態では差動符号化の前にＦＥＣブロックの並び替えを行う。この場合、データ１に誤りが発生すると、データ４に誤りが波及する。この場合、奇数ＦＥＣブロックに誤りが１つ、偶数ＦＥＣブロックに誤りが１つ発生することになる。誤り訂正は同一ＦＥＣブロック内で８ｓｙｍｂｏｌまでの訂正能力を有しているため、同一ＦＥＣブロックに誤りが集中した場合に誤り訂正ができなくなる。これに対して、本実施の形態のＦＥＣブロックの並び替えにより誤りが別ＦＥＣブロックに波及するため、誤り訂正能力が向上する。
【００２２】
図４は、図３の従来技術の処理を示す図である。ＯＴＮのフレームをＸＩ，ＸＱ，ＹＩ，ＹＱの４Ｌａｎｅに分配する手順を示している。図４（ａ）では、図２のＯＴＮフレームの４×Ｎ−３列目（Ｎ＝１〜１０２０）をＸＩレーンに割り振り、４×Ｎ−２列目をＸＱレーンに割り振り、４×Ｎ−１列目をＹＩレーンに割り振り、４×Ｎ列目をＹＱレーンに割り振っている。また、図４（ａ）の二重線で囲われた部分はＦＡＳであることを示している。
【００２３】
図４（ｂ）では、図４（ａ）のデータを１ｂｉｔごとに各４レーンに割り振る例を示している。ＸＩ，ＸＱ，ＹＩ，ＹＱレーンに割り振られたデータを１ｂｉｔずつ列順で差動符号化部に送り、ＸＩとＸＱ、ＹＩとＹＱの差動コンビで差動符号化を行う。
【００２４】
また、図４（ａ）及び図５（ａ）の例では同期を取るためのＦＡＳがＸＩレーンに割り振られる例を示しているが、ＸＱ，ＹＩ，ＹＱレーンで同期を取るために、４ＬａｎｅＭＬＤと呼ばれる方法でＦＡＳを各レーンに分配している。
【００２５】
図５（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれＸＩ，ＸＱ，ＹＩ，ＹＱレーンにＦＡＳを分配する例を示す図である。ＦＡＳの分配は、２フレーム目では４×Ｎ−３列目（ＦＡＳを有する列）をＸＱレーンに割り振り、４×Ｎ−２列目をＹＩレーンに割り振り、４×Ｎ−１列目をＹＱレーンに割り振り、４×Ｎ列目をＸＩレーンに割り振る。３フレーム目では４×Ｎ−３列目（ＦＡＳを有する列）をＹＩレーンに割り振り、４×Ｎ−２列目をＹＱレーンに割り振り、４×Ｎ−１列目をＸＩレーンに割り振り、４×Ｎ列目をＸＱレーンに割り振る。４フレーム目では４×Ｎ−３列目（ＦＡＳを有する列）をＹＱレーンに割り振り、４×Ｎ−２列目をＸＩレーンに割り振り、４×Ｎ−１列目をＸＱレーンに割り振り、４×Ｎ列目をＹＩレーンに割り振る。以上のように４周期で各レーンにＦＡＳが配置されるように分配を行う。
【００２６】
図４（ｂ）の太線で囲まれた２セルは差動コンビを示しており、差動コンビは同一ＦＥＣブロックの別Ｓｙｍｂｏｌとなっていることが分かる。図４（ｃ）では、二重線で囲まれたＸＩレーンのデータに誤りが発生する例を示しており、図４（ｄ）ではＸＩレーンの誤りが差動符号化によりＸＱレーンに波及することを示している。図４の例では、３２ｂｉｔの誤りが２ＦＥＣブロックに４ｓｙｍｂｏｌの割合で発生しており、１個のＦＥＣブロックあたり２ｓｙｍｂｏｌの誤りとなっていることが分かる。
【００２７】
図６は、図３の本実施の形態の処理を示す図である。図６（ａ）はＸＩ，ＹＩレーンのデータを４ＦＥＣブロック単位で並び替えを行った例である。図６（ｂ）は図６（ａ）のデータを１ｂｉｔごとに各４レーンに割り振る例を示している。図６（ｃ）は二重線で囲まれたＸＩレーンのデータに誤りが発生する例を示しており、図６（ｄ）ではＸＩレーンの誤りが差動符号化によりＸＱレーンに波及することを示している。
【００２８】
図６の例では、３２ｂｉｔの誤りが４ＦＥＣブロックに４ｓｙｍｂｏｌの割合で発生しており、１個のＦＥＣブロックあたり１ｓｙｍｂｏｌの誤りとなっていることが分かる。これにより、図４に示した従来技術と比べて、１個のＦＥＣブロック内での誤りＳｙｍｂｏｌ数を低減させることが可能であり、誤り訂正能力が向上する。
【００２９】
図７は、本発明の実施の形態に係る光伝送システムによる誤り率特性の効果を示す図である。横軸は入力の誤り率、縦軸は誤り訂正実施後の出力の誤り率である。図中のＡは、図３の従来技術のフレーム構成での差動符号化無しの場合の誤り率特性である。Ｂは、図３の従来の技術のフレーム構成での差動符号化有りの場合の誤り率特性である。Ｃは、図３の本実施の形態を適用した場合の誤り率特性である。差動符号化導入により２倍になった誤り率を元の差動符号化無しのデータに近づけることにより、誤り率特性が従来技術より改善されていることがわかる。
【００３０】
本実施の形態ではＦＡＳを含めたＦＥＣブロックそのものを並び替えるため、全てのブロックに対し一様の処理が可能である。これに対し、従来技術ではＦＡＳの並び替えは行わずにその他の部分のＢｉｔを並び替えるため、ＦＡＳの部分とそれ以外とで処理が異なってくることにより並び替えそのものが複雑になる。従って、本実施の形態の方が回路の規模及び遅延を小さくすることができる。
【符号の説明】
【００３１】
１  送信装置、２  受信装置、３  誤り訂正符号化部、４  第１のＦＥＣブロック並び替え部、５  ＦＡＳ破壊誤同期回避部、６  差動符号化部、７  差動復号化部、８  同期マスク誤同期回避部、９  同期部、１０  同期位置類推部、１１  第２のＦＥＣブロック並び替え部、１２  誤り訂正復号化部
【要約】      （修正有）【課題】誤り訂正能力を向上させ、回路の規模及び遅延を小さくできる光伝送システムを提供する。【解決手段】送信装置１の誤り訂正符号化部３が送信信号に対して誤り訂正符号化を行う。第１のＦＥＣブロック並び替え部４がＦＥＣブロックの並び替えを行う。ＦＡＳ破壊誤同期回避部５がＦＡＳの破壊を行う。差動符号化部６が差動符号化を行って伝送信号とする。受信装置２の差動復号化部７が伝送信号に対して差動復号化を行う。同期部９がＦＡＳからＩレーン又はＱレーンのどちらかの同期位置を取得する。同期位置類推部１０がＩレーン又はＱレーンのどちらかの同期を取った位置から、同期が取れない側のレーンの同期位置を類推する。第２のＦＥＣブロック並び替え部１１が第１のＦＥＣブロック並び替え部４で行った並び替えと逆の並び替えを行う。誤り訂正復号化部１２がＢｉｔ誤りを訂正して受信信号とする。【選択図】図１【図１】
0005943062.tif 000002
【図２】
0005943062.tif 000003
【図３】
0005943062.tif 000004
【図４】
0005943062.tif 000005
【図５】
0005943062.tif 000006
【図６】
0005943062.tif 000007
【図７】
0005943062.tif 000008