(57)【特許請求の範囲】
【請求項１】
おもて面および裏面にそれぞれおもて面電極および裏面電極を有する半導体チップを備えた半導体装置の製造方法であって、
前記半導体チップとなる半導体ウェハのおもて面に、前記おもて面電極としておもて面電極層を形成するおもて面電極層形成工程と、
前記おもて面電極層形成工程後、前記半導体ウェハの裏面を研削して、前記半導体ウェハの厚さを薄くする薄化工程と、
前記薄化工程後、前記おもて面電極層の表面に、前記おもて面電極として電極めっき膜を形成するめっき工程と、
前記めっき工程後に、前記半導体ウェハの研削後の裏面に前記裏面電極を形成する裏面電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
おもて面および裏面にそれぞれおもて面電極および裏面電極を有する半導体チップを備えた半導体装置の製造方法であって、
前記半導体チップとなる半導体ウェハの裏面を研削して、前記半導体ウェハの厚さを薄くする薄化工程と、
前記薄化工程後、前記半導体ウェハのおもて面に、前記おもて面電極としておもて面電極層を形成するおもて面電極層形成工程と、
前記おもて面電極層形成工程後、前記おもて面電極層の表面に、前記おもて面電極として電極めっき膜を形成するめっき工程と、
前記めっき工程後に、前記半導体ウェハの研削後の裏面に前記裏面電極を形成する裏面電極形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記薄化工程後、前記めっき工程前に、前記半導体ウェハの裏面側に裏面構造をなす半導体領域を形成する裏面構造形成工程をさらに含み、
前記裏面電極形成工程では、前記裏面構造に接する前記裏面電極を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記裏面電極形成工程では、スパッタリング法により、前記半導体ウェハの裏面全面に前記裏面電極を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記裏面電極形成工程では、前記半導体ウェハの裏面に、チタンからなる金属層、ニッケルからなる金属層、および金からなる金属層を順に積層してなる前記裏面電極を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記裏面電極形成工程では、前記半導体ウェハの裏面に、アルミニウムからなる金属層、チタンからなる金属層、ニッケルからなる金属層、および金からなる金属層を順に積層してなる前記裏面電極を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記薄化工程では、前記半導体ウェハの厚さが３０μｍ以上２５０μｍ以下の範囲内の厚さになるまで前記半導体ウェハの厚さを薄くすることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記薄化工程では、前記半導体ウェハの厚さが１４０μｍ以下の厚さになるまで前記半導体ウェハの厚さを薄くすることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記おもて面電極層形成工程では、アルミニウムシリコンからなる前記おもて面電極層を形成し、
前記めっき工程では、ニッケル−リンからなる第１めっき膜、および金からなる第２めっき膜を順に積層してなる前記電極めっき膜を形成することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記めっき工程では、ニッケル−リンからなる前記第１めっき膜を７５℃以上８５℃以下の温度で無電解めっき法により形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記めっき工程では、２重量％以上１０重量％以下の割合でリンを含む前記第１めっき膜を形成することを特徴とする請求項９または１０に記載の半導体装置の製造方法。
【請求項１２】
前記めっき工程では、無電解めっき法により前記電極めっき膜を形成することを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
電力用の半導体素子の一つであるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有する。その応用範囲は、従来の汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）およびスイッチング電源等からハイブリッド車向け昇圧ＤＣ−ＤＣコンバータへと拡大してきている。
【０００３】
上述したような半導体素子を製造する方法として、次のような方法が提案されている。シリコン（Ｓｉ）基板のおもて面側に素子のおもて面構造を形成し、裏面を研削して基板厚さを薄くし、シリコン基板の裏面側にバッファ層およびコレクタ層を形成する。次に、裏面側のコレクタ層の表面に、厚さが０．３μｍ以上１．０μｍ以下で、シリコン濃度が０．５ｗｔ％以上２ｗｔ％以下、好ましくは１ｗｔ％以下のアルミニウムシリコン（ＡｌＳｉ）層を形成する。次に、アルミニウムシリコン層の表面にチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）などの複数の金属層を蒸着またはスパッタリングにより順に形成する（例えば、下記特許文献１参照。）。
【０００４】
また、おもて面および裏面にそれぞれ電極を備えたＩＧＢＴ等の縦型の半導体素子の実装において、コレクタ電極などの裏面電極は、ヒートシンクとなる金属板にはんだを用いて接合される。一方、エミッタ電極などのおもて面電極は、アルミニウムワイヤーを用いたワイヤーボンディングによって接合されるのが主流である。しかし、最近では、おもて面電極との接合においても、はんだ接合が用いられることがある。おもて面電極との接合にはんだ接合を用いることで、高密度実装化、電流密度向上、スイッチング速度の高速化のための配線容量低減、半導体装置の冷却効率向上など、各種特性を大幅に改善することができる。
【０００５】
半導体素子のおもて面電極に他部材をはんだ接合した半導体装置として、次の装置が提案されている。各半導体チップのおもて面電極にヒートシンクとなる第１の導体部材の裏面がはんだ接合され、各半導体チップの裏面に第２の導体部材のおもて面がはんだ接合されている。ヒートシンクのおもて面に第３の導体部材の裏面がはんだ接合されている。ヒートシンクには段差部が設けられて薄肉部が形成されており、ヒートシンクと各半導体チップとの接合面積よりもヒートシンクと第３の導体部材との接合面積が小さくなっている。第２の導体部材の裏面と第３の導体部材のおもて面とが露出した状態で、各部材が樹脂封止されている（例えば、下記特許文献２参照。）。
【０００６】
また、別の装置として、半導体素子と、第１の金属体と、第２の金属体と、第３の金属体とを備え、ほぼ全体が樹脂でモールドされた次の半導体装置が提案されている。第１の金属体は、半導体素子の裏面に接合され電極と放熱を兼ねている。第２の金属体は、半導体素子のおもて面に接合され電極と放熱を兼ねている。第３の金属体は、半導体素子のおもて面と第２の金属体との間に接合されている。そして、半導体素子おもて面のせん断応力、または、半導体素子と金属体とを接合する接合層における歪み成分等を低減させるように、半導体素子の厚さを薄くしている。さらに、接合層が錫（Ｓｎ）系はんだで構成されている（例えば、下記特許文献３参照。）。
【０００７】
実際に、半導体素子のおもて面電極に他部材をはんだ接合する場合、はんだとおもて面電極との密着性を向上させるために、おもて面電極の表面にニッケル等からなるめっき膜を形成する必要がある。めっき膜を形成するめっき処理法としては、電気めっき法や無電解めっき法などが一般的である。電気めっき法は、被めっき部材に外部電流を供給することにより、溶液中の金属イオンを被めっき部材に還元析出させる方法である。一方、無電解めっき法は、電気を使用することなく、溶液中の金属イオンを化学的に被めっき部材に還元析出する方法である（例えば、下記非特許文献１参照。）。無電解めっき法は、対極や直流電源などの電気回路を必要とする電気めっき法よりも、処理装置の構成や処理工程を簡略化することができる。
【０００８】
無電解めっき法によりおもて面電極の表面にめっき膜を形成した半導体素子（半導体チップ）を実装した半導体装置として、次の装置が提案されている。半導体素子の裏面電極が絶縁基板上に構成された回路パターンに接合され、おもて面電極が接続導体に接合されている。半導体チップのおもて面電極を形成するアルミニウム層の上に、ジンケート法による無電解めっき処理によってニッケルめっき膜および金めっき膜を順に成膜してなる電極めっき膜が形成されている。ジンケート法による無電解めっき処理によって電極めっき膜を成膜するため、電極めっき膜の熱伝導率は均一となっている。電極めっき膜は、鉛をほぼ含まない鉛フリーはんだ層を介して、放熱経路となる接続導体に接合されている（例えば、下記特許文献４参照。）。
【０００９】
次に、おもて面電極に他部材をはんだ接合可能な半導体素子（半導体チップ）を実装した半導体装置の製造方法について、ＩＧＢＴを製造する場合を例に説明する。図１５は、従来の半導体装置の製造方法を示すフローチャートである。図１６〜２１は、従来の半導体装置の製造途中の状態を示す断面図である。まず、図１６に示すように、半導体ウェハ１００のおもて面の表面層に、例えばベース領域やエミッタ領域などＩＧＢＴのおもて面構造（不図示）を形成する（ステップＳ１０１）。おもて面構造は、ダイシング（切断）後に個々の半導体チップとなる領域にそれぞれ形成される。次に、おもて面電極１０１として、ゲート領域およびエミッタ領域にそれぞれ接するゲート電極およびエミッタ電極を形成する（ステップＳ１０２）。
【００１０】
次に、図１７に示すように、半導体ウェハ１００のおもて面の全面に、ポリイミドからなる保護膜１０２を形成する。次に、保護膜１０２をパターニングして保護膜１０２のおもて面電極１０１上の部分を除去することにより、おもて面電極１０１が露出する開口部を形成する。次に、図１８に示すように、半導体ウェハ１００を裏面側から研削（バックグラインド）していき、さらに裏面の表面をエッチングすることにより、半導体装置として用いる製品厚さまで半導体ウェハ１００を薄くする（以下、本工程を「薄化」と呼称する場合もある）（ステップＳ１０３）。次に、イオン注入および熱拡散により、半導体ウェハ１００の裏面の表面層に、コレクタ領域などの裏面構造（不図示）を形成する（ステップＳ１０４）。
【００１１】
次に、図１９に示すように、半導体ウェハ１００の裏面に、スパッタリング等のＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：物理気相成長）法により複数の金属層を順に積層して裏面電極１０３を形成する（ステップＳ１０５）。次に、図２０に示すように、半導体ウェハ１００の裏面に支持基板１０４を貼り付けて、裏面電極１０３を保護する。次に、図２１に示すように、無電解めっき処理によりおもて面電極１０１の表面に複数のめっき膜１０５を順に積層して電極めっき膜を形成する（ステップＳ１０６）。その後、半導体ウェハ１００をダイシングすることにより、おもて面電極１０１の表面にめっき膜１０５が形成された半導体チップが完成する。
【００１２】
このように無電解めっき法によりおもて面電極の表面にめっき膜を形成する半導体装置の製造方法として、次の製造方法が提案されている。シリコンからなるウェハのおもて面側に形成された電極端子の端子面に無電解めっきを行う際に、ウェハの裏面側の全面に電気絶縁材料としてのダイシングテープを貼り付けて絶縁する。その後、電極端子の端子面に無電解めっきによりめっき膜を形成する（例えば、下記特許文献５参照。）。
【００１３】
また、半導体チップの両面が一対の金属板で挟まれており、装置のほぼ全体が樹脂でモールドされてなる半導体装置を製造するにあたって、次の方法が提案されている。保持治具を配置した状態で、積層された状態の第１の金属体、第１の接合材、半導体素子、第２の接合材、第３の金属体、第３の接合材および第２の金属体に対して加熱処理を行う。これにより、第１の金属体と半導体素子、半導体素子と第３の金属体、第３の金属体と第２の金属体を、それぞれ接合する（例えば、下記特許文献６参照。）。特許文献６に記載の製造方法では、最終的な接合時に半導体チップ上に接合される金属板が動くことに起因する半導体装置の動作不良の発生と、半導体装置の寿命低下とを抑制している。
【００１４】
また、半導体チップのおもて面電極と裏面電極とに、それぞれ電極と放熱体とを兼ねる金属体を配置し、装置のほぼ全体が樹脂でモールドされる半導体装置に実装される半導体チップを製造するにあたって、次の方法が提案されている。半導体ウェハの裏面を支持基板に固定した状態で、半導体ウェハのおもて面におもて面電極を形成する（例えば、下記特許文献７参照。）。
【００１５】
また、別の方法として、次の方法が提案されている。まず、半導体ウェハのおもて面側にめっき膜を形成しておもて面電極を形成し、半導体ウェハの裏面を研削して半導体ウェハを薄化する。そして、半導体ウェハの研削後の裏面にニッケル膜を含む裏面電極を形成し、その後、半導体ウェハのおもて面側にめっき膜を形成する（例えば、下記特許文献８参照。）。
【００１６】
また、別の方法として、次の方法が提案されている。まず、半導体ウェハのおもて面側に、性質を異にする複数の半導体領域が所定の位置関係で配置されている半導体素子領域を形成する。次に、半導体素子領域の位置関係に対して所定の位置関係でパターニングされているおもて面側電極を、半導体ウェハのおもて面側に形成する。次に、半導体ウェハの裏面にダイシングフレーム付きのダイシングテープを固定する。次に、ダイシングフレームを介して半導体ウェハを支持しながら、半導体ウェハのおもて面にめっき処理を行う（例えば、下記特許文献９参照。）。
【００１７】
また、別の方法として、次の方法が提案されている。まず、半導体ウェハのおもて面のアルミニウム電極の表面上にめっき膜を形成する。次に、半導体ウェハの裏面側から研削して半導体ウェハを所望の厚さにする。その後、半導体ウェハの研削後の裏面に裏面電極を形成する（例えば、下記特許文献１０参照。）。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００７−０３６２１１号公報
【特許文献２】特開２００２−１１０８９３号公報
【特許文献３】特開２００３−１１００６４号公報
【特許文献４】特許第４３４４５６０号公報
【特許文献５】特開２００５−３５３９６０号公報
【特許文献６】特許第３８２３９７４号公報
【特許文献７】特許第３８２９８６０号公報
【特許文献８】特許第４０４９０３５号公報
【特許文献９】特開２００７−０２７４７７号公報
【特許文献１０】特開２００６−２６１４１５号公報
【非特許文献】
【００１９】
【非特許文献１】電気鍍金研究会、「無電解めっき  基礎と応用」、日刊工業新聞社、１９９４年５月、ｐ．３６〜３７
【非特許文献２】株式会社ディスコ、“ＴＡＩＫＯプロセス”、［ｏｎｌｉｎｅ］、平成１３年〜平成２５年、インターネット、［平成２５年９月１９日検索］、＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｄｉｓｃｏ．ｃｏ．ｊｐ／ｊｐ／ｓｏｌｕｔｉｏｎ／ｌｉｂｒａｒｙ／ｔａｉｋｏ．ｈｔｍｌ＞
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、本発明者が鋭意研究を重ねた結果、次の問題が生じることが新たに判明した。図２２は、従来の半導体装置の製造途中におけるめっき処理後の状態を示す断面図である。スパッタリング法等の物理気相成長法により半導体ウェハ１００の裏面に裏面電極１０３を形成する場合、図１９に示すように、裏面電極１０３が半導体ウェハ１００の外周部からおもて面側に回り込むように形成される虞がある。この場合、裏面電極１０３の端部１０３ａがウェハおもて面側の外周部の保護膜１０２上にまで延在した状態となる。裏面電極１０３が半導体ウェハ１００の外周部からおもて面側に回り込むように形成される理由は、スパッタリング装置の構造に起因する。
【００２１】
スパッタリング法では、電子ビームによる一般的な蒸着法と比較して、半導体ウェハ１００よりも直径の大きいターゲットを用いる。また、ターゲットから飛び出した金属原子の平均自由行程が比較的短くなるアルゴン（Ａｒ）雰囲気を用いる。このようなスパッタリング装置の構造に起因して、裏面電極１０３のウェハおもて面側への回り込みが起こる。また、薄化された半導体ウェハ１００はおもて面側に凸に反った状態となっている。このため、裏面電極１０３を形成する際に、静電チャックなどによって半導体ウェハ１００の反りを矯正することができない場合に、裏面電極１０３の、ウェハおもて面側への回り込みが助長される虞がある。
【００２２】
裏面電極１０３がウェハおもて面側へ回り込むように形成されている場合、図２０に示すように、ウェハ裏面に形成した裏面電極１０３を支持基板１０４で保護する方法では、裏面電極１０３の端部１０３ａは露出された状態となる。このため、図２１に示すように、おもて面電極１０１上にめっき膜１０５を形成するときに、露出された裏面電極１０３の端部１０３ａ上にもめっき膜１０５ａが析出する。そして、図２２に示すように、裏面電極１０３の端部１０３ａ上に析出しためっき膜１０５ａは、めっき処理中またはめっき処理後に、裏面電極１０３の端部１０３ａから剥離することが確認された。その理由は、次の通りである。
【００２３】
裏面電極１０３は、基本的にウェハ裏面上の部分およびウェハ外周部上の部分（端部１０３ａ）ともに同じ積層構造となっている。しかしながら、裏面電極１０３を構成する各金属層の厚さは、ウェハ裏面上の部分に比べてウェハ外周部上の部分で薄くなっている。このため、おもて面電極１０１上にめっき膜１０５を形成するための無電解めっきの前処理によって、裏面電極１０３の端部１０３ａの最表面層（例えば金層）がエッチングされ、下層のニッケル層が露出される。この状態でめっき処理を行った場合、ニッケル層が露出された部分にニッケルめっき膜（めっき膜１０５ａ）が成長する。おもて面側に回り込んだ裏面電極１０３の端部１０３ａと裏面電極１０３の端部１０３ａの下地は密着性に乏しいため、めっき処理後にニッケルめっき膜の内部応力によりニッケルめっき膜が剥離する。ここで裏面電極１０３の端部１０３ａの下地とは、例えば保護膜１０２であったり，図示しないが半導体ウェハ１００上の酸化膜であったりする。
【００２４】
剥離しためっき膜１０５ａがめっき槽内に落下した場合、剥離しためっき膜１０５ａがめっき処理の結晶核となり、めっき槽内で異常析出を生じさせる原因となる。そして、めっき槽内で異常析出が発生した場合、例えばめっき液の主成分であるニッケル濃度が低下するなどめっき液組成が変化して正常なめっき処理を継続することができなくなる。このため、所定の膜厚でめっき膜１０５を形成することができなくなる。また、剥離しためっき膜１０５ａが、めっき処理中またはめっき処理後のダイシング時に、半導体ウェハ１００の表面に再付着する場合もある。この場合、再付着しためっき膜１０５ａが外観不良や配線間ショート等のチップ不良を生じさせる原因となり、歩留りが低下するという問題がある。
【００２５】
この発明は、上述した従来技術による問題点を解消するため、歩留まりの高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、おもて面および裏面にそれぞれおもて面電極および裏面電極を有する半導体チップを備えた半導体装置の製造方法であって、次の特徴を有する。まず、前記半導体チップとなる半導体ウェハのおもて面に、前記おもて面電極としておもて面電極層を形成するおもて面電極層形成工程を行う。次に、前記おもて面電極層形成工程後、前記半導体ウェハの裏面を研削して、前記半導体ウェハの厚さを薄くする薄化工程を行う。次に、前記薄化工程後、前記おもて面電極層の表面に、前記おもて面電極として電極めっき膜を形成するめっき工程を行う。次に、前記めっき工程後に、前記半導体ウェハの研削後の裏面に前記裏面電極を形成する裏面電極形成工程を行う。
【発明の効果】
【００２７】
本発明にかかる半導体装置の製造方法によれば、歩留まりの高い半導体装置を製造することができるという効果を奏する。
【図面の簡単な説明】
【００２８】
【図１】図１は、第１の実施の形態にかかる半導体装置の構造を示す断面図である。
【図２】図２は、第１の実施の形態にかかる半導体装置の製造途中における半導体ウェハの状態を示す平面図である。
【図３】図３は、図１の半導体チップのおもて面電極の平面レイアウトを示す平面図である。
【図４】図４は、第１の実施の形態にかかる半導体装置の製造方法について示すフローチャートである。
【図５】図５は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図６】図６は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図７】図７は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図８】図８は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図９】図９は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１０】図１０は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１１】図１１は、第２の実施の形態にかかる半導体装置の製造方法について示すフローチャートである。
【図１２】図１２は、第２の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１３】図１３は、第２の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１４】図１４は、第２の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図１５】図１５は、従来の半導体装置の製造方法を示すフローチャートである。
【図１６】図１６は、従来の半導体装置の製造途中の状態を示す断面図である。
【図１７】図１７は、従来の半導体装置の製造途中の状態を示す断面図である。
【図１８】図１８は、従来の半導体装置の製造途中の状態を示す断面図である。
【図１９】図１９は、従来の半導体装置の製造途中の状態を示す断面図である。
【図２０】図２０は、従来の半導体装置の製造途中の状態を示す断面図である。
【図２１】図２１は、従来の半導体装置の製造途中の状態を示す断面図である。
【図２２】図２２は、従来の半導体装置の製造途中におけるめっき処理後の状態を示す断面図である。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３０】
（第１の実施の形態）
第１の実施の形態にかかる半導体装置の製造方法によって製造される半導体装置の構造について説明する。図１は、第１の実施の形態にかかる半導体装置の構造を示す断面図である。図１に示すように、第１の実施の形態にかかる半導体装置１０は、半導体チップ１をパッケージに実装した構造を有する。半導体チップ１は、例えばＩＧＢＴ等の縦型の半導体素子である。半導体チップ１の厚さは、例えば３０μｍ以上２５０μｍ以下、好ましくは３０μｍ以上１４０μｍ以下であるのがよい。その理由は、ドリフト領域の抵抗を減らすことができるため、飽和電圧Ｖｃｅ（ｓａｔ）とターンオフ損失Ｅｏｆｆのトレードオフを改善することができるとともに、素子の放熱性が高まるため、耐熱性を向上させることができるからである。
【００３１】
以下、半導体チップ１にＩＧＢＴを適用した場合を例に、半導体装置１０の構造を詳細に説明する。半導体チップ１のおもて面には、エミッタ電極となる第１おもて面電極２ａと、ゲートパッドや電流検出パッド、温度検出用パッドとなる第２おもて面電極２ｂと、が設けられている。第１，２おもて面電極２ａ，２ｂは、半導体チップ１側から、例えばアルミニウムシリコン層、ニッケル（Ｎｉ）−リン（Ｐ）めっき膜、および金（Ａｕ）めっき膜が順に積層されてなる。アルミニウムシリコン層は、例えば１ｗｔ％程度の割合でシリコンを含むアルミニウムで構成されている。ニッケル−リンめっき膜は、後述するはんだ層との密着性を向上させる機能を有する。また、ニッケル−リンめっき膜は、例えば２ｗｔ％以上１０ｗｔ％以下程度の割合でリンを含むのが好ましい。その理由は、一般的にニッケルめっき浴が安定で、ニッケルめっきの付き周りが良好で、析出速度が早く、はんだ付け性が良好であるという特徴を有するからである。ニッケル−リンめっき膜の厚さは、はんだ接合時にはんだ層に溶融する分を考慮して、例えば３μｍ以上６μｍ以下であるのがよい。金めっき膜は、ニッケル−リンめっき膜の酸化を防止する機能を有する。金めっき膜の厚さは、例えば０．０３μｍ程度であればよい。
【００３２】
半導体チップ１の裏面には、コレクタ電極となる裏面電極３が設けられている。裏面電極３は、半導体チップ１側から、例えばアルミニウムシリコン層、チタン（Ｔｉ）層、ニッケル層、および金層が順に積層されてなる。チタン層は、ニッケル層中のニッケル原子がアルミニウムシリコン層中へ拡散するのを防止するバッファ層として機能する。ニッケル層は、後述するはんだ層との密着性を向上させる機能を有する。金層は、ニッケル層の酸化を防止する機能を有する。アルミニウムシリコン層、チタン層、ニッケル層および金層の厚さは、例えば、それぞれ０．５μｍ、０．２μｍ、０．７μｍおよび０．０５μｍであればよい。また金層に代えて、０．５μｍ以上１μｍ以下の厚さの銀（Ａｇ）層を設けてもよい。
【００３３】
半導体チップ１の第１おもて面電極２ａは、はんだ層１１を介して第１金属板４の裏面に接合されている。第１金属板４のおもて面は、はんだ層１２を介して第２金属板５の裏面に接合されている。半導体チップ１の裏面電極３は、はんだ層１３を介して第３金属板６のおもて面に接合されている。半導体チップ１の第２おもて面電極２ｂは、ボンディングワイヤー１４を介して、例えば外部装置（不図示）に接続するための第４金属板７に電気的に接続されている。ボンディングワイヤー１４として、例えばアルミニウムや金等からなるワイヤーを用いればよい。第２金属板５と第３金属板６との間に挟まれた各部材は、樹脂８で封止されている。すなわち、半導体装置１０のほぼ全体が封止されている。
【００３４】
第１，２金属板４，５は、半導体チップ１の第１おもて面電極２ａとともにエミッタ電極を構成している。第３金属板６は、半導体チップ１の第２おもて面電極２ｂとともにコレクタ電極を構成している。また、第１〜３金属板４〜６は、熱伝導性に優れた材料で形成され、半導体チップ１に発生した熱を放熱する放熱体として機能する。具体的には、第１〜３金属板４〜６として、例えば無電解めっき処理によって順に積層されたニッケル−リンめっき膜および金めっき膜からなるめっき膜で表面が覆われた銅（Ｃｕ）板を用いればよい。はんだ層１１〜１３は、錫（Ｓｎ）−銀−銅系はんだや錫−ニッケル−銅系はんだ等の鉛（Ｐｂ）を含まない鉛フリーはんだを用いればよい。はんだ層１１，１２，１３の厚さは、半導体装置１０におけるはんだ層の熱抵抗成分が大きくならないように例えば１００μｍ以下であるのがよい。
【００３５】
次に、上述したパッケージ構造の半導体装置１０に実装される半導体チップ１をダイシングする前の半導体ウェハの状態について説明する。図２は、第１の実施の形態にかかる半導体装置の製造途中における半導体ウェハの状態を示す平面図である。図２に示すように、第１の実施の形態にかかる半導体装置を製造するにあたって、半導体ウェハ２０において、ダイシングしたときに個々の半導体チップ１となる領域にはそれぞれ例えばＩＧＢＴなどの半導体素子（不図示）が形成される。半導体ウェハ２０のダイシング後に半導体チップ１となる領域は例えば格子状に配置され、ダイシング後に半導体チップ１となる領域間にはダイシングライン２０ａが配置される。
【００３６】
次に、半導体チップ１のおもて面における第１，２おもて面電極２ａ，２ｂの平面レイアウトについて説明する。図３は、図１の半導体チップのおもて面電極の平面レイアウトを示す平面図である。図３に示すように、第１，２おもて面電極２ａ，２ｂは、半導体チップ１のおもて面にそれぞれ複数設けられる。第１，２おもて面電極２ａ，２ｂの平面形状は例えば略矩形であり、第１おもて面電極２ａの占有面積は第２おもて面電極２ｂの占有面積よりも広い。第２おもて面電極２ｂは、例えば半導体チップ１の外周に沿って並列に配置される。半導体チップ１のおもて面に、第１，２おもて面電極２ａ，２ｂの他にさらに電極が設けられていてもよい。図３において半導体チップ１上の第１，２おもて面電極２ａ，２ｂ以外の部分は、ポリイミドなどの絶縁材料からなる保護膜である。
【００３７】
次に、第１の実施の形態にかかる半導体装置の製造方法について、上述したパッケージ構造の半導体装置１０を製造する場合を例に説明する。図４は、第１の実施の形態にかかる半導体装置の製造方法について示すフローチャートである。図５〜１０は、第１の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。まず、例えば直径６インチ（≒１５０ｍｍ）で厚さ６００μｍのシリコンからなる半導体ウェハ２０を用意する。次に、一般的な方法により、半導体ウェハ２０のおもて面の表面層に、例えばゲート領域やエミッタ領域などの一般的なＩＧＢＴのおもて面構造（不図示）を形成する（ステップＳ１）。おもて面構造は、ダイシング後に個々の半導体チップ１となる領域にそれぞれ形成される。
【００３８】
次に、スパッタリング法等により、半導体ウェハ２０のおもて面に、例えばアルミニウムシリコンからなるおもて面電極層２１を成膜する。そして、図５に示すように、おもて面電極層２１をパターニングする（ステップＳ２）。次に、例えばスピンコーターを用いて、半導体ウェハ２０のおもて面の全面に、例えばポリイミドなどの絶縁材料からなる保護膜２２を形成する。次に、図６に示すように、フォトリソグラフィにより保護膜２２をパターニングして保護膜２２のおもて面電極層２１上の部分を除去し、おもて面電極層２１が露出する開口部を形成する。
【００３９】
このとき、半導体ウェハ２０の外周部に保護膜２２が残るように、保護膜２２の形成およびパターニングを行うのが好ましい。その理由は、次の通りである。後述するめっき処理時に、シリコン部やおもて面電極層２１のエッチング残渣が保護膜２２で覆われずに露出された状態となっている場合、半導体ウェハ２０の外周部にめっき膜が析出し、めっき処理中やめっき処理後に剥離する虞がある。この剥離しためっき膜によって、上述した従来技術による不具合が生じる虞があるからである。
【００４０】
次に、図７に示すように、一般的な研削装置を用いて、半導体ウェハ２０を裏面側から研削（バックグラインド）する。さらに、半導体ウェハ２０の裏面をエッチングすることにより、研削によって生じたダメージ層を除去する。この研削およびエッチングにより、上述した半導体チップ１の厚さまで半導体ウェハ２０を薄化する（ステップＳ３）。次に、一般的な方法（例えばイオン注入および熱拡散）により、半導体ウェハ２０の研削後の裏面の表面層に、コレクタ領域などの裏面構造（不図示）を形成する（ステップＳ４）。
【００４１】
ステップＳ４においては、例えば、加速エネルギーを５０ｋｅＶとし、ドーズ量を１×１０15ｃｍ-2としてボロン（Ｂ）などのｐ型不純物をイオン注入した後に、注入したｐ型不純物を熱拡散させ、ｎ型の半導体チップ１にｐ型のコレクタ領域を形成する。また、例えばリンやプロトン（Ｈ+）などのｎ型不純物をイオン注入した後に、注入したｎ型不純物を熱拡散させ、ｎ型の半導体チップ１の裏面側にｎ型フィールドストップ領域を形成してもよい。このｎ型フィールドストップ領域は、オフ時にベース領域とドリフト領域との間のｐｎ接合から伸びる空乏層が、コレクタ領域に達しないようにする機能を有する。イオン注入した不純物を熱拡散させるための熱処理は、例えば３００℃以上の温度で行うのがよい。
【００４２】
次に、図８に示すように、半導体ウェハ２０の裏面に支持基板２３を貼り付け、半導体ウェハ２０の裏面（すなわちシリコン部）を保護する。支持基板２３は、後述するめっき処理時に、半導体ウェハ２０の裏面へのめっきの析出を防止するために用いられる。このため、支持基板２３に対して、接着剤を介してガラスを貼り付けたり、粘着剤付きのテープを貼ったり、めっき液に耐性のある熱硬化性樹脂をスピンコートした後に熱処理して硬化させたり、めっき液に耐性のある紫外線硬化性樹脂をスピンコートした後に紫外線を照射して樹脂を硬化させたりなどの処理が施されていてもよい。次に、図９に示すように、例えば無電解めっき処理により、おもて面電極層２１の表面に複数のめっき膜を順に積層して、電極めっき膜２４を形成する（ステップＳ５）。
【００４３】
ステップＳ５においては、電極めっき膜２４として、上述したように例えばニッケル−リンめっき膜および金めっき膜を順に積層する。ニッケル−リンめっき膜は、例えば７５℃以上８５℃以下の浴温度に保持しためっき液を用いて形成するのがよい。その理由は、無電解ニッケルめっき処理では温度の上昇に伴ってめっき析出速度が指数関数的に増大する特性を有するため、成膜速度が早く、めっき液の分解が起こらない７５℃以上８５℃以下の浴温度でめっき処理を行うのが好ましいからである。電極めっき膜２４を形成するためのめっき処理を行う前に、おもて面電極層２１と電極めっき膜２４との密着性を向上させるための前処理（例えばジンケート処理）を行ってもよい。
【００４４】
図１で示した通り、第１おもて面電極２ａとなるおもて面電極層２１上の電極めっき膜２４は、はんだ接合用である。そして、第２おもて面電極２ｂとなるおもて面電極層２１上の電極めっき膜２４は、ワイヤーボンディング用である。
【００４５】
次に、半導体ウェハ２０の裏面から支持基板２３を除去する。そして、図１０に示すように、半導体ウェハ２０の裏面に、スパッタリング法等の物理気相成長法により複数の金属層を順に積層して、裏面電極３を形成する（ステップＳ６）。ステップＳ６においては、裏面電極３として、上述したように例えばアルミニウムシリコン層、チタン層、ニッケル層および金層を順に積層する。ステップＳ６では物理気相成長法を用いるため、裏面電極３の端部３ａが半導体ウェハ２０の外周部からおもて面側に回り込むように形成される。しかしながら、裏面電極３の形成後にめっき処理は行われないため、裏面電極３の端部３ａ上にめっき膜が析出することはない。
【００４６】
次に、例えば３５０℃の熱処理を行い、裏面電極３と半導体ウェハ２０のシリコン部とのオーミックコンタクトを形成し、裏面電極３のコンタクト抵抗を低減する。次に、ダイシングライン２０ａに沿って半導体ウェハ２０をダイシングすることにより、図１の半導体装置１０に実装する半導体チップ１が完成する。
【００４７】
次に、一般的な方法により、半導体チップ１および第１〜３金属板４〜６が所定の配置となるように、それぞれの部材をはんだ接合する。そして、半導体チップ１の第２おもて面電極２ｂとなる電極めっき膜２４にボンディングワイヤー１４を介して第４金属板７を接続する。その後、少なくとも半導体チップ１全体を樹脂８で封止することにより、図１に示すパッケージ構造の半導体装置１０が完成する。
【００４８】
（第２の実施の形態）
第２の実施の形態にかかる半導体装置の製造方法について、上述したパッケージ構造の半導体装置１０を製造する場合を例に説明する。図１１は、第２の実施の形態にかかる半導体装置の製造方法について示すフローチャートである。図１２〜１４は、第２の実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。以下の第２の実施の形態において、前述の第１の実施の形態との対応部分には同一符号を付し、重複する箇所は説明を省略する。
【００４９】
まず、シリコンからなる半導体ウェハ２０を用意する。次に、図１２に示すように、一般的な方法により、半導体ウェハ２０のおもて面の表面層に、一般的なＩＧＢＴのおもて面構造（不図示）を形成する（ステップＳ１）。
【００５０】
次に、一般的な研削装置を用いて、半導体ウェハ２０を裏面側から研削（バックグラインド）する。さらに、図１３に示すように、半導体ウェハ２０の裏面をエッチングすることにより、研削によって生じたダメージ層を除去する。この研削およびエッチングにより、上述した半導体チップ１の厚さまで半導体ウェハ２０を薄化する（ステップＳ１２）。
【００５１】
次に、一般的な方法（例えばイオン注入および熱拡散）により、半導体ウェハ２０の研削後の裏面の表面層に、コレクタ領域などの裏面構造を形成する（ステップＳ１３）。ステップＳ１３においては、例えば、加速エネルギーを５０ｋｅＶとし、ドーズ量を１×１０15ｃｍ-2としてボロン（Ｂ）などのｐ型不純物をイオン注入した後に、注入したｐ型不純物を熱拡散させ、ｎ型の半導体チップ１にｐ型のコレクタ領域を形成する。イオン注入した不純物を熱拡散させるための熱処理は、例えば３００℃以上の温度で行うのがよい。
【００５２】
次に、スパッタリング法等により、半導体ウェハ２０のおもて面に、おもて面電極層２１を成膜する。そして、おもて面電極層２１をパターニングする。次に、例えばスピンコーターを用いて、半導体ウェハ２０のおもて面の全面に、保護膜２２を形成する。次に、図１４に示すように、フォトリソグラフィにより保護膜２２をパターニングして保護膜２２のおもて面電極層２１上の部分を除去し、おもて面電極層２１が露出する開口部を形成する（ステップＳ１４）。
【００５３】
次に、半導体ウェハ２０の裏面に支持基板２３を貼り付け、半導体ウェハ２０の裏面（すなわちシリコン部）を保護する。
【００５４】
次に、図９に示すように、おもて面電極層２１の表面に複数のめっき膜を順に積層して、電極めっき膜２４を形成する（ステップＳ５）。ステップＳ５においては、電極めっき膜２４として、上述したように例えばニッケル−リンめっき膜および金めっき膜を順に積層する。
【００５５】
次に、半導体ウェハ２０の裏面から支持基板２３を除去する。そして、図１０に示すように、半導体ウェハ２０の裏面に、スパッタリング法等の物理気相成長法により複数の金属層を順に積層して、裏面電極３を形成する（ステップＳ６）。ステップＳ６においては、裏面電極３として、上述したように例えばアルミニウムシリコン層、チタン層、ニッケル層および金層を順に積層する。ステップＳ６では物理気相成長法を用いるため、裏面電極３の端部３ａが半導体ウェハ２０の外周部からおもて面側に回り込むように形成される。しかしながら、裏面電極３の形成後にめっき処理は行われないため、裏面電極３の端部３ａ上にめっき膜が析出することはない。
【００５６】
次に、例えば３５０℃の熱処理を行い、裏面電極３と半導体ウェハ２０のシリコン部とのオーミックコンタクトを形成し、裏面電極３のコンタクト抵抗を低減する。次に、ダイシングライン２０ａに沿って半導体ウェハ２０をダイシングすることにより、図１の半導体装置１０に実装する半導体チップ１が完成する。
【００５７】
以上、説明したように、実施の形態によれば、ウェハおもて面のおもて面電極層上に電極めっき膜を形成した後に、ウェハ裏面に裏面電極を形成する。このため、裏面電極の端部がウェハおもて面側の外周部の保護膜上にまで延在したとしても、ウェハ外周部の裏面電極の端部上にめっき膜は析出しない。したがって、従来のようにめっき処理中またはめっき処理後に半導体ウェハの端部からめっき膜が剥離されることはない。このため、剥離しためっき膜によって生じるめっき槽中での異常析出を防止することができる。また、剥離しためっき膜が半導体ウェハに再付着することで生じるチップ不良を防止することができる。したがって、半導体チップの歩留りを向上させることができる。
【００５８】
また、実施の形態によれば、ウェハ裏面側に裏面構造を形成した後に、ウェハおもて面のおもて面電極層上に電極めっき膜を形成する。このため、裏面構造を形成するための熱処理（不純物の熱拡散）によって、電極めっき膜が割れることを防止することができる。
【００５９】
また、第２の実施の形態によれば、ウェハ裏面側に裏面構造を形成した後に、ウェハおもて面のおもて面電極層を形成する。このため、おもて面電極としてアルミニウムやその合金を用いた場合でも、電極の融点より高い温度で、イオン注入した不純物を熱拡散させるための熱処理を行うことができる。例えばセレン（Ｓｅ）を注入イオンに用いた場合、熱拡散させるための熱処理温度は約９００℃になり、アルミニウムの融点（６６０℃）より高温になる。第２の実施形態によれば、この場合においても、上述の歩留り向上などの効果を得ることができる。
【００６０】
以上において本発明では、半導体チップに形成される半導体素子としてＩＧＢＴを例に説明している。しかしながら、上述した実施の形態に限らず、ＭＯＳＦＥＴや、ＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）などの様々な半導体素子において、電極表面にめっき膜を形成する場合に適用可能である。また、上述した実施の形態では、６インチの半導体ウェハを用いた場合を例に説明しているが、これに限らず、例えば４インチや８インチ、１２インチ等の様々な直径を有する半導体ウェハを用いることが可能である。また、半導体ウェハの構成材料は、シリコンに限らず、例えば炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）など様々な半導体材料であってもよい。
【００６１】
また、上述した実施の形態では、半導体ウェハの裏面を一様に研削した場合を例に説明している。しかしながら、例えば上記非特許文献２で提案されるように、半導体ウェハの裏面の中央部のみ研削し、外周部を所定の幅で厚く残したリブ部を有する半導体ウェハにも本発明は適用可能である。また、上述したチップおもて面の第１，２おもて面電極の配置は一例であり、半導体チップに形成される半導体素子の構造に合わせて種々変更可能である。
【産業上の利用可能性】
【００６２】
以上のように、本発明にかかる半導体装置の製造方法は、デバイス厚の薄い半導体チップを実装した半導体装置を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）、スイッチング電源やハイブリッド車向け昇圧ＤＣ−ＤＣコンバータに用いられるＩＧＢＴ等の電力用半導体装置の製造に適している。
【符号の説明】
【００６３】
１  半導体チップ
２ａ  第１おもて面電極
２ｂ  第２おもて面電極
３  裏面電極
３ａ  裏面電極の端部
４  第１金属板
５  第２金属板
６  第３金属板
７  第４金属板
８  樹脂
１０  半導体装置
１１、１２、１３  はんだ層
１４  ボンディングワイヤー
２０  半導体ウェハ
２０ａ  ダイシングライン
２１  おもて面電極層
２２  保護膜
２３  支持基板
２４  電極めっき膜
【図１】
0005983889.tif 000002
【図２】
0005983889.tif 000003
【図３】
0005983889.tif 000004
【図４】
0005983889.tif 000005
【図５】
0005983889.tif 000006
【図６】
0005983889.tif 000007
【図７】
0005983889.tif 000008
【図８】
0005983889.tif 000009
【図９】
0005983889.tif 000010
【図１０】
0005983889.tif 000011
【図１１】
0005983889.tif 000012
【図１２】
0005983889.tif 000013
【図１３】
0005983889.tif 000014
【図１４】
0005983889.tif 000015
【図１５】
0005983889.tif 000016
【図１６】
0005983889.tif 000017
【図１７】
0005983889.tif 000018
【図１８】
0005983889.tif 000019
【図１９】
0005983889.tif 000020
【図２０】
0005983889.tif 000021
【図２１】
0005983889.tif 000022
【図２２】
0005983889.tif 000023