(57)【特許請求の範囲】
【請求項１】
２つの発振回路と、
前記２つの発振回路の各々に供給される電源電圧を互いに排他的に生成する２つのレギュレーターと、
選択信号に応じて、前記２つの発振回路から出力される発振信号のうち、前記電源電圧が供給されている一方の発振回路の発振信号を選択する選択回路と、を含み、
前記２つのレギュレーターの各々は、
前記選択信号のデコード信号の各々を入力電圧として前記電源電圧を生成する、発振器。
【請求項２】
請求項１において、
前記２つのレギュレーターのうち前記選択信号に応じて一方のレギュレーターを選択し、前記一方のレギュレーターに前記電源電圧の生成を許可するイネーブル信号を供給するスイッチ回路を含む、発振器。
【請求項３】
２つの発振回路と、
前記２つの発振回路の各々に供給される第１の電源電圧を互いに排他的に生成する２つのレギュレーターと、
選択信号に応じて、前記２つの発振回路から出力される発振信号のうち、前記第１の電源電圧が供給されている一方の発振回路の発振信号を選択する選択回路と、
前記２つのレギュレーターから前記選択信号に応じて一方のレギュレーターを選択し、前記一方のレギュレーターに入力電圧として第２の電源電圧を供給するスイッチ回路と、を含み、
前記２つのレギュレーターの各々は、
前記第２の電源電圧を、前記第１の電源電圧の生成を許可するイネーブル信号として動作する、発振器。
【請求項４】
請求項１乃至３のいずれか一項に記載の発振器を含む、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器及び電子機器に関する。
【背景技術】
【０００２】
制御電圧に応じて発振周波数を変化させることができる電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）が広く知られており、様々な用途に使用されている。その中でも、周波数安定度の高い水晶振動子を用いた電圧制御型水晶発振器（ＶＣＸＯ：Voltage Controlled X’tal Oscillator）や弾性表面波（ＳＡＷ：S urface Acoustic Wave）共振子を用いた電圧制御型ＳＡＷ発振器（ＶＣＳＯ：Voltage Controlled SAW Oscillator）等が様々な用途に使用されている。ＶＣＸＯは周波数安定度が高く、ＶＣＳＯは高い発振周波数が得られるため、用途に応じてこれらの発振器が使い分けられている。これらの発振器では、水晶振動子やＳＡＷ共振子等の発振素子の一端に可変容量素子を接続することで、発振素子の共振周波数と反共振周波数の間で可変容量素子の容量値に応じた周波数で発振させることができる。共振周波数と反共振周波数の差が小さい場合、即ち、ＶＣＯとしての周波数可変範囲が狭い場合、周波数可変範囲を広げる目的で、発振素子に直列にインダクタンス素子（伸長コイル）を挿入する場合がある。ところが、伸長コイルを挿入することで、本来の発振モード以外に、伸長コイルのインダクタンスＬと発振素子の並列容量Ｃ０によるＬＣ発振モードも存在することになり、発振起動時の様々な条件によってはＬＣ発振が選択されてしまい、本来の周波数で発振しない場合がある。特に、発振回路に供給される電源電圧が急峻に立ち上がった場合に異常発振（ＬＣ発振）が起きやすいことが知られている。
【０００３】
そこで、特許文献１では、出力ＣＭＯＳインバーターに供給される主電源電圧を抵抗とコンデンサーによるローパスフィルターを介して発振回路に供給することで水晶振動子の励振電力を低減し、これにより異常発振を防止する手法が提案されている。この手法によれば、発振回路にローパスフィルターを介して電圧を供給することで、電源起動後、発振回路に供給される電圧を徐々に上昇させることができるので、電源起動時の異常発振を防止することが可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１６７９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
異なる周波数で発振する２つの発振回路の発振信号を切り替えて出力可能な発振器（２周波切り替え機能付きの発振器）においても、上述した電源起動時の異常発振（ＬＣ発振）の問題があるため、特許文献１の手法を適用し、図１２に示すように、スイッチ回路の前段にローパスフィルターを接続することが考えられる。ところが、２周波切り替え機能付きの発振器では、２つの発振回路が同時に動作すると干渉が起こり出力される発振信号にスプリアスが発生する等の問題が生じるため、スイッチ回路を用いて一方の発振回路にのみ電源電圧が供給されるようになっており、周波数を切り替える際に異常発振（ＬＣ発振）が起こるおそれがある。
【０００６】
また、特許文献１の手法では、ローパスフィルターを構成する抵抗を流れる電流により電圧降下が生じるため、発振回路の負荷の大きさに応じて、発振回路に供給される電圧が変化する。そのため、発振回路の負荷が大きい、あるいは、発振周波数を高くするために電流を増やすと、発振回路に十分な電圧が供給されなくなるため、電源電圧の低電圧化が難しいという問題がある。
【０００７】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、発振回路に一定電圧を供給するとともに、電源起動時だけでなく周波数の切り替え時にも異常発振を抑制することが可能な発振器及び電子機器を提供することができる。
【課題を解決するための手段】
【０００８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００９】
［適用例１］
本適用例に係る発振器は、複数の発振回路と、前記複数の発振回路の各々に供給される電源電圧を互いに排他的に生成する複数のレギュレーターと、選択信号に応じて、前記複数の発振回路の発振信号から、前記電源電圧が供給されている発振回路の発振信号を選択する選択回路と、を含む。
【００１０】
本適用例に係る発振器では、一般に、レギュレーターの出力電圧が緩やかに立ち上がる性質を利用し、複数のレギュレーターの出力電圧を複数の発振回路の各々に排他的に供給する。従って、本適用例に係る発振器によれば、電源起動時も周波数切り替え時も、発振動作を行う発振回路の電源電圧が緩やかに立ち上がるので、異常発振を抑制することができる。
【００１１】
また、本適用例に係る発振器によれば、各レギュレーターが各発振回路の電源電圧を排他的に生成することで、各発振回路が排他的に動作するので、出力信号に干渉によるスプリアスが発生しないようにできるとともに、低電力化にも有利である。
【００１２】
また、本適用例に係る発振器によれば、複数の発振回路の各々に、レギュレーターが発生させる一定電圧が供給されるので、発振器の低電圧化にさらに有利である。
【００１３】
［適用例２］
上記適用例に係る発振器において、前記複数のレギュレーターの各々は、前記選択信号のデコード信号の各々を入力電圧として前記電源電圧を生成するようにしてもよい。
【００１４】
本適用例に係る発振器によれば、選択信号のデコード信号は排他的にハイレベルになるので、このデコード信号を各レギュレーターの入力電圧とすることで、各レギュレーターを排他的に動作させることができる。また、一般に、デコード信号のハイレベルは、電源電圧に対してほとんど電圧降下がないので、各レギュレーターに電源電圧とほぼ等しい電圧を供給することができる。
【００１５】
［適用例３］
上記適用例に係る発振器は、前記複数のレギュレーターから前記選択信号に応じて１つのレギュレーターを選択し、選択したレギュレーターに前記電源電圧の生成を許可するイネーブル信号を供給するスイッチ回路を含むようにしてもよい。
【００１６】
本適用例に係る発振器によれば、スイッチ回路により、動作しているレギュレーターにのみイネーブル信号が供給されるので、動作していないレギュレーターの消費電流を低減することができる。従って、本適用例に係る発振器は、低消費電力化に有利である。
【００１７】
［適用例４］
上記適用例に係る発振器は、前記複数のレギュレーターから前記選択信号に応じて１つのレギュレーターを選択し、選択したレギュレーターに入力電圧を供給するスイッチ回路を含むようにしてもよい。
【００１８】
本適用例に係る発振器によれば、スイッチ回路により、１つのレギュレーターを選択して入力電圧を供給するので、各レギュレーターを排他的に動作させることができる。
【００１９】
［適用例５］
本適用例に係る電子機器は、上記のいずれかの適用例に係る発振器を含む。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態の発振器の構成例を示す図。
【図２】第１実施形態における電源起動時の信号波形の一例を示す図。
【図３】第１実施形態における周波数切り替え時の信号波形の一例を示す図。
【図４】第２実施形態の発振器の構成例を示す図。
【図５】第２実施形態における電源起動時の信号波形の一例を示す図。
【図６】第２実施形態における周波数切り替え時の信号波形の一例を示す図。
【図７】第３実施形態の発振器の構成例を示す図。
【図８】第３実施形態における電源起動時の信号波形の一例を示す図。
【図９】第３実施形態における周波数切り替え時の信号波形の一例を示す図。
【図１０】本実施形態の電子機器の機能ブロック図。
【図１１】本実施形態の電子機器の外観の一例を示す図。
【図１２】従来手法を適用して異常発振を抑制した場合の２周波切り替え機能付きの発振器の構成例を示す図。
【発明を実施するための形態】
【００２１】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２２】
１．発振器
１−１．第１実施形態
図１は、第１実施形態の発振器の構成例を示す図である。図１に示すように、本実施形態の発振器１は、発振回路１０、発振回路２０、選択回路３０、レギュレーター４０、レギュレーター５０、スイッチ回路６０を含んで構成されている。ただし、本実施形態の発振器１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００２３】
スイッチ回路６０は、選択信号ＳＥＬの電圧レベル（ローレベルかハイレベルか）に応じて、外部から供給される電源電圧Ｖｃｃを２つの出力のいずれか一方にのみ伝搬させる回路である。本実施形態では、選択信号ＳＥＬがローレベルであれば、出力電圧Ｖｃｃ１が電源電圧Ｖｃｃになるとともに出力電圧Ｖｃｃ２がグランド電位（０Ｖ）になる。一方、選択信号ＳＥＬがハイレベルであれば、出力電圧Ｖｃｃ１がグランド電位（０Ｖ）になるとともに出力電圧Ｖｃｃ２が電源電圧Ｖｃｃになる。
【００２４】
レギュレーター４０は、電源電圧Ｖｃｃをイネーブル信号として動作し、電源電圧（入力電圧）Ｖｃｃ１が供給される（Ｖｃｃ２が０ＶからＶｃｃになる）と、Ｖｃｃ１を低電圧化して一定電圧Ｖｒｅｇ１を発生させる。
【００２５】
同様に、レギュレーター５０は、電源電圧Ｖｃｃをイネーブル信号として動作し、電源電圧（入力電圧）Ｖｃｃ２が供給される（Ｖｃｃ２が０ＶからＶｃｃになる）と、Ｖｃｃ２を低電圧化して一定電圧Ｖｒｅｇ２を発生させる。
【００２６】
発振回路１０は、発振素子（水晶振動子等）と、当該発振素子の一端から他端に至る発振ループ（帰還経路）上に増幅素子とが設けられた任意のタイプの発振回路であり、レギュレーター４０が生成する電源電圧Ｖｒｅｇ１が供給される（Ｖｒｅｇ１が０Ｖから所定の一定電圧になる）と、発振動作を開始し、所定の周波数で発振する。
【００２７】
同様に、発振回路２０は、発振素子（水晶振動子等）と、当該発振素子の一端から他端に至る発振ループ（帰還経路）上に増幅素子とが設けられた任意のタイプの発振回路であり、レギュレーター５０が生成する電源電圧Ｖｒｅｇ２が供給される（Ｖｒｅｇ２が０Ｖから所定の一定電圧になる）と、発振動作を開始し、発振回路１０の発振周波数と異なる所定の周波数で発振する。
【００２８】
選択回路３０は、選択信号ＳＥＬの電圧レベル（ローレベルかハイレベルか）に応じて、発振回路１０の発振信号Ｖｏｓｃ１又は発振回路２０の発振信号Ｖｏｓｃ２を選択し、選択した発振信号Ｖｏｓｃを出力する。本実施形態では、選択信号ＳＥＬがローレベルであれば発振信号Ｖｏｓｃとして発振回路１０の発振信号Ｖｏｓｃ１が選択され、選択信号ＳＥＬがハイレベルであれば発振信号Ｖｏｓｃとして発振回路２０の発振信号Ｖｏｓｃ２が選択される。
【００２９】
図２は、電源起動時の信号波形の一例を示す図である。図２に示すように、時刻ｔ１において、電源電圧Ｖｃｃが立ち上がると、選択信号ＳＥＬがローレベルなので、スイッチ回路６０により、Ｖｃｃ１が立ち上がる（０ＶからＶｃｃになる）。一方、Ｖｃｃ２は０Ｖのままである。
【００３０】
Ｖｃｃ１が立ち上がると、レギュレーター４０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、Ｖｃｃ２は立ち上がっていないため、レギュレーター５０は動作せず、Ｖｒｅｇ２は０Ｖのままである。
【００３１】
時刻ｔ２において、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ２は立ち上がっていないため、発振回路２０は発振動作を行わず、Ｖｏｓｃ２は０Ｖのままである。
【００３２】
そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。
【００３３】
その後、電源電圧Ｖｃｃが立ち下がり、時刻ｔ３において、再び電源電圧Ｖｃｃが立ち上がるとともに選択信号ＳＥＬがハイレベルになると、スイッチ回路６０により、Ｖｃｃ２が立ち上がる（０ＶからＶｃｃになる）。一方、Ｖｃｃ１は０Ｖのままである。
【００３４】
Ｖｃｃ２が立ち上がると、レギュレーター５０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、Ｖｃｃ１は立ち上がっていないため、レギュレーター４０は動作せず、Ｖｒｅｇ１は０Ｖのままである。
【００３５】
時刻ｔ４において、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ１は立ち上がっていないため、発振回路１０は発振動作を行わず、Ｖｏｓｃ１は０Ｖのままである。
【００３６】
そして、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。
【００３７】
このように、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがローレベルであれば、発振回路１０のみが動作し、その電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。また、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがハイレベルであれば、発振回路２０のみが動作し、その電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。
【００３８】
図３は、周波数切り替え時の信号波形の一例を示す図である。図３に示すように、時刻ｔ１までは選択信号ＳＥＬがローレベルであり、発振回路１０のみが発振動作を行っており、発振信号Ｖｏｓｃ１のみが発生している。そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択されている。
【００３９】
時刻ｔ１において、周波数の切り替え操作が行われ、選択信号ＳＥＬがローレベルからハイレベルに変化すると、スイッチ回路６０により、Ｖｃｃ１が立ち下がる（Ｖｃｃから０Ｖになる）とともに、Ｖｃｃ２が立ち上がる（０ＶからＶｃｃになる）。
【００４０】
Ｖｃｃ１が立ち下がると、レギュレーター４０の動作が停止し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、Ｖｃｃ２が立ち上がると、レギュレーター５０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【００４１】
時刻ｔ２において、Ｖｒｅｇ１が立ち下がると、発振回路１０が発振動作を停止し、Ｖｏｓｃ１が０Ｖになる。また、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。
【００４２】
そして、時刻ｔ１〜ｔ３では、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。
【００４３】
時刻ｔ３において、再び周波数の切り替え操作が行われ、選択信号ＳＥＬがハイレベルからローレベルに変化すると、スイッチ回路６０により、Ｖｃｃ２が立ち下がる（Ｖｃｃから０Ｖになる）とともに、Ｖｃｃ１が立ち上がる（０ＶからＶｃｃになる）。
【００４４】
Ｖｃｃ２が立ち下がると、レギュレーター５０の動作が停止し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、Ｖｃｃ１が立ち上がると、レギュレーター４０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【００４５】
時刻ｔ４において、Ｖｒｅｇ２が立ち下がると、発振回路２０が発振動作を停止し、Ｖｏｓｃ２が０Ｖになる。また、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。
【００４６】
そして、時刻ｔ３以降は、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。
【００４７】
このように、周波数の切り替え操作により選択信号ＳＥＬがローレベルからハイレベルに変化すると、発振回路１０が発振動作を停止するとともに発振回路２０が発振動作を開始する。この時、発振回路２０の電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号ＳＥＬがハイレベルからローレベルに変化すると、発振回路２０が発振動作を停止するとともに発振回路１０が発振動作を開始する。この時、発振回路１０の電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。
【００４８】
以上に説明したように、第１実施形態の発振器によれば、電源起動時も周波数切り替え時も、発振動作を行う発振回路１０又は発振回路２０の電源電圧が緩やかに立ち上がるので、異常発振を抑制することができる。特に、発振回路１０や発振回路２０が、伸長コイルを有する電圧制御型の圧電発振回路の場合、伸長コイルのＬと圧電発振素子（水晶振動子等）の並列容量Ｃ０によるＬＣ発振が起こりやすいので、特に有効である。
【００４９】
また、実施形態の発振器によれば、発振回路１０と発振回路２０が排他的に動作するので、出力される発振信号に干渉によるスプリアスが発生しないようにできるとともに、低電力化にも有利である。
【００５０】
また、本実施形態の発振器によれば、発振回路１０と発振回路２０の前段にそれぞれ（２つのＲＣ回路ではなく）レギュレーター４０とレギュレーター５０を設けたことで、発振回路１０と発振回路２０に一定の電源電圧を供給することができる。従って、発振回路１０と発振回路２０の前段に２つのＲＣ回路を設けた場合と比較して電源電圧Ｖｃｃの低電圧化に有利である。また、発振器１をディスクリートに組んで構成した場合、発振回路１０と発振回路２０の前段に２つのＲＣ回路を設けた場合と比較して、部品点数を削減することができる。
【００５１】
１−２．第２実施形態
第１実施形態では、電源電圧Ｖｃｃは、スイッチ回路６０を介してレギュレーター４０の入力電圧Ｖｃｃ１又はレギュレーター５０の入力電圧Ｖｃｃ２に伝搬する。従って、スイッチ回路６０をアナログスイッチで構成する等、スイッチ回路６０の構成によっては、その抵抗値により電圧降下が生じ、Ｖｃｃ１やＶｃｃ２がＶｃｃよりも低い電圧になる場合がある。そのため、電源電圧Ｖｃｃの低電圧化に不利になる場合もある。そこで、第２実施形態では、レギュレーター４０の入力電圧及びレギュレーター５０の入力電圧がＶｃｃになるような構成とする。
【００５２】
図４は、第２実施形態の発振器の構成例を示す図である。図４において、図１と同じ構成要素には同じ符号を付している。図４に示すように、第２実施形態の発振器１は、発振回路１０、発振回路２０、選択回路３０、レギュレーター４０、レギュレーター５０、デコード回路７０を含んで構成されている。ただし、本実施形態の発振器１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００５３】
デコード回路７０は、選択信号ＳＥＬをデコードし、２つのデコード信号を生成する回路である。本実施形態では、デコード回路７０は、電源電圧Ｖｃｃで動作するＣＭＯＳインバーター７２とＣＭＯＳバッファー７４を含む。従って、選択信号ＳＥＬがローレベルであればデコード信号ＳＥＬ１とＳＥＬ２がそれぞれＶｃｃとグランド電位（０Ｖ）になり、選択信号ＳＥＬがハイレベルであればデコード信号ＳＥＬ１とＳＥＬ２がそれぞれグランド電位（０Ｖ）とＶｃｃになる。
【００５４】
レギュレーター４０は、デコード信号ＳＥＬ１を入力電圧、電源電圧Ｖｃｃをイネーブル信号として動作する。すなわち、電源電圧Ｖｃｃが立ち上がっている状態でデコード信号ＳＥＬ１の電圧が０ＶからＶｃｃになると、Ｖｃｃを低電圧化して一定電圧Ｖｒｅｇ１を発生させる。
【００５５】
同様に、レギュレーター５０は、デコード信号ＳＥＬ２を入力電圧、電源電圧Ｖｃｃをイネーブル信号として動作する。すなわち、電源電圧Ｖｃｃが立ち上がっている状態でデコード信号ＳＥＬ２の電圧が０ＶからＶｃｃになると、Ｖｃｃを低電圧化して一定電圧Ｖｒｅｇ２を発生させる。
【００５６】
第２実施形態の発振器における以降の構成（発振回路１０、発振回路２０、選択回路３０の各構成及び接続関係）は、第１実施形態と同様であるので、その説明を省略する。
【００５７】
図５は、第２実施形態における電源起動時の信号波形の一例を示す図である。図５に示すように、時刻ｔ１において、電源電圧Ｖｃｃが立ち上がると、選択信号ＳＥＬがローレベルなので、デコード回路７０により、ＳＥＬ１がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。一方、ＳＥＬ２はローレベル（０Ｖ）のままである。
【００５８】
ＳＥＬ１がハイレベル（Ｖｃｃ）になると、レギュレーター４０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、ＳＥＬ２はローレベル（０Ｖ）なので、レギュレーター５０は動作せず、Ｖｒｅｇ２は０Ｖのままである。
【００５９】
時刻ｔ２において、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ２は立ち上がっていないため、発振回路２０は発振動作を行わず、Ｖｏｓｃ２は０Ｖのままである。
【００６０】
そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。
【００６１】
その後、電源電圧Ｖｃｃが立ち下がり、時刻ｔ３において、再び電源電圧Ｖｃｃが立ち上がるとともに選択信号ＳＥＬがハイレベルになると、デコード回路７０により、ＳＥＬ２がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。一方、ＳＥＬ１はローレベル（０Ｖ）のままである。
【００６２】
ＳＥＬ２がハイレベル（Ｖｃｃ）になると、レギュレーター５０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、ＳＥＬ１はローレベル（０Ｖ）なので、レギュレーター４０は動作せず、Ｖｒｅｇ１は０Ｖのままである。
【００６３】
時刻ｔ４において、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ１は立ち上がっていないため、発振回路１０は発振動作を行わず、Ｖｏｓｃ１は０Ｖのままである。
【００６４】
そして、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。
【００６５】
このように、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがローレベルであれば、発振回路１０のみが動作し、その電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。また、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがハイレベルであれば、発振回路２０のみが動作し、その電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。
【００６６】
図６は、第２実施形態における周波数切り替え時の信号波形の一例を示す図である。図６に示すように、時刻ｔ１までは選択信号ＳＥＬがローレベルであり、発振回路１０のみが発振動作を行っており、発振信号Ｖｏｓｃ１のみが発生している。そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択されている。
【００６７】
時刻ｔ１において、周波数の切り替え操作が行われ、選択信号ＳＥＬがローレベルからハイレベルに変化すると、デコード回路７０により、ＳＥＬ１がハイレベル（Ｖｃｃ）からローレベル（０Ｖ）に変化するとともに、ＳＥＬ２がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。
【００６８】
ＳＥＬ１がローレベル（０Ｖ）になると、レギュレーター４０の動作が停止し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、ＳＥＬ２がハイレベル（Ｖｃｃ）になると、レギュレーター５０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【００６９】
時刻ｔ２において、Ｖｒｅｇ１が立ち下がると、発振回路１０が発振動作を停止し、Ｖｏｓｃ１が０Ｖになる。また、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。
【００７０】
そして、時刻ｔ１〜ｔ３では、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。
【００７１】
時刻ｔ３において、再び周波数の切り替え操作が行われ、選択信号ＳＥＬがハイレベルからローレベルに変化すると、デコード回路７０により、ＳＥＬ２がハイレベル（Ｖｃｃ）からローレベル（０Ｖ）に変化するとともに、ＳＥＬ１がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。
【００７２】
ＳＥＬ２がローレベル（０Ｖ）になると、レギュレーター５０の動作が停止し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、ＳＥＬ１がハイレベル（Ｖｃｃ）になると、レギュレーター４０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【００７３】
時刻ｔ４において、Ｖｒｅｇ２が立ち下がると、発振回路２０が発振動作を停止し、Ｖｏｓｃ２が０Ｖになる。また、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。
【００７４】
そして、時刻ｔ３以降は、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。
【００７５】
このように、周波数の切り替え操作により選択信号ＳＥＬがローレベルからハイレベルに変化すると、発振回路１０が発振動作を停止するとともに発振回路２０が発振動作を開始する。この時、発振回路２０の電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号ＳＥＬがハイレベルからローレベルに変化すると、発振回路２０が発振動作を停止するとともに発振回路１０が発振動作を開始する。この時、発振回路１０の電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。
【００７６】
以上に説明した第２実施形態の発振器によれば、第１実施形態の発振器と同様の効果を奏することができる。
【００７７】
さらに、第２実施形態の発振器によれば、デコード回路７０により、レギュレーター４０の入力電圧及びレギュレーター５０の入力電圧が電圧降下することなく電源電圧Ｖｃｃになるので、第１実施形態よりも電源電圧Ｖｃｃの低電圧化に有利である。
【００７８】
１−３．第３実施形態
第２実施形態では、レギュレーター４０とレギュレーター５０は排他的に動作するが、イネーブル端子には常に電源電圧Ｖｃｃが供給されている。そのため、動作していないレギュレーターでも、イネーブル端子からグランドに流れる電流が発生する場合もあり、低消費電力化に不利である。そこで、第３実施形態では、動作していないレギュレーターのイネーブル信号が０Ｖになる構成とする。
【００７９】
図７は、第３実施形態の発振器の構成例を示す図である。図７において、図４と同じ構成要素には同じ符号を付している。図７に示すように、第３実施形態の発振器１は、発振回路１０、発振回路２０、選択回路３０、レギュレーター４０、レギュレーター５０、スイッチ回路６０、デコード回路７０を含んで構成されている。ただし、本実施形態の発振器１は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
【００８０】
スイッチ回路６０は、選択信号ＳＥＬがローレベルであれば、出力電圧Ｖｅｎ１が電源電圧Ｖｃｃになるとともに出力電圧Ｖｅｎ２がグランド電位（０Ｖ）になる。一方、選択信号ＳＥＬがハイレベルであれば、出力電圧Ｖｅｎ１がグランド電位（０Ｖ）になるとともに出力電圧Ｖｅｎ２が電源電圧Ｖｃｃになる。
【００８１】
デコード回路７０は、第２実施形態と同様の構成であり、選択信号ＳＥＬがローレベルであればデコード信号ＳＥＬ１とＳＥＬ２がそれぞれＶｃｃとグランド電位（０Ｖ）になり、選択信号ＳＥＬがハイレベルであればデコード信号ＳＥＬ１とＳＥＬ２がそれぞれグランド電位（０Ｖ）とＶｃｃになる。
【００８２】
レギュレーター４０は、デコード信号ＳＥＬ１を入力電圧、Ｖｅｎ１をイネーブル信号として動作する。すなわち、Ｖｅｎ１がＶｃｃの状態でデコード信号ＳＥＬ１の電圧が０ＶからＶｃｃになると、Ｖｃｃを低電圧化して一定電圧Ｖｒｅｇ１を発生させる。
【００８３】
同様に、レギュレーター５０は、デコード信号ＳＥＬ２を入力電圧、Ｖｅｎ２をイネーブル信号として動作する。すなわち、Ｖｅｎ２がＶｃｃの状態でデコード信号ＳＥＬ２の電圧が０ＶからＶｃｃになると、Ｖｃｃを低電圧化して一定電圧Ｖｒｅｇ２を発生させる。
【００８４】
第３実施形態の発振器における以降の構成（発振回路１０、発振回路２０、選択回路３０の各構成及び接続関係）は、第１実施形態及び第２実施形態と同様であるので、その説明を省略する。
【００８５】
図８は、第３実施形態における電源起動時の信号波形の一例を示す図である。図８に示すように、時刻ｔ１において、電源電圧Ｖｃｃが立ち上がると、選択信号ＳＥＬがローレベルなので、スイッチ回路６０によりＶｅｎ１が立ち上がる（０ＶからＶｃｃになる）とともに、デコード回路７０によりＳＥＬ１がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。一方、Ｖｅｎ２は０Ｖのままであり、ＳＥＬ２はローレベル（０Ｖ）のままである。
【００８６】
Ｖｅｎ１が立ち上がるとともにＳＥＬ１がハイレベル（Ｖｃｃ）になると、レギュレーター４０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、ＳＥＬ２はローレベル（０Ｖ）なので、レギュレーター５０は動作せず、Ｖｒｅｇ２は０Ｖのままである。また、この時、Ｖｅｎ２が０Ｖなので、レギュレーター５０の消費電流はほぼ０である。
【００８７】
時刻ｔ２において、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ２は立ち上がっていないため、発振回路２０は発振動作を行わず、Ｖｏｓｃ２は０Ｖのままである。
【００８８】
そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。
【００８９】
その後、電源電圧Ｖｃｃが立ち下がり、時刻ｔ３において、再び電源電圧Ｖｃｃが立ち上がるとともに選択信号ＳＥＬがハイレベルになると、スイッチ回路６０によりＶｅｎ２が立ち上がる（０ＶからＶｃｃになる）とともに、デコード回路７０によりＳＥＬ２がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。一方、Ｖｅｎ１は０Ｖのままであり、ＳＥＬ１はローレベル（０Ｖ）のままである。
【００９０】
Ｖｅｎ２が立ち上がるとともにＳＥＬ２がハイレベル（Ｖｃｃ）になると、レギュレーター５０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。一方、ＳＥＬ１はローレベル（０Ｖ）なので、レギュレーター５０は動作せず、Ｖｒｅｇ１は０Ｖのままである。また、この時、Ｖｅｎ１が０Ｖなので、レギュレーター４０の消費電流はほぼ０である。
【００９１】
時刻ｔ４において、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。一方、Ｖｒｅｇ１は立ち上がっていないため、発振回路１０は発振動作を行わず、Ｖｏｓｃ１は０Ｖのままである。
【００９２】
そして、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。
【００９３】
このように、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがローレベルであれば、発振回路１０のみが動作し、その電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。また、電源電圧Ｖｃｃが立ち上がる時、選択信号ＳＥＬがハイレベルであれば、発振回路２０のみが動作し、その電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。
【００９４】
図９は、第３実施形態における周波数切り替え時の信号波形の一例を示す図である。図９に示すように、時刻ｔ１までは選択信号ＳＥＬがローレベルであり、発振回路１０のみが発振動作を行っており、発振信号Ｖｏｓｃ１のみが発生している。そして、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択されている。
【００９５】
時刻ｔ１において、周波数の切り替え操作が行われ、選択信号ＳＥＬがローレベルからハイレベルに変化すると、スイッチ回路６０により、Ｖｅｎ１が立ち下がる（Ｖｃｃから０Ｖになる）とともに、Ｖｅｎ２が立ち上がる（０ＶからＶｃｃになる）。また、デコード回路７０により、ＳＥＬ１がハイレベル（Ｖｃｃ）からローレベル（０Ｖ）に変化するとともに、ＳＥＬ２がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。
【００９６】
Ｖｅｎ１が立ち下がるとともにＳＥＬ１がローレベル（０Ｖ）になると、レギュレーター４０の動作が停止し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ１が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、Ｖｅｎ２が立ち上がるとともにＳＥＬ２がハイレベル（Ｖｃｃ）になると、レギュレーター５０が動作し、時刻ｔ１〜ｔ２にかけてＶｒｅｇ２が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【００９７】
時刻ｔ２において、Ｖｒｅｇ１が立ち下がると、発振回路１０が発振動作を停止し、Ｖｏｓｃ１が０Ｖになる。また、Ｖｒｅｇ２が立ち上がると、発振回路２０が発振動作を開始し、Ｖｏｓｃ２の振幅が徐々に大きくなり一定振幅に到達する。
【００９８】
そして、時刻ｔ１〜ｔ３では、選択信号ＳＥＬがハイレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が選択される。なお、時刻ｔ１〜ｔ３において、レギュレーター４０は動作を停止しているが、この時、Ｖｅｎ１が０Ｖなので、レギュレーター４０の消費電流はほぼ０である。
【００９９】
時刻ｔ３において、再び周波数の切り替え操作が行われ、選択信号ＳＥＬがハイレベルからローレベルに変化すると、スイッチ回路６０により、Ｖｅｎ２が立ち下がる（Ｖｃｃから０Ｖになる）とともに、Ｖｅｎ１が立ち上がる（０ＶからＶｃｃになる）。また、デコード回路７０により、ＳＥＬ２がハイレベル（Ｖｃｃ）からローレベル（０Ｖ）に変化するとともに、ＳＥＬ１がローレベル（０Ｖ）からハイレベル（Ｖｃｃ）に変化する。
【０１００】
Ｖｅｎ２が立ち下がるとともにＳＥＬ２がローレベル（０Ｖ）になると、レギュレーター５０の動作が停止し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ２が緩やかに立ち下がる（Ｖｃｃから０Ｖになる）。また、Ｖｅｎ１が立ち上がるとともにＳＥＬ１がハイレベル（Ｖｃｃ）になると、レギュレーター４０が動作し、時刻ｔ３〜ｔ４にかけてＶｒｅｇ１が緩やかに立ち上がる（０ＶからＶｃｃになる）。
【０１０１】
時刻ｔ４において、Ｖｒｅｇ２が立ち下がると、発振回路２０が発振動作を停止し、Ｖｏｓｃ２が０Ｖになる。また、Ｖｒｅｇ１が立ち上がると、発振回路１０が発振動作を開始し、Ｖｏｓｃ１の振幅が徐々に大きくなり一定振幅に到達する。
【０１０２】
そして、時刻ｔ３以降は、選択信号ＳＥＬがローレベルなので、選択回路３０により、出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が選択される。なお、時刻ｔ３以降において、レギュレーター５０は動作を停止しているが、この時、Ｖｅｎ２が０Ｖなので、レギュレーター５０の消費電流はほぼ０である。
【０１０３】
このように、周波数の切り替え操作により選択信号ＳＥＬがローレベルからハイレベルに変化すると、発振回路１０が発振動作を停止するとともに発振回路２０が発振動作を開始する。この時、発振回路２０の電源電圧Ｖｒｅｇ２は緩やかに立ち上がるので、発振回路２０は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号ＳＥＬがハイレベルからローレベルに変化すると、発振回路２０が発振動作を停止するとともに発振回路１０が発振動作を開始する。この時、発振回路１０の電源電圧Ｖｒｅｇ１は緩やかに立ち上がるので、発振回路１０は異常発振を起こしにくい。
【０１０４】
以上に説明した第３実施形態の発振器によれば、第２実施形態の発振器と同様の効果を奏することができる。
【０１０５】
さらに、第３実施形態の発振器によれば、スイッチ回路６０により、動作していないレギュレーターのイネーブル信号が０Ｖになるので、低消費電力化にさらに有利である。
【０１０６】
２．電子機器
図１０は、本実施形態の電子機器の機能ブロック図である。また、図１１は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１０７】
本実施形態の電子機器２００は、クロック生成部２１０、ＣＰＵ（Central Processing Unit）２２０、操作部２３０、ＲＯＭ（Read Only Memory）２４０、ＲＡＭ（Random Access Memory）２５０、通信部２６０、表示部２７０、音出力部２８０を含んで構成されている。なお、本実施形態の電子機器は、図１０の構成要素（各部）の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
【０１０８】
クロック生成部２１０は、発振器２１２の発振信号を原振クロックとして、各種のクロック信号を生成する。発振器２１２は、例えば、前述した第１〜第３実施形態の発振器１のいずれかである。
【０１０９】
ＣＰＵ２２０は、ＲＯＭ２４０等に記憶されているプログラムに従い、クロック生成部２１０が生成する各種のクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ２２０は、操作部２３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部２６０を制御する処理、表示部２７０に各種の情報を表示させるための表示信号を送信する処理、音出力部２８０に各種の音を出力させる処理等を行う。
【０１１０】
操作部２３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ２２０に出力する。
【０１１１】
ＲＯＭ２４０は、ＣＰＵ２２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１１２】
ＲＡＭ２５０は、ＣＰＵ２２０の作業領域として用いられ、ＲＯＭ２４０から読み出されたプログラムやデータ、操作部２３０から入力されたデータ、ＣＰＵ２２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１１３】
通信部２６０は、ＣＰＵ２２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１１４】
表示部２７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ２２０から入力される表示信号に基づいて各種の情報を表示する。
【０１１５】
音出力部２８０は、スピーカー等の音を出力する装置である。
【０１１６】
発振器２１２として本実施形態の発振器１を組み込むことにより、より信頼性の高い電子機器を実現することができる。
【０１１７】
このような電子機器２００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１１８】
３．変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１１９】
本発明の発振器は、圧電発振器（水晶発振器等）、ＳＡＷ発振器、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、温度補償型発振器（ＴＣＸＯ等）、恒温型発振器（ＯＣＸＯ等）、シリコン発振器、原子発振器等であってもよい。
【０１２０】
発振回路１０，２０に含まれる発振素子としては、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。
【０１２１】
この発振素子の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。
【０１２２】
この発振素子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【０１２３】
発振回路１０，２０に含まれる増幅素子としては、バイポーラトランジスター、電界効果トランジスター（ＦＥＴ：Field Effect Transistor）、金属酸化膜型電界効果トランジスター（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）、サイリスター等を用いることができる。
【０１２４】
また、本実施形態では、２周波切り替え機能付きの発振器を例に挙げて説明したが、本発明は、３周波以上の切り替え機能付きの発振器にも適用できる。
【０１２５】
また、本実施形態では、イネーブル端子付きのレギュレーター４０，５０を用いているが、第１実施形態と第２実施形態では、イネーブル端子のないレギュレーター（常にイネーブルのレギュレーター）を用いてもよい。
【０１２６】
また、第３実施形態では、スイッチ回路６０を用いてレギュレーター４０のイネーブル信号Ｖｅｎ１とレギュレーター５０のイネーブル信号Ｖｅｎ２を生成しているが、デコード回路７０が生成するデコード信号ＳＥＬ１及びＳＥＬ２をそれぞれＶｅｎ１及びＶｅｎ２と兼用してもよい。
【０１２７】
また、本実施形態の発振器において、レギュレーター４０と発振回路１０の間にＲＣ回路（ローパスフィルター）をさらに設けてもよい。同様に、レギュレーター５０と発振回路２０の間にＲＣ回路（ローパスフィルター）をさらに設けてもよい。このようにすれば、発振回路１０や発振回路２０の電源電圧の立ち上がりがさらに緩やかになるので、異常発振をより確実に抑制することができる。
【０１２８】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１２９】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１３０】
１  発振器、１０  発振回路、２０  発振回路、３０  選択回路、４０  レギュレーター、５０  レギュレーター、６０  スイッチ回路、７０  デコード回路、７２  ＣＭＯＳインバーター、７４  ＣＭＯＳバッファー、２００  電子機器、２１０  クロック生成部、２１２  発振器、２２０  ＣＰＵ、２３０  操作部、２４０  ＲＯＭ、２５０  ＲＡＭ、２６０  通信部、２７０  表示部、２８０  音出力部
【図１】
0005962895.tif 000002
【図２】
0005962895.tif 000003
【図３】
0005962895.tif 000004
【図４】
0005962895.tif 000005
【図５】
0005962895.tif 000006
【図６】
0005962895.tif 000007
【図７】
0005962895.tif 000008
【図８】
0005962895.tif 000009
【図９】
0005962895.tif 000010
【図１０】
0005962895.tif 000011
【図１１】
0005962895.tif 000012
【図１２】
0005962895.tif 000013