(57)【特許請求の範囲】
【請求項１】
第１ドーパント濃度を有する第１ｎ型半導体層と、
第１ｎ型半導体層の第１ドーパント濃度よりも高い第２ドーパント濃度を有し、第１ｎ型半導体層の上面上に配置された第２ｎ型半導体層と、
第２ｎ型半導体層に広がり、第１ｎ型半導体層内で終了する傾斜メサと、
第１ｎ型半導体層内の傾斜メサの底面を取り囲んで第１ｎ型半導体層内に形成されたエッジ終端構造と、
半導体素子の周囲に形成され、第１ｎ型半導体層の第１ドーパント濃度よりも高く第２ｎ型半導体層の第２ドーパント濃度と略同一の第３ドーパント濃度を有するｎ型電場半導体停止層であって、ｎ型電場半導体停止層の最上面が第２ｎ型半導体層の最上面と同じ高さにあるｎ型電場半導体停止層とを備えることにより、
ウエハ上にあるとき、および実装されたときの両方において、略同一の降伏電圧を有する半導体素子。
【請求項２】
第１ｎ型半導体層および第２ｎ型半導体層の材料は、炭化ケイ素（ＳｉＣ）、ダイヤモンド、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム／窒化ガリウム、およびインジウム窒化ガリウム／窒化ガリウム材料からなるグループの中から選択される請求項１に記載の半導体素子。
【請求項３】
半導体素子は、前記半導体素子の周囲における電場集中を低減または防止する縦型半導体素子である請求項１に記載の半導体素子。
【請求項４】
縦型半導体素子は、縦型接合型電界効果トランジスタ（ＶＪＦＥＴ）、イオン注入静電誘導トランジスタ（ＳＩＴ）、ダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）および整流器のうちの１つである請求項３に記載の半導体素子。
【請求項５】
ｎ型半導体基板と、
ｎ型半導体基板の上面上にあるｎ型半導体ドリフト層と、
ｎ型半導体ドリフト層の上面上にあるｎ型半導体チャネル層であって、ｎ型半導体ドリフト層がｎ型半導体基板およびｎ型半導体チャネル層の間にある、ｎ型半導体チャネル層と、
ｎ型半導体チャネル層の上面上にあるｎ型半導体ソース層であって、ｎ型半導体チャネル層がｎ型半導体ドリフト層およびｎ型半導体ソース層の間にあり、前記ソース層のドーパント濃度が、前記ドリフト層のドーパント濃度および前記チャネル層のドーパント濃度よりも高い、ｎ型半導体ソース層と、
ｎ型半導体ソース層およびｎ型半導体チャネル層に広がるメサであって、メサの底面がｎ型半導体ドリフト層内にあるメサと、
ｎ型半導体ドリフト層内のメサの底面を取り囲んで領域内に形成されたエッジ終端構造と、
半導体素子の周囲に形成され、ｎ型半導体ソース層のドーパント濃度と略同一のドーパント濃度を有し、ｎ型電場半導体停止層の最上面がｎ型半導体ソース層の最上面と同じ高さにあるｎ型電場半導体停止層とを備えることにより、
ウエハ上にあるとき、および実装されたときの両方において、略同一の降伏電圧を有する半導体素子。
【請求項６】
ｎ型半導体基板、ｎ型半導体ドリフト層およびｎ型半導体チャネル層の材料は、炭化ケイ素（ＳｉＣ）、ダイヤモンド、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、アルミニウム窒化ガリウム／窒化ガリウム、およびインジウム窒化ガリウム／窒化ガリウム材料からなるグループの中から選択される請求項５に記載の半導体素子。
【請求項７】
半導体素子は、前記半導体素子の周囲における電場集中を低減または防止する縦型半導体素子であり、縦型接合型電界効果トランジスタ（ＶＪＦＥＴ）、イオン注入静電誘導トランジスタ（ＳＩＴ）、ダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、および整流器からなるグループから選択される請求項５に記載の半導体素子。
【請求項８】
ｎ型電場半導体停止層が少なくとも第２ｎ型半導体層に広がる傾斜を有する請求項１に記載の半導体素子。
【請求項９】
ｎ型電場半導体停止層が少なくともｎ型半導体チャネル層に広がる傾斜を有する請求項５に記載の半導体素子。
【請求項１０】
メサが傾斜している請求項５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
背景
半導体素子内の降伏電圧条件は、用途により数ボルトから１０ｋＶより大きい値まで様々である。図１を参照すると、降伏電圧は通常、半導体素子の空乏領域１２０にわたって支持される。空乏領域１２０は、電荷キャリアが拡散しているか、または電場によって遠ざけられている素子内の絶縁領域である。空乏領域１２０は通常、ｐドープ領域１３０およびｎドープ領域１１０（ｐ−ｎ接合）間か、または（図示しない）金属半導体（ショットキー）界面に形成される。降伏電圧は、空乏領域１２０が崩壊する前に、素子の空乏領域１２０にわたって印加できる最大電圧である。最適な素子性能のため、素子の降伏電圧は、下層の半導体材料の真性性能に可能なかぎり近い必要がある。
【０００２】
素子の降伏電圧は、しばしば素子の内部または周囲、すなわちｐ−ｎ接合またはショットキー界面のエッジでの高電圧の発生によりしばしば低下する。特に、これらの周囲に集中する電場は、早期の電圧降伏を引き起こし、素子の降伏電圧性能に悪影響を与える。図１を再度参照すると、エッジ領域１４０は、素子の降伏電圧を低下させる電場集中を示す。
【０００３】
要旨
エッジ終端構造を有する半導体素子の実施具体例は、半導体基板上の第１層と、第１層に接続され、複数のソースが形成された第２層とを有する。第２層の第２ドーパント濃度は、第１層の第１ドーパント濃度よりも高い。エッジ終端構造は第１層内に形成され、さらに半導体素子の周囲に第１層の第１ドーパント濃度より高く第２層の第２ドーパント濃度と略同一の第３ドーパント濃度を有する電場停止層を有する。
【０００４】
エッジ終端構造を有する半導体素子の他の実施具体例は、高濃度でドープされたバッファ層、半導体基板に接続されたドリフト層、ドリフト層に接続されたチャネル層、および複数のソースを有しチャネル層に接続されたソース層を有することもできる半導体基板を有する。ソース層のドーパント濃度は、ドリフト層のドーパント濃度およびチャネル層のドーパント濃度より高い。エッジ終端構造は、ドリフト層またはチャネル層に形成され、さらに半導体素子の周囲にソース層のドーパント濃度と略同一のドーパント濃度を有する電場停止層を有する。
【図面の簡単な説明】
【０００５】
電場停止層を有するエッジ終端構造の実施具体例を以下の図に関連して詳述する。ここで、同種の符号は、同種の要素を示す。
【０００６】
【図１】図１は、降伏電圧性能を低下させる半導体素子のエッジ領域での電場集中を例示する。
【０００７】
【図２】図２は、半導体製造工程の終了時に複数の半導体素子を備えた半導体ウエハの一例を例示する。
【０００８】
【図３】図３は、ウエハから切断され実装されてワイヤボンディングされた後の図２の半導体素子の一例を例示する。
【０００９】
【図４】図４は、多重フローティングガードリング終端構造が、ソース層とは対照的にドリフト層またはチャネル層内に提供されるエッジ終端方法の一例を例示する。
【００１０】
【図５】図５は、素子の周囲の電場停止層を有しないドリフト層またはチャネル層まで垂直または傾斜メサエッチングすることから始める半導体素子の製造工程の一例を例示する。
【００１１】
【図６】図６は、ウエハから切断され実装される前後の半導体素子の一例の降伏電圧測定を例示する。
【００１２】
【図７】図７は、素子の周囲に存在する電場停止層、すなわちウエハから切断され実装された後に半導体素子の降伏電圧を維持する電場停止層を有するドリフト層またはチャネル層まで垂直または傾斜メサエッチングすることから始める半導体素子の製造工程の一例を例示する。
【００１３】
【図８】図８は、ドリフト層またはチャネル層まで垂直または傾斜メサエッチングした後の半導体素子の周囲の電場停止層を例示する。
【００１４】
【図９】図９は、電場停止層を有する実装された半導体素子の降伏電圧がウエハ上の素子の降伏電圧と同一または略同一であることを例示する。
【００１５】
詳細な説明
以下の説明は、この発明の明細書全体の一部と見なされるべき添付図に関連して解釈されることを目的としている。作図は、必ずしも縮尺通りではなく、この発明のいくつかの特徴は、明確さおよび簡潔さのために誇張したスケールまたは幾分概略形式で示される。この明細書において、「前方」、「後方」、「上方」、「下方」、「最上部」、「底部」のような相対語は、その派生語と同様に検討中の作図にそのとき記載されたか、または示される方向を示すものと解釈されるべきである。前記の相対語は、記載の便宜のためであり、通常特定の方向を必要とすることを意図するものではない。「接続された」および「付着した」のような、付着、結合およびその同等物に関する用語は、明示的に記載されない限り、可動式または固定式の付着もしくは関係と同様に、構造が介在構造を通じて直接的または間接的に互いに固定もしくは接続された関係を示す。
【００１６】
様々な実施具体例の記載において、特定の専門用語を明確さのために採用している。しかしながら、この発明は、そのように選択される特定の専門用語に限定されることを目的としていない。各特定要素は、同種の目的を達成するため同種の方法で動作する全ての技術的同等物を有するものと理解されよう。
【００１７】
以下に述べる電場停止層を備えたエッジ終端構造のある種の実施具体例は、例示のために埋め込み（implanted）縦型接合型電界効果トランジスタ（ＶＪＦＥＴ）を使用しているが、エッジ終端構造が前記特定素子の構造および／または製法に限定されず、実際、電圧を遮断するいかなる縦型半導体（vertical semiconductor）素子をも含むいかなる半導体素子（例えば、静電誘導トランジスタ（ＳＩＴ）、ダイオード、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、および整流器）の構造および／または製法にも用いられることが当業者に容易に理解されよう。ＶＪＦＥＴは、電子的に制御されたスイッチまたは、電圧制御抵抗として使用できる一種の電界効果トランジスタである。ＳＩＴは、高出力、高周波数、短多重チャネルを有する縦型構造素子である。ダイオードは、２つの活性電極を有する二端子素子であり、活性電極間に電流を流すこともできる。ＭＯＳＦＥＴは、電子信号の増幅または切り替えに用いられる素子であり、１チャネルのｎ型またはｐ型半導体材料からなる。ＢＪＴは、ドープされた半導体材料から構成される三端子素子であり、アプリケーションの増幅または切り替えに用いることもできる。ＩＧＢＴは、高効率かつ高速スイッチングの三端子パワー半導体である。整流器は、交流電流（ＡＣ）を直流電流（ＤＣ）に変換する整流と称される処理を行う電気素子である。さらに、以下に例示される例が特定の材料および寸法を示すこともできる一方、エッジ終端構造の様々な実施具体例の精神および範囲から逸脱することなく一部変化および修正をすることもできるということも当業者に理解されよう。
【００１８】
半導体素子、すなわち素子は、標準的なクリーンルーム製造技術によって半導体ウエハ上に製造される。図２は、製造終了時の複数の半導体素子２２０，２３０（すなわち、素子）を有する半導体ウエハ２１０の一例を例示する。半導体素子２２０，２３０を、例えば、炭化ケイ素（ＳｉＣ）パワーデバイスにすることもできる。例示となるエッジ終端構造は、炭化ケイ素（ＳｉＣ）パワーデバイスに関して記載される。なぜなら、ＳｉＣは、高い降伏電圧、優れた熱伝導率に起因する低い熱インピーダンス、高周波数特性、高最大電流、高動作温度、一層広いバンドギャップ、特に過酷な環境において改善された信頼性を示すからである。しかしながら、エッジ終端構造は、ダイヤモンド、ガリウムヒ素（ＧａＡｓ）、およびアルミニウム窒化ガリウム（ＡｌｘＧａＮ１−ｘ）／ＧａＮ、およびインジウム窒化ガリウム（ＩｎｙＧａｌ−ｙＮ）／ＧａＮのようなＩＩＩ−Ｎ窒化物状窒化ガリウム（ＧａＮ）ベースの材料を含むが、それらに限定されない、様々な他の半導体材料に適用可能であると当業者に理解されよう。
【００１９】
図２は、２つの素子サイズの半導体素子２２０，２３０および試験構造および特性評価領域２５０を示す。素子２２０は、周囲、すなわちエッジ２４２，２４４，２４６，２４８に隣接する素子２２２，２２４，２２６，２２８を有する。
【００２０】
図３は、製造およびウエハ上での検査終了後にウエハ２１０から切断された後、実装されワイヤボンディングされた半導体素子２２０を例示する。（図３の３２０に示される）半導体素子は、パッケージ３１０に取り付けられ、電子的機能を実行する目的のため、ワイヤボンド（wire bonds）３３０を用いて接続される。
【００２１】
前記の通り、半導体素子の周囲すなわちエッジでの電場集中は、早期の電圧降伏を引き起こし、素子の電圧降伏性能に悪影響を与える。素子の周囲での早期の電圧降伏を最小限に抑えるため、特殊なエッジ終端技術が素子の周囲における電場集中を低減または防止すべく開発されている。化合物半導体で作られた高電圧遮断素子を終端処理（terminating）するための２つの主要技術は、接合終端拡張（ＪＴＥ）および多重フローティングガードリング終端（multiple floating guard ring edge termination）である。
【００２２】
ＪＴＥに関して、空乏領域の電荷の精密制御のため、ｐ型ドープ領域が主ｐ／ｎ接合の周囲に形成される。（高濃度でドープされたソース層とは対照的に）低濃度でドープされたドリフト層またはチャネル層にＪＴＥエッジ終端構造を提供することは、降伏電圧性能を高める低ドーピングレベルおよびエネルギーおよび低微分（ｄＥ／ｄｘまたはｄＥ／ｄｙ）の電場分布を可能にするため利点がある。低濃度でドープされたドリフト層またはチャネル層へのＪＴＥエッジ終端構造の提供は、素子の周囲における高濃度でｎ型ドープされたソース層材料のエッチングを要する。
【００２３】
多重フローティングガードリング終端構造は、連続的に低ポテンシャルのフローティング接合（リング）を通して空乏層を広げることによって、主接合の電場集中量を低減する。これらの独立な接合は、空乏層の広がりが増すように作用し、それにより主接合エッジにおける高電場を低減する。（高濃度でドープされたソース層とは対照的に）低濃度でドープされたドリフト層またはチャネル層に多重フローティングガードリング終端構造を提供することは、ガードリング間の一層広い間隔を可能にし、それゆえ製造公差を増大できるため利点がある。低濃度でドープされたドリフト層またはチャネル層への多重フローティングガードリング終端構造の提供は、素子の周囲における高濃度でｎ型ドープされたソース層材料のエッチングを要する。
【００２４】
エッジ終端技術の他の例は、モート（moat）エッチング、表面注入、ベベル（bevel）エッジ、およびフィールドプレート終端構造を含む。ベベルエッジ終端構造について、素子の周囲はドリフト層深くに終端部を有する傾斜エッチングを有する。
【００２５】
図４は、ソースが形成されるソース層４５０とは対照的に、ドリフト層４３０に提供されるフローティングガードリング終端構造の一例を例示する。ドリフト層４３０は、例えば、５×１０14〜５×１０15ｃｍ-3のドーパント濃度を通常有し、下の、もしくは低濃度でドープされたドリフト層またはｎ−ドリフト層と称されることもある。チャネル層４４０は、例えば、８×１０15〜８×１０16ｃｍ-3のドーパント濃度を通常有し、ｎチャネル層とも称される。ソース層は、例えば、１０18ｃｍ-3より高いドーパント濃度を通常有し、高濃度（heavily or highly）でドープされたソース層、最上層、またはｎ＋ソース層と称されることもある。
【００２６】
電流は、ドレイン層４１０からソース層４５０まで流れ、ゲート４６０によって制御される。（図示しない）高濃度でドープされたｎ＋バッファ層および高濃度でドープされたｎ＋基板層４２０は、ドリフト層４３０およびドレイン層４１０間に設けることもできる。ガードリング４７０は、図４に示されるようにドリフト層４３０内に埋め込まれる。しかしながら、ガードリング４７０は、チャネル層４４０内にも埋め込まれ得ることが当業者に理解されよう。低濃度でドープされたドリフト層４３０またはチャネル層４４０にエッジ終端構造を設置することは、電圧降伏を最大限に高めうる一方でガードリング４７０を極めて密接に配置する必要なしに空乏領域の重なりを実現するため、一層高い製造公差を可能にする。一方、エッジ終端構造が高濃度でドープされたｎ＋ソース層に設置されるならば、ガードリング４７０を極めて密接に配置する必要なしに空乏領域の重なりを実現する。ガードリングの一層近い間隔は、製造公差を低減し半導体素子の製造量を減少し、それゆえ製造コストの増大をもたらす。
【００２７】
ガードリング４７０またはＪＴＥをドリフト層４３０またはチャネル層４４０に提供する利点を考慮すると、半導体素子の製造工程は通常、図５に示されるように、レジストマスク５８０を用いて点線５８５に沿ってドリフト層４３０またはチャネル層４４０まで垂直または傾斜メサエッチングすることから始める。例示のため、レジストマスク５８０が垂直または傾斜メサエッチング用に用いられているが、レジスト、誘電体、金属マスク、または他の標準的なリソグラフ選択エッチングマスキング技術の組み合わせを用いてメサエッチングを実施できることは当業者に容易に認識されよう。素子の活性化領域は、メサの上部に形成される。前記のように、半導体素子を、例えば、ＳｉＣパワーデバイスにすることもできる。エッジ終端構造は、ソース４５０が内部に形成されるソース層５５０とは対照的に、低濃度でドープされたドリフト層４３０またはチャネル層４４０にメサを取り囲んで形成される。
【００２８】
図２および３に戻って参照すると、ウエハ製造工程の終了時に、素子２２０がウエハ２１０から切断され実装される。ウエハ２１０上で測定したとき、実装されワイヤボンディングされた素子３２０の降伏電圧が同一素子２２０の降伏電圧よりずっと小さいことがパッケージ検査により示される。理由は以下の通りである：素子２２０がウエハ２１０上にあるとき、ウエハ２１０の周囲および隣接素子２２２，２２４，２２６，２２８は、高濃度でドープされたｎ＋材料を有し、その周囲、すなわち、エッジ２４２，２４４，２４６，２４８に素子２２０が高濃度でドープされたｎ＋電場停止層を有するようにして、高い降伏電圧性能を可能にする。
【００２９】
素子２２０がウエハ２１０から切断され実装されたとき、（いずれも図４に示されるように）低濃度でドープされたドリフト層４３０またはチャネル層４４０にエッジ終端構造が提供され、ソース層に高濃度でドープされたｎ＋材料が素子２２０の周囲で除去されるため、低濃度でドープされたｎ−材料のみが周囲に残る。言い換えると、切断された素子の周囲では、高濃度でドープされたｎ＋材料は無関係である。結果として、素子３２０は、ウエハ２１０から切断され実装されたとき降伏電圧が低下する。
【００３０】
図６は、半導体素子をウエハから切断した後の降伏電圧の低下を例示する。素子２２０がウエハ２１０上にあるとき、素子２２０の降伏電圧６１０は約９ｋVである。素子３２０がウエハ２１０から切断され実装された後、降伏電圧６２０は、約４ｋVに低下する。
【００３１】
図７および図８は、ウエハから切断され実装された後、半導体素子の降伏電圧を維持するエッジ終端構造の一例を例示する。前記のように、半導体素子の製造工程は通常、レジストまたは他の標準的なリソグラフ選択エッチングマスク７８０を用いて、点線７８５に沿ってドリフト層７３０またはチャネル層７４０まで垂直または傾斜メサエッチングすることから始める。素子の活性化領域は、メサの上部に形成される。エッジ終端は、ソースが内部に形成されるソース層７５０とは対照的に、低濃度でドープされたドリフト層７３０またはチャネル層７４０にメサを取り囲んで形成される。
【００３２】
（図４に示される）基板層４２０内の材料は通常、高濃度でｎ＋ドープされた材料、すなわち、例えば、高ｎドーパント濃度を有している。（図３に示される）素子３２０が（図２に示される）ウエハ２１０から切断された後、降伏電圧を維持するため、（図８に示される）電場停止層８９０、すなわち、高濃度でドープされたｎ＋材料を有するｎ＋場停止層を、電場分布を終結させるため素子３２０の周囲に形成することもできる。ｎ＋場停止層８９０は、素子２２０がウエハ２１０上にあるとき、当初から存在する。なぜなら、（図２に示される）ウエハ２１０の周囲および隣接素子２２２，２２４，２２６，２２８は、高濃度でドープされたｎ＋材料を有するからである。
【００３３】
図７および図８を参照して、素子の製造工程中に素子の周囲にレジストマスク７９０を用いて、電場停止層８９０を形成することもできる。レジストマスク７９０は、ドリフト層７３０またはチャネル層７４０にメサエッチング中に素子の周囲に高濃度でドープされたｎ＋材料を保護し維持する。レジストマスク７９０は、例えば、４ミクロンの厚さであり１５〜４０ミクロンの幅を有することもできる。レジストマスク７９０の他の深さおよび幅が、電場停止層８９０の形成に利用できることが当業者に理解されよう。
【００３４】
素子の製造工程、すなわち、傾斜に沿って、または垂直にメサエッチングがなされ、レジストパターン、誘電パターン、または金属パターンのいかなる標準的なリソグラフ選択エッチングマスキング法の組み合わせでもなされ得る。メサエッチングの終了時の構造は図８に示される。高濃度でドープされたｎ＋材料は素子の周囲に存在し、高逆電圧バイアス中に電場停止層８９０としての機能を果たす。
【００３５】
電場停止層８９０を提供することによって、（図２に示される）ウエハ２１０から切断され実装されるときの（図３に示される）素子３２０の降伏電圧は、ウエハ上にあるときの（図２に示される）同一の素子２２０の降伏電圧と略同一である。言い換えると、降伏電圧の低下は素子３２０がウエハから切断され実装された時点で発生しない。この結果は図９に示される。実装された６００−Ｖ  ＳｉＣ  ＶＪＦＥＴパワーデバイスの降伏電圧９２０は、ウエハ上の降伏電圧９１０と略同一である。
【００３６】
電場停止層のエッジ終端構造の実施具体例が、ＪＴＥおよび多重フローティングガードリング終端技術に関して記載される一方で、電場停止層エッジ終端構造を他のエッジ終端構造に同様に適用できることが当業者に理解されよう。例えば、ベベルエッジ終端方法は、ｎ＋場停止層８９０を利用できる。なぜなら、素子の周囲に深く傾斜したメサエッチングを行う工程は、素子の周囲における高濃度でドープされたｎ＋材料をも消耗するためである。
【００３７】
前記の詳細な説明は、電場停止層を備えたエッジ終端構造の原理を例示するにすぎない。それゆえ当然のことながら、本明細書に明示的に記載または示されてはいないが、エッジ終端構造の原理を具体化し、ひいてはその精神および範囲内の様々な装置が当業者に考案されよう。
【図１】
0005918534.tif 000002
【図２】
0005918534.tif 000003
【図３】
0005918534.tif 000004
【図４】
0005918534.tif 000005
【図５】
0005918534.tif 000006
【図６】
0005918534.tif 000007
【図７】
0005918534.tif 000008
【図８】
0005918534.tif 000009
【図９】
0005918534.tif 000010