(57)【特許請求の範囲】
【請求項１】
第１入出力端子と第２入出力端子との間に接続された第１平滑コンデンサと、第３入出力端子と第４入出力端子との間に接続された第２平滑コンデンサとの間でいずれか一方向もしくは両方向に電力を供給するＤＣ−ＤＣコンバータであって、
前記第２平滑コンデンサの一端と他端との間に接続され、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチの順に直列に接続されたスイッチ回路と、
前記第１スイッチと前記第２スイッチとの接続点と、前記第３スイッチと前記第４スイッチとの接続点との間に接続されたフライングキャパシタと、
前記第２スイッチと前記第３スイッチとの接続点と、前記第１平滑コンデンサの一端との間に接続されたリアクトルと、
前記リアクトルに流れる電流を検出する電流検出回路と、
前記第１平滑コンデンサと前記第２平滑コンデンサとのいずれか一方もしくは両方の両端電圧を検出する第１電圧検出回路と、
前記第１平滑コンデンサと前記第２平滑コンデンサとの間で電力を供給する方向に応じた第１電圧指令値及び前記第１電圧検出回路からの第１電圧検出値に基づき第１電流指令値を生成し、この第１電流指令値と前記電流検出回路からの電流検出値とに基づきデューティ指令値を生成し、このデューティ指令値により前記スイッチ回路の各スイッチをオンオフさせる制御回路と、
前記フライングキャパシタの両端電圧を検出する第２電圧検出回路とを有し、
前記制御回路は、第２電圧指令値及び前記第２電圧検出回路からの第２電圧検出値に基づき生成されたデューティ補正値を前記デューティ指令値に加算して補正デューティ指令値を得る第１加算器と、
１から前記デューティ指令値を減算して得られた値に、前記デューティ補正値を加算する第２加算器とを有し、
前記第１加算器の出力と前記第２加算器の出力とにより前記スイッチ回路の各スイッチをオンオフさせて前記フライングキャパシタの両端電圧を一定電圧に制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記第１電圧検出回路からの第１電圧検出値は、前記第１平滑コンデンサから前記第２平滑コンデンサに電力を供給する方向であるときは前記第２平滑コンデンサの両端電圧を検出した検出値であり、前記第２平滑コンデンサから前記第１平滑コンデンサに電力を供給する方向であるときは前記第１平滑コンデンサの両端電圧を検出した検出値であることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタ方式のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
高効率なＤＣ−ＤＣコンバータとして、スイッチトキャパシタ方式のＤＣ−ＤＣコンバータが注目されている。
【０００３】
図７に、スイッチトキャパシタ方式を用いた従来のＤＣ−ＤＣコンバータの回路構成図を示す。このＤＣ−ＤＣコンバータは、起動開始とともに、コントロール部１０２によりスイッチＳ１１，Ｓ１３をオン状態とし、スイッチＳ１２，Ｓ１４をオフ状態として充電期間とし、昇圧コンデンサＣ１を充電する。
【０００４】
次に、スイッチＳ１１，Ｓ１３をオフ状態とし、スイッチＳ１２，Ｓ１４をオン状態として昇圧期間とし、昇圧コンデンサＣ１で昇圧し出力コンデンサＣ３を充電する。以後、この充電期間と昇圧期間とを交互に切り替え、出力コンデンサＣ３の充電電圧、即ち出力電圧Ｖｏが定常時の出力電圧Ｖｏに安定していく。  
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６９５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図７に示すスイッチトキャパシタ方式を用いた従来のＤＣ−ＤＣコンバータは、昇圧比が２（整数）で固定されるため、入力電圧に対して出力電圧を任意の電圧に可変制御することができない。
【０００７】
本発明の課題は、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、第１入出力端子と第２入出力端子との間に接続された第１平滑コンデンサと、第３入出力端子と第４入出力端子との間に接続された第２平滑コンデンサとの間でいずれか一方向もしくは両方向に電力を供給するＤＣ−ＤＣコンバータであって、前記第２平滑コンデンサの一端と他端との間に接続され、第１スイッチ、第２スイッチ、第３スイッチ、第４スイッチの順に直列に接続されたスイッチ回路と、前記第１スイッチと前記第２スイッチとの接続点と、前記第３スイッチと前記第４スイッチとの接続点との間に接続されたフライングキャパシタと、前記第２スイッチと前記第３スイッチとの接続点と、前記第１平滑コンデンサの一端との間に接続されたリアクトルと、前記リアクトルに流れる電流を検出する電流検出回路と、前記第１平滑コンデンサと前記第２平滑コンデンサとのいずれか一方もしくは両方の両端電圧を検出する第１電圧検出回路と、前記第１平滑コンデンサと前記第２平滑コンデンサとの間で電力を供給する方向に応じた第１電圧指令値及び前記第１電圧検出回路からの第１電圧検出値に基づき第１電流指令値を生成し、この第１電流指令値と前記電流検出回路からの電流検出値とに基づきデューティ指令値を生成し、このデューティ指令値により前記スイッチ回路の各スイッチをオンオフさせる制御回路と、前記フライングキャパシタの両端電圧を検出する第２電圧検出回路とを有し、前記制御回路は、第２電圧指令値及び前記第２電圧検出回路からの第２電圧検出値に基づき生成されたデューティ補正値を前記デューティ指令値に加算して補正デューティ指令値を得る第１加算器と、１から前記デューティ指令値を減算して得られた値に、前記デューティ補正値を加算する第２加算器とを有し、前記第１加算器の出力と前記第２加算器の出力とにより前記スイッチ回路の各スイッチをオンオフさせて前記フライングキャパシタの両端電圧を一定電圧に制御することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、リアクトルを用いたので、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態のＤＣ−ＤＣコンバータの回路構成図である。
【図２】第１の実施形態のＤＣ−ＤＣコンバータの制御回路の回路構成図である。
【図３】第１の実施形態のＤＣ−ＤＣコンバータの昇圧動作時の各モードを示す図である。
【図４】第１の実施形態のＤＣ−ＤＣコンバータの各スイッチのオン／オフの状態を示す図である。
【図５】第２の実施形態のＤＣ−ＤＣコンバータの制御回路の回路構成図である。
【図６】第２の実施形態のＤＣ−ＤＣコンバータの出力電力とフライングキャパシタの両端電圧との関係を示す図である。
【図７】スイッチトキャパシタ方式を用いた従来のＤＣ−ＤＣコンバータの回路構成図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して本発明の実施形態のＤＣ−ＤＣコンバータを図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態のＤＣ−ＤＣコンバータの回路構成図である。本発明の第１の実施形態のＤＣ−ＤＣコンバータは、スイッチトキャパシタ方式のＤＣ−ＤＣコンバータであり、蓄電池等のエネルギー蓄積要素１，７の充放電に適用し両方向に電力供給（昇圧動作、降圧動作）を行うため、低圧側及び高圧側のそれぞれに、平滑コンデンサＣdc1と平滑コンデンサＣdc2とが設けられている。
【００１３】
図１において、エネルギー蓄積要素１はエネルギー蓄積要素７よりも低圧で、低圧側の端子Ａ（第１入出力端子）及び端子Ｂ（第２入出力端子）に接続される。エネルギー蓄積要素７はエネルギー蓄積要素１よりも高圧で、高圧側の端子Ｃ（第３入出力端子）及び端子Ｄ（第４入出力端子）に接続される。
【００１４】
端子Ａ及び端子Ｂには平滑コンデンサＣdc1（第１平滑コンデンサ）が接続され、端子Ｃ及び端子Ｄには平滑コンデンサＣdc2（第２平滑コンデンサ）が接続されている。
【００１５】
なお、第１の実施形態のＤＣ−ＤＣコンバータは、昇圧動作のみに用いても良く、あるいは降圧動作のみに用いても良い。昇圧動作のみに用いる場合にはエネルギー蓄積要素７に代えて負荷装置を用いても良く、降圧動作のみに用いる場合にはエネルギー蓄積要素１に代えて負荷装置を用いても良い。
【００１６】
スイッチ回路４は、平滑コンデンサＣdc2の両端に接続され、平滑コンデンサＣdc2の一端から他端に向かって、スイッチＳ１（第１スイッチ）、スイッチＳ２（第２スイッチ）、スイッチＳ３（第３スイッチ）、スイッチＳ４（第４スイッチ）の順に直列に接続されている。スイッチＳ１〜Ｓ４の各々は、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称する。）のエミッタとダイオードのアノードとが接続され、ＩＧＢＴのコレクタとダイオードのカソードとが接続され、ＩＧＢＴのゲートにゲート信号が入力されるようになっている。
【００１７】
平滑コンデンサＣdc1の一端には電流センサ３を介して連続的な電圧可変制御を行うための昇圧用のチョッパリアクトルＬchop（リアクトル）の一端が接続され、チョッパリアクトルＬchopの他端にはスイッチＳ２の他端（ダイオードのアノード側）とスイッチＳ３の一端（ダイオードのカソード側）とが接続されている。
【００１８】
スイッチＳ２の一端（ダイオードのカソード側）にはスイッチＳ１の他端（ダイオードのアノード側）が接続され、スイッチＳ３の他端（ダイオードのアノード側）にはスイッチＳ４の一端（ダイオードのカソード側）が接続されている。スイッチＳ４の他端（ダイオードのアノード側）は平滑コンデンサＣdc1及び平滑コンデンサＣdc2の他端に接続されている。スイッチＳ１の一端（ダイオードのカソード側）は平滑コンデンサＣdc2の一端に接続されている。
【００１９】
スイッチＳ１とスイッチＳ２との接続点と、スイッチＳ３とスイッチＳ４との接続点とには、フライングキャパシタＣfcが接続されている。電圧検出回路２（第１電圧検出回路）は、平滑コンデンサＣdc1の両端電圧Ｖdc1を検出して、制御回路８に出力する。電流センサ３（電流検出回路）は、チョッパリアクトルＬchopに流れる電流を検出し、制御回路８に出力する。電圧検出回路５（第２電圧検出回路）は、フライングキャパシタＣfcの両端電圧Ｖfcを検出して、制御回路８に出力する。電圧検出回路６（第１電圧検出回路）は、平滑コンデンサＣdc2の両端電圧Ｖdc2を検出して、制御回路８に出力する。
【００２０】
制御回路８は、平滑コンデンサＣdc1と平滑コンデンサＣdc2との間で電力を供給する方向（昇圧動作、降圧動作）に応じたチョッパ電流指令値ｉchopref（第１電流指令値）を生成する。即ち、平滑コンデンサＣdc1から平滑コンデンサＣdc2に電力を供給する方向（昇圧動作）であるときには、電圧指令値Ｖdcref（第１電圧指令値）と電圧検出回路６で検出された平滑コンデンサＣdc2の両端電圧Ｖdc2（第１電圧検出値）とに基づいてチョッパ電流指令値ｉchoprefを生成する。また、平滑コンデンサＣdc2から平滑コンデンサＣdc1に電力を供給する方向（降圧動作）であるときには、電圧指令値Ｖdcref（第１電圧指令値）と電圧検出回路２で検出された平滑コンデンサＣdc1の両端電圧Ｖdc1（第１電圧検出値）とに基づいてチョッパ電流指令値ｉchoprefを生成する。なお、電圧指令値Ｖdcrefは、昇圧動作時と降圧動作時とで同一もしくは異なる値としても良い。
【００２１】
また、制御回路８は、チョッパ電流指令値ｉchoprefと電流センサ３で検出されたチョッパリアクトルＬchopに流れる電流ｉchop（電流検出値）とに基づいてデューティ指令値を生成し、デューティ指令値によりスイッチＳ１〜Ｓ４のゲート信号を生成し、ゲート信号をスイッチＳ１〜Ｓ４に出力し、スイッチＳ１とスイッチＳ４とを交互にオン／オフさせ、スイッチＳ２とスイッチＳ３とを交互にオン／オフさせることで、昇圧動作、降圧動作を行う。
【００２２】
図２は、第１の実施形態のＤＣ−ＤＣコンバータの制御回路の回路構成図である。図２において、制御回路８は、加算器１１，１３，１６、比例積分回路（以下、ＰＩ回路と称する。）１２，１４、リミッタ回路１５、コンパレータ１７，１８、インバータ１９，２０を備えている。
【００２３】
加算器１１は、降圧動作時には、平滑コンデンサＣdc1の両端電圧Ｖdc1の目標値を示す所定の電圧指令値Ｖdcrefと電圧検出回路２で検出された平滑コンデンサＣdc1の両端電圧Ｖdc1との偏差をＰＩ回路１２に出力し、昇圧動作時には、平滑コンデンサＣdc2の両端電圧Ｖdc2の目標値を示す所定の電圧指令値Ｖdcrefと電圧検出回路６で検出された平滑コンデンサＣdc2の両端電圧Ｖdc2との偏差をＰＩ回路１２に出力する。ＰＩ回路１２は、加算器１１からの偏差に対してＰＩ演算してチョッパ電流指令値ｉchoprefを加算器１３に出力する。加算器１３は、ＰＩ回路１２からのチョッパ電流指令値ｉchoprefと電流センサ３で検出された電流ｉchopとの偏差をＰＩ回路１４に出力する。
【００２４】
ＰＩ回路１４は、加算器１３からの偏差に対してＰＩ演算を行う。リミッタ回路１５は、ＰＩ回路１４からの出力に対して、リミット処理を施し、デューティ指令値として出力する。
【００２５】
コンパレータ１７は、リミッタ回路１５からの出力が三角波信号からなるキャリア信号よりも大きいときにＨレベル、リミッタ回路１５からの出力がキャリア信号よりも小さいときにＬレベルとする第１パルス信号を生成し、この第１パルス信号をスイッチＳ４のゲートに印加する。インバータ１９は、コンパレータ１７からの第１パルス信号を反転し、反転されたパルス信号をスイッチＳ１のゲートに印加する。
【００２６】
加算器１６は、「１」からリミッタ回路１５からの出力を減算する。コンパレータ１８は、キャリア信号が加算器１６からの出力よりも大きいときにＨレベル、キャリア信号が加算器１６からの出力よりも小さいときにＬレベルとする第２パルス信号を生成し、この第２パルス信号をスイッチＳ２のゲートに印加する。インバータ２０は、コンパレータ１８からの第２パルス信号を反転し、反転されたパルス信号をスイッチＳ３のゲートに印加する。
【００２７】
次に、このように構成された第１の実施形態に係るＤＣ−ＤＣコンバータの動作を図３及び図４を参照しながら、詳細に説明する。図３は、第１の実施形態のＤＣ−ＤＣコンバータの昇圧動作時の各モードを示す図である。図３（ａ）は、昇圧動作時のモード１の動作回路図を示し、図３（ｂ）は、昇圧動作時のモード２の動作回路図を示す。
【００２８】
図４は、第１の実施形態のＤＣ−ＤＣコンバータの各スイッチのオン／オフの状態を示す図である。図４において、低圧側と高圧側との電圧比が１：２である場合には、モード１、モード２のみの動作となる。低圧側と高圧側との電圧比が任意の電圧比である場合には、モード３、モード４の動作を行う。デューティ指令値が０〜０．５の場合、モード１、モード２、モード３でスイッチング動作し、デューティ指令値が０．５〜１の場合、モード１、モード２、モード４でスイッチング動作を行う。
【００２９】
なお、ここでは、デューティ５０％でオン／オフさせた場合の昇圧動作を説明する。昇圧動作時のモード１では、図４に示すように、スイッチＳ２とスイッチＳ４とがオンし、スイッチＳ１とスイッチＳ３とがオフする。このため、図３（ａ）に示すように、Ｃdc1→Ｌchop→Ｓ２→Ｃfc→Ｓ４の経路で電流が流れ、チョッパリアクトルＬchopにエネルギーが蓄積されるとともに、平滑コンデンサＣdc1の両端電圧Ｖdc1がフライングキャパシタＣfcに充電される。
【００３０】
昇圧動作時のモード２では、図４に示すように、スイッチＳ２とスイッチＳ４とがオフし、スイッチＳ１とスイッチＳ３とがオンする。このため、図３（ｂ）に示すように、Ｃdc1→Ｌchop→Ｓ３→Ｃfc→Ｓ１→Ｃdc2の経路で電流が流れる。その結果、平滑コンデンサＣdc1の両端電圧Ｖdc1にフライングキャパシタＣfcの両端電圧Ｖfcが加わり、平滑コンデンサＣdc2の両端電圧Ｖdc2は、２Ｖdc1となり、この電圧がエネルギー蓄積要素７に供給される。
【００３１】
次に、デューティ５０％でオン／オフさせた場合の降圧動作を説明する。降圧動作時のモード２では、平滑コンデンサＣdc2の両端電圧Ｖdc2の半分の電圧がフライングキャパシタＣfcに充電される。降圧動作時のモード１では、フライングキャパシタＣfcの両端電圧Ｖfcが平滑コンデンサＣdc1の両端電圧Ｖdc1となり、この電圧がエネルギー蓄積要素１に供給される。
【００３２】
また、第１の実施形態では、チョッパリアクトルＬchopを設け、電流センサ３がチョッパリアクトルＬchopに流れる電流を検出し、電圧検出回路２が平滑コンデンサＣdc1の両端電圧Ｖdc1を検出し、電圧検出回路６が平滑コンデンサＣdc2の両端電圧Ｖdc2を検出し、制御回路８がこれらの検出値に基づいてスイッチＳ１〜Ｓ４のゲート信号を生成し、ゲート信号をスイッチＳ１〜Ｓ４に出力している。
【００３３】
即ち、チョッパリアクトルＬchopを用いて、電流（ｉchop）フィードバック制御を行うことにより、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができる。
【００３４】
（第２の実施形態）
第１の実施形態のＤＣ−ＤＣコンバータでは、通常、フライングキャパシタＣfcの両端電圧Ｖfcは、平滑コンデンサＣdc2の両端電圧Ｖdc2の１／２倍でクランプされる。しかし、負荷の変動、スイッチ回路４を構成する各スイッチのばらつき、図示しない駆動回路の遅延等により、フライングキャパシタＣfcに充電される時間と放電される時間とに差異が生じた場合は、フライングキャパシタＣfcの両端電圧Ｖfcが変動し、平滑コンデンサＣdc2の両端電圧Ｖdc2の１／２倍にバランスされない。このような場合、スイッチ回路４を構成する各スイッチに印加される電圧が変動するため、各スイッチの耐圧を超過し、破壊することが懸念される。
【００３５】
そこで、第２の実施形態のＤＣ−ＤＣコンバータは、上記課題を解決したものであり、フライングキャパシタＣfcの両端電圧Ｖfcを検出する電圧検出回路５（第２電圧検出回路）を備え、制御回路８は、電圧指令値Ｖfcref（第２電圧指令値）と電圧検出回路５で検出されたフライングキャパシタＣfcの両端電圧Ｖfc（第２電圧検出値）とに基づいてデューティ補正値を生成し、デューティ補正値をデューティ指令値に加算して得られた補正デューティ指令値により、フライングキャパシタＣfcの両端電圧Ｖfcの電圧不平衡を解消するためのバランス制御（平衡制御）を行うことを特徴とする。
【００３６】
図５は、第２の実施形態のＤＣ−ＤＣコンバータの制御回路の回路構成図である。図５に示す第２の実施形態の制御回路は、図２に示す第１の実施形態の制御回路に対して、さらに、加算器２１、ＰＩ回路２２、リミッタ回路２３、加算器２４，２５を設けたことを特徴とする。
【００３７】
なお、図５に示すその他の構成は、図２に示す構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００３８】
加算器２１は、平滑コンデンサＣdc2の両端電圧Ｖdc2の目標値を示す所定の電圧指令値Ｖfcrefと電圧検出回路５で検出されたフライングキャパシタＣfcの両端電圧Ｖfcとの偏差をＰＩ回路２２に出力する。
【００３９】
ＰＩ回路２２は、加算器２１からの偏差に対してＰＩ演算を行う。リミッタ回路２３は、ＰＩ回路２２からの出力に対して、リミット処理を施し、デューティ補正値として出力する。
【００４０】
加算器２４は、リミッタ回路１５からのデューティ指令値とリミッタ回路２３からのデューティ補正値とを加算して得られた補正デューティ指令値をコンパレータ１７の非反転入力端子（＋）に出力する。加算器２５は、リミッタ回路２３からのデューティ補正値と加算器１６からの出力とを加算してコンパレータ１８の反転入力端子（−）に出力する。
【００４１】
コンパレータ１７は、加算器２４からの出力が三角波信号からなるキャリア信号よりも大きいときにＨレベル、加算器２４からの出力がキャリア信号よりも小さいときにＬレベルとする第１パルス信号を生成し、この第１パルス信号をスイッチＳ４のゲートに印加する。インバータ１９は、コンパレータ１７からの第１パルス信号を反転し、反転されたパルス信号をスイッチＳ１のゲートに印加する。
【００４２】
コンパレータ１８は、キャリア信号が加算器２５からの出力よりも大きいときＨレベル、キャリア信号が加算器２５からの出力よりも小さいときＬレベルとする第２パルス信号を生成し、この第２パルス信号をスイッチＳ２のゲートに印加する。インバータ２０は、コンパレータ１８からの第２パルス信号を反転し、反転されたパルス信号をスイッチＳ３のゲートに印加する。
【００４３】
次に、このように構成された第２の実施形態に係るＤＣ−ＤＣコンバータの動作を説明する。
【００４４】
まず、電圧検出回路５で検出されたフライングキャパシタＣfcの両端電圧Ｖfcは加算器２１に入力される。電圧指令値Ｖfcrefと検出されたフライングキャパシタＣfcの両端電圧Ｖfcとの偏差が加算器２１から出力される。加算器２１からの偏差は、ＰＩ回路２２によりＰＩ演算され、リミッタ回路２３を介して加算器２４，２５にデューティ補正値として出力される。
【００４５】
リミッタ回路１５からの出力とリミッタ回路２３からの出力とが加算器２４により加算される。リミッタ回路２３からの出力と加算器１６からの出力とが加算器２５により加算される。
【００４６】
即ち、電圧指令値Ｖfcrefと電圧検出回路５で検出されたフライングキャパシタＣfcの両端電圧Ｖfcとに基づいてデューティ補正値を生成し、デューティ補正値をデューティ指令値に加算して得られた補正デューティ指令値により、スイッチ回路４を構成するスイッチＳ１，Ｓ２又はスイッチＳ３，Ｓ４が同時にオンし、フライングキャパシタＣfcが充放電しない期間を生成する。この充放電しない期間を用いて、フライングキャパシタＣfcの両端電圧Ｖfcを制御する。そして、電圧指令値Ｖfcrefと電圧検出回路５で検出されたフライングキャパシタＣfcの両端電圧Ｖfcとの偏差がゼロになると、フライングキャパシタＣfcの両端電圧Ｖfcの電圧不平衡を解消することができる。
【００４７】
図６は、第２の実施形態のＤＣ−ＤＣコンバータの出力電力とフライングキャパシタＣfcの両端電圧Ｖfcとの関係を示す図である。デューティ指令値がデューティ補正量で補正される平衡制御（図６の■）を行った場合には、フライングキャパシタＣfcの両端電圧Ｖfcは、出力電力の大きさに関係なく、一定電圧に制御されていることがわかる。
【００４８】
しかし、デューティ指令値がデューティ補正量で補正されない不平衡制御（図６の◆）では、重負荷になるほど、フライングキャパシタＣfcの両端電圧Ｖfcが変動している。従って、本発明の有用性を確認することができる。
【００４９】
このように、直流電圧を昇圧もしくは降圧するＤＣ−ＤＣコンバータにおいて、フライングキャパシタＣfcの両端電圧Ｖfcを平滑コンデンサＣdc2の両端電圧Ｖdc2の１／２倍でバランスする制御を確立することできる。これにより、スイッチ回路４を構成する各スイッチの耐圧を超過し、破壊することを防止することができる。また、低耐圧のスイッチが使用できコストを低減できる。
【符号の説明】
【００５０】
１，７  エネルギー蓄積要素
２，５，６  電圧検出回路
３  電流センサ
４  スイッチ回路
８  制御回路
１１，１３，１６，２１，２４，２５  加算器      
１２，１４，２２  ＰＩ回路
１５，２３  リミッタ回路
１７，１８  コンパレータ
１９，２０  インバータ
Ｓ１〜Ｓ４  スイッチ
Ｃdc1，Ｃdc2 平滑コンデンサ
Ｃfc  フライングキャパシタ
Ｌchop  チョッパリアクトル
【図１】
0005975687.tif 000002
【図２】
0005975687.tif 000003
【図３】
0005975687.tif 000004
【図４】
0005975687.tif 000005
【図５】
0005975687.tif 000006
【図６】
0005975687.tif 000007
【図７】
0005975687.tif 000008