(57)【特許請求の範囲】
【請求項１】
第１表面及び該第１表面と対向する第２表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第１表面及び前記第２表面のうちの一つの上に製造された装置を有するシリコン装置であり、
前記シリコンウェハは前記第１表面及び前記第２表面の少なくとも一つに隣接して位置する多層デルタドーピングプロファイルを有し、前記多層デルタドーピングプロファイルは複数Ｍのデルタドープ層を有し、複数Ｍのデルタドープ層の各々は１０オングストロームより小さい厚さ及び少なくとも１０１４ｃｍ−２のドーパントシート密度を有し、ここでＭは１より大きい整数であり、前記複数Ｍのデルタドープ層はＭ−１の意図的にドープされていないシリコンのインタリーブ層により互いに分離され、前記Ｍ−１の意図的にドープされていないシリコンのインタリーブ層の少なくとも一つは１０オングストローム〜３０オングストロームの範囲内の厚さを有し、
前記シリコンウェハの前記第１表面及び前記第２表面の少なくとも一つが前記第１表面及び前記第２表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されている、
ことを特徴とするシリコン装置。
【請求項２】
Ｍは３以上であり、前記複数Ｍのドープ層はＭ−１の意図的にドープされていないシリコンのインタリーブ層で分離され、前記Ｍ−１の意図的にドープされていないシリコンのインタリーブ層の少なくとも２つは等しい厚さを有する、請求項１記載のシリコン装置。
【請求項３】
Ｍは３以上であり、前記複数Ｍのドープ層はＭ−１の意図的にドープされていないシリコンのインタリーブ層で分離され、前記Ｍ−１の意図的にドープされていないシリコンのインタリーブ層の少なくとも２つは等しくない厚さを有する、請求項１記載のシリコン装置。
【請求項４】
前記Ｍ−１の意図的にドープされていないシリコンのインタリーブ層の少なくとも一つは１０１３ｃｍ−２より低いドーパントシート密度を有する、請求項１記載のシリコン装置。
【請求項５】
前記複数Ｍのドープ層の一つとこれに隣接する前記Ｍ−１の意図的にドープされていないシリコンのインタリーブ層の一つとの間に、１ｎｍにつき１０以上のドーパント勾配が存在する、請求項１記載のシリコン装置。
【請求項６】
第１表面及び該第１表面と対向する第２表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第１表面及び前記第２表面のうちの一つの上に製造された装置を有するシリコン装置であり、
前記シリコンウェハは前記第１表面及び前記第２表面の少なくとも一つに隣接して位置する多層デルタドーピングプロファイルを有し、前記多層デルタドーピングプロファイルは複数Ｍのデルタドープ層を有し、複数Ｍのデルタドープ層の各々は４０オングストロームより小さい厚さ、少なくとも１０１４ｃｍ−２のドーパントシート密度及び１ｎｍにつき１０以上のドーパント勾配を有し、ここでＭは１より大きい整数であり、
前記シリコンウェハの前記第１表面及び前記第２表面の少なくとも一つが前記第１表面及び前記第２表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されている、
ことを特徴とするシリコン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照：
本出願は、２０１０年６月１５日に出願された米国仮特許出願第６１／３５５，０４９号の優先権の利益を主張するものであり、その全内容は参照することにより本明細書に援用される。本出願は、２０１０年１２月１２日に出願された米国特許出願第１２／９６５，７９０号にも関するものであり、この出願は本出願と同じ譲受人に譲渡されている。
【０００２】
連邦政府による資金提供を受けた研究開発に関する声明
ここに記載する発明は、ＮＡＳＡ契約に基づいた研究の実施において成され、契約者が所有権を保持すると定められた、一般法９６−５１７（米国特許法２０２条）の規定に従うことを条件としている
【背景技術】
【０００３】
本発明は、一般に半導体装置に関し、特に動作が表面不活性化に依存する半導体装置に関する。
【０００４】
発明の背景
課題の声明
表面不活性化、量子効率及び背面照明画像検出
表面及び界面は殆どすべての個体装置、特に撮像装置の性能に重要であることが長い間知られている。表面不活性化技術はトランジスタの発明及びプレーナ集積回路の高信頼製造プロセスの開発に不可欠であり、これにより半導体革命が始まった。固体撮像装置の革命は１９６９年に電荷結合デバイス（ＣＣＤ）の発明から始まった。表面及び界面は当初から問題を引き起こし、ＣＣＤ設計のその後の改良の多くは装置の前面に近い界面の品質の制御を達成することに向けられてきた。テキサスインスツルメントは１９７４年初頭に最初の背面照明ＣＣＤを実証した。
【０００５】
ＮＡＳＡは宇宙空間内の天文撮像用固体撮像装置の可能性にすぐに気づき、ハッブル宇宙望遠鏡などの宇宙機器用ＣＣＤ及びカメラの開発を開始した。ジェット推進研究所（ＪＰＬ）はこの開発に重要な役割を果たした。ＪＰＬは広視野／プラネタリカメラ（ＷＦ／ＰＣ）の開発に関与した。ハッブル宇宙望遠鏡（ＨＳＴ）のための重要な装置はその後ＮＡＳＡ及びＨＳＴと関連するアイコン像を発生するようになっている。ＷＦ／ＰＣ検出器に対する最も重要な要件の一つは広いスペクトル範囲に亘って高い量子効率（ＱＥ）を１％より良い測光安定性で達成することであった。特に、ＨＳＴ検出器は遠紫外域内に１２１．６ｎｍの波長で位置する水素原子のライマンα線に至るまでのＵＶ光を検出する必要があった。ＷＦ／ＰＣIIの歴史から明らかなように、量子効率と安定性の間では、安定性の方が重要な検出器性能仕様である。
【０００６】
これらの要件を満たすためには、従来の前面照明ＣＣＤではＣＣＤの前面ゲート電極における吸収によって紫外光が殆ど遮られるため、背面照明が不可欠と考えられていた。しかし残念ながら、検出器の感光部を露出させるために必要とされる基板除去がＣＣＤの不安定な背面を生成するので、背面照明は応答に不安定性を生じることが解った。表面の低ドーピングレベル及び高密度の非不活性化欠陥のために、環境の変化が薄膜化検出器の応答に影響を与えていた。特に、光生成電荷の高い収集効率にとって重要なＳｉ−ＳｉＯ２界面における背面電位は装置の物理的環境と照明履歴とに依存する。背面電位を制御する初期の取り組みはＣＣＤの背面に薄いｐ＋層を残す薄膜化処理の最適化に基づいていた。このアプローチは、薄膜化の乏しい均一性、低い表面ドーパント濃度及びドーパントプロファイルの制御の欠如が所要の安定性の達成に対して克服できない障壁を与えるので、不適切であることが分かった。この問題は、もともと１９８４年１２月初頭に計画されていたＷＦ／ＰＣ装置の熱真空試験中に山場を迎えた。ＷＦ／ＰＣ検出器は大規模に亘ってＨＳＴの科学的要件により設定された１％の安定性仕様より悪い量子効率ヒステリシス（ＱＥＨ）を示した。ＨＳＴ及び将来の装置に対するこの問題のより良い解決のために、ＪＰＬは背面不活性化問題の解明に協力を始め、この協力はＵＶフラッドプロセスの開発、ショットキバリヤとして作用する高仕事関数金属の堆積及びバイアス背面接点の使用など広範囲にわたっている。これらのアプローチのどれもＷＦ／ＰＣ（１９９０年発足）及びＷＦ／ＰＣII（１９９２年発足）に対して成功していないが、これらの技術は化学吸着（Lesser他）及び浅いイオン注入に続くレーザアニールなどの現在の最先端技術に進化している。それにもかかわらず、それらの現在具体化されている最先端表面不活性化技術でも１９８０年にＨＳＴ検出器開発で生じた問題のすべては解決されていない。
【０００７】
従来の方法の幾つかを以下で検討する。特に、従来知られているシリコン装置の表面を不活性化する最良の方法の一つはデルタドーピングと呼ばれている。
【０００８】
１９９４年１２月２７に特許されたHoenk他の米国特許第５，３７６，８１０号（特許文献１）が従来技術として知られおり、これには、分子ビームエピタキシ（ＭＢＥ）を用いて背面にデルタドープシリコン層を成長させることによって表面のナノメートルの約半分内に閉じ込められた背面照明ＣＣＤの背面電位ウェルが開示されている。ＭＢＥプロセス中のデルタドーピングは、ＭＢＥ成長中に蒸発したシリコン源を一時的に遮断し、蒸発したｐ＋ドーパント源（ホウ素）を遮断しないことによって達成さえる。これはドーパントが僅か数原子層に閉じ込められた極めて鋭いドーパントプロファイルを生成し、背面電位ウェルを表面の半ナノメートル内に閉じ込めるのに十分な電界を生成する。ＵＶ生成電子がこのような狭い電位ウェルによりトラップされる確率は低いため、ＣＣＤの内部量子効率はＵＶ波長範囲に亘ってほぼ１００％である。更に、量子効率は全く安定である。
【０００９】
更に、２０００年８月２２日に特許されたCunningham他の米国特許第６，１０７，６１９号（特許文献２）及び２００２年２月１２日に特許されたCunningham他の米国特許第６，３４６，７００号（特許文献３）も従来技術として知られており、どちらにも数百電子ボルト（ｅＶ）〜数ミリオンｅＶ超のエネルギー範囲内のエネルギー粒子のための検出器を生成するために少なくとも４種類の技術を組み合わせてなるデルタドープハイブリッド先進検出器（ＨＡＤ）が開示されている。この検出器は可視光からＸ線までの光子に感応する。この検出器は約１０ｋｅＶから数百ｅＶに至るまでのエネルギーに感応する。この検出器はミリワットの電力消費で動作し、アレイのランダム読取りが可能であり、様々な先進読出し方式が可能である。
【００１０】
更に、２０１０年８月３１日に特許されたNikzad他の米国特許第７，７８６，４２１号（特許文献４）も従来技術として知られており、これには、標準及び高純度装置から所定の光学系に適合する固体湾曲焦点面を作成するシステム及び方法が開示されている。完成装置から出発して湾曲焦点面アレイを作成する２つの方法がある。一つの方法は装置を薄膜化し、それを曲面に一致させる。第２の方法は薄膜を形成しないで厚い装置を背面照明する。厚い装置は特殊クラスの装置、例えば高純度シリコンで製造された装置である。装置の一つの表面（非ＶＬＳＩ製造表面、背面とも呼ばれている）を湾曲面になるように研磨することができる。
【００１１】
更に、２０１０年９月２１日に特許されたBlackberg他の米国特許第７，８００，０４０号（特許文献５）も従来技術として知られており、これには、背面照明とともに使用される撮像検出器上に背面接点を成長させる方法が開示されている。更に、背面接点（例えば、デルタドープ層など）は４５０℃より低い温度で実行されるプロセスを用いて撮像検出器上に成長される。
【００１２】
半導体装置の改良された不活性化を提供するシステム及び方法が必要とされている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第５，３７６，８１０号
【特許文献２】米国特許第６，１０７，６１９号
【特許文献３】米国特許第６，３４６，７００号
【特許文献４】米国特許第７，７８６，４２１号
【特許文献５】米国特許第７，８００，０４０号
【発明の概要】
【００１４】
一つの態様によれば、本発明は、第１表面及び該第１表面と対向する第２表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第１表面及び前記第２表面のうちの一つの上に製造された装置を有するシリコン装置であり、前記シリコンウェハは前記第１表面及び前記第２表面の少なくとも一つに隣接して位置するドーピングプロファイルを有し、前記ドーピングプロファイルは複数Ｍのドープ層を有し、複数Ｍのドープ層の各々は１０オングストロームより小さい厚さ及び少なくとも１０１４ｃｍ−２のドーパントシート密度を有し、ここでＭは１より大きい整数であり、前記複数Ｍのドープ層はＭ−１のシリコンのインタリーブ層により互いに分離され、前記Ｍ−１のシリコンのインタリーブ層の少なくとも一つは１０オングストローム〜３０オングストロームの範囲内の厚さを有し、
前記シリコンウェハの前記第１表面及び前記第２表面の少なくとも一つが前記第１表面及び前記第２表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されている、ことを特徴とする。
【００１５】
一実施形態においては、Ｍは３以上であり、前記複数Ｍのドープ層はＭ−１のシリコンのインタリーブ層で分離され、前記Ｍ−１のシリコンのインタリーブ層の少なくとも２つはほぼ等しい厚さを有する。
【００１６】
別の実施形態においては、Ｍは３以上であり、前記複数Ｍのドープ層はＭ−１のシリコンのインタリーブ層で分離され、前記Ｍ−１のシリコンのインタリーブ層の少なくとも２つは等しくない厚さを有する。
【００１７】
更に別の実施形態においては、前記Ｍ−１のシリコンのインタリーブ層の少なくとも一つは１０１３ｃｍ−２より低いドーパントシート密度を有する。
【００１８】
更に別の実施形態においては、前記複数Ｍのドープ層の一つとこれに隣接する前記Ｍ−１のシリコンのインタリーブ層の一つとの間に、１ｎｍにつき１０以上のドーパント勾配が存在する。
【００１９】
本発明の別の態様によれば、本発明は、第１表面及び該第１表面と対向する第２表面で境界されるシリコンウェハを備え、前記シリコンウェハは前記第１表面及び前記第２表面のうちの一つの上に製造された装置を有するシリコン装置であり、前記シリコンウェハは前記第１表面及び前記第２表面の少なくとも一つに隣接して位置するドーパントプロファイルを有し、前記ドーピングプロファイルは複数Ｍのドープ層を有し、複数Ｍのドープ層の各々は４０オングストロームより小さい厚さ、少なくとも１０１４ｃｍ−２のドーパントシート密度及び１ｎｍにつき１０以上のドーパント勾配を有し、ここでＭは１より大きい整数であり、前記シリコンウェハの前記第１表面及び前記第２表面の少なくとも一つが前記第１表面及び前記第２表面のそれぞれの表面に存在する欠陥密度に関係なく電気的に不活性化されていることを特徴とする。
【００２０】
本発明の上記の及び他の目的、態様、特徴及び利点は以下の記載及び請求項の記載からより一層明らかになる。
【００２１】
本発明の目的及び特徴は以下に記載する図面及び請求項を参照するとより良く理解できる。図面は必ずしも一定の寸法比ではなく、本発明の原理を全体的に示す代わりに強調して示している。図面において、様々な図を通して同じ部分は同じ番号で示している。
【図面の簡単な説明】
【００２２】
【図１】図１は、デルタドープ表面と従来の他の表面ドーピング方法を比較する計算した電界を示す図である。
【図２】図２は、デルタドープ表面と従来の他の表面ドーピング方法を比較する計算した電位を示す図である。
【図３】図３は表面近傍電界を示す図である。図に示すすべてのＭＢＥ層は表面双極子領域及びシリコンバルク領域を含み、電界は極めて高い。多層（「複数の層」ともいう）ドーピングはデルタドープ層にはない第３の領域を表面に生成する。この領域でも電界は極めて高いが、平均電界は比較的低い。曲線３１０は単一のデルタドープ層に対する計算データを示し、曲線３２０は２つのドープ層を有する多層に対する計算データを示し、曲線３３０は４つのドープ層に対する計算データを示す。
【図４】図４はデルタドーピングと多層ドーピングを比較する電位を示す図である。表面双極子電位とシリコンバルク電位はデルタドープ表面及び多層ドープ表面においてきわめて類似する。多層ドーピングは表面をバルク領域から分離する広い電位障壁を生成し、この電位障壁はバルクからの表面のより大きな分離を生成し、表面導電率を大きく増大する。曲線４１０は単一のデルタドープ層に対する計算データを示し、曲線４２０は２つのドープ層を有する多層に対する計算データを示し、曲線４３０は４つのドープ層に対する計算データを示す。
【図５】図５はデルタドーピングにより不活性化された表面近傍の電子状態を示す図である。このプロットはＬ，Ｘ及びガンマ伝導帯に対して計算された量子化電子状態を示す。各状態は深さの関数として確率密度で表され、垂直位置が状態のエネルギーを反映するようにシフト及びスケーリングされている。長さ方向Ｌ伝導帯に対する伝導帯エッジも比較のためにプロットされている。曲線５１０は単一のデルタドープ層に対する計算データを示し、曲線５２０は２つのドープ層を有する多層に対する計算データを示し、曲線５３０は４つのドープ層に対する計算データを示す。
【図６】図６は２つのドープ層を有する多層により不活性化された表面近傍の電子状態を示す図である。デルタドープ表面（図５）と比較すると、多層ドーピングにより得られる増大した障壁高さが表面からのバルクシリコンの分離の改善をもたらし、表面共振もわずかになる（太線で示されている）。これらはＳｉ−ＳｉＯ２界面近傍の局部的に増大した確率密度を有する電子状態である。曲線６１０は単一のデルタドープ層に対する計算データを示し、曲線６２０は２つのドープ層を有する多層に対する計算データを示し、曲線６３０は４つのドープ層に対する計算データを示す。
【図７】図７はデルタドーピング及び多層ドーピングにより不活性化された表面近傍の正孔密度を示す図である。表面伝導率の測定結果と一致して、多層ドーピングは表面近傍の多数キャリアの濃度を劇的に増大する。曲線７１０は単一のデルタドープ層に対する計算データを示し、曲線７２０は２つのドープ層を有する多層に対する計算データを示し、曲線７３０は４つのドープ層に対する計算データを示す。
【図８】図８は４つのドープ層を有する多層により不活性化された表面近傍の電子状態を示す。デルタドーピング表面（図５）及び２つのドープ層を有する多層（図６）と比較すると、多層内のドープ層の数を増大すると、表面からのバルクシリコンの分離が更に高まるとともに、少数の表面共振の局在化も高まる（太線で示されている）。最低のエネルギー表面共振は準束縛状態とみなせる。図８において、重い正孔帯に対する表面近傍正孔密度は表面での正孔トラップに基づいて計算されている。正孔トラップはデルタドープ表面の正孔密度及びデルタドープ表面に対する表面及び検出器間の電位障壁を大きく減少させるが、多層ドーピングにより生成される正孔密度に与える影響は比較的小さい。曲線８１０は単一のデルタドープ層に対する計算データを示し、曲線８２０は２つのドープ層を有する多層に対する計算データを示し、曲線８３０は４つのドープ層に対する計算データを示す。
【図９】図９はデルタドーピングの表面不活性状態を示す図である。量子化電子状態は表面をバルクから分離する減少したトンネル障壁を示すが、ホットキャリアをトラップし得る表面閉じ込め状態はない。
【図１０】図１０はデルタドーピングの正孔の表面トラップ状態を示す図である。量子化電子状態は表面をバルクから分離する強いトンネル障壁を示し、深い表面ウェルはホットキャリアをトラップし得る少数の表面閉じ込め状態を生成するが、より多くの非閉じ込め状態を生成する。
【図１１】図１１は２層多層ドーピングの表面不活性化状態を示す図である。デルタドープ表面（図９）と比較すると、多層ドーピングにより与えられる障壁高さの増大が表面からのバルクシリコンの分離の改善をもたらし、少数の表面共振（太線で示される）も生成する。
【図１２】図１２は２層多層の正孔の表面トラッピング状態を示す図である。デルタドープ表面（図１０）と比較すると、２層多層は表面をバルクから分離する強いトンネル障壁をもたらす。しかし、この場合には、多層ドーピングの主な利点は、表面近傍の正孔シート密度が２桁大きくなることにある。
【図１３】図１３は４つのドープ層を有する多層で不活性化された表面の近傍の電子状態を示す図である。デルタドープ表面（図９）及び２つのドープ層を有する多層（図１１）と比較すると、多層内のドープ層の数を増大すると、表面からのバルクシリコンの分離が更に向上し、少数の表面共振（太線電示されている）の局在化も強まる。最低エネルギー表面共振は準束縛状態とみなせる。
【図１４】図１４は、２つのドープ層を有する多層の正孔の表面トラッピング状態を示す。デルタドープ表面（図１０）と比較すると、４つのドープ層を有する多層はバルクから表面を分離するより強いトンネル障壁をもたらす。しかし、この場合には、多層ドーピングの主な利点は表面近傍の正孔シート密度が２桁大きくなることにある。
【図１５】図１５は不活性化レベルが異なる状態でのドーパント不活性化に対するデルタドーピングのローバスト性を示す図である。計算は５×１０１２ｃｍ−２の表面トラップの密度を前提とする。
【図１６】図１６は完全不活性化状態であるが表面トラップの密度は異なる状態での表面電荷に対するデルタドーピングのローバスト性を示す。
【図１７】図１７は不活性化レベルが異なる状態でのドーパント不活性化に対する２つのドープ層を有する多層のローバスト性を示す図である。計算は５×１０１２ｃｍ−２の表面トラップの密度を前提とする。
【図１８】図１８は完全不活性化状態であるが表面トラップの密度は異なる状態での表面電荷に対する２つのドープ層を有する多層のローバスト性を示す。
【図１９】図１９は不活性化レベルが異なる状態でのドーパント不活性化に対する４つのドープ層を有する多層のローバスト性を示す図である。計算は５×１０１２ｃｍ−２の表面トラップの密度を前提とする。
【図２０】図２０は完全不活性化状態であるが表面トラップの密度は異なる状態での表面電荷に対する４つのドープ層を有する多層のローバスト性を示す。
【図２１】本発明の原理に基づく多層ドープを有するウェハの断面を示す概略図（原寸に比例してない）である。
【発明を実施するための形態】
【００２３】
詳細な説明
従来の表面不活性化技術
化学吸着帯電
現在の形の化学吸着不活性化は、高い仕事関数の金属を使用して薄膜化ＣＣＤの背面にショットキ障壁を形成するためにＪＰＬにおける初期の努力から生まれた。ショットキ障壁は異なる材料間の界面を横切る電荷移動に起因して存在する。ショットキ障壁の形成にプラチナを使用する理論的根拠は、プラチナの高い仕事関数はシリコン表面内に正しい極性の表面近傍電界を生成して光生成電子を背面から前面の検出器電子回路に向け追いやることにある（事実、撮像検出器に対する様々な表面不活性化技術のすべてに当てはまる一般的な要件である）。ＪＰＬにおけるＷＦ／ＰＣIIのセンサの開発中に、Ｐｔ「フラッシュゲート」技術による検出器の量子効率の向上に関与する表面帯電メカニズムは（当初の意図及び予想通りに）表面におけるショットキ障壁の形成にあるのではなく、代わりに化学吸着プロセスによる酸化物表面への負に荷電したＯ２−イオンの蓄積にあることが分かった。従って、同様の帯電メカニズムが初期のＵＶフラッドプロセス及びＰｔ「フラッシュゲート」の根底にあり、残念ながら、これらのプロセスのいずれも適切な安定性を提供せず、また表面不活性化問題を満足に解決する更なる改良及び変更もなされていない。その難しさの鍵は酸化物にあった。化学吸着電荷の安定性は酸化物の質及び厚さに大きく依存することが分かった。高品質の熱酸化物の形成は撮像検出器のトレランスを超える温度を必要とし、そのため、表面を中程度の温度の蒸気に曝す低温「フラッシュオキサイド」プロセスが開発された。残念ながら、「フラッシュオキサイド」は、環境状態（特に水素暴露に関する）変化が化学吸着電荷の極性を反転し、検出器量子効率及びスペクトル応答に重篤な影響を与え得るので、装置を安定化できない。これらの制限の結果、Ｐｔ「フラッシュゲート」の開発は放棄され、ＷＦ／ＰＣII系の検出器に使用されなかった。
【００２４】
アリゾナ大学における更なる開発努力は化学吸着プロセスのいくつかの革新及び変更、例えば厚い高品質酸化層の使用、水素暴露により無毒になる金属への切り替え、及び化学吸着電荷を環境変化に対して安定化させるために金属層を熱堆積ＨｆＯ２誘電体層で被覆することなどがもたらされている。化学吸着装置は地上観測及び宇宙観測のこれらの進歩にもかかわらず、化学吸着帯電による表面不活性化は化学吸着電荷を保持し安定化するのに必要とされる誘電体層内の吸収により可視及び近紫外波長に制限される。化学吸着帯電はイオン化放射により不可逆損傷も受ける。特に、科学吸着は遠紫外光のイオン化作用に対して不安定であり、このイオン化作用はＨ＋イオンを開放し、半導体産業で絶縁層として使用されているＳｉＯ２及び他の誘電体層にトラップを生成することが周知である。最後に、化学吸着は絶縁層内に埋め込まれた固定の電荷を生成し、光生成多数キャリアの横方向輸送のための導電通路をシリコン内に与えない。導電性背面の要件は完全に空乏化される撮像装置を必要とする用途に重要であり、遠紫外レーザのような高強度光源に暴露する必要がある用途にも重要であるらしいことが確かめられた。
【００２５】
イオン注入及びレーザアニール
イオン注入はデバイス応用に対して半導体表面を選択的にドーピングするために半導体産業で使用される標準プロセスである。このプロセスは結晶格子に所望のドーズを注入するためにエネルギードーパント原子を半導体表面に向け供給することに基づいている。注入された原子は結晶の電気的に活性な格子位置に位置せず、高密度の欠陥を生成し、半導体の品質を低下させる。従って、注入は多くの結晶欠陥をアニールし、注入された原子を電気的に「活性化」して一部分の原子を格子間位置から結晶格子位置に移動可能にするために高温度の熱処理を必要とする。しかし、「活性化」に必要な温度はデバイス処理の熱的制約と適合しない（イオン注入層の高温炉アニールを可能にするために前面の電子回路に耐熱金属を使用する例外があるが、耐熱金属は専門のプロセスを必要とし、すべての撮像デバイス技術及び応用に適合しない金属導電率の制約を課す点に注意）。従って、イオン注入を撮像検出器の要件及び制約に適合させるために、いくつかのプロセス変更が重要である。第１に、ＵＶ域の検出に適した浅いドーパントプロファイルを生成するためには極めて低いエネルギーの注入が望ましい。第２に、表面近傍領域のみを加熱するためにパルスレーザを用いて極めて浅いアニールプロセスを実行する。第３に、トランジスタ及び他のデバイスの小領域をドープするために使用される選択的プロセスと反対に、背面照明撮像検出器のイオン注入は検出器の全表面の均一ドーピングを達成するように最適化されたプロセスを必要とする。これは特にレーザアニールに対する課題であり、撮像検出器に「レンガ壁」アーチファクトを生成する傾向がある。
【００２６】
イオン注入はより高いドーパント濃度を提供するとともに、ＷＦ／ＰＣ検出器の最適薄膜化プロセスに最初に使用された拡散関連プロファイルよりも組み込まれるドーピングプロファイルのより良い制御を提供する。しかし、これは相対的な利点にすぎず、イオン注入の物理学及び撮像検出器とのプロセス適合性を維持する必要性のために、ドーパントプロファイルの形状、深さ、ピーク位置、振幅及び均一性などの設計に限られたフレキビリティが与えられるのみである。これらの制約は、特にＵＶ量子効率、欠陥に関係した暗電流の生成及び空間解像度向上のための「深い空乏化」に関する検出器性能の最適化のためにイオン注入を使用できる能力に制限を与える。特に、イオン注入は、（私たちが理解するように）表面不活性化にとって極めて重要な急峻なドーパントプロファイルを生成することができない。
【００２７】
イオン注入／アニールプロセスは急峻ドーパントプロファイルを生成できないことは、撮像検出器技術の分野を超えた制限である。急峻ドーパントプロファイルを達成することは高密度の集積回路を製造するための継続的な努力の過程において半導体産業が直面している大きな課題の一つである。鋭いイオン注入ドーパントプロファイルを生成する目標は半導体製造技術誌の広範な文献の主題である。これらの制限の一つはアニールプロセス中の注入ドーパント分布の広がりと関連する。過渡的増速拡散（ＴＦＤ）の現象は注入ドーパント分布のアニーリング中に観測される異常に高い拡散速度をいう。観測される高い拡散速度は注入プロセスにより必然的に生成される欠陥に関連する。
【００２８】
これらの制限に係らず、イオン注入撮像デバイスは現在様々な撮像用途、例えば宇宙で使用される化学的撮像検出器に使用されている。最先端のイオン注入装置は広視野カメラ３（ＷＦＣ３）の心臓部である。このカメラは最近ハッブル宇宙望遠鏡では広視野／プラネタリカメラ２に置き換えられている。しかし、ＷＦ／ＰＣ２検出器の開発に続く２０年間における大きな進歩にもかかわらず、ＷＦＣ３における最先端のイオン注入装置は依然としてＨＳＴ仕様から外れる量子効率ヒステリシス（ＱＥＨ）を示す。これらのデバイスの広範な特性に基づけば、観測されるＱＥＨはシリコン内の電荷トラップに関連し、これらの電荷トラップはおそらく背面不活性化に使用されるイオン注入／アニールプロセスに特有のアーチファクトである。ＷＦＣ３に対して現在使用されている一時的な解決法はこれらのトラップを満たすためにデバイスを強い光に周期的に暴露すること、検出器を低い動作温度に維持してトラップされた電荷を安定化させて化学データを十分に収集することである。
【００２９】
デルタドーピング
ＷＦ／ＰＣ２のための検出器開発中に同時に、ＪＰＬ科学者は高ドープシリコンのエピタキシャル成長に基づくユニークな表面不活性化を開発し始めた。通常の結晶成長技術はＣＣＤのトレランスを超える温度を必要とするが、ＪＰＬは１９８０年代に、ＣＣＤコンパチブル温度（４５０℃以下）でシリコンのエピタキシャル成長を達成できる低温分子ビームエピタキシプロセスの先駆的な取り組みを先導した。これらの努力は１９９２年にデルタドープＣＣＤの開発及び実証をもたらし、低温ＭＢＥ成長を用いて完全機能薄膜ＣＣＤ上に極薄デルタドープシリコン層を形成した。
【００３０】
デルタドーピングプロセスの名前の由来は、ドーパントプロファイルが数学的デルタ関数に似ていることにある。デルタドーピングは、シリコン原子のフラックスを中断させてドーパント原子を単分子層の約１／３の密度（約２×１０１４ドーパント原子／ｃｍ２）で堆積させ、次いで１−２ｎｍのシリコン「キャップ」層を成長させてドーパント原子を封入することによって極めて急峻なドーパントプロファイルを達成する。ドーパントは成長プロセスに組み込まれるため、ＭＢＥ成長層はイオン注入中の格子損傷により生成される欠陥を受けないとともに、急峻なドーパントプロファイルの生成を制限する高温のアニールプロセスも必要としない。成長中にシリコンフラックスを中断し再開するプロセスによればドーパント原子を僅か数原子層の厚さの層に集中させ、表面の数原子層内に正確に位置させることができる。この正確さが究極の急峻ドーピングプロファイルをもたらし、この正確さはイオン注入又は如何なる他の通常のドーピングプロセス（例えばイオン注入及び拡散）によっても達成することはできない。
【００３１】
デルタドーピングは遠及び近紫外スペクトル範囲に亘りほぼ１００％の内部量子効率を達成し、酸素と水蒸気の存在下において室温で数年間保存した後でもイオン化放射への暴露による性能の明らかな劣化も、測定可能な量子効率ヒステリシスも、環境状態に対する明らかな感受性も示さない。デルタドーピングは最初、薄いｎチャネルＣＣＤの表面不活性化のためのドーパント材料として硼素原子を用いて実証されたが、次の開発努力は、デルタドーピングがバルク照明フォトダイオードアレイ、ＣＭＯＳ撮像アレイ、完全空乏化ｐチャネルＣＣＤ（ドーパント材料としてアンチモンを用いるｎ型デルタドーピングを必要とする）及び電子多重ＣＣＤ（光子計数用に高利得出力レジスタを用いる）などの表面不活性化に等しくうまく使えることを示すことであった。
【００３２】
不均一ドーパントプロファイルを用いるＭＢＥドーピング
ＭＩＴリンカーン研究所（ＭＩＴ−ＬＬ）は、２×１０２０ｃｍ−３の濃度（１×１０１４ｃｍ−２のシート密度に相当する）で均一に分布するホウ素（Ｂ）を含む厚さが５ｎｍのＭＢＥ成長シリコン層を用いる表面不活性化を最近開発した。ＭＩＴ−ＬＬは、ほぼ１００％の内部量子効率及び測定不能のヒステリシスを主張している。遠紫外放射への背面照明ＣＣＤの暴露に対してＭＩＴ−ＬＬで行われた研究は、ＭＢＥ成長層は化学吸着帯電又はイオン注入のいずれよりも耐放射性であることを証明している。ＭＢＥ不活性化デバイスの改良された耐放射性は不活性化層に組み込まれる電荷の総量及び表面上の酸化物層の相対厚さに起因する。研究の著者は、電子の移動度がイオン化放射により酸化物に注入される正孔よりも大きいことを引用して、放射への暴露は酸化物内に正電荷を生成し、表面不活性化層内のドーパントを補償すると主張している。この研究で比較されているデバイス（デルタドープデバイスは含んでいない）のＭＢＥ成長不活性化層は最大の電荷密度（１×１０１４ｃｍ−２）及び最薄の酸化物（１−２ｎｍ）を含む。ＭＩＴ−ＬＬにより成長された均一ドープ層に比較して、ＪＰＬのデルタドーピングプロセスはより薄いＭＢＥ生長層でより高い電荷密度を達成し、ここに記載する多層不活性化層は更に高い電荷密度を達成する。
【００３３】
関連の研究において、ＭＩＴ−ＬＬの研究者は、ＭＢＥ成長層は過大な表面生成暗電流に関与することを確かめている。彼らはこの問題を水素中の４００℃のアニールにより軽減することに成功し、このアニールは表面状態を自然酸化物に不活性化し、それによって表面生成暗電流を低減する。水素不活性化の取り込みによっても、観測される暗電流は依然として同等の前面照明デバイスよりも１桁大きく、背面照明欠陥は完全に不活性化されないことを示している。ＪＰＬのデルタドーピングプロセスは低い暗電流を達成するために水素暴露を必要としない。
【００３４】
デルタドーピングの制限及び新しい技術の必要性
図１及び図２はデルタドーピングと他の表面ドーピング技術を計算された表面近傍電界及び電位に基づいて比較している。ゆっくり変化するドーパントプロファイルが拡散により生成される。イオン注入はゆっくり変化する弱い電界及び電位を生成し、バルクからの表面の弱い分離を与え、応答に不安定性を生じる（ハッブル宇宙望遠鏡からのＷＦＣ３検出器の性能データに見られる）。比較において、プロットは、デルタドーピングが従来の表面不活性化技術のなかで最強の電界及び最高のエネルギー障壁を生成することを示している。これは量子効率及び安定性の測定結果と一致し、デルタドーピングがどの位有効な不活性化層を提供するかを示す。それにもかかわらず、最近の測定結果は、可動正孔の表面密度はデルタドープ層内のドーパント原子の表面密度より２桁低いことを示唆している。この不一致は装置性能に対して重要な意味を持ち、改良された表面不活性化技術が必要とされることを意味する。本発明の技術は以下に記載するようにこの必要性に取り組むものである。
【００３５】
図１はデルタドープ表面を従来の他の表面ドーピング方法と比較する計算電界を示す図である。
【００３６】
図２はデルタドープ表面を従来の他の表面ドーピング方法と比較する計算電位を示す図である。
【００３７】
従来の最先端の不活性化技術：これらの２つのプロットはデルタドーピングを従来の他の表面ドーピング技術と比較するために行った計算の結果を示す。これらのプロットは、デルタドーピングが従来技術のなかで最強の電界及び最高のエネルギー障壁を生成することを示している。これを達成する鍵はＭＢＥによる急峻なドーパントプロファイルの生成にある。これらのモデルで示される原理は正しいが、最近の結果は実際のドープ表面の挙動をモデルから外れさせる化学的及び／又は物理的メカニズムの存在を示唆している。
【００３８】
量子排除による表面不活性化
多層ドーピング：序文及び概説
様々な表面不活性化方法が背面照明検出器（並びに検出器と極めて類似の要件を有する太陽電池）用に特に開発された技術より前に周知である。これらの周知の技術は、熱酸化物の成長、水素中のアニーリング及び高性能絶縁体の成長又は堆積（例えば、多くの半導体技術文献の主題である高ｋ酸化物）を含む。これらの技術は、好ましい電界及び電位を生成するために表面を充電するのに反して、電気的に活性の欠陥の影響を除去もしくは軽減させることを目的としている。デルタドーピングを除いて、前節で記載したすべての表面充電方法も、表面不活性化の安定性及び効率の向上を助けるためにこれらの方法、特に水素不活性化に依存している。この低欠陥密度への依存は、高エネルギー光子への暴露を含むイオン化放射（例えば技術的に科学的に重要なディープ紫外光、遠紫外光及び極端紫外光）のために安定性の問題を生じる。本発明の技術の利点の一つは表面欠陥と無関係に安定性を向上することにある。
【００３９】
安定性は、表面及び界面の充電及び放電がデバイスを大きく混乱させ得るので重要な性能測定基準である。ハッブル宇宙望遠鏡用の検出器の歴史で説明したように、背面照明光学検出器は高い量子効率、低い暗電流及び安定な応答を達成するために表面不活性化を必要とする。不活性化はすべての検出波長で透明になるように十分に薄い不活性化層を生成するプロセスを必要とする。最適効率のために、不活性化層は、少数キャリアが表面で再結合又はトラップされないように検出器表面近傍のシリコン内に強い電界を生成しなければならない。表面生成暗電流を抑制するために、不活性化プロセスは表面状態を消去するか表面からバルクシリコン内への熱生成電荷の注入を抑制しなければならない。量子効率ヒステリシスを軽減するためには、不活性化層により生成される電界は、表面の電子及び正孔のトラッピング及び脱トラッピングにより生じ得る表面電位の摂動に対して安定でなければならない。表面不活性化技術は、ローバスト性又は厳しい環境内での検出器の劣化を低減又は遅らせる能力（例えば汚れ及び／又はイオン化放射による表面の化学的又は物理的変化に伴って起こり得る検出器性能に対する永久変化を軽減又は防止する能力）で区別することもできる。ハッブル宇宙望遠鏡に搭載された広視野カメラ３からの最近のデータも、改良されたＤＵＶ，ＦＵＶ及びＥＵＶ検出器と同様に、改良された安定性及びローバスト性を有する表面活性化技術を必要としていることを証明している。
【００４０】
本発明の技術は、薄い不活性化層内に極端に高いドーパント濃度を達成して検出器を表面欠陥の密度と関係なく表面から分離することによって、従来技術に比較して向上した安定性及びローバスト性を達成する。本発明の技術の設計及び実装は半導体組成のナノスケール制御を必要とする。ナノスケールでは、表面との電子及び正孔の相互作用は量子力学により支配され、バルクからの表面の分離は電子及び正孔の量子力学的振る舞いの抑制、従って専門用語的に言えば、量子排除による表面不活性化によって達成される。
【００４１】
多層ドーピング技術は以下のように固体検出器の性能を従来技術と比較して向上させる。
【００４２】
この技術は、表面からバルクへの少数キャリアの生成及び輸送を抑制するトンネル障壁をもたらす（それによって、表面状態に対する感受性が低下することで安定性及び信号対雑音性能が向上する）。
【００４３】
この技術は、バルクから表面への低エネルギー（「熱」）少数キャリアの輸送を抑制するトンネル障壁をもたらし、このようなキャリアが表面のトラップと相互作用する確率を低下させる（高い量子効率を可能にし、安定性を向上する）。
【００４４】
この技術は、表面又は不活性化層内のいずれかにおける高エネルギー（「ホット」）少数キャリアのトラップ又は再結合の確率を最小にし、（逆に）このようなキャリアの表面からバルクシリコン内への輸送を促進する（高い量子効率を可能にし、安定性及びローバスト性を向上する）。
【００４５】
この技術は、過剰な多数キャリアの横方向輸送を容易にするために高い表面伝導性をもたらし、よって多数キャリアの局所的蓄積を軽減し、検出器表面をあらゆる照明状態の下で一定電位に維持するのに役立つ（表面状態の動的充電を軽減して安定性を向上する）。
【００４６】
この技術は、バルクシリコンの電界及び電位を表面電位の一時的変化又は永久変化により影響されないように分離し、よって（例えば放射損傷、ホットキャリア注入又は環境の他の損傷効果に起因する）表面及び酸化／反射防止膜に対する化学的及び物理的変化により生じる検出器性能への影響を軽減する。
【００４７】
多層ドーピングを用いて量子排除による表面不活性化を達成する原理、方法及び構造を以下に説明する。
【００４８】
多層ドーピングは、表面とシリコン検出器との間に、高エネルギー（ホット）キャリアに対して透明で、低エネルギー（熱）キャリアに対して不透明である薄い結晶を介挿する。事実上、多層ドーピングは、物理的表面から分離された物理的表面と独立の電子的表面を生成する。層自体は、ホットキャリアが層内又は表面で補足される確率を最小に維持しながら、表面状態／欠陥を検出器（半導体「バルク」）内の少数キャリア状態から絶縁及び減結合するように量子力学の原理に従って設計される。上述したように、電子的及び物理的表面のこの量子力学減結合（量子排除）は、環境状態（表面被膜に対する化学的又は物理的変化、吸収又は化学吸着された分子及び外部電界）が撮像検出器の性能（特に感度、安定性及び雑音）に影響を与えないようにする必要があるために、撮像検出器において極めて重要である。
【００４９】
本発明は撮像検出器の分野に関するが、実際上すべての半導体装置が表面及び界面の欠陥により影響される。従って、量子排除による表面不活性化のコンセプトは方法及び応用の双方においてより一般的であること、不活性化に必要とされる所要の表面近傍電位を生成する他の方法をこれらのコンセプトに基づいて開発することができること、及び量子排除による不活性化は大きなクラスの半導体装置及び太陽電池、光検出器及び背面照明固体撮像デバイスなどの上述した例と異なる応用に有益な用途を見出すことができることを明記しておく。
【００５０】
更に、好適な実施はドープシリコン層のＭＢＥ成長を用いるシリコン表面の不活性化であるが、量子排除による表面不活性化をシリコン、シリコンとゲルマニウムを含む合金、及び様々なＩＩＩ−Ｖ及びＩＩ−ＶＩ半導体材料を含む様々な材料系で実現するために様々な設計材料を設計し製造することができ、これらの材料はすべて分子ビームエピタキシ法を用いてナノスケール精度で成長及びドープすることができることを明記しておく。他の材料系及び製造技術（例えば有機半導体）もここに提案する方法及びコンセプトに適用可能である。
【００５１】
ここに提示する着想及び方法は多くのデバイス構造及び技術を包含するように一般化することができる。エピタキシャル成長技術は、量子排除による表面不活性化の理論及びコンセプトと一緒に、もっと複雑な構造及び機能、特に２次元及び３次元パターン構造に容易に適用することができる。半導体ドーパントプロファイルをほぼ原子スケール精度で生成する能力は量子力学状態の操作及び電子及び正孔の量子輸送を可能にする。従って、これらの技術は考えられる多くのデバイス構造の設計、変更及び開発に、既存デバイス（例えば集積回路の基礎的要素などに使用されるトランジスタ）の最適性能の探索又はサイズの縮小に、又は実用化のために表面の改良を必要とする新規なデバイス及び構造の開発に適用することができる。
【００５２】
本明細書の残りの部分はシリコンの多層不活性化に焦点を当てる。これは量子排除による表面不活性化の特定のインスタンス化であり、本発明の技術の原理、方法及び利点の例示である。
【００５３】
ＪＰＬにより教えられたデルタドーピングの性質
シリコンの多層不活性化を導入するため及び従来技術との比較の基礎を与えるために、ＪＰＬにより教えられたデルタドーピングによる表面不活性化の性質並びにこの技術に関して最近確認された問題の説明から始める。光学検出器への適用において、デルタドーピングの本質的な原理は前面照明検出器の厚いｐ＋基板を原基板／エピ層界面のｐ＋ｐ接合により形成される電界及び電位障壁を（本質的に）複製する極薄ｐ＋層と置き換えることにある。極薄デルタドープ層は本質的に透明（ある限られた意味で）であるため、デルタドープした背面照明検出器はシリコンに到達可能な全電磁スペクトル（軟ｘ線から近赤外線）に亘って極めて高い量子効率を示す。背面照明の問題の本質は表面不活性化及び安定性の問題にあり、特に不活性化された表面に対する化学的及び物理的変化は検出器性能に影響を与えないことが不可欠である。
【００５４】
上述したように、ＪＰＬのデルタドーピング技術は従来技術のなかで最良の表面不活性化技術である。ＪＰＬ特許及び公報によれば、デルタドープ層は、背面照明シリコン検出器の最良性能を達成するためには、Ｓｉ−ＳｉＯ２界面から約１−２ｎｍに位置させなければならないと教えている。ＪＰＬにより教えられたデルタドープ層は僅か２．５ｎｍの厚さ（シリコン結晶内の約１０の単原子層に同等）であるにもかかわらず、ＪＰＬデルタドープ層内のドーパント原子のシート密度は約２×１０１４ｃｍ−２である。このシートドーパント密度は自然シリコン酸化物に通常存在する表面電荷密度より殆ど２桁大きいため、この高いドーパント密度は高い導電性表面を生成する。
【００５５】
デルタドープ表面内の正孔の低いシート密度
ＪＰＬにおけるデルタドープ表面の表面シート密度の最近の測定結果は、表面近傍デルタドープ層は予想より２桁低い大きさのシート密度を示すのに対し、深いデルタドープ層のシート密度は予想の範囲内であることを示す（表１参照）。二次イオン質量分光分析（ＳＩＭＳ）による表面のプロファイルは２×１０１４ｃｍ−２の設計値に近いドーパント原子のシート密度を含むことを示す。このことは、少なくとも２つの理由、即ち第１に、導電性は表面不活性化層により再現されるべき基板の本質的機能であるため、及び第２に、低い表面導電性は、デルタドープは予め考えていたより低いローバスト性であることを示すために、問題を示す。
【００５６】
表１はシートナンバー（表面伝導率の測定値）に基づいてデルタドープ表面と多層ドープ表面を比較したものである。これは、伝導率の測定結果が表面不活性化層内へのドーピングにより生成された可動電荷を正確に反映するように超高純度シリコンリコン基板上のＭＢＥ成長層から得たデータを表す。
【００５７】
【表１】
0005918756.tif 000002
＊深いデルタ層のデータは比較のためにのみ示されている点に注意されたい。表面の下方深くに埋め込まれたデルタ層は多大の信号が表面領域で失われるために撮像検出器の表面不活性化に適さない。
【００５８】
ドーパント補償、化学的メカニズム及びモデル：表面不活性化用多層ドーピングを評価する方法
上述した正孔とドーパント原子のシート密度の不一致は、表面への接近がデルタドープ層をどういうわけか補償することを示している。この不一致には少なくとも２つの可能な理由がある。表面に最も近い層内のドーパント原子の大部分が電気的に不活性であるか、また正孔の大部分が表面により不動化されるかのいずれかである。これらの可能性のいずれか一方又は両方からなる化学的メカニズムが存在し、更にこれらのメカニズムはシリコン酸化物内のいたるところに存在することが周知である水素を含む。ホウ素などの表面ドーパント原子の表面水素による不活性化は周知である。表面酸化物内の正孔の注入及びトラップも周知であり、比較的多くの文献の主題である。最近、酸化物内の正孔の不動化は電気プロセスではなくイオンプロセスとすることができることが確定され、酸化物への正孔の注入は酸化物の空孔から水素の開放を生じさせるので、Ｅセンタとして知られる一種の欠陥を生成するとともに、水素を架橋酸素原子と安定な結合に入り込ませ、よって酸化物内の固定の正電荷も生成する。従って、両メカニズム−不活性化対不動化−は表面上又は表面近傍の水素と関連する。よって、伝導性データは、デルタドーピングを上回る改良が必要であること及びモデルとの比較のための量的基準を提供することを示す一方、化学的メカニズムはデルタドープ及び多層ドープシリコンの表面のモデル化の有意義な出発点を提供する。モデル及びデータはともに本発明技術と従来技術の比較手段を提供し、多層ドーピングが従来技術を上回る重要な利点を提供することを示す。
【００５９】
表面の量子力学挙動のモデル化
表面の量子力学モデルは、新しいＭＢＥ成長及び特性データとともに、デルタドーピングによる表面不活性化への新しい知見を提供し、デルタドーピング及び他の最先端の不活性化技術に対するいくつかの問題を照らし出す。改良されたＭＢＥ成長構造に対する計算及び実験は、新しいデバイス構造及び方法を設計するために、量子排除による表面不活性化のコンセプトを使用することによって達成される実用性及び利点を証明することができる。
【００６０】
メソスケール半導体構造内の多数キャリア及び少数キャリアの挙動をモデル化して組成、構造および電気的挙動の間の本質的な関係を得るためには量子力学の原理及び半導体バンド理論が必要である。
【００６１】
ＭＢＥ成長層の表面近傍特性の計算は量子排除による表面不活性化のコンセプト及び応用を説明するために不可欠である。理論を実験と結びつけるために、いくつかの近似が必要とされる。これらの近似は問題を取り扱いやすくするために不可欠であるため、モデル計算の結果を定量的予測ではなく記述的なものとすべきである。許容モデルを利用するとともに実際と同程度の材料の詳細及び知識を組み込むように努力したが、ここに記載するデバイス及び方法は特性及び性能データに基づいて評価したものであり、モデルの正確さに基づくものではない。
【００６２】
ナノスケールドーピングプロファイルとドープ半導体の電位とナノメートルの長スケールでの電子及び正孔の波動特性の間の関係のために、ＭＢＥ成長不活性化層の理論的分析はＳｉ−ＳｉＯ２界面近傍における電子及び正孔の挙動を記述するために量子力学モデルを必要とする。ここでは、表面近傍バンド構造をモデル化するためにシュレディンガー及びポアソンの方程式の自己矛盾のない解を使用している。最小のＬ点（横および縦モードの分割を含む）、Ｘ点及びγ点を含む伝導帯を有効な質量近似を用いてモデル化し、バンド結合効果を組み込むために価電子帯に対して８バンドk-pモデルを使用している。
【００６３】
シリコン表面の多層不活性化
多層ドーピングはシリコン表面上に多数のデルタドープ層を成長させることによって実施され、隣接層間の分離は層間の量子力学結合を可能にするのに十分なほど小さい。量子力学結合がデルタドーピングの高い量子効率を維持するとともに、多層ドーピングが表面伝導率をデルタドーピングに比較して２桁大きくし、表面とバルク領域との間により大きな絶縁分離を提供する。ＭＢＥ成長層の伝導率の測定結果が、本発明の方法及び装置によれば有効な表面不活性化のために必要なバルクシリコンからの表面の分離を達成し、できれば向上させながら、表面伝導率を２桁大きく増大できることを証明している。
【００６４】
多層ドーピングのモデル化及びデルタドーピングとの比較
モデル化のために、荷電ドーパント原子は表面の電荷からシリコンギャップ層の厚さだけ物理的に分離されるので、表面における正孔の不動化は表面双極子層を生成する。双極子層は正孔を半導体内に閉じ込め、電子を表面に閉じ込める電界を生成するが、双極子層は、量子閉じ込めが表面に閉じ込められた電子の基底エネルギーをそれらの殆どが検出器のバルク内の伝導帯に結合される点まで大きく増大するほど狭い。一方、ドーパントの不活性化はそれらを有効に中和するので、電位の計算に関する限り、それらはモデルから有効に除去する。従って、これらの可能性を測るためには２つの場合が考えられ、第１の場合は電荷の不動化及び強い表面双極子の生成の場合、第２の場合は表面に最も近い層におけるドーパントの中和及びドーパント密度の低下である。
【００６５】
領域への分割
プロットは電界及びポテンシャルエネルギー（図４、図５及び図６）、正孔濃度（図７及び図８）、電子状態（図９〜図１４）及びローバスト性（図１５〜図２０）を示す。プロットは多層ドープ表面を以下のように３つの領域に分割することによって本発明の技術の原理を説明している。
【００６６】
化学的界面
表面領域は一方の側がＳｉ−ＳｉＯ２界面で、反対側が第１デルタドープ層で境界される。Ｓｉ−ＳｉＯ２界面の化学的性質がこの領域を支配する。第１ドープ層は、この領域が量子閉じ込め効果を計算された少数キャリアのエネルギー状態で受けるためにＳｉ−ＳｉＯ２界面に近接しなければならない。この領域内の量子閉じ込めは少数キャリアのトラッピングを最小にするのに役立つ。酸化物内の正孔のトラッピングは固定正電荷を生成し、Ｓｉ−ＳｉＯ２界面と第１ドープ層との間に表面双極子領域を生成する。双極子領域内の電荷分離は強い表面電界を生成する。表面に生成される水素は表面に最も近いドープ層内のドーパントを不活性化することができる。
【００６７】
多層
多層領域は新しい領域である。デルタドーピングは化学的界面と物理的界面との間の急峻な境界を表すが、多層領域は設計により制御できる特性を持つ有限の幅の領域を介在させることができる。一実施形態では、１つの代わりに数個のデルタ層を成長させることによって、結合された量子ウェルの「多層」を生成する。層間の分離は量子ウェルが結合されるように狭くするのが好ましい。層間の分離が大きすぎる場合には、キャリアが個々のウェルにトラップされ、量子効率が低くなる。ドーパントシート密度はバルクとウェハ表面との間に良好な分離を得るために高くするのが好ましい。高い障壁はトネリングのより良い抑止をもたらし、動的表面帯電、損傷及び他の環境効果に対してより良いローバスト性をもたらす。高いドーパントシート密度はデルタドープ表面に欠ける高い導電性ももたらす。
【００６８】
物理的界面
この界面は検出器の電子回路表面を規定し、それはＭＢＥ成長前に存在した原検出器材料の出発材料であり、高純度シリコンからなる。これは、光生成少数キャリアを検出する必要がある場合であり、それらが生成されたら、多層領域はそれらが戻ってくるのを阻止するために優れたトンネル障壁を提供する必要がある。多層領域からこの領域内に広がる電界及び多層領域により生成される電位障壁の高さ及び幅が表面不活性化の有効性を決定する重要パラメータである。デルタドーピングにより生成される電界及び電位障壁は導電率データからの推定に基づく予測値よりも遥かに低い。多層ドーピングは、モデルによって表されデータによって確かめられた様々な基準から、デルタドーピングおよび他の如何なる従来技術よりも遥かに優れている。
【００６９】
多層不活性化を実現するための製造方法
多層ドープはシリコン検出器のバルク表面上に複数のドープ層の成長を必要とするため、薄膜化及びデルタドーピングシリコン検出器に対して既に開発されている方法を用いて表面を生成し、第１ドープ層を成長する。後続のドープ層は、多層領域に所望の数のドープ層を形成するために反復成長プロセスにより形成する。この方法で形成された多層は一般に周期的構造をとるが、本発明の検出器不活性化のための多層ドーピング技術はすべての層を同一に形成する必要はない。
【００７０】
一つの好適実施形態において、好適な多層ドーピング方法は次の製造ステップを含む。様々な検出器設計に対する特定の要求に応じて、いくつかのステップを加えても、変更しても、除去してもよく、また異なる順序で実行してもよい。
１．薄膜化領域を支持する厚い枠を残して薄膜化する枠−薄膜化プロセスによりウェハを薄膜化する前に検出器を支持する又は装置全体を薄膜化するために薄膜化前に検出器を機械的支持体に接着する。
２．薄膜化すべき表面を、例えばＲＣＡ洗浄プロセスなどのシリコンウェハ用の標準洗浄プロセスを用いて洗浄する。
３．検出器を、例えば化学−機械研磨、加熱ＫＯＨ溶液による化学エッチング、フッ化水素及び酢酸の混合物による化学エッチング及びＫＭｎＯ４の溶液によるエッチングを含む一連のステップで薄膜化する。
４．薄膜化した検出器の背面を、例えば別のＲＣＡ洗浄ステップ及びこれに続くＵＶオゾン洗浄プロセスにより洗浄する。
５．例えば検出器を窒素環境内で回転体の上に置き、表面を回転させながら一連の薬品、例えばエタノール、ＨＦとエタノールの混合物及び再びエタノールに暴露することによって表面の水素不活性化を行う。
６．装置を真空チャンバ内に装填し、超高真空圧にポンピングする。
７．装置を真空下でＭＢＥ成長チャンバ内に移送する。
８．表面から揮発性薬品を除去するために、例えば１５０℃まで少なくとも１０分間加熱して装置を低温度でアニールする。
９．３８０℃以上で４５０℃以下の温度に加熱する。
１０．自動清浄シリコン表面を生成するためにバッファ層としてシリコン層を成長する。
１１．シリコン成長を停止する。
１２．必要に応じ、装置をｎ型多層の成長のために低温度、例えば２５０℃〜３００℃の温度に冷却する。
１３．複数のデルタ層の反復成長を実行する。多層の各デルタ層に対して、ドーパント原子を所望のドーパント密度に達するまで堆積し、そこでドーパント原子のフラックスを止め、次いで所望の厚さのシリコンをデルタ層の上に成長させる。例えば、各デルタ層に対して２×１０１４ｃｍ−２のドーパント密度及び１〜２ｎｍのシリコン層厚を使用することができる。各層は前層と同一にする必要はない。
１４．装置を除冷し、ＭＢＥチャンバから取り出す。
１５．特定の用途に応じて、任意選択ステップとして酸化物及び反射防止膜を形成する。
１６．この時点で多層ドーピングによる不活性化は完了し、パッケージングのための追加のステップを必要に応じ実行することができる。
【００７１】
図２１は、本発明の原理に従って多層ドーピングされたウェハ２１００の断面を示す概略図（原寸に比例していない）である。本例では、シリコン半導体ウェハについて記載され、その上に半導体装置が意図的に設けられる。図２１において、半導体装置（例えば、一例ではＣＣＤアレイ）は図２１の底部に示すウェハの層２１６０の自由表面の上に設けられる。矢印２１０５で表される照明は背面側（半導体装置が設けられる表面とは反対側）から入射する。ウェハの層２１５０は、ウェハ２１００の背面に任意選択の薄膜化プロセスが加えられた後の残存バルク材料を示す。層２１１５，２１２５，２１３５及び２１４５及び層２１２０，２１３０及び２１４０が薄膜化されたウェハ上に成長される。図に示す例では、暗く網掛け表示された層２１１５，２１２５，２１３５及び２１４５は意図的に加えられたドーパント種（例えば硼素などのｐ型ドーパント又は燐又はアンチモンなどのｎ型ドーパント）の密度を含む４つのドープ層を表す。ウェハ２１００は正確に４つのドープ層を含む必要はなく、一般に複数Ｍのドープ層を含む（ここでＭは１より大きい整数である）。Ｍ個のドープ層のドーパントシート密度は同じにする必要はなく、原理的には同じシート密度又は異なるシート密度に選択することができる。層２１１５，２１２５，２１３５及び２１４５の間にＭ−１（ここではＭ＝４，Ｍ−１＝３）個の意図的にドープされてない層２１２０，２１３０及び２１４０（「アンドープ層」ともいう）、例えば意図的に加えられるドーパントを含まない実質的にシリコンの層がインタリーブされる。Ｍ＝２，Ｍ＝３及びＭ＝４の構造を実証した。層２１１０は層２１１５〜２１４５のすべてを成長した後に成長により設けられるウェハの最終半導体層であるため、ウェハ２１００の背面上に必要な電気接点又は光反射防止層を設けることができる。一般に、複数Ｍ個のドープ層２１１５，２１２５，２１３５及び２１４５はシリコンの単層（約２．５オングストローム）と同じ薄さにすることができ、約２×１０１４ｃｍ−２までのシート密度でドープすることができる。ドーパント密度を測定する一つの方法はシート密度であり、この密度は１平方センチ当たりのドーパント原子数で測定される。意図的にドープされてないＭ−１個の層２１２０，２１３０及び２１４０は５〜４０オングストロームの範囲内の厚さにすることができ、１０〜３０オングストロームの範囲内の厚さに成長させるのが好ましい。
【００７２】
いくつかの結晶成長方法は速度論的に制御され、熱力学的平衡を達成するプロセスでないため、異なる（第２の）実施形態では、複数Ｍ個のドープ層を、隣接するドープ層の間にＭ−１個のインターリーブアンドープ層を設けることなく成長させることを可能にすることが期待される。これは、例えば第１のドーパントフラックスの成長表面への照射を第１の持続時間中許可し（これによりドーパントの完全な単分子層に満たない層を成長させ）、シリコンフラックスの成長表面への照射を第２の持続時間中許可し（これにより結晶単分子層を完成させ）、次に第２のドーパントフラックス及び第２のシリコンフラックスをそれぞれ追加の持続時間中使用して別の単分子層を成長させる。フラックス及び照射時間を変化させることによって、一連の所望のドーパントシート密度を有する一連の層を成長させることが期待できる。
【００７３】
理論的検討
ここで与えられる理論的な説明は正しいと考えられるが、ここに記載し特許請求する装置の動作は理論的説明の正確さ又は正当性に依存しない。即ち、ここに記載する本発明は、観測された結果をここに示す理論と異なる根拠に基づいて説明できる後の理論展開によって損なわれることはない。
【００７４】
本明細書に引用した特許、特許出願及び公開広報は参照することによりその全内容が本明細書に組み込まれる。本明細書に明確に記述された既存の定義、声明又は他の開示資料とコンフリクトする、本明細書に組み込まれるという如何なる資料又はその一部分は、組み込まれる資料と本開示資料との間でコンフリクトが生じない程度にのみ組み込まれる。コンフリクトの場合には、そのコンフリクトは本開示を好ましい開示と支持することで解消すべきである。
【００７５】
本発明を図面に示した好ましいモデルを参照して具体的に示し説明したが、細部の様々な変更が請求項で特定される本発明の制振及び範囲から逸脱することなく実行可能であることは当業者に明らかであろう。
【図１】
0005918756.tif 000003
【図２】
0005918756.tif 000004
【図３】
0005918756.tif 000005
【図４】
0005918756.tif 000006
【図５】
0005918756.tif 000007
【図６】
0005918756.tif 000008
【図７】
0005918756.tif 000009
【図８】
0005918756.tif 000010
【図９】
0005918756.tif 000011
【図１０】
0005918756.tif 000012
【図１１】
0005918756.tif 000013
【図１２】
0005918756.tif 000014
【図１３】
0005918756.tif 000015
【図１４】
0005918756.tif 000016
【図１５】
0005918756.tif 000017
【図１６】
0005918756.tif 000018
【図１７】
0005918756.tif 000019
【図１８】
0005918756.tif 000020
【図１９】
0005918756.tif 000021
【図２０】
0005918756.tif 000022
【図２１】
0005918756.tif 000023