(57)【特許請求の範囲】
【請求項１】
入力電圧が供給されオンオフのスイッチング動作を行うスイッチングトランジスタと、該スイッチングトランジスタのオンオフ制御を行う制御回路と、前記スイッチングトランジスタから取り出されるスイッチング電圧の供給を受けて電流が供給されるインダクタと、該インダクタと直列に接続されるコンデンサと、前記インダクタと前記コンデンサとの直列接続点から取り出される出力電圧を分圧する分圧抵抗と、前記分圧抵抗で生成された帰還電圧及び基準電圧が入力され、これら両者の電圧差に応じた電圧を出力する誤差増幅器と、該誤差増幅器から出力される誤差出力電圧と三角形状または鋸歯形状のスロープ電圧が入力され、これら両者の電圧差に応じたパルス幅を有するパルス信号を出力し、この出力したパルス信号を前記制御回路に供給するコンパレータと、前記スロープ電圧の直流バイアス電圧を設定する第１オフセット回路及び第２オフセット回路を備え、前記第１オフセット回路及び前記第２オフセット回路のオンオフ動作を組み合わせて前記スロープ電圧の前記直流バイアス電圧を設定するスイッチングレギュレータ。
【請求項２】
前記誤差増幅器は誤差出力電流を出力し、該誤差出力電流は抵抗とコンデンサによって前記誤差出力電圧に変換する請求項１に記載のスイッチングレギュレータ。
【請求項３】
低電圧ロックアウト回路を備え、該低電圧ロックアウト回路は前記入力電圧が所定レベル以下に低下した場合にスイッチングレギュレータの動作を停止させる請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記低電圧ロックアウト回路はマイコンによって制御されている請求項３に記載のスイッチングレギュレータ。
【請求項５】
前記第２オフセット回路はオフセットスイッチを有し、前記スイッチングレギュレータは前記オフセットスイッチがオフのとき前記第１オフセット回路がオン状態に置かれ、前記オフセットスイッチがオンされたとき前記第１オフセット回路及び前記第２オフセット回路の両者がオン状態に置かれる請求項１に記載のスイッチングレギュレータ。
【請求項６】
前記第１オフセット回路はオフセット抵抗と第１定電流回路によって構成され、前記第２オフセット回路は前記オフセット抵抗と第２定電流回路によって構成される請求項５に記載のスイチングレギュレータ。
【請求項７】
前記オフセットスイッチがオンされたとき前記オフセット抵抗には前記第１定電流回路及び前記第２定電流回路の両者で生成された電流が流れる請求項６に記載のスイチングレギュレータ。
【請求項８】
前記オフセットスイッチは前記スイッチングトランジスタを駆動する駆動信号のハイレベルまたはローレベルに応動する請求項７に記載のスイッチングレギュレータ。
【請求項９】
前記オフセットスイッチは前記コンパレータから取り出されるパルス信号のハイレベルまたはローレベルに応動する請求項８に記載のスイッチングレギュレータ。
【請求項１０】
前記オフセットスイッチは、前記コンパレータから出力される前記パルス信号と、前記スイッチングトランジスタを駆動する前記駆動信号と、これら両者の信号のいずれかを出力するためのモード信号が入力されるモード切換スイッチによって制御される請求項８または９に記載のスイッチングレギュレータ。
【請求項１１】
前記誤差増幅器に帰還された帰還電圧を定電圧源と比較する過電圧検出コンパレータを備え、該過電圧検出コンパレータの出力に応じて前記制御回路の動作を停止させる請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
請求項１から請求項１１のいずれか１項に記載のスイッチングレギュレータの制御方法であって、使用者が、前記スイッチングレギュレータが搭載された機器の使用を意図するステップと、
前記使用者が前記機器の電源を投入するステップと、
前記電源の投入を受けて前記機器が第１モードを実行するステップと、
前記第１モードとは異なる第２モードを実行するステップと、
前記第１モード及び前記第２モードの少なくとも一方のモードが経過した時間を計測するステップと、
前記第１モードまたは前記第２モードが所定の時間を超えた場合に前記第１モードまたは前記第２のモードを別のモードに切り換えるステップまたは、前記第１モードまたは前記第２モードが所定の時間以内であるとき前記第１モードまたは前記第２モードを継続するステップのいずれか一方を備えるスイッチングレギュレータの制御方法。
【請求項１３】
前記第１モード及び前記第２モードはマイコンで制御される請求項１２に記載のスイッチングレギュレータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、詳しくは同期整流方式の降圧型スイッチングレギュレータ及びその制御方法に関する。
【背景技術】
【０００２】
スイッチングレギュレータ方式の電源回路は、高効率な電力変換特性を有することから、多くの電子機器の電源回路として用いられている。特に、携帯電話や自動車用の電力源として用いられるバッテリーを長時間使用可能とするために、非動作時や待機時のような軽負荷状態における消費電力を低減した電源回路が要望されている。
【０００３】
スイッチングレギュレータを分類するには幾つかの方法が知られている。たとえば電圧モード型と電流モード型の２つに分ける方法があり、電流モード型は応答性に優れていることが知られている。
【０００４】
特許文献１は本出願人にかかるものであり、特に携帯機器の回路装置がオフとなり軽負荷または無負荷状態となったとき、スイッチング電源装置を高効率で動作させることができるスイッチング電源装置及び携帯機器を提供するものであり、カレントモードを採用したスイッチングレギュレータを開示する。その第１の実施形態は、インダクタに流れる電流値に応じた電圧値に、たとえば２０ｍＶのオフセット電圧を与える電圧源が比較器の反転入力端子に接続する構成を示唆する。その第２の実施の形態は、該比較器の出力に応じて切り換えられるオフセット電圧を与える電圧源が該比較器の反転入力端子に接続する構成を示している。その第３の実施形態は該比較器の反転入力端子にインダクタに流れた電流に応じた電圧にさらにオフセット電圧及びスロープ補償電圧が付加される構成を示唆する。
【０００５】
特許文献２は、電流モード型の降圧ＤＣ−ＤＣコンバータを開示し、スロープ補償回路とオフセット回路を備え出力電圧を安定化させるとしている。オンデューティが５０％以下では低調波発振が生じないのでスロープ補償回路はスロープ補償を行わないが、オンデューティが５０％以上のときは、低調波発振を防止するため、スロープ補償を行うとしている。オフセット回路は、オンデューティに応じたオフセット電流を出力する回路である。オフセット電流は抵抗素子によって電圧に変換されオフセット電圧として利用される。
【０００６】
特許文献３はカレント検出回路及び電流モード型スイッチングレギュレータを開示し、特にカレント検出回路を全てＣＭＯＳで生成し、プロセスを簡易化し、チップサイズを縮小することができるとしている。
【０００７】
図１１は、本発明に至るにあたり検討に供した降圧型のスイッチングレギュレータを示す。スイッチングレギュレータ１１００は、スイッチングトランジスタＭ１、インダクタＬ１、コンデンサＣ１、整流素子Ｍ２Ｄ１を有する。なお、整流素子Ｍ２Ｄ１として同期整流用トランジスタＭ２とダイオードＤ１を示したが、このいずれかを採用する。すなわち、同期整流用トランジスタＭ２を採用したときは同期整流型のスイッチングレギュレータを構成し、ダイオードＤ１を選んだときは非同期整流型であるダイオード整流型のスイッチングレギュレータを構成することになる。
【０００８】
スイッチングレギュレータ１１００はさらに、誤差増幅器１１０Ａ、コンパレータ１２０、スロープ回路１３０、発振回路１４０、制御回路１５０Ａ、カレント検出回路１６０、第１オフセット回路１７０ａを有する。
【０００９】
図１２は図１１に示したスイッチングレギュレータ１１００を使用したときのスイッチングトランジスタＭ１に流れる電流方向を示す図であり、とりわけ整流素子Ｍ２Ｄ１の中の同期整流用トランジスタＭ２を採用した場合を示す。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２は時間の経過とともに交互にオンオフ状態を繰り返す。
【００１０】
図１２（ａ）はスイッチング用トランジスタＭ１がオン状態で同期整流用トランジスタＭ２がオフ状態であるときの、すなわち正常状態時の負荷電流Ｉｆ１の順路を示す。図１２（ｂ）は軽負荷時に正常状態から逸脱した状態すなわち不具合な状態を示している。
【００１１】
図１２（ａ）に示すように、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２が正常に作動しているときは、入力電圧ＶｉｎはスイッチングトランジスタＭ１を介してインダクタＬ１の一端に入力される。これによって、インダクタＬ１には負荷電流Ｉｆ１が流れる。すなわち、スイッチングトランジスタＭ１が正常な状態でオンしているときには、負荷電流Ｉｆ１は、入力電圧Ｖｉｎ→スイッチングトランジスタＭ１→インダクタＬ１→コンデンサＣ１という順路で流れる。これによって、インダクタＬ１とコンデンサＣ１にエネルギーが蓄えられ、コンデンサＣ１の一端すなわち出力端子ＯＵＴには出力電圧Ｖｏｕｔが発生する。
【００１２】
図１２（ｂ）は、図１２（ａ）と同様にスイッチングトランジスタＭ１がオン状態であり、同期整流用トランジスタＭ２がオフ状態であるときを模式的に示している。しかし、ＰＷＭ方式のスイッチングレギュレータでは、軽負荷または無負荷の場合には、スイッチングトランジスタＭ１を十分に駆動できなくなるため、負荷電流Ｉｒ１は、図１２（ａ）に示す正常な状態から逸脱し逆の電流経路をたどる。すなわち、スイッチングレギュレータ１１００の軽負荷時ではスイッチングトランジスタＭ１を十分にオンさせることができなくなり、インダクタＬ１、コンデンサＣ１に蓄積されたエネルギーは負荷電流Ｉｒ１として、コンデンサＣ１→インダクタＬ１→スイッチングトランジスタＭ１→入力電圧Ｖｉｎの経路で流れ、本来の正常な電流経路とは逆の電流経路をたどる。こうした状態は正常状態から逸脱しているので何らかの対策を講じなければならない。
【００１３】
図１３は図１２とはトランジスタのオンオフ動作が逆転した状態を示す。すなわち、同期整流用トランジスタＭ２がオンであり、スイッチングトランジスタＭ１がオフである状態を示す。スイッチングレギュレータ１１００は、先述のとおり、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が時間の経過とともに交互にオンオフ状態を繰り返すが、こうした中で図１３（ａ）は同期整流用トランジスタＭ２に流れる電流が正常な方向に、図１３（ｂ）は軽負荷時に正常状態から逸脱した状態をそれぞれ示している。
【００１４】
図１３（ａ）は、同期整流用トランジスタＭ２がオン状態であり、スイッチングトランジスタＭ１がオフ状態であるので、インダクタＬ１には接地電位ＧＮＤ側から同期整流用トランジスタＭ２を介して負荷電流Ｉｆ２が流れる。すなわち、負荷電流Ｉｆ２は、接地電位ＧＮＤ→同期整流用トランジスタＭ２→インダクタＬ１→コンデンサＣ１の経路で流れる。これによって、インダクタＬ１とコンデンサＣ１にエネルギーが蓄えられ、コンデンサＣ１の一端すなわち出力端子ＯＵＴには出力電圧Ｖｏｕｔが発生する。
【００１５】
図１３（ａ）は、同期整流用トランジスタＭ２を駆動するに十分な駆動信号Ｓ２がゲートに供給されたときを示す。すなわち、同期整流用トランジスタＭ２を駆動するに十分なパルス幅を有する駆動信号Ｓ２が同期整流用トランジスタＭ２に供給されている場合である。
【００１６】
図１３（ｂ）は、図１３（ａ）のときと同様に同期整流用トランジスタＭ２がオン状態であり、スイッチングトランジスタＭ１がオフ状態を示す。しかし、ＰＷＭ方式のスイッチングレギュレータでは、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに供給される駆動信号Ｓ１，Ｓ２のデューティは負荷の軽重に応じて変化する。負荷が軽くなるとＰＷＭ信号のデューティが小さくなり、同期整流用トランジスタＭ２を十分に駆動できなくなるために、負荷電流Ｉｒ２は、図１３（ａ）に示す正常な状態から逸脱してしまい逆の電流経路をたどることになる。すなわち、スイッチングレギュレータ１１００の軽負荷時では、同期整流用トランジスタＭ２に供給されるＰＷＭ信号のパルス幅が小さいために十分にオンさせることができなくなり、インダクタＬ１、コンデンサＣ１に蓄積されたエネルギーは負荷電流Ｉｒ２として、コンデンサＣ１→インダクタＬ１→同期整流用トランジスタＭ２→接地電位ＧＮＤの経路で流れ、本来の正常な電流経路とは逆の電流経路をたどる。こうした状態は正常状態から逸脱しているので何らかの対策を講じなければならない。
【００１７】
以上、図１２、図１３を用いて説明したように、軽負荷または無負荷の場合、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の両者は正常な電流経路とは逆の経路に電流が流れ本来の正常なＰＷＭ制御が実行できなくなるという不具合が生じる。
【００１８】
図１４（ａ）〜（ｄ）は、スイッチングレギュレータ１１００の動作、特に軽負荷時でのタイミングチャートを示す。
【００１９】
図１４（ａ）は発振回路１４０から出力されるクロック信号ＣＬＫを示し、周波数はたとえば５０ＫＨｚ〜６ＭＨｚの範囲に選ばれている。クロック信号ＣＬＫはスロープ回路１３０及び制御回路１５０Ａに入力されており、制御回路１５０Ａはクロック信号ＣＬＫがハイレベルとされるタイミングでセットされる。
【００２０】
図１４（ｂ）は、スロープ電圧Ｖｓｌの波形を示す。スロープ電圧Ｖｓｌは、スロープ回路１３０で生成される。なお、説明の便宜上、カレント検出回路１６０で生成される電流成分、電圧成分についての説明は割愛する。ここで、スイッチングトランジスタＭ１のオン抵抗Ｒｏｎ１、スイッチング出力端子ＳＷから入力電圧Ｖｉｎに向かって流れる負荷電流Ｉｒ１とすると、スロープ電圧ＶｓｌはスイッチングトランジスタＭ１がオンした瞬間すなわち時刻ｔ１，ｔ３，ｔ５においては、持ち上り電圧Ｖｍ（＝Ｒｏｎ１×Ｉｒ１）だけ持ち上がってしまうという不具合が生じる。なお、図１４（ｂ）にはスロープ電圧Ｖｓｌに併せて誤差出力電圧Ｖｅを図示したように、スロープ電圧Ｖｓｌの下限値は誤差出力電圧Ｖｅとほぼ等しくなるように制御されている。
【００２１】
図１４（ｃ）は、誤差増幅器１１０の出力側に出力される誤差出力電圧Ｖｅを示す。誤差出力電圧Ｖｅはコンパレータ１２０の反転入力端子（−）に与えられる。誤差出力電圧Ｖｅは、誤差増幅器１１０において、帰還電圧Ｖｆｂが、基準電圧Ｖｒｅｆと比較され、その比較された結果に応じた大きさで出力される。
【００２２】
コンパレータ１２０において、誤差出力電圧Ｖｅとスロープ電圧Ｖｓｌとの電圧比較を行い、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅよりも小さくなるとハイレベルのパルス信号Ｓｐｗを出力し、制御回路１５０Ａのリセット端子Ｒに入力してリセットするように作用する。
【００２３】
図１４（ｄ）には、スイッチング出力端子ＳＷ１に生じるスイッチング電圧Ｖｓｗ１を示している。スイッチング電圧Ｖｓｗ１は、スイッチングトランジスタＭ１がオンとなるタイミングでハイレベルとなり、オフとなるタイミングでローレベルとなるよう生成される。スイッチング電圧Ｖｓｗ１のハイレベルとなる時間がいわゆるＰＷＭ制御のオンデューティに当たり、該オンデューティはスロープ電圧Ｖｓｌ及び誤差出力電圧Ｖｅによって制御される。
【００２４】
先述したように、軽負荷状態の場合には、負荷電流Ｉｒ１，Ｉｒ２の影響を受けスロープ電圧Ｖｓｌは本来の正常な大きさ及び形状から逸脱する。こうした逸脱した状態になると、たとえばスロープ電圧Ｖｓｌが誤差出力電圧Ｖｅのレベルに低下するまでの時間が長くなり、出力パルス幅すなわちスイッチング電圧Ｖｓｗ１のパルス幅を十分に小さくすることが困難となるため、電力をロスするという不具合が生じる。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】ＷＯ２００５／０７８９１０号公報
【特許文献２】特開２００９−３０３３６０号公報
【特許文献３】特開２００８−２０６２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
本発明のスイッチングレギュレータは、上記特許文献１〜３に開示された技術的思想に類似する。すなわち、軽負荷時及び無負荷時の効率を向上させることができるスイッチングレギュレータを提供するものである。具体的には上記スイッチングトランジスタに逆電流が流れたときに生じるいわゆる持ち上がり電圧Ｖｍの発生を抑えることを目的とする。
【課題を解決するための手段】
【００２７】
本発明において、「スロープ回路」とは、コンパレータの少なくとも２つの入力端子の一方側に入力されるために用意された三角形状または鋸歯形状の傾斜した電圧を生成する回路であるとして定義する。または、「スロープ電圧」とは、該スロープ回路で生成される電圧を指す。「スロープ電圧」は三角形状または鋸歯形状を成し、時間の経過の少なくとも一部において電圧の大きさが変化する電圧であるとして定義する。また、「オフセット回路」とは、広義的には上記コンパレータの２つの入力端子間の差入力電圧を調整し、または制御するための回路であるとして定義する。狭義的には、上記スロープ電圧の直流バイアス電圧を設定するかまたはそれを調整、制御する回路であるとして定義する。また、「オフセット電圧」とは上記オフセット回路で生成される電圧であって、上記スロープ電圧の直流バイアス電圧を調整、制御するための電圧として定義する。
【００２８】
本発明のスイッチングレギュレータは、次の構成要件を備えている。
（ａ）入力電圧が供給されオンオフのスイッチング動作を行うスイッチングトランジスタ
（ｂ）スイッチングトランジスタのオンオフ制御を行う制御回路
（ｃ）スイッチングトランジスタから取り出されるスイッチング電圧の供給を受けて電流が供給されるインダクタ
（ｄ）インダクタと直列に接続されるコンデンサ
（ｅ）インダクタとコンデンサとの直列接続点から取り出される出力電圧を分圧する分圧抵抗
（ｆ）分圧抵抗で生成された帰還電圧と基準電圧が入力され、これら両者の電圧差に応じた電圧を出力する誤差増幅器
（ｇ）誤差増幅器から出力される誤差出力電圧とスロープ電圧が入力され、これら両者の電圧差に応じたパルス幅を有するパルス信号を出力し、この出力したパルス信号を制御回路に供給するコンパレータ
（ｈ）スロープ電圧の平均電圧を設定する第１オフセット回路及び第２オフセット回路
【００２９】
さらに本発明のスイッチングレギュレータは、第１オフセット回路（１７０ａ）及び第２オフセット回路（１７０ｂ）のオンオフ動作を組み合わせてスロープ電圧（Ｖｓｌ）の直流バイアス電圧を設定する。
【００３０】
さらに本発明のスイッチングレギュレータは、第２オフセット回路（１７０ｂ）はオフセットスイッチ（１７２）を有し、スイッチングレギュレータ（１００）はオフセットスイッチ（１７２）がオフのとき第１オフセット回路（１７０ａ）がオン状態に置かれ、オフセットスイッチ（１７２）がオンされたとき第１オフセット回路（１７０ａ）及び第２オフセット回路（１７０ｂ）の両者がオン状態に置かれる。
【００３１】
さらに本発明のスイッチングレギュレータは、第１オフセット回路（１７０ａ）はオフセット抵抗（Ｒ４）と第１定電流回路（ＣＣ１）によって構成され、第２オフセット回路（１７０ｂ）はオフセット抵抗（Ｒ４）と第２定電流回路（ＣＣ２）によって構成される。請求項４に記載のスイチングレギュレータ。
【００３２】
さらに本発明にかかるスイッチングレギュレータは、前記オフセットスイッチは前記スイッチング電圧に応動する。
【００３３】
さらに本発明にかかるスイッチングレギュレータは、前記オフセットスイッチは前記コンパレータから取り出される出力電圧に応動する。
【００３４】
本発明の別の発明であるスイッチングレギュレータの制御方法は、使用者が機器の使用を意図するステップと、使用者が機器の電源を投入するステップと、前記イネーブル手段をオンするステップと、前記所定のタイミングのうち、１のタイミングを選択するステップと、を有し、さらに前記機器の電源がオフとされたときに、前記所定のタイミングを切り替えるステップと、切り替え後に経過した時間を計測するステップと、所定の時間が経過した場合にイネーブル手段をオフとするステップと、所定の時間が経過せずに電源が再投入されるステップと、電源が再投入されたことを検知するステップと、
前記所定のタイミングのうち、当初のタイミングへと切り替える。
【００３５】
上記構成によるスイッチングレギュレータは軽負荷時またはＰＷＭ信号のデューティが狭くなった場合、ＰＷＭ制御を実行するコンパレータの２つの入力間にオフセット電圧をもたせるようにしてデューティを拡大させるので、軽負荷時でのスイッチングレギュレータの効率を向上させることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明にかかるスイッチングレギュレータの基本概念を示す回路図である。
【図２】本発明にかかるスイッチングレギュレータの一実施形態を示す回路図である。
【図３】本発明にかかるオフセット回路及びその周辺の回路を示す回路図である。
【図４】本発明のスイッチングレギュレータの動作を説明するためのタイミングチャートである。
【図５】本発明にかかる制御回路を説明するための回路図である。
【図６】本発明の制御回路を説明するためのタイミングチャートである。
【図７】本発明の待機モード及び通常モードを説明するためのタイミングチャートである。
【図８】本発明にかかるスイッチングレギュレータの通常モードを説明するために用意したタイミングチャートである。
【図９】本発明にかかるスイッチングレギュレータのモード選択を説明するために用意したフローチャートである。
【図１０】本発明にかかるスイッチングレギュレータの制御方法を説明するためのフローチャートである。
【図１１】従来のスイッチングレギュレータの基本概念を示す回路図である。
【図１２】従来のスイッチングレギュレータにおいて、スイッチングトランジスタに流れる電流を説明するために用意した模式図である。
【図１３】従来のスイッチングレギュレータにおいて、同期整流用トランジスタに流れる電流を説明するために用意した模式図である。
【図１４】従来のスイッチングレギュレータの回路動作を説明するために用意したタイミングチャートである。
【発明を実施するための形態】
【００３７】
図１は本発明にかかるスイッチングレギュレータの基本概念を説明するための回路図である。図１に示すスイッチングレギュレータ１００は、図１１に示したスイッチングレギュレータ１１００と比較すると、第２オフセット回路１７０ｂを有することで相違する。他の回路は図１１とほぼ同じである。説明が一部図１１のものと重複するが図１について説明する。
【００３８】
スイッチングレギュレータ１００は、スイッチングトランジスタＭ１、インダクタＬ１、コンデンサＣ１、整流素子Ｍ２Ｄ１を有する。なお、整流素子Ｍ２Ｄ１として同期整流用トランジスタＭ２とダイオードＤ１を示す。実際のスイッチングレギュレータは同期整流用トランジスタＭ２またはダイオードＤ１のいずれかがスイッチングトランジスタＭ１に接続される。すなわち、同期整流用トランジスタＭ２を採用したときは同期整流型のスイッチングレギュレータを構成し、ダイオードＤ１を選んだときはダイオード整流型のスイッチングレギュレータを構成することになる。
【００３９】
スイッチングレギュレータ１００はさらに、インダクタＬ１、コンデンサＣ１が直列に接続された平滑回路を有し、さらに誤差増幅器１１０、コンパレータ１２０、スロープ回路１３０、発振回路１４０、制御回路１５０、カレント検出回路１６０、第１オフセット回路１７０ａ及び第２オフセット回路１７０ｂを有する。
【００４０】
スイッチングトランジスタＭ１の第１主電極及び第２主電極は、それぞれ第１電源端子ＶＩＮ及びスイッチング出力端子ＳＷに接続され、その制御電極には駆動信号Ｓ１が入力されることによって、スイッチングトランジスタＭ１はオンオフ動作を行う。インダクタＬ１とコンデンサＣ１の直列接続体がスイッチング出力端子ＳＷと接地電位ＧＮＤの間に接続される。すなわち、第１電源端子ＶＩＮと接地電位ＧＮＤとの間にスイッチングトランジスタＭ１とインダクタＬ１とコンデンサＣ１とが直列に接続されている。スイッチング出力端子ＳＷに導出されるスイッチング電圧ＶｓｗがインダクタＬ１とコンデンサＣ１の直列接続体に供給されることによって、出力端子ＶＯＵＴに出力電圧Ｖｏｕｔが生成される。
【００４１】
インダクタＬ１とコンデンサＣ１との共通接続点は出力端子ＯＵＴとして出力電圧Ｖｏｕｔが取りだされ、出力端子ＯＵＴの後段に接続される負荷に出力電圧Ｖｏｕｔが供給される。
【００４２】
誤差増幅器１１０は出力端子ＯＵＴに導出された出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、その比較に応じた誤差出力電圧Ｖｅを出力する。出力電圧Ｖｏｕｔは２つの分圧抵抗Ｒ１，Ｒ２で分割され、これらの共通接続点には帰還電圧Ｖｆｂが生成される。帰還電圧Ｖｆｂは、誤差増幅器１１０の反転入力端子（−）に入力される。基準電圧ｖｒｅｆはたとえばバンドギャップ型の定電圧回路で生成することができる。
【００４３】
コンパレータ１２０は誤差出力電圧Ｖｅと加算回路１２５から出力された信号を比較し、比較結果に応じた信号をパルス信号Ｓｐｗとして出力する。誤差出力電圧Ｖｅ及び加算回路１２５から出力された信号は、それぞれコンパレータ１２０の反転入力端子(−)及び非反転入力端子（＋）に入力される。コンパレータ１２０では、反転入力端子（−）に入力される誤差出力電圧Ｖｅと、スロープ回路１３０で生成されたスロープ電圧Ｖｓｌとカレント検出回路１６０で生成された検出電圧Ｖｃｓが加算され、その加算された全体の電圧が誤差出力電圧Ｖｅよりも高いときにはハイレベルが低いときにはローレベルがコンパレータ１２０の出力側にパルス信号Ｓｐｗとして出力される。
【００４４】
スロープ回路１３０は、クロック信号ＣＬＫに同期した三角形状または鋸歯形状の電圧、すなわちスロープ電圧を生成する。スロープ電圧Ｖｓｌは、コンパレータ１２０の非反転入力端子（＋）に入力され、誤差出力電圧Ｖｅと比較され、両者の差に応じたパルス幅を有するパルス信号Ｓｐｗを生成するために用意される。
【００４５】
発振回路１４０は、スロープ回路１３０においてスロープ電圧Ｖｓｌを生成するために用意され、また制御回路１５０をセットするためのセット信号を生成するために用意される。
【００４６】
制御回路１５０は後段のスイッチングトランジスタＭ１を駆動し制御するために用意され、後述するようにフリップフロップとロジック部とドライバを内蔵している。
【００４７】
カレント検出回路１６０はスイッチングトランジスタＭ１またはインダクタＬ１に流れる電流を電圧に変換するために用意される。スイッチングレギュレータ１００が電流モード型と称される所以はカレント検出回路１６０を有しているからである。なお、電流モード型ではなく電圧モード型のスイッチングレギュレータを構成する場合にはカレント検出回路１６０は不要となる。
【００４８】
第１オフセット回路１７０ａは、コンパレータ１２０の非反転入力端子（＋）すなわちノードＮ１に所定の直流バイアス電圧を与えるために第２電源端子ＰＶＩＮとオフセット抵抗Ｒ４と第１定電流回路ＣＣ１で構成している。オフセット抵抗Ｒ４の第１端子は第２電源端子ＰＶＩＮに、第２端子はコンパレータ１２０の非反転入力端子（＋）にそれぞれ接続されている。オフセット抵抗Ｒ４の第２端子は第１定電流回路ＣＣ１の第１端子にも接続されている。第１定電流回路ＣＣ１の第２端子は接地電位ＧＮＤに接続されている。第２電源端子ＰＶＩＮに供給される入力電圧をＶｉｎ、オフセット抵抗Ｒ４の抵抗値をｒ４、ノードＮ１に表れる直流バイアス電圧ＶＮ１を求めると、ＶＮ１＝Ｖｉｎ−ｒ４×ＩＣＣ１となる。
【００４９】
第２オフセット回路１７０ｂも、第１オフセット回路１７０ａと同様にコンパレータ１２０の非反転入力端子（＋）すなわちノードＮ１の直流バイアス電圧ＶＮ１を設定するために用意される。第２オフセット回路１７０ｂで提供される直流バイアス電圧は第２電源端子ＰＶＩＮに入力される電源電圧とオフセット抵抗Ｒ４と第２定電流回路ＣＣ２とオフセットスイッチ１７２で生成される。第２オフセット回路１７０ｂが第１オフセット回路１７０ａと大きく異なるのはオフセットスイッチ１７２を有していることである。オフセットスイッチ１７２はモード切換回路１９０で制御される。第２オフセット回路１７０ｂで提供される直流バイアス電圧はモード切換回路１９０のオンオフに応動し、その形状はたとえばパルス状である。
【００５０】
オフセット回路１７０ｂは、オフセット回路１７０ａで設定された直流バイアス電圧との間に差電圧を持たせるため、すなわち、オフセット電圧Ｖｏｆを設定するために用意されている。オフセット電圧Ｖｏｆは、パルス信号Ｓｐｗまたは駆動信号Ｓ１のオンまたはオフするタイミングで与えられる。こうした働きによって、すなわちＰＷＭ信号のオンデューティまたはオフデューティに見合ったオフセット電圧をコンパレータ１２０の２つの入力端子間に与えることができる。
【００５１】
図１に示すスイッチングレギュレータ１００の構成上の特徴は要約すると、入力電圧が供給されオンオフのスイッチング動作を行うスイッチングトランジスタＭ１と、スイッチングトランジスタＭ１のオンオフ制御を行う制御回路１５０と、スイッチングトランジスタＭ１から取り出されるスイッチング電圧Ｖｓｗの供給を受けて電流が供給されるインダクタＬ１と、インダクタＬ１と直列に接続されるコンデンサＣ１と、インダクタＬ１とコンデンサＣ１との直列接続点すなわち出力端子ＯＵＴから取り出される出力電圧Ｖｏｕｔを分圧する分圧抵抗Ｒ１，Ｒ２と、分圧抵抗Ｒ１，Ｒ２で生成された帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆが入力され、これら両者の電圧差に応じた電圧を出力する誤差増幅器１１０と、誤差増幅器１１０から出力される誤差出力電圧Ｖｅと三角形状、鋸歯形状のスロープ電圧Ｖｓｌが入力され、これら両者の電圧差に応じたパルス幅を有するパルス信号Ｓｐｗを出力し、この出力したパルス信号Ｓｐｗを制御回路１５０に供給するコンパレータ１２０と、スロープ電圧Ｖｓｌの直流バイアス電圧を設定する第１オフセット回路１７０ａ及び第２オフセット回路１７０ｂを備えている。
【００５２】
加算回路１２５は、スロープ回路１３０から出力されたスロープ電圧とカレント検出回路１６０から出力された検出電圧Ｖｃｓを加算する。なお、加算回路１２５は本発明を実施するにあたり必ずしも必須のものではない。加算回路１２５を用意せずに電圧モード型のスイッチングレギュレータを構成する場合、加算回路１２５は不要となる。
【００５３】
図２は、図１に示したスイチングレギュレータ１００に幾つかの回路部を付加したスイッチングレギュレータの一実施例を示す。スイッチングレギュレータ２００は、電流モード型の同期整流型降圧スイッチングレギュレータ（以下、スイッチングレギュレータと称する）を構成している。図２示のスイッチングレギュレータ２００の主要回路部は、集積回路１０上に集積して形成することができる。図１で説明したスイッチングレギュレータ１００は図２に示すようにインダクタＬ１、コンデンサＣ１，Ｃ３、及びマイコンＭＰＵを除いて集積回路１０上に形成することができる。
【００５４】
集積回路１０にはいくつかの外部接続端子が具備されている。たとえば、第１電源端子ＶＩＮ、第２電源端子ＰＶＩＮ、スイッチング出力端子ＳＷ、第２接地端子ＧＮＤＴ、第１接地端子ＰＧＮＤＴ、帰還端子ＦＢ、イネーブル端子ＥＮが用意されている。
【００５５】
第１電源端子ＶＩＮ、第２電源端子ＰＶＩＮには、入力電圧Ｖｉｎが入力される。第１接地端子ＧＮＤＴ、第２接地端子ＰＧＮＤＴは、接地電位ＧＮＤとされている。第１電源端子ＶＩＮ及び第２電源端子ＰＶＩＮに入力される入力電圧Ｖｉｎはたとえば、２．７Ｖ〜５．５Ｖの比較的低い電圧であり、出力端子ＯＵＴから取り出される出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低いたとえば１．０Ｖ〜１．８Ｖの範囲に設定されている。なお、入力電圧Ｖｉｎを供給するための電源端子を第１電源端子ＶＩＮ、第２電源端子ＰＶＩＮの２系統にあえて分けたのは、いわゆる小信号を伝えるための回路系（第１電源端子ＶＩＮが担当）と、大電流が流れる回路系（第２電源端子ＰＶＩＮが担当）との干渉を防ぐためであり、特に大電流処理回路系による小電流回路系への影響を防止するためである。同様の理由より、接地電位ＧＮＤについても、第１接地端子ＧＮＤＴと第２接地端子ＰＧＮＤＴの２系統に分割している。なお、第１接地端子ＧＮＤＴと第２接地端子ＰＧＮＤＴの接地電位を区別しないで用いる場合は接地電位ＧＮＤとして表示する。
【００５６】
スイッチング出力端子ＳＷは、スイッチングトランジスタＭ１のたとえばドレイン電極と同期整流用トランジスタＭ２のドレイン電極との共通接続点に接続され、さらにインダクタＬ１の第１端子とも接続されている。インダクタＬ１の第２端子はコンデンサＣ１の第１端子に接続され、その第２端子は接地電位ＧＮＤに接続されている。なお、コンデンサＣ１の第２端子が接続される接地電位ＧＮＤは、同期整流用トランジスタＭ２のソースが接続される第２接地端子ＰＧＮＤＴ側である。
【００５７】
帰還端子ＦＢは、出力電圧Ｖｏｕｔを誤差増幅器１２０に帰還するために用意されている。帰還端子ＦＢと接地電位ＧＮＤとの間には分圧抵抗Ｒ１，Ｒ２が互いに直列に接続され、その共通接続点に帰還電圧Ｖｆｂを生じさせ、その帰還電圧Ｖｆｂを誤差増幅器１１０の反転入力端子（−）に帰還入力する。これによって、帰還電圧Ｖｆｂは誤差増幅器１１０の非反転入力端子に入力される基準電圧Ｖｒｅｆと比較され、その結果生じる誤差出力電圧Ｖｅとして出力される。なお、出力端子ＯＵＴに出力される出力電圧Ｖｏｕｔを所定の大きさに設定するには分圧抵抗Ｒ１とＲ２の抵抗比を調整する。
【００５８】
イネーブル端子ＥＮには、集積回路１０とは別に用意したマイコンＭＰＵから出力されたイネーブル信号Ｖｅｎが入力され、集積回路１０全体の動作を制御する。イネーブル端子ＥＮがイネーブル状態のときは、集積回路１０に内蔵される全体の回路動作をオン状態に設定し、ディスエーブル状態では集積回路１０全体の動作をオフ状態とする。
【００５９】
集積回路１０はＮチャネル型のＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、同じＮチャネル型のＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する分圧抵抗Ｒ１，Ｒ２とを備えている。なお、スイッチングトランジスタＭ１はＰチャネル型のＭＯＳトランジスタで構成してもかまわない。また、ＭＯＳトランジスタではなくバイポーラトランジスタで構成してもよい。さらにスイッチングレギュレータ１００は、基準電圧発生回路１１０の他に、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差出力電圧Ｖｅを生成し出力する誤差増幅器１１０と、スロープ電圧Ｓｓｌｏｐｅを生成し出力するスロープ回路１３０とを備えている。なお、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を極性の異なるトランジスタで形成することはよく知られているように設計事項の１つであり、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をたとえばＭＭＯＳトランジスタで構成することもできる。
【００６０】
集積回路１０は、さらに誤差増幅器１１０、誤差出力電流ｉ１１０、抵抗Ｒ３及びコンデンサＣ２によって生成された誤差出力電圧Ｖｅとスロープ電圧Ｖｓｌとの電圧比較を行い、誤差出力電圧Ｖｅに応じたパルス幅を有するパルス信号Ｓｐｗを生成して出力するコンパレータ１２０と、スロープ電圧を生成するスロープ回路１３０と発振回路１４０と制御回路１５０とカレント検出回路１６０を有する。
【００６１】
制御回路１５０は、駆動信号Ｓ１及びＳ２をそれぞれ生成し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を駆動する。
【００６２】
制御回路１５０は保護回路１８０から出力される保護信号ＳＰ１，ＳＰ２によって回路動作が制御される。制御回路１５０のさらに具体的な回路構成は後述する。
【００６３】
集積回路１０は、さらにスイッチングレギュレータ２００全体の位相補償のために用意したコンデンサＣ２及び抵抗Ｒ３と、ＵＶＬＯ（Under
Voltage Lock Out）回路１７６及び保護回路１８０を備える。保護回路１８０は、過電圧検出コンパレータ１８１、ショート保護回路１８２、定電圧源１８３，１８４、ＵＶＬＯ／ＴＳＤ（Thermal Shut Down） 保護回路１８５、論理回路１８６を備える。
【００６４】
次に、図２を参照してスイッチングレギュレータ２００の各回路部の働きについて説明する。
【００６５】
スイッチングトランジスタＭ１のソースは第２電源端子ＰＶＩＮに、ドレインはスイッチング出力端子ＳＷに各別に接続されている。第２電源端子ＰＶＩＮには入力電圧Ｖｉｎが入力される。同期整流用トランジスタＭ２のドレイン及びソースは、スイッチ出力端子ＳＷ及び第２接地端子ＰＧＮＤＴに各別に接続されている。すなわち、第２電源端子ＰＶＩＮと第２接地端子ＰＧＮＤＴとの間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続されている。
【００６６】
スイッチング出力端子ＳＷと接地電位ＧＮＤとの間にはインダクタＬ１とコンデンサＣ１が直列に接続され、インダクタＬ１とコンデンサＣ１との共通接続点には出力端子ＯＵＴが設けられ、出力電圧Ｖｏｕｔが出力される。分圧抵抗Ｒ１と分圧抵抗Ｒ２は帰還端子ＦＢと接地電位ＧＮＤとの間に直列に接続されている。すなわち、分圧抵抗の直列接続体はコンデンサＣ１と並列に接続されている。これによって、コンデンサＣ１の一端に生じた出力電圧Ｖｏｕｔは分圧され、誤差増幅器１１０の反転入力端（−）に帰還電圧Ｖｆｂとして入力される。
【００６７】
誤差増幅器１１０の第１の非反転入力端子（＋）には、ソフトスタート回路１１５から、ソフトスタート信号Ｖｓｓが、第２の非反転入力端子（＋）には、基準電圧発生回路１２５から基準電圧Ｖｒｅｆがそれぞれ与えられる。反転入力端子（−）には帰還電圧Ｖｆｂが入力されている。
【００６８】
ソフトスタート回路１１５は、誤差増幅器１１０に入力される電圧を徐々に増加させるとともに、この電圧が所定の電圧を超えるまで基準電圧を遮断するいわゆるソフトスタート機能を付加するために設けられている。ソフトスタート回路１１５の働きにより、誤差増幅器１１０からの出力が急激に変化することが無くなるので、スイッチングレギュレータ２００を安定して動作させることができる。なお、ソフトスタート回路１１５を用意しない場合には入力電圧Ｖｉｎが投入された瞬間にスイッチング出力端子ＳＷ側に接続されたコンデンサＣ１に瞬間的にスパイク状の電流が流れるという不具合が生じ得る。したがって、この種のスイッチングレギュレータではソフトスタート回路を用意するのが一般的である。
【００６９】
ソフトスタート回路１１５から出力されるソフトスタート電圧Ｖｓｓは、ソフトスタート回路１１５の動作開始点すなわちスイッチングレギュレータ２００の起動時から時間と共に一定に増加する電圧であって、その変化量はたとえば０．２Ｖ／ｍｓ〜２Ｖ／ｍｓ程度であり、たとえば１Ｖ／ｍｓに選ばれている。
【００７０】
誤差増幅器１１０の反転入力端子（−）には、出力電圧Ｖｏｕｔが分圧抵抗Ｒ１，Ｒ２により分圧された帰還電圧Ｖｆｂが入力される。そして、誤差増幅器１１０は、前記第１，第２の非反転入力端子に入力される電圧のうち、より低レベルの電圧と、反転入力端子に入力される帰還電圧Ｖｆｂとの電位差に基づく電圧を出力する。
【００７１】
誤差増幅器１１０からの出力電圧は電流に変換され誤差出力電流ｉ１１０として出力される。誤差出力電流ｉ１１０は誤差増幅器１１０とは別に用意されたものではなく、誤差増幅器１１０の出力段が電流で出力されるという意味合いで示している。誤差増幅電流ｉ１１０は抵抗Ｒ３、コンデンサＣ２によって電圧変換され、誤差出力電圧Ｖｅとして、コンパレータ１２０の反転入力端子（−）に入力される。
【００７２】
コンデンサＣ２及び抵抗Ｒ３は電流を電圧に変換するいわゆるＩ／Ｖコンバータの役割を有するとともに位相補償の役割も有している。すなわち、直列に接続された抵抗Ｒ３とコンデンサＣ３は位相補償回路部も成している。この位相補償回路部は、誤差増幅器１１０の出力側に接続され、抵抗Ｒ３の大きさはたとえば１０ｋΩ〜８００ｋΩであり、コンデンサＣ２の大きさはたとえば１〜３０ｐＦである。
【００７３】
前記位相補償回路部は、コンデンサＣ２及び抵抗Ｒ３により、位相補償のためのゼロクロス点を作り位相を戻す。ゼロクロス周波数ｆ０は位相が４５度戻る点であり、スイッチング周波数の１／５〜１／２０に設定される。スイッチング周波数がたとえば、２００ｋＨｚの場合は、ゼロクロス周波数ｆ０は、４０ｋＨｚ〜１０ｋＨｚとなる。スイッチング周波数が１ＭＨｚの場合にはゼロクロス周波数ｆ０は２００ｋＨｚ〜５０ｋＨｚとなる。
【００７４】
ゼロクロス周波数ｆ０は、コンデンサＣ２の容量値をｃ２、抵抗Ｒ３の抵抗値をｒ３とすると、ｆ０＝１／（２×π×ｃ２×ｒ３）で表すことができる。
【００７５】
コンデンサＣ３は第１電源端子ＶＩＮ、第２電源端子ＰＶＩＮと接地電位ＧＮＤとの間に接続され、入力電圧Ｖｉｎに重畳する直流ノイズを取り除くために用意されている。なお、入力電圧Ｖｉｎを供給するための入力端子を第１電源端子ＶＩＮ、第２電源端子ＰＶＩＮという２系統に分けたのは、小信号を伝えるための回路系（第１電源端子ＶＩＮが担当）と、大電流が流れる回路系（第２電源端子ＰＶＩＮが担当）を直流的に分離するためである。同様に、外部接続用端子ＧＮＤ，ＰＧＮＤについても同様の理由から、このように２系統の接地電位を用意している。
【００７６】
コンパレータ１２０の非反転入力端子（＋）すなわちノードＮ１には、スロープ回路１３０から出力されるスロープ電圧Ｖｓｌとカレント検出回路１６０で生成された検知電圧Ｖｃｓが加算回路１２５で加算されて入力されている。なお、カレント検出回路１６０及び加算回路１２５を用意せずにスロープ電圧ＶｓｌのみをノードＮ１に入力してもかまわない。
【００７７】
加算回路１２５は、スロープ回路１３０から出力されたスロープ電圧とカレント検出回路１６０から出力された検出電圧Ｖｃｓを加算する。なお、加算回路１２５は本発明を実施するにあたり必ずしも必須のものではない。加算回路１２５を用意せずに電圧モード型のスイッチングレギュレータを構成する場合、加算回路１２５は不要となる。
【００７８】
スロープ回路１３０はコンパレータ１２０がＰＷＭ制御を実行するために三角形状または鋸歯形状のスロープ電圧を生成するために用意される。スロープ回路の詳細については後述する。
【００７９】
コンパレータ１２０は、誤差出力電圧Ｖｅとスロープ電圧Ｖｓｌとの電圧比較を行い、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅよりも小さくなるとハイレベルのパルス信号Ｓｐｗを出力し、制御回路１５０をリセットする。
【００８０】
制御回路１５０には、後述するようにフリップフロップとロジック部とドライバが含まれている。制御回路１５０は、コンパレータ１２０から出力されたパルス信号Ｓｐｗ及び発振回路１４０から入力されるクロック信号ＣＬＫに基づきリセット及びセット駆動信号Ｓ１及びＳ２をそれぞれ生成して出力する。
【００８１】
スイッチングトランジスタＭ１のオンデューティは、誤差出力電圧Ｖｅとスロープ電圧Ｖｓｌの相対的な高低に応じて逐次変動する。具体的に述べると、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも低いほど、スイッチングトランジスタＭ１のオンデューティは大きくなり、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに近付くにつれて、スイッチングトランジスタＭ１のオンデューティは小さくなる。
【００８２】
基準電圧発生回路１７５には、第１電源端子ＶＩＮより入力電圧Ｖｉｎが入力されており、イネーブル端子ＥＮがイネーブル状態のときには基準電圧Ｖｒｅｆを発生する。基準電圧Ｖｒｅｆは、たとえば出力電圧Ｖｏｕｔの目標値を設定するために、たとえば０．３Ｖ〜０．８Ｖに選ばれている電圧である。基準電圧発生回路１１０はよく知られたバンドギャップ型定電圧回路を採用することができる。
【００８３】
ＵＶＬＯ回路１７６は、いわゆる低電圧ロックアウト（Under Voltage Lock Out）であり、入力電圧Ｖｉｎが所定レベル以下に低下した場合に集積回路１０が正常に動作しないことによる予期せぬ不具合を防止するために、所定の電圧たとえば４Ｖが入力されないとオンしないような回路機能を有する。ＵＶＬＯ回路１７６には入力電圧Ｖｉｎと基準電圧Ｖｒｅｆが入力され、それらの電圧比較によって上記の機能を実現している。
【００８４】
保護回路１８０は、過電圧検出コンパレータ１８１、ショート保護回路１８２、定電圧源１８３，１８４、ＵＶＬＯ／ＴＳＤ（Thermal Shut Down） 保護回路１８５、論理回路１８６を備え、帰還電圧Ｖｆｂを元に保護信号ＳＰ１，ＳＰ２を生成する。
【００８５】
保護信号ＳＰ１は、論理和演算回路１８６の出力であり、過電圧検出コンパレータ１８１及びＵＶＬＯ／ＴＳＤ保護回路１８５からの信号を受けて制御回路１５０を停止させる信号である。
【００８６】
過電圧検出コンパレータ１８１の非反転入力端子（＋）には帰還電圧Ｖｆｂが入力され、さらにその反転入力端子には定電圧源１８３からたとえば基準電圧Ｖｒｅｆの１１０％〜１３０％に選ばれた電圧が入力されている。つまり過電圧検出コンパレータ１８１は、帰還電圧Ｖｆｂに過度な電圧が印加された場合にスイッチングレギュレータが劣化しないように未然に防止する役割を有している。
【００８７】
ＵＶＬＯ／ＴＳＤ保護回路１８５は、低電圧ロックアウト機能とＴＳＤ機能、すなわち熱遮断機能を併せ持つ回路部であり、低電圧ロックアウト用の信号はＵＶＬＯ回路１７６から得ている。
【００８８】
保護信号ＳＰ２は、ショート保護回路１８２の出力である。ショート保護回路１８２は帰還電圧Ｖｆｂと定電圧源１８４とを比較することにより、回路が予期せぬ短絡を起こしていることを検出し、制御回路１５０を停止させ回路が劣化することを防止している。定電圧源１８４はたとえば基準電圧の０．６％〜０．８％に選ばれた電圧とされている。
【００８９】
モード切換回路１９０には、スイッチングトランジスタＭ１への入力信号である駆動信号Ｓ１と、コンパレータ１２０の出力信号であるパルス信号Ｓｐｗと、モード信号Ｓｍｏが入力されている。モード切換回路１９０は、モード信号Ｓｍｏに応じて、駆動信号Ｓ１もしくはパルス信号Ｓｐｗを選択処理し、その出力信号は第２オフセット回路１７０ｂを構成するオフセットスイッチ１７２に入力される。
【００９０】
なお、モード切換回路１９０はスイッチングトランジスタＭ１を駆動する駆動信号Ｓ１とコンパレータ１２０の出力すなわちパルス信号Ｓｐｗのいずれかを選択し、その選択した信号でオフセットスイッチ１７２を制御するようにしている。なお、駆動信号Ｓ１はスイッチング出力端子ＳＷから出力されるスイッチング電圧Ｖｓｗとほぼ等価である。
【００９１】
図３は、図１、図２に示したコンパレータ１２０、スロープ回路１３０、第１オフセット回路１７０ａ、及び第２オフセット回路１７０ｂ間での回路接続を示すとともに、スロープ回路１３０、第２オフセット回路１７０ｂの具体的な回路を示す。
【００９２】
コンパレータ１２０の反転入力端子（−）には誤差増幅器１１０から出力された誤差出力電流ｉ１１０が抵抗Ｒ３、コンデンサＣ２によって電圧に変換された誤差出力電圧Ｖｅが入力されている。
【００９３】
コンパレータ１２０の非反転入力端子（＋）には、スロープ回路１３０で生成されたスロープ電圧Ｖｓｌが加算器１２５を介して入力される。正確にいえば、スロープ電圧Ｖｓｌにはカレント検出回路１６０で生成された検出電圧Ｖｃｓが重畳される。
【００９４】
スロープ電圧Ｖｓｌの直流バイアス電圧は、第１スロープ回路１７０ａ及び第２スロープ回路１７０ｂで設定されている。
【００９５】
スロープ回路１３０はたとえば、インバータＩＮＶ１、トランジスタＭ３１，Ｍ３２，Ｍ３３、コンデンサＣ４、抵抗Ｒ５、及び第１電流源ＩＣ１で構成している。インバータＩＮＶ１の入力側にはクロック信号ＣＬＫが入力され、インバータＩＮＶ１の出力によってトランジスタＭ３１をオンオフさせる。トランジスタＭ３１がオフのとき、トランジスタＭ３２はオンとなり、このときコンデンサＣ４を第１電流源ＩＣ１で充電する。コンデンサＣ４に充電された電荷はトランジスタＭ３１がオンになると、トランジスタＭ３１を介して放電される。こうして充電または放電によって、コンデンサＣ４にはクロック信号のハイレベル及びローレベルに同期し、波形と大きさがほぼスロープ電圧Ｖｓｌと等しい三角形状、鋸歯形状の電圧が生成される。
【００９６】
コンデンサＣ４に生じた三角形状、鋸歯形状の電圧はトランジスタＭ３３から出力され、加算器１２５に送られる。抵抗Ｒ５はトランジスタＭ３３に流す電流を設定する。なお、トランジスタＭ３３、抵抗Ｒ５からなる回路部は加算器の回路機能も有しており、加算器１２５の代用機能も有している。
【００９７】
第１オフセット回路１７０ａは、オフセット抵抗Ｒ４と第１定電流回路ＣＣ１で構成する。オフセット抵抗Ｒ４の第１端子及び第２端子はそれぞれ第２電圧源ＰＶＩＮ及び第１定電流回路ＣＣ１の第１端子に接続される。第１定電流回路ＣＣ１の第２端子は接地電位ＧＮＤに接続されている。すなわち、オフセット抵抗Ｒ４と第１定電流回路ＣＣ１は第２電源端子ＰＶＩＮと接地電位ＧＮＤとの間に直列に接続されている。
【００９８】
オフセット抵抗Ｒ４と第１定電流回路ＣＣ１との共通接続点はノードＮ１で表示し、ノードＮ１はコンパレータ１２０の非反転入力端子（＋）に接続されている。したがって、ノードＮ１すなわちコンパレータ１２０の非反転入力端子（＋）には第１オフセット回路１７０ａで設定された直流バイアス電圧がスロープ電圧Ｖｓｌに重畳されている。
【００９９】
第２オフセット回路１７０ｂは、第１オフセット回路１７０ａと共有するオフセット抵抗Ｒ４と第２定電流回路ＣＣ２で構成する。オフセット抵抗Ｒ４を第１オフセット回路１７０ａと第２オフセット回路１７０ｂに共有させることはオフセット電圧Ｖｏｆの大きさを精度よく設定するのに好都合となる。
【０１００】
第２定電流回路ＣＣ２で生成される第２定電流ＩＣＣ２は、第２電流源ＩＣ２とトランジスタＭ３４，Ｍ３５によって決まる。ここでトランジスタＭ３４，Ｍ３５の大きさが同じとすると、トランジスタＭ３４に流れる電流すなわち第２定電流ＩＣＣ２は第２電流源ＩＣ２の大きさと同じとなる。しかし、第２電流源ＩＣＣ２はオフセットスイッチ１７２で制御されている。
【０１０１】
オフセットスイッチ１７２は、トランジスタＭ３６とインバータＩＮＶ２で構成されている。インバータＩＮＶ２は、オフセットスイッチ１７２を構成するための必須の構成要件ではなく、トランジスタＭ３６のオンまたはオフのタイミングを設定するために用意されている。トランジスタＭ３６がＮＭＯＳトランジスタであるときは、インバータＩＮＶ２の出力がローレベルからハイレベルに遷移するタイミングでトランジスタＭ３６はオンし、ハイレベルからローレベルに遷移するタイミングでオフする。
【０１０２】
第２オフセット回路１７０ｂに流れる第２定電流ＩＣＣ２は、オフセットスイッチ１７２で制御されることは前に述べた通りである。第２定電流ＩＣＣ２を左右する第２電流源ＩＣ２は、トランジスタＭ３６がオンのときにはすべてトランジスタＭ３６に流れ、トランジスタＭ３６がオフのときにはすべてトランジスタＭ３５に流れる。トランジスタＭ３５に第２電流源ＩＣ２が供給されると、トランジスタＭ３４に第２定電流ＩＣＣ２がオフセット抵抗Ｒ４を介して流れる。
【０１０３】
第１オフセット回路１７０ａに用いる第１定電流回路ＣＣ１としては、第２定電流回路ＣＣ２に用いたものとほぼ同じにすることができる。すなわち、よく知られたカレントミラー回路で構成することができる。
【０１０４】
ここで、第１オフセット回路１７０ａ及び第２オフセット回路１７０ｂで設定されるノードＮ１すなわちコンパレータ１２０の非反転入力端子（＋）に生じる直流バイアス電圧を求める。このことは２つのオフセット回路による提供されるオフセット電圧Ｖｏｆを求めることにほかならない。いま、第２電源端子ＰＶＩＮに供給される入力電圧Ｖｉｎ、オフセット抵抗Ｒ４の抵抗値ｒ４、オフセット抵抗Ｒ４に流れる第１定電流ＩＣＣ１とし、第２定電流ＩＣＣ２が流れていないときのノードＮ１の電圧をＶ１Ｎａとすると、ＶＮ１ａ＝Ｖｉｎ−ｒ４×ＩＣＣ１となる。次に、第２定電流ＩＣＣ２が流れているときのノードＮ１の電圧ＶＮ１ｂを求めてみる。このときには第１定電流ＩＣＣ１も流れているので電圧ＶＮ１ｂ＝Ｖｉｎ−ｒ４×（ＩＣＣ１＋ＩＣＣ２）となる。電圧ＶＮ１ａと電圧ＶＮ１ｂとの差をオフセット電圧Ｖｏｆと定義すると、オフセット電圧Ｖｏｆ＝Ｖ１Ｎａ−Ｖ１Ｎｂ＝ｒ４×ＩＣＣ２で表すことができる。すなわち、オフセット電圧Ｖｏｆはオフセット抵抗Ｒ４と第２定電流ＩＣＣ２との積の大きさとなる。
【０１０５】
整理すると、本発明においてはオフセット抵抗Ｒ４を第１オフセット回路１７０ａと第２オフセット回路１７０ｂの両者に共有させることにより、さらに第１オフセット回路１７０ａと第２オフセット回路をほぼ同じ回路で構成することにより、さらに両者を集積回路１０上に近接して設けることによって、極めて精度の高いオフセット電圧Ｖｏｆを生成することができる。
【０１０６】
オフセットスイッチ１７２を制御するのはモード切換回路１９０によって行われる。モード切換回路１９０は、インバータ１９１，１９３、論理積演算回路１９２，１９４、論理和回路１９５、とからなる。論理積演算回路１９２の第１入力端にはインバータ１９１を介した駆動信号Ｓ１の逆相である信号Ｓ１９１が入力され、論理積演算回路１９２の第２入力端にはモード信号Ｓｍｏが入力され、結果として論理和演算回路１９２は信号Ｓ１９２を出力する。また、論理積演算回路１９４の第１入力端にはインバータ１９３を介してモード信号Ｓｍｏが入力され、論理積演算回路１９４の第２入力端にはパルス信号Ｓｐｗが入力され、結果として論理積演算回路１９４は信号Ｓ１９４を出力する。また、論理和演算回路１９５の第１入力端には、信号Ｓ１９２が入力され、さらにその第２入力端には信号Ｓ１９４が入力され、結果として論理和演算回路１９５は信号Ｓ１９５を出力する。言い換えると、モード切換回路１９０には駆動信号Ｓ１、モード信号Ｓｍｏ、パルス信号Ｓｐｗが入力され、切換信号Ｓ１９５を出力する。切換信号Ｓ１９５はオフセットスイッチ１７２を制御する。
【０１０７】
（通常モード、重負荷時）
図４は、本発明のかかるスイッチングレギュレータ１００を通常モードすなわちラジオやモニタ等の電子機器の制御用電源として用いる場合の、各信号のタイミングチャートである。
【０１０８】
図４（ａ）には、図１に示した発振回路１５０から出力されたクロック信号ＣＬＫを示している。スイッチングレギュレータ１００では、クロック信号ＣＬＫの立ち上がりのタイミングすなわち時刻ｔ１で制御回路１５０に組み込まれるフリップフロップ１５１をセットする。その結果、駆動信号Ｓ１，Ｓ２がローレベルとなることによりスイッチングトランジスタＭ１がオンして同期整流用トランジスタＭ２がオフする。このとき、スイッチング電圧Ｖｓｗはハイレベル状態となっている。
【０１０９】
図４（ｂ）にはスロープ電圧Ｖｓｌ、図４（ｃ）には誤差出力電圧Ｖｅがそれぞれ示されている。スロープ電圧Ｖｓｌの電圧値は、時刻ｔ１までは初期値として、第２電源端子ＰＶＩＮから入力される入力電圧Ｖｉｎとオフセット抵抗Ｒ４と電流Ｉ２によって決まる値である。続いて、発振回路１５０から出力されたクロック信号ＣＬＫは、時刻ｔ１で同時にスロープ回路１３０へと入力されており、スロープ電圧Ｖｓｌは、発振回路１５０のクロック信号ＣＬＫがローレベルからハイレベルに遷移したことを検出したタイミングから、スイッチングトランジスタＭ１がオンしている間、直線的に下降する。
【０１１０】
図４（ｄ）にはＰＷＭ信号であるパルス信号Ｓｐｗが示されている。誤差増幅器１１０からは、出力電圧Ｖｏｕｔに応じた誤差出力電圧Ｖｅが出力されている。コンパレータ１２０では、スロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとを比較し、パルス信号Ｓｐｗを出力する。パルス信号Ｓｐｗは、Ｖｓｌ＜Ｖｅとなった時点すなわち時刻ｔ２でハイレベルを出力し、制御回路１５０に組み込まれるフリップフロップ１５１をリセットする。その結果、駆動信号Ｓ１，Ｓ２がハイレベルとなることによりスイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンする。このとき、図４（ｅ）に示すようにスイッチング電圧Ｖｓｗはローレベルとなる。パルス信号Ｓｐｗは本発明においては後述するように、オフセット電圧を生成するために利用される。
【０１１１】
同時に時刻ｔ２におけるスロープ回路１３０では、パルス信号Ｓｐｗの立ち上がりを認識して、直線的に降下させていたスロープ電圧Ｖｓｌを初期値に戻す。これにより、１周期の動作が完了する。スイッチングレギュレータ１００，２００では、この動作を時刻ｔ３〜ｔ４，ｔ５〜ｔ６、というように繰り返すことで出力電圧Ｖｏｕｔを調整している。
【０１１２】
（通常モード・軽負荷時）
軽負荷時にスイッチングレギュレータ１００の出力電圧Ｖｏｕｔを小さくしたい場合、すなわちパルス幅を小さくしたい場合には、スイッチングトランジスタＭ１のオン時間を短くすることによって、すなわちオンデューティを低下させることによって、出力電圧Ｖｏｕｔを調整する。なお、本発明の軽負荷時とは供給先の負荷に流れる電流たとえば数百ｍＡ以下の場合をいう。
【０１１３】
スイッチングレギュレータ１００をラジオやモニタ等の電子機器の制御用電源として用いる場合、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２のスイッチングにより発生する特定周波数（高調波成分を含む）のスイッチングノイズが、出力電圧Ｖｏｕｔを供給するラジオやモニタの出力に影響を及ぼす場合がある。たとえば、ラジオの出力音声にノイズ音が混入したり、モニタの画面にちらつきが生じたりするような影響である。
【０１１４】
このような場合には、スイッチングレギュレータ１００を使用する際の周波数を、出力電圧Ｖｏｕｔを供給するラジオやモニタの出力とは違った値に設定しておけばよい。たとえばＡＭラジオの場合には、ＡＭラジオの受信帯域とは異なる周波数でスイッチングレギュレータ１００を動作させ、かつ周波数変化を極力抑えるように設定すればよい。言い換えると、このようなスイッチングノイズの重畳を防ぐためには、スイッチングレギュレータ１００の動作周波数を、出力電圧Ｖｏｕｔを供給する機器に影響を及ぼさない周波数に保てばよい。このため、軽負荷時に出力を絞った場合でも、動作周波数をたとえば間引くなどしてン周波数を下げないことが望ましい。そのためには、できるだけパルス幅を細くしかつパルスを発生させ続けることが必要となる。
【０１１５】
さて、出力電圧Ｖｏｕｔの供給先が軽負荷の場合、従来例における説明で述べたように逆流電流によってスロープ電圧Ｖｓｌが高電位側に持ち上がるという不具合が見られる。これにより、パルス幅を小さくすることができなくなるため、デューティー比を所望の値とすることができなくなる。すると出力電圧Ｖｏｕｔは所望の電圧よりも高い電圧を出力してしまうこととなり、続いてその帰還電圧Ｖｆｂが誤差増幅器１１０に入る結果、リセット信号をより遅い時期に出力するように誤差出力電圧Ｖｅを生成する。このため、スイッチング周波数が減少してしまう。すなわち、逆流電流Ｉｒ１によってパルス幅を細くできないことにより、スイッチング周波数が変化してしまう、といった問題が生じることとなる
【０１１６】
図５は、制御回路１５０の内部回路及びその周辺の回路部を示す。制御回路１５０は、フリップフロップ１５１と、ロジック部１５２と、ドライバ１５３，１５４を有する。フリップフロップ１５１のセット端子Ｓにはクロック信号ＣＬＫが入力され、クロック信号ＣＬＫがハイレベルになるとフリップフロップ１５１をセットする。リセット端子Ｒには論理和回路１５５の出力が入力されている。論理和回路１５５には保護信号ＳＰ１，ＳＰ２が入力されており、この両者のいずれか信号がハイレベルのときに論理和回路１５５の出力はハイレベルとなり、ハイレベルでフリップフロップ１５１をリセットさせる。なお、保護信号ＳＰ１，ＳＰ２は保護回路１８０から出力されたものである。
【０１１７】
本実施例におけるロジック部１５２とドライバ１５３，１５４は、フリップフロップ１５１の出力信号に基づいて、駆動信号Ｓ１，Ｓ２を生成し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を交互に導通、非道通に制御する。ロジック部１５２は論理積回路、論理和回路、フリップフロップ及びレベルシフタなどを組み合わせて構成することができる。こうして構成されたロジック部１５２は、保護信号ＳＰ１，ＳＰ２に応答して、スイッチングレギュレータの保護動作を行う。より具体的には、たとえば保護信号ＳＰ１または保護信号ＳＰ２にハイレベルが入力された場合には、回路保護動作として、たとえばスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を共にオフとし、スイッチングトランジスタＭ１をオンとし、同期整流用トランジスタＭ２をオフとする制御を行う。これらの保護動作は、スイッチングレギュレータ１００，２００の設計仕様によって決定するとよい。つまり、スイッチングトランジスタＭ１をオンとし、同期整流用トランジスタをオフとする制御を行うことにより、同期整流用トランジスタＭ２を通して出力電流Ｖｏｕｔを速やかに低下させることができるため、スイッチングレギュレータ１００の後段に設置されるマイコＭＰＵやインダクタＬ１の劣化を防止することができる。また、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を共にオフする制御を行えば、逆流電流によって同期整流用トランジスタＭ２が破壊することを防ぐことができる。
【０１１８】
図６は、図５に示した制御回路１５０に入力され、また制御回路１５０から出力される各種信号を模式的に示す。図５（ａ）は、フリップフロップ１５１のセット端子Ｓに入力されるセット信号すなわちクロック信号ＳＳを示す。図５（ｂ）はフリップフロップ１５１のリセット端子Ｒに入力されるリセット信号ＳＲを示す。図５（ｃ）、図５（ｄ）はそれぞれ保護信号ＳＰ１，ＳＰ２を示す。保護信号ＳＰ１，ＳＰ２は保護回路１８０から出力される過電圧保護または異常を感知した信号である。図５（ｅ）はフリップフロップ１５１の出力端子Ｑから出力される出力信号ＳＱを示す。出力信号ＳＱは、クロック信号ＳＳの立上りエッジでローレベルからハイレベルに遷移し、リセット信号ＳＲの立上りエッジでハイレベルからローレベルに遷移する。出力信号ＳＱは、保護信号ＳＰ１，ＳＰ２が入力されるとその立上りエッジでハイレベルからローレベルに遷移する。図６（ｆ）はドライバ１５３から出力された駆動信号Ｓ１を、図６（ｇ）はドライバ１５４から出力された駆動信号Ｓ２をそれぞれ示す。駆動信号Ｓ１，Ｓ２はそれぞれスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を駆動する。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が共にＮチャネル型ＭＯＳトランジスタまたはＮＰＮバイポーラトランジスタで構成したときには駆動信号Ｓ１，Ｓ２の極性は互いに反転された関係に設定される。
【０１１９】
図７は、モード切換回路１９０における信号を表したタイミングチャートである。待機モードすなわちパルス信号Ｓｐｗを選択したときと、通常モードすなわち駆動信号Ｓ１を選択したときの主なノードに表れる信号の違い説明するために用意したタイミングチャートである。時刻ｔ１〜ｔ４までは待機モードを時刻ｔ５〜ｔ８は通常モードをそれぞれ示す。
【０１２０】
図７（ａ）は、発振回路１４０から出力されるクロック信号ＣＬＫをそれぞれ示す。これらは待機モードと通常モードに直接関与しないので両者の信号は同じとなり、ハイレベルとローレベルの２値を有する。
【０１２１】
図７（ｂ）は、コンパレータ１２０から出力されるパルス信号Ｓｐｗをそれぞれ示す。これらも待機モードと通常モードの違いに依存しない箇所から出力されるものであるので両者の信号は同じとなり、ハイレベルとローレベルの２値を有する。
【０１２２】
図７（ｃ）は、スイッチングトランジスタＭ１を駆動するための駆動信号Ｓ１を示す。これらも待機モードと通常モードの違いに依存しない箇所から出力されるものであるので両者の信号は同じとなり、ハイレベルとローレベルの２値を有する。
【０１２３】
図７（ｄ）は、図３に示したインバータ１９１に出力される信号Ｓ１９１を示す。信号Ｓ１９１は駆動信号Ｓ１の極性が反転されたものであるので、待機モードと通常モードの違いに関わらず両者は等しくなる。
【０１２４】
図７（ｅ）は、図３に示したモード切換回路１９０に入力されるモード切換信号Ｓｍｏを示す。モード切換信号Ｓｍｏは、待機モードと通常モードとを切り換えるものであるから、両者の信号レベルは当然のことながら違ってくる。本発明の一実施形態では待機モードのときのモード信号Ｓｍｏはローレベルに、通常モードのときはハイレベルにそれぞれ設定している。
【０１２５】
モード信号Ｓｍｏは、たとえばスイッチングレギュレータ１００をコントロールしているマイコンＭＰＵなどから与えられる信号であり、スイッチングレギュレータ１００が電力を供給している機器が使用状態すなわち重負荷状態なのか、もしくは無軽負荷状態、軽負荷状態なのかによってハイレベルまたはローレベルの２つの状態を選択する信号である。マイコンＭＰＵはスイッチングレギュレータ１００が電力を供給している機器の電源状態を感知して、モード信号Ｓｍｏとしてハイレベルまたはローレベルをスイッチングレギュレータ１００に送る。なお、モード信号Ｓｍｏは、スイッチングレギュレータ１００の内部にマイコンＭＰＵを装備する形としてもよいし、たとえば制御用の端子を設けて、そこに信号を与えるように構成してもよい。
【０１２６】
図７（ｆ）は、図３に示した論理積回路１９２の出力である信号Ｓ１９２を示す。信号Ｓ１９２は信号Ｓ１９１とモード信号Ｓｍｏとを論理積演算した出力であるので、待機モードでは全期間すなわち時刻ｔ１〜ｔ４の間ローレベルを維持する。一方、通常モードではモード信号Ｓｍｏは時刻ｔ５〜ｔ８の全期間ハイレベルであるので結果的には信号１９１と同じとなる。
【０１２７】
図７（ｇ）は、図３に示した論理積回路１９４の出力である信号Ｓ１９４を示す。信号Ｓ１９４はパルス信号Ｓｐｗと、モード信号Ｓｍｏの反転信号との論理積演算した出力である。したがって、待機モードでは信号Ｓ１９４は図７（ｂ）に示したパルス信号Ｓｐｗと同じとなり、通常モードでは全期間すなわち時刻ｔ５〜ｔ８の間ローレベルを保持する。
【０１２８】
図７（ｈ）は、図３に示した論理和回路１９５の出力である信号Ｓ１９５を示す。信号Ｓ１９５は信号Ｓ１９２と信号Ｓ１９４とが論理和演算された信号である。したがって、信号Ｓ１９２または信号Ｓ１９４のいずれかが出力されるので、待機モードでは信号Ｓ１９５は信号Ｓ１９４と同じとなり、通常モードでは、信号Ｓ１９５は信号Ｓ１９２と同じとなる。
【０１２９】
モード切換回路１９０の回路動作を要約すると次のとおりである。すなわち、モード信号Ｓｍｏがローレベルのときにはパルス信号Ｓｐｗが選択されることとなり、モード切換回路１９０はパルス信号Ｓｐｗと同相の信号を出力する。モード信号Ｓｍｏがハイレベルのときには駆動信号Ｓ１が選択されたこととなり、モード切換回路１９０は駆動信号Ｓ１の逆相の信号を出力する。なお、駆動信号Ｓ１の替わりにスイッチング電圧Ｖｓｗを用いてもかまわない。駆動信号Ｓ１はスイッチングトランジスタＭ１のゲートに現われ、スイッチング電圧ＶｓｗはスイッチングトランジスタＭ１のソースに現れるという違いだけで両者はほぼ同じである。なお、モード信号Ｓｍｏによって、パルス信号Ｓｐｗまたは駆動信号Ｓ１を選択するようにした理由は両者ともスイッチングトランジスタＭ１のオンオフ動作に関わってくるからであり、両者ともオフセット電圧を生成するに好適であるからである。
【０１３０】
以上のような方法によって信号Ｓ１９５が決定され、信号Ｓ１９５のハイレベルまたはローレベルに応動してオフセットスイッチ１７２がオンオフし、オフセットスイッチ１７２のオンオフによって第２オフセット回路１７０ｂが動作して、オフセット電圧Ｖｏｆの値を変更することができるため、結果としてスロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとの間のオフセット値を信号Ｓ１９５がハイレベルとなるタイミングで変更することができる。
【０１３１】
図８は、このような軽負荷時の動作の様子を模式的に示した図である。軽負荷時とは、たとえば供給先の負荷に流れる電流がたとえば数百ｍＡ以下になる場合をいう。図８を用いて、本発明にかかるスイッチングレギュレータ１００が上述の問題をどのように解決するかを明らかにする。
【０１３２】
図８（ａ）には、図１に示した発振回路１４０から出力されたクロック信号ＣＬＫを示している。スイッチングレギュレータ１００では、クロック信号ＣＬＫの立ち上がりのタイミングすなわち時刻ｔ１で制御回路１５０に組み込まれるフリップフロップ１５１をセットする。その結果、駆動信号Ｓ１，Ｓ２がローレベルとなることによりスイッチングトランジスタＭ１がオンして同期整流用トランジスタＭ２がオフする。このとき、スイッチング電圧Ｖｓｗはハイレベル状態となっている。
【０１３３】
図８（ｂ）にはスロープ電圧Ｖｓｌ、図８（ｃ）にはオフセット電圧Ｖｏｆ、図８（ｄ）には誤差出力電圧Ｖｅがそれぞれ示されている。
【０１３４】
図８（ｃ）に示すオフセット電圧Ｖｏｆは、図８（ｂ）に示したスロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとの大小関係に基づいて設定される。すなわち、スロープ電圧Ｖｓｌが変化するタイミングでハイレベルからローレベルに遷移し、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅより低くなるタイミングでローレベルからハイレベルに遷移する。
【０１３５】
スロープ電圧Ｖｓｌの電圧値は、時刻ｔ１までは初期値として、オフセット抵抗Ｒ４と第１定電流ＩＣＣ１によって決まる値である。続いて、発振回路１５０から出力されたクロック信号ＣＬＫは、時刻ｔ１で同時にスロープ回路１３０へと入力されており、スロープ電圧Ｖｓｌは、発振回路１５０のクロック信号ＣＬＫがローレベルからハイレベルに遷移したことを検出したタイミングから、スイッチングトランジスタＭ１がオンしている間、直線的に下降する。
【０１３６】
図８（ｅ）には出力Ｓ１９１が示されている出力Ｓ１９１はスイッチングトランジスタＭ１を駆動する駆動信号Ｓ１が反転された信号である。誤差増幅器１１０からは、出力電圧Ｖｏｕｔに応じた誤差出力電圧Ｖｅが出力されている。コンパレータ１２０では、スロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとを比較し、パルス信号Ｓｐｗを出力する。パルス信号Ｓｐｗは（Ｖｓｌ＜Ｖｅ）となった時点すなわち時刻ｔ２でハイレベルを出力し、制御回路１５０に組み込まれるフリップフロップ１６１をリセットする。その結果、駆動信号Ｓ１，Ｓ２がハイレベルとなることによりスイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンする。このとき、スイッチング電圧Ｖｓｗはローレベル状態となる（図８（ｆ））。
【０１３７】
さらに、スイッチングレギュレータ１００，２００の軽負荷時には、軽負荷モードとして、図７（ｅ）に示したモード信号Ｓｍｏがハイレベルに選ばれている。これにより、駆動信号Ｓ１がハイレベルとなるタイミング、すなわちスイッチングトランジスタＭ１がオンするタイミングで、信号Ｓ１９１がハイレベルとなる。これにより、このタイミングすなわち時刻ｔ１において、スロープ回路１３０の出力と、第２オフセット回路１７０ｂと導通させる。つまり、駆動信号Ｓ１がローレベルからハイレベルへ遷移するタイミングすなわち出力Ｓ１９４がローレベルからハイレベルになるタイミングにおいてオフセット回路が導通されることにより、スロープ回路１３０の出力ノードに流れる電流が先述のように変化することにより、スロープ電圧Ｖｓｌにはオフセット電圧が追加される。
【０１３８】
これにより図８の時刻ｔ１に示すように、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅに対して相対的に減少することにより、出力されるパルス幅（Ｖｓｗのパルス幅）が従来に比べて縮小するため、省電力動作が可能となる。
【０１３９】
なお、図８（ｂ）に示したスロープ電圧Ｖｓｌｐは比較のために用意した従来のスイッチングレギュレータ１１００を使用したときに生じるものである。
【０１４０】
出力電圧Ｖｏｕｔが小さくなり軽負荷状態となると、誤差出力電圧Ｖｅが上昇し、スロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとの差が小さくなる。これにより、スイッチング電圧Ｖｓｗのオンデューティが小さくなるため、出力電圧Ｖｏｕｔの値を小さくすることができる。
【０１４１】
これまで述べたようにスイッチングレギュレータ１００では、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が相補的にオン／オフを繰り返し、電流を流し続ける。これはスイッチングトランジスタＭ１がオンのときにはインダクタＬ１に電流が流れエネルギーが蓄積し、続いてスイッチングトランジスタＭ１がオフし同期整流用トランジスタＭ２がオンしたときにはインダクタＬ１に蓄積したエネルギーによって電流を流し続ける仕組みとなっている。
【０１４２】
しかしながら軽負荷時には、スイッチングトランジスタＭ１がオンのときにインダクタＬ１に蓄積されるエネルギーが小さいために、蓄積されるエネルギーが小さい。よって、続くスイッチングトランジスタＭ１がオフし同期整流用トランジスタＭ２がオンしたとき
には、逆にコンデンサＣ２に蓄積した電圧によってコンデンサＣ２から同期整流用トランジスタＭ２を介してグランドへ向けた、いわゆる逆流電流Ｉｒ１が流れる。このとき、インダクタＬ１にはこの逆流電流Ｉｒ１によるエネルギーが蓄積するため、続くステップにてスイッチングトランジスタＭ１がオンし同期整流用トランジスタＭ２がオフしたときには、持続する逆流電流Ｉａｄによって、瞬間的にＶｓｗが入力電圧Ｖｉｎよりも持ち上がる。すなわち、スイッチングトランジスタＭ１がオンした瞬間のスイッチング電圧Ｖｓｗは（Ｖｓｗ＝Ｖｉｎ＋Ｒｏｎ１×Ｉｒ１）で表すことのできる値になる。なお、Ｒｏｎ１はスイッチングトランジスタＭ１のオン抵抗であり、その大きさはたとえば１０〜１００ｍΩであり、逆流電流Ｉｒ１はたとえば１００〜１０００ｍＡとされる。
【０１４３】
スロープ電圧Ｖｓｌは先述のようにスイッチング電圧Ｖｓｗから生成させているために、スイッチングトランジスタＭ１がオンした瞬間すなわち図８における時刻ｔ１，ｔ３，ｔ５において、（Ｒｏｎ１×Ｉｒ１）に由来する分だけ持ち上がってしまうこととなる。これにより、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅまで低下するまでの時間が長くなり、パルス幅を十分に小さくするまでの時間が長くなる。
【０１４４】
本発明の軽負荷モードでは、スイッチングトランジスタＭ１がオンした瞬間すなわち図８における時刻ｔ１，ｔ４，ｔ７においてオフセット電圧Ｖｏｆによってスロープ電圧Ｖｓｌを引き下げているために、上記のような問題を解決してパルス幅を速やかに小さくすることができるため、スイッチング周波数による異常発振を起こすことを抑止することができる。
【０１４５】
具体的には、オフセット回路によるオフセット付加動作をしない場合のパルス幅は、時刻ｔ１から時刻ｔ３までの間すなわちパルス幅Ｗ１、時刻ｔ４から時刻ｔ６までの間すなわちパルス幅Ｗ４、時刻ｔ７から時刻ｔ８までの間すなわちパルス幅Ｗ７であったのに対し、オフセットを付加した場合にはそれぞれパルス幅Ｗ２，Ｗ５，Ｗ８を持つスイッチング電圧Ｖｓｗが生じるため、それぞれパルス幅Ｗ３，Ｗ６，Ｗ９だけスイッチングトランジスタＭ１のオン時間が短縮され、動作周波数の変化を起こさないために先述のようなスイッチングノイズの重畳といった問題を起こさない。
【０１４６】
（待機モード）
スイッチングレギュレータ１００を使用していないとき、たとえば自動車の電源としてスイッチングレギュレータ１００を使った場合にはエンジン停止状態でありアクセサリー電源も通電していないようなときには、スイッチングレギュレータ１００はできうるだけ電力を消費しないことが望ましい。しかしながら、完全に電源を遮断してしまうと、再立ち上げに時間がかかる、又はリモコン操作が不可能になるなどの問題が生じる。この点から、エンジンを停止後、数分間は電源を供給し続けることが望ましい。
【０１４７】
電源を供給し続ける上では、消費電流が多いとバッテリーがあがる等の問題が生じるため、省消費電力状態で動作し続けることが望ましい。これにより、たとえばエンジンを切ってコンビニエンスストア等に行き数分後に戻ってきた際、すぐにナビゲーションシステムやＤＶＤが観られる、といったメリットが得られる。
【０１４８】
図９は、本発明の係るスイッチングレギュレータ１００を待機モードすなわち省消費電力モードとして使用している場合のタイミングチャートである。待機モードでは、図７（ｅ）で示したモード信号Ｓｍｏが、ローレベルとされている。
【０１４９】
図９（ａ）には、図１に示した発振回路１５０から出力されたクロック信号ＣＬＫを示している。スイッチングレギュレータ１００では、クロック信号ＣＬＫの立ち上がりのタイミングすなわち時刻ｔ１で制御回路１５０に組み込まれるフリップフロップ１５１をセットする。その結果、駆動信号Ｓ１，Ｓ２がローレベルとなることによりスイッチングトランジスタＭ１がオンして同期整流用トランジスタＭ２がオフする、という制御を行う。このとき、スイッチング電圧Ｖｓｗはハイレベル状態となっている。
【０１５０】
図９（ｂ）にはスロープ電圧Ｖｓｌ、図９（ｃ）にはオフセット電圧Ｖｏｆ、図９（ｄ）には誤差出力電圧Ｖｅをそれぞれ示す。スロープ電圧Ｖｓｌの電圧値は、時刻ｔ１までは初期値として、オフセット抵抗Ｒ４と第１定電流ＩＣＣ１によって決まる値である。続いて、発振回路１４０から出力されたクロック信号ＣＬＫは、時刻ｔ１で同時にスロープ回路１３０へと入力されており、スロープ電圧Ｖｓｌは、発振回路１４０のクロック信号ＣＬＫがローレベルからハイレベルに遷移したことを検出したタイミングから、スイッチングトランジスタＭ１がオンしている間、直線的に下降する。
【０１５１】
図９（ｅ）にはパルス信号Ｓｐｗが示されている。誤差増幅器１１０からは、出力電圧Ｖｏｕｔに応じた誤差出力電圧Ｖｅが出力されている。コンパレータ１２０では、スロープ電圧Ｖｓｌと誤差出力電圧Ｖｅとを比較し、パルス信号Ｓｐｗを出力する。パルス信号Ｓｐｗは（Ｖｓｌ＜Ｖｅ）となった時点すなわち時刻ｔ２でハイレベルを出力し、制御回路１５０に組み込まれるフリップフロップ１５１をリセットする。その結果、駆動信号Ｓ１，Ｓ２がハイレベルとなることによりスイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンする。このとき、スイッチング電圧Ｖｓｗはローレベル状態となる（図９（ｅ））。
【０１５２】
さらに待機モードでは、上記タイミングすなわち（Ｖｓｌ＜Ｖｅ）なる時刻ｔ２において、スロープ回路１３０の出力ノードと、第２オフセット回路１７０ｂと導通させる。図３及び図７で説明したとおり、モード信号Ｓｍｏがローレベルとされているときには、パルス信号Ｓｐｗの逆相の信号が出力Ｓ１９５としてオフセットスイッチ１７２に入力している。つまり、パルス信号Ｓｐｗがハイレベルからローレベルへ遷移するタイミングすなわち信号Ｓ１９５がローレベルからハイレベルになるタイミングにおいて第２オフセット回路１７０ｂが導通し、スロープ回路１３０の出力ノードに流れる電流値が先述のように変化することにより、オフセット電圧Ｖｏｆが追加される。これにより図９の時刻ｔ２に示すように、スロープ電圧Ｖｓｌが誤差出力電圧Ｖｅよりも低電位の状態となる。
【０１５３】
この間、パルス信号Ｓｐｗはハイレベルを維持している。これにより、制御回路１５０のフリップフロップ１５１には、常にリセット信号が入力されていることとなる。これにより、クロック信号ＣＬＫがハイレベルとなっても、制御回路１５０がセット状態とならないため、パルスが発生せずに電力を消費することがない。
【０１５４】
出力電圧Ｖｏｕｔが徐々に下降することにより、誤差出力電圧Ｖｅも徐々に下降する。この場合の傾きはたとえば１〜１０ｍＶ／ｍｓである。この期間は、上述のようにクロック信号ＣＬＫがハイレベルとなっても、スイッチング電圧Ｖｓｗがハイレベルとならない、すなわち出力パルスが生じないため、電力を消費しない。クロック信号ＣＬＫの周波数はたとえば５０ＫＨｚ〜６ＭＨｚ程度であり、このときに追加されるオフセット電圧の大きさがたとえば１０〜１００ｍＶであること及び誤差出力電圧Ｖｅの下降勾配が１〜１０ｍＶ／ｍ秒であることから、たとえば１０〜１００ｍ秒の間に亘っては出力が生じない。すなわち、消費電力の低減が実現していることとなる。
【０１５５】
上記期間の経過後、図９の時刻ｔ１１において（Ｖｓｌ＞Ｖｅ）となると、スロープ電圧Ｖｓｌはコンパレータ１２０から出力されるパルス信号Ｓｐｗを受け取ることとなり、初期電圧に戻る。この状態において、クロック信号ＣＬＫがハイレベルとなると制御回路１５０はセットされ、その結果、駆動信号Ｓ１，Ｓ２がローレベルとなることによりスイッチングトランジスタＭ１がオンして同期整流用トランジスタＭ２がオフする。このとき、スイッチング電圧Ｖｓｗはハイレベル状態となっている。また、発振回路１５０から出力されたクロック信号ＣＬＫは、同時にスロープ回路１３０へと入力されており、スロープ電圧Ｖｓｌは、クロック信号ＣＬＫがローレベルからハイレベルに遷移したことを検出したタイミングから、スイッチングトランジスタＭ１がオンしている間、直線的に下降する通常動作に戻る。
【０１５６】
本発明にかかるスイッチングレギュレータ１００，２００は、これまで述べたようにオフセットスイッチ１７２とモード切換回路１９０のはたらきによって、適切なオフセット電圧Ｖｏｆの変更のタイミングを選択することにより高効率で動作安定なスイッチングレギュレータを提供するものである。これまでの記述で通常モード、待機モードとされた各モードの切り換えは、上述のようにモード切り替え手段Ｓｍｏｄｅのハイレベル／ローレベルによって切り換えた。モード切換回路１９０に印加するモード信号Ｓｍｏは、外部の機器から与えるようにしても、スイッチングレギュレータ１００をマイコンＭＰＵから供給するようにしても、また、集積回路１０に新たにモード端子を設けるようにして供給してもよい。
【０１５７】
図１０は、図１に示した本発明にかかるスイッチングレギュレータ１００の制御方法を説明するために用意したフローチャートである。図１１では、特にスイッチングレギュレータ１００を車載用の電源装置として使用した場合の制御方法を示しているが、これに限るものではない。スイッチングレギュレータ１００は、例えば機器としてのカーオーディオ装置の電源として組み込まれており、マイコンＭＰＵの制御を受けている。以下、図１、図２、図３及び図１０を参照して説明する。
【０１５８】
ステップＳＴ７１０は本発明のスイッチングレギュレータを制御するにあたってのスタートを示す。スタート状態は、たとえば使用者が自動車に乗り込むといった状態、すなわちスイッチングレギュレータが搭載された機器の使用を意図するステップを指している。ステップＳＴ７１１では、使用者がエンジンを始動する。エンジンが始動され、自動車のアクセサリー電源経路から電源が図示しないたとえばオーディオ装置へと供給されると、マイコンＭＰＵからイネーブル端子ＥＮに対してイネーブル信号を送る。これにより、ステップＳＴ７１２ではイネーブル状態となり、ステップＳＴ７１３に示すように各電源出力がオン状態となる。
【０１５９】
ステップＳＴ７１４で、マイコンＭＰＵはモード選択を行い、通常モードを選択する。通常モードでは、図３、図７に示したモード信号Ｓｍｏはハイレベルに設定されている。ステップＳＴ７１５では、たとえば通常のカーインフォメーション動作として、スイッチングレギュレータ１００，２００は図示しないオーディオ装置の図示しない負荷に対して電源を供給する。こうしたオーディ装置に対しての電源供給は通常モードに相当し、この通常モードは第１モードと考えることができる。
【０１６０】
ステップＳＴ７１６は、使用者がたとえば車を駐車場に駐車し、エンジンをオフとする状態を示す。ステップＳ７１７では、マイコンＭＰＵは、エンジンがオフされたことを感知し、待機モードに選択された状態を示す。待機モードでは、モード信号Ｓｍｏにはローレベルが与えられている。待機モードは第２モードと考えることができる。
【０１６１】
ステップＳＴ７１８では、マイコンＭＰＵは車のエンジンが停止されてからの時間を計測し、所定の時間たとえば１０分経過したかどうかを判別する。判別が実行されるまでの間、待機モードが継続される。また待機モードの間、図２に示すイネーブル端子ＥＮはイネーブル状態に置かれている。
【０１６２】
ステップＳＴ７１８において、前記所定の時間以内にエンジンが再びオンとなったことをマイコンＭＰＵが感知した場合は、ステップＳＴ７１４へと遷移し、通常の動作へと戻る。前記所定の時間以内にエンジンが再度オンされなかった場合は、マイコンＭＰＵは自動車が完全停止状態であると判定し、ステップＳＴ７１９へと遷移する。ステップＳＴ７１９では、イネーブル端子ＥＮがディスエーブル状態とされ、スイッチングレギュレータ１００の各部への電源供給がストップされる。続くステップＳＴ７２０において、本フローチャートが修了する。
【０１６３】
なお、図１０においては待機モードが実行された時間を計測するものを示したが、通常モードの実行された時間を計測してもよい。いずれにして少なくともいずれか一方のモードが実行された時間を計測するようにすればよい。
【０１６４】
また、図１０においては、待機モードが所定時間以内の場合には通常モードに切り換え、待機モードが所定時間を経過した場合にはスイッチングレギュレータをディスエーブルすなわちスイッチングレギュレータをオフするようにするものを示した。しかし、通常モードが実行される時間を計測し、所定時間を基準にして待機モードまたはディスエーブル状態に移行するようにしてもよい。
【０１６５】
すなわち前記通常モードまたは前記待機モードが所定の時間以内の場合には現行のモードを継続させ、所定の時間を超えた場合には現行のモードとは別のたとえば前記待機モードまたは前記通常モードに切り換えるようにしてもよい。
【０１６６】
また、エンジンの動作状態を感知しモードを選択する方法は上記に限るものではなく、たとえばキーレスエントリーといった自動車に具備される他の周辺機器からの信号を適宜利用することができる。
【産業上の利用可能性】
【０１６７】
本発明のスイッチングレギュレータ及びその制御方法は、たとえば集積回路に内蔵する切り替え機構によって重負荷時、軽負荷時、待機モードにおいて最適な動作を提供できるため、その産業上の利用性は極めて大きい。
【符号の説明】
【０１６８】
１０  集積回路
１００，２００  スイッチングレギュレータ
１１０  誤差増幅器
１１５  ソフトスタート回路
１２０  コンパレータ
１２５  加算器
１３０  スロープ回路
１４０  発振回路
１５０  制御回路
１６０  カレント検出回路
１７０ａ  第１オフセット回路
１７０ｂ  第２オフセット回路
１７２  オフセットスイッチ
１７４  モード切換スイッチ
１８０  保護回路
１８１  コンパレータ
１８２  ショート保護回路
１８３，１８４  定電圧源
１８５  ＵＶＬＯ／ＴＳＤ保護回路
１８６  論理回路
１９０  モード切換回路
１９１，１９３，ＩＮＶ１，ＩＮＶ２  インバータ
１９２，１９４  論理積演算回路
１９５  論理和演算回路
Ｃ１，Ｃ２，Ｃ３，Ｃ４  コンデンサ
Ｄ１  ダイオード
Ｌ１  インダクタ
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６  トランジスタ
ＯＵＴ  出力端子
ＰＶＩＮ  第２電源端子
Ｒ１，Ｒ２  分圧抵抗
Ｒ３  抵抗
Ｒ４  オフセット抵抗
Ｓ１，Ｓ２  駆動信号
Ｓｍｏ  モード切換信号
ＳＰ１，ＳＰ２  保護信号
Ｓｐｗ  パルス信号
ＶＩＮ  第１電源端子
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖｓｌ  スロープ電圧
Ｖｓｗ  スイッチング電圧
【図１】
0005975648.tif 000002
【図２】
0005975648.tif 000003
【図３】
0005975648.tif 000004
【図４】
0005975648.tif 000005
【図５】
0005975648.tif 000006
【図６】
0005975648.tif 000007
【図７】
0005975648.tif 000008
【図８】
0005975648.tif 000009
【図９】
0005975648.tif 000010
【図１０】
0005975648.tif 000011
【図１１】
0005975648.tif 000012
【図１２】
0005975648.tif 000013
【図１３】
0005975648.tif 000014
【図１４】
0005975648.tif 000015