(57)【特許請求の範囲】
【請求項１】
積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板において、
第１絶縁層の両面に形成された第１配線層、前記第１絶縁層を貫通し前記第１配線層と接続された第１層間導電層及び前記第１電子部品又は前記第２電子部品が収容された開口部を有する両面基板と、
第２絶縁層の両面に設けられた第１接着層及び前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を有する中間基板とを備え、
前記中間基板の上層及び下層に前記両面基板がそれぞれ配置され、
前記中間基板の上層に位置する前記第１電子部品の電極は、前記第２層間導電層の上側と直接接続され、下層に位置する前記第２電子部品の電極は、前記第２層間導電層の下側と直接接続されている
ことを特徴とする部品内蔵基板。
【請求項２】
前記第１電子部品又は前記第２電子部品のいずれか一方は片面のみに電極が形成された半導体チップであり、
前記半導体チップは、電極が前記中間基板と対向している
ことを特徴とする請求項１記載の部品内蔵基板。
【請求項３】
第３絶縁層の一方の面に形成された第２配線層、他方の面に設けられた第２接着層及び前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有する片面基板を備え、
前記第１電子部品又は前記第２電子部品のいずれか一方は両面に電極が形成された電子部品であり、
前記片面基板の前記第３層間導電層は、前記両面に電極が形成された電子部品における前記中間基板とは反対の面の電極と接続され、
前記片面基板及び前記中間基板が、前記両面に電極が形成された電子部品が開口部に収容された両面基板を挟んで積層されている
ことを特徴とする請求項１又は２記載の部品内蔵基板。
【請求項４】
前記第１電子部品は片面のみに電極が形成された第１の半導体チップであると共に、前記第２電子部品は片面のみに電極が形成された第２の半導体チップであり、
前記第１の半導体チップ及び前記第２の半導体チップは、各々の電極が前記中間基板と対向している
ことを特徴とする請求項１記載の部品内蔵基板。
【請求項５】
第３絶縁層の一方の面に形成された第２配線層、他方の面に設けられた第２接着層及び前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有する片面基板を備え、
前記中間基板の直上層又は直下層に配置された前記両面基板のいずれか一方の開口部に、両面に電極が形成された第３電子部品が収容され、
前記片面基板の前記第３層間導電層は、前記第３電子部品における前記中間基板とは反対の面の電極と接続され、
前記片面基板及び前記中間基板が、前記第３電子部品が開口部に収容された両面基板を挟んで積層されている
ことを特徴とする請求項１、２又は４記載の部品内蔵基板。
【請求項６】
複数の前記第２層間導電層を有し、第１の第２層間導電層と第２の第２層間導電層は径が異なる
ことを特徴とする請求項１ないし５記載の部品内蔵基板。
【請求項７】
積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法において、
第１絶縁層の両面に第１配線層を形成すると共に、前記第１絶縁層を貫通し前記第１配線層と接続される第１層間導電層を形成し、前記第１電子部品又は前記第２電子部品が収容される開口部を形成して両面基板を作製する工程と、
第２絶縁層の両面に第１接着層を設けると共に、前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を形成して中間基板を作製する工程と、
前記第１電子部品をその電極が前記第２層間導電層の下側と直接接続されるように位置合わせして実装すると共に、前記第２電子部品をその電極が該第２層間導電層の上側と直接接続されるように位置合わせして実装する工程と、
前記第１電子部品及び前記第２電子部品が実装された前記中間基板の上層に前記第１電子部品が前記開口部に収容された状態で両面基板が配置されると共に、前記中間基板の下層に前記第２電子部品が前記開口部に収容された状態で両面基板が配置されるように積層する工程とを備えた
ことを特徴とする部品内蔵基板の製造方法。
【請求項８】
前記第１電子部品又は前記第２電子部品のいずれか一方は片面のみに電極が形成された半導体チップであり、
前記半導体チップを、電極が前記中間基板と対向するように配置する
ことを特徴とする請求項７記載の部品内蔵基板の製造方法。
【請求項９】
第３絶縁層の一方の面に第２配線層を形成すると共に、他方の面に第２接着層を設け、前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続される第３層間導電層を形成して片面基板を作製する工程を更に備え、
前記第１電子部品又は前記第２電子部品のいずれか一方は両面に電極が形成された電子部品であり、
前記積層する工程では、前記片面基板の前記第３層間導電層は、前記両面に電極が形成された電子部品における前記中間基板とは反対の面の電極と接続されると共に、前記片面基板及び前記中間基板が、前記両面に電極が形成された電子部品が開口部に収容された両面基板を挟むように積層する
ことを特徴とする請求項７又は８記載の部品内蔵基板の製造方法。
【請求項１０】
前記第１電子部品は片面のみに電極が形成された第１の半導体チップであると共に、前記第２電子部品は片面のみに電極が形成された第２の半導体チップであり、
前記第１の半導体チップ及び前記第２の半導体チップを、各々の電極が前記中間基板と対向するように配置する
ことを特徴とする請求項７記載の部品内蔵基板の製造方法。
【請求項１１】
第３絶縁層の一方の面に第２配線層を形成すると共に、他方の面に第２接着層を設け、前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続される第３層間導電層を形成して片面基板を作製する工程を更に備え、
前記中間基板の直上層又は直下層に配置された前記両面基板のいずれか一方の開口部に、両面に電極が形成された第３電子部品が収容され、
前記積層する工程では、前記片面基板の前記第３層間導電層は、前記第３電子部品における前記中間基板とは反対の面の電極と接続されると共に、前記片面基板及び前記中間基板が、前記第３電子部品が開口部に収容された両面基板を挟むように積層する
ことを特徴とする請求項７、８又は１０記載の部品内蔵基板の製造方法。
【請求項１２】
複数の前記第２層間導電層を有し、第１の第２層間導電層と第２の第２層間導電層は径が異なる
ことを特徴とする請求項７ないし１１記載の部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子部品を内蔵した部品内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
近年の小型精密電子機器を中心とした更なる小型化や高性能化の要求に対応するために、基板に搭載される半導体デバイスについても小型化や高集積化が求められている。このような要求に対してＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）等の三次元パッケージ技術や部品内蔵基板技術により、半導体デバイスの小型化を進めつつ高集積化に対応する必要性が増している。
【０００３】
部品内蔵基板技術を用いたものとして、下記特許文献１に開示された多層プリント配線板が知られている。この多層プリント配線板は、絶縁基板に配線層が形成された複数のプリント配線板を、両面に接着層を形成した絶縁体スペーサを介して積層し、絶縁スペーサにより形成されるプリント配線板間のスペースに電子部品を内蔵している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−８０８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に開示された従来技術の多層プリント配線板では、各プリント配線板間に、内蔵される電子部品の厚さよりも厚い絶縁体スペーサを配置して、各プリント配線板間に電子部品を内蔵するための空隙を形成した状態で多層に積層している。このため、製造工程が煩雑になると共に多層プリント配線板全体の薄型化が図り難く、さらに各電子部品の電極間を接続する導体距離が長くなり、電極間のインピーダンス及びインダクタンスが増加してしまうという問題がある。
【０００６】
この発明は、上述した従来技術による問題点を解消し、製造工程を簡素化しつつ全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスが増加することを防ぐことができる部品内蔵基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る部品内蔵基板は、積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板において、第１絶縁層の両面に形成された第１配線層、前記第１絶縁層を貫通し前記第１配線層と接続された第１層間導電層及び前記第１電子部品又は前記第２電子部品が収容された開口部を有する両面基板と、第２絶縁層の両面に設けられた第１接着層及び前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を有する中間基板とを備え、前記中間基板の上層及び下層に前記両面基板がそれぞれ配置され、前記中間基板の上層に位置する前記第１電子部品の電極と、下層に位置する前記第２電子部品の電極は、前記第２層間導電層を介して直接に接続されていることを特徴とする。
【０００８】
本発明に係る部品内蔵基板によれば、積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板において、第１絶縁層の両面に形成された第１配線層、前記第１絶縁層を貫通し前記第１配線層と接続された第１層間導電層及び前記第１電子部品又は前記第２電子部品が収容された開口部を有する両面基板と、第２絶縁層の両面に設けられた第１接着層及び前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を有する中間基板とを備え、前記中間基板の上層及び下層に前記両面基板がそれぞれ配置され、前記中間基板の上層に位置する前記第１電子部品の電極と、下層に位置する前記第２電子部品の電極は、前記第２層間導電層を介して直接に接続されていることにより、製造工程を簡素化しつつ全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスが増加することを防ぐことができる。
【０００９】
上記部品内蔵基板において、前記第１電子部品又は前記第２電子部品のいずれか一方は片面のみに電極が形成された半導体チップであり、前記半導体チップは、電極が前記中間基板と対向していてもよい。
【００１０】
上記部品内蔵基板において、第３絶縁層の一方の面に形成された第２配線層、他方の面に設けられた第２接着層及び前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有する片面基板を備え、前記第１電子部品又は前記第２電子部品のいずれか一方は両面に電極が形成された電子部品であり、前記片面基板の前記第３層間導電層は、前記両面に電極が形成された電子部品における前記中間基板とは反対の面の電極と接続され、前記片面基板及び前記中間基板が、前記両面に電極が形成された電子部品が開口部に収容された両面基板を挟んで積層されていてもよい。
【００１１】
上記部品内蔵基板において、前記第１電子部品は片面のみに電極が形成された第１の半導体チップであると共に、前記第２電子部品は片面のみに電極が形成された第２の半導体チップであり、前記第１の半導体チップ及び前記第２の半導体チップは、各々の電極が前記中間基板と対向していてもよい。
【００１２】
上記部品内蔵基板において、第３絶縁層の一方の面に形成された第２配線層、他方の面に設けられた第２接着層及び前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続された第３層間導電層を有する片面基板を備え、前記中間基板の上層又は下層に配置された前記両面基板のいずれか一方の開口部に、両面に電極が形成された第３電子部品が収容され、前記片面基板の前記第３層間導電層は、前記第３電子部品における前記中間基板とは反対の面の電極と接続され、前記片面基板及び前記中間基板が、前記第３電子部品が開口部に収容された両面基板を挟んで積層されていてもよい。
【００１３】
上記部品内蔵基板において、複数の前記第２層間導電層を有し、第１の第２層間導電層と第２の第２層間導電層は径が異なっていてもよい。
【００１４】
本発明に係る部品内蔵基板の製造方法は、積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法において、第１絶縁層の両面に第１配線層を形成すると共に、前記第１絶縁層を貫通し前記第１配線層と接続される第１層間導電層を形成し、前記第１電子部品又は前記第２電子部品が収容される開口部を形成して両面基板を作製する工程と、第２絶縁層の両面に第１接着層を設けると共に、前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を形成して中間基板を作製する工程と、前記中間基板の上層に前記第１電子部品が収容された両面基板が配置されると共に、前記中間基板の下層に前記第２電子部品が収容された両面基板が配置されるように積層する工程とを備え、前記積層する工程では、前記中間基板の上層に位置する前記第１電子部品の電極と、下層に位置する前記第２電子部品の電極は、前記第２層間導電層を介して直接に接続されるように積層することを特徴とする。
【００１５】
本発明に係る部品内蔵基板の製造方法によれば、本発明に係る部品内蔵基板の製造方法は、積層方向に第１電子部品及び第２電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法において、第１絶縁層の両面に第１配線層を形成すると共に、前記第１絶縁層を貫通し前記第１配線層と接続される第１層間導電層を形成し、前記第１電子部品又は前記第２電子部品が収容される開口部を形成して両面基板を作製する工程と、第２絶縁層の両面に第１接着層を設けると共に、前記第１接着層と共に前記第２絶縁層を貫通する第２層間導電層を形成して中間基板を作製する工程と、前記中間基板の上層に前記第１電子部品が収容された両面基板が配置されると共に、前記中間基板の下層に前記第２電子部品が収容された両面基板が配置されるように積層する工程とを備え、前記積層する工程では、前記中間基板の上層に位置する前記第１電子部品の電極と、下層に位置する前記第２電子部品の電極は、前記第２層間導電層を介して直接に接続されるように積層することにより、製造工程を簡素化しつつ全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスの増加を防ぐ部品内蔵基板を製造することができる。
【００１６】
上記部品内蔵基板の製造方法において、前記第１電子部品又は前記第２電子部品のいずれか一方は片面のみに電極が形成された半導体チップであり、前記半導体チップを、電極が前記中間基板と対向するように配置してもよい。
【００１７】
上記部品内蔵基板の製造方法において、第３絶縁層の一方の面に第２配線層を形成すると共に、他方の面に第２接着層を設け、前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続される第３層間導電層を形成して片面基板を作製する工程を更に備え、前記第１電子部品又は前記第２電子部品のいずれか一方は両面に電極が形成された電子部品であり、前記積層する工程では、前記片面基板の前記第３層間導電層は、前記両面に電極が形成された電子部品における前記中間基板とは反対の面の電極と接続されると共に、前記片面基板及び前記中間基板が、前記両面に電極が形成された電子部品が開口部に収容された両面基板を挟むように積層してもよい。
【００１８】
上記部品内蔵基板の製造方法において、前記第１電子部品は片面のみに電極が形成された第１の半導体チップであると共に、前記第２電子部品は片面のみに電極が形成された第２の半導体チップであり、前記第１の半導体チップ及び前記第２の半導体チップを、各々の電極が前記中間基板と対向するように配置してもよい。
【００１９】
上記部品内蔵基板の製造方法において、第３絶縁層の一方の面に第２配線層を形成すると共に、他方の面に第２接着層を設け、前記第２接着層と共に前記第３絶縁層を貫通し前記第２配線層と接続される第３層間導電層を形成して片面基板を作製する工程を更に備え、前記中間基板の上層又は下層に配置された前記両面基板のいずれか一方の開口部に、両面に電極が形成された第３電子部品が収容され、前記積層する工程では、前記片面基板の前記第３層間導電層は、前記第３電子部品における前記中間基板とは反対の面の電極と接続されると共に、前記片面基板及び前記中間基板が、前記第３電子部品が開口部に収容された両面基板を挟むように積層してもよい。
【００２０】
上記部品内蔵基板の製造方法において、複数の前記第２層間導電層を有し、第１の第２層間導電層と第２の第２層間導電層は径が異なっていてもよい。
【発明の効果】
【００２１】
本発明によれば、製造工程を簡素化しつつ部品内蔵基板全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスが増加することを防ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る部品内蔵基板を示す断面図である。
【図２】同部品内蔵基板が備える片面基板の製造工程を示す断面図である。
【図３】同部品内蔵基板が備える片面基板の製造工程を示すフローチャートである。
【図４】同部品内蔵基板が備える両面基板の製造工程を示す断面図である。
【図５】同部品内蔵基板が備える両面基板の製造工程を示すフローチャートである。
【図６】同部品内蔵基板が備える中間基板の製造工程を示す断面図である。
【図７】同部品内蔵基板が備える中間基板の製造工程を示すフローチャートである。
【図８】同部品内蔵基板の製造工程に含まれる一括積層の製造工程を示す断面図である。
【図９】同部品内蔵基板の製造工程に含まれる一括積層の製造工程を示すフローチャートである。
【図１０】本発明の第２の実施形態に係る部品内蔵基板を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法を詳細に説明する。
【００２４】
図１は、本発明の第１の実施形態に係る部品内蔵基板を示す断面図である。図１に示すように、部品内蔵基板１は、複数の単位基板を積層して積層方向に電子部品９０〜９２を内蔵してなるもので、単位基板としての両面基板１０ａ及び１０ｂと、中間基板２０と、片面基板３０ａ及び３０ｂとを、熱圧着により一括積層した構造を備えている。また、部品内蔵基板１において、電子部品９０は、両面基板１０ｂに形成された開口部１９内に、中間基板２０及び片面基板３０ｂに挟まれた状態で内蔵され、電子部品９１及び９２は、両面基板１０ａに形成された開口部１９内に、中間基板２０及び片面基板３０ａに挟まれた状態で内蔵されている。
【００２５】
両面基板１０ａは、フィルム状の第１絶縁層としての樹脂基材１１と、この樹脂基材１１の両面に形成された第１配線層としての配線１２と、中間基板側の配線１２及び樹脂基材１１を貫通するビアホール２内にめっき形成されて各配線１２を接続する第１層間導電層としてのビア１３とを備える。また、両面基板１０ａは、所定箇所において樹脂基材１１及び配線１２を除去した開口部１９を備える。両面基板１０ｂの構成も同様である。
【００２６】
中間基板２０は、フィルム状の第２絶縁層としての樹脂基材２１と、この樹脂基材２１の両面に設けられた第１接着層２２と、これら第１接着層２２及び樹脂基材２１を貫通するビアホール３内に充填形成された導電性ペーストからなる第２層間導電層としてのビア２３とを備える。
【００２７】
片面基板３０ａは、フィルム状の第３絶縁層としての樹脂基材３１と、この樹脂基材３１の片面に形成された第２配線層としての配線３２と、樹脂基材３１の反対面に設けられた第２接着層２２ａと、この第２接着層２２ａ及び樹脂基材３１を貫通するビアホール４内に充填形成された導電性ペーストからなる第３層間導電層としてのビア３３とを備える。片面基板３０ｂの構成も同様である。
【００２８】
樹脂基材１１、２１、３１は、それぞれ厚さ２５μｍ程度の低誘電率材料の樹脂フィルムにより構成されている。樹脂フィルムとしては、ポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）等を用いることができる。
【００２９】
配線１２、３２は、樹脂基材１１、３１上に形成されている。電子部品９０〜９２は、トランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子の能動部品や、抵抗器、コンデンサ、リレー、圧電素子等の受動部品からなる。図１に示す電子部品９０は半導体チップである。電子部品９０の電極形成面には電極９０ａ及び９０ｂが設けられている。また、電子部品９１及び９２は、両端に電極が形成された能動部品又は受動部品であり、片面基板及び両面基板のいずれの層間導電層とも接続されることができる。
【００３０】
ビア２３、３３は、ビアホール３、４内にそれぞれ充填された導電性ペーストからなる。導電性ペーストはニッケル、金、銀、銅、アルミニウム、鉄等からなる選択される少なくとも１種類の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含んでいる。そして、導電性ペーストは、これらの金属粒子にエポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
【００３１】
このように構成された導電性ペーストは、硬化温度が約１５０℃〜２００℃で、硬化後の融点が約２６０℃以上となる金属焼結型の特性を備え、含有された低融点の金属が２００℃以下で溶融し合金を形成することができ、特に銅や銀等とは金属間化合物を形成することができる特性を備えている。従って、ビア２３、３３と配線１２、３２との接続部は、一括積層の熱圧着時に金属間化合物により合金化されることとなる。
【００３２】
なお、導電性ペーストは、粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。
【００３３】
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行なわれる特性となる。なお、導電性ペーストのビアホール３、４内への充填方法としては、印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法等を用いることが可能である。
【００３４】
第１の実施形態に係る部品内蔵基板１において、両面基板１０ａ及び１０ｂと片面基板３０ａ及び３０ｂは、中間基板２０を挟んで両面基板１０ａ及び１０ｂが配置され、更に片面基板３０ａ及び３０ｂが配置される順番で５層に積層されている。両面基板１０ｂの開口部１９に収容された電子部品９０は、電極形成面が中間基板２０と対向するように配置されている。また、両面基板１０ａの開口部１９に収容された電子部品９１及び９２の中間基板側の電極９１ａ及び９２ａは、中間基板２０のビア２３を介して電子部品９０の電極９０ａ及び９０ｂと接続される。
【００３５】
さらに、片面基板３０ｂは、ビア３３が両面基板１０ｂの配線１２と接続され、配線３２が部品内蔵基板１の最外層に位置するように配置されている。片面基板３０ａは、ビア３３の一部が両面基板１０ａの配線１２と接続されると共に他の一部が電子部品９１及び９２の片面基板側の電極９１ｂ及び９２ｂと接続され、配線３２が部品内蔵基板１の反対側の最外層に位置するように配置されている。中間基板２０と両面基板１０ａ及び１０ｂは、中間基板２０の第１接着層２２によりそれぞれ接着され、両面基板１０ａ及び１０ｂと片面基板３０ａ及び３０ｂは、片面基板３０ａ及び３０ｂの第２接着層２２ａによりそれぞれ接着されている。第１及び第２接着層２２、２２ａは、エポキシ系やアクリル系等の揮発成分が含まれた有機系接着材からなる。
【００３６】
本実施形態によれば、積層方向に電子部品９０〜９２を内蔵してなる多層構造の部品内蔵基板１において、樹脂基材１１の両面に形成された配線１２、前記樹脂基材１１を貫通し前記配線１２と接続されたビア１３及び前記電子部品９１及び９２が収容された開口部１９を有する両面基板１０ａと、樹脂基材１１の両面に形成された配線１２、前記樹脂基材１１を貫通し前記配線１２と接続されたビア１３及び前記電子部品９０が収容された開口部１９を有する両面基板１０ｂと、樹脂基材２１の両面に設けられた第１接着層２２及び前記第１接着層２２と共に前記樹脂基材２１を貫通するビア２３を有する中間基板２０とを備え、前記中間基板２０の上層に前記両面基板１０ａが、下層に前記両面基板１０ｂがそれぞれ配置され、前記中間基板２０の上層に位置する前記電子部品９１及び９２の電極と、下層に位置する前記電子部品９０の電極は、前記ビア２３を介して直接に接続されていることにより、製造工程を簡素化しつつ全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスが増加することを防ぐことができる。
【００３７】
また、簡単な構造の両面基板１０ａ及び１０ｂ、中間基板２０及び片面基板３０ａ及び３０ｂを作製して電子部品９０〜９２を収容した上で、熱圧着により一括積層して製造することができるので、製造工程を簡素化することができる。更に、開口部１９に収容された電子部品９０〜９２は、周囲を第１及び第２接着層２２、２２ａにより囲まれた状態で内蔵され、電子部品９０と電子部品９１及び９２間には中間基板２０の樹脂基材２１が介在しているので、積層方向の機械的強度を確保しながら絶縁信頼性を高めることができる。さらに、電子部品９０〜９２がそれぞれ収容される位置は上記の実施形態に限らず、電子部品９０と電子部品９１の位置が相互に置き換わったように収容されていてもよい。
【００３８】
さらに、電子部品９０〜９２のいずれかの端子に用いられる金属は、接続されるビア２３、３３の材料と強固な合金を形成するような金属であってもよい。
【００３９】
ここで、半導体チップである電子部品９０に形成された複数の電極の役割は様々であり、電源供給用、接地用、制御信号用、高周波信号用等がある。制御信号用や高周波信号用の電極は、他の電子部品の電極と配線を介して接続され、その接続先の他の電子部品との間で各種信号の通信が行なわれる。そして、本発明において上記のような通信のための接続形態を実現しようとする場合には、ビア２３が、半導体チップである電子部品９０と他の電子部品の各電極間を接続する配線の一部を構成する。
【００４０】
そして、配線の一部を構成するビア２３はそれ自体が寄生抵抗や寄生容量を持つため、電子部品９０と他の電子部品との間で通信が行なわれる信号の種類によっては、それら寄生抵抗や寄生容量に起因してその信号の波形が影響されることがある。つまり、ビア２３内に寄生抵抗が存在し、ビア２３とグラウンド間に寄生容量が存在することによりＲＣ等価回路が形成され、信号に対するローパスフィルタとして機能する。但し、このローパスフィルタは悪影響のみならず、好適な影響を及ぼす場合もある。
【００４１】
例えば、電子部品９０が他の電子部品と制御信号の通信を行なうためには、そもそも制御信号は低周波のデジタル信号である場合が殆どなので、電極間を接続する配線は高周波信号に対応している必要は無い。このような場合には、ローパスフィルタとして機能することにより制御信号に含まれる高周波のノイズが除去されるので、寄生抵抗や寄生容量は存在した方がよい。逆に、電子部品９０が他の電子部品と高周波信号の通信を行なうためには、当然ながらローパスフィルタは通信の阻害要因なので、寄生抵抗や寄生容量の値は小さいほどよい。
【００４２】
この上で、複数のビア２３が存在し、各々に対して要求される寄生抵抗や寄生容量の値が異なる場合もある。すなわち、あるビア２３は制御信号の通信用であり、別のビア２３は高周波信号の通信用である場合等である。本発明において、ビア２３の寄生抵抗や寄生容量の値を異ならせる場合には、ビア２３の径を変えることにより寄生抵抗の値を異ならせるのが効率的である。なぜなら、中間基板の厚さは共通なのでビア２３の長さを変えることにより寄生抵抗の値を異ならせるのは困難であり、また、寄生容量の値はグラウンドとの距離に大きく左右されるので、寄生容量の値を調整しようとすると設計の自由度が著しく制限されてしまうからである。つまり、制御信号の通信用のビア２３は、高周波信号の通信用のビア２３よりも相対的に径を小さくすることにより寄生抵抗を大きくすればよいし、高周波信号の通信用のビア２３はその逆である。
【００４３】
次に、第１の実施形態に係る部品内蔵基板１の製造方法について説明する。図２、図４、図６、図８は、部品内蔵基板を製造工程毎に示す断面図である。また、図３、図５、図７、図９は、部品内蔵基板を製造工程毎に示すフローチャートである。
【００４４】
まず、図２及び図３を参照することにより片面基板３０ａの製造工程について説明する。なお、片面基板３０ｂの製造工程についても同様である。
【００４５】
図２（ａ）に示すように、樹脂基材３１の片面に銅箔等からなる導体層が形成された片面ＣＣＬの導体層上に、フォトリソグラフィによりエッチングレジストを形成後にエッチングを行ない、配線３２を形成する（図３のステップＳ１００）。
【００４６】
ここで用いられる片面ＣＣＬは、厚さ２５μｍ程度の樹脂基材３１に、厚さ１２μｍ程度の銅箔からなる導体層を貼り合わせた構造からなる。この片面ＣＣＬとしては、公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製したものを用いることができる。
【００４７】
次に、図２（ｂ）に示すように、樹脂基材３１の配線３２側と反対面に接着材を貼り付けて、第２接着層２２ａを形成する（図３のステップＳ１０２）。第２接着層２２ａとしては、厚さ２５μｍ程度のエポキシ系熱硬化性フィルムを用いることができる。なお、接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであっても良い。
【００４８】
そして、図２（ｃ）に示すように、第２接着層２２ａ側から配線３２に向かって、ＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射して、第２接着層２２ａ及び樹脂基材３１を貫通するビアホール４を所定箇所に形成する（図３のステップＳ１０４）。なお、形成されたビアホール４内には、形成時にプラズマデスミア処理が施される。
【００４９】
ビアホール４は、その他、炭酸ガスレーザ（ＣＯ２レーザ）やエキシマレーザ等で形成しても良く、ドリル加工や化学的なエッチング等により形成しても良い。また、プラズマデスミア処理は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行なうことができるが、Ａｒ（アルゴン）等のその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としても良い。
【００５０】
ビアホール４を形成後に、図２（ｄ）に示すように、形成したビアホール４内にスクリーン印刷等により導電性ペーストを充填することによりビア３３を形成し（図３のステップＳ１０６）、第２接着層２２ａが設けられた樹脂基材３１からなる片面基板３０ａを製造する。
【００５１】
次に、図４及び図５を参照することにより両面基板１０ａ及び１０ｂの製造工程について説明する。まず、樹脂基材１１の両面に導体層が形成された両面ＣＣＬを準備し（図５のステップＳ２００）、所定箇所にビアホール２を形成して（図５のステップＳ２０２）、プラズマデスミア処理を行なう。
【００５２】
次に、樹脂基材１１の全面にめっき処理を施して（図５のステップＳ２０４）、導体層上及びビアホール２内にめっき層を形成し、そして、図４（ａ）に示すように、配線１２やビア１３を形成する（図５のステップＳ２０６）。
【００５３】
その後、図４（ｂ）に示すように、電子部品９０〜９２が内蔵される部分の樹脂基材１１をレーザ光を照射することにより除去し、所定の開口径を有する開口部１９を形成して（図５のステップＳ２０８）、電子部品９０〜９２が収容される開口部１９を有する両面基板１０ａ及び１０ｂを製造する。
【００５４】
次に、次に、図６及び図７を参照することにより中間基板２０の製造工程について説明する。
【００５５】
まず、図６（ａ）に示すように、樹脂基材２１の両面に接着材を貼り付けて、第１接着層２２を形成する（図７のステップＳ３００）。
【００５６】
次に、図６（ｂ）に示すように、レーザ光を照射して、第１接着層２２及び樹脂基材２１を貫通するビアホール３を所定箇所に形成し（図７のステップＳ３０２）、プラズマデスミア処理を施す。さらに、図６（ｃ）に示すように、形成したビアホール３内に導電性ペーストを充填することによりビア２３を形成し（図７のステップＳ３０４）、第１接着層２２が両面に設けられた樹脂基材２１からなる中間基板２０を製造する。ここで、上述したように、ビア２３の径を変えることにより寄生抵抗の値を異ならせる場合には、図７のステップＳ３０２及びＳ３０４において形成するビア２３の径を変えることになる。
【００５７】
その後、図６（ｄ）に示すように、電子部品９０の電極９０ａ及び９０ｂを、中間基板２０に形成されたビア２３の下側に、電子部品用実装機（図示せず）を用いて位置合わせし、同様に電子部品９１及び９２の電極９１ａ及び９２ａをビア２３の上側に位置合わせする。そして、中間基板２０の第１接着層２２及びビア２３の導電性ペーストの硬化温度以下の温度で加熱することによって、電子部品９０〜９２を仮留め接着して搭載する（図７のステップＳ３０６）。このようにして電子部品９０〜９２が搭載された中間基板２０を準備しておく。また、電子部品９０〜９２を中間基板２０に搭載する代わりに、電子部品９０を片面基板３０ｂに搭載してもよいし、電子部品９１及び９２を片面基板３０ａに搭載してもよい。
【００５８】
最後に、図８及び図９を参照することにより一括積層の製造工程について説明する。以上のようにして作製した両面基板１０ａ及び１０ｂ、片面基板３０ａ及び３０ｂ及び中間基板２０を、図８に示すように、中間基板２０に搭載された電子部品９０〜９２と両面基板１０ａ及び１０ｂの各開口部１９とを位置合わせすると共に、各ビア３３と各配線１２及び電子部品９１及び９２の電極９１ｂ及び９２ｂを位置合わせして位置決めし、積層する（図９のステップＳ４００）。
【００５９】
一括積層を熱圧着により行なう場合は真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで（図９のステップＳ４０２）、図１に示すような５層構造の部品内蔵基板１を製造する。一括積層時には、層間や開口部１９内の第１及び第２接着層２２、２２ａ及び樹脂基材１１、２１、３１等の硬化と同時に、ビアホール３、４内に充填された導電性ペーストの硬化及び合金化が行なわれる。
【００６０】
従って、導電性ペーストからなるビア２３、３３と、配線１２、３２や電極９０ａ、９０ｂ、９１ａ、９１ｂ、９２ａ及び９２ｂとの間には、金属間化合物の合金層が形成される。これにより、ビア２３、３３と配線１２、３２等との接続部の機械的強度を高めることができると共に、確実に接続して接続信頼性を高めることができる。ここで、上述したように、電子部品９０〜９２のいずれかの端子に用いられる金属は、接続されるビア２３、３３の材料と強固な合金を形成するような金属であってもよい。また、各基板１０ａ及び１０ｂ、２０、３０ａ及び３０ｂの積層処理は、熱圧着による一括積層に限定されるものではない。
【００６１】
図１０は、本発明の第２の実施形態に係る部品内蔵基板を示す断面図である。第２の実施形態に係る部品内蔵基板１Ａは、第１の実施形態に係る部品内蔵基板１と比較して電子部品９０の代わりに電子部品９３が、電子部品９１の代わりに電子部品９４が搭載されている点が相違する。また、電子部品９３及び９４は共に半導体チップであり、電極形成面が中間基板２０と対向するようにそれぞれ配置されており、電極９３ａ及び９３ｂはそれぞれ中間基板２０のビア２３を介して電極９４ａ及び９４ｂと接続される。
【００６２】
第２の実施形態においても、複数のビア２３の各々に対して要求される寄生抵抗の値が異なる場合がある。すなわち、あるビア２３は制御信号の通信用であり、別のビア２３は高周波信号の通信用である場合には、制御信号の通信用のビア２３は、高周波信号の通信用のビア２３よりも相対的に径を小さくすることにより寄生抵抗を大きくすればよいし、高周波信号の通信用のビア２３はその逆である。それにより寄生抵抗の値を異ならせることができる。
【００６３】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【符号の説明】
【００６４】
１、１Ａ・・・部品内蔵基板
１０ａ、１０ｂ・・・両面基板
２０・・・中間基板
３０ａ、３０ｂ・・・片面基板
１１、２１、３１・・・樹脂基材
１２、３２・・・配線
２、３、４・・・ビアホール
１３、２３、３３・・・ビア
２２、２２ａ・・・接着層
１９・・・開口部
９０、９１、９２、９３、９４・・・電子部品
９０ａ、９０ｂ、９１ａ、９１ｂ、９２ａ、９２ｂ、
９３ａ、９３ｂ、９３ｃ、９４ａ、９４ｂ・・・電極
【要約】
【課題】製造工程を簡素化しつつ全体の薄型化を図ることができると共に電極間のインピーダンス及びインダクタンスの増加を防止できる部品内蔵基板及びその製造方法を提供する。
【解決手段】多層構造の部品内蔵基板１は、第１絶縁層１１の両面に形成された第１配線層１２、第１層間導電層１３及び前記第１電子部品９１又は前記第２電子部品９０が収容された開口部１９を有する両面基板１０ａ及び１０ｂと、第２絶縁層２１の両面に設けられた第１接着層２２及び第２層間導電層２３を有する中間基板２０とを備え、前記中間基板２０の上層及び下層に前記両面基板１０ａ及び１０ｂがそれぞれ配置され、前記中間基板２０の上層に位置する前記第１電子部品９１の電極９１ａと、下層に位置する前記第２電子部品９０の電極９０ａは、前記第２層間導電層２３を介して直接に接続されている。
【選択図】図１【図１】
0005913535.tif 000002
【図２】
0005913535.tif 000003
【図３】
0005913535.tif 000004
【図４】
0005913535.tif 000005
【図５】
0005913535.tif 000006
【図６】
0005913535.tif 000007
【図７】
0005913535.tif 000008
【図８】
0005913535.tif 000009
【図９】
0005913535.tif 000010
【図１０】
0005913535.tif 000011