(57)【特許請求の範囲】
【請求項１】
マルチレベルインバータ部と、前記マルチレベルインバータ部とＤＣリンクコンデンサ部を介して接続される共振形スイッチトキャパシターコンバータ部と、を有するマルチレベルインバータ回路であって、
前記ＤＣリンクコンデンサ部は、複数のＤＣリンクコンデンサを直列に接続して構成されており、
前記共振形スイッチトキャパシターコンバータ部は、複数のスイッチング素子を直列に接続して構成されており、さらに、前記複数のスイッチング素子のうち隣り合う二つのスイッチング素子と、直列に接続された共振リアクトル及び共振コンデンサとを並列に接続した回路を備え、
前記ＤＣリンクコンデンサ部の直列に接続された前記複数のＤＣリンクコンデンサと、前記共振形スイッチとキャパシターコンバータ部の直列に接続された前記複数のスイッチング素子は、並列に接続されており、
前記直列に接続された複数の前記ＤＣリンクコンデンサの間に接続される入力電圧を備えるマルチレベルインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルインバータ回路に関する。
【背景技術】
【０００２】
マルチレベルインバータは、フィルタの小型化・除去、冷却装置の小型化、電磁ノイズの低減等が期待できるため、今後の適用範囲拡大が期待される。その中でも３レベルダイオードクランプ形インバータの回路方式及び制御法が、例えば下記非特許文献１に開示されているように、実用技術として確立されている。
【先行技術文献】
【非特許文献】
【０００３】
【特許文献１】Ａｋｉｒａ  Ｎａｂａｅ，ｅｔｃ．ＩＥＥＥ  Ｔｒａｎｓ．ｏｎＩＡ，１９８１，Ｖｏｌ．ＩＡ−１７，Ｎｏ．５，ｐｐ．５１８−５２３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、マルチレベルインバータにおいて、４レベル以上のダイオードクランプ形マルチレベルインバータでは、ＤＣリンクコンデンサの電圧不均一が生じてしまうといった課題がある。
【０００５】
そこで、本発明は、上記課題を鑑み、４レベル以上のダイオードクランプ形マルチレベルインバータであっても、ＤＣリンクコンデンサの電圧均一性を確保することのできるマルチレベルインバータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点に係るマルチレベルインバータ回路は、共振形スイッチトキャパシターコンバータを用いていることを特徴の一つとする。
【発明の効果】
【０００７】
以上、本発明により、４レベル以上のダイオードクランプ形マルチレベルインバータであっても、ＤＣリンクコンデンサの電圧均一性を確保することのできるマルチレベルインバータ回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係るマルチレベルインバータ回路を示す図である。
【図２】ＲＳＣＣ電圧均一化回路の例を示す図である。
【図３】図２におけるＲＳＣＣ電圧均一化回路のスイッチングパターンを示す図である。
【図４】実施形態に係るマルチレベルインバータ回路の（ａ）出力電圧及び出力電流、（ｂ）ＲＳＣＣの電圧及び電流、を示す図である。
【図５】実施形態に係るマルチレベルインバータ回路の出力電流とＤＣリンクコンデンサの電圧偏差
【図６】実施形態に係るマルチレベルインバータ回路の出力電流と共振電流の関係を示す図である。
【図７】実施形態に係るマルチレベルインバータ回路の出力電圧とＤＣリンクコンデンサの電圧脈動の関係を示す図である。
【図８】実施形態に係るマルチレベルインバータ回路のＤＣリンクコンデンサの容量と電圧脈動の関係について示す図である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を用いて詳細に説明する。ただし、本発明は多くの異なる形態による実施が可能であり、以下に示す実施形態の例示にのみ狭く限定されるものではない。
【００１０】
図１は、本実施形態に係るマルチレベルインバータ回路（以下「本回路」という。）１の概略を示す図である。本実施形態に係るマルチレベルインバータ回路１は、共振形スイッチトキャパシターコンバータを用いていることを特徴の一つとする。図１は、三相の５レベルインバータ回路を示している。
【００１１】
より具体的に説明すると、本回路１は、マルチレベルインバータ部２と、このマルチレベルインバータ部２にＤＣリンクコンデンサ部４を介して接続されるＲＳＣＣ部３と、を有する。
【００１２】
本実施形態において、マルチレベルインバータ部２は、複数のスイッチング素子を直列に接続して構成されており、負荷（Ｌｏａｄ）に接続されている。また、この直列に接続されたスイッチング素子は、一定の数毎に、直列に接続されたダイオードと並列に接続されており、これが一つのスイッチング素子おきに同様な構成で連続的に接続されている。図１の例では、８個のスイッチング素子ＳＷ１〜ＳＷ８が直列に接続されており、４つのスイッチング素子毎が直列に接続された二つのダイオードに並列に接続されており、３つの回路Ｒ１〜Ｒ３が形成されている。なお、一段目の回路Ｒ１と三段目の回路Ｒ３は、入力電圧Ｖに並列に接続されている。
【００１３】
また本実施形態において、ＤＣリンクコンデンサ部４は、複数のＤＣリンクコンデンサを直列に接続して構成されている。図１の例では、４つのＤＣリンクコンデンサＣ１〜Ｃ４を有して構成されている。
【００１４】
また本実施形態においてＲＳＣＣ部は、複数のスイッチング素子が直列に接続されており、かつ、そのうちの一部の隣接するスイッチング素子は、直列に接続された共振リアクトルＬｒと共振コンデンサＣｒと並列に接続されている。本図の例では、スイッチング素子Ｓｐ１とＳ２が直列に接続された共振リアクトルＬｒと共振コンデンサＣｒと並列に接続されており、スイッチング素子Ｓｐ３とＳ４も上記と同様に、直列に接続された共振リアクトルＬｒと共振コンデンサＣｒと並列に接続されている。
【００１５】
ここで、図２に、ＲＣＣ電圧均一化回路の例を示しておく。本実施形態においてＲＳＣＣとは、共振形スイッチとキャパシタコンバータをいう。本回路は、ＲＳＣＣが出力電圧の昇圧機能を実現できることに着目し、このＲＳＣＣを昇圧形直流電圧均一化回路として適用しているところが特徴の一つである。
【００１６】
図２で示すように、ＲＳＣＣは、スイッチング素子Ｓ、Ｓｐと共振リアクトルＬｒ、共振コンデンサＣｒを有して構成されている。より具体的に説明すると、複数のスイッチング素子を直列に接続し、このうち隣り合う二つのスイッチング素子と、直列に接続された共振リアクトルＬｒ及び共振コンデンサＣｒと、を並列に接続した回路を有している。
【００１７】
ここで図３に、図２で示すＲＳＣＣのスイッチングパターンを示す。このＲＳＣＣは、、スイッチング素子Ｓ、Ｓｐを、共振リアクトルＬｒ、共振コンデンサＣｒの共振周波数で交互にスイッチングすることでＤＣリンクコンデンサＣ１、Ｃ２の直流電圧を均一化することができ、入力電圧の２倍の出力電圧Ｖｏｕｔを得ることができる。
【００１８】
ここで、上記図１で用いた本回路１について、実験を行い、その結果を検討した。以下具体的に説明する。
【００１９】
まず、ＤＣリンクコンデンサの容量を２２０μＦ、５６０μＦ、１ｍＦとし、付加電流を変化させるために負荷抵抗を１５Ω、２０Ω、３０Ω、５０Ωとした。図４（ａ）に、出力電圧及び出力電流を示し、図４（ｂ）にＲＳＣＣの電圧及び電流を示す。
【００２０】
図４（ａ）で示すように、入力電圧５０Ｖに対して、振幅１００Ｖの５レベルの出力電圧波形と正弦波状の出力電流波形が得られていることが確認でき、また、図４（ｂ）で示すように、ＲＳＣＣに出力電流の２倍以上の電流が流れていることが確認できた。
【００２１】
なお、ここで本回路１における出力電流とＤＣリンクコンデンサの電圧偏差について確認を行なった。この結果を図５に示しておく。なお本図では電流値はピーク値で考えている。
【００２２】
図５によると、出力電流が増加するに従いＤＣリンクコンデンサの電圧偏差も増加するという傾向が見られた。これは、ＲＳＣＣは隣り合う２つのＤＣリンクコンデンサ間の電位差により共振電流を流し電流を補償するため、出力電流が大きくなると補償電流も大きくなる。そのため、ＲＳＣＣの素子による等価直列抵抗やスイッチング素子の抵抗による損失が増加し、隣り合う２つのＤＣリンクコンデンサ間の電圧偏差が大きくなると考えられる。
【００２３】
またここで、本回路１における出力電流と共振電流の関係について検討した。この結果を図６に示しておく。
【００２４】
本図で示すように、本回路１では、出力電流と共振電流は比例しており、ＤＣリンクコンデンサの容量を変化させても出力電流と共振電流の値はあまり変わっていないことが確認できた。これは、ＲＳＣＣがＤＣリンクコンデンサの容量にかかわらず、出力電流により決定される電荷を送る必要があるためであると考えられる。
【００２５】
またここで、出力電圧とＤＣリンクコンデンサの電圧脈動の関係、ＤＣリンクコンデンサの容量と電圧脈動の関係について検討した。出力電圧とＤＣリンクコンデンサの電圧脈動の関係については図７に、ＤＣリンクコンデンサの容量と電圧脈動の関係については図８にそれぞれ示しておく。
【００２６】
これらの図で示すように、電圧脈動は出力電流に比例し、ＤＣリンクコンデンサの容量に反比例することが分かった。これは、電荷が一定のとき、ＤＣリンクコンデンサの電圧脈動はＤＣリンクコンデンサの容量に反比例するということから説明できる。これらの関係により、設計を行なう上で、ＤＣリンクコンデンサ容量について設計の指針を得ることができる。具体的には、限定されるわけではないが、電圧脈動を１０％以下に抑えたい場合、電圧脈動が２．５Ｖ以下の点において負荷電流を行使した上で、ＤＣリンクコンデンサの容量を決定する必要がある。
【００２７】
以上、本実施形態により、４レベル以上のダイオードクランプ形マルチレベルインバータであっても、ＤＣリンクコンデンサの電圧均一性を確保することのできるマルチレベルインバータ回路を提供することができる。
【産業上の利用可能性】
【００２８】
本発明は、マルチレベルインバータ回路として産業上の利用可能性がある。
【図１】
0005927640.tif 000002
【図２】
0005927640.tif 000003
【図３】
0005927640.tif 000004
【図４】
0005927640.tif 000005
【図５】
0005927640.tif 000006
【図６】
0005927640.tif 000007
【図７】
0005927640.tif 000008
【図８】
0005927640.tif 000009