(57)【特許請求の範囲】
【請求項１】
ｎ型半導体層と、
ｐ型半導体層と、
前記ｎ型半導体層と前記ｐ型半導体層との間に配置された活性層と、
前記ｐ型半導体層の前記活性層とは反対側の露出面に配置された正電極と、
前記ｎ型半導体層の前記ｐ型半導体層側の露出面に配置された負電極と、
前記ｎ型半導体層の前記活性層とは反対側に配置された電流経路制御層と、を有する発光素子であって、
前記電流経路制御層は、前記ｎ型半導体層の抵抗値よりも低い抵抗値を有する低抵抗媒質を有する低抵抗部と、前記低抵抗媒質の抵抗値よりも高い抵抗値を有する高抵抗媒質を有する高抵抗部と、を有し、
前記高抵抗部は、少なくとも前記正電極における前記負電極に近い側の端に対応する位置に配置され、
前記低抵抗部は、前記正電極と対応する領域の少なくとも一部の領域と、前記高抵抗部と対応し、前記高抵抗部の前記ｎ型半導体層側とは反対側の領域と、前記負電極に対応する領域の少なくとも一部の領域と、に連続して配置され、
前記正電極と前記負電極とを用いて前記発光素子に電流を流す場合に、前記ｎ型半導体層と前記活性層と前記ｐ型半導体層とが積層された方向に交差する方向における前記活性層の内部の電流密度分布が、前記負電極に最も近い位置以外に極大値を有することを特徴とする発光素子。
【請求項２】
ｎ型半導体層と、
ｐ型半導体層と、
前記ｎ型半導体層と前記ｐ型半導体層との間に配置された活性層と、
前記ｐ型半導体層の前記活性層とは反対側の露出面に配置された正電極と、
前記ｎ型半導体層の前記ｐ型半導体層側の露出面に配置された負電極と、
前記ｎ型半導体層の前記活性層とは反対側に配置された電流経路制御層と、を有する発光素子であって、
前記電流経路制御層は、前記ｎ型半導体層の抵抗値よりも低い抵抗値を有する低抵抗媒質を有する低抵抗部と、前記低抵抗媒質の抵抗値よりも高い抵抗値を有する高抵抗媒質を有する高抵抗部と、を有し、
前記高抵抗部は、少なくとも前記正電極における前記負電極に近い側の端に対応する位置に配置され、
前記低抵抗部は、前記正電極と対応する領域の少なくとも一部の第１の領域と、前記高抵抗部と対応し、前記高抵抗部の前記ｎ型半導体層側とは反対側の第２の領域と、前記負電極に対応する領域の少なくとも一部の第３の領域と、に連続して配置され、
前記負電極から注入される電流が、前記高抵抗部を迂回して、前記第１の領域と前記第２の領域と前記第３の領域を介して前記活性層に注入されることを特徴とする発光素子。
【請求項３】
前記発光素子は、前記ｎ型半導体層と前記活性層と前記ｐ型半導体層とが積層された方向に平行な回転対称軸に対して、回転対称に構成され、
前記活性層と前記電流経路制御層との間に形成されている前記ｎ型半導体層を含む半導体層の厚みをｔ、
前記負電極における前記回転対称軸に近い側の端と、該回転対称軸との水平方向の距離をｒ１、
前記負電極における前記回転対称軸から遠い側の端と、該回転対称軸との水平方向の距離をｒ２、
前記高抵抗部の該回転対称軸に近い側の端と、該回転対称軸との水平方向の距離をｒ３としたとき、
つぎの式を満たすことを特徴とする請求項１又は２に記載の発光素子。
【数１】
0005959839.tif 000005
【請求項４】
前記活性層と前記電流経路制御層との間に形成されている前記ｎ型半導体層を含む半導体層の厚みをｔ、
前記負電極における前記正電極に近い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ１、
前記負電極における前記正電極に遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ２、
前記高抵抗部の前記負電極から遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ３としたとき、
つぎの式を満たすことを特徴とする請求項１又は２に記載の発光素子。
【数２】
0005959839.tif 000006
【請求項５】
前記高抵抗部の前記負電極に近い側の端は、該負電極の前記正電極に近い側の端の直下から、該正電極の該負電極に近い側の端の直下までの間に形成されていることを特徴とする請求項１から４のいずれか１項に記載の発光素子。
【請求項６】
前記発光素子は、フェース・アップ実装されており、
前記低抵抗媒質は、金属からなることを特徴とする請求項１から５のいずれか１項に記載の発光素子。
【請求項７】
前記発光素子は、フリップチップ実装されており、
前記低抵抗媒質と前記高抵抗媒質が、前記活性層から発させられる光に対して透明であることを特徴とする請求項１から５のいずれか１項に記載の発光素子。
【請求項８】
前記ｎ型半導体層は、ｎ型半導体基板を含むことを特徴とする請求項１から７のいずれか１項に記載の発光素子。
【請求項９】
前記発光素子が、窒化物半導体を有することを特徴とする請求項１から８のいずれか１項に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関する。
【背景技術】
【０００２】
発光ダイオードは、小型で、低消費電力で、長寿命であるので、各種表示装置における光源として利用されている。特に、窒化物半導体を利用した発光ダイオードは、照明用途として盛んに研究されている。
照明用途としての前記窒化物半導体を利用した発光ダイオードは、高出力が要求されるため、表面実装型である、フリップチップ実装やフェース・アップ実装を行うことが一般的に知られている。
フリップチップ実装は、発光素子の表面（半導体結晶成長した面）側から両電極を取り、天地をひっくり返した状態で実装するタイプであり、小型化が容易で、放熱性に優れ、裏面（基板）側から光を取りだすため、活性層からの発光が電極で遮られることが無い。
一方、フェース・アップ実装は、フリップチップ実装に比べて、実装が容易であるという特徴がある。
特に、ＧａＮ基板やＳｉＣ基板を用いた場合、サファイア基板を用いた場合と比較して放熱性に優れることから、フェース・アップ実装であっても、高出力化が可能となる。
なお、ＧａＮ基板やＳｉＣ基板は導電性であり、基板に電極を直接形成した縦伝導タイプも可能であるが、電極形成プロセスが複雑になることから、前記フリップチップ実装と同様に、発光素子の表面側に両電極を形成することが多い。
【０００３】
ここで、窒化物半導体（例えば、窒化ガリウム）は、砒化物半導体（例えば、砒化ガリウム）などの他のＩＩＩ―Ｖ族化合物半導体と比べて、抵抗値を下げ難いことが知られている。
そのため、窒化物半導体を発光ダイオードに利用した場合、消費電力を下げ難いという問題がある。
また、抵抗値が高いことに起因して、電流が水平方向に均一に広がり難く、活性層から均一な発光が得られ難いという問題がある。
特許文献１には、発光ダイオードを構成するｎ型半導体層にさらにキャリア濃度の高い層を介在させることにより、注入された電流を水平方向に均一に拡げることで、均一な発光を得る技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９７２９４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、不純物を添加して導電性半導体を形成した場合、ｎ型半導体の抵抗値と比べて、ｐ型半導体の抵抗値は高くなることが一般的に知られている。
したがって、ｎ型半導体層にさらにキャリア濃度の高い層を介在させることで注入される電流を水平方向に均一に拡げても、高抵抗なｐ型半導体層で電流が水平方向に拡がらず、ｎ型電極付近に位置するｐ型電極端の領域に電流が集中し易いという問題がある。
特に、窒化物半導体は、他の材料に比べて、ｐ型半導体の抵抗値を下げ難く、ｐ型半導体層で電流が拡がらずに、均一な発光を得ることが困難である。
ここで、一方の電極を基板の裏面側に形成し縦方向に電流を縦伝導タイプにすれば、電流の集中を比較的抑制できる可能性があるが、上述したように、素子形成プロセスが複雑になってしまう。
【０００６】
一方、端面発光レーザや面発光レーザの場合は、発光ダイオードの場合と比べて、活性層の所望の領域に電流をある程度集中させることが求められる。
また、特許文献１のように、キャリア濃度を高めるためにｎ型半導体に添加する不純物濃度を増加させると、少なからず該ｎ型半導体の結晶性が劣化し、該ｎ型半導体の上に形成する活性層の結晶性に悪影響を及ぼし、発光効率の低下を招くという問題がある。
【０００７】
そこで、本発明は、上記課題に鑑み、半導体発光素子において、水平方向の抵抗を減少させることができ、活性層の所定の領域から発光を得ることが可能となる半導体発光素子を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体発光素子は、ｎ型半導体層と活性層とｐ型半導体層とがこの順番で積層され、
前記ｐ型半導体層と前記活性層が除去されて一部が露出したｎ型半導体層の表面領域、及び除去されずに残されたｐ型半導体層の表面領域とによる第１の主面と、前記ｎ型半導体層の裏面による第２の主面と、を備え、
前記第１の主面と前記第２の主面との間が電気的に導通可能とされた半導体発光素子であって、
前記除去されずに残されたｐ型半導体層の表面領域に正電極が設けられ、除去されて一部が露出したｎ型半導体層の表面領域に負電極が設けられ、
前記第２の主面の少なくとも一部の領域に、低抵抗媒質からなる低抵抗部と高抵抗媒質からなる高抵抗部とを備えた電流経路制御層が形成され、
前記低抵抗媒質の抵抗値は、前記ｎ型半導体層の抵抗値よりも低い抵抗値を有し、
前記高抵抗媒質の抵抗値は、前記低抵抗媒質の抵抗値よりも高い抵抗値を有し、
前記高抵抗部は、少なくとも前記正電極における前記負電極に近い側の端に重なる、前記第２の主面の領域に形成され、
前記低抵抗部は、前記高抵抗部が形成された前記第２の主面の少なくとも一部の領域と、
前記正電極に重なる前記第２の主面の少なくとも一部の領域と、
前記高抵抗部と前記負電極の間に位置する前記第２の主面の少なくとも一部の領域と、に連続して設けられていることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、半導体発光素子において、水平方向の抵抗を減少させることができ、活性層の所定の領域から発光を得ることが可能となる半導体発光素子を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１における半導体発光素子の構造を説明する断面図である。
【図２】本発明の実施形態１における活性層での電流密度分布とｎ型半導体基板での抵抗成分についての計算に用いた構造の模式図である。
【図３】本発明の実施形態１において、半導体発光素子の中心位置からの距離に活性層での電流密度分布を計算した結果である。図３（ａ）は、従来例である、電流経路制御層が形成されていない場合の、活性層での電流密度分布を計算した結果である。図３（ｂ）は、本発明の実施形態１における、電流経路制御層を形成した場合の、活性層での電流密度分布を計算した結果である。
【図４】本発明の実施形態１において、ｎ型半導体基板の厚みに対する、該ｎ型半導体基板における抵抗の垂直成分と水平成分とを計算した結果である。
【図５】本発明の実施形態２における半導体発光素子の構造を説明する断面図である。
【図６】本発明の実施形態３における半導体発光素子の構造を説明する断面図である。
【図７】本発明の実施例における面発光レーザの構成例を説明する断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態における半導体発光素子について説明する。
【００１２】
［実施形態１］
図１を用いて、本発明を適用した実施形態１における半導体発光素子１００について説明する。
図１において、１０１はｎ型半導体基板、１０２はｎ型半導体層、１０３は活性層、１０４はｐ型半導体層である。
半導体発光素子１００は、上記ｎ型半導体基板上に、これらの半導体層が積層されて構成されている。
なお、１１０は正電極を構成するｐ型電極、１１１は負電極を構成するｎ型電極である。
１２０は低抵抗媒質、１２１は高抵抗媒質、１３０は該低抵抗媒質１２０と該高抵抗媒質１２１から構成される電流経路制御層である。
【００１３】
ここで、半導体発光素子１００の製造プロセスについて説明する。
例えば、ｎ型ＧａＮからなるｎ型半導体基板１０１上に、例えばｎ型ＧａＮからなるｎ型半導体層１０２、活性層１０３、例えばｐ型ＧａＮからなるｐ型半導体層１０４、をこの順番で結晶成長させる。
次に、ｐ型半導体層１０４上に、ｎ型電極１１１を形成する領域を除いて、レジストを形成し、前記レジストをマスクとして、ｎ型半導体層１０２が露出するまでドライエッチングする。
続いて、該レジストを除去し、ｐ型半導体層と前記活性層が除去されて一部が露出したｎ型半導体層の表面領域と、除去されずに残されたｐ型半導体層の表面領域とで構成された第１の主面１４０に、ｐ型電極１１０とｎ型電極１１１をそれぞれ形成する。
すなわち、前記除去されずに残されたｐ型半導体層の表面領域に正電極であるｐ型電極１１０が設けられ、除去されて一部が露出したｎ型半導体層の表面領域に負電極であるｎ型電極１１１が設けられる。
次に、ｎ型半導体基板１０１の裏面（半導体結晶成長した面の反対の面）を研削および研磨し、薄膜化する。
これにより、前記第１の主面１４０と、該第１の主面１４０の反対側に位置するもう一方の主面、すなわち、ｎ型半導体基板１０１の裏面からなる第２の主面１４１との間が電気的に導通可能である、半導体発光機能部が完成する。
この場合、ｎ型半導体基板１０１は、ｎ型半導体層１０２の一部として機能する。すなわち、本願においては、ｎ型半導体層は、ｎ型半導体基板を含む部材を意味することがある。
ここで、ｎ型半導体基板１０１は、薄膜化することで該ｎ型半導体基板１０１の縦方向の抵抗値を低減でき、半導体発光素子１００の素子抵抗を低減することが可能となるため、該ｎ型半導体基板１０１は薄膜化されることが好ましい。
また、該ｎ型半導体基板１０１上に同時に複数の半導体発光素子１００を製造する場合、該複数の半導体素子１００を個々の素子に分離するプロセスが、ｎ型半導体基板１０１の薄膜化により容易になるため、該ｎ型半導体基板１０１は薄膜化されることが好ましい。
しかしながら、これに特に限定されるものではなく、ｎ型半導体基板１０１は薄膜化されなくても良い。
なお、本実施形態におけるｎ型半導体基板１０１はｎ型ＧａＮに限定されるものではなく、例えば、ｎ型Ｓｉやｎ型ＳｉＣであってもよい。
また、ｎ型半導体基板１０１に代えて、例えば、絶縁体であるサファイア基板を用いてもよい。
この場合は、該サファイア基板上に、ｎ型半導体層１０２、活性層１０３、ｐ型半導体層１０４、をこの順番で結晶成長させる。
次に、例えば、レーザリフトオフによって該サファイア基板を剥離することにより、該半導体発光機能部が完成する。
この場合、ｎ型半導体層１０２の裏面（該活性層１０３から遠い側の面）が第２の主面１４１となる。
次に、ｎ型半導体層１０２およびｎ型半導体基板１０１よりも抵抗値の低い、例えばＣｕからなる低抵抗媒質１２０の表面の一部を除去した凹部を形成し、該凹部に、該低抵抗媒質１２０よりも高抵抗である、例えば二酸化ケイ素からなる高抵抗媒質１２１を形成する。
これにより、低抵抗媒質１２０からなる低抵抗部と、該低抵抗媒質１２０よりも高抵抗である高抵抗媒質１２１からなる高抵抗部と、を備えた電流経路制御層１３０を形成することができる。
【００１４】
次に、前記半導体発光機能部を前記電流経路制御層１３０にフェース・アップ実装する。
すなわち、半導体発光素子１００の第２の主面１４１であるｎ型半導体基板１０１の裏面と、低抵抗媒質１２０の表面とを、例えば、ｎ型半導体層１０２およびｎ型半導体基板１０１よりも抵抗値の低い導電性接着剤を用いて、張り合わせることで、半導体発光素子１００が完成する。
この場合、前記導電性接着剤は、電流経路制御層１３０を構成する低抵抗媒質１２０の一部として機能する。
ここで、前記高抵抗媒質１２１からなる高抵抗部は、負電極である該ｎ型電極１１１から注入された電流が該低抵抗媒質１２０を経由して活性層１０３に注入される際に、該活性層１０３の内の該電流を注入したい領域まで、該電流を迂回させる役割を担う。すなわち、該高抵抗媒質１２１からなる高抵抗部の大きさ、形状、形成する位置は、該電流経路制御層１３０において、該活性層１０３の所望の領域に電流を注入する迂回路を形成するように、決定される。
したがって、該高抵抗媒質１２１からなる高抵抗部の一方の端は、該活性層１０３の電流を注入したい領域の直下に形成されていることが好ましい。
しかし、これに特に限定されるものではなく、該活性層１０３におけるｐ型電極１１０の端での電流集中を抑制できる範囲であればよい。
すなわち、正電極である該ｐ型電極１１０のｎ型電極１１１に近い側の端の直下よりも、該ｐ型電極１１０の内側に位置する範囲で任意に設定してよい。
【００１５】
これに対して、高抵抗媒質１２１からなる高抵抗部の他方の端は、少なくとも前記正電極における前記負電極に近い側の端に重なる、第２の主面の領域に形成されていることが好ましい。
すなわち、該高抵抗媒質１２１からなる高抵抗部の他方の端は、該ｎ型電極１１１の該ｐ型電極１１０に近い側の端の直下から、該ｐ型電極１１０のｎ型電極１１１に近い側の端の直下まで、の間に形成されていることが好ましい。
しかし、これに特に限定されるものではなく、該ｎ型電極１１１から注入された電流が高抵抗媒質１２１の該他方の端から該低抵抗媒質１２０に注入される範囲であればよい。
すなわち、該ｎ型電極１１１の該ｐ型電極１１０から遠い側の端の直下から、該ｐ型電極１１０のｎ型電極１１１に近い側の端の直下まで、の間に位置する範囲で任意に設定してよい。
なお、本実施形態においては、二酸化ケイ素を高抵抗媒質１２１として用いる場合について示したが、特にそれに限定されるものではなく、該高抵抗媒質１２１として、例えば空気を用いても良い。
すなわち、該低抵抗媒質１２０の表面の一部を除去することで空隙を形成し、該空隙を該高抵抗媒質１２１からなる高抵抗部として用いる。
【００１６】
また、本実施形態においては、該低抵抗媒質１２０の表面の一部を除去した凹部を形成し、該凹部に、該高抵抗媒質１２１を形成する場合について示した。
しかしながら、特にそれに限定されるものではなく、例えば、該高抵抗媒質１２１を形成する領域を予め除した形状を有する、該低抵抗媒質１２０の型を用意し、該型を用いて該低抵抗媒質１２０を形成しても良い。
なお、本実施形態においては、Ｃｕを低抵抗媒質１２０として用いる場合について示したが、特にそれに限定されるものではなく、低抵抗媒質１２０として、例えばＡｕやＡｕメッキを施したＣｕなどを用いても良い。
ここで、本実施形態におけるフェース・アップ実装の場合、第１の主面１４０から、活性層１０３からの発光を外部に取りだす。
したがって、より多くの発光を外部に取りだすには、該発光を取り出さない面である第２の主面１４１で、活性層１０３からの発光を反射させることが好ましい。
すなわち、電流経路制御層１３０を構成する低抵抗媒質１２０の表面は、反射率の高い、例えばＡｕなどの金属からなることが好ましい。
また、活性層１０３からの発光波長をλとすると、活性層１０３と第２の主面１４１との距離が、（ｎλ）／２であるときに、第２の主面１４１で反射した光をより多く取り出すことが可能となる。ここで、ｎは１以上の整数である。
【００１７】
前記電流経路制御層が、半導体発光素子内部での電流密度分布に及ぼす影響を確認するため、図２に示した半導体発光素子２００の内部における電流密度分布についてシミュレーションを行った。
各層の膜厚や抵抗率などを、次のような値として計算を行った。
ｎ型半導体基板２０１の厚みを１０μｍ、ｎ型半導体層２０２の厚みを７００ｎｍ、活性層２０３の厚みを１００ｎｍ、ｐ型半導体層２０４の厚みを５００ｎｍ、低抵抗媒質２２０の厚みを５００μｍ、高抵抗媒質２２１の厚みを１μｍとした。
回転対称軸２５０に対し回転対称な円柱形状を有しているとし、ｎ型半導体基板２０１とｎ型半導体層２０２と低抵抗媒質２２０の半径をそれぞれ２ｍｍ、活性層２０３とｐ型半導体層２０４とｐ型電極の半径をそれぞれ１００μｍとした。また、ｎ型電極２１１と高抵抗媒質２２１は、回転対称軸２５０に対し回転対称なリング形状を有しているとし、該ｎ型電極２１１の内径ｒ１を１８０μｍ、該ｎ型電極２１１の外径ｒ２を２００μｍとした。
また、該高抵抗媒質２２１の内径ｒ３を２０μｍ、該高抵抗媒質２２１の外径を１２０μｍ、とした。
また、抵抗率に関しては、ｎ型半導体基板２０１の抵抗率を２．３×１０−２Ωｃｍ、ｎ型半導体層２０２の抵抗率を６．９×１０−３Ωｃｍ、活性層２０３の抵抗率を７．３Ωｃｍ、ｐ型半導体層２０４の抵抗率を７．３×１０−１Ωｃｍとした。
また、低抵抗媒質２２０の抵抗率を１．７×１０−６Ωｃｍ、高抵抗媒質２２１の抵抗率を１×１０１２Ωｃｍとした。
【００１８】
図２における、電流経路制御層２３０が形成されていない場合の計算結果を図３（ａ）に示す。
図３（ａ）を参照して、曲線は半導体発光素子の活性層における電流密度分布を示している。
ここで、該半導体発光素子の活性層の中心位置、すなわち、図２における回転対称軸２５０の位置、を図３の横軸において、０μｍとしている。
該活性層の中心位置から外側に行くに連れて、電流密度が増加していることが分かる。
すなわち、ｐ電極２１０の端付近に、電流が集中していることが分かる。
これに対し、本実施形態における、すなわち、電流経路制御層２３０を形成した場合の計算結果を図３（ｂ）に示す。
該電流経路制御層２３０を形成することで、前記高抵抗媒質２２１の内周部の真上付近に位置する、活性層領域の電流密度が増加していることが分かる。
【００１９】
この場合、ｎ型電極２１１から注入された電流が、先ず、ｎ型半導体層２０２およびｎ型半導体基板２０１を介して、抵抗値の低い、低抵抗媒質２２０に注入される。
次に、該低抵抗媒質２２０に注入された電流が、高抵抗媒質２２１を迂回して、該低抵抗媒質２２０から、再度、ｎ型半導体基板２０１およびｎ型半導体層２０２を経て、活性層２０３に注入される。
そのため、該電流経路制御層２３０における電流の出口である、該高抵抗媒質２２１の内周部の真上付近の、該活性層２０３の領域における電流密度が増加する。
【００２０】
また、半導体発光素子２００のコンダクタンスは、電流経路制御層２３０が形成されていない場合、０．３９（１／Ω）である。
これに対し、本実施形態における、すなわち、電流経路制御層２３０を形成した場合のコンダクタンスは、１．０（１／Ω）である。
これは、該電流経路制御層２３０が形成されていない場合と比較して、本実施形態１では、該半導体発光素子２００の内部における水平方向の電流経路が、低抵抗媒質２２０となることで、水平方向に流れる電流の抵抗成分が低減するためである。
【００２１】
以上のように、本実施形態では、前記電流経路制御層２３０が形成されていない場合と比較して、電流が注入される前記活性層２０３の領域を制御するとともに、水平方向に流れる電流の抵抗成分を低減させるという効果があることが分かる。
これにより、半導体発光素子における活性層の発光領域を制御できるとともに、消費電力を低減できることで、半導体発光素子の特性を向上することができる。
【００２２】
次に、前記ｎ型半導体層２０２の厚みと前記ｎ型半導体基板２０１の厚みを合計した、ｎ型半導体層全体２４０の厚みｔが、半導体発光素子内部での電流密度分布に及ぼす影響を確認するため、該ｎ型半導体層全体２４０における抵抗成分の計算を行った。
図２を参照して、本実施形態である前記電流経路制御層２３０を電流が経由する、すなわち、該ｎ型半導体層全体２４０において垂直方向に電流が流れる場合の、該ｎ型半導体層全体２４０における抵抗成分（Ｒ１ａ＋Ｒ１ｂ）は、式１で表される比例関係がある。
0005959839.tif 000002
【００２３】
但し、ここでは半導体発光素子は、前記第２の主面に垂直な回転対称軸に対して、回転対称とされている。
また、ｒ１は前記ｎ型半導体層の表面領域に設けられている負電極の前記回転対称軸に近い側の端と、該回転対称軸との水平方向の距離である。
また、ｒ２は前記ｎ型半導体層の表面領域に設けられている負電極の前記回転対称軸から遠い側の端と、該回転対称軸との水平方向の距離である。
また、ｒ３は前記高抵抗部の該回転対称軸に近い側の端と、該回転対称軸との水平方向の距離である。
これに対して、該電流経路制御層２３０を形成しない場合、すなわち、該ｎ型半導体層全体２４０において水平方向に電流が流れる場合の、該ｎ型半導体層全体２４０における抵抗成分Ｒ２は、式２で表される比例関係がある。
0005959839.tif 000003
【００２４】
上記式１および式２を用いて計算した、該ｎ型半導体層全体２４０の厚みｔを変化させた場合の、（Ｒ１ａ＋Ｒ１ｂ）およびＲ２の依存性を図４に示す。
本実施形態である前記電流経路制御層２３０を形成した場合、該厚みｔの増加に伴い、該ｎ型半導体層全体２４０における電流経路が長くなるため、該抵抗成分（Ｒ１ａ＋Ｒ１ｂ）は、増加することが分かる。
これに対して、該電流経路制御層２３０を形成しない場合、該厚みｔの増加に伴い、該ｎ型半導体層全体２４０における電流経路の断面積が増加するため、該抵抗成分Ｒ２は、減少することが分かる。
すなわち、上記式１および式２を用いて、式３で表される大小関係を満たすときに、本実施形態である前記電流経路制御層２３０を形成することによって、該ｎ型半導体層全体２４０の実効的な抵抗値が減少する。
0005959839.tif 000004
【００２５】
これより、上記式３を満たす、該ｎ型半導体層全体２４０の膜厚ｔであることが好ましい。本実施形態においては、具体的に、該膜厚ｔは、２０μｍ以下であることが好ましい。
なお、本実施形態における計算では、ｎ型半導体基板２０１の裏面に電流経路制御層２３０を形成する場合について示したが、特にこれに限定されるものではなく、ｐ型半導体層に形成しても良い。
すなわち、ｐ型半導体基板上に、ｐ型半導体層、活性層、ｎ型半導体層、をこの順番で結晶成長し、該ｐ型半導体基板の裏面に電流経路制御層を形成しても良い。
この場合、上記式３におけるｔは、前記ｐ型半導体基板の厚みと前記ｐ型半導体層の厚みを合計した厚みになる。
すなわち、前記活性層と前記電流経路制御層の間に形成されている半導体層の厚みｔが、上記式３を満たす範囲であれば、該電流経路制御層を形成することによって、前記半導体発光素子内部における実効的な抵抗値を減少させることが可能となる。
【００２６】
また、本実施形態における計算では、前記半導体発光素子が回転対称な形状を有している場合について示したが、特にこれに限定されるものではない。
すなわち、前記負電極における前記正電極に近い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ１とする。
前記負電極における前記正電極に遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ２とする。
前記高抵抗部の前記負電極から遠い側の端と、前記正電極における前記負電極から遠い側の端との水平方向の距離をｒ３とする。
この場合も、前記活性層と前記電流経路制御層の間に形成されている半導体層の厚みｔが、上記式３を満たす範囲であれば、該電流経路制御層を形成することによって、前記半導体発光素子内部における実効的な抵抗値を減少させることが可能となる。
【００２７】
［実施形態２］
本発明の実施形態２では、図５に示すように、低抵抗媒質１２０の表面に、高抵抗媒質１２１を形成し、該高抵抗媒質１２１の周辺に、低抵抗媒質１２３を形成する場合について説明する。
以下、その工程を説明する。
図５を参照して、先ず、例えばＣｕからなる該低抵抗媒質１２０の表面に、例えば二酸化ケイ素からなる高抵抗媒質１２１を形成する。
次に、該高抵抗媒質１２１の周辺に、例えばｎ型半導体層１０２およびｎ型半導体基板１０１よりも抵抗値の低い導電性接着剤からなる低抵抗媒質１２３を形成する。
続いて、該低抵抗媒質１２０とｎ型半導体基板１０１とを、該低抵抗媒質１２３によって、接着する。
この場合、該低抵抗媒質１２３は、ｎ型半導体基板１０１の裏面と該低抵抗媒質１２０の表面とを張り合わせる接着剤として機能すると同時に、電流経路制御層１３０を構成する低抵抗媒質１２０の一部としても機能する。
これにより、本実施形態における、電流経路制御層１３０が形成された半導体発光素子１００が完成する。
【００２８】
本実施形態においては、Ｃｕを低抵抗媒質１２０として用いる場合について示したが、特にそれに限定されるものではなく、低抵抗媒質１２０として、例えばＡｕやＡｕメッキを施したＣｕなどを用いても良い。
また、本実施形態においては、二酸化ケイ素を高抵抗媒質１２１として用いる場合について示したが、特にそれに限定されるものではなく、該高抵抗媒質１２１として、例えば空気を用いても良い。
すなわち、該高抵抗媒質１２１として機能させたい領域を除いて、該導電性接着剤からなる低抵抗媒質１２３を、該低抵抗媒質１２０の表面またはｎ型半導体基板１０１の裏面に形成して、該低抵抗媒質１２０と該ｎ型半導体基板１０１とを、接着する。
また、本実施形態においては、伝導性接着剤を低抵抗媒質１２３として用いる場合について示したが、特にそれに限定されるものではなく、該低抵抗媒質１２３として、例えばＡｕを用いても良い。
すなわち、ｎ型半導体基板１０１の裏面に、該高抵抗媒質１２１として機能させたい領域を除いて、Ａｕを蒸着することで、該Ａｕからなる低抵抗媒質１２３を形成する。
次に、該Ａｕからなる低抵抗媒質１２３が形成された該ｎ型半導体基板１０１の裏面と、最表面がＡｕからなる該低抵抗媒質１２０とを、熱を加えながら圧着する。
これにより、該低抵抗媒質１２３であるＡｕと、該低抵抗媒質１２０の最表面に形成されているＡｕとが、張り合わされ、電流経路制御層１３０が形成された半導体発光素子１００が完成する。
【００２９】
［実施形態３］
本発明の実施形態３では、フェース・アップ実装である実施形態１および実施形態２とは異なり、フリップチップ実装型の半導体発光素子に、本発明を適用する場合について、図６を用いて説明する。
図６において、６０１はｎ型半導体基板、６０２はｎ型半導体層、６０３は活性層、６０４はｐ型半導体層である。
６１０はｐ型電極、６１１はｎ型電極である。
６２０は低抵抗媒質、６２１は高抵抗媒質、６３０は該低抵抗媒質６２０と該高抵抗媒質６２１から構成される電流経路制御層である。
【００３０】
以下、その工程を説明する。
先ず、例えばｎ型ＧａＮからなるｎ型半導体基板６０１上に、実施形態１の場合と同様に、例えば窒化物半導体からなる半導体発光機能部を形成する。
次に、該ｎ型半導体基板６０１の裏面（半導体結晶成長した面の反対の面）の一部の領域に、例えば二酸化ケイ素からなる高抵抗媒質６２１を形成する。
ここで、該高抵抗媒質６２１の大きさ、形状、形成する位置は、実施形態１の場合と同様に、電流経路制御層６３０において、活性層６０３の所望の領域に電流を注入する迂回路を形成するように、決定される。
なお、該ｎ型半導体基板６０１は、実施形態１の場合と同様に、該高抵抗媒質６２１を形成する前に、薄膜化することが好ましい。
しかしながら、これに特に限定されるものではなく、該ｎ型半導体基板６０１は薄膜化されなくても良い。
ここで、該ｎ型半導体基板６０１は、ｎ型半導体層６０２の一部として機能する。
【００３１】
続いて、該高抵抗媒質６２１の表面と、該高抵抗媒質６２１が形成されていない該ｎ型半導体基板６０１の裏面とに、低抵抗媒質６２０を連続して形成する。ここで、該低抵抗媒質６２０は、ｎ型半導体層６０２、該ｎ型半導体基板６０１、および該高抵抗媒質６２１よりも抵抗値の低い、例えばＩＴＯからなる。
これにより、低抵抗媒質６２０からなる低抵抗部と、低抵抗媒質６２０よりも高抵抗である高抵抗媒質６２１からなる高抵抗部と、を備えた電流経路制御層６３０を形成することができる。
次に、該ｎ型半導体基板６０１を挟んで該電流経路制御層６３０が備えられた前記半導体発光機能部を、フリップチップ実装することで、半導体発光素子６００が完成する。
なお、本実施形態におけるｎ型半導体基板６０１はｎ型ＧａＮに限定されるものではなく、例えば、ｎ型Ｓｉやｎ型ＳｉＣであってもよい。
【００３２】
本実施形態においては、フリップチップ実装型であるため、活性層６０３からの発光を、電流回路制御層６３０を透して、外部に取りだす。
したがって、該活性層６０３からの発光をより多く外部に取りだすためには、高抵抗媒質６２１は、該活性層６０３からの発光に対して透明であることが好ましい。
しかし、これに特に限定されるものではなく、該低抵抗媒質６２０よりも高抵抗であればよい。
同様に、該活性層６０３からの発光をより多く外部に取りだすためには、該低抵抗媒質６２０は、該活性層６０３からの発光に対して透明であることが好ましい。
したがって、本実施形態における該低抵抗媒質６２０は、透明媒質であるＩＴＯやＺｎＯなどからなることが好ましいが、これに特に限定されるものではなく、ｎ型半導体層６０２およびｎ型半導体基板６０１よりも抵抗値の低い媒質であればよい。
【００３３】
本実施形態における低抵抗媒質６２０は、高抵抗媒質６２１の表面およびｎ型半導体基板６０１の裏面の全体に形成されている。
しかしながら、これに特に限定されるものではなく、少なくともｎ型電極６１１から注入された電流が、該低抵抗媒質６２０を経由して、活性層６０３に注入できる範囲であればよい。
なお、半導体発光素子６００の内部における抵抗成分を、より減少させるには、該ｎ型半導体基板６０１の裏面におけるｎ型電極６１１に重なる領域に、該低抵抗媒質６２０が形成されていることが好ましい。
【００３４】
本実施形態においては、ｎ型半導体基板６０１上に電流経路制御層６３０を形成しているが、これに特に限定されるものではなく、ｎ型半導体層６０２上に該電流経路制御層６３０を形成してもよい。
この場合は、該電流経路制御層６３０を形成する前に、該ｎ型半導体基板６０１を例えば研削などによって除して、該ｎ型半導体層６０２を露出させ、その露出した面上に該電流経路制御層６３０を形成する。
また、ｎ型半導体基板６０１に代えて、例えば、絶縁体であるサファイア基板を用いてもよい。
この場合は、該サファイア基板上に、実施形態１の場合と同様に、例えば窒化物半導体からなる半導体発光機能部を形成する。
次に、例えば、レーザリフトオフによって該サファイア基板を剥離し、剥離によって表出したｎ型半導体層６０２の面上に電流経路制御層６３０を形成する。
【実施例】
【００３５】
つぎに、本発明の実施例について説明する。
本実施例においては、本発明を適用して構成した二次元フォトニック結晶を備えた面発光レーザについて、図７を用いて説明する。
本実施例の面発光レーザ７００は、二次元フォトニック結晶７０５を含むｐ型ガイド層７０６と、活性層７０４と、ｎ型クラッド層７０２と、ｎ型コンタクト層７０１と、電極７１０および７１１とを備えている。
二次元フォトニック結晶を含むｐ型ガイド層７０６およびｎ型コンタクト層７０１は、それぞれたとえばｐ型およびｎ型ＧａＮの半導体層からなる。
ｐ型クラッド層７０７およびｎ型クラッド層７０２は、それぞれｐ型およびｎ型ＡｌＧａＮの半導体層であり、それぞれ該ｐ型ガイド層７０６およびガイド層７０３よりも屈折率が低い。
二次元フォトニック結晶を含むｐ型ガイド層７０６、ガイド層７０３、ｐ型クラッド層７０７、およびｎ型クラッド層７０２は、活性層７０４に注入されるべきキャリアが伝導する伝導層として機能する。
【００３６】
また、該ｐ型ガイド層７０６および該ガイド層７０３により該活性層７０４を挟み、該ｐ型クラッド層７０７および該ｎ型クラッド層７０２により該ｐ型ガイド層７０６、該活性層７０４および該ガイド層７０３を挟んで、ＳＣＨ構造（ｓｅｐａｒａｔｅｄ  ｃｏｎｆｉｎｅｍｅｎｔ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ：分離閉じ込めヘテロ構造）を形成している。
このため、発光に寄与するキャリアは該活性層７０４に、該活性層７０４から発光した光は該活性層７０４、該ｐ型ガイド層７０６および該ガイド層７０３に、それぞれ閉じ込めるようになっている。
活性層７０４は、窒化物半導体材料を用いた多重量子井戸構造からなっており、該量子井戸構造の井戸層および障壁層は、それぞれＩｎＧａＮおよびＧａＮからなる。
該井戸層のバンドギャップは、該障壁層、二次元フォトニック結晶を含むｐ型ガイド層７０６およびガイド層７０３のバンドギャップより小さい。
該活性層７０４は、キャリアの注入により発光する。なお、本実施例における活性層７０４は、上記の多重量子井戸構造であるが、単一量子井戸構造であってもよい。
【００３７】
ｎ型コンタクト層７０１上およびｐ型コンタクト層７０８上には、それぞれＡｕからなるｎ型電極７１１およびｐ型電極７１０が形成されている。
なお、本実施例における電極材料は、Ａｕに特に限定されるものではなく、他の材料であってもよい。
電極７１１、７１０間に電圧を印加することにより活性層７０４が発光し、該活性層７０４からしみ出した光が、二次元フォトニック結晶７０５に入射する。
二次元フォトニック結晶７０５が有する所定の周期に一致する光は、該二次元フォトニック結晶７０５により回折を繰り返し、定在波が発生し、位相条件が規定される。
二次元フォトニック結晶７０５によって位相が規定された光は、回折により該活性層７０４内の光にフィードバックされ、定在波を発生させる。
この定在波は、該二次元フォトニック結晶７０５において規定される光の波長および位相条件を満足している。
これにより、光は該二次元フォトニック結晶７０５で共振して増幅され、コヒーレントな光が、該二次元フォトニック結晶７０５の面の垂直方向に面発光される。
【００３８】
次に、本実施例における面発光レーザ７００の製造方法について、説明する。先ず、ｎ型ＧａＮ基板からなるｎ型コンタクト層７０１の上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層７０２と、ｎ型ＧａＮからなるガイド層７０３と、活性層７０４と、をこの順番で積層する。
なお、該ガイド層７０３を形成する材料は、ｎ型ＧａＮに特に限定されるものではなく、ノンドープＧａＮであってもよい。
続いて、二次元フォトニック結晶７０５を形成する薄膜半導体層を結晶成長させる。
すなわち、例えばｐ型ＧａＮからなる薄膜半導体層を、二次元フォトニック結晶７０５の高さに相当する膜厚で積層する。
その後、電子ビーム露光によって、該薄膜半導体層上に、面内方向に二次元的かつ周期的に配列し、該面内方向に共振モードを有する二次元フォトニック結晶の形状のレジストを形成する。
【００３９】
続いて、前記レジストをマスクとして該薄膜半導体層をドライエッチングする。その後、該レジストを除去することで、二次元フォトニック結晶７０５が形成される。
なお、本実施例においては、レジストをマスクとしてドライエッチングを行い、前記二次元フォトニック結晶７０５を形成したが、前記マスクとして、例えば二酸化ケイ素を用いても良い。
すなわち、二酸化ケイ素を成膜した後、該二酸化ケイ素膜上に、面内方向に二次元的かつ周期的に配列し、該面内方向に共振モードを有する二次元フォトニック結晶の形状のレジストを形成する。
次に、前記レジストをマスクとして該二酸化ケイ素膜をドライエッチングする。これにより、該二次元フォトニック結晶の形状の二酸化ケイ素膜が形成される。続いて、該二酸化ケイ素膜をマスクとして、前記薄膜半導体層をドライエッチングすることで、二次元フォトニック結晶７０５を形成しても良い。
【００４０】
次に、横方向成長を促進するような所定の成長条件、例えば、成長圧力を３００Ｔｏｒｒ、成長温度を１１５０℃、にそれぞれ設定する。
そして、空孔からなる二次元フォトニック結晶７０５を覆うように、ｐ型ＧａＮからなる薄膜半導体層を積層することで、二次元フォトニック結晶７０５を含むｐ型ガイド層７０６を形成する。
ここで、二次元フォトニック結晶７０５は、半導体層と、該半導体層との屈折率の差を大きく出来る、空孔（気体、たとえば空気を埋め込んだ状態）からなることがより好ましい。
より厳密には、該空孔に、結晶成長における雰囲気に含まれる気体が存在する状態であることがより好ましい。
しかしながら、該空孔は、該二次元フォトニック結晶７０５を構成する半導体よりも低屈折率の媒質、例えば、二酸化ケイ素や窒化ケイ素で埋め込まれていても良い。
この場合は、例えば、二酸化ケイ素からなるフォトニック結晶周期構造体を形成後、該フォトニック結晶周期構造体を埋め込むように、ｐ型ＧａＮからなる薄膜半導体層を積層することで、二次元フォトニック結晶７０５を形成する。
なお、本実施例における、ｐ型ガイド層７０６内における二次元フォトニック結晶７０５の位置は、任意に設定することが可能である。
その場合には、該二次元フォトニック結晶７０５の位置を上方向に動かすのに必要な膜厚を加えて、薄膜半導体層を積層する。
その後、該二次元フォトニック結晶７０５を形成することで、任意に設定した位置にすることが可能となる。
【００４１】
なお、本実施例においては、ｐ型ＧａＮからなる薄膜半導体層を積層することで、二次元フォトニック結晶７０５を構成する空孔の上部を塞ぎ、該二次元フォトニック結晶７０５を含むｐ型ガイド層７０６を形成する場合について示した。しかしながら、これに特に限定されるものではなく、例えば、マストランスポート現象を利用して、二次元フォトニック結晶７０５を含むｐ型ガイド層７０６を形成しても良い。
すなわち、空孔からなる二次元フォトニック結晶７０５に対して、Ｖ族である窒素元素の雰囲気下、例えば、Ｎ２、またはＮＨ３を含む雰囲気下で熱処理を行うことでマストランスポート現象を生じさせ、該二次元フォトニック結晶を構成する空孔の上部を塞ぐ。
続いて、ｐ型ＧａＮからなる薄膜半導体層を積層することで、二次元フォトニック結晶７０５を含むｐ型ガイド層７０６が形成される。
【００４２】
次に、ｐ型ＡｌＧａＮからなるｐ型クラッド層７０７と、ｐ型ＧａＮからなるｐ型コンタクト層７０８と、をこの順番で積層する。
次に、ｐ型コンタクト層７０８上に、ｎ型電極７１１を形成する領域を除いて、レジストを形成し、該レジストをマスクとして、ｎ型コンタクト層７０１が露出するまでドライエッチングする。
続いて、前記レジストを除去し、前記ドライエッチングにより一部が露出したｎ型コンタクト層７０１の表面領域およびドライエッチングされずに残されたｐ型コンタクト層７０８の表面領域に、ｎ型電極７１１およびｐ型電極７１０をそれぞれ形成し、半導体発光機能部が完成する。
次に、ｎ型ＧａＮ基板からなるｎ型コンタクト層７０１の裏面を研削および研磨し、薄膜化する。
続いて、ｎ型コンタクト層７０１の裏面に、高抵抗媒質７２１のパターンを施したレジストを形成する。
次に、例えば電子ビーム蒸着装置やスパッタリング装置などを用いて、二酸化ケイ素を１００ｎｍの厚みで成膜する。続いて、リフトオフを行うことにより、高抵抗媒質７２１が形成される。
なお、本実施例における高屈折率媒質７２１の形成方法は、上記形成方法に特に限定されるものではなく、例えばドライエッチング法などであってもよい。
この場合は、先ず、前記ｎ型コンタクト層７０１の裏面に、二酸化ケイ素を成膜する。
次に、前記二酸化ケイ素の膜上に、レジストマスクを形成し、所定のパターンを施した後、ドライエッチングを行うことで、高屈折率媒質７２１の層が完成する。
また、本実施例においては、高屈折率媒質７２１として二酸化ケイ素を用いたが、これに特に限定されるものではなく、該低抵抗媒質６２０よりも高抵抗であれば他の材料であってもよい。
但し、本実施例では、活性層７０４からの発光を、電流回路制御層７３０を透して、外部に取りだすため、該活性層７０４からの発光をより多く外部に取りだすには、該高抵抗媒質７２１は、該活性層７０４からの発光に対して透明である材料であることが好ましい。
本実施例における高屈折率媒質７２１の膜厚は、１００ｎｍに特に限定されるものではなく、電流の流れを抑制できる範囲の膜厚であればよい。
【００４３】
続いて、該高抵抗媒質７２１の表面と、該高抵抗媒質７２１が形成されていない該ｎ型コンタクト層７０１の裏面とに、例えばＩＴＯからなる低抵抗媒質７２０を形成する。
これにより、低抵抗媒質７２０からなる低抵抗部と、低抵抗媒質７２０よりも高抵抗である高抵抗媒質７２１からなる高抵抗部と、を備えた電流経路制御層７３０が形成される。
ここで、本実施例において、活性７０４からの発光をより多く外部に取りだすためには、該低抵抗媒質７２０は、該活性層７０４からの発光に対して透明であることが好ましい。
したがって、該低抵抗媒質７２０は、透明媒質であるＩＴＯやＺｎＯなどからなることが好ましい。
しかし、これに特に限定されるものではなく、ガイド層７０３、ｎ型クラッド層７０２、ｎ型コンタクト層７０１、および高抵抗媒質７２１よりも抵抗値の低い媒質であればよい。
なお、本実施例においては、低抵抗媒質７２０を、高抵抗媒質７２１の表面およびｎ型コンタクト層７０１の裏面の全体に形成した。
しかしながら、これに特に限定されるものではなく、少なくともｎ型電極７１１から注入された電流が、該低抵抗媒質７２０を経由して、活性層７０４に注入できる範囲であればよい。
なお、半導体発光素子７００の内部における抵抗成分を、より減少させるには、ｎ型コンタクト層７０１の裏面におけるｎ型電極７１１に重なる領域に、低抵抗媒質７２０が形成されていることが好ましい。
【００４４】
続いて、例えば、Ａｕメッキが施されたＣｕからなる、ヒートシンク７４０に前記半導体発光機能部を、フリップチップ実装することで、面発光レーザ７００が完成する。
なお、本実施例では、ｎ型コンタクト層７０１として、ｎ型ＧａＮ基板を用いたが、これに特に限定されるものではなく、ｎ型Ｓｉ基板やｎ型ＳｉＣ基板を用いてもよい。
また、サファイア基板上に、ＭＯＣＶＤ法により、歪緩衝層を介してｎ型ＧａＮを形成することで、該ｎ型ＧａＮをｎ型コンタクト層７０１としてもよい。
この場合は、前記サファイア基板上に前記半導体発光機能部を形成後、レーザリフトオフ法により、前記歪緩衝層を熱分解して該サファイア基板を剥離し、該剥離によって表出した前記ｎ型コンタクト層７０１の裏面に、電流回路制御層７３０を形成する。
【００４５】
また、本実施例では、ｎ型クラッド層とｐ型クラッド層を形成することで、活性層と二次元フォトニック結晶層への光閉じ込めを向上させている。
したがって、光閉じ込めを向上させるには、該ｎ型クラッド層と該ｐ型クラッド層を形成するのが好ましいが、これらの層の形成に特に限定されるものではなく、形成しなくてもよい。
特に、ｐ型クラッド層を形成しない場合、ｐ型ＧａＮと比較して高抵抗であるｐ型ＡｌＧａＮからなるｐ型クラッド層による内部抵抗の増加を抑制することができる。
このため、ｐ型クラッド層を形成させる場合と比較して、面発光レーザの駆動電圧の低下が可能である。
【００４６】
また、本実施例では、ｎ型層と、活性層と、ｐ型層と、をこの順番に形成しているが、この順番に特に限定されるものではなく、ｐ型層と、活性層と、ｎ型層と、をこの順番で形成してもよい。
この場合は、二次元フォトニック結晶を含むガイド層がｎ型ＧａＮからなる半導体層で形成されることになる。
ここで、ｎ型ＧａＮは、ｐ型ＧａＮと比較して、低抵抗である。
これより、二次元フォトニック結晶を構成する空孔により電流の流れる領域が制限された、該二次元フォトニック結晶を含むガイド層においては、該ガイド層をｎ型ＧａＮで形成することにより、該ガイド層の抵抗を減少させることが可能となる。
また、この場合、ｎ型ＧａＮと比較して高抵抗であるｐ型ＧａＮからなるコンタクト層の上に電流経路制御層を形成するため、該ｐ型ＧａＮからなるコンタクト層における電流経路が短縮され、面発光レーザの内部抵抗をより減少することができる。
【符号の説明】
【００４７】
１００：半導体発光素子
１０１：ｎ型半導体基板
１０２：ｎ型半導体層
１０３：活性層
１０４：ｐ型半導体層
１１０：ｐ型電極
１１１：ｎ型電極
１２０：低抵抗媒質
１２１：高抵抗媒質
１３０：電流経路制御層
１４０：第１の主面
１４１：第２の主面
【図１】
0005959839.tif 000007
【図２】
0005959839.tif 000008
【図３】
0005959839.tif 000009
【図４】
0005959839.tif 000010
【図５】
0005959839.tif 000011
【図６】
0005959839.tif 000012
【図７】
0005959839.tif 000013