(57)【特許請求の範囲】
【請求項１】
マクロセルを形成するセルに含まれ一方向に延びるコンピュータにより生成された電源パターンと、前記セルに含まれ前記一方向に延びる前記コンピュータにより生成されたグランドパターンと、前記電源パターンと前記グランドパターンの間に配置され前記セルに含まれる前記コンピュータにより生成された導電パターンとを有し、各パターン間隔が基準値より広いパターン群または前記パターン群と単一パターンに２分割可能と前記コンピュータに判断された導体層パターンに対応する導体層データを複数有し、
前記導体層パターン内に、前記導電パターンの少なくとも一部と前記電源パターンと前記グランドパターンとが前記基準値より狭いギャップを介して一列に並んだパターン列が存在し、
前記ギャップの数は偶数および奇数のいずれか一方に定まっている
前記コンピュータによりデータ抽出可能なセルライブラリ。
【請求項２】
マクロセルを形成するセルの電源パターンと前記セルのグランドパターンと前記セルの導電パターンとを有するセル導体層パターンに対応するセル導体層データを請求項１に記載のセルライブラリから読み出し、読み出した前記セル導体層データと前記マクロセルの設計データとに基づいて、前記マクロセルの電源パターンと前記マクロセルのグランドパターンと前記マクロセルの導電パターンとを有するマクロ導体層パターンに対応するマクロ導体層データを、前記マクロ導体層パターンにおいて隣接する前記セルの電源パターン同士と隣接する前記セルのグランドパターン同士とが接続するように、生成する工程と、
各パターンの間隔が請求項１に記載の基準値より広いパターン群に前記マクロ導体層パターンが２分割されるように、前記マクロ導体層データを分割する工程とを有する
パターンデータの生成方法。
【請求項３】
マクロセルを形成するセルに含まれ一方向に延びるコンピュータにより生成された電源パターンと、前記セルに含まれ前記一方向に延びる前記コンピュータにより生成されたグランドパターンと、前記電源パターンと前記グランドパターンの間に配置され前記セルに含まれる前記コンピュータにより生成された導電パターンとを有し、各パターン間隔が基準値より広いパターン群または前記パターン群と単一パターンに２分割可能と前記コンピュータに判断された導体層パターンに対応する導体層データを複数有し、前記導体層パターン内に、前記導電パターンの少なくとも一部と前記電源パターンと前記グランドパターンとが前記基準値より狭いギャップを介して一列に並んだパターン列が存在する、前記コンピュータによりデータ抽出可能な第１セルライブラリから、前記電源パターンと前記グランドパターンと前記導電パターンとを有する第１セル導体層パターンに対応する第１セル導体層データを読み出す工程と、
前記導体層パターンに対応するデータを複数有し当該データに対応する前記導体層パターン内に前記パターン列が存在しない第２セルライブラリから、前記電源パターンと前記グランドパターンと前記導電パターンとを有する第２セル導体層パターンに対応する第２セル導体層データを読み出す工程と、
前記第１セルライブラリから読み出した前記第１セル導体層データおよび前記第２セルライブラリから読み出した前記第２セル導体層データの両方と前記マクロセルの設計データとに基づいて、前記マクロセルの電源パターンと前記マクロセルのグランドパターンと前記マクロセルの導電パターンとを有するマクロ導体層パターンに対応するマクロ導体層データを、前記マクロ導体層パターンにおいて隣接する前記セルの電源パターン同士と隣接する前記セルのグランドパターン同士とが接続するように、生成する工程と、
各パターン間隔が前記基準値より広いパターン群に前記マクロ導体層パターンが２分割されるように、前記マクロ導体層データを分割する工程とを有する
パターンデータの生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セルライブラリおよびパターンデータ生成方法に関する。
【背景技術】
【０００２】
フォトリソグラフィー技術により形成されるレジストパターン（ポジ型レジストの場合は、レジスト開口部のパターン）は、パターン間隔が光の波長に近づくと、近接効果によりぼやける。このためフォトリソグラフィー技術には世代ごとに、レジスト膜に形成可能なパターン間隔の最小値（以下、最小パターン間隔と呼ぶ）が存在する。
【０００３】
最小パターン間隔は、フォトマスクを介してレジスト膜に照射される光の波長を短くすることでの短縮化されてきた。しかし照射光の短波長化は、限界に近づいている。そこで、レジスト膜の露光を２回に分けて行う二重露光法（ダブルパターンニング）が注目されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１３９７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで特定用途向け集積回路（Application Specific Integrated Circuit）のパターンは、セルライブラリに記録されたマクロセルやセルのパターンを組み合わせることで形成される。セルは、インバータ、ＡＮＤゲート、ＮＡＮＤゲート、フリップフロップなどの論理単位（論理ゲート）である。マクロセルは、加算器や制御回路などのまとまった機能を持つ大規模な回路である。
【０００６】
２重露光法では、集積回路パターンをパターン間隔が広いパターンに２分割し、２分割されたパターン（以下、ＤＰパターンと呼ぶ）をレジスト膜に転写する。しかし、マクロセルのような大規模な回路のパターンを、ＤＰパターンに２分割することは容易ではない。
【課題を解決するための手段】
【０００７】
上記の問題を解決するために、本装置の一観点によれば、マクロセルを形成するセルに含まれ一方向に延びる電源パターンと前記セルに含まれ前記一方向に延びるグランドパターンと前記電源パターンと前記グランドパターンの間に配置され前記セルに含まれる導電パターンとを有し各パターン間隔が基準値より広いパターン群または前記パターン群と単一パターンに２分割可能な導体層パターンに対応する導体層データを複数有し、前記導体層パターン内に前記導電パターンの少なくても一部と前記電源パターンと前記グランドパターンとが前記基準値より狭いギャップを介して一列に並んだパターン列が存在するコンピュータによりデータ抽出可能なセルライブラリが提供される。
【発明の効果】
【０００８】
本装置によれば、マクロセルのパターン分割が容易になる。
【図面の簡単な説明】
【０００９】
【図１】パターンデータ生成装置の構成図である。
【図２】偶数セルライブラリのデータ構造の一例である。
【図３】２重露光法を説明する図である。
【図４】ＤＰルールを説明する図である。
【図５】ＤＰルールを説明する図である。
【図６】パターン分割の一例を示す図である。
【図７】パターン分割の別の例を説明する図である。
【図８】図７のレイアウトパターンの分割方法を示す図である。
【図９】ＤＰルールを満たさないレイアウトパターンの一例である。
【図１０】２分割できないマイクロパターンの一例である。
【図１１】偶数セルライブラリに記録される導体層データの一例を説明する図である。
【図１２】適応的セルライブラリに記録される導体層データの一例を説明する図である。
【図１３】実施の形態のパターンデータ生成方法を示すフローチャートである。
【図１４】偶数セルライブラリから読み出されるデータの一例を示す図である。
【図１５】実施の形態により生成されるマクロ導体層パターンの一例である。
【図１６】ステップＳ６により生成されるマクロ導体層データの一例である。
【図１７】実施の形態により生成される別のマクロ導体層パターンである。
【図１８】偶数セルの導体層パターンの具体例の一つである。
【図１９】奇数セルの導体層パターンと適応的セルの導体層パターンの組み合わせにより生成されるマクロ導体層パターンを示す図である。
【図２０】セルライブラリに記録されるセル導体層データの生成方法を示すフローチャートである。
【図２１】セル導体層データの生成方法を示すフローチャートである。
【図２２】セル導体層データの生成方法を示すフローチャートである。
【図２３】偶数セルの導体層パターンを奇数セルの導体層パターンに変換する方法を説明する図である。
【発明を実施するための形態】
【００１０】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１１】
（１）セルライブラリ
図１は、パターンデータ生成装置２の構成図である。パターンデータ生成装置２は、実施の形態のセルライブラリ４,６を有している。
【００１２】
パターンデータ生成装置２は、マクロセルの導体層（例えば、メタル層）のパターンデータを生成する。尚、導体層のパターンは、導体層パターンと呼ばれる。導体層パターンのデータは、導体層データと呼ばれる。
【００１３】
図１に示すように、パターンデータ生成装置２は、偶数セルライブラリ４と、適応的セルライブラリ６と、コンピュータ８とを有している。尚、パターンデータ生成装置２は、偶数セルライブラリ４の代わりに、後述する奇数セルライブラリを有してもよい。偶数セルライブラリ４、適応的セルライブラリ６、および奇数セルライブラリは、コンピュータによりデータ抽出可能なライブラリである。
【００１４】
コンピュータ８は、例えばＣＰＵ（Central Processing Unit）１０と、ＲＯＭ（Read Only Memory）１２、ＲＡＭ（Random Access Memory）１４と、ハードディスクを有するＨＤＤ（Hard Disk Drive）１６とを有している。さらにコンピュータ８は、バス２２と、表示装置２４と、入力装置２６とを有している。
【００１５】
ＣＰＵ１０は、ＨＤＤ（記録媒体）１６を制御するとともに、ＨＤＤ１６に記録されたプログラムをＲＡＭ１４にロードし、ロードされたプログラムを実行する。
【００１６】
ＲＯＭ１２には、ＣＰＵ８が実行する基本的なプログラム等が記録されている。ＲＡＭ１４には、プログラム以外にも、ＣＰＵ８がプログラムを実行する際の途中データが一時的に記録される。
【００１７】
ハードディスク１６には、実施の形態のパターンデータ生成方法をコンピュータ８に実行させるパターンデータ生成プログラム２８が記録されている。
【００１８】
パターンデータ生成プログラム２８は、コンピュータ８を、マクロセルの導体層データを生成するパターン生成装置（または、マクロパターン生成部）として機能させるプログラムである。パターンデータ生成プログラム２８は、さらに生成されたマクロセルの導体層パターンを２分割するパターン分割部として、コンピュータ８を機能させてもよい。さらにパターンデータ生成プログラム２８は、コンピュータ８を、偶数セルライブラリ（または奇数ライブラリ）のデータを生成する装置として機能させるプログラムであってもよい。
【００１９】
ハードディスク１６には、さらにパターンデータ生成プログラム２８により利用されるプログラム（配置配線プログラム３０、ＤＲＣ（Design Rule Check）プログラム３２、ＬＶＳ（Layout Versus Schematic）プログラム３４等）が記録されている。
【００２０】
コンピュータ８は、パターンデータ生成プログラム２８がＲＡＭ１４にロードされＣＰＵ１０がこのプログラムを実行することで、パターンデータ生成装置２の一部になる。
【００２１】
偶数セルライブラリ４と適応的セルライブラリ６は、例えばハードディスを有するＨＤＤである。偶数セルライブラリ４と適応的セルライブラリ６にはそれぞれ、複数の導体層データ３６ａ，３６ｂが記録されている。
【００２２】
導体層データ３６ａ，３６ｂは、マクロセルを形成（構成）するセル（論理ゲート等）の導体層パターンに対応するデータである。この導体層パターンは、各パターン間隔が基準値より広いパターン群（または、当該パターン群と単一パターン）に２分割可能なパターンである。
【００２３】
基準値は、例えば所定のリソグラフィー技術（例えば、ＡｒＦ液浸リソグラフィ）による１回の露光でレジスト膜に形成可能なパターン間隔（ポジ型レジスト膜では開口部の間隔）の最小値である。基準値は、マクロセルのパターン形成に使用される露光装置等の性能に応じて調整されてもよい。基準値は、例えば０．０１μｍ〜０．１μｍ内のサイズ（例えば、３０ｎｍ程度）である。
【００２４】
マクロセルを形成する各種セルの導体層データは略全て、偶数セルライブラリ４または適応的セルライブラリ６のいずれか一方に記録されている。
【００２５】
図２は、偶数セルライブラリ４のデータ構造の一例である。
【００２６】
図２に示すように、偶数セルライブラリ４は、導体層データ３６ａとともに導体層データ３６ａに関連付けられたパターン識別子３８を有している。同様に、適応的セルライブラリ６は、導体層データ３６ｂに関連付けられたパターン識別子を有している。
【００２７】
導体層データ３６ａ,３６ｂは、例えば導体層パターンに含まれる各パターンの頂点座標の集合である。図２には、頂点座標の代わりに実際のパターン（図形）が示されている。
【００２８】
―２重露光法―
図３は、２重露光法を説明する図である。
【００２９】
今、図３（ａ）に示すように、１回の露光でレジスト膜に形成可能な最小パターン間隔（最小パターン間隔）４０より各パターン４２の間隔４４が狭いレイアウトパターン（一面に形成された複数のパターン）４６を考える。
【００３０】
レイアウトパターン４６に対応するフォトマスクを形成し、このフォトマスクを介してレジスト膜を露光すると、パターン像が光の干渉によりぼやける。その結果、レジストパターン同士が結合してしまう。そこで２重露光法では、レジスト膜の露光を２回に分けて行う。
【００３１】
まずレイアウトパターン４６を、図３（ｂ）及び（ｃ）に示すように、パターン間隔４４ａが最小パターン間隔４０より広い第１のパターン群４６ａとパターン間隔４４ｂが最小パターン間隔４０より広い第２のパターン群４６ｂに２分割する。
【００３２】
次に、第１のパターン群４６ａに対応するフォトマスクを介して、レジスト膜を露光する。するとパターン間隔４４ａの拡大により干渉効果が抑制され、第１のレイアウトパターン４６ａに対応する鮮明なレジストパターンが形成される。
【００３３】
さらに、上記レジスト膜を第２のレイアウトパターン４６ｂに対応するフォトマスクを介して露光する。すると第２のレイアウトパターン４６ｂに対応する鮮明なパターンがレジスト膜に形成される。その結果、レイアウトパターン４６に対応する鮮明なレジストパターンが形成される。
【００３４】
しかし全てのレイアウトパターンが、図３のように２分割できる訳ではない。レイアウトパターンが２分割できるか否かは、ダブルパターニング・ルール（以下、ＤＰルールと呼ぶ）により確認できる。
【００３５】
尚、レイアウトパターンを各パターン間隔が基準値（例えば、最小パターン間隔）より広いパターン群（または、当該パターン群と単一パターン）に２分割することを、２分割と呼ぶこととする。但し、個々のパターンは分割されないものとする。
【００３６】
図４及び５は、ＤＰルールを説明する図である。
【００３７】
ＤＰルールは、２つの要件を有している。第１の要件は、図４に示すような基準値５８より狭いスペース４７（以下、ＤＰスペースと呼ぶ）を形成するパターン５２が、分割対象のレイアウトパターンに含まれていないことである。
【００３８】
第２の要件は、図５に示すように、基準値より狭いギャップ（以下、ＤＰエリアと呼ぶ）５０を介して、複数のパターン５２が環状に接続されたループ（以下、ＤＰループと呼ぶ）５４が存在するレイアウトパターン５６に適用される。第２の要件は、ＤＰループ５４に含まれるＤＰエリア５０の数が偶数であることである。
【００３９】
レイアウトパターンは、これら第１及び第２の要件が満たされる場合に、２分割可能である。
【００４０】
図５のレイアウトパターン５６は矩形パターンの集合体なので、第１のルールを満たしている。さらに、レイアウトパターン５６内のＤＰループ５４は、ＤＰエリア５０を６つ有している。したがってレイアウトパターン５６は、第２の要件も満たしている。故に、レイアウトパターン５６は２分割可能である。
【００４１】
図６は、パターン分割の一例を示す図である。図５のレイアウトパターン５６は、図６（ａ）及び（ｂ）に示すように、第１のパターン群５６ａと第２のパターン群５６ｂに２分割される。第１のパターン群５６ａ内にはパターン間隔４４ｃが２つ存在するが、各パターン間隔４４ｃは基準値５８より広い。第２のパターン群５６ｂについても、同様である。
【００４２】
尚、図６（ａ）中の破線６２ａは、分割前のレイアウトパターン５６に含まれ第１のパターン群５６ａには含まれないパターンを示している。図６（ａ）中の別の破線６２ｂは、レイアウトパターン５６の輪郭を示している（他の図面においても、同様）。
【００４３】
図７は、パターン分割の別の例を説明する図である。
【００４４】
図７のレイアウトパターン６０は、矩形パターンの集合体である。したがってレイアウトパターン６０は、第１の要件を満たしている。
【００４５】
図７に示すように、レイアウトパターン６０内には、ＤＰループが存在しない。したがって、レイアウトパターン６０は第２の要件も満たしている。故に、レイアウトパターン６０は２分割可能である。
【００４６】
図８は、図７のレイアウトパターン６０の分割方法を示す図である。図８に示しように、レイアウトパターン６０は、パターン間隔４４ｄが基準値５８より広いパターン６０ａと単一パターン６０ｂに２分割される。
【００４７】
図９は、ＤＰルールを満たさないレイアウトパターン６４の一例である。レイアウトパターン６４はＤＰループ５４ａを有している。このＤＰループ５４ａのＤＰエリア数は５つである。したがって、レイアウトパターン６４は第２の要件を満たしていない。このため、レイアウトパターン６４は２分割できない。
【００４８】
―マクロセルのパターン分割―
ところで集積回路（特に、特定用途向け集積回路）は、スタンダードセル方式により形成される。スタンダードセル方式では集積回路は、マクロセルやセルを組み合わせて形成される。
【００４９】
マクロセルは、加算器や制御回路などの大規模回路である。このため、マクロセルも、セルを組み合わせることで形成される。
【００５０】
このようにマクロセルはセルの組み合わせて形成されるので、２分割可能なセルパターン（セルのパターン）を組み合わせれば、２分割可能なマクロパターン（マクロセルのパターン）が形成されると考えられる。
【００５１】
しかし導体層パターンに関しては、２分割可能なセルパターンを組み合わせても、２分割可能なパターンが形成されるとは限らない。
【００５２】
図１０は、２分割できないマイクロパターン６６の一例である。
【００５３】
図１０の左側のセルパターン５６は、図５を参照して説明した２分割可能なセルパターンである。図１０の右側のセルパターン６０は、図７を参照して説明した２分割可能なセルパターンである。
【００５４】
左側のセルパターン５６に存在するＤＰループ５４は、ＤＰエリア５０を６つ有している。一方、右側のセルパターン６０は、ＤＰループを有していない。したがって左側のセルパターン５６および右側のセルパターン６０は、それぞれＤＰルールを満たしている。
【００５５】
しかしこれらのセルパターン５６,６０を組み合わされると、図１０に示すように、ＤＰエリア５０を５つ有するＤＰループ５４ｂが形成される。このため、マクロパターン６６は２分割できない。
【００５６】
ところで、セルパターン５６,６０は、図５及び７に示すように一方向に延びる電源パターン６８と、一方向に延びるグランドパターン７０と、電源パターン６８とグランドパターン７０の間に配置され導電パターン７２とを有している。なお電源パターンは、電源線のパターンである。グランドパターンは、グランドのパターンである。
【００５７】
セルパターン５６,６０内を見ると、導電パターン７２の少なくても一部と電源パターン６８とグランドパターン７０とがＤＰエリア５０を介して一列に並んだパターン列（以下、ＤＰパターン列と呼ぶ）７４ａ,７４ｂが存在している。
【００５８】
図１０に示す例では、ＤＰエリア５０の数が３つのＤＰパターン列７４ａ（図５参照）とＤＰエリア５０の数が２つのＤＰパターン列７４ｂ（図７参照）が結合して、ＤＰエリア５０の数が５つのＤＰループ５４ｂが形成される。したがってマイクロパターン６６は、ＤＰルールの第２の要件を満たさない。故に、マイクロパターン６６は２分割できない。
【００５９】
このようにＤＰエリア数が偶数のＤＰパターン列が存在するセルパターンとＤＰエリア数が奇数のＤＰパターン列が存在するセルパターンが組み合わされると、２分割できないマクロパターンが生成される。
【００６０】
そこでパターンデータ生成装置２は、ＤＰエリア数が偶数のＤＰパターン列を含むセル（以下、偶数セルと呼ぶ）のパターンデータだけを組み合わせて、マクロパターンのデータを生成する。或いはパターンデータ生成装置２は、偶数セルのパターンデータとＤＰパターン列が存在しないセル（以下、適応的セルと呼ぶ）のパターンデータの両方を組み合わせて、マクロパターンのデータを生成する。
【００６１】
尚、マクロセルの電源パターンまたはグランドパターンを分割すれば、上記のような問題は生じない。しかし、電源パターンまたはグランドパターンの分割は種々の問題を生じさせるので、好ましくない。
【００６２】
―偶数セルライブラリ―
偶数セルライブラリ４（図１参照）には、偶数セルの導体層データ３６ａが記録されている。適応的セルライブラリ６（図１参照）には、適応的セルの導体層データ３６ａが記録されている。これらの導体層データが組み合わされて、マクロパターンのデータが生成される。
【００６３】
図１１は、偶数セルライブラリ４に記録される導体層データ３６ａの一例を説明する図である。図１１には、導体層データ３６ａに対応する導体層パターン７６ａが示されている。
【００６４】
導体層パターン７６ａは、図１１に示すように、マクロセルを形成（構成）するセルに含まれ一方向に延びる電源パターン６８と、上記セルに含まれ上記一方向に延びるグランドパターン７０を有している。導体層パターン７６ａは、さらに電源パターン６８とグランドパターン７０の間に配置され上記セルに含まれる導電パターン（導電性のパターン）７２とを有している。
【００６５】
導体層パターン７６ａはＤＰルールの２要件を満たし、各パターン間隔が基準値より広い２つのパターン群（または、当該パターン群と単一パターン）に２分割可能なパターンである。
【００６６】
導体層パターン７６ａ内を見ると、導電パターン７２の少なくても一部と電源パターン６８とグランドパターン７０とが基準値より狭いギャップ（ＤＰエリア）５０を介して一列に並んだＤＰパターン列７４が存在する。このＤＰパターン列７４における、ＤＰエリア５０の数は偶数である。
【００６７】
偶数セルライブラリ４には複数の導体層データ３６ａが記録される。各導体層データ３６ａに対応する導体層パターン内のＤＰパターン列ごとのＤＰエリア５０の数は、偶数に統一されている。
【００６８】
なお図１１内の各パターンは、２分割後に含まれるパターン群ごとに別々の模様が付けられている。電源パターン６８とグランドパターン７０は同じパターン群に含まれるので、同じ模様が付けられている。一方、導電パターン７２は別のパターン群に含まれるので、別の模様が付けられている。
【００６９】
―適応的セルライブラリ―
図１２は、適応的セルライブラリ６に記録される導体層データ３６ｂの一例を説明する図である。図１１には、導体層データ３６ｂに対応する導体層パターン７６ｂが示されている。
【００７０】
導体層パターン７６ｂは、図１２に示すように、マクロセルを構成するセルに含まれ一方向に延びる電源パターン６８と、上記セルに含まれ上記一方向に延びるグランドパターン７０とを有している。導体層パターン７６ｂは、さらに電源パターン６８とグランドパターン７０の間に配置され上記セルに含まれる導電パターン７２を有している。
【００７１】
導体層パターン７６ｂはＤＰルールの２要件を満たし、各パターン間隔が基準値より広いパターン群（または、当該パターン群と単一パターン）に２分割可能な導体層パターンである。そして導体層パターン７６ｂ内を見ると、ＤＰパターン列は存在していない。
【００７２】
ところで、偶数セルの導体層パターンの２分割法は一通りである。一方、適応的セルの導体層パターンの２分割法は複数である。
【００７３】
例えば、適応的セルの導体層パターン７６ｂは、電源パターン６８とグランドパターン７０が同じパターン群に含まれるように２分割されてもよいし、電源パターン６８とグランドパターン７０が別々のパターン群に含まれるように２分割されてもよい。
【００７４】
（２）パターンデータ生成方法
図１３は、実施の形態のパターンデータ生成方法を示すフローチャートである。図１４は、偶数セルライブラリ４から読み出されるデータの一例を示す図である。図１５は、実施の形態により生成されるマクロセルの導体層パターンの一例である。
【００７５】
尚、マクロセルの導体層のパターンを、マクロ導体層パターンと呼ぶこととする。また、マクロ導体層パターンのデータを、マクロ導体層データと呼ぶ。またセルの導体層のパターンを、セル導体層パターンと呼ぶ。セル導体層パターンのデータを、セル導体層データと呼ぶ。
【００７６】
―設計データ読み込み工程（Ｓ２）―
まずコンピュータ８は、マクロセルの設計データ（例えば、ネットリスト）を読み込む（Ｓ２）。
【００７７】
―配置配線工程（Ｓ４）―
次にコンピュータ８は、設計データに含まれるセルの導体層データを、偶数セルライブラリ４または適応的セルライブラリ６から読み出す。
【００７８】
例えば、コンピュータ８は、図１４（ａ）〜（ｃ）に示すセル導体層パターン７６ａのセル導体層データを、偶数セルライブラリ４から読み出す。
【００７９】
コンピュータ８は、読み出したセル導体層データと設計データとに基づいて、マクロ導体層データを生成する（Ｓ４）。マクロ導体層データの生成には、配置配線プログラム３０が利用される。
【００８０】
生成されるマクロ導体層パターン７８は、図１５に示すように、電源パターン６８ａと、グランドパターン７０ａと、導電パターン７２ａとを有している。
【００８１】
コンピュータ８は、マクロ導体層データ７８を生成する際、隣接するセルの電源パターン６８同士と隣接するセルのグランド線７０同士が接続するように、マクロ導体層データを生成する。
【００８２】
図１６は、ステップＳ４により生成されるマクロ導体層データ８０の一例を示す図である。図１６（ａ）には、マクロ導体層データ８０に対応するマクロ導体層パターン７８が示されている。
【００８３】
図１６（ｂ）には、マクロ導体層データ８０が示されている。例えばマクロ導体層データ８０は、各セル導体層パターン７６ａの左上の頂点座標８２を有している。さらにマクロ導体層データ８０は、各セル導体層データ８２に関連付けられたパターン識別子３８を有している。
【００８４】
―検証工程およびパターン修正工程（Ｓ６〜Ｓ８）―
その後、コンピュータ８は、生成されたマクロ導体層データに対してデザイン・ルール・チェックを行う（Ｓ６）。この時コンピュータ８は、生成されたマクロ導体層パターンがＤＰルールを満たしているかも確認する。さらにコンピュータは、生成されたマクロ導体層パターンに対してレイアウト・バーサス・スケマティックを行う（Ｓ６）。
【００８５】
デザイン・ルール・チェックには、ＤＲＣプログラム３２（図１参照）が利用される。レイアウト・バーサス・スケマティックには、ＬＶＳプログラム３４（図１参照）が利用される。
【００８６】
デザイン・ルール・チェックおよびレイアウト・バーサス・スケマティックで問題が発見されなければ、次のステップに進む。問題が発見された場合、コンピュータ８は、生成されたマクロ導体層データを修正する（Ｓ８）。
【００８７】
マクロ導体層データの修正は、検証工程（Ｓ６）で問題が発見されなくなるまで繰り返される。
【００８８】
―パターン分割工程（Ｓ１０）―
コンピュータ８は、検証工程（Ｓ６）で問題の発見されなかったマクロ導体層データ８０を２分割する。この時コンピュータ８は、マクロ導体層パターン７８が各パターンの間隔が基準値より広いパターン群に２分割されるように、マクロ導体層パターン７８を分割する。
【００８９】
例えば、コンピュータ８は、電源パターン６８ａ（図１５参照）とグランドパターン７０ａとを含む第１のパターン群と第２のパターン群とに、マクロ導体層パターン７８を分割する。そして、電源パターン６８ａに近い導電パターン７２ａから順番に、導電パターン７２ａを第２のパターン群と第１のパターン群に振り分ける。
【００９０】
図１５では、第１のパターン群に振り分けられるパターンと第２のパターン群に振り分けられるパターンが異なる模様で区別されている。
【００９１】
以上で、実施の形態のパターンデータ生成方法は終了する。
【００９２】
２分割されたマクロ導体層データはスタンダードセル・ライブラリに記録され、集積回路パターンの生成に利用される。
【００９３】
或いは２分割前のマクロ導体層データがスタンダードセル・ライブラリに記録され、集積回路パターンの生成に利用されてもよい。この場合、マクロ導体層データは、集積回路を形成する他の導体層データとともに２分割される。
【００９４】
図１７は、実施の形態により生成される別のマクロ導体層パターン７８ａである。図１５のマクロ導体層パターン７８（図１４参照）は、偶数セルのセル導体層パターン７６ａ同士の組み合わせにより生成される。
【００９５】
一方、図１７のマクロ導体層パターン７８ａは、偶数セルのセル導体層パターン７６ａと適応的セルのセル導体層パターン７６ｂ（図１２）の組み合わせにより生成される。
【００９６】
図１８は、偶数セルの導体層パターンの具体例の一つである。図１８の偶数セルは、インバータである。
【００９７】
図１８の偶数セルは、導体層パターン７６、拡散層に対応する拡散層パターン８４と、多結晶シリコンゲートに対応するポリゲートパターン８６とを有している。
【００９８】
図１８に示すように、導体層パターン７６にはＤＰ列７４が存在し、ＤＰ列７４のＤＰエリア数は２つである。一方、ＤＰループは存在しない。
【００９９】
偶数セルライブラリ４には、導体層データとともに、拡散層パターン８４に対応するデータおよびポリゲートパターン８６に対応するデータが記録されてもよい。
【０１００】
（３）奇数セルライブラリ
以上の例では、マクロ導体層データは、偶数セルの導体層データだけの組み合わせ、または偶数セルの導体層データと適応的セルの導体層データの組み合わせにより生成される。
【０１０１】
しかし、マクロ導体層データは、ＤＰエリア数が奇数のＤＰパターン列が存在するセル（以下、奇数セルと呼ぶ）の導体層データだけの組み合わせ、または奇数セルの導体層データと適応的セルの導体層データの組み合わせにより生成されてもよい。尚、奇数セルの導体層パターンは、ＤＰエリア数が奇数であること以外は、偶数セルの導体層パターンと略同じ構造を有している。
【０１０２】
これらの組み合わせで生成されるマクロ導体層パターンには、ＤＰエリア数が偶数（＝奇数+奇数）のＤＰループが形成される。したがって上記マクロ導体層パターンは、２分割可能である。
【０１０３】
奇数セルによりマクロセルを生成する場合、パターンデータ生成装置２には、偶数セルライブラリ４の代わりに、奇数セルの導体層データ複数記録された奇数セルライブラリが設けられる。各導体層データに対応する導体層パターン内のＤＰパターン列ごとのＤＰエリアの数は、奇数に統一されている。
【０１０４】
したがって、複数の導体層パターンそれぞれにおけるＤＰパターン列ごとのＤＰエリア（ギャップの数）は、偶数及び奇数のいずれか一方に統一されている。偶数に統一されたセルライブラリが偶数セルライブラリであり、奇数に統一されたセルライブラリが奇数セルライブラリである。
【０１０５】
尚、パターンデータ生成装置２に、偶数セルライブラリ、奇数セルライブラリ、および適応的セルライブラリを設け、これらのライブラリを適宜使い分けてもよい。
【０１０６】
図１９は、奇数セルの導体層パターン７６ｃと適応的セルの導体層パターン７６ｂの組み合わせにより生成されるマクロ導体層パターン７８ｂを示す図である。
【０１０７】
図１７に示す例では、適応的セルの電源パターン６８とグランドパターン７０は、同じパターン群に振り分けられる。一方、図１９に示す例では、適応的セルの電源パターン６８とグランドパターン７０は、異なるパターン群に振り分けられる。すなわち、適応的セルの導体層パターン７６ｂは、適用的に分割される。
【０１０８】
（４）セル導体層データの生成方法
図２０〜２２は、セルライブラリ４，６に記録されるセル導体層データ３６ａ,３６ｂの生成方法を示すフローチャートである。セル導体層データは、例えば図１のパターンデータ生成装置２に、素子データベース（以下、素子ＤＢと呼ぶ）を増設した装置により生成される。素子データベースには、トランジスタ等の素子パターンのデータが記録されている。
【０１０９】
―設計データ読み込み工程（Ｓ２２）―
コンピュータは８、セルの設計データを読み込む（Ｓ２２）。
【０１１０】
―配置配線工程（Ｓ２４）―
次にコンピュータ８は、設計データに含まれる素子の導体層データを、素子ＤＢ８８から読み出す。
【０１１１】
コンピュータ８は、読み出したセル導体層データと設計データとに基づいて、セル導体層データを生成する（Ｓ２４）。セル導体層データの生成には、配置配線プログラム３０が利用される。
【０１１２】
この時コンピュータは、図５に示すように、一方向に延びる電源パターン６８とこの方向に延びるグランドパターン７０の間に導電パターン７２を配置する。
【０１１３】
―検証工程およびパターン修正工程（Ｓ２６〜Ｓ２８）―
その後コンピュータ８は、生成されたセル導体層データを検証する（Ｓ２６）。セル導体層データの検証では、デザイン・ルール・チェックとレイアウト・バーサス・スケマティックが実行される。デザイン・ルール・チェックでは、生成されたセル導体層データがＤＰルールを満たしているかも確認される。
【０１１４】
検証工程（Ｓ６）で問題が発見された場合、コンピュータ８は、生成されたセル導体層データを修正する（Ｓ２８）。
【０１１５】
セル導体層データの修正は、検証工程（Ｓ２６）で問題が発見されなくなるまで繰り返される。
【０１１６】
―適応的セルライブラリへの記録（Ｓ３０、Ｓ３２）―
次にコンピュータ８は、検証の済んだセル導体層データからＤＰパターン列の検出を試みる（Ｓ３０）。
【０１１７】
ＤＰパターン列が検出されなかった場合、コンピュータ８はセル導電体層データをセルＩＤと共に適応性ライブラリ６に記録する。ここで、セル導体層データの生成は終了する。
【０１１８】
―偶数セルライブラリへの記録（Ｓ３４、Ｓ３６）―
コンピュータ８は、ＤＰパターン列が検出された場合、検出されたＤＰパターン列内のＤＰエリア数を計数する（Ｓ３４）。ＤＰエリア数が偶数の場合、コンピュータ８は、セル導体層データをセルＩＤと共に偶数セルライブラリ４に記録する（Ｓ３６）。
【０１１９】
なおＤＰパターン列が複数存在しても、各ＤＰパターン列のＤＰエリア数は偶数または奇数の一方である。これは、ＤＰループのＤＰエリア数が偶数だからである。
【０１２０】
−奇数セルへの変換（Ｓ３８）―
次にコンピュータ８は、セル導体層データを奇数セルの導体層データに変換する（Ｓ３８）。
【０１２１】
図２３は、偶数セルの導体層パターンを奇数セルの導体層パターンに変換する方法を説明する図である。
【０１２２】
今、図１１に示す導体層パターン７６ａを考える。この導体層パターン７６ａ内のＤＰパターン列７４には、ＤＰエリア５０が２つ存在する。したがって導体層パターン７６ａは、偶数セルの導体層パターンである。
【０１２３】
まず導電パターン７２が、図２３（ａ）に示すように２分割される。次に図２３（ｂ）に示すように、導電パターン９２とビアパターン（図示せず）が生成される。導電パターン９２は、絶縁層を介して導電パターン９０ａ,９０ｂの上に配置されるパターンである。ビアパターンは、分割された導電パターン９０ａ,９０ｂと導電パターン９２を接続する。すなわち、導電パターン９０ａ,９０ｂは、ビアパターンを介して導電パターン９２により接続される。
【０１２４】
図２３（ａ）のＤＰパターン列７４ｃには、ＤＰエリア数が奇数（３つ）存在する。すなわち、導電パターン７２の分割により、偶数セルが奇数セルに変換される。
【０１２５】
―検証工程およびパターン修正工程（Ｓ４０〜Ｓ４２）―
コンピュータ８は、変換されたセル導体層データを検証する（Ｓ４０）。検証方法は、ステップＳ２６及びＳ２８と略同じである。検証工程で問題が発見された場合には、変換されたセル導体層データを修正する（Ｓ４２）。
【０１２６】
―奇数セルライブラリへの記録（Ｓ４４）―
次にコンピュータ８は、変換されたセル導体層データをセルＩＤと共に奇数セルライブラリに記録する（Ｓ４４）。ここで、セル導体層データの生成が終了する。
【０１２７】
―奇数セルライブラリへの記録（Ｓ４６）―
コンピュータ８は、ステップＳ３４で計数されたＤＰエリア数が奇数の場合、セル導体層データをセルＩＤと共に奇数セルライブラリに記録する（Ｓ４６）。
【０１２８】
−偶数セルへの変換（Ｓ４８）―
次にコンピュータ８は、セル導体層データを偶数セルの導体層データに変換する（Ｓ４８）偶数セルの導体層データの変換方法は、図２３を参照して説明した変換方法と略同じである。
【０１２９】
―検証工程およびパターン修正工程（Ｓ５０〜Ｓ５２）―
コンピュータ８は、変換されたセル導体層データを検証する。検証方法は、ステップＳ２６及びＳ２８と略同じである（Ｓ５０）。検証工程で問題が発見された場合には、変換されたセル導体層データを修正する（Ｓ５２）。
【０１３０】
―偶数セルライブラリへの記録（Ｓ５４）―
次に、コンピュータ８は、変換されたセル導体層データをセルＩＤと共に偶数セルライブラリ４に記録する（Ｓ５４）。ここで、セル導体層データの生成が終了する。
【０１３１】
以上の工程によれば、種々のセルについて偶数セルと奇数セルの両方の導体層データまたは適応的セルの導体層データが生成され、セルライブラリに記録される。
【０１３２】
以上の例では、パターン修正工程（Ｓ８、Ｓ２８、Ｓ４０、Ｓ５２）はコンピュータにより実行される。しかしパターン修正は、人間が創意工夫を発揮して行ってもよい。パターン分割工程（Ｓ１０）についても、同様である。
【０１３３】
以上の実施の形態に関し、更に以下の付記を開示する。
【０１３４】
（付記１）
マクロセルを形成するセルに含まれ一方向に延びる電源パターンと、前記セルに含まれ前記一方向に延びるグランドパターンと、前記電源パターンと前記グランドパターンの間に配置され前記セルに含まれる導電パターンとを有し、各パターン間隔が基準値より広いパターン群、または前記パターン群と単一パターンに２分割可能な導体層パターンに対応する導体層データを複数有し、
前記導体層パターン内に、前記導電パターンの少なくても一部と前記電源パターンと前記グランドパターンとが前記基準値より狭いギャップを介して一列に並んだパターン列が存在する
コンピュータによりデータ抽出可能なセルライブラリ。
（付記２）
付記１に記載のセルライブラリにおいて、
前記基準値は、所定のリソグラフィー技術による１回の露光でレジスト膜に形成可能なパターン間隔の最小値であることを
特徴とするセルライブラリ。
（付記３）
付記１又は２に記載のセルライブラリにおいて、
前記導体層データは、さらに
前記導体層データに関連付けられたパターン識別子を有することを
特徴とするセルライブラリ。
（付記４）
マクロセルを形成するセルの電源パターンと前記セルのグランドパターンと前記セルの導電パターンとを有するセル導体層パターンに対応するセル導体層データを付記１に記載のセルライブラリから読み出し、読み出した前記セル導体層データと前記マクロセルの設計データとに基づいて、前記マクロセルの電源パターンと前記マクロセルのグランドパターンと前記マクロセルの導電パターンとを有するマクロ導体層パターンにおいて隣接する前記セルの電源パターン同士と隣接する前記セルのグランド線同士が接続するように、前記マクロ導体層パターンに対応するマクロ導体層データを生成する第１の工程と、
各パターンの間隔が付記１に記載の基準値より広いパターン群に前記マクロ導体層パターンが２分割されるように、前記マクロ導体層データを分割する第２の工程とを有する
パターンデータの生成方法。
（付記５）
付記４に記載のパターンデータの生成方法において、
前記第１の工程では、
前記セル導体層データを、付記１に記載のセルライブラリまたは付記１に記載の導体層パターンに対応するデータを複数有し当該導体層パターン内に付記１に記載のパターン列が存在しない別のセルライブラリから読み出し、
付記１に記載のセルライブラリから読み出した前記セル導体層データおよび前記別のセルライブラリから読み出した別の前記セル導体層データの両方と前記マクロセルの設計データとに基づいて、前記マクロ導体層データを生成することを
特徴とするパターンデータの生成方法。
（付記６）
付記４又は５に記載のパターンデータの生成方法において、
前記基準値は、所定のリソグラフィー技術による１回の露光でレジスト膜に形成可能なパターン間隔の最小値であることを
特徴とするパターンデータ生成方法。
【符号の説明】
【０１３５】
２・・・パターンデータ生成装置
４・・・偶数セルライブラリ
６・・・適応的セルライブラリ
８・・・コンピュータ
３６ａ・・・導体層パターン
５０・・・ＤＰエリア
５４・・・ＤＰループ
５８・・・基準値
６８・・・電源パターン
７０・・・グランドパターン
７２・・・導電パターン
７４ａ,７４ｂ・・・ＤＰパターン列
７６・・・セル導体層パターン
７８・・・マクロ導体層パターン
８０・・・マクロ導体層データ
【図１】
0005935475.tif 000002
【図２】
0005935475.tif 000003
【図３】
0005935475.tif 000004
【図４】
0005935475.tif 000005
【図５】
0005935475.tif 000006
【図６】
0005935475.tif 000007
【図７】
0005935475.tif 000008
【図８】
0005935475.tif 000009
【図９】
0005935475.tif 000010
【図１０】
0005935475.tif 000011
【図１１】
0005935475.tif 000012
【図１２】
0005935475.tif 000013
【図１３】
0005935475.tif 000014
【図１４】
0005935475.tif 000015
【図１５】
0005935475.tif 000016
【図１６】
0005935475.tif 000017
【図１７】
0005935475.tif 000018
【図１８】
0005935475.tif 000019
【図１９】
0005935475.tif 000020
【図２０】
0005935475.tif 000021
【図２１】
0005935475.tif 000022
【図２２】
0005935475.tif 000023
【図２３】
0005935475.tif 000024