(57)【特許請求の範囲】
【請求項１】
ＰＷＭ駆動信号によって試験体（１１）を振動させる加振装置（１）であって、
前記試験体の振幅を検出する振幅検出手段（５１、６０）と、
前記振幅に応じて前記振幅が予め設定された大きさとなるよう前記ＰＷＭ駆動信号のデューティ比を決定し、該デューティ比のＰＷＭ駆動信号を出力する駆動手段（５０）と、
前記ＰＷＭ駆動信号の波形位相と前記試験体の振動位相との位相差を検出する位相差検出手段（５１、６０）、と、
を備え、
前記駆動手段は、前記位相差が予め設定された位相差になるように位相を調整したＰＷＭ駆動信号を出力し、
前記駆動手段は、
目標とするＰＷＭ駆動信号のデューティ比に応じた制御値を出力する制御回路（５２）と、
前記制御値に応じてゲート遅延時間に基づく計時を行うことによって、入力された制御値に対応するパルス幅を有するＰＷＭ駆動信号を生成し、該ＰＷＭ駆動信号を出力する駆動信号生成回路（５３）と、
を備え、
前記駆動信号生成回路は、前記ＰＷＭ駆動信号として、前記波形位相に対応するパルスと、前記デューティ比に対応するパルスとを出力すること
を特徴とする加振装置。
【請求項２】
請求項１に記載の加振装置において、
前記駆動信号生成回路は、複数のゲート（６２）を直列かつリング状に配置したリングオシレータ（６０）から得られる、各ゲートによる遅延時間を表すゲート遅延時間に応じて生成されるパルスを用いて前記ＰＷＭ駆動信号を生成すること
を特徴とする加振装置。
【請求項３】
請求項１または請求項２に記載の加振装置において、
前記位相差検出手段は、複数のゲート（６２）を直列かつリング状に配置したリングオシレータ（６０）から得られる、各ゲートによる遅延時間を表すゲート遅延時間に応じて出力される値を用いて前記位相差を検出すること
を特徴とする加振装置。
【請求項４】
請求項２を引用する請求項３に記載の加振装置において、
前記駆動信号生成回路は、前記位相差検出手段が用いる同一のリングオシレータを利用し、該リングオシレータから得られるゲート遅延時間に応じて生成されるパルスを用いて前記ＰＷＭ駆動信号を生成すること
を特徴とする加振装置。
【請求項５】
請求項１〜請求項４の何れか１項に記載の加振装置において、
前記駆動信号生成回路は、前記波形位相が１周期分遷移する間に少なくとも８回のパルスを出力すること
を特徴とする加振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ駆動信号によって試験体を振動させる加振装置に関する。
【背景技術】
【０００２】
ＰＷＭ（パルス幅変調）駆動信号によって試験体を振動させる加振装置を備えた構成が広く知られている。このような加振装置には、入力信号と閾値とを比較することによってＰＷＭ駆動信号を生成するものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５２４０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記加振装置では、入力信号と閾値とを比較する構成においてアナログ波形を利用しており、ノイズ等の影響を受けやすく、またノイズの影響を軽減する回路等を配置すると装置が大型化するという問題点があった。
【０００５】
そこでこのような問題点を鑑み、ＰＷＭ駆動信号によって試験体を振動させる加振装置において、ノイズによる影響を軽減できるようにすることを本発明の目的とする。
【課題を解決するための手段】
【０００６】
かかる目的を達成するために成された本発明の加振装置においては、試験体の振幅を検出する振幅検出手段と、振幅に応じて振幅が予め設定された大きさとなるようＰＷＭ駆動信号のデューティ比を決定し、該デューティ比のＰＷＭ駆動信号を出力する駆動手段と、を備えている。そして、駆動手段は、目標とするＰＷＭ駆動信号のデューティ比に応じた制御値を出力する制御回路と、制御値に応じてゲート遅延時間に基づく計時を行うことによって、入力された制御値に対応するパルス幅を有するＰＷＭ駆動信号を生成し、ＰＷＭ駆動信号を出力する駆動信号生成回路と、を備えている。
【０００７】
このような加振装置によれば、ゲート遅延時間に基づく計時を行うことによって、入力された制御値に対応するパルス幅を有するＰＷＭ駆動信号を生成するので、ＰＷＭ駆動信号を生成する処理をデジタル処理で行うことができる。よって、アナログ処理によってＰＷＭ駆動信号を生成する構成と比較してノイズによる影響を軽減することができる。
【０００８】
なお、上記目的を達成するためには、加振装置の構成を回路として実現する加振回路としてもよい。また、各請求項の記載は、可能な限りにおいて任意に組み合わせることができる。この際、発明の目的を達成できる範囲内において一部構成を除外してもよい。
【図面の簡単な説明】
【０００９】
【図１】ジャイロセンサ１の概略構成を示すブロック図である。
【図２】エレメント１０の一例を示す平面図である。
【図３】エレメント１０が共振している状態における変位検出信号の信号成分を説明する波形図である。
【図４】同期検波部３１を具体的に示す説明図である。
【図５】駆動回路５０の詳細構成図である。
【図６】制御回路５２が行なう初期処理を示すフローチャートである。
【図７】制御回路５２が行うＡＧＣ処理を示すフローチャートである。
【図８】ＡＧＣ処理の際の具体的な駆動検出信号を示す波形図である。
【図９】ＤＣＯ５３によるＰＷＭ駆動信号の生成手法を示す説明図である。
【図１０】振動体１１および電極１３，１４の模式図（ａ）、ＰＷＭ駆動信号の一例を示す波形図（ｂ）、およびカップリングノイズを示す波形図（ｃ）である。
【図１１】ＡＧＣ処理の実施による効果を示すグラフである。
【発明を実施するための形態】
【００１０】
以下に本発明にかかる実施の形態を図面と共に説明する。
［本実施形態の構成および処理］
本発明が適用されたジャイロセンサ１は、ＰＷＭ（パルス幅変調）駆動信号によって試験体（振動子１１）を振動させる加振装置としての構成を備えている。
【００１１】
ジャイロセンサ１は、図１に示すように、エレメント１０、２つの初段回路２０、信号検出回路３０、ＥＰＲＯＭ４０、駆動回路５０を備えている。これらの構成のうち、エレメント１０、初段回路２０、信号検出回路３０、ＥＰＲＯＭ４０は、一般的なジャイロセンサに用いられるものと同様の構成である。また、駆動回路５０およびこれに接続されている初段回路２０により自励共振回路が構成される。
【００１２】
エレメント１０は、振動子１１（図２参照）が振動しつつ、その振動子１１が外力により振動する方向から逸れて変位することで静電容量が変化する。図２に一例を示すエレメント１０はＭＥＭＳジャイロに用いられる周知の構成である。
【００１３】
すなわち、このエレメント１０は、振動子１１と、電極１２，１３，１４と、フレーム１５とを備えている。振動子１１は、フレーム１５に保持されており、電極１３，１４に後述するＰＷＭ駆動信号が入力されることで容量部１３ａ，１４ａ間に静電容量が発生し、この静電容量によってフレーム１５が図２の上下方向に振動させられる。
【００１４】
振動子１１はフレーム１５とともに振動し、外力が加えられると、振動子１１が図２の左右方向に変位し、振動子１１と電極１２との間の静電容量が変化する。このエレメント１０は、容量部１３ａ，１４ａ間の静電容量および振動子１１と電極１２との間の静電容量を初段回路２０に出力する。
【００１５】
説明を図１に戻す。初段回路２０はＣＶ変換回路（図示省略）を備えている。このＣＶ変換回路は、エレメント１０が発生する静電容量を電圧信号に変換する。信号検出側の初段回路２０は、振動子１１と電極１２との間で発生した静電容量を電圧信号に変換し、この電圧信号は、エレメント１０の振動子１１の角速度を示す角速度信号に、エレメント１０の共振により生じる電圧変化の信号が重畳した信号となる。また、駆動側の初段回路２０は、容量部１３ａ，１４ａ間に発生した静電容量を電圧信号に変換する。以下、駆動側の初段回路２０が出力する電圧信号を駆動検出信号とし、信号検出側の初段回路２０が出力する電圧信号を変位検出信号とする。
【００１６】
信号検出回路３０は、初段回路２０から入力される変位検出信号から角速度信号を取り出し、振動子１１の挙動に基づく出力を行う回路である。この信号検出回路３０は、同期検波部３１、ローパスフィルタ３２、増幅調整部３３を備えている。同期検波部３１には、駆動回路５０が発生する駆動信号が基準信号として入力される。同期検波部３１は、この基準信号を用いて同期検波を行なうことで、変位検出信号から駆動信号周期の成分を除去する。
【００１７】
図３に示すように、変位検出信号は、角速度信号と駆動信号成分と直流成分（ＤＣ成分）とに分けられる。共振状態においてエレメントに入力される外力に対して、エレメントの出力信号の位相が略９０度ずれることは一般的に知られている。この図３においても、駆動信号成分、すなわち、駆動信号により振動子１１が共振していることにより生じる出力信号成分は、基準信号として入力される駆動信号に対して位相が９０度ずれている。
【００１８】
そこで、図４に示すように、同期検波部３１は、変位検出信号と基準信号を乗算処理する。これにより、基準信号に対して略９０度の位相ずれがある駆動信号成分が変位検出信号から除去されることになる。
【００１９】
図３に説明を戻す。同期検波部３１で検波された信号は、さらにローパスフィルタ３２で高周波成分が除去され、増幅調整部３３で感度補正および信号増幅が行われて出力される。なお、感度補正係数はＥＰＲＯＭ４０に記憶されている。
【００２０】
次に、駆動回路５０の構成を説明する。図５に示すように、駆動回路５０は、時間デジタル値変換回路（time to digital converter、以下、ＴＤＣという）５１と、デジタル制御発振回路（digitally controlled oscillator、以下、ＤＣＯという）５３と、制御回路５２と、スイッチ５６と、時間Ａ／Ｄ変換器（ＡＤＣ（ＴＡＤ））５７と、リングオシレータ６０と、を備えている。
【００２１】
リングオシレータ６０はデジタル発振回路である。このリングオシレータ６０は、たとえば特開平７−１８３８００号公報に開示の構成を用いることができる。すなわち、リング状に連結されたインバータ等の複数のゲート回路６２を有しており、各ゲート回路６２により、パルス信号として入力された入力信号（Ｐｉｎ）を順次反転して周回させる。
【００２２】
また、各ゲート回路６２に対応した複数の出力端子Ｑ１〜ＱＮからは、各ゲート回路６２での反転動作時間（ゲート遅延時間）に応じた信号がそれぞれ出力される。そして、複数の出力端子Ｑ１〜ＱＮから出力される信号は、ＴＤＣ５１およびＤＣＯ５３に入力される。
【００２３】
ＴＤＣ５１には、初段回路２０から駆動検出信号が入力されるとともに、ＤＣＯ５３から駆動信号がフィードバックされて入力される。ＴＤＣ５１は、駆動信号に対する駆動検出信号の位相差（つまり、駆動信号に対する駆動検出信号の位相遅れ）をデジタル時間情報として検出する。
【００２４】
この位相差は、具体的には、駆動信号のパルス立ち上がり時刻から駆動検出信号のパルス立ち上がり時刻（駆動検出信号をコンパレータ等で２値化したものにおける立ち上がり時刻）までの時間差を計測することになる。この時間差の計測において、ＴＤＣ５１は、リングオシレータ６０が発生するパルス信号をクロックパルスとして用いる。すなわち、駆動信号のパルス立ち上がり時刻から駆動検出信号のパルス立ち上がり時刻まで、リングオシレータ６０が発生するパルス信号をカウントし、このカウント値に応じて位相差を算出する。
【００２５】
ＤＣＯ５３は、制御回路５２から入力される制御信号に基づく周期の駆動信号を出力する。この周期の決定において、ＤＣＯ５３は、リングオシレータ６０からのパルス信号をクロックパルスとして用いる。ＤＣＯ５３が出力する駆動信号は、エレメント１０に入力されるとともに、ＴＤＣ５１へも入力される。なお、ＤＣＯ５３については、特開平７−１０６９２３号公報等に開示されており、ＤＣＯ５３とＴＤＣ５１とが、同一のリングオシレータ６０のクロックパルスを用いる点は、前記した特開平７−１８３８００号公報等に開示がある公知の技術であるので、詳細な説明は省略する。
【００２６】
制御回路５２は、ＴＤＣ５１が検出した位相差が、予め設定された共振位相差となるように、駆動信号の周期（換言すれば駆動信号の周波数）を制御する。この制御は、ＤＣＯ５３にデジタル信号である制御信号を出力することで行なう。なお、共振位相差とは、ある物体が共振状態となっているときの、外力の位相と物体の振動の位相との位相差である。この共振位相差は略９０度であることが知られている。ただし、種々の条件により、９０度からややずれることもあり、共振位相差の具体的数値としては、例えば８７度とされることもある。
【００２７】
制御回路５２が駆動信号の周波数を制御するのは、振動子１１に入力される外力の位相（本実施形態では駆動信号の位相）に対する振動子１１の振動位相（本実施形態では駆動検出信号の位相）のずれが周波数に依存することが知られているからである。具体的には、共振周波数よりも低い周波数では、外力の位相に対する振動子の振動位相の位相遅れは、略９０度である共振位相差よりも小さい位相遅れとなる。一方、共振周波数よりも高い周波数では、外力の位相に対する振動子の振動位相の位相遅れは、共振位相差よりも大きい位相遅れとなる。よって、駆動信号の周波数を高くしたり低くしたりすることで、検出される位相差を調整できるのである。なお、共振位相差よりも小さい位相遅れの場合、両位相は同相であり、共振位相差よりも大きい位相遅れの場合、両位相は逆相であることになる。
【００２８】
このように駆動信号の周波数を高くしたり低くしたりすることで、検出される位相差を調整できることから、制御回路５２は、後述する周波数調整処理を行なう。すなわち、検出される位相差が共振位相差よりも小さい場合には周波数を高くする。これにより、検出される位相差が大きくなり、検出される位相差が共振位相差に近づくことになる。一方、検出される位相差が共振位相差よりも大きい場合には周波数を低くする。これにより、検出される位相差が小さくなり、やはり、検出される位相差が共振位相差に近づくことになる。
【００２９】
次に、スイッチ５６は、制御回路５２によって出力されるセレクト信号に従って、駆動検出信号または２種類の基準電圧のうちの何れかを選択してＡＤＣ５７に出力する。ＡＤＣ５７は、入力電源電圧変動型のＡＤＣとして構成されており、前述のリングオシレータ６０と同様の複数のゲート回路６２を備えている。ＡＤＣ５７は、制御回路５２から出力されるサンプリング信号に従って駆動検出信号の電圧（入力電圧）に応じたカウント値をデジタル値で出力することで時間Ａ／Ｄ変換器（ＴＡＤ）として機能する。
【００３０】
なお、ＴＡＤについては、特開２００３−０６５７６８号公報等に開示されているため、詳細な説明は省略するが、ＡＤＣ５７においては、駆動検出信号（Ｓｉｎ）が、バッファ６１を介して各ゲート回路６２の電源電圧として入力される。各ゲート回路６２での反転動作時間は駆動検出信号の電圧レベルに応じて変化する。また、複数の出力端子Ｑ１〜ＱＮから出力される信号は、制御回路５２に入力される。
【００３１】
ここで、制御回路５２は、前述の周波数調整処理の前に、エレメント１０の振動子１１を概略共振状態とするための概略共振制御処理である初期処理を行なう。
図６に示す制御回路５２の初期処理は、計測開始時など初期動作において実行される。なお、駆動検出信号には、角速度信号成分は含まれず、駆動検出信号の位相を駆動信号成分由来の信号とみなすことができる。
【００３２】
初期処理では、まず、前述の概略共振制御処理を行なう（Ｓ１，Ｓ２）。すなわち、ＤＣＯ５３が出力する駆動信号をスイープさせる（Ｓ１）。スイープの範囲は、エレメント１０の共振周波数よりも十分低い周波数から、その共振周波数よりも十分に高い範囲までとする。ただし、概略共振状態であると判断したら、その時点で周波数のスイープは終了する。なお、リングオシレータ６０がゲート遅延回路を備えた構成の場合、リングオシレータ６０は温度特性を有する。そこで、Ｓ１の処理では、温度補正を行なって、駆動信号の周波数を、雰囲気温度によらず、スイープ範囲の下限から上限まで掃引できるようにする。
【００３３】
続いて、エレメント１０の振動子１１を概略共振状態とする（Ｓ２）。具体的には、ＴＤＣ５１により検出した位相差が、概略共振状態であるとみなせる予め設定された概略共振範囲内である場合に、概略共振状態であるとする。概略共振範囲は、一例としては、共振位相差の９０％〜１１０％とする。なお、駆動信号の周波数をスイープしていき、概略共振状態となる場合、駆動検出信号の波形は振幅が急に大きくなる。そこで、別途、駆動検出信号をデジタル信号とするＡ／Ｄ変換器（ＡＤＣ５７等）を備えている場合には、そのＡ／Ｄ変換器が出力する信号の振幅から概略共振状態を判断してもよい。概略共振状態と判断したらＳ３の処理に移行する。
【００３４】
続いて、前述した周波数調整処理を実施する（Ｓ３，Ｓ４）。すなわち、駆動信号と駆動検出信号の位相差を検出する（Ｓ３）。具体的には、ＴＤＣ５１から位相差を示す信号を取得する。
【００３５】
そして、検出した位相差が共振位相差となるように、駆動信号の周波数を変更する（Ｓ４）。具体的には、検出した位相差が共振位相差よりも小さい場合、所定値だけ駆動信号の周波数を高くし、検出した位相差が共振位相差よりも大きい場合、所定値だけ駆動信号の周波数を低くする。駆動信号の周波数を変更した後は、Ｓ３の処理へ戻り、再度、位相差を検出する。
【００３６】
なお、検出した位相差が共振位相差と同じになったと判断できた場合には、周波数は変更しない。周波数を変更しない場合、Ｓ３の処理へ戻って位相差の監視を継続してもよいし、あるいは、図６の初期処理を終了してもよい。初期処理を終了する場合、角速度信号成分の検出を行いつつ、Ｓ３，Ｓ４に相当する処理を継続して、振動子１１の自励共振状態を維持する。
【００３７】
ここで、制御回路５２は、図７に示すＡＧＣ（オートゲインコントロール）処理を、初期処理とは別に実行する。ＡＧＣ処理は、一定時間毎、或いは、雰囲気温度がある基準値以上変化する毎に起動される処理であって、振動子１１（フレーム１５）の振幅が一定になるようＰＷＭ駆動信号のデューティ比を制御する処理である。なお、Ｓ１１〜Ｓ１３の処理では、処理毎に設定された時間だけＡ／Ｄ変換を行う処理を継続する。
【００３８】
ＡＧＣ処理では、図７に示すように、まず、１．６Ｖの基準電圧のＡ／Ｄ変換を行う（Ｓ１１）。この処理では、スイッチ５６に対して第１の基準電圧（ここでは１．６Ｖ）の入力を行う旨のセレクト信号を出力し、スイッチ５６を介してＡＤＣ５７に第１の基準電圧を入力させる。
【００３９】
ここで、制御回路５２は、同期検波部３１と同様に同期検波を行う構成も備えており、駆動信号と駆動検出信号とを同期検波することで振動子１１の振動位相が分かるように構成されている。制御回路５２はこの振動位相に応じた信号に基づいて、この振動位相が０°および１８０°になるタイミングでＡＤＣ５７に対してサンプリング信号を出力する。ＡＤＣ５７では、サンプリング信号間でのリングオシレータによるカウント値に基づくデジタル値を出力する。
【００４０】
このとき、このデジタル値は、サンプリング信号間の電圧値の変化（分解能はゲート遅延時間）を積分したものとなる。このときのデジタル値は、図８に示すＡ点に対応するものとなる。
【００４１】
続いて、駆動検出信号のＡ／Ｄ変換を実施する（Ｓ１２）。この処理では、スイッチ５６に対して駆動検出信号の入力を行う旨のセレクト信号を出力し、スイッチ５６を介してＡＤＣ５７に駆動検出信号を入力させる。ＡＤＣ５７は、駆動検出信号の１／２周期分毎に、その平均電圧に対応するデジタル値を出力することになる。つまり、このときのデジタル値は、駆動検出信号の１／２周期分毎に平均化された値（図８に示すＢ点およびＣ点に対応するもの）となる。
【００４２】
続いて、１．２Ｖの基準電圧のＡ／Ｄ変換を行う（Ｓ１３）。この処理では、スイッチ５６に対して第２の基準電圧（ここでは１．２Ｖ）の入力を行う旨のセレクト信号を出力し、スイッチ５６を介してＡＤＣ５７に第２の基準電圧を入力させる。ＡＤＣ５７は、図８に示すＤ点に対応するデジタル値を出力することになる。
【００４３】
なお、図７に示すフローチャートでは、第１の基準電圧（１．６Ｖ）、駆動検出信号、第２の基準電圧（１．２Ｖ）の順でサンプリングを行っているが、図８に示す例では、第１の基準電圧（１．６Ｖ）、第２の基準電圧（１．２Ｖ）、駆動検出信号の順でサンプリングを行っている。これらの順序については任意に選択することができる。
【００４４】
続いて、駆動検出信号の電位差（図８のＢ点とＣ点との電位差）と基準電圧の電位差（図８のＡ点とＤ点との電位差）との比を演算し、この比が一定になるようＰＷＭ駆動信号のデューティ比を設定する（Ｓ１４）。すなわち、目標とする比の値に対して、駆動検出信号の電位差が小さければ、振動子１１の振幅が目標よりも小さいことを意味するため、フレーム１５の振幅が大きくなるような出力を行う。また反対に、目標とする比の値に対して、駆動検出信号の電位差が大きければ、振動子１１の振幅が目標よりも大きいことを意味するため、フレーム１５の振幅が小さくなるような出力を行う。
【００４５】
ここで、制御回路５２は、Ｓ１４の処理において、駆動信号と駆動検出信号との位相差が共振位相差になるように振動子１１の振動周期の１／８の時間となるリングオシレータ６０によるカウント値ＤＴを演算する。そして、制御回路５２は、駆動検出信号の電位差と基準電圧の電位差との比を一定とするためのデューティ比が、（ＤＴ−α）／ＤＴとなるためのαの値を求め、ＤＣＯ５３に対して、（ＤＴ−α）、（ＤＴ−α）、（ＤＴ＋α）、（ＤＴ＋α）、（ＤＴ−α）、（ＤＴ−α）、（ＤＴ＋α）、（ＤＴ＋α）…の順で１周期に８回の値を出力する。
【００４６】
ここで、ＤＣＯ５３では、例えば電極１３に対して、図９に示すように、最初の２回の出力（パルス）は基準信号の電位に対して低い電位であるローレベル信号で出力し、次に２回の出力は基準となる電位である基準信号で出力し、次の２回の出力は基準信号の電位に対して高い電位であるハイレベル信号で出力し、最後の２回の出力は基準信号で出力するよう設定されている。
【００４７】
そして、上記のような制御回路５２からの出力に対してＤＣＯ５３は、各レベルの信号を制御回路５２にて指定されたリングオシレータ６０のカウント値（（ＤＴ−α）または（ＤＴ＋α））分だけ継続して出力することでＰＷＭ駆動信号を生成する。この構成では、振動位相に対応するパルス（偶数回目のパルス）と、デューティ比（パルス幅）に対応するパルス（奇数回目のパルス）とを出力することになる。また、ＤＣＯ５３は、波形位相（振動位相）が１周期分遷移する間に少なくとも８回のパルスを出力することになる。
【００４８】
なお、駆動回路５０（ＤＣＯ５３）は、振動子１１を振動させる際にＰＷＭ駆動信号を与える一対の電極１３，１４（図１０（ａ）参照）の一方の電極１３に対しては、図９に示すようなＰＷＭ駆動信号を与えたが、他方の電極１４に対しては、反対の極性を持たせる信号を出力する。すなわち、図１０（ｂ）に示すように、一方の電極１３，１４に、ハイレベル信号を出力する際に、他方の電極１３，１４にはローレベル信号を出力する。このようにすることで、図１０（ｃ）に示すように、カップリングノイズを低減できるようにしている。
【００４９】
このような処理が終了すると、ＡＧＣ処理を終了する。
［本実施形態による効果］
以上のように詳述したジャイロセンサ１は、振動子１１においてＰＷＭ駆動信号が入力される一対の電極１３，１４と、ＰＷＭ駆動信号として、基準信号の電位に対して高い電位であるハイレベル信号、および基準信号の電位に対して低い電位であるローレベル信号を一対の電極１３，１４に対して出力可能な駆動回路５０（ＴＤＣ５１除く）と、を備えている。そして、駆動回路５０は、一対の電極１３，１４のうちの一方の電極１３，１４にハイレベル信号を出力する際に、他方の電極１３，１４にローレベル信号を出力する。
【００５０】
このようなジャイロセンサ１によれば、一対の電極１３，１４に対してハイレベル信号とローレベル信号とを出力するので、これらの信号によって発生するノイズを打ち消すことができる。よって、ノイズによる影響を軽減することができる。
【００５１】
また、上記ジャイロセンサ１においては、ＰＷＭ駆動信号の波形位相と振動子１１の振動位相との位相差を検出するＴＤＣ５１（リングオシレータ６０を含む）を備え、駆動回路５０（ＴＤＣ５１除く）は、位相差が予め設定された位相差になるように位相を調整した駆動信号を出力する。
【００５２】
このようなジャイロセンサ１によれば、ＰＷＭ駆動信号の波形位相と振動子１１の振動位相との位相差が予め設定された位相差となるよう制御することができる。
また、ＴＤＣ５１は位相差に応じたデジタル値を出力するので、アナログ値を出力する構成に対して、より耐ノイズ性能を向上させることができる。
【００５３】
さらに、上記ジャイロセンサ１において駆動回路５０（ＴＤＣ５１除く）は、ＰＷＭ駆動信号の波形位相と振動子１１の振動位相との位相差が、振動子１１が自励共振状態となる位相差となるように位相を調整した駆動信号を出力する。
【００５４】
このようなジャイロセンサ１によれば、振動子１１を自励共振させることで、振動子１１に供給すべきエネルギを最小化することができるので、振動子１１を効率的に振動させることができる。
【００５５】
また、上記ジャイロセンサ１において駆動回路５０（ＴＤＣ５１除く）は、振動位相が波形位相に対して９０度または略９０度の遅れとなるよう位相を調整した駆動信号を出力する。
【００５６】
このようなジャイロセンサ１によれば、より具体的な構成で振動子１１を自励共振させることができる。
さらに、上記ジャイロセンサ１においてＴＤＣ５１は、複数のゲート回路６２を直列かつリング状に配置したリングオシレータ６０から得られる、各ゲート回路６２による遅延時間を表すゲート遅延時間に従って位相差を検出する。
【００５７】
このようなジャイロセンサ１によれば、ゲート遅延時間を分解能として位相差を検出することができるので、位相差を検出する際の精度を向上させることができる。
また、上記ジャイロセンサ１において振動子１１の挙動に基づく出力を行う信号検出回路３０を備えている。
【００５８】
このようなジャイロセンサ１によれば、振動子１１の挙動（例えば振動子１１に加わるコリオリ力）に応じた値を出力できるのでジャイロセンサ１をセンサとして機能させることができる。
【００５９】
また、ジャイロセンサ１においてＴＤＣ５１は、振動子１１の振幅を検出し、駆動回路５０（ＴＤＣ５１除く）は、この振幅に応じて振幅が予め設定された大きさとなるようＰＷＭ駆動信号のデューティ比を決定し、該デューティ比のＰＷＭ駆動信号を出力する。ここで、駆動回路５０（ＴＤＣ５１除く）は、目標とするＰＷＭ駆動信号のデューティ比に応じた制御値を出力する制御回路５２と、制御値に応じてゲート遅延時間に基づく計時を行うことによって、入力された制御値に対応するパルス幅を有するＰＷＭ駆動信号を生成し、ＰＷＭ駆動信号を出力するＤＣＯ５３と、を備えている。
【００６０】
このようなジャイロセンサ１によれば、ゲート遅延時間に基づく計時を行うことによって、入力された制御値に対応するパルス幅を有するＰＷＭ駆動信号を生成するので、ＰＷＭ駆動信号を生成する処理をデジタル処理で行うことができる。よって、アナログ処理によってＰＷＭ駆動信号を生成する構成と比較してノイズによる影響を軽減することができる。
【００６１】
また、上記ジャイロセンサ１においてＤＣＯ５３は、複数のゲート回路６２を直列かつリング状に配置したリングオシレータ６０から得られる、各ゲート回路６２による遅延時間を表すゲート遅延時間に応じて生成されるパルスを用いてＰＷＭ駆動信号を生成する。
【００６２】
このようなジャイロセンサ１によれば、ゲート遅延時間を分解能としたパルス幅を有するＰＷＭ駆動信号を生成することができるので、ＰＷＭ駆動信号を出力する際の精度を向上させることができる。
【００６３】
さらに、上記ジャイロセンサ１においてＤＣＯ５３は、ＴＤＣ５１（リングオシレータ６０）が用いる同一のリングオシレータ６０を利用し、該リングオシレータ６０から得られるゲート遅延時間に応じて生成されるパルスを用いてＰＷＭ駆動信号を生成する。
【００６４】
このようなジャイロセンサ１によれば、ＤＣＯ５３の分解能とＴＤＣ５１（リングオシレータ６０）の分解能を共通化することができる。そして、信号処理を簡素化することができる。
【００６５】
また、上記ジャイロセンサ１においてＤＣＯ５３は、ＰＷＭ駆動信号として、波形位相に対応するパルスと、デューティ比に対応するパルスとを出力する。
このようなジャイロセンサ１によれば、波形位相に対応するパルスを出力することで駆動信号の位相を出力するとともに、ＰＷＭ駆動信号を生成することができる。
【００６６】
さらに、上記ジャイロセンサ１においてＤＣＯ５３は、波形位相が１周期分遷移する間に少なくとも８回のパルスを出力する。
このようなジャイロセンサ１によれば、適切に駆動信号の位相を示す信号を出力しつつＰＷＭ駆動信号を生成することができる。
【００６７】
また、上記のジャイロセンサ１においてＡＤＣ５７は、振動子１１の振動波形の振幅に応じた振幅デジタル値を生成するとともに、２つの異なる基準電圧の差に応じた電圧デジタル値を生成する。そして、駆動回路５０（ＴＤＣ５１除く）は、電圧デジタル値と振幅デジタル値との比が一定になるよう駆動信号を生成する。
【００６８】
このようなジャイロセンサ１によれば、振動波形の振幅をデジタル値で処理することができるので、アナログで処理を行う構成と比較してノイズによる影響を軽減することができる。また、基準電圧の差（電圧デジタル値）と振動波形の振幅に応じた振幅デジタル値との比が一定になるよう駆動信号を生成するので、Ａ／Ｄ変換を行う構成が温度等の環境の影響を受ける場合であっても、適切な駆動信号を生成することができる。
【００６９】
ここで、図１１は、本実施形態におけるＡＧＣ処理を実施した場合と実施しない場合との比較結果を示している。ＡＧＣ処理を実施しない場合、ＰＷＭ駆動信号のデューティ比は一定となるが（図１１（ａ）参照）、駆動検出信号の振幅は温度によって変化することが分かる（図１１（ｂ）参照）。一方で、本実施形態のようにＡＧＣ処理を実施した場合には、ＰＷＭ駆動信号のデューティ比を駆動検出信号の振幅に基づきフィードバック制御するため、ＰＷＭ駆動信号のデューティ比は温度に応じて変化し（図１１（ａ）参照）、駆動検出信号の振幅は一定となることが分かる。
【００７０】
また、上記ジャイロセンサ１においてＡＤＣ５７は、振動波形を該波形の周期の前半分の平均値と後半分の平均値とを検出し、これらの平均値の差を振幅デジタル値とする。
このようなジャイロセンサ１によれば、振幅を精度よく検出することができる。
【００７１】
さらに、上記ジャイロセンサ１においてＡＤＣ５７およびＡＤＣ５７は、時間Ａ／Ｄ変換器（入力電圧をゲート遅延時間に対応したデジタル値で出力する）として構成されている。
【００７２】
このようなジャイロセンサ１によれば、簡素な構成でＡ／Ｄ変換を行うことができる。
また、上記ジャイロセンサ１においてＡＤＣ５７は、同期検波を利用してサンプリングタイミングを設定する。
【００７３】
このようなジャイロセンサ１によれば、より正確にサンプリングタイミングを設定することができる。
さらに、上記ジャイロセンサ１においてＡＤＣ５７は、定期的、或いは不定期的に２つの異なる基準電圧の差に応じた電圧デジタル値を生成する処理を行う。
【００７４】
このようなジャイロセンサ１によれば、必要に応じて繰り返し電圧デジタル値を生成できるので、温度等の環境の変化に柔軟に対応することができる。
また、上記ジャイロセンサ１においては、振動子１１の振動波形または基準電圧のうちの何れかを選択して出力するスイッチ５６を備え、ＡＤＣ５７が入力された信号に基づく積分を行う。制御回路５２（駆動回路５０）は、スイッチ５６を所定のタイミング毎に切り替え、ＡＤＣ５７は、スイッチ５６によって振動子１１の振動波形が選択されているときに振動波形のサンプリングを行い、スイッチ５６によって基準電圧のうちの何れかが選択されているときに基準電圧のサンプリングを行う。
【００７５】
このようなジャイロセンサ１によれば、ＡＤＣ５７がＡ／Ｄ変換する信号を基準電圧または振動波形に切り替えるので、温度等の環境によってＡＤＣ５７の特性が変化する場合であっても、この特性を適宜補正しつつ振動波形の検出を行うことができる。
【００７６】
また、上記ジャイロセンサ１においては、ＡＤＣ５７によるサンプリングを行う際の順序を、一方（ハイレベル）の基準電圧、振動波形、他方（ローレベル）の基準電圧としている。
【００７７】
このようなジャイロセンサ１によれば、基準電圧にゆらぎがある場合であっても正確に振動波形を検出できる。
［その他の実施形態］
本発明は、上記の実施形態によって何ら限定して解釈されない。また、上記の実施形態の構成の一部を、課題を解決できる限りにおいて省略した態様も本発明の実施形態である。また、上記の複数の実施形態を適宜組み合わせて構成される態様も本発明の実施形態である。また、特許請求の範囲に記載した文言のみによって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も本発明の実施形態である。また、上記の実施形態の説明で用いる符号を特許請求の範囲にも適宜使用しているが、各請求項に係る発明の理解を容易にする目的で使用しており、各請求項に係る発明の技術的範囲を限定する意図ではない。
【００７８】
例えば、上記実施形態のＡＧＣ処理においては、２つの基準電圧（１．６Ｖおよび１．２Ｖ）を準備し、これらの差を演算したが、１つの基準電圧だけを準備し、駆動検出信号の平均電圧（振幅の中心電圧）等をもう１つの基準電圧として利用してもよい。
【００７９】
［実施形態の構成と本発明の手段との対応関係］
上記実施形態におけるジャイロセンサ１は本発明でいう加振装置に相当し、上記実施形態における振動子１１は本発明でいう試験体に相当する。
【００８０】
また、上記実施形態における駆動回路５０（ＴＤＣ５１除く）は本発明でいう駆動手段に相当し、上記実施形態におけるＴＤＣ５１、リングオシレータ６０は本発明でいう振幅検出手段に相当する。
【００８１】
さらに、上記実施形態におけるＴＤＣ５１およびリングオシレータ６０は本発明でいう位相差検出手段相当し、上記実施形態におけるＤＣＯ５３は本発明でいう駆動信号生成回路に相当する。
【符号の説明】
【００８２】
１…ジャイロセンサ、１０…エレメント、１１…振動子、１２〜１４…電極、１３ａ，１４ａ…容量部、１５…フレーム、２０…初段回路、３０…信号検出回路、３１…同期検波部、３２…ローパスフィルタ、３３…増幅調整部、４０…ＥＰＲＯＭ、５０…駆動回路、５１…ＴＤＣ、５２…制御回路、５３…ＤＣＯ、５６…スイッチ、５７…ＡＤＣ、６０…リングオシレータ、６１…バッファ、６２…ゲート回路。
【図１】
0005892116.tif 000002
【図３】
0005892116.tif 000003
【図４】
0005892116.tif 000004
【図５】
0005892116.tif 000005
【図６】
0005892116.tif 000006
【図７】
0005892116.tif 000007
【図８】
0005892116.tif 000008
【図９】
0005892116.tif 000009
【図１０】
0005892116.tif 000010
【図１１】
0005892116.tif 000011
【図２】
0005892116.tif 000012