(57)【特許請求の範囲】
【請求項１】
フローティングゲートメモリデバイスの製造方法であって、
単結晶半導体基板（１）を提供する工程と、
基板上にトンネル酸化物層（２）を形成する工程と、
トンネル酸化物層の上に保護層（３）を堆積し、これにより基板上に、トンネル酸化物（２）と保護層（３）のスタックを形成する工程と、
スタック中に１またはそれ以上の開口部を形成し、半導体基板の領域（５）を露出させる工程と、
洗浄液を用いて露出した基板を洗浄する工程であって、保護層（３）は洗浄液により実質的に除去されない工程と、
基板をエピタキシャルリアクタ中に入れる工程と、およびその後に、
任意的に、基板をアニールし、これにより領域（５）から残った酸化物を除去する工程と、
その場エッチングプロセスにより保護層（３）を除去する工程であって、保護層（３）は、トンネル酸化物層（２）に対して選択的にエッチングされる工程と、
露出した基板領域（５）をソース領域に用いて、選択エピタキシャル成長により、基板上に単結晶半導体層（６）をエピタキシャル成長させる工程と、
単結晶層（６）を、１またはそれ以上の柱状のフローティングゲート構造に成形する工程と、を含み、
この単結晶層（６）を１またはそれ以上の柱状のフローティングゲート構造に成形する工程は、以下のサブ工程：
単結晶半導体層（６）を平坦化する工程、
平坦化された単結晶層（６）の上に誘電体材料からなるハードマスク層（７）を堆積する工程、
ハードマスク層（７）の上にレジスト層（８）を堆積してパターニングする工程、
ハードマスク層（７）と単結晶層（６）をエッチングして、トンネル酸化物層（２）の上で止めて、これにより柱状構造（９）の上にハードマスクが残された柱状の単結晶フローティングゲート構造（９）を形成する工程、
柱状のフローティングゲート構造（９）の間に位置するトンネル酸化物層（２）の部分を通って、柱状のフローティングゲート構造（９）の間にトレンチ（１０）をエッチングする工程、
トレンチを誘電体材料（１１）で充填して、柱状のフローティングゲート構造（９）の部分は露出させる工程、
柱状のフローティングゲート構造（９）のそれぞれの横側の上に酸化物層（１２）を熱成長する工程、およびその後に、
柱状のフローティングゲート構造（９）の間および上に、コントロールゲート層（１３）を堆積する工程、を含む方法。
【請求項２】
半導体材料はシリコンであり、トンネル酸化物層（２）は熱成長ＳｉＯ２層であり、保護層（３）はアモルファスＳｉ層または多結晶Ｓｉ層である請求項１に記載の方法。
【請求項３】
半導体材料はシリコンであり、洗浄液は弗化水素（ＨＦ）を含み、その場エッチングプロセスは基板をハロゲン含有前駆体に露出させることにより行われる請求項１または２に記載の方法。
【請求項４】
ハロゲン含有前駆体は、ＨＣｌまたはＣｌ２である請求項３に記載の方法。
【請求項５】
保護層のエッチング対トンネル酸化物層のエッチングの、エッチングプロセスの選択性は、１００：１またはそれ以上である請求項１〜４のいずれかに記載の方法。
【請求項６】
フローティングゲート構造（９）の横側の上に熱成長させた酸化物層（１２）の厚さは、５ｎｍと１５ｎｍの間であり、好適には５ｎｍと１０ｎｍの間であり、より好適には６ｎｍと８ｎｍの間である請求項５に記載の方法。
【請求項７】
隣り合う柱状のフローティングゲート構造(９)の間のハーフピッチは、１０ｎｍと２０ｎｍの間であり、好適には１０ｎｍと１５ｎｍの間であり、より好適には１１ｎｍと１３ｎｍの間である請求項６に記載の方法。
【請求項８】
フローティングゲートメモリデバイスの製造方法であって、
単結晶半導体基板（１）を提供する工程と、
基板上にトンネル酸化物層（２）を形成する工程と、
トンネル酸化物の中に１またはそれ以上の開口部を形成し、半導体基板の領域（５）を露出させる工程と、
洗浄液を用いて露出した基板を洗浄する工程と、
基板をエピタキシャルリアクタ中に入れる工程と、およびその後に、
任意的に、基板をアニールし、これにより領域（５）から残った酸化物を除去する工程と、
露出した基板領域（５）をソース領域に用いて、選択エピタキシャル成長により、基板上に単結晶半導体層（６）をエピタキシャル成長させる工程と、
単結晶半導体層（６）を平坦化する工程と、
平坦化された単結晶層（６）の上に誘電体材料からなるハードマスク層（７）を堆積する工程と、
ハードマスク層（７）の上にレジスト層（８）を堆積してパターニングする工程と、
単結晶層（６）をエッチングして、トンネル酸化物層（２）の上で止めて、これにより柱状の単結晶フローティングゲート構造（９）を形成する工程と、
柱状のフローティングゲート構造（９）の間に位置するトンネル酸化物層（２）の部分を通って、柱状のフローティングゲート構造（９）の間にトレンチ（１０）をエッチングする工程と、
トレンチを誘電体材料（１１）で充填して、柱状のフローティングゲート構造（９）の部分は露出させる工程と、
柱状のフローティングゲート構造のそれぞれの横側の上に酸化物層（１２）を熱成長する工程と、
柱状のフローティングゲート構造（９）の間および上に、コントロールゲート層（１３）を堆積する工程と、を含む方法。
【請求項９】
更に、トンネル酸化物層（２）を形成する工程の後に、トンネル酸化物層の上に保護層（３）を堆積し、これにより基板（１）の上にトンネル酸化物層（２）と保護層（３）とのスタックを形成する工程を含み、開口部はスタック中に形成されて半導体基板の領域（５）を露出させ、更に、基板をエピタキシャルリアクタ中に入れる工程と任意的に基板をアニールする工程の後で、単結晶半導体層をエピタキシャル成長させる工程の前に、トンネル酸化物層（２）に対して保護層（３）が選択的にエッチングされるその場エッチングプロセスにより、保護層（３）を除去する工程を含む請求項８に記載の方法。
【請求項１０】
保護層（３）のエッチング対トンネル酸化物層（２）のエッチングのエッチングプロセスの選択性は、１００：１またはそれ以上である請求項９に記載の方法。
【請求項１１】
基板は単結晶Ｓｉ基板（１）であり、トンネル酸化物層（２）はＳｉＯ２の熱成長層であり、保護層はアモルファスＳｉ層または多結晶Ｓｉ層である請求項９または１０に記載の方法。
【請求項１２】
洗浄液は弗化水素（ＨＦ）であり、その場エッチングプロセスは、好適には基板をハロゲン含有前駆体に露出させることにより行われる請求項１１に記載の方法。
【請求項１３】
フローティングゲート構造（９）の横側の上の熱成長酸化物層（１２）の厚さは、５ｎｍと１５ｎｍとの間、好適には５ｎｍと１０ｎｍとの間、更に好適には６ｎｍと８ｎｍとの間である請求項８〜１２のいずれかに記載の方法。
【請求項１４】
隣り合った柱状のフローティングゲート構造の間のハーフピッチは、１０ｎｍと２０ｎｍとの間、好適には１０ｎｍと１５ｎｍとの間、更に好適には１１ｎｍと１３ｎｍとの間である請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスの製造に関し、特にフローティングゲートメモリデバイスの製造に関する。
【背景技術】
【０００２】
多くのタイプのフローティングゲート不揮発性メモリデバイスが存在するが、それらの全ては共通して、半導体基板上に、多くはシリコン基板上に、薄いトンネル酸化層を得る必要がある。例えば、米国特許文献ＵＳ２００３／００１１０１８は、トンネル酸化層中に開口部が形成され、単結晶シリコンが、エピ成長のためのシード領域を提供する開口部を有するトンネル酸化物上に、エピタキシャル成長される。これは、いわゆるシリコンの選択成長（ＳＥＧ）の例であり、その間に、例えばシリコン窒化物層／酸化物層の上に多結晶シリコンの核生成が行われる。単結晶材料は、最終デバイスにおいて、実際のフローティングゲートを形成する。
【０００３】
エピ成長が始まる前に、シード領域を洗浄し、自然酸化物を除去することが重要である。この従来の洗浄プロセスは、通常、弗化水素を含む水溶液を用いた最後の工程処理、いわゆるＨＦディップ（HF dip）を有するウエット化学洗浄を含む。この工程は、再現性の問題に繋がるトンネル酸化物の制御できない薄膜化を引き起こし、不均一なトンネル酸化物膜厚の領域を出現させうる。
【０００４】
フラッシュメモリデバイスでは、多結晶シリコンから形成され、平行なサイドウォールの間で所定の厚さを有する、柱状のフローティングゲート構造のアレイを形成することが知られている。ＯＮＯ（酸化物−窒化物−酸化物）インターポリ（interpoly）誘電体が、フローティングゲートのサイドウォールに沿って走り、フローティングゲートとコントロールゲートとの間に大きなキャパシタンス、それゆえに大きな連結比（coupling ratio）を形成する。
【０００５】
セルを小型化するために、フローティングゲートの長さ、コントロールゲートの長さ、およびインターポリ誘電体の厚さの１またはそれ以上を低減する必要がある。小型化されたデバイスでは、構造の長さはより小さくなり、パターンはより高密度になる。小型化の限界は、（両側の上の）インターポリ誘電体により満たされるハーフピッチにより規定される。これは、（フローティングゲート長さと、２つの隣接するフローティングゲートの間隔との和として定義される）フローティングゲートのピッチは、フローティングゲート（ＦＧ）の長さ（約５ｎｍまで小型化可能）と、コントロールゲート（ＣＧ）の長さ（約５ｎｍまで小型化可能）と、ＯＮＯインターポリ（ＩＰＤ）の厚さ（１５ｎｍまで小型化可能）の２倍と、の和に対応する値より小さくは小型化できないことを示唆する。これは、総和が約４０ｎｍとなり、それゆえに２０ｎｍハーフピッチが小型化の限界となる（即ち、２０ｎｍより小さいハーフピッチの達成は困難になる）。これに対する解決法は、より薄い垂直のインターポリ誘電体を形成することであるが、これはＯＮＯ（酸化物−窒化物−酸化物）スタックの使用において、些細なことではない。
【発明の概要】
【０００６】
本発明は、上述の問題の解決策を提供する。これは、添付の請求項に記載された方法およびデバイスに関する。第１の形態では、本発明は、トンネル酸化物の厚さ制御を改良する工程を含む、フローティングゲートメモリデバイスの製造方法に関する。
【０００７】
第１の形態では、本発明は、以下の工程：
・単結晶半導体基板を提供する工程、
・基板上にトンネル酸化物層を形成する工程、
・トンネル酸化物層の上に保護層を堆積し、これにより基板上に、トンネル酸化物と保護層のスタックを形成する工程、
・スタック中に１またはそれ以上の開口部を形成し、半導体基板の領域を露出させる工程、
・洗浄液を用いて露出した基板を洗浄する工程であって、保護層は洗浄液により実質的に除去されない工程、
・基板をエピタキシャルリアクタ中に入れる工程、およびその後に、
・任意的に、基板をアニールし、これにより領域から残った酸化物を除去する工程、
・その場（in-situ）エッチングにより保護層を除去する工程であって、保護層は、トンネル酸化物層に対して選択的にエッチングされる工程、
・露出した基板領域をソース領域に用いて、選択エピタキシャル成長により、基板上に単結晶半導体層をエピタキシャル成長させる工程、
・単結晶層を、１またはそれ以上の柱状のフローティングゲート構造に成形する工程、
を含むフローティングゲートメモリデバイスの製造方法に関する。
【０００８】
第１の形態の好ましい具合例によれば、半導体材料はシリコンであり、トンネル酸化物層は熱成長ＳｉＯ２層であり、保護層はアモルファスＳｉ層または多結晶Ｓｉ層である。
【０００９】
ある具体例では、半導体材料はシリコンであり、洗浄液は弗化水素（ＨＦ）を含み、その場エッチングプロセスは、基板をハロゲン含有前駆体、好適にはＨＣｌまたはＣｌ２に露出させることにより行われる。
【００１０】
好適な具体例では、保護層のエッチング対トンネル酸化物層のエッチングの、エッチングプロセスの選択性は、１００：１またはそれ以上である。
【００１１】
第１の形態にかかる方法では、単結晶層を１またはそれ以上の柱状のフローティングゲート構造に成形する工程は、以下のサブ工程：
・単結晶半導体層を平坦化する工程、
・平坦化された単結晶層の上に誘電体材料からなるハードマスク層を堆積する工程、
・ハードマスク層の上にレジスト層を堆積してパターニングする工程、
・ハードマスク層と単結晶層をエッチングして、トンネル酸化物層の上で止めて、これにより柱状構造の上にハードマスクが残された、柱状の単結晶フローティングゲート構造を形成する工程、
・柱状のフローティングゲート構造の間に位置するトンネル酸化物層の部分を通って、柱状のフローティングゲート構造の間にトレンチをエッチングする工程、
・トレンチを誘電体材料で充填して、柱状のフローティングゲート構造の部分は露出させる工程、
・柱状のフローティングゲート構造のそれぞれの横側の上に酸化物層を熱成長する工程、およびその後に、
・柱状のフローティングゲート構造の間および上に、コントロールゲート層を堆積する工程、を含んでも良い。
【００１２】
第１の形態にかかる方法の好適な具体例では、フローティングゲート構造の横側の上に熱成長させた酸化物層の厚さは、５ｎｍと１５ｎｍの間であり、好適には５ｎｍと１０ｎｍの間であり、より好適には６ｎｍと８ｎｍの間である。
【００１３】
更に、隣り合う柱状のフローティングゲート構造の間のハーフピッチは、１０ｎｍと２０ｎｍの間であり、好適には１０ｎｍと１５ｎｍの間であり、より好適には１１ｎｍと１３ｎｍの間である。
【００１４】
第２の形態では、本発明は、現存のデバイスに比較して改良された集積度を有する柱状構造を有するフローティングゲートメモリデバイスの製造方法に関する。第２の形態では、本発明は、以下の工程：
・単結晶半導体基板を提供する工程、
・基板上にトンネル酸化物を形成する工程、
・トンネル酸化物の中に１またはそれ以上の開口部を形成し、半導体基板の領域を露出させる工程、
・洗浄液を用いて露出した基板を洗浄する工程、
・基板をエピタキシャルリアクタ中に入れる工程、およびその後に、
・任意的に、基板をアニールし、これにより領域から残った酸化物を除去する工程、
・露出した基板領域をソース領域に用いて、選択エピタキシャル成長により、基板上に単結晶半導体層をエピタキシャル成長させる工程、
・単結晶半導体層を平坦化する工程、
・平坦化された単結晶層の上に誘電体材料からなるハードマスク層を堆積する工程、
・ハードマスク層の上にレジスト層を堆積してパターニングする工程、
・単結晶層をエッチングして、トンネル酸化物層の上で止めて、これにより柱状の単結晶フローティングゲート構造を形成する工程、
・柱状のフローティングゲート構造の間に位置するトンネル酸化物層の部分を通って、柱状のフローティングゲート構造の間にトレンチをエッチングする工程、
・トレンチを誘電体材料で充填して、柱状のフローティングゲート構造の部分は露出させる工程、
・柱状のフローティングゲート構造のそれぞれの横側の上に酸化物層を熱成長する工程、
・柱状のフローティングゲート構造の間および上に、コントロールゲート層を堆積する工程、を含むフローティングゲートメモリデバイスの製造方法に関する。
【００１５】
第２の形態にかかる方法の具体例では、この方法は更に、トンネル酸化物層を形成する工程の後に、トンネル酸化物層の上に保護層を堆積し、これにより基板の上にトンネル酸化物層と保護層とのスタックを形成する工程を含み、開口部はスタック中に形成されて半導体基板の領域を露出させ、更に、基板をエピタキシャルリアクタ中に入れる工程と任意的に基板をアニールする工程の後で、単結晶半導体層をエピタキシャル成長させる工程の前に、トンネル酸化物層に対して保護層が選択的にエッチングされるその場エッチングプロセスにより、保護層を除去する工程を含む。
【００１６】
好適には、保護層のエッチング対トンネル酸化物層のエッチングのエッチングプロセスの選択性は、１００：１またはそれ以上である。
【００１７】
第２の形態にかかる方法の具体例では、基板は単結晶Ｓｉ基板であり、トンネル酸化物層はＳｉＯ２の熱成長層であり、保護層はアモルファスＳｉ層または多結晶Ｓｉ層である。
【００１８】
第２の形態の具体例では、洗浄液は弗化水素（ＨＦ）であり、その場エッチングプロセスは、好適には基板をハロゲン含有前駆体に露出させることにより行われる。
【００１９】
第２の形態の好適な具体例では、フローティングゲート構造の横側の上の熱成長酸化物層の厚さは、５ｎｍと１５ｎｍとの間、好適には５ｎｍと１０ｎｍとの間、更に好適には６ｎｍと８ｎｍとの間である。
【００２０】
更に第２の形態では、隣り合った柱状のフローティングゲート構造の間のハーフピッチは、１０ｎｍと２０ｎｍとの間、好適には１０ｎｍと１５ｎｍとの間、更に好適には１１ｎｍと１３ｎｍとの間である。
【００２１】
本発明は、また、柱状構造の間にコントロールゲート構造を有し、単結晶半導体材料からなる、少なくとも１つの柱状のフローティングゲート構造のアレイを含み、それぞれの柱状構造は、柱状構造のそれぞれの横側の面の上に酸化物層を備え、これにより隣のコントロールゲート構造からそれぞれのフローティングゲート構造を分離し、酸化物層の厚さは、５ｎｍと１５ｎｍとの間、好適には５ｎｍと１０ｎｍとの間、更に好適には６ｎｍと８ｎｍとの間であり、アレイのハーフピッチは、１０ｎｍと２０ｎｍとの間、好適には１０ｎｍと１５ｎｍとの間、更に好適には１１ｎｍと１３ｎｍとの間である。
【図面の簡単な説明】
【００２２】
【図１ａ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｂ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｃ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｄ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｅ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｆ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｇ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｈ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｉ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｊ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｋ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｌ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【図１ｍ】本発明の方法にかかるフローティングゲートメモリデバイスの製造のプロセスフローを示す。
【発明の詳細な説明】
【００２３】
図１ａから図１ｍは、本発明の第１の形態にかかる方法を示す。本発明は、それらの図面に示された方法に限定されず、いずれのタイプのフローティングゲートメモリデバイスの製造にも適用できる。
【００２４】
第１工程（図１ａ）では、単結晶シリコン基板１が提供され、トンネル酸化物層２が基板上に形成される。これは、好適には基板の熱酸化により得られたＳｉＯ２の薄層である。トンネル酸化物の厚さは５〜１０ｎｍのイーダーである。
【００２５】
本発明の第１の形態を特徴づける工程では、次に、例えば化学気相堆積（ＣＶＤ）により、トンネル酸化物層２の上に保護層３が堆積される。この保護層は、アモルファスＳｉ層でも良い。代わりに、多結晶Ｓｉ層であっても良い。この層の厚さは数ｎｍであり、いずれの場合でも厚さはトンネル酸化物層を完全に被覆するのに充分でなければなく、その完全な被覆は、ウエット化学洗浄工程中も維持されなければならない。
【００２６】
ストップ構造４は、アモルファスシリコン層の上に形成される（図１ｂ）。それらの構造（1つのみ示す）は、化学機械研磨（ＣＭＰ）作業を止めるように形成される。好適な具体例では、それらのストップ構造は、Ｓｉ３Ｎ４の層を堆積し次にその層をパターニングして得られるシリコン窒化物（Ｓｉ３Ｎ４）ストッパであり、ＣＭＰストッパとして働く突起部を形成する。特徴的には、エピタキシャル成長中に、シリコンは化学量論的Ｓｉ３Ｎ４からなるストッパ上で核生成しない。
【００２７】
代わりに、トンネル酸化物層２と保護層３の形成後に、ストッパは作製され、この層は基板１の上とストッパ４の上に等角に堆積されても良い。
【００２８】
次に、公知のリソグラフィとドライエッチングプロセスにより、トンネル酸化物２とアモルファスＳｉ層３とのスタック中に、開口部がエッチングされ（図１ｃ）、これに続いて、ポストエッチウエット洗浄（ストリップ）プロセスが行われ、これにより領域５（１つのみ示す）にＳｉ基板を露出させる。
【００２９】
リソグラフィ、エッチング、およびポストエッチストリップの後に、それらの領域５は、自然酸化物層により覆われ、これは、好適にはＨＦディップであるウエット化学洗浄により、次のプロセス工程中に除去される。特徴的には、保護層３は、このＨＦディップ中にトンネル酸化物層を保護し、フローティングゲート構造が形成される領域中で、トンネル酸化物層の厚さは不変である。領域５の横側において、ウエット化学洗浄工程中に、トンネル酸化物層は僅かにエッチングされることができる。しかしながら、フローティングゲート構造の将来の位置（図１ａと図１ｊを参照）では、トンネル酸化物の厚さは維持される。これは、先端技術を越えた主な改良を表す。
【００３０】
次に、基板は、好ましくはエピタキシャルＳｉ成長のためにリアクタ中に入れられ、ここで次の工程がその場で行われる。可能であれば、プレエピベーキング工程が、６００℃と１０５０℃との間の温度、典型的には８５０℃で行われる。このプレエピベーキング工程の主目的は、ウエット洗浄装置からエピリアクタへの移動中に形成された酸化物を、領域５から除去することである。保護層としてアモルファスＳｉ層が使用された場合、プレエピベーキング工程中に、アモルファスシリコンは多結晶シリコンに変わる。次に、６００℃と１０００℃との間、好適には約８５０℃の温度の、ＨＣｌ含有前駆体を用いたその場エッチングにより、下層のトンネル酸化物に対して、保護層が選択的に除去される（図１ｄ）。代わりに、プレエピベークを行わず、同様の６００℃と１０００℃との間、好適には約８５０℃の温度の、その場ＨＣｌ処理により、下層のトンネル酸化物に対して、保護層３が選択的に除去されても良い。この工程はＨＣｌエッチング工程に限定されるものではなく、例えばＣｌ２のような他のハロゲン系前駆体の存在下で行っても良い。好適には保護層のエッチング対トンネル酸化物のエッチングの、エッチングプロセスの選択性は、１００：１またはそれ以上である。好ましくは１０：１またはそれ以上で、この工程中に領域５で、限定された量より多くのＳｉはエッチングされない。しかしながら、より多くの単結晶Ｓｉがエッチングされた場合でも（選択性が無い場合でも）、その上に更に単結晶ＳｉがＳＥＧにより成長させる、酸化物のない単結晶Ｓｉの表面が、領域５の中に得られれば、結果は満足である。
【００３１】
この後、ＳＥＧ工程が行われ（図１ｅ）、領域５から始まり、ＣＭＰストッパ４の高さを超える厚さまでトンネル酸化物の上に延びる、横方向にオーバー成長する（overgrowing）単結晶Ｓｉ層６を形成する。好適には、ＣＭＰストッパ４は領域５の間に形成され、２つの隣り合った領域５から生じる２つのオーバー成長するエピタキシャルＳｉ層が、２つの領域５の間に位置するＣＭＰストップの上の空間で相互に接続する。この方法で、２つの単結晶層の間の境界領域は、ストッパのいずれかの側でも、基板領域から安全な距離となる。そのような境界領域は接続されて、結晶構造に関して不規則となる。
【００３２】
これに続いて、ＣＭＰ工程が行われ、単結晶Ｓｉ層を平坦化し（図１ｆ）、続いて、例えばシリコン窒化物ストッパの選択ウエットエッチングにより、ＣＭＰストッパが除去される。（図１ｇ）。
【００３３】
更なる工程（図１ｈ〜図１ｇ）により、柱状のフローティングゲート構造が形成される。ＣＭＰの後、誘電体材料（例えばＳｉＮまたはＳｉＯ２）を含む、またはからなるハードマスク層７が、図１ｈに示すように、単結晶Ｓｉ６の上に堆積される。レジスト層８が、ハードマスク層の上でパターニングされる。更に、複数の柱状のフローティングゲート構造９が、図１ｉに示すように、ハードマスク層７と単結晶Ｓｉ材料６とを含むスタックをエッチングして、トンネル酸化物の上で止めることによりパターニングされる。パターニングされた構造は、１０ｎｍと２０ｎｍとの間、好適には１１ｎｍと１３ｎｍとの間のハーフピッチを有する。
【００３４】
図１ｊに示すように、トンネル酸化物と下層の基板（単結晶Ｓｉ）がエッチングされ、更に、約３００から３５０ｎｍの深さを有するトレンチ１０を形成する。次の工程（図１ｋ）で、シャロートレンチアイソレーション（ＳＴＩ）領域１１が、トレンチ１０を絶縁材料（好適にはシリコン酸化物）で充填することにより形成される。ＳＴＩ酸化物は、トンネル酸化物２の丁度上の高さまでトレンチを充填するが、フローティングゲート構造９の最も広い部分は露出したまま残される。
【００３５】
次の工程（図１ｌ）では、フローティングゲートがそこから形成される単結晶シリコンの熱酸化により、フローティングゲート構造９の側壁上に、ＳｉＯ２層１２が形成される。この方法では、高品質の熱酸化物の非常に薄い層（５ｎｍと１５ｎｍとの間、好適には５ｎｍと１０ｎｍとの間、更に好適には６ｎｍと８ｎｍとの間）が、１０−２０ｎｍ、好適には１０−１５ｎｍ、更に好適には１１−１３ｎｍのハーフピッチを有するフローティングゲート構造の側壁上に形成される。ハーフピッチの上述の数は、長さ（厚さ）が５ｎｍのフローティングゲート構造に基づき、コントロールゲート構造（図１ｍ）も同様に５ｎｍの長さを有する。
【００３６】
特徴的には、ハードマスク層７はフローティングゲート構造の上に保持され、フローティングゲートの上面またはフローティングゲートの上の角と、コントロールゲート１３との間の望まないリークを防止する。好適には、フローティングゲート構造の上に残されたハードマスク層７は、単結晶フローティングゲートとコントロールゲートとの間で、上部インターポリ誘電体として働く。特徴的には、ハードマスク層７の厚さは、熱成長ＳｉＯ２層１２の厚さより大きい（好適には約５−１５ｎｍ厚い）。
【００３７】
更に、コントロールゲート（ＣＧ）１３は多結晶シリコン材料の堆積により（例えばＣＶＤにより）形成され、図１ｍに示すように、側壁上に形成された熱成長ＳｉＯ２層１２を有するフローティングゲート構造を完全に囲む。
【００３８】
上記方法の工程は、単結晶Ｓｉ中で、両側の上に熱酸化物を有する、柱状フローティングゲートの高密度パターンを提供する。本発明の方法では、熱成長ＳｉＯ２層がフローティングゲート構造の側壁上に形成できるような薄膜のために、１１−１３ｎｍのハーフピッチが達成できる。このハーフピッチは、ＯＮＯインターポリ誘電体膜厚を有することは不可能であろう。
【００３９】
本発明の第２の形態にかかる方法が、同じく図１ａから図１ｍに基づいて示される。しかしながら、保護層３は、第２の形態にかかる任意の層であり、横側上の薄い熱的に形成された酸化物層を有する柱状のフローティングゲート構造の形成により特徴付けられる。
【００４０】
第１の工程（図１ａ）では、単結晶シリコン基板１が提供され、基板上にトンネル酸化物層２が形成される。これは、好適には基板の熱酸化により得られるＳｉＯ２の薄層である。トンネル酸化物の膜厚は、５−１０ｎｍのオーダーである。
【００４１】
本発明の第２の形態で任意的な工程では、続いて、例えば化学気相堆積（ＣＶＤ）により、トンネル酸化物層２の上に保護層３が堆積される。この保護層は、アモルファスＳｉ層でも良い。代わりに、これは多結晶Ｓｉ層でも良い。この層の厚さは数ｎｍでも良く、いずれの場合も、この厚さは、全てのトンネル酸化物層を被覆し、続くウエット化学洗浄工程中に全体の被覆を維持するのに充分でなければならない。
【００４２】
次に、ストップ構造４が、アモルファスシリコン層の上に形成される（図１ｂ）。それらの構造（１つのみを示す）は、化学機械研磨（ＣＭＰ）作業を止めるように形成される。好適な具体例では、それらのストップ構造は、Ｓｉ３Ｎ４の層を堆積し、次にその層をパターニングして得られたシリコン窒化物（Ｓｉ３Ｎ４）ストッパであり、ＣＭＰストッパとして働く突起部を形成する。特徴的には、エピタキシャル成長中に、シリコンは化学量論的Ｓｉ３Ｎ４からなるストッパ上で核生成しない。
【００４３】
代わりに、保護層を用いない場合、基板１とストッパ４の上に等角に堆積される、トンネル酸化物層２と（任意的に）保護層３を形成する前に、ストッパが基板１の上に直接形成されても良い。
【００４４】
次に、公知のリソグラフィとドライエッチングプロセスにより、トンネル酸化物２とアモルファスＳｉ層３とのスタック中（または保護層が用いられない場合はトンネル酸化物中）に、開口部がエッチングされ（図１ｃ）、これに続いて、ポストエッチウエット洗浄（ストリップ）プロセスが行われ、これにより領域５（１つのみ示す）にＳｉ基板を露出させる。
【００４５】
リソグラフィ、エッチング、およびポストエッチストリップの後に、それらの領域５は、自然酸化物層により覆われ、これは、好適にはＨＦディップであるウエット化学洗浄により、次のプロセス工程中に除去される。特徴的には、存在する場合は、保護層３は、このＨＦディップ中にトンネル酸化物層を保護し、フローティングゲート構造が形成される領域中で、トンネル酸化物層の厚さは不変である。領域５の横側において、ウエット化学洗浄工程中に、トンネル酸化物層は僅かにエッチングされることができる。しかしながら、フローティングゲート構造の将来の位置（図１ａと図１ｊを参照）では、トンネル酸化物の厚さは維持される。
【００４６】
次に、基板は、好ましくはエピタキシャルＳｉ成長のためにリアクタ中に入れられ、ここで次の工程がその場で行われる。可能であれば、プレエピベーキング工程が、６００℃と１０５０℃との間の温度、典型的には８５０℃で行われる。このプレエピベーキング工程の主目的は、ウエット洗浄装置からエピリアクタへの移動中に形成された酸化物を、領域５から除去することである。保護層としてアモルファスＳｉ層が使用された場合、プレエピベーキング工程中に、アモルファスシリコンは多結晶シリコンに変わる。どのようなタイプの保護層が用いられても、６００℃と１０００℃との間、好適には約８５０℃の温度の、ＨＣｌ含有前駆体を用いたその場エッチングにより、下層のトンネル酸化物に対して、この保護層が選択的に除去される（図１ｄ）。代わりに、プレエピベークを行わず、同様の６００℃と１０００℃との間、好適には約８５０℃の温度の、その場ＨＣｌ処理により、下層のトンネル酸化物に対して、保護層３が選択的に除去されても良い。この工程はＨＣｌエッチング工程に限定されるものではなく、例えばＣｌ２のような他のハロゲン系前駆体の存在下で行っても良い。好適には、保護層のエッチング対トンネル酸化物のエッチングの、エッチングプロセスの選択性は、１００：１またはそれ以上である。単結晶シリコンに対する保護層のエッチングのエッチングプロセスの選択性は、より臨界的ではない。好ましくは１０：１またはそれ以上で、この工程中に領域５で、限定された量より多くのＳｉはエッチングされない。しかしながら、より多くの単結晶Ｓｉがエッチングされた場合でも（選択性が無い場合でも）、その上に更に単結晶ＳｉがＳＥＧにより成長させる、酸化物のない単結晶Ｓｉの表面が、領域５の中に得られれば、結果は満足である。
【００４７】
この後、ＳＥＧ工程が行われ（図１ｅ）、領域５から始まり、ＣＭＰストッパ４の高さを超える厚さまでトンネル酸化物の上に延びる、横方向にオーバー成長する単結晶Ｓｉ層６を形成する。好適には、ＣＭＰストッパ４は領域５の間に形成され、２つの隣り合った領域５から生じる２つのオーバー成長するエピタキシャルＳｉ層が、２つの領域５の間に位置するＣＭＰストップの上の空間で相互に接続する。この方法で、２つの単結晶層の間の境界領域は、ストッパのいずれかの側でも、基板領域から安全な距離となる。そのような境界領域は接続されて、結晶構造に関して不規則となる。
【００４８】
これに続いて、ＣＭＰ工程が行われ、単結晶Ｓｉ層を平坦化し（図１ｆ）、続いて、例えばシリコン窒化物ストッパの選択ウエットエッチングにより、ＣＭＰストッパが除去される。（図１ｇ）。
【００４９】
更なる工程（図１ｈ〜図１ｍ）により、柱状のフローティングゲート構造が形成される。ＣＭＰの後、誘電体材料（例えばＳｉＮまたはＳｉＯ２）を含む、またはからなるハードマスク層７が、図１ｈに示すように、単結晶Ｓｉ６の上に堆積される。レジスト層８が、ハードマスク層の上でパターニングされる。更に、複数の柱状のフローティングゲート構造９が、図１ｉに示すように、ハードマスク層７と単結晶Ｓｉ材料６とを含むスタックをエッチングして、トンネル酸化物の上で止めることによりパターニングされる。パターニングされた構造は、１０ｎｍと２０ｎｍとの間、好適には１１ｎｍと１３ｎｍとの間のハーフピッチを有する。
【００５０】
図１ｊに示すように、トンネル酸化物と下層の基板（単結晶Ｓｉ）がエッチングされ、更に、約３００から３５０ｎｍの深さを有するトレンチ１０を形成する。次の工程（図１ｋ）で、シャロートレンチアイソレーション（ＳＴＩ）領域１１が、トレンチ１０を絶縁材料（好適にはシリコン酸化物）で充填することにより形成される。ＳＴＩ酸化物は、トンネル酸化物２の丁度上の高さまでトレンチを充填するが、フローティングゲート構造９の最も広い部分は露出したまま残される。
【００５１】
次の工程（図１ｌ）では、フローティングゲートがそこから形成される単結晶シリコンの熱酸化により、フローティングゲート構造９の側壁上に、ＳｉＯ２層１２が形成される。この方法では、高品質の熱酸化物の非常に薄い層（５ｎｍと１５ｎｍとの間、好適には５ｎｍと１０ｎｍとの間、更に好適には６ｎｍと８ｎｍとの間）が、１０−２０ｎｍ、好適には１０−１５ｎｍ、更に好適には１１−１３ｎｍのハーフピッチを有するフローティングゲート構造の側壁上に形成される。ハーフピッチの上述の数は、長さ（厚さ）が５ｎｍのフローティングゲート構造に基づき、コントロールゲート構造（図１ｍ）も同様に５ｎｍの長さを有する。
【００５２】
特徴的には、ハードマスク層７はフローティングゲート構造の上に保持され、フローティングゲートの上面またはフローティングゲートの上の角と、コントロールゲート１３との間の望まないリークを防止する。好適には、フローティングゲート構造の上に残されたハードマスク層７は、単結晶フローティングゲートとコントロールゲートとの間で、上部インターポリ誘電体として働く。特徴的には、ハードマスク層７の厚さは、熱成長ＳｉＯ２層１２の厚さより大きい（好適には約５−１５ｎｍ厚い）。
【００５３】
更に、コントロールゲート（ＣＧ）１３は多結晶材料の堆積により（例えばＣＶＤにより）形成され、図１ｍに示すように、側壁上に形成された熱成長ＳｉＯ２層１２を有するフローティングゲート構造を完全に囲む。
【００５４】
上記方法の工程は、単結晶Ｓｉ中で、両側の上に熱酸化物を有する柱状フローティングゲートの高密度パターンを提供する。本発明の方法では、熱成長ＳｉＯ２層がフローティングゲート構造の側壁上に形成できるような薄膜のために、１１−１３ｎｍのハーフピッチが達成できる。このハーフピッチは、ＯＮＯインターポリ誘電体膜厚を有することは不可能であろう。
【００５５】
第２の形態にかかる方法は、ＯＮＯインターポリ誘電体厚さでは不可能である、柱状のフローティングゲート構造が２０ｎｍより小さい、好適には１１−１３ｎｍのハーフピッチを有して形成できるとの利点を生む。
【００５６】
第１および第２の形態で得られた結果の構造は、ＳＴＩ領域の方向に垂直にコントロールゲートとフローティングゲートとをパターニングした後、標準的なＮＡＮＤメモリアレイ（例えば、"Nonvolatile memory technologies with emphasis on Flash", Wiley-Interscience 2007, p.227-237 ISBN978-0471-77002-2 参照）のように操作される。全てのフローティングゲートは、ＮＡＮＤストリングとして働くＳＴＯ領域１１が形成されていない基板の領域と、メモリアレイのワードラインとして働くコントロールゲートとの交差点にある。
【図１ａ】
0005913909.tif 000002
【図１ｂ】
0005913909.tif 000003
【図１ｃ】
0005913909.tif 000004
【図１ｄ】
0005913909.tif 000005
【図１ｅ】
0005913909.tif 000006
【図１ｆ】
0005913909.tif 000007
【図１ｇ】
0005913909.tif 000008
【図１ｈ】
0005913909.tif 000009
【図１ｉ】
0005913909.tif 000010
【図１ｊ】
0005913909.tif 000011
【図１ｋ】
0005913909.tif 000012
【図１ｌ】
0005913909.tif 000013
【図１ｍ】
0005913909.tif 000014