(57)【特許請求の範囲】
【請求項１】
０を表わす値を含む３値信号を入力し、２つの駆動素子を駆動する２つの２値信号を、前記２つの２値信号の表す値の差が前記入力される３値信号の表す値に対応して、出力する駆動回路であって、
前記入力される３値信号の値が０を表わす場合、前記出力される２つの２値信号の組み合わせは前記入力される３値信号の入力の履歴に応じて決定されることを特徴とする駆動回路。
【請求項２】
前記入力される３値信号の入力の履歴に応じて反転するフラグ値を記憶するメモリを備え、前記フラグに応じて、前記出力される２つの２値信号の組み合わせを決定する請求項１に記載の駆動回路。
【請求項３】
０以外を表す値の３値信号が入力された後、０を表す値の３値信号が入力されると、前記フラグを反転させる請求項２に記載の駆動回路。
【請求項４】
０以外を表す値の３値信号が入力されると、前記フラグを反転させる請求項２に記載の駆動回路。
【請求項５】
０以外を表す値の３値信号が入力された後、０を表す値の３値信号が入力されると反転する第１のフラグと、第２のフラグであって前記第１のフラグに応じて反転する第２のフラグを記憶するメモリを備え、
第２のフラグに応じて、前記出力される２つの２値信号の組み合わせを決定する請求項１に記載の駆動回路。
【請求項６】
０以外を表す値の３値信号が入力されたときに出力される前記２つの２値信号の値の組み合わせのうちの一方が出力される回数をカウントするカウンタを備え、
前記カウンタの値に応じて、前記出力される２つの２値信号の組み合わせを決定する請求項１に記載の駆動回路。
【請求項７】
０を表わす値を含む３値信号を入力し、２つの駆動素子を駆動する２つの２値信号を、前記２つの２値信号の表す値の差が前記入力される３値信号の表す値に対応して、出力する駆動回路の動作方法であって、
前記入力される３値信号の値が０を表わす場合、前記出力される２つの２値信号の組み合わせは前記入力される３値信号の入力の履歴に応じて決定することを特徴とする、駆動回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３値信号により駆動素子を駆動する駆動回路などに関する。特に、本発明は、デジタル信号をアナログ音声に直接変換するデジタルスピーカ装置を使ったデジタル音響システム及びそのアプリケーションにおいて３値信号によりデジタルスピーカを駆動する駆動回路に好適に利用することができる。
【背景技術】
【０００２】
デジタル信号をアナログ音声に直接変換するデジタルアナログ変換装置としてWO2007/135928A1が提案されている。以下、WO2007/135928A1に提案されているような、デジタル音声信号を入力し複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）を用いてデジタル信号をアナログ音声に直接変換するシステムを、デジタル音響システムと呼ぶ。【０００３】
このようなデジタル音響システムは、アナログ電気信号でスピーカを駆動していたアナログ音響システムに比べて、システムの消費電力が小さいという特徴があるのに加えて、複数のスピーカまたは複数の駆動ユニット（コイル等）を使うことから、従来の一つのスピーカまたは単一の駆動ユニットを使ったアナログ音響システムに比べて低電圧で大きな音圧を出力することが可能である。【０００４】
WO2007/135928A1に提案されているデジタル音響システムは、ΔΣ変調器とミスマッチシェーピングフィルタ回路により複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）を駆動することによりアナログ音声を直接変換するデジタルスピーカ装置により構成されている。【０００５】
図１にΔΣ変調器と後置フィルタ回路により複数のデジタル信号を出力する回路と複数のスピーカ駆動素子からなるデジタルスピーカ装置のシステム形態の従来例を示す。1bitのデジタル入力信号(101)はΔΣ変調器(102)に入力される、ΔΣ変調器(102)でn bitsの複数のデジタル信号(103)に変換する。n bitsの複数のデジタル信号はフォーマッター回路(104)でm bitsの温度計コード(105)に変換された後に後置フィルター(106)でミスマッチシェーピングされたk個のデジタル信号(107)に変換される。s個のスピーカ駆動回路(108)は、前記のデジタル選択信号に応じて０と＋１と−１の３値で制御されることを特徴としている。【０００６】
特開2010-028783号公報には、駆動素子をデジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の従来例が示されている。【０００７】
WO2007/135928A1に提案されているデジタル音響システムでは、前記後置フィルタは複数のコイル（ユニット）を駆動する際に問題となる複数のコイル（ユニット）間の製造バラつきに起因するノイズをミスマッチシェーピング法により除去している。【０００８】
以上の様に、デジタル音響システムではデジタル選択信号に応じて０と＋１と−１の３値で駆動素子を駆動する事が求められる。複数の駆動素子それぞれの特性バラつきは、コイル（ユニット）間の製造バラつきと同様に、後置フィルタによるスマッチシェーピング法により除去することが可能であるが、０と＋１と−１の３値の信号を駆動する駆動素子の遷移方向に依存したバラつきに起因するノイズは除去出来ないという問題があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】WO2007/135928A1
【特許文献２】特開2010-028783号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上説明したように、デジタル音声信号から生成された複数のデジタル信号により駆動される複数のコイルからなるデジタル音響システムを用いたデジタル音響システムを構築する場合、特に複数の駆動素子のデジタル選択信号に応じて０と＋１と−１の３値で制御する場合に駆動素子の遷移方向に依存したパルス幅のバラつきに起因するノイズを抑えられないという課題がある。０と＋１と−１の３値の信号間のバラつきを避けるために、各信号パルスの面積を同一にしつつ、回路規模の増大を招かない工夫が必要である。
【課題を解決するための手段】
【００１１】
本発明は、デジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムにおいて、駆動素子の遷移方向に依存したパルス幅のバラつきを一定にすることで０と＋１と−１の３値の信号間パルス幅のバラつきを均一化する仕組みを提供する。【００１２】
本発明の一実施形態として、０を表わす値を含む３値信号を入力し、２つの駆動素子を駆動する２つの２値信号を、前記２つの２値信号の表す値の差が前記入力される３値信号の表す値に対応して、出力する駆動回路であって、前記入力される３値信号の値が０を表わす場合、前記出力される２つの２値信号の組み合わせは前記入力される３値信号の入力の履歴に応じて決定されることを特徴とする駆動回路を提供する。【００１３】
本発明の一実施形態として、０を表わす値を含む３値信号を入力し、２つの駆動素子を駆動する２つの２値信号を、前記２つの２値信号の表す値の差が前記入力される３値信号の表す値に対応して、出力する駆動回路の動作方法であって、前記入力される３値信号の値が０を表わす場合、前記出力される２つの２値信号の組み合わせは前記入力される３値信号の入力の履歴に応じて決定することを特徴とする、駆動回路の動作方法を提供する。
【発明の効果】
【００１４】
本発明によれば、０と＋１と−１の３値で複数の駆動素子を駆動する際の各信号間のパルス幅のバラつきを抑えることが可能となる。特に、デジタル音声信号から生成された複数のデジタル信号により駆動される複数のコイルからなるデジタル音響システムを構築する事が可能となり、デジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動する際の各信号間のパルス幅のバラつきを抑えることが可能となる。これにより、デジタル音響システムの本来の低消費電力特性を生かしながらノイズを抑えた高音質の音響再生が可能となる。
【図面の簡単な説明】
【００１５】
【図１】デジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの従来例の駆動回路の一例図。
【図２】本発明の第１の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の構成図。
【図３】本発明の第１の実施例のデジタル音響システムの駆動回路用ロジック回路の動作を説明するためのフローチャート。
【図４ａ】デジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の従来例の駆動動作波形の一例図。
【図４ｂ】本発明の第１の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の駆動動作波形例の一例図。
【図４ｃ】本発明の第１の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の駆動動作波形の別の一例図。
【図４ｄ】本発明の第１の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の駆動動作波形の更に別の一例図。
【図５ａ】デジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の従来例の駆動動作波形と駆動電流波形の一例図。
【図５ｂ】本発明の第１の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の駆動動作波形と駆動電流波形。
【図６】本発明の第２の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の構成図。
【図７】本発明の第２の実施例のデジタル音響システムの駆動回路用ロジック回路の動作を説明するためのフローチャート。
【図８】本発明の第３の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の構成図。
【図９】本発明の第４の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の構成図。
【図１０】本発明の第５の実施例のデジタル選択信号に応じて０と＋１と−１の３値で複数の駆動素子を駆動するデジタル音響システムの駆動回路の構成図。
【発明を実施するための形態】
【００１６】
以下、本発明を実施するための形態を複数の実施例として説明する。なお、本発明はこれらの実施例に限定されることはない。本発明はこれらの実施例に種々の変形を加えて実施することが可能である。
【００１７】
図２に本発明の第１の実施例の回路構成を示す。駆動トランジスタのドライブ回路(201)と前記ドライブ回路(201)とにより駆動される一組のソース側駆動トランジスタ(202)とシンク側駆動トランジスタ(203)が負荷コイル(204)を介してブリッジ接続されている。また、０と＋１と−１の３値で駆動する駆動回路の前段にロジック回路(205)とメモリ(206)とが接続されている。これにより、ロジック回路(205)に入力される３値の信号の履歴に応じて、前記ブリッジ接続されたドライブ回路への二本の駆動信号(Ａと/Ａ)の組み合わせを変調する。特に前記入力信号が０の時に前記二本の駆動信号(Ａと/Ａ)として、{0,0}と{1,1}の二種類の組み合わせを時系列に相互に出力する事を特徴とする。
【００１８】
以下では、３値信号は、０、＋１および−１の値の組み合わせであるとする。なお、０、＋１および−１は例示であり、任意の値の組み合わせとすることができる。また、以下では、駆動信号は０と１との値の組み合わせであるとするが、３値信号と同様に任意の値の組み合わせとすることができる。
【００１９】
特に、３値信号を０、＋１、−１とし、２値信号を０と１とすることにより、２つの２値信号の差を３値信号と対応させることができる。すなわち、０−０＝０、１−１＝０、１−０＝＋１、０−１＝−１となる。
【００２０】
図３に、本発明の第１の実施例に係る図２に示すロジック回路(205)で実行されるアルゴリズムによるフローチャートを示す。本実施例では入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)に対する出力をそれぞれ{1,0}と{0,1}とする。これにより、１−０＝＋１、０−１＝−１となる。また、メモリが記憶するフラグの値（フラグ値）を反転する。例えば現在のフラグ値が０であれば次のフラグ値を１とし、現在のフラグ値が１であれば次のフラグ値を０とする。入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に対してメモリが記憶するフラグ値に応じて、{0,0}と{1,1}の二種類の組み合わせを出力する。これにより、０−０＝０また１−１＝０となる。
【００２１】
図４aにデジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の従来例の信号波形を示す。入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)にそれぞれ{1,0}と{0,1}とを出力し、入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に{0,0}を常に出力している。
【００２２】
図４bにデジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の第１の実施例の信号波形を示す。入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)にそれぞれ{1,0}と{0,1}とを出力し、入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に{0,0}または{1,1}を出力している。
【００２３】
図４ｂの例では、図３に示したフローチャートにおいて、入力された信号(IN)が＋１または−１の場合であり、かつ、一つ前に入力された信号(IN)が０の場合にメモリが記憶するフラグ値を反転している。入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に対してメモリが記憶するフラグ値に応じて、{0,0}と{1,1}の二種類の組み合わせを出力する。
【００２４】
図４ｃにデジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の第１の実施例の別の信号波形を示す。入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)にそれぞれ{1,0}と{0,1}とを出力し、入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に{0,0}または{1,1}を出力している。
【００２５】
図４ｃの例では、図３に示したフローチャートにおいて、入力された信号(IN)が＋１または−１の場合にメモリが記憶するフラグ値を反転している。入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に、メモリが記憶するフラグ値に応じて、{0,0}と{1,1}の二種類の組み合わせを出力する。
【００２６】
図４ｄの例では、図３に示したフローチャートにおいて、入力された信号(IN)が＋１または−１の場合でかつ、一つ前に入力された信号(IN)が０の場合にメモリ[0]に保存されたフラグ値を反転し、同時にメモリ[1]として記憶するフラグ値をメモリ[0]の内容により反転している。入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に、メモリ[1]として記憶するフラグ値に応じて、{0,0}と{1,1}の二種類の組み合わせを出力する。
【００２７】
本発明によれば、図２に示したように０と＋１と−１の３値で駆動する駆動回路の前段に、ロジック回路とメモリを接続して、ロジック回路に入力される０と＋１と−１の３値の信号の履歴に応じて、前記ブリッジ接続されたドライブ回路への二本の駆動信号(Ａと/Ａ)の組み合わせが変調される。これにより、前記入力信号が０の時に前記二本の駆動信号(Ａと/Ａ)として{0,0}と{1,1}の二種類の組み合わせを時系列に相互に使う事が可能になる。
【００２８】
図５ａにデジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の従来例の入力信号波形と駆動されるコイルに流れる電流を示す。入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)に対してそれぞれ{1,0}と{0,1}として出力し、入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に対して{0,0}を常に出力している。入力された信号(IN)が＋１、０または−１であるかに応じて、駆動されるコイルに流れる電流が＋１、０または−１となっている。
【００２９】
図５ａに示した従来例では、駆動されるコイルに流れる電流が０から＋１または０から−１に変化する遷移タイミング(501a)での二本の駆動信号(Ａと/Ａ)は常に０から１に変化する。同様に、駆動されるコイルに流れる電流が＋１から０または−１から０に変化する遷移タイミング(502a)での二本の駆動信号(Ａと/Ａ)は常に１から０に変化する。
【００３０】
この様に、駆動されるコイルに電流が流れ始める遷移タイミング(501a)と流れ終わる遷移タイミング(502a)とにおいて、駆動回路は同じスイッチング動作を行なう。このため、例えば、二本の駆動信号(Ａと/Ａ)により駆動される駆動トランジスタの特性が、駆動信号(Ａと/Ａ)が、０から１へ遷移する場合と、１から０の遷移する場合と、で異なると、駆動されるコイルに流れる電流のパルス幅が理想的なパルス幅と異なる幅となって変調されるという問題が生じる。
【００３１】
一方、図５ｂは、デジタル選択信号に応じて０と＋１と−１の３値で駆動する駆動回路の本発明の実施例における入力信号波形と駆動されるコイルに流れる電流を示している。入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)にそれぞれ{1,0}と{0,1}を出力し、入力された信号(IN)が０の場合には、二本の駆動信号(Ａと/Ａ)に{0,0}または{1,1}を交互に出力している。このとき、入力された信号(IN)が＋１、０または−１のいずれかであるかに応じて、駆動されるコイルに流れる電流は＋１、０または−１となっている。
【００３２】
図５ｂに示した本願の実施例では、駆動されるコイルに流れる電流が０から＋１、または、０から−１に変化する遷移タイミング(502a)での二本の駆動信号(Ａと/Ａ)の動作は、０から１に変化する場合と１から０に変化する場合とのどちらも生じる。同様に、駆動されるコイルに流れる電流が＋１から０に、または、−１から０に変化する遷移タイミング(502b)での二本の駆動信号(Ａと/Ａ)の動作も０から１に変化する場合と１から０に変化する場合とのどちらも生じる。
【００３３】
この様に、駆動されるコイルに電流が流れ始める遷移タイミング(501b)と流れ終わる遷移タイミング(502b)とにおける駆動回路のスイッチング動作が固定されていないので、二本の駆動信号(Ａと/Ａ)により駆動される駆動トランジスタの特性が、０から１へ遷移する場合と１から０へ遷移する場合とで異なっていても、駆動されるコイルに流れる電流のバラつきが均質化される。
【００３４】
図６に本発明の第２の実施例を示す。駆動トランジスタのドライブ回路(601)と、前記ドライブ回路により駆動される一組のソース側駆動トランジスタ(602)およびシンク側駆動トランジスタ(603)と、が負荷コイル(604)を介してブリッジ接続されている。０と＋１と−１の３値で駆動する駆動回路の前段に、ロジック回路(605)と、入力信号が０の時の駆動信号(Ａと/Ａ)の出力の組み合わせである{0,0}と{1,1}の頻度をカウントするカウンタ回路(607)とを接続している。ロジック回路に入力される０と＋１と−１の３値の信号と前記カウンタの値に応じて、前記ブリッジ接続されたドライブ回路への二本の駆動信号(Ａと/Ａ)の組み合わせを変調する。また、第１の実施例におけるように、メモリを用いて、メモリの状態とにも応じて、前記駆動信号の組み合わせ(Ａと/Ａ)を変調することもできる。特に前記入力信号が０の時に前記二本の駆動信号(Ａと/Ａ)として、{0,0}と{1,1}の二種類の組み合わせを時系列に相互に均等に使う事を特徴とする。
【００３５】
図７に本発明の第２の実施例における図６のロジック回路(605)で実行されるアルゴリズムに関し説明している。本実施例では、入力された信号(IN)が＋１または−１の場合に、二本の駆動信号(Ａと/Ａ)をそれぞれ{1,0}と{0,1}として出力する。入力された信号(IN)が０の場合には駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせをカウントするカウンタの値に応じて、{0,0}と{1,1}の二種類の組み合わせから選択した値を出力しカウンタを更新する。
【００３６】
第２の実施例によれば、駆動されるコイルに電流が流れ始める遷移タイミングと流れ終わる遷移タイミングと駆動回路のスイッチング動作が固定されていないので、二本の駆動信号(Ａと/Ａ)により駆動される駆動トランジスタの特性が、駆動信号(Ａと/Ａ)の０から１への遷移の場合と１から０への遷移の場合で異なっていても、駆動されるコイルに流れる電流のバラつきが均質化される。更に、入力された信号(IN)が０の場合の駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせが均質になるので、コイルに電流を流している状態（＋１または−１）からコイルに電流を流さない状態への遷移のバラつきも均質化される。
【００３７】
第２の実施例では、入力された信号(IN)が０の場合の駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせを均質にする為に、駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせをカウントする為にカウンタを設けたが、カウンタの代りに、{0,0}と{1,1}の二種類の組み合わせの出現頻度を積分する積分回路で代替することも可能である。
【００３８】
駆動信号が２値の場合、０は時系列に{0,1}もしくは{1,0}、＋１は{1,1}、−１は{0,0}で表現されている。０を表現する組み合わせ{0,1}、{1,0}はどちらも遷移数が同じなので、−１から＋１の間の表現の線形性が保証されているので、駆動されるコイルに電流が流れ始める遷移タイミングと流れ終わる遷移タイミングと駆動回路のスイッチング動作のバランスを取るのが容易であるという利点がある。しかしながら０を表現する際に、常にスイッチング動作が生じてしまうので、スピーカを駆動する応用では、小信号時の消費電流が増加するという課題があった。
【００３９】
図８に本発明の第３の実施例を示す。本実施例では入力信号(IN)が１もしくは０の２値の信号の場合に＋１、０、−１の３値の信号に変換する回路が付け加えられた場合の回路構成を示している。ブリッジ接続された０と＋１と−１の３値で駆動する駆動回路(805)の前段に、加算回路(801)と、伝達関数Hのループフィルター(802)と、ループフィルタの出力を０と＋１と−１に量子化する量子化器(803)を接続して、前記量子化器からの０と＋１と−１の信号を前記加算器にフィードバックすることで、２値の信号から０と＋１と−１の信号を得る。量子化器(803)の出力が０の場合は、第１や第２の実施例と同様に、駆動回路(805)で０を出力するための信号の組み合わせを出力する。
【００４０】
第３の実施例によれば、入力された２値の信号をループフィルタと量子化器により３値に変換することで、０を表現する際のスイッチング動作を最小化し、小信号時の消費電流の増加を抑える事が可能になる。入力される２値の信号は、−１から＋１の間の表現の線形性が保証されているので、３値に変換された駆動信号でも線形性を保つ事が容易になり、−１、０、＋１の頻度をループフィルタの伝達関数により調整出来る。駆動回路の二本の駆動信号(Ａと/Ａ)により駆動される駆動トランジスタの特性が、駆動信号(Ａと/Ａ)の０から１への遷移の場合と１から０への遷移の場合で異なっていても、駆動されるコイルに流れる電流のバラつきを均質化することも可能であり、入力された信号(IN)が０の場合の駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせを均質に調整することも可能になるので、コイルに電流を流している状態（＋１もしくは−１）からコイルに電流を流さない状態への遷移のバラつきも均質化される。
【００４１】
図９に本発明の第４の実施例を示す。本実施例では入力信号(IN)が１もしくは０の２値の信号の場合に＋１、０、−１の３値の信号に変換する回路が付け加えられた場合の回路構成を示している。ブリッジ接続された０と＋１と−１の３値で駆動する駆動回路(905)の前段に、加算回路(901)と、伝達関数Hのループフィルター(902)と、ループフィルタの出力を０と＋１と−１に量子化する量子化器(903)を接続して、量子化器に接続された駆動回路(905)からの０と＋１と−１の信号を前記加算器にフィードバックすることで、２値の信号から０と＋１と−１の信号を得る。量子化器(903)の出力が０の場合は、第１や第２の実施例と同様に、駆動回路(905)で０を出力するための信号の組み合わせを出力する。
【００４２】
第４の実施例においては、駆動回路(905)の出力を積分器に帰還している。このように構成することにより、駆動回路(905)のトランジスタ特性のバラツキで生じるタイミング誤差や流れる電流のバラツキの影響を含め、3値に変換された出力信号と−１、＋１の入力信号との間の誤差が小さくなるように制御される。
【００４３】
図１０に本発明の第５の実施例を示す。図１０では、入力信号(IN)が０信号の場合に出力として{1,1}もしくは{00}の駆動信号に変換する本実施例の回路の回路構成を示している。この回路において、入力信号の0を検知する検知回路(1001)と、加算回路(1002)と、加算回路(1002)からの出力信号を積分する積分回路(1003)があり、積分回路の出力（X）を−１もしくは＋１に量子化する量子化器(1004)に接続して、量子化器(1004)の出力（Y）を前記加算回路(1002)にフィードバック(1005)する。また、量子化器(1004)の出力の符号に応じて駆動信号(1007)として{0,0}もしくは{1,1}を出力する駆動回路(1006)により構成されている。但し、前記フィードバックと積分動作は、検知回路により入力が0の値と検知された時にのみ動作する。
【００４４】
第５の実施例においては、量子化器(1004)の出力を加算器(1002)に帰還している。このように構成することにより、入力された信号が0の時の駆動信号が{0,0}もしくは{1,1}になる頻度が同じになる様にフィードバック制御される。これにより、駆動回路の二本の駆動信号(Ａと/Ａ)により駆動される駆動トランジスタの特性が、駆動信号(Ａと/Ａ)の０から１への遷移の場合と１から０への遷移の場合で異なっていても、駆動されるコイルに流れる電流のバラつきを均質化することも可能であり、入力された信号(IN)が0の場合の駆動信号(Ａと/Ａ)の{0,0}と{1,1}の二種類の組み合わせを均質に調整することも可能になる。したがって、コイルに電流を流している状態（＋１もしくは−１）からコイルに電流を流さない状態への遷移のバラつきも均質化される。同時に、入力信号が０の時にも駆動信号のコモンモード電圧が一定になるので、コモンモード電圧由来のEMIの放射やノイズの発生等も抑えられる。
【００４５】
以上述べたように、デジタル音声信号から生成された複数のデジタル信号により駆動される複数のコイルからなるデジタル音響システムを構築する場合、特に複数の駆動素子のデジタル選択信号に応じて０と＋１と−１の３値で制御する場合、３値の信号間のバラつきを抑えられないという問題を、駆動回路の前段に適切なロジック回路を接続して入力信号が０の時に前記二本の駆動信号(Ａと/Ａ)として、{0,0}と{1,1}の二種類の組み合わせを時系列に相互に均等に使う事により、ドライバー回路の遷移の方向の不均一さに起因する０と＋１と−１の３値の信号間のバラつきを均質化することが可能となる。同時に、入力信号が０の時にも駆動信号のコモンモード電圧が一定になるので、コモンモード電圧由来のEMIの放射やノイズの発生等も抑えられる。
【００４６】
本発明の一効果は、次の通りである。すなわち、複数のデジタル信号により駆動される複数のコイルからなるデジタル音響システムを構築する場合、特に複数の駆動素子をデジタル選択信号に応じて０と＋１と−１の３値で制御する場合において効果を発揮する。また、デジタル音響システム以外の応用においても、複数のアクチュエーターやコイルを複数の駆動素子をデジタル選択信号に応じて０と＋１と−１の３値で制御する場合には同様の効果を得る事が出来る。
【図３】
0005975997.tif 000002
【図７】
0005975997.tif 000003
【図１】
0005975997.tif 000004
【図２】
0005975997.tif 000005
【図４ａ】
0005975997.tif 000006
【図４ｂ】
0005975997.tif 000007
【図４ｃ】
0005975997.tif 000008
【図４ｄ】
0005975997.tif 000009
【図５ａ】
0005975997.tif 000010
【図５ｂ】
0005975997.tif 000011
【図６】
0005975997.tif 000012
【図８】
0005975997.tif 000013
【図９】
0005975997.tif 000014
【図１０】
0005975997.tif 000015