(57)【特許請求の範囲】
【請求項１】
スイッチング素子と環流用の素子とを有し、少なくとも前記スイッチング素子をオン・オフさせ、インダクタンスを介して直流の入力電圧を直流の出力電圧に変換するスイッチング電源回路において、
基準電圧生成回路の出力信号である基準電圧と、前記出力電圧に基づくフィードバック電圧とを比較して両者の偏差を増幅する誤差増幅器と、
前記基準電圧と前記誤差増幅器の出力電圧とを比較して前記基準電圧が前記誤差増幅器の出力電圧を超えた期間セット信号を出力するコンパレータと、
前記スイッチング素子がオンとなる期間を規定するパルス信号であるオンタイム信号を発生するオンタイム発生回路と、
前記セット信号によりセットされて前記スイッチング素子をオン状態とする一方、前記オンタイム信号によりリセットされて前記スイッチング素子をオフ状態とするフリップフロップ回路と、
直列に接続した第１の抵抗と第１のコンデンサとを有する積分回路を前記インダクタンスに並列に接続することにより前記出力電圧に含まれるリップル電圧を検出するリップル電圧検出回路と、
前記第１の抵抗と第１のコンデンサとの間と、前記誤差増幅器の出力側との間に接続した第２のコンデンサとを有することを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載するスイッチング電源回路において、
前記フリップフロップ回路は、前記セット信号が持続している間は前記スイッチング素子のオン状態を持続させるように構成したものであることを特徴とするスイッチング電源回路。
【請求項３】
請求項１または請求項２に記載するスイッチング電源回路において、
前記誤差増幅器の前記出力側に一端側が接続された第３のコンデンサを有することを特徴とするスイッチング電源回路。
【請求項４】
請求項３に記載するスイッチング電源回路において、
前記第３のコンデンサの他端側は、前記誤差増幅器の前記出力電圧に基づくフィードバック電圧が印加される側に接続したことを特徴とするスイッチング電源回路。
【請求項５】
請求項１〜請求項４のいずれか一項に記載するスイッチング電源回路において、
前記誤差増幅器の出力側と前記出力電圧に基づくフィードバック電圧となっているフィードバック端子との間をスイッチ手段を介して接続したことを特徴とするスイッチング電源回路。
【請求項６】
請求項５に記載するスイッチング電源回路において、
前記スイッチ手段に直列に第２の抵抗を接続したことを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源回路に関し、特にＤＣ／ＤＣコンバータに適用して有用なものである。
【背景技術】
【０００２】
高速動作が可能なスイッチング電源回路として図３に示すようにフリップフロップ回路の出力でスイッチング素子をオン・オフさせて出力電圧を調整するように構成したものが提案されている。同図に示すように、このスイッチング電源回路は、出力電圧ＶＯＵＴに基づくフィードバック電圧ＦＢ（出力電圧ＶＯＵＴをフィードバック抵抗ＲＦＢ１，ＲＦＢ２の抵抗比で分圧した電圧）と基準電源ＶＯの出力電圧である基準電圧Ｖｒｅｆとを比較するコンパレータ１と、コンパレータ１でセットされるフリップフロップ回路２と、フリップフロップ回路２の出力信号が立下がってから所定の時間が経過した時点でフリップフロップ回路２をリセットさせるオンタイム発生回路３とを備えている。そして、フリップフロップ回路２の出力信号をバッファ回路４を介して主スイッチング素子（本例ではＰチャンネルのＭＯＳＦＥＴ）ＳＷ１および従スイッチング素子（本例ではＮチャンネルのＭＯＳＦＥＴ）ＳＷ２に供給することで、接続点Ｌｘを介して直列に接続された主スイッチング素子ＳＷおよび従スイッチング素子を同期整流方式によりオン・オフさせるようになっている。ここで、主スイッチング素子ＳＷ１の入力側には入力電圧ＶＩＮが印加されている。
【０００３】
かくして、接続点Ｌｘに接続されるインダクタンスＬを介してコンデンサＣＬで平滑化された所定の直流電圧である出力電圧ＶＯＵＴを得る。
【０００４】
かかるスイッチング電源回路では、コンパレータ１において、フィードバック電圧ＦＢと基準電圧Ｖｒｅｆとを比較し、そのコンパレータ１の出力でフリップフロップ回路２のセットを行い、これによりスイッチング素子ＳＷのオン・オフ制御を行うようになっているので、出力電圧ＶＯＵＴのリップル成分が小さい場合、フリップフロップ回路２におけるスイッチング制御が不安定なものとなってしまう。すなわち、出力電圧ＶＯＵＴのリップル成分が小さい場合、フィードバック電圧ＦＢの基準電圧Ｖｒｅｆに対する差分が充分なレベルとならないため、フリップフロップ回路２のセットのタイミングが本来あるべき時間軸上の位置からずれてしまう。これに同期して出力端子Ｑ_Ｂからバッファ回路４を介して主スイッチング素子ＳＷに供給されるパルス信号の立ち上がりおよび立下がりのタイミング、ならびにオンタイム発生回路３を介して送出されるオンタイム信号の立上がりのタイミングもずれてしまう。この結果、出力電圧ＶＯＵＴがうねりを含む等、不安定なものとなってしまう。 かかる現象はコンデンサＣＬとしてＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ）が低いコンデンサを用いた場合や、スイッチング周波数が高くなった場合により顕著になる。
【０００５】
図３に示すスイッチング電源回路では、抵抗Ｒ１およびコンデンサＣ１からなる積分回路をインダクタンスＬに並列に接続し、抵抗ＲとコンデンサＣ１との接続点に電圧Ｖｃを生成させ、この電圧ＶｃをコンデンサＣＦＢを介してコンパレータ１の入力側にフィードバックしている。ここで、電圧ＶｃはインダクタンスＬに流れる電流と相似な波形を持つ。したがって、コンパレータ１の入力側では出力信号ＶＯＵＴのリップル成分が充分大きな状態と等価な状態が形成される。この結果、前述の如き出力電圧ＶＯＵＴの不安定動作を回避して、出力電圧ＶＯＵＴのリップルが小さい場合でもフリップフロップ回路２におけるスイッチング動作の安定化を実現し得る。
【０００６】
しかしながら、図３に示すスイッチング電源回路においては、出力電圧ＶＯＵＴのリップル成分の振幅によって回路の応答性が変化する。そこで、大体数十ｍＶの振幅になるように調整される。この結果、振幅が大きくなると過渡応答が悪化し、逆に小さいと動作が不安定になる。
【０００７】
この種のスイッチング電源回路を数ＭＨｚの高い発振周波数で動作させるためには、コンパレータ１の高速化が必要になり、消費電流が大幅に増加し、ＤＣゲインが低いため負荷安定度が悪くなるという問題がある。また、コンパレータ１の反応遅れによる位相ずれが生じ、安定に動作しない場合が生起される。
【０００８】
そこで、特許文献１および特許文献２に開示するように、基準電圧を変動（特許文献１）させたり、動作の安定化を図るべくスイッチング素子に流れる電流を検出する（特許文献２）スイッチング電源回路が提案されている。しかしながら、これらはいずれも負荷安定度が悪化するという問題を有している。
【０００９】
さらに、動作の高速化を図り、負荷安定度も改善し得る従来技術として特許文献３がある。しかしながら、特許文献３におけるＣＲ積分回路の抵抗やコンデンサをＩＣ内に内蔵させようとすると抵抗の寄生容量の影響を無視できるような値に抵抗およびコンデンサの値を設定する必要があるが、これには非常に大きなレイアウト面積が必要になる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１１−１７６９９０号公報
【特許文献２】特開２０１１−１４７３２４号公報
【特許文献３】特開２０１０−２５２６２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記従来技術に鑑み、 セラミックコンデンサ等の低ＥＳＲのコンデンサを負荷容量に利用でき、数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、レイアウト面積も小さくすることができるＰＦＭ制御型のスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成する本発明の第１の態様は、
スイッチング素子と環流用の素子とを有し、少なくとも前記スイッチング素子をオン・オフさせ、インダクタンスを介して直流の入力電圧を直流の出力電圧に変換するスイッチング電源回路において、
基準電圧生成回路の出力信号である基準電圧と、前記出力電圧に基づくフィードバック電圧とを比較して両者の偏差を増幅する誤差増幅器と、
前記基準電圧と前記誤差増幅器の出力電圧とを比較して前記基準電圧が前記誤差増幅器の出力電圧を超えた期間セット信号を出力するコンパレータと、
前記スイッチング素子がオンとなる期間を規定するパルス信号であるオンタイム信号を発生するオンタイム発生回路と、
前記セット信号によりセットされて前記スイッチング素子をオン状態とする一方、前記オンタイム信号によりリセットされて前記スイッチング素子をオフ状態とするフリップフロップ回路と、
直列に接続した第１の抵抗と第１のコンデンサとを有する積分回路を前記インダクタンスに並列に接続することにより前記出力電圧に含まれるリップル電圧を検出するリップル電圧検出回路と、
前記第１の抵抗と第１のコンデンサとの間と、前記誤差増幅器の出力側との間に接続した第２のコンデンサとを有することを特徴とするスイッチング電源回路にある。
【００１３】
本態様によれば、誤差増幅器で増幅した誤差信号をコンパレータに入力しているので、ゲインを高くすることができ、負荷安定度が改善される。また、積分回路をインダクタンスに並列に接続し出力電圧に含まれるリップル電圧と相似な電圧波形を第１の抵抗と第１のコンデンサとの間の接続点に生成させることが出来る。しかも、前記電圧は第２のコンデンサを介してコンパレータの入力側に印加しているので、コンパレータに十分なリップル情報が供給される。この結果、出力電圧の不安定動作を回避することができる。
【００１４】
本発明の第２の態様は、
第１の態様に記載するスイッチング電源回路において、
前記フリップフロップ回路は、前記セット信号が持続している間は前記スイッチング素子のオン状態を持続させるように構成したものであることを特徴とするスイッチング電源回路にある。
【００１５】
本態様によれば、オンタイム発生回路に設定されたオンタイム期間を超えてもセット信号の変化した状態が持続している限りスイッチ素子のオン状態を持続させることができる。この結果、急激な負荷上昇が生起されても出力電圧を円滑に目標値に収束させることができる。
【００１６】
本発明の第３の態様は、
第１または第２の態様に記載するスイッチング電源において、
前記誤差増幅器の前記出力側に一端側が接続された第３のコンデンサを有することを特徴とするスイッチング電源回路にある。
【００１７】
本態様によれば、リップル電圧に相似な積分回路の電圧を、第２のコンデンサと第３のコンデンサとの容量の比で調整することができ、かかる調整により前記電圧を減衰してコンパレータに供給することができる。この結果、リップル電圧に相似な積分回路の電圧を大きく設定でき、第１の抵抗および第１のコンデンサの値を小さくして、それらの占有面積を低減することができる。また、第１の抵抗による寄生容量も小さくすることができる。
【００１８】
本発明の第４の態様は、
第３の態様に記載するスイッチング電源回路において、
前記第３のコンデンサの他端側は、前記誤差増幅器の前記出力電圧に基づくフィードバック電圧が印加される側に接続したことを特徴とするスイッチング電源回路にある。
【００１９】
本態様によれば、出力端子の変動をフィードバック端子から第３のコンデンサを介して誤差増幅器に供給することができるので、誤差増幅器の位相補償を良好に行うことができ、応答の迅速化も図り得る。
【００２０】
本発明の第５の態様は、
第１〜第４の態様のいずれか一つに記載するスイッチング電源回路において、
前記誤差増幅器の出力側と前記出力電圧に基づくフィードバック電圧となっているフィードバック端子との間をスイッチ手段を介して接続したことを特徴とするスイッチング電源回路にある。
【００２１】
本態様によれば、スイッチ手段をオンにすることで前記誤差増幅器は第１のコンデンサによる位相補償の影響を受けなくなるため、出力電圧の不安定動作を回避することができる。
【００２２】
本発明の第６の態様は、
第５の態様に記載するスイッチング電源回路において、
前記スイッチ手段に直列に第２の抵抗を接続したことを特徴とするスイッチング電源回路にある。
【００２３】
本態様によれば、フィードバック端子と誤差増幅器との間にスイッチ手段および第２の抵抗を接続しているので、スイッチ手段をオンにすることで第２の抵抗で生成されるゲインを加算して負荷安定度を向上させることができる。
【発明の効果】
【００２４】
本発明は、誤差増幅器で増幅した誤差信号をコンパレータに入力しているので、ゲインを高くすることができる。この結果負荷安定度を高くすることができる。
【００２５】
また、積分回路をインダクタンスに並列に接続して出力電圧に含まれるリップル電圧と相似な電圧波形を第１の抵抗と第１のコンデンサとの間の接続点に生成させることができるように構成するとともに、前記電圧は第２のコンデンサを介してコンパレータの入力側に印加しているので、コンパレータに十分なリップル情報が供給される。この結果、出力電圧ＶＯＵＴの不安定動作を回避することができる。
【００２６】
かくして、セラミックコンデンサ等の低ＥＳＲのコンデンサを負荷容量に利用でき、数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、レイアウト面積も小さくすることができるＰＦＭ制御型のスイッチング電源回路を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態に係るスイッチング電源回路を示す回路図である。
【図２】図１に示すスイッチング電源回路におけるフルオン時の負荷過渡応答を示す各部の波形図である。
【図３】従来技術に係るスイッチング電源回路を示す回路図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を図面に基づき詳細に説明する。図１は、本発明のスイッチング電源回路を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、入力電源ＶＩＮに接続された主スイッチング素子ＳＷ１と、接続点Ｌｘを介して主スイッチング素子ＳＷ１に接続された従スイッチング素子ＳＷ２とを有しており、これらの主、従スイッチング素子ＳＷ１、ＳＷ２を交互にオン・オフさせる。このことによりインダクタンスＬを介して直流の入力電圧を直流の出力電圧ＶＯＵＴに変換するＰＦＭ制御方式のＤＣ／ＤＣコンバータである。ここで、出力電圧ＶＯＵＴは、セラミックコンデンサ等の低ＥＳＲのコンデンサで平滑化されている。
【００２９】
コンパレータ１は、誤差増幅器６の出力電圧と、基準電圧源ＶＯが出力する基準電圧Ｖｒｅｆとを比較して基準電圧Ｖｒｅｆが誤差増幅器６の出力電圧を超えた期間セット信号を出力する。誤差増幅器６は、基準電圧Ｖｒｅｆと、出力電圧ＶＯＵＴを抵抗ＲＦＢ１と抵抗ＲＦＢ２の分割比で分割したフィードバック電圧ＦＢとを比較して両者の偏差を増幅する。
【００３０】
フリップフロップ回路２は、コンパレータ１が出力するセット信号によりセットされてそのＱ出力により主スイッチング素子ＳＷ１および従スイッチング素子ＳＷ２をバッファ回路４を介してオンまたはオフ状態とする一方、オンタイム発生回路３が発生するオンタイム信号によりリセットされる。ここで、主スイッチング素子ＳＷ１と、従スイッチング素子ＳＷ２とは一方がオンのときに他方がオフになるように同期制御される。オンタイム発生回路３は、フリップフロップ回路２のＱ_Ｂ出力により立ち上がって所定期間（オンタイム期間Ｔｏｎ）持続するパルス信号であるオンタイム信号を発生し、オンタイム期間Ｔｏｎの経過後フリップフロップ回路２をリセットする。かくして、オンタイム発生回路３は、基本的にそのオンタイム期間Ｔｏｎで主スイッチング素子ＳＷ１がオン状態となる期間を規定する。ただ、本形態においてはコンパレータ１から供給されるセット信号がＨ状態を保持している間は、そのＱ出力はＨ状態となり、主スイッチング素子ＳＷ１を継続してオン状態に保持する。そこで、オンタイム期間Ｔｏｎを超えて主スイッチング素子１がオン状態を継続するモードも生成される。なお、この点の具体的な動作説明は、図２に基づいて後に詳述する。
【００３１】
リップル電圧検出回路５は、直列に接続した抵抗（第１の抵抗）Ｒ１とコンデンサ（第１のコンデンサ）Ｃ１とを有する積分回路を、インダクタンスＬの両端に並列に接続することにより構成してある。これにより出力電圧ＶＯＵＴに含まれるリップル電圧と相似形の電圧Ｖｃを抵抗Ｒ１とコンデンサＣ１との接続点に得る。電圧Ｖｃを得る抵抗Ｒ１とコンデンサＣ１との接続点と、誤差増幅器６の出力側との間にはコンデンサＣｚｕ（第２のコンデンサ）が接続してある。
さらに、誤差増幅器６の出力側とフィードバック電圧ＦＢが印加される誤差増幅器６の入力側との間にはコンデンサ（第３のコンデンサ）Ｃｚｄが誤差増幅器６に対して並列に接続してある。
【００３２】
また、誤差増幅器６の出力側とフィードバック電圧ＦＢが印加される誤差増幅器６の入力側との間には、直列に接続された抵抗ＲｇとスイッチＳＷ３とがコンデンサＣｚｄに並列に接続してある。スイッチＳＷ３はスイッチ制御回路７が出力するスイッチ制御信号ＳＣでそのオン／オフが制御される。スイッチ制御回路７はフリップフロップ回路２のＱ出力信号に基づきスイッチ制御信号ＳＣを生成する。スイッチＳＷ３の制御動作も、図２に基づいて後に詳述する。
【００３３】
上述の如き構成の本形態に係るスイッチング電源回路によれば、誤差増幅器６で増幅した誤差信号をコンパレータに入力しているので、ゲインを高くすることができる。この結果、当該スイッチング電源回路の負荷安定度を大幅に改善することができる。
【００３４】
また、積分回路をインダクタンスＬに並列に接続し出力電圧ＶＯＵＴに含まれるリップル電圧と相似な電圧波形を抵抗Ｒ１とコンデンサＣ１との間の接続点に電圧Ｖｃとして生成させており、しかも電圧ＶｃはコンデンサＣｚｕを介してコンパレータ１の入力側に印加しているので、コンパレータ１に十分なリップル情報が供給される。この結果、出力電圧ＶＯＵＴの不安定動作を回避することができる。さらに、本形態では、誤差増幅器６の出力側と、フィードバック電圧ＦＢが印加される入力側との間にコンデンサＣｚｄを接続したので、電圧Ｖｃを、コンデンサＣｚｕとコンデンサＣｚｄとの容量の比で調整することができる。したがって、かかる調整により電圧Ｖｃを減衰させてコンパレータ１に供給することもできる。この結果、電圧Ｖｃを大きく設定でき、抵抗Ｒ１およびコンデンサＣ１の値を小さくして、それらの占有面積を低減することができる。また、抵抗Ｒ１による寄生容量Ｃｐも小さくすることができる。
【００３５】
さらに、本形態によれば出力電圧ＶＯＵＴの変動をフィードバック電圧ＦＢ、コンデンサＣｚｄを介して誤差増幅器６に供給することができるので、誤差増幅器６の位相補償を良好に行うことができ、応答の迅速化も図り得る。
【００３６】
また、スイッチＳＷ３をオンすることで、誤差増幅器６の位相補償の影響を受けないようにすることができ、抵抗Ｒｇで生成されるゲインを加算して負荷安定度を向上させることができる。
【００３７】
図２は、本形態に係るスイッチング電源回路におけるフルオン時の負荷過渡応答を示す各部の波形図である。同図に示すように、（ａ）は出力電流ＩＯＵＴ、（ｂ）は接続点Ｌｘの電圧、（ｃ）は誤差増幅器６の出力信号Ｖｅｒｒ（図中の実線）と基準電圧Ｖｒｅｆ（図中の一点鎖線）、（ｄ）はフィードバック電圧ＦＢ（図中の実線）と基準電圧Ｖｒｅｆ（図中の一点鎖線）、（ｅ）は抵抗Ｒ１とコンデンサＣ１との接続点の電圧Ｖｃ（図中の実線）、出力電圧ＶＯＵＴ（図中の二点鎖線）および出力電圧ＶＯＵＴの設定値（図中の点線）、（ｆ）はスイッチＳＷ３をオン／オフ制御するスイッチ制御信号ＳＣをそれぞれ示す波形図である。
【００３８】
同図（ｂ）に示すように、本例は軽負荷期間（非連続動作期間）Ｔ１を経て急変した負荷に対応すべくスイッチング素子ＳＷ１が非常に長い期間オン状態を継続する負荷急変過渡期間Ｔ２に至り、通常の連続動作期間Ｔ３に至る場合の波形図である。ここで、図２（ｂ）軽負荷期間Ｔ１および負荷急変過渡期間Ｔ２はフリップフロップ回路２のＱ出力（図２（ｂ）と同一波形）に基づきスイッチ制御回路７が生成する。すなわち、軽負荷期間Ｔ１はオンタイム期間Ｔｏｎ持続するＱ出力におけるパルスが立下がった後、周期Ｔを超えても次のパルスが発生しない場合として定義される。また。負荷急変過渡期間Ｔ２はＱ出力におけるパルスがオンタイム期間Ｔｏｎを超えて長い期間持続する場合として定義される。
【００３９】
図２（ｂ）、（ｆ）を参照すれば明らかな通り、スイッチ制御回路７は、基本的にはＱ出力の立上がりのタイミングに同期して立下がるスイッチ制御信号ＳＣを生成しようとするが、軽負荷期間Ｔ１においては禁止期間Ｔｏｆｆ１以内、負荷急変過渡期間Ｔ２においては禁止期間Ｔｏｆｆ２以内、連続動作期間Ｔ３においては禁止期間Ｔｏｆｆ３以内の期間はスイッチ制御信号が立上がることはできない。すなわち、禁止期間Ｔｏｆｆ１〜Ｔｏｆｆ３以内ではスイッチＳＷ３がオン状態となることはなく、禁止期間Ｔｏｆｆ１〜Ｔｏｆｆ３の経過後にオン状態となる。禁止期間Ｔｏｆｆ１〜Ｔｏｆｆ３の経過後が、高いゲインを得るよりも誤差増幅器６の位相補償の影響を受けないようにすることが優先される期間であるからである。ここで、禁止期間Ｔｏｆｆ１〜Ｔｏｆｆ３は、個別に任意の期間を選定することができるが、本形態では、Ｔｏｆｆ１〜Ｔｏｆｆ３）＞Ｔ＞Ｔｏｎ（ここで、Ｔは周期であり、次の関係がある。Ｔ＝｛（Ｔｏｎ・ＶＩＮ）／ＶＯＵＴ｝としてある。本形態ではＴｏｆｆ３＞Ｔｏｎとなっている。したがって、連続動作期間Ｔ３ではスイッチＳＷ３がオン状態にされることはない。
【００４０】
以上、本発明を実施の形態とともに説明したが、本発明は、もちろん上記実施の形態に限定されるものではない。例えば、上記実施の形態では、フリップフロップ回路２はそのＱ出力で主スイッチング素子ＳＷ１のスイッチング動作を制御するようにしたが、これはＱ_Ｂ出力で制御するようにしても構わない。ただ、上記実施の形態の如くＱ出力を利用した場合には、図２（ｂ）に示すように、負荷急変過渡期間Ｔ２のオンタイム期間Ｔｏｎを超えて長い期間持続するパルスを形成することができる。
【００４１】
また、従スイッチング素子ＳＷ２は必ずしもスイッチング機能を有する素子である必要はない。例えば、ダイオード等の還流用の素子であれば良い。さらに、コンデンサＣｚｄは必ずしも必要ではない。コンデンサＣｚｕがあれば、積分回路で生成されるリップル波形に相似な電圧Ｖｃをコンパレータ１の入力側に印加することができるからである、
【００４２】
誤差増幅器６をスイッチＳＷ３で短絡するように構成することも必要に応じて採用すれば良い。常に、誤差増幅器６の位相補償機能が発揮されるようにしても問題がない場合があるからである。
【産業上の利用可能性】
【００４３】
本発明は半導体機器の各種電源回路を製造・販売する産業分野において有効に利用すること図２ができる。
【符号の説明】
【００４４】
１                                              コンパレータ
２                                              フリップフロップ回路
３                                              オンタイム制御回路
４                                              バッファ回路
５                                              リップル電圧検出回路
６                                              誤差増幅器
７                                              スイッチ制御回路
ＳＷ１                                            主スイッチング素子
ＳＷ２                                            従スイッチング素子
ＳＷ３                                            スイッチ
Ｒ１                                              （第１の）抵抗
Ｒｇ                                              （第２の）抵抗  
Ｃ１                                              （第１の）コンデンサ  
Ｃｚｕ                                            （第２の）コンデンサ  
Ｃｚｄ                                            （第３の）コンデンサ
Ｖｃ                                                電圧
ＦＢ                                                フィードバック電圧
Ｖｒｅｆ                                            基準電圧
ＶＩＮ                                              入力電源
Ｖ０                                                基準電圧源
ＶＯＵＴ                                            出力電圧
ＩＯＵＴ                                            出力電流
【要約】
【課題】 数ＭＨｚ以上の発振周波数においても安定動作が可能で、かつ高い負荷安定度が得られ、レイアウト面積も小さくすることができるスイッチング電源回路を提供する。
【解決手段】基準電圧Ｖｒｅｆと、フィードバック電圧ＦＢとの偏差を増幅する誤差増幅器６と、基準電圧Ｖｒｅｆと誤差増幅器６の出力電圧とを比較して所定のセット信号を出力するコンパレータ１と、スイッチング素子ＳＷ１がオン期間を規定するオンタイム発生回路３と、前記セット信号によりセットされてスイッチング素子ＳＷ１をオン／オフ状態とする一方、オンタイム３の出力信号によりリセットされてスイッチング素子ＳＷ１をオフ／オン状態とするフリップフロップ回路２と、積分回路をインダクタンスＬに並列に接続して出力電圧ＶＯＵＴに含まれるリップル電圧を検出するリップル電圧検出回路５と、前記積分回路の抵抗Ｒ１とコンデンサＣ１との間と、誤差増幅器６の出力側との間に接続したコンデンサＣｚｕとを有する。
【選択図】  図１【図１】
0005997348.tif 000002
【図２】
0005997348.tif 000003
【図３】
0005997348.tif 000004