(57)【特許請求の範囲】
【請求項１】
第１電極を有する第１電子部品を準備する工程と、
第２電極と前記第２電極上に配設された接合層とを有する第２電子部品を準備する工程と、
前記第１電極及び前記接合層の少なくとも一方の表層部をアモルファス化する工程と、
前記表層部のアモルファス化後、前記第１電子部品と前記第２電子部品とを対向させ、前記第１電極と前記接合層とを固相接合する工程と
を含む
ことを特徴とする電子装置の製造方法。
【請求項２】
前記第１電極と前記接合層とを固相接合する工程は、前記第１電極と前記接合層の間に、前記第１電極の成分及び前記接合層の成分を含む化合物を形成する工程を含む
ことを特徴とする請求項１に記載の電子装置の製造方法。
【請求項３】
前記第１電極と前記接合層とを固相接合する工程後、前記接合層の融点以上の温度で熱処理する工程を更に含む
ことを特徴とする請求項１又は２に記載の電子装置の製造方法。
【請求項４】
前記第１電極及び前記接合層の少なくとも一方の前記表層部をアモルファス化する工程は、
前記表層部に酸化膜を形成する工程と、
前記酸化膜を、有機酸を含む雰囲気中に曝し、有機酸化合物を形成する工程と、
前記有機酸化合物を、紫外線を照射して分解する工程と
を含む
ことを特徴とする請求項１乃至３のいずれかに記載の電子装置の製造方法。
【請求項５】
第１電極と、
前記第１電極上に配設され、他の電子部品の第２電極と対向されて接合される接合層と
を有し、
前記接合層の表層部がアモルファス化されている
ことを特徴とする電子部品。
【請求項６】
他の電子部品の第１電極上に配設された接合層と対向されて接合される第２電極を有し、
前記第２電極の表層部がアモルファス化されている
ことを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を含む電子装置の製造方法、及び電子部品に関する。
【背景技術】
【０００２】
半導体素子と回路基板、半導体素子同士といった電子部品間を、互いの外部接続端子の電極同士を接合し、電気的に接続する技術が知られている。このような電極同士の接合にはんだを利用し、接合時にはんだを溶融させ、電極成分とはんだ成分を含む化合物（金属間化合物）を形成する技術が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２２９１１３号公報
【特許文献２】特開２００９−０２１３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品間の電極同士の接合にはんだのような接合材料を利用し、そのような接合材料を溶融させ、金属間化合物を形成する方法では、電極同士の接合部において、電極成分と接合材料成分の拡散、反応が不均一に起こる場合がある。その場合、接合部内には、金属間化合物の形成によってボイドが発生した箇所が生じたり、未反応の接合材料成分が残存した箇所が生じたりすることが起こり得る。このようなボイドの発生や未反応の接合材料成分の残存は、電子部品間の接続信頼性の低下を招く恐れがある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、第１電極を有する第１電子部品を準備する工程と、第２電極と前記第２電極上に配設された接合層とを有する第２電子部品を準備する工程と、前記第１電極及び前記接合層の少なくとも一方の表層部をアモルファス化する工程と、前記表層部のアモルファス化後、前記第１電子部品と前記第２電子部品とを対向させ、前記第１電極と前記接合層とを固相接合する工程とを含む電子装置の製造方法が提供される。
【０００６】
また、本発明の一観点によれば、第１電極と、前記第１電極上に配設され、他の電子部品の第２電極と対向されて接合される接合層とを有し、前記接合層の表層部がアモルファス化されている電子部品が提供される。また、本発明の一観点によれば、他の電子部品の第１電極上に配設された接合層と対向されて接合される第２電極を有し、前記第２電極の表層部がアモルファス化されている電子部品が提供される。
【発明の効果】
【０００７】
開示の技術によれば、接合層を用いて電子部品間の電極同士を接合する際の電極及び接合層の成分の不均一な拡散、反応を抑制し、電子部品間の接続信頼性の向上を図ることが可能になる。
【図面の簡単な説明】
【０００８】
【図１】電子装置の製造方法の一例を示す図である。
【図２】電子装置の製造方法の別例を示す図（その１）である。
【図３】電子装置の製造方法の別例を示す図（その２）である。
【図４】電子装置の製造方法の第１変形例を示す図である。
【図５】電子装置の製造方法の第２変形例を示す図である。
【図６】接合層をアモルファス化する方法の説明図（その１）である。
【図７】接合層をアモルファス化する方法の説明図（その２）である。
【図８】電極をアモルファス化する方法の説明図（その１）である。
【図９】電極をアモルファス化する方法の説明図（その２）である。
【図１０】第１適用例の電子装置の一例を示す図である。
【図１１】第２適用例の電子装置の一例を示す図である。
【図１２】第３適用例の電子装置の一例を示す図である。
【図１３】３次元積層デバイスの一例を示す図である。
【図１４】電極表面の平滑化方法の説明図である。
【図１５】切削加工法の説明図（その１）である。
【図１６】切削加工法の説明図（その２）である。
【発明を実施するための形態】
【０００９】
図１は電子装置の製造方法の一例を示す図である。図１において、（Ａ）は電子部品アライメント工程の要部断面模式図、（Ｂ）〜（Ｄ）は電子部品接合工程の要部断面模式図である。
【００１０】
まず、図１（Ａ）に示すような電子部品１０及び電子部品２０を準備する。このような電子部品１０及び電子部品２０が、図１（Ｂ）〜（Ｄ）のような工程を経て電気的に接続され、電子装置１００が製造される。
【００１１】
電子部品１０には、半導体素子、半導体素子を含む半導体装置（半導体パッケージ）、回路基板（プリント基板、インターポーザ等）、チップ部品等を用いることができる。電子部品２０にも同様に、半導体素子、半導体パッケージ、回路基板、チップ部品等を用いることができる。
【００１２】
電子部品１０は、一方の面（電子部品２０と対向する面）に、電子部品２０との接続端子（外部接続端子）として用いられる電極１１を有する。ここでは電極１１として、ポスト状の突起電極（バンプ）を例示している。電極１１には、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）若しくは銀（Ａｇ）、又はそれらのうちの少なくとも１種を含む合金を用いることができる。電極１１は、様々な形状、結晶方位、サイズの結晶粒１１ｂを含む。尚、ここでは便宜上、１つの電極１１に着目するが、電子部品１０には、その一方の面に、複数の電極１１が並設されていてもよい。
【００１３】
電子部品１０の電極１１の表層部には、アモルファス層１１ａが設けられている。アモルファス層１１ａは、電極１１の表層部をアモルファス化することによって形成することができる。電極１１の表層部をアモルファス化する方法の詳細については後述する。
【００１４】
電子部品２０は、一方の面（電子部品１０と対向する面）に、電子部品１０との接続端子（外部接続端子）として用いられる電極２１を有する。ここでは電極２１として、ポスト状の突起電極（バンプ）を例示している。電極２１には、例えば、Ｃｕ、Ｎｉ、Ａｕ若しくはＡｇ、又はそれらのうちの少なくとも１種を含む合金を用いることができる。電子部品２０の電極２１は、電子部品１０の電極１１と対応する位置に設けられている。電極２１は、様々な形状、結晶方位、サイズの結晶粒２１ｂを含む。尚、ここでは便宜上、１つの電極２１に着目するが、電子部品２０には、その一方の面に、電子部品１０の電極１１に対応して複数の電極２１が所定ピッチで並設されていてもよい。
【００１５】
電子部品２０の電極２１上には、接合層２２が設けられている。電子部品２０の電極２１と、電子部品１０の電極１１とは、後述のように、この接合層２２を用いて接合される。接合層２２には、電極２１及び電極１１よりも低融点の材料が用いられる。接合層２２には、はんだ、例えば、スズ（Ｓｎ）若しくはインジウム（Ｉｎ）、又はそれらのうちの少なくとも１種を含む合金を用いることができる。
【００１６】
電子部品２０の電極２１上に設けられた接合層２２の表層部には、アモルファス層２２ａが設けられている。アモルファス層２２ａは、接合層２２の表層部をアモルファス化することによって形成することができる。尚、ここでは接合層２２の表層部がアモルファス層２２ａとなっている場合を例示したが、接合層２２の表層部を含む全体がアモルファス化されてアモルファス層２２ａとなっていてもよい。接合層２２をアモルファス化する方法の詳細については後述する。
【００１７】
図１（Ａ）の例では、電子部品２０の電極２１と接合層２２の間に、電極２１の成分（Ｃｕ等）と接合層２２の成分（Ｓｎ等）とを含む、結晶性の化合物（金属間化合物（InterMetallic Compound；ＩＭＣ））の層（ＩＭＣ層）３１が形成されている。ＩＭＣ層３１は、例えば、接合層２２にアモルファス層２２ａを設ける過程で、均一性良く形成される。ＩＭＣ層３１は、複数の結晶粒３１ｂを含む。
【００１８】
上記のような構成を有する電子部品１０及び電子部品２０を準備した後、図１（Ａ）に示すように、電子部品１０の電極１１の配設面と、電子部品２０の電極２１及び接合層２２の配設面とを対向させ、電極１１と、電極２１及び接合層２２とのアライメントを行う。
【００１９】
そして、アライメント後、図１（Ｂ）に示すように、電子部品１０の電極１１と、電子部品２０の接合層２２とを接合する。この時には、電極１１のアモルファス層１１ａと、接合層２２のアモルファス層２２ａとが接触する。この図１（Ｂ）に示す電極１１と接合層２２との接合工程は、例えば、所定時間、所定温度での加熱と所定荷重での加圧を行い、電極１１のアモルファス層１１ａと、接合層２２のアモルファス層２２ａとを接触（圧接）させる。ここで、この図１（Ｂ）に示す接合工程で行う加熱の温度は、接合層２２（アモルファス層２２ａ）の融点未満の温度に設定する。例えば、その加熱の温度を、接合層２２の融点未満の温度であって、電極１１と接合層２２の間にＩＭＣが形成される温度よりも低い温度に設定する。
【００２０】
このような温度に設定することで、図１（Ｂ）の接合工程では、電極１１とそのアモルファス層１１ａ並びに、電極２１及び接合層２２とそのアモルファス層２２ａの固相状態が維持される。そして、電極１１の固相のアモルファス層１１ａからは、その成分（Ｃｕ等）が、接合層２２の固相のアモルファス層２２ａに拡散する。接合層２２の固相のアモルファス層２２ａからは、その成分（Ｓｎ等）が、電極１１の固相のアモルファス層１１ａに拡散する。このようにアモルファス層１１ａの成分及びアモルファス層２２ａの成分は、固相状態で拡散する性質を有する。共に固相でアモルファス状態であるアモルファス層１１ａ及びアモルファス層２２ａからは、各々の成分が均一性良く相互拡散する。
【００２１】
このような固相での相互拡散が起こり、加熱加圧が進むと、電極１１と接合層２２との界面領域には、図１（Ｃ）に示すように、アモルファス層１１ａの成分及びアモルファス層２２ａの成分を含む、結晶性のＩＭＣ層３２が形成される。アモルファス層１１ａ及びアモルファス層２２ａは、結晶化され易い性質を有し、各々の成分が相互拡散した界面領域に、このような結晶性のＩＭＣ層３２が比較的容易に形成される。ＩＭＣ層３２は、複数の結晶粒３２ｂを含む。尚、このＩＭＣ層３２の形成と共に、電極２１と接合層２２（固相）の間のＩＭＣ層３１も、その形成（成長）反応が均一性良く進む。例えば、アモルファス層１１ａがＣｕを含み、アモルファス層２２ａがＳｎを含み、主にそれらＣｕ及びＳｎが相互拡散する場合、図１（Ｂ），（Ｃ）の工程では、ＩＭＣ層３２及びＩＭＣ層３１としてＣｕ6Ｓｎ5を主体とする化合物の層を形成することができる。
【００２２】
電極１１と接合層２２の間のＩＭＣ層３２、及び電極２１と接合層２２の間のＩＭＣ層３１を更に成長させることで、図１（Ｄ）に示すような、成長したＩＭＣ層３２及びＩＭＣ層３１を含むＩＭＣ層３０が形成される。このようにして形成されるＩＭＣ層３０によって、電子部品１０の電極１１と、電子部品２０の電極２１とが接合される。図１（Ｂ），（Ｃ）のように固相のアモルファス層１１ａ及びアモルファス層２２ａの成分を相互拡散させて形成されるＩＭＣ層３２を成長させる方法を用いることで、図１（Ｄ）のように、均一性の良いＩＭＣ層３０を形成することができる。例えば、アモルファス層１１ａがＣｕを含み、アモルファス層２２ａがＳｎを含み、主にそれらＣｕ及びＳｎが相互拡散する場合、図１（Ｄ）の工程では、ＩＭＣ層３０（ＩＭＣ層３１及びＩＭＣ層３２）として、Ｃｕ6Ｓｎ5よりも安定なＣｕ3Ｓｎを主体とする化合物の層を形成することができる。
【００２３】
尚、この図１（Ｄ）のような状態まで成長させたＩＭＣ層３０を形成する際には、図１（Ｃ）のようなＩＭＣ層３２の形成後、図１（Ｂ），（Ｃ）の工程よりも高い温度（接合層２２の融点以上の温度）での熱処理を行うことができる。或いは、図１（Ｂ），（Ｃ）の工程の温度を維持した熱処理を所定時間続行することで、図１（Ｄ）のような状態まで成長させたＩＭＣ層３０を形成することもできる。
【００２４】
以上のように、固相のアモルファス層１１ａ及びアモルファス層２２ａの成分を相互拡散させてＩＭＣ層３２を形成し、ＩＭＣ層３２及びＩＭＣ層３１を成長させ（図１（Ｂ），（Ｃ））、電極１１と電極２１とを接合するＩＭＣ層３０を形成する（図１（Ｄ））。これにより、均一性の良いＩＭＣ層３０を形成することができ、そのようなＩＭＣ層３０によって電極１１及び電極２１が接合された電子部品１０及び電子部品２０を含む、電子装置１００が実現される。
【００２５】
ここで比較のため、電子装置の製造方法の別例について述べる。
図２は電子装置の製造方法の別例を示す図である。図２において、（Ａ）は電子部品アライメント工程の要部断面模式図、（Ｂ）〜（Ｄ）は電子部品接合工程の要部断面模式図である。
【００２６】
この例では、図２（Ａ）に示すような電子部品１０Ａ及び電子部品２０Ａが準備される。電子部品１０Ａの電極１１Ａ、及び電子部品２０Ａの電極２１Ａ上に設けられた接合層２２Ａのいずれにも、上記のようなアモルファス層は設けられていない。電極１１Ａ及び電極２１Ａは、それぞれ複数の結晶粒１１Ａｂ及び結晶粒２１Ａｂを含む。
【００２７】
電子部品１０Ａと電子部品２０Ａの接合時には、図２（Ａ）に示すように、両者を対向させ、電極１１と、電極２１及び接合層２２とのアライメントが行われる。そして、加熱が行われ、接合層２２Ａが溶融される。電子部品２０Ａの電極２１Ａと接合層２２Ａの間には、電極２１Ａ及び接合層２２Ａの成分を含むＩＭＣ層３１Ａが形成される。そして、図２（Ｂ）に示すように、電極１１Ａと、加熱により溶融した接合層２２Ａとが接合される。電極１１Ａ及び電極２１Ａ、並びに加熱溶融された液相状態の接合層２２Ａの間で、各成分が拡散し、図２（Ｃ）に示すように、電極１１Ａと接合層２２Ａの間にＩＭＣ層３２Ａが形成されて成長し、電極２１Ａと接合層２２Ａの間のＩＭＣ層３１Ａが成長する。
【００２８】
この時、電極１１Ａ及び電極２１Ａの結晶粒１１Ａｂ及び結晶粒２１Ａｂの結晶方位により、接合層２２Ａの成分（Ｓｎ等）の拡散速度は異なってくる。そのため、図２（Ｃ）に示すように、ＩＭＣ層３２Ａ及びＩＭＣ層３１Ａは、不均一に形成され易くなる。接合層２２Ａを加熱溶融して接合を行う溶融接合では、ＩＭＣ形成反応が比較的進み易く、このような結晶方位の相違による成分拡散速度差がＩＭＣ層３２Ａ及びＩＭＣ層３１Ａの厚みに与える影響が現れ易い。
【００２９】
ＩＭＣ層３２Ａ及びＩＭＣ層３１Ａの形成が更に進んだ時には、図２（Ｄ）に示すように、得られるＩＭＣ層３０Ａの不均一さが顕著になり得る。ＩＭＣ層３０Ａ内には、例えば、その形成過程で、接合層２２Ａの成分の拡散速度が速く、その成分が他の部分に比べて多く消費された箇所に、ボイド４１Ａが発生する場合がある。或いはまた、ＩＭＣ層３０Ａ内には、例えば、その形成過程で、接合層２２Ａの成分の拡散速度が遅く、その成分が他の部分に比べて反応が進まなかった箇所に、接合層２２Ａの未反応成分４２Ａが残存する場合がある。
【００３０】
このようなボイド４１Ａの発生、未反応成分４２Ａの残存は、電子部品１０Ａと電子部品２０Ａの間の接続強度の低下、エレクトロマイグレーションに対する寿命の低下を引き起こし、接続信頼性を低下させる要因となり得る。例えば、電子部品１０Ａと電子部品２０Ａの接合部、即ち電極１１Ａ、電極２１Ａ及びＩＭＣ層３０Ａの微細化は、電子部品１０Ａと電子部品２０Ａの間における信号伝送経路数の増加（多端子化、多ピン化）等に有効である。しかし、接合部（電極１１Ａ、電極２１Ａ及びＩＭＣ層３０Ａ）が微細化されることで、接続強度の低下、接合部１箇所あたりの電流密度の増加によるエレクトロマイグレーションの発生を招き易くなる場合がある。微細化された接合部に上記のようなボイド４１Ａ、未反応成分４２Ａが存在すると、接続強度の低下、エレクトロマイグレーション耐性の低下が起こり易くなる。
【００３１】
図３は電子装置の製造方法の更に別例を示す図である。図３において、（Ａ）は電子部品アライメント工程の要部断面模式図、（Ｂ），（Ｃ）は電子部品接合工程の要部断面模式図である。
【００３２】
ＩＭＣ層３０Ａを均一化し、ボイド４１Ａの発生、未反応成分４２Ａの残存を抑えるために、電極２１Ａ上に設ける接合層２２Ａを予め薄く形成しておく方法も考えられる。この方法でも上記図２の方法と同様に、まず図３（Ａ）に示すようなアライメントを行う。そして、接合層２２Ａを加熱溶融し、電極１１Ａと電極２１Ａを接合のために近付ける。しかし、接合層２２Ａが薄いと、加熱溶融によって電極２１Ａとの反応が進み、図３（Ｂ）に示すように、電極１１Ａとの接合前に接合層２２ＡがＩＭＣ層３１Ｂに変化してしまうことが起こり得る。この場合、図３（Ｃ）に示すように、電極１１Ａと電極２１Ａの接合が行えなくなってしまう。
【００３３】
これに対し、上記図１に示した方法では、電子部品１０の電極１１の表層部にアモルファス層１１ａを形成し、電子部品２０の電極２１上に設けた接合層２２の表層部にアモルファス層２２ａを形成する。そして、アモルファス層１１ａとアモルファス層２２ａを固相接合し、界面領域にＩＭＣ層３２を形成する。このＩＭＣ層３２及びＩＭＣ層３１を成長させ、ＩＭＣ層３０を形成することで、電子部品１０の電極１１と電子部品２０の電極２１が、電流に対して安定な構造であるＩＭＣ層３０によって接合された電子装置１００を得る。
【００３４】
アモルファス層１１ａとアモルファス層２２ａを固相接合することで、互いの成分が均一性良く相互拡散し、その結果、均一性の良いＩＭＣ層３２及びＩＭＣ層３１を形成し、均一性の良いＩＭＣ層３０を形成することができる。また、このような方法によれば、ＩＭＣ層３０において、ボイドの発生、未反応成分の残存を効果的に抑制することができる。従って、電子部品１０と電子部品２０の間の接続信頼性が高い電子装置１００を実現することができる。
【００３５】
尚、図１の例では、最終的に得られるＩＭＣ層３０内のＩＭＣ層３２とＩＭＣ層３１の間が、それらの成長過程で互いの結晶粒３２ｂ及び結晶粒３１ｂが衝突して不連続な結晶粒界となり得るが、両者は同種材料であるため、接続信頼性の低下要因とはならない。
【００３６】
図１には、電極１１及び接合層２２にそれぞれアモルファス層１１ａ及びアモルファス層２２ａを設けた場合を例示したが、次の図４及び図５に示すように、電極１１及び接合層２２のいずれか一方にアモルファス層を設けるようにしてもよい。以下、第１変形例（図４）、第２変形例（図５）として説明する。
【００３７】
図４は電子装置の製造方法の第１変形例を示す図である。図４において、（Ａ）は電子部品アライメント工程の要部断面模式図、（Ｂ）〜（Ｄ）は電子部品接合工程の要部断面模式図である。
【００３８】
この例では、図４（Ａ）に示すように、アモルファス層が設けられていない電極１１を有する電子部品１０と、電極２１上の接合層２２にアモルファス層２２ａが設けられた電子部品２０が準備される。電極２１と接合層２２の間には、ＩＭＣ層３１が形成されている。このような電子部品１０及び電子部品２０を対向させ、電極１１と、電極２１及び接合層２２とのアライメントが行われる。
【００３９】
そして、加熱加圧が行われ、図４（Ｂ）に示すように、接合層２２のアモルファス層２２ａが電極１１に接合される。加熱は、接合層２２（アモルファス層２２ａ）の融点未満の温度に設定される。それにより、アモルファス層２２ａと電極１１が固相接合される。その際、固相のアモルファス層２２ａから電極１１への不均一な成分拡散、電極１１から固相のアモルファス層２２ａへの不均一な成分拡散が抑えられる。その結果、図４（Ｃ）に示すように、アモルファス層２２ａと電極１１の間に、均一性の良いＩＭＣ層３２が形成される。尚、ＩＭＣ層３２の形成と共に、ＩＭＣ層３１の成長も均一性良く進む。
【００４０】
その後、所定の熱処理を行うことで、ＩＭＣ層３２及びＩＭＣ層３１を成長させ、図４（Ｄ）に示すようなＩＭＣ層３０を形成する。これにより、ＩＭＣ層３０によって電極１１及び電極２１が接合された電子部品１０及び電子部品２０を含む、電子装置１００が実現される。
【００４１】
図５は電子装置の製造方法の第２変形例を示す図である。図５において、（Ａ）は電子部品アライメント工程の要部断面模式図、（Ｂ）〜（Ｄ）は電子部品接合工程の要部断面模式図である。
【００４２】
この例では、図５（Ａ）に示すように、アモルファス層１１ａが設けられた電極１１を有する電子部品１０と、アモルファス層２２ａが設けられていない接合層２２が電極２１上に設けられた電子部品２０が準備される。電極２１と接合層２２の間には、ＩＭＣ層３１が形成されている。このような電子部品１０及び電子部品２０を対向させ、電極１１と、電極２１及び接合層２２とのアライメントが行われる。
【００４３】
そして、加熱加圧が行われ、図５（Ｂ）に示すように、接合層２２が電極１１のアモルファス層１１ａに接合される。加熱は、接合層２２の融点未満の温度に設定される。それにより、アモルファス層１１ａと接合層２２が固相接合される。その際、固相のアモルファス層１１ａから接合層２２への不均一な成分拡散、接合層２２から固相のアモルファス層１１ａへの不均一な成分拡散が抑えられる。その結果、図５（Ｃ）に示すように、アモルファス層１１ａと接合層２２の間に、均一性の良いＩＭＣ層３２が形成される。尚、ＩＭＣ層３２の形成と共に、ＩＭＣ層３１の成長も均一性良く進む。
【００４４】
その後、所定の熱処理を行うことで、ＩＭＣ層３２及びＩＭＣ層３１を成長させ、図５（Ｄ）に示すようなＩＭＣ層３０を形成する。これにより、ＩＭＣ層３０によって電極１１及び電極２１が接合された電子部品１０及び電子部品２０を含む、電子装置１００が実現される。
【００４５】
続いて、アモルファス化について説明する。
上記のように、アモルファス層は、接合層２２と電極１１の双方、或いは接合層２２と電極１１のいずれか一方に設けることができる。以下に、接合層２２をアモルファス化してアモルファス層２２ａを設ける方法、及び電極１１をアモルファス化してアモルファス層１１ａを設ける方法について、それぞれ説明する。
【００４６】
図６及び図７は接合層をアモルファス化する方法の説明図である。図６において、（Ａ）は接合層アモルファス化の第１処理工程の断面模式図、（Ｂ），（Ｃ）は接合層アモルファス化の第１処理工程における電極及び接合層の断面模式図である。図７において、（Ａ）は接合層アモルファス化の第２処理工程の断面模式図、（Ｂ），（Ｃ）は接合層アモルファス化の第２処理工程における電極及び接合層の断面模式図である。
【００４７】
尚、ここでは便宜上、電子部品２０の接合層２２には、Ｓｎ−Ａｇ（Ａｇ：１．０〜３．０ｗｔ％）等、Ｓｎを主体とする材料が用いられ、このような接合層２２の表層部をアモルファス化する（アモルファス層２２ａを形成する）場合を例にして説明する。
【００４８】
まず、図６（Ａ）に示すように、電子部品２０がチャンバ２００内にセットされる。ここで、チャンバ２００内には、図６（Ｂ）に示すように、その接合層２２の表層部に酸化膜２２ｂ（この例では主に酸化スズ（ＳｎＯ）や二酸化スズ（ＳｎＯ2））が形成された電子部品２０がセットされる。酸化膜２２ｂは、例えば、チャンバ２００内に電子部品２０をセットするまでの過程で接合層２２の表層部に形成された自然酸化膜である。或いは、酸化膜２２ｂは、接合層２２の表層部を所定条件で強制的に酸化（強制酸化）することによって形成された酸化膜であってもよい。
【００４９】
尚、このような強制酸化による酸化膜２２ｂの形成は、例えば、電子部品２０をチャンバ２００内にセットする前に、予め所定の雰囲気及び温度での熱処理によって行うことができる。或いは、電子部品２０をチャンバ２００内にセットした後に、チャンバ２００内を所定の雰囲気及び温度に設定して熱処理を行うことで、強制酸化による酸化膜２２ｂの形成を行うこともできる。
【００５０】
酸化膜２２ｂが形成された接合層２２を有する電子部品２０がチャンバ２００内にセットされている状態で、そのチャンバ２００内に有機酸を含む蒸気２００ａ、ここでは一例として蟻酸（ＨＣＯＯＨ）を含む蒸気２００ａが導入される。チャンバ２００内の電子部品２０が、このような蟻酸を含む雰囲気に曝されることで、接合層２２の表層部に形成された酸化膜２２ｂが、蟻酸と次式（１），（２）のように反応する。その結果、酸化膜２２ｂが、図６（Ｃ）に示すように、蟻酸塩の層、この例では主に蟻酸スズ（Ｓｎ（ＨＣＯＯ）2）２２ｃに変化する。
【００５１】
ＳｎＯ＋２ＨＣＯＯＨ→Ｓｎ（ＨＣＯＯ）2＋Ｈ2Ｏ  ・・・（１）
ＳｎＯ2＋２ＨＣＯＯＨ→Ｓｎ（ＨＣＯＯ）2＋Ｈ2＋Ｏ2  ・・・（２）
尚、このように蟻酸スズ２２ｃが形成される過程で、電極２１と接合層２２の間にはＩＭＣ層３１が形成される。
【００５２】
蟻酸スズ２２ｃの形成後は、図７（Ａ）に示すように、電子部品２０を、紫外線（Ultra Violet；ＵＶ）ランプ２１１を備えたＵＶ照射装置２１０にセットし、ＵＶランプ２１１から電子部品２０に対してＵＶ照射を行う。ＵＶ照射が行われることで、図７（Ｂ）（図６（Ｃ））のように接合層２２の表層部に形成されていた蟻酸スズ２２ｃが、次式（３）のように、ＵＶのエネルギーによって分解される。
【００５３】
Ｓｎ（ＨＣＯＯ）2→Ｓｎ＋ＣＯ＋ＣＯ2＋Ｈ2  ・・・（３）
この蟻酸スズ２２ｃの分解によって生成されるＳｎは、結晶性を有しないアモルファス構造を有する。蟻酸スズ２２ｃの分解により、接合層２２の表層部には、アモルファス状態のＳｎが残るようになる。その結果、図７（Ｃ）に示すように、アモルファス状態のＳｎを主体とするアモルファス層２２ａが表層部に形成された接合層２２が得られる。
【００５４】
尚、蟻酸スズ２２ｃの分解に用いるＵＶは、様々な波長のものを適宜選択可能である。例えば、真空紫外光（Vacuum Ultra Violet；ＶＵＶ）と呼ばれる波長１７２ｎｍのエキシマランプを用いると、蟻酸スズ２２ｃを効率良く分解することができる。ＵＶ照射による分解の処理温度は、例えば室温〜１５０℃、処理時間は例えば５分〜１５分程度とすることができる。
【００５５】
ここでは接合層２２のＳｎを例にアモルファス層２２ａの形成方法を説明したが、他の材料についても同様にしてアモルファス層２２ａを形成することが可能である。また、ここでは蟻酸を用いた例を示したが、他の有機酸を用いることもできる。
【００５６】
また、接合層２２に形成されるアモルファス層２２ａの厚みは、接合層２２の表層部に形成される酸化膜２２ｂの厚みによって調整することができる。即ち、接合層２２の表層部に形成される酸化膜２２ｂの厚みによって、有機酸塩の層（上記の例では蟻酸スズ２２ｃ）の厚みが調整され、その層の厚みによって、形成されるアモルファス層２２ａの厚みが調整される。
【００５７】
例えば、有機酸に曝す前の接合層２２を、大気中、１８０℃で１０分処理することで、その表層部に約５０ｎｍ程度の厚みの酸化膜２２ｂを形成することができる。酸化膜２２ｂの厚みは、温度の上昇と時間の増加に伴って厚くなる。電子部品２０の耐熱性、プロセス時間等の観点から、酸化膜２２ｂの形成条件を適宜設定することが可能である。酸化膜２２ｂの形成条件を適宜設定し、その厚みを調整することで、有機酸塩の層の厚み、アモルファス層２２ａの厚みを調整することができる。
【００５８】
接合層２２全体を酸化膜２２ｂに変化させた場合には、接合層２２全体をアモルファス層２２ａにすることも可能である。アモルファス層２２ａは、結晶化し易い性質を有している。アモルファス層２２ａの厚みを調整することによって、その後のＩＭＣ層３０の形成条件を適宜設定することが可能である。
【００５９】
図８及び図９は電極をアモルファス化する方法の説明図である。図８において、（Ａ）は電極アモルファス化の第１処理工程の断面模式図、（Ｂ），（Ｃ）は電極アモルファス化の第１処理工程における電極の断面模式図である。図９において、（Ａ）は電極アモルファス化の第２処理工程の断面模式図、（Ｂ），（Ｃ）は電極アモルファス化の第２処理工程における電極の断面模式図である。
【００６０】
尚、ここでは便宜上、電子部品１０の電極１１には、Ｃｕを主体とする材料が用いられ、このような電極１１の表層部をアモルファス化する（アモルファス層１１ａを形成する）場合を例にして説明する。
【００６１】
まず、図８（Ａ）に示すように、電子部品１０がチャンバ２００内にセットされる。ここで、チャンバ２００内には、図８（Ｂ）に示すように、その電極１１の表層部に酸化膜１１ｆ（この例では主に酸化銅（ＣｕＯ）や亜酸化銅（Ｃｕ2Ｏ））が形成された電子部品１０がセットされる。酸化膜１１ｆは、例えば、チャンバ２００内に電子部品１０をセットするまでの過程で電極１１の表層部に形成された自然酸化膜である。或いは、酸化膜１１ｆは、電極１１の表層部を所定条件で強制酸化することによって形成された酸化膜であってもよい。
【００６２】
尚、このような強制酸化による酸化膜１１ｆの形成は、例えば、電子部品１０をチャンバ２００内にセットする前に、予め所定の雰囲気及び温度での熱処理によって行うことができる。或いは、電子部品１０をチャンバ２００内にセットした後に、チャンバ２００内を所定の雰囲気及び温度に設定して熱処理を行うことで、強制酸化による酸化膜１１ｆの形成を行うこともできる。
【００６３】
酸化膜１１ｆが形成された電極１１を有する電子部品１０がチャンバ２００内にセットされている状態で、そのチャンバ２００内に有機酸を含む蒸気２００ａ、ここでは一例として蟻酸（ＨＣＯＯＨ）を含む蒸気２００ａが導入される。チャンバ２００内の電子部品１０が、このような蟻酸を含む雰囲気に曝されることで、電極１１の表層部に形成された酸化膜１１ｆが、蟻酸と次式（４），（５）のように反応する。その結果、酸化膜１１ｆが、図８（Ｃ）に示すように、蟻酸塩の層、この例では主に蟻酸銅（Ｃｕ（ＨＣＯＯ）2）１１ｃに変化する。
【００６４】
ＣｕＯ＋２ＨＣＯＯＨ→Ｃｕ（ＨＣＯＯ）2＋Ｈ2Ｏ  ・・・（４）
Ｃｕ2Ｏ＋２ＨＣＯＯＨ→Ｃｕ（ＨＣＯＯ）2＋Ｈ2＋Ｏ2  ・・・（５）
蟻酸銅１１ｃの形成後は、図９（Ａ）に示すように、電子部品１０をＵＶ照射装置２１０にセットし、ＵＶランプ２１１から電子部品１０に対してＵＶ照射を行う。ＵＶ照射が行われることで、図９（Ｂ）（図８（Ｃ））のように電極１１の表層部に形成されていた蟻酸銅１１ｃが、次式（６）のように、ＵＶのエネルギーによって分解される。尚、蟻酸銅１１ｃの分解に用いるＵＶには、ＶＵＶ等、様々な波長のものを適宜選択可能である。
【００６５】
Ｃｕ（ＨＣＯＯ）2→Ｃｕ＋ＣＯ＋ＣＯ2＋Ｈ2  ・・・（６）
この蟻酸銅１１ｃの分解により、電極１１の表層部には、アモルファス状態のＣｕが残るようになる。その結果、図９（Ｃ）に示すように、アモルファス状態のＣｕを主体とするアモルファス層１１ａが表層部に形成された電極１１が得られる。
【００６６】
ここでは電極１１のＣｕを例にアモルファス層１１ａの形成方法を説明したが、他の材料についても同様にしてアモルファス層１１ａを形成することが可能である。また、ここでは蟻酸を用いた例を示したが、他の有機酸を用いることもできる。
【００６７】
また、電極１１に形成されるアモルファス層１１ａの厚みは、電極１１の表層部に形成される酸化膜１１ｆの厚みによって調整することができる。即ち、電極１１の表層部に形成される酸化膜１１ｆの厚みによって、有機酸塩の層（上記の例では蟻酸銅１１ｃ）の厚みが調整され、その層の厚みによって、形成されるアモルファス層１１ａの厚みが調整される。
【００６８】
例えば、有機酸に曝す前の電極１１を、大気中、２００℃で１０分処理することで、その表層部に約５０ｎｍ程度の厚みの酸化膜１１ｆを形成することができる。酸化膜１１ｆの厚みは、温度の上昇と時間の増加に伴って厚くなる。電子部品１０の耐熱性、プロセス時間等の観点から、酸化膜１１ｆの形成条件を適宜設定することが可能である。酸化膜１１ｆの形成条件を適宜設定し、その厚みを調整することで、有機酸塩の層の厚み、アモルファス層１１ａの厚みを調整することができる。
【００６９】
アモルファス層１１ａは、結晶化し易い性質を有している。アモルファス層２２ａの厚みを調整することによって、その後のＩＭＣ層３０の形成条件を適宜設定することが可能である。
【００７０】
以上説明した手法を用いた電子装置製造の一実施例を以下に示す。
ここでは、図１に示した電子部品１０として回路基板を用い、電子部品２０として半導体素子を用いて、回路基板と半導体素子を接合し、電子装置１００として半導体装置を製造する場合を例にして説明する。
【００７１】
電子部品２０（半導体素子）には、シリコン（Ｓｉ）を主体とするものを用いる。電子部品１０（回路基板）にも同様に、Ｓｉを主体とするものを用いる。このような電子部品１０（回路基板）に、電子部品２０（半導体素子）がフェースダウンでフリップチップ接合される。
【００７２】
尚、ここでは図示を省略するが、電子部品２０（半導体素子）には、トランジスタ等の回路素子が形成されており、その回路素子が配線等を介して電極２１に電気的に接続されている。電子部品１０（回路基板）には、配線やビア等の導電パターンが形成されており、その導電パターンが電極１１に電気的に接続されている。
【００７３】
ここでは、電子部品２０（半導体素子）の電極２１として、Ｃｕバンプを電解メッキ法によって形成する。バンプサイズは１０μｍとする。電子部品１０（回路基板）の電極１１も同様にＣｕバンプとし、バンプサイズは１５μｍ□とする。電子部品２０（半導体素子）の電極２１には、更に電解メッキ法により、接合層２２を形成する。接合層２２には、主成分がＳｎで、Ａｇが１．０ｗｔ％〜３．０ｗｔ％添加された２元合金のＳｎ−Ａｇはんだを用いる。このような電子部品２０（半導体素子）の電極２１上に設けた接合層２２に、図６及び図７に示したような方法でアモルファス層２２ａを形成する。尚、この時、電極２１と接合層２２の界面領域にＩＭＣ層３１が形成される。電子部品１０（回路基板）の電極１１には、図８及び図９に示したような方法でアモルファス層１１ａを形成する。
【００７４】
続いて、フリップチップボンダーを用い、アモルファス層２２ａを形成した電子部品２０を、アモルファス層２２ａを形成した電子部品１０に対向させ、電極２１及び接合層２２と、電極１１の位置合わせを行い、加熱加圧する。この時の加熱温度は、１２０℃〜２００℃とし、接合層２２のＳｎ−Ａｇはんだの融点２２１℃〜２２５℃よりも低い温度とする。また、加圧の接合部（電極１１、電極２１及び接合層２２）１箇所あたりの荷重は５ｇｆ〜１０ｇｆとし、加圧時間は１０秒〜６０秒とする。このような条件で、接合層２２のアモルファス層２２ａと、電極１１のアモルファス層１１ａとを熱圧着する。これにより、アモルファス層２２ａのＳｎと、アモルファス層１１ａのＣｕとが固相のまま相互拡散し、ＩＭＣ層３２が接合界面に形成される。
【００７５】
その後、オーブンで加熱する。加熱温度は１２０℃〜２００℃、加熱時間は５分〜３０分程度とする。尚、この加熱の際には、上記のようにしてアモルファス層２２ａ及びアモルファス層１１ａの固相接合まで行ったものを複数、オーブンにセットし、加熱を行うようにしてもよい。この熱処理により、電子部品２０（半導体素子）の電極２１と電子部品１０（回路基板）の電極１１の間のＩＭＣ層３２及びＩＭＣ層３１が成長し、電極２１と電極１１とがＩＭＣ層３０で接合された電子装置１００（半導体装置）が得られる。
【００７６】
尚、上記接合された電子装置１００に封止樹脂を注入して硬化させる場合、通常１５０℃で１時間〜２時間程の熱処理を実施するため、この封止樹脂硬化の熱処理で上記ＩＭＣ層３０を成長させる熱処理を兼用させることが可能である。或いは、フリップチップボンダーで固相拡散をさせた後、更に温度を上昇させてＩＭＣ層３０への変化を促進させる複数ステップを用いることにより、ＩＭＣ層３０で接合された電子装置１００を得ることも可能である。
【００７７】
ここでは、半導体装置の半導体素子と回路基板との接合について実施例を示したが、上記手法は、様々な電子装置の電子部品間の接合に適用可能である。
図１０は第１適用例の電子装置の一例を示す図である。
【００７８】
図１０に示す電子装置（半導体装置）３００は、半導体素子３１０と半導体素子３２０とが接合された構造を有する。電子装置３００では、半導体素子３１０の電極３１１と、半導体素子３２０の電極３２１とが、ＩＭＣ層３３０によって接合されている。このような半導体素子３１０と半導体素子３２０との接合に、上記図１のような手法を適用することができる。
【００７９】
図１１は第２適用例の電子装置の一例を示す図である。
図１１に示す電子装置（半導体装置）４００は、パッケージ基板等の回路基板４１０と、半導体素子４２０とが接合された構造を有する。電子装置４００では、回路基板４１０の電極４１１と、半導体素子４２０の電極４２１とが、ＩＭＣ層４３０によって接合されている。このような回路基板４１０と半導体素子４２０との接合に、上記図１のような手法を適用することができる。
【００８０】
図１２は第３適用例の電子装置の一例を示す図である。
図１２に示す電子装置５００は、回路基板５１０と回路基板５２０とが接合された構造を有する。電子装置５００では、回路基板５１０の電極５１１と、回路基板５２０の電極５２１とが、ＩＭＣ層５３０によって接合されている。このような回路基板５１０と回路基板５２０との接合に、上記図１のような手法を適用することができる。
【００８１】
また、近年では、電子機器の高速化、高機能化に伴い、半導体素子の高集積化が求められており、このような高集積化の観点から、複数の半導体素子を積層して実装する、所謂３次元積層デバイスが提案されている。上記手法は、このような３次元積層デバイスの製造にも適用可能である。
【００８２】
図１３は３次元積層デバイスの一例を示す図である。
図１３に示す３次元積層デバイス６００は、回路基板６１０上に積層して実装された複数の半導体素子（半導体チップ）６２０を有している。半導体素子６２０としては、ＣＰＵ（Central Processing Unit）６２１、メモリチップ６２２、アナログチップ６２３、センサチップ６２４等が用いられる。回路基板６１０の、半導体素子６２０の搭載面側と反対側の面には、はんだボール等のバンプ６１１が取り付けられている。このような３次元積層デバイス６００を製造する際の、半導体素子６２０と回路基板６１０の間、上下の半導体素子６２０間の各接合部６３０に、上記図１のような手法を適用することができる。
【００８３】
以上、各種電子装置における、電極間のＩＭＣ層による接合について説明した。以上の説明では、電子部品の電極、或いは電極上に設けた接合層にアモルファス層を形成し、そのアモルファス層を固相接合することで、均一性の良いＩＭＣ層を形成するようにした。
【００８４】
ここで、電子部品の電極は、接合前に、平滑化処理によってその表面を平滑にしておいてもよい。電極表面を平滑にしておくことで、その上に、均一性良くはんだ等の接合層を設けることが可能になり、その結果、均一性の良いＩＭＣ層を形成することが可能になる。また、電極表面を平滑にしておくことで、電極上の接合層に形成するアモルファス層、電極に形成するアモルファス層の均一性を向上させることも可能になり、その結果、均一性の良いＩＭＣ層を形成することが可能になる。
【００８５】
このような電極表面の平滑化は、ＣＭＰ（Chemical Mechanical Polishing）法、機械的加工法等によって行うことができる。
図１４は電極表面の平滑化方法の説明図である。図１４において、（Ａ）はレジスト形成工程の要部断面模式図、（Ｂ）は平滑化工程の要部断面模式図、（Ｃ）は平滑化工程後の要部断面模式図である。
【００８６】
電極表面の平滑化では、図１４（Ａ）に示すように、例えば電子部品２０の電極２１を、電解メッキ法等を用いて形成した後、電極２１の形成面側に、レジスト５０を形成する。レジスト５０の形成後、ＣＭＰ法、機械的加工法等により、図１４（Ｂ）に示すように、レジスト５０及び電極２１を略同一平面にすると共に、電極２１の表面を平滑化する。平滑化後、レジスト５０は除去される。尚、その際は、電極２１の加工屑もレジスト５０と共に除去される。これにより、図１４（Ｃ）に示すような、電極２１の表面が平滑化された電子部品２０が得られる。
【００８７】
このような電極表面の平滑化は、電子部品１０の電極１１、更に各種電子部品の電極にも、同様に適用可能である。
ここで、上記の機械的加工法について更に述べる。機械的加工法としては、例えば、ダイヤモンドバイトを用いた切削加工法がある。
【００８８】
図１５及び図１６は切削加工法の説明図である。図１５は切削加工工程の一例を示す図である。図１６（Ａ）は切削加工後の電極断面の電子顕微鏡像、図１６（Ｂ）は図１６（Ａ）のＸ点の結晶構造解析結果、図１６（Ｃ）は図１６（Ａ）のＹ点の結晶構造解析結果である。
【００８９】
切削加工法では、例えば上記図１４（Ａ）の例に従ってレジスト５０を形成した電子部品１０を、図１５に示すように、テーブル５１上にセットする。そして、テーブル５１を移動させる（送る）と共に、ダイヤモンドバイト５２を回転機構５３により回転させ、レジスト５０及び電極１１を切削し、電極１１の表面を平滑化する。
【００９０】
このようなダイヤモンドバイト５２を用いた電極１１の平滑化では、切削により、電極１１の表層部に母相１１ｄ（図１６（Ａ），（Ｂ））の結晶構造とは異なるアモルファスのような層（微結晶層）１１ｅ（図１６（Ａ），（Ｃ））が形成される。例えば、ダイヤモンドバイト５２の周速を１５ｍ／秒〜２０ｍ／秒、送りピッチを２０μｍとして切削加工を行うと、切削後の電極１１の表層部に１００ｎｍ〜２００ｎｍの厚みの微結晶層１１ｅが形成される。
【００９１】
この微結晶層１１ｅも、上記のアモルファス層１１ａと同様に、接合時の固相での成分拡散が可能であると共に、接合時の不均一な成分拡散を抑えることが可能であり、均一性の良いＩＭＣ層３０の形成に寄与する。このような切削加工を用いると、電極１１の表面の平滑化と共に、微結晶層１１ｅの形成が可能になり、電子部品１０について、上記のアモルファス層１１ａの形成工程を省略することが可能になる。
【００９２】
このような切削加工による電極表面の平滑化と微結晶層の形成は、電子部品２０の電極２１や接合層２２、更に各種電子部品の電極等にも、同様に適用可能である。
以上説明した実施の形態に関し、更に以下の付記を開示する。
【００９３】
（付記１）  第１電極を有する第１電子部品を準備する工程と、
第２電極と前記第２電極上に配設された接合層とを有する第２電子部品を準備する工程と、
前記第１電極及び前記接合層の少なくとも一方の表層部をアモルファス化又は微結晶化する工程と、
前記表層部のアモルファス化又は微結晶化後、前記第１電子部品と前記第２電子部品とを対向させ、前記第１電極と前記接合層とを固相接合する工程と
を含む
ことを特徴とする電子装置の製造方法。
【００９４】
（付記２）  前記第１電極と前記接合層とを固相接合する工程は、前記第１電極と前記接合層の間に、前記第１電極の成分及び前記接合層の成分を含む化合物を形成する工程を含む
ことを特徴とする付記１に記載の電子装置の製造方法。
【００９５】
（付記３）  前記第１電極と前記接合層とを固相接合する工程は、前記接合層の融点未満の温度で加熱する工程を含む
ことを特徴とする付記１又は２に記載の電子装置の製造方法。
【００９６】
（付記４）  前記第１電極と前記接合層とを固相接合する工程後、前記接合層の融点以上の温度で熱処理する工程を更に含む
ことを特徴とする付記１乃至３のいずれかに記載の電子装置の製造方法。
【００９７】
（付記５）  前記第１電子部品を準備する工程は、前記第１電極の表面を平坦化する工程を含む
ことを特徴とする付記１乃至４のいずれかに記載の電子装置の製造方法。
【００９８】
（付記６）  前記第２電子部品を準備する工程は、
前記第２電極の表面を平坦化する工程と、
平坦化された前記第２電極上に前記接合層を配設する工程と
を含む
ことを特徴とする付記１乃至５のいずれかに記載の電子装置の製造方法。
【００９９】
（付記７）  前記第１電極及び前記接合層の少なくとも一方の前記表層部をアモルファス化又は微結晶化する工程は、
前記表層部に酸化膜を形成する工程と、
前記酸化膜を、有機酸を含む雰囲気中に曝し、有機酸化合物を形成する工程と、
前記有機酸化合物を、紫外線を照射して分解する工程と
を含む
ことを特徴とする付記１乃至６のいずれかに記載の電子装置の製造方法。
【０１００】
（付記８）  前記第１電極及び前記接合層の少なくとも一方の前記表層部をアモルファス化又は微結晶化する工程は、切削加工によって前記表層部をアモルファス化又は微結晶化する工程を含む
ことを特徴とする付記１乃至６のいずれかに記載の電子装置の製造方法。
【０１０１】
（付記９）  前記接合層は、はんだである
ことを特徴とする付記１乃至８のいずれかに記載の電子装置の製造方法。
（付記１０）  前記第１電極及び前記第２電極は、前記接合層と合金化される金属である
ことを特徴とする付記１乃至９のいずれかに記載の電子装置の製造方法。
【０１０２】
（付記１１）  外部接続端子を有し、
前記外部接続端子の表層部がアモルファス化又は微結晶化されている
ことを特徴とする電子部品。
【０１０３】
（付記１２）  前記外部接続端子は、
電極と、
前記電極上に配設され、他の電子部品の外部接続端子と接合される接合層と
を含み、
前記接合層の表層部がアモルファス化又は微結晶化されている
ことを特徴とする付記１１に記載の電子部品。
【符号の説明】
【０１０４】
１０，１０Ａ，２０，２０Ａ  電子部品
１１，１１Ａ，２１，２１Ａ，３１１，３２１，４１１，４２１，５１１，５２１  電極
１１ａ，２２ａ  アモルファス層
１１ｂ，１１Ａｂ，２１ｂ，２１Ａｂ，３１ｂ，３２ｂ  結晶粒
１１ｃ  蟻酸銅
１１ｄ  母相
１１ｅ  微結晶層
１１ｆ，２２ｂ  酸化膜
２２，２２Ａ  接合層
２２ｃ  蟻酸スズ
３０，３０Ａ，３１，３１Ａ，３１Ｂ，３２，３２Ａ，３３０，４３０，５３０  ＩＭＣ層
４１Ａ  ボイド
４２Ａ  未反応成分
５０  レジスト
５１  テーブル
５２  ダイヤモンドバイト
５３  回転機構
１００，３００，４００，５００  電子装置
２００  チャンバ
２００ａ  蒸気
２１０  ＵＶ照射装置
２１１  ＵＶランプ
３１０，３２０，４２０，６２０  半導体素子
４１０，５１０，５２０，６１０  回路基板
６００  次元積層デバイス
６１１  バンプ
６２１  ＣＰＵ
６２２  メモリチップ
６２３  アナログチップ
６２４  センサチップ
６３０  接合部
【図１】
0005935468.tif 000002
【図２】
0005935468.tif 000003
【図３】
0005935468.tif 000004
【図４】
0005935468.tif 000005
【図５】
0005935468.tif 000006
【図６】
0005935468.tif 000007
【図７】
0005935468.tif 000008
【図８】
0005935468.tif 000009
【図９】
0005935468.tif 000010
【図１０】
0005935468.tif 000011
【図１１】
0005935468.tif 000012
【図１２】
0005935468.tif 000013
【図１３】
0005935468.tif 000014
【図１４】
0005935468.tif 000015
【図１５】
0005935468.tif 000016
【図１６】
0005935468.tif 000017