(57)【特許請求の範囲】
【請求項１】
複数のフレーム期間において複数の走査線及び信号線により、複数の画素に供給する画像信号を制御して画像表示を行う表示装置の駆動方法において、
前記複数の走査線の各々は、酸化物半導体を有するトランジスタのゲートに電気的に接続されており、
前記表示装置において、第１のフレーム期間では、第１の走査線を第１の選択期間で選択し、前記第１の走査線以外の第２の走査線を第２の選択期間で選択し、
前記表示装置において、第２のフレーム期間では、前記第２の走査線を前記第１の選択期間で選択し、前記第２の走査線以外の前記第１の走査線を前記第２の選択期間で選択し、
前記第１のフレーム期間における前記第１の選択期間は、前記第１の走査線にハイレベルの２０Ｖ以上の電圧を印加する期間であり、
前記第１のフレーム期間における前記第２の選択期間は、前記第２の走査線にハイレベルの電位を印加する期間であり、
前記第１の選択期間は、１ｍｓ以上の期間であり、
前記第１の選択期間は、前記第２の選択期間より長い期間であることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動方法に関する。または、複数の画素を有する表示装置において、各画素に設けられるトランジスタの半導体層に酸化物半導体を用いる構成における、表示装置の駆動方法に関する。
【背景技術】
【０００２】
アモルファスシリコンを用いたトランジスタを、液晶等の表示素子を駆動するための駆動用素子として用いる表示装置は、コンピュータのモニタやテレビジョン装置などの市販製品で広く用いられている。アモルファスシリコンを用いたトランジスタの製造技術はすでに確立され、６０インチを超える液晶パネルも生産されている。
【０００３】
しかし、アモルファスシリコンを用いたトランジスタは動作速度が遅く、これ以上の高性能化が望めないことから、ポリシリコンを用いた薄膜トランジスタの開発も進められてきている。しかし、ポリシリコンを作製するには結晶化工程が必要となり、これがトランジスタの特性バラツキの要因や、パネルサイズの大面積化に対する阻害要因となっていた。
【０００４】
これに対し、シリコン系以外のトランジスタ材料として酸化物半導体材料への注目が高まっている。酸化物半導体の材料としては、酸化亜鉛を成分とするものが知られている。例えば特許文献１には、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）なるもので形成されたトランジスタを表示装置の駆動用素子として用いる構成について開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら酸化物半導体を用いて作製されるトランジスタは、電気的特性が安定せずに、外部環境に応じて諸特性が変化してしまう問題がある。具体的には、酸化物半導体を用いて作製されるトランジスタに４００ｎｍ以下の波長の光を照射しつつ、ゲートに負バイアスを印加すると、しきい値電圧が変動するといった特性の劣化を生じてしまう。
【０００７】
本発明の一態様は、表示装置の駆動用素子に用いる、酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することの出来る表示装置の駆動方法を提供することを課題の一とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、４００ｎｍ以下の波長の光が照射されつつ、ゲートに負バイアスを印加されることでしきい値電圧が変動したトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することで、当該トランジスタのしきい値電圧の変動を変動前と同程度の状態まで回復させる表示装置の駆動方法を提供するものである。具体的には、複数のフレーム期間により画像表示を行う表示装置の駆動方法において、各フレーム期間における複数の走査線のうち、いずれか一の走査線を選択する期間で駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるよう駆動する。そして複数のフレーム期間にわたって、各行を選択していくことで全ての駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるようにし、トランジスタの特性劣化を回復するものである。
【０００９】
本発明の一態様は、複数のフレーム期間において複数の走査線及び信号線により、複数の画素に供給する画像信号を制御して画像表示を行う表示装置の駆動方法において、第１のフレーム期間では、第１の走査線を第１の選択期間で選択し、第１の走査線以外の第２の走査線を含む走査線を第２の選択期間で選択し、第２のフレーム期間では、第２の走査線を第１の選択期間で選択し、第２の走査線以外の第１の走査線を含む走査線を第２の選択期間で選択し、第１の選択期間及び第２の選択期間は、画素に設けられる酸化物半導体を有するトランジスタのゲートにハイレベルの電位を印加する期間であり、第１の選択期間は、第２の選択期間より長い期間である表示装置の駆動方法である。
【００１０】
本発明の一態様は、複数のフレーム期間において複数の走査線及び信号線により、複数の画素に供給する画像信号を制御して画像表示を行う表示装置の駆動方法において、第１のフレーム期間では、第１の走査線を第１の選択期間で選択し、第１の走査線以外の第２の走査線を含む走査線を第２の選択期間で選択し、第２のフレーム期間では、第２の走査線を第１の選択期間で選択し、第２の走査線以外の第１の走査線を含む走査線を第２の選択期間で選択し、第１の選択期間及び第２の選択期間は、画素に設けられる酸化物半導体を有するトランジスタのゲートにハイレベルの電位を印加する期間であり、第１の選択期間において、トランジスタに電気的に接続される信号線には、ローレベルの電位の画像信号が供給され、第１の選択期間は、第２の選択期間より長い期間である表示装置の駆動方法である。
【００１１】
本発明の一態様において、トランジスタに電気的に接続される表示素子は、液晶素子である表示装置の駆動方法でもよい。
【００１２】
本発明の一態様において、第１の選択期間で選択する走査線は、複数である表示装置の駆動方法でもよい。
【発明の効果】
【００１３】
本発明の一態様により、表示装置の駆動用素子に用いる、酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することの出来る表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１を説明するための図。
【図２】実施の形態１を説明するための図。
【図３】実施の形態１を説明するための図。
【図４】実施の形態１を説明するための図。
【図５】実施の形態２を説明するための図。
【図６】実施の形態２を説明するための図。
【図７】実施の形態２を説明するための図。
【図８】実施の形態３を説明するための図。
【図９】実施の形態４を説明するための図。
【図１０】実施の形態６を説明するための図。
【図１１】実施の形態７を説明するための図。
【図１２】実施例１を説明するための図。
【図１３】実施例１を説明するための図。
【図１４】実施例１を説明するための図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００１６】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形のなまり、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００１７】
なお、本明細書にて用いる「第１」、「第２」、「第３」等などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００１８】
（実施の形態１）
まず、表示装置における表示部（または画素部ともいう）の簡単な回路構成について図１（Ａ）に示す。
【００１９】
図１（Ａ）は、画像信号が供給される画素の回路図について示している。図１（Ａ）では、表示部１００における、走査線１０１（ゲート線）、信号線１０２（データ線）、画素１０３、トランジスタ１０４、表示素子１０５を示している。なお表示部１００には、ｎ本（ｎは２以上の自然数）の走査線、ｍ本（ｍは２以上の自然数）の信号線が設けられ、複数の画素１０３におけるトランジスタ１０４の導通状態を制御するものとして、以下説明する。
【００２０】
走査線１０１は、表示部１００にマトリクス状に設けられる画素１０３を行方向に一斉に選択するための配線である。具体的には、走査線１０１は、トランジスタ１０４のゲートに接続されており、ゲートに印加する電位に応じて、トランジスタのソースとドレインとの間の導通状態を制御する。なお図１（Ａ）において、１行目の走査線はＧＯＵＴ＿１、２行目の走査線はＧＯＵＴ＿２、ｉ行目（ｉはｎ以下の自然数）の走査線はＧＯＵＴ＿ｉ、ｎ行目の走査線はＧＯＵＴ＿ｎとして示している。
【００２１】
信号線１０２は、表示部１００にマトリクス状に設けられる画素１０３の表示素子１０５に画像信号を供給するための配線である。具体的には、信号線１０２は、トランジスタ１０４のソースまたはドレインの一方にあたる第１端子に接続されており、トランジスタの導通状態に応じて画像信号をソースまたはドレインの他方にあたる第２端子に供給する。そして表示素子１０５では、階調の制御が行われる。
【００２２】
表示部１００においてマトリクス状に設けられる画素１０３は、走査線１０１及び信号線１０２に接続されている。一例としては、画素１０３は、走査線１０１及び信号線１０２の交差部に応じて設けられる構成となる。なお画素１０３は表示部１００において、必ずしも縦横に並べて配置する構成でなくてもよい。例えば画素１０３は、走査線１０１及び／または信号線１０２を蛇行させた上で画素１０３をジグザグに配置する構成としてもよい。
【００２３】
なお、画素とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか１つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。
【００２４】
トランジスタ１０４は、酸化物半導体を半導体層に用いて作成されたトランジスタである。トランジスタ１０４のゲートは走査線１０１に接続され、第１端子は信号線１０２に接続され、第２端子は表示素子１０５に接続される。
【００２５】
なお図面においてトランジスタの記号に付す「ＯＳ」は、半導体層に酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
【００２６】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その化学量論的組成比は特に問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
【００２７】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一又は複数の金属元素を示す。
【００２８】
酸化物半導体膜は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で作製するのが望ましい。酸化物半導体膜は、例えば、スパッタリング法などを用いて作製することができる。
【００２９】
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを一方の端子、他方の端子と表記する場合がある。
【００３０】
なお画素に設けるトランジスタの構造については逆スタガ型の構造でもよいし、順スタガ型の構造でもよい。または、チャネル領域が複数の領域に分かれて直列に接続された、ダブルゲート型の構造でもよい。または、ゲート電極がチャネル領域の上下に設けられたデュアルゲート型の構造でもよい。また、トランジスタを構成する半導体層を複数の島状の半導体層にわけて形成し、スイッチング動作を実現しうるトランジスタ素子としてもよい。
【００３１】
表示素子１０５は、一例として光の透過または非透過を制御する素子であればよく、例えば液晶素子を用いればよい。なお表示素子１０５としては、液晶素子の他にも例えばＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）素子を用いてもよい。なお表示素子１０５には液晶素子の他に保持容量を併設する構成もある。また表示素子１０５としてＥＬ素子等の自発光素子を用いる構成でもよい。
【００３２】
次いで図１（Ｂ）では、図１（Ａ）で示した走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる画素の選択期間について模式的に示したものである。また図１（Ｂ）では、画像表示を行うための複数のフレーム期間の一部について示している。そして図１（Ｂ）では第１のフレーム期間乃至第ｎのフレーム期間にわたって順に示している。例えば第１のフレーム期間におけるＧＯＵＴ＿１が第１の選択期間Ｔ１で画素を選択し、次いでＧＯＵＴ＿２が第２の選択期間Ｔ２で画素を選択していき、そして最終行であるＧＯＵＴ＿ｎが第２の選択期間Ｔ２で画素を選択するものである。第１のフレーム期間乃至第ｎのフレーム期間では、１行目からｎ行目までの走査線１０１の選択期間の累計によって、おおよその１フレーム期間の長さが決まってくる。
【００３３】
なお走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる画素の選択期間とは、ハイレベルの電位を走査線１０１に供給することで、トランジスタ１０４のソースとドレインとの間を導通状態とする期間のことをいう。逆に、選択期間以外の期間となる非選択期間では、ローレベルの電位を走査線１０１に供給し、トランジスタ１０４のソースとドレインとの間が非導通状態となる。
【００３４】
図１（Ｂ）では、前述したように第１のフレーム期間において１行目の走査線ＧＯＵＴ＿１（第１の走査線ともいう）に接続された画素を第１の選択期間Ｔ１で選択し、１行目以外の走査線に接続された画素を第２の選択期間Ｔ２で選択する。同様に第２のフレーム期間において２行目の走査線ＧＯＵＴ＿２（第２の走査線ともいう）に接続された画素を第１の選択期間Ｔ１で選択し、２行目以外の走査線に接続された画素を第２の選択期間Ｔ２で画素を選択する。同様に第ｉのフレーム期間においてｉ行目の走査線ＧＯＵＴ＿ｉをに接続された画素第１の選択期間Ｔ１で選択し、ｉ行目以外の走査線に接続された画素を第２の選択期間Ｔ２で選択する。同様に第ｎのフレーム期間においてｎ行目の走査線ＧＯＵＴ＿ｎに接続された画素を第１の選択期間Ｔ１で選択し、ｎ行目以外の走査線に接続された画素を第２の選択期間Ｔ２で画素を選択する。
【００３５】
すなわち１フレーム期間に１行の走査線による選択期間を第１の選択期間Ｔ１とし、残りの行での走査線による選択期間を第２の選択期間Ｔ２としている。従って１行目からｎ行目までの走査線１０１の選択期間の累計による１フレーム期間の長さは、第１のフレーム期間乃至第ｎのフレーム期間で同じ長さとなる。
【００３６】
具体的な一例としては図２（Ａ）に示すように、第１の選択期間Ｔ１はトランジスタのゲートにハイレベルの電位を印加する期間であり、当該期間の長さを１ｍ秒以上とするものである。そして第１の選択期間Ｔ１では、信号線より画像信号ｄａｔａが表示素子側に供給されることとなる。また図２（Ｂ）に示すように、第２の選択期間Ｔ２はトランジスタのゲートにハイレベルの電位を印加する期間であり、当該期間の長さを数μ秒程度とするものである。そして第２の選択期間Ｔ２では、信号線より画像信号ｄａｔａが表示素子側に供給されることとなる。また図２（Ｃ）に示すように１フレーム期間は、走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる第１の選択期間Ｔ１及び第２の選択期間Ｔ２の累積期間により、１フレーム期間の長さが定まることとなる。
【００３７】
本実施の形態の構成では、図１（Ｂ）のように走査線は複数のフレーム期間のそれぞれに第１の選択期間Ｔ１を挿入するよう走査する。そして、ゲートに負バイアスを印加されることでしきい値電圧が変動した各行のトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することで、前述のしきい値電圧の変動を回復させることができるものである。その結果、酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することが出来る。
【００３８】
図２（Ｃ）に示す図と比較するために図３（Ａ）、図３（Ｂ）には、走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる第１の選択期間Ｔ１のみによる走査、及び第２の選択期間Ｔ２のみによる走査について示している。
【００３９】
図３（Ａ）に示す構成で１フレーム期間の長さは、走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる第１の選択期間Ｔ１の累積期間により、１フレーム期間の長さが定まることとなる。そのため、１ｍ秒以上の期間を要する第１の選択期間Ｔ１が累積すると、１フレーム期間の長さが長くなり、複数のフレーム期間による動画表示等が困難になってしまう。
【００４０】
また図３（Ｂ）に示す構成で１フレーム期間の長さは、走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎによる第２の選択期間Ｔ２の累積期間により、１フレーム期間の長さが定まることとなる。そのため、１秒間を６０フレームで表示を行う場合１フレーム期間は１６．６ｍ秒となり、数μ秒程度の期間を要する第２の選択期間Ｔ２が累積しても１フレーム期間内に収めることができる。しかしながら当該駆動ではゲートに２０Ｖ以上の電圧を１ｍ秒以上印加するといった駆動が困難となる。
【００４１】
本実施の形態の構成においては、図１（Ｂ）及び図２（Ｃ）で説明したように、走査線の駆動を複数のフレーム期間にわたって第１の選択期間Ｔ１を挿入するよう走査することで、動画表示等が困難になることなく、ゲートに負バイアスを印加されることでしきい値電圧が変動した各行のトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することで、前述のしきい値電圧の変動を回復させることができるものである。その結果、酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することが出来る。
【００４２】
なお図１（Ｂ）及び図２（Ｃ）で説明したように、走査線の駆動を複数のフレーム期間にわたって第１の選択期間Ｔ１を挿入する走査は、走査線１０１のＧＯＵＴ＿１乃至ＧＯＵＴ＿ｎのいずれか一に限らず、２行以上の走査線で行う構成としてもよい。具体的には、図４（Ａ）に示すように１フレーム期間において、走査線１０１のＧＯＵＴ＿ｉ及びＧＯＵＴ＿ｉ＋１を第１の選択期間Ｔ１とする構成であってもよい。また図４（Ａ）に示したように連続する走査線に限らず、図４（Ｂ）に示すように離間した走査線である走査線１０１のＧＯＵＴ＿２及びＧＯＵＴ＿ｉを第１の選択期間Ｔ１とする構成であってもよい。図４（Ｂ）は図４（Ａ）に比べ、第１の選択期間Ｔ１で選択することによるちらつきを小さくすることができる。
【００４３】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００４４】
（実施の形態２）
本実施の形態では上記実施の形態１で説明した表示素子として液晶素子を具備する液晶表示装置の構成例を示し、液晶表示装置における反転駆動を行う際の駆動方法について説明する。
【００４５】
まず液晶表示装置の構成について図５（Ａ）に示す。図５（Ａ）に示す液晶表示装置は、複数の画素１０３を有する表示部１００と、走査線駆動回路３０１と、信号線駆動回路３０２と、走査線駆動回路３０１によって電位が制御されるｎ本の走査線１０１と、信号線駆動回路３０２によって電位が制御されるｍ本の信号線１０２と、を有する。
【００４６】
図５（Ｂ）は、図５（Ａ）に示す液晶表示装置が有する画素１０３の回路図の一例を示す図である。図５（Ｂ）に示す画素１０３は、ゲートが走査線１０１に接続され、ソース及びドレインの一方が信号線１０２に接続されたトランジスタ１０４と、一方の電極がトランジスタ１０４のソース及びドレインの他方に接続され、他方の電極が容量電位を供給する配線３１４（容量配線ともいう）に接続された容量素子３１２と、一方の電極（画素電極ともいう）がトランジスタ１０４のソース及びドレインの他方及び容量素子３１２の一方の電極に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線３１３に接続された液晶素子３１１と、を有する。
【００４７】
なお、トランジスタ１０４は、ｎチャネル型のトランジスタである。また、容量電位と対向電位を同一の電位とすることが可能である。
【００４８】
次いで、図６には図５（Ｂ）で示した画素１０３の回路図を信号線が延在する方向に並べて表したものである。図６においては、走査線１０１＿ｊ（ｊはｎ以下の自然数）、走査線１０１＿ｊ＋１、及び走査線１０１＿ｊ＋２、並びに信号線１０２＿ｋ（ｋはｍ以下の自然数）を示している。また図６では走査線１０１＿ｊ（ｊはｎ以下の自然数）及び信号線１０２＿ｋに接続される画素として画素１０３＿ｊ、走査線１０１＿ｊ＋１（ｊはｎ以下の自然数）及び信号線１０２＿ｋに接続される画素として画素１０３＿ｊ＋１、走査線１０１＿ｊ＋２（ｊはｎ以下の自然数）及び信号線１０２＿ｋに接続される画素として画素１０３＿ｊ＋２を示している。なお各画素における表示素子としては、液晶素子を示している。
【００４９】
図７（Ａ）には、図６に示す回路図を上記実施の形態１で説明した構成で駆動する際のタイミングチャートについて示したものである。図７（Ａ）ではｉフレーム目において走査線１０１＿ｊにおける選択信号を第１の選択信号Ｔ１とし、ｉ＋１フレーム目において走査線１０１＿ｊ＋１における選択信号を第１の選択信号Ｔ１としている。なおｉフレーム目およびｉ＋１フレーム目では、第１の選択期間Ｔ１以外の期間を第２の選択期間Ｔ２として走査線を走査している。
【００５０】
また図７（Ａ）では液晶素子に印加する電圧をフレーム毎に反転させて行う所謂フレーム反転駆動のために、ｉフレーム目とｉ＋１フレーム目において信号線１０２＿ｋに供給する画像信号を反転する極性（図中、＋記号、−記号で表記）となるよう、交互に切り替わる様子を示している。なお図７（Ａ）では対向電位が供給される配線の電位を併せて示しており、ここでは一定の電位が供給される様子を表しているが、反転駆動の方式に応じて適宜変動するよう動作させることも可能である。
【００５１】
本実施の形態の構成においては、図７（Ａ）に示すように、走査線の駆動を複数のフレーム期間にわたって第１の選択期間Ｔ１を挿入するよう走査することで、動画表示等が困難になることなく、ゲートに負バイアスを印加されることでしきい値電圧が変動した各行のトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することで、前述のしきい値電圧の変動を回復させることができるものである。その結果、酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することが出来る。
【００５２】
なお第１の選択期間Ｔ１では、信号線１０２＿ｋに供給する画像信号の極性を、反転駆動を行う際の画像信号の極性に関わらず、ローレベルの電位となるようにすることも可能である。具体的なタイミングチャートについて図７（Ｂ）に示す。図７（Ｂ）に示すようにｉ＋１フレーム目でハイレベルの電位となる画像信号の極性の場合に走査線１０１＿ｊ＋１が第１の選択信号Ｔ１によるハイレベルの電位の際に、ローレベルの電位となる画像信号の極性とするものである。当該構成とすることにより、ゲートに負バイアスを印加する際の負バイアスの大きさを大きくすることが出来るため、しきい値電圧が変動した各行のトランジスタに対し、前述のしきい値電圧の変動を回復させる効果を高めることができる。
【００５３】
なお図７（Ａ）、（Ｂ）では、フレーム反転駆動の例を説明したが、ゲートライン反転駆動や、ソースライン反転駆動とすることもできる。またドット反転駆動とすることもできる。
【００５４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【００５５】
（実施の形態３）
本実施の形態では、上記実施の形態で説明した駆動方法を実現しうる表示装置のブロック図について説明する。
【００５６】
図８に示すブロック図は、素子基板５００及び表示制御回路５０１を示している。
【００５７】
図８に示すブロック図の素子基板５００は、走査線駆動回路３０１と、信号線駆動回路３０２と、表示部１００と、を有する。
【００５８】
図８に示すブロック図の表示制御回路５０１は、画像信号（図８中、ｄａｔａ）が外部より入力される。また表示制御回路５０１は、走査線駆動回路３０１及び信号線駆動回路３０２を駆動するためのクロック信号を生成するクロック生成回路５０２と、走査線駆動回路３０１に出力するクロック信号のパルス幅を制御するためのパルス幅制御回路５０３と、を有する。
【００５９】
なお走査線駆動回路３０１及び信号線駆動回路３０２は、必ずしも表示部１００と同じ素子基板５００上に設けられる構成でなくてもよい。
【００６０】
クロック生成回路５０２は、所定の周波数のクロック信号を出力して走査線駆動回路３０１及び信号線駆動回路３０２を駆動するための回路である。またパルス幅制御回路５０３は、走査線駆動回路３０１でのフレーム毎に第１の選択信号が各行に出力されるようクロック信号のパルス幅を制御するための回路である。具体的には、第１の選択信号Ｔ１を出力する期間ではクロック信号がハイレベルの電位を保持するように走査線駆動回路３０１に出力するクロック信号のパルス幅を制御する。
【００６１】
なお上記実施の形態で説明したように第１の選択信号Ｔ１及び第２の選択信号Ｔ２をフレーム期間毎に切り替えて出力できる回路であれば、本実施の形態以外の構成であってもよい。
【００６２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【００６３】
（実施の形態４）
本実施の形態では、液晶素子を有する素子基板について説明する。なお本実施の形態で説明する液晶素子を有する素子基板を液晶表示装置という。
【００６４】
液晶表示装置の素子基板の外観及び断面について、図９を用いて説明する。図９（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたトランジスタ４０１０、４０１１及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、図９（Ｂ）は、図９（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【００６５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。
【００６６】
また、図９（Ａ１）は第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお、図９（Ａ２）は信号線駆動回路の一部を第１の基板４００１上に酸化物半導体を用いたトランジスタで形成する例であり、第１の基板４００１上に信号線駆動回路４００３ｂが形成され、かつ別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３ａが実装されている。
【００６７】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、またはＴＡＢ方法などを用いることができる。図９（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図９（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【００６８】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図９（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【００６９】
トランジスタ４０１０、４０１１は、上記実施の形態１でも説明したように酸化物半導体膜を用いて半導体層を作製するものである。
【００７０】
また、第１の基板４００１上に画素電極層４０３０及び共通電極層４０３１が設けられ、画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。液晶素子４０１３は、画素電極層４０３０、共通電極層４０３１、及び液晶層４００８を含む。
【００７１】
また、ブルー相を示す液晶層４００８を有する液晶表示装置において、基板に概略平行（すなわち水平な方向）な電界を生じさせて、基板と平行な面内で液晶分子を動かして、階調を制御する方式を用いることができる。このような方式として、本実施の形態では、図９に示すようなＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成を適用する場合を示している。なお、ＩＰＳモードに限られず、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成を適用することも可能である。なお特にブルー相を示す液晶層を用いる構成は、高い印加電圧により配向を制御する必要があり、上記実施の形態１で説明した、ゲートに負バイアスを印加されることでしきい値電圧が変動したトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することで、当該トランジスタのしきい値電圧の変動を変動前と同程度の状態まで回復させる表示装置の駆動方法を行うのに好適である。
【００７２】
なお、第１の基板４００１、第２の基板４００６としては、透光性を有するガラス、プラスチックなどを用いることができる。プラスチックとしては、ポリエーテルサルフォン（ＰＥＳ）、ポリイミド、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【００７３】
また、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている柱状のスペーサ４０３５は、絶縁膜を選択的にエッチングすることにより設けることができる。なお、柱状のスペーサ４０３５の代わりに、球状のスペーサを用いていてもよい。
【００７４】
保護膜として機能する絶縁層４０２０でトランジスタ４０１０、４０１１を覆う構成としてもよいが、特に限定されない。
【００７５】
なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
【００７６】
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【００７７】
画素電極層４０３０、共通電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【００７８】
また、画素電極層４０３０、共通電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
【００７９】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【００８０】
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
【００８１】
図９では、接続端子電極４０１５が、画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【００８２】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【００８３】
また、図９においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
【００８４】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８５】
（実施の形態５）
本実施の形態では実施の形態４でも説明したトランジスタの半導体層に用いる酸化物半導体膜の作製方法の具体例について説明する。
【００８６】
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃以上５００℃以下、好ましくは３００℃以上５００℃以下となるように加熱する。
【００８７】
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているため、当該成膜室で成膜した酸化物半導体膜に含まれる水素、水、水酸基または水素化物などの不純物の濃度を低減することができる。
【００８８】
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を含む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基板を上述の温度で加熱して、酸化物半導体膜の成膜を行うことにより、基板温度は高温となるため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体膜に取り込まれにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体膜の成膜を行うことにより、酸化物半導体膜に含まれる水素、水、水酸基または水素化物などの不純物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減することができる。
【００８９】
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
【００９０】
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、酸化物半導体膜の被形成表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
【００９１】
また、酸化物半導体膜を加工することによって、島状の酸化物半導体膜を形成する。酸化物半導体膜の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行うことができる。
【００９２】
その後、酸化物半導体膜に対して、熱処理（第１の熱処理）を行ってもよい。熱処理を行うことによって、酸化物半導体膜中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００９３】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせず、水や水素の混入が生じないようにする。
【００９４】
熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜を形成することで、極めて優れた特性のトランジスタを実現することができる。
【００９５】
ところで、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体膜を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【００９６】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐ．６２１−６３３）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素の濃度が５×１０１９／ｃｍ３以下、特に５×１０１８／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【００９７】
なお、酸化物半導体膜は非晶質であっても良いが、トランジスタのチャネル形成領域として結晶性を有する酸化物半導体膜を用いることが好ましい。結晶性を有する酸化物半導体膜を用いることで、トランジスタの信頼性（ゲート・バイアス・ストレス耐性）を高めることができるからである。
【００９８】
結晶性を有する酸化物半導体膜としては、理想的には単結晶であることが望ましいが、ｃ軸配向を有した結晶（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ：ＣＡＡＣとも呼ぶ）を含む酸化物を用いることが好ましい。
【００９９】
ＣＡＡＣ膜は、スパッタリング法によっても作製することができる。スパッタリング法によってＣＡＡＣ膜を得るには酸化物半導体膜の堆積初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
【０１００】
以上のようにして酸化物半導体膜を成膜することができる。
【０１０１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【０１０２】
（実施の形態６）
本実施の形態では、液晶表示装置の画素の平面図及び断面図の一例について図面を用いて説明する。
【０１０３】
図１０（Ａ）は表示パネルが有する複数の画素の１つの平面図を示している。図１０（Ｂ）は図１０（Ａ）の一点鎖線Ａ−Ｂにおける断面図である。
【０１０４】
図１０（Ａ）において、信号線となる配線層（ソース電極層１２０１ａ及びドレイン電極層１２０１を含む）は、図中上下方向（列方向）に延伸するように配置されている。走査線となる配線層（ゲート電極層１２０２を含む）は、図中左右方向（行方向）に延伸するように配置されている。コモン線となる配線層（ゲート電極層１２０３を含む）は、ソース電極層１２０１ａに概略直交する方向（図中左右方向（行方向））に延伸するように配置されている。容量配線層１２０４は、ゲート電極層１２０２及びゲート電極層１２０３に概略平行な方向であって、且つ、ソース電極層１２０１ａに概略直交する方向（図中左右方向（行方向））に延伸するように配置されている。
【０１０５】
図１０（Ａ）において、表示パネルの画素には、ゲート電極層１２０２を有するトランジスタ１２０５が設けられている。トランジスタ１２０５上には、絶縁膜１２０７、絶縁膜１２０８、及び層間膜１２０９が設けられている。
【０１０６】
図１０（Ａ）、図１０（Ｂ）に示す表示パネルの画素は、トランジスタ１２０５に接続される第１の電極層として透明電極層１２１０、ゲート電極層１２０３に接続される第２の電極層として透明電極層１２１１を有する。透明電極層１２１０及び透明電極層１２１１は、互いの櫛歯状の形状が噛み合うように、且つ離間して設けられている。トランジスタ１２０５上の絶縁膜１２０７、絶縁膜１２０８、及び層間膜１２０９には、開口（コンタクトホール）が形成されている。開口（コンタクトホール）において、透明電極層１２１０とトランジスタ１２０５とが接続されている。
【０１０７】
図１０（Ａ）、図１０（Ｂ）に示すトランジスタ１２０５は、ゲート絶縁層１２１２を介してゲート電極層１２０２上に配置された半導体層１２１３を有し、半導体層１２１３に接してソース電極層１２０１ａ及びドレイン電極層１２０１ｂを有する。また、容量配線層１２０４、ゲート絶縁層１２１２、及びドレイン電極層１２０１ｂが積層して、容量素子１２１５を形成している。
【０１０８】
また、トランジスタ１２０５及び液晶層１２１７を間に挟んで、第１の基板１２１８と第２の基板１２１９とが重畳ように配置されている。
【０１０９】
なお図１０（Ｂ）では、トランジスタ１２０５としてボトムゲート構造の逆スタガ型トランジスタを用いる例を示したが、本明細書に開示する表示装置に適用できるトランジスタの構造は特に限定されない。例えば、ゲート絶縁層を介してゲート電極層が半導体層の上側に配置されるトップゲート構造のトランジスタ、及び、ゲート絶縁層を介してゲート電極層が半導体層の下側に配置されるボトムゲート構造のスタガ型トランジスタ及びプレーナ型トランジスタなどを用いることができる。
【０１１０】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【０１１１】
（実施の形態７）
本実施の形態においては、電子機器の例について説明する。
【０１１２】
上記実施の形態に係る表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機等の大型ゲーム機等が挙げられる。
【０１１３】
上記実施の形態に係る表示装置は、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車等の乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１に示す。
【０１１４】
図１１（Ａ）は、電子書籍の一例を示している。図１１（Ａ）に示す電子書籍は、筐体１７００及び筐体１７０１の２つの筐体で構成されている。筐体１７００及び筐体１７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。
【０１１５】
筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２及び表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図１１（Ａ）では表示部１７０３）に画像を表示することができる。
【０１１６】
図１１（Ｂ）は、表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図１１（Ｂ）に示すデジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１１７】
図１１（Ｃ）は、表示装置を用いたテレビジョン装置の一例を示している。図１１（Ｃ）に示すテレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、上記実施の形態に示した表示装置を適用することができる。
【０１１８】
図１１（Ｄ）は、表示装置を用いた携帯電話機の一例を示している。図１１（Ｄ）に示す携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、操作ボタン１７３７、外部接続ポート１７３４、スピーカ１７３５、及びマイク１７３６等を備えている。
【０１１９】
図１１（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指等の接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部１７３２を指等で接触することにより行うことができる。
【０１２０】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【実施例１】
【０１２１】
本実施例では、実施の形態１で述べた、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加することでトランジスタのしきい値電圧の変動を回復させることに関して、トランジスタのゲートに対して印加する正の電圧の印加条件を変化させる実験に基づいた測定結果の説明を行う。
【０１２２】
トランジスタのゲートに印加する正の電圧の印加時間を変化させ、光照射前後の光応答特性を測定した。具体的には、正の電圧の印加時間を変化させることで、光照射前後の光応答特性の測定結果はどのように変化するのか、について測定した。
【０１２３】
なお測定に用いたトランジスタの作製条件は以下の通りである。
【０１２４】
測定に用いたトランジスタは、図１２に示すように、ボトムゲート構造の一つであるチャネルエッチ型と呼ばれる逆スタガ型薄膜トランジスタである。トランジスタ８１０は、ガラス基板８００上に、下地膜８１１、ゲート電極層８０１、ゲート絶縁層８０２、酸化物半導体層８０３、ソース電極層８０５ａ、ドレイン電極層８０５ｂ、絶縁層８０７を含んで構成されている。
【０１２５】
チャネル長（Ｌ）は３０μｍ、チャネル幅（Ｗ）は１００００μｍであり、ソース電極層８０５ａ及びドレイン電極層８０５ｂはヘビのように曲がりくねった形状を有する。またソース電極層８０５ａとゲート電極層８０１とが重畳する長さ、及びドレイン電極層８０５ｂとゲート電極層８０１とが重畳する長さは、特に限定していない。
【０１２６】
まず、絶縁表面を有するガラス基板８００上に、下地膜８１１となる絶縁膜を形成した。下地膜８１１は、膜厚１００ｎｍの窒化シリコン膜、膜厚１５０ｎｍの酸化窒化シリコン膜を、順に積層して形成した。
【０１２７】
次いで、下地膜８１１上に、ゲート電極層８０１を形成した。ゲート電極層８０１は、膜厚１００ｎｍのタングステン膜を単層で形成した。なお、ゲート電極層８０１の端部はテーパー形状とした。ここで、テーパー角は、例えば、３０°以上６０°以下とした。テーパー角とは、テーパー形状を有する層（例えば、ゲート電極層８０１）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を示す。更に、ゲート電極層８０１を覆うように、ゲート絶縁層８０２を形成した。ゲート絶縁層８０２は、膜厚１００ｎｍの酸化窒化シリコン膜を、単層で形成した。
【０１２８】
次いで、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］を有する酸化物ターゲットを用いたスパッタ法により、ガラス基板（１２６．６ｍｍ×１２６．６ｍｍ）上に膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、成膜温度２００℃、圧力０．６Ｐａ、電力５ｋＷとした。
【０１２９】
その後、窒素雰囲気下で４５０℃、１時間の加熱処理を行った。この加熱処理は、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれない雰囲気、例えば雰囲気の露点が−４０℃以下、好ましくは−６０℃以下であることが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３０】
加熱処理後にスパッタ法により膜厚１００ｎｍのチタン膜、膜厚４００ｎｍのアルミニウム膜、膜厚１００ｎｍのチタン膜の順に積層して導電膜の積層を形成した。フォトリソグラフィ工程により導電膜の積層上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層８０５ａ及びドレイン電極層８０５ｂを形成した後、レジストマスクを除去した。その後、窒素雰囲気下で３００℃、１時間の加熱処理を行った。
【０１３１】
次いで、酸化シリコンターゲットを用いるスパッタ法により、ソース電極層８０５ａ及びドレイン電極層８０５ｂ上に膜厚４００ｎｍの酸化シリコン膜を成膜した。なお、酸化シリコン膜の成膜条件は、成膜温度２００℃、時間２分、電力６ｋＷとした。その後、窒素雰囲気で３００℃、１時間の加熱処理を行った。上述のように作製されたトランジスタ８１０を図１２に示す。
【０１３２】
上述のように作製されたトランジスタ８１０を用いて、光応答特性の測定を行った。図１３に、光照射前後の光応答特性（光電流−時間特性）の測定結果を示す。図１３に示す各図において、縦軸を光電流値、横軸を時刻としている。なお、図１３に示すように光応答特性を、第１の期間５１、第２の期間５２、第３の期間５３、第４の期間５４に分割して説明する。第１の期間５１は、光照射期間でありゲートに電圧を印加していない期間である。第２の期間５２は、光消灯期間でありゲートに電圧を印加していない期間である。第３の期間５３は、光消灯期間でありゲートに正の電圧を印加している期間である。第４の期間５４は、光消灯期間でありゲートに電圧を印加していない期間である。
【０１３３】
図１３におけるａは光照射開始時間、ｂは光消灯開始時間、ｃは正の電圧印加開始時間（光消灯中）、ｄは正の電圧印加終了時間（光消灯中）、ｅは測定終了時間をそれぞれ示すものとする。
【０１３４】
第１の期間５１は６００秒、第２の期間５２は６００秒、第４の期間５４は３００秒、すなわち光照射開始時間ａから、測定終了時間ｅまでの時間は１６２０秒であった。第１の期間５１では、測定対象のトランジスタ８１０の遮光されていない側から、すなわち当該トランジスタ８１０の基板表面に対して垂直な方向から光照射を行った。なお、照射強度は、３．５ｍＷ／ｃｍ２であり、光源は波長４００ｎｍ以下の光として、分光した光を照射することのできる波長４００ｎｍのキセノン光源を利用した。また第３の期間５３では、正の電圧を印加した。本実施例において正の電圧を印加するとは、測定対象のトランジスタ８１０のゲートに２０Ｖ以上の電圧として、ここでは２０Ｖの電圧をそれぞれ印加することを意味する。なお測定対象のトランジスタ８１０のゲートに正の電圧を印加する際、トランジスタのソースを０Ｖ、ドレインを０Ｖとしている。
【０１３５】
上述したトランジスタ８１０を用いて、光応答特性の測定を行った。図１３の第３の期間５３である正の電圧の印加時間を、５００ｍ秒、１００ｍ秒、１０ｍ秒、１ｍ秒、１００μ秒、１０μ秒、の６段階で変化させて測定を行った。図１４（Ａ）は、印加時間５００ｍ秒、図１４（Ｂ）は、印加時間１００ｍ秒、図１４（Ｃ）は、印加時間１０ｍ秒、図１４（Ｄ）は、印加時間１ｍ秒、図１４（Ｅ）は、印加時間１００μ秒、図１４（Ｆ）は、印加時間１０μ秒における、光照射前後の光応答特性の測定結果をそれぞれ示している。
【０１３６】
図１４（Ａ）乃至（Ｆ）に示すように印加時間が５００ｍ秒乃至１０μ秒の範囲において、正の電圧印加後の光電流の値が低減できることがわかった。すなわち、トランジスタのゲートに正の電圧を印加することで光照射による光電流が上昇してしまう特性劣化の回復を確認できた。特にゲートに負バイアスを印加されることでしきい値電圧が変動したトランジスタに対してゲートに２０Ｖ以上の電圧を１ｍ秒以上印加する場合には、光照射による光電流が上昇してしまう特性劣化の回復を顕著に確認できた。
【符号の説明】
【０１３７】
Ｔ１    期間
Ｔ２    期間
５１    期間
５２    期間
５３    期間
５４    期間
１００    表示部
１０１    走査線
１０１＿ｊ    走査線
１０２    信号線
１０２＿ｋ    信号線
１０３    画素
１０３＿ｊ    画素
１０４    トランジスタ
１０５    表示素子
３０１    走査線駆動回路
３０２    信号線駆動回路
３１１    液晶素子
３１２    容量素子
３１３    配線
３１４    配線
５００    素子基板
５０１    表示制御回路
５０２    クロック生成回路
５０３    パルス幅制御回路
８００    ガラス基板
８０１    ゲート電極層
８０２    ゲート絶縁層
８０３    酸化物半導体層
８０５ａ    ソース電極層
８０５ｂ    ドレイン電極層
８０７    絶縁層
８１０    トランジスタ
８１１    下地膜
１２０１ａ    ソース電極層
１２０１ｂ    ドレイン電極層
１２０２    ゲート電極層
１２０３    ゲート電極層
１２０４    容量配線層
１２０６    トランジスタ
１２０７    絶縁膜
１２０８    絶縁膜
１２０９    層間膜
１２１０    透明電極層
１２１１    透明電極層
１２１２    ゲート絶縁層
１２１３    半導体層
１２１５    容量素子
１２１７    液晶層
１２１８    基板
１２１９    基板
１７００    筐体
１７０１    筐体
１７０２    表示部
１７０３    表示部
１７０４    蝶番
１７１１    筐体
１７１２    表示部
１７２１    筐体
１７２２    表示部
１７２３    スタンド
１７３１    筐体
１７３２    表示部
１７３３    操作ボタン
１７３４    外部接続ポート
１７３５    スピーカ
１７３６    マイク
１７３７    操作ボタン
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００３ａ    信号線駆動回路
４００３ｂ    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    絶縁層
４０３０    画素電極層
４０３１    共通電極層
４０３５    スペーサ
【図１】
0006010291.tif 000002
【図２】
0006010291.tif 000003
【図３】
0006010291.tif 000004
【図４】
0006010291.tif 000005
【図５】
0006010291.tif 000006
【図６】
0006010291.tif 000007
【図７】
0006010291.tif 000008
【図８】
0006010291.tif 000009
【図９】
0006010291.tif 000010
【図１０】
0006010291.tif 000011
【図１１】
0006010291.tif 000012
【図１２】
0006010291.tif 000013
【図１３】
0006010291.tif 000014
【図１４】
0006010291.tif 000015