(57)【特許請求の範囲】
【請求項１】
ＰＣＩ Expressのバスを有する画像処理装置であって、
前記画像処理装置の制御と、データに対して第１処理とを行う第１コントローラと、
前記ＰＣＩ Expressのバスを介して前記第１コントローラと接続し、電力供給を受けるとルートコンプレックスとして動作し、データに対して第２処理を行う第２コントローラと、
前記第２コントローラへの電力供給を制御する電源制御手段と、
前記電源制御手段によって前記第２コントローラへの電力供給が停止されると前記第１コントローラをルートコンプレックスに設定し、前記第２コントローラへの電力供給が停止された状態において前記電源制御手段によって前記第２コントローラへの電力供給が開始される際に前記第１コントローラをエンドポイントに設定する設定手段とを有することを特徴とする画像処理装置。
【請求項２】
前記設定手段は、前記画像処理装置が受信するデータの内容を監視し、所定の内容のデータを一定時間、受信しなければ、前記電源制御手段へ前記第２コントローラへの電力供給を停止させる指示を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記設定手段は、前記画像処理装置が受信するデータの内容を監視し、前記第２コントローラへの電力供給が停止された状態において所定の内容のデータを受信すると、前記電源制御手段へ前記第２コントローラへの電力供給を開始させる指示を行うことを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記第１コントローラのＰＣＩ Express部はレジスタを有し、当該レジスタの設定に基づいて前記第１コントローラのルートコンプレックスとエンドポイントの切替が可能であることを特徴とする請求項１乃至３のいずれか１項に記載の画像処理装置。
【請求項５】
前記第１コントローラは、前記設定手段を有することを特徴とする請求項１乃至４のいずれか１項に記載の画像処理装置。
【請求項６】
前記第１コントローラ及び第２コントローラへの電力供給を指示するパワースイッチの操作がなされた場合には、前記設定手段は前記第１コントローラをエンドポイントに設定することを特徴とする請求項１乃至５のいずれか１項に記載の画像処理装置。
【請求項７】
前記第１コントローラと前記第２コントローラはそれぞれ、ＰＣＩ Expressスイッチと接続していることを特徴とする請求項１乃至６のいずれか１項に記載の画像処理装置。
【請求項８】
前記設定手段は、前記ＰＣＩ Expressスイッチのポートの設定を変更することを特徴とする請求項７に記載の画像処理装置。
【請求項９】
前記設定手段は、前記ＰＣＩ Expressのバスと異なる信号線を介して前記ＰＣＩ Expressスイッチの設定を行うことを特徴とする請求項７又は８に記載の画像処理装置。
【請求項１０】
前記電源制御手段は、前記第１コントローラにより制御されることを特徴とする請求項１乃至９のいずれか１項に記載の画像処理装置。
【請求項１１】
受信したデータを前記ＰＣＩ Expressのバスを介して前記第１コントローラ又は前記第２コントローラに転送する転送手段をさらに有し、
前記転送手段は、前記第１コントローラがルートコンプレックスとして動作している場合に受信したデータを前記第１コントローラへ転送し、前記第２コントローラがルートコンプレックスとして動作している場合に受信したデータを前記第２コントローラへ転送することを特徴とする請求項１乃至１０のいずれか１項に記載の画像処理装置。
【請求項１２】
前記第１処理は、多値データを二値データに変換する処理を含むことを特徴とする請求項１乃至１１のいずれか１項に記載の画像処理装置。
【請求項１３】
前記第２処理は、復号化処理を含むことを特徴とする請求項１乃至１２のいずれか１項に記載の画像処理装置。
【請求項１４】
前記第１コントローラから転送されたデータに基づき、記録ヘッドにより記録媒体に記録を行うエンジンコントローラをさらに有することを特徴とする請求項１乃至１３のいずれか１項に記載の画像処理装置。
【請求項１５】
前記記録ヘッドを有することを特徴とする請求項１乃至１４のいずれか１項に記載の画像処理装置。
【請求項１６】
画像処理装置の制御方法であって、
前記画像処理装置は、ＰＣＩ Expressのバスと、前記画像処理装置の制御とデータに対して第１処理とを行う第１コントローラと、ＰＣＩ Expressのバスを介して前記第１コントローラと接続し、電力供給を受けるとルートコンプレックスとして動作し、データに対して第２処理を行う第２コントローラと、前記第２コントローラへの電力供給を制御する電源制御手段とを有しており、
前記制御方法は、
前記電源制御手段によって前記第２コントローラへの電力供給が停止されると前記第１コントローラをルートコンプレックスに設定し、前記第２コントローラへの電力供給が停止された状態において前記電源制御手段によって前記第２コントローラへの電力供給が開始される際に前記第１コントローラをエンドポイントに設定することを特徴とする画像処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理装置、及び画像処理装置の制御方法に関し、特に、画像データを転送するデータ転送システムにおける画像処理装置、及び画像処理装置の制御方法に関するものである。
【背景技術】
【０００２】
高速シリアルインタフェースとして、ＰＣＩバス方式の後継規格に当るＰＣＩ Express（登録商標）なるインタフェースが提案されている（例えば、非特許文献１参照）。シリアルバスであるＰＣＩ Expressは、パラレルバスであるＰＣＩに比べて信号数が少ないため、ハードウェアのコストを削減する効果がある。例えば、ボード上の信号線の数を削減でき、基板面積やコネクタを小さくすることができる。また、同時にＰＣＩの２倍以上のバンド幅を提供することができるため、高速かつ高性能化の要求を満たすことができる。
【０００３】
また、ＰＣＩ Expressはポイント−ツウ−ポイント・コネクションであるため、システム構成の拡張はスイッチがポートの拡張を行い、そしてパケットの転送を行うことで実現できる。
【０００４】
図１３はＰＣＩ Expressを用いたデータ転送システムの例を示すブロック図である。
【０００５】
図１３に示すように、このシステムは、ＣＰＵ２００、ルートコンプレックス２０１、ＲＡＭ２０２、スイッチ２０４、エンドポイントデバイス２０６〜２０７で構成されている。ルートコンプレックス２０１はＰＣＩ Express階層の最上層であり、ここを介してＣＰＵ２００やＲＡＭ２０２と接続され、またスイッチ２０４を介してエンドポイントデ２０６〜２０７と接続される。ルートコンプレックス２０１はコンピュータシステムではＧＭＣＨ（Graphics Memory Controller Hub）が含まれる。また、エンドポイントデバイス２０６〜２０７はイーサネット（登録商標）コントローラ等のインタフェースコントローラデバイスやＨＤＤコントローラ等が想定される。
【０００６】
ＰＣＩ Expressのルートコンプレックス側をアップストリーム、エンドポイント側をダウンストリームと呼ぶ。そして、双方からＰＣＩ Expressのプロトコルに従って初期化の送受信を行うことでリンクの確立が行われる。スイッチ２０４のポート２０４ａはルートコンプレックス２０１と接続されるポートであるためアップストリームポート、スイッチ２０４のポート２０４ｂ、２０４ｃはエンドポイントデバイス２０６〜２０７と接続されるためダウンストリームポートと呼ばれる。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】“ＰＣＩ Express入門講座”、電波新聞社、２００７年４月１日
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１４は図１３に示した構成のエンドポイント２０７がＣＰＵとメモリコントローラ、その他の処理機能を有したＳＯＣ２０８に変更された場合のシステム構成を示すブロックである。コンピュータ等で使用される一般的なＣＰＵやルートコンプレックスは性能に対するコストパフォーマンスが高く、使用可能な標準的なライブラリが豊富であるので、開発期間の短縮が期待できる一方、消費電力が高いという傾向がある。
【０００９】
そこで、システムを低消費電力モードで使用する時には、ＳＯＣ２０８より消費電力が大きいＣＰＵ２００やルートコンプレックス２０１、ＲＡＭ２０２への電力供給を停止させる。そして、ＣＰＵを内蔵したＳＯＣ２０８で低消費電力モード時のシステム制御が行えると消費電力を大幅に低減できる。
【００１０】
しかしながら、ＰＣＩ Expressを用いたシステムでは、ルートコンプレックスデバイスが無いとコンフィグレーションアクセスが出来なくなり、電力管理や初期化が行えないため低消費電力モードへ移行できないという問題がある。
【００１１】
本発明は上記従来例に鑑みてなされたもので、ＰＣＩ Expressを用いても電力消費を削減可能な画像処理装置、及び画像処理装置の制御方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明の画像処理装置は次のような構成を有する。
【００１３】
即ち、ＰＣＩ Expressのバスを有する画像処理装置であって、前記画像処理装置の制御と、データに対して第１処理とを行う第１コントローラと、前記ＰＣＩ Expressのバスを介して前記第１コントローラと接続し、電力供給を受けるとルートコンプレックスとして動作し、データに対して第２処理を行う第２コントローラと、前記第２コントローラへの電力供給を制御する電源制御手段と、前記電源制御手段によって前記第２コントローラへの電力供給が停止されると前記第１コントローラをルートコンプレックスに設定し、前記第２コントローラへの電力供給が停止された状態において前記電源制御手段によって前記第２コントローラへの電力供給が開始される際に前記第１コントローラをエンドポイントに設定する設定手段とを有することを特徴とする。
【００１５】
さらに本発明を他の側面から見れば、画像処理装置の制御方法であって、前記画像処理装置は、ＰＣＩ Expressのバスと、前記画像処理装置の制御とデータに対して第１処理とを行う第１コントローラと、ＰＣＩ Expressのバスを介して前記第１コントローラと接続し、電力供給を受けるとルートコンプレックスとして動作し、データに対して第２処理を行う第２コントローラと、前記第２コントローラへの電力供給を制御する電源制御手段とを有しており、前記制御方法は、前記電源制御手段によって前記第２コントローラへの電力供給が停止されると前記第１コントローラをルートコンプレックスに設定し、前記第２コントローラへの電力供給が停止された状態において前記電源制御手段によって前記第２コントローラへの電力供給が開始される際に前記第１コントローラをエンドポイントに設定することを特徴とする画像処理装置の制御方法を備える。
【発明の効果】
【００１６】
従って本発明によれば、ＰＣＩ Expressアーキテクチャを制御構成に採用した記録装置でも低消費電力のモード時における消費電力の大幅な低減を実現し、低消費電力のモードからの復帰シーケンスの実行を行うことができるという効果がある。
【図面の簡単な説明】
【００１７】
【図１】本発明の代表的な実施例であるインクジェット記録装置の主要機構部分を示す斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】ＰＣＩ Express で２つのコンポーネントを接続している様子とＰＣＩ Expressのレイヤ構造を示す図である。
【図４】トランザクション層で生成されたＴＬＰ構造がデータリンク層と物理層を通過して転送されるまでの間に修正される様子を示す図である。
【図５】ＬＴＳＳＭのステート図である。
【図６】デバイス電力状態（Ｄ状態）とリンク電力状態（Ｌ状態）との関係を示す図である。
【図７】アップストリームであるルートコンプレックスからダウンストリームであるエンドポイントをＤ３hotのデバイス電力状態に設定する手順を示す図である。
【図８】消費電力モードのステート図を示している。
【図９】通常モードからＳＬＥＥＰモードへの移行処理を示すフローチャートである。
【図１０】ＳＬＥＥＰモードから通常モードへの移行処理を示すフローチャートである。
【図１１】ＳＬＥＥＰモードからＤＥＥＰ  ＳＬＥＥＰモードへの移行処理を示すフローチャートである。
【図１２】ＤＥＥＰ  ＳＬＥＥＰモードからＳＬＥＥＰ応答モードへの移行処理を示すフローチャートである。
【図１３】ＰＣＩ Expressアーキテクチャの構成例を示す概念ブロック図ある。
【図１４】ＰＣＩ Expressアーキテクチャの構成例を示す概念ブロック図ある。
【発明を実施するための形態】
【００１８】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、以下の実施例で開示する構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１９】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００２０】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２１】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２２】
またさらに、「記録素子」（「ノズル」という場合もある）とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２３】
＜記録装置の説明（図１〜図２）＞
図１は本発明の代表的な実施例であるＡ０やＢ０サイズの記録媒体を用いるインクジェット記録装置（以下、記録装置）の外観斜視図であり、図１（ｂ）は図１（ａ）に示した記録装置のアッパカバーを取り外した状態を示す斜視図である。
【００２４】
図１（ａ）に示されるように、記録装置２の前面に手差し挿入口８８が設けられ、その下部に前面へ開閉可能なロール紙カセット８９が設けられており、記録紙等の記録媒体は手差し挿入口８８又はロール紙カセット８９から記録装置内部へと供給される。記録装置２は、２個の脚部９３に支持された装置本体９４、排紙された記録媒体を積載するスタッカ９０、内部が透視可能な透明で開閉可能なアッパカバー９１を備えている。また、装置本体９４の右側には、操作パネル１２、インク供給ユニット及びインクタンクが配設されている。
【００２５】
図１（ｂ）に示されているように、記録装置２はさらに、記録媒体を矢印Ｂ方向（副走査方向）に搬送するための搬送ローラ７０と、記録媒体の幅方向（矢印Ａ方向、主走査方向）に往復移動可能に案内支持されたキャリッジ４とを備えている。記録装置２はさらに、キャリッジ４を矢印Ａ方向に往復移動させるためのキャリッジモータ（不図示）とキャリッジベルト（以下、ベルト）２７０と、キャリッジ４に装着された記録ヘッド１１とを備えている。またさらに、インクを供給するとともに記録ヘッド１１の吐出口の目詰まりなどによるインク吐出不良を解消させるための吸引式インク回復ユニット９も備えられている。操作パネル１２にはユーザ指示用の入力キー５も備える。
【００２６】
この記録装置の場合、キャリッジ４には、記録媒体にカラー記録を行うために、４つのカラーインクに対応して４つのヘッドからなるインクジェット記録ヘッド（以下、記録ヘッド）１１が装着されている。即ち、記録ヘッド１１は、例えば、Ｋ（ブラック）インクを吐出するＫヘッド、Ｃ（シアン）インクを吐出するＣヘッド、Ｍ（マゼンタ）インクを吐出するＭヘッド、Ｙ（イエロ）インクを吐出するＹヘッドで構成されている。
【００２７】
以上の構成で記録媒体に記録を行う場合、搬送ローラ７０によって記録媒体を所定の記録開始位置まで搬送する。その後、キャリッジ４により記録ヘッド１１を主走査方向に走査させる動作と、搬送ローラ７０により記録媒体を副走査方向に搬送させる動作とを繰り返すことにより、記録媒体全体に対する記録が行われる。
【００２８】
即ち、ベルト２７０およびキャリッジモータ（不図示）によってキャリッジ４が図１（ｂ）に示された矢印Ａ方向に移動することにより、記録媒体に記録が行われる。キャリッジ４が走査される前の位置（ホームポジション）に戻されると、搬送ローラによって記録媒体が副走査方向（図１（ｂ）に示された矢印Ｂ方向）に搬送され、その後、再び図１（ｂ）の矢印Ａ方向にキャリッジを走査する。このようにして、記録媒体に対する画像や文字等の記録が行なわれる。さらに上記の動作を繰り返し、記録媒体の１枚分の記録が終了すると、その記録媒体はスタッカ９０内に排紙され、１枚分の記録が完了する。
【００２９】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００３０】
記録装置２は、図２に示すように、アクセラレータ１２０とプリンタコントローラ１２１（第１コントローラ）とプリンタエンジン１２２とこれら各部への電力供給を制御する電源制御部１１１とから構成される。この記録装置はＰＣＩ Expressアーキテクチャを採用した制御構成を用いている。
【００３１】
装置全体を制御するプリンタコントローラ１２１はＬＡＮコントローラ１０４、スイッチ１０３、コントローラ１０５で構成されている。ＬＡＮコントローラ１０４（インタフェース回路）はＬＡＮインタフェースを介して外部機器との通信を可能にするＰＣＩ Expressのエンドポイントデバイスである。ＬＡＮコントローラ１０４は、別の表現をするならば、外部機器からデータを受信し、そのデータをコントローラ１０５とアクセラレータコントローラ１０１へ転送する転送回路であるとも言える。スイッチ１０３は各処理ノードであるＰＣＩ Expressデバイスを接続するＰＣＩ Expressスイッチである。各ＰＣＩ Expressデバイスと接続される伝送路は次の３つである。即ち、アクセラレータコントローラ１０１とスイッチ１０３との間の伝送路１１７、ＬＡＮコントローラ１０４とスイッチ１０３との間の伝送路１１８、コントローラ１０５とスイッチ１０３との間の伝送１１９である。
【００３２】
スイッチ１０３のポート１０３ａはルートコンプレックスであるアクセラレータコントローラ１０１と接続しているのでアップストリームポートとして設定される。スイッチ１０３のポート１０３ｂと１０３ｃとは夫々、エンドポイントであるＬＡＮコントローラ１０４とコントローラ１０５に接続しているためダウンストリームポートとして設定される。スイッチ１０３の設定はコントローラ１０５からシリアルバス（SMbus）１１６を介して行うことができる。
【００３３】
コントローラ１０５はＣＰＵ、ＰＣＩ Expressのエンドポイント、ＲＡＭ、ＲＯＭ、画像処理部の機能を備え、スイッチ１０３とエンジンコントローラ１０７に接続しており、画像処理とプリンタコントローラの制御を行う。コントローラ１０５はＣＰＵを内蔵したＳＯＣ（system on chip）と、ＲＡＭとＲＯＭが別のデバイスとして構成されていてもよく、その場合はＳＯＣがＰＣＩ Expressのエンドポイントとなる。また、コントローラ１０５のＰＣＩ Express部はレジスタを有し、そのレジスタの設定に基づいてルートコンプレックスとエンドポイントの切替が可能である。
【００３４】
アクセラレータ（第２コントローラ）１２０はアクセラレータコントローラ１０１で構成される。アクセラレータコントローラ１０１はＣＰＵ、ＰＣＩ Expressのルートコンプレックス、ＲＡＭ、ＲＯＭ、暗号化処理部を備え、スイッチ１０３と接続している。アクセラレータコントローラ１０１はＭＣＨ（Memory Controller Hub）とＣＰＵ、ＲＡＭ、ＲＯＭが別のデバイスとして構成されていてもよい。その場合、ＭＣＨがＰＣＩ Expressのルートコンプレックスとなる。アクセラレータコントローラ１０１はコントローラ１０５に比べてＣＰＵ性能やメモリ性能が高く、ソフトウェア制御の比率が高いインタフェース処理と画像処理を実行し、コントローラ１０５の処理を補助している。アクセラレータコントローラ１０１の実行する処理をまとめて第２のデータ処理ともいう。
【００３５】
プリンタエンジン１２２はエンジンコントローラ１０７、記録ヘッド１１、モータ１０９、センサ１１０などを含み、全体構成は図１に示した通りである。
【００３６】
また、電源制御部１１１はアクセラレータ１２０とプリンタコントローラ１２１とプリンタエンジン１２２など装置各部への電力供給を電力線１１２、１１３、１１４を介して行なう。電源制御部１１１は、コントローラ１０５により電源制御線１１５を介して制御される。
【００３７】
ＬＡＮコントローラ１０４と電源制御部１１１には電力線１１２、１１３、１１４とは別に電力が供給されている。そして、ＬＡＮコントローラ１０４からのWAKE#信号１２４はコントローラ１０５と電源制御部１１１に接続されている。
【００３８】
ここで、記録装置２における記録動作の概要について説明する。
【００３９】
図２において、矢印の点線１２５は記録データの流れを示している。ホストコンピュータ（以下、ホスト）から記録装置２に対して記録データを送信する。ホストと記録装置２はＬＡＮケーブルを介して接続され、記録データはＬＡＮコントローラ１０４、スイッチ１０３を介してアクセラレータコントローラ１０１へ送られる。アクセラレータコントローラ１０１では送られた記録データに対して受信処理、復号化処理、ページ記述言語解釈等の処理が行なわれ、その後、記録データはスイッチ１０３を介してコントローラ１０５へ送信される。
【００４０】
コントローラ１０５ではアクセラレータコントローラ１０１から送られた多値のＲＧＢ各色成分データを２値のＣＭＹＫ各色成分データに変換し、エンジンコントローラ１０７へ転送する。ここで、ＣＭＹＫはシアン、マゼンダ、イエロ、ブラックインク色に対応している。モータ１０９は記録ヘッド１１を搭載されたキャリッジ４を走査方向（図１の矢印Ａ）に移動させるキャリッジモータや記録媒体をその搬送方向（図１の矢印Ｂ）に搬送する搬送モータを総称するものとして表している。エンジンコントローラ１０７はセンサ１１０からの情報を用い、キャリッジ４と記録媒体をモータ１０９により移動させながら２値の記録データを記録ヘッド１１に転送して記録媒体に記録を行なう。
【００４１】
＜ＰＣＩ Express規格の概要説明＞
上述した記録装置まずは高速シリアルバスの一つであるＰＣＩ Express（登録商標）を利用する。従って、この実施例の前提としてＰＣＩ Express規格の概要について、非特許文献１の記載を参照しつつ説明する。
【００４２】
ＰＣＩ Expressの特徴として以下のような内容がある。即ち、
・point-to-point接続のシリアル通信
・差動低電圧シグナリング
・きめ細かい電力管理
・パケット・ベースのプロトコル
・スイッチ・デバイスによる複数デバイス間の接続
・高いデータ帯域幅、拡張性と柔軟性
・ＣＲＣやデータコーディングによるエラー検出
・ＰＣＩ互換のソフトウェアモデルとアドレススペース
である。
【００４３】
図３はＰＣＩ Express で２つのコンポーネントを接続している様子とＰＣＩ Expressのレイヤ構造を示す図である。
【００４４】
物理層では、リンク上の２つのコンポーネント間のリンクを初期化し、データ転送と省電力機能の低レベル動作を管理する。データリンク層は、信頼性の高いデータ転送サービスと、フロー制御および電力のリンク管理をわずかなオーバヘッドで行える通信メカニズムをトランザクション層に提供する。データリンク層で生成および消費されるデータパケットを、データリンク・レイヤ・パケット （ＤＬＬＰ） という。トランザクション層は、ロード／ストア・データ転送メカニズムの実装に使用されるデータパケットを生成および消費し、さらにリンク上の２つのコンポーネント間におけるこれらのパケットのフロー制御を管理する。トランザクション層で生成および消費されるデータパケットを、トランザクション層パケット （ＴＬＰ） という。
【００４５】
図４はトランザクション層で生成されたＴＬＰ構造がデータリンク層と物理層を通過して転送されるまでの間に修正される様子を示す図である。
【００４６】
図４において、ヘッダはパケットの種類を示す。一部のＴＬＰではヘッダの後にデータが続き、データの後にＥＣＲＣが付加される場合もある。トランザクション層でヘッダとＥＣＲＣが付加されたパケットがデータリンク層に渡されるとそこでシーケンス番号とＬＣＲＣが付加される。
【００４７】
シーケンス番号はすべてのパケットが届いたかどうかを、ＬＣＲＣはパケットの中身が変わっていないかどうかを、受信側データリンク層で確認するためのものである。最後に、ＴＬＰは物理層に渡されて、８ビット単位のバイト・シーケンスから１０ビット単位のシンボル・シーケンスに変換され、先頭と末尾にフレーミング・シンボルが付加される。
【００４８】
次に、このシンボルシーケンスはリンクを介して別のコンポーネントまで送信され、ＴＬＰに付加された情報が送信側とは逆の順番で取り除かれていく。また、電源投入やリセットなどによるリンクの確立時には、物理層においてトレーニングシーケンスと呼ばれる初期化を行い、次にデータリンク層におけるフロー制御の初期化が行われる。
【００４９】
図５はＬＴＳＳＭ（Link Training and Status State Machine）のステート図である。このステートマシーンを組み込んだ記録装置はリンク初期化やリンクトレーニング、エラーからの復旧といった状態管理を行う。リンクトレーニングはレーン数とリンクの確立を目的に行い。接続デバイスのDetectステートから始まり、リンクナンバ、レーン数、レーンナンバーを決定する。
【００５０】
トレーニング・シーケンスは物理層間の信号であるオーダードセットの転送を行い、リンク幅、リンクのデータレート等がソフトを介さずに自動的に決定する。例えば、トレーニング・シーケンスは、“Detect”ステートから開始する。
【００５１】
リンクトレーニングが正常に終了するとフロー制御の初期化が自動的に開始される。フロー制御の初期化ではリンク間のクレジットを通知し合い、互いのバッファ容量を認識する。そして、このシーケンスが終了するとリンクアップ状態となり、ＴＬＰの通信が可能となる。
【００５２】
以下、各ステートについて略述する。
【００５３】
・“Detect”ステート
“Detect”ステートでは遠端側のレシーバ検出を行う。レシーバが検出された場合は“Polling”ステートに遷移する。
【００５４】
・“Polling”ステート
オーダードセットを送受信し、ビット同期，シンボル同期を確立する。またレーン極性の検出が行われて、データレートが確定する。
【００５５】
・“Configuration”ステート
オーダードセットを送受信することによりリンクのレーン構成を確立する。レーンの停止（disable）、ループバックが指示された場合は、そのステート（“Disabled”ステート）に遷移する。正常な場合は“Ｌ０”ステートに遷移する。
【００５６】
・“Recovery”ステート
リンクの復旧を行う。
【００５７】
・“Ｌ０”ステート
通常のオペレーション状態で、制御パケットやデータパケットを送受信することができる。すべての電力管理ステート（“Ｌ０ｓ”／“Ｌ１”／“Ｌ２”）は“Ｌ０”ステートから遷移する。
【００５８】
・“Ｌ０ｓ”ステート
消費電力を削減するためにあり、“Recovery”ステートを経由することなく短時間で“Ｌ０”ステートとの間を遷移することが可能である。
【００５９】
・“Ｌ１”ステート
“Ｌ０ｓ”ステートよりも消費電力を削減することが可能であるが、Ｌ０ステートへ復帰するためには“Recovery”ステートを経由する必要がある。“Ｌ１”ステートへの遷移はデータリンク層からの指示とオーダードセットにより行われる。
【００６０】
・“Ｌ２”ステート
“Ｌ１”ステートよりもさらに消費電力を削減することが可能である。トランスミッタやレシーバは機能を停止し、主電源やクロックも保証されない状態であるので、“Ｌ０”ステートへの遷移は“Detect”ステートから開始することになる。“Ｌ２”ステートへの遷移はデータリンク層からの指示とオーダードセットにより行われる。
【００６１】
・“Disabled”ステート
リンクが使用不可能に設定された場合で、上位層から停止を指示された場合やオーダードセットで“Link Disabled”が設定された場合に遷移する。
【００６２】
・“Loopback”ステート
試験や障害切り分けのためのものである。
【００６３】
図６はデバイス電力状態（Ｄ状態）とリンク電力状態（Ｌ状態）との関係を示す図である。図６に示すように、コンポーネントの電力状態を完全ＯＮ状態から完全ＯＦＦ状態までの数段階（Ｄ０〜Ｄ３cold）に分けて制御することがＰＣＩ Express規格で定義されている。以下、各状態について略述する。
【００６４】
（Ｄ０状態）
デバイスは完全にアクティブで応答可能。これに対応するリンク電力状態はＬ０、Ｌ０ｓまたはＬ１である。
【００６５】
（Ｄ１，Ｄ２状態）
Ｄ０とＤ３coldとの間の省電力効果が期待でき、リンク電力状態はＬ１である。
【００６６】
（Ｄ３hot状態）
主電源は切らずに単にオフしただけの状態である。CLKREQ#信号を用いたクロック停止がサポートされリンク電力状態はＬ１である。ＴＬＰはコンフィグレーションとメッセージのみ受け付け可能である。
【００６７】
（Ｄ３cold状態）
主電源をＯＦＦした状態である。ウェイク可能ロジックをサポートしているデバイスに補助電源がつながれている場合、リンク電力状態はＬ２に対応する。ウェイク可能ロジックをサポートするには、サイドバンドWAKE#の使用が推奨されている。
【００６８】
図７はアップストリームであるルートコンプレックスからダウンストリームであるエンドポイントをＤ３hotのデバイス電力状態に設定する手順を示す図である。
【００６９】
ルートコンプレックスからPowerStateビットをＤ３hotに設定したコンフィグレーション・ライト・リクエストのＴＬＰを発行する（７０１）。
【００７０】
エンドポイントは前記コンフィグレーション・ライト・リクエストのＴＬＰを受信し、コンフィグレーションレジスタのPowerStateビットをＤ３hotに設定する（７０２）。
【００７１】
エンドポイントはＬ１への移行を開始し、コンフィグレーション・ライト・リクエストに対する応答パケットを送信し、新たなＴＬＰ送信をブロックする（７０３）。
【００７２】
エンドポイントは最後のＴＬＰ応答を待ってから、電力制御のＤＬＬＰであるPM_Enter_L1をルートコンプレックスへ送信する（７０４）。
【００７３】
PM_Enter_L1のＤＬＬＰを受信したルートコンプレックスは、新たなＴＬＰ送信をブロックし、最後のＴＬＰ応答を待ってから、電力制御のＤＬＬＰであるPM_Request_Ackをエンドポイントへ送信する（７０５）。
【００７４】
PM_Request_AckのＤＬＬＰを受信したエンドポイントはＴＬＰ，ＤＬＬＰを使用不可にして、Electrical Idleオーダードセットを送信する（７０６）。
【００７５】
Electrical Idleオーダードセットを受信したルートコンプレックスは、ＴＬＰ、ＤＬＬＰを使用不可にして、Electrical Idle オーダードセットを送信する（７０７）。
【００７６】
このようにしてエンドポイントのデバイス電力状態 はＤ３hotとリンク電力状態はＬ１に移行する。
【００７７】
次にエンドポイントが前記のようなＤ３hotの状態からＤ０の状態に遷移する場合について説明する。
【００７８】
まずエンドポイントにＤ３hotからＤ０の状態に遷移する条件が発生する。
エンドポイントからオーダードセットを発信し、ルートコンプレックス側も対応するオーダードセットを発信することで図５のようにＬ状態をＬ１ステートからRecoveryステートを経由して、Ｌ０ステートにする。エンドポイントからルートコンプレックスへパワーマネジメントに関するメッセージ（ＴＬＰ）を送信する。ルートコンプレックスからエンドポイントへPowerStateビットをＤ０に設定したコンフィグレーション・ライト・リクエストのＴＬＰを発行することでエンドポイントはＤ０の状態になる。
【００７９】
図８は消費電力モードのステート図を示している。
【００８０】
図８に示すように、消費電力モードには通常モード（第１のモード）、ＳＬＥＥＰ応答モード、ＳＬＥＥＰモード（第２のモード）、ＤＥＥＰ  ＳＬＥＥＰモード（第３のモード）、電源ＯＦＦの電力状態がある。ＡＣ電源ケーブルから記録装置２に電力が供給された状態で、操作パネル１２に設けられたパワースイッチをＯＮにすると電源ＯＦＦから通常モードへ移行する。パワースイッチをＯＦＦにすると通常モードから電源ＯＦＦへ移行する。このパワースイッチをＯＮにすると、電源制御部１１１は、コントローラ１０５、アクセラコントローラ１０１への電力供給を行う。
【００８１】
＜動作モードの変更＞
（１）通常モード→ＳＬＥＥＰ応答モード→ＳＬＥＥＰモード（図９）
フローチャートを用いて通常モードからＳＬＥＥＰ応答モードを経由してＳＬＥＥＰモードに入る移行時シーケンスを説明する。図９は通常モードからＳＬＥＥＰ応答モードを経由してＳＬＥＥＰモードに入るシーケンスを示すフローチャートである。
【００８２】
ステップＳ９０１では、記録装置２に設定が行われている一定の時間内に印刷データやＡＲＰパケット等の応答すべきパケットの受信や記録装置２における操作が無い場合、ＳＬＥＥＰモードへの移行条件を満たしたと判断する。そして、記録装置２はＳＬＥＥＰモードに入る処理を開始する。
【００８３】
次に、ステップＳ９０２では、アクセラレータコントローラ１０１からコントローラ１０５へ、イーサネット（登録商標）のＩＰアドレス等やアドレステーブルの情報を転送する。ステップＳ９０３では、アクセラレータコントローラ１０１においてＰＣＩ Expressの伝送路１１７のリンク状態をdisableに設定する。スイッチ１０３のアップストリームポートがdisableに移行することで、ダウンストリームポートもdisableに移行する。従ってＰＣＩ Expressの伝送路１１８、１１９のリンク状態もdisableに移行する。
【００８４】
ステップＳ９０４では、アクセラレータ１２０、プリンタエンジン１２２において電源ＯＦＦシーケンスを実行する。そして、コントローラ１０５から電源制御線１１５を介して電源制御部１１１の制御を行い、電力線１１２、１１４からの電力供給を止めることでアクセラレータ１２０とプリンタエンジン１２２は電源ＯＦＦの状態となる。
【００８５】
ステップＳ９０５では、コントローラ１０５は自身のＰＣＩ Express部のレジスタに対して、ルートコンプレックスへの設定を行う。さらに、ステップＳ９０６では、コントローラ１０５からスイッチ１０３に対して、シリアルバス１１６を介してスイッチ１０３のポート１０３ｃの設定をアップストリームポート、ポート１０３ａの設定をダウンストリームポートに変更する。また、スイッチ１０３のアドレスルーティングの設定を変更することで、ＬＡＮコントローラ１０４からのＴＬＰをコントローラ１０５で受信可能にする。
【００８６】
ステップＳ９０７では、コントローラ１０５がルートコンプレックスとなり、トレーニングシーケンスとフロー制御の初期化を行うことでＰＣＩ Expressの伝送路１１８、１１９はリンクアップが行われ、リンク状態はＬ０となる。この状態で、一旦ＳＬＥＥＰ応答モードとなる。
【００８７】
ステップＳ９０８では、図８で説明したようにコントローラ１０５からＬＡＮコントローラ１０４に対してデバイス状態をＤ３hotにする制御を行う。そして、伝送路１１８はＬＡＮコントローラ１０４とスイッチ１０３との間の処理により、リンク状態はＬ１へ移行する。そして、コントローラ１０５からスイッチ１０３へＤ３hotにする制御を行うことでスイッチ１０３はデバイス状態をＤ３hotとなり、伝送路１１９はＬ１へ移行する。この状態でＳＬＥＥＰモードとなる。
【００８８】
このようにＳＬＥＥＰモードに移行することで、記録装置のアクセラレータとプリンタエンジンには電力が供給されなくなり、記録装置の消費電力を削減することができる。
【００８９】
（２）ＳＬＥＥＰモード→ＳＬＬＥＰ応答モード→通常モードと
ＳＬＥＥＰモード→ＳＬＬＥＰ応答モード→ＳＬＥＥＰモード（図１０）
ＳＬＥＥＰモード時におけるホストインタフェースへの応答処理と印刷ジョブへの対応について、フローチャートを参照して説明する。図１０はＳＬＥＥＰモードからの復帰時におけるホストインタフェースへの応答処理を示すフローチャートである。
【００９０】
まず、ステップＳ１００１で、伝送路１１８、１１９はＬ１であり、スイッチ１０３とＬＡＮコントローラ１０４のデバイス状態はＤ３hotである。このとき、ＬＡＮコントローラは自機宛てまたはWAKEUPのパケットであればＤ３hotから復帰する設定がされているとする。ここで、ホストからＬＡＮパケットをＬＡＮコントローラ１０４で受信すると、そのパケットが自機宛て、もしくはWAKEUPパケットであれば、処理はステップＳ１００２へ移行し、そうでなければ、そのパケットを無視し、該当するパケットを待ち合わせる。
【００９１】
ステップＳ１００２では、ＬＡＮコントローラ１０４からの要求により伝送路１１８のリンク状態がＬ１からＬ０へ、スイッチ１０３からの要求により伝送路１１９のリンク状態がＬ１からＬ０へ移行する。そして、ＬＡＮコントローラ１０４からコントローラ１０５へ電力管理に関するメッセージＴＬＰであるＰＭＥメッセージを送信する。
【００９２】
ステップＳ１００３では、ＰＭＥメッセージを受信したコントローラ１０５はコンフィグレーションアクセスによりＬＡＮコントローラ１０４のデバイス状態をＤ０へ移行する。この状態で動作モードはＳＬＥＥＰ応答モードに移行する。
【００９３】
ステップＳ１００４において、コントローラ１０５はＬＡＮコントローラ１０４で受信したパケットに含まれるデータやコマンドの内容を確認する。ここで、パケットの内容が印刷ジョブであれば、処理はステップＳ１００８へ移行し、印刷ジョブ以外であればステップＳ１００５へ移行する。なお、図２の点線の矢印１２６はＳＬＥＥＰ応答モード時のＬＡＮパケットのデータの流れを示している。
【００９４】
ステップＳ１００４で確認したパケットに含まれるデータやコマンドの内容が印刷ジョブ以外（アドレス解決を行うＡＲＰパケットやＬＡＮに接続された通信機器の監視・制御を行うＳＮＭＰパケット等）の場合、処理はステップＳ１００５に進む。そして、ステップＳ１００５においてコントローラ１０５は応答パケットを返信する。次に、ステップＳ１００６では、一定の時間内にＬＡＮパケットの受信や記録装置２における操作があるかどうか、即ち、ＳＬＥＥＰモードに戻る条件が満たされたかどうかを判断する。この条件が満たされた場合、記録装置２は処理はステップＳ１００７に進み、ＳＬＥＥＰモードに入る処理を開始する。ステップＳ１００７では、ステップＳ９０７やステップＳ９０８と同様に、ＬＡＮコントローラ１０４をデバイス状態はＤ３hotへ、伝送路１１８、１１９はリンク状態をＬ１へ移行させる。その後、処理はステップＳ１００１に戻る。
【００９５】
ステップＳ１００４で確認したパケットに含まれるデータの内容が印刷ジョブの場合、処理はステップＳ１００８に進む。そして、ステップＳ１００８でコントローラ１０５はＬＡＮコントローラ１０４のデバイス状態をＤ３coldへ、ＰＣＩ Expressの伝送路１１９のリンク状態をdisableに設定する。スイッチ１０３のアップストリームポートがdisableに移行することで、ダウンストリームポートもdisableに移行する。従って、ＰＣＩ Expressの伝送路１１８のリンク状態もdisableに移行する。
【００９６】
ステップＳ１００９では、コントローラ１０５からスイッチ１０３に対して、シリアルバス１１６を介して設定をスイッチ１０３のポート１０３ａの設定をアップストリームポート、ポート１０３ｂ、１０３ｃの設定をダウンストリームポートに変更する。また、スイッチ１０３のアドレスルーティングの設定を変更することで、ＬＡＮコントローラ１０４からのＴＬＰをアクセラレータ制御部１０１で受信可能にする。
【００９７】
ステップＳ１０１０では、コントローラ１０５は自身のＰＣＩ Express部のレジスタに対してエンドポイントの設定を行う。この設定により、コントローラ１０５は、エンドポイントとなる。さらにステップＳ１０１１では、コントローラ１０５から電源制御線１１５を介して電源制御部１１１の制御を行うことで電力線１１２、１１４による電力供給が開始され、アクセラレータ１２０とプリンタエンジン１２２が電源ＯＮとなる。そして、アクセラレータ１２０とプリンタエンジン１２２はそれぞれ、初期化シーケンスを実行する。アクセラレータ１２０は、電源ＯＮのために初期化することで、ルートコンプレックスとなる。
【００９８】
ステップＳ１０１２では、アクセラレータ１２０は電源立ち上げ時と同様に伝送路１１７、１１８、１１９のリンク状態をＬ０へ移行させる。さらに、ステップＳ１０１３ではコントローラ１０５からアクセラレータ制御部１０１へ、イーサネット（登録商標）のＩＰアドレス等やアドレステーブルの情報と受信パケットを転送する。ステップＳ１０１４では、アクセラレータ１２０はＬＡＮコントローラ１０４に対してコンフィギュレーションアクセスを行い初期化を行うことでＬＡＮコントローラ１０４のデバイス状態はＤ０となる。そして、ステップＳ１０１５ではアクセラレータコントローラ１０１にて印刷ジョブのＬＡＮパケットの処理を行い印刷処理を行う。
【００９９】
このように印刷ジョブを受信したときや応答すべきパケットを受信したときにはＳＬＥＥＰモードから速やかに通常モードに復帰できる。また、一定時間、印刷ジョブや応答すべきパケットがない場合には、再び、ＳＬＥＥＰモードに移行して消費電力を削減することができる。
【０１００】
以上をまとめると、プリンタコントローラ１２１は、電源制御部１１１によってアクセラレータ１２０への電力供給が停止されるとコントローラ１０５をルートコンプレックスに設定する。また、アクセラレータ１２０への電力供給が停止された状態において、電源制御部１１１によってアクセラレータ１２０への電力供給が開始されるとコントローラ１０５をエンドコンプレックスに設定する設定手段を備えている。
【０１０１】
また、プリンタコントローラ１２１は、コントローラ１０５がルートコンプレックスとして動作している場合にホストから入力されたデータをコントローラ１０５へ転送する。また、アクセラコントローラ１０１がルートコンプレックスとして動作している場合にホストから入力されたデータをアクセラコントローラ１０１へ転送する。このような転送手段を備えている。このような設定処理や転送処理をまとめて第１のデータ処理ともいう。
【０１０２】
（３）ＳＬＥＥＰモード→ＤＥＥＰ  ＳＬＥＥＰモード（図１１）
図１１はＳＬＥＥＰモードからＤＥＥＰ  ＳＬＥＥＰモードに入るシーケンスを示すフローチャートである。
【０１０３】
ステップＳ１２０１では、ＳＬＥＥＰモード時に、一定の時間内に自機宛てまたはWAKEUPのパケットの受信や記録装置２における操作がないかどうか、即ち、ＤＥＥＰ  ＳＬＥＥＰモードに移行できる条件を満足したかどうかを調べる。ここで、その条件が満たされたならば、処理はステップＳ１２０２に進み、記録装置２はＤＥＥＰ  ＳＬＥＥＰモードに入る処理を開始する。
【０１０４】
ステップＳ１２０２では、ＰＣＩ Expressの伝送路１１８、１１９のリンク状態をＬ０に移行する。ステップＳ１２０３では、コントローラ１０５からＬＡＮコントローラ１０４に対してデバイス状態をＤ３coldにする制御を行う。
【０１０５】
ステップＳ１２０４では、コントローラ１０５からスイッチ１０３に対して、ＤＬＬＰパケットであるPM_Enter_L2を発行し、スイッチ１０３がＤＬＬＰパケットの応答パケットであるPM_Request_Ackを返信する。これにより、ＰＣＩ Expressの伝送路１１９のリンク状態がＬ２に移行する。同様にスイッチ１０３からＬＡＮコントローラ１０４に対して前記と同様の処理を行うことでＰＣＩ Expressの伝送路１１８のリンク状態がＬ２に移行する。
【０１０６】
ステップＳ１２０５では、コントローラ１０５から電源制御線１１５を介して電源制御部１１１の制御を行い、コントローラ１２１への電源供給を止める。この状態で記録装置２はＤＥＥＰ  ＳＬＥＥＰモードとなる。このときＬＡＮコントローラ１０４の一部はコントローラ１２１への電力線１１３とは分離された電源で供給されており、ＤＥＥＰ  ＳＬＥＥＰモード時にＬＡＮパケットの受信が可能となっている。
【０１０７】
このように、ＬＡＮパケット受信に対応するためのＬＡＮコントローラの一部を除くコントローラ各部への電力供給は停止されるので、ＤＥＥＰ  ＳＬＥＥＰモードではＳＬＥＥＰモードと比べてさらに一層の消費電力の削減を実現する。ＤＥＥＰ  ＳＬＥＥＰモードでは電源制御部１１１も電力が供給されている。
【０１０８】
（４）ＤＥＥＰ  ＳＬＥＥＰモード→ＳＬＥＥＰ応答モード（図１２）
図１２はＤＥＥＰ  ＳＬＥＥＰモード時におけるホストインタフェースへの応答処理と印刷ジョブへの対応を示すフローチャートである。
【０１０９】
まず、伝送路１１９はＬ２であり、スイッチ１０３とＬＡＮコントローラ１０４のデバイス状態はＤ３coldである。このとき、ＬＡＮコントローラ１０４は自機宛てまたはWAKEUPのパケットであればＤ３coldから復帰する設定がされているとする。そのような環境下でステップＳ１３０１は、ホストからＬＡＮパケットの受信を待ち合わせる。ここで、ＬＡＮコントローラ１０４が受信したパケットが、自機宛て、もしくはWAKEUPパケットであれば処理はステップＳ１３０２へ移行し、そうでなければそのパケットを無視し、該当するパケットを待ち合わせる。
【０１１０】
ステップＳ１３０２では、ＬＡＮコントローラ１０４からコントローラ１０５と電源制御部１１１へＰＣＩ  Express信号とは別の信号であるWAKE#信号１２４がアサートされる。なお、上述のように、ＤＥＥＰ  ＳＬＥＥＰモードでも電源制御部１１１はＬＡＮコントローラ１０４の一部と同様にＤＥＥＰ  ＳＬＥＥＰモード時に電力供給を受けている。ステップＳ１３０３では、WAKE#信号１２４がアサートされると電源制御部１１１はコントローラ１２１へ電力線１１３を介して電力を供給する。WAKE#信号１２４が転送されるラインは電力線とは区別して信号線とも呼ばれる。
【０１１１】
ステップＳ１３０４では、コントローラ１２１は初期化シーケンスを実行し、コントローラ１０５はWAKE#信号１２４がアサートされているとＤＥＥＰ  ＳＬＥＥＰモードからの復帰であることを認識する。そして、コントローラ１０５はルートコンプレックスとして起動する。この状態で記録装置２はＳＬＥＥＰ応答モードに移行する。
【０１１２】
なお、WAKE#信号１２４がアサートされていなければ、コントローラ１０５はエンドポイントとして起動する。例えば、操作パネル１２に設けられたパワースイッチがオンされた場合には、WAKE#信号１２４がアサートされない。補足すると、ＤＥＥＰ  ＳＬＥＥＰモードにおいて、パワースイッチがオンされた場合には、WAKE#信号１２４がアサートされない。従って、コントローラ１０５はエンドポイントとして起動する。
【０１１３】
なお、実際にはＤＥＥＰ  ＳＬＥＥＰモードからＳＬＥＥＰ応答モードへの復帰は図１０のステップＳ１００２から同じシーケンスを実行することでＤＥＥＰ  ＳＬＥＥＰモードからＳＬＥＥＰ応答モードへ移行する。このとき、ステップＳ１３０１で受信したパケットが印刷ジョブであれば、図１０のステップＳ１００８からの同じシーケンスを実行することで印刷ジョブに対応することができる。
【０１１４】
従って以上説明した実施例に従えば、ＰＣＩ Expressアーキテクチャを採用した記録装置でも低消費電力モードへの移行とそこからの復帰を実現することができる。特に、図１に図示したような大きな記録媒体に記録を行う記録装置では消費電力が大きいので、この実施例のような構成を採用することは電力削減の点から大きな効果がある。
【０１１５】
なお、前述の実施例では、印刷ジョブを受信した場合に、ＳＬＥＥＰモードから通常モードに移行する制御構成であった。しかし、本発明はこの実施例によって限定されるものではない。例えば、パケットに含まれるデータの内容が多値のＲＧＢのデータであると判断した場合には、アクセラコントローラ１０１への電力供給は行わない。パケットに含まれるデータの内容がページ記述言語のデータであると判断した場合には、アクセラコントローラ１０１への電力供給を行う。なぜなら、データの内容が多値のＲＧＢのデータであれば、コントローラ１０５はデータ処理を実行できるからである。この場合には、コントローラ１０５はルートコンプレックスとして動作を行い、多値のＲＧＢのデータを２値のＣＭＹＫのデータに変換を行い、エンジンコントローラ１０７へ転送する。
【０１１６】
また、前述の実施例では、記録装置としてインクジェット記録方式を採用し、Ａ０やＢ０の大きな記録媒体に記録を行うカラープリンタとしたが、本発明はこれによって限定されるものではない。例えば、レーザビームプリンタ等の他の記録方式による記録装置や複写装置等に置き換えることも可能であるし、Ａ４やＡ３の記録媒体に記録を行うインクジェット記録装置を用いても良い。
【図１】
0005868200.tif 000002
【図２】
0005868200.tif 000003
【図３】
0005868200.tif 000004
【図４】
0005868200.tif 000005
【図５】
0005868200.tif 000006
【図６】
0005868200.tif 000007
【図７】
0005868200.tif 000008
【図８】
0005868200.tif 000009
【図９】
0005868200.tif 000010
【図１０】
0005868200.tif 000011
【図１１】
0005868200.tif 000012
【図１２】
0005868200.tif 000013
【図１３】
0005868200.tif 000014
【図１４】
0005868200.tif 000015