(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に配設された第１の配線と、
前記第１の配線に接続された電極パッドと、
前記電極パッドに配設された接合部と、
前記第１の配線に接続し、所定の電圧信号を発振可能な発振部と、
前記所定の電圧信号を検出可能な検出部と、
前記第１の配線を介して検出した検出電圧信号の電圧値に基づいて、前記接合部の劣化状態を判定する解析部と、を有し、
前記解析部は、前記接合部の劣化状態に応じて複数に区分され、前記区分毎に前記検出電圧信号の電圧値が設定された対応情報テーブルに基づいて、前記接合部の劣化状態を判定する半導体モジュール。
【請求項２】
前記対応情報テーブルは、前記区分毎に前記検出電圧信号の電圧値の所定のカウント数が設定されており、
前記解析部は、前記発振部により発振された発振電圧信号を所定時間の間、発生させ、前記所定時間の間に、前記検出電圧信号の電圧値が前記区分毎に設定されたカウント数以上となった場合に、前記接合部の劣化状態を前記検出電圧信号の電圧値に対応する劣化状態の程度であると判定する請求項１に記載の半導体モジュール。
【請求項３】
前記対応情報テーブルに設定されている前記所定のカウント数は、前記検出電圧信号の電圧値が高い場合に小さい値である請求項２に記載の半導体モジュール。
【請求項４】
前記第１の配線がマイクロストリップライン、ストリップラインまたはコプレーナ導波路のいずれかである請求項１乃至３のいずれか１項に記載の半導体モジュール。
【請求項５】
前記第１の配線と前記電極パッドとの間にキャパシタまたはコイルが介挿されている請求項１乃至４のいずれか１項に記載の半導体モジュール。
【請求項６】
請求項１及至５のいずれか１項に記載の半導体モジュールを搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体モジュール、電子機器に係る。
【背景技術】
【０００２】
パワーエレクトロニクス、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ（ＳＳＤ）、パーソナ
ルコンピュータ（ＰＣ）などの電子情報機器について、加速度や温度を計測し、これら電
子情報機器の性能低下や疲労度合を算出する技術の研究が進められている。また、電子情
報機器の情報をセンサ等で取得して個々の部品あるいは電子情報機器本体の障害発生の危
険度を顧客に提示する装置も提案されている。一方、ハードウェアの品質管理部門では、
監視データや修理データから製品の故障確率を評価する技術も蓄積されてきている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５０１９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子機器や半導体モジュールの接合部に亀裂が発生し、これが進展して疲労破損やマイグ
レーションが生じるために、電気的特性や熱伝導特性が故障状態となる前に、故障の予兆
を検出できれば、事前にワーニングを出し、電子機器データのバックアップや、運転モー
ドの切り替え、およびタイムリーな保守サービスにより、アベイラビリティを向上するこ
とが可能となる。
【０００５】
以下に示す実施形態では、故障予兆を監視する半導体モジュールを提供することを目的と
する。
【課題を解決するための手段】
【０００６】
本実施形態によれば、基板と、前記基板に配設され、特性インピーダンスＺ０を有する第
１の配線と、前記第１の配線に接続される電極パッドと、前記電極バッドに配設され、イ
ンピーダンスＺ１を有する接合部と、前記第１の配線に接触して配置され、前記第１の配
線を介して前記接合部に向けて電圧のパルス波を発振可能な発振器と、前記第１の配線に
接触して配置され、前記接合部から前記パルス波の出力波を検出可能な検出器と、を有す
る半導体モジュールであって、前記特性インピーダンスＺ０と前記インピーダンスＺ１が
下記（式１）の関係を有する半導体モジュールが提供される。
【数１】
0006055509.tif 000002
【０００７】
他の実施形態によれば、基板と、前記基板に配設され、特性インピーダンスＺ０を有する
第１の配線と、前記第１の配線に接続される電極パッドと、前記電極バッドに配設され、
インピーダンスＺ１を有する接合部と、前記第１の配線に接触して配置され、前記第１の
配線を介して前記接合部に向けて電圧のパルス波を発振可能な発振器と、前記第１の配線
に接触して配置され、前記接合部から前記パルス波の出力波を検出可能な検出器と、前記
検出部に接続され、前記検出器から得られたインピーダンスＺ１に係る信号について所定
の演算を行う演算部、前記演算部にて得られた演算の結果から前記接合部の亀裂の有無ま
たは前記亀裂の進行状況を判定する判定部、及び亀裂領域と前記信号の電圧範囲の関係値
に関するテーブルを記憶している記憶部、を有する解析部と、を有する半導体モジュール
が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る半導体モジュールの構成図。
【図２】第１実施形態の実施例に係る構成図。
【図３】第１実施形態の実施例に係る構成図。
【図４】第１実施形態においてマイクロストリップラインを用いた構成図。
【図５】第１実施形態の解析部のブロック図。
【図６】第１実施形態の解析部の構成図。
【図７】第１実施形態の故障予兆方法に係るフロー図。
【図８】第１実施形態に係るテーブルの例。
【図９】第１実施形態に係る発振器から発振するパルス波の例
【図１０】第１実施形態に係る出力波の電圧波形の例。
【図１１】第１実施形態に係る検出カウントの例。
【図１２】第１実施形態の第１の変形例に係る故障予兆方法のフロー図。
【図１３】第１実施形態の第１の変形例に係る出力波の電圧波形の例。
【図１４】第１実施形態の第２の変形例に係る半導体モジュールの構成図。
【発明を実施するための形態】
【０００９】
以下、実施形態について、図面を参照して説明する。
【００１０】
（第１実施形態）
第１実施形態に係る半導体モジュールを図１〜１１を用いて説明する。
【００１１】
図１は第１実施形態に係る半導体モジュール１００を示す構成図である。
【００１２】
第１実施形態に係る半導体モジュール１００は、基板１と、この基板１に配設される第１
の配線２と、この第１の配線２に接続される電極パッド３と、この電極バッド３に配設さ
れ、インピーダンスＺ１を有する接合部４と、この第１の配線２に接触して配置され、第
１の配線２を介して接合部４に向けて電気的（電圧）パルス波（以下、入力パルス波）を
発振可能な発振器５と、第１の配線２に接触して配置され、接合部４からの入力パルス波
の出力波を検出可能な検出器６と、を有する。
【００１３】
第１の配線の特性インピーダンスをＺ０、接合部４のインピーダンスＺ１とした時、Ｚ０
とＺ１とは以下の（式１）の関係を有する。
【数２】
0006055509.tif 000003
【００１４】
すなわち、第１の配線２の特性インピーダンスＺ０を基準とした時に、接合部４のイン
ピーダンスＺ１は９５〜１０５％の範囲内にある。この範囲を外れると入力パルス波の出
力波を適切に捕らえることが難しく、その結果、故障の予兆の検出が困難となるためであ
る。
【００１５】
（基板）
基板１は、例えば一般のプリント基板やセラミック基板等を用いることができる。具体的
には、ガラスエポキシ樹脂やセラミック材料などの絶縁層と銅配線などの導体箔を有する
板状誘電体基板であって良い。
【００１６】
（第１の配線）
基板１の表面には第１の配線２が配設されている。第１の配線２は銅配線を用いることが
出来る。
（電極パッド、接合部）
この第１の配線２には電極パッド３が接続されており、さらにこの電極パッド３には接合
部４が接続されている。
【００１７】
電極パッド３には例えば銅やアルミニウムを用いることが出来る。
【００１８】
接合部４には、例えば、はんだ材料や金属ナノ粒子焼結材料、導電性ペースト、導電性樹
脂、金属系ろう材料などを用いることが出来る。接合部４は更に別の電極パッド３を介し
て他の基板や電子部品と接続させることが出来る。
【００１９】
接合部４は、チップ電極と基板電極を結ぶチップボンディング用の薄膜接合層や微細接合
部の場合、半導体パッケージ電極と基板電極を結ぶ接合部の場合、及び半導体モジュール
電極とヒートスプレッダのような冷却構造を結ぶ接合層の場合、が有り得る。
【００２０】
（発振器）
第１の配線２には、この第１の配線２を介して接合部４に向けて電気的な入力パルス波を
発振可能な発振器５が配設されている。発振器としてはトランジスタ回路を含むＩＣのド
ライバによるパルス波や、ＰＺＴ（チタン酸ジルコン酸鉛）などの圧電セラミックスを用
いることが出来る。パルス波は、例えば、ローレベルの電圧からハイレベルの電圧へ変化
するようなパルス波形である。パルス波はローレベルからハイレベル、またはハイレベル
からローレベルに変化した後で、オーバーシュートやアンダーシュート、またはリンギン
グを起こす場合があってもよく、また、台形波、sin波、cos波、方形波などであって良い
。
【００２１】
（検出器）
第１の配線２には、接合部４から入力パルス波の出力波を検出可能な検出器６が配設され
ている。検出器としては、トランジスタ回路を含むＩＣのレシーバなどを用いることが出
来る。また、故障予兆監視対象の接合部が複数ある場合には、検出器のレシーバが複数必
要になるが、配線の分岐による出力波を避けるために、検出器のレシーバが複数存在する
デイジーチェイン配線で接続してもよい。デイジーチェイン配線で接続した例を図２に示
す。
【００２２】
レシーバＩＣからのノイズを防ぐために、終端処理（ターミネーション）を施しても良い
。終端処理としては、レシーバＩＣに並列に特性インピーダンスに等しい値の抵抗を挿入
する並列抵抗、消費電力を低減する効果のあるテブナン終端、ＡＣ並列終端、ドライバの
直後に抵抗を直列に挿入する直列終端、ダイオードをレシーバに接続することでノイズを
ダイオードで吸収するダイオード終端、などの方法がある。
【００２３】
ドライバＩＣのドライバピンから、故障予兆監視対象の接合部→レシーバＩＣのレシーバ
ピン→ＩＣの内部回路→レシーバＩＣのグランドピン→グランドパターン→ドライバＩＣ
のグランドピン→ＩＣの内部回路というループの中で電流が流れる。この構成例を図３に
示す。
（マイクロストリップライン、ストリップライン、コプレーナ導波路）
【００２４】
本実施形態の第１の配線２はマイクロストリップライン、ストリップライン、またはコプ
レーナ導波路とすることができる。
【００２５】
マイクロストリップライン（Microstrip）とは、裏面に導体箔を形成した板状誘電体基板
の表面に線状の導体箔を形成した構造を有し、電磁波を伝達する伝送路のことをいう。本
実施形態においては、前記基板が裏面に導体箔を形成した板状誘電体基板である場合に、
第１の配線２が前記基板の表面に線状の導体箔を形成した構造を有しており、電磁波を伝
達する伝送路となっている場合をいう。
【００２６】
ストリップライン（Stripline）とは、表裏面に導体箔を形成した板状誘電体基板の内部
に線状の導体箔を形成した構造を有し、電磁波を伝達する伝送路のことをいう。本実施形
態においては、前記基板が表裏面に導体箔を形成した板状誘電体基板である場合に、第１
の配線２が前記基板の内部に線状の導体箔を形成した構造を有しており、電磁波を伝達す
る伝送路となっている場合をいう。
【００２７】
コプレーナ導波路とは、中心導体と接地導体が誘電体基板の同じ面に構成された伝送線路
である。本実施形態においては、第１の配線２が前記中心導体であり、電磁波を伝達する
伝送路となっている場合をいう。
【００２８】
例えば、マイクロストリップラインの場合、特性インピーダンスＺ０は以下の（式２）を
満たすように適宜設計、製造することが出来る。ストリップラインやコプレーナ導波路で
も同様に設計、製造することができる。
【数３】
0006055509.tif 000004
【００２９】
ここでεｒは基板１の絶縁材料１ａの誘電率、ｈは基板１に配設され第１の配線２に最も
近接する導体箔１ｂ（第２の配線）と第１の配線２との間の絶縁材料１ａの厚さ、ｗは第
１の配線２の幅、ｔは配線の厚さである。この構成の例を図４に示す。
【００３０】
このように第１の配線２としてマイクロストリップラインまたはストリップラインを用い
た場合には、簡便に（式２）の関係を満たすことができる。また、第１の配線２、電極パ
ッド３、接合部４が機械的に直接接続されているため、入力パルス波の入力、出力の損失
が少ないため、接合部４に生じた亀裂Ｘの有無またはその進行状況を正確に把握すること
が出来る。
【００３１】
（キャパシタ、コイル）
第１の配線２として普通の銅配線を用いる場合には、第１の配線２と電極パッド３との
間にキャパシタまたはコイルを介挿することが出来る。キャパシタの場合にはキャパシタ
ンス効果により、コイルの場合にはインダクタンス効果により、特性インピーダンスＺ０
を調整することが可能となる。
【００３２】
このように第１の配線２と電極パッド３との間にキャパシタまたはコイルを介挿した場合
には、キャパシタの容量や、コイルのインダクタンスを変化させることにより、特性イン
ピーダンスＺ０を調整することが出来る。
【００３３】
（解析部）
解析部７について図５〜図６を用いて説明する。
【００３４】
検出器６には解析部７が接続される。図５に示すように、解析部７は検出部６から得られ
たインピーダンスＺ１に係る信号について所定の演算を行う演算部７ａと、演算部７ａに
て得られた演算の結果から接合部４の亀裂Ｘの有無あるいはその進行状況を判定する判定
部７ｂと、亀裂発生領域比と前記信号の電圧範囲に関するテーブルを記憶するための記憶
部７ｃを有する。さらに解析部７は検出部６からの信号、演算部７ａの演算結果、判定部
７ｂの判定結果を記憶しても良い。解析部７は図６に示すように、演算部７ａ、判定部７
ｂは中央演算装置（ＣＰＵ）８、記憶部７ｃはメモリー、ＨＤＤなどの記憶装置９にて構
成することが出来る。なお、発振器がＩＣのドライバではなく、アナログ信号により発振
し、信号の演算、判定をデジタル信号を用いて行う場合には、検出部６からの信号をアナ
ログ信号からデジタル信号に変換するＡＤ変換器（図示せず）が検出部６と解析部７との
間に介挿されても良い。
【００３５】
（解析方法）
解析部７は、以下の信号処理及び演算等を行う。これにより、接合部４の亀裂Ｘの有無あ
るいはその進行状況を適宜把握し、故障の予兆を行うことが出来る。以下に、図７を参照
しながら故障の予兆方法の例を示す。
【００３６】
（準備ステップ：Ｓ００）
接合部の亀裂発生領域比、電圧範囲、「亀裂発生有り」と判定するサンプリングカウント
数Ｎｃに対応してテーブルを作成する。テーブルの例を図８に示す。
【００３７】
接合部の亀裂発生領域比とは、亀裂が発生する前の接合部４の断面積をＳ１、発生した亀
裂の面積をＳ２としたとき、Ｓ２／Ｓ１のことである。ここで接合部４の断面積Ｓ１、亀
裂の面積Ｓ２はいずれも投影面積を用いることができる。
【００３８】
図８のテーブルでは、亀裂発生領域比が０、０〜１０％、１０〜２０％、２０〜３０％に
区分されている。ここで亀裂発生領域比が０とは亀裂が発生していないことを意味する。
【００３９】
電圧範囲とは、上記の接合部の亀裂発生領域比に応じて検出器６で検出される電圧値の範
囲を区分したものをいう。これにより、検出器６により検出される電圧値から亀裂Ｘの有
無あるいはその進行状況を求めることが出来る。図８のテーブルにおいては前述の亀裂発
生領域比に応じて電圧範囲が予め求められている。すなわち、亀裂発生領域比が０％に対
応する電圧範囲はＶ０未満である。同様に、０〜１０％に対応する電圧範囲はＶ０〜Ｖ１
、１０〜２０％に対応する電圧範囲はＶ１〜Ｖ２、２０〜３０％に対応する電圧範囲はＶ
２〜Ｖ３と予め求められている。
【００４０】
「亀裂発生有り」と判定するサンプリングカウント数Ｎｃとは、検出器６で検出された電
圧値Ｖが、ある電圧範囲に対応するカウント数Ｎｃ以上の回数検出された場合に、この電
圧範囲に対応する亀裂発生領域比の亀裂が少なくとも発生していると判断するための閾値
である。
【００４１】
例えば、図８に示すテーブルでは、Ｖ０〜Ｖ１のカウント数Ｎｃは３０となっている。こ
れは１回のパルス発生時間において、検出器６で検出された電圧値ＶがＶ０≦Ｖである場
合、検出器６で検出された電圧値Ｖが３０回以上、Ｖ０以上であることが検出された場合
に０〜１０％の亀裂発生領域比に相当する亀裂が少なくとも発生している、ということで
ある。このカウント数Ｎｃはノイズや検出誤差に起因する判定の誤りを防止するために設
けられている。なお、サンプリングカウント数Ｎｃの代わりに発生確率を用いることもで
きる。
【００４２】
図８に示すテーブルを準備し、図７に示す記憶部７ｃに予め格納しておくことが出来る。
【００４３】
（第１ステップ：Ｓ０１）
発生させるパルス電圧の立ち上がり時間、立ち下がり時間、周期（あるいは周波数）、デ
ューティ値（パルス波のハイレベル時間／周期）、セットリング時間（信号過渡時間であ
り、パルス電圧変化直後、立ち下がり、立ち上がり、リンギングなどの不安定な電圧変動
の期間）、パルス発生時間を決定する。
【００４４】
（第２ステップ：Ｓ０２）
第１ステップ（Ｓ０１）で決定した条件で、発振器５からパルス波をパルス発生時間の間
、発生させる。発振器５から発振するパルス波の例を図９に示す。このパルス電圧は、Ｉ
Ｃのドライバによるクロック信号であってもよい。
【００４５】
（第３ステップ：Ｓ０３）
検出器６は出力波の電圧値Ｖを検出する。図１０に出力波の例を示す。
【００４６】
解析部７はパルス発生時間（セットリング時間を除いてもよい）の間に、準備ステップ（
Ｓ００）で作成したテーブルの電圧範囲についてカウントされる電圧値Ｖのサンプリング
データ（所定の電圧範囲に入る電圧値の信号データ）の回数（検出カウント数）を求める
。
【００４７】
（第４ステップ：Ｓ０４）
解析部７は、カウントされた回数がサンプリングカウント値Ｎｃを超えると、接合部４に
おいて、電圧範囲に対応した亀裂発生面積比を有する亀裂が少なくとも発生している、と
判定する。
【００４８】
これを図１１を参照して説明する。図１１では、電圧範囲Ｖ１〜Ｖ２に対応する検出カウ
ント数はサンプリングカウント数Ｎｃを超えているが、電圧範囲Ｖ２〜Ｖ３に対応する検
出カウント数はサンプリングカウント数Ｎｃよりも小さい。この場合、図８のテーブルを
参照することにより、亀裂発生領域比が０．１〜０．２である亀裂が発生している、と判
定される。
【００４９】
なお、検出器６において、別途、温度を測定することにより、亀裂発生有無の電圧範囲を
、温度に応じて変化させ、温度変化に応じて出力波を校正してもよい。
【００５０】
第１の実施形態によれば、接合部４に亀裂Ｘが発生し進展すると、接合部４の電気的負
荷が変化する。すなわち、接合部４で一部反射した波がパルス波に重畳して接合部４を通
過ることで電気的信号の波形が変形する。その結果、亀裂Ｘが存在しない場合と比べて、
亀裂Ｘの出力波が重畳するので、特徴的な信号波形となる。
【００５１】
亀裂Ｘが進展する様子を図１０を参照して説明する。亀裂Ｘが進展するにしたがって、
出力波は図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄのように変化する。すなわち、亀裂Ｘ
が進展するに従って、「亀裂Ｘの存在による出力波の影響が出る時間」において観測され
る電圧値が、図１０ＡではＶ０、図１０ＢではＶ１、図１０ＣではＶ２、図１０ＤではＶ
３と、次第に大きくなっている。
【００５２】
この現象に着目し、亀裂Ｘの有無からくる電気的波形の変化を検出、監視することで接合
部４の故障予兆を評価可能な構造および仕組みを内蔵した半導体モジュールを提供するこ
とができる。
【００５３】
〔第１の実施形態の第１の変形例〕
検出器６のサンプリング周波数が発振パルス信号の周波数より低い場合における、亀裂発
生の有無を判定するための方法について、図１２を参照しながら説明する。
【００５４】
（第１１ステップ：Ｓ１１）
発振器５からのパルス波に、接合部４の亀裂の影響が現れるまでの時間t1、影響が現れる
時間範囲ｔ2、次のパルス到着までの時間ｔ3とする。このとき、検出器６のサンプリング
間隔がt1+t2+t3の公倍数にならないように、t1+t2+t3+t2/nと設定し（ただしnは整数）、
t2/nがt1の公約数でも、t3の公約数でもないようにt1、t2、t3、nを決定する。この様子
を図１３に示す。
【００５５】
（第１２ステップ：Ｓ１２）
このような条件の下において、発振器５は繰返しパルスを発振する。
【００５６】
（第１３ステップ：Ｓ１３）
検出器６により出力波の電圧値を検出する。検出器６のサンプリング周波数が発振パルス
信号の周波数より低い場合、検出器６で検出される電圧値は図１３の黒丸に示すように離
散的に検出される。ここで、第１１ステップ（Ｓ１１）の条件下においては、パルス発生
時間の間に亘って出力波の電圧値を複数集計することにより、検出サンプリング点のタイ
ミングが少しずつずれることになるので、最終的に実際の出力波の波形に近似したデータ
を取得することが可能となる。
【００５７】
（第１４ステップ：Ｓ１４）
解析部７は、テーブルを参照しながら、パルス発生時間の間における電圧範囲に入るカウ
ント数が「亀裂有り」と判定するサンプリング数を超えるかどうかを判定する。
【００５８】
このようなプロセスを採用することにより、検出器のサンプリング周波数が発振パルス信
号の周波数より低い場合においても、繰返し発振されるパルス信号を、繰返し検出するこ
とで電圧範囲のサンプリングデータを検出でき、ｔ2の領域の電圧をカウントできる。
【００５９】
〔第１の実施形態の第２の変形例〕
図１４は、第１の実施形態に係る第１の変形例である。第１の実施形態では第１の配線
が基板１Ａに配設される第１の配線２を活用し、２個の電極パッドに挟まれた２個の接合
部４が発振器５から検出器６の間に電気的に直列に介挿した実施形態である。
【００６０】
第１の変形例では、第１の配線が２枚の基板１Ａ及び１Ｂに配設される第１の配線２を活
用し、２個の電極パッドに挟まれた接合部４が１個の場合の半導体モジュールの実施形態
を示したものである。第１の変形例では、１個の接合部４について亀裂Ｘの発生の有無お
よびその進展を推定することができる。
【００６１】
これら実施形態は、例として提示したものであり、発明の範囲を限定することは意図し
ていない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明
の要旨を逸脱しない範囲で、様々の省略、置き換え、変更を行うことができる。これら実
施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載され
た発明とその均等の範囲に含まれるものである。
【００６２】
以下に、本願原出願の特許査定時の特許請求の範囲に記載された発明を付記する。
【００６３】
[１]
基板と、
前記基板に配設され、特性インピーダンスＺ０を有する第１の配線と、
前記第１の配線に接続される電極パッドと、
前記電極パッドに配設され、インピーダンスＺ１を有する接合部と、
前記第１の配線に接触して配置され、前記第１の配線を介して前記接合部に向けて電圧の
パルス波を発振可能な発振器と、
前記第１の配線に接触して配置され、前記接合部から前記パルス波の出力波を検出可能な
検出器と、
を有する半導体モジュールであって、
前記特性インピーダンスＺ０と前記インピーダンスＺ１が下記（式１）の関係を有し、
【数４】
0006055509.tif 000005
前記検出部に解析部が更に接続され、
前記解析部は、
前記検出器から得られた前記パルス波の出力波について所定の演算を行う演算部と、
前記演算部にて得られた演算の結果から前記接合部の状態を判定する判定部と、
を有する半導体モジュール。
【００６４】
[２]
基板と、
前記基板に配設され、特性インピーダンスＺ０を有する第１の配線と、
前記第１の配線に接続される電極パッドと、
前記電極パッドに配設され、インピーダンスＺ１を有する接合部と、
前記第１の配線に接触して配置され、前記第１の配線を介して前記接合部に向けて電圧の
パルス波を発振可能な発振器と、
前記第１の配線に接触して配置され、前記接合部から前記パルス波の出力波を検出可能な
検出器と、
前記検出部に接続され、前記検出器から得られた前記パルス波の出力波について所定の演
算を行う演算部、前記演算部にて得られた演算の結果から前記接合部の亀裂の有無または
前記亀裂の進行状況を判定する判定部、及び亀裂発生領域比と前記信号の電圧範囲の関係
値に関するテーブルを記憶している記憶部、を有する解析部と、
を有する半導体モジュール。
【００６５】
[３]
前記演算部は
前記接合部の亀裂発生前の面積（Ｓ１）に対する亀裂の面積（Ｓ２）の比（Ｓ２／Ｓ１）
を前記亀裂の程度に応じて複数に区分した亀裂発生領域比、前記亀裂発生領域比に応じて
前記検出器で検出される電圧値を区分した電圧範囲、前記電圧範囲に含まれる前記検出器
で検出される電圧値のカウント数が所定のカウント数以上となった場合に前記接合部に亀
裂有りと判定するためのサンプリングカウント値Ｎｃ、を有するテーブルを作成し、
前記発振器が発振するパルス波の電圧の立ち上がり時間、立ち下がり時間、周期または周
波数、デューティ値、セットリング時間、パルス発生時間を決定し、前記パルス波を所定
のパルス発生時間の間、発生させ、
前記パルス発生時間の間に、前記検出器により検出される出力波をカウントしてカウント
数を求め、
前記判定部は、
前記カウント数が前記テーブルにおける各電圧範囲に対応するサンプリングカウント値Ｎ
ｃを超えた場合に前記電圧範囲に対応する亀裂発生領域比の亀裂が発生したと判定する、
[１]乃至[２]のいずれか１つに記載の半導体モジュール。
【００６６】
[４]
前記検出器は、
前記発振器が発振するパルス波に対する出力波において前記接合部の亀裂の影響が現れる
までの時間をt1、影響が現れる時間範囲をｔ2、次のパルス波が到着までの時間をｔ3とし
たときに、t2/n（nは整数）がt1の公約数でも、t3の公約数でもないようにt1、 t2、 t3
、nを決定し、前記検出器のサンプリング間隔がt1+t2+t3の公倍数にならないようにt1+t2
+t3+t2/nと設定して前記パルス波の出力波を検出する、
[３]に記載の半導体モジュール。
【００６７】
[５]
前記第１の配線がマイクロストリップライン、ストリップラインまたはコプレーナ導波路
のいずれかであることを特徴とする[１]乃至[４]のいずれか１項に記載の半導体モジュー
ル。
【００６８】
[６]
前記第１の配線と前記電極パッドとの間にキャパシタまたはコイルが介挿されている[１]
乃至[４]のいずれか１つに記載の半導体モジュール。
【００６９】
[７]
[１]及至[６]のいずれか１つに記載の半導体モジュールを搭載した電子機器。
【００７０】
[８]
基板と、
前記基板に配設され、特性インピーダンスＺ０を有する第１の配線と、
前記第１の配線に接続される電極パッドと、
前記電極パッドに配設され、インピーダンスＺ１を有する接合部と、
前記第１の配線に接触して配置され、前記第１の配線を介して前記接合部に向けて電圧の
パルス波を発振可能な発振器と、
前記第１の配線に接触して配置され、前記接合部から前記パルス波の出力波を検出可能な
検出器と、
を有する半導体モジュールの前記接合部の状態を判定する状態判定方法であって、
前記特性インピーダンスＺ０と前記インピーダンスＺ１が下記（式１）の関係を有し、
【数５】
0006055509.tif 000006
前記検出器から得られた前記パルス波の出力波について所定の演算を行うステップと、
前記演算部にて得られた演算の結果から前記接合部の状態を判定するステップからなる状
態判定方法。
【００７１】
[９]
基板と、
前記基板に配設された第１の配線と、
前記第１の配線に接続された電極パッドと、
前記電極パッドに配設された接合部と、
前記第１の配線に接続し、所定の電圧信号を発振可能な発振部と、
前記第１の配線に接続し、前記所定の電圧信号を検出可能な検出部と、
前記発振部により前記第１の配線に発振された発振電圧信号と前記第１の配線を介して検
出した検出電圧信号の電圧値に基づいて、前記接合部の劣化状態を判定する解析部と、
を有し、
前記解析部は、
前記接合部の劣化状態と前記検出電圧信号の電圧値との対応テーブルであって、前記劣化
状態の程度に応じて複数に区分され、前記区分毎に前記検出電圧信号の電圧値が設定され
た前記対応テーブルが記憶された記憶部を具備し、
前記記憶部に記憶された対応テーブルに基づいて、前記接合部の劣化状態を判定する半導
体モジュール。
【００７２】
[１０]
基板と、
前記基板に配設された第１の配線と、
前記第１の配線に接続された電極パッドと、
前記電極パッドに配設された接合部と、
前記第１の配線に接続し、所定の電圧信号を発振可能な発振部と、
前記第１の配線に接続し、前記所定の電圧信号を検出可能な検出部と、
前記発振部により前記第１の配線に発振された発振電圧信号と前記第１の配線を介して検
出した検出電圧信号の電圧値に基づいて、前記接合部の劣化状態を判定する解析部と、
を有し、
前記解析部は、
前記接合部の劣化状態と前記検出電圧信号の電圧値との対応テーブルであって、前記劣化
状態の程度に応じて複数に区分され、前記区分毎に前記検出電圧信号の電圧値とカウント
数が設定された前記対応テーブルが記憶された記憶部を具備し、
前記検出電圧信号の電圧値が前記区分毎に設定されたカウント数以上となった場合に、前
記接合部の劣化状態を前記検出電圧信号の電圧値に対応する劣化状態の程度であると、前
記記憶部に記憶された対応テーブルに基づいて、前記接合部の劣化状態を判定する半導体
モジュール。
【００７３】
[１１]
基板と、
前記基板に配設された第１の配線と、
前記第１の配線に接続された電極パッドと、
前記電極パッドに配設された接合部と、
前記第１の配線に接続し、所定の電圧信号を発振可能な発振部と、
前記第１の配線に接続し、前記所定の電圧信号を検出可能な検出部と、
前記発振部により前記第１の配線に発振された発振電圧信号と前記第１の配線を介して検
出した検出電圧信号の電圧値に基づいて、前記接合部の劣化状態を判定する解析部と、
を有し、
前記解析部は、前記接合部の劣化状態と前記検出電圧信号の電圧値との対応テーブルが記
憶された記憶部を具備し、前記記憶部に記憶された対応テーブルに基づいて、前記接合部
の劣化状態を判定し、
前記発振電圧信号は、パルス波の信号であって、
前記対応テーブルは、前記劣化状態は劣化状態の程度に応じて複数に区分され、前記区分
毎に前記検出電圧信号の電圧値が記憶されるとともに、前記区分毎に前記検出電圧信号の
電圧値の所定のカウント数が設定されており、
前記解析部は、前記発振電圧信号を所定のパルス発生時間の間、発生させ、前記パルス発
生時間の間に、前記検出電圧信号の電圧値が前記区分毎に設定されたカウント数以上とな
った場合に、前記接合部の劣化状態を前記検出電圧信号の電圧値に対応する劣化状態の程
度であると判定する半導体モジュール。
【００７４】
[１２]
前記対応テーブルに設定されている前記所定のカウント数は、前記検出電圧信号の電圧値
が高い場合に小さい値である[１１]に記載の半導体モジュール。
【００７５】
[１３]
[９]及至[１２]のいずれか１つに記載の半導体モジュールを搭載した電子機器。
【符号の説明】
【００７６】
１、１Ａ、１Ｂ  ・・・  基板
１ａ  ・・・  絶縁材料
１ｂ  ・・・  導体箔（第２の配線）
２  ・・・  第１の配線
３  ・・・  電極パッド
４  ・・・  接合部
５  ・・・  発振器
６  ・・・  検出器
７  ・・・  解析部
７ａ  ・・・  演算部
７ｂ  ・・・  判定部
７ｃ  ・・・  記憶部
８  ・・・  ＣＰＵ
９  ・・・  記憶装置
１０  ・・・  コネクタ部
１００  ・・・  半導体モジュール
【図１】
0006055509.tif 000007
【図２】
0006055509.tif 000008
【図３】
0006055509.tif 000009
【図４】
0006055509.tif 000010
【図５】
0006055509.tif 000011
【図６】
0006055509.tif 000012
【図７】
0006055509.tif 000013
【図８】
0006055509.tif 000014
【図９】
0006055509.tif 000015
【図１０】
0006055509.tif 000016
【図１１】
0006055509.tif 000017
【図１２】
0006055509.tif 000018
【図１３】
0006055509.tif 000019
【図１４】
0006055509.tif 000020