(57)【特許請求の範囲】
【請求項１】
絶縁基板の少なくとも一面にコイルパターンシード層を形成する段階と、
前記コイルパターンシード層上に電解めっきを施してコイル導体層を形成する段階と、を含み、
前記電解めっきを施す段階は、
一定の電流を印加して前記コイルパターンシード層上に等方性コイル導体層を形成する段階と、
一定の電圧を印加して前記等方性コイル導体層上に異方性コイル導体層を形成する段階と、を含むチップ電子部品の製造方法。
【請求項２】
前記電解めっき時に印加する電圧は１．５Ｖ以上である、請求項１に記載のチップ電子部品の製造方法。
【請求項３】
前記電解めっき時に印加する電圧は１．８Ｖ〜２．４Ｖである、請求項１または２に記載のチップ電子部品の製造方法。
【請求項４】
前記等方性コイル導体層を形成するために印加する電流の電流密度は１Ａ／ｄｍ２〜５Ａ／ｄｍ２である、請求項１に記載のチップ電子部品の製造方法。
【請求項５】
前記電解めっき時に用いられるめっき液は、硫酸及び塩酸からなる群より選択された何れか一つ以上の無機酸を含む、請求項１から４の何れか１項に記載のチップ電子部品の製造方法。
【請求項６】
前記電解めっき時に用いられるめっき液は、エチレングリコール、ポリエチレングリコール、グリセリン、ポリエチレンオキシド及びポリオキシアルキレングリコールからなる群より選択された何れか一つ以上の有機物を含む、請求項１から５の何れか１項に記載のチップ電子部品の製造方法。
【請求項７】
前記電解めっき時に用いられるめっき液は、３−メルカプトプロピルスルホン酸、ビス（３−スルホプロピル）ジスルフィド及びＮ、Ｎ−ジメチルジチオカルバミン酸（３−スルホプロピル）エステルからなる群より選択された何れか一つ以上を含む、請求項１から６の何れか１項に記載のチップ電子部品の製造方法。
【請求項８】
前記コイル導体層は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、スズ（Ｓｎ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択された何れか一つ以上を含む、請求項１から７の何れか１項に記載のチップ電子部品の製造方法。
【請求項９】
前記コイルパターンシード層を形成する段階は、
前記絶縁基板上にコイルパターンシード層形成用開口部を有するめっきレジストを形成する段階と、
前記コイルパターンシード層形成用開口部を充填してコイルパターンシード層を形成する段階と、
前記めっきレジストを除去する段階と、
を含む、請求項１から８の何れか１項に記載のチップ電子部品の製造方法。
【請求項１０】
前記コイルパターンシード層及びコイル導体層を含んで形成される内部コイル部のアスペクト比（ａｓｐｅｃｔ  ｒａｔｉｏ）は１．１以上である、請求項１から９の何れか１項に記載のチップ電子部品の製造方法。
【請求項１１】
絶縁基板の少なくとも一面に内部コイル部を形成する段階と、
前記内部コイル部が形成された絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成する段階と、
前記磁性体本体の少なくとも一端面に前記内部コイル部と接続するように外部電極を形成する段階と、を含み、
前記内部コイル部を形成する段階は、
前記絶縁基板上にコイルパターンシード層を形成し、前記コイルパターンシード層上に定電流を印加して前記コイルパターンシード層を被覆する等方性コイル導体層を形成し、前記等方性コイル導体層上に定電圧を印加して異方性コイル導体層を形成する、チップ電子部品の製造方法。
【請求項１２】
前記印加する定電圧は１．５Ｖ以上である、請求項１１に記載のチップ電子部品の製造方法。
【請求項１３】
前記印加する定電圧は１．８Ｖ〜２．４Ｖである、請求項１１または１２に記載のチップ電子部品の製造方法。
【請求項１４】
前記定電流の電流密度は１Ａ／ｄｍ２〜５Ａ／ｄｍ２である、請求項１１に記載のチップ電子部品の製造方法。
【請求項１５】
前記内部コイル部のアスペクト比（ａｓｐｅｃｔ  ｒａｔｉｏ）は１．１以上である、請求項１１から１４の何れか１項に記載のチップ電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ電子部品の製造方法に関する。
【背景技術】
【０００２】
最近では、様々な通信デバイスまたはディスプレイデバイスなどのＩＴデバイスの小型化及び薄膜化が加速しており、該ＩＴデバイスに採用されるインダクタ、キャパシタ、トランジスタなどの各種素子も小型化及び薄型化するための研究が継続的に行われている。
【０００３】
チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタとともに電子回路を成してノイズ（Ｎｏｉｓｅ）を除去する代表的な受動素子であり、電磁気的特性を利用してキャパシタと組み合わせることで、特定周波数帯域の信号を増幅させる共振回路、フィルタ（Ｆｉｌｔｅｒ）回路などの構成に用いられる。
【０００４】
インダクタも小型、且つ高密度の自動表面実装が可能なチップへの転換が急速に行われており、薄膜の絶縁基板の上下面にめっきにより形成されるコイルパターン上に、磁性粉末を樹脂と混合して形成した薄膜型インダクタが開発されつつある。
【０００５】
インダクタの主な特性の一つである直流抵抗（Ｒｄｃ）は、コイルの断面積が大きいほど低くなる。従って、直流抵抗（Ｒｄｃ）を下げ、インダクタンスを向上させるためには、内部コイルの断面積を増加させる必要がある。
【０００６】
コイルの断面積を増加させる方法には、コイルの幅を増加させる方法と、コイルの高さを増加させる方法がある。
【０００７】
コイルの幅を増加させると、コイルとコイル間のショート（ｓｈｏｒｔ）が発生する恐れが極めて高くなり、インダクタチップで具現できるターン数に限界が生じ、磁性体が占める面積の縮小に繋がって、効率が低下し、大容量製品の具現に限界がある。
【０００８】
従って、薄膜インダクタの内部コイルには、コイルの高さを増加させた高アスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、ＡＲ）を有する構造が求められている。内部コイルのアスペクト比（ＡＲ）とは、コイルの高さをコイルの幅で割った値で、高いアスペクト比（ＡＲ）を具現するためには、コイルの幅方向の成長を抑制し、高さ方向の成長を促進しなければならない。
【０００９】
高アスペクト比（ＡＲ）を有するコイルを具現するためには、コイルの高さ方向の成長のみが行われる異方性電解めっきを施さなければならず、従来では、異方性めっきのために限界電流密度の近似範囲の電流を印加しながらめっきを施した。
【００１０】
しかし、めっきが行われるにつれてコイルの断面積が変化するため、継続的に新しい限界電流密度値を把握して印加しなければならないが、これには工程上、困難があった。そのため、異方性めっきを長時間続けることには限界があり、印加する電流が限界電流密度より小さくなってめっきが異方成長せず、コイルの高さ方向及び幅方向に等方成長して、コイル間ショート（ｓｈｏｒｔ）が発生し、コイルの高アスペクト比（ＡＲ）を具現することが困難であった。
【００１１】
また、製造工程中に、継続的に限界電流密度を把握して電流を変更することができたとしても、製造工程の途中で電流値を変更すると、コイルの断面に不連続的な界面が生じ、伝導性が低下するという問題点があった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】日本公開特許第２００６−２７８４７９号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の一実施形態は、コイルの幅方向の成長は抑制し、高さ方向の成長が行われる異方性電解めっきによりコイル間ショート（ｓｈｏｒｔ）の発生を防止し、コイルの幅に対する高さを増加させて高アスペクト比（ＡＲ）のコイルを具現することができるチップ電子部品の製造方法に関する。
【課題を解決するための手段】
【００１４】
本発明の一実施形態は、絶縁基板の少なくとも一面にコイルパターンシード層を形成する段階と、上記コイルパターンシード層上に電解めっきを施してコイル導体層を形成する段階とを含み、上記電解めっきは一定の電圧を印加して行うチップ電子部品の製造方法を提供する。
【００１５】
上記電解めっき時に印加する電圧は１．５Ｖ以上であってもよい。
【００１６】
上記電解めっき時に印加する電圧は１．８Ｖ〜２．４Ｖであってもよい。
【００１７】
上記電解めっきを施す段階は、一定の電流を印加して上記コイルパターンシード層上に等方性コイル導体層を形成した後、一定の電圧を印加して上記等方性コイル導体層上に異方性コイル導体層を形成してもよい。
【００１８】
上記等方性コイル導体層を形成するために印加する電流の電流密度は１Ａ／ｄｍ２〜５Ａ／ｄｍ２であってもよい。
【００１９】
上記電解めっき時に用いられるめっき液は、硫酸及び塩酸からなる群より選択された何れか一つ以上の無機酸を含んでもよい。
【００２０】
上記電解めっき時に用いられるめっき液は、エチレングリコール、ポリエチレングリコール、グリセリン、ポリエチレンオキシド及びポリオキシアルキレングリコールからなる群より選択された何れか一つ以上の有機物を含んでもよい。
【００２１】
上記電解めっき時に用いられるめっき液は、３−メルカプトプロピルスルホン酸、ビス（３−スルホプロピル）ジスルフィド及びＮ、Ｎ−ジメチルジチオカルバミン酸（３−スルホプロピル）エステルからなる群より選択された何れか一つ以上を含んでもよい。
【００２２】
上記コイル導体層は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、スズ（Ｓｎ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択された何れか一つ以上を含んでもよい。
【００２３】
上記コイルパターンシード層を形成する段階は、上記絶縁基板上にコイルパターンシード層形成用開口部を有するめっきレジストを形成する段階と、上記コイルパターンシード層形成用開口部を充填してコイルパターンシード層を形成する段階と、上記めっきレジストを除去する段階と、を含んでもよい。
【００２４】
上記コイルパターンシード層及びコイル導体層を含んで形成される内部コイル部のアスペクト比（ａｓｐｅｃｔ  ｒａｔｉｏ）は１．１以上であってもよい。
【００２５】
本発明の他の一実施形態は、絶縁基板の少なくとも一面に内部コイル部を形成する段階と、上記内部コイル部が形成された絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成する段階と、上記磁性体本体の少なくとも一端面に上記内部コイル部と接続するように外部電極を形成する段階と、を含み、上記内部コイル部を形成する段階は、上記絶縁基板上にコイルパターンシード層を形成し、定電圧を印加する電解めっきを施して上記コイルパターンシード層を被覆するコイル導体層を形成するチップ電子部品の製造方法を提供する。
【００２６】
上記印加する定電圧は１．５Ｖ以上であってもよい。
【００２７】
上記印加する定電圧は１．８Ｖ〜２．４Ｖであってもよい。
【００２８】
上記内部コイル部を形成する段階は、上記絶縁基板上に形成されたコイルパターンシード層上に定電流を印加して上記コイルパターンシード層を被覆する等方性コイル導体層を形成し、上記等方性コイル導体層上に定電圧を印加して異方性コイル導体層を形成してもよい。
【００２９】
上記定電流の電流密度は１Ａ／ｄｍ２〜５Ａ／ｄｍ２であってもよい。
【００３０】
上記内部コイル部のアスペクト比（ａｓｐｅｃｔ  ｒａｔｉｏ）は１．１以上であってもよい。
【発明の効果】
【００３１】
本発明の一実施形態によるチップ電子部品の製造方法は、コイルの幅方向の成長は抑制し、高さ方向の成長が行われる異方性電解めっきによりコイル間ショート（ｓｈｏｒｔ）の発生を防止し、コイルの幅に対する高さを増加させて高アスペクト比（ＡＲ）のコイルを具現することができる。
【００３２】
これにより、コイルの断面積が大きくなり、直流抵抗（Ｒｄｃ）が減少し、インダクタンスが向上することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態によるチップ電子部品の内部コイル部が示されるように図示した概略斜視図である。
【図２】図１のＩ−Ｉ'線による断面図である。
【図３】本発明の一実施形態によるチップ電子部品の製造方法を示す工程図である。
【図４】本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。
【図５】本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。
【図６】本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。
【図７】本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。
【図８】本発明の一実施形態によるチップ電子部品の内部コイル部の断面図である。
【発明を実施するための形態】
【００３４】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３５】
以下では、本発明の一実施形態によるチップ電子部品を、特に薄膜型インダクタで説明するが、これに制限されない。
【００３６】
図１は本発明の一実施形態によるチップ電子部品の内部コイル部が示されるように図示した概略斜視図であり、図２は図１のＩ−Ｉ'線による断面図である。
【００３７】
図１及び図２を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型チップインダクタ１００が開示されている。上記チップ電子部品は、チップインダクタの他にもチップビーズ（ｃｈｉｐ  ｂｅａｄ）、チップフィルタ（ｃｈｉｐ  ｆｉｌｔｅｒ）などであってもよい。
【００３８】
上記薄膜型インダクタ１００は、磁性体本体５０と、絶縁基板２０と、内部コイル部４０と、外部電極８０と、を含む。
【００３９】
上記薄膜型インダクタ１００の製造方法について、図３〜図８を参照して説明する。
【００４０】
図３は本発明の一実施形態によるチップ電子部品の製造方法を示す工程図であり、図４〜図７は本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。
【００４１】
図３を参照すると、まず、絶縁基板２０の少なくとも一面に内部コイル部４０を形成する。
【００４２】
上記絶縁基板２０は特に制限されず、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板または金属系軟磁性基板等を用いてもよく、４０〜１００μの厚さであってもよい。
【００４３】
上記内部コイル部４０を形成するためには、まず、絶縁基板２０の少なくとも一面にコイルパターンシード層４１を形成することができる。
【００４４】
図４を参照すると、絶縁基板２０上にコイルパターンシード層形成用開口部６１を有するめっきレジスト６０を形成することができる。
【００４５】
上記めっきレジスト６０は通常の感光性レジストフィルムであり、ドライフィルムレジストなどを用いてもよいが、特にこれに限定されない。
【００４６】
図５を参照すると、コイルパターンシード層形成用開口部６１に電気めっきなどの工程により電気伝導性金属を充填することで、コイルパターンシード層４１を形成することができる。
【００４７】
コイルパターンシード層４１は電気伝導性に優れた金属で形成してもよく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができる。
【００４８】
図６を参照すると、化学的エッチングなどの工程によりめっきレジスト６０を除去することができる。
【００４９】
次いで、コイルパターンシード層４１上に電解めっきを施してコイル導体層４２を形成することができる。
【００５０】
この際、電解めっきは一定の電圧を印加して行うことができる。
【００５１】
従来では、めっきが行われるにつれてコイルの断面積が変化し続けるため、新たな限界電流密度値を把握して、印加する電流値を調整しなければならないという難しさがあった。
【００５２】
しかし、本発明の一実施形態に従って定電圧を印加して電解めっきを行うと、電圧（Ｖ）が一定であるため、めっきが行われるにつれてコイルの断面積が増加して、抵抗（Ｒ）値が減少する分だけ電流（Ｉ）値が増加するように調整される。
【００５３】
よって、変化する限界電流密度値を毎回把握して、印加する電流値を別途に調整しなくてもよく、コイルの断面に不連続的な界面が生じない上、コイルの高さ方向の成長を促進しながらもコイル間のショート（ｓｈｏｒｔ）の発生を防止し、高アスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、ＡＲ）のコイルを効果的に具現することができる。
【００５４】
図７を参照すると、コイルパターンシード層４１上に定電圧を印加する電解めっきを行うことで、不連続的な界面がないように異方成長したコイル導体層４２を形成することができる。
【００５５】
上記電解めっき時に印加する定電圧は１．５Ｖ以上であってもよい。
【００５６】
印加電圧が１．５Ｖ未満では、めっきが行われないか、コイルの高さ方向の成長とともに幅方向の成長も行われる等方性めっきが優勢であり、コイル間ショート（ｓｈｏｒｔ）が発生する可能性がある。
【００５７】
高アスペクト比（ＡＲ）のコイルを製造するために、例えば、１．８Ｖ〜２．４Ｖの定電圧を印加することができる。
【００５８】
印加電圧が２．４Ｖを超えると、めっき反応が起きるより、水が還元分解されて水素が発生する恐れがある。
【００５９】
一方、コイルパターンシード層４１上に電解めっきを行うとき、一定の電流を印加する電解めっきを行ってから定電圧を印加する電解めっきを行うことができる。
【００６０】
コイルのアスペクト比（ＡＲ）が１以下の範囲では等方性めっきがより経済的であるため、アスペクト比（ＡＲ）が１以下までは定電流を印加して等方性めっきを行い、その後、定電圧を印加して異方性めっきを行ってもよい。
【００６１】
図８は、本発明の一実施形態によるチップ電子部品の内部コイル部の断面図である。
【００６２】
図８を参照すると、コイルパターンシード層４１上に定電流を印加する電解めっきを行って上記コイルパターンシード層４１を被覆する等方性コイル導体層４３を形成し、上記等方性コイル導体層４３上に定電圧を印加する電解めっきを行って異方性コイル導体層４４を形成することができる。
【００６３】
上記等方性コイル導体層４３を形成するために印加する定電流の電流密度は１Ａ／ｄｍ２〜５Ａ／ｄｍ２であってもよい。
【００６４】
上記コイル導体層４２、４３、４４は、電気伝導性に優れた金属を含んで形成してもよく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、スズ（Ｓｎ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができるが、銅（Ｃｕ）で形成することが最も好ましい。
【００６５】
上記電解めっき時に用いられるめっき液は、上記コイル導体層４２、４３、４４を形成する金属の硫酸及び塩酸からなる群より選択された何れか一つ以上の無機酸塩を含むことができる。例えば、硫酸銅系めっき液であってもよい。
【００６６】
また、上記めっき液は、コイル導体層４２、４３、４４を均一に成長させるために、エチレングリコール、ポリエチレングリコール、グリセリン、ポリエチレンオキシド及びポリオキシアルキレングリコールからなる群より選択された何れか一つ以上の化合物をさらに含んでもよい。
【００６７】
また、上記めっき液は、脱分極効果によりコイル導体層４２、４３、４４を十分に厚く形成するために、３−メルカプトプロピルスルホン酸、ビス（３−スルホプロピル）ジスルフィド及びＮ，Ｎ−ジメチルジチオカルバミン酸（３−スルホプロピル）エステルからなる群より選択された何れか一つ以上をさらに含んでもよい。
【００６８】
このように形成された上記内部コイル部４０は、アスペクト比（ａｓｐｅｃｔ  ｒａｔｉｏ）が１．１以上で、高いアスペクト比を示すことができる。
【００６９】
下表１には、Ｌ／Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）＝３０μ／３０μｍ仕様に形成された絶縁基板を負極に設置し、ＣｕＳＯ４・５Ｈ２０  １２０ｇ／Ｌのめっき液を製造してめっき槽を構成した後、電圧または電流印加方式を変えながら内部コイル部を製造し、製造した内部コイル部のアスペクト比（ＡＲ）を測定した結果を示した。
【００７０】
【表１】
0005916157.tif 000002
【００７１】
上記表１から、定電流を印加して電解めっきを施した場合に比べて、定電圧を印加してめっきを施した場合に、高アスペクト比（ＡＲ）のコイルを製造することができることが分かる。但し、２．４Ｖの高電圧を印加した場合、水が分解されて水素が発生し、めっき不良で製造が不可能であった。
【００７２】
上記絶縁基板２０の一部には、孔を形成し、伝導性材料を充填してビア電極４５を形成することができ、上記ビア電極４５を介して絶縁基板２０の一面と反対面に形成される内部コイル部４０を電気的に接続させることができる。
【００７３】
上記絶縁基板２０の中央部にはドリル、レーザー、サンドブラスト、穿孔加工などによって、絶縁基板を貫通する孔を形成することができる。
【００７４】
内部コイル部４０を形成した後、上記内部コイル部４０を被覆する絶縁層３０を形成することができる。絶縁層３０はスクリーン印刷法、フォトレジスト（ｐｈｏｔｏ  ｒｅｓｉｓｔ、ＰＲ）の露光及び現像による工程、スプレー（ｓｐｒａｙ）塗布工程など、公知の方法により形成することができるが、これに制限されない。
【００７５】
次に、内部コイル部４０が形成された絶縁基板２０の上部及び下部に磁性体層を積層して磁性体本体５０を形成する。
【００７６】
磁性体層を絶縁基板２０の両面に積層し、ラミネート法または静水圧プレス法により圧着して磁性体本体５０を形成することができる。このとき、上記孔が磁性体で充填されるようにコア部を形成することができる。
【００７７】
磁性体本体５０は薄膜型インダクタ１００の外観を構成し、磁気特性を示す材料であればよく、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されてもよい。
【００７８】
上記フェライトとしては、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライトまたはＬｉ系フェライト等の公知のフェライトを含んでもよい。
【００７９】
上記金属系軟磁性材料としては、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ及びＮｉからなる群より選択された何れか一つ以上を含む合金であってもよく、例えば、Ｆｅ−Ｓｉ−Ｂ−Ｃｒ系非晶質金属粒子を含むことができ、これに制限されない。
【００８０】
上記金属系軟磁性材料の粒子径は０．１μ〜２０μｍであってもよく、エポキシ（ｅｐｏｘｙ）樹脂またはポリイミド（ｐｏｌｙｉｍｉｄｅ）などの高分子上に分散した形態で含まれてもよい。
【００８１】
次に、上記磁性体本体５０の少なくとも一断面に露出する内部コイル部４０と接続するように外部電極８０を形成することができる。
【００８２】
上記外部電極８０は、電気伝導性に優れた金属を含むペーストを用いて形成することができ、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）または銀（Ａｇ）などの単独またはこれらの合金などを含む伝導性ペーストであってもよい。外部電極８０は、外部電極８０の形状に応じて印刷するだけでなく、ディッピング（ｄｉｐｐｉｎｇ）法などで形成してもよい。
【００８３】
その他、上述した本発明の一実施形態によるチップ電子部品の特徴と同じ部分については、その説明を省略する。
【００８４】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００８５】
１００  薄膜型インダクタ
４５  ビア電極
２０  絶縁基板
５０  磁性体本体
３０  絶縁層
６０  めっきレジスト
４０  内部コイル部
６１  コイルパターンシード層形成用開口部
４１  コイルパターンシード層
８０  外部電極
４２  コイル導体層
４３  等方性コイル導体層
４４  異方性コイル導体層
【図１】
0005916157.tif 000003
【図２】
0005916157.tif 000004
【図３】
0005916157.tif 000005
【図４】
0005916157.tif 000006
【図５】
0005916157.tif 000007
【図６】
0005916157.tif 000008
【図７】
0005916157.tif 000009
【図８】
0005916157.tif 000010