(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成され、ワイヤが接続可能である第１ゲートパッドと、
前記半導体基板に形成され、ワイヤが接続可能である第２ゲートパッドと、
前記半導体基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、
前記半導体基板に形成され、前記第１ゲートパッドと接続されたセル領域と、を備えたことを特徴とするスイッチング素子。
【請求項２】
前記半導体基板に形成された第３ゲートパッドと、
前記半導体基板に形成された、前記第２ゲートパッドと前記第３ゲートパッドを接続する第２抵抗部と、を備えたことを特徴とする請求項１に記載のスイッチング素子。
【請求項３】
前記半導体基板に形成された第１付加ゲートパッドと、
前記半導体基板に形成された、前記第１ゲートパッドと前記第１付加ゲートパッドを接続する第１付加抵抗部と、を備えたことを特徴とする請求項１又は２に記載のスイッチング素子。
【請求項４】
前記半導体基板に形成された第２付加ゲートパッドと、
前記半導体基板に形成された、前記第２付加ゲートパッドと前記第１付加ゲートパッドを接続する第２付加抵抗部と、を備えたことを特徴とする請求項３に記載のスイッチング素子。
【請求項５】
前記第１ゲートパッドは、前記セル領域の外側にあり、
前記半導体基板に形成され、前記第１ゲートパッドと前記セル領域を接続する接続部を備えたことを特徴とする請求項１乃至４のいずれか１項に記載のスイッチング素子。
【請求項６】
前記接続部は配線で形成されたことを特徴とする請求項５に記載のスイッチング素子。
【請求項７】
前記接続部は抵抗部分で形成されたことを特徴とする請求項５に記載のスイッチング素子。
【請求項８】
前記第１ゲートパッド、及び前記第２ゲートパッドを含む複数のゲートパッドと、
前記複数のゲートパッドの全てが前記第１ゲートパッドと電気的に接続されるように、前記複数のゲートパッドを接続する、前記第１抵抗部を含む複数の抵抗部と、を備え、
前記複数のゲートパッドは前記セル領域を囲むように形成されたことを特徴とする請求項１乃至７のいずれか１項に記載のスイッチング素子。
【請求項９】
前記第１ゲートパッドは前記セル領域内に形成されたことを特徴とする請求項１乃至４のいずれか１項に記載のスイッチング素子。
【請求項１０】
前記半導体基板は、ワイドバンドギャップ半導体で形成されたことを特徴とする請求項１乃至９のいずれか１項に記載のスイッチング素子。
【請求項１１】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項１０に記載のスイッチング素子。
【請求項１２】
基板と、前記基板に形成された第１ゲートパッドと、前記基板に形成された第２ゲートパッドと、前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、を備えたスイッチング素子を複数備え、
複数の前記スイッチング素子の前記第１ゲートパッド、又は前記第２ゲートパッドにそれぞれ接続された、制御信号を供給する複数のワイヤを備えたことを特徴とする半導体装置。
【請求項１３】
基板と、前記基板に形成された第１ゲートパッドと、前記基板に形成された第２ゲートパッドと、前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、を備えたスイッチング素子を製造する工程と、
前記第１ゲートパッドと前記第２ゲートパッドにプローブをあてて、前記第１抵抗部の抵抗値を測定する工程と、
前記抵抗値が規格に適合する場合、前記スイッチング素子をモジュールに搭載する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１４】
基板と、前記基板に形成された第１ゲートパッドと、前記基板に形成された第２ゲートパッドと、前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、を備えたスイッチング素子を複数製造する工程と、
複数の前記スイッチング素子のそれぞれについて、前記第１ゲートパッドと前記第２ゲートパッドにプローブをあてて、前記第１抵抗部の抵抗値を測定する工程と、
複数の前記スイッチング素子のうち、前記抵抗値が所望範囲内であるスイッチング素子を選別し、選別されたスイッチング素子を１つの半導体装置に搭載する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１５】
基板と、
前記基板に形成された第１ゲートパッドと、
前記基板に形成された第２ゲートパッドと、
前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、
前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、
前記基板に形成された第３ゲートパッドと、
前記基板に形成された、前記第２ゲートパッドと前記第３ゲートパッドを接続する第２抵抗部と、を備えたことを特徴とするスイッチング素子。
【請求項１６】
基板と、
前記基板に形成された第１ゲートパッドと、
前記基板に形成された第２ゲートパッドと、
前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、
前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、
前記基板に形成された第１付加ゲートパッドと、
前記基板に形成された、前記第１ゲートパッドと前記第１付加ゲートパッドを接続する第１付加抵抗部と、を備えたことを特徴とするスイッチング素子。
【請求項１７】
前記基板に形成された第２付加ゲートパッドと、
前記基板に形成された、前記第２付加ゲートパッドと前記第１付加ゲートパッドを接続する第２付加抵抗部と、を備えたことを特徴とする請求項１６に記載のスイッチング素子。
【請求項１８】
基板と、
前記基板に形成された第１ゲートパッドと、
前記基板に形成された第２ゲートパッドと、
前記基板に形成された、前記第１ゲートパッドと前記第２ゲートパッドを接続する第１抵抗部と、
前記基板に形成され、前記第１ゲートパッドと接続されたセル領域と、
前記第１ゲートパッド、及び前記第２ゲートパッドを含む複数のゲートパッドと、
前記複数のゲートパッドの全てが前記第１ゲートパッドと電気的に接続されるように、前記複数のゲートパッドを接続する、前記第１抵抗部を含む複数の抵抗部と、を備え、
前記複数のゲートパッドは前記セル領域を囲むように形成されたことを特徴とするスイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外部からの制御信号により電流の導通と遮断を切り替えるスイッチング素子、そのスイッチング素子を備えた半導体装置、及びその半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ゲート抵抗を内蔵したスイッチング素子が開示されている。このスイッチング素子は、ゲートパッド部の下に複数の抵抗領域を有している。そして、ウエハプロセスの最終工程で複数の抵抗領域とゲートとを適宜に接続して、所望のゲート抵抗を得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本特開平３−１７９７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のスイッチング素子を並列接続して数十〜数千アンペアの定格電流の半導体装置を製造することがある。そのような半導体装置において、スイッチング素子のゲート抵抗がばらつくと、スイッチング速度及び導通電流値もばらつくことになる。これは、発振又はスイッチング素子の劣化の原因となる。従って、ゲート抵抗値が規格に適合することを確認できるように、ゲート抵抗内蔵型のスイッチング素子を構成することが望ましい。【０００５】
上記の半導体装置は、定格電流が大きければスイッチング素子の並列搭載数が増え、定格電流が小さければスイッチング素子の並列搭載数が減るものである。そして、スイッチング素子の並列搭載数が変われば、ゲート発振を抑えたり制御信号のアンバランスを小さくしたりするためのゲート抵抗値の最適値が変わる。そのため、ゲート抵抗内蔵型のスイッチング素子の完成後にゲート抵抗を選択できるようにして、スイッチング素子を複数品種に対応させることが望ましい。【０００６】
本発明は上述の問題を解決するためになされたものであり、ゲート抵抗内蔵型のスイッチング素子の完成後に、ゲート抵抗値の測定とゲート抵抗の選択ができるスイッチング素子、そのスイッチング素子を有する半導体装置、及びそのスイッチング素子を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明にかかるスイッチング素子は、半導体基板と、該半導体基板に形成され、ワイヤが接続可能である第１ゲートパッドと、該半導体基板に形成され、ワイヤが接続可能である第２ゲートパッドと、該半導体基板に形成された、該第１ゲートパッドと該第２ゲートパッドを接続する第１抵抗部と、該半導体基板に形成され、該第１ゲートパッドと接続されたセル領域と、を備えたことを特徴とする。
【０００８】
本願の発明にかかる半導体装置は、基板と、該基板に形成された第１ゲートパッドと、該基板に形成された第２ゲートパッドと、該基板に形成された、該第１ゲートパッドと該第２ゲートパッドを接続する第１抵抗部と、該基板に形成され、該第１ゲートパッドと接続されたセル領域と、を備えた第１スイッチング素子と、該第１スイッチング素子と同じ構造を有し、該第１スイッチング素子と並列に接続された第２スイッチング素子と、該第１スイッチング素子の該第１ゲートパッド及び該第２スイッチング素子の第１ゲートパッド、又は該第１スイッチング素子の該第２ゲートパッド及び該第２スイッチング素子の第２ゲートパッドに接続された、制御信号を供給するワイヤと、を備えたことを特徴とする。【０００９】
本願の発明にかかる半導体装置の製造方法は、基板と、該基板に形成された第１ゲートパッドと、該基板に形成された第２ゲートパッドと、該基板に形成された、該第１ゲートパッドと該第２ゲートパッドを接続する第１抵抗部と、該基板に形成され、該第１ゲートパッドと接続されたセル領域と、を備えたスイッチング素子を製造する工程と、該第１ゲートパッドと該第２ゲートパッドにプローブをあてて、該第１抵抗部の抵抗値を測定する工程と、該抵抗値が規格に適合する場合、該スイッチング素子をモジュールに搭載する工程と、を備えたことを特徴とする。【００１０】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
この発明によれば、ゲート抵抗内蔵型のスイッチング素子の完成後に、ゲート抵抗値の測定とゲート抵抗の選択ができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係るスイッチング素子を模式的に示す平面図である。
【図２】第２ゲートパッドに固定されたアルミワイヤを示す平面図である。
【図３】第１ゲートパッドに固定されたアルミワイヤを示す平面図である。
【図４】変形例に係るスイッチング素子の平面図である。
【図５】接続部として抵抗部分を備えたスイッチング素子の平面図である。
【図６】本発明の実施の形態２に係るスイッチング素子の平面図である。
【図７】本発明の実施の形態３に係るスイッチング素子の平面図である。
【図８】本発明の実施の形態４に係るスイッチング素子の平面図である。
【図９】本発明の実施の形態５に係るスイッチング素子の平面図である。
【図１０】本発明の実施の形態６に係る半導体装置の回路図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係るスイッチング素子、半導体装置、及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１に係るスイッチング素子１０を模式的に示す平面図である。スイッチング素子１０はＩＧＢＴである。スイッチング素子１０は基板１１を備えている。基板１１には第１ゲートパッド１２と第２ゲートパッド１４が形成されている。基板１１には第１ゲートパッド１２と第２ゲートパッド１４を接続する第１抵抗部１６が形成されている。第１抵抗部１６は、スイッチング素子１０に内蔵されたゲート抵抗である。第１抵抗部１６はウエハプロセスで形成された高抵抗層を備えている。スイッチング素子に内蔵されたゲート抵抗はオンチップ抵抗と呼ばれることもある。なお、図面においては、第１抵抗部１６は回路記号で示す。
【００１５】
基板１１にはセル領域１８が形成されている。セル領域１８は、制御信号を受けるゲート配線部を有している。セル領域１８のゲート配線部は、配線２０によって第１ゲートパッド１２と接続されている。
【００１６】
次に、本発明の実施の形態１に係る半導体装置の製造方法について説明する。まず、ウエハプロセスによりスイッチング素子１０を製造する。次いで、第１ゲートパッド１２と第２ゲートパッド１４にプローブ（測定用端子）をあてて、第１抵抗部１６の抵抗値を測定する。次いで、当該抵抗値が規格に適合する場合、スイッチング素子１０をモジュールに搭載する。そして、ゲート配線に用いられ外部からの制御信号が伝送されるアルミワイヤを、第１ゲートパッド１２又は第２ゲートパッド１４に固定する。なお、アルミワイヤではなく、他の導電性を有するワイヤを用いても良い。
【００１７】
なお、第１抵抗部１６の抵抗値が規格に適合しない場合は、スイッチング素子１０をモジュールに搭載せずに、スイッチング素子１０を廃棄する。よって、スイッチング素子１０の搭載後に第１抵抗部１６の抵抗値が規格に適合しないことが発覚し、半導体装置全体を廃棄する場合と比べて損害額を低減できる。
【００１８】
第１抵抗部１６はウエハプロセスで形成されるため、プロセス条件のばらつきを原因とする抵抗値のばらつきは避けられない。従って、第１抵抗部１６の抵抗値が規格に適合することを確認する必要がある。本発明の実施の形態１に係るスイッチング素子１０によれば、第１ゲートパッド１２と第２ゲートパッド１４の両方にプローブを接触させることで、第１抵抗部１６の抵抗値を測定することができる。よって、第１抵抗部１６の抵抗値が規格に適合することを確認できる。
【００１９】
特に、半導体装置内で複数のスイッチング素子を並列接続する場合、上記のように抵抗値（ゲート抵抗値）が規格に適合することを確認することでスイッチング素子間の抵抗値のばらつきを抑制できる。従って複数のスイッチング素子のいずれかに電流が集中することなく、半導体装置を安定動作させることができる。また、半導体装置内のスイッチング素子の並列数が多い場合や、半導体装置を高周波でスイッチングさせる場合などは、半導体装置内の各スイッチング素子のゲート抵抗値を精度良くそろえる必要がある。この場合、上記のように測定した各素子のゲート抵抗値により、所望範囲内のゲート抵抗値を有するスイッチング素子を選別し、それらを１つの半導体装置に搭載することが好ましい。つまり、スイッチング素子を複数製造し、それらについて抵抗値を測定し、複数のスイッチング素子のうち抵抗値が所望範囲内であるスイッチング素子を選別し、選別されたスイッチング素子を１つの半導体装置に搭載する。こうすると、高性能の半導体装置を効率よく得ることが可能となる。
【００２０】
さらに、外部からの制御信号が伝送されるアルミワイヤを、第１ゲートパッド１２と第２ゲートパッド１４のどちらに固定するかを選択できる。図２は、第２ゲートパッド１４に固定されたアルミワイヤ２２を示す平面図である。アルミワイヤ２２を第２ゲートパッド１４に接続することで第１抵抗部１６をオンチップ抵抗として用いることができる。図３は、第１ゲートパッド１２に固定されたアルミワイヤ２４を示す平面図である。アルミワイヤ２４を第１ゲートパッド１２に接続したときはオンチップ抵抗の無いスイッチング素子とすることができる。
【００２１】
このように、スイッチング素子１０の完成後にゲート抵抗を選択できるので、スイッチング素子１０を複数品種に対応させることができる。つまり、ゲート抵抗を適宜選択することで、スイッチング素子１０を並列搭載数の異なる複数の品種に利用できる。従って、製造管理を簡素にして、生産性を向上させることができる。
【００２２】
図４は、変形例に係るスイッチング素子の平面図である。第１ゲートパッド２６はセル領域１８内に形成されている。具体的には、第１ゲートパッド２６はセル領域１８のコーナーに形成されている。第１ゲートパッド２６はセル領域１８のゲート配線部の直上に設けられることが好ましい。
【００２３】
第１ゲートパッド１２がセル領域１８の外側にある場合、第１ゲートパッド１２とセル領域１８を接続する接続部が必要である。図１のスイッチング素子１０では、接続部として配線２０を用いた。しかしながら、接続部として抵抗部分を形成してもよい。図５は、接続部として抵抗部分４０を備えたスイッチング素子の平面図である。接続部は抵抗部分４０で形成されている。この場合、第１ゲートパッド１２にアルミワイヤを固定することで抵抗部分４０をオンチップ抵抗として用いることができる。第２ゲートパッド１４にアルミワイヤを固定すると、第１抵抗部１６と抵抗部分４０の直列抵抗をオンチップ抵抗として用いることができる。
【００２４】
スイッチング素子１０はＩＧＢＴに限定されない。例えばパワーＭＯＳＦＥＴでスイッチング素子を形成してもよい。基板１１は、ワイドバンドギャップ半導体で形成してもよい。ワイドバンドギャップ半導体としては、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。高速スイッチング用途で、スイッチング素子をワイドバンドギャップ半導体で形成することがある。この場合、上記の方法で複数のスイッチング素子のゲート抵抗値が揃っていることを確認することで、半導体装置を安定動作させることができる。なお、これらの変形は以下の実施の形態に係るスイッチング素子、半導体装置、及び半導体装置の製造方法にも応用できる。
【００２５】
実施の形態２．
本発明の実施の形態２に係るスイッチング素子、半導体装置、及び半導体装置の製造方法は、実施の形態１と共通点が多いので、実施の形態１との相違点を中心に説明する。図６は、本発明の実施の形態２に係るスイッチング素子３０の平面図である。スイッチング素子３０は、基板１１に形成された第３ゲートパッド３２を備えている。第２ゲートパッド１４と第３ゲートパッド３２は、基板１１に形成された第２抵抗部３４により接続されている。
【００２６】
本発明の実施の形態２に係る半導体装置の製造方法について説明する。まず、スイッチング素子３０を製造する。次いで、第１ゲートパッド１２と第２ゲートパッド１４にプローブをあてて、第１抵抗部１６の抵抗値を測定する。次いで、第２ゲートパッド１４と第３ゲートパッド３２にプローブをあてて、第２抵抗部３４の抵抗値を測定する。次いで、第１ゲートパッド１２と第３ゲートパッド３２にプローブをあてて、第１抵抗部１６と第２抵抗部３４の直列抵抗値を測定する。
【００２７】
次いで、測定した３つの抵抗値が規格に適合する場合、スイッチング素子３０をモジュールに搭載する。そして、第１ゲートパッド１２、第２ゲートパッド１４、又は第３ゲートパッド３２のいずれかにアルミワイヤを固定する。
【００２８】
ここで第１抵抗部１６の抵抗値をＲ１、第２抵抗部３４の抵抗値をＲ２とする。第３ゲートパッド３２にアルミワイヤを固定したときは、オンチップ抵抗として第２抵抗部３４と第１抵抗部１６を用いることができる。このときのゲート抵抗値はＲ１＋Ｒ２である。第２ゲートパッド１４にアルミワイヤを固定したときは、オンチップ抵抗として第１抵抗部１６を用いることができる。このときのゲート抵抗値はＲ１である。第１ゲートパッド１２にアルミワイヤを固定したときはオンチップ抵抗の無いスイッチング素子とすることができる。ゆえに、３通りのゲート抵抗値の中から所望のゲート抵抗値を選択することができる。
【００２９】
本発明の実施の形態２では、ゲートパッドにプローブをあてて３つの抵抗値（第１抵抗部１６の抵抗値、第２抵抗部３４の抵抗値、第１抵抗部１６と第２抵抗部３４の直列抵抗値）を測定した。しかしながら、例えば、アルミワイヤを第２ゲートパッド１４に固定することが予め分かっている場合は、第１抵抗部１６の抵抗値だけを測定し、他の測定は省略できる。以下の実施の形態においても、予め不使用であることが分かっている抵抗部については抵抗値の測定を省略してもよい。
【００３０】
実施の形態３．
本発明の実施の形態３に係るスイッチング素子、半導体装置、及び半導体装置の製造方法は、実施の形態１と共通点が多いので、実施の形態１との相違点を中心に説明する。図７は、本発明の実施の形態３に係るスイッチング素子５０の平面図である。スイッチング素子５０は、基板１１に形成された第１付加ゲートパッド５２を備えている。第１付加ゲートパッド５２と第１ゲートパッド１２は、基板１１に形成された第１付加抵抗部５４により接続されている。
【００３１】
本発明の実施の形態３に係る半導体装置の製造方法について説明する。まず、スイッチング素子５０を製造する。次いで、第１ゲートパッド１２と第２ゲートパッド１４にプローブをあてて、第１抵抗部１６の抵抗値を測定する。次いで、第１ゲートパッド１２と第１付加ゲートパッド５２にプローブをあてて、第１付加抵抗部５４の抵抗値を測定する。さらに、第１ゲートパッド１２、第２ゲートパッド１４、及び第１付加ゲートパッド５２にプローブをあてて、第１抵抗部１６と第１付加抵抗部５４の並列抵抗値を測定する。
【００３２】
次いで、上記３つの抵抗値が規格に適合する場合、スイッチング素子５０をモジュールに搭載する。そして、第１ゲートパッド１２、第２ゲートパッド１４、第１付加ゲートパッド５２、又は第２ゲートパッド１４と第１付加ゲートパッド５２の両方にアルミワイヤを固定する。
【００３３】
ここで第１抵抗部１６の抵抗値をＲ１、第１付加抵抗部５４の抵抗値をＲＡ１とする。第２ゲートパッド１４にアルミワイヤを固定したときは、オンチップ抵抗として第１抵抗部１６を用いることができる。このときのゲート抵抗値はＲ１である。第１付加ゲートパッド５２にアルミワイヤを固定したときは、オンチップ抵抗として第１付加抵抗部５４を用いることができる。このときのゲート抵抗値はＲＡ１である。第１ゲートパッド１２にアルミワイヤを固定したときはオンチップ抵抗の無いスイッチング素子とすることができる。
【００３４】
第２ゲートパッド１４と第１付加ゲートパッド５２の両方にアルミワイヤを固定したときは、オンチップ抵抗として並列接続された第１抵抗部１６と第１付加抵抗部５４を用いることができる。このときのゲート抵抗値は（Ｒ１×ＲＡ１）／（Ｒ１＋ＲＡ１）である。ゆえに、アルミワイヤの接続方法を選択するだけで、４通りのゲート抵抗値の中から所望のゲート抵抗値を選択することができる。
【００３５】
実施の形態４．
本発明の実施の形態４に係るスイッチング素子、半導体装置、及び半導体装置の製造方法は、実施の形態３と共通点が多いので、実施の形態３との相違点を中心に説明する。図８は、本発明の実施の形態４に係るスイッチング素子５６の平面図である。スイッチング素子５６は基板１１に形成された第２付加ゲートパッド６０を備えている。第２付加ゲートパッド６０と第１付加ゲートパッド５２は、基板１１に形成された第２付加抵抗部６２により接続されている。
【００３６】
実施の形態３で説明したスイッチング素子は４通りのゲート抵抗値を提供できるが、実施の形態４に係るスイッチング素子５６はこれらの４通りのゲート抵抗値に加えて５通りのゲート抵抗値を提供できる。第２抵抗部３４の抵抗値をＲ２、第２付加抵抗部６２の抵抗値をＲＡ２とすると、新たな５通りのゲート抵抗値は以下のとおりである。
【００３７】
第１に、アルミワイヤを第３ゲートパッド３２に固定する場合、ゲート抵抗値はＲ１＋Ｒ２である。第２に、アルミワイヤを第２付加ゲートパッド６０に固定する場合、ゲート抵抗値はＲＡ１＋ＲＡ２である。第３に、アルミワイヤを第３ゲートパッド３２と第２付加ゲートパッド６０に固定する場合、ゲート抵抗値は、（（Ｒ２＋Ｒ１）×（ＲＡ２＋ＲＡ１））/（（Ｒ２＋Ｒ１）＋（ＲＡ２＋ＲＡ１））である。
【００３８】
第４に、アルミワイヤを第３ゲートパッド３２と第１付加ゲートパッド５２に固定する場合、ゲート抵抗値は（（Ｒ２＋Ｒ１）×ＲＡ１）/（（Ｒ２＋Ｒ１）＋ＲＡ１）である。第５に、アルミワイヤを第２ゲートパッド１４と第２付加ゲートパッド６０に固定する場合、ゲート抵抗値は（Ｒ１×（ＲＡ２＋ＲＡ１））/（Ｒ１＋（ＲＡ２＋ＲＡ１））である。
【００３９】
本発明の実施の形態４に係る半導体装置の製造方法では、スイッチング素子５６を完成させた後に、上記９通りの抵抗値を測定する。次いで、上記９通りの抵抗値が規格に適合する場合、スイッチング素子５６をモジュールに搭載する。そして、アルミワイヤは９通りの抵抗値のいずれかを実現するようにゲートパッドに固定する。ゆえに、アルミワイヤの接続方法を選択するだけで、９通りのゲート抵抗値の中から所望のゲート抵抗値を選択することができる。
【００４０】
実施の形態５．
本発明の実施の形態５に係るスイッチング素子、半導体装置、及び半導体装置の製造方法は、実施の形態２との相違点を中心に説明する。図９は、本発明の実施の形態５に係るスイッチング素子７０の平面図である。スイッチング素子７０は、第１ゲートパッド１２及び第２ゲートパッド１４を含む複数のゲートパッドが、セル領域１８を囲むように形成されたことが特徴である。
【００４１】
スイッチング素子７０は平面視で第１辺１１ａ、第２辺１１ｂ、第３辺１１ｃ、及び第４辺１１ｄを有する４角形となっている。第１辺１１ａに沿って、第１−第３ゲートパッド１２、１４、３２が形成されている。第２辺１１ｂに沿って、第４−第６ゲートパッド７２、７４、７６が形成されている。第３辺１１ｃに沿って、第７−第９ゲートパッド７８、８０、８２が形成されている。第４辺１１ｄに沿って、第１０−第１２ゲートパッド８４、８６、８８が形成されている。
【００４２】
隣接する２つのゲートパッドは抵抗部で接続されている。つまり、図９に示すように第１−第１１抵抗部１６、３４、９０、９２、９４、９６、９８、１００、１０２、１０４、１０６が形成されている。しかし、第６ゲートパッド７６と第１２ゲートパッド８８は接続されていない。第６ゲートパッド７６から第１ゲートパッド１２までのゲート抵抗部を含むゲート配線と、第１２ゲートパッド８８から第１ゲートパッド１２までのゲート抵抗部を含むゲート配線が並列に接続されている。第１−第１１抵抗部１６、３４、９０、９２、９４、９６、９８、１００、１０２、１０４、１０６の抵抗値が規格に適合することを確認した後に、スイッチング素子７０をパッケージに実装する。
【００４３】
そして、第１−第１２ゲートパッド１２、１４、３２、７２、７４、７６、７８、８０、８２、８４、８６、８８のいずれかに、あるいは（所望の抵抗値が得られるように）前述の並列に接続されている２つのゲート配線の各々について１箇所ずつゲートパッドにアルミワイヤを固定する。各抵抗部の抵抗値を異なる値としておき、アルミワイヤの接続方法を選択するだけで、７８通りのゲート抵抗値の中から所望のゲート抵抗値を選択することができる。
【００４４】
ゲートパッドの数、及び配置方法、並びに抵抗部の数、及び配置方法は適宜調整することができる。これらを適宜調整して、所望するゲート抵抗値のセットを用意することができる。つまり、複数の抵抗部は、複数のゲートパッドの全てが第１ゲートパッドと電気的に接続されるように、複数のゲートパッドを接続するものである限り、その数、及び配置方法は特に限定されない。
【００４５】
実施の形態６．
図１０は、本発明の実施の形態６に係る半導体装置の回路図である。この半導体装置は、第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂを備えている。第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂは、実施の形態１に係るスイッチング素子１０と同じ構成を有している。第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂは並列に接続されている。
【００４６】
第１スイッチング素子１０Ａの第２ゲートパッド１４、及び第２スイッチング素子１０Ｂの第２ゲートパッド１４にアルミワイヤが固定されることで、これらとゲート駆動回路２００が接続されている。制御信号は、ゲート駆動回路２００から第１スイッチング素子１０Ａの第１抵抗部１６を経由して第１スイッチング素子１０Ａのセル領域に伝送される。同様の制御信号が、ゲート駆動回路２００から第２スイッチング素子１０Ｂの第１抵抗部１６を経由して第２スイッチング素子１０Ｂのセル領域に伝送される。
【００４７】
実施の形態１に示した方法により、第１スイッチング素子１０Ａの第１抵抗部１６の抵抗値と、第２スイッチング素子１０Ｂの第１抵抗部１６の抵抗値は規格に適合している。従って、電流アンバランスを回避できる。また、アルミワイヤを第１ゲートパッド１２に接続するか第２ゲートパッド１４に接続するかを選択することで、スイッチング素子のゲート抵抗を調整できる。従って、制御信号を、第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂの第１ゲートパッド１２へ供給するか、第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂの第２ゲートパッド１４へ供給するか、のいずれかを選択して、多品種対応できる。
【００４８】
第１スイッチング素子１０Ａと第２スイッチング素子１０Ｂは実施の形態１のスイッチング素子１０に限定されず、上記のいずれかのスイッチング素子を採用してもよい。また、スイッチング素子の並列数は２個に限らずさらに多数でも良い。この場合、複数のスイッチング素子の第１ゲートパッド、又は上記第２ゲートパッドに、上記の要領でそれぞれワイヤを接続する。なお、上記の各実施の形態に係るスイッチング素子の特徴を適宜に組み合わせて、本発明の効果を高めても良い。
【符号の説明】
【００４９】
１０  スイッチング素子、  １１  基板、  １２  第１ゲートパッド、  １４  第２ゲートパッド、  １６  第１抵抗部、  １８  セル領域、  ２０  配線、  ２２,２４  アルミワイヤ、  ２６  第１ゲートパッド、  ３２  第３ゲートパッド、  ３４  第２抵抗部、  ４０  抵抗部分、  ５２  第１付加ゲートパッド、  ５４  第１付加抵抗部、  ６０  第２付加ゲートパッド、  ６２  第２付加抵抗部、  ２００  ゲート駆動回路
【図１】
0006020733.tif 000002
【図２】
0006020733.tif 000003
【図３】
0006020733.tif 000004
【図４】
0006020733.tif 000005
【図５】
0006020733.tif 000006
【図６】
0006020733.tif 000007
【図７】
0006020733.tif 000008
【図８】
0006020733.tif 000009
【図９】
0006020733.tif 000010
【図１０】
0006020733.tif 000011