(57)【特許請求の範囲】
【請求項１】
単結晶半導体基板上に非晶質半導体層を形成する工程と、
前記非晶質半導体層を介して前記単結晶半導体基板にイオンを照射して、前記単結晶半導体基板に損傷領域を形成する工程と、
前記単結晶半導体基板を、前記非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、
第１の加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断する工程と、
第２の加熱処理を行い、前記非晶質半導体層を固相成長させる工程と、を有することを特徴とする半導体基板の作製方法。
【請求項２】
単結晶半導体基板上にｉ型の非晶質半導体層を形成する工程と、
前記ｉ型の非晶質半導体層上にｎ型の非晶質半導体層を形成する工程と、
前記ｉ型の非晶質半導体層及び前記ｎ型の非晶質半導体層を介して前記単結晶半導体基板にイオンを照射して、前記単結晶半導体基板に損傷領域を形成する工程と、
前記損傷領域を形成した後、前記ｎ型の非晶質半導体層上に導電層を形成する工程と、
前記単結晶半導体基板を、前記導電層及び絶縁層を介して支持基板と貼り合わせる工程と、
第１の加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断する工程と、
第２の加熱処理を行い、前記ｉ型の非晶質半導体層及び前記ｎ型の非晶質半導体層を固相成長させる工程と、を有することを特徴とする半導体装置の作製方法。
【請求項３】
ｐ型の単結晶半導体基板上にｐ型の非晶質半導体層を形成する工程と、
前記ｐ型の非晶質半導体層上にｉ型の非晶質半導体層を形成する工程と、
前記ｉ型の非晶質半導体層上にｎ型の非晶質半導体層を形成する工程と、
前記ｐ型の非晶質半導体層、前記ｉ型の非晶質半導体層、及び前記ｎ型の非晶質半導体層を介して前記単結晶半導体基板にイオンを照射して、前記単結晶半導体基板に損傷領域を形成する工程と、
前記損傷領域を形成した後、前記ｎ型の非晶質半導体層上に導電層を形成する工程と、
前記単結晶半導体基板を、前記導電層及び絶縁層を介して支持基板と貼り合わせる工程と、
第１の加熱処理を行い、前記損傷領域において前記単結晶半導体基板を分断する工程と、
第２の加熱処理を行い、前記ｐ型の非晶質半導体層、前記ｉ型の非晶質半導体層、及び前記ｎ型の非晶質半導体層を固相成長させる工程と、を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体基板の作製方法、及び半導体基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、半導体基板として、支持基板（ベース基板ともいう）上に絶縁層及び単結晶シリコン層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板が広く利用されている。以下に、ＳＯＩ基板の代表的な作製工程を示す。
【０００３】
まず、単結晶シリコン基板に水素イオンを注入することで、単結晶シリコン基板表面から所定の深さに損傷領域（脆化層ともいう）を形成する。次に、該単結晶シリコン基板を、絶縁層を介して支持基板と貼り合わせる。その後、加熱処理を行い、損傷領域から単結晶シリコン基板を分断（分離ともいう）することにより、支持基板上に絶縁層及び薄い単結晶シリコン層を形成ことができる。すなわち、単結晶シリコン基板の一部からなる単結晶シリコン層を支持基板上に転載することで、ＳＯＩ基板を作製するものである。
【０００４】
更に、耐圧の向上等の観点から、単結晶シリコン層を厚膜化する技術が検討されている。
（例えば、特許文献１参照）。
【０００５】
特許文献１では、形成された単結晶シリコン層の表面に、原料としてシラン系ガスを供給し、ＣＶＤ法により、単結晶シリコン層を成膜している。所謂、気相エピタキシャル成長を行い、単結晶シリコン層の厚膜化を行うものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３０９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の方法では、水素イオンの注入により単結晶シリコン基板の結晶性や平坦性が損なわれるため、転載後の単結晶シリコン層に欠陥が生じてしまう。
【０００８】
また、特許文献１に記載の方法では、気相エピタキシャル成長における成膜速度を向上させることが困難であるため、量産性が低いという問題がある。
【０００９】
そこで、半導体基板において、転載後の単結晶半導体層の欠陥を低減し、かつ、厚膜化を実現することを課題の一とする。
【００１０】
また、半導体基板又は半導体装置において、量産性を向上することを課題の一とする。
【課題を解決するための手段】
【００１１】
開示する作製方法では、単結晶半導体基板上に非晶質半導体層を形成した後、該単結晶半導体基板と支持基板とを絶縁層を介して貼り合わせ、該単結晶半導体基板の一部を非晶質半導体層とともに支持基板上に転載する。そして、非晶質半導体層を固相エピタキシャル成長（固相成長ともいう）させることで、支持基板上に厚い単結晶半導体層を形成する。
【００１２】
本発明の一態様は、単結晶半導体基板上に非晶質半導体層を形成する工程と、単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、損傷領域において単結晶半導体基板を分断するとともに、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。
【００１３】
本発明の他の一態様は、単結晶半導体基板上に非晶質半導体層を形成する工程と、単結晶半導体基板に、イオンを照射して損傷領域を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第１の加熱処理を行い、損傷領域において単結晶半導体基板を分断する工程と、第２の加熱処理を行い、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。
【００１４】
本発明の他の一態様は、単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、単結晶半導体基板上に、非晶質半導体層を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、加熱処理を行い、損傷領域において単結晶半導体基板を分断するとともに、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。
【００１５】
本発明の他の一態様は、単結晶半導体基板にイオンを照射して損傷領域を形成する工程と、単結晶半導体基板上に、非晶質半導体層を形成する工程と、単結晶半導体基板を、非晶質半導体層及び絶縁層を介して支持基板と貼り合わせる工程と、第１の加熱処理を行い、損傷領域において単結晶半導体基板を分断する工程と、第２の加熱処理を行い、非晶質半導体層を固相成長させる工程とを有する半導体基板の作製方法である。
【００１６】
上記において、非晶質半導体層は、希釈しないシラン系ガスを原料として用い、プラズマＣＶＤ法により形成してもよい。
【００１７】
なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が一定の方向を向いているものをいう。ただし、欠陥や格子歪みなどの規則性の乱れを有していてもよい。
【００１８】
また、本明細書において、半導体基板とは、ＳＯＩ基板などのように、支持基板上に絶縁層を介して半導体層が設けられているものをいう。
【発明の効果】
【００１９】
本発明の一態様は、支持基板上に形成された単結晶半導体層において、厚膜化を実現することができる。
【００２０】
また、本発明の一態様は、半導体基板又は半導体装置の量産性を向上させることができる。
【００２１】
また、本発明の一態様は、単結晶半導体層の転載不良を低減することができる。
【図面の簡単な説明】
【００２２】
【図１】半導体基板の構造及び作製方法一例を示す図。
【図２】半導体装置の構造及び作製方法一例を示す図。
【図３】半導体装置の構造及び作製方法一例を示す図。
【図４】半導体装置の構造及び作製方法一例を示す図。
【図５】半導体装置の構造及び作製方法一例を示す図。
【図６】断面ＴＥＭ像及びラマン分光測定の結果を示す図。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００２４】
（実施の形態１）
本実施の形態では、半導体基板の構造及び作製方法の一例について説明する。
【００２５】
図１を用いて半導体基板の作製方法を説明する。
【００２６】
まず、支持基板１０１（ベース基板ともいう）を用意する（図１（Ａ）参照）。
【００２７】
支持基板１０１は、ガラス基板、プラスチック基板、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板を用いることができる。
【００２８】
ガラス基板としては、歪み点が５８０℃以上７３０℃以下であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。安価なガラス基板、プラスチック基板を用いることで、コストを低減することができる。
【００２９】
また、支持基板１０１の表面に、単層又は積層の絶縁層を形成しても良い。該絶縁層を設けることにより、支持基板１０１に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層の材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを挙げることができる。
【００３０】
なお、酸化窒化シリコンとは、窒素よりも酸素の含有量が多いものであり、窒化酸化シリコンとは、酸素よりも窒素の含有量が多いものである。ここで、含有量の比較は、ラザフォード後方散乱法及び水素前方散乱法の測定結果に基づいて行うこととする。
【００３１】
次に、単結晶半導体基板１０３を用意する（図１（Ｂ）参照）。
【００３２】
単結晶半導体基板１０３としては、シリコン、シリコンゲルマニウム、ガリウムヒ素、又はインジウムリン等の半導体材料を用いた基板が挙げられる。ここでは、単結晶シリコン基板を用いる。
【００３３】
そして、単結晶半導体基板１０３上に、非晶質半導体層１０５を形成する（図１（Ｂ）参照）。
【００３４】
非晶質半導体層１０５の材料は、単結晶半導体基板１０３の材料に合わせて選択する。ここでは、非晶質半導体層１０５は、非晶質シリコン（アモルファスシリコンともいう）層とすればよい。この場合、原料ガスとしてシラン系ガス（例えばモノシラン又はジシラン等）を供給し、プラズマＣＶＤ法により、非晶質シリコン層の成膜を行う。成膜温度は、２００℃以上４００℃以下とすればよい。
【００３５】
ここで、シラン系ガスの希釈率を小さくすることで、非晶質シリコン層の成膜速度を向上させることができる。例えば、希釈率を０倍より大きく且つ２倍以下とする。具体的には、シラン２００ｓｃｃｍに対して水素ガス（希釈ガス）を０ｓｃｃｍより多く且つ２００ｓｃｃｍ以下として希釈すればよい。更に、シラン系ガスを希釈せずに用いることで、より成膜速度を向上させることができる。なお、希釈せずに用いるとは、意図的に希釈しないことを指す。そのため、残留ガス等が意図せず導入された場合も、希釈していないものとする。
【００３６】
次に、単結晶半導体基板１０３に、損傷領域１０７（脆化層ともいう）を形成する（図１（Ｂ）参照）。
【００３７】
損傷領域１０７は、電界で加速されたイオン（イオンビーム）を単結晶半導体基板１０３に照射し、単結晶半導体基板１０３の表面から所定の深さにイオンを導入することで、形成することができる。ここで、イオンの導入は、単結晶半導体基板１０３において、非晶質半導体層１０５が形成された側から行う。
【００３８】
また、イオンの導入は、水素、不活性元素またはハロゲンを用いて、イオンドーピング法又はイオン注入法により行うことができる。不活性元素としては、例えばヘリウムが挙げられ、ハロゲンとしては、例えばフッ素が挙げられる。
【００３９】
次いで、単結晶半導体基板１０３を、絶縁層１０９を介して支持基板１０１と貼り合わせる（図１（Ｃ）参照）。
【００４０】
絶縁層１０９は、２つの基板を貼り合わせるための接合層として機能するものであり、単結晶半導体基板１０３側若しくは支持基板１０１側の一方に形成すればよい。
【００４１】
また、絶縁層１０９は、ＣＶＤ法により、酸化物又は窒化物等を、単層又は積層させて形成すればよい。具体的な材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコン等が挙げられる。
【００４２】
なお、貼り合わせを行う前に、２つの基板の貼り合わせ面（接合面ともいう）に表面処理を行うことが好ましい。表面処理を行うことで、親水性又は清浄性が向上し、貼り合わせの際の接合強度を向上させることができる。なお、表面処理は、２つの基板の少なくとも一方に行えばよい。また、絶縁層１０９が形成されている場合は、絶縁層１０９の表面に対して行う。
【００４３】
なお、表面処理としては、ウェット処理（オゾン水洗浄、メガソニック洗浄、又は２流体洗浄等）又はドライ処理（紫外線処理、オゾン処理、プラズマ処理、又はラジカル処理等）が挙げられる。また、これらを組み合わせて行ってもよい。
【００４４】
次に、貼り合わされた２つの基板に対して加熱処理を行い、損傷領域１０７において、単結晶半導体基板１０３を分断（分離ともいう）する。この分断により、単結晶半導体基板１０３の一部からなる単結晶半導体層１１１を、支持基板１０１上に転載することができる（図１（Ｄ）参照）。
【００４５】
加熱処理は、５００℃以上、且つ、支持基板１０１の歪み点未満の温度で行えばよい。
【００４６】
更に、ここでの加熱処理により、非晶質半導体層１０５を固相エピタキシャル成長（固相成長ともいう）させる。この固相成長により、非晶質半導体層１０５が結晶化された単結晶半導体層１１３を、支持基板１０１上に形成することができる。
【００４７】
すなわち、支持基板１０１上には、絶縁層１０９を介して、単結晶半導体層１１３及び単結晶半導体層１１１が積層される。このように、２つの単結晶半導体層を積層させることにより、厚膜化を行うことができる。
【００４８】
なお、ここでの加熱処理は２段階で行ってもよい。第１の加熱処理により上記のように分断を行い、第２の加熱処理により上記のように固相成長させればよい。第２の加熱処理は、第１の加熱処理より高い温度で行うことが好ましい。
【００４９】
以上のように、半導体基板１１５が作製される。
【００５０】
固相成長は気相成長と比較して成膜速度が速いため、本実施の形態の作製方法を用いることで、スループットを向上させることができる。その結果、半導体基板の量産性を向上させることができる。
【００５１】
また、非晶質半導体層１０５は、損傷領域１０７を形成する際のイオンの照射により結晶性が壊れることがないため、単結晶半導体層の転載不良を防止することができる。
【００５２】
また、非晶質半導体層を形成する際に原料ガスの希釈率を小さくする場合、固相成長された単結晶半導体層の結晶性を向上させることができる。その理由を、シリコン層を形成する場合を例に説明する。
【００５３】
まず、希釈率を小さくすることで、成膜された非晶質シリコン層中には、シラン系ガス（例えばモノシラン）に起因するＳｉ−Ｈ結合が多量に含まれる。そして、固相成長の際に、Ｓｉ−Ｈ結合から水素が離脱することで、シリコンが再配列し、単結晶シリコン層の結晶性が高まる。このように、希釈率を低減した成膜工程と、固相成長工程とが相俟って結晶性を向上させるものである。
【００５４】
更に、シラン系ガスを希釈せずに用いることで、より結晶性を向上させることができる。
【００５５】
一方、希釈率を大きくする場合、希釈ガス（例えば水素ガス又はアルゴンガス等）に含まれる水素又はアルゴン等がＳｉ−Ｈ結合を分解することで、非晶質シリコン層中の水素が低減されるため、シリコンの再配列は抑制される。
【００５６】
以上の理由により、単結晶半導体層の結晶性を向上させる場合、シラン系ガスの希釈率を小さくする、更には希釈せずに用いることが好ましい。
【００５７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【００５８】
（実施の形態２）
本実施の形態では、半導体装置の構造及び作製方法について、実施の形態１と異なる一例を説明する。
【００５９】
実施の形態１は、図１（Ｂ）で示す工程において、非晶質半導体層１０５の成膜後に、損傷領域１０７を形成するものである。
【００６０】
これに対し、本実施の形態では、損傷領域１０７の形成後に、非晶質半導体層１０５を成膜することを特徴とする。その他の構成については、実施の形態１と同様である。
【００６１】
以下では、実施の形態１の方法によって作製した半導体基板（サンプルＡという）と実施の形態２の方法によって作製された半導体基板（サンプルＢ）とを、データを示して比較する。
【００６２】
まず、サンプルＡの具体的な作製方法を示す。まず、単結晶シリコン基板上に、プラズマＣＶＤ法により非晶質シリコン層を成膜した。ついで、単結晶シリコン基板に、ドーピング法を用いて水素イオンを添加し、損傷領域を形成した。そして、単結晶シリコン基板を、窒化酸化シリコン層が形成されたガラス基板と貼り合わせ、分断とともに固相成長させ、ガラス基板上に単結晶シリコン層を転載した。
【００６３】
ここで、プラズマＣＶＤ法の成膜条件は、原料ガスとしてモノシランを希釈せずに用い、成膜温度を２５０℃とした。また、分断及び固相成長の際の加熱温度は、６００℃とした。
【００６４】
また、サンプルＢの作製方法は、単結晶シリコン基板に水素イオンを添加した後、非晶質シリコン層を形成した点において、サンプルＡと異なる。その他は、サンプルＡと同様にして作製した。
【００６５】
そして、作製されたサンプルＡ及びサンプルＢの構造は、いずれもガラス基板（ｇｌａｓｓ）上に窒化酸化シリコン層（ＳｉＮＯ）を介して単結晶シリコン層（ｃ−Ｓｉ）が設けられたものである。
【００６６】
以下に、サンプルＡ及びサンプルＢの測定結果を示す。
【００６７】
図６は、単結晶シリコン層（ｃ−Ｓｉ）の断面ＴＥＭ像（左図）及びラマン分光測定の結果（右図）である。図６（Ａ）がサンプルＡのデータであり、図６（Ｂ）がサンプルＢのデータである。
【００６８】
なお、ラマン分光測定の結果においては、単結晶シリコン層の面内の３カ所について半値全幅をプロットした。また、該３カ所における平均半値全幅も示した。
【００６９】
断面ＴＥＭ像より、サンプルＡ（図６（Ａ））は、サンプルＢ（図６（Ｂ））と比べて、単結晶シリコン層（ｃ−Ｓｉ）の表面の平坦性が高いことが認められた。
【００７０】
ラマン分光測定の結果より、サンプルＢ（図６（Ｂ））は、サンプルＡ（図６（Ａ））と比べて、平均半値全幅が小さく単結晶シリコン層（ｃ−Ｓｉ）の結晶性が高いことが認められた。
【００７１】
以上のように、実施の形態１の方法（サンプルＡ）では平坦性の高い単結晶シリコン層が得られ、実施の形態２の方法（サンプルＢ）では結晶性が高い単結晶シリコン層が得られることが確認できた。
【００７２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【００７３】
（実施の形態３）
本実施の形態では、半導体装置の作製方法の一例を説明する。
【００７４】
図２及び図３を用いて、上記実施の形態で作製した半導体基板により薄膜トランジスタ（ＴＦＴともいう）を作製する方法を説明する。
【００７５】
まず、半導体基板として、実施の形態１の方法により作製された半導体基板を用意する（図２（Ａ）参照）。
【００７６】
半導体基板は、支持基板１０１上に絶縁層１０９を介して単結晶半導体層２０１が設けられている。単結晶半導体層２０１は、図１（Ｅ）のように単結晶半導体層１１１及び単結晶半導体層１１３を積層させたものである。
【００７７】
なお、単結晶半導体層２０１の表面に、エッチング処理（例えばドライエッチング又はウェットエッチング）や、研磨処理（例えばＣＭＰ）などの平坦性を向上させる処理を行ってもよい。
【００７８】
また、半導体基板として、実施の形態２の方法により作製されたものを用いてもよい。
【００７９】
また、単結晶半導体層２０１に、ＴＦＴのしきい値電圧を制御するための不純物元素を添加してもよい。不純物元素としては、例えば、ｐチャネル型のＴＦＴを形成する領域にホウ素、アルミニウム、又はガリウムなどのｐ型の導電性を付与するアクセプタを添加し、ｎチャネル型のＴＦＴが形成される領域に、リン又はヒ素などのｎ型の導電性を付与するドナーを添加すればよい。
【００８０】
次に、単結晶半導体層２０１をエッチングし、島状の半導体層２０３、２０５を形成する（図２（Ｂ））。なお、半導体層２０３はｎチャネル型のＴＦＴの半導体層として機能し、半導体層２０３はｐチャネル型のＴＦＴの半導体層として機能する。
【００８１】
次いで、半導体層２０３、２０５上に絶縁層２０７を形成する。そして、半導体層２０３上に絶縁層２０７を介して導電層２０９を形成するとともに、半導体層２０５上に絶縁層２０７を介して導電層２１１を形成する（図２（Ｃ）参照）。なお、絶縁層２０７はＴＦＴのゲート絶縁層として機能し、導電層２０９はＴＦＴのゲート電極として機能する。
【００８２】
絶縁層２０７は、酸化シリコン又は窒化シリコンなどを用いて、単層又は積層で形成することができる。
【００８３】
導電層２０９、２１１は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層により形成することができる。
【００８４】
次に、半導体層２０３にｎ型の低濃度不純物領域２１３を形成し、半導体層２０５にｐ型の高濃度不純物領域２１７を形成する（図２（Ｄ）参照）。
【００８５】
詳細には、半導体層２０５をレジストで覆い、半導体層２０３にドナーとなる不純物元素を添加する。そして、該レジストを除去した後、同様に半導体層２０３をレジストで覆い、半導体層２０５にアクセプタとなる不純物元素を添加する。なお、高濃度不純物領域２１７は、ソース領域又はドレイン領域として機能する。
【００８６】
ここで、導電層２０９及び導電層２１１をマスクとして不純物元素を添加することで、自己整合的に低濃度不純物領域２１３及び高濃度不純物領域２１７を形成することができる。なお、不純物元素の添加は、イオンドーピング法又はイオン注入法などにより行えばよい。
【００８７】
そして、半導体層２０３の導電層２０９と重なる領域は、チャネル形成領域２１５となる。また、半導体層２０５の導電層２１１と重なる領域は、チャネル形成領域２１９となる。
【００８８】
なお、上記工程と順序を逆にして、半導体層２０５に高濃度不純物領域２１７を形成した後、半導体層２０３に低濃度不純物領域２１３を形成してもよい。
【００８９】
次に、半導体層２０３を覆うレジストを除去した後、プラズマＣＶＤ法などによって絶縁層を形成する。そして、この絶縁層に垂直方向の異方性エッチングを行うことで、導電層２０９、２１１の側面に接する絶縁層（サイドウォールともいう）２２１、２２３を形成する（図３（Ａ）参照）。
【００９０】
なお、ここでの異方性エッチングにより、絶縁層２０７もエッチングされる。
【００９１】
次に、半導体層２０５をレジスト２２５で覆い、半導体層２０５にドナーとなる不純物元素を添加してｎ型の高濃度不純物領域２２７を形成する（図３（Ｂ）参照）。
【００９２】
ここで、導電層２０９および絶縁層２２１をマスクとして不純物元素を添加することで、自己整合的に高濃度不純物領域２２７を形成することができる。
【００９３】
なお、高濃度不純物領域２２７は、低濃度不純物領域２１３より不純物濃度が高い。また、高濃度不純物領域２２７と高濃度不純物領域２１７とは、同程度の不純物濃度である。不純物濃度は、不純物元素を添加する際のドーズ量により調整すればよい。なお、高濃度不純物領域２２７は、ソース領域又はドレイン領域として機能する。また、低濃度不純物領域２１３により、耐圧を高めることができる。
【００９４】
次に、ドナー及びアクセプタの活性化のための加熱処理を行う。その後、レジスト２２５を除去する。
【００９５】
次いで、絶縁層２２９、絶縁層２３１、及び導電層２３３を形成する（図３（Ｃ））。
【００９６】
絶縁層２２９は、窒化シリコンまたは窒化酸化シリコンを用いて形成することができる。
【００９７】
絶縁層２３１は、酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）などの無機材料、または、ポリイミド、アクリルなどの有機材料を用いて形成することができる。
【００９８】
導電層２３３は、絶縁層２２９及び絶縁層２３１にコンタクトホールを形成した後、薄膜トランジスタと電気的に接続するように形成する。導電層２３３は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層又は積層により形成することができる。なお、導電層２３３は、ソース電極又はドレイン電極として機能する。
【００９９】
以上の工程により、ｎチャネル型のＴＦＴ及びｐチャネル型のＴＦＴを有する半導体装置を作製することができる。
【０１００】
本実施の形態では、ＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することができる。
【０１０１】
また、上記半導体素子を用いて、様々な電子機器を作製することができる。電子機器の一例としては、テレビ、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ナビゲーションシステム又は携帯情報端末（携帯電話、電子書籍又は携帯型ゲーム機等）などの表示装置が挙げられる。これら表示装置の表示部又は周辺部に、上記半導体素子を用いた回路を設けることができる。
【０１０２】
また、電子機器の他の一例としては、表示部を必須としないものでもよく、例えば、無線タグ、認証装置、照明装置又は空調機などの様々な装置が挙げられる。これらの装置に上記半導体素子を用いた回路を設けることができる。
【０１０３】
上記回路としては、画素回路、駆動回路、演算回路、センサ回路、電源回路又はメモリ回路など、上記半導体素子を用いることが可能な回路が挙げられる。
【０１０４】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
【０１０５】
本実施の形態では、光電変換装置の構造及び作製方法について一例を説明する
【０１０６】
まず、支持基板１０１を用意する（図４（Ａ）参照）。材料等は、実施の形態１と同様である。
【０１０７】
次に、単結晶半導体基板１０３を用意する（図４（Ｂ）参照）。単結晶半導体基板１０３は、一導電型を有する基板を用いることができる。ここではｐ型を用いる。
【０１０８】
単結晶半導体基板１０３上に、ｉ型の非晶質半導体層３０１、ｎ型の非晶質半導体層３０３を順に形成する。
【０１０９】
ｉ型の非晶質半導体層３０１としてシリコン層を形成する場合は、原料として、シラン系ガスを用い、プラズマＣＶＤ法等により形成することができる。
【０１１０】
なお、ｉ型の半導体は、ｐ型もしくはｎ型の導電性を付与する不純物元素を添加せずに形成された、いわゆる真性な半導体であることが好ましい。しかしながら、厳密に真性な半導体とすることは困難であり、わずかにｐ型もしくはｎ型を示してしまう。そのため、ｉ型の半導体とは、このような実質的に真性な半導体を含むものとする。
【０１１１】
ｎ型の非晶質半導体層３０３としてシリコン層を形成する場合は、原料として、シラン系ガス及びｎ型を付与する不純物元素（例えばリン）を含んだガス（例えばホスフィン）を用い、プラズマＣＶＤ法等により形成することができる。また、非晶質半導体層を形成した後、ｎ型を付与する不純物元素をドーピングしてもよい。
【０１１２】
ここで、シラン系ガスの希釈率を小さくすることで、非晶質シリコン層の成膜速度を向上させることができる。例えば、希釈率を０倍より大きく且つ２倍以下とする。具体的には、シラン２００ｓｃｃｍに対して水素ガス（希釈ガス）を０ｓｃｃｍより多く且つ２００ｓｃｃｍ以下として希釈すればよい。更に、シラン系ガスを希釈せずに用いることで、より成膜速度を向上させることができる。
【０１１３】
次に、単結晶半導体基板１０３に、損傷領域１０７を形成する。損傷領域１０７の形成方法は、実施の形態１と同様である。なお、実施の形態２のように、損傷領域１０７を形成した後、非晶質半導体層３０１、３０３を形成してもよい。
【０１１４】
次いで、非晶質半導体層３０３上に導電層３０５を形成する。なお、導電層３０５を形成した後、損傷領域１０７を形成してもよい。
【０１１５】
導電層３０５は、光電変換装置の受光面と対向する面側の電極として機能し、反射性を有する材料で形成する。反射性を有する材料としては、アルミニウム、銀、チタン、タンタル、タングステン、モリブデン、銅から選ばれた金属、または該金属を主成分とする合金材料もしくは化合物材料を用いる。また、導電層３０５は、蒸着法又はスパッタリング法等により、これらの材料を単層又は積層で形成することができる。
【０１１６】
次いで、単結晶半導体基板１０３を、絶縁層１０９を介して支持基板１０１と貼り合わせる（図４（Ｃ）参照）。その後、損傷領域１０７において単結晶半導体基板１０３と支持基板１０１とを分断し、非晶質半導体層３０１、３０３を固相成長させる（図４（Ｄ）参照）。貼り合わせ、分断、及び固相成長は、実施の形態１と同様にして行えばよい。
【０１１７】
以上の工程により、支持基板１０１上に、絶縁層１０９を介して、導電層３０５、ｎ型の単結晶半導体層３１３、ｉ型の単結晶半導体層３１１、及びｐ型の単結晶半導体層３０９が積層される。
【０１１８】
なお、ｎ型の単結晶半導体層３１３は、ｎ型の非晶質半導体層３０３が固相成長されたものである。同様に、ｉ型の単結晶半導体層３１１は、ｉ型の非晶質半導体層３０１が固相成長されたものである。そして、ｐ型の単結晶半導体層３０９は、ｐ型の単結晶半導体基板１０３の一部からなり、上記分断によって支持基板１０１上に転載されたものである。
【０１１９】
ｎ型の単結晶半導体層３１３、ｉ型の単結晶半導体層３１１、及びｐ型の単結晶半導体層３０９は、光電変換装置における光電変換層３１５として機能する。
【０１２０】
次いで、光電変換層３１５上に導電層３１７を形成する（図４（Ｅ）参照）。
【０１２１】
導電層３１７は、光電変換装置の受光面側の電極として機能し、透光性を有する材料を用いて形成される。透光性を有する材料としては、酸化インジウム、酸化インジウム酸化スズ合金（ＩＴＯともいう）、酸化インジウム酸化亜鉛合金（ＩＺＯともいう）、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いることができる。なお、導電層３１７を設けなくてもよい。
【０１２２】
なお、図４（Ｅ）に示すように、導電層３１７上に、グリッド電極として機能する導電層３１９を設けてもよい。導電層３１９を、導電層３１７に接して設けることで、導電層３１７の抵抗損失を低減できる。特に、高照度下での電気特性を向上させることができる。なお、導電層３１７を設けない場合、導電層３１９は光電変換層３１５上に形成される。
【０１２３】
導電層３１９は、材料として、銀、銅、アルミニウム、パラジウム等の金属元素を用いて、印刷法等により、単層又は積層して形成することができる。なお、導電層３１９の平面形状をグリッド状にすることで、受光面積を向上させることができる。
【０１２４】
以上のようにして、光電変換装置を作製することができる。光電変換装置は、太陽電池や光センサ等に適用することができる。
【０１２５】
なお、本実施の形態では、ｐｉｎ構造の光電変換装置を示したが、ｐｎ構造としてもよい。ｐｎ構造の場合は、ｉ型の単結晶半導体層３１３を形成しない。
【０１２６】
また、導電層３０５側（支持基板１０１側）から受光を行う構造としてもよく、導電層３１７側及び導電層３０５側の両方から受光を行う構造としてもよい。これらの構造のように導電層３０５側から受光を行う場合、導電層３０５は透光性を有する材料を用いて形成することが好ましい。
【０１２７】
また、単結晶半導体基板１０３は、ｎ型のものを用いてもよい。その場合、非晶質半導体層３０３をｐ型とすればよい。そのため、固相成長後の単結晶半導体層３１３もｐ型となる。すなわち、非晶質半導体層３０３及び単結晶半導体層３１３は、単結晶半導体基板１０３と反対の導電型を有していればよい。
【０１２８】
なお、ｐ型の非晶質半導体層３０３としてシリコン層を形成する場合、原料としては、シラン系ガス及びｐ型を付与する不純物元素（例えばボロン）を含んだガス（例えばジボラン）を用い、プラズマＣＶＤ法等により形成することができる。また、非晶質半導体層を形成した後、ｐ型を付与する不純物元素をドーピングしてもよい。
【０１２９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
【０１３０】
本実施の形態では、光電変換装置の構造及び作製方法について、実施の形態４とは異なる一例を説明する。
【０１３１】
まず、支持基板１０１を用意する（図５（Ａ）参照）。材料等は、実施の形態１と同様である。
【０１３２】
次に、単結晶半導体基板１０３を用意する（図５（Ｂ）参照）。単結晶半導体基板１０３は、一導電型を有する基板を用いることができる。ここではｐ型を用いる。
【０１３３】
単結晶半導体基板１０３上に、ｐ型の非晶質半導体層４０１、ｉ型の非晶質半導体層３０１、ｎ型の非晶質半導体層３０３を順に形成する。なお、ｎ型、ｉ型、ｐ型の順に形成してもよい。非晶質半導体層の形成工程等は、実施の形態４と同様である。
【０１３４】
次いで、損傷領域１０７の形成工程、及び導電層３０５の形成工程を行う。そして、単結晶半導体基板１０３と支持基板１０１との貼り合わせ工程、分断工程、及び固相成長工程を行う（図５（Ｃ）、（Ｄ）参照）。これらの工程は、実施の形態４等と同様に行う。
【０１３５】
以上の工程により、支持基板１０１上に、絶縁層１０９を介して、導電層３０５、ｎ型の単結晶半導体層３１３、ｉ型の単結晶半導体層３１１、ｐ型の単結晶半導体層４１１、及び単結晶半導体基板１０３の一部からなる単結晶半導体層３０９が積層される。
【０１３６】
その後、単結晶半導体層３０９に、エッチング処理（例えばドライエッチング又はウェットエッチング）や、研磨処理（例えばＣＭＰ）などを行う。これらの処理により、単結晶半導体層３０９を除去するとともに、露出する単結晶半導体層４１１の平坦性を向上させることができる。なお、単結晶半導体層３０９を除去せずに、表面の平坦性を向上させるだけでもよい。その場合、単結晶半導体層３０９の導電型（単結晶半導体基板１０３の導電型）は、ｐ型とする。
【０１３７】
得られたｎ型の単結晶半導体層３１３、ｉ型の単結晶半導体層３１１、及びｐ型の単結晶半導体層４１１は、光電変換装置における光電変換層３１５として機能する。単結晶半導体層３０９を除去しない場合は、単結晶半導体層３０９も光電変換層３１５の一部として機能する。
【０１３８】
その後、実施の形態４と同様にして、導電層３１７及び導電層３１９を形成する（図５（Ｅ）参照）。
【０１３９】
以上のようにして、光電変換装置を作製することができる。
【０１４０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０１４１】
１０１  支持基板
１０３  単結晶半導体基板
１０５  非晶質半導体層
１０７  損傷領域
１０９  絶縁層
１１１  単結晶半導体層
１１３  単結晶半導体層
２０１  単結晶半導体層
２０３  半導体層
２０５  半導体層
２０７  絶縁層
２０９  導電層
２１１  導電層
２１３  低濃度不純物領域
２１５  チャネル形成領域
２１７  高濃度不純物領域
２１９  チャネル形成領域
２２１  絶縁層
２２３  絶縁層
２２５  レジスト
２２７  高濃度不純物領域
２２９  絶縁層
２３１  絶縁層
２３３  導電層
３０１  非晶質半導体層
３０３  非晶質半導体層
３０５  導電層
３０９  単結晶半導体層
３１１  単結晶半導体層
３１３  単結晶半導体層
３１５  光電変換層
３１７  導電層
３１９  導電層
４０１  非晶質半導体層
４１１  単結晶半導体層
【図１】
0005901913.tif 000002
【図２】
0005901913.tif 000003
【図３】
0005901913.tif 000004
【図４】
0005901913.tif 000005
【図５】
0005901913.tif 000006
【図６】
0005901913.tif 000007