(57)【特許請求の範囲】
【請求項１】
複数のキャパシタセルを含む蓄電装置において、キャパシタセルの静電容量を測定する静電容量測定システムであって、
前記複数のキャパシタセルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、
前記複数のキャパシタセルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、
前記均等化制御スイッチを制御するための均等化セル選択回路と、
前記均等化セル選択回路を制御するための演算処理装置と、を備え、
前記演算処理装置が、
前記セル電圧検出回路によって測定された前記複数のキャパシタセルのセル電圧に基づいて、均等化制御時間を算出し、
前記キャパシタセルの電荷を消費するように、前記キャパシタセルから前記均等化制御用抵抗へ電流を流すため、前記キャパシタセルに対して並列に接続された前記均等化制御用スイッチを入状態とするように前記均等化セル選択回路を制御し、
前記均等化制御用スイッチが入状態となった時点のキャパシタセルのセル電圧である計測開始電圧を前記セル電圧検出回路によって検出し、
前記均等化制御時間経過後、前記キャパシタセルに対して並列に接続された前記均等化制御用スイッチを切状態とするように前記均等化セル選択回路を制御し、
前記均等化制御用スイッチが切状態となった時点のキャパシタセルのセル電圧である計測終了電圧を前記セル電圧検出回路によって検出し、
前記均等化制御時間と前記計測開始電圧と前記計測終了電圧とに基づいて、前記キャパシタセルの静電容量を算出するように構成されていることを特徴とする静電容量測定システム。
【請求項２】
前記演算処理装置が、下記式４に基づいて、前記キャパシタセルの静電容量を算出するように構成されていることを特徴とする請求項１に記載の静電容量測定システム。
【数１】
0005916515.tif 000010
【請求項３】
前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする請求項１または２に記載の静電容量測定システム。
【請求項４】
請求項１から３のいずれかに記載の静電容量測定システムを備え、
前記演算処理装置が、
電圧測定時間に基づいて算出された前記キャパシタセルの静電容量と、前記キャパシタセルの定格容量との容量比率を算出し、
前記容量比率に基づいて前記キャパシタセルの劣化状態を推定することを特徴とするキャパシタセルの劣化状態推定システム。
【請求項５】
複数のキャパシタセルを含む蓄電装置において、キャパシタセルの静電容量を測定する静電容量測定方法であって、
前記複数のキャパシタセルのセル電圧を測定する工程と、
測定された複数のキャパシタセルのセル電圧に基づいて、均等化制御時間を算出する工程と、
前記複数のキャパシタセルの均等化制御を前記均等化制御時間に基づいて行うとともに、前記均等化制御の開始時のキャパシタセルの電圧である計測開始電圧と、前記均等化制御の終了時のキャパシタセルの電圧である計測終了電圧とを計測する工程と、
前記均等化制御時間と前記計測開始電圧と前記計測終了電圧とに基づいて、前記キャパシタセルの静電容量を算出する工程と、を含むことを特徴とする静電容量測定方法。
【請求項６】
下記式４に基づいて、前記キャパシタセルの実効静電容量を算出することを特徴とする請求項５に記載の静電容量測定方法。
【数２】
0005916515.tif 000011
【請求項７】
前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする請求項５または６に記載の静電容量測定方法。
【請求項８】
請求項５から７のいずれかに記載の静電容量測定方法によって、前記キャパシタセルの静電容量を測定する工程と、
前記キャパシタセルの静電容量と、前記キャパシタセルの定格容量との容量比率を算出する工程と、
前記容量比率に基づいて前記キャパシタセルの劣化状態を推定する工程と、を含むことを特徴とするキャパシタセルの劣化状態推定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個のキャパシタセルを備えた蓄電装置において、キャパシタセルのセル電圧の均等化を行う際に、キャパシタセルの静電容量を測定する静電容量測定システム及び静電容量測定方法、ならびに、測定されたキャパシタセルの静電容量からキャパシタセルの劣化状態を推定するキャパシタセルの劣化状態推定システム及び劣化状態推定方法に関する。
【背景技術】
【０００２】
電気二重層キャパシタやリチウムイオンキャパシタなどのキャパシタセルは、経年劣化などによって特性が変化し、キャパシタセルの静電容量が徐々に減少し、内部抵抗が徐々に増加することが知られている。
【０００３】
このため、複数個のキャパシタセルを備えた蓄電装置は、キャパシタセルの経年劣化に伴って、蓄電容量が減少してしまうことになる。
このようなキャパシタセルの劣化状態は、蓄電装置の充放電中に、充電電流または放電電流を検出して、充電電流または放電電流とセル電圧の経時変化に基づいて測定された各キャパシタセルの静電容量から推定することが一般的である。
【０００４】
このように、充電電流または放電電流を用いてキャパシタセルの静電容量を推定する方法を用いた場合、蓄電装置の充放電状態でなければキャパシタセルの劣化状態を推定することはできず、また、キャパシタセルの劣化状態を推定するために充放電電流を測定するための測定装置が必要となってくる。
【０００５】
このため、例えば、特許文献１では、図４に示すように、キャパシタセル１０２に対して並列に接続されたキャパシタセル１０２のセル電圧を検出する電圧検出手段１０４と、キャパシタセル１０２に対して並列に接続された検査回路１０６とを設けたキャパシタの寿命判定装置１００が提案されている。
【０００６】
検査回路１０６は、放電スイッチ１０８と、放電抵抗ｒが並列接続された短絡スイッチ１１０とが直列接続されている。
この寿命判定装置１００では、キャパシタセル１０２が満充電の状態で、放電スイッチ１０８を入状態とし、短絡スイッチ１１０を切状態とすることによって、キャパシタセル１０２と放電抵抗ｒとの閉回路が形成され、キャパシタセル１０２の放電が開始される。
【０００７】
そして、満充電状態から設定電圧までの定抵抗放電時間を測定することにより、キャパシタが劣化していない状態の初期定抵抗放電時間と、キャパシタが劣化した状態の経時定抵抗放電時間とに基づいて、電気二重層キャパシタの劣化状態を判定することが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２７９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、このようなキャパシタセルを備えた蓄電装置には、セル間の電圧にバラツキが生じた場合に、蓄電装置の使用できる電圧範囲が狭くなってしまうという問題が生じていた。
【００１０】
このため、キャパシタセルを備えた蓄電装置には、セル間の電圧バランスを補正するための均等化制御回路（バランス補正回路）が設けられている。
図５は、均等化制御回路２０２を備えた蓄電装置２００の回路構成図である。
【００１１】
図５に示すように、この均等化制御回路２０２では、互いに直列接続された複数のキャパシタセルＣS1〜ＣSnに対して、電荷消費用の抵抗ＲS1〜ＲSnとＦＥＴ（Field Effect Transistor；電界効果トランジスタ）からなるスイッチＳS1〜ＳSnとがそれぞれ並列に接続されている。
【００１２】
そして、マイコン２０４によって、キャパシタセルＣS1〜ＣSnの開放電圧を測定する電圧計Ｖs1〜Ｖsnからの電圧信号に基づいて、各キャパシタセルＣS1〜ＣSnの目標電圧値を算出するとともに、各キャパシタセルＣS1〜ＣSnの電圧調整を行うためにスイッチＳS1〜ＳSnが制御されるように構成されている。
【００１３】
このように構成された均等化制御回路２０２では、各キャパシタセルＣS1〜ＣSnの電圧値が、目標電圧値となるまで、マイコン２０４によってスイッチＳS1〜ＳSnが入状態となり、キャパシタセルＳS1〜ＳSnの電荷を抵抗ＲS1〜ＲSnによって消費するように制御される。
【００１４】
このように、均等化制御回路によってセル電圧を均等化することで、蓄電装置が使用出来る電圧範囲を常に最大にすることができる。このため、複数のキャパシタセルを備えた蓄電装置では、均等化制御回路は重要な役割を担っている。
【００１５】
本発明では、静電容量を測定するための専用の回路を設けずに、セル電圧の均等化制御時に、均等化制御回路を用いてキャパシタセルの静電容量を測定する静電容量測定システム及び静電容量測定方法を提供することを目的とする。
【００１６】
さらに本発明では、測定されたキャパシタセルの静電容量から、キャパシタセルの劣化状態を推定するキャパシタセルの劣化状態推定システム及び劣化状態推定方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、前述したような目的を達成するために発明されたものであって、本発明の静電容量測定システムは、複数のキャパシタセルを含む蓄電装置において、キャパシタセルの静電容量を測定する静電容量測定システムであって、
前記複数のキャパシタセルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、
前記複数のキャパシタセルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、
前記均等化制御スイッチを制御するための均等化セル選択回路と、
前記均等化セル選択回路を制御するための演算処理装置と、を備え、
前記演算処理装置が、
前記セル電圧検出回路によって測定された前記複数のキャパシタセルのセル電圧に基づいて、均等化制御時間を算出し、
前記キャパシタセルの電荷を消費するように、前記キャパシタセルから前記均等化制御用抵抗へ電流を流すため、前記キャパシタセルに対して並列に接続された前記均等化制御用スイッチを入状態とするように前記均等化セル選択回路を制御し、
前記均等化制御用スイッチが入状態となった時点のキャパシタセルのセル電圧である計測開始電圧を前記セル電圧検出回路によって検出し、
前記均等化制御時間経過後、前記キャパシタセルに対して並列に接続された前記均等化制御用スイッチを切状態とするように前記均等化セル選択回路を制御し、
前記均等化制御用スイッチが切状態となった時点のキャパシタセルのセル電圧である計測終了電圧を前記セル電圧検出回路によって検出し、
前記均等化制御時間と前記計測開始電圧と前記計測終了電圧とに基づいて、前記キャパシタセルの静電容量を算出するように構成されていることを特徴とする。
【００１８】
また、本発明のキャパシタセルの静電容量測定方法は、複数のキャパシタセルを含む蓄電装置において、キャパシタセルの静電容量を測定する静電容量測定方法であって、
前記複数のキャパシタセルのセル電圧を測定する工程と、
測定された複数のキャパシタセルのセル電圧に基づいて、均等化制御時間を算出する工程と、
前記複数のキャパシタセルの均等化制御を前記均等化制御時間に基づいて行うとともに、前記均等化制御の開始時のキャパシタセルの電圧である計測開始電圧と、前記均等化制御の終了時のキャパシタセルの電圧である計測終了電圧とを計測する工程と、
前記均等化制御時間と前記計測開始電圧と前記計測終了電圧とに基づいて、前記キャパシタセルの静電容量を算出する工程と、を含むことを特徴とする。
【００１９】
このように構成することによって、例えば、蓄電装置に備えられている均等化制御回路を用いてキャパシタセルの静電容量を測定することができるため、専用の回路を設けず、また、キャパシタセルの均等化制御を行いながらキャパシタセルの静電容量を測定することができる。
【００２０】
また、本発明の静電容量測定システムは、前記演算処理装置が、下記式４に基づいて、前記キャパシタセルの静電容量を算出するように構成されていることを特徴とする
【数１】
0005916515.tif 000002
【００２１】
また、本発明の静電容量測定方法は、下記式４に基づいて、前記キャパシタセルの実効静電容量を算出することを特徴とする。
【数２】
0005916515.tif 000003
【００２２】
また、本発明の静電容量測定システムは、前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする。
また、本発明の静電容量測定方法は、前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする。
【００２３】
また、本発明の劣化状態推定システムは、上述するいずれかの静電容量測定システムを
備え、
前記演算処理装置が、
電圧測定時間に基づいて算出された前記キャパシタセルの静電容量と、前記キャパ
シタセルの定格容量との容量比率を算出し、
前記容量比率に基づいて前記キャパシタセルの劣化状態を推定することを特徴とする。
【００２４】
また、本発明の劣化状態推定方法は、上述するいずれかの静電容量測定方法によって、前記キャパシタセルの静電容量を測定する工程と、
前記キャパシタセルの静電容量と、前記キャパシタセルの定格容量との容量比率を算出する工程と、
前記容量比率に基づいて前記キャパシタセルの劣化状態を推定する工程と、を含むことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、蓄電装置に備えられた均等化制御回路を用いて、キャパシタセルの静電容量を測定し、キャパシタセルの劣化状態を推定するように構成されているため、劣化状態の推定のための専用回路を設ける必要がない。
【００２６】
さらに、キャパシタセルの均等化制御中に静電容量を測定し、キャパシタセルの劣化状態を推定するように構成されているため、キャパシタセルの静電容量の測定や劣化状態の推定のためだけに蓄電装置の電力を消費することがない。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の劣化状態推定システムを備える蓄電装置の回路構成図である。
【図２】図２は、図１の蓄電装置１０において静電容量測定回路１１を用いて、キャパシタセルＣ1〜Ｃnの実効静電容量測定を行う流れを示すフローチャートである。
【図３】図３は、演算処理装置１６に事前に記憶されたセル電圧と静電容量の関係を示す均等化制御時間演算用データの一例をグラフ化したものである。
【図４】図４は、従来のキャパシタの寿命判定装置の回路構成図である。
【図５】図５は、複数のキャパシタのセル電圧の均等化制御に用いられる均等化制御回路の一例を示す回路構成図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態（実施例）を、図面に基づいてより詳細に説明する。なお、本実施例の実施形態を以下に示すが、本発明はこの実施形態に限られるものではない。また、本発明に用いられる実施形態は、リチウムイオンキャパシタ、電気二重層キャパシタなどのキャパシタセルに好適に用いることができる。
【００２９】
図１は、本発明の劣化状態推定システムを備える蓄電装置の回路構成図である。
本実施例の蓄電装置１０は、キャパシタセルＣ1〜Ｃnと、均等化制御回路１２とを備えている。
【００３０】
均等化制御回路１２は、キャパシタセルＣ1〜Ｃnに対してそれぞれ並列に接続された均等化制御用抵抗Ｒ1〜Ｒn及びＦＥＴ（Field Effect Transistor；電界効果トランジスタ）からなる均等化制御用スイッチＳ1〜Ｓnと、キャパシタセルＣ1〜Ｃnのセル電圧をそれぞれ検出するためのセル電圧検出回路及び均等化制御を行うキャパシタセルに対して並列に接続された均等化制御用スイッチＳ1〜Ｓnを制御するための均等化セル選択回路を含む均等化ＩＣ１４と、均等化ＩＣ１４を制御するための演算処理装置１６と、キャパシタセルＣ1〜Ｃnから演算処理装置１６を動作させるための電力を供給するための電源回路１８とから構成されている。
【００３１】
なお、本実施例では、均等化制御用スイッチＳ1〜ＳnとしてＦＥＴを用いているが、これに限定されず、ダイオードスイッチやＭＥＭＳ（Micro Electro Mechanical Systems）スイッチなどの高周波スイッチなど、均等化セル選択回路（本実施例の場合は、均等化ＩＣ１４）の出力に基づいて入切を制御できるスイッチを用いることができる。
【００３２】
また、本実施例では、セル電圧検出回路及び均等化セル選択回路などを含む均等化ＩＣ１４（例えば、リニアテクノロジー社製ＬＴＣ６８０２）を用いているが、セル電圧検出回路及び均等化セル選択回路をそれぞれ独立して構成してもよい。
【００３３】
なお、演算処理装置１６は、ＣＰＵ（Central Processing Unit；中央演算処理装置）やＲＡＭ（Random Access Memory；ランダムアクセスメモリ）、演算処理プログラムが記憶されたＲＯＭ（Read Only Memory；リードオンリーメモリ）などによって構成されている。
【００３４】
また、演算処理装置１６と均等化ＩＣ１４は、例えば、演算処理装置１６から均等化ＩＣ１４へ制御命令を送信したり、均等化ＩＣ１４から演算処理装置１６へセル電圧値や電流値などを送信したりするなど、双方向に通信するための通信手段２０を備えている。
【００３５】
一方、蓄電装置１０の蓄電部２２は、リチウムイオンキャパシタからなるｎ個のキャパシタセルＣ1〜Ｃnが直列接続されて構成される。
蓄電部２２の両端は電源回路１８に接続されており、蓄電部２２の電力を用いて演算処理装置１６を動作させるように構成されている。すなわち、本実施例の静電容量測定回路１１を備えた蓄電装置１０は、蓄電装置１０自身の電力を用いてキャパシタセルＣ1〜Ｃnの静電容量を測定することができる。
【００３６】
なお、本実施例では、蓄電装置１０自身の電力を用いてキャパシタセルＣ1〜Ｃnの静電容量を測定するために、蓄電部２２の電力を用いて演算処理装置１６を動作させる電源回路１８を備えているが、蓄電装置１０外部からの電力を用いて演算処理装置１６を動作させるように構成する場合には、電源回路１８を備えずに、演算処理装置１６を動作させるための電力を演算処理装置１６に外部から直接供給するように構成することもできる。
【００３７】
以下、図２に示すフローチャートに基づいて、本実施例のキャパシタセルの容量測定を行う場合の、均等化制御回路１２の動作の流れを説明する。
図２は、図１の蓄電装置１０において均等化制御回路１２を用いて、キャパシタセルＣ1〜Ｃnの静電容量測定を行う流れを示すフローチャートである。
【００３８】
演算処理装置１６から均等化ＩＣ１４に対してキャパシタセルＣ1〜Ｃnの静電容量を測定するように命令が送信されると（Ｓ１０）、まず、セル電圧検出回路（均等化ＩＣ１４）を用いて、キャパシタセルＣ1〜Ｃnのセル電圧が順次測定される（Ｓ２０）。
【００３９】
全てのキャパシタセルＣ1〜Ｃnについてセル電圧が測定されたか否かが判断され（Ｓ２５）、セル電圧が測定されていないキャパシタセルがある場合には、次のキャパシタセルのセル電圧が測定される。測定されたセル電圧の値は、キャパシタセルＣ1〜Ｃnに関連づけて演算処理装置１６のＲＡＭに記憶される。
【００４０】
次に、演算処理装置１６のＲＡＭに記憶されたキャパシタセルＣ1〜Ｃnのセル電圧値から、演算処理装置１６によって、キャパシタセルＣ1〜Ｃnの均等化制御が必要か否かが判断される（Ｓ３０）。
【００４１】
キャパシタセルＣ1〜Ｃnの均等化制御が必要か否かは、例えば、キャパシタセルのうち最も高いセル電圧値と、最も低いセル電圧値との差が所定の値よりも大きい場合や、キャパシタセルのセル電圧値が、所定の上限電圧値よりも大きい場合などには均等化制御が必要であると判断することができる。
【００４２】
均等化制御が不要と判断された場合には、Ｓ２０に戻って、再度、キャパシタセルＣ1〜Ｃnのセル電圧の測定が行われる。
一方で、均等化制御が必要と判断された場合には、キャパシタセルＣ1〜Ｃnの均等化制御時間ｔmが算出される（Ｓ４０）。
【００４３】
均等化制御時間ｔmの算出方法は、特に限定されるものではないが、例えば、演算処理装置１６のＲＡＭに記憶された各キャパシタセルＣ1〜Ｃnのセル電圧値と均等化目標電圧値ＶTとの差分として演算処理装置１６によって算出されたセル電圧降下量と、演算処理装置１６に事前に記憶されたセル電圧と静電容量の関係を示す均等化制御時間演算用データとに基づいて算出することができる。
【００４４】
なお、均等化目標電圧値ＶTは、例えば、所定の電圧値とすることもできるし、キャパシタセルＣ1〜Ｃnのセル電圧値の平均としたり、均等化制御の都度、ユーザーによって入力するように構成することもできる。
【００４５】
また、均等化制御時間演算用データは、例えば、図３に示すようなキャパシタセルのセル電圧と静電容量の関係を示すデータであって、この均等化制御時間演算用データを用いることによって、以下のようにして均等化制御時間ｔmを算出することができる。
【００４６】
例えば、キャパシタセルのセル電圧を３．８Ｖから３．７Ｖに下げる場合には、まず、均等化制御時間演算用データからそれぞれの電圧の際のキャパシタセルの静電容量を読み取る。本実施例においては、３．８Ｖの時の静電容量は１０４０Ｆ、３．７Ｖの時の静電容量は１０００Ｆとする。
【００４７】
このとき、電圧を下げるために必要な放電電荷量Ｑは、式１のように１０２Ｃとなる。
【数３】
0005916515.tif 000004
【００４８】
ここで、均等化制御抵抗Ｒ1〜Ｒnの抵抗値を５．０Ωとすると、調整のために抵抗に流れる電流の平均電流値Ｉは、式２のように０．７５Ａとなる。
【数４】
0005916515.tif 000005
【００４９】
放電電荷量Ｑと平均電流値Ｉから、電圧を下げるために必要な均等化制御時間ｔmは、式３のように１３６秒と算出される。
【数５】
0005916515.tif 000006
【００５０】
なお、このようにして算出された均等化制御時間ｔmは、キャパシタセルＣ1〜Ｃnに関連づけて演算処理装置１６のＲＡＭに記憶される。
次いで、均等化制御及び静電容量を測定するキャパシタセルＣm（ｍはセルの番号であって、１〜ｎ（ｎ≧２）の間の値）に対して並列に接続された均等化制御用スイッチＳmを順次入状態とし（Ｓ５０）、キャパシタセルＣmから均等化制御用抵抗Ｒmへ電流を流し、キャパシタセルＣmの電荷を消費させる。
【００５１】
この状態で、キャパシタセルＣmの計測開始電圧Ｖdsをセル電圧検出回路（均等化ＩＣ１４）によって測定し（Ｓ６０）、キャパシタセルＣ1〜Ｃnに関連づけて演算処理装置１６のＲＡＭに記憶させる。
【００５２】
そして、均等化制御時間ｔmを計測するためのタイマーを作動させる（Ｓ７０）。
なお、タイマーは、例えば、演算処理装置１６や均等化ＩＣ１４に備えられたタイマーやカウンタを用いることができ、カウンタを用いる場合には、計測終了時のカウンタと計測開始時のカウンタの差分に基づいて、計測時間を算出することができる。
【００５３】
調整対象セルＣTmの均等化制御中は、常にタイマーが計測されるとともに（Ｓ８０）、均等化制御時間ｔmに達したか否かが判断される（Ｓ８５）。
タイマーが、均等化制御時間ｔmに達した場合には、キャパシタセルＣmに対して並列に接続された均等化制御用スイッチＳmを切状態とし（Ｓ９０）、キャパシタセルＣmの計測終了電圧Ｖdeをセル電圧検出回路（均等化ＩＣ１４）によって測定し（Ｓ１００）、キャパシタセルＣ1〜Ｃnに関連づけて演算処理装置１６のＲＡＭに記憶させる。
【００５４】
全てのキャパシタセルＣmについて均等化制御が行われたか否かが判断され（Ｓ１１０）、均等化制御が行われていないキャパシタセルがある場合には、Ｓ５０に戻って、繰り返しキャパシタセルの均等化制御が行われる。
【００５５】
全てのキャパシタセルＣ1〜Ｃnについて均等化制御が完了した場合には、Ｓ１２０において、演算処理装置１６のＲＡＭに記憶された計測開始電圧Ｖdsと、計測終了電圧Ｖdeと、均等化制御時間ｔmとに基づいて、キャパシタセルＣ1〜Ｃnの静電容量が算出される。
【００５６】
キャパシタセルＣ1〜Ｃnの静電容量は、例えば、以下の式４のように演算処理装置１６によって算出することができる。
【数６】
0005916515.tif 000007
【００５７】
また、より正確にキャパシタセルの静電容量を算出する場合には、以下の式５のように、演算処理装置１６の消費電流や、後述するような補正値Ｃvを考慮することができる。
【数７】
0005916515.tif 000008
【００５８】
このように算出されたキャパシタセルＣ1〜Ｃnの静電容量は、キャパシタセルＣ1〜Ｃnに関連づけて演算処理装置１６のＲＡＭに記憶され、キャパシタセルＣ1〜Ｃnの静電容量算出が完了する（Ｓ１３０）。
【００５９】
なお、補正値Ｃvは、キャパシタセルの静電容量をより正確に測定するために加えられる値であって、例えば、蓄電装置１０で用いられるキャパシタセルＣ1〜Ｃnと同じ試験用キャパシタセルＣtを用いて、上記Ｓ１０〜Ｓ１３０に基づいて、複数の均等化制御時間ｔmにおける計測開始電圧Ｖdsと計測終了電圧Ｖdeを測定することによって、下記式６から求められる静電容量と、試験用キャパシタセルＣtの定格容量との差を補正値Ｃvとすることができる。
【数８】
0005916515.tif 000009
【００６０】
なお、補正値Ｃvは、電圧値に関連づけたデータベースとして、演算処理装置１６のＲＡＭに記憶しておくことができる。
【００６１】
そして、演算処理装置１６によって、ＲＡＭに記憶されたキャパシタセルＣ1〜Ｃnの静電容量と、キャパシタセルＣ1〜Ｃnの定格容量との容量比率がそれぞれ算出され、容量比率が所定の劣化比率よりも小さい場合には、当該キャパシタセルが劣化していると判断される。
【００６２】
以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、例えば、上記実施例では、キャパシタセルＣ1〜Ｃnのセル電圧や電圧測定時間を個別に測定しているが、全てのキャパシタセルＣ1〜Ｃnのセル電圧をセル電圧検出回路によって同時に検出するように構成して、キャパシタセルＣ1〜Ｃnのセル電圧や電圧測定時間を同時に測定するようにしてもよい。
【００６３】
また、キャパシタセルＣ1〜Ｃnの温度を測定するための温度測定手段を設けて、キャパシタセルの温度が所定の温度よりも高い場合などに異常と判断してキャパシタセルの均等化制御を中止するようにするなど、異常検知を行うようにしてもよい。
【００６４】
さらに、このように温度測定手段を設ける場合には、測定時の温度を変えて、上記のように補正値Ｃvを求めておくことによって、測定温度に応じた補正値Ｃvを用いるようにしてもよいなど、本発明の目的を逸脱しない範囲で種々の変更が可能である。
【符号の説明】
【００６５】
１０      蓄電装置
１２      均等化制御回路
１４      均等化ＩＣ
１６      演算処理装置
１８      電源回路
２０      通信手段
２２      蓄電部
Ｃ1〜Ｃn  キャパシタセル
Ｒ1〜Ｒn  均等化制御用抵抗
Ｓ1〜Ｓn  均等化制御用スイッチ
１００    寿命判定装置
１０２    キャパシタセル
１０４    電圧検出手段
１０６    検査回路
１０８    放電スイッチ
１１０    短絡スイッチ
ｒ        放電抵抗
２００    蓄電装置
２０２    均等化制御回路
２０４    マイコン
２０６    電圧測定回路
ＣS1〜ＣSn  キャパシタセル
ＲS1〜ＲSn  抵抗
ＳS1〜ＳSn  スイッチ
【図１】
0005916515.tif 000012
【図２】
0005916515.tif 000013
【図３】
0005916515.tif 000014
【図４】
0005916515.tif 000015
【図５】
0005916515.tif 000016