(57)【特許請求の範囲】
【請求項１】
半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、
前記ゲート絶縁膜との間に間隔を保って前記半導体基板の内部に設けられた光電変換領域と、
前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域とを備えた
固体撮像素子。
【請求項２】
前記ポテンシャル調整領域は、前記光電変換領域と同じ深さ位置に設けられている
請求項１記載の固体撮像素子。
【請求項３】
前記半導体基板の内部には、複数の前記光電変換領域が深さ方向に積層して配置され、
前記ポテンシャル調整領域は、複数の前記光電変換領域のうち前記フローティングディフュージョンから最も遠く位置する光電変換領域に接して設けられている
請求項１または２記載の固体撮像素子。
【請求項４】
複数の前記光電変換領域のうち前記ポテンシャル調整領域が接して設けられた光電変換領域は、赤色光に対する光電変換領域である
請求項３記載の固体撮像素子。
【請求項５】
前記読出ゲートは、前記半導体基板に貫通して設けられたトレンチ内に配置されている
請求項１〜４の何れかに記載の固体撮像素子。
【請求項６】
前記半導体基板において前記光電変換領域に対する受光面側に、前記フローティングディフュージョンが配置されている
請求項１〜５の何れかに記載の固体撮像素子。
【請求項７】
前記半導体基板は、前記光電変換領域および前記フローティングディフュージョンと同一の導電型で構成されている
請求項１〜６の何れかに記載の固体撮像素子。
【請求項８】
前記半導体基板の内部には、前記トレンチの側壁に沿って前記光電変換領域とは逆導電型のピニング領域が設けられ、
前記ポテンシャル調整領域と前記ピニング領域とが重なる重複領域は、当該ポテンシャル調整領域を構成する不純物と当該ピニング領域を構成する不純物とを合わせて含む
請求項１〜７の何れかに記載の固体撮像素子。
【請求項９】
前記ポテンシャル調整領域の一部が、前記ピニング領域と重なって配置された
請求項８記載の固体撮像素子。
【請求項１０】
半導体基板に不純物を導入することにより、当該半導体基板の内部に光電変換領域を形成すると共に、当該半導体基板および当該光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を当該光電変換領域に接して形成することと、
前記光電変換領域との間に間隔を保って前記ポテンシャル調整領域に接するトレンチを前記半導体基板に形成することと、
前記トレンチ内に前記光電変換領域との間に間隔を保ってゲート絶縁膜を介して読出ゲートを形成することと、
前記半導体基板の表面層に不純物を導入することにより、前記光電変換領域との間に間隔を保って当該半導体基板の表面層に前記読出ゲートに近接するフローティングディフュージョンを形成することとを含む
固体撮像素子の製造方法。
【請求項１１】
前記トレンチは前記半導体基板を貫通して形成される
請求項１０記載の固体撮像素子の製造方法。
【請求項１２】
前記トレンチを形成した後、前記ゲート絶縁膜および前記読出ゲートを形成する前に、当該トレンチの内壁から前記半導体基板に不純物を導入することにより、当該トレンチの内壁に沿って前記光電変換領域とは逆導電型のピニング領域を形成する
請求項１０または１１記載の固体撮像素子の製造方法。
【請求項１３】
前記ピニング領域の形成においては、前記ポテンシャル調整領域の一部に当該ピニング領域を重ねる
請求項１２記載の固体撮像素子の製造方法。
【請求項１４】
半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、
前記ゲート絶縁膜との間に間隔を保って前記半導体基板の内部に設けられた光電変換領域と、
前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域と、
前記光電変換領域に入射光を導く光学系とを備えた
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、固体撮像素子の製造方法、および電子機器に関し、特には半導体基板の深い位置に光電変換領域を備えた固体撮像素子、およびその製造方法、さらにはこの固体撮像素子を用いた電子機器に関する。
【背景技術】
【０００２】
光電変換領域を有する固体撮像素子においては、半導体基板の深さ方向に複数の光電変換領域を配置した構成のものがある。このような固体撮像素子においては、半導体基板の深い位置に配置された光電変換領域に近接させてトレンチを形成し、このトレンチ内にゲート絶縁膜を介して読出ゲートを配置している。
【０００３】
以上のような構成の固体撮像素子では、半導体基板の内部において、光電変換領域が配置された深さ位置からフローティングディフュージョンまでの間のゲート絶縁膜に沿った位置にチャネルが形成される。光電変換領域に蓄積された信号電荷は、トレンチ内に埋め込まれた読出ゲートに電圧を印加することにより、このチャネルを介してフローティングディフュージョンに読み出される（下記特許文献１参照）。
【０００４】
また、半導体基板の深い位置に配置されたｎ型不純物領域を有する光電変換領域と、ｎ型不純物領域で構成されたフローティングディフュージョンとの間のチャネルが形成される半導体基板領域を、低濃度のｎ型不純物領域とした構成が開示されている。このような構成においては、ｎ型不純物濃度を調整することにより、光電変換領域が完全空乏化されるため、信号電荷が全て転送可能であるとしている（下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２９５９３７号公報
【特許文献２】特開２０１０−１１４３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した構成の固体撮像素子では、半導体基板内の比較的浅い位置に配置される光電変換領域の信号電荷を全て読み出すことは可能であっても、深い位置に設けられた光電変換領域の信号電荷を読み出すことは困難である。これは、読出ゲートをオンにした場合に、光電変換領域を構成するｎ型不純物領域においてゲート絶縁膜に近接する部分に、チャネル部よりもポテンシャルが深い領域が形成され、この深い領域に信号電荷が残されるためである。このような信号電荷の残りは、この固体撮像素子による撮像画像に対して残像を発生させる要因となる。
【０００７】
そこで本技術は、半導体基板の深さ位置によらずに光電変換領域の信号電荷を全て読み出すことが可能で、これにより撮像特性の向上が図られた固体撮像素子を提供することを目的とする。また本技術は、このような固体撮像素子の製造方法およびこのような固体撮像素子を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本技術の固体撮像素子は、半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、前記ゲート絶縁膜との間に間隔を保って半導体基板の内部に設けられた光電変換領域とを備えている。さらに、光電変換領域との間に間隔を保って、半導体基板の表面層にフローティングディフュージョンが設けられている。そして特に、光電変換領域とゲート絶縁膜とに接して、ポテンシャル調整領域が設けられている。このポテンシャル調整領域は、半導体基板および光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域である。
【０００９】
このような構成の固体撮像素子では、ポテンシャル調整領域を設けない構成と比較して、ゲート絶縁膜に沿ったチャネル形成領域においてのポテンシャルの段差が小さくなる。また例えば、光電変換領域、半導体基板におけるゲート絶縁膜に沿った領域、およびポテンシャル調整領域の全てがｎ型である場合、ポテンシャル調整領域よりも半導体基板のポテンシャルが浅くなる。このため、光電変換領域に蓄積された信号電荷（電子）を読出ゲートへの電圧印加によってポテンシャル調整領域に読み出せば、この信号電荷（電子）は障害なくゲート絶縁膜に沿った半導体基板のチャネル形成領域に読み出される。
【００１０】
また本技術は、このような固体撮像素子の製造方法でもあり、次の手順を行う。先ず、半導体基板に不純物を導入する。これにより、半導体基板の内部に光電変換領域を形成する。またこれと共に、半導体基板および光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を、光電変換領域に接して形成する。次に、前記光電変換領域との間に間隔を保ってポテンシャル調整領域に接するトレンチを半導体基板に形成する。その後、トレンチ内に前記光電変換領域との間に間隔を保ってゲート絶縁膜を介して読出ゲートを形成する。また、半導体基板の表面層に不純物を導入することにより、前記光電変換領域との間に間隔を保って読出ゲートに近接するフローティングディフュージョンを形成する。
【００１１】
また本技術は、このような固体撮像素子を備えた電子機器でもある。
【発明の効果】
【００１２】
以上説明したように本技術によれば、ポテンシャル調整領域によってチャネル形成領域のポテンシャル段差が調整されるため、光電変換領域の信号電荷を半導体基板のチャネル形成領域に障害無く読み出すことが可能になる。この結果、半導体基板の深い位置に光電変換領域を設けた固体撮像素子において、光電変換領域の信号電荷を全て読み出すことが可能で、これにより残像の発生を防止して撮像特性の向上を図ることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本技術の固体撮像素子を有する固体撮像装置の一例を示す概略構成図である。
【図２】第１実施形態の固体撮像素子の構成を示す平面図および断面図である。
【図３】第１実施形態の固体撮像素子の駆動を説明する図である。
【図４】第１実施形態の固体撮像素子の製造手順を示す断面工程図（その１）である。
【図５】第１実施形態の固体撮像素子の製造手順を示す断面工程図（その２）である。
【図６】第１実施形態の比較例となる固体撮像素子の構成を示す断面図である。
【図７】第１実施形態の比較例となる固体撮像素子の駆動を説明する図である。
【図８】第２実施形態の固体撮像素子の構成を示す平面図および断面図である。
【図９】第２実施形態の固体撮像装置の駆動を説明する図である。
【図１０】第２実施形態の固体撮像素子の製造手順を示す断面工程図（その１）である。
【図１１】第２実施形態の固体撮像素子の製造手順を示す断面工程図（その２）である。
【図１２】第２実施形態の比較例となる固体撮像素子の構成を示す断面図である。
【図１３】第２実施形態の比較例となる固体撮像素子の駆動を説明する図である。
【図１４】実施形態の変形例を示す断面図である。
【図１５】本技術を適用した固体撮像素子を有する第３実施形態の電子機器の構成図である。
【発明を実施するための形態】
【００１４】
以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．実施形態の固体撮像素子が設けられる固体撮像装置の概略構成例
２．第１実施形態（ポテンシャル調整領域を設けた固体撮像素子の例）
３．第２実施形態（ポテンシャル調整領域に重なるピニング領域を設けた固体撮像素子の例）
４．変形例
５．第３実施形態（固体撮像素子を用いた電子機器の例）
尚、各実施形態および変形例において共通の構成要素には同一の符号を付し、重複する説明は省略する。
【００１５】
≪１．実施形態の固体撮像素子の概略構成例≫
図１に、本技術の固体撮像素子が設けられる固体撮像装置の一例として、ＭＯＳ型の固体撮像素子を用いた概略構成を示す。
【００１６】
この図に示す固体撮像装置１は、支持基板２の一面上に光電変換領域を含む複数の画素３が２次元的に配列された画素領域４を有している。画素領域４に配列された各画素３には、光電変換領域と、フローティングディフュージョンと、読出ゲートと、その他の複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、複数の画素３で画素回路の一部を共有している場合もある。
【００１７】
以上のような画素領域４の周辺部分には、垂直駆動回路５、カラム信号処理回路６、水平駆動回路７、およびシステム制御回路８などの周辺回路が設けられている。
【００１８】
垂直駆動回路５は、例えばシフトレジスタによって構成され、画素駆動線９を選択し、選択された画素駆動線９に画素３を駆動するためのパルスを供給し、画素領域４に配列された画素３を行単位で駆動する。すなわち、垂直駆動回路５は、画素領域４に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線９に対して垂直に配線された垂直駆動線１０を通して、各画素３において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路６に供給する。
【００１９】
カラム信号処理回路６は、画素の例えば列ごとに配置されており、１行分の画素３から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路６は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ：Correlated Double sampling）や、信号増幅、アナログ／デジタル変換（ＡＤ：Analog/Digital Conversion）等の信号処理を行う。
【００２０】
水平駆動回路７は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路６の各々を順番に選択し、カラム信号処理回路６の各々から画素信号を出力させる。
【００２１】
システム制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、システム制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７等に入力する。
【００２２】
以上のような各周辺回路５〜８と、画素領域４に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。尚、周辺回路５〜８は、画素領域４に積層される位置に配置されていても良い。
【００２３】
≪２．第１実施形態≫
＜固体撮像素子の構成＞
（ポテンシャル調整領域を設けた例）
図２は、第１実施形態の固体撮像素子１-1の構成を示す図であり、図２Ａは固体撮像装置における１画素分の概略平面図であり、図２Ｂは図２ＡのＡ−Ａ断面に相当する概略断面図である。以下、これらの図面に基づいて第１実施形態の固体撮像素子１-1の構成を説明する。
【００２４】
図２に示す第１実施形態の固体撮像素子１-1は、上述した固体撮像装置の各画素に配置されるものであり、支持基板２の上部に絶縁膜１１を介して半導体基板１３が配置され、この半導体基板１３の内部に複数の光電変換領域１５ｒ，１５ｇ，１５ｂを備えている。またこの半導体基板１３の内部には、光電変換領域１５ｒ，１５ｇ，１５ｂの脇に２つのトレンチ１７ｒ，１７ｇが設けられている。これらのトレンチ１７ｒ，１７ｇ内には、ゲート絶縁膜１９を介して埋め込み型の読出ゲート２１ｒ，２１ｇが設けられている。また、半導体基板１３の上部には、ゲート絶縁膜１９を介して読出ゲート２１ｂ（平面図参照）が設けられている。
【００２５】
さらに、半導体基板１３の表面層には、各読出ゲート２１ｒ，２１ｇ，２１ｂに近接して３つのフローティングディフュージョン２３が配置されている。そして特に本第１実施形態においては、光電変換領域１５ｒおよび光電変換領域１５ｇと、ゲート絶縁膜１９との間に、ポテンシャル調整領域２５ｒ，２５ｇが設けられているところが特徴的である。
【００２６】
次に、半導体基板１３、およびその内部および上部に配置された各構成要素の詳細な構成を説明する。
【００２７】
［半導体基板１３］
半導体基板１３は、例えば単結晶シリコンで構成された半導体薄膜である。ここでは、特にｎ型の単結晶シリコンを用いて半導体基板１３を構成することにより、半導体基板１３全体をｎウェルとして用いている。このような半導体基板１３におけるｎ型の濃度は、やや薄い［ｎ−］である。尚、ここで示すｎ型の濃度とは、ｎ型の不純物の含有濃度そのものではなく、実質的なｎ型の濃度であることとする。したがって、ｎ型の不純物の含有濃度が高い領域であっても、その領域においてのｐ型の不純物の含有濃度が高ければ、実質的なｎ型濃度は低くなる。これは、以降においても同様であることとする。
【００２８】
また本第１実施形態では、半導体基板１３において支持基板２と逆側の表面を、光電変換領域１５ｒ，１５ｇ，１５ｂに対する受光面Ａとしている。
【００２９】
［光電変換領域１５ｒ，１５ｇ、１５ｂ］
光電変換領域１５ｒ，１５ｇ，１５ｂは、半導体基板１３内においてその深さ方向に積層して配置された不純物領域であり、半導体基板１３を受光面Ａ側から見た場合の平面形状が例えば四角形である。これらの光電変換領域１５ｒ，１５ｇ，１５ｂのうち、半導体基板１３の最も深い位置であって、支持基板２に最も近い位置に、赤色領域の光を変換する光電変換領域１５ｒが配置されている。また、この上部には、緑色領域の光を変換する光電変換領域１５ｇが配置されている。そして、半導体基板１３の最も表面近くには、青色領域の光を変換する光電変換領域１５ｂが配置されている。これらは、支持基板２側から順に、赤色用の光電変換領域１５ｒ、緑色用の光電変換領域１５ｇ、青色用の光電変換領域１５ｂと、対応する波長の長い順に配置されている。
【００３０】
また、最深部に配置された光電変換領域１５ｒは、後で説明するトレンチ１７ｇの下方にまで延設されていても良い。
【００３１】
以上のように配置された光電変換領域１５ｒ，１５ｇ，１５ｂは、半導体基板１３と同様のｎ型の不純物領域であって、ｎ型の濃度が半導体基板１３よりも濃い［ｎ＋］である。このような光電変換領域１５ｒ，１５ｇ，１５ｂは、電界の影響の無い範囲では半導体基板１３よりもポテンシャルが深い。
【００３２】
また以上の光電変換領域１５ｒ，１５ｇ，１５ｂの間、および最上層の光電変換領域１５ｂ上には、これらに接する状態でｐ型領域１６が配置されている。これにより、各ｎ型の光電変換領域１５ｒ，１５ｇ，１５ｂと、これらに接する何れかのｐ型領域１６との間にｐｎ接合を有するフォトダイオードが構成されている。そして、受光面Ａから入射する光の光吸収係数の波長依存性に対応した深さに、ｎ型の各光電変換領域１５ｒ，１５ｇ，１５ｂとｐ型領域１６とのｐｎ接合部が配置された構成となっている。ただし、最上層のｐ型領域１６は、界面準位を抑制するための層として設けられていても良い。
【００３３】
これらのｐ型領域１６におけるｐ型の濃度は濃い［ｐ＋］である。尚、ここで示すｐ型の濃度とは、ｐ型の不純物の含有濃度そのものではなく、実質的なｐ型の濃度であることは、ｎ型の濃度と同様である。
【００３４】
［トレンチ１７ｒ，１７ｇ］
トレンチ１７ｒ，１７ｇは、光電変換領域１５ｒ，１５ｇ，１５ｂの脇に、これらに対して間隔を設けてそれぞれ独立して設けられている。例えばこれらのトレンチ１７ｒ，１７ｇは、平面形状が四角形の光電変換領域１５ｒ，１５ｇ，１５ｂを、対角線方向から挟んだ位置に配置されている。
【００３５】
これらの２つのトレンチ１７ｒ，１７ｇのうち、一方のトレンチ１７ｒは半導体基板１３を貫通して設けられており、他方のトレンチ１７ｇは半導体基板１３を貫通せずに底部を有する凹部状に形成されている。凹部状のトレンチ１７ｇの深さは、少なくとも緑色用の光電変換領域１５ｇよりも深く、赤色用の光電変換領域１５ｒよりも浅い。これにより、半導体基板１３の最深部に設けられた赤色用の光電変換領域１５ｒが、トレンチ１７ｇの下方にまで延設可能となり、光電変換領域１５ｒに蓄積される信号電荷量を大きくできる。
【００３６】
［ゲート絶縁膜１９］
ゲート絶縁膜１９は、トレンチ１７ｒ，１７ｇの内壁、および半導体基板１３の受光面Ａ上を覆って設けられている。このゲート絶縁膜１９は、例えばシリコンを熱酸化させた酸化シリコン膜、酸化窒化シリコン膜、高誘電体絶縁膜を用いて構成されている。高誘電体絶縁膜は、酸化ハフニウム、ハフニアシリケート、窒素添加ハフニウムアルミネート、酸化タンタル、二酸化チタン、酸化ジルコニウム、酸化プラセオジム、酸化イットリウム等を用いて構成されている。このような各材料膜は、単層または必要に応じて積層した状態でゲート絶縁膜１９として用いられる。
【００３７】
［読出ゲート２１ｒ，２１ｇ］
読出ゲート２１ｒ，２１ｇは、ゲート絶縁膜１９を介してトレンチ１７ｒ，１７ｇの内部に埋め込まれた埋め込み電極として設けられており、半導体基板１３の受光面Ａの上方においてパターニングされている。このような読出ゲート２１ｒ，２１ｇは、例えばリン（Ｐ）等の不純物を含有するポリシリコン（Phosphorus Doped Amorphous Silicon：ＰＤＡＳ）、またはアルミニウム、タングステン、チタン、コバルト、ハフニウム、およびタンタル等の金属材料を用いて構成されている。
【００３８】
［読出ゲート２１ｂ］
読出ゲート２１ｂは、半導体基板１３の受光面Ａの上方にゲート絶縁膜１９を介して設けられている。この読出ゲート２１ｂは、埋め込み電極としての読出ゲート２１ｒ，２１ｇとの間に間隔を設けて配置され、最上層の青色用の光電変換領域１５ｂに対して所定の間隔を保ってパターングされている。このような読出ゲート２１ｂは、読出ゲート２１ｒ，２１ｇと同一の材料層で構成されていて良い。
【００３９】
［フローティングディフュージョン２３］
フローティングディフュージョン２３は、半導体基板１３の受光面Ａ側の表面層に設けられた不純物領域であって、光電変換領域１５ｒ，１５ｇ，１５ｂとの間に、各読出ゲート２１ｒ，２１ｇ，２１ｂを挟んだ位置に設けられている。このように配置された各フローティングディフュージョン２３は、半導体基板１３および光電変換領域１５ｒ，１５ｇ，１５ｂと同様のｎ型の不純物領域であって、ｎ型の濃度が半導体基板１３よりも濃い［ｎ＋］である。
【００４０】
［ポテンシャル調整領域２５ｒ，２５ｇ］
ポテンシャル調整領域２５ｒ，２５ｇは、半導体基板１３の深い位置に配置された光電変換領域１５ｒ，１５ｇと、トレンチ１７ｒ，１７ｇ側壁を覆うゲート絶縁膜１９との間に設けられている。このうち、一方のポテンシャル調整領域２５ｒは、赤色用の光電変換領域１５ｒとトレンチ１７ｒとの間に、これらに接して配置され、光電変換領域１５ｒと同じの深さ領域に設けられている。このポテンシャル調整領域２５ｒは、他の光電変換領域１５ｇ，１５ｂおよびフローティングディフュージョン２３との間に間隔を有して配置されている。またもう一方のポテンシャル調整領域２５ｇは、緑色用の光電変換領域１５ｇとトレンチ１７ｇとの間に、これらに接して配置され、光電変換領域１５ｇと同じ深さ領域に設けられている。このポテンシャル調整領域２５ｇは、他の光電変換領域１５ｒ，１５ｂおよびフローティングディフュージョン２３との間に間隔を有して配置されている。
【００４１】
以上のように配置されたポテンシャル調整領域２５ｒ，２５ｇは、半導体基板１３および光電変換領域１５ｒ，１５ｇ，１５ｂと同様のｎ型の不純物領域であって、ｎ型の濃度が半導体基板１３よりもさらに薄い［ｎ−−］である。このようなポテンシャル調整領域２５ｒ，２５ｇは、電界の影響の無い範囲で半導体基板１３および光電変換領域１５ｒ，１５ｇ，１５ｂよりもポテンシャルが浅い。
【００４２】
＜固体撮像素子の駆動＞
図３は、上記構成の固体撮像素子１-1の駆動を説明するための図であり、一例として、赤色の光電変換領域１５ｒでの受光期間と読み出し期間のポテンシャルを示している。図３Ａ（１）および図３Ａ（２）は、光電変換領域１５ｒの深さ位置におけるポテンシャルである。一方、図３Ｂ（１）および図３Ｂ（２）は、ゲート絶縁膜１９に沿ったチャネル形成領域のポテンシャルである。また、図３Ａ（１），図３Ｂ（１）は受光期間（ゲート電圧ＯＦＦ）、図３Ａ（２），図３Ｂ（２）は読出期間（ゲート電圧ＯＮ）に対応している。以下、これらの図と共に、先の図２を参照して第１実施形態の固体撮像素子１-1の駆動を説明する。
【００４３】
先ず受光期間においては、読出ゲート２１ｒに印加するゲート電圧をＯＦＦとする。このため図３Ａ（１）に示すように、光電変換領域１５ｒの深さ位置では、ｎ型の濃度が濃い［ｎ＋］である光電変換領域１５ｒのポテンシャルは、濃度［ｎ−−］であるポテンシャル調整領域２５ｒのポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷ｅは、光電変換領域１５ｒに蓄積される。
【００４４】
一方、図３Ｂ（１）に示すように、ゲート絶縁膜１９に沿ったチャネル形成領域では、ｎ型の濃度が極めて薄い［ｎ−−］であるポテンシャル調整領域２５ｒのポテンシャルは、ｎ型の濃度がやや薄い［ｎ−］である半導体基板１３のポテンシャルよりも浅く維持される。
【００４５】
次に、読出期間においては、読出ゲート２１ｒに印加するプラスのゲート電圧をＯＮとする。この際、ゲート絶縁膜１９に接して配置されたポテンシャル調整領域２５ｒは、光電変換領域１５ｒよりもゲート電圧による電界の影響を強く受ける。
【００４６】
そこで、図３Ａ（２）に示すように、ポテンシャル調整領域２５ｒのポテンシャルが、光電変換領域１５ｒのポテンシャルよりも深くなるようにゲート電圧を設定する。これにより、光電変換領域１５ｒの信号電荷ｅをポテンシャル調整領域２５ｒに読み出す。
【００４７】
一方、図３Ｂ（２）に示すように、ゲート絶縁膜１９に沿って配置されたポテンシャル調整領域２５ｒおよび半導体基板１３は、読出ゲート２１ｒに印加するゲート電圧の影響を同様の強さで受ける。このためポテンシャル調整領域２５ｒと半導体基板１３との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。したがって、ポテンシャル調整領域２５ｒに読み出した信号電荷ｅは、さらにポテンシャルが深い半導体基板１３に読み出される。この際、読出ゲート２１ｒに近接して配置されたフローティングディフュージョン２３には、半導体基板１３よりもポテンシャルが深くなるようにドレイン電圧を印加する。これにより、光電変換領域１５ｒの信号電荷ｅをフローティングディフュージョン２３に読み出す。
【００４８】
以上のような駆動については、緑色の光電変換領域１５ｇの駆動にも同様に適用される。また、青色の光電変換領域１５ｂの駆動は、通常の表面チャネル型の読出ゲートを用いた場合と同様に行えば良い。
【００４９】
＜固体撮像素子の製造方法＞
図４、図５は、上記構成の固体撮像素子１-1の製造手順を説明するための断面工程図である。以下、これらの図面に基づいて第１実施形態の固体撮像素子１-1の製造手順を説明する。
【００５０】
［図４Ａ］
先ず図４Ａに示すように、支持基板２の上部に、絶縁膜１１を介して設けられた薄膜状の半導体基板１３を用意する。この半導体基板１３は、ｎ型の単結晶シリコンで構成され、ｎ型の濃度はやや薄い［ｎ−］であることとする。
【００５１】
［図４Ｂ］
次に図４Ｂに示すように、半導体基板１３に各導電型の不純物を導入することにより、ｎ型の濃度がやや薄い［ｎ−］の半導体基板１３の内部に、各光電変換領域１５ｒ，１５ｇ，１５ｂ、ｐ型領域１６、および各ポテンシャル調整領域２５ｒ，２５ｇを形成する。
【００５２】
この際、各光電変換領域１５ｒ，１５ｇ，１５ｂの形成においては、半導体基板１３の各深さ領域に、さらにｎ型の不純物を導入する。これにより、ｎ型の濃度が濃い［ｎ＋］の各光電変換領域１５ｒ，１５ｇ，１５ｂを形成する。
【００５３】
また、各ポテンシャル調整領域２５ｒ，２５ｇの形成においては、半導体基板１３の各深さ領域に、ｐ型の不純物を導入する。これによりｎ型の濃度が実質的に薄い［ｎ−−］の各ポテンシャル調整領域２５ｒ，２５ｇを、光電変換領域１５ｒ，１５ｇに接する状態で形成する。
【００５４】
さらに、各ｐ型領域１６の形成においては、半導体基板１３の各深さ領域に、導電型が反転して濃い［ｐ＋］となる量のｐ型の不純物を導入する。これにより、各ｐ型領域１６を形成する。
【００５５】
以上のような半導体基板１３内への各不純物の導入は、マスクによってエリアを制限すると共に、注入エネルギーによって深さをそれぞれ調整した各不純物のイオン注入と、その後の活性化熱処理とによって行う。尚、イオン注入は、所定の順に行えば良く、また活性化熱処理は全てのイオン注入が終了した後に行って良い。
【００５６】
［図４Ｃ］
その後、図４Ｃに示すように、半導体基板１３にトレンチ１７ｒ，１７ｇを形成する。この際、ここでの図示を省略したレジストパターンをマスクに用いたエッチングにより、ポテンシャル調整領域２５ｒに接するトレンチ１７ｒを、半導体基板１３を貫通する状態で形成する。また、別のレジストパターンをマスクに用いたエッチングにより、ポテンシャル調整領域２５ｇに接すると共に、光電変換領域１５ｒに達しない深さのトレンチ１７ｇを半導体基板１３に形成する。
【００５７】
［図５Ａ］
次に図５Ａに示すように、トレンチ１７ｒ，１７ｇの内壁、および半導体基板１３上を覆う状態で、ゲート絶縁膜１９を成膜する。ゲート絶縁膜１９の成膜は、ゲート絶縁膜１９を構成する材料によって適宜選択された方法によって行う。例えば、半導体基板１３の熱酸化または熱窒化によって酸化シリコン膜や酸化窒化シリコン膜が成膜され、また原子層蒸着法によって酸化ハフニウム膜などが成膜される。
【００５８】
その後、トレンチ１７ｒ，１７ｇを埋め込む状態で、ゲート絶縁膜１９上に導電性材料膜２１を成膜する。導電性材料膜２１の成膜は、導電性材料膜２１を構成する材料によって適宜選択された方法によって行う。例えば、リン（Ｐ）等の不純物を含有するポリシリコン膜であれば、化学的気相成長法によって成膜され、アルミニウム、タングステン、チタン、コバルト、ハフニウム、およびタンタル等の金属材料膜であれば、スパッタ法によって成膜される。
【００５９】
［図５Ｂ］
次いで図５Ｂに示すように、導電性材料膜２１をパターンエッチングする。これにより、トレンチ１７ｒ内に埋め込まれた読出ゲート２１ｒと、トレンチ１７ｇ内に埋め込まれた読出ゲート２１ｇと、ここでの図示を省略した半導体基板１３の受光面Ａ上の読出ゲート（２１ｂ）を形成する。この際、ここでの図示を省略したレジストパターンをマスクに用いて導電性材料膜２１をエッチングすれば良い。その後は、必要に応じてゲート絶縁膜１９と半導体基板１３との間の界面準位を終端するため、塩素雰囲気中でのアニール処理を施す。
【００６０】
［図５Ｃ］
その後図５Ｃに示すように、読出ゲート２１ｒ，２１ｇ，（２１ｂ）の側壁に絶縁性のサイドウォール２２を形成する。このサイドウォール２２は、酸化シリコン膜や窒化シリコン膜などの絶縁膜の成膜と、その後の絶縁膜のエッチバックによって形成される。しかる後、半導体基板１３の受光面Ａ側の表面層で、各光電変換領域１５ｒ，１５ｇ，１５ｂとの間に読出ゲート２１ｒ，２１ｇ，（２１ｂ）を挟む位置に、フローティングディフュージョン２３を形成する。この際、ここでの図示を省略したレジストパターンとサイドウォール２２とをマスクにして半導体基板１３の表面層に不純物を導入することにより、ｎ型の濃度が濃い［ｎ＋］のフローティングディフュージョン２３をサイドウォール２２の脇にセルフアラインで形成する。
【００６１】
以上により先に図２を用いて説明した構成の固体撮像素子１-1が得られる。
【００６２】
＜第１実施形態の効果＞
以上説明した第１実施形態の固体撮像素子１-1は、光電変換領域１５ｒ，１５ｇおよび半導体基板１３よりも、ｎ型の濃度が薄い［ｎ--］のポテンシャル調整領域２５ｒ，２５ｇを、光電変換領域１５ｒ，１５ｇとゲート絶縁膜１９との間に設けた構成である。これにより、ゲート絶縁膜１９に沿ったチャネル形成領域のポテンシャルを、ポテンシャル調整領域２５ｒ，２５ｇよりも半導体基板１３で深くすることができ、ポテンシャル調整領域２５ｒ，２５ｇの信号電荷（電子）を、障害なく半導体基板１３に読み出すことが可能になる。この結果、半導体基板１３の深い位置に光電変換領域１５ｒ，１５ｇを設けた固体撮像素子１-1において、光電変換領域１５ｒ，１５ｇの信号電荷を全て読み出すことが可能になり、これにより残像を防止して撮像特性の向上を図ることが可能になる。
【００６３】
ここで比較として、図６にはポテンシャル調整領域の無い構成の固体撮像素子の断面図を示す。また図７には、図６に示した固体撮像素子の駆動を説明するための図を示す。ポテンシャル調整領域を設けていない固体撮像素子では、受光期間においては、図７Ａ（１）および図７Ｂ（１）に示すように、ｎ型の濃度が濃い［ｎ＋］である光電変換領域１５ｒのポテンシャルは、濃度［ｎ−］である半導体基板１３のポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷ｅは、光電変換領域１５ｒに蓄積される。
【００６４】
また読出期間においては読出ゲート２１ｒに印加するゲート電圧をＯＮとすることで、図７Ａ（２）に示すように、光電変換領域１５ｒにおけるゲート絶縁膜１９側のポテンシャルが深くなる。これにより、光電変換領域１５ｒの信号電荷ｅは、ゲート絶縁膜１９側に読み出される。しかしながら、図７Ｂ（２）に示すように、ゲート絶縁膜１９に沿ったチャネル形成領域においては、光電変換領域１５ｒと半導体基板１３との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。このため、光電変換領域１５ｒは、半導体基板１３よりもポテンシャルが深いままであり、光電変換領域１５ｒに信号電荷ｅが残留してしまうのである。
【００６５】
≪３．第２実施形態≫
＜固体撮像素子の構成＞
（ポテンシャル調整領域に重なるピニング領域を設けた例）
図８は、第２実施形態の固体撮像素子１-2の構成を示す図である。図８Ａは固体撮像装置における１画素分の概略平面図であり、図８Ｂは図８ＡのＡ−Ａ断面に相当する概略断面図である。これらの図に示す第２実施形態の固体撮像素子１-2が、第1実施形態と異なるところは、トレンチ１７ｒ，１７ｇの内壁層にピニング領域３１を設けたところにあり、他の構成は第１実施形態と同様である。
【００６６】
すなわちピニング領域３１は、半導体基板１３の内部において、トレンチ１７ｒ，１７ｇの内壁に沿って設けられた不純物領域であり、界面準位を抑制するための層として設けられていている。このようなピニング領域３１は、半導体基板１３と逆導電型のｐ型の不純物領域として構成されている。これらのピニング領域３１におけるｐ型の濃度は濃い［ｐ＋］である。
【００６７】
以上のような各ピニング領域３１は、ポテンシャル調整領域２５ｒ，２５ｇと同一の高さにおいては、一部がポテンシャル調整領域２５ｒ，２５ｇと重なる重複領域３１’となっている。このような重複領域３１’は、ｎ型の濃度が［ｎ−−］であるポテンシャル調整領域２５ｒ，２５ｇを構成する不純物と、ｐ型の濃度が［ｐ＋］であるピニング領域３１を構成する不純物とを含んでいる。したがって、重複領域３１’におけるｐ型の濃度は、ピニング領域３１よりもｐ型の濃度が濃い［ｐ＋＋］である。
【００６８】
ここで、ポテンシャル調整領域２５ｒ，２５ｇは、図示したようにゲート絶縁膜１９側の一部のみがピニング領域３１と重なって配置されていても良く、全てがピニング領域３１と重なって配置されていても良い。
【００６９】
＜固体撮像素子の駆動＞
図９は、上記構成の固体撮像素子１-2の駆動を説明するための図であり、一例として、赤色の光電変換領域１５ｒでの受光期間と読み出し期間のポテンシャルを示している。図９Ａ（１）および図９Ａ（２）は、光電変換領域１５ｒの深さ位置におけるポテンシャルである。一方、図９Ｂ（１）および図９Ｂ（２）は、ゲート絶縁膜１９に沿ったチャネル形成領域のポテンシャルである。また、図９Ａ（１），図９Ｂ（１）は受光期間（ゲート電圧ＯＦＦ）、図９Ａ（２），図９Ｂ（２）は読出期間（ゲート電圧ＯＮ）に対応している。以下、これらの図と共に、先の図８を参照して第２実施形態の固体撮像素子１-2の駆動を説明する。
【００７０】
先ず受光期間においては、読出ゲート２１ｒに印加するゲート電圧をＯＦＦとする。このため図９Ａ（１）に示すように、光電変換領域１５ｒの深さ位置におけるポテンシャルは、ｎ型の濃度が濃い［ｎ＋］である光電変換領域１５ｒ、濃度［ｎ−−］であるポテンシャル調整領域２５ｒ、ピニング領域３１よりもｐ型の濃度が濃い［ｐ＋＋］である重複領域３１’の順に浅くなる。これにより、光電変換によって発生した信号電荷ｅは、光電変換領域１５ｒに蓄積される。
【００７１】
一方、図９Ｂ（１）に示すように、ゲート絶縁膜１９に沿ったチャネル形成領域のポテンシャルは、ｐ型の濃度がピニング領域３１よりも濃い［ｐ＋＋］である重複領域３１’、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１の順に深くなる。この段差は、ｐ型の濃度差に追従する。ここで、重複領域３１’は、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１と、ｎ型の濃度が極めて薄い濃度［ｎ−−］であるポテンシャル調整領域２５ｒとを重ねた領域である。このため、重複領域３１’のｐ型濃度は、ピニング領域３１のｐ型濃度との差が小さく、段差はそれほど大きくない。
【００７２】
次に、読出期間においては、読出ゲート２１ｒに印加するプラスのゲート電圧をＯＮとする。この際、読出ゲート２１ｒ側に配置されたポテンシャル調整領域２５ｒおよび重複領域３１’は、光電変換領域１５ｒよりもゲート電圧による電界の影響を強く受けることになる。
【００７３】
そこで、図９Ａ（２）に示すように、ポテンシャル調整領域２５ｒおよび重複領域３１’のポテンシャルが、光電変換領域１５ｒよりも深くなるようにゲート電圧を設定する。これにより、光電変換領域１５ｒの信号電荷ｅをポテンシャル調整領域２５ｒおよび重複領域３１’に読み出す。
【００７４】
一方、図９Ｂ（２）に示すように、ゲート絶縁膜１９に沿って配置された重複領域３１’およびピニング領域３１は、読出ゲート２１ｒに印加するゲート電圧の影響を同様の強さで受ける。このため、重複領域３１’とピニング領域３１との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。したがって、重複領域３１’に読み出した信号電荷ｅは、ｐ型の濃度がピニング領域３１よりも濃い［ｐ＋＋］である重複領域３１’から、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１に読み出される。この際、読出ゲート２１ｒに近接して配置されたフローティングディフュージョン２３には、半導体基板１３よりもポテンシャルが深くなるようにドレイン電圧を印加する。これにより、光電変換領域１５ｒの信号電荷ｅをフローティングディフュージョン２３に読み出す。
【００７５】
以上のような駆動については、緑色の光電変換領域１５ｇの駆動にも同様に適用される。また、青色の光電変換領域１５ｂの駆動は、通常の表面チャネル型の読出ゲートを用いた場合と同様に行えば良い。
【００７６】
＜固体撮像素子の製造方法＞
図１０、図１１は、上記構成の固体撮像素子１-2の製造手順を説明するための断面工程図である。以下、これらの図面に基づいて第２実施形態の固体撮像素子１-2の製造手順を説明する。
【００７７】
［図１０Ａ］
先ず図１０Ａに示すように、半導体基板１３に、各光電変換領域１５ｒ，１５ｇ，１５ｂ、ｐ型領域１６、および各ポテンシャル調整領域２５ｒ，２５ｇを形成し、さらにトレンチ１７ｒ，１７ｇを形成するまでを、第１実施形態と同様に行う。
【００７８】
［図１０Ｂ］
次に図１０Ｂに示すように、トレンチ１７ｒ，１７ｇの内壁から、ｎ型の濃度がやや薄い［ｎ−］の半導体基板１３にｐ型の不純物を導入することにより、トレンチ１７ｒ，１７ｇの内壁にｐ型の濃度がやや濃い［ｐ＋］のピニング領域３１を形成する。またこれにより、トレンチ１７ｒ，１７ｇの内壁に露出している各ポテンシャル調整領域２５ｒ，２５ｇにもｐ型の不純物が導入され、この部分にピニング領域３１よりもｐ型の濃度が濃い［ｐ＋＋］の重複領域３１’を形成する。
【００７９】
以上のようなｐ型の不純物の導入は、マスクによってエリアを制限すると共に、注入エネルギーによって深さをそれぞれ調整した各不純物の斜めイオン注入と、その後の活性化熱処理とによって行う。この際、イオン注入エネルギーを調整することにより、各ポテンシャル調整領域２５ｒ，２５ｇに対するピニング領域３１の重なりを調整し、ポテンシャル調整領域２５ｒ，２５ｇの一部または全部にピニング領域３１が重なるようにする。ピニング領域３１は、ポテンシャル調整領域２５ｒ，２５ｇを越えた範囲にまで形成されることのないように、イオン注入エネルギーが調整される。以上の後には、第1実施形態において図５Ａ〜図５Ｃを用いて説明した手順と同様の手順を行う。
【００８０】
［図１０Ｃ］
すなわち先ず１０Ｃに示すように、トレンチ１７ｒ，１７ｇの内壁および半導体基板１３上を覆う状態で、ゲート絶縁膜１９を成膜する。次にトレンチ１７ｒ，１７ｇを埋め込む状態で、ゲート絶縁膜１９上に導電性材料膜２１を成膜する。
【００８１】
［図１１Ａ］
次いで図１１Ａに示すように、導電性材料膜２１をパターンエッチングすることにより、トレンチ１７ｒ内に読出ゲート２１ｒを形成し、トレンチ１７ｇ内に読出ゲート２１ｇを形成し、さらに受光面Ａ上にここでの図示を省略した読出ゲート（２１ｂ）を形成する。
【００８２】
［図１１Ｂ］
その後図１１Ｂに示すように、読出ゲート２１ｒ，２１ｇ，（２１ｂ）の側壁に絶縁性のサイドウォール２２を形成し、次いで半導体基板１３の受光面Ａ側の表面層にｎ型の濃度が濃い［ｎ＋］のフローティングディフュージョン２３を形成する。
【００８３】
以上により先に図８を用いて説明した構成の固体撮像素子１-2が得られる。
【００８４】
＜第２実施形態の効果＞
以上説明した第２実施形態の固体撮像素子１-2は、第１実施形態の構成に対して、さらに読出ゲート２１ｒ，２１ｇが内設されたトレンチ１７ｒ，１７ｇの内壁にｐ型のピニング領域３１を設けた構成である。これにより、次に説明するように、光電変換領域１５ｒ，１５ｇよりもｎ型の濃度が極めて薄い［ｎ−−]のポテンシャル調整領域２５ｒ，２５ｇを設けない場合と比較して、ゲート絶縁膜１９に沿ったチャネル形成領域のポテンシャル段差を低くすることができる。
【００８５】
したがって、光電変換領域１５ｒ，１５ｇからポテンシャル調整領域２５ｒ，２５ｇを経由してさらに重複領域３１’に読み出した信号電荷（電子）を、さらに重複領域３１’からピニング領域３１に向かって容易に読み出すことが可能になる。この結果、半導体基板１３の深い位置に光電変換領域１５ｒ，１５ｇを設けた固体撮像素子１-2において、光電変換領域１５ｒ，１５ｇの信号電荷を全て読み出すことが可能で、これにより撮像特性の向上を図ることが可能になる。
【００８６】
ここで比較として図１２には、ポテンシャル調整領域の無い構成の固体撮像素子の断面図を示す。また図１３には、図１２に示した固体撮像素子の駆動を説明するための図を示す。ポテンシャル調整領域を設けていない固体撮像素子では、ｎ型の濃度が濃い［ｎ＋］である光電変換領域１５ｒ，１５ｇと、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１とが重なる重複領域３１”は、ｐ型の濃度が極めて薄い［ｐ−−］となる。
【００８７】
このような固体撮像素子の受光期間においては、図１３Ａ（１）に示すように、ｎ型の濃度が濃い［ｎ＋］である光電変換領域１５ｒのポテンシャルは、ｐ型の濃度が極めて薄い［ｐ--］である重複領域３１”のポテンシャルよりも深く維持される。これにより光電変換によって発生した信号電荷ｅは、光電変換領域１５ｒに蓄積される。
【００８８】
一方、図１３Ｂ（１）に示すように、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１のポテンシャルは、ｐ型の濃度が極めて薄い［ｐ--］である重複領域３１”のポテンシャルよりも浅い。ここで、重複領域３１”は、ｐ型の濃度が濃い［ｐ＋］であるピニング領域３１と、ｎ型の濃度が高い［ｎ＋］である光電変換領域１５ｒとを重ねた領域である。このため、重複領域３１”のｐ型濃度は、ピニング領域３１のｐ型濃度との差が大きく、ポテンシャルの段差は図８および図９を用いて説明した第２実施形態の固体撮像素子よりも大きい。
【００８９】
次に読出期間においては、読出ゲート２１ｒに印加するゲート電圧をＯＮとすることで、図１３Ａ（２）に示すように、［ｎ＋］である光電変換領域１５ｒよりも［ｐ--］である重複領域３１”のポテンシャルが深くなるようにする。これにより、光電変換領域１５ｒの信号電荷ｅは、ゲート絶縁膜１９側に読み出される。しかしながら、図１３Ｂ（２）に示すように、ゲート絶縁膜１９に接する部分においては、重複領域３１”とピニング領域３１との間のポテンシャルの深さ関係は、受光期間と同様に維持された状態で、全体的に深くなる。このため、［ｐ＋］であるピニング領域３１のポテンシャルは、［ｐ--］である重複領域３１”のポテンシャルよりも浅く、大きな段差が残される。したがって、重複領域３１”に信号電荷ｅが残留してしまうのである。
【００９０】
≪４．変形例≫
図１４には、本技術の固体撮像素子の変形例１〜３の断面図を示す。以下、これらの図に基づいて、固体撮像素子の各変形例を説明する。尚、図１４Ａ〜１４Ｃにおいては、第1実施形態の固体撮像素子１-1に対して各変形例を適用した構成を図示しているが、各変形例は第２実施形態の固体撮像素子１-2に対しても同様に適用することが可能である。
【００９１】
［変形例１］
図１４Ａには固体撮像素子の変形例１として、緑色用の光電変換領域１５ｇからの信号電荷を読み出すための読出ゲート２１ｇ’も、貫通させたトレンチ１７ｇ’内に設けた固体撮像素子１ａの構成を示す。半導体基板１３には、光電変換領域１５ｒ，１５ｇ，１５ｂを挟んだ位置に、貫通形状のトレンチ１７ｒ，１７ｇ’が設けられている。この構成によれば、光電変換領域１５ｒ，１５ｇ，１５ｂに対する貫通形状のトレンチ１７ｒ，１７ｇ’の深さが安定するため、ばらつきのない撮像特性を得ることが可能になる。
【００９２】
［変形例２］
図１４Ｂには固体撮像素子の変形例２として、赤色用の光電変換領域１５ｒからの信号電荷を読み出すための読出ゲート２１ｒも、半導体基板１３を貫通しないトレンチ１７ｒ’とした固体撮像素子１ｂの構成を示す。この場合、トレンチ１７ｒ’は、赤色の光電変換領域１５ｒよりも深く形成されれば良い。
【００９３】
［変形例３］
図１４Ｃには固体撮像素子の変形例３として、フローティングディフュージョン２３から最も遠く半導体基板１３の最も深い位置配置された赤色用の光電変換領域１５ｒのみに、ポテンシャル調整領域２５ｒを設けた固体撮像素子１ｃの構成を示す。この場合、緑色の光電変換領域１５ｇは、トレンチ１７ｇの内壁を覆うゲート絶縁膜１９に接して設けられたものとする。このような構成であっても、フローティングディフュージョン２３から最も遠く半導体基板１３の最も深い位置に配置されたことにより、最も信号電荷を読み出し難い赤色用の光電変換領域１５ｒから、全ての信号電荷を読み出すことが可能になる。尚、この構成の場合、緑色の光電変換領域１５ｇからは、読出ゲート２１ｇに印加するゲート電圧を調整することにより、全ての信号を読み出すようにする。
【００９４】
尚、この変形例３は、変形例１または変形例２と組み合わせることもできる。
【００９５】
以上説明した実施形態および変形例では、半導体基板１３の受光面Ａ側に読出ゲート２１ｒ，２１ｇ，２１ｂやフローティングディフュージョン２３を設けた構成の固体撮像素子に本技術を適用した構成を説明した。しかしながら本技術は、半導体基板１３において受光面Ａとは逆の表面側に読出ゲート２１ｒ，２１ｇ，２１ｂやフローティングディフュージョン２３を設けた、いわゆる裏面照射型の固体撮像素子にも同様に適用できる。この場合、フローティングディフュージョン２３と離れた深さ位置に配置された光電変換領域に接するように、ポテンシャル調整領域を設ければ良い。
【００９６】
また以上説明した実施形態および変形例では、半導体基板１３、光電変換領域１５ｒ，１５ｇ，１５ｂ、およびフローティングディフュージョン２３の導電型がｎ型である構成の固体撮像素子に本技術を適用した構成を説明した。しかしながら本技術は、これとは逆の導電型の固体撮像素子にも同様に適用可能である。この場合、実施形態および変形例で説明した「ｎ型」を「ｐ型」に、「ｐ型」を「ｎ型」に読み替え、さらにポテンシャルの深さについての「浅い」を「深い」に、「深い」を「浅い」に読み替えれば良い。
【００９７】
≪５．第３実施形態≫
（固体撮像素子を用いた電子機器の例）
上述の実施形態で説明した本技術に係る固体撮像素子は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器用の固体撮像装置に設けることができる。
【００９８】
図１５は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９１は、固体撮像装置１と、固体撮像装置１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置１を駆動する駆動回路９５と、固体撮像装置１の出力信号を処理する信号処理回路９６とを有する。
【００９９】
固体撮像装置１は、上述した実施形態および変形例で説明した構成の固体撮像素子を用いて構成された画素を有するものである。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。この撮像面には、複数の画素が配列され、この画素を構成する固体撮像素子の光電変換領域に対して、光学系９３からの入射光が導かれる。これにより、固体撮像装置１の光電変換領域内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【０１００】
以上説明した本実施形態に係る電子機器によれば、上述した実施形態や変形例で示した撮像特性の良好な固体撮像素子を備えたことにより、撮像機能を有する電子機器における高精彩な撮像を達成することが可能になる。
【０１０１】
尚、本技術は以下のような構成も取ることができる。
【０１０２】
（１）
半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、
前記ゲート絶縁膜との間に間隔を保って前記半導体基板の内部に設けられた光電変換領域と、
前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域とを備えた
固体撮像素子。
【０１０３】
（２）
前記ポテンシャル調整領域は、前記光電変換領域と同じ深さ位置に設けられている
（１）記載の固体撮像素子。
【０１０４】
（３）
前記半導体基板の内部には、複数の前記光電変換領域が深さ方向に積層して配置され、
前記ポテンシャル調整領域は、複数の前記光電変換領域のうち前記フローティングディフュージョンから最も遠く位置する光電変換領域に接して設けられている
（１）または（２）記載の固体撮像素子。
【０１０５】
（４）
複数の前記光電変換領域のうち前記ポテンシャル調整領域が接して設けられた光電変換領域は、赤色光に対する光電変換領域である
（３）記載の固体撮像素子。
【０１０６】
（５）
前記読出ゲートは、前記半導体基板に貫通して設けられたトレンチ内に配置されている
（１）〜（４）の何れかに記載の固体撮像素子。
【０１０７】
（６）
前記半導体基板において前記光電変換領域に対する受光面側に、前記フローティングディフュージョンが配置されている
（１）〜（５）の何れかに記載の固体撮像素子。
【０１０８】
（７）
前記半導体基板は、前記光電変換領域および前記フローティングディフュージョンと同一の導電型で構成されている
（１）〜（６）の何れかに記載の固体撮像素子。
【０１０９】
（８）
前記半導体基板の内部には、前記トレンチの側壁に沿って前記光電変換領域とは逆導電型のピニング領域が設けられ、
前記ポテンシャル調整領域と前記ピニング領域とが重なる重複領域は、当該ポテンシャル調整領域を構成する不純物と当該ピニング領域を構成する不純物とを合わせて含む
（１）〜（７）の何れかに記載の固体撮像素子。
【０１１０】
（９）
前記ポテンシャル調整領域の一部が、前記ピニング領域と重なって配置された
（８）記載の固体撮像素子。
【０１１１】
（１０）
半導体基板に不純物を導入することにより、当該半導体基板の内部に光電変換領域を形成すると共に、当該半導体基板および当該光電変換領域と同一の導電型でかつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低いポテンシャル調整領域を当該光電変換領域に接して形成することと、
前記光電変換領域との間に間隔を保って前記ポテンシャル調整領域に接するトレンチを前記半導体基板に形成することと、
前記トレンチ内に前記光電変換領域との間に間隔を保ってゲート絶縁膜を介して読出ゲートを形成することと、
前記半導体基板の表面層に不純物を導入することにより、前記光電変換領域との間に間隔を保って当該半導体基板の表面層に前記読出ゲートに近接するフローティングディフュージョンを形成することとを含む
固体撮像素子の製造方法。
【０１１２】
（１１）
前記トレンチは前記半導体基板を貫通して形成される
（１０）記載の固体撮像素子の製造方法。
【０１１３】
（１２）
前記トレンチを形成した後、前記ゲート絶縁膜および前記読出ゲートを形成する前に、当該トレンチの内壁から前記半導体基板に不純物を導入することにより、当該トレンチの内壁に沿って前記光電変換領域とは逆導電型のピニング領域を形成する
（１０）または（１１）記載の固体撮像素子の製造方法。
【０１１４】
（１３）
前記ピニング領域の形成においては、前記ポテンシャル調整領域の一部に当該ピニング領域を重ねる
（１２）記載の固体撮像素子の製造方法。
【０１１５】
（１４）
半導体基板に形成したトレンチ内にゲート絶縁膜を介して埋め込まれた読出ゲートと、
前記ゲート絶縁膜との間に間隔を保って前記半導体基板の内部に設けられた光電変換領域と、
前記光電変換領域との間に間隔を保って前記半導体基板の表面層に設けられたフローティングディフュージョンと、
前記半導体基板および前記光電変換領域と同一の導電型で、かつ当該半導体基板および当該光電変換領域よりも当該導電型の濃度が低い不純物領域であって、当該光電変換領域と前記ゲート絶縁膜とに接して配置されたポテンシャル調整領域と、
前記光電変換領域に入射光を導く光学系とを備えた
電子機器。
【符号の説明】
【０１１６】
１-1，１-2，１ａ，１ｂ，１ｃ…固体撮像素子、１３…半導体基板、１５ｒ，１５ｇ，１５ｂ…光電変換領域、１７ｒ…トレンチ（貫通）、１７ｒ’…トレンチ、１７ｇ…トレンチ、１７ｇ’…トレンチ（貫通）、１９…ゲート絶縁膜、２１ｒ，２１ｇ…読出ゲート（埋込電極）、２１ｂ…読出ゲート、２３…フローティングディフュージョン、２５ｒ，２５ｇ…ポテンシャル調整領域、３１…ピニング領域、３１’…重複領域、９１…電子機器、９３…光学系、Ａ…受光面
【図１】
0005891624.tif 000002
【図２】
0005891624.tif 000003
【図３】
0005891624.tif 000004
【図４】
0005891624.tif 000005
【図５】
0005891624.tif 000006
【図６】
0005891624.tif 000007
【図７】
0005891624.tif 000008
【図８】
0005891624.tif 000009
【図９】
0005891624.tif 000010
【図１０】
0005891624.tif 000011
【図１１】
0005891624.tif 000012
【図１２】
0005891624.tif 000013
【図１３】
0005891624.tif 000014
【図１４】
0005891624.tif 000015
【図１５】
0005891624.tif 000016