(57)【特許請求の範囲】
【請求項１】
複数チャンネルの発光素子の共通に接続された第１端子に駆動電圧を供給するスイッチング電源を制御するとともに、前記複数チャンネルの発光素子それぞれに流れる駆動電流を制御する制御回路であって、
それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に設けられた複数の検出抵抗と、
それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に前記検出抵抗と直列に設けられた複数のスイッチと、
複数の前記検出抵抗それぞれに生ずる電圧降下に応じた検出電圧を受け、最も小さい検出電圧と所定の基準電圧との誤差に応じたフィードバック電圧を生成する誤差増幅器と、
前記フィードバック電圧に応じてデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづき前記スイッチング電源のスイッチング素子を駆動するドライバと、
それぞれがチャンネルごとに設けられ、所定の周期で対応するスイッチをスイッチングするスイッチング回路であって、対応するスイッチのオン時間を、対応する検出電圧と反比例するように調節する、複数のスイッチング回路と、
それぞれがチャンネルごとに設けられ、対応するスイッチのオン状態において、対応する検出電圧を対応するスイッチング回路に出力し、対応するスイッチのオフ状態において、オフする直前の対応する検出電圧をサンプルホールドする、複数のサンプルホールド回路と、
を備え、
前記複数のスイッチング回路はそれぞれ、対応するサンプルホールド回路の出力電圧に応じた電圧が入力される演算増幅器を含むことを特徴とする制御回路。
【請求項２】
前記複数のスイッチング回路はそれぞれ、
キャパシタと、
対応するサンプルホールド回路の出力電圧に応じた電圧が入力される前記演算増幅器を含み、所定の周期ごとに、対応するサンプルホールド回路の出力電圧に比例した充電電流によって前記キャパシタの充電または放電を開始する充放電回路と、
を備え、
前記充放電回路が前記キャパシタの充電または放電を開始してから、前記キャパシタに生ずる電圧変化量が所定値に達するまでの間、対応するスイッチをオンし、その後、次に充電または放電を開始するタイミングまで対応するスイッチをオフする動作を繰り返すことを特徴とする請求項１に記載の制御回路。
【請求項３】
複数チャンネルの発光素子の共通に接続された第１端子に駆動電圧を供給するスイッチング電源を制御するとともに、前記複数チャンネルの発光素子それぞれに流れる駆動電流を制御する制御回路であって、
それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に設けられた複数の検出抵抗と、
それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に前記検出抵抗と直列に設けられた複数のスイッチと、
複数の前記検出抵抗それぞれに生ずる電圧降下に応じた検出電圧を受け、最も小さい検出電圧と所定の基準電圧との誤差に応じたフィードバック電圧を生成する誤差増幅器と、
前記フィードバック電圧に応じてデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづき前記スイッチング電源のスイッチング素子を駆動するドライバと、
それぞれがチャンネルごとに設けられ、所定の周期で対応するスイッチをスイッチングするスイッチング回路であって、対応するスイッチのオン時間を、対応する検出電圧と反比例するように調節する、複数のスイッチング回路と、
それぞれがチャンネルごとに設けられ、対応するスイッチのオン状態において、対応する検出電圧を対応するスイッチング回路に出力し、対応するスイッチのオフ状態において、オフする直前の対応する検出電圧をサンプルホールドする、複数のサンプルホールド回路と、
を備え、
前記複数のスイッチング回路はそれぞれ、対応するサンプルホールド回路の出力電圧に応じた電圧が入力される演算増幅器を含み、
前記複数のスイッチング回路はそれぞれ、
一端の電位が固定されたキャパシタと、
対応するサンプルホールド回路の出力電圧に応じた電圧が入力される前記演算増幅器を含み、オン状態において対応するサンプルホールド回路の出力電圧に比例した充電電流を生成し、前記キャパシタを充電し、オフ状態において前記キャパシタの電位を初期化する充放電回路と、
所定のしきい値電圧を生成するしきい値電圧源と、
前記キャパシタの電圧が前記しきい値電圧に達するとアサートされる比較信号を生成するコンパレータと、
所定の周期ごとにアサートされるリセット信号を生成するオシレータと、
前記比較信号がアサートされるたびに前記スイッチをオフ、前記充放電回路をオンし、前記リセット信号がアサートされるたびに前記スイッチをオン、前記充放電回路をオフするロジック回路と、
を備えることを特徴とする制御回路。
【請求項４】
前記充放電回路は、
一端が接地された第１抵抗と、
前記第１抵抗と直列に設けられた第１トランジスタと、
その非反転入力端子に対応するサンプルホールド回路の出力電圧が入力され、その反転入力端子が前記第１抵抗の他端と接続され、その出力端子が前記第１トランジスタの制御端子と接続された第１演算増幅器と、
前記第１トランジスタに流れる電流を折り返して前記キャパシタに供給する第１カレントミラー回路と、
前記キャパシタと並列に設けられた初期化スイッチと、
を含み、
前記初期化スイッチがオフのときオン状態、前記初期化スイッチがオンのときオフ状態であることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記しきい値電圧源は、
一端が接地された第２抵抗と、
一端が接地された第３抵抗と、
前記第２抵抗と直列に設けられた第２トランジスタと、
その非反転入力端子に、前記しきい値電圧を指示する指示電圧が入力され、その反転入力端子が前記第２抵抗の他端と接続され、その出力端子が前記第２トランジスタの制御端子と接続された第２演算増幅器と、
前記第２トランジスタに流れる電流を折り返して前記第２抵抗に供給する第２カレントミラー回路と、
を備え、前記第３抵抗に生ずる電圧降下を、前記しきい値電圧として出力することを特徴とする請求項３に記載の制御回路。
【請求項６】
前記ロジック回路は、前記比較信号がアサートされると前記スイッチのオフに対応するレベルとなり、前記リセット信号がアサートされると前記スイッチのオンに対応するレベルとなるパルス信号を生成するフリップフロップを含み、前記パルス信号に応じて前記スイッチを制御することを特徴とする請求項３に記載の制御回路。
【請求項７】
前記充放電回路は、対応するサンプルホールド回路の出力電圧を電流に変換する第１Ｖ／Ｉ変換回路を含み、
前記しきい値電圧源は、
調光制御電圧を電流に変換する第２Ｖ／Ｉ変換回路と、
前記第２Ｖ／Ｉ変換回路の出力電流の経路上に設けられた第３抵抗と、を含み、前記第３抵抗に生ずる電圧降下を、前記しきい値電圧として出力するよう構成され、
前記第１、第２Ｖ／Ｉ変換回路は、同じ構成を有することを特徴とする請求項３に記載の制御回路。
【請求項８】
前記複数のサンプルホールド回路はそれぞれ、
一端が接地され、他端が対応するスイッチング回路の入力端子と接続されたホールドキャパシタと、
対応するサンプルホールド回路の入力端子と、対応する検出抵抗の間に設けられ、対応するスイッチのオン状態においてオン、対応するスイッチのオフ状態においてオフするホールドスイッチと、
を含むことを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項９】
前記発光素子は、直列に接続された複数の発光ダイオードを含む発光ダイオードストリングであることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
複数チャンネルの発光素子と、
前記複数チャンネルの発光素子の共通に接続された一端に駆動電圧を供給するスイッチング電源と、
を備え、前記スイッチング電源は、
スイッチング素子を含む出力回路と、
前記スイッチング素子を駆動する請求項１から１０のいずれかに記載の制御回路と、
を含むことを特徴とする発光装置。
【請求項１２】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項１１に記載の発光装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の制御技術に関し、特に発光素子の駆動技術に関する。
【背景技術】
【０００２】
近年、液晶パネルのバックライトや照明機器として、ＬＥＤ（発光ダイオード）をはじめとする発光素子を利用した発光装置が利用される。図１は、本発明者が検討した発光装置の構成例を示す回路図である。ここで説明される発光装置１００３およびその動作は、本出願人が従来技術と認めるものではない。発光装置１００３は、複数（ｎチャンネル）のＬＥＤストリング（ＬＥＤバーともいう）６＿１〜６＿ｎと、スイッチング電源１００４と、電流駆動回路１００８を備える。
【０００３】
各ＬＥＤストリング６は、直列に接続された複数のＬＥＤを含む。スイッチング電源１００４は、入力電圧ＶＩＮを昇圧して複数のＬＥＤストリング６＿１〜６＿ｎのアノード側の一端に駆動電圧ＶＯＵＴを供給する。
【０００４】
電流駆動回路１００８は、アナログ調光およびバースト調光（ＰＷＭ調光ともいう）を併用して、ＬＥＤストリング６の輝度を調節する。電流源ＣＳｉ（１≦ｉ≦ｎ）は、対応するＬＥＤストリング６＿ｉのカソード側の一端に接続され、ＬＥＤストリング６＿ｉに、目標輝度に応じた駆動電流ＩＬＥＤを供給する。駆動電流ＩＬＥＤの大きさにもとづく調光をアナログ調光という。
【０００５】
ＰＷＭコントローラ１００９は、目標輝度に応じたデューティ比を有する調光用パルス信号ＰＷＭ１〜ＰＷＭｎを生成し、調光用パルス信号ＰＷＭに応じたデューティ比で電流源ＣＳ１〜ＣＳｎを間欠的にオンさせる。これにより、デューティ比に応じたオン期間（点灯期間）ＴＯＮにのみ、ＬＥＤストリング６に駆動電流ＩＬＥＤが流れることになり、駆動電流ＩＬＥＤの時間平均が制御され、輝度が調節される。
【０００６】
スイッチング電源１００４は、出力回路１１０２と、制御ＩＣ１１００を備える。出力回路１１０２は、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。制御ＩＣ１１００は、スイッチングトランジスタＭ１のオン、オフのデューティ比を制御することにより、駆動電圧ＶＯＵＴを調節する。
【０００７】
制御ＩＣ１１００は、電流源ＣＳの両端間の電圧、つまりＬＥＤストリング６のカソード側の一端の電位（検出電圧という）ＶＬＥＤが、所定の基準電圧ＶＲＥＦと一致するように、駆動電圧ＶＯＵＴを安定化させる。
【０００８】
誤差増幅器２０は、複数チャンネルの検出電圧ＶＬＥＤ１〜ＶＬＥＤｎのうち最も低いひとつ（単に検出電圧ＶＬＥＤという）と基準電圧ＶＲＥＦの誤差を増幅し、フィードバック電圧ＶＦＢを生成する。誤差増幅器２０は、トランスコンダクタンスアンプ（ｇｍアンプ）２１、フィードバックスイッチＳＷＦＢ、位相補償用の抵抗ＲＦＢおよびキャパシタＣＦＢを含む。フィードバックスイッチＳＷＦＢは、調光用パルス信号ＰＷＭが点灯期間を示すときにオンする。ｇｍアンプ２１は、検出電圧ＶＬＥＤと基準電圧ＶＲＥＦの誤差に応じた電流を生成する。この電流によってキャパシタＣＦＢが充放電され、フィードバック（ＦＢ）端子にフィードバック電圧ＶＦＢが発生する。
【０００９】
パルス変調器２２は、フィードバック電圧ＶＦＢに応じたデューティ比を有するパルス信号ＳＰＷＭを生成する。ドライバ２４は、パルス信号ＳＰＷＭにもとづきスイッチングトランジスタＭ１を駆動する。ドライバ２４は、バースト調光の点灯期間ＴＯＮにのみスイッチングトランジスタＭ１をスイッチングし、消灯期間ＴＯＦＦにおいてスイッチングを停止する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−１１４３２４号公報
【特許文献２】特開２００８−３００２０８号公報
【特許文献３】特開２００６−３３９２９８号公報
【特許文献４】特開２００８−０６４４７７号公報
【特許文献５】特開２００８−２５８４２８号公報
【特許文献６】特開２００７−１５８０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＬＥＤストリング６＿１〜６＿ｎの順方向電圧ＶＦ１〜ＶＦｎはチャンネルごとにばらつく。たとえば第１チャンネルの順方向電圧ＶＦ１が最も大きいとする。この場合、第１チャンネルの検出電圧ＶＬＥＤ１が最小となり、ＶＬＥＤ１＝ＶＲＥＦとなるようにスイッチングトランジスタＭ１がスイッチングされ、このとき出力電圧ＶＯＵＴ＝ＶＲＥＦ＋ＶＦ１が成り立つ。
【００１２】
その他のｉ番目（ｉ≠１）のチャンネルの検出電圧ＶＬＥＤｉは、
ＶＬＥＤｉ＝ＶＯＵＴ−ＶＦｉ
となる。一例としてＶＲＥＦ＝０．５Ｖ、ＶＦ１＝５５Ｖ、ＶＦ２〜ＶＦｎ＝５０．５Ｖとすると、第２チャンネル〜第ｎチャンネルの検出電圧ＶＬＥＤ２〜ＶＬＥＤｎ＝５Ｖとなる。第ｉチャンネルの電流源ＣＳｉにおける消費電力は、ＩＬＥＤｉ×ＶＬＥＤｉとなり、検出電圧が大きいと損失が大きくなるという問題がある。
【００１３】
また電流源ＣＳを構成するトランジスタを制御ＩＣ１１００に内蔵すると、制御ＩＣ１１００が発熱によって高温になってしまうという別の問題を引き起こす。
【００１４】
この問題を解決するためには、各チャンネルのＬＥＤストリング６の順方向電圧のばらつきを抑制すればよいが、これには部品選別が必要となり、コストが高くなる。特に液晶のバックライト用のＬＥＤストリング６は、白色ＬＥＤを数十〜数百個接続して構成されるため高価であり、それに加えての部品選別によるコスト増は許容できない。
【００１５】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、消費電力を低減可能なＬＥＤの駆動技術の提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、複数チャンネルの発光素子の共通に接続された第１端子に駆動電圧を供給するスイッチング電源を制御するとともに、複数チャンネルの発光素子それぞれに流れる駆動電流を制御する制御回路に関する。この制御回路は、それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に設けられた複数の検出抵抗と、それぞれがチャンネルごとに設けられ、対応する発光素子の電流経路上に検出抵抗と直列に設けられた複数のスイッチと、複数の検出抵抗それぞれに生ずる電圧降下に応じた検出電圧を受け、最も小さい検出電圧と所定の基準電圧との誤差に応じたフィードバック電圧を生成する誤差増幅器と、フィードバック電圧に応じてデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづきスイッチング電源のスイッチング素子を駆動するドライバと、それぞれがチャンネルごとに設けられ、所定の周期で対応するスイッチをスイッチングするスイッチング回路であって、対応するスイッチのオン時間を、対応する検出電圧と反比例するように調節する、複数のスイッチング回路と、それぞれがチャンネルごとに設けられ、対応するスイッチのオン状態において、対応する検出電圧を対応するスイッチング回路に出力し、対応するスイッチのオフ状態において、オフする直前の対応する検出電圧をサンプルホールドする、複数のサンプルホールド回路と、を備える。複数のスイッチング回路はそれぞれ、対応するサンプルホールド回路の出力電圧に応じた電圧が入力される演算増幅器を含む。
【００１７】
各チャンネルにおいて、検出抵抗に生ずる検出電圧は、そのチャンネルの発光素子に流れる駆動電流に比例する。つまり、そのチャンネルのスイッチのオン時間、つまり駆動電流が流れる発光時間は、駆動電流に反比例することになる。その結果、各チャンネルにおいて、発光素子の電圧降下にかかわらず、発光時間と駆動電流の積、つまり発光素子の輝度の時間平均を一定に保つことができる。またこの制御回路では、スイッチのオン抵抗を十分小さく構成した場合、その主たる電力損失は検出抵抗において生ずるところ、チャンネルごとに定電流源を用いる場合に比べて、その電力損失を低減できる。
そしてスイッチング回路が、検出電圧に応じた電圧が入力される演算増幅器を含む場合、演算増幅器の応答速度が遅いと、検出電圧のスイッチングに追従できず、オン時間が検出電圧に対して正確に反比例しなくなる。この態様によれば、サンプルホールド回路を設けることにより、演算増幅器の動作点がほぼ一定に保たれるため、演算増幅器の速度が遅くても、オン時間を正確に調節できる。
【００１８】
複数のスイッチング回路はそれぞれ、キャパシタと、対応するサンプルホールド回路の出力電圧に応じた電圧が入力される前記演算増幅器を含み、所定の周期ごとに、対応するサンプルホールド回路の出力電圧に比例した充電電流によってキャパシタの充電または放電を開始する充放電回路と、を備えてもよい。スイッチング回路は、充放電回路がキャパシタの充電または放電を開始してから、キャパシタに生ずる電圧変化量が所定のしきい値に達するまでの間、対応するスイッチをオンし、その後、次に充電または放電を開始するタイミングまで対応するスイッチをオフする動作を繰り返してもよい。
検出電圧ＶＳに比例した充電電流をＩＣＨＧ＝ｋ×ＶＳ（ｋは比例定数）、キャパシタの容量値をＣ、電圧変化量ΔＶのしきい値ＶＴＨをとすれば、スイッチのオン時間ＴＯＮは、式（１）で与えられ、オン時間ＴＯＮを、検出電圧ＶＳに反比例させることができる。
ＴＯＮ＝Ｃ×ＶＴＨ／ＩＣＨＧ＝Ｃ×ＶＴＨ／（ｋ×ＶＳ）      …（１）
また駆動電流の時間平均値ＩＬＥＤ＿ＡＶＥは、式（２）で与えられる。
ＩＬＥＤ＿ＡＶＥ＝ＩＬＥＤ×ＴＯＮ／ＴＰ      …（２）
したがって、この態様によれば、所定の周期ＴＰ、容量値Ｃ、比例定数ｋ、所定の周期ＴＰ、あるいは所定値ＶＴＨをパラメータとして、発光輝度を設定できる。
【００１９】
複数のスイッチング回路はそれぞれ、一端の電位が固定されたキャパシタと、対応するサンプルホールド回路の出力電圧に応じた電圧が入力される演算増幅器を含み、オン状態において対応するサンプルホールド回路の出力電圧に比例した充電電流を生成し、キャパシタを充電し、オフ状態においてキャパシタの電位を初期化する充放電回路と、所定のしきい値電圧を生成するしきい値電圧源と、キャパシタの電圧がしきい値電圧に達するとアサートされる比較信号を生成するコンパレータと、所定の周期ごとにアサートされるリセット信号を生成するオシレータと、比較信号がアサートされるたびにスイッチをオフ、充放電回路をオンし、リセット信号がアサートされるたびにスイッチをオン、充放電回路をオフするロジック回路と、を備えてもよい。
【００２０】
充放電回路は、一端が接地された第１抵抗と、第１抵抗と直列に設けられた第１トランジスタと、その非反転入力端子に対応するサンプルホールド回路の出力電圧が入力され、その反転入力端子が第１抵抗の他端と接続され、その出力端子が第１トランジスタの制御端子と接続された第１演算増幅器と、第１トランジスタに流れる電流を折り返してキャパシタに供給する第１カレントミラー回路と、キャパシタと並列に設けられた初期化スイッチと、を含んでもよい。充放電回路は、初期化スイッチがオフのときオン状態、初期化スイッチがオンのときオフ状態である。
【００２１】
ある態様の制御回路は、しきい値電圧を生成するしきい値電圧源をさらに備えてもよい。しきい値電圧源は、一端が接地された第２抵抗と、一端が接地された第３抵抗と、第２抵抗と直列に設けられた第２トランジスタと、その非反転入力端子に、しきい値電圧を指示する指示電圧が入力され、その反転入力端子が第２抵抗の他端と接続され、その出力端子が第２トランジスタの制御端子と接続された第２演算増幅器と、第２トランジスタに流れる電流を折り返して第２抵抗に供給する第２カレントミラー回路と、を備え、第３抵抗に生ずる電圧降下を、しきい値電圧として出力してもよい。
【００２２】
ロジック回路は、比較信号がアサートされるとスイッチのオフに対応するレベルとなり、リセット信号がアサートされるとスイッチのオンに対応するレベルとなるパルス信号を生成するフリップフロップを含み、パルス信号に応じてスイッチを制御してもよい。
【００２３】
充放電回路は、検出電圧を電流に変換する第１Ｖ／Ｉ変換回路を含んでもよい。しきい値電圧源は、調光制御電圧を電流に変換する第２Ｖ／Ｉ変換回路と、第２Ｖ／Ｉ変換回路の出力電流の経路上に設けられた第３抵抗と、を含み、第３抵抗に生ずる電圧降下を、しきい値電圧として出力するよう構成されてもよい。第１、第２Ｖ／Ｉ変換回路は、同じ構成を有してもよい。この場合、回路素子の特性がばらついても、そのばらつきが第１Ｖ／Ｉ変換回路と第２Ｖ／Ｉ変換回路で相殺し合うため、オン時間のばらつきを抑制できる。
【００２４】
発光素子は、直列に接続された複数の発光ダイオードを含む発光ダイオードストリングであってもよい。
【００２５】
ある態様の制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２６】
本発明の別の態様は、発光装置に関する。この発光装置は、複数チャンネルの発光素子と、複数チャンネルの発光素子の共通に接続された一端に駆動電圧を供給するスイッチング電源と、を備える。スイッチング電源は、スイッチング素子を含む出力回路と、スイッチング素子を駆動する上述のいずれかに記載の制御回路と、を含んでもよい。
【００２７】
本発明のさらに別の態様は、電子機器に関する。この電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備える。
【００２８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２９】
本発明のある態様によれば、消費電力を低減できる。
【図面の簡単な説明】
【００３０】
【図１】本発明者が検討した発光装置の構成例を示す回路図である。
【図２】実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【図３】図２の制御ＩＣの動作を示す波形図である。
【図４】図２のスイッチング回路の具体的な構成例を示す回路図である。
【図５】図４のスイッチング回路の動作を示す波形図である。
【図６】第１演算増幅器の応答速度が遅い場合の、制御ＩＣの動作波形図である。
【図７】変形例に係る制御ＩＣの構成を示す回路図である。
【図８】図７の制御ＩＣの動作を示す波形図である。
【発明を実施するための形態】
【００３１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３３】
図２は、実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【００３４】
電子機器２は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器であり、発光装置３とＬＣＤ（Liquid Crystal Display）パネル５を備える。発光装置３はＬＣＤパネル５のバックライトとして設けられる。
【００３５】
発光装置３は、複数チャンネルのＬＥＤストリング６＿１〜６＿ｎと、スイッチング電源４と、を備える。
【００３６】
各ＬＥＤストリング６は、直列に接続された複数のＬＥＤを含む発光素子である。スイッチング電源４は、昇圧型のＤＣ／ＤＣコンバータであり、入力端子Ｐ１に入力された入力電圧（たとえば電池電圧）ＶＩＮを昇圧して、出力端子Ｐ２に接続される出力ラインに、出力電圧（駆動電圧）ＶＯＵＴを発生させる。複数のＬＥＤストリング６＿１〜６＿ｎそれぞれの一端（アノード）は、出力ラインに共通に接続される。
【００３７】
スイッチング電源４は、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。またそのトポロジーにさまざまな変形があることが当業者には理解され、本発明において限定されるものではない。
【００３８】
制御ＩＣ１００のスイッチング端子Ｐ４は、スイッチングトランジスタＭ１のゲートと接続される。制御ＩＣ１００は、ＬＥＤストリング６の点灯に必要な出力電圧ＶＯＵＴが得られるように、フィードバックによりスイッチングトランジスタＭ１のオン、オフのデューティ比を調節する。なおスイッチングトランジスタＭ１は制御ＩＣ１００に内蔵されてもよい。
【００３９】
制御ＩＣ１００は、スイッチング電源４を制御するとともに、複数チャンネルのＬＥＤストリング６＿１〜６＿ｎそれぞれに流れる駆動電流ＩＬＥＤ１〜ＩＬＥＤｎを制御する。
【００４０】
制御ＩＣ１００は、複数の検出抵抗ＲＳ１〜ＲＳｎ、複数の駆動スイッチ（以下、単にスイッチという）ＳＷ１＿１〜ＳＷ１＿ｎ、誤差増幅器２０、パルス変調器２２、ドライバ２４、複数のスイッチング回路２６＿１〜２６＿ｎを備える。
【００４１】
複数の検出抵抗ＲＳ１〜ＲＳｎはそれぞれ、チャンネルごとに、対応するＬＥＤストリング６＿１〜６＿ｎの電流経路上に設けられる。検出抵抗ＲＳｉは、対応するＬＥＤストリング６＿ｉに流れる駆動電流ＩＬＥＤｉを検出するために設けられ、その両端間には、駆動電流ＩＬＥＤｉに比例した電圧降下ＶＳｉが生ずる。検出抵抗ＲＳｉの抵抗値は数Ωである。
【００４２】
スイッチＳＷ１＿１〜ＳＷ１＿ｎはそれぞれ、チャンネルごとに、対応するＬＥＤストリング６＿１〜６＿ｎの電流経路上に、検出抵抗ＲＳ１〜ＲＳｎと直列に設けられる。後述の検出電圧ＶＳにもとづく制御を簡略化するためには、検出抵抗ＲＳが接地端子側、スイッチＳＷ１がＬＥＤストリング６側に設けることが好ましいが、配置を逆にしてもよい。
【００４３】
本実施の形態では、スイッチＳＷ１＿１〜ＳＷ１＿ｎは制御ＩＣ１００に集積化され、検出抵抗ＲＳ１〜ＲＳｎは、制御ＩＣ１００に外付けされる。高精度な低抵抗値を有する抵抗を形成可能なプロセスを使用する場合、検出抵抗ＲＳ１〜ＲＳｎを制御ＩＣ１００に内蔵してもよい。またスイッチＳＷ１＿１〜ＳＷ１＿ｎを制御ＩＣ１００に外付けしてもよい。
【００４４】
誤差増幅器２０は、複数の検出抵抗ＲＳ１〜ＲＳｎそれぞれに生ずる電圧降下に応じた検出電圧ＶＳ１〜ＶＳｎを受け、スイッチＳＷ１＿１〜ＳＷ１＿ｎがオンしているチャンネルの中で最も小さい検出電圧と所定の基準電圧ＶＲＥＦとの誤差に応じたフィードバック電圧ＶＦＢを生成する。誤差増幅器２０は、具体的には図１と同様に構成されてもよい。
【００４５】
たとえば、各チャンネルにはスイッチＳＷ２＿ｉが設けられる。スイッチＳＷ２＿ｉは、対応するスイッチＳＷ１＿ｉがオフのとき、検出電圧ＶＳｉが生ずるラインをプルアップする。これにより、スイッチＳＷ１＿ｉがオフしているチャンネルの検出電圧ＶＳｉはハイレベル電圧（たとえば電源電圧）にプルアップされ、その他のチャンネルの検出電圧ＶＳよりも高くなるため、誤差増幅器２０によるフィードバックから除外される。
【００４６】
パルス変調器２２は、フィードバック電圧ＶＦＢに応じてデューティ比が調節されるパルス信号ＳＰＷＭを生成する。パルス変調器２２の構成は特に限定されず、電圧モード、ピーク電流モード、平均電流モードをはじめとするさまざまな変調器を利用できる。
【００４７】
ドライバ２４は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１をスイッチングする。
【００４８】
複数のスイッチング回路２６＿１〜２６＿ｎは、チャンネルごとに設けられる。各スイッチング回路２６＿ｉは、所定の周期で、対応するスイッチＳＷ１＿ｉをスイッチングする。スイッチング回路２６ｉは、対応するスイッチＳＷ１＿ｉのオン時間ＴＯＮｉを、対応する検出電圧ＶＳｉと反比例するように調節する。
ＴＯＮｉ＝αｉ／ＶＳｉ＝αｉ／（ＲＳｉ×ＩＬＥＤｉ）
αｉは反比例の係数である。本実施の形態において、各チャンネルの抵抗値ＲＳｉおよび反比例係数αｉはすべて同じ値に設定される。
【００４９】
以上が制御ＩＣ１００の構成である。続いてその動作を説明する。図３は、図２の制御ＩＣ１００の動作を示す波形図である。ここでは、チャンネル数ｎ＝３の場合を説明する。また各チャンネルのＬＥＤストリングの電圧降下には、ＶＦ１＞ＶＦ２＞ＶＦ３が成り立つものとする。また説明の簡素化および理解の容易化のため、スイッチＳＷ１のオン抵抗は無視する。
【００５０】
このとき、複数チャンネルのうち、第１チャンネルの検出電圧ＶＳ１が最も小さくなる。したがってフィードバックによって、ＶＳ１＝ＶＲＥＦが成り立つように、出力電圧ＶＯＵＴが調節される。このときの出力電圧ＶＯＵＴは、式（３）で与えられる。
ＶＯＵＴ＝ＶＲＥＦ＋ＶＦ１      …（３）
【００５１】
そして第１チャンネルにおいて、検出電圧ＶＳ１＝ＶＲＥＦが成り立つように出力電圧ＶＯＵＴが調節される結果、第１チャンネルのＬＥＤストリング６＿１に流れる駆動電流ＩＬＥＤ１の振幅は、式（４）で与えられる。
ＩＬＥＤ１＝ＶＲＥＦ／ＲＳ１      …（４）
【００５２】
第２チャンネルにおいては、ＶＳ２＝ＶＯＵＴ−ＶＦ２が成り立つから、駆動電流は、ＩＬＥＤ２＝（ＶＯＵＴ−ＶＦ２）／ＲＳ２となる。また第３チャンネルにおいては、ＶＳ３＝ＶＯＵＴ−ＶＦ３が成り立つから、駆動電流は、ＩＬＥＤ３＝（ＶＯＵＴ−ＶＦ３）／ＲＳ３となる。任意のチャンネルに拡張すれば、ＩＬＥＤｉ＝（ＶＯＵＴ−ＶＦｉ）／ＲＳｉである。
【００５３】
ＶＦ１＞ＶＦ２＞ＶＦ３が成り立つとき、ＩＬＥＤ１＞ＩＬＥＤ２＞ＩＬＥＤ３となる。
各チャンネルのスイッチング回路２６＿ｉは、対応するスイッチＳＷ１＿ｉのオン時間ＴＯＮｉを、検出電圧ＶＳｉ、言い換えれば駆動電流ＩＬＥＤｉに反比例するよう調節する。
【００５４】
以上が制御ＩＣ１００の動作である。この制御ＩＣ１００によれば、各チャンネルのスイッチＳＷ１＿ｉのオン時間ＴＯＮｉ、つまり駆動電流ＩＬＥＤｉが流れる発光時間は、駆動電流ＩＬＥＤｉに反比例することになる。その結果、各チャンネルにおいて、ＬＥＤストリング６の電圧降下ＶＦにかかわらず、発光時間と駆動電流ＩＬＥＤの積、つまり発光素子の輝度の時間平均を一定に保つことができる。
【００５５】
また制御ＩＣ１００によれば、図１の比較技術に比べて消費電力を低減できる。なぜなら、図１の制御ＩＣ１１００では、電流源ＣＳｉの消費電量は、ＶＬＥＤｉ×ＩＬＥＤｉで与えられるが、駆動電流ＩＬＥＤｉの大きさと、電流源ＣＳｉの両端間の電圧ＶＬＥＤｉには相関がない。したがって、順方向電圧ＶＦｉが小さいチャンネルでは、ＶＬＥＤｉが無駄に大きくなり、消費電力が大きくなる。これに対して図２の制御ＩＣ１００では、検出抵抗ＲＳｉの電圧降下ＶＳｉは、駆動電流ＩＬＥＤｉに比例するため、無駄な消費電力を低減することができる。
【００５６】
なおスイッチング回路２６によるスイッチＳＷ１のスイッチングを、バースト調光のスイッチングと混同してはならず、スイッチング回路２６によるスイッチングは、いわゆるアナログ調光に対応する機能である。したがって、スイッチング回路２６による調光と、バースト調光を併用することも可能である。この場合、スイッチＳＷ１＿１〜ＳＷ１＿ｎをバースト調光用のスイッチとしても利用できる。
【００５７】
続いて、制御ＩＣ１００の具体的な構成を説明する。
図４は、図２のスイッチング回路２６の具体的な構成例を示す回路図である。
複数のスイッチング回路２６はそれぞれ同様に構成される。
スイッチング回路２６は、主としてキャパシタＣ２および充放電回路３０を備える。
充放電回路３０は、所定の周期ＴＰごとに、対応する検出電圧ＶＳｉに比例した充電電流ＩＣＨＧｉによってキャパシタＣ２の充電を開始する。別の実施の形態においては、検出電圧ＶＳｉに比例した電流ＩＣＨＧｉによってキャパシタＣ２を放電してもよい。
【００５８】
スイッチング回路２６は、充放電回路３０がキャパシタＣ２の充電（または放電）を開始してから、キャパシタＣ２に生ずる電圧変化量ΔＶが所定値ＶＴＨｉに達するまでの間、対応するスイッチＳＷ１＿ｉをオンし、その後、次に充電（または放電）を開始するタイミングまで対応するスイッチＳＷ１＿ｉをオフする動作を繰り返す。
【００５９】
検出電圧ＶＳｉに比例した充電電流をＩＣＨＧｉ＝ｋｉ×ＶＳｉ（ｋｉは比例定数）、キャパシタＣ２の容量値をＣｉ、電圧変化量ΔＶのしきい値をＶＴＨｉとすれば、スイッチＳＷ１＿ｉのオン時間ＴＯＮｉは、式（５）で与えられ、オン時間ＴＯＮｉを、検出電圧ＶＳｉに反比例させることができる。
ＴＯＮｉ＝Ｃ×ＶＴＨｉ／ＩＣＨＧｉ＝Ｃ×ＶＴＨｉ／（ｋｉ×ＶＳ）＝Ｃ×ＶＴＨｉ／（ｋｉ×ＲＳｉ×ＩＬＥＤｉ）      …（５）
つまり、式（１）の係数αｉは、αｉ＝Ｃ×ＶＴＨｉ／ｋｉとなる。
【００６０】
また駆動電流ＩＬＥＤｉの時間平均値ＩＬＥＤ＿ＡＶＥは、式（６）で与えられる。
ＩＬＥＤｉ＿ＡＶＥ＝ＩＬＥＤｉ×ＴＯＮ／ＴＰ      …（６）
したがって、所定の周期ＴＰ、容量値Ｃｉ、比例定数ｋｉ、所定の周期ＴＰ、あるいはしきい値ＶＴＨｉをパラメータとして、発光輝度を設定できる。
【００６１】
より具体的には、スイッチング回路２６は、キャパシタＣ２、充放電回路３０、コンパレータ３６、オシレータ３８、ロジック部４０、しきい値電圧源５０を備える。
【００６２】
充放電回路３０は、オンオフが切りかえ可能に構成され、（１）オン状態において、対応する検出電圧ＶＳｉに比例した充電電流ＩＣＨＧｉを生成し、キャパシタＣ２を充電し、（２）オフ状態において、キャパシタＣ２の電位ＶＣ２を初期化する。
【００６３】
充放電回路３０は、第１Ｖ／Ｉ変換回路３２と初期化スイッチ３４を含む。第１Ｖ／Ｉ変換回路３２は、第１抵抗Ｒ１１、第１トランジスタＭ１１、第１演算増幅器ＯＡ１、第１カレントミラー回路ＣＭ１を含む。第１抵抗Ｒ１１の一端は接地される。第１トランジスタＭ１１は第１抵抗Ｒ１１と直列に設けられる。第１演算増幅器ＯＡ１の非反転入力端子（＋）には、対応する検出電圧ＶＳｉが入力され、その反転入力端子（−）は第１抵抗Ｒ１１の他端と接続される。第１演算増幅器ＯＡ１の出力端子は第１トランジスタＭ１１の制御端子と接続される。第１カレントミラー回路ＣＭ１は、第１トランジスタＭ１１に流れる電流を折り返して充電電流ＩＣＨＧｉ（＝）生成し、キャパシタＣ２に供給する。この構成では、ＩＣＨＧｉ＝ＶＳｉ／Ｒ１１×β１となる。β１は、第１カレントミラー回路ＣＭ１のミラー比である。つまり上記係数ｋｉは、ｋｉ＝β１／Ｒ１１となる。
【００６４】
初期化スイッチ３４は、キャパシタＣ２と並列に設けられる。充放電回路３０は、初期化スイッチ３４がオフのときオン状態、初期化スイッチ３４がオンのときオフ状態である。
【００６５】
しきい値電圧源５０は、所定のしきい値電圧ＶＴＨｉを生成する。しきい値電圧源５０は、充放電回路３０と同様に構成されている。具体的にはしきい値電圧源５０は、第２Ｖ／Ｉ変換回路５２と、第３抵抗Ｒ１３を備える。第２Ｖ／Ｉ変換回路５２は、第２演算増幅器ＯＡ２、第２抵抗Ｒ１２、第２トランジスタＭ１２、第２カレントミラー回路ＣＭ２を含み、第１Ｖ／Ｉ変換回路３２と同様に構成される。第２演算増幅器ＯＡ２の非反転入力端子（＋）には、外部からの調光制御電圧ＶＤＩＭが入力される。第２Ｖ／Ｉ変換回路５２は、電流ＩＤＩＭ＝ＶＤＩＭ／Ｒ１２×β２を生成する。β２は第２カレントミラー回路ＣＭ２のミラー比である。第３抵抗Ｒ１３の一端は接地され、電流ＩＤＩＭの経路上に設けられる。第３抵抗Ｒ１３の電圧降下が、しきい値電圧ＶＴＨｉとなり、それは制御電圧ＶＤＩＭに比例する。
ＶＴＨｉ＝ＩＤＩＭ×Ｒ１３＝ＶＤＩＭ／Ｒ１２×β２×Ｒ１３      …（７）
なおしきい値電圧源５０の構成は特に限定されず、公知の電圧源を利用できる。しきい値電圧ＶＴＨｉを外部から設定するために、第２抵抗Ｒ１２を外付け部品としてもよい。
【００６６】
コンパレータ３６は、キャパシタＣ２の電圧ＶＣ２をしきい値電圧ＶＴＨｉと比較する。コンパレータ３６は、キャパシタＣ２の電圧ＶＣ２、つまりその変化量が所定のしきい値電圧ＶＴＨｉに達するとアサート（ここではローレベル）される比較信号Ｓ１を生成する。
【００６７】
キャパシタＣ２の容量値がばらつくと、コンパレータ３６に入力されるキャパシタ電圧ＶＣ２がばらつく。このばらつきをキャンセルするため、第１抵抗Ｒ１１をトリミング可能とすることが望ましい。また第３抵抗Ｒ１３の抵抗値がばらつくと、コンパレータ３６に入力される電圧ＶＴＨｉがばらつく。このばらつきをキャンセルするため、第３抵抗Ｒ１３をトリミング可能とすることが好ましい。
【００６８】
オシレータ３８は、所定の周期ＴＰごとにアサートされるリセット信号Ｓ２を生成する。オシレータ３８の発振周波数、つまり周期ＴＰは、外付けの抵抗ＲＴによって調節可能とすることが望ましい。オシレータ３８は、全チャンネルで共有される。
【００６９】
ロジック部４０は、比較信号Ｓ１とリセット信号Ｓ２を受ける。ロジック部４０は、比較信号Ｓ１がアサートされるたびにスイッチＳＷ１＿ｉをオフ、充放電回路３０をオンし、リセット信号Ｓ２がアサートされるたびにスイッチＳＷ１＿ｉをオン、充放電回路３０をオフする。上述のスイッチＳＷ２＿ｉも、ロジック部４０によって制御することができる。
【００７０】
ロジック部４０は、比較信号Ｓ１がアサートされるとスイッチＳＷ１＿ｉのオフに対応するレベル（ローレベル）となり、リセット信号Ｓ２がアサートされるとスイッチＳＷ１＿ｉのオンに対応するレベル（ハイレベル）となるパルス信号Ｓ３＿ｉを生成するフリップフロップ４２を含む。ＡＮＤゲート４４は、フリップフロップ４２の出力Ｓ３＿ｉと、リセット信号Ｓ２の論理積Ｇ１＿ｉをスイッチＳＷ１＿ｉの制御端子に出力する。ＡＮＤゲート４４は省略してもよい。当業者であれば、図４のロジック部４０と同等の機能を有する回路を設計でき、それらも本発明の範囲に含まれる。
【００７１】
図５は、図４のスイッチング回路２６の動作を示す波形図である。時刻ｔ０にリセット信号Ｓ２がアサートされると、パルス信号Ｇ１＿ｉがオンレベルとなり、スイッチＳＷ１＿ｉがオンする。その結果、検出抵抗ＲＳｉに駆動電流ＩＬＥＤｉに比例した電圧降下ＶＳｉが生ずる。
【００７２】
充電電流ＩＣＨＧｉは検出電圧ＶＳｉに比例するため、キャパシタ電圧ＶＣ２は、検出電圧ＶＳｉに応じた傾きで増大する。そして、時刻ｔ１にキャパシタ電圧ＶＣ２がしきい値電圧ＶＴＨｉに達すると、比較信号Ｓ１がアサートされ、パルス信号Ｇ１＿ｉがオフレベルとなり、スイッチＳＷ１＿ｉがオフする。これにより初期化スイッチ３４がオンし、キャパシタ電圧ＶＣ２がゼロリセットされる。スイッチング回路２６はこの動作を繰り返す。
【００７３】
図４のスイッチング回路２６によれば、検出電圧ＶＳｉに反比例するように、オン時間ＴＯＮｉを調節できる。
また、調光電圧ＶＤＩＭあるいは抵抗ＲＴによって、周期ＴＰを設定できる。上述のように各チャンネルの平均的な輝度は、周期ＴＰによって変化する。したがって、電圧ＶＤＩＭ、抵抗ＲＴによって輝度を制御できる。
【００７４】
さらに図４のスイッチング回路２６では、充放電回路３０としきい値電圧源５０において、同じ構成を有するＶ／Ｉ変換回路を利用している。したがって、プロセスばらつきによって抵抗値等が変動しても、２つのＶ／Ｉ変換回路によって変動が相殺し合うため、オン時間ＴＯＮｉの変動を抑制できる。
【００７５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００７６】
図４のスイッチング回路２６において、第１Ｖ／Ｉ変換回路３２は演算増幅器ＯＡ１を用いて構成され、演算増幅器は有限の応答速度を有する。図６は、第１演算増幅器ＯＡ１の応答速度が遅い場合の、制御ＩＣ１００の動作波形図である。実線は、第１演算増幅器ＯＡ１の応答速度が遅い場合を、一点鎖線は応答速度が速い場合を示す。一点鎖線で示すように、応答速度がスイッチＳＷ１＿ｉのスイッチング速度に比べて十分に速い場合、充電電流ＩＣＨＧｉは、検出電圧ＶＳｉに追従することができる。
【００７７】
ところが第１演算増幅器ＯＡ１の応答速度が遅い場合、充電電流ＩＣＨＧがなまり、その結果、キャパシタ電圧ＶＣ２の上昇速度が遅くなる。これによりオン時間ＴＯＮ、つまり発光期間が長くなってしまい、アナログ調光の精度が悪化する。特に周期ＴＰが短い場合、第１演算増幅器ＯＡ１の応答遅れに起因するオン時間ＴＯＮの誤差ΔＴＯＮが、平均輝度（デューティ比）に及ぼす影響が大きくなる。
【００７８】
この問題は、以下で説明する変形例によって解決することができる。
図７は、変形例に係る制御ＩＣ１００ａの構成を示す回路図である。制御ＩＣ１００ａは、図４の制御ＩＣ１００に加えて、チャンネルごとに設けられたサンプルホールド回路６０をさらに備える。
【００７９】
サンプルホールド回路６０＿ｉは、第１状態と第２状態が切りかえ可能に構成され、スイッチＳＷ１＿ｉのオン時間において第１状態となり、検出電圧ＶＳｉをスイッチング回路２６の第１Ｖ／Ｉ変換回路３２へと出力する。サンプルホールド回路６０＿ｉは、スイッチＳＷ１＿ｉのオフ状態において、第２状態となり、スイッチＳＷ１＿ｉがオフする直前の検出電圧ＶＳｉをサンプリングし、それをホールドして第１Ｖ／Ｉ変換回路３２へと出力する。
【００８０】
たとえばサンプルホールド回路６０は、ホールドキャパシタＣ３、ホールドスイッチＳＷ３、抵抗Ｒ３を含む。ホールドキャパシタＣ３は、第１Ｖ／Ｉ変換回路３２の入力端子と接地端子の間に設けられる。抵抗Ｒ３およびホールドスイッチＳＷ３は、第１Ｖ／Ｉ変換回路３２の入力端子と、検出抵抗ＲＳｉの間に直列に設けられる。抵抗Ｒ３は省略してもよい。サンプルホールド回路６０＿ｉは、ホールドスイッチＳＷ３のオン状態において第１状態、ホールドスイッチＳＷ３のオフ状態において第２状態となる。なおサンプルホールド回路６０の構成は特に限定されず、同じ機能を実現可能な別の構成であってもよい。
【００８１】
以上が制御ＩＣ１００ａの構成である。図８は、図７の制御ＩＣ１００ａの動作を示す波形図である。
時刻ｔ０にスイッチＳＷ１＿ｉがオンする。スイッチＳＷ１＿ｉのオン期間、初期化スイッチ３４がオフすると、充電電流ＩＣＨＧｉによってキャパシタＣ２が充電され、図６の一点鎖線と同様に、キャパシタ電圧ＶＣ２が一定の傾きで増大する。そしてしきい値電圧ＶＴＨｉに達するとスイッチＳＷ１＿ｉがオフし、検出電圧ＶＳｉがゼロとなる（時刻ｔ１）。
【００８２】
一方で、サンプルホールド回路６０のスイッチＳＷ３がオフするため、第１Ｖ／Ｉ変換回路３２の入力電圧ＶＳｉ’はその直前のレベルを維持し続ける。その結果、第１演算増幅器ＯＡ１の動作点は変化せず、一定の充電電流ＩＣＨＧｉが生成され続ける。この期間は初期化スイッチ３４がオンしているため、キャパシタ電圧ＶＣ２は上昇せず、接地電圧付近を保つ。
【００８３】
時刻ｔ２に再びスイッチＳＷ１＿ｉがオンすると、検出電圧ＶＳｉが増大する。それとともにスイッチＳＷ３がオンし、第１Ｖ／Ｉ変換回路３２の入力電圧ＶＳｉ’は、検出電圧ＶＳｉと等しくなる。時刻ｔ２の直後において２つの電圧ＶＳｉ’とＶＳｉは近いレベルをとっているため、第１演算増幅器ＯＡ１の動作点はほとんど変化しない。
【００８４】
このように、制御ＩＣ１００ａでは、スイッチＳＷ１＿ｉのスイッチングにかかわらず充電電流ＩＣＨＧｉ、言い換えれば第１演算増幅器ＯＡ１の動作点が一定に保たれる。その結果、第１演算増幅器ＯＡ１の応答速度は遅くても、オン時間ＴＯＮを検出電圧ＶＳｉに正確に反比例させることができ、高精度なアナログ調光が実現できる。
【００８５】
スイッチング回路２６によるアナログ調光と、バースト調光を併用する場合、調光用パルス信号ＰＷＭｉのパルス幅は、スイッチング回路２６によるスイッチング周期ＴＰよりも長く設定される。そして、各チャンネルにおいて、スイッチング回路２６＿ｉが生成するパルス信号Ｇ１＿ｉと、そのチャンネルの調光用ＰＷＭ信号ＰＷＭｉの論理積に応じて、スイッチＳＷ１＿ｉおよびＳＷ２＿ｉをスイッチングすればよい。
【００８６】
実施の形態では、検出抵抗ＲＳの電圧降下を検出電圧ＶＳとして利用したが、スイッチＳＷ１のオン抵抗が十分小さい場合には、検出抵抗ＲＳとスイッチＳＷ１の電圧降下の合計を検出電圧としてもよい。
【００８７】
実施の形態では、すべてのチャンネルの抵抗値Ｒｓｉおよび反比例係数αｉが等しい場合を説明したが、チャンネルごとに異なる値としてもよい。
【００８８】
実施の形態ではインダクタを用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
【００８９】
実施の形態では、発光装置３のアプリケーションとして電子機器を説明したが、用途は特に限定されず、照明、電光掲示板、電子看板などにも利用できる。
【００９０】
また、本実施の形態において、各信号のハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００９１】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９２】
２…電子機器、３…発光装置、４…スイッチング電源、５…ＬＣＤパネル、６…ＬＥＤストリング、１００…制御ＩＣ、１０２…出力回路、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｒｓ…検出抵抗、ＳＷ１…スイッチ、２０…誤差増幅器、２２…パルス変調器、２４…ドライバ、２６…スイッチング回路、Ｓ１…比較信号、Ｓ２…リセット信号、３０…充放電回路、Ｃ２…キャパシタ、３２…第１Ｖ／Ｉ変換回路、３４…初期化スイッチ、ＯＡ１…第１演算増幅器、Ｒ１１…第１抵抗、Ｍ１１…第１トランジスタ、ＣＭ１…第１カレントミラー回路、３６…コンパレータ、３８…オシレータ、４０…ロジック部、４２…フリップフロップ、４４…ＡＮＤゲート、４６…インバータ、５０…しきい値電圧源、５２…第２Ｖ／Ｉ変換回路、ＯＡ２…第２演算増幅器、Ｒ１２…第２抵抗、Ｒ１３…第３抵抗、Ｍ１２…第２トランジスタ、ＣＭ２…第２カレントミラー回路、６０…サンプルホールド回路、Ｒ３…抵抗、Ｃ３…ホールドキャパシタ、ＳＷ３…ホールドスイッチ。
【図１】
0005973164.tif 000002
【図２】
0005973164.tif 000003
【図３】
0005973164.tif 000004
【図４】
0005973164.tif 000005
【図５】
0005973164.tif 000006
【図６】
0005973164.tif 000007
【図７】
0005973164.tif 000008
【図８】
0005973164.tif 000009