(57)【特許請求の範囲】
【請求項１】
表面に第１の電極及び第１の素子が形成された第１の半導体チップと、
第２の半導体チップ及び該第２の半導体チップの少なくとも１つの側面から外方に形成された拡張部を有し、表面に第２の電極及び第２の素子が形成された拡張型半導体チップとを備え、
前記第１の半導体チップと前記拡張型半導体チップとは、前記第１の電極及び前記第１の素子の形成面と前記第２の電極及び前記第２の素子の形成面同士を対向させて、前記第１の電極と前記第２の電極とを互いに接続し、
前記拡張型半導体チップにおける前記第２の電極のうち、前記第１の電極と接続された第２の電極は、前記拡張部の上にのみ形成されている半導体装置。
【請求項２】
請求項１において、
前記第２の半導体チップは複数の半導体チップであり、
前記拡張型半導体チップの前記拡張部は、前記第２の半導体チップにおける互いに隣接する側面同士の間に形成されている半導体装置。
【請求項３】
請求項１において、
前記拡張型半導体チップの前記拡張部は、前記第２の半導体チップの周囲に形成されている半導体装置。
【請求項４】
請求項１〜３のいずれか１項において、
前記拡張型半導体チップには、前記拡張部の表面に形成された前記第２の電極と前記第２の半導体チップの素子形成面の上に形成された第３の電極とを接続する配線が形成されている半導体装置。
【請求項５】
請求項１〜４のいずれか１項において、
前記拡張部には、前記第１の半導体チップと対向する領域に貫通孔が形成されており、
前記第１の半導体チップと前記拡張型半導体チップとの間には、前記貫通孔を含め、封止用樹脂材が充填されている半導体装置。
【請求項６】
表面に第１の電極が形成された配線基板と、
半導体チップ及び該半導体チップの少なくとも１つの側面から外方に形成された拡張部を有し、表面に第２の電極及び素子が形成された拡張型半導体チップとを備え、
前記配線基板と前記拡張型半導体チップとは、前記第１の電極の形成面と前記第２の電極及び前記素子の形成面同士を対向させて、前記第１の電極と前記第２の電極とを互いに接続し、
前記拡張型半導体チップにおける前記第２の電極のうち、前記第１の電極と接続された第２の電極は、前記拡張部の上にのみ形成されている半導体装置。
【請求項７】
請求項６において、
前記半導体チップは複数の半導体チップであり、
前記拡張型半導体チップの前記拡張部は、前記半導体チップにおける互いに隣接する側面同士の間に形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、拡張型半導体チップ及び半導体装置に関し、特にフェイスダウン実装される拡張型半導体チップを有する半導体装置に関する。
【背景技術】
【０００２】
デジタルテレビ及びデジタルレコーダ等のシステムにおいては、高機能化に伴い、扱うデータ量が飛躍的に増加している。このため、システムに搭載される半導体メモリ装置においては、容量の増加と高いデータ転送レートとが要求されている。【０００３】
このような半導体メモリ装置を搭載する半導体装置として、メモリコントローラを実装した論理回路とメモリ回路とを１つのチップに集積するシステム・オン・チップ（System on Chip：ＳｏＣ）と、メモリコントローラを実装した論理回路チップとメモリ回路チップとを積層して１つのパッケージに収容するシステム・イン・パッケージ(System in Package：ＳｉＰ）とがある。【０００４】
現在は、製造コストが比較的に低いＳｉＰを用いたシステムが増える傾向にある。ＳｉＰ構造を採る半導体装置において、積層される論理回路チップとメモリ回路チップとの間を電気的に接続する方法には、論理回路チップの素子形成面とメモリチップの素子形成面とを対向させて、はんだ材等からなる金属突起（バンプ）を介してそれぞれの電極同士を直接に接続するチップ・オン・チップ（Chip on Chip：ＣｏＣ）技術を用いる方法がある。これにより、データ転送レートの向上を図っている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１４１０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の小型化が進むに従い、論理回路チップに含まれる能動素子（特にトランジスタ）は、ますます微細化されている。トランジスタの電気的特性は、半導体チップのパッケージング時に発生する熱応力による影響を受けやすく、例えば、半導体チップをＣｏＣ接続する場合に、はんだ材等の接合材が溶融し、その後、凝固する際に発生する半導体チップの素子形成面の残留応力によって、トランジスタのソースドレイン電流が大きく変動する。また、半導体チップの多層配線層に用いられる絶縁材料には、トランジスタの微細化に対応して、Ｌｏｗ−ｋ材料と呼ばれる低誘電率材料が用いられている。Ｌｏｗ−ｋ材料は、一般に機械的強度が低く、パッケージング時における半導体チップの素子形成面への応力により、Ｌｏｗ−ｋ材料からなる絶縁層にクラックが生じたり、近接する他の配線材料との界面又はその近傍において剥離が発生したりする。【０００７】
本発明は、前記の問題を解決し、半導体チップのパッケージング時に発生する熱応力による該半導体チップに含まれる能動素子等の電気的特性への影響及び構成材料の物理的損傷を防止できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は、少なくとも１つの半導体チップにおける少なくとも１つの側面上に半導体チップの側面から外方に形成された拡張部を設け、該拡張部の上に外部との電気的な接続をとる電極を形成する構成とする。【０００９】
具体的に、本発明に係る第１の半導体装置は、表面に第１の電極が形成された第１の半導体チップと、第２の半導体チップ及び該第２の半導体チップの少なくとも１つの側面から外方に形成された拡張部を有し、表面に第２の電極が形成された拡張型半導体チップとを備え、第１の半導体チップと拡張型半導体チップとは、第１の電極及び第２の電極の形成面同士を対向させて、第１の電極と第２の電極とを互いに接続し、拡張型半導体チップにおける第２の電極のうち、第１の電極と接続された第２の電極は、拡張部の上にのみ形成されている。【００１０】
本発明の第１の半導体装置によると、拡張型半導体チップにおける第２の電極のうち、第１の電極と接続された第２の電極は、拡張部の上にのみ形成されている。このため、拡張型半導体チップを構成する第２の半導体チップの素子形成面上には、第１の半導体チップと電気的な接続をとる第２の電極が存在しない。従って、パッケージング時に発生する熱応力の影響を回避することができる。【００１１】
本発明の第１の半導体装置において、第２の半導体チップは複数の半導体チップであり、拡張型半導体チップの拡張部は、第２の半導体チップにおける互いに隣接する側面同士の間に形成されていてもよい。【００１２】
また、本発明の第１の半導体装置において、拡張型半導体チップの拡張部は、第２の半導体チップの周囲に形成されていてもよい。【００１３】
本発明の第１の半導体装置において、拡張型半導体チップには、拡張部の表面に形成された第２の電極と第２の半導体チップの素子形成面の上に形成された第３の電極とを接続する配線が形成されていてもよい。【００１４】
本発明の第１の半導体装置において、拡張部には、第１の半導体チップと対向する領域に貫通孔が形成されており、第１の半導体チップと拡張型半導体チップとの間には、貫通孔を含め、封止用樹脂材が充填されていてもよい。【００１５】
本発明に係る第２の半導体装置は、表面に第１の電極が形成された配線基板と、半導体チップ及び該半導体チップの少なくとも１つの側面から外方に形成された拡張部を有し、表面に第２の電極が形成された拡張型半導体チップとを備え、配線基板と拡張型半導体チップとは、第１の電極及び第２の電極の形成面同士を対向させて、第１の電極と第２の電極とを互いに接続し、拡張型半導体チップにおける第２の電極のうち、第１の電極と接続された第２の電極は、拡張部の上にのみ形成されている。【００１６】
本発明の第２の半導体装置によると、拡張型半導体チップにおける第２の電極のうち、第１の電極と接続された第２の電極は、拡張部の上にのみ形成されている。このため、拡張型半導体チップを構成する第２の半導体チップの素子形成面上には、配線基板と電気的な接続をとる第２の電極が存在しない。従って、パッケージング時に発生する熱応力の影響を回避することができる。【００１７】
本発明の第２の半導体装置において、半導体チップは複数の半導体チップであり、拡張型半導体チップの拡張部は、半導体チップにおける互いに隣接する側面同士の間に形成されていてもよい。【００１８】
本発明に係る拡張型半導体チップは、複数の半導体チップと、半導体チップにおける互いに隣接する側面同士の間に形成された拡張部と、拡張部の上に形成され、外部と電気的な接続をとる電極とを備えている。【００１９】
本発明の拡張型半導体チップによると、拡張部の上に形成され、外部と電気的な接続をとる電極を備えている。このため、半導体チップの素子形成面上には、外部との電気的な接続をとる電極が存在しない。従って、パッケージング時に発生する熱応力の影響を回避することができる。
【発明の効果】
【００２０】
本発明に係る拡張型半導体チップ及びそれを用いた半導体装置によると、半導体チップのパッケージング時に発生する熱応力による該半導体チップに含まれる能動素子等の電気的特性への影響及び構成材料の物理的損傷を防止することができる。
【図面の簡単な説明】
【００２１】
【図１】図１（ａ）〜図１（ｃ）は本発明の第１の実施形態に係る拡張型半導体チップ及び半導体装置を示し、図１（ａ）は斜視図であり、図１（ｂ）は平面図であり、図１（ｃ）は図１（ｂ）のＩｃ−Ｉｃ線における断面図である。
【図２】図２（ａ）〜図２（ｃ）は比較例に係る半導体装置を示し、図２（ａ）は斜視図であり、図２（ｂ）は平面図であり、図２（ｃ）は図２（ｂ）のIIｃ−IIｃ線における断面図である。
【図３】図３は第１の実施形態の第１変形例に係る拡張型半導体チップ及び半導体装置の変形例を示す平面図である。
【図４】図４は第１の実施形態の第２変形例に係る拡張型半導体チップ及び半導体装置の変形例を示す平面図である。
【図５】図５（ａ）及び図５（ｂ）は第１の実施形態の第３変形例に係る半導体装置を示し、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＶｂ−Ｖｂ線における断面図である。
【図６】図６（ａ）及び図６（ｂ）は第１の実施形態の第４変形例に係る拡張型半導体チップ及び半導体装置を示し、図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のVIｂ−VIｂ線における断面図である。
【図７】図７（ａ）〜図７（ｃ）は本発明の第２の実施形態に係る拡張型半導体チップ及び半導体装置を示し、図７（ａ）は斜視図であり、図７（ｂ）は平面図であり、図７（ｃ）は図７（ｂ）のVIIｃ−VIIｃ線における断面図である。
【発明を実施するための形態】
【００２２】
（第１の実施形態）
本発明の第１の実施形態について図１（ａ）〜図１（ｃ）を参照しながら説明する。
【００２３】
図１（ａ）〜図１（ｃ）に示すように、第１の実施形態に係る半導体装置１は、例えば、シリコン（Ｓｉ）を基材とし、トランジスタ及び多層配線層を有する第１半導体チップ２と、上面（素子形成面）に第１半導体チップ２を保持し、且つ複数の半導体チップ３１、３２を含む拡張型半導体チップ３とから構成されている。各半導体チップ２、３１及び３２における多層配線層には、絶縁層として、例えばＬｏｗ−ｋ材料が用いられている。
【００２４】
第１半導体チップ２における拡張型半導体チップ３との対向面であり且つ素子形成面には、銅（Ｃｕ）、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）等の金属からなり、外部接続用の複数の第１電極（パッド）２１が形成されている。
【００２５】
拡張型半導体チップ３は、例えばシリコン（Ｓｉ）を基材とし、それぞれにトランジスタ及び多層配線層が形成された第２半導体チップ３１及び第３半導体チップ３２とを有している。第２半導体チップ３１及び第３半導体チップ３２における互いに隣接する側面同士の間には、エポキシ樹脂材等が充填されてなる樹脂拡張部３３が形成されている。この樹脂拡張部３３により、第２半導体チップ３１及び第３半導体チップ３２は一体に形成されている。なお、樹脂拡張部３３は、必ずしも樹脂材により形成される必要はなく、セラミック材等の絶縁体を介在させて接着材により固着してもよい。
【００２６】
第２半導体チップ３１の上には、Ｃｕ、Ａｌ又はＮｉ等の金属からなる複数の第１チップ電極３１１が形成されている。同様に、第３半導体チップ３２の上には、Ｃｕ、Ａｌ又はＮｉ等の金属からなる複数の第２チップ電極３２１が形成されている。一体に成形された第２半導体チップ３１、第３半導体チップ３２及び樹脂拡張部３３の上面には、ポリイミド等の絶縁体からなる再配線層３４が形成されている。再配線層３４の内部には、Ｃｕ又はＡｌ等からなる複数の配線３４１が形成されている。また、再配線層３４の上には、Ｃｕ、Ａｌ又はＮｉ等の金属からなり、外部接続用の複数の第２電極（パッド）３５が形成されている。各配線３４１の一端は、第１チップ電極３１１及び第２チップ電極３２１のいずれかと電気的に接続され、また、その他端は、再配線層３４の上の第２電極３５のいずれかと電気的に接続されている。
【００２７】
第１半導体チップ２における複数の第１電極２１と、拡張型半導体チップ３における複数の第２電極３５とは、互いに対向して配置されている。互いに対向する第１電極２１と第２電極３５とは、それぞれの間にはんだ材又は金等からなる金属突起（バンプ）４を介在させて電気的に接続されている。  
【００２８】
ここで、第１の実施形態の特徴として、拡張型半導体チップ３の上面に形成された複数の第２電極３５は、そのすべてが樹脂拡張部３３の直上に形成されている。なお、再配線層３４の上の第１半導体チップ２と対向しない領域には、例えば検査用の電極（図示せず）等が、半導体チップ３１、３２の素子形成面の上側の領域に形成されていても構わない。
【００２９】
図１（ｂ）に示すように、第１の実施形態においては、複数の第１電極２１は、第１半導体チップ２のほぼ中央部に、Ｘ方向の配列数よりもＹ方向の配列数が大きい行列状に配置されている。従って、第１半導体チップ２の各第１電極２１の配置に対応して、拡張型半導体チップ３の各第２電極３５がそれぞれ配置できるように、拡張型半導体チップ３の樹脂拡張部３３は、第２半導体チップ３１と第３半導体チップ３２との間に、Ｙ方向の長さがＸ方向の長さよりも長くなるように形成されている。
【００３０】
本願明細書において、チップの中央部とは、第１半導体チップ２の外形に対する第１電極２１の配置領域の相対的な位置関係を示している。具体的には、半導体チップの中心から一角部までの距離をＤとした場合に、半導体チップの中心からＤ／２以下の範囲と定義する。
【００３１】
図１（ａ）及び図１（ｂ）においては、第１電極２１の配列を、模式的に２行１０列で示したが、実際の半導体装置においては、より多くの配置が考えられる。具体的には、Ｘ方向に約１０行程度で、且つＹ方向に約１００列程度である。また、第１電極２１同士の間隔は４０μｍ〜５０μｍ程度とする配列が想定される。
【００３２】
以下、前記のように構成された半導体装置１によって、第１半導体チップ２と拡張型半導体チップ３とをパッケージングする際に発生する熱応力による各半導体チップのトランジスタの電気的特性への影響及び各半導体チップ２、３の多層配線層に含まれるＬｏｗ−ｋ材料からなる絶縁層に生じるクラック又は剥離等の物理的損傷を回避できる理由を説明する。ここでは、図２に示す半導体装置５を比較例とする。なお、図１に示す構成部材と同一の構成部材には同一の符号を付している。図２に示す比較例に係る半導体発光装置５を構成する第２半導体チップ３１は、単体のチップであり、樹脂拡張部を有していない。従って、第２半導体チップ３１の第１チップ電極３１１と、第１半導体チップ２の第１電極２１とは、金属突起４によって直接に接続されている。
【００３３】
ＣｏＣ接続の代表的な工法であるはんだ接続法においては、あらかじめ電極上にはんだ材を載置した半導体チップ同士を対向させて接着し、加熱によりはんだ材を溶融させ、その後、はんだ材を冷却して固化させることにより接続する。図２に示す比較例の場合は、溶融したはんだ材の凝固及び冷却時の収縮に対し、各半導体チップ２、３１は剛性が高く線膨張係数が低いシリコン（Ｓｉ）を基材としているため、応力による変形を吸収できない。これにより、各半導体チップ２、３１の各素子形成面に応力が残留することになる。素子形成面に形成されているトランジスタは、その応力の影響を受けやすく、残留応力によってソースドレイン電流が大きく変動する。また、素子形成面に形成されたＬｏｗ−ｋ材料からなる絶縁層は、残留応力の影響により、クラックが生じたり、さらには界面又はその近傍で剥がれたりするおそれがある。
【００３４】
これに対し、図１（ｃ）に示すように、第１の実施形態に係る半導体装置１は、拡張型半導体チップ３において、金属突起４を介して第１半導体チップ２と接合される領域に、剛性が低く且つ線膨張係数がはんだ材等の金属突起４と比較的に近い樹脂拡張部３３のみが形成されている。このため、第１半導体チップ２の素子形成面における残留応力は小さくなる。また、拡張型半導体チップ３を構成する第２半導体チップ３１及び第３半導体チップ３２の各素子形成面上においては、金属突起４自体が存在しないため、金属突起４による残留応力の影響を回避することができる。
【００３５】
第１の実施形態のように、複数の半導体チップ（第２半導体チップ３１及び第３半導体チップ３２）を含む拡張型半導体チップ３の上に、第１の半導体チップ２を搭載する構成は、例えば、第１の半導体チップ２のパッドが素子形成面の特定の部分に偏って配置されている場合にも、第２半導体チップ３１及び第３半導体チップ３２のパッドを樹脂拡張部３３の上に引き出し、第１の半導体チップ２のパッドと対応するようにパッドを配置することができる。例えば、第１の半導体チップ２が、素子形成面の中央部分にパッドが集中して形成されたメモリチップであった場合に、複数の半導体チップのパッドを樹脂拡張部３３の上に集約し、メモリチップのパッドを樹脂拡張部３３のパッドと対向させて搭載することができる。これにより、下側の複数チップのパッドの配置に合わせた、特殊なパッド配置を持つメモリチップを準備する必要がなくなるので、汎用メモリを用いることが可能となる。
【００３６】
第１の実施形態においては、前述したように、第１半導体チップ２の第１電極２１と拡張型半導体チップ３の第２電極３５とが互いに接続される位置が、第１半導体チップ２のほぼ中央部に、且つ、Ｘ方向の配列数よりもＹ方向の配列数が多くなるように行列状に配置されている。このため、拡張型半導体チップ３を２つの半導体チップ３１、３２で構成すると共に、樹脂拡張部３３を各半導体チップ３１、３２同士の間にＹ方向に長くなるように形成している。但し、樹脂拡張部３３の平面形状は、図１（ｂ）の形状に限られず、第１半導体チップ２の第１電極２１の配置位置に応じて種々に変更することができる。
【００３７】
以下、第１の実施形態の変形例について図３〜図６を参照しながら説明する。
【００３８】
（第１の実施形態の第１変形例）
図３は第１の実施形態の第１変形例に係る半導体装置の平面構成を示している。図３に示すように、第１変形例に係る半導体装置１は、第１半導体チップ２の複数の第１電極２１が、該第１半導体チップ２のほぼ中央部に、Ｙ方向に長い行列状に配置され、且つＸ方向の間隔が比較的に大きくなるように配置されている。複数の第１電極２１がこのように配置されている場合は、拡張型半導体チップ３を、第２半導体チップ３１、第３半導体チップ３２及び第４半導体チップ３６の３つのチップで構成する。従って、例えば、第２半導体チップ３１と第３半導体チップ３２との間に第４半導体チップ３６が挟まれるように配置する。
【００３９】
さらに、第２半導体チップ３１と第４半導体チップ３６との間、及び第３半導体チップ３２と第４半導体チップ３６との間にそれぞれ樹脂拡張部３３を一体に形成して、各樹脂拡張部３３の上に各第１電極２１が対向するように、拡張型半導体チップ３の第２電極（図示せず）をそれぞれ形成する。
【００４０】
（第１の実施形態の第２変形例）
図４は第１の実施形態の第２変形例に係る半導体装置の平面構成を示している。図４に示すように、第２変形例に係る半導体装置１は、第１半導体チップ２の複数の第１電極２１が、該第１半導体チップ２のほぼ中央部に集中して平面十字状に配置されている。複数の第１電極２１がこのように配置されている場合は、拡張型半導体チップ３を、第２半導体チップ３１、第３半導体チップ３２、第４半導体チップ３６及び第５半導体チップ３７の４つのチップで構成する。従って、例えば、各半導体チップ３１、３２、３６及び３７を２行２列に配置し、その対向する側面同士の間に樹脂拡張部３３を配置する。
【００４１】
一例として、第２半導体チップ３１と第３半導体チップ３２との間、第３半導体チップ３２と第５半導体チップ３７との間、第５半導体チップ３７と第４半導体チップ３６との間、及び第４半導体チップ３６と第２半導体チップ３１との間にそれぞれ樹脂拡張部３３を一体に形成して、樹脂拡張部３３の上に各第１電極２１が対向するように、拡張型半導体チップ３の第２電極（図示せず）をそれぞれ形成する。
【００４２】
（第１の実施形態の第３変形例）
図５（ａ）及び図５（ｂ）は第１の実施形態の第３変形例に係る半導体装置の平面構成及び断面構成を示している。図５（ａ）に示すように、第３変形例に係る半導体装置１は、第１半導体チップ２の複数の第１電極２１が、該第１半導体チップ２の対向する２つの側部の近傍に一列ずつ配置されている。複数の第１電極２１がこのように配置されている場合は、拡張型半導体チップ３を第２半導体チップ３１でのみ形成する。さらに、第２半導体チップ３１の４つの側面のすべてに、すなわち第２半導体チップ３１の周囲に樹脂拡張部３３を設け、第２半導体チップ３１と一体に形成する。さらに、樹脂拡張部３３の上に各第１電極２１が対向するように、拡張型半導体チップ３の第２電極３５をそれぞれ形成する。
【００４３】
（第１の実施形態の第４変形例）
図６（ａ）及び図６（ｂ）は第１の実施形態の第４変形例に係る半導体装置の平面構成及び断面構成を示している。図６（ａ）及び図６（ｂ）に示すように、第４変形例に係る半導体装置１は、一例として、図４に示した第２変形例に係る半導体装置１と同様に、拡張型半導体チップ３を４つの半導体チップ３１、３２、３６及び３７から構成している。
【００４４】
第４変形例の第２変形例との相違点は、拡張型半導体チップ３を構成する樹脂拡張部３３に、第１半導体チップ２と対向し且つ金属突起４が形成されない領域に樹脂拡張部３３を貫通する貫通孔３３ａを設けている点である。
【００４５】
具体的には、図６（ａ）に示すように、平面十字状に形成された樹脂拡張部３３のうち、第１半導体チップ２の複数の第１電極２１の外側で且つ第１半導体チップ２の外形線（全側面）の内側の領域において、樹脂拡張部３３及び再配線層３４を表裏方向に貫通する複数の貫通孔３３ａを設けている。
【００４６】
第１半導体チップ２と拡張型半導体チップ３とが金属突起４によって接続された後、さらに、封止用樹脂材であるアンダーフィル材６を第１半導体チップ２と拡張型半導体チップ３との間に注入する。このとき、金属突起４の高さが小さい場合には、第１半導体チップ２の側面からアンダーフィル材６を注入するという従来の一般的な方法では、アンダーフィル材６の充填性が不十分となる。このため、金属突起４の周辺にボイドが発生するおそれがある。
【００４７】
しかしながら、第４変形例においては、金属突起４による接続を行った後に、拡張型半導体チップ３の裏面から、あらかじめ設けた複数の貫通孔３３ａを通して金属突起４により近い位置にアンダーフィル材６を直接に注入する。これにより、各金属突起４の周辺領域に対して、アンダーフィル材６の充填性を向上することができる。
【００４８】
なお、樹脂拡張部３３及び再配線層３４に設ける貫通孔３３ａの個数は、各半導体チップ２、３の大きさ及び個数によって適宜調整すればよい。また、貫通孔３３ａを設ける第４変形例は、第１の実施形態、その第１変形例及び第３変形例に係る半導体装置１においても、適用が可能である。
【００４９】
（第２の実施形態）
以下、本発明の第２の実施形態について図７（ａ）〜図７（ｃ）を参照しながら説明する。
【００５０】
図７（ａ）〜図７（ｃ）に示すように、第２の実施形態に係る半導体装置７は、例えば、シリコン（Ｓｉ）を基材とし、それぞれトランジスタ及び多層配線層を有する第１半導体チップ８１及び第２半導体チップ８２を含む拡張型半導体チップ８と、上面に拡張型半導体チップ８を保持する、エポキシ樹脂材等を基材とした樹脂基板（配線基板）９とから構成されている。各半導体チップ８１及び８２における多層配線層には、絶縁層として、例えばＬｏｗ−ｋ材料が用いられている。
【００５１】
拡張型半導体チップ８における第１半導体チップ８１及び第２半導体チップ８２の互いに隣接する側面同士の間には、エポキシ樹脂材等からなる樹脂拡張部８３が充填されている。この樹脂拡張部８３により、第１半導体チップ８１及び第２半導体チップ８２は一体に形成されている。
【００５２】
第１半導体チップ８１における樹脂基板９と対向面であり且つ素子形成面には、銅（Ｃｕ）、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）等の金属からなる複数の第１チップ電極８１１が形成されている。同様に、第２半導体チップ８２の素子形成面には、Ｃｕ、Ａｌ又はＮｉ等の金属からなる複数の第２チップ電極８２１が形成されている。一体に成形された第１半導体チップ８１、第２半導体チップ８２及び樹脂拡張部８３の上には、ポリイミド等の絶縁体からなる再配線層８４が形成されている。再配線層８４の内部には、Ｃｕ又はＡｌ等からなる複数の配線８４１が形成されている。また、再配線層８４の上には、Ｃｕ、Ａｌ又はＮｉ等の金属からなり、外部接続用の複数の第１電極（パッド）８５が形成されている。各配線８４１の一端は、第１チップ電極８１１及び第２チップ電極８２１のいずれかと電気的に接続され、また、その他端は、再配線層８４の上の第１電極８５のいずれかと電気的に接続されている。
【００５３】
また、樹脂基板９の上には、拡張型半導体チップ８の第１電極８５と対向する位置に、複数の第２電極（パッド）９１が形成されている。互いに対向する第１電極８５と第２電極９１とは、それぞれの間にはんだ材又は金等からなる金属突起（バンプ）４を介在させて電気的に接続されている。  
【００５４】
ここで、第２の実施形態の特徴として、拡張型半導体チップ８の素子形成面側に形成された複数の第１電極８５は、そのすべてが樹脂拡張部８３の直上に形成されている。なお、再配線層８４の上で、樹脂基板９の第２電極９１と対向しない領域には、例えば検査用の電極（図示せず）等が、半導体チップ３１、３２の素子形成面の上側の領域に形成されていても構わない。
【００５５】
図７（ｂ）に示すように、第２の実施形態においては、複数の第２電極９１は、樹脂基板９のほぼ中央部に、Ｘ方向の配列数よりもＹ方向の配列数が大きい行列状に配置されている。従って、樹脂基板９の各第２電極９１の配置に対応して、拡張型半導体チップ８の各第１電極８５がそれぞれ配置できるように、拡張型半導体チップ８の樹脂拡張部８３は、第１半導体チップ８１と第２半導体チップ８２との間に、Ｙ方向の長さがＸ方向の長さよりも長くなるように形成されている。
【００５６】
図７（ａ）及び図７（ｂ）においては、第２電極９１の配列を模式的に２行１０列で示したが、実際の半導体装置においては、より多くの配置が考えられる。具体的には、Ｘ方向に約１０行程度で、且つＹ方向に約１００列程度である。また、第１電極２１同士の間隔は４０μｍ〜５０μｍ程度とする配列が想定される。
【００５７】
但し、樹脂拡張部８３の平面形状は、図７（ｂ）の形状に限られず、樹脂基板９の第２電極９１の配置位置に応じて種々に変更することができる。
【００５８】
第２の実施形態に係る半導体装置７によると、拡張型半導体チップ８のパッケージング時に発生する熱応力による各半導体チップ８１、８２のトランジスタの電気的特性への影響及びＬｏｗ−ｋ材料からなる絶縁層に生じるクラック又は剥離等の物理的損傷を回避することができる。
【００５９】
すなわち、第１の実施形態と同様に、拡張型半導体チップ８を構成する第１半導体チップ８１及び第２半導体チップ８２の各素子形成面上においては、バンプと呼ばれる金属突起４自体が存在しないため、樹脂基板９の収縮、金属突起４の凝固及び冷却収縮等の影響は、素子形成面には伝わらない。従って、これら樹脂基板９及び金属突起４の残留応力による影響を回避することができる。
【産業上の利用可能性】
【００６０】
本発明に係る拡張型半導体チップ及び半導体装置は、半導体チップのパッケージング時に発生する熱応力による能動素子等の電気的特性への影響及び構成材料の物理的損傷を防止でき、特にフェイスダウン実装される拡張型半導体チップを有する半導体装置等に有用である。
【符号の説明】
【００６１】
１      半導体装置
２      第１半導体チップ
２１    第１電極
３      拡張型半導体チップ
３１    第２半導体チップ
３２    第３半導体チップ
３１１  第１チップ電極
３２１  第２チップ電極
３３    樹脂拡張部
３３ａ  貫通孔
３４    再配線層
３４１  配線
３５    第２電極
３６    第３半導体チップ
３７    第４半導体チップ
４      金属突起
５      半導体装置
６      アンダーフィル材
７      半導体装置
８      拡張型半導体チップ
８１    第１半導体チップ
８２    第２半導体チップ
８１１  第１チップ電極
８２１  第２チップ電極
８３    樹脂拡張部
８４    再配線層
８４１  配線  
８５    第１電極
９      樹脂基板
９１    第２電極
【図１】
0005973461.tif 000002
【図２】
0005973461.tif 000003
【図３】
0005973461.tif 000004
【図４】
0005973461.tif 000005
【図５】
0005973461.tif 000006
【図６】
0005973461.tif 000007
【図７】
0005973461.tif 000008