(57)【特許請求の範囲】
【請求項１】
機能的に良品である良品ＶＬＳＩチップを選択的にＶＬＳＩチップ積載基板上に複数配置する工程と、
前記ＶＬＳＩチップ積載基板上に配置された複数の前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に固定する工程と、
前記ＶＬＳＩチップ積載基板上に固定された複数の前記良品ＶＬＳＩチップ上に単個シール部を設ける工程と、
前記単個シール部を介して前記ＶＬＳＩチップ積載基板に対向基板を接着する工程と、
互いに接着された前記ＶＬＳＩチップ積載基板と前記対向基板を、前記良品ＶＬＳＩチップが設けられた領域毎に切断する工程と、
前記単個シール部で囲まれた領域に液晶を注入する工程と、
を有することを特徴とする液晶表示装置の製造方法。
【請求項２】
前記ＶＬＳＩチップ積載基板にチップアライメントマークを形成し、該チップアライメントマークを基準にして、前記ＶＬＳＩチップ積載基板上に前記良品ＶＬＳＩチップを移載することを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に表面活性化接合法により固定することを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。
【請求項４】
前記良品ＶＬＳＩチップの裏面と前記ＶＬＳＩチップ積載基板の表面を研磨し、研磨した面同士を表面活性化接合法により固定することを特徴とする請求項３に記載の液晶表示装置の製造方法。
【請求項５】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に接着材により固定することを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。
【請求項６】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に配置する際に、近接する前記良品ＶＬＳＩチップ間に間隙が生じるように前記良品ＶＬＳＩチップを配置すると共に、該間隙に充填材を充填することを特徴とする請求項１乃至５のいずれか１つに記載の液晶表示装置の製造方法。
【請求項７】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に配置する前に、前記良品ＶＬＳＩチップの厚さが前記ＶＬＳＩチップ積載基板の厚みよりも薄くなるように、前記良品ＶＬＳＩチップの裏面を研磨することを特徴とする請求項１乃至６のいずれか１つに記載の液晶表示装置の製造方法。
【請求項８】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に固定した後、近接する前記良品ＶＬＳＩチップ間の間隙を埋めるように前記良品ＶＬＳＩチップを充填材で被覆し、該充填材の表面を前記良品ＶＬＳＩチップの表面が露出するまで研磨することを特徴とする請求項１乃至７のいずれか１つに記載の液晶表示装置の製造方法。
【請求項９】
前記充填材の表面を研磨すると同時に、前記ＶＬＳＩチップ積載基板の裏面を研磨することを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１０】
互いに接着された前記ＶＬＳＩチップ積載基板と前記対向基板を切断する前に、前記ＶＬＳＩチップ積載基板と前記対向基板との間に、前記単個シール部を囲む外周シール部を設けることを特徴とする請求項１乃至９のいずれか１つに記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
小型高精細化が進んだ液晶表示装置は、通称マイクロディスプレイと呼ばれ、画素や配線が小さいこと、さらに、画素数が増加することにより、例えば８インチＷａｆｅｒからなる母ＶＬＳＩ（集積回路）基板から取れる良品の単個ＶＬＳＩチップの数が減少し、つまり歩留りが低下してしまう。そのため、液晶表示装置を母ＶＬＳＩ基板と同サイズのガラス基板を利用して作製する場合には、不良の単個ＶＬＳＩチップが実装された部分のガラス基板、シール材等が無駄となってしまう。さらに高精細化が進む、あるいは、開発当初の母ＶＬＳＩ基板の歩留りが悪い場合には、その問題がより顕著となる。
【０００３】
このような問題に対しては、以下に示す従来技術が知られている。図１３−ａ、図１３−ｂ、図１３−ｃは、それぞれ、従来技術を示す断面図である。この従来技術では、母ＶＬＳＩ基板から取り出した良品単個ＶＬＳＩチップ６と、その他の良品部品８７のみを粘着シート８６を介して搭載基板（ガラス基板）８５上に移載し、移載した良品単個ＶＬＳＩチップ６と良品部品８７を樹脂８９で埋めた後、それらを樹脂８９ごと搭載基板８５から剥離することで、樹脂８９に複数の良品単個ＶＬＳＩチップ６と良品部品８７が一体的に固定された樹脂フィルム（樹脂８９）を作製し、それを、予め貫通電極９２や配線９３等が設けられた回路基板（マザーボード）９１上に実装している。（特許文献１参照）
【０００４】
この従来技術では、母ＶＬＳＩ基板から取り出した良品の単個ＶＬＳＩチップのみを使用しているため、不良の単個ＶＬＳＩチップに起因する他の良品部材の廃棄の問題を解決することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１１０７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来技術を液晶表示装置の製造に適用した場合には、樹脂フィルムに固定された良品単個ＶＬＳＩチップをシール材を介して対向基板に接着することとなるが、液晶表示装置において対向基板に対する良品単個ＶＬＳＩチップの平坦性、即ち、良品単個ＶＬＳＩチップと対向基板との間隙（ギャップ）の均一性や、良品単個ＶＬＳＩチップと対向基板との密着性は非常に重要となる中で、良品単個ＶＬＳＩチップ同士は樹脂のみで固定されているため、良品単個ＶＬＳＩチップを対向基板に接着する際に、複数の良品単個ＶＬＳＩチップ間でばらつきが発生しやすいという問題がある。
【０００７】
特に、液晶に強誘電性液晶を用いた液晶表示装置の場合には、スーパーツイストネマティック（ＳＴＮ）液晶、ツイストネマティック（ＴＮ）液晶、垂直配向液晶等を用いた場合と比較して、液晶層の厚さが非常に薄いため、良品単個ＶＬＳＩチップと対向基板との間隙の均一性はより重要である。
【０００８】
本発明は、以上の従来技術における問題点に鑑みたもので、ＶＬＳＩチップの初期不良に起因する歩留りの低下を抑えつつ品質の良い液晶表示装置を作製することが可能な液晶表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
機能的に良品である良品ＶＬＳＩチップを選択的にＶＬＳＩチップ積載基板上に複数配置する工程と、前記ＶＬＳＩチップ積載基板上に配置された複数の前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に固定する工程と、前記ＶＬＳＩチップ積載基板上に固定された複数の前記良品ＶＬＳＩチップ上に単個シール部を設ける工程と、前記単個シール部を介して前記ＶＬＳＩチップ積載基板に対向基板を接着する工程と、互いに接着された前記ＶＬＳＩチップ積載基板と前記対向基板を、前記良品ＶＬＳＩチップが設けられた領域毎に切断する工程と、前記単個シール部で囲まれた領域に液晶を注入する工程と、を有する液晶表示装置の製造方法とする。
【００１０】
前記ＶＬＳＩチップ積載基板にチップアライメントマークを形成し、該チップアライメントマークを基準にして、前記ＶＬＳＩチップ積載基板上に前記良品ＶＬＳＩチップを移載する液晶表示装置の製造方法とすることができる。
【００１１】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に表面活性化接合法により固定する液晶表示装置の製造方法とすることができる。
【００１２】
前記良品ＶＬＳＩチップの裏面と前記ＶＬＳＩチップ積載基板の表面を研磨し、研磨した面同士を表面活性化接合法により固定する液晶表示装置の製造方法とすることができる。
【００１３】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に接着材により固定する液晶表示装置の製造方法とすることができる。
【００１４】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に配置する際に、近接する前記良品ＶＬＳＩチップ間に間隙が生じるように前記良品ＶＬＳＩチップを配置すると共に、該間隙に充填材を充填する液晶表示装置の製造方法とすることができる。
【００１５】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に配置する前に、前記良品ＶＬＳＩチップの厚さが前記ＶＬＳＩチップ積載基板の厚みよりも薄くなるように、前記良品ＶＬＳＩチップの裏面を研磨する液晶表示装置の製造方法とすることができる。
【００１６】
前記良品ＶＬＳＩチップを前記ＶＬＳＩチップ積載基板上に固定した後、近接する前記良品ＶＬＳＩチップ間の間隙を埋めるように前記良品ＶＬＳＩチップを充填材で被覆し、該充填材の表面を前記良品ＶＬＳＩチップの表面が露出するまで研磨する液晶表示装置の製造方法とすることができる。
【００１７】
前記充填材の表面を研磨すると同時に、前記ＶＬＳＩチップ積載基板の裏面を研磨する液晶表示装置の製造方法とすることができる。
【００１８】
互いに接着された前記ＶＬＳＩチップ積載基板と前記対向基板を切断する前に、前記ＶＬＳＩチップ積載基板と前記対向基板との間に、前記単個シール部を囲む外周シール部を設ける液晶表示装置の製造方法とすることができる。
【発明の効果】
【００２６】
本発明によれば、母ＶＬＳＩ基板より複数の良品単個ＶＬＳＩチップのみを取り出し、単個ＶＬＳＩチップ積載基板上に固定することで、良品単個ＶＬＳＩチップのみから構成された擬似的な集合基板を作製し、それを用いて液晶表示装置を作製することとしているため、従来発生していた不良の単個ＶＬＳＩチップに起因する対向基板、シール材、液晶等の廃棄をなくすことができると共に、母ＶＬＳＩ基板を個々の良品単個ＶＬＳＩチップとすることにより、大判のＶＬＳＩ基板から発生する応力を個々のレベルに小さくすることができると同時に、単個ＶＬＳＩチップ積載基板により良品単個ＶＬＳＩチップの反り等を補正することができ、平坦度を改善することができるため、良品単個ＶＬＳＩチップと対向基板とのギャップが適正に保たれ、表示品質を改善することができる。
【００２７】
また、母ＶＬＳＩ基板の配線パターンの微細化により応力が増加しても、良品単個ＶＬＳＩチップの単個化により応力を分散（単個当たりの応力に分割）でき、さらに、単個ＶＬＳＩチップ積載基板に積載することで補強ができるため、シール材の幅を太くすることなく、単個ＶＬＳＩチップ積載基板と対向基板との密着性を向上させることができる。
【００２８】
また、単個ＶＬＳＩチップ積載基板にチップアライメントマークを設け、良品単個ＶＬＳＩチップを積載する際に、チップアライメントマークを基準とすれば、複数の良品単個ＶＬＳＩチップをマトリクス状に正確に配置することができる。さらに、チップアライメントマークを単個ＶＬＳＩチップ積載基板の裏面側に設ければ、良品単個ＶＬＳＩチップの積載への影響、対向電極との密着力、均一性の問題を解消することができる。
【００２９】
また、良品単個ＶＬＳＩチップを表面活性化接合にて単個ＶＬＳＩチップ積載基板に接合すれば、単個ＶＬＳＩチップ積載基板上の良品単個ＶＬＳＩチップの平坦性、良品単個ＶＬＳＩチップ単体の面内平坦性、さらには、良品単個ＶＬＳＩチップと単個ＶＬＳＩチップ積載基板との密着性を向上させることができ、さらに、低温で表面活性化接合を行うことで、熱的応力を非常に低減することができるため、液晶表示装置の表示均一性の向上、信頼性の向上が可能となる。
【図面の簡単な説明】
【００３０】
【図１−ａ】本発明の第１の実施形態における液晶表示装置の母ＶＬＳＩ基板の平面図
【図１−ｂ】図１−ａのＡ−Ａ断面図
【図２−ａ】本発明の第１の実施形態における液晶表示装置の良品単個ＶＬＳＩチップを単個ＶＬＳＩチップ積載基板に積載した状態を示す平面図
【図２−ｂ】図２−ａのＢ−Ｂ断面図
【図３−ａ】本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図
【図３−ｂ】本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図
【図３−ｃ】本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図
【図３−ｄ】本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図
【図３−ｅ】本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図
【図４−ａ】本発明の第１の実施形態における液晶表示装置の平面図
【図４−ｂ】図４−ａのＣ−Ｃ断面図
【図５−ａ】本発明の第２の実施形態における液晶表示装置の平面図
【図５−ｂ】図５−ａのＤ−Ｄ断面図
【図６】本発明の第３の実施形態における液晶表示装置の断面図
【図７】本発明の第４の実施形態における液晶表示装置の断面図
【図８】本発明の第５の実施形態における液晶表示装置の断面図
【図９−ａ】本発明の第６の実施形態における液晶表示装置の製造工程を示す断面図
【図９−ｂ】本発明の第６の実施形態における液晶表示装置の製造工程を示す断面図
【図９−ｃ】本発明の第６の実施形態における液晶表示装置の製造工程を示す断面図
【図１０−ａ】本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図
【図１０−ｂ】本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図
【図１０−ｃ】本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図
【図１０−ｄ】本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図
【図１０−ｅ】本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図
【図１１】本発明の第８の実施形態における液晶表示装置の断面図
【図１２】本発明の第９の実施形態における液晶表示装置の断面図
【図１３−ａ】従来技術を示す断面図
【図１３−ｂ】従来技術を示す断面図
【図１３−ｃ】従来技術を示す断面図
【発明を実施するための形態】
【実施例１】
【００３１】
図１−ａは、本発明の第１の実施形態における液晶表示装置の母ＶＬＳＩ基板の平面図、図１−ｂは、図１−ａのＡ−Ａ断面図である。図２−ａは、本発明の第１の実施形態における液晶表示装置の良品単個ＶＬＳＩチップを単個ＶＬＳＩチップ積載基板に積載した状態を示す平面図、図２−ｂは、図２−ａのＢ−Ｂ断面図である。図３−ａ、図３−ｂ、図３−ｃ、図３−ｄ、図３−ｅは、それぞれ、本発明の第１の実施形態における液晶表示装置の製造工程を示す断面図である。図４−ａは、本発明の第１の実施形態における液晶表示装置の平面図、図４−ｂは、図４−ａのＣ−Ｃ断面図である。
【００３２】
本発明の第１の実施形態では、まず、図１−ａ、図１−ｂに示すように、複数個の単個ＶＬＳＩ（大規模集積回路）チップ５がマトリクス状に一体的に配置されている母ＶＬＳＩ基板１をダイシングテープ１０（図１−ａでは不図示）上に接着して、ダイシング装置にて各単個ＶＬＳＩチップ５の間にダイシング溝７（図１−ａでは不図示）を入れ、ダイシングテープ１０を水平方向へ引き伸ばすことで、各単個ＶＬＳＩチップ５を個片に分割する。さらに、その工程の前後において、各単個ＶＬＳＩチップ５の機能を検査し、検査に合格したものを良品単個ＶＬＳＩチップ６として選別する。
【００３３】
次に、図２−ａ、図２−ｂに示すように、予めレーザー加工によりチップアライメントマーク１３を裏面に形成し、さらに、表面に鏡面加工を施したシリコン基板からなる単個ＶＬＳＩチップ積載基板１１を準備し、その上に、良品単個ＶＬＳＩチップ６のみを、表面活性化接合法にて、表面活性化接合層１５を介して接合する。
【００３４】
表面活性化接合層１５を形成するためには、良品単個ＶＬＳＩチップ６と単個ＶＬＳＩチップ積載基板１１の接する面の両方の面を研磨などにより鏡面としておくと良い。さらに、両面にアルゴンプラズマ処理、および、水素プラズマ処理を施し、表面の汚れを除去しておくと良い。
【００３５】
表面活性化接合を行う際には、真空中で表面の汚れを除去し、接合する双方の面を活性化した上で、チップアライメントマーク１３を基準に所定のピッチで複数の良品単個ＶＬＳＩチップ６をマトリクス状に単個ＶＬＳＩチップ積載基板１１上に移載し、加圧しながら熱を掛けることで接合する。これにより、単個ＶＬＳＩチップ積載基板１１上に表面活性化接合層１５を介して複数の良品単個ＶＬＳＩチップ６がマトリクス状に配列されたチップ積載複合基板１６が作製される。尚、表面活性化接合は、分子間接合のため、チップ積載複合基板１６は非常に堅牢なものになる。
【００３６】
図３−ａに示すように、チップ積載複合基板１６は、近接する良品単個ＶＬＳＩチップ６間にチップ間ギャップ１７を有し、このチップ間ギャップ１７を埋めるために、プラズマＣＶＤ（化学気相形成）法により、窒化シリコン（ＳｉＮｘ）膜からなる初期チップ間ギャップ充填材２１を、良品単個ＶＬＳＩチップ６を覆うようにチップ積載複合基板１６の上面全体に一様に設ける。
【００３７】
このままでも初期チップ間ギャップ充填材２１の表面は大分平坦化しているが、良品単個ＶＬＳＩチップ６の画素電極上に初期チップ間ギャップ充填材２１が形成されていると、良品単個ＶＬＳＩチップ６と単個対向基板との間で液晶３６に電圧を印加する際に、初期チップ間ギャップ充填材２１に電圧が印加されるため、効率良く液晶３６に電圧を印加することができない。
【００３８】
そのため、図３−ｂに示すように、良品単個ＶＬＳＩチップ６の面が露出するかそれに近い状態となるまでＣＭＰ（化学機械研磨）法により初期チップ間ギャップ充填材２１の表面を研磨する。これにより、各良品単個ＶＬＳＩチップ６の間に、初期チップ間ギャップ充填材２１の一部が、加工後チップ間ギャップ充填材２３として残った状態となる。
【００３９】
次に、図３−ｃに示すように、加工後チップ間ギャップ充填材２３を有するチップ積載複合基板１６と、対向電極を有するガラス基板からなる対向基板３１とを、概ね１マイクロメートル（μｍ）の間隙となるように、概ね１マイクロメートル（μｍ）の石英からなるスペーサーボールを樹脂材料に混合してなる複数の単個シール部３３と、それらを囲むように配置された、スペーサーボールを含まない樹脂材料のみからなる外周シール部３７とを介して接着し、加工前複数液晶表示パネル４０を作製する。
【００４０】
ここで、各単個シール部３３には、液晶注入空間３５に液晶３６を注入するための開口部（液晶注入口）が設けられている。従って、水を使用するダイシング加工では、開口部より水が液晶注入空間３５に浸入してしまうため、外周シール部３７で単個シール部３３の外周をシールして水の浸入を防止する。なお、外周シール部３７は、同心円状に複数設けると良い。
【００４１】
次に、図３−ｄに示すように、単個ＶＬＳＩチップ積載基板６の表面に、単個ＶＬＳＩチップ積載基板用ダイシング溝４１をダイシング法で形成し、対向基板３１の表面に、対向基板用ダイシング溝４２をダイシング法で形成する。単個ＶＬＳＩチップ積載基板用ダイシング溝４１を形成する位置は、隣接する良品単個ＶＬＳＩチップ６の間の領域であり、対向基板用ダイシング溝４２を形成する位置は、隣接する単個シール部３３間の領域である。
【００４２】
次に、単個ＶＬＳＩチップ積載基板用ダイシング溝４１と対向基板用ダイシング溝４２が形成された部分をゴムで加圧し、単個ＶＬＳＩチップ積載基板用ダイシング溝４１を境に、単個ＶＬＳＩチップ積載基板６と加工後チップ間ギャップ充填材２３を分割し、さらに、対向基板用ダイシング溝４２を境に、対向基板３１を分割することで、図３−ｅに示すような単個液晶表示パネル３９を作製する。
【００４３】
加工後チップ間ギャップ充填材２３は、単個液晶表示パネル３９を作製した後に除去しても良いが、単個ＶＬＳＩチップ積載基板６の外周に付着させたままにしておいても良い。この場合、単個ＶＬＳＩチップ積載基板６の外周に付着した加工後チップ間ギャップ充填材２３は、単個ＶＬＳＩチップ積載基板６の外周を保護する保護膜としての役割を果たす。なお、本実施形態では、加工後チップ間ギャップ充填材２３は、単個液晶表示パネル３９を作製した後に除去するものとする。
【００４４】
その後、単個加工後単個ＶＬＳＩチップ積載基板１２と、単個加工後対向基板３２との間の液晶注入空間３５に、単個シール部３３の一部に設けられた開口部から強誘電性液晶からなる液晶３６を注入し、開口部を封口材３８で封止する。
【００４５】
次に、図４−ａ、図４−ｂに示すように、単個液晶表示パネル３９を、周辺回路との接続を行うコネクタ５２を有する外部回路基板５１と両面接着テープにより接着し、外部回路基板５１と良品単個ＶＬＳＩチップ６との間にアルミニウム細線からなるアルミニウムワイヤ５５を超音波ワイヤボンディング法により取り付け、アルミニウムワイヤ５５をワイヤ保護樹脂５６で被覆し、さらに、単個加工後対向基板３２上の透明電極と外部回路基板５１上の電極端子との間に導電性接着材からなる対向電極導通部５８を設ける。
【実施例２】
【００４６】
次に第２の実施形態を図５−ａと図５−ｂを用いて説明する。図５−ａは、本発明の第２の実施形態における液晶表示装置の平面図、図５−ｂは、図５−ａのＤ−Ｄ断面図である。第２の実施形態では、単個液晶表示パネル３９と外部回路との電気的接続をフレキシブルプリント基板（以下、ＦＰＣ）６１にて行っている。ＦＰＣ６１は、良品単個ＶＬＳＩチップ１１の外周部の一辺側に接続され、さらに、その一辺側において、単個加工後単個ＶＬＳＩチップ積載基板１２の外周部は、良品単個ＶＬＳＩチップ１１の外周部よりも外周側へ張り出し、その張り出した部分によりＦＰＣ補強段差６５が形成されている。ＦＰＣ補強段差６５には、ＦＰＣ裏面保護樹脂６３が塗布され、ＦＰＣ裏面保護樹脂６３とＦＰＣ補強段差６５によりＦＰＣ６１の裏面が補強されている。ＦＰＣ補強段差６５の効果を大きくするには、良品単個ＶＬＳＩチップ６の厚さを薄くし、ＦＰＣ６の裏面をＦＰＣ補強段差６５に近づけると良い。また、ＦＰＣ６１の表面（上面）には、ＦＰＣ表面保護樹脂６２が塗布され、それによりＦＰＣ６１の接続部がさらに補強されている。
【００４７】
ＦＰＣ６１が接続される１辺を除く３辺において、単個加工後単個ＶＬＳＩチップ積載基板１２、表面活性化接合層１５、良品単個ＶＬＳＩチップ１１、及び単個加工後対向基板３２の各端面は、互いに同一面となるように加工されている。ＦＰＣ補強段差６５の形成を含め、各端面の調整は、図３−ｄの工程において、単個ＶＬＳＩチップ積載基板用ダイシング溝４１と対向基板用ダイシング溝４２の位置を調整することで行い、さらに、必要に応じて、分断した後に各端面を加工することなどにより行う。
【００４８】
単個加工後対向基板３２上の透明電極への電圧の印加は、良品単個ＶＬＳＩチップ１１上に設けた電極とＦＰＣ６１とを異方性導電フィルム（ＡＣＦ）を介して接続し、さらに、透明電極と良品単個ＶＬＳＩチップ６上の電極とを絶縁性シール材に導電粒を含有させてなる異方性導電性シール部６７を介して接続することにより行われる。
【実施例３】
【００４９】
次に図６を用いて実施形態３を説明する。図６は、本発明の第３の実施形態における液晶表示装置の断面図で、図３−ｃの断面図に示す液晶表示装置の別の実施形態を示している。なお、同様の部材には、同一の符号を用いてある。第３の実施形態では、良品単個ＶＬＳＩチップ６を積載するための基板として、光透過性を有するガラス基板からなる単個ＶＬＳＩチップ積載基板１１を使用し、単個ＶＬＳＩチップ積載基板１１上に良品単個ＶＬＳＩチップ６を光硬化型エポキシ樹脂からなるチップ接着材２５を介して固定する。
【００５０】
より具体的には、まず、光硬化型エポキシ樹脂からなるチップ接着材２５を単個ＶＬＳＩチップ積載基板１１上に一様に塗布し、その上に複数の良品単個ＶＬＳＩチップ６を移載機（マウンター）を使用して、単個ＶＬＳＩチップ積載基板１１の裏面にあるチップアライメントマーク１３を基準に、精度良くマトリクス状に配置する。その後、透明なステージ上に単個ＶＬＳＩチップ積載基板１１を載せ、良品単個ＶＬＳＩチップ６側から加圧しながら、透明なステージ側より紫外線を照射し、光硬化型エポキシ樹脂からなるチップ接着剤２５を硬化し、単個ＶＬＳＩチップ積載基板１１上にチップ接着材２５を介して良品単個ＶＬＳＩチップ６を固着させることで、チップ搭載複合基板１６を作製する。
【００５１】
チップ接着材２５を利用することで、表面活性化接合に適さない材料で構成された単個ＶＬＳＩチップ積載基板１１に対しても、良品単個ＶＬＳＩチップ６を確実に固着させることができる。なお、チップ接着材２５の接着力の強度、および、チップ間ギャップ１７に樹脂を充填することによる応力発生を考慮し、チップ間ギャップ１７には、樹脂等を充填していない。
【００５２】
本第３の実施形態では、チップ間ギャップ１７により、良品単個ＶＬＳＩチップ６の厚さ分の段差が発生するため、液晶の配向膜は、無機膜を斜方蒸着法により堆積させた配向膜、あるいは、有機膜（ポリマー）をスプレイ塗布して回転させて均一化した後、光配向処理を行った配向膜とするのが良い。
【００５３】
また、単個ＶＬＳＩチップ積載基板１１は、シリコン基板の熱膨張係数とほぼ同じ熱膨張係数を有するガラス、例えば、アヴァンストレート（株）製のＮＡ３２ＳＧガラスを使用する。単個ＶＬＳＩチップ積載基板１１と良品単個ＶＬＳＩチップ６の熱膨張係数が互いに同じであれば、熱処理等での応力発生を小さくすることができる。さらに、単個ＶＬＳＩチップ積載基板１１と良品単個ＶＬＳＩチップ６と対向基板３１の３つの部材の熱膨張係数を同じにするのがより効果的である。
【実施例４】
【００５４】
次に図７を用いて実施形態４を説明する。図７は、本発明の第４の実施形態における液晶表示装置の断面図で、図６の断面図に示す液晶表示装置の別の実施形態を示している。なお、同様な部材には、同一の符号を用いてある。第４の実施形態では、液晶の低温での粘度増加による応答速度の低下を防止するために、熱を発生する裏面ヒーター回路部７１を、ガラス基板からなる単個ＶＬＳＩチップ積載基板１１の裏面に形成している。
【００５５】
裏面ヒーター回路部７１の配線パターン形状は、細線の折り返しとし、細線と細線の間に間隙を設けることで、光を透過できるようにしている。細線の材質は、金属でも良いが、光の透過性を良くするためには、酸化インジウムスズ（ＩＴＯ）などの透明材料が好ましい。その他の構成は第３の実施形態と同様である。
【実施例５】
【００５６】
次に図８を用いて実施形態５を説明する。図８は、本発明の第５の実施形態における液晶表示装置の断面図で、図６の断面図に示す液晶表示装置の別の実施形態を示す断面図である。なお、同様の部材には、同一の符号を用いてある。第５の実施形態では、液晶の低温での粘度増加による応答速度の低下を防止するために、熱を発生する表面ヒーター回路部７３と、その動作を制御するヒーター制御回路部７５とを、シリコン基板からなる単個ＶＬＳＩチップ積載基板１１の表面（上面）に形成する。
【００５７】
表面ヒーター回路部７３上には、熱伝導性樹脂からなるチップ接着剤２５を介して、良品単個ＶＬＳＩチップ６を接着する。さらに、配向膜塗布及び、配向処理時のチップ接着剤２５からのガスの発生を防止するために、良品単個ＶＬＳＩチップ６と重なる部分以外のチップ接着材２５を除去し、隣接する良品単個ＶＬＳＩチップ６間にチップ接着材除去部２６を設ける。その他の構成は、実施例４と同様である。
【実施例６】
【００５８】
次に図９−ａから図９−ｃを用いて第６の実施形態を説明する。図９−ａ、図９−ｂ、図９−ｃは、それぞれ、本発明の第６の実施形態における液晶表示装置の製造工程を示す断面図で、図２−ｂに示すチップ搭載複合基板１６の製造工程の別の実施形態を示している。なお、同様の部材には、同一の符号を用いてある。本第６の実施形態では、まず、図９−ａに示すように、良品単個ＶＬＳＩチップ６を表面活性化接合層１５を介して単個ＶＬＳＩチップ積載基板１１上に接合し、続いて、図９−ｂに示すように、近接する良品単個ＶＬＳＩチップ６間のチップ間ギャップ１７を埋めるために、プラズマＣＶＤ（化学気相形成）法により、窒化シリコン（ＳｉＮｘ）膜からなる初期チップ間ギャップ充填材２１をチップ積載複合基板１６の上面全体に形成する。
【００５９】
その後、初期チップ間ギャップ充填材２１の表面（上面）と単個ＶＬＳＩチップ積載基板１１の裏面（下面）を同時に化学機械研磨（ＣＭＰ）により研磨することで、図９−ｃに示すように、良品単個ＶＬＳＩチップ６上の初期チップ間ギャップ充填材２１を全て除去して、近接する良品単個ＶＬＳＩチップ６間に加工後チップ間ギャップ充填材２３を形成し、それと同時に、単個ＶＬＳＩチップ積載基板１１を通常の半分程度の厚みとなった研磨後単個ＶＬＳＩチップ積載基板１４として形成する。
【００６０】
このように、チップ間ギャップ充填材２１と単個ＶＬＳＩチップ積載基板１１を同時に研磨することで、反り等の応力の発生や蓄積を低減することができる。また、単個ＶＬＳＩチップ積載基板１１を薄くすることで、液晶表示装置全体の厚さも薄くなるため、小型で軽量な液晶表示装置を作製することができる。
【実施例７】
【００６１】
次に図１０−ａから図１０−eを用いて第７の実施形態を説明する。図１０−ａ、図１０−ｂ、図１０−ｃ、図１０−ｄ、図１０−ｅは、それぞれ、本発明の第７の実施形態における液晶表示装置の製造工程を示す断面図で、図２−ｂに示すチップ搭載複合基板１６の製造工程の別の実施形態を示している。なお、同様の部材には、同一の符号を用いてある。本第７の実施形態では、予め母ＶＬＳＩ基板１の裏面を研磨することで、良品単個ＶＬＳＩチップ６よりも薄型の良品薄型単個ＶＬＳＩチップ９を作製する。良品薄型単個ＶＬＳＩチップ９を用いれば、それを覆うための初期チップ間ギャップ充填材２１も薄く積層するだけで良く、さらに、単個ＶＬＳＩチップ積載基板１１に対する良品薄型単個ＶＬＳＩチップ９とチップ間ギャップ充填材２３による応力も大きく低減できる。具体的な工程は、例えば、以下の通りである。
【００６２】
図１０−ａに示すように、母ＶＬＳＩ基板の表面に研磨用保護樹脂３を一様に塗布した状態で、母ＶＬＳＩ基板の裏面の研磨を行い、１００マイクロメートル（μｍ）まで薄型化することで、裏面研磨加工後母ＶＬＳＩ基板２を作製する。
【００６３】
次に、図１０−ｂに示すように、裏面研磨加工後母ＶＬＳＩ基板２の裏面をダイシングテープ１０上に接着し、裏面研磨加工後母ＶＬＳＩ基板２の表面に所定のピッチでダイシング溝７を形成することで、複数の薄型単個ＶＬＳＩチップ８を作製する。
【００６４】
次に、図１０−ｃに示すように、複数の薄型単個ＶＬＳＩチップ８から選別した機能的に良品である良品薄型単個ＶＬＳＩチップ９のみを、それと熱膨張係数がほぼ等しいガラス基板からなる単個ＶＬＳＩチップ積載基板１１上に、互いの間にチップ間ギャップ１７を設けてマトリクス状に、チップ接着剤２５を介して固定し、さらに、良品薄型単個ＶＬＳＩチップ９を覆うように、単個ＶＬＳＩチップ積載基板１１上に初期チップ間ギャップ充填材２１を一様に塗布する。
【００６５】
ここで、単個ＶＬＳＩチップ積載基板１１には、レーザーマーキング装置により、予めレーザーマーク１９を形成しておく。レーザーマーク１９は、焦点深度とレーザーのエネルギーを調整することで、単個ＶＬＳＩチップ積載基板１１の内部に形成することができるため、単個ＶＬＳＩチップ積載基板１１の表面を損傷することは無い。良品薄型単個ＶＬＳＩチップ９を単個ＶＬＳＩチップ積載基板１１上に移載する際には、このレーザーマーク１９を位置決め基準として用い、複数の良品薄型単個ＶＬＳＩチップ９を精度良く整列させる。
【００６６】
なお、本実施形態では、良品薄型単個ＶＬＳＩチップ９は薄く、初期チップ間ギャップ充填材２１も薄いため、良品薄型単個ＶＬＳＩチップ９を単個ＶＬＳＩチップ積載基板１１上に固定する手段として、表面活性化接合法ではなく、チップ接着剤２５を用いたとしても、確実に固定することが可能である。
【００６７】
次に、図１０−ｄに示すように、初期チップ間ギャップ充填材２１の表面に対して乾式反応性化学エッチング（ＲＩＥ）法によるエッチング処理を行い、良品薄型単個ＶＬＳＩチップ９の表面を露出させると同時に、チップ間ギャップ１７に残った初期チップ間ギャップ充填材２１を加工後チップ間ギャップ充填材２３として形成することで、チップ積載複合基板１６を作製する。
【００６８】
ＲＩＥ法では、チップ接着剤２５に機械的力がかからないため、初期チップ間ギャップ充填材２１を除去する手段として好適である。なお、チップ接着剤２５は、ＲＩＥを行っている最中にエッチングガスにほとんど触れることがないため、汚染ガスを発生することはない。
【００６９】
次に、図１０−ｅに示すように、チップ積載複合基板１６上に複数の単個シール部３３とそれらを囲む周辺シール部３７とを介して対向基板３１を接着した後、単個ＶＬＳＩチップ積載基板１１に単個ＶＬＳＩチップ積載基板用ダイシング溝４１を形成し、さらに、対向基板３１に対向基板用ダイシング溝４２を形成する。その後の工程は、図３−ｅに示す工程と同様である。
【００７０】
本実施形態では、良品薄型単個ＶＬＳＩチップ９が薄く、加工後チップ間ギャップ充填材２３も薄く、さらに、単個ＶＬＳＩチップ積載基板１１と対向基板３１が同じ材質（ガラス）であるため、液晶注入空間３５の均一性が良好であり、ダイシングなどによる分断が容易に行える。
【実施例８】
【００７１】
次に図１１を用いて第８の実施形態を説明する。図１１は、本発明の第８の実施形態における液晶表示装置の断面図で、図３−ｃに示す加工前複数液晶表示パネル４０の別の実施形態を示す断面図である。なお、同様の部材には、同一の符号を用いてある。第８の実施形態では、液晶を注入する際に滴下注入（Ｏｎｅ  Ｄｒｏｐ  Ｆｉｌｌｉｎｇ：ＯＤＦ）法を用いており、単個シール部３３は開口部（液晶注入口）を有することなく閉じた形状をしている。加工前複数液晶表示パネル４０から単個液晶表示パネル３９を作製する際には、加工前複数液晶表示パネル４０をダイシングテープ１０上に接着し、対向基板３１と単個ＶＬＳＩチップ積載基板１１を厚さ方向に全て切断するフルダイシングを行う。フルダイシングでは、切断する際に、単個液晶表示パネル３９の外周の欠けあるいは、破損を防止できるため、液晶表示装置の品質改善となる。
【００７２】
また、単個液晶表示パネル３９の対向基板３１上の電極と良品単個ＶＬＳＩチップ６上の電極との電気的接続をおこなうため、単個シール部３３とは別に、導電性樹脂などからなるシール部別体導通部４５を設けている。シール部別体導通部４５は、単個シール部３３とは別体であるため、位置の制約がなく応用範囲が広い。
【００７３】
第８の実施形態では、まず、複数の良品薄型単個ＶＬＳＩチップ６を表面活性化接合層１５を介して、チップアライメントマーク１３を有する単個ＶＬＳＩチップ積載基板１１上に接合したチップ積載複合基板１６上に、複数の単個シール部３３とシール部別体導通部４５を設け、単個シール部３３で囲まれた領域に液晶３６を滴下し、対向基板３１を重ね、加圧と加熱を行いながら、紫外線（ＵＶ光）を対向基板３１側から照射し、単個シール部３３を硬化することで、加工前複数液晶表示パネル４０を作製する。シール部別体導通部４５は、液晶に触れない方が良いため、単個シール部３３で囲まれた領域の外側に設けるのが良い。その後、加工前複数液晶表示パネル４０の外周に紫外線硬化型樹脂を塗布して外周シール部３７を設け、紫外線を対向基板３１側から照射して硬化する。
【００７４】
次に、加工前複数液晶表示パネル４０の単個ＶＬＳＩチップ積載基板１１側をダイシングテープ１０上に接着し、対向基板３１側より、所定の位置にフルダイシング溝２７を形成する。フルダイシング溝２７は、対向基板３１と単個ＶＬＳＩチップ積載基板１１を厚さ方向に全て切断する。その後、良品単個ＶＬＳＩチップ６の端子部を単個加工後対向基板３２の端面から張り出す構造とするために、対向基板３１にフルダイシング溝２８を形成する。
【００７５】
以上により、開口部のない単個シール部３３を有し、外形精度が良く、さらに、外周の欠け、破損のない、表示品質の良好な単個液晶表示パネル３９を作製することができる。さらに、対向基板３１側からのみのダイシング処理で良いため、加工前複数液晶表示パネル４０を複数回、ダイシングテープ１０に接着、剥離、接着、剥離を繰り返すことがないため、液晶表示パネルに与える機械的応力を低減することができる。
【００７６】
また、シール部別体導通部４５を単個シール部３３とは別体とすることで、シール部別体導通部４５を液晶３６と触れない部分に形成できるため、液晶表示装置の信頼性が向上し、さらに、シール部別体導通部４５による液晶３６の厚さばらつきを低減できるため、表示品質も改善できる。
【実施例９】
【００７７】
次に図１２を用いて第９の実施形態を説明する。図１２は、本発明の第９の実施形態における液晶表示装置の断面図で、図１１に示す加工前複数液晶表示パネル４０の別の実施形態を示している。なお、同様の部材には、同一の符号を用いてある。第９の実施形態では、液晶を注入する際に滴下注入（Ｏｎｅ  Ｄｒｏｐ  Ｆｉｌｌｉｎｇ：ＯＤＦ）法を用いており、単個シール部３３は絶縁性シール材と導電性シール材の２種類のシール材を連結して構成されると共に、開口部（液晶注入口）を有することなく閉じた形状をしている。この構成では、単個シール部３３とは別の位置に対向基板３１上の電極と良品単個ＶＬＳＩチップ６上の電極との電気的接続を行う上下導通部を単個シール部３３とは別に設ける必要がないため、良品単個ＶＬＳＩチップ６の表示面積の比率を大きくすることができる。
【００７８】
第９の実施形態では、まず、複数の良品単個ＶＬＳＩチップ６を表面活性化接合層１５を介して、チップアライメントマーク１３を有する単個ＶＬＳＩチップ積載基板１１上に接合したチップ積載複合基板１６上に、複数の絶縁性シール材と絶縁性シール材に導電粒子を含む導電性シール材３０の２種類が連結された単個シール部３３を設け、単個シール部３３で囲まれた領域に液晶３６を滴下し、対向基板３１を重ね、加圧と加熱を行いながら、紫外線（ＵＶ光）を対向基板３１側から照射し、単個シール部３３を硬化することで、加工前複数液晶表示パネル４０を作製する。
【００７９】
その後、加工前複数液晶表示パネル４０の外周に紫外線硬化型樹脂を塗布して外周シール部３７を設け、紫外線光を対向基板３１側から照射して硬化する。本実施形態では、外周シール部３７に紫外線を照射する際に、単個シール部３３の導電性シール材３０に対応する部分に開口を有するマスクを、加工前複数液晶表示パネル４０の対向基板３１上に載せ、単個シール部３３の導電性シール材３０にも紫外線を照射する。これは、導電性シール材３０に含まれる導電粒子が紫外線の透過率を低下させることによる、導電性シール材３０の硬化不良を改善することを目的としている。
【００８０】
次に、加工前複数液晶表示パネル４０の単個ＶＬＳＩチップ積載基板１１側を粘着材付きダイシングテープ１０上に接着し、対向基板３１側より、所定の位置にフルダイシング溝２７を形成する。フルダイシング溝２７は、対向基板３１と単個ＶＬＳＩチップ積載基板１１を厚さ方向に全て切断する。その後、良品単個ＶＬＳＩチップ６の端子部を単個加工後対向基板３２の端面から張り出す構造とするために、対向基板３１にフルダイシング溝２８を設ける。
【００８１】
以上により、絶縁性シール材と導電性シール材３０が連結された開口部（液晶注入口）のない単個シール部３３を有し、外形精度が良く、さらに、外周の欠け、破損のない、表示品質の良好な単個液晶表示パネルができる。さらに、対向基板３１側からのみのダイシング処理で良いため、加工前複数液晶表示パネル４０を複数回、ダイシングテープ１０に接着、剥離、接着、剥離を繰り返すことがないため、液晶表示パネルに与える機械的応力を低減することができる。
【符号の説明】
【００８２】
１  母ＶＬＳＩ基板
２  裏面研磨加工後母ＶＬＳＩ基板
５  単個ＶＬＳＩチップ
６  良品単個ＶＬＳＩチップ
７  ダイシング溝
８  薄型単個ＶＬＳＩチップ
９  良品薄型単個ＶＬＳＩチップ
１０  ダイシングテープ
１１  単個ＶＬＳＩチップ積載基板
１３  チップアライメントマーク
１５  表面活性化接合層
１６  チップ積載複合基板
１７  チップ間ギャップ
２０  レーザーマーク
２３  加工後チップ間ギャップ充填材
２５  チップ接着剤
２７  フルダイシング溝
３０  導電性シール材
３１  対向基板
３３  単個シール部
３６  液晶
３９  単個液晶表示パネル
４０  加工前複数液晶表示パネル
４５  シール部別体導通部
５１  外部回路基板
５５  アルミニウムワイヤ
５８  対向電極導通部
【図１−ａ】
0005936520.tif 000002
【図１−ｂ】
0005936520.tif 000003
【図２−ａ】
0005936520.tif 000004
【図２−ｂ】
0005936520.tif 000005
【図３−ａ】
0005936520.tif 000006
【図３−ｂ】
0005936520.tif 000007
【図３−ｃ】
0005936520.tif 000008
【図３−ｄ】
0005936520.tif 000009
【図３−ｅ】
0005936520.tif 000010
【図４−ａ】
0005936520.tif 000011
【図４−ｂ】
0005936520.tif 000012
【図５−ａ】
0005936520.tif 000013
【図５−ｂ】
0005936520.tif 000014
【図６】
0005936520.tif 000015
【図７】
0005936520.tif 000016
【図８】
0005936520.tif 000017
【図９−ａ】
0005936520.tif 000018
【図９−ｂ】
0005936520.tif 000019
【図９−ｃ】
0005936520.tif 000020
【図１０−ａ】
0005936520.tif 000021
【図１０−ｂ】
0005936520.tif 000022
【図１０−ｃ】
0005936520.tif 000023
【図１０−ｄ】
0005936520.tif 000024
【図１０−ｅ】
0005936520.tif 000025
【図１１】
0005936520.tif 000026
【図１２】
0005936520.tif 000027
【図１３−ａ】
0005936520.tif 000028
【図１３−ｂ】
0005936520.tif 000029
【図１３−ｃ】
0005936520.tif 000030