(57)【特許請求の範囲】
【請求項１】
基板の上方に窒化物半導体により形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであって、
前記炭素を主成分とするアモルファス膜は、水素の含有量が１ａｔｍ％以下であり、
前記半導体層は、電子走行層と、前記電子走行層の上方に形成された電子供給層とを含むものであって、
前記電子走行層または前記電子供給層に接して形成されたソース電極及びドレイン電極を有することを特徴とする半導体装置。
【請求項２】
基板の上方に窒化物半導体により形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を有し、
前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであって、
前記炭素を主成分とするアモルファス膜は、水素の含有量が１ａｔｍ％以下であり、
前記半導体層は、電子走行層と、前記電子走行層の上方に形成された電子供給層とを含むものであって、
前記電子走行層または前記電子供給層に接して形成されたソース電極及びドレイン電極を有し、
前記電子供給層には開口部が形成されており、前記絶縁膜は前記開口部の内部表面に形成されており、
前記ゲート電極は前記絶縁膜を介し前記開口部内に形成されていることを特徴とする半導体装置。
【請求項３】
前記電子走行層において、前記電子供給層に近い側には、２次元電子ガスが生成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁膜は、炭素を主成分とするアモルファス膜と、酸化物または窒化物からなる膜との積層膜であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記酸化物または窒化物からなる膜は、酸化アルミニウム膜であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記炭素を主成分とするアモルファス膜における膜密度は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記炭素を主成分とするアモルファス膜は、炭素に起因するプラズモンピークが２８ｅＶ以上であることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
請求項１から７のいずれかに記載の半導体装置を有することを特徴とする電源装置。
【請求項９】
請求項１から７のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電源装置、増幅器及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いられている。このうち、高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
【０００３】
ところで、このような用途に用いられるＨＥＭＴは、高いドレイン耐圧やゲート耐圧が求められるため、ゲート絶縁膜となる絶縁膜を形成したＭＩＳ（Metal Insulator Semiconductor）構造が用いられている場合が多い。このようにＭＩＳ構造とすることにより、より電力用途に適した半導体デバイスとすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２００８−２１８４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
また、トランジスタを用いた電力用の高効率なスイッチング素子を実現するためには、オン抵抗の低減、ノーマリーオフ動作の実現、スイッチング素子の高耐圧化が求められている。しかしながら、このようなスイッチング素子おいては、安定的にスイッチング動作を行なうことができ、高い信頼性を有していることも、併せて求められている。
【０００６】
即ち、ゲート絶縁膜を有するトランジスタ等の半導体装置において、安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置及び半導体装置の製造方法が求められており、更には、このような半導体装置を用いた電源装置及び増幅器が求められている。
【課題を解決するための手段】
【０００７】
本実施の形態の一観点によれば、基板の上方に窒化物半導体により形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を有し、前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであって、前記炭素を主成分とするアモルファス膜は、水素の含有量が１ａｔｍ％以下であり、前記半導体層は、電子走行層と、前記電子走行層の上方に形成された電子供給層とを含むものであって、前記電子走行層または前記電子供給層に接して形成されたソース電極及びドレイン電極を有することを特徴とする。
【０００８】
また、本実施の形態の他の一観点によれば、基板の上方に半導体層を形成する工程と、前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を有することを特徴とする。
【発明の効果】
【０００９】
開示の半導体装置及び半導体装置の製造方法によれば、ゲート電極と半導体層との間にゲート絶縁膜となる絶縁膜を形成した構造の半導体装置において、安定的にスイッチング動作を行なうことができ、半導体装置、電源装置及び増幅器の信頼性を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】半導体素子の構造図
【図２】半導体素子における測定の説明図
【図３】印加電圧と容量との相関図
【図４】絶縁膜の説明図
【図５】アモルファスカーボン膜の膜厚としきい値電圧変動幅との相関図
【図６】第１の実施の形態における半導体装置の構造図
【図７】ｓｐ３の比率と膜密度及びプラズモンピークとの相関図
【図８】プラズモンピークの説明図
【図９】第１の実施の形態における半導体装置の製造工程図（１）
【図１０】第１の実施の形態における半導体装置の製造工程図（２）
【図１１】ＦＣＡ成膜装置の構造図
【図１２】第２の実施の形態における半導体装置の構造図
【図１３】第２の実施の形態における絶縁膜の説明図
【図１４】第３の実施の形態における半導体装置の構造図
【図１５】第３の実施の形態における半導体装置の製造工程図（１）
【図１６】第３の実施の形態における半導体装置の製造工程図（２）
【図１７】第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１８】第４の実施の形態における電源装置の回路図
【図１９】第４の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１１】
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１２】
〔第１の実施の形態〕
最初に、半導体装置においてスイッチング動作が安定的に行なわれなくなる場合について、半導体装置であるＨＥＭＴと同様の構造を有する半導体素子を作製し検討を行なった。作製した半導体素子は、図１に示すように、シリコンからなる基板１上に、バッファ層２、電子走行層３、スペーサ層４、電子供給層５、キャップ層６を積層形成し、更に、キャップ層６上に絶縁膜７を形成したものである。電子走行層３、スペーサ層４、電子供給層５、キャップ層６は、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法により形成されている。バッファ層２は電子走行層３等をエピタキシャル成長させるために基板１上に形成されているものであり、基板１上にバッファ層２を形成することにより、バッファ層２上に電子走行層３等をエピタキシャル成長させることができる。
【００１３】
電子走行層３は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層４は厚さが約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層５は厚さが約５ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物元素としてシリコン（Ｓｉ）が５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層６は厚さが１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてシリコン（Ｓｉ）が５×１０１８ｃｍ−３の濃度でドーピングされている。尚、このような構造のものでは、通常、電子走行層３において電子供給層５に近い側に２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）３ａが形成される。また、絶縁膜７は、ゲート絶縁膜に相当するものであり、酸化アルミニウムからなる膜をＡＬＤ（Atomic Layer Dposition）法により約２０ｎｍ成膜することにより形成されている。
【００１４】
このように形成された絶縁膜７上に、図２に示すように水銀からなるアノード電極８及びカソード電極９を設置し、アノード電極８とカソード電極９との間の容量測定を行なった。尚、アノード電極８は、直径約５００μｍの円形状のものであり、カソード電極９は、内径が約１５００μｍ、外径が約２５００μｍのドーナッツ状の形状のものであり、中心がアノード電極８の中心と一致するように設置されている。このカソード電極９は接地されており、接地電位となっている。図２（ａ）は、この状態を示す上面図であり、図２（ｂ）は、図２（ａ）における一点鎖線２Ａ−２Ｂにおいて切断した断面図である。
【００１５】
図３は、アノード電極８に印加する電圧を変化させた場合において、アノード電極８とカソード電極９との間で検出される容量の値を示すものである。具体的には、カソード電極８を接地した状態において、アノード電極８に、１００ｋＨｚ、２５ｍＶの交流成分を重畳した印加電圧を印加し、印加電圧が印加された状態における容量を測定したものである。
【００１６】
図３に示されるように、アノード電極８に印加される電圧を−３０Ｖより１０Ｖまで徐々に上昇させた場合では、最初に検出される容量が０であったのものが、−７Ｖ近傍において急激に増加する。この後、更に印加する電圧を上昇させても、容量はあまり変化することなく略一定のままであるが、０Ｖ近傍において再び急激に増加する。この後、印加される電圧の上昇に伴い容量は増加するものの次第に一定の値に収束する。逆に、アノード電極８に印加される電圧を１０Ｖより−３０Ｖまで徐々に降下させた場合では、最初は印加される電圧の降下に伴い容量が急激に低下するが、７Ｖ近辺で略一定の容量となり、０Ｖまで電圧を降下させても、検出される容量にあまり変化は見られない。この後、更に印加される電圧を降下させることにより、０Ｖを過ぎたあたりで急激に容量が低下し、−１．５Ｖ近傍では検出される容量は０となり、その後、印加される電圧を降下させても容量は０のままで変化はない。このように、図１に示す半導体素子において、絶縁膜７を酸化アルミニウムにより形成した場合では、電圧を上昇させた場合と、電圧を降下させた場合とで、印加される電圧と容量との関係を示す曲線が異なりシフトする。
【００１７】
上記においては、低い電位より印加される電圧を上昇させた場合、空乏層厚が減少し、電子走行層３に２ＤＥＧ３ａが発生した時点で容量が発生し、検出される容量の値が急上昇する。一方、高い電位より印加される電圧を降下させた場合、空乏層厚が増加し、２ＤＥＧ３ａの減少に伴い、検出される容量の値は減少する。印加された電圧を上昇させた場合と、降下させた場合とで印加電圧と容量との関係を示す曲線がシフトするのは、絶縁膜７内にトラップ準位が形成されて、電子等がトラップされることにより、２ＤＥＧ３ａの分布に影響を与えることによるものと考えられる。即ち、絶縁膜７内にトラップ準位が形成されている場合には、電子等がトラップされると検出される容量が変化する。従って、印加される電圧を上昇させた場合と、降下させた場合とでは、同じ電圧を印加しても異なる値の容量が検出されるものと考えられる。
【００１８】
このように、印加される電圧と容量との関係が、過去の印加電圧の履歴に依存して変化すると、安定したスイッチング動作を得ることができず、半導体装置の信頼性が低下してしまう。このように印加電圧を上昇させた場合と降下させた場合とにおける印加電圧と容量との関係を示す曲線のシフト量を本実施の形態ではしきい値電圧変動幅と呼ぶ。尚、上述した半導体素子において絶縁膜７を酸化アルミニウムにより形成した場合では、しきい値電圧変動幅は、約５．４Ｖであった。
【００１９】
ところで、絶縁膜７は、酸化アルミニウム膜が化合物のアモルファス膜であるため、このようなトラップ準位が形成されやすいものと推察される。よって、絶縁膜７を酸化物及び窒化物等の化合物からなるアモルファス膜等により形成した場合には、同様のトラップ準位が形成されるものと推察される。
【００２０】
次に、絶縁膜７を酸化物及び窒化物以外の材料により形成した場合について説明する。具体的には、絶縁膜７に代えて、図４（ｂ）に示されるアモルファスカーボン膜からなる絶縁膜７ａを形成したもの、また、図４（ｃ）に示されるアモルファスカーボン膜と酸化アルミニウム膜とを積層した絶縁膜７ｂを形成したものを作製し同様の測定を行なった。尚、図４（ａ）に示される絶縁膜７は、前述した膜厚が約２０ｎｍの酸化アルミニウムにより形成されたものである。図４（ｂ）に示される絶縁膜７ａはアモルファスカーボン膜を約２０ｎｍ成膜することにより形成したものである。また、図４（ｃ）に示される絶縁膜７ｂはＡＬＤ法により酸化アルミニウム膜を約１０ｎｍ成膜した後、アモルファスカーボン膜を約１０ｎｍ成膜し形成したものである。尚、アモルファスカーボン膜は、炭素を主成分とするアモルファス膜であり、アモルファスカーボン膜の形成方法は、後述するアーク蒸着法であるＦＣＡ（Filtered Cathodic Arc）により形成することができる。
【００２１】
図５は、形成されるアモルファスカーボン膜の膜厚としきい値電圧変動幅との関係を示す。図に示されるように、アモルファスカーボン膜の膜厚を厚くすることにより、しきい値電圧変動幅が小さくなり、絶縁膜のすべてをアモルファスカーボン膜により形成した場合、しきい値電圧変動幅は略０になる。
【００２２】
従って、絶縁膜の一部にアモルファスカーボン膜を含めることにより、しきい値電圧変動幅を小さくすることができ、更には、絶縁膜の全体をアモルファスカーボン膜により形成することにより、しきい値電圧変動幅を０にすることができる。このようにして、ゲート絶縁膜となる絶縁膜にアモルファスカーボン膜を用いることにより、安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置を得ることができる。即ち、ゲート絶縁膜となる絶縁膜の一部または全部をアモルファスカーボン膜によって形成することにより、安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置を得ることができる。
【００２３】
（半導体装置の構造）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図６に示す。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０上にバッファ層２０が形成されており、バッファ層２０上に、半導体層となる電子走行層２１、電子供給層２２、キャップ層２３がエピタキシャル成長により積層して形成されている。また、キャップ層２３上には絶縁膜３０が形成されており、絶縁膜３０上にはゲート電極４１が形成されており、ソース電極４２及びドレイン電極４３は電子走行層２１と接続されて形成されている。更に、露出している絶縁膜３０の上には、絶縁体からなる保護膜５０が形成されている。
【００２４】
基板１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板１０としてＳｉ基板を用いているため、バッファ層２０を形成しているが、他の材料からなる基板１０を用いた場合には、バッファ層２０を形成する必要がない場合がある。第１の半導体層となる電子走行層２１はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層２２はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において電子供給層２２に近い側に２次元電子ガス（２ＤＥＧ）２１ａが形成される。また、電子走行層２１と電子供給層２２との間には、不図示のスペーサ層を形成してもよい。
【００２５】
ゲート電極４１、ソース電極４２及びドレイン電極４３は金属材料により形成されている。ゲート絶縁膜となる絶縁膜３０は、アモルファスカーボン膜により形成されており、厚さは２０ｎｍである。保護膜５０は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。
【００２６】
絶縁膜３０として形成されるアモルファスカーボン膜は、炭素を主成分とするアモルファス膜であり、ＤＬＣ（Diamond Like Carbon）とも呼ばれる。このアモルファスカーボン膜は、高密度な絶縁膜であり、高い絶縁性を有しており、また、表面平滑性も高い膜である。アモルファスカーボン膜において、高い絶縁性、高密度性等を得るためには、膜中の水素含有量が極力抑制されており、ダイヤモンドライクであることが好ましい。具体的には、膜密度が高く、炭素間結合においてｓｐ２よりもｓｐ３が多い状態であることが好ましい。尚、炭素間結合においてｓｐ２よりもｓｐ３が多い状態のアモルファスカーボン膜は、高密度なダイアモンドに近い状態の膜となるため、特に、トラップ準位等は形成されにくく、しきい値電圧変動幅が小さくなるものと考えられる。即ち、絶縁膜３０をアモルファスカーボン膜により形成することにより、より安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置を得ることができる。
【００２７】
より詳しく説明すると、カーボンにおける炭素間結合には、結合様式としてｓｐ２とｓｐ３があり、グラファイト（黒鉛）はｓｐ２の結合により形成され、ダイアモンドはｓｐ３の結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、ｓｐ２の結合よりもｓｐ３の結合が多い方が好ましく、即ち、炭素間結合が、ｓｐ２≦ｓｐ３であることが好ましい。
【００２８】
ところで、図７に示すように、アモルファスカーボン膜の膜中における炭素間結合のｓｐ３の比率と膜密度とは相関関係があり、炭素間結合のｓｐ３の比率が高くなるに従い膜密度も高くなる。また、アモルファスカーボン膜の膜中の炭素間結合におけるｓｐ３の比率とプラズモンピークとは相関関係があり、炭素間結合のｓｐ３の比率が高くなるに従いプラズモンピークも高くなる。ここで、膜中における炭素間結合のｓｐ３の比率が５０％以上、即ち、ｓｐ２の結合よりもｓｐ３の結合が多い水素を殆ど含まないアモルファスカーボン膜は、膜密度が２．６ｇ／ｃｍ３以上であり、プラズモンピークが２８ｅＶ以上である。尚、膜密度は、シリコン基板上にアモルファスカーボン膜を成膜し、ラザフォード後方散乱法により得られた結果と、ＴＥＭ（Transmission Electron Microscope）による断面測長により得られた膜厚に基づき算出している。
【００２９】
膜密度が２．６ｇ／ｃｍ３以上、プラズモンピークが２８ｅＶ以上となるアモルファスカーボン膜は、後述するアーク蒸着法であるＦＣＡ法により形成することが可能である。具体的には、ＦＣＡ法により成膜されたアモルファスカーボン膜の膜密度は、３．２ｇ／ｃｍ３である。また、ダイアモンドの密度が３．５６ｇ／ｃｍ３である。従って、アモルファスカーボン膜は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることが好ましい。また、ＦＣＡ法により成膜されたアモルファスカーボン膜は、ＣＶＤにより成膜されたアモルファスカーボン膜と比較して水素含有量が極めて低く、ＦＣＡ法により成膜されたアモルファスカーボン膜に含まれる水素含有量は１ａｔｍ％以下である。尚、ＣＶＤ（Chemical Vapor Deposition）により成膜される水素を含むアモルファスカーボン膜では、膜密度が最も高いものでも約２．６ｇ／ｃｍ３未満である。
【００３０】
図８は、ＦＣＡ法により成膜したアモルファスカーボン膜とＣＶＤ法により成膜したアモルファスカーボン膜のプラズモンピークを示すものである。ＦＣＡ法により成膜したアモルファスカーボン膜のプラズモンピーク８Ａは約３０ｅＶであり２８ｅＶ以上であるのに対し、ＣＶＤ法により成膜したアモルファスカーボン膜のプラズモンピーク８Ｂは約２３ｅＶであり、２８ｅＶ未満である。このように、ＦＣＡ法により成膜したアモルファスカーボン膜のプラズモンピークは２８ｅＶ以上となる。よって、本実施の形態における絶縁膜３０は、ＦＣＡ法により成膜されたアモルファスカーボン膜であり、炭素間結合がｓｐ２≦ｓｐ３であり、密度は２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下、プラズモンピークは２８ｅＶ以上のものである。
【００３１】
また、絶縁膜３０として成膜されるアモルファスカーボン膜の膜厚は、２ｎｍ以上、２００ｎｍ以下であり、特に、１０ｎｍ以上、３０ｎｍ以下であることが好ましい。アモルファスカーボン膜により全面を覆うためには、少なくとも数原子層以上の膜厚が必要となるため、２ｎｍ未満の膜厚では全面を覆うことができない。また、本実施の形態における効果を確実に得るためには、図５に示すように１０ｎｍ以上形成されていることが好ましい。また、アモルファスカーボン膜は応力が大きいため、膜厚が厚くなると応力により膜剥がれが発生してしまい、アモルファスカーボン膜は３０ｎｍを超える膜厚で成膜した場合には、特に膜剥がれが発生しやすくなることが知見として得られている。よって、この観点に基づくならば、アモルファスカーボン膜は３０ｎｍ以下の膜厚であることが好ましい。
【００３２】
（半導体装置の製造方法）
次に、図９及び図１０に基づき本実施の形態における半導体装置の製造方法について説明する。
【００３３】
最初に、図９（ａ）に示すように、基板１０上にバッファ層２０を形成し、バッファ層２０上に、電子走行層２１、電子供給層２２、キャップ層２３等の半導体層をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によりエピタキシャル成長させて形成する。基板１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板１０上には電子走行層２１等をエピタキシャル成長させるためバッファ層２０が形成されている。バッファ層２０は、例えば、厚さ約０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層２１は、厚さ約３μｍのノンドープのｉ−ＧａＮにより形成されている。電子供給層２２は、厚さ約３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層２３は、厚さ約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。尚、半導体層は、ＭＯＶＰＥの他、ＭＢＥ（Molecular Beam Epitaxy）により半導体層を結晶成長させることにより形成してもよい。
【００３４】
次に、図９（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ（Reactive Ion Etching）等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域におけるキャップ層２３及び電子供給層２２を除去し、電子走行層２１の表面を露出させる。この際行なわれるドライエッチングは、チャンバー内にエッチングガスとして塩素ガスを約３０ｓｃｃｍを導入し、チャンバー内の圧力を約２Ｐａに設定し、ＲＦパワーを２０Ｗ印加することにより行なう。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これによりレジストパターンの形成されていない領域にソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。尚、上記においては、ドライエッチングを行なうためのレジストパターンとリフトオフを行なうためのレジストパターンとを兼用させた場合について説明したが、各々別個に形成してもよい。
【００３５】
次に、図９（ｃ）に示すように、キャップ層２３上に、ゲート絶縁膜となる絶縁膜３０を形成する。絶縁膜３０は、ＦＣＡ法によりアモルファスカーボン膜を成膜することにより形成する。具体的には、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、ＦＣＡ法により、膜厚が約２０ｎｍのアモルファスカーボン膜を成膜することにより絶縁膜３０を形成する。
【００３６】
次に、図１０（ａ）に示されるように、ゲート電極４１を形成する。具体的には、絶縁膜３０上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより絶縁膜３０上の所定の領域にＮｉ／Ａｕからなるゲート電極４１を形成する。
【００３７】
次に、図１０（ｂ）に示されるように、絶縁膜３０上に、保護膜５０を形成する。保護膜５０としては、例えば、ＡＬＤ法により成膜した酸化アルミニウム膜、ＦＣＡ法により成膜したアモルファスカーボン膜、プラズマＣＶＤ法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。
【００３８】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
【００３９】
（アモルファスカーボン膜の成膜）
次に、アモルファスカーボン膜を成膜するためのＦＣＡ法について説明する。図１１に、ＦＣＡ法に用いられるＦＣＡ成膜装置の構造を示す。このＦＣＡ成膜装置は、プラズマ発生部１１０、プラズマ分離部１２０、パーティクルトラップ部１３０、プラズマ移送部１４０、成膜チャンバー１５０を有している。プラズマ発生部１１０、プラズマ分離部１２０及びパーティクルトラップ部１３０は、いずれも筒状に形成されており、この順で連結されている。プラズマ移送部１４０も筒状に形成されており、一方の端部はプラズマ分離部１２０に略垂直に接続されており、他方の端部は、成膜チャンバー１５０に接続されている。成膜チャンバー１５０の内部には、成膜対象となる基板等１５１を設置するためのステージ１５２が設けられている。
【００４０】
プラズマ発生部１１０の筐体下端部には絶縁板１１１が設けられており、この絶縁板１１１の上には、ターゲット（カソード）１１２となるグラファイトが設置されている。また、プラズマ発生部１１０の筐体下端部の外周には、カソードコイル１１４が設けられており、筐体の内壁面にはアノード１１３が設けられている。アモルファスカーボン膜を成膜する際には、不図示の電源より、ターゲット１１２とアノード１１３との間に、所定の電圧を印加し、アーク放電を発生させ、ターゲット１１２の上方にプラズマを発生させる。この際、カソードコイル１１４には、別の不図示の電源より所定の電流が供給され、アーク放電を安定化させるための磁場を発生させる。このアーク放電により、グラファイトのターゲット１１２を形成しているカーボンが蒸発し、プラズマ中に成膜材料のイオンとして供給される。
【００４１】
プラズマ発生部１１０とプラズマ分離部１２０との境界部分には絶縁リング１２１が設けられており、この絶縁リング１２１によりプラズマ発生部１１０の筐体とプラズマ分離部１２０の筐体とが電気的に分離されている。プラズマ分離部１２０の筐体の外周には、プラズマ発生部１１０において発生したプラズマを筐体の中心部に収束させつつ所定の方向に移動させるための磁場を発生させるガイドコイル１２２ａ、１２２ｂが設けられている。また、プラズマ分離部１２０とプラズマ移送部１４０との接続部近傍には、プラズマの進行方向を略垂直に曲げる磁場を発生させる斜め磁場発生コイル１２３が設けられている。
【００４２】
パーティクルトラップ部１３０には、プラズマ発生部１１０において発生したパーティクルがプラズマ分離部１２０における磁場の影響を殆ど受けることなく直進して進入する。パーティクルトラップ部１３０の上端部には、パーティクルを横方向に反射する反射板１３１と、反射板１３１により反射されたパーティクルを捕捉するパーティクル捕捉部１３２が設けられている。パーティクル捕捉部１３２には、複数のフィン１３３が筐体内部に対し斜めに配置されている。パーティクル捕捉部１３２に進入したパーティクルは、これらのフィン１３３により何度も反射され、運動エネルギーを失い、最終的には、フィン１３３またはパーティクル捕捉部１３２の筐体壁面等に付着し捕捉される。
【００４３】
プラズマ移送部１４０には、プラズマ分離部１２０においてパーティクルと分離されたプラズマが進入する。プラズマ移送部１４０は、負電圧印加部１４２と連絡部１４６とに区画されている。負電圧印加部１４２とプラズマ分離部１２０との間及び負電圧印加部１４２と連絡部１４６との間には絶縁リング１４１が設けられている。これにより、プラズマ分離部１２０と負電圧印加部１４２とは電気的に分離されており、連絡部１４６と負電圧印加部１４２とは電気的に分離されている。
【００４４】
負電圧印加部１４２は、更に、プラズマ分離部１２０側の入口部１４３と、連絡部１４６側の出口部１４５と、入口部１４３と出口部１４５の間の中間部１４４とに区画されている。入口部１４３の外周にはプラズマを収束しつつ成膜チャンバー１５０側に移動させるための磁場を発生させる１４３ａが設けられている。また、入口部１４３の内側には、入口部１４３に進入したパーティクルを捕捉する複数のフィン１４３ｂが筐体内面に対し斜めに設置されている。
【００４５】
中間部１４４の入口部１４３側及び出口部１４５側には、プラズマの流路を寄生する開口部を有するアパーチャ１４４ａ及び１４４ｂが設けられている。また、中間部１４４の外周には、プラズマの進行方向を曲げるための磁場を発生させるガイドコイル１４４ｃが設けられている。
【００４６】
連絡部１４６は、負電圧印加部１４２側から成膜チャンバー１５０に向かって、徐々に径が広くなるように形成されている。この連絡部１４６の内側にも、複数のフィン１４６ａが設置されており、連絡部１４６と成膜チャンバー１５０との境界部分の外周には、プラズマを収束しつつ成膜チャンバー１５０側に移動させるためのガイドコイル１４６ｂが設けられている。
【００４７】
このＦＣＡ成膜装置では、プラズマ発生部１１０において、アーク放電させることにより、炭素イオンが含まれるプラズマを発生させ、斜め磁場発生コイル１２３等により、パーティクルとなる成分を除去しつつ、プラズマを基板１５１等まで到達させることができる。これにより、基板１５１等上にアモルファスカーボン膜を成膜することができる。
【００４８】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、ゲート絶縁膜となる絶縁膜がアモルファスカーボン膜と酸化物または窒化物等からなる膜により形成され半導体装置である。
【００４９】
図１２に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、第１の実施の形態における半導体装置のアモルファスカーボン膜からなる絶縁膜３０に代えて、酸化アルミニウム膜２３１とアモルファスカーボン膜２３２とが積層された絶縁膜２３０を形成した構造のものである。即ち、酸化アルミニウム膜２３１上にアモルファスカーボン膜２３２が形成された絶縁膜２３０を形成した構造のものである。酸化アルミニウム膜２３１は、トリメチルアルミニウム（ＴＭＡ）と、純水（Ｈ２Ｏ）とを用いて、基板温度３００℃に設定して、ＡＬＤ法により約１０ｎｍ成膜することにより形成されている。アモルファスカーボン膜２３２は、第１の実施の形態と同様のＦＣＡ法により約１０ｎｍ成膜することにより形成されている。尚、図１３（ａ）は、絶縁膜２３０を拡大した図である。
【００５０】
このように、ゲート絶縁膜となる絶縁膜２３０を２つの異なる材料からなる膜を積層し形成することにより、ゲートリーク電流を低減することができる。即ち、ゲート絶縁膜となる絶縁膜をアモルファスカーボン膜のみにより形成した場合と比べて、アモルファスカーボン膜よりも絶縁性の高い酸化アルミニウム膜を積層することにより、ゲートリーク電流を少なくすることができる。
【００５１】
尚、本実施の形態において、絶縁膜２３０は、しきい値電圧変動幅を小さくするため、図５に示されるように、アモルファスカーボン膜２３２の膜厚は、酸化アルミニウム膜２３１の膜厚以上となるように形成されていることが好ましい。また、アモルファスカーボン膜２３２は１０ｎｍ以上形成されていることが好ましい。
【００５２】
また、上記説明では、酸化アルミニウム膜２３１を形成した場合について説明したが、酸化アルミニウム膜２３１に代えて、酸化ハフニウム膜、窒化シリコン膜等を形成した場合も同様である。更に、図１３（ｂ）に示されるように、最初にアモルファスカーボン膜２３２を成膜し、成膜されたアモルファスカーボン膜２３２上に酸化アルミニウム膜２３１を成膜した絶縁膜２３３を絶縁膜２３０に代えて用いてもよい。
【００５３】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５４】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。
【００５５】
（半導体装置の構造）
図１４に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＨＥＭＴであり、半導体等からなる基板３１０上にバッファ層３２０が形成されており、バッファ層３２０上に、電子走行層３２１、電子供給層３２２、キャップ層３２３がエピタキシャル成長により積層して形成されている。また、ソース電極３４２及びドレイン電極３４３は電子走行層３２１と接続されて形成されており、ゲート電極３４１は、キャップ層３２３及び電子供給層３２２の一部を除去することにより形成された開口部内に絶縁膜３３０を介して形成されている。尚、絶縁膜３３０はキャップ層３２３上にも形成されており、絶縁膜３３０の上には、絶縁体からなる保護膜３５０が形成されている。
【００５６】
基板３１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板３１０としてＳｉ基板を用いているため、バッファ層３２０を形成しているが、他の材料からなる基板３１０を用いた場合には、バッファ層３２０を形成する必要がない場合がある。第１の半導体層となる電子走行層３２１はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層３２２はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層３２３はｎ−ＧａＮにより形成されている。これにより、電子走行層３２１において電子供給層３２２に近い側に２次元電子ガス（２ＤＥＧ）３２１ａが形成される。また、電子走行層３２１と電子供給層３２２との間には、不図示のスペーサ層を形成してもよい。
【００５７】
ゲート電極３４１、ソース電極３４２及びドレイン電極３４３は金属材料により形成されている。ゲート絶縁膜となる絶縁膜３３０は、アモルファスカーボン膜により形成されており、厚さは２０ｎｍである。保護膜３５０は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。
【００５８】
（半導体装置の製造方法）
次に、図１５及び図１６に基づき本実施の形態における半導体装置の製造方法について説明する。
【００５９】
最初に、図１５（ａ）に示すように、基板３１０上にバッファ層３２０を形成し、バッファ層３２０上に、電子走行層３２１、電子供給層３２２、キャップ層３２３等の半導体層をＭＯＶＰＥ等によりエピタキシャル成長させることにより形成する。基板３１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板３１０上には電子走行層３２１等をエピタキシャル成長させるためバッファ層３２０が形成されている。バッファ層３２０は、例えば、厚さ約０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層３２１は、厚さ約３μｍのノンドープのｉ−ＧａＮにより形成されている。電子供給層３２２は、厚さ約３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層３２３は、厚さ約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。
【００６０】
次に、図１５（ｂ）に示されるように、ソース電極３４２及びドレイン電極３４３を形成する。具体的には、キャップ層３２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極３４２及びドレイン電極３４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングを行なうことによりレジストパターンが形成されていない領域におけるキャップ層３２３及び電子供給層３２２を除去し、電子走行層３２１の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより、レジストパターンの形成されていない領域にソース電極３４２及びドレイン電極３４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
【００６１】
次に、図１５（ｃ）に示されるように、開口部３６１を形成する。具体的には、キャップ層３２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部３６１の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンをマスクとして、塩素を含むガスを導入してＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンの形成されていない領域におけるキャップ層３２３及び電子供給層３２２の一部を除去し、開口部３６１を形成する。この後、レジストパターンを除去する。
【００６２】
次に、図１６（ａ）に示されるように、開口部３６１の内部表面、キャップ層３２３上に、絶縁膜３３０を形成する。絶縁膜３３０は、ＦＣＡ法によりアモルファスカーボン膜を成膜することにより形成する。具体的には、ＦＣＡ法により、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約２０ｎｍのアモルファスカーボン膜を成膜することにより絶縁膜３３０を形成する。
【００６３】
次に、図１６（ｂ）に示されるように、ゲート電極３４１を形成する。具体的には、絶縁膜３３０上に、不図示の下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び不図示の上層レジスト（例えば、商品名ＰＦＩ３２−Ａ８：住友化学社製）をそれぞれスピンコート法等により塗布することにより形成する。この後、露光装置による露光、現像を行なうことにより、上部レジストに開口部３６１が形成されている部分を含む領域に約０．８μm径程度の開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、加温した有機溶剤を用いてリフトオフを行なうことにより下層レジスト及び上層レジストともに、上層レジスト上に成膜された金属膜を除去する。これにより、絶縁膜３３０を介した開口部３６１内にＮｉ／Ａｕからなるゲート電極３４１を形成することができる。
【００６４】
次に、図１６（ｃ）に示されるように、絶縁膜３３０上に、保護膜３５０を形成する。保護膜３５０としては、例えば、ＡＬＤ法により成膜した酸化アルミニウム膜、ＦＣＡ法により成膜したアモルファスカーボン膜、プラズマＣＶＤ法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。
【００６５】
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
【００６６】
尚、上記以外の内容については、第１の実施の形態と同様であり、第２の実施の形態における積層された絶縁膜を本実施の形態におけるゲート絶縁膜となる絶縁膜３３０として用いることも可能である。
【００６７】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００６８】
本実施の形態における半導体デバイスは、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１７に基づき説明する。尚、図１７は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。
【００６９】
最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
【００７０】
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１から第３の実施の形態におけるゲート電極４１または３４１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極４２または３４２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極４３または３４３と接続されている。
【００７１】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００７２】
また、本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
【００７３】
図１８に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１８に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１８に示す例では３つ）４６８を備えている。図１８に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００７４】
また、図１９に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１９に示す例では、パワーアンプ４７３は、第１から第３の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１９に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００７５】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００７６】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上方に形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
を有し、
前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置。
（付記２）
前記絶縁膜は、炭素を主成分とするアモルファス膜と、酸化物または窒化物からなる膜との積層膜であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記酸化物または窒化物からなる膜は、酸化アルミニウム膜であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記炭素を主成分とするアモルファス膜の膜厚は、前記前記酸化物または窒化物からなる膜の膜厚以上であることを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記炭素を主成分とするアモルファス膜の膜厚は、１０ｎｍ以上であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記炭素を主成分とするアモルファス膜における炭素間結合の比率は、ｓｐ２≦ｓｐ３であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記炭素を主成分とするアモルファス膜における膜密度は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記炭素を主成分とするアモルファス膜は、炭素に起因するプラズモンピークが２８ｅＶ以上であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記炭素を主成分とするアモルファス膜は、水素の含有量が１ａｔｍ％以下であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有し、
前記第２の半導体層には開口部が形成され、前記絶縁膜は前記開口部の内部表面に形成されており、
前記ゲート電極は前記絶縁膜を介し前記開口部内に形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１２）
前記第１の半導体層は、ＧａＮを含むものであることを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする付記１０から１２のいずれかに記載の半導体装置。
（付記１４）
付記１から１３のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１５）
付記１から１３のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１６）
基板の上方に半導体層を形成する工程と、
前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１７）
前記絶縁膜を形成する工程は、炭素を主成分とするアモルファス膜を形成する工程と、酸化物または窒化物からなる膜を形成する工程とを含むものであることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１６または１７に記載の半導体装置の製造方法。
（付記１９）
前記電極はゲート電極であり、
前記半導体層を形成する工程は、第１の半導体層を形成する工程と、前記第１の半導体層の上方に第２の半導体層を形成する工程を含み、
前記第１の半導体層または前記第２の半導体層に接してソース電極及びドレイン電極を形成する工程と、
前記第２の半導体層に開口部を形成する工程と、
を有し、
前記絶縁膜を形成する工程は、前記第２の半導体層の上方及び前記開口部の内部表面に前記絶縁膜を形成するものであって、
前記電極を形成する工程は、前記絶縁膜を介し前記開口部内にゲート電極を形成するものであることを特徴とする付記１６または１７に記載の半導体装置の製造方法。
（付記２０）
前記炭素を主成分とするアモルファス膜は、アーク蒸着法により形成されるものであることを特徴とする付記１６から１９のいずれかに記載の半導体装置の製造方法。
【符号の説明】
【００７７】
１０        基板
２０        バッファ層
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        電子供給層（第２の半導体層）
２３        キャップ層（第３の半導体層）
３０        絶縁膜
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
５０        保護膜
【図１】
0005866769.tif 000002
【図２】
0005866769.tif 000003
【図３】
0005866769.tif 000004
【図４】
0005866769.tif 000005
【図５】
0005866769.tif 000006
【図６】
0005866769.tif 000007
【図７】
0005866769.tif 000008
【図８】
0005866769.tif 000009
【図９】
0005866769.tif 000010
【図１０】
0005866769.tif 000011
【図１１】
0005866769.tif 000012
【図１２】
0005866769.tif 000013
【図１３】
0005866769.tif 000014
【図１４】
0005866769.tif 000015
【図１５】
0005866769.tif 000016
【図１６】
0005866769.tif 000017
【図１７】
0005866769.tif 000018
【図１８】
0005866769.tif 000019
【図１９】
0005866769.tif 000020