(57)【特許請求の範囲】
【請求項１】
ライン状に配置された複数の電流駆動型の発光素子と、
第１の基準電圧を提供する第１電源線と、
前記発光素子の各々に駆動電流を供給するとともに、第２の基準電圧を提供する第２電源線と、
前記発光素子毎の発光量を指示する第１電圧を出力する第１電圧出力手段と、
前記発光素子毎に設けられ、前記第１基準電圧と前記第１電圧との電圧差を保持するための第１電圧保持素子と、
前記発光素子毎に設けられ、前記第１電圧保持素子と電気的に接続可能であって、前記第２基準電圧と、前記第１電圧に応じた大きさの第２電圧との電圧差を保持するための第２電圧保持素子と、
各主走査期間において、前記第２電源線から前記発光素子の各々へ駆動電流を供給している期間中、前記第１電圧保持素子と、前記第２電圧保持素子とを電気的に切断した状態で、前記第１基準電圧と、前記第１電圧との電圧差を前記第１電圧保持素子に保持させた後、前記発光素子の各々への駆動電流の供給を一時停止し、
前記発光素子の各々への駆動電流の供給を一時停止している一時停止期間中に前記第１電圧保持素子と、前記第２電圧保持素子とを電気的に接続して前記第２基準電圧と前記第２電圧との電圧差を前記第２電圧保持素子に保持させることにより、前記第２基準電圧と前記第２電圧との電圧差に応じた駆動電流を前記発光素子の各々に供給させる制御手段と、
を備えることを特徴とする光書込装置。
【請求項２】
前記制御手段は、前記一時停止期間中において、前記第２電圧保持素子に保持されている電圧差による電荷を放電させた後、前記第１及び第２電圧保持素子を電気的に接続する
ことを特徴とする請求項１記載の光書込装置。
【請求項３】
前記発光素子毎に前記駆動電流の供給を遮断するための遮断手段を備え、
前記制御手段は、前記遮断手段に前記発光素子の各々への駆動電流の供給を同時に遮断させて前記一時停止をする
ことを特徴とする請求項１記載の光書込装置。
【請求項４】
前記発光素子毎に設けられ、前記第２電源線から前記発光素子に至る回路上に接続され、当該発光素子へ供給される駆動電流量を制御する駆動手段を備え、
前記遮断手段は、前記発光素子と前記駆動手段との接続を電気的に切断することにより、前記供給を遮断する
ことを特徴とする請求項３記載の光書込装置。
【請求項５】
前記第１及び第２電源線は、それぞれ互いに異なる電源から延伸されている
ことを特徴とする請求項１〜４の何れかに記載の光書込装置。
【請求項６】
前記第１及び第２電源線は、共通の電源から延伸されている
ことを特徴とする請求項１〜４の何れかに記載の光書込装置。
【請求項７】
前記第１電圧保持素子の静電容量は、前記第２電圧保持素子の静電容量よりも大きい
ことを特徴とする請求項１〜６の何れかに記載の光書込装置。
【請求項８】
前記発光素子は、有機ＥＬ素子である
ことを特徴とする請求項１〜７の何れかに記載の光書込装置。
【請求項９】
前記第１電源線は、前記複数の発光素子に沿って延伸し、
前記第２電源線は、前記第１電源線に沿って延伸している
ことを特徴とする請求項１〜８の何れかに記載の光書込装置。
【請求項１０】
前記主走査期間は、前記第１基準電圧と前記第１電圧との電圧差の保持動作の開始時から前記第２基準電圧と前記第２電圧との電圧差の保持動作終了時までの期間である
ことを特徴とする請求項１〜９の何れかに記載の光書込装置。
【請求項１１】
請求項１〜１０の何れかに記載の光書込装置を備える
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ビームにより感光体に書き込みを行う光書込装置およびこれを備える画像形成装置に関する。
【背景技術】
【０００２】
プリンターなどの画像形成装置においては、近年、感光体に光ビームによる書込みを行う光書込装置の小型化の要求が高まり、微小ドットの発光素子をライン状に配置した構成の光書込装置が用いられるようになってきている。
例えば、特許文献１には、第１の基板に、1ラインに配列される複数の発光素子（有機ＥＬ素子）と、電源側の給電点に接続される薄膜配線で形成した第１の電源線と、接地側の給電点に接続される薄膜配線で形成した第２の電源線とを備え、第２の基板に、第１の電源線と複数箇所において電気的に接続する第１の補助電源線と第２の電源線と複数箇所において電気的に接続する第２の補助電源線とを備える構成の光書込装置が開示されている。
【０００３】
これにより、給電点の数を増加させることができるので、各発光素子に対する電源線の電圧変動の影響を抑制することができる。すなわち、補助電源線がない場合のように、給電点の数が少ない場合に比べ、給電点から、各発光素子までの電源線の長さを短くすることができ、その分、配線抵抗による電圧降下を少なくすることができる。その結果、電位降下に起因する各発光素子への駆動電流の差を小さくすることができ、発光素子間の発光量の差を小さくすることができ、発光量の差による画像ムラの発生を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１４４６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の構成では、補助電源線を形成するために、発光素子を保護する封止板上に配線を形成するとともに、補助電源線を各電源線と電気的に接続するための機構を設けることが必要となり、その分、配線構造が複雑となるとともに、製造コストが高くなるという問題が生じる。
又、特許文献１の構成のように給電点の数をある程度多くしても、電源線上において電流の流れる方向に沿って１つの給電点と次の給電点との間の電源線の部分では、各発光素子へ駆動電流が流れることによる電位降下が生じることには変わらないので、電位降下による発光量のばらつきが充分解消されないという問題が生じる。
【０００６】
又、感光体に光ビームによる１ラインの書込みを行う１ライン周期において、発光量を示す輝度信号を、発光素子毎に設けられた保持素子に順次保持させる期間の間、全ての発光素子を消灯させて、駆動電流を流さないようにして、電位降下が生じないようにすることも考えられる。しかしながら、このようにすると、消灯期間が長くなり、主走査期間（Ｈｓｙｎｃ）に占める発光素子の発光期間の割合である発光デューティが小さくなってしまい、短い発光期間で十分な露光量を得るために、発光素子の光量を増大させることが必要となり、結果的に発光素子の寿命が短くなってしまうという問題が生じる。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであって、電源線から各発光素子に電流が流れるときの当該電源線の電位降下に起因する各発光素子の発光量のばらつきを抑制しつつ、発光デューティを増大することが可能な光書込装置およびこれを備える画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る光書込装置は、ライン状に配置された複数の電流駆動型の発光素子と、第１の基準電圧を提供する第１電源線と、前記発光素子の各々に駆動電流を供給するとともに、第２の基準電圧を提供する第２電源線と、前記発光素子毎の発光量を指示する第１電圧を出力する第１電圧出力手段と、前記発光素子毎に設けられ、前記第１基準電圧と前記第１電圧との電圧差を保持するための第１電圧保持素子と、前記発光素子毎に設けられ、前記第１電圧保持素子と電気的に接続可能であって、前記第２基準電圧と、前記第１電圧に応じた大きさの第２電圧との電圧差を保持するための第２電圧保持素子と、各主走査期間において、前記第２電源線から前記発光素子の各々へ駆動電流を供給している期間中、前記第１電圧保持素子と、前記第２電圧保持素子とを電気的に切断した状態で、前記第１基準電圧と、前記第１電圧との電圧差を前記第１電圧保持素子に保持させた後、前記発光素子の各々への駆動電流の供給を一時停止し、前記発光素子の各々への駆動電流の供給を一時停止している一時停止期間中に前記第１電圧保持素子と、前記第２電圧保持素子とを電気的に接続して前記第２基準電圧と前記第２電圧との電圧差を前記第２電圧保持素子に保持させることにより、前記第２基準電圧と前記第２電圧との電圧差に応じた駆動電流を前記発光素子の各々に供給させる制御手段と、を備える。
【０００９】
ここで、前記制御手段は、前記一時停止期間中において、前記第２電圧保持素子に保持されている電圧差による電荷を放電させた後、前記第１及び第２電圧保持素子を電気的に接続することとすることができる。
又、前記光書込装置は、前記発光素子毎に前記駆動電流の供給を遮断するための遮断手段を備え、前記制御手段は、前記遮断手段に前記発光素子の各々への駆動電流の供給を同時に遮断させて前記一時停止をすることとすることができる。
【００１０】
さらに、前記光書込装置は、前記発光素子毎に設けられ、前記第２電源線から前記発光素子に至る回路上に接続され、当該発光素子へ供給される駆動電流量を制御する駆動手段を備え、前記遮断手段は、前記発光素子と前記駆動手段との接続を電気的に切断することにより、前記供給を遮断することとすることができる。
又、前記第１及び第２電源線は、それぞれ互いに異なる電源から延伸されていることとすることができる。或いは、前記第１及び第２電源線は、共通の電源から延伸されている
こととすることができる。
【００１１】
又、前記第１電圧保持素子の静電容量は、前記第２電圧保持素子の静電容量よりも大きいこととすることができる。又、前記発光素子は、有機ＥＬ素子であることとすることができる。
又、前記第１電源線は、前記複数の発光素子に沿って延伸し、前記第２電源線は、前記第１電源線に沿って延伸していることとすることができる。又、前記主走査期間は、前記第１基準電圧と前記第１電圧との電圧差の保持動作の開始時から前記第２基準電圧と前記第２電圧との電圧差の保持動作終了時までの期間であることとすることができる。
【００１２】
又、本発明に係る画像形成装置は、前記光書込装置を備えることとすることができる。
【発明の効果】
【００１３】
上記の構成を備えることにより、第１基準電圧と、発光量を指示する第１電圧との電圧差を保持するための第１電圧保持素子と、第２基準電圧と、第１電圧に応じた大きさの第２電圧との電圧差を保持するための第２電圧保持素子とがそれぞれ別個に設けられ、第１電圧保持素子、第２電圧保持素子には、それぞれ別の電源線から第１基準電圧、第２基準電圧が供給されるように構成されているので、発光素子の各々に第２電源線から駆動電流が供給されて発光素子の各々が点灯していても、発光素子の各々に駆動電流が流れることによる第２電源線上における電位降下の影響を受けることなく、第１電圧保持素子に第１基準電圧と第１電圧との電圧差を保持することができる。
【００１４】
さらに、第１基準電圧と第１電圧との電圧差を保持するための保持期間中、発光素子の各々に第２電源線から駆動電流を供給して発光素子の各々の点灯を継続させることができるので、その分、主走査期間中の発光期間を長くすることができる。
又、第１基準電圧と第１電圧との電圧差を保持した第１電圧保持素子と第２電圧保持素子とを電気的に接続して第２基準電圧と第２電圧との電圧差を第２電圧保持素子に保持させる保持動作は、第２電源線から発光素子の各々への駆動電流の供給を一時停止した状態で行われるので、第２電源線上における電位降下を生じさせることなく、当該保持動作を完了することができる。
【００１５】
その結果、第２電源線の電位降下に起因する発光素子各々の発光量のばらつきを抑制しつつ、発光デューティを増大することができる。
【図面の簡単な説明】
【００１６】
【図１】プリンター１Ａの全体構成を示す概略図である。
【図２】光書込装置１３の構成を示す図である。
【図３】ＯＬＥＤパネル６１の概略平面図および断面図である。
【図４】ソースＩＣ７３と、ＴＦＴ基板７１上に形成される発光回路におけるソースＩＣの制御対象となる各構成要素との関係を模式的に示す図である。
【図５】１つのＤＡＣ７４に対応する発光回路１００−１の回路構成を示す図である。
【図６】サンプル期間におけるドット回路ｍの接続状態を示す図である。
【図７】放電期間におけるドット回路ｍの接続状態を示す図である。
【図８】チャージ期間におけるドット回路ｍの接続状態を示す図である。
【図９】チャージ期間終了後、ドット回路１において次の主走査期間（Ｈｓｙｎｃ）のサンプル期間が開始されたときのドット回路ｍの接続状態を示す図である。
【図１０】主走査期間（Ｈｓｙｎｃ）にソースＩＣ７３が制御信号によって行う発光回路の制御処理の動作を示す図である。
【図１１】主走査期間（Ｈｓｙｎｃ）における、制御信号による制御状態、第１電圧保持素子、第２電圧保持素子における第１基準電圧と第１電圧との電圧差、第２基準電圧と第２電圧との電圧差の保持状態、及び有機ＥＬ素子の点灯状態の各時間変化を示すタイムチャートである。
【図１２】図５の回路構成の変形例を示す図である。
【図１３】図５の回路構成の別の変形例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る光書込装置および画像形成装置の実施の形態を、タンデム型カラープリンター（以下、単に「プリンター」という。）を例にして説明する。
＜実施の形態＞
（１）プリンター１Ａの構成
図１は、本実施の形態に係るプリンター１Ａの全体構成を示す概略図である。同図に示すようにプリンター１Ａは、電子写真方式により画像を形成するものであり、画像プロセス部１０、給紙部３０、定着装置４０、制御部５０を備えている。
【００１８】
プリンター１Ａは、ネットワーク（例えばＬＡＮ）に接続され、外部の端末装置（不図示）や図示しない表示部を有する操作パネルから印刷指示を受け付けると、その指示に基づいてイエロー、マゼンタ、シアンおよびブラックの各色のトナー像を形成し、これらを記録シートへ多重転写してフルカラーの画像を形成することにより、記録シートへの印刷処理を実行する。以下、イエロー、マゼンタ、シアン、ブラックの各再現色をＹ、Ｍ、Ｃ、Ｋと表し、各再現色に関連する構成要素の番号にこのＹ、Ｍ、Ｃ、Ｋを添字として付加する。
【００１９】
画像プロセス部１０は、作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋ、中間転写ベルト２１、二次転写ローラー２３などを有している。作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの構成は、いずれも同様の構成であるため、以下、主として作像部１０Ｙの構成について説明する。
作像部１０Ｙは、感光体ドラム１１と、その周囲に配設された帯電器１２、光書込装置１３、現像器１４、感光体ドラム１１を清掃するためのクリーナー１５等を有しており、感光体ドラム１１上にＹ色のトナー像を作像する。帯電器１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
【００２０】
光書込装置１３は、帯電された感光体ドラム１１を光ビームＬにより露光して、感光体ドラム１１上に静電潜像を形成する。光書込装置１３には、後述するように、発光素子である電流駆動型の複数の有機ＥＬ素子（OLED:Organic Light Emitting Diode）のそれぞれが主走査方向に沿って配列されている。各有機ＥＬ素子の発光量は、制御部５０から出力される印刷処理用の画像データに基づいて制御される。
【００２１】
現像器１４は、感光体ドラム１１に対向するように配され、感光体ドラム１１に帯電トナーを搬送する。中間転写ベルト２１は、無端状のベルトであり、駆動ローラー２４と従動ローラー２５に張架されて矢印Ｂ方向に周回駆動される。各感光体ドラム上に形成された静電潜像は、作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋの各現像器により現像されて各感光体ドラム上に対応する色のトナー像（未定着画像）が形成される。
【００２２】
形成されたトナー像は、作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋに対応する各一次転写ローラー（図１では、作像部１０Ｙに対応する一次転写ローラーのみ符号２２を付し、他の一次転写ローラーについては、符号を省略している。）により、中間転写ベルト２１上の同じ位置で重ね合わされるように、中間転写ベルト２１上にタイミングをずらして順次一次転写された後、二次転写ローラー２３による静電力の作用により中間転写ベルト２１上のトナー像が一括して記録シート上に二次転写される。
【００２３】
給紙部３０は、記録シート（ここでは、符号Ｓで示す用紙）を収容する給紙カセット３１と、給紙カセット３１の用紙Ｓを搬送路３９上に1枚ずつ繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
定着装置４０は、加熱ローラー４１と加熱ローラー４１を押圧する加圧ローラー４２から構成され、トナー像が二次転写された記録シートを加熱及び加圧してトナー像を記録シートに熱定着する。
【００２４】
制御部５０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成される所謂コンピューターであって、記録シートへの印刷処理全体の動作を制御する。例えば、印刷ジョブを受け付けると、印刷ジョブに含まれる印刷処理用の画像データに基づいて、作像部１０Ｙ〜１０Ｋの各光書込装置１３に配列された複数個の有機ＥＬ素子の各発光量を指示するデジタル輝度信号を、内蔵するＡＳＩＣ（Application Specific Integrated Circuit。以下、「輝度信号出力部」という。）により、生成する。
【００２５】
（２）光書込装置の構成
図２は、光書込装置１３の構成を示す図である。光書込装置１３は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２を筐体６３内に収容したものであってＯＬＥＤパネル６１には、複数の有機ＥＬ素子１０１が主走査方向（同図紙面垂直方向）に沿ってライン状に配列されている。
【００２６】
複数の有機ＥＬ素子１０１は、それぞれ、個別に光ビームＬを発する。ロッドレンズアレイ６２は、それぞれの有機ＥＬ素子１０１から発せられる光ビームＬを感光体ドラム１１表面に結像させる。
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（Thin Film Transistor）基板７１、封止板７２、ソースＩＣ７３を備え、ＴＦＴ基板７１上に有機ＥＬ素子１０１が一体形成されている。ＴＦＴ基板７１上には、複数個の有機ＥＬ素子１０１が主走査方向に沿って配列され、有機ＥＬ素子１０１毎に後述する駆動回路、２種類の電圧保持素子、放電回路等が配されて発光回路が形成されている。
【００２７】
封止板７２は、ＴＦＴ基板７１上における有機ＥＬ素子１０１の配置領域が外気に触れないように封止するものである。
ソースＩＣ７３は、同図に示すように、ＴＦＴ基板７１上における、封止板７２の配置領域以外の領域に実装されており、制御部５０に内蔵される輝度信号出力部５１から出力されるデジタル輝度信号をそれぞれの有機ＥＬ素子１０１毎にその発光量を指示するアナログの輝度信号（以下、「輝度信号」という。）に変換するデジタル／アナログ変換器（以下、「ＤＡＣ」という。）やシフトレジスター等を含んでいる。
【００２８】
図４は、ソースＩＣ７３と、ＴＦＴ基板７１上に形成される発光回路におけるソースＩＣ７３の制御対象となる各構成要素との関係を模式的に示す図である。同図に示す発光回路１００−１、１００−２は、ソースＩＣ７３に含まれる複数の各ＤＡＣ７４にそれぞれ対応する発光回路を示す。
発光回路１００−１、１００−２は、それぞれ複数（ここでは、説明の便宜上４つとしているが、４つに限定されるものではないことは、勿論のことである。）のドット回路から構成されている。各ドット回路は、有機ＥＬ素子１０１、遮断スイッチ１０２、駆動回路１０３、Ｓ／Ｈ（サンプル／ホールド）回路を構成する第２電圧保持素子１０４、保持素子接続スイッチ１０５、第１電圧保持素子１０６、ＤＡＣ接続スイッチ１０７、放電回路１０８等から構成されている。
【００２９】
第１電圧保持素子１０６及び第２電圧保持素子１０４としては、例えば、コンデンサーを用いることができる。又、放電回路１０８は、後述するように、第２電圧保持素子１０４毎に設けられている。なお、同図では、説明の便宜上、発光回路１００−１には１つの放電回路１０８を符号のみで示し、他の３つの放電回路の図示は省略し、発光回路１００−２においては、放電回路１０８の図示を全て省略している。
【００３０】
遮断スイッチ１０２は、有機ＥＬ素子１０１を駆動するための駆動電流の供給を遮断するためのスイッチである。又、第１電圧保持素子１０６は、後述する図５〜図９に示す電源線９２から提供される基準電圧（以下、「第１基準電圧」という。）とＤＡＣ７４から出力される輝度信号の電圧（以下、「第１電圧」という。）との電圧差を保持する保持素子である。
【００３１】
保持素子接続スイッチ１０５は、第１電圧保持素子１０６と第２電圧保持素子１０４との電気的な接続、非接続を切り替えるスイッチであり、ＤＡＣ接続スイッチ１０７は、第１電圧保持素子１０６とＤＡＣ７４との電気的な接続、非接続を切り替えるスイッチである。
さらに、放電回路１０８は、第２電圧保持素子１０４に電気的に接続し、第２電圧保持素子１０４に保持されている電荷を放電させるための回路であり、第２電圧保持素子１０４との電気的な接続、非接続を切り替える切替スイッチと、抵抗素子とから構成される。
【００３２】
ソースＩＣ７３は、制御信号を出力することにより、上記の各スイッチのオン、オフを制御する。具体的には、制御信号SELcmの出力によりＤＡＣ接続スイッチ１０７を、制御信号SELbの出力により保持素子接続スイッチ１０５を、制御信号resetの出力により、放電回路１０８の切替スイッチを、制御信号SELaの出力により、遮断スイッチ１０２をそれぞれ制御する。なお、同図では、発光回路１００−１においてのみ各制御信号を図示し、発光回路１００−２においては、各制御信号の図示を省略している。
【００３３】
各発光回路において、ＤＡＣ７４は、各ドット回路の第１電圧保持素子１０６に対して順次第１電圧を出力する。具体的には、ソースＩＣ７３は、ＤＡＣ接続スイッチ１０７を制御し、ＤＡＣ７４と電気的に接続する第１電圧保持素子１０６を１つずつ順次選択し、選択した第１電圧保持素子１０６にＤＡＣ７４から第１電圧を出力して順次第１基準電圧と第１電圧との電圧差を保持させる。
【００３４】
又、ソースＩＣ７３は、各ドット回路において、遮断スイッチ１０２、保持素子接続スイッチ１０５及びＤＡＣ接続スイッチ１０７を制御し、ＤＡＣ７４と第１電圧保持素子１０６、及び、有機ＥＬ素子１０１と駆動回路１０３をそれぞれ電気的に非接続の状態で、第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続させて、後述する図５〜図９に示す電源線９１から提供される基準電圧（以下、「第２基準電圧」という。）と第１電圧に応じた大きさの電圧（以下、「第２電圧」という。）との電圧差を第２電圧保持素子１０４に保持させた後、有機ＥＬ素子１０１と駆動回路１０３とを電気的に接続させ、駆動回路１０３から第２基準電圧と第２電圧との電圧差に応じた駆動電流を対応する有機ＥＬ素子１０１へ供給して当該有機ＥＬ素子１０１を点灯させる。
【００３５】
なお、ソースＩＣ７３は、第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続させる前に、制御信号resetを出力して、放電回路１０８の切替スイッチをオンにして第２電圧保持素子１０４と放電回路１０８とを電気的に接続させて第２電圧保持素子１０８に保持されている電荷を放電させる。
図５は、１つのＤＡＣ７４に対応する発光回路１００−１の回路構成を示す図である。同図に示すように、発光回路１００−１は、複数（ここでは、ｎ個）のドット回路１〜ｎから構成される。各ドット回路には、有機ＥＬ素子１０１、遮断スイッチ１０２、駆動回路１０３、第２電圧保持素子１０４、保持素子接続スイッチ１０５、第１電圧保持素子１０６、ＤＡＣ接続スイッチ１０７、放電回路１０８が含まれる。なお、同図においては、ドット回路１についてのみ、全ての構成要素について番号を付与し、他のドット回路については、一部の構成要素について番号の付与を省略している。
【００３６】
ドット回路１〜ｎにそれぞれ含まれる複数（ｎ個）の有機ＥＬ素子１０１は、定電圧源の電源Ｐから主走査方向に延伸される電源線９１と、アース線に相当するカソード電極線９５との間に主走査方向に沿ってライン状に並列に配置されている。以下、各ドット回路における構成要素の接続関係について説明する。
電源線９１から有機ＥＬ素子１０１に至る回路上には、駆動回路１０３と遮断スイッチ１０２がこの順でそれぞれ接続されている。ＤＡＣ７４は、定電圧源の電源Ｓから主走査方向に延伸される電源線９２とカソード電極線９５との間に配置され、電源Ｓから延伸される電源線９３から供給される電圧により動作し、その出力端子７４１から主走査方向に延伸される信号線９４に第１電圧を出力する。
【００３７】
第１電圧保持素子１０６の一方の接続端子１０６１は、第１基準電圧を提供する電源線９２と、第２電圧保持素子１０４の一方の接続端子１０４１は、第２基準電圧を提供する電源線９１とそれぞれ接続されている。電源線９４は、複数の異なる位置でそれぞれ各ドット回路のＤＡＣ接続スイッチ１０７の一方の接点（左側の接点）と接続され、ＤＡＣ接続スイッチ１０７の他方の接点(右側の接点)は、第１電圧保持素子１０６の他方の接続端子１０６２及び保持素子接続スイッチ１０５の一方の接点(左側の接点)とそれぞれ接続されている。
【００３８】
又、保持素子接続スイッチ１０５の他方の接点（右側の接点）は、第２電圧保持素子１０４の他方の接続端子１０４２及び駆動回路１０３のゲート端子１０３１とそれぞれ接続されている。
駆動回路１０３は、ゲート端子１０３１と入力端子１０３２と出力端子１０３３を有する電圧入力型の駆動回路であり、ここでは、例えばＰ型の電界効果トランジスタ（FET：Field Effect Transistor）から構成され、入力端子１０３２がソース、出力端子１０３３がドレインに相当する。
【００３９】
放電回路１０８は、その切替スイッチ１０８１の一方の接点（上側の接点）が、第２電圧保持素子１０４の一方の接続端子１０４１と接続され、放電回路１０８の抵抗素子１０８２側が、第２電圧保持素子１０４の他方の接続端子１０４２と接続されている。
図６〜図９は、一主走査期間（１個目のドット回路への第１基準電圧と第１電圧との電圧差の保持動作の開始時から全てのドット回路への第２基準電圧と第２電圧との電圧差の保持動作終了時までの期間）におけるドット回路の接続状態の変化を説明するための図である。なお、各図には、図５と対比できるように、図５のドット回路の各構成要素について付与した符号と同一の符号を付与している。
【００４０】
図６は、第１基準電圧と信号線９４に出力された第１電圧との電圧差をドット回路（ここでは、発光回路１００−１のドット回路ｍ（１≦ｍ≦ｎ、ｍ、ｎは整数）に保持する期間(以下、「サンプル期間」という。)におけるドット回路ｍの接続状態を示す図である。当該サンプル期間は、発光回路を構成するドット回路毎に時間をずらして順次到来する。
すなわち、１つのドット回路において第１基準電圧と第１電圧との電圧差の保持動作が行われている間は、他のドット回路においては、第１基準電圧と第１電圧との電圧差の保持動作は行われない。同図に示すように、サンプル期間においては、ソースＩＣ７３から出力される制御信号SELcｍ（ここで、ｍは、ドット回路ｍに対応する制御信号SELcであることを示す。）、SELb、reset、SELaにより、ＤＡＣ接続スイッチ１０７がオン（導通状態）、保持素子接続スイッチ１０５がオフ（非導通状態）、放電回路１０８の切替スイッチ１０８１がオフ（非導通状態）、遮断スイッチ１０２がオン（導通状態）になるようにそれぞれ制御される。
【００４１】
なお、このとき、発光回路１００−１を構成する他のドット回路のＤＡＣ接続スイッチ１０７は、オフ（非導通状態）になるように制御されている。
これにより、直前の主走査期間に第２電圧保持素子１０４に保持された第２基準電圧と第２電圧との電圧差に応じた駆動電流を、電源線９１から有機ＥＬ素子１０１に供給した状態（有機ＥＬ素子１０１が点灯した状態）で、第１基準電圧と第１電圧（同図の符号Ｖｂで示す第１電圧）との電圧差が第１電圧保持素子１０６に保持される。
【００４２】
このとき第１電圧保持素子１０６において、第１電圧との差をとるための基準となる第１基準電圧は、駆動電流を供給する電源線９１とは別の電源線９２から供給されるので、有機ＥＬ素子１０１に駆動電流が流れることによる電位降下の影響を受けることなく、第１電圧保持素子１０６に第１基準電圧と第１電圧との電圧差を保持させることができる。
第１電圧の保持動作時には、信号線９４からＤＡＣ接続スイッチ１０７、第１電圧保持素子１０６を介して電源線９２に至る１つの回路が形成され、第１電圧保持素子１０６の両端間の電圧差に応じた電流が流れ、電源線９２上において一時的に配線抵抗による電位降下が生じることがあるが、第１電圧保持素子１０６への電荷の充放電が完了すると、当該第１電圧保持素子１０６には電流が流れなくなるので、電源線９２上における電位降下はなくなる。従って、電源線９２から各ドット回路の第１電圧保持素子１０６に供給される基準電圧は、一定である。
【００４３】
なお、第１電圧保持素子１０６に第１基準電圧と第１電圧との電圧差が保持されてから、後述するチャージ期間が開始され、第２基準電圧と第１電圧に応じた大きさの第２電圧との電圧差が第２電圧保持素子１０４に保持されるまでの間の第１基準電圧と第１電圧との電圧差が第１電圧保持素子１０６に保持されている状態の期間を「第１ホールド期間」ということとする。
【００４４】
図７は、各ドット回路におけるサンプル期間終了後、第２電圧保持素子１０４に保持されている第２基準電圧と第２電圧との電圧差による電荷（直前の主走査期間における、後述するチャージ期間に保持された第２電圧の電荷）を放電させる放電期間におけるドット回路ｍの接続状態を示す図である。同図に示すように、放電期間においては、ソースＩＣ７３から出力される制御信号SELcｍ、SELb、reset、SELaにより、ＤＡＣ接続スイッチ１０７がオフ（非導通状態）、保持素子接続スイッチ１０５がオフ（非導通状態）、放電回路１０８の切替スイッチ１０８１がオン（導通状態）、遮断スイッチ１０２がオフ（非導通状態）になるようにそれぞれ制御される。
【００４５】
これにより、有機ＥＬ素子１０１への駆動電流の供給が一時停止（有機ＥＬ素子１０１が一時消灯）され、第２電圧保持素子１０４の保持電荷が放電される。
図８は、ドット回路１〜ｎの第２電圧保持素子１０４に第２基準電圧と第２電圧との電圧差を保持させる期間（以下、「チャージ期間」という。）におけるドット回路ｍの接続状態を示す図である。
チャージ期間においては、ソースＩＣ７３から出力される制御信号SELcｍ、SELb、reset、SELaにより、ＤＡＣ接続スイッチ１０７がオフ（非導通状態）、保持素子接続スイッチ１０５がオン（導通状態）、放電回路１０８の切替スイッチ１０８１がオフ（非導通状態）、遮断スイッチ１０２がオフ（非導通状態）になるようにそれぞれ制御される。
【００４６】
これにより、有機ＥＬ素子１０１への駆動電流の供給が一時停止（有機ＥＬ素子１０１が一時消灯）された状態で、第１電圧保持素子１０６と第２電圧保持素子１０４とが電気的に接続され、有機ＥＬ素子１０１に供給する駆動電流量を制御する電圧として第２電圧保持素子１０４に第２基準電圧と第２電圧（Ｖａ）との電圧差が保持される。
なお、上記の有機ＥＬ素子１０１が一時消灯される期間のことを「非発光期間」ということとする。
【００４７】
又、チャージ期間においては、遮断スイッチ１０２、放電回路１０８の切替スイッチ１０８１がそれぞれオフ（非導通状態）になるように制御されるので、電源線９１から有機ＥＬ素子１０１、放電回路１０８に電流が流れず、第２電圧保持素子１０４にも充放電が完了すると、電源線９１から電流が流れなくなるので、電源線９１上における電位降下はほとんど生じることはなく、電源線９１から供給される第２基準電圧を一定にすることができる。
【００４８】
第１電圧保持素子１０６に出力された第１電圧をＶｂ、第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続後の第２電圧保持素子１０４の接続端子１０４２側の電位をＶａ（第２電圧）、電源Ｐの電位をＶｐ、電源Ｓの電位をＶｓとすると、第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続後の第１電圧保持素子１０６の両接続端子１０６１、１０６２間の電位差と、第２電圧保持素子１０４の両接続端子１０４１、１０４２間の電圧差とが等しくなるので、以下の関係が得られる。
【００４９】
Ｖｐ−Ｖａ＝Ｖｓ−Ｖｂ'・・・・・・・・・・・・・（１）（Ｖｂ'は、第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続後の第１電圧保持素子１０６の接続端子１０６２の電位を示す。）
又、第１電圧保持素子１０６の静電容量をＣｂ、第２電圧保持素子１０４の静電容量をＣａとすると、電荷保存則により以下の関係が成り立つ。
【００５０】
Ｃｂ×（Ｖｓ−Ｖｂ）＝Ｃａ×（Ｖｐ−Ｖａ）＋Ｃｂ×（Ｖｓ−Ｖｂ'）・・（２）
（１）、（２）の関係式より、ＶａとＶｂとの関係を求めると、以下の通りになる。
Ｖａ＝１／（１＋Ｃａ／Ｃｂ）×（Ｖｂ＋（Ｖｐ−Ｖｓ））・・・・（３）
Ｃａ、Ｃｂ、Ｖｐ、Ｖｓは、固定値であるため、（３）式より、Ｖａは、Ｖｂに応じて変化する。このため、第２電圧保持素子１０４に第２基準電圧と第２電圧Ｖａとの電圧差を保持することにより、有機ＥＬ素子１０１に供給する駆動電流量が第１電圧Ｖｂに応じた駆動電流量に制御されることになる。
【００５１】
なお、第２電圧保持素子１０４に第２基準電圧と第２電圧Ｖａとの電圧差が保持されてから、次の放電期間が開始されるまでの間の上記電圧差が第２電圧保持素子１０４に保持されている状態の期間を「第２ホールド期間」ということとする。
図９は、チャージ期間終了後、ドット回路１において次の主走査期間のサンプル期間が開始されたときのドット回路ｍ（ここでは、ｍは、１＜ｍ≦ｎの範囲の整数とする）の接続状態を示す図である。同図に示すように、ドット回路ｍにおいては、ソースＩＣ７３から出力される制御信号SELcｍ、SELb、reset、SELaにより、ＤＡＣ接続スイッチ１０７がオフ（非導通状態）、保持素子接続スイッチ１０５がオフ（非導通状態）、放電回路１０８の切替スイッチ１０８１がオフ（非導通状態）、遮断スイッチ１０２がオン（導通状態）になるようにそれぞれ制御される。
【００５２】
これにより、第２電圧保持素子１０４に、第２基準電圧Ｖｐと第２電圧Ｖａとの電圧差Ｖｆに相当する電荷が保持された状態で、有機ＥＬ素子１０１へ駆動電流が供給される。その結果、駆動電流が供給されている間、駆動回路１０３の入力端子１０３２とゲート端子１０３１との間の電位差は、Ｖｆに維持されることになる。
駆動回路１０３からは、入力端子１０３２とゲート端子１０３１との電位差に応じた大きさの駆動電流が有機ＥＬ素子１０１に供給されるので、当該電位差がＶｆに維持されることにより、有機ＥＬ素子１０１に一定の大きさの駆動電流（Ｖｆに応じた大きさの駆動電流）が供給される。ドット回路ｍ以外のドット回路についても同様である。
【００５３】
すなわち、電源線９１から有機ＥＬ素子１０１に駆動電流が供給され、電源線９１上において配線抵抗により電位降下が生じて、駆動回路１０３の入力端子１０３２の電位が低下しても、入力端子１０３２とゲート端子１０３１との電位差がＶｆに維持されるので、ゲート端子１０３１の電位が入力端子１０３２の電位の低下分だけ低下し、有機ＥＬ素子１０１に供給される駆動電流量が、電源線９１上における駆動回路１０３との接続位置によって変動することはない。
【００５４】
その結果、ドット回路によって当該接続位置が異なっても、全点灯の場合に各ドット回路の有機ＥＬ素子１０１を同じ発光量で点灯させることができる。
なお、上記のように第２ホールド期間において、第２電圧保持素子１０４に第２基準電圧と第２電圧との電圧差が保持された状態で、駆動電流が有機ＥＬ素子１０１に供給されて有機ＥＬ素子１０１が点灯している期間を「発光期間」ということとする。
【００５５】
図１０は、主走査期間（Ｈｓｙｎｃ）にソースＩＣ７３が制御信号によって行う発光回路の制御処理の動作を示す図である。図１１は、主走査期間（Ｈｓｙｎｃ）における、制御信号による制御状態、第１電圧保持素子１０６、第２電圧保持素子１０４における第１基準電圧と第１電圧との電圧差、第２基準電圧と第２電圧との電圧差の保持状態、及び有機ＥＬ素子１０１の点灯状態の各時間変化を示すタイムチャートである。図１１において、制御信号SELc、第１電圧保持素子１０６、第２電圧保持素子１０４、有機ＥＬ素子１０１の末尾に付加されている１〜ｎの番号は、当該制御信号又は当該素子に対応するドット回路の番号を示す。以下、両図を参照して上記動作について説明する。
【００５６】
ソースＩＣ７３は、制御信号により、発光回路を構成するドット回路１〜ｎの遮断スイッチ１０２、保持素子接続スイッチ１０５、ＤＡＣ接続スイッチ１０７、放電回路１０８の切替スイッチ１０８１を全てオフ（非導通状態）にし、ドット回路の番号を示す変数ｋを０に初期化する（ステップＳ１００１）。
そして、主走査期間の開始時期が到来すると（ステップＳ１００２：ＹＥＳ）、ソースＩＣ７３は、制御信号SELaにより、ドット回路１〜ｎの全ての遮断スイッチ１０２をオン(導通状態)にして各ドット回路の有機ＥＬ素子１０１へ駆動電流を供給させ（ステップＳ１００３）、ドット回路の番号を示す変数ｋの値を１増加させた後（ステップＳ１００４）、制御信号SELcｋにより、ドット回路ｋのＤＡＣ接続スイッチ１０７をオン(導通状態)にし、ＤＡＣ７４から第１電圧を印加してドット回路ｋの第１電圧保持素子１０６に第１基準電圧と第１電圧との電圧差を保持させる（ステップＳ１００５）。
【００５７】
次に、ソースＩＣ７３は、制御信号SELcｋによりドット回路ｋのＤＡＣ接続スイッチ１０７をオフ（非導通状態）にし（ステップＳ１００６）、変数ｋがｎに達するまで（ステップＳ１００７：ＹＥＳ）、ステップＳ１００４〜ステップＳ１００６の処理を繰り返す。
これにより、図１１に示すように、制御信号SELc1〜SELcnにより、ドット回路１〜ｎのＤＡＣ接続スイッチ１０７が順次（ドット回路の番号の昇順に）オン(導通状態)にされてサンプル期間（Ｔｓ）に入るドット回路が切り替えられる。そして、ドット回路１〜ｎのＤＡＣ接続スイッチ１０７が順次オンにされるタイミングに同期して、ＤＡＣ７４から第１電圧Ｖｂ1〜Ｖｂｎが順次印加されて第１電圧保持素子１０６−１〜１０６−ｎに順次第１基準電圧と第１電圧との電圧差が保持され、ドット回路１〜ｎが順次第１ホールド期間（Ｔｈ）に入る（図１１では、表記の便宜上、各第１電圧保持素子に保持される電圧差を第１電圧の符号と同一符号で表記している。）。
【００５８】
図１０の説明に戻って、次にソースＩＣ７３は、制御信号SELaにより、ドット回路１〜ｎの全ての遮断スイッチ１０２をオフ（非導通状態）にして、有機ＥＬ素子１０１への駆動電流の供給を一時停止させ（ステップＳ１００８）、制御信号resetにより、ドット回路１〜ｎの全ての放電回路１０８の切替スイッチ１０８１をオン（導通状態）にし（ステップＳ１００９）、予め設定した放電期間が経過するまで（ステップＳ１０１０）、第２電圧保持素子１０４に保持されている電荷を放電させる。
【００５９】
このように、ドット回路１〜ｎの放電回路１０８の切替スイッチ１０８１がオン（導通状態）にされると、図１１に示すように、放電期間（Ｔｒ）が開始され、直前の主走査期間（Ｈｓｙｎｃ）のチャージ期間に、第２電圧保持素子１０４−１〜１０４−ｎに保持された第２基準電圧と第２電圧との電圧差による電荷が、放電される。すなわち、放電期間（Ｔｒ）が開始されるまでは、制御信号SELaにより遮断スイッチ１０２がオン（導通状態）にされ、全点灯の場合、第２電圧に応じた駆動電流が有機ＥＬ素子１０１−１〜１０１−ｎに供給されるので、有機ＥＬ素子１０１−１〜１０１−ｎが点灯された状態で、ドット回路１〜ｎにおいて第１基準電圧と第１電圧Ｖｂ１〜Ｖｂｎとの各電圧差の保持動作が実行される。
【００６０】
図１０の説明に戻って、次にソースＩＣ７３は、制御信号resetにより、ドット回路１〜ｎの全ての放電回路１０８の切替スイッチ１０８１をオフ（非導通状態）にし（ステップＳ１０１１）、制御信号SELbにより、ドット回路１〜ｎの全ての保持素子接続スイッチ１０５をオン（導通状態）にして第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に接続させ（ステップＳ１０１２）、予め設定したチャージ期間が経過するまで（ステップＳ１０１３：ＹＥＳ）、両者を電気的に接続させた状態を維持して、第２基準電圧と第１電圧保持素子１０６に出力される第１電圧に応じた大きさの第２電圧との電圧差を第２電圧保持素子１０４に保持させる。
【００６１】
これにより、図１１に示すように、第１ホールド期間（Ｔｈ）が終了し、チャージ期間（Ｔｃ）に第２電圧保持素子１０４−１〜１０４−ｎに第２基準電圧と第２電圧Ｖａ１〜Ｖａｎとの各電圧差が同時に保持され、その後、第２ホールド期間（Ｔｈ'）が開始される（図１１では、表記の便宜上、各第２電圧保持素子に保持される電圧差を第２電圧の符号と同一符号で表記している。）。又、有機ＥＬ素子１０１は、放電期間（Ｔｒ）及びチャージ期間（Ｔｃ）の間、一時消灯する非発光期間（Ｔｄ）に入る。
【００６２】
図１０の説明に戻って、次にソースＩＣ７３は、SELbにより、ドット回路１〜ｎの全ての保持素子接続スイッチ１０５をオフ（非導通状態）にして第１電圧保持素子１０６と第２電圧保持素子１０４とを電気的に非接続にさせ（ステップＳ１０１４）、制御信号SELaにより、ドット回路１〜ｎの全ての遮断スイッチ１０２をオン（導通状態）にし、第２電圧保持素子１０４に保持された第２基準電圧と第２電圧との電圧差に応じた駆動電流を有機ＥＬ素子１０１に供給開始させた後（ステップＳ１０１５）、ステップＳ１００２の処理に移行する。
【００６３】
これにより、図１１に示すように、ドット回路１が再びサンプル期間（Ｔｓ）に入るとともに、第２電圧保持素子１０４−１〜１０４−ｎに保持された第２基準電圧と第２電圧Ｖａ１〜Ｖａｎとの各電圧差に応じた駆動電流が供給されることにより、有機ＥＬ素子１０１−１〜１０１−ｎが点灯され、有機ＥＬ素子１０１−１〜１０１−ｎの発光期間（Ｔｅ）が開始される。
【００６４】
このように、本実施の形態の光書込装置１３では、第１基準電圧と第１電圧との電圧差保持用の第１電圧保持素子１０６と、有機ＥＬ素子１０１への駆動電流量を制御するための第２基準電圧と第２電圧との電圧差保持用の第２電圧保持素子１０４がそれぞれ別個に設けられ、第１電圧保持素子１０６、第２電圧保持素子１０４には、それぞれ別の電源線（電源線９１、９２）から基準電圧が供給されるように構成されているので、有機ＥＬ素子１０１が点灯していても有機ＥＬ素子１０１に駆動電流が流れることによる電源線９１上における電位降下の影響を受けることなく、第１電圧保持素子１０６に第１基準電圧と第１電圧との電圧差を保持させることができる。さらに、各ドット回路のサンプル期間中、有機ＥＬ素子１０１の点灯を継続させることができるので、その分、発光期間（Ｔｅ）を長くすることができる。
【００６５】
又、各第１電圧保持素子１０６と対応する第２電圧保持素子とを電気的に接続して第２基準電圧と第１電圧に応じた大きさの第２電圧との電圧差を対応する第２電圧保持素子１０４へ保持させる動作は、全ての有機ＥＬ素子１０１への駆動電流の供給を一時停止した状態で、同時に行われるので、第２電圧保持素子１０４が電気的に接続されている電源線９１上における電位降下を生じさせることなく、短期間で上記の保持させる動作を完了することができ、各有機ＥＬ素子１０１の非発光期間（Ｔｄ）を短くし、その分、発光期間（Ｔｅ）を長くすることができる。
【００６６】
その結果、電源線の電位降下に起因する各有機ＥＬ素子１０１の発光量のばらつきを抑制しつつ、発光デューティを増大することができる。
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
【００６７】
（１）本実施の形態では、基準電圧を供給する電源線９１、９２を、互いに非接続としたが、図１２、図１３に示すように、第１電圧保持素子１０６より電源側で両者が接続された構成とすることとしてもよい。これにより、発光回路が形成されたＴＦＴ基板７１への入力電圧を共通にすることができ、電源の配線構成を簡易化し、その分、製造コストを少なくすることができる
（２）本実施の形態では、遮断スイッチ１０２を、駆動回路１０３から有機ＥＬ素子１０１に至る回路上に設けることとしたが、遮断スイッチ１０２は、駆動回路１０３と電源線９１との接続点から有機ＥＬ素子１０１に至る回路上に設ければよく、遮断スイッチ１０２の配置は、本実施の形態における配置に限定されない。
【００６８】
一方、遮断スイッチ１０２を上記の接続点から駆動回路１０３に至る回路上に設けた場合には、遮断スイッチ１０２の通電時特性のバラツキによって駆動回路１０３のゲート電圧が変動することがあるため、有機ＥＬ素子１０１に供給される駆動電流量の精度が低下するおそれがあるので、駆動電流量のバラツキを抑制するという観点から、遮断スイッチ１０２の配置は、本実施の形態の配置にする方が望ましい。
【００６９】
（３）本実施の形態では、駆動電流量を制御する第２基準電圧と第２電圧との電圧差の第２電圧保持素子１０４への保持は、第１電圧保持素子１０６からの電荷移動により行われるので、第１電圧保持素子１０６の静電容量Ｃｂを第２電圧保持素子１０４の静電容量Ｃａよりも大きくすることにより、同じ大きさの上記電圧差を第２電圧保持素子１０４に保持させるのに要する第１電圧を小さくすることができ、電圧信号の振幅を小さくできる。
【００７０】
従って、光書込装置１３の構成における、第１電圧保持素子１０６の静電容量Ｃｂと第２電圧保持素子１０４の静電容量Ｃａとの関係が、Ｃｂ＞Ｃａとなるように構成することとしてもよい。
（４）本実施の形態では、有機ＥＬ素子を発光素子として用いたが、本実施の形態を適用できる発光素子は、電流駆動型の発光素子であればよく、有機ＥＬ素子に限定されるものではない。例えば、ＬＥＤであってもよい。
【００７１】
（５）本実施の形態では、光書込装置を、タンデム型カラープリンターに適用した例について説明したが、これに限定されない。例えば、タンデム型以外のカラープリンターに適用することとしてもよいし、モノクロのプリンターに適用することとしてもよい。
又、複写機やファクシミリ装置や複合機（MFP：Multiple Function Peripheral）等の感光体を有する画像形成装置に適用することとしてもよい。さらに、画像形成装置に限らず、光ビームにより感光体に書き込みを行う装置一般に適用することとしてもよい。
【産業上の利用可能性】
【００７２】
本発明は、光書込装置およびこれを備える画像形成装置に広く適用することができる。
【符号の説明】
【００７３】
１Ａ      プリンター（画像形成装置）
１〜ｎ      ドット回路
１１      感光体ドラム１１
１３      露光部（光書込装置）
５０      制御部
７３      ソースＩＣ
７４      ＤＡＣ
９１、９２、９３      電源線
９５      カソード電極線
９４      信号線
１００−１、１００−２      発光回路
１０１      有機ＥＬ素子）
１０２      遮断スイッチ
１０３      駆動回路
１０４      第２電圧保持素子
１０５      保持素子接続スイッチ
１０６      第１電圧保持素子
１０７      ＤＡＣ接続スイッチ
１０８      放電回路
Ｐ、Ｓ      電源
Ｔｓ      サンプル期間
Ｔｃ      チャージ期間
Ｔｒ      放電期間
Ｔｅ      発光期間
Ｔｈ      第１ホールド期間
Ｔｈ'      第２ホールド期間
【図１】
0006036936.tif 000002
【図２】
0006036936.tif 000003
【図３】
0006036936.tif 000004
【図４】
0006036936.tif 000005
【図５】
0006036936.tif 000006
【図６】
0006036936.tif 000007
【図７】
0006036936.tif 000008
【図８】
0006036936.tif 000009
【図９】
0006036936.tif 000010
【図１０】
0006036936.tif 000011
【図１１】
0006036936.tif 000012
【図１２】
0006036936.tif 000013
【図１３】
0006036936.tif 000014