(57)【特許請求の範囲】
【請求項１】
酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの前記酸化物半導体層として、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＞０，ｂ＞０，ｃ＞０，ｄ＞０）で表される組成を有する第１の領域と、前記第１の領域よりも前記ゲート電極から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、前記第１の領域とは異なる組成を有する第２の領域とを成膜する酸化物半導体層形成工程と、
前記酸化物半導体層に対し、絶対湿度４．８ｇ／ｍ３以上１５．３ｇ／ｍ３以下の湿潤雰囲気下において３００℃以上の熱処理を行う熱処理工程と、
を含む薄膜トランジスタの製造方法。
【請求項２】
前記第１の領域の組成は、ｂ≦９１ａ／７４−１７／４０を満たす（但し、ａ＋ｂ＋ｃ＝１）範囲にある請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記熱処理工程を、絶対湿度９．５ｇ／ｍ３以上で行う請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記第１の領域の組成は、
ｃ≦３／５、
ｂ＞０、
ｂ≧３ａ／７−３／１４、
ｂ≧９ａ／５−５３／５０、
ｂ≦−８ａ／５＋３３／２５、かつ、
ｂ≦９１ａ／７４−１７／４０
を満たす範囲（但し、ａ＋ｂ＋ｃ＝１）にある請求項２又は請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記第１の領域の組成は、
ｂ≦１７ａ／２３−２８／１１５、
ｂ≧３ａ／３７、
ｂ≧９ａ／５−５３／５０、かつ、
ｂ≦１／５
を満たす範囲にある請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
前記第２の領域の組成は、ｆ／（ｅ＋ｆ）＞０．２５を満たす請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記第２の領域の膜厚は、１０ｎｍより大きく、７０ｎｍより小さい請求項１〜請求項６のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項８】
前記第１の領域の膜厚は、５ｎｍ以上、１０ｎｍ未満である請求項１〜請求項７のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項９】
前記酸化物半導体層は、非晶質である請求項１〜請求項８のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記熱処理工程における熱処理温度は４００℃以上である請求項１〜請求項９のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記熱処理工程における熱処理温度は４５０℃以上である請求項１〜請求項１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下、ＩＧＺＯと称す）の酸化物半導体薄膜を活性層（チャネル層）に用いた薄膜トランジスタ（ＴＦＴ）の研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルな薄膜トランジスタを形成することが可能である。
【０００３】
ここで、表１に各種トランジスタ特性の電界効果移動度やプロセス温度等を比較したものを示す。
【０００４】
【表１】
0005901420.tif 000002
【０００５】
表１に示すように、活性層がポリシリコンの薄膜トランジスタは１００ｃｍ２／Ｖｓ程度の移動度を得ることが可能だが、プロセス温度が４５０℃以上と非常に高いために、耐熱性が高い基板にしか形成できず、安価、大面積、フレキシブル化には不向きである。また、活性層がアモルファスシリコンの薄膜トランジスタは３００℃程度の比較的低温で形成可能なため、基板の選択性はポリシリコンに比べて広いが、せいぜい１ｃｍ２／Ｖｓ程度の移動度しか得られず高精細なディスプレイ用途には不向きである。
一方、低温成膜という観点では活性層が有機物の薄膜トランジスタは１００℃以下での形成が可能なため、耐熱性の低いプラスティックフィルム基板等を用いたフレキシブルディスプレイ用途等への応用が期待されているが、移動度はアモルファスシリコンと同程度の結果しか得られていない。
【０００６】
例えば、特許文献１では、活性層として、ゲート電極に近い側に、ＩＺＯ、ＩＴＯ、ＧＺＯ、又はＡＺＯの酸化物を含む高移動度層を配し、ゲート電極から遠い側にはＺｎを含有する酸化物層を配する薄膜トランジスタが開示されている。
また、酸化物半導体、中でもＩｎ、ＧａおよびＺｎを含む酸化物半導体を活性層として使用した薄膜トランジスタは、４６０ｎｍより短い波長を有する光が照射されると、閾値電圧が負にシフトする性質を有することが報告されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２１５５５号公報
【非特許文献】
【０００８】
【非特許文献１】C.S. Chuang et al., SID 08 DIGEST, P-13
【発明の概要】
【発明が解決しようとする課題】
【０００９】
有機ＥＬや液晶に用いられる青色発光層はλ＝４５０ｎｍ程度のピークを持つブロードな発光を示すが、有機ＥＬ素子の青色光の発光スペクトルの裾は４２０ｎｍまで続いていること、青色カラーフィルタは４００ｎｍの光を７０％程度は通すことを考慮すると、４５０ｎｍよりも小さい波長域での光照射に対する特性劣化が低いことが要求される。仮にＩＧＺＯ膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまう。
【００１０】
一方で、ディスプレイの大型化、高精細化に伴い、ディスプレイ駆動用の薄膜トランジスタの更なる高移動度化が求められており、アモルファスシリコンや従来のＩＧＺＯ素子(移動度１０ｃｍＡ２／Ｖｓ程度)ではカバーできないような高機能ディスプレイも提案されつつある。
高移動度化を実現する方法の一つとして、酸化物半導体からなる複数の活性層を積層した構造を有するＴＦＴがあるが、このような積層型ＴＦＴにおいて、光照射に対する特性劣化を低減する為の保護層等やブロッキング層を活性層上に設けることなく、本質的に光照射安定性を向上させる試みは成されていない。
【００１１】
ここで、例えば、光照射に対する安定性の指標として、４２０ｎｍの光照射に対する閾値シフト量（ΔＶｔｈ）を１Ｖ以下という基準を設けると、４２０ｎｍの光照射に対するΔＶｔｈ≦１Ｖを満たすような積層型ＴＦＴを実現することは困難である。
特許文献１では、電流パス層としてＩＺＯ系等を用いており高移動度のＴＦＴは実現可能であるが、光照射特性については言及されていない。
また、非特許文献１は、従来のＩＧＺＯ単膜のＴＦＴ素子に対して光照射に対する特性劣化を評価したものであるが、上記数値を基準とすると、やはり光照射安定性に関して特性が不十分である。
【００１２】
また、積層型ＴＦＴ構造を採用した際には、積層界面には成膜時のダメージ等により光安定性の悪化に寄与する多数の欠陥準位が形成されやすくなることが想定される。また、一般的に積層構造では、活性層の積層によるキャリアの移動度が起こることから、オフ電流の増大を招くｈｕｍｐ効果が生じやすく、ＴＦＴの光安定性及び、オン／オフ特性の劣化を引き起こす。
このような状況から、積層型ＴＦＴにおいて高い光安定性を実現しつつ、ｈｕｍｐ効果を抑制することは困難である。
【００１３】
本発明は、高い光安定性（λ＝４２０ｎｍの光照射に対してΔＶｔｈ≦１Ｖ）を実現し、且つＶｇ−Ｉｄ特性におけるｈｕｍｐ効果を抑制した積層型薄膜トランジスタを比較的簡単な製造プロセスで製造することができる薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、以下の発明が提供される。
＜１＞  酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの前記酸化物半導体層として、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＞０，ｂ＞０，ｃ＞０，ｄ＞０）で表される組成を有する第１の領域と、前記第１の領域よりも前記ゲート電極から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、前記第１の領域とは異なる組成を有する第２の領域とを成膜する酸化物半導体層形成工程と、
前記酸化物半導体層に対し、絶対湿度４．８ｇ／ｍ３以上１５．３ｇ／ｍ３以下の湿潤雰囲気下において３００℃以上の熱処理を行う熱処理工程と、
を含む薄膜トランジスタの製造方法。
＜２＞  前記第１の領域の組成は、ｂ≦９１ａ／７４−１７／４０を満たす（但し、ａ＋ｂ＋ｃ＝１）範囲にある＜１＞に記載の薄膜トランジスタの製造方法。
＜３＞  前記熱処理工程を、絶対湿度９．５ｇ／ｍ３以上で行う＜１＞又は＜２＞に記載の薄膜トランジスタの製造方法。
＜４＞  前記第１の領域の組成は、
ｃ≦３／５、
ｂ＞０、
ｂ≧３ａ／７−３／１４、
ｂ≧９ａ／５−５３／５０、
ｂ≦−８ａ／５＋３３／２５、かつ、
ｂ≦９１ａ／７４−１７／４０
を満たす範囲（但し、ａ＋ｂ＋ｃ＝１）にある＜２＞又は＜３＞に記載の薄膜トランジスタの製造方法。
＜５＞  前記第１の領域の組成は、
ｂ≦１７ａ／２３−２８／１１５、
ｂ≧３ａ／３７、
ｂ≧９ａ／５−５３／５０、かつ、
ｂ≦１／５
を満たす範囲にある＜４＞に記載の薄膜トランジスタの製造方法。
＜６＞  前記第２の領域の組成は、ｆ／（ｅ＋ｆ）＞０．２５を満たす＜１＞〜＜５＞のいずれか１項に記載の薄膜トランジスタの製造方法。
＜７＞  前記第２の領域の膜厚は、１０ｎｍより大きく、７０ｎｍより小さい＜１＞〜＜６＞のいずれか１項に記載の薄膜トランジスタの製造方法。
＜８＞  前記第１の領域の膜厚は、５ｎｍ以上、１０ｎｍ未満である＜１＞〜＜７＞のいずれか１項に記載の薄膜トランジスタの製造方法。
＜９＞  前記酸化物半導体層は、非晶質である＜１＞〜＜８＞のいずれか１項に記載の薄膜トランジスタの製造方法。
＜１０＞  前記熱処理工程における熱処理温度は４００℃以上である＜１＞〜＜９＞のいずれか１項に記載の薄膜トランジスタの製造方法。
＜１１＞  前記熱処理工程における熱処理温度は４５０℃以上である＜１＞〜＜１０＞のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の効果】
【００１５】
本発明によれば、高い光安定性（λ＝４２０ｎｍの光照射に対してΔＶｔｈ≦１Ｖ）を実現し、且つＶｇ−Ｉｄ特性におけるｈｕｍｐ効果を抑制した積層型薄膜トランジスタを比較的簡単な製造プロセスで製造することができる薄膜トランジスタの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る薄膜トランジスタの一例（ボトムゲート−トップコンタクト型）の構成を示す概略図である。
【図２】本発明に係る薄膜トランジスタの一例（トップゲート−ボトムコンタクト型）の構成を示す概略図である。
【図３】ＩＧＺＯ積層膜の（Ａ）積層直後、（Ｂ）６００℃アニール処理後を示す断面ＳＴＥＭ像である。
【図４】光照射特性評価法の概略図である。
【図５】Ｖｇ−Ｉｄ特性のアニール雰囲気中の水分含有量依存性を示す図である。
【図６】実施例１における光照射下のＶｇ−Ｉｄ特性の変化を示す図である。
【図７】実施例１における照射波長に対する閾値シフト量ΔＶｔｈを示す図である。
【図８】実施形態の液晶表示装置の一部分を示す概略断面図である。
【図９】図８の液晶表示装置の電気配線の概略構成図である。
【図１０】実施形態の有機ＥＬ表示装置の一部分を示す概略断面図である。
【図１１】図１０の有機ＥＬ表示装置の電気配線の概略構成図である。
【図１２】実施形態のＸ線センサーアレイの一部分を示す概略断面図である。
【図１３】図１２のＸ線センサーアレイの電気配線の概略構成図である。
【図１４】本発明の薄膜トランジスタの酸化物半導体層における第１の領域の組成範囲並びに及び実施例、比較例の酸化物半導体層における第１の領域の組成及び移動度を３元相図記法で示す図である。
【発明を実施するための形態】
【００１７】
以下、添付の図面を参照しながら、本発明の薄膜トランジスタの製造方法、並びに本発明により製造される薄膜トランジスタを備えた表示装置、センサー及びＸ線センサー（デジタル撮影装置）について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
【００１８】
本発明の薄膜トランジスタの製造方法は、酸化物半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの前記酸化物半導体層として、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＞０，ｂ＞０，ｃ＞０，ｄ＞０）で表される組成を有する第１の領域と、前記第１の領域よりも前記ゲート電極から遠い側に配置され、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、前記第１の領域とは異なる組成を有する第２の領域とを成膜する酸化物半導体層形成工程と、
前記酸化物半導体層に対し、絶対湿度４．８ｇ／ｍ３以上１５．３ｇ／ｍ３以下の湿潤雰囲気下において３００℃以上の熱処理を行う熱処理工程と、を含む。
【００１９】
一般的に活性層を積層構造とした積層型薄膜トランジスタの場合、各領域の電子親和力の大小関係により、電子親和力の小さい領域から、電子親和力の大きい領域へキャリアの流入が引き起こされる。そして、ゲート電極に相対的に近い第１の領域へのキャリア流入が起こった場合、第１の領域とゲート絶縁膜の界面に生じるメインチャネルパスの他に寄生伝導パスが形成されることがある。このような寄生伝導の存在はＶｇ−Ｉｄ特性中のｈｕｍｐ効果を招き、Ｏｎ／Ｏｆｆ比を悪化させる。また、光照射によって寄生伝導パス中のキャリアが増大したり、あるいは別の層で光励起されたキャリアが寄生伝導パス付近のトラップ準位にキャリアが捕獲されると、オフ電流の増大やトランジスタにおける電流の立ち上がり電圧のシフトを引き起こし、光不安定性を招く。
【００２０】
また、積層型薄膜トランジスタでは、第１の領域と第２の領域は異なる組成の半導体層であるために、第１と第２の領域の界面には多数の欠陥準位が存在する状況は容易に想像できる。特に酸化物半導体の場合には、酸素欠陥に起因する欠陥準位が存在し、このような欠陥準位はバンドギャップ内に形成されるギャップ内準位である。このようなギャップ内準位はたとえバンドギャップよりも小さいエネルギーの光照射であろうとも、光電流の生成とそれに伴う閾値のシフトを引き起こすことから、やはり光不安定性を招いてしまう。
【００２１】
本発明者らは、酸化物半導体層としてＩＧＺＯ層を形成する際、ゲート電極に近い側から第１の領域及び特定の組成範囲（ｆ／（ｅ＋ｆ）≦０．８７５）を有する第２の領域を積層した場合にｈｕｍｐ効果が顕著になるが、特定の湿潤雰囲気下でアニールを行うことで、ｈｕｍｐ効果を効果的に抑制する効果が得られ、波長４２０ｎｍの光照射に対する閾値シフト量ΔＶｔｈが１Ｖ未満となることを見出した。
本発明の薄膜トランジスタの製造方法は、特定の湿潤雰囲気下でアニールすることにより、活性層内部の第１の領域と第２の領域界面の欠陥を低減することで、積層型薄膜トランジスタの高移動度を保持しつつ高い光安定性を付与することが可能である。これは、湿潤雰囲気下に含まれる水分がＯＨ基やＨの形態で活性層内部に取り込まれ、活性層内部に存在する界面のダングリングボンドの低減、及び寄生伝導パスの低減に寄与するためであると考えられる。
【００２２】
＜薄膜トランジスタ＞
まず、本発明により製造される薄膜トランジスタ（適宜「ＴＦＴ」と記す）について図を参照して説明する。なお、代表例として図１、図２に示すＴＦＴについて具体的に説明するが、本発明は他の形態（構造）のＴＦＴの製造にも適用することができる。
【００２３】
本発明のＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆるボトムゲート型（逆スタガ構造とも呼ばれる）及びトップゲート型（スタガ構造とも呼ばれる）のいずれの態様であってもよい。トップゲート型とは、ＴＦＴが形成されている基板を最下層としたときに、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。
また、酸化物半導体層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
なお、本発明に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
【００２４】
図１は本発明の第１の実施形態の薄膜トランジスタ１、図２は本発明の第２の実施形態の薄膜トランジスタ２の構成をそれぞれ模式的に示す断面図である。図１、図２の各薄膜トランジスタ１，２において、共通の要素には同一の符号を付している。
図１に示す第１の実施形態の薄膜トランジスタ１は、ボトムゲート−トップコンタクト型のトランジスタであり、図２に示す第２の実施形態の薄膜トランジスタ２は、トップゲート−ボトムコンタクト型のトランジスタである。図１、図２に示す実施形態は、酸化物半導体層１２に対するゲート電極１６、ソース電極１３及びドレイン電極１４の配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適用することができる。
【００２５】
本発明の実施形態に係る薄膜トランジスタ１，２は、ゲート電極１６と、ゲート絶縁膜１５と、酸化物半導体層１２と、ソース電極１３と、ドレイン電極１４とを有し、酸化物半導体層１２は、膜厚方向にゲート電極１６に近い側から第１の領域Ａ１と第２の領域Ａ２を備えている。酸化物半導体層１２を構成する第１の領域Ａ１と第２の領域Ａ２は連続成膜されており、第１の領域Ａ１及び第２の領域Ａ２の間には、絶縁層、電極層等の酸化物半導体層以外の層は介在せず、酸化物半導体膜から構成されている。
以下、本発明のＴＦＴ１，２が形成される基板も含め、各構成要素について詳述する。
【００２６】
（基板）
本発明により薄膜トランジスタを形成するための基板１１としては、３００℃以上の耐熱性を有するものであれば、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板１１の構造は単層構造であってもよいし、積層構造であってもよい。
例えば、ガラスやＹＳＺ（イットリウム安定化ジルコニウム）等の無機材料、ポリイミド等の高い耐熱性を有する樹脂や樹脂複合材料等からなる基板を用いることができる。
【００２７】
また、シリコン基板、ステンレス基板又はステンレスと異種金属とを積層した金属多層基板、アルミニウム基板又は表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
【００２８】
（酸化物半導体層）
酸化物半導体層１２は、ゲート電極１６に近い順から第１の領域Ａ１（適宜、「Ａ１層」と記す。）と第２の領域Ａ２（適宜、「Ａ２層」と記す。）とを含み、ゲート絶縁膜１５を介してゲート電極１６に対向配置されている。第１の領域Ａ１は、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＞０、ｂ＞０、ｃ＞０、ｄ＞０）で表される組成を有するＩＧＺＯ層である。一方、ゲート電極１６に対して第１の領域Ａ１よりも遠い側、すなわち、第１の領域Ａ１のゲート絶縁膜１５に接する面とは反対側に位置する第２の領域Ａ２は、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、第１の領域Ａ１とは異なる組成を有するＩＧＺＯ層である。
【００２９】
−第１の領域−
第１の領域Ａ１は、ｂ≦９１ａ／７４−１７／４０（但しａ＋ｂ＋ｃ＝１）を満たすことが望ましく、ｃ≦３／５、ｂ＞０、ｂ≧３ａ／７−３／１４、ｂ≧９ａ／５−５３／５０、ｂ≦−８ａ／５＋３３／２５、かつ、ｂ≦９１ａ／７４−１７／４０（但しａ＋ｂ＋ｃ＝１）の組成範囲にあることがより望ましい。このような組成領域にあると、第１の領域Ａ１は第２の領域Ａ２に比べて電子親和力が大きいために、伝導チャネルは第１の領域Ａ１に形成される。上記組成領域ではキャリア移動度も大きいために、２０ｃｍ２／Ｖｓ超の高い移動度も実現される。
【００３０】
なお、上記組成を有する第１の領域Ａ１の膜はキャリア濃度も高いため、第１の領域Ａ１の膜を単独で活性層とした場合には十分低いオフ電流やスイッチング特性を得ることは困難である。
【００３１】
また、第１の領域Ａ１は、ｂ≦１７ａ／２３−２８／１１５、ｂ≧３ａ／３７、ｂ≧９ａ／５−５３／５０、かつ、ｂ≦１／５（但しａ＋ｂ＋ｃ＝１）であることが望ましい。第１の領域Ａ１の組成が当該組成範囲内にあれば、３０ｃｍ２／Ｖｓ超の電界効果移動度を実現することができる。
【００３２】
第１の領域Ａ１の厚みは１０ｎｍ未満であることが望ましい。第１の領域Ａ１は高移動度化を実現しやすい極めてＩｎ−ｒｉｃｈなＩＧＺＯ膜を用いることが好ましいが、このような高移動度膜はキャリア濃度が高いために閾値が大きくマイナス側にシフトする可能性がある。第１の領域Ａ１の厚みが１０ｎｍ以上であると活性層におけるトータルのキャリア濃度が過剰な状態となっており、ピンチオフが比較的難しくなる。
一方、第１の領域Ａ１の厚みは、酸化物半導体層１２の均一性及び高い移動度を得る観点から５ｎｍ以上である事が好ましい。
【００３３】
−第２の領域−
酸化物半導体層１２の第２の領域Ａ２は、ゲート電極１６に対して第１の領域Ａ１よりも遠い側、すなわち、第１の領域Ａ１のゲート絶縁膜１５に接する面とは反対側に位置する。第２の領域Ａ２は、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、第１の領域Ａ１とは組成が異なるＩＧＺＯ層である。
【００３４】
第２の領域Ａ２の組成はｆ／（ｅ＋ｆ）＞０．２５であることが望ましい。第２の領域Ａ２においてｆ／（ｅ＋ｆ）≦０．２５であると、第２の領域Ａ２におけるキャリア濃度が高くなり、第１の領域Ａ１へのキャリア移動の効果が顕著になることから、第１の領域Ａ１のキャリア濃度が過剰に高くなり、オフ電流の増加や閾値が大きくマイナス値を取る恐れがある。
【００３５】
第２の領域Ａ２の厚みは３０ｎｍ以上であることが望ましい。第２の領域Ａ２の厚みが３０ｎｍ以上であると、オフ電流の低減をより確実に期待できる。一方で、第２の領域Ａ２の厚みが１０ｎｍ以下であると、オフ電流の増大や、Ｓ値の劣化を引き起こす恐れがある。また、第２の領域Ａ２の厚みは７０ｎｍ未満であることが望ましい。第２の領域の厚みが７０ｎｍ以上であると、オフ電流の低減は期待できるものの、ソース・ドレイン電極層と第１の領域Ａ１間の抵抗が増大することになり、結果的に移動度の低下を招く恐れがある。従って、第２の領域Ａ２の厚みは、１０ｎｍより大きく、７０ｎｍより小さいことが望ましい。
【００３６】
〜酸化物半導体層全体〜
酸化物半導体層１２全体の膜厚（総膜厚）は、膜の均一性、パターニング性の観点から、１０〜２００ｎｍ程度であることが好ましく、３５ｎｍ以上、８０ｎｍ未満であることがより好ましい。
【００３７】
酸化物半導体層１２（第１の領域Ａ１、第２の領域Ａ２）は非晶質であることが望ましい。第１、第２の領域Ａ１，Ａ２が非晶質膜であれば、結晶粒界が存在せず、均一性の高い膜が得られる。
なお、第１、第２の領域Ａ１，Ａ２から成る積層膜が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その積層膜は非晶質であると判断することができる。
【００３８】
酸化物半導体層１２のキャリア濃度の制御は各領域Ａ１，Ａ２の組成変調によって行うほか、成膜時の酸素分圧制御によっても行うことができる。
酸素濃度の制御は、具体的には第１、第２の領域Ａ１，Ａ２における成膜時の酸素分圧をそれぞれ制御することによって行うことができる。成膜時の酸素分圧を高めれば、キャリア濃度を低減させることができ、それに伴ってオフ電流の低減が期待できる。一方、成膜時の酸素分圧を低くすれば、キャリア濃度を増大させることができ、それに伴って電界効果移動度の増大が期待できる。また、例えば第１の領域Ａ１の成膜後に酸素ラジカルやオゾンを照射する処理を施すことによっても膜の酸化を促進し、第１の領域Ａ１中の酸素欠損量を低減させることが可能である。
【００３９】
また、第１、第２の領域Ａ１，Ａ２からなる酸化物半導体層１２のＺｎの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、光学バンドギャップ増大に伴う光照射安定性を付与することができる。具体的には、Ｍｇをドーピングすることにより膜のバンドギャップを大きくすることが可能である。例えば、Ａ１層、Ａ２層の各領域にＭｇをドープすることで、Ｉｎ、Ｇａ、Ｚｎのみの組成比を制御した系に比べて、積層膜のバンドプロファイルを保ったままバンドギャップの増大が可能である。
【００４０】
有機ＥＬに用いられる青色発光層はλ＝４５０ｎｍ程度にピークを持つブロードな発光を示すことから、仮にＩＧＺＯ膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまう。従って、特に有機ＥＬ駆動用に用いられる薄膜トランジスタとしては、チャネル層に用いる材料のバンドギャップが、より大きいことが好ましい。
【００４１】
また、第１、第２の各領域Ａ１，Ａ２のキャリア密度はカチオンドーピングによっても任意に制御することができる。キャリア密度を増やしたい際には、相対的に価数の大きなカチオンになりやすい材料（例えばＴｉ、Ｚｒ、Ｈｆ、Ｔａ等）をドーピングすればよい。但し、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度（酸素欠損量）により、キャリア密度を制御することが好ましい。
【００４２】
（ソース・ドレイン電極）
ソース電極１３及びドレイン電極１４は、いずれも高い導電性を有するものであれば材料、構造に関して特に制限ない。例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層又は２層以上の積層構造としてソース・ドレイン電極１３，１４を形成することができる。
【００４３】
ソース電極１３及びドレイン電極１４を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、１００ｎｍ以下とすることがより好ましい。
【００４４】
（ゲート絶縁膜）
ゲート絶縁膜１５は、ゲート電極１６と、酸化物半導体１２、ソース・ドレイン電極１３，１４とを絶縁した状態に離間する層であり、高い絶縁性を有するものが好ましく、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、又はこれらの化合物を二種以上含む絶縁膜等から構成することができる。
【００４５】
なお、ゲート絶縁膜１５はリーク電流の低下及び電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１５の厚みは、材質にもよるが、１０ｎｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましく、１００ｎｍ〜４００ｎｍが特に好ましい。
【００４６】
（ゲート電極）
ゲート電極１６としては、高い導電性を有するものであれば特に制限ない。例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層又は２層以上の積層構造としてゲート電極を形成することができる。
【００４７】
ゲート電極１６を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、２００ｎｍ以下とすることがより好ましい。
【００４８】
＜薄膜トランジスタの製造方法＞
次に、図１に示すボトムゲート−トップコンタクト型の薄膜トランジスタ１の製造方法について説明する。なお、各部の構成材料、厚みなどは前記した通りであり、重複記載を避けるため以下の説明では省略する。
【００４９】
（ゲート電極の形成）
まず、基板１１を用意し、必要に応じて基板１１上に薄膜トランジスタ１以外の層を形成した後、ゲート電極１６を形成する。
ゲート電極１６は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、電極膜を成膜後、エッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極１６を形成する。この際、ゲート電極１６及びゲート配線を同時にパターンニングすることが好ましい。
【００５０】
（ゲート絶縁膜の形成）
ゲート電極１６を形成した後、ゲート絶縁膜１５を形成する。
ゲート絶縁膜１５は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、ゲート絶縁膜１５はフォトリソグラフィー及びエッチングによって所定の形状にパターンニングしてもよい。
【００５１】
（酸化物半導体層の形成）
次いで、ゲート絶縁膜１５上のゲート電極１６と対向する位置に、酸化物半導体層１２として、第１の領域Ａ１、第２の領域Ａ２の順に成膜する。
【００５２】
−第１の領域の成膜−
酸化物半導体層１２の第１の領域としては、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＞０，ｂ＞０，ｃ＞０，ｄ＞０）で表され、好ましくは、ｃ≦３／５、ｂ＞０、ｂ≧３ａ／７−３／１４、ｂ≧９ａ／５−５３／５０、ｂ≦−８ａ／５＋３３／２５、かつ、ｂ≦９１ａ／７４−１７／４０（但し、ａ＋ｂ＋ｃ＝１）を満たす範囲、さらに好ましくは、ｂ≦１７ａ／２３−２８／１１５、ｂ≧３ａ／３７、ｂ≧９ａ／５−５３／５０、かつ、ｂ≦１／５を満たす範囲の組成を有するＩＧＺＯ層を成膜する。
【００５３】
酸化物半導体層１２を構成する第１、第２の領域Ａ１，Ａ２を成膜する方法は特に限定されないが、スパッタリング法によって成膜することが望ましい。スパッタリング法は成膜レートが速く、また、均一性の高い膜が形成可能であるため、低コスト且つ大面積の酸化物半導体膜を成膜することができる。スパッタリングによって第１の領域を成膜する際、所望のカチオン組成になるように予め調整した複合酸化物ターゲットを用いても良いし、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの３元共スパッタを用いても良い。
成膜中の基板温度は基板に応じて任意に選択してもよいが、樹脂製のフレキシブル基板を用いる場合には、基板の変形等を防ぐため基板温度はより室温に近いことが好ましい。
【００５４】
−第２の領域の成膜−
第１の領域Ａ１の成膜に続き、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）≦０．８７５を満たし、好ましくはｆ／（ｅ＋ｆ）＞０．２５を満たす範囲の組成を有する第２の領域Ａ２を成膜する。
第２の領域Ａ２の成膜は、第１の領域Ａ１の成膜後、一旦成膜を停止し、成膜室内の酸素分圧およびターゲットにかける電力を変更した後、成膜を再開する方法であってもよいし、成膜を停止せず成膜室内の酸素分圧およびターゲットにかける電力を速やかにまたは緩やかに変更する方法であってもよい。
また、ターゲットは、第１の領域Ａ１の成膜時に用いたターゲットをそのまま用い、投入電力を変化させる手法であってもよいし、第１の領域Ａ１から第２の領域Ａ２に成膜を切り替える際に、第１の領域Ａ１の成膜に用いたターゲットへの電力投入を停止し、Ｉｎ、Ｇａ、Ｚｎを含む異なるターゲットに電力印加を行う手法であってもよいし、第１の領域Ａ１の成膜に用いたターゲットに加えて、更に複数のターゲットに追加で電力印加を行う手法であってもよい。
第２の領域Ａ２を成膜する際の基板温度は基板に応じて任意に選択してもよいが、樹脂製のフレキシブル基板を用いる場合には、第１の領域Ａ１の成膜時と同様、基板温度はより室温に近いことが好ましい。
【００５５】
各領域Ａ１，Ａ２をスパッタ法によって成膜する際、酸化物半導体層１２は大気中に暴露されることなく連続して成膜されることが好ましい。酸化物半導体層１２を大気に曝さずに成膜することにより、各領域Ａ１，Ａ２の間の不純物の混入を防ぐことができ、結果として、より優れたトランジスタ特性を得ることができる。また、成膜工程数を削減できるため、製造コストも低減できる。
なお、本実施形態においては、ボトムゲート型の薄膜トランジスタ１の製造時には、酸化物半導体層１２は、第１の領域Ａ１、第２の領域Ａ２の順に成膜し、図２に示すトップゲート型の薄膜トランジスタ２の製造時には第２の領域Ａ２、第１の領域Ａ１の順に成膜すればよい。
【００５６】
（熱処理工程）
酸化物半導体層１２として第１の領域Ａ１及び第２の領域Ａ２を成膜した後、絶対湿度４．８ｇ／ｍ３以上（露点温度０．８℃以上）１５．３ｇ／ｍ３以下の湿潤雰囲気下において３００℃以上の熱処理（ポストアニール処理）を行う。
このような湿潤雰囲気で熱処理を行うことで絶対湿度４．８ｇ／ｍ３未満の乾燥雰囲気下でのアニールを行った場合と比較してＨｕｍｐ効果を抑制でき、結果として界面の寄生伝導パスから生じる光照射に対する不安定性を抑制出来る。光安定性を高める観点から、熱処理工程の湿潤雰囲気は、絶対湿度９．５ｇ／ｍ３以上（露点温度１０．７℃以上）で行うことが好ましい。
【００５７】
また、熱処理温度は４００℃以上であることが好ましく、４５０℃以上であることがより好ましい。熱処理温度が４００℃以上であると、光照射安定性を極めて高くすることが可能である（例えば４２０ｎｍの光照射に対して｜ΔＶｔｈ｜≦０．１Ｖ）。
また、熱処理時間は、光照射安定性を確実に高める観点から、５分以上１２０分以下であることが好ましい。
一方、熱処理工程において６００℃以上の温度で処理した場合、第１の領域Ａ１と第２の領域Ａ２の間でカチオンの相互拡散が起こり、２つの領域が交じりあってしまう。この場合には第１の領域だけに伝導キャリアを集中させることが難しくなる。従って、熱処理工程での熱処理温度は６００℃未満であることが望ましい。第１の領域と第２の領域でのカチオンの相互拡散が起こっているかどうかは、例えば断面ＴＥＭによる分析を行うことで確認できる。
【００５８】
図３は、Ｇａ／（Ｉｎ＋Ｇａ）＝０．７５のＩＧＺＯ膜とＧａ／（Ｉｎ＋Ｇａ）＝０．２５のＩＧＺＯ膜を５層積層した積層膜の断面ＳＴＥＭ像であり、同図（左）は、積層直後（アニール処理前）、同図（右）はアニール温度が６００℃で処理したものを示す。図３から、ＩＧＺＯ膜の積層構造において、６００℃でアニール処理されてもある程度積層構造を維持していることが確認できるものの、異なるカチオン組成の界面で、コントラストがぼけている様子が見て取れる。これは異相の相互拡散が起こり始めていることを示唆しており、熱処理工程における上限温度は６００℃以下であることが望ましい。
【００５９】
熱処理後、酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることにより酸化物半導体層１２のパターンを形成する。
なお、酸化物半導体層１２のパターニング後に、前記熱処理工程、すなわち、絶対湿度４．８ｇ／ｍ３以上の湿潤雰囲気下において３００℃以上の熱処理を行ってもよい。
【００６０】
（ソース・ドレイン電極の形成）
次に、酸化物半導体層１２の上にソース・ドレイン電極１３，１４を形成するための金属膜を形成する。
ソース電極１３及びドレイン電極１４はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
例えば金属膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極１３及びドレイン電極１４を形成する。この際、ソース・ドレイン電極１３，１４と、これらの電極１３，１４に接続する配線（不図示）を同時にパターンニングすることが好ましい。
以上の手順により、図１に示す薄膜トランジスタ１を作製することができる。
【００６１】
本発明の薄膜トランジスタの製造方法を用いることで、光照射に対する特性劣化を低減するための保護層等を活性層上に用いることなく、高い移動度と、高い光照射安定性が得られるが、もちろん活性層に上記の様な保護層を設けてもよい。例えば紫外領域（波長４００ｎｍ以下）の光を吸収、反射するような保護層を設けることで、更に光照射に対する安定性を向上させることが可能である。
【００６２】
本発明により製造される薄膜トランジスタは、ｈｕｍｐ効果を抑制しつつ、高い光照射安定性を有するものであり、種々のデバイスに適用することができる。本発明により製造される薄膜トランジスタを用いた表示装置及びセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
【００６３】
＜液晶表示装置＞
図８に、本発明により製造される薄膜トランジスタを備えた表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図９にその電気配線の概略構成図を示す。
【００６４】
図８に示すように、本実施形態の液晶表示装置５は、図２に示したトップゲート−ボトムコンタクト型の薄膜トランジスタ２と、薄膜トランジスタ２のパッシベーション層５４で保護されたゲート電極１６上に画素下部電極５５及びその対向上部電極５６で挟まれた液晶層５７と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ５８とを備え、ＴＦＴ２の基板１１側及びカラーフィルタ５８上にそれぞれ偏光板５９ａ、５９ｂを備えた構成である。
【００６５】
また、図９に示すように、本実施形態の液晶表示装置５は、互いに平行な複数のゲート配線５１と、該ゲート配線５１と交差する、互いに平行なデータ配線５２とを備えている。ここでゲート配線５１とデータ配線５２は電気的に絶縁されている。ゲート配線５１とデータ配線５２との交差部付近に、薄膜トランジスタ２が備えられている。
【００６６】
薄膜トランジスタ２のゲート電極１６はゲート配線５１に接続されており、薄膜トランジスタ２のソース電極１３はデータ配線５２に接続されている。また、薄膜トランジスタ２のドレイン電極１４はゲート絶縁膜１５に設けられたコンタクトホール１９を介して（コンタクトホール１９に導電体が埋め込まれて）画素下部電極５５に電気的に接続されている。この画素下部電極５５は、接地された対向電極５６とともにコンデンサ５３を構成している。
【００６７】
図８に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
【００６８】
本発明により製造される薄膜トランジスタは高い移動度を有するため、液晶表示装置において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、特に活性層（酸化物半導体層）１２が非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。
また、本発明によると、活性層を構成する第１の領域Ａ１及び第２の領域Ａ２は、低温（例えば２００℃以下）での成膜が可能な非晶質膜を用いて形成することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れ、フレキシブルな液晶表示装置を提供することもできる。
【００６９】
＜有機ＥＬ表示装置＞
本発明により製造されるＴＦＴを備えた表示装置の一実施形態として、アクティブマトリックス方式の有機ＥＬ表示装置について、図１０にその一部分の概略断面図を示し、図１１に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリック
ス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
【００７０】
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置６は、トップゲート−トップコンタクト型の薄膜トランジスタが、パッシベーション層６１ａを備えた基板６０上に、駆動用ＴＦＴ２ａ及びスイッチング用ＴＦＴ２ｂとしてそれぞれ備えられている。薄膜トランジスタ２ａ，２ｂ上には下部電極６２及び上部電極６３に挟まれた有機発光層６４からなる有機発光素子６５を備え、上面もパッシベーション層６１ｂにより保護された構成となっている。
【００７１】
また、図１０に示すように、本実施形態の有機ＥＬ表示装置６は、互いに平行な複数のゲート配線６６と、該ゲート配線６６と交差する、互いに平行なデータ配線６７及び駆動配線６８とを備えている。ここでゲート配線６６とデータ配線６７、駆動配線６８とは電気的に絶縁されている。スイッチング用薄膜トランジスタ２ｂのゲート電極１６ａは、ゲート配線６６に接続されており、スイッチング用薄膜トランジスタ２ｂのソース電極１３ｂはデータ配線６７に接続されている。また、スイッチング用薄膜トランジスタ２ｂのドレイン電極１４ｂは駆動用薄膜トランジスタ２ａのゲート電極１６ａに接続されるとともに、コンデンサ６９を用いることで駆動用薄膜トランジスタ２ａをオン状態に保つ。駆動用薄膜トランジスタ２ａのソース電極１３ａは駆動配線６８に接続され、ドレイン電極１４ａは有機ＥＬ発光素子６５に接続される。
【００７２】
図１０に示した本実施形態の有機ＥＬ装置においても、トップゲート型の薄膜トランジスタ２ａ，２ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられる薄膜トランジスタは、トップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
【００７３】
本発明により製造される薄膜トランジスタは高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明によると、活性層を構成する第１の領域Ａ１及び第２の領域Ａ２は、低温（例えば２００℃以下）での成膜が可能な非晶質膜を用いて形成することができるため、基板として樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな有機ＥＬ表示装置を提供することができる。
【００７４】
なお、図１０に示した有機ＥＬ表示装置において、上部電極６３を透明電極としてトップエミッション型としてもよいし、下部電極６２及びＴＦＴ２ａ，２ｂの各電極を透明電極とすることによりボトムエミッション型としてもよい。
【００７５】
＜Ｘ線センサー＞
図１２に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図１３にその電気配線の概略構成図を示す。
本実施形態のＸ線センサー７は基板１１上に形成された薄膜トランジスタ２及びキャパシタ７０と、キャパシタ７０上に形成された電荷収集用電極７１と、Ｘ線変換層７２と、上部電極７３とを備えて構成される。薄膜トランジスタ２上にはパッシベーション膜７５が設けられている。
【００７６】
キャパシタ７０はキャパシタ用下部電極７６とキャパシタ用上部電極７７とで絶縁膜７８を挟んだ構造となっている。キャパシタ用上部電極７７は絶縁膜７８に設けられたコンタクトホール７９を介し、薄膜トランジスタ２のソース電極１３及びドレイン電極１４のいずれか一方（図１２においてはドレイン電極１４）と接続されている。
【００７７】
電荷収集用電極７１は、キャパシタ７０におけるキャパシタ用上部電極７７上に設けられており、キャパシタ用上部電極７７に接している。Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ２及びキャパシタ７０を覆うように設けられている。上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。
【００７８】
図１３に示すように、本実施形態のＸ線センサー７は、互いに平行な複数のゲート配線８１と、ゲート配線８１と交差する、互いに平行な複数のデータ配線８２とを備えている。ここでゲート配線８１とデータ配線８２は電気的に絶縁されている。ゲート配線８１とデータ配線８２との交差部付近に、薄膜トランジスタ２が備えられている。
【００７９】
薄膜トランジスタ２のゲート電極１６は、ゲート配線８１に接続されており、薄膜トランジスタ２のソース電極１３はデータ配線８２に接続されている。また、薄膜トランジスタ２のドレイン電極１４は電荷収集用電極７１に接続されており、さらにこの電荷収集用電極７１は、接地された対向電極７６とともにキャパシタ７０を構成している。
【００８０】
本構成のＸ線センサー７において、Ｘ線は図１２中、上部（上部電極７３側）から照射され、Ｘ線変換層７２で電子−正孔対を生成する。このＸ線変換層７２に上部電極７３によって高電界を印加しておくことにより、生成した電荷はキャパシタ７０に蓄積され、薄膜トランジスタ２を順次走査することによって読み出される。
【００８１】
本発明のＸ線センサーは、オン電流が高く、信頼性に優れた薄膜トランジスタ２を備えるため、Ｓ／Ｎが高く、感度特性に優れているため、Ｘ線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。
特に本発明のＸ線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が１台で行えるＸ線デジタル撮影装置に用いるのが好適である。さらに薄膜トランジスタ２における活性層を構成する第１の領域Ａ１及び第２の領域Ａ２が非晶質である場合には均一性に優れた画像が得られる。
【００８２】
なお、図１２に示した本実施形態のＸ線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
【実施例】
【００８３】
以下に実験例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
本発明者らは、特定の組成の酸化物半導体を積層することと特定の熱処理によって、ｈｕｍｐ効果を抑制しつつ、高い光照射安定性（｜ΔＶｔｈ｜≦１Ｖ（４２０ｎｍの光照射に対して））を両立できることを以下の実験により検証した。
【００８４】
＜ＴＦＴ特性のアニール雰囲気中の水分含有量依存性＞
薄膜トランジスタの活性層として特定の組成の酸化物半導体膜を積層し、湿潤雰囲気下でのアニール処理を行うことで高移動度と高い光安定性が得られることを検証した。
まず、実施例１〜８及び比較例１〜５として以下の様なボトムゲート−トップコンタクト型の薄膜トランジスタを作製した。
【００８５】
基板として、ＳｉＯ２の酸化膜（厚み：１００ｎｍ）が表面上に形成され、高濃度ドープされたｐ型シリコン基板（三菱マテリアル社製）を用いた。
【００８６】
次いで、ｐ型シリコン基板上に酸化物半導体層を形成した。
酸化物半導体層を構成する第１の領域Ａ１として、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ＝３７／６０，ｂ＝３／６０，ｃ＝２０／６０，ｄ＞０）を５ｎｍの厚みでスパッタ成膜した。
Ａ１層を上記組成に固定した状態で、Ａ２層としてＩｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｆ／（ｅ＋ｆ）＝０．７５，ｅ＞０，ｆ＞０，ｇ＞０，ｈ＞０）で表されるＩＧＺＯ層を５０ｎｍの厚みでスパッタ成膜した。
酸化物半導体層は各領域間で大気中に暴露することなく連続して成膜を行った。各領域のスパッタは、Ａ１、Ａ２の領域においてはＩｎ２Ｏ３ターゲット、Ｇａ２Ｏ３ターゲット、ＺｎＯターゲットを用いた３元共スパッタを用いて行った。各領域の膜厚調整は成膜時間の調整にて行った。
第１の領域Ａ１及び第２の領域における成膜条件は以下の通りであり、各領域の組成以外のスパッタ条件は後述の実験においても共通である。
【００８７】
（第１の領域Ａ１のスパッタ条件）
到達真空度；６×１０−６Ｐａ
成膜圧力；４．４×１０−１Ｐａ
成膜温度；室温
酸素分圧／アルゴン分圧；０．０６７
【００８８】
（第２の領域Ａ２のスパッタ条件）
到達真空度；６×１０−６Ｐａ
成膜圧力；４．４×１０−１Ｐａ
成膜温度；室温
酸素分圧／アルゴン分圧；０．０３３
【００８９】
スパッタによる酸化物半導体層の積層後、メタルマスクを介した真空蒸着法により、Ｔｉ（１０ｎｍ）／Ａｕ（４０ｎｍ）から成る電極層を積層膜（酸化物半導体層）上に形成した。
【００９０】
電極層形成後、アニール温度は４００℃とし（比較例５を除く）、酸素分圧は固定（２０％）した状態で、湿潤雰囲気をアニールチャンバー中に注入した。アニール時間は１時間とした。湿潤雰囲気の発生には分流型湿度発生装置（神栄テクノロジー株式会社製ＳＲＧ−１Ｍ−１０Ｌ）を用いた。なお、比較例５では、アニール温度を２００℃とした。
【００９１】
以上により、チャネル長１８０μｍ、チャネル幅１ｍｍの実施例１〜８及び比較例１〜５におけるボトムゲート型薄膜トランジスを得た。
【００９２】
［移動度］
作製した上記実施例１〜８及び比較例１〜５のＴＦＴについて、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、トランジスタ特性（Ｖｇ−Ｉｄ特性）および移動度μの測定を行った。
Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を１０Ｖに固定し、ゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引し、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにて行った。オフ電流は、Ｖｇ−Ｉｄ特性においてＶｇ＝０Ｖにおける電流値で定義した。
また、移動度は、ドレイン電圧（Ｖｄ）を１Ｖに固定した状態でゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引して得た、線形領域でのＶｇ−Ｉｄ特性から線形移動度を算出した。
【００９３】
［光照射安定性］
作製したＴＦＴはＶｇ−Ｉｄ特性を評価した後、波長可変のモノクロ光を照射することで、光照射に対するＴＦＴ特性の安定性を評価した。モノクロ光照射下におけるＴＦＴ特性測定の概略を図４に示す。図４に示すように、プローブステージ台２００に各ＴＦＴを置き、乾燥大気を２時間以上流した後、当該乾燥大気雰囲気下にてＴＦＴ特性を測定した。モノクロ光源の照射強度は１０μＷ／ｃｍ２、波長λの範囲を３６０〜７００ｎｍとし、モノクロ光非照射時のＶｇ−Ｉｄ特性と、モノクロ光照射時のＶｇ−Ｉｄ特性を比較することで、光照射安定性（ΔＶｔｈ）を評価した。モノクロ光照射下におけるＴＦＴ特性の測定条件は、Ｖｄｓ＝１０Ｖに固定し、Ｖｇ＝−１５〜１５Ｖの範囲でゲート電圧を掃引して測定した。なお、以下で特に言及している場合を除き、全ての測定は、モノクロ光を１０分照射した後に行っている。４２０ｎｍの光照射に対する閾値のシフト量ΔＶｔｈをＴＦＴの光安定性の指標とした。なお、上記評価方法は以降の実験において共通である。
【００９４】
アニール時の絶対湿度（露点温度）、Ａ２層の組成、ＴＦＴ特性の一覧を表２に示す。
また、実施例１〜４及び比較例１〜４のＴＦＴにおけるＶｇ−Ｉｄ特性を図５に示す。
また、実施例１のＴＦＴにおけるモノクロ光照射時のＩ−Ｖ特性を図６に、照射波長に対する閾値シフト量ΔＶｔｈを図７に示す。
【００９５】
【表２】
0005901420.tif 000003
【００９６】
実施例１〜８では、Ａ２層の組成がｆ／（ｅ＋ｆ）≦０．８７５であり、アニール工程が絶対湿度４．８ｇ／ｍ３以上（露点温度：０．８℃以上）の場合には、高い移動度と高い光安定性を両立できることが分かる。
【００９７】
一方、比較例１の場合には、Ａ２層の組成がｆ／（ｅ＋ｆ）≦０．８７５であるが、アニール工程が絶対湿度４．８ｇ／ｍ３未満であり、図５に示すようにＶｇ−Ｉｄ特性におけるｈｕｍｐ特性（Ｉ−Ｖ特性中にコブが表れる）が顕著であり、光照射時にはｈｕｍｐ領域の電流値が増大してしまい、詳細な評価ができなかった。
また、比較例２、３では、実施例４、７、８とアニール条件は同じであるが、Ａ２層の組成がｆ／（ｅ＋ｆ）≦０．８７５を満たさず、Ｖｇ−Ｉｄカーブ中にｈｕｍｐ効果が現れ、光安定性の評価ができなかった。また、閾値が大きくマイナスシフトしており、オフ電流値（Ｖｇ＝０ＶでのＩｄ値）が実施例に比べて悪化していることがわかる。
上記結果からＡ２層がｆ／（ｅ＋ｆ）≦０．８７５であり、絶対湿度４．８ｇ／ｍ３以上でのアニール（４００℃）によってｈｕｍｐ効果を抑制しつつ高い光安定性を実現できることがわかる。また比較例５はアニール温度が２００℃の場合であるが、この場合には組成の条件を満たしているが十分な光安定性が得られていない事が分かる。
【００９８】
また、表２に示すように、アニール雰囲気において湿度を高めた実施例１〜３の場合（それぞれ相対湿度８８％、７０％、５５％に相当）、４２０ｎｍ（光照射エネルギーｈν＝２．９５ｅＶ）での結果は他の実施例とほぼ同等であるが、４００ｎｍ（光照射エネルギーｈν＝３．１０ｅＶ）の場合には他の実施例に比べて光安定性が向上した。このことから湿度を高めた場合には、酸化物半導体においてより効果的に深いギャップ内準位を低減させることが可能であるとがわかる。
【００９９】
＜ＴＦＴ特性のＡ１層組成依存性＞
第２の領域Ａ２をＩＧＺＯ層（ｆ／（ｅ＋ｆ）＝０．７５）に固定し、第１の領域Ａ１を組成変調してアニール処理を施した場合のＴＦＴ特性を表３にまとめた。第１の領域Ａ１の厚みは５ｎｍとし、第２の領域の厚みは５０ｎｍとした。
アニール条件は絶対湿度１５．３ｇ／ｍ３、４００℃、１時間である。
【０１００】
【表３】
0005901420.tif 000004
【０１０１】
上記表３に示すように、実施例９〜２０ではＡ１層の組成が異なるものの、光安定性の差は小さく、ＴＦＴ特性、特に光安定性に対するＡ１層の組成依存性は小さいことが分かる。
実施例及び比較例で作製したＴＦＴに関し、第１の領域Ａ１の組成範囲を３元相図記法により図１４に示した。
【０１０２】
＜湿潤雰囲気下におけるＴＦＴ特性のアニール温度依存性＞
Ａ１層組成はＩｎ：Ｇａ：Ｚｎ＝３７／６０：３／６０：２０／６０、Ａ２層組成はｆ／（ｅ＋ｆ）＝０．７５とした。第１の領域Ａ１の厚みは５ｎｍとし、第２の領域の厚みは５０ｎｍとした。
アニール条件は絶対湿度を１５．３ｇ／ｍ３とし、アニール温度だけを変調した。ＴＦＴの移動度及び光安定性を評価した。評価結果を以下表４に示す。
【０１０３】
【表４】
0005901420.tif 000005
【０１０４】
表４から、同じ湿潤雰囲気下でのアニールでもアニール温度を４００℃以上とした場合には４２０ｎｍの光照射でのΔＶｔｈを−０．１Ｖよりも小さく抑制することが可能であり、極めて光安定なＴＦＴ素子を実現可能である。
【０１０５】
以上において説明した本発明により製造される薄膜トランジスタの用途は特に限定されるものではないが、例えば電気光学装置としての表示装置（例えば液晶表示装置、有機ＥＬ（Electro Luminescence）表示装置、無機ＥＬ表示装置等）における駆動素子として好適である。
【０１０６】
さらに、本発明により製造される薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサー、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Micro Electro Mechanical System）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。
【０１０７】
本発明により製造される薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
【符号の説明】
【０１０８】
１、２  薄膜トランジスタ
１１ 基板
１２ 酸化物半導体層
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極
Ａ１ 酸化物半導体層の第１の領域
Ａ２ 酸化物半導体層の第２の領域
【図１】
0005901420.tif 000006
【図２】
0005901420.tif 000007
【図４】
0005901420.tif 000008
【図６】
0005901420.tif 000009
【図８】
0005901420.tif 000010
【図９】
0005901420.tif 000011
【図１０】
0005901420.tif 000012
【図１１】
0005901420.tif 000013
【図１２】
0005901420.tif 000014
【図１３】
0005901420.tif 000015
【図３】
0005901420.tif 000016
【図５】
0005901420.tif 000017
【図７】
0005901420.tif 000018
【図１４】
0005901420.tif 000019