(57)【特許請求の範囲】
【請求項１】
デバイスであって、
互いに上下して積み重ねられ、熱伝導材料で充填される垂直バイアによって相互に接続された複数のブロックと、
前記複数のブロックの一番上または下へ熱抽出層または接地平面として接着されるとともに、高い熱伝導率を有する、熱伝導層と、
を備え、
前記複数のブロックの各々は、
第１断熱層と、
前記第１断熱層の上に堆積された半導体層と、
前記半導体層の上に堆積された第２断熱層と、
前記第２断熱層の上に堆積された埋め込み式の熱伝導層と、
を含み、
前記垂直バイアは、前記熱伝導層に接触し、前記複数のブロック中の前記第１断熱層と前記第２断熱層と前記埋め込み式の熱伝導層とを貫通するとともに、前記複数のブロック中の前記半導体層の各々には接触しないように構成されており、
前記半導体層の各々は、面間バイアによって接続されている、
デバイス。
【請求項２】
方法であって、
互いに上下して積み重ねられ、熱伝導金属で充填される垂直バイアによって相互に接続される複数のブロックを形成することと、
前記複数のブロックの一番上または下に、高い熱伝導率を有する熱伝導層を熱抽出層または接地平面として形成することと、を含み、
前記複数のブロックの各々は、
第１断熱層と、
前記第１断熱層の上に堆積された半導体層と、
前記半導体層の上に堆積された第２断熱層と、
前記第２断熱層の上に堆積された埋め込み式の熱伝導層と、
を含み、
前記垂直バイアは、前記熱伝導層に接触し、前記複数のブロック中の前記第１断熱層と前記第２断熱層と前記埋め込み式の熱伝導層とを貫通するとともに、前記複数のブロック中の前記半導体層の各々には接触しないように構成されており、
前記半導体層の各々は、面間バイアによって接続されている、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する実施形態は半導体技術の分野に関し、より具体的には、半導体デバイス内の熱層に関する。
【背景技術】
【０００２】
光誘発性の帯溶融及び再結晶によって、アモルファスシリカ基板上で優れた単結晶シリコン薄膜が成長され得ることは研究によって示されている。断熱性のシリカ、酸窒化珪素またはこれらに類似するものの別層を追加してアモルファスシリコンまたはポリシリコン（またはゲルマニウムまたはシリコンゲルマニウム合金、他）の別層を堆積させれば、上層を再結晶化し、電子材料の第２の活性層を達成することができる。これらのステップの反復により、複数のアクティブな電子機器の層をもたらすことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、このようなアレイの良好な製造及び使用に関しては問題点がある。第１に、半導体上層の加熱は、既に生成されている下層のデバイスを乱すことがある。第２に、使用の間、パフォーマンスが熱によって低下することがある。
【課題を解決するための手段】
【０００４】
開示する本実施形態の特徴の１つは、多ブロック半導体デバイスにおける熱の抽出及び遮蔽のための技術である。互いに上下して積み重ねられる複数のブロックは、熱伝導材料で充填される垂直バイアによって相互に接続され、かつ埋込み式の熱伝導層によって分離される。熱伝導層は、複数のブロックのうちの一番上と下へ熱抽出層または接地平面として接着される。熱伝導層は、高い熱伝導率を有する。
【０００５】
実施形態は、下記の説明及び様々な実施形態を例示するために使用される添付の図面を参照することにより、最も良く理解され得る。
【図面の簡単な説明】
【０００６】
【図１】ある実施形態による多ブロックデバイスの第１の製造段階を示す図である。
【図２】ある実施形態による多ブロックデバイスの第２の製造段階を示す図である。
【図３】ある実施形態による多ブロックデバイスの第３の製造段階を示す図である。
【図４】ある実施形態による多ブロックデバイスの最終製造段階を示す図である。
【図５】ある実施形態による単ブロックデバイスを示す図である。
【図６】ある実施形態による多ブロックデバイスの製造プロセスを示すフローチャートである。
【図７】ある実施形態による多ブロックデバイスにおけるブロックの製造プロセスを示すフローチャートである。
【図８】ある実施形態による単ブロックデバイスの製造プロセスを示すフローチャートである。
【発明を実施するための形態】
【０００７】
開示する本実施形態の特徴の１つは、多ブロック半導体デバイスにおける熱の抽出及び遮蔽のための技術である。互いに上下して積み重ねられる複数のブロックは、金属等の熱伝導材料（以後「金属」と称する）で充填される垂直バイアによって相互に接続され、かつ埋込み式の熱伝導層によって分離される。熱伝導層は、複数のブロックのうちの一番上または下へ、熱抽出層または共通電圧電気平面（以後、接地平面と称する）として接着される。熱伝導層は、高い熱伝導率を有する。
【０００８】
一実施形態は、単ブロック半導体デバイスにおいて熱を抽出しかつ遮蔽するための方法及び装置である。基板上には、断熱層が堆積される。断熱層は、基板の加熱を低減するための温度勾配をサポートすることができる。断熱層の内部には埋込み式の熱伝導層が形成され、これは、基板を介して外部の熱抽出層へ接続される垂直バイアを有する。半導体層はこの断熱層上へ堆積され、電気配線用にパターン化される。
【０００９】
開示される本実施形態の特徴の１つは、半導体デバイスにおいて熱を抽出しかつ遮蔽するための方法及び装置である。三次元モノリシック集積回路は、先に加工された層を高温の後続処理から隔離するために使用される埋込み式の熱伝導（例えば、金属）層で製造されてもよい。埋込み式の熱伝導層はさらに、回路動作の間に発生される熱を抽出するように修正される。熱伝導層は、金属製バイアによって、熱抽出または接地平面として作用する外部の熱伝導層へ接続される。金属平面が互いに、またはバイアによって外部ヒートシンクに接続されない場合でも、これらの平面はやはり熱をヒートスポットから離れて横方向へ分配するように作用し、よって有益であり得ることは留意される。また、埋込み式の熱伝導層は、活性層間の電子スクリーニングのために使用されてもよい。この同じ構造は、低温基板上での半導体の製造及び高温製造用途を拡大するために、かつ低温基板上で高速／高電流回路を動作させるために使用されることも可能である。
【００１０】
断熱緩衝層への銅またはアルミニウム等の埋込み熱伝導層の追加は、効果的な熱拡散器（及び半導体層を介して伝わる任意の放線の反射器）として作用する。局所化された熱領域から熱伝導層へと下方へ拡散する熱は、金属層内を横方向へ高速で拡散し得る場合がある。従って、デバイス下層における温度は、例えば４００℃である受容可能なレベルより下に保たれてもよい。
【００１１】
埋込み式の熱伝導層は、回路動作の間に発生される熱を抽出するための効率的な手段として作用してもよい。さらに、熱伝導層は、層間の望ましくない電子的相互作用を最小限に抑えるために、接地平面として作用するというさらなる有益な機能を実行することができる。銅（４００Ｗ／ｍ／Ｋ）及びアルミニウム（２５０Ｗ／ｍ／Ｋ）の熱伝導率は二酸化珪素（１Ｗ／ｍ／Ｋ）等の断熱材のそれより遙かに高く、よって熱をデバイスアレイから高い有効性で案内することができる。
【００１２】
この技術は、単一活性層のアプリケーションへ効果的に適用され得る。具体的には、低温基板上及び高温基板上の双方での高電流／高速電子機器の製造及び使用は、埋込み式の熱伝導熱拡散器及び熱抽出器の使用によって大きな益を得る。
【００１３】
本技術は、アクティブな電子回路の三次元（３Ｄ）アレイ、またはアクティブな電子機器の単層において使用されてもよい。以下の説明において、「ブロック」という用語は、半導体デバイスにおける幾つかの材料層を含み得る活性層を指して使用されることがある。製造プロセスは、幾つかの段階またはステップで実行されてもよい。プロセスの段階またはステップへの分離は、単に説明を目的としたものである。段階またはステップは、組み合わされる場合もあれば、重なり合う場合もある。
【００１４】
図１は、ある実施形態による多ブロックデバイスの第１の製造段階１００を示す図である。第１の段階１００は、層１１０及び１２０を含む。
【００１５】
層１１０は、基板であってもよい。これは、ガラス質シリカ等の高温溶融断熱層である上部を有するガラスまたはプラスチック等のアモルファス断熱基板から形成され、生成され、または製造されてもよい。層１２０は、基板層１１０上に堆積されるシリコン（またはゲルマニウムまたは他の任意のＩＶ群半導体元素または合金）等の半導体層であってもよい。層１２０は、従来の製造技術を用いて回路または電気配線用にパターン化されてもよい。またこれは、場合により、堆積される誘電薄層によって封入されてもよい。層１２０は、二酸化炭素、ＹＡＧまたはエキシマレーザ等の高出力ソースによるスキャンされた、またはパルス化された光照射によって結晶化されてもよい。
【００１６】
図２は、ある実施形態による多ブロックデバイスの第２の製造段階２００を示す図である。第２の段階２００は、第１のブロック２０５及び第２のブロックの一部２５０の製造完了を含む。
【００１７】
第２の段階の間は、デバイスのドーピング及びさらなる必要な製造ステップが実行されてもよく、かつ面内電気配線用にパターン化されてもよい。二酸化珪素層が堆積されてもよい。層１２０上には、断熱層２１０が成長または堆積されてもよい。スルーウエハバイア及び面間バイア２２０は、銅等の高伝熱材を充填されて形成または構築されてもよい。これらのバイア２２０は、他のブロックへの相互接続を提供してもよい。
【００１８】
層２１０上には、埋込み式の熱伝導層２３０が堆積されてもよい。埋込み式の熱伝導層２３０は、銅またはアルミニウムまたは高い熱伝導率（例えば、２００Ｗ／ｍ／Ｋより高い）を有する任意の材料で製造されてもよい。これは、層１２０または３１０（図３に示されている）等の半導体層を介して伝わる任意の放線の効果的な熱拡散器及び／または反射器として作用してもよい。１つまたは複数の垂直バイア２４０は、埋込み熱伝導層２３０へ接続するように構築されてもよい。垂直バイア２４０は、図３及び図４に示されているように、デバイス内の全ての埋込み熱伝導層を相互接続するように延長されてもよい。埋込み式の熱伝導層２３０上には、断熱層２５０が成長または形成されてもよい。
【００１９】
図３は、ある実施形態による多ブロックデバイスの第３の製造段階３００を示す図である。第３の段階３００は、第１のブロック２０５上へ積み重ねられる第２のブロック３０５を形成する。第２のブロック３０５における層の製造は、第１のブロック２０５の場合と同様であってもよい。
【００２０】
スルーウエハバイア及び面間バイア３３０は、銅等の高伝熱材を充填されて形成または構築されてもよい。バイア３３０は、ブロック２０５及び３０５内の回路成分を相互接続するバイアを形成するために、図２に示されているバイア２２０と組み合わされてもよい。
【００２１】
半導体層３１０は、層２５０上に、図１における層１２０と同様にして堆積されてもよい。半導体層３１０は、従来の製造技術を用いて回路用にパターン化されかつ製造されてもよい。半導体層３１０上には、断熱層３２０が成長または堆積されてもよい。層３２０上には、埋込み式の熱伝導層３４０が堆積されてもよい。埋込み式の熱伝導層２３０と同様に、埋込み式の熱伝導層３４０は、金属（例えば、銅またはアルミニウム）または高い熱伝導率（例えば、２００Ｗ／ｍ／Ｋより高い）を有する任意の材料で製造されてもよい。これは、半導体層を介して伝わる任意の放線の効果的な熱拡散器及び／または反射器として作用してもよい。垂直バイア３５０は、埋込み熱伝導層３４０を第１のブロック２０５内の埋込み熱伝導層２３０へ接続するように構築されてもよい。第１及び第２のブロック２０５及び３０５上へ積み重ねるために、追加のブロックが製造されてもよい。その製造は、モノリシックな３Ｄ積層活性電子回路を形成する。
【００２２】
図４は、ある実施形態による多ブロックデバイスの最終製造段階４００を示す図である。最終段階４００は、互いに積層された第１及び第２のブロック２０５及び３０５と、熱伝導層４１０とを含む。
【００２３】
熱伝導層４１０は、複数のブロック２０５及び３０５のうちの一番上または下へ熱抽出層または接地平面として接着されてもよい。熱伝導層４１０は、２００Ｗ／ｍ／Ｋより高い高熱伝導率を有する。熱伝導層４１０の材料の例には、４００Ｗ／ｍ／Ｋの熱伝導率を有する銅及び２５０Ｗ／ｍ／Ｋの熱伝導率を有するアルミニウムが含まれてもよい。熱伝導層４１０は、デバイスに統合されるヒートシンクとして作用してもよい。従って、垂直バイア２４０及び３５０は、熱伝導層４１０へ熱を方向づけるヒートガイドとして機能するように結合されてもよい。
【００２４】
設計に対しては、様々な修正が行われてもよい。例えば、熱伝導層４１０は、上側へのアクセスが不要であれば、発熱により近い上側に設けられてもよい。このようなアクセスは、例えばディスプレイまたはセンサアレイ用途で必要とされる場合がある。これに対して、３Ｄプロセッサの場合、光学的アクセスの必要はないと思われ、よって熱伝導層４１０は上側に設けられてもよい。
【００２５】
別の修正は、垂直のヒートガイド（例えば、垂直バイア２４０及び３５０）が共有式に接続される必要はないことであってもよい。例えば、様々な平面が電源及び接地平面として使用されていれば、別々のバイアを使用して熱抽出層を分離させてもよい。電源平面の場合、熱抽出層はバイアへ熱的に接続されてもよいが、場合によって電気的には切断されてもよい。
【００２６】
この製造のプロセスまたは設計は、単ブロックのアクティブな電子機器層に適用されてもよい。
【００２７】
図５は、ある実施形態による単ブロックデバイス５００を示す図である。デバイス５００は、層５０１、５１０、５２０、５４０及び５５０を含む。
【００２８】
層５０１は、ガラスまたはプラスチックであり得る基板層である。層５１０及び５４０は、基板層５０１上へ堆積される断熱層であってもよい。断熱層は、任意選択であってもよい。断熱層５１０及び５４０は、シリカまたは類似材料の厚膜であってもよい。これらは、製造及び／または使用中に低温基板層における温度を下げるために用いられてもよい。層５２０は断熱層の内部に構築された埋込み式の熱伝導層であって、断熱層を層５１０と層５４０とに分離してもよい。埋込み熱伝導層５２０は、基板を介して外部の熱抽出層またはヒートシンク層へ接続するための垂直バイア５３０を有してもよい。
【００２９】
層５５０は、シリコン等のアモルファスの多結晶または再結晶化された単結晶半導体層であってもよい。これは、断熱層５４０上へ堆積され、かつ場合によりシリカまたは類似材料で封入されてもよい。これは、電気配線または回路５５５用にパターン化されてもよい。
【００３０】
単結晶領域の画定には、レーザ再結晶化プロセスが使用されてもよい。高速電子回路が製造される。次に、デバイス完成における、光センサ層またはディスプレイ（例えば、ＯＬＥＤ）層の追加等のさらなる全ステップが完了されてもよい。ヒートシンクバイア（例えば、バイア５３０）は、外部のヒートシンクへ接続されてもよい。トランジスタは、低温基板を損傷することなく高い放散レベルで使用されてもよい。同様に、熱伝導層が活性層とその上のディスプレイまたは検出層との間に置かれれば、発生される熱は光相互作用層から隔絶されてもよい。
【００３１】
図６は、ある実施形態による多ブロックデバイスの製造プロセス６００を示すフローチャートである。
【００３２】
開始と同時に、プロセス６００は、互いに積み重ねられる複数のブロックを形成する。複数のブロックは、熱伝導材料で充填される垂直バイアによって相互に接続され、かつ埋込み式の熱伝導層によって分離されてもよい。複数のブロックの形成は、ブロックの各々を形成することを含む（ブロック６１０）。次に、プロセス６００は、熱伝導層を複数のブロックのうちの一番上または下へ熱抽出層または接地平面として接着する（ブロック６２０）。熱伝導層は、金属のような高い熱伝導率を有する。ある実施形態では、熱伝導層は２００Ｗ／ｍ／Ｋより高い熱伝導率を有する。
【００３３】
次いで、プロセス６００は、埋込み式の熱伝導層と熱伝導層とを相互接続するために垂直な金属相互接続または垂直バイアを形成する（ブロック６３０）。プロセス６００は、これで終了される。
【００３４】
図７は、ある実施形態による多ブロックデバイスにおけるブロックの製造プロセス６１０を示すフローチャートである。
【００３５】
開始と同時に、プロセス６１０はアモルファス断熱基板を生成する（ブロック７１０）。次に、プロセス６１０はアモルファス断熱基板上へ半導体層を堆積し、電気配線用にパターン化する（ブロック７２０）。次いで、プロセス６１０は半導体層上へ断熱層を堆積する（ブロック７３０）。プロセス６１０は、これで終了される。
【００３６】
図８は、ある実施形態による単ブロックデバイスの製造プロセス８００を示すフローチャートである。
【００３７】
開始と同時に、プロセス８００は基板を形成する（ブロック８１０）。ある実施形態において、基板はガラスまたはプラスチックである。次に、プロセス８００は、基板上へ断熱層を堆積する（ブロック８２０）。断熱層は、基板の加熱を低減するための温度勾配をサポートすることができる。ある実施形態において、断熱層はシリカまたは類似材料の厚膜である。次に、プロセス８００は、断熱層の内部に埋込み熱伝導層を形成する（ブロック８３０）。埋込み熱伝導層は、基板を介して外部の熱抽出層へ接続するための垂直バイアを有する。埋込み熱伝導層は、２００Ｗ／ｍ／Ｋより高い熱伝導率を有してもよい。次に、プロセス８００は断熱層上へ半導体層を堆積し、電気配線及び／または回路用にパターン化する（ブロック８４０）。プロセス８００は、これで終了される。
【図１】
0005973697.tif 000002
【図２】
0005973697.tif 000003
【図３】
0005973697.tif 000004
【図４】
0005973697.tif 000005
【図５】
0005973697.tif 000006
【図６】
0005973697.tif 000007
【図７】
0005973697.tif 000008
【図８】
0005973697.tif 000009