(57)【特許請求の範囲】
【請求項１】
複数の光電変換素子を有する光電変換素子アレイ部と、
１つ以上の基準レベルのそれぞれに関して、前記光電変換素子から出力される信号に応じたデータ値が前記基準レベル以上である前記データ値の数をカウントするか又は前記基準レベル以下である前記データ値の数をカウントするカウント部と、
ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて前記出力が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記複数の光電変換素子の出力のピーク値に基づいて前記出力が適正レベルであるか否かを判定する判定部と、
を備えたことを特徴とするセンサ装置。
【請求項２】
前記ＣＰＵに前記所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて次回の電荷蓄積時間を設定し、前記ＣＰＵに前記所定以上の余力がある場合に前記複数の光電変換素子の出力のピーク値に基づいて次回の電荷蓄積時間を設定する設定部と、
前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、
を備えたことを特徴とする請求項１記載のセンサ装置。
【請求項３】
前記複数の光電変換素子の出力をＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、
前記複数の光電変換素子のうちのいずれかの光電変換素子の出力が飽和していることを検知する飽和検知部と、
を備え、
前記判定部は、前記ＣＰＵに前記所定以上の余力がない場合に前記カウント値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、
前記判定部は、前記飽和検知部により前記飽和が検知された場合に、前記記憶部に今回記憶された出力値が適正レベルでないと判定する、
ことを特徴とする請求項２記載のセンサ装置。
【請求項４】
複数の光電変換素子を有する光電変換素子アレイ部と、
今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、
１つ以上の基準レベルのそれぞれに関して、前記増幅部により増幅された信号に応じたデータ値が前記基準レベル以上である前記データ値の数をカウントするか又は前記基準レベル以下である前記データ値の数をカウントするカウント部と、
ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて前記増幅部により増幅された出力が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記増幅部により増幅された前記複数の光電変換素子の出力のピーク値に基づいて前記増幅部により増幅された出力が適正レベルであるか否かを判定する判定部と、
を備えたことを特徴とするセンサ装置。
【請求項５】
前記ＣＰＵに前記所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて次回の前記増幅部のゲインを設定し、前記ＣＰＵに前記所定以上の余力がある場合に前記増幅部により増幅された前記複数の光電変換素子の出力のピーク値に基づいて次回の前記増幅部のゲインを設定する設定部を、備えたことを特徴とする請求項４記載のセンサ装置。
【請求項６】
前記増幅部により増幅された前記複数の光電変換素子の出力をＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、
前記複数の光電変換素子のうちのいずれかの光電変換素子の前記増幅部による増幅後の出力が飽和していることを検知する飽和検知部と、
を備え、
前記判定部は、前記ＣＰＵに前記所定以上の余力がない場合に前記カウント値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、
前記判定部は、前記飽和検知部により前記飽和が検知された場合に、前記記憶部に今回記憶された出力値が適正レベルでないと判定する、
ことを特徴とする請求項５記載のセンサ装置。
【請求項７】
前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うことを特徴とする請求項１乃至６のいずれかに記載のセンサ装置。
【請求項８】
複数の光電変換素子を有する光電変換素子アレイ部と、
前記複数の光電変換素子の出力をＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、
１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうち、前記出力が前記基準レベル以上である光電変換素子の数をカウントするか又は前記基準レベル以下である光電変換素子の数をカウントするカウント部と、
ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、
前記ＣＰＵに前記所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて次回の電荷蓄積時間を設定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて次回の電荷蓄積時間を設定する設定部と、
前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、
前記ＣＰＵに前記所定以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、
を備え、
前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うことを特徴とするセンサ装置。
【請求項９】
複数の光電変換素子を有する光電変換素子アレイ部と、
今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、
前記増幅部により増幅された前記複数の光電変換素子の出力をＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、
１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうち、前記増幅部により増幅された出力が前記基準レベル以上である光電変換素子の数をカウントするか又は前記基準レベル以下である光電変換素子の数をカウントするカウント部と、
ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、
前記ＣＰＵに前記所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて次回の電荷蓄積時間及び前記増幅部のゲインを設定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、
前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、
前記ＣＰＵに前記所定以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、
を備え、
前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うことを特徴とするセンサ装置。
【請求項１０】
複数の光電変換素子を有する光電変換素子アレイ部と、
今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、
前記増幅部により増幅された前記複数の光電変換素子の出力をＡＤ変換するＡＤ変換部と、
前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、
１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうち、前記増幅部により増幅された出力が前記基準レベル以上である光電変換素子の数をカウントするか又は前記基準レベル以下である光電変換素子の数をカウントするカウント部と、
ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、
前記ＣＰＵに前記所定以上の余力がない場合に前記カウント部によりカウントされたカウント値に基づいて次回の前記増幅部のゲインを設定し、前記ＣＰＵに前記所定以上の余力がある場合に前記記憶部に今回記憶された出力値のうちのピーク値に基づいて次回の前記増幅部のゲインを設定する設定部と、
前記ＣＰＵに前記所定以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、
を備え、
前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うことを特徴とするセンサ装置。
【請求項１１】
前記１つ以上の基準レベルが２つ以上の基準レベルであり、
前記記憶部に記憶された前記出力値を、順次供給される前記２つ以上の基準レベルと順次比較する比較部を備え、
前記カウント部は、前記比較部による比較結果に応じて前記数をカウントすることを特徴とする請求項３、６、８、９、１０のいずれかに記載のセンサ装置。
【請求項１２】
請求項１乃至１１のいずれかに記載のセンサ装置を備えたことを特徴とする焦点検出装置。
【請求項１３】
請求項１乃至１１のいずれかに記載のセンサ装置を備えたことを特徴とするＡＥ用検出装置。
【請求項１４】
請求項１２記載の焦点検出装置及び請求項１３記載のＡＥ用検出装置のうちの少なくとも一方を備えたことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換素子を有する光電変換素子アレイ部を備えたセンサ装置、並びに、これを用いた焦点検出装置、ＡＥ用検出装置及びカメラに関するものである。
【背景技術】
【０００２】
複数の光電変換素子を有する光電変換素子アレイ部を備えたセンサ装置では、精度良く測光を行うためには、被写体の輝度などの入射光量の変化に拘わらずに、適正なレベルの出力信号（測光信号）を得ることが好ましい。これは、出力信号のレベルがあまりに低すぎると、個々の光電変換素子に入射する光量の差によって生ずべき個々の光電変換素子の出力信号レベルの差が小さくなってコントラストが小さくなってしまい、精度良く測光することができなくなるからである。一方、出力信号のレベルが大きすぎると、出力信号が飽和して測光情報が失われてしまい、精度良く測光することができなくなるからである。
【０００３】
そこで、従来は、以下に説明するような手法を採用することで、光電変換素子アレイ部の電荷蓄積時間や光電変換素子アレイ部の出力信号のゲインを調整して、適正なレベルの出力信号を得ようとしている。
【０００４】
下記特許文献１の第６図には、複数の光電変換素子をそれぞれ有する２つの光電変換素子アレイ部（「センサーアレーＳＡＡ、ＳＡＢ」）を備えたセンサ装置（以下、「第１の従来のセンサ装置」と呼ぶ。）が、開示されている。この第１の従来のセンサ装置は、位相差検出方式による焦点検出装置を構成している。このセンサ装置では、１つの光電変換素子からなる細長いモニタセンサ（「制御用センサＳＡＧＣＡ」）が、一方の光電変換素子アレイ部（「センサーアレーＳＡＡ」）の各光電変換素子に隣接してそのアレイ方向に延びるように、設けられている。また、もう１つの光電変換素子からなる細長いモニタセンサ（「制御用センサＳＡＧＣＢ」）が、他方の光電変換素子アレイ部（「センサーアレーＳＡＢ」）の各光電変換素子に隣接してそのアレイ方向に延びるように、設けられている。
【０００５】
そして、この第１の従来のセンサ装置では、前記モニタセンサの信号レベルに応じて、光電変換素子アレイ部の電荷蓄積の終了時点を決定するとともに、光電変換素子アレイ部の出力信号のゲインを決定することで、適正なレベルの出力信号を得ようとしている。
【０００６】
また、複数の光電変換素子を有する光電変換素子アレイ部を備えた第２の従来のセンサ装置では、今回の電荷蓄積動作による前記複数の光電変換素子の増幅後の出力信号のうちのピーク値（最もレベルの高い出力信号の値）を検出し、そのピーク値に基づいて今回の増幅後の出力信号が適正レベルであるか否かを判定し、適正レベルでない場合は、検出されたピーク値に基づいて次回の電荷蓄積時間及び出力信号のゲインを設定し、その電荷蓄積時間で次回の電荷蓄積動作を行うように光電変換素子アレイ部を制御し、最終的に適正レベルの出力信号が得られるまで前述した動作を繰り返す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第２９１１５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の第１のセンサ装置では、モニタセンサの出力信号は光電変換素子アレイ部の各光電変換素子の出力信号を平均したものに相当するため、適正レベルの出力信号（測光信号）を得ることが困難であり、精度良く測光することができない。例えば、光電変換素子アレイ部の一部の光電変換素子のみへの入射光量が局所的に大きい場合には、モニタセンサの出力信号のレベルは低いままとなってしまうため、ピーク部分が飽和していても検出することが出来ず、適正レベルの出力信号を得ることができない。
【０００９】
これに対し、前記従来の第２のセンサ装置では、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号のうちのピーク値を検出し、そのピーク値に基づいて今回の増幅後の出力信号が適正レベルであるか否かを判定したり、そのピーク値に基づいて次回の電荷蓄積時間及び出力信号のゲインを設定したりするので、より適正なレベルの出力信号を得ることができる。
【００１０】
ところが、前記ピーク値を検出するためには、全ての光電変換素子の出力信号同士を比較処理しなければならないため、前記ピーク値の検出には大きな処理量を要する。したがって、常に前記ピーク値の検出を行うとすれば、その処理を行うために例えばＣＰＵ等が占有されてしまい、他の処理に支障を来すおそれがある。
【００１１】
本発明は、このような事情に鑑みてなされたもので、モニタセンサを用いる場合に比べてより適正なレベルの出力信号を得ることができるとともに、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量を、少なくともその処理量として比較的大きな処理量が許容されないような場合には、ピーク値を利用する場合の処理量に比べて抑えることができる、センサ装置、並びに、これを用いた焦点検出装置、ＡＥ用検出装置及びカメラを提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの２つ以上の光電変換素子のうち、出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、前記カウント部によりカウントされたカウント値に基づいて、前記出力が適正レベルであるか否かを判定する判定部と、を備えたものである。
【００１３】
第２の態様によるセンサ装置は、前記第１の態様において、今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部を備え、前記カウント部は、前記１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの前記２つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントし、前記判定部は、前記カウント部によりカウントされたカウント値に基づいて、前記増幅部により増幅された出力が適正レベルであるか否かを判定するものである。
【００１４】
第３の態様によるセンサ装置は、前記第１又は第２の態様において、前記カウント値に基づいて、次回の電荷蓄積時間、あるいは、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、を備えたものである。
【００１５】
第４の態様によるセンサ装置は、前記第３の態様において、前記２つ以上の光電変換素子の出力、あるいは、前記増幅部により増幅された前記２つ以上の光電変換素子の出力を、ＡＤ変換するＡＤ変換部と、前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、を備え、前記判定部は、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するものである。
【００１６】
第５の態様によるセンサ装置は、前記第４の態様において、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部を、備えたものである。
【００１７】
第６の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、前記２つ以上の光電変換素子の出力をＡＤ変換するＡＤ変換部と、前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの２つ以上の光電変換素子のうち、前記出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記ＣＰＵに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記ＣＰＵに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間を設定するとともに、前記ＣＰＵに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間を設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記ＣＰＵに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うものである。
【００１８】
第７の態様によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部と、今回の電荷蓄積動作による前記複数の光電変換素子の出力を増幅する増幅部と、前記増幅部により増幅された前記２つ以上の光電変換素子の出力をＡＤ変換するＡＤ変換部と、前記ＡＤ変換部によりＡＤ変換された出力値を記憶する記憶部と、１つ以上の基準レベルのそれぞれに関して、前記複数の光電変換素子のうちの２つ以上の光電変換素子のうち、前記増幅部により増幅された出力が当該基準レベル以上であるか又は当該基準レベル以下である光電変換素子の数をカウントするカウント部と、ＣＰＵにより構成された判定部であって、前記ＣＰＵに所定程度以上の余力がない場合に、前記カウント値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定するとともに、前記ＣＰＵに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、前記記憶部に今回記憶された出力値が適正レベルであるか否かを判定する判定部と、前記ＣＰＵに前記所定程度以上の余力がない場合に、前記カウント部によりカウントされたカウント値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定するとともに、前記ＣＰＵに前記所定程度以上の余力がある場合に、前記記憶部に今回記憶された出力値のうちのピーク値に基づいて、次回の電荷蓄積時間及び前記増幅部のゲインを設定する設定部と、前記判定部により適正レベルでないと判定された場合に、前記設定部により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように前記光電変換素子アレイ部を制御する制御部と、前記ＣＰＵに前記所定程度以上の余力がない場合には、前記判定部により適正レベルであると判定された場合にのみ、前記記憶部に今回記憶された出力値を出力する出力部と、を備え、前記ＣＰＵは、前記判定部としての処理以外の所定処理も行うものである。
【００１９】
第８の態様によるセンサ装置は、前記第５乃至第７のいずれかの態様において、前記光電変換素子アレイ部、前記カウント部、前記ＡＤ変換部、前記記憶部及び前記出力部が同一のチップに設けられるか、あるいは、前記光電変換素子アレイ部、前記増幅部、前記カウント部、前記ＡＤ変換部、前記記憶部及び前記出力部が同一のチップに設けられ、前記判定部及び前記設定部が前記チップの外部に設けられたものである。
【００２０】
第９の態様によるセンサ装置は、前記第４乃至第８のいずれかの態様において、前記１つ以上の基準レベルが２つ以上の基準レベルであり、前記記憶部に記憶された前記出力値を、順次供給される前記２つ以上の基準レベルと順次比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントするものである。
【００２１】
第１０の態様によるセンサ装置は、前記第４乃至第８のいずれかの態様において、前記ＡＤ変換部によりＡＤ変換された出力値を、前記記憶部に記憶される前に前記基準レベルと比較する比較部を備え、前記カウント部は、前記比較部による比較結果に応じて前記数をカウントするものである。
【００２２】
第１１の態様によるセンサ装置は、前記第４乃至第１０のいずれかの態様において、前記２つ以上の光電変換素子のうちのいずれかの光電変換素子の出力、あるいは、前記２つ以上の光電変換素子のうちのいずれかの光電変換素子の前記増幅部による増幅後の出力が、飽和していることを検知する飽和検知部を備え、前記判定部は、前記飽和検知部により前記飽和が検知された場合に、前記記憶部に今回記憶された出力値が適正レベルでないと判定するものである。
【００２３】
第１２の態様によるセンサ装置は、前記第１乃至第１１のいずれかの態様において、前記２つ以上の光電変換素子を、前記複数の光電変換素子のうちから可変に選択する手段を備えたものである。
【００２４】
第１３の態様による焦点検出装置は、前記第１乃至第１２のいずれかの態様によるセンサ装置を備えたものである。
【００２５】
第１４の態様によるＡＥ用検出装置は、前記第１乃至第１２のいずれかの態様によるセンサ装置を備えたものである。
【００２６】
第１５の態様によるカメラは、前記第１３の態様による焦点検出装置及び前記第１４の態様によるＡＥ用検出装置のうちの少なくとも一方を備えたものである。
【発明の効果】
【００２７】
本発明によれば、モニタセンサを用いる場合に比べてより適正なレベルの出力信号を得ることができるとともに、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量を、少なくともその処理量として比較的大きな処理量が許容されないような場合には、ピーク値を利用する場合の処理量に比べて抑えることができる、センサ装置、並びに、これを用いた焦点検出装置、ＡＥ用検出装置及びカメラを提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態によるカメラを示す概略構成図である。
【図２】図１中の焦点検出用光学系、ＡＦ用センサチップ及びＣＰＵ等を示す概略構成図である。
【図３】図１及び図２中のＡＦ用センサチップ及びＣＰＵ等を示す概略ブロック図である。
【図４】図１に示すカメラのＡＦ動作を示す概略フローチャートである。
【図５】光電変換素子アレイ部の増幅後の各光電変換素子の出力信号レベルの例と、増幅後の各出力信号レベルに対するその出力信号レベルの光電変換素子の度数の例をそれぞれ示す図である。
【図６】比較例によるカメラのＡＦ動作を示す概略フローチャートである。
【図７】本発明の第２の実施の形態によるカメラのＡＦ動作を示す概略フローチャートである。
【図８】本発明の第３の実施の形態によるカメラのＡＦ用センサチップ及びＣＰＵ等を示す概略ブロック図である。
【図９】光電変換素子アレイ部の増幅後の各光電変換素子の出力信号レベルの例と、増幅後の各出力信号レベルに対するその出力信号レベルの光電変換素子の度数の例をそれぞれ示す図である。
【図１０】本発明の第４の実施の形態によるカメラのＡＦ用センサチップ及びＣＰＵ等を示す概略ブロック図である。
【図１１】視野マスクパターン及び光電変換素子アレイ部の配置の他の例を模式的に示す図である。
【図１２】本発明の第５の実施の形態によるカメラのＡＥ用センサチップ及びＣＰＵ等を示す概略ブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明によるセンサ装置並びにこれを用いた焦点検出装置、ＡＥ用検出装置及びカメラについて、図面を参照して説明する。
【００３０】
［第１の実施の形態］
本発明の第１の実施の形態によるカメラ１を示す概略構成図である。本発明によるカメラは、一眼レフの電子カメラとして構成されている。もっとも、本発明は、デジタル一眼レフカメラに限らず、例えば、一眼レフ以外の電子カメラや、ビデオカメラや、フィルムカメラなどにも適用することができる。
【００３１】
本実施の形態によるカメラ１では、カメラボディ２の前方には撮影光学系３が装着される。この撮影光学系３の光軸上には、メインミラー４及びサブミラー５が順に配置されている。メインミラー４の反射方向に沿ってマット面６およびペンタプリズム７が配置されている。ペンタプリズム７の後面側には、接眼レンズ８及びＡＥ用検出部としての測光部９が配置されている。サブミラー５の反射方向には、焦点検出用光学系１１及びＡＦ用センサチップ１２が配置されている。カメラボディ２内の後部側には、ミラー４，５が退避された時に撮影光学系３により結像される被写体像を撮像する撮像素子１０が配置されている。
【００３２】
カメラボディ２に設けられた操作部１５（図１では図示せず。後述の図２及び図３参照）、測光部９およびＡＦ用センサチップ１２は、カメラボディ２内に配置されたＣＰＵ１３に接続されている。また、ＣＰＵ１３には、撮影光学系３を前後に繰り出すモータ１４が接続されている。
【００３３】
図２は、図１中の焦点検出用光学系１１、ＡＦ用センサチップ１２及びＣＰＵ１２等を示す概略構成図である。図２では、ＡＦ用センサチップ１２の一部の要素のみを示している。ＡＦ用センサチップ１２の他の要素については、後述する図３を参照されたい。
【００３４】
焦点検出用光学系１１は、位相差検出方式を実現するように構成され、視野マスク２１と、フィールドレンズ２２と、絞りマスク２３と、一対の再結像レンズ２４Ａ，２４Ｂとを有している。撮影光学系３の通過光束の一部は、サブミラー５（図２では図示せず。図１参照。）を介して、視野マスク２１に到達する。視野マスク２１は、撮影光学系３の結像面の付近に配置され、焦点検出エリアを決定する。この視野マスク２１の後方には、フィールドレンズ２２を介して絞りマスク２３が配置されている。絞りマスク２３には、一対の開口２３Ａ，２３Ｂが設けられ、撮影光学系３の通過光束を瞳分割する。
【００３５】
このように瞳分割された一対の分割光束は、一対の再結像レンズ２４Ａ，２４Ｂを介してアオリ結像され、一対の光像を形成する。これらの一対の光像の結像面には、ＡＦ用センサチップ１２の一対の光電変換素子アレイ部３１Ａ，３１Ｂがそれぞれ配置されている。光電変換素子アレイ部３１Ａは一列に配列された複数の光電変換素子３１ａを有し、光電変換素子アレイ部３１Ｂは一列に配列された複数の光電変換素子３１ｂを有している。
【００３６】
一対の光電変換素子アレイ部３１Ａ，３１Ｂは、一対の光像をそれぞれ光電変換する。一対の光電変換素子アレイ部３１Ａ，３１Ｂの各光電変換素子３１ａ，３１ｂの出力信号に基づいて、位相差検出方式に従って撮影光学系３の焦点調節状態（例えば、デフォーカス量）を演算することができる。
【００３７】
図３は、図１及び図２中のＡＦ用センサチップ１２及びＣＰＵ１３等を示す概略ブロック図である。
【００３８】
ＡＦ用センサチップ１２は、例えば、ＣＭＯＳイメージセンサと同様に構成することができる。これに限らず、ＡＦ用センサチップ１２は、例えば、ＣＣＤイメージセンサと同様に構成してもよい。
【００３９】
本実施の形態では、ＡＦ用センサチップ１２は、一対の光電変換素子アレイ部３１Ａ，３１Ｂの他に、駆動読み出し回路３２Ａと、可変ゲイン増幅器３３Ａ，３３Ｂと、ＡＤ変換器３４Ａ，３４Ｂと、記憶部としてのメモリ３５Ａ，３５Ｂと、基準レベル生成部３６と、デジタル比較器３７と、カウンタ３８と、飽和検知部３９と、出力部４３と、各部に所要のタイミング制御信号を供給するタイミング制御部４６と、備えている。
【００４０】
タイミング制御部４６は、光電変換素子アレイ部３１Ａ，３１Ｂを設定された電荷蓄積時間で電荷蓄積させてその出力信号を読み出すことを示すＣＰＵ１３からの制御信号を受けて、その電荷蓄積と出力信号の読み出しを実現するためのタイミング制御信号を、駆動読み出し回路３２Ａ，３２Ｂにそれぞれ供給する。
【００４１】
駆動読み出し回路３２Ａは、前記タイミング制御信号を受けて光電変換素子アレイ部３１Ａの各光電変換素子３１ａを前記電荷蓄積時間で電荷蓄積させて、各光電変換素子３１ａからの出力信号を順次出力させる。駆動読み出し回路３２Ｂは、前記タイミング制御信号を受けて光電変換素子アレイ部３１Ｂの各光電変換素子３１ｂを前記電荷蓄積時間で電荷蓄積させて、各光電変換素子３１ａからの出力信号を順次出力させる。
【００４２】
増幅器３３Ａ，３３Ｂは、ＣＰＵ１３からのゲイン設定信号が示すゲインで、駆動読み出し回路３２Ａ，３２Ｂからの出力信号をそれぞれ増幅する。ＡＤ変換器３４Ａ，３４Ｂは、増幅器３３Ａ，３３Ｂによりそれぞれ増幅された信号を、それぞれＡＤ変換する。ＡＤ変換器３４Ａ，３４ＢによりそれぞれＡＤ変換された出力値（増幅器３３Ａ，３３Ｂによりそれぞれ増幅された光電変換素子アレイ部３１Ａ，３１Ｂの各光電変換素子３１ａ，３１ｂの出力信号をそれぞれデジタル化したデータ値であり、以下、「データ値」と呼ぶ。）が、メモリ３５Ａ，３５Ｂにそれぞれ記憶される。本実施の形態では、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａの出力値がメモリ３５Ａに記憶され、光電変換素子アレイ部３１Ｂの全ての光電変換素子３１ｂの出力値がメモリ３５Ｂに記憶される。なお、本実施の形態では、メモリ３５Ａ，３５Ｂには、最新の電荷蓄積動作によるデータ値が上書きされるようになっている。前記データ値は、例えば、１０〜１２ビットの値である。
【００４３】
基準レベル生成部３６は、基準レベルＬをデジタル値として生成して出力する。基準レベルＬは、飽和レベルＬｓよりも低い値に設定される。飽和レベルＬｓは、信号レベルが飽和したときのＡＤ変換器３４Ａ，３４Ｂからの出力値である。
【００４４】
デジタル比較器３７は、ＡＤ変換器３４Ａからのデータ値を基準レベルＬと比較し、そのデータ値が基準レベルＬ以上（逆に、基準レベルＬ以下でもよい。）である場合にそのことを示す比較結果信号を出力する。
【００４５】
カウンタ３８は、タイミング制御部４６から、光電変換素子アレイ部３１Ａの光電変換素子３１ａの出力信号が駆動読み出し回路３２Ａから出力される前に、そのカウント値をゼロにリセットするリセット信号を受ける。また、カウンタ３８は、タイミング制御部４６から、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの出力信号に同期したパルス信号を受ける。そして、カウンタ３８は、デジタル比較器３７から、ＡＤ変換器３４Ａからのデータ値が基準レベルＬ以上であることを示す比較結果が得られている場合にのみ、前記パルス信号をカウントする。したがって、カウンタ３８は、１つの基準レベルＬに関して、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が当該基準レベルＬ以上である光電変換素子３１ａの数をカウントするカウント部を構成しており、カウンタ３８のカウント値がその数を示す。
【００４６】
本実施の形態では、出力部４３は、出力選択部４４と、出力回路４５とから構成されている。出力選択部４４は、ＣＰＵ１３からの出力選択信号に従って、メモリ３５Ａ，３５Ｂに記憶されているデータ値及びカウンタ３８のカウント値のうちの一方を選択し、選択したカウント値又はデータ値をデジタル信号として出力回路４５に供給する。出力回路４５は、出力選択部４４により選択されたカウント値又はデータ値であるデジタル信号を所定の信号形式の信号に変換し、ＡＦ用センサチップ１２の外部へ出力し、ＣＰＵ１３へ供給する。後の説明からわかるように、本実施の形態では、出力部４３は、後述する判定部５１により適正レベルであると判定された場合にのみ、メモリ３５Ａ，３５Ｂに今回記憶されたデータ値を出力する。
【００４７】
飽和検知部３９は、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうちいずれかの光電変換素子３１ａの、増幅器３３Ａによる増幅後の出力が飽和していることを検知する。本実施の形態では、飽和検知部３９は、飽和レベル生成部４０と、デジタル比較器４１と、カウンタ４２とから構成されている。飽和レベル生成部４０は、飽和レベルＬｓをデジタル値として生成して出力する。
【００４８】
デジタル比較器４１は、ＡＤ変換器３４Ａからのデータ値を飽和レベルＬｓと比較し、そのデータ値が飽和レベルＬｓ以上である場合にそのことを示す比較結果信号を出力する。
【００４９】
カウンタ４２は、タイミング制御部４６から、光電変換素子アレイ部３１Ａの光電変換素子３１ａの出力信号が駆動読み出し回路３２Ａから出力される前に、そのカウント値をゼロにリセットするリセット信号を受ける。また、カウンタ４２は、タイミング制御部４６から、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの出力信号に同期したパルス信号を受ける。そして、カウンタ４２は、デジタル比較器４１から、ＡＤ変換器３４Ａからのデータ値が飽和レベルＬｓ以上であることを示す比較結果が得られている場合にのみ、前記パルス信号をカウントする。したがって、カウンタ４２の１以上のカウント値は、光電変換素子アレイ部３１Ａのいずれかの光電変換素子３１ａの、増幅器３３Ａによる増幅後の出力が飽和していることを示す飽和検知信号となる。この飽和検知信号は、ＣＰＵ１３に供給される。なお、飽和検知部３９の構成が前述した構成に限らないことは、言うまでもない。
【００５０】
図面には示していないが、ＣＰＵ１３には、ＲＯＭ及びＲＡＭ等が接続されている。このＲＯＭに記憶されたプログラムに従って、ＣＰＵ１３は、（i）カウンタ３８によりカウントされたカウント値に基づいて、増幅器３３Ａにより増幅された光電変換素子アレイ部３１Ａの光電変換素子３１ａの出力が適正レベルであるか否かを判定する判定部５１としての機能と、（ii）カウンタ３８によりカウントされたカウント値に基づいて、次回の電荷蓄積時間及び増幅器３３Ａのゲインを設定する設定部５２としての機能と、（iii）判定部５１により適正レベルでないと判定された場合に、設定部５２により設定された電荷蓄積時間で次回の電荷蓄積動作を行うように光電変換素子アレイ部３１Ａを制御する制御部５３としての機能と、（iv）判定部５１により適正レベルであると判定されたデータ値に基づいて、焦点演算を行う（位相差検出方式に従って焦点調節状態を演算する）焦点演算部５４としての機能とを、担う。また、ＣＰＵ１３は、これらの機能を実現する処理のみならず、操作部１５の操作に応じた処理や、カメラ全体の制御に関する処理などの、他の種々の処理を行う。
【００５１】
図４は、本実施の形態によるカメラ１のＡＦ（オートフォーカス）動作を示す概略フローチャートである。
【００５２】
ＡＦ動作を開始すると、まず、ＣＰＵ１３は、光電変換素子アレイ部３１Ａ，３１Ｂの電荷蓄積時間、及び、増幅器３３Ａ，３３Ｂのゲインを、所定の値に初期設定する（ステップＳ１）。このとき、ＣＰＵ１３は、設定したゲインを示すゲイン設定信号を増幅器３３Ａ，３３Ｂに供給することで、増幅器３３Ａ，３３Ｂのゲインを初期設定値に設定する。増幅器３３Ａ，３３Ｂのゲインは、再設定されるまで、現在の設定値を維持する。
【００５３】
次に、ＣＰＵ１３は、タイミング制御部４６に制御信号を供給してタイミング制御部４６及び駆動読み出し回路３２Ａ，３２Ｂを介して、現在設定されている電荷蓄積時間で電荷蓄積動作を行うように光電変換素子アレイ部３１Ａ，３１Ｂを制御し、光電変換素子アレイ部３１Ａ，３１Ｂの各光電変換素子３１ａ，３１ｂの出力信号を、駆動読み出し回路３２Ａ，３２Ｂからそれぞれ順次出力させる（ステップＳ２）。
【００５４】
駆動読み出し回路３２Ａ，３２Ｂからそれぞれ出力された出力信号は、現在設定されているゲインで増幅器３３Ａ，３３Ｂによりそれぞれ増幅された後に、ＡＤ変換器３４Ａ，３４ＢでそれぞれＡＤ変換され、それぞれデータ値となる。ＡＤ変換器３４Ａ，３４ＢでそれぞれＡＤ変換されたデータ値はメモリ３５Ａ，３５Ｂに書き込まれ、これと同時に、ＡＤ変換器３４ＡでＡＤ変換されたデータ値がデジタル比較器３７によって基準レベル生成部３６からの基準レベルＬと比較されて、その比較結果に従って基準レベルＬ以上のデータ数がカウンタ３８によりカウントされ、また、ＡＤ変換器３４ＡでＡＤ変換されたデータ値がデジタル比較器４１によって飽和レベル生成部４０からの飽和レベルＬｓと比較されて、その比較結果に従って飽和レベルＬｓ以上のデータ数がカウンタ４２によりカウントされる（ステップＳ３）。カウンタ３８のカウント値は、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が基準レベルＬ以上である光電変換素子３１ａの数を示す。カウンタ４２のカウント値はデータ値が飽和レベルＬｓである光電変換素子３１ａの数を示し、カウンタ４２の１以上のカウント値は、光電変換素子アレイ部３１Ａのいずれかの光電変換素子３１ａのデータ値が飽和していることを示す飽和検知信号となる。ＣＰＵ１３は、この飽和検知信号（カウンタ４２のカウント値）を前記ＲＡＭに取り込む。
【００５５】
次いで、ＣＰＵ１３は、カウンタ３８のカウント値を選択して出力させる旨の出力選択信号を出力選択部４４に供給し、カウンタ３８のカウント値を出力回路４５を介して読み出し、前記ＲＡＭに取り込む（ステップＳ４）。このとき、メモリ３５Ａ，３５Ｂのデータ値は、ＡＦ用センサチップ１２の外部に出力されない。
【００５６】
次に、ＣＰＵ１３は、ステップＳ３でＲＡＭに取り込んだカウンタ４２のカウント値（飽和検知信号）及びステップＳ４でＲＡＭに取り込んだカウンタ３８のカウント値に基づいて、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されたデータ値が適正レベルであるか否かを判定する（ステップＳ５）。
【００５７】
ステップＳ５で適正レベルでないと判定されると、ＣＰＵ１３は、ステップＳ４でＲＡＭに取り込んだカウンタ３８のカウント値と、現在設定されている電荷蓄積時間及びゲインとに基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器３３Ａのゲインを設定し（ステップＳ６）、ステップＳ２へ戻る。ステップＳ５で適正レベルであると判定されるまで、ステップＳ６、Ｓ２〜Ｓ５の動作が繰り返される。
【００５８】
ステップＳ５で適正レベルであると判定されると、ＣＰＵ１３は、メモリ３５Ａ，３５Ｂのデータ値を選択して出力させる旨の出力選択信号を出力選択部４４に供給し、メモリ３５Ａ，３５Ｂのデータ値を出力回路４５を介して読み出し、前記ＲＡＭに取り込む（ステップＳ７）。
【００５９】
次に、ＣＰＵ１３は、ステップＳ７で読み出されたメモリ３５Ａ，３５Ｂのデータ値に基づいて焦点演算（位相差検出方式に従った焦点調節状態としてのデフォーカス量の算出）を行う（ステップＳ８）。
【００６０】
その後、ＣＰＵ１３は、焦点調節信号をモータ１４に供給して、ステップＳ８で求めたデフォーカス量に応じて合焦状態になるようにモータ１４を作動させ、自動焦点調節を行う（ステップＳ９）。これにより、ＡＦ動作が終了する。
【００６１】
前記判定部５１がステップＳ５に相当し、前記設定部５２がステップＳ６に相当し、前記制御部５３がステップＳ２に相当し、前記焦点演算部５４がステップＳ８に相当している。ＣＰＵ１３の判定部５１、設定部５２及び制御部５３としての機能とＡＦ用センサチップ１２とによって、本発明の一実施の形態によるセンサ装置が構成されている。これにＣＰＵ１３の焦点演算部５４としての機能を加えたものによって、本発明の一実施の形態による焦点検出装置が構成されている。
【００６２】
ここで、ステップＳ５の適正判定とステップＳ６の再設定の具体例について、図５を参照して説明する。図５（ａ）は、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの増幅後の出力信号の信号レベルの例を示す図であり、飽和レベルＬｓ及び基準レベルＬの例も併せて示している。図５（ａ）に示す例では、一部の光電変換素子３１ａの増幅後の出力信号が飽和している。信号レベルは最大で飽和レベルＬｓに制限されるため、実際には信号レベルは飽和レベルＬｓよりも大きくならないが、理解を容易にするため、図５（ａ）では、理想的に飽和がないものとして信号レベルが飽和レベルＬｓよりも大きくなり得るものとしている。この点は、後述する図９（ａ）も同様である。図５（ｂ）は、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの増幅後の出力信号の各信号レベルに対する、その信号レベルの光電変換素子３１ａの度数（％）の例を示す図であり、飽和レベルＬｓ及び基準レベルＬの例も併せて示している。
【００６３】
本実施の形態では、ステップＳ５において、ＣＰＵ１３は、カウンタ４２のカウント値が１以上の場合（すなわち、飽和が検知された場合。例えば、図５（ｂ）中のライン１０１の場合）には、メモリ３５Ａに記憶されているデータ値が適正レベルではないと判定し、ステップＳ６へ移行する。これは、一部の光電変換素子３１ａの増幅後の出力信号が飽和していれば、そこで測光情報が失われているため、精度良く測光を行うためには、そのようなデータ値を用いないことが好ましいからである。
【００６４】
この場合、ステップＳ６において、ＣＰＵ１３は、増幅器３３Ａのゲインを次回も現在のまま変えないものと仮定すると、光電変換素子アレイ部３１Ａの光電変換素子３１ａの全数に対するカウンタ３８のカウント値（すなわち、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が当該基準レベルＬ以上である光電変換素子３１ａの数）の割合から、次回の電荷蓄積時間を算出して設定する。具体的には、例えば、基準レベルＬが飽和レベルＬｓの１／２である場合、前記割合が５０％以上であれば次回の電荷蓄積時間を現在の電荷蓄積時間の１／４に設定し、前記割合が５０％未満であれば次回の電荷蓄積時間を現在の１／２に設定する。このように、前記割合に応じて、次回の電荷蓄積時間の設定を行うことで、少ない回数の電荷蓄積動作で出力信号の信号レベルを所望の適正レベルへ追い込むことが可能となる。ここでは、増幅器３３Ａのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器３３Ａのゲインのみを変えたり次回の増幅器３３Ａのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。もっとも、最終的に適正レベルのデータ値を得るまでの時間を短縮するためには、同等の信号レベル調整効果が得られる限り、電荷蓄積時間が極力短くなるように電荷蓄積時間及びゲインを設定することが好ましい。
【００６５】
また、本実施の形態では、ステップＳ５において、ＣＰＵ１３は、カウンタ４２のカウント値がゼロであり（すなわち、飽和がなく）、かつ、カウンタ３８のカウント値が１以上である（すなわち、光電変換素子アレイ部３１Ａの光電変換素子３１ａのうちに、増幅後の出力信号の信号レベルが基準レベルＬ以上である光電変換素子３１ａが１つ以上ある）場合（例えば、図５（ｂ）中のライン１０２の場合）には、メモリ３５Ａに記憶されているデータ値が適正レベルであると判定し、ステップＳ７へ移行する。
【００６６】
さらに、本実施の形態では、ステップＳ５において、ＣＰＵ１３は、カウンタ４２のカウント値がゼロであり（すなわち、飽和がなく）、かつ、カウンタ３８のカウント値がゼロである（すなわち、光電変換素子アレイ部３１Ａの光電変換素子３１ａのうちに、増幅後の出力信号の信号レベルが基準レベルＬ以上である光電変換素子３１ａが１つもない）場合（例えば、図５（ｂ）中のライン１０３の場合）には、メモリ３５Ａに記憶されているデータ値が適正レベルではないと判定し、ステップＳ６へ移行する。
【００６７】
この場合、ステップＳ６において、ＣＰＵ１３は、増幅器３３Ａのゲインを次回も現在のまま変えないものと仮定すると、次回の電荷蓄積時間を現在の電荷蓄積時間よりも所定程度長く設定する。例えば、次回の電荷蓄積時間を、現在の電荷蓄積時間の２倍に設定する。ここでは、増幅器３３Ａのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器３３Ａのゲインのみを変えたり次回の増幅器３３Ａのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。
【００６８】
本実施の形態によれば、カウンタ３８のカウント値（すなわち、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が当該基準レベルＬ以上である光電変換素子３１ａの数）に基づいて、データ値が適正か否かを判定し（ステップＳ５）、データ値が適正でない場合にはそのカウント値に基づいて次回の電荷蓄積動作の電荷蓄積時間及びゲインを設定している（ステップＳ６）。したがって、本実施の形態では、前記第１の従来のセンサ装置のように、モニタセンサの信号（すなわち、光電変換素子アレイ部の各光電変換素子の出力信号を平均したものに相当する信号）に基づいて、データ値が適正か否かを判定したり、データ値が適正でない場合にモニタセンサの信号に基づいて次回の電荷蓄積動作の電荷蓄積時間及びゲインを設定する場合に比べて、より適正レベルの出力信号を得ることができる。
【００６９】
ここで、本実施の形態によるカメラ１と比較される比較例によるカメラについて説明する。この比較例が本実施の形態と異なる所は、ＡＦ用センサチップ１２において、基準レベル生成部３６、デジタル比較器３７、カウンタ３８及び飽和検知部３９が取り除かれている点と、図４に示すＡＦ動作に代えて図６に示すＡＦ動作が行われ、ＣＰＵ１３が担う判定部５１及び設定部５２としての機能が異なる点である。
【００７０】
図６は、この比較例によるカメラのＡＦ動作を示す概略フローチャートである。この比較例では、ＡＦ動作を開始すると、図４中のステップＳ１，Ｓ２とそれぞれ同一のステップＳ１１，Ｓ１２の動作を行い、ステップＳ１３へ移行する。
【００７１】
ステップＳ１３では、図４中のステップＳ３と同様に、ＡＤ変換器３４Ａ，３４ＢでそれぞれＡＤ変換されたデータ値はメモリ３５Ａ，３５Ｂに書き込まれる。この比較例では、基準レベル生成部３６、デジタル比較器３７及びカウンタ３８が取り除かれているので、基準レベルＬとの比較及びその比較結果によるカウント動作は行わない。また、この比較例では、飽和検知部３９が取り除かれているので、ステップＳ１３では飽和検知部３９による飽和検知動作は行わない。
【００７２】
その後、図４中のステップＳ４に代えて、ＣＰＵ１３は、メモリ３５Ａ，３５Ｂのデータ値を選択して出力させる旨の出力選択信号を出力選択部４４に供給し、メモリ３５Ａ，３５Ｂのデータ値を出力回路４５を介して読み出し、前記ＲＡＭに取り込む（ステップＳ１４）。
【００７３】
次に、ＣＰＵ１３は、ステップＳ１４で前記ＲＡＭに取り込んだデータ値を互いに比較して、そのうちの最もレベルの高い値（ピーク値）を検出する（ステップＳ１５）。このピーク値は、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａの増幅後の出力信号の信号レベルのうち、最も高い信号レベルの値である。
【００７４】
次に、ＣＰＵ１３は、ステップＳ１５で検出したピーク値に基づいて、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されステップＳ１４で読み出されたデータ値が適正レベルであるか否かを判定する（ステップＳ１６）。このとき、ＣＰＵ１３は、ステップＳ１５で検出したピーク値に基づいて、飽和検知（ここでは、当該ピーク値が飽和レベルＬｓである場合に増幅器３３Ａによる増幅後の出力が飽和していると検知する。）も行う。
【００７５】
ステップＳ１６で適正レベルでないと判定されると、ＣＰＵ１３は、ステップＳ１５で検出したピーク値と、現在設定されている電荷蓄積時間及びゲインとに基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器３３Ａのゲインを設定し（ステップＳ１７）、ステップＳ１２へ戻る。ステップＳ１６で適正レベルであると判定されるまで、ステップＳ１７、Ｓ１２〜Ｓ１５の動作が繰り返される。
【００７６】
ステップＳ１６で適正レベルであると判定されると、ＣＰＵ１３は、ステップＳ１４で最新に前記ＲＡＭに取り込まれたメモリ３５Ａ，３５Ｂのデータ値に基づいて焦点演算（位相差検出方式に従った焦点調節状態としてのデフォーカス量の算出）を行う（ステップＳ１８）。
【００７７】
その後、ＣＰＵ１３は、焦点調節信号をモータ１４に供給して、ステップＳ１８で求めたデフォーカス量に応じて合焦状態になるようにモータ１４を作動させ、自動焦点調節を行う（ステップＳ１９）。これにより、ＡＦ動作が終了する。
【００７８】
ここで、ステップＳ１６の適正判定とステップＳ１７の再設定の具体例について、説明する。この比較例では、ステップＳ１６において、ＣＰＵ１３は、ステップＳ１５で検出したピーク値が飽和レベルＬｓである場合（飽和状態の場合）には、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されステップＳ１４で読み出されたデータ値が適正レベルではないと判定し、ステップＳ１７へ移行する。
【００７９】
この場合、ステップＳ１７において、ＣＰＵ１３は、増幅器３３Ａのゲインを次回も現在のまま変えないものと仮定すると、次回の電荷蓄積時間を現在の電荷蓄積時間よりも所定程度短く設定する。例えば、現在の電荷蓄積時間の１／２に設定する。ここでは、増幅器３３Ａのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器３３Ａのゲインのみを変えたり次回の増幅器３３Ａのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。
【００８０】
また、この比較例では、ステップＳ１６において、ＣＰＵ１３は、ステップＳ１５で検出したピーク値が飽和レベルＬｓでなく（すなわち、飽和がなく）、かつ、ステップＳ１５で検出したピーク値が所定値以上である場合には、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されステップＳ１４で読み出されたデータ値が適正レベルであると判定し、ステップＳ１８へ移行する。
【００８１】
さらに、この比較例では、ステップＳ１６において、ＣＰＵ１３は、ステップＳ１５で検出したピーク値が前記所定値よりも小さい場合には、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されステップＳ１４で読み出されたデータ値が適正レベルでないと判定し、ステップＳ１７へ移行する。
【００８２】
この場合、ステップＳ１７において、ＣＰＵ１３は、次回の電荷蓄積時間を、ステップＳ１５で検出したピーク値と目標信号量との比に応じて現在の電荷蓄積時間よりも長く設定する。例えば、次回の電荷蓄積時間を、現在の電荷蓄積時間に［目標ピーク値］×［飽和レベルＬｓに対するステップＳ１５で検出したピーク値の割合の逆数］を乗算した値に設定する。ここでは、増幅器３３Ａのゲインを次回も現在のまま変えずに次回の電荷蓄積時間のみを変えるものと仮定して説明したが、それと同等の信号レベル調整効果が得られるように、次回の増幅器３３Ａのゲインのみを変えたり次回の増幅器３３Ａのゲイン及び次回の電荷蓄積時間の両方を変えたりしてもよい。
【００８３】
この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップＳ１４のデータ値の読み出しとステップＳ１５のピーク値の検出が行われる。
【００８４】
ステップＳ１５のピーク値の検出のためには、大きな処理量を要する。これは、ステップＳ１５のピーク値の検出のためには、全てのデータ値を互いに比較する必要があり、そのデータ値は例えば１０〜１２ｂｉｔであって比較処理するデータ量が大きいからである。したがって、この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップＳ１５のピーク値の検出が行われることから、その処理を行うために、ＣＰＵ１３が占有されてしまい、ＣＰＵ１３が行うべき他の処理（カメラ全体の制御やその他の処理）に支障を来すおそれがある。
【００８５】
また、ステップＳ１４でメモリ３５Ａ内の全てのデータ値を出力回路４５を介してＣＰＵ１３へ転送する際、その各データ値は例えば１０〜１２ｂｉｔであるため、転送するデータ量が大きいことから、その転送に時間を要する。したがって、この比較例では、電荷蓄積動作が行われる度に毎回、常に、ステップＳ１４のデータ値の読み出し（データ転送）が行われることから、最終的に適正レベルのデータ値を得るまでの時間が長くなってしまう。
【００８６】
これに対し、本実施の形態では、ピーク値の検出を行う代わりに、電荷蓄積動作が行われる度に毎回、カウンタ３８のカウント値（すなわち、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が当該基準レベルＬ以上である光電変換素子３１ａの数）を求め、そのカウント値を、データ値の適正判定並びに次回の電荷蓄積時間及びゲインの設定に用いている。前記カウント値を得るに際しては、データ値を基準レベルＬと比較し、全てのデータ値を互いに比較するものではないので、その処理量は、非常に小さい。しかも、本実施の形態では、カウンタ３８のカウント値の取得は、ＡＦ用センサチップ１２内で行われ、ＣＰＵ１３では行われない。したがって、本実施の形態によれば、ＣＰＵ１３が行うべき他の処理（カメラ全体の制御やその他の処理）に支障を来すおそれがない。なお、ＡＦ用センサチップ１２内でデジタル比較器３７による比較やカウンタ３８のカウントが行われるため、この間ＣＰＵ１３は別の処理を行うことが可能となることは、言うまでもない。
【００８７】
また、本実施の形態では、電荷蓄積動作が繰り返される場合（ステップＳ１６で１回以上「不適正」と判定される場合）であっても、カウンタ３８のカウント値が毎回出力回路４５を介してＣＰＵ１３へ転送される（ステップＳ４参照）だけであって、メモリ３５Ａ内の全てのデータ値は最後に１回のみ出力回路４５を介してＣＰＵ１３へ転送されるだけである。したがって、本実施の形態によれば、カウンタ３８のカウント値（最大でも光電変換素子アレイ部３１Ａの光電変換素子３１ａの全数である。）のデータ量はメモリ３５Ａ内の全てのデータ値のデータ量よりもはるかに小さいことから、出力回路４５を介したデータ転送に要するトータルの時間が短縮される。よって、本実施の形態によれば、前記比較例に比べて、最終的に適正レベルのデータ値を得るまでの時間が短くなる。
【００８８】
なお、本実施の形態において、可変ゲイン増幅器３３Ａ，３３Ｂの代わりにそれぞれ固定ゲイン増幅器を用いてもよいし、可変ゲイン増幅器３３Ａ，３３Ｂを取り除いて駆動読み出し回路３２Ａ，３２Ｂからの出力信号をＡＤ変換器３４Ａ，３４Ｂにそれぞれ直接入力させてもよい。これらの点は、後述する各実施の形態についても同様である。
【００８９】
［第２の実施の形態］
図７は、本発明の第２の実施の形態によるカメラのＡＦ動作を示す概略フローチャートである。図７において、図４及び図６中のステップと同一又は対応するステップには同一符号を付し、その重複する説明は省略する。
【００９０】
本実施の形態が前記第１の実施の形態と異なる所は、ＣＰＵ１３は、ステップＳ３の後に、ＣＰＵ１３に所定程度以上の余力があるか否かを判定し（ステップＳ２１）、余力がないと判定された場合にはステップＳ４へ移行する一方、余力があると判定された場合にはステップＳ１４へ移行する。ステップＳ１７の後には、ステップＳ２へ戻る。
【００９１】
ＣＰＵ１３に所定程度以上の余力があるか否かの判定は、例えば、ＣＰＵ１３が命令待ちの状態にあるか否かや、ＣＰＵ１３の使用率が所定値以下であるか否かなどによって、行うことができる。
【００９２】
本実施の形態によれば、ＣＰＵ１３に所定程度以上の余力がない場合には、前記第１の実施の形態と同様に、カウンタ３８のカウント値に基づいて、データ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われる一方で、ＣＰＵ１３に所定程度以上の余力がある場合には、前記比較例と同様に、前記ピーク値に基づいて、データ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われる。
【００９３】
したがって、本実施の形態によれば、ＣＰＵ１３に所定程度以上の余力がない場合には、前記第１の実施の形態と同様の利点が得られる一方で、ＣＰＵ１３に所定程度以上の余力がある場合には、前記第１の実施の形態に比べてより精度良く適正レベルのデータを得ることができる。本実施の形態では、前記ピーク値に基づいてデータ値の適正判定及び電荷蓄積時間及びゲインの再設定が行われるのは、ＣＰＵ１３に所定程度以上の余力がある場合であり、これは、光電変換素子アレイ部の複数の光電変換素子の増幅後の出力信号が適正レベルであるか否かの判定に関する処理量として、比較的大きな処理量が許容される場合である。したがって、本実施の形態によれば、前記比較例と異なり、ＣＰＵ１３が行うべき他の処理（カメラ全体の制御やその他の処理）に支障を来すおそれがない。
【００９４】
［第３の実施の形態］
図８は、本発明の第３の実施の形態によるカメラのＡＦ用センサチップ１２及びＣＰＵ１３等を示す概略ブロック図であり、図３に対応している。図８において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００９５】
本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では１つの基準レベルＬを用いるように構成されているのに対し、本実施の形態では、２つの基準レベルＬ１，Ｌ２（Ｌ２＜Ｌ１＜Ｌｓ）を用いるように構成されている点である。すなわち、本実施の形態では、ＡＦ用センサチップ１２において、図３中の基準レベル生成部３６、デジタル比較器３７及びカウンタ３８の代わりに、それに相当するものが２組（基準レベル生成部１３６、デジタル比較器１３７及びカウンタ１３８の組と、基準レベル生成部２３６、デジタル比較器２３７及びカウンタ２３８の組）設けられている。
【００９６】
基準レベル生成部１３６は基準レベルＬ１を生成し、基準レベル生成部２３６は基準レベルＬ２を生成する。カウンタ１３８，２３８は、２つの基準レベルＬ１，Ｌ２に関して、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が当該基準レベル以上である光電変換素子３１ａの数をカウントするカウント部を構成している。カウンタ１３８のカウント値は、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が基準レベルＬ１以上（逆に、基準レベルＬ１以下でもよい。）である光電変換素子３１ａの数を示す。カウンタ２３８のカウント値は、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が基準レベルＬ２以上（逆に、基準レベルＬ２以下でもよい。）である光電変換素子３１ａの数を示す。
【００９７】
本実施の形態では、図４中のステップＳ３において、カウンタ３８のカウント値に代えて、カウンタ１３８，２３８のカウント値を得る。図４中のステップＳ４において、カウンタ３８のカウント値に代えて、カウンタ１３８，２３８のカウント値を読み出す。
【００９８】
また、本実施の形態では、図４中のステップＳ５において、カウンタ３８のカウント値に代えて、カウンタ１３８，２３８のカウント値に基づいて、今回の電荷蓄積動作によりメモリ３５Ａ内に記憶されたデータ値が適正レベルであるか否かを判定する。図４中のステップＳ６において、カウンタ３８のカウント値に代えて、カウンタ１３８，２３８のカウント値に基づいて、次回の電荷蓄積動作によって得られるデータ値が適正レベルに近づく又は適正レベルとなる値に、次回の電荷蓄積時間及び増幅器３３Ａのゲインを設定する。
【００９９】
図９（ａ）は、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの増幅後の出力信号の信号レベルの例を示す図であり、飽和レベルＬｓ及び基準レベルＬ１，Ｌ２の例も併せて示している。図９（ｂ）は、光電変換素子アレイ部３１Ａの各光電変換素子３１ａの増幅後の出力信号の各信号レベルに対する、その信号レベルの光電変換素子３１ａの度数（％）の例を示す図であり、飽和レベルＬｓ及び基準レベルＬ１，Ｌ２の例も併せて示している。
【０１００】
本実施の形態によれば、前記第１の実施の形態と同様の利点が得られる他、２つの基準レベルＬ１，Ｌ２が利用されるので、前記第１の実施の形態に比べて、図４中のステップＳ５におけるデータ値の適正レベル判定の精度を高めることができるとともに、図４中のステップＳ６における次回の電荷蓄積時間及びゲインの決定精度を高めることができるという利点が得られる。
【０１０１】
なお、図４中のステップＳ６における次回の電荷蓄積時間及びゲインの決定は、例えば、基準レベルＬ１以上のカウント値（カウンタ１３８のカウント値）と基準レベルＬ２以上のカウント値（カウンタ２３８のカウント値）との差に基づいて行ってもよいし、そのような差を用いることなく、基準レベルＬ１以上のカウント値（カウンタ１３８のカウント値）と基準レベルＬ２以上のカウント値（カウンタ２３８のカウント値）とに基づいて行ってもよい。
【０１０２】
なお、本発明では、２つの基準レベルを用いる代わりに、３つ以上の基準レベルを用いるように構成してもよい。
【０１０３】
また、前記第１の実施の形態を変形して本実施の形態を得たとの同様に、前記第２の実施の形態を２つ以上の基準レベルＬを用いるように変形してもよい。
【０１０４】
［第４の実施の形態］
図１０は、本発明の第４の実施の形態によるカメラのＡＦ用センサチップ１２及びＣＰＵ１３等を示す概略ブロック図であり、図８に対応している。図１０において、図８中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【０１０５】
本実施の形態が前記第３の実施の形態と異なる所は、デジタル比較器及びカウンタの数を低減しながら、前記第３の実施の形態と同様に２つの基準レベルＬ１，Ｌ２を用いるように構成されている点である。
【０１０６】
本実施の形態では、基準レベル生成部１３６，２３６に代えて、ＣＰＵ１３からの基準レベル設定信号に従って２つの基準レベルＬ１，Ｌ２のうちの１つを可変に出力する可変基準レベル生成部３３６が、設けられている。また、本実施の形態では、２つのデジタル比較器１３７，２３７に代えて、１つのデジタル比較器３３７が設けられている。また、本実施の形態では、２つのカウンタ１３８，２３８に代えて、１つのカウンタ３３８が設けられている。さらに、本実施の形態では、スイッチ３０１及びメモリ３０２が追加されている。
【０１０７】
スイッチ３０１は、タイミング制御部４６からのタイミング制御信号に応じて、ＡＤ変換器３４Ａの出力とメモリ３５Ａの出力とを切り替えて、デジタル比較器３７の一方の入力端子に接続する。
【０１０８】
ＡＤ変換器３４Ａから順次データ値が出力されそのデータ値がメモリ３５Ａに記憶されていく際には、可変基準レベル生成部３３６が基準レベルＬ１をデジタル比較器３３７に供給するとともに、スイッチ３０１がＡＤ変換器３４Ａの出力をデジタル比較器３３７の入力端子に接続する。このとき、カウンタ３３８は、デジタル比較器３３７による基準レベルＬ１とＡＤ変換器３４Ａの出力（データ値）との比較結果に応じてカウント動作を行い、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が基準レベルＬ１以上である光電変換素子３１ａの数をカウントし、その数を示すこのカウント値（図８中のカウンタ１３８のカウント値と同一）がメモリ３０２に記憶される。
【０１０９】
次に、可変基準レベル生成部３３６が基準レベルＬ２をデジタル比較器３３７に供給するとともに、スイッチ３０１がメモリ３５Ａの出力をデジタル比較器３３７の入力端子に接続する。このとき、メモリ３５Ａ内のデータ値が順次スイッチ３０１を介してデジタル比較器３３７の入力端子に供給され、カウンタ３３８は、デジタル比較器３３７による基準レベルＬ２とメモリ３５Ａ内のデータ値との比較結果に応じてカウント動作を行い、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａのうち、データ値が基準レベルＬ２以上である光電変換素子３１ａの数をカウントし、その数を示すこのカウント値（図８中のカウンタ２３８のカウント値と同一）がメモリ３０２に記憶される。
【０１１０】
そして、図４中のステップＳ１４では、メモリ３０２に記憶されている前記２つのカウント値が、出力選択部４４により選択されて、出力回路４５を介して、ＣＰＵ１３に供給される。
【０１１１】
本実施の形態によっても、前記第３の実施の形態と同様の利点が得られる。また、本実施の形態によれば、前記第３の実施の形態に比べて、デジタル比較器及びカウンタの数を低減することができる。
【０１１２】
なお、スイッチ３０１を取り除いて、デジタル比較器３３７の入力端子に常にメモリ３０２の出力を接続しておいてもよい。この場合、基準レベルＬ２との比較及びその比較結果によるカウントも、ＡＤ変換器３４Ａの出力値がメモリ３０２内に記憶された後に行うようにすればよい。
【０１１３】
また、可変基準レベル生成部３３６を３つ以上の基準レベルのうちの１つを可変に出力するように構成し、デジタル比較器３３７及びカウンタ３３８が前記３つ以上の基準レベルの各々について比較・カウントを行うようにすれば、３つ以上の基準レベルを用いることもできる。
【０１１４】
［他の変形例等］
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はそれらに限定されるものではない。
【０１１５】
例えば、前記各実施の形態では、ＡＦ用センサチップ１２には一対の光電変換素子アレイ部３１Ａ，３１Ｂが設けられているが、複数の対の光電変換素子アレイ部を設けてもよい。その例を図１１に示す。図１１（ａ）は視野マスクパターン（測距視野ＶＩＷ１〜ＶＩＷ４）の他の例を模式的に示す図であり、図１１（ｂ）はその視野マスクパターンに応じた４対の光電変換素子アレイ部の例を模式的に示す図である。１対の光電変換素子アレイ部７１Ａ，７１Ｂは測距視野ＶＩＷ１に対応し、１対の光電変換素子アレイ部７２Ａ，７２Ｂは測距視野ＶＩＷ２に対応し、１対の光電変換素子アレイ部７３Ａ，７３Ｂは測距視野ＶＩＷ３に対応し、１対の光電変換素子アレイ部７４Ａ，７４Ｂは測距視野ＶＩＷ４に対応している。本発明は、このように複数対の光電変換素子アレイ部を有するものにも適用することができる。
【０１１６】
また、前記各実施の形態では、光電変換素子アレイ部３１Ａの全ての光電変換素子３１ａの出力信号を、焦点演算部５４の焦点演算と判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定とに用いている。しかし、本発明では、焦点検出モード等によっては、ＣＰＵ１３が光電変換素子アレイ部３１Ａの一部の２つ以上の光電変換素子３１ａを選択して、その選択された一部の２つ以上の光電変換素子３１ａの出力信号を、焦点演算部５４の焦点演算と判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定とに用いるようにしてもよい。
【０１１７】
例えば、所定の焦点検出モードでは、光電変換素子アレイ部３１Ａの図３中の上側半分の光電変換素子３１ａ及び光電変換素子アレイ部３１Ｂの図３中の上側半分の光電変換素子３１ｂを選択して、上側半分の光電変換素子３１ａの出力信号及び上側半分の光電変換素子３１ｂの出力信号を焦点演算部５４の焦点演算に用いるとともに、上側半分の光電変換素子３１ａの出力信号を判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定とに用い、他の所定の焦点検出モードでは、光電変換素子アレイ部３１Ａの図３中の下側半分の光電変換素子３１ａ及び光電変換素子アレイ部３１Ｂの図３中の下側半分の光電変換素子３１ｂを選択して、下側半分の光電変換素子３１ａの出力信号及び下側半分の光電変換素子３１ｂの出力信号を焦点演算部５４の焦点演算に用いるとともに、下側半分の光電変換素子３１ａの出力信号を判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定とに用いるようにしてもよい。この場合、例えば、前記所定の焦点検出モードでは、駆動読み出し回路３２Ａ，３２Ｂが上側半分の光電変換素子３１ａの出力信号及び上側半分の光電変換素子３１ｂの出力信号のみをそれぞれ順次読み出すようなタイミング制御信号をタイミング制御部４６が発生するように、ＣＰＵ１３が制御信号をタイミング制御部４６に供給し、前記他の所定の焦点検出モードでは、駆動読み出し回路３２Ａ，３２Ｂが下側半分の光電変換素子３１ａの出力信号及び下側半分の光電変換素子３１ｂの出力信号のみをそれぞれ順次読み出すようなタイミング制御信号をタイミング制御部４６が発生するように、ＣＰＵ１３が制御信号をタイミング制御部４６に供給すればよい。
【０１１８】
また、前記各実施の形態では、光電変換素子アレイ部３１Ａの光電変換素子３１ａの出力信号を、判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定に用いているが、光電変換素子アレイ部３１Ｂの光電変換素子３１ｂの出力信号は、判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定に用いていない。しかし、本発明では、光電変換素子アレイ部３１Ａの光電変換素子３１ａの出力信号のみならず、光電変換素子アレイ部３１Ｂの光電変換素子３１ｂの出力信号も、判定部５１の適正判定及び設定部５２の電荷蓄積時間及びゲインの設定に用いてもよい。この場合、例えば、図１において、ＡＤ変換器３４Ａの出力に対して設けられている各要素３６〜４２に相当するものを、ＡＤ変換器３４Ｂの出力に対して設け、前記第１の実施の形態におけるカウンタ３８のカウント値の代わりに、カウンタ３８のカウント値とカウンタ３８に相当してＡＤ変換器３４Ｂ側に設けたカウンタのカウント値との合計値を用い、前記第１の実施の形態における飽和検知部３９の飽和検知信号の代わりに、飽和検知部３９の飽和検知信号と飽和検知部３９に相当してＡＤ変換器３４Ｂ側に設けた飽和検知部の飽和検知信号とのオア信号を用いればよい。
【０１１９】
さらに、前記各実施の形態では、ＡＤ変換器３４Ａ，３４Ｂ以降の要素（例えば、図１では、要素３４Ａ，３４Ｂ，３５Ａ，３５Ｂ，３６〜４６）がＡＦ用センサチップ１２に設けられているが、これらの要素はＡＦ用センサチップ１２の外部に配置してもよい。
【０１２０】
さらにまた、前記各実施の形態は、本発明によるセンサ装置を焦点検出装置に用いた例である。しかし、本発明によるセンサ装置は、焦点検出装置に限らず、複数の光電変換素子を有する光電変換素子アレイ部を備えた種々のセンサ装置に適用することができる。
【０１２１】
例えば、本発明によるセンサ装置は、複数の光電変換素子を有する光電変換素子アレイ部を備えたＡＥ（自動露光）用検出装置にも適用することができ、そのＡＥ用検出装置を備えたカメラも本発明の範囲内である。以下に、そのカメラの一例として、本発明の第５の実施の形態によるカメラについて説明する。
【０１２２】
［第５の実施の形態］
図１２は、本発明の第５の実施の形態によるカメラのＡＥ用センサチップ４１２及びＣＰＵ１３等を示す概略ブロック図である。
【０１２３】
本実施の形態によるカメラは、前記第１の実施の形態によるカメラにおいて、ＡＥ用検出部をなす測光部９としてＡＥ用センサチップ４１２が用いられるとともに、ＣＰＵ１３が後述する判定部４５１、設定部４５２及び制御部４５３としての機能も担うように構成されたものである。ＣＰＵ１３の判定部４５１、設定部４５２及び制御部４５３としての機能とＡＥ用センサチップ４１２とによって、本発明の一実施の形態によるセンサ装置としてのＡＥ用検出装置が構成されている。
【０１２４】
ＡＥ用センサチップ４１２は、図３中の各要素３１Ａ，３２Ａ，３３Ａ，３４Ａ，３５Ａ，３６〜４５にそれぞれ対応する、光電変換素子アレイ部４３１，駆動読み出し回路４３２，可変ゲイン増幅器４３３，ＡＤ変換器４３４，メモリ４３５，基準レベル生成部４３６，デジタル比較器４３７，カウンタ４３８，飽和検知部４３９，飽和レベル生成部４４０，デジタル比較器４４１，カウンタ４４２，出力部４４３，出力選択部４４４，出力回路４４５，タイミング制御部４４６を有している。これらは、図３中の対応する要素と同様の動作を行うので、その説明は省略する。なお、光電変換素子アレイ部４３１は、図３中の光電変換素子アレイ部３１の複数の光電変換素子３１ａに対応する複数の光電変換素子４３１ａを有しているが、複数の光電変換素子４３１ａは、撮像素子１０の視野の全体又は一部に対応する領域に２次元に配置されている。
【０１２５】
また、本実施の形態では、ＣＰＵ１３は、図３中の判定部５１、設定部５２及び制御部５３にそれぞれ対応する判定部４５１、設定部４５２及び制御部４５３としての機能も担う。これらの各部４５１〜４５３は、図３中の対応する各部５１〜５３と同様の動作を、ＡＥ用センサチップ４１２に関して行うので、その説明は省略する。なお、図４中のステップＳ７に対応するステップ（図示せず）で、適正レベルであるとしてメモリ４３５から読み出されるデータ値は、ＡＥ用測光データとして、公知の自動露光制御に用いられる。
【０１２６】
なお、本発明では、前記第１の実施の形態を変形して前記第１乃至第３の実施の形態やそれらの変形例を得たのと同様の変形を、本実施の形態におけるＡＥ用センサチップ４１２に関して適宜適用してもよい。また、本発明では、本実施の形態において、ＡＦ用センサチップ１２を用いる代わりに、公知のＡＦ用センサを用いてもよい。
【符号の説明】
【０１２７】
１  カメラ
１２  ＡＦ用センサチップ
３２Ａ，３２Ｂ  光電変換素子アレイ部
３２ａ，３２ｂ  光電変換素子
３３Ａ，３３Ｂ  可変ゲイン増幅器
３４Ａ，３４Ｂ  ＡＤ変換器
３５Ａ，３５Ｂ  メモリ
３８  カウンタ
３９  飽和検知部
４３  出力部
５１  判定部
５２  設定部
５３  制御部
４１２  ＡＥ用センサチップ
【図１】
0005891608.tif 000002
【図２】
0005891608.tif 000003
【図３】
0005891608.tif 000004
【図４】
0005891608.tif 000005
【図５】
0005891608.tif 000006
【図６】
0005891608.tif 000007
【図７】
0005891608.tif 000008
【図８】
0005891608.tif 000009
【図９】
0005891608.tif 000010
【図１０】
0005891608.tif 000011
【図１１】
0005891608.tif 000012
【図１２】
0005891608.tif 000013