(57)【特許請求の範囲】
【請求項１】
バイアス源から発光素子へ供給される電流の大きさを入力信号に応じて変調する発光素子駆動回路であって、
前記入力信号が入力される入力端子と、
前記発光素子と前記バイアス源との間に接続されている出力端子と、
制御端子が前記入力端子に接続され、一方の電流端子が前記出力端子に接続され、他方の電流端子が第１の定電位線に接続されている第１のトランジスタと、
制御端子に第１の所定電圧が印加され、一方の電流端子が前記第１の定電位線よりも高電位の第２の定電位線に接続され、他方の電流端子が前記出力端子に接続されている第２のトランジスタとを備え、
前記第２のトランジスタの制御端子に入力される前記第１の所定電圧は、前記第１のトランジスタがオン状態のときに前記第２のトランジスタが飽和領域で動作し、前記第１のトランジスタがオフ状態のときに前記第２のトランジスタが三極管領域で動作する大きさであることを特徴とする、発光素子駆動回路。
【請求項２】
制御端子に第２の所定電圧が印加され、一方の電流端子が前記第２の定電位線に接続され、他方の電流端子が前記第２のトランジスタの前記一方の電流端子に接続されている第３のトランジスタを更に備えることを特徴とする、請求項１に記載の発光素子駆動回路。
【請求項３】
制御端子に第３の所定電圧が印加され、一方の電流端子が前記出力端子に接続され、他方の電流端子が前記第１のトランジスタの前記一方の電流端子に接続されている第４のトランジスタを更に備えることを特徴とする、請求項１または２に記載の発光素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路に関するものである。
【背景技術】
【０００２】
特許文献１には、シャント駆動方式を有する半導体レーザ駆動回路が記載されている。この半導体レーザ駆動回路は、半導体発光素子と、Ｎ型ＭＯＳＦＥＴと、ＮＰＮ型バイポーラトランジスタとを備える。半導体発光素子のアノードはバイアス電流の供給端子に接続されている。Ｎ型ＭＯＳＦＥＴのドレイン及びソースは、半導体発光素子のアノード及びカソードのそれぞれに接続されている。Ｎ型ＭＯＳＦＥＴのゲートは、バイアス電流を変調するための変調信号の入力端子にＮＰＮ型バイポーラトランジスタを介して接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−０２３４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図６は、従来のシャント駆動方式による発光素子駆動回路の構成を示す回路図である。図６に示されるように、この発光素子駆動回路１００は、電流源１０４から発光素子１０２に供給されるバイアス電流Ｉｂを変調する回路であって、トランジスタ１０６及び抵抗１０８を備えている。トランジスタ１０６は、例えばＭＯＳ型の電界効果トランジスタ（ＦＥＴ）である。トランジスタ１０６の制御端子（ゲート）には、入力端子１２２から入力信号Ｓｉｎが入力される。トランジスタ１０６の一方の電流端子（ドレイン）は、出力端子１１２及びボンディングワイヤ１１０を介して発光素子１０２のアノードに接続されている。トランジスタ１０６の他方の電流端子（ソース）は、基準電位線１３０に接続されている。
【０００５】
この発光素子駆動回路１００において、入力信号Ｓｉｎがオフ状態であるときにはトランジスタ１０６を電流が流れないので、電流源１０４から出力されるバイアス電流Ｉｂの殆どは発光素子１０２に供給され、発光素子１０２が発光する。また、入力信号Ｓｉｎがオン状態であるときにはトランジスタ１０６を電流が流れるので、電流源１０４から出力されるバイアス電流Ｉｂがトランジスタ１０６へ流れ、発光素子１０２に供給される電流量が減る。発光素子駆動回路１００は、このような動作によって発光素子１０２を変調することができる。
【０００６】
しかしながら、このような発光素子駆動回路１００には、次の課題がある。すなわち、出力端子１１２における出力インピーダンスが高い場合、ボンディングワイヤ１１０の寄生インダクタンスと、出力端子１１２付近の寄生容量とによって共振が引き起こされ、この共振が、発光素子１０２を流れる電流に影響を及ぼす。例えば、その共振のピークと、発光素子１０２における光応答の共振ピークとが重なると、発光素子１０２から出力される光の周波数応答に大きなピーキングが生じ、適切な光出力波形を得ることが困難となる。したがって、発光素子駆動回路１００のような従来のシャント駆動方式の回路では、このような現象を抑えるために、変調速度が、例えば１４Ｇｂｐｓ未満といった遅い速度に制限されてしまうという問題がある。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、シャント駆動方式を有し、光出力波形を良好に維持しつつ変調速度を速めることができる発光素子駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明による発光素子駆動回路は、バイアス源から発光素子へ供給される電流の大きさを入力信号に応じて変調する発光素子駆動回路であって、入力信号が入力される入力端子と、発光素子とバイアス源との間に接続されている出力端子と、制御端子が入力端子に接続され、一方の電流端子が出力端子に接続され、他方の電流端子が第１の定電位線に接続されている第１のトランジスタと、制御端子に第１の所定電圧が印加され、一方の電流端子が第１の定電位線よりも高電位の第２の定電位線に接続され、他方の電流端子が出力端子に接続されている第２のトランジスタとを備えることを特徴とする。
【０００９】
この発光素子駆動回路において、入力信号がオフ状態であるときには第１のトランジスタを電流が流れないので、バイアス源から出力される電流の殆どは発光素子に供給され、発光素子が発光する。また、入力信号がオン状態であるときには第１のトランジスタを電流が流れるので、バイアス源から出力される電流は第１のトランジスタへ流れ、発光素子に供給される電流量が減る。上記発光素子駆動回路は、このような動作（シャント駆動）によって発光素子を変調することができる。
【００１０】
また、上記発光素子駆動回路は、シャント駆動により発光素子の電流を変調する第１のトランジスタに加えて、第２のトランジスタを備えている。この第２のトランジスタの他方の電流端子は、出力端子に接続されている。そして、入力信号がオフ状態であるときには、発光素子を流れる電流量が増えるので出力端子の電位が上がり、第２のトランジスタの電流端子間の電位差が小さくなるので、出力端子における出力インピーダンスは小さくなる。また、入力信号がオン状態であるときには、発光素子を流れる電流量が減るので出力端子の電位が下がり、第２のトランジスタの電流端子間の電位差が大きくなるので、出力端子における出力インピーダンスは大きくなる。
【００１１】
すなわち、発光素子駆動回路の出力インピーダンスが入力信号の変化とともに動的に変化するので、前述した共振を抑えてピーキングを効果的に抑制することができる。したがって、上記発光素子駆動回路によれば、発光素子の光出力波形を良好に維持しつつ、変調速度を速めることができる。
【００１２】
また、発光素子の発光時に発光素子駆動回路の出力インピーダンスが小さくなることにより、発光素子における発光の立上り時間は長くなる。一方、発光素子を流れる電流量が小さくなるとき（消光時）には、発光素子駆動回路の出力インピーダンスが大きくなってピーキング抑制作用が低下するので、発光素子における発光の立下り時間が短くなる。通常、半導体レーザ素子等の発光素子の光出力波形では、立上り時間と比べて立下り時間が長いという傾向がある。上記発光素子駆動回路によれば、光出力波形における立上り時間を長くし、立下り時間を短くする作用によって、このような光出力波形の立上り時と立下り時との非対称性を緩和し、光出力波形を更に良好とすることができる。したがって、上記発光素子駆動回路によれば、例えば１４Ｇｂｐｓ以上といった速い変調速度を実現することができる。
【００１３】
また、上記発光素子駆動回路は、制御端子に第２の所定電圧が印加され、一方の電流端子が第２の定電位線に接続され、他方の電流端子が第２のトランジスタの一方の電流端子に接続されている第３のトランジスタを更に備えることを特徴としてもよい。これにより、第２のトランジスタを流れる電流量を低減し、発光素子駆動回路の消費電力を小さくすることができる。
【００１４】
また、上記発光素子駆動回路は、制御端子に第３の所定電圧が印加され、一方の電流端子が出力端子に接続され、他方の電流端子が第１のトランジスタの一方の電流端子に接続されている第４のトランジスタを更に備えてもよい。
【００１５】
また、上記発光素子駆動回路は、第２のトランジスタの制御端子に入力される第１の所定電圧が、第１のトランジスタがオン状態のときに第２のトランジスタが飽和領域で動作し、第１のトランジスタがオフ状態のときに第２のトランジスタが三極管領域で動作する大きさであることが好ましい。
【発明の効果】
【００１６】
本発明によれば、シャント駆動方式を有し、光出力波形を良好にできる発光素子駆動回路を提供できる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の第１実施形態に係る発光素子駆動回路の構成を示す回路図である。
【図２】図２は、トランジスタの動作特性を示すグラフである。
【図３】図３は、本発明の第２実施形態に係る発光素子駆動回路の構成を示す回路図である。
【図４】図４は、本発明の第３実施形態に係る発光素子駆動回路の構成を示す回路図である。
【図５】図５は、本発明の第４実施形態に係る発光素子駆動回路の構成を示す回路図である。
【図６】図６は、従来のシャント駆動方式による発光素子駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しながら本発明による発光素子駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
（第１の実施の形態）
図１は、本発明の第１実施形態に係る発光素子駆動回路１Ａの構成を示す回路図である。本実施形態の発光素子駆動回路１Ａは、バイアス電流源１２から発光素子１４へ供給される電流Ｉｄの大きさを入力信号Ｓｉｎに応じて変調するための回路である。発光素子１４は、例えばレーザダイオードやＬＥＤといった半導体発光素子である。
【００２０】
図１に示されるように、発光素子駆動回路１Ａは、入力端子２２及び出力端子２４を備えている。入力端子２２には、入力信号Ｓｉｎが入力される。入力信号Ｓｉｎは、例えば１４Ｇｂｐｓ以上の速度で高速変調された信号である。出力端子２４は、発光素子１４とバイアス電流源１２との間のノードＮ１に、ボンディングワイヤ１３を介して接続されている。なお、発光素子１４のカソードは、接地電位を提供する基準電位線１８に接続されている。また、バイアス電流源１２は、発光素子１４のアノードと、電源電位Ｖｃｃを提供する電源電位線１６との間に接続されている。本実施形態において、基準電位線１８は第１の定電位線であり、電源電位線１６は第１の定電位線よりも高電位の第２の定電位線である。
【００２１】
また、発光素子駆動回路１Ａは、トランジスタ３０及び４０を更に備えている。トランジスタ３０は、本実施形態における第１のトランジスタであって、例えば、ＳｉＧｅ系半導体やＩｎＰ系半導体からなるＮＰＮ型バイポーラトランジスタによって構成される。トランジスタ３０は、制御端子としてのベース端子３１と、一方の電流端子としてのコレクタ端子３２と、他方の電流端子としてのエミッタ端子３３とを有する。なお、トランジスタ３０は電界効果トランジスタ（例えばＮチャネルＭＯＳ型ＦＥＴ）によって構成されてもよく、その場合、ベース端子３１はゲート端子に、コレクタ端子３２はドレイン端子に、エミッタ端子３３はソース端子にそれぞれ置き換えられる。
【００２２】
トランジスタ３０のベース端子３１は、入力端子２２に接続されている。ベース端子３１には、入力端子２２を介して入力信号Ｓｉｎが入力される。また、トランジスタ３０のコレクタ端子３２は、ノードＮ２を介して出力端子２４に接続されている。コレクタ端子３２には、バイアス電流源１２から出力されたバイアス電流Ｉｂの一部Ｉａが、出力端子２４を介して入力される。また、トランジスタ３０のエミッタ端子３３は、端子２１を介して基準電位線１８に接続されている。なお、図１に示されるように、ノードＮ２と基準電位線１８との間には、トランジスタ３０と直列に抵抗５２が接続されてもよい。抵抗５２の抵抗値は、電流Ｉａの大きさを定める。抵抗５２の抵抗値は、例えば８オームである。抵抗５２は、例えば抵抗素子、或いはトランジスタ３０とは別のトランジスタによって構成される。
【００２３】
トランジスタ４０は、本実施形態における第２のトランジスタであって、例えばＦＥＴ（一例ではＰチャネルＭＯＳ型ＦＥＴ）によって構成される。トランジスタ４０は、制御端子としてのゲート端子４１と、一方の電流端子としてのソース端子４２と、他方の電流端子としてのドレイン端子４３とを有する。なお、トランジスタ４０はバイポーラトランジスタによって構成されてもよく、その場合、ゲート端子４１はベース端子に、ソース端子４２はエミッタ端子に、ドレイン端子４３はコレクタ端子にそれぞれ置き換えられる。なお、本実施形態のように、トランジスタ３０がＮＰＮ型バイポーラトランジスタやＮチャネルＭＯＳ型ＦＥＴによって構成されている場合、トランジスタ４０はＰＮＰ型バイポーラトランジスタやＰチャネルＭＯＳ型ＦＥＴによって構成されることが好ましい。
【００２４】
トランジスタ４０のゲート端子４１は、電圧バイアス回路４４に接続されている。ゲート端子４１には、電圧バイアス回路４４から第１の所定電圧Ｖａが印加される。電圧バイアス回路４４は、調整端子２８を介して発光素子駆動回路１Ａの外部の回路と接続されることができ、調整端子２８を介して入力される信号によって所定電圧Ｖａの電圧値を上下することが可能となっている。したがって、トランジスタ４０は、調整端子２８を介して入力される信号によって抵抗値を調整可能な可変抵抗として動作することができる。トランジスタ４０のソース端子４２は、電源端子２６を介して電源電位線１６に接続されている。ソース端子４２には、電源電位線１６から電源電圧Ｖｃｃが印加される。また、トランジスタ４０のドレイン端子４３は、ノードＮ２を介して出力端子２４及びトランジスタ３０のコレクタ端子３２に接続されている。
【００２５】
また、発光素子駆動回路１Ａは、回路５３を更に備えている。回路５３は、出力端子２４及びノードＮ２と基準電位線１８との間に接続されている。本実施形態の回路５３は、抵抗５４及び容量５６を有する。抵抗５４の一端は端子２１を介して基準電位線１８に接続されており、他端は容量５６の一方の電極に接続されている。容量５６の他方の電極は、出力端子２４及びノードＮ２に接続されている。抵抗５４の抵抗値は例えば６５オームであり、容量５６の容量値は例えば１ｐＦである。
【００２６】
なお、図１に示される容量５８は、出力端子２４付近のパッドや配線による寄生容量である。この寄生容量５８は、出力端子２４付近の配線等と基準電位線１８との間に生じる。
【００２７】
この発光素子駆動回路１Ａでは、発光素子駆動回路１Ａの外部から入力端子２２に対して入力信号Ｓｉｎが入力される。この入力信号Ｓｉｎがオフ状態（ローレベル）のとき、トランジスタ３０はオフ状態となり、コレクタ端子３２とエミッタ端子３３との間に電流は流れない。したがって、バイアス電流源１２から出力されるバイアス電流Ｉｂの殆どは発光素子１４に供給され、発光素子１４が発光する。また、入力信号Ｓｉｎがオン状態（ハイレベル）のとき、トランジスタ３０はオン状態となり、コレクタ端子３２とエミッタ端子３３との間に電流が流れる。したがって、バイアス電流源１２から出力されるバイアス電流Ｉｂの一部Ｉａがトランジスタ３０及び抵抗５２を通って基準電位線１８へ流れ、発光素子１４に供給される電流が減るので、発光素子１４は発光しない。なお、電流Ｉａの大きさは、抵抗５２の抵抗値によって決定される。本実施形態の発光素子駆動回路１Ａでは、このようなシャント駆動における入力信号Ｓｉｎのオン・オフの繰り返しによって、発光素子１４の発光が変調される。
【００２８】
続いて、本実施形態の発光素子駆動回路１Ａによって得られる効果について、従来の回路が有する課題とともに説明する。
【００２９】
図６に示された従来のシャント駆動型の回路１００において、例えば１４Ｇｂｐｓ以上の高速動作を実現する為には、出力端子１１２に接続されるトランジスタ１０６が高速に動作できることが必要である。このようなデバイスとして、例えばＮＰＮ型バイポーラトランジスタやＮチャネルＭＯＳ型ＦＥＴなどがある。しかしながら、ＮＰＮ型バイポーラトランジスタを用いると、回路１００の出力インピーダンスが大きくなってしまう。また、ＮチャネルＭＯＳ型ＦＥＴを用いることにより、ＮＰＮ型バイポーラトランジスタを用いる場合と比較して出力インピーダンスを小さくすることができる。しかし、トランジスタ１０６は発光素子１０２と並列に接続されるので、発光素子１０２における降下電圧（例えば１．１Ｖ〜１．４Ｖ）がトランジスタ１０６の電流端子間に加わり、ＮチャネルＭＯＳ型ＦＥＴでは耐圧能力が問題となる場合がある。このような問題を回避するために二以上のＮチャネルＭＯＳ型ＦＥＴをカスコード接続すると、やはり出力インピーダンスが大きくなってしまう。
【００３０】
発光素子駆動回路の出力インピーダンスが大きくなると、次のような問題が生じる。多くの場合、発光素子駆動回路１００と発光素子１０２とは、ボンディングワイヤ１１０によって接続される。この場合、ボンディングワイヤ１１０のインダクタンスと、発光素子駆動回路１００の出力端子１１２付近の寄生容量とによってＬＣ共振が生じることとなる。このＬＣ共振における典型的な共振周波数は１６．５ＧＨｚ〜２２．１ＧＨｚである。このような共振周波数は、発光素子１０２が有する寄生成分の大きさによって増減するが、２５．８Ｇｂｐｓ（１００ＧＥ）、２７．９５Ｇｂｐｓ（ＯＴＵ４）、或いは２８．０５Ｇｂｐｓ（３２ＧＦＣ）といった通信速度での動作時に、光出力波形にリンギングを生じさせる。
【００３１】
また、発光素子１０２にも、電流の入力に対して発光タイミングが若干遅れる応答特性が存在しており、この応答特性に起因して共振現象が生じる。この共振現象における共振周波数はバイアス電流Ｉｂの大きさに依存するが、典型的には１５ＧＨｚ程度である。したがって、この共振現象における共振周波数と、前述したＬＣ共振周波数とが互いに近接することとなり、光出力波形に大きなピーキングが生じてしまう。その結果、光出力波形におけるリンギングが更に顕著となる。
【００３２】
このような問題を回避するためには、発光素子１０２の応答特性に起因する共振現象の周波数と、ボンディングワイヤ１１０のインダクタンス等に起因するＬＣ共振の周波数との何れか少なくとも一方を大きく（若しくは小さく）するとよい。しかし、発光素子１０２の応答特性を変えることは困難であり、また、ボンディングワイヤ１１０のインダクタンスを変更する（すなわちボンディングワイヤ１１０の長さを変更する）ことも、発光素子駆動回路の組み立てにおける種々の制約から難しい場合がある。
【００３３】
そこで、上記のような問題を解決するために、本実施形態の発光素子駆動回路１Ａは、シャント駆動により発光素子１４への駆動電流Ｉｄを変調するトランジスタ３０に加えて、トランジスタ４０を備えている。このトランジスタ４０のドレイン端子４３は、出力端子２４に接続されている。そして、入力信号Ｓｉｎがオフ状態であるときには、発光素子１４を流れる電流Ｉｄの電流量が増えるので出力端子２４の電位が上がる。また、入力信号Ｓｉｎがオン状態であるときには、発光素子１４を流れる電流量が減るので出力端子２４の電位が下がる。
【００３４】
したがって、入力信号Ｓｉｎがオフ状態であるときには、トランジスタ４０のソース端子４２とドレイン端子４３との間の電位差が小さくなり、ソース端子４２とドレイン端子４３との間の抵抗値が下がるので、出力端子２４における出力インピーダンスは小さくなる。また、入力信号Ｓｉｎがオン状態であるときには、トランジスタ４０のソース端子４２とドレイン端子４３との間の電位差が大きくなり、ソース端子４２とドレイン端子４３との間の抵抗値が上がるので、出力端子２４における出力インピーダンスは大きくなる。
【００３５】
すなわち、発光素子駆動回路１Ａの出力インピーダンスが入力信号Ｓｉｎの変化とともに動的に変化するので、ボンディングワイヤ１３の寄生インダクタンスと、出力端子２４付近の寄生容量５８とによって引き起こされるＬＣ共振が抑えられる。故に、そのＬＣ共振周波数のピークと、発光素子１４の応答特性に起因する共振周波数のピークとが重なって生じる光出力波形のピーキングが効果的に抑制される。したがって、本実施形態の発光素子駆動回路１Ａによれば、発光素子１４の電気−光応答を平坦化して、発光素子１４の適切な光出力波形を良好に維持することができる。また、これによって発光素子１４の変調速度を例えば１４Ｇｂｐｓ以上（例えば２５．７８Ｇｂｐｓ、２７．９５Ｇｂｐｓ、又は２８．０５Ｇｂｐｓ）といったより速い速度とすることが可能になる。
【００３６】
一例を挙げると、発光素子１４へのバイアス電流Ｉｂが４０ｍＡであり、閾値が１０ｍＡである場合、光出力波形の消光比５ｄＢを得るために必要な変調電流Ｉｄは３０ｍＡ程度であるから、発光素子１４の微分抵抗値が１０オーム程度であることを考慮すると、出力端子２４の電位はピークトゥピーク値で３００ｍＶ変動することとなる。例えば、入力信号Ｓｉｎがオン状態であるときのトランジスタ４０のドレイン−ソース間電圧が０．２Ｖであるとすると、上述したように出力端子２４の電位は０．３Ｖ上下するので、０．０５Ｖ〜０．３５Ｖの範囲でドレイン−ソース間電圧が変動することとなる。このとき、ドレイン端子４３の出力抵抗は１５０オーム〜９００オームの間で変動する。そして、このようなドレイン端子４３の出力抵抗の変動によって、発光素子駆動回路１Ａの出力インピーダンスはおおよそ６３オーム〜７３オームの範囲で入力信号Ｓｉｎの変化とともに動的に変化することとなる。これにより、光出力波形のピーキングが効果的に抑制される。
【００３７】
また、発光素子１４の発光時に発光素子駆動回路１Ａの出力インピーダンスが小さくなることにより、発光素子１４における発光の立上り時間が長くなる。一方、発光素子１４を流れる電流Ｉｄの電流量が小さくなるとき（消光時）には、発光素子駆動回路１Ａの出力インピーダンスが大きくなってピーキング抑制作用が低下するので、発光素子１４における発光の立下り時間が短くなる。通常、半導体レーザ素子等の発光素子１４の光出力波形では、立上り時間と比べて立下り時間が長いという傾向がある。本実施形態の発光素子駆動回路１Ａによれば、光出力波形における立上り時間を長くし、立下り時間を短くする作用によって、このような光出力波形の立上り時と立下り時との非対称性を緩和し、光出力波形を更に良好とすることができる。
【００３８】
ここで、本実施形態における更に好ましい形態について、トランジスタ４０の動作特性に基づいて説明する。図２は、トランジスタ４０の動作特性を示すグラフであって、横軸はドレイン−ソース間電圧を表しており、縦軸はドレイン電流を表している。図２に示されるように、ドレイン−ソース間電圧が比較的小さい領域Ａ１では、ドレイン電流の増加に対するドレイン電流の傾きが急峻であり、他方、ドレイン−ソース間電圧が比較的大きい領域Ａ２では、ドレイン電流の増加に対するドレイン電流の傾きが緩くなっている。なお、領域Ａ１は三極管領域（非飽和領域）と呼ばれ、領域Ａ２は飽和領域（能動領域）と呼ばれる。
【００３９】
領域Ａ１は、ドレイン−ソース間電圧の変化に対するドレイン電流の変化が大きい、すなわちドレイン−ソース間の抵抗値が小さい領域である。一方、領域Ａ２は、ドレイン−ソース間電圧の変化に対するドレイン電流の変化が小さい、すなわちドレイン−ソース間の抵抗値が大きい領域である。したがって、本実施形態では、トランジスタ４０のゲート端子４１に入力される所定電圧Ｖａは、トランジスタ３０がオン状態のときにトランジスタ４０が飽和領域Ａ２で動作し、トランジスタ３０がオフ状態のときにトランジスタ４０が三極管領域Ａ１で動作する大きさであることが好ましい。なお、このような所定電圧Ｖａを実現するため、所定電圧Ｖａを入力信号Ｓｉｎに応じて変調してもよい。
【００４０】
また、本実施形態の発光素子駆動回路１Ａは、抵抗５４及び容量５６を含む回路５３を備えている。ボンディングワイヤ１３の寄生インダクタンスと、出力端子２４付近の寄生容量５８とによって引き起こされるＬＣ共振は、この回路５３のインピーダンスの逆数に応じて帯域制限を受ける。その結果、ＬＣ共振のピークを更に抑えることができる。
【００４１】
（第２の実施の形態）
図３は、本発明の第２実施形態に係る発光素子駆動回路１Ｂの構成を示す回路図である。本実施形態の発光素子駆動回路１Ｂは、第１実施形態の発光素子駆動回路１Ａの構成に加えて、トランジスタ６０を更に備えている。なお、トランジスタ６０は、本実施形態における第３のトランジスタである。
【００４２】
トランジスタ６０は、例えばＦＥＴ（一例ではＮチャネルＭＯＳ型ＦＥＴ）によって構成される。トランジスタ６０は、制御端子としてのゲート端子６１と、一方の電流端子としてのドレイン端子６２と、他方の電流端子としてのソース端子６３とを有する。なお、トランジスタ６０はバイポーラトランジスタによって構成されてもよく、その場合、ゲート端子６１はベース端子に、ドレイン端子６２はコレクタ端子に、ソース端子６３はエミッタ端子にそれぞれ置き換えられる。
【００４３】
トランジスタ６０のゲート端子６１は、電圧バイアス回路４４に接続されている。ゲート端子６１には、電圧バイアス回路４４から第１の所定電圧Ｖａとは別の第２の所定電圧Ｖｂが印加される。なお、この所定電圧Ｖｂの電圧値もまた、調整端子２８を介して入力される信号によって上下可能となっている。トランジスタ６０のドレイン端子６２は、電源端子２６を介して電源電位線１６に接続されている。ドレイン端子６２には、電源電位線１６から電源電圧Ｖｃｃが印加される。また、トランジスタ６０のソース端子６３は、トランジスタ４０のソース端子４２に接続されている。換言すれば、トランジスタ６０は、トランジスタ４０と電源電位線１６との間に直列に接続されている。トランジスタ６０は、例えばソースフォロワやゲート接地回路の構成を有しており、そのソース出力抵抗は低いので、トランジスタ４０及び６０の直列回路による抵抗値は、ほぼトランジスタ４０のみによって決定される。また、このようなトランジスタ６０を設けることにより、トランジスタ４０を流れる電流量を低減し、発光素子駆動回路１Ｂの消費電力を小さくすることができる。
【００４４】
また、本実施形態の発光素子駆動回路１Ｂによれば、第１実施形態の発光素子駆動回路１Ａの構成を備えているので、発光素子１４の電気−光応答を平坦化して、発光素子１４の適切な光出力波形を良好に維持することができる。また、これによって発光素子１４の変調速度をより速い速度とすることが可能になる。また、光出力波形の立上り時と立下り時との非対称性を緩和し、光出力波形を更に良好とすることができる。
【００４５】
（第３の実施の形態）
図４は、本発明の第３実施形態に係る発光素子駆動回路１Ｃの構成を示す回路図である。本実施形態の発光素子駆動回路１Ｃは、第１実施形態の発光素子駆動回路１Ａの抵抗５２に代えて、トランジスタ７０を備えている。なお、トランジスタ７０は、本実施形態における第４のトランジスタである。
【００４６】
トランジスタ７０は、例えばＦＥＴ（一例ではＮチャネルＭＯＳ型ＦＥＴ）によって構成される。トランジスタ７０は、制御端子としてのゲート端子７１と、一方の電流端子としてのドレイン端子７２と、他方の電流端子としてのソース端子７３とを有する。なお、トランジスタ７０はバイポーラトランジスタによって構成されてもよく、その場合、ゲート端子７１はベース端子に、ドレイン端子７２はコレクタ端子に、ソース端子７３はエミッタ端子にそれぞれ置き換えられる。
【００４７】
トランジスタ７０のゲート端子７１は、電圧バイアス回路４４に接続されている。ゲート端子７１には、電圧バイアス回路４４から第１の所定電圧Ｖａとは別の第３の所定電圧Ｖｃが印加される。なお、この所定電圧Ｖｃの電圧値もまた、調整端子２８を介して入力される信号によって上下可能となっており、トランジスタ７０は可変抵抗として機能する。トランジスタ７０のドレイン端子７２は、ノードＮ２を介して出力端子２４に接続されている。ドレイン端子７２には、バイアス電流源１２から出力されたバイアス電流Ｉｂの一部Ｉａが、出力端子２４を介して入力される。また、トランジスタ７０のソース端子７３は、トランジスタ３０のドレイン端子３２に接続されている。換言すれば、トランジスタ７０は、ノードＮ２と基準電位線１８との間においてトランジスタ３０と直列に接続されている。
【００４８】
トランジスタ３０と直列に接続される抵抗は、本実施形態のように、トランジスタによって構成されてもよい。また、トランジスタ３０と直列に接続される抵抗は、本実施形態のように、トランジスタ３０とノードＮ２との間に接続されてもよい。
【００４９】
また、本実施形態の発光素子駆動回路１Ｃによれば、第１実施形態の発光素子駆動回路１Ａと同様の構成を備えているので、発光素子１４の電気−光応答を平坦化して、発光素子１４の適切な光出力波形を良好に維持することができる。また、これによって発光素子１４の変調速度をより速い速度とすることが可能になる。また、光出力波形の立上り時と立下り時との非対称性を緩和し、光出力波形を更に良好とすることができる。
【００５０】
（第４の実施の形態）
図５は、本発明の第４実施形態に係る発光素子駆動回路１Ｄの構成を示す回路図である。本実施形態の発光素子駆動回路１Ｄは、第１実施形態の発光素子駆動回路１Ａの構成に加えて、第２実施形態のトランジスタ６０を更に備えている。また、本実施形態の発光素子駆動回路１Ｄは、第１実施形態の発光素子駆動回路１Ａの抵抗５２に代えて、第３実施形態のトランジスタ７０を備えている。なお、トランジスタ６０及び７０の構成及び作用は、第２及び第３の実施の形態と同様である。
【００５１】
本実施形態の発光素子駆動回路１Ｄによれば、トランジスタ６０が設けられることにより、トランジスタ４０を流れる電流量を低減し、発光素子駆動回路１Ｄの消費電力を小さくすることができる。また、本実施形態の発光素子駆動回路１Ｄによれば、第１実施形態の発光素子駆動回路１Ａと同様の構成を備えているので、発光素子１４の電気−光応答を平坦化して、発光素子１４の適切な光出力波形を良好に維持することができる。また、これによって発光素子１４の変調速度をより速い速度とすることが可能になる。また、光出力波形の立上り時と立下り時との非対称性を緩和し、光出力波形を更に良好とすることができる。
【００５２】
以上、本発明に係る発光素子駆動回路の好適な実施形態について説明したが、本発明は必ずしも上記各実施形態に限られず、その要旨を逸脱しない範囲で様々な変更が可能である。
【符号の説明】
【００５３】
１Ａ，１Ｂ，１Ｃ，１Ｄ…発光素子駆動回路、１２…バイアス電流源、１３…ボンディングワイヤ、１４…発光素子、１６…電源電位線、１８…基準電位線、２２…入力端子、２４…出力端子、２６…電源端子、２８…調整端子、３０…第１のトランジスタ、４０…第２のトランジスタ、４４…電圧バイアス回路、６０…第３のトランジスタ、７０…第４のトランジスタ、Ａ１…三極管領域、Ａ２…飽和領域、Ｎ１，Ｎ２…ノード、Ｓｉｎ…入力信号、Ｖａ，Ｖｂ，Ｖｃ…所定電圧。
【図１】
0006024197.tif 000002
【図２】
0006024197.tif 000003
【図３】
0006024197.tif 000004
【図４】
0006024197.tif 000005
【図５】
0006024197.tif 000006
【図６】
0006024197.tif 000007