(57)【特許請求の範囲】
【請求項１】
マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、
第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、
第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、
前記第二インダクタンス素子Ｌａ２と前記第四インダクタンス素子Ｌｂ２とは第五インダクタンス素子Ｌｃ１を介してアース接続され、
前記第二キャパシタンス素子Ｃａ２は前記第二インダクタンス素子Ｌａ２と前記第五インダクタンス素子Ｌｃ１とに並列に接続して第二共振回路を構成し、  前記第四キャパシタンス素子Ｃｂ２は前記第四インダクタンス素子Ｌｂ２と前記第五インダクタンス素子Ｌｃ１とに並列に接続して第四共振回路を構成することを特徴とするアイソレータモジュール。
【請求項２】
請求項１に記載のアイソレータモジュールであって、
前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器が接続されたことを特徴とするアイソレータモジュール。
【請求項３】
請求項２に記載のアイソレータモジュールであって、
前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、ハイブリッド回路を接続し平衡増幅器とすることを特徴とするアイソレータモジュール。
【請求項４】
マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、
第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、
第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、
前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続され、
前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器が接続された、
前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、バラン回路を接続し平衡増幅器とすることを特徴とするアイソレータモジュール。
【請求項５】
請求項２に記載のアイソレータモジュールであって、
前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、２分配回路を接続し平衡増幅器とすることを特徴とするアイソレータモジュール。
【請求項６】
請求項３乃至５のいずれかに記載のアイソレータモジュールであって、
前記平衡増幅器の出力側にデュプレクサを接続したことを特徴とするアイソレータモジュール。
【請求項７】
マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、
第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、
第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、
前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続され、
第一アイソレータ部と第二アイソレータ部とは互いに異なる周波数で動作することを特徴とするアイソレータモジュール。
【請求項８】
請求項７に記載のアイソレータモジュールであって、
前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎとを接続してデュプレクサとしたことを特徴とするアイソレータモジュール。
【請求項９】
請求項７に記載のアイソレータモジュールであって、
前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器が接続されたことを特徴とするアイソレータモジュール。
【請求項１０】
請求項７に記載のアイソレータモジュールであって、
前記各アイソレータ部の出力側にデュプレクサを接続したことを特徴とするアイソレータモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号に対して非可逆伝送特性を有するアイソレータに関し、特に携帯電話等の移動体通信システムの中で使用され、増幅器とともに使用され複数の入力ポートと出力ポートを備えたアイソレータモジュールに関する。
【背景技術】
【０００２】
無線通信サービスを提供する上で、通信設備の設置や整備のためのコストを削減することは常に課題としてある。その解決手法として、固定局と移動局との通信距離を長くして、一つの固定局が担うエリアを広く構成して基地局数を削減することが提案されている。固定局は例えば基地局であり、移動局は携帯電話等の無線通信装置である。また、移動局である携帯電話等の無線通信装置をマルチバンド化、マルチ通信システム化することで通信設備の設置や整備のためのコストを削減することも行われている。
【０００３】
通信距離を長くする為には各局の送信出力電力を高めることが求められるが、単純に出力を高めると対応可能な周波数帯域を狭めてしまうことや、トランジスタの段数を増加させることが必要であり、小電力で動作し、小型の部品で構成される携帯電話等においては、単純に送信出力電力を高めることは容易では無い。この為、平衡型増幅器を用いて高周波信号の出力電力を高めることが行なわれて来た。
【０００４】
図１３は、平衡型増幅器とアイソレータを用いて構成された多段型低雑音増幅器の回路ブロックである（特許文献１）。平衡型増幅器は、ハイブリッド回路１１０、１１２の間に一対の単位増幅器１１１ａ，１１１ｂが接続されて構成されており、入力ポートＩＮに入力した高周波信号は、第１ハイブリッド回路１１０を経て９０度の位相差を有する高周波信号に２分配されて、それぞれ第１増幅器１１１ａと第２増幅器１１１ｂとに入力する。第１及び第２増幅器１１１ａ，１１１ｂで増幅された高周波信号は、第２ハイブリッド回路１１２に入力して同相の高周波信号に合成されてアイソレータ１１５に入力する。第２ハイブリッド回路１１２からの出力電力は第１増幅器１１１ａ及び第２増幅器１１１ｂから出力される信号のほぼ２倍となる。
【０００５】
第１及び第２ハイブリッド回路１１０、１１２には、それぞれ終端抵抗Ｒが接続される。
第１ハイブリッド回路１１０に接続された終端抵抗Ｒによって、第１及び第２増幅器１１１ａ，１１１ｂの入力側からの反射波を熱エネルギーに変換して吸収する。なお理想的には終端抵抗Ｒが接続されるポートには電圧は現れない。また、第２ハイブリッド回路１１２に接続された終端抵抗Ｒは、出力ポートＯＵＴへ入力する反射波を吸収し、第１及び第２増幅器１１１ａ、１１１ｂの位相や出力電力のばらつきによって生じる合成損失を吸収する。理想的には出力側の終端抵抗Ｒが接続されるポートにもまた電圧は現れない。
【０００６】
前記ハイブリッド回路としてウイルキンソン型ハイブリッド合成分配回路が知られるが、用いられる抵抗は耐圧が求められるので、小型の抵抗器を利用することが出来ない問題がある。そこでハイブリッド回路としては、ハイブリッド回路としてブランチライン型ハイブリッド合成分配器や９０度ハイブリッドカップラを用いる場合が多い。
【０００７】
アイソレータ１１５を通過した信号は第３増幅器１１３で更に増幅され、出力ポートＯＵＴより出力される。第３増幅器１１３の反射による信号はアイソレータ１１５の終端抵抗Ｒにより吸収される。この様な構成によって、雑音指数（ＮＦ）、直線性、相互変調波（ＩＭ）特性を向上している。
【０００８】
また、移動局である携帯電話等の無線通信装置をマルチバンド化、マルチ通信システム化することも通信設備の設置や整備のためのコストを削減するのに有効である。移動局が複数の通信システムに対応すれば、通信環境が整っていない地域であっても、その地域で利用可能な通信システムによって通信が可能となり、あらためて通信設備の設置や整備を必要とせず、無線通信サービスを提供する上で、コストダウンにつながる。
この様な無線通信装置の高周波回路部に用いられるアイソレータとして、特許文献２には、アイソレータを２つ並列接続してモジュールとした回路素子ユニットが開示されている。図１４はその構成例を示す。このモジュール２０１は、３つのＬＣ並列共振回路と終端抵抗を備えたアイソレータ２０３、２０４を並列に接続して構成され、各アイソレータ２０３、２０４のそれぞれには位相変換回路２１０、２１１が接続され、それらが一つの磁気ヨーク２０２内に収容される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２３０６３４号
【特許文献２】特開平９−９３００４号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１３で示した様に、送信出力電力を高めた高周波回路部においては、アイソレータ１１５はハイブリッド回路の出力側に接続されていた。この為、アイソレータ１１５は耐電力に優れたものが要求される。耐電力に優れるアイソレータとするには、それを構成する中心導体や終端抵抗等の導体断面積やマイクロ波フェライト部材等を大きくして耐電圧性を高めることが必要であり、また発熱も大きくなる為、放熱に優れた部材や構成を必要とし、大型化を招いていた。
【００１１】
また、マルチバンド化、マルチ通信システム化された高周波回路部には、使用周波数に応じたアイソレータが複数使用される。複数のアイソレータを複合したモジュールでは、アイソレータの数に応じて構成要素も増加し大型化するのは避けられず、無線通信装置も大型になる問題があった。
【００１２】
そこで本発明では、複数のアイソレータとして機能する、小型化可能な簡単な回路構成のアイソレータ機能部を備えたアイソレータモジュールを提供することを第１の目的とする。
更に、前記アイソレータ機能部に加えて増幅器を複合したアイソレータモジュールを提供することを第２の目的とする。
【課題を解決するための手段】
【００１５】
第１の発明は、マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、前記第二インダクタンス素子Ｌａ２と前記第四インダクタンス素子Ｌｂ２とは第五インダクタンス素子Ｌｃ１を介してアース接続され、前記第二キャパシタンス素子Ｃａ２は前記第二インダクタンス素子Ｌａ２と前記第五インダクタンス素子Ｌｃ１とに並列に接続して第二共振回路を構成し、前記第四キャパシタンス素子Ｃｂ２は前記第四インダクタンス素子Ｌｂ２と前記第五インダクタンス素子Ｌｃ１とに並列に接続して第四共振回路を構成することを特徴とするアイソレータモジュールである。
【００１６】
第１及び第２の発明おいては、前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器を接続するのが好ましい。本件発明では、アイソレータモジュールと増幅器を複合してモジュール化したものや、デュプレクサ等の回路を複合したものをアイソレータモジュールと呼ぶことがある。また、この様なアイソレータモジュールと、他の回路を複合しないアイソレータモジュールとを区別する様に、他の回路を複合しないものをユニットモジュールと呼ぶこともある。
【００１７】
更に、前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、ハイブリッド回路を接続し平衡増幅器とするのが好ましい。
【００１８】
また第２の発明は、マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続され、 前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器が接続された、前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、バラン回路を接続し平衡増幅器とするアイソレータモジュールである。
【００１９】
また、ハイブリッド回路に変えて、前記各増幅器の入力側と前記各アイソレータ部の出力側のそれぞれに、２分配回路を接続し平衡増幅器としても良い。
【００２０】
更に、前記平衡増幅器の出力側にデュプレクサを接続するのも好ましい。前記デュプレクサは通過帯域の異なるフィルタを並列に接続した構成や、ダイオードやトランジスタ等のスイッチング素子で構成される単極双投（ＳＰＤＴ）等の高周波スイッチを用いることが出来る。
【００２１】
第３の発明は、マイクロ波フェライト部材に設けられインダクタンス素子を構成する中心導体と、前記マイクロ波フェライト部材にバイアス磁界を印加する永久磁石と、高周波信号が入出力する第一入力ポートＰ１ｉｎ、第二入力ポートＰ２ｉｎ、第一出力ポートＰ１ｏｕｔ、第二出力ポートＰ２ｏｕを含み、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続され、第一アイソレータ部と第二アイソレータ部とは互いに異なる周波数で動作するアイソレータモジュールである。この様な構成において、前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎとを接続すればデュプレクサとして機能する。
【００２２】
また、互いに異なる周波数で動作する第一アイソレータ部と第二アイソレータ部への  前記第一入力ポートＰ１ｉｎと前記第二入力ポートＰ２ｉｎのそれぞれに増幅器を接続して複数の周波数帯に対応するアイソレータモジュールとしても良い。
更に前記各アイソレータ部の出力側にデュプレクサを接続するのも好ましい。
【発明の効果】
【００２３】
本発明によれば、複数のアイソレータとして機能するアイソレータ機能部を備えたアイソレータモジュールを提供することが出来る。各アイソレータ部が実質的に同じ通過帯域のものを用いて、一対の単位増幅器とともに平衡増幅器を構成したり、異なる通過帯域のものを用いて、マルチバンド、マルチ通信システムの高周波回路部に用いたりすることが出来る。本発明のアイソレータモジュールは小型化可能な簡単な回路構成であるため、アイソレータモジュール自体を小型化可能であるとともに、高周波回路部を小型に構成することが出来る。
【００２４】
平衡型増幅器として構成されるアイソレータモジュールでは、各アイソレータ部の前後にハイブリッド回路や、２分配回路、あるいはバラン回路が配置される。したがって、扱う電力は従来よりも低電力で済むので、構成する部材も高電力対応のものを必要とせず、平衡型増幅器として機能するアイソレータモジュールを小型に構成することが出来る。
【００２５】
またアイソレータモジュールによって、増幅器への不要信号の逆流を防ぐのみならず、増幅器の負荷側のインピーダンスを安定させる。また雑音指数（ＮＦ）、直線性、相互変調波（ＩＭ）特性が劣化することもない。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施態様によるアイソレータモジュールの構成を説明する為の図である。
【図２】本発明の一実施態様によるアイソレータモジュールの等価回路を示す図である。
【図３】本発明の一実施態様の増幅器を複合して構成されたアイソレータモジュールを示す回路ブロックである。
【図４】本発明の一実施態様の平衡型増幅器として構成されたアイソレータモジュールを示す回路ブロックである。
【図５】本発明の一実施態様の平衡型増幅器として構成されたアイソレータモジュールを用いた高周波回路部の一例を示す回路ブロックである。
【図６】本発明の一実施態様の平衡型増幅器として構成されたアイソレータモジュールを用いた高周波回路部の他の例を示す回路ブロックである。
【図７】本発明の一実施態様の増幅器を複合して構成されたアイソレータモジュールを用いた高周波回路部の一例を示す回路ブロックである。
【図８】図７で示した高周波回路部のデュプレクサとして用いるスイッチ回路の構成例を示す等価回路である。
【図９】本発明の他の実施態様によるアイソレータモジュールの構成を説明する為の図である。
【図１０】本発明の他の実施態様によるアイソレータモジュールの等価回路を示す図である。
【図１１】本発明の他の実施態様によるアイソレータモジュールの構成を説明する為の図である。
【図１２】本発明の他の実施態様によるアイソレータモジュールの等価回路を示す図である。
【図１３】従来の平衡型増幅器とアイソレータを用いて構成された多段型低雑音増幅器の回路ブロックである。
【図１４】従来のマルチバンド対応のアイソレータの等価回路である。
【発明を実施するための形態】
【００２７】
以下本発明の非可逆回路素子について説明する。図１は、発明の一実施態様によるアイソレータモジュールの構成を説明する為の図であり、図２は本発明の一実施態様によるアイソレータモジュールの等価回路を示す。
【００２８】
このアイソレータモジュールは、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置され、第一中心導体で構成された第一インダクタンス素子Ｌａ１と、前記第一インダクタンス素子Ｌａ１と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ｃａ１と、前記第一並列共振回路に並列に接続された抵抗素子Ｒａと、第一出力ポートＰ１ｏｕｔとアースとの間に配置され、前記第一中心導体と磁気的に結合する第二中心導体で構成された第二インダクタンス素子Ｌａ２と、前記第二インダクタンス素子Ｌａ２と並列に接続して第二共振回路を構成する第二キャパシタンス素子Ｃａ２とを含む第一アイソレータ部と、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置され、第三中心導体で構成された第三インダクタンス素子Ｌｂ１と、前記第三インダクタンス素子Ｌｂ１と並列に接続して第三共振回路を構成する第三キャパシタンス素子Ｃｂ１と、前記第三並列共振回路に並列に接続された抵抗素子Ｒｂと、第二出力ポートＰ２ｏｕｔとアースとの間に配置され、前記第三中心導体と磁気的に結合する第四中心導体で構成された第四インダクタンス素子Ｌｂ２と、前記第四インダクタンス素子Ｌｂ２と並列に接続して第四共振回路を構成する第四キャパシタンス素子Ｃｂ２とを含む第二アイソレータ部とを備え、前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続される。
【００２９】
各アイソレータ部を構成する第一インダクタンス素子Ｌａ１、第二インダクタンス素子Ｌａ２、第三インダクタンス素子Ｌｂ１、第四インダクタンス素子Ｌｂ２は、それぞれ、フェリ磁性体であるマイクロ波フェライト部材７０ａ，７０ｂに設けられた導体３０ａ，３０ｂ，３１ａ，３１ｂ（中心導体と呼ぶ）により形成する。マイクロ波フェライト部材７０ａ，７０ｂには磁石（図示せず）によりバイアス磁界Ｈｄｃが印加されている。
【００３０】
第一インダクタンス素子Ｌａ１を構成する第１中心導体３０ａと、第二インダクタンス素子Ｌａ２を構成する第２中心導体３０ｂとを互いに絶縁された状態で交差させて、第一インダクタンス素子Ｌａ１と第二インダクタンス素子Ｌａ２とを磁気的に結合させる。また、第３インダクタンス素子Ｌｂ１を構成する第３中心導体３１ａと、第四インダクタンス素子Ｌｂ２を構成する第４中心導体３１ｂとを互いに絶縁された状態で交差させて、第三インダクタンス素子Ｌｂ１と第四インダクタンス素子Ｌｂ２とを磁気的に結合させる。第１及び第２中心導体３０ａ，３０ｂと第３及び第４中心導体３１ａ，３１ｂとを交差しないように構成して、磁気的な結合を生じさせないようにしている。
【００３１】
各アイソレータ部で扱う周波数帯が同じであれば、構成するリアクタンスの定数は同じとしても良いし、ばらつきを考慮して異ならせても構わない。周波数が異なるのであれば構成するリアクタンスの定数は各アイソレータ部で異なるように構成される。
【００３２】
第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間を通過する高周波信号に対して、第一並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第二並列共振回路で挿入損失特性が最小となる周波数が設定される。第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔの間に接続された抵抗素子Ｒａにより、第一出力ポートＰ１ｏｕｔから第一入力ポートＰ１ｉｎに逆流する電流は吸収される。
【００３３】
第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間を通過する高周波信号に対して、第三並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第四並列共振回路で挿入損失特性が最小となる周波数が設定される。第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔの間に接続された抵抗素子Ｒｂにより、第二出力ポートＰ２ｏｕｔから第二入力ポートＰ２ｉｎに逆流する電流は吸収される。
【００３４】
前記第二共振回路と前記第四共振回路は第五インダクタンス素子Ｌｃ１を介してアース接続される。この様な構成によって、高調波のトラップ回路として機能し、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間を通過する高周波信号に対して高調波を減衰させるとともに、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間を通過する高周波信号に対しても同様に機能する。
【００３５】
等価回路的に、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔとの間に配置された第一共振回路がハイパスフィルタとして機能し、第二共振回路がローパスフィルタとして機能する。また、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔとの間に配置された第三共振回路がハイパスフィルタとして機能し、第四共振回路がローパスフィルタとして機能する。第五インダクタンス素子Ｌｃ１により、高調波の減衰量を大きく出来、帯域通過フィルタとしても機能する。なお、各アイソレータ部で扱う周波数帯が異なるのであれば、第五インダクタンス素子Ｌｃ１は、相対的に低い周波数帯の高調波の減衰量を大きくするように設定される。
【００３６】
図３に増幅器と複合したアイソレータモジュールを示す。このアイソレータモジュール１０は、ユニットモジュール１の各アイソレータ部の第一入力ポートＰ１ｉｎと第二入力ポートＰ２ｉｎのそれぞれに、増幅器ＰＡ１、ＰＡ２が接続して構成される。図４に平衡型増幅器として構成されるアイソレータモジュールを回路ブロックとして示す。
このアイソレータモジュールは２端子対回路として構成され、入力ポートＩＮ１、ＩＮ２に接続される第１ハイブリッド回路２０ａと、出力ポートＯＵＴ１、ＯＵＴ２に接続される第２ハイブリッド回路２０ｂとの間にアイソレータモジュール１０が配置される。入力ポートＩＮ２、出力ポートＯＵＴ１はそれぞれに終端抵抗Ｒが接続されて、不平衡入力、不平衡出力のアイソレータモジュールとなる。なお、ハイブリッド回路に変えて、２分配回路、バラン回路としても良い。
【００３７】
この平衡型増幅器としたアイソレータモジュールの動作は、従来のものと同じなのでその説明を省略するが、図１３で示した多段型低雑音増幅器の回路に用いる場合、出力ポートＯＵＴ２からアイソレータを介さずに接続される第３増幅器からの反射電力は、ハイブリッド回路２０ｂによって２分配されて、アイソレータモジュールの第一出力ポートＰ１ｏｕｔと第二出力ポートＰ２ｏｕｔのそれぞれに入力する。第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔの間に接続された抵抗素子Ｒａ、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔの間に接続された抵抗素子Ｒｂにより、ジュール熱に変換されて電流は吸収される。この様に各抵抗素子Ｒａ、Ｒｂが扱う電力は従来の１／２で済み、小型の抵抗素子を用いることが可能となる。
【００３８】
特許文献１においては、アイソレータ１１５がどの様な回路構成はまでは記載がないが、入力、出力、終端の３つのポートを備えることから、図１４で示したアイソレータ２０３、２０４の様な、３つのＬＣ共振回路を備えるものと考えられる。アイソレータモジュールは４つのＬＣ共振回路を有するが、扱う電力が小さいので、アイソレータ１１５と比べて大型化することなく、むしろ各回路素子を小型に出来るので、全体としてもアイソレータモジュールは小型なものとなる。そして、アイソレータモジュールを用いて構成される高周波回路は、従来と同様に、雑音指数（ＮＦ）、直線性、相互変調波（ＩＭ）特性を向上することが出来る。
【００３９】
図５は平衡型増幅器としたアイソレータモジュールを用いて構成された無線通信装置の高周波回路部の一例を示す。第２ハイブリッド回路２０ｂ側の出力ポートＯＵＴ２に、アンテナＡＮＴ１と送信回路ＴＸ１と受信回路ＲＸ１との信号経路を分ける、異なる通過帯域を備えたフィルタを並列に接続して構成されるダイプレクサ回路５０ａを接続して構成している。この様な構成によれば、小型でありながら容易に送信電力を高めた高周波回路を提供することが出来る。なお、ダイプレクサ回路５０ａはスイッチ回路で構成されていても良い。
【００４０】
図６は平衡型増幅器としたアイソレータモジュールを用いて構成された無線通信装置の高周波回路部の他の例を示す。第２ハイブリッド回路２０ｂ側の出力ポートＯＵＴ１に、アンテナＡＮＴ１と送信回路ＴＸ１と受信回路ＲＸ１との信号経路を切り替えるスイッチ回で構成されたダイプレクサ回路６０ａを接続し、出力ポートＯＵＴ２に、アンテナＡＮＴ２と送信回路ＴＸ１と受信回路ＲＸ２との信号経路を切り替えるスイッチで構成されたダイプレクサ回路６０ｂを接続する。また、第１ハイブリッド回路２０ａ側には、入力ポートＯＵＴ１、ＯＵＴ２と送信回路ＴＸ１との信号経路を分けるスイッチ回で構成されたダイプレクサ回路６０ｃを接続して構成している。
【００４１】
ダイプレクサ回路６０ａ、６０ｂを構成するスイッチ回路の構成例を図８に示す。このスイッチ回路は、ＦＥＴ（電界効果トランジスタ）でなるスイッチング素子ＦＥＴ１〜４を用いた単極双投（ＳＰＤＴ）スイッチであって、共通ポートＳＰ１とポートＳＰ２、ポートＳＰ３のそれぞれの間にスイッチング素子ＦＥＴ１、ＦＥＴ２が配置され、ポートＳＰ２はスイッチン素子ＦＥＴ３と抵抗Ｒを介して接地され、ポートＳＰ３はスイッチン素子ＦＥＴ４を介して接地される。スイッチング素子としてはダイオードを用いても良い。スイッチング素子は制御ポートＶ１、Ｖ２（例えばＦＥＴのゲート）より制御電圧が与えられＯＮ／ＯＦＦの状態が制御される。
【００４２】
また、ダイプレクサ回路６０ｃを構成するスイッチ回路については図示しないが、図８に示したスイッチ回路をベースに、ポートＳＰ３はスイッチン素子ＦＥＴ４と抵抗Ｒを介して接地される構成とするのが好ましい。ダイプレクサ回路６０ａ〜６０ｃに設けられる各抵抗Ｒは、アイソレータモジュールの終端抵抗としても機能する。
【００４３】
入力ポートＩＮ１を介してアンテナＡＮＴ２と送信回路ＴＸ１を接続する場合には、入力ポートＩＮ２と出力ポートＯＵＴ１を抵抗Ｒで終端するように、各ダイプレクサ回路を制御する。また、入力ポートＩＮ２を介してアンテナＡＮＴ１と送信回路ＴＸ１を接続する場合には、入力ポートＩＮ１と出力ポートＯＵＴ２を抵抗Ｒで終端するように、各ダイプレクサ回路を制御する。この様な高周波回路によれば、小型でありながら送信電力を高め、かつ送信ダイバシチが可能な回路を容易に提供することが出来る。
【００４４】
図７は、異なる周波数帯に対応する増幅器と複合したアイソレータモジュールを用いた高周波回路部の構成例を示す。ユニットモジュール１の第一入力ポートＰ１ｉｎ側には、増幅器ＰＡ１が接続され、その入力側には送信回路ＴＸ１からの周波数帯ｆ１の高周波信号が入力する。第二入力ポートＰ２ｉｎ側には、増幅器ＰＡ２が接続され、その入力側には送信回路ＴＸ２からの周波数帯ｆ２の高周波信号が入力する。ユニットモジュール１の第一出力ポートＰｏｕｔ１にはダイプレクサ回路５０ａが接続され、第二出力ポートＰｏｕｔ２にはダイプレクサ回路５０ｂが接続される。それぞれのダイプレクサ回路はフィルタで構成しても良いし、スイッチで構成しても良い。送信回路ＴＸ１はアンテナＡＮＴ１と、送信回路ＴＸ２はアンテナＡＮＴ２とにそれぞれ接続可能な構成となる。
ユニットモジュール１は図１４で示したアイソレータよりも少ないＬＣ共振回路で、複数の周波数に対応可能とし、容易に高周波回路部を小型化することが出来る。
【００４５】
図９は、発明の他の実施態様によるアイソレータモジュールの構成を説明する為の図であり、図１０は本発明の他の実施態様によるアイソレータモジュールの等価回路を示す。このアイソレータモジュールは、第一出力ポートＰ１ｏｕｔとアースとの間に配置された第五キャパシタンス素子Ｃａ３と、第二出力ポートＰ２ｏｕｔとアースとの間に配置された第六キャパシタンス素子Ｃｂ３とを備える点で、図１で示したアイソレータモジュールと異なり、他の構成同じであるので、説明を省略する。
【００４６】
第一アイソレータ部の第一インダクタンス素子Ｌａ１及び第一キャパシタンス素子Ｃａ１を調整することにより、アイソレーションが最大となる共振周波数を決定し、第二インダクタンス素子Ｌａ２、第五インダクタンス素子Ｌｃ１、第二キャパシタンス素子Ｃａ２及び第五キャパシタンス素子Ｃａ３を調整することにより挿入損失が最小となるピーク周波数を決定する。
同様に、第二アイソレータ部の第三インダクタンス素子Ｌｂ１及び第三キャパシタンス素子Ｃｂ１を調整することにより、アイソレーションが最大となる共振周波数を決定し、第四インダクタンス素子Ｌｂ２、第五インダクタンス素子Ｌｃ１、第四キャパシタンス素子Ｃｂ２及び第六キャパシタンス素子Ｃｂ３を調整することにより挿入損失が最小となるピーク周波数を決定する。
【００４７】
この構成のアイソレータモジュールは、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔの間を通過する信号の通過帯域を広帯域とする。また、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔの間を通過する信号も同様である。
【００４８】
各アイソレータ部で扱う周波数帯が同じであれば、構成するリアクタンスの定数は同じとしても良いし、ばらつきを考慮して異ならせても構わない。周波数が異なるのであれば構成するリアクタンスの定数は各アイソレータ部で異なるように構成される。第一アイソレータ部と第二アイソレータ部で共通の第五インダクタンス素子Ｌｃ１は、相対的に低い周波数帯にあわせて通過帯域が広帯域となるように設定するのが好ましい。
【００４９】
図１１は、発明の他の実施態様によるアイソレータモジュールの構成を説明する為の図であり、図１２は本発明の他の実施態様によるアイソレータモジュールの等価回路を示す。このアイソレータモジュールは、前記第二インダクタンス素子Ｌａ２と前記第四インダクタンス素子Ｌｂ２とを第五インダクタンス素子Ｌｃ１を介してアース接続する。この点は、図１で示したアイソレータモジュールと同じ構成である。
【００５０】
前記第二インダクタンス素子Ｌａ２と前記第五インダクタンス素子Ｌｃ１とに、第二キャパシタンス素子Ｃａ２が並列に接続して第二共振回路を構成し、前記第四インダクタンス素子Ｌｂ２と前記第五インダクタンス素子Ｌｃ１とに、第四キャパシタンス素子Ｃｂ２が並列に接続して第四共振回路を構成する点で、図１で示したアイソレータモジュールと異なる。他の構成同じであるので、共通部分の説明を省略する。
【００５１】
第五インダクタンス素子Ｌｃ１を含んで第二共振回路と第四共振回路を構成することによって、この構成のアイソレータモジュールは、第一入力ポートＰ１ｉｎと第一出力ポートＰ１ｏｕｔの間を通過する信号の通過帯域を広帯域とする。また、第二入力ポートＰ２ｉｎと第二出力ポートＰ２ｏｕｔの間を通過する信号もまた同様である。
【００５２】
各アイソレータ部で扱う周波数帯が同じであれば、他の実施態様と同様に、構成するリアクタンスの定数は同じとしても良いし、ばらつきを考慮して異ならせても構わない。周波数が異なるのであれば構成するリアクタンスの定数は各アイソレータ部で異なるように構成され、第五インダクタンス素子Ｌｃ１は、相対的に高い周波数帯にあわせて通過帯域が広帯域となるように設定するのが好ましい。
【符号の説明】
【００５３】
１  アイソレータモジュール
２０ａ  第１ハイブリッド回路
２０ｂ  第２ハイブリッド回路
Ｐ１ｉｎ  第一入力ポート
Ｐ１ｏｕｔ  第一出力ポート
Ｐ２ｉｎ  第二入力ポート
Ｐ２ｏｕｔ  第二出力ポート
Ｌａ１  第一インダクタンス素子
Ｌａ２  第二インダクタンス素子
Ｌｂ１  第三インダクタンス素子
Ｌｂ２  第四インダクタンス素子
Ｌｃ１  第五インダクタンス素子
Ｃａ１  第一キャパシタンス素子
Ｃａ２  第二キャパシタンス素子
Ｃｂ１  第三キャパシタンス素子
Ｃｂ２  第四キャパシタンス素子
Ｒａ、Ｒｂ  抵抗素子
【図１】
0005936120.tif 000002
【図２】
0005936120.tif 000003
【図３】
0005936120.tif 000004
【図４】
0005936120.tif 000005
【図５】
0005936120.tif 000006
【図６】
0005936120.tif 000007
【図７】
0005936120.tif 000008
【図８】
0005936120.tif 000009
【図９】
0005936120.tif 000010
【図１０】
0005936120.tif 000011
【図１１】
0005936120.tif 000012
【図１２】
0005936120.tif 000013
【図１３】
0005936120.tif 000014
【図１４】
0005936120.tif 000015