(57)【特許請求の範囲】
【請求項１】
各々の一面に配向処理が施されており、対向配置された第１基板及び第２基板と、
誘電率異方性が負の液晶材料を用いて前記第１基板の一面と前記第２基板の一面との間に設けられた液晶層、
を含み、
前記第１基板及び前記第２基板は、前記液晶層の液晶分子が第１方向に略９０°のツイスト角で捻れた第１配向状態を生じるように前記配向処理の方向を設定され、
前記液晶層は、前記液晶分子が前記第１方向とは逆の第２方向に略９０°のツイスト角で捻れた第２配向状態を生じさせる性質のカイラル材を含有し、
前記液晶層に対して、前記第１基板及び前記第２基板の各一面にほぼ垂直な方向の電界と前記第１基板及び前記第２基板の各一面にほぼ平行な方向に電界のいずれかを選択的に印加する電界印加手段を更に含む、
液晶素子。
【請求項２】
前記カイラル材は、前記液晶層の層厚ｄに対するカイラルピッチの比ｄ／ｐが０．３以上０．９以下となるように添加されている、請求項１に記載の液晶素子。
【請求項３】
前記第１基板と前記第２基板のそれぞれと前記液晶層との界面における各プレティルト角が７０°以上９０°未満である、請求項１又は２に記載の液晶素子。
【請求項４】
前記第１基板と前記液晶層との界面におけるプレティルト角と前記第２基板と前記液晶層との界面におけるプレティルト角とが異なる、請求項３に記載の液晶素子。
【請求項５】
複数の画素部を備え、当該複数の画素部の各々が請求項１〜４の何れか１項に記載の液晶素子を用いて構成された、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子及び液晶表示装置における電気光学特性の改良技術に関する。
【背景技術】
【０００２】
特開２０１１−２０３５４７号公報（特許文献１）には、２つの配向状態間の遷移を利用する新規な液晶表示素子（リバースＴＮ型液晶素子）が開示されている。この先行例にかかる液晶表示素子は、配向処理された第１基板および第２基板とこれらの間に配置されてツイスト配向する液晶層を有しており、液晶層にはカイラル材が含まれる。そして、液晶層において、カイラル材を含まなかった場合に液晶分子が捻れる旋回方向を第１旋回方向とするとき、カイラル材は液晶分子に第１旋回方向とは反対の第２旋回方向への旋回性を与える。また、第１基板と第２基板は、それぞれ２０°以上４５°以下のプレティルト角が発現するように配向処理されている。第１基板と第２基板には、液晶層の層厚方向およびこれに直交する方向のそれぞれに電界を発生させることが可能な電極が設けられている。かかる構成によれば、表示状態を維持可能なメモリ性を有し、かつ高いコントラスト比を得られる表示品質に優れた液晶表示素子を得ることができる。
【０００３】
しかしながら、上記した先行例の液晶表示素子は、基板面に対して法線方向（すなわち正面方向）ではなく、この法線方向から４０°程度傾いた方向において最大のコントラスト比が得られる。このようなコントラスト特性は、例えば反射型ディスプレイとしての用途には比較的に適しているが、透過型ディスプレイとしての用途においてはあまり好ましくない。このため、正面方向におけるコントラスト比を向上させることが望まれていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２０３５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明に係る具体的態様は、２つの配向状態間の遷移を利用する液晶素子における正面方向のコントラスト比を向上することが可能な技術を提供することを目的の１つとする。
本発明に係る具体的態様は、２つの配向状態間の遷移を利用する液晶素子を用いる液晶表示装置における正面方向のコントラスト比を向上することが可能な技術を提供することを目的の１つとする。
【課題を解決するための手段】
【０００６】
本発明に係る一態様の液晶素子は、（ａ）各々の一面に配向処理が施されており、対向配置された第１基板及び第２基板と、（ｂ）誘電率異方性が負の液晶材料を用いて第１基板の一面と第２基板の一面との間に設けられた液晶層を含み、（ｃ）第１基板及び第２基板は、液晶層の液晶分子が第１方向に捻れた第１配向状態を生じるように配向処理の方向を設定され、（ｄ）液晶層は、液晶分子が第１方向とは逆の第２方向に捻れた第２配向状態を生じさせる性質のカイラル材を含有し、（ｅ）液晶層に対して、第１基板及び第２基板の各一面にほぼ垂直な方向の電界と第１基板及び第２基板の各一面にほぼ平行な方向に電界のいずれかを選択的に印加する電界印加手段を更に含む、液晶素子である。
【０００７】
上記構成によれば、２つの配向状態間の遷移を利用する液晶素子における正面方向のコントラスト比を向上することが可能となる。また、電界を利用して第１配向状態と第２配向状態の遷移を容易に生じさせることができる。
【０００８】
上記の液晶素子において、カイラル材は、液晶層の層厚ｄに対するカイラルピッチの比ｄ／ｐが０．３以上０．９以下となるように添加されていることが好ましい。
【０００９】
この条件を満たすことにより、コントラスト比をより向上することができる。
【００１０】
また、上記の液晶素子においては、第１基板と第２基板のそれぞれと液晶層との界面におけるプレティルト角が７０°以上９０°未満であることが好ましい。
【００１１】
この条件を満たすことにより、コントラスト比をより向上することができる。
【００１２】
上記の液晶素子においては、第１基板と液晶層との界面におけるプレティルト角と第２基板と液晶層との界面におけるプレティルト角とが異なることも好ましい。
【００１３】
これにより、液晶層の状態遷移後の配向状態の保持時間をより長くすることができる。
【００１４】
本発明に係る一態様の液晶表示装置は、複数の画素部を備え、当該複数の画素部のそれぞれが上記した本発明に係る液晶素子を用いて構成された、液晶表示装置である。
【００１５】
上記の構成によれば、液晶素子の２つの配向状態の双安定性（メモリ性）を利用することにより、電力消費が少なく、特に正面方向のコントラストの高い液晶表示装置を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】図１はリバースＴＮ型液晶素子の動作を概略的に示す模式図である。
【図２】図２はリバースＴＮ型液晶素子の構成例を示す断面図である。
【図３】図３は液晶層に対して各電極を用いて与えられる電界について説明する模式的な断面図である。
【図４】図４は液晶表示装置の構成例を模式的に示す図である。
【図５】図５（Ａ）は実施例１の液晶素子の構造を模式的に示す平面図であり、図５（Ｂ）は、各ラビング方向と液晶層の配向状態との関係を示す図である。
【図６】図６は実施例１の液晶素子に用いた配向膜材料とプレティルト角の関係を示す図である。
【図７】図７は実施例２の液晶素子に用いた配向膜材料の焼成温度とプレティルト角の関係を示す図である。
【図８】図８（Ａ）は実施例３の液晶素子の構造を模式的に示す平面図であり、図８（Ｂ）は各ラビング方向と液晶層の配向状態との関係を示す図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
図１は、リバースＴＮ型液晶素子の動作を概略的に示す模式図である。リバースＴＮ型液晶素子は、対向配置された上側基板１および下側基板２と、それらの間に設けられた液晶層３を基本的な構成として備える。上側基板１と下側基板２のそれぞれの表面にはラビング処理などの配向処理が施される。これらの配向処理の方向（図中に矢印で示す）が９０°前後の角度で互いに交差するようにして上側基板１と下側基板２とが相対的に配置される。液晶層３は、ネマチック液晶材料を上側基板１と下側基板２の間の注入することによって形成される。この液晶層３には、液晶分子をその方位角方向において特定の方向（図１の例では右旋回方向）にねじれさせる作用を生じるカイラル材が添加された液晶材料が用いられる。このようなリバースＴＮ型液晶素子において、負の誘電率異方性を有する液晶材料を用いて液晶層３を形成し、かつプレティルト角を垂直に近い高い角度（例えば７０°〜９０°）に設定すると、初期状態においては液晶層３の液晶分子が左旋回方向に捻れるリバースツイスト状態（ユニフォームツイスト状態）となり、その状態が非常に安定となる。また、このリバースツイスト状態の液晶層３の層厚方向に飽和電圧を超える電圧を印加すると、液晶層３の液晶分子がカイラル材の作用による捻れ力が発生する右旋回方向にスプレイ配向しながら捻れるスプレイツイスト状態に遷移し、その状態が比較的に安定となる。さらに、スプレイツイスト状態の液晶層３の層厚方向と直交する方向（基板面に水平な方向）に電圧を印加すると、液晶層３がリバースツイスト状態へ再び遷移する。以上のことから、リバースＴＮ型液晶素子において２つの配向状態間を自在に遷移させるためには、液晶層の層厚方向に対する電界（縦電界）とこれに直交する方向の電界（横電界）を発生させる必要がある。これらの縦電界と横電界を自在に与えるための素子構造について、以下に具体例を挙げて説明する。
【００１９】
図２は、リバースＴＮ型液晶素子の構成例を示す断面図である。図２に示す本実施形態の液晶素子は、第１基板（上側基板）５１と第２基板（下側基板）５４の間に液晶層６０を介在させた基本構成を有する。第１基板５１の外側には第１偏光板６１が配置され、第２基板５４の外側には第２偏光板６２が配置されている。以下、さらに詳細に液晶素子の構造を説明する。なお、液晶層６０の周囲を封止するシール材等の部材については図示および説明を省略する。
【００２０】
第１基板５１および第２基板５４は、それぞれ、例えばガラス基板、プラスチック基板等の透明基板である。図示のように、第１基板５１と第２基板５４とは、互いの一面が対向するようにして、所定の間隙（例えば数μｍ）を設けて貼り合わされている。なお、特段の図示を省略するが、いずれかの基板上に薄膜トランジスタ等のスイッチング素子が形成されていてもよい。
【００２１】
第１電極５２は、第１基板５１の一面側に設けられている。また、第２電極５５は、第２基板５４の一面側に設けられている。第１電極５２および第２電極５５は、それぞれ、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。
【００２２】
絶縁膜（絶縁層）５６は、第２基板５４上に第２電極５５を覆うようにして設けられている。この絶縁膜５６は、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜あるいはこれらの積層膜などの無機絶縁膜、または有機絶縁膜（例えばアクリル系有機絶縁膜）である。
【００２３】
第３電極５８、第４電極５９は、それぞれ、第２基板５４上の前述した絶縁膜５６上に設けられている。本実施形態における第３電極５８および第４電極５９は、それぞれ複数の電極枝を有する櫛歯状電極であり、互いの電極枝が交互に並ぶようにして配置されている（後述の図４参照）。第３電極５８および第４電極５９は、それぞれ、例えばインジウム錫酸化物（ＩＴＯ）などの透明導電膜を適宜パターニングすることによって構成されている。第３電極５８、第４電極５９のそれぞれの電極枝は、例えば２０μｍ幅であり、電極間隔を２０μｍに設定して配置される。
【００２４】
配向膜５３は、第１基板５１の一面側に、第１電極５２を覆うようにして設けられている。また、配向膜５７は、第２基板５４の一面側に、第３電極５８および第４電極５９を覆うようにして設けられている。各配向膜５３、５７には所定の配向処理（例えばラビング処理）が施されており、各々の配向処理の方向のなす角度が例えば９０°前後に設定される。
【００２５】
液晶層６０は、第１基板５１と第２基板５４の相互間に設けられている。液晶層６０を構成する液晶材料の誘電率異方性Δεは負（Δε＜０）である。液晶層６０に図示された太線は、液晶層６０に電圧が印加されていない初期状態における液晶分子の配向方位を模式的に示したものである。
【００２６】
第１偏光板６１は、第１基板５１の外側に配置されている。本実施形態ではこの第１偏光板６１側から利用者によって視認される。第２偏光板６２は、第２基板５４の外側に配置されている。これらの第１偏光板６１と第２偏光板６２は、例えば互いの透過軸を略直交させて配置される（クロスニコル配置）。
【００２７】
図３は、液晶層に対して各電極を用いて与えられる電界について説明する模式的な断面図である。図３（Ａ）は、第１〜第４電極の配置を平面視において示した模式図である。図３（Ｂ）〜図３（Ｄ）は、第１〜第４電極の配置を断面で示した模式図である。第１電極５２と第２電極５５は互いに対向配置されており、両者の重畳する領域内に、第３電極５８と第４電極５９が配置されている。また、第３電極５８の複数の電極枝と第４電極５９の複数の電極枝とは、１つずつ交互に繰り返すように配置されている。
【００２８】
図３（Ｂ）に示すように、第１電極５２と第２電極５５の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第１基板５１および第２基板５４の厚さ方向（セル厚方向）に沿った電界（縦電界）となる。
【００２９】
また、図３（Ｃ）に示すように、第３電極５８と第４電極５９の間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第１基板５１および第２基板５４の各一面にほぼ平行な方向の電界（横電界）となる。以後、このような電界を用いるモードを「ＩＰＳモード」と称する場合もある。
【００３０】
また、図３（Ｄ）に示すように、絶縁膜５６を挟んで対向配置された第２電極５５と第３電極５８および第４電極５９との間に電圧を印加することにより、両電極間に電界を発生させることができる。この場合の電界は、図示のように第１基板５１および第２基板５４の各一面にほぼ平行な方向に沿った電界（横電界）となる。以後、このような電界を用いるモードを「ＦＦＳモード」と称する場合もある。
【００３１】
本実施形態の液晶素子は、例えば、初期状態において液晶層６０の液晶分子がリバースツイスト状態に配向する。これに対して、上記したように第１電極５２と第２電極５５を用いて縦電界を発生させると液晶層６０の液晶分子の配向状態がスプレイツイスト状態へ遷移する。その後、第３電極５８と第４電極５９を用いて横電界を発生させると（ＩＰＳモード）、液晶層６０の配向状態がリバースツイスト状態へ遷移する。また、第２電極５５、第３電極５８、第４電極５９を用いて横電界を発生させた場合（ＦＦＳモード）でも同様に液晶層６０の配向状態がスプレイツイスト状態からリバースツイスト状態へ遷移する。ＩＰＳモードとの比較では、ＦＦＳモードのほうが液晶層６０の配向状態をより均一に遷移させることができる。これは、第３電極５８、第４電極５９の各電極上にも横電界が印加されるためである。したがって、開口率（透過率、コントラスト比）の面からはＦＦＳモードがより適しているといえる。
【００３２】
次に、液晶素子の製造方法の一例について詳細に説明する。
【００３３】
ＩＴＯ膜付きガラス基板のＩＴＯ膜をパターニングすることにより、第１電極５２を有する第１基板５１を作製する。ここでは一般的なフォトリソグラフィ技術によってＩＴＯ膜のパターニングを行うことができる。ＩＴＯエッチング方法としてはウェットエッチング（第二塩化鉄）を用いる。ここでの第１電極５２の形状パターンは、取り出し電極部分と表示の画素にあたる部分にＩＴＯ膜が残るようにする。同様にして、ＩＴＯ膜付きガラス基板のＩＴＯ膜をパターニングすることにより、第２電極５５を有する第２基板５４を作製する。
【００３４】
次いで、第２基板５４の第２電極５５上に絶縁膜５６を形成する。その際、取り出し電極部分には絶縁膜５６が形成されないよう工夫する必要がある。その方法としては、あらかじめ取り出し電極部分にレジストを形成しておいて絶縁膜５６の形成後にリフトオフする方法や、メタルマスクなどにより取り出し電極部分を隠した状態でスパッタ法などにより絶縁膜５６を形成する方法などが挙げられる。また、絶縁膜５６としては、有機絶縁膜、あるいは酸化珪素膜や窒化珪素膜等の無機絶縁膜及びそれらの組み合わせ等が挙げられる。ここでは、アクリル系有機絶縁膜と酸化珪素膜（ＳｉＯ２膜）の積層膜を絶縁膜５６として用いる。
【００３５】
取り出し電極部分（端子部分）には耐熱性のフィルム（ポリイミドテープ）を貼り、その状態で有機絶縁膜の材料液をスピンコートする。例えば、２０００ｒｐｍにて３０秒間スピンさせる条件で、膜厚１μｍを得る。これをクリーンオーブンにて焼成する（例えば、２２０℃、１時間）。耐熱性のフィルムを貼ったままでＳｉＯ２膜をスパッタ法（交流放電）により成膜する。例えば、８０℃に基板加熱し、１０００Å形成する。ここで耐熱性のフィルムを剥がすと、有機絶縁膜、ＳｉＯ２膜ともきれいに剥がすことができる。その後、クリーンオーブンにて焼成する（例えば、２２０℃、１時間）。これは、ＳｉＯ２膜の絶縁性と透明性を上げるためである。ＳｉＯ２膜を形成する必要性は必ずしも無いが形成によりその上に形成するＩＴＯ膜の密着性及びパターニング性が向上するため、形成することが望ましい。また、絶縁性も向上する。一方、有機絶縁膜を形成せずにＳｉＯ２膜のみで絶縁性をとる方法が考えられるが、その場合にはＳｉＯ２膜は多孔質になりやすいため膜厚を４０００Å〜８０００Å程度確保することが望ましい。また、ＳｉＮｘとの積層膜にしてもよい。なお、無機絶縁膜の形成方法としてスパッタ法を述べたが、真空蒸着法、イオンビーム法、ＣＶＤ法（化学気相堆積法）などの形成方法を用いてもよい。
【００３６】
次いで、絶縁膜５６上に第３電極５８および第４電極５９を形成する。具体的には、まず絶縁膜５６上にＩＴＯ膜をスパッタ法（交流放電）にて形成する。これを、例えば１００℃に基板加熱し、約１２００Å程度のＩＴＯ膜を全面に形成する。このＩＴＯ膜を一般的なフォトリソグラフィ技術によってパターニングする。このときのフォトマスクとしては、上記した図４に示したような櫛歯状電極に対応する遮光部分を有するものを用いる。櫛歯状の電極として、例えば、電極枝の幅を２０μｍまたは３０μｍの２種類、電極間隔２０μｍ、３０μｍ、５０μｍ、１００μｍ、２００μｍの５種類を用いる。なお、上記の取り出し電極部分にもパターンが無いとエッチングにより下側のＩＴＯ膜も除去されるので、取り出し電極部分にもパターンが形成されているフォトマスクを用いる。
【００３７】
上記のようにして作製した第１基板５１および第２基板５４を洗浄する。具体的には、まず水洗（ブラシ洗浄もしくはスプレー洗浄、純水洗浄）をし、水切り後にＵＶ洗浄をし、最後にＩＲ乾燥を行う。
【００３８】
次いで、第１基板５１、第２基板５４のそれぞれに配向膜５３、５７を形成する。配向膜５３、５７としては、例えば水平配向膜材料と垂直配向膜材料を適宜の割合で混合した配向膜材料が用いられ、あるいは比較的に極角方向の配向規制力が弱い垂直配向膜材料が用いられる。配向膜の材料液（配向材）を第１基板５１、第２基板５４のそれぞれの一面に塗布し、これらをクリーンオーブンにて焼成する。配向膜の材料液の塗布方法としてはフレキソ印刷、インクジェット印刷、もしくはスピンコートが用いられる。ここではスピンコートを用いるが、他の方式を用いても結果は同様である。配向膜５３、５７の膜厚は、例えば５００Å〜８００Åとなるようにする。次いで、各配向膜５３、５７に対し、配向処理としてのラビング処理を行う。ラビング時の押し込み量は、例えば０．３〜１．２ｍｍに設定する。これにより、各配向膜５３、５７が液晶分子に対して７０°〜９０°程度のプレティルト角を発現し得る。
【００３９】
次いで、第１基板５１と第２基板５４を貼り合わせる。第１基板５１上にはあらかじめスペーサー材を散布し、さらにシール材を印刷する。スペーサー材としては、例えば粒径４μｍのものを用いる。第１基板５１と第２基板５４の貼り合わせを行う時には、各基板に対するラビング処理の方向が互いに９０°程度の範囲の角度で交差するようにする。その後、基板間に液晶材料を注入することにより液晶層６０を形成する。この液晶材料にはカイラル材が添加される。カイラル材の添加量は適宜に設定される（好適な一例については後述する）。
【００４０】
その後、第１偏光板６１、第２偏光板６２のそれぞれを取り付ける。第１偏光板６１と第２偏光板６２は、各々の透過軸をラビング方向と平行もしくは直交するように配置し、かつ両者がクロスニコル配置となるようにする。以上により、本実施形態の液晶素子が完成する。
【００４１】
次に、上記の液晶素子の有するメモリー性を利用した低消費電力駆動が可能な液晶表示装置の構成例について説明する。
【００４２】
図４は、液晶表示装置の構成例を模式的に示す図である。図４に示す液晶表示装置は、複数の画素部７４をマトリクス状に配列して構成される単純マトリクス型の液晶表示装置であり、各画素部７４として上記した液晶素子が用いられている。具体的には、液晶表示装置は、Ｘ方向に延びるｍ本の制御線Ｂ１〜Ｂｍと、これらの制御線Ｂ１〜Ｂｍに対して制御信号を与えるドライバー７１と、各々が制御線Ｂ１〜Ｂｍと交差してＹ方向に延びるｎ本の制御線Ａ１〜Ａｎと、これらの制御線Ａ１〜Ａｎに対して制御信号を与えるドライバー７２と、各々が制御線Ｂ１〜Ｂｍと交差してＹ方向に延びるｎ本の制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎと、これらの制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎに対して制御信号を与えるドライバー７３と、制御線Ｂ１〜Ｂｍと制御線Ａ１〜Ａｎとの各交点に設けられた画素部７４と、を含んで構成されている。
【００４３】
各制御線Ｂ１〜Ｂｍ、Ａ１〜Ａｎ、Ｃ１〜ＣｎおよびＤ１〜Ｄｎは、例えば、ストライプ状に形成されたＩＴＯ等の透明導電膜からなる。制御線Ｂ１〜ＢｍとＡ１〜Ａｎとが交差する部分が上記した第１電極５２および第２電極５５として機能する（図２参照）。また、制御線Ｃ１〜Ｃｎについては、各画素部７４に相当する領域に設けられ第３電極５８としての櫛歯状の電極枝（図４においては図示省略）と接続されている。同様に、制御線Ｄ１〜Ｄｎについては、各画素部７４に相当する領域に設けられ第４電極５９としての櫛歯状の電極枝（図４においては図示省略）と接続されている。
【００４４】
図４に示す構成の液晶表示装置の駆動法としては種々の方法が考えられる。例えば、制御線Ｂ１、Ｂ２、Ｂ３・・・とライン毎に表示書き換えを行う方法（線順次駆動法）について説明する。この場合には、相対的に明るい表示としたい画素部７４には縦電界を印加し、相対的に暗い表示としたい画素部７４には横電界を印加すればよい。
【００４５】
例えば、制御線Ｂ１には配向状態の遷移が生じない程度の矩形波電圧（例えば５Ｖ程度で１５０Ｈｚ）を印加し、制御線Ａ１〜Ａｎ、Ｃ１〜ＣｎおよびＤ１〜Ｄｎにはそれと同期し、もしくは半周期ずれた閾値電圧程度の矩形波電圧（例えば５Ｖ程度で１５０Ｈｚ）を印加する。
【００４６】
詳細には、制御線Ａ１〜Ａｎのうち、明るい表示としたい画素部７４に対応する制御線には、制御線Ｂ１に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎには電圧を印加しない。それにより、画素部７４の液晶素子には実効的に１０Ｖ程度の電圧（縦電界）が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層６０に配向状態の遷移を生じさせ、当該画素部７４の透過率を変化させることができる。一方、制御線Ａ１〜Ａｎのうち、表示を変化させる必要がない画素部７４に対応する制御線には、制御線Ｂ１に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎには電圧を印加しない。それにより、当該画素部７４では実効的に電圧が印加されていない状態となる。したがって、液晶層６０には配向状態の遷移が生じず、透過率が変化しない。
【００４７】
また、制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎのうち、明るい表示としたい画素部７４に対応する制御線には、制御線Ｂ１に印加した矩形波電圧と半周期ずれた矩形波電圧を印加する。このとき制御線Ａ１〜Ａｎには電圧を印加しない。それにより、画素部７４の液晶素子には実効的に１０Ｖ程度の電圧（横電界）が印加される状態となる。この電圧が飽和電圧以上であるとすれば、液晶層６０に配向状態の遷移を生じさせ、当該画素部７４の透過率を変化させることができる。一方、制御線Ｃ１〜ＣｎおよびＤ１〜Ｄｎのうち、表示を変化させる必要がない画素部７４に対応する制御線には、制御線Ｂ１に印加される矩形波電圧と同期した矩形波電圧を印加する。このときも制御線Ａ１〜Ａｎには電圧を印加しない。それにより、当該画素部７４では実効的に電圧が印加されていない状態となる。したがって、液晶層６０には配向状態の遷移が生じず、透過率が変化しない。
【００４８】
以上のような駆動を制御線Ｂ２、Ｂ３・・・と順次に実行していくことによりドットマトリクス表示が可能となる。このような駆動により書き換えられた表示状態は半永久的に保持することが可能である。この表示を書き換えるには再び制御線Ｂ１から上記の制御を実行すればよい。なお、ここではいわゆる単純マトリクス型の液晶表示装置について本発明を適用した例を示したが、薄膜トランジスタ等を用いたアクティブマトリクス型の液晶表示装置について本発明を適用することも可能である。アクティブマトリクス型の液晶表示装置の場合には制御線Ｂ１等のライン毎に書き換える必要がなくなるので書き換え時間を短縮できる。また、しきい値に対して２倍以上の電圧の印加も可能になるので更に高速に書き換えが可能になる。ただし、片側の基板に横電界用と縦電界用の電極があるため、１画素あたり２つの薄膜トランジスタ等が必要になる。
【００４９】
次に、いくつかの実施例を説明する。
【００５０】
（実施例１）
図５（Ａ）は実施例１の液晶素子の構造を模式的に示す平面図である。実施例１の液晶素子は、上記した図２に示した断面構造を有する液晶素子であり、第１基板（上側基板）および第２基板（下側基板）にはそれぞれラビング処理が施された。第１基板へのラビング方向ＲＵは図中において下向き方向であり、第２基板へのラビング方向ＲＬは図中において右向きであり、両者は互いに直交している（ツイスト角φ＝９０°）。図５（Ｂ）は、各ラビング方向と液晶層の配向状態との関係を示す図である。また、各偏光板は、互いの透過軸Ａ，Ｐが直交し、かつ各透過軸がラビング方向と±４５°ずれるように配置された（図５（Ａ）参照）。
【００５１】
実施例１では、第１基板および第２基板のそれぞれには、水平配向膜材料と垂直配向膜材料を混合したものを用いて配向膜が形成された。配向膜材料の焼成温度を２２０℃に設定し、焼成時間は６０分間とした。各配向膜の膜厚は５００Å〜８００Åとした。ラビング処理については、ラビング時の押し込み量を０．３ｍｍ、ローラー回転数を１０００ｒｐｍ、ステージ移動速度を７．５６ｍｍ／ｓｅｃとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチｐが１２．１２μｍとなるように添加した。図６は、実施例１の液晶素子に用いた配向膜材料とプレティルト角の関係を示す図である。なお、ここでいうプレティルト角は基板面を基準（０°）として規定した。実施例１では、基板面に対して垂直に近いプレティルト角に制御するために、所定の水平配向膜材料に対して所定の垂直配向膜材料を３，５，７，１０ｗｔ％の各割合で混合した。その結果として、７０°、８４°、８７°、８９°のプレティルト角が得られた。また、実施例１では、第１基板と第２基板の相互間隔（セル厚）は０μｍより大きく１２μｍ以下の間で調整し、いくつかのセル厚の液晶素子を作製した。また、プレティルト角についても、上記したいくつかの値を適宜に選択した。以下に、いくつかの条件で作製した液晶素子について説明する。
【００５２】
まず、第１基板、第２基板のいずれもプレティルト角を８７°に設定し、セル厚については適宜に設定した液晶素子について、透過光の状態（表示状態）を観察した。各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態（黒状態）となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比ｄ／ｐを０．９以上に設定した液晶素子については、初期状態において表示状態が明状態（白状態）となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態（白状態）となった。この縦電界をオフとした後には、ｄ／ｐが０．７〜０．８の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。なお、縦電界をオフとしてから１分間経過後には僅かな部分のみメモリー状態が維持された。
【００５３】
また、第１基板のプレティルト角を８７°、第２基板のプレティルト角を８４°と設定し、セル厚については適宜に設定した液晶素子について、透過光の状態（表示状態）を観察した。上記と同様に各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態（黒状態）となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比ｄ／ｐを０．８以上に設定した液晶素子については、初期状態において表示状態が明状態（白状態）となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態（白状態）となった。この縦電界をオフとした後には、ｄ／ｐが０．６〜０．８の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。さらに、縦電界をオフとしてから２０分間程度経過後にもメモリー状態が維持された。このことから、第１基板と第２基板のそれぞれにおけるプレティルト角を異なる大きさとすることで、メモリー状態の保持時間を向上させる効果が得られることが分かった。
【００５４】
（実施例２）
実施例２の液晶素子の構造は上記した実施例１と同様であり、ツイスト角φはリバースツイスト状態（シンメトリック配向）の９０°とした（図５参照）。実施例２では、第１基板および第２基板のそれぞれには、極角方向の配向規制力が弱い垂直配向膜材料を用いて配向膜が形成された。各配向膜の膜厚は５００Å〜８００Åとした。ラビング処理については、ラビング時の押し込み量を０．３ｍｍ、ローラー回転数を１０００ｒｐｍ、ステージ移動速度を７．５６ｍｍ／ｓｅｃとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチｐが１２．１２μｍとなるように添加した。図７は、実施例２の液晶素子に用いた配向膜材料の焼成温度とプレティルト角の関係を示す図である。ここでいうプレティルト角は基板面を基準（０°）として規定した。実施例２では、基板面に対して垂直に近いプレティルト角に制御するために、配向膜材料の焼成温度を１９０℃、２１０℃、２３０℃、２５０℃のそれぞれに設定し、焼成時間はすべて６０分間とした。その結果として、８８°、７９°、７３°、２６°のプレティルト角が得られた。また、実施例２では、第１基板と第２基板の相互間隔（セル厚）は０μｍより大きく１２μｍ以下の間で調整し、いくつかのセル厚の液晶素子を作製した。しかしながら、第１基板と第２基板のプレティルト角をそれぞれ８８°と同じにした場合、一方を８８°で他方を７９°にした場合などの各条件で作製した液晶素子のいずれについても電界印加による表示状態の変化がみられず、メモリー状態も見られなかった。
【００５５】
（実施例３）
図８（Ａ）は実施例３の液晶素子の構造を模式的に示す平面図である。実施例３の液晶素子は、上記した図２に示した断面構造を有する液晶素子であり、第１基板（上側基板）および第２基板（下側基板）にはそれぞれラビング処理が施された。第１基板へのラビング方向ＲＵは図中において上向き方向であり、第２基板へのラビング方向ＲＬは図中において右向きであり、両者は互いに直交している。ツイスト角φはスプレイツイスト状態（アンチシンメトリック配向）の９０°とした。図８（Ｂ）は各ラビング方向と液晶層の配向状態との関係を示す図である。また、各偏光板は、互いの透過軸Ａ，Ｐが直交し、かつ各透過軸がラビング方向と±４５°ずれるように配置された（図８（Ａ）参照）。実施例３では、上記の実施例２と同様に極角方向の配向規制力が弱い垂直配向膜材料を用いて配向膜が形成された（図７参照）。各配向膜の膜厚は５００Å〜８００Åとした。ラビング処理については、ラビング時の押し込み量を０．３ｍｍ、ローラー回転数を１０００ｒｐｍ、ステージ移動速度を７．５６ｍｍ／ｓｅｃとした。液晶材料としては、負の誘電率異方性を有する液晶材料を用い、カイラル材をカイラルピッチｐが１２．１２μｍとなるように添加した。実施例３では、第１基板と第２基板の相互間隔（セル厚）は０μｍより大きく１２μｍ以下の間で調整し、いくつかのセル厚の液晶素子を作製した。また、プレティルト角についても、上記したいくつかの値を適宜に選択した。以下に、いくつかの条件で作製した液晶素子について説明する。
【００５６】
まず、第１基板、第２基板のいずれもプレティルト角を８８°（焼成温度１９０℃）に設定し、セル厚については適宜に設定した液晶素子について、透過光の状態（表示状態）を観察した。各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態（黒状態）となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比ｄ／ｐを０．９以上に設定した液晶素子については、初期状態において表示状態が明状態（白状態）となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態（白状態）となった。この縦電界をオフとした後には、ｄ／ｐが０．３〜０．７の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。なお、縦電界をオフとしてから１分間経過後には僅かな部分のみメモリー状態が維持された。
【００５７】
また、第１基板のプレティルト角を７９°、第２基板のプレティルト角を７３°と設定し、セル厚については適宜に設定した液晶素子について、透過光の状態（表示状態）を観察した。上記と同様に各液晶素子は、初期状態においては液晶層がリバースツイスト状態であり液晶層内の液晶分子は垂直に近い配向であるため、表示状態は暗状態（黒状態）となっていた。ただし、セル厚を大きく設定し、セル厚とカイラルピッチの比ｄ／ｐを０．８以上に設定した液晶素子については、初期状態において表示状態が明状態（白状態）となっており、これを顕微鏡観察したところフィンガープリント配向が観察された。また、各液晶素子に対して縦電界を印加することにより、表示状態が明状態（白状態）となった。この縦電界をオフとした後には、ｄ／ｐが０．３〜０．７の範囲に設定された液晶素子において、表示状態が明状態のまま維持された。すなわち、メモリー性が確認された。この縦電界をオフとした後のメモリー状態においても非常に高いコントラスト比が得られた。さらに、縦電界をオフとしてから２０分間程度経過後にもメモリー状態が維持された。以上の結果から、第１基板と第２基板のそれぞれにおけるプレティルト角を異なる大きさとすることで、メモリー状態の保持時間を向上させる効果が得られることが分かった。また、初期状態をスプレイツイスト状態（アンチシンメトリック配向）の９０°にすることで、メモリー状態が維持されるｄ／ｐの範囲が０．３〜０．７と広くなることが分かった。また、プレティルト角を小さくすることによりメモリー状態の保持時間が向上した。これは、液晶分子の配向方向が水平に近づくことで方位角方向への捻れの影響が強まり、安定状態を保っているためと考えられる。
【００５８】
以上のように、本実施形態並びに各実施例によれば、コントラストの高い明表示状態、暗表示状態の双安定表示を簡便に実現できる。特に暗表示の透過率が低く、正面から見たときもはっきりとした表示を実現できる。
【００５９】
また、液晶素子の製造工程は、基本的には一般的な液晶素子の製造工程と全く同じであり、異なるのは配向膜材料、ラビング条件（押し込み量）、焼成条件等であるが、これらは一般的な製造工程でも管理される条件であるためコストアップの要因は少ない。すなわち、一般的な液晶素子と同様の製造技術で安価に製造が可能である。
【００６０】
また、本実施形態等の液晶素子は、表示状態にメモリー性を有することから電力消費が少なく低消費電力駆動が可能であり、透過型ディスプレイ、透反ディスプレイ、反射型ディスプレイのいずれの場合にも好適なディスプレイを実現できる。特に反射型ディスプレイに適用した場合にはメリットが大きい。
【００６１】
また、配向状態のメモリー性を利用した駆動方法（線順次書き換え法等）の適用が可能になるので、薄膜トランジスタ等のスイッチング素子を用いることなく単純マトリクス表示により大容量のドットマトリクス表示が可能である。従って低コストで大容量表示が可能になる。
【００６２】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上記では各偏光板の透過軸を略直交させたノーマリーホワイト型について説明していたが、ノーマリーブラック型としてもよい。ただし、ノーマリーホワイト型のほうがより高いコントラストを得やすい。
【符号の説明】
【００６３】
１：上側基板
２：下側基板
３：液晶層
５１：第１基板
５２：第１電極
５３、５７：配向膜
５４：第２基板
５５：第２電極
５６：絶縁膜
５８：第３電極
５９：第４電極
６０：液晶層
６１：第１偏光板
６２：第２偏光板
７１、７２、７３：ドライバー
７４：画素部
Ａ１〜Ａｎ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎ：制御線
【図１】
0005901980.tif 000002
【図２】
0005901980.tif 000003
【図３】
0005901980.tif 000004
【図４】
0005901980.tif 000005
【図５】
0005901980.tif 000006
【図６】
0005901980.tif 000007
【図７】
0005901980.tif 000008
【図８】
0005901980.tif 000009