(57)【特許請求の範囲】
【請求項１】
第１の電圧と第２の電圧との差を動作電圧として第３の電圧を発生し、該第３の電圧を
出力電圧供給線に供給する電圧発生回路と、
前記動作電圧が低下したとき、所与の期間、前記出力電圧供給線への電流の流し込み又
は該出力電圧供給線からの電流の引き込みを行う電圧変動抑制回路とを含み、
前記電圧変動抑制回路は、
第１の電流源と、
ドレインが前記第１の電流源の一端に接続され、前記第１の電圧に対応したゲート電圧
によりゲート制御される第１のトランジスターと、
前記第１の電圧が供給される第１の電圧供給線に一端が接続される第２の電流源と、
ドレインが前記第２の電流源の他端に接続されると共にソースが前記第２の電圧が供給される第２の電圧供給線に接続され、ゲートが前記第１のトランジスターのゲートに接続される第２のトランジスターと、
前記第１の電圧供給線と前記第１のトランジスターのゲートとの間に挿入される検知容
量とを含み、
前記第１の電流源及び前記第１のトランジスターが、前記第１の電圧供給線と前記第２の電圧供給線との間に接続され、
前記第１の電流源の電流のうち前記第１のトランジスターのドレイン電流を差し引いた
検知電流を、前記出力電圧供給線に流し込み又は前記出力電圧供給線から引き込むことを
特徴とする集積回路装置。
【請求項２】
請求項１において、
前記第２のトランジスターの電流駆動能力に対する前記第１のトランジスターの電流駆
動能力の比をｎとしたとき、前記第１の電流源の電流値は、前記第２の電流源の電流値の
ｎ倍より小さいことを特徴とする集積回路装置。
【請求項３】
請求項１乃至２のいずれかにおいて、
前記電圧変動抑制回路は、
前記第２の電圧供給線に接続され、前記検知電流をミラーする第１のカレントミラー回
路と、
前記第１の電圧供給線に接続され、前記第１のカレントミラー回路によってミラーされ
た電流をミラーする第２のカレントミラー回路とを含み、
前記第２のカレントミラー回路によってミラーされた電流を、前記出力電圧供給線に流
し込み又は前記出力電圧供給線から引き込むことを特徴とする集積回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１の電圧供給線と前記出力電圧供給線との間に設けられた定電流源とを含むこと
を特徴とする集積回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第３の電圧と前記第２の電圧との差を動作電圧として動作する負荷回路を含むこと
を特徴とする集積回路装置。
【請求項６】
請求項５において、
前記電圧発生回路は、
定電圧である前記第３の電圧を発生し、
前記負荷回路は、
その入力及び出力に発振振動子の接続が可能に構成されるインバーター回路を含むこと
を特徴とする集積回路装置。
【請求項７】
請求項１乃至３のいずれかにおいて、
前記第３の電圧と前記第２の電圧との差を動作電圧として、その入力及び出力に発振振
動子の接続が可能に構成されるインバーター回路と、
前記第１の電圧供給線と、前記出力電圧供給線との間に設けられた定電流源とを含むことを特徴とする集積回路装置。
【請求項８】
請求項７おいて、
前記定電流源の電流は、前記インバーター回路の消費電流の最小値よりも小さいことを
特徴とする集積回路装置。
【請求項９】
請求項６乃至８のいずれかにおいて、
前記インバーター回路の出力を分周する分周回路と、
前記分周回路の出力に基づいて計時する計時回路とを含むことを特徴とする集積回路装
置。
【請求項１０】
請求項１乃至９のいずれか記載の集積回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置及びこれを含んで構成される電子機器等に関する。
【背景技術】
【０００２】
水晶発振回路を有し、その発振出力である発振クロックを用いてクロック信号を生成する集積回路装置は、一般的に、水晶発振回路を構成するインバーター回路の電源を内蔵のレギュレーター（電圧発生回路、定電圧発生回路）により生成する。ところが、この種の集積回路装置が携帯型の電子機器に搭載される場合、通常動作時とバックアップ時には電源（例えば電池）の切り替えが行われ、低消費電力化が図られる。そのため、集積回路装置内のシステム電源電圧ＶＤＤが、例えば５．５Ｖから１．６Ｖに急激に低下することがある。これにより、レギュレーターにより生成される電源電圧が低下し、水晶発振回路が生成する発振クロックが「歯抜け」になるという問題が生じる。この結果、発振クロックに基づいて生成されるクロック信号のカウント数が不正確になり、集積回路装置が計時用に用いられる場合には正確な計時が不可能となる。
【０００３】
図１４に、一般的なレギュレーター及び水晶発振回路の構成例を示す。図１４では、水晶発振回路の発振クロックを整形する後段回路の一部もあわせて図示している。
【０００４】
レギュレーター１０は、差動増幅回路と出力回路とにより構成され、システム電源電圧ＶＤＤとシステム接地電圧ＶＳＳとの差を動作電圧として、出力電圧ＶＯＳＣを生成する。差動増幅回路において入力差動対を構成する一方のトランジスターのゲートには、基準電圧Ｖｒｅｆが供給され、該入力差動対を構成する他方のトランジスターのゲートには、出力回路の所定ノードの電圧が印加される。出力回路は、出力制御トランジスターＴｒＡを有し、出力制御トランジスターＴｒＡのゲート及びドレインの間に接続される位相補償容量Ｃ１を含む。低消費電力化を図るため、差動増幅回路の定電流源の電流値は、かなり小さく設定される。
【０００５】
水晶発振回路２０は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバーター回路を含んで構成される。ＣＭＯＳインバーター回路は、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。ＣＭＯＳインバーター回路の入力及び出力には、集積回路装置の外部に設けられた水晶振動子３０が接続端子ＴＭ１、ＴＭ２を介して接続される。ＣＭＯＳインバーター回路の出力である発振クロックは、後段回路２２に供給される。また、レギュレーター１０の出力電圧ＶＯＳＣが供給される出力電圧供給線と、システム接地電圧ＶＳＳが供給される電圧供給線との間には、安定化容量Ｃ２が接続される。安定化容量Ｃ２は、集積回路装置内に内蔵される（例えば約１０ｐＦ）。
【０００６】
このような集積回路装置において、システム電源電圧ＶＤＤが急激に低下した場合、出力制御トランジスターＴｒＡのゲートであるノードＰＧでは、位相補償容量Ｃ１と安定化容量Ｃ２とによりその電位は保持される。このとき、システム電源電圧ＶＤＤが低下するため、出力制御トランジスターＴｒＡはオフする。
【０００７】
また、差動増幅回路のカレントミラー回路を構成するトランジスターＴｒＢには、そのドレインと基板との間に寄生ダイオードが形成される。そのため、システム電源電圧ＶＤＤが低下し、ノードＰＧの電圧との差が寄生ダイオードの順方向電圧以上になると、該寄生ダイオードを経由して、ノードＰＧの電位がシステム電源電圧ＶＤＤに追従して低下しいく。このとき、出力電圧ＶＯＳＣは、ノードＰＧの電圧ドロップと、位相補償容量Ｃ１と安定化容量Ｃ２との容量比により決まる電圧だけ、低下する。
【０００８】
更に、水晶発振動作は継続するため、ＣＭＯＳインバーター回路では電流を消費し続ける。ここで、出力制御トランジスターＴｒＡはオフしているため、電流消費により出力電圧ＶＯＳＣの電位は徐々に低下していく。
【０００９】
こうして出力電圧ＶＯＳＣの電圧が所定値以下になると、水晶発振回路２０からの発振クロックを後段回路２２に伝播できなくなり、後段回路２２で生成されるクロック信号が停止してしまう。これにより、集積回路装置が計時用に用いられる場合には、クロック信号が停止している期間では、計時が遅れることになり、正確な計時が不可能になる。
【００１０】
このとき、出力制御トランジスターＴｒＡが再びオンするまでの時間を短縮することができれば、出力電圧ＶＯＳＣの低下を抑制することができる。そこで、レギュレーター１０に流れる定電流の電流値を増やすことが考えることができるが、低消費電力化のために電流値をできるだけ絞っていることもあり、この電流値を大幅に増やすことは現実的ではない。
【００１１】
このような電源電圧の急峻な変動に対して誤動作しない集積回路装置については、例えば特許文献１に開示されている。この特許文献１には、電源電圧が急激に低下したときに、レギュレーターの入力差動対を構成するトランジスターに流れる定電流を増加させることで、位相補償容量の電荷を充放電する時間を短縮し、その出力を一定の定電圧に保つ技術が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−３７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に開示された技術では、電源電圧が急激に低下したとき、レギュレーターの入力差動対を構成するトランジスターに必要な電流を流している。低消費電力化のためにはレギュレーターの定電流をかなり小さく絞り、入力差動対を構成するトランジスターに流れる電流が小さいことを前提として設計される。そのため、電源電圧の急激な低下に伴い入力差動対を構成するトランジスターに大電流を流すことができない場合があり、意図した効果が得られない場合がある。
【００１４】
また、特許文献１に開示された技術では、入力差動対を構成するトランジスターに流れる電流を切り替えるため、異常発振等の問題が生じ、異常発振を考慮した設計が必要となる場合がある。
【００１５】
上記のような水晶発振回路に電源電圧を供給するレギュレーターに限らず、レギュレーター等の電圧発生回路の電源電圧が低下した場合でも、該電圧発生回路で発生した電圧の変動を抑制できることが望まれる。
【００１６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、電圧発生回路の電源電圧が低下した場合でも、その構成を変更することなく、該電圧発生回路が発生した電圧の変動を抑制できる集積回路装置及び電子機器等を提供することができる。
【課題を解決するための手段】
【００１７】
（１）本発明の第１の態様は、集積回路装置が、第１の電圧と第２の電圧との差を動作電圧として第３の電圧を発生し、該第３の電圧を出力電圧供給線に供給する電圧発生回路と、前記動作電圧が低下したとき、所与の期間、前記出力電圧供給線への電流の流し込み又は該出力電圧供給線からの電流の引き込みを行う電圧変動抑制回路とを含む。
【００１８】
本態様によれば、電圧発生回路の動作電圧が低下したとき、所与の期間、該電圧発生回路が発生する第３の電圧が供給される出力電圧供給線への電流の流し込み又は電流の引き込みを行うようにしたので、第３の電圧の低下を防止することができる。これにより、例えば低消費電力化に向けて十分に設計パラメーターが調整された電圧発生回路の構成を変更することなく、簡素な構成で第３の電圧の低下を防止することができる。従って、この第３の電圧の低下に起因する、出力電圧供給線に接続される後段回路の誤動作を防止することが可能となる。
【００１９】
（２）本発明の第２の態様に係る集積回路装置では、第１の態様において、前記電圧変動抑制回路は、第１の電流源と、ドレインが前記第１の電流源の一端に接続され、前記第１の電圧に対応したゲート電圧によりゲート制御される第１のトランジスターとを含み、前記第１の電流源及び前記第１のトランジスターが、前記第１の電圧が供給される第１の電圧供給線と前記第２の電圧が供給される第２の電圧供給線との間に接続され、前記第１の電流源の電流のうち前記第１のトランジスターのドレイン電流を差し引いた検知電流を、前記出力電圧供給線に流し込み又は前記出力電圧供給線から引き込む。
【００２０】
本態様によれば、第１の電流源と第１のトランジスターとを含んで構成される簡素な構成により、第１の電圧に応じた検知電流を出力電圧供給線に流し込み、又は出力電圧供給線から引き込むことができる。従って、非常に簡素な構成で、第３の電圧の低下を防止することができ、この第３の電圧の低下に起因する、出力電圧供給線に接続される後段回路の誤動作を防止することが可能となる。
【００２１】
（３）本発明の第３の態様に係る集積回路装置では、第２の態様において、前記電圧変動抑制回路は、前記第１の電圧供給線に一端が接続される第２の電流源と、ドレインが前記第２の電流源の他端に接続されると共にソースが前記第２の電圧供給線に接続され、ゲートが前記第１のトランジスターのゲートに接続される前記第２のトランジスターと、前記第１の電圧供給線と前記第１のトランジスターのゲートとの間に挿入される検知容量とを含む。
【００２２】
本態様によれば、第１の電圧供給線と第１のトランジスターのゲートとの間に挿入される検知容量を設け、該検知容量により第１の電圧の変動を検知して第１の電圧に応じた検知電流を生成するようにした。これにより、上記の効果を有する集積回路装置の構成をより一層簡素化することができる。
【００２３】
（４）本発明の第４の態様に係る集積回路装置は、第３の態様において、前記第２のトランジスターの電流駆動能力に対する前記第１のトランジスターの電流駆動能力の比をｎとしたとき、前記第１の電流源の電流値は、前記第２の電流源の電流値のｎ倍より小さい。
【００２４】
本態様によれば、例えば第１の電圧が通常の電圧のときは第１のトランジスターに第１の電流源の電流をほぼすべて流し、該第１の電圧が変動したときは第１のトランジスターに電流を流すことなく該第１の電圧に応じた検知電流として生成することができる。従って、動作電圧が低下したとき、第１の電圧に応じた検知電流を確実に発生させることができるようになる。
【００２５】
（５）本発明の第５の態様に係る集積回路装置では、第２の態様乃至第４の態様のいずれかにおいて、前記電圧変動抑制回路は、前記第２の電圧供給線に接続され、前記検知電流をミラーする第１のカレントミラー回路と、前記第１の電圧供給線に接続され、前記第１のカレントミラー回路によってミラーされた電流をミラーする第２のカレントミラー回路とを含み、前記第２のカレントミラー回路によってミラーされた電流を、前記出力電圧供給線に流し込み又は前記出力電圧供給線から引き込む。
【００２６】
本態様によれば、上記の効果に加えて、検知電流が微少な電流であっても、出力電圧供給線に流し込む電流又は出力電圧供給線から引き込む電流を所望の電流値で実現することができるようになる。
【００２７】
（６）本発明の第６の態様に係る集積回路装置は、第１の態様乃至第５の態様のいずれかにおいて、前記第１の電圧供給線と前記出力電圧供給線との間に設けられた定電流源とを含む。
【００２８】
本態様によれば、出力電圧供給線に電流を常時流し込み、又は出力電圧供給線から電流を常時引き込む定電流源を設けたので、第３の電圧の変動をより一層抑制することが可能となる。
【００２９】
（７）本発明の第７の態様に係る集積回路装置は、第１の態様乃至第６の態様のいずれかにおいて、前記第３の電圧と前記第２の電圧との差を動作電圧として動作する負荷回路を含む。
【００３０】
本態様によれば、電圧発生回路で発生した第３の電圧を用いて動作電圧として動作する負荷回路を更に含む構成としたので、電圧発生回路の動作電圧が低下した場合でも誤動作しない負荷回路を有する集積回路装置を提供することができるようになる。
【００３１】
（８）本発明の第８の態様に係る集積回路装置は、第７の態様において、前記電圧発生回路は、定電圧である前記第３の電圧を発生し、前記負荷回路は、その入力及び出力に発振振動子の接続が可能に構成されるインバーター回路を含む。
【００３２】
本態様によれば、負荷回路として、発振振動子の接続が可能なインバーター回路を採用したので、インバーター回路の電源を生成する電圧発生回路の動作電圧が変動しても、発振クロックが「歯抜け」になることを防止する集積回路装置を提供することができるようになる。また、動作電圧の変動の程度やインバーター回路の消費電流等によって生じる電流の流し込み又は引き込み時間のばらつきに対して設計が容易となり、どのような条件においても第３の電圧の低下を抑制することができるようになる。
【００３３】
（９）本発明の第９の態様は、集積回路装置が、第１の電圧と第２の電圧との差を動作電圧として定電圧である第３の電圧を発生し、該第３の電圧を出力電圧供給線に供給する電圧発生回路と、前記第３の電圧と前記第２の電圧との差を動作電圧として、その入力及び出力に発振振動子の接続が可能に構成されるインバーター回路と、前記第１の電圧が供給される第１の電圧供給線と、前記出力電圧供給線との間に設けられた定電流源とを含む。
【００３４】
本態様によれば、電圧発生回路が供給する第３の電圧を電源としてインバーター回路が動作する場合に、該第３の電圧が供給される出力電圧供給線に電流を常時流し込み又は該出力電圧供給線から電流を常時引き込むことができる。これにより、電圧発生回路の動作電圧が低下した場合でも、発振クロックが「歯抜け」になることを防止する集積回路装置を提供することができるようになる。
【００３５】
（１０）本発明の第１０の態様に係る集積回路装置は、第８の態様又は第９の態様において、前記定電流源の電流は、前記インバーター回路の消費電流の最小値よりも小さい。
【００３６】
本態様によれば、上記の効果に加えて、インバーター回路の電流消費よりも定電流の電流量が大きいことによって第３の電圧が上昇して、誤動作が生じる事態を確実に防止することができるようになる。
【００３７】
（１１）本発明の第１１の態様に係る集積回路装置は、第８の態様乃至第１０の態様のいずれかにおいて、前記インバーター回路の出力を分周する分周回路と、前記分周回路の出力に基づいて計時する計時回路とを含む。
【００３８】
本態様によれば、電源の切り替え等による電圧発生回路の動作電圧が低下した場合でも、誤動作することなく計時が可能な集積回路装置を提供することができるようになる。
【００３９】
（１２）本発明の第１２の態様は、電子機器が、第１の態様乃至第１１の態様のいずれか記載の集積回路装置を含む。
【００４０】
本態様によれば、電圧発生回路の電源電圧が低下した場合でも、その構成を変更することなく、該電圧発生回路が発生した電圧の変動を抑制する集積回路装置が適用された電子機器を提供することができるようになる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る一実施形態における集積回路装置の構成例のブロック図。
【図２】図２（Ａ）、図２（Ｂ）は図１の電圧変動抑制回路の構成要部の一例を示す図。
【図３】本発明の第１の実施形態における電圧変動抑制回路の構成例の回路図。
【図４】図３の電圧変動抑制回路が適用された集積回路装置の構成例の回路図。
【図５】本発明の第２の実施形態における電圧変動抑制回路が適用された集積回路装置の構成例の回路図。
【図６】本発明の第３の実施形態における電圧変動抑制回路の構成例の回路図。
【図７】本発明の第４の実施形態における電圧変動抑制回路の構成例の回路図。
【図８】図７の電圧変動抑制回路が適用された集積回路装置の構成例の回路図。
【図９】本発明の第５の実施形態における電圧変動抑制回路の構成例の回路図。
【図１０】本発明の第６の実施形態における電圧変動抑制回路の構成例の回路図。
【図１１】本発明に係る時計用集積回路装置の構成例のブロック図。
【図１２】本発明に係る電子機器のハードウェア構成例のブロック図。
【図１３】図１３（Ａ）、図１３（Ｂ）は図１２の電子機器の構成例の斜視図。
【図１４】一般的なレギュレーター及び水晶発振回路の構成例を示す図。
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
【００４３】
図１に、本発明に係る一実施形態における集積回路装置の構成例のブロック図を示す。
【００４４】
集積回路装置１００は、基準電圧発生回路１１０と、電圧発生回路１２０と、電圧変動抑制回路１３０と、負荷回路としての水晶発振回路１４０とを備える。水晶発振回路１４０の発振出力である発振クロックＣＬＫＯは、図示しない動作回路（例えば分周回路）に供給される。この集積回路装置１００には、第１の電圧Ｖ１が第１の電圧供給線ＰＬ１を介して上記の各部に供給されると共に、第２の電圧Ｖ２が第２の電圧供給線ＰＬ２を介して上記の各部に供給される。第１の電圧Ｖ１及び第２の電圧Ｖ２は、集積回路装置１００の外部又は内部で生成される。
【００４５】
基準電圧発生回路１１０は、第１の電圧供給線ＰＬ１及び第２の電圧供給線ＰＬ２に接続（より具体的には、電気的に接続。以下同様。）され、例えば定電圧である基準電圧Ｖｒｅｆを生成する。この基準電圧発生回路１１０は、集積回路装置１００の外部に設けられていてもよい。電圧発生回路１２０は、第１の電圧Ｖ１と第２の電圧Ｖ２との差を動作電圧として第３の電圧Ｖ３を生成し、該第３の電圧Ｖ３を出力電圧供給線ＰＬＯに供給する。より具体的には、電圧発生回路１２０は、基準電圧Ｖｒｅｆに基づいて、例えば定電圧である第３の電圧Ｖ３を生成する。電圧変動抑制回路１３０は、第１の電圧Ｖ１（又は第２の電圧Ｖ２）が変動することで電圧発生回路１２０の動作電圧が変動したとき、所与の期間、出力電圧供給線ＰＬＯへの電流の流し込み又は該出力電圧供給線ＰＬＯからの電流の引き込みを行う。こうすることで、電圧変動抑制回路１３０は、電圧発生回路１２０の構成や制御を変更することなく、第３の電圧Ｖ３の変動を抑えることができる。
【００４６】
水晶発振回路１４０には、集積回路装置１００の接続端子（図示せず）を介して外部に設けられた水晶振動子（広義には、発振振動子）１５０が接続される。水晶発振回路１４０は、第３の電圧Ｖ３と第２の電圧Ｖ２との差を動作電圧として水晶発振動作を行い、発振クロックＣＬＫＯを出力する。
【００４７】
図２（Ａ）、図２（Ｂ）に、図１の電圧変動抑制回路１３０の構成要部の一例を示す。図２（Ａ）は、Ｎ型（第１導電型）のＭＯＳトランジスターを用いた場合の電圧変動抑制回路１３０の構成要部の一例を表す。図２（Ｂ）は、Ｐ型（第２導電型）のＭＯＳトランジスターを用いた場合の電圧変動抑制回路１３０の構成要部の一例を表す。
【００４８】
例えば電圧変動抑制回路１３０は、図２（Ａ）に示すように、第１の電流源ＣＳと、Ｎ型のＭＯＳトランジスターである第１のトランジスターＴｒａとを含んで構成される。第１の電流源ＣＳは、一端が第１の電圧供給線ＰＬ１に接続され、他端が第１のトランジスターＴｒａのドレインに接続される。第１のトランジスターＴｒａのソースは、第２の電圧供給線ＰＬ２に接続される。第１のトランジスターＴｒａのゲートには、第１の電圧Ｖ１に対応したゲート電圧ＶＧ１が供給され、第１のトランジスターＴｒａは、ゲート電圧ＶＧ１に基づいてゲート制御される。第１の電圧Ｖ１は、第２の電圧Ｖ２よりも高電位側の電圧である。従って、電圧変動抑制回路１３０は、第１の電流源ＣＳの電流Ｉ０のうち第１のトランジスターＴｒａのドレイン電流Ｉｄ１を差し引いた検知電流Ｉｄｒを、出力電圧供給線ＰＬＯに流し込むことができる。これは、電圧変動抑制回路１３０は、出力電圧供給線ＰＬＯに正の電流を供給することを意味する。
【００４９】
また、例えば電圧変動抑制回路１３０は、図２（Ｂ）に示すように、第１の電流源ＣＳと、Ｐ型のＭＯＳトランジスターである第１のトランジスターＴｒｂとを含んで構成される。第１の電流源ＣＳは、一端が第１の電圧供給線ＰＬ１に接続され、他端が第１のトランジスターＴｒｂのドレインに接続される。第１のトランジスターＴｒｂのソースは、第２の電圧供給線ＰＬ２に接続される。第１のトランジスターＴｒｂのゲートには、第１の電圧Ｖ１に対応したゲート電圧ＶＧ２が供給され、第１のトランジスターＴｒｂは、ゲート電圧ＶＧ２に基づいてゲート制御される。第２の電圧Ｖ２は、第１の電圧Ｖ１よりも高電位側の電圧である。従って、電圧変動抑制回路１３０は、第１の電流源ＣＳの電流Ｉ０のうち第１のトランジスターＴｒｂのドレイン電流Ｉｄ２を差し引いた検知電流Ｉｄｒを、所定の期間、出力電圧供給線ＰＬＯから引き込むことができる。これは、電圧変動抑制回路１３０は、出力電圧供給線ＰＬＯに負の電流を供給することを意味する。
【００５０】
即ち、電圧変動抑制回路１３０は、第１の電流源ＣＳと、ドレインが第１の電流源ＣＳの一端に接続され、第１の電圧Ｖ１に対応したゲート電圧によりゲート制御される第１のトランジスターＴｒａ（Ｔｒｂ）とを含むことができる。第１の電流源ＣＳ及び第１のトランジスターＴｒａ（Ｔｒｂ）が、第１の電圧供給線ＰＬ１と第２の電圧供給線ＰＬ２との間に接続される。そして、第１の電流源ＣＳの電流Ｉ０のうち第１のトランジスターＴｒａ（Ｔｒｂ）のドレイン電流Ｉｄ１（Ｉｄ２）を差し引いた検知電流Ｉｄｒを、所定の期間、出力電圧供給線ＰＬＯに流し込み又は出力電圧供給線ＰＬＯから引き込む。
【００５１】
これにより、集積回路装置１００では、電圧発生回路１２０の動作電圧が変動した場合でも、第３の電圧Ｖ３の変動を抑えることができる。その結果、水晶発振回路１４０の発振動作による発振クロックを後段に伝播し続けることが可能となり、発振クロックが「歯抜け」になることを防止することができるようになる。このとき、電圧発生回路１２０は、構成を変更することなく、低消費電力で動作するために調整した設計パラメーターのままの構成を採用することができる。
【００５２】
以下、具体的な構成例について説明する。
〔第１の実施形態〕
図３に、本発明の第１の実施形態における電圧変動抑制回路の構成例の回路図を示す。図３では、第１の電圧Ｖ１がシステム電源電圧ＶＤＤ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤより低電位側のシステム接地電圧ＶＳＳ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図３において、図１と同様の部分には同一符号を付し、適宜説明を省略する。
【００５３】
図１の集積回路装置１００は、電圧変動抑制回路１３０に代えて、第１の実施形態における電圧変動抑制回路１３０ａを適用することができる。この電圧変動抑制回路１３０ａは、電流源ＣＳ１、ＣＳ２と、Ｎ型のＭＯＳトランジスターＴｒ１〜Ｔｒ４と、Ｐ型のＭＯＳトランジスターＴｒ５、Ｔｒ６と、検知容量Ｃｄｅｔとを含む。電流源ＣＳ２が図２（Ａ）の第１の電流源ＣＳに対応し、ＭＯＳトランジスターＴｒ２が図２（Ａ）の第１のトランジスターＴｒａに対応する。
【００５４】
電流源ＣＳ１（第２の電流源）は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１（第２のトランジスター）のドレイン及びゲートに接続される。電流源ＣＳ１は、定電流Ｉ１を流す。ＭＯＳトランジスターＴｒ１のソースは、第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ１（Ｔｒ２）のゲートと第１の電圧供給線ＰＬ１との間に検知容量Ｃｄｅｔが挿入される。
【００５５】
電流源ＣＳ２（第１の電流源）は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ２（第１のトランジスター）のドレインに接続される。電流源ＣＳ２は、定電流Ｉ２を流す。ＭＯＳトランジスターＴｒ２は、ソースが第２の電圧供給線ＰＬ２に接続され、ゲートがＭＯＳトランジスターＴｒ１のゲートに接続される。
【００５６】
ＭＯＳトランジスターＴｒ３、Ｔｒ４は、第２の電圧供給線ＰＬ２に接続される第１のカレントミラー回路を構成する。即ち、ＭＯＳトランジスターＴｒ３は、ゲート及びドレインがＭＯＳトランジスターＴｒ２のドレインに接続され、ソースが第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ４は、ソースが第２の電圧供給線ＰＬ２に接続され、ゲートがＭＯＳトランジスターＴｒ３のゲートに接続される。従って、この第１のカレントミラー回路は、電流源ＣＳ２及びＭＯＳトランジスターＴｒ２によって図２（Ａ）に示すように生成された検知電流をミラーして、ＭＯＳトランジスターＴｒ４のドレイン電流を流す。
【００５７】
ＭＯＳトランジスターＴｒ５、Ｔｒ６は、第１の電圧供給線ＰＬ１に接続される第２のカレントミラー回路を構成する。即ち、ＭＯＳトランジスターＴｒ５は、ゲート及びドレインがＭＯＳトランジスターＴｒ４のドレインに接続され、ソースが第１の電圧供給線ＰＬ１に接続される。ＭＯＳトランジスターＴｒ６は、ソースが第１の電圧供給線ＰＬ１に接続され、ゲートがＭＯＳトランジスターＴｒ５のゲートに接続される。従って、ＭＯＳトランジスターＴｒ５のドレイン電流（第１のカレントミラー回路によってミラーされた電流）をミラーしてＭＯＳトランジスターＴｒ６のドレイン電流として流し、出力電圧供給線ＰＬＯに電流を流し込むことができる。
【００５８】
図３に示す構成において、ＭＯＳトランジスターＴｒ１（第２のトランジスター）の電流駆動能力に対するＭＯＳトランジスターＴｒ２の電流駆動能力の比を、ｎとする。例えばＭＯＳトランジスターＴｒ１のチャネル幅をＷ１、チャネル長をＬ１とすると、ＭＯＳトランジスターＴｒ１の電流駆動能力β１は（ｋ×Ｗ１／Ｌ１）（ｋは定数、以下同様）と表すことができる。同様に、ＭＯＳトランジスターＴｒ２のチャネル幅をＷ２、チャネル長をＬ２とすると、ＭＯＳトランジスターＴｒ２の電流駆動能力β２は（ｋ×Ｗ２／Ｌ２）と表すことができる。このとき、ｎ＝（β２／β１）と表すことができる。図３では、ｎは例えば１００であるものとする。
【００５９】
また、システム電源電圧ＶＤＤが安定している定常状態では、ＭＯＳトランジスターＴｒ２には、電流源ＣＳ２の定電流Ｉ２よりも非常に大きな電流が流れるようになっている（例えば１００倍）。更に、電流源ＣＳ２（第１の電流源）の電流値は、電流源ＣＳ１（第２の電流源）の電流値のｎ倍より小さいものとする。これにより、電流源ＣＳ２の電流Ｉ２は、後述するように、ほぼすべてをＭＯＳトランジスターＴｒ２に流すことができる。
【００６０】
ここで、システム電源電圧ＶＤＤが安定しているとき、電流源ＣＳ２の電流Ｉ２は、ほぼすべてＭＯＳトランジスターＴｒ２に流れ、ＭＯＳトランジスターＴｒ３には電流がほとんど流れない。従って、検知電流Ｉｄｒがほぼ０であり、該検知電流ＩｄｒをミラーするＭＯＳトランジスターＴｒ４〜Ｔｒ６にもほとんど電流が流れない。従って、システム電源電圧ＶＤＤが安定している状態では、出力電圧供給線ＰＬＯにほとんど電流が供給されない。
【００６１】
これに対して、システム電源電圧ＶＤＤが急激に低下し、システム電源電圧ＶＤＤとシステム接地電圧ＶＳＳとの差である動作電圧が低下したとき、検知容量Ｃｄｅｔにより、ＭＯＳトランジスターＴｒ１、Ｔｒ２のゲート電位（ノードＮ１の電位）が低下する。これにより、ＭＯＳトランジスターＴｒ１、Ｔｒ２がオフする。この結果、電流源ＣＳ２の電流Ｉ２は、検知電流Ｉｄｒとして、ＭＯＳトランジスターＴｒ３に流れる。ＭＯＳトランジスターＴｒ３に電流が流れると、カレントミラー回路として動作し、ＭＯＳトランジスターＴｒ４、Ｔｒ５、Ｔｒ６に電流が流れる。従って、出力電圧供給線ＰＬＯには、検知電流Ｉｄｒに応じた電流を供給することができる。
【００６２】
このようにシステム電源電圧ＶＤＤが急激に低下した後、システム電源電圧ＶＤＤが安定すると、電流源ＣＳ１による電流Ｉ１によって、ＭＯＳトランジスターＴｒ１、Ｔｒ２のゲート電位が上昇してくる。ＭＯＳトランジスターＴｒ１、Ｔｒ２のゲート電位が所定の定常電位まで上昇すると、ＭＯＳトランジスターＴｒ１、Ｔｒ２がオンとなり、システム電源電圧ＶＤＤが安定している状態と同様に、出力電圧供給線ＰＬＯへの電流供給が停止する。即ち、電圧変動制御回路１３０ａは、システム電源電圧ＶＤＤが急激に低下したとき（動作電圧が急激に低下したとき）、その後ある一定の期間だけ、出力電圧供給線ＰＬＯに電流を流し込むことになる。
【００６３】
（設計例）
ＭＯＳトランジスターＴｒ３の電流駆動能力（β３＝ｋ×Ｗ３／Ｌ３）に対するＭＯＳトランジスターＴｒ４（β４＝ｋ×Ｗ４／Ｌ４）の電流駆動能力の比をＡとすると、上記と同様に、Ａ＝（β４／β３）となる。また、ＭＯＳトランジスターＴｒ５の電流駆動能力（β５＝ｋ×Ｗ５／Ｌ５）に対するＭＯＳトランジスターＴｒ６（β６＝ｋ×Ｗ６／Ｌ６）の電流駆動能力の比をＢとすると、Ｂ＝（β６／β５）となる。このとき、出力電圧供給線ＰＬＯに供給される電流は、（Ｉ２×Ａ×Ｂ）となる。従って、（Ａ×Ｂ）を大きくすれば、電流源ＣＳ２の電流Ｉ２の電流値を小さくし、且つ、大電流を出力電圧供給線ＰＬＯに供給することができる。なお、電流源ＣＳ１、ＣＳ２による定常電流により消費電流は増加するが、電圧発生回路１２０がレギュレーターにより構成される場合、レギュレーターの定電流を増加させることと比較すれば、わずかな電流で済む。
【００６４】
例えば、ＭＯＳトランジスターＴｒ１について、Ｗ１＝２μｍ（マイクロメートル）、Ｌ１＝２０μｍ、ＭＯＳトランジスターＴｒ２について、Ｗ２＝２０μｍ、Ｌ２＝２μｍ、ＭＯＳトランジスターＴｒ３について、Ｗ３＝２μｍ、Ｌ３＝８μｍとする。また、ＭＯＳトランジスターＴｒ４について、Ｗ４＝８μｍ、Ｌ４＝８μｍ、ＭＯＳトランジスターＴｒ５について、Ｗ５＝２μｍ、Ｌ５＝２μｍ、ＭＯＳトランジスターＴｒ６について、Ｗ６＝４０μｍ、Ｌ６＝２μｍとする。検知容量Ｃｄｅｔが３ｐＦとすると、電流源ＣＳ１の電流Ｉ１は５ｎＡ、電流源ＣＳ２の電流は５ｎＡとすることができる。
【００６５】
また、上記のＡとＢをほぼ等しくすることで、設計が容易になり、且つ、電圧変動抑制回路１３０ａ全体の面積をより最小化することができるようになる。
【００６６】
図４に、図３の電圧変動抑制回路１３０ａが適用された集積回路装置の構成例の回路図を示す。図４では、電圧発生回路１２０としてレギュレーターが採用されているものとする。なお、図４において、図１又は図３と同様の部分には同一符号を付し、適宜説明を省略する。
【００６７】
集積回路装置１００ａは、基準電圧発生回路１１０と、電圧発生回路１２０と、電圧変動抑制回路１３０ａと、水晶発振回路１４０と、動作回路としての後段回路１６０とを含む。
【００６８】
基準電圧発生回路１１０は、電流源ＣＳ３、Ｎ型のＭＯＳトランジスターＴｒ１０を含む。電流源ＣＳ３は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１０のゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ１０のソースは、第２の電圧供給線ＰＬ２に接続される。このような構成において、ＭＯＳトランジスターＴｒ１０のドレイン電圧（ゲート電圧）が、基準電圧Ｖｒｅｆとなる。
【００６９】
電圧発生回路１２０は、差動増幅回路と、出力回路とを含む。差動増幅回路は、入力差動対を構成しドレイン同士が接続されるＮ型のＭＯＳトランジスターＴｒ１１、Ｔｒ１２と、ＭＯＳトランジスターＴｒ１１、Ｔｒ１２のソースと第２の電圧供給線ＰＬ２との間に接続された電流源ＣＳ４とを含む。また、この差動増幅回路は、カレントミラー回路を構成しゲート及びソース同士が接続されるＰ型のＭＯＳトランジスターＴｒ１３、Ｔｒ１４を含む。ＭＯＳトランジスターＴｒ１３のドレインは、ＭＯＳトランジスターＴｒ１１のドレインに接続される。ＭＯＳトランジスターＴｒ１４のゲート及びドレインは、ＭＯＳトランジスターＴｒ１２のドレインに接続される。出力回路は、電流源ＣＳ５と、Ｐ型のＭＯＳトランジスターＴｒ１５、Ｔｒ１６と、位相補償容量Ｃ１とを含む。電流源ＣＳ５は、一端が第２の電圧供給線ＰＬ２に接続され、他端がＭＯＳトランジスターＴｒ１６のゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ１６のソースは、ＭＯＳトランジスターＴｒ１５のドレインに接続される。ＭＯＳトランジスターＴｒ１５のソースは、第１の電圧供給線ＰＬ１に接続される。位相補償容量Ｃ１は、ＭＯＳトランジスターＴｒ１５のゲート及びドレイン間に接続される。このような構成において、ＭＯＳトランジスターＴｒ１１のゲートは、ＭＯＳトランジスターＴｒ１０のドレインに接続される。また、ＭＯＳトランジスターＴｒ１２のゲートは、ＭＯＳトランジスターＴｒ１６のゲート及びドレインに接続される。このような構成において、ＭＯＳトランジスターＴｒ１５のドレイン電圧が、出力電圧ＶＯＳＣとなる。
【００７０】
なお、図４では、安定化容量Ｃ２を省略した構成を採用しているが、出力電圧供給線ＰＬＯと第２の電圧供給線ＰＬ２との間に安定化容量Ｃ２を接続するようにしてもよい。
【００７１】
水晶発振回路１４０は、Ｐ型のＭＯＳトランジスターＴｒ２０とＮ型のＭＯＳトランジスターＴｒ２１とから構成されるＣＭＯＳインバーター回路であり、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。ＭＯＳトランジスターＴｒ２０のゲート及びＭＯＳトランジスターＴｒ２１のゲートは、集積回路装置１００の接続端子ＴＭａに接続される。ＭＯＳトランジスターＴｒ２０のドレイン及びＭＯＳトランジスターＴｒ２１のドレインは、集積回路装置１００の接続端子ＴＭｂに接続される（具体的には、ドレイン抵抗を介して接続される）。集積回路装置１００の外部には、水晶振動子１５０が設けられ、接続端子ＴＭａ、ＴＭｂを介して、水晶発振回路１４０を構成するＣＭＯＳインバーター回路の入力及び出力間に、水晶振動子１５０の接続が可能に構成される。
【００７２】
なお、図４では図示を省略しているが、水晶発振回路１４０は、更に、帰還抵抗Ｒｆ、ドレイン抵抗ＲＤ、ゲート容量ＣＧ、ドレイン容量ＣＤを含むことができる。帰還抵抗Ｒｆは、ＣＭＯＳインバーター回路の入力及び出力間に接続される。ドレイン抵抗ＲＤは、ＣＭＯＳインバーター回路の出力と接続端子ＴＭｂとの間に直列に挿入される。ゲート容量ＣＧは、水晶振動子１５０の一端が接続される接続端子ＴＭａとシステム接地電圧ＶＳＳとの間に挿入される。ドレイン容量ＣＤは、水晶振動子１５０の他端が接続される接続端子ＴＭｂとシステム接地電圧ＶＳＳとの間に挿入される。ゲート容量ＣＧ及びドレイン容量ＣＤを設けることで、発振条件を満たし、発振周波数を調整することができるようにしている。
【００７３】
また、後段回路１６０（広義には動作回路）は、水晶発振回路１４０からの発振クロックＣＬＫＯをバッファリングするインバーター回路を少なくとも含む。このインバーター回路は、Ｐ型のＭＯＳトランジスターＴｒ３０と、Ｎ型のＭＯＳトランジスターＴｒ３１とを含み、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。
【００７４】
図４において、基準電圧発生回路１１０では、ＭＯＳトランジスターＴｒ１０のドレイン及びソース間に電流源ＣＳ３からの定電流が流れ、入力差動対を構成する一方のＭＯＳトランジスターＴｒ１１のゲートには、基準電圧Ｖｒｅｆが供給される。また、該入力差動対を構成する他方のＭＯＳトランジスターＴｒ１２のゲートには、ＭＯＳトランジスターＴｒ１６のドレインが接続される。ＭＯＳトランジスターＴｒ１６のドレイン及びソース間には、電流源ＣＳ５からの定電流が流れ、出力電圧ＶＯＳＣから定電圧だけ低いフィードバック電圧が、ＭＯＳトランジスターＴｒ１２のゲートに供給される。これにより、差動増幅回路は、基準電圧Ｖｒｅｆとフィードバック電圧とが等しくなるように制御され、定電流が流れるＭＯＳトランジスターＴｒ１６を介して出力電圧ＶＯＳＣは定電圧となる。こうすることで、出力電圧ＶＯＳＣは、システム接地電圧ＶＳＳを基準として、ＭＯＳトランジスターＴｒ１０で発生した電位差と、ＭＯＳトランジスターＴｒ１６で発生した電位差との和に対応した定電圧となる。
【００７５】
ここで、システム電源電圧ＶＤＤが低下したとき、ＭＯＳトランジスターＴｒ１５がオフしようとしても、電圧変動抑制回路１３０ａは、出力電圧供給線ＰＬＯに電流を供給することができる。また、システム電源電圧ＶＤＤの低下により、電圧発生回路１２０の動作が停止しようとしても、電圧変動抑制回路１３０ａは、出力電圧供給線ＰＬＯに電流を供給することができる。従って、ノードＰＧの電圧ドロップ、システム電源電圧ＶＤＤの低下による電圧発生回路１２０の停止による出力電圧ＶＯＳＣの低下を抑制することができるようになる。
【００７６】
更に、システム電源電圧ＶＤＤが低下した場合でも、低消費電力のために設計パラメーターが十分に調整された電圧発生回路１２０を構成するレギュレーターの構成を変更することなく、出力電圧ＶＯＳＣの変動を抑制することができる。従って、システム電源電圧ＶＤＤが低下した場合でも、意図しない発振をすることなく出力電圧ＶＯＳＣの変動を抑制し、低消費電力化が可能な集積回路装置の設計を大幅に簡素化することができる。
【００７７】
〔第２の実施形態〕
第１の実施形態では、電圧変動抑制回路１３０ａが図３に示す構成により出力電圧供給線に電流を流し込む例を説明したが、本発明はこれに限定されるものではない。
【００７８】
図５に、本発明の第２の実施形態における電圧変動抑制回路が適用された集積回路装置の構成例の回路図を示す。図５では、第１の電圧Ｖ１がシステム電源電圧ＶＤＤ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤより低電位側のシステム接地電圧ＶＳＳ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図５において、図４と同様の部分には同一符号を付し、適宜説明を省略する。
【００７９】
第２の実施形態における集積回路装置１００ｂが第１の実施形態における集積回路装置１００ａと異なる点は、電圧変動抑制回路の構成である。集積回路装置１００ｂが有する電圧変動抑制回路１３０ｂは、定電流源ＣＳ６から構成される。定電流源ＣＳ６は、第１の電圧供給線ＰＬ１と出力電圧供給線ＰＬＯとの間に接続される。即ち、集積回路装置１００ｂは、電圧発生回路１２０（定電圧発生回路）と、ＣＭＯＳインバーター回路と、定電流源ＣＳ６とを含む。電圧発生回路１２０は、第１の電圧と第２の電圧との差を動作電圧として定電圧である第３の電圧を発生し、該第３の電圧を出力電圧供給線に供給する。ＣＭＯＳインバーター回路は、第３の電圧と第２の電圧との差を動作電圧として、その入力及び出力に水晶振動子の接続が可能に構成される。
【００８０】
このような構成において、集積回路装置１００ｂでは、システム電源電圧ＶＤＤが低下した場合でも、定電流源ＣＳ６により定電流を出力電圧供給線ＰＬＯに流し込むことができるので、出力電圧ＯＳＣの低下を抑制することができる。
【００８１】
なお、定電流源ＣＳ６が流す定電流が、水晶発振回路１４０を構成するＣＭＯＳインバーター回路の消費電流よりも大きい電流の場合、出力電圧ＶＯＳＣが所望の電圧よりも上昇してしまう。そのため、ＣＭＯＳインバーター回路の消費電流は条件によって変動するため、定電流源ＣＳ６が流す定電流は、ＣＭＯＳインバーター回路の消費電流の最小値よりも小さくする必要がある。
【００８２】
〔第３の実施形態〕
第１の実施形態では、電圧変動抑制回路１３０ａが図３に示す構成により出力電圧供給線に電流を流し込む例を説明したが、本発明はこれに限定されるものではない。
【００８３】
図６に、本発明の第３の実施形態における電圧変動抑制回路の構成例の回路図を示す。図６では、第１の電圧Ｖ１がシステム電源電圧ＶＤＤ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤより低電位側のシステム接地電圧ＶＳＳ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図６において、図３又は図５と同様の部分には同一符号を付し、適宜説明を省略する。
【００８４】
図１の集積回路装置１００は、電圧変動抑制回路１３０に代えて、第３の実施形態における電圧変動抑制回路１３０ｃを適用することができる。この電圧変動抑制回路１３０ｃは、図３の電圧変動抑制回路１３０ａの構成に加えて、図５の定電流源ＣＳ６を第１の電圧供給線ＰＬ１及び出力電圧供給線ＰＬＯの間に接続している。
【００８５】
このような構成において、システム電源電圧ＶＤＤが安定しているとき、電流源ＣＳ２の電流Ｉ２は、ほぼすべてＭＯＳトランジスターＴｒ２に流れ、ＭＯＳトランジスターＴｒ３には電流がほとんど流れない。従って、検知電流Ｉｄｒがほぼ０であり、該検知電流ＩｄｒをミラーするＭＯＳトランジスターＴｒ４〜Ｔｒ６にもほとんど電流が流れない。従って、システム電源電圧ＶＤＤが安定している状態では、定電流源ＣＳ６からの電流が出力電圧供給線ＰＬＯに供給される。
【００８６】
これに対して、システム電源電圧ＶＤＤが急激に低下し、システム電源電圧ＶＤＤとシステム接地電圧ＶＳＳとの差である動作電圧が低下したとき、検知容量Ｃｄｅｔにより、ＭＯＳトランジスターＴｒ１、Ｔｒ２のゲート電位（ノードＮ１の電位）が低下する。これにより、ＭＯＳトランジスターＴｒ１、Ｔｒ２がオフする。この結果、電流源ＣＳ２の電流Ｉ２は、検知電流Ｉｄｒとして、ＭＯＳトランジスターＴｒ３に流れ、ＭＯＳトランジスターＴｒ４、Ｔｒ５、Ｔｒ６に電流が流れる。従って、定電流源ＣＳ６により常時電流が流れている出力電圧供給線ＰＬＯに、検知電流Ｉｄｒに応じた電流を供給することができる。
【００８７】
このように、図３に示す構成と定電流源ＣＳ６とを併用することで、出力電圧ＶＯＳＣの低下を抑制することができる。図３に示す構成によれば出力電圧供給線ＰＬＯへ供給する電流量は比較的正確に制御することができるが、システム電源電圧ＶＤＤの変動の程度等に起因して、電流を供給する時間がばらつく。また、レギュレーターとして動作する電圧発生回路１２０が正常動作に復帰する時間にもばらつきがあり、電流を供給する時間を正確に制御することが難しい。更に、水晶発振回路を構成するＣＭＯＳインバーター回路の消費電流は条件によってばらつく。例えば、ゲート容量ＣＧ、ドレイン容量ＣＤが小さいとき消費電流が小さい。そのため、ＣＭＯＳインバーター回路の消費電流よりも大きな電流を出力電圧供給線ＰＬＯに供給してしまう場合、電流の供給時間が長くなりすぎて出力電圧ＶＯＳＣが目的の電圧よりも高くなり、発振クロックも停止することがある。これに対して、図３に示す構成と定電流源ＣＳ６とを併用することで、上記のばらつきに対する設計が容易になり、どのような条件においても出力電圧ＶＯＳＣの低下を抑制することができるようになる。
【００８８】
〔第４の実施形態〕
第１の実施形態〜第３の実施形態では、出力電圧供給線ＰＬＯに電流を流し込む例（性の電流を供給する例）を説明したが、本発明はこれに限定されるものではない。
【００８９】
図７に、本発明の第４の実施形態における電圧変動抑制回路の構成例の回路図を示す。図７では、第１の電圧Ｖ１がシステム接地電圧ＶＳＳ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。従って、図７では、システム電源電圧ＶＤＤが供給される電圧供給線を第２の電圧供給線ＰＬ２とし、システム接地電圧ＶＳＳが供給される電圧供給線を第１の電圧供給線ＰＬ１と図示している。なお、図７において、図１と同様の部分には同一符号を付し、適宜説明を省略する。
【００９０】
図７の構成は、図３の構成におけるＮ型のＭＯＳトランジスターをＰ型のＭＯＳトランジスターに置き換えると共に、Ｐ型のＭＯＳトランジスターをＮ型のＭＯＳトランジスターに置き換えた構成を有している。これに伴い、図３の構成における各電流源の配置も変更され、図７に示すように、対応する各電流源が配置されている。
【００９１】
図１の集積回路装置１００は、電圧変動抑制回路１３０に代えて、第４の実施形態における電圧変動抑制回路１３０ｄを適用することができる。この電圧変動抑制回路１３０ｄは、電流源ＣＳ１００、ＣＳ１０１と、Ｐ型のＭＯＳトランジスターＴｒ１００〜Ｔｒ１０３と、Ｎ型のＭＯＳトランジスターＴｒ１０４、Ｔｒ１０５と、検知容量Ｃｄｅｔ１とを含む。電流源ＣＳ１０１が図２（Ｂ）の第１の電流源ＣＳに対応し、ＭＯＳトランジスターＴｒ１０１が図２（Ｂ）の第１のトランジスターＴｒｂに対応する。
【００９２】
電流源ＣＳ１００（第２の電流源）は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１００（第２のトランジスター）のドレイン及びゲートに接続される。電流源ＣＳ１００は、定電流Ｉ１０を流す。ＭＯＳトランジスターＴｒ１００のソースは、第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ１００（Ｔｒ１０１）のゲートと第１の電圧供給線ＰＬ１との間に検知容量Ｃｄｅｔ１が挿入される。
【００９３】
電流源ＣＳ１０１（第１の電流源）は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１０１（第１のトランジスター）のドレインに接続される。電流源ＣＳ１０１は、定電流Ｉ２０を流す。ＭＯＳトランジスターＴｒ１０１は、ソースが第２の電圧供給線ＰＬ２に接続され、ゲートがＭＯＳトランジスターＴｒ１００のゲートに接続される。
【００９４】
ＭＯＳトランジスターＴｒ１０２、Ｔｒ１０３は、第２の電圧供給線ＰＬ２に接続される第１のカレントミラー回路を構成する。即ち、ＭＯＳトランジスターＴｒ１０２は、ゲート及びドレインがＭＯＳトランジスターＴｒ１０１のドレインに接続され、ソースが第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ１０３は、ソースが第２の電圧供給線ＰＬ２に接続され、ゲートがＭＯＳトランジスターＴｒ１０２のゲートに接続される。従って、この第１のカレントミラー回路は、電流源ＣＳ１０１及びＭＯＳトランジスターＴｒ１０１によって図２（Ｂ）に示すように生成された検知電流をミラーして、ＭＯＳトランジスターＴｒ１０３のドレイン電流を流す。
【００９５】
ＭＯＳトランジスターＴｒ１０４、Ｔｒ１０５は、第１の電圧供給線ＰＬ１に接続される第２のカレントミラー回路を構成する。即ち、ＭＯＳトランジスターＴｒ１０４は、ゲート及びドレインがＭＯＳトランジスターＴｒ１０３のドレインに接続され、ソースが第１の電圧供給線ＰＬ１に接続される。ＭＯＳトランジスターＴｒ１０５は、ソースが第１の電圧供給線ＰＬ１に接続され、ゲートがＭＯＳトランジスターＴｒ１０４のゲートに接続される。従って、ＭＯＳトランジスターＴｒ１０４のドレイン電流（第１のカレントミラー回路によってミラーされた電流）をミラーしてＭＯＳトランジスターＴｒ１０５のドレイン電流として流し、出力電圧供給線ＰＬＯから電流を引き込むことができる。
【００９６】
図７の構成において、ＭＯＳトランジスターＴｒ１００（第２のトランジスター）の電流駆動能力に対するＭＯＳトランジスターＴｒ１０１の電流駆動能力の比を、ｎとする。例えばＭＯＳトランジスターＴｒ１００のチャネル幅をＷ１、チャネル長をＬ１とすると、その電流駆動能力β１は（ｋ×Ｗ１／Ｌ１）（ｋは定数、以下同様）と表すことができる。同様に、ＭＯＳトランジスターＴｒ１０１のチャネル幅をＷ２、チャネル長をＬ２とすると、その電流駆動能力β２は（ｋ×Ｗ２／Ｌ２）と表すことができる。このとき、ｎ＝（β２／β１）と表すことができる。図７では、ｎは例えば１００であるものとする。
【００９７】
また、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが安定している定常状態では、ＭＯＳトランジスターＴｒ１０１には、電流源ＣＳ１０１の定電流Ｉ２０よりも非常に大きな電流が流れるようになっている（例えば１００倍）。更に、電流源ＣＳ１０１（第１の電流源）の電流値は、電流源ＣＳ１００（第２の電流源）の電流値のｎ倍より小さいものとする。これにより、電流源ＣＳ１０１の電流Ｉ２０は、ほぼすべてをＭＯＳトランジスターＴｒ１０１に流すことができる。
【００９８】
従って、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが安定しているとき、電流源ＣＳ１０１の電流Ｉ２０は、ほぼすべてＭＯＳトランジスターＴｒ１０１に流れ、ＭＯＳトランジスターＴｒ１０２には電流がほとんど流れない。従って、検知電流Ｉｄｒ１がほぼ０であり、該検知電流Ｉｄｒ１をミラーするＭＯＳトランジスターＴｒ１０３〜Ｔｒ１０５にもほとんど電流が流れない。従って、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが安定している状態では、出力電圧供給線ＰＬＯからほとんど電流が引き込まれない。
【００９９】
これに対して、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが急激に低下し、動作電圧が低下したとき、検知容量Ｃｄｅｔ１により、ＭＯＳトランジスターＴｒ１００、Ｔｒ１０１がオフする。この結果、電流源ＣＳ１０１の電流Ｉ２０は、検知電流Ｉｄｒ１として、ＭＯＳトランジスターＴｒ１０２に流れる。ＭＯＳトランジスターＴｒ１０２に電流が流れると、カレントミラー回路として動作し、ＭＯＳトランジスターＴｒ１０３〜Ｔｒ１０５に電流が流れる。従って、出力電圧供給線ＰＬＯから、検知電流Ｉｄｒ１に応じた電流を引き込むことができる。
【０１００】
このようにシステム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが急激に低下した後、システム電源電圧ＶＤＤが安定すると、電流源ＣＳ１００による電流Ｉ１０によって、ＭＯＳトランジスターＴｒ１００、Ｔｒ１０１がオンとなる。これにより、システム電源電圧ＶＤＤが安定している状態と同様に、出力電圧供給線ＰＬＯからの電流の引き込みが停止する。即ち、電圧変動制御回路１３０ｄは、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが急激に低下したとき（動作電圧が急激に低下したとき）、その後ある一定の期間だけ、出力電圧供給線ＰＬＯから電流を引き込むことになる。
【０１０１】
図８に、図７の電圧変動抑制回路１３０ｄが適用された集積回路装置の構成例の回路図を示す。図８では、電圧発生回路１２０としてレギュレーターが採用されているものとする。なお、図８において、図１、図４又は図７と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０２】
図８の構成は、図４の構成におけるＮ型のＭＯＳトランジスターをＰ型のＭＯＳトランジスターに置き換えると共に、Ｐ型のＭＯＳトランジスターをＮ型のＭＯＳトランジスターに置き換えた構成を有している。これに伴い、図４の構成における各電流源の配置も変更され、図８に示すように、対応する各電流源が配置されている。この点、図７と同様であるため、詳細な説明を省略する。
【０１０３】
図８の構成では、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが低下したとき、システム接地電圧ＶＳＳと出力電圧ＶＯＳＣとの差電圧が減少しようとするため、電圧変動抑制回路１３０ｄは、出力電圧供給線ＰＬＯから電流を引き込むことができる。また、システム接地電圧ＶＳＳを基準としたシステム電源電圧ＶＤＤの低下により、電圧発生回路１２０の動作が停止しようとしても、電圧変動抑制回路１３０ｄは、出力電圧供給線ＰＬＯから電流を引き込むことができる。
【０１０４】
更に、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが低下した場合でも、低消費電力のために設計パラメーターが十分に調整された電圧発生回路１２０を構成するレギュレーターの構成を変更せず、出力電圧ＶＯＳＣの変動を抑制することができる。従って、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが低下した場合でも、意図しない発振をすることなく出力電圧ＶＯＳＣの変動を抑制し、低消費電力化が可能な集積回路装置の設計を大幅に簡素化することができる。
【０１０５】
〔第５の実施形態〕
第４の実施形態では、電圧変動抑制回路１３０ｄが図７に示す構成により出力電圧供給線から電流を引き込む例を説明したが、本発明はこれに限定されるものではない。
【０１０６】
図９に、本発明の第５の実施形態における電圧変動抑制回路の構成例の回路図を示す。図９では、第１の電圧Ｖ１がシステム接地電圧ＶＳＳ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図９において、図８と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０７】
第５の実施形態における集積回路装置１００ｅが第４の実施形態における集積回路装置１００ｄと異なる点は、電圧変動抑制回路の構成である。集積回路装置１００ｅが有する電圧変動抑制回路１３０ｅは、定電流源ＣＳ７から構成される。定電流源ＣＳ７は、第１の電圧供給線ＰＬ１と出力電圧供給線ＰＬＯとの間に接続される。即ち、集積回路装置１００ｅは、電圧発生回路１２０（定電圧発生回路）と、ＣＭＯＳインバーター回路と、定電流源ＣＳ７とを含む。
【０１０８】
このような構成において、集積回路装置１００ｅでは、システム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが低下した場合でも、定電流源ＣＳ７により定電流を出力電圧供給線ＰＬＯから引き込むことができる。
【０１０９】
なお、定電流源ＣＳ７が流す定電流が、水晶発振回路１４０を構成するＣＭＯＳインバーター回路の消費電流よりも大きい電流の場合、出力電圧ＶＯＳＣが所望の電圧よりも低下してしまう。そのため、ＣＭＯＳインバーター回路の消費電流は条件によって変動するため、定電流源ＣＳ７が流す定電流は、ＣＭＯＳインバーター回路の消費電流の最小値よりも小さくする必要がある。
【０１１０】
〔第６の実施形態〕
第４の実施形態では、電圧変動抑制回路１３０ｄが図７に示す構成により出力電圧供給線から電流を引き込む例を説明したが、本発明はこれに限定されるものではない。
【０１１１】
図１０に、本発明の第６の実施形態における電圧変動抑制回路の構成例の回路図を示す。図１０では、第１の電圧Ｖ１がシステム接地電圧ＶＳＳ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図１０において、図７又は図９と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１２】
図１の集積回路装置１００は、電圧変動抑制回路１３０に代えて、第６の実施形態における電圧変動抑制回路１３０ｆを適用することができる。この電圧変動抑制回路１３０ｆは、図７の電圧変動抑制回路１３０ｄの構成に加えて、図９の定電流源ＣＳ７を第１の電圧供給線ＰＬ１及び出力電圧供給線ＰＬＯの間に接続している。
【０１１３】
このような構成において、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが安定しているとき、電流源ＣＳ１０１の電流Ｉ２０は、ほぼすべてＭＯＳトランジスターＴｒ１０１に流れ、ＭＯＳトランジスターＴｒ１０２には電流がほとんど流れない。従って、検知電流Ｉｄｒ１がほぼ０であり、該検知電流Ｉｄｒ１をミラーするＭＯＳトランジスターＴｒ１０３〜Ｔｒ１０５にもほとんど電流が流れない。従って、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが安定している状態では、定電流源ＣＳ７により出力電圧供給線ＰＬＯから電流が引き込まれる。
【０１１４】
これに対して、システム接地電圧ＶＳＳを基準としてシステム電源電圧ＶＤＤが急激に低下し、動作電圧が低下したとき、検知容量Ｃｄｅｔ１により、ＭＯＳトランジスターＴｒ１００、Ｔｒ１０１がオフする。この結果、電流源ＣＳ１０１の電流Ｉ２０は、検知電流Ｉｄｒ１として、ＭＯＳトランジスターＴｒ１０２に流れ、ＭＯＳトランジスターＴｒ１０３〜Ｔｒ１０５に電流が流れる。従って、定電流源ＣＳ６により常時電流が引き込まれている出力電圧供給線ＰＬＯから、検知電流Ｉｄｒ１に応じた電流が引き込まれる。
【０１１５】
このように、図９に示す構成と定電流源ＣＳ７とを併用することで、出力電圧ＶＯＳＣの変動を抑制することができる。この併用は、第３の実施形態と同様の効果を奏することができる。
【０１１６】
〔集積回路装置の適用例〕
第１の実施形態〜第６の実施形態のいずれかの集積回路装置は、発振クロックを用いたクロック信号に基づいて計時する時計用集積回路装置に適用することができる。
【０１１７】
図１１に、本発明に係る時計用集積回路装置の構成例のブロック図を示す。例えば、第１の実施形態〜第６の実施形態のいずれかの集積回路装置が、図１１に示す発振回路４１０の機能を有する。
【０１１８】
時計用集積回路装置４００は、発振回路４１０と、計時回路４２０とを含む。発振回路４１０は、上記のいずれかの実施形態における基準電圧発生回路１１０と、電圧発生回路１２０と、電圧変動抑制回路１３０（電圧変動抑制回路１３０ａ〜１３０ｆのいずれか）と、水晶発振回路１４０と、水晶振動子１５０とを含む。水晶振動子１５０は、時計用集積回路装置４００の外部に設けられてもよい。計時回路４２０は、後段回路４２２と、時計回路４２４と、制御レジスター４２６と、クロック出力回路４２８と、割り込み発生回路４３０とを含む。
【０１１９】
後段回路４２２は、発振回路４１０を構成する水晶発振回路１４０からの発振クロックを分周する。時計回路４２４は、後段回路４２２によって発振クロックを分周することにより生成されたクロック信号をカウントして、「年」、「月」、「日」、「曜」、「時」、「分」、「秒」を計時する。クロック出力回路４２８は、後段回路４２２からのクロック信号に基づいて複数種類のクロック信号を生成し、これらのいずれかのクロック信号を外部に出力する機能を有する。割り込み発生回路４３０は、時計回路４２４の計時結果に基づいて、割り込み信号を生成し、該割り込み信号を外部に出力する。制御レジスター４２６は、計時回路４２０の各部を制御するための制御データが設定されるレジスターを有し、例えばクロック出力回路４２８が出力するクロック信号の周波数の設定や、割り込み発生回路４３０が発生する割り込み条件の設定が行われる。
【０１２０】
このような時計用集積回路装置４００によれば、バックアップ時に電源が切り替えられてシステム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが低下し、その動作電圧が低下した場合でも、発振クロックが「歯抜け」になることなく、正確な計時が可能となる。また、この際、設計パラメーターの調整等を改めて行うことなく、レギュレーター等から構成される電圧発生回路の低消費電力化を容易に実現することができる。
【０１２１】
〔電子機器〕
上記の時計用集積回路装置４００は、次のような電子機器に適用することができる。
【０１２２】
図１２に、本発明に係る電子機器のハードウェア構成例のブロック図を示す。図１２において、図１１と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２３】
電子機器５００は、中央演算処理装置（Central Processing Unit：ＣＰＵ）５１０と、入力部５１２と、メモリー５１６と、表示部５１８と、電源部５２０と、時計用集積回路装置４００とを含む。ＣＰＵ５１０、入力部５１２、メモリー５１６、表示部５１８、電源部５２０、及び時計用集積回路装置４００は、バス５２２を介して接続される。ＣＰＵ５１０は、メモリー５１６に記憶されたプログラムを、バス５２２を介して読み出し、該プログラムに対応した処理を実行することで、電子機器５００を構成する各部を制御する。入力部５１２は、電子機器５００を制御するための入力データを受け付ける。ＣＰＵ５１０は、入力部５１２により受け付けられた入力データに応じて、処理を変更することができる。表示部５１８は、ＣＰＵ５１０等によって生成された画像を表示する。電源部５２０は、電子機器５００を構成する各部に供給する電源を生成する。このような電子機器５００は、ＣＰＵ５１０により制御される時計用集積回路装置４００が生成するクロック信号に同期して動作する。このとき、該時計用集積回路装置４００が発生する割り込み信号に対応した処理をタイマー処理としてＣＰＵ５１０が行い、電子機器５００は、リアルタイム処理を行う。
【０１２４】
図１３（Ａ）、図１３（Ｂ）に、図１２の電子機器５００の構成例の斜視図を示す。図１３（Ａ）は、モバイル型のパーソナルコンピューターの構成例の斜視図を表す。図１３（Ｂ）は、携帯電話機の構成の斜視図を表す。
【０１２５】
図１２の電子機器５００の構成例の１つである図１３（Ａ）に示すパーソナルコンピューター８００は、本体部８１０と、表示部８２０と、操作部８３０とを含む。本体部８１０は、図１２のＣＰＵ５１０、メモリー５１６、電源部５２０等を有する。表示部８２０は、図１２の表示部５１８に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部８３０は、図１２の入力部５１２に対応し、キーボード等によりその機能が実現される。このような操作部８３０を介した操作情報が本体部８１０のＣＰＵ５１０によって解析され、その操作情報に応じて表示部８２０に画像が表示される。これにより、バッテリーの切り替えがあっても安定に動作し、低消費電力で、且つ、設計が容易なパーソナルコンピューター８００を提供することができるようになる。
【０１２６】
図１２の電子機器５００の構成例の１つである図１３（Ｂ）に示す携帯電話機９００は、本体部９１０と、表示部９２０と、操作部９３０とを含む。本体部９１０は、図１２のＣＰＵ５１０、メモリー５１６、電源部５２０等を有する。表示部９２０は、図１２の表示部５１８に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部９３０は、図１２の入力部５１２に対応し、ボタン等によりその機能が実現される。このような操作部９３０を介した操作情報が本体部９１０のＣＰＵ５１０によって解析され、その操作情報に応じて表示部９２０に画像が表示される。これにより、バッテリーの切り替えがあっても安定に動作し、低消費電力で、且つ、設計が容易な携帯電話機９００を提供することができるようになる。
【０１２７】
なお、図１２の電子機器５００として、図１３（Ａ）、図１３（Ｂ）に示すものに限定されるものではない。例えば、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。
【０１２８】
以上、本発明に係る集積回路装置及び電子機器等を上記のいずれかの実施形態に基づいて説明したが、本発明は上記のいずれかの実施形態に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。
【０１２９】
（１）上記の実施形態では、電圧発生回路１２０として、主に、定電圧を生成するレギュレーターを例に説明したが、本発明はこれに限定されるものではない。本発明に係る電圧発生回路は、定電圧を生成するものでなくてもよい。
【０１３０】
（２）上記のいずれかの実施形態では、集積回路装置として、時計用の集積回路装置を例に説明したが、本発明はこれに限定されるものではない。本発明に係る集積回路装置は、時計用以外の用途に適用することができることは言うまでもない。
【０１３１】
（３）上記のいずれかの実施形態において説明したレギュレーターの構成や水晶発振回路の構成に、本発明が限定されるものではない。本発明は、レギュレーターの構成や水晶発振回路の構成に限定されるものではない。
【０１３２】
（４）上記のいずれかの実施形態において、「ゲート」という語句は、ゲート端子、ゲート領域、又はゲート電極を意味する。同様に、「ドレイン」という語句は、ドレイン端子、ドレイン領域、又はドレイン電極を意味する。また、「ソース」という語句は、ソース端子、ソース領域、又はソース電極を意味する。
【０１３３】
（５）上記のいずれかの実施形態において、本発明を、集積回路装置及び電子機器等として説明したが、本発明はこれに限定されるものではない。例えば、上記のいずれかの実施形態で説明した動作電圧の変動の検知方法や、電圧変動抑制方法であってもよい。
【符号の説明】
【０１３４】
１０…レギュレーター、  ２０，１４０…水晶発振回路、
２２，１６０，４２２…後段回路、  ３０，１５０…水晶振動子、
１００，１００ａ，１００ｂ，１００ｄ，１００ｅ…集積回路装置、
１１０…基準電圧発生回路、  １２０…電圧発生回路、
１３０，１３０ａ，１３０ｂ，１３０ｃ，１３０ｄ，１３０ｅ，１３０ｆ…電圧変動抑制回路、  ４００…時計用集積回路装置、
４１０…発振回路、  ４２０…計時回路、  ４２４…時計回路、
４２６…制御レジスター、  ４２８…クロック出力回路、  ４３０…割り込み発生回路、
５００…電子機器、  ５１０…ＣＰＵ、  ５１２…入力部、  ５１６…メモリー、
５１８，８２０，９２０…表示部、  ５２０…電源部、  ５２２…バス、
８００…パーソナルコンピューター、  ８１０，９１０…本体部、
８３０，９３０…操作部、  ９００…携帯電話機、  Ｃ１…位相補償容量、
Ｃ２…安定化容量、  ＣＳ１，ＣＳ２，ＣＳ３，ＣＳ４、ＣＳ５，ＣＳ１００，ＣＳ１０１…電流源、  ＣＳ６，ＣＳ７…定電流源、  Ｃｄｅｔ，Ｃｄｅｔ１…検知容量、
ＣＬＫＯ…発振クロック、  ＰＧ，Ｎ１…ノード、  ＰＬ１…第１の電圧供給線、
ＰＬ２…第２の電圧供給線、  ＰＬＯ…出力電圧供給線、
ＴＭ１，ＴＭ２，ＴＭａ，ＴＭｂ…接続端子、  Ｔｒ１〜Ｔｒ６，Ｔｒ１０〜Ｔｒ１５，Ｔｒ２０，Ｔｒ２１，Ｔｒ３０，Ｔｒ３１，Ｔｒ１００〜Ｔｒ１０５…ＭＯＳトランジスター、  ＴｒＡ…出力制御トランジスター、  ＴｒＢ…トランジスター、
Ｖ１…第１の電圧、  Ｖ２…第２の電圧、  Ｖ３…第３の電圧、
ＶＤＤ…システム電源電圧、  ＶＯＳＣ…出力電圧、  Ｖｒｅｆ…基準電圧、
ＶＳＳ…システム接地電圧
【図１】
0005866757.tif 000002
【図２】
0005866757.tif 000003
【図３】
0005866757.tif 000004
【図４】
0005866757.tif 000005
【図５】
0005866757.tif 000006
【図６】
0005866757.tif 000007
【図７】
0005866757.tif 000008
【図８】
0005866757.tif 000009
【図９】
0005866757.tif 000010
【図１０】
0005866757.tif 000011
【図１１】
0005866757.tif 000012
【図１２】
0005866757.tif 000013
【図１３】
0005866757.tif 000014
【図１４】
0005866757.tif 000015