(57)【特許請求の範囲】
【請求項１】
ベース基材上に、アモルファスＳｉ半導体層を形成するステップと、
ガス化したハロゲン化ゲルマニウムを該アモルファス半導体層に接触させ、該アモルファス半導体層上にＧｅ含有領域を形成させるステップと、
前記アモルファス半導体層に、熱処理を施して、結晶性半導体層を形成するステップと、を少なくとも含む半導体基材の製造方法であって；
前記の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とする半導体基材の製造方法。
【請求項２】
前記Ｇｅ含有領域形成ステップが、前記アモルファス半導体層に、ガス化したハロゲン化ゲルマニウムを３０秒〜１５分間接触させ、その表面を改質するステップである請求項１に記載の半導体基材の製造方法。
【請求項３】
前記ハロゲン化ゲルマニウムが、フッ化ゲルマニウムである請求項１または２のいずれか１項に記載の半導体基材の製造方法。
【請求項４】
前記アモルファスＳｉ半導体層がＧｅを含有し、該Ｇｅ含有アモルファスＳｉ半導体層が、（アモルファスＳｉ１−ｘＧｅｘ、ｘ＝０．００１〜０．８）の組成を有するものである請求項１〜３のいずれか１項に記載の半導体基材の製造方法。
【請求項５】
前記Ｇｅ含有アモルファスＳｉ半導体層が、シランの１０ｓｃｃｍに対して、ハロゲン化ゲルマニウムの０．１〜２ｓｃｃｍに対応する量のＧｅを含有するアモルファス半導体層である請求項４に記載の半導体基材の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基材およびその製造方法に関する。より詳しくは、本発明は、種々の電子または電気デバイス（例えば、薄膜トランジスタ（ＴＦＴ）、太陽電池、光センサー等）の製造に好適に使用可能な半導体基材およびその製造方法に関する。
【０００２】
本発明の半導体基材は、種々の用途（例えば、薄膜トランジスタ、太陽電池、光センサ等）に使用可能である。本発明は、大面積デバイス製造に使用するために、特に好適に使用可能である。
【背景技術】
【０００３】
画素駆動用スイッチング素子に用いる薄膜トランジスタや、太陽電池、光センサーをはじめとするデバイス（特に、大面積を必要とするデバイス）の高品質化には、従来用いられているアモルファスシリコンに代わるべき、均一で高い移動度を示す半導体材料が求められる。このような半導体材料は、更には安価に大面積に形成できるものであることが好ましい。
【０００４】
このような用途の半導体材料として、多結晶シリコン、酸化物半導体、結晶性有機半導体材料などが候補と考えられ、研究開発が活発に行われている。
【０００５】
中でも、結晶性シリコン薄膜（多結晶シリコン膜）は、高い移動度を持つばかりでなく、従来の半導体プロセス技術と整合性が良く、安定性も高いため、この点からは、最も実用に適した材料と考えられる。
【０００６】
しかしながら、大面積デバイスを目的とした多結晶シリコン薄膜の製造には、安価なガラスを基板に用いて半導体薄膜を製造することが必須である。したがって、高温用ガラス基板を用いたとしても、６００℃以下で多結晶シリコン膜を製造する必要があり、その技術は限られる。
【０００７】
現在、中小型サイズの応用にはアモルファスシリコン薄膜のエキシマーレーザアニールによる結晶化が実用されているが、コストやレーザアニール装置の制約から、大型サイズの応用は困難であり、新しい製造技術の開発が期待されている。
【０００８】
アモルファスシリコン薄膜を熱処理によって結晶化させる固相結晶成長は大型化が容易で、低コスト化が期待される多結晶シリコン薄膜の形成方法の一つであるが、この方法は６００℃での熱処理においても、熱結晶化に数十時間以上の時間を必要とし、実用的な工業技術としては大きな課題がある。
【０００９】
この問題を解決するために、従来、アモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒として、アルミニウム、ニッケル、コバルトなどを用いてアモルファスシリコン薄膜の熱結晶化の低温化と熱処理時間の短縮を図る方法が検討されてきた。
【００１０】
例えば、ニッケルを触媒に用いた方法では、予め製造したアモルファスシリコン薄膜に極微量のニッケルを真空蒸着法やスパッタ法を用いて付着させるか、ニッケル化合物の溶液を塗布するなどの方法によってニッケル化合物を付着させた後に、そのアモルファスシリコン膜を４５０℃以上の温度において熱処理を数時間施すことによって、多結晶シリコン薄膜を製造できることが知られている。
【００１１】
しかしながら、この方法では、前述のように、ニッケルをアモルファスシリコン薄膜に付着させるための付加的なプロセスが必要で、煩雑であるばかりでなく、それに必要な蒸着装置やスパッタ装置を必要とすること、あるいは、そのプロセスを行うために、一旦、アモルファスシリコン薄膜を膜の酸化を引き起こす大気暴露をさせなければならない等の問題がある。この大気暴露を回避するためには、大掛かりな真空一貫でプロセスが可能な装置や不活性ガス中での塗布が可能な装置等が必要で、工業的な解決とはなっていない。
【００１２】
さらに、こうした方法では、結晶化促進に用いた金属触媒そのものが、製造されたＴＦＴ特性や安定性を損なうという問題点があり、その改善のためには、アモルファスシリコンを結晶化させた後に、用いた金属触媒を除去するなどの付加的なプロセスが必要となる。
【００１３】
これに対し、金属触媒の代わりに、シリコンと同じ周期律表の第１４族に属し、シリコンプロセスと整合性がよく、また、容易に混晶を作り、金属を触媒として用いた場合に比べて多結晶シリコン膜の電気特性の劣化の懸念が少ないと考えられるゲルマニウムを用いて、熱結晶化の低温化と結晶化に要する時間の低減を図る方法が知られている。
【００１４】
例えば、（絶縁膜上におけるＳｉＧｅ薄膜の低温形成と次世代ディスプレー：宮尾正信、角田功、菅野裕士、長友圭、佐道泰造、権丈淳，電子情報通信学会技報、ＥＤ２００３−６、ＳＤＭ２００３−６、ＯＭＥ２００３−６（２００３−４）、ｐｐ．２９−３４（２００３））によれば、アモルファスゲルマニウム膜の熱結晶化においては、核発生温度が５００℃程度まで低下することから、アモルファスシリコン薄膜とアモルファスゲルマニウム薄膜を積層し、これを６００℃で熱処理をすることによって、形成されるゲルマニウム結晶核を利用してシリコン薄膜の結晶化を促進できることが報告されている。
【００１５】
この場合、文献（菅野裕士、宮尾正信、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして−  第８章  高品質ＳｉＧｅ多結晶固相成長、シ‐エムシ−出版２００７年  ＩＳＢＮ９７８‐４‐８８２３１‐６７８‐７Ｃ３０５４）によれば、アモルファスシリコン薄膜とアモルファスゲルマニウム薄膜の合計膜厚を５０ｎｍと一定として窒素雰囲気下で６００℃で熱処理をする場合、アモルファスシリコン膜の上に５〜１５ｎｍ程度のゲルマニウム薄膜を積層した構造が開示されている。
【００１６】
この構造では、ゲルマニウムが表面から離脱がおこり結晶化が促進されにくいこと、また、数時間以内の短時間でシリコン膜の結晶化を実現するためには、熱処理後においてもゲルマニウムの局在が認められる５ｎｍよりも厚いゲルマニウム膜厚が必要であること、結晶化に要する時間はゲルマニウムのシリコン中への拡散が顕著に起こる系、具体的には、５ｎｍのゲルマニウム層をアモルファスシリコン膜でサンドイッチした系等では、最大で１００００分の熱処理を必要とすることが記載されている。
【００１７】
換言すれば、アモルファスゲルマニウム層を堆積し、アモルファスシリコン層と接触させた構造においては、熱処理により短時間でアモルファスシリコン膜を結晶化させるためには、先に堆積したゲルマニウムの拡散が抑制され、熱処理後にその局在が確認できる構造、すなわち、ゲルマニウム層の膜厚が５ｎｍより大きく、ゲルマニウム層はアモルファスシリコン層の直下、または、キャップ層を用いた場合にはその直下でかつシリコン層と接触させた構造が必要となることが記載されている。
【００１８】
つまり、ゲルマニウム膜をアモルファスシリコン膜との積層構造において、５００〜６００℃で、数時間程度の短時間の熱処理によって、アモルファスシリコン膜から多結晶シリコンを製造するためには、ある程度厚い、具体的には、５ｎｍより厚いゲルマニウム膜を用いることが必要となることが指摘されている。
【００１９】
このため、薄膜トランジスタに好適な５０ｎｍ程度の薄い多結晶シリコン膜をこの方法により製造する場合には、熱結晶化後に膜中に残存するゲルマニウムがシリコンに対して相対的に高くなるため、トランジスタ特性に与える影響が大きく、必要に応じてゲルマニウムを除くことが必要となる。
【００２０】
実際、文献（特許第４４８９２０１号）では、残存するゲルマニウム膜を、硫酸過水溶液で除去する例が記載されている。
【００２１】
一般に、ゲルマニウム膜をアモルファスシリコン膜に積層して形成する方法には、ゲルマン（ＧｅＨ４）を用いたプラズマＣＶＤや低圧ＣＶＤ法、電子ビーム蒸着やスパッタ法等によってアモスファスシリコン膜上にゲルマニウム膜を堆積する方法に加えて、ゲルマニウムを含む化合物の溶液をスピンコートする方法、イオンプランテーション技術やプラズマドーピング技術、レーザードーピング技術によってアモルファスシリコン膜にゲルマニウムを添加する方法が知られている。しかしながら、これらの方法は、アモルファスシリコン膜の形成に必要な設備に加えて、ゲルマニウムの形成を行うための付帯設備やプロセスを新たに必要とするため、工業的な適用にはゲルマニウムの形成技術にも課題を残している。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特許第４４８９２０１号
【非特許文献】
【００２３】
【非特許文献１】絶縁膜上におけるＳｉＧｅ薄膜の低温形成と次世代ディスプレー：宮尾正信、角田功、菅野裕士、長友圭、佐道泰造、権丈淳，電子情報通信学会技報、ＥＤ２００３−６、ＳＤＭ２００３−６、ＯＭＥ２００３−６（２００３−４）、ｐｐ．２９−３４（２００３））
【非特許文献２】浦岡行治  監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして−  第７章  Ｇｅ核を用いたSi薄膜の低温結晶化技術、  第８章  高品質ＳｉＧｅ多結晶固相成長、シ‐エムシ−出版２００７年  ＩＳＢＮ９７８‐４‐８８２３１‐６７８‐７Ｃ３０５４）
【発明の概要】
【発明が解決しようとする課題】
【００２４】
本発明の目的は、上記した従来技術の欠点を解消可能な、半導体基材およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
本発明者は鋭意研究の結果、アモルファス半導体層（例えば、アモルファスシリコン膜）の上に、極小量（例えば、ラマン測定で認識できない程度の量）のＧｅ（ゲルマニウム）含有領域を一旦形成し、その後熱処理することが、該半導体層の結晶化を著しく促進させるのみならず、該半導体層を含む半導体基材の特性を向上させることを見出した。
【００２６】
本発明の半導体基材は上記知見に基づくものであり、より詳しくは、ベース基材と；該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって；前記結晶性半導体層の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とするものである。
【００２７】
本発明によれば、更に、ベース基材上に、アモルファス半導体層を形成するステップと；該アモルファス半導体層上にＧｅ含有領域を形成させるステップと；前記アモルファス半導体層に、熱処理を施すステップと、を少なくとも含む半導体基材の製造方法であって；前記結晶性半導体層の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とする半導体基材の製造方法が提供される。
【００２８】
本発明は、例えば、以下の態様を含むことができる。
【００２９】
［１］  ベース基材と；該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって；
前記結晶性半導体層の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とする半導体基材。
【００３０】
［２］  前記アモルファス半導体材料が、アモルファスシリコン膜、および／又はアモルファスシリコンゲルマニウム膜、あるいは結晶シリコン膜である［１］に記載の半導体基材。
【００３１】
［３］  前記結晶性半導体層層の表面側から深さ１０ｎｍの範囲内に、１ｐｐｍ〜２％のＧｅ／Ｓｉ比を有する［１］または［２］に記載の半導体基材。
【００３２】
［４］  前記結晶性半導体層上に配置された第２の半導体層を更に含む［１］〜［３］のいずれか１項に記載の半導体基材。
【００３３】
［５］  前記結晶性半導体層の結晶性部分が、ラマン測定で確認可能である［１］〜［４］のいずれか１項に記載の半導体基材。
【００３４】
［６］  ベース基材上に、アモルファス半導体層を形成するステップと、
該アモルファス半導体層上にＧｅ含有領域を形成させるステップと、
前記アモルファス半導体層に、熱処理を施すステップと、を少なくとも含む半導体基材の製造方法であって；
前記結晶性半導体層の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とする半導体基材の製造方法。
【００３５】
［７］  前記Ｇｅ含有領域堆積ステップが、前記アモルファス半導体層に、ガス化したハロゲン化ゲルマニウムを短時間接触させ、その表面を改質するステップである［６］に記載の半導体基材の製造方法。
【発明の効果】
【００３６】
上述したように本発明によれば、良好な特性を有する半導体基材を、簡便な方法で作製することができる。
【００３７】
本発明によれば、更に、大面積を必要とする半導体デバイス用途に適した半導体基材を、低コストで作製することができる。
【図面の簡単な説明】
【００３８】
【図１】熱処理前のシリコン膜のラマンスペクトル（基板温度の効果）の一例を示すチャートである。
【図２】熱処理後のシリコン膜のラマンスペクトル（基板温度の効果）の一例を示すチャートである。
【図３】熱処理前のシリコン膜のラマンスペクトル（基板温度の効果）の一例を示すチャートである。
【図４】熱処理後のシリコン膜のラマンスペクトル（基板温度の効果）の一例を示すチャートである。
【図５】熱処理前のシリコン膜のラマンスペクトル（ＧｅＦ４フロー時間の効果）の一例を示すチャートである。
【図６】熱処理後のシリコン膜のラマンスペクトル（ＧｅＦ４フロー時間の効果）の一例を示すチャートである。
【図７】熱処理前の膜のラマンスペクトル（ＳｉＨ４−ＧｅＦ４膜の効果：ＧｅＦ４処理なし）の一例を示すチャートである。
【図８】熱処理後の膜のシリコン膜のラマンスペクトル（熱処理時間の効果）の一例を示すチャートである。
【図９】熱処理後のシリコン膜のラマンスペクトル（ＧｅＦ４流量の効果）の一例を示すチャートである。
【図１０】熱処理後のシリコン膜のラマンスペクトル（ＧｅＦ４流量の効果）の一例を示すチャートである。
【図１１】熱処理前後の膜のラマンスペクトルの一例を示すチャートである。
【図１２】熱処理後の膜の組成ＧＤ−ＯＥＳ分析の結果（厚さ方向の組成プロファイル）の一例を示すチャートである。
【図１３】熱処理後の膜の断面（上：熱処理前、下：熱処理後）の一例を示す透過顕微鏡写真（弗化ゲルマニウムにより改質されたアモルファスシリコン断面ＴＥＭ写真（上）及び、熱アニール後の膜の断面ＴＥＭ写真（下））である。
【図１４】熱処理後の膜のＸ線回折パターン（基板温度、熱処理温度の効果）の一例を示すチャートである。
【図１５】試作したＦＥＴの構造の一例を示す模式断面図である。
【図１６】試作したＦＥＴのトランスファー特性（熱処理温度の効果）の一例を示すチャートである。
【発明を実施するための形態】
【００３９】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００４０】
（半導体基材）
本発明の半導体基材は、ベース基材と、該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって；前記結晶性Ｓｉ層の表面近傍において、ＳＩＭＳによりＧｅが検出可能であることを特徴とする。
【００４１】
（ベース基材）
本発明に使用可能なベース基材は、該基材上に、アモルファス半導体材料層（例えば、アモルファスシリコン膜）を配置、堆積ないし形成可能である限り、特に制限されない。より具体的には、従来より半導体層（ないし半導体デバイス）の形成に使用されて来たベース基材を任意に（必要に応じて２種類以上組み合わせて）本発明において用いることができる。このようなベース基材としては、例えば、ガラス板等の無機および／又は有機質の基材、金属ないし半導体の基材（例えば、ＳｉＯ２やＳｉＮ等のパッシベーション膜をその表面に設けたＳｉ基材）を使用することができる。
【００４２】
当然のことながら、上記ベース基材の材質、大きさ、形状（平面および立体形状）は、特に制限されない。
【００４３】
（半導体層）
本発明における半導体層に使用可能なアモルファス半導体材料は、該層上に、Ｇｅ含有領域を一旦形成することが可能である限り、特に制限されない。より具体的には、従来より半導体層（ないし半導体デバイス）の形成に使用されて来た材料を任意に（必要に応じて２種類以上組み合わせて）本発明において用いることができる。このような半導体材料としては、例えば、シリコン、ゲルマニウム等の周期律表第１４族からなる半導体材料（例えばアモルファスシリコン膜、アモルファスシリコンゲルマニウム膜等のアモルファス半導体材料、あるいは結晶シリコン）を使用することができる。
【００４４】
本発明においては、アモルファスシリコン膜、および／又はアモルファスシリコンゲルマニウム膜等のアモルファス半導体材料が、特に好適に使用可能である。
【００４５】
（半導体層）
本発明における半導体層の厚さは、一般的に、２００ｎｍ以下程度が好ましい。該厚さは、１０〜１００ｎｍがより好ましく、１０〜５０ｎｍが更に好ましい。
【００４６】
（アモルファスシリコン膜）
本発明における半導体層の形成においては、アモルファスシリコン膜が特に好適に使用可能である。このようなアモルファスシリコン膜の形成ないし形成方法は特に制限されない。大面積ベース基材への適用が容易な点からは、シラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）の低圧ＣＶＤ法やプラズマＣＶＤ法によって基材上に形成された薄膜や、シリコンの電子ビーム蒸着やスパッタ法によって製造された薄膜が好適に利用可能である。
【００４７】
また、アモルファスシリコン膜の代わりに、同様な手法により製造されたアモルファスシリコンゲルマニウム膜（ａ−Ｓｉ１−ｘＧｅｘ、ｘ＝０．００１〜０．８）を用いることも可能である。
【００４８】
（少なくとも一部の結晶化）
本発明における半導体層の「少なくとも一部の結晶化」は、前述したラマン分析またはＸ線分析で確認することができる。中でも、特定位置のピークにより確認が容易な点からは、ラマン分析を用いることが好適である。本発明において、後述するように、半導体層としてアモルファス膜を形成させ、該アモルファス膜の少なくとも一部を「結晶化」させることが好ましい。半導体基材の特性の点からは、結晶化部分は大きい程好ましい。
【００４９】
（Ｇｅ含有領域の形成）
本発明においては、上記したアモルファス半導体材料層上に、Ｇｅ含有領域が一旦形成される。本発明において、その少なくとも一部に結晶性部分を有する「結晶性半導体層」を与える限り、Ｇｅ含有領域の形成方法は、特に制限されない。本発明において、その少なくとも一部に結晶性部分を有する「結晶性半導体層」を与える限り、一旦形成されるＧｅ含有領域の形状、厚さも特に制限されない。「アモルファス半導体材料層」の少なくとも一部を結晶性部分とする際の効率と、「結晶性半導体層」の物性に実質的に悪影響を与えないことのバランスの点からは、Ｇｅ含有領域の厚さは、５ｎｍ以下が好ましい。該厚さは、２〜３ｎｍ以下がより好ましく、１ｎｍ以下が更に好ましい。
【００５０】
本発明において、Ｇｅ含有領域は、「アモルファス半導体材料膜」（ないしは、これに由来する「結晶性半導体層」）の表面側から、深さで好ましくは３ｎｍ以内、更には２ｎｍ以内の領域（すなわち、表面側に近い方）にあることが好ましい。
【００５１】
上記のように、本発明において使用可能なＧｅ含有領域は、「領域」とは言っても、島状、パターン状等、種々の形状があり得る。Ｓｉ表面上に形成されたＧｅ含有領域は、該Ｇｅ含有領域の一部が、Ｓｉ層内に入り込む傾向を有する。しかしながら、あまり含有量が多いと、Ｇｅの存在は、本発明の半導体基材の性能に関しては、むしろ有害な傾向を有する。したがって、半導体層の「結晶化」が可能である限り、Ｇｅ含有量は、むしろ少ない方が好適である。
【００５２】
（好適なＧｅ含有領域形成方法）
本発明においては、Ｇｅ含有領域を薄くする点からは、Ｇｅ含有領域は、ガス化したハロゲン化ゲルマニウムを用いて、アモルファス半導体層上に形成させることが好ましい。
【００５３】
ガス化したハロゲン化ゲルマニウムを用いることは、アモルファス半導体層（例えば、アモルファスシリコン膜）の改質（すなわち、ゲルマニウム化）を行う際に、均一に、かつ、過度の改質を避けるために好ましい。本発明においては、例えば、常圧、常温で液体である塩化ゲルマニウム（ＧｅＣｌ４）または常圧、常温で気体である弗化ゲルマニウム（ＧｅＦ４）を好適に使用することができる。これらの中でも、該改質を簡便に行う点からは、常圧、常温で気体である弗化ゲルマニウム（ＧｅＦ４）が好適である。
【００５４】
ガス化したハロゲン化ゲルマニウムは、必要に応じて、水素、窒素、ヘリウム、あるいは、アルゴンなどの希釈ガスで希釈して用いることができる。この場合の希釈の程度は、Ｇｅ濃度に関して、０．１モル％以上２５モル％以下であることが好ましい。
【００５５】
（ハロゲン化ゲルマニウムによる表面改質）
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の表面改質効果は，エッチング性を示すハロゲン化ゲルマニウムに特有であり、アモルファスシリコン表面とハロゲン化ゲルマニウムと化学反応によるものと考えられる。
【００５６】
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の改質により、アモルファスシリコン薄膜の表面のシリコンがゲルマニウム化され、さらに改質が進むと、アモルファスシリコン薄膜の表面のシリコンがゲルマニウムに置換されたゲルマニウム含有量の多い領域が形成され、さらに改質が進むとほとんどゲルマニウムと考えて良い高濃度のゲルマニウム領域が形成される。
【００５７】
（好適な製造方法の一例）
浦岡行治  監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして−  第８章  高品質ＳｉＧｅ多結晶固相成長、シ‐エムシ−出版２００７年  ＩＳＢＮ９７８‐４‐８８２３１‐６７８‐７Ｃ３０５４（非特許文献２）によれば、ゲルマニウムを用いてアモルファスシリコン膜の熱処理による結晶化を数時間程度の短い時間で行うためには、少なくとも５ｎｍ以上のゲルマニウム層をアモルファスシリコン膜と積層して形成することが好ましいとされる。このような場合、従来技術においては、アモルファスシリコンの熱結晶化後にゲルマニウムが局所的に残存するという課題があった。
【００５８】
また、従来技術においては、ゲルマニウムの形成方法にも新たな付帯設備や付加的なプロセスを必要とするため、ゲルマニウムを用いて、熱処理によるアモルファスシリコン膜の結晶化の低温化促進を実現するというメリットを十分に工業的に活かすことができないという課題があった。
【００５９】
これに対して、本発明の「アモルファスシリコン薄膜の熱結晶化による多結晶シリコン薄膜の形成」の態様によれば、アモルファスシリコン膜を結晶化させる際にアモルファスシリコン膜の表面をゲルマニウムによる改質に基づき、短時間の熱処理によりアモルファスシリコン膜を、低温において極めて有効に熱結晶化させることができる。すなわち、この態様によれば、アモルファスシリコン薄膜の熱結晶化による結晶性の高い多結晶シリコン薄膜を簡便に製造することができる。
【００６０】
このような本発明の一態様においては、アモルファスシリコン膜の熱結晶化プロセスは、ガス化したハロゲン化ゲルマニウムをアモルファスシリコン膜に短時間、接触させ、その表面を改質させる工程と、改質されたアモルファスシリコン膜に熱処理を施す工程とを、少なくとも含む。
【００６１】
このような本発明の一態様においては、シリコンに対してエッチング性を示すゲルマニウム化合物をアモルファスシリコン膜に作用させ、その表面を改質すると、その後の熱処理によって、容易にアモルファスシリコン膜を結晶化させることができる。
【００６２】
（ゲルマニウム化の確認）
ゲルマニウム化が十分に進んだ状態あっては、これはＡｒイオンレーザを用いたラマンスペクトルにより、３００ｃｍ−１のゲルマニウムピークとして観測が可能である。
アモルファスシリコン膜の表面の改質による、その後の熱結晶化によるアモルファス膜の結晶化は、ラマンスペクトルによるゲルマニウム化の確認ができないほど程度が小さい場合であっても有効で、この場合は後に詳述するように、ＳＩＭＳによってゲルマニウム化の確認が可能である。
【００６３】
（ラマンスペクトルの測定条件）
本発明において、ゲルマニウムピークを観測するためのラマンスペクトルの測定条件としては、その試料への励起光の侵入の点から、Ａｒイオンレーザを励起光とするラマン分光装置を用いることが好適である。この点に注意すれば、ラマン分光装置が好適に使用可能である。このようなラマンスペクトル測定の詳細に関しては、必要に応じて、例えば文献（浦岡行治  監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして−  第３章  ラマン分光分析、シ‐エムシ−出版２００７年  ＩＳＢＮ９７８‐４‐８８２３１‐６７８‐７Ｃ３０５４）を参照することができる。
【００６４】
前記のようにハロゲン化ゲルマニウムの改質によるアモルファスシリコン膜の熱処理による結晶化の促進は、ハロゲン化ゲルマニウムにより改質を行ったアモルファスシリコン膜のラマンスペクトルに３００ｃｍ−１のゲルマニウムに起因するピークが観測できないもの（すなわち、ゲルマニウム量が比較的に少量であるもの）についても可能である。すなわち、アモルファスシリコン膜の結晶化の促進は、ラマン測定により観測可能な量のゲルマニウムの有無には依存しない。
【００６５】
ハロゲン化ゲルマニウムによるアモルファスシリコン膜の改質は、ハロゲン化ゲルマニウムとアモルファスシリコンとの化学的な反応によるため、ハロゲン化ゲルマニウムの流量とアモルファスシリコン膜の温度に依存する傾向を有する。
【００６６】
改質に必要なアモルファスシリコン膜の温度は、２００℃から６００℃の温度、より好ましくは、ハロゲン化ゲルマニウムの流量を制御しやすい２５０℃から４５０℃の温度で行うことが有効である。
【００６７】
同様に、アモルファスシリコン膜の改質の程度は、ハロゲン化ゲルマニウムの流量と改質に要する時間によっても決定することができる。過度な改質条件は、アモルファスシリコン膜のエッチングと過度なゲルマニウムの形成を引き起こす傾向があるため、避けることが好ましい。
【００６８】
（熱処理）
改質（ないしゲルマニウム化）工程を終えたアモルファスシリコン膜は、４００℃から６５０℃、より好ましくは、結晶化を促進でき、かつ、アモルファスシリコン膜中での自発的な結晶核の形成を抑制できる４５０℃から６００℃の温度で熱処理をすることが有効である。
【００６９】
この熱処理を行うための手段は、特に制限されない。該熱処理には、例えば、ファーネスアニール、ランプアニール、レーザアニールのいずれの手段を用いることができる。
【００７０】
工業的な応用を考える場合は、アモルファスシリコンの形成装置と連結してなる熱処理装置をクラスター型の装置に設置して用いるか、別途に大量の基材を一括して熱処理できる装置を用いることが好ましい。
【００７１】
（シリコンの結晶化の確認）
好適に選ばれた条件下でハロゲン化ゲルマニウムによる表面の改質を施したアモルファスシリコン膜を熱処理すると、数時間以内でアモルファスシリコンの結晶化がおこり、ラマン測定を行うと、５２０ｃｍ−１付近のピークが明確に観測され、アモルファスシリコンが結晶化していることが確認される。
【００７２】
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の改質の条件、すなわち、ハロゲン化ゲルマニウムの流量とそのフロー時間、アモルファスシリコン膜の温度、改質装置内の圧力等によっては、熱結晶化後の多結晶シリコン膜にはゲルマニウムに起因する３００ｃｍ−１のラマンピークが結晶シリコンのピークと同時に観測される場合もある。
【００７３】
（Ｇｅの定量）
本発明におけるＧｅ含有量は、ラマン分析では「観察できない」レベルである場合が多い（この場合、Ｇｅ含有量は、Ｇｅ／Ｓｉの原子比で、約１％以下と考えられる）。本発明におけるＧｅ含有量は、後述する「スパッタ利用の発光分析」、またはＳＩＭＳ（二次イオン質量分析）で定量することができる。ＳＩＭＳにおいては、通常はＡｒイオンを試料表面に衝突させ、それにより生じた二次イオンを質量分析の手法で分析・定量することができる。発光分析およびＳＩＭＳいずれの場合にも、常法により検量線を求め、該検量線を用いてＧｅ含有量を定量することが好ましい。最も微量分析が可能であるのは、ＳＩＭＳ（例えば、カメカ（Cameca）社製のＳＩＭＳ）である。例えば、カメカ社のＭＳ−７シリーズ、ＭＳ−６シリーズを好適に使用することができる。
【００７４】
（発光分析）
本発明においては、グロー放電発光分光法（ＧＤ−ＯＥＳ）によりＧｅ含有量を測定することもできる。この方法は、Ａｒプラズマ中で観測される成分元素による発光強度から濃度を知る方法である。この測定でも、膜をスパッタすることによって、膜の厚さ方向の分析が可能である（後述する「実施例」を参照）。
【００７５】
（ＳＩＭＳによるプロファイル分析）
本発明の半導体基材においては、アモルファス半導体材料由来の結晶性半導体層（例えば、Ｓｉ）層の表面側から深さ１０ｎｍの範囲内に、１ｐｐｍ〜２％のＧｅ／Ｓｉ比を有することが好ましい。このＧｅ／Ｓｉ比は、更には１０〜５０００ｐｐｍ（特に１０〜２０００ｐｐｍ）であることが好ましい。このＧｅ／Ｓｉ比は、ＳＩＭＳの深さ方向プロファイル（積分値）の平均値として求めることができる。このようなＳＩＭＳによるＧｅプロファイル分析・定量の詳細に関しては、必要に応じて、例えば文献「ＦＵＪＩＴＳＵ、６１，１，ｐ２−７，０１，２０１０」（http://img.jp.fujitsu.com/downloads/jp/jmag/vol61-1/paper01.pdf）を参照することができる。この文献は、ＳＩＭＳによる表面からの極浅の分析法に関する報告であり、ＳＩＭＳによる表面から極浅（数ｎｍ〜数十ｎｍ）における不純物分布の高精度評価法が参考となる。
【００７６】
（Ｆの分析）
上記したＧｅ分析と同様の方法で、Ｆを分析することもできる。例えば、本発明においてＧｅ含有領域の形成時にＧｅＦ４を用いる場合、Ｆ分析によって、製造プロセスにおけるＧｅＦ４の使用を推定することができる。
【００７７】
（用途）
このようにして得られる多結晶シリコン膜は、薄膜トランジスタや太陽電池、光センサーなどに利用可能である。ただし、薄膜トランジスタへの応用においては、熱結晶化によって得られた多結晶シリコンにおいて、ゲルマニウムに起因する３００ｃｍ−１のラマンピークが観察されない程度のもの（すなわち、ゲルマニウム含有量が過大でないもの）が好適である。
【００７８】
得られた多結晶シリコン膜を、文献（特許第４４８９２０１号）に記載のように、更に、高い温度において熱処理を施すことによって、多結晶シリコン膜の特性を改善することも可能である。
【００７９】
また、ハロゲン化ゲルマニウムによる処理を、ＳＩＯ２やＳｉＮ膜等によってパターニングしたアモルファスシリコン膜を用いて、本発明を実施することによって、位置選択的にアモルファスシリコン膜を結晶化することも可能である。
【００８０】
（その他の態様）
本発明の半導体層において少量のＧｅが含まれているが、ラマン測定では見えない場合がある。しかしながら、微量のフッ素を、ＳＩＭＳなどでの微量分析手法を用いて検出することができる。
【００８１】
Ｇｅ含有領域を一旦形成すべき位置は、必ずしも、「表面」でなくてもよい。例えば、１０ｎｍ程度のアモルファスシリコンを積んだ後、弗化ゲルマニウムで処理をして、再びアモルファスシリコンを必要量堆積した後、これを熱アニールすることにより、アモルファスシリコン膜の表面を改めて弗化ゲルマニウムで処理をしなくとも、膜全体が結晶化させることができる。
【００８２】
本発明について、以下に実施例を用いて更に詳細に説明する。
【実施例】
【００８３】
［実施例１］
アルゴンで希釈したシラン（ＳｉＨ４）を用いて（アルゴン：ＳｉＨ４のモル比＝１：０．０５）、１３．５６ＭＺのグロー放電プラズマＣＶＤ装置により、アモルファスシリコン膜を、それぞれ、３００℃、３５０℃、４００℃でガラス基板上に２００ｎｍ堆積した。この際に使用したプラズマＣＶＤ条件は、以下の通りである。
【００８４】
＜プラズマＣＶＤ条件＞
シラン流量：１０ｓｃｃｍ、Ａｒ:２００ｓｃｃｍ、、ＲＦ電力：０．８５Ｗ／ｃｍ２、圧力：１Ｔｏｒｒ、電極間距離：１０ｍｍ
【００８５】
上記プラズマＣＶＤ装置内の残留ガスを（真空度１０−６Ｔｏｒｒ程度まで）排気した後、アルゴン２００ｓｃｃｍ、ＣＶＤ装置圧力１Ｔｏｒｒの条件で、弗化ゲルマニウム（ＧｅＦ４）を０．５ｓｃｃｍを３０秒フローした。装置の冷却を待って、アモルファスシリコン膜を取り出し、Ａｒイオンレーザを光源とするラマン測定を行った。
【００８６】
上記ラマン測定により、図１に示すように、３５０℃、及び、４００℃の温度で弗化ゲルマニウムをフローさせたアモルファスシリコン膜には、３００ｃｍ−１に結晶ゲルマニウム膜に由来するピークがみられ、３００℃でフローさせたアモルファスシリコン膜にはそのピークが観察されなかった。
【００８７】
各温度で、弗化ゲルマニウムをフローしたアモルファスシリコン膜を加熱炉にいれ、窒素雰囲気下、７Ｔｏｒｒの条件で５００℃で４時間、熱処理を行った後、それぞれのシリコン膜のラマンスペクトルを測定した。図２に示すように、すべてのシリコン膜において、５２０ｃｍ−１付近に結晶シリコンに由来するラマンピークが観測され、この条件で膜の結晶化が確認できた。
【００８８】
［実施例２］
実施例１と同様に、アモルファスシリコン膜をガラス基板上に２００℃、２５０℃、３００℃で２００ｎｍ堆積し、各温度で、アルゴン２００ｓｃｃｍ、ＣＶＤ装置圧力１Ｔｏｒｒの条件で、弗化ゲルマニウム（ＧｅＦ４）を０．５ｓｃｃｍを１５分フローした。装置の冷却を待って、それぞれのアモルファスシリコン膜のラマンスペクトルを測定したところ、図３に示すように、すべての膜に結晶ゲルマニウムを示す３００ｃｍ−１のピークは観測されず、アモルファスシリコン膜の表面にはゲルマニウムは少なくとも３ｎｍ以下であると判断される。
【００８９】
これを同様に、熱アニール炉により、実施例１に記載の条件で、５００℃で４時間熱処理を行ったところ、図４に示すように、３００℃で弗化ゲルマニウムをフローした試料のみにシリコン膜の結晶化を示すラマンピークが観測された。
【００９０】
［実施例３］
実施例１と同様な条件で、ガラス基板上に３００℃で２００ｎｍ〜３００ｎｍアモルファスシリコン膜を堆積した後、その温度で、弗化ゲルマニウムを実施例１と同様なフロー条件、で、それぞれ３０秒、２分、５分、１５分間フローした。この際には、図５に示すように、いずれの場合も、結晶性ゲルマニウムに由来する３００ｃｍ−１のラマンピークは観測されなかった。この条件においても、アモルファスシリコン膜上にはゲルマニウムはラマン測定の感度内においてほとんど形成されていないと判断される。
【００９１】
冷却後、それぞれのアモルファスシリコン膜を上記実施例１と同様に熱アニール炉で５００℃で４時間熱処理を行った。この際には、図６に示すように、各試料のラマンスペクトルにおいて、いずれの場合においても、結晶性シリコンに由来する５２０ｃｍ−１付近に鋭いピークが観測され、膜がこの条件で結晶化していることが確認された。
【００９２】
［実施例４］
実施例１と同様のプラズマＣＶＤ装置を用いるプラズマＣＶＤ法によって、シラン流量１０ｓｃｃｍ、弗化ゲルマニウム流量０．１ｓｃｃｍ，反応圧力１Ｔｏｒｒ、Ａｒ流量２００ｓｃｃｍ、ＲＦパワー１５０Ｗの条件で、基板温度を３００℃、３５０℃、４００℃、４５０℃に設定し、８９０〜１０００ｎｍの膜を堆積し、そのラマンスペクトルを測定した。この際には、図７に示すように、いずれの膜も、ゲルマニウムに由来するラマンピークは観測されず、アモルファスシリコンが堆積した。これらの膜を、弗化ゲルマニウムによる改質を行うことなく、実施例１に記載の条件で、熱アニール炉で５００℃の４時間熱処理を行った。熱アニール後、膜のラマンスペクトルを測定したところ、アモルファススシリコンに由来する４８０ｃｍ−１ブロードなピークが観察されるのみで、この条件では膜の結晶化は観測できなかった。
【００９３】
［実施例５］
実施例４と同様のプラズマＣＶＤ法によって、シラン流量１０ｓｃｃｍ、弗化ゲルマニウム流量０．１ｓｃｃｍ，反応圧力１Ｔｏｒｒ、Ａｒ流量２００ｓｃｃｍ、ＲＦパワー１５０Ｗ、基板温度４５０℃の条件で、１０００ｎｍ厚のアモルファスシリコン膜をガラス基板上に製造し、実施例１に記載の条件で、すなわち、窒素雰囲気下、７Ｔｏｒｒの条件で５００℃で処理時間を代えて熱処理を行い、その膜のラマンスペクトルを測定し、シリコン膜の結晶化の様子を観測した。この際には、図８に示すように、熱処理前においては、３００ｃｍ−１の結晶ゲルマニウムに由来するラマンピークが観測されるが、アニール時間と共にそのピークは減少し、熱処理時間９０分を超えると、結晶シリコンに由来する５２０ｃｍ−１付近のピークが観測されはじめ、およそ４時間の熱処理ではラマンピークに飽和傾向がみられ、鋭い結晶シリコンに由来する５２０ｃｍ−１ピークのみが観測され、ゲルマニウムに由来するピークはミられず、アモルファスシリコン膜の結晶化が十分に進んでいることが確認された。
【００９４】
［実施例６］
実施例５と同様の条件で、弗化ゲルマニウム流量を０．５〜２ｓｃｃｍまで変えて、４００℃において、弗化ゲルマニウムを３０秒フローした後、試料のラマンスペクトルを測定した。図９に示すように、いずれの試料にもゲルマニウムの形成されていることが分かった。
【００９５】
これらの膜を、実施例１と同様に、５００℃で４時間、窒素雰囲気下で加熱処理を施した後、それぞれの膜の結晶性をＡｒイオンレーザを光源とするラマンスペクトルの測定により評価したところ、図１０に示すように、全ての膜で結晶化を示す５２０ｃｍ−１の付近の結晶性シリコンのピークから判断して膜が結晶化しており、また、ゲルマニウムに由来する３００ｃｍ−１のピークは観測されなかった。
【００９６】
［実施例７］
アモルファスシリコン膜に４５０℃で、弗化ゲルマニウム流量０．１ｓｃｃｍで３０秒フローし、改質を行った試料の、窒素雰囲気下  ９Ｔｏｒｒ、５００℃で４時間の熱アニールを行った際の、アニール前後のラマンスペクトルと、Ａｒによるグロー放電分光法（ＧＤ−ＯＥＳ：Glow Discharge-optical emission Spectroscopy）、すなわち、試料をグロー放電内でスパッタし、スッパッタされる原子のＡｒプラズマ内におけるは発光輝線を連続的に分光することで深さ方向の組成の定性分析を行う手法を用いて、アニール前後の膜の組成を調べた。得られた結果、及び、膜の透過電子顕微鏡による断面ＴＥＭ像を、図図１１、図１２および図１３に示す。
【００９７】
これらの図から明らかなように、この場合のアモルファスシリコン膜の表面は、弗化ゲルマニウムにより改質され、アモルファスシリコン膜の上にゲルマニウムの層状の形成が見られる。その膜厚は、断面ＴＥＭ層から判断すると、３〜４ｎｍ程度である。図１１のラマンスペクトル，図１２のＧＤ−ＯＥＳの分析結果から判断すると、アニール前にはシリコン膜の上部に層状に存在していたゲルマニウムが、膜内部へ拡散したか、表面から逸散したかは明らかではないが、熱処理後の膜表面にはラマンスペクトルからは確認できない程度までに低減していることが分かる。
【００９８】
［実施例８］
弗化ゲルマニウム流量（０．１〜２ｓｃｃｍ）、Ａｒ  ２００ｓｃｃｍ、１Ｔｏｒｒの条件で、３０ｓｅｃ間、アモルファスシリコン膜に弗化ゲルマニウムを４００℃、あるいは、４５０℃でフローし、その後、窒素雰囲気下、９Ｔｏｒｒで熱処理温度を変えて、熱処理を４時間行った膜のＸ線回折スペクトルを図１４に、また、Ｘ線ピークの半値幅からScherrerの式より見積もった粒径サイズとラマンスペクトルの強度比（Ｉ（結晶Ｓｉ））／Ｉ（アモルファスＳｉ））＋Ｉ（結晶Ｓｉ））から見積もったシリコンの結晶化率を表１に示す（このような粒径サイズ、およびシリコンの結晶化率の測定法の詳細に関しては、必要に応じて、例えば文献Scherrer, P. (１９１８). Nachr. Ges. Wiss. Goettingen, 26 September, p. ９８−１００； 斉藤喜彦，（１９７５）．仁田勇監修「Ｘ線結晶学  下」第５版，ＩＶ−２章，丸善．柿木二郎，（１９７３）．仁田勇監修「Ｘ線結晶学 上」第５版, 丸善を参照することができる）。
【００９９】
熱アニール後のシリコン膜は、ＣＶＤ法により堆積された多結晶シリコン膜とは異なり、（１１１）配向ピークの大きな膜となっている。また、結晶化率は、弗化ゲルマニウムのフロー及び熱アニール条件に依らず、いずれも高く９０％前後の値となっている。
【０１００】
［実施例９］
シラン流量（１０ｓｃｃｍ）、キャリアガスＡｒ（２００ｓｃｃｍ）、基板温度  ４５０℃、ＲＦ−Ｐｏｗｅｒ  １５０Ｗ（０．８５Ｗ／ｃｍ２）、反応圧力１Ｔｏｒｒの条件で、酸化膜付きＳｉウェーハ（酸化膜厚３００ｎｍ）上に、アモルファスシリコン膜を２００ｎｍ堆積し、その後、同一条件で弗化ゲルマニウムを０．１ｓｃｃｍ、３０秒間フローした後で、窒素雰囲気下、９Ｔｏｒｒ，５００℃，または、５５０℃で４時間熱アニールを行い、シリコン膜を結晶化させた。
【０１０１】
この膜を用いて、シリコンのパターニングを行い、アルミニウムの真空蒸着により、ソース、ドレイン、ゲート電極を形成し、図１５に模式的に示すような簡易型のボトムゲート型トランジスタを試作した。
【０１０２】
試作されたトランジスタの特性を図１６に、また、その特性から求めたＦＥＴ移動度を表２に示す。表に示す通り、製造直後のトランジスタの特性は著しく悪いが、ホットワイア法による水素化処理（４００℃  ６０分）を行うと、移動度は大きく改善された（このようなホットワイア法による水素化処理の詳細に関しては、必要に応じて、例えば文献（浦岡行治  監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして−  第６章  水素化処理技術、シ‐エムシ−出版２００７年  ＩＳＢＮ９７８‐４‐８８２３１‐６７８‐７Ｃ３０５４）を参照することができる。
【０１０３】
上記で得られた結果を、下記の表１および表２に纏める。
【０１０４】
各条件で得られた結晶シリコン膜の結晶化率と粒径サイズ
【表１】
0005901048.tif 000002
【０１０５】
【表２】
0005901048.tif 000003
【図１】
0005901048.tif 000004
【図２】
0005901048.tif 000005
【図３】
0005901048.tif 000006
【図４】
0005901048.tif 000007
【図５】
0005901048.tif 000008
【図６】
0005901048.tif 000009
【図７】
0005901048.tif 000010
【図８】
0005901048.tif 000011
【図９】
0005901048.tif 000012
【図１０】
0005901048.tif 000013
【図１１】
0005901048.tif 000014
【図１２】
0005901048.tif 000015
【図１４】
0005901048.tif 000016
【図１５】
0005901048.tif 000017
【図１６】
0005901048.tif 000018
【図１３】
0005901048.tif 000019