(57)【特許請求の範囲】
【請求項１】
感光体に静電潜像を形成する光書込み装置であって、
ライン状に配置された複数の電流駆動型発光素子と、
前記発光素子毎に発光量を指示する指示電流を出力する指示回路と、
前記発光素子毎に設けられ、主走査期間中のサンプル期間においては前記指示回路が出力した指示電流を蓄積し、指示電位として残余の期間中、保持する保持回路と、
前記発光素子毎に設けられ、前記保持回路が保持する指示電位に応じて前記発光素子に駆動電流を供給する駆動回路と、を備え、
前記サンプル期間は複数の書き込み期間に分割されており、
前記保持回路は、同一サンプル期間内の書き込み期間毎の指示電流の合計量に応じた指示電位を保持する
ことを特徴とする光書込み装置。
【請求項２】
前記指示回路は、前記書き込み期間毎に指示電流量を変更して出力する
ことを特徴とする請求項１に記載の光書込み装置。
【請求項３】
前記指示回路は、前記書き込み期間毎に複数の制御信号を受け付けて、前記指示電流量を変更する
ことを特徴とする請求項２に記載の光書込み装置。
【請求項４】
前記複数の制御信号は互いに異なる電流量に対応しており、
前記指示回路は、各制御信号に対応する電流量の総和に応じて、前記指示電流量を変更する
ことを特徴とする請求項３に記載の光書込み装置。
【請求項５】
前記指示回路が出力した指示電流を受け付ける前記保持回路をサンプル期間毎に切り替える切替え手段を備える
ことを特徴とする請求項１から４の何れかに記載の光書込み装置。
【請求項６】
前記指示回路から前記保持回路に至る配線の配線容量に応じて、前記指示電流の合計量を補正する補正手段を備える
ことを特徴とする請求項１から５の何れかに記載の光書込み装置。
【請求項７】
前記補正手段は、１以上の書き込み期間の指示電流量を補正することによって前記合計量を補正する
ことを特徴とする請求項６に記載の光書込み装置。
【請求項８】
前記指示回路から前記保持回路に至る配線どうしで配線容量が略同一である
ことを特徴とする請求項１から５の何れかに記載の光書込み装置。
【請求項９】
配線長と配線幅の少なくとも一方を変えることによって、前記配線どうしで前記配線容量が略同一となっている
ことを特徴とする請求項８に記載の光書込み装置。
【請求項１０】
前記指示回路から前記保持回路に至る配線どうしで配線長と配線幅の少なくとも一方を変えて、配線間の配線容量の変動幅を抑えると共に、
前記指示回路から前記保持回路に至る配線の配線容量の変動に応じて、前記指示電流の合計量を補正する補正手段を備える
ことを特徴とする請求項１から５の何れかに記載の光書込み装置。
【請求項１１】
前記サンプル期間は、前記書き込み期間に先立つリセット期間を含んでおり、
当該リセット期間において、前記保持回路が保持する指示電位をリセットするリセット手段を備える
ことを特徴とする請求項１から１０の何れかに記載の光書込み装置。
【請求項１２】
前記リセット手段は、複数の前記保持回路どうしで共用される
ことを特徴とする請求項１１に記載の光書込み装置。
【請求項１３】
前記ライン状に配置された複数の発光素子は、当該ライン方向について複数列、配列されており、
前記駆動回路もまた、当該ライン方向について複数列、配列されている
ことを特徴とする請求項１から１２の何れかに記載の光書込み装置。
【請求項１４】
前記発光素子がＯＬＥＤである
ことを特徴とする請求項１から１３の何れかに記載の光書込み装置。
【請求項１５】
前記発光素子と前記駆動回路とが同一基板上に実装されている
ことを特徴とする請求項１から１４の何れかに記載の光書込み装置。
【請求項１６】
請求項１から１５の何れかに記載の光書込み装置を備える
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光書込み装置及び画像形成装置に関し、特に、高画質の光書込みを低コストで実現する技術に関する。
【背景技術】
【０００２】
近年、画像形成装置の小型化と低コスト化を目的として、有機ＬＥＤ（OLED: Organic Light Emitting Diode）を用いた光書込み装置（PH: Print Head）が提案されている。ＯＬＥＤは、ＴＦＴ（Thin Film Transistor）基板上で主走査方向に沿ってライン状に配置され、同じく主走査方向に沿って設けられた電源配線によって電気的に並列に接続される（図１６）。
【０００３】
ＯＬＥＤは、有機ＥＬ（Organic Electro-Luminescence）素子とも呼ばれており、電流駆動型の発光素子であって、電源配線を経由して駆動電流を供給すると、配線抵抗により電源配線に沿って電圧降下が発生する。
一方、ＯＬＥＤの駆動電流を生成する駆動トランジスターは、ＯＬＥＤ毎に隣接配置されており、電源配線との接続点の電位とＤＡＣ（Digital to Analogue Converter）からの入力電圧（輝度信号）との電位差に応じて駆動電流を生成する。このため、電源配線の電圧降下は基準電位の低下を招き、ＯＬＥＤの駆動電流量を変動させるので、発光輝度が変動して濃度ムラを発生させる（図１７）。
【０００４】
このような問題に対して、輝度に応じた駆動電流と同量の電流を駆動トランジスターのソース−ドレイン間に通電することによって発生するソース−ゲート間電圧（以下、単に「ゲート電圧」という。）をキャパシターに保持させる技術が提案されている。このようにすれば、キャパシターに保持させた電圧（輝度信号）のみに応じて駆動電流が供給され、電源配線との接続点の電位を基準電位とする必要が無い。従って、電源配線の電圧降下に関わらず、所望の駆動電流をＯＬＥＤに供給して、濃度ムラを解消することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０５６０１０号公報
【特許文献２】特開２０１０−２００５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
人間の視覚は、動画においては輝度ムラに鈍感であるため、液晶モニターやＯＬＥＤモニターといったモニター装置では、モニター面内での輝度ムラは３０％まで許容される。また、現行のモニター装置では、２５６階調を表現できれば良いため、８ビットのＤＡＣを使用すれば足りる。このように、輝度ムラの許容度が高く、ＤＡＣのビット数が低いことが、モニター装置の低コスト化が実現できている理由である。
【０００７】
一方、ＯＬＥＤ−ＰＨの場合輝度のダイナミックレンジが３００％ある。また、人間の視覚は静止画像に対しては輝度ムラに敏感になるため、許容される輝度ムラは数％程度である。このため、例えば、輝度ムラを３％以下に抑える場合について考えると以下のようになる。
輝度ムラを３％以下にするためには、輝度制御の分解能を３％の十分の一、すなわち、０．３％以下にする必要がある。また、３００％のダイナミックレンジを０．３％の分解能で輝度制御するためには、３００％÷０．３％＝１０００階調の輝度制御を行わなければならない。このため、上記の従来技術においては１０ビットのＤＡＣが必要となる。
【０００８】
言うまでもなく、ＤＡＣのビット数が上昇すれば、それだけ高コストになるので、上記の従来技術を採用するとコスト上昇を免れることができない。
本発明は、上述のような問題に鑑みて為されたものであって、コスト上昇を招くことなく輝度ムラを解消することができる光書込み装置及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る光書込み装置は、感光体に静電潜像を形成する光書込み装置であって、ライン状に配置された複数の電流駆動型発光素子と、前記発光素子毎に発光量を指示する指示電流を出力する指示回路と、前記発光素子毎に設けられ、主走査期間中のサンプル期間においては前記指示回路が出力した指示電流を蓄積し、指示電位として残余の期間中、保持する保持回路と、前記発光素子毎に設けられ、前記保持回路が保持する指示電位に応じて前記発光素子に駆動電流を供給する駆動回路と、を備え、前記サンプル期間は複数の書き込み期間に分割されており、前記保持回路は、同一サンプル期間内の書き込み期間毎の指示電流の合計量に応じた指示電位を保持することを特徴とする。
【発明の効果】
【００１０】
このようにすれば、指示電流量に応じた指示電圧によって駆動電流量が制御されるので、電源配線における電圧降下の影響を免れて、光量ムラを防止することができる。
また、保持回路が書き込み期間毎の指示電流の合計量に応じた指示電位を保持するので、サンプル期間毎に書き込み期間が１回しかない従来技術と比較して、指示回路が出力する指示電流のダイナミックレンジを増大させることなく、保持回路が保持する指示電位のダイナミックレンジを拡大することができる。従って、指示回路を低コスト化することができる。
【００１１】
また、前記指示回路が前記書き込み期間毎に指示電流量を変更して出力すれば、保持回路が保持する指示電位の分解能を向上させることができる。
具体的には、前記指示回路は、前記書き込み期間毎に複数の制御信号を受け付けて、前記指示電流量を変更するのが望ましく、前記複数の制御信号は互いに異なる電流量に対応しており、前記指示回路は、各制御信号に対応する電流量の総和に応じて、前記指示電流量を変更すれば更に好適である。
【００１２】
また、前記指示回路が出力した指示電流を受け付ける前記保持回路をサンプル期間毎に切り替える切替え手段を備えても良い。このようにすれば、複数の保持回路どうしで同一の指示回路を共用できるので、光書込み装置の回路規模をコンパクト化して、省スペースかつ低コスト化することができる。
また、前記指示回路から前記保持回路に至る配線の配線容量に応じて、前記指示電流の合計量を補正する補正手段を備えても良い。このようにすれば、前記配線容量に起因する光量ムラを防止することができる。この場合において、前記補正手段は、１以上の書き込み期間の指示電流量を補正することによって前記合計量を補正するのが望ましい。
【００１３】
また、前記指示回路から前記保持回路に至る配線どうしで配線容量を略同一にすれば、配線容量に起因する光量ムラを防止するために要する回路素子数を低減することができる。この場合において、更に、配線長と配線幅の少なくとも一方を変えることによって、前記配線どうしで前記配線容量を略同一にしても良い。
また、前記指示回路から前記保持回路に至る配線どうしで配線長と配線幅の少なくとも一方を変えて、配線間の配線容量の変動幅を抑えると共に、前記指示回路から前記保持回路に至る配線の配線容量の変動に応じて、前記指示電流の合計量を補正する補正手段を備えれば、前記補正手段の実装に要する回路規模を低減することができる。
【００１４】
また、前記サンプル期間は、前記書き込み期間に先立つリセット期間を含んでおり、当該リセット期間において、前記保持回路が保持する指示電位をリセットするリセット手段を備えるべきことは言うまでもない。この場合において、前記リセット手段を複数の前記保持回路どうしで共用すれば、前記リセット手段の実装に要する回路を簡素化することができる。
【００１５】
また、前記ライン状に配置された複数の発光素子は、当該ライン方向について複数列、配列されており、前記駆動回路もまた、当該ライン方向について複数列、配列されていても良い。
更に、前記発光素子をＯＬＥＤにすれば、光書込み装置の製造コストを低減することができる。
【００１６】
また、前記発光素子と前記駆動回路とを同一基板上に実装すれば、高密度実装により省スペース化を推進することができる。
本発明に係る画像形成装置は、本発明に係る光書込み装置を備えることを特徴とする。このようにすれば、上述のような効果を得ることができるのは言うまでも無い。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る画像形成装置の主要な構成を示す図である。
【図２】光書込み装置１１３による光書込み動作を説明する断面図である。
【図３】ＯＬＥＤパネル部２００の概略平面図であり、併せてＡ−Ａ´線における断面図とＣ−Ｃ´線における断面図も示されている。
【図４】ＴＦＴ基板３００の主要な構成を示す図である。
【図５】１対の選択回路４０１と発光ブロック４０２とを示す回路図である。
【図６】ＯＬＥＤ２０１へのリセット、サンプル及びホールド動作を示すタイミングチャートである。
【図７】ドライバーＩＣ３０２の主要な構成を示すブロック図である。
【図８】書き込みデータを例示する表である。
【図９】電流ＤＡＣ４００による書込み動作を例示するタイミングチャートである。
【図１０】本発明の変形例に係るドライバーＩＣ３０２の主要な構成を示すブロック図である。
【図１１】本発明の変形例に係るＬＵＴを示す図である。
【図１２】本発明の変形例に係る遠端の発光ブロック４０２に対する書き込みデータを例示する表である。
【図１３】本発明の変形例に係る書込み動作を例示するタイミングチャートであって、（ａ）は遠端の発光ブロック４０２に関し、（ｂ）は近端の発光ブロック４０２に関する。
【図１４】本発明の変形例によって配線容量が略同一となる発光ブロック４０２の番号を一覧する表である。
【図１５】本発明の変形例に係るＬＵＴを例示する図である。
【図１６】従来技術に係る光書込み装置の構成を例示する図である。
【図１７】電源配線における電圧降下を説明する図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る光書込み装置及び画像形成装置の実施の形態について、図面を参照しながら説明する。
［１］画像形成装置の構成
まず、本実施の形態に係る画像形成装置の構成について説明する。
図１は、本実施の形態に係る画像形成装置の主要な構成を示す図である。図１に示されるように、画像形成装置１は、所謂タンデム型のカラープリンター装置であって、画像形成部１００及び給紙部１２０を備えている。
【００１９】
画像形成部１００は作像部１０１Ｙ〜１０１Ｋ、制御部１０２、中間転写ベルト１０３、２次転写ローラー対１０４、定着装置１０５、排紙ローラー対１０６、排紙トレイ１０７、クリーニングブレード１０８及びタイミングローラー対１０９を備えている。また、画像形成部１００にはＹ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）各色のトナーを供給するトナーカートリッジ１１０Ｙ〜１１０Ｋが装着されている。
【００２０】
作像部１０１Ｙ〜１０１Ｋは、それぞれトナーカートリッジ１１０Ｙ〜１１０Ｋからトナーの供給を受けて、制御部１０２の制御の下、ＹＭＣＫ各色のトナー像を形成する。例えば、作像部１０１Ｙは、感光体ドラム１１１、帯電装置１１２、光書込み装置１１３、現像装置１１４及び清掃装置１１５を備えている。制御部１０２の制御の下、帯電装置１１２は感光体ドラム１１１の外周面を一様に帯電させる。
【００２１】
制御部１０２は、受け付けたジョブに含まれるプリント用の画像データに基づいて、内蔵するＡＳＩＣ（Application Specific Integrated Circuit。以下、「輝度信号出力部」という。）により、光書込み装置１１３を発光させるためのデジタル輝度信号を生成する。光書込み装置は、後述のように、主走査方向にライン状に配列された発光素子（ＯＬＥＤ）を備えており、制御部１０２が生成したデジタル輝度信号に従って各ＯＬＥＤを発光させることにより、感光体ドラム１１１の外周面に光書込みを行い、静電潜像を形成する。
【００２２】
現像装置１１４は、感光体ドラム１１１の外周面にトナーを供給して、静電潜像を現像（顕像化）する。１次転写ローラー１１６には、１次転写電圧が印加されており、静電吸着により、感光体ドラム１１１の外周面上に担持されたトナー像を中間転写ベルト１０３に静電転写（１次転写）する。その後、清掃装置１１５は、クリーニングブレードにて感光体ドラム１１１の外周面上に残留するトナーを掻き取り、更に、除電ランプにより感光体ドラム１１１の外周面を照明することによって電荷を除去する。
【００２３】
同様にして、作像部１０１Ｍ〜１０１ＫもまたＭＣＫ各色のトナー像を形成する。これらのトナー像は互いに重なり合うように中間転写ベルト１０３上に順次、１次転写され、カラートナー像が形成される。中間転写ベルト１０３は無端状の回転体であって、矢印Ａ方向に回転走行し、１次転写されたトナー像を２次転写ローラー対１０４まで搬送する。
給紙部１２０は、記録シートＳを格納する給紙カセット１２１を備え、画像形成部１００に記録シートＳを１枚ずつ供給する。供給された記録シートＳは、中間転写ベルト１０３がトナー像を搬送するのに並行して搬出され、タイミングローラー対１０９を経由して、２次転写ローラー対１０４まで搬送される。タイミングローラー対１０９は、トナー像が２次転写ローラー対１０４に到達するタイミングに合わせて記録シートＳを搬送する。
【００２４】
２次転写ローラー対１０４は、２次転写電圧を印加された１対のローラーからなっており、このローラー対は互いに圧接して２次転写ニップ部を形成している。この転写ニップ部において中間転写ベルト１０３上のトナー像が記録シートＳ上に静電転写（２次転写）される。トナー像を転写された記録シートＳは定着装置１０５へ搬送される。また、２次転写後、中間転写ベルト１０３上に残った残留トナーは、更に矢印Ａ方向に搬送された後、クリーニングブレード１０８によって掻き取られ、廃棄される。
【００２５】
定着装置１０５はトナー像を加熱、溶融して、記録シートＳに圧着する。トナー像を融着された記録シートＳは排紙ローラー対１０６によって排紙トレイ１０７上に排出される。
制御部１０２は、パソコン（PC: Personal Computer）等、他の装置から印刷ジョブを受け付けると、上述のように画像形成装置１の動作を制御して、印刷ジョブを実行させる。
【００２６】
［２］光書込み装置１１３の構成
次に、光書込み装置１１３の構成について説明する。
図２は、光書込み装置１１３による光書込み動作を説明する断面図である。図２に示されるように、光書込み装置１１３は、ＯＬＥＤパネル部２００とロッドレンズアレイ（SLA: Selfoc Lens Array）２０２をホルダー２０３に収容したものであって、ＯＬＥＤパネル部２００上には多数のＯＬＥＤ２０１が主走査方向に沿ってライン状に実装されている。ＯＬＥＤ２０１はそれぞれ光ビームＬを出射し、ロッドレンズアレイ２０２は感光体ドラム１１１の外周面上に光ビームＬを集光する。
【００２７】
図３は、ＯＬＥＤパネル部２００の概略平面図であり、併せてＡ−Ａ´線における断面図とＣ−Ｃ´線における断面図も示されている。また、概略平面図部分は後述する封止板を取り外した状態を示している。
図３に示されるように、ＯＬＥＤパネル部２００は、ＴＦＴ基板３００、封止板３０１及びドライバーＩＣ（Integrated Circuit）３０２等を備えている。ＴＦＴ基板３００には１５，０００個のＯＬＥＤ２０１が主走査方向に沿って２１．２μｍピッチ（１２００ｄｐｉ）でライン状に配列されている。この場合において、ライン状のＯＬＥＤ２０１は、一列に配列されていても良いし、千鳥配置になっていても良い。
【００２８】
また、ＴＦＴ基板３００のＯＬＥＤ２０１が配設された基板面は封止領域となっており、スペーサー枠体３０３を挟んで封止板３０１が取着されている。これによって、封止領域が、外気に触れないように乾燥窒素等を封入した状態で、封止される。なお、吸湿のため、封止領域内に吸湿剤を併せて封入しても良い。なお、封止板３０１は、例えば、封止ガラスであっても良いし、ガラス以外の材料からなっていても良い。
【００２９】
ＴＦＴ基板３００の封止領域外にはドライバーＩＣ３０２が実装されている。制御部１０２の輝度信号出力部３１０はフレキシブルワイヤー３１１を介してドライバーＩＣ３０２にデジタル輝度信号を入力する。ドライバーＩＣ３０２はデジタル輝度信号をアナログ輝度信号（以下、単に「輝度信号」という。）に変換してＯＬＥＤ２０１毎の駆動回路に入力する。駆動回路は輝度信号に応じてＯＬＥＤ２０１の駆動電流を生成する。なお、本実施の形態において、輝度信号は電圧信号である。
【００３０】
［３］ＴＦＴ基板３００の構成
次に、ＴＦＴ基板３００の主要な構成について説明する。
図４に示されるように、ＴＦＴ基板３００においては、１５，０００個のＯＬＥＤ２０１が１００個ずつ、１５０個の発光ブロック４０２に組分けされている。また、ドライバーＩＣ３０２には１５０個の電流ＤＡＣ４００が内蔵されており、それぞれ発光ブロック４０２と１対１に対応している。電流ＤＡＣはデジタル制御可能な可変電流源である。
【００３１】
電流ＤＡＣ４００から発光ブロックに向かう回路上には何れも選択回路４０１が配設されている。更に、ドライバーＩＣ３０２から選択回路４０１へ向かう回路上にはリセット回路４０３が接続されている。各電流ＤＡＣ４００は、配下の１００個のＯＬＥＤ２０１に対して、所謂ローリング駆動によって順次、輝度信号を出力する。
図５は、１対の選択回路４０１と発光ブロック４０２とを示す回路図である。図５に示されるように、発光ブロック４０２は１００個の発光画素回路からなっており、各発光画素回路は、キャパシター５２１、駆動ＴＦＴ５２２及びＯＬＥＤ２０１を１つずつ有している。また、選択回路４０１はシフトレジスター５１１と１００個の選択ＴＦＴ５１２とを備えており、リセット回路４０３は、リセットＴＦＴ５０１を備えている。
【００３２】
シフトレジスター５１１は、１００個の選択ＴＦＴ５１２それぞれのゲート端子に接続されており、選択ＴＦＴ５１２を順次オンする。選択ＴＦＴ５１２のソース端子は、書き込み配線５３０を介して、電流ＤＡＣ４００に接続されており、ドレイン端子はキャパシター５２１の第１の端子並びにＯＬＥＤ駆動ＴＦＴ５２２のゲート端子に接続されている。
【００３３】
シフトレジスター５１１が選択ＴＦＴ５１２をオンすると、電流ＤＡＣ４００の出力電流がキャパシター５２１の第１の端子へ流れて、キャパシター５２１に電荷が蓄積される。キャパシター５２１に蓄積された電荷は、リセット回路４０３によってリセットされるまで保持される。
キャパシター５２１の第１の端子は、駆動ＴＦＴ５２２のゲート端子にも接続されており、キャパシター５２１の第２の端子は駆動ＴＦＴ５２２のソース端子並びに電源配線５３１に接続されている。駆動ＴＦＴ５２２のドレイン端子にはＯＬＥＤ２０１のアノード端子が接続されており、ＯＬＥＤ２０１のカソード端子は接地配線５３２に接続されている。また、電源配線５３１は定電圧源Ｖｐｗｒに接続されており、接地配線５３２は接地端子に接続されている。
【００３４】
定電圧源Ｖｐｗｒは、ＯＬＥＤ２０１に供給される駆動電流の供給源となっており、駆動ＴＦＴ５２２は、キャパシター５２１の第１、第２の端子間に保持される電圧に応じた駆動電流をＯＬＥＤ２０１に供給する。例えば、キャパシター５２１にＨに相当する信号が書き込まれると、駆動ＴＦＴ５２２がオンして、ＯＬＥＤ２０１が発光する。また、キャパシター５２１にＬに相当する信号が書き込まれると、駆動ＴＦＴ５２２はオフして、ＯＬＥＤ２０１は発光しない。
【００３５】
リセットＴＦＴ５０１をオンすると電流ＤＡＣ４００からキャパシター５２１に至る配線がリセット電位にリセットされる。リセット電位は、Ｖｄｄ電位であっても接地電位であってもよく、適切な電位を選択すればよい。また、本実施の形態においては、リセット状態でＯＬＥＤ２０１が発光しない場合について説明するが、リセット状態でＯＬＥＤ２０１が発光する構成としても良い。
【００３６】
なお、本実施の形態においては、駆動ＴＦＴ５２２がｐチャンネルである場合を例にとって説明しているが、ｎチャンネルの駆動ＴＦＴ５２２を用いても良いことは言うまでも無い。
また、本実施の形態においては、リセット回路４０３をドライバーＩＣ３０２とは別途設けて、ドライバーＩＣ３０２の制御下におく構成としたが、これに代えて、リセット回路４０３をドライバーＩＣ３０２に内蔵してもよい。また、リセット時と書込時で電流ＤＡＣが出力する電流の極性を変えることによってリセット回路４０３の機能を実現してもよい。また、リセットＴＦＴ５０１に代えて、ＴＦＴ以外のスイッチング素子を用いても良い。
【００３７】
［４］発光ブロック４０２のローリング駆動
次に、発光ブロック４０２のローリング駆動（ＯＬＥＤ２０１へのリセット、サンプル及びホールド動作）について説明する。
図６において、水平同期信号（Ｈ＿Ｓｙｎｃ）は、立ち下がりエッジから次の立ち下がりエッジまでの期間が主走査期間となっている。リセット回路４０３は、水平同期信号の立ち下がりエッジに同期して、リセットＴＦＴ５０１をオンオフする。選択回路４０１もまた水平同期信号の立ち下がりエッジに同期して、選択ＴＦＴ５１２を順次オンオフする。
【００３８】
各キャパシター５２１について選択ＴＦＴ５１２がオンされた期間は何れもリセットＴＦＴ５０１がオンされているリセット期間と、当該リセット期間に引き続くサンプル期間とからなっている。リセット期間においては、キャパシター５２１の第１の端子がリセット電位にリセットされる。リセットＴＦＴ５０１がオフされ、サンプル期間になると、電流ＤＡＣ４００により当該キャパシター５２１に電荷が書き込まれる。
【００３９】
選択ＴＦＴ５１２がオフされた期間（ホールド期間）においては、キャパシター５２１に書き込まれた電荷がそのまま保持（ホールド）される。この電荷量に応じたゲート電圧が駆動ＴＦＴ５２２に印加されると、当該電荷量に応じた駆動電流がＯＬＥＤ２０１に供給される。ＯＬＥＤ２０１は次のリセット期間までそのままの発光状態（発光量）を維持する。
【００４０】
１００個の選択ＴＦＴ５１２はシフトレジスター５１１によって順次オンオフされ、これに同期して電流ＤＡＣ４００は出力電流量を変化させる。このようにして、１００個のキャパシター５２１に順次電荷が書き込まれ、１００個のＯＬＥＤ２０１がそれぞれ所望の発光量で発光する。
［５］電流ＤＡＣ４００による電荷の書込み動作
次に、電流ＤＡＣ４００による電荷の書込み動作について説明する。
【００４１】
図７に示されるように、ドライバーＩＣ３０２は１５０個の電流ＤＡＣ４００を内蔵しており、電流ＤＡＣ４００毎に書き込みデータを入力するメモリ７０１が設けられている。メモリ７０１の記憶容量は何れも８ビット×６ワードであって、サンプリング期間においては１０ナノ秒ずつ６回だけ書き込みデータ（デジタル信号）を出力する。メモリ７０１は、当該１０ナノ秒の書き込み期間毎に異なる書き込みデータを出力することができる。
【００４２】
また、電流ＤＡＣ４００は、８ビットの電流ＤＡＣであって、５１μＡを２５５分割した０．２μＡを１ＬＳＢ（Least Significant Bit）とする。すなわち、電流ＤＡＣ４００は、メモリ７０１からの書き込みデータが１ＬＳＢ増加する毎に電流ＤＡＣ４００の出力電流量を０．２μＡだけ増加させてキャパシター５２１へ出力する。キャパシター５２１の静電容量は何れも０．５ｐＦである。
【００４３】
電流ＤＡＣ４００から出力電流によって、キャパシター５２１の第１、第２端子間に発生する電圧、換言すると、駆動ＴＦＴ５２２のゲート電圧Ｖｇは、
【００４４】
【数１】
0006036755.tif 000002
【００４５】
によって算出される。ここで、Ｉj（j=1,…,6）はｊ番目の書き込み期間における出力電流である。Ｔは書き込み期間毎の出力時間であって、本実施の形態においては１０ナノ秒である。また、Ｃはキャパシター５２１の静電容量である。
例えば、１回の書き込み期間（１０ナノ秒）において、最小の出力電流０．２μＡを流すと、キャパシター５２１の第１、第２端子間に発生する電圧Ｖｇは、
【００４６】
【数２】
0006036755.tif 000003
【００４７】
となる。また、６つの書き込み期間で連続して最大の出力電流５１μＡを流すと、
【００４８】
【数３】
0006036755.tif 000004
【００４９】
の電圧Ｖｇが発生する。
電圧Ｖｇの最大を６０００ｍＶ以上にし、最小を６ｍＶ以下にすれば、１０００階調を実現して、濃度ムラを視認できない程度に抑えることができるところ、本実施の形態の構成によれば、最大電圧が６１２０ｍＶ、最小電圧が４ｍＶとなるので、濃度ムラを十分に抑制することができる。
【００５０】
図８は、書き込みデータを例示する表である。上述のように、サンプリング期間においては、６つの書き込み期間毎に、８ビットの書き込みデータがメモリ７０１から電流ＤＡＣ４００へ書き込まれる。また、当該８ビットのうち各ビットは、ＬＳＢからＭＳＢ（Most Significant Bit）へ順に、０．２μＡ、０．４μＡ、０．８μＡ、１．６μＡ、３．２μＡ、６．４μＡ、１２．８μＡ及び２５．６μＡの電流量に対応している。
【００５１】
図８においては、１回目及び２回目の書き込み期間においては、書き込みデータでは８ビットすべてがセットされているので、電流ＤＡＣ４００は電流量５１．０μＡを出力する。言うまでも無く、
【００５２】
【数４】
0006036755.tif 000005
【００５３】
である。
３回目の書き込みデータでは、第１ビットがクリアーされているので、電流ＤＡＣ４００が出力する電流量は、
【００５４】
【数５】
0006036755.tif 000006
【００５５】
となる。同様に４回目の書き込みデータでは第１ビットと第２ビットがクリアーされているので、出力電流量は５０．４μＡとなる。５回目、６回目の出力電流量も同様に算出される。これらの出力電流量から、式（１）を用いて算出されるゲート電圧Ｖｇは６０００ｍＶとなる。
図９は、電流ＤＡＣ４００による電荷の書込み動作を例示するタイミングチャートである。図９の例では、図８の表に示したデータが書き込まれる。まず、選択ＴＦＴ５１２がオフされると共に、リセットＴＦＴ５０１がオンされて、リセット期間になると、キャパシター５２１に保持されている電位がリセットされる。図９の例においては、前回の書き込みによって６０００ｍＶになっているゲート電圧Ｖｇが０ｍＶ（接地電位）までリセットされる。これによって、ＯＬＥＤ２０１が消灯する。
【００５６】
次に、リセットＴＦＴ５０１がオフされ、サンプリング期間になると、６回に分けて電流ＤＡＣ４００から電流が１０ナノ秒ずつ出力される。書き込み期間毎の出力電流量は図８に示した通りである。この電流出力によって、キャパシター５２１に電荷が順次累積してゆき、これに合わせてＯＬＥＤ２０１の発光光量も増大する。ＯＬＥＤ２０１は、最終的に、６０００ｍＶのゲート電圧Ｖｇによって供給される駆動電流に応じて発光する。
【００５７】
上述のように、ゲート電圧Ｖｇの精度は４ｍＶであるので、ＯＬＥＤ２０１の光量ムラを人間が視認できない３％以下に抑えることができる。その後、選択ＴＦＴ５１２がオフされ、ホールド期間になると、ゲート電圧Ｖｇはそのまま保持され、ＯＬＥＤ２０１は発光状態を維持する。
以上、説明したように、本実施の形態によれば、サンプル期間を複数の書き込み期間に分割し、書き込み期間毎に電流ＤＡＣ４００の出力電流量を変えて書き込みを行うことので、電源配線５３１における電圧低下の影響を受けることなく、８ビットという低ビットの電流ＤＡＣを用いて低コスト化を図ると共に、１０００階調という広ＤＲ（Dynamic Range）、高精度の書き込みを実現することができる。
【００５８】
［６］変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１）ＯＬＥＤ−ＰＨは、図３に示されるように、主走査方向について長尺になっており、その一端側にドライバーＩＣ３０２が配置される。このため、ドライバーＩＣ３０２から最も近いキャパシター５２１と、最も遠いキャパシター５２１とでは、ドライバーＩＣ３０２から選択回路４０１に至る書き込み配線５３０の配線長に約３０ｃｍもの差が生じ、その間の配線容量の違いに起因してＯＬＥＤ２０１の発光光量ムラが発生する恐れがある。
【００５９】
このような問題に対して、ドライバーＩＣ３０２に補正回路を追加し、電流ＤＡＣ４００の出力電流量を補正することによって、ＯＬＥＤ２０１の光量ムラを防止しても良い。
図１０は、本変形例に係るドライバーＩＣ３０２の主要な構成を示す図である。図１０に示されるように、本変形例に係るドライバーＩＣ３０２は、電流ＤＡＣ４００、メモリ７０１に加えて補正回路１０００を備えている。上記実施の形態においては記憶容量が８ビット×６ワードのメモリ７０１を用いるのに対して、本変形例に係るメモリ１００１は記憶容量が８ビット×８ワードのメモリであって、サンプリング期間においては１０ナノ秒ずつ８回だけ書き込みデータを出力する。
【００６０】
補正回路１０００は、制御部１０２の輝度信号出力部が出力したデジタル輝度信号を受け付けると、何れのメモリ１００１に書き込むべきデジタル輝度信号であるかに応じてデジタル輝度信号を補正する。この補正は、１から１５０までのメモリ１００１や電流ＤＡＣの番号と輝度値とを変数とする関数や、１から１５，０００までのＯＬＥＤ２０１の番号と輝度値とを変数とする関数を用いて行っても良いし、ＬＵＴ（Look Up Table）を参照することによって行っても良い。
【００６１】
電流ＤＡＣ４００からキャパシター５２１までの配線容量Ｃ´がキャパシター５２１の容量Ｃに対して十分小さい場合には、電流ＤＡＣ４００の出力電流量とキャパシター５２１に書き込まれる電圧Ｖｇの関係は上記式（１）に示される通りである。しかしながら、当該配線容量Ｃ´が無視できないぐらいに大きくなると、ゲート電圧Ｖｇは、
【００６２】
【数６】
0006036755.tif 000007
【００６３】
となる。
このため、例えば、ドライバーＩＣ３０２に最も近いＯＬＥＤ２０１から始めて発光ブロック４０２を１５個数える毎に配線容量が１％ずつ増加する場合には、次式（３）のように、電流ＤＡＣ４００の出力電流量も発光ブロック４０２単位で増加させればゲート電圧Ｖｇを補正することができる。
【００６４】
【数７】
0006036755.tif 000008
【００６５】
ここで、ＣminはドライバーＩＣ３０２に最も近いキャパシター５２１までの配線容量である。また、ｎは、ドライバーＩＣ３０２に最も近い発光ブロック４０２を０番として、ドライバーＩＣ３０２に近いものから順に割り振られた発光ブロック４０２の番号である。
また、ＬＵＴを用いて補正しても良い。図１１は、本変形例に係るＬＵＴを例示する図である。当該ＬＵＴ１１００では、１５０個の発光ブロック４０２に対してドライバーＩＣ３０２に最も近い発光ブロック４０２から順に１から１５０までのブロック番号が割り当てられている。例えば、遠端の発光ブロック４０２は、ブロック番号が１５０番なので、補正量として９％が出力される。
【００６６】
また、１０ナノ秒で規格化したときに必要となる総電流量は３００μＡであるので、遠端の発光ブロック４０２に対して書き込みを行う際は、２７μＡ（＝３００μＡ×９％）を加算する必要がある。図１２は、前述の図８の書き込みデータを遠端の発光ブロック４０２に書き込む際の補正後の書き込みデータを示す表である。
図１２においては、２７μＡ×１０ナノ秒の補正電荷を追加するために、書き込みデータの第３ワード目に０．２μＡ、第５ワード目に０．８μＡ、第６ワード目に０．４μＡ、第７ワード目に２５．６μＡが加算されている。なお、第５ワード目については、図８において第３ビットがセットされ、第４ビットがクリアーされているので、０．８μＡを加算すると、図１２に示されるように、第３ビットがクリアーされ、繰り上がって第４ビットがセットされる。
【００６７】
また、図１３は、遠端の発光ブロック４０２と近端の発光ブロック４０２と同光量で発光させる場合を例示するタイミングチャートであって、（ａ）はドライバーＩＣ３０２から遠端の発光ブロック４０２を示し、（ｂ）は近端の発光ブロック４０２を示す。図１３に示されるように、遠端の発光ブロック４０２に対しては図１２で示された書き込みデータが用いられ、近端の発光ブロック４０２に対しては図８で示された書き込みデータが用いられる。
【００６８】
このように、ドライバーＩＣ３０２から発光ブロック４０２までの距離に応じて書き込みデータを補正すれば、書き込み配線５３０の配線長（配線容量）の違いに起因する書き込み誤差を抑制することができるので、発光光量のムラを抑制することができる。
なお、図１３では、近端において既にデータが存在する第３、第５、第６ワード目と未使用であった第７ワード目を補正して遠端のデータを作成したが、本発明がこれに限定されないのは言うまでもなく、これに代えて次のようにしても良い。例えば、近端においてデータが存在するワードの空いているビットだけで補正しても良いし、未使用のワードのビットだけで補正してもよいことは言うまでもない。
【００６９】
図１３の例で説明すると、近端のデータにおいて何れかのビットがセットされている第３、第５、第６ワード目において、クリアーされているビットをセットする補正のみによって遠端のデータを作成しても良い。また、近端のデータの第７ワード目のように、すべてのビットがクリアーされている未使用のワードにおいて適当なビットをセットすることによって遠端のデータを作成しても良い。
【００７０】
また、上記の式（３）以外の補正式を用いて書き込み誤差を補正しても良い。
更に、補正式を用いる場合であっても、ＬＵＴを用いる場合であっても、算出された補正後の書き込みデータに最も近い、補正後のデータとの誤差がもっとも小さいデータを用いて書き込みを行うべきであることは言うまでもない。
（２）書き込み配線５３０の配線容量は配線長の長短や配線幅の大小によって変化する。このため、発光ブロック４０２毎に配線長や配線幅を調節することによって、配線容量の差による影響を軽減することができる。
【００７１】
例えば、遠端の発光ブロック４０２への書き込み配線５３０に合わせて、近端の発光ブロック４０２への書き込み配線５３０の配線幅を大きくしたり、蛇行配線することによって配線長を長くしたりすれば、遠端と近端との間で配線容量の差を小さくすることができる。
このようにして、主走査方向における中央部分を対称軸として、配線幅や配線長を調整すれば、図１４の表に示されるように、対称な位置に配置される発光ブロック４０２どうしで配線容量を略同一にすることができるので、ＬＵＴのサイズも小さくすることができる。
【００７２】
図１５は、本変形例に係るＬＵＴを例示する図である。図１１のＬＵＴ１１００においては、補正量が０％から９％までの１０段階であるのに対して、図１５に示されるＬＵＴ１５００は、補正量が０％から４％までの５段階と、ＬＵＴ１１００の半分になっている。このように、書き込み配線５３０の配線幅や配線長を調節して、配線容量の差を小さくすれば、ＬＵＴのサイズを小さくすることができるので、ＬＵＴを記憶するために必要となるドライバーＩＣ３０２の記憶容量を削減して低コスト化を図ることができる。
【００７３】
（３）上記実施の形態においては、電流ＤＡＣが８ビット×６ワード又は８ビット×８ワードの書き込みデータを受け付ける場合について説明したが、本発明がこれに限定されないのは言うまでもなく、８ビット未満の書き込みデータや６ワード若しくは８ワード以外のワード数の書き込みデータを受け付けても良い。
また、上記実施の形態においては、書き込み期間の長さが１０ナノ秒である場合について説明したが、本発明がこれに限定されないのは言うまでもなく、期間長が１０ナノ秒以外であっても良いし、同一サンプリング期間内の書き込み期間どうしで期間長が異なっていても良い。
【００７４】
（４）上記実施の形態においては、画像形成装置がタンデム型のカラープリンター装置である場合について説明したが、本発明がこれに限定されないのは言うまでもなく、タンデム型以外のカラープリンター装置であっても良いし、モノクロプリンター装置であっても良い。また、更にスキャナーを備えた複写装置や、通信機能を備えたファクシミリ装置、或いはこれらの機能を兼ね備えた複合機（MFP: Multi-Function Peripheral）に本発明を適用しても同様の効果を得ることができる。
【産業上の利用可能性】
【００７５】
本発明に係る光書込み装置及び画像形成装置は、高画質の光書込みを低コストで実現する装置として有用である。
【符号の説明】
【００７６】
１………………………画像形成装置
１１３…………………光書込み装置
４００…………………電流ＤＡＣ
４０１…………………選択回路
４０２…………………発光ブロック
４０３…………………リセット回路
５０１…………………リセットＴＦＴ
５２１…………………キャパシター
５２２…………………駆動ＴＦＴ
５３０…………………書き込み配線
７０１、１００１……メモリ
１０００………………補正回路
１１００、１５００…ＬＵＴ
【図１】
0006036755.tif 000009
【図２】
0006036755.tif 000010
【図３】
0006036755.tif 000011
【図４】
0006036755.tif 000012
【図５】
0006036755.tif 000013
【図６】
0006036755.tif 000014
【図７】
0006036755.tif 000015
【図８】
0006036755.tif 000016
【図９】
0006036755.tif 000017
【図１０】
0006036755.tif 000018
【図１１】
0006036755.tif 000019
【図１２】
0006036755.tif 000020
【図１３】
0006036755.tif 000021
【図１４】
0006036755.tif 000022
【図１５】
0006036755.tif 000023
【図１６】
0006036755.tif 000024
【図１７】
0006036755.tif 000025