(57)【特許請求の範囲】
【請求項１】
活性領域を有する電界効果トランジスタを制御する方法であって、減圧された空間にて自由電荷を前記トランジスタの前記活性領域付近に移動させ、それにより、前記自由電荷が、前記活性領域における電界を変更し、且つ、前記トランジスタの端子にかかる電圧及び／又は前記トランジスタを流れる電流を修正する方法。
【請求項２】
前記減圧された空間が前記自由電荷を少なくとも部分的に弾性的にその上で散乱させる壁部により画成された減圧された容器であり、前記自由電荷が、前記減圧された容器内に予め注入されている請求項１に記載の方法。
【請求項３】
前記減圧された空間が減圧された容器であり、前記自由電荷が電子であり、前記減圧された容器が、１．５ｅＶ以上の負の電子親和力を呈する壁を有する請求項１または２に記載の方法。
【請求項４】
前記減圧された空間が減圧された容器であり、前記減圧された容器が、ポリエチレン若しくはパリレン又はＳｉＯ２からつくられた壁を有する請求項１〜３のいずれか１項に記載の方法。
【請求項５】
２つの電子デバイスを相互接続する方法であって、一方の電子デバイスが、請求項１〜４のいずれか１項に記載の方法の１つによって他方の電子デバイスにより制御される電界効果トランジスタを入力として有する方法。
【請求項６】
活性領域を有する電界効果トランジスタを制御するための装置であって、２つの端部を有する減圧された容器を備え、前記減圧された容器が、予め自由電荷を注入され、且つ、前記自由電荷を少なくとも部分的に弾性的にその上で散乱させることができる壁部を有し、前記電界効果トランジスタが一方の端部付近にあり、他方の端部が、前記自由電荷を前記電界効果トランジスタに向かって加速させるトランスミッタ手段を有し、これにより前記自由電荷が、前記活性領域における電界を変更し、且つ、前記トランジスタの端子にかかる電圧及び／又は前記トランジスタを流れる電流を修正する装置。
【請求項７】
前記自由電荷が電子であり、前記減圧された容器が、１．５ｅＶ以上の負の電子親和力を呈する壁を有する請求項６に記載の装置。
【請求項８】
前記減圧された容器が、ポリエチレン若しくはパリレン又はＳｉＯ２からつくられた壁を有する請求項６または７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１１年８月１６日に出願された米国仮特許出願第６１／５２４，２３３号の継続出願であり、この出願の内容を本明細書に組み込む。
【０００２】
本発明の実施形態は、直接的な物質的接触をせずに電子機器（デバイス）（例えば、トランジスタ、ＣＭＯＳ電界効果トランジスタ、又は、その他の電子機器）とインタフェースするための方法に関する。
【背景技術】
【０００３】
現在、一般的に電界効果トランジスタが、特にはＣＭＯＳトランジスタが、部品として、又は集積回路において非常に広く用いられている。これらを制御する方法は、その制御レッグ（通常「ゲート」と称される）に印加される電界を修正（変更）することによる。この電界の変更は、ゲートに印加される電圧を修正することにより達成される。本出願において、明瞭化のために、ＣＭＯＳ電界効果トランジスタに関して記述する。しかし、本発明の方法が、ＪＦＥＴ、ＨＥＭＦＥＴ、及びその他の能動電子デバイスにも適用されることを理解されたい。
【０００４】
幾つかのアプリケーション（例えば、特許文献１など）において、ＦＥＴトランジスタの状態が、ＦＥＴトランジスタに物質的に接続された導体路により直接的にＦＥＴトランジスタのゲート電圧を修正することにより変更される。このような場合（これらが大多数である）、トランジスタの制御は、ゲートに電荷を転送し、それにより電圧レベルを修正するための導電リンクに依存する。
【０００５】
フローティングゲートトランジスタも、特には、特許文献２から公知である。この特許文献の例において、１以上の制御ゲートを有するフローティングゲートＭＯＳトランジスタが構成されている。しかし、これらの装置において、正味ゲート電荷がコンデンサ接続回路により変更されるため、これらの装置も、固体中の電荷キャリアの運動を含む電気伝導のみに依存する。
【０００６】
このような制御方法は非常に広範に普及し成功しているが、幾つかの限界も有する。詳細には、導体の論理状態の全ての変化が、電源により供給されなければならない小さい動的電流に対応している。高速デジタル回路において、このような動的電流は結果的にかなりの高値になる場合がある。動的電流は比較的大容量であるため、接続システム（例えばプロセッサ又はプロセッササブシステム間の接続バス）において特に強い。
【０００７】
この問題は、特に、非常に多数のトランジスタ及び複数のコアが相互接続されているＣＰＵのようなマイクロプロセッサに関する。これらの相互接続は、受信側トランジスタのゲート静電容量を大きくし、従って、要求される高クロック速度で状態を変えるために多くのエネルギーを必要とする。相互接続が、ＣＰＵの最終生成に用いられるエネルギーの最大５０％にもなり、また、タイムクリティカルパス（時間的に厳格な経路）の遅延の原因の約半分を占めることが推定される。
【０００８】
相互接続（インターコネクション）により消費される電力の常時増大がマイクロプロセッサの性能向上の重大な制限因子であると考えられ、そして、この高レベルの電力消費及び動的電流を生じない、電子デバイスを制御し且つこれらのデバイス間を相互接続するシステムがあるならば、より高速でより効率的なデジタルプロセッサの実現に役立つであろうと考えられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００７００６３３０４号明細書
【特許文献２】米国特許第７１９３２６４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、先行技術の限界を克服するＦＥＴトランジスタを制御する方法を提示することであり、これは、添付の特許請求の範囲の主題により達成される。
【課題を解決するための手段】
【００１１】
本発明は、電界効果トランジスタ（ＭＯＳ、ＦＥＴなど）のゲート領域における電界を、ゲート電極の正味電荷を変更せずに、又は、電気伝導を用いずに制御することが可能であるという認識に由来している。本発明の一態様によれば、前記電界は、ゲート電極内の電荷分布を、電荷キャリアをゲート電極に物理的に加減（増減）せずに、又は、ゲート電極の正味電荷を変更せずに修正することにより変更される。これは、１以上の電界の源、例えば、自由電荷、又は導電性若しくは非導電性の表面電荷を前記ゲート電極付近に移動させることにより達成される。前記電界は、電気誘導（electric induction）により、前記ゲート電極における電荷の分離、及び、ＦＥＴトランジスタの導通状態の変化を生じる。これに関して以下にさらに説明する。
【００１２】
このような方法の最大の利点は、ゲートに接続される静電容量を低減し、そして、それにより、トランジスタの状態を修正するために必要なエネルギーを低減することである。
【００１３】
本発明の一態様によれば、電界の源は、自由電子、及び／若しくは、自由イオン、並びに／又は自由荷電粒子であってよく、これらは、基本的に減圧された（evacuated:排出された）空間内でソース電極からターゲット電極に移動し、そして、ターゲット電極に衝突すると、ＦＥＴを駆動するために用いられる電界を生じる。好ましくは、電子又は荷電粒子は、少なくとも部分的に負の電子親和力（ＮＥＡ）材料により実現される壁を有する容器内に閉じ込められる。
【００１４】
変形例において、荷電粒子は、少なくとも部分的にＳｉＯ２又は同等の材料により実現される壁を有する減圧容器内に閉じ込められ、所定量の電子及び／又は荷電粒子を容器内部に蓄積することにより「活性化」(‘activated’)されている。これに関して以下にさらに説明する。
【００１５】
別の態様によれば、電界の源は電子又はイオンのビームであり、減圧（evacuated）空間内を弾道軌道に沿って移動し、或いは、負電子親和力（ＮＥＡ）材料又は活性化ＳｉＯ２により少なくとも部分的に実現された壁を有する容器内で跳ね返る。ＣＭＯＳトランジスタのゲートに接近する電子ビームも同様に、そのゲート上の電荷分布と、従って、ゲートのソースとドレインとの間のチャネルと、従って、このチャネルを通ることができる電流とを変えるであろう。制御されているＣＭＯＳトランジスタは集積回路の一部であってもよく、また、同一の電荷が集積回路上のトランジスタの１以上を制御することができる。
【００１６】
本発明の別の態様によれば、電界の源は、電荷の加減なく移動される電化材料又は帯電導体に結合された電荷であってよい。例えば、制御に要求されるトランジスタと密接に関係して移動される帯電棒である。帯電棒がトランジスタのゲートに近づくにつれ、ゲート上の電荷分布の変化が、電圧、及び又は、トランジスタを流れる電流を変化させる。
【００１７】
本発明は、例として与えられ且つ図面により例示された実施形態の記載を補助として、より良好に理解されよう。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の特定の、しかし限定的ではない例を示し、ＮチャネルタイプのＣＭＯＳトランジスタの例が「ＯＦＦ」状態にあり、チャネルが形成されておらず、電流が通過することができない様子を明白に示す図である。
【図１Ｂ】本発明の特定の、しかし限定的ではない例を示し、ＮチャネルのＣＭＯＳトランジスタの例が「ＯＮ」状態にあり、このとき、ゲート上の正味電荷は変化せずにチャネルが形成されて電流が通過することができる様子を明白に示す図である。
【図２】トランジスタが、減圧容器内に収容された電子又は荷電粒子により制御される本発明の一実施形態を示す図である。
【発明を実施するための形態】
【００１９】
図１Ａを参照すると、ＮチャネルタイプのＣＭＯＳトランジスタ１が、Ｎタイプのソース３、Ｎタイプのドレイン４、及び、Ｐタイプの基板２を有する。幾つかの電子が、基板２上及びゲート５上にランダムに分布されており、従って、チャネルが存在せず、ソース３とドレイン４との間に通路がなく、従って、トランジスタ１はＯＦＦ状態にある（電流は、いずれの方向にも通過できない）。図１Ｂを参照すると、ＮチャネルタイプのＣＭＯＳトランジスタ１が、Ｎタイプのソース３、Ｎタイプのドレイン４、及び、Ｐタイプの基板２を有する。正に帯電された５スティック６がゲート５の付近に運ばれて、ゲート５内の負電荷を引き付けている。その結果、正電荷がゲート５の反対側に移動し、基板２上の電子を引きつけ、これらの電子がソース３とドレイン４との間にチャネルを形成する。このチャネルが、電流がソース３とドレイン４との間を（両方向に）流れることを可能にし、トランジスタは「ＯＮ」状態にある。図１Ａの状態の装置と図１Ｂの状態の装置との違い１０は、ゲート付近の帯電スティックの存在だけである。これらの両方の状態において、ゲート上の正味電荷の変化は本質的に０のまま、又は０に非常に近い値である。スティック６を、自由空間の荷電粒子、イオン、電子になどに置き換えることができる。これらの粒子は、自由であっても、任意の導電性の、部分的に導電性の、又は非導電性の材料上にあっても、或いはこれらの材料内にあってもよい。ゲート５は、導電性の、部分的に導電性の、又は非導電性の追加の層（１以上）を有することができる。トランジスタ１は、同一の入力により制御される１以上の独立回路であっても、又は集積回路であってもよい。
【００２０】
図２は、エネルギー損失なくそのガイドに空間的に近接して導かれる電子によりＦＥＴが制御される本発明の実施形態を概略的に示す。本発明のこの変型例は、適切なキャップによりその端部が閉じられ且つその内部容積が減圧された管４０を有する。本発明に関して、「減圧された」(‘evacuated’)とは、内部残圧が、電子の平均自由行程が容器の寸法に少なくとも等しいか、好ましくは、容器の寸法よりも非常に大きく、より大きい寸法を有するような圧力であることを意味する。
【００２１】
好ましくは、容器又は管４０は、電子の少なくとも部分的な弾性散乱を可能にする壁を用いてつくられる。例えば、ポリエチレン又はパリレン（薄膜）がこのような材料である。好ましくは、少なくとも１．５ｅＶの負の電子親和力を有する材料を選択し得る。これは、電子の、約１ｅＶまでの運動エネルギーでの弾性散乱を可能にする。或いは、容器４０を、ＳｉＯ２、又は、所定量の電子及び／又は荷電粒子をその内部に蓄積することにより「活性化」(‘activated’)された任意の適切な絶縁材料から製造することができる。電子は、光電子放出若しくは熱電放出により、又は、電子銃により、或いは、その他の任意の適切な電子源により容器内に発生されることができる。蓄積電荷の一部が容器の壁部に付着し、他の一部が自由なままであることが観察された。電界を印加すると、自由電荷の一部は、壁散乱によるエネルギー損失をほとんど生じずに容器内を移動することができる。
【００２２】
負の電子親和力又は活性化ＳｉＯ２壁を有する減圧された容器は、電子が材料に侵入することを、電子のエネルギーが所定の閾値を超えない限り、可能にしない。従って、この容器を電子ガイドとみなすことができる。容器に、その密閉前に所定量の自由電子４７が注入されると、電荷は非常に長期間にわたり自由に移動可能なままであり、管内を移動し、外部電界に従って少なくとも部分的に弾性的に壁上で反射するであろう。従って、管は、導電材料と同様に「電界導体」(‘field conductor’)として機能するが、容量効果及び動的電流損失を生じることはない。
【００２３】
再び図２を参照すると、管の一端が、管内に予め注入されていた自由電荷を引きつけるか又は反発させるための手段を含む伝達ユニットを含む。これは、例えば、加速電極４２ａと参照電極４２ｂとの電圧差を印加することにより行われることができ、これにより、トランスミッタ(transmitter)ユニット付近の自由電子が管の他端に向かって加速される。
【００２４】
前記管の、伝達(transmitting)ユニットの反対側の端部に、ＦＥＴトランジスタ４５を、管の内部容積に、図示されているように直接に、又は、適切な電極配列により接続した。伝達ユニットから送られる電子が、ＦＥＴの活性容積内で電界を生成し、ＦＥＴの端子にかかる電圧、又は、ＦＥＴを通って流れる電流を変更する。
【００２５】
好ましい実施形態において、ＦＥＴ４５のゲートは、例えば、ゲートを正電圧源にしばらくの間接続し、次いでフローティング状態に維持することによりプリチャージされ、これによりゲートに蓄積された正電荷がＦＥＴを導通状態にして維持する。伝達ユニット４２ａ−ｂから送られる電子が、ゲートの電荷を放出して、ＦＥＴを不活性状態にする。
【００２６】
容器自体は、要求される相互接続の構造に応じて、真直であっても、カーブを有してもよい。単一のトランスミッタを、１つの減圧された容器により、複数の受信装置に接続することもできる。
【符号の説明】
【００２７】
１  トランジスタ
２  基板
３  ソース
４  ドレイン
５  ゲート
６  スティック
４０  容器又は管
４２ａ  加速電極
４２ｂ  参照電極
４５  ＦＥＴトランジスタ
４７  自由電子
【図１Ａ】
0005916861.tif 000002
【図１Ｂ】
0005916861.tif 000003
【図２】
0005916861.tif 000004