(57)【特許請求の範囲】
【請求項１】
駆動トランジスタと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、負荷素子と、を有し、
前記容量素子の一対の電極のうちの一方は、前記第１のスイッチを介して映像信号が入力される配線に電気的に接続され、
前記容量素子の一対の電極のうちの一方は、前記第４のスイッチを介して前記駆動トランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の一対の電極のうちの他方は、前記駆動トランジスタのゲートと電気的に接続され、
前記駆動トランジスタのゲートは、前記第２のスイッチを介して前記駆動トランジスタのソース又はドレインの他方と電気的に接続され、
前記駆動トランジスタのソース又はドレインの一方は、前記第３のスイッチを介して第１の電源線と電気的に接続され、
前記駆動トランジスタのソース又はドレインの他方は、第２の電源線と電気的に接続され、
前記駆動トランジスタのソース又はドレインの一方は、前記負荷素子と電気的に接続され、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、前記第４のスイッチは、酸化物半導体層にチャネル形成領域を有するトランジスタを用いて構成され、
前記トランジスタのチャネル幅１μｍあたりのオフ電流は、基板温度が２７℃において１×１０−２１Ａ以下であり、
前記酸化物半導体層は、被形成面に垂直な方向に沿うようにｃ軸配向した結晶を有する表示装置の駆動方法であって、
前記駆動トランジスタの閾値電圧を前記容量素子に保持する第１の動作と、
前記容量素子による容量結合を用いることによって、映像信号に対応する信号電位に前記閾値電圧を加算した電位を前記駆動トランジスタのゲートに入力し、前記駆動トランジスタのドレイン電流を前記負荷素子に流す第２の動作と、を行い、
前記第１の動作は複数フレームに１回行うことを特徴とする表示装置の駆動方法。
【請求項２】
駆動トランジスタと、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、負荷素子と、を有し、
前記容量素子の一対の電極のうちの一方は、前記第１のスイッチを介して映像信号が入力される配線に電気的に接続され、
前記容量素子の一対の電極のうちの一方は、前記第４のスイッチを介して前記駆動トランジスタのソース又はドレインの一方と電気的に接続され、
前記容量素子の一対の電極のうちの他方は、前記駆動トランジスタのゲートと電気的に接続され、
前記駆動トランジスタのゲートは、前記第２のスイッチを介して前記駆動トランジスタのソース又はドレインの他方と電気的に接続され、
前記駆動トランジスタのソース又はドレインの一方は、前記第３のスイッチを介して第１の電源線と電気的に接続され、
前記駆動トランジスタのソース又はドレインの他方は、第２の電源線と電気的に接続され、
前記駆動トランジスタのソース又はドレインの一方は、前記負荷素子と電気的に接続され、
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、前記第４のスイッチは、酸化物半導体層にチャネル形成領域を有するトランジスタを用いて構成され、
前記トランジスタのチャネル幅１μｍあたりのオフ電流は、基板温度が２７℃において１×１０−２１Ａ以下であり、
前記酸化物半導体層は、被形成面に垂直な方向に沿うようにｃ軸配向した結晶を有する表示装置の駆動方法であって、
前記駆動トランジスタの閾値電圧を前記容量素子に保持する第１の動作と、
映像信号に対応する信号電位を前記容量素子の一対の電極のうちに一方に入力し、前記容量素子の一対の電極のうちの他方の電位を前記駆動トランジスタのゲートに入力し、前記駆動トランジスタのドレイン電流を前記負荷素子に流す第２の動作と、を行い、
前記第１の動作は複数フレームに１回行うことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタを用いた半導体装置やその駆動方法に関する。特に、各画素にトランジスタと負荷素子とを設け、負荷素子に流れる電流を制御することによって表示を行う表示装置やその駆動方法に関する。負荷素子は、流れる電流値によって輝度が制御される電気光学素子とすることができる。例えば、当該負荷素子は、エレクトロルミネッセンス素子（以下、ＥＬ素子ともいう）等の発光素子とすることができる。また、当該半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子を用いた表示装置は視認性が高く、薄型化に最適であると共に、視野角にも制限が無いため注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、少なくとも発光素子と、画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画素に設けられる構成を採用することができる。
【０００３】
ここで、駆動用トランジスタのドレイン電流（トランジスタがオン状態のときに、ソースとドレインの間を流れる電流）が発光素子に供給される。画素間において駆動用トランジスタの閾値電圧にばらつきが生じると、駆動用トランジスタのドレイン電流もばらつき、発光素子の輝度にもそのばらつきが反映されてしまう。また、経時劣化等によって駆動用トランジスタの閾値電圧が変動すると、駆動用トランジスタのドレイン電流も変動し、それに伴い発光素子の輝度も変化してしまう。従って、駆動用トランジスタの閾値電圧のばらつきや変動を見越して駆動用トランジスタのゲートとソース間に印加する電圧を補正することができる画素構成の提案は、表示装置の画質向上を図る上で、重要な課題である。例えば、特許文献１に記載されているような画素構成が提案されている。
【０００４】
特許文献１に記載の表示装置では、駆動用トランジスタ（特許文献１中、ドライブトランジスタ）の閾値電圧を容量素子に保持した後、映像信号（特許文献１中、Ｖｓｉｇ）に当該閾値電圧を加算して、駆動用トランジスタのゲートとソース間に印加する。こうして、閾値電圧がばらつくまたは変動した場合においても、駆動用トランジスタのドレイン電流のばらつきや変動を低減し、当該ドレイン電流が供給される発光素子の輝度のばらつきや変動を抑制して、表示品質を向上させる構成が提案されている（特許文献１中、図４及び図５、並びにその説明参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４５７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の表示装置では、１フィールド（フレームともいう）毎に駆動用トランジスタの閾値電圧を容量素子に保持させる動作を行う。ある画素において閾値電圧を容量素子に保持させる動作を行っている間は、当該画素において表示を行うことができない。また、閾値電圧を容量素子に保持させる動作では、スイッチとしての機能を有する複数のトランジスタをスイッチングさせる必要がある。１フレーム毎に当該動作を行うので、これらスイッチを駆動する駆動回路も動作させる必要があり、消費電力が大きい。
【０００７】
そこで、発光素子等を用いた表示装置において、表示品質を損なうことなく、消費電力を低減することを課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の表示装置の駆動方法の一態様は、トランジスタの閾値電圧を容量素子に保持する第１の動作（以下、閾値電圧取得動作ともいう）と、容量素子による容量結合を用いることによって、映像信号に対応する信号電位に閾値電圧を加算した電位を当該トランジスタのゲートに入力し、当該トランジスタのドレイン電流を負荷素子に流す第２の動作とを行い、第１の動作は複数フレームに１回行う。例えば、第１の動作は１０フレーム以上に１回行う。例えば、第１の動作は３６００フレーム以上に１回行う。第１の動作は１分以上に１回行う。
【０００９】
本発明の表示装置の駆動方法の一態様は、トランジスタの閾値電圧を容量素子に保持する第１の動作と、映像信号に対応する信号電位を容量素子の一対の電極のうちに一方に入力し、容量素子の一対の電極のうちの他方の電位を当該トランジスタのゲートに入力し、当該トランジスタのドレイン電流を負荷素子に流す第２の動作とを行い、第１の動作は複数フレームに１回行う。例えば、第１の動作は１０フレーム以上に１回行う。例えば、第１の動作は３６００フレーム以上に１回行う。第１の動作は１分以上に１回行う。
【００１０】
例えば、第１の動作を行う頻度を第２の動作を行う頻度よりも低くする。
【００１１】
ここで、容量素子と電源電位が入力される配線との電気的接続を選択するスイッチを有し、当該スイッチはオフ電流が極めて小さいトランジスタを用いて構成してもよい。当該スイッチを複数有し、複数のスイッチのいずれかまたは全てはオフ電流が極めて小さいトランジスタを用いて構成してもよい。また、容量素子と第１の電源電位が入力される第１の配線との電気的接続を選択する第１のスイッチと、容量素子と第１の電源電位とは異なる第２の電源電位が入力される第２の配線との電気的接続を選択する第２のスイッチと、を有し、第１のスイッチ及び第２のスイッチはオフ電流が極めて小さいトランジスタを用いて構成してもよい。当該第１のスイッチを複数有し、複数の第１のスイッチのいずれかまたは全てはオフ電流が極めて小さいトランジスタを用いて構成してもよい。当該第２のスイッチを複数有し、複数の第２のスイッチのいずれかまたは全てはオフ電流が極めて小さいトランジスタを用いて構成してもよい。
【００１２】
負荷素子は、流れる電流値によって輝度が制御される電気光学素子を用いることができる。例えば、当該負荷素子として、エレクトロルミネッセンス素子（ＥＬ素子）等の発光素子を用いることができる。
【００１３】
ここで、トランジスタのオフ電流とは、ｎチャネル型トランジスタにおいては、ドレインをソースよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０Ｖ以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、ｐチャネル型トランジスタにおいては、ドレインをソースよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０Ｖ以上であるときに、ソースとドレインの間に流れる電流のことを意味する。
【００１４】
ここで、オフ電流が極めて小さいトランジスタとしては、シリコンよりも広いバンドギャップを有する半導体でなる層や基板中にチャネルが形成されるトランジスタを用いることができる。シリコンよりも広いバンドギャップを有する半導体として化合物半導体があり、例えば、酸化物半導体、窒化物半導体などがある。例えば、オフ電流が極めて小さいトランジスタとして、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。
【発明の効果】
【００１５】
複数フレームに１回の割合で閾値電圧取得動作を行うことによって、表示装置の消費電力を低減することができる。
【００１６】
特に、容量素子と電源電位が入力される配線との電気的接続を選択するスイッチとして、オフ電流が極めて小さいトランジスタを用いることによって、閾値電圧取得動作を行った後に、容量素子に保持された電荷が当該スイッチを介してリークするのを防止することができる。こうして、長期間に渡って容量素子に取得した閾値電圧を保持させ続けることができる。そのため、閾値電圧取得動作を行う頻度をより低減することができる。その結果、表示品質を損なうことなく、消費電力を低減した表示装置が得られる。
【図面の簡単な説明】
【００１７】
【図１】画素回路の構成を示す図、及び駆動方法を示すタイミングチャート。
【図２】画素回路の構成を示す図、及び駆動方法を示すタイミングチャート。
【図３】画素回路の構成を示す図、及び駆動方法を示すタイミングチャート。
【図４】画素回路の構成を示す図、及び駆動方法を示すタイミングチャート。
【図５】表示装置の構成を示す断面図。
【図６】酸化物半導体層の結晶構造を説明する図。
【図７】酸化物半導体層の結晶構造を説明する図。
【図８】酸化物半導体層の結晶構造を説明する図。
【図９】酸化物半導体層にチャネルが形成されるトランジスタの特性を示す図。
【図１０】酸化物半導体層にチャネルが形成されるトランジスタの特性を示す図。
【図１１】酸化物半導体層にチャネルが形成されるトランジスタの特性を示す図。
【図１２】ＸＲＤスペクトルを示す図。
【図１３】酸化物半導体層にチャネルが形成されるトランジスタの特性を示す図。
【図１４】酸化物半導体層にチャネルが形成されるトランジスタの特性を示す図。
【発明を実施するための形態】
【００１８】
以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１９】
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。
【００２０】
「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限はない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【００２１】
回路図上は独立している構成要素どうしが電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電層が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２２】
「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００２３】
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２４】
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。
【００２５】
（実施の形態１）
本発明の表示装置の駆動方法の一態様について説明する。
【００２６】
（表示装置の構成）
まず、表示装置の構成について説明する。図１（Ａ）に、表示装置の一態様を示す。表示装置は画素１００を複数有する。画素１００は、トランジスタ１１、負荷素子２００、容量素子１２、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５を有する。トランジスタ１１が駆動用トランジスタに相当する。
【００２７】
トランジスタ１１のソース及びドレインの一方は、スイッチ２０３を介して端子Ｖ１と電気的に接続される。トランジスタ１１のソース及びドレインの一方は負荷素子２００の一対の電極のうちの一方と電気的に接続される。トランジスタ１１のソース及びドレインの一方はスイッチ２０５を介して容量素子１２の一対の電極のうちの一方と電気的に接続される。容量素子１２の一対の電極のうちの一方はスイッチ２０１を介して端子Ｄと電気的に接続される。容量素子１２の一対の電極のうちの他方はトランジスタ１１のゲートと電気的に接続される。負荷素子２００の一対の電極のうちの他方は端子Ｖ０と電気的に接続される。トランジスタ１１のソース及びドレインの他方は、スイッチ２０４を介して端子Ｖ２と電気的に接続される。トランジスタ１１のソース及びドレインの他方は、スイッチ２０２を介してゲートと電気的に接続される。
【００２８】
端子Ｖ０、端子Ｖ１、端子Ｖ２には、電源電位が与えられる。つまり、高電源電位または低電源電位が与えられる。つまり、端子Ｖ０、端子Ｖ１、端子Ｖ２は、電源電位が与えられる配線と電気的に接続されているということもできる。例えば、トランジスタ１１をｎチャネル型トランジスタとして、端子Ｖ０及び端子Ｖ１には低電源電位が与えられ、端子Ｖ２には高電源電位が与えられる構成とすることができる。また例えば、トランジスタ１１をｐチャネル型トランジスタとして、端子Ｖ０及び端子Ｖ１には高電源電位が与えられ、端子Ｖ２には低電源電位が与えられる構成とすることができる。
【００２９】
ここで、負荷素子２００は、一対の電極間を流れる電流の電流値によって輝度が制御される電気光学素子を用いることができる。例えば、負荷素子２００として、エレクトロルミネッセンス素子（ＥＬ素子）等の発光素子を用いることができる。負荷素子２００としてＥＬ素子を用いる場合、負荷素子２００の一対の電極のうち一方は陽極とし、一対の電極のうちの他方は陰極とすることができる。なお、負荷素子２００の一対の電極のうち一方は陰極とし、一対の電極のうちの他方は陽極としてもよい。
【００３０】
なお、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５は、それぞれトランジスタを用いて構成することができる。ここで、トランジスタ１１、並びに、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５を構成するトランジスタは、ｎチャネル型トランジスタであってもｐチャネル型トランジスタであってもよい。画素１００に用いられるトランジスタは全て同じ導電型のトランジスタであっても良いし、異なる導電型のトランジスタを組み合わせて画素１００を構成してもよい。画素１００に用いられるトランジスタを全て同じ導電型のトランジスタとすることによって、表示装置の作製工程を簡略化することができる。
【００３１】
（表示装置の駆動方法）
図１（Ａ）に示した構成の画素１００の駆動方法について説明する。図１（Ｂ）は、図１（Ａ）に示した構成の画素１００の駆動方法を示すタイミングチャートである。図１（Ｂ）では、第１のフレームＦ１及び第２フレームＦ２の期間Ｔ１乃至Ｔ３それぞれにおける、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５それぞれの状態（オン状態であるかオフ状態であるか）を「２０１」、「２０２」、「２０３」、「２０４」、「２０５」の欄に示す。なお、第１のフレーム中期間Ｔ２において、スイッチ２０３及びスイッチ２０４の一方又は両方がオフ状態であればよいことを「一方ｏｒ両方ｏｆｆ」と表記している。また、トランジスタ１１の状態を「１１」の欄に示す。なお「１１」の欄において、「ｏｎ→ｏｆｆ」は、トランジスタ１１がオン状態からオフ状態に変化することを示している。「１１」の欄において、「ｓｉｇ１」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流すことが可能な状態を示している。「ｓｉｇ２」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流すことが可能な状態を示している。端子Ｄに入力される信号を「Ｄ」の欄に示す。「Ｄ」の欄において、「Ｖｓｉｇ１」は、映像信号に対応した信号電位Ｖｓｉｇ１が端子Ｄに入力されていることを示し、「Ｖｓｉｇ２」は、映像信号に対応した信号電位Ｖｓｉｇ２が端子Ｄに入力されていることを示している。なお、信号電位Ｖｓｉｇ１及び信号電位Ｖｓｉｇ２は表示する映像によって異なるため、同じであっても異なっていてもよい。また、「Ｄ」の欄における網掛け部分は任意の電位とすることができる。
【００３２】
以下、各期間の動作について詳細に説明する。第１のフレームＦ１中期間Ｔ１において、スイッチ２０２、スイッチ２０３、スイッチ２０４、スイッチ２０５がオン状態となることによって、容量素子１２に電荷が蓄積される。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（以下、Ｖｔｈともいう）以上の電圧を保持する。このとき、トランジスタ１１は、容量素子１２に保持された電圧がゲートとソース間に印加されており、オン状態である。
【００３３】
次いで、第１のフレームＦ１中期間Ｔ２において、スイッチ２０２及びスイッチ２０５をオン状態としたまま、スイッチ２０３及びスイッチ２０４の一方または両方をオフ状態とする。こうして、容量素子１２に蓄積された電荷は、トランジスタ１１のソースとドレイン間を介して移動する。その後、容量素子１２の一対の電極間の電圧がトランジスタ１１の閾値電圧（Ｖｔｈ）に等しくなったとき、トランジスタ１１はオフ状態となって当該電荷の移動が停止する。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（Ｖｔｈ）が保持され、トランジスタ１１の閾値電圧（Ｖｔｈ）を取得することができる。第１のフレームＦ１中期間Ｔ１及び期間Ｔ２に行う動作が、閾値電圧取得動作に相当する。
【００３４】
その後、第１のフレームＦ１中期間Ｔ３において、スイッチ２０１をオン状態とし、スイッチ２０２、スイッチ２０３及びスイッチ２０５をオフ状態とし、スイッチ２０４をオン状態とする。また、端子Ｄには、信号電位Ｖｓｉｇ１を入力する。こうして、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ１にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００３５】
第１のフレームＦ１で閾値電圧取得動作を行った後、連続する第２のフレームＦ２では閾値電圧取得動作を行わない。第２のフレームＦ２では、スイッチ２０２、スイッチ２０３、スイッチ２０５はオフ状態のままである。またスイッチ２０４はオン状態のままである。こうして、第２のフレームＦ２では、これらスイッチを駆動する駆動回路を動作させる必要が無く、表示装置の消費電力を低減することができる。
【００３６】
第２のフレームＦ２中期間Ｔ３において、端子Ｄに映像信号の信号電位Ｖｓｉｇ２が入力され、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ２にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００３７】
なお、図１（Ｂ）では、第１のフレームＦ１と第２のフレームＦ２を代表で示したがこれに限定されない。閾値電圧取得動作は複数のフレームに１回行うことができる。閾値電圧取得動作を行うフレームでは第１のフレームＦ１と同様の駆動を行い、閾値電圧取得動作を行わないフレームでは第２のフレームＦ２と同様の駆動を行う。
【００３８】
ここで、容量素子１２と電源電位が入力される端子（端子Ｖ１、端子Ｖ２、端子Ｖ０）との電気的接続を選択するスイッチを、オフ電流が極めて小さいトランジスタを用いて構成することによって、閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することができる。例えば、容量素子１２と端子Ｖ２との電気的接続を選択するスイッチ２０２をオフ電流が極めて小さいトランジスタを用いて構成することによって、容量素子１２からのリークを低減することができる。オフ電流が極めて小さいトランジスタとしては、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。
【００３９】
閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することによって、閾値電圧取得動作を行う頻度をより低減することができる。例えば、閾値電圧取得動作は１０フレーム以上に１回行うことができる。例えば、閾値電圧取得動作は３６００フレーム以上に１回行う。閾値電圧取得動作は１分以上に１回行うことができる。こうして、表示品質を損なうことなく、表示装置の消費電力をより低減することができる。
【００４０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００４１】
（実施の形態２）
本発明の表示装置の駆動方法の別の一態様について説明する。
【００４２】
（表示装置の構成）
まず、表示装置の構成について説明する。図２（Ａ）に、表示装置の一態様を示す。表示装置は画素１００を複数有する。図２（Ａ）に示した画素１００は図１（Ａ）に示した画素１００において、スイッチ２０４を省略した構成に相当する。その他の構成については図１（Ａ）と同様であるため説明は省略する。
【００４３】
（表示装置の駆動方法）
図２（Ａ）に示した構成の画素１００の駆動方法について説明する。図２（Ｂ）は、図２（Ａ）に示した構成の画素１００の駆動方法を示すタイミングチャートである。図２（Ｂ）では、第１のフレームＦ１及び第２フレームＦ２の期間Ｔ１乃至Ｔ３それぞれにおける、スイッチ２０１、スイッチ２０２、スイッチ２０３、及びスイッチ２０５それぞれの状態（オン状態であるかオフ状態であるか）を「２０１」、「２０２」、「２０３」、「２０５」の欄に示す。また、トランジスタ１１の状態を「１１」の欄に示す。なお「１１」の欄において、「ｏｎ→ｏｆｆ」は、トランジスタ１１がオン状態からオフ状態に変化することを示している。「１１」の欄において、「ｓｉｇ１」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流すことが可能な状態を示している。「ｓｉｇ２」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流すことが可能な状態を示している。端子Ｄに入力される信号を「Ｄ」の欄に示す。「Ｄ」の欄において、「Ｖｓｉｇ１」は、映像信号に対応した信号電位Ｖｓｉｇ１が端子Ｄに入力されていることを示し、「Ｖｓｉｇ２」は、映像信号に対応した信号電位Ｖｓｉｇ２が端子Ｄに入力されていることを示している。なお、信号電位Ｖｓｉｇ１及び信号電位Ｖｓｉｇ２は表示する映像によって異なるため、同じであっても異なっていてもよい。また、「Ｄ」の欄における網掛け部分は任意の電位とすることができる。
【００４４】
以下、各期間の動作について詳細に説明する。第１のフレームＦ１中期間Ｔ１において、スイッチ２０２、スイッチ２０３、スイッチ２０５がオン状態となることによって、容量素子１２に電荷が蓄積される。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（以下、Ｖｔｈともいう）以上の電圧を保持する。このとき、トランジスタ１１は、容量素子１２に保持された電圧がゲートとソース間に印加されており、オン状態である。
【００４５】
次いで、第１のフレームＦ１中期間Ｔ２において、スイッチ２０２及びスイッチ２０５をオン状態としたまま、スイッチ２０３をオフ状態とする。こうして、容量素子１２に蓄積された電荷は、トランジスタ１１のソースとドレイン間を介して移動する。その後、容量素子１２の一対の電極間の電圧がトランジスタ１１の閾値電圧（Ｖｔｈ）に等しくなったとき、トランジスタ１１はオフ状態となって当該電荷の移動が停止する。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（Ｖｔｈ）が保持され、トランジスタ１１の閾値電圧（Ｖｔｈ）を取得することができる。第１のフレームＦ１中期間Ｔ１及び期間Ｔ２に行う動作が、閾値電圧取得動作に相当する。
【００４６】
その後、第１のフレームＦ１中期間Ｔ３において、スイッチ２０１をオン状態とし、スイッチ２０２、スイッチ２０３及びスイッチ２０５をオフ状態とする。また、端子Ｄには、信号電位Ｖｓｉｇ１を入力する。こうして、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ１にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００４７】
第１のフレームＦ１で閾値電圧取得動作を行った後、連続する第２のフレームＦ２では閾値電圧取得動作を行わない。第２のフレームＦ２では、スイッチ２０２、スイッチ２０３、スイッチ２０５はオフ状態のままである。こうして、第２のフレームＦ２では、これらスイッチを駆動する駆動回路を動作させる必要が無く、表示装置の消費電力を低減することができる。
【００４８】
第２のフレームＦ２中期間Ｔ３において、端子Ｄに映像信号の信号電位Ｖｓｉｇ２が入力され、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ２にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００４９】
なお、図２（Ｂ）では、第１のフレームＦ１と第２のフレームＦ２を代表で示したがこれに限定されない。閾値電圧取得動作は複数のフレームに１回行うことができる。閾値電圧取得動作を行うフレームでは第１のフレームＦ１と同様の駆動を行い、閾値電圧取得動作を行わないフレームでは第２のフレームＦ２と同様の駆動を行う。
【００５０】
ここで、容量素子１２と電源電位が入力される端子（端子Ｖ１、端子Ｖ２、端子Ｖ０）との電気的接続を選択するスイッチを、オフ電流が極めて小さいトランジスタを用いて構成することによって、閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することができる。例えば、容量素子１２と端子Ｖ２との電気的接続を選択するスイッチ２０２をオフ電流が極めて小さいトランジスタを用いて構成することによって、容量素子１２からのリークを低減することができる。オフ電流が極めて小さいトランジスタとしては、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。
【００５１】
閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することによって、閾値電圧取得動作を行う頻度をより低減することができる。例えば、閾値電圧取得動作は１０フレーム以上に１回行うことができる。例えば、閾値電圧取得動作は３６００フレーム以上に１回行う。閾値電圧取得動作は１分以上に１回行うことができる。こうして、表示品質を損なうことなく、表示装置の消費電力をより低減することができる。
【００５２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００５３】
（実施の形態３）
本発明の表示装置の駆動方法の別の一態様について説明する。
【００５４】
（表示装置の構成）
まず、表示装置の構成について説明する。図３（Ａ）に、表示装置の一態様を示す。表示装置は画素１００を複数有する。画素１００は、トランジスタ１１、負荷素子２００、容量素子１２、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５を有する。トランジスタ１１が駆動用トランジスタに相当する。
【００５５】
トランジスタ１１のソース及びドレインの一方は、スイッチ２０３を介して端子Ｖ１と電気的に接続される。トランジスタ１１のソース及びドレインの一方は、スイッチ２０４を介して負荷素子２００の一対の電極のうちの一方と電気的に接続される。トランジスタ１１のソース及びドレインの一方はスイッチ２０５を介して容量素子１２の一対の電極のうちの一方と電気的に接続される。容量素子１２の一対の電極のうちの一方はスイッチ２０１を介して端子Ｄと電気的に接続される。容量素子１２の一対の電極のうちの他方はトランジスタ１１のゲートと電気的に接続される。負荷素子２００の一対の電極のうちの他方は端子Ｖ０と電気的に接続される。トランジスタ１１のソース及びドレインの他方は端子Ｖ２と電気的に接続される。トランジスタ１１のゲートは、スイッチ２０２を介して端子Ｖ３と電気的に接続される。
【００５６】
端子Ｖ０、端子Ｖ１、端子Ｖ２、端子Ｖ３には、電源電位が与えられる。つまり、高電源電位または低電源電位が与えられる。つまり、端子Ｖ０、端子Ｖ１、端子Ｖ２、端子Ｖ３は、電源電位が与えられる配線と電気的に接続されているということもできる。例えば、トランジスタ１１をｎチャネル型トランジスタとして、端子Ｖ０及び端子Ｖ１には低電源電位が与えられ、端子Ｖ２及び端子Ｖ３には高電源電位が与えられる構成とすることができる。また例えば、トランジスタ１１をｐチャネル型トランジスタとして、端子Ｖ０及び端子Ｖ１には高電源電位が与えられ、端子Ｖ２及び端子Ｖ３には低電源電位が与えられる構成とすることができる。
【００５７】
ここで、負荷素子２００は、一対の電極間を流れる電流の電流値によって輝度が制御される電気光学素子を用いることができる。例えば、負荷素子２００として、エレクトロルミネッセンス素子（ＥＬ素子）等の発光素子を用いることができる。負荷素子２００としてＥＬ素子を用いる場合、負荷素子２００の一対の電極のうち一方は陽極とし、一対の電極のうちの他方は陰極とすることができる。なお、負荷素子２００の一対の電極のうち一方は陰極とし、一対の電極のうちの他方は陽極としてもよい。
【００５８】
なお、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５は、それぞれトランジスタを用いて構成することができる。ここで、トランジスタ１１、並びに、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５を構成するトランジスタは、ｎチャネル型トランジスタであってもｐチャネル型トランジスタであってもよい。画素１００に用いられるトランジスタは全て同じ導電型のトランジスタであっても良いし、異なる導電型のトランジスタを組み合わせて画素１００を構成してもよい。画素１００に用いられるトランジスタを全て同じ導電型のトランジスタとすることによって、表示装置の作製工程を簡略化することができる。
【００５９】
（表示装置の駆動方法）
図３（Ａ）に示した構成の画素１００の駆動方法について説明する。図３（Ｂ）は、図３（Ａ）に示した構成の画素１００の駆動方法を示すタイミングチャートである。図３（Ｂ）では、第１のフレームＦ１及び第２フレームＦ２の期間Ｔ１乃至Ｔ３それぞれにおける、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５それぞれの状態（オン状態であるかオフ状態であるか）を「２０１」、「２０２」、「２０３」、「２０４」、「２０５」の欄に示す。なお、第１のフレーム中期間Ｔ１及び期間Ｔ２において、スイッチ２０４はオン状態であってもオフ状態であってもよいことを「ｏｎ／ｏｆｆ」と表記している。また、トランジスタ１１の状態を「１１」の欄に示す。なお「１１」の欄において、「ｏｎ→ｏｆｆ」は、トランジスタ１１がオン状態からオフ状態に変化することを示している。「１１」の欄において、「ｓｉｇ１」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流すことが可能な状態を示している。「ｓｉｇ２」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流すことが可能な状態を示している。端子Ｄに入力される信号を「Ｄ」の欄に示す。「Ｄ」の欄において、「Ｖｓｉｇ１」は、映像信号に対応した信号電位Ｖｓｉｇ１が端子Ｄに入力されていることを示し、「Ｖｓｉｇ２」は、映像信号に対応した信号電位Ｖｓｉｇ２が端子Ｄに入力されていることを示している。なお、信号電位Ｖｓｉｇ１及び信号電位Ｖｓｉｇ２は表示する映像によって異なるため、同じであっても異なっていてもよい。また、「Ｄ」の欄における網掛け部分は任意の電位とすることができる。
【００６０】
以下、各期間の動作について詳細に説明する。第１のフレームＦ１中期間Ｔ１において、スイッチ２０２、スイッチ２０３、スイッチ２０５がオン状態となることによって、容量素子１２に電荷が蓄積される。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（以下、Ｖｔｈともいう）以上の電圧を保持する。このとき、トランジスタ１１は、容量素子１２に保持された電圧がゲートとソース間に印加されており、オン状態である。
【００６１】
次いで、第１のフレームＦ１中期間Ｔ２において、スイッチ２０２及びスイッチ２０５をオン状態としたまま、スイッチ２０３をオフ状態とする。こうして、容量素子１２に蓄積された電荷は、トランジスタ１１のソースとドレイン間を介して移動する。その後、容量素子１２の一対の電極間の電圧がトランジスタ１１の閾値電圧（Ｖｔｈ）に等しくなったとき、トランジスタ１１はオフ状態となって当該電荷の移動が停止する。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（Ｖｔｈ）が保持され、トランジスタ１１の閾値電圧（Ｖｔｈ）を取得することができる。第１のフレームＦ１中期間Ｔ１及び期間Ｔ２に行う動作が、閾値電圧取得動作に相当する。
【００６２】
その後、第１のフレームＦ１中期間Ｔ３において、スイッチ２０１をオン状態とし、スイッチ２０２、スイッチ２０３及びスイッチ２０５をオフ状態とし、スイッチ２０４をオン状態とする。また、端子Ｄには、信号電位Ｖｓｉｇ１を入力する。こうして、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ１にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００６３】
第１のフレームＦ１で閾値電圧取得動作を行った後、連続する第２のフレームＦ２では閾値電圧取得動作を行わない。第２のフレームＦ２では、スイッチ２０２、スイッチ２０３、スイッチ２０５はオフ状態のままである。またスイッチ２０４はオン状態のままである。こうして、第２のフレームＦ２では、これらスイッチを駆動する駆動回路を動作させる必要が無く、表示装置の消費電力を低減することができる。
【００６４】
第２のフレームＦ２中期間Ｔ３において、端子Ｄに映像信号の信号電位Ｖｓｉｇ２が入力され、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ２にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００６５】
なお、図３（Ｂ）では、第１のフレームＦ１と第２のフレームＦ２を代表で示したがこれに限定されない。閾値電圧取得動作は複数のフレームに１回行うことができる。閾値電圧取得動作を行うフレームでは第１のフレームＦ１と同様の駆動を行い、閾値電圧取得動作を行わないフレームでは第２のフレームＦ２と同様の駆動を行う。
【００６６】
ここで、容量素子１２と電源電位が入力される端子（端子Ｖ１、端子Ｖ２、端子Ｖ３、端子Ｖ０）との電気的接続を選択するスイッチを、オフ電流が極めて小さいトランジスタを用いて構成することによって、閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することができる。例えば、容量素子１２と端子Ｖ３との電気的接続を選択するスイッチ２０２をオフ電流が極めて小さいトランジスタを用いて構成することによって、容量素子１２からのリークを低減することができる。オフ電流が極めて小さいトランジスタとしては、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。
【００６７】
閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することによって、閾値電圧取得動作を行う頻度をより低減することができる。例えば、閾値電圧取得動作は１０フレーム以上に１回行うことができる。例えば、閾値電圧取得動作は３６００フレーム以上に１回行う。閾値電圧取得動作は１分以上に１回行うことができる。こうして、表示品質を損なうことなく、表示装置の消費電力をより低減することができる。
【００６８】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００６９】
（実施の形態４）
本発明の表示装置の駆動方法の別の一態様について説明する。
【００７０】
（表示装置の構成）
まず、表示装置の構成について説明する。図４（Ａ）に、表示装置の一態様を示す。表示装置は画素１００を複数有する。図４（Ａ）に示した画素１００は図３（Ａ）に示した画素１００において、端子Ｖ２と端子Ｖ３を共有した構成に相当する。その他の構成については図３（Ａ）と同様であるため説明は省略する。
【００７１】
（表示装置の駆動方法）
図４（Ａ）に示した構成の画素１００の駆動方法について説明する。図４（Ｂ）は、図４（Ａ）に示した構成の画素１００の駆動方法を示すタイミングチャートである。図４（Ｂ）では、第１のフレームＦ１及び第２フレームＦ２の期間Ｔ１乃至Ｔ３それぞれにおける、スイッチ２０１、スイッチ２０２、スイッチ２０３、スイッチ２０４、及びスイッチ２０５それぞれの状態（オン状態であるかオフ状態であるか）を「２０１」、「２０２」、「２０３」、「２０４」、「２０５」の欄に示す。なお、第１のフレーム中期間Ｔ１及び期間Ｔ２において、スイッチ２０４はオン状態であってもオフ状態であってもよいことを「ｏｎ／ｏｆｆ」と表記している。また、トランジスタ１１の状態を「１１」の欄に示す。なお「１１」の欄において、「ｏｎ→ｏｆｆ」は、トランジスタ１１がオン状態からオフ状態に変化することを示している。「１１」の欄において、「ｓｉｇ１」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流すことが可能な状態を示している。「ｓｉｇ２」はトランジスタ１１が映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流すことが可能な状態を示している。端子Ｄに入力される信号を「Ｄ」の欄に示す。「Ｄ」の欄において、「Ｖｓｉｇ１」は、映像信号に対応した信号電位Ｖｓｉｇ１が端子Ｄに入力されていることを示し、「Ｖｓｉｇ２」は、映像信号に対応した信号電位Ｖｓｉｇ２が端子Ｄに入力されていることを示している。なお、信号電位Ｖｓｉｇ１及び信号電位Ｖｓｉｇ２は表示する映像によって異なるため、同じであっても異なっていてもよい。また、「Ｄ」の欄における網掛け部分は任意の電位とすることができる。
【００７２】
以下、各期間の動作について詳細に説明する。第１のフレームＦ１中期間Ｔ１において、スイッチ２０２、スイッチ２０３、スイッチ２０５がオン状態となることによって、容量素子１２に電荷が蓄積される。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（以下、Ｖｔｈともいう）以上の電圧を保持する。このとき、トランジスタ１１は、容量素子１２に保持された電圧がゲートとソース間に印加されており、オン状態である。
【００７３】
次いで、第１のフレームＦ１中期間Ｔ２において、スイッチ２０２及びスイッチ２０５をオン状態としたまま、スイッチ２０３をオフ状態とする。こうして、容量素子１２に蓄積された電荷は、トランジスタ１１のソースとドレイン間を介して移動する。その後、容量素子１２の一対の電極間の電圧がトランジスタ１１の閾値電圧（Ｖｔｈ）に等しくなったとき、トランジスタ１１はオフ状態となって当該電荷の移動が停止する。こうして、容量素子１２の一対の電極間に、トランジスタ１１の閾値電圧（Ｖｔｈ）が保持され、トランジスタ１１の閾値電圧（Ｖｔｈ）を取得することができる。第１のフレームＦ１中期間Ｔ１及び期間Ｔ２に行う動作が、閾値電圧取得動作に相当する。
【００７４】
その後、第１のフレームＦ１中期間Ｔ３において、スイッチ２０１をオン状態とし、スイッチ２０２、スイッチ２０３及びスイッチ２０５をオフ状態とし、スイッチ２０４をオン状態とする。また、端子Ｄには、信号電位Ｖｓｉｇ１を入力する。こうして、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ１にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ１に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００７５】
第１のフレームＦ１で閾値電圧取得動作を行った後、連続する第２のフレームＦ２では閾値電圧取得動作を行わない。第２のフレームＦ２では、スイッチ２０２、スイッチ２０３、スイッチ２０５はオフ状態のままである。またスイッチ２０４はオン状態のままである。こうして、第２のフレームＦ２では、これらスイッチを駆動する駆動回路を動作させる必要が無く、表示装置の消費電力を低減することができる。
【００７６】
第２のフレームＦ２中期間Ｔ３において、端子Ｄに映像信号の信号電位Ｖｓｉｇ２が入力され、容量素子１２による容量結合によって、トランジスタ１１のゲートには、信号電位Ｖｓｉｇ２にトランジスタ１１の閾値電圧（Ｖｔｈ）を加算した電位が入力される。そして、トランジスタ１１は、映像信号の信号電位Ｖｓｉｇ２に対応するドレイン電流を流し、負荷素子２００には当該ドレイン電流が供給される。こうして、表示装置は表示を行う。
【００７７】
なお、図４（Ｂ）では、第１のフレームＦ１と第２のフレームＦ２を代表で示したがこれに限定されない。閾値電圧取得動作は複数のフレームに１回行うことができる。閾値電圧取得動作を行うフレームでは第１のフレームＦ１と同様の駆動を行い、閾値電圧取得動作を行わないフレームでは第２のフレームＦ２と同様の駆動を行う。
【００７８】
ここで、容量素子１２と電源電位が入力される端子（端子Ｖ１、端子Ｖ２、端子Ｖ０）との電気的接続を選択するスイッチを、オフ電流が極めて小さいトランジスタを用いて構成することによって、閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することができる。例えば、容量素子１２と端子Ｖ２との電気的接続を選択するスイッチ２０２をオフ電流が極めて小さいトランジスタを用いて構成することによって、容量素子１２からのリークを低減することができる。オフ電流が極めて小さいトランジスタとしては、チャネルが酸化物半導体層に形成されるトランジスタを用いることができる。
【００７９】
閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することによって、閾値電圧取得動作を行う頻度をより低減することができる。例えば、閾値電圧取得動作は１０フレーム以上に１回行うことができる。例えば、閾値電圧取得動作は３６００フレーム以上に１回行う。閾値電圧取得動作は１分以上に１回行うことができる。こうして、表示品質を損なうことなく、表示装置の消費電力をより低減することができる。
【００８０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００８１】
（実施の形態５）
本実施の形態では、図１（Ａ）、図２（Ａ）、図３（Ａ）、図４（Ａ）に示した画素１００を有する表示装置の具体的な構成の一態様について説明する。
【００８２】
図５は、表示装置の構成を示す断面図である。図５において、スイッチ２０３を構成するトランジスタ２２０２と、トランジスタ１１、容量素子１２、負荷素子２００として用いるＥＬ素子２２００を代表で示す。その他のスイッチも、トランジスタ２２０２やトランジスタ１１と同様の構成とすることができる。
【００８３】
トランジスタ２２０２は、絶縁表面を有する基板８００上に、ゲートとして機能する導電層８０１と、導電層８０１上のゲート絶縁膜８０２と、導電層８０１と重なる位置においてゲート絶縁膜８０２上に位置する半導体層８０３と、ソースまたはドレインとして機能し、半導体層８０３上に位置する導電層８０４及び導電層８０５とを有する。
【００８４】
トランジスタ１１は、絶縁表面を有する基板８００上に、ゲートとして機能する導電層８０６と、導電層８０６上のゲート絶縁膜８０２と、導電層８０６と重なる位置においてゲート絶縁膜８０２上に位置する半導体層８０７と、ソースまたはドレインとして機能し、半導体層８０７上に位置する導電層８０８及び導電層８０９とを有する。
【００８５】
容量素子１２は、絶縁表面を有する基板８００上に、導電層８０６と、導電層８０６上のゲート絶縁膜８０２と、導電層８０６と重なる位置においてゲート絶縁膜８０２上に位置する導電層８１０とを有する。
【００８６】
また、導電層８０４、導電層８０５、導電層８０８、導電層８０９、導電層８１０上には、絶縁膜８２３及び絶縁膜８２４が順に形成されている。そして、絶縁膜８２４上には、アノードとして機能する導電層８２５が設けられている。
【００８７】
また、導電層８２５の一部が露出するような開口部を有した絶縁層８２７が、絶縁膜８２４上に設けられている。導電層８２５の一部及び絶縁層８２７上には、電界発光層８２８と、カソードとして機能する導電層８２９とが、順に積層するように設けられている。導電層８２５と、電界発光層８２８と、導電層８２９とが重なっている領域が、ＥＬ素子２２００に相当する。
【００８８】
半導体層８０３として、酸化物半導体層を用いることができる。半導体層８０３として酸化物半導体層を用いることによって、トランジスタ２２０２のオフ電流を著しく低減することができる。こうして、表示装置は、閾値電圧取得動作を行った後に、容量素子１２から電荷がリークするのを抑制することによって、閾値電圧取得動作を行う頻度をより低減することができる。例えば、閾値電圧取得動作は１０フレーム以上に１回行うことができる。例えば、閾値電圧取得動作は３６００フレーム以上に１回行う。閾値電圧取得動作は１分以上に１回行うことができる。そのため、表示品質を損なうことなく、表示装置の消費電力をより低減することができる。
【００８９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【００９０】
（実施の形態６）
本実施の形態では、実施の形態５において図５で示した表示装置のより具体的な構成について説明する。
【００９１】
図５における半導体層８０３及び半導体層８０７を酸化物半導体層によって形成する構成について説明する。
【００９２】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００９３】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００９４】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００９５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００９６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００９７】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００９８】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００９９】
なお、酸化物半導体層は、電子供与体（ドナー）となる水分又は水素などの不純物が低減されることが好ましい。具体的には、酸化物半導体層は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下、更に好ましくは１×１０１６／ｃｍ３以下である。
【０１００】
ここで、酸化物半導体層中の、水素濃度の分析について触れておく。半導体層中の水素濃度測定は、二次イオン質量分析法で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる層との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、層中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる層が存在する範囲において、値に極端な変動がなく、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる層の厚さが小さい場合、隣接する層内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該層が存在する領域における、水素濃度の極大値又は極小値を、当該層中の水素濃度として採用する。更に、当該層が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【０１０１】
酸化物半導体層は、絶縁表面を有する基板８００上に形成した酸化物半導体膜をエッチング加工することで、形成することができる。酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法により形成することができる。
【０１０２】
酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比でＩｎ：Ｓｎ：Ｚｎが、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いることができる。
【０１０３】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比でＩｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）となる酸化物ターゲットを用いる。例えば、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとなる酸化物ターゲットを用いることができる。
【０１０４】
スパッタリング法を用いて酸化物半導体膜を作製する場合には、ターゲット中の水素濃度のみならず、チャンバー内に存在する水、水素を極力低減しておくことが重要である。具体的には、当該形成以前にチャンバー内をベークする、チャンバー内に導入されるガス中の水、水素濃度を低減する、及びチャンバーからガスの排気する排気系における逆流を防止するなどを行うことが効果的である。
【０１０５】
また、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、被成膜表面に付着している塵埃を除去してもよい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１０６】
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で基板８００を予備加熱し、基板８００に吸着した水分又は水素などの不純物を脱離し排気してもよい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１０７】
例えば、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上１００％未満である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０１０８】
例えば、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１０９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１１０】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
【０１１１】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【０１１２】
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０１８／ｃｍ３以下、より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１１３】
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
【０１１４】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【０１１５】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０１１６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０１１７】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０１１８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０１１９】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【０１２０】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【０１２１】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１２２】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１２３】
なお、Ｒａは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【０１２４】
【数１】
0005898559.tif 000002
【０１２５】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１２６】
ＣＡＡＣ−ＯＳ膜は、スパッタリング法によって作製することができる。ターゲット材料は上述のとおりの材料を用いることができる。スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、雰囲気中の酸素ガス比が高い方が好ましい。例えば、アルゴン及び酸素の混合ガス雰囲気中でスパッタリング法を行う場合には、酸素ガス比を３０％以上とすることが好ましく、４０％以上とすることがより好ましい。雰囲気中からの酸素の補充によって、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。
【０１２７】
また、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合には、ＣＡＡＣ−ＯＳ膜が成膜される基板を１５０℃以上に加熱しておくことが好ましく、１７０℃以上に加熱しておくことがより好ましい。基板温度の上昇に伴って、ＣＡＡＣ−ＯＳ膜の結晶化が促進されるからである。
【０１２８】
また、ＣＡＡＣ−ＯＳ膜に対して、窒素雰囲気中又は真空中において熱処理を行った後には、酸素雰囲気中又は酸素と他のガスとの混合雰囲気中において熱処理を行うことが好ましい。先の熱処理で生じる酸素欠損（または酸素欠陥）を後の熱処理における雰囲気中からの酸素供給によって低減することができるからである。
【０１２９】
また、ＣＡＡＣ−ＯＳ膜が成膜される膜表面（被成膜面）は平坦であることが好ましい。ＣＡＡＣ−ＯＳ膜は、当該被成膜面に概略垂直となるｃ軸を有するため、当該被成膜面に存在する凹凸は、ＣＡＡＣ−ＯＳ膜における結晶粒界の発生を誘発することになるからである。よって、ＣＡＡＣ−ＯＳ膜が成膜される前に当該被成膜表面に対して化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの平坦化処理を行うことが好ましい。また、当該被成膜面の平均ラフネスは、０．５ｎｍ以下であることが好ましく、０．３ｎｍ以下であることがより好ましい。
【０１３０】
なお、スパッタリング等で成膜された酸化物半導体膜中には、不純物としての水分又は水素（水酸基を含む）が含まれていることがある。本発明の一態様では、酸化物半導体膜中の水分又は水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜に加熱処理を施す。
【０１３１】
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分又は水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０１３２】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０１３３】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１３４】
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３５】
以上の工程により、酸化物半導体膜中の水素の濃度を低減することができる。
【０１３６】
こうして酸化物半導体膜中の水分又は水素を脱離させた後、酸化物半導体膜（または、これを用いて形成した酸化物半導体層）に酸素を添加（供給）する。こうして、酸化物半導体膜（酸化物半導体層）中やその界面等における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ型に限りなく近くすることができる。
【０１３７】
酸素の添加は、例えば、酸化物半導体膜（または、これを用いて形成した酸化物半導体層）に接して化学量論的組成比より酸素が多い領域を有する絶縁膜を形成し、その後加熱することによって行うことができる。こうして、絶縁膜中の過剰な酸素を酸化物半導体膜（酸化物半導体層）に供給することができる。こうして、酸化物半導体膜（酸化物半導体層）を酸素を過剰に含む状態とすることができる。過剰に含まれる酸素は、例えば、酸化物半導体膜（酸化物半導体層）を構成する結晶の格子間に存在する。
【０１３８】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜（酸化物半導体層）に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜（酸化物半導体層）に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜（酸化物半導体層）を挟む構成とすることで、上記効果をより高めることができる。
【０１３９】
ここで、化学量論的組成比より酸素が多い領域を有する絶縁膜は、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。なお、当該絶縁膜は、水分や、水素などの不純物を極力含まないことが望ましい。絶縁膜に水素が含まれると、その水素が酸化物半導体膜（酸化物半導体層）へ侵入し、又は水素が酸化物半導体膜（酸化物半導体層）中の酸素を引き抜き、酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。また、絶縁膜には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜（酸化物半導体層）に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、酸化物半導体膜（酸化物半導体層）と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜（酸化物半導体層）内や他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜（酸化物半導体層）に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜（酸化物半導体層）に接するのを防ぐことができる。
【０１４０】
また、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、酸素雰囲気下で酸化物半導体膜（酸化物半導体層）に加熱処理を施すことによっておこなってもよい。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４１】
或いは、酸化物半導体膜（酸化物半導体層）中の水分又は水素を脱離させた後の酸素添加は、イオン注入法又はイオンドーピング法などを用い行ってもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜（酸化物半導体層）に添加すれば良い。
【０１４２】
上述のように形成した酸化物半導体膜をエッチングして酸化物半導体層を形成し、半導体層８０３や半導体層８０７として用いる。
【０１４３】
なお、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜（図５では、ゲート絶縁膜８０２及び絶縁膜８２３が該当する。）は、第１３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。
【０１４４】
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０１４５】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０１４６】
また、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法又はイオンドーピング法を用いて行ってもよい。
【０１４７】
例えば、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１４８】
また、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０１４９】
また、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０１５０】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、又は酸化物半導体層と絶縁膜の界面における酸素欠陥を低減し、酸化物半導体層をｉ型化又はｉ型に限りなく近くすることができる。
【０１５１】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜のうち、上層に位置する絶縁膜又は下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い酸化物半導体層でなる半導体層８０３や半導体層８０７を挟む構成とすることで、上記効果をより高めることができる。
【０１５２】
また、酸化物半導体層でなる半導体層８０３や半導体層８０７の上層又は下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０１５３】
また、酸化物半導体層でなる半導体層８０３や半導体層８０７に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層でなる半導体層８０３や半導体層８０７の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体層でなる半導体層８０３や半導体層８０７の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層でなる半導体層８０３や半導体層８０７の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０１５４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１５５】
（実施の形態７）
本実施の形態では、ＣＡＡＣ−ＯＳ膜について説明する。
【０１５６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図６乃至図８を用いて詳細に説明する。なお、特に断りがない限り、図６乃至図８は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図６において、丸で囲まれたＯは４配位のＯを示し、二重丸は３配位のＯを示す。
【０１５７】
図６（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図６（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図６（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図６（Ａ）に示す小グループは電荷が０である。
【０１５８】
図６（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図６（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図６（Ｂ）に示す構造をとりうる。図６（Ｂ）に示す小グループは電荷が０である。
【０１５９】
図６（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図６（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図６（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図６（Ｃ）に示す小グループは電荷が０である。
【０１６０】
図６（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図６（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図６（Ｄ）に示す小グループは電荷が＋１となる。
【０１６１】
図６（Ｅ）に、２個のＺｎを含む小グループを示す。図６（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図６（Ｅ）に示す小グループは電荷が−１となる。
【０１６２】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
【０１６３】
ここで、これらの小グループ同士が結合する規則について説明する。図６（Ａ）に示す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。図６（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図６（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【０１６４】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１６５】
図７（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図７（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図７（Ｃ）は、図７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１６６】
図７（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図７（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図７（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１６７】
図７（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１６８】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図６（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１６９】
具体的には、図７（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【０１７０】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物などを用いた場合も同様である。
【０１７１】
例えば、図８（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１７２】
図８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１７３】
図８（Ｂ）に３つの中グループで構成される大グループを示す。なお、図８（Ｃ）は、図８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１７４】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１７５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図８（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１７６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１７７】
（実施の形態８）
本実施の形態では、酸化物半導体層にチャネルが形成されるトランジスタの特性について詳細に説明する。
【０１７８】
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体層にチャネルが形成されるトランジスタは、酸化物半導体膜を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
【０１７９】
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
【０１８０】
例えば、図９（Ａ）乃至図９（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
【０１８１】
図９（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図９（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃが得られている。
【０１８２】
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図９（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖｓｅｃが得られている。
【０１８３】
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
【０１８４】
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
【０１８５】
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図９（Ａ）と図９（Ｂ）の対比からも確認することができる。
【０１８６】
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
【０１８７】
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
【０１８８】
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ未満を得ることができる。
【０１８９】
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
【０１９０】
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。なお、Ｖｄはドレイン電圧（ドレインとソースの電位差）を示す。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
【０１９１】
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
【０１９２】
試料１のプラスＢＴ試験の結果を図１０（Ａ）に、マイナスＢＴ試験の結果を図１０（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１１（Ａ）に、マイナスＢＴ試験の結果を図１１（Ｂ）に示す。
【０１９３】
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
【０１９４】
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
【０１９５】
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
【０１９６】
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
【０１９７】
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ  ＡＸＳ社製Ｘ線回折装置Ｄ８  ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
【０１９８】
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試料Ｂの作製方法を説明する。
【０１９９】
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
【０２００】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
【０２０１】
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
【０２０２】
図１２に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
【０２０３】
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることができる。
【０２０４】
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
【０２０５】
具体的には、図１３に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温において０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
【０２０６】
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
【０２０７】
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタにおいて、基板温度と電気的特性の関係について評価した。
【０２０８】
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが片側３μｍ（合計６μｍ）、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
【０２０９】
図１４（Ａ）に基板温度としきい値電圧の関係を、図１４（Ｂ）に基板温度と電界効果移動度の関係を示す。
【０２１０】
図１４（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
【０２１１】
また、図１４（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
【０２１２】
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。
【０２１３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０２１４】
実施の形態において説明した表示装置の駆動方法は、様々な電子機器に設けられた表示装置において採用することができる。
【０２１５】
例えば、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）等に設けられた表示装置において、実施の形態において説明した表示装置の駆動方法を採用することができる。
【０２１６】
こうして、表示画面の表示品質を損なうことなく、消費電力を低減した電子機器を提供することが可能である。
【０２１７】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２１８】
１１    トランジスタ
１２    容量素子
１００    画素
２００    負荷素子
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２０４    スイッチ
２０５    スイッチ
８００    基板
８０１    導電層
８０２    ゲート絶縁膜
８０３    半導体層
８０４    導電層
８０５    導電層
８０６    導電層
８０７    半導体層
８０８    導電層
８０９    導電層
８１０    導電層
８２３    絶縁膜
８２４    絶縁膜
８２５    導電層
８２７    絶縁層
８２８    電界発光層
８２９    導電層
２２００    ＥＬ素子
２２０２    トランジスタ
【図１】
0005898559.tif 000003
【図２】
0005898559.tif 000004
【図３】
0005898559.tif 000005
【図４】
0005898559.tif 000006
【図５】
0005898559.tif 000007
【図６】
0005898559.tif 000008
【図９】
0005898559.tif 000009
【図１０】
0005898559.tif 000010
【図１１】
0005898559.tif 000011
【図１２】
0005898559.tif 000012
【図１３】
0005898559.tif 000013
【図１４】
0005898559.tif 000014
【図７】
0005898559.tif 000015
【図８】
0005898559.tif 000016