(57)【特許請求の範囲】
【請求項１】
複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、
前記セラミック本体の前記第３及び第４端面に形成された第１及び第２外部電極と、
前記セラミック本体の前記第５及び第６側面に形成された第１及び第２端子電極と、
前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第１端子電極及び前記第１外部電極にともに接続された第１内部電極と前記第２端子電極及び前記第２外部電極にともに接続された第２内部電極を含む活性層と、
前記活性層の上部及び下部に形成された上部及び下部カバー層と、
前記上部及び下部カバー層内における一つの誘電体層において前記誘電体層の長さ方向の両端面と隣接する位置に長さ方向に対向するように配置され、前記誘電体層の長さ方向の両端面に沿ってそれぞれ長く形成された第３内部電極及び第４内部電極であって、前記第１端子電極と接続されるように前記誘電体層の幅方向の一側面から引き出されるように伸びる第３リード部を有する第３内部電極及び前記第２端子電極と接続されるように前記誘電体層の幅方向の他側面から引き出されるように伸びる第４リード部を有する第４内部電極と、を含む、積層セラミックキャパシタ。
【請求項２】
前記第３及び第４内部電極が配置された層には、前記第１及び第２外部電極とそれぞれ接続された第１及び第２ダミー電極が形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第３及び第４内部電極は櫛歯状を有する、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
上部に第１及び第２電極パッドを有する回路基板と、
前記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、前記セラミック本体の前記第３及び第４端面に形成され、前記第１及び第２電極パッドとそれぞれ電気的に連結された第１及び第２外部電極と、前記セラミック本体の前記第５及び第６側面に形成される第１及び第２端子電極と、前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第１端子電極及び前記第１外部電極にともに接続された第１内部電極と前記第２端子電極及び前記第２外部電極にともに接続された第２内部電極を含む活性層と、前記活性層の上部及び下部に形成された上部及び下部カバー層と、前記上部及び下部カバー層内における一つの誘電体層において前記誘電体層の長さ方向の両端面と隣接する位置に長さ方向に対向するように配置され、前記誘電体層の長さ方向の両端面に沿ってそれぞれ長く形成された第３内部電極及び第４内部電極であって、前記第１端子電極と接続されるように前記誘電体層の幅方向の一側面から引き出されるように伸びる第３リード部を有する第３内部電極及び前記第２端子電極と接続されるように前記誘電体層の幅方向の他側面から引き出されるように伸びる第４リード部を有する第４内部電極と、を含む、積層セラミックキャパシタの実装基板。
【請求項５】
前記第３及び第４内部電極が配置された層に、前記第１及び第２外部電極とそれぞれ接続されるように第１及び第２ダミー電極が形成される、請求項４に記載の積層セラミックキャパシタの実装基板。
【請求項６】
前記第３及び第４内部電極は櫛歯状を有する、請求項４に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ、ｍｕｌｔｉ−ｌａｙｅｒｅｄ  ｃｅｒａｍｉｃ  ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサとして用いられることができる。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性を有する内部電極と、が交互に積層された構造を有することができる。
【０００５】
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、上記内部電極の間で圧電現象が発生して周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的に振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と回路基板とを連結するはんだを通じて回路基板に伝達され、上記回路基板全体が音響反射面となり、雑音となる振動音を発生させる。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタにおいて発生するアコースティックノイズがより顕著に現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを低減させることができる研究に対するニーズが求められている。
【０００９】
このようなアコースティックノイズを低減させる方案としては、金属からなるフレームを用いて回路基板において積層セラミックキャパシタを一定間隔離隔して実装する方法が用いられた。
【００１０】
しかし、上記金属フレームを用いてアコースティックノイズを一定水準に低減させるためには、回路基板からの金属フレームの高さを一定高さ以上に高める必要があった。
【００１１】
また、このような回路基板からの金属フレームの高さ増加は積層セラミックキャパシタが実装された製品の高さを増加させる原因になり得るため、高さ制限があるセットには用いられることができないという問題があった。
【００１２】
下記特許文献１には、ＥＳＲ（等価直列抵抗）を向上し、連結不良の発生を抑制することができる積層セラミックキャパシタが開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１１−１０８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
当技術分野では、積層セラミックキャパシタのアコースティックノイズを効果的に低減させることができる新たな方案が求められてきた。
【課題を解決するための手段】
【００１５】
本発明の一側面は、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体の上記第３及び第４端面に形成された第１及び第２外部電極と、上記セラミック本体の上記第５及び第６側面に形成された第１及び第２端子電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第１端子電極及び上記第１外部電極にともに接続された第１内部電極と上記第２端子電極及び上記第２外部電極にともに接続された第２内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において対向するように配置され、上記第１端子電極と接続された第３内部電極及び上記第２端子電極と接続された第４内部電極と、を含む積層セラミックキャパシタを提供する。
【００１６】
本発明の一実施形態において、上記第３及び第４内部電極が配置された層には、上記第１及び第２外部電極とそれぞれ接続された第１及び第２ダミー電極が形成されることができる。
【００１７】
本発明の一実施形態において、上記第３及び第４内部電極は、櫛歯状を有することができる。
【００１８】
本発明の他の側面は、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体の上記第３及び第４端面に形成された第１及び第２外部電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第１及び第２外部電極とそれぞれ電気的に接続された第１及び第２内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において長さ方向に対向するように配置され、上記第１及び第２外部電極とそれぞれ接続された第１及び第２ダミー電極と、を含む積層セラミックキャパシタを提供する。
【００１９】
本発明の一実施形態において、上記第１及び第２ダミー電極が配置された層には、上記第１及び第２ダミー電極の間に誘電体層の長さ方向に離隔されるようにフローティング電極が形成されることができる。
【００２０】
本発明の一実施形態において、上記第１及び第２ダミー電極は、櫛歯状を有することができる。
【００２１】
本発明のさらに他の側面は、上部に第１及び第２電極パッドを有する回路基板と、上記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体の上記第３及び第４端面に形成され、上記第１及び第２電極パッドとそれぞれ電気的に連結された第１及び第２外部電極と、上記セラミック本体の上記第５及び第６側面に形成される第１及び第２端子電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第１端子電極及び上記第１外部電極にともに接続された第１内部電極と上記第２端子電極及び上記第２外部電極にともに接続された第２内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内における一つの誘電体層において対向するように配置され、上記第１端子電極と接続された第３内部電極及び上記第２端子電極と接続された第４内部電極と、を含む積層セラミックキャパシタの実装基板を提供する。
【００２２】
本発明のさらに他の側面は、上部に第１及び第２電極パッドを有する回路基板と、上記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体の上記第３及び第４端面に形成され、上記第１及び第２電極パッドとそれぞれ電気的に連結された第１及び第２外部電極と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第１及び第２外部電極とそれぞれ電気的に接続された第１及び第２内部電極を含む活性層と、上記活性層の上部及び下部に形成された上部及び下部カバー層と、上記上部及び下部カバー層内において一つの誘電体層に長さ方向に対向するように配置され、上記第１及び第２外部電極とそれぞれ接続された第１及び第２ダミー電極と、を含む積層セラミックキャパシタの実装基板を提供する。
【発明の効果】
【００２３】
本発明の一実施形態によると、積層セラミックキャパシタにおいて圧電現象によって発生された振動が第３及び第４内部電極により吸収されることで、回路基板に伝達されて発生されるアコースティックノイズを低減させることができる効果がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】（ａ）から（ｃ）は図１の積層セラミックキャパシタに適用される第１から第４内部電極と第１及び第２ダミー電極を示した斜視図である。
【図３】図１のＡ−Ａ’線に沿った断面図である。
【図４】本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。
【図５】本発明の一実施形態による積層セラミックキャパシタに適用される第３及び第４内部電極の他の例を示した斜視図である。
【図６】本発明の一実施形態による積層セラミックキャパシタに適用される第３及び第４内部電極のさらに他の例を示した斜視図である。
【図７】本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図８】（ａ）から（ｃ）は図７の積層セラミックキャパシタに適用される内部電極、ダミー電極及びフローティング電極を示した斜視図である。
【図９】図７のＢ−Ｂ’線に沿った断面図である。
【図１０】本発明の他の実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。
【図１１】本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。
【図１２】本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。
【図１３】本発明の他の実施形態による積層セラミックキャパシタに適用されるダミー電極の他の例を示した斜視図である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
積層セラミックキャパシタ
【００２７】
図１及び図３を参照すると、本実施形態の積層セラミックキャパシタ１００は、複数の誘電体層１１１が厚さ方向に積層されたセラミック本体１１０と、第１及び第２外部電極１３１、１３２と、第１及び第２端子電極１４１、１４２と、第１から第４内部電極１２１〜１２４と、を含む。
【００２８】
セラミック本体１１０は、複数の誘電体層１１１を積層してから焼成したもので、隣接するそれぞれの誘電体層１１１間の境界は確認できないほど一体化されていることができる。
【００２９】
また、セラミック本体１１０は六面体状を有することができる。本実施形態では、セラミック本体１１０の対向する厚さ方向の端面を第１及び第２主面、上記第１及び第２主面を連結し、対向する長さ方向の端面を第３及び第４端面、対向する幅方向の端面を第５及び第６側面と定義する。
【００３０】
このとき、積層セラミックキャパシタ１００の長さ−厚さ方向断面において、内部電極が配置されて容量が形成される部分を活性層、上記活性層を除いた部分をマージン部と定義することができる。
【００３１】
上記マージン部において厚さ方向に上記活性層の上部マージン部及び下部マージン部を、特に、上部カバー層１１２及び下部カバー層１１３と定義することができる。
【００３２】
上部カバー層１１２及び下部カバー層１１３は、第１または第２内部電極１２１、１２２の間に形成された誘電体層１１１と同様にセラミックシートが焼結されることで形成されることができる。
【００３３】
また、上部カバー層１１２及び下部カバー層１１３を含む複数の誘電体層は、焼結された状態で、隣接する誘電体層間の境界は走査電子顕微鏡（ＳＥＭ、ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されていることができる。
【００３４】
誘電体層１１１は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
【００３５】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
【００３６】
図２の（ａ）及び（ｂ）を参照すると、第１及び第２内部電極１２１、１２２は、異なる極性を有する電極で、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１１０内においてそれぞれの誘電体層１１１を介して上記第５及び第６側面を通じて交互に露出する第１及び第２リード部１２１ａ、１２２ａを有する。また、第１及び第２内部電極１２１、１２２は、これとともにそれぞれセラミック本体１１０の上記第３及び第４端面を通じて露出する。
【００３７】
このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって電気的に絶縁され、積層セラミックキャパシタ１００の静電容量は上記キャパシタ部において第１及び第２リード部１２１ａ、１２２ａを除いて誘電体層１１１の積層方向に沿って重畳される第１及び第２内部電極１２１、１２２の面積と比例するようになる。
【００３８】
また、第１及び第２内部電極１２１、１２２は導電性金属で形成される。例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つまたはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
【００３９】
図２の（ｃ）を参照すると、第３及び第４内部電極１２３、１２４は、上部または下部カバー層１１２、１１３における一つの誘電体層において対向するように配置される。第３及び第４内部電極１２３、１２４は、第１端子電極１４１及び第２端子電極１４２とそれぞれ接続されるように第５及び第６側面を通じてそれぞれ露出する第３及び第４リード部１２３ａ、１２４ａを有する。
【００４０】
また、第３及び第４内部電極１２３、１２４が配置された誘電体層には、第１及び第２外部電極１３１、１３２とそれぞれ接続された第１及び第２ダミー電極１２５、１２６が形成される。第３及び第４内部電極１２３、１２４は、第１及び第２ダミー電極１２５、１２６とそれぞれ誘電体層の長さ方向に離隔されてギャップを有する。
【００４１】
一方、第３及び第４内部電極１２３０、１２４０、１２３０’、１２４０’は、図５及び図６に示されているように、櫛歯状を有することができる。
【００４２】
第１及び第２外部電極１３１、１３２はセラミック本体１１０の第３及び第４端面に形成され、第１及び第２端子電極１４１、１４２はセラミック本体１１０の上記第５及び第６側面に形成される。
【００４３】
このとき、第１外部電極１３１には第１内部電極１２１が露出した部分と第１ダミー電極１２５が接続され、第２外部電極１３２には第２内部電極１２２が露出した部分と第２ダミー電極１２６が接続される。
【００４４】
また、第１端子電極１４１には第１内部電極１２１の第１リード部１２１ａと第３内部電極１２３の第３リード部１２３ａが接続され、第２端子電極１４２には第２内部電極１２２の第２リード部１２２ａと第４内部電極１２４の第４リード部１２４ａが接続される。
【００４５】
このような第１及び第２外部電極１３１、１３２と第１及び第２端子電極１４１、１４２は、導電性金属を含む導電性ペーストによって形成されることができる。
【００４６】
上記導電性金属は、これに制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、すず（Ｓｎ）またはこれらの合金であることができる。
【００４７】
上記導電性ペーストは絶縁性物質をさらに含むことができる。例えば、上記絶縁性物質はガラス（ｇｌａｓｓ）であることができるが、これに制限されない。
【００４８】
このとき、第１及び第２外部電極１３１、１３２を形成する方法は、特に制限されないが、セラミック本体１１０をディッピング（ｄｉｐｐｉｎｇ）して形成することができ、必要に応じて、めっきなどの他の方法を用いて形成することもできる。
【００４９】
一方、第１及び第２外部電極１３１、１３２上に第１及び第２めっき層（図示せず）を形成することができる。
【００５０】
上記第１及び第２めっき層は、第１及び第２外部電極１３１、１３２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含むことができる。
【００５１】
このような第１及び第２めっき層は、積層セラミックキャパシタ１００を回路基板などにはんだで実装するとき、相互間の接着強度を高めるためのもので、めっき処理は公知の方法によって行われることができ、環境に優しい鉛フリーめっきを施すことが好ましいが、本発明はこれに限定されない。
【００５２】
積層セラミックキャパシタの実装基板
【００５３】
図４は本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した斜視図である。
【００５４】
図４を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板は、積層セラミックキャパシタ１００が実装される回路基板２１０と、回路基板２１０の上面に離隔されるように形成された第１及び第２電極パッド２２０と、を含む。
【００５５】
ここで、積層セラミックキャパシタ１００は、セラミック本体１１０の第２主面が回路基板２１０に相対するように実装され、第１及び第２外部電極１３１、１３２が第１及び第２電極パッド２２０上に接触されるように位置した状態において、はんだ２３０によって回路基板２１０と電気的に連結されることができる。
【００５６】
変形例
【００５７】
図７から図１１を参照すると、本発明の他の実施形態の積層セラミックキャパシタ１００’は、複数の誘電体層１１１が厚さ方向に積層されたセラミック本体１１０と、第１及び第２外部電極１４３、１４４と、第１及び第２ダミー電極１５２、１５３と、を含む。
【００５８】
ここで、上述した一実施形態と重複される部分は、その説明を省略する。
【００５９】
第１及び第２外部電極１４３、１４４はセラミック本体１１０の第３及び第４端面に形成され、第１及び第２内部電極１２１’、１２２’はセラミック本体１１０内において誘電体層を介して対向するように配置され、第１及び第２外部電極１４３、１４４とそれぞれ電気的に接続される。
【００６０】
第１及び第２ダミー電極１５２、１５３は、下部カバー層１１３内における一つの誘電体層において長さ方向に対向するように配置され、第１及び第２外部電極１４３、１４４とそれぞれ接続される。
【００６１】
このとき、第１及び第２ダミー電極１５２、１５３の間には、図８の（ｃ）に示されているように、誘電体層の長さ方向に離隔されるようにフローティング電極１５１がさらに形成されることができる。
【００６２】
一方、図１２に示されているように、第１及び第２ダミー電極１５２０、１５３０は、必要に応じて、櫛歯状を有することができる。また、第１及び第２ダミー電極１５４０、１５５０も、必要に応じて、櫛歯状を有することができる。
【００６３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００６４】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１〜１２４  第１から第４内部電極
１２５、１２６、１５２、１５３  第１及び第２ダミー電極
１３１、１３２  第１及び第２外部電極
１３３、１３４  第１及び第２端子電極
２１０  回路基板
２２０  第１及び第２電極パッド
【図１】
0005916682.tif 000002
【図２】
0005916682.tif 000003
【図３】
0005916682.tif 000004
【図４】
0005916682.tif 000005
【図５】
0005916682.tif 000006
【図６】
0005916682.tif 000007
【図７】
0005916682.tif 000008
【図８】
0005916682.tif 000009
【図９】
0005916682.tif 000010
【図１０】
0005916682.tif 000011
【図１１】
0005916682.tif 000012
【図１２】
0005916682.tif 000013
【図１３】
0005916682.tif 000014