(57)【特許請求の範囲】
【請求項１】
溝部が形成された半導体基板に、水素イオンを照射して前記半導体基板中に脆化領域を形成し、
絶縁層を介して前記半導体基板とベース基板を貼り合わせると共に、前記溝部によって前記半導体基板と前記ベース基板とが貼り合わない領域を形成し、
熱処理を施すことにより、前記脆化領域において前記半導体基板を分離して、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
前記水素イオンは、Ｈ＋、Ｈ２＋、Ｈ３＋を有し、Ｈ３＋の割合が８０％以上であり、
前記溝部は、前記半導体基板の表面からその裏面まで貫通しているＳＯＩ基板の作製方法。
【請求項２】
半導体基板上に絶縁層を形成し、
前記絶縁層が形成された前記半導体基板中に水素イオンを照射して脆化領域を形成し、
前記半導体基板に溝部を形成し、
前記絶縁層を介して前記半導体基板とベース基板を貼り合わせると共に、前記溝部によって前記半導体基板と前記ベース基板とが貼り合わない領域を形成し、
熱処理を施すことにより、前記脆化領域において前記半導体基板を分離して、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
前記水素イオンは、Ｈ＋、Ｈ２＋、Ｈ３＋を有し、Ｈ３＋の割合が８０％以上であり、
前記溝部は、前記半導体基板の表面からその裏面まで貫通しているＳＯＩ基板の作製方法。
【請求項３】
請求項１または２において、
前記ベース基板は、酸化ホウ素よりも酸化バリウムを多く有するガラス基板であるＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記水素イオンと同時にヘリウムイオンを照射するＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法、ＳＯＩ基板、および該基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を備えたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることが検討されている。ＳＯＩ基板を用いることで、トランジスタのドレインと基板により形成される寄生容量を小さくすることができるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして大いに注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入し、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン層が形成される。
【０００４】
さらに、スマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられる。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となるのである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−２１１１２８号公報
【特許文献２】特開２００５−２５２２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、ＳＯＩ基板を液晶表示装置等の表示装置用の基板として用いる場合には、透光性を有する基板上に単結晶シリコン薄膜を設けたＳＯＩ基板とする必要がある。さらに、当該単結晶シリコン薄膜を用いてＴＦＴ等の電子デバイスを作り込むためには、単結晶シリコン薄膜の平坦性は高いことが好ましい。
【０００７】
ＳＯＩ基板の製造方法（例えば、特許文献２）では、単結晶シリコン基板とガラス基板とを貼り合わせた後、単結晶シリコン基板の脆化領域において剥離する際の熱処理温度として、例えば、４００℃以上６００℃以下が採用されている。
【０００８】
スマートカット法は、単結晶シリコン基板の脆化領域において剥離する際の熱処理により、水素イオンの添加により形成された脆化領域では、ガスの凝集によって気泡成長が起こり、この気泡成長を利用して単結晶シリコン薄膜を剥離するというメカニズムを利用している。気泡は単結晶シリコン薄膜が剥離する温度が高くなると大きくなる傾向があり、気泡が大きく成長すると単結晶シリコン薄膜の表面荒れが大きくなる。このような表面の荒れは、後の工程において様々な不良を誘発し、結果として半導体素子や半導体装置の歩留まり低下の要因となる。
【０００９】
上記問題に鑑み、本発明の一態様では、ベース基板と半導体基板とを貼り合わせてＳＯＩ基板を作製する際の半導体層の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて歩留まりの高い半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
本発明の一態様では、貼り合わせによるＳＯＩ基板の作製に際し、貼り合わせに係る表面の一部（特に周縁部）に溝部（凹部とも呼ぶ）によって半導体基板とベース基板とが貼り合わない領域（気体が閉じ込められた領域と呼ぶこともできる）を形成する。より詳細には以下の通りである。
【００１１】
本発明の一態様は、溝部が設けられた半導体基板に、イオンを照射して半導体基板中に脆化領域を形成し、絶縁層を介して半導体基板とベース基板を貼り合わせると共に、半導体基板の溝部とベース基板とにより囲まれた空間を形成し、熱処理を施すことにより、脆化領域において半導体基板を分離して、ベース基板上に絶縁層を介して半導体層を形成するＳＯＩ基板の作製方法である。
【００１２】
なお、上記方法は、次のように言い換えることもできる。すなわち、半導体基板に加速されたイオンを照射して該半導体基板に脆化領域を形成し、半導体基板およびベース基板の少なくともいずれか一方の表面に絶縁層を形成し、半導体基板およびベース基板の外周部であって端部に至らない内側領域に、半導体基板の溝部とベース基板とにより囲まれた空間が形成されるように、絶縁層を介して半導体基板とベース基板を貼り合わせ、熱処理を施すことにより、半導体基板の溝部とベース基板とにより囲まれた空間をきっかけとして脆化領域に亀裂を生じさせ、半導体基板を分離して、ベース基板上に半導体層を形成するＳＯＩ基板の作製方法である。
【００１３】
上記において、熱処理を施すことにより、半導体基板の溝部とベース基板とにより囲まれた空間近傍に応力を発生させて、半導体基板を脆化領域において分離することが望ましい。また、溝部の面積（基板の表面と平行な面における断面積を指す）は、１．０ｍｍ２以上、望ましくは２５ｍｍ２以上とする。また、凹部（溝部とも呼ぶ）の深さは、半導体基板の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上とし、半導体基板を貫通させてもよい。
【００１４】
また、上記において、半導体基板に設けられる溝部は、半導体基板の角部に形成することが望ましい。また、半導体基板の溝部と向かい合う位置に、ベース基板に溝部を形成してもよい。また、半導体基板とベース基板との貼り合わせは、半導体基板の溝部が設けられた位置から開始させることが望ましい。
【００１５】
また、上記において、熱処理の温度は５００℃以下とすることが望ましい。また、ベース基板上に設けられた半導体層に、レーザー光の照射を行うことが望ましい。
【００１６】
一般に、「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く半導体基板に含まれる。
【００１７】
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリグボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
【００１８】
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等がある。
【発明の効果】
【００１９】
開示する発明の一態様では、貼り合わせに係る表面の一部（周縁部）に気体が閉じ込められた領域を形成している。これにより、半導体層の表面の荒れを抑制したＳＯＩ基板を提供することができる。または、これを用いた半導体装置の歩留まりを向上させることができる。
【００２０】
または、半導体基板は再生処理を施すことにより、複数回使用することができるため、ＳＯＩ基板の作製にかかるコストを十分に低減することができる。
【図面の簡単な説明】
【００２１】
【図１】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図２】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図３】ＳＯＩ基板の作製方法の一例を示す平面図である。
【図４】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図５】溝部の形状の例を示す図。
【図６】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図７】ＳＯＩ基板の再生処理方法の一例を示す断面図である。
【図８】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図９】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図１０】ＳＯＩ基板の作製方法の一例を示す平面図である。
【図１１】ＳＯＩ基板の作製方法の一例を示す断面図である。
【図１２】半導体装置の作製方法の一例を示す断面図である。
【図１３】半導体装置の作製方法の一例を示す断面図である。
【図１４】半導体装置の作製方法の一例を示す断面図である。
【図１５】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２２】
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられたＳＯＩ基板を作製する場合について説明する。
【００２４】
まず、ベース基板１００と半導体基板とを準備する（図１（Ａ）、図１（Ｂ）参照）。半導体基板としては、本実施の形態では、単結晶半導体基板１１０を用いる場合について説明する。
【００２５】
図１（Ａ）に、ベース基板１００を示す。ベース基板１００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ガラス基板に耐熱性を求める場合には、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いると良い。なお、本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
【００２６】
また、ベース基板１００として単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用いても良い。ここで、半導体基板としては、太陽電池級シリコン（ＳＯＧ−Ｓｉ：Ｓｏｌａｒ  Ｇｒａｄｅ  Ｓｉｌｉｃｏｎ）基板などを用いても良い。また、多結晶半導体基板を用いても良い。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
【００２７】
図１（Ｂ）に単結晶半導体基板１１０を示す。単結晶半導体基板１１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることもできる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１１０の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、単結晶半導体基板１１０は、ＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法を用いて作製することができる。
【００２８】
なお、本実施の形態においては、半導体基板として単結晶半導体基板を用いる場合について説明しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、半導体基板として多結晶半導体基板などを用いても良い。
【００２９】
汚染物除去の観点からは、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを用いて単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００３０】
次に、ボンド基板としての単結晶半導体基板１１０の周縁部に対応する領域に、凹部１４０（溝部とも呼ぶ）を形成する（図１（Ｃ）参照）。凹部１４０の形成方法としては、単結晶半導体基板１１０上にマスクを形成し、選択的に除去することで形成することができる。単結晶半導体基板１１０上に形成するマスクは、レジストマスクを適用すればよい。凹部の形成方法としては、例えば、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせた加工法、レーザー加工法、超音波加工法、ドリル加工法、マイクロブラスト加工法などを用いて行えばよい。また、凹部１４０の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上とし、単結晶半導体基板１１０を貫通させてもよい。
【００３１】
図５に、単結晶半導体基板に設けられる凹部の具体的な形状を示す。図５（Ａ１）、（Ａ２）は、単結晶半導体基板１４００の凹部１４０２が円錐の場合を示しており、図５（Ａ１）は、単結晶半導体基板１４００の凹部１４０２の平面図であり、図５（Ａ２）は、単結晶半導体基板１４００の凹部１４０２の基板表面と垂直な面における断面図である。また、図５（Ｂ１）、（Ｂ２）は、単結晶半導体基板１４００の凹部１４０４が三角錐の場合を示しており、図５（Ｂ１）は、単結晶半導体基板１４００の凹部１４０４の平面図であり、図５（Ｂ２）は、単結晶半導体基板１４００の凹部１４０４の基板表面と垂直な面における断面図である。図５（Ｃ１）、（Ｃ２）は、単結晶半導体基板１４００の凹部１４０６が、一部か欠けた略円柱の場合を示しており、図５（Ｃ１）は、単結晶半導体基板１４００の凹部１４０６の平面図であり、図５（Ｃ２）は、単結晶半導体基板１４００の凹部１４０６の基板表面と垂直な面における断面図である。図５（Ｄ１）、（Ｄ２）は、単結晶半導体基板１４００の凹部１４０８が四角柱の場合を示しており、図５（Ｄ１）は、単結晶半導体基板１４００の凹部１４０８の平面図であり、図５（Ｄ２）は、単結晶半導体基板１４００の凹部１４０８の基板表面と垂直な面における断面図である。以上、示した通り、単結晶半導体基板の凹部の形状は、円錐形状、三角錐、四角錐などの多角錐形状、円柱形状、又は三角柱、四角柱などの多角柱形状を範疇に含む。また、円は、一部が欠けた略円錐、略円柱も範疇に含む。
【００３２】
次に、単結晶半導体基板１１０上に絶縁層１１４を形成する（図１（Ｄ）参照）。絶縁層１１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、または積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。なお、絶縁層１１４は、凹部１４０の側面や底面に形成されなくてもよい。
【００３３】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
【００３４】
次に、単結晶半導体基板１１０の表面から所定の深さに脆化領域１１２を形成する（図１（Ｅ）参照）。
【００３５】
単結晶半導体基板１１０の表面から所定の深さに形成される脆化領域１１２は、運動エネルギーを有する水素等のイオンビームを単結晶半導体基板１１０に照射することにより形成することができる。脆化領域１１２が形成される領域の深さは、イオンの運動エネルギー、イオンの質量と電荷、イオンの入射角などによって調節することができる。また、脆化領域１１２は、イオンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンが打ち込まれる深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下程度となるように平均侵入深さを調節すれば良い。
【００３６】
上記イオンビームの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を含むイオンビームを被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に打ち込むことになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を含むイオンビームを被処理体に照射する。
【００３７】
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板１１０に打ち込む例について説明する。ソースガスとしては水素を含むガスを用いる。打ち込むイオンについては、Ｈ３＋の比率が高まるようにすると良い。具体的には、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋の割合が５０％以上（より好ましくは８０％以上）となるようにする。Ｈ３＋の割合を高めることで、イオンの打ち込み効率を向上させることができる。
【００３８】
なお、打ち込むイオンは水素に限定されない。ヘリウムなどのイオンを打ち込んでも良い。また、打ち込むイオンは一種類に限定されず、複数種類のイオンを打ち込んでも良い。例えば、イオンドーピング装置を用いて水素とヘリウムとを同時に打ち込む場合には、別々の工程で打ち込む場合と比較して工程数を低減することができると共に、後の単結晶半導体層の表面荒れをより一層抑えることが可能である。
【００３９】
ここで、単結晶半導体基板１１０とベース基板１００とを貼り合わせる前に、貼り合わせに係る表面に、表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。
【００４０】
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。
【００４１】
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体（単結晶半導体基板、単結晶半導体基板上に形成された絶縁層、支持基板または支持基板上に形成された絶縁層）に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
【００４２】
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対して、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行う場合には、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
【００４３】
また、ドライ処理として、オゾンまたは一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
【００４４】
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
【００４５】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む紫外光および２００ｎｍ以上の波長を含む紫外光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）      ・・・      （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                              ・・・      （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （３）
【００４６】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む紫外光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む紫外光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００４７】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む紫外光を照射して起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）      ・・・      （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                              ・・・      （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （６）
【００４８】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む紫外光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む紫外光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
【００４９】
２００ｎｍ未満の波長を含む紫外光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
【００５０】
次に、絶縁層１１４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｆ）参照）。絶縁層１１４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせることによって、単結晶半導体基板１１０の溝部とベース基板１００とにより囲まれた空間１４１が形成される。貼り合わせは、ベース基板１００と単結晶半導体基板１１０とを、絶縁層１１４を介して密着させた後、ベース基板１００または単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分においてベース基板１００と絶縁層１１４の接合が生じ、当該部分を始点として自発的な接合がほぼ全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【００５１】
貼り合わせは、単結晶半導体基板１１０に設けられた凹部１４０の位置から進行させることが好ましい（図１（Ｆ）矢印参照）。当該位置から貼り合わせを進行させることにより、空間１４１を密閉空間とすることができる。または、貼り合わせが行われない領域を低減することができる。
【００５２】
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行っても良い。この熱処理の温度は、脆化領域１１２において分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、ベース基板１００と絶縁層１１４とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【００５３】
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１２において分離することにより、ベース基板１００上に、絶縁層１１４を介して単結晶半導体層１１６を設ける（図１（Ｇ）参照）。
【００５４】
単結晶半導体基板１１０を分離するための熱処理は、ベース基板１００の歪み点を越えない温度とする。当該熱処理は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置などを用いて行うことができる。ＲＴＡ装置には、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ：Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ランプ加熱式のＲＴＡ（ＬＲＴＡ：Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ装置等が挙げられる。ＧＲＴＡ装置を用いる場合には、温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱炉を用いる場合は、温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。また、単結晶半導体基板１１０を分離した後、５００℃以上の温度で熱処理を行い、単結晶半導体基板１１０中に残存する水素の濃度を低減させてもよい。
【００５５】
熱処理を行うことで、脆化領域１１２に形成されている微小な孔には打ち込まれた原子が析出し、熱処理の温度又は時間を増して原子の析出量が増すと、過剰な原子はガスとなり孔内部の圧力が上昇する。圧力の上昇により、脆化領域１１２には亀裂が生じるため、脆化領域１１２において単結晶半導体基板１１０が分離する。絶縁層１１４はベース基板１００に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。なお、凹部１４０においては貼り合わせが行われていないため、ベース基板１００の凹部１４０に対応する領域には単結晶半導体層１１６は形成されない。
【００５６】
単結晶半導体基板１１０の凹部１４０とベース基板１００とにより囲まれた空間１４１が設けられていない場合、熱処理時、熱処理の温度・時間を増して原子の析出量が増すと、過剰な原子はガスとなり、脆化領域１１２においてガスが凝集する。凝集したガス（気泡）が大きくなると、単結晶半導体基板１１０が分離した際に、単結晶半導体層の表面は気泡の形状がそのまま表面のムラ（荒れ）となって現れてしまう。
【００５７】
本発明の一態様では、単結晶半導体基板１１０とベース基板１００とにより囲まれた空間１４１を形成しているため、熱処理の際に、単結晶半導体基板１１０が分離するきっかけを与えることができる。単結晶半導体基板１１０が分離するきっかけを与えることで、単結晶半導体基板１１０が分離する温度を低く抑えることができる。単結晶半導体基板１１０が分離する温度を低く抑えることにより、脆化領域に凝集したガス（気泡）が大きくなる前に、単結晶半導体基板１１０を分離することができるため、単結晶半導体層の表面のムラ（荒れ）を抑制することができる。
【００５８】
次に、熱処理を行うことで、凹部１４０が設けられた単結晶半導体基板１１０が分離するメカニズムについて説明する。
【００５９】
図６（Ａ）は、ベース基板１００と単結晶半導体基板１１０の貼り合わせ直後の様子を示す図である。
【００６０】
図６（Ｂ）に、図６（Ａ）に示すベース基板１００と単結晶半導体基板１１０との接合界面付近１５０を拡大した模式図を示す。熱処理の温度・時間を増していくと、ベース基板１００と単結晶半導体基板１１０との接合界面付近１５０（空間が設けられる付近１５１ａ、１５１ｂ）において、応力集中が生じる。この応力集中は、ベース基板１００と単結晶半導体基板１１０の熱膨張係数や剛性率などが影響している。
【００６１】
このような応力集中が生じる箇所は、気泡成長部分１５２ａ、１５２ｂが生じやすい。そのため、応力集中が生じる箇所を形成することで、局所的に気泡成長部分１５２ａ、１５２ｂ（気泡）を成長させることができる（図６（Ｃ）参照）。このように、局所的に気泡成長部分１５２ａ、１５２ｂを成長させることで、単結晶半導体層の剥離のきっかけとして、脆化領域において亀裂を生じさせ、単結晶半導体層を分離することができる（図６（Ｄ）参照）。そのため、空間を設けない場合と比較して、低温で単結晶半導体層を剥離することができる。基板面内に気泡成長部分が大きく成長する前に単結晶半導体層を剥離することができるため、単結晶半導体層の表面荒れを抑制することができる。また、空間を設けていない単結晶半導体基板と比較して、低温で分離することができるため、気泡成長部分１５２ａ、１５２ｂ以外の領域では、熱処理温度が高くなることで起こる基板全体に生じる応力による局所的な剥離や、微細なクラックが生じることや、分離がスムーズに行われずに表面荒れが生じることがない。また、熱膨張率が異なる場合、貼り合わせ基板の反り量を抑制する効果も期待される。
【００６２】
本発明の一態様は、応力集中を利用して単結晶半導体層の剥離を行うため、貼り合わせに係る基板の材質等が異なる場合に効果的である。また、同じ材質等を用いた基板を貼り合わせる場合であっても、表面荒れを抑制するという点においては十分な効果を得ることができる。
【００６３】
図１（Ｇ）において、凹部１４０が設けられている単結晶半導体基板１１７は、再生処理を行うことにより、再度、ボンド基板としての単結晶半導体基板１１０として利用することができる。なお、凹部１４０の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上、又は、単結晶半導体基板１１０を貫通させて形成しているため、再生処理の後には図１（Ｃ）に示す凹部１４０が設けられた単結晶半導体基板１１０として利用することができる。
【００６４】
次に、単結晶半導体層１１６の表面にレーザー光１３２を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図２（Ａ）、図２（Ｂ）、図３（Ａ）参照）。なお、図２（Ｂ）は、図３（Ａ）のＡ−Ｂにおける断面に対応している。レーザー光１３２の照射による単結晶半導体層１１６の溶融は、部分溶融又は完全溶融とする。部分溶融とは、レーザー光１３２の照射により単結晶半導体層１１６が溶融される深さを、絶縁層１１４側界面の深さより浅くする（つまり、単結晶半導体層１１６の厚さより浅くする）ことを言う。すなわち、単結晶半導体層１１６の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。また、完全溶融とは、単結晶半導体層１１６が絶縁層１１４との界面まで溶融され、液体状態になることをいう。
【００６５】
レーザー光１３２の照射による単結晶半導体層１１６の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶成長を行わせることができるため、単結晶半導体層１１６を完全に溶融させる場合と比較して結晶性を向上させることができる。また、絶縁層１１４からの酸素や窒素等の取り込みを抑制することができる。
【００６６】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、高エネルギーを得ることができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましいがこれに限定して解釈されない。上述のパルス発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等がある。なお、部分溶融させることが可能であれば、連続発振レーザーを使用しても良い。連続発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。
【００６７】
レーザー光１３２の波長としては、単結晶半導体層１１６に吸収される波長を選択する必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１３２のエネルギー密度は、レーザー光１３２の波長、レーザー光の表皮深さ、単結晶半導体層１１６の膜厚などを考慮して決定することができる。レーザー光１３２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、当該エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
【００６８】
レーザー光１３２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３２を照射するには、気密性のあるチャンバー内でレーザー光１３２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１３２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
【００６９】
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１１８の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１３２の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３２の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光１３２を照射する場合には、不活性雰囲気における照射と同等の効果を得ることができる。
【００７０】
なお、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理の直後に、レーザー光１３２の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理後にエッチング処理を行って、単結晶半導体層１１６表面の欠陥が多い領域を除去してからレーザー光１３２の照射処理を行っても良いし、単結晶半導体層１１６表面の平坦性を向上させてからレーザー光１３２の照射処理を行っても良い。なお、上記エッチング処理としては、ウェットエッチング、ドライエッチングのいずれを用いても良い。
【００７１】
また、本実施の形態においては示していないが、上述のようにレーザー光１３２を照射した後には、単結晶半導体層１１８の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１１８の薄膜化には、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせて用いればよい。
【００７２】
レーザー光の照射処理、又は薄膜化工程の後、単結晶半導体層１１８に５００℃以上７００℃以下の熱処理を行ってもよい。この熱処理によって、レーザー光１３２の照射で回復されなかった、単結晶半導体層１１８の欠陥の消滅、単結晶半導体層１１８の歪みの緩和をすることができる。この熱処理には、ＲＴＡ装置としては、高温のガスを用いて熱処理を行うＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、又はランプ光により熱処理を行うＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、６００℃で４時間加熱するとよい。
【００７３】
以上の工程により、表面の荒れが低減された良好な半導体層を有するＳＯＩ基板を得ることができる（図２（Ｂ）、図３（Ａ）参照）。
【００７４】
本実施の形態においては、単結晶半導体層１１６の表面にレーザー光１３２を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を得ている。ここで、レーザー光１３２照射前の単結晶半導体層１１６の表面が荒れている場合には、レーザー光１３２を照射することで単結晶半導体層１１８の膜質が悪化する傾向にある。例えば、単結晶半導体層１１６にごく微小な欠損（部分的な膜の欠けなど）が存在する場合であっても、レーザー光１３２の照射によって、この欠損が大型化してしまう傾向にある。これは、レーザー光１３２の照射によって、上記の微細な欠損の周辺領域（単結晶半導体層１１６が薄くなっている領域）の半導体が溶融し、当該領域の半導体が表面張力などによって移動してしまうことに起因するものと考察される。
【００７５】
このように、単結晶半導体層１１６の表面が荒れている場合には、それに起因する不良が生じる傾向にあるから、単結晶半導体層１１６の表面荒れを抑制することは重要である。特に、レーザー光１３２の照射を用いる場合には、本実施の形態において示した単結晶半導体基板１１０の凹部１４０とベース基板１００とにより囲まれた空間１４１を形成して、単結晶半導体基板を分離して、単結晶半導体層１１６の表面荒れを抑制する方法は、単結晶半導体層の平坦化等においては極めて有効である。
【００７６】
なお、上記工程の後には、ＳＯＩ基板の単結晶半導体層１１８をパターニングして島状の単結晶半導体層１２０を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域（凹部１４０が形成された領域の近傍）の単結晶半導体層１１８を除去することが望ましい（図２（Ｃ）、図３（Ｂ）参照）。なお、図２（Ｃ）は、図３（Ｂ）のＡ−Ｂにおける断面に対応している。ここで、単結晶半導体層１１８の周縁部に対応する領域を除去するのは、閉じられた空間１４１の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。なお、上記貼り合わせ強度の不足は、単結晶半導体基板表面の端部がその表面研磨処理に起因して曲率を有する表面形状（エッジロールオフと呼ぶ）となっていることにより生じるものである。
【００７７】
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが（図３（Ａ）等参照）、開示する発明の一態様はこれに限定されない。凹部１４０の数や、配置などは適宜設定することができる。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される予定の領域に上記の凹部１４０を形成しておくことが望ましい（図３（Ｂ）参照）が、開示する発明の一態様をこれに限定して解釈する必要はない。
【００７８】
次に、ＳＯＩ基板の作製方法の別の一例に関して図４を参照して説明する。
【００７９】
まず、ベース基板１００と、単結晶半導体基板１１０を準備する（図４（Ａ）、図４（Ｂ）参照）。
【００８０】
次に、単結晶半導体基板１１０上に絶縁層１１４を形成する（図４（Ｃ）参照）。
【００８１】
次に、ボンド基板としての単結晶半導体基板１１０の周縁部に対応する領域に、凹部１４０を形成する（図４（Ｄ）参照）。凹部１４０の形成方法としては、単結晶半導体基板１１０上にマスクを形成し、選択的に除去することで形成することができる。単結晶半導体基板１１０上に形成するマスクは、レジストマスクを適用すればよい。凹部の形成方法としては、例えば、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせた加工法、レーザー加工法、超音波加工法、ドリル加工法、マイクロブラスト加工法などを用いて行えばよい。また、凹部１４０の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上とし、単結晶半導体基板１１０を貫通させてもよい。
【００８２】
次に、単結晶半導体基板１１０の表面から所定の深さに脆化領域１１２を形成する（図４（Ｅ）参照）。
【００８３】
図４（Ｆ）及び図４（Ｇ）の工程は、図１（Ｆ）及び図１（Ｇ）の工程を参照することができるため、詳細な説明は省略する。
【００８４】
また、図４（Ｇ）以降の工程については、図２及び図３を適用することができる。図４（Ｇ）の工程の後に、図２及び図３の工程を行うことで、ＳＯＩ基板を作製することができる。
【００８５】
さらに、図４（Ｇ）に示す単結晶半導体基板１１７に対して再生処理を行うことによって、図１（Ｃ）に示す凹部１４０が設けられた単結晶半導体基板１１０として再度利用することができる。また、凹部の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上、又は、単結晶半導体基板１１０を貫通させて形成しているため、凹部１４０の形成は、ＳＯＩ基板作製の複数回に一回、又は一回で済み、生産性よく単結晶半導体基板１１０（その他半導体基板）を作製することができる。
【００８６】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【００８７】
（実施の形態２）
本実施の形態では、図１（Ｇ）、図４（Ｇ）に示す単結晶半導体基板１１７に再生処理を行う場合について図７を用いて説明する。
【００８８】
図１（Ｇ）、図４（Ｇ）の工程の後、図７（Ａ）に示すように、単結晶半導体基板１１７の周囲には凸部１２６が形成されている。凸部１２６は、ベース基板１００に貼り付けられないで、残存した脆化領域１２７、残存した単結晶半導体層１２５、及び残存した絶縁層１１４からなる。また、単結晶半導体基板１１７には、残存した脆化領域１２９が存在する。
【００８９】
半導体基板の再生処理は、少なくとも、絶縁層１１４を除去するエッチング処理（以下、第１のエッチング処理と呼ぶ）および残存した単結晶半導体層１２５、残存した脆化領域１２７、１２９を除去するエッチング処理（以下、第２のエッチング処理）の二つのエッチング処理を含む。以下、これらについて詳述する。
【００９０】
はじめに、第１のエッチング処理について図７（Ａ）を参照して説明する。第１のエッチング処理は、上述のように、単結晶半導体基板１１７の絶縁層１１４を除去するエッチング処理である。ここで、絶縁層１１４は、フッ酸を含む溶液をエッチャントとするウェットエッチング処理によって除去することができる。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）などを用いるのが望ましい。当該ウェットエッチング処理は、３０秒〜１２００秒行うのが望ましく、例えば、６００秒程度行うのが好適である。
【００９１】
なお、ウェットエッチング処理は単結晶半導体基板１１７を処理槽内の溶液に浸漬することによって行うことができるため、複数の単結晶半導体基板１１７を一括処理することが可能である。このため、再生処理の効率化を図ることができる。また、絶縁層１１４を第１のエッチング処理で除去することにより、第２のエッチング処理で絶縁層１１４を除去する必要がないため、エッチング時間の短縮が可能である。さらに、第１のエッチング処理では半導体はほとんどエッチングされないため、単結晶半導体基板１１７のエッチング除去量を抑制し、再生回数を増加させることができる。
【００９２】
第１のエッチング処理としては、絶縁層１１４が除去できればよく、ドライエッチング処理を用いても良い。また、ウェットエッチング処理とドライエッチング処理とを組み合わせて用いてもよい。ドライエッチング処理としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。第１のエッチング処理を行うことにより、単結晶半導体基板１１７周縁部には、単結晶半導体層１２５及び脆化領域１２７を含む凸部１２６と、脆化領域１２９とが残存する状態となる。
【００９３】
次に、第２のエッチング処理について図７（Ｂ）を参照して説明する。第２のエッチング処理では、図７（Ｂ）における凸部１２６を構成する単結晶半導体層１２５、脆化領域１２７、１２９（単結晶半導体層１２５、脆化領域１２７、１２９を合わせて損傷半導体領域とも呼ぶ）を選択的に除去する。より具体的には、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質と、を含む混合液をエッチャントとして用いるウェットエッチング処理を行う。当該エッチング処理は、１分〜３０分程度行うのが望ましく、例えば、２〜４分程度行うのが好適である。また、混合液の温度は、１０℃〜３０℃程度とするのが望ましく、例えば、２５℃とするのが好適である。
【００９４】
上記において、半導体材料を酸化する物質を含む薬液としては硝酸を用いることが望ましい。また、酸化された半導体材料を溶解する物質を含む薬液としてはフッ酸を用いることが望ましい。また、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質を含む薬液としては酢酸を用いることが望ましい。エッチャントとして、硝酸（濃度：７０重量％）、フッ酸（濃度：５０重量％）および酢酸（濃度：９７．７重量％）の混合液を用いる場合、硝酸の体積は、酢酸の体積の０．０１倍より大きく１倍未満とし、かつ、フッ酸の体積の０．１倍より大きく１００倍未満とし、フッ酸の体積は、酢酸の体積の０．０１倍より大きく０．５倍未満とするのが望ましい。例えば、フッ酸と硝酸と酢酸の体積比を１：３：１０や１：２：１０、１．５：３：１０などにすることが望ましい。なお、体積比１：３：１０の構成を分子のモル比で表現すると、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ＝２．１：３．３：１１．６：７．４である。他の分子の構成については、特に限定する必要はない。
【００９５】
また、上述のごとき比を用いた表現は、それぞれの薬液、または、モル数に対して±１０％の範囲を誤差の範囲として含む。例えば、フッ酸と硝酸と酢酸の体積比１：３：１０の表現は、ｘ：ｙ：ｚ（フッ酸（ｘ）、硝酸（ｙ）、酢酸（ｚ））として、ｘ＝０．９〜１．１、ｙ＝２．７〜３．３、ｚ＝９〜１１をその範囲に含む。同様に、フッ酸と硝酸と酢酸の体積比１：２：１０の表現は、ｘ：ｙ：ｚ（フッ酸（ｘ）、硝酸（ｙ）、酢酸（ｚ））として、ｘ＝０．９〜１．１、ｙ＝１．８〜２．２、ｚ＝９〜１１をその範囲に含む。
【００９６】
損傷半導体領域には、イオン等の打ち込みに起因する結晶欠陥やボイドなどが存在しており、エッチャントが容易に浸透する。このため、損傷半導体領域では、表面のみでなく、内部からもウェットエッチング処理が進行することになる。具体的には、エッチングは基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われる傾向にある。つまり、損傷半導体領域では、低損傷の半導体領域または未損傷の半導体領域と比較して大きなエッチングレートでエッチング処理が進行することになる。ここで、「エッチングレート」とは、単位時間あたりのエッチング量（被エッチング量）をいう。つまり、「エッチングレートが大きい」とは、よりエッチングされやすいことを意味し、「エッチングレートが小さい」とは、よりエッチングされにくいことを意味する。また、「エッチング選択比がとれる」とは、例えば、Ａ層とＢ層をエッチングする場合に、Ａ層のエッチングレートとＢ層のエッチングレートに十分な差が存在する条件を意味する。また、低損傷の半導体領域とは、未分離の単結晶半導体層１２５や脆化領域１２７、脆化領域１２９等と比較して、相対的に損傷の程度が小さい半導体領域をいう。
【００９７】
より具体的には、損傷半導体領域のエッチングレートは、未損傷の半導体領域（または低損傷の半導体領域）のエッチングレートの２倍以上である。すなわち、損傷半導体領域と、未損傷の半導体領域（または低損傷の半導体領域）とのエッチング選択比は２以上である。
【００９８】
このように、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化の速度および酸化された半導体材料の溶解の速度を制御する物質と、を含む混合液をエッチャントとしてウェットエッチング処理を行うことにより、損傷半導体領域を選択的に除去することができる。故に、再生処理に係る半導体の除去量を低減することができ、再生使用回数を増加させることができる。また、ウェットエッチング処理を用いることで、複数の単結晶半導体基板１１７を一括処理することが可能になるため、再生処理の効率化を図ることができる。さらに、第２のエッチング処理は短時間で行うことが可能であり、この点においても再生処理の効率化が達成される。
【００９９】
なお、凸部１２６における損傷半導体領域（単結晶半導体層１２５および脆化領域１２７）の厚さと、それ以外の領域における損傷半導体領域（脆化領域１２９）の厚さは大きく異なっている。このため、凸部１２６（周縁部）と、それ以外の領域（中央部）とのエッチング選択比は、第２のエッチング処理の間において一定ではない。
【０１００】
具体的には、次の通りである。まず、第２のエッチング処理を開始した直後は、凸部１２６およびそれ以外の領域において、いずれも損傷半導体領域がエッチングされることになるから、エッチング選択比は１前後となる。そして、凸部１２６以外の損傷半導体領域（脆化領域１２９）がエッチング除去された後には、凸部１２６以外の領域には、低損傷の半導体領域または未損傷の半導体領域が表れることになるため、凸部１２６の損傷半導体領域が優先的に除去されることになり、エッチング選択比は２以上となる。そして、凸部１２６の損傷半導体領域（単結晶半導体層１２５、脆化領域１２７）がエッチング除去されると、当該領域にも低損傷の半導体領域または未損傷の半導体領域が表れることになるため、エッチング選択比は再び１前後となる。
【０１０１】
このように、第２のエッチング処理の間でエッチング選択比は変動するから、これをエッチング終了時の目安とすることが可能である。例えば、エッチング選択比が２未満に低下した段階で、エッチング処理を停止させることで、第２のエッチング処理における半導体の除去量を抑制しつつ、損傷半導体領域を除去することができる。この場合、確実な再生処理を実現すると共に、十分な再生回数を確保することが可能である。なお、エッチング選択比は、所定時間（例えば、３０秒、１分など）における膜厚の減少量どうしを比較して求めたもの（差分値）であっても良いし、瞬間の膜厚の減少量を比較して求めたもの（微分値）であっても良い。
【０１０２】
単結晶半導体基板１１７をエッチング処理して、図７（Ｂ）に示す残存した単結晶半導体層１２５、残存した脆化領域１２７、１２９を除去した後、その表面を研磨し、図７（Ｃ）に示すような平滑な表面を有する単結晶半導体基板１３３を形成する。この単結晶半導体基板１３３を図１（Ｃ）に示す単結晶半導体基板１１０として再利用することができる。
【０１０３】
研磨処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）を用いることができる。単結晶半導体基板１３３の表面を平滑にするため、１μｍ〜１０μｍ程度研磨することが望ましい。研磨後は、単結晶半導体基板１３３表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。なお、ＲＣＡ洗浄とは、米ＲＣＡ社が開発した半導体基板用の洗浄方法で、過酸化水素をベースに、アルカリや酸を加えた薬液を高温で用いる洗浄方法である。
【０１０４】
単結晶半導体基板１３３を再利用することで、ＳＯＩ基板の材料コストを削減することができる。
【０１０５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
【０１０６】
（実施の形態３）
本実施の形態では、ＳＯＩ基板の作製方法の別の一例に関して図面を参照して説明する。
【０１０７】
まず、ベース基板１００と、ボンド基板としての単結晶半導体基板１１０を準備する（図８（Ａ）、図８（Ｃ）参照）。
【０１０８】
ベース基板１００の表面には窒素含有層１０２（例えば、窒化シリコン膜（ＳｉＮｘ）や窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜を含む層）を形成する（図８（Ｂ）参照）。
【０１０９】
本実施の形態において形成される窒素含有層１０２は、後に単結晶半導体層を貼り合わせるための層（接合層）となる。また、窒素含有層１０２は、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
【０１１０】
上述のように、本実施の形態においては窒素含有層１０２を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層１０２を形成することが好ましい。具体的には、表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）が０．６０ｎｍ以下、より好ましくは、平均面粗さが０．３５ｎｍ以下、自乗平均粗さが０．４５ｎｍ以下となるように窒素含有層１０２を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲とする。このように、表面の平坦性を高めておくことで、単結晶半導体層の接合不良を防止することができる。
【０１１１】
次に、ボンド基板としての単結晶半導体基板１１０の周縁部に対応する領域に、凹部１４０を形成する（図８（Ｄ）参照）。凹部１４０の形成方法としては、単結晶半導体基板１１０上にマスクを形成し、選択的に除去することで形成することができる。単結晶半導体基板１１０上に形成するマスクは、レジストマスクを適用すればよい。凹部の形成方法としては、例えば、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせた加工法、レーザー加工法、超音波加工法、ドリル加工法、マイクロブラスト加工法などを用いて行えばよい。また、凹部１４０の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上とし、単結晶半導体基板１１０を貫通させてもよい。
【０１１２】
次に、単結晶半導体基板１１０上に絶縁層１１５を形成する（図８（Ｅ）参照）。絶縁層１１５は、単結晶半導体基板１１０の凹部１４０に沿って形成する。絶縁層１１５は、凹部１４０の側面及び底面に形成されなくてもよい。なお、汚染物除去の観点から、絶縁層１１５の形成前に、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて単結晶半導体基板１１０の表面をあらかじめ洗浄しておくことが好ましい。希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【０１１３】
絶縁層１１５は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記絶縁層１１５の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。また、ＣＶＤ法を用いて絶縁層１１５を形成する場合、良好な貼り合わせを実現するためには、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが好ましい。
【０１１４】
本実施の形態では、単結晶半導体基板１１０に熱酸化処理を行うことにより絶縁層１１５（ここでは、ＳｉＯｘ膜）を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【０１１５】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１１０に熱酸化処理を行うことにより、塩素酸化された絶縁層１１５を形成することができる。この場合、絶縁層１１５は、塩素原子を含有する膜となる。
【０１１６】
絶縁層１１５中に含有された塩素原子は、絶縁層１１５に歪みを形成する。その結果、絶縁層１１５の水分に対する吸収割合が向上し、水分の拡散速度が増大する。つまり、絶縁層１１５表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１１５中に素早く吸収させ、拡散させることができるため、水分の存在による貼り合わせ不良を低減することができる。
【０１１７】
また、絶縁層１１５に塩素原子を含有させることによって、外因性の不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１１０が汚染されることを防止できる。また、ベース基板と貼り合わせた後に、ベース基板からのＮａ等の不純物を固定して、単結晶半導体基板１１０が汚染されることを防止できる。
【０１１８】
なお、絶縁層１１５に含有させるハロゲン原子は塩素原子に限られない。絶縁層１１５にはフッ素原子を含有させてもよい。単結晶半導体基板１１０表面をフッ素酸化する方法としては、ＨＦ溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
【０１１９】
次に、電界で加速されたイオンを単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の所定の深さに結晶構造が損傷した脆化領域１１２を形成する（図８（Ｆ）参照）。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域１１２を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する絶縁層１１５を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板１１０の汚染を防ぐことができる。
【０１２０】
次に、絶縁層１１５を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図８（Ｇ）参照）。絶縁層１１５を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせることによって、単結晶半導体基板１１０の溝部とベース基板１００とにより囲まれた空間１４１が形成される。
【０１２１】
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１２にて分離することにより、ベース基板１００上に、窒素含有層１０２および絶縁層１１５を介して単結晶半導体層１１６を形成する（図８（Ｈ）参照）。
【０１２２】
次に、単結晶半導体層１１６の表面にレーザー光１３２を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図９（Ｂ）、図９（Ｃ）、図１０（Ａ）参照）。なお、図９（Ｃ）は、図１０（Ａ）のＡ−Ｂにおける断面に対応している。
【０１２３】
なお、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理の直後に、レーザー光１３２の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層１１６表面の欠陥が多い領域を除去してからレーザー光１３２の照射処理を行っても良いし、単結晶半導体層１１６表面の平坦性を向上させてからレーザー光１３２の照射処理を行っても良い。なお、上記エッチング処理としては、ウェットエッチング、ドライエッチングのいずれを用いても良い。
【０１２４】
本実施の形態においては示していないが、上述のようにレーザー光１３２を照射した後には、単結晶半導体層１１８の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１１８の薄膜化には、ドライエッチングまたはウェットエッチングの一方、または双方を組み合わせて用いればよい。
【０１２５】
以上の工程により、表面の荒れが低減された良好な半導体層を有するＳＯＩ基板を得ることができる（図９（Ｃ）、図１０（Ａ）参照）。
【０１２６】
なお、上記工程の後には、ＳＯＩ基板の単結晶半導体層１１８をパターニングして島状の単結晶半導体層１２０を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域（凹部１４０（または凸部）が形成された領域の近傍）の単結晶半導体層１１８を除去することが望ましい（図９（Ｄ）、図１０（Ｂ）参照）。なお、図９（Ｄ）は、図１０（Ｂ）のＡ−Ｂにおける断面に対応している。ここで、単結晶半導体層１１８の周縁部に対応する領域を除去するのは、溝部の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。
【０１２７】
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが（図１０（Ａ）等参照）、開示する発明の一態様はこれに限定されない。凹部の数や、配置などは適宜設定すればよい。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される予定の領域に上記の凹部を形成しておくことが望ましい（図１０（Ｂ）参照）が、開示する発明の一態様をこれに限定して解釈する必要はない。
【０１２８】
次に、ＳＯＩ基板の作製方法の別の一例に関して図１１を参照して説明する。
【０１２９】
まず、ベース基板１００と、単結晶半導体基板１１０を準備する（図１１（Ａ）、図１１（Ｃ）参照）。
【０１３０】
次に、ベース基板１００上に、窒素含有層１０２（例えば、窒化シリコン膜（ＳｉＮｘ）や窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜を含む層）を形成する（図１１（Ｂ）参照）。
【０１３１】
次に、単結晶半導体基板１１０上に、絶縁層１１５を形成する（図１１（Ｄ）参照）。
【０１３２】
次に、ボンド基板としての単結晶半導体基板１１０の周縁部に対応する領域に、凹部１４０を形成する（図１１（Ｅ）参照）。凹部１４０の形成方法としては、単結晶半導体基板１１０上にマスクを形成し、選択的に除去することで形成することができる。単結晶半導体基板１１０上に形成するマスクは、レジストマスクを適用すればよい。凹部の形成方法としては、例えば、ウェットエッチング法、ドライエッチング法、又はウェットエッチング法及びドライエッチング法を組み合わせた加工法、レーザー加工法、超音波加工法、ドリル加工法、マイクロブラスト加工法などを用いて行えばよい。また、凹部の深さは、単結晶半導体基板１１０の１／１００以上、好ましくは１／１０以上、より好ましくは、１／２以上とし、単結晶半導体基板１１０を貫通させてもよい。
【０１３３】
次に、単結晶半導体基板１１０の表面から所定の深さに脆化領域１１２を形成する（図１１（Ｆ）参照）。
【０１３４】
図１１（Ｇ）及び図１１（Ｈ）の工程は、図８（Ｇ）及び図８（Ｈ）の工程を参照することができるため、詳細な説明は省略する。
【０１３５】
また、図１１（Ｈ）以降の工程については、図９及び図１０を適用することができる。図１１（Ｈ）の工程の後は、図９及び図１０の工程を行うことで、ＳＯＩ基板を作製することができる。
【０１３６】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１３７】
（実施の形態４）
本実施の形態では、図１２乃至図１４を参照して、上記実施の形態における半導体装置の作製方法の詳細について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明する。以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
【０１３８】
図１２（Ａ）は、実施の形態１などに示す方法で作製した半導体基板の一部を示す断面図である（例えば、図２（Ｂ）等参照）。なお、本実施の形態においては、実施の形態１において作製した半導体基板を用いて半導体装置を作製する場合について説明するが、他の実施の形態において作製した半導体基板を用いても良いことは言うまでもない。
【０１３９】
半導体層７００（図２（Ｂ）における単結晶半導体層１１８に対応）には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。上述の不純物を添加する際には、ドーズ量が１×１０１５／ｃｍ２以上１×１０１７／ｃｍ２以下程度となるように行えばよい。
【０１４０】
その後、半導体層７００を島状に分離して、半導体層７０２、および半導体層７０４を形成する（図１２（Ｂ）参照）。なお、この際に、周縁部に対応する領域（貼り合わない領域の近傍）の単結晶半導体層１１８は除去されることが望ましい（例えば、図２（Ｃ）等参照）。
【０１４１】
次に、半導体層７０２と半導体層７０４を覆うように、ゲート絶縁膜７０６を形成する（図１２（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することによりゲート絶縁膜７０６としても良い。
【０１４２】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体層に接するように形成する。
【０１４３】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁膜７０６と半導体層７０２、半導体層７０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体層が単結晶であるため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
【０１４４】
または、半導体層７０２と半導体層７０４を熱酸化させることで、ゲート絶縁膜７０６を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
【０１４５】
なお、水素を含むゲート絶縁膜７０６を形成し、その後、３５０℃以上４５０℃以下の温度による熱処理を行うことで、ゲート絶縁膜７０６中に含まれる水素を半導体層７０２および半導体層７０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜７０６として、プラズマＣＶＤ法を用いた窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層７０２および半導体層７０４に水素を供給することで、半導体層７０２中、半導体層７０４中、ゲート絶縁膜７０６と半導体層７０２の界面、およびゲート絶縁膜７０６と半導体層７０４の界面における欠陥を効果的に低減することができる。
【０１４６】
次に、ゲート絶縁膜７０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層７０２の上方に電極７０８を、半導体層７０４の上方に電極７１０を形成する（図１２（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
【０１４７】
本実施の形態では電極７０８および電極７１０を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。電極７０８および電極７１０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
【０１４８】
なお、電極７０８および電極７１０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極７０８および電極７１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極７０８および電極７１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１４９】
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように電極７０８および電極７１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
【０１５０】
次に、電極７０８および電極７１０をマスクとして、一導電型を付与する不純物元素を半導体層７０２、半導体層７０４に添加する（図１３（Ａ）参照）。本実施の形態では、半導体層７０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。または、半導体層７０２および半導体層７０４に、ｐ型を付与する不純物元素またはｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素またはｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層７０２に不純物領域７１２、半導体層７０４に不純物領域７１４が形成される。
【０１５１】
次に、電極７０８の側面にサイドウォール７１６を、電極７１０の側面にサイドウォール７１８を形成する（図１３（Ｂ）参照）。サイドウォール７１６およびサイドウォール７１８は、例えば、ゲート絶縁膜７０６、電極７０８および電極７１０を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜７０６を部分的にエッチングしても良い。サイドウォール７１６およびサイドウォール７１８を形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール７１６およびサイドウォール７１８を形成する工程は、これらに限定されるものではない。
【０１５２】
次に、ゲート絶縁膜７０６、電極７０８および電極７１０、サイドウォール７１６およびサイドウォール７１８をマスクとして、半導体層７０２、半導体層７０４に一導電型を付与する不純物元素を添加する（図１３（Ｃ）参照）。なお、半導体層７０２、半導体層７０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１５３】
上記不純物元素の添加により、半導体層７０２に、一対の高濃度不純物領域７２０と、一対の低濃度不純物領域７２２と、チャネル形成領域７２４とが形成される。また、上記不純物元素の添加により、半導体層７０４に、一対の高濃度不純物領域７２６と、一対の低濃度不純物領域７２８と、チャネル形成領域７３０とが形成される。高濃度不純物領域７２０、高濃度不純物領域７２６はソースまたはドレインとして機能し、低濃度不純物領域７２２、低濃度不純物領域７２８はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１５４】
なお、半導体層７０２上に形成されたサイドウォール７１６と、半導体層７０４上に形成されたサイドウォール７１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、ｐチャネル型トランジスタとなる半導体層７０４上のサイドウォール７１８は、ｎチャネル型トランジスタとなる半導体層７０２上のサイドウォール７１６よりも、キャリアが移動する方向の長さが長くなるように形成すると良い。ｐチャネル型トランジスタにおいて、サイドウォール７１８の長さをより長くすることで、ボロンの拡散による短チャネル効果を抑制することができるため、ソースおよびドレインに高濃度のボロンを添加することが可能となる。これにより、ソースおよびドレインを十分に低抵抗化することができる。
【０１５５】
ソースおよびドレインをさらに低抵抗化するために、半導体層７０２および半導体層７０４の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドまたはニッケルシリサイドを形成すれば良い。半導体層７０２や半導体層７０４が薄い場合には、半導体層７０２、半導体層７０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド領域を形成することができる。
【０１５６】
上述の工程により、ｎチャネル型トランジスタ７３２およびｐチャネル型トランジスタ７３４が形成される。なお、図１３（Ｃ）に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
【０１５７】
次に、ｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４を覆うように絶縁膜７３６を形成する（図１３（Ｄ）参照）。絶縁膜７３６は必ずしも設ける必要はないが、絶縁膜７３６を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４に侵入することを防止できる。具体的には、絶縁膜７３６を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜７３６として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜７３６を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
【０１５８】
次に、ｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４を覆うように、絶縁膜７３６上に絶縁膜７３８を形成する。絶縁膜７３８は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７３８を形成しても良い。
【０１５９】
絶縁膜７３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１６０】
次に、半導体層７０２と半導体層７０４の一部が露出するように絶縁膜７３６および絶縁膜７３８にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層７０２に接する導電膜７４０および導電膜７４２と、半導体層７０４に接する導電膜７４４および導電膜７４６を形成する（図１４（Ａ）参照）。導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、トランジスタのソース電極またはドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１６１】
導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、単層構造としても良いし、積層構造としても良い。
【０１６２】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
【０１６３】
導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層７０２と半導体層７０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜７４０および導電膜７４２と半導体層７０２とのコンタクト、導電膜７４４および導電膜７４６と半導体層７０４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜７４０乃至導電膜７４６を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
【０１６４】
また、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６として用いても良い。
【０１６５】
なお、導電膜７４０および導電膜７４２はｎチャネル型トランジスタ７３２の高濃度不純物領域７２０に接続されている。導電膜７４４および導電膜７４６はｐチャネル型トランジスタ７３４の高濃度不純物領域７２６に接続されている。
【０１６６】
図１４（Ｂ）に、図１４（Ａ）に示したｎチャネル型トランジスタ７３２およびｐチャネル型トランジスタ７３４の平面図を示す。ここで、図１４（Ｂ）のＡ−Ｂにおける断面が図１４（Ａ）に対応している。ただし、図１４（Ｂ）においては、簡単のため、絶縁膜７３６、絶縁膜７３８、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６等を省略している。
【０１６７】
なお、本実施の形態においては、ｎチャネル型トランジスタ７３２とｐチャネル型トランジスタ７３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（電極７０８、電極７１０を有する場合）を例示しているが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１６８】
本実施の形態では、表面の荒れを抑制した良好な半導体層を有するＳＯＩ基板を用いているため、半導体装置の歩留まりを向上させることができる。なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１６９】
（実施の形態５）
本実施の形態では、本発明に係るＳＯＩ基板を適用した様々な電子機器について説明する。電子機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図１５に示す。
【０１７０】
図１５（Ａ）は表示装置であり、筐体９０１、支持台９０２、表示部９０３、スピーカー部９０４、ビデオ入力端子９０５などを含む。この表示装置は、他の実施の形態で示した作製方法により形成したトランジスタを駆動ＩＣや表示部９０３などに用いることにより作製される。なお、表示装置には液晶表示装置、発光表示装置などがあり、用途別にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。具体的には、ディスプレイ、ヘッドマウントディスプレイ、反射型プロジェクターなどを挙げることができる。表示装置の表示部に本発明に係るＳＯＩ基板を用いることにより、表示ムラが少なく、画質の優れた表示部とすることができる。また、駆動ＩＣに本発明に係るＳＯＩ基板を適用することにより、駆動能力が高い駆動ＩＣとすることができる。
【０１７１】
図１５（Ｂ）はコンピュータであり、筐体９１１、表示部９１２、キーボード９１３、外部接続ポート９１４、ポインティングデバイス９１５などを含む。本発明を用いて作製されたトランジスタは、表示部９１２の画素部だけではなく、表示用の駆動ＩＣ、本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。
【０１７２】
図１５（Ｃ）は、携帯電話機であり、筐体９２０および筐体９２１の二つの筐体で構成されている。筐体９２１は、表示パネル９２２、スピーカー９２３、マイクロフォン９２４、ポインティングデバイス９２６、カメラ用レンズ９２７、外部接続端子９２８などを備えている。また、筐体９２１は、当該携帯電話機の充電を行う太陽電池セル９２９、外部メモリスロット９３０などを備えている。また、アンテナは筐体９２１内部に内蔵されている。また、表示パネル９２２はタッチパネルを備えており、図１５（Ｃ）には映像表示されている複数の操作キー９２５を点線で示している。なお、太陽電池セル９２９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０１７３】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機、携帯型の音響再生装置などの電子機器に、本発明を用いて形成した半導体材料を用いることもできる。例えば、ＣＰＵ、メモリ、センサなどの機能回路を形成することや、これらの電子機器の画素部や、表示用の駆動ＩＣにも適用することが可能である。
【０１７４】
また、図１５（Ｄ）、（Ｅ）はデジタルカメラである。なお、図１５（Ｅ）は、図１５（Ｄ）の裏側を示す図である。このデジタルカメラは、筐体９３１、表示部９３２、レンズ９３３、操作キー９３４、シャッターボタン９３５などを有する。本発明を用いて作製されたトランジスタは、表示部９３２の画素部、表示部９３２を駆動する駆動ＩＣ、メモリなどに用いることができる。
【０１７５】
図１５（Ｆ）はデジタルビデオカメラである。このデジタルビデオカメラは、本体９４１、表示部９４２、筐体９４３、外部接続ポート９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、操作キー９４９、接眼部９５０などを有する。本発明を用いて作製されたトランジスタは、表示部９４２の画素部、表示部９４２を制御する駆動ＩＣ、メモリ、デジタル入力処理装置などに用いることができる。
【０１７６】
この他にも、ナビゲーションシステム、音響再生装置、記録媒体を備えた画像再生装置などに用いることが可能である。これらの表示部の画素部や、表示部を制御する駆動ＩＣ、メモリ、デジタル入力処理装置、センサ部などの用途に、本発明を用いて作製されたトランジスタを用いることができる。
【０１７７】
図１５において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
【符号の説明】
【０１７８】
１００    ベース基板
１０２    窒素含有層
１１０    単結晶半導体基板
１１２    脆化領域
１１４    絶縁層
１１５    絶縁層
１１６    単結晶半導体層
１１７    単結晶半導体基板
１１８    単結晶半導体層
１２０    単結晶半導体層
１２５    単結晶半導体層
１２６    凸部
１２７    脆化領域
１２９    脆化領域
１３２    レーザー光
１３３    単結晶半導体基板
１４０    凹部
１５０    接合界面付近
１５１ａ    付近
１５１ｂ    付近
１５２ａ    気泡成長部分
１５２ｂ    気泡成長部分
７００    半導体層
７０２    半導体層
７０４    半導体層
７０６    ゲート絶縁膜
７０８    電極
７１０    電極
７１２    不純物領域
７１４    不純物領域
７１６    サイドウォール
７１８    サイドウォール
７２０    高濃度不純物領域
７２２    低濃度不純物領域
７２４    チャネル形成領域
７２６    高濃度不純物領域
７２８    低濃度不純物領域
７３０    チャネル形成領域
７３２    ｎチャネル型トランジスタ
７３４    ｐチャネル型トランジスタ
７３６    絶縁膜
７３８    絶縁膜
７４０    導電膜
７４２    導電膜
７４４    導電膜
７４６    導電膜
９０１    筐体
９０２    支持台
９０３    表示部
９０４    スピーカー部
９０５    ビデオ入力端子
９１１    筐体
９１２    表示部
９１３    キーボード
９１４    外部接続ポート
９１５    ポインティングデバイス
９２０    筐体
９２１    筐体
９２２    表示パネル
９２３    スピーカー
９２４    マイクロフォン
９２６    ポインティングデバイス
９２７    カメラ用レンズ
９２８    外部接続端子
９２９    太陽電池セル
９２５    操作キー
９３０    外部メモリスロット
９３１    筐体
９３２    表示部
９３３    レンズ
９３４    操作キー
９３５    シャッターボタン
９４１    本体
９４２    表示部
９４３    筐体
９４４    外部接続ポート
９４５    リモコン受信部
９４６    受像部
９４７    バッテリー
９４８    音声入力部
９４９    操作キー
９５０    接眼部
１４００    単結晶半導体基板
１４０２    凹部
１４０４    凹部
１４０６    凹部
１４０８    凹部
【図１】
0005866088.tif 000002
【図２】
0005866088.tif 000003
【図３】
0005866088.tif 000004
【図４】
0005866088.tif 000005
【図５】
0005866088.tif 000006
【図６】
0005866088.tif 000007
【図７】
0005866088.tif 000008
【図８】
0005866088.tif 000009
【図９】
0005866088.tif 000010
【図１０】
0005866088.tif 000011
【図１１】
0005866088.tif 000012
【図１２】
0005866088.tif 000013
【図１３】
0005866088.tif 000014
【図１４】
0005866088.tif 000015
【図１５】
0005866088.tif 000016