(57)【特許請求の範囲】
【請求項１】
第１内部クロック信号を生成する第１発振器と、
第２内部クロック信号を生成する第２発振器と、
前記第１内部クロック信号を用いて動作する主機能回路と、
前記第２内部クロック信号を用いて外部クロック信号の異常を検出しその検出結果に応じたリセット信号を外部出力するウォッチドッグタイマと、
を内蔵し、
前記ウォッチドッグタイマは、前記第１内部クロック信号を用いて前記第２内部クロック信号の異常を検出しその検出結果を前記リセット信号に反映させることを特徴とする半導体装置。
【請求項２】
前記ウォッチドッグタイマは、
前記外部クロック信号を監視してエッジ検出信号を生成するエッジ検出部と、
前記第２内部クロック信号のパルス数をカウントするカウンタと、
前記エッジ検出信号に同期して前記カウンタのカウント値と所定の参照値との比較信号を生成する比較部と、
前記第１内部クロック信号を用いて前記第２内部クロック信号の異常を検出しその検出結果に応じたクロック監視信号を生成するクロック監視部と、
前記比較信号と前記クロック監視信号との論理演算信号を生成する論理ゲートと、
前記論理演算信号から前記リセット信号を生成して外部出力する出力部と、
を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記比較部は、前記エッジ検出信号に同期して前記カウンタのカウント値が前記参照値によって規定される正常範囲内に収まっていないときに、前記比較信号を異常時の論理レベルとすることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記クロック監視部は、前記第２内部クロック信号が所定期間に亘って同一の論理レベルに維持されていることを検出したときに、前記クロック監視信号を異常時の論理レベルとすることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記論理ゲートは、前記比較信号と前記クロック監視信号の少なくとも一方が異常時の論理レベルであるときに、前記論理演算信号を異常時の論理レベルとすることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記論理ゲートには、前記主機能回路の異常有無に応じた異常検出信号も入力されることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記出力部は、オープンドレイン形式であることを特徴とする請求項２〜請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記主機能回路は、第１内部クロック信号に基づいてスイッチ素子をオン／オフさせることにより入力電圧から出力電圧を生成するスイッチング電源回路であることを特徴とする請求項１〜請求項７のいずれか一項に記載の半導体装置。
【請求項９】
請求項８に記載の半導体装置と、
前記半導体装置から出力電圧の供給を受けて動作するマイコンと、
前記マイコンによって制御される被制御機器と、
を有することを特徴とする車載機器。
【請求項１０】
前記ウォッチドッグタイマは、前記マイコンで用いられる基準クロック信号の異常を検出しその検出結果に応じたリセット信号を前記マイコンに外部出力することを特徴とする請求項９に記載の車載機器。
【請求項１１】
請求項１０に記載の車載機器と、
前記車載機器に電力を供給するバッテリと、
を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウォッチドッグタイマ（以下、本明細書中ではＷＤＴ［watch dog timer］と呼ぶ）を内蔵した半導体装置、並びに、これを用いた車載機器及び車両に関する。
【背景技術】
【０００２】
図６は、半導体装置の一従来例を示すブロック図である。本従来例の半導体装置１００には、主機能回路１０１（スイッチング電源回路など）のほかに、発振器１０２と、ＷＤＴ１０３が集積化されている。ＷＤＴ１０３は、発振器１０２から入力される内部クロック信号ＩＣＬＫを用いて外部クロック信号ＣＬＫの異常を検出し、その検出結果に応じたリセット信号ＲＳＴをマイコンに外部出力する。なお、監視対象の外部クロック信号ＣＬＫとしては、マイコンで生成される基準クロック信号などが外部入力される。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１３４０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例の半導体装置１００では、図７で示したように、発振器１０２が壊れて内部クロック信号ＩＣＬＫの生成動作が停止してしまうと、ＷＤＴ１０３で外部クロック信号ＣＬＫを監視することができなくなり、リセット信号ＲＳＴが常に正常時の論理レベルに維持された状態に陥る、という問題があった。このような状態に陥ると、マイコン側で外部クロック信号ＣＬＫの異常（図７では低周波数異常）を認識することができなくなるので、システム全体の動作に支障を来たすおそれがあった。
【０００６】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、ＷＤＴ用に設けられた発振器の異常を検出することが可能な半導体装置、並びに、これを用いた車載機器及び車両を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る半導体装置は、第１内部クロック信号を生成する第１発振器と、第２内部クロック信号を生成する第２発振器と、前記第１内部クロック信号を用いて動作する主機能回路と、前記第２内部クロック信号を用いて外部クロック信号の異常を検出しその検出結果に応じたリセット信号を外部出力するウォッチドッグタイマと、を内蔵し、前記ウォッチドッグタイマは、前記第１内部クロック信号を用いて前記第２内部クロック信号の異常を検出しその検出結果を前記リセット信号に反映させる構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成る半導体装置において、前記ウォッチドッグタイマは、前記外部クロック信号を監視してエッジ検出信号を生成するエッジ検出部と、前記第２内部クロック信号のパルス数をカウントするカウンタと、前記エッジ検出信号に同期して前記カウンタのカウント値と所定の参照値との比較信号を生成する比較部と、前記第１内部クロック信号を用いて前記第２内部クロック信号の異常を検出しその検出結果に応じたクロック監視信号を生成するクロック監視部と、前記比較信号と前記クロック監視信号との論理演算信号を生成する論理ゲートと、前記論理演算信号から前記リセット信号を生成して外部出力する出力部と、を含む構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成る半導体装置において、前記比較部は、前記エッジ検出信号に同期して前記カウンタのカウント値が前記参照値によって規定される正常範囲内に収まっていないときに、前記比較信号を異常時の論理レベルとする構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成る半導体装置において、前記クロック監視部は、前記第２内部クロック信号が所定期間に亘って同一の論理レベルに維持されていることを検出したときに、前記クロック監視信号を異常時の論理レベルとする構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成る半導体装置において、前記論理ゲートは、前記比較信号と前記クロック監視信号の少なくとも一方が異常時の論理レベルであるときに、前記論理演算信号を異常時の論理レベルとする構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成る半導体装置において、前記論理ゲートには、前記主機能回路の異常有無に応じた異常検出信号も入力される構成（第６の構成）にするとよい。
【００１３】
また、上記第１〜第６いずれかの構成から成る半導体装置において、前記出力部は、オープンドレイン形式である構成（第７の構成）にするとよい。
【００１４】
また、上記第１〜第７いずれかの構成から成る半導体装置において、前記主機能回路は第１内部クロック信号に基づいてスイッチ素子をオン／オフさせることにより入力電圧から出力電圧を生成するスイッチング電源回路である構成（第８の構成）にするとよい。
【００１５】
また、本発明に係る車載機器は、上記第８の構成から成る半導体装置と、前記半導体装置から出力電圧の供給を受けて動作するマイコンと、前記マイコンによって制御される被制御機器と、を有する構成（第９の構成）とされている。
【００１６】
なお、上記第９の構成から成る車載機器において、前記ウォッチドッグタイマは、前記マイコンで用いられる基準クロック信号の異常を検出しその検出結果に応じたリセット信号を前記マイコンに外部出力する構成（第１０の構成）にするとよい。
【００１７】
また、本発明に係る車両は、上記第１０の構成から成る車載機器と、前記車載機器に電力を供給するバッテリと、を有する構成（第１１の構成）とされている。
【発明の効果】
【００１８】
本発明によれば、ＷＤＴ用に設けられた発振器の異常を検出することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】ＷＤＴを内蔵した半導体装置の一構成例を示すブロック図
【図２】ＷＤＴ１４の一構成例を示すブロック図
【図３】ＷＤＴ１４の動作を説明するためのタイミングチャート
【図４】半導体装置１０を搭載した車載機器の一構成例を示すブロック図
【図５】車載機器１を搭載した車両の一構成例を示す外観図
【図６】ＷＤＴを内蔵した半導体装置の一従来例を示すブロック図
【図７】ＷＤＴの従来動作を説明するためのタイミングチャート
【発明を実施するための形態】
【００２０】
＜半導体装置＞
図１は、ＷＤＴを内蔵した半導体装置の一構成例を示すブロック図である。本構成例の半導体装置１０は、その構成要素として、第１発振器１１と、第２発振器１２と、スイッチング電源回路１３と、ＷＤＴ１４と、を内蔵するシステム電源ＩＣである。
【００２１】
第１発振器１１は、スイッチング電源回路１３用の第１内部クロック信号ＩＣＬＫ１を生成する。第１内部クロック信号ＩＣＬＫ１の周波数は、外付けの抵抗Ｒ１を用いて任意に調整することが可能である。
【００２２】
第２発振器１２は、ＷＤＴ１４用の第２内部クロック信号ＩＣＬＫ２を生成する。第２内部クロック信号ＩＣＬＫ２の周波数は、外付けの抵抗Ｒ２を用いて任意に調整することが可能である。
【００２３】
スイッチング電源回路１３は、第１内部クロック信号ＩＣＬＫ１に基づいてスイッチ素子をオン／オフさせることにより入力電圧ＩＮから出力電圧ＯＵＴを生成する。スイッチング電源回路１３の出力型については、昇圧型、降圧型、及び、昇降圧型のいずれを用いてもよい。また、スイッチング電源回路１３の整流方式についても、同期整流方式と非同期整流方式のいずれも用いてもよい。
【００２４】
なお、本構成例では、第１内部クロック信号ＩＣＬＫ１を用いて動作する主機能回路として、スイッチング電源回路１３を例に挙げたが、本発明の構成はこれに限定されるものではなく、他の用途に供される主機能回路を内蔵しても構わない。
【００２５】
ＷＤＴ１４は、第２内部クロック信号ＩＣＬＫ２を用いて外部クロック信号ＣＬＫの異常を検出し、その検出結果に応じた論理レベルのリセット信号ＲＳＴを外部出力する。外部クロック信号ＣＬＫの周波数やデューティが正常範囲内に収まっているときには、リセット信号ＲＳＴが正常時の論理レベル（例えばハイレベル）となる。一方、外部クロック信号ＣＬＫの周波数やデューティが正常範囲内に収まっていないときには、リセット信号ＲＳＴが異常時の論理レベル（例えばローレベル）となる。
【００２６】
ここで、ＷＤＴ１４は、上記した外部クロック信号ＣＬＫの監視機能だけでなく、第１内部クロック信号ＩＣＬＫ１を用いて第２内部クロック信号ＩＣＬＫ２の異常を検出し、その検出結果をリセット信号ＲＳＴに反映させる機能を備えている。より具体的に述べると、第２内部クロック信号ＩＣＬＫ２が異常（例えばハイレベル固定またはローレベル固定）であるときには、外部クロック信号ＣＬＫの監視結果に依ることなく、リセット信号ＲＳＴが異常時の論理レベル（例えばローレベル）に切り替えられる。
【００２７】
このような構成とすることにより、第２発振器１２が壊れて外部クロック信号ＣＬＫを監視することができなくなった場合には、外部クロック信号ＣＬＫに異常が生じた場合と同様、リセット信号ＲＳＴが異常時の論理レベル（例えばローレベル）となる。従って、リセット信号ＲＳＴを監視するマイコンでは、外部クロック信号ＣＬＫまたは第２内部クロック信号ＩＣＬＫ２のいずれかに異常が生じていることを認識することができるので、システム全体の動作に支障を来たす前に適切な対策を講じることが可能となる。
【００２８】
また、スイッチング電源回路１３用の第１内部クロック信号ＩＣＬＫ１を流用して、ＷＤＴ１４用の第２内部クロック信号ＩＣＬＫ２が異常であるか否かを検出する構成であれば、専用の発振器を別途設けずに済むので、半導体装置１０の大型化（延いてはコストアップ）を招かずに、そのフェイルセーフ機能を向上させることが可能となる。
【００２９】
＜ＷＤＴ＞
図２は、ＷＤＴ１４の一構成例を示すブロック図である。本構成例のＷＤＴ１４は、エッジ検出部１４１と、カウンタ１４２と、比較部１４３と、クロック監視部１４４と、ＮＡＮＤゲート１４５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１４６と、抵抗１４７と、を含む。
【００３０】
エッジ検出部１４１は、第２内部クロック信号ＩＣＬＫ２の入力を受けて動作し、外部クロック信号ＣＬＫを監視してエッジ検出信号Ｓ１を生成する。エッジ検出信号Ｓ１は、基本的にローレベルに維持されており、外部クロック信号ＣＬＫのパルスエッジ（立上りエッジと立下りエッジの双方）が到来したときにハイレベルとなるパルス信号である。
【００３１】
カウンタ１４２は、第２内部クロック信号ＩＣＬＫ２のパルス数をカウントし、そのカウント値Ｓ２を出力する。カウント値Ｓ２は、比較部１４３が比較動作を完了したとき、及び、異常検出信号ＤＥＴが異常時の論理レベル（例えばローレベル）となったときに、ゼロリセットされる。
【００３２】
比較部１４３は、第２内部クロック信号ＩＣＬＫ２の入力を受けて動作し、エッジ検出信号Ｓ１のパルス毎に、カウンタ１４２のカウント値Ｓ２（外部クロック信号ＣＬＫのハイレベル期間ＴＨまたはローレベル期間ＴＬの長さに相当）と、所定の参照値ＲＥＦとを比較し、その比較結果に応じた比較信号Ｓ３を生成する。参照値ＲＥＦには上限値ＲＥＦＨと下限値ＲＥＦＬが含まれており、この参照値ＲＥＦによってカウント値Ｓ２の正常範囲が規定されている。比較信号Ｓ３は、カウント値Ｓ２が正常範囲内に収まっているときに正常時の論理レベル（例えばハイレベル）となり、カウント値Ｓ２が正常範囲内に収まっていないときに異常時の論理レベル（例えばローレベル）となる。
【００３３】
クロック監視部１４４は、第１内部クロック信号ＩＣＬＫ１を用いて第２内部クロック信号ＩＣＬＫ２の異常を検出しその検出結果に応じたクロック監視信号Ｓ４を生成する。例えば、クロック監視部１４４は、第２内部クロック信号ＩＣＬＫ２が所定期間ＴＤに亘って同一の論理レベルに維持されていることを検出したときに、クロック監視信号Ｓ４を異常時の論理レベル（例えばローレベル）とする。
【００３４】
ＮＡＮＤゲート１４５は、比較信号Ｓ３、クロック監視信号Ｓ４、及び、異常検出信号ＤＥＴの否定論理積信号Ｓ５を生成する。否定論理積信号Ｓ５は、上記３信号が一つでもローレベル（異常時の論理レベル）であるときにハイレベルとなり、上記３信号が全てハイレベル（正常時の論理レベル）であるときにのみローレベルとなる。このように、否定論理積信号Ｓ５については、上記３信号と異なり、正常時の論理レベルがローレベルとなっており、異常時の論理レベルがハイレベルとなっている。
【００３５】
Ｎチャネル型ＭＯＳ電界効果トランジスタ１４６と抵抗１４７は、否定論理積信号Ｓ５からリセット信号ＲＳＴを生成して外部出力するオープンドレイン形式の出力部を形成している。トランジスタ１４６のドレインは、リセット信号ＲＳＴの出力端に接続されている。トランジスタ１４６のソースは、接地端に接続されている。トランジスタ１４６のゲートは、否定論理積信号Ｓ５の印加端に接続されている。抵抗１４７は、半導体装置１０の外部において、電源端とリセット信号ＲＳＴの出力端との間に接続されている。この出力部で生成されるリセット信号ＲＳＴは、否定論理積信号Ｓ５の論理反転信号となる。すなわち、リセット信号ＲＳＴは、否定論理積信号Ｓ５がハイレベルであるときにローレベルとなり、逆に、否定論理積信号Ｓ５がローレベルであるときにハイレベルとなる。
【００３６】
図３は、ＷＤＴ１４の動作を説明するためのタイミングチャートであり、上から順に、第１内部クロック信号ＩＣＬＫ１、第２内部クロック信号ＩＣＬＫ２、外部クロック信号ＣＬＫ、異常検出信号ＤＥＴ、エッジ検出信号Ｓ１、カウンタ値Ｓ２、比較信号Ｓ３、クロック監視信号Ｓ４、論理演算信号Ｓ５、及び、リセット信号ＲＳＴが描写されている。なお、図３では、時刻ｔ１１〜ｔ１６の順に時間が経過するものとする。
【００３７】
第１内部クロック信号ＩＣＬＫ１は、図示の全期間において正常に出力されている。
【００３８】
第２内部クロック信号ＩＣＬＫ２は、時刻ｔ１４まで正常に出力された後、そのパルス生成が異常停止している。
【００３９】
異常検出信号ＤＥＴは、図示の全期間においてハイレベル（正常時の論理レベル）に維持されている。
【００４０】
エッジ検出信号Ｓ１は、図示の全期間において基本的にローレベルに維持されており、外部クロック信号ＣＬＫのパルスエッジが到来するタイミング（時刻ｔ１１、ｔ１２、ｔ１３）でハイレベルとなる。ただし、時刻ｔ１４以降は、エッジ検出部１４１が動作できなくなるので、外部クロック信号ＣＬＫのパルスエッジが到来するタイミング（時刻ｔ１６）でも、エッジ検出信号Ｓ１にはパルスが立ち上がらなくなる。
【００４１】
カウント値Ｓ２は、比較部１４３の比較動作が完了するタイミング（時刻ｔ１１、ｔ１２、ｔ１３）でゼロリセットされた後、カウンタ１４２で第２内部クロック信号ＩＣＬＫ２のパルス数をカウントする毎に１つずつインクリメントされていく。ただし、時刻ｔ１４以降は、第２内部クロック信号ＩＣＬＫ２のパルス生成動作が停止しているので、カウント値Ｓ２のインクリメントも停止したままとなる。
【００４２】
比較信号Ｓ３は、エッジ検出信号Ｓ１のパルス毎に論理レベルが決定される。例えば、時刻ｔ１２では、時刻ｔ１１〜ｔ１２のカウント値Ｓ２（外部クロック信号ＣＬＫのハイレベル期間ＴＨ）と参照値ＲＥＦとが比較され、カウント値Ｓ２が正常範囲内に収まっているという比較結果に基づいて、比較信号Ｓ３がハイレベル（正常時の論理レベル）に決定されている。また、時刻ｔ１３では、時刻ｔ１２〜ｔ１３のカウント値Ｓ２（外部クロック信号ＣＬＫのローレベル期間ＴＬ）と参照値ＲＥＦとが比較され、カウント値Ｓ２が正常範囲内に収まっているという検出結果に基づいて、比較信号Ｓ３がハイレベル（正常時の論理レベル）に決定されている。このように、外部クロック信号ＣＬＫのパルスエッジ毎にカウント値Ｓ２と参照値ＲＥＦとを比較する構成であれば、外部クロック信号ＣＬＫの周波数異常とデューティ異常の双方を検出することが可能となる。ただし、時刻ｔ１４以降は、第２内部クロック信号ＩＣＬＫ２のパルス生成動作が停止しているので、比較部１４３での比較動作が停止しており、比較信号Ｓ３の更新やカウンタ１４２のリセットも停止した状態となる。
【００４３】
クロック監視信号Ｓ４は、時刻ｔ１４で第２内部クロック信号ＩＣＬＫ２のパルス生成動作が停止してから所定期間ＴＤが経過するまでハイレベル（正常時の論理レベル）に維持される。その後、第２内部クロック信号ＩＣＬＫ２が同一の論理レベル（図３ではローレベル）に維持されたまま、所定期間ＴＤが経過して時刻ｔ１５に至ると、クロック監視信号Ｓ４は、ローレベル（異常時の論理レベル）に立ち下げられる。
【００４４】
否定論理積信号Ｓ５は、時刻ｔ１５においてクロック監視信号Ｓ４がローレベル（異常時の論理レベル）に立ち下がると、ハイレベル（異常時の論理レベル）に立ち上がる。
【００４５】
リセット信号ＲＳＴは、時刻ｔ１５において否定論理積信号Ｓ５がハイレベル（異常時の論理レベル）に立ち上がると、ローレベル（異常時の論理レベル）に立ち下がる。すなわち、リセット信号ＲＳＴは、第２内部クロック信号ＩＣＬＫ２の異常検出結果を反映した論理レベルとなる。このような構成とすることにより、リセット信号ＲＳＴを監視するマイコンは、第２内部クロック信号ＩＣＬＫ２の異常を認識することが可能となる。
【００４６】
＜車載機器＞
図４は、半導体装置１０を搭載した車載機器の一構成例を示すブロック図である。本構成例の車載機器１は、半導体装置１０と、マイコン２０と、表示部３０と、ヒューマンインタフェイス部４０と、記憶部５０と、を有する。
【００４７】
半導体装置１０は、入力電圧ＩＮ（バッテリ２から供給される直流電圧）から複数の出力電圧ＯＵＴｘ（ただし、ｘ＝１、２、３、…）を生成し、車載機器１の各部に供給するシステム電源ＩＣである。なお、半導体装置１０の構成や動作は、先述の通りである。
【００４８】
マイコン２０は、半導体装置１０から出力電圧ＯＵＴ１の供給を受けて動作し、車載機器１の動作を統括的に制御する。
【００４９】
表示部３０は、マイコン２０によって制御される被制御機器の一つであり、画像や文字などを出力する。表示部３０としては、液晶表示パネル等を好適に用いることができる。
【００５０】
ヒューマンインタフェイス部４０は、マイコン２０によって制御される被制御機器の一つであり、ユーザ操作を受け付ける。ヒューマンインタフェイス部４０としては、キー、ボタン、及び、タッチパネル等を好適に用いることができる。
【００５１】
記憶部５０は、マイコン２０によって制御される被制御機器の一つであり、マイコン２０で実行される各種プログラムの格納領域や作業領域として利用される。記憶部５０としては、ＲＯＭ［read only memory］やＲＡＭ［random access memory］などの半導体メモリのほか、ハードディスクドライブや光学ドライブ等を好適に用いることができる。
【００５２】
上記構成から成る車載機器１において、半導体装置１０に内蔵されたＷＤＴ１４は、外部クロック信号ＣＬＫとして、マイコン２０で用いられる基準クロック信号の入力を受け付けており、その異常検出結果に応じたリセット信号ＲＳＴをマイコン２０に返すように構成されている。このような構成とすることにより、マイコン２０で用いられる基準クロック信号に異常が生じたときには、リセット信号ＲＳＴが異常時の論理レベル（例えばローレベル）となるので、リセット信号ＲＳＴを監視するマイコンでは、車載機器１の動作に支障を来たす前に適切な対策を講じることが可能となる。
【００５３】
なお、第１発振器１１が故障してスイッチング電源回路１３の出力動作が停止した場合には、車載機器１各部への電力供給自体が行われなくなるので、車載機器１が異常動作を続ける心配はなく、発熱や発火などの致命的な事態には至らないと考えられる。
【００５４】
＜車両＞
図５は、車載機器１を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１〜Ｘ１７と、これらの車載機器Ｘ１１〜Ｘ１７に電力を供給するバッテリ（図５では不図示）と、を搭載している。
【００５５】
車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００５６】
車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【００５７】
車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００５８】
車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【００５９】
車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００６０】
車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００６１】
車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。
【００６２】
なお、先に説明した半導体装置１０は、車載機器Ｘ１１〜Ｘ１７のいずれにも組み込むことが可能である。
【００６３】
＜その他の変形例＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００６４】
本発明は、例えば、ＷＤＴを内蔵した車載用システム電源ＩＣに適用することが可能である。ただし、本発明の適用対象はこれに限定されるものではなく、他の用途に供される半導体装置にも広く適用することが可能である。
【符号の説明】
【００６５】
１    車載機器
２    バッテリ
１０    半導体装置（システム電源ＩＣ）
１１    第１発振器（ＳＷＲＥＧ用）
１２    第２発振器（ＷＤＴ用）
１３    スイッチング電源回路
１４    ＷＤＴ
１４１    エッジ検出部
１４２    カウンタ
１４３    比較部
１４４    クロック監視部
１４５    ＮＡＮＤゲート
１４６    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１４７    抵抗
２０    マイコン
３０    表示部
４０    ヒューマンインタフェイス部
５０    記憶部
Ｒ１、Ｒ２    抵抗
Ｘ    車両
Ｘ１１〜Ｘ１７    車載機器
【図１】
0005973755.tif 000002
【図２】
0005973755.tif 000003
【図３】
0005973755.tif 000004
【図４】
0005973755.tif 000005
【図５】
0005973755.tif 000006
【図６】
0005973755.tif 000007
【図７】
0005973755.tif 000008