(57)【特許請求の範囲】
【請求項１】
入力電圧を入力するための入力端子（Ｐｉ）および前記入力電圧よりも低い出力電圧を出力するための出力端子（Ｐｏ）の間に、それぞれのボディダイオード（Ｄ１、Ｄ２）が互いに逆向きとなるように直列接続された２つのＭＯＳトランジスタ（Ｔ１、Ｔ２）と、
前記入力端子および前記出力端子の間に直列に介在するシャント抵抗（Ｒｓ、Ｒｓ’）と、
前記シャント抵抗の端子電圧に基づいて前記入力端子および前記出力端子の間に流れる電流を検出する電流検出手段（ＣＰ１、ＣＰ２）と、
前記電流検出手段により検出された電流値に基づいて前記２つのＭＯＳトランジスタの動作を制御する制御手段（２、３）と、
を備え、
前記制御手段は、
前記出力端子から前記入力端子に向けて流れる逆方向電流が第１検出判定値を超えると、前記２つのＭＯＳトランジスタのうち、ボディダイオードのアノードが前記入力端子側に存在するＭＯＳトランジスタ（Ｔ１）をオフし、
前記入力端子から前記出力端子に向けて流れる順方向電流が第２検出判定値を超えると、前記２つのＭＯＳトランジスタのうち、ボディダイオードのアノードが前記出力端子側に存在するＭＯＳトランジスタ（Ｔ２）をオフし、
前記第１検出判定値は、前記第２検出判定値に比べ小さい値に設定されていることを特徴とする電流保護回路。
【請求項２】
前記２つのＭＯＳトランジスタのうち、一方は、前記入力端子から前記出力端子に向けて流れる電流を制御するための主トランジスタとしても機能し、
前記シャント抵抗は、前記入力端子および前記出力端子の間において、前記一方のＭＯＳトランジスタよりも前記入力端子側に設けられていることを特徴とする請求項１に記載の電流保護回路。
【請求項３】
前記入力端子は、入力電圧を所望の出力電圧に降圧して出力する電源回路（１、３１、４１、５１）における前記入力電圧を入力するための電源入力端子（Ｐｉ）であり、
前記出力端子は、前記電源回路における出力電圧を出力するための電源出力端子（Ｐｏ）であり、
前記２つのＭＯＳトランジスタのうち、一方は、前記電源回路における前記電源入力端子および前記電源出力端子の間に直列に介在する主トランジスタとしても機能することを特徴とする請求項１または２に記載の電流保護回路。
【請求項４】
前記シャント抵抗（Ｒｓ’）は、複数の抵抗（Ｒ４１、Ｒ４２）の直列回路により構成されていることを特徴とする請求項１〜３のいずれか一項に記載の電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力端子から入力端子に向けて流れる逆方向電流から回路を保護する電流保護回路に関する。
【背景技術】
【０００２】
例えばシリーズレギュレータ形式の電源回路など、定常時に「入力電圧＞出力電圧」となるシステムにおいて、出力端子が入力電圧よりも高い電圧を発生する電源ラインにショートする故障（短絡故障）が生じると、出力端子から入力端子に向けて電流（逆方向電流）が流れる。
【０００３】
このような逆方向電流が流れると、回路を構成する素子が故障するおそれがあるため、上記短絡故障が生じた場合に逆方向電流が発生することを防止するための対策が考えられている。それらの対策のうち、最も一般的なものとしては、入力端子および出力端子の間の経路に逆流阻止用のダイオードを直列に挿入するといった方法が挙げられる（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５９１３６号公報
【特許文献２】特開２００７−２９５７５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、逆流阻止用のダイオードを設ける構成では、定常時、つまり入力端子から出力端子に向けて順方向に電流（順方向電流）が流れる期間、ダイオードの順方向電圧に相当する電圧降下が、入出力端子間に余分に生じる。そのため、回路の最低動作電圧が高くなるという問題、出力電圧の精度が低下するという問題、損失が増加するという問題などが生じる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、定常時に入出力端子間に生じる電圧降下が増加することを抑制しつつ、逆方向電流の発生を防止することができる電流保護回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の電流保護回路は、２つのＭＯＳトランジスタ、シャント抵抗、電流検出手段および制御手段を備えている。２つのＭＯＳトランジスタは、入力電圧を入力するための入力端子と、その入力電圧よりも低い出力電圧を出力するための出力端子との間に、それぞれのボディダイオードが互いに逆向きとなるように直列接続されている。シャント抵抗は、入力端子および出力端子の間に直列に介在する。電流検出手段は、シャント抵抗の端子電圧に基づいて入力端子および出力端子の間に流れる電流を検出する。制御手段は、電流検出手段により検出された電流値に基づいて、２つのＭＯＳトランジスタの動作を制御する。
【０００８】
上記構成において、出力端子が入力電圧よりも高い電圧を発生する電源ラインにショートする故障（短絡故障）が生じると、出力端子から入力端子に向けて電流（逆方向電流）が流れる可能性がある。そこで、本手段では、制御手段は、出力端子から入力端子に向けて流れる逆方向電流が第１検出判定値を超えると、２つのＭＯＳトランジスタのうち、ボディダイオードのアノードが入力端子側に存在するＭＯＳトランジスタをオフする。これにより、出力端子から入力端子に向けての電流の流れが阻止される。つまり、上記短絡故障が生じて逆方向電流が流れ得る状態となっても、その逆方向電流が流れる（流れ続ける）ことが防止される。また、２つのＭＯＳトランジスタのボディダイオオードは、互いに逆向きとなるように直列接続されている。そのため、それらボディダイオードを経由した逆方向電流の発生も防止される。
【０００９】
また、この場合、入力端子および出力端子の間には、シャント抵抗が接続されているだけであるため、逆流阻止用のダイオードを設ける構成に比べ、入出力端子間における電圧降下が余分に大きくなることは少ない。従って、本手段によれば、逆流阻止用のダイオードを設ける構成による各種の問題（最低動作電圧が高くなる、出力電圧の精度が低下する、損失が増加するなどの問題）が生じることなく、出力端子から入力端子に向けて流れる逆方向電流の発生を防止することができる。
【００１０】
また、制御手段は、入力端子から出力端子に向けて流れる順方向電流が第２検出判定値を超えると、２つのＭＯＳトランジスタのうち、ボディダイオードのアノードが出力端子側に存在するＭＯＳトランジスタをオフする。これにより、入力端子から出力端子に向けての電流の流れが阻止される。従って、何らかの故障が生じて入力端子から出力端子に向けて過大な順方向電流が流れ得る状態となっても、その過電流が流れる（流れ続ける）ことが防止される。また、２つのＭＯＳトランジスタのボディダイオードは、互いに逆向きとなるように直列接続されている。そのため、それらボディダイオードを経由した順方向の過電流の発生も防止される。さらに、第１検出判定値は、第２検出判定値に比べ小さい値に設定されている。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態を示すもので、電源回路の構成図
【図２】電流検出用のコンパレータの一構成例を示す図
【図３】第２の実施形態を示す図１相当図
【図４】第３の実施形態を示す図１相当図
【図５】第４の実施形態を示す図１相当図
【図６】変形例を示すもので、２つのＭＯＳトランジスタの各組み合わせを示す図
【発明を実施するための形態】
【００１２】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照して説明する。
図１に示す電源回路１は、例えば車両に搭載されるＥＣＵにおいて用いられる。電源回路１は、例えば車載バッテリ（図示略）から電源入力端子Ｐｉ（入力端子に相当）を通じて与えられる入力電圧ＶINを降圧して電源出力端子Ｐｏ（出力端子に相当）から所望の電圧値を持つ出力電圧ＶOUTとして出力するシリーズレギュレータ形式の電源回路である。この場合、入力電圧ＶINの定常値は１２Ｖであり、出力電圧ＶOUTの目標値は５Ｖである。つまり、定常時、入力電圧ＶINおよび出力電圧ＶOUTは、「ＶIN＞ＶOUT」という関係になっている。また、電源出力端子Ｐｏは、例えば配線を通じてＥＣＵの外部に導出されている。そのため、その配線などが外部に存在する高電圧部分とショートする可能性がある。
【００１３】
電源回路１は、トランジスタＴ１〜Ｔ３、シャント抵抗Ｒｓ、切替回路２、３、コンパレータＣＰ１、ＣＰ２、基準電圧生成回路４、ＯＰアンプＯＰ１、電圧検出回路５などを備えている。トランジスタＴ１、Ｔ２は、いずれもＮチャネル型のパワーＭＯＳトランジスタである。図１に破線で示すように、トランジスタＴ１、Ｔ２の各ソース・ドレイン間には、ソース側をアノードとしたボディダイオード（寄生ダイオード）Ｄ１、Ｄ２が形成されている。トランジスタＴ１のソースは、シャント抵抗Ｒｓを介して電源入力端子Ｐｉに接続されている。トランジスタＴ２のソースは、電源出力端子Ｐｏに接続されている。トランジスタＴ１、Ｔ２の各ドレインは、共通接続されている。すなわち、トランジスタＴ１、Ｔ２は、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に、それぞれのボディダイオードＤ１、Ｄ２が互いに逆向きとなるように直列接続されている。
【００１４】
電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に直列に介在するシャント抵抗Ｒｓの一方の端子電圧（＝入力電圧ＶIN）は、コンパレータＣＰ１の反転入力端子およびコンパレータＣＰ２の非反転入力端子に与えられる。また、シャント抵抗Ｒｓの他方の端子電圧（＝トランジスタＴ１のソース電圧）は、コンパレータＣＰ１の非反転入力端子およびコンパレータＣＰ２の反転入力端子に与えられる。
【００１５】
コンパレータＣＰ１は、非反転入力端子の電圧Ｖp1および反転入力端子の電圧Ｖm1の電位差（＝Ｖp1−Ｖm1）が所定の閾値未満である場合に出力信号Ｓc1がＬレベル（例えば０Ｖ）になるとともに、上記電位差が閾値以上である場合に出力信号Ｓc1がＨレベル（例えば５Ｖ）になるように、その入力段が構成されている。コンパレータＣＰ１の出力信号Ｓc1は、切替回路２に与えられる。
【００１６】
切替回路２は、出力信号Ｓc1がＬレベルである場合にはオン電圧Ｖon1をトランジスタＴ１のゲートに出力する。オン電圧Ｖon1は、下記（１）式により表される。ただし、トランジスタＴ１のゲート閾値電圧をＶth1とする。
Ｖon1＝ＶIN＋Ｖth1            …（１）
従って、出力信号Ｓc1がＬレベルである場合、トランジスタＴ１はオンされる。
【００１７】
また、切替回路２は、出力信号Ｓc1がＨレベルである場合にはオフ電圧Ｖoff1をトランジスタＴ１のゲートに出力する。オフ電圧Ｖoff1は、下記（２）式により表される。
Ｖoff1＝ＶIN            …（２）
従って、出力信号Ｓc1がＨレベルである場合、トランジスタＴ１はオフされる。
【００１８】
シャント抵抗Ｒｓの抵抗値およびコンパレータＣＰ１における閾値は、電源出力端子Ｐｏからシャント抵抗Ｒｓを介して電源入力端子Ｐｉへと流れる電流が所定の第１検出判定値未満である場合に出力信号Ｓc1がＬレベルになるとともに、上記電流が第１検出判定値以上である場合に出力信号Ｓc1がＨレベルになるような値に設定されている。そのため、上記電流が第１検出判定値未満である場合、つまり通常時にはトランジスタＴ１がオンされる。一方、上記電流が第１検出判定値以上である場合、つまり逆方向の電流が流れ得る異常が生じた場合にはトランジスタＴ１がオフされる。
【００１９】
コンパレータＣＰ２は、非反転入力端子の電圧Ｖp2および反転入力端子の電圧Ｖm2の電位差（＝Ｖp2−Ｖm2）が所定の閾値未満である場合に出力信号Ｓc2がＬレベルになるとともに、上記電位差が閾値以上である場合に出力信号Ｓc2がＨレベルになるように、その入力段が構成されている。コンパレータＣＰ２の出力信号Ｓc2は、切替回路３に与えられる。
【００２０】
切替回路３は、出力信号Ｓc2がＬレベルである場合にはオン電圧Ｖon2をトランジスタＴ２のゲートに出力する。オン電圧Ｖon2は、下記（３）式により表される。ただし、トランジスタＴ２のゲート閾値電圧をＶth2とする。
Ｖon2＝ＶOUT＋Ｖth2            …（３）
従って、出力信号Ｓc2がＬレベルである場合、トランジスタＴ２はオンされる。ただし、出力信号Ｓc2がＬレベルであっても、後述するトランジスタＴ３がオンされた状態になると、トランジスタＴ２はオフに転じる。
【００２１】
また、切替回路３は、出力信号Ｓc2がＨレベルである場合にはオフ電圧Ｖoff2をトランジスタＴ２のゲートに出力する。オフ電圧Ｖoff2は、下記（４）式により表される。
Ｖoff2＝０            …（４）
従って、出力信号Ｓc2がＨレベルである場合、トランジスタＴ２はオフされる。
【００２２】
シャント抵抗Ｒｓの抵抗値およびコンパレータＣＰ２における閾値は、電源入力端子Ｐｉからシャント抵抗Ｒｓを介して電源出力端子Ｐｏへと流れる電流が所定の第２検出判定値未満である場合に出力信号Ｓc2がＬレベルになるとともに、上記電流が第２検出判定値以上である場合に出力信号Ｓc2がＨレベルになるような値に設定されている。そのため、上記電流が第２検出判定値未満である場合、つまり通常時にはトランジスタＴ２がオンされる。一方、上記電流が第２検出判定値以上である場合、つまり順方向の過電流が流れ得る異常が生じた場合にはトランジスタＴ２がオフされる。
【００２３】
なお、本実施形態では、コンパレータＣＰ１、ＣＰ２は、シャント抵抗Ｒｓの端子電圧に基づいて、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に流れる電流を検出する電流検出手段に相当する。また、切替回路２、３は、電流検出手段により検出された電流値に基づいてトランジスタＴ１、Ｔ２の動作を制御する制御手段に相当する。
【００２４】
基準電圧生成回路４は、例えばバンドギャップ基準電圧回路であり、出力電圧ＶOUTの目標値を指令するための基準電圧Ｖｒを生成する。基準電圧生成回路４から出力される基準電圧Ｖｒは、ＯＰアンプＯＰ１の非反転入力端子に与えられている。電圧検出回路５は、抵抗Ｒ１およびＲ２の直列回路（分圧回路）により構成されている。その直列回路は、トランジスタＴ２のソース（＝電源出力端子Ｐｏ）とグランド端子（０Ｖ）との間に接続されている。抵抗Ｒ１およびＲ２の共通接続点Ｎ１の電圧、つまり出力電圧ＶOUTを抵抗Ｒ１および抵抗Ｒ２により分圧して得られる検出電圧Ｖｄは、ＯＰアンプＯＰ１の反転入力端子に与えられている。抵抗Ｒ１およびＲ２の各抵抗比（分圧回路の分圧比）は、出力電圧ＶOUTが目標値のときに検出電圧Ｖｄが基準電圧Ｖｒと一致するような値に設定されている。
【００２５】
ＯＰアンプＯＰ１は、基準電圧Ｖｒおよび検出電圧Ｖｄの差に応じた誤差増幅信号Ｓｄを出力する。誤差増幅信号Ｓｄは、トランジスタＴ３のゲートに与えられる。トランジスタＴ３は、Ｎチャネル型のＭＯＳトランジスタであり、トランジスタＴ２のゲートおよびグランド端子の間に接続されている。このような構成によれば、出力信号Ｓc1およびＳc2がいずれもＬレベルであるとき（通常時）、ＯＰアンプＯＰ１によるトランジスタＴ３の駆動制御によって、出力電圧ＶOUTが目標値に一致するようにトランジスタＴ２の駆動がフィードバック制御されることになる。
【００２６】
なお、本実施形態では、トランジスタＴ１、Ｔ２、シャント抵抗Ｒｓ、切替回路２、３およびコンパレータＣＰ１、ＣＰ２により、電流保護回路６が構成されている。また、この場合、トランジスタＴ２は、電源回路１における主トランジスタ、つまり電源入力端子Ｐｉおよび電源出力端子Ｐｏの間を流れる電流を制御するための主トランジスタとしても機能する。
【００２７】
コンパレータＣＰ１、ＣＰ２は、上述したような閾値を持たせるため、例えば図２に示すような構成となっている。図２に示すコンパレータは、入力段を構成する抵抗Ｒ２１〜Ｒ２８、差動対をなすＰＮＰ形バイポーラトランジスタであるトランジスタＴ２１およびＴ２２、トランジスタＴ２１およびＴ２２の負荷となるカレントミラー回路２１、出力段を構成するＮＰＮ形バイポーラトランジスタであるトランジスタＴ２３および抵抗Ｒ２９などを備えている。
【００２８】
コンパレータの非反転入力端子およびグランド端子の間には、抵抗Ｒ２１〜Ｒ２４が直列接続されている。コンパレータの反転入力端子およびグランド端子の間には、抵抗Ｒ２５〜Ｒ２８が直列接続されている。抵抗Ｒ２３およびＲ２４の相互接続点は、トランジスタＴ２１のベースに接続されている。抵抗Ｒ２５およびＲ２６の相互接続点は、トランジスタＴ２２のベースに接続されている。トランジスタＴ２１、Ｔ２２のエミッタは共通接続されるとともに、電源電圧Ｖcc（例えば５Ｖ）が印加される電源端子に接続されている。
【００２９】
トランジスタＴ２１、Ｔ２２のコレクタは、カレントミラー回路２１を構成するＮＰＮ形バイポーラトランジスタであるトランジスタＴ２４、Ｔ２５を介してグランド端子に接続されている。トランジスタＴ２１のコレクタは、出力段を構成するトランジスタＴ２３のベースに接続されている。トランジスタＴ２３のエミッタは、グランド端子に接続されている。トランジスタＴ２３のコレクタは、抵抗Ｒ２９を介して電源端子に接続されるとともに、コンパレータの出力端子に接続されている。
【００３０】
このような構成によれば、抵抗Ｒ２１〜Ｒ２４および抵抗Ｒ２５〜Ｒ２８の抵抗値（入力段を構成する２つの抵抗分圧回路の分圧比）を適宜調整することにより、コンパレータＣＰ１、ＣＰ２の閾値、ひいては第１判定検出値および第２判定検出値を、それぞれ任意の値に設定することができる。この場合、第１判定検出値は、第２判定検出値に比べ、小さな値に設定される。この理由は、次の通りである。すなわち、電源入力端子Ｐｉから電源出力端子Ｐｏに向けて電流（順方向電流）が流れる状態は、正常な状態である。従って、その順方向電流が過大な値になった場合に初めて電流経路の遮断が行われればよい。一方、電源出力端子Ｐｏから電源入力端子Ｐｉに向けて電流（逆方向電流）が流れる状態は、異常な状態である。従って、その逆方向電流が流れた場合には電流経路の遮断が即時に行われてもよい。このようなことから、第１判定検出値は、第２判定検出値に比べて小さな値に設定されている。
【００３１】
以上説明した本実施形態によれば、次のような作用および効果が得られる。
電源回路１において、電源出力端子Ｐｏが入力電圧ＶINよりも高い電圧を発生する電源ラインなどの高電圧部分にショートする故障（短絡故障）が生じると、電源出力端子Ｐｏから電源入力端子Ｐｉに向けて電流（逆方向電流）が流れる可能性がある。そこで、本実施形態では、コンパレータＣＰ１の出力信号Ｓc1に基づいて、電源出力端子Ｐｏから電源入力端子Ｐｉに向けて流れる電流が第１検出判定値を超えたと判断される場合、切替回路２がトランジスタＴ１をオフする。つまり、この場合、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に直列に介在する２つのトランジスタＴ１、Ｔ２のうち、ボディダイオードのアノードが電源入力端子Ｐｉ側に存在するトランジスタＴ１がオフされる。これにより、その逆方向電流が流れる（流れ続ける）ことが防止される。また、トランジスタＴ１、Ｔ２のボディダイオードは、互いに逆向きとなるように直列接続されている。そのため、それらボディダイオードを経由した逆方向電流の発生も防止される。
【００３２】
また、出力電圧Ｖｏの供給先となる負荷回路において短絡故障などが生じると、電源入力端子Ｐｉから電源出力端子Ｐｏに向けて過大な電流（順方向電流）が流れる可能性がある。そこで、本実施形態では、コンパレータＣＰ２の出力信号Ｓc2に基づいて、電源入力端子Ｐｉから電源出力端子Ｐｏに向けて流れる電流が第２検出判定値を超えたと判断される場合、切替回路３がトランジスタＴ２をオフする。つまり、この場合、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に直列に介在する２つのトランジスタＴ１、Ｔ２のうち、ボディダイオードのアノードが電源出力端子Ｐｏ側に存在するトランジスタＴ２がオフされる。これにより、その過大な順方向電流が流れる（流れ続ける）ことが防止される。また、トランジスタＴ１、Ｔ２のボディダイオードは、互いに逆向きとなるように直列接続されている。そのため、それらボディダイオードを経由した順方向の過電流の発生も防止される。
【００３３】
そして、この場合、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間には、トランジスタＴ１、Ｔ２の他には、シャント抵抗Ｒｓが接続されているだけである。そのため、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に逆流阻止用のダイオードを設ける構成（従来の構成）に比べ、入出力端子間における電圧降下が余分に大きくなることは少ない。従って、本実施形態によれば、逆流阻止用のダイオードを設ける従来の構成による各種の問題（最低動作電圧が高くなる、出力電圧Ｖｏの精度が低下する、損失が増加するなどの問題）が生じることなく、電源出力端子Ｐｏから電源入力端子Ｐｉに向けて流れる逆方向電流の発生および電源入力端子Ｐｉから電源出力端子Ｐｏに向けて流れる過大な順方向電流の発生を防止することができる。
【００３４】
また、本実施形態では、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間に流れる逆方向電流を検出するためのコンパレータＣＰ１を設け、その電流検出用のコンパレータＣＰ１の出力信号Ｓc1に基づいて、電流の流れる経路を遮断するようにしている。このような構成の電流保護回路６によれば、入力電圧ＶINおよび出力電圧ＶOUTを検出した結果に基づいてトランジスタＴ１、Ｔ２の動作を制御する構成（以下、比較例と呼ぶ）に対し、次のようなメリットがある。すなわち、電圧検出に基づく制御を行う比較例の場合、逆方向電流が発生し得る状態になると、その状態を素早く検出することができるものの、ノイズなどの影響による誤動作（誤って電流経路を遮断する動作）が発生し易くなる。これに対し、本実施形態の電流保護回路６の場合、逆方向電流が少なからず流れてから、その状態を検出することになるため、その検出速度は比較例に比べて遅くなるものの、ノイズなどの影響による誤動作が発生し難くなる。
【００３５】
上記誤動作が発生し難くなるという効果は、電源回路１に適用される場合、特に有益なものとなる。すなわち、電源回路１の出力電圧Ｖｏは、様々な負荷回路に供給されることが考えられる。そのため、その出力電圧Ｖｏの供給がノイズなどの影響により度々遮断されるという不具合が生じることは、非常に大きな問題となる。つまり、電源回路１は、出力電圧Ｖｏを簡単に遮断することなく、出来る限り出力状態を維持することが望ましい。従って、本実施形態の電流保護回路６は、電源回路１に適用されることにより、一層効果的に機能すると言える。
【００３６】
また、シャント抵抗Ｒｓは、電源入力端子Ｐｉおよび電源出力端子Ｐｏの間の電流経路において、電源回路１の主トランジスタとしても機能するトランジスタＴ２よりも、上流側（入力側）に設けられている。このような構成によれば、シャント抵抗ＲｓがトランジスタＴ２よりも下流側（出力側）に設けられた構成に比べると、電源回路１の出力インピーダンスが低く抑えられるため、電源回路１における電圧フィードバック制御の制御性（精度）を良好に維持することができる。
【００３７】
（第２の実施形態）
以下、本発明の第２の実施形態について図３を参照して説明する。
図３に示す本実施形態の電源回路３１が備える電流保護回路３２は、図１に示した第１の実施形態の電流保護回路６に対し、シャント抵抗Ｒｓの配置が異なる。この場合、シャント抵抗Ｒｓは、トランジスタＴ１、Ｔ２の各ドレイン間に接続されている。このような構成の本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。さらに、本実施形態によれば、次のような効果も得られる。
【００３８】
すなわち、電源回路１が集積回路として構成される場合、抵抗素子が配置される箇所は、例えばレイアウト上の都合などによる制約を受けることになる。本実施形態のように、２つのトランジスタ（Ｔ１、Ｔ２）間に抵抗素子（シャント抵抗Ｒｓ）を設けるということは、上記制約を考慮した上で、比較的容易に配置を決定できるというメリットがある。
【００３９】
（第３の実施形態）
以下、本発明の第３の実施形態について図４を参照して説明する。
図４に示す本実施形態の電源回路４１が備える電流保護回路４２は、図１に示した第１の実施形態の電流保護回路６に対し、シャント抵抗Ｒｓに代えて抵抗Ｒ４１、Ｒ４２を備えている点が異なる。抵抗Ｒ４１の一方の端子は、電源入力端子ＰｉおよびコンパレータＣＰ１の反転入力端子に接続されている。抵抗Ｒ４１の他方の端子は、抵抗Ｒ４２の一方の端子およびコンパレータＣＰ２の非反転入力端子に接続されている。抵抗Ｒ４２の他方の端子は、コンパレータＣＰ１の非反転入力端子およびコンパレータＣＰ２の反転入力端子に接続されるとともに、トランジスタＴ１のソースに接続されている。
【００４０】
このように、本実施形態では、複数の抵抗Ｒ４１、Ｒ４２の直列回路によりシャント抵抗Ｒｓ’が構成されている。このような構成によれば、コンパレータＣＰ１、ＣＰ２において各入力電圧に対する閾値を持たせる必要なく、第１検出判定値および第２検出判定値を互いに別々の値に設定することが可能となる。そのため、コンパレータＣＰ１、ＣＰ２の構成を簡素化することができるというメリットがある。
【００４１】
（第４の実施形態）
以下、本発明の第４の実施形態について図５を参照して説明する。
図５に示す本実施形態の電源回路５１が備える電流保護回路５２は、図１に示した第１の実施形態の電流保護回路６に対し、さらにトランジスタＴ５１を備えている点が異なる。トランジスタＴ５１は、トランジスタＴ１とドレインおよびゲートが共通となっている。トランジスタＴ５１は、トランジスタＴ１に比べ、面積が十分に小さいものであり、電流検出用のＮチャネル型のＭＯＳトランジスタ（センスＭＯＳ）である。トランジスタＴ５１には、トランジスタＴ１に流れる電流と同様に変化する電流が流れる。ただし、その電流の大きさは、トランジスタＴ１およびＴ５１の面積比率に応じた大きさとなる。そして、この場合、シャント抵抗Ｒｓの他方の端子は、トランジスタＴ５１のソースに接続されている。
【００４２】
このような構成の本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。さらに、本実施形態によれば、電源入力端子Ｐｉから電源出力端子Ｐｏへと至る主たる電流経路（メインパス）にシャント抵抗Ｒｓが存在しない。そのため、定常時の入出力端子間における電圧降下を一層低く抑えることができる。また、定常時に電源入力端子Ｐｉから電源出力端子Ｐｏに向けて比較的大きな電流（アンペアクラスの電流など）を流すような仕様であっても適用することが可能となる。ただし、本実施形態の構成では、第１の実施形態に比べ、シャント抵抗Ｒｓに流れる電流が小さくなるため、シャント抵抗Ｒｓの抵抗値を大きくするなどの変更が必要となる。
【００４３】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
トランジスタＴ１、Ｔ２は、いずれもＮチャネル型のＭＯＳトランジスタであったが、Ｎチャネル型およびＰチャネル型を任意に組み合わせることができる。従って、図６の（ａ）に示すように、トランジスタＴ１をＮチャネル型とし、トランジスタＴ２をＰチャネル型としてもよい。また、図６の（ｂ）に示すように、トランジスタＴ１をＰチャネル型とし、トランジスタＴ２をＮチャネル型としてもよい。また、図６の（ｃ）に示すように、トランジスタＴ１、Ｔ２をいずれもＰチャネル型としてもよい。ただし、どの組み合わせの場合でも、トランジスタＴ１、Ｔ２は、入力電圧ＶINを入力するための入力端子Ｐｉと、その入力電圧ＶINより低い出力電圧ＶOUTを出力するための出力端子Ｐｏとの間に、それぞれのボディダイオードが互いに逆向きとなるように、つまり、それぞれによる整流方向が互いに逆向きとなるように直列接続する必要がある。
【００４４】
上記各実施形態では、トランジスタＴ１が入力端子Ｐｉから出力端子Ｐｏに向けて流れる電流を制御するための主トランジスタとしても機能する構成であったが、これに限らずともよい。例えば、トランジスタＴ２が主トランジスタとしても機能する構成でもよいし、あるいは、主トランジスタを別途設ける構成でもよい。
【００４５】
シャント抵抗は、入力電圧ＶINを入力するための入力端子Ｐｉおよび出力電圧ＶOUTを出力するための出力端子Ｐｏの間に直列に介在するように設ければよい。従って、各実施形態および各変形例のいずれについても、シャント抵抗を、トランジスタＴ１より上流側に設けてもよいし、トランジスタＴ１、Ｔ２間に設けてもよいし、トランジスタＴ２より下流側に設けてもよい。
【００４６】
本発明の電流保護回路は、シリーズレギュレータ形式の電源回路に限らず、例えば、負荷に流れる電流を制御する負荷駆動回路など、定常時に「入力電圧ＶIN＞出力電圧ＶOUT」となるシステム全般に適用することができる。
【符号の説明】
【００４７】
図面中、１、３１、４１、５１は電源回路、２、３は切替回路（制御手段）、６は電流保護回路、ＣＰ１、ＣＰ２はコンパレータ（電流検出手段）、Ｄ１、Ｄ２はボディダイオード、Ｐｉは電源入力端子（入力端子）、Ｐｏは電源出力端子（出力端子）、Ｒ４１、Ｒ４２は抵抗、Ｒｓ、Ｒｓ’はシャント抵抗、Ｔ１はＭＯＳトランジスタ、Ｔ２はＭＯＳトランジスタ（主トランジスタ）を示す。
【図１】
0006020417.tif 000002
【図２】
0006020417.tif 000003
【図３】
0006020417.tif 000004
【図４】
0006020417.tif 000005
【図５】
0006020417.tif 000006
【図６】
0006020417.tif 000007