(57)【特許請求の範囲】
【請求項１】
正極と負極と中性極を備えた直流電源から交流電圧を作り出すインバータ装置であって、前記直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続したＩＧＢＴを直列接続した上下アームと、前記直流電源の中性極と前記上下アームの直列接続点との間に接続されるＩＧＢＴを逆並列接続した双方向スイッチと、からなる３レベル変換回路を適用したインバータユニットを複数台備え、前記各インバータユニットの交流出力端子同士を並列接続し、共通の制御装置から前記各ユニット内のＩＧＢＴにパルス信号を与えるユニットインバータ装置において、
前記各ユニット内部に、各々のユニットの交流出力電流を検出する電流検出器と、各ユニットの出力電流と全ユニットの出力電流の平均値との差分を検出する出力電流偏差検出回路と、出力電流の極性に応じて電流偏差の絶対値を求める電流偏差絶対値回路と、パルス信号の立上がりを遅延するオン信号遅延回路とを有し、
自ユニットの電流の絶対値が全ユニットの出力電流の平均値より大きくかつ出力電流の極性が正の時には、上アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち下アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号立上がりを電流偏差の絶対値に応じて遅延させ、自ユニットの電流の絶対値が平均より大きくかつ出力電流の極性が負のときには、下アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち上アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号の立上がりを電流偏差の絶対値に応じて遅延させることを特徴とする３レベルユニットインバータ装置。
【請求項２】
正極と負極と中性極を備えた直流電源から交流電圧を作り出すインバータ装置であって、前記直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続したＩＧＢＴを直列接続した上下アームと、前記直流電源の中性極と前記上下アームの直列接続点との間に接続されるＩＧＢＴを逆並列接続した双方向スイッチと、からなる３レベル変換回路を適用したインバータユニットを複数台備え、前記各インバータユニットの交流出力端子同士を並列接続し、共通の制御装置から前記各ユニット内のＩＧＢＴにパルス信号を与えるユニットインバータ装置において、
前記各ユニット内部に、各々のユニットの交流出力電流を検出する電流検出器と、各ユニットの出力電流と全ユニットの出力電流の平均値との差分を検出する出力電流偏差検出回路と、パルス信号の立上がりを遅延するオン信号遅延回路とを有し、
自ユニットの電流が全ユニットの出力電流の平均値より大きい時には、上アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち下アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号立上がりを電流偏差の絶対値に応じて遅延させ、自ユニットの電流が出力電流の平均値より小さい時には、下アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち上アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号の立上がりを電流偏差の絶対値に応じて遅延させることを特徴とする３レベルユニットインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向スイッチを用いた３レベルインバータ回路を適用したユニットインバータを複数台並列接続する時の各ユニットインバータ出力電流をバランスさせるための制御技術に関する。
【背景技術】
【０００２】
図９に、特許文献１に示された従来の技術を用いたユニットインバータ並列接続回路を示す。２レベルインバータ回路を適用したユニットインバータを３台（ＵＮ１〜ＵＮ３）並列接続した構成である。各ユニットの主回路構成は、単相インバータの場合４個のＩＧＢＴで、三相インバータの場合６個のＩＧＢＴで構成されるが、ここでは１相分のみを記載して説明する。また、各ユニットの内部構成は同じであるので、ユニット１について説明する。各ユニットインバータは主制御装置ＭＣ０からの共通のオンオフ信号をローカル制御回路に入力し、電流バランス制御回路とゲート駆動回路を通して主回路ＩＧＢＴＱ１及びＱ２にオンオフ信号を与える。主回路は直流電源としてのコンデンサＣ０とＩＧＢＴＱ１とＱ２の直列回路とが並列接続され、ＩＧＢＴＱ１とＱ２の直列接続点と負荷ＬＤとの間にはリアクトルＬ１とコンデンサＣ３からなる交流フィルタ、ユニット並列接続用リアクトルＬ２及びインバータ出力電流検出用の電流検出器ＣＴが接続される。
【０００３】
このような構成における電流バランス制御について説明する。インバータ出力電流検出用の電流検出器ＣＴからの検出値（電圧）を電流アンプＧ１で増幅して、この電流アンプＧ１の出力電圧を電流検出用抵抗ＲＩを介して各ユニット間で渡り線Ａで接続する。また各ユニットのローカル制御回路のグランド電位ＧＮＤは渡り線Ｂで接続する。このように構成すると、各ユニットの電流検出用抵抗ＲＩが同じ値の場合、渡り線Ａの電位は各電流検出器の出力電圧の平均値になる。即ち、これは全ユニットの出力電流の平均値に比例した電圧である。各ユニット内に於ける抵抗ＲＩの両端電圧は全ユニットの平均電流値と自ユニットの電流値との電流偏差値に比例した電圧となる。この電圧を差動増幅器（出力電流偏差検出アンプ）Ｇ２で検出する。差動増幅器Ｇ２の出力は直接ＩＧＢＴＱ１のオンパルス幅を調整するオン遅延回路ＤＬ１に、また反転器ＩＮ１を通してＩＧＢＴＱ２のオンパルス幅を調整するオン遅延回路ＤＬ２に入力される。
【０００４】
このように構成することにより、電流偏差が正の時（自出力電流値が平均電流値より大きい時）には上アームのＩＧＢＴＱ１のオンパルス幅が短くなるように、また電流偏差が負の時（自出力電流値が平均電流値より小さい時）には下アームのＩＧＢＴＱ２のオンパルス幅が短くなるように、各々調整する。この結果、自ユニットの出力電流が全ユニットの平均電流値に近づくことになる。以上の動作を各ユニットで個別に行うことにより、各ユニットの出力電流をバランスさせることができる。
【０００５】
次に、特許文献２に示された双方向スイッチを用いた三相３レベルインバータの回路構成例を図１０に、その動作例を図１１に、各々示す。図１０の回路において、コンデンサＣ１とＣ２の直列回路は、正極Ｐと負極Ｎと中性極Ｍを持った直流電源として記載されている。１相分はそれぞれダイオードが逆並列接続された上アームＩＧＢＴと下アームＩＧＢＴとの直列回路と、上下アームＩＧＢＴの直列接続点と直流電源の中性極Ｍとの間に接続される双方向スイッチから構成される。Ｕ相用がＩＧＢＴＱｕ１〜Ｑｕ４とダイオードＤｕ１、Ｄｕ２、Ｖ相用がＩＧＢＴＱｖ１〜Ｑｖ４とダイオードＤｖ１、Ｄｖ２、Ｗ相用がＩＧＢＴＱｗ１〜Ｑｗ４とダイオードＤｗ１、Ｄｗ２である。ここで、ＩＧＢＴＱｕ３とＱｕ４の逆並列接続回路、ＩＧＢＴＱｖ３とＱｖ４の逆並列接続回路、ＩＧＢＴＱｗ３とＱｗ４の逆並列接続回路は各々双方向スイッチを構成している。
また、各相のＩＧＢＴの直列接続点と交流出力との間には交流フィルタと並列接続用リアクトルが接続される。交流フィルタはＵ相用がＬｕ１とＣｕ、Ｖ相用がＬｖ１とＣｖ、Ｗ相用がＬｗ１とＣｗで、コンデンサはスター接続されている。並列接続用リアクトルは、Ｖ相用がＬｕ２、Ｖ相用がＬｖ２、Ｗ相用がＬｗ２である。
【０００６】
このような構成における１相分の回路で、３レベルインバータのパルスパターンを図１１に従って説明する。尚、１相分の構成は直流電源の正極Ｐと負極Ｎとの間に接続されるＩＧＢＴ直列回路の正極Ｐ側をＱ１、負極Ｎ側をＱ２、直流電源の中性極とＩＧＢＴ直列回路の直列接続点との間に接続される双方向スイッチの直流電源の中性極へ向かって電流を流すＩＧＢＴをＱ３、ＩＧＢＴ直列回路の直列接続点へ向かって電流を流すＩＧＢＴをＱ４として説明する。
【０００７】
このインバータでは、図１１に示すように、正の電圧を出力する時にはＩＧＢＴＱ４をオンにしておき、ＩＧＢＴＱ１とＱ３を交互にオンオフする。また負の電圧を出力する時にはＩＧＢＴＱ３をオンしておき、ＩＧＢＴＱ２とＱ４を交互にオンオフする。
【０００８】
この動作原理からわかるように、この３レベルインバータはＩＧＢＴＱ１とＱ３が正の電圧を出力するハーフブリッジインバータ、ＩＧＢＴＱ２とＱ４が負の電圧を出力するハーフブリッジインバータとして機能している。
【０００９】
この回路では双方向スイッチを構成しているＩＧＢＴ（Ｑ３、Ｑ４）のエミッタ-コレクタ間に高い電圧（直流電源の正極Ｐと中性極Ｍとの間の電圧、又は中性極Ｍと負極Ｎとの間の電圧）がかかるため、エミッタ-コレクタ間の耐圧が高い特殊なＩＧＢＴ（逆阻止形ＩＧＢＴ）が必要になる。このため、この回路は近年になって実用化されたものである。
【００１０】
交流出力には、ＩＧＢＴＱ１がオンすると直流電源の正極Ｐの電位が、双方向スイッチがオンすると中性点の電位が、ＩＧＢＴＱ２がオンすると負極Ｎの電位が、各々出力され、３レベルの電圧波形が得られる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−２９６１１０号公報
【特許文献２】特開２００８−１９３７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の解決する第１の課題は、３レベルインバータ回路を適用したユニット型インバータにおいて、並列運転時の各ユニットの出力電流のバランスを確実にとることである。特に３レベルインバータでは従来のインバータにない直流電源の中性極Ｍに接続されるＩＧＢＴ（Ｔ３、Ｔ４）で構成された双方向スイッチが追加されているため、このＩＧＢＴを含めたＰＷＭパルスパターンでの電流バランス調整方法の確立と電流調整回路の簡素化である。
【課題を解決するための手段】
【００１３】
上述の課題を解決するために、第1の発明においては、正極と負極と中性極を備えた直流電源から交流電圧を作り出すインバータ装置であって、前記直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続したＩＧＢＴを直列接続した上下アームと、前記直流電源の中性極と前記上下アームの直列接続点との間に接続されるＩＧＢＴを逆並列接続した双方向スイッチと、からなる３レベル変換回路を適用したインバータユニットを複数台備え、前記各インバータユニットの交流出力端子同士を並列接続し、共通の制御装置から前記各ユニット内のＩＧＢＴにパルス信号を与えるユニットインバータ装置において、前記各ユニット内部に、各々のユニットの交流出力電流を検出する電流検出器と、各ユニットの出力電流と全ユニットの出力電流の平均値との差分を検出する出力電流偏差検出回路と、出力電流の極性に応じて電流偏差の絶対値を求める電流偏差絶対値回路と、パルス信号の立上がりを遅延するオン信号遅延回路とを有し、自ユニットの電流の絶対値が全ユニットの出力電流の平均値より大きくかつ出力電流の極性が正の時には、上アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち下アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号立上がりを電流偏差の絶対値に応じて遅延させ、自ユニットの電流の絶対値が平均より大きくかつ出力電流の極性が負のときには、下アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち上アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号の立上がりを電流偏差の絶対値に応じて遅延させる。
【００１４】
第２の発明においては、正極と負極と中性極を備えた直流電源から交流電圧を作り出すインバータ装置であって、前記直流電源の正極と負極との間に接続されるそれぞれダイオードを逆並列に接続したＩＧＢＴを直列接続した上下アームと、前記直流電源の中性極と前記上下アームの直列接続点との間に接続されるＩＧＢＴを逆並列接続した双方向スイッチと、からなる３レベル変換回路を適用したインバータユニットを複数台備え、前記各インバータユニットの交流出力端子同士を並列接続し、共通の制御装置から前記各ユニット内のＩＧＢＴにパルス信号を与えるユニットインバータ装置において、前記各ユニット内部に、各々のユニットの交流出力電流を検出する電流検出器と、各ユニットの出力電流と全ユニットの出力電流の平均値との差分を検出する出力電流偏差検出回路と、パルス信号の立上がりを遅延するオン信号遅延回路とを有し、自ユニットの電流が全ユニットの出力電流の平均値より大きい時には、上アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち下アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号立上がりを電流偏差の絶対値に応じて遅延させ、自ユニットの電流が出力電流の平均値より小さい時には、下アームのＩＧＢＴ用パルス信号と前記双方向スイッチを構成するＩＧＢＴのうち上アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号の立上がりを電流偏差の絶対値に応じて遅延させる。
【発明の効果】
【００１５】
本発明では、各ユニットに、電流検出器と、出力電流偏差検出回路と、電流偏差絶対値回路と、オン信号遅延回路とを有し、自ユニットの電流が全ユニットの平均値より大きくかつ極性が正の時には、上アームのＩＧＢＴ用パルス信号と双方向スイッチのＩＧＢＴのうち下アームのＩＧＢＴと排他的動作をするＩＧＢＴ用のパルス信号立上がりを電流偏差の絶対値に応じて遅延させ、自ユニットの電流の絶対値が平均より大きくかつ出力電流の極性が負のときには、下アームのＩＧＢＴ用パルス信号と双方向スイッチのＩＧＢＴのうち上アームのＩＧＢＴと互いに排他的動作をするＩＧＢＴ用のパルス信号の立上がりを電流偏差の絶対値に応じて遅延させるようにしている。
【００１６】
この結果、各ユニットの出力電流を簡単な制御回路で確実にバランスさせることが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例を示す回路図である。
【図２】第１の実施例の動作を説明する動作波形図である。
【図３】オン遅延回路の構成例を示す。
【図４】本発明の第２の実施例を示す回路図である。
【図５】第２の実施例の動作を説明する動作波形図である。
【図６】本発明の効果を説明するための回路図である。
【図７】本発明の効果を説明するための動作図Ａである。
【図８】本発明の効果を説明するための動作図Ｂである。
【図９】従来例を示す回路図である。
【図１０】本発明が対象とする３レベルインバータの回路図である。
【図１１】３レベルインバータの動作説明図である。
【発明を実施するための形態】
【００１８】
本発明の要点は、各３レベルユニットインバータに、出力電流検出器を設け、各々の出力を抵抗を介して渡り線で接続し、抵抗の両端電圧を検出して全ユニットの出力電流の平均値と自ユニットの電流値との偏差を求め、偏差量に応じて制御すべき対象となるＩＧＢＴのオンパルスの立上がりを遅延させて、各インバータユニットの出力電流をバランスさせるようにしている点である。
【実施例１】
【００１９】
図１に、本発明の第1の実施例を示す。双方向スイッチを用いた３レベルインバータ回路を適用したユニットインバータを３台（ＵＮ１〜ＵＮ３）並列接続した構成である。各ユニットの主回路構成は１相分を示してあり、単相インバータの場合１相分の回路を２回路分、三相インバータの場合１相分の回路を３回路分用いて構成される。また、各ユニットの内部構成は同じであるので、ユニット１（ＵＮ１）について説明する。各ユニットインバータは主制御装置ＭＣからの共通のオンオフ信号を各ユニットのローカル制御回路に入力し、電流バランス制御回路とゲート駆動回路を通して主回路ＩＧＢＴＱ１〜Ｑ４にオンオフ信号を与える。主回路は直流電源としてのコンデンサＣ１とＣ２の直列回路とＩＧＢＴＱ１とＱ２の直列回路とが並列接続され、ＩＧＢＴＱ１とＱ２の直列接続点とコンデンサＣ１とＣ２の直列接続点との間にＩＧＢＴＱ３とＱ４を逆並列接続した双方向スイッチが、またＩＧＢＴＱ１とＱ２の直列接続点と負荷ＬＤとの間にリアクトルＬ１とコンデンサＣ３からなる交流フィルタ、ユニット並列接続用リアクトルＬ２及びインバータ出力電流検出用の電流検出器ＣＴが、各々接続される。
【００２０】
このような構成における電流バランス制御について説明する。インバータ出力電流検出用の電流検出器ＣＴからの検出値（電圧）を電流アンプＧ１で増幅して、この電流アンプＧ１の出力電圧を電流検出用抵抗ＲＩを介して各ユニット間を渡り線Ａで接続する。また各ユニットのローカル制御回路のグランド電位ＧＮＤは渡り線Ｂで接続する。このように構成すると、各ユニットの電流検出用抵抗ＲＩが同じ値の場合、渡り線Ａの電位は各ユニットの電流検出器の出力電圧の平均値になる。即ち、これは全ユニットの出力電流の平均値に比例した電圧である。
【００２１】
図２に電流バランス制御の動作波形を示す。各ユニット内に於ける抵抗ＲＩの両端電圧は全ユニットの平均電流値と自ユニットの電流値との電流偏差値に比例した電圧となる。この電圧を差動増幅器（出力電流偏差検出アンプ）Ｇ２で検出する。極性判別用コンパレータＣＰ１とＣＰ２、掛算器ＭＬ１とＭＬ２、下限値をゼロに設定したリミッタＬＭ１とＬＭ２を用いて、全ユニットの平均電流（Ｉｏ）ＡＶＥに対する自ユニットの増分を求めて、オン遅延回路ＤＬ１〜ＤＬ４に入力する。即ち、出力電流が正の期間で自ユニット電流（絶対値）が平均電流（絶対値）より大きい場合はコンパレータＣＰ１の出力がハイレベル（Ｈ）となり、掛算器ＭＬ１の出力には増分が出力され、下限値ゼロリミッタ回路ＬＭ１を通してＩＧＢＴＱ１用のオン遅延回路ＤＬ１とＩＧＢＴＱ４用のオン遅延回路ＤＬ４に入力される。
【００２２】
出力電流が負の期間で自ユニット電流（絶対値）が平均電流（絶対値）より大きい場合はコンパレータＣＰ２の出力がハイレベル（Ｈ）となり、掛算器ＭＬ２の出力には増分が出力され、下限値をゼロに設定したリミッタ回路ＬＭ２を通してＩＧＢＴＱ２用のオン遅延回路ＤＬ２とＩＧＢＴＱ３用のオン遅延回路ＤＬ３に入力される。ここで、差動増幅器Ｇ２の出力は反転器ＩＮ１で反転されているので、出力電流が負の期間で増分が正の値として出力される。
【００２３】
また、自ユニット電流（絶対値）が平均電流（絶対値）より小さい場合には下限値ゼロが出力される。この様な制御動作の結果、各オン遅延回路ＤＬ１〜ＤＬ４では電流増分に比例した時間オンパルスの立上がりを遅延する。即ち、電流が正の期間ではＩＧＢＴＱ１とＱ４のオンパルスの立上がりを電流増分に比例した時間遅延させ、電流が負の期間ではＩＧＢＴＱ２とＱ３のオンパルスの立上がりを電流増分に比例した時間遅延させる。
【００２４】
オン遅延回路の構成例を図３に示す。主制御装置からのオン信号の立上がりを遅延させる抵抗Ｒｘ、コンデンサＣｘ及びダイオードＤｘからなる遅延回路のコンデンサＣｘの電圧と電流増分に相当する電圧をコンパレータＣＰ３で比較し、コンパレータＣＰ３の出力とオンオフ信号の積をアンドゲートＡＮＤで求めて、この出力をゲート駆動回路へ入力する構成である。電流の増分に応じた時間だけ、オンオフ信号のオンパルスの立上がりを遅延させることができる。
【００２５】
以上の制御により、自ユニットの出力電流（絶対値）が平均（絶対値）より大きい場合には、オンパルスのオン時間を短縮して自ユニットの出力電流が減少する。また、自ユニットの出力電流（絶対値）が平均（絶対値）より小さい場合には、パルス調整は行われず自ユニットの出力電流はそのまま維持する。
【００２６】
この結果、各ユニットの出力電流は小さいものに合わせるように調整され、アンバランスが補正される。
【実施例２】
【００２７】
図４に、本発明の第２の実施例を示す。システム構成および主回路の構成は実施例１と同じである。実施例２は実施例１のローカル制御回路を簡素化した改良版のシステムである。実施例１の電流バランス制御回路からコンパレータＣＰ１、ＣＰ２、掛算器ＭＬ１、ＭＬ２、下限値ゼロリミッタＬＭ１、ＬＭ２を削除した構成である。
【００２８】
このような構成における電流バランス制御について説明する。インバータ出力電流検出用の電流検出器ＣＴからの検出値（電圧）を電流アンプＧ１で増幅して、この電流アンプＧ１の出力電圧を電流検出用抵抗ＲＩを介して各ユニット間を渡り線Ａで接続する。また各ユニットのローカル制御回路のグランド電位ＧＮＤは渡り線Ｂで接続する。このように構成すると、各ユニットの電流検出用抵抗ＲＩが同じ値の場合、渡り線Ａの電位は各ユニットの電流検出器の出力電圧の平均値になる。即ち、これは全ユニットの出力電流の平均値に比例した電圧である。
【００２９】
図５に、電流バランス制御の動作波形を示す。各ユニット内に於ける抵抗ＲＩの両端電圧は全ユニットの平均電流値と自ユニットの電流値との電流偏差値に比例した電圧となる。この電圧を差動増幅器（出力電流偏差検出アンプ）Ｇ２で検出する。実施例１とは異なり電流偏差検出回路に絶対値を検出する機構が含まれておらず、極性に関係なく電流の差分を検出する回路になっている。電流偏差を検出する差動増幅器Ｇ２によって検出された出力電流の偏差に基づいて主制御回路ＭＣからのオン信号の立上がりを遅延することによって電流のアンバランスを補正する構成である。
【００３０】
電流バランス制御の動作は下記のようになる。出力電流の偏差をＩＧＢＴＱ１及びＱ４のオンパルスの立上がりを遅延させるオン遅延回路ＤＬ１とＤＬ４に入力し、この出力電流の偏差値に比例してＩＧＢＴＱ１及びＱ４用のオンパルスの立上がりを遅延する。
また、出力電流偏差である差動増幅器Ｇ２の出力の極性を反転器ＩＮ１で反転した値をＩＧＢＴＱ２及びＱ３のオンパルスの立上がりを遅延させるオン遅延回路ＤＬ２とＤＬ３に入力し、この出力電流の偏差値に比例してＩＧＢＴＱ２及びＱ３用のオンパルスの立上がりを遅延する。
【００３１】
以上の制御による効果を以下に説明する。実施例２では、実施例１と同様に、自ユニットの出力電流の絶対値が全ユニットの平均値（絶対値）より大きい場合に、オンパルスの立上がり時間を遅らせてオンパルス幅を短縮することで電流を減少させるようにしている。
実施例２の動作では、自ユニットの出力電流の絶対値が全ユニットの出力電流の平均値より小さい場合にもＰＷＭパルスの幅を調整しているが、このパルス調整は出力電流の増減に影響していない。従って、結果的に実施例１と同様の出力電流の補正効果が得られる。即ち、各ユニット出力電流の絶対値が全ユニットの出力電流の平均値より大きい場合のみ、電流を減少するように調整する補正効果が得られる。
【００３２】
この理由を図６〜図８を用いて説明する。図６は出力電圧が正で、出力電流が正の期間のＩＧＢＴＱ１〜Ｑ４のオンオフと電流の経路を示している。図６（ａ）がＩＧＢＴＱ１がオンしている時の経路で直流電源の正極Ｐから出力リアクトルに電流を流す。図６（ｂ）はＩＧＢＴＱ１をオフし、ＩＧＢＴＱ４をオンさせた時の電流経路で、直流電源の中性極Ｍから出力リアクトルに電流を流す。図６（ｃ）はＩＧＢＴＱ３とＱ４をオンさせた時の電流経路であるが、電流はＩＧＢＴＱ３のオンオフに関わらすＩＧＢＴＱ４を流れる。
【００３３】
図７と図８に、出力電圧が正（Ｖｏ＞０）、出力電流が正（Ｉｏ＞０）のときの動作波形例を示す。図７は自ユニットの出力電流（絶対値）が全ユニットの平均電流（絶対値）より大きい場合の動作波形である。自ユニットの出力電流が平均電流より大きい場合にはＩＧＢＴＱ１とＱ４のオンパルスの立上がりを遅延する。ここで、Ｖｏ＞０の時はＩＧＢＴＱ４はオン状態が続いているため（立上がりエッジが存在しないため）、実際にはＩＧＢＴＱ１のオンパルスの立上がりだけが遅延する。このオンパルスの立上がりの遅延によりＩＧＢＴＱ１のオン時間が短縮されるためユニットの出力電流は減少する。
【００３４】
図８は自ユニットの出力電流（絶対値）が全ユニットの平均電流（絶対値）より小さい場合の動作波形である。自ユニット電流が平均電流より小さい場合にはＩＧＢＴＱ２とＱ３のオンパルスの立上がりを遅延する。ここで、Ｖｏ＞０の時はＩＧＢＴＱ２はオフ状態が続いているため（立上がりエッジが存在しないため）、実際にはＩＧＢＴＱ３のオンパルスの立上がりだけが遅延する。しかし、Ｉｏ＞０のときＩＧＢＴＱ３には電流が流れない（逆並列に接続したＩＧＢＴＱ４が通流している）ため、ＩＧＢＴＱ３のオン時間が短縮されても出力電流には影響しない。
【００３５】
このように電流の絶対値を検出する回路を省略した実施例２においても実施例１と同様に、出力電流の絶対値が大きいユニットの電流を減少するように機能し、その結果ユニット間の出力電流のアンバランスを補正することができる。従って、実施例１より簡素化した回路で同様の効果が得られるメリットがある。
【００３６】
尚、上記実施例には双方向スイッチとしてＩＧＢＴを逆並列接続した構成例を示したが、ＩＧＢＴとダイオードを組合わせた構成の場合にも適用可能である。またオンパルス幅を短縮して電流の増分を減少させる構成を示したが、オフパルスの時間や比率を長くする構成や電流の少ないユニットの電流を増加させる構成でも実現可能である。
【産業上の利用可能性】
【００３７】
本発明は、ユニットを並列接続して大容量の変換器を構成する技術であり、無停電電源装置、瞬低補償装置などへの適用が可能である。
【符号の説明】
【００３８】
Ｑ１、Ｑ２、Ｑｕ１、Ｑｕ２、Ｑｖ１、Ｑｖ２、Ｑｗ１、Ｑｗ２・・・ＩＧＢＴ
Ｑ３、Ｑ４、Ｑｕ３、Ｑｕ４、Ｑｖ３、Ｑｖ４、Ｑｗ３、Ｑｗ４・・・ＩＧＢＴ
Ｄｕ１，Ｄｕ２、Ｄｖ１、Ｄｖ２、Ｄｗ１、Ｄｗ２、Ｄｘ・・・ダイオード
Ｌ１，Ｌ２、Ｌｕ１、Ｌｕ２、Ｌｖ１、Ｌｖ２、Ｌｗ１、Ｌｗ２・・・リアクトル
Ｃ１〜Ｃ３、Ｃｕ、Ｃｖ、Ｃｗ、Ｃｘ・・・コンデンサ          ＬＤ・・・負荷
ＵＮ１〜ＵＮ３・・・ユニット          ＬＣ、ＬＣ０・・・ローカル制御回路
ＭＣ，ＭＣ０・・・主制御装置          ＤＬ１〜ＤＬ４・・・オン遅延回路
ＧＤＵ１〜ＧＤＵ４・・・ゲート駆動回路          ＲＩ、Ｒｘ
ＣＰ１〜ＣＰ３・・・コンパレータ          Ｇ１、Ｇ２・・・増幅器
ＭＬ１、ＭＬ２・・・掛算器          ＬＭ１、ＬＭ２・・・リミッタ
ＡＮＤ・・・論理積ゲート          ＩＮ１・・・反転器
【図１】
0005891940.tif 000002
【図２】
0005891940.tif 000003
【図３】
0005891940.tif 000004
【図４】
0005891940.tif 000005
【図５】
0005891940.tif 000006
【図６】
0005891940.tif 000007
【図７】
0005891940.tif 000008
【図８】
0005891940.tif 000009
【図９】
0005891940.tif 000010
【図１０】
0005891940.tif 000011
【図１１】
0005891940.tif 000012