(57)【特許請求の範囲】
【請求項１】
第１の半導体チップと、
上面が前記第１の半導体チップの上面と向かい合って配置され、前記第１の半導体チップのサイズよりも小さい第２の半導体チップと、
前記第２の半導体チップの側面から外方に向かって形成された拡張部と、
上面が前記第１の半導体チップの上面と向かい合って配置され、かつ、上面が前記第２の半導体チップの下面と向かい合って配置された配線基板とを備え、
前記第２の半導体チップの下面および前記拡張部の下面の上に形成され、前記配線基板と接続された第１の配線をさらに備えており、
前記第１の配線は、前記配線基板上に形成された相異なる複数のランドを介して前記配線基板と接続されていることを特徴とする半導体装置。
【請求項２】
前記配線基板の上面における前記第２の半導体チップの下に位置する領域には、凹部が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体チップと前記配線基板とは、ピラーを介して接続されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の配線と前記配線基板とは、バンプを介して接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記拡張部に形成され、前記拡張部を貫通する第１のビアと、
前記第２の半導体チップの上面および前記拡張部の上面の上に形成され、バンプを介して前記第１の半導体チップと接続された第２の配線とをさらに備え、
前記第１のビアは、前記第１の配線と前記第２の配線とを接続していることを特徴とする請求項１に記載の半導体装置。
【請求項６】
第１の半導体チップと、
上面が前記第１の半導体チップの上面と向かい合って配置され、前記第１の半導体チップのサイズよりも小さい第２の半導体チップと、
前記第２の半導体チップの側面から外方に向かって形成された拡張部と、
上面が前記第１の半導体チップの上面と向かい合って配置され、かつ、上面が前記第２の半導体チップの下面と向かい合って配置された配線基板と、
前記第２の半導体チップの下面および前記拡張部の下面の上に形成され、前記配線基板と接続された第１の配線と、
前記拡張部に形成され、前記拡張部を貫通する第１のビアと、
前記第２の半導体チップの上面および前記拡張部の上面の上に形成され、バンプを介して前記第１の半導体チップと接続された第２の配線とを備え、
前記拡張部に形成され、前記拡張部を貫通する第２のビアと、
前記拡張部の上面の上に形成され、バンプを介して前記第１の半導体チップと接続された第３の配線と、
前記拡張部の下面の上に形成され、前記配線基板と接続された第４の配線とをさらに備え、
前記第１のビアは、前記第１の配線と前記第２の配線とを接続しており、
前記第２のビアは、前記第３の配線と前記第４の配線とを接続していることを特徴とする半導体装置。
【請求項７】
第１の半導体チップと、
上面が前記第１の半導体チップの上面と向かい合って配置され、前記第１の半導体チップのサイズよりも小さい第２の半導体チップと、
前記第２の半導体チップの側面から外方に向かって形成された拡張部と、
上面が前記第１の半導体チップの上面と向かい合って配置され、かつ、上面が前記第２の半導体チップの下面と向かい合って配置された配線基板と、
前記第２の半導体チップの下面および前記拡張部の下面の上に形成され、前記配線基板と接続された第１の配線と、
前記拡張部に形成され、前記拡張部を貫通する第１のビアと、
前記第２の半導体チップの上面および前記拡張部の上面の上に形成され、バンプを介して前記第１の半導体チップと接続された第２の配線とを備え、
前記拡張部に形成され、前記拡張部を貫通する第２のビアと、
前記拡張部の上面の上に形成され、バンプを介して前記第１の半導体チップと接続された第３の配線とをさらに備え、
前記第１のビアは、前記第１の配線と前記第２の配線とを接続しており、
前記第２のビアは、前記第１の配線と前記第３の配線とを接続していることを特徴とする半導体装置。
【請求項８】
前記第１の配線と前記配線基板とは、バンプを介して接続されていることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＣｏＣ（Chip on Chip）型の半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、小型化および薄型化に加えて、高性能化を合わせて実現する必要性が高まっている。その事例として、チップの機能面同士をバンプ等の接合部材を介して接合するＣｏＣ型の半導体装置が広く普及している。ＣｏＣ型の半導体装置の場合、上下チップ間の信号制御の高速化、および異種プロセスにて構成されたチップ同士の組合せが可能となり、半導体装置の汎用性が向上する。【０００３】
特許文献１には、ＣｏＣ型の半導体装置が記載されている。【０００４】
特許文献１に記載の従来の半導体装置は、マザー基板と、マザー基板の上に配置された第１のチップと、第１のチップの上に配置された第２のチップとを有している。【０００５】
第１のチップと第２のチップとは、はんだバンプを介して接続されている。第２のチップ（上側のチップ）のサイズは、第１のチップ（下側のチップ）のサイズよりも大きく、第２のチップの周縁部は、第１のチップの側面よりも側方に突出している。突出した第２のチップの周縁部は、はんだ電極を介してマザー基板に接続されている。【０００６】
第１のチップの機能は、第１のチップと第２のチップとを接続するはんだバンプ、第２のチップ内の配線、および第２のチップとマザー基板とを接続するはんだ電極を介して、マザー基板に引き出される。第２のチップの機能は、第２のチップとマザー基板とを接続するはんだ電極を介して、マザー基板に引き出される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１４６７２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体装置では、以下の問題がある。【０００９】
従来の半導体装置では、第１のチップの機能および第２のチップの機能の両方が、はんだ電極を介して、マザー基板に引き出される。【００１０】
しかしながら、マザー基板の配線リソースは少なく、配線自由度が小さい。このため、引き出された第１のチップの機能および第２のチップの機能の両方に対応するだけの十分な配線を、マザー基板に形成できず、半導体装置の性能が低下するという問題がある。【００１１】
前記に鑑み、本発明の目的は、ＣｏＣ型の半導体装置において、半導体チップの機能を引き出す配線リソースの増加により、半導体装置の性能を向上することである。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明に係る半導体装置は、第１の半導体チップと、上面が第１の半導体チップの上面と向かい合って配置され、第１の半導体チップのサイズよりも小さい第２の半導体チップと、第２の半導体チップの側面から外方に向かって形成された拡張部と、上面が第１の半導体チップの上面と向かい合って配置され、かつ、上面が第２の半導体チップの下面と向かい合って配置された配線基板とを備え、第２の半導体チップの下面および拡張部の下面の上に形成され、配線基板と接続された第１の配線をさらに備えていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ＣｏＣ型の半導体装置において、半導体チップの機能を引き出す配線リソースが増加するため、半導体装置の性能を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示す断面図である。
【図２】図２は、本発明の第１の実施形態の変形例１に係る半導体装置の構成を模式的に示す断面図である。
【図３】図３は、本発明の第１の実施形態の変形例２に係る半導体装置の構成を模式的に示す断面図である。
【図４】図４は、本発明の第１の実施形態の変形例３に係る半導体装置の構成を模式的に示す断面図である。
【図５】図５は、本発明の第２の実施形態に係る半導体装置の構成を模式的に示す断面図である。
【図６】図６は、本発明の第３の実施形態に係る半導体装置の構成を模式的に示す断面図である。
【図７】図７は、本発明の第３の実施形態の変形例１に係る半導体装置の構成を模式的に示す断面図である。
【図８】図８は、本発明の第３の実施形態の変形例２に係る半導体装置の構成を模式的に示す断面図である。
【図９】図９は、本発明の第１の実施形態に係る半導体装置の製造工程の一例を模式的に示す断面図である。
【図１０】図１０は、本発明の第１の実施形態に係る半導体装置の製造工程の一例を模式的に示す断面図である。
【図１１】図１１は、本発明の第１の実施形態に係る半導体装置の製造工程の一例を模式的に示す断面図である。
【図１２】図１２は、本発明の第１の実施形態に係る半導体装置の製造工程の一例を模式的に示す断面図である。
【発明を実施するための形態】
【００１５】
本発明に係る半導体装置について図面を用いて説明する。全ての図面において共通する構成要素には同じ符号を付し、適宜説明を省略する。
【００１６】
（第１の実施形態）
図１は、本実施形態に係る半導体装置１００の一部の構成を模式的に示す断面図である。
【００１７】
半導体装置１００は、第１の半導体チップである半導体チップ１と、第２の半導体チップである半導体チップ２と、拡張部９と、配線基板３とを備えている。半導体チップ２は、配線基板３の上に搭載されている。半導体チップ１は、半導体チップ２の上に積層され、かつ、配線基板３の上に搭載されている。半導体チップ１と半導体チップ２とは、バンプ４を介して接続されている。半導体チップ１と配線基板３とは、バンプ５を介して接続されている。
【００１８】
半導体チップ１は、シリコン基板の上に形成され、かつ、電気特性機能を有する回路６と、回路６の上に形成され、かつ、回路６と接続された再配線層（ＲＤＬ、Re-Distribustion Layer）７とを有する。半導体チップ１は、上面における周縁部の上に形成され、かつ、各々が配線基板３と電気的に接続する複数の入出力パッド１３と、上面における中央部の上に形成され、かつ、各々が半導体チップ２と電気的に接続する複数の入出力パッド（図示省略）とをさらに有する。本明細書において、「半導体チップ１の上面」とは、ＲＤＬ７が形成された側の面である。
【００１９】
上記構成により、半導体チップ１の機能は、ＲＤＬ７と入出力パッド１３とバンプ５とを介して配線基板３に引き出すことができる。
【００２０】
半導体チップ２は、シリコン基板の上に形成され、かつ、電気特性機能を有する回路８を有する。半導体チップ２は、上面の上に形成され、かつ、各々が半導体チップ１と電気的に接続する複数の入出力パッド（図示省略）をさらに有する。本明細書において、「半導体チップ２の上面」とは、回路８が形成された側の面である。
【００２１】
半導体チップ２のサイズは、半導体チップ１のサイズよりも小さい。半導体チップ２の上面は、半導体チップ１の上面と向かい合っている。
【００２２】
拡張部９は、半導体チップ２の側面に接触し、かつ、半導体チップ２の側面から外方に向かって形成されている。拡張部９は、絶縁性であり、例えば、樹脂からなる。半導体チップ２と拡張部９とから、拡張型半導体チップが構成されている。拡張型半導体チップのサイズは、半導体チップ１のサイズよりも小さく、半導体チップ１の周縁部は、拡張型半導体チップの側面よりも側方に突出している。
【００２３】
半導体装置１００は、第１の配線である配線１０をさらに備えている。配線１０は、拡張型半導体チップの下面（言い換えれば、半導体チップ２の下面および拡張部９の下面）の上に、半導体チップ２の周縁部から拡張部９に亘って形成されている。配線１０は、配線基板３と接続されている。本明細書において、「拡張型半導体チップの下面」とは、配線基板３と向かい合う面である。
【００２４】
上記構成により、半導体チップ２の機能は、バンプ４とＲＤＬ７と入出力パッド１３とバンプ５とを介して配線基板３に引き出すことができる。
【００２５】
配線基板３は、上面の上に形成された複数のランド１１，１２と、下面の上に形成された複数の外部端子１５，１７と、内部に形成された複数の配線経路１４，１６とを有する。
【００２６】
配線基板３の上面は、半導体チップ１の上面と向かい合っているとともに、半導体チップ２の下面と向かい合っている。本明細書において、「配線基板３の上面」とは、ランド１１，１２が形成された面である。
【００２７】
配線経路１４は、ランド１１と外部端子１５とを接続している。配線経路１６は、ランド１２と外部端子１７とを接続している。
【００２８】
ランド１１は、バンプ５を介して、半導体チップ１の入出力パッド１３と接続されているとともに、配線１０の一部と接続されている。ランド１２は、配線１０の一部、具体的には、配線１０におけるランド１１と接続する部分とは異なる部分と接続されている。ランド１１，１２と配線１０との接続は、例えば、導電性のペースト（図示省略）をランド１１，１２または配線１０に塗布することにより行うことが可能である。その他に例えば、ランド１１，１２と配線１０との接続は、ランド１１，１２と配線１０とを接触させた状態で振動を与えることにより行うことも可能である。
【００２９】
上記構成により、半導体チップ１，２の機能を、ランド１１から配線基板３内の配線経路１４を介して外部端子１５へ引き出し、さらに、ランド１２から配線基板３内の配線経路１６を介して外部端子１７へ引き出すことができる。
【００３０】
本実施形態によると、半導体チップ１，２の上面同士が互いに向かい合って配置され、半導体チップ２よりも半導体チップ１が側方に突出した半導体装置において、半導体チップ１の機能引き出しに、半導体チップ１のＲＤＬ７を使用することができる。さらに、半導体チップ２の機能引き出しにも、半導体チップ１のＲＤＬ７を使用することができる。ＲＤＬ７は、半導体チップ１が個片化される前のウエハの状態で形成されることが好ましい。これにより、半導体チップ１を個片化した後にＲＤＬを形成する場合と比べて、ＲＤＬ７を効率的に形成することができる。
【００３１】
さらに、半導体チップ１，２の機能引き出しに、配線１０を使用することが可能になる。これにより、配線リソースが増加し、引き出し配線の自由度の向上を実現できる。このような配線リソースの増加および引き出し配線の自由度の向上により、半導体装置の小型化および薄型化の要求を満たしつつ、半導体装置の性能を向上することができる。
【００３２】
（第１の実施形態の変形例１）
図２は、本変形例に係る半導体装置１１０の構成を模式的に示す断面図である。なお、図２において、簡略的に図示する為に、符号１，４〜９，１３〜１７の図示を省略している。
【００３３】
図２に示すように、半導体装置１１０は、バンプ１８をさらに有する。バンプ１８は、配線基板３のランド１１，１２と配線１０との間に介在している。バンプ１８を介して、配線基板３と配線１０とが接続されている。
【００３４】
この構成により、半導体チップ２の厚みを薄くすることが可能である。さらに、半導体チップ２と配線基板３との距離が大きくなり、半導体チップ２が放熱しやすくなる。さらに、配線１０とランド１１，１２との接続をバンプ１８により安定的に保つことができる。
【００３５】
（第１の実施形態の変形例２）
図３は、本変形例に係る半導体装置１２０の構成を模式的に示す断面図である。なお、図３において、簡略的に図示する為に、符号１，４〜９，１３〜１７の図示を省略している。
【００３６】
図３に示すように、半導体装置１２０は、第１の実施形態の配線基板３の代わりに、配線基板３３を備え、バンプ３８をさらに有する。配線基板３３は、第１の実施形態のランド１２の代わりに、ランド３２を有する。
【００３７】
配線基板３３の上面には、ランド１１が配置された領域よりもランド３２が配置された領域（言い換えれば、半導体チップ２の下に位置する領域）が低くなるように、段差１９が形成されている。配線基板３３の上面における半導体チップ２の下に位置する領域には、凹部が形成されている。凹部の底面の上には、ランド３２が形成されている。バンプ３８は、配線基板３３のランド３２と配線１０との間に介在している。
【００３８】
この構成により、半導体チップ２と配線基板３３との距離が大きくなり、半導体チップ２が放熱しやすくなるため、放熱性を高めることができる。さらに、放熱部材を取り付けることで、放熱性をさらに高めることも可能である。
【００３９】
（第１の実施形態の変形例３）
図４は、本変形例に係る半導体装置１３０の構成を模式的に示す断面図である。なお、図４において、簡略的に図示する為に、符号４，６〜１０，１２，１４〜１７の図示を省略している。
【００４０】
図４に示すように、半導体装置１３０は、第１の実施形態のバンプ５の代わりに、ピラー２０を有する。ピラー２０は、配線基板３のランド１１と半導体チップ１の入出力パッド１３との間に介在している。ピラー２０を介して、配線基板３と半導体チップ１とが接続されている。
【００４１】
接合部材として、バンプではなく柱状のピラー２０を用いることにより、接合部材の幅を、ランド１１の接合部の面積および入出力パッド１３の接合部の面積に応じて調整することが容易になるとともに、接合部材の高さを、半導体チップ２の厚みに応じて調整することが容易になる。具体的には例えば、半導体チップ２の厚みを薄くした場合、ランド１１の接合部の面積および入出力パッド１３の接合部の面積は保ったままで、ピラー２０の高さのみを低くすることが容易になり、半導体装置の薄型化が容易に実現できる。本明細書において、「ランド１１の接合部」とは、ランド１１における接合部材と接合する部分である。「入出力パッド１３の接合部」とは、入出力パッド１３における接合部材と接合する部分である。
【００４２】
さらに、ランド１１の接合部の面積および入出力パッド１３の接合部の面積を、バンプを用いる場合と比べて、小さくすることが可能であり、半導体装置の小型化が実現できる。
【００４３】
（第２の実施形態）
図５は、本実施形態に係る半導体装置２００の一部の構成を模式的に示す断面図である。本実施形態に係る半導体装置２００について、第１の実施形態に係る半導体装置１００と共通する構成についての説明は省略し、相違点について説明する。
【００４４】
半導体装置２００は、第１のビアであるビア２１と、第２の配線である配線２２とをさらに備え、第１の実施形態の配線１０の代わりに、配線５０を備えている。
【００４５】
ビア２１は、拡張部９に形成され、かつ、配線基板３の上面に対して垂直な方向に拡張部９を貫通している。配線２２は、拡張型半導体チップの上面（言い換えれば、半導体チップ２の上面および拡張部９の上面）の上に、半導体チップ２の周縁部から拡張部９に亘って形成されている。配線５０は、拡張型半導体チップの下面（言い換えれば、半導体チップ２の下面および拡張部９の下面）の上に、半導体チップ２の周縁部から拡張部９に亘って形成されている。
【００４６】
ビア２１は、配線５０と配線２２とを接続している。配線２２は、半導体チップ２の入出力パッド（図示省略）と接続されている。これにより、配線２２を、半導体チップ２の機能を引き出す配線として利用できる。さらに、配線２２は、バンプ４を介して、半導体チップ１のＲＤＬ７と接続されている。これにより、配線２２を、半導体チップ１の機能を引き出す配線として利用できる。配線５０は、配線基板３のランド１２と接続されている。
【００４７】
本実施形態によると、半導体装置２００が、ビア２１および配線２２をさらに備え、第１の実施形態の配線１０の代わりに、配線５０を備えている。これにより、半導体チップ１，２の機能を配線基板３に引き出す経路が増加するため、配線リソースが増加し、半導体装置の性能を向上することができる。
【００４８】
さらに、配線リソースの増加により、小型化および薄型化の制約となる配線を削除するなどして、半導体装置のさらなる小型化および薄型化を達成できる。
【００４９】
本実施形態では、第１の実施形態の変形例１のように、配線５０とランド１２との間に、バンプを介在させてもよい。これにより、上述した第１の実施形態の変形例１と同様の効果を発揮することができる。
【００５０】
本実施形態では、第１の実施形態の変形例２のように、配線基板の上面における半導体チップ２の下に位置する領域に凹部を形成し、凹部の底面の上に形成されたランドと配線５０との間にバンプを介在させてもよい。これにより、上述した第１の実施形態の変形例２と同様の効果を発揮することができる。
【００５１】
本実施形態では、第１の実施形態の変形例３のように、バンプの代わりに、ピラーを用いてもよい。これにより、上述した第１の実施形態の変形例３と同様の効果を発揮することができる。
【００５２】
（第３の実施形態）
図６は、本実施形態に係る半導体装置３００の一部の構成を模式的に示す断面図である。本実施形態に係る半導体装置３００について、第２の実施形態に係る半導体装置２００と共通する構成についての説明は省略し、相違点について説明する。
【００５３】
半導体装置３００は、第２のビアであるビア２３と、第３の配線である配線２４とをさらに備え、第２の実施形態の拡張部９の代わりに拡張部６９と、第２の実施形態の配線５０の代わりに配線６０とを備え、配線２４と入出力パッド１３との間にバンプ４をさらに有している。拡張部６９と半導体チップ２とから、拡張型半導体チップが構成されている。
【００５４】
ビア２３は、拡張部６９に形成され、かつ、配線基板３の上面に対して垂直な方向に拡張部６９を貫通している。ビア２３は、ビア２１よりも外側に位置している。配線２４は、拡張部６９の上面の上に形成されている。配線２４は、配線２２と同時に形成されることが好ましい。
【００５５】
拡張部６９は、第２の実施形態の拡張部９よりも側方に突出している。配線６０は、拡張型半導体チップの下面（言い換えれば、半導体チップ２の下面および拡張部６９の下面）の上に、半導体チップ２の周縁部から拡張部６９に亘って形成されている。
【００５６】
ビア２１は、配線６０と配線２２とを接続している。ビア２３は、配線６０と配線２４とを接続している。配線６０は、配線基板３のランド１１，１２と接続されている。配線２４と半導体チップ１の入出力パッド１３とは、バンプ４を介して接続されている。
【００５７】
上述の第２の実施形態では、バンプ５を介して、半導体チップ１の入出力パッド１３と、配線基板３のランド１１とが接続されている。これに対し、本実施形態では、バンプ４、配線２４、ビア２３及び配線６０を介して、半導体チップ１の入出力パッド１３と、配線基板３のランド１１とが接続されている。よって、本実施形態に係る半導体装置３００は、第２の実施形態のバンプ５を有さない。
【００５８】
本実施形態によると、半導体チップ１，２の機能の引き出しに、バンプではなく、ビア２３を用いることができる。これにより、バンプを形成する必要がなくなり、工程が簡略化される。さらに、バンプの幅よりもビア２３の幅を小さくすることで、半導体装置を小型化できる。
【００５９】
（第３の実施形態の変形例１）
図７は、本変形例に係る半導体装置３１０の構成を模式的に示す断面図である。なお、図７において、簡略的に図示する為に、符号１，３，４，６〜８，１３〜１７の図示を省略している。
【００６０】
図７に示すように、半導体装置３１０は、第４の配線である配線２５をさらに備え、第３の実施形態の配線６０の代わりに配線７０を備えている。
【００６１】
配線２５は、拡張部６９の下面の上に形成されている。配線７０は、拡張型半導体チップの下面（言い換えれば、半導体チップ２の下面および拡張部６９の下面）の上に、半導体チップ２の周縁部から拡張部６９に亘って形成されている。
【００６２】
ビア２１は、配線７０と配線２２とを接続している。ビア２３は、配線２５と配線２４とを接続している。配線７０は、配線基板３のランド１２と接続されている。配線２５は、配線基板３のランド１１と接続されている。
【００６３】
この構成により、ランド１１とランド１２とがそれぞれ個別の引き出し経路となるため、出力経路の自由度が向上し、半導体装置の特性が向上する。
【００６４】
（第３の実施形態の変形例２）
図８は、本変形例に係る半導体装置３２０の構成を模式的に示す断面図である。なお、図８において、簡略的に図示する為に、符号１，４，６〜８，１３〜１７，２１〜２４，６９の図示を省略している。
【００６５】
図８に示すように、半導体装置３２０は、バンプ８８をさらに有する。バンプ８８は、配線基板３のランド１１，１２と配線６０との間に介在している。バンプ８８を介して、配線基板３と配線６０とが接続されている。
【００６６】
この構成により、半導体チップ２と配線基板３との距離が大きくなり、半導体チップ２が放熱しやすくなるため、放熱性を高めることができる。さらに、放熱部材を取り付けることで、放熱性をさらに高めることも可能である。
【００６７】
＜第１の実施形態に係る半導体装置の製造方法＞
図９〜１２は、第１の実施形態に係る半導体装置１００の製造方法の一例を示す図である。
【００６８】
まず、図９に示すように、上面の上に形成された入出力パッド（図示省略）を有し、かつ、下面の上に半導体チップ２の周縁部から拡張部９に亘って配線１０が形成された拡張型半導体チップ９２を準備する。
【００６９】
上面の上にランド１１，１２が形成され、下面の上に外部端子１５，１７が形成され、内部に配線経路１４，１６が形成された配線基板３を準備する。
【００７０】
次に、図１０に示すように、配線１０がランド１１，１２に接続するように、拡張型半導体チップ９２を配線基板３の上に搭載する。拡張型半導体チップ９２と配線基板３との間に接着部材を挿入して、拡張型半導体チップ９２を配線基板３に固着してもよい。
【００７１】
次に、図１１に示すように、配線基板３と電気的に接続するための複数の入出力パッド１３と、半導体チップ２と電気的に接続するための複数の入出力パッド（図示省略）とを有し、かつ、図示を省略した入出力パッドの上にバンプ４が形成された半導体チップ１を準備する。
【００７２】
次に、配線基板３のランド１１の上に、バンプ５を形成する。このとき、バンプ５の最上点が半導体チップ２の上面よりも上に位置するように、バンプ５を形成する。バンプ５の形成方法としては、例えば、電解めっき、搭載または印刷などが考えられる。
【００７３】
次に、拡張型半導体チップ９２の上面の上に、樹脂シート材１０１を塗布する。
【００７４】
次に、入出力パッド１３がバンプ５と対向すると共に、バンプ４が半導体チップ２の入出力パッド（図示省略）と対向するように、拡張型半導体チップ９２が搭載された配線基板３の上方に、半導体チップ１を配置する。
【００７５】
最後に、図１２に示すように、半導体チップ１を、拡張型半導体チップ９２の上に積層するとともに、配線基板３の上に搭載する。このとき、半導体チップ１の入出力パッド１３とバンプ５とが接合される。これにより、バンプ５を介して、配線基板３のランド１１と半導体チップ１の入出力パッド１３とが接続される。さらに、このとき、バンプ４と半導体チップ２の入出力パッド（図示省略）とが接合する。これにより、バンプ４を介して、半導体チップ１の入出力パッド（図示省略）と半導体チップ２の入出力パッド（図示省略）とが接続される。このＣｏＣ接合は、Ｃ４（Controlled Collapse Chip Connection）工法またはスクラブなどで形成される。
【００７６】
以上のようにして、半導体装置１００を製造することができる。
【００７７】
なお、半導体チップ１を搭載する前に、拡張型半導体チップ９２の上面の上に樹脂シート材１０１を形成する代わりに、半導体チップ１を搭載した後に、半導体チップ１と半導体チップ２との間にアンダーフィル樹脂を注入してもよい。
【００７８】
第１〜第３の実施形態およびそれらの変形例において、ＲＤＬ７および配線１０，５０，６０，７０，２２，２５は、半導体チップ１，２の回路６，８内に拡散にて構成されたファイン配線よりも、幅広で厚く形成されていてもよい。この場合、例えば、ＲＤＬ７および配線１０，５０，６０，７０，２２，２５の厚みは、３μｍ〜２０μｍである。この構成により、ＲＤＬ７および配線１０，５０，６０，７０，２２，２５の抵抗をファイン配線の抵抗よりも小さくすることができるため、ＲＤＬ７および／または配線１０，５０，６０，７０，２２，２５を電源供給用の配線として用いる際に、より安定した電源供給が可能である。
【００７９】
また、複数のバンプ４は、１００μｍ以下のピッチで配置されるのが望ましい。バンプ４は、例えば、はんだ、銅（Ｃｕ）またはニッケル（Ｎｉ）などの金属からなる。
【００８０】
また、バンプ５およびピラー２０は、例えば、Ｃｕなどの金属からなる。
【００８１】
また、接続信頼性確保の観点から、配線基板３のランド１１は、半導体チップ１の入出力パッド１３の真下に配置されることが望ましい。配線自由度向上の観点から、配線基板３のランド１２は、ランド１２の全部が半導体チップ２の真下に配置されることが望ましい。
【００８２】
また、拡張部９，６９は、例えば、エポキシ樹脂からなる。
【００８３】
また、ビア２１，２３は、例えば、レーザー照射により、拡張部に貫通穴を形成した後、貫通穴内にはんだまたはＣｕを埋め込んで形成される。
【００８４】
以上、本発明を、第１〜第３の実施形態およびそれらの変形例に基づいて詳細に説明したが、本発明は、上述した実施形態等に限られるものではない。本発明の主旨を逸脱しない限りにおいて変形または変更が可能である。例えば、複数の実施形態を組み合わせたもの、および構成要素の一部を実施形態等に記載されていない代替物に置き換えたものも、本発明の範疇とする。
【産業上の利用可能性】
【００８５】
本発明は、配線リソースの増加により、半導体装置の性能を向上することができ、ＣｏＣ型の半導体装置を用いた電子機器に幅広く適用できる。
【符号の説明】
【００８６】
１  半導体チップ（第１の半導体チップ）
２  半導体チップ（第２の半導体チップ）
３，３３  配線基板
４  バンプ
５  バンプ
６  回路
７  再配線層（ＲＤＬ）
８  回路
９，６９  拡張部
１０，５０，６０，７０  配線（第１の配線）
１１  ランド
１２，３２  ランド
１３  入出力パッド
１４  配線経路
１５  外部端子
１６  配線経路
１７  外部端子
１８，３８，８８  バンプ
１９  段差
２０  ピラー
２１  ビア（第１のビア）
２２  配線（第２の配線）
２３  ビア（第２のビア）
２４  配線（第３の配線）
２５  配線（第４の配線）
９２  拡張型半導体チップ
１００，１１０，１２０，１３０，２００，３００，３１０，３２０  半導体装置
１０１  樹脂シート材
【図１】
0005973470.tif 000002
【図２】
0005973470.tif 000003
【図３】
0005973470.tif 000004
【図４】
0005973470.tif 000005
【図５】
0005973470.tif 000006
【図６】
0005973470.tif 000007
【図７】
0005973470.tif 000008
【図８】
0005973470.tif 000009
【図９】
0005973470.tif 000010
【図１０】
0005973470.tif 000011
【図１１】
0005973470.tif 000012
【図１２】
0005973470.tif 000013