(57)【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層上の、ゲート絶縁層と、
前記ゲート絶縁層上の、第１の半導体層と、
前記第１の半導体層上の、第２の半導体層と、
前記第２の半導体層と電気的に接続された、ソース電極及びドレイン電極とを有し、
前記ゲート絶縁層は、第１の絶縁層と、前記第１の絶縁層上の第２の絶縁層とを有し、
前記第１の絶縁層は、窒化珪素を有し、
前記第２の絶縁層は、酸化珪素を有し、
前記第２の絶縁層、前記第１の半導体層、及び前記第２の半導体層が有する窒素は、
前記第２の絶縁層から前記第１の半導体層に向かって減少し、
かつ、前記第１の半導体層から前記第２の半導体層に向かって増加し、
前記第２の絶縁層、前記第１の半導体層、及び前記第２の半導体層が有する酸素は、
前記第２の絶縁層から、前記第１の半導体層及び前記第２の半導体層に向かって順に減少し、
前記第２の絶縁層と、前記第１の半導体層との界面における酸素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の半導体層は、ＮＨ基又はＮＨ２基を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第２の半導体層は、窒素濃度より低い濃度で酸素を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
薄膜トランジスタ及びその作製方法、並びに該薄膜トランジスタを用いた半導体装置及
び表示装置に関する。
【背景技術】
【０００２】
近年、絶縁性表面を有する基板（例えば、ガラス基板）上の半導体薄膜（厚さ数ｎｍ〜
数百ｎｍ程度）によって構成された、薄膜トランジスタが注目されている。薄膜トランジ
スタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）及び電気光学装置のような電子
デバイスに広く応用されている。薄膜トランジスタは、特に、液晶表示装置等に代表され
る、画像表示装置のスイッチング素子として開発が急がれている。液晶表示装置等の画像
表示装置では、スイッチング素子として、主に非晶質半導体層または多結晶半導体層を用
いた薄膜トランジスタが用いられている。
【０００３】
画像表示装置のスイッチング素子としては、非晶質半導体層をチャネル形成領域に用い
た薄膜トランジスタまたは多結晶半導体層をチャネル形成領域に用いた薄膜トランジスタ
の他に、微結晶半導体層をチャネル形成領域に用いた薄膜トランジスタが知られている（
特許文献１を参照）。
【０００４】
または、酸素を含む気体のプラズマ放電によって生成した酸素イオン及び酸素活性種を
含む雰囲気に薄膜トランジスタを曝すことで、薄膜トランジスタの特性を改善する方法が
ある（特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−０４４１３４号公報
【特許文献２】特開平６−１７７１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、薄膜トランジスタのオフ電流を低減しつつ、オン電流及び電界効果
移動度を高めることを課題とする。
【０００７】
本発明の一態様は、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジ
スタの量産性を高めることを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化
シリコン層及び当該窒化シリコン層が酸化された酸化シリコン層が積層され、ゲート絶縁
層の酸化シリコン層との界面から結晶成長した微結晶半導体層が形成されることを特徴と
する。
【０００９】
本発明の一態様は、ゲート電極と、前記ゲート電極を覆うゲート絶縁層と、前記ゲート
絶縁層上に微結晶半導体層を含む半導体層と、前記半導体層に接してソース領域及びドレ
イン領域と、を有し、前記ゲート絶縁層と前記微結晶半導体層の界面の窒素濃度は、５×
１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、前記微結
晶半導体層における窒素濃度は極小値を有し、該極小値は、（好ましくは１×１０１７ａ
ｔｏｍｓ／ｃｍ３以上）３×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
【００１０】
本発明の一態様は、ゲート電極と、前記ゲート電極を覆うゲート絶縁層と、前記ゲート
絶縁層上に微結晶半導体層により構成される第１の半導体層と、前記第１の半導体層上に
錐形状の結晶領域及び非晶質半導体領域を有する第２の半導体層と、前記第２の半導体層
に接してソース領域及びドレイン領域と、を有し、前記ゲート絶縁層と前記第１の半導体
層の界面の窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／
ｃｍ３以下であり、前記第１の半導体層における窒素濃度は極小値を有し、該極小値は、
（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上）３×１０１９ａｔｏｍｓ／ｃｍ３以
下であり、前記第２の半導体層における窒素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以
上１×１０２１ａｔｏｍｓ／ｃｍ３以下であり、前記ゲート絶縁層と前記第１の半導体層
の界面の酸素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃ
ｍ３以下であり、前記第２の半導体層における酸素濃度は、１×１０１８ａｔｏｍｓ／ｃ
ｍ３以下であることを特徴とする。
【００１１】
ゲート絶縁層の一部である窒化シリコン層の酸化処理手段としては、酸素を含む雰囲気
中で発生させたプラズマに窒化シリコン層を曝す方法がある。酸素を含む雰囲気中で発生
させたプラズマに窒化シリコン層を曝す場合には、窒化シリコン層を形成した処理室と同
一の処理室を用いてもよいし、他の処理室を用いてもよい。酸素を含む雰囲気中で発生さ
せたプラズマに窒化シリコン層を曝す場合には、前記窒化シリコン層が設けられた基板を
真空装置から外部に出さないため、スループットが高く好ましい。
【００１２】
ゲート絶縁層の一部である窒化シリコン層の酸化処理手段としては、オゾンを含む雰囲
気に窒化シリコン層を曝す方法がある。
【００１３】
ゲート絶縁層の一部である窒化シリコン層の酸化処理手段としては、窒化シリコン層を
オゾン水に浸す等する方法がある。
【００１４】
または、窒化シリコン層上にＣＶＤ法を用いて、酸化シリコン層を形成してもよい。
【００１５】
酸化シリコン層は、窒化シリコン層の表面を覆うことができる厚さから、ゲート電極層
を露出するためのゲート絶縁層のエッチング時間が長くならない厚さ（即ち、窒化シリコ
ン層のエッチング時間と同程度）とするとよく、２ｎｍ以上１０ｎｍ未満となるように形
成することが好ましい。
【００１６】
ゲート絶縁層として、窒化シリコン層上に酸化シリコン層を積層することで、ゲート絶
縁層及び微結晶半導体で形成された第１の半導体層の界面における窒素濃度を低減するこ
とが可能であり、ゲート絶縁層の表面から結晶成長した微結晶半導体層を第１の半導体層
として形成することができる。ゲート絶縁層の最上層を２ｎｍ以上１０ｎｍ未満の酸化シ
リコン層とすることで、ゲート電極を露出するためのエッチング工程によるスループット
の低下を防ぐことができる。
【発明の効果】
【００１７】
薄膜トランジスタのオフ電流を低減しつつ、オン電流及び電界効果移動度を高めること
が可能である。更には、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トラン
ジスタの量産性を高めることが可能である。
【図面の簡単な説明】
【００１８】
【図１】薄膜トランジスタを説明する図。
【図２】薄膜トランジスタが有する半導体層を説明する図。
【図３】薄膜トランジスタが有する半導体層を説明する図。
【図４】薄膜トランジスタが有する半導体層を説明する図。
【図５】薄膜トランジスタの作製方法を説明する図。
【図６】薄膜トランジスタの作製方法を説明する図。
【図７】プラズマ処理装置の一例を説明する図。
【図８】薄膜トランジスタの作製方法のタイムチャートの一例を説明する図。
【図９】ゲート絶縁層、第１の半導体層及び第２の半導体層の元素濃度を説明する図。
【図１０】薄膜トランジスタの作製方法の一例を説明する図。
【図１１】薄膜トランジスタの作製方法の一例を説明する図。
【図１２】多階調マスクを説明する図。
【図１３】表示パネルの一例を説明する図。
【図１４】表示パネルの一例を説明する図。
【図１５】表示パネルの一例を説明する図。
【図１６】電子機器を説明する図。
【図１７】電子機器を説明する図。
【図１８】ＸＰＳの測定結果を説明する図。
【図１９】ゲート絶縁層、第１の半導体層及び第２の半導体層の元素濃度を説明する図。
【図２０】実施例３で示す断面ＳＴＥＭ像を説明する図。
【図２１】微結晶半導体層の結晶化過程の計算結果を説明する図。
【図２２】微結晶半導体層の結晶化過程の計算結果を説明する図。
【図２３】微結晶半導体層の結晶化過程の計算結果を説明する図。
【図２４】微結晶半導体層の結晶化過程の計算結果を説明する図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面
を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し
て用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな
い場合がある。そして、便宜上、絶縁層は上面図には表さない場合がある。なお、各図面
において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表
記している場合がある。従って、必ずしもそのスケールに限定されない。
【００２０】
（実施の形態１）
図１は、本発明の一態様である薄膜トランジスタの断面図を示す。図１（Ａ）に示す薄
膜トランジスタは、基板４００上に、ゲート電極層４０２と、ゲート電極層４０２を覆う
ゲート絶縁層４０４と、ゲート絶縁層４０４上に第１の半導体層４０６と第２の半導体層
４０７が積層して設けられた半導体層と、該半導体層上に接して設けられたソース領域及
びドレイン領域４１０と、ソース領域及びドレイン領域４１０に接して設けられたソース
電極及びドレイン電極層４１２と、を有する。第２の半導体層４０７は、混合領域４０８
と非晶質半導体を含む領域４０９が積層されて設けられている。ゲート絶縁層４０４は窒
化シリコン層４０４Ａ及び酸化シリコン層４０４Ｂが積層されて設けられている。
【００２１】
図１（Ｂ）は、図１（Ａ）の矩形領域４３０を拡大した図である。図１（Ｂ）には、チ
ャネル形成領域の一部４３１と、バックチャネル部４３２と、空乏層４３３と、接合領域
４３４と、が示されている。
【００２２】
チャネル形成領域の一部４３１は、ゲート電極層４０２と重畳し、且つゲート絶縁層４
０４側に形成される。バックチャネル部４３２は、非晶質半導体を含む領域４０９のソー
ス領域とドレイン領域の間の露出された領域に形成される。空乏層４３３は、非晶質半導
体を含む領域４０９のドレイン領域に接する部分の近傍に形成される。接合領域４３４は
、非晶質半導体を含む領域４０９と、ソース領域またはドレイン領域が接する部分に形成
される。
【００２３】
本実施の形態の薄膜トランジスタの特徴の一は、該薄膜トランジスタのゲート絶縁層が
窒化シリコン層４０４Ａと酸化シリコン層４０４Ｂが積層して設けられていることである
。
【００２４】
窒化シリコン層４０４Ａは、窒化シリコンまたは窒化酸化シリコンで形成されている。
窒化シリコン層４０４Ａの厚さは、５０ｎｍ以上、好ましくは５０ｎｍ以上４００ｎｍ以
下、より好ましくは１５０ｎｍ以上３００ｎｍ以下とする。窒化シリコン層４０４Ａを基
板４００と第１の半導体層４０６の間に設けることで、基板４００からの不純物（特に基
板４００中に含まれるアルカリ金属イオン等）が後の工程で形成される第１の半導体層４
０６に混入することを防ぐことができ、薄膜トランジスタのしきい値電圧の変動を低減す
ることができる。
【００２５】
酸化シリコン層４０４Ｂは、酸化シリコンまたは酸化窒化シリコンで形成されている。
酸化シリコン層４０４Ｂの厚さは、窒化シリコン層４０４Ａの表面を覆って膜としての形
態を保てる程度の厚さ以上、後に説明するゲート電極層４０２を露出する際にゲート絶縁
層４０４のエッチング時間が増大してスループットが極端に低下しない程度の厚さ（即ち
、窒化シリコン層４０４Ａのエッチング時間と同程度に抑えることのできる厚さ）とする
とよく、２ｎｍ以上１０ｎｍ未満とすることが好ましい。
【００２６】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素
の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈ
ｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前
方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅ
ｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％
、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％
の範囲で含まれるものをいう。窒化酸化シリコンとは、その組成として、酸素よりも窒素
の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、
組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５
原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコ
ンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素
、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２７】
ここで、ゲート絶縁層４０４から第２の半導体層４０７までの窒素濃度と酸素濃度につ
いて、図９を用いて説明する。
【００２８】
図９は、基板４００上にゲート絶縁層４０４となる絶縁層、第１の半導体層４０６とな
る半導体層、第２の半導体層４０７となる半導体層、ソース領域及びドレイン領域４１０
となる不純物半導体層が順に積層して形成された試料の二次イオン質量分析法による分析
結果を示す。横軸は試料表面からの深さを表し、左縦軸は、水素、窒素、及び酸素濃度を
示し、右縦軸はシリコンの二次イオン強度を示す。深さ４５〜５０ｎｍ近傍におけるシリ
コンの二次イオン強度の窪んだ部分が、第２の半導体層４０７とソース領域及びドレイン
領域４１０の界面であり、深さ２４０〜２４５ｎｍ近傍におけるシリコンの二次イオン強
度のピーク部分が、ゲート絶縁層４０４と第１の半導体層４０６の界面である。ここで、
第１の半導体層４０６の厚さは約３０ｎｍとしているため、深さ２１０〜２１５ｎｍ近傍
が第１の半導体層４０６及び第２の半導体層４０７の界面であると推測される。
【００２９】
図９によると、窒素濃度は、ゲート絶縁層４０４と第１の半導体層４０６の界面で急速
に減少した後、第２の半導体層４０７に近づくにつれて徐々に増加している。具体的には
、窒素濃度は第１の半導体層４０６で極小値を示す。なお、第２の半導体層４０７では、
概ね一定の値を示す。
【００３０】
酸素濃度は、ゲート絶縁層４０４と第１の半導体層４０６の界面で急峻に増加した後に
すぐに減少し、その後も第２の半導体層４０７に近づくにつれて徐々に減少している。具
体的には、酸素濃度も第１の半導体層４０６で極小値を示す。なお、第２の半導体層４０
７では、概ね一定の値を示す。
【００３１】
ゲート絶縁層４０４と第１の半導体層４０６の界面の窒素濃度（急速に減少する前の窒
素濃度）は、５×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下
である。第１の半導体層４０６における窒素濃度の極小値は、（好ましくは１×１０１７
ａｔｏｍｓ／ｃｍ３以上）３×１０１９ａｔｏｍｓ／ｃｍ３以下である。第２の半導体層
４０７の窒素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃ
ｍ３以下である。
【００３２】
ゲート絶縁層４０４と第１の半導体層４０６の界面の酸素濃度は、１×１０１９ａｔｏ
ｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下である。第２の半導体層４０７に
おける酸素濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下である。
【００３３】
第１の半導体層４０６として微結晶半導体を形成する場合、窒素濃度が高いと、結晶成
長の速度が低下し、微結晶半導体の堆積初期において結晶成長が進まず、非晶質半導体が
形成されてしまう。しかしながら、第１の半導体層４０６において、窒素濃度の極小値が
（好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上）３×１０１９ａｔｏｍｓ／ｃｍ３以
下となるように窒素を含ませることによって、ゲート絶縁層４０４と第１の半導体層４０
６との界面における窒素濃度を低減することが可能であり、ゲート絶縁層４０４の表面か
ら第１の半導体層４０６の結晶成長をさせることができる。さらには、ゲート絶縁層４０
４と第１の半導体層４０６との界面における酸素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３
以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、第１の半導体層４０６として結
晶性の高い微結晶半導体層を形成することができる。このため、薄膜トランジスタのオン
電流と電界効果移動度を高めることができる。
【００３４】
そして、第１の半導体層４０６と第２の半導体層４０７との界面では窒素濃度を高めて
、第２の半導体層４０７では窒素濃度を一定とすることにより、まず、微結晶半導体領域
と非晶質半導体領域を有する混合領域４０８が形成され、その上に欠陥が少なく、価電子
帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い非晶質半導体
を含む領域４０９が形成される。この結果、薄膜トランジスタにおいて、ソース電極また
はドレイン電極に電圧が印加された場合に、ゲート絶縁層とソース領域及びドレイン領域
との間の抵抗を低減することが可能であり、またバックチャネル部において欠陥が少ない
ものとなるため、薄膜トランジスタのオフ電流を低減することができる。
【００３５】
基板４００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミ
ノシリケートガラス等の、フュージョン法やフロート法で作製される無アルカリガラス基
板またはセラミック基板の他、本実施の形態で説明する薄膜トランジスタを作製する工程
の処理温度以上の耐熱性を有するプラスチック基板等を用いることができる。または、ス
テンレス合金等の金属基板の表面に絶縁層を設けた基板を用いてもよい。すなわち、基板
４００としては、表面が絶縁性を有する基板を用いる。基板４００がマザーガラスの場合
、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×
３４００ｍｍ）等のものを用いればよい。
【００３６】
ゲート電極層４０２は、導電性材料により形成すればよい。導電性材料としては、例え
ば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジ
ム若しくはスカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成
することができる。または、ゲート電極層４０２として、一導電型を付与する不純物元素
を添加した結晶性シリコンを用いてもよい。なお、ゲート電極層４０２は、単層で形成し
てもよいし、複数の層を積層して形成してもよい。例えば、アルミニウム層または銅層上
にチタン層またはモリブデン層が積層された二層の積層構造としてもよいし、またはアル
ミニウム層または銅層をチタン層またはモリブデン層により挟持した三層の積層構造とし
てもよい。または、チタンに代えて窒化チタンを用いてもよい。なお、導電性材料は上記
列挙したものに限定されるものではない。
【００３７】
次に、第１の半導体層４０６と第２の半導体層４０７について図２乃至図４を参照して
説明する。図２乃至図４は、図１のゲート絶縁層４０４からソース領域及びドレイン領域
４１０までの間の拡大図を示す。
【００３８】
第１の半導体層４０６を構成する微結晶半導体は、結晶構造（単結晶、多結晶を含む）
を有する。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であっ
て、短距離秩序を持ち格子歪みを有する結晶質の半導体であり、結晶粒径が２ｎｍ以上２
００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５
０ｎｍ以下の柱状結晶または針状結晶が基板表面の法線方向に成長している。このため、
柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。微結晶半導体の
代表例としては、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等
がある。なお、微結晶半導体にドナーとなる不純物元素を含ませてもよい。ドナーとなる
不純物元素としては、例えば、第１５族元素であるリン、砒素、アンチモン等がある。薄
膜トランジスタのしきい値を調整するために、微結晶半導体に、アクセプターとなる不純
物元素を含ませてもよい。アクセプターとなる不純物元素としては、ボロンがある。
【００３９】
微結晶半導体の代表例である微結晶シリコンでは、そのラマンスペクトルのピークが単
結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリ
コンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間にラマンス
ペクトルのピークを示す。未結合手（ダングリングボンド）を終端するため水素またはハ
ロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、材料ガスに、ヘリ
ウム、アルゴン、クリプトン、またはネオン等の希ガス元素を含ませてもよく、これによ
り格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な特性を有する
微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４
，４０９，１３４号で開示されている。
【００４０】
第１の半導体層４０６の厚さは、３ｎｍ以上１００ｎｍ以下であることが好ましく、５
ｎｍ以上５０ｎｍ以下であることが好ましい。これは、第１の半導体層４０６の厚さが薄
すぎると、薄膜トランジスタのオン電流が低減し、第１の半導体層４０６の厚さが厚すぎ
ると、薄膜トランジスタが高温で動作する際にオフ電流が上昇してしまうためである。第
１の半導体層４０６の厚さを厚さ３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下とすることで、薄膜トランジスタのオン電流とオフ電流を適切な値に調整するこ
とができる。
【００４１】
なお、図１乃至図４では、第１の半導体層４０６を層状に示しているが、微結晶半導体
粒子がゲート絶縁層４０４上に分散して存在していてもよい。この場合、混合領域４０８
は、微結晶半導体粒子とゲート絶縁層４０４に接することになる。
【００４２】
微結晶半導体粒子の大きさを、１ｎｍ以上３０ｎｍ以下とし、単位面積あたりの粒子の
個数を１×１０１３／ｃｍ２未満、好ましくは１×１０１０／ｃｍ２未満とすると、微結
晶半導体粒子を分離して存在させることが可能である。
【００４３】
なお、上述したように、第２の半導体層４０７には、窒素が含まれる。第２の半導体層
４０７に含まれる窒素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏ
ｍｓ／ｃｍ３以下、より好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａ
ｔｏｍｓ／ｃｍ３以下とする。
【００４４】
図２（Ａ）に示されるように、混合領域４０８は、第１の半導体層４０６の表面から凸
状に伸びた微結晶半導体領域４２７Ａと、微結晶半導体領域４２７Ａの間に充填された非
晶質半導体領域４２７Ｂと、を有する。非晶質半導体を含む領域４０９は、非晶質半導体
領域４２７Ｂと同様の半導体材料で形成される。
【００４５】
第２の半導体層４０７の厚さは、５０ｎｍ以上３５０ｎｍ以下、または１２０ｎｍ以上
２５０ｎｍ以下とすることが好ましい。
【００４６】
微結晶半導体領域４２７Ａは、ゲート絶縁層４０４から非晶質半導体を含む領域４０９
に向かって、先端が狭まる凸状（錐形状）の微結晶半導体である。なお、ゲート絶縁層４
０４から非晶質半導体を含む領域４０９に向かって幅が広がる凸状（逆錐形状）の微結晶
半導体であってもよい。
【００４７】
なお、混合領域４０８に含まれる非晶質半導体領域４２７Ｂに、粒径が１ｎｍ以上１０
ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含んでいてもよい。
【００４８】
そして、図２（Ｂ）に示すように、混合領域４０８は、第１の半導体層４０６上に一定
の厚さで堆積した微結晶半導体領域４２７Ｃと、ゲート絶縁層４０４から非晶質半導体を
含む領域４０９に向かって先端が狭まる凸状（錐形状）の微結晶半導体領域４２７Ａと、
が連続的に形成される場合もある。
【００４９】
なお、図２（Ａ）及び図２（Ｂ）に示す混合領域４０８に含まれる非晶質半導体領域４
２７Ｂは、非晶質半導体を含む領域４０９と概略同質の半導体である。
【００５０】
これらのことから、微結晶半導体で形成される領域と非晶質半導体で形成される領域の
界面は、混合領域４０８における微結晶半導体領域４２７Ａと非晶質半導体領域４２７Ｂ
の界面ともいえる。そのため、微結晶半導体領域と非晶質半導体領域との境界は、断面図
において凹凸状またはジグザグ状であるといえる。
【００５１】
なお、混合領域４０８において、微結晶半導体領域４２７Ａが、ゲート絶縁層４０４か
ら非晶質半導体を含む領域４０９に向かって先端が狭まる凸状（錐形状）の半導体結晶粒
である場合には、非晶質半導体を含む領域４０９の近傍よりも第１の半導体層４０６の近
傍のほうが、微結晶半導体が占める割合が高い。微結晶半導体領域４２７Ａは第１の半導
体層４０６の表面から厚さ方向に結晶成長する。しかし、材料ガスに窒素を含むガスを混
合し、または材料ガスに窒素を含むガスを含ませつつ第１の半導体層４０６の堆積条件よ
りもシランに対する水素の流量を少なくすると、微結晶半導体領域４２７Ａの結晶成長が
抑制され、錐形状の半導体結晶粒となるとともに、やがて非晶質半導体が堆積する。これ
は、微結晶半導体領域における窒素の固溶度が、非晶質半導体領域における窒素の固溶度
に比べて低いためである。
【００５２】
第１の半導体層４０６及び混合領域４０８の厚さの合計、即ち、ゲート絶縁層４０４の
界面から、混合領域４０８の突起（凸部）の先端の距離は、３ｎｍ以上４１０ｎｍ以下、
好ましくは２０ｎｍ以上１００ｎｍ以下とする。第１の半導体層４０６及び混合領域４０
８の厚さの合計を３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下と
することで、薄膜トランジスタのオフ電流を低減することができる。
【００５３】
非晶質半導体を含む領域４０９は、上述したように、非晶質半導体領域４２７Ｂと概略
同質の半導体であり、窒素を含む。さらには、粒径が１ｎｍ以上１０ｎｍ以下、好ましく
は１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。ここでは、非晶質半導体を含
む領域４０９は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔ
ｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂ
ａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体層である。即ち、
非晶質半導体を含む領域４０９は、従来の非晶質半導体と比較して、欠陥が少なく、価電
子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体であ
る。非晶質半導体を含む領域４０９は、価電子帯のバンド端における準位のテール（裾）
の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。この
ため、非晶質半導体を含む領域４０９をバックチャネル側に設けることで、薄膜トランジ
スタのオフ電流を低減することができる。なお、非晶質半導体を含む領域４０９を設ける
ことで、オン電流と電界効果移動度を高めることが可能である。
【００５４】
さらに、非晶質半導体を含む領域４０９は、低温フォトルミネッセンス分光によるスペ
クトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体
層、例えば微結晶シリコン層を低温フォトルミネッセンス分光により測定したスペクトル
のピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、非晶質半導体を含む領域４
０９は、微結晶半導体層とは異なるものである。
【００５５】
なお、非晶質半導体を含む領域４０９の非晶質半導体は、例えばアモルファスシリコン
である。
【００５６】
なお、混合領域４０８及び非晶質半導体を含む領域４０９に含まれる窒素は、例えばＮ
Ｈ基またはＮＨ２基として存在することが好ましい。半導体原子のダングリングボンドが
窒素原子若しくはＮＨ基で架橋され、またはＮＨ２基で終端されてキャリアが流れやすく
なるためである。
【００５７】
そして、図３に示すように、第１の半導体層４０６とソース領域及びドレイン領域４１
０との間がすべて混合領域４０８となる構成としてもよい。図３に示す構造では、混合領
域４０８における微結晶半導体領域４２７Ａの割合が、図２に示す構造よりも低いことが
好ましい。さらには、ソース領域とドレイン領域の間、即ちキャリアが流れる領域におい
ては、混合領域４０８における微結晶半導体領域４２７Ａの割合が低いことが好ましい。
この結果、薄膜トランジスタのオフ電流を低減することができる。そして、混合領域４０
８において、オン状態でソース電極及びドレイン電極層４１２により構成されるソース電
極及びドレイン電極に電圧を印加したときの縦方向（厚さ方向）の抵抗、即ち、半導体層
と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トラン
ジスタのオン電流と電界効果移動度を高めることが可能である。
【００５８】
なお、図３においても、図２（Ｂ）に示すように、混合領域４０８に微結晶半導体領域
４２７Ｃを有していてもよい。
【００５９】
または、図４（Ａ）に示すように、非晶質半導体を含む領域４０９と、ソース領域及び
ドレイン領域４１０との間に、従来の非晶質半導体層４２９Ｄを設けてもよい。または、
図４（Ｂ）に示すように、混合領域４０８及びソース領域及びドレイン領域４１０の間に
従来の非晶質半導体層４２９Ｄを設けてもよい。図４（Ａ）及び図４（Ｂ）に示す構造を
適用することにより、薄膜トランジスタのオフ電流を低減することができる。
【００６０】
なお、図４においても、図２（Ｂ）に示すように、混合領域４０８に微結晶半導体領域
４２７Ｃを有していてもよい。
【００６１】
混合領域４０８は錐形状の微結晶半導体領域４２７Ａを有するため、オン状態でソース
電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）における抵抗、
即ち、第１の半導体層４０６、混合領域４０８、及び非晶質半導体を含む領域４０９の抵
抗を下げることが可能である。
【００６２】
なお、上述したように、第２の半導体層４０７は、窒素（例えば、ＮＨ基またはＮＨ２
基）を有する場合がある。これは、微結晶半導体領域４２７Ａに含まれる、複数の微結晶
半導体領域間の界面、微結晶半導体領域４２７Ａと非晶質半導体領域４２７Ｂの界面、ま
たは第１の半導体層４０６と非晶質半導体領域４２７Ｂの界面において、窒素（例えば、
ＮＨ基またはＮＨ２基）がシリコン原子のダングリングボンドと結合すると、欠陥の数が
減るためである。このため、第２の半導体層４０７の窒素濃度を１×１０１９ａｔｏｍｓ
／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０２０ａｔｏｍｓ
／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３とすることで、シリコン原子のダングリン
グボンドをＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界
面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失す
る。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦
方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電
流が増加する。
【００６３】
第２の半導体層４０７の酸素濃度を窒素濃度より低くすることにより、微結晶半導体領
域４２７Ａと非晶質半導体領域４２７Ｂの界面における欠陥、または半導体結晶粒同士の
界面における欠陥による、キャリアの移動を阻害する結合を少なくすることができる。
【００６４】
このため、チャネル形成領域を第１の半導体層４０６で形成し、チャネル形成領域とソ
ース領域及びドレイン領域４１０の間に、非晶質半導体を含む領域４０９を設けることで
、薄膜トランジスタのオフ電流を低減することができる。そして、混合領域４０８と非晶
質半導体を含む領域４０９を設けることで、さらに、オン電流及び電界効果移動度を高め
つつ、オフ電流を低減することができる。これは、混合領域４０８が錐形状の微結晶半導
体領域４２７Ａを有し、非晶質半導体を含む領域４０９には欠陥が少なく、価電子帯のバ
ンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成され
ているからである。
【００６５】
薄膜トランジスタのチャネル形成領域として機能する第１の半導体層４０６には、ｐ型
を付与する不純物元素を形成と同時に、または形成した後に添加して閾値電圧Ｖｔｈを調
整してもよい。ｐ型を付与する不純物元素としては、例えば、ボロンがあり、Ｂ２Ｈ６、
ＢＦ３等の不純物元素を含むガスを１ｐｐｍ以上１０００ｐｐｍ以下、好ましくは１ｐｐ
ｍ以上１００ｐｐｍ以下の割合で水素化シリコンに混入させることでｐ型を付与する不純
物元素を含む第１の半導体層４０６を形成することができる。そして、第１の半導体層４
０６におけるボロンの濃度は、例えば１×１０１４ａｔｏｍｓ／ｃｍ３以上６×１０１６
ａｔｏｍｓ／ｃｍ３以下とするとよい。
【００６６】
なお、第１の半導体層４０６の厚さは、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ
以上３０ｎｍ以下とするとよい。第１の半導体層４０６の厚さを２ｎｍ以上６０ｎｍ以下
とすることで、薄膜トランジスタを完全空乏型として動作させることも可能である。そし
て、第２の半導体層４０７は、１０ｎｍ以上５００ｎｍ以下の厚さで形成するとよい。こ
れらの厚さは、例えば、シランの流量と形成時間により調整することができる。
【００６７】
なお、第２の半導体層４０７には、リンやボロン等の一導電型を付与する不純物元素が
含まれないことが好ましい。または、第２の半導体層４０７にリンやボロン等が含まれる
場合であっても、リンやボロン等の濃度が二次イオン質量分析法における検出下限以下と
なるように調整することが好ましい。これは、第１の半導体層４０６にボロンを含み、且
つ第２の半導体層４０７にリンを含む場合には、第１の半導体層４０６及び第２の半導体
層４０７の界面にＰＮ接合が形成されるのを回避するためである。なお、第２の半導体層
４０７にボロンを含み、且つソース領域及びドレイン領域４１０にリンを含む場合には、
第２の半導体層４０７及びソース領域及びドレイン領域４１０の界面にＰＮ接合が形成さ
れるのを回避するためである。または、第２の半導体層４０７に、ボロンとリンの双方が
混入することで再結合中心を生じ、リーク電流が生じるのを回避するためである。
【００６８】
なお、ソース領域及びドレイン領域４１０と、第１の半導体層４０６との間に、リンや
ボロン等の不純物元素を含まない第２の半導体層４０７を有することで、チャネル形成領
域となる第１の半導体層４０６への不純物元素の侵入を防止することができる。
【００６９】
ソース領域及びドレイン領域４１０は、第２の半導体層４０７と、ソース電極及びドレ
イン電極層４１２をオーミック接触させることを目的として設ける層である。ソース領域
及びドレイン領域４１０は、リンが添加されたアモルファスシリコン、またはリンが添加
された微結晶シリコン等で形成する。なお、薄膜トランジスタとして、ｐチャネル型薄膜
トランジスタを形成する場合には、ソース領域及びドレイン領域４１０は、ボロンが添加
された微結晶シリコン、またはボロンが添加されたアモルファスシリコン等で形成する。
なお、ソース領域及びドレイン領域４１０の結晶性は特に限定されず、結晶性半導体であ
ってもよいし、非晶質半導体であってもよいが、結晶性半導体により設けることが好まし
い。ソース領域及びドレイン領域４１０を結晶性半導体により形成することで、オン電流
が大きくなるからである。なお、ソース領域及びドレイン領域４１０は２ｎｍ以上６０ｎ
ｍ以下の厚さで形成するとよい。
【００７０】
ソース電極及びドレイン電極層４１２は、導電性材料であれば特に限定されない。導電
性材料として、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミ
ニウム、銅、ネオジム若しくはスカンジウム等の金属材料、またはこれらを主成分とする
合金材料を用いることができる。または、一導電型を付与する不純物元素を添加した結晶
性シリコンを用いてもよい。なお、単層で形成してもよいし、複数の層を積層して形成し
てもよい。例えば、アルミニウム層または銅層上にチタン層またはモリブデン層が積層さ
れた二層の積層構造としてもよいし、またはアルミニウム層または銅層をチタン層または
モリブデン層により挟持した三層の積層構造としてもよい。または、チタン層に代えて窒
化チタン層を用いてもよい。
【００７１】
次に、本発明の一態様である薄膜トランジスタの作製方法について説明する。
【００７２】
本発明の一態様である薄膜トランジスタは、結晶性半導体を有する。結晶性半導体を有
するｎ型薄膜トランジスタは、結晶性半導体を有するｐ型薄膜トランジスタよりもキャリ
アの移動度が高い。なお、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統
一すると、工程数を抑えることができる。そのため、ここでは、ｎ型の薄膜トランジスタ
の作製方法について説明する。ただし、これに限定されない。
【００７３】
まず、基板４００上にゲート電極層４０２を形成する。次に、ゲート電極層４０２を覆
う窒化シリコン層４０４Ａを形成する（図５（Ａ）を参照）。
【００７４】
ゲート電極層４０２は、スパッタリング法または真空蒸着法により基板４００上に導電
層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりレジス
トマスクを形成し、該レジストマスクを用いて導電層をエッチングして形成することがで
きる。または、銀、金若しくは銅等の導電性ナノペーストをインクジェット法により基板
上に吐出し、焼成することで形成することもできる。なお、ゲート電極層４０２と基板４
００との密着性を向上させ、ゲート電極層４０２を構成する材料が下地へと拡散すること
を防ぐバリアメタルとして、上記の金属材料の窒化物層を基板４００とゲート電極層４０
２の間に設けてもよい。ここでは、基板４００上に導電層を形成し、フォトマスクを用い
て形成したレジストマスクを用いて導電層をエッチングして形成する。
【００７５】
なお、ゲート電極層４０２は、テーパー形状に加工することが好ましい。ゲート電極層
４０２上には、後の工程で半導体層及びソース配線（信号線）を形成するためである。こ
の工程でゲート配線（走査線）も同時に形成することができる。なお、走査線とは、画素
を選択する配線をいう。
【００７６】
以下の薄膜トランジスタの作製工程において、フォトリソグラフィ法では、レジストを
基板全面に形成してもよいが、レジストマスクを形成する領域に印刷法によりレジストを
形成した後、露光することで、レジストを節約することが可能であり、コスト削減が可能
である。または、露光機を用いてレジストを露光する代わりに、レーザビーム直描装置に
よってレジストを露光してもよい。
【００７７】
窒化シリコン層４０４Ａは、ＣＶＤ法またはスパッタリング法等を用いて形成する。窒
化シリコン層４０４ＡのＣＶＤ法による形成工程においてグロー放電プラズマは、３ＭＨ
ｚから３０ＭＨｚ、例えば１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３
０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、例えば６０ＭＨｚの
高周波電力を電極に供給することで発生させる。または、１ＧＨｚ以上のマイクロ波の高
周波電力を用いてもよい。ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度
を高めることが可能である。なお、高周波電力はパルス発振、または連続発振により供給
すればよい。または、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで
、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、
堆積速度を高めることができる。なお、周波数が１ＧＨｚ以上であるマイクロ波プラズマ
ＣＶＤ装置を用いて窒化シリコン層４０４Ａを形成すると、ゲート電極層４０２と、ソー
ス電極及びドレイン電極層４１２との間の絶縁耐圧を向上させることができるため、信頼
性の高い薄膜トランジスタを得ることができる。なお、窒化シリコン層４０４Ａの堆積時
の温度は、室温から３００℃程度までとすることが可能であるが、薄膜トランジスタの電
気特性の信頼性を高めるためには、２６０℃以上３００℃以下程度の高温とすることが好
ましい。
【００７８】
次に、窒化シリコン層４０４Ａ上に酸化シリコン層４０４Ｂを形成する（図５（Ｂ）を
参照）。窒化シリコン層４０４Ａと酸化シリコン層４０４Ｂが積層して形成されることで
、ゲート絶縁層４０４を形成することができる。酸化シリコン層４０４Ｂの厚さは、窒化
シリコン層４０４Ａの表面を覆って膜としての形態を保てる程度の厚さ以上、後に説明す
るゲート電極層４０２を露出する際にゲート絶縁層４０４のエッチング時間が増大してス
ループットが極端に低下しない程度の厚さ（即ち、窒化シリコン層４０４Ａのエッチング
時間と同程度に抑えることのできる厚さ）とすることとよく、２ｎｍ以上１０ｎｍ未満と
することが好ましい。
【００７９】
酸化シリコン層４０４Ｂは、窒化シリコン層４０４Ａの表面を酸化すると、シリコン及
と窒素の間の弱い結合が切断され、窒素が酸素と置換されて、シリコンに酸素が結合する
。または、窒化シリコン層のダングリングボンドに酸素が結合する。これらの反応により
、窒化シリコン層４０４Ａの表面に酸化シリコン層４０４Ｂを形成することができる。本
実施の形態では、酸化シリコン層４０４Ｂの表面を空気に曝すことで、窒化シリコン層４
０４Ａの表面を酸化することができる。例えば、予備室で基板４００上に形成される窒化
シリコン層４０４Ａを空気に曝せばよい。窒化シリコン層４０４Ａを空気に曝す時間は、
窒化シリコン層４０４Ａの表面を酸化することができる程度の時間とすればよい。例えば
、１分〜２４時間が好ましい。窒化シリコン層４０４Ａの表面を空気に曝す時間が長いほ
ど、第１の半導体層４０６の結晶性が高まる。なお、基板４００の加熱をしながら窒化シ
リコン層４０４Ａを空気に曝し、窒化シリコン層４０４Ａの表面を酸化することで、緻密
な酸化シリコン層４０４Ｂを形成することができる。
【００８０】
次に、酸化シリコン層４０４Ｂ上に第１の半導体層４０６Ａを形成する（図５（Ｃ）を
参照）。第１の半導体層４０６Ａは、本実施の形態では、微結晶半導体により形成する。
微結晶半導体層は、プラズマ処理装置の処理室内において、シリコンまたはゲルマニウム
を含む堆積性ガスと、水素とを混合し、グロー放電プラズマを発生させて形成する。また
は、シリコンまたはゲルマニウムを含む堆積性ガスと、水素と、ヘリウム、ネオン、クリ
プトン等の希ガスとを混合し、グロー放電プラズマを発生させて形成する。シリコンまた
はゲルマニウムを含む堆積性ガスの流量に対して、水素の流量を１０倍以上２０００倍以
下、好ましくは１０倍以上２００倍以下に希釈して、微結晶シリコン、微結晶シリコンゲ
ルマニウムまたは微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温以上３
００℃以下、好ましくは２００℃以上２８０℃以下が好ましい。
【００８１】
ゲート絶縁層４０４の最表面が酸化シリコン層４０４Ｂであるため、ゲート絶縁層４０
４の表面から第１の半導体層４０６Ａの結晶成長が促進される。この結果、ゲート絶縁層
４０４の表面直上から結晶性の高い微結晶半導体層を形成することができ、薄膜トランジ
スタのオン電流と電界効果移動度を高めることができる。さらには、酸化シリコン層４０
４Ｂの厚さを薄くすることで、ゲート電極層４０２を露出するためのゲート絶縁層のエッ
チング時間が長くならないため、スループットを向上させることができる。
【００８２】
第１の半導体層４０６Ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下とすることが好ましい。これは、第１の半導体層４０６Ａが薄すぎると薄膜
トランジスタのオン電流が低減し、第１の半導体層４０６Ａの厚さが厚すぎると薄膜トラ
ンジスタが高温で動作する際にオフ電流が上昇してしまうためである。第１の半導体層４
０６Ａの厚さを３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とするこ
とで、薄膜トランジスタのオン電流とオフ電流を調整することができる。
【００８３】
第１の半導体層４０６Ａを形成するときのグロー放電プラズマは、ゲート絶縁層４０４
の窒化シリコン層４０４Ａを形成するときと同様に発生させることができる。
【００８４】
シリコンまたはゲルマニウムを含む堆積性ガスの代表例としては、シラン（ＳｉＨ４）
、ジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等がある
。
【００８５】
第１の半導体層４０６Ａの材料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キ
セノン等の希ガスを混合すると、第１の半導体層４０６Ａの堆積速度が高まる。堆積速度
が高まることで、第１の半導体層４０６Ａに混入する不純物の量が少なくなるため、第１
の半導体層４０６Ａの結晶性を高めることができる。このため、薄膜トランジスタのオン
電流と電界効果移動度が高まると共に、スループットを高めることができる。
【００８６】
なお、第１の半導体層４０６Ａは、異なる２以上の条件で形成してもよい。例えば、第
１の条件で第１の半導体層４０６Ａの一部を形成した後、第１の条件より希釈率の低い条
件で第１の半導体層４０６Ａの他の部分を形成してもよい。または、第１の条件で第１の
半導体層４０６Ａの一部を形成した後、第１の条件より希釈率の高い条件で第１の半導体
層４０６Ａの他の部分を形成してもよい。
【００８７】
なお、第１の半導体層４０６Ａを形成する前に、ＣＶＤ装置の処理室内のガスを排気し
ながら、シリコンまたはゲルマニウムを含む堆積性ガスを導入して、処理室内の不純物を
除去することで、後に形成される薄膜トランジスタのゲート絶縁層４０４及び第１の半導
体層４０６Ａにおける不純物を少なくすることが可能であり、薄膜トランジスタの電気特
性を向上させることができる。
【００８８】
次に、第１の半導体層４０６Ａ上に、混合領域４０８Ａと非晶質半導体を含む領域４０
９Ａを積層して形成することで、第２の半導体層４０７Ａを形成する（図５（Ｄ）を参照
）。そして、第２の半導体層４０７Ａ上に、不純物半導体層４１０Ａを形成する。次に、
不純物半導体層４１０Ａ上にレジストマスク４２０を形成する。
【００８９】
第１の半導体層４０６Ａは微結晶半導体層で形成されるため、当該微結晶半導体層を種
結晶として、部分的に結晶成長させる条件を用いて第２の半導体層４０７Ａを形成する。
【００９０】
第２の半導体層４０７Ａは、プラズマ処理装置の処理室内において、シリコンまたはゲ
ルマニウムを含む堆積性ガスと、水素と、窒素を含むガスと、を混合し、グロー放電プラ
ズマを発生させて形成する。窒素を含むガスとしては、アンモニア、窒素、フッ化窒素、
塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマは、ゲート絶縁
層４０４の窒化シリコン層４０４Ａと同様に発生させることができる。
【００９１】
このとき、シリコンまたはゲルマニウムを含む堆積性ガスと水素との流量比は、第１の
半導体層４０６Ａと同様に微結晶半導体層を形成する条件を用い、且つ材料ガスに窒素を
含むガスを用いることで、第１の半導体層４０６Ａの堆積条件よりも、結晶成長を抑制す
ることができる。この結果、混合領域４０８Ａと非晶質半導体を含む領域４０９Ａを形成
することができる。なお、非晶質半導体を含む領域４０９Ａは、欠陥が少なく、価電子帯
のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層である
。
【００９２】
ここでは、第２の半導体層４０７Ａを形成する条件は、例えば、シリコンまたはゲルマ
ニウムを含む堆積性ガスの流量に対する水素の流量が１０倍以上２０００倍以下、好まし
くは１０倍以上２００倍以下である。なお、通常の非晶質半導体層を形成する条件は、例
えば、シリコンまたはゲルマニウムを含む堆積性ガスの流量に対する水素の流量は０倍以
上５倍以下である。
【００９３】
なお、第２の半導体層４０７Ａの材料ガスに、ヘリウム、ネオン、アルゴン、キセノン
、またはクリプトン等の希ガスを混合することで、成膜速度を高めることができる。
【００９４】
第２の半導体層４０７Ａの厚さは、厚さ５０ｎｍ以上３５０ｎｍ以下、好ましくは１２
０ｎｍ以上２５０ｎｍ以下とすることが好ましい。
【００９５】
なお、第２の半導体層４０７Ａの堆積初期には、材料ガスに窒素を含むガスが含まれる
ため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、当該
錐形状の微結晶半導体領域の間を充填する非晶質半導体領域が形成される。このように、
微結晶半導体領域と非晶質半導体領域が混在する領域が混合領域４０８Ａである。その後
、錐形状の微結晶半導体領域の結晶成長は止まり、微結晶半導体領域が含まれない非晶質
半導体領域のみの領域が形成される。このように、微結晶半導体領域が含まれない非晶質
半導体領域のみが形成される領域が、非晶質半導体を含む領域４０９Ａである。このよう
な条件が、上述した「部分的に結晶成長させる条件」に相当する。なお、錐形状の微結晶
半導体領域が成長する前に、第１の半導体層４０６を種結晶として、第１の半導体層４０
６上全体に微結晶半導体層を堆積してもよい。
【００９６】
なお、ここでは、第２の半導体層４０７Ａの材料ガスに窒素を含むガスを混合して第２
の半導体層４０７Ａを形成したが、第２の半導体層４０７Ａを形成する他の方法として、
第１の半導体層４０６Ａの表面を、窒素を含むガスに曝して、第１の半導体層４０６Ａの
表面に窒素を吸着させ、シリコンまたはゲルマニウムを含む堆積性ガスと水素を材料ガス
としてグロー放電を行うことで、混合領域４０８Ａと非晶質半導体を含む領域４０９Ａを
有する第２の半導体層４０７Ａを形成することができる。
【００９７】
不純物半導体層４１０Ａは、図１に示すソース領域及びドレイン領域４１０となるため
、ソース領域及びドレイン領域４１０の材料として挙げたものを適宜用いることができる
。不純物半導体層４１０Ａは、プラズマＣＶＤ装置の処理室内に導入する材料ガスに、一
導電型を付与する不純物元素を含ませることで形成することができる。導電型がｎ型の薄
膜トランジスタを形成する場合には、不純物元素として例えばリンを添加すればよく、水
素化シリコンにホスフィン（化学式：ＰＨ３）等のｎ型の導電型を付与する不純物元素を
含むガスを加えて形成することができる。導電型がｐ型の薄膜トランジスタを形成する場
合には、不純物元素として、例えば、ボロンを添加すればよく、水素化シリコンにジボラ
ン（化学式：Ｂ２Ｈ６）等のｐ型の導電型を付与する不純物元素を含むガスを加えて形成
することができる。
【００９８】
ここで、第１の半導体層４０６Ａから不純物半導体層４１０Ａまでの形成工程について
、プラズマＣＶＤ装置の概略図（図７を参照）とタイムチャートを参照しつつ説明する。
【００９９】
図７に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０と排気手段１５１に接続
されており、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレー
ト１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、交流電源１４８と
、温度制御部１４９と、を具備する。成膜される基板１４０は、下部電極１４７上に配さ
れる。
【０１００】
処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されてい
る。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図７
では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を供
給して処理室１４１の内部にプラズマを発生させることができるものであれば、誘導結合
型等、他の構成を適用してもよい。
【０１０１】
図７に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４
３から導入する。導入されたガスは、シャワープレート１４４を通って、処理室１４１に
導入される。上部電極１４６と下部電極１４７に接続された交流電源１４８により、高周
波電力が供給されて処理室１４１内のガスが励起されてプラズマが発生する。そして、真
空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。
なお、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができ
る。
【０１０２】
ガス供給手段１５０は、ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストッ
プバルブ１５４、マスフローコントローラ１５５等で構成されている。処理室１４１内に
おいて、上部電極１４６と基板１４０との間にはシャワープレート１４４を有する。シャ
ワープレート１４４は板状に加工され、複数の細孔が設けられている。上部電極１４６に
導入されるガスは、内部の中空構造を経て、シャワープレート１４４の細孔から処理室１
４１内に導入される。
【０１０３】
処理室１４１に接続される排気手段１５１には、真空排気する機能と、反応ガスを流す
際に処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手
段１５１には、バルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、
ドライポンプ１５９等が含まれる。なお、図示していないが、バルブ１５６とコンダクタ
ンスバルブ１５７を並列に配置する場合には、バルブ１５６を閉じてコンダクタンスバル
ブ１５７を動作させることで、排気速度を制御して処理室１４１の圧力を所定の範囲に保
つことができる。なお、コンダクタンスの大きいバルブ１５６を開くことで処理室１４１
内が所定の圧力となるよう制御することができる。
【０１０４】
なお、処理室１４１を１０−５Ｐａよりも低い圧力まで排気する場合には、クライオポ
ンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する
場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベー
キング用のヒータを設けてもよい。
【０１０５】
なお、図７に示すように、処理室１４１の内壁全体を覆って膜が形成（被着）されるよ
うにプレコート処理を行うと、処理室１４１の内壁に付着した不純物、または処理室１４
１内壁を構成する不純物が素子へ混入することを防止できる。
【０１０６】
なお、ここで発生させるプラズマは、例えばＲＦ（３〜３０ＭＨｚ、例えば、１３．５
６ＭＨｚ、２７ＭＨｚ）プラズマ、ＶＨＦプラズマ（３０ＭＨｚ〜３００ＭＨｚ、例えば
、６０ＭＨｚ）、マイクロ波（１Ｇｈｚ以上、例えば、２．４５ＧＨｚ）プラズマを用い
ることができる。なお、プラズマはパルス発振により発生させることが好ましい。
【０１０７】
なお、装置には予備室が連結されていてもよい。各層となる膜の形成前に予備室で基板
を加熱しておくと、各処理室における形成までの加熱時間を短縮することが可能であり、
スループットを向上させることができる。
【０１０８】
なお、プラズマＣＶＤ装置としてマルチチャンバーのＣＶＤ装置を用いると、各処理室
で一種類または組成の類似する複数種の層を形成することが可能である。そのため、既に
形成した層の残留物及び大気に浮遊する不純物によって界面が汚染されることなく、積層
膜を形成することができる。
【０１０９】
なお、プラズマＣＶＤ装置の処理室１４１の内部は、フッ素ラジカルでクリーニングす
るとよい。なお、各層となる膜の形成前に処理室１４１内に保護膜を形成することが好ま
しい。
【０１１０】
図８は、窒化シリコン層４０４Ａから不純物半導体層４１０Ａまでを形成する工程のタ
イムチャートを示す。
【０１１１】
まず、ゲート電極層４０２が形成された基板４００をプラズマＣＶＤ装置の処理室１４
１内にて加熱し、窒化シリコン層４０４Ａの形成に用いる材料ガスを処理室１４１内に導
入する（図８の予備処理１７０）。ここでは、一例として、ＳｉＨ４ガスの流量を４０ｓ
ｃｃｍ、Ｈ２ガスの流量を５００ｓｃｃｍ、Ｎ２ガスの流量を５５０ｓｃｃｍ、ＮＨ３ガ
スの流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を
１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の
電力を３７０Ｗとしてプラズマ放電を行うことで、約３００ｎｍの窒化シリコン層４０４
Ａを形成する。その後、ＳｉＨ４ガスの導入のみを停止して数秒後（ここでは５秒後）に
プラズマの放電を停止させる（図８の窒化シリコン層形成１７１）。なお、Ｎ２ガス及び
ＮＨ３ガスはいずれか一方を用いればよく、これらを混合して用いる場合には流量を適宜
調整すればよい。そして、Ｈ２ガスを導入する際の流量は適宜調整し、不要な場合には導
入しなくてもよい。
【０１１２】
次に、基板を処理室１４１からロードロック室へ搬出して大気雰囲気に曝して、窒化シ
リコン層４０４Ａの表面を酸化して、窒化シリコン層４０４Ａの表面に酸化シリコン層４
０４Ｂを形成する（図８の基板搬出１７２）。
【０１１３】
次に、第１の半導体層４０６Ａの形成に用いる材料ガスを処理室１４１内に導入する（
図８のガス置換１７５）。
【０１１４】
次に、酸化シリコン層４０４Ｂ上の全面に第１の半導体層４０６Ａを形成する。まず、
第１の半導体層４０６Ａの形成に用いる材料ガスを処理室１４１内に導入する。ここでは
、一例として、ＳｉＨ４ガスの流量を１０ｓｃｃｍ、Ｈ２ガスの流量を１５００ｓｃｃｍ
、Ａｒガスの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１
内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、
ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行うことで、第１の半導体層４０６Ａとな
る微結晶シリコン層を形成する。その後、上記した窒化シリコン層４０４Ａ等の形成と同
様に、ＳｉＨ４ガスの導入のみを停止し、その数秒後（ここでは５秒後）にプラズマの放
電を停止させる（図８のシリコン層形成１７６）。その後、これらのガスを排気し、第２
の半導体層４０７Ａの形成に用いるガスを導入する（図８のガス置換１７７）。なお、こ
れに限定されず、ガス置換は必ずしも行わなくてもよい。
【０１１５】
次に、第１の半導体層４０６Ａ上の全面に第２の半導体層４０７Ａを形成する。まず、
第２の半導体層４０７Ａの形成に用いる材料ガスを処理室１４１内に導入する。ここでは
、一例として、ＳｉＨ４ガスの流量を３０ｓｃｃｍ、Ｈ２ガスの流量を１４７５ｓｃｃｍ
、Ｈ２ガスにより１０００ｐｐｍまで希釈したＮＨ３ガスの流量を２５ｓｃｃｍとした材
料ガスを導入して安定させ、処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃
とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を
行うことで、第２の半導体層４０７Ａとなるシリコン層を形成する。その後、上記した窒
化シリコン層４０４Ａ等の形成と同様に、ＳｉＨ４ガスの導入のみを停止し、その数秒後
（ここでは５秒後）にプラズマの放電を停止させる（図８の第２の半導体層形成１７８）
。その後、これらのガスを排気し、ドナーとなる不純物元素を含む不純物半導体層４１０
Ａの形成に用いるガスを導入する（図８のガス置換１７９）。
【０１１６】
次に、第２の半導体層４０７Ａ上の全面にドナーとなる不純物元素を含む不純物半導体
層４１０Ａを形成する。まず、ドナーとなる不純物元素を含む不純物半導体層４１０Ａの
形成に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ４ガ
スの流量を１００ｓｃｃｍ、ＰＨ３ガスの流量をＨ２ガスにより０．５ｖｏｌ％まで希釈
した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１
内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、
ＲＦ電源の電力を６０Ｗとしてプラズマ放電を行うことで、ドナーとなる不純物元素を含
む不純物半導体層４１０Ａを形成する。その後、上記した窒化シリコン層４０４Ａ等の形
成と同様に、ＳｉＨ４ガスの導入のみを停止し、その数秒後（ここでは５秒後）にプラズ
マの放電を停止させる（図８の不純物半導体層形成１８０）。その後、これらのガスを排
気する（図８の排気１８１）。なお、不純物半導体層４１０Ａの形成に用いるＳｉＨ４ガ
スとＨ２ガスの流量比を第１の半導体層４０６Ａと同程度とすると、不純物半導体層４１
０Ａを結晶性半導体により形成することができ、好ましい。
【０１１７】
このように、窒化シリコン層４０４Ａから不純物半導体層４１０Ａまでを形成すること
ができる。
【０１１８】
レジストマスク４２０は、フォトリソグラフィ法により形成することができる。または
、インクジェット法等により形成してもよい。
【０１１９】
次に、レジストマスク４２０を用いて第１の半導体層４０６Ａ、第２の半導体層４０７
Ａ、不純物半導体層４１０Ａをエッチングする。この処理により、第１の半導体層４０６
Ａ、第２の半導体層４０７Ａ、及び不純物半導体層４１０Ａを素子毎に分離して、第１の
半導体層４０６、混合領域４０８及び非晶質半導体を含む領域４０９Ｂで形成される第２
の半導体層４０７Ｂ、並びに不純物半導体層４１０Ｂを有する積層体４２２を形成する（
図６（Ａ）を参照）。その後、レジストマスク４２０を除去する。
【０１２０】
なお、このエッチング処理では、第１の半導体層４０６、第２の半導体層４０７Ｂ、及
び不純物半導体層４１０Ｂを有する積層体４２２がテーパー形状となるようにエッチング
を行うことが好ましい。テーパー角は３０°以上９０°以下、好ましくは４０°以上８０
°以下とする。側面をテーパー形状とすることで、後の工程でこれらの上に形成される層
（例えば、配線層）の被覆性を向上させることもできる。従って、段差に起因する配線切
れ等を防止することができる。
【０１２１】
次に、不純物半導体層４１０Ｂ及びゲート絶縁層４０４上に導電層４１２Ａを形成した
後、導電層４１２Ａ上にレジストマスク４２４を形成する。（図６（Ｂ）を参照）。導電
層４１２Ａは後にパターニングを行うことで、ソース電極及びドレイン電極層４１２とな
るものである。
【０１２２】
導電層４１２Ａは、図１に示すソース電極及びドレイン電極層４１２と同様の材料を適
宜用いることができる。導電層４１２Ａは、スパッタリング法または真空蒸着法等を用い
て形成する。または、導電層４１２Ａは、銀、金または銅等の導電性ナノペーストを用い
てスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成して
もよい。
【０１２３】
レジストマスク４２４は、レジストマスク４２０と同様にフォトリソグラフィ法または
インクジェット法により形成する。
【０１２４】
次に、レジストマスク４２４を用いて導電層４１２Ａをエッチングし、ソース電極及び
ドレイン電極層４１２を形成する。エッチングにはウエットエッチングを用いることが好
ましい。ウエットエッチングにより、レジストマスク４２４から露出された部分の導電層
４１２Ａが等方的にエッチングされる。このソース電極及びドレイン電極層４１２は薄膜
トランジスタのソース電極及びドレイン電極のみならず、ソース配線（信号線）も構成す
る。
【０１２５】
次に、レジストマスク４２４が形成された状態で、不純物半導体層４１０Ｂと非晶質半
導体を含む領域４０９Ｂをエッチングして、ソース領域及びドレイン領域４１０とバック
チャネル部（図１（Ｂ）にバックチャネル部４３２として示される部分）を形成する。こ
れにより、ソース領域及びドレイン領域４１０が形成される。なお、非晶質半導体を含む
領域４０９Ｂは一部を残してエッチングされ、非晶質半導体を含む領域４０９が形成され
る。
【０１２６】
ここで、エッチングは酸素を含んだガスによるドライエッチングを行うとよい。酸素を
含んだガスにより、レジストマスクを後退させつつ不純物半導体層４１０Ｂと非晶質半導
体を含む領域４０９Ｂをエッチングすることができ、ソース領域及びドレイン領域４１０
と、非晶質半導体を含む領域４０９をテーパー形状にすることができる。エッチングガス
としては、例えば、ＣＦ４に酸素を含ませたエッチングガスまたは塩素に酸素を含ませた
エッチングガスを用いるとよい。ソース領域及びドレイン領域４１０と、非晶質半導体を
含む領域４０９をテーパー形状にすることで電界の集中を防ぎ、オフ電流を低減させるこ
とができる。
【０１２７】
なお、上記の工程の代わりに、導電層４１２Ａ、不純物半導体層４１０Ｂ及び非晶質半
導体を含む領域４０９Ｂのそれぞれ一部をドライエッチングしてもよい。このとき、ソー
ス電極及びドレイン電極層４１２の側面と、ソース領域及びドレイン領域４１０の側面は
概略一致した形状になる。
【０１２８】
または、レジストマスク４２４を用いて導電層４１２Ａをエッチングし、ソース電極及
びドレイン電極層４１２を形成し、レジストマスク４２４を除去した後、不純物半導体層
４１０Ｂと非晶質半導体を含む領域４０９Ｂの一部をエッチングしてもよい。このエッチ
ングより、ソース電極及びドレイン電極層４１２を用いて不純物半導体層４１０Ｂをエッ
チングするため、ソース電極及びドレイン電極層４１２の側面及びソース領域及びドレイ
ン領域４１０の側面が概略一致した形状になる。
【０１２９】
非晶質半導体を含む領域４０９は、一部がエッチングされて凹部が設けられているが、
混合領域４０８が露出せず、凹部と重畳する非晶質半導体を含む領域４０９の少なくとも
一部が残存する厚さとすることが好ましい。
【０１３０】
次に、レジストマスク４２４を除去する（図６（Ｃ）を参照）。
【０１３１】
なお、エッチング工程により生じた副生成物、レジストマスクの残渣、及び剥離液等が
、ソース領域及びドレイン領域の間の非晶質半導体を含む領域４０９の表面に付着または
堆積する等して、薄膜トランジスタのオフ電流が増大してしまうため、これらを除去する
ために、低ダメージ条件、好ましくは無バイアスのドライエッチングを行うことが好まし
い。または、図１（Ｂ）にバックチャネル部４３２として示される部分に対してプラズマ
処理を行ってもよい。または、洗浄を行ってもよい。または、これらの工程を組み合わせ
て用いてもよい。
【０１３２】
以上の工程により、チャネルエッチ型の薄膜トランジスタを作製することができる。
【０１３３】
なお、この後、ゲート絶縁層４０４の一部をエッチングして、ゲート電極層４０２を露
出させることで、ゲート電極層４０２に接続する接続端子を形成することができる。
【０１３４】
なお、上記したように薄膜トランジスタを作製した後、該薄膜トランジスタ上に絶縁層
を形成し、該絶縁層の一部をエッチングしてソース電極及びドレイン電極層４１２と、ゲ
ート電極層４０２とを露出させ、ソース電極及びドレイン電極層４１２とゲート電極層４
０２とを接続する接続配線を形成してもよい。
【０１３５】
これらの工程において、ゲート電極層４０２を露出するためのゲート絶縁層４０４のエ
ッチング時間が増大してスループットが極端に低下しない程度の厚さ（即ち、窒化シリコ
ン層４０４Ａのエッチング時間と同程度に抑えることのできる厚さ）とするために、酸化
シリコン層４０４Ｂは、例えば２ｎｍ以上１０ｎｍ未満とすることが好ましい
【０１３６】
以上の工程により、薄膜トランジスタ、及びそれを有する素子基板または表示装置の作
製工程のスループットを向上させつつ、薄膜トランジスタのオフ電流が低く、オン電流及
び電界効果移動度が高い薄膜トランジスタを作製することができる。そして、このような
薄膜トランジスタを高い量産性で作製することができる。
【０１３７】
（実施の形態２）
実施の形態１で説明した酸化処理は、実施の形態１で説明したものに限定されない。本
実施の形態では、酸素を含む雰囲気中でプラズマを発生させ、被酸化表面を該プラズマに
曝す酸化処理一形態について説明する。
【０１３８】
まず、実施の形態１と同様に、基板４００上にゲート電極層４０２及び窒化シリコン層
４０４Ａを形成する（図５（Ａ）を参照）。次に、酸素を含む雰囲気中でプラズマを発生
させ、該プラズマに窒化シリコン層４０４Ａを曝し、窒化シリコン層４０４Ａの表面を酸
化して、酸化シリコン層４０４Ｂを形成することができる。
【０１３９】
ここで、プラズマを発生させる雰囲気は、酸素原子を含むものであればよい。プラズマ
を発生させる雰囲気として、例えば、酸素雰囲気、窒素酸化物（一酸化窒素、二酸化窒素
、一酸化二窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素等）の雰囲気、硫黄酸化物
（一酸化硫黄、二酸化硫黄、三酸化硫黄等）の雰囲気を用いることができる。または、こ
れらの雰囲気中に、希ガス（アルゴン、ネオン、キセノン等）または窒素等を含ませた混
合ガス雰囲気としてもよく、例えば大気雰囲気を用いてもよい。雰囲気中には、酸素ガス
または酸素を含むガスを多く含ませることが好ましい。
【０１４０】
または、水プラズマを用いてもよい。水蒸気等の水を主成分とするガスを処理室に導入
し、プラズマを発生させることで水プラズマを発生させることができる。なお、上記した
プラズマを発生させる雰囲気中に水蒸気等を導入して水プラズマを発生させてもよい。
【０１４１】
なお、ここでプラズマを発生させる装置として、例えば、プラズマＣＶＤ装置がある。
ここで、窒化シリコン層４０４Ａを形成したプラズマＣＶＤ装置を用いてプラズマ処理を
行うと、装置を兼用できるため好ましい。
【０１４２】
なお、プラズマを発生させる装置として、表面波プラズマを発生させることができる装
置を用いると、被酸化表面にダメージを与えることなくプラズマ処理を行うことができる
。そのため、実施の形態１で説明したように、被酸化表面がゲート絶縁層の一部である窒
化シリコン層の場合には、表面波プラズマを用いてプラズマ処理を行うことで窒化シリコ
ン層へのダメージを低減することができる。
【０１４３】
以上、本実施の形態にて説明したように、酸化処理として酸素を含むプラズマを用いて
、窒化シリコン層上に酸化シリコン層を形成することができる。
【０１４４】
（実施の形態３）
実施の形態１で説明した酸化処理は、実施の形態１及び実施の形態２で説明したものに
限定されない。本実施の形態では、酸化処理の一形態を説明する。
【０１４５】
まず、実施の形態１と同様に、基板４００上にゲート電極層４０２及び窒化シリコン層
４０４Ａを形成する（図５（Ａ）を参照）。次に、処理室内でオゾンを発生させ、このオ
ゾンに窒化シリコン層４０４Ａを曝し、窒化シリコン層４０４Ａの表面を酸化して、酸化
シリコン層４０４Ｂを形成することができる。なお、処理室内にオゾンを発生させた後、
処理室内に基板を搬入してもよいし、処理室内に基板を搬入した後、オゾンを発生させて
もよい。
【０１４６】
なお、オゾンとは、３つの酸素原子からなる酸素の同素体をいう。
【０１４７】
ここで、オゾンの発生方法は特に限定されず、あらゆる方法を用いることができる。例
えば、酸素ガス（または酸素を含むガス）への紫外光の照射または酸素ガス（または酸素
を含むガス）中で放電を行うことで、オゾンを発生させることができる。紫外光は、短波
長のものを発生させることが好ましい。例えば、水銀灯を用いることで、波長２５３．７
ｎｍ及び波長３６５．０ｎｍの紫外光を発生させることができる。なお、放電による場合
には、２枚の電極板（誘電体で覆われた電極板）の間に酸素ガス（または酸素を含むガス
）を導入し、交流の高電圧を印加することで無声放電を起こし、電極板の間の酸素分子を
解離させ、これを他の酸素分子と再結合させることでオゾンを発生させることができる。
【０１４８】
または、例えば希硫酸の電気分解または水の電気分解によってオゾンを発生させてもよ
い。
【０１４９】
または、上記の酸素ガス（または酸素を含むガス）に代えて空気を用いてもよい。すな
わち、大気雰囲気中へ紫外光を照射し、または大気雰囲気中で放電を行うことでオゾンを
発生させてもよい。
【０１５０】
以上、本実施の形態にて説明したように、酸化処理としてオゾンを用いて、窒化シリコ
ン層上に酸化シリコン層を形成することができる。
【０１５１】
（実施の形態４）
実施の形態１で説明した酸化処理は、実施の形態１乃至実施の形態３で説明したものに
限定されない。本実施の形態では、酸化処理の一形態を説明する。
【０１５２】
まず、実施の形態１と同様に、基板４００上にゲート電極層４０２及び窒化シリコン層
４０４Ａを形成する（図５（Ａ）を参照）。次に、基板４００を処理室外に搬出し、窒化
シリコン層４０４Ａをオゾン水に曝し、窒化シリコン層４０４Ａの表面を酸化して、酸化
シリコン層４０４Ｂを形成することができる。
【０１５３】
なお、オゾン水とは、オゾンを水に溶かして生成されるオゾンの水溶液であり、例えば
、バブリングによって作製することができる。なお、オゾンは、実施の形態３にて説明し
た方法により発生させることができる。
【０１５４】
なお、ここで用いるオゾン水の濃度は特に限定されず、窒化シリコン層４０４Ａを酸化
できる程度の濃度であればよい。好ましくは、１ｐｐｍ以上２０ｐｐｍ以下、より好まし
くは５ｐｐｍ以上１５ｐｐｍ以下の濃度のオゾン水を用いればよい。
【０１５５】
以上、本実施の形態にて説明したように、酸化処理としてオゾン水を用いて、窒化シリ
コン層上に酸化シリコン層を形成することができる。
【０１５６】
（実施の形態５）
実施の形態１で説明した酸化処理に代えて、窒化シリコン層上に酸化シリコン層を形成
してもよい。本実施の形態は、この態様について説明する。
【０１５７】
まず、実施の形態１と同様に、基板４００上にゲート電極層４０２及び窒化シリコン層
４０４Ａを形成する（図５（Ａ）を参照）。次に、窒化シリコン層４０４Ａ上に酸化シリ
コン層４０４Ｂを形成する。酸化シリコン層４０４Ｂの厚さは、膜としての形態を維持で
きる程度の厚さであればよく、コンタクトホール形成時にスループットを著しく低下させ
ない程度の厚さとすればよい。従って、酸化シリコン層の厚さは、２ｎｍ以上１０ｎｍ以
下とすることが好ましい。
【０１５８】
ここで、酸化シリコン層４０４Ｂは、例えば、窒化シリコン層４０４Ａと同様に、ＣＶ
Ｄ法、好ましくはプラズマＣＶＤ法により形成することができる。
【０１５９】
なお、酸化シリコン層４０４Ｂの形成方法は、例えば、材料ガスに珪酸エチル（ＴＥＯ
Ｓ（化学式：Ｓｉ（ＯＣ２Ｈ５）４））を用いてもよい。なお、形成方法として、常圧Ｃ
ＶＤ法等を用いてもよい。
【０１６０】
なお、窒化シリコン層４０４Ａ上に形成する酸化シリコン層４０４Ｂに代えて、酸化窒
化シリコン層を用いてもよい。酸化窒化シリコン層は、一例として、ＳｉＨ４の流量を５
ｓｃｃｍ、Ｎ２Ｏの流量を６００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内
の圧力を２５Ｐａ、温度を２８０℃とし、３０Ｗのプラズマ放電を行うことで形成するこ
とができる。
【０１６１】
以上、本実施の形態にて説明したように、酸化処理に代えて、窒化シリコン層上に酸化
シリコン層または酸化窒化シリコン層を形成することができる。
【０１６２】
（実施の形態６）
本実施の形態では、本発明の一態様である薄膜トランジスタの作製方法であって、他の
実施の形態とは異なるものについて説明する。具体的には、厚さの異なる領域を有するレ
ジストマスクを用いることにより、薄膜トランジスタを作製する際のフォトマスクの枚数
を少なくすることができる。
【０１６３】
まず、実施の形態２と同様に、ゲート電極層７０２を覆うゲート絶縁層７０４を形成し
、ゲート絶縁層７０４上に第１の半導体層７０６Ａ、第２の半導体層７０７Ａ及び不純物
半導体層７１０Ａを形成する。そして、不純物半導体層７１０Ａ上に導電層７１２Ａを形
成する。なお、ゲート絶縁層７０４は窒化シリコン層７０４Ａ及び酸化シリコン層７０４
Ｂで形成する。なお、第２の半導体層７０７Ａは、混合領域７０８Ａ及び非晶質半導体を
含む領域７０９Ａで形成する。
【０１６４】
次に、導電層７１２Ａ上にレジストマスク７２０を形成する（図１０（Ａ）を参照）。
本実施の形態におけるレジストマスク７２０は凹部または凸部を有するレジストマスクで
ある。換言すると、厚さの異なる複数の領域（ここでは、二の領域）からなるレジストマ
スクともいうことができる。レジストマスク７２０において、厚い領域をレジストマスク
７２０の凸部と呼び、薄い領域をレジストマスク７２０の凹部と呼ぶこととする。
【０１６５】
レジストマスク７２０において、ソース電極及びドレイン電極層７１２が形成される領
域には凸部が形成され、ソース電極及びドレイン電極層７１２を有さず第２の半導体層７
０７Ａが露出して形成される領域には凹部が形成される。
【０１６６】
レジストマスク７２０は、多階調マスクを用いることで形成することができる。ここで
、多階調マスクについて図１２を参照して以下に説明する。
【０１６７】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、例えば、露
光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マス
クを用いることで、一度の露光及び現像工程によって、複数（例えば、二種類）の厚さを
有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで
、フォトマスクの枚数を削減することができる。
【０１６８】
図１２（Ａ）及び図１２（Ｂ）は、代表的な多階調マスクの断面図を示す。図１２（Ａ
）にはグレートーンマスク７４０を示し、図１２（Ｂ）にはハーフトーンマスク７４５を
示す。
【０１６９】
図１２（Ａ）に示すグレートーンマスク７４０は、透光性を有する基板７４１上に遮光
膜により形成された遮光部７４２、及び遮光膜のパターンにより設けられた回折格子部７
４３で構成されている。
【０１７０】
回折格子部７４３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、
ドットまたはメッシュ等を有することで、光の透過率を調整する。なお、回折格子部７４
３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周
期的なものであってもよい。
【０１７１】
透光性を有する基板７４１としては、石英等を用いることができる。遮光部７４２及び
回折格子部７４３を構成する遮光膜は、金属材料により形成すればよく、好ましくはクロ
ムまたは酸化クロム等により設けられる。
【０１７２】
グレートーンマスク７４０に露光するための光を照射した場合、図１２（Ａ）に示すよ
うに、遮光部７４２に重畳する領域における透光率は０％となり、遮光部７４２も回折格
子部７４３も設けられていない領域における透光率は１００％となる。なお、回折格子部
７４３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット
またはメッシュ等の間隔により調整可能である。
【０１７３】
図１２（Ｂ）に示すハーフトーンマスク７４５は、透光性を有する基板７４６上に半透
光膜により形成された半透光部７４７、及び遮光膜により形成された遮光部７４８で構成
されている。
【０１７４】
半透光部７４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等を
用いて形成することができる。遮光部７４８は、グレートーンマスクの遮光膜と同様の金
属材料を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる
。
【０１７５】
ハーフトーンマスク７４５に露光するための光を照射した場合、図１２（Ｂ）に示すよ
うに、遮光部７４８に重畳する領域における透光率は０％となり、遮光部７４８も半透光
部７４７も設けられていない領域における透光率は１００％となる。なお、半透光部７４
７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成す
る膜の厚さ等により、調整可能である。
【０１７６】
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジスト
マスク７２０を形成することができる。ただし、これに限定されず、多階調マスクを用い
ることなくレジストマスク７２０を形成してもよい。
【０１７７】
次に、レジストマスク７２０を用いてエッチングを行い、第１の半導体層７０６、第２
の半導体層７０７Ｂ、不純物半導体層７１０Ｂ及び導電層７１２Ｂを形成する（図１０（
Ｂ）を参照）。なお、第２の半導体層７０７Ｂは、混合領域７０８Ｂ及び非晶質半導体を
含む領域７０９Ｂで形成する。
【０１７８】
次に、レジストマスク７２０を後退（縮小）させることで、レジストマスク７２４を形
成する（図１０（Ｂ）を参照）。レジストマスク７２０を後退（縮小）させるには、酸素
プラズマによるアッシング等を行えばよい。
【０１７９】
次に、レジストマスク７２４を用いて導電層７１２Ｂをエッチングしてソース電極及び
ドレイン電極層７１２を形成する（図１０（Ｃ）を参照）。
【０１８０】
次に、不純物半導体層７１０Ｂ及び第２の半導体層７０７Ｂの一部をエッチングするこ
とで、ソース領域及びドレイン領域７１０及び非晶質半導体を含む領域７０９を形成する
（図１１（Ａ）を参照）。その後、レジストマスク７２４を除去する（図１１（Ｂ）を参
照）。
【０１８１】
以上、本実施の形態にて説明したように、多階調マスクを用いることで、薄膜トランジ
スタを作製することができる。多階調マスクを用いることで、使用するフォトマスクの枚
数を減らすことができる。
【０１８２】
（実施の形態７）
本実施の形態は、表示パネルまたは発光パネルの一形態について、図面を参照して説明
する。
【０１８３】
本実施の形態の表示装置または発光装置では、画素部に接続される信号線駆動回路及び
走査線駆動回路は別の基板（例えば、半導体基板またはＳＯＩ基板等）上に設けて接続し
てもよいし、画素回路と同一基板上に形成してもよい。
【０１８４】
なお、別途形成した場合の接続方法は特に限定されるものではなく、公知のＣＯＧ法、
ワイヤボンディング法またはＴＡＢ法等を用いることができる。また接続する位置は、電
気的な接続が可能であるならば、特に限定されない。なお、コントローラ、ＣＰＵ及びメ
モリ等を別途形成し、画素回路に接続してもよい。
【０１８５】
図１３は、表示装置のブロック図を示す。図１３に示す表示装置は、表示素子を備えた
画素を複数有する画素部８００と、各画素を選択する走査線駆動回路８０２と、選択され
た画素へのビデオ信号の入力を制御する信号線駆動回路８０３と、を有する。
【０１８６】
なお、表示装置は図１３に示す形態に限定されない。すなわち、信号線駆動回路は、シ
フトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとア
ナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有して
いてもよい。なお、シフトレジスタ及びアナログスイッチは必ずしも設ける必要はなく、
例えば、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路
を有していてもよいし、アナログスイッチの代わりにラッチ等を有していてもよい。
【０１８７】
図１３に示す信号線駆動回路８０３は、シフトレジスタ８０４及びアナログスイッチ８
０５を有する。シフトレジスタ８０４には、クロック信号（ＣＬＫ）とスタートパルス信
号（ＳＰ）とが入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）
とが入力されると、シフトレジスタ８０４においてタイミング信号が生成され、アナログ
スイッチ８０５に入力される。
【０１８８】
なお、アナログスイッチ８０５には、ビデオ信号（ｖｉｄｅｏ  ｓｉｇｎａｌ）が供給
される。アナログスイッチ８０５は、入力されるタイミング信号に従ってビデオ信号をサ
ンプリングし、後段の信号線に供給する。
【０１８９】
図１３に示す走査線駆動回路８０２は、シフトレジスタ８０６及びバッファ８０７を有
する。または、レベルシフタを有していてもよい。走査線駆動回路８０２において、シフ
トレジスタ８０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力され
ることによって、選択信号が生成される。生成された選択信号はバッファ８０７において
緩衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素
トランジスタのゲートが接続されている。そして、動作時には１ライン分の画素のトラン
ジスタを一斉にオンにしなくてはならないので、バッファ８０７は大きな電流を流すこと
が可能な構成とする。
【０１９０】
フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号
を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ８０４とアナ
ログスイッチ８０５とを接続するための端子数は、アナログスイッチ８０５と画素部８０
０の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ
８０５を画素部８００と同一基板上に形成することで、アナログスイッチ８０５を画素部
８００と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の
数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。
【０１９１】
なお、図１３の走査線駆動回路８０２は、シフトレジスタ８０６及びバッファ８０７を
有するが、これに限定されず、シフトレジスタ８０６のみで走査線駆動回路８０２を構成
してもよい。
【０１９２】
なお、図１３に示す構成は、表示装置の一形態を示したものであり、信号線駆動回路と
走査線駆動回路の構成はこれに限定されない。
【０１９３】
次に、表示装置の一形態に相当する液晶表示パネル及び発光パネルの外観について、図
１４及び図１５を参照して説明する。図１４（Ａ）は、第１の基板８１１上に形成された
結晶性半導体を有するトランジスタ８２０及び液晶素子８２３を、第２の基板８１６との
間にシール材８１５によって封止した、液晶表示パネルの上面図を示す。図１４（Ｂ）は
、図１４（Ａ）のＫ−Ｌにおける断面図に相当する。図１５は発光パネルの場合を示す。
なお、図１５は、図１４と異なる部分についてのみ符号を付している。
【０１９４】
第１の基板８１１上に設けられた画素部８１２と、走査線駆動回路８１４と、を囲んで
、シール材８１５が設けられている。そして、画素部８１２及び走査線駆動回路８１４の
上に第２の基板８１６が設けられている。よって画素部８１２及び走査線駆動回路８１４
は、第１の基板８１１とシール材８１５と第２の基板８１６とによって、液晶層８１８ま
たは充填材８３１と共に封止されている。なお、第１の基板８１１上のシール材８１５に
よって囲まれている領域とは異なる領域に信号線駆動回路８１３が実装されている。なお
、信号線駆動回路８１３は、別途用意された基板上に結晶性半導体を有するトランジスタ
により設けられたものである。なお、本実施の形態では、結晶性半導体を有するトランジ
スタを用いた信号線駆動回路８１３を、第１の基板８１１に貼り合わせる場合について説
明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせる
ことが好ましい。図１４では、信号線駆動回路８１３に含まれる、結晶性半導体で形成さ
れたトランジスタ８１９を例示する。
【０１９５】
第１の基板８１１上に設けられた画素部８１２は、複数のトランジスタを有しており、
図１４（Ｂ）には、画素部８１２に含まれるトランジスタ８２０を例示している。そして
、信号線駆動回路８１３も、複数のトランジスタを有しており、図１４（Ｂ）では、信号
線駆動回路８１３に含まれるトランジスタ８１９を例示している。なお、本実施の形態の
発光装置においては、トランジスタ８２０は駆動用トランジスタであってもよいし、電流
制御用トランジスタであってもよいし、消去用トランジスタであってもよい。トランジス
タ８２０は実施の形態１で説明したトランジスタに相当する。
【０１９６】
なお、液晶素子８２３が有する画素電極８２２は、トランジスタ８２０と配線８２８を
介して電気的に接続されている。そして、液晶素子８２３の対向電極８２７は第２の基板
８１６上に設けられている。画素電極８２２と対向電極８２７と液晶層８１８が重なって
いる部分が、液晶素子８２３に相当する。
【０１９７】
または、発光素子８３０が有する画素電極は、トランジスタ８２０のソース電極または
ドレイン電極と、配線を介して電気的に接続されている。そして本実施の形態では、発光
素子８３０の共通電極と透光性を有する導電性材料層が電気的に接続されている。なお、
発光素子８３０の構成は、本実施の形態に示した構成に限定されない。発光素子８３０の
構成は、発光素子８３０から取り出す光の方向や、トランジスタ８２０の極性等に応じて
決定することができる。
【０１９８】
なお、第１の基板８１１及び第２の基板８１６の材料としては、ガラス、金属（例えば
、ステンレス）、セラミックスまたはプラスチック等を用いることができる。プラスチッ
クとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ
）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアク
リル樹脂フィルム等を用いることができる。なお、アルミニウム箔をＰＶＦフィルムやポ
リエステルフィルムで挟んだ構造のシートを用いてもよい。
【０１９９】
なお、スペーサ８２１はビーズスペーサであり、画素電極８２２と対向電極８２７との
間の距離（セルギャップ）を調整するために設けられている。なお、絶縁層を選択的にエ
ッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。
【０２００】
そして、別途形成された信号線駆動回路８１３と、走査線駆動回路８１４及び画素部８
１２に与えられる各種の信号（電位）は、ＦＰＣ８１７（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ
ｅｄ  Ｃｉｒｃｕｉｔ）から引き回し配線８２４及び引き回し配線８２５を介して供給さ
れる。
【０２０１】
本実施の形態では、接続端子８２６が、液晶素子８２３が有する画素電極８２２と同じ
導電層から形成されている。なお、引き回し配線８２４及び引き回し配線８２５は、配線
８２８と同じ導電層で形成されている。
【０２０２】
接続端子８２６とＦＰＣ８１７が有する端子は、異方性導電層８２９を介して電気的に
接続されている。
【０２０３】
なお、図示していないが、本実施の形態に示した液晶表示装置は、配向膜及び偏光板を
有し、更にカラーフィルタや遮光層等を有していてもよい。
【０２０４】
本実施の形態では、接続端子８２６が、発光素子８３０が有する画素電極と同じ導電層
により設けられている。引き回し配線８２５は、配線８２８と同じ導電層により設けられ
ている。しかし、これに限定されない。
【０２０５】
なお、発光素子８３０からの光の取り出し方向に位置する基板である第２の基板は透光
性の基板を用いる。その場合には、ガラス板、プラスチック板、ポリエステルフィルムま
たはアクリルフィルム等の透光性を有する材料からなる基板を用いる。発光素子８３０か
らの光の取り出し方向が第１の基板の方向である場合には、第１の基板として透光性基板
を用いる。
【０２０６】
充填材８３１としては、窒素やアルゴン等の不活性な気体、紫外線硬化樹脂または熱硬
化樹脂等を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド
、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラール）またはＥＶＡ（エチ
レンビニルアセテート）等を用いることができる。ここでは、例えば、窒素を用いるとよ
い。
【０２０７】
なお、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４
板、λ／２板）またはカラーフィルタ等の光学フィルムを適宜設けてもよい。または、偏
光板または円偏光板に反射防止層を設けてもよい。
【０２０８】
（実施の形態８）
実施の形態１乃至実施の形態７にて開示した発明は、さまざまな電子機器（遊技機も含
む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、
またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタ
ルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携
帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機等の
大型ゲーム機等が挙げられる。
【０２０９】
実施の形態１乃至実施の形態７にて開示した発明は、例えば電子ペーパーに適用するこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポス
ター、電車等の乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適
用することができる。電子機器の一例を図１６（Ａ）に示す。
【０２１０】
図１６（Ａ）は、電子書籍の一例を示している。図１６（Ａ）に示す電子書籍は、筐体
９００及び筐体９０１で構成されている。筐体９００及び筐体９０１は、蝶番９０４によ
り一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍と
同様に扱うことができる。
【０２１１】
筐体９００には表示部９０２が組み込まれ、筐体９０１には表示部９０３が組み込まれ
ている。表示部９０２及び表示部９０３は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図１６（Ａ）では表示部９０２）に文章を表示し、左側の表示部（図１６
（Ａ）では表示部９０３）に画像を表示することができる。表示部９０２及び表示部９０
３は、実施の形態７で説明した表示装置を適用することができる。
【０２１２】
図１６（Ａ）では、筐体９００に操作部等を備えた例を示している。例えば、筐体９０
０は、電源入力端子９０５、操作キー９０６、スピーカ９０７等を備えている。操作キー
９０６は、例えば頁を送る機能を備えることができる。なお、筐体の表示部と同一面にキ
ーボードやポインティングデバイス等を備える構成としてもよい。または、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブル等の各種ケー
ブルと接続可能な端子等）、記録媒体挿入部等を備える構成としてもよい。さらに、図１
６（Ａ）に示す電子書籍には、電子辞書としての機能を持たせてもよい。
【０２１３】
なお、図１６（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を備えていても
よい。無線通信により、電子書籍サーバから所望の書籍データ等を購入し、ダウンロード
する構成とすることもできる。
【０２１４】
図１６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図１６（Ｂ）
に示すデジタルフォトフレームは、筐体９１１に表示部９１２が組み込まれている。表示
部９１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影し
た画像データを表示させることで、通常の写真立てと同様に機能させることができる。表
示部９１２は、実施の形態７で説明した表示装置を適用することができる。
【０２１５】
なお、図１６（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳ
Ｂ端子、ＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備
える構成とするとよい。これらの構成は、表示部と同一面に組み込まれていてもよいが、
側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレ
ームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入
して画像データを取り込み、取り込んだ画像データを表示部９１２に表示させることがで
きる。
【０２１６】
なお、図１６（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成
としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることも
できる。
【０２１７】
図１６（Ｃ）は、テレビジョン装置の一例を示している。図１６（Ｃ）に示すテレビジ
ョン装置は、筐体９２１に表示部９２２が組み込まれている。表示部９２２により、映像
を表示することができる。ここでは、スタンド９２３により筐体９２１を支持した構成を
示している。表示部９２２は、実施の形態７で説明した表示装置を適用することができる
。
【０２１８】
図１６（Ｃ）に示すテレビジョン装置の操作は、筐体９２１が備える操作スイッチや、
別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより
、チャンネルや音量の操作を行うことができ、表示部９２２に表示される映像を操作する
ことができる。または、リモコン操作機に、当該リモコン操作機から出力する情報を表示
する表示部を設ける構成としてもよい。
【０２１９】
なお、図１６（Ｃ）に示すテレビジョン装置は、受信機やモデム等を備えた構成とする
。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線ま
たは無線による通信ネットワークに接続することにより、片方向（送信者から受信者）ま
たは双方向（送信者と受信者間、あるいは受信者間同士等）の情報通信を行うことも可能
である。
【０２２０】
図１６（Ｄ）は、携帯電話機の一例を示している。図１６（Ｄ）に示す携帯電話機は、
筐体９３１に組み込まれた表示部９３２の他、操作ボタン９３３、操作ボタン９３７、外
部接続ポート９３４、スピーカ９３５、及びマイク９３６等を備えている。表示部９３２
は、実施の形態７で説明した表示装置を適用することができる。
【０２２１】
図１６（Ｄ）に示す携帯電話機は、表示部９３２がタッチパネルであってもよく、指等
の接触により、表示部９３２の表示内容を操作することができる構成を有していてもよい
。この場合、電話の発信、或いはメールの作成等は、表示部９３２を指等で接触すること
により行うことができる。
【０２２２】
表示部９３２の画面は主として３つのモードがある。第１のモードは、画像の表示を主
とする表示モードであり、第２のモードは、文字等の情報の入力を主とする入力モードで
ある。第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力モー
ドである。
【０２２３】
例えば、電話の発信、或いはメールを作成する場合には、表示部９３２を、文字の入力
を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場
合には、表示部９３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させ
ることが好ましい。
【０２２４】
なお、図１６（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサ等の傾きを検
出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）を判別
して、表示部９３２の表示情報を自動的に切り替える構成とすることもできる。
【０２２５】
なお、画面モードの切り替えは、表示部９３２への接触、または筐体９３１の操作ボタ
ン９３７の操作により行われる構成とすればよい。または、表示部９３２に表示される画
像の種類によって切り替える構成としてもよい。例えば、表示部に表示する画像信号が動
画のデータであれば表示モード、テキストデータであれば入力モードに切り替える構成に
すればよい。
【０２２６】
または、入力モードにおいて、表示部９３２の光センサで検出される信号を検知し、表
示部９３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【０２２７】
表示部９３２は、イメージセンサとして機能させることもできる。例えば、表示部９３
２を掌や指で触れた際に、掌紋及び指紋等をイメージセンサで撮像することで、本人認証
を行うことができる。なお、表示部に近赤外光を発光するバックライトまたは近赤外光を
発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもできる。
【０２２８】
図１７は、携帯電話の一例であり、図１７（Ａ）が正面図、図１７（Ｂ）が背面図、図
１７（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話は、筐体９５１
及び筐体９５２の二つの筐体で構成されている。携帯電話は、携帯電話と携帯情報端末の
双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が
可能な所謂スマートフォンである。
【０２２９】
筐体９５１においては、表示部９５３、スピーカ９５４、マイクロフォン９５５、操作
キー９５６、ポインティングデバイス９５７、表面カメラ用レンズ９５８、外部接続端子
ジャック９５９及びイヤホン端子９６０等を備え、筐体９５２においては、キーボード９
６１、外部メモリスロット９６２、裏面カメラ９６３、ライト９６４等により構成されて
いる。アンテナは筐体９５１に内蔵されている。
【０２３０】
なお、携帯電話には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内
蔵していてもよい。
【０２３１】
重なり合った筐体９５１と筐体９５２（図１７（Ａ）に示す。）は、スライドさせるこ
とが可能であり、スライドさせることで図１７（Ｃ）のように展開する。表示部９５３に
は、実施の形態１乃至実施の形態７で説明した発明を適用した表示パネルまたは表示装置
を組み込むことが可能である。表示部９５３と表面カメラ用レンズ９５８を同一の面に備
えているため、テレビ電話としての使用が可能である。なお、表示部９５３をファインダ
ーとして用いることで、裏面カメラ９６３及びライト９６４で静止画及び動画の撮影が可
能である。
【０２３２】
スピーカ９５４及びマイクロフォン９５５を用いることで、携帯電話は、音声記録装置
（録音装置）または音声再生装置として使用することができる。そして、操作キー９５６
により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面
のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能で
ある。
【０２３３】
なお、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボ
ード９６１を用いると便利である。更に、重なり合った筐体９５１と筐体９５２（図１７
（Ａ））をスライドさせることで、図１７（Ｃ）のように展開させることができる。携帯
情報端末として使用する場合には、キーボード９６１及びポインティングデバイス９５７
を用いて、カーソルの操作を円滑に行える。外部接続端子ジャック９５９はＡＣアダプタ
及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュー
タ等とのデータ通信が可能である。なお、外部メモリスロット９６２に記録媒体を挿入す
ることで、より大量のデータ保存及び移動が可能になる。
【０２３４】
筐体９５２の裏面（図１７（Ｂ））には、裏面カメラ９６３及びライト９６４を備え、
表示部９５３をファインダーとして静止画及び動画の撮影が可能である。
【０２３５】
なお、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信
機能、非接触ＩＣチップまたはイヤホンジャック等を備えたものであってもよい。
【０２３６】
以上説明したように、実施の形態１乃至実施の形態７にて開示した発明は様々な電子機
器に適用することができる。
【実施例１】
【０２３７】
実施の形態１では、窒化シリコン層に対する酸化処理の一例として、空気に曝露した場
合について説明した。本実施例では、基板上に窒化シリコン層を形成した後、該窒化シリ
コン層を空気に曝露し、該窒化シリコン層をＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐ
ｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により評価した結果について説
明する。なお、本実施例のＸＰＳ測定では、測定深さは約２ｎｍであった。
【０２３８】
本実施例では、窒化シリコン層の厚さを１００ｎｍとした。窒化シリコン層は、ＳｉＨ
４ガスの流量を５ｓｃｃｍ、ＮＨ３ガスの流量を４００ｓｃｃｍ、Ａｒガスの流量を５０
ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を３０Ｐａ、基板の温度を
２８０℃とし、周波数２７ＭＨｚのＲＦ電源を用いて５００Ｗのプラズマ放電を行うこと
で形成した。なお、成膜には平行平板型のプラズマＣＶＤ装置を用いて、上部電極と下部
電極の間隔は、２０ｍｍとした。
【０２３９】
図１８は、Ｓｉ−２ｐの光電子分光スペクトルを示す。図１８において、横軸はＳｉ−
２ｐの結合エネルギーを表し、縦軸はスペクトル強度を表す。光電子分光スペクトルのピ
ーク位置は元素の電子状態により決まるため、ピーク位置は結合状態に依存する。図１８
に示すＳｉ−２ｐの光電子分光スペクトルにより、Ｓｉの結合状態を確認することができ
る。
【０２４０】
図１８のピークＡはＳｉ−Ｏ結合由来（ＳｉＯ２由来）のものであり、ピークＢはＳｉ
−Ｎ結合由来（Ｓｉ３Ｎ４由来）のものである。図１８に示すＳｉ−２ｐの光電子分光ス
ペクトルにはＳｉ−Ｏ結合由来のピークが含まれているため、窒化シリコン層の表面には
Ｓｉ−Ｏ結合が含まれているといえる。従って、窒化シリコン層の表面は酸化されている
といえる。
【実施例２】
【０２４１】
本実施例では、図１（Ａ）に示す薄膜トランジスタのゲート絶縁層４０４と第１の半導
体層４０６の界面、第１の半導体層４０６、第２の半導体層４０７、及びソース領域及び
ドレイン領域４１０となる不純物半導体層の窒素濃度及び酸素濃度について、図１９を参
照して説明する。
【０２４２】
はじめに、試料の作製工程を説明する。なお、ここでは、ゲート絶縁層４０４、第１の
半導体層４０６、第２の半導体層４０７、及びソース領域及びドレイン領域４１０となる
不純物半導体層の形成条件のみを示す。
【０２４３】
ガラス基板上に厚さ３００ｎｍの窒化シリコン層を形成した。
【０２４４】
ガラス基板としては、厚さ０．７ｍｍのガラス基板（コーニング製ＥＡＧＬＥ２０００
）を用いた。
【０２４５】
窒化シリコン層は、材料ガスを、流量４０ｓｃｃｍのＳｉＨ４、流量５００ｓｃｃｍの
Ｈ２、流量５５０ｓｃｃｍのＮ２、及び流量１４０ｓｃｃｍのＮＨ３とし、処理室内の圧
力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源の周波数を１３．５６ＭＨｚ、Ｒ
Ｆ電源の電力を３７０Ｗとしてプラズマ放電を行って形成した。
【０２４６】
次に、該ガラス基板をロードロック室に移動し、窒化シリコン層を約５分間空気に曝し
て、窒化シリコン層の表面を酸化して酸化シリコン層を形成した。そして、プラズマＣＶ
Ｄ装置の処理室内をクリーニングした後、保護層を形成した。
【０２４７】
ここでは、フッ化窒素を用いて処理室内をクリーニングした後、処理室内壁に保護層と
してアモルファスシリコン層を形成した。アモルファスシリコン層は、材料ガスを流量３
００ｓｃｃｍのＳｉＨ４とし、処理室内の圧力を１６０Ｐａ、処理室内の温度を２８０℃
とし、ＲＦ電源の周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１２０Ｗとしてプラズマ
放電を行って形成した。
【０２４８】
次に、処理室にガラス基板を搬入した後、酸化シリコン層上に第１の半導体層４０６、
第２の半導体層４０７、及び不純物半導体層を順に積層して形成した。ここでは、第１の
半導体層４０６として、厚さ３０ｎｍの微結晶シリコン層を形成し、第２の半導体層４０
７として、厚さ１７５ｎｍのシリコン層を形成し、不純物半導体層として、厚さ５０ｎｍ
のリンを含むアモルファスシリコン層を形成した。
【０２４９】
第１の半導体層４０６は、材料ガスを、流量５ｓｃｃｍのＳｉＨ４ガス、流量１５００
ｓｃｃｍのＨ２ガス、及び流量１５００ｓｃｃｍのＡｒガスとし、処理室内の圧力を２８
０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源の周波数を１３．５６ＭＨｚ、ＲＦ電源の
電力を５０Ｗとしてプラズマ放電を行って形成した。
【０２５０】
第２の半導体層４０７は、材料ガスを、流量４０ｓｃｃｍのＳｉＨ４ガス、流量１４７
５ｓｃｃｍのＨ２ガス、流量２５ｓｃｃｍの１０００ｐｐｍＮＨ３ガス（Ｈ２ガスで希釈
）、及び流量２０００ｓｃｃｍのＡｒガスとし、処理室内の圧力を２８０Ｐａ、基板の温
度を２８０℃とし、ＲＦ電源の周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１００Ｗと
してプラズマ放電を行って形成した。
【０２５１】
不純物半導体層は、材料ガスを、流量１００ｓｃｃｍのＳｉＨ４及び流量１７０ｓｃｃ
ｍの０．５％ＰＨ３（Ｈ２ガスで希釈）とし、圧力１７０Ｐａ、基板の温度を２８０℃と
し、ＲＦ電源の周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとしてプラズマ放電
を行って形成した。
【０２５２】
図１９は、試料を二次イオン質量分析法により分析を行った結果を示す。横軸は試料表
面からの深さを表し、左縦軸は、水素、炭素、窒素、酸素、及びフッ素の濃度を示し、右
縦軸はシリコンの二次イオン強度を示す。深さ４５〜５０ｎｍ近傍におけるシリコンの二
次イオン強度の窪んだ部分が、第２の半導体層４０７と不純物半導体層の界面であり、深
さ２４０〜２４５ｎｍ近傍におけるシリコンの二次イオン強度のピーク部分がゲート絶縁
層４０４と第１の半導体層４０６の界面である。ここで、第１の半導体層４０６の厚さは
約３０ｎｍとしているため、深さ２１０〜２１５ｎｍ近傍が第１の半導体層４０６と第２
の半導体層４０７の界面であると推測される。
【０２５３】
本実施例では、窒素濃度は、ゲート絶縁層４０４と第１の半導体層４０６の界面で急速
に減少した後、第２の半導体層４０７に近づくにつれて徐々に増加している。即ち、具体
的には、窒素濃度は第１の半導体層４０６で極小値を示し、第２の半導体層４０７では、
概ね一定の値を示す。酸素濃度は、ゲート絶縁層４０４と第１の半導体層４０６の界面で
急峻に増加した後にすぐに減少し、その後も第２の半導体層４０７に近づくにつれて徐々
に減少し、第２の半導体層４０７では、概ね一定の値を示す。
【０２５４】
ゲート絶縁層４０４と第１の半導体層４０６の界面の窒素濃度（急速に減少する前の窒
素濃度）は、８×１０１９ａｔｏｍｓ／ｃｍ３である。第１の半導体層４０６における窒
素濃度の極小値は、２×１０１９ａｔｏｍｓ／ｃｍ３である。第２の半導体層４０７の窒
素濃度は、６×１０１９ａｔｏｍｓ／ｃｍ３である。
【０２５５】
ゲート絶縁層４０４と第１の半導体層４０６の界面の酸素濃度は、１×１０２１ａｔｏ
ｍｓ／ｃｍ３である。第２の半導体層４０７における酸素濃度は、検出下限以下の値であ
る。
【０２５６】
以上のことから、ゲート絶縁層４０４を、窒化シリコン層と当該窒化シリコン層の表面
を酸化して形成した酸化シリコン層とすることで、ゲート絶縁層４０４と第１の半導体層
４０６の界面に酸素濃度のピークを有すると共に、第１の半導体層４０６に窒素濃度の極
小値を有する。第２の半導体層４０７では、窒素濃度は概ね一定値を有する。
【実施例３】
【０２５７】
本実施例では、ゲート絶縁層と第１の半導体層とを積層して形成した試料の断面形状を
ＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒ
ｏｓｃｏｐｙ）によって観察した像を図２０に示す。
【０２５８】
はじめに、試料１〜３の作製工程を説明する。
【０２５９】
まず、ガラス基板１００１上に厚さ１００ｎｍの窒化シリコン層を形成した。
【０２６０】
ガラス基板としては、厚さ０．７ｍｍのガラス基板（コーニング製ＥＡＧＬＥ２０００
）を用いた。
【０２６１】
窒化シリコン層の形成条件は、実施例２に示す窒化シリコン層の形成条件と同様の条件
を用いた。
【０２６２】
次に、窒化シリコン層の表面を酸化処理した。
【０２６３】
試料１の酸化処理は、実施例２と同様に、基板を処理室からロードロック室へ移動した
後、窒化シリコン層の表面を空気に約５分間曝すことにより行った。このようにして、窒
化シリコン層上に酸化シリコン層を形成してゲート絶縁層１００２を形成した。
【０２６４】
試料２の酸化処理は、窒化シリコン層を形成した処理室において、窒化シリコン層の表
面を酸素プラズマ雰囲気に６０秒間曝すことにより行った。このようにして、窒化シリコ
ン層上に酸化シリコン層を形成した。
【０２６５】
試料３は比較例として、窒化シリコン層表面の酸化処理を行わなかった。
【０２６６】
次に、第１の半導体層を形成した。
【０２６７】
試料１は、実施例２と同様に、処理室をクリーニングし、処理室に保護層を形成した後
、処理室に基板を搬入し、実施例２の第１の半導体層と同様の条件を用いて、第１の半導
体層１００３として、厚さ３０ｎｍの微結晶シリコン層を形成した。
【０２６８】
試料２は、酸素処理を行った処理室において、実施例２の第１の半導体層と同様の条件
を用いて、第１の半導体層１０１３として、厚さ３０ｎｍの微結晶シリコン層を形成した
。
【０２６９】
試料３は、処理室から真空保持されたロードロック室に基板を移動した後、実施例２と
同様に処理室をクリーニングし、処理室に保護層を形成した。次に、ロードロック室から
処理室に基板を搬入し、実施例２の第１の半導体層と同様の条件を用いて、第１の半導体
層１０２３として、厚さ３０ｎｍの微結晶シリコン層を形成した。
【０２７０】
図２０は、試料１〜試料３の断面形状を示す。
【０２７１】
図２０（Ａ）と図２０（Ｂ）に示すＳＴＥＭ像において、第１の半導体層１００３と第
１の半導体層１０１３は、ゲート絶縁層１００２との界面に結晶粒界が観察される。この
ことから、ゲート絶縁層１００２の最表面に酸化シリコン層を形成することで、ゲート絶
縁層１００２と、第１の半導体層１００３または第１の半導体層１０１３との界面から結
晶成長させることができることがわかる。
【０２７２】
一方、図２０（Ｃ）に示すＳＴＥＭ像において、第１の半導体層１０２３は、ゲート絶
縁層１００２との界面及びその近傍において結晶粒界が観察されない。このことから、ゲ
ート絶縁層１００２の最表面が窒化シリコン層の場合、第１の半導体層１０２３の堆積初
期においては、非晶質シリコンが堆積することがわかる。
【実施例４】
【０２７３】
本実施例は、第１の半導体層として微結晶半導体層を形成する際に、下地層が微結晶半
導体層の結晶性に与える影響について計算結果を参照して説明する。ここでは、微結晶半
導体層の代表例として、微結晶シリコン層を用いる。
【０２７４】
本実施例では、古典分子動力学計算により、不純物元素（Ｎ原子またはＯ原子）を含む
場合のＳｉの結晶化過程の解析を行った。なお、古典分子動力学計算では、原子間の相互
作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。各
原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことにより、各
原子の運動（時間発展）を決定論的に追跡できる。
【０２７５】
ここでは、ａ−Ｓｉ層中にＳｉの結晶核が生じた後の、Ｓｉの結晶成長の様子を調べる
ために、ａ−Ｓｉ層中に不純物元素を含まない場合と、不純物元素（Ｎ原子とＯ原子）を
含む場合の計算モデルを作成した（図２１を参照）。
【０２７６】
図２１（Ａ）は、不純物元素を含まないａ−Ｓｉ層１１１０に結晶核１１１１が生じ、
結晶核１１１１から面方位（１００）の単結晶シリコンが成長するモデルを示す。なお、
ａ−Ｓｉ層１１１０はＳｉ原子１１１３を含む。
【０２７７】
図２１（Ｂ）は、不純物元素として０．５ａｔｏｍ％、即ち約２．５×１０２０ａｔｏ
ｍｓ／ｃｍ３のＮ原子１１１５を含むａ−Ｓｉ層１１１０に結晶核１１１１が生じ、結晶
核１１１１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【０２７８】
図２１（Ｃ）は、不純物元素として０．５ａｔｏｍ％、即ち約２．５×１０２０ａｔｏ
ｍｓ／ｃｍ３のＯ原子１１１７を含むａ−Ｓｉ層１１１０に結晶核１１１１が生じ、結晶
核１１１１から面方位（１００）の単結晶シリコンが成長するモデルを示す。
【０２７９】
図２１に示す上記の３つの計算モデルにおいて、温度を１０２５℃として古典分子動力
学計算（シミュレーション）を行った。
【０２８０】
図２２は、図２１（Ａ）の構造変化の様子の計算結果をそれぞれ示す。図２２（Ａ）は
０秒におけるモデルを示し、図２２（Ｂ）は０．５ｎ秒後のモデルを示し、図２２（Ｃ）
は１ｎ秒後におけるモデルを示す。
【０２８１】
図２３は、図２１（Ｂ）の構造変化の様子の計算結果をそれぞれ示す。図２３（Ａ）は
０秒におけるモデルを示し、図２３（Ｂ）は１ｎ秒後のモデルを示し、図２３（Ｃ）は２
ｎ秒後におけるモデルを示す。
【０２８２】
図２４は、図２１（Ｃ）の構造変化の様子の計算結果をそれぞれ示す。図２４（Ａ）は
０秒後におけるモデルを示し、図２４（Ｂ）は０．５ｎ秒後のモデルを示し、図２４（Ｃ
）は１ｎ秒後のモデルを示す。
【０２８３】
ここで、各計算モデルのＳｉの結晶成長速度を表１に示す。
【０２８４】
【表１】
0005917653.tif 000002
【０２８５】
図２２（Ａ）に示す結晶核１１１１が、図２２（Ｂ）に示す単結晶シリコンの結晶領域
１１２１ａ、図２２（Ｃ）に示す単結晶シリコンの結晶領域１１２１ｂへと、結晶領域が
広がっていることより、ａ−Ｓｉ層中に不純物元素を含まない場合は、Ｓｉ原子１１１３
が結晶成長していることがわかる。
【０２８６】
しかしながら、ａ−Ｓｉ層中にＮ原子が含まれる場合、図２３（Ｂ）に示す単結晶シリ
コンの結晶領域１１２３ａ、図２３（Ｃ）に示す単結晶シリコンの結晶領域１１２３ｂへ
と、図２３（Ａ）に示す結晶核１１１１が広がっているが、図２２に示す不純物元素を含
まない場合と比較して、結晶領域が狭く、結晶成長速度が遅いことがわかる。なお、図２
３（Ｂ）及び図２３（Ｃ）に示すように、ａ−Ｓｉ層中にＮ原子１１１５があると結晶成
長が阻害され、Ｎ原子１１１５は単結晶シリコンの結晶領域１１２３ａ及び結晶領域１１
２３ｂに取り込まれず、結晶粒界付近に存在していることがわかる。
【０２８７】
なお、ａ−Ｓｉ層中にＯ原子１１１７が含まれる場合、図２４（Ｂ）に示す単結晶シリ
コンの結晶領域１１２５ａ、図２４（Ｃ）に示す単結晶シリコンの結晶領域１１２５ｂへ
と、図２４（Ａ）に示す結晶核１１１１が広がっているが、図２２に示す不純物元素を含
まない場合と比較して、結晶領域が狭く、結晶成長速度は遅い。しかしながら、図２３に
示すＮ原子を含む場合と比較して、結晶領域が広く、結晶成長速度は速い。さらには、図
２４（Ｃ）に示すように、Ｏ原子１１１７は単結晶シリコンの結晶領域１１２５ｂに取り
込まれており、膜全体における結晶性は比較的よいことがわかる。よって、膜中に含まれ
るＯ濃度がある程度高くても、Ｓｉの結晶性にはあまり影響しないが、Ｎ濃度が高いとＳ
ｉの結晶性が低くなると考えられる。
【０２８８】
このことから、微結晶半導体層の下地層として酸化シリコン層を形成することで、微結
晶半導体層の結晶性と成長速度を高めることができる。
【符号の説明】
【０２８９】
１４０    基板
１４１    処理室
１４２    ステージ
１４３    ガス供給部
１４４    シャワープレート
１４５    排気口
１４６    上部電極
１４７    下部電極
１４８    交流電源
１４９    温度制御部
１５０    ガス供給手段
１５１    排気手段
１５２    シリンダ
１５３    圧力調整弁
１５４    ストップバルブ
１５５    マスフローコントローラ
１５６    バルブ
１５７    コンダクタンスバルブ
１５８    ターボ分子ポンプ
１５９    ドライポンプ
１６０    クライオポンプ
１６１    プラズマＣＶＤ装置
１７０    予備処理
１７１    窒化シリコン層形成
１７２    基板搬出
１７５    ガス置換
１７６    シリコン層形成
１７７    ガス置換
１７８    第２の半導体層形成
１７９    ガス置換
１８０    不純物半導体層形成
１８１    排気
４００    基板
４０２    ゲート電極層
４０４    ゲート絶縁層
４０６    第１の半導体層
４０７    第２の半導体層
４０８    混合領域
４０９    非晶質半導体を含む領域
４１０    ソース領域及びドレイン領域
４１２    ソース電極及びドレイン電極層
４２０    レジストマスク
４２２    積層体
４２４    レジストマスク
４３０    矩形領域
４３１    チャネル形成領域の一部
４３２    バックチャネル部
４３３    空乏層
４３４    接合領域
４０４Ａ    窒化シリコン層
４０４Ｂ    酸化シリコン層
４０６Ａ    第１の半導体層
４０７Ａ    第２の半導体層
４０７Ｂ    第２の半導体層
４０８Ａ    混合領域
４０９Ａ    非晶質半導体を含む領域
４０９Ｂ    非晶質半導体を含む領域
４１０Ａ    不純物半導体層
４１０Ｂ    不純物半導体層
４１２Ａ    導電層
４２７Ａ    微結晶半導体領域
４２７Ｂ    非晶質半導体領域
４２７Ｃ    微結晶半導体領域
４２９Ｄ    非晶質半導体層
７０２    ゲート電極層
７０４    ゲート絶縁層
７０４Ａ    窒化シリコン層
７０４Ｂ    酸化シリコン層
７０６    第１の半導体層
７０６Ａ    第１の半導体層
７０７    第２の半導体層
７０７Ａ    第２の半導体層
７０７Ｂ    第２の半導体層
７０８    混合領域
７０８Ａ    混合領域
７０８Ｂ    混合領域
７０９    非晶質半導体を含む領域
７０９Ａ    非晶質半導体を含む領域
７０９Ｂ    非晶質半導体を含む領域
７１０    ソース領域及びドレイン領域
７１０Ａ    不純物半導体層
７１０Ｂ    不純物半導体層
７１２    ソース電極及びドレイン電極層
７１２Ａ    導電層
７１２Ｂ    導電層
７２０    レジストマスク
７２４    レジストマスク
７４０    グレートーンマスク
７４１    基板
７４２    遮光部
７４３    回折格子部
７４５    ハーフトーンマスク
７４６    基板
７４７    半透光部
７４８    遮光部
８００    画素部
８０２    走査線駆動回路
８０３    信号線駆動回路
８０４    シフトレジスタ
８０５    アナログスイッチ
８０６    シフトレジスタ
８０７    バッファ
８１１    第１の基板
８１２    画素部
８１３    信号線駆動回路
８１４    走査線駆動回路
８１５    シール材
８１６    第２の基板
８１７    ＦＰＣ
８１８    液晶層
８１９    トランジスタ
８２０    トランジスタ
８２１    スペーサ
８２２    画素電極
８２３    液晶素子
８２４    配線
８２５    配線
８２６    接続端子
８２７    対向電極
８２８    配線
８２９    異方性導電層
８３０    発光素子
８３１    充填材
９００    筐体
９０１    筐体
９０２    表示部
９０３    表示部
９０４    蝶番
９０５    電源入力端子
９０６    操作キー
９０７    スピーカ
９１１    筐体
９１２    表示部
９２１    筐体
９２２    表示部
９２３    スタンド
９３１    筐体
９３２    表示部
９３３    操作ボタン
９３４    外部接続ポート
９３５    スピーカ
９３６    マイク
９３７    操作ボタン
９５１    筐体
９５２    筐体
９５３    表示部
９５４    スピーカ
９５５    マイクロフォン
９５６    操作キー
９５７    ポインティングデバイス
９５８    表面カメラ用レンズ
９５９    外部接続端子ジャック
９６０    イヤホン端子
９６１    キーボード
９６２    外部メモリスロット
９６３    裏面カメラ
９６４    ライト
１００１    ガラス基板
１００２    ゲート絶縁層
１００３    第１の半導体層
１０１３    第１の半導体層
１０２３    第１の半導体層
１１１０    ａ−Ｓｉ層
１１１１    結晶核
１１１３    Ｓｉ原子
１１１５    Ｎ原子
１１１７    Ｏ原子
１１２１ａ    結晶領域
１１２１ｂ    結晶領域
１１２３ａ    結晶領域
１１２３ｂ    結晶領域
１１２５ａ    結晶領域
１１２５ｂ    結晶領域
【図１】
0005917653.tif 000003
【図２】
0005917653.tif 000004
【図３】
0005917653.tif 000005
【図４】
0005917653.tif 000006
【図５】
0005917653.tif 000007
【図６】
0005917653.tif 000008
【図７】
0005917653.tif 000009
【図８】
0005917653.tif 000010
【図９】
0005917653.tif 000011
【図１０】
0005917653.tif 000012
【図１１】
0005917653.tif 000013
【図１２】
0005917653.tif 000014
【図１３】
0005917653.tif 000015
【図１４】
0005917653.tif 000016
【図１５】
0005917653.tif 000017
【図１６】
0005917653.tif 000018
【図１７】
0005917653.tif 000019
【図１８】
0005917653.tif 000020
【図１９】
0005917653.tif 000021
【図２０】
0005917653.tif 000022
【図２１】
0005917653.tif 000023
【図２２】
0005917653.tif 000024
【図２３】
0005917653.tif 000025
【図２４】
0005917653.tif 000026