(57)【特許請求の範囲】
【請求項１】
外部から電源を供給されるマイクロコンピュータにおいて，
それぞれの所定の機能を有し，外部から供給される前記電源の起動時に電源が供給されない複数のリソースと，
前記複数のリソースにバスを介して接続され，前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと，
前記複数のリソースにそれぞれ設けられ，電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と，
前記複数のリソースにそれぞれ設けられ，前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し，前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有するマイクロコンピュータ。
【請求項２】
請求項１において，
前記リソース内電源供給部は，前記電源起動信号に応答して前記リソース内電源を基準電位まで昇圧し，
前記電源制御部は，前記アクセス信号を一時的に記憶するバッファを有し，前記リソース宛のアクセス信号の検知から前記リソース内電源が前記基準電位まで昇圧する間，前記バスを介して供給されるアクセス信号を前記バッファに記憶し，前記リソース内電源が前記基準電位に昇圧した後，前記バッファに記憶されたアクセス信号を前記リソースに転送するマイクロコンピュータ。
【請求項３】
請求項２において，
前記電源制御部は，前記アクセス信号を前記リソースに供給する伝送路を制御する伝送路制御部を有し，
前記伝送路制御部は，前記リソース宛のアクセス信号を検知したとき前記バスとリソースとを接続する伝送路を遮断し，前記リソース内電源が前記基準電位まで昇圧したとき前記バッファとリソースとを接続する伝送路を生成し，前記バッファのアクセス信号を前記リソースに転送完了したとき前記バスとリソースとを接続する伝送路を開通するマイクロコンピュータ。
【請求項４】
請求項１または２において，
前記複数のリソースは，第１及び第２のリソースを有し，
前記第２のリソースに設けられた第２の電源制御部は，前記第２のリソース宛のアクセス信号を検知したときに加えて，前記第１のリソースへの電源起動信号に応答して前記第２のリソースへの電源起動信号を出力するマイクロコンピュータ。
【請求項５】
請求項４において，
前記第２の電源制御部において，前記第１のリソースへの電源起動信号に応答して前記第２のリソースへの電源起動信号を出力するか否かを示す第１のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。
【請求項６】
請求項２において，
前記複数のリソースは，第３及び第４のリソースを有し，
前記第４のリソースに設けられた第４の電源制御部は，前記第４のリソース宛のアクセス信号を検知したときに，前記第３のリソースのリソース内電源が前記基準電位まで昇圧することを待って，前記第４のリソースへの電源起動信号を出力するマイクロコンピュータ。
【請求項７】
請求項６において，
前記第４の電源制御部において，前記第４のリソース宛のアクセス信号を検知したときに，前記第３のリソースのリソース内電源が前記基準電位まで昇圧することを待って，前記第４のリソースへの電源起動信号を出力するか否かを示す第２のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，マイクロコンピュータに関する。
【背景技術】
【０００２】
近年，半導体集積回路は，リーク電流等による消費電力を削減することが要求されている。例えば，汎用マイクロコンピュータ（マイコン）は多数のリソースを搭載しており，多様なユーザの用途に応えられるように構成されている。ただし，多数のリソースの中にはユーザの用途によっては動作が不要なリソースも含まれている。低消費電力の策が何も講じられていないと，マイクロコンピュータの電源を起動した時，動作が不要なリソースでも電流が無駄に消費されてしまう。
【０００３】
通常，マイクロコンピュータは，入力待ち状態や動作が必要ない時には内部動作を停止させるスタンバイ機能を有している。スタンバイ状態では，ＲＡＭ等の限られたリソースのみに電源を供給し，ＣＰＵを含めて他の大部分のリソースへの電源が遮断される。しかし，通常動作状態では全てのリソースに電源が供給されるため，ユーザの用途では動作が不要なリソースまで電源が供給され無駄な消費電力を招いている。
【０００４】
そこで，動作が不要なリソースの消費電力を削減する手段として，不要なリソースへのクロック供給を停止して消費電力を低減する技術（特許文献１，特許文献２），外部からの受信信号に応答して，動作が不要なリソースへの電源を遮断または減少させる技術（特許文献３），レジスタに予め動作が不要なリソースを登録しておき，電源起動後，ＣＰＵからの電源遮断信号を電源遮断制御回路へ出力し，動作が不要なリソースの電源を遮断する技術（特許文献４）等が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０４−１２７２１０号公報
【特許文献２】特開平０５−３２４８７１号公報
【特許文献３】特告昭５７−０２８１２４号公報
【特許文献４】特開昭６３−１２６０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら，マイクロコンピュータの電源起動後電源遮断制御回路へ電源遮断信号が出力されるまでの間は，不要なリソースにも電源が供給されるので，無駄な消費電力が発生する。また，特許文献４に記載された発明では，不要なリソースを予め決めておく必要があり，必ずしも動作状況に応じて不要なリソースの電源を遮断することはできない。
【０００７】
そこで，本発明は，できるだけリソースでの無駄な消費電力を削減することができるマイクロコンピュータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために，本発明の第１の側面によれば，外部から電源を供給されるマイクロコンピュータにおいて，
それぞれの所定の機能を有し，外部から供給される前記電源の起動時に電源が供給されない複数のリソースと，
前記複数のリソースにバスを介して接続され，前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと，
前記複数のリソースにそれぞれ設けられ，電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と，
前記複数のリソースにそれぞれ設けられ，前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し，
前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有する。
【発明の効果】
【０００９】
第１の側面によれば，マイクロコンピュータの電源起動時に動作が不要なリソースの消費電力を削減することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施の形態におけるマイクロコンピュータの構成図である。
【図２】マイクロコンピュータの電源起動後，制御ユニットから電源起動時に電源が供給されていないリソースにアクセスがあった場合の状態図である。
【図３】本実施の形態における消費電力削減効果を示す図である。
【図４】第１の実施の形態における電源制御部とリソース内電源供給部の回路図である。
【図５】リソース内電源起動時の電源ステータスを示す図である。
【図６】第１の実施の形態における電源制御部の動作を示すフローチャート図である。
【図７】第１の実施の形態におけるタイムチャートを示す図である。
【図８】第２の実施の形態における電源制御部とリソース内電源供給部の回路図である。
【図９】第２の実施の形態における電源制御部の動作を示すフローチャート図である。
【図１０】第２の実施の形態におけるタイムチャートを示す図である。
【図１１】第２の実施の形態におけるカー・エリア・ネットワーク通信機器ユニットと波形ジェネレータユニットの電源供給動作を示すフローチャート図である。
【図１２】第３の実施の形態における電源制御部とリソース内電源供給部の回路図である。
【図１３】第３の実施の形態における電源制御部の動作を示すフローチャート図である。
【図１４】第３の実施の形態におけるタイムチャートを示す図である。
【図１５】第４の実施の形態における電源制御部とリソース内電源供給部の回路図である。
【図１６】第４の実施の形態における電源制御部の動作を示すフローチャート図である。
【図１７】第４の実施の形態におけるタイムチャートを示す図である。
【発明を実施するための形態】
【００１１】
以下，図面を用いて本発明の実施の形態について説明する。
【００１２】
図１は，本実施の形態におけるマイクロコンピュータの構成図である。図１のマイクロコンピュータは，ＣＰＵ１，オンチップデバッグ機能を提供するデバッグサポートユニット２，プログラム用の不揮発性半導体メモリ３，ＲＡＭ４，６，ダイレクトメモリアクセス（ＤＭＡ）コントローラ５，データ記憶用の不揮発性半導体メモリ７，カー・エリア・ネットワーク（ＣＡＮ）用通信機器ユニット８，クロック生成回路９，ＵＡＲＴ等複数機能を有するマルチファンクションシリアル１０，外部割込みユニット１１，２２，アウトプットコンペアユニット１２，フリーランタイマ１３，インプットキャプチャユニット１４，ウォッチドッグタイマユニット１５，任意の波形を生成する波形ジェネレータユニット１６，ＬＩＮ−ＵＡＲＴ１７，リロードタイマユニット１８，アップダウンカウンタ１９，Ａ／Ｄコンバータ２０，Ｄ／Ａコンバータ２１，リアルタイムクロックユニット２３，３２ビット幅の高速内部バス２４，内部バスインターフェース２５，３２ビット幅の周辺バスインターフェース２６，１６ビット幅の周辺バスインターフェース２７，バスｂ１，ｂ２，ｂ３などを有する。
【００１３】
つまり，図１のマイクロコンピュータは，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットと，プログラム用の不揮発性半導体メモリ３やＲＡＭ４に加えて，上記のユニット等の所定の機能を有し制御ユニットからアクセスされて制御される多数のリソースを有している。この制御ユニットと多数のリソースは，バスインターフェース２４，２５，２６とバスｂ１，ｂ２，ｂ３とを介して接続され，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットから各リソースへバスを介してアクセス信号が供給されると，アクセス信号を供給されたリソースは動作を行って所定の機能を実現する。また，マイクロコンピュータを起動させるために，図示しない外部電源よりマイクロコンピュータに電源が供給される。
【００１４】
本実施の形態のマイクロコンピュータでは，電源を起動したときに，電源起動時に動作する必要のないリソースには電源を供給しない。図１では，一例として，デバッグサポートユニット２，ＦＬＡＳＨ７，カー・エリア・ネットワーク用通信機器ユニット８，マルチファンクションシリアル１０，アウトプットコンペアユニット１２，フリーランタイマ１３，インプットキャプチャユニット１４，波形ジェネレータユニット１６，ＬＩＮ−ＵＡＲＴ１７，リロードタイマユニット１８，アップダウンカウンタ１９らが，電源起動時に動作が不要なリソースとして，電源を供給されていない。したがって，マイクロコンピュータの電源起動時には，ＣＰＵ１とＤＭＡコントローラ５などの制御ユニットと上記以外のリソースにだけ電源が供給される。
【００１５】
一方，本実施の形態では，図１に示すように，マイクロコンピュータは，上記の電源起動時に動作が不要なリソースとバスｂ１，ｂ２，ｂ３との間には，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットから対応するリソースへのアクセス信号を検知する電源制御部２８〜３８と，対応するリソースへ電源を供給するリソース内電源供給部３９〜４９を有する。本実施の形態では，リソース内電源供給部３９〜４９は，例えばマイクロコンピュータ内の電源配線とリソース内の電源配線とを接続するパワースイッチである。
【００１６】
図２は，マイクロコンピュータの電源起動後，制御ユニットから電源起動時に電源が供給されていないリソースにアクセスがあった場合の状態図である。図２では，電源制御部３０，３２，３３，３５，３７が対応するリソースへのアクセス信号を検知した場合は，電源制御部３０，３２，３３，３５，３７はパワースイッチであるリソース内電源供給部４１，４３，４４，４６，４８へ電源起動信号を出力する。そして，リソース内電源供給部４１，４３，４４，４６，４８は，電源起動信号に応答して，内部のパワースイッチをオンにし，対応するリソースであるカー・エリア・ネットワーク用通信機器ユニット８，アウトプットコンペアユニット１２，フリーランタイマ１３，波形ジェネレータユニット１６，リロードタイマ１８にそれぞれ電源を供給する。
【００１７】
例えば，図２中に破線で示されるとおり，ＣＰＵ１からカー・エリア・ネットワーク用通信機器ユニット８へアクセス信号が出力された場合，そのリソースの電源制御部３０がそのアクセス信号を検知してリソース内電源供給部４１へ電源起動信号を出力する。そして，リソース内電源供給部４１はその電源起動信号に応答してカー・エリア・ネットワーク用通信機器ユニット８に電源を供給する。図２では，リソース１２，１３，１６，１８も同様に制御ユニットからのアクセス信号に応答して電源が供給開始されている。このように，マイクロコンピュータの電源起動時には必ずしも全てのリソースに電源を供給せず，その後制御ユニットからアクセスされたリソースにだけ電源を供給する。
【００１８】
図３は，本実施の形態における消費電力削減効果を示す図である。図３のグラフは，縦軸を電流，横軸を時間として，マイクロコンピュータの動作状態に対する消費電流の遷移を示すグラフである。また，本実施の形態の効果を示すために，２つの比較例が併せて記載されている。
【００１９】
比較例１のグラフは，マイクロコンピュータの電源起動とともに全てのリソースに電源を供給した場合の消費電流の遷移を示す。比較例１では，マイクロコンピュータに電源が供給された時間Ｔ０から，電源が遮断された時間Ｔ１０までの間に，電力Ｗ１が消費されている。
【００２０】
比較例２のグラフは，マイクロコンピュータの電源起動とともに全てのリソースに電源を供給し，その後不要なリソースの電源を遮断した場合の消費電流の遷移を示す。比較例２では，時間Ｔ０にマイクロコンピュータに電源を供給開始した後，時間Ｔ１からＴ２までの間に，複数の不要なリソースの電源を順に遮断し，時間Ｔ１０でマイクロコンピュータの電源を遮断している。その結果，時間Ｔ０からＴ１０までに電力Ｗ２が消費され，比較例１よりもΔＷ２１＝Ｗ１−Ｗ２の消費電力削減効果が得られている。
【００２１】
一方，本実施の形態では，時間Ｔ０にマイクロコンピュータに電源を供給開始した時には，電源起動時に動作不要な複数のリソースには電源の供給をせず，電源起動後の通常動作状態中の時間Ｔ１からＴ２までの間に，制御ユニットからアクセス信号を供給されたリソースのみに電源を供給し，時間Ｔ１０でマイクロコンピュータの電源が遮断されている。そのため，まず電源起動時の消費電力は比較例１，２よりも少なく，時間Ｔ０から最初にリソースがアクセスされる時間Ｔ１までの間，少ない消費電力状態になっている。その結果，時間Ｔ０からＴ１０までの消費電力Ｗ３は，比較例１よりもΔＷ３１＝Ｗ１−Ｗ３だけ削減され，さらに，比較例２よりもΔＷ３２＝Ｗ２−Ｗ３だけ削減されている。
【００２２】
このように，マイクロコンピュータの電源起動時に動作が不要なリソースについては，電源起動時には電源を供給せず，電源起動後の動作中に制御ユニットからアクセスがあった場合にそのリソースには電源を供給することによって，削減可能な消費電力をより大きくすることができる。
【００２３】
［第１の実施の形態］
上記の通り，第１の実施の形態では，マイクロコンピュータの電源起動時はＣＰＵ１などの制御ユニットと最低限必要なリソースのみ電源が起動され，起動後においてＣＰＵ１などの制御ユニットからアクセス信号を供給されたリソースが，そのアクセス信号に応答してリソース内電源を供給される。制御ユニットは単にアクセス信号を供給すればよく，どのリソースがリソース内に電源を供給されているか否かを予め確認する必要はない。そのために，各リソースは，電源スイッチであるリソース内電源供給部と電源制御部とを有する。
【００２４】
図４は，第１の実施の形態における電源制御部とリソース内電源供給部の回路図である。リソース１０６は，個別に電源を供給または遮断可能な電源遮断領域内に設けられている。そして，リソース内電源供給部は，マイクロコンピュータ内の電源ＶＤＤをリソース１０６内の電源に接続する電源スイッチ１０４，１０５と，その電源スイッチのオン・オフを制御するパワーマネージメントユニットＰＭＵ１０３とを有する。電源スイッチ１０４，１０５は例えばＰチャネルＭＯＳトランジスタで構成される。また，電源制御部１０２は，アドレスデコード回路１１０，起動カウンタ１１１，電源ステータス回路１１２，バス制御回路１１３，命令バッファ１１４，バッファカウンタ１１５，ＮＡＮＤゲート１１６，１１７を有する。
【００２５】
アドレスデコード回路１１０は，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットからバス１０１を介してリソース１０６宛に供給されるアクセス信号を検知し，そのアクセス信号の検知に応答して，ＰＭＵ１０３と起動カウンタ１１１と電源ステータス回路１１２へ電源起動信号１２６を，命令バッファ１１４へアドレスデコード信号１２５をそれぞれ出力する。
【００２６】
ＰＭＵ１０３は，電源起動信号１２６に応答して，電源スイッチ１０４，１０５のオン・オフを制御する。電源スイッチ１０４，１０５は２個設けられ，ＰＭＵ１０３は，電源起動信号１２６に応答して，Ｌレベルのスイッチ信号ＰＳＷ１，ＰＳＷ２を一定の時間間隔をおいて電源スイッチ１０４と１０５に供給し，電源スイッチ１０４，１０５を順にオンさせる。これによりリソース内の電源は，電位０Ｖから基準電位まで２段階に分けて上昇する。リソース内電源の起動に伴い，電源が供給されている他の回路に電源ノイズを与えないようにするため，このように２段階に分けて電源起動が行われる。そのため，リソース内電源が基準電位まで昇圧するまで一定の時間がかかることになる。電源スイッチが複数個でなくても，リソース内の電源を起動するためには一定の時間を要する。
【００２７】
しかしながら，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットは，アクセス対象のリソースが電源起動済みか否かにかかわらず，通常のタイミングでアドレス信号，書き込み信号，書き込みの場合のデータ信号などのアクセス信号を次々に供給してくる。それに対して，リソースは最初のアクセス信号を検知してから，リソース内電源が起動して制御ユニットからのアクセス信号を受信可能になるまで一定の時間を要する。そこで，本実施の形態では，電源制御部１０２内の電源ステータス回路１１２がリソース内電源の起動状況を示す電源ステータスを管理し，電源制御部１０２は，その電源ステータス信号１２９に応じて，供給されてくるアクセス信号の命令バッファ１１４への一時的格納や，リソース内電源が起動後にその一時的に格納したアクセス信号の転送などを行う。
【００２８】
起動カウンタ１１１は，電源起動信号１２６に応答して図示しないクロックに同期してカウントを開始し，リソース内電源が基準電位まで昇圧するまでの時間，すなわち電源起動待ち時間をカウントする。予めリソース内の電源起動に要する時間に対応してカウント数ｎが定められており，起動カウンタ１１１はｎまでカウントを完了すると，電源起動待ち信号１２７を電源ステータス１１２へ出力する。
【００２９】
命令バッファ１１４は，アドレスデコード信号１２５に応答して，ＣＰＵ１などの制御ユニットからのアクセス信号（アドレスやデータ）を格納する。バッファカウンタ１１５は，命令バッファ１１４に格納されたアクセス信号のデータ数をカウントし，カウントがゼロのときにカウント完了信号１３５を電源ステータス回路１１２に出力する。
【００３０】
電源ステータス回路１１２は，電源起動信号１２６と電源起動待ち信号１２７とカウント完了信号１３５に応じて，２ビットの電源ステータス信号１２９を生成し，バス制御回路１１３と命令バッファ１１４とＮＡＮＤゲート１１６へ出力する。
【００３１】
図５は，リソース内電源起動時の電源ステータスを示す図である。電源起動信号１２６と電源起動待ち信号１２７とカウント完了信号１３５に応じて生成される電源ステータス信号１２９と，それに対応する電源ステータス状態とが示されている。アドレスデコード回路１１０が未だ制御ユニットからのアクセス信号を検出していない間は，電源起動信号１２６は「０」であり，リソースはパワーオフの状態（電源ステータス信号１２９は「００」）にある。次に，電源起動信号１２６が「１」になるとリソース内電源が起動開始し，電源起動待ち信号１２７が「０」の間は，ウェイト状態（電源ステータス信号１２９は「０１」）にある。この間，制御ユニットから送信されてくるアクセス信号は命令バッファ１１４に格納される。その後，電源起動待ち信号１２７が「１」になると，リソース内電源の起動が完了したことになり，リソース１０６はアクセス信号を受信可能になる。そこで，命令バッファ１１４内に格納されているアクセス信号はリソース１０６にトランスファされる（電源ステータス信号１２９は「１０」でトランスファ状態）。最後に，後述するとおり，命令バッファ１１４内のアクセス信号が全てリソース１０６に転送されるとカウント完了信号１３５が「１」になり，電源ステータス状態はパワーオン状態（電源ステータス信号１２９は「１１」）になる。
【００３２】
図４にもどり，バス制御回路１１３は，電源ステータス信号１２９に応じて，バス１０１とリソース１０６間のバス経路と，命令バッファ１１４とリソース１０６間のバス経路とを制御するセレクタである。電源ステータス信号１２９が「００」「０１」の間は，いずれのバス経路も接続されない。電源ステータス信号１２９が「１０」になると，バス制御回路１１３は，命令バッファ１１４とリソース１０６を接続するバス経路を生成し，命令バッファ１１４は，格納しているアクセス信号をリソース１０６へ転送する。その後，電源ステータス信号が「１１」になると，バス制御回路１１３は，バス１０１とリソース１０６とを接続するバス経路を生成し，バスから供給されるアクセス信号は直接リソース１０６に入力される。
【００３３】
ＮＡＮＤゲート１１６は，電源ステータス信号１２９の１ビット目と２ビット目を入力信号とし，電源ステータス信号１２９が「１１」の時は，出力はＬレベルとなり，それ以外はＨレベルとなる。
【００３４】
一方，ＮＡＮＤゲート１１７は，ＣＰＵ１などの制御ユニットからのアクセス信号とＮＡＮＤゲート１１６の出力とを入力信号とし，電源ステータス信号１２９が「１１」でなければＮＡＮＤゲート１１６の出力のＨレベルによりアクセス信号を反転して通過させ，電源ステータス信号１２９が「１１」であれば，出力を強制的にＨレベルに固定してアクセス信号を遮断する。
【００３５】
図６は，第１の実施の形態における電源制御部の動作を示すフローチャート図である。図中，左側には電源ステータス状態が示されている。
【００３６】
最初に，パワーオフの状態（電源ステータス信号１２９は「００」）において，マイクロコンピュータの電源起動時に，電源起動後に電源制御されるリソース１０６は電源遮断状態のままで，電源起動後に電源制御されないリソースは電源起動される（Ｓ１０１）。電源制御されるリソースは，図１の７，８，１０，１２，１３，１４，１６〜１９である。
【００３７】
次に，ＣＰＵ１などの制御ユニットからバス１０１を介して供給されたアクセス信号がリソース１０６宛であることを，アドレスデコード回路１１０が検知すると（Ｓ１０２），アドレスデコード回路１１０はＰＭＵ１０３と起動カウンタ１１１と電源ステータス回路１１２へ電源起動信号１２６を出力する。これで，電源ステータス状態はウェイト状態（電源ステータス信号１２９は「０１」）になる。
【００３８】
ウェイト状態では，ＰＭＵ１０３は，電源起動信号１２６に応答して，スイッチ信号ＰＳＷ１，ＰＳＷ２を順に出力して，電源スイッチ１０４，１０５を順にオンさせて，リソース１０６へ供給するリソース内電源の起動を開始する（Ｓ１０３）。それと併せて，起動カウンタ１１１は，電源起動信号１２６に応じて電源待ち時間のカウントを開始する（Ｓ１０４）。
【００３９】
リソース内電源が昇圧している間，電源制御部１０２がＣＰＵ１などの制御ユニットからアクセス信号を供給されれば（Ｓ１０５の「あり」），バス制御回路１１３は制御ユニットからアクセス信号が供給されるバス１０１とリソース１０６とを接続するバス経路を遮断し（Ｓ１０６），アクセス信号は命令バッファ１１４へ格納され（Ｓ１０７），バッファカウンタ１１５は命令バッファ１１４に格納されたアクセス信号の数をカウントする（Ｓ１０８）。
【００４０】
そして，リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したら（Ｓ１０９のＹＥＳ），電源ステータス状態はトランスファ状態に移行する。このトランスファ状態では，バッファカウンタ１１５のカウント値が０になるまで（Ｓ１１０のＮＯ），バス制御回路１１３は命令バッファ１１４とリソース１０６を接続するバス経路を生成し（Ｓ１１１），命令バッファ１１４は格納されたアクセス信号をリソース１０６に転送する（Ｓ１１２）。
【００４１】
バッファカウンタ１１５のカウンタ数が０となったとき（Ｓ１１０のＹＥＳ），すなわち，命令バッファ１１４からリソース１０６へのアクセス信号の転送が完了したとき（Ｓ１１３），バス制御回路１１３はバス１０１からリソース１０６へのバス経路を生成し（Ｓ１１４），リソース１０６はバス１０１から直接アクセス信号を受信する通常動作を開始する。
【００４２】
図７は，第１の実施の形態におけるタイムチャートを示す図である。図６のフローチャートに示された電源制御部１０２での動作について，信号波形図が示されている。電源制御部１０２はクロック１２１に同期して動作する。また，アドレス・データ信号１２２とライト信号１２４が，アクセス信号として，ＣＰＵ１などの制御ユニットよりバス１０１を介してリソース１０６に供給される。以下，クロック１２１のサイクルＴ１〜Ｔ２１に基づいて，電源制御部内の動作について説明する。
【００４３】
アドレス・データ信号１２２として，サイクルＴ２でアドレスａｄｒＡ−０が,サイクルＴ３でそれに対応するデータｄａｔａ０が供給される。また，制御ユニットからはサイクルＴ３でデータｄａｔａ０と共にＨレベルのライト信号１２４が１サイクルだけ供給されている。アドレスデコード回路１１０は，アドレス・データ信号１２２のうちアドレスａｄｒＡ−０をアドレス信号１２３として内部でラッチしリソース１０６宛のアドレスか否かを検出する。図７の例では，アドレスデコード回路１１０はアドレスａｄｒＡ−０がリソース１０６宛のアドレスであることを検出し，サイクルＴ３でＨレベルのアドレスデコード信号１２５を出力している。
【００４４】
これに応答して，サイクルＴ４で電源起動信号１２６がＨレベルになり起動カウンタ１１１がｎからカウントダウンを開始し，起動カウンタのカウンタ値である電源起動待ち時間１２８がｎからクロック１２１に同期してデクリメントされている。また，サイクルＴ４から命令バッファ１１４内の各バッファ１３１に，アクセス信号であるアドレスとデータとが順に格納される。サイクルＴ４，Ｔ５では次のアドレスとデータが供給され，その後サイクルＴ９，Ｔ１０で８つ目のアドレスａｄｒＡ−７とデータｄａｔａ７とが供給されるまで，２つのクロックのサイクルでアドレスとデータが順番に供給され，それらは命令バッファ１１４に格納される。
【００４５】
バッファカウンタ１１５内のライトカウンタ１３２はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し，８つ目のアドレスとデータが格納されるとライトカウンタ１３２のカウント値は「８」になっている。さらに，リードカウンタ１３３は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し，サイクルT13まで「０」のままである。そして，バッファカウント数１３４は，命令バッファ１１４内に格納されているアクセス信号の数を示し，ライトカウンタ１３２からリードカウンタ１３３のカウント値を減算した値である。
【００４６】
サイクルＴ４からＴ１２までがウェイト状態である。そして，サイクルＴ１３で起動カウンタ１１１によるデクリメント値が「０」に達すると，起動カウンタ１１１は電源起動待ち信号１２７をＨレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号１２９のトランスファ状態「１０」に応答して，命令バッファ１１４は格納しているアクセス信号をリードカウンタ１３３のリードアドレスから順にリソース１０６に転送開始する。この時，電源ステータス信号１２９のトランスファ状態「１０」により，バス制御回路１１３は命令バッファ１１４からリソース１０６へのバス経路を生成する。
【００４７】
そして，サイクルＴ２０で８つ目のアクセス信号ａｄｒＡ−７， ｄａｔａ７がリソース１０６に転送されると，バッファカウンタ１１５内のバッファカウント数１３４が「０」になり，電源ステータス回路１１２は電源ステータス信号１２９をパワーオン状態の「１１」にする。これに応答して，バス制御回路１１３はバス１０１からリソース１０６へのバス経路を生成し，リソース１０６はバス１０１から直接アクセス信号を入力する。
【００４８】
以上のとおり，第１の実施の形態によれば，マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは，ＣＰＵなどの制御ユニットからの自分宛のアクセス信号を電源制御部１０２が検知すると，対応するリソース内電源供給部のパワースイッチがオンしてリソース内の電源が起動する。これにより，制御ユニットからアクセスされ動作が必要になったリソースだけに電源が供給されリソースの消費電力を削減することができる。
【００４９】
また，電源制御部１０２は，リソース内電源の昇圧中に，制御ユニットから継続して供給されるアクセス信号（アドレスとデータ）を命令バッファ１１４に記憶し，リソース内電源の昇圧完了後に，命令バッファ１１４内のアクセス信号（アドレスとデータ）を対応するリソースへ転送する。さらに，電源制御部１０２は，格納された全てのアクセス信号の転送完了後，バス１０１とリソース１０６との間のバス経路を復帰させ，その後はリソース１０６はバス１０１から直接アクセス信号を入力する。このように，電源制御部１０２は，制御ユニットからのアクセス信号に応答してリソース内電源を起動させるものの，制御ユニットから通常動作と同様に次々とアクセス信号が供給されてもそれらを命令バッファ１１４に確実に格納し，リソース内電源の起動完了後にそれらのアクセス信号を転送するので，一部のリソースが電源起動時においてリソース内電源を起動されてなくても，ＣＰＵ１などの制御ユニットは通常通りにリソースに対してアクセス信号を送信することができる。
【００５０】
［第２の実施の形態］
第２の実施の形態では，マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され，起動後において制御ユニットからアクセス信号を供給された２個のリソースが，そのアクセス信号にそれぞれ応答して，リソース内電源を供給される。
【００５１】
図８は，第２の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース２０６，２１０は，マイクロコンピュータの電源起動時は動作が不要なリソースであり電源が遮断されている。リソース２０６のリソース内電源供給部は，マイクロコンピュータ内の電源ＶＤＤをリソース２０６に供給するスイッチ２０４，２０５と，その電源スイッチのオン・オフを制御するパワーマネージメントユニットＰＭＵ２０３とを有する。また，リソース２１０のリソース内電源供給部は，マイクロコンピュータ内の電源ＶＤＤをリソース２１０に供給するスイッチ２０８，２０９と，その電源スイッチのオン・オフを制御するパワーマネージメントユニットＰＭＵ２０３とを有する。リソース２０６，２１０のリソース内電源供給部は，第１の実施の形態と同様に，２段階に分けてリソース内電源の昇圧を行う。一方，リソース２０６の電源制御部２０２は，アドレスデコード回路２２０，起動カウンタ２２１，電源ステータス回路２２２，バス制御回路２２３，命令バッファ２２４，バッファカウンタ２２５，ＮＡＮＤゲート２２６，２２７を有する。また，リソース２１０の電源制御部２０７は，アドレスデコード回路２３０，起動カウンタ２３１，電源ステータス回路２３２，バス制御回路２３３，命令バッファ２３４，バッファカウンタ２３５，ＮＡＮＤゲート２３６，２３７を有する。つまり，リソース２０６の電源制御部２０２とリソース内電源制御部２０３〜２０５と，リソース２１０の電源制御部２０７とリソース内電源制御部２０３，２０８，２０９とは，第１の実施の形態にて述べたリソース１０６の電源制御部１０２とリソース内電源制御部１０３〜１０５にそれぞれ相当する。
【００５２】
マイクロコンピュータの電源起動後，ＣＰＵ１やＤＭＡコントローラ５などの制御ユニットからバス１０１を介して，リソース２０６，２１０がそれぞれアクセス信号を供給されたとき，アドレスデコード回路２２０は，バス２０１を介してリソース２０６宛のアクセス信号を検知し，そのアクセス信号に応答して，ＰＭＵ２０３と起動カウンタ２２１と電源ステータス回路２２２へ電源起動信号２４６を，命令バッファ２２４へアドレスデコード信号２４５を出力する。また，アドレスデコード回路２３０は，バス２０１を介してリソース２１０宛のアクセス信号を検知し，そのアクセス信号に応答して，ＰＭＵ２０３と起動カウンタ２３１と電源ステータス回路２３２へ電源起動信号２６５を，命令バッファ２３４へアドレスデコード信号２６４を出力する。
【００５３】
ＰＭＵ２０３は，電源起動信号２４６に応答して，Ｌレベルのスイッチ信号ＰＳＷ１，ＰＳＷ２を一定の時間間隔をおいて電源スイッチ２０４，２０５に供給し，電源スイッチ２０４，２０５を順にオンさせる。また，ＰＭＵ２０３は，電源起動信号２６５に応答して，Ｌレベルのスイッチ信号ＰＳＷ３，ＰＳＷ４を一定の時間間隔をおいて電源スイッチ２０８，２０９に供給し，電源スイッチ２０８，２０９を順にオンさせる。
【００５４】
起動カウンタ２２１，２３１は，電源起動信号２４６，２６５にそれぞれ応答し，図示しないクロックに同期してカウントを開始し，リソース内電源が基準電位まで昇圧するまでの時間，すなわち電源起動待ち時間をカウントする。起動カウンタは，予め定められたカウント数ｎまでカウントを完了すると，電源起動待ち信号２４７，２６７を電源ステータス回路２２２，２３２へそれぞれ出力する。
【００５５】
電源ステータス回路２２２，２３２は，電源起動信号２４６，２６５と電源起動待ち信号２４７，２６６とカウント完了信号２５６，２７５にそれぞれ応じて，２ビットの電源ステータス信号２４９，２６８を生成し，バス制御回路２２３，２３３と命令バッファ２２４，２３４とＮＡＮＤゲート２２６，２３６へそれぞれ出力する。
【００５６】
バス制御回路２２３は，電源ステータス信号２４９に応じて，バス２０１とリソース２０６間のバス経路と，命令バッファ２２４とリソース２０６間のバス経路とを制御するセレクタである。また，バス制御回路２３３は，電源ステータス信号２６８に応じて，バス２０１とリソース２１０間のバス経路と，命令バッファ２３４とリソース２１０間のバス経路とを制御するセレクタである。電源ステータス信号２４９，２６８が「００」「０１」の間は，いずれのバス経路も接続されない。電源ステータス信号２４９，２６８が「１０」になると，バス制御回路２２３，２３３は，命令バッファ２２４，２３４とリソース２０６，２１０を接続するバス経路をそれぞれ生成し，命令バッファ２２４，２３４は，格納しているアクセス信号をリソース２０６，２１０へそれぞれ転送する。その後，電源ステータス信号が「１１」になると，バス制御回路２２３，２３３は，バス２０１とリソース２０６とを接続するバス経路，バス２０１とリソース２１０とを接続するバス経路をそれぞれ生成し，バスから供給されるアクセス信号は直接リソース２０６，２１０に入力される。
【００５７】
ＮＡＮＤゲート２２６，２３６は電源ステータス信号２４９，２６８の１ビット目と２ビット目を入力信号とし，電源ステータス信号２４９，２６８が「１１」のときは，出力はＬレベルとなり，それ以外はＨレベルとなる。
【００５８】
また，ＮＡＮＤゲート２２７，２３７は，制御ユニットからのアクセス信号とＮＡＮＤゲート２２６，２３６の出力を入力信号とし，電源ステータス信号２４９，２６８が「１１」でなければＮＡＮＤゲート２２６，２３６の出力のＨレベルによりアクセス信号を反転してそれぞれ通過させ，電源ステータス信号２４９，２６８が「１１」であれば，それぞれ出力を強制的にＨレベルに固定してアクセス信号を遮断する。
【００５９】
以上のように，リソース２０６の電源制御部２０２，リソース２１０の電源制御部２０７は，自分宛のアクセス信号を検知すると，それぞれで，第１の実施の形態と同様にリソース内電源供給動作を行う。
【００６０】
図９は，第２の実施の形態における電源制御部の動作を示すフローチャート図である。
【００６１】
まず，リソース２０６，２１０などの電源起動時に動作が不要なリソースは電源遮断状態のままにして，マイクロコンピュータを電源起動する。その後，リソース２０６，２１０は，ＣＰＵ１などの制御ユニットからバス２０１を介してアクセス信号を供給される。
【００６２】
最初にリソース２０６のアドレスデコード回路２２０が，アクセス信号がリソース２０６宛であることを検知すると（Ｓ２０１），アドレスデコード回路２２０はＰＭＵ２０３と起動カウンタ２２１と電源ステータス回路２２２へ電源起動信号２４６を出力する。ＰＭＵ２０３は，電源起動信号２４６に応答して，スイッチ信号ＰＳＷ１，ＰＳＷ２を順に出力して，スイッチ２０４，２０５を順にオンさせて，リソース２０６へ供給するリソース内電源の起動を開始する（Ｓ２０２）。リソース内電源を昇圧している間，リソース２０６が制御ユニットからバスを介してアクセス信号を供給されれば，バス制御回路２２３は，制御ユニットからのアクセス信号が供給されるバス２０１とリソース２０６とを接続するバス経路を遮断し，アクセス信号を命令バッファ２２４へ格納し（Ｓ２０３），バッファカウンタ２２５は命令バッファ２２４に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したら（Ｓ２０４），バス制御回路２２３は命令バッファ２２４とリソース２０６とを接続するバス経路を生成し，バッファカウンタ２２５のカウンタ値が０になるまで，命令バッファ２２４は格納されたアクセス信号をリソース２０６に転送する（Ｓ２０５）。バッファカウンタ２２５のカウンタ値が０になったとき，すなわち，命令バッファ２２４からリソース２０６へのアクセス信号の転送が終わったとき，バス制御回路２２３は，バス２０１からリソース２０６へのバス経路を生成し（Ｓ２０６），リソース２０６はバス２０１から直接アクセス信号を受信する通常動作を開始する（Ｓ２０７）。
【００６３】
一方，リソース２０６へのアクセスに続いてリソース２１０へのアクセスが発生すると，リソース２１０のアドレスデコード回路２３０は，アクセス信号がリソース２１０宛であることを検知し（Ｓ２１１），アドレスデコード回路２３０はＰＭＵ２０３と起動カウンタ２３１と電源ステータス回路２３２へ電源起動信号２６５を出力する。ＰＭＵ２０３は，電源起動信号２６５に応答して，スイッチ信号ＰＳＷ３，ＰＳＷ４を出力して，スイッチ２０８，２０９を順にオンさせて，リソース２１０へ供給するリソース内電源の起動を開始する（Ｓ２１２）。リソース内電源が昇圧している間，リソース２１０が制御ユニットからバスを介してアクセス信号を供給されれば，バス制御回路２３３は，制御ユニットからのアクセス信号が供給されるバス２０１とリソース２１０とを接続するバス経路を遮断し，アクセス信号を命令バッファ２３４へ格納し（Ｓ２１３），バッファカウンタ２３５は命令バッファ２３４に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したら（Ｓ２１４），バス制御回路２３３は命令バッファ２３４とリソース２１０とを接続するバス経路を生成し，バッファカウンタ２３５のカウンタ値が０になるまで，命令バッファ２３４は格納されたアクセス信号をリソース２１０に転送する（Ｓ２１５）。バッファカウンタ２３５のカウンタ値が０になったとき，すなわち，命令バッファ２３４からリソース２１０へのアクセス信号の転送が終わったとき，バス制御回路２３３は，バス２０１からリソース２１０へのバス経路を生成し（Ｓ２１６），リソース２１０はバス２０１から直接アクセス信号を受信する通常動作を開始する（Ｓ２１７）。
【００６４】
このように，リソース２０６の電源制御部２０２，リソース２１０の電源制御部２０７は自分宛のアクセス信号を検知すると，それぞれで，第１の実施の形態と同様にリソース内電源供給動作を行う。
【００６５】
図１０は，第２の実施の形態におけるタイムチャートを示す図である。図９のフローチャートに示された電源制御部２０２，２０７での動作について信号波形図が示されている。電源制御部２０２，２０７はクロック２４１に同期して動作する。また，アドレス・データ信号２４２と，ライト信号２４４がＣＰＵ１などの制御ユニットよりバス２０１を介してリソース２０６，２１０に供給される。以下，クロック２４１のサイクルＴ１〜Ｔ３４に基づいて，電源制御部内の動作について説明する。
【００６６】
アドレス・データ信号２４２として，サイクルＴ２でアドレスａｄｒＡ−０が，サイクルＴ３でそれに対応するデータｄａｔａＡ−０が供給される。アドレスデコード回路２２０，２３０は，アドレス・データ信号２４２のうち，アドレスａｄｒＡ−０をアドレス信号２４３，２６２として内部でラッチし，それぞれ自分宛のアドレスか否かを検出する。図１０の例では，アドレスデコード回路２２０がアドレスａｄｒＡ−０はリソース２０６宛であることを検出し，サイクルＴ３でＨレベルのアドレスデコード信号２４５を出力している。
【００６７】
これに応答して，サイクルＴ４で電源起動信号２４６がＨレベルになり起動カウンタ２２１がｎからカウントダウンを開始し，起動カウンタ２２１のカウンタ値である電源起動待ち時間２４８がｎからクロック２４１に同期してデクリメントされている。また，サイクルＴ４から命令バッファ２２４内の各バッファ２５２に，アクセス信号であるアドレスとデータとが順に格納される。サイクルＴ４，Ｔ５では次のアドレスとデータが供給され，その後サイクルＴ１１，Ｔ１２で８つ目のアドレスａｄｒＡ−７とデータｄａｔａＡ−７とが供給されるまで，２つのクロックのサイクルでアドレスとデータが順番に供給され，それらは命令バッファ２２４に格納される。
【００６８】
バッファカウンタ２２５内のライトカウンタ２５３はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し，８つ目のアドレスとデータが格納されるとライトカウンタ２５３のカウント値は「８」になっている。さらに，リードカウンタ２５４は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し，サイクルＴ１５まで「０」のままである。そして，バッファカウント数２５５は，命令バッファ２２４内に格納されているアクセス信号の数を示し，ライトカウンタ２５３からリードカウンタ２５４のカウント値を減算した値である。
【００６９】
サイクルＴ４からＴ１４までがウェイト状態である。そして，サイクルＴ１５で起動カウンタ２２１によるデクリメント値が「０」に達すると，起動カウンタ２２１は電源起動待ち信号２４７をＨレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号２４９のトランスファ状態「１０」に応答して，命令バッファ２２４は格納しているアクセス信号をリードカウンタ２５４のリードアドレスから順にリソース２０６に転送開始する。この時，電源ステータス信号２４９のトランスファ状態「１０」により，バス制御回路２２３は命令バッファ２２４からリソース２０６へのバス経路を生成する。
【００７０】
そして，サイクルＴ２３で８つ目のアクセス信号ａｄｒＡ−７, ｄａｔａＡ−７がリソース２０６に転送されると，バッファカウンタ２２５内のバッファカウント数２５５が「０」になり，電源ステータス回路２２２は電源ステータス信号２４９をパワーオン状態の「１１」にする。これに応答して，バス制御回路２２３はバス２０１からリソース２０６へのバス経路を生成する。その結果，サイクルＴ２５で９つ目のアクセス信号ａｄｒＡ−８, ｄａｔａＡ−８がリソース２０６に転送されると，リソース２０６はバス２０１から直接アクセス信号を入力する。
【００７１】
一方，リソース２１０に対応するアドレスデコード回路２３０は，サイクルＴ９で供給されたアクセス信号のアドレスａｄｒＢ−０が自分宛であることを検知して，サイクルＴ１０でＨレベルのアドレスデコード信号２６４を出力している。
【００７２】
これに応答して，サイクルＴ１１で電源起動信号２６５がＨレベルになり起動カウンタ２３１がｎからカウントダウンを開始し，起動カウン２３１タのカウンタ値である電源起動待ち時間２６６がｎからクロック２４１に同期してデクリメントされている。また，サイクルＴ１１から命令バッファ２３４内の各バッファ２７１に，アクセス信号であるアドレスとデータとが順に格納される。サイクルＴ１３,Ｔ１４では次のアドレスとデータが供給され，その後サイクルＴ１５,Ｔ１６で３つ目のアドレスａｄｒＢ−２とデータｄａｔａＢ−２とが供給されるまで，２つのクロックのサイクルでアドレスとデータが順番に供給され，それらは命令バッファ２３４に格納される。
【００７３】
バッファカウンタ２３５内のライトカウンタ２７２はアクセス信号が格納される度にインクリメントされ次のライトアドレスを示し，３つ目のアドレスとデータが格納されるとライトカウンタ２７２のカウント値は「３」になっている。さらに，リードカウンタ２７３は格納されたアクセス信号がリードされる度にインクリメントされ次のリードアドレスを示し，サイクルＴ２３まで「０」のままである。そして，バッファカウント数２７４は，命令バッファ２３４内に格納されているアクセス信号の数を示し，ライトカウンタ２７２からリードカウンタ２７３のカウント値を減算した値である。
【００７４】
サイクルＴ１１からＴ２２までがウェイト状態である。そして，サイクルＴ２３で起動カウンタ２３１によるデクリメント値が「０」に達すると，起動カウンタ２３１は電源起動待ち信号２６６をＨレベルにする。これにより電源ステータスはトランスファ状態になる。この電源ステータス信号２６８のトランスファ状態「１０」に応答して，命令バッファ２３４は格納しているアクセス信号をリードカウンタ２７３のリードアドレスから順にリソース２１０に転送開始する。この時，電源ステータス信号２６８のトランスファ状態「１０」により，バス制御回路２３３は命令バッファ２３４からリソース２１０へのバス経路を生成する。
【００７５】
そして，サイクルＴ２９で３つ目のアクセス信号ａｄｒＢ−２, ｄａｔａＢ−２がリソース２１０に転送されると，バッファカウンタ２３５内のバッファカウント数２７４が「０」になり，電源ステータス回路２３２は電源ステータス信号２６８をパワーオン状態の「１１」にする。これに応答して，バス制御回路２３３はバス２０１からリソース２１０へのバス経路を生成する。その結果，サイクルＴ３１で４つ目のアクセス信号ａｄｒＢ−３, ｄａｔａＢ−３がリソース２１０に転送されると，リソース２１０はバス２０１から直接アクセス信号を入力する。
【００７６】
第２の実施の形態の適用例として，自動車内ネットワークＣＡＮとの通信が挙げられる。例えば，ＣＰＵ１からのアクセス信号によってカー・エリア・ネットワーク用通信機器ユニット８へリソース内電源を供給後，カー・エリア・ネットワーク用通信機器ユニット８が通信によって受信したデータを波形ジェネレータユニット１６へ転送するために，ＤＭＡコントローラ５が波形ジェネレータユニット１６にアクセス信号を供給することで，波形ジェネレータユニット１６にリソース内電源を供給し，データをＤＭＡ転送する場合である。以下，上記での電源制御部の動作について説明する。
【００７７】
図１１は，第２の実施の形態におけるカー・エリア・ネットワーク通信機器ユニットと波形ジェネレータユニットの電源供給動作を示すフローチャート図である。カー・エリア・ネットワーク用通信機器ユニット８（図８，１０のリソース２０６に対応），波形ジェネレータユニット１６（図８，１０のリソース２１０に対応）などの電源起動時に動作が不要なリソースは電源遮断状態のままにして，マイクロコンピュータを電源起動する。その後，カー・エリア・ネットワーク用通信機器ユニット８はＣＰＵ１からアクセス信号を供給される。カー・エリア・ネットワーク用通信機器ユニット８のアドレスデコード回路２２０が，アクセス信号がカー・エリア・ネットワーク用通信機器ユニット８宛であることを検知すると（Ｓ２３１），ＰＭＵ２０３は，電源起動信号２４６に応答して，スイッチ信号ＰＳＷ１，ＰＳＷ２を順に出力して，スイッチ２０４，２０５を順にオンさせて，カー・エリア・ネットワーク用通信機器ユニット８へ供給するリソース内電源の起動を開始する（Ｓ２３２）。リソース内電源を昇圧している間，カー・エリア・ネットワーク用通信機器ユニット８がＣＰＵ１からバスを介してアクセス信号を供給されれば，バス制御回路２２３は，ＣＰＵ１からのアクセス信号が供給されるバス２０１とカー・エリア・ネットワーク用通信機器ユニット８とを接続するバス経路を遮断し，アクセス信号を命令バッファ２２４へ格納し（Ｓ２３３），バッファカウンタ２２５は命令バッファ２２４に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧してリソース内電源の起動が完了したら（Ｓ２３４），バッファカウンタ２２５のカウンタ値が０になるまで，バス制御回路２２３は命令バッファ２２４とカー・エリア・ネットワーク用通信機器ユニット８とを接続するバス経路を生成し，命令バッファ２２４は格納されたアクセス信号をカー・エリア・ネットワーク用通信機器ユニット８に転送開始する（Ｓ２３５）。バッファカウンタ２２５のカウンタ値が０になったとき，すなわち，命令バッファ２２４からカー・エリア・ネットワーク用通信機器ユニット８へのアクセス信号の転送が終わったとき，バス制御回路２２３は，バス２０１からカー・エリア・ネットワーク用通信機器ユニット８へのバス経路を生成し（Ｓ２３６），カー・エリア・ネットワーク用通信機器ユニット８はバス２０１から直接アクセス信号を受信する通常動作を開始する（Ｓ２３７）。
【００７８】
カー・エリア・ネットワーク用通信機器ユニット８は，通信により波形ジェネレータユニット１６用設定データを受信（Ｓ２３８）した後，ＤＭＡコントローラ５に波形ジェネレータユニット１６とのデータ転送命令を行う（Ｓ２３９）。それに応答して，波形ジェネレータユニット１６は，ＤＭＡコントローラ５からアクセス信号を供給される。波形ジェネレータユニット１６のアドレスデコード回路２３０は，アクセス信号が波形ジェネレータユニット１６宛であることを検知すると（Ｓ２４０），ＰＭＵ２０３と起動カウンタ２３１へ電源起動信号２６５を出力する。ＰＭＵ２０３は，電源起動信号２６５に応答して，スイッチ信号ＰＳＷ３，ＰＳＷ４を出力して，スイッチ２０８，２０９を順にオンさせて，波形ジェネレータユニット１６へ供給するリソース内電源の起動を開始する（Ｓ２４１）。リソース内電源を昇圧している間，波形ジェネレータユニット１６がＤＭＡコントローラ５によりバスを介してアクセス信号を供給されれば（Ｓ２４０，Ｓ２４３，Ｓ２４６），バス制御回路２３３は，ＤＭＡコントローラ５からアクセス信号が供給されるバス２０１と波形ジェネレータユニット１６とを接続するバス経路を遮断し，アクセス信号を命令バッファ２３４へ格納し（Ｓ２４１，Ｓ２４４，Ｓ２４７），バッファカウンタ２３５は命令バッファ２３４に格納されたアクセス信号の数をカウントする。リソース内電源が基準電位まで昇圧して起動が完了したら（Ｓ２４８），バス制御回路２３３は命令バッファ２３４と波形ジェネレータユニット１６とを接続するバス経路を生成し，バッファカウンタ２３５のカウンタ値が０になるまで，命令バッファ２３４は格納されたアクセス信号を波形ジェネレータユニット１６に転送する（Ｓ２４９）。バッファカウンタ２３５のカウンタ値が０になったとき，すなわち，命令バッファ２３４から波形ジェネレータユニット１６へのアクセス信号の転送が終わったとき，バス制御回路２３３は，バス２０１から波形ジェネレータユニット１６へのバス経路を生成し（Ｓ２５０），波形ジェネレータユニット１６はバス２０１から直接アクセス信号を受信する通常動作を開始する（Ｓ２５１）。
【００７９】
このようにして，カー・エリア・ネットワーク用通信機器ユニット８，波形ジェネレータユニット１６は，ＣＰＵ１，ＤＭＡコントローラ５からのアクセス信号にそれぞれ応答して，問題無くリソース内電源を供給されることが可能である。
【００８０】
以上のとおり，第２の実施の形態によれば，マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは，ＣＰＵ，ＤＭＡコントローラなどの制御ユニットがアクセス信号をリソース宛に供給したとき，各リソースの電源制御部は自分宛のアクセス信号にそれぞれ応答し対応するリソースに電源を供給する。したがって，ＣＰＵなどの制御ユニットは，電源起動時に電源遮断のままのリソースに対して，特別の電源起動制御を行うことなく，通常にアクセス動作を行えば，アクセス対象のリソースを起動させて所望の機能を実行させることができる。
【００８１】
［第３の実施の形態］
第３の実施の形態では，マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され，起動後において制御ユニットからアクセス信号を供給された２個のリソースのうち，一方のリソースは，自分宛のアクセス信号に応答してリソース内電源を供給され，他方のリソースは，自分宛のアクセス信号に応答してリソース内電源を供給されることに加えて，一方のリソースの電源起動にも応答してリソース内電源を供給される。
【００８２】
図１２は，第３の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース３０６，３１０の電源制御部３０２，３０７とリソース内電源供給部３０３〜３０５，３０８，３０９は，第２の実施の形態における電源制御部２０２，２０７とリソース内電源供給部２０３〜２０５，２０８，２０９に相当する。ただし，第３の実施の形態は，電源制御部３０７が連続起動フラグ３１１，ＡＮＤゲート３１２，ＯＲゲート３１３を有する点で，第２の実施の形態とは異なる。以下，第２の実施の形態と異なる点に関して説明する。
【００８３】
１ビットのフラグである連続起動フラグ３１１は，電源制御部３０７がリソース３０６の電源起動に応答してリソース３１０内に電源を供給するか否かを表し，プログラムの実行に基づきＣＰＵ１などの制御ユニットから設定可能である。このフラグがＨレベルのとき，電源制御部３０７はリソース３０６の電源起動に応答してリソース３１０内に電源を供給し，Ｌレベルのときは供給しない。
【００８４】
ＡＮＤゲート３１２は，電源制御部３０２の電源起動信号３４６と連続起動フラグ３１１とを入力信号とし，入力信号がともにＨレベルのときのみ出力信号はＨレベルとなる。
【００８５】
ＯＲゲート３１３は，アドレスデコード回路３３０がアクセス信号が自分宛であると検知したときに出力する電源起動信号３６５と，ＡＮＤゲート３１２の出力信号とを入力信号とし，入力信号のいずれかがＨレベルであれば，電源起動信号３７６をＰＭＵ３０３と起動カウンタ３３１へ供給する。ＰＭＵ３０３は電源起動信号３７６に応答して，Ｌレベルのスイッチ信号ＰＳＷ３，ＰＳＷ４を一定の時間間隔をおいて出力し，電源スイッチ３０８，３０９を順にオンさせる。したがって，連続起動フラグがＨレベルであれば，ＣＰＵ１などの制御ユニットはリソース３０６にアクセス信号を供給することにより，リソース３０６と３１０の両方に対して電源供給動作を開始する。
【００８６】
起動カウンタ３３１は，電源起動信号３７６に応答し，図示しないクロックに同期してカウントを開始し，リソース内電源が基準電位まで昇圧するまでの時間，すなわち電源起動待ち時間をカウントする。起動カウンタ３３１は，予め定められたカウント数ｎまでカウントを完了すると，電源起動待ち信号３６６を電源ステータス回路３３２へ出力する。
【００８７】
図１３は，第３の実施の形態における電源制御部の動作を示すフローチャート図である。
【００８８】
まず，リソース３０６，３１０などの電源起動時に動作が不要なリソースは電源遮断状態のままにして，マイクロコンピュータを電源起動する。そして，ＣＰＵ１などの制御ユニットから連続起動フラグ３１１をＨレベルに設定する（Ｓ３０１）。その後，リソース３０６は，ＣＰＵ１などの制御ユニットからバス３０１を介してアクセス信号を供給される。
【００８９】
リソース３０６のアドレスデコード回路３２０はアクセス信号がリソース３０６宛であることを検知すると（Ｓ３０２），ＰＭＵ３０３と起動カウンタ３２１と電源ステータス回路３２２とＡＮＤゲート３１２とへ電源起動信号３４６を出力する。
【００９０】
ＰＭＵ３０３は，電源起動信号３４６に応答して，スイッチ信号ＰＳＷ１，ＰＳＷ２を順に出力して，スイッチ３０４，３０５を順にオンさせて，リソース３０６へ供給するリソース内電源の起動を開始する（Ｓ３１０）。
【００９１】
一方，ＡＮＤゲート３１２は電源起動信号３４６と連続起動フラグ３１１に応答してＯＲゲート３１３にＨレベルの出力信号を供給し，ＯＲゲート３１３は電源起動信号３７６をＰＭＵ３０３へ出力する。ＰＭＵ３０３は，電源起動信号３７６に応答して，スイッチ信号ＰＳＷ３，ＰＳＷ４を出力して，スイッチ３０８，３０９を順にオンさせて，リソース３１０へ供給するリソース内電源の起動を開始する（Ｓ３２０）。
【００９２】
そして，電源制御部３０２，３０７はそれぞれ，第２の実施の形態と同様に，リソース３０６，３１０に対して電源供給動作を行う（Ｓ３１１〜Ｓ３１５，Ｓ３２１〜Ｓ３２５）。
【００９３】
図１４は，第３の実施の形態におけるタイムチャートを示す図である。図１３のフローチャートに示された電源制御部３０２，３０７での動作について信号波形図が示されている。電源制御部３０２，３０７はクロック３４１に同期して動作する。また，アドレス・データ信号３４２と，ライト信号３４４がＣＰＵ１などの制御ユニットよりバス３０１を介してリソース３０６，３１０に供給される。以下，クロック３４１のサイクルＴ１〜Ｔ３４に基づいて，電源制御部内の動作について説明する。
【００９４】
アドレス・データ信号３４２として，サイクルＴ２でアドレスａｄｒＡ−０が，サイクルＴ３でデータｄａｔａＡ−０が供給される。アドレスデコード回路３２０，３３０はアドレス・データ信号３４２のうち，アドレスａｄｒＡ−０をアドレス信号３４３，３６２として内部でラッチし，それぞれ自分宛のアドレスか否かを検出する。図１４では，アドレスデコード回路３２０がアドレスａｄｒＡ−０はリソース３０６宛であることを検出し，サイクルＴ３でＨレベルのアドレスデコード信号３４５を出力している。これに応答して，サイクルＴ４で電源起動信号３４６がＨレベルになり起動カウンタ３２１がｎからカウントダウンを開始し，起動カウンタのカウンタ値である電源起動待ち時間３４８がｎからクロック３４１に同期してデクリメントされている。また，サイクルＴ４から命令バッファ３２４内の各バッファ３５２に，アクセス信号であるアドレスとデータとが順に格納される。その後，リソース３０６に対応する電源制御部３０２は，第２の実施の形態における，リソース２０６に対応する電源制御部２０２と同様な電源供給動作を行う。
【００９５】
一方，リソース３１０に対応する電源制御部３０７では，アドレスａｄｒＡ−０は自分宛ではないのでアドレスデコード信号３６４はＨレベルにはならないが，ＯＲゲート３１３が電源起動信号３４６に応答してサイクルＴ４で電源起動信号３７６がＨレベルになる。それにより，起動カウンタ３３１がｎからカウントダウンを開始し，起動カウンタのカウンタ値である電源起動待ち時間３６７がｎからクロック３４１に同期してデクリメントされている。そして，サイクルＴ９，Ｔ１０で１つ目のアドレスａｄｒＢ−０，データｄａｔａＢ−０が供給され，Ｔ１１から命令バッファ３３４内の各バッファ３３４に，アクセス信号であるアドレスとデータとが順に格納されている。サイクルＴ１３，Ｔ１４では次のアドレスとデータが供給され，その後サイクルＴ２１，Ｔ２２で８つ目のアドレスａｄｒＢ−７，データｄａｔａＢ−７が供給されるまで，２つのクロックのサイクルでアドレスとデータが順番に供給され，それらは命令バッファ３３４に格納される。
【００９６】
電源制御部３０７の電源ステータス状態はサイクルＴ４からＴ１４までウェイト状態である。そして，サイクルＴ１５で起動カウンタ３３１によるデクリメント値が「０」に達すると，起動カウンタ３３１は電源起動待ち信号３６６をＨレベルにする。これにより電源ステータス状態はトランスファ状態になる。この電源ステータス信号３６８のトランスファ状態「１０」に応答して，命令バッファ３３４は格納しているアクセス信号をリードカウンタ３７３のリードアドレスから順にリソース３１０に転送開始する。この時，電源ステータス信号３６８のトランスファ状態「１０」により，バス制御回路３３３は命令バッファ３３４からリソース３１０へのバス経路を生成する。
【００９７】
そして，サイクルＴ２７で８つ目のアクセス信号ａｄｒＢ−７，データｄａｔａＢ−７がリソース３１０に転送されるとバッファカウンタ３３５内のバッファカウント数３７４が「０」になり，電源ステータス回路３３２は電源ステータス信号３６８をパワーオン状態「１１」にする。これに応答して，バス制御回路３３３はバス３０１からリソース３１０へのバス経路を生成する。その結果，サイクルＴ３１で９つ目のアクセス信号ａｄｒＢ−８，ｄａｔａＢ−８がリソース３１０に転送されると，リソース３１０はバス３０１から直接アクセス信号を入力する。
【００９８】
以上のとおり，第３の実施の形態によれば，マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは，各リソースの電源制御部は連続起動フラグをもつことにより自分宛のアクセス信号に応答するだけでなく，関連するリソースの電源起動にも応答して，対応するリソースに電源を供給する。すなわち，ＣＰＵなどの制御ユニットは１つのリソースにアクセス信号を供給するだけで関連するリソースも含めて電源起動をすることが可能となる。したがって， リソース３０６の動作に起因してリソース３１０が動作する関係にある場合は，リソース３０６へのアクセスによるリソース３０６の電源起動に応答して，リソース３１０が自分宛のアクセスを待つことなく電源起動するので，リソース３１０がその後アクセスされた時にはすでに電源起動済であり，遅延することなく動作を開始することができる。
【００９９】
［第４の実施の形態］
第４の実施の形態では，マイクロコンピュータの電源起動時は制御ユニットと最低限必要なリソースのみ電源が起動され，起動後において制御ユニットからアクセス信号を供給された２個のリソースのうち，一方のリソースは，自分宛のアクセス信号に応答してリソース内電源を供給され，他のリソースは，自分宛のアクセス信号を検知したときに一方のリソースのリソース内電源が基準電位まで昇圧することを待って，リソース内電源を供給される。
【０１００】
図１５は，第４の実施の形態における電源制御部とリソース内電源供給部の回路図である。個別に電源を供給または遮断可能な電源遮断領域に設けられているリソース４０６，４１０の電源制御部４０２，４０７とリソース内電源供給部４０３〜４０５，４０８，４０９は，第２の実施の形態における電源制御部２０２，２０７とリソース内電源供給部２０３〜２０５，２０８，２０９に相当する。ただし，第４の実施の形態は，電源制御部４０７が電源起動待機フラグ４１１，ＯＲゲート４１２，ＡＮＤゲート４１３を有する点で，第２の実施の形態とは異なる。以下，第２の実施の形態と異なる点に関して説明する。
【０１０１】
１ビットのフラグである電源起動待機フラグ４１１は，電源制御部４０７が自分宛のアクセス信号を検知したときにリソース４０６のリソース内電源が基準電位まで昇圧するまで待ってリソース４１０内に電源を供給するか否かを表し，プログラムの実行に基づきＣＰＵ１などの制御ユニットから設定可能である。このフラグがＨレベルのとき，電源制御部４０７は，自分宛のアクセス信号を検知したときにリソース４０６のリソース内電源が基準電位まで昇圧することを待って，リソース４１０内に電源を供給し，Ｌレベルのときは供給しない。
【０１０２】
ＯＲゲート４１２は，電源制御部４０２の電源起動待ち信号４４７と電源起動待機フラグ４１１の反転値とを入力信号とし，入力信号のいずれかがＨレベルであれば出力信号はＨレベルとなる。したがって，電源起動待機フラグがＨレベルに設定されている場合は，リソース４０６の電源制御部４０２内の電源起動待ち信号４４７がＨレベルに立ち上がってから，ＯＲゲート４１２の出力がＨレベルになる。
【０１０３】
ＡＮＤゲート４１３は，アドレスデコード回路４３０がアクセス信号が自分宛であると検知したときに出力する電源起動信号４６５と，ＯＲゲート４１２の出力信号とを入力信号とし，入力信号がともにＨレベルのときのみ電源起動信号４７６をＰＭＵ４０３と起動カウンタ４３１へ供給する。ＰＭＵ４０３は電源起動信号４７６に応答して，Ｌレベルのスイッチ信号ＰＳＷ３，ＰＳＷ４を一定の時間間隔をおいて出力し，電源スイッチ４０８，４０９を順にオンさせる。すなわち電源起動待機フラグがＨレベルであれば，電源制御部４０７は，リソース４１０宛のアクセス信号が供給されてそれを検知したとき，リソース４０６のリソース内電源が昇圧完了するのを待ってからリソース４１０の電源供給動作を開始する。
【０１０４】
起動カウンタ４３１は，電源起動信号４７６に応答し，図示しないクロックに同期してカウントを開始し，リソース内電源が基準電位まで昇圧するまでの時間，すなわち電源起動待ち時間をカウントする。起動カウンタ４３１は，予め定められたカウント数ｎまでカウントを完了すると，電源起動待ち信号４６６を電源ステータス回路４３２へ出力する。
【０１０５】
図１６は，第４の実施の形態における電源制御部の動作を示すフローチャート図である。まず，リソース４０６，４１０などの電源起動時に動作が不要なリソースは電源遮断状態のままにして，マイクロコンピュータを電源起動する。そして，ＣＰＵ１などの制御ユニットから電源起動待機フラグ４１１をＨレベルに設定する（Ｓ４０１）。その後，リソース４０６，４１０は，ＣＰＵ１などの制御ユニットからバス４０１を介してアクセス信号を供給される。
【０１０６】
最初にリソース４０６のアドレスデコード回路４２０が，アクセス信号がリソース４０６宛であることを検知すると（Ｓ４０２），アドレスデコード回路４２０はＰＭＵ４０３と起動カウンタ４２１と電源ステータス回路４２２へ電源起動信号４４６を出力する。
【０１０７】
ＰＭＵ４０３は，電源起動信号４４６に応答して，スイッチ信号ＰＳＷ１，ＰＳＷ２を出力して，スイッチ４０４，４０５を順にオンさせて，リソース４０６へ供給するリソース内電源の起動を開始する（Ｓ４１０）。そして，電源制御部４０２は，第２の実施の形態における電源制御部２０２と同様に，リソース４０６に対して電源供給動作を行う（Ｓ４１１〜Ｓ４１５）。ただし，第４の実施の形態では，リソース４０６内の電源が基準電位まで昇圧して起動が完了したら（Ｓ４１２），起動カウンタ４２１は電源起動待ち信号４４７を電源ステータス回路４２２だけでなく，ＯＲゲート４１２へも供給する。
【０１０８】
一方，リソース４０６へのアクセスに続いてリソース４１０へのアクセスが発生すると，リソース４１０のアドレスデコード回路４３０は，アクセス信号がリソース４１０宛であることを検知し（Ｓ４０３），ＡＮＤゲート４１３と電源ステータス回路へ電源起動信号４６５を出力する。そして，ＯＲゲート４１２の出力信号がＬレベルである間，すなわちリソース４０６内の電源が基準電位まで昇圧していないために電源起動待ち信号４４７がＨレベルになっていない間は，電源制御部４０７は，リソース４１０内の電源起動を待機する（Ｓ４２０）。そして，リソース４０６内の電源が基準電位まで昇圧完了して，起動カウンタ４２１が電源起動待ち信号４４７をＨレベルにしたら（Ｓ４１２），電源制御部４０７はリソース４１０へ供給するリソース内電源の起動を開始する（Ｓ４２１）。そして，電源制御部４０７は，第２の実施の形態における電源制御部２０７と同様に，リソース４１０に対して電源供給動作を行う（Ｓ４２２〜Ｓ４２６）。
【０１０９】
図１７は，第４の実施の形態におけるタイムチャートを示す図である。図１６のフローチャートに示された電源制御部４０２，４０７での動作について信号波形図が示されている。電源制御部４０２，４０７はクロック４４１に同期して動作する。また，アドレス・データ信号４４２と，ライト信号４４４がＣＰＵ１などの制御ユニットよりバス４０１を介してリソース４０６，４１０に供給される。以下，クロック４４１のサイクルＴ１〜Ｔ３４に基づいて，電源制御部内の動作について説明する。
【０１１０】
アドレス・データ信号４４２として，サイクルＴ２でアドレスａｄｒＡ−０が，サイクルＴ３でデータｄａｔａＡ−０が供給されと，アドレスデコード回路４２０はアドレスａｄｒＡ−０がリソース４０６宛であることを検出し，サイクルＴ３でＨレベルのアドレスデコード信号４４５を出力する。これに応答して，サイクルＴ４で電源起動信号４４６がＨレベルになり起動カウンタ４２１がｎからカウントダウンを開始し，起動カウンタ４２１のカウンタ値である電源起動待ち時間４４８がｎからクロック４４１に同期してデクリメントする。また，サイクルＴ４から命令バッファ４２４内の各バッファ４５２に，アクセス信号であるアドレスとデータとが順に格納される。その後，リソース４０６に対応する電源制御部４０２は，第２の実施の形態における，リソース２０６に対応する電源制御部２０２と同様な電源供給動作を行う。
【０１１１】
一方，リソース４１０に対応する電源制御部４０７がサイクルＴ９，Ｔ１０で１つ目のアドレスａｄｒＢ−０，データｄａｔａＢ−０を供給されると，アドレスデコード回路４３０はアクセス信号がリソース４１０宛であることを検知し，Ｈレベルのアドレスデコード信号４６４を出力する。これに応答して，サイクルＴ１１でアドレスデコード回路４３０は電源起動信号４６５をＨレベルにするが，このときリソース４０６内の電源は基準電位まで昇圧を完了しておらず，電源起動待ち信号４４７はＬレベルであるため，ＡＮＤゲート４１３の出力である電源起動信号４７６はＬレベルのままである。また，電源制御部４０７はサイクルＴ１１にアドレスａｄｒＢ−０，データｄａｔａＢ−０を命令バッファ４３４内の各バッファ４７１に格納し，その後サイクルＴ２１，Ｔ２２で８つ目のアドレスａｄｒＢ−７，データｄａｔａＢ−７が供給されるまで，２つのクロックサイクルでアドレスとデータを順番に供給され，それらを命令バッファ４３４に格納する。
【０１１２】
サイクルＴ１５で起動カウンタ４２１によるデクリメント値が「０」に達すると，起動カウンタ４２１は電源起動待ち信号４４７をＨレベルにする。これに応答して，電源制御部４０７のＡＮＤゲート４１３はＨレベルの電源起動信号４７６をＰＭＵ４０３と起動カウンタ４３１に供給し，ＰＭＵ４０３がＰＳＷ３，４を順にＬレベルにし，リソース４１０は電源昇圧状態になり電源ステータス状態はウェイト状態となる。そして，電源起動信号４７６に応答して，起動カウンタ４３１はｎからカウントダウンを開始し，起動カウンタのカウンタ値である電源起動待ち時間４６７がｎからクロック４４１に同期してデクリメントされる。
【０１１３】
サイクルＴ２６でこのデクリメント値が「０」となり，起動カウンタ４３１は電源起動待ち信号４６６を電源ステータス回路４３２に供給する。これにより電源ステータス状態はトランスファ状態となり，命令バッファ４３４は格納しているアクセス信号をリードカウンタ４７３のリードアドレスから順にリソース４１０に転送開始する。このとき，電源ステータス信号４６８のトランスファ状態「１０」により，バス制御回路４３３は命令バッファ４３４からリソース４１０へのバス経路を生成する。その後，リソース４１０に対応する電源制御部４０７は，第２の実施の形態における，リソース２１０に対応する電源制御部２０７と同様な電源供給動作を行う。
【０１１４】
以上のとおり，第４の実施の形態によれば，マイクロコンピュータの電源起動時に電源を遮断したままだったリソースでは，関連するリソース同士で電源起動に優先順位がある場合，各リソースの電源制御部は，電源起動待機フラグを設定することにより，優先度の高いリソースから順に電源起動することが可能となる。したがって，リソース４０６の処理結果をリソース４１０の処理で使用するなどリソース間で処理の優先順位がある場合，故障などによりリソース４０６の電源起動が遅れて，リソース４１０が先に電源起動してしまうと，リソース４１０が誤作動する可能性がある。そこで，リソース４１０の電源制御部４０７は，電源起動待機フラグによりリソース４１０の電源起動を待機させて，リソース４０６の電源起動後にリソース４１０の電源起動を行うことで，リソース４１０の誤作動を防止する。
【０１１５】
以上の実施の形態をまとめると，次の付記のとおりである。
【０１１６】
（付記１）
外部から電源を供給されるマイクロコンピュータにおいて，
それぞれの所定の機能を有し，外部から供給される前記電源の起動時に電源が供給されない複数のリソースと，
前記複数のリソースにバスを介して接続され，前記リソースに前記バスを介してアクセス信号を供給する制御ユニットと，
前記複数のリソースにそれぞれ設けられ，電源起動信号に応答して外部から供給される前記電源から対応するリソースにリソース内電源を供給する複数のリソース内電源供給部と，
前記複数のリソースにそれぞれ設けられ，前記バスを介して供給されるアクセス信号が対応するリソース宛か否かを検知し，前記アクセス信号が対応するリソース宛の場合に前記電源起動信号を対応するリソース内電源供給部に出力できる電源制御部とを有するマイクロコンピュータ。
【０１１７】
（付記２）
付記１において，
前記リソース内電源供給部は，前記電源起動信号に応答して前記リソース内電源を基準電位まで昇圧し，
前記電源制御部は，前記アクセス信号を一時的に記憶するバッファを有し，前記リソース宛のアクセス信号の検知から前記リソース内電源が前記基準電位まで昇圧する間，前記バスを介して供給されるアクセス信号を前記バッファに記憶し，前記リソース内電源が前記基準電位に昇圧した後，前記バッファに記憶されたアクセス信号を前記リソースに転送するマイクロコンピュータ。
【０１１８】
（付記３）
付記２において，
前記電源制御部は，前記アクセス信号を前記リソースに供給する伝送路を制御する伝送路制御部を有し，
前記伝送路制御部は，前記リソース宛のアクセス信号を検知したとき前記バスとリソースとを接続する伝送路を遮断し，前記リソース内電源が前記基準電位まで昇圧したとき前記バッファとリソースとを接続する伝送路を生成し，前記バッファのアクセス信号を前記リソースに転送完了したとき前記バスとリソースとを接続する伝送路を開通するマイクロコンピュータ。
【０１１９】
（付記４）
付記１または２において，
前記複数のリソースは，第１及び第２のリソースを有し，
前記第２のリソースに設けられた第２の電源制御部は，前記第２のリソース宛のアクセス信号を検知したときに加えて，前記第１のリソースへの電源起動信号に応答して前記第２のリソースへの電源起動信号を出力するマイクロコンピュータ。
【０１２０】
（付記５）
付記４において，
前記第２の電源制御部において，前記第１のリソースへの電源起動信号に応答して前記第２のリソースへの電源起動信号を出力するか否かを示す第１のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。
【０１２１】
（付記６）
付記２において，
前記複数のリソースは，第３及び第４のリソースを有し，
前記第４のリソースに設けられた第４の電源制御部（は，前記第４のリソース宛のアクセス信号を検知したときに，前記第３のリソースのリソース内電源が前記基準電位まで昇圧することを待って，前記第４のリソースへの電源起動信号を出力するマイクロコンピュータ。
【０１２２】
（付記７）
付記６において，
前記第４の電源制御部において，前記第４のリソース宛のアクセス信号を検知したときに，前記第３のリソースのリソース内電源が前記基準電位まで昇圧することを待って，前記第４のリソースへの電源起動信号を出力するか否かを示す第２のフラグが前記制御ユニットから設定可能であるマイクロコンピュータ。
【０１２３】
（付記８）
付記１において
前記電源制御部は，前記リソース宛のアクセス信号を検知し，前記電源起動信号を出力するアクセス検知部を有するマイクロコンピュータ。
【０１２４】
（付記９）
付記３と付記８記載のマイクロコンピュータにおいて
前記電源制御部は，前記電源供給部が前記リソース内電源を昇圧開始してからの経過時間をカウントする起動カウンタと，前記リソース内電源の昇圧状態を検知する電源ステータス検知部とを有し，
前記起動カウンタは，前記電源起動信号に応答してカウントを開始し，所定のカウント値までカウントした後，前記リソース内電源の昇圧が完了したことを示す昇圧完了信号を前記電源ステータス検知部へ出力し，
前記電源ステータス検知部は，前記電源起動信号と前記昇圧完了信号を受信し，電源の昇圧状態を示す電源ステータス信号を，前記バッファと前記伝送路制御部へ出力し，
前記バッファは，前記電源ステータス信号に応答して，前記バッファに記憶されたアクセス信号を前記リソースに転送し，
前記伝送路制御部は，前記電源ステータス信号に応答して，前記バッファとリソースとを接続する伝送路を生成することを特徴とする電源制御部。
【０１２５】
（付記１０）
付記９記載のマイクロコンピュータにおいて
前記バッファは，前記アクセス信号を格納するバッファ部と，前記バッファ部に格納されたデータ量をカウントするバッファカウンタ部とを有し，
前記バッファカウンタ部は，前記データ量のカウントがゼロとなる時，前記バッファから前記リソースに前記アクセス信号の供給が完了したことを示す供給完了信号を，前記電源ステータス検知部に出力し，
前記電源ステータス検知部は，前記供給完了信号に応答して，開通命令信号を前記伝送路制御部へ出力し，
前記伝送路制御部は，前記開通命令信号に応答して，前記バスと前記リソースとを接続する伝送路を開通することを特徴とするマイクロコンピュータ。
【符号の説明】
【０１２６】
ＯＣＤ：オンチップデバッグ機能を提供するデバッグサポートユニット
ＦＬＡＳＨ：不揮発性半導体メモリ
ＸＢＳ：３２ビット幅の高速内部バス
ＡＨＢ：内部バスインターフェース
ＤＭＡＣ：ダイレクトメモリアクセスコントローラ
ＣＡＮ：カー・エリア・ネットワーク用通信機器ユニット
ＡＰＢ：３２ビット幅の周辺バスインターフェース
ＣＧＥＮ：クロック生成回路
ＭＦＳ：マルチファンクションシリアル
Ｒ−ＢＵＳ：１６ビット幅の周辺バスインターフェース
ＯＣＵ：アウトプットコンペアユニット
ＦＲＴ：フリーランタイマ
ＩＣＵ：インプットキャプチャユニット
ＷＤ：ウォッチドッグタイマユニット
ＰＰＧ：波形ジェネレータユニット
ＲＬＴ：リロードタイマユニット
ＵＤＣ：アップダウンカウンタ
ＲＴＣ：リアルタイムクロックユニット
ＰＭＵ：パワーマネージメントユニット
ＰＳＷ：パワースイッチ信号
【図１】
0005917031.tif 000002
【図２】
0005917031.tif 000003
【図３】
0005917031.tif 000004
【図４】
0005917031.tif 000005
【図５】
0005917031.tif 000006
【図６】
0005917031.tif 000007
【図７】
0005917031.tif 000008
【図８】
0005917031.tif 000009
【図９】
0005917031.tif 000010
【図１０】
0005917031.tif 000011
【図１１】
0005917031.tif 000012
【図１２】
0005917031.tif 000013
【図１３】
0005917031.tif 000014
【図１４】
0005917031.tif 000015
【図１５】
0005917031.tif 000016
【図１６】
0005917031.tif 000017
【図１７】
0005917031.tif 000018