(57)【特許請求の範囲】
【請求項１】
一次巻線および二次巻線を有するトランスと、
前記一次巻線に接続され、前記一次巻線に直流電圧を断続的に与えるスイッチング素子を含む一次側回路と、
正の出力端子または負の出力端子と前記二次巻線との間の電流経路に直列接続されたインダクタ、前記二次巻線および前記インダクタに流れる電流を整流する第１整流素子および第２整流素子を含む二次側回路と、を備えたスイッチング電源装置において、
正の出力端子と負の出力端子との間に接続され、第３整流素子および第４整流素子による第１直列回路と、
前記第３整流素子および第４整流素子の接続点に第１端が接続され、前記第１整流素子または前記第２整流素子の端部のうち、前記第１直列回路には繋がらない一方の端部に第２端が接続された第１容量と、を備え、
前記第１整流素子は前記二次巻線に対して直列に接続された整流素子であり、前記第２整流素子は前記二次巻線に対して並列に接続された整流素子であり、
前記第１容量の第２端は前記第１整流素子と前記二次巻線との接続点に接続されており、
前記第１直列回路および前記第１容量によってスナバ回路が構成されたことを特徴とするスイッチング電源装置。
【請求項２】
一次巻線と、直列接続された第１二次巻線および第２二次巻線を有するトランスと、
前記一次巻線に接続され、前記一次巻線に直流電圧を断続的に与え、交互にオン／オフされるローサイドスイッチング素子およびハイサイドスイッチング素子を含む一次側回路と、
正の出力端子または負の出力端子と前記第１二次巻線および前記第２二次巻線との間の電流経路に直列接続されたインダクタ、前記第１二次巻線および前記インダクタに流れる電流を整流し前記第１二次巻線に直列接続される第１整流素子と、前記第２二次巻線および前記インダクタに流れる電流を整流し前記第２二次巻線に直列接続される第２整流素子を含む二次側回路と、を備えたスイッチング電源装置において、
正の出力端子と負の出力端子との間に接続され、第３整流素子および第４整流素子による第１直列回路と、
前記正の出力端子と前記負の出力端子との間に接続された、第５整流素子および第６整流素子による第２直列回路と、
前記第３整流素子および第４整流素子の接続点に第１端が接続され、前記第１整流素子または前記第２整流素子の端部のうち、前記第１直列回路には繋がらない一方の端部に第２端が接続された第１容量と、
前記第５整流素子と第６整流素子との接続点に第１端が接続され、前記第２整流素子と前記第２二次巻線との接続点に第２端が接続された第２容量と、を備え、
前記第１直列回路および前記第１容量によって第１のスナバ回路が構成され、前記第２直列回路および前記第２容量によって第２のスナバ回路が構成されたことを特徴とするスイッチング電源装置。
【請求項３】
一次巻線および二次巻線を有するトランスと、
前記一次巻線に接続され、前記一次巻線に直流電圧を断続的に与えるスイッチング素子を含む一次側回路と、
正の出力端子または負の出力端子と前記二次巻線との間の電流経路に直列接続されたインダクタ、前記二次巻線および前記インダクタに流れる電流を整流する第１整流素子および第２整流素子を含む二次側回路と、を備えたスイッチング電源装置において、
正の出力端子と負の出力端子との間に接続され、第３整流素子および第４整流素子による第１直列回路と、
前記第３整流素子および第４整流素子の接続点に第１端が接続され、前記第１整流素子または前記第２整流素子の端部のうち、前記第１直列回路には繋がらない一方の端部に第２端が接続された第１容量と、を備え、
前記第１整流素子は前記二次巻線に対して直列に接続された同期整流素子であり、前記第２整流素子は前記二次巻線に対して並列に接続された同期整流素子であり、
前記第１容量の第２端は前記第２整流素子と前記インダクタとの接続点に接続されていて、
前記第１直列回路および前記第１容量によってスナバ回路が構成されたことを特徴とするスイッチング電源装置。
【請求項４】
前記第１整流素子および前記第２整流素子は、ボディダイオードを備えたMOS-FETである、請求項１〜３のいずれかに記載のスイッチング電源装置。
【請求項５】
前記第３整流素子および前記第４整流素子はダイオード素子である、請求項１〜４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記第５整流素子および第６整流素子はダイオード素子である、請求項２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの一次側にスイッチング素子を備え、二次側にインダクタおよび整流素子を備えるスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来、スイッチング電源装置において、整流素子のON/OFFの切り替わり時に発生するサージ電圧のピークを抑制するため、スイッチング素子に対して並列にスナバ回路が接続されている。例えば特許文献１には転流用ダイオードにスナバ回路を設けた例が示されている。【０００３】
図１１は特許文献１に示されているスナバ回路を含むスイッチング電源装置の二次側回路の例を示す図である。図１１に示す例では、トランスTの二次側に、整流用ダイオードDa、転流用ダイオードDb、インダクタLoおよび出力コンデンサCoを含む二次側回路が構成されている。そして、転流用ダイオードDbの両端に、キャパシタCおよび抵抗Rの直列回路によるRCスナバ回路が接続されている。【０００４】
このような構成により、転流用ダイオードDbのターンオフ時に、この転流用ダイオードDbの両端間に生じるサージのエネルギーが上記RCスナバ回路で消費されて、サージ電圧のピーク値が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−２０２１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１１に示されるようなRCスナバ回路では、サージ電圧エネルギーが抵抗Rで消費されるため、当然ながらRCスナバ回路で損失が発生する。そのため、RCスナバ回路を設けることで、スイッチング電源装置の効率が低下することになる。【０００７】
特許文献１には、上記RCスナバ回路の問題点を解決するため、抵抗Rを使用せず、整流回路にサージ電圧が発生するタイミングでトランジスタをオンさせて、サージ電圧のエネルギーをコンデンサに蓄えた後に放出するようにしたアクティブスナバ回路についても示されている。しかし、このようなアクティブスナバ回路においては、サージ電圧エネルギーを回生することが可能であるが、全体の回路構成が複雑となり、その結果、基板上の占有面積が大きくなるという問題が生じる。【０００８】
本発明の目的は、簡素な回路構成がありながらも、スナバ回路でのサージ電圧エネルギーの消費による損失を回避して、電力変換効率を高めたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のスイッチング電源装置は、次のように構成される。なお、括弧付き符号は、後に示す実施の形態の説明で用いる符号に対応している。【００１０】
本発明のスイッチング電源装置は、一次巻線および二次巻線を有するトランスと、一次巻線に接続され、一次巻線に直流電源電圧を断続的に与えるスイッチング素子を含む一次側回路と、正の出力端子または負の出力端子と二次巻線との間の電流経路に直列接続されたインダクタ、前記二次巻線および前記インダクタに流れる電流を整流する第１整流素子（Q1）および第２整流素子（Q2）を含む二次側回路と、を備え、
正の出力端子と負の出力端子との間に接続され、第３整流素子（D3）および第４整流素子（D4）による第１直列回路と、
前記第３整流素子（D3）および第４整流素子（D4）の接続点に第１端が接続され、前記第１整流素子（Q1）または前記第２整流素子（Q2）の端部のうち、前記第１直列回路には繋がらない一方の端部に第２端が接続された第１容量（C1）と、を備え、
前記第１直列回路および前記第１容量によってスナバ回路が構成されたことを特徴とする。【００１１】
上記構成により、容量と整流素子によるスナバ回路で第１、第２整流素子（Q1,Q2）の両端間に発生するサージ電圧を電気エネルギーとして蓄積し、この容量に蓄積されたエネルギーが、整流素子（Q1,Q2）のオン時に回生されるので、スナバ回路を設けることによる損失が低減できる。【００１２】
例えば、前記第１整流素子（Q1）はトランスの二次巻線に対して直列に接続された整流素子（整流側整流素子）であり、前記第２整流素子（Q2）は二次巻線に対して並列に接続された整流素子（転流側整流素子）であり、前記第１容量（C1）の第２端は第１整流素子（Q1）と二次巻線との接続点に接続されている。この構成により、トランスの二次側にフォワード回路が構成され、第１整流素子（Q1）のターンオフ時に発生するサージ電圧エネルギーを回生することができる。【００１３】
例えば、前記第１整流素子（Q1）はトランスの二次巻線に対して直列に接続された整流素子であり、前記第２整流素子（Q2）は二次巻線に対して並列に接続された整流素子であり、前記第１容量（C1）の第２端は第２整流素子（Q2）と前記インダクタとの接続点に接続されている。この構成により、トランスの二次側にフォワード回路が構成され、第２整流素子（Q2）のターンオフ時に発生するサージ電圧エネルギーを回生することができる。【００１４】
上記スイッチング素子は、交互にオン／オフされるローサイドスイッチング素子およびハイサイドスイッチング素子で構成され、二次巻線は、直列接続された第１二次巻線および第２二次巻線を含み、インダクタは第１二次巻線および第２二次巻線の接続点と正の出力端子または負の出力端子との間に接続され、第１整流素子（Q1）は第１二次巻線に直列接続され、第２整流素子（Q2）は第２二次巻線に直列接続され、正の出力端子と負の出力端子との間に接続された、第５整流素子（D5）および第６整流素子（D6）による第２直列回路と、第２直列回路の第５整流素子（D5）と第６整流素子（D6）との接続点に第１端が接続され、第２整流素子（Q2）と第２二次巻線との接続点に第２端が接続された第２容量（C2）と、を備え、第２直列回路および第２容量によってもう一つのスナバ回路が構成されていることが好ましい。【００１５】
上記構成により、トランスの二次側にいわゆるセンタータップ二次側回路が構成される。この二次側回路は上記（２）（３）に記載のフォワード回路に比べて、トランスの漏れインダクタ成分が大きくなるので、発生するサージ電圧のエネルギーが高く、スナバ回路でのエネルギー回生による損失低減効果が高い。【００１６】
上記第１整流素子（Q1）および第２整流素子（Q2）は、例えばボディダイオードを備えたMOS-FET、またはMOS-FET相当の特性を有する整流素子である。
【発明の効果】
【００１７】
本発明によれば、容量と整流素子によるスナバ回路で第１、第２整流素子の両端間に発生するサージ電圧を電気エネルギーとして蓄積し、この容量に蓄積されたエネルギーが、整流素子のオン時に回生されるので、サージ電圧エネルギーの消費が回避され、その結果、損失が低減できる。
【図面の簡単な説明】
【００１８】
【図１】図１は第１の実施形態に係るスイッチング電源装置１０１の回路図である。
【図２】図２は、図１の回路内のスイッチング素子をスイッチ記号で表した回路図である。
【図３】図３はスイッチング電源装置１０１の各状態において流れる電流等について示す図である。
【図４】図４は第２の実施形態に係るスイッチング電源装置１０２の回路図である。
【図５】図５は、図４の回路内のスイッチング素子をスイッチ記号で表した回路図である。
【図６】図６はスイッチング電源装置１０２の各状態において流れる電流等について示す図である。
【図７】図７は第３の実施形態に係るスイッチング電源装置１０３の回路図である。
【図８】図８は、図７の回路内のスイッチング素子をスイッチ記号で表した回路図である。
【図９】図９は、図７、図８に示したスイッチング電源装置１０３の各部の波形図である。
【図１０】図１０はスイッチング電源装置１０３の各状態において流れる電流等について示す図である。
【図１１】図１１は特許文献１に示されているスナバ回路を含むスイッチング電源装置の二次側回路の例を示す図である。
【発明を実施するための形態】
【００１９】
以降、幾つかの具体的な例を挙げて、本発明を実施するための形態を示す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせによって更なる他の実施形態とし得ることは言うまでもない。
【００２０】
《第１の実施形態》
図１は第１の実施形態に係るスイッチング電源装置１０１の回路図である。図２は、図１の回路内のスイッチング素子をスイッチ記号で表した回路図である。このスイッチング電源装置１０１は、一次巻線n1および二次巻線n2を有するトランスTと、一次巻線n1に接続され、一次巻線n1に直流電圧を断続的に与えるスイッチング素子Qaを含む一次側回路と、二次巻線n2と出力端子Po(+) との間に接続されたインダクタ（チョークコイル）Lo、二次巻線n2およびインダクタLoに流れる電流を整流する第１整流素子Q1および第２整流素子Q2を含む二次側回路と、を備える。第１整流素子Q1は整流側の整流素子、第２整流素子Q2は転流側の整流素子である。このようにしてフォワードコンバータ回路が構成されている。なお、正の入力端子Pi(+)と負の入力端子Pi(-)には、直流電源が接続されている。インダクタ（チョークコイル）Loは、正の出力端子Po(+) または負の出力端子Po(-) と二次巻線n2との間の電流経路に直列接続されていればよい。したがって、第１整流素子Q1のソースと出力端子Po(-) との間に接続されていてもよい。このことは後に示す他の実施形態についても同様である。
【００２１】
一次側回路の正の入力端子Pi(+) と負の入力端子Pi(-) との間には入力コンデンサCiが接続されている。また、二次側回路の正の出力端子Po(+) と負の出力端子Po(-) との間には出力コンデンサCoが接続されている。
【００２２】
二次側回路の正の出力端子Po(+) と負の出力端子Po(-) との間には、第３整流素子D3および第４整流素子D4による第１直列回路が接続されている。第３整流素子D3および第４整流素子D4の接続点には第１容量C1の第１端が接続され、第１整流素子Q1と二次巻線n2との接続点に第１容量C1の第２端が接続されている。上記第１容量C1、第３整流素子D3および第４整流素子D4によってスナバ回路１１が構成されている。
【００２３】
スイッチング素子Qa、第１整流素子Q1、第２整流素子Q2はいずれもMOS-FETであり、それぞれドレイン・ソース間にボディダイオード（寄生ダイオード）を備えている。スイッチング素子Qaのゲート・ソース間には図外のスイッチング制御回路が接続されている。第１整流素子Q1は、一次側のスイッチング素子Qaのターンオン時にターンオンする。また、第２整流素子Q2は、一次側のスイッチング素子Qaのターンオフ時にターンオンする。そのために、例えば、第１整流素子Q1のゲートは二次巻線n2に接続されていて、第２整流素子Q2のゲートは二次巻線n2に接続されている。
【００２４】
図３はスイッチング電源装置１０１の各状態において流れる電流等について示す図である。スイッチング電源装置１０１の動作は次のとおりである。
【００２５】
（１）先ず、スイッチング素子Qaおよび第１整流素子Q1がオンすれば、図３の状態（１）に示すように、トランスTの一次巻線n1に電流I1fが流れ、二次巻線n2に電流I2fが流れる。この電流I2fによってインダクタLoにエネルギーが蓄積される。
【００２６】
そして、後述されているように、第１容量C1にサージ電圧エネルギーが蓄積されているので、第１容量C1→二次巻線n2→インダクタLo→負荷→第４整流素子D4→第１容量C1、の経路で電流I2rが流れる。これにより、第１容量C1に一旦蓄積されたサージ電圧エネルギーが回生される。
【００２７】
（２）次に、スイッチング素子Qaおよび第１整流素子Q1がターンオフすれば、図３の状態（２）に示すように、回路の寄生インダクタンスの逆起電力によるサージが発生する。詳細には、Q1のボディダイオードの逆回復時間（リカバリー時間）だけ逆方向に電流が流れ、この逆回復時間の終了直後にサージが発生する。このサージ電圧により、二次巻線n2→第１容量C1→第３整流素子D3→インダクタLo→二次巻線n2の経路で電流I2bが流れる。これにより、第１容量C1にサージ電圧エネルギーが蓄積される。
【００２８】
また、第２整流素子Q2がターンオンすると、図３の状態（２）に示すように、インダクタLoの蓄積エネルギーによって、第２整流素子Q2を介して電流I2cが流れる（転流される）。
【００２９】
その後、必要に応じて、スイッチング素子Qa、第１整流素子Q1および第２整流素子Q2のすべてがオフとなるデッドタイムを経由した後、状態（１）に戻る。
【００３０】
以降、上記（１），（２）の状態を繰り返す。
【００３１】
このようにして、第１整流素子Q1のターンオフ時に二次巻線n2に生じるサージエネルギーはスナバ回路１１によって吸収され、そのエネルギーは、後に回生される。
【００３２】
《第２の実施形態》
図４は第２の実施形態に係るスイッチング電源装置１０２の回路図である。図５は、図４の回路内のスイッチング素子をスイッチ記号で表した回路図である。このスイッチング電源装置１０２は、一次巻線n1および二次巻線n2を有するトランスTと、一次巻線n1に接続され、一次巻線n1に直流電圧を断続的に与えるスイッチング素子Qaを含む一次側回路と、二次巻線n2と出力端子Po(+) との間に接続されたインダクタ（チョークコイル）Lo、二次巻線n2およびインダクタLoに流れる電流を整流する第１整流素子Q1および第２整流素子Q2を含む二次側回路と、を備える。第１整流素子Q1は整流側の整流素子、第２整流素子Q2は転流側の整流素子である。
【００３３】
第１の実施形態で図１、図２に示したスイッチング電源装置１０１と異なるのは、第１容量C1の接続位置である。この第２の実施形態のスイッチング電源装置１０２では、第３整流素子D3および第４整流素子D4の接続点に第１容量C1の第１端が接続され、第２整流素子Q2と二次巻線n2との接続点に第１容量C1の第２端が接続されている。その他の部分の構成については、図１、図２に示したスイッチング電源装置１０１と同じである。
【００３４】
図６はスイッチング電源装置１０２の各状態において流れる電流等について示す図である。スイッチング電源装置１０２の動作は次のとおりである。
【００３５】
（１）先ず、スイッチング素子Qaおよび第１整流素子Q1がオンすれば、図６の状態（１）に示すように、トランスTの一次巻線n1に電流I1fが流れ、二次巻線n2に電流I2fが流れる。この電流I2fによってインダクタLoにエネルギーが蓄積される。
【００３６】
また、第２整流素子Q2がターンオフすることにより、回路の寄生インダクタンスおよび第２整流素子Q2のボディダイオードの逆回復特性によりサージが発生する。そのため、インダクタLo→第１容量C1→第３整流素子D3→インダクタLo、の経路で電流I2bが流れる。これにより、第１容量C1にサージ電圧エネルギーが蓄積される。
【００３７】
（２）その後、スイッチング素子Qaおよび第１整流素子Q1がターンオフすれば、図６の状態（２）に示すように、第１容量C1→インダクタLo→負荷→第４整流素子D4→第１容量C1、の経路で電流I2rが流れる。これにより、第１容量C1に一旦蓄積されたサージ電圧エネルギーが回生される。また、第２整流素子Q2のオンにより、インダクタLoの蓄積エネルギーによって、第２整流素子Q2を介して電流I2cが流れる（転流される）。
【００３８】
その後、必要に応じて、スイッチング素子Qa、第１整流素子Q1および第２整流素子Q2のすべてがオフとなるデッドタイムを経由した後、状態（１）に戻る。
【００３９】
以降、上記（１），（２）の状態を繰り返す。
【００４０】
このようにして、第２整流素子Q2のターンオフ時に生じるサージエネルギーはスナバ回路１２によって吸収され、そのエネルギーは後に回生される。
【００４１】
《第３の実施形態》
図７は第３の実施形態に係るスイッチング電源装置１０３の回路図である。図８は、図７の回路内のスイッチング素子をスイッチ記号で表した回路図である。このスイッチング電源装置１０３は、一次巻線n1および二次巻線n21，n22を有するトランスTと、一次巻線n1に接続された一次側回路、二次巻線n21，n22に接続された二次側回路を備えている。
【００４２】
一次側回路は、ハイサイドスイッチング素子Qaおよびローサイドスイッチング素子Qbの直列回路と、コンデンサCa，Cbの直列回路とを備えていて、これらが入力端子Pi(+)−Pi(-) 間に接続されている。スイッチング素子Qa，Qbの接続点と、コンデンサCa，Cbの接続点との間にトランスTの一次巻線n1が接続されている。
【００４３】
二次側回路は、第１整流素子Q1、第２整流素子Q2、インダクタLo、第３整流素子D3、第４整流素子D4、第５整流素子D5、第６整流素子D6、第１容量C1、第２容量C2を備えている。
【００４４】
インダクタLoは、第１二次巻線n21および第２二次巻線n22の接続点と出力端子Po(+) との間に接続されている。第１整流素子Q1は第１二次巻線n21に直列接続されていて、第２整流素子Q2は第２二次巻線n22に直列接続されている。このようにしてハーフブリッジコンバータ回路が構成されている。
【００４５】
第３整流素子D3および第４整流素子D4により第１直列回路が構成されていて、この第１直列回路が正の出力端子Po(+) と負の出力端子Po(-) との間に接続されている。同様に、第５整流素子D5および第６整流素子D6により第２直列回路が構成されていて、この第２直列回路が正の出力端子Po(+) と負の出力端子Po(-) との間に接続されている。
【００４６】
第５整流素子D5と第６整流素子D6との接続点に第１容量C1の第１端が接続され、第１整流素子Q1と第１二次巻線n21との接続点に第１容量C1の第２端が接続されている。また、第３整流素子D3と第４整流素子D4との接続点に第２容量C2の第１端が接続され、第２整流素子Q2と第２二次巻線n22との接続点に第２容量C2の第２端が接続されている。
【００４７】
図９は、図７、図８に示したスイッチング電源装置１０３の各部の波形図である。図１０はスイッチング電源装置１０３の各状態において流れる電流等について示す図である。スイッチング電源装置１０３の動作は次のとおりである。
【００４８】
（１）先ず、第１整流素子Q1がターンオフし、スイッチング素子Qaおよび第２整流素子Q2のオンにより、図１０の状態（１）に示すように、トランスTの一次巻線n1に電流I1fが流れ、二次巻線n22に電流I2fが流れる。この電流I2fによってインダクタLoにエネルギーが蓄積される。また、後に述べるように、状態（４）から状態（１）への遷移によって第１整流素子Q1がターンオフすることにより、回路の寄生インダクタンスの逆起電力によるサージが発生する。そのため、二次巻線n21→第１容量C1→第５整流素子D5→インダクタLo→二次巻線n21の経路で電流I2bが流れる。これにより、第１容量C1にサージ電圧エネルギーが蓄積される。
【００４９】
（２）次に、スイッチング素子Qaがターンオフし、第１整流素子Q1がターンオンすれば、図１０の状態（２）に示すように、インダクタLoの蓄積エネルギーによって、第１整流素子Q1、第２整流素子Q2を介して二次巻線n21，n22に電流I2cが流れる。また、第１容量C1→二次巻線n21→インダクタLo→負荷→第６整流素子D6→第１容量C1、の経路で電流I2rが流れる。これにより、第１容量C1に一旦蓄積されたサージ電圧エネルギーが回生される。
【００５０】
（３）その後、スイッチング素子Qbがターンオンし、第２整流素子Q2がターンオフすれば、図１０の状態（３）に示すように、トランスTの一次巻線n1に電流I1fが流れ、二次巻線n21に電流I2fが流れる。この電流I2fによってインダクタLoにエネルギーが蓄積される。また、第２整流素子Q2のターンオフにより、二次巻線n22の逆起電力によるサージが発生する。そのため、二次巻線n22→第２容量C2→第３整流素子D3→インダクタLo→二次巻線n22、の経路で電流I2bが流れる。これにより、第２容量C2にサージ電圧エネルギーが蓄積される。
【００５１】
（４）続いて、スイッチング素子Qbがターンオフし、第２整流素子Q2がターンオンすれば、図１０の状態（４）に示すように、インダクタLoの蓄積エネルギーによって、第１整流素子Q1、第２整流素子Q2を介して二次巻線n21，n22に電流I2cが流れる。また、第２容量C2→二次巻線n22→インダクタLo→負荷→第４整流素子D4→第２容量C2、の経路で電流I2rが流れる。これにより、第２容量C2に一旦蓄積されたサージ電圧エネルギーが回生される。
【００５２】
以降、上記（１）〜（４）の状態を繰り返す。
【００５３】
このようにして、第１整流素子Q1のターンオフ時に二次巻線n21に生じるサージエネルギーはスナバ回路１１によって吸収され、そのエネルギーは直後に回生される。また、第２整流素子Q2のターンオフ時に生じるサージエネルギーはスナバ回路１２によって吸収され、そのエネルギーは直後に回生される。
【００５４】
以上の３つの実施形態で示したように、スイッチング電源装置のトランスの二次側回路の接続形態（トポロジー）に応じてスナバ回路の構成は異なるが、正の出力端子と負の出力端子との間に接続された、２つの整流素子（D3，D4）または（D5，D6）による直列回路を備えることと、この２つの整流素子の接続点に第１端が接続され、第１整流素子（Q1）または第２整流素子（Q2）の端部のうち、上記直列回路には繋がらない一方の端部に第２端が接続された容量（C1）または（C2）を備えることは共通している。
【００５５】
なお、以上に示した実施形態では、第３整流素子D3、第４整流素子D4、第５整流素子D5および第６整流素子D6、をそれぞれダイオードで構成したが、これらをMOS-FET等のスイッチング素子で構成してもよい。
【００５６】
また、以上に示した実施形態では、第１整流素子Q1および第２整流素子Q2をMOS-FETで構成し、一次側回路のスイッチングと同期してスイッチングすることで同期整流するように構成したが、これらをMOS-FET相当の特性を有する整流素子を用いて構成してもよい。
【符号の説明】
【００５７】
C1…第１容量
C2…第２容量
Ca，Cb…コンデンサ
Ci…入力コンデンサ
Co…出力コンデンサ
D3…第３整流素子
D4…第４整流素子
D5…第５整流素子
D6…第６整流素子
Da…整流用ダイオード
Db…転流用ダイオード
Lo…インダクタ
n1…一次巻線
n2…二次巻線
n21…第１二次巻線
n22…第２二次巻線
Pi(+) …正の入力端子
Pi(-) …負の入力端子
Po(+) …正の出力端子
Po(-) …負の出力端子
Q1…第１整流素子
Q2…第２整流素子
Qa，Qb…スイッチング素子
T…トランス
１１，１２…スナバ回路
１０１，１０２，１０３…スイッチング電源装置
【図１】
0006032357.tif 000002
【図２】
0006032357.tif 000003
【図３】
0006032357.tif 000004
【図４】
0006032357.tif 000005
【図５】
0006032357.tif 000006
【図６】
0006032357.tif 000007
【図７】
0006032357.tif 000008
【図８】
0006032357.tif 000009
【図９】
0006032357.tif 000010
【図１０】
0006032357.tif 000011
【図１１】
0006032357.tif 000012