(57)【特許請求の範囲】
【請求項１】
入力電源から電荷を供給し、正の出力電源である正出力電源及び負の出力電源である負出力電源を生成するチャージ・ポンプ回路であって、
第１キャパシタと、
前記第１キャパシタに直列に接続され得る第２キャパシタと、
前記負出力電源から供給された電荷が保持される第３キャパシタと、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタを電気的に接続または分離するスイッチング回路と、を含み、
前記スイッチング回路は、前記第１キャパシタの正極側端子に、グランド端子を接続する第１スイッチング素子と、前記第１キャパシタの負極側端子に、前記負出力電源を接続する第２スイッチング素子と、前記第２キャパシタの正極側端子に、グランド端子を接続する第３スイッチング素子と、前記第２キャパシタの負極側端子に、前記負出力電源を接続する第４スイッチング素子と、を含み、
前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記負出力電源に転送する第１の状態と、前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記負出力電源に転送する第２の状態と、を繰返し形成する第１のモードから、
前記入力電源から供給された電荷が前記第１キャパシタ及び前記第２キャパシタに蓄積される第３の状態と、前記第３の状態において前記第１キャパシタに蓄積された電荷が前記負出力電源に転送されると共に、前記第２キャパシタに蓄積された電荷が前記正出力電源に転送される第４の状態と、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第２キャパシタに蓄積される第５の状態と、前記第５の状態において前記第２キャパシタに蓄積された電荷が前記負出力電源に転送されると共に、前記第１キャパシタに蓄積された電荷が前記正出力電源に転送される第６の状態と、を繰返し形成する第２のモードに遷移する過程において、
前記第１キャパシタと前記第３キャパシタとを並列に接続し、かつ、前記第２キャパシタを前記第３キャパシタと並列に接続する第３のモードを形成することを特徴とするチャージ・ポンプ回路。
【請求項２】
前記スイッチング回路は、
前記第１キャパシタの正極側端子にグランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子にグランド端子を接続すると共に前記第２キャパシタの負極側端子に前記負出力電源を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続することを特徴とする請求項１に記載のチャージ・ポンプ回路。
【請求項３】
前記第３のモードにおいて、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタに蓄積されている電荷が平均化され、時間の経過と共に前記負出力電源から供給される電圧の絶対値が、前記入力電源から供給される電圧の絶対値と略等しい状態から、前記入力電源から供給される電圧の絶対値の半分と略等しい状態に変化することを特徴とする請求項１又は２に記載のチャージ・ポンプ回路。
【請求項４】
前記請求項１〜３のいずれか１項に記載のチャージ・ポンプ回路を含み、前記正出力電源及び前記負出力電源に基づいて生成された出力信号を負荷に供給することを特徴とする半導体集積回路。
【請求項５】
前記出力信号と予め設定されている第１参照電圧とを比較し、比較の結果に基づいて判定信号１を出力するモード検出回路と、
前記負出力電源から出力される電圧と予め設定されている第２参照電圧とを比較し、比較の結果に基づいて判定信号２を出力する負電圧検出回路と、
を含み、
前記判定信号１と前記判定信号２の組み合わせ結果により、
前記第１のモード、前記第２のモード、前記負出力電源から出力される電圧の絶対値が前記第１のモードにおける絶対値よりも減少する第３モードのいずれかで前記チャージ・ポンプ回路を動作させるように前記スイッチング回路を制御することを特徴とする請求項４に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被駆動回路に正負の電圧を供給するチャージ・ポンプ回路、このチャージ・ポンプを駆動する半導体集積回路に関する。
【背景技術】
【０００２】
図１６は、ビデオアンプを駆動する既存のチャージ・ポンプ回路を示した図である。図示したチャージ・ポンプ回路は、単電源、すなわち一つの正電源下で駆動され、グランド終端される抵抗に信号を出力する回路として構成される。このようなチャージ・ポンプ回路は、例えば、特許文献１に開示されている。
図１６に示した既存のチャージ・ポンプ回路は、正電源電圧（図中にＶDDと記す）とグランド電圧（図中にＧＮＤと記す）から負電源電圧（図中にＶEEと記す）を発生させる。そして、正電源と負電源との間で駆動される被駆動回路により、グランド電圧を中心レベルとしてＤＣ（直流）カット用のキャパシタを用いずに直接負荷を駆動し、信号を出力するものである。このようなチャージ・ポンプ回路では、クロック信号の第１の期間においてスイッチング素子１７１、１７３がオンされて、与えられた正電圧とグランド電圧の間にキャパシタＣ1が直接接続される。このとき、キャパシタＣ1には電荷が蓄積される。
【０００３】
また、クロック信号の第２の期間においてスイッチング素子１７１、１７３がオフされると共に、スイッチング素子１７２、１７４がオンされる。このとき、負の電源電圧を発生する負電圧端子とグランド電圧との間にキャパシタＣ1が直接接続され、蓄積された電荷が転送される。図１６に示したチャージ・ポンプ回路は、この一連の動作を繰り返し行うことによって負の電源電圧を発生させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３０９４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された既存のチャージ・ポンプ回路では、ビデオアンプから出力される電圧値に関わらず、負の電源電圧としてほぼ一定の値（−ＶDD）の電圧が出力される。このことから、ビデオアンプは常に２ＶDDの出力電源の幅で動作することになり、ビデオアンプの消費電力が大きくなるという問題がある。
本発明は、このような点に鑑みて行われたものであって、電圧を出力する電源を発生し、発生された電源によって駆動回路を駆動するチャージ・ポンプ回路、このチャージ・ポンプ回路を含む半導体集積回路において、消費電力を削減することに好適なチャージ・ポンプ回路、半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一態様のチャージ・ポンプ回路（例えば図１、図２に示したチャージ・ポンプ回路４）は、入力電源（例えば図２に示したＶDD）から電荷を供給し、正の出力電源である正出力電源(例えば図２に示したＶCC)及び負の出力電源である負出力電源(例えば図２に示したＶEE)を生成するチャージ・ポンプ回路であって、第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）と、前記第１キャパシタに直列に接続され得る第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）と、前記負出力電源から供給された電荷が保持される第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）と、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタを電気的に接続または分離するスイッチング回路（例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ）と、を含み、前記スイッチング回路は、前記第１キャパシタの正極側端子に、グランド端子を接続する第１スイッチング素子（例えば図２に示したスイッチング素子２０２e）と、前記第１キャパシタの負極側端子に、前記負出力電源を接続する第２スイッチング素子（例えば図２に示したスイッチング素子２０２f）と、前記第２キャパシタの正極側端子に、グランド端子を接続する第３スイッチング素子（例えば図２に示したスイッチング素子２０２g）と、前記第２キャパシタの負極側端子に、前記負出力電源を接続する第４スイッチング素子（例えば図２に示したスイッチング素子２０２h）と、を含み、前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記負出力電源に転送する第１の状態と、前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記負出力電源に転送する第２の状態と、を繰返し形成する第１のモード（例えば図５、１３に示したモード２）から、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第２キャパシタに蓄積される第３の状態と、前記第３の状態において前記第１キャパシタに蓄積された電荷が前記負出力電源に転送されると共に、前記第２キャパシタに蓄積された電荷が前記正出力電源に転送される第４の状態と、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第２キャパシタに蓄積される第５の状態と、前記第５の状態において前記第２キャパシタに蓄積された電荷が前記負出力電源に転送されると共に、前記第１キャパシタに蓄積された電荷が前記正出力電源に転送される第６の状態と、を繰返し形成する第２のモード（例えば図５、１３に示したモード１）に遷移する過程において、前記第１キャパシタと前記第３キャパシタとを並列に接続し、かつ、前記第２キャパシタを前記第３キャパシタと並列に接続する第３のモード（例えば図１３に示したモード３）を形成することを特徴とする。
【０００８】
本発明の一態様のチャージ・ポンプ回路によれば、前記スイッチング回路が、前記第１キャパシタの正極側端子にグランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子にグランド端子を接続すると共に前記第２キャパシタの負極側端子に前記負出力電源を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続することが望ましい。
【０００９】
本発明の一態様のチャージ・ポンプ回路によれば、前記第３のモードにおいて、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタに蓄積されている電荷が平均化され、時間の経過と共に前記負出力電源から供給される電圧の絶対値が前記入力電源から供給される電圧の絶対値と略等しい状態から、前記入力電源から供給される電圧の絶対値の半分と略等しい状態に変化することが望ましい。
【００１０】
本発明の一態様の半導体集積回路は、前記請求項１〜４のいずれか１項に記載のチャージ・ポンプ回路を含み、前記正出力電源及び前記負出力電源に基づいて生成された出力信号を負荷に供給することを特徴とする。
本発明の一態様の半導体集積回路によれば、前記出力信号と予め設定されている第１参照電圧とを比較し、比較の結果に基づいて判定信号１を出力するモード検出回路（例えば図１に示したモード検出回路７）と、前記負出力電源から出力される電圧と予め設定されている第２参照電圧とを比較し、比較の結果に基づいて判定信号２を出力する負電圧検出回路（例えば図１に示した負電圧出回路９）と、を含み、前記判定信号１と前記判定信号２の組み合わせ結果により、前記第１のモード、前記第２のモード、前記負出力電源から出力される電圧の絶対値が前記第１のモードにおける絶対値よりも減少する第３モードのいずれかで前記チャージ・ポンプ回路を動作させるように前記スイッチング回路を制御することが望ましい。
【発明の効果】
【００１１】
上記した発明によれば、チャージ・ポンプ回路において正負の出力電源を発生させることができる。また、このようなチャージ・ポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージ・ポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧の半分にし、負荷駆動システムの消費電力を削減することができる。これは、ＶDD×Ｉの入力電力を１／２ＶDD×２Ｉの電力に変換することで、Ｉの入力電流から２Ｉの出力電流を引き出せることから説明される。
【００１２】
また、上記した発明によれば、さらに、チャージ・ポンプ回路において正負の他の出力電源を生成することができる。また、このようなチャージ・ポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージ・ポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧と同じ値にすることができる。このとき、ＶDD×Ｉの入力電力を変換することなくそのまま用いるため、消費電力削減の効果はないが、負電圧生成時に２つのキャパシタの電荷蓄積と電荷転送を相補的に行うため、従来技術のチャージ・ポンプ回路に比べて２倍の電流供給能力を有する。
【００１３】
また、上記した発明によれば、チャージ・ポンプ回路によって駆動される被駆動回路から負荷へ出力される信号が比較的小さいときには出力電源から供給される電圧値を小さくし、信号が比較的大きいときには出力電源から供給される電圧値をより大きくすることができる。このため、必要に応じて負荷駆動システムの消費電力を切り替えることができる。
【００１４】
さらに、上記した発明によれば、出力電源から供給される大小２つの電圧値を切り替える際に、電流が入力電圧を出力する電源の側に向かって逆流することを防ぐことができる。
以上のことから、消費電力を削減することに好適なチャージ・ポンプ回路、半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態のチャージ・ポンプ回路を含む負荷駆動システムを説明するためのブロック図である。
【図２】図１に示したチャージ・ポンプ回路４の構成をより詳細に示した回路図である。
【図３】図１に示したモード検出回路をより具体的に説明するための図である。
【図４】図３に示したモード検出回路とは異なるモード検出回路を説明するための図である。
【図５】本発明の一実施形態のモード１とモード２との切り替えを説明するための図である。
【図６】出力信号の大きさと負荷駆動システムが消費する電流との関係を説明するための図である。
【図７】図１に示した負電圧検出回路をより具体的に説明するための図である。
【図８−１】本発明の一実施形態のモード１におけるチャージ・ポンプ回路の動作状態を説明するための図である。
【図８−２】本発明の一実施形態のモード１におけるチャージ・ポンプ回路の動作状態を説明するための他の図である。
【図９】本発明の一実施形態の、モード１におけるクロック信号と、チャージ・ポンプ回路に入力されるスイッチ制御信号とを示した図である。
【図１０】本発明の一実施形態の、モード２におけるチャージ・ポンプ回路の動作状態を説明するための図である。
【図１１】本発明の一実施形態の、モード２におけるクロック信号と、チャージ・ポンプ回路に入力されるスイッチ制御信号とを示した図である。
【図１２】本発明の一実施形態の、モード３における負荷駆動システムの動作を説明するための図である。
【図１３】図１２に示したモードの遷移の際の、出力電圧と出力信号の時間変化を説明するための図である。
【図１４】本発明の一実施形態の、モード３におけるチャージ・ポンプ回路の動作状態を説明するための図である。
【図１５】本発明の一実施形態の、モード３におけるクロック信号と、チャージ・ポンプ回路に入力されるスイッチ制御信号とを示した図である。
【図１６】既存のチャージ・ポンプ回路を示した図である。
【発明を実施するための形態】
【００１６】
以下、図を参照して本発明の一実施形態のチャージ・ポンプ回路、このチャージ・ポンプを適用した半導体集積回路を説明する。本実施形態では、チャージ・ポンプ回路を、被駆動回路であるアンプ回路に適用し、このアンプ回路によって入力信号を増幅して負荷に供給する負荷駆動システムを構成するものとして説明する。なお、本実施形態のチャージ・ポンプ回路、このチャージ・ポンプ回路を含む負荷駆動システムは、半導体集積回路として構成される。
【００１７】
（回路構成）
図１は、本実施形態のチャージ・ポンプ回路を含む負荷駆動システム１を説明するためのブロック図である。負荷駆動システム１は、図１に示すように、クロック発生回路２、スイッチ制御回路３、チャージ・ポンプ回路４、アンプ回路５、モード検出回路７、負電圧検出回路９を含んで構成される。負荷６は、被駆動回路５から出力される出力信号が供給される機器である。
チャージ・ポンプ回路４は、キャパシタとスイッチング素子とを用いたチャージ・ポンプ方式によって、正の出力電圧ＶCCと負の出力電圧ＶEEを正の入力電圧ＶDDから生成する機能を有している。このようなチャージ・ポンプ回路４の詳細については後述するものとする。
【００１８】
なお、本明細書では、「正の出力電源」の語句が、極性が正の出力電圧を出力する電源を指すものとし、この電源から出力される電圧を「正の出力電圧」とする。また、「負の出力電源」の語句が、極性が負の出力電圧を出力する電源を指すものとし、この電源から出力される電圧を「負の出力電圧」とする。また、「正の出力電圧」の電圧値を「ＶCC」とも記し、「負の出力電圧」の電圧値を「ＶEE」とも記す。また、入力電圧を供給する電源を「入力電源」と記し、この電源から入力される電圧を入力電圧、入力電圧の値を「ＶDD」とも記す。
【００１９】
また、本明細書では、電圧値ＶCCの出力電圧を出力する電源を図中に「ＶCC」の符号で示し、電圧値ＶEEの出力電圧を出力する電源を図中に「ＶEE」の符号で示し、電圧値ＶDDの入力電圧を供給する電源を図中に「ＶDD」の符号で示す。また、本明細書において、チャージ・ポンプに出力電圧を出力させることと、チャージ・ポンプに出力電源を発生させることとは、同様の意味を持つ。さらに、実施形態の記載中、適宜「正の出力電圧」、「負の出力電圧」を、単に「出力電圧」とも記す。
【００２０】
上記した構成のうち、クロック発生回路２は、水晶振動子、セラミック振動子などの振動子を備え、チャージ・ポンプ回路４の有するスイッチング素子のオン、オフを制御する４種類のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を発生する機能を有している。なお、ＣＬＫ１〜ＣＬＫ４は、同じ周期及び同じ振幅の信号であり、ＣＬＫ１から順次ｈｉｇｈとなる。このとき、他の３つの信号は、ｌｏｗとなっている。
【００２１】
スイッチ制御回路３は、クロック信号ＣＬＫ１〜ＣＬＫ４に基づいてスイッチ制御信号ＳＷ１〜ＳＷ１１を生成し、チャージ・ポンプ回路４に出力する。スイッチ制御信号ＳＷ１〜ＳＷ１１は、チャージ・ポンプ回路４に設けられた複数のスイッチング素子をそれぞれ制御する信号である。また、スイッチ制御回路３には、後述するモード判定信号Ｍが入力される。スイッチ制御回路３は、クロック信号ＣＬＫ１〜ＣＬＫ４とモード判定信号Ｍに基づいて、スイッチのオン、オフを制御するスイッチ制御信号ＳＷ１〜ＳＷ１１をチャージ・ポンプ回路４に供給する。
【００２２】
チャージ・ポンプ回路４は、スイッチの切替えによって出力電圧ＶCC、ＶEEを出力し、出力された出力電圧ＶCC、ＶEEはアンプ回路５に供給される。アンプ回路５は、供給された出力電圧ＶCC、ＶEEと、入力信号ＳIN及びレベル調整電圧Ｖrから出力信号ＳOUTを出力する。出力信号ＳOUTが出力される端子は負荷６に出力される。
また、チャージ・ポンプ回路４は、３つのモードのスイッチング方式によって動作することが可能である。モード検出回路７は、チャージ・ポンプ回路４が動作すべきモードを検出する。このため、モード検出回路７は、出力信号ＳOUT、出力電圧ＶCC、ＶEEを入力し、出力信号ＳOUT、出力電圧ＶCC、ＶEEに基づいてモード判定信号Ｍを生成する。モード判定信号Ｍは、スイッチ制御回路３に入力され、スイッチ制御回路３は、モード判定信号Ｍにしたがってスイッチ制御信号ＳＷ１〜ＳＷ１１を生成する。
【００２３】
モード判定信号Ｍがローレベル（以下、ｌｏｗと記す）のとき、チャージ・ポンプ回路４はモード１で動作する。このとき、出力電圧ＶCC、ＶEEの絶対値は入力電圧ＶDDの略半分に等しい。モード判定信号がハイレベル（以下、ｈｉｇｈと記す）のとき、チャージ・ポンプ回路４は、モード２で動作する。このとき出力される出力電圧ＶCC、ＶEEの絶対値は、入力電圧ＶDDに略等しい。
【００２４】
ただし、本実施形態は、モード１において、出力電圧ＶCC、ＶEEの絶対値が入力電圧ＶDDの略半分に等しくなる構成に限定されるものではなく、モード１において、出力電圧ＶCC、ＶEEの絶対値がモード２における出力電圧ＶCC、ＶEEの絶対値、あるいは入力電圧ＶDDの絶対値よりも小さくなればよい。
負電圧検出回路９は、負の出力電圧ＶEEを検出してある参照電圧ＶEEｔと比較し、負電圧判定信号をスイッチ制御回路３に出力する。この負電圧判定信号は、ＶEEよりもＶEEｔが低い場合はｌｏｗ、ＶEEよりもＶEEｔが高い場合はｈｉｇｈとなる。そして、モード２による動作中にモード判定信号Ｍがｌｏｗになった場合、チャージ・ポンプ回路４は、モード３で動作する。
【００２５】
アンプ回路５は、ＯＰアンプ（operational amplifier）を含んで構成される反転増幅回路であって、反転入力端子（図中に「−」の記号を付して示す）に入力された入力信号ＳINと、非反転入力端子（図中に「＋」の記号を付して示す）に入力されたオフセット電圧のレベル調整電圧Ｖrとの差分の信号を反転増幅した出力信号ＳOUTを出力する機能を有している。
【００２６】
負荷６は、アンプ回路５から出力される出力信号ＳOUTによって駆動される被駆動回路である。負荷６としては、例えばスピーカやヘッドホン等が該当する。このとき、入力信号ＳINは音声入力信号である。また、負荷６には、スピーカやヘッドホン等を駆動するバッファ回路等も該当する。
図２は、図１に示したチャージ・ポンプ回路４の構成をより詳細に示した回路図である。図２に示したチャージ・ポンプ回路４は、キャパシタ２０１ａ〜２０１ｃと、スイッチング素子２０２ａ〜２０２ｋとを含んで構成される。また、図２中にＶDDを付して示した端子は入力電圧ＶDDと接続されている端子である。ＶCCを付して示した端子は正の出力電圧ＶCCと接続されている端子であり、ＶEEを付して示した端子は負の出力電圧ＶEEと接続されている端子である。
【００２７】
本実施形態では、入力電源と接続されている端子を端子ＶDD、正の出力電圧を出力する端子を端子ＶCC、負の出力電圧を出力する端子を端子ＶEEとして以降の説明をする。また、端子ＶDDと「接続されている」とは、入力電圧ＶDDと電気的に接続されていることを意味し、端子ＶCCと「接続されている」とは、出力電圧ＶCCと電気的に接続されていることを意味する。さらに、端子ＶEEと「接続されている」とは、出力電圧ＶEEと電気的に接続されていることを意味している。
【００２８】
本実施形態では、スイッチング素子２０２ｄ〜２０２ｉをＮチャンネル型のＭＯＳトランジスタによって構成しているが、本実施形態はＮチャンネル型のＭＯＳトランジスタによってスイッチング素子２０２ｄ〜２０２ｉを構成することに限定されるものでなく、Ｐチャンネル型のＭＯＳトランジスタを使ってスイッチング素子２０２ｄ〜２０２ｉを構成することも可能である。
【００２９】
また、本実施形態では、スイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋをＰチャンネル型のＭＯＳトランジスタによって構成している。しかし、本実施形態はＰチャンネル型のＭＯＳトランジスタによってスイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋを構成することに限定されるものでなく、Ｎチャンネル型のＭＯＳトランジスタを使ってスイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋを構成することも可能である。
【００３０】
キャパシタ２０１ａの正極側の端子はスイッチング素子２０２ａ、スイッチング素子２０２ｅのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ａのソース端子は端子ＶDDに接続され、スイッチング素子２０２ｅのソース端子はグランドＧＮＤに電気的に接続されている。
また、キャパシタ２０１ａの負極側の端子は、スイッチング素子２０２ｂのソース端子とスイッチング素子２０２ｆ及びスイッチング素子２０２ｉのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ｂのドレイン端子は端子ＶCCに接続されている。スイッチング素子２０２ｆのソース端子は端子ＶEEに接続され、スイッチング素子２０２ｉのソース端子はグランドＧＮＤに電気的に接続されている。
【００３１】
キャパシタ２０１ｂの正極側の端子は、スイッチング素子２０２ｃ、２０２ｇ、２０２ｊのドレイン端子にそれぞれ電気的に接続されている。スイッチング素子２０２ｃのソース端子は端子ＶCCに接続され、スイッチング素子２０２ｇのソース端子はグランドＧＮＤに電気的に接続され、スイッチング素子２０２ｊのソース端子は端子ＶDDに接続されている。
【００３２】
キャパシタ２０１ｂの負極側の端子は、スイッチング素子２０２ｄ、２０２ｈのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ｄのソース端子はグランドＧＮＤに電気的に接続され、スイッチング素子２０２ｈのソース端子は端子ＶEEに接続されている。
キャパシタ２０１ｃの正極側の端子は、グランドＧＮＤに電気的に接続され、負極側の端子は、端子ＶEEに接続されている。スイッチング素子２０２ｋのソース端子は端子ＶDDに接続され、そのドレイン端子は端子ＶCCに接続されている。なお、グランドＧＮＤの電位はグランド電位（０[Ｖ]）に保たれている。
【００３３】
図３（ａ）は、図１に示したモード検出回路７の構成をより具体的に説明するための図である。モード検出回路７は、減算回路７０１ａ、７０１ｂ、コンパレータ回路７０２ａ、７０２ｂ、ＯＲ回路７０３を備えている。そして、減算回路７０１ａで正の出力電圧ＶCCとアンプ回路５の出力信号ＳOUTの差分電圧を検出する。また、減算回路７０１ｂで出力信号ＳOUTと負の出力電圧ＶEEの差分電圧を検出する。さらに、コンパレータ回路７０２ａ、７０２ｂを用いてそれぞれの差分電圧を予め設定されている参照電圧と比較する。
【００３４】
ＯＲ回路７０３は、コンパレータ回路７０２ａ、７０２ｂによって検出された２つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を下回ったときにモード判定信号Ｍをｌｏｗからｈｉｇｈに切り替える。モード検出回路７における負の出力電圧ＶEE、正の出力電圧ＶCCとアンプ回路５からの出力信号ＳOUTとの関係を、図３（ｂ）に示す。図３（ｂ）に示した例では、負の出力電圧ＶEE、正の出力電圧ＶCCと出力信号ＳOUTの差分電圧を参照電圧と比較しているが、出力信号ＳOUTの電圧を直接参照電圧と比較することも可能である。
【００３５】
図４（ａ）は、出力信号ＳOUTの電圧を直接参照電圧と比較する場合のモード検出回路７の構成をより具体的に示す図である。図４（ａ）に示したモード検出回路７は、減算回路８０１ａ、８０１ｂ、コンパレータ回路８０２ａ、８０２ｂ、ＯＲ回路８０３を備えている。そして、減算回路８０１ａでグランド電圧ＧＮＤとアンプ回路５の出力信号ＳOUTの差分電圧を検出する。また、減算回路８０１ｂで出力信号ＳOUTとグランド電圧ＧＮＤの差分電圧を検出する。さらに、コンパレータ回路８０２ａ、８０２ｂを用いてそれぞれの差分電圧を予め設定されている参照電圧と比較する。
【００３６】
ＯＲ回路８０３は、コンパレータ回路８０２ａ、８０２ｂによって検出された２つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を上回ったときにモード判定信号Ｍをｌｏｗからｈｉｇｈに切り替える。モード検出回路７におけるグランド電圧ＧＮＤとアンプ回路５からの出力信号ＳOUTとの関係を、図４（ｂ）に示す。
以上説明した負荷駆動システム１では、モード検出回路７が、正の出力電圧ＶCC、負の出力電圧ＶEE、出力信号ＳOUTを検出し、出力信号ＳOUTの振幅が小さく、モード１で問題なく動作可能な範囲ではチャージ・ポンプ回路４をモード１で動作させる。一方、出力信号ＳOUTの振幅が大きく、モード１で動作させると出力信号ＳOUTがクリップする等の不具合が生じる範囲ではチャージ・ポンプ回路４をモード２で動作させる。
【００３７】
このような動作により、本実施形態のチャージ・ポンプ回路４は、出力信号ＳOUTの状態に応じてモード１とモード２とを自動で切り替えることができる。このことから、チャージ・ポンプ回路４で発生する正の出力電圧ＶCC及び負の出力電圧ＶEEは、出力信号ＳOUTを問題なく出力できるように、図５のように適時変化するようになる。
図６は、出力信号ＳOUTの大きさと負荷駆動システムが消費する電流ＩDDとの関係を、上記したモード１、モード２とで比較して示す図である。被駆動回路（アンプ回路５）は、モード１ではＶDDの電圧幅で動作するのに対し、モード２では２ＶDDの電圧幅で動作する。このため、モード１ではモード２での消費電流の半分しか消費しないことになる。これは、モード１ではＶDD×Iの入力電力を１／２ＶDD×２Ｉの電力に変換することで、入力電流Ｉから２Ｉの出力電流を引き出せることによって説明される。
【００３８】
つまり、モード１は、負荷駆動システムの消費電力をモード２に対して半減することが可能となる。このため、本実施形態では、モード１で問題なく動作可能な範囲では、できるだけモード１で動作させることにより、負荷駆動システムの消費電力を削減することが可能となる。
図７（ａ）は、図１に示した負電圧検出回路９の構成をより具体的に説明するための図である。負電圧検出回路９は、コンパレータ回路１６０１を備えており、負の出力電圧ＶEEを予め設定されている参照電圧ＶEEｔと比較する。負電圧検出回路９におけるグランド電圧ＧＮＤ、負の出力電圧ＶEE、参照電圧ＶEEｔ間の関係を、図７（ｂ）に示す。図７（ｂ）に示した例では、出力電圧ＶEEが時間と共に上昇しているが、出力電圧ＶEEが参照電圧ＶEEｔを越えると、負電圧検出回路９の出力である負電圧判定信号がｌｏｗとなる。負電圧判定信号ｌｏｗの出力により、チャージ・ポンプ回路４は、モード１に遷移する。
また、チャージ・ポンプ回路４は、モード３での動作中、負の出力電圧ＶEEよりも参照電圧ＶEEｔが低くなる前に出力信号ＳOUTの振幅が大きくなってモード判定信号Ｍがｈｉｇｈになった場合、再びモード２に遷移する。
【００３９】
（動作）
次に、本実施形態のチャージ・ポンプ回路４の動作を、モード１と、モード２と、モード３とに分けて説明する。
・モード１
図８−１、８−２は、モード１におけるチャージ・ポンプ回路４の動作状態を説明するための図である。図９は、モード１におけるクロック信号ＣＬＫ１〜４と、チャージ・ポンプ回路に入力されるスイッチ制御信号ＳＷ１〜ＳＷ１１とを示した図である。ＳＷ１〜ＳＷ１１はそれぞれスイッチング素子２０２ａ〜２０２ｋの制御信号に対応しており、ｈｉｇｈのときにスイッチがＯＮを、ＬｏｗのときにスイッチがＯＦＦしていることを表す。図示したように、クロック信号ＣＬＫ１〜４は全て位相が異なるパルス信号である。
【００４０】
スイッチ制御信号ＳＷ１〜ＳＷ８のうち、スイッチ制御信号ＳＷ１、ＳＷ２は同相のパルス信号であり、スイッチ制御信号ＳＷ３、ＳＷ４は同相のパルス信号である。また、スイッチ制御信号ＳＷ５、ＳＷ６は同相のパルス信号であり、スイッチ制御信号ＳＷ７、ＳＷ８は同相のパルス信号である。さらに、スイッチ制御信号ＳＷ１、ＳＷ２とスイッチ制御信号ＳＷ５、ＳＷ６は差動対をなし、スイッチ制御信号ＳＷ３、ＳＷ４とスイッチ制御信号ＳＷ７、ＳＷ８は差動対をなす。スイッチ制御信号ＳＷ９、ＳＷ１０、ＳＷ１１は常に一定の値を有する信号であり、全て常にｌｏｗである。
【００４１】
図８−１（ａ）は、クロックＣＬＫ１がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図であり、図８−１（ｂ）は、クロックＣＬＫ２がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図である。図８−２（ｃ）は、クロックＣＬＫ３がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図であり、図８−２（ｄ）は、クロックＣＬＫ４がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図である。ただし、図８−１、８−２では、スイッチング素子を構成するＭＯＳトランジスタの極性は図３において説明したとおりである。
【００４２】
図示したように、クロック発生回路２から出力されるクロック信号ＣＬＫ１がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ａ〜２０２ｄがオンされ、スイッチング素子２０２ｅ〜２０２ｋがオフされる。このとき、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｂ−スイッチング素子２０２ｃ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成されて、直列に接続されたキャパシタ２０１ａ、２０１ｂが充電される。
【００４３】
また、クロック信号ＣＬＫ２がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ｃ〜２０２ｆがオンされ、スイッチング素子２０２ａ、２０２ｂ、２０２ｇ〜２０２ｋがオフされる。このとき、ＧＮＤ−スイッチング素子２０２ｅ−キャパシタ２０１ａ−スイッチング素子２０２ｆ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成され、キャパシタ２０１ａに蓄積された電荷がキャパシタ２０１ｃへと転送される。このとき、出力電圧ＶCCの電圧はキャパシタ２０１ｂによって保持される。
【００４４】
クロック信号ＣＬＫ３がｈｉｇｈのとき、チャージ・ポンプ回路４においては、スイッチング素子２０２ａ〜２０２ｄがオンされ、スイッチング素子２０２ｅ〜２０２ｋがオフされる。このとき、クロック信号ＣＬＫ１がｈｉｇｈの場合と同様に、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｂ−スイッチング素子２０２ｃ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成され、キャパシタ２０１ａ、２０１ｂが充電される。
【００４５】
クロック信号ＣＬＫ４がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ａ、２０２ｂ、２０２ｇ、２０２ｈがオンされ、スイッチング素子２０２ｃ〜２０２ｆ、スイッチング素子２０２ｉ〜２０２ｋがオフされる。このとき、ＧＮＤ−スイッチング素子２０２ｇ−キャパシタ２０１ｂ−スイッチング素子２０２ｈ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成され、キャパシタ２０１ｂに蓄積された電荷がキャパシタ２０１ｃへと転送される。このとき、出力電圧ＶCCの電圧はキャパシタ２０１ａによって保持される。
【００４６】
なお、以上の説明において、スイッチング素子２０２ｂ、２０２ｄ、２０２ｆ、２０２ｈ、２０２ｉは、負電圧領域でパスをオン、オフするために適切にレベルシフトされて用いられる。
上記した４状態の切り替えを、クロック信号ＣＬＫ１〜ＣＬＫ４の切り替えタイミングに応じて繰り返し、継続して行うことにより、本実施形態は、グランド端子ＧＮＤと端子ＶCCとの間に、入力電圧ＶDDと同じ極性であって、かつ値が入力電圧ＶDDの略半分の電圧と同じレベルの電圧を出力する電源を発生させることができる。また、グランド端子ＧＮＤと端子ＶEEとの間に、入力電圧ＶDDと極性が反対であって、かつ値が入力電圧ＶDDの略半分の電圧を出力する電源を発生させることができる。
【００４７】
・モード２
次に、本実施形態のチャージ・ポンプ回路で行われるモード２の動作を説明する。
図１０は、モード２におけるチャージ・ポンプ回路４の動作状態を説明するための図である。図１０（ａ）はクロック信号ＣＬＫ１またはクロック信号ＣＬＫ３がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示している。図１０（ｂ）はクロック信号ＣＬＫ２またはクロック信号ＣＬＫ４がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示している。図１０では、スイッチング素子を構成するＭＯＳトランジスタの極性は図３において説明したとおりである。
【００４８】
図１１は、モード２におけるクロック信号ＣＬＫ１〜ＣＬＫ４と、チャージ・ポンプ回路４に入力されるスイッチ制御信号ＳＷ１〜ＳＷ１１と、を示した図である。ＳＷ１〜ＳＷ１１はそれぞれスイッチング素子２０２ａ〜２０２ｋの制御信号に対応しており、ｈｉｇｈのときにスイッチがＯＮを、ｌｏｗのときにスイッチがＯＦＦしていることを表す。図１１に示したクロック信号ＣＬＫ１〜ＣＬＫ４は、図９に示したクロック信号ＣＬＫ１〜ＣＬＫ４と同じである。ただし、モード２では、スイッチ制御回路３がクロックＣＬＫ１〜ＣＬＫ４に基づいて出力するスイッチ制御信号ＳＷ１〜ＳＷ１１がモード１と相違する。
【００４９】
つまり、モード２のスイッチ制御信号ＳＷ１〜ＳＷ１１のうち、スイッチ制御信号ＳＷ４〜ＳＷ６、スイッチ制御信号ＳＷ１０は同位相の信号であり、スイッチ制御信号ＳＷ１、スイッチ制御信号７〜９は同位相の信号である。そして、スイッチ制御信号ＳＷ４〜ＳＷ６、ＳＷ１０と、スイッチ制御信号ＳＷ１、スイッチ制御信号ＳＷ７〜ＳＷ９とは差動対をなす。スイッチ制御信号ＳＷ２、ＳＷ３、ＳＷ１１は全て一定の値を有する信号であり、ＳＷ２とＳＷ３は常にｌｏｗ、ＳＷ１１は常にｈｉｇｈである。
【００５０】
このようなモード２では、クロック信号ＣＬＫ１またはＣＬＫ３がｈｉｇｈのとき、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉ、スイッチング素子２０２ｋがオンされ、スイッチング素子２０２ｂ〜２０２ｆ、スイッチング素子２０２ｊがオフされる。
また、クロック信号ＣＬＫ２またはＣＬＫ４がｈｉｇｈのとき、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊ、２０２ｋがオンされ、スイッチング素子２０２ａ〜２０２ｃ、２０２ｇ〜２０２ｉがオフされる。ただし、スイッチング素子２０２ｂ、２０２ｄ、２０２ｆ、２０２ｈ、２０２ｉは負電圧領域でパスをオン、オフするために適切にレベルシフトされて用いられる。
【００５１】
モード２のチャージ・ポンプ回路は、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉがオンのとき、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｉ−ＧＮＤのパスが構成される。このとき、キャパシタ２０１ａが充電される。
また、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉがオンのとき、ＧＮＤ−スイッチング素子２０２ｇ−キャパシタ２０１ｂ−スイッチング素子２０２ｈ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成される。このとき、キャパシタ２０１ｂに蓄積された電荷がキャパシタ２０１ｃへと転送される。
【００５２】
また、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊがオンのとき、端子ＶDD−スイッチング素子２０２ｊ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成されてキャパシタ２０１ｂが充電される。さらに、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊがオンのとき、ＧＮＤ−スイッチング素子２０２ｅ−キャパシタ２０１ａ−スイッチング素子２０２ｆ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成される。このとき、キャパシタ２０１ａに蓄積された電荷はキャパシタ２０１ｃへと転送される。
【００５３】
また、スイッチング素子２０２ｋは常にオンしており、端子ＶDD−スイッチング素子２０２ｋ−端子ＶCCのパスが構成され、端子ＶCCは端子ＶDDと略同電位となる。
モード２では、以上の２状態を、クロック信号ＣＬＫ１〜ＣＬＫ４の切り替えタイミングに応じて繰り返し、継続して行うことによってグランド端子ＧＮＤと端子ＶCCとの間に、入力電圧ＶDDと同じ極性であって、かつ値が入力電圧ＶDDと略同じレベルの電圧を出力する電源を発生させることができる。また、グランド端子ＧＮＤと端子ＶEEとの間に、入力電圧ＶDDと極性が反対であって、かつ値が入力電圧ＶDDと略同じレベルの電圧を出力する電源を発生させることができる。このとき、キャパシタ２０１ａとキャパシタ２０１ｂとが相補的に動作することで、本実施形態は、図１６に示した従来技術のチャージ・ポンプ回路に比べて電流供給能力が大きいチャージ・ポンプ回路４を提供することができる。
【００５４】
また、上記したモード１とモード２において各状態が順次繰り返されることにより、本実施形態のチャージ・ポンプ回路４には、出力電圧ＶCC、ＶEEが発生する。特にモード１における出力電圧ＶCC、ＶEEとモード２における出力電圧ＶEEは上昇と下降がバランスする電圧領域で微小な上下を繰り返す。しかし、発生した出力電圧ＶCC、ＶEEの微小な上下は、チャージ・ポンプ回路４が適切な容量値のキャパシタ２０１ａ〜２０１ｃを備えることによって吸収することができる。
【００５５】
なお、キャパシタ２０１ａ〜２０１ｃの適切な容量値はチャージ・ポンプ回路４によって駆動される負荷６の大きさ等に依存して決まり、一般に、０．０１[μＦ]〜１００[μＦ]、好ましくは０．１[μＦ]〜１０[μＦ]、より好ましくは略１[μＦ]となる。
図１に示したアンプ回路５は、チャージ・ポンプ回路４で生成されると共に供給される正の出力電圧ＶCCと負の出力電圧ＶEEとによって駆動される。駆動により、アンプ回路５は、入力信号ＳINを、レベル調整電圧Ｖrを中心に反転増幅し、グランド電圧（０[Ｖ]）中心の出力信号ＳOUTを出力する。この構成によって、出力信号ＳOUTをグランド電圧の上下の電圧範囲にわたって出力し、負荷６を十分に駆動できるものとなる。
【００５６】
・モード３
上記したように、負荷駆動システムをモード１とモード２だけで動作させると、モード２からモード１へ遷移した直後、正の出力電圧ＶCCが低くなり、被駆動回路が正常に動作しない場合がある。さらに、モード２からモード１へ遷移した直後、入力電圧ＶDD側に向かって電流が逆流する場合がある。これは、モード１ではキャパシタ２０１ａ〜２０１ｃの各電圧が入力電圧ＶDDの略半分になるが、モード２ではキャパシタ２０１ａ〜２０１ｃの各電圧が入力電圧ＶDDと略等しくなるために起こる現象である。
【００５７】
例えば、モード２からモード１へ遷移した直後に、キャパシタ２０１ａ〜２０１ｃの各電圧が入力電圧ＶDDと略等しいままモード１の動作をさせたとする。この場合、図８−２（ｄ）に示したように、クロックＣＬＫ４がｈｉｇｈのとき、正の出力電圧ＶCCは略０Ｖとなり、被駆動回路の正の電源電圧が確保できず、正常な動作ができない恐れがある。
また、図８−１（ａ）と図８−２（ｃ）に示すように、クロックＣＬＫ１またはクロックＣＬＫ３がｈｉｇｈのとき、キャパシタ２０１ａとキャパシタ２０１ｂが入力電圧ＶDDとグランドＧＮＤ間に直列に接続されることで、２つのキャパシタの合計電圧は入力電圧ＶDDの２倍と略等しい値になる。このとき、合計電圧が入力電圧ＶDDを越えることから、入力電圧ＶDDに電流の逆流が起こる恐れがある。
【００５８】
一般的に、入力電圧ＶDDを生成する電源回路（ＤＣ／ＤＣコンバータなど）は、電流を外部に供給するように設計されているため、電流を引き込むことには適していない。このため、出力電圧を供給する回路は、大きい電流を引き込む場合に異常発熱して破損する可能性がある。このような現象は、モード２からモード１への遷移においてのみ懸念され、モード１からモード２への遷移においては問題となることはない。
【００５９】
モード３は、上記した懸念点を防ぐため、モード２からモード１へ遷移する場合の中間のモードとなる。モード３では、図３に示したキャパシタ２０１ａ〜２０１ｃを放電させることで、各キャパシタの電圧を、入力電圧ＶDDと略等しい状態から減少させることができる。また、モード３では、各キャパシタの電圧が入力電圧ＶDDの半分と略等しい状態になったことを検知した後にモード１に遷移させることで、チャージ・ポンプ回路４を正常にモード１で動作させることができ、上記のような懸念点を防ぐことが可能となる。
【００６０】
図１２（ａ）、（ｂ）は、モード３における負荷駆動システムの動作を説明するための図である。図１２（ａ）は、モード１、モード２、モード３の遷移状態を説明するための図である。図１２（ｂ）は、モード判定信号Ｍと負電圧判定信号の関係を示した表である。図１２（ｂ）に示した表から分かるように、モード判定信号Ｍがｈｉｇｈのときは、負電圧判定信号によらず負荷駆動システムの動作モードはモード２となる。モード判定信号Ｍがｌｏｗであって、かつ、負電圧判定信号がｌｏｗのときに負荷駆動システムの動作モードがモード１となり、モード判定信号Ｍがｌｏｗであって、かつ、負電圧判定信号がｈｉｇｈのとき、動作モードがモード３となる。
【００６１】
モード１からモード２への遷移は、図１２（ａ）に示した遷移ａのみによって起こるが、モード２からモード１への遷移は、遷移ｃと遷移ｄの二段階によって起こる。このため、モード２からモード１への遷移は、モード３を経由して起こることになる。つまり、モード２において、出力信号ＳOUTの振幅が小さくなってモード判定信号Ｍがｈｉｇｈからｌｏｗになると、図１２（ａ）の遷移ｃのように、チャージ・ポンプ回路４は、中間のモードとしてモード３に遷移する。その後、負の出力電圧ＶEEが参照電圧ＶEEｔよりも高くなって負電圧判定信号がｈｉｇｈからｌｏｗになると、遷移ｄのように、モード１に遷移する。
【００６２】
モード２からモード３に遷移する直前のモード２において、チャージ・ポンプ回路４は、クロック信号ＣＬＫ１〜ＣＬＫ４のうちのどのクロック信号によって生じる状態でも、問題なく動作することができる。また、モード３からモード１に遷移した直後のモード１において、チャージ・ポンプ回路４は、クロック信号ＣＬＫ１〜ＣＬＫ４のうちのどのクロック信号によって生じる状態でも、問題なく動作することができる。
【００６３】
図１３は、図１２に示したモードの遷移の際の、正の出力電圧ＶCC、負の出力電圧ＶEE、出力信号ＳOUTの時間変化を説明するための図である。図１３から明らかなように、モード３における正の出力電圧ＶCCは入力電圧ＶDDと略同じであるが、出力電圧ＶEEは時間の経過と共に上昇する。これは、被駆動回路から負電源側に流れ込む電流によるものであり、この電流の大きさによって出力電圧ＶEEが上昇するスピードは変化する。つまり、負電源側に流れ込む電流が大きければ出力電圧ＶEEの上昇は速くなり、負電源側に流れ込む電流が小さければ出力電圧ＶEEの上昇は遅くなる。
【００６４】
図１４は、モード３におけるチャージ・ポンプ回路４の動作状態を説明するための図である。図１４は、スイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示している。図１４中に示したスイッチング素子を構成するＭＯＳトランジスタの極性は、図２において説明したとおりである。モード３では、図１４から明らかなように、キャパシタ２０１ａとキャパシタ２０１ｃとが並列になっていて、キャパシタ２０１ｂとキャパシタ２０１ｃとが並列になっている。
【００６５】
図１５は、モード３におけるクロック信号ＣＬＫ１〜４と、チャージ・ポンプ回路に入力されるスイッチ制御信号ＳＷ１〜ＳＷ１１とを示した図である。ＳＷ１〜ＳＷ１１は、それぞれスイッチング素子２０２ａ〜２０２ｋの制御信号に対応しており、ｈｉｇｈのときにスイッチがＯＮを、ｌｏｗのときにスイッチがＯＦＦしていることを表す。
図１５に示したクロック信号ＣＬＫ１〜ＣＬＫ４は、図９に示したクロック信号ＣＬＫ１〜ＣＬＫ４と同じである。ただし、モード３では、スイッチ制御回路３がクロック信号ＣＬＫ１〜ＣＬＫ４に基づいて出力するスイッチ制御信号ＳＷ１〜ＳＷ１１がクロック信号ＣＬＫ１〜４には依存せず固定である。このような点で、モード３は、モード１、モード２と相違する。つまり、モード３において、スイッチ制御信号ＳＷ１〜ＳＷ１１は、全て一定の値を有する信号である。具体的には、ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ９、ＳＷ１０は常にｌｏｗ、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８、ＳＷ１１は常にｈｉｇｈである。
【００６６】
このようなモード３では、クロック信号ＣＬＫ１〜ＣＬＫ４によらず、スイッチング素子２０２ｅ〜２０２ｈ、スイッチング素子２０２ｋがオンされ、スイッチング素子２０２ａ〜２０２ｄ、スイッチング素子２０２ｉ〜２０２ｊがオフされる。ただし、スイッチング素子２０２ｂ、２０２ｄ、２０２ｆ、２０２ｈ、２０２ｉは負電圧領域でパスをオン、オフするために適切にレベルシフトされて用いられる。
【００６７】
モード３では、チャージ・ポンプ回路のスイッチング素子２０２ｅ〜２０２ｈが常にオンすることから、ＧＮＤ−スイッチング素子２０２ｅ−キャパシタ２０１ａ−スイッチング素子２０２ｆ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成されると同時に、ＧＮＤ−スイッチング素子２０２ｇ−キャパシタ２０１ｂ−スイッチング素子２０２ｈ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成される。このとき、キャパシタ２０１ａに蓄積された電荷がキャパシタ２０１ｃへと転送されると同時に、キャパシタ２０１ｂに蓄積された電荷がキャパシタ２０１ｃへと転送され、キャパシタ２０１ａ〜２０１ｃの電圧は略等しくなる。
【００６８】
また、スイッチング素子２０２ｋは常にオンしており、端子ＶDD−スイッチング素子２０２ｋ−端子ＶCCのパスが構成され、端子ＶCCは端子ＶDDと略同電位となる。
モード３では、以上の状態を、クロック信号ＣＬＫ１〜ＣＬＫ４によらず維持することによってグランド端子ＧＮＤと端子ＶCCとの間に、入力電圧ＶDDと同じ極性であって、かつ値が入力電圧ＶDDと略同じレベルの電圧を出力する電源を発生させることができる。また、グランド端子ＧＮＤと端子ＶEEとの間に、入力電圧ＶDDと極性が反対であって、かつ値が入力電圧ＶDDと略同じレベルの電圧を出力する電源を発生させることができる。
【００６９】
このとき、被駆動回路からの電流が負の出力電圧ＶEEを供給する電源に流れ込むことによって、各キャパシタの電圧は時間の経過と共に減少し、負の出力電圧ＶEEが上昇する。負の出力電圧ＶEEの絶対値で考えると、時間の経過と共に負の出力電圧ＶEEの絶対値が入力電圧ＶDDと略等しい状態から減少する方向に変化する。このとき、負電圧検出回路を用いて、負の出力電圧ＶEEがある参照電圧ＶEEｔを越えるのを検知することで、参照電圧ＶEEｔを越えたところでモード１に遷移させることができる。この参照電圧は、−１／２ＶDDにすることが好ましいが、他の電圧でも問題なく動作させることができる。
【００７０】
また、モード３において、再びモード２に遷移したとき、遷移した直後のモード２の状態は、クロック信号ＣＬＫ１〜ＣＬＫ４のうちのどの状態でも問題なく動作することができる。
また、上記実施形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
【００７１】
また、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【産業上の利用可能性】
【００７２】
本発明は、被駆動回路を駆動して負荷に電力を供給するチャージ・ポンプ回路であって、消費電力の削減が望まれる構成に係るものであれば、どのようなチャージ・ポンプ回路及び、それを駆動するための半導体集積回路にも適用することができる。
【符号の説明】
【００７３】
１  負荷駆動システム
２  クロック発生回路
３  スイッチ制御回路
４  チャージ・ポンプ回路
５  アンプ回路
６  負荷
７  モード検出回路
９  負電圧検出回路
１７１〜１７４  スイッチング素子
２０１ａ〜２０１ｃ  キャパシタ
２０２ａ〜２０２ｋ  スイッチング素子
７０１ａ、７０１ｂ、８０１ａ、８０１ｂ  減算回路
７０２ａ，７０２ｂ, ８０２ａ，８０２ｂ, １６０１  コンパレータ回路
７０３，８０３  ＯＲ回路
【図１】
0005851847.tif 000002
【図２】
0005851847.tif 000003
【図３】
0005851847.tif 000004
【図４】
0005851847.tif 000005
【図５】
0005851847.tif 000006
【図６】
0005851847.tif 000007
【図７】
0005851847.tif 000008
【図８−１】
0005851847.tif 000009
【図８−２】
0005851847.tif 000010
【図９】
0005851847.tif 000011
【図１０】
0005851847.tif 000012
【図１１】
0005851847.tif 000013
【図１２】
0005851847.tif 000014
【図１３】
0005851847.tif 000015
【図１４】
0005851847.tif 000016
【図１５】
0005851847.tif 000017
【図１６】
0005851847.tif 000018