(57)【特許請求の範囲】
【請求項１】
シリコンカーバイドから半導体構造体を製造する方法であって、
当該方法は、
・ポリシリコン層（１１）を、シリコンカーバイドから成る基板（１０）上に被着するステップと、
・当該ポリシリコン層（１１）をマスキングするステップであって、マスクは、トレンチ（１２）を形成するための少なくとも１つのウィンドウと、インプランテーション領域（１４）を形成するための少なくとも１つのウィンドウとを有しているステップと、
・ＤＲＩＥドライエッチングプロセスによって前記マスキングの構造を、前記ポリシリコン層（１１）内に移すステップであって、前記トレンチ（１２）とインプランテーション領域（１４）との間に、ポリシリコンから成るスペーサー（１３）を設けるステップと、
・前記マスキングを除去するステップと、
・シリコンカーバイドの酸化に必要な温度よりも低い温度で、積層された前記基板（１０）を熱酸化させるステップと、
・ＳｉＯ２ＨＴＯ層（２２）を析出するステップと、
・インプランテーション領域（１４）をインプランテーションするステップと、
・ドライエッチングプロセスによって、前記インプランテーション領域（１４）へのポリシリコン層（１１）の移行部で酸化物層（１９）を開けるステップと、
・クロロトリフルオリドまたはキセノンジフルオリドを用いた、プラズマレスエッチングプロセスによって、前記スペーサー（１３）を除去するステップと、
・前記基板およびポリシリコン層（１１）上の残余酸化物被覆部並びに完全な酸化物を除去するステップ
とを有している、
ことを特徴とする方法。
【請求項２】
前記残余酸化物被覆部並びに完全な酸化物を除去した後に、第２のインプランテーション面（２７）をインプランテーションする、請求項１記載の方法。
【請求項３】
前記残余酸化物被覆部並びに完全な酸化物を除去した後、かつ、前記第２のインプランテーション面（２７）のインプランテーションの前に、当該第２のインプランテーション面を再調整する、請求項１または２記載の方法。
【請求項４】
前記積層されている基板（１０）の前記熱酸化を、９００℃〜１０００℃の範囲の温度で行う、請求項１から３までのいずれか１項記載の方法。
【請求項５】
ＳｉＯ２ＨＴＯ層（２２）の析出をＬＰＣＶＤプロセスによって行う、請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記ポリシリコン層からトレンチリップル（１２）への移行部のエッジ（２１）での前記酸化物層（１９）の開放を、ＤＲＩＥプロセスによって行う、請求項１から５までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンカーバイドから半導体構造体を製造する方法並びに当該方法に即して製造された半導体に関する。
【背景技術】
【０００２】
シリコンカーバイド（ＳｉＣ）から半導体デバイスを製造する際、殊にトランジスタ、中でも特にＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）を製造する際に、インプラント領域の水平方向のコントロールに高い要求が課せられる。このチャネル長のコントロールは例えばＭＯＳＦＥＴの場合には、重要である。このようなチャネル長を再現可能にするために、従来技術では種々の方法が提案され、用いられてきた。
【０００３】
最も効果があり、チャネル長が短い場合に有利である、確立されたテクノロジーは、いわゆる「セルフアライメント」技術（自己調整プロセス）であり、その実現は基本的に、２つの異なる技術によって行われる。いわゆるスペーサー技術（またはPurdue技術とも称される）とエッチング技術である。
【０００４】
各技術は、１つの露光面だけを用い、露光公差の無い種々の領域の異なるインプランテーションを許可する、という点で共通している。すなわち２つの異なる露光の自己調整である。
【０００５】
スペーサー技術は、いわゆるスペーサーの位置付けによって、はじめのインプランテーションの後に、次のインプランテーションのための領域を所期のように小さくし、インプランテーション領域のエッチング技術では、マスキング層の所期の剥離によって次のインプランテーションのための領域を拡張する。この技術は例えばＷＯ９９／０７０１１号に記載されている。この技術ないしはこの方法の本質的な欠点は、マスキングのアンダーエッチングによって、分布幅が過度に大きく散乱してしまう、ひいてはＭＯＳＦＥＴの特別な用途では、チャネル長も過度に大きく散乱してしまう、ということである。これは、本願の図面に明確にあらわされている。
【０００６】
シリコン内にマイクロ構造体を製造するために、深堀り反応性イオンエッチング（deep reactive ion etching, DRIE）が知られている。これは、ウェハ表面に対して垂直にエッチングするドライエッチングプロセスである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ９９／０７０１１号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、正確、均一かつ再現可能な構造化を可能にする、シリコンカーバイドから半導体構造を製造する方法を提供することである。
【課題を解決するための手段】
【０００９】
上記の課題は、
・ポリシリコン層を、シリコンカーバイドから成る基板上に被着するステップと、
・当該ポリシリコン層をマスキングするステップであって、当該マスクは、トレンチを形成するための少なくとも１つのウィンドウと、インプランテーション領域を形成するための少なくとも１つのウィンドウとを有しているステップと、
・ＤＲＩＥドライエッチングプロセスによって前記マスキングの構造を、前記ポリシリコン層内に移すステップであって、前記トレンチとインプランテーション領域との間に、ポリシリコンから成るスペーサーを設けるステップと、
・前記マスキングを除去するステップと、
・シリコンカーバイドの酸化に必要な温度よりも低い温度で、前記積層された基板を熱酸化させるステップと、
・ＳＩＯ２ＨＴＯ層を析出するステップと、
・インプランテーション領域をインプランテーションするステップと、
・ドライエッチングプロセスによって、前記インプランテーション領域へのポリシリコン層の移行部で前記酸化物層を開けるステップと、
・クロロトリフルオリドまたはキセノンジフルオリドを用いた、プラズマレスエッチングプロセスによって、前記スペーサーを除去するステップと、
・前記基板およびポリシリコン層上の残余酸化物被覆部並びに完全な酸化物を除去するステップとを有している、ことを特徴とする方法によって解決される。
【図面の簡単な説明】
【００１０】
【図１】部分的にポリシリコン層が積層されている、シリコンカーバイドから成る基板の切断側面図
【図２】熱による酸化の後の、基板の切断側面図
【図３】基板のトレンチリップルの細部の切断側面図
【図４】ＨＴＯ層およびドーピングされたインプランテーション層を備えた、基板の切断断面図
【図５】基板のトレンチリップルの切断詳細図
【図６】酸化物層を部分的に間引くエッチングプロセス後の基板の切断断面図
【図７】ＣＩＦ３エッチングプロセス実施後の基板の切断断面図
【図８】全ての酸化物層を除去した後の基板の切断断面図
【図９】散乱酸化物層および第２のインプランテーション面を備えた基板の切断断面図
【図１０】本発明の方法によって製造された半導体構造体を備えた基板の切断断面図
【発明を実施するための形態】
【００１１】
本発明では、シリコンカーバイドから成る半導体構造体を製造する方法が開示される。この方法によって正確、均一かつ再現可能な構造化が可能になる。ここでインプランテーション領域は有利には、時間制御プロセスによって決まるのではなく、設計を確定することによって決まる。
【００１２】
本発明ではさらにこの方法に沿って製造された半導体が提供される。
【００１３】
特に有利には、個別トランジスタの並列接続時に均一性に非常に高い要求が課せられる場合に、本発明の方法が用いられる。垂直ＭＯＳＦＥＴ素子を構成するためのこの方法は有利である。ここでは、水平方向のチャネル領域が、ソース領域に亘ったベース領域の水平方向の重畳によって規定され、これはほぼ均一に、かつウェハ毎に再現可能に製造される。
【００１４】
シリコンカーバイドから成る半導体構造体の本発明の製造方法は、以下のステップを有している。ここでは、洗浄ステップおよび標準プロセスステップは省かれている、ないしはまとめられている。なぜなら、これらのステップは当業者によく知られているからである。
・ポリシリコン層を、シリコンカーバイド（ＳｉＣ）から成る基板ないしはウェハ上に被着するステップ
・ポリシリコン層をマスキングするステップ。ここでこのマスクは溝（トレンチ）を形成するための少なくとも１つのウィンドウと、インプランテーション領域を形成するための少なくとも１つのウィンドウとを有している。
・ＤＲＩＥドライエッチングプロセス（深掘り反応性イオンエッチング）によってマスキングの構造体をポリシリコン層内に移し、これによってトレンチとインプランテーション領域との間に、規定の分断領域（スペーサー）を生じさせるステップ。このスペーサーは、ドライエッチングプロセスによって生じ、インプランテーション領域の方を向いているトレンチリップル、すなわち特徴的な波形状の壁部構造を有している。インプランテーション領域は表面的には僅かにエッチングされ得る。なぜならこのプロセスは、シリコンからシリコンカーバイド（ＳｉＣ）への高い選択性を有しているからである。しかしこのエッチングによって形成された段はナノメートルの領域にある。
・マスキングを除去する、および場合によっては基板を洗浄するステップ
・ＳｉＣの酸化に必要な温度よりも低い温度で、積層された基板を熱酸化するステップ。有利にはこの温度は、酸素内で９００℃から１０００℃の範囲にある。ここでトレンチは封鎖され、構造化されたポリシリコン層が酸化物層によって覆われる。このステップで重要なのは、その他の場合には酸化は均一であるが、ポリシリコン層からトレンチリップルへの移行部のエッジでは、均一性が不十分な酸化物層が形成される、ということである。これに対して、封鎖されたトレンチは機能しない。なぜなら、これは完全に充填され、覆われているからである。シリコンカーバイドから成るインプランテーション領域は、積層されないままである。
・ポリシリコン層上の酸化物を強化するため、およびインプランテーションのための散乱酸化物として、ＳｉＯ２から成るＨＴＯ層（高温酸化物）を析出するステップ。有利にはこの析出は、ＬＰＣＶＤプロセス（低圧化学気相蒸着）によって行われるが、別のＣＶＤ技術も使用可能である。これは例えばＰＥＣＶＤ（プラズマ促進化学気相蒸着）、ＳＡＣＶＤ（準常圧化学気相蒸着）等である。ＨＴＯ層の利点は、良好な侵入性である。これによってエッジで過度に厚さが増すことが回避され、トレンチの角が同様に覆われる。トレンチリップルの幾何学的形状も、この層によって覆われる。しかし平坦な層と同じ程度ではない。
・所望のドーピングおよび必要なドーパントプロファイルに応じて、インプランテーション領域をインプランテーションするステップ。これによって、残りの基板とは異なり、インプランテーション領域内に、所望の新しい特性が生じる。
・トレンチリップルへのポリシリコン層の移行部のエッジで、ドライエッチングプロセスによって、有利にはＤＲＩＥプロセスによって、酸化物層を開けるステップ。平坦な面では均一なエッチングレートが得られるが、エッジでは高いエッチングレートが生じる。このため、および上述したエッジでの薄い酸化物厚さのために、エッチングによって、早く薄化し、酸化物内ですき間が形成される。このプロセスは、スペーサーまでの通路が形成されると停止される。択一的に、トレンチリップルの脚部に割れ目を形成することによって、スペーサーへの通路を形成するプロセスを入れることもできる。別の領域では、シリコンを保護するための十分な厚さの酸化物層が残る。
・クロロトリフルオリドまたはキセノンジフルオリドを用いた、プラズマレスエッチングプロセスによってスペーサーを除去するステップ。このエッチングは、事前に形成された、スペーサーへの通路を介して行われ、スペーサーのポリシリコンを完全に除去する。エッチング作用は、酸化物によって完全に保護されているトレンチおよび、完全に平らで、酸化物によって保護されているポリシリコン面では行われないので、選択的にスペーサーだけが除去される。不完全にのみ開放されており、周囲がぐるりと開放されていないトレンチリップルも、問題にはならない。なぜなら、ＣＩＦ３−エッチングガスの毛細管作用によって、広いアンダーエッチング幅が実現可能だからである。酸化物被覆部の崩壊も問題では無い。有利には、エッチングガスに曝されている、基板の表面も、粗面性および格子欠陥に関して、ポリシリコンスペーサーの除去と同時に改善される。犠牲層（Ｓｉ）およびパッシべーション部（ＳｉＯ２）に対する、有利に使用されているエッチングガス（ＣＩＦ３）の高い選択性によって、エッチングストップが得られるのは有利である。これは、大きいプロセス許容公差を許し、同時に設計において決まる、狭い許容公差を可能にする。
・残余酸化物被覆部並びに完全な酸化物を除去するステップ。これは有利には、フッ酸を含有したエッチング溶剤による等方性のウエットエッチングによって行われる。完全な酸化物を除去した後、次のインプランテーション面を制限する、事前に、酸化物によって保護されたトレンチのエッジが得られる。
・次のインプランテーション面をインプランテーションするステップ。
【００１５】
上述した本発明の一連のステップによって、１つのマスク面によって、２つのインプランテーション領域を自己調整する方法が得られる。
【００１６】
既知のテクノロジーに対する本発明の方法の利点は、ストップ層（酸化物被覆部）によるプロセスを使用することによって、時間制御されるエッチングプロセスを省くことができること、およびＦＥＴ素子を使用する場合に、非常に高い精度で、長いチャネル長も短いチャネル長も実現可能であることである。有利には極めて短いチャネル長も実現される。ここでこれは、マスキング時の解像度限界によって決まる。
【００１７】
有利な実施形態では、これは、コントロールされたドライ酸化プロセスによって、サブマイクロメーター領域まで再調整される。従って、本発明の半導体では公差は非常に小さくなる。なぜなら、場合によって生じる設備による公差変動を、必要な時には後から調整することができるからである。
【００１８】
本発明の有利な発展形態は従属請求項および明細書に記載されている。
【００１９】
本発明の実施例を図面および以下の明細書に基づいてより詳細に説明する。
【実施例】
【００２０】
図１には、シリコンカーバイド（ＳｉＣ）から成る基板１０が示されている。この基板によって例えば、５００ｎｍのチャネル長を備えたＭＯＳＦＥＴが実現される。基板１０には、構造化されたポリシリコン層１１が設けられている。このポリシリコン層１１は、所定の、トレンチ１２によって分けられた領域を有している。ここでこの領域は、スペーサー１３として示されている。このスペーサー１３は、基板１０のインプランテーション領域１４と隣接している。ここでこのインプランテーション領域は、積層されていない。ＤＲＩＥトレンチプロセス（深堀り反応性イオンエッチング）によるプロセス実施によって、インプランテーション領域１４の方を向いている、スペーサー１３のエッジに、トレンチリップル１５が生じる。このスペーサーは、層厚およびプロセスに応じて、複数のトレンチリップルを有することもある。インプランテーション領域１４の表面は僅かにエッチングされ得る。なぜなら、ＤＲＩＥトレンチプロセスは、シリコンからシリコンカーバイド（ＳｉＣ）への高い選択性を有しているからである。エッチングによって形成された段は、ナノメートル領域にある。５００ｎｍのチャネル長を備えたＭＯＳＦＥＴを実現する場合の寸法例を、図面ないしは以降の説明に記す。５００ｎｍとは異なるポリシリコン層の厚さを選択し、異なるマスク寸法（レイアウトによって規定されている）を選択する場合には、より短いないしはより長いチャネル長を実現することもできる。このような構造によって、１００ｎｍの幅１７を備えたトレンチ１２が生じる。このトレンチは、３００ｎｍの幅１８を備えたスペーサー１３によって、インプランテーション領域１４と離されている。トレンチ１２に対するアスペクト比は約ＡＲ＝５であるが（５００／１００）、これを、ポリシリコン層１１の厚さ１６およびトレンチ１２の幅１７によって、タスクに応じて変えることができる。
【００２１】
図２は、例えば酸素内で９００℃〜１０００℃での、熱酸化後の状態を示している。この際に、酸化物層１９がポリシリコン層１１上に成長する。ここでこのプロセスの持続時間は、トレンチ１２が完全に封鎖されるように選択される。選択された寸法では、酸化物層１９の成長厚ｄは５０ｎｍよりも大きくなる。４４％のシリコン消費時に、トレンチエッジ２０は、２２ｎｍだけ、トレンチ１２のスペーサー１３に反している側へとシフトする。プロセスによって生じる、酸化は、ポリシリコン層１１からトレンチリップル１５への移行部のエッジ２１では、不十分にしか均一でない（図３を参照）。これに対して、封鎖されたトレンチ１２によって、別の酸化物の後続の水平方向の析出のためのベースが形成される。これによって、この場所に存在するが、詳細には示されていないトレンチリップルが封鎖され、機能しなくなる。なぜならこれらのトレンチリップルは完全に埋められ、覆われるからである。
【００２２】
このような後続の析出は図４に示されている。ＬＰＣＶＤプロセスによって、薄いＨＴＯ層２２が析出される。基本的に、別のプロセス（例えばＰＥＣＶＣ、ＳＡＣＶＤ）も、ＨＴＯ層２２の析出に適している。ＨＴＯ層２２は、良好な侵入性（Spaltgaengigkeit）を有している。これによって、エッジで厚みが過度に増すことがなくなり、トレンチ１２の角が同じように覆われる。トレンチリップル１５もＨＴＯ層２２によって覆われる。しかし、ポリシリコン層１１上の平らな、平坦酸化物層１９と同じ程度ではない。ＨＴＯ層２２は、インプランテーション領域１４も覆い、後続のインプランテーションのための散乱酸化物として用いられる。本願に記載された用途では、所望のチャネル長に合わせて、ＨＴＯ層２２に対して、５０〜１００ｎｍの層厚を基としている。しかし必要に応じて、より薄いまたは格段に厚い酸化物が析出されてもよい。同じように、図４は、インプランテーション領域１４が、所望のドーピングで、かつ必要なドーパントプロファイルでインプランテーションされていることを示している。これによって、インプランテーション領域１４は、基板１０とは異なり、インプランテーション領域１４のこの領域２３において、所望の新たな特性を有する。トレンチリップル１５は、後続のステップの成否に対して重要な影響を有しており、図５に拡大して示されている。ＤＲＩＥトレンチプロセスは、トポロジーの無い平坦な表面では実質的に均一なエッチングレートを有しているが、エッジではエッチングレートが高くなる。このような事情、および先行するプロセス実施によって、ポリシリコン層１１からトレンチリップル１５への移行部でのエッジ２１で、析出される酸化物層１９が薄くなるという事情（ファクタｆは約０．７５〜０．５）によって、図６に示されているように、エッチングプロセス時に、エッジ２１で酸化物層１９がより早く薄くなり、酸化物層１９内ですき間２４が形成される。すき間２４の形の通路がＣＩＦ３エッチングプロセスのために形成されると、このプロセスは停止する。そうでない場合には、酸化物層１９は無傷のままである。
【００２３】
図７は、プラズマレスＣＩＦ３エッチングプロセスを実施した後の状態を示している。ここではすき間２４を通じてスペーサー１３が除去されている。スペーサーの代わりに空洞２５が生じている。酸化物層１９の残りは、図８に示されているように、除去される。これは有利には、フッ酸含有エッチング溶剤による等方性のウエットエッチングによって行われる。これによって、もはや存在していないトレンチ１２のトレンチエッジ２６が露出する。これは第２のインプランテーション面２７のインプランテーションエッジ２８を設定する。インプランテーションエッジ２８は、トレンチ１２によって形成され、２２ｎｍだけずらされている第１のエッジに対向している。従ってこの実施例では、５００ｎｍのオフセットが生じる。具体的な部品では、これが、ＦＥＴのチャネル長になるであろう。
【００２４】
図９では、後続のインプランテーションのために、散乱酸化物層２９が析出されている。これによって、インプランテーションエッジ２８は、散乱酸化物層２９の厚さぶんだけシフトする。択一的にこれは、レジストマスクによっても行われる、または、全く行われなくてもよい。インプランテーションの後、第２のインプランテーション面２７の下方に、所望の特性を備えた、修正されたＳｉＣ層３０が生じる。
【００２５】
図１０では、散乱酸化物層２９も、ポリシリコン層１１も、等方性のウエットケミカルプロセスによって除去されている。択一的にこれがドライエッチングプロセスによって行われてもよい。ドライエッチングプロセスは基板１０の表面をさらに修正する。
【図１】
0006032887.tif 000002
【図２】
0006032887.tif 000003
【図３】
0006032887.tif 000004
【図４】
0006032887.tif 000005
【図５】
0006032887.tif 000006
【図６】
0006032887.tif 000007
【図７】
0006032887.tif 000008
【図８】
0006032887.tif 000009
【図９】
0006032887.tif 000010
【図１０】
0006032887.tif 000011