(57)【特許請求の範囲】
【請求項１】
複合ダイオードに結合された高電圧（ＨＶ）ノーマリオン・プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、ノーマリオン中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、前記ノーマリオン中間型トランジスタは、前記ＬＶダイオードよりは大きく、かつ前記ＨＶノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ＨＶノーマリオン・プライマリ・トランジスタのソースは、前記複合ダイオードの複合カソードに結合され、
前記ノーマリオン中間型トランジスタのソースは、前記ＬＶダイオードのカソードに結合され、
前記ＨＶノーマリオン・プライマリ・トランジスタのゲートは、前記ＬＶダイオードのアノードにおいて前記ノーマリオン中間型トランジスタのゲートに接続されていることを特徴とするネスト化複合ダイオード。
【請求項２】
前記ＨＶノーマリオン・プライマリ・トランジスタが、III-V族トランジスタであることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項３】
前記ノーマリオン中間型トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項４】
前記ＬＶダイオードが、IV族ＬＶダイオードであることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項５】
前記ＬＶダイオードが、ＬＶシリコンダイオードであることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項６】
前記ネスト化複合ダイオードが、モノリシック集積されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項７】
前記ＨＶノーマリオン・プライマリ・トランジスタ、前記ノーマリオン中間型トランジスタ、及び前記ＬＶダイオードのうち少なくとも２つが、モノリシック集積されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項８】
前記複合ダイオードの複合アノードが、前記ネスト化複合ダイオードのネスト化複合アノードを提供し、
前記ＨＶノーマリオン・プライマリ・トランジスタのドレインが、前記ネスト化複合ダイオードのネスト化複合カソードを提供し、前記ＨＶノーマリオン・プライマリ・トランジスタの前記ゲートが、前記複合ダイオードの前記複合アノードに結合されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項９】
前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１に記載のネスト化複合ダイオード。
【請求項１０】
複合ダイオードに結合されたノーマリオンIII-V族プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、ノーマリオン中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、前記ノーマリオン中間型トランジスタは、前記ＬＶダイオードよりは大きく、かつ前記ノーマリオンIII-V族プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ノーマリオンIII-V族プライマリ・トランジスタのソースは、前記複合ダイオードの複合カソードに結合され、
前記ノーマリオン中間型トランジスタのソースは、前記ＬＶダイオードのカソードに結合され、
前記ノーマリオンIII-V族プライマリ・トランジスタのゲートは、前記ＬＶダイオードのアノードにおいて前記ノーマリオン中間型トランジスタのゲートに接続されていることを特徴とするネスト化複合ダイオード。
【請求項１１】
前記ノーマリオンIII-V族プライマリ・トランジスタが、ノーマリオンIII-窒化物トランジスタであることを特徴とする請求項１０に記載のネスト化複合ダイオード。
【請求項１２】
前記ノーマリオン中間型トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１０に記載のネスト化複合ダイオード。
【請求項１３】
前記ネスト化複合ダイオードが、モノリシック集積されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。
【請求項１４】
前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１０に記載のネスト化複合ダイオード。
【請求項１５】
複合ダイオードに結合されたIII-V族プライマリ・トランジスタを具えたネスト化複合ダイオードであって、
前記複合ダイオードは、ノーマリオンIII-V族中間型トランジスタとカスコード接続されたIV族低電圧（ＬＶ）ダイオードを含み、前記ノーマリオンIII-V族中間型トランジスタは、前記IV族ＬＶダイオードよりは大きく、かつ前記III-V族プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記III-V族プライマリ・トランジスタのソースは、前記複合ダイオードの複合カソードに結合され、
前記ノーマリオンIII-V族中間型トランジスタのソースは、前記IV族ＬＶダイオードのカソードに結合され、
前記III-V族プライマリ・トランジスタのゲートは、前記IV族ＬＶダイオードのアノードにおいて前記ノーマリオンIII-V族中間型トランジスタのゲートに接続されていることを特徴とするネスト化複合ダイオード。
【請求項１６】
前記III-V族プライマリ・トランジスタが、ノーマリオンIII-V族プライマリ・トランジスタであることを特徴とする請求項１５に記載のネスト化複合ダイオード。
【請求項１７】
前記ノーマリオンIII-V族中間型トランジスタが、III-窒化物ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）及びIII-窒化物高電子移動度トランジスタ（ＨＥＭＴ）の一方であることを特徴とする請求項１５に記載のネスト化複合ダイオード。
【請求項１８】
前記IV族ＬＶダイオードが、ＬＶシリコンダイオードであることを特徴とする請求項１５に記載のネスト化複合ダイオード。
【請求項１９】
前記III-V族プライマリ・トランジスタ、前記ノーマリオンIII-V族中間型トランジスタ、及び前記IV族ＬＶダイオードのうち少なくとも２つが、モノリシック集積されていることを特徴とする請求項１５に記載のネスト化複合ダイオード。
【請求項２０】
前記ネスト化複合ダイオードが、１つ以上の高電圧（ＨＶ＋）プライマリ・トランジスタとカスコード接続されていることを特徴とする請求項１５に記載のネスト化複合ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、係属中の米国特許仮出願第６１／５０６５２９号、発明の名称”Nested Composite Cascoded Device”、２０１１年７月１１日出願に基づいて優先権を主張する。この係属中の仮出願中の開示は、その全体を参考文献として本明細書に含める。
【背景技術】
【０００２】
（Ｉ．定義）
本明細書で用いる「III-V族」とは、V族元素及び少なくとも１つのIII族元素を含む化合物半導体を称する。さらに、「III-窒化物またはIII-N」とは、窒素(N)及び少なくとも１つのIII族元素を含む化合物半導体を称し、これらのIII族元素は、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、及びホウ素(B)を含み、そして、その任意の合金、例えばアルミニウム窒化ガリウム(AlxGa(1-x)N)、インジウム窒化ガリウム(InyGa(1-y)N)、アルミニウムインジウム窒化ガリウム(AlxInyGa(1-x-y)N)、ガリウムヒ素リン窒素(GaAsaPbN(1-a-b))、アルミニウムインジウムガリウムヒ素リン窒素(AlxInyGa(1-x-y)AsaPbN(1-a-b))を含むが、これらに限定されない。III-窒化物は一般に、あらゆる極性も称し、これらの極性は、極性Ga、極性N、半極性または非極性の結晶方位を含むが、これらに限定されない。III-窒化物材料は、ウルツ鉱型、閃亜鉛鉱型、あるいは混合型のポリタイプ（結晶多形）のいずれかを含むこともでき、そして、単結晶（モノクリスタル）、多結晶、または非結晶の結晶構造を含むことができる。
【０００３】
本明細書で用いる「IV族」とは、シリコン(Si)、ゲルマニウム(Ge)、及び炭素(C)を含む少なくとも１つのIV族元素を含む半導体を称し、例えばSiGe及びSiCのような化合物半導体も含む。「IV族」は、IV族元素の層から成る半導体材料、あるいは、ひずみシリコンまたは他のひずみIV族材料を形成するためのIV族元素のドーピングも含む。これに加えて、IV族ベースの複合基板は、例えば、シリコン・オン・インシュレータ（ＳＯＩ：silicon on insulator）、酸素イオン打込みによるＳＯＩ形成（ＳＩＭＯＸ：separation by implantation of oxygen）プロセス基板、及びシリコン・オン・サファイア（ＳＯＳ：silicon on sapphire）を含むことができる。さらに、IV族デバイスは、標準的なＣＭＯＳプロセスを用いて形成したデバイスを含むことができるが、ＮＭＯＳ及びＰＭＯＳデバイスプロセスを含むこともできる。
【０００４】
さらに、本明細書で用いる「ＬＶデバイス」、「低電圧半導体デバイス」、「低電圧ダイオード」等は、後述する「中間型デバイス」より小さい定格電圧を有する低電圧デバイスを称する。ＬＶデバイスは、ダイオードを形成するのに適したあらゆる半導体材料を含むことができる。適切な半導体材料は、IV族半導体材料、例えばSi、ひずみシリコン、SiGe、SiC、及びIII-As、III-P、III-窒化物、またはこれらのあらゆる合金を含むIII-V族材料である。
【０００５】
これに加えて、「中間型デバイス」、「中間型トランジスタ」、及び「中間型スイッチ」とは、標準的な降伏電圧がＬＶデバイスよりは大きく、「プライマリ・デバイス」よりは小さいデバイスを称する。「プライマリ・デバイス」、「プライマリ・トランジスタ」または「プライマリ・スイッチ」とは、標準的な降伏電圧が中間型デバイス及びＬＶデバイスの両者より大きいデバイスを称する。
【０００６】
（II．背景技術）
高電力（ハイパワー）で高性能のスイッチング用途では、III-V族電界効果トランジスタ（ＦＥＴ：field effect transistor）及び高電子移動度トランジスタ（ＨＥＭＴ：high mobility electron transistor）、例えばIII-窒化物ＦＥＴ及びIII-窒化物ＨＥＭＴが、その高効率及び高電圧動作ゆえに望ましいことが多い。さらに、こうしたIII-V族トランジスタを他の半導体デバイス、例えばIV族ダイオードと組み合わせて、高性能の複合ダイオードを形成することが望ましいことが多い。
【０００７】
比較的高電圧の特性が望まれるパワーマネジメント（電源管理）用途では、デプレッションモード（ノーマリオン）III-窒化物トランジスタまたは他のIII-V族トランジスタを、IV族低電圧（ＬＶ）ダイオード、例えばシリコンダイオードとカスコード接続して、比較的高電圧の複合ダイオードを形成することができる。しかし、こうした複合ダイオードの性能は、使用するIV族ＬＶダイオードのオン状態及び電圧降伏特性によって限定される。特に、IV族ＬＶダイオードの特定のオン状態抵抗に対する降伏電圧は、III-V族トランジスタを十分なオフ状態に維持するために必要なピンチオフ電圧をサポートするには不十分なことがある。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明は、実質的に、図面のうち少なくとも１つに示すか、これに関連して説明し、特許請求の範囲により完全に記載する、ネスト（入れ子）化複合ダイオードに指向したものである。
【図面の簡単な説明】
【０００９】
【図１】プライマリ・トランジスタ及び複合ダイオードを含むネスト化複合ダイオードの１つの好適な実現を示す図である。
【図２】ネスト化複合ダイオード内での使用に適した複合ダイオードの好適な実現を、より詳細に示す図である。
【図３】ネスト化複合ダイオードの好適な実現を示す図であり、プライマリ・トランジスタ、及び図２に示す実現に概ね相当する複合ダイオードを含む。
【図４】多重ネスト化複合ダイオードの好適な実現を示す図である。
【発明を実施するための形態】
【００１０】
（詳細な説明）
以下の説明は、本発明の実現に関連する特定情報を含む。本発明を、本明細書で具体的に説明するのとは異なる方法で実現することができることは、当業者の認める所である。本願中の図面及びこれに伴う詳細な説明は、好適な実現に指向したものに過ぎない。特に断りのない限り、図面を通して、同様または対応する要素は、同様または対応する参照番号で示すことがある。さらに、本願中の図面及び図示は全般的に原寸に比例しておらず、実際の相対寸法に対応することは意図していない。
【００１１】
III-V族半導体は、窒化ガリウム(GaN)及び／またはその合金、例えばアルミニウム窒化ガリウム(AlGaN)、インジウム窒化ガリウム(InGaN)、及びアルミニウムインジウム窒化ガリウム(AlInGaN)で形成されたIII-窒化物材料を含む。これらの材料は、比較的広幅の直接バンドギャップ及び強い圧電分極を有し、高い降伏電界、高い飽和速度、及び二次元電子ガスの生成をサポートすることのできる半導体化合物である。その結果、GaNのようなIII-窒化物材料は、デプレッションモード（例えばノーマリオン）パワー電界効果トランジスタ（ＦＥＴ）及び高電子移動度トランジスタ（ＨＥＭＴ）のような多数のマイクロエレクトロニクス用途に用いられている。
【００１２】
上述したように、比較的高電圧の特性が望まれるパワーマネジメント用途では、ノーマリオンIII-窒化物または他のIII-Vトランジスタを、低電圧（ＬＶ）ダイオードとカスコード接続して、比較的高電圧の複合ダイオードを形成することができる。しかし、こうした複合ダイオードの性能は、使用するＬＶダイオードのオン状態及び電圧降伏特性によって限定され得る。特に、IV族ＬＶダイオードの特定のオン状態抵抗に対する降伏電圧は、III-V族プライマリ・トランジスタを十分なオフ状態に維持するために必要なピンチオフ電圧をサポートするには不十分なことがある。こうした場合には、中間型III-Vトランジスタを、ネスト化したカスコード構造内で用いることができる。
【００１３】
本願は、一般にＬＶデバイスに関連する高いスイッチング速度のような利点を提供しつつ、強化した電圧降伏耐性を提供することのできるネスト化複合ダイオードに指向したものである。１つの実現によれば、このネスト化複合ダイオードは、複合ダイオードに結合されたプライマリ・トランジスタを含む。この複合ダイオードは、中間型トランジスタ（例えば、デプレッションモードまたはノーマリオンIII-Nトランジスタ）とカスコード接続されたＬＶダイオードを含むことができ、この中間型トランジスタは、ＬＶダイオードの降伏電圧よりは大きく、かつプライマリ・トランジスタの降伏電圧よりは小さい降伏電圧を有する。さらに、１つの実現では、このＬＶダイオードを含む複合ダイオードは、プライマリ・トランジスタとカスコード接続することができる。こうした複合ダイオードとプライマリ・トランジスタとのカスコード結合は、例えば、速度及び降伏電圧を増加させたネスト化複合ダイオードを形成するように実現することができ、このプライマリ・トランジスタは、例えばノーマリオンIII-窒化物または他のIII-Vデバイスとすることができる。
【００１４】
図１に、プライマリ・トランジスタ及び複合ダイオードを含むネスト化複合ダイオードの１つの好適な実現を示す。図１に示すように、ネスト化複合ダイオード１００は、プライマリ・トランジスタ１１０、及びプライマリ・トランジスタ１１０に結合された複合ダイオード１４０を含む。図１にさらに示すように、ネスト化複合ダイオード１００は、ネスト化複合アノード１０２及びネスト化複合カソード１０４を有する。図１には、プライマリ・トランジスタ１１０のソース１１２、ドレイン１１４、及びゲート１１６、及び複合ダイオード１４０の複合アノード１４２及び複合カソード１４４も示す。
【００１５】
ここで図２を参照し、図２は、ネスト化複合ダイオード内での使用に適した複合ダイオードの実現を、より詳細に示す。図２に示すように、複合ダイオード２４０は、中間型トランジスタ２２２、及び中間型トランジスタ２２２とカスコード接続されたＬＶダイオード２２４を含む。図２には、複合ダイオード２４０の複合アノード２４２及び複合カソード２４４も示す。複合アノード２４２及び複合カソード２４４を有する複合ダイオード２４０は、図１の、複合アノード１４２及び複合カソード１４４を有する複合ダイオード１４０に相当する。ＬＶダイオード２２４は、約１０Ｖまたはそれ以下、例えば３Ｖの降伏電圧を有するシリコンダイオードのようなIV族ＬＶダイオードとして実現することができる。
【００１６】
中間型トランジスタ２２２は、III-Nで形成することができ、そして、ＨＥＭＴまたはヘテロ構造ＦＥＴ（ＨＦＥＴ：heterostructure FET）として実現することができる。１つの実現によれば、中間型トランジスタ２２２は、ＬＶダイオード２２４の降伏電圧よりは大きく、図１のプライマリ・トランジスタ１１０の降伏電圧よりは小さい降伏電圧を有する。より具体的には、中間型トランジスタ２２２の降伏電圧は、一般に、プライマリ・トランジスタ１１０をターンオフさせるのに必要な最大ピンチオフ電圧より大きい。
【００１７】
図３に、プライマリ・トランジスタ、及び図２に示す実現に概ね相当する複合ダイオードを含むネスト化複合ダイオードを示す。ネスト化複合ダイオード３００は、複合ダイオード３４０に結合されたプライマリ・トランジスタ３１０を含む。図３に示すように、複合ダイオード３４０は、中間型トランジスタ３２２とカスコード接続されたＬＶダイオード３２４を含む。図３には、ネスト化複合ダイオード３００のネスト化複合アノード３０２及びネスト化複合カソード３０４、並びにプライマリ・トランジスタ３１０のソース３１２、ドレイン３１４、及びゲート３１６、及び複合ダイオード３４０の複合アノード３４２及び複合カソード３４４も示す。
【００１８】
ネスト化複合アノード３０２及びネスト化複合カソード３０４を有するネスト化複合ダイオード３００は、図１の、ネスト化複合アノード１０２及びネスト化複合カソード１０４を有するネスト化複合ダイオード１００に相当し、前述したこれらの対応する特徴に起因する特徴のあらゆるものを共有することができる。これに加えて、複合アノード３４２及び複合カソード３４４を有する複合ダイオード３４０は、図２の、複合アノード２４２及び複合カソード２４４を有する複合ダイオード２４０に相当し、前述したこれらの対応する特徴に起因する特徴のあらゆるものを共有することができる。
【００１９】
プライマリ・トランジスタ３１０と複合ダイオード３４０とは、カスコード構造を用いて結合されて、ネスト化複合ダイオード３００を形成し、図３に示す実現によれば、これは複合二端子デバイスとなる。その結果、ネスト化複合ダイオード３００は、実際には、複合ダイオード３４０によって提供されるネスト化複合アノード３０２、及びプライマリ・トランジスタ３１０によって提供されるネスト化複合カソード３０４を有するダイオードとして機能することができる。換言すれば、複合ダイオード３４０の複合カソード３４４は、プライマリ・トランジスタ３１０のソース３１２に結合され、複合ダイオード３４０の複合アノード３４２は、ネスト化複合ダイオード３００のネスト化複合アノード３０２を提供する。さらに、プライマリ・トランジスタ３１０のドレイン３１４は、ネスト化複合ダイオード３００のネスト化複合カソード３０４を提供する一方、プライマリ・トランジスタ３１０のゲート３１６は、複合ダイオード３４０の複合アノード３４２に結合されている。
【００２０】
図３に示す実現は、同程度のスタンドオフ能力を有する従来の高電圧ダイオードと比べて増加したスイッチング速度を有するネスト化複合ダイオード３００を有利に提供する。一部の実現では、他の高電圧またはプライマリ・トランジスタを、図３に示すネスト化複合ダイオードと共にネスト化することが有利なことがある。こうした多重ネスト化複合ダイオードの好適な実現を、図４に示す。
【００２１】
多重ネスト化複合ダイオード４０１は、ネスト化複合ダイオード４００に結合された高電圧（ＨＶ＋）プライマリ・トランジスタ４１１を含む。ネスト化複合ダイオード４００は、複合ダイオード４４０に結合されたプライマリ・トランジスタ４１０を含み、そして、図３の、複合ダイオード３４０に結合されたプライマリ・トランジスタ３１０を含むネスト化複合ダイオード３００に相当する。本明細書で用いる「ＨＶ＋プライマリ・トランジスタ」とは、プライマリ・トランジスタ４１０の降伏電圧に等しいかそれより大きい降伏電圧を有するプライマリ・トランジスタを称する。
【００２２】
図４に示す実現によれば、ＨＶ＋プライマリ・トランジスタ４１１とネスト化複合ダイオード４００とは、カスコード構造を用いて結合されて、多重ネスト化複合ダイオード４０１を形成する。即ち、ネスト化複合ダイオード４００のネスト化複合カソード４０４は、ＨＶ＋プライマリ・トランジスタ４１１のソース４１３に結合され、ネスト化複合ダイオード４００のネスト化複合アノード４０２は、多重ネスト化複合ダイオード４０１の多重ネスト化複合アノード４０３を提供する。さらに、ＨＶ＋プライマリ・トランジスタ４１１のドレイン４１５は、多重ネスト化複合ダイオード４０１の多重ネスト化複合カソード４０５を提供する一方、ＨＶ＋プライマリ・トランジスタ４１１のゲート４１７は、ネスト化複合ダイオード４００のネスト化複合アノード４０２に結合されている。
【００２３】
図４に示す実現は、より高い降伏電圧を生成しつつ、図３の実現と同様の速いスイッチング速度を有利に提供する。さらに他の実現では、１つのIV族ＬＶダイオード及びいくつかのノーマリオンIII-Vトランジスタを含むカスコード接続された複合ダイオードのこうしたネスト化を反復して、非常な高電圧動作が可能な多重ネスト化複合ダイオードを形成することが望ましいことがある。
【００２４】
一部の実現では、ネスト化または多重ネスト化複合ダイオードのパッケージ・インダクタンスのようなパッケージ寄生パラメータを低減することが、さらに望ましいことがある。例えば、再び図３を参照すれば、ネスト化複合ダイオード３００のパッケージ寄生パラメータを低減するための１つの可能な解決法は、プライマリ・トランジスタ３１０及び／または複合ダイオード３４０のモノリシック集積によるものである。換言すれば、プライマリ・トランジスタ３１０、中間型トランジスタ３２２、及びＬＶダイオード３２４のうちの２つ以上を、IV族及びIII-V族のデバイス製造を共にサポートするように設計された共通の複合半導体基板上にモノリシック集積することができる。
【００２５】
従って、プライマリ・トランジスタを、中間型トランジスタとカスコード接続されたＬＶダイオードを含む複合ダイオードに結合することによって、本願は、増加した降伏電圧を有するネスト化複合ダイオードを開示する。さらに、ＬＶダイオードを用いてプライマリ・トランジスタを通る電流を制御するように実現すると、本明細書に開示する実現は、従来の高電圧デバイスと比べて増加した速度を有するネスト化複合ダイオードを提供する。中間型スイッチの追加は低電圧ダイオードの使用を可能にし、この追加がなければ、低電圧ダイオードは、カスコード構造内のプライマリ・スイッチをオフ状態に適切に維持することができない。
【００２６】
以上の説明より、種々の技術を用いて、本願中に記載した概念を、これらの概念の範囲から逸脱することなしに実現することができることは明らかである。さらに、これらの概念は、特定の実現を具体的に参照して説明しているが、これらの概念の範囲から逸脱することなしに、形態及び細部に変更を加えることができることは、当業者の認める所である。そうしたものとして、説明した実現は、あらゆる点で例示的であり限定的ではない。また、本願は、本明細書で説明した特定の実現に限定されず、多数の再構成、変更、及び代替が、本発明の範囲を逸脱することなしに可能であることも明らかである。
【符号の説明】
【００２７】
１００  ネスト化複合ダイオード
１０２  ネスト化複合アノード
１０４  ネスト化複合カソード
１１０  プライマリ・トランジスタ
１１２  ソース
１１４  ドレイン
１１６  ゲート
１４０  複合ダイオード
１４２  複合アノード
１４４  複合カソード
２２２  中間型トランジスタ
２２４  ＬＶダイオード
２４０  複合ダイオード
２４２  複合アノード
２４４  複合カソード
３００  ネスト化複合ダイオード
３０２  ネスト化複合アノード
３０４  ネスト化複合カソード
３１０  プライマリ・トランジスタ
３１２  ソース
３１４  ドレイン
３１６  ゲート
３２２  中間型トランジスタ
３２４  ＬＶダイオード
３４０  複合ダイオード
３４２  複合アノード
３４４  複合カソード
４００  ネスト化複合ダイオード
４０１  多重ネスト化複合ダイオード
４０２  ネスト化複合アノード
４０３  多重ネスト化複合アノード
４０４  ネスト化複合カソード
４０５  多重ネスト化複合カソード
４１０  プライマリ・トランジスタ
４１１  高電圧（ＨＶ＋）プライマリ・トランジスタ
４１３  ソース
４１５  ドレイン
４１７  ゲート
４４０  複合ダイオード
【図１】
0006008621.tif 000002
【図２】
0006008621.tif 000003
【図３】
0006008621.tif 000004
【図４】
0006008621.tif 000005