(57)【特許請求の範囲】
【請求項１】
主表面（１ａ）および該主表面に対する反対面となる裏面（１ｂ）を有してなる半導体基板（１）を用いて形成され、半導体素子が形成されたセル領域（２）と、該セル領域を囲む外周に形成された外周領域（３）とを有し、
前記主表面側において、前記セル領域には前記半導体素子と接続される表面電極を構成する第１電極（４）が形成されていると共に、前記主表面側のいずれかの部位に、金属からなる識別マーキング（９）が備えられていて、
前記第１電極の前記主表面からの高さが前記識別マーキングの前記主表面からの高さよりも高いことを特徴とする半導体装置。
【請求項２】
前記第１電極の外縁部と、前記識別マーキングの少なくとも外縁部が保護膜（１０）で覆われており、
該保護膜のうち、前記第１電極の外縁部を覆っている部分の前記主表面からの高さが、前記識別マーキングの外縁部を覆っている部分の前記主表面からの高さよりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１電極および前記識別マーキングの最表面に位置している金属層が、該金属層（４ｃ）の下に配置された金属層よりも酸化還元電位が貴の材料であることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が形成された半導体チップに対して識別マーキングを備えるようにした半導体装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、第１の主表面に素子回路を形成した半導体基板を用いて半導体装置を構成し、第１の主表面上に素子回路形成禁止領域を設けると共に、この素子回路形成禁止領域に半導体装置の方向を表示する金属パターンを構成した構造が提案されている。このような構造とすることで、半導体基板を透過撮影することにより、金属パターンを識別し、半導体装置の方向を認識できるようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２７０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の半導体装置は、半導体基板の第１の主表面側が封止樹脂で覆われ、かつ、封止樹脂を挟んで半導体基板とは反対側に、素子回路に接続されるバンプで構成された外部金属端子を備えた構造である。このため、半導体基板を透過撮影しないと金属パターンを識別することができない。また、縦型半導体素子が形成される半導体装置のように、第１の主表面のみでなく、その反対面である裏面側にも電極が形成されるような構造では金属パターンを識別することが困難である。したがって、金属パターンなどにより構成されるマーキングをより容易に識別できるようにすることが求められる。
【０００５】
本発明は上記点に鑑みて、金属からなるマーキングをより容易に識別できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、主表面（１ａ）および該主表面に対する反対面となる裏面（１ｂ）を有してなる半導体基板（１）を用いて形成され、半導体素子が形成されたセル領域（２）と、該セル領域を囲む外周に形成された外周領域（３）とを有し、主表面側において、セル領域には半導体素子と接続される表面電極を構成する第１電極（４）が形成されていると共に、金属からなる識別マーキング（９）が備えられていて、第１電極の主表面からの高さが識別マーキングの主表面からの高さよりも高いことを特徴としている。
【０００７】
このように構成された半導体装置では、半導体基板の主表面側、つまり表面電極となる第１電極が形成される面と同一面に金属からなる識別マーキングを備えている。このため、従来のように封止樹脂によって覆われた構造ではなく、半導体基板を透過撮影しなくても識別マーキングを容易に識別することが可能となる。
【０００９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態にかかる半導体装置の上面レイアウト図である。
【図２】図１のII−II線上での断面図である。
【図３】本発明の第２実施形態にかかる半導体装置の断面図である。
【図４】本発明の第３実施形態にかかる半導体装置の断面図である。
【図５】他の実施形態で説明する半導体装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１２】
（第１実施形態）
本発明の第１実施形態について、図１〜図２を参照して説明する。図１に示すように、本実施形態の半導体装置は、一面側を主表面１ａ、その反対面を裏面１ｂとする例えば炭化珪素（以下、ＳｉＣという）からなる半導体基板１を用いて縦型半導体素子を形成し、それを半導体チップとしたものにより構成されている。
【００１３】
図１および図２に示すように、半導体装置は、縦型半導体素子が形成された領域をセル領域２、このセル領域２の外周部分を外周領域３として構成されている。縦型半導体素子は、電流を基板の主表面１ａおよび裏面１ｂを通じて流すものであり、縦型パワーＭＯＳＦＥＴや縦型ＩＧＢＴ、縦型ダイオードなどがある。本実施形態では、縦型半導体素子として、縦型パワーＭＯＳＦＥＴを備えた場合を例に挙げて説明するが、縦型ＩＧＢＴや縦型ダイオードなどの他の縦型半導体素子が形成されていても良い。なお、図２に示す断面には、実際には半導体基板１に縦型パワーＭＯＳＦＥＴを構成する各種拡散層や層間絶縁膜および金属パターンなどが形成されているが、縦型パワーＭＯＳＦＥＴについては周知の構造であるため、ここでは図示を省略してある。
【００１４】
セル領域２には、縦型半導体素子として縦型パワーＭＯＳＦＥＴが形成されている。縦型パワーＭＯＳＦＥＴは、半導体基板に対して周知の素子製造工程を実施することにより形成されており、半導体基板に対して縦型パワーＭＯＳＦＥＴを形成したのち、ダイシングカットしてチップ単位に分割されることで、図１および図２に示した半導体装置が構成される。
【００１５】
具体的には、セル領域２には、主表面１ａ側に設けられた第１電極４と、裏面１ｂ側に設けられた第２電極５とが少なくとも形成されており、第２電極５は、セル領域２の全域に加えて外周領域３にも形成され、裏面１ｂ全域に形成されている。図示しないが、縦型パワーＭＯＳＦＥＴは、半導体基板１の主表面１ａ側にソース領域やソース電極を備えていると共に裏面１ｂ側にドレイン領域を備えた構成とされている。そして、第１電極４はソース領域に接続されたソース電極とされ、第２電極５はドレイン領域に接続されたドレイン電極とされている。第１電極４は、複数種の金属層の積層体によって構成されており、本実施形態ではＡｌ（アルミニウム）層からなる第１層４ａ、Ｎｉ（ニッケル）層からなる第２層４ｂおよびＡｕ（金）メッキなどＡｕを含む金属からなる第３層４ｃとを有した構成とされている。第２電極５も、複数種の金属層の積層体によって構成されており、本実施形態ではＴｉ層からなる第１層５ａ、Ｎｉ層からなる第２層５ｂおよびＡｕを含む金属からなる第３層５ｃとを有した構成とされている。
【００１６】
なお、第１、第２電極４、５を構成する金属材料については、電極材料として適用可能などのような金属材料であっても良いが、縦型パワーＭＯＳＦＥＴの場合には、ソース領域やドレイン領域とのオーミック接触材料を選択している。縦型半導体素子をダイオードとする場合、ＰＮダイオードとショットキーダイオードのいずれとすることも可能であるが、ショットキーダイオードの場合には、第１電極４を構成する金属材料にショットキー接触材料を選択することになる。また、第２層４ｂは第３層４ｃの成膜のためなどに設けられており、第３層４ｃはボンディングワイヤやターミナルとの接合および表面の腐食（酸化変質）防止を考慮して設けられている。第３層４ｃは第１、第２層４ａ、４ｂの腐食防止が行えるように、酸化還元電位が第１、第２層４ａ、４ｂよりも貴の材料（高い材料）とされることから、上記したようにＡｕメッキのようなＡｕを含む金属とされている。
【００１７】
外周領域３は、外周耐圧構造などが備えられた領域であり、例えば、半導体基板の表層部においてセル領域２を囲むように形成されたリサーフ層やガードリング層などを備えた構成とされている。また、外周領域３には、各種パッド６〜８が形成されており、さらに、識別マーキング９も備えられている。
【００１８】
各種パッド６〜８は、ゲートパッド６やセンス用パッド７および他のパッド８などである。ゲートパッド６は、縦型パワーＭＯＳＦＥＴのゲート電極に接続されるパッドである。縦型パワーＭＯＳＦＥＴのゲート電極はセル領域２から外周領域３側まで引き回されており、ゲートパッド６は外周領域３においてゲート電極に接続されている。センス用パッド７は、縦型パワーＭＯＳＦＥＴに流れるドレイン電流をセンシングするためのパッドである。縦型パワーＭＯＳＦＥＴはメインセルとセンスセルに分けられており、メインセルに流れるドレイン電流を所定比率で減少させたセンス電流がセンスセルに流される。このセンス電流をセンス用パッド７を通じて取り出すことで、縦型パワーＭＯＳＦＥＴのメインセルに流れるドレイン電流を検出できるようにしている。他のパッド８は、半導体装置の過昇温を検出する温度センサ用のパッドなどがある。パッド６〜８以外にも、アライメントに用いる金属マークなどを備えることもできる。
【００１９】
識別マーキング９は、外周領域３において、第１電極４や各種パッド６〜８から離れた位置に形成されている。このため、より確実に縦型半導体素子などに識別マーキング９が形成されることによる影響が与えられないようにされる。本実施形態の場合、複数本のマーキングが長方形で構成されたセル領域２（もしくは第１電極４）の一辺に対して垂直方向に延設された構成としてある。
【００２０】
識別マーキング９は、少なくとも光学顕微鏡などを通じて認識可能なものとされ、縦型パワーＭＯＳＦＥＴを含めたデバイス特性、もしくは半導体装置の製造ナンバーなどを記録したものである。この識別マーキング９に基づいて、半導体装置の品質データ管理が行えるようになっている。例えば、識別マーキング９は、図に示したようなバーコードによって構成される。
【００２１】
具体的には、識別マーキング９は、例えば図２に示すような半導体基板１の主表面１ａ側に形成された金属パターンによって構成される。金属パターンは、半導体装置の表面における凹凸や濃淡、光沢や色などのいずれかとして現れるため、光学顕微鏡などを通じて認識可能となる。すなわち、金属パターンが有るところは無いところと比較して凸形状となるため、その周囲との段差に基づいて凹凸が構成されるし、その凹凸もしくは周囲との光沢や色の相違に基づいて濃淡として現れたり、周囲との光沢や色の相違そのものとして現れる。このため、凹凸や濃淡、光沢や色などを光学顕微鏡などを通じて視認することで、識別マーキング９を識別することが可能となる。
【００２２】
この識別マーキング９は、縦型パワーＭＯＳＦＥＴに備えられる第１電極４を構成する電極材料を用いて構成されており、第１電極４のパターニング時に同時に形成される。例えば、縦型パワーＭＯＳＦＥＴを形成し終えた半導体基板１の主表面１ａ側に、層間絶縁膜を形成したり、層間絶縁膜に対してコンタクトホールを形成したのち、第１電極４を構成する各種金属層４ａ〜４ｃの形成工程を行う。そして、各種金属層４ａ〜４ｃをパターニングして第１電極４を形成する際に、同時に識別マーキング９を形成する。このようにすることで、識別マーキング９を第１電極４の形成工程と共通化することが可能となり、製造工程の簡略化を図ることが可能となる。
【００２３】
なお、ここでは第１電極４および識別マーキング９を形成する工程として説明したが、パッド６〜８についても第１電極４などと同時に形成することができる。このようにすれば、識別マーキング９が第１電極４を構成する第１〜第３層４ａ〜４ｃと同様の構造を有する金属層の積層体によって構成される。このため、識別マーキング９の最表面が第１電極４の最表面と同じ材質ものとなり、第１電極４の外観検査を行うときに識別マーキング９についても同時にチェックすることが可能となる。
【００２４】
また、このような製造工程の場合には、識別マーキング９が第１電極４を構成する第１〜第３層４ａ〜４ｃと同様の構造を有する金属層の積層体によって構成されることになるが、そのうちのいずれか１層もしくは２層のみによって識別マーキング９を構成しても良い。その場合、例えば第１層４ａのパターニングを行って識別マーキング９の形成領域から第１層４ａを構成する金属層を除去してから第２、第３層４ｂ、４ｃを形成するというように、第１電極４を構成する第１〜第３層４ａ〜４ｃのパターニングを別々に行うことになる。しかし、第２、第３層４ｂ、４ｃのパターニング時に識別マーキング９のパターニングも同時に行うなど、少なくとも一部の工程については共通化させることができる。
【００２５】
さらに、図２に示すように、第１電極４の外縁部および識別マーキング９の外縁部を囲みつつ、第１電極４や識別マーキング９の外縁部の内側に位置している領域を露出させるように、保護膜１０が形成されている。保護膜１０は、例えばポリイミド系樹脂のような保護材料によって形成されており、半導体基板１の表面などを覆うことで保護している。そして、本実施形態の場合には、第１電極４と識別マーキング９とを同じ構造によって構成していることから、第１電極４の表面と識別マーキング９の主表面１ａからの高さが同じになっている。このため、半導体装置を外部回路と接続するために第１電極４にワイヤボンディングやターミナル接続を行う際には、識別マーキング９が邪魔にならないようにできる。
【００２６】
以上のような構造により、本実施形態にかかる半導体装置が構成されている。このように構成された半導体装置では、半導体基板１の主表面１ａ側、つまり表面電極となる第１電極４が形成される面と同一面に金属からなる識別マーキング９を備えている。このため、従来のように封止樹脂によって覆われた構造ではなく、半導体基板１を透過撮影しなくても識別マーキング９を容易に識別することが可能となる。
【００２７】
また、縦型半導体素子の第１電極４と同じ構造もしくはその一部と同じ構造の金属層によって識別マーキング９を構成していることから、第１電極４と識別マーキング９の形成工程を共通化させることが可能となり、製造工程の簡略化を図ることも可能となる。特に、第１電極４の最表面（第３層４ｃ）と識別マーキング９の最表面を同じ材質のもので構成すれば、第１電極４の外観検査を行うときに識別マーキング９についても同時にチェックすることが可能となる。このため、外観検査も共通して行うことが可能となる。
【００２８】
さらに、第１電極４の表面の高さを識別マーキング９の高さと同じ、もしくは、それ以上とすることができるため、半導体装置を外部回路と接続するために第１電極４にワイヤボンディングやターミナル接続を行う際に識別マーキング９が邪魔にならないようにできる。
【００２９】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第１電極４の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３０】
図３に示すように、本実施形態では、第１電極４を識別マーキング９よりも高くしている。具体的には、第１電極４に第４層４ｄを備えた構造とし、識別マーキング９よりも積層数を多くすることで第１電極４の高さが識別マーキング９よりも高くなるようにしている。例えば、図３に示したように、第４層４ｄは第１層４ａと半導体基板１との間に配置される。このような第４層４ｄとしては、例えばＴｉ（チタン）やＭｏ（モリブデン）などで構成されるバリア層が挙げられる。
【００３１】
このように、第４層４ｄを構成する積層体の積層数を第１実施形態よりも増やしても構わない。この場合において、識別マーキング９の積層数を更に少なくしても構わない。このように、第１電極４を識別マーキング９よりも高くすることにより、半導体装置を外部回路と接続するために第１電極４にワイヤボンディングやターミナル接続を行う際に、より識別マーキング９が邪魔にならないようにできる。
【００３２】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して識別マーキング９および保護膜１０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３３】
図４に示すように、本実施形態では、保護膜１０にて識別マーキング９の表面が覆われるようにしており、保護膜１０を可視光透過性の材料によって構成している。このように、保護膜１０によって識別マーキング９を覆うようにすれば、識別マーキング９の表面全面を保護膜１０によって保護することができるため、マーキング面の劣化を防止することが可能となる。また、マーキング面が露出していないため、ワイヤボンディングやターミナル接続を行う際に誤って識別マーキング９に接続してしまうことを防止できる。
【００３４】
なお、このような場合には、保護膜１０を透過して識別マーキング９を識別することが必要になる。しかしながら、半導体材料と異なり、保護膜１０の材料については適宜選択可能なものであるため、従来のような透過撮影という手法を用いなくても、可視光透過性の材料によって保護膜１０を構成するだけで、容易に識別マーク９を識別することができる。
【００３５】
（他の実施形態）
上記第１実施形態では縦型半導体素子として縦型パワーＭＯＳＦＥＴを例に挙げて説明したが、上記したように縦型半導体素子として他の素子、例えば縦型ＩＧＢＴや縦型ダイオードが備えられる半導体装置についても、本発明を適用できる。その場合、例えば、縦型ＩＧＢＴであれば第１電極がエミッタ電極で第２電極がコレクタ電極、縦型ダイオードであれば第１電極がアノード電極で第２電極がカソード電極というように、第１、第２電極が各素子に接続される電極となる。
【００３６】
また、上記第３実施形態では、第１実施形態に対して、識別マーキング９が保護膜１０にて覆われるようにした構造を適用した場合について説明したが、図５に示すように、第２実施形態のように第１電極４の積層数を多くした構造について適用することもできる。このような構造とする場合、保護膜１０のうち第１電極４の外縁部に設けられた部分の高さが識別マーキング９の表面に設けられた部分の高さよりも高くなる。このため、半導体装置を外部回路と接続するために第１電極４にワイヤボンディングやターミナル接続を行う際には、識別マーキング９およびそれを覆う保護膜１０が邪魔にならないようにできる。
【００３７】
また、識別マーキング９については、主表面１ａ側のいずれかの部位に形成されれば良く、例えば第１電極４の中に形成することも可能である。
【符号の説明】
【００３８】
１      半導体基板
１ａ    主表面
１ｂ    裏面
２      セル領域
３      外周領域
４      第１電極
５      第２電極
６〜８  各種パッド
９      識別マーキング
１０    保護膜
【図１】
0005849849.tif 000002
【図２】
0005849849.tif 000003
【図３】
0005849849.tif 000004
【図４】
0005849849.tif 000005
【図５】
0005849849.tif 000006