(57)【特許請求の範囲】
【請求項１】
第１の端子と、
第２の端子と、
該第１の端子と第２の端子との間に連結された伝導性経路と
を備えるインダクターであって、
該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含み、
該撚り合わされた伝導性線は、互いに並列に延びる第１の部分を含み、
該複数の撚り合わされた伝導性線のうちの１つの伝導性線は、該第１の部分とは異なる該伝導性経路の第１の交差領域において残りの伝導性線の上で交差し、
該複数の撚り合わされた伝導性線のうちの別の１つの伝導性線は、該第１の部分とは異なる該伝導性経路の第２の交差領域において残りの伝導性線の下で交差する、インダクター。
【請求項２】
前記撚り合わされた伝導性線は、前記集積回路上に少なくとも１つの金属層から形成された少なくとも第１の伝導性線と、該集積回路上に少なくとも１つの金属層から形成された少なくとも第２の伝導性線とを含む、請求項１に記載のインダクター。
【請求項３】
前記撚り合わされた伝導性線は、前記集積回路上に少なくとも１つの金属層から形成された少なくとも第３の伝導性線を含む、請求項２に記載のインダクター。
【請求項４】
前記撚り合わされた伝導性線は、前記集積回路上に金属層から形成された少なくとも第１の伝導性線と、第２の伝導性線と、第３の伝導性線とを含む、請求項１に記載のインダクター。
【請求項５】
前記撚り合わされた伝導性線は、互いに交差する第２の部分をさらに含み、該撚り合わされた伝導性線は前記第１の端子と前記第２の端子との間で複数回互いに交差する、請求項１に記載のインダクター。
【請求項６】
前記伝導性経路は、線形形状を有する、請求項１に記載のインダクター。
【請求項７】
前記伝導性経路は、ループ形状を有する、請求項１に記載のインダクター。
【請求項８】
前記撚り合わされた伝導性線は、該伝導性線が互いに並列に延びる複数のセグメントを備え、該複数の撚り合わされた伝導性線のうちの第１の線が、前記第１の交差領域において該複数の撚り合わされた伝導性線のうちの第２および第３の線の上で交差する、請求項１に記載のインダクター。
【請求項９】
前記撚り合わされた伝導性線は、金属層構造と、ビアとを備えている、請求項８に記載のインダクター。
【請求項１０】
前記集積回路は、交互の金属層およびビア層から形成される誘電層を含み、前記撚り合わされた伝導性線は、該ビア層のうちの少なくとも１つに形成される少なくともいくつかの伝導性構造を含む、請求項１に記載のインダクター。
【請求項１１】
撚り合わされた伝導性線は、該伝導性線が互いに交差する複数の交差領域を含む、請求項１に記載のインダクター。
【請求項１２】
インダクターであって、該インダクターは、
撚り合わされた伝導性線で形成される伝導性経路であって、該撚り合わされた伝導性線は、少なくとも第１および第２の金属層に形成される少なくとも第１の線を含む、伝導性経路と、
少なくとも該第１および第２の金属層に形成される少なくとも第２の線および第３の線と
を備え、
該伝導性経路は、該第１、第２、および第３の線が互いに並列に延びるセグメントを含み、該第１、第２、および第３の線が互いに並列に延びる該セグメントとは異なる交差領域をさらに含み、
該第１の線は、該複数の交差領域のうちの第１の交差領域において該第２および第３の線の上で交差し、
該第２の線は、該複数の交差領域のうちの第２の交差領域において該第１および第３の線の下で交差する、インダクター。
【請求項１３】
前記第１、第２、および第３の線は、前記複数の交差領域において互いに電気的に接続することなく互いに交差する、請求項１２に記載のインダクター。
【請求項１４】
前記撚り合わされた伝導性線は、前記複数の交差領域においてビアと、伝導性交差線セグメントとを含む、請求項１２に記載のインダクター。
【請求項１５】
前記伝導性経路は、線形形状を有する、請求項１２に記載のインダクター。
【請求項１６】
第１のインダクター端子と、
第２のインダクター端子と、
該第１のインダクター端子と第２のインダクター端子との間に延びる伝導性経路と
を備えるインダクターであって、
該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を含み、
該伝導性経路は、該第１、第２、および第３の撚り合わされた伝導性線が互いに並列に延びる第１の部分を含み、
該伝導性経路は、該第１のインダクター端子と第２のインダクター端子との間に複数の交差領域を含み、該複数の交差領域において、該第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差し、
該撚り合わされた伝導性線のうちの第１の伝導性線は、第１の交差領域において残りの伝導性線の上で交差し、
該撚り合わされた伝導性線のうちの第２の伝導性線は、第２の交差領域において残りの伝導性線の下で交差する、インダクター。
【請求項１７】
前記伝導性経路は、集積回路上に金属層およびビア層から形成され、前記第１、第２、および第３の撚り合わされた伝導性線は、該金属層において少なくとも部分的に金属トレースから形成される、請求項１６に記載のインダクター。
【請求項１８】
少なくとも前記第１の伝導性線は、誘電スタックにおける少なくとも３つの金属層において金属トレースから形成される、請求項１７に記載のインダクター。
【請求項１９】
前記伝導性経路は、前記第１のインダクター端子と前記第２のインダクター端子との間に線形形状を有する、請求項１７に記載のインダクター。
【請求項２０】
集積回路上に第１のインダクター端子を提供することと、
該集積回路上に第２のインダクター端子を提供することと、
該集積回路上に該第１のインダクター端子と第２のインダクター端子との間に延びる伝導性経路を提供することと
を包含する方法であって、
該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を含み、
該伝導性経路は、該第１、第２、および第３の撚り合わされた伝導性線が互いに並列に延びる第１の部分を含み、
該撚り合わされた伝導性線は、該第１の部分とは異なる少なくとも第１および第２の交差領域を形成し、
該第１の伝導性線は、該第１の交差領域において該第２および第３の伝導性線の上で交差し、
該第２の伝導性線は、該第２の交差領域において該第１および第３の伝導性線の下で交差する、方法。
【請求項２１】
請求項２０に記載の方法であって、前記伝導性経路を提供することは、前記集積回路上に金属層およびビア層から該伝導性経路を形成することを包含し、該方法は、
該金属層において少なくとも部分的に金属トレースから前記第１、第２、および第３の撚り合わされた伝導性線を形成することをさらに包含する、方法。
【請求項２２】
前記伝導性経路を提供することは、前記第１のインダクター端子と第２のインダクター端子との間で該伝導性経路において前記第１および第２の交差領域を含む複数の交差領域を形成することを包含し、該複数の交差領域において前記第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、請求項２１に記載の方法。
【請求項２３】
前記伝導性経路を提供することは、前記ビア層において少なくとも部分的にビアから該伝導性経路を形成することを包含する、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１１年６月１６日に出願された米国特許出願第１３／１６１，８９３号に対する優先権を主張し、該特許出願は、その全体が参照によって本明細書に援用される。
【背景技術】
【０００２】
（背景）
これは、集積回路に関し、より詳細には、集積回路インダクターに関する。
【０００３】
集積回路にインダクターを形成することは、しばしば必要である。インダクターは、例えばオシレータ、フィルター、および他の回路を形成するために用いられ得る。
【０００４】
比較的低い周波数において、集積回路インダクターは、固体の金属トレースから形成され得る。固体の金属トレースは、直線または螺旋形のインダクター形状で配置され得る。性能は、いくつかの状況において満足のいくものであり得るが、高い周波数における動作は、表皮効果および近接効果により課題を引き起こす。これらの課題は、満足のいくように機能する固体の金属トレースからインダクターを形成することを困難にし得るかまたは不可能にし得る。課題はまた、デバイス形状を縮ませるという継続するニーズによっても引き起こされる。半導体処理技術が進歩すると、半導体製作設計規則によって許容される最大線幅は減少する傾向があり、このことはデバイス上の金属線の最小抵抗を減少させる傾向がある。これは、集積回路インダクター性能に不利に影響を及ぼし得る。
【発明の概要】
【課題を解決するための手段】
【０００５】
（概要）
インダクターは、撚り合わされた伝導性線を含む伝導性経路から形成され得る。伝導性線は、誘電スタックに形成され得る。誘電スタックは、集積回路上に交互の金属層およびビア層から形成され得る。金属層は、パターン線を含む。ビア層は、隣接の金属層からのパターン線を相互に接続するビアを含む。伝導性線は、パターン金属層線およびビアから形成され得る。
【０００６】
撚り合わされた伝導性線は、伝導性経路の長さに沿って互いに並列に延び得る。交差領域において、撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差し得る。
【０００７】
誘電スタックのビア層におけるビアは、撚り合わされた伝導性線におけるトレースを他の金属層における並列トレースに接続し、それによって、線抵抗を減少させるために用いられ得る。ビアはまた、１つの金属層におけるトレースを別の層における交差セグメントに接続するために用いられ得る。
【０００８】
伝導性経路は、一対のインダクター端子間で直線に延びる線形形状を有し得るかまたはループ形状を有し得る。
【０００９】
本発明のさらなる特徴、本発明の性質および様々な利点は、添付の図面および次に述べる好ましい実施形態の詳細な説明からより明らかになる。
【００１０】
例えば、本発明は以下の項目を提供する。
（項目１）
第１の端子と、
第２の端子と、
該第１の端子と第２の端子との間に連結された伝導性経路と
を備え、該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含む、インダクター。
（項目２）
上記撚り合わされた伝導性線は、上記集積回路上に少なくとも１つの金属層から形成された少なくとも第１の伝導性線と、該集積回路上に少なくとも１つの金属層から形成された少なくとも第２の伝導性線とを含む、上記項目のいずれかに記載のインダクター。
（項目３）
上記撚り合わされた伝導性線は、上記集積回路上に少なくとも１つの金属層から形成された少なくとも第３の伝導性線を含む、上記項目のいずれかに記載のインダクター。
（項目４）
上記撚り合わされた伝導性線は、上記集積回路上に金属層から形成された少なくとも第１の伝導性線と、第２の伝導性線と、第３の伝導性線とを含む、上記項目のいずれかに記載のインダクター。
（項目５）
上記撚り合わされた伝導性線は互いに並列に延びる第１の部分を含み、該撚り合わされた伝導性線は互いに交差する第２の部分を含み、該撚り合わされた伝導性線は上記第１の端子と上記第２の端子との間で複数回互いに交差する、上記項目のいずれかに記載のインダクター。
（項目６）
上記伝導性経路は、線形形状を有する、上記項目のいずれかに記載のインダクター。
（項目７）
上記伝導性経路は、ループ形状を有する、上記項目のいずれかに記載のインダクター。
（項目８）
上記撚り合わされた伝導性線は、該伝導性線が互いに並列に延びる複数のセグメントと、一対の伝導性線における第１の線が該撚り合わされた伝導性線において第２の線および第３の線と交差する複数の挿入された交差領域とを備えている、上記項目のいずれかに記載のインダクター。
（項目９）
上記撚り合わされた伝導性線は、金属層構造と、ビアとを備えている、上記項目のいずれかに記載のインダクター。
（項目１０）
上記集積回路は、交互の金属層およびビア層から形成される誘電層を含み、上記撚り合わされた伝導性線は、該ビア層のうちの少なくとも１つに形成される少なくともいくつかの伝導性構造を含む、上記項目のいずれかに記載のインダクター。
（項目１１）
撚り合わされた伝導性線は、該伝導性線が互いに交差する複数の交差領域を含む、上記項目のいずれかに記載のインダクター。
（項目１２）
撚り合わされた伝導性線で形成される伝導性経路を備え、該撚り合わされた伝導性線は、少なくとも第１および第２の金属層に形成される少なくとも第１の線と、少なくとも該第１および第２の金属層に形成される少なくとも第２の線とを含み、該伝導性経路は、該第１および第２の線が互いに並列に延びるセグメントを含み、該第１および第２の線が互いに電気的に接続することなく互いに交差する交差領域を含む、インダクター。
（項目１３）
少なくとも上記第１および第２の金属層に形成される少なくとも第３の線をさらに備え、上記第１、第２、および第３の線は上記セグメントにおいて互いに並列に延び、該第１、第２、および第３の線は、上記交差領域において互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載のインダクター。
（項目１４）
上記撚り合わされた伝導性線は、上記交差領域においてビアと、伝導性交差線セグメントとを含む、上記項目のいずれかに記載のインダクター。
（項目１５）
上記伝導性経路は、線形形状を有する、上記項目のいずれかに記載のインダクター。
（項目１６）
第１のインダクター端子と、
第２のインダクター端子と、
該第１のインダクター端子と第２のインダクター端子との間に延びる伝導性経路と
を備え、該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を含む、インダクター。
（項目１７）
上記伝導性経路は、集積回路上に金属層およびビア層から形成され、上記第１、第２、および第２の撚り合わされた伝導性線は、該金属層において少なくとも部分的に金属トレースから形成され、該伝導性経路は、該第１のインダクター端子と第２のインダクター端子との間に複数の交差領域を含み、該複数の交差領域において、該第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載のインダクター。
（項目１８）
少なくとも上記第１の伝導性線は、誘電スタックにおける少なくとも３つの金属層において金属トレースから形成される、上記項目のいずれかに記載のインダクター。
（項目１９）
上記伝導性経路は、上記第１のインダクター端子と上記第２のインダクター端子との間に線形形状を有する、上記項目のいずれかに記載のインダクター。
（項目２０）
集積回路に第１のインダクター端子を提供することと、
該集積回路に第２のインダクター端子を提供することと、
該第１のインダクター端子と第２のインダクター端子との間に延びる該集積回路に伝導性経路を提供することと
を包含し、該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を包含する、方法。
（項目２１）
項目２０に記載の方法であって、上記伝導性経路を提供することは、上記集積回路上に金属層およびビア層から該伝導性経路を形成することを包含し、該方法は、
該金属層において少なくとも部分的に金属トレースから上記第１、第２、および第３の撚り合わされた伝導性線を形成することを包含する、方法。
（項目２２）
上記伝導性経路を提供することは、上記第１のインダクター端子と第２のインダクター端子との間で該伝導性経路において複数の交差領域を形成することを包含し、該複数の交差領域において上記第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載の方法。
（項目２３）
上記伝導性経路を提供することは、上記ビア層において少なくとも部分的にビアから該伝導性経路を形成することを包含する、上記項目のいずれかに記載の方法。
【００１１】
（開示の摘要）
インダクターは、撚り合わされた伝導性線を含む伝導性経路から形成され得る。伝導性経路に２つ、３つ、または４つ以上の撚り合わされた伝導性線があり得る。伝導性線は、集積回路の誘電スタックに伝導性構造から形成され得る。誘電スタックは、伝導性トレースを含む金属層を含み得、トレースを相互に接続するビアを含むビア層を含み得る。撚り合わされた伝導性線は、金属およびビア層に伝導性構造から形成され得る。交差領域において、伝導性線は、互いに電気的に接続することなく互いに交差し得る。ビアは、トレースの複数の層を一緒に連結して、線抵抗を減少させるために用いられ得る。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の一実施形態に従うインダクターの回路図である。
【図２】図２は、集積回路上に金属の固体ストリップから形成される従来の線形インダクターの上面図である。
【図３】図３は、集積回路上に金属の固体ストリップから形成される従来の螺旋形インダクターの上面図である。
【図４】図４は、導体の抵抗に影響を及ぼす断面積を有する導体のストリップの斜視図である。
【図５】図５は、導体が高い周波数で動作しているときに表皮効果が導体の実効抵抗に衝撃を有するような導体の断面図である。
【図６】図６は、表皮効果および近接効果が伝導性経路の抵抗に衝撃を有するような一対の並列の導体から形成される伝導性経路の断面側面図である。
【図７】図７は、表皮効果および近接効果が伝導性経路の抵抗に衝撃を有するような３つの並列の導体から形成される伝導性経路の断面側面図である。
【図８】図８は、本発明の一実施形態に従う伝導性経路の上面図であり、該伝導性経路は、互いに繰り返し交差し、インダクターを形成する際に用いられ得る一対の並列の撚り合わされた導体から形成されている。
【図９】図９は、本発明の一実施形態に従う伝導性経路であり、該伝導性経路は、互いに繰り返し交差し、インダクターを形成する際に用いられ得る一組の３つの並列の撚り合わされた導体から形成されている。
【図１０】図１０は、本発明の一実施形態に従う伝導性経路の斜視図であり、該伝導性経路は、集積回路上に誘電スタックの複数の層に伝導性トレースから形成された撚り合わされた導体を有する。
【図１１】図１１は、本発明の一実施形態に従う伝導性体経路の斜視図であり、該伝導性経路は、挿入されるビアを用いて一緒に短絡させられた誘電スタックの複数の層に並列のトレースから形成されている一対の撚り合わされた導体を有する。
【図１２】図１２は、本発明の一実施形態に従うタイプの誘電スタックの断面側面図であり、該タイプは、複数の撚り合わされた導体を有する伝導性インダクター経路を形成するためにパターン金属トレースを含み得る。
【図１３】図１３は、本発明の一実施形態に従うグラフであり、該グラフにおいて、抵抗は、異なるタイプの伝導性経路を用いて形成されるインダクターに対する動作周波数の関数としてプロットされている。
【図１４】図１４は、本発明の一実施形態に従うグラフであり、該グラフにおいて、インダクターＱ係数は、異なるタイプの伝導性経路に対する動作周波数の関数としてプロットされている。
【図１５】図１５は、本発明の一実施形態に従う例示的線形インダクターの上面図であり、該線形インダクターは、撚り合わされた導体を有する導体経路から形成される。
【図１６】図１６は、本発明の一実施形態に従う例示的ループ形状のインダクターの上面図であり、該ループ形状のインダクターは、撚り合わされた導体を有する伝導性経路から形成される。
【発明を実施するための形態】
【００１３】
（詳細な説明）
インダクターは、一般的に、集積回路上にフィルター、オシレータおよび他の回路を形成する際に用いられる集積回路に備え付けられる。図１に示されるように、集積回路インダクターは、第１の端子Ａと、第２の端子Ｂとを有し得る。回路において、端子ＡおよびＢは、トランジスタ、抵抗器、コンデンサ、および他の回路網に接続され得る。
【００１４】
インダクターは、一般的に、金属の固体ストリップ（すなわち、集積回路上の誘電スタックにおける固体金属トレース）から形成される。図２は、金属の真直ぐな固体ストリップ（例えば、個体金属トレース）から形成される従来の線形インダクターの上面図である。図３は、金属の固体ストリップから螺旋形のパターンに形成される従来の線形インダクターの上面図である。
【００１５】
インダクターの品質は、インダクターのＱ（品質）係数によって定量化され得る。インダクターに対するＱ係数は、インダクターのインダクタンスＬとインダクターの抵抗Ｒとの比に比例している（端子ＡとＢとの間で測定された場合）。従って、Ｑを最大にするために抵抗Ｒを最小にすることが望ましい。
【００１６】
インダクターの抵抗を低下させる１つの方法は、インダクターを形成する際に用いられる金属トレースの幅を増加させることを伴う。図４に示されるように、金属トレース１４は、幅Ｗ、高さＨおよび長さＬによって特徴付けられ得る。動作中、電流Ｉは、トレース１４の長手方向寸法Ｌに沿って流れる。トレース１４の断面積Ａ（＝高さＨ×幅Ｗ）は、トレース１４の抵抗に反比例している。所与の半導体製作工程およびトレース厚（すなわち、所与の高さＨ）ならびに所与のトレース長さＬに対して、抵抗Ｒは、幅Ｗの値に反比例している。Ｗのより大きい値は、結果としてＲの値の対応する減少をもたらす。
【００１７】
しかしながら、概して、金属トレース幅Ｗが増加させられ得る程度まで実際上の限度がある。これは、商業的に実際上、半導体製作工程がトレース幅を制限する設計規則を有するからである。
【００１８】
抵抗Ｒに影響を与える別の要因は、表皮効果である。高い周波数において、図５における導体１４の断面図において表面領域１６によって例示されるように、信号は、伝導性トレースの外側表面においてのみ伝わる。電流を伝導する際に、より少ない断面積が関係するので、導体１４の抵抗は増加する。
【００１９】
導体１４における信号が伝わる表面層の深さ（すなわち、導体１４に対する表皮深さ）は、信号の周波数の関数である。低い周波数において、表皮効果は無視できるほどわずかであり、表皮深さは導体１４の寸法と比較して大きく、電流は導体１４の大部分を通って均等に流れる。高い周波数（例えば、約３ＧＨｚ〜５０ＧＨｚまたはそれ以上の周波数）において、表皮深さは導体１４の横方向寸法より小さくなり得、従って、表皮効果は抵抗に対して有意な影響を有し得る。高い周波数における表皮効果による抵抗の増加は、導体を用いて形成されるインダクターのＱ値に不利に影響を及ぼし得る。
【００２０】
最大トレース幅に対する設計規則制限を克服し、高い周波数でインダクターを動作させる場合に表皮効果により生じる傾向のある抵抗の増加を最小限にする努力において、従来のインダクターは時々、長手方向スロットを含む。これらのスロットは、複数の並列のトレースにトレースを分離し、複数の並列のトレースの各々は、半導体製作設計規則によって指定される最大トレース幅よりも狭い。図６は、このようにして等しい幅の２つのトレース（１４Ａおよび１４Ｂ）に分割された、図５の導体１４などの導体の断面図である。
【００２１】
図６に示されるように、全幅Ｗ（トレース１４Ａに対するＷ／２＋トレース１４Ｂに対するＷ／２）が一定に維持されている場合でさえ、トレース１４Ａによる場合よりも、トレース１４Ａおよび１４Ｂを通って電流１６が流れるのに利用可能なより大きい表面積となり得る。これは、抵抗Ｒを減少させる傾向がある。しかしながら、スロット１８の導入によって図５の導体１４を並列の導体１４Ａおよび１４Ｂに分割することによって達成されるＲの減少は、電磁界近接効果によって制限される。
【００２２】
近接効果は、表皮効果を受けやすい単一の導体として別個のトレース１４Ａおよび１４Ｂを機能させる。図６に示されるように、トレース１４Ｂに最近接していないトレース１４Ａの表面部分（すなわち、トレース１４Ａの上部表面、左表面および下部表面）は、トレース１４Ｂに最近接しているトレース１４Ａの表面（すなわち、トレース１４Ａの右表面であり、低電流Ｌのみを伝達する）よりも高いレベル（Ｈ）の電流が可能である。同様に、トレース１４Ｂの上部表面、右表面および下部表面は、高い電流量Ｈを伝達し得、一方、トレース１４Ｂの左表面は、低い電流量Ｌのみを伝達し得る。電流Ｌは近接効果により電流Ｈより少ないので、スロット１８によって複数の並列のトレースに導体１４を分割することによる抵抗の予期される減少は、十分には達成されない。
【００２３】
図７に示されるように、複数のスロット１８がある配置（例えば、導体１４が３つの並列のトレース１４−１、１４−２、および１４−３から形成される場合）において、近接効果は、同様にスロット１８を形成する利益を減少させ得る。
【００２４】
近接効果の影響を減少させ、それによって、高い動作周波数においてインダクター性能を高めるために、インダクターは、複数の撚り合わされた伝導性線を含む伝導性経路から形成され得る。伝導性経路は、一対の撚り合わされた伝導性線、３つの撚り合わされた伝導性線、４つの撚り合わされた伝導性線、または５つ以上の撚り合わされた伝導性線を含み得る。伝導性線は、集積回路上に誘電スタックにトレースから形成され得る。誘電スタックの２つ以上の金属層からのトレースが用いられ得る。挿入されるビア層におけるビアは、隣接した金属層においてトレースを相互に接続するために用いられ得る。
【００２５】
図８は、例示的インダクター伝導性経路２０の上面図であり、インダクター伝導性経路２０は、一対の撚り合わされた並列の伝導性線２４から形成されている。図８に示されるように、伝導性経路２０（時々、導体または伝導性線と呼ばれる）は、一対の撚り合わされた伝導性線２４−１および２４−２を含み得る。伝導性線２４−１および２４−２（時々、導体または伝導性経路と呼ばれる）は、集積回路上の誘電スタックの層にトレースから形成され得る。例えば、伝導性線２４は、誘電スタックのＮ番目金属層におけるトレースと、スタックのＮ−１金属層におけるトレースとを含み得る。スタックのＮ−１金属層におけるトレースは、例えば、セグメント２４’などのセグメント下通過（ｐａｓｓ−ｕｎｄｅｒ  ｓｅｇｍｅｎｔ）を形成する際に用いられ得る。ビア２６は、Ｎ番目層およびＮ−１層においてトレースを相互に接続するために用いられ得る。
【００２６】
このタイプの構成を用いて、伝導性線２４−１および２４−２は、コルク抜きの態様で互いの周りに巻きつき、互いに繰り返し交差する。伝導性経路２４において一対のそれぞれのインダクター端子ＡとＢとの間に任意の適切な数のセグメントがあり得る（例えば、２つ以上、３つ以上、４つ以上、５つ以上、１０以上、２０以上、１００以上など）。図８の実施例において、３つのセグメント（セグメント２８、３０、および３２）と、２つの関連する交差領域３４および３６とがある。交差領域３４において、線２４−２は、セグメント２４’を用いて線２４−１の下を通過する。交差領域３６において、線２４−１は、線２４−２の下を通過するセグメント２４’を含む。このパターンは、伝導性経路２４に沿って繰り返し、その結果、線２４−１および２４−２は、互いに繰り返し交差する。
【００２７】
伝導性線２４−１および２４−２の撚り合わされた性質のために、近接効果の影響が減少させられ、伝導性経路２４の抵抗Ｒは減少させられる。これは、図８における伝導性線の縁に隣接したラベル「Ｌ」および「Ｈ」によって例示される。セグメント２８において、線２４−１および２４−２の外縁は、「Ｈ」のラベルが付けられ、線２４−１および２４−２のこれらの部分が、少なくとも近接効果によって影響を及ぼされ、最大の量の電流を伝達することが可能である（すなわち、線のこれらの部分における表皮効果に関連する深さが比較的大きい）ことを示す。線２４−１および２４−２の内縁は、間隙２２（例えば、誘電スタックにおいて酸化ケイ素などの誘電体で削られた間隙）を横切って互いに向かい合う。線２４−１および２４−２の内縁は、「Ｌ」のラベルが付けられ、線２４−１および２４−２のこれらの部分が、どのように近接効果によって不利に影響を及ぼされ、線の「Ｈ」部分よりも少ない電流を伝達することが可能であるか（すなわち、表皮効果に関連する深さが比較的浅いこと）を示す。
【００２８】
伝導性経路２４の連続するセグメント３０において、交差領域３４が存在することにより「Ｈ」および「Ｌ」の任務は、逆にされる。特に、セグメント２８における線２４−２の内側「Ｌ」縁は、セグメント３０において線２４−２の外側「Ｈ」縁になる。同様に、
セグメント２８における線２４−１の内側「Ｌ」縁は、セグメント３０において線２４−１の外側「Ｈ」縁になる。この変換処理は、セグメント３２などのその後のセグメントにおいて繰り返され、伝導性経路２４において近接効果の影響を減少させる。従って、高周波電流を伝達し得る経路２４のトレースにおける導体の体積は増加させられ、抵抗Ｒは減少させられる。
【００２９】
図９は、３線の伝導性経路の上面図である。図９に示されるように、図９の伝導性経路２４は、伝導性線２３−１と、２４−２と、２４−３とを含む。交差セグメント２４’は、線２４−１、２４−２、および２４−３が短絡することなく、互いの上および下で交差することを可能にするために用いられ得る。ビア２６は、誘電スタックにおける異なる相互接続層においてトレースセグメントを相互に接続するために用いられ得る。図９におけるラベル「Ｈ」および「Ｌ」は、図９の３つの導体の撚り合う配置が、どのように近接効果を受けやすいトレースの部分を変換し、従って、伝導性経路２４に対するＲを減少させるかを示す。
【００３０】
図１０は、伝導性経路２４の斜視図であり、伝導性線２４−１および２４−２がどのように集積回路上の誘電スタックにおいて異なる金属層におけるトレースから形成され得るかを示す。（通常、誘電スタックにおける金属層間に挿入される誘電体は、図１０において示されていない）。図１０に示されるように、線２４−１は、誘電スタックの上部層（例えば、Ｎ番目金属層）における金属トレースから形成され得る。線２４−２もまた、誘電スタックの上部金属層における金属トレースから形成され得る。線２４−１および２４−２が互いに電気的に短絡されることなく互いに交差することを可能にするために、線２４−２は、交差領域３４においてセグメント２４’を含み得る。セグメント２４’は、誘電スタックにおける下部金属層（例えば、スタックにおけるＮ−１金属層）に形成され得る。セグメント２４’は、ビア２６を用いて線２４−２のための上部層トレースに接続され得る。このタイプの交差配置は、３つ以上の撚り合わされた伝導性線を含む、図９の経路２４などの伝導性経路に用いられ得る。伝導性経路２４が２つの撚り合わされた伝導性線を有する、図１０の実施例は、単に例示である。
【００３１】
所望により、誘電スタックにおける異なる金属層からの金属トレースは、線抵抗を減少させるために並列に接続され得る。伝導性経路２４が２つの伝導線２４−１および２４−２を有する構成におけるこのタイプの配置の実施例は、図１１に示される。図１１に示されるように、伝導性線２４−１は、上部トレース２４−１Ｔと、下部トレース２４−１Ｂとを含む。トレース２４−１Ｔおよびトレース２４−１Ｂは、線２４−１の長さに沿って一連のビア２６によって並列に接続される。線２４−２は、同様にビアを用いて一緒に短絡される上部金属トレース２４−２Ｔおよび下部金属トレース２４−２Ｂから形成される。
【００３２】
ビア２６を用いて複数の金属層からの金属トレースを並列に接続することによって各伝導性線の抵抗は減少させられ得、伝導性経路２４の全抵抗は減少させられ得る。交差領域３４において、トレースは交差経路を形成するように構成され得る。例えば、トレース２４−１Ｂは間隙を有し得、トレース２４−２Ｂがその間隙を通過し得、トレース２４−２Ｔは間隙を有し得、トレース２４−１Ｔがその間隙を通過し得る。間隙は、伝導性線２４−１および２４−２が、交差領域において電気的に接続されることなく互いに交差することを可能にする。図１１の実施例において、２線構成を用いて例示されているが、図９の経路２４などの３つ以上の撚り合わされた導体を有する伝導性経路２４はまた、所望により、複数の金属層からのトレースを並列に一緒にして短絡することによって形成される伝導性線が備え付けられ得る。
【００３３】
図１２は、集積回路上の誘電スタックの断面側面図である。図１２の金属層およびビア層は、２つ、３つ、または４つ以上の撚り合わされた伝導性線を有する経路２４などの伝導性経路を形成する際に用いられ得る。
【００３４】
図１２に示されるように、集積回路１１０は、回路網４６を含み得る。回路網４６は、集積回路基板４４内に形成され得る。回路網４６は、例えば金属酸化物半導体トランジスタおよび他の回路要素を含み得る。基板４４は、ケイ素などの半導体から形成され得る（例えば、基板４４は、シリコンウェハの一部であり得る）。
【００３５】
誘電スタック４２は、基板４４の表面に形成され得る。誘電スタックは、金属層Ｍ（Ｎ）、Ｍ（Ｎ−１）、Ｍ（Ｎ−２）など、および挿入されたビア層Ｖ（Ｎ）、Ｖ（Ｎ−１）、Ｖ（Ｎ−２）などの層を含み得る。スタック４２の最上部層（ＰＡＤ）は、時々入力−出力パッドを形成する際に用いられ得、従って時々誘電スタック４２のパッド層と呼ばれ得る。
【００３６】
誘電スタック４２の層の各々は、典型的には、主として二酸化ケイ素または他の誘電体５２などの絶縁体から形成される。金属層Ｍは、誘電体５２の領域によって互いに分離された金属線５０などのパターン金属構造を含み得る。ビア層Ｖは、誘電体５２の領域によって分離された伝導性ビア４０を含み得る。パッド層ＰＡＤは、構造４８などの伝導性構造を含み得る（例えば、入力−出力パッドの一部、伝導性線の一部など）。（伝導性経路２４において線２４−１、２４−２、および２４−３として働き得る）金属線５０は、銅などの金属から形成される。パッド層ＰＡＤにおける構造は、アルミニウムなどの金属から形成され得る。（伝導性経路２４においてビア２６として働き得る）ビア４０は、タングステンまたは他の金属から形成され得る。他の金属および伝導性材料はまた、所望により、金属構造５０、ビア４０、およびパッド層構造４８を形成するために用いられ得る。
【００３７】
例示的構造５４によって示されるように、複数の金属層５０およびパッド構造４８は、挿入されたビア４０の層を用いて互いに電気的に接続され得る。例示的構造５６によって示されるように、パッド層構造４８は、所望により省かれ得る。点５８によって示されるように、構造５４および５６などの構造に任意の適切な数の金属層Ｍがあり得る。
【００３８】
スタック４２の層は、集積回路１１０上にインダクターに対して伝導性経路２４を形成する際に用いられ得る。例えば、伝導性線２４は、金属層Ｍ（Ｎ）、Ｍ（Ｎ−１）などに金属トレース５０から形成され得る。特に、トレース２４−１Ｔおよび２４−２Ｔは、層Ｍ（Ｎ）に金属線５０から形成され得、トレース２４−１Ｂおよび２４−２Ｂは、層Ｍ（Ｎ−１）に金属線から形成され得、これらのトレースは、ビア４０によって相互に接続され得る（すなわち、図１２の誘電スタック４２のビア４０は、伝導性経路２４におけるビア２６として働き得る）。所望により、層Ｍ（Ｎ−２）などの追加の金属層からのトレースは、抵抗をさらに減少させるために他のトレースと並行して接続され得る。
【００３９】
図１３は、シミュレーション結果のグラフであり、このグラフにおいて、インダクターに対する伝導性経路の抵抗Ｒは、伝導性経路の３つの異なる構成に対する動作信号周波数ｆの関数としてプロットされた。抵抗Ｒは、ｆ１〜ｆ２（例えば、約３ＧＨｚ〜５０ＧＨｚ）の周波数範囲にわたりプロットされた。線２０４は、スロットのない固体（長方形）の伝導性経路の性能に対応する。線２０６は、表皮効果をなくすことを助ける長手方向スロットを有する伝導性経路の性能に対応する。図１３のグラフが実証するように、伝導性経路にスロットを含めることは、高い動作周波数における表皮効果の影響のいくらかを軽減することによって、固体伝導性経路に対して抵抗Ｒを低下させることを助け得る。線２００は、撚り合わされた導体を有する伝導性経路に対応する（例えば、３つの撚り合わされた伝導性線）。線２００に対応する伝導性経路における伝導性線の撚り合わされた性質は、近接効果を減少させることを助け、従って、固体（線２０４）構成およびスロットのある（線２０２）構成の両方よりも多く抵抗Ｒを減少させる。
【００４０】
図１４は、シミュレーション結果のグラフであり、このグラフにおいて、インダクター品質係数Ｑは、図１３に関連する３つの伝導性経路から形成されるインダクターに対する周波数の関数としてプロットされた。曲線２０６は、固体トレースに対する品質係数のプロットである。曲線２０８は、長手方向スロットを有する伝導性経路に対する品質係数Ｑのプロットである。曲線２１０は、撚り合わされた伝導性線を有する伝導性経路に対する品質係数Ｑのプロットである。図１４のグラフが実証するように、Ｑの大きさは、固体の導体から形成されるインダクターに対して最低である（線２０６）。スロットのある導体から形成されるインダクター（線２０８）は、固体の導体インダクターよりも良いＱ値を有する。線２１０は、撚り合わされた伝導性線から形成されるインダクターに対応するが、近接効果の減少により固体の導体およびスロットのある導体のいずれよりも良いＱ値を示す。
【００４１】
撚り合わされた伝導性線を有する伝導性経路２４から形成されるインダクターは、任意の適切な形状で形成され得る。図１５は、例示的線形インダクターの上面図であり、この上面図において、伝導性経路２４は、インダクター端子Ａとインダクター端子Ｂとの間に直線で形成される。図１６は、伝導性経路２４がループ形状を有する例示的螺旋形（ループ形状）インダクターの上面図である。図１６の例示的インダクターは、単一のループを有するが、所望により、複数のループを有する螺旋形インダクター形状が用いられ得る。図１５および図１６の伝導性経路２４における撚り合わされた伝導性線は、２つの撚り合わされた伝導性線、３つの撚り合わされた伝導性線、または４つ以上の撚り合わされた伝導性線を有するセグメントを含み得る。インダクターの部分はまた、他の構成の伝導性経路（例えば、固体線、スロットのある線など）を用い得る。図１６に示されるタイプのループ形状の伝導性経路は、長方形ループ、円形ループ、八角形ループ、または湾曲したセグメントと真直ぐなセグメントとの他の組み合わせを有するループを有し得る。
【００４２】
（追加の実施形態）
追加の実施形態１．第１の端子と、第２の端子と、該第１の端子と第２の端子との間に連結された伝導性経路とを備え、該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含む、インダクター。
【００４３】
追加の実施形態２．上記撚り合わされた伝導性線は、上記集積回路上に少なくとも１つの金属層から形成された少なくとも第１の伝導性線と、該集積回路上に少なくとも１つの金属層から形成された少なくとも第２の伝導性線とを含む、追加の実施形態１に規定されるインダクター。
【００４４】
追加の実施形態３．上記撚り合わされた伝導性線は、上記集積回路上に少なくとも１つの金属層から形成された少なくとも第３の伝導性線を含む、追加の実施形態２に規定されるインダクター。
【００４５】
追加の実施形態４．上記撚り合わされた伝導性線は、上記集積回路上に金属層から形成された少なくとも第１の伝導性線と、第２の伝導性線と、第３の伝導性線とを含む、追加の実施形態１に規定されるインダクター。
【００４６】
追加の実施形態５．上記撚り合わされた伝導性線は互いに並列に延びる第１の部分を含み、該撚り合わされた伝導性線は互いに交差する第２の部分を含み、該撚り合わされた伝導性線は上記第１の端子と上記第２の端子との間で複数回互いに交差する、追加の実施形態１に規定されるインダクター。
【００４７】
追加の実施形態６．上記伝導性経路は、線形形状を有する、追加の実施形態１に規定されるインダクター。
【００４８】
追加の実施形態７．上記伝導性経路は、ループ形状を有する、追加の実施形態１に規定されるインダクター。
【００４９】
追加の実施形態８．上記撚り合わされた伝導性線は、該伝導性線が互いに並列に延びる複数のセグメントと、一対の伝導性線における第１の線が該撚り合わされた伝導性線において第２の線および第３の線と交差する複数の挿入された交差領域とを備えている、追加の実施形態１に規定されるインダクター。
【００５０】
追加の実施形態９．上記撚り合わされた伝導性線は、金属層構造と、ビアとを備えている、追加の実施形態８に規定されるインダクター。
【００５１】
追加の実施形態１０．上記集積回路は、交互の金属層およびビア層から形成される誘電層を含み、上記撚り合わされた伝導性線は、該ビア層のうちの少なくとも１つに形成される少なくともいくつかの伝導性構造を含む、追加の実施形態９に規定されるインダクター。
【００５２】
追加の実施形態１１．撚り合わされた伝導性線は、該伝導性線が互いに交差する複数の交差領域を含む、追加の実施形態１に規定されるインダクター。
【００５３】
追加の実施形態１２．撚り合わされた伝導性線で形成される伝導性経路を備え、該撚り合わされた伝導性線は、少なくとも第１および第２の金属層に形成される少なくとも第１の線と、
少なくとも該第１および第２の金属層に形成される少なくとも第２の線とを含み、該伝導性経路は、該第１および第２の線が互いに並列に延びるセグメントを含み、該第１および第２の線が互いに電気的に接続することなく互いに交差する交差領域を含む、インダクター。
【００５４】
追加の実施形態１３．少なくとも上記第１および第２の金属層に形成される少なくとも第３の線をさらに備え、上記第１、第２、および第３の線は上記セグメントにおいて互いに並列に延び、該第１、第２、および第３の線は、上記交差領域において互いに電気的に接続することなく互いに交差する、追加の実施形態１２に規定されるインダクター。
【００５５】
追加の実施形態１４．上記撚り合わされた伝導性線は、上記交差領域においてビアと、伝導性交差線セグメントとを含む、追加の実施形態１２に規定されるインダクター。
【００５６】
追加の実施形態１５．上記伝導性経路は、線形形状を有する、追加の実施形態１２に規定されるインダクター。
【００５７】
追加の実施形態１６．第１のインダクター端子と、第２のインダクター端子と、該第１のインダクター端子と第２のインダクター端子との間に延びる伝導性経路とを備え、該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を含む、インダクター。
【００５８】
追加の実施形態１７．上記伝導性経路は、集積回路上に金属層およびビア層から形成され、上記第１、第２、および第２の撚り合わされた伝導性線は、該金属層において少なくとも部分的に金属トレースから形成され、該伝導性経路は、該第１のインダクター端子と第２のインダクター端子との間に複数の交差領域を含み、該複数の交差領域において、該第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、追加の実施形態１６に規定されるインダクター。
【００５９】
追加の実施形態１８．少なくとも上記第１の伝導性線は、誘電スタックにおける少なくとも３つの金属層において金属トレースから形成される、追加の実施形態１７に規定されるインダクター。
【００６０】
追加の実施形態１９．上記伝導性経路は、上記第１のインダクター端子と上記第２のインダクター端子との間に線形形状を有する、追加の実施形態１７に規定される集積回路。
【００６１】
追加の実施形態２０．集積回路に第１のインダクター端子を提供することと、集積回路に第２のインダクター端子を提供することと、該第１のインダクター端子と第２のインダクター端子との間に延びる該集積回路に伝導性経路を提供することとを包含し、該伝導性経路は、少なくとも第１、第２、および第３の撚り合わされた伝導性線を包含する、方法。
【００６２】
追加の実施形態２１．追加の実施形態２０に規定される方法であって、上記伝導性経路を提供することは、上記集積回路上に金属層およびビア層から該伝導性経路を形成することを包含し、該方法は、該金属層において少なくとも部分的に金属トレースから上記第１、第２、および第３の撚り合わされた伝導性線を形成することを包含する、方法。
【００６３】
追加の実施形態２２．上記伝導性経路を提供することは、上記第１のインダクター端子と第２のインダクター端子との間で該伝導性経路において複数の交差領域を形成することを包含し、該複数の交差領域において前記第１、第２、および第３の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、追加の実施形態２１に規定される方法。
【００６４】
追加の実施形態２３．上記伝導性経路を提供することは、上記ビア層において少なくとも部分的にビアから該伝導性経路を形成することを包含する、追加の実施形態２１に記載の方法。
【００６５】
上述のことは、本発明の原理の単なる例示であり、本発明の範囲および精神から逸脱することなく様々な修正が当業者によってなされ得る。
【符号の説明】
【００６６】
１４  金属トレース、導体
１６  表面領域
１８  スロット
２４  伝導性経路
２６  ビア
２８  セグメント
３４  交差領域
４４  基板
４６  回路網
４８  パッド構造
５４  構造
【図１】
0006018423.tif 000002
【図２】
0006018423.tif 000003
【図３】
0006018423.tif 000004
【図４】
0006018423.tif 000005
【図５】
0006018423.tif 000006
【図６】
0006018423.tif 000007
【図７】
0006018423.tif 000008
【図８】
0006018423.tif 000009
【図９】
0006018423.tif 000010
【図１０】
0006018423.tif 000011
【図１１】
0006018423.tif 000012
【図１２】
0006018423.tif 000013
【図１３】
0006018423.tif 000014
【図１４】
0006018423.tif 000015
【図１５】
0006018423.tif 000016
【図１６】
0006018423.tif 000017