(57)【特許請求の範囲】
【請求項１】
ソース端子とゲート端子が接続されたデプレッション型ＭＯＳトランジスタと、該デプレッション型ＭＯＳトランジスタと同じ導電型の第１および第２のエンハンスメント型ＭＯＳトランジスタと、前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子に接続された負荷と、
を有し、
前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子と前記デプレッション型ＭＯＳトランジスタのドレイン端子とが接続され、
前記デプレッション型ＭＯＳトランジスタの基板が基準電位に接続されるとともに、前記デプレッション型ＭＯＳトランジスタのソース端子と前記基準電位との間に負の温度係数をもつ第１の定電圧が印加され、
前記第１のエンハンスメント型ＭＯＳトランジスタと前記第２のエンハンスメント型ＭＯＳトランジスタのゲート端子に第２の定電圧が印加され、
前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子の電位と、前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子の電位とを比較して過電流を検出することを特徴とする過電流検出回路。
【請求項２】
前記第１の定電圧が１つのダイオードもしくは直列接続された複数のダイオードの順方向電圧であることを特徴とする請求項１に記載の過電流検出回路。
【請求項３】
前記１つのダイオードもしくは直列接続された複数のダイオードのアノード端が前記デプレッション型ＭＯＳトランジスタのソース端子に接続され、カソード端が前記基準電位に接続されていることを特徴とする請求項２に記載の過電流検出回路。
【請求項４】
前記第１のエンハンスメント型ＭＯＳトランジスタ、前記第２のエンハンスメント型ＭＯＳトランジスタおよび前記デプレッション型ＭＯＳトランジスタがＮチャネルＭＯＳトランジスタであり、前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子の電位が前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子の電位を上回ったときに過電流とすることを特徴とする請求項１ないし３のいずれか１項に記載の過電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度変化の影響を受けにくい過電流検出回路に関する。
【背景技術】
【０００２】
負荷に電力を供給する装置では、短絡事故などを防止するために、過電流検出回路を設けることが多い。過電流検出回路では、過電流か否かを判断する基準としての基準電流もしくは基準電圧を設け、負荷に流れる電流（以下、単に負荷電流という）もしくはその電流値を表わす電圧信号を検出して、基準電流もしくは基準電圧と比較することが行われる。図２に、従来の過電流検出回路の構成例を示す。
【０００３】
図２において、ＮＭ１，ＮＭ２はエンハンスメント型ＮチャネルＭＯＳトランジスタ、ＤＮＭ１はデプレッション型ＮチャネルＭＯＳトランジスタであり、デプレッション型トランジスタＤＮＭ１のゲート端子，ソース端子および基板は基準電位（ＧＮＤ）に接続されている。１０は負荷、２０はコンパレータ、３０は制御回路、４０はドライブ回路、ＶＢは過電流検出回路の電源電圧である。エンハンスメント型ＮチャネルＭＯＳトランジスタＮＭ１（以下、単にトランジスタＮＭ１ともいう。）とデプレッション型ＮチャネルＭＯＳトランジスタＤＮＭ１（以下、単にデプレッション型トランジスタＤＮＭ１ともいう。）は基準電圧回路１００を構成している。
【０００４】
まず、基準電圧回路１００について説明する。デプレッション型トランジスタＤＮＭ１はゲート端子とソース端子が接続されているので、ゲート・ソース間電圧ＶＧＳは０Ｖであるが、デプレッション型であるのでドレイン電流が流れる。
【０００５】
デプレッション型ＭＯＳトランジスタの電流特性を図３（ｂ）に示す。図３（ａ）はその測定回路である。図３（ａ）において、可変電圧電源１１０によりデプレッション型ＮチャネルＭＯＳトランジスタＤＮＭのドレイン・ソース間電圧ＶＤＳを変化させたときのデプレッション型ＮチャネルＭＯＳトランジスタＤＮＭのドレイン電流ＩＤを図３（ｂ）に示す。図３（ｂ）に示すように、ＶＧＳ＝０Ｖでもドレイン電流ＩＤが流れ、ドレイン・ソース間電圧ＶＤＳがある程度大きくなって飽和領域になると、ドレイン電流ＩＤはほぼ一定となる。すなわち、ゲート端子とソース端子が接続されているデプレッション型ＮチャネルＭＯＳトランジスタＤＮＭは、ドレイン・ソース間電圧ＶＤＳがある程度大きい領域において、定電流Ｉｏを流す定電流源とみなすことができる。
【０００６】
このように、図２の基準電圧回路１００のデプレッション型トランジスタＤＮＭ１は定電流源とみなすことができるから、トランジスタＮＭ１はその電流値Ｉｏに合わせてゲート・ソース間電圧ＶＧＳが定まる。ＮチャネルＭＯＳトランジスタの電流特性を図４に示すが、飽和領域におけるドレイン電流ＩＤはゲート・ソース間電圧ＶＧＳによって定まり、ＶＧＳが大きいほどドレイン電流ＩＤが大きくなる。通常動作時において、ドライブ回路４０はＨ（High）レベルの定電圧ＶＧＨをエンハンスメント型ＮチャネルＭＯＳトランジスタＮＭ１，ＮＭ２のゲートに印加するので、トランジスタＮＭ１のゲート・ソース間電圧ＶＧＳはドレイン電流ＩＤがＩｏとなる電圧ＶＧＳ（Ｉｏ）となる。ここで、電圧ＶＧＳ（Ｉｏ）はエンハンスメント型ＮチャネルＭＯＳトランジスタＮＭ１の特性によって定まる定電圧となるので、トランジスタＮＭ１のソース端子の電位をＶ１とすると、Ｖ１＝ＶＧＨ−ＶＧＳ（Ｉｏ）という定電圧となり、このＶ１が過電流を判断するための基準電圧となる。
【０００７】
一方、負荷１０に流れる電流（負荷電流）ＩＬはエンハンスメント型ＮチャネルＭＯＳトランジスタＮＭ２（以下、単にトランジスタＮＭ２ともいう。）のゲート・ソース間電圧ＶＧＳによって判断される。すなわち、負荷電流ＩＬはトランジスタＮＭ２に流れる電流でもあり、上記のトランジスタＮＭ１に関する議論と同様に、トランジスタＮＭ２に流れる電流はそのゲート・ソース間電圧ＶＧＳによって決まるからである。ここでトランジスタＮＭ１，ＮＭ２のゲート電位は同じであるので、それぞれのソース電位Ｖ１，Ｖ２を比較することにより両者の電流を比較することができる。
【０００８】
すなわち、トランジスタＮＭ１，ＮＭ２について、ゲート幅以外の特性を揃えるとともに、（トランジスタＮＭ２のゲート幅／トランジスタＮＭ１のゲート幅）＝ｎとしておけば、Ｖ１＝Ｖ２となるとき（過電流検出の境界状態）、ＩＬ＝ｎ×Ｉｏが成立する（トランジスタＮＭ１，ＮＭ２のソース端子、ドレイン端子、ゲート端子および基板の電位がすべて等しいので、両者の電流比はｎとなる）。
【０００９】
また、Ｖ１＜Ｖ２であればトランジスタＮＭ２のゲート・ソース間電圧ＶＧＳがトランジスタＮＭ１のものより小さいので、過電流状態にはなっていないと判断する。また、Ｖ１≧Ｖ２であればトランジスタＮＭ２のゲート・ソース間電圧ＶＧＳがトランジスタＮＭ１のものより大きいので、過電流状態であると判断する。
【００１０】
これより、負荷電流ＩＬの許容最大値をＩＬＭＡＸとすると、Ｉｏ＝ＩＬＭＡＸ／ｎとしておくことにより、定電圧ＶＧＨの値が変動しても、定電圧ＶＧＨの値に関係なく負荷電流ＩＬが許容最大値ＩＬＭＡＸを超えたか否かを判断することができる。
【００１１】
Ｖ１≧Ｖ２となるとコンパレータ２０の出力がＨレベルとなるので、制御回路３０はこれにより過電流状態になったと判断し、エンハンスメント型ＮチャネルＭＯＳトランジスタＮＭ２をオフさせるべく、電圧ＶＧをＬ（Low）レベル（通常は０Ｖ）にするようドライブ回路４０に指示する。
【００１２】
このような過電流検出回路において問題となるのが温度特性である。ＭＯＳトランジスタに流れるドレイン電流ＩＤの温度特性を図５に示す。図５はゲート・ソース間電圧ＶＧＳを一定にしたとき、温度によりドレイン電流ＩＤがどのように変化するかを示したもので、温度が高いほどドレイン電流ＩＤは小さくなる。なお、この傾向は、デプレッション型とエンハンスメント型で同じである。
【００１３】
図２に示す過電流検出回路において、デプレッション型ＮチャネルＭＯＳトランジスタＤＮＭと負荷１０の温度特性は通常一致しないので、温度が変化すると負過電流ＩＬに対する過電流に対する判断基準がＩＬＭＡＸからずれてしまい、これが問題となる。温度が下がるとデプレッション型ＮチャネルＭＯＳトランジスタＤＮＭ１に流れる電流は増大してＩＬＭＡＸ／ｎより大きくなる。過電流検出回路はＩＬＭＡＸより大きい電流と負荷電流ＩＬを比較することになるので、負荷電流ＩＬが許容最大値ＩＬＭＡＸを超えてもまだ過電流と判断されない領域が生じてしまい、安全上問題となる。逆に温度が上がると、過電流ではないのに過電流と判断して、安定な動作に支障が生じる。
【００１４】
ＭＯＳトランジスタの温度特性による不具合を対策する回路の一例として、特許文献１に開示されている定電圧源の構成を図６に示す。図６に示す回路は、図示しない負荷に端子２１０から定電圧Ｖｏｕｔを供給する定電圧電源２００の構成図であり、端子２１０，２２０，２３０，２４０、制御回路２５０、基準電圧発生回路２６０、差動増幅器２７０、抵抗Ｒ１，Ｒ２，Ｒ３、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２および定電流源２８０を有していて、端子２２０，２４０に接続されるＶｉｎ，ＧＮＤを電源として動作する。差動増幅器２７０、抵抗Ｒ１，Ｒ２およびＰチャネルＭＯＳトランジスタＭ１はシリーズレギュレータを構成していて、基準電圧発生回路２６０によって生成される基準電圧Ｖｒｅｆによって定まる電圧Ｖｏｕｔを負荷に供給する。抵抗Ｒ３と定電流源２８０はＰチャネルＭＯＳトランジスタＭ１の基板電圧を生成する回路である。なお、制御回路２５０とＰチャネルＭＯＳトランジスタＭ２は、外部からの信号Ｖｃｅｘに基づき定電圧電源２００をオンオフさせるための回路である。
【００１５】
特許文献１では、温度変化によってＰチャネルＭＯＳトランジスタＭ１の閾値電圧が変化し、これにより低温でＰチャネルＭＯＳトランジスタＭ１の閾値電圧が増加することを問題としている。抵抗Ｒ３と定電流源２８０の直列回路は、これを補償するための回路である。ＭＯＳトランジスタの閾値電圧の温度係数は負であり、温度が低下すると閾値電圧が増加する。
【００１６】
特許文献１では、温度による閾値電圧の変化を、基板電位を変えることで補償している。すなわち、ＰチャネルＭＯＳトランジスタＭ１のソース・基板間電圧（基板バイアス電圧、もしくはバックゲート電圧）Ｖｂを変化させて、基板効果により温度による閾値電圧の変化をキャンセルさせるようにしている。すなわち、抵抗Ｒ３の温度係数を負とし、電流源２８０の温度係数は無視できるものとすると、温度が下がると抵抗Ｒ３の抵抗値が上がるので、ＰチャネルＭＯＳトランジスタＭ１の基板バイアス電圧Ｖｂの絶対値は増大する。すると、これにより閾値電圧が減少して駆動能力の減少が補償されるというものである。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−１６５０７１号公報（段落００１３〜００２９、図１，３など）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図６に示す特許文献１の定電圧源において注意しなければならないのは、基板効果をもたらすために基板に印加する電圧（基板バイアス電圧）が、通常の場合と逆ということである。通常、基板効果をもたらすために基板に印加される電圧（基板バイアス電圧）は、ソース端子の電位を基準としてドレイン端子の電位と逆側の電位となる電圧を印加するが、特許文献１の場合はドレイン端子の電位と同じ側の電圧（すなわちＶｉｎより低い電圧）を印加している。
【００１９】
一方、ＭＯＳトランジスタにおいては、ソース端子と基板間に寄生ダイオードが必然的に形成される。図６のＰチャネルＭＯＳトランジスタＭ１においては、ソース端子がアノード、基板がカソードとなる寄生ダイオードＤｐが形成されていて、特許文献１においては基板バイアス電圧Ｖｂがこの寄生ダイオードＤｐを順方向に印加されることになってしまう。従い、基板バイアス電圧Ｖｂの絶対値は、この寄生ダイオードＤｐの順方向電圧（０．７Ｖ程度）以上にはできない。各種マージンを設けることを考えると、実際に使える電圧範囲は０．７Ｖよりさらに限定され、設計に制約のある使いづらい方式となっている。
【００２０】
この発明は、上記の問題を解決して、温度変化の影響を受けにくく、設計に上記のような制約のない過電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
そこで、上記課題を解決するために、請求項１に係る発明は、ソース端子とゲート端子が接続されたデプレッション型ＭＯＳトランジスタと、該デプレッション型ＭＯＳトランジスタと同じ導電型の第１および第２のエンハンスメント型ＭＯＳトランジスタと、前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子に接続された負荷と、を有し、前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子と前記デプレッション型ＭＯＳトランジスタのドレイン端子とが接続され、前記デプレッション型ＭＯＳトランジスタの基板が基準電位に接続されるとともに、前記デプレッション型ＭＯＳトランジスタのソース端子と前記基準電位との間に負の温度係数をもつ第１の定電圧が印加され、前記第１のエンハンスメント型ＭＯＳトランジスタと前記第２のエンハンスメント型ＭＯＳトランジスタのゲート端子に第２の定電圧が印加され、前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子の電位と、前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子の電位とを比較して過電流を検出する過電流検出回路であることを特徴とする。
【００２２】
請求項２に係る発明は、請求項１に係る発明において、前記第１の定電圧が１つのダイオードもしくは直列接続された複数のダイオードの順方向電圧であることを特徴とする。
請求項３に係る発明は、請求項２に係る発明において、前記１つのダイオードもしくは直列接続された複数のダイオードのアノード端が前記デプレッション型ＭＯＳトランジスタのソース端子に接続され、カソード端が前記基準電位に接続されていることを特徴とする。
【００２３】
請求項４に係る発明は、請求項１ないし３のいずれか１項に係る発明において、前記第１のエンハンスメント型ＭＯＳトランジスタ、前記第２のエンハンスメント型ＭＯＳトランジスタおよび前記デプレッション型ＭＯＳトランジスタがＮチャネルＭＯＳトランジスタであり、前記第１のエンハンスメント型ＭＯＳトランジスタのソース端子の電位が前記第２のエンハンスメント型ＭＯＳトランジスタのソース端子の電位を上回ったときに過電流とすることを特徴とする。
【発明の効果】
【００２４】
この発明の過電流検出回路は、デプレッション型ＭＯＳトランジスタのソース端子と基準電位との間に負の温度係数をもつ定電圧を印加することにより、デプレッション型ＭＯＳトランジスタに負の温度係数をもつ基板バイアス電圧を与え、基板効果の温度特性によりドレイン電流の温度特性を補償して、温度変化の影響を受けにくい過電流検出回路を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る過電流検出回路の構成例を示す図である。
【図２】従来の過電流検出回路の構成例を示すである。
【図３】デプレッション型ＭＯＳトランジスタの電流特性を示す図であり、（ａ）は測定回路図、（ｂ）は特性図である。
【図４】ＮチャネルＭＯＳトランジスタの電流特性を示す図である。
【図５】ＭＯＳトランジスタに流れるドレイン電流ＩＤの温度特性を示す図である。
【図６】特許文献１に開示されている定電圧源の構成を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明を実施するための形態について、図面を参照して詳細に説明する。
図１に、本発明に係る過電流検出回路の構成例を示す。図２と同じ部位には同じ符号を付して、詳細な説明は省略する。
【００２７】
図２に示す過電流検出回路との違いは、基準電圧回路５０であり、図１の基準電圧回路５０と図２の基準電圧回路１００の違いは、図２の基準電圧回路１００にはなかったダイオード列５５を設けたことである。ダイオード列５５は１つないし複数のダイオードが直列接続されたものである。ダイオード列５５のアノード端はデプレッション型トランジスタＤＮＭ１のソース端子に接続されている。ダイオード列５５のカソード端とデプレッション型トランジスタＤＮＭ１の基板は基準電位に接続されている。
【００２８】
ダイオード列５５を構成する各ダイオードの順方向電圧をＶｆ、ダイオード列を構成するダイオードの数をｍ（ｍは１以上の整数）とすると、デプレッション型トランジスタＤＮＭ１の基板バイアス電圧Ｖｂは、Ｖｂ＝ｍ×Ｖｆとなる。ダイオードの順方向電圧Ｖｆは負の温度係数をもつから、基板バイアス電圧Ｖｂも負の温度係数をもつ。
【００２９】
また、この構成では、基板バイアス電圧Ｖｂが大きくなるほどデプレッション型トランジスタＤＮＭ１の閾値電圧が大きくなる。従い、これにより閾値電圧が負の温度係数をもつことに相当する。これより、デプレッション型トランジスタＤＮＭ１に流れる電流は温度により、以下のようになる。
【００３０】
温度が低下→基板バイアス電圧Ｖｂが増大→デプレッション型トランジスタＤＮＭ１の閾値電圧が増大→図５に示すドレイン電流ＩＤの増大傾向を相殺する。
温度が上昇→基板バイアス電圧Ｖｂが減少→デプレッション型トランジスタＤＮＭ１の閾値電圧が減少→図５に示すドレイン電流ＩＤの減少傾向を相殺する。
【００３１】
従い、温度が変化してもＩｏ＝ＩＬＭＡＸ／ｎを保つようフィードバックがかかる形なので、温度変化の影響を受けにくい過電流検出回路を実現することができる。
また、基板バイアス電圧Ｖｂが、ソース端子の電位を基準としてドレイン端子の電位と反対側の電位となっているので、特許文献１の場合と異なり基板バイアス電圧Ｖｂの大きさに制限がなく、設計の自由度が大きい。
【００３２】
なお、本発明はダイオード列５５に限定するものではなく、両端電圧が負の温度特性をもつものならよい。例えば、抵抗値が負の温度特性を持つ抵抗をダイオード列５５に替えてもよい。
【符号の説明】
【００３３】
１０  負荷
２０  コンパレータ
３０  制御回路
４０  ドライブ回路
５０，１００  基準電圧回路
５５  ダイオード列
ＤＮＭ，ＤＮＭ１  デプレッション型ＮチャネルＭＯＳトランジスタ
ＮＭ１，ＮＭ２  エンハンスメント型ＮチャネルＭＯＳトランジスタ
ＶＢ  過電流検出回路の電源電圧
【図１】
0005849585.tif 000002
【図２】
0005849585.tif 000003
【図３】
0005849585.tif 000004
【図４】
0005849585.tif 000005
【図５】
0005849585.tif 000006
【図６】
0005849585.tif 000007