(57)【特許請求の範囲】
【請求項１】
無線通信環境でフラグメント化可能データユニット（ＦＤＵ）を送信する方法であって、
送信デバイスがＦＤＵを固定された個数のフラグメントにフラグメント化するステップと、
前記ＦＤＵのフラグメントを媒体接続制御（ＭＡＣ）プロトコルデータユニット（ＰＤＵ）のペイロードでパッキングするステップと、
各ＭＡＣ  ＰＤＵのフラグメンテーション制御（ＦＣ）フィールドとシーケンス番号（ＳＮ）フィールドで、前記フラグメントの各々と関連する制御情報をエンコーディングするステップであって、前記ＦＣフィールドでエンコーディングされた制御情報は、前記ＦＤＵの他のフラグメントに対する前記フラグメントの各々の位置を表し、前記ＳＮフィールドでエンコーディングされた制御情報は、前記フラグメントの各々が属するＦＤＵを識別する、ステップと、
前記ＦＤＵのフラグメントを含むＭＡＣ  ＰＤＵと前記フラグメントの各々と関連する前記制御情報を受信デバイスに送信するステップとを含むことを特徴とする無線通信環境でＦＤＵを送信する方法。
【請求項２】
無線通信環境でフラグメント化可能データユニット（ＦＤＵ）を送信する方法であって、
送信デバイスがＦＤＵを２個あるいはそれ以上のフラグメントにフラグメント化するステップであって、フラグメントの全体個数は閾値と同一であるかまたは小さい、ステップと、
前記ＦＤＵのフラグメントを媒体接続制御（ＭＡＣ）プロトコルデータユニット（ＰＤＵ）のペイロードでパッキングするステップと、
各ＭＡＣ  ＰＤＵのフラグメンテーション制御（ＦＣ）フィールドとシーケンス番号（ＳＮ）フィールドで前記フラグメントの各々と関連する制御情報をエンコーディングするステップであって、前記ＦＣフィールドでエンコーディングされた制御情報は、前記ＦＤＵの他のフラグメントに対する前記フラグメントの各々の位置を示し、前記ＳＮフィールドでエンコーディングされた制御情報は、前記フラグメントの各々が属するＦＤＵを識別する、ステップと、
前記ＦＤＵのフラグメントを含むＭＡＣ  ＰＤＵと前記フラグメントの各々と関連する前記制御情報を受信デバイスに送信するステップとを含むことを特徴とする無線通信環境でＦＤＵを送信する方法。
【請求項３】
前記ＦＤＵを前記固定された個数のフラグメントにフラグメント化するステップは、
各ＦＤＵを（２ｎ−１）個のフラグメントにフラグメント化するステップを含み、‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項１に記載の無線通信環境でＦＤＵを送信する方法。
【請求項４】
前記ＦＤＵのフラグメントは固定されたサイズであるか、または変更可能なサイズであることを特徴とする請求項１又は２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項５】
前記ＦＤＵのフラグメントを前記ＭＡＣ  ＰＤＵのペイロードでパッキングするステップは、
前記ＦＤＵのフラグメントの各々を相異なるＭＡＣ  ＰＤＵのペイロードでパッキングするステップを含むことを特徴とする請求項１又は２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項６】
前記各ＭＡＣ  ＰＤＵのＦＣフィールドで前記制御情報をエンコーディングする場合、前記ＦＣフィールドにおける値０は、前記各ＭＡＣ  ＰＤＵのペイロードがフラグメント化されないＦＤＵを含むことを表し、前記ＦＣフィールドにおける０ではない値Ｘは、前記各ＭＡＣ  ＰＤＵのペイロードが前記ＦＤＵのＸ番目のフラグメントを含むことを示し、Ｘは、１乃至（２ｎ−１）の範囲の整数であることを特徴とする請求項１又は２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項７】
前記ＦＤＵは、ＭＡＣサービスデータユニット（ＭＡＣ  ＳＤＵ）を含むことを特徴とする請求項１又は２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項８】
前記ＦＤＵは、自動反復要求（ＡＲＱ）ブロックを含むことを特徴とする請求項１又は２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項９】
前記閾値は（２ｎ−１）と同一であり、‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１０】
前記各ＭＡＣ  ＰＤＵのＦＣフィールドとＳＮフィールドで前記ＦＤＵの各フラグメントの制御情報をエンコーディングするステップは、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一であるか否かを決定するステップと、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一である場合、前記ＦＤＵの最後のフラグメントを伝達する前記ＭＡＣ  ＰＤＵと関連するＦＣフィールドで（２ｎ−１）と同一な値をエンコーディングするステップと、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一ではない場合、前記ＦＤＵの最後のフラグメントを伝達する前記ＭＡＣ  ＰＤＵの次にＭＡＣヘッダだけを有するＭＡＣ  ＰＤＵを送信するステップとを含み、
前記ＭＡＣヘッダは、前記ＦＤＵの最後のフラグメントを伝達する前記ＭＡＣ  ＰＤＵのＦＣフィールド及びＳＮフィールドでエンコーディングされた制御情報と同一な制御情報を含むことを特徴とする請求項９に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１１】
前記各ＭＡＣ  ＰＤＵのＦＣフィールドとＳＮフィールドで前記ＦＤＵの各フラグメントの制御情報をエンコーディングするステップは、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一であるか否かを決定するステップと、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一である場合、前記ＦＤＵの最後のフラグメントを伝達する前記ＭＡＣ  ＰＤＵと関連するＦＣフィールドで（２ｎ−１）と同一な値をエンコーディングするステップと、
前記ＦＤＵから形成されるフラグメントの全体個数が前記閾値と同一ではない場合、前記ＦＤＵの最後のフラグメントを伝達する前記ＭＡＣ  ＰＤＵの次にＭＡＣヘッダだけを有するＭＡＣ  ＰＤＵを送信するステップとを含み、
前記ＭＡＣヘッダは、（２ｎ−１）と同一な値を有するＦＣフィールドと前記ＦＤＵの最後のフラグメントを伝達するＭＡＣ  ＰＤＵと関連する前記ＳＮフィールドでエンコーディングされるシーケンス番号を有するＳＮフィールドを含むことを特徴とする請求項９に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１２】
前記閾値は、（２ｎ−１）と同一であり、‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１３】
前記ＦＣフィールドの‘ｎ’個のビットは、各々前記ＦＤＵのフラグメントの順序とタイプを表す‘ｎ−１’個の最上位ビット(ＭＳＢ）と、最下位ビット(ＬＳＢ）を含むことを特徴とする請求項１２に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１４】
各ＭＡＣ  ＰＤＵのＦＣフィールドで前記制御情報をエンコーディングするステップで、前記‘ｎ−１’個のＭＳＢにおける値０と前記ＬＳＢにおける値１は、前記ＭＡＣ  ＰＤＵのペイロードが一つあるいはそれ以上のフラグメント化されないＦＤＵを含むことを表すことを特徴とする請求項１３に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１５】
各ＭＡＣ  ＰＤＵのＦＣフィールドで前記制御情報をエンコーディングするステップで、前記‘ｎ−１’個のＭＳＢにおける値Ｘと前記ＬＳＢにおける値０は、前記各ＭＡＣ  ＰＤＵのペイロードが前記ＦＤＵのＸ＋１番目のフラグメントを含むことを示し、
Ｘは、０から（２ｎ−１−２）の範囲の整数であり、Ｘ＋１番目のフラグメントは前記ＦＤＵの最後のフラグメントではないことを特徴とする請求項１３に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１６】
各ＭＡＣ  ＰＤＵのＦＣフィールドで前記制御情報をエンコーディングするステップで、前記‘ｎ−１’個のＭＳＢにおける値Ｘと前記ＬＳＢにおける値０は、前記各ＭＡＣ  ＰＤＵのペイロードが前記ＦＤＵのＸ＋１番目のフラグメントを含むことを示し、
Ｘは、０から（２ｎ−１−１）の範囲の整数であり、Ｘ＋１番目のフラグメントは前記ＦＤＵの最後のフラグメントであることを特徴とする請求項１３に記載の無線通信環境でＦＤＵを送信する方法。
【請求項１７】
送信デバイスから受信されるフラグメント化可能データユニット（ＦＤＵ）のフラグメントから前記ＦＤＵを形成する方法であって、
送信デバイスから前記ＦＤＵのフラグメントと前記フラグメントと関連する制御情報を含む媒体接続制御（ＭＡＣ）プロトコルデータユニット（ＰＤＵ）を受信するステップであって、各ＭＡＣ  ＰＤＵのフラグメンテーション制御（ＦＣ）フィールドで前記制御情報は、前記ＦＤＵの他のフラグメントに対する前記フラグメントの各々の位置を示し、前記各ＭＡＣ  ＰＤＵのシーケンス番号（ＳＮ）フィールドで前記制御情報は、前記フラグメントが属する前記ＦＤＵを識別する、ステップと、
前記受信されたフラグメントの各々と関連する制御情報に基づいて固定された個数のフラグメントが前記送信デバイスから受信されるか否かを決定するステップと、
前記受信されたフラグメントの各々と関連する制御情報を使用して前記ＭＡＣ  ＰＤＵから受信される前記固定された個数のフラグメントから前記ＦＤＵを生成するステップとを含むことを特徴とするＦＤＵを形成する方法。
【請求項１８】
前記受信されたフラグメントの各々と関連する制御情報に基づいて固定された個数のフラグメントが前記送信デバイスから受信されるか否かを決定するステップで、前記フラグメントの固定された個数は（２ｎ−１）と同一であり、前記‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項１７に記載のＦＤＵを形成する方法。
【請求項１９】
送信デバイスから受信されるフラグメント化可能データユニット（ＦＤＵ）のフラグメントからＦＤＵを形成する方法であって、
送信デバイスから前記ＦＤＵのフラグメントと前記フラグメントと関連する制御情報を含む媒体接続制御（ＭＡＣ）プロトコルデータユニット（ＰＤＵ）を受信するステップであって、各ＭＡＣ  ＰＤＵのフラグメンテーション制御（ＦＣ）フィールドで前記制御情報は、前記ＦＤＵの他のフラグメントと関連して前記フラグメントの各々の位置を示し、前記各ＭＡＣ  ＰＤＵのシーケンス番号（ＳＮ）フィールドで前記制御情報は、前記フラグメントが属する前記ＦＤＵを識別する、ステップと、
前記受信されたフラグメントの各々と関連する制御情報に基づいて、前記ＦＤＵのフラグメントの全体集合が前記送信デバイスから受信されるか否かを決定するステップと、
前記受信されたフラグメントの各々と関連する制御情報を使用して前記ＭＡＣ  ＰＤＵで受信される前記フラグメントの全体集合から前記ＦＤＵを生成するステップとを含むことを特徴とするＦＤＵを形成する方法。
【請求項２０】
前記フラグメントの全体集合は、最大（２ｎ−１）個のフラグメントを含み、‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項１９に記載のＦＤＵを形成する方法。
【請求項２１】
前記受信されたフラグメントの各々と関連する制御情報に基づいて、前記ＦＤＵのフラグメントの全体集合が前記送信デバイスから受信されるか否かを決定するステップは、
ＭＡＣヘッダだけを有するＭＡＣ  ＰＤＵを受信するステップと、
前記フラグメントの個数が前記ＭＡＣヘッダだけを有する前記ＭＡＣ  ＰＤＵのヘッダからデコーディングされる前記ＦＣフィールドの値と同一であるか否かを決定するステップとを含むことを特徴とする請求項２０に記載のＦＤＵを形成する方法。
【請求項２２】
前記受信されたフラグメントの各々と関連する制御情報に基づいて、前記ＦＤＵのフラグメントの全体集合が前記送信デバイスから受信されるか否かを決定するステップは、
ＭＡＣヘッダだけを有するＭＡＣ  ＰＤＵを受信するステップと、
前記ＦＤＵのフラグメントの個数が前記ＦＤＵに対したＭＡＣヘッダだけを有する前記ＭＡＣ  ＰＤＵを受信する前に受信される前記ＦＤＵのフラグメントを伝達する前記ＭＡＣ  ＰＤＵのＭＡＣヘッダのＦＣフィールドの値と同一であるか否かを決定するステップとを含むことを特徴とする請求項２０に記載のＦＤＵを形成する方法。
【請求項２３】
前記フラグメントの全体集合は、最大（２ｎ−１）個のフラグメントを含み、‘ｎ’は前記ＦＣフィールドを表現するために使用されるビットの個数と同一であることを特徴とする請求項１９に記載のＦＤＵを形成する方法。
【請求項２４】
前記受信されたフラグメントの各々と関連する制御情報に基づいて、前記ＦＤＵのフラグメントの全体集合が前記送信デバイスから受信されるか否かを決定するステップは、
前記各ＭＡＣ  ＰＤＵのＦＣフィールドで‘ｎ−１’個の最上位ビット(ＭＳＢ）と最下位ビット(ＬＳＢ）に基づいて前記送信デバイスから前記ＦＤＵのフラグメントの全体集合が受信されるか否かを決定するステップを含むことを特徴とする請求項２３に記載のＦＤＵを形成する方法。
【請求項２５】
請求項１乃至１６に記載のいずれか一つの方法を遂行する送信デバイス。
【請求項２６】
請求項１７乃至２４に記載のいずれか一つの方法を遂行する受信デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信技術分野に関し、特に無線通信ネットワークにおいてフラグメント化可能データユニット（fragmentable data unit）を送信及び受信することに関する。
【背景技術】
【０００２】
多様な標準（一例として、国際電気電子技術者協会（Institute of Electronic and Electric Engineers:ＩＥＥＥ）８０２．１６基盤ＷｉＭＡＸと、ＩＥＥＥ８０２．１６ｍに対するそのエボリューション）を基盤とする広域無線ネットワークは、音声と、パケットデータなどのような多様なタイプのサービスを提供する。このような種類のサービスを提供するために、制御情報及びデータパケットが送信デバイスと受信デバイスの間で交換される必要がある。ダウンリンクシナリオ（downlink scenario）で、上記送信デバイスは基地局を含むことができ、上記受信デバイスは移動端末機を含むことができる。アップリンクシナリオ（uplink scenario）で、上記送信デバイスは移動端末機を含むことができ、上記受信デバイスは基地局を含むことができる。
【０００３】
一般的に、サービスデータは多様なタイプのサービスを提供するために、上記送信デバイスで実行される多様なアプリケーションにより生成される。上記サービスデータは、その場合に、接続を確立すると、上記送信デバイスと上記受信デバイスの間で交換される。一般的に、上記接続は接続識別子により識別される。
【０００４】
上記送信デバイスと上記受信デバイスで実行される複数のアプリケーションに属しているサービスユーザデータを伝達するために、上記送信デバイスと受信デバイス間に複数の接続が存在することができる。反対に、上記送信デバイスと上記受信デバイスで実行される複数のアプリケーションに属している上記サービスユーザデータを伝達するために単一の接続が使われることもできる。各接続は多様なアプリケーションから受信される変更可能なサイズのＭＡＣサービスデータユニット（Service Data Unit:ＳＤＵ）を伝達し、サービスユーザデータを含む。
【０００５】
一般的に、上記送信デバイスでＭＡＣ階層は、上位階層プロトコル（layer  protocol）からＭＡＣ ＳＤＵを受信する。上記ＭＡＣ階層は、ＭＡＣ ＳＤＵのサイズ及びＭＡＣ ＰＤＵを送信するのに有用なリソースに基づいて上記ＭＡＣ ＳＤＵをフラグメント化（細分化）することができる。ＡＲＱ接続がイネイブル（enable）される場合、上記ＭＡＣ階層でＡＲＱプロトコルは、ＭＡＣ ＳＤＵ及び/あるいはＭＡＣ ＳＤＵフラグメントからＡＲＱブロックを生成し、固有なシーケンス番号を上記生成されたＡＲＱブロックに割り当てる。上記ＡＲＱブロックは、ＭＡＣプロトコルデータユニット（Protocol Data Unit:ＰＤＵ）のペイロードでパッキングされ、上記ＭＡＣ ＰＤＵは受信デバイスに送信される。一般的に、上記受信デバイスはＡＲＱブロックの受信状態を上記送信デバイスにフィードバック（feedback）する。上記状態に基づいて、上記ＡＲＱプロトコルは、ＡＲＱブロックのサイズと再送信のためのリソースに基づいて上記ＡＲＱブロックをフラグメント化し、上記フラグメント化されたＡＲＱブロックを上記受信機に再送信する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、フラグメント化（fragmentation）の２個のレベルと再組立処理（reassembly processing）は、上記送信デバイス及び受信デバイスで下記のように遂行される。
【０００７】
a）初期送信間のＭＡＣ ＳＤＵのフラグメント化及び再送信間の上記ＭＡＣ ＳＤＵ及び/あるいはＭＡＣ ＳＤＵフラグメントを含むＡＲＱブロックのフラグメント化。
【０００８】
b）上記ＭＡＣ ＰＤＵで受信されるペイロードからの上記フラグメント化されたＡＲＱブロックの再組立及び上記受信されたＡＲＱブロックからの上記ＭＡＣ ＳＤＵの再組立。
【０００９】
上記したような処理機能は上記送信デバイス及び受信デバイスで複雑度を非常に増加させて性能処理量に影響を及ぼすようになる。
【００１０】
また、再送信の間に上記ＡＲＱプロトコルは、各ＡＲＱブロックをＡＲＱサブ-ブロックのサイズに基づいて固定されたサイズのＡＲＱサブ-ブロックに分割し、上記ＡＲＱサブ-ブロック各々にサブ-シーケンス番号を割り当てる。これは初期送信及び再送信間にＭＡＣ ＰＤＵに複数のヘッダを追加させることを要求し、したがって上記送信デバイスと受信デバイスでの処理量に影響を及ぼすようになる。
【課題を解決するための手段】
【００１１】
本発明の一側面によれば、本発明は、無線通信環境でフラグメント化可能データユニット（fragmentable data unit:ＦＤＵ）を送信する方法であって、送信デバイスがＦＤＵを固定された個数のフラグメントにフラグメント化するステップと、上記ＦＤＵのフラグメントを媒体接続制御（medium access control:ＭＡＣ）プロトコルデータユニット（Protocol Data Unit:ＰＤＵ）のペイロードでパッキングするステップと、各ＭＡＣ ＰＤＵのフラグメンテーション制御（fragmentation control:ＦＣ）フィールドとシーケンス番号（sequence number:ＳＮ）フィールドで、上記フラグメントの各々と関連する制御情報をエンコーディングするステップであって、上記ＦＣフィールドでエンコーディングされた制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記ＳＮフィールドでエンコーディングされた制御情報は、上記フラグメントの各々が属するＦＤＵを識別するステップと、上記ＦＤＵのフラグメントを含むＭＡＣ ＰＤＵと上記フラグメントの各々と関連する上記制御情報を受信デバイスに送信するステップとを含むことを特徴とする。
【００１２】
本発明の他の側面によれば、本発明は、送信デバイスであって、プロセッサと、上記プロセッサに結合されるメモリを含み、上記メモリは、ＦＤＵを固定された個数のフラグメントにフラグメント化し、上記ＦＤＵのフラグメントを媒体接続制御プロトコルデータユニットのペイロードでパッキングし、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドとシーケンス番号フィールドで、上記フラグメントの各々と関連する制御情報をエンコーディングし、上記ＦＣフィールドでエンコーディングされた制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記ＳＮフィールドでエンコーディングされた制御情報は、上記フラグメントの各々が属するＦＤＵを識別し、上記ＦＤＵのフラグメントを含むＭＡＣ ＰＤＵと上記フラグメントの各々と関連する上記制御情報を受信デバイスに送信するように構成されるフラグメンテーションモジュールを含むことを特徴とする。
【００１３】
本発明の一側面によれば、本発明は、送信デバイスから受信されるフラグメント化可能データユニットのフラグメントから上記ＦＤＵを形成する方法であって、送信デバイスから上記ＦＤＵのフラグメントと上記フラグメントと関連する制御情報を含む媒体接続制御プロトコルデータユニットを受信するステップであって、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドで上記制御情報は上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記各ＭＡＣ ＰＤＵのシーケンス番号フィールドで上記制御情報は上記フラグメントが属する上記ＦＤＵを識別するステップと、上記受信されたフラグメントの各々と関連する制御情報に基づいて固定された個数のフラグメントが上記送信デバイスから受信されるか否かを決定するステップと、上記受信されたフラグメントの各々と関連する制御情報を使用して上記ＭＡＣ ＰＤＵで受信される上記固定された個数のフラグメントから上記ＦＤＵを生成するステップとを含むことを特徴とする。
【００１４】
本発明の他の側面によれば、本発明は、受信デバイスであって、プロセッサと、上記プロセッサに結合されるメモリを含み、上記メモリは、送信デバイスから上記ＦＤＵのフラグメントと上記フラグメントと関連する制御情報を含む媒体接続制御プロトコルデータユニットを受信し、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドで、上記制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記各ＭＡＣ ＰＤＵのシーケンス番号フィールドで、上記制御情報は、上記フラグメントが属する上記ＦＤＵを識別し、上記受信されたフラグメントの各々と関連する制御情報に基づいて固定された個数のフラグメントが上記送信デバイスから受信されるか否かを決定し、上記受信されたフラグメントの各々と関連する制御情報を使用して上記ＭＡＣ ＰＤＵで受信される上記固定された個数のフラグメントから上記ＦＤＵを生成するように構成される再組立モジュールを含むことを特徴とする。
【００１５】
本発明の一側面によれば、本発明は、無線通信環境でフラグメント化可能データユニットを送信する方法であって、送信デバイスがＦＤＵを２個あるいはそれ以上のフラグメントにフラグメント化するステップであって、フラグメントの全体個数は閾値と同一であるか小いステップと、上記ＦＤＵのフラグメントを媒体接続制御プロトコルデータユニットのペイロードでパッキングするステップと、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドとシーケンス番号フィールドで上記フラグメントの各々と関連する制御情報をエンコーディングするステップであって、上記ＦＣフィールドでエンコーディングされた制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記ＳＮフィールドでエンコーディングされた制御情報は上記フラグメントの各々が属するＦＤＵを識別し、上記ＦＤＵのフラグメントを含むＭＡＣ ＰＤＵと上記フラグメントの各々と関連する上記制御情報を受信デバイスに送信するステップとを含むことを特徴とする。
【００１６】
本発明の他の側面によれば、本発明は、送信デバイスであって、プロセッサと、上記プロセッサに結合されるメモリを含み、上記メモリは、ＦＤＵを２個あるいはそれ以上のフラグメントにフラグメント化し、フラグメントの全体個数は閾値と同一であるか小さく、上記ＦＤＵのフラグメントを媒体接続制御プロトコルデータユニットのペイロードでパッキングし、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドとシーケンス番号フィールドで上記フラグメントの各々と関連する制御情報をエンコーディングし、上記ＦＣフィールドでエンコーディングされた制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの各々の位置を示し、上記ＳＮフィールドでエンコーディングされた制御情報は、上記フラグメントの各々が属するＦＤＵを識別し、上記ＦＤＵのフラグメントを含むＭＡＣ ＰＤＵと上記フラグメントの各々と関連する上記制御情報を受信デバイスに送信するように構成されるフラグメンテーションモジュールを含むことを特徴とする。
【００１７】
本発明の一側面によれば、本発明は、送信デバイスから受信されるフラグメント化可能データユニットのフラグメントからＦＤＵを形成する方法であって、送信デバイスから上記ＦＤＵのフラグメントと上記フラグメントと関連する制御情報を含む媒体接続制御プロトコルデータユニットを受信するステップであって、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドで上記制御情報は、上記ＦＤＵの他のフラグメントと関連して上記フラグメントの各々の位置を示し、上記各ＭＡＣ ＰＤＵのシーケンス番号フィールドで上記制御情報は、上記フラグメントが属する上記ＦＤＵを識別し、上記受信されたフラグメントの各々と関連する制御情報に基づいて上記ＦＤＵのフラグメントの全体集合が上記送信デバイスから受信されるのか否かを決定するステップと、上記受信されたフラグメントの各々と関連する制御情報を使用して上記ＭＡＣ ＰＤＵで受信される上記フラグメントの全体集合から上記ＦＤＵを生成するステップを含むことを特徴とする。
【００１８】
本発明の他の側面によれば、受信デバイスであって、プロセッサと、上記プロセッサに結合されるメモリを含み、上記メモリは、送信デバイスから上記ＦＤＵのフラグメントと上記フラグメントと関連する制御情報を含む媒体接続制御プロトコルデータユニットを受信し、各ＭＡＣ ＰＤＵのフラグメンテーション制御フィールドで、上記制御情報は、上記ＦＤＵの他のフラグメントと関連して上記フラグメントの各々の位置を示し、上記各ＭＡＣ ＰＤＵのシーケンス番号フィールドで、上記制御情報は、上記フラグメントが属する上記ＦＤＵを識別し、上記受信されたフラグメントの各々と関連する制御情報に基づいて上記ＦＤＵのフラグメントの全体集合が上記送信デバイスから受信されるか否かを決定し、上記受信されたフラグメントの各々と関連する制御情報を使用して上記ＭＡＣ ＰＤＵで受信される上記フラグメントの全体集合から上記ＦＤＵを生成するように構成される再組立モジュールを含むことを特徴とする。
【図面の簡単な説明】
【００１９】
【図１】一実施形態による、好ましい無線通信システムのブロックダイヤグラムを示す図である。
【図２】一実施形態による、無線ネットワーク環境でフラグメント化可能データユニットを送信する好ましい方法を示すプロセスフローチャートを示す図である。
【図３】ＦＤＵのフラグメントと関連制御情報を伝達する媒体接続制御プロトコルデータユニットを示す概略的表現を示す図である。
【図４】一実施形態による、上記ＦＤＵのフラグメントの順序を表すためにＭＡＣ ＰＤＵのフラグメンテーション制御フィールドでエンコーディングする制御情報の表形態の表現を示す図である。
【図５】一実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すプロセスフローチャートを示す図である。
【図６】自動反復要求ブロックのフラグメント及び関連制御情報を伝達するＭＡＣ ＰＤＵを示す概略的表現を示す図である。
【図７Ａ】受信デバイスへのＡＲＱブロックの再送信を示す概略的ダイヤグラムを示す図である。
【図７Ｂ】受信デバイスへのＡＲＱブロックの再送信を示す概略的ダイヤグラムを示す図である。
【図８】再送信間のＡＲＱブロックの２ｎ−１個のフラグメントへのフラグメント化及びＭＡＣ ＰＤＵでの上記２ｎ−１個のフラグメントの送信を示す概略的表現を示す図である。
【図９】再送信間のＡＲＱブロックの２ｎ−１個のフラグメントへのフラグメント化及びＭＡＣ ＰＤＵでの上記２ｎ−１個のフラグメントの送信を示す概略的表現を示す図である。
【図１０】ＭＡＣサービスデータユニットのフラグメントと関連制御情報を伝達するＭＡＣ ＰＤＵを示す概略的表現を示す図である。
【図１１】他の実施形態による、上記無線ネットワーク環境でフラグメント化可能データユニットの好ましい送信方法を示すプロセスフローチャートを示す図である。
【図１２Ａ】ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵを表す好ましい方式を示す概略的表現を示す図である。
【図１２Ｂ】ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵを表す好ましい方式を示す概略的表現を示す図である。
【図１２Ｃ】ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵを表す好ましい方式を示す概略的表現を示す図である。
【図１３】さらに他の実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すプロセスフローチャートを示す図である。
【図１４Ａ】再送信間のＡＲＱブロックのフラグメントへのフラグメント化及びＭＡＣ ＰＤＵでの上記フラグメントの送信を示す概略的表現を示す図である。
【図１４Ｂ】再送信間のＡＲＱブロックのフラグメントへのフラグメント化及びＭＡＣ ＰＤＵでの上記フラグメントの送信を示す概略的表現を示す図である。
【図１５】さらに他の実施形態による、無線ネットワーク環境でＦＤＵを送信する好ましい方法を示すプロセスフローチャートを示す図である。
【図１６】他の実施形態による、上記ＦＤＵのフラグメントの順序を表すためにＭＡＣ ＰＤＵのフラグメンテーション制御フィールドでエンコーディングされる制御情報の表形態の表現を示す図である。
【図１７】さらに他の実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すプロセスフローチャートを示す図である。
【図１８】ＡＲＱブロックの上記受信デバイスへの送信を示す概略的表現を示す図である。
【図１９】初期送信及び再送信間のＡＲＱブロックの送信を示す概略的表現を示す図である。
【図２０】非-ＡＲＱ接続に対するＭＡＣ ＳＤＵの上記受信デバイスへの送信を示す概略的表現を示す図である。
【図２１】本発明の実施形態を具現する多様なコンポーネントを示す送信デバイスのブロックダイヤグラムを示す図である。
【図２２】本発明の実施形態を具現する多様なコンポーネントを示す受信デバイスのブロックダイヤグラムを示す図である。
【００２０】
ここで説明される図面は、単に説明だけのために存在するだけであり、どのような方式でも本発明開示の範囲を制限する意図としては存在しない。
【発明を実施するための形態】
【００２１】
本発明は、無線通信環境でフラグメント化可能データユニットを送信及び受信する方法及びシステムを提供する。本発明の実施形態に対する下記の具体的な説明で本出願の一部を形成して、本発明が実行されることができる特定実施形態を説明する方式で図示される添付図面が参照される。これら実施形態は、該当技術分野の当業者が本発明を実行できるように十分に具体的に説明され、また、他の実施形態が使われることができ、本発明の範囲を逸脱することがなく変更が可能であることがわかるはずである。したがって、下記のような具体的な説明は本発明の思想を制限するように使われず、本発明の範囲は添付される請求項だけにより定義される。
【００２２】
図１は、一実施形態による好ましい無線通信システム１００のブロックダイヤグラムを示した図である。図１で、無線通信システム１００は、フラグメンテーションモジュール１０６を有する送信デバイス１０２と、再組立モジュール１０８を含む受信デバイス１０４と、送信デバイス１０２と受信デバイス１０４を通信に関して接続する無線ネットワーク１１０とを含む。一例として、送信デバイス１０２は、基地局あるいは移動電話機のようなユーザ端末機であり得る。また、受信デバイス１０４は、移動電話機のようなユーザ端末機あるいは基地局であり得る。
【００２３】
図１に示したような無線通信環境で、送信デバイス１０２は自動反復要求（Automatic Repeat Request:ＡＲＱ）接続に対するフラグメント化された/フラグメント化されないＡＲＱブロックあるいは非-自動反復要求（non-Automatic Repeat  Request:non-ＡＲＱ）接続に対するフラグメント化された/フラグメント化されない媒体接続制御サービスデータユニットを含むＭＡＣプロトコルデータユニットを受信デバイス１０４に送信する。この場合で、上記ＭＡＣ ＰＤＵは、上記フラグメント化された/フラグメント化されないＡＲＱブロックを伝達し、上記ＡＲＱブロックは、一つあるいはそれ以上のフラグメント化されないＭＡＣ ＳＤＵを含む。
【００２４】
上記両方の場合とも、上記ＭＡＣ ＳＤＵは、上記ＭＡＣ ＰＤＵが上記受信デバイス１０４で受信される場合、受信デバイス１０４により処理されるサービスデータを含む。下記の説明で、用語「ＡＲＱブロック」及び「ＭＡＣ ＳＤＵ」は、一般的にフラグメント化可能データユニットと称する。上記用語ＦＤＵはＡＲＱブロックあるいはＭＡＣ ＳＤＵに限定されず、ＭＡＣ ＰＤＵでフラグメント化でき、ＭＡＣ ＰＤＵでパッキングできるどのデータエンティティ（data entity）でも含むことが分かるはずである。
【００２５】
本発明によれば、送信デバイス１０２でフラグメンテーションモジュール１０６は、上記ＦＤＵを一つあるいはそれ以上のＭＡＣ ＰＤＵでパッキングする上位プロトコル階層（upper protocol layer）からＦＤＵを受信し、上記ＭＡＣ ＰＤＵを受信デバイス１０４に送信する。
【００２６】
上記のような場合で、フラグメンテーションモジュール１０６は、上記ＦＤＵを複数のフラグメントにフラグメント化し、フラグメントを他のＭＡＣ ＰＤＵのペイロードでパッキングする。一実施形態で、上記ＦＤＵは、２ｎ−１個と同一な固定された個数のフラグメントにフラグメント化される。他の実施形態で、上記ＦＤＵから形成されるフラグメントの個数は、最大２ｎ−１個と同一である。さらに他の実施形態で、上記ＦＤＵから形成されるフラグメントの個数は２ｎ−１個と同一である。‘ｎ’はＭＡＣ ＰＤＵのＭＡＣヘッダ（header）でフラグメンテーション制御フィールドを表現するために使われるビットの個数と同一であることに留意すべきである。また、フラグメンテーションモジュール１０６は、上記各ＭＡＣ ＰＤＵのＭＡＣヘッダで制御情報をエンコーディングする。上記制御情報は、上記ＦＤＵの他のフラグメントに対する上記フラグメントの位置と上記フラグメントが属するＦＤＵと関連するシーケンス番号を含むことができる。そして、送信デバイス１０２は上記ＦＤＵのフラグメントと関連制御情報を含む上記ＭＡＣ ＰＤＵを無線ネットワーク１１０を通して受信デバイス１０４に送信する。
【００２７】
受信デバイス１０４で再組立モジュール１０８は、上記ＦＤＵのフラグメントと上記関連制御情報を含むＭＡＣ ＰＤＵを受信する。再組立モジュール１０８は、そうしてから各ＭＡＣ ＰＤＵのＭＡＣヘッダで上記制御情報をデコーディングし、上記デコーディングされた制御情報に基づいて上記ＦＤＵのフラグメントの個数を決定する。したがって、再組立モジュール１０８は、上記ＭＡＣ ＰＤＵのペイロードで受信される上記フラグメントからの上記ＦＤＵを形成する。ＡＲＱイネイブル接続（ＡＲＱ enabled connection）の場合で、再組立モジュール１０８が送信デバイス１０２の一つあるいはそれ以上のフラグメントを受信することに失敗する場合、再組立モジュール１０８は送信デバイス１０２に上記一つあるいはそれ以上のフラグメントを受信することに失敗したことに関連して通報する。上記のような場合で、送信デバイス１０２はＭＡＣ ＰＤＵで上記ＦＤＵのフラグメントを受信デバイス１０４に再送信する。
【００２８】
図２は、一実施形態による、無線ネットワーク環境１００でフラグメント化可能データユニットを送信する好ましい方法を示すフローチャート２００を示す図である。上位プロトコル階層からＦＤＵが受信される場合、各ＦＤＵのサイズはステップ２０２でフラグメンテーションモジュール１０６により決定される。ステップ２０２で、各ＦＤＵはフラグメンテーションモジュール１０６により固定された（２ｎ−１）個のフラグメントにフラグメント化される。上記ＦＤＵから形成されたフラグメントのサイズの合計はＦＤＵの全体サイズと同一であることがわかる。上記‘ｎ’の値は、媒体接続制御プロトコルデータユニットのＭＡＣヘッダでフラグメンテーション制御フィールドのサイズを表現するために使われるビットの個数と同一である。上記ＦＤＵのフラグメントのサイズは同一または相異なることもあり得るが、上記フラグメントの全体サイズは全体ＦＤＵのサイズと同一であることに留意すべきである。
【００２９】
ステップ２０４で、上記ＦＤＵのフラグメントの各々は相異なるＭＡＣ ＰＤＵのペイロードでパッキングされる。ステップ２０６で、各フラグメントと関連する制御情報は上記各ＭＡＣ ＰＤＵのＦＣフィールド及びＳＮフィールドでエンコーディングされる。上記ＦＣフィールドでエンコーディングされた制御情報は、上記ＦＤＵの他のフラグメントに対する上記各フラグメントの位置を表す。上記ＦＣフィールドでエンコーディングされる好ましい制御情報が図４に示されている。図４を参照すれば、ゼロ（０）と同一な上記制御情報は、一つあるいはそれ以上のフラグメント化されないＦＤＵが上記ＭＡＣ ＰＤＵのペイロードでパッキングされたことを表す。上記ＦＣフィールドがゼロではない（non-zero）値Ｘを含む場合、これは上記ペイロードが上記ＦＤＵのＸ番目のフラグメントを含むことを表し、Ｘは、１から２ｎ−１の範囲の整数である。一例として、上記ＦＣフィールドが‘１’と同一な値を含む場合、これは上記ペイロードが上記ＦＤＵの一番目のフラグメントを含むことを表す。上記ＦＣフィールドが２ｎ−１と同一な値を含む場合、これは上記ペイロードが上記ＦＤＵの最後のフラグメントを含むことを表す。
【００３０】
上記ＳＮフィールドでエンコーディングされる上記制御情報は、各フラグメントが属する上記ＦＤＵを識別することに役立つ。好ましいある具現で、上記ＳＮフィールドでエンコーディングされる制御情報は、上記各フラグメントが属する上記ＦＤＵと関連するシーケンス番号を含む。追加的に、長さ情報は上記ＭＡＣ ＰＤＵの長さを表すために上記ＭＡＣヘッダの長さフィールドでエンコーディングされる。ステップ２０８で、上記ＦＤＵのフラグメントと上記関連制御情報を含むＭＡＣ ＰＤＵは受信デバイス１０４に送信される。
【００３１】
図３は、ＦＤＵ３０６のフラグメント３０４Ａ−Ｎと関連制御情報を伝達するＭＡＣ ＰＤＵ３０２Ａ−Ｎを示す概略的表現３００を示す図である。ＭＡＣ ＰＤＵ３０２Ａ−Ｎ各々は、ＭＡＣヘッダ３０８とペイロード３１０を含む。ＦＤＵ３０６をフラグメント化する場合、フラグメント３０４Ａ−Ｎは各ＭＡＣ ＰＤＵ３０２Ａ−Ｎのペイロード３１０でパッキングされ、フラグメント３０４Ａ−Ｎ各々に対応する上記制御情報は、各ＭＡＣ ＰＤＵ３０２Ａ−ＮのＭＡＣヘッダ３０８でエンコーディングされる。上述した通り、各フラグメント３０４Ａ−Ｎの位置を表す制御情報は、ＭＡＣヘッダ３０８のＦＣフィールドでエンコーディングされ、各フラグメント３０４Ａ−Ｎと関連するＦＤＵ３０６を識別する制御情報は、ＭＡＣヘッダ３０８のＳＮフィールドでエンコーディングされる。分かるように、ＭＡＣ ＰＤＵ３０２Ａ−Ｎでパッキングされたフラグメント３０４Ａ−Ｎの全体サイズはＦＤＵ３０６のサイズと同一である。
【００３２】
図５は、一実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すフローチャート５００を示す図である。ステップ５０２で、ＦＤＵのフラグメントと関連制御情報を含むＭＡＣ ＰＤＵはネットワーク１００を通して送信デバイス１０２から受信される。上記ＦＤＵが送信デバイス１０２で２ｎ−１個のフラグメントにフラグメント化されるために、ステップ５０４で、再組立モジュール１０８により送信デバイス１０２から全体２ｎ−１個のフラグメントが受信されるか否かが決定される。送信デバイス１０２から２ｎ−１個のフラグメントが上記ＭＡＣ ＰＤＵで受信される場合、ステップ５０６で、ＦＤＵは上記各制御情報を使用して上記ＭＡＣ ＰＤＵでパッキングされた２ｎ−１個のフラグメントから生成される。上記ＦＤＵがサイズにおいて変更可能であり、ＦＤＵのサイズが受信デバイス１０４に知られていないために、受信デバイス１０４は上記ＦＤＵのフラグメント化の場合で上記ＦＤＵを形成するように２ｎ−１個のフラグメントを結合する。上記全体２ｎ−１個のフラグメントが受信されない場合、ステッ５０８で、受信デバイス１０４は上記ＦＤＵを生成する前に上記ＦＤＵのペンディングフラグメントを待機する。
【００３３】
図６は、ＡＲＱブロック６０６のフラグメント６０４Ａ−Ｎと関連制御情報を含むＭＡＣ ＰＤＵ６０２Ａ−Ｎを示す概略的表現６００を示す図である。特に、概略的表現６００は、ＦＤＵが一つあるいはそれ以上のフラグメント化されないＭＡＣ ＳＤＵから構成されるＡＲＱブロック６０６である場合を示す。一般的に、ＡＲＱブロック６０６は送信に有用なリソースに基づいて２個あるいはそれ以上のフラグメントにフラグメント化される。本発明によれば、ＡＲＱブロック６０６は２ｎ−１個のフラグメントにフラグメント化される。上記２ｎ−１個のフラグメントの各々は相異なるサイズまたは同一なサイズであり得る。
【００３４】
図示されるように、ＭＡＣ ＰＤＵ６０２Ａ−Ｎ各々はＭＡＣヘッダ６０８とペイロード６１０を含む。ＡＲＱブロック６０６をフラグメント化する場合、フラグメント６０４Ａ−Ｎは各ＭＡＣ ＰＤＵ６０２Ａ−Ｎのペイロード６１０でパッキングされ、フラグメント６０４Ａ−Ｎ各々に対応する上記制御情報は各ＭＡＣ ＰＤＵ６０２Ａ−ＮのＭＡＣヘッダ６０８でエンコーディングされる。上述した通り、各フラグメント６０４Ａ−Ｎの位置を表す制御情報は、ＭＡＣヘッダ６０８のＦＣフィールドでエンコーディングされる。好ましいある具現で、上記制御情報は、上記ペイロードがＡＲＱブロック６０６のＸ番目のフラグメントを表す０ではない値Ｘを含み、‘Ｘ’は、１から２ｎ−１範囲の整数である。したがって、受信デバイス１０４はＭＡＣ ＰＤＵ１００２Ａ−Ｎを受信する場合、上記値‘Ｘ’からＡＲＱブロック６０６のフラグメントの順序（order）を決定できる。追加的に、各フラグメント６０４Ａ−Ｎが属するＡＲＱブロック６０６を識別する制御情報は、ＭＡＣヘッダ６０８のＳＮフィールドでエンコーディングされる。好ましいある具現で、ＡＲＱブロック６０６を識別する制御情報は、ＡＲＱブロック６０６に割り当てられるシーケンス番号を含む。
【００３５】
ＦＣフィールドのサイズを表現するために使われるビットの個数（ｎ）は‘２’であり、ＡＲＱブロック６０６のシーケンス番号はＳＮ＃ｘであると考慮する。上記のような場合で、ＡＲＱブロック６０６は２ｎ−１個のフラグメントにフラグメント化され（すなわち、３個のフラグメント）、各々のサイズはｐ、ｑ、ｒバイトである。フラグメント６０４Ａ、６０４Ｂ、６０４Ｃは、ＭＡＣ ＰＤＵ６０２Ａ、６０２Ｂ、６０２Ｃのペイロード６１０でパッキングされる。上記フラグメントの順序（すなわち、０ｂ０１、０ｂ１０、０ｂ１１）を表すフラグメント６０４Ａ、６０４Ｂ、６０４Ｃに対する制御情報は、ＭＡＣ ＰＤＵ６０２Ａ、６０２Ｂ、６０２ＣのＭＡＣヘッダ６０８でエンコーディングされる。また、フラグメント６０４Ａ、６０４Ｂ、６０４Ｃが属しているＡＲＱブロック６０６を識別する上記シーケンス番号‘Ｘ’はＭＡＣ ＰＤＵ６０２Ａ、６０２Ｂ、６０２ＣのＭＡＣヘッダ６０８でエンコーディングされる。
【００３６】
図７Ａ及び図７Ｂは、受信デバイス１０４に対したＡＲＱブロックの再送信を示す概略的ダイヤグラム７００、７５０を示す図である。ＡＲＱブロック６０６の全てのフラグメントが受信デバイス１０４により受信されない場合、送信デバイス１０２は、図７Ａ及び図７Ｂに示されるようにＡＲＱブロック６０６のフラグメントを再送信する。
【００３７】
図７Ａに示されるように、フラグメンテーションモジュール１０６は、フラグメント６０４Ａ、６０４Ｂ、６０４Ｃを再配列せずにＭＡＣ ＰＤＵ３０２Ａ−ＣでＡＲＱブロック６０６のフラグメント６０４Ａ、６０４Ｂ、６０４Ｃを受信デバイス１０４に再送信する。ＭＡＣ ＰＤＵ３０２Ａ−Ｃでパッキングされたフラグメント６０４Ａ−Ｃのサイズは、フラグメント６０４Ａ−Ｃの初期送信の間に同一に維持される。図７Ｂに示されているように、フラグメンテーションモジュール１０６は、ＡＲＱブロック６０６を相異なるサイズの３個のフラグメント６０４Ａ−Ｃに分割して、ＭＡＣ ＰＤＵ６０２Ａ−Ｃのペイロード６１０でフラグメント６０４Ａ−Ｃを再送信する。図７Ｂから、再送信の間のフラグメント６０４Ａ−Ｃのサイズが初期送信の間のフラグメント６０４Ａ−Ｃのサイズと相異であることが分かる。一例として、再送信の間に生成されたフラグメント６０４Ａ、６０４Ｂは各々初期送信されたフラグメント６０４Ａ、６０４Ｃに比べて小さい。同様に、再送信の間に形成されたフラグメント６０４Ｂは、初期送信されたフラグメント６０４Ｂに比べてそのサイズの側面でより大きい。したがって、再送信間のＡＲＱブロックのフラグメントのサイズは、上記初期送信されたフラグメントのサイズから変更できることに留意すべきである。
【００３８】
図８は、再送信間のＡＲＱブロック６０６の２ｎ−１個のフラグメントへのフラグメント化及び上記２ｎ−１個のフラグメントの送信を示す概略的表現８００を示す図である。送信デバイス１０２は、初期送信の間にＭＡＣ ＰＤＵで受信デバイス１０４にフラグメント化されないＡＲＱブロック６０６を送信し、受信デバイス１０４は、フラグメント化されないＡＲＱブロック６０６を受信しないと考慮する。上記のような場合で、再送信の間に、フラグメンテーションモジュール１０６は、初期送信されたフラグメント化されないＡＲＱブロック６０６を３個のフラグメント６０４Ａ−Ｃ（ｎ＝２である場合）に分割し、ＭＡＣ ＰＤＵ６０２Ａ−Ｃのペイロード６１０でフラグメント６０４Ａ−Ｃを受信デバイス１０４に送信する。好ましいある具現で、フラグメンテーションモジュール１０６は、ＡＲＱブロック６０６を同一なサイズの３個の同一なサイズのフラグメント６０４Ａ−Ｃに分割できる。好ましい他の具現で、フラグメンテーションモジュール１０６は、ＡＲＱブロック６０６を相異なるサイズの３個のフラグメント６０４Ａ−Ｃに分割できる。上記のような場合で、フラグメンテーションモジュール１０６は次の通りフラグメント６０４Ａ−Ｃ各々のサイズを決定する：
１）フラグメント６０４Ａのサイズ＝ＡＲＱブロック６０６のサイズ／３
２）フラグメント６０４Ｂのサイズ＝（フラグメント６０４ＡのＡＲＱブロック６０６のサイズ／２及び
３）フラグメント６０４Ｃのサイズ＝フラグメント６０４ＢのＡＲＱブロック６０６のサイズ−フラグメント６０４Ａのサイズ）。
【００３９】
図９は、再送信間のＡＲＱブロック６０６の２ｎ−１個のフラグメントへのフラグメント化及びＭＡＣ ＰＤＵで上記２ｎ−１個のフラグメントを送信することを示す概略的表現９００を示す図である。図９に図示されているシナリオは、初期送信間に送信されるフラグメント化されない単一ＡＲＱブロック６０６が再送信間に固定された個数のフラグメントにフラグメント化される図８に図示されているシナリオと類似である。図９に示されているように、初期送信の間に同一なＭＡＣ ＰＤＵで送信されるフラグメント化されないＡＲＱブロック６０６各々は２ｎ−１個のフラグメント（ｎ＝２に対して３個のフラグメント）に個別的にフラグメント化され、再送信の間に他のＭＡＣ ＰＤＵのペイロードで送信される。
【００４０】
図１０は、ＭＡＣ ＳＤＵ１００６のフラグメント１００４Ａ−Ｎと関連制御情報を伝達するＭＡＣ ＰＤＵ１００２Ａ−Ｎを示す概略的表現１０００を示す図である。特に、概略的表現１０００は、ＦＤＵが非-ＡＲＱ接続のＭＡＣ ＳＤＵ１００６である場合を示す。本発明によれば、非-ＡＲＱ接続のＭＡＣ ＳＤＵ１００６は２ｎ−１個のフラグメントにフラグメント化され、‘ｎ’は、上記ＦＣフィールドを表現するために使われるビットの個数と同一である。上記２ｎ−１個のフラグメントの各々は相異なるサイズまたは同一なサイズであり得る。
【００４１】
図示されているように、ＭＡＣ ＰＤＵ１００２Ａ−Ｎの各々は、ＭＡＣヘッダ１００８とペイロード１０１０を含む。ＭＡＣ ＳＤＵ１００６をフラグメント化する場合、フラグメント１００４Ａ−Ｎは、各ＭＡＣ ＰＤＵ１００２Ａ−Ｎのペイロード１０１０でパッキングされ、フラグメント１００４Ａ−Ｎの各々に対応する制御情報は各ＭＡＣ ＰＤＵ１００２Ａ−ＮのＭＡＣヘッダ１００８でエンコーディングされる。上述した通り、各フラグメント１００４Ａ−Ｎの位置を表す制御情報は、ＭＡＣヘッダ１００８のＦＣフィールドでエンコーディングされる。好ましいある具現で、上記制御情報は、上記ペイロードがＭＡＣ ＳＤＵ１００６のＸ番目のフラグメントを含むことを表す０でない値Ｘを含み、‘Ｘ’は１から２ｎ−１間の整数である。したがって、受信デバイス１０４はＭＡＣ ＰＤＵ１００２Ａ−Ｎを受信する場合、上記値‘Ｘ’からＭＡＣ ＳＤＵ１００６のフラグメントの順序を決定できる。追加的に、各フラグメント１００４Ａ−Ｎが属しているＭＡＣ ＳＤＵ１００６を識別する制御情報はＭＡＣヘッダ１００８のＳＮフィールドでエンコーディングされる。好ましいある具現で、ＭＡＣ ＳＤＵ１００６を識別する制御情報はＭＡＣ ＳＤＵ１００６に割り当てられるシーケンス番号を含む。
【００４２】
ＦＣフィールドのサイズを表現するために使われるビットの個数（ｎ）は‘２’であり、ＭＡＣ ＳＤＵ１００６のシーケンス番号はＳＮ＃ｘであると考慮する。上記のような場合で、ＭＡＣ ＳＤＵ１００６は、２ｎ−１個のフラグメントにフラグメント化され（すなわち、３個のフラグメント）、各々のサイズはｐ、ｑ、ｒバイトである。フラグメント１００４Ａ、１００４Ｂ、１００４Ｃは、ＭＡＣ ＰＤＵ１００２Ａ、１００２Ｂ、１００２Ｃのペイロード１０１０でパッキングされる。フラグメントの順序（すなわち、０ｂ０１、０ｂ１０、０ｂ１１）を表すフラグメント１００４Ａ、１００４Ｂ、１００４Ｃに対する制御情報は、ＭＡＣ ＰＤＵ１００２Ａ、１００２Ｂ、１００２ＣのＭＡＣヘッダ１００８でエンコーディングされる。また、フラグメント１００４Ａ、１００４Ｂ、１００４Ｃが属しているＭＡＣ ＳＤＵ１００６を識別するシーケンス番号‘Ｘ’は、ＭＡＣ ＰＤＵ１００２Ａ、１００２Ｂ、１００２ＣのＭＡＣヘッダ１００８でエンコーディングされる。
【００４３】
図１１は、他の実施形態による、無線ネットワーク環境１００でフラグメント化可能データユニットを送信する好ましい方法を示すプロセスフローチャート１１００を示す図である。ＦＤＵが上位プロトコル階層から受信される場合、各ＦＤＵのサイズはステップ１１０２でフラグメンテーションモジュール１０６により決定される。ステップ１１０３で、各ＦＤＵはフラグメンテーションモジュール１０６により最大（２ｎ−１）個のフラグメントにフラグメント化される。上記‘ｎ’の値は媒体接続制御プロトコルデータユニットのＭＡＣヘッダでフラグメンテーション制御フィールドのサイズを表現するために使われるビットの個数と同一である。一実施形態で、各ＦＤＵから形成されるフラグメントの個数は、上記フラグメントを受信デバイス１０４に送信するために有用な帯域幅に基づいて決定される。上記ＦＤＵから形成されるフラグメントのサイズは同一または相異なることもあり得るが、上記フラグメントの全体サイズは全体ＦＤＵのサイズと同一であることに留意すべきである。
【００４４】
ステップ１１０４で、上記ＦＤＵのフラグメントの各々は他のＭＡＣ ＰＤＵのペイロードでパッキングされる。ステップ１１０６で、各フラグメントと関連する制御情報は、上記各ＭＡＣ ＰＤＵのＦＣフィールド及びＳＮフィールドでエンコーディングされる。上記ＦＣフィールドでエンコーディングされる制御情報は、上記ＦＤＵの他のフラグメントに対する各フラグメントの位置を表す。上記ＦＣフィールドでエンコーディングされる好ましい制御情報は図４に示されている。図４を参照すれば、０と同一な上記制御情報は、一つあるいはそれ以上のフラグメント化されないＦＤＵが上記ＭＡＣ ＰＤＵのペイロードでパッキングされる。上記ＦＣフィールドが０でない値Ｘを含む場合、これは上記ペイロードが上記ＦＤＵのＸ番目のフラグメントを含むことを示し、Ｘは１から２ｎ−１間の整数である。
【００４５】
上記ＳＮフィールドでエンコーディングされる上記制御情報は、各フラグメントが属する上記ＦＤＵを識別することに役立つ。好ましいある具現で、上記ＳＮフィールドでエンコーディングされる制御情報は、上記各フラグメントが属する上記ＦＤＵと関連するシーケンス番号を含む。ステップ１１０８で、上記ＦＤＵのフラグメントと上記関連制御情報を含む上記ＭＡＣ ＰＤＵは受信デバイス１０４に送信される。
【００４６】
図１１で説明される一実施形態によれば、上記ＦＤＵは２ｎ−１より小さいか、あるいは同一な任意の個数のフラグメントにフラグメント化できる。上記ＦＤＵから形成されるフラグメントの個数は送信に有用なリソースに基づいて決定される。上述した通り、制御情報はどんなフラグメントがＭＡＣ ＰＤＵの各ペイロードでエンコーディングされるかを表すために上記ＭＡＣ ＰＤＵのＦＣフィールドでエンコーディングされる。上記制御情報は１から２ｎ−１の間の値を含むことができる。
【００４７】
上記ＦＣフィールドが２ｎ−１と同一な値を含む場合、これは、上記ペイロードは上記ＦＤＵの最後のフラグメントを含むことを表す。この場合はＦＤＵ１０２６から形成されるフラグメントの個数が図１２Ａに示されているように２ｎ−１個と同一な場合に適用可能である。上記フラグメントの個数が２ｎ−１個より小さい場合、同一な制御情報が、上記ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵのＦＣフィールドとＳＮフィールドでエンコーディングされたように、追加的なＭＡＣヘッダ１２１２のＦＣフィールドとＳＮフィールドでエンコーディングされる。そうしてから、上記同一な制御情報をエンコーディングするＭＡＣヘッダ１２１２だけを有するＭＡＣ ＰＤＵ１２１４は、図１２Ｂに示されているように、上記ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵの次に送信される。したがって、ＭＡＣヘッダ１２１２だけを有するＭＡＣ ＰＤＵ１２１４のＦＣフィールドの値は上記ＦＤＵのフラグメントの全体個数を表す。反対に、上記フラグメントの個数が２ｎ−１より小さい場合、２ｎ−１と同一な値は追加的なＭＡＣヘッダ１２１２のＦＣフィールドでエンコーディングされ、上記値２ｎ−１を含むＭＡＣヘッダ１２１２だけを有するＭＡＣ ＰＤＵ１２１４は、図１２Ｃに図示されているように主に上記ＦＤＵの最後のフラグメントを伝達するＭＡＣ ＰＤＵ１２０２Ｎの以後に受信デバイス１０４に送信される。これは受信デバイス１０４が上記ＦＤＵのフラグメントの個数が２ｎ−１より小さい場合に上記ＦＤＵの最後のフラグメントを伝達する上記ＭＡＣ ＰＤＵを区分することを可能にする。また、ＭＡＣ ＰＤＵ１２０２ＮのＦＣフィールドで上記値は、上記ＦＤＵのフラグメントの全体個数を表す。
【００４８】
図１３は、他の実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すプロセスフローチャート１３００を示す図である。ステップ１３０２で、ＦＤＵのフラグメントと関連制御情報を含むＭＡＣ ＰＤＵは、ネットワーク１１０を通して送信デバイス１０２から受信される。ステップ１３０４で、再組立モジュール１０８により送信デバイス１０２から上記全てのフラグメントが受信されるか否かが決定される。送信デバイス１０２から上記全てのフラグメントが受信されるか否かを決定するために、再組立モジュール１０８はＦＤＵに対して送信モジュール１０２から送信されたフラグメントの個数を決定する。一実施形態で、ＦＤＵのフラグメントを伝達するＭＡＣ ＰＤＵが上記再組立モジュールにより受信されて上記受信されたＭＡＣ ＰＤＵのＭＡＣヘッダで上記ＦＣフィールドが２ｎ−１として設定されている場合、上記再組立モジュール１０８は、送信モジュール１０２により送信されたフラグメントの個数が２ｎ−１個と同一であるか否かを決定する。
【００４９】
さらに他の実施形態で、再組立モジュール１０８は、ＭＡＣヘッダだけを有するＭＡＣ ＰＤＵを受信する場合に送信モジュール１０２により送信されたフラグメントの個数を決定し、フラグメントの個数はＭＡＣヘッダだけを有する上記ＭＡＣ ＰＤＵでの上記ＦＣフィールドの値と同一である。他の実施形態で、再組立モジュール１０８はＭＡＣヘッダだけを有するＭＡＣ ＰＤＵを受信する場合に送信モジュール１０２により送信されたフラグメントの個数を決定し、フラグメントの個数はＭＡＣヘッダだけを有する上記ＭＡＣ ＰＤＵを受信する前に受信されたＭＡＣ ＰＤＵの上記ＭＡＣヘッダでのＦＣフィールドの値と同一である。上記ＦＤＵのフラグメントの個数を決定する場合、再組立モジュール１０８は上記ＦＤＵのフラグメントを伝達するＭＡＣ ＰＤＵで受信される上記制御情報に基づいて送信デバイス１０２から上記ＦＤＵの全てのフラグメントが成功的に受信されたか否かを決定する。
【００５０】
送信デバイス１０２から上記ＭＡＣ ＰＤＵで全てのフラグメントが受信される場合、ステップ１３０６で、ＦＤＵは上記各制御情報を使用して上記ＭＡＣ ＰＤＵでパッキングされた上記全てのフラグメントから生成される。上記ＦＤＵがサイズにおいて変更可能で、ＦＤＵのサイズが受信デバイス１０４に知られていないために、受信デバイス１０４は上記ＦＤＵのフラグメント化の場合に受信されたフラグメントを結合して上記ＦＤＵを形成する。上記全てのフラグメントが受信されない場合、ステップ１３０８で、受信デバイス１０４は、上記ＦＤＵを生成する前に上記ＦＤＵのペンディングフラグメントを待機する。
【００５１】
図１４Ａ及び図１４Ｂは、再送信の間にＡＲＱブロック１４０６のフラグメントへのフラグメント化及びＭＡＣ ＰＤＵでの上記フラグメントの送信を示す概略的表現１４００、１４５０を示す図である。送信デバイス１０２は初期送信の間に受信デバイス１０４にＭＡＣ ＰＤＵで上記フラグメント化されないＡＲＱブロック１４０６を送信し、受信デバイス１０４は、上記フラグメント化されないＡＲＱブロック１４０６を受信しないと考慮する。また、上記ＦＣフィールドのサイズを表現するために使われるビットの個数は２と同一であると考慮する。
【００５２】
再送信間に、フラグメンテーションモジュール１０６は、上記初期送信されたフラグメント化されないＡＲＱブロック１４０６を２個のフラグメント１４０４Ａ−Ｂに分割し、ＭＡＣ ＰＤＵ１４０２Ａ−Ｂのペイロード１４１０でフラグメント１４０４Ａ−Ｂを受信デバイス１０４に送信する。ＡＲＱブロック１４０６のフラグメントの個数は２ｎ−１個より小さいことに留意すべきである。図１４Ａに示されているように、フラグメンテーションモジュール１０６は、ＭＡＣ ＰＤＵ１４０２Ｂでエンコーディングされる制御情報と同一な制御情報（一例として、ＦＣ＝０ｂ０１、ＳＮ＝ｘ）を含むＭＡＣヘッダ１４１２だけを有するＭＡＣ ＰＤＵ１４１４を送信する。
【００５３】
図１４Ｂに図示されているように、フラグメンテーションモジュール１０６はＭＡＣ ＰＤＵ１４０２ＢがＡＲＱブロック１４０６の最後のフラグメントを含むということを表すために２ｎ−１と同一な値を含むＭＡＣヘッダ１４１２（一例として、ＦＣ＝０ｂ１１、ＳＮ＝ｘ）だけを有するＭＡＣ ＰＤＵ１４１４を送信する。一部実施形態で、フラグメンテーションモジュール１０６はＭＡＣ ＰＤＵ１４０２Ｂと連接されたＭＡＣヘッダ１４１２だけを有するＭＡＣ ＰＤＵ１４１４を受信デバイス１０４に送信する。
【００５４】
図１５は、さらに他の実施形態による、無線ネットワーク環境１００でフラグメント化可能データユニットを送信する好ましい方法を示すプロセスフローチャート１５００を示す図である。ＦＤＵが上位プロトコル階層から受信される場合、各ＦＤＵから形成されるフラグメントのサイズは、ステップ１５０２でフラグメンテーションモジュール１０６により決定される。ステップ１５０３で、各ＦＤＵはフラグメンテーションモジュール１０６により最大（２ｎ−１）個のフラグメントにフラグメント化される。上記‘ｎ’の値は媒体接続制御プロトコルデータユニットのＭＡＣヘッダでフラグメンテーション制御フィールドのサイズを表現するために使われるビットの個数と同一である。上記ＦＤＵの上記フラグメントのサイズは、同一または相異なることができるが、上記フラグメントの全体サイズは、全体ＦＤＵのサイズと同一であるということに留意すべきである。
【００５５】
ステップ1５０４で、上記ＦＤＵのフラグメントは他のＭＡＣ ＰＤＵのペイロードでパッキングされる。ステップ１５０６で、各フラグメントと関連する制御情報は各ＭＡＣ ＰＤＵのＦＣフィールド及びＳＮフィールドでエンコーディングされる。上記ＦＣフィールドでエンコーディングされる制御情報は、上記ＦＤＵの他のフラグメントに対する上記各フラグメントの位置を表す。上記ＦＣフィールドでエンコーディングされる好ましい制御情報は図１６に示されている。図１６を参照すれば、上記制御情報は‘ｎ−１’個の最上位ビットと最下位ビットを含む。上記ＦＣフィールドで上記‘ｎ−１’個のＭＳＢは上記ＦＤＵのフラグメントの順序を示し、反対に上記ＦＣフィールドで上記ＬＳＢは各ＭＡＣ ＰＤＵのペイロードでパッキングされたフラグメントが最後のフラグメントであるか否かを表す。他の実施形態で、‘ｎ−１’個のＬＳＢは上記ＦＤＵのフラグメントの順序を表すために上記ＦＣフィールドで使われ、これに反しＭＳＢは各ＭＡＣ ＰＤＵのペイロードでパッキングされたフラグメントが最後のフラグメントであるか否かを表すために上記ＦＣフィールドで使われる。一例として、上記‘ｎ−１’個のＭＳＢにおける上記値０及び、上記ＬＳＢにおける値１は上記ＭＡＣ ＰＤＵのペイロードが一つあるいはそれ以上のフラグメント化されないＦＤＵを含むということを表す。同様に、上記ＦＣフィールドの上記‘ｎ−１’個のＭＳＢにおける上記値Ｘと上記ＬＳＢにおける上記値０とは、ＭＡＣ ＰＤＵのペイロードは上記ＦＤＵのＸ＋１番目のフラグメントを含むことを示し、Ｘは０から（２ｎ−１−２）間の整数であり、Ｘ＋１番目のフラグメントは最後のフラグメントではない。また、上記ＦＣフィールドの上記‘ｎ−１’個のＭＳＢにおける上記値Ｘ及び上記ＦＣフィールドの上記ＬＳＢにおける値１は、ＭＡＣ ＰＤＵのペイロードが上記ＦＤＵのＸ＋１番目のフラグメントを含むことを示し、Ｘは０から（２ｎ−１−１）間の整数であり、Ｘ＋１番目のフラグメントは最後のフラグメントである。
【００５６】
上記ＳＮフィールドでエンコーディングされた制御情報は、上記各フラグメントが属している上記ＦＤＵを識別することに役立つ。好ましいある具現で、上記ＳＮフィールドでエンコーディングされる制御情報は、上記各フラグメントが属しているＦＤＵと関連するシーケンス番号を含む。ステップ１５０８で、上記ＦＤＵのフラグメントと上記関連制御情報を含む上記ＭＡＣ ＰＤＵは受信デバイス１０４に送信される。
【００５７】
図１７は、さらに他の実施形態による、ＭＡＣ ＰＤＵのペイロードで受信される上記ＦＤＵのフラグメントからＦＤＵを形成する好ましい方法を示すプロセスフローチャート１７００を示す図である。ステップ１７０２で、ＦＤＵのフラグメントと関連制御情報を含むＭＡＣ ＰＤＵはネットワーク１１０を通して送信デバイス１０２から受信される。ステップ１７０４で、再組立モジュール１０８により上記ＦＤＵのフラグメントの全体集合が送信デバイス１０２から受信されるか否かが決定される。一実施形態で、再組立モジュール１０８は、送信デバイス１０２から受信される各ＭＡＣ ＰＤＵの上記ＭＡＣヘッダのＦＣフィールドで‘ｎ−１’のＭＳＢ及びＬＳＢに基づいて上記ＦＤＵのフラグメントの全体集合が受信されるか否かを決定する。
【００５８】
全てのフラグメントが送信デバイス１０２から上記ＭＡＣ ＰＤＵで受信される場合、ステップ１７０６で、ＦＤＵは各制御情報を使用して上記ＭＡＣ ＰＤＵでパッキングされた上記フラグメントから生成される。上記ＦＤＵはサイズにおいて変更可能であり、ＦＤＵのサイズは受信デバイス１０４に知らされないために、受信デバイス１０４は上記ＦＤＵのフラグメント化の場合に受信されたフラグメントを結合して上記ＦＤＵを形成する。上記全てのフラグメントが受信されない場合、ステップ１７０８で、受信デバイス１０４は上記ＦＤＵを生成する前に上記ＦＤＵのペンディングフラグメントを待機する。
【００５９】
図１８は、ＡＲＱブロック１８０２の受信デバイス１０４への送信を示す概略的表現を示す図である。特に、上記概略的表現はＦＤＵが一つあるいはそれ以上のフラグメント化されないＭＡＣ ＳＤＵから構成されるＡＲＱブロック１８０２の場合のシナリオを示す。図１８（Ａ）は上記フラグメント化されないＡＲＱブロック１８０２がＦＣフィールドで‘ｎ−１’個のＭＳＢ及びＬＳＢを使用してＭＡＣ ＰＤＵ１８０６Ａで送信されるシナリオを示す。上記‘ｎ−１’個のＭＳＢにおける上記値０及び上記ＬＳＢにおける値１は、ＭＡＣ ＰＤＵのペイロードは上記フラグメント化されないＡＲＱブロック１８０２を含むということを表すはずである。一例として、上記ＦＣフィールドはＭＡＣ ＰＤＵ１８０６のペイロードが上記フラグメント化されないＡＲＱブロック１８０２を伝達するということを表すために値０ｂ０００１に設定される。
【００６０】
図１８（Ｂ）及び（Ｃ）はＡＲＱブロック１８０２が送信に有用なリソースにもとづいて複数のフラグメント１８０４Ａ−Ｎにフラグメント化され、ＡＲＱブロック１８０２のフラグメント１８０４Ａ−ＮがＭＡＣ ＰＤＵ１８０６Ａ−Ｎで送信されるシナリオを示す。本発明によれば、ＡＲＱブロック１８０２は、最大２ｎ−１個のフラグメントにフラグメント化される。上記２ｎ−１個のフラグメントの各々は相異なるサイズまたは同一なサイズであり得る。
【００６１】
ＡＲＱブロック１８０２をフラグメント化する場合、フラグメント１８０４Ａ−Ｎは各ＭＡＣ ＰＤＵ１８０６Ａ−Ｎのペイロード６１０でパッキングされ、フラグメント１８０４Ａ−Ｎ各々に対応する制御情報はＭＡＣ ＰＤＵ１８０６Ａ−ＮのＭＡＣヘッダ６０８でエンコーディングされる。上述した通り、各フラグメント１８０４Ａ−Ｎの位置を表す制御情報はＭＡＣヘッダ６０８のＦＣフィールドでエンコーディングされる。好ましいある具現で、上記ＦＣフィールドで上記制御情報は‘ｎ−１’個の最上位ビットと最下位ビットを含む。上記ＦＣフィールドで上記‘ｎ−１’個のＭＳＢは上記ＡＲＱブロック１８０２のフラグメントの順序を示し、これに反し上記ＦＣフィールドで上記ＬＳＢは上記各ＭＡＣ ＰＤＵのペイロードでパッキングされたフラグメントが最後のフラグメントであるか否かを表す。一例として、上記ＦＣフィールドの上記‘ｎ−１’個のＭＳＢにおける上記値Ｘと上記ＬＳＢにおける上記値０は、ＭＡＣ ＰＤＵのペイロードが上記ＡＲＱブロック１８０２のＸ＋１番目のフラグメントを含むことを示し、Ｘは０から（２ｎ−１−２）間の整数を示し、Ｘ＋１番目のフラグメントは最後のフラグメントではない。また、上記ＦＣフィールドの上記‘ｎ−１’個のＭＳＢにおける上記値Ｘと上記ＦＣフィールドの上記ＬＳＢで値０は、ＭＡＣ ＰＤＵのペイロードがＡＲＱブロック１８０２のＸ＋１番目のフラグメントを含むことを示し、Ｘは０から（２ｎ−１−１）間の整数を示し、Ｘ＋１番目のフラグメントは最後のフラグメントである。
【００６２】
図示のために、ＦＣフィールドのサイズを表すために使われるビットの個数（ｎ）は‘４’で、ＡＲＱブロック１８０２のシーケンス番号はＳＮ＃ｘであると考慮する。上記のような場合で、ＡＲＱブロック１８０２は、最大２ｎ−１個のフラグメント（すなわち、８個のフラグメント）にフラグメント化される。図１８（Ｂ）で、ＡＲＱブロック１８０２は８個のフラグメント１８０４Ａ−Ｈにフラグメント化される。フラグメント１８０４Ａ−ＨはＭＡＣ ＰＤＵ１８０６Ａ−Ｈのペイロード１８１０でパッキングされる。上記フラグメント（すなわち、０ｂ００００、０ｂ００１０、０ｂ０１００、０ｂ０１１０、０ｂ１０００、０ｂ１０１０、０ｂ１１００、０ｂ１１１１）の順序を表すフラグメント１８０４Ａ−Ｈに対した上記制御情報はＭＡＣ ＰＤＵ１８０６Ａ−ＨのＭＡＣヘッダ１８０８でエンコーディングされる。また、フラグメント１８０４Ａ−Ｈが属しているＡＲＱブロック１８０２を識別する上記シーケンス番号‘Ｘ’は、ＭＡＣ ＰＤＵ１８０６Ａ−ＨのＭＡＣヘッダ１８０８でエンコーディングされる。フラグメント１８０４Ａ−Ｇに対したＬＳＢはフラグメント１８０４Ａ−ＧがＡＲＱブロック１８０２の最後のフラグメントではないことを表すために０に設定されることが分かる。しかし、フラグメント１８０４Ｈに対したＬＳＢは、フラグメント１８０４ＨがＡＲＱブロック１８０２の最後のフラグメントであることを表すために１に設定される。上記‘ｎ−１’個のＭＳＢの値は、最初のフラグメントから８番目のフラグメントの各々に対して０から７の間に存在することが分かる。
【００６３】
図１８（Ｃ）で、１８０４ＨＡＲＱブロック１８０２は値２ｎ−１（すなわち、８個のフラグメント）より小さい３個のフラグメント１８０４Ａ−Ｈにフラグメント化される。１８０４Ｈフラグメント１８０４Ａ−Ｃは１８０４ＨＭＡＣ ＰＤＵ１８０６Ａ−Ｃのペイロード１８１０でパッキングされる。上記フラグメントの順序を表す１８０４Ｈフラグメント１８０４Ａ−Ｃに対した制御情報（すなわち、０ｂ００００、０ｂ００１０、０ｂ０１０１）は１８０４ＨＭＡＣ ＰＤＵ１８０６Ａ−Ｃのペイロード１８１０でエンコーディングされる。また、１８０４Ｈフラグメント１８０４Ａ−Ｃが属している１８０４ＨＡＲＱブロック１８０２を区分する上記シーケンス番号‘Ｘ’は１８０４ＨＭＡＣ ＰＤＵ１８０６Ａ−ＣのＭＡＣヘッダ１８０８でエンコーディングされる。１８０４Ｈフラグメント１８０４Ａ、１８０４Ｂに対するＬＳＢは１８０４Ｈフラグメント１８０４Ａ、１８０４Ｂが１８０４ＨＡＲＱブロック１８０２の最後のフラグメントではないことを表すために０に設定されることが分かる。しかし、１８０４Ｈフラグメント１８０４Ｃに対したＬＳＢは１８０４Ｈフラグメント１８０４Ｃが１８０４ＨＡＲＱブロック１８０２の最後のフラグメントであるので１に設定される。
【００６４】
図１９Ａ〜Ｄは、初期送信及び再送信の間の１８０４ＨＡＲＱブロック１８０２の送信を示す概略的表現を示す図である。図１９Ａに示されているように、ＡＲＱブロック１８０２は３個のフラグメント１８０４Ａ−Ｃにフラグメント化され、３個のフラグメント１８０４Ａ−Ｃは初期送信間に他のＭＡＣ ＰＤＵ１８０６Ａ−Ｃで送信される。しかし、再送信間にＡＲＱブロック１８０２は２個のフラグメント１８０４Ａ−Ｂに再配列され、２個のフラグメント１８０４Ａ−Ｂは、図１９Ｂに示されているように他のＭＡＣ ＰＤＵ１８０６Ａ−Ｂで送信される。同様に、図１９Ｃに示されているように、ＡＲＱブロック１８０２は４個のフラグメント１８０４Ａ−Ｄに再配列され、４個のフラグメント１８０４Ａ−Ｄは、再送信間に他のＭＡＣ ＰＤＵ１８０６Ａ−Ｄで送信される。このような場合で、全体ＡＲＱブロック１８０２が再送信間に送信されることが要求される場合、図１９Ｄに示されているように、上記フラグメント化されないＡＲＱブロック１８０２はＭＡＣ ＰＤＵ１８０６Ａで送信される。
【００６５】
図２０は、非−ＡＲＱ接続に対するＭＡＣ ＳＤＵ２００２の受信デバイス１０４への送信を示す概略的表現を示す図である。特に、概略的表現はＦＤＵが非−ＡＲＱ接続に対するＭＡＣ ＳＤＵ２００２の場合のシナリオを示す。図２０（Ａ）は上記フラグメント化されないＭＡＣ ＳＤＵ２００２がＦＣフィールドで‘ｎ−１’個のＭＳＢとＬＳＢを使用してＭＡＣ ＰＤＵ２００６Ａで送信されるシナリオを示す。‘ｎ−１’個のＭＳＢにおける上記値０と上記ＬＳＢにおける値１は、ＭＡＣ ＰＤＵのペイロードがフラグメント化されないＭＡＣ ＳＤＵ２００２を含むということを表すはずである。一例として、上記ＦＣフィールドはＭＡＣ ＰＤＵ２００６のペイロードが上記フラグメント化されないＭＡＣ ＳＤＵ２００２を伝達するということを表すために値０ｂ０００１に設定される。
【００６６】
図２０（Ｂ）及び（Ｃ）は、ＭＡＣ ＳＤＵ２００２は送信に有用なリソースに基づいて複数のフラグメント１８０４Ａ−Ｎにフラグメント化され、ＡＲＱブロック１８０６のフラグメント１８０４Ａ−ＮがＭＡＣ ＰＤＵ１８０６Ａ−Ｎで送信されるシナリオを示す。本発明によれば、ＡＲＱブロック１８０２は、最大２ｎ−１個のフラグメントにフラグメント化される。上記２ｎ−１個のフラグメントの各々は相異なるサイズまたは同一なサイズであり得る。
【００６７】
説明のために、ＦＣフィールドのサイズを表すために使われるビットの個数（ｎ）は‘４’で、ＭＡＣ ＳＤＵ２００２のシーケンス番号はＳＮ＃ｘであると考慮する。上記のような場合で、ＭＡＣ ＳＤＵ２００２は、最大２ｎ−１個のフラグメント（すなわち、８個のフラグメント）にフラグメント化される。図２０（Ｂ）で、ＭＡＣ ＳＤＵ２００２は８個のフラグメント２００４Ａ−Ｈにフラグメント化される。フラグメント２００４Ａ−Ｈは、ＭＡＣ ＰＤＵ２００６Ａ−Ｈのペイロード２０１０でパッキングされる。上記フラグメントの順序を表すフラグメント２００４Ａ−Ｈに対した制御情報（すなわち、０ｂ００００、０ｂ００１０、０ｂ０１００、０ｂ０１１０、０ｂ１０００、０ｂ１０１０、０ｂ１１００、０ｂ１１１１）は、ＭＡＣ ＰＤＵ２００６Ａ−ＨのＭＡＣヘッダでエンコーディングされる。また、フラグメント２００４Ａ−Ｈが属しているＭＡＣ ＳＤＵ２００２を識別する上記シーケンス番号‘Ｘ’は、ＭＡＣ ＰＤＵ２００６Ａ−ＨのＭＡＣヘッダでエンコーディングされる。フラグメント２００４Ａ−Ｇに対したＬＳＢはフラグメント２００４Ａ−ＧがＭＡＣ ＳＤＵ２００２の最後のフラグメントではないことを表すために０に設定されるということが分かる。しかし、フラグメント２００４Ｈに対したＬＳＢはフラグメント２００４ＨがＭＡＣ ＳＤＵ２００２の最後のフラグメントであることを表すために１に設定される。上記‘ｎ−１’個のＭＳＢの値は、最初のフラグメント乃至８番目のフラグメントの各々に対して０から７の間の範囲に存在するということが分かる。
【００６８】
図２０（Ｃ）で、上記ＭＡＣ ＳＤＵ２００２は、値２ｎ−１（すなわち、８個のフラグメント）より小さい３個のフラグメント２００４Ａ−Ｈにフラグメント化される。フラグメント２００４Ａ−ＣはＭＡＣ ＰＤＵ２００６Ａ−Ｃのペイロード２０１０でパッキングされる。上記フラグメントの順序を表すフラグメント２００４Ａ−Ｃに対した制御情報（すなわち、０ｂ００００、０ｂ００１０、０ｂ０１０１）はＭＡＣ ＰＤＵ２００６Ａ−ＣのＭＡＣヘッダ２００８でエンコーディングされる。また、フラグメント２００４Ａ−Ｃが属しているＭＡＣ ＳＤＵ２００２を識別する上記シーケンス番号‘Ｘ’は、ＭＡＣ ＰＤＵ２００６Ａ−ＣのＭＡＣヘッダでエンコーディングされる。フラグメント２００４Ａ、２００４Ｂに対するＬＳＢはフラグメント２００４Ａ、２００４ＢがＭＡＣ ＳＤＵ２００２に対する最後のフラグメントではないことを表すために０に設定される。しかし、フラグメント２００４Ｃに対したＬＳＢは、フラグメント２００４ＣがＭＡＣ ＳＤＵ２００２の最後のフラグメントであるので１に設定される。
【００６９】
図２１は、本発明の実施形態を具現する多様なコンポーネントを示す送信デバイス１０２のブロックダイヤグラムを示す図である。図２１で、送信デバイス１０２はプロセッサ２１０２と、メモリ２１０４と、読み出し専用メモリ（read only  memory：ＲＯＭ）２１０６と、送受信機２１０８と、バス（bus）２１１０と、通信インターフェース（communication interface）２１１２と、ディスプレイ（display）２１１４と、入力デバイス（input device）２１１６と、カーソル制御部（cursor  control）２１１８を含む。
【００７０】
ここで使用される、プロセッサ２１０２はマイクロプロセッサ（microprocessor）と、マイクロコントローラ（micro controller）と、ＣＩＳＣマイクロプロセッサ（complex instruction set computing microprocessor）と、ＲＩＳＣマイクロプロセッサ（reduced instruction set computing microprocessor）と、ＶＬＩＷマイクロプロセッサ（very long instruction word microprocessor）と、ＥＰＩＣマイクロプロセッサ（explicitly parallel instruction computing microprocessor）と、グラフィックプロセッサ（graphics processor）とデジタル信号プロセッサ（digital signal processor）、あるいは他のあるタイプのプロセシング回路（processing circuit）のような、しかし、それに限定されない任意のタイプのコンピュータ回路を意味する。また、プロセッサ２１０２は一般論理デバイス、あるいはプログラム可能論理デバイスと、あるいはアレイ（array）と、注文型半導体（application specific integrated circuit）と、単一チップコンピュータ（single-chip computer）と、スマートカード（smart card）などとのような挿入された制御機を含むことができる。
【００７１】
また、メモリ２１０４及びＲＯＭ２１０６は、揮発性メモリ（volatile  memory）及び不揮発性メモリ（non-volatile memory）であることができる。メモリ２１０４は上述した通り一つあるいはそれ以上の実施形態による、フラグメント化可能データユニット（fragmentable data unit：ＦＤＵ）をフラグメント化し受信デバイス１０４で上記ＦＤＵのフラグメントを送信する上記フラグメンテーションモジュール１０６を含む。多様なコンピュータ読み出し可能記憶媒体（computer-readable storage media）が上記メモリエレメント（memory element）に記憶されることができ、上記メモリエレメントからアクセスできる。メモリエレメントは読み出し専用メモリと、ランダムアクセスメモリ（random access memory）と、 ＥＰＲＯＭ（erasable programmable read only memory）と、ＥＥＰＲＯＭ（electrically erasable programmable read only memory）と、ハードドライブ（hard drive）と、メモリカード（memory card）を処理する除去可能メディアドライブ（removable media drive）と、メモリスティック（Memory Stick）（登録商標）などのようなデータ及びマシン読み出し可能命令語（machine-readable instruction）を記憶するどんな適合したメモリデバイスでも含むことができる。
【００７２】
本発明の実施形態はタスク（task）を遂行するために、あるいは要約データタイプ（abstract data type）あるいは低レベルハードウェアコンテクスト（low-level  hardware context）を定義するための機能と、手順と、データ構造及びアプリケーションプログラム（application program）を含むモジュール（module）と共に具現されることができる。フラグメントモジュール１０６は上述したような記憶媒体のうちある一つにマシン読み出し可能命令語（machine-readable instruction）の形態で記憶されることができ、プロセッサ２１０２により実行されることができる。一例として、コンピュータプログラムは上記教示及びここで説明される本発明の実施形態による、フラグメント化可能データユニットをフラグメント化し上記ＦＤＵのフラグメントを受信デバイス１０４に送信できるマシン読み出し可能命令語を含むことができる。一実施形態で、上記コンピュータプログラムはコンパクト・ディスク-リードオンリメモリ（compact disk-read only memory:ＣＤ−ＲＯＭ）に含まれることができ、上記ＣＤ−ＲＯＭから上記不揮発性メモリに含まれているハードドライブにローディングできる。
【００７３】
送受信機２１０８は、ＭＡＣ ＰＤＵの上記ＦＤＵのフラグメントを送信デバイス１０４に送信できる。バス２１１０は送信デバイス１０２の多様なコンポーネント（component）間に相互接続して動作する。通信インターフェース（communication interface）２１１２と、ディスプレイ２１１４と、入力デバイス２１１６と、カーソル制御部２１１８のようなコンポーネントは該当技術分野の当業者にとってよく知られていて、これによる説明は省略される。
【００７４】
図２２は、本発明の実施形態を具現する多様なコンポーネントを示す受信デバイス１０４のブロックダイヤグラムを示す図である。図２２で、受信デバイス１０４はプロセッサ２２０２と、メモリ２２０４と、読み出し専用メモリ（read  only  memory:ＲＯＭ）２２０６と、送受信機２２０８と、バス２２１０と、通信インターフェース２２１２と、ディスプレイ２２１４と、入力デバイス２２１６と、カーソル制御部２２１８を含む。
【００７５】
ここで使用される、プロセッサ２２０２は、マイクロプロセッサと、マイクロコントローラと、 ＣＩＳＣマイクロプロセッサと、 ＲＩＳＣマイクロプロセッサ と、ＶＬＩＷマイクロプロセッサと、 ＥＰＩＣマイクロプロセッサと、グラフィックプロセッサと、デジタル信号プロセッサ、あるいは他のあるタイプのプロセシング回路のような、しかし、それに限定されない任意のタイプのコンピュータ回路を意味する。また、プロセッサ２２０２は一般論理デバイス、あるいはプログラム可能論理デバイスと、あるいはアレイと、注文型半導体と、スマートカードのような挿入された制御機を含むことができる。
【００７６】
また、メモリ２２０４及びＲＯＭ２２０６は揮発性メモリ及び不揮発性メモリであることができる。メモリ２２０４は上述した通り一つあるいはそれ以上の実施形態による、フラグメント化可能データユニットからフラグメント化可能データユニットを形成する再組立モジュール１０８を含む。多様なコンピュータ読み出し可能記憶媒体が上記メモリエレメントに記憶されることができ、上記メモリエレメントらからアクセスできる。メモリエレメントは読み出し専用メモリと、ランダムアクセスメモリと、ＥＰＲＯＭと、ＥＥＰＲＯＭと、ハードドライブと、メモリカードを処理する除去可能メディアドライブと、メモリスティック（登録商標などのようなデータ及びマシン読み出し可能命令語を記憶するどんなメモリデバイスでも含むことができる。
【００７７】
本発明の実施形態はタスクを遂行するために、あるいは要約データタイプあるいは低-レベルハードウェアコンテクストを定義するための機能と、手順と、データ構造及びアプリケーションプログラムを含むモジュールと共に具現されることができる。フラグメントモジュール１０６は上述したような記憶媒体のうちある一つにマシン読み出し可能命令語の形態で記憶されることができ、プロセッサ２１０２により実行されることができる。一例として、コンピュータプログラムは上記教示及びここで説明される本発明の実施形態による、フラグメント化可能データユニットをフラグメント化し上記ＦＤＵのフラグメントを受信デバイス１０４に送信できるマシン読み出し可能命令語を含むことができる。一実施形態で、上記コンピュータプログラムはコンパクト・ディスク-リードオンリメモリ（compact disk-read only memory:ＣＤ−ＲＯＭ）に含まれることができ、上記ＣＤ−ＲＯＭから上記不揮発性メモリに含まれているハードドライブにローディングできる。
送受信機２２０８は送信デバイス１０２からＭＡＣ ＰＤＵに含まれている上記ＦＤＵのフラグメントを受信することができる。バス２２１０は受信デバイス１０４の多様なコンポーネントの間に相互接続して動作する。通信インターフェース２２１２と、ディスプレイ２２１４と、入力デバイス２２１６と、カーソル制御部２２１８のようなコンポーネントは該当技術分野の当業者にとってよく知られていて、これによる説明は省略される。
【００７８】
本発明の実施形態は特定例題実施形態を参照して説明されており、多様な修正及び変更が上記多様な実施形態等のより広い思想及び範囲を逸脱することなく、これら実施形態に対して行われることができることは明らかである。こういう実施形態になされることができるということは明白なことである。また、ここに説明された多様なデバイス、モジュールなどは活性化でき、例えば、相報型金属酸化膜半導体基盤論理回路（metal oxide semiconductor based logic circuitry）、ファームウェア、ソフトウェア及び／またはハードウェア、ファームウェア及び／またはマシン読み出し可能な媒体に挿入されたソフトウェアの組合を使用して動作されることができる。例えば、上記多様な電気的構造及び方法はトランジスタ、論理ゲート及び、注文型半導体のような電気回路を使用して実施できる。
【符号の説明】
【００７９】
１０２    送信デバイス
１０４    受信デバイス
１０６    フラグメンテーションモジュール
１０８    再組立モジュール
１００    無線通信システム
１１０    無線ネットワーク
２１０２    プロセッサ
２１０４    メモリ
２１０６    読み出し専用メモリ
２１０８    送受信機
２１１０    バス
２１１２    通信インターフェース
２１１４    ディスプレイ
２１１６    入力デバイス
２１１８    カーソル制御部
２２０２    プロセッサ
２２０４    メモリ
２２０６    読み出し専用メモリ
２２０８    送受信機
２２１０    バス
２２１２    通信インターフェース
２２１４    ディスプレイ
２２１６    入力デバイス
２２１８    カーソル制御部
【図１】
0005993001.tif 000002
【図２】
0005993001.tif 000003
【図３】
0005993001.tif 000004
【図４】
0005993001.tif 000005
【図５】
0005993001.tif 000006
【図６】
0005993001.tif 000007
【図７Ａ】
0005993001.tif 000008
【図７Ｂ】
0005993001.tif 000009
【図８】
0005993001.tif 000010
【図９】
0005993001.tif 000011
【図１０】
0005993001.tif 000012
【図１１】
0005993001.tif 000013
【図１２Ａ】
0005993001.tif 000014
【図１２Ｂ】
0005993001.tif 000015
【図１２Ｃ】
0005993001.tif 000016
【図１３】
0005993001.tif 000017
【図１４Ａ】
0005993001.tif 000018
【図１４Ｂ】
0005993001.tif 000019
【図１５】
0005993001.tif 000020
【図１６】
0005993001.tif 000021
【図１７】
0005993001.tif 000022
【図１８】
0005993001.tif 000023
【図１９】
0005993001.tif 000024
【図２０】
0005993001.tif 000025
【図２１】
0005993001.tif 000026
【図２２】
0005993001.tif 000027