(57)【特許請求の範囲】
【請求項１】
オプトエレクトロニクス部品を製造する方法であって、
前記オプトエレクトロニクス部品は、
活性層（３）を有する半導体積層体（２０）を備えた半導体チップ（１）と、金属または金属合金の接合層（１４）によって前記半導体チップ（１）に接合されているキャリア（１２）と、を有するオプトエレクトロニクス部品であって、
−  前記半導体チップ（１）が、第１の電気接続領域（１８）および第２の電気接続領域（１９）を備えており、
−  前記第１の電気接続領域（１８）および前記第２の電気接続領域（１９）が前記キャリア（１２）の側にあり、
−  前記キャリア（１２）が、前記半導体チップ（１）とは反対側のその裏面に、第１の裏面電気コンタクト（２８）および第２の裏面電気コンタクト（２９）を備えており、
−  前記第１の裏面電気コンタクト（２８）が、前記キャリア（１２）を貫いている少なくとも１つのビア（１５）によって、前記第１の電気接続領域（１８）に導電接続されており、
−  前記第２の裏面電気コンタクト（２９）が、前記キャリア（１２）を貫いている少なくとも１つのビア（１６）によって、前記第２の電気接続領域（１９）に導電接続されており、
−  前記第１の裏面電気コンタクト（２８）もしくは前記第２の裏面電気コンタクト（２９）またはその両方が、それぞれ、前記キャリア（１２）を貫いている少なくとも１つのさらなるビア（１５，１６）によって、前記第１の電気接続領域（１８）または前記第２の電気接続領域（１９）に接続されており、
前記ビア（１５，１６）が、前記接合層（１４）と同じ金属または同じ金属合金から形成されており、
前記接合層（１４）が、互いに電気的に絶縁されている少なくとも２つのサブ領域（１４ａ，１４ｂ）を備えており、前記少なくとも２つのサブ領域（１４ａ，１４ｂ）が、電気的絶縁材料（１７）によって互いに隔てられている、オプトエレクトロニクス部品であり、
以下の方法ステップ、すなわち、
−  前記キャリア（１２）を形成するステップであって、前記キャリア（１２）が、前記ビア（１５，１６）を形成するための複数の開口部（２２）を備えている、ステップと、
−  前記半導体チップ（１）を形成するステップであって、前記半導体チップ（１）が前記第１の電気接続領域（１８）および前記第２の電気接続領域（１９）を備えており、前記第１の電気接続領域（１８）と前記第２の電気接続領域（１９）が、前記半導体チップ（１）内の凹部（２３）によって互いに隔てられている、ステップと、
−  前記凹部（２３）に電気的絶縁材料（１７）を満たすステップであって、前記電気的絶縁材料（１７）が前記接続領域（１８，１９）のサブ領域の上に突き出すように行われる、ステップと、
−  前記半導体チップ（１）の上に前記キャリア（１２）を配置するステップであって、前記接続領域（１８，１９）の上に突き出している前記電気的絶縁材料（１７）がスペーサ層として機能し、したがって前記半導体チップ（１）と前記キャリア（１２）との間に空間（２４）が生じる、ステップと、
−  前記キャリア（１２）における前記開口部（２２）を通じて前記空間（２４）内に液体金属または液体金属合金を注入するステップであって、前記金属または前記金属合金が、凝固後に前記接合層（１４）および前記ビア（１５，１６）を形成する、ステップと、
を有する、方法。
【請求項２】
前記接合層（１４）および前記ビア（１５，１６）を形成するときに前記裏面コンタクト（２８，２９）も形成され、前記開口部（２２）の中に前記液体金属または前記液体金属合金を注入する前に、前記キャリア（１２）の前記裏面に、パターニングされた層（２６）が形成され、前記パターニングされた層（２６）が、前記第１の裏面電気コンタクト（２８）および前記第２の裏面電気コンタクト（２９）を形成するためのマスクとしての役割を果たす、
請求項１に記載の方法。
【請求項３】
前記電気的絶縁材料（１７）がポリマーである、
請求項１または請求項２に記載の方法。
【請求項４】
前記第１の裏面電気コンタクト（２８）および前記第２の裏面電気コンタクト（２９）の両方が、それぞれ、前記キャリア（１２）を貫いている少なくとも２つのビア（１５，１６）によって、前記第１の電気接続領域（１８）または前記第２の電気接続領域（１９）に接続されている、
請求項１から請求項３のいずれかに記載の方法。
【請求項５】
前記ビア（１５，１６）の少なくとも１つが、少なくとも３０μｍの幅を有する、
請求項１から請求項４のいずれかに記載の方法。
【請求項６】
前記ビア（１５，１６）の少なくとも１つが、少なくとも６０μｍの幅を有する、
請求項１から請求項５のいずれかに記載の方法。
【請求項７】
−  前記半導体積層体（２０）が、ｎ型ドープ半導体領域（２）とｐ型ドープ半導体領域（４）とを備えており、前記ｐ型ドープ半導体領域（４）が前記キャリアの側にあり、
−  前記半導体チップ（１）が、前記第１の電気接続領域（１８）を前記ｐ型ドープ半導体領域（４）に接続している第１の電気接続層（８）を備えており、
−  前記半導体チップ（１）が、前記第２の電気接続領域（１９）を前記ｎ型ドープ半導体領域（２）に接続している第２の電気接続層（９）を備えており、
−  前記第２の電気接続層（９）のサブ領域が、少なくとも１つの孔（２５）の中に延在しており、前記少なくとも１つの孔（２５）が、前記ｐ型ドープ半導体領域（４）と前記活性層（３）とを通って前記ｎ型ドープ半導体領域（２）内まで達している、
請求項１から請求項６のいずれかに記載の方法。
【請求項８】
前記第２の電気接続層（９）が複数のサブ領域を備えており、前記複数のサブ領域が、前記活性層（３）における複数の孔（２５）の中を、前記ｎ型ドープ半導体領域（２）内まで延在している、
請求項７に記載の方法。
【請求項９】
前記電気的絶縁材料（１７）がポリマーである、
請求項１から請求項８のいずれかに記載の方法。
【請求項１０】
前記第１の裏面電気コンタクト（２８）および前記第２の裏面電気コンタクト（２９）が、前記ビア（１５，１６）と同じ金属または同じ金属合金から形成されている、
請求項１から請求項９のいずれかに記載の方法。
【請求項１１】
前記金属または前記金属合金が、Ｃｕ、Ａｕ、ＡｕＳｎ、またはＢｉＡｇを含んでいる、
請求項１から請求項１０のいずれかに記載の方法。
【請求項１２】
前記金属または前記金属合金に収縮巣が存在しない、
請求項１から請求項６のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、半導体ボディと、半導体ボディに接合層によって接合されているキャリア基板とを備えた、オプトエレクトロニクス部品に関する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
本発明の目的は、表面実装可能であり、良好な通電容量（current carrying capacity）を特徴とする、改良されたオプトエレクトロニクス部品を提供することである。さらに、本発明の目的は、このようなオプトエレクトロニクス部品の有利な製造方法を提供することである。
【課題を解決するための手段】
【０００３】
これらの目的は、独立請求項によるオプトエレクトロニクス部品およびその製造方法によって達成される。本発明の有利な構造形態およびさらなる発展形態は、従属請求項の主題である。
【０００４】
一実施形態によると、本オプトエレクトロニクス部品は、活性層を有する半導体積層体を備えた半導体チップを備えている。活性層は、放射を放出するのに適する層であることが好ましい。しかしながら、これに代えて、活性層を放射検出層とすることもできる。
【０００５】
本オプトエレクトロニクス部品は、ＬＥＤまたは放射検出器であることが好ましい。
【０００６】
さらには、本オプトエレクトロニクス部品は、接合層によって半導体チップに接合されているキャリアを備えている。キャリアは、特に、半導体材料（例えばシリコン）から形成することができる。キャリアの半導体材料は、ドープされていないことが好ましい。接合層は、金属または金属合金を含んでいることが好ましい。
【０００７】
さらには、半導体チップは、第１の電気接続領域および第２の電気接続領域を備えており、これら第１の電気接続領域および第２の電気接続領域は、キャリアの側にある。特に、第１の電気接続領域は、半導体チップのｐ型コンタクトを形成していることができ、第２の電気接続領域は、半導体チップのｎ型コンタクトを形成していることができる。
【０００８】
第１の電気接続領域および第２の電気接続領域は、半導体チップ内の凹部によって互いに隔てられていることが好ましい。この場合、凹部に電気的絶縁材料（特に、ポリマー）を満たすことができる。
【０００９】
半導体チップの第１の電気接続領域および第２の電気接続領域は、特に、コンタクトメタライゼーション積層体（例えばＴｉ／Ｐｔ／Ａｕ）によって形成することができ、キャリアの側にある。第１の電気接続領域および第２の電気接続領域は、一平面上に配置されていることが好ましく、それぞれが、相互に絶縁されている接合層のサブ領域に隣接していることが有利である。
【００１０】
一実施形態によると、キャリアは、半導体チップとは反対側の裏面に、第１の裏面電気コンタクトおよび第２の裏面電気コンタクトを備えている。キャリアの裏面電気コンタクトは、特に、本オプトエレクトロニクス部品を表面実装することを目的としており、すなわち、本オプトエレクトロニクス部品は、ワイヤ（リード線）を使用せずに、キャリアの裏面コンタクトにおいて、例えばプリント基板の導体トラックに、はんだ接合によって電気的に接続することができる。
【００１１】
第１の裏面電気コンタクトは、キャリアを貫いている少なくとも１つのビアによって、第１の電気接続領域に導電接続されている。さらに、第２の裏面電気コンタクトは、キャリアを貫いている少なくとも１つのビアによって、第２の電気接続領域に導電接続されている。したがって、キャリアを貫いているビアは、キャリアの裏面コンタクトを、半導体チップの第１の電気接続領域および第２の電気接続領域に導電的に接続している。
【００１２】
第１の裏面電気コンタクトもしくは第２の裏面電気コンタクトまたはその両方は、それぞれ、キャリアを貫いている少なくとも１つのさらなるビアによって、第１の電気接続領域または第２の電気接続領域に接続されている。したがって、裏面電気コンタクトの少なくとも一方は、キャリアを貫いている少なくとも２つ以上のビアによって、半導体チップの関連付けられる電気接続領域に接続されている。好ましくは、第１の裏面電気コンタクトおよび第２の裏面電気コンタクトの両方が、それぞれ、キャリアを貫いている少なくとも２つのビアによって、第１の電気接続領域および第２の電気接続領域に接続されている。
【００１３】
第１の裏面電気コンタクトまたは第２の裏面電気コンタクトを半導体チップの関連付けられる電気接続領域に接続するビアの数を増やすことによって、キャリアのそれぞれの裏面コンタクトと半導体チップの関連付けられる電気接続領域との間の電流の流れが複数のビアに分散されるため、本オプトエレクトロニクス部品の通電容量が増大し、これは有利である。
【００１４】
さらなる有利な構造形態においては、ビアの少なくとも１つは、少なくとも３０μｍの幅を有する。ビアの幅とは、本明細書においては、キャリアの主面に平行に延びる方向におけるビアの寸法を意味するものと理解されたい。ビアは、例えば円柱状とすることができ、したがってビアの幅は、ビアの円形断面領域の直径に等しい。
【００１５】
本オプトエレクトロニクス部品の通電容量は、ビアの比較的大きな幅によってさらに改善することができる。キャリアにおけるビアすべてが少なくとも３０μｍの幅を有することが好ましい。
【００１６】
特に好ましい一構造形態においては、ビアの少なくとも１つは、少なくとも６０μｍの幅を有する。特に、キャリアにおけるビアすべてが少なくとも６０μｍの幅を有することも可能である。このようにすることで、本オプトエレクトロニクス部品では特に良好な通電容量が達成される。しかしながらその一方で、キャリアの機械的不安定性を回避するため、ビアの幅は、できる限り１００μｍ以下とするべきである。
【００１７】
キャリアを貫いている複数のビアは、必ずしも同じ幅を有する必要はない。むしろ、半導体チップに面して配置されるビアのうち、接合層における凹部（例えば空洞または絶縁層）の近傍に配置されているビアが、それ以外のビアよりも小さい幅を有することが有利であり得る。キャリアと半導体チップとの間の接合層におけるこのような中断部（絶縁層または空洞によって形成される）は、特に、半導体チップの第１の電気接続領域と半導体チップの第２の電気接続領域とを互いに絶縁する目的で設けることができる。接合層におけるこのような中断部は、この中断部の近傍に、キャリアにおける中断部（特に幅の広いビアによって形成される）も存在する場合、キャリアと半導体チップとの間の接合の機械的不安定性につながることがある。この理由のため、接合層におけるこのような中断部の近傍に配置されるビアは、それ以外のビアよりも小さい幅を有することが有利である。
【００１８】
さらなる有利な構造形態においては、半導体積層体は、ｎ型ドープ半導体領域と、ｐ型ドープ半導体領域とを備えており、ｐ型ドープ半導体領域がキャリアの側にある。半導体チップは、第１の電気接続領域をｐ型ドープ半導体領域に接続している第１の電気接続層を備えている。さらに、半導体チップは、第２の電気接続領域をｎ型ドープ半導体領域に接続している第２の電気接続層を備えている。
【００１９】
第２の電気接続層のサブ領域は、少なくとも１つの孔の中に延在していることが好ましく、この少なくとも１つの孔は、ｐ型ドープ半導体領域と活性層とを通ってｎ型ドープ半導体領域内まで達している。孔の領域においては、第２の電気接続層がｐ型ドープ半導体領域および活性層から絶縁されていることが有利である。第２の電気接続層は、例えば、半導体チップの絶縁された側面を通じてｎ型ドープ半導体領域までガイドするのではなく、ｐ型ドープ半導体領域および活性層における孔の中を、ｎ型ドープ半導体領域内までガイドされているため、本オプトエレクトロニクス部品の通電容量および信頼性が改善されている。
【００２０】
孔の領域において第２の電気接続層をｐ型ドープ半導体領域および活性層から絶縁することは、例えば、電気的絶縁層（特に、ＳｉＯ２層）によって達成することができる。有利な一構造形態においては、ｐ型ドープ半導体領域および活性層は、孔の近傍において、アルゴンイオンによる照射によって不動態化されている。これにより、製造の複雑さが低減し、これは有利である。
【００２１】
特に好ましい構造形態においては、第２の電気接続層は、複数の孔の中に延在している複数のサブ領域を備えており、これら複数の孔は、ｐ型ドープ半導体領域と活性層とを通って、ｎ型ドープ半導体領域内まで達している。第２の電気接続層が複数の孔の中をｎ型ドープ半導体領域内まで延在しているため、本オプトエレクトロニクス部品の通電容量がさらに改善されている。
【００２２】
本オプトエレクトロニクス部品のさらなる有利な構造形態においては、キャリアと半導体チップとの間の接合層は、互いに電気的に絶縁されている少なくとも２つのサブ領域を備えており、これらの少なくとも２つのサブ領域は、電気的絶縁材料によって互いに隔てられている。接合層の第１のサブ領域は、特に、半導体チップの第１の電気接続領域に接合されており、かつ、少なくとも１つのビアによって、キャリアの第１の裏面コンタクトに接続されている。接合層の第２のサブ領域は、半導体チップの第２の電気接続領域に導電接続されており、かつ、少なくとも１つのビアによって、キャリアの第２の裏面コンタクトに導電接続されている。接合層の第１のサブ領域と第２のサブ領域とを互いに絶縁している電気的絶縁材料は、ポリマーであることが好ましい。このポリマーは、特に、ポリイミドとすることができる。これに代えて、接合層の第１のサブ領域と第２のサブ領域を、空洞によって互いに隔てることも可能であり、この場合、電気的絶縁材料は空気である。
【００２３】
さらなる有利な構造形態においては、ビアは、接合層と同じ金属または同じ金属合金から形成されている。特に、本オプトエレクトロニクス部品の製造方法（後からさらに詳しく説明する）においては、ビアは接合層と同じ方法ステップにおいて形成され、したがって、製造の複雑さが低減し、これは有利である。
【００２４】
特に有利な構造形態においては、第１の裏面電気コンタクトおよび第２の裏面電気コンタクトは、ビアと同じ金属または同じ金属合金から形成されている。特に、裏面コンタクトをビアおよび接合層と同じ方法ステップにおいて形成することも可能である。したがって、接合層、ビア、および裏面電気コンタクトが、それぞれ同じ金属または同じ金属合金から形成されており、これは有利である。
【００２５】
上記の金属または金属合金は、Ｃｕ、Ａｕ、またはＢｉＡｇであることが好ましい。これらの材料は、良好な導電率を特徴としており、したがって、本オプトエレクトロニクス部品の良好な通電容量を達成するうえで有利である。
【００２６】
接合層と、さらに好ましくはビアおよび裏面コンタクトの少なくとも一方とが形成されている金属または金属合金には、収縮巣（shrinkage hole）が存在しないことが好ましい。収縮巣が存在しない接合層によって、本オプトエレクトロニクス部品の信頼性および通電容量が高まり、これは有利である。以下に説明する、オプトエレクトロニクス部品の製造方法においては、接合層と、ビアおよび裏面コンタクトの少なくとも一方とを、収縮巣が発生しないように形成することが可能である。
【００２７】
オプトエレクトロニクス部品の製造方法の一形態においては、キャリア（ビアを形成するための複数の開口部を備えている）と、半導体チップ（第１の電気接続領域および第２の電気接続領域を備えている）とを形成する。
【００２８】
第１の電気接続領域および第２の電気接続領域は、半導体チップ内の凹部によって互いに隔てられている。
【００２９】
第１の電気接続領域と第２の電気接続領域との間の凹部に、電気的絶縁材料を満たし、この場合、電気的絶縁材料がこれら接続領域のサブ領域の上に突き出すように満たす。次いで、半導体チップの上にキャリアを配置し、このとき、接続領域の上に突き出している電気的絶縁材料がスペーサ層として機能し、したがって半導体チップとキャリアの間に空間が生じる。スペーサ層は、例えば、環状構造とすることができる。
【００３０】
さらなる方法ステップにおいては、キャリアにおける開口部を通じて空間内に液体金属または液体金属合金を注入し、この金属または金属合金は、凝固後に接合層およびビアを形成する。
【００３１】
本方法の１つの利点として、接合層とビアが単一の方法ステップにおいて形成される。さらには、接合層とビアをこのように形成する方法では、従来のはんだ付け法とは異なり、収縮巣が存在しない接合層が形成されることにおいて有利であることが判明した。これにより、本オプトエレクトロニクス部品の通電容量および長期安定性が高まる。
【００３２】
本方法の有利なバリエーションにおいては、接合層およびビアを形成するときに裏面コンタクトも形成し、この場合、キャリアにおける開口部の中に液体金属または液体金属合金を注入する前に、キャリアの裏面に、パターニングされた層を形成し、この層は、第１の裏面電気コンタクトおよび第２の裏面電気コンタクトを形成するためのマスクとしての役割を果たす。パターニングされた層は、空間と、ビアのための開口部とが満たされたとき、液体金属または液体金属合金がキャリアの裏面全体を覆うことを防止する。パターニングされた層によって覆われていないキャリアの領域のみが液体金属または液体金属合金によって覆われ、これにより第１の裏面電気コンタクトおよび第２の裏面電気コンタクトが形成される。したがって、本方法のこのバリエーションにおいては、接合層、ビア、および裏面コンタクトが単一の方法ステップにおいて形成される。
【００３３】
有利な一形態においては、半導体チップとキャリアの間のスペーサとして機能する電気的絶縁材料は、ポリマーである。特に、この電気的絶縁材料は、ポリイミドである。
【００３４】
以下では、本発明について、例示的な実施形態に基づいて図１および図２を参照しながらさらに詳しく説明する。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の例示的な実施形態によるオプトエレクトロニクス部品の断面の概略図である。
【図２Ａ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｂ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｃ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｄ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｅ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｆ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｇ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｈ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｉ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｊ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｋ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｌ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【図２Ｍ】本オプトエレクトロニクス部品の製造方法の例示的な実施形態の中間ステップの概略図である。
【発明を実施するための形態】
【００３６】
図面において、同じ要素または機能が同じ要素には、それぞれ同じ参照数字を付してある。図示した要素と、要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。
【００３７】
図１に概略的な断面図として示したオプトエレクトロニクス部品は、半導体積層体２０を備えた半導体チップ１を含んでいる。半導体積層体２０は、例えば、ｎ型ドープ半導体領域２およびｐ型ドープ半導体領域４と、ｎ型ドープ半導体領域２とｐ型ドープ半導体領域４との間に配置されている活性層３とを含んでいることができる。
【００３８】
本オプトエレクトロニクス部品の活性層３は、特に、放射を放出するのに適している活性層３とすることができる。この場合、本オプトエレクトロニクス部品は、ルミネセンス（発光）ダイオード、特に、ＬＥＤである。これに代えて、活性層３を放射検出層とすることも可能であり、この場合、本オプトエレクトロニクス部品は検出器部品である。活性層は、例えば、ｐｎ接合、ダブルヘテロ構造、単一量子井戸構造、または多重量子井戸構造の形をとることができる。この場合、用語「量子井戸構造」は、閉じ込めの結果として電荷キャリアにおいてエネルギ状態の量子化が起こる任意の構造を包含する。特に、用語「量子井戸構造」は、量子化の次元について何らかの指定を行うものではない。したがって、量子井戸構造には、特に、量子井戸、量子細線、および量子ドットと、これらの構造の任意の組合せが含まれる。
【００３９】
半導体チップ１の半導体積層体２０は、ＩＩＩ−Ｖ族化合物半導体材料、特に、ヒ化物化合物半導体材料、窒化物化合物半導体材料、またはリン化物化合物半導体材料をベースとしていることが好ましい。半導体積層体２０は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、またはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓを含んでいることができ、いずれの場合も０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１である。この場合、ＩＩＩ−Ｖ族化合物半導体材料は、上記の化学式のいずれかに従った数学的に正確な組成を有する必要はない。ＩＩＩ−Ｖ族化合物半導体材料は、１種類または複数のドーパントと、この材料の物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上記の化学式は、結晶格子の本質的な構成成分のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。
【００４０】
半導体チップ１は、金属または金属合金の接合層１４によってキャリア１２に接合されている。キャリア１２は、特に、半導体材料、好ましくはドープされていない半導体材料を含んでいることができる。キャリア１２の半導体材料は、シリコンであることが好ましい。接合層１４の側のキャリアの面に、ウェッティング層１３を設けることができる。
【００４１】
半導体チップ１は、第１の電気接続領域１８および第２の電気接続領域１９を備えている。これらの電気接続領域１８，１９は、コンタクトメタライゼーションによって形成されていることが好ましく、コンタクトメタライゼーションは、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体を備えていることができる。半導体チップの第１の電気接続領域１８および第２の電気接続領域１９のいずれも、キャリア１２の側にある。
【００４２】
キャリア１２は、半導体チップ１とは反対側の裏面に、第１の裏面電気コンタクト２８および第２の裏面電気コンタクト２９を備えている。キャリア１２の裏面におけるこれら２つの裏面電気コンタクト２８，２９は、特に、オプトエレクトロニクス部品を表面実装することを目的としている。特に、本オプトエレクトロニクス部品は、裏面コンタクト２８，２９において、例えばはんだ接合によって、プリント基板の導体トラックに接続することができる。したがって、本オプトエレクトロニクス部品は、表面実装可能なオプトエレクトロニクス部品であり、特に、ワイヤ（リード線）を備えていない。
【００４３】
第１の裏面電気コンタクト２８は、少なくとも１つのビア１５および接合層１４によって第１の電気接続領域１８に接続されており、第２の裏面電気コンタクト２９は、少なくとも１つのビア１６および接合層１４によって第２の電気接続領域１９に接続されている。図示した例示的な実施形態においては、第１の裏面コンタクト２８を第１の電気接続領域１８に接続するため、２つのビア１５がキャリア１２に形成されていることが有利である。さらに、第２の裏面電気コンタクト２９を第２の電気接続領域１９に接続するため、３つのビア１６がキャリア１２に形成されていることが有利である。裏面コンタクト２８，２９のそれぞれが、半導体チップ１の電気接続領域１８，１９に複数のビア１５，１６によって接続されていることにより、本オプトエレクトロニクス部品の通電容量が増大し、これは有利である。
【００４４】
ビア１５，１６は、少なくとも３０μｍ、特に好ましくは少なくとも６０μｍの幅ｂを有することが有利である。例えば、ビア１５，１６は、少なくとも３０μｍ、好ましくは少なくとも６０μｍの直径を有する円柱状とすることができる。しかしながら、ビア１５，１６の別の断面領域も可能であり、例えば、ビア１５，１６は、長方形、特に、正方形の断面領域を有することができる。比較的大きなビアの幅によって、本オプトエレクトロニクス部品の通電容量がさらに改善される。
【００４５】
図示した例示的な実施形態においては、ビア１５，１６のすべてが同じ幅であるわけではない。特に、ビア１５は、ビア１６よりも小さい幅を有する。例えば、ビア１５の幅が３０μｍまたはそれ以上であり、ビア１６の幅が６０μｍまたはそれ以上とすることができる。ビア１５の方が小さい幅を有し、なぜならビア１５は、接合層１４の領域のうち、接合層１４が電気的絶縁材料１７（特に、ポリマー）によって隔てられている部分の近傍の領域に配置されているためである。絶縁材料１７（特に、ポリイミドとすることができる）は、接合層１４を、第１のサブ領域１４ａ（第１の電気接続領域１８に導電接続されており、かつビア１５によって第１の裏面コンタクト２８に導電接続されている）と、第２のサブ領域１４ｂ（第２の電気接続領域１９に導電接続されており、かつビア１６によって第２の裏面コンタクト２９に導電接続されている）とに、分割する役割を果たしている。接合層１４は、半導体チップ１の側面においても絶縁材料１７によって中断部が形成されていることが好ましい。これにより、キャリア１２を半導体チップ１に接合するときに、接合層１４の金属または金属合金がキャリア１２の側壁に達して裏面コンタクト２８，２９の材料と結合することが防止され、これは有利である。このような結合は、短絡につながることがある。
【００４６】
接合層１４の中断部を電気的絶縁領域１７によって形成することは、これらの中断部の近傍に、キャリア１２にも比較的大きな中断部が存在する場合、機械的不安定性につながることがある。この理由のため、電気的絶縁材料１７による接合層における中断部の近傍に配置されているビア１５は、ビア１６よりも幅が小さい。
【００４７】
接合層１４を、電気的に相互に絶縁されたサブ領域１４ａ，１４ｂに分割する電気的絶縁材料１７は、必ずしもポリマー（例えばポリイミド）である必要はない。これに代えて、空洞によって分割（中断）を達成することも可能であり、この場合には電気的絶縁材料１７は空気である。
【００４８】
接合層１４（半導体チップ１とキャリア１２とを互いに接合する）は、金属または金属合金から形成されている。この金属または金属合金は、特に、Ｃｕ、Ａｕ、ＡｕＳｎ、またはＢｉＡｇとすることができる。ビア１５，１６は、接合層１４と同じ材料から形成されていることが好ましい。特に、ビア１５，１６を接合層１４と同じ方法ステップにおいて形成することが可能である。裏面コンタクト２８，２９も、ビア１５，１６もしくは接合層１４またはその両方と同じ材料から形成されていることが、特に有利である。特に、裏面コンタクト２８，２９を、接合層１４およびビア１５，１６と同じ方法ステップにおいて形成することも可能である。
【００４９】
本オプトエレクトロニクス部品の高い通電容量と良好な長期安定性を達成するため、接合層１４と、ビア１５，１６と、さらに好ましくは裏面コンタクト２８，２９とが形成されている金属または金属合金には、収縮巣が存在しない。
【００５０】
半導体チップ１において、第１の電気接続領域１８は、ｐ型ドープ半導体領域４に第１の電気接続層８によって導電接続されている。第２の電気接続領域１９は、ｎ型ドープ半導体領域２に第２の電気接続領域層９によって導電接続されている。半導体チップ１は電気的絶縁層１０（例えばＳｉＯ２層）を含んでおり、この層は、第１の電気接続領域１８に接続されている半導体チップ１の領域と、第２の電気接続領域１９に接続されている半導体チップ１の領域とを、互いに絶縁している。
【００５１】
第２の電気接続層は、複数の孔２５の中に延在していることが有利であり、これらの孔２５は、半導体積層体のｐ型ドープ領域４および活性層３を貫いて、ｎ型ドープ半導体領域２内まで達している。これらの孔の領域においては、第２の電気接続層９が、ｐ型ドープ半導体領域４および活性層３から、不動態化された半導体領域７によって絶縁されている。不動態化された半導体領域７は、半導体積層体２０のｐ型ドープ領域４または活性層３の材料を高エネルギのイオン（特に、アルゴンイオン）によって照射することによって形成することができる。これ代えて、孔２５の領域において、第２の電気接続層９を、隣接する半導体領域から、さらなる絶縁層によって絶縁することも可能である。
【００５２】
第２の電気接続層９は、複数の孔２５の中をｎ型ドープ半導体領域２内まで延在しているため、高い通電容量が達成される。さらには、説明した接触形成方法の利点として、キャリア１２とは反対側の半導体チップ１の面における放射出口面３２に電気コンタクトが存在せず、このような電気コンタクトが存在する場合、活性層３によって放出される放射の一部分が吸収されうる。さらに、本オプトエレクトロニクス部品からの放射の取り出しを改善するため、放射出口面３２には粗面化部または放射取り出し構造２１が設けられている。
【００５３】
本オプトエレクトロニクス部品の効率をさらに向上させるため、ｐ型ドープ半導体領域４の、キャリア１２の側の面に、ミラー層５が設けられている。ミラー層５は、銀を含んでいる、または銀からなることが好ましい。
【００５４】
ミラー層５を腐食から保護するため、ミラー層５に封止層６が設けられている。封止層６は、複数の副層を備えていることができる。封止層６は、特に、Ｐｔ／Ａｕ／Ｔｉからなる積層体とすることができる。
【００５５】
第１の電気接続層８および第２の電気接続層９も、それぞれ、銀を含んでいる、または銀からなることが有利である。第１の電気接続層８および第２の電気接続層９を腐食から保護する目的で、これらの層には導電性障壁層１１が設けられており、導電性障壁層１１は、特に、ＴｉＷＮを含んでいることができる。障壁層１１は、複数の副層から構成することもできる。
【００５６】
ミラー層５、封止層６、および障壁層１１は、それぞれ、導電性材料から形成されており、したがって、第１の電気接続領域１８とｐ型ドープ半導体領域４の間の電流経路と、第２の電気接続領域１９とｎ型ドープ半導体領域２との間の電流経路が、これらの層によって遮断されない。したがって、第１の電気接続層８および第２の電気接続層９は、第１の電気接続領域１８および第２の電気接続領域１９に直接隣接している必要がなく、電流経路上に、ミラー層５、封止層６、または障壁層１１のサブ領域を配置することができる。
【００５７】
図２Ａ〜図２Ｍには、本オプトエレクトロニクス部品の製造方法の例示的な実施形態が記載されている。本オプトエレクトロニクス部品の個々の要素の上述した有利な構造は、以下に説明する本方法にも同じようにあてはまり、逆も同様である。
【００５８】
図２Ａに示した、本方法の中間ステップにおいては、半導体積層体２０（ｎ型ドープ半導体領域２、活性層３、およびｐ型ドープ半導体領域４を備えている）が、成長基板２７の上に成長している。成長基板２７は、例えば、シリコン基板とすることができる。これに代えて、成長基板２７は、例えば、ＧａＮ、サファイア、またはＳｉＣを含んでいることができる。半導体積層体２０は、エピタキシャルに、特に、ＭＯＶＰＥ（有機金属気相成長法）によって形成することが好ましい。ｎ型ドープ半導体領域２、活性層３、およびｐ型ドープ半導体領域４は、それぞれ、複数の個々の層から構成することができ、これらの個々の層については、図を簡潔にするため詳細には示していない。
【００５９】
図２Ｂに示した中間ステップにおいては、半導体積層体２０にミラー層５が設けられている。ミラー層５は、銀層を備えていることが好ましい。ミラー層５を腐食から保護するため、ミラー層５が封止層６によって覆われており、封止層６は複数の副層から構成することができる。封止層６は、特に、Ｐｔ／Ａｕ／Ｔｉの積層体とすることができる。
【００６０】
図２Ｃに示した中間ステップにおいては、ミラー層５と封止層６が、空間的に隔てられた半導体積層体２０の２つの領域を覆うように、パターニングされている。層のパターニングは、この方法ステップと、以降に記載されている方法ステップのいずれの場合も、フォトリソグラフィ、エッチング工程、リフトオフ工程などの技術を使用して行われ、これらの技術自体は当業者に公知であり、したがってここでは詳しくは説明しない。
【００６１】
さらに、図２Ｃに示した中間ステップにおいては、ミラー層および封止層によって覆われている半導体積層体の領域の間に配置されている領域７と、このような領域の外側に配置されている領域７とにおいて、ｐ型ドープ半導体領域４が不動態化されている。不動態化領域７は、例えば、ｐ型ドープ半導体材料４をアルゴンイオンによって照射することによって形成することができる。不動態化領域７は、電気絶縁性の不動態化領域７によってｐｎ接合が切断されるように、活性層３の中まで延在していることが好ましい。
【００６２】
図２Ｄに示した中間ステップにおいては、半導体積層体２０の外縁領域においてメサエッチングが行われており、この工程では、半導体積層体２０がｎ型ドープ半導体領域２内まで除去されている。
【００６３】
図２Ｅに示した中間ステップにおいては、このようにして形成されたパターンに電気絶縁層１０が形成されている。電気絶縁層１０は、特に、ＳｉＯ２層とすることができる。
【００６４】
図２Ｆに示した中間ステップにおいては、エッチング工程を使用して、絶縁層１０に開口が形成されて孔２５が作製されており、これらの孔２５は、ｐ型ドープ半導体領域４および活性層３の不動態化領域７を貫いて、ｎ型ドープ半導体領域２の中まで達している。さらに、封止層６に凹部３０が形成されている。
【００６５】
図２Ｇに示した方法ステップにおいては、第１の電気接続層８および第２の電気接続層９が形成されてパターニングされている。第１の電気接続層８および第２の電気接続層９は、特に、銀を含んでいる、または銀からなることができる。
【００６６】
第１の電気接続層８は封止層６に隣接しており、封止層６は、ｐ型ドープ半導体領域４に、導電性のミラー層５によって接続されている。したがって、第１の電気接続層８は、ｐ型ドープ半導体領域４との接触を形成することを目的としている。第２の電気接続層９は、孔２５の中を、ｎ型ドープ半導体領域２の中まで延在している。したがって、第２の電気接続層９は、ｎ型ドープ半導体領域２との接触を形成することを目的としている。第１の電気接続層８および第２の電気接続層９は、凹部３１によって互いに隔てられている。
【００６７】
図２Ｈに示した中間ステップにおいては、第１の接続層８および第２の接続層９に障壁層１１が形成されている。障壁層１１は、特に、ＴｉＷＮを含んでいることができる。障壁層１１が複数の個々の層から構成されることも可能である。障壁層１１は、第１の電気接続層８および第２の電気接続層９（これらは銀を含んでいることが好ましい）を、腐食から保護する。さらに、図２Ｈに示した中間ステップにおいては、このようにして作製された半導体チップ１の第１の電気接続領域１８および第２の電気接続領域１９を形成するため、障壁層１１にコンタクトメタライゼーションが設けられている。コンタクトメタライゼーション１８，１９は、特に、Ｔｉ／Ｐｔ／Ａｕの積層体とすることができる。第１の電気接続領域および第２の電気接続領域は、凹部３１によって互いに絶縁されている。
【００６８】
図２Ｉに示した方法ステップにおいては、凹部３１が電気的絶縁材料１７によって満たされている。電気的絶縁材料１７は、特に、ポリマー、好ましくはポリイミドとすることができる。電気的絶縁材料１７の層は、第１の電気接続領域１８と第２の電気接続領域１９を互いに絶縁しており、これらの電気接続領域１８，１９のサブ領域の上に突き出している。さらに、半導体チップの側面においても、絶縁材料１７が接続領域１８，１９に形成されている。
【００６９】
図２Ｊに示した中間ステップにおいては、半導体チップ１にキャリア１２が配置されており、この場合、電気接続領域１８，１９の上に突き出している電気的絶縁材料１７がスペーサとしての役割を果たす結果として、半導体チップ１とキャリア１２との間に空間２４が形成される。キャリア１２は複数の開口部２２を備えており、これらの開口部は、キャリア１２を貫通するビアを形成することを目的としている。半導体チップ１の側のキャリア１２の面には、ウェッティング層１３を設けることができる。半導体チップとは反対側のキャリア１２の裏面には、パターニングされた層２６が設けられていることが有利であり、この層２６は、キャリア１２の裏面に裏面電気コンタクトを形成するためのマスクとしての役割を果たす。
【００７０】
図２Ｋは、キャリア１２の裏面の平面図を示している。パターニングされた層２６（特に、ソルダーレジスト層とすることができる）は、キャリア１２の裏面電気コンタクト２８，２９を形成する役割を果たす２つの領域を画成している。この裏面の平面図は、ビアのための例えば円柱状の開口部２２も示している。
【００７１】
図２Ｌに示した中間ステップにおいては、キャリア１２の開口部２２を通じて空間２４内に液体金属または液体金属合金を注入することによって、キャリア１２と半導体チップ１との間に接合層１４が形成されている。この方法ステップにおいては、ビア１５，１６と、第１の裏面電気コンタクト２８および第２の裏面電気コンタクト２９も、同時に形成されている。したがって、接合層１４と、ビア１５，１６と、第１の裏面電気コンタクト２８および第２の裏面電気コンタクト２９は、それぞれ同じ材料（例えば、Ｃｕ、Ａｕ、ＡｕＳｎ、またはＢｉＡｇ）からなることが好ましい。図２Ｌに示した中間ステップにおいては、裏面コンタクト２８，２９を形成するためのマスクとしての役割を果たしたパターニングされた層２６は、すでに除去されている。
【００７２】
図２Ｍに示した中間ステップにおいては、半導体積層体２０を成長させるために使用された成長基板が半導体チップ１から剥離されており、この元の成長基板とは反対側にキャリア１２のみが残っており、半導体チップの荷重支持部としての役割を果たしている。したがって、図２Ｍの図は、これまでの図と比較して１８０゜回転したものである。
【００７３】
元の成長基板が配置されていた、ｎ型ドープ半導体領域２の表面は、この段階では半導体チップ１の放射出口面３２となっている。放射出口面３２としての役割を果たす、ｎ型ドープ半導体領域２のこの表面には、さらなる方法ステップにおいて、例えば、ＫＯＨを使用するエッチング工程によって、表面パターンまたは粗面化部２１を設けることができる。このようにして製造されるオプトエレクトロニクス部品は、図１に示したオプトエレクトロニクス部品に対応する。
【００７４】
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
【００７５】
本特許出願は、独国特許出願第１０２０１００２５３２０．０号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
【図１】
0005947293.tif 000002
【図２Ａ】
0005947293.tif 000003
【図２Ｂ】
0005947293.tif 000004
【図２Ｃ】
0005947293.tif 000005
【図２Ｄ】
0005947293.tif 000006
【図２Ｅ】
0005947293.tif 000007
【図２Ｆ】
0005947293.tif 000008
【図２Ｇ】
0005947293.tif 000009
【図２Ｈ】
0005947293.tif 000010
【図２Ｉ】
0005947293.tif 000011
【図２Ｊ】
0005947293.tif 000012
【図２Ｋ】
0005947293.tif 000013
【図２Ｌ】
0005947293.tif 000014
【図２Ｍ】
0005947293.tif 000015