(57)【特許請求の範囲】
【請求項１】
受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、
前記増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段と、
前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を前記１の処理段の前段に負帰還する振幅制御部と、を含むデータ受信回路であって、
前記振幅制御部は、前記１の処理段から送出されたデータ信号のレベルが小なるほど前記１の処理段に供給される信号又は前記受信データ信号のレベルを増大せしめることを特徴とするデータ受信回路。
【請求項２】
前記受信データ信号は、互いに極性の異なる一対の差動信号であり、
前記増幅処理段は、差動増幅処理を含むことを特徴とする請求項１に記載のデータ受信回路。
【請求項３】
前記振幅制御部は、前記１の処理段から送出されたデータ信号のレベルが小なるほど前記１の処理段への信号供給ライン又は前記受信データ信号の供給ラインに大なる電流を供給することを特徴とする請求項１又は２に記載のデータ受信回路。
【請求項４】
受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、
前記増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段と、
前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を前記１の処理段の前段に負帰還する振幅制御部と、を含むデータ受信回路であって、
前記増幅データ信号に応じた電流を前記第２ラインに印加することにより前記レベル変換データ信号の立上り及び立下りエッジ部での時間経過に伴うレベル推移を急峻にするエッジ強調回路を更に有することを特徴とするデータ受信回路。
【請求項５】
前記エッジ強調回路は、前記増幅データ信号にレベル変換処理を施すことにより前記レベル変換データ信号と同一レベルの信号を出力ラインに送出するレベル変換部と、前記出力ライン上の信号に応じた電流を前記第２ラインに印加するバッファ部と、からなり、
前記振幅制御部は、前記出力ラインに送出された前記レベル変換データ信号と同一レベルの信号の増減を前記１の処理段の前段に負帰還することを特徴とする請求項４記載のデータ受信回路。
【請求項６】
受信データ信号を増幅処理段において増幅して得られた増幅データ信号をレベル変換処理段においてレベル変換して得られたレベル変換データ信号を出力し、
前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を振幅制御部において前記１の処理段の前段に負帰還するデータ受信方法であって、
前記増幅制御部においては前記１の処理段から送出されたデータ信号のレベルが小なるほど前記１の処理段に供給される信号又は前記受信データ信号のレベルを増大せしめることを特徴とするデータ受信方法。
【請求項７】
受信データ信号を増幅処理段において増幅して得られた増幅データ信号を第１ラインを介してレベル変換処理段に供給し、前記レベル変換処理段において前記増幅データ信号をレベル変換して得られたレベル変換データ信号を第２ラインに出力し、
前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を振幅制御部において前段に負帰還するデータ受信方法であって、
エッジ強調回路において前記増幅データ信号に応じた電流を前記第２ラインに印加することにより前記レベル変換データ信号の立上り及び立下りエッジ部での時間経過に伴うレベル推移を急峻にすることを特徴とするデータ受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送ラインを介して受信した受信信号に対して各種信号処理を施すデータ受信回路及びデータ受信方法に関するものである。
【背景技術】
【０００２】
近年、データ伝送の高速及び高密度化が望まれており、かかる要求を満たすデータ伝送方式として差動伝送方式が提案されている。
【０００３】
差動伝送方式では、情報データを互いに極性の異なる一対の差動信号に変換しこれらを平衡伝送ラインを介して伝送する。かかる差動信号を受信するデータ受信回路として、受信した一対の差動信号を差動入力段で取り込み、その差動入力段で取り込まれた信号のレベルをレベル変換段によって論理回路で使用可能なレベルに変換したものをデータ信号として出力するようにしたものが提案されている（例えば特許文献１の図１参照）。このデータ受信回路においては、受信した一対の差動入力信号（ＩＮ１、ＩＮ２）を差動入力段（Ｍ８０〜Ｍ８４）のトランジスタＭ８１及びＭ８２各々のゲート端子を介して取り込み、両者の差分値を増幅した信号をライン３及び４を介してレベル変換段（Ｍ８５〜Ｍ８８）に供給するようにしている。
【０００４】
ところで、製造上における上記トランジスタの駆動能力及び寄生容量のバラツキの影響により、上記した如きデータ受信回路内で信号波形の鈍り又は遅延が生じる場合がある。この際、データ受信回路内部で信号の振幅が設計上において想定していた振幅よりも大きくなってしまうと、高速処理が困難となり誤ったデータ信号が出力されてしまう虞があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２４６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本願発明は、上記の如き問題を解決すべく為されたものであり、高速及び高密度伝送された信号から精度良く情報データに対応したデータ信号を取得することが可能なデータ受信回路及び振幅制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ受信回路は、受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、前記増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段と、前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を前記１の処理段の前段に負帰還する振幅制御部と、を含むデータ受信回路であって、前記振幅制御部は、前記１の処理段から送出されたデータ信号のレベルが小なるほど前記１の処理段に供給される信号又は前記受信データ信号のレベルを増大せしめる。
また、本発明に係るデータ受信回路は、受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、前記増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段と、前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を前記１の処理段の前段に負帰還する振幅制御部と、を含むデータ受信回路であって、前記増幅データ信号に応じた電流を前記第２ラインに印加することにより前記レベル変換データ信号の立上り及び立下りエッジ部での時間経過に伴うレベル推移を急峻にするエッジ強調回路を更に有する。
【０００８】
本発明に係るデータ受信方法は、受信データ信号を増幅処理段において増幅して得られた増幅データ信号をレベル変換処理段においてレベル変換して得られたレベル変換データ信号を出力し、前記増幅処理段及び前記レベル変換処理段の内の１の処理段から送出された前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を前記増幅制御部において前記１の処理段の前段に負帰還するデータ受信方法であって、前記増幅制御部においては前記１の処理段から送出されたデータ信号のレベルが小なるほど前記１の処理段に供給される信号又は前記受信データ信号のレベルを増大せしめる。
また、本発明に係るデータ受信方法は、受信データ信号を増幅処理段において増幅して得られた増幅データ信号を第１ラインを介してレベル変換処理段に供給し、前記レベル変換処理段において前記増幅データ信号をレベル変換して得られたレベル変換データ信号を第２ラインに出力し、前記増幅データ信号又は前記レベル変換データ信号のレベルの増減を振幅制御部において前段に負帰還するデータ受信方法であって、エッジ強調回路において前記増幅データ信号に応じた電流を前記第２ラインに印加することにより前記レベル変換データ信号の立上り及び立下りエッジ部での時間経過に伴うレベル推移を急峻にする。
【発明の効果】
【０００９】
本発明においては、受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、この増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段との内の１の処理段から送出された増幅データ信号又はレベル変換データ信号のレベルの増減を、この１の処理段の前段に負帰還させる。これにより、上記１の処理段から送出されたデータ信号のレベルが小なるほど、この１の処理段に供給されるデータ信号又は受信データ信号のレベルを増加させる。よって、データ受信回路内の内部信号の振幅が大なるほど大幅にその振幅が低下するので、内部信号の振幅を、高速動作が保証される上限振幅以下に制限することが可能となる。従って、製造上のバラツキに起因してデータ受信回路の内部信号の振幅が高速動作を保証し得る上限振幅よりも大きくなってしまっても、その振幅を上限振幅以内にすることができるので、高速及び高密度伝送された信号から精度良く情報データに対応したデータ信号を取得することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係るデータ受信回路の一例を示す回路図である。
【図２】データ受信回路内部の信号波形の一例を示す波形図である。
【図３】図１に示されるデータ受信回路の変形例の一例を示す回路図である。
【図４】図１に示されるデータ受信回路の変形例の他の一例を示す回路図である。
【図５】図４に示されるデータ受信回路の変形例を示す回路図である。
【図６】図１に示されるデータ受信回路の変形例の更に他の一例を示す回路図である。
【図７】図６に示されるデータ受信回路の変形例を示す回路図である。
【図８】図１、図３〜図７の構成概要を示すブロック図である。
【図９】エッジ強調回路５を設けた場合の接続形態の概要を示すブロック図である。
【図１０】エッジ強調回路５を設けた場合の接続形態の一例を示す回路図である。
【図１１】エッジ強調回路５による信号レベルのエッジ強調形態の一例を示す波形図である。
【図１２】エッジ強調回路５を設けた場合の接続形態の一例を示す回路図である。
【発明を実施するための形態】
【００１１】
本発明に係るデータ受信回路は、受信データ信号に増幅処理を施して得られた増幅データ信号を第１ライン上に供給する増幅処理段と、この増幅データ信号にレベル変換処理を施して得られたレベル変換データ信号を第２ラインを介して送出するレベル変換処理段との内の１の処理段から送出されたデータ信号のレベルの増減を、この１の処理段の前段に負帰還させる。
【実施例】
【００１２】
図１は、本発明に係るデータ受信回路の構成の一例を示す回路図である。
【００１３】
図１に示すように、データ受信回路は、差動増幅段１、レベル変換段２、出力段３及び振幅制御部４を含むものである。かかるデータ受信回路は、互いに極性の異なる一対の差動信号を平衡伝送ラインＢＬ１及びＢＬ２を夫々介して受信する。尚、かかる一対の差動信号は、送信機側（図示せぬ）において、送信すべき情報データに基づいて生成されたものである。この際、平衡伝送ラインＢＬ１及びＢＬ２を夫々介して受信した一対の受信差動信号ＩＮ及びＩＮＢは、差動増幅段１のｐチャネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタ１１及び１２各々のゲート端子に夫々供給される。定電流源１３は、電源電圧ＶＣＣに基づき所定の一定電流Ｉａを生成しこれをトランジスタ１１及び１２各々のソース端子に供給する。トランジスタ１１のドレイン端子はｎチャネルＭＯＳ型のトランジスタ１４のドレイン端子及びゲート端子に接続されている。かかるトランジスタ１４のソース端子には接地電位ＶＳＳが印加されており、そのゲート端子及びドレイン端子は中継ラインＲＬ１を介してレベル変換段２に接続されている。トランジスタ１２のドレイン端子はｎチャネルＭＯＳ型のトランジスタ１５のドレイン端子及びゲート端子に接続されている。かかるトランジスタ１５のソース端子には接地電位ＶＳＳが印加されており、そのゲート端子及びドレイン端子は中継ラインＲＬ２を介してレベル変換段２に接続されている。
【００１４】
上記した構成により、差動増幅段１は、受信差動信号ＩＮと受信差動信号ＩＮＢとのレベル差に対応した信号を増幅した差動増幅信号ＡＮＢを上記した中継ラインＲＬ１を介してレベル変換段２に供給すると共に、この差動増幅信号ＡＮＢの位相を反転させた信号を増幅した差動増幅信号ＡＮを中継ラインＲＬ２を介してレベル変換段２に供給する。
【００１５】
レベル変換段２のｐチャネルＭＯＳ型のトランジスタ２１及び２２各々のソース端子には電源電圧ＶＣＣが印加されており、夫々のゲート端子同士が互いに接続されている。トランジスタ２１のゲート端子及びドレイン端子は、ラインＬＬ１を介してｎチャネルＭＯＳ型のトランジスタ２３のドレイン端子に接続されている。トランジスタ２３のゲート端子には、差動増幅段１から中継ラインＲＬ２を介して供給された差動増幅信号ＡＮが供給されており、そのソース端子には接地電位ＶＳＳが印加されている。トランジスタ２２のドレイン端子は、ラインＬＬ２を介してｎチャネルＭＯＳ型のトランジスタ２４のドレイン端子に接続されている。トランジスタ２４のゲート端子には差動増幅段１から中継ラインＲＬ１を介して供給された差動増幅信号ＡＮＢが供給されており、そのソース端子には接地電位ＶＳＳが印加されている。
【００１６】
上記した構成により、レベル変換段２は、上記差動増幅信号ＡＮと差動増幅信号ＡＮＢとの差分に対応した信号の振幅を、接地電位ＶＳＳ〜電源電圧ＶＣＣの範囲にレベル変換した信号をデータ信号ＲＮとし、これを上記ラインＬＬ２を介して出力段３及び振幅制御部４に夫々供給する。更に、レベル変換段２は、かかるデータ信号ＲＮの位相を反転させたデータ信号ＲＮＢを上記ラインＬＬ１を介して振幅制御部４に供給する。
【００１７】
出力段３は、互いに直列に接続されたインバータ３１及び３２からなり、ラインＬＬ２を介して供給されたデータ信号ＲＮのレベルが閾値より高い場合には論理レベル１、低い場合には論理レベル０に対応したレベルを有する信号を受信データ信号ＲＤＳとして出力する。
【００１８】
振幅制御部４のｐチャネルＭＯＳ型のトランジスタ４１の制御端子としてのゲート端子にはレベル変換段２のラインＬＬ２が接続されており、そのドレイン端子は平衡伝送ラインＢＬ１に接続されている。また、振幅制御部４のｐチャネルＭＯＳ型のトランジスタ４２の制御端子としてのゲート端子にはレベル変換段２のラインＬＬ１が接続されており、そのドレイン端子は平衡伝送ラインＢＬ２に接続されている。定電流源４３は、電源電圧ＶＣＣに基づき所定の一定電流Ｉｂを生成しこれをトランジスタ４１及び４２各々のソース端子に供給する。
【００１９】
かかる構成により、振幅制御部４のトランジスタ４１は、レベル変換段２によって生成されたデータ信号ＲＮのレベルが小なるほど大なる電流を平衡伝送ラインＢＬ１に供給する。また、振幅制御部４のトランジスタ４２は、レベル変換段２によって生成されたデータ信号ＲＮＢのレベルが小なるほど大なる電流を平衡伝送ラインＢＬ２に供給する。これにより、データ信号ＲＮ（ＲＮＢ）のレベルが低いほど大幅に、平衡伝送ラインＢＬ１（ＢＬ２）を介して供給された受信差動信号ＩＮ（ＩＮＢ）のレベルが高まる。よって、受信差動信号ＩＮ（ＩＮＢ）における高レベル区間に比して低レベル区間でのレベル増加量が大きくなるので、高レベル区間での信号レベルと低レベル区間での信号レベルとの差分、つまり受信差動信号ＩＮ（ＩＮＢ）の振幅は小となる。これに伴い、受信差動信号ＩＮ（ＩＮＢ）に基づいて生成された差動増幅信号ＡＮ（ＡＮＢ）及びデータ信号ＲＮ（ＲＮＢ）の振幅も低下することになる。
【００２０】
すなわち、振幅制御部４は、データ信号ＲＮ（ＲＮＢ）のレベルが小なるほど受信差動信号ＩＮ（ＩＮＢ）のレベルを増加することにより、受信差動信号ＩＮ（ＩＮＢ）の振幅を低下させるのである。これにより、差動増幅信号ＡＮ（ＡＮＢ）及びデータ信号ＲＮ（ＲＮＢ）における振幅を、高速動作が保証される上限の振幅値（以下、上限振幅と称する）以下に制限させることが可能となる。
【００２１】
図２は、データ受信回路内に振幅制御部４を設けた場合に得られる内部信号（ＡＮ、ＡＮＢ、ＲＮ、ＲＮＢ）波形の一例（実線にて示す）と、振幅制御部４を設けなかった場合に得られる内部信号波形の一例（破線にて示す）とを対比して表す波形図である。
【００２２】
先ず、振幅制御部４が設けられていない場合には、内部信号（ＡＮ、ＡＮＢ、ＲＮ、ＲＮＢ）の変化周期が比較的長い区間では、例えばトランジスタの製造上のバラツキ等の影響により、図２の破線に示す如くその振幅が上限振幅ＡＰMAXより大なる振幅ＡＰ１となる。その後、信号の変化周期が短くなる区間に移行すると信号の振幅は小さくなるが、直前までの信号振幅がＡＰ１の如き上限振幅ＡＰMAXより大であることに起因して、図２の破線に示す如く変化周期が短くなった直後、その信号の振幅が安定するまでに時間ＳＣが掛かってしまう。
【００２３】
一方、振幅制御部４が設けられている場合には、内部信号（ＡＮ、ＡＮＢ、ＲＮ、ＲＮＢ）の変化周期が比較的長い区間では、図２の実線に示す如くその振幅は上限振幅ＡＰMAXとなるように制御される。そして、信号の変化周期が短くなる区間に移行すると、その直前までの信号振幅が、高速動作が保証される上限振幅ＡＰMAXであることから、信号の振幅は直ちに安定する。
【００２４】
よって、例え製造上のバラツキ等に起因してデータ受信回路内部で信号の振幅が高速動作を保証し得る上限振幅よりも大きくなってしまっても、振幅制御部４によってその振幅を上限振幅内に収めることができるので、高速及び高密度の受信差動信号から精度良くデータ信号を取得することが可能となる。
【００２５】
尚、図１に示す実施例では、レベル変換段２のラインＬＬ１（ＬＬ２）と振幅制御部４のトランジスタ４２（４１）のゲート端子との間を直接接続することにより、振幅制御部４にてデータ信号ＲＮ（ＲＮＢ）の状態に基づく振幅制限処理を実施している。しかしながら、レベル変換段２のラインＬＬ１（ＬＬ２）と振幅制御部４のトランジスタ４２（４１）のゲート端子との間に遅延回路を設けることにより、受信差動信号ＩＮ（ＩＮＢ）に対する、データ信号ＲＮ（ＲＮＢ）に基づく振幅制限処理の位相を調整できるようにしても良い。
【００２６】
図３は、かかる点に鑑みて為された図１に示すデータ受信回路の変形例を示す回路図である。
【００２７】
尚、図３に示すデータ受信回路においては、レベル変換段２のラインＬＬ１（ＬＬ２）と、振幅制御部４のトランジスタ４２（４１）のゲート端子との間に遅延回路４４（４５）を設けた点を除く他の構成は、図１に示されるものと同一である。
【００２８】
図３において、遅延回路４４は、レベル変換段２のラインＬＬ２上に送出されたデータ信号ＲＮを、所定の遅延時間だけ遅延させた信号を振幅制御部４のトランジスタ４１のゲート端子に供給する。遅延回路４５は、レベル変換段２のラインＬＬ１上に送出されたデータ信号ＲＮＢを、所定の遅延時間だけ遅延させた信号を振幅制御部４のトランジスタ４２のゲート端子に供給する。尚、遅延回路４４及び４５各々の遅延時間は、受信差動信号ＩＮ及びＩＮＢとして取り得る最小周期よりも短い遅延時間である。
【００２９】
このように遅延回路４４及び４５を設けることにより、受信差動信号ＩＮ及びＩＮＢの位相に合わせ込んだ状態でデータ信号ＲＮ（ＲＮＢ）に基づく振幅制限処理を実施することが可能となるので、図１に示す構成に比して振幅制限処理の精度を高めることができる。
【００３０】
又、図１又は図３に示す一例では、データ信号ＲＮ及びＲＮＢを振幅制御部４のトランジスタ４１及び４２各々のゲート端子に供給しているが、データ信号ＲＮ及びＲＮＢに代えて出力段３のインバータ３１の出力をトランジスタ４２のゲート端子、出力段３のインバータ３２の出力をトランジスタ４１のゲート端子に夫々供給するようにしても良い。
【００３１】
また、図１に示す実施例では、振幅制御部４によってデータ信号ＲＮ及びＲＮＢに応じた電流を平衡伝送ラインＢＬ１及びＢＬ２に供給することにより、内部信号（ＡＮ、ＡＮＢ、ＲＮ、ＲＮＢ）の振幅を低下させるようにしているが、かかる構成に限定されない。
【００３２】
例えば、図１に示す如く差動増幅段１の前段に設けられている振幅制御部４を、図４に示すように差動増幅段１及びレベル変換段２の間に設けるようにしても良い。
【００３３】
図４に示す構成では、振幅制御部４のトランジスタ４１のドレイン端子は中継ラインＲＬ１に接続されており、振幅制御部４のトランジスタ４２のドレイン端子は中継ラインＲＬ２に接続されている点を除く他の構成は、図１に示すものと同一である。
【００３４】
図４に示される振幅制御部４は、データ信号ＲＮ（ＲＮＢ）のレベルが小なるほど大なる電流を中継ライン（ＲＬ１、ＲＬ２）に供給することにより、データ信号ＲＮ（ＲＮＢ）のレベルが小なるほど大幅に差動増幅信号ＡＮ（ＡＮＢ）のレベルを増加させて、この差動増幅信号ＡＮ（ＡＮＢ）の振幅を低下させる。これにより、図１に示す構成と同様に図４に示す構成においても、振幅制御部４によって、差動増幅信号ＡＮ（ＡＮＢ）及びデータ信号ＲＮ（ＲＮＢ）における振幅を、高速動作が保証される上限振幅ＡＰMAX以下に制限させることが可能となる。
【００３５】
尚、図４に示す構成においても図３に示す構成と同様に、レベル変換段２のラインＬＬ１（ＬＬ２）と振幅制御部４のトランジスタ４２（４１）のゲート端子との間に遅延回路を設けるようにしても良い。
【００３６】
図５は、かかる点に鑑みて為された図３に示すデータ受信回路の変形例を示す回路図である。
【００３７】
尚、図５に示すデータ受信回路においては、レベル変換段２のラインＬＬ１（ＬＬ２）と、振幅制御部４のトランジスタ４２（４１）のゲート端子との間に遅延回路４４（４５）を設けた点を除く他の構成については、図４に示されるものと同一である。
【００３８】
また、図１に示す構成では、振幅制御部４は、レベル変換段２で生成されたデータ信号ＲＮ及びＲＮＢに応じた電流を平衡伝送ラインＢＬ１及びＢＬ２に供給するようにしているが、差動増幅信号ＡＮ及びＡＮＢに応じた電流を平衡伝送ラインＢＬ１及びＢＬ２に供給するようにしても良い。
【００３９】
図６は、かかる点に鑑みて為された、図１に示すデータ受信回路の変形例を示す回路図である。
【００４０】
尚、図６に示すデータ受信回路においては、振幅制御部４のトランジスタ４２のゲート端子が中継ラインＲＬ１に接続されており、振幅制御部４のトランジスタ４１のゲート端子が中継ラインＲＬ２に接続されている点を除く他の構成は、図１に示すものと同一である。
【００４１】
図６に示される振幅制御部４は、差動増幅信号ＡＮ（ＡＮＢ）のレベルが小なるほど大なる電流を平衡伝送ラインＢＬ１（ＢＬ２）に供給することにより、差動増幅信号ＡＮ（ＡＮＢ）のレベルが小なるほど大幅に受信差動信号ＩＮ（ＩＮＢ）のレベルを増加させて、この受信差動信号ＩＮ（ＩＮＢ）の振幅を低下させる。これにより、図１に示す構成と同様に図６に示す構成においても、振幅制御部４によって、差動増幅信号ＡＮ（ＡＮＢ）及びデータ信号ＲＮ（ＲＮＢ）における振幅を、高速動作が保証される上限振幅ＡＰMAX以下に制限させることが可能となる。
【００４２】
尚、図６に示す構成においても図３に示す構成と同様に、振幅制御部４のトランジスタ４２（４１）のゲート端子の直前に遅延回路を設けるようにしても良い。
【００４３】
図７は、かかる点に鑑みて為された図６に示すデータ受信回路の変形例を示す回路図である。
【００４４】
尚、図７に示すデータ受信回路においては、差動増幅段１及びレベル変換段２間の中継ラインＲＬ１（ＲＬ２）と、振幅制御部４のトランジスタ４２（４１）のゲート端子との間に遅延回路４４（４５）を設けた点を除く他の構成については、図６に示されるものと同一である。
【００４５】
要するに、本発明は、受信データ信号（ＩＮ、ＩＮＢ）に増幅処理を施して得た増幅データ信号（ＡＮ、ＡＮＢ）を送出する増幅処理段（差動増幅段１）と、増幅データ信号（ＡＮ、ＡＮＢ）にレベル変換処理を施して得られたレベル変換データ信号（ＲＮ、ＲＮＢ）を送出するレベル変換処理段（レベル変換段２）と、を含むデータ受信回路に振幅制御部（４）を搭載したものである。
【００４６】
この際、振幅制御部（４）は、図１、図３〜図７に示す如く、増幅処理段（１）及びレベル変換処理段（２）の内の１の処理段から送出された増幅データ信号（ＡＮ、ＡＮＢ）又はレベル変換データ信号（ＲＮ、ＲＮＢ）のレベルの増減を、この１の処理段の前段に負帰還する。
【００４７】
例えば、図１及び図３に示す構成では振幅制御部（４）により、図８（ａ）に示す如くレベル変換処理段（２）から送出されたレベル変換データ信号（ＲＮ、ＲＮＢ）のレベルの増減分を、受信データ信号（ＩＮ、ＩＮＢ）に反映させている。また、図４及び図５に示す構成では振幅制御部（４）により、図８（ｂ）に示す如くレベル変換処理段（２）から送出されたレベル変換データ信号（ＲＮ、ＲＮＢ）のレベルの増減分を、増幅データ信号（ＡＮ、ＡＮＢ）に反映させている。また、図６及び図７に示す構成では振幅制御部（４）により、図８（ｃ）に示す如く増幅処理段（１）から送出された増幅データ信号（ＡＮ、ＡＮＢ）のレベルの増減分を、受信データ信号（ＩＮ、ＩＮＢ）に反映させている。
【００４８】
これにより、上記１の処理段から送出された信号のレベルが小なるほど、この１の処理段に供給される信号又は受信データ信号のレベルが増加する。よって、振幅制御部（４）によれば、データ受信回路内の内部信号（ＩＮ、ＩＮＢ、ＡＮ、ＡＮＢ）の振幅が大なるほど大幅にその振幅が低下するので、その振幅を高速動作が保証される上限振幅以下にすることが可能となる。従って、本発明によれば、製造上のバラツキに起因してデータ受信回路の内部信号の振幅が高速動作を保証し得る上限振幅よりも大になってしまっても、その振幅を上限振幅内に制限することが可能となり、高速及び高密度伝送された信号から精度良く情報データに対応したデータ信号を取得できるようになる。
【００４９】
また、図１、図３〜図７に示す各データ受信回路において、レベル変換後のデータ信号ＲＮ又はＲＤＳに対して、その信号レベルの立上り及び立下りエッジ部（以下、単にエッジ部と称する）での時間経過に伴うレベル推移を急峻にするエッジ強調回路を設けるようにしても良い。例えば、図９（ａ）に示す如く、増幅データ信号（ＡＮ、ＡＮＢ）に応じてデータ信号ＲＮのエッジ部でのレベル推移を急峻にするエッジ強調回路５を、図１、図３〜図７に示すデータ受信回路に設ける。或いは、図９（ｂ）に示す如く、増幅データ信号（ＡＮ、ＡＮＢ）に応じてデータ信号ＲＤＳのエッジ部でのレベル推移を急峻にするエッジ強調回路５を、図１、図３〜図７に示すデータ受信回路に設ける。尚、図９（ａ）及び図９（ｂ）では振幅制御部４を図示していない。
【００５０】
図１０は、かかるエッジ強調回路５の内部構成を示す回路図である。
【００５１】
尚、図１０において、差動増幅段１、レベル変換段２及び出力段３各々の内部構成は、図１に示されるものと同一である。
【００５２】
図１０に示すように、エッジ強調回路５は、ｐチャネルＭＯＳ型のトランジスタ５１〜５４、及びｎチャネルＭＯＳ型のトランジスタ５５〜５８を含む。尚、エッジ強調回路５は、上記したトランジスタ５１、５２、５５及び５６からなるレベル変換部と、上記したトランジスタ５３、５４、５７及び５８からなるバッファ部と、からなる。
【００５３】
トランジスタ５１及び５２各々のソース端子には電源電圧ＶＣＣが印加されており、夫々のゲート端子同士が互いに接続されている。トランジスタ５１のゲート端子及びドレイン端子は、レベル変換部の出力ラインであるラインＬＬ３を介してトランジスタ５５のドレイン端子に接続されている。トランジスタ５５のゲート端子には、差動増幅段１から中継ラインＲＬ２を介して供給された差動増幅信号ＡＮが供給されており、そのソース端子には接地電位ＶＳＳが印加されている。トランジスタ５２のドレイン端子は、ラインＬＬ４を介してトランジスタ５６のドレイン端子に接続されている。トランジスタ５６のゲート端子には差動増幅段１から中継ラインＲＬ１を介して供給された差動増幅信号ＡＮＢが供給されており、そのソース端子には接地電位ＶＳＳが印加されている。トランジスタ５３のゲート端子は上記ラインＬＬ４に接続されており、そのソース端子はトランジスタ５４のドレイン端子に接続されている。トランジスタ５４のソース端子には電源電圧ＶＣＣが印加されている。トランジスタ５７のドレイン端子はトランジスタ５３のドレイン端子、及びレベル変換段２の出力ラインであるラインＬＬ２に夫々接続されている。トランジスタ５７のソース端子はトランジスタ５８のドレイン端子に接続されている。トランジスタ５８のソース端子には接地電位ＶＳＳが印加されており、そのゲート端子はトランジスタ５４のゲート端子及び出力段３のインバータ３２の出力端子に夫々接続されている。
【００５４】
上記した構成により、エッジ強調回路５のレベル変換部（５１、５２、５５，５６）は、増幅データ信号（ＡＮ、ＡＮＢ）のレベルをデータ信号ＲＮと同一レベルに変換したレベル変換信号を、ラインＬＬ４を介してバッファ部（５３、５４、５７，５８）に供給する。ここで、ラインＬＬ４上の信号レベルが低レベルである場合にはバッファ部のトランジスタ５３及び５７各々の内のトランジスタ５３だけがオン状態となり、電源電圧ＶＣＣがトランジスタ５３及び５４を介して上記ラインＬＬ２に印加される。一方、ラインＬＬ４上の信号レベルが高レベルである場合にはトランジスタ５３及び５７の内のトランジスタ５７だけがオン状態となり、接地電位ＧＮＤがトランジスタ５７及び５８を介して上記ラインＬＬ２に印加される。これにより、エッジ強調回路５のバッファ部は、増幅データ信号（ＡＮ、ＡＮＢ）に対応した比較的大きな電流をラインＬＬ２に供給する。かかる電流供給により、ラインＬＬ２上のデータ信号ＲＮのエッジ部での時間経過に伴うレベル推移は、エッジ強調回路５を設けなかった場合に比して急峻になる。例えば、図１１の実線はエッジ強調回路５を設けなかった場合におけるデータ信号ＲＮの波形、図１１の破線はエッジ強調回路５を設けた場合におけるデータ信号ＲＮの波形を夫々示すものである。
【００５５】
このように、エッジ強調回路５は、増幅データ信号（ＡＮ、ＡＮＢ）に応じた電流をレベル変換段２の出力ラインであるラインＬＬ２に供給することにより、データ信号ＲＮの立上り及び立下りエッジ部での時間経過に伴うレベル遷移を急峻にするのである。
【００５６】
尚、エッジ強調回路５のバッファ部では、出力段３から送出されたデータ信号ＲＤＳのレベルに応じてトランジスタ５４及び５８をオフ状態に設定することにより、必要以上の電流が送出されてしまうことを防止している。
【００５７】
また、図８（ａ）及び図８（ｂ）に示す構成に上記したエッジ強調回路５を設けることにより、レベル変換段２のラインＬＬ２上に寄生する寄生負荷量を低減することが可能となる。
【００５８】
例えば、図１２に示す如く、エッジ強調回路５を図８（ａ）に示す構成に設けた場合、振幅制御部４のトランジスタ４２のゲート端子は、図１、図３〜図５に示す各構成と同様にレベル変換段２のラインＬＬ１に接続される。しかしながら、振幅制御部４のトランジスタ４１のゲート端子は、レベル変換段２のラインＬＬ２ではなくエッジ強調回路５のレベル変換部の出力ラインであるラインＬＬ３に接続されている。これにより、振幅制御部４は、エッジ強調回路５のレベル変換部の出力ライン（ＬＬ３）に送出された上記レベル変換データ信号と同一レベルの信号の増減を、増幅処理段（１）の前段に負帰還するのである。
【００５９】
よって、図１２に示す構成によれば、データ信号ＲＮの送出ラインであるラインＬＬ２にトランジスタのゲート端子は接続されないので、図１、図３〜図５に示す如きラインＬＬ２に振幅制御部４のトランジスタ４２のゲート端子が接続される構成に比して、ラインＬＬ２に寄生する寄生負荷を低減させることが可能となる。
【符号の説明】
【００６０】
１          差動増幅段
２          レベル変換段
４          振幅制御部
５          エッジ強調回路
【図１】
0005993174.tif 000002
【図２】
0005993174.tif 000003
【図３】
0005993174.tif 000004
【図４】
0005993174.tif 000005
【図５】
0005993174.tif 000006
【図６】
0005993174.tif 000007
【図７】
0005993174.tif 000008
【図８】
0005993174.tif 000009
【図９】
0005993174.tif 000010
【図１０】
0005993174.tif 000011
【図１１】
0005993174.tif 000012
【図１２】
0005993174.tif 000013