(57)【特許請求の範囲】
【請求項１】
そのオン／オフ制御によって入力電圧から出力電圧を生成する出力トランジスタと、
基準電圧を生成する基準電圧生成部と、
前記基準電圧にリップル成分を注入してリップル基準電圧を生成するリップルインジェクション部と、
前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号に基づいて前記出力トランジスタのオン／オフ制御を行うスイッチング制御部と、
を有し、
前記リップルインジェクション部は、
前記出力トランジスタのオン／オフ制御に応じて充放電電流を生成する充放電部と、
前記充放電電流を用いて充放電されるキャパシタと、
前記基準電圧を用いて前記キャパシタの充放電される一端をバイアスするｇｍアンプと、
を含み、前記キャパシタの前記充放電される一端から前記リップル基準電圧を出力し、
前記充放電部は、
前記出力電圧に応じて第１電流を生成する第１電流源と、
前記入力電圧に応じて前記第１電流よりも大きい第２電流を生成する第２電流源と、
前記出力トランジスタのオン／オフ制御に応じて前記第２電流の電流経路を導通／遮断するスイッチと、
を含み、前記キャパシタの充電期間には前記スイッチをオフとして前記第１電流を前記キャパシタに流し込み、前記キャパシタの放電期間には前記スイッチをオンとして前記第１電流と前記第２電流との差分電流を前記キャパシタから引き抜く、
ことを特徴とすることを特徴とするスイッチング電源装置。
【請求項２】
前記ｇｍアンプは、前記出力トランジスタのオン期間よりも短い周期の出力変動には応答しないことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記リップルインジェクション部は、前記基準電圧と前記帰還電圧との差分を増幅して誤差電圧を生成するエラーアンプをさらに含み、
前記ｇｍアンプは、前記誤差電圧を用いて前記キャパシタの前記充放電される一端をバイアスすることを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
【請求項４】
そのオン／オフ制御によって入力電圧から出力電圧を生成する出力トランジスタと、
基準電圧を生成する基準電圧生成部と、
前記基準電圧にリップル成分を注入してリップル基準電圧を生成するリップルインジェクション部と、
前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較して比較信号を生成するコンパレータと、
前記比較信号に基づいて前記出力トランジスタのオン／オフ制御を行うスイッチング制御部と、
を有し、
前記リップルインジェクション部は、
前記出力トランジスタのオン／オフ制御に応じて充放電電流を生成する充放電部と、
前記充放電電流を用いて充放電されるキャパシタと、
前記基準電圧を用いて前記キャパシタの一端をバイアスするｇｍアンプと、
を含み、前記キャパシタの一端から前記リップル基準電圧を出力し、
前記充放電部は、
前記出力電圧に応じて第１電流を生成する第１電流源と、
前記入力電圧に応じて前記第１電流よりも大きい第２電流を生成する第２電流源と、
前記出力トランジスタのオン／オフ制御に応じて前記第２電流の電流経路を導通／遮断するスイッチと、
を含み、前記キャパシタの充電期間には前記スイッチをオフとして前記第１電流を前記キャパシタに流し込み、前記キャパシタの放電期間には前記スイッチをオンとして前記第１電流と前記第２電流との差分電流を前記キャパシタから引き抜く、
ことを特徴とするスイッチング電源装置。
【請求項５】
前記ｇｍアンプは、前記出力トランジスタのオン期間よりも短い周期の出力変動には応答しないことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記リップルインジェクション部は、前記基準電圧と前記帰還電圧との差分を増幅して誤差電圧を生成するエラーアンプをさらに含み、
前記ｇｍアンプは、前記誤差電圧を用いて前記キャパシタの一端をバイアスすることを特徴とする請求項４または請求項５に記載のスイッチング電源装置。
【請求項７】
前記スイッチング制御部は、
クロック入力端に前記比較信号が入力されるＤフリップフロップと、
前記Ｄフリップフロップの出力信号に応じて前記出力トランジスタのオン／オフ制御を行うドライバと、
前記出力トランジスタのオン時間を設定するために前記Ｄフリップフロップのリセット信号を生成するオン時間設定部と、
を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載のスイッチング電源装置。
【請求項８】
前記オン時間設定部は、前記入力電圧が高いほど前記出力トランジスタのオン時間を短くし、前記入力電圧が低いほど前記出力トランジスタのオン時間を長くすることを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記オン時間設定部は、前記出力電圧が低いほど前記出力トランジスタのオン時間を短くし、前記出力電圧が高いほど前記出力トランジスタのオン時間を長くすることを特徴とする請求項７または請求項８に記載のスイッチング電源装置。
【請求項１０】
前記オン時間設定部は、
前記入力電圧に応じた三角波電圧を生成する三角波電圧生成回路と、
前記出力電圧に応じた分圧出力電圧を生成する分圧出力電圧生成回路と、
前記三角波電圧と前記分圧出力電圧とを比較して前記リセット信号を生成する第２コンパレータと、
を含むことを特徴とする請求項７〜請求項９のいずれか一項に記載のスイッチング電源装置。
【請求項１１】
前記三角波電圧生成回路は、
前記入力電圧に応じた充電電流を生成する電圧／電流変換部と、
前記電圧／電流変換部に接続された第２キャパシタと、
前記出力トランジスタのオン／オフ制御に応じて前記第２キャパシタの充放電を切り替える第２スイッチと、
を含むことを特徴とする請求項１０に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
非線形制御方式（例えば、ヒステリシス・ウィンドウ方式、ボトム検出オン時間固定方式、アッパー検出オフ時間固定方式）のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。
【０００３】
一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧ＯＵＴのリップル成分）を利用してコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。
【０００４】
また、従来より、コンパレータに入力される基準電圧ＲＥＦや帰還電圧ＦＢに対してリップル成分を外部から強制的に注入（重畳）することにより、コンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。
【０００５】
図１０は、リップルインジェクション技術を導入したスイッチング電源装置の一従来例を示す図である。本従来例のスイッチング電源装置では、矩形波状のスイッチ電圧ＳＷを利用してＲＣ経由で帰還電圧ＦＢにリップル成分を注入する方式（以下では、ＲＣ注入方式と呼ぶ）が採用されている。このようなリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。
【０００６】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−３５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＲＣ注入方式を採用したスイッチング電源装置では、帰還電圧ＦＢに重畳されるリップル成分が矩形波状のスイッチ電圧ＳＷを鈍らせた波形となるので、（１）スイッチ電圧ＳＷのオン時間に応じてリップル成分の大きさ（波高値）が変化する（図１１を参照）、（２）スイッチ電圧ＳＷのオン時間によってはリップル成分の線形性が損なわれる（図１１の破線を参照）、という課題があった。
【０００９】
また、ＲＣ注入方式を採用したスイッチング電源装置では、帰還電圧ＦＢに重畳されるリップル成分にインダクタのリップル電流成分が含まれていないので、（３）負荷急変時の安定性に乏しく出力電圧ＯＵＴのリンギングを生じやすい（図１２を参照）、という課題もあった。
【００１０】
本発明は、本願の発明者によって見い出された上記の問題点に鑑み、適切なリップルインジェクションにより、安定したスイッチング制御を行うことが可能な非線形制御方式のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成すべく、本発明に係るスイッチング電源装置は、そのオン／オフ制御によって入力電圧から出力電圧を生成する出力トランジスタと、基準電圧を生成する基準電圧生成部と、前記基準電圧にリップル成分を注入してリップル基準電圧を生成するリップルインジェクション部と、前記出力電圧に応じた帰還電圧と前記リップル基準電圧とを比較して比較信号を生成するコンパレータと、前記比較信号に基づいて前記出力トランジスタのオン／オフ制御を行うスイッチング制御部と、を有し、前記リップルインジェクション部は、前記出力トランジスタのオン／オフ制御に応じて充放電電流を生成する充放電部と、前記充放電電流を用いて充放電されるキャパシタと、前記基準電圧を用いて前記キャパシタの一端をバイアスするｇｍアンプと、を含み、前記キャパシタの一端から前記リップル基準電圧を出力する構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成るスイッチング電源装置において、前記ｇｍアンプは、前記出力トランジスタのオン期間よりも短い周期の出力変動には応答しない構成（第２の構成）にするとよい。
【００１３】
また、上記第１または第２の構成から成るスイッチング電源装置において、前記リップルインジェクション部は、前記基準電圧と前記帰還電圧との差分を増幅して誤差電圧を生成するエラーアンプをさらに含み、前記ｇｍアンプは、前記誤差電圧を用いて前記キャパシタの一端をバイアスする構成（第３の構成）にするとよい。
【００１４】
また、上記第１〜第３いずれかの構成から成るスイッチング電源装置において、前記充放電部は、前記出力電圧に応じて第１電流を生成する第１電流源と、前記入力電圧に応じて前記第１電流よりも大きい第２電流を生成する第２電流源と、前記出力トランジスタのオン／オフ制御に応じて前記第２電流の電流経路を導通／遮断するスイッチと、を含み、前記キャパシタの充電期間には前記スイッチをオフとして前記第１電流を前記キャパシタに流し込み、前記キャパシタの放電期間には前記スイッチをオンとして前記第１電流と前記第２電流の差分電流を前記キャパシタから引き抜く構成（第４の構成）にするとよい。
【００１５】
また、上記第１〜第４いずれかの構成から成るスイッチング電源装置にて、前記スイッチング制御部は、クロック入力端に前記比較信号が入力されるＤフリップフロップと、前記Ｄフリップフロップの出力信号に応じて前記出力トランジスタのオン／オフ制御を行うドライバと、前記出力トランジスタのオン時間を設定するために前記Ｄフリップフロップのリセット信号を生成するオン時間設定部と、を含む構成（第５の構成）にするとよい。
【００１６】
また、上記第５の構成から成るスイッチング電源装置において、前記オン時間設定部は前記入力電圧が高いほど前記出力トランジスタのオン時間を短くし、前記入力電圧が低いほど前記出力トランジスタのオン時間を長くする構成（第６の構成）にするとよい。
【００１７】
また、上記第５または第６の構成から成るスイッチング電源装置において、前記オン時間設定部は、前記出力電圧が低いほど前記出力トランジスタのオン時間を短くし、前記出力電圧が高いほど前記出力トランジスタのオン時間を長くする構成（第７の構成）にするとよい。
【００１８】
また、上記第５〜第７いずれかの構成から成るスイッチング電源装置において、前記オン時間設定部は、前記入力電圧に応じた三角波電圧を生成する三角波電圧生成回路と、前記出力電圧に応じた分圧出力電圧を生成する分圧出力電圧生成回路と、前記三角波電圧と前記分圧出力電圧とを比較して前記リセット信号を生成する第２コンパレータと、を含む構成（第８の構成）にするとよい。
【００１９】
また、上記第８の構成から成るスイッチング電源装置において、前記三角波電圧生成回路は、前記入力電圧に応じた充電電流を生成する電圧／電流変換部と、前記電圧／電流変換部に接続された第２キャパシタと、前記出力トランジスタのオン／オフ制御に応じて前記第２キャパシタの充放電を切り替える第２スイッチと、を含む構成（第９の構成）にするとよい。
【発明の効果】
【００２０】
本発明に係るスイッチング電源装置であれば、適切なリップルインジェクションにより安定したスイッチング制御を行うことが可能となる。
【図面の簡単な説明】
【００２１】
【図１】スイッチング電源装置の全体構成例を示す図
【図２】スイッチング動作の一例を示すタイミングチャート
【図３】リップルインジェクション部１７の第１構成例を示す図
【図４】第１構成例のリップルインジェクション動作を示すタイムチャート
【図５】リップルインジェクション部１７の第２構成例を示す図
【図６】第２構成例のリップルインジェクション動作を示すタイムチャート
【図７】負荷急変時の応答挙動を示すタイムチャート
【図８】電流源１７１ａ及び１７１ｂの一構成例を示す図
【図９】オン時間設定部１５の一構成例を示す図
【図１０】リップルインジェクション技術を導入したスイッチング電源装置の一従来例を示す図
【図１１】第１、第２の課題を説明するためのタイムチャート
【図１２】第３の課題を説明するためのタイムチャート
【発明を実施するための形態】
【００２２】
＜全体構成＞
図１は、スイッチング電源装置の全体構成例を示す図である。本構成例のスイッチング電源装置１は、非線形制御方式（ここではボトム検出オン時間固定方式）によって入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）と、を有する。
【００２３】
半導体装置１０は、外部との電気的な接続を確立するために、少なくとも外部端子Ｔ１〜Ｔ３を有する。半導体装置１０の外部において、外部端子（電源端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１０の外部端子（帰還端子）Ｔ３に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢ（図２の上から２段目を参照）を出力する帰還電圧生成部として機能する。インダクタＬ１及びキャパシタＣ１は、外部端子Ｔ２に現れる矩形波状のスイッチ電圧ＳＷ（図２の上から１段目を参照）を平滑化して出力電圧ＯＵＴを生成する出力平滑部として機能する。
【００２４】
半導体装置１０は、Ｐチャネル型ＭＯＳ［metal oxide semicondutor］電界効果トランジスタ１１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１２と、ドライバ１３と、Ｄフリップフロップ１４と、オン時間設定部１５と、コンパレータ１６と、リップルインジェクション部１７と、基準電圧生成部１８と、を集積化したいわゆるスイッチング電源ＩＣである。
【００２５】
トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のソースは、外部端子Ｔ１に接続されている。トランジスタ１１のドレインは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。
【００２６】
トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。
【００２７】
ドライバ１３は、Ｄフリップフロップ１４の反転出力信号ＱＢに応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１及び１２のオン／オフが完全に逆転している場合だけでなく、貫通電流防止の観点からトランジスタ１１及び１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。トランジスタ１１及び１２がオン／オフされることにより、外部端子Ｔ２には矩形波状のスイッチ電圧ＳＷが生成される。
【００２８】
Ｄフリップフロップ１４は、コンパレータ１６から入力される比較信号ＣＭＰの立上がりエッジで出力信号Ｑをハイレベル（データ入力端Ｄに印加される内部電源電圧ＲＥＧ）にセットし、オン時間設定部１５から入力されるリセット信号ＲＳＴの立下がりエッジで出力信号Ｑをローレベルにリセットする（図２の上から３段目〜６段目を参照）。
【００２９】
オン時間設定部１５は、Ｄフリップフロップ１４の反転出力信号ＱＢがローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号ＲＳＴにローレベルのトリガパルスを発生させる（図２の上から５段目及び６段目を参照）。なお、オン時間設定部１５の構成及び動作については、後ほど詳細に説明する。
【００３０】
なお、上記のドライバ１３、Ｄフリップフロップ１４、及び、オン時間設定部１５は、コンパレータ１６から出力される比較信号ＣＭＰに基づいてトランジスタ１１及び１２のオン／オフ制御を行うスイッチング制御部として機能する。
【００３１】
コンパレータ１６は、外部端子Ｔ３（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、リップルインジェクション部１７から非反転入力端（＋）に入力されるリップル基準電圧ＲＥＦ２を比較して比較信号ＣＭＰを出力する。帰還電圧ＦＢがリップル基準電圧ＲＥＦ２よりも高ければ比較信号ＣＭＰはローレベルとなり、帰還電圧ＦＢがリップル基準電圧ＲＥＦ２よりも低ければ比較信号ＣＭＰはハイレベルとなる（図２の上から２段目及び３段目を参照）。
【００３２】
リップルインジェクション部１７は、基準電圧生成部１８から入力される基準電圧ＲＥＦにリップル成分を注入（重畳）してリップル基準電圧ＲＥＦ２を生成する（図２の上から２段目を参照）。なお、リップルインジェクション部１７の構成及び動作については、後ほど詳細に説明する。
【００３３】
基準電圧生成部１８は、バンドギャップ回路などを用いて、入力電圧ＩＮや周囲温度の変動に依存しない一定の基準電圧ＲＥＦを生成する。
【００３４】
＜リップルインジェクション部＞
［第１構成例］
図３は、リップルインジェクション部１７の第１構成例を示す図である。第１構成例のリップルインジェクション部１７は、充放電部１７１と、キャパシタ１７２と、ｇｍアンプ１７３と、を含む。
【００３５】
充放電部１７１は、電流源１７１ａ及び１７１ｂとスイッチ１７１ｃを含み、Ｄフリップフロップ１４の出力信号Ｑ（延いては出力トランジスタ１１及び同期整流トランジスタ１２のオン／オフ制御）に応じて充放電電流Ｉを生成する。
【００３６】
電流源１７１ａは、内部電源電圧ＲＥＧの印加端とキャパシタ１７２の第１端との間に接続されており、出力電圧ＯＵＴに比例した電流Ｉａ（∝ＯＵＴ）を生成する。
【００３７】
電流源１７１ｂは、キャパシタ１７２の第１端と接地端との間に接続されており、入力電圧ＩＮに比例した電流Ｉｂ（∝ＩＮ）を生成する。
【００３８】
なお、電流源１７１ａ及び１７１ｂは、入力電圧ＩＮや出力電圧ＯＵＴの電圧値に依らず、電流Ｉｂが常に電流Ｉａよりも大きい値となるように回路設計されている。
【００３９】
スイッチ１７１ｃは、キャパシタ１７２の第１端と電流源１７１ｂとの間に接続されており、Ｄフリップフロップ１４の出力信号Ｑ（延いては出力トランジスタ１１及び同期整流トランジスタ１２のオン／オフ制御）に応じて電流Ｉｂの電流経路を導通／遮断する。
【００４０】
キャパシタ１７２は、リップル基準電圧ＲＥＦ２の出力端と接地端との間に接続され、充放電電流Ｉを用いて充放電される。キャパシタ１７２の第１端に現れる充電電圧は、リップル基準電圧ＲＥＦ２としてコンパレータ１６に出力される。
【００４１】
ｇｍアンプ（トランスコンダクタンスアンプ）１７３は、非反転入力端（＋）に印加される基準電圧ＲＥＦと、反転入力端（−）に印加されるリップル基準電圧ＲＥＦ２とが一致するように、キャパシタ１７２の第１端をバイアスする。このような構成とすることにより、リップル基準電圧ＲＥＦ２のＤＣレベル（ＲＥＦ２ＤＣ）を基準電圧ＲＥＦと一致させることができる。従って、リップル基準電圧ＲＥＦ２は、基準電圧ＲＥＦを中点電位としつつ、キャパシタ１７２の充放電状態に応じて電圧値が変動する波形となる（図４の上から３段目を参照）。
【００４２】
また、ｇｍアンプ１７３は、出力トランジスタ１１のオン期間Ｔｏｎよりも短い周期の出力変動には応答しないように回路設計されている。このような構成とすることにより、リップル成分の注入（重畳）に何ら影響を及ぼすことなく、リップル基準電圧ＲＥＦ２のバイアス点を決定することが可能となる。
【００４３】
なお、図３では、ｇｍアンプ１７３の反転入力端（−）と出力端を直接的に接続した構成（ｇｍアンプ１７３をバッファとして機能させる構成）を例に挙げたが、本発明の構成はこれに限定されるものではなく、例えば、リップル基準電圧ＲＥＦ２の分圧電圧（＝ＲＥＦ２／α）をｇｍアンプ１７３の反転入力端（−）に帰還入力させる構成としても構わない。その場合、リップル基準電圧ＲＥＦ２のＤＣレベルは（ＲＥＦ×α）となる。
【００４４】
図４は、第１構成例のリップルインジェクション動作を示すタイムチャートであり、上から順に、スイッチ電圧ＳＷ（出力信号Ｑと同一の論理レベル）、インダクタ電流ＩＬ、帰還電圧ＦＢ、及び、リップル基準電圧ＲＥＦ２が描写されている。
【００４５】
スイッチ電圧ＳＷ（出力信号Ｑ）のローレベル期間は、出力トランジスタ１１のオフ期間（同期整流トランジスタ１２のオン期間）であり、インダクタＬ１には、接地端から出力電圧ＯＵＴの印加端に向けて、出力電圧ＯＵＴに応じたインダクタ電流ＩＬが流れる。このインダクタ電流ＩＬを反映したリップル成分を生成するために、充放電部１７１では出力電圧ＯＵＴに応じた充放電電流Ｉ（＝Ｉａ）を用いてキャパシタ１７２の充電が行われる。より具体的に述べると、キャパシタ１７２の充電期間には、スイッチ１７１ｃがオフとされ、出力電圧ＯＵＴに応じた電流Ｉａが充放電電流Ｉとしてキャパシタ１７２に流し込まれる。
【００４６】
一方、スイッチ電圧ＳＷ（出力信号Ｑ）のハイレベル期間は、出力トランジスタ１１のオン期間（同期整流トランジスタ１２のオフ期間）であり、インダクタＬ１には、入力電圧ＩＮの印加端から出力電圧ＯＵＴの印加端に向けて、入力電圧ＩＮと出力電圧ＯＵＴとの差分電圧（＝ＩＮ−ＯＵＴ）に応じたインダクタ電流ＩＬが流れる。このインダクタ電流ＩＬを反映したリップル成分を生成するために、充放電部１７１では、入力電圧ＩＮと出力電圧ＯＵＴとの差分電圧（＝ＩＮ−ＯＵＴ）に応じた充放電電流Ｉ（＝Ｉｂ−Ｉａ）を用いてキャパシタ１７２の放電が行われる。より具体的に述べると、キャパシタ１７２の放電期間には、スイッチ１７１ｃがオンとされ、電流Ｉａと電流Ｉｂとの差分電流（＝Ｉｂ−Ｉａ）が充放電電流Ｉとしてキャパシタ１７２から引き抜かれる。
【００４７】
このように、第１構成例を採用したリップルインジェクション部１７であれば、スイッチ電圧ＳＷのデューティに依ることなく基準電圧ＲＥＦに対して注入（重畳）されるリップル成分に線形性を持たせることができるので、スイッチング制御の安定性を向上することが可能となる。
【００４８】
［第２構成例］
図５は、リップルインジェクション部１７の第２構成例を示す図である。第２構成例は第１構成例とほぼ同様の構成であり、エラーアンプ１７４を追加した点に特徴を有している。そこで、第１構成例と同一の構成要素については、図３と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。
【００４９】
エラーアンプ１７４は、ｇｍアンプ１７３の前段に設けられて、非反転入力端（＋）に入力される基準電圧ＲＥＦと反転入力端（−）に入力される帰還電圧ＦＢとの差分を増幅して誤差電圧ＥＲＲを生成する。なお、エラーアンプ１７４としては、電圧出力型と電流出力型のいずれを用いても構わない。
【００５０】
ｇｍアンプ１７３は、非反転入力端（＋）に印加される誤差電圧ＥＲＲと、反転入力端（−）に印加されるリップル基準電圧ＲＥＦ２とが一致するように、キャパシタ１７２の第１端をバイアスする。このような構成とすることにより、リップル基準電圧ＲＥＦ２のＤＣレベル（ＲＥＦ２ＤＣ）を誤差電圧ＥＲＲと一致させることができる。また、このとき、リップル基準電圧ＲＥＦ２のＤＣレベル（ＲＥＦ２ＤＣ）は、基準電圧ＲＥＦと帰還電圧ＦＢとが一致するように帰還制御される。従って、リップル基準電圧ＲＥＦ２は、基準電圧ＲＥＦを上限電位としつつ、キャパシタ１７２の充放電状態に応じて電圧値が変動する波形となる（図６の上から３段目を参照）。
【００５１】
このように、第２構成例を採用したリップルインジェクション部１７であれば、第１構成例と同様の効果を享受し得るだけでなく、電流Ｉａ及びＩｂの誤差に起因するリップル基準電圧ＲＥＦ２のオフセット（ＤＣレベルのミスマッチ）をキャンセルすることも可能となる。
【００５２】
また、第２構成例を採用したリップルインジェクション部１７であれば、負荷の急変に伴って帰還電圧ＦＢが急低下した場合であっても、これに追従してスイッチ電圧ＳＷのデューティが自動的に大きくなるようにリップル基準電圧ＲＥＦ２の生成が行われるので、負荷急変時の安定性を高めて、出力電圧ＯＵＴのリンギングを抑制することができる。
【００５３】
＜充放電部＞
図８は、充放電部１７１に含まれる電流源１７１ａ及び１７１ｂの一構成例を示す図である。
【００５４】
電流源１７１ａは、抵抗ａ１〜ａ３と、オペアンプａ４と、Ｎチャネル型ＭＯＳ電界効果トランジスタａ５と、カレントミラーａ６と、を含む。抵抗ａ１の第１端は、出力電圧ＯＵＴの印加端に接続されている。抵抗ａ１の第２端と抵抗ａ２の第１端は、オペアンプａ４の非反転入力端（＋）に接続されている。抵抗ａ２の第２端は、接地端に接続されている。オペアンプａ４の反転入力端（−）は、抵抗ａ３の第１端に接続されている。抵抗ａ３の第２端は、接地端に接続されている。オペアンプａ４の出力端は、トランジスタａ５のゲートに接続されている。トランジスタａ５のソースは、抵抗ａ３の第１端に接続されている。トランジスタａ５のドレインは、カレントミラーａ６の入力端に接続されている。カレントミラーａ６の出力端は、スイッチ１７１ｃの第１端に接続されている。
【００５５】
上記構成から成る電流源１７１ａにおいて、抵抗ａ１及びａ２の接続ノードには、出力電圧ＯＵＴの分圧電圧Ｖａが生成される。オペアンプａ４は、抵抗ａ３の第１端に印加される電圧が上記の分圧電圧Ｖａと一致するようにトランジスタａ５の導通度を制御する。従って、抵抗ａ３には、その抵抗値Ｒａと分圧電圧Ｖａによって決定される電流（＝Ｖａ／Ｒａ）が流れる。この電流がカレントミラーａ６を介してミラーされることにより、電流Ｉａとして電流源１７１ａから出力される。
【００５６】
電流源１７１ｂは、抵抗ｂ１〜ｂ３と、オペアンプｂ４と、Ｎチャネル型ＭＯＳ電界効果トランジスタｂ５と、カレントミラーｂ６及びｂ７と、を含む。抵抗ｂ１の第１端は、入力電圧ＩＮの印加端に接続されている。抵抗ｂ１の第２端と抵抗ｂ２の第１端は、オペアンプｂ４の非反転入力端（＋）に接続されている。抵抗ｂ２の第２端は接地端に接続されている。オペアンプｂ４の反転入力端（−）は、抵抗ｂ３の第１端に接続されている。抵抗ｂ３の第２端は接地端に接続されている。オペアンプｂ４の出力端は、トランジスタｂ５のゲートに接続されている。トランジスタｂ５のソースは、抵抗ｂ３の第１端に接続されている。トランジスタｂ５のドレインは、カレントミラーｂ６の入力端に接続されている。カレントミラーｂ６の出力端は、カレントミラーｂ７の入力端に接続されている。カレントミラーｂ７の出力端は、スイッチ１７１ｃの第２端に接続されている。
【００５７】
上記構成から成る電流源１７１ｂにおいて、抵抗ｂ１及びｂ２の接続ノードには、入力電圧ＩＮの分圧電圧Ｖｂが生成される。オペアンプｂ４は、抵抗ｂ３の第１端に印加される電圧が上記の分圧電圧Ｖｂと一致するようにトランジスタｂ５の導通度を制御する。従って、抵抗ｂ３には、その抵抗値Ｒｂと分圧電圧Ｖｂによって決定される電流（＝Ｖｂ／Ｒｂ）が流れる。この電流がカレントミラーｂ６及びｂ７を介してミラーされることにより、電流Ｉｂとして電流源１７１ｂから出力される。
【００５８】
＜オン時間設定部＞
図９は、オン時間設定部１５の一構成例を示す図である。本構成例のオン時間設定部１５は、電圧／電流変換部１５１と、キャパシタ１５２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１５３と、コンパレータ１５４と、抵抗１５５及び１５６と、インバータ１５７と、を含む。
【００５９】
電圧／電流変換部１５１は、入力電圧ＩＮを電圧／電流変換することにより充電電流Ｉｘ（∝ＩＮ）を生成する。充電電流Ｉｘの電流値は、入力電圧ＩＮの電圧値に応じて変動する。具体的には、入力電圧ＩＮが高いほど充電電流Ｉｘは大きくなり、入力電圧ＩＮが低いほど充電電流Ｉｘは小さくなる。
【００６０】
キャパシタ１５２の第１端は、電圧／電流変換部１５１に接続されている。キャパシタ１５２の第２端は接地端に接続されている。トランジスタ１５３がオフされているときには、キャパシタ１５２が充電電流Ｉｘによって充電され、キャパシタ１５２の第１端に現れる三角波電圧Ｖ１が上昇する。一方、トランジスタ１５３がオンされているときには、キャパシタ１５２がトランジスタ１５３を介して放電され、三角波電圧Ｖ１が低下する。
【００６１】
トランジスタ１５３は、Ｄフリップフロップ１４の反転出力信号ＱＢ（延いてはトランジスタ１１及び１２のオン／オフ制御）に応じてキャパシタ１５２の充放電を切り替える充放電スイッチである。トランジスタ１５３のドレインは、キャパシタ１５２の第１端に接続されている。トランジスタ１５３のソースは、接地端に接続されている。トランジスタ１５３のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００６２】
上記した電圧／電流変換部１５１、キャパシタ１５２、及び、トランジスタ１５３は、入力電圧ＩＮに応じた三角波電圧Ｖ１を生成する三角波電圧生成回路に相当する。
【００６３】
コンパレータ１５４は、非反転入力端（＋）に入力される三角波電圧Ｖ１と、反転入力端（−）に入力される分圧出力電圧Ｖ２を比較して比較信号ＣＭＰ２を生成する。三角波電圧Ｖ１が分圧出力電圧Ｖ２よりも高ければ比較信号ＣＭＰ２はハイレベルとなり、三角波電圧Ｖ１が分圧出力電圧Ｖ２よりも低ければ比較信号ＣＭＰ２はローレベルとなる。
【００６４】
抵抗１５５の第１端は、出力電圧ＯＵＴの印加端に接続されている。抵抗１５５の第２端は、抵抗１５６の第１端に接続されている。抵抗１５６の第２端は、接地端に接続されている。抵抗１５５及び１５６は、互いの接続ノードから出力電圧ＯＵＴを分圧した分圧出力電圧Ｖ２を出力する分圧出力電圧生成回路に相当する。
【００６５】
インバータ１５７は、比較信号ＣＭＰ２の論理レベルを反転させてリセット信号ＲＳＴを生成する。
【００６６】
次に、上記構成から成るオン時間設定部１５の動作について、先出の図２を参照しながら詳細に説明する。
【００６７】
トランジスタ１１のオフ期間中に、帰還電圧ＦＢがリップル基準電圧ＲＥＦ２まで低下すると、比較信号ＣＭＰがハイレベルに立ち上がり、Ｄフリップフロップ１４の出力信号Ｑがハイレベル（反転出力信号ＱＢがローレベル）に遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタ１５３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流Ｉｘによるキャパシタ１５２の充電が開始される。先にも述べたように、充電電流Ｉｘの電流値は、入力電圧ＩＮの電圧値に応じて変動する。従って、三角波電圧Ｖ１は、入力電圧ＩＮに応じた上昇度（傾き）を持って上昇する。
【００６８】
その後、三角波電圧Ｖ１が分圧出力電圧Ｖ２（出力電圧ＯＵＴの分圧電圧）まで上昇すると、リセット信号ＲＳＴがローレベルに立ち上がり、Ｄフリップフロップ１４の出力信号Ｑがローレベル（反転出力信号ＱＢがハイレベル）に遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタ１５３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタ１５２がトランジスタ１５３を介して速やかに放電され、三角波電圧Ｖ１がローレベルに引き下げられる。
【００６９】
ドライバ１３は、反転出力信号ＱＢに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑化され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。
【００７０】
また、オン時間設定部１５は、オン時間Ｔｏｎを固定値として設定するのではなく、入力電圧ＩＮと出力電圧ＯＵＴに応じた変動値として設定する。より具体的には、オン時間設定部１５は、入力電圧ＩＮが高いほど三角波電圧Ｖ１の上昇度（傾き）を大きくしてオン時間Ｔｏｎを短くし、入力電圧ＩＮが低いほど三角波電圧Ｖ１の上昇度（傾き）を小さくしてオン時間Ｔｏｎを長くする。また、オン時間設定部１５は、出力電圧ＯＵＴが低いほど分圧出力電圧Ｖ２を引き下げてオン時間Ｔｏｎを短くし、出力電圧ＯＵＴが高いほど分圧出力電圧Ｖ２を引き上げてオン時間Ｔｏｎを長くする。
【００７１】
このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。
【００７２】
＜その他の変形例＞
なお、上記実施形態では、同期整流方式のスイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、スイッチング駆動方式として非同期整流方式を採用しても構わない。
【００７３】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７４】
本発明に係るスイッチング電源装置は、ノートＰＣ用電源ＩＣ、ポータブル機器用電源ＩＣ、サーバ用電源ＩＣ、ＨＤＤ用電源ＩＣなど、種々の電子機器に搭載される電源として利用することが可能である。
【符号の説明】
【００７５】
１    スイッチング電源装置
１０    半導体装置（スイッチング電源ＩＣ）
１１    Ｐチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    ドライバ
１４    Ｄフリップフロップ
１５    オン時間設定部
１５１    電圧／電流変換部
１５２    キャパシタ
１５３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５４    コンパレータ
１５５、１５６    抵抗
１５７    インバータ
１６    コンパレータ
１７    リップルインジェクション部
１７１    充放電部
１７１ａ、１７１ｂ    電流源
１７１ｃ    スイッチ
１７２    キャパシタ
１７３    ｇｍアンプ
１７４    エラーアンプ
１８    基準電圧生成部
Ｌ１    インダクタ
Ｒ１、Ｒ２    抵抗
Ｃ１    キャパシタ
Ｔ１〜Ｔ３    外部端子
ａ１〜ａ３、ｂ１〜ｂ３    抵抗
ａ４、ｂ４    オペアンプ
ａ５、ｂ５    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ａ６、ｂ６、ｂ７    カレントミラー
【図１】
0006009742.tif 000002
【図２】
0006009742.tif 000003
【図３】
0006009742.tif 000004
【図４】
0006009742.tif 000005
【図５】
0006009742.tif 000006
【図６】
0006009742.tif 000007
【図７】
0006009742.tif 000008
【図８】
0006009742.tif 000009
【図９】
0006009742.tif 000010
【図１０】
0006009742.tif 000011
【図１１】
0006009742.tif 000012
【図１２】
0006009742.tif 000013