(57)【特許請求の範囲】
【請求項１】
半導体光変調器であって、
第１のｎ型化合物半導体領域と、
第２のｎ型化合物半導体領域と、
前記第１のｎ型化合物半導体領域と前記第２のｎ型化合物半導体領域との間に設けられた第１のｐ型化合物半導体領域と、
前記第１のｎ型化合物半導体領域と前記第２のｎ型化合物半導体領域との間に設けられた第２のｐ型化合物半導体領域と、
前記第１のｐ型化合物半導体領域と前記第２のｐ型化合物半導体領域との間に設けられたｉ型化合物半導体領域と、
を備え、
前記第１のｎ型化合物半導体領域、前記第１のｐ型化合物半導体領域、前記ｉ型化合物半導体領域、前記第２のｐ型化合物半導体領域、及び前記第２のｎ型化合物半導体領域は、積層構造を構成し、
前記積層構造は、第１のクラッド層、コア層及び第２のクラッド層を含み、
前記コア層は前記第１のクラッド層と前記第２のクラッド層との間に設けられ、
前記第１のｎ型化合物半導体領域は前記第１のｐ型化合物半導体領域と第１のｐ−ｎ接合を成し、
前記第１のｐ−ｎ接合は、前記第１のクラッド層と前記第２のクラッド層との間に設けられた中間領域に位置し、
前記第２のｐ型化合物半導体領域は前記第２のｎ型化合物半導体領域と第２のｐ−ｎ接合を成し、
前記第２のｐ−ｎ接合は前記中間領域又は前記第２のクラッド層に位置し、
前記中間領域は前記コア層を含み、
前記第１のｎ型化合物半導体領域は第１のクラッド層を含み、
前記第２のｎ型化合物半導体領域は第２のクラッド層の一部又は全部を含み、
前記第１のｐ型化合物半導体領域と前記ｉ型化合物半導体領域とは第１のｐ−ｉ接合を成し、
前記ｉ型化合物半導体領域と前記第２のｐ型化合物半導体領域とは第２のｐ−ｉ接合を成す、半導体光変調器。
【請求項２】
前記第１のｐ−ｎ接合において、前記第１のｐ型化合物半導体領域のドーパント濃度は前記第１のｎ型化合物半導体領域のドーパント濃度より低い、請求項１に記載された半導体光変調器。
【請求項３】
前記第２のｐ型化合物半導体領域の厚さは前記第１のｐ型化合物半導体領域の厚さと異なる、請求項１又は請求項２に記載された半導体光変調器。
【請求項４】
前記第１のクラッド層に電位を供給する第１電極と、
前記第２のクラッド層に電位を供給する第２電極と、
を更に備え、
前記第１のｐ−ｎ接合において、前記第１のｐ型化合物半導体領域のドーパント濃度は４×１０１７ｃｍ−３以下の部分を含み、
前記第１のｐ型化合物半導体領域の前記部分の厚さは１５０ｎｍ以下であり、
前記第１のｎ型化合物半導体領域のドーパント濃度は、４×１０１７ｃｍ−３より大きい、請求項１〜請求項３のいずれか一項に記載された半導体光変調器。
【請求項５】
前記コア層は、井戸層及び障壁層を含む多重量子井戸構造を備え、
前記井戸層の材料及び前記障壁層の材料は、ＡｌＧａＩｎＡｓ及びＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ及びＡｌＧａＩｎＡｓ、並びにＧａＩｎＡｓＰ及びＧａＩｎＡｓＰのいずれかである、請求項１〜請求項４のいずれか一項に記載された半導体光変調器。
【請求項６】
前記コア層は、ＡｌＧａＩｎＡｓ又はＧａＩｎＡｓＰの少なくともいずれかを含む、請求項１〜請求項４のいずれか一項に記載された半導体光変調器。
【請求項７】
前記第１のクラッド層と前記コア層との間に設けられた第１の光ガイド層と、
前記第２のクラッド層と前記コア層との間に設けられた第２の光ガイド層と、
を更に備え、
前記第１の光ガイド層は前記第１のｐ−ｎ接合を含む、請求項１〜請求項６のいずれか一項に記載された半導体光変調器。
【請求項８】
前記コア層は、前記第１のｐ−ｎ接合及び前記第２のｐ−ｎ接合を含む、請求項１〜請求項６のいずれか一項に記載された半導体光変調器。
【請求項９】
前記第１のｐ−ｎ接合は前記コア層に含まれ、前記第２のｐ−ｎ接合は前記第２のクラッド層に含まれる、請求項１〜請求項６のいずれか一項に記載された半導体光変調器。
【請求項１０】
半絶縁性の材料からなる基板と、
前記基板の主面上に配列された第１部分及び第２部分を含み化合物半導体からなるコンタクト層と、
を更に備え、
前記積層構造は、前記コンタクト層の前記第２部分の上に設けられ、
前記積層構造の上面には電極が接合をなし、
前記第１のクラッド層、前記コア層及び前記第２のクラッド層は、前記基板の主面の法線軸に沿って配列される、請求項１〜請求項９のいずれか一項に記載された半導体光変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光変調器に関する。
【背景技術】
【０００２】
特許文献１には半導体光変調器が記載されている。半導体光変調器は、単一のｐｎ接合を含み、このｐｎ接合は、コア層の外に設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−９９３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された発明は、光変調器の安定動作を可能とするｎｉｎ型へテロ構造を有する半導体光電子導波路を提供することにある。
【０００５】
特許文献１では、光変調器のコア層の上面と下面には、光吸収で発生したキャリアがヘテロ界面でトラップされないようにするために、中間クラッド層が設けられている。この２つの中間クラッド層は、コア層を両側から挟み、またコア層のバンドギャップよりも大きなバンドギャップを有するＩｎＧａＡｌＡｓからなる。一方の中間クラッド層の上面には、中間クラッド層よりも大きなバンドギャップを有するＩｎＧａＡｌＡｓのクラッド層が設けられており、他方の中間クラッド層の下面には、中間クラッド層よりも大きなバンドギャップを有するＩｎＧａＡｌＡｓのクラッド層が設けられる。
【０００６】
特許文献１における光変調器によれば、光電子導波路が備えるｎｉｎ型ヘテロ構造のバンドプロファイル制御を容易にすることが可能となるので、光変調器の安定動作を可能とする半導体光電子導波路を提供することが可能となる。これにより、駆動電圧が低いというｎｉｎ型へテロ構造の半導体光電子導波路の特長を損なうことなく、より安定な光変調動作が実現され、モジュールの低消費電力化に寄与する。
【０００７】
特許文献１における光変調器は、クラッドにｐｎ接合を含まない単純なｎｉｎ構造に比べて、電圧変調時のコア層での電界変化量が下がる。このため、特許文献１における光変調器の変調効率が下がる。また、変調のために負の電圧を光変調器に印加するとき、クラッド内のｐｎ接合が空乏化される。光変調器に印加される電圧の一部がｐｎ接合に加わり、ｐｎ接合の空乏化に起因してコア層に加わる電圧が低下する。この結果として、ｐｎ接合に加わった残りの電圧がコア層に加わることになり、その分コア層における電界が減る。
【０００８】
本発明は、このような事情を鑑みて為されたものであり、コア層に加わる電圧のロスを低減できる構造を有する半導体光変調器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体光変調器は、（ａ）第１のｎ型化合物半導体領域と、（ｂ）第２のｎ型化合物半導体領域と、（ｃ）前記第１のｎ型化合物半導体領域と前記第２のｎ型化合物半導体領域との間に設けられた第１のｐ型化合物半導体領域と、（ｃ）前記第１のｎ型化合物半導体領域と前記第２のｎ型化合物半導体領域との間に設けられた第２のｐ型化合物半導体領域と、（ｄ）前記第１のｐ型化合物半導体領域と前記第２のｐ型化合物半導体領域との間に設けられたｉ型化合物半導体領域とを備える。前記第１のｎ型化合物半導体領域、前記第１のｐ型化合物半導体領域、前記ｉ型化合物半導体領域、前記第２のｐ型化合物半導体領域、及び前記第２のｎ型化合物半導体領域は、積層構造を構成し、前記積層構造は、第１のクラッド層、コア層及び第２のクラッド層を含み、前記コア層は前記第１のクラッド層と前記第２のクラッド層との間に設けられ、前記第１のｎ型化合物半導体領域は前記第１のｐ型化合物半導体領域と第１のｐ−ｎ接合を成し、前記第１のｐ−ｎ接合は、前記第１のクラッド層と前記第２のクラッド層との間の中間領域に位置し、前記第２のｐ型化合物半導体領域は前記第２のｎ型化合物半導体領域と第２のｐ−ｎ接合を成し、前記第２のｐ−ｎ接合は前記中間領域又は前記第２のクラッド層に位置し、前記中間領域は前記コア層を含み、前記第１のｎ型化合物半導体領域は第１のクラッド層を含み、前記第２のｎ型化合物半導体領域は第２のクラッド層の一部又は全部を含み、前記コア層は、前記第１のｐ型化合物半導体領域と前記ｉ型化合物半導体領域とは第１のｐ−ｉ接合を成し、前記ｉ型化合物半導体領域と前記第２のｐ型化合物半導体領域とは第２のｐ−ｉ接合を成す。
【００１０】
この半導体光変調器によれば、中間領域が第１及び第２のｐ−ｉ接合を含むと共に中間領域内のコア層にｉ型化合物半導体領域が形成されるので、第１のｎ型化合物半導体領域と第２のｎ型化合物半導体領域とにわたって電圧が印加されるときに、コア層内のｉ型化合物半導体領域が空乏化する。
【００１１】
また、第１のｎ型化合物半導体領域と第２のｎ型化合物半導体領域とにわたって電圧が印加されるとき、第１及び第２のｐ−ｎ接合のうちの一方、例えば第１のｐ−ｎ接合に逆バイアスが印加される。この逆バイアスされた第１のｐ−ｎ接合には空乏層が形成されるので、コア層内にあるこのｐ型半導体領域は空乏化されて。キャリアによる光吸収が低減される。
【００１２】
さらに、第１のクラッド層から第２のクラッド層までの半導体領域に、第１及び第２のｐ−ｎ接合が設けられるので、第１のｐ−ｎ接合から第２のｐ−ｎ接合までの領域がドリフト電流に対するバリアとして作用し、ドリフト電流が低減される。
【００１３】
本発明に係る半導体光変調器では、前記第２のｐ型化合物半導体領域の厚さは前記第１のｐ型化合物半導体領域の厚さと異なることが良く、或いは前記第１のｐ型化合物半導体領域の厚さ以上であることが好ましい。
【００１４】
この半導体光変調器によれば、厚さの薄いｐ型化合物半導体領域に逆バイアスが印加されるように外部電圧を印加するとき、この薄いｐ型化合物半導体領域は容易に空乏化されて、これ故にキャリアによる光吸収が低減される。
【００１５】
本発明に係る半導体光変調器では、前記第１のｐ−ｎ接合において、前記第１のｐ型化合物半導体領域のドーパント濃度は前記第１のｎ型化合物半導体領域のドーパント濃度より低いことが好ましい。
【００１６】
この半導体光変調器によれば、第１のｐ−ｎ接合において第１のｐ型化合物半導体領域のドーパント濃度が第１のｎ型化合物半導体領域のドーパント濃度より低いので、第１のｐ−ｎ接合に逆バイアスが印加されるように外部電圧を印加するとき、第１のｎ型化合物半導体領域に比べて第１のｐ型化合物半導体領域が空乏化する。
【００１７】
本発明に係る半導体光変調器は、前記第１のｎ型クラッド層に電位を供給する第１電極と、前記第２のｎ型クラッド層に電位を供給する第２電極とを更に備えることができる。前記第１のｐ−ｎ接合において、前記第１のｐ型化合物半導体領域のドーパント濃度は４×１０１７ｃｍ−３以下の部分を含み、前記第１のｐ型化合物半導体領域の前記部分の厚さは１５０ｎｍ以下であり、前記第１のｎ型化合物半導体領域のドーパント濃度は、４×１０１７ｃｍ−３より大きいことが好ましい。
【００１８】
この半導体光変調器によれば、第１のｐ−ｎ接合における第１のｐ型化合物半導体領域の部分は、ほぼゼロバイアスでほぼ完全に空乏化する。
【００１９】
本発明に係る半導体光変調器では、前記コア層は、井戸層及び障壁層を含む多重量子井戸構造を有しており、前記井戸層の材料及び前記障壁層の材料は、それぞれ、ＡｌＧａＩｎＡｓ及びＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ及びＡｌＧａＩｎＡｓ、並びにＧａＩｎＡｓＰ及びＧａＩｎＡｓＰのいずれかであることが好ましい。
【００２０】
この半導体光変調器によれば、井戸層及び障壁層は以下の材料の組み合わせから成ることができる：（井戸層の材料／障壁層の材料）は、（ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓ）；（ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ）；（ＧａＩｎＡｓＰ／ＧａＩｎＡｓＰ）。
【００２１】
本発明に係る半導体光変調器では、前記コア層は、ＡｌＧａＩｎＡｓ又はＧａＩｎＡｓＰの少なくともいずれかを含むことが好ましい。
【００２２】
この半導体光変調器によれば、コア層は、ＡｌＧａＩｎＡｓ又はＧａＩｎＡｓＰの少なくともいずれかを含むバルクのコア領域を含むことができる。
【００２３】
本発明に係る半導体光変調器は、前記第１のｎ型クラッド層と前記コア層との間に設けられた第１の光ガイド層と、前記第２のｎ型クラッド層と前記コア層との間に設けられた第２の光ガイド層とを更に備えることができる。前記第１の光ガイド層は前記第１のｐ−ｎ接合を含み、前記第２の光ガイド層は前記第２のｐ−ｎ接合を含むことが好ましい。
【００２４】
この半導体光変調器によれば、光ガイド層の利用により、半導体光変調器を伝搬する光の広がりを調整できる。
【００２５】
本発明に係る半導体光変調器では、前記コア層は、前記第１のｐ−ｎ接合及び前記第２のｐ−ｎ接合を含むことが好ましい。
【００２６】
この半導体光変調器によれば、コア層が第１のｐ−ｎ接合及び第２のｐ−ｎ接合を含むので、コア層内にある第１のｐ−ｎ接合と第２のｐ−ｎ接合との間の領域に大きな電界を生成できる。
【００２７】
本発明に係る半導体光変調器では、前記第１のｐ−ｎ接合は前記コア層に含まれ、前記第２のｐ−ｎ接合は前記第１のｎ型クラッド層及び前記第２のｎ型クラッド層のいずれかに含まれることが好ましい。
【００２８】
この半導体光変調器によれば、コア層が第１のｐ−ｎ接合を含むので、コア層及び第１のｐ−ｎ接合を含む領域に大きな電界を生成できる。第２のｐ−ｎ接合がクラッド層に位置するので、空乏化しないｐ方半導体での光吸収を低減できる。
【００２９】
本発明に係る半導体光変調器は、半絶縁性の材料からなる基板と、前記基板の主面上に配列された第１の部分及び第２の部分を含み化合物半導体からなるコンタクト層とを更に備えることができる。前記積層構造は、前記コンタクト層の前記第２部分の上に設けられ、前記積層構造の上面には電極が接合をなし、前記第１のクラッド層、前記コア層及び前記第２のクラッド層は、前記基板の主面の法線軸に沿って配列されることが好ましい。
【００３０】
この半導体光変調器によれば、該半絶縁性基板の主面に沿って延在するコンタクト層上に電極を設ける形態では、基板の裏面に電極を設ける形態に比べて、この電極とコア層との距離を長くならない。また、半絶縁性基板の使用により、寄生キャパシタンスが低減される。
【発明の効果】
【００３１】
以上説明したように、本発明によれば、コア層に加わる電圧のロスを低減できる構造を有する半導体光変調器を提供できる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本発明の実施の形態に係る半導体光変調器を模式的に示す図面である。
【図２】図２は、本発明の実施の形態に係る半導体光変調器の例示的な構造を模式的に示す図面である。
【図３】図３は、実施例に係るデバイス構造１を有する半導体光変調器におけるポテンシャルのプロファイルを示す図面である。
【図４】図４は、上記のデバイス構造２を有する半導体光変調器におけるポテンシャルのプロファイルを示す図面である。
【図５】図５は、デバイス構造１及びデバイス構造２における電界のプロファイルを示す図面である。
【図６】図６は、実施例に係るデバイス構造１におけるコア層のエッジとｐ型半導体層との距離と、コア層内における電界との関係を示す図面である。
【図７】図７は、実施例に係るデバイス構造１におけるコア層のエッジとｐ型半導体層との距離と、ｐ型半導体層における光損失との関係を示す図面である。
【図８】図８は、実施例に係るデバイス構造１におけるｐ型半導体層のｐドーパント濃度と、ｐ型半導体層における光損失との関係を示す図面である。
【発明を実施するための形態】
【００３３】
引き続いて、添付図面を参照しながら、本発明の半導体光変調器に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３４】
図１は、本発明の実施の形態に係る半導体光変調器を模式的に示す図面である。
【００３５】
図１の（ａ）部を参照すると、半導体光変調器１１は、第１のｎ型化合物半導体領域１３と、第１のｐ型化合物半導体領域１５と、ｉ型化合物半導体領域１７と、第２のｐ型化合物半導体領域１９と、第２のｎ型化合物半導体領域２１とを備える。第１のｐ型化合物半導体領域１５は、第１のｎ型化合物半導体領域１３と第２のｎ型化合物半導体領域２１との間に設けられる。第２のｐ型化合物半導体領域１９は、第１のｎ型化合物半導体領域１３と第２のｎ型化合物半導体領域２１との間に設けられる。ｉ型化合物半導体領域１７は、第１のｐ型化合物半導体領域１５と第２のｐ型化合物半導体領域１９との間に設けられる。第１のｎ型化合物半導体領域１３は第１のｐ型化合物半導体領域１５と第１のｐ−ｎ接合２３ａを形成する。第２のｐ型化合物半導体領域１９は第２のｎ型化合物半導体領域２１と第２のｐ−ｎ接合２３ｂを形成する。第１のｎ型化合物半導体領域１３は第１のクラッド層３１を含む。第２のｎ型化合物半導体領域２１は第２のクラッド層３３の一部又は全部を含む。第１のｐ型化合物半導体領域１５の一部又は全部、ｉ型化合物半導体領域１７、及び第２のｐ型化合物半導体領域１９の一部又は全部は、コア層３５を構成する。コア層３５は、第１のｐ−ｉ接合２５ａ及び第２のｐ−ｉ接合２５ｂを含む。コア層３５では、第１のｐ−ｉ接合２５ａは、第１のｐ型化合物半導体領域１５とｉ型化合物半導体領域１７とから構成され、第２のｐ−ｉ接合２５ｂは、ｉ型化合物半導体領域１７と第２のｐ型化合物半導体領域１９とから構成される。コア層３５は第１のクラッド層３１と第２のクラッド層３３との間に設けられる。
【００３６】
この半導体光変調器１１によれば、コア層３５が第１のｐ−ｉ接合２５ａ及び第２のｐ−ｉ接合２５ｂを含むと共に該第１のｐ−ｉ接合２５ａ及び第２のｐ−ｉ接合２５ｂの間におけるコア層３５内にｉ型化合物半導体領域１７が形成されるので、第１のｎ型化合物半導体領域１３と第２のｐ型化合物半導体領域１９とにわたって電圧が印加されるときに、コア層３５内のｉ型化合物半導体領域１７が空乏化する。
【００３７】
また、第１のｎ型化合物半導体領域１３と第２のｎ型化合物半導体領域２１とにわたって電圧が印加されるとき、第１のｐ−ｎ接合２３ａ及び第２のｐ−ｎ接合２３ｂのいずれか一方に逆バイアスが印加される。この逆バイアスされたｐ−ｎ接合（例えば接合２３ａ）には空乏層が形成されるので、コア層３５内にある一方のｐ型半導体領域（例えば層３５ｂ）は空乏化されて、キャリアによる光吸収が低減される。
【００３８】
さらに、第１のクラッド層３１から第２のクラッド層３３までの領域に、第１のｐ−ｎ接合２３ａ及び第２のｐ−ｎ接合２３ｂが設けられるので、第１のｐ−ｎ接合２３ａから第２のｐ−ｎ接合２３ｂまでの領域がドリフト電流に対するバリアとして作用し、ドリフト電流が低減される。
【００３９】
図１に示される実施例では、第１のｐ型化合物半導体領域１５は、第１のｎ型化合物半導体領域１３上に設けられる。ｉ型化合物半導体領域１７は、第１のｐ型化合物半導体領域１５上に設けられる。第２のｐ型化合物半導体領域１９は、ｉ型化合物半導体領域１７上に設けられる。第２のｎ型化合物半導体領域２１は、第２のｐ型化合物半導体領域１９上に設けられる。第１のクラッド層３１は、ｎ型半導体層３１を含む。第２のクラッド層３３は、ｎ型半導体層３３ａ及び型半導体層３３ｂを含む。コア層３５は、ｎ型半導体層３５ａ、第１ｐ型半導体層３５ｂ、ｉ型半導体層３５ｃ及び第２ｐ型半導体層３５ｄを含む。
【００４０】
本実施例では、ｐ−ｎ接合２３ａがコア層３５内に設けられると共にｐ−ｎ接合２３ｂがクラッド層３３内に設けられるけれども、ｐ−ｎ接合２３ａ及びｐ−ｎ接合２３ｂの両方がコア層３５内に設けられていてもよい。
【００４１】
半導体光変調器１１では、第１のｐ型化合物半導体領域１５の厚さＴＰ１５は、第２のｐ型化合物半導体領域１９の厚さＴＰ１９と異なることができ、また厚さＴＰ１９以上であることが好ましい。このとき、より薄い又は等しい厚さのｐ型化合物半導体領域（例えば層３５ｂ、１５）に逆バイアスが印加されるように外部電圧を印加するとき、薄いｐ型化合物半導体領域（例えば層３５ｂ、１５）は容易に空乏化されて、これ故にキャリアによる光吸収が低減される。具体例では、第１のｐ型化合物半導体領域１５の厚さＴＰ１５は７５ｎｍであることができ、また第２のｐ型化合物半導体領域１９の厚さＴＰ１９は５０ｎｍであることができる。第１のｐ型化合物半導体領域１５の厚さＴＰ１５は５０ｎｍ以上１２０ｎｍ以下であることが好ましく、また第２のｐ型化合物半導体領域１９の厚さＴＰ１９は３０ｎｍ以上１００ｎｍ以下であることが好ましい。
【００４２】
第１のｐ−ｎ接合２３ａにおいて、第１のｐ型化合物半導体領域１５（例えば半導体層３５ｂ）のドーパント濃度Ｎ１５は第１のｎ型化合物半導体領域１３（例えば半導体層３５ａ）のドーパント濃度Ｎ３５ａより低いことが好ましい。このとき、第１のｐ−ｎ接合２３ａにおいて第１のｐ型化合物半導体領域１５（例えば半導体層３５ｂ）のドーパント濃度Ｎ３５ｂが第１のｎ型化合物半導体領域１３（例えば半導体層３５ａ）のドーパント濃度Ｎ１３より低いとき、第１のｐ−ｎ接合２３ａに逆バイアスが印加されるように外部電圧を印加すると、第１のｎ型化合物半導体領域１３（例えば半導体層３５ａ）に比べて第１のｐ型化合物半導体領域１５が空乏化しやすい。具体例では、第１のｎ型化合物半導体領域１３の半導体層３５ａの濃度Ｎ３５ａは４．０×１０１７ｃｍ−３であることができ、また第２のｐ型化合物半導体領域１５（或いは半導体層３５ｂ）のドーパント濃度Ｎ３５ｂは１．０×１０１７ｃｍ−３であることができる。第１のｎ型化合物半導体領域１３の半導体層３５ａの濃度Ｎ３５ａは２．０×１０１７ｃｍ−３以上であり、２．０×１０１８ｃｍ−３以下であることが好ましく、また第２のｐ型化合物半導体領域１５（或いは半導体層３５ｂ）のドーパント濃度Ｎ３５ｂは５．０×１０１６ｃｍ−３以上であり、５．０×１０１７ｃｍ−３以下であることが好ましい。
【００４３】
また、半導体光変調器１１は、第１のクラッド層３１に電位を供給する第１電極３７と、第２のクラッド層３３に電位を供給する第２電極３９とを更に備えることができる。第１のｐ−ｎ接合２３ａにおいて、第１のｐ型化合物半導体領域１５のｐ型半導体層３５ａのドーパント濃度は４×１０１７ｃｍ−３以下である。第１のｐ型化合物半導体領域１５のｐ型半導体層３５ａの厚さＴＰ１５は１５０ｎｍ以下であることが良い。第１のｎ型化合物半導体領域１５のｎ型半導体層３５ａのドーパント濃度は、４×１０１７ｃｍ−３より大きいことが好ましい。この構造によれば、第１のｐ−ｎ接合２３ａにおける第１のｐ型化合物半導体領域１５のｐ型半導体層３５ｂは、ほぼゼロバイアスでほぼ完全に空乏化する。また、ｎ型半導体層３５ａのドーパント濃度は４×１０１７ｃｍ−３以上であることができ、また第１のｐ型化合物半導体領域１５の厚さＴＰ１５は５０ｎｍ以上であることが良い。
【００４４】
図１の（ｂ）部を参照すると、コア層３５は、例えば単一の半導体層からなることができる。このとき、コア層は、ＡｌＧａＩｎＡｓ又はＧａＩｎＡｓＰの少なくともいずれかを含むバルクのコア領域を含むことができる。
【００４５】
また、図１では、第１のｎ型化合物半導体領域１３、第１のｐ型化合物半導体領域１５、ｉ型化合物半導体領域１７、第２のｐ型化合物半導体領域１９、及び第２のｎ型化合物半導体領域２１は積層構造を構成する。この積層構造は、第１のクラッド層３１、コア層３５及び第２のクラッド層３３を含む。第１のｐ−ｎ接合２３ａは、第１のクラッド層３１と第２のクラッド層３３との間の中間領域に位置する。この中間領域又は第２のクラッド層３３には、第２のｐ−ｎ接合２３ｂが位置する。中間領域はコア層を含む。第１のｎ型化合物半導体領域１３は第１のクラッド層３１を含み、第２のｎ型化合物半導体領域２１は第２のクラッド層３３の一部又は全部を含む。
【００４６】
コア層３５は、単一の半導体層（例えばバルク）からなるけれども、コア層３５の構造は、これに限定されるものではない。例えば、図２の（ａ）部に示されるように、別の実施例におけるコア層３５は多重量子井戸構造４０を有しており、この多重量子井戸構造４０は、交互の配列された障壁層４１及び井戸層４３を含む。半導体光変調器１１において、これらの材料系の向き合わせによれば、井戸層４３及び障壁層４１は以下の材料の組み合わせから成ることができる：（井戸層の材料／障壁層の材料）は、（ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓ）；（ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ）；（ＧａＩｎＡｓＰ／ＧａＩｎＡｓＰ）。障壁層４１のバンドギャップは井戸層４３のバンドギャップより大きい。
【００４７】
また、図２の（ｂ）部に示されるように、半導体光変調器１１は、第１の光ガイド層４５及び第２の光ガイド層４７を更に備えることができる。第１の光ガイド層４５及び第２の光ガイド層４７は上記の中間領域に含まれる。第１の光ガイド層４５は、第１のクラッド層３１とコア層３５との間に設けられる。第２の光ガイド層４７は第２のクラッド層３３とコア層３５との間に設けられる。第１の光ガイド層４５は第１のｐ−ｎ接合２３ａを含む、また、第２の光ガイド層４７は第２のｐ−ｎ接合２３ｂを含むことが好ましい。図２の（ｂ）部に示されるバンドダイヤグラムを提供できる光ガイド層４５、４７の利用により、半導体光変調器を伝搬する光の広がりを調整できる。このとき、コア層３５は、バルク又は量子井戸構造を有することができる。また、第１のｐ−ｎ接合２３ａはコア層に設けられ、第２のｐ−ｎ接合２３ｂは光ガイド層４７に設けられていてもよい。さらに、第２のｐ−ｎ接合２３ｂは第２のクラッド層に設けられ、第１のｐ−ｎ接合２３ａはコア層に設けられ、第１のｐ−ｎ接合２３ａは光ガイド層４５に設けられていてもよい。
【００４８】
また、半導体光変調器１１では、図２の（ｃ）部に示されるように、コア層３５は、第１のｐ−ｎ接合２３ａ及び第２のｐ−ｎ接合２３ｂの両方を含むことが好ましい。コア層３５が第１のｐ−ｎ接合２３ａ及び第２のｐ−ｎ接合２３ｂを含むので、コア層３５内にある第１のｐ−ｎ接合２３ａから第２のｐ−ｎ接合２３ｂまでの領域に効果的に電界を生成できる。このとき、例えば、第１のｐ−ｎ接合２３ａのｐ側の半導体は空乏化する。
【００４９】
半導体光変調器１１では、第１のｐ−ｎ接合２３ａが、第１の光ガイド層４５又はコア層３５に含まれると共に第２のｐ−ｎ接合２３ｂが第２のクラッド層３３に含まれることが好ましい。コア層３５が第１のｐ−ｎ接合２３ａを含むとき、第１のｐ−ｎ接合２３ａに逆バイアスが印加されるように半導体光変調器１１に電圧が印加されると、コア層３５及び第１のｐ−ｎ接合２３ａを含む領域に大きな電界を生成できると共に、第２のｐ−ｎ接合２３ｂにおける光吸収を低減できる。
【００５０】
再び図１を参照すると、半導体光変調器１１は、半絶縁性の材料からなる基板５１と、基板５１上に設けられ化合物半導体からなるコンタクト層５３とを更に備えることができる。コンタクト層５３は第１部分５３ａ及び第２部分５３ｂを有しており、コンタクト層５３では、第１部分５３ａ及び第２部分５３ｂは、基板５１の主面５１ａに沿って配列されている。第１電極３７はコンタクト層５３の第１部分５３ａに接合をなす。第２電極３９はコンタクト層５３の第２部分５３ｂの上に設けられる。第１のクラッド層３１、コア層３５及び第２のクラッド層３３は、コンタクト層５３の第２部分５３ｂ上に設けられた積層構造を構成する。この積層構造５５の上面５５ａに第２電極３９が接合をなす。積層構造５５は、第１のｎ型化合物半導体領域１３、第１のｐ型化合物半導体領域１５、ｉ型化合物半導体領域１７、第２のｐ型化合物半導体領域１９、及び第２のｎ型化合物半導体領域２１を含む。第１のクラッド層３１、コア層３５及び第２のクラッド層３３は、基板５１の主面５１ａの法線軸ＮＸに沿って配列される。また、第１のクラッド層３１、第１の光ガイド層４５、コア層３５、第２の光ガイド層４７及び第２のクラッド層３３は、基板５１の主面５１ａの法線軸ＮＸに沿って配列される。
【００５１】
この半導体光変調器１１によれば、半絶縁性の基板５１の主面５１ａに沿って延在するコンタクト層５３上に電極３７を設ける。基板５１を介することによりコア層３５と電極３７との間の距離を長くなることを避けることができる。また、基板５１において半絶縁性の使用により、寄生キャパシタンスが低減される。
【００５２】
引き続き、本実施の形態に係る実施例を説明する。半導体光変調器１１の動作原理は例えば以下のものである：光導波路と電気導波路とを結合させた光電子導波路中で電気光学効果に基づく屈折率変化を生じさせ、この屈折率変化により光に位相変化を与えることに基づく。このような変調器は、光位相変調器やマッハツェンダ（ＭＺ）干渉計を組み込んだ光強度変調器、あるいは、多数の導波路を結合させて構成された高機能光スイッチに適用される。
【００５３】
（実施例）
デバイス構造１。
この半導体光変調器１１のための実施例におけるデバイス構造を以下に示す。
部材名、    材料、  厚さ    、導電型、ドーパント濃度、ドーパント種。
基板、      ＩｎＰ、−−−  、半絶縁性、−−−−−−、Ｆｅ（鉄）。
コンタクト、ＩｎＰ、  ５００、ｎ型、  １Ｅ＋１８、    Ｓｉ（シリコン）。
クラッド、  ＩｎＰ、  ３００、ｎ型、  ５Ｅ＋１７、    Ｓｉ（シリコン）。
コア、ＩｎＧａＡｌＡｓ、１０、ｎ型、  ５Ｅ＋１７、    Ｓｉ（シリコン）。
コア、ＩｎＧａＡｌＡｓ、７０、ｐ型、  １Ｅ＋１７、    Ｚｎ（亜鉛）。
コア、ＩｎＧａＡｌＡｓ、３００、ｉ型、−−−−−−、アンドープ。
コア、ＩｎＧａＡｌＡｓ、２０、ｐ型、  １Ｅ＋１７、    Ｚｎ（亜鉛）。
クラッド、  ＩｎＰ、    ５０、ｐ型、  １Ｅ＋１７、    Ｚｎ（亜鉛）。
クラッド、  ＩｎＰ、  ３００、ｎ型、  ５Ｅ＋１７、    Ｓｉ（シリコン）。
クラッド、  ＩｎＰ、  ９００、ｎ型、  １Ｅ＋１８、    Ｓｉ（シリコン）。
厚さの単位はナノメートル（ｎｍ）であり、ドーパント濃度の単位はｃｍ−３である。ドーパント濃度の表記「１Ｅ＋１８」は１×１０１８を示す。III−Ｖ化合物半導体ＩｎＧａＡｌＡｓの組成の例示はＩｎ０．５３Ｇａ０．３２Ａｌ０．１５Ａｓである。電極の材料は例えばＡｕ／Ｎｉ／ＡｕＧｅ／Ｎｉ／Ａｕであり、電極の総厚は例えば２０００ｎｍである。
【００５４】
図３は、上記のデバイス構造１を有する半導体光変調器におけるポテンシャルのプロファイルを示す図面である。この数値計算における半導体光変調器への印加電圧は「０V」及び「−５V」の二値が用いられる。印加電圧がゼロボルトであるとき、２つのｐｎ接合の作用により、しっかりとしたバリア（リーク電流に対するバリア）を２つのｎ型クラッド層間に形成できる。また、コア層内に位置するｐｎ接合の働きにより、半導体光変調器への印加電圧がしっかりとコア層内に加わっている。このｐｎ接合のｐ側半導体は空乏化している。
【００５５】
デバイス構造２。
この半導体光変調器１１と異なる別のデバイス構造を以下に示す。
部材名、    材料、        厚さ、導電型、ドーパント濃度、ドーパント種。
基板、      ＩｎＰ、−−−    、半絶縁性、−−−−−−、Ｆｅ（鉄）。
コンタクト、ＩｎＰ、    ５００、ｎ型、１Ｅ＋１８、    Ｓｉ（シリコン）。
クラッド、  ＩｎＰ、    ３００、ｎ型、５Ｅ＋１７、    Ｓｉ（シリコン）。
コア、ＩｎＧａＡｌＡｓ、４００、ｉ型、−−−−−−、アンドープ。
クラッド、  ＩｎＰ、    １００、ｉ型、−−−−−−、アンドープ。
クラッド、  ＩｎＰ、    １００、ｐ型、１Ｅ＋１７、    Ｚｎ（亜鉛）。
クラッド、  ＩｎＰ、    １５０、ｎ型、５Ｅ＋１７、    Ｓｉ（シリコン）。
クラッド、  ＩｎＰ、    ９００、ｎ型、１Ｅ＋１８、    Ｓｉ（シリコン）。
厚さの単位はナノメートル（ｎｍ）であり、ドーパント濃度の単位はｃｍ−３である。III−Ｖ化合物半導体ＩｎＧａＡｌＡｓの組成の例示はＩｎ０．５３Ｇａ０．３２Ａｌ０．１５Ａｓである。電極の材料は例えばＡｕ／Ｎｉ／ＡｕＧｅ／Ｎｉ／Ａｕであり、電極の総厚は例えば２０００ｎｍである。
【００５６】
図４は、上記のデバイス構造２を有する半導体光変調器におけるポテンシャルのプロファイルを示す図面である。この数値計算における半導体光変調器への印加電圧は「０V」及び「−５V」が用いられる。印加電圧がゼロボルトであるとき、コアのｉ層におけるポテンシャルが緩やかに傾斜している。デバイス構造２におけるリーク電流に対するバリアに比べて、デバイス構造１のバリア性能が優れる。また、コア層の外側にｐｎ接合が位置するので、半導体光変調器への印加電圧がコア層からコア外のｐｎ接合までの幅に加わる。デバイス構造２におけるコア内の電界強度に比べて、デバイス構造１のコア内の電界強度が優れる。
【００５７】
図５は、デバイス構造１及びデバイス構造２における電界のプロファイルを示す。デバイス構造１及びデバイス構造２が同じコア厚及び同じ印加電圧にあるけれども、既に触れたように、デバイス構造１のコア内における電界強度は、デバイス構造２のコア内における電界強度に比べて増大できる。
【００５８】
図６は、デバイス構造１におけるコア層とクラッド層との界面と、ｐ型半導体層の端との距離と、コア層内における電界との関係を示す。デバイス構造１は、ｐ型のＩｎＧａＡｌＡｓコアの厚さは２０ｎｍである。図６では、デバイス構造１におけるコア層のエッジから−２０ｎｍの位置にｐ型半導体層の端を置く構造から、コア層のエッジからｐ型半導体層の端を離していき、ｐ型半導体層の端がコア層の外側に位置する構造までのコア層内の最大電界を数値計算により求めている。図６の結果は、デバイス構造１におけるコア層内にｐ型半導体層の端を置いてｐｎ接合をコア層内に設けることが、コア層の電界強度を高めることに好適であることを示す。図６において、横軸のゼロはコア層の端にちょうどｐ型半導体層の端が位置することを意味し、横軸の負領域はコア層内にｐ型半導体層の端が位置することを意味し、横軸の正領域はコア層の外にｐ型半導体層の端が位置することを意味する。
【００５９】
図７は、デバイス構造１におけるコア層のエッジとｐ型半導体層との距離と、ｐ型半導体層における光損失との関係を示す。デバイス構造１は、ｐ型のＩｎＧａＡｌＡｓコアの厚さは２０ｎｍである。図７では、デバイス構造１におけるコア層のエッジから−２０ｎｍの位置にｐ型半導体層の端を置く構造から、コア層のエッジからｐ型半導体層の端を離していき、ｐ型半導体層の端がコア層の外側に位置する構造までの光吸収を数値計算により求めた結果である。図７において実線はｐ層が空乏化するような外部電圧印加（例えばプラス５ボルト）のときの吸収特性を意味し、破線はｐ層が空乏化しないような外部電圧印加（例えばゼロボルト）のときの吸収特性を意味する。例えば、−５ボルトの変調電圧を変調器に印加するとき、デバイス構造１におけるコア層内のｐ層の光吸収は実質的にゼロである。
【００６０】
図８は、デバイス構造１におけるｐ型半導体層のｐドーパント濃度と、ｐ型半導体層における光損失との関係を示す。ｐ型半導体層のｐドーパント濃度が高くなるにつれて、ｐ型半導体層の空乏化の程度が小さくなり、ｐ型半導体層のｐドーパントの光吸収の影響が目立つようになる。横軸の単位は、１０１７ｃｍ−３である。
【００６１】
変調用の導波路構造は、例えば図１に示されるようなハイメサ導波路を含むことが好適である。コア層（又は「コア」）はクラッド層（又は「クラッド」）に比べて高い屈折率を有する。光は高い屈折率の領域に閉じ込めされる。この光の性質を利用して、コア層（又は「コア」）とクラッド層（又は「クラッド」）との間に、コア層（又は「コア」）とクラッド層（又は「クラッド」）との間の屈折率の光ガイド層（又は「ＳＣＨ」）を設けることができる。
【００６２】
半導体の導電性は、ｐ型ドーパント又はｎ型ドーパントを添加することによって制御できる。このドーピングは、コア層、クラッド層及び光ガイド層の境界と関係なく行われ、一方のクラッド層からコア層を経て他方のクラッド層までの領域にドーピングプロファイルを形成してｎ／ｐの導電性を付与できる。
【００６３】
外部印加電圧のうちコアに印加される割合を増やして変調効率を改善するためには、図４におけるｐｎ接合部分（横軸の−４００〜−２００ｎｍの領域）における電圧低下を無くすことが必要がある。そのためには、ｐｎ接合をクラッドからコア付近へ移せばよい。しかしながら、ｐｎ接合を単純に移動させると、光が導波する領域に、大きな光吸収を示すｐ型型半導体が位置することになって、光損失が高くなる。ｐ型層の存在による電界増大は、高い光損失を伴うことになる。特許文献１は、ｐ型層の存在による高い光損失を避けている。
【００６４】
発明者の知見によれば、ｐ型半導体層に空乏層を効果的に形成することができれば、空乏化の程度に応じてこの光損失を低減できる。例えば、ｐ型領域をほぼ完全に空乏化するまでｐ型ドーパント濃度とｐ型領域の厚さと調整することができる。しかしながら、低いｐ型ドーパント濃度と薄層のｐ型領域とは、共にｐｎ接合のポテンシャルバリアを低下させる。この低下は、リーク電流の増大になる。これに加えて、電圧を印加していない状態（ＯＦＦ時）にコア中のｐｎ接合を中心に電界が存在するので、電圧を印加していない状態（ＯＦＦ時）と電圧印加時（ＯＮ時）との電界の差が小さくなり、この結果として変調効率が下がる。
【００６５】
そこで、本実施の形態に係るデバイス構造では、図２のポテンシャルダイアグラム図のように、逆バイアスが印加されるｐｎ接合のｐ型領域をコア内に位置させると共に他方のｐｎ接合をコア内又はコア外に配置することによって、ポテンシャルバリアとなる領域をコアのほぼ全域に拡大してリーク電流を低減する。また、逆バイアスが印加されるｐｎ接合のｐ型領域を空乏化させる（望ましくはほぼ完全に空乏化させる）ことによって、光吸収を低減する。加えて、２つのｐｎ接合を逆向きに配置する共にｐ型領域をコアの両端付近に配しているので、電圧を印加していない状態（ＯＦＦ時）では、ポテンシャルの平坦性はコアのほぼ全域で改善され、実質的平坦となる。この結果、電圧を印加していない状態（ＯＦＦ時）では、内部電界の大きさは無視できるほど小さくできる一方で、電圧印加時（ＯＮ時）には、ｐ型領域をコアから離れたクラッド中ではなくコアを含む領域に配置するので、印加された外部電圧はほぼすべてコアへ加えられる。つまり、電界はほぼ最大化される。また、ｐ型領域の空乏化は十分に効果的であるので、ｐ型半導体のホールに関する光損失は非常に小さくできる。図５に示される、デバイス構造１とデバイス構造２との比較によれば、デバイス構造２に比べて、デバイス構造１ではコアにかかる電界が２割ほど大きくできる。
【００６６】
本実施例に示されるように、両側のクラッド層をｎ型とした光変調器の導波路において、コアの両端付近にｐ型領域を設けたｎ＋−ｐ−−ｉ−ｐ−−ｎ＋構造は、リーク電流の低減とコア電界の増大とへの寄与を有する。ここで、ｎ＋−ｐ−−ｉ−ｐ−−ｎ＋構造では、２箇所以上あるｐ型半導体領域のうち、少なくとも一つのｐ型半導体領域の一部分がコア内にあることを意味する。このｐ型半導体領域の効果的な空乏化は、例えば４×１０１６ｃｍ−３以上であり、４×１０１７ｃｍ−３以下のドーパント濃度及び５０ｎｍ以上であり、１５０ｎｍ以下の厚さにより得られる。
【００６７】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００６８】
本発明の実施の形態によれば、コア層に加わる電圧のロスを低減できる構造を有する半導体光変調器を提供できる。
【符号の説明】
【００６９】
１１…半導体光変調器、１３…第１のｎ型化合物半導体領域、１５…第１のｐ型化合物半導体領域、１７…ｉ型化合物半導体領域、１９…第２のｐ型化合物半導体領域、２１…第２のｎ型化合物半導体領域、２３ａ、２３ｂ…ｐ−ｎ接合、３３…第２のクラッド層、３５…コア層、２５ａ、２５ｂ…ｐ−ｉ接合、３３…第２のクラッド層、３３ａ…ｎ型半導体層、３３ｂ…ｎ型半導体層、３５ａ…ｎ型半導体層、３５ｂ…第１ｐ型半導体層、３５ｃ…ｉ型半導体層、３５ｄ…第２ｐ型半導体層、ＴＰ１５、ＴＰ１９…厚さ、４０…多重量子井戸構造、４１…障壁層、４３…井戸層、４５、４７…光ガイド層、５１…基板、５３…コンタクト層、３７…第１電極、３９…第２電極。
【図１】
0005924036.tif 000002
【図２】
0005924036.tif 000003
【図３】
0005924036.tif 000004
【図４】
0005924036.tif 000005
【図５】
0005924036.tif 000006
【図６】
0005924036.tif 000007
【図７】
0005924036.tif 000008
【図８】
0005924036.tif 000009