(57)【特許請求の範囲】
【請求項１】
入力された光を２以上の整数Ｎ個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたＮ個の分岐光導波路と、Ｎ個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させるＮ個の光ゲートと、Ｎ個の前記光ゲートにそれぞれ接続されたＮ個の出力光導波路とが順に接続して構成されており、前記光カプラ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、Ｎ個またはＮ―１個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。
【請求項２】
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された２つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させる２つの光ゲートと、前記光ゲートにそれぞれ接続された２つの出力光導波路とが順に接続して構成されており、前記光スイッチ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち２つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。
【請求項３】
請求項２において、
前記光スイッチは、入力側の光カプラと出力側の光カプラを２つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明であり、消光比を高くするように工夫したものである。
【背景技術】
【０００２】
近年、通信トラフィックの急激な増大に起因して、電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングする、Ｎ入力Ｎ出力（以下、Ｎ×Ｎとする）光スイッチが、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。その理由は、光スイッチを使用すれば、たとえば４０Gbit/sや１００Gbit/sなどの高速なビットレートの光パケット信号を、光−電気変換および電気−光変換を必要とせずにスイッチングできるためである。
【０００３】
Ｎ×Ｎ光スイッチは、図１３に示すように、たとえばＮ個の１×Ｎ光スイッチ１０１とＮ個のＮ×１光カプラ１０２を接続することで構成できる。入力ポート１０３より入力された光パケットは、１×Ｎ光スイッチ１０１により、所望の出力ポート１０４に接続されたＮ×１光カプラ１０２に向けて出力される。
【０００４】
このようなＮ×Ｎ光スイッチを構成する光スイッチ素子の従来技術として、たとえば特許文献１（特開平６−５９２９４号公報）に示す２×２光スイッチ素子が提案されている。
【０００５】
図１４に、特許文献１に示されている従来の２×２光スイッチ素子の斜視図を示す。この２×２光スイッチ素子は、方向性結合器型の光スイッチ素子であり、ｎ−ＩｎＰ基板上に、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVを設けた構成となっている。
【０００６】
より詳細に説明すると、従来の２×２光スイッチ素子は、ｎ−ＩｎＰ基板２０６上に、ｉ−ＭＱＷ層２０５、ｉ−ＩｎＰクラッド層２０４、ｐ−ＩｎＰクラッド層２０３が順に積層されている。ｐ−ＩｎＰクラッド層２０３は、図１４に示すような構造で、細線状に２本形成されている。さらに、光スイッチ部IIの一方のｐ−ＩｎＰクラッド層２０３上、および光吸収部IVの両方のｐ−ＩｎＰクラッド層２０３上には、ｐ+ −ＩｎＧａＡｓキャップ層２０２およびｐ型電極２０１が順に形成されている。ｎ−ＩｎＰ基板２０６の裏面にはｎ型電極２０７が形成されている。また、２０８は分離溝である。
【０００７】
光パケットなどの入力信号光は、ｉ−ＭＱＷ層２０５内のうち、細線状に形成されたｐ−ＩｎＰクラッド層２０３の下部に位置する部分を導波する。以下、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVに設けたｐ−ＩｎＰクラッド層２０３の下部に位置するｉ−ＭＱＷ層２０５を、それぞれ入力導波路、光スイッチ導波路、出力導波路および光吸収導波路と呼ぶこととする。
【０００８】
入力信号光は、いずれか一方の入力導波路に入力され、光スイッチ導波路に導かれる。
光スイッチ導波路では、光スイッチ部IIに設けたｐ型電極２０１とｎ型電極２０７との間に所望の電圧を印加することにより、たとえば多重量子井戸（Multiple Quantum Well: MQW）構造に起因する量子井戸閉じ込め効果（Quantum Confined Stark Effect: QCSE）により、ｐ型電極２０１下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。すなわち、光路切り替えを行う。
【０００９】
光吸収部IVでは、信号光が入力された光吸収導波路とは異なる光吸収導波路に設けたｐ型電極２０１と、ｎ型電極２０７との間に、所望の電圧が印加される。これにより、電圧が印加された光吸収導波路を導波する光（すなわち、前記光スイッチ導波路から漏れ出たクロストーク光）は光吸収導波路で吸収される一方、光スイッチ導波路から出力された信号光は出力導波路へ導かれる。
【００１０】
このように、光スイッチ部IIと光吸収部IVを備えることにより、光クロストークを低減可能な光スイッチ素子を実現している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−５９２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで図１４に示す従来の光スイッチ素子では、光スイッチ部IIに一つ設けられた電極２０１、光吸収部IVに二つ設けられた電極２０１は、それぞれ異なる電圧値で、かつ独立に動作させる必要があった。そのため、各電極間で電気クロストークが生じないよう、各電極間は電気的に分離される必要があった。
一般に、電気クロストークを抑制するためには、電極間の抵抗を増大させる手段がとられるため、従来の光スイッチ素子では、図１４に示されているように、各電極間にある導電率の高いｐ+ −ＩｎＧａＡｓキャップ層２０２およびｐ−ＩｎＰクラッド層２０３を除去し、電極間に分離溝２０８を形成することで、電極間抵抗を増大させている。
【００１３】
しかし、分離溝２０８を形成するためにｐ−ＩｎＰクラッド層２０３を除去してしまうと、信号光が伝搬する導波路の実効屈折率が変化してしまい、分離溝２０８の有無により導波路伝搬光のモード分布に差異が生じる。これにより、信号光の過剰損失が増大してしまう、という課題があった。
また、分離溝２０８があるため、信号光がモード分布の差異に起因して反射する、という課題があった。すなわち、光スイッチ素子の光学的特性が劣化してしまう、という課題があった。
【００１４】
本発明は、上記課題に鑑み、作製方法が簡便で、光学的特性を劣化させることなく、かつ、低い光クロストークにして電極間の電気的干渉を抑制した光スイッチ素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決する本発明は、
入力された光を２以上の整数Ｎ個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたＮ個の分岐光導波路と、Ｎ個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させるＮ個の光ゲートと、Ｎ個の前記光ゲートにそれぞれ接続されたＮ個の出力光導波路とが順に接続して構成されており、前記光カプラ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、Ｎ個またはＮ―１個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
【００１６】
また本発明は、
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された２つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させる２つの光ゲートと、前記光ゲートにそれぞれ接続された２つの出力光導波路とが順に接続して構成されており、前記光スイッチ，前記分岐光導波路，前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち２つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
【００１７】
また本発明は、
前記光スイッチは、入力側の光カプラと出力側の光カプラを２つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも１つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
【発明の効果】
【００１８】
本発明の光スイッチ素子は、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、極めて低い光クロストークにして電極間の電気的干渉を抑制する、という効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る１×２光スイッチ素子を示す斜視図である。
【図２】本発明の第１の実施形態に係る１×２光スイッチ素子を示す概念図である。
【図３】図１のＡ−Ａ断面を示す断面図である。
【図４】１×２光スイッチ素子の各出力ポートにおける透過率と印加電圧の関係を示す特性図であり、（ａ）はグランド電極を形成しない場合の特性図、（ｂ）はグランド電極を形成した場合の特性図である。
【図５】グランド電極が無い場合における、光ゲート間の等価回路を示す回路図である。
【図６】１×２光スイッチ素子の各点における上部クラッド層の電位分布を示す特性図であり、（ａ）はグランド電極を形成しない場合の特性図、（ｂ）はグランド電極を形成し０Ｖとした場合の特性図である。
【図７】本発明の第１の実施形態の２つの変形例である、１×２光スイッチ素子を示す概念図である。
【図８】本発明の第１の実施形態の別の変形例である、１×Ｎ光スイッチ素子を示す概念図である。
【図９】本発明の第２の実施形態に係る１×２光スイッチ素子を示す概念図である。
【図１０】本発明の第２の実施形態に係る１×２光スイッチ素子に用いる、２×２ＭＺＩの透過率と注入電流の関係を示す図である。
【図１１】本発明の第２の実施形態に用いる、光ゲート単体の透過率と印加電圧の関係を示す特性図である。
【図１２】本発明の第２の実施形態の変形例である、１×Ｎ光スイッチ素子を示す概念図である。
【図１３】Ｎ個の１×Ｎ光スイッチとＮ個のＮ×１光カプラで構成されるＮ×Ｎ光スイッチを示す構成図である。
【図１４】従来技術である２×２型光スイッチを示す構成図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図面に基づき詳細に説明する。
【００２１】
（第１の実施形態）
本発明の第１の実施形態に係る光スイッチ素子は、１×２光カプラと、その各出力にそれぞれ電界吸収型（Electro absorption: EA ）の光ゲートを備えた１×２光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
【００２２】
第１の実施形態に係る光スイッチ素子の斜視図を図１に、概念図を図２に示す。また、図１のＡ−Ａ線における光スイッチ素子の断面図を図３に示す。
【００２３】
第１の実施形態に係る光スイッチ素子１０は、同一のｎ−ＩｎＰ基板１１上に形成された、入力光導波路１２と、１×２光カプラ１３と、２個の光ゲート１４（１４Ａ，１４Ｂ）と、２個の出力光導波路１５（１５Ａ，１５Ｂ）とを順に接続して構成されている。なお、１×２光カプラ１３の出力側には分岐光導波路１６Ａ，１６Ｂが接続されており、１×２光カプラ１３の出力側は、分岐光導波路１６Ａ，１６Ｂを介して、光ゲート１４Ａ，１４Ｂに接続されている。
【００２４】
入力光導波路１２は、その端面である入力ポート１２ａを介して、入力信号光を１×２光カプラ１３に導く。１×２光カプラ１３は、入力光導波路１２から入力される入力信号光をそれぞれ２分割し、分岐した信号光を分岐光導波路１６Ａ，１６Ｂを介して、同じ強度で２つの光ゲート１４Ａ，１４Ｂへ出力する。光ゲート１４Ａ，１４Ｂの動作については、後述する。光ゲート１４Ａ，１４Ｂから出力される信号光は出力光導波路１５Ａ，１５Ｂへ導かれ、その端面である出力ポート１５Ａ−１，１５Ｂ−１から出力される。
【００２５】
入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造を有する。すなわち、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、バルク１．４Ｑ組成のＩｎＧａＡｓＰコア層（フォトルミネッセンスピーク波長１．４μｍ、厚さ０．３μｍ）２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ+ −ＩｎＧａＡｓキャップ層２４の順に形成された積層構造を、同時にＩｎＧａＡｓＰコア層２２の下部までエッチングすることで作製され、ハイメサ光導波路構造を形成している。入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂは、ｐｉｎダブルヘテロ接合構造となっている。
【００２６】
光ゲート１４Ａ，１４Ｂのｐ+ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、それぞれｐ型電極（電界印加用電極）１７Ａ，１７Ｂが設けられている。
１×２光カプラ１３のｐ+ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、グランド電極１８が設けられている。このグランド電極１８は接地されており、その電位は０Ｖになっている。このように接地電位に接続されているグランド電極１８を設けたことが、第１の実施形態における大きな特徴である。
ｎ−ＩｎＰ基板１１の裏面、あるいは上面の各積層構造が除去された部分には、ｎ型電極（不図示）が設けられている。
【００２７】
入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂの高さは、４μｍとした。入力光導波路１２、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂおよび出力光導波路１５Ａ，１５Ｂの導波路幅は、１．５μｍとした。光ゲート１４Ａ，１４Ｂの導波方向の長さ（すなわち、光ゲート１４Ａ，１４Ｂに設けたｐ型電極１７Ａ，１７Ｂの長さ）は、１０００μｍとした。１×２光カプラ１３は、マルチモード干渉（ＭＭＩ）光カプラとし、そのサイズは１７×４μｍとした（導波方向の長さが１７μｍ）。
【００２８】
以下、光ゲート１４Ａ，１４Ｂおよび光スイッチ素子１０の動作について説明する。
ｎ−ＩｎＰ基板１１に設けたｎ型電極は接地し（電位＝０Ｖ）、光ゲート１４Ａ，１４Ｂに設けたｐ型電極１７Ａ，１７Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果により、ＩｎＧａＡｓＰコア層２２における吸収端がシフトし、光ゲート１４Ａ，１４Ｂを伝搬する信号光波長での吸収係数が増加する。
【００２９】
そこで、例えば、光ゲート１４Ａに０Ｖを印加し、光ゲート１４Ｂに信号光波長で所望の吸収率（減衰）が得られるマイナス電圧を印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ａ−１からのみ出力されるようになる。逆に、光ゲート１４Ａに所定のマイナス電圧を印加し、光ゲート１４Ｂに０Ｖを印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ｂ−１からのみ出力されるようになる。こうして、光ゲート１４Ａ，１４Ｂへの印加電圧の制御により、光スイッチ素子１０をスイッチ動作させることができる。
【００３０】
なお、光ゲート１４Ａ，１４Ｂへの印加電圧が０Ｖである場合、信号光波長を１．５５μｍとすると、光ゲート１４Ａ，１４Ｂの吸収端は信号光波長よりも１００ｎｍ以上離れており、光ゲート１４Ａ，１４Ｂにおける伝搬損失は０．５dB/mmと極めて低い。
【００３１】
光スイッチ素子１０の光ゲート１４Ｂに印加する電圧を０Ｖとしたときの、光ゲート１４Ａの印加電圧に対する、出力ポート１５Ａ−１および出力ポート１５Ｂ−１からの各出力の透過特性を図４に示す。図４の縦軸は、入力信号光の強度に対する出力ポート１５Ａ−１，１５Ｂ−１からの出力光の強度の比であり、光ゲート１４Ａの印加電圧が０Ｖであるときの出力光の強度を基準（０ dB）とした場合の「正規化透過率」とした。また、入力信号光としては、波長１．５５μｍ、強度０ dBmの連続光（CW光）を用いた。
【００３２】
図４（ａ）は、１×２光カプラ１３上にグランド電極１８を形成しない場合の光ゲート１４Ａ，１４Ｂの透過特性である。出力ポート１５Ａ−１の透過特性（図４（ａ）の実線）から、光ゲート１４Ａ単体では、印加電圧−７Ｖで４０dB以上の消光比が得られることが分かる。
【００３３】
一方、出力ポート１５Ｂ−１の透過特性（図４（ａ）の破線）から、光ゲート１４Ｂへの印加電圧を０Ｖとしているにもかかわらず、光ゲート１４Ａへのマイナス電圧印加とともに光ゲート１４Ｂの透過率が減少する現象が見られた。具体的には、光ゲート１４Ａへの印加電圧が−７Ｖのとき、光ゲート１４Ｂで約１０dBの光出力強度の低下が生じた。
これは、物理的に分断されていないｐ+ −ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を介して、光ゲート１４Ａに印加した電圧が光ゲート１４Ｂ近傍にまで及ぶこと（電気クロストークが生ずること）に起因する。すなわち、光ゲート１４Ａのｐ型電極１７Ａに印加した電圧により、光ゲート１４Ａ、１×２光カプラ１３、光ゲート１４Ｂの各ｐ−ＩｎＰ上部クラッド層２３の電圧がマイナス側に引っ張られたため、１×２光カプラ１３と光ゲート１４Ｂの間のＩｎＧａＡｓＰコア層２２の吸収係数がフランツケルディッシュ効果により増大したものである。
以下、この現象を、等価回路を用いて詳しく説明する。
【００３４】
図５は、図１，図２に示す光スイッチ素子１０において、仮にグランド電極１８を設けなかった場合において、光ゲート１４Ａにマイナス電圧である−Ｖbを、光ゲート１４Ｂに０Ｖを印加した場合における等価回路図を示している。図１，図２の光スイッチ素子１０の積層構造は、前述のとおり半導体ｐｉｎ構造であり、ｐ側をマイナス電圧にして動作（逆方向バイアス動作）させるため、図５に示すように容量Ｃと電流源Ｉを用いて表すことができる。また、光ゲート１４Ａ、１×２光カプラ１３および光ゲート１４Ｂ間には素子抵抗Ｒが存在し、第１の実施形態の光ゲート１４Ａ−光ゲート１４Ｂ間の抵抗値（図５の等価回路図における４×Ｒに相当）は約１０ｋΩであった。なお、図５中、Ａ点は光ゲート１４Ａのｐ型電極１７Ａの端子、Ｃ点は光ゲート１４Ｂのｐ型電極１７Ｂの端子、Ｂ点は１×２光カプラ１３の中心付近におけるｐ−ＩｎＰ上部クラッド層２３のグランド電極端子を表している。
【００３５】
図６は、光ゲート１４Ａのｐ型電極１７Ａ（Ａ点）に電圧−Ｖbを印加し、光ゲート１４Ｂのｐ型電極１７Ｂ（Ｃ点）を０Ｖとした場合の、光スイッチ素子１０のＡ−Ｃ点間の電位分布を示している。
【００３６】
１×２光カプラ１３の上面にグランド電極１８を形成しない構成において、信号光を入力しない場合は、図６（ａ）の実線のように、Ａ点からＣ点に向けてリニアに電位が降下する。Ｃ点の電位は０Ｖであり、光吸収は生じないが、Ｂ点−Ｃ点間、すなわち１×２光カプラ１３−光ゲート１４Ｂ間のｐ−ＩｎＰ上部クラッド層２３にはマイナス電圧が印加された状態となる。したがって、この状態では、Ｂ点−Ｃ点間においてフランツケルディッシュ効果により光吸収が生じる。
【００３７】
次いで、光スイッチ素子１０に信号光を入力すると、光スイッチ素子１０全域においてｐｉｎダブルヘテロ接合構造の空乏層でフォトキャリア（正孔と電子の対）が発生する。発生した正孔は、ｐ−ＩｎＰ上部クラッド層２３およびｐ+ −ＩｎＧａＡｓキャップ層２４を通り光ゲート１４Ａのｐ型電極１７Ａ（Ａ点）に向けて移動するため、図５に示すような光電流（フォトカレント）Ｉp1〜Ｉp5が流れるが、そこには素子間抵抗Ｒがあるため、光電流量に応じてｐ−ＩｎＰ上部クラッド層２３の電圧は図６（ａ）の破線のように降下する。しかし、それでもＢ−Ｃ点間にマイナス電圧が印加された状態となっているため、図４（ａ）の破線のように、本来透過状態であるべき光ゲート１４Ｂ（出力ポート１５Ｂ−１）からの光出力強度は低下してしまう。
【００３８】
そこで第１の実施形態では、前述の電気クロストークによる光出力強度の変動を抑えるため、１×２光カプラ１３の上部全面にグランド電極１８を形成し、このグランド電極１８を接地（０Ｖ）する。そうした場合、図６（ｂ）の実線に示すように、Ｂ−Ｃ点間の電
位が０Ｖになったため、光ゲート１４Ｂにおける光出力強度の低下は完全に抑制される。このように、１×２光カプラ１３上にグランド電極１８を形成することで、ｐ+−ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を除去するなどデバイスの構造に物理的な加工を施すことなく（分離溝を形成することなく）、光ゲート１４Ａ，１４Ｂの各電極１７Ａ，１７Ｂ間の電気的な分離が可能になる。
【００３９】
このため、第１の実施形態に係る光スイッチ１０では、図４（ｂ）に示す特性が得られる。
つまり、出力ポート１５Ａ−１の透過特性（図４（ｂ）の実線）から、光ゲート１４Ａでは、印加電圧−７Ｖで４０dB以上の消光比が得られることが分かる。
また、出力ポート１５Ｂ−１の透過特性（図４（ｂ）の一点鎖線）から、光ゲート１４Ｂへの印加電圧を０Ｖとしていれば、光ゲート１４Ａ，１４Ｂの各電極１７Ａ，１７Ｂ間の電気的な分離がされていることから、光ゲート１４Ａへマイナス電圧を印加していっても、光ゲート１４Ｂの透過率が減少することなく維持できることが分る。
この結果、光スイッチ１０全体として、印加電圧−７Ｖで４０dB以上という、高い消光比によりスイッチングをすることができる。
【００４０】
次に、第１の実施形態に係る光スイッチ素子１０の作製方法について述べる。
まず、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、１．４Ｑ組成０．３μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ+ −ＩｎＧａＡｓキャップ層２４を、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）により成長させる。次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路１２、１×２光カプラ１３、分岐光導波路１６Ａ，１６Ｂ、光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂを一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Benzocyclobutene: ＢＣＢ）をスピンコートにより塗布し、Ｏ2／Ｃ2Ｆ6混合ガスを用いたＲＩＥ（Reactive Ion Etching）により素子の表面が露出するまでエッチバックし、素子の表面を平坦化する。最後に、光ゲート１４Ａおよび光ゲート１４Ｂのｐ+ −ＩｎＧａＡｓキャップ層２４上にｐ型電極１７Ａ，１７Ｂを形成し、更に１×２光カプラ１３のｐ+ −ＩｎＧａＡｓキャップ層２４上にグランド電極１８を形成し、ｎ−ＩｎＰ基板１１の裏面ないし同基板１１の光導波路構造が形成されていない領域にｎ型電極を形成する。
【００４１】
以上説明したように、ＭＯＶＰＥ成長および光導波路構造の形成を一括に行えるようになる。また、従来の光スイッチ素子と異なり、１×２光カプラ１３と光ゲート１４Ａ，１４Ｂ間で、ｎ−ＩｎＰ上部クラッド層２３およびｐ+−ＩｎＧａＡｓキャップ層２４を除去する（分離溝を形成する）プロセスが不要となる。ゆえに、作製方法が簡便で、光学的特性を劣化させることなく、かつ、極めて低い光クロストークを有する光スイッチ素子１０を提供することができるようになる。
【００４２】
第１の実施形態では、膜厚０．３μｍ、幅１．５μｍの１．４Ｑ組成ＩｎＧａＡｓＰコア層２２を用いている。これらの設計値は、光スイッチ素子１０の光学的特性を決める重要なパラメータとなる。入力信号光波長が例えば１．５３μｍから１．５７μｍで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件が満たされることが好ましい。
１）  ＩｎＧａＡｓＰコア層２２の厚さは、入力信号光に対してシングルモード導波条件で、かつＩｎＧａＡｓＰコア層２２への十分な光閉じ込めを有する条件であり、０．１μｍ〜０．４μｍの範囲が望ましい。
２）  ＩｎＧａＡｓＰコア層２２の幅は、入力信号光に対してシングルモード導波条件であり、０．８μｍ〜３μｍの範囲が望ましい。
３）  駆動回路の消費電力を低減する観点から、光ゲート１４Ａ，１４Ｂへの印加電圧が−７Ｖ以下となる条件であり、ＩｎＧａＡｓＰコア層２２の組成は１．３Ｑ〜１．５Ｑで、各電極長は１００μｍ〜２０００μｍの範囲が望ましい。
【００４３】
（第１の実施形態の各変形例）
第１の実施形態における光スイッチ素子１０では、光ゲート１４Ａ，１４ＢのＩｎＧａＡｓＰコア層２２としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになる。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはＩｎＧａＡｓＰコア層２２の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
【００４４】
第１の実施形態では、１×２光カプラ１３上にグランド電極１８を形成したが、グランド電極の形成位置はこれに限るものではない。
たとえば、図７(ａ)に示す光スイッチ素子１０Ａでは、１×２光カプラ１３上にはグランド電極１８は形成せず、１×２光カプラ１３と光ゲート１４Ａとの間にはさまれた分岐光導波路１６Ａの上面、及び、１×２光カプラ１３と光ゲート１４Ｂとの間にはさまれた分岐光導波路１６Ｂの上面に、グランド電極１８Ａを形成し、このグランド電極１８Ａを接地する構成にしている。
【００４５】
このようにすれば、光ゲート１４Ａの電位は、光ゲート１４Ｂの電位に影響を与えず、また、光ゲート１４Ｂの電位は、光ゲート１４Ａの電位に影響を与えない。つまり光ゲート１４Ａ，１４Ｂ間での電気クロストークの発生を防止することができる。この結果、消光比の高い光スイッチ素子１０Ａとなる。
【００４６】
なお図７（ａ）の例では、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面は、1枚のグランド電極１８Ａにより短絡された状態になっている。
【００４７】
また、分岐光導波路１６Ａの上面と分岐光導波路１６Ｂの上面のうちの、一方のみにグランド電極を設け、その一つのグランド電極を接地することでも、電気クロストークの発生を防止して、消光比の高い光スイッチ素子とすることができる。
【００４８】
図７(ｂ)に示す光スイッチ素子１０Ｂでは、１×２光カプラ１３の上面と、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面に、グランド電極１８Ｂを形成し、このグランド電極１８Ｂを接地する構成にしている。
なお図７（ｂ）の例では、１×２光カプラ１３の上面と、分岐光導波路１６Ａの上面と、分岐光導波路１６Ｂの上面は、1枚のグランド電極１８Ｂにより短絡された状態になっている。
【００４９】
結局、光を２分岐する１×２光カプラを用いた１×２光スイッチ素子の場合には、一方の光ゲートと他方の光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。
換言すれば、１×２光カプラの上面と、一方の分岐光導波路の上面と、他方の分岐光導波路の上面のうち、少なくとも１つの上面にグランド電極を設ければよい。
【００５０】
さらに、第１の実施形態では、光スイッチ素子として１×２光スイッチ素子について説明してきたが、図８のように、入力導波路１２と、１×Ｎ光カプラ１３Ａと、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎと、Ｎ個のＥＡアレイであるＮアレイ光ゲート１４Ａ，１４Ｂ・・・１４Ｎで構成された、１×Ｎ光スイッチ素子１０Ｃにも応用できることは言うまでもない。
【００５１】
この場合には、１×Ｎ光カプラ１３Ａの上面に、接地されたグランド電極１８Ｃを設け、各アレイ光ゲート１４Ａ，１４Ｂ，・・・１４Ｎの上面に電界印加用電極１７Ａ，１７Ｂ・・・１７Ｎを設ける。
【００５２】
なお、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面にはグランド電極を設けず、Ｎ個（Ｎは２以上の整数）の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
また、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面にはグランド電極を設けず、Ｎ個（Ｎは２以上の整数）の分岐光導波路１６Ａ，１６Ｂ・・・１６ＮのうちＮ−１個の分岐光導波路の上面に、接地されたグランド電極を設けるようにすることであってもよい。つまり、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面ではなく、これらの上面のうち１つの上面にはグランド電極を設けず、他のＮ−１個の上面にグランド電極を設けるのである。
更に、１×Ｎ光スイッチ素子１０Ｃにおいて、１×Ｎ光カプラ１３Ａの上面と、Ｎ個の分岐光導波路１６Ａ，１６Ｂ・・・１６Ｎのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
【００５３】
結局、光を３分岐以上に分岐する光カプラを用いた１×Ｎ光スイッチ素子の場合には、任意の一つの光ゲートと残りの光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。
【００５４】
ここで、２分岐や３分岐以上の場合を含めてグランド電極の配置位置を一般論で説明する。
光カプラの出力側にＮ個の分岐光導波路が接続されている場合には、光カプラの上面と、Ｎ個またはＮ―１個の分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極を設けるようにすればよい。
これは、次のような複数の態様を示している。
１）光カプラの上面に、グランド電極を設ける。
２）Ｎ個の分岐光導波路の上面に、グランド電極を設ける。
３）Ｎ―１個の分岐光導波路の上面に、グランド電極を設ける。
４）光カプラの上面とＮ個の分岐光導波路の上面に、グランド電極を設ける。
５）光カプラの上面とＮ−１個の分岐光導波路の上面に、グランド電極を設ける。
【００５５】
さらに、図１，図２に示す光スイッチ素子１０や、図７（ａ）に示す光スイッチ素子１０Ａや、図７（ｂ）に示す光スイッチ素子１０Ｂや、図８に示す光スイッチ素子１０Ｃを、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極を、共通の１枚のグランド電極にしてもよい。
【００５６】
第１の実施形態では、InP系の化合物半導体を用いて説明してきたが、GaAs系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。
【００５７】
（第２の実施形態）
本発明の第２の実施形態に係る光スイッチ素子は、２×２対称マッハツェンダー干渉計（ＭＺＩ）と、その各出力にそれぞれ電界吸収型（Electro absorption: EA ）の光ゲートを備えた１×２光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
【００５８】
第２の実施形態に係る光スイッチ素子の概念図を図９に示す。この光スイッチ素子３０は、同一のｎ−ＩｎＰ基板上に形成された、光スイッチとして機能する２×２ＭＺＩ３１と、２個の光ゲート３２Ａ，３２Ｂと、２個の出力光導波路３３Ａ，３３Ｂとを順に接続して構成されている。２×２ＭＺＩ３１の構成の詳細は後述するが、２×２ＭＺＩ３１は２つの入力ポート４１Ａ，４１Ｂを有し、一方の入力ポート４１Ａに入力信号光が入力される。なお、２×２ＭＺＩ３１の出力側には分岐光導波路３４Ａ，３４Ｂが接続されており、２×２ＭＺＩ３１の出力側は、分岐光導波路３４Ａ，３４Ｂを介して、光ゲート３２Ａ，３２Ｂに接続されている。
【００５９】
光ゲート３２Ａ，３２Ｂの上面には、電界印加用電極３５Ａ，３５Ｂが設けられている。この光ゲート３２Ａ，３２Ｂは、第１の実施形態で述べた光ゲート１４Ａ，１４Ｂの動作と同じ動作をする。すわなち、ｎ−ＩｎＰ基板に設けたｎ型電極を０Ｖにした状態で電界印加用電極３５Ａ，３５Ｂにマイナス電圧を印加すると、光ゲート３２Ａ，３２Ｂを伝搬する信号光波長での吸収係数が、フランツケルディッシュ効果により増加する。したがって、電界印加用電極３５Ａ，３５Ｂを介して光ゲート３２Ａ，３２Ｂへマイナス電圧を印加すると、光ゲート３２Ａ，３２Ｂに入力された光を減衰し、マイナス電圧の印加を止めると、光ゲート３２Ａ，３２Ｂに入力された光を透過させる。
光ゲート３２Ａ，３２Ｂから出力される信号光は出力光導波路３３Ａ，３３Ｂへ導かれ、その端面である出力ポート３３Ａ−１，３３Ｂ−１から出力される。
【００６０】
２×２ＭＺＩ３１、分岐光導波路３４Ａ，３４Ｂ、光ゲート３２Ａ，３２Ｂおよび出力光導波路３３Ａ，３３Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造の光導波路構造になっている。ｎ−ＩｎＰ基板の裏面、あるいは上面の各積層構造が除去された部分には、やはり第１の実施形態と同様、ｎ型電極が設けられる。
【００６１】
第２の実施形態に用いる２×２ＭＺＩ３１の構成および動作について説明する。
図９に示すように、２×２ＭＺＩ３１は、入力ポート４１Ａ，４１Ｂと、入力された信号を２分岐する入力側の２×２光カプラ４２と、出力側の２×２光カプラ４３と、長さの等しい２つのアーム光導波路４４Ａ，４４Ｂとで構成される。アーム光導波路４４Ａ，４４Ｂは、２×２光カプラ４２の２つの出力光導波路と２×２光カプラ４３の２つの入力光導波路をそれぞれ接続する。
【００６２】
２つのアーム光導波路４４Ａ，４４Ｂ上のｐ+ −ＩｎＧａＡｓキャップ層２４上にはそれぞれｐ型電極４５Ａ，４５Ｂが形成され、ｎ−ＩｎＧａＡｓＰコア層２２に電流を注入できるようになっている。ｐ型電極４５Ａ，４５Ｂが形成されたアーム光導波路４４Ａ，４４Ｂの長さはそれぞれ２００μｍである。
【００６３】
ｐ型電極４５Ａ，４５Ｂを介して電流が注入されると、注入電流はｎ−ＩｎＧａＡｓＰコア層２２に効率的に閉じ込められ、プラズマ効果により屈折率が変化し、２つのアーム光導波路４４Ａ，４４Ｂ間に位相差が与えられる。図１０に２×２ＭＺＩ３１の透過特性を示す。２つのアーム光導波路４４Ａ，４４Ｂへの注入電流が０mAの場合、２×２ＭＺＩ３１の入力ポート４１Ａに入力された入力信号光は、図９におけるＣｒｏｓｓポート側に出力される。どちらか一方のｐ型電極４５Ａ（４５Ｂ）に電流を注入すると、注入した方のアーム光導波路４４Ａ（４４Ｂ）の屈折率が変化し、該アーム光導波路４４Ａ（４４Ｂ）を伝搬する光の位相が変化する。アーム光導波路４４Ａ（４４Ｂ）への注入電流が４mAとなったとき、Ｃｒｏｓｓポートからの出力は最小となり、Ｂａｒポートへの光出力が最大となる。このとき、Ｂａｒポートへの光出力とＣｒｏｓｓポートへの光出力との比は２０dB以上が得られた。第２の実施形態の２×２ＭＺＩ３１において、注入電流を０mAと４mAの二つの状態、すなわち２値をデジタル的に切り替えることで、ＣｒｏｓｓかＢａｒの所望のポートに信号光を出力することができる。
【００６４】
前述のとおり、２×２ＭＺＩ３１を動作させるためには、２つのアーム光導波路４４Ａ，４４Ｂの一方のみに電流を注入すればよいため、ｐ型電極は一方のアーム光導波路にのみ設けるようにしてもよい。
【００６５】
第２の実施形態に係る光スイッチ素子３０は、２×２ＭＺＩ３１の２つの出力ポート（ＣｒｏｓｓポートおよびＢａｒポート）のそれぞれに、２×２ＭＺＩ３１と同じ構造、同一組成の光導波層となっている、分岐光導波路３４Ａ，３４Ｂ及びＥＡ型の光ゲート３２Ａ，３２Ｂを接続するようにしている。光ゲート３２Ａおよび光ゲート３２Ｂとも、その導波方向の長さは４００μｍであり、第１の実施形態と同様、ｐ+ −ＩｎＧａＡｓキャップ層上にはそれぞれｐ型電極（電界印加用電極）３５Ａ，３５Ｂが設けられている。
【００６６】
第１の実施形態と同様に、光ゲート３２Ａ，３２Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果によりＩｎＧａＡｓＰコア層２２における吸収端がシフトし、光ゲート３２Ａ，３２Ｂを伝搬する信号光波長での吸収係数が増加する。第２の実施形態の光ゲート３２Ａおよび光ゲート３２Ｂでは、図１１に示すように、印加電圧−３Ｖで消光比２０dBを得ることができる。２×２ＭＺＩ３１の消光比２０dBと併せて、光スイッチ素子３０全体で消光比４０dB以上を得ることができる。
【００６７】
なお、光ゲートとして半導体光増幅器を用いて同様の機能を実現することも可能であるが、ＥＡ型の光ゲート３２Ａ，３２Ｂを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。
【００６８】
第２の実施形態の光スイッチ素子３０の場合であっても、第１の実施形態と同様の理由で、各電極３５Ａ，３５Ｂ間を電気的に分離しなければならない。そこで、第２の実施形態では、図９に示すとおり、２×２ＭＺＩ３１に備えた２つの２×２光カプラ４２，４３のうち、光ゲート３２Ａ，３２Ｂに近い方である出力側の２×２光カプラ４３のｐ+−ＩｎＧａＡｓキャップ層上に、ｐ型電極（グランド電極）３６を形成している。このグランド電極３６は接地され、常に０Ｖになっている。つまり分岐光導波路３４Ａ，３４Ｂが接続されている、出力側の２×２光カプラ４３の上面に、グランド電極３６を設けている。このように接地電位に接続されているグランド電極３６を設けたことが、第２の実施形態における大きな特徴である。
【００６９】
このように接地電位に接続されているグランド電極３６を設けているため、電界印加用電極３５Ａにマイナス電圧を印加して、この電圧が電気クロストークにより２×２光カプラ４３に及ぶと、この電圧はグランド電極３６を介して接地され、光ゲート３２Ｂ側に及ぶことはない。同様に、電界印加用電極３５Ｂにマイナス電圧を印加して、この電圧が電気クロストークにより２×２光カプラ４３に及ぶと、この電圧はグランド電極３６を介して接地され、光ゲート３２ＡＢ側に及ぶことはない。
この結果、光ゲート３２Ａ，３２Ｂの一方にマイナス電圧を印加し、他方を０Ｖにしてゲート制御をしても、光ゲート３２Ａ，３２Ｂ間での電気クロストークを防止でき、光スイッチ３０全体として、高い消光比によりスイッチングをすることができる。
【００７０】
（第２の実施の形態の各変形例）
第２の実施形態では、２×２光カプラ４３の上面にグランド電極３６を形成したが、グランド電極３６の形成位置はこれに限るものではない。
たとえば、分岐光導波路３４Ａ，３４Ｂの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路３４Ａの上面と分岐光導波路３４Ｂの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、２×２光カプラ４３の上面と、分岐光導波路３４Ａ，３４Ｂの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
【００７１】
さらに、図９に示す光スイッチ素子３０を、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極３６を、共通の１枚のグランド電極にしてもよい。
【００７２】
第２の実施形態では、光スイッチ素子として２×２ＭＺＩ３１を１つ用いた１×２光スイッチ素子３０について説明してきたが、図１２のように、２×２ＭＺＩ３１をツリー状に多段接続し、最終段の出力ポートに、Ｎ個の分岐光導波路３４を介してＮ個の光ゲート３２を備えた、１×Ｎ光スイッチ素子としてもよい。図１２の例では、７個の２×２ＭＺＩ３１と、８個のＥＡ型の光ゲート３２を接続することで、１×８光スイッチ素子５０を構成している。
【００７３】
即ち、１段目の２×２ＭＺＩ３１の２つの出力ポートのそれぞれに対して、２段目の２×２ＭＺＩ３１の２つの入力ポートのうちの１つが接続され、同様に２段目の２×２ＭＺＩ３１の２つの出力ポートのそれぞれに対して、３段目の２×２ＭＺＩ３１の二つの入力ポートのうちの一つが接続されることにより、ツリー状の１×８ＭＺＩ光スイッチ部５１を構成している。
更に、３段目の２×２ＭＺＩ３１の出力ポートのそれぞれに光ゲート３２を設けることにより、ＥＡゲートアレイ部５２を構成している。各光ゲート３２には電界印加用電極３５が備えられている。
光スイッチ部５１とＥＡゲートアレイ部５２は、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されている。なお５３は１つの入力ポート、５４は８つの出力ポートである。
【００７４】
この場合、３段目にある４つの２×２ＭＺＩ３１において、光ゲート３２側にある４つの２×２光カプラ４３の上面のすべてにグランド電極１８Ｄが形成されている。このグランド電極１８Ｄは接地されており、その電位は０Ｖになっている。この場合、４つの２×２光カプラ４３は、１枚のグランド電極１８Ｄにより短絡している。
このように接地電位に接続されているグランド電極１８Ｄを設けたことにより、各光ゲート３２に設けた電界印加用電極３５どうしを電気的に分離することができた。
【００７５】
また、グランド電極を２×２光カプラ４３の上面に配置せずに、グランド電極を全ての分岐光導波路３４の上面に設けるようにしてもよい。
【００７６】
その他、各種の応用的構成については、第１の実施形態と同様に取り扱ってよいことは言うまでもない。
【００７７】
また上記では光スイッチ部として、２×２ＭＺＩとして対称マッハツェンダー干渉計を用いたが、非対称マッハツェンダー干渉計を用いてもよい。また方向性結合器、ＭＥＭＳ（Micro Electro Mechanical Systems ）等、他の構成を光スイッチ部として用いても構わない。
【産業上の利用可能性】
【００７８】
本発明は光スイッチ素子に関するものであり、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、高い消光比を有する光スイッチ素子を実現する場合に適用して有用なものである。
【符号の説明】
【００７９】
１０，１０Ａ，１０Ｂ  光スイッチ素子
１１  ｎ−ＩｎＰ基板
１２  入力光導波路
１２ａ  入力ポート１２ａ
１３  １×２光カプラ
１３Ａ  １×Ｎ光カプラ
１４，１４Ａ，１４Ｂ，１４Ｎ  光ゲート
１５，１５Ａ，１５Ｂ  出力光導波路
１５Ａ−１，１５Ｂ−１  出力ポート
１６Ａ，１６Ｂ，１６Ｎ  分岐光導波路
１７Ａ，１７Ｂ，１７Ｎ  ｐ型電極（電界印加用電極）
１８，１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ  グランド電極
２１  ｎ−ＩｎＰ下部クラッド層
２２  ＩｎＧａＡｓＰコア層
２３  ｐ−ＩｎＰ上部クラッド層
２４  ｐ+ −ＩｎＧａＡｓキャップ層
３０  光スイッチ素子
３１  ２×２ＭＺＩ
３２，３２Ａ，３２Ｂ  光ゲート
３３Ａ，３３Ｂ  出力光導波路
３３Ａ−１，３３Ｂ−１  出力ポート
３４，３４Ａ，３４Ｂ  分岐光導波路
３５，３５Ａ，３５Ｂ  電界印加用電極
４１Ａ，４１Ｂ  入力ポート
４２  ２×２光カプラ
４３  ２×２光カプラ
４４Ａ，４４Ｂ  アーム光導波路
５０  １×８光スイッチ素子
５１  １×８ＭＺＩ光スイッチ部
５２  ＥＡゲートアレイ部５２
５３  入力ポート
５４  出力ポート
１０１  １×Ｎ光スイッチ
１０２  Ｎ×１光スイッチ
１０３  入力ポート
１０４  出力ポート
２０１  ｐ型電極
２０２  ｐ+ −ＩｎＧａＡｓキャップ層
２０３  ｐ−ＩｎＰクラッド層
２０４  ｉ−ＩｎＰクラッド層
２０５  ｉ−ＭＱＷ層
２０６  ｎ−ＩｎＰ基板
２０７  ｎ型電極
２０８  分離溝
I  光入力部
II  光スイッチ部
III  光出力部
IV  光吸収部
【図１】
0005917645.tif 000002
【図２】
0005917645.tif 000003
【図３】
0005917645.tif 000004
【図４】
0005917645.tif 000005
【図５】
0005917645.tif 000006
【図６】
0005917645.tif 000007
【図７】
0005917645.tif 000008
【図８】
0005917645.tif 000009
【図９】
0005917645.tif 000010
【図１０】
0005917645.tif 000011
【図１１】
0005917645.tif 000012
【図１２】
0005917645.tif 000013
【図１３】
0005917645.tif 000014
【図１４】
0005917645.tif 000015