(57)【特許請求の範囲】
【請求項１】
負荷と電源との間に設けられたスイッチを制御する負荷制御装置であって、上限値と下限値との間を周期的に増減する周期信号を発生する周期信号発生器と、前記周期信号発生器により発生された周期信号と前記電源の電源電圧又は前記電源電圧に応じた電圧とを比較する第１比較器と、を備え、前記第１比較器が、前記電源電圧が第１所定値未満の間は直流信号を出力し、前記電源電圧が前記第１所定値以上になると第１パルス信号を出力する負荷制御装置において、
前記電源電圧が第１所定値以上になると、一定デューティ比の第２パルス信号を出力し、前記第２パルス信号を出力している間に前記電源電圧が前記第１所定値よりも小さい第２所定値を下回ると、前記第２パルス信号の出力を停止する第２パルス信号出力手段と、
前記第１パルス信号及び前記第２パルス信号が入力されるとそのうち一方を選択し、前記直流信号及び前記第２パルス信号が入力されると前記第２パルス信号を選択し、選択したパルス信号を用いて前記スイッチのオンオフ制御を行う選択手段と、を備え、
前記第１パルス信号は、当該信号を用いて前記スイッチをオンオフ制御した場合、前記電源電圧の上昇に応じて前記スイッチのオン期間のデューティ比が小さくなるようなパルス信号であり、
前記選択手段により選択された前記一方の信号は、一方の信号を用いて前記スイッチをオンオフ制御した場合、選択されない他方の信号を用いて前記スイッチをオンオフ制御した場合に比べて前記スイッチのオフ期間が長くなるような信号である
ことを特徴とする負荷制御装置。
【請求項２】
前記第２パルス信号出力手段が、前記周期信号発生器により発生された周期信号と前記周期信号の上限値及び下限値を一定に内分する電圧とを比較する第２比較器を有する
ことを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記第２パルス信号出力手段が、前記電源電圧と前記第２所定値とを比較する第３比較器と、前記第１比較器の出力がセット端子に入力され、前記第３比較器の出力がリセット端子に入力されるフリップフロップと、前記フリップフロップの出力と前記第２比較器の出力が入力され、前記第２パルス信号を出力する第１論理ゲートと、をさらに有する
ことを特徴とする請求項２に記載の負荷制御装置。
【請求項４】
前記選択手段が、前記第２パルス信号出力手段からの出力と前記第１比較器の出力とが入力される第２論理ゲートから構成されている
ことを特徴とする請求項１〜３何れか１項に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷制御装置に係り、特に、デューティにより負荷を制御する負荷制御装置に関するものである。
【背景技術】
【０００２】
自動車の発電装置の故障等により異常が発生すると、一般に１２Ｖ〜１４．５Ｖの範囲にあるバッテリの電源電圧が、１６Ｖ以上まで上昇してしまうことがある。このとき、負荷に供給される電源電圧も上昇するため、負荷に対する実効電圧が上昇して負荷への電力供給が必要以上に行われてしまう、という問題があった。例えば、負荷としてランプに供給する実効電圧が上昇すると、ランプの寿命が短くなったり、必要以上の照度となったランプに照射された場合、照射された人は非常にまぶしく感じてしまう。
【０００３】
そこで、バッテリの電源電圧が所定値以上になると、負荷に対する電源供給のオンオフを行うスイッチの制御を直流信号からパルス信号に切り替え、電源電圧が上昇するに従ってスイッチのオン期間のデューティ比を引き下げるようなパルス信号を出力する負荷制御装置が考えられている（特許文献１）。
【０００４】
上述した負荷制御装置として、例えば図６に示すような電源供給装置が提案されている。同図に示すように、電源供給装置１は、負荷としてのランプ２と、このランプ２に電源を供給するための電源としてのバッテリ３と、ランプ２とバッテリ３との間に設けられたスイッチとしての電界効果トランジスタ（以下「ＦＥＴ」と略記）４と、ＦＥＴ４のオンオフを制御することにより、ランプ２に対するバッテリ３からの電源電圧の供給を制御する負荷制御装置５と、を備えている。
【０００５】
上記負荷制御装置５は、三角波を発生する三角波発生器６（周期信号発生器）と、三角波発生器６により発生された三角波ＶＴと電源３の電源電圧ＶＩに応じた電圧Ｖｋ１とを比較する第１比較器７と、第１比較器７の出力Ｖ１をＦＥＴ４がオンオフできるレベルにシフトするＦＥＴ駆動回路１０と、を備えている。
【０００６】
上述した構成によれば、第１比較器７の出力Ｖ１を用いてＦＥＴ４をオンオフすると、例えば、図７に示すように、電源電圧ＶＩが１２Ｖ以下のときはＦＥＴ４を常時オンする（デューティ比１００％）。電源電圧ＶＩが１２Ｖを越えるとＦＥＴ４が間欠的にオンし、その後電源電圧ＶＩが上昇するに従ってＦＥＴ４のオン期間のデューティ比が徐々に小さくなる。そして、これにより電源電圧ＶＩが上昇してもランプ２に対する実効電圧を抑えることができる。
【０００７】
上述したように、第１比較器７からの出力Ｖ１を用いてＦＥＴ４のオンオフ制御を行っているため、電源電圧ＶＩが所定値以上に上昇すると、上昇するに従って連続的にデューティ比が小さくなる。このため、電源電圧ＶＩが所定電圧を少しだけ上回っている状態のときは、９９％、９８％という高いデューティ比でＦＥＴ４がオンオフされる。この高デューティ比でＦＥＴ４がオンオフされている間は、ＦＥＴ４のオフ期間が非常に短く、図８（Ｂ）に示すように、ＦＥＴ４のオフによりランプ２に供給される電源電圧ＶＩが減少するが完全に０にならないうちにオン期間となってしまい、ＦＥＴ４が完全にオフしない場合がある。このような状態が生じると、放射／伝導ノイズが急激に増大してしまい、他の機器の誤動作が心配される、という問題があった。なお、電源電圧ＶＩが或る程度高くなりデューティ比が低くなると、図８（Ａ）に示すように、ＦＥＴ４のオフによりランプ２に供給される電源電圧が完全に０になる。
【０００８】
そこで、本出願人は、例えば９５％以上の高デューティでのオンオフをマスクすることを考えた。しかしながら、電源電圧が所定値付近で停滞し、所定値をまたぐような変動が生じたときはデューティが１００％と９５％との間で頻繁に明るさが変化し、ランプのちらつきの原因となる恐れがあった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−６５２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は、スイッチが完全にオフされないようなデューティ比のパルス信号でスイッチがオンオフされないようにすることにより、放射/伝導ノイズの発生を防止するとともに、所定値をまたがって電源電圧が変動した場合でもデューティ比の変動を抑えることができる負荷制御装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決するための請求項１記載の発明は、負荷と電源との間に設けられたスイッチを制御する負荷制御装置であって、上限値と下限値との間を周期的に増減する周期信号を発生する周期信号発生器と、前記周期信号発生器により発生された周期信号と前記電源の電源電圧又は前記電源電圧に応じた電圧とを比較する第１比較器と、を備え、前記第１比較器が、前記電源電圧が第１所定値未満の間は直流信号を出力し、前記電源電圧が前記第１所定値以上になると第１パルス信号を出力する負荷制御装置において、前記電源電圧が第１所定値以上になると、一定デューティ比の第２パルス信号を出力し、前記第２パルス信号を出力している間に前記電源電圧が前記第１所定値よりも小さい第２所定値を下回ると、前記第２パルス信号の出力を停止する第２パルス信号出力手段と、前記第１パルス信号及び前記第２パルス信号が入力されるとそのうち一方を選択し、前記直流信号及び前記第２パルス信号が入力されると前記第２パルス信号を選択し、選択したパルス信号を用いて前記スイッチのオンオフ制御を行う選択手段と、を備え、前記第１パルス信号は、当該信号を用いて前記スイッチをオンオフ制御した場合、前記電源電圧の上昇に応じて前記スイッチのオン期間のデューティ比が小さくなるようなパルス信号であり、前記選択手段により選択された前記一方の信号は、一方の信号を用いて前記スイッチをオンオフ制御した場合、選択されない他方の信号を用いて前記スイッチをオンオフ制御した場合に比べて前記スイッチのオフ期間が長くなるような信号であることを特徴とする負荷制御装置に存する。
【００１２】
請求項２記載の発明は、前記第２パルス信号出力手段が、前記周期信号発生器により発生された周期信号と前記周期信号の上限値及び下限値を一定に内分する電圧とを比較する第２比較器を有することを特徴とする請求項１に記載の負荷制御装置に存する。
【００１３】
請求項３記載の発明は、前記第２パルス信号出力手段が、前記電源電圧と前記第２所定値とを比較する第３比較器と、前記第１比較器の出力がセット端子に入力され、前記第３比較器の出力がリセット端子に入力されるフリップフロップと、前記フリップフロップの出力と前記第２比較器の出力が入力され、前記第２パルス信号を出力する第１論理ゲートと、をさらに有することを特徴とする請求項２に記載の負荷制御装置に存する。
【００１４】
請求項４記載の発明は、前記選択手段が、前記第２パルス信号出力手段からの出力と前記第１比較器の出力とが入力される第２論理ゲートから構成されていることを特徴とする請求項１〜３何れか１項に記載の負荷制御装置に存する。
【発明の効果】
【００１５】
以上説明したように請求項１記載の発明によれば、第１パルス信号がスイッチを完全にオフしないようなデューティ比のときは、第１パルス信号よりも第２パルス信号を用いてスイッチをオンオフ制御した方がスイッチのオフ期間が長くなるため、選択手段により第２パルス信号が選択される。一方、第１パルス信号がスイッチが完全にオフするようなデューティ比のときは、第２パルス信号よりも第１パルス信号を用いてスイッチをオンオフ制御した方がスイッチのオフ期間が長くなり、選択手段により第１パルス信号が選択される。このため、スイッチが完全にオフされないようなデューティ比のパルス信号でスイッチがオンオフされることがなく、放射/伝導ノイズの発生を防止することができる。また、電源電圧が第１所定値を超えた後、直ぐに第１所定値を下回って第１比較器から直流信号が出力されたとしても第２パルス信号出力手段が、電源電圧が第２所定値を下回るまで第２パルス信号の出力を維持するため、選択手段により第２パルス信号が選択されて第２パルス信号を用いたスイッチのオンオフが維持される。このため、第１所定値をまたがって電源電圧が変動した場合でもデューティ比の変動を抑えることができる。
【００１６】
請求項２記載の発明によれば、第２パルス信号出力手段が、周期信号発生器により発生された周期信号と周期信号の上限値又は下限値を一定に内分する電圧とを比較する第２比較器を有しているので、第１パルス信号と周期が同じ第２パルス信号を簡単に出力することができる。
【００１７】
請求項３記載の発明によれば、第２パルス信号出力手段が、第３比較器とフリップフロップと第１論理ゲートから簡単に設けることができる。
【００１８】
請求項４記載の発明によれば、選択手段が第２論理ゲートから簡単に設けることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の負荷制御装置を組み込んだ電源供給装置の一実施形態を示す回路図である。
【図２】図１に示す負荷制御装置の詳細を示す電気回路図である。
【図３】（Ａ）〜（Ｇ）は、電源電圧ＶＩ、三角波ＶＴ及び電圧Ｖｋ１、第１比較器の出力Ｖ１、第２比較器の出力Ｖ２、フリップフロップの出力Ｖ３、ＮＯＲゲートの出力Ｖ４、ＯＲゲートの出力Ｖ５のタイムチャートである。
【図４】（Ａ）〜（Ｆ）は、電源電圧ＶＩ、第１比較器の出力Ｖ１、ＮＯＲゲートの出力Ｖ４、第３比較器の出力Ｖ６、フリップフロップの出力Ｖ３、ＯＲゲートの出力Ｖ５のタイムチャートである。
【図５】本実施形態の電源電圧に対する実効電圧及び図１に示すＦＥＴのオン期間のデューティ比を示すグラフである。
【図６】従来の負荷制御装置を組み込んだ電源供給装置の一例を示す回路図である。
【図７】従来の電源電圧に対する電圧及び図６に示すＦＥＴのオン期間のデューティ比を示すグラフである。
【図８】（Ａ）及び（Ｂ）は、図６に示す電源供給装置の問題点を説明するためのグラフである。
【発明を実施するための形態】
【００２０】
以下、本発明の負荷制御装置を組み込んだ電源供給装置について図１及び図２を参照して説明する。図１に示すように、電源供給装置１は、負荷としてのランプ２と、このランプ２に電源を供給するための電源としてのバッテリ３と、ランプ２とバッテリ３との間に設けられ、ランプ２に対する電源のオンオフを行うスイッチとしてのＦＥＴ４と、ＦＥＴ４のオンオフを制御することにより、ランプ２に対するバッテリ３からの電源電圧ＶＩの供給を制御する負荷制御装置５と、を備えている。
【００２１】
上記ＦＥＴ４は、ＰチャンネルのＦＥＴであり、そのソースが車載バッテリ３の＋側に接続され、ドレインがランプ２に接続され、ゲートが負荷制御装置５に接続されている。ＦＥＴ４は、ゲートにＬレベルが供給されるとオンしてランプ２に電源が供給され、ゲートにＨレベルが出力されるとオフしてランプ２への電源供給が遮断される。上記負荷制御装置５は、図２に示すように、ＩＣ化され、電源入力端子ＴＰと、出力端子ＴＯと、グランド端子ＴＧと、を備えている。本実施形態では、負荷制御装置５の全部をＩＣ化した例について説明するが、本発明はこれに限ったものではなく、負荷制御装置５の一部のみをＩＣ化してもよい。
【００２２】
電源入力端子ＴＰは、バッテリ３のプラス側に接続されている。出力端子ＴＯは、ＦＥＴ４のゲートに接続されている。グランド端子ＴＧは、バッテリ３のマイナス側に接続されている。なお、バッテリ３のマイナス側はグランドに接続されている。
【００２３】
上記負荷制御装置５は、ランプ２に供給される電源電圧ＶＩから三角波ＶＴを生成して発生する周期信号発生器としての三角波発生器６と、三角波発生器６により発生された三角波ＶＴと電源電圧ＶＩに応じた電圧Ｖｋ１との比較する第１比較器７と、を備えている。
【００２４】
上記三角波発生器６は、例えばコンデンサと、コンデンサを一定の充電電流で充電する第１カレントミラー回路と、コンデンサを一定の放電電流で放電する第２カレントミラー回路と、コンデンサの両端が上限値を上回ると出力がＬレベルからＨレベルに反転し、コンデンサの両端が下限値を下回ると出力がＨレベルからＬレベルに反転するヒステリシスコンパレータと、ヒステリシスコンパレータの出力がＬレベルのときコンデンサを充電させ、Ｈレベルのときコンデンサを放電させる充放電制御回路（何れも図示せず）と、を備えた周知の三角波発生器である。そして、この三角波発生器６の図示しないコンデンサの両端電圧に上限値及び下限値の間で周期的に増減する周期信号としての三角波ＶＴが発生する。なお、本実施形態では、上限値と下限値とは電源電圧ＶＩを分圧してヒステリシスコンパレータに供給しているため、図３（Ｂ）に示すように、三角波の上限値Ｖａ及び下限値Ｖｂは、電源電圧ＶＩが上昇するに従って上昇する。
【００２５】
上記第１比較器７は、＋端子に電源電圧ＶＩに応じた電圧Ｖｋ１が入力され、−端子に三角波ＶＴが供給される。電圧Ｖｋ１は、電源電圧ＶＩをツェナーダイオードＺＤと第１抵抗Ｒ１とで分圧した電圧である。従って、電源電圧ＶＩがツェナーダイオードＺＤの降伏電圧以下であるとき、ツェナーダイオードＺＤにはほとんど電流が流れずに、電圧Ｖｋ１は０となる。一方、電源電圧ＶＩがツェナーダイオードＺＤの降伏電圧を超えると、電圧Ｖｋ１は下記の式（１）に示す値となる。
Ｖｋ１＝ＶＩ−ＶＺＤ  …（１）
【００２６】
なお、上記ＶＺＤはツェナー電圧であり、電源電圧ＶＩの増減に関わらず一定である。式（１）からも明らかなように、電源電圧ＶＩがツェナーダイオードＺＤの降伏電圧以上になると、電圧Ｖｋ１は電源電圧ＶＩに応じた値となり、図３（Ｂ）に示すように、電源電圧ＶＩが上昇すると電圧Ｖｋ１も上昇する。このときの電圧Ｖｋ１の上昇率は、三角波ＶＴの上限値Ｖａ及び下限値Ｖｂの上昇率よりも大きい。
【００２７】
第１比較器７は、図３（Ｂ）及び（Ｃ）に示すように、電圧Ｖｋ１と三角波ＶＴとを比較し、電圧Ｖｋ１が三角波ＶＴよりも低いときはＬレベルを出力し、電圧Ｖｋ１が三角波ＶＴを上回るとＨレベルを出力する。従って、第１比較器７は、図３（Ａ）〜（Ｃ）に示すように、電源電圧ＶＩが第１所定値未満の間は常時Ｌレベルの直流信号を出力し、電源電圧ＶＩが第１所定値以上になると電圧Ｖｋ１が三角波ＶＴの下限値Ｖｂを上回り、電源電圧ＶＩの上昇に応じてデューティ比が大きくなる第１パルス信号が出力される。上述したようにＦＥＴ４は、ゲートにＬレベルが供給されるとオンし、Ｈレベルが供給されるとオンするので、第１比較器７から出力される常時Ｌレベルの直流信号はＦＥＴ４を常時オンさせる直流信号であり、第１パルス信号は電源電圧ＶＩの上昇に応じてＦＥＴ４のオン期間のデューティ比が小さくなるようなパルス信号である。
【００２８】
また、負荷制御装置５は、図２に示すように、電源電圧ＶＩが第１所定値以上になると、一定デューティ比の第２パルス信号を出力し、第２パルス信号を出力している間に電源電圧ＶＩが第１所定値よりも小さい第２所定値を下回ると、第２パルス信号の出力を停止する第２パルス信号出力手段としての第２パルス信号出力回路８と、第１パルス信号及び第２パルス信号が入力されるとそのうちＨレベルの期間が長い方のパルス信号を選択し、直流信号及び第２パルス信号が入力されると第２パルス信号を選択し、選択したパルス信号を用いてＦＥＴ４のオンオフ制御を行う選択手段、第２論理ゲートとしてのＯＲゲート９と、ＯＲゲート９の出力をＦＥＴ４がオンオフできるレベルにシフトするＦＥＴ駆動回路１０と、を備えている。
【００２９】
第２パルス信号出力回路８は、電源電圧ＶＩを分圧した電圧Ｖｋ２、Ｖｋ３を出力する分圧回路１１と、三角波発生器６により発生された三角波ＶＴと電圧Ｖｋ２とを比較して、その比較結果を出力する第２比較器１２と、電圧Ｖｋ１と電圧Ｖｋ３とを比較して、その比較結果を出力する第３比較器１５と、第１比較器７の出力Ｖ１がセット端子Ｓに入力され、第３比較器１５の出力Ｖ６がリセット端子Ｒに入力されるフリップフロップ１３と、フリップフロップ１３の出力Ｖ３と第２比較器１２の出力Ｖ２が入力される第２論理ゲートとしてのＮＯＲゲート１４と、を有する。
【００３０】
分圧回路１１は、電源電圧ＶＩ間に互いに直列接続された第２抵抗Ｒ２〜第４抵抗Ｒ４から構成され、電源電圧ＶＩを第２抵抗Ｒ２と第３抵抗Ｒ３及び第４抵抗Ｒ４とで分圧した電圧を電圧Ｖｋ２（＝ＶＩ×（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４））として出力し、電源電圧ＶＩを第２抵抗Ｒ２及び第３抵抗Ｒ３と第４抵抗Ｒ４とで分圧した電圧を電圧Ｖｋ３（＝ＶＩ×Ｒ４／（Ｒ２＋Ｒ３＋Ｒ４））として出力する。電圧Ｖｋ２は、電源電圧ＶＩが上昇するに従って上昇するが、三角波の上限値Ｖａ及び下限値Ｖｂを一定に内分する電圧となる。
【００３１】
第２比較器１２は、図３（Ｄ）に示すように、電圧Ｖｋ２と三角波ＶＴとを比較し、電圧Ｖｋ２が三角波ＶＴよりも低いときはＨレベルを出力し、電圧Ｖｋ１が三角波ＶＴを上回るとＬレベルを出力する。従って、上述したように電圧Ｖｋ２は三角波ＶＴの上限値Ｖａ及び下限値Ｖｂを一定に内分する電圧である為、第２比較器１２の出力Ｖ２からは、一定デューティ比の第３パルス信号が出力される。第３パルス信号は、第１比較器７に入力する三角波ＶＴを第２比較器１２に入力して得ているため、そのＬレベルの中心が第１パルス信号のＨレベルの中心と同じになる。
【００３２】
第３比較器１５は、電圧Ｖｋ１と電圧Ｖｋ３とを比較し、電圧Ｖｋ１が電圧Ｖｋ３よりも低くなりＨレベルを出力し、電圧Ｖｋ１が電圧Ｖｋ３を上回りＬレベルを出力する。電圧Ｖｋ３は、電源電圧ＶＩが第１所定値より小さい第２所定値になったときの電圧Ｖｋ１に設定されている。従って、第３比較器１５は、図４（Ａ）及び（Ｄ）に示すように、電源電圧ＶＩが第２所定値以上の間はＬレベルを出力し、電源電圧ＶＩが第２所定値を下回るとＨレベルを出力する。
【００３３】
フリップフロップ１３は、図３（Ｅ）及び図４（Ｅ）に示すように、電源電圧ＶＩが第１所定値以上となり第１比較器７から第１パルス信号が出力されると、その出力Ｖ３がＨレベルからＬレベルに反転し、Ｌレベルを維持し、図４（Ｅ）に示すように、Ｌレベルを維持した状態で電源電圧ＶＩが第２所定値を下回り第３比較器１５の出力Ｖ６がＬレベルからＨレベルに反転するとリセットされ、Ｈレベルに反転する。ＮＯＲゲート１４は、図３（Ｆ）及び図４（Ｆ）に示すように、フリップフロップ１３の出力Ｖ３がＨレベルを出力している間はＬレベルを維持し、フリップフロップ１３の出力Ｖ３がＬレベルを出力すると第３パルス信号を反転させた第２パルス信号を出力する。第２パルス信号は、第３パルス信号を反転させたものであるため、そのＨレベルの中心が第１パルス信号のＨレベルの中心と同じになる。
【００３４】
次に、上述した構成の電源供給装置１の動作について図３及び図４のタイムチャートを参照して説明する。電源電圧ＶＩが第１所定値以下の間は電圧Ｖｋ１が下限値Ｖｂより小さいため、第１比較器７の出力Ｖ１からは常時Ｌレベルの直流信号が出力される（図３（Ｃ）、図４（Ｂ））。このため、フリップフロップ１３の出力Ｖ３からは、常時Ｈレベルが出力される（図３（Ｅ）、図４（Ｅ））。一方、第２比較器１２の出力Ｖ２からは、第３パルス信号が出力されるが（図３（Ｄ））、上述したようにフリップフロップ１３の出力Ｖ３が常時Ｈレベルであるため、ＮＯＲゲート１４の出力Ｖ４からは第２パルス信号は出力されず常時Ｌレベルが出力される（図３（Ｆ）、図４（Ｃ））。結果、ＯＲゲート９には、常時Ｌレベルの信号が２つの入力に供給されるため、その出力Ｖ５からも常時Ｌレベルの信号が出力され（図３（Ｇ）、図４（Ｆ））、ＦＥＴ４が常時オンされる。
【００３５】
一方、電源電圧ＶＩが第１所定値を超えると電圧Ｖｋ１が電源電圧ＶＩに応じて上昇するため、第１比較器７の出力Ｖ１からは電源電圧ＶＩに応じたデューティ比の第１パルス信号が出力される（図３（Ｃ）、図４（Ｂ））。電源電圧ＶＩが第１所定値を超えている状態では当然、第２所定値も超えており、第３比較器１５の出力Ｖ６がＬレベルであるため、この第１パルス信号の出力に応じてフリップフロップ１３の出力Ｖ３は、ＨレベルからＬレベルに反転し、Ｌレベルを維持する（図３（Ｅ）、図４（Ｅ））。このため、ＮＯＲゲート１４の出力Ｖ４から第３パルス信号を反転させた第２パルス信号が出力される（図３（Ｆ）、図４（Ｃ））。
【００３６】
これにより、ＯＲゲート９には、第１パルス信号及び第２パルス信号が入力される。そして、ＯＲゲート９は、第１パルス信号及び第２パルス信号のうちＨレベルの期間が長い方のパルス信号を選択し、選択したパルス信号を用いてＦＥＴ４のオンオフ制御を行う。
【００３７】
第２パルス信号のデューティ比は、第２パルス信号をＦＥＴ４のゲートに供給した場合、ＦＥＴ４が完全にオフするような値に設定されている。今、例えば第２パルス信号のデューティ比が、例えば５％（＝第２パルス信号をＦＥＴ４のゲートに供給した場合、オン期間のデューティ比が９５％）で一定であるとする。電源電圧ＶＩが第１所定値を少しだけ上回っている状態であり、第１パルス信号のデューティ比が第２パルス信号のデューティ比５％より小さい間、ＯＲゲート９は、第２パルス信号を選択して出力する。一方、電源電圧ＶＩが第１所定値を大きく上回り、第１パルス信号のデューティ比が、第２パルス信号のデューティ比５％を上回ると、ＯＲゲート９は第１パルス信号を選択して出力する。
【００３８】
これにより、電源電圧ＶＩが第１所定値（１２．５Ｖ）を超えても第１パルス信号のデューティ比が５％未満の間は、第２パルス信号を用いてＦＥＴ４のオンオフが行われ、第１パルス信号のデューティ比が５％を超えると、第１パルス信号を用いてＦＥＴ４のオンオフが行われるため、図５に示すように、ＦＥＴ４のオン期間がデューティ比９５％以上でオンオフされることがない。
【００３９】
第２パルス信号を出力している状態で、電源電圧ＶＩが第１所定値を下回ると、図４（Ｂ）に示すように、第１比較器７の出力Ｖ１は第１パルス信号から直流信号に切り替えられる。しかしながら、第３比較器１５の出力Ｖ６は、電源電圧ＶＩが第１所定値を下回っても第２所定値を下回るまでＬレベルを維持しているため（図４（Ｄ））、ＮＯＲゲート１４の出力Ｖ４からは第２パルス信号の出力が維持される（図４（Ｃ））。
【００４０】
これにより、ＯＲゲート９には直流信号及び第２パルス信号が入力される。そして、ＯＲゲート９は、直流信号及び第２パルス信号のうち第２パルス信号を選択し、選択した第２パルス信号を用いたＦＥＴ４のオンオフ制御を継続する。その後、電源電圧ＶＩが第２所定値を下回ると、第３比較器１５の出力Ｖ６がＬレベルからＨレベルに反転するため、フリップフロップ１３がリセットされて、その出力がＬレベルからＨレベルに反転する（図４（Ｅ））。これにより、ＮＯＲゲート１４の出力がＬレベルで一定となるため、ＯＲゲート９からは第２パルス信号の出力が停止され、直流信号が出力される。
【００４１】
即ち、図５に示すように、電源電圧ＶＩは一度第１所定値（１２．５Ｖ）以上になると、その後、第１所定値以下になっても第２パルス信号を用いた制御が継続され、第１所定値より小さい第２所定値（１１．５Ｖ）を下回ったとき初めて直流信号（デューティ１００％）を用いた制御に切り替えられる。
【００４２】
上述した実施形態によれば、第１パルス信号がＦＥＴ４を完全にオフしないようなデューティ比のときは、第１パルス信号よりも第２パルス信号を用いてＦＥＴ４をオンオフ制御した方がＦＥＴ４のオフ期間が長くなるため、ＯＲゲート９により第２パルス信号が選択される。一方、第１パルス信号がＦＥＴ４が完全にオフするようなデューティ比のときは、第２パルス信号よりも第１パルス信号を用いてＦＥＴ４をオンオフ制御した方がＦＥＴ４のオフ期間が長くなり、ＯＲゲート９により第１パルス信号が選択される。このため、ＦＥＴ４が完全にオフされないようなデューティ比のパルス信号でＦＥＴ４がオンオフされることがなく、放射/伝導ノイズの発生を防止することができる。また、電源電圧ＶＩが第１所定値を超えた後、直ぐに第１所定値を下回って第１比較器７から直流信号が出力されたとしても第２パルス信号回路８が、電源電圧ＶＩが第２所定値を下回るまで第２パルス信号の出力を維持するため、ＯＲゲート９により第２パルス信号が選択されて第２パルス信号を用いたＦＥＴ４のオンオフが維持される。このため、第１所定値をまたがって電源電圧が変動した場合でもデューティ比の変動を抑えることができる。
【００４３】
上述した実施形態によれば、第２パルス信号出力回路８が、三角波発生器６により発生された三角波ＶＴと三角波ＶＴの上限値Ｖａ又は下限値Ｖｂを一定に内分する電圧とを比較する第２比較器１２を有しているので、第１パルス信号と周期が同じ第２パルス信号を簡単に出力することができる。
【００４４】
上述した実施形態によれば、第２パルス信号出力回路８が、第３比較器１５と、フリップフロップ１３と、ＮＯＲゲート１４と、をさらに有しているので、簡単に設けることができる。
【００４５】
上述した実施形態によれば、選択手段がＯＲゲート９から構成されているので、簡単に設けることができる。
【００４６】
なお、上述した実施形態では、周期信号発生器として三角波ＶＴを発生する三角波発生器６を用いていたが、本発明はこれに限ったものではない。例えば、周期信号としては上限値Ｖａと下限値Ｖｂとの間で周期的に増減する信号であればよく、例えばのこぎり波であってもよい。
【００４７】
また、上述した実施形態では、第２パルス信号出力回路８が、第３比較器１５と、フリップフロップ１３と、ＮＯＲゲート１４と、を有していたが、本発明はこれに限ったものではない。例えば、電源電圧ＶＩが第１所定値を超えるまでの間、第１所定値を超えた後第２所定値を下回ったとき以降は、三角波ＶＴの上限値Ｖａ以上又は下限値Ｖｂ以下の電圧Ｖｋ２を出力し、電源電圧ＶＩが第１所定値を越えてから第２所定値を下回るまでの間、三角波ＶＴの上限値Ｖａと下限値Ｖｂとの間を一定で内分するような電圧Ｖｋ２を出力するように分圧回路１１を可変に設けることも考えられる。
【００４８】
また、上述した実施形態では、三角波発生器６の上限値Ｖａ及び下限値Ｖｂは電源電圧ＶＩから生成され、電源電圧ＶＩの変動に応じて変動していたが、本発明はこれに限ったものではない。上限値Ｖａ及び下限値Ｖｂを定電圧源から生成し、一定にすることも考えられる。この場合、分圧回路１１も定電圧源からの定電圧を分圧して第２比較器１２に出力する必要がある。
【００４９】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００５０】
２  ランプ（負荷）
３  バッテリ（電源）
４  ＦＥＴ（スイッチ）
５  負荷制御装置
６  三角波発生器（周期信号発生器）
７  第１比較器
８  第２パルス信号出力回路（第２パルス信号出力手段）
９  ＯＲゲート（選択手段、第２論理ゲート）
１２  第２比較器
１３  フリップフロップ
１４  ＮＯＲゲート（第１論理ゲート）
１５  第３比較器
ＶＴ  三角波（周期信号）
ＶＩ  電源電圧
Ｖｋ１  電源電圧に応じた電圧
【図１】
0005851926.tif 000002
【図２】
0005851926.tif 000003
【図３】
0005851926.tif 000004
【図４】
0005851926.tif 000005
【図５】
0005851926.tif 000006
【図６】
0005851926.tif 000007
【図７】
0005851926.tif 000008
【図８】
0005851926.tif 000009