(57)【特許請求の範囲】
【請求項１】
それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、
前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの発光サイリスタの前記第１のアノード端子または前記第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、
前記基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方に前記電位が供給されるとともに、当該第２のゲート端子が前記点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された前記複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタと
を備える発光チップ。
【請求項２】
前記基板上に設けられ、前記電位と異なる予め定められた他の電位が供給される電源線をさらに備え、前記点灯信号線は、電流制限抵抗を介して、当該電源線に接続されていることを特徴とする請求項１に記載の発光チップ。
【請求項３】
前記消灯サイリスタの第３のゲート端子が前記電位に設定された場合に、当該消灯サイリスタのしきい電圧の絶対値が、当該第３のゲート端子が前記他の電位に設定された場合に比べ、小さいことを特徴とする請求項２に記載の発光チップ。
【請求項４】
それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第１のアノード端子または当該第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第２のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項５】
像保持体と、
前記像保持体を帯電する帯電手段と、
それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第１のアノード端子または当該第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第２のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。
【請求項６】
前記発光チップは、前記基板上に設けられ、前記電位と異なる予め定められた他の電位を供給する電源線をさらに備えるとともに、
前記画像形成装置は、前記複数の発光チップのそれぞれの発光チップにおける前記消灯サイリスタの前記第３のゲート端子を前記電位と前記他の電位とで切り替えることで、前記消灯サイリスタをオフ状態からオン状態に移行させて、前記発光チップの点灯している発光サイリスタを消灯するか、または当該消灯サイリスタをオフ状態に維持して、点灯している発光サイリスタの点灯を継続するかを指定する指定手段をさらに有することを特徴とする請求項５に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光チップ、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ  Ｐｒｉｎｔ  Ｈｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、それぞれが、複数の発光素子を有し、２以上且つＮ（Ｎは２以上の整数）以下の個数の指定信号で点灯または非点灯の制御の対象として指定される、複数の発光チップと、Ｍ個（Ｍは３以上の整数であって、Ｍ＞Ｎ）の選択信号を送信することにより、当該Ｍ個の選択信号から２以上且つＮ以下の個数の組み合わせによって、前記複数の発光チップを構成するそれぞれの発光チップに対応する前記指定信号が構成され、前記制御の対象として指定する選択信号発生部とを備える発光装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２１８７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、消灯信号を受信することで発光している発光素子を消灯させる消灯素子の駆動電圧を低減した発光チップ等を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、前記基板上に設けられ、前記複数の発光サイリスタのそれぞれの発光サイリスタの前記第１のアノード端子または前記第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、前記基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方に前記電位が供給されるとともに、当該第２のゲート端子が前記点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された前記複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップである。
請求項２に記載の発明は、前記基板上に設けられ、前記電位と異なる予め定められた他の電位が供給される電源線をさらに備え、前記点灯信号線は、電流制限抵抗を介して、当該電源線に接続されていることを特徴とする請求項１に記載の発光チップである。
請求項３に記載の発明は、前記消灯サイリスタの第３のゲート端子が前記電位に設定された場合に、当該消灯サイリスタのしきい電圧の絶対値が、当該第３のゲート端子が前記他の電位に設定された場合に比べ、小さいことを特徴とする請求項２に記載の発光チップである。
請求項４に記載の発明は、それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第１のアノード端子または当該第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第２のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
請求項５に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、それぞれが、基板上に設けられ、第１のアノード端子、第１のカソード端子、第１のゲート端子を備え、当該第１のアノード端子または当該第１のカソード端子のいずれか一方が共通に予め定められた電位が供給される複数の発光サイリスタと、当該基板上に設けられ、当該複数の発光サイリスタのそれぞれの発光サイリスタの当該第１のアノード端子または当該第１のカソード端子のいずれか他方が共通に接続され、当該発光サイリスタに点灯のための電力が供給される点灯信号線と、当該基板上に設けられ、第２のアノード端子、第２のカソード端子、第２のゲート端子、当該第２のゲート端子と異なる第３のゲート端子を備え、当該第２のアノード端子または当該第２のカソード端子のいずれか一方が当該電位が供給されるとともに、当該第２のゲート端子が当該点灯信号線に接続され、オフ状態において、当該第２のゲート端子と当該第３のゲート端子との間が予め定められた抵抗値を有するとともに、オン状態になることにより、当該点灯信号線に接続された当該複数の発光サイリスタにおいて点灯している発光サイリスタを消灯する消灯サイリスタとを備える発光チップを複数備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
請求項６に記載の発明は、前記発光チップは、前記基板上に設けられ、前記電位と異なる予め定められた他の電位を供給する電源線をさらに備えるとともに、前記画像形成装置は、前記複数の発光チップのそれぞれの発光チップにおける前記消灯サイリスタの前記第３のゲート端子を前記電位と前記他の電位とで切り替えることで、前記消灯サイリスタをオフ状態からオン状態に移行させて、前記発光チップの点灯している発光サイリスタを消灯するか、または当該消灯サイリスタをオフ状態に維持して、点灯している発光サイリスタの点灯を継続するかを指定する指定手段をさらに有することを特徴とする請求項５に記載の画像形成装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、消灯サイリスタが第３のゲート端子を備えない場合に比べ、消灯素子の駆動電圧を低減できる。
請求項２の発明によれば、本構成を有しない場合に比べ、大きな電流が流れる配線の本数を抑制できる。
請求項３の発明によれば、しきい電位が変化しない場合に比べ、発光チップの駆動電圧の絶対値をより小さくできる。
請求項４の発明によれば、本構成を有しない場合に比べ、書込をより安定に行うことができる。
請求項５の発明によれば、本構成を有しない場合に比べ、画像形成をより安定に行うことができる。
請求項６の発明によれば、本構成を有しない場合に比べ、制御信号の数をより少なくできる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】第１の実施の形態における発光装置の上面図である。
【図４】第１の実施の形態における発光チップの構成、信号発生回路の構成および回路基板上の配線構成を示した図である。
【図５】第１の実施の形態における発光装置の発光チップをマトリクスの各要素として配置して示した図である。
【図６】第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。
【図７】第１の実施の形態における発光チップの平面レイアウト図および断面図である。
【図８】消灯サイリスタの平面レイアウト図および断面図である。
【図９】消灯サイリスタのしきい電圧を説明する図である。
【図１０】第１の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。
【図１１】第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップの回路構成を説明するための等価回路図である。
【図１２】第２の実施の形態における発光チップの平面レイアウト図である。
【図１３】第３の実施の形態における信号発生回路の構成および回路基板上の配線構成を示した図である。
【図１４】第３の実施の形態における発光装置および発光チップの動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１０】
画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
【００１１】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１２】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００１３】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる光源部６３を備えた露光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。なお、発光装置６５が信号発生回路１１０を備えず、発光装置６５の外部の画像出力制御部３０等が信号発生回路１１０を備えてもよい。この場合、画像出力制御部３０等から、信号発生回路１１０が光源部６３に供給する信号等がハーネス等を介して発光装置６５に供給される。以下では、発光装置６５が信号発生回路１１０を備えているとして説明する。
【００１４】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、光源部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１５】
（発光装置６５）
図３は、第１の実施の形態における発光装置６５の上面図である。
図３に示すように、本実施の形態における発光装置６５では、光源部６３は、回路基板６２上に、２０個の発光チップＣａ１〜Ｃａ２０（発光チップ群＃ａ）と、同じく２０個の発光チップＣｂ１〜Ｃｂ２０（発光チップ群＃ｂ）とを、主走査方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。なお、発光チップ群＃ａと発光チップ群＃ｂとの向かい合わせについての詳細は後述する。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ２０は、発光チップＣａ１から番号順に発光チップＣａ２０までを含む。
【００１６】
発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は同一であってよい。よって、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０をそれぞれ区別しないときは、発光チップＣと表記する。
なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。なお、前述したように、発光装置６５は、信号発生回路１１０を搭載していなくともよい。
【００１７】
図４は、第１の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。本実施の形態では、発光チップＣは２つの発光チップ群（＃ａおよび＃ｂ）に分けられている。
【００１８】
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が長方形である基板８０の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）からなる発光部１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである入力端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＲ端子）を備えている。なお、これらの入力端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＲ端子、φＷ端子、φ２端子の順に設けられている。そして、発光部１０２は、Ｖｇａ端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８５（後述する図７参照）が設けられている。
【００１９】
なお、「列状」とは、図４（ａ）に示したように複数の発光素子が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、発光素子の発光面３２１ａ（後述する図７参照）を画素としたとき、それぞれの発光素子が、列方向と直交する方向に数画素分または数十画素分のずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、または複数の発光素子毎に、ジグザグに配置されていてもよい。
【００２０】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）が搭載され、信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）が設けられている。
なお、発光装置６５の回路基板６２が信号発生回路１１０を搭載していなくともよい。このとき、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）を制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置６５は信号発生回路１１０を備えているとして説明する。
【００２１】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、第１転送信号φ１ａおよび第２転送信号φ２ａを送信する転送信号発生部１２０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、第１転送信号φ１ｂおよび第２転送信号φ２ｂを送信する転送信号発生部１２０ｂとを備えている。
【００２２】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）に対して、消灯信号φＲａを送信する消灯信号発生部１４０ａと、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、消灯信号φＲｂを送信する消灯信号発生部１４０ｂとを備えている。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを一つの発光チップ組にして、発光チップ組毎に設定信号φＷ１〜φＷ２０を送信する設定信号発生部１５０を備えている。ここでは、発光チップ組を組と略すことがある。
【００２３】
例えば、設定信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１との発光チップ組＃１に対して、設定信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２との発光チップ組＃２に対して、設定信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ２０と発光チップ群＃ｂに属する発光チップＣｂ２０との発光チップ組＃２０に対して、設定信号φＷ２０を送信する。
さらにまた、信号発生回路１１０は、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備えている。
【００２４】
なお、上述したように、図４では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号発生部１２０と表記する。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号発生部１３０と表記する。
さらに同様に、消灯信号発生部１４０ａと消灯信号発生部１４０ｂとを分けて示したが、これらをまとめて消灯信号発生部１４０と表記する。
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と表記する。さらに、第１転送信号φ１と第２転送信号φ２とを区別しないときは転送信号と表記する。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、消灯信号φＲａと消灯信号φＲｂとを区別しない場合には消灯信号φＲと、設定信号φＷ１〜φＷ２０これらをまとめて設定信号φＷと表記する。
【００２５】
次に、発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の配列について説明する。
発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０は、それぞれの長辺の方向に間隔を設けて一列に配列されている。発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０も、同様にそれぞれの長辺の方向に一列に間隔を設けて配列されている。そして、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０のそれぞれに設けられた発光部１０２に近い側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においても発光素子が主走査方向に予め定められた間隔で並ぶように、発光チップＣの位置が設定されている。なお、図４（ｂ）の発光チップＣａ１、Ｃａ２、Ｃａ３、…および発光チップＣｂ１、Ｃｂ２、Ｃｂ３、…に、図４（ａ）に示した発光部１０２の発光素子の並び（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…の番号順）の方向を矢印で示している。
【００２６】
信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する配線（ライン）について説明する。
回路基板６２には、発光チップＣの基板８０裏面に設けられたＶｓｕｂ端子（後述の図６および図７参照）に接続され、基準電位供給部１６０より基準電位Ｖｓｕｂが与えられる電源ライン２００ａが設けられている。
そして、発光チップＣに設けられたＶｇａ端子に接続され、電源電位供給部１７０より電力供給のための電源電位Ｖｇａが与えられる電源ライン２００ｂが設けられている。
【００２７】
また、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００２８】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００２９】
さらに、回路基板６２には、信号発生回路１１０の消灯信号発生部１４０ａから、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０のφＲ端子に、消灯信号φＲａを送信するための消灯信号ライン２０４ａが設けられている。消灯信号φＲａは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０に共通（並列）に送信される。
同様に、信号発生回路１１０の消灯信号発生部１４０ｂから、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０のφＲ端子に、消灯信号φＲｂを送信するための消灯信号ライン２０４ｂが設けられている。消灯信号φＲｂは、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【００３０】
さらにまた、回路基板６２には、信号発生回路１１０の設定信号発生部１５０から、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとを発光チップの組（発光チップ組）にして、発光チップ組毎に設定信号φＷ１〜φＷ２０を送信する設定信号ライン２０５〜２２４が設けられている。
【００３１】
例えば、設定信号ライン２０５は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して設定信号φＷ１を送信する。設定信号ライン２０６は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して設定信号φＷ２を送信する。以下同様にして、設定信号ライン２２４は、発光チップ群＃ａの発光チップＣａ２０のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２０のφＷ端子とに接続され、発光チップＣａ２０と発光チップＣｂ２０とで構成する発光チップ組＃２０に対して設定信号φＷ２０を送信する。
【００３２】
以上説明したように、回路基板６２上のすべての発光チップＣには、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に送信される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信される。
一方、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信される。
【００３３】
なお、発光装置６５が信号発生回路１１０を備えない場合には、発光装置６５に設けられた電源ライン２００ａ、２００ｂ、第１転送信号ライン２０１ａ、２０１ｂ、第２転送信号ライン２０２ａ、２０２ｂ、許可信号ライン２０３ａ、２０３ｂ、消灯信号ライン２０４ａ、２０４ｂ、設定信号ライン２０５〜２２４は、信号発生回路１１０の代わりにコネクタなどに接続される。そして、コネクタなどに接続されるケーブルにより、発光装置６５の外部に設けられた信号発生回路１１０に接続される。
【００３４】
図５は、第１の実施の形態における発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図５では、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）を２×２０のマトリクスの各要素として配置して、上記した信号発生回路１１０と発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）とを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、消灯信号φＲａ、φＲｂ、許可信号φＥａ、φＥｂ、設定信号φＷ１〜φＷ２０）の配線（ライン）のみを示している。
上述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信されることが容易に理解できる。
これに対し、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組＃１〜＃２０のそれぞれに対して共通に送信されることが容易に理解できる。
【００３５】
（発光チップＣ）
図６は、第１の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。なお、図６では、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＲ端子）を除いて、以下に説明する各素子は、後述する図７で説明するように、発光チップＣ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図６において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０の構成は、発光チップＣａ１と同じである。
なお、入力端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＲ端子）は、図４（ａ）と異なるが、説明の便宜上、図中左端に示した。
【００３６】
発光チップＣａ１（Ｃ）は、前述したように基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…からなる発光サイリスタ列（発光部１０２（図４（ａ）参照））を備えている。
さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…からなる転送サイリスタ列および同様に列状に配列された設定サイリスタＳ１、Ｓ２、Ｓ３、…からなる設定サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、設定サイリスタＳ１、Ｓ２、Ｓ３、…をそれぞれ区別しないときは設定サイリスタＳと表記する。
さらにまた、発光チップＣａ１（Ｃ）は、設定サイリスタ列に並列に設けられた設定許可サイリスタＳ０を備えている。
そして、発光チップＣａ１（Ｃ）は、消灯サイリスタＲＴを備えている。消灯サイリスタＲＴの詳細は、図７、８で説明する。
【００３７】
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、消灯サイリスタＲＴ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
ここでは、発光サイリスタＬのアノード端子を第１のアノード端子、カソード端子を第１のカソード端子、ゲート端子を第１のゲート端子と表記することがある。
また、消灯サイリスタＲＴのアノード端子を第２のアノード端子、カソード端子を第２のカソード端子、主ゲート端子Ｇｒ１を第２のゲート端子、補助ゲート端子Ｇｒ２を第３のゲート端子と表記することがある。
【００３８】
また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に電気的手段として結合ダイオードＤ１、Ｄ２、Ｄ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と設定サイリスタＳ１、Ｓ２、Ｓ３、…との間に接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…を備えている。さらに、設定サイリスタＳ１、Ｓ２、Ｓ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…を備えている。
さらに、発光チップＣａ１（Ｃ）は、接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…を備えている。
【００３９】
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤ１、Ｄ２、Ｄ３、…、接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…、接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…、接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…のそれぞれを区別しないときは、結合ダイオードＤ、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚと表記する。
【００４０】
そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤ０を備えている。さらに、後述する各信号線に過剰な電流が流れることを防止するための電流制限抵抗Ｒ１、Ｒ２、ＲＥ、ＲＷ、ＲＩ、Ｒｃを備えている。
【００４１】
発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、設定サイリスタＳのそれぞれの数も１２８個である。同様に、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚの数も１２８個である。しかし、結合ダイオードＤの数は、転送サイリスタＴの数より１少ない１２７個である。
なお、転送サイリスタＴおよび設定サイリスタＳのそれぞれの数は、発光サイリスタＬの数より多くてもよい。
【００４２】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、設定サイリスタ列の設定サイリスタＳ１、Ｓ２、Ｓ３、…は、図６中において、左側から番号順に配列されている。そして、設定許可サイリスタＳ０は、設定サイリスタ列の外側に、設定サイリスタＳ１に並んで設けられている。
さらに、結合ダイオードＤ１、Ｄ２、Ｄ３、…、接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…、接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…、接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、…も同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、設定サイリスタ列は、図６中上から、転送サイリスタ列、設定サイリスタ列、発光サイリスタ列の順に並べられている。
転送サイリスタ列、結合ダイオードＤ、スタートダイオードＤ０、電流制限抵抗Ｒ１およびＲ２が転送部１０３を構成する。設定サイリスタ列、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚ、設定許可サイリスタＳ０、電流制限抵抗ＲＷおよび電流制限抵抗ＲＥが設定部１０４を構成する。そして、消灯サイリスタＲＴ、電流制限抵抗Ｒｃが消灯部１０５を構成する。なお、発光サイリスタ列は、前述したように発光部１０２を構成する。
【００４３】
では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、消灯サイリスタＲＴのそれぞれのアノード端子は基板８０に接続されている（アノードコモン）。
そして、これらのアノード端子は、基板８０裏面に設けられた裏面電極８５（後述の図７参照）であるＶｓｕｂ端子を介して電源ライン２００ａ（図４参照）に接続されている。この電源ライン２００ａには、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
【００４４】
転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１ａ（図４参照）が接続され、第１転送信号φ１ａが送信される。
【００４５】
一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介して、φ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２ａ（図４参照）が接続され、第２転送信号φ２ａが送信される。
【００４６】
設定サイリスタＳおよび設定許可サイリスタＳ０のカソード端子は、設定信号線７４に接続されている。そして、設定信号線７４は、電流制限抵抗ＲＷを介して、設定信号φＷ１の入力端子であるφＷ端子に接続されている。このφＷ端子には、設定信号ライン２０５（図４参照）が接続され、設定信号φＷ１が送信される。
また、設定許可サイリスタＳ０のゲート端子Ｇｓ０は、許可信号線７６と接続されている。許可信号線７６は、電流制限抵抗ＲＥを介して、φＥ端子に接続されている。このφＥ端子には、許可信号ライン２０３ａ（図４参照）が接続され、許可信号φＥａが送信される。
【００４７】
発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して電源線７１に接続されている。電源線７１は、Ｖｇａ端子を介して電源ライン２００ｂ（図４参照）に接続されている。この電源ライン２００ｂには、電源電位供給部１７０から電源電位Ｖｇａが供給される。
また、点灯信号線７５は、消灯サイリスタＲＴに接続され、消灯サイリスタＲＴは、電流制限抵抗Ｒｃを介して、φＲ端子に接続されている。このφＲ端子には、消灯信号ライン２０４ａ（図４参照）が接続され、消灯信号φＲａが送信される。なお、消灯サイリスタＲＴは、基板８０に接続され、基準電位Ｖｓｕｂが供給される。
【００４８】
転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の設定サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…に、１対１で、それぞれ接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、…を介して接続されている。
【００４９】
一方、設定サイリスタＳ１、Ｓ２、Ｓ３、…のゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、…を介して接続されている。
【００５０】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｓ１、Ｇｓ２、Ｇｓ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｓ、ゲート端子Ｇｌと表記する。
【００５１】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤ１、Ｄ２、Ｄ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤ１、Ｄ２、Ｄ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２、Ｄ３、Ｄ４、…についても同様である。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた接続抵抗Ｒｚを介して電源線７１に接続されている。
【００５２】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤ０のカソード端子に接続されている。一方、スタートダイオードＤ０のアノード端子は、第２転送信号線７３に接続されている。
【００５３】
なお、発光チップＣｂ１の場合には、φ１端子には、第１転送信号ライン２０１ｂ（図４参照）が接続され、第１転送信号φ１ｂが送信される。同様に、φ２端子には、第２転送信号ライン２０２ｂ（図４参照）が接続され、第２転送信号φ２ｂが送信される。
φＥ端子には、許可信号ライン２０３ｂが接続され、許可信号φＥｂが送信される。φＷ端子には、設定信号ライン２０５が接続され、設定信号φＷ１が送信される。φＲ端子には、消灯信号ライン２０４ｂが接続され、消灯信号φＲｂが送信される。
【００５４】
図７は、第１の実施の形態における発光チップＣの平面レイアウト図および断面図である。図７（ａ）は、発光チップＣの平面レイアウト図であって、発光サイリスタＬ１〜Ｌ４、設定サイリスタＳ１〜Ｓ４、転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。図７（ｂ）は、図７（ａ）に示したＶＩＩＢ−ＶＩＩＢ線での断面図である。よって、図７（ｂ）の断面図には、図中下より発光サイリスタＬ１、接続抵抗Ｒｙ１、接続抵抗Ｒｘ１、結合ダイオードＤ１、転送サイリスタＴ１の断面が示されている。
なお、図７（ａ）および（ｂ）の図中には、主要な素子や端子の名前を表記している。また、図７（ａ）では、各素子間を接続する配線を実線で示している。そして、配線と各素子と配線を接続するために、各素子上に設けられる層間絶縁膜に開けられたスルーホールを黒丸（●）で表している。さらに、図７（ｂ）では、層間絶縁膜および配線の記載を省略している。
【００５５】
発光チップＣは、図７（ｂ）に示すように、例えばＧａＡｓやＧａＡｌＡｓなどの化合物半導体において、ｐ型の基板８０上に、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２（ｎ型ゲート層）、ｐ型の第３半導体層８３（ｐ型ゲート層）およびｎ型の第４半導体層８４が順に積層されて構成されている。そして、ｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４を連続してエッチングすることで相互に分離された複数の島（アイランド）（第１アイランド３０１〜第１１アイランド３１１および符号を付さないアイランド）に、前述した各素子が設けられている。
【００５６】
図７（ａ）に示すように、第１アイランド３０１は、平面形状がＵ字状である。Ｕ字状の中央部に発光サイリスタＬ１が、枝分かれした一方の部分に設定サイリスタＳ１および接続抵抗Ｒｘ１、Ｒｙ１が、枝分かれした他方の部分に接続抵抗Ｒｚ１が設けられている。
第２アイランド３０２は平面形状が長方形であって、転送サイリスタＴ１、結合ダイオードＤ１が設けられている。第３アイランド３０３は平面形状が長方形であって、設定許可サイリスタＳ０が設けられている。第４アイランド３０４も平面形状が長方形であって、スタートダイオードＤ０が設けられている。第５アイランド３０５は平面形状が正方形の部分とその正方形から突き出した部分とを有した形状であって、消灯サイリスタＲＴが設けられている。
第６アイランド３０６、第７アイランド３０７、第８アイランド３０８、第９アイランド３０９、第１０アイランド３１０および第１１アイランド３１１の平面形状は長方形である。そして、第６アイランド３０６には電流制限抵抗Ｒ１、第７アイランド３０７には電流制限抵抗Ｒ２、第８アイランド３０８には電流制限抵抗ＲＷ、第９アイランド３０９には電流制限抵抗ＲＥ、第１０アイランド３１０には電流制限抵抗ＲＩ、第１１アイランド３１１には電流制限抵抗Ｒｃがそれぞれ設けられている。
【００５７】
発光チップＣには、第１アイランド３０１、第２アイランド３０２と同様なアイランド（符号なし）が、並列して設けられている。これらのアイランドには、発光サイリスタＬ２、Ｌ３、Ｌ４、…、設定サイリスタＳ２、Ｓ３、Ｓ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…等が、第１アイランド３０１、第２アイランド３０２と同様に設けられている。これらについては、説明を省略する。
そしてまた、図７（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８５が設けられている。
【００５８】
以下では、図７（ａ）および図７（ｂ）により、第１アイランド３０１〜第１１アイランド３１１について詳細に説明する。
第１アイランド３０１のＵ字状の中央部に設けられた発光サイリスタＬ１は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３２１上に形成されたｎ型オーミック電極３４１をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６１をゲート端子Ｇｌ１とする。そして、ｎ型オーミック電極３４１および点灯信号線７５で覆われた部分を除くｎ型の第４半導体層８４の領域３２１の表面（発光面３２１ａ）から光を放出する。なお、ｐ型オーミック電極３６１は、領域３２１に近接して設けられ、第１アイランド３０１のＵ字状に枝分かれした部分上に延びて設けられている。
【００５９】
第１アイランド３０１のＵ字状に枝分かれした一方の部分に設けられた設定サイリスタＳ１は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３２２上に形成されたｎ型オーミック電極３４２をカソード端子、ｐ型の第３半導体層８３をゲート端子Ｇｓ１とする。このｐ型の第３半導体層８３がゲート層として機能する。なお、ゲート端子Ｇｓ１は個別の電極として構成されず、後述する接続抵抗Ｒｘ１および接続抵抗Ｒｙ１のｐ型の第３半導体層８３（抵抗として働く層）に連続している。
同じく、第１アイランド３０１に設けられた接続抵抗Ｒｘ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３６２と、設定サイリスタＳ１との間のｐ型の第３半導体層８３を抵抗としている。ｐ型オーミック電極３６２は、第１アイランド３０１のＵ字状に枝分かれした一方の先端部に設けられている。
接続抵抗Ｒｙ１は、設定サイリスタＳ１のゲート層の部分（ｎ型の領域３２２の下部に位置するｐ型の第３半導体層８３の部分）と、設定サイリスタＳ１とｐ型オーミック電極３６１（ゲート端子Ｇｌ１）との間のｐ型の第３半導体層８３の部分とから構成されている。
さらに、第１アイランド３０１に設けられた接続抵抗Ｒｚ１は、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３６１（ゲート端子Ｇｌ１）と、ｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３６３との間のｐ型の第３半導体層８３を抵抗としている。ｐ型オーミック電極３６３は、第１アイランド３０１のＵ字状に枝分かれした他方の先端部に設けられている。
なお、設定サイリスタＳ１がオフの状態からオンの状態になると、設定サイリスタＳ１のゲート層の部分の伝導率が変化（伝導率変調）する。これにより、接続抵抗Ｒｙ１の抵抗値は、設定サイリスタＳ１がオフの状態にあるときと、オンの状態にあるときとで異なる。これは、他の設定サイリスタＳおよび接続抵抗Ｒｙでも同様である。
【００６０】
第２アイランド３０２に設けられた結合ダイオードＤ１は、ｎ型の第４半導体層８４の領域３２３上に設けられたｎ型オーミック電極３４３をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に設けられたｐ型オーミック電極３６４（ゲート端子Ｇｔ１）をアノード端子としている。
同じく、第２アイランド３０２に設けられた転送サイリスタＴ１は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３２４上に形成されたｎ型オーミック電極３４４をカソード端子、ｐ型オーミック電極３６４をゲート端子Ｇｔ１としている。
なお、第１アイランド３０１、第２アイランド３０２と並列に設けられた他のアイランドも同様である。
【００６１】
第３アイランド３０３に設けられた設定許可サイリスタＳ０は、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子、ｎ型の第４半導体層８４の領域３２５上に形成されたｎ型オーミック電極３４５をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６５をゲート端子Ｇｓ０としている。
【００６２】
第４アイランド３０４に設けられたスタートダイオードＤ０は、ｎ型の第４半導体層８４の領域３２６上に設けられたｎ型オーミック電極３４６をカソード端子、ｎ型の第４半導体層８４を除去して露出させたｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６６をアノード端子としている。
【００６３】
第５アイランド３０５は、前述したように平面形状が正方形の部分とその正方形から突き出した部分とを有している。そして、正方形の部分の中央部から正方形の部分から突き出した部分に延びるように、ｎ型の第４半導体層８４の領域３２７が設けられている。そして、領域３２７を取り囲むようにｎ型の第４半導体層８４が除去されてｐ型の第３半導体層８３が露出している。そして、第５アイランド３０５に設けられた消灯サイリスタＲＴは、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子とし、ｎ型の第４半導体層８４の領域３２７上に設けられたｎ型オーミック電極３４７をカソード端子としている。そして、正方形の部分において、領域３２７を取り囲むｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６７を主ゲート端子Ｇｒ１としている。
一方、正方形の部分から突き出した部分の先端部の、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６８を補助ゲート端子Ｇｒ２としている。
そして、第５アイランド３０５に近接して、基板８０の表面を露出させた部分に、ｐ型オーミック電極３６９が設けられている。ｐ型オーミック電極３６９は、基板８０裏面に設けられた裏面電極８５に供給される基準電位Ｖｓｕｂとなるように設けられている。
【００６４】
第６アイランド３０６に設けられた電流制限抵抗Ｒ１、第７アイランド３０７に設けられた電流制限抵抗Ｒ２、第８アイランド３０８に設けられた電流制限抵抗ＲＷ、第９アイランド３０９に設けられた電流制限抵抗ＲＥ、第１０アイランド３１０に設けられた電流制限抵抗ＲＩ、第１１アイランド３１１に設けられた電流制限抵抗Ｒｃは、ｐ型の第３半導体層８３上に形成された一組のｐ型オーミック電極（符号なし）間のｐ型の第３半導体層８３を抵抗として形成されている。
【００６５】
図７（ａ）において、各素子間の接続関係を説明する。
第１アイランド３０１の発光サイリスタＬ１のカソード端子であるｎ型オーミック電極３４１は、点灯信号線７５に接続されている。発光サイリスタＬ２、Ｌ３、Ｌ４、…についても同様である。点灯信号線７５は、第１０アイランド３１０に設けられた電流制限抵抗ＲＩを介して、Ｖｇａ端子に接続されている。また、点灯信号線７５は、第５アイランド３０５に設けられた消灯サイリスタＲＴのｐ型オーミック電極３６７（主ゲート端子Ｇｒ１）に接続されている。
【００６６】
第１アイランド３０１の設定サイリスタＳ１のカソード端子であるｎ型オーミック電極３４２は設定信号線７４に接続されている。設定サイリスタＳ２、Ｓ３、Ｓ４、…についても同様である。また、第３アイランド３０３の設定許可サイリスタＳ０のカソード端子であるｎ型オーミック電極３４５も設定信号線７４に接続されている。設定信号線７４は、第８アイランド３０８に設けられた電流制限抵抗ＲＷを介して、φＷ端子に接続されている。
【００６７】
第１アイランド３０１のｐ型オーミック電極３６２は、第２アイランド３０２のｐ型オーミック電極３６４（ゲート端子Ｇｔ１）に接続されている。
【００６８】
第１アイランド３０１のｐ型オーミック電極３６３は、電源線７１に接続されている。第１アイランド３０１に並列する、第１アイランド３０１と同様なアイランドについても同様である。電源線７１はＶｇａ端子に接続されている。
【００６９】
第２アイランド３０２のｐ型オーミック電極３６４（ゲート端子Ｇｔ１）は、第４アイランド３０４に設けられたスタートダイオードＤ０のカソード端子であるｎ型オーミック電極３４６に接続されている。
第２アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎ型オーミック電極３４４は、第１転送信号線７２に接続されている。第１転送信号線７２は、第６アイランド３０６に設けられた電流制限抵抗Ｒ１を介して、φ１端子に接続されている。第２アイランド３０２に並列する、第２アイランド３０２と同様なアイランドに設けられた奇数番号の転送サイリスタＴ３、Ｔ５、…も同様である。
【００７０】
第２アイランド３０２に並列する第２アイランド３０２と同様なアイランドに設けられた偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。第４アイランド３０４に設けられたスタートダイオードＤ０のアノード端子であるｐ型オーミック電極３６６も第２転送信号線７３に接続されている。そして、第２転送信号線７３は、第７アイランド３０７に設けられた電流制限抵抗Ｒ２を介して、φ２端子に接続されている。
【００７１】
第２アイランド３０２に設けられた結合ダイオードＤ１のカソード端子は、隣接する第２アイランド３０２と同様なアイランドに設けられた転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極３７０（ゲート端子Ｇｔ２）に接続されている。第２アイランド３０２に並列する第２アイランド３０２と同様なアイランドにおいても同様である。
【００７２】
第５アイランド３０５に設けられた消灯サイリスタＲＴのカソード端子であるｎ型オーミック電極３４７は、第１１アイランド３１１に設けられた電流制限抵抗Ｒｃを介して、φＲ端子に接続されている。
そして、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２であるｐ型オーミック電極３６８は、基板８０の露出させた表面に設けられたｐ型オーミック電極３６９と接続されている。
【００７３】
そして、第３アイランド３０３に設けられた設定許可サイリスタＳ０のゲート端子であるｐ型オーミック電極３６５は、許可信号線７６に接続されている。許可信号線７６は、第９アイランド３０９に設けられた電流制限抵抗ＲＥを介して、φＥ端子に接続されている。
【００７４】
次に、消灯サイリスタＲＴをより詳細に説明する。
図８は、消灯サイリスタＲＴの平面レイアウト図および断面図である。図８（ａ）は消灯サイリスタＲＴの平面図、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ−ＶＩＩＩＢ線での消灯サイリスタＲＴの断面図である。消灯サイリスタＲＴの平面図は、図７（ａ）に示したが、断面図との対比のために図８（ａ）にも示している。
【００７５】
前述したように、消灯サイリスタＲＴが形成された第５アイランド３０５は、平面形状が正方形の部分とその正方形から突き出した部分とを有している。正方形の部分の中央部から、正方形の部分から突き出した部分に延びるようにｎ型の第４半導体層８４の領域３２７が設けられている。そして、領域３２７を取り囲むようにｎ型の第４半導体層８４が除去されてｐ型の第３半導体層８３が露出している。そして、消灯サイリスタＲＴは、ｐ型の基板８０上のｐ型の第１半導体層８１をアノード端子とし、第５アイランド３０５の正方形の部分のｎ型の第４半導体層８４の領域３２７上に設けられたｎ型オーミック電極３４７をカソード端子としている。
そして、消灯サイリスタＲＴは、正方形の部分において、領域３２７を取り囲むｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６７を主ゲート端子Ｇｒ１としている。
一方、正方形の部分から突き出した部分の先端部の、ｐ型の第３半導体層８３上に形成されたｐ型オーミック電極３６８を補助ゲート端子Ｇｒ２としている。
【００７６】
図８（ａ）、（ｂ）に示すように、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２とは、第５アイランド３０５上で、離して設けられている。すなわち、図８（ｂ）に示すように、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２との間のｐ型の第３半導体層８３が、抵抗（電流制限抵抗Ｒｒ）として働くように設けられている。ここで、ｐ型の第３半導体層８３が抵抗として働く部分は、図８（ａ）に示すように、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２とが対向する関係において、主ゲート端子Ｇｒ１の外側の端（位置γ）から補助ゲート端子Ｇｒ２の内側の端（位置ε）までの距離Ｌｘの部分である。なお、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２とが対向する関係において、ｎ型の第４半導体層８４の領域３２７の端（位置δ）から補助ゲート端子Ｇｒ２の内側の端（位置ε）までは距離Ｌｙである。
なお、図８（ｂ）では、位置γにおいて、主ゲート端子Ｇｒ１が現れない。そこで、主ゲート端子Ｇｒ１がｎ型の第４半導体層８４の領域３２７と対向する位置αを主ゲート端子Ｇｒ１の端として示す。また、主ゲート端子Ｇｒ１に対向するｎ型の第４半導体層８４の端を位置βとする。主ゲート端子Ｇｒ１は、消灯サイリスタＲＴのカソード端子であるｎ型オーミック電極３４７を取り囲んで設けられているので、位置αおよび位置βに等価な位置が、ｎ型オーミック電極３４７を取り囲んで存在している。
【００７７】
そして、主ゲート端子Ｇｒ１は、点灯信号線７５に接続され、補助ゲート端子Ｇｒ２は、第５アイランド３０５に近接した位置において、基板８０の表面を露出させて設けられたｐ型オーミック電極３６９に接続されている。ｐ型オーミック電極３６９の電位は、基板８０裏面に設けられた裏面電極８５に供給される基準電位Ｖｓｕｂとなる。
【００７８】
なお、主ゲート端子Ｇｒ１がｎ型の第４半導体層８４の領域３２７を取り囲むとともに、大きな面積で構成されているのは、オン状態の発光サイリスタＬに流れる電流を引き込んで、発光サイリスタＬのカソード端子の電位を、後述する発光サイリスタＬの維持電圧より高い電位にするためである。これにより、発光サイリスタＬは、オン状態からオフ状態に移行する。すなわち、消灯サイリスタＲＴは、ターンオンすることで、オン状態の発光サイリスタＬをオフ状態に移行させる。このため、主ゲート端子Ｇｒ１は、大きな電流を流すことができるように大きな面積を有することが好ましい。
【００７９】
ここで、サイリスタ（発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、消灯サイリスタＲＴ）の基本的な動作（基本動作）を説明する。次に、転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬを組み合わせた場合の動作を説明する。そして、消灯サイリスタＲＴの動作を説明する。
【００８０】
＜サイリスタの基本動作＞
サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図６、図７に示したように発光チップＣのＶｓｕｂ端子（サイリスタのアノード端子）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下、「Ｈ」と記す。）として０Ｖ、Ｖｇａ端子に供給される電源電位Ｖｇａをローレベルの電位（以下、「Ｌ」と記す。）として−３．３Ｖとする。そして、サイリスタは、図７（ｂ）に示したように、ＧａＡｓ、ＧａＡｌＡｓ等によるｐ型の基板８０上に、ｐ型の半導体層（第１半導体層８１、第３半導体層８３）、ｎ型の半導体層（第２半導体層８２、第４半導体層８４）を積層して構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００８１】
オフ状態のサイリスタでは、アノード端子とカソード端子との間に流れる電流がオン状態に比べ小さい。オフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間にオフ状態に比べ大きな電流が流れる状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３Ｖとなる。すなわち、−３Ｖより低い電位がカソード端子に印加されると、サイリスタがターンオンする。なお、サイリスタのゲート端子の電位が０Ｖであると、しきい電圧は−１．５Ｖとなる。
オン状態のサイリスタのゲート端子は、サイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を０Ｖ（「Ｈ」）に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位（０Ｖ（「Ｈ」））からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた電位になる。しかし、カソード端子の電位は、寄生抵抗（内部抵抗）の影響を受けるため、拡散電位Ｖｄで決まる−１．５Ｖより低い値になる。例えば、発光サイリスタＬにおいて、寄生抵抗を２０Ωとすると、オン状態における２０ｍＡの電流により、０．４Ｖの電圧降下が生じる。よって、発光サイリスタＬでは、カソード端子の電位は−１．９Ｖとなる。以下では、点灯している発光サイリスタＬのカソード端子の電位は、−１．９Ｖであるとして説明する。なお、オン状態における電流が発光サイリスタＬより小さい転送サイリスタＴ、設定サイリスタＳでは、カソード端子の電位は、−１．５Ｖと−１．９Ｖとの間になる。以下では、「−１．５Ｖより低い電位」と表記する。
【００８２】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位（維持電位）より低い電位（絶対値が大きい負の電位）であると、オン状態を維持する。前述した、オン状態の発光サイリスタＬのカソード端子の電位は−１．９Ｖであるので、カソード端子に−１．９Ｖより低い電位が継続的に印加され、オン状態を維持しうる電流が供給されると、発光サイリスタＬはオン状態を維持する。この場合の維持電位は−１．９Ｖである。
一方、オン状態のサイリスタは、カソード端子に維持電位より高い電位が印加されると、オフ状態に移行（ターンオフ）する。例えば、カソード端子が「Ｈ」（０Ｖ）になれば、カソード端子がアノード端子と同電位になるので、サイリスタはターンオフする。
そして、オン状態のサイリスタは、ゲート端子の電位を変えてもオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
【００８３】
発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光出力（輝度）は、カソード端子とアノード端子間に流す電流によって決められる。なお、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、消灯サイリスタＲＴもターンオンにより発光することがある。発光量が大きいと画像形成に影響を及ぼすので、発光量を小さくするとともに、遮光等により画像形成に及ぼす影響を抑制している。
【００８４】
＜転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬの動作＞
図６に示したように、転送サイリスタＴのゲート端子Ｇｔは、設定サイリスタＳのゲート端子Ｇｓと接続抵抗Ｒｘを介して接続されている。設定サイリスタＳのゲート端子Ｇｓは、発光サイリスタＬのゲート端子Ｇｌと接続抵抗Ｒｙを介して接続されている。発光サイリスタＬのゲート端子Ｇｌは、電源線７１と接続抵抗Ｒｚを介して接続されている。
ゲート端子Ｇｓ、Ｇｌのそれぞれの電位は、ゲート端子Ｇｔ、Ｇｓの電位と接続抵抗Ｒｘ、Ｒｙ、Ｒｚの抵抗値とで決められる。そして、設定サイリスタＳ、発光サイリスタＬのしきい電圧は、ゲート端子Ｇｓ、Ｇｌのそれぞれの電位によって決められる。
なお、接続抵抗Ｒｙは、設定サイリスタＳのゲート層を含んでいる。設定サイリスタＳのゲート層は、設定サイリスタＳがターンオンすると、前述したように、伝導率の変化（伝導率変調）により、抵抗値が小さくなる。よって、接続抵抗Ｒｙは、設定サイリスタＳがオフ状態のときとオン状態のときとで異なる。
【００８５】
ここでは、接続抵抗Ｒｘの抵抗値を２ｋΩ、接続抵抗Ｒｚの抵抗値を６ｋΩとする。そして、接続抵抗Ｒｙの抵抗値は、設定サイリスタＳがオフ状態のときで１６ｋΩ、設定サイリスタＳがオン状態のときで０．８ｋΩになるとする。
そして、電源線７１の電位を「Ｌ」（−３．３Ｖ）とする。
【００８６】
転送サイリスタＴのゲート端子Ｇｔの電位は、後述するように、０Ｖ、−１．５Ｖ、−３Ｖの場合がある。設定サイリスタＳおよび発光サイリスタＬがオフ状態のときの、ゲート端子Ｇｓ、Ｇｌの電位を説明する。なお、数値は、小数点以下３桁目を四捨五入して示している。
ゲート端子Ｇｔの電位が０Ｖであると、ゲート端子Ｇｓの電位は−０．２８Ｖとなり、設定サイリスタＳのしきい電圧は−１．７８Ｖとなる。同様に、ゲート端子Ｇｌの電位は−２．４８Ｖとなり、発光サイリスタＬのしきい電圧は−３．９８Ｖとなる。
ゲート端子Ｇｔの電位が−１．５Ｖであると、ゲート端子Ｇｓの電位は−１．６５Ｖとなり、設定サイリスタＳのしきい電圧は−３．１５Ｖとなる。同様に、ゲート端子Ｇｌの電位は−２．８５Ｖとなり、発光サイリスタＬのしきい電圧は−４．３５Ｖとなる。
ゲート端子Ｇｔの電位が−３Ｖであると、ゲート端子Ｇｓの電位は−３．０３Ｖとなり、設定サイリスタＳのしきい電圧は−４．５３Ｖとなる。同様に、ゲート端子Ｇｌの電位は−３．２３Ｖとなり、発光サイリスタＬのしきい電圧は−４．７３Ｖとなる。
【００８７】
設定サイリスタＳがオン状態であると、ゲート端子Ｇｓの電位が「Ｈ」（０Ｖ）になるので、ゲート端子Ｇｌの電位は−０．３９Ｖになり、発光サイリスタＬのしきい電圧は−１．８９Ｖになる。
【００８８】
以上説明したように、ゲート端子Ｇｓ、Ｇｌのそれぞれの電位は、ゲート端子Ｇｔ、Ｇｓの電位と接続抵抗Ｒｘ、Ｒｙ、Ｒｚの抵抗値とで決められる。
なお、接続抵抗Ｒｘ、Ｒｙ、Ｒｚのそれぞれの抵抗値は、後述する動作が実現できればよく、他の抵抗値であってもよい。
【００８９】
＜消灯サイリスタＲＴの動作＞
次に、消灯サイリスタＲＴの動作を説明する。
図８（ｂ）に示した消灯サイリスタＲＴの断面図から分かるように、消灯サイリスタＲＴにおいては、主ゲート端子Ｇｒ１（ｐ型オーミック電極３６７）と補助ゲート端子Ｇｒ２（ｐ型オーミック電極３６８）との間の第３半導体層８３が電流制限抵抗Ｒｒとして働く。
主ゲート端子Ｇｒ１は、点灯信号線７５に接続されている。一方、補助ゲート端子Ｇｒ２は、基板８０を露出して設けられたｐ型オーミック電極３６９に接続され、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））となっている。そして、カソード端子は、電流制限抵抗Ｒｃを介して、φＲ端子に接続されている。
【００９０】
すると、図８（ｂ）に示すように、消灯サイリスタＲＴの主ゲート端子Ｇｒ１に隣接する部分（位置β）におけるしきい電圧は、主ゲート端子Ｇｒ１の電位から拡散電位Ｖｄ（１．５Ｖ）を引いた値よりやや低い電位となる。一方、補助ゲート端子Ｇｒ２に隣接する部分（位置δ）におけるしきい電圧は、補助ゲート端子Ｇｒ２の電位が０Ｖ（「Ｈ」）であるので、補助ゲート端子Ｇｒ２の電位である０Ｖから拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖよりやや低い電位となる。後述するように、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２との間の電位勾配で、しきい電圧が変化する。
すなわち、消灯サイリスタＲＴは、主ゲート端子Ｇｒ１に隣接する部分（位置β）と、補助ゲート端子Ｇｒ２に隣接する部分（位置δ）とで、しきい電圧が異なる。
【００９１】
点灯信号線７５が「Ｈ」（０Ｖ）、すなわち主ゲート端子Ｇｒ１の電位が０Ｖの場合において、φＲ端子が「Ｌ」の場合と「Ｈ」の場合とを説明する。
後述するように、点灯信号線７５が「Ｈ」であると、発光サイリスタＬのアノード端子およびカソード端子がともに「Ｈ」であるので、発光サイリスタＬはオフ状態である。
主ゲート端子Ｇｒ１が「Ｈ」（０Ｖ）であるので、位置βのしきい電圧も、位置δにおけるしきい電圧も−１．５Ｖである。
【００９２】
ここで、φＲ端子が「Ｈ」（０Ｖ）であると、消灯サイリスタＲＴは、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）であるので、オフ状態である。
一方、φＲ端子が「Ｌ」（−３．３Ｖ）であると、消灯サイリスタＲＴは、位置βでのしきい電圧および位置δでのしきい電圧は、ともに−１．５Ｖであるので、消灯サイリスタＲＴがターンオンする。すると、主ゲート端子Ｇｒ１の電位Ｖ（Ｇｒ１）および補助ゲート端子Ｇｒ２の電位Ｖ（Ｇｒ２）が「Ｈ」（０Ｖ）になる。しかし、主ゲート端子Ｇｒ１の電位Ｖ（Ｇｒ１）および補助ゲート端子Ｇｒ２の電位Ｖ（Ｇｒ２）は、消灯サイリスタＲＴがターンオンする前から「Ｈ」（０Ｖ）であるので、変化しない。
すなわち、点灯信号線７５が「Ｈ」（０Ｖ）であると、φＲ端子に送信される消灯信号φＲが「Ｈ」（０Ｖ）であっても「Ｌ」（−３．３Ｖ）であっても、点灯信号線７５の電位は「Ｈ」（０Ｖ）が維持される。
【００９３】
次に、点灯信号線７５が「Ｌ」（−３．３Ｖ）、すなわち主ゲート端子Ｇｒ１の電位Ｖ（Ｇｒ１）が「Ｌ」（−３．３Ｖ）の場合において、φＲ端子が「Ｌ」の場合と「Ｈ」の場合を説明する。
まず、点灯信号線７５が「Ｌ」（−３．３Ｖ）になって、いずれかの発光サイリスタＬがターンオンする場合を考える。すると、オン状態になった発光サイリスタＬのカソード端子の電位は、前述したように、−１．９Ｖとなる。すると、点灯信号線７５の電位が−１．９Ｖになる。
これにより、主ゲート端子Ｇｒ１の電位が−１．９Ｖになるので、消灯サイリスタＲＴの位置βにおけるしきいは−３．４Ｖよりやや低い負の電位、位置δにおけるしきい電圧は−１．５Ｖよりやや低い負の電位になる。すなわち、補助ゲート端子Ｇｒ２の電位が「Ｈ」（０Ｖ）に固定されているため、位置βにおけるしきい電圧は−１．５Ｖよりやや低い負の電位が維持される。すなわち、消灯サイリスタＲＴのしきい電圧は、主ゲート端子Ｇｒ１に隣接する部分から、補助ゲート端子Ｇｒ２に隣接する部分に行くにしたがい、−３．４Ｖよりやや低い負の電位から−１．５Ｖよりやや低い負の電位に向かって徐々に高くなっている。
【００９４】
ここで、φＲ端子が「Ｈ」（０Ｖ）であると、消灯サイリスタＲＴは、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）であるので、オフ状態である。
一方、φＲ端子が「Ｌ」（−３．３Ｖ）であると、消灯サイリスタＲＴは、位置βでは、しきい電圧が−３．４Ｖよりやや低い負の電位であって、φＲ端子の電位（「Ｌ」（−３．３Ｖ））ではターンオンできない。しかし、位置δでは、しきい電圧が−１．５Ｖよりやや低い負の電位であって、φＲ端子の電位（「Ｌ」（−３．３Ｖ））より高いので、ターンオンできる。すなわち、消灯サイリスタＲＴは、位置δからターンオンを開始し、位置βに向かってオン状態が広がっていく。そして、消灯サイリスタＲＴの全体がターンオンする。
消灯サイリスタＲＴがターンオンすると、主ゲート端子Ｇｒ１および補助ゲート端子Ｇｒ２がともに「Ｈ」（０Ｖ）となる。すると、−１．９Ｖであった点灯信号線７５は、主ゲート端子Ｇｒ１の電位である「Ｈ」（０Ｖ）に引き込まれて、「Ｈ」（０Ｖ）になる。これにより、オン状態の発光サイリスタＬがターンオフして、消灯する。
【００９５】
このように、第１の実施の形態では、消灯サイリスタＲＴに電位を「Ｈ」（０Ｖ）に設定する補助ゲート端子Ｇｒ２を設け、しきい電圧が「Ｌ」（−３．３Ｖ）より高い部分（位置δ）を設けている。これにより、消灯信号φＲが「Ｌ」（−３．３Ｖ）となったときに、ターンオンするようにしている。
なお、補助ゲート端子Ｇｒ２を設けない場合には、消灯サイリスタＲＴのしきい電圧は−３．４Ｖとなるので、消灯信号φＲが「Ｌ」（−３．３Ｖ）になっても、ターンオンせず、オン状態の発光サイリスタＬをターンオフ（消灯）できない。
【００９６】
図９は、消灯サイリスタＲＴのしきい電圧を説明する図である。図９は、図８に示した構成の消灯サイリスタＲＴの実験による動作結果を示している。横軸は主ゲート端子Ｇｒ１の電圧（主ゲート電圧（Ｖ））、縦軸はしきい電圧（点弧電圧）である。図９には、補助ゲート端子Ｇｒ２の電位を「Ｈ」（０Ｖ）に設定した場合（補助ゲート＝０Ｖ）を○で、補助ゲート端子Ｇｒ２を開放（オープン）した場合（補助ゲート＝オープン）を□で示している。
なお、補助ゲート端子Ｇｒ２を開放（オープン）にした場合（補助ゲート＝オープン）は、補助ゲート端子Ｇｒ２の電位が主ゲート端子Ｇｒ１と同じになるので、補助ゲート端子Ｇｒ２を備えない場合と等価である。よって、１つの消灯サイリスタＲＴにより、補助ゲート端子Ｇｒ２を備える場合と備えない場合とを調べることができ、補助ゲート端子Ｇｒ２の効果を明らかにできる。
【００９７】
図９に示すように、主ゲート電圧が０Ｖのときは、補助ゲート端子Ｇｒ２を備える場合および補助ゲート端子Ｇｒ２を備えない場合とも、消灯サイリスタＲＴのしきい電圧は−１．５Ｖである。
そして、いずれの場合でも、主ゲート電圧が低くなる（絶対値が大きい負の電位）にしたがい、しきい電圧が低くなる（絶対値が大きい負の電位）。しかし、補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）は、主ゲート電圧が−０．６Ｖより低い領域で、しきい値が低くなる割合が小さくなる。一方、補助ゲート端子Ｇｒ２を備えない場合（補助ゲート＝オープン）は、主ゲート電圧が−２．８Ｖになるまで、一定の割合でしきい値が低くなっている。このため、主ゲート電圧が−１．９Ｖにおいて、補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）ではしきい電圧が−２．２Ｖ、補助ゲート端子Ｇｒ２を備えない場合（補助ゲート＝オープン）ではしきい電圧が−３．４Ｖとなっている。すなわち、補助ゲート端子Ｇｒ２を備える場合は、備えない場合に比べ、しきい電圧が１．２Ｖ高くなる。
【００９８】
なお、図８では、補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）には、補助ゲート端子Ｇｒ２に隣接する位置δ（しきい電圧が−１．５Ｖよりやや低い電位）からターンオンし、位置β（しきい電圧が−３．４Ｖよりやや低い電位）に向かって、オン状態が伝播して、消灯サイリスタＲＴの全体がターンオンすると説明した。
図９における主ゲート電圧−１．９Ｖにおけるしきい電圧−２．２Ｖは、後述するように位置δにおけるしきい電圧と思われる。
【００９９】
そして、図９から、消灯サイリスタＲＴが補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）には、主ゲート端子Ｇｒ１が「Ｌ」（−３．３Ｖ）のときでも、消灯サイリスタＲＴのしきい電圧は−２．５８Ｖであって、消灯サイリスタＲＴは、カソード端子の電位が「Ｌ」（−３．３Ｖ）となればターンオンする。
【０１００】
次に、主ゲート電圧に対するしきい電圧の変化について説明する。
図９には、実験値を直線で近似した近似直線を示している。
しきい電圧をＬｙおよび主ゲート電圧をＬｘとした場合の近似直線は、補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）では、
Ｌｙ＝−１．７２＋０．２６×Ｌｘ            （１）
で表される。なお、図８の距離Ｌｘと距離Ｌｙと同じ符号を使用したが、これについては後述する。
一方、補助ゲート端子Ｇｒ２を備えない場合（補助ゲート＝オープン）では、
Ｌｙ＝−１．２６＋０．９９×Ｌｘ            （２）
で表される。
【０１０１】
まず、補助ゲート端子Ｇｒ２を備えない場合を説明する。前述において、サイリスタのしきい電圧（Ｌｙ）は、ゲート端子の電位（Ｌｘ）から拡散電位Ｖｄを引いた値となると説明した。よって、サイリスタのしきい電圧（Ｌｙ）は、
Ｌｙ＝−Ｖｄ＋Ｌｘ                          （３）
で表される。
式（２）は、式（３）においてＶｄ＝１．２６（Ｖ）とした場合となる。主ゲート電圧Ｌｘに係る係数０．９９は１とみなしてよい。すなわち、これまでの説明において、拡散電位Ｖｄは１．５Ｖとしてきたが、実験に用いた消灯サイリスタＲＴでは拡散電位Ｖｄが１．２６Ｖである。このように、サイリスタのしきい電圧は、消灯サイリスタＲＴを構成する半導体層の組成などによって異なることになる。なお、以下の説明では、拡散電位Ｖｄは１．５Ｖであるとする。
【０１０２】
一方、補助ゲート端子Ｇｒ２を備える場合（補助ゲート＝０Ｖ）は、主ゲート電圧Ｌｘに対する係数が０．２６と１に比べ小さい。これは、「Ｈ」（０Ｖ）に設定された補助ゲート端子Ｇｒ２を備えているためである。すなわち、消灯サイリスタＲＴでは、主ゲート端子Ｇｒ１の電位と補助ゲート端子Ｇｒ２の電位とが加えられる。そして、消灯サイリスタＲＴのしきい電圧は、位置δのしきい電圧で決まると考えられる。すると位置δのしきい電圧は、図８（ａ）に示すように、主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２とが対向する部分において、距離Ｌｘに対する距離Ｌｙの比率で決まると思われる。すなわち、図９に図示した場合は、Ｌｘ／Ｌｙが０．２６の場合に相当すると考えられる。
このように、主ゲート電圧Ｌｘとしきい電圧Ｌｙとの関係を、消灯サイリスタＲＴの形状（レイアウト）である距離Ｌｘ、距離Ｌｙに基づいて設定できる。
【０１０３】
以上説明したように、「Ｈ」（０Ｖ）に設定した補助ゲート端子Ｇｒ２を設けることにより、補助ゲート端子Ｇｒ２を設けない場合に比較して、しきい電圧を高い値に設定することができる。これにより、発光チップＣは、電源電位Ｖｇａおよび各信号の「Ｌ」を−３．３Ｖとする単一電源により駆動される。
なお、オン状態の発光サイリスタＬのカソード端子の電位は、前述したように、発光サイリスタＬの寄生抵抗および発光サイリスタＬを流れる電流により決まる。よって、寄生抵抗および／または流れる電流を小さくすることで、発光サイリスタＬのカソード端子の電位を−１．９Ｖより高くすることも可能である。しかし、このようにしても、消灯サイリスタＲＴのしきい電圧と、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））との差（絶対値）を大きくできず、動作マージンが狭い。
これに対し、第１の実施の形態では、主ゲート電圧が−１．９Ｖのときの消灯サイリスタＲＴのしきい電圧は−２．２Ｖであって、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））との差（絶対値）を大きく設定でき、動作マージンが広い。
【０１０４】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ２０と発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ２０とを備えている（図３、４、５参照）。
図４に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ２０と発光チップＣｂ１〜Ｃｂ２０）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、消灯信号φＲａ、許可信号φＥａが共通に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０は並列に駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、消灯信号φＲｂ、許可信号φＥｂが共通に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０は並列に駆動される。
【０１０５】
一方、設定信号φＷ１〜φＷ２０は、発光チップ群＃ａの一つの発光チップＣと発光チップ群＃ｂの一つの発光チップＣとが構成する発光チップ組＃１〜＃２０のそれぞれに対して送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、設定信号φＷ１が共通に送信される。また、２０個の設定信号φＷ１〜φＷ２０は、同じタイミングで並列に送信される。よって、発光チップ組＃１〜＃２０は並列に駆動される。
なお、後述するように、発光サイリスタＬの光量補正のために、設定信号φＷ１〜φＷ２０のタイミングをずらして送信してもよい。
【０１０６】
発光チップ群＃ａの発光チップＣａ２〜Ｃａ２０は発光チップＣａ１と並行して駆動され、発光チップ群＃ｂの発光チップＣｂ２〜Ｃｂ２０は発光チップＣｂ１と並行して駆動されるので、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれば足りる。同様に、発光チップ組＃２〜＃２０は発光チップ組＃１と並行して駆動されるので、発光チップＣａ１と発光チップＣｂ１とが属する発光チップ組＃１を説明すれば足りる。
【０１０７】
図１０は、第１の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。
図１０では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）の動作に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）の動作を説明している。そして、図１０では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御する部分を示している。なお、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と表記する。
【０１０８】
そして、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。そして、発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は点灯させない（非点灯）とした。
以下では、発光チップ組＃１に属する発光チップ群＃ａの発光チップＣａ１および発光チップ群＃ｂのＣｂ１の動作を説明する。
【０１０９】
図１０において、時刻ａから時刻ｚへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１において、発光サイリスタＬ１は、時刻ｃから時刻ｑの期間Ｔａ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｑから時刻ｖの期間Ｔａ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔａ（３）において点灯制御される。発光サイリスタＬ４は、時刻ｘから時刻ｚの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１において、発光サイリスタＬ１は、時刻ｉから時刻ｓの期間Ｔｂ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｓから時刻ｗの期間Ｔｂ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｗから時刻ｙの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
【０１１０】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ（位相でいうと１８０°）ずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【０１１１】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する設定信号φＷ（設定信号φＷ１〜φＷ２０）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｑまでの期間Ｔａ（１）のみを説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【０１１２】
第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、消灯信号φＲａの、期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１ａは、時刻ｃで「Ｌ」であって、時刻ｏで「Ｌ」から「Ｈ」に移行し、時刻ｑで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｎで「Ｈ」から「Ｌ」に移行し、時刻ｑで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｎから時刻ｏまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図６に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。
【０１１３】
許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｇで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持している。
許可信号φＥａは、後述するように、「Ｌ」のときに点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを点灯可能な状態に設定し、「Ｈ」のときに点灯不能な状態に設定する。
【０１１４】
消灯信号φＲａは、時刻ｃで、「Ｌ」から「Ｈ」に移行し、時刻ｐにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｑにおいて「Ｌ」から「Ｈ」に移行する。
消灯信号φＲａは、点灯している発光サイリスタＬを消灯させる。
【０１１５】
設定信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑにおいて「Ｈ」を維持している。すなわち、設定信号φＷ１は、期間Ｔａ（１）において、「Ｌ」の期間を２つ有している。
そして、設定信号φＷ１と許可信号φＥａとの関係を見ると、設定信号φＷ１が前に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、は許可信号φＥａが「Ｌ」である時刻ｄから時刻ｇまでの期間に含まれている。設定信号φＷ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、許可信号φＥａに対して位相が１８０°ずれて送信される許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｍまでの期間に含まれている。
【０１１６】
期間Ｔａ（１）において、設定信号φＷ１が前に「Ｌ」となる（時刻ｅから時刻ｆまでの期間）のは、発光チップＣａ１の発光サイリスタＬ１を消灯状態から点灯状態に移行させるための信号であって、設定信号φＷ１が後に「Ｌ」となる（時刻ｋから時刻ｌまでの期間）のは、発光チップＣｂ１の発光サイリスタＬ１を消灯状態から点灯状態に移行させるための信号である。
このため、許可信号φＥａが「Ｌ」である期間（時刻ｄから時刻ｇ）は、発光チップＣｂ１の発光サイリスタＬ１を消灯状態から点灯状態に移行させるために設定信号φＷ１が「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｍ）は、発光チップＣａ１の発光サイリスタＬ１を消灯状態から点灯状態に移行させるために設定信号φＷ１が「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。
【０１１７】
では、図４および図６を参照しつつ、図１０に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図１０に示したタイミングチャートの時刻ａにおいて、電源ライン２００ａは「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定され、電源ライン２００ｂは「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定される（図４参照）。よって、すべての発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のそれぞれのＶｓｕｂ端子は「Ｈ」に設定され、それぞれのＶｇａ端子は「Ｌ」に設定される（図６参照）。
【０１１８】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）のφ１端子およびφ２端子がともに「Ｈ」になる（図６参照）。
【０１１９】
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図４参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になる（図６参照）。
さらにまた、信号発生回路１１０の消灯信号発生部１４０ａは消灯信号φＲａを「Ｌ」に、消灯信号発生部１４０ｂは消灯信号φＲｂを「Ｌ」に設定する。すると、消灯信号ライン２０４ａ、２０４ｂが「Ｌ」になる（図４参照）。これにより、発光チップＣのφＲ端子が「Ｌ」になる（図６参照）。
【０１２０】
信号発生回路１１０の設定信号発生部１５０は設定信号φＷ１〜φＷ２０を「Ｈ」に設定する。すると、設定信号ライン２０５〜２２４が「Ｈ」になる（図４参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる（図６参照）。
【０１２１】
次に、図６を参照しつつ、図１０に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ２０および発光チップＣｂ１〜Ｃｂ２０）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
なお、図９および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化する。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタはターンオンまたはターンオフなど、状態の変化を生じる。
【０１２２】
＜発光チップＣａ１＞
発光サイリスタＬ、転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０および消灯サイリスタＲＴのアノード端子は、Ｖｓｕｂ端子に接続されているので、「Ｈ」に設定される。
「Ｈ」のφ１端子に電流制限抵抗Ｒ１を介して接続されている第１転送信号線７２と「Ｈ」のφ２端子に電流制限抵抗Ｒ２を介して接続されている第２転送信号線７３とがともに「Ｈ」になる。すると、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続されているので、「Ｈ」に設定される。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続されているので、「Ｈ」に設定される。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【０１２３】
「Ｈ」のφＷ端子に電流制限抵抗ＲＷを介して接続されている設定信号線７４が「Ｈ」になる（図６参照）。すると、設定サイリスタＳおよび設定許可サイリスタＳ０のそれぞれのカソード端子は、設定信号線７４に接続されているので、「Ｈ」に設定される。よって、設定サイリスタＳおよび設定許可サイリスタＳ０のアノード端子およびカソード端子はともに「Ｈ」となり、設定サイリスタＳおよび設定許可サイリスタＳ０はオフ状態にある。
【０１２４】
同様に、「Ｈ」のφＥ端子に電流制限抵抗ＲＥを介して接続されている許可信号線７６が「Ｈ」になる（図６参照）。すると、設定許可サイリスタＳ０は、ゲート端子Ｇｓ０が許可信号線７６に接続されているので、しきい電圧がゲート端子Ｇｓ０の電位（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。しかし、設定信号線７４が「Ｈ」（０Ｖ）であるため、設定許可サイリスタＳ０はターンオンしない。
【０１２５】
消灯サイリスタＲＴは、「Ｌ」（−３．３Ｖ）のφＲ端子にカソード端子が接続されているので、ターンオンする。前述したように、消灯サイリスタＲＴは、例え主ゲート端子Ｇｒ１が「Ｌ」（−３．３Ｖ）であっても、カソード端子が「Ｌ」（−３．３Ｖ）であると、ターンオンする（図９参照）。
すると、主ゲート端子Ｇｒ１が「Ｈ」（０Ｖ）になり、主ゲート端子Ｇｒ１に接続された点灯信号線７５が「Ｈ」（０Ｖ）になる。
よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。
【０１２６】
図６中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤ０のカソード端子に接続されている。そして、スタートダイオードＤ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤ０は、カソード端子が「Ｌ」でアノード端子が「Ｈ」となるので、順方向に電圧が印加（順バイアス）されている。これにより、スタートダイオードＤ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
【０１２７】
一方、設定サイリスタＳ１のゲート端子Ｇｓ１は、接続抵抗Ｒｘ１を介して−１．５Ｖのゲート端子Ｇｔ１に接続されるとともに、接続抵抗Ｒｙ１および接続抵抗Ｒｚ１を介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されている。前述したように、接続抵抗Ｒｘ１は２ｋΩ、設定サイリスタＳ１がオフ状態であるので接続抵抗Ｒｙ１は１６ｋΩ、接続抵抗Ｒｚは６ｋΩである。よって、ゲート端子Ｇｓ１の電位は、抵抗分割により−１．６５Ｖとなる。そして、設定サイリスタＳ１のしきい電圧は−３．１５Ｖとなる。前述したように、設定信号線７４の電位は「Ｈ」（０Ｖ）であるので、設定サイリスタＳ１はターンオンしない。
同様に計算すると、ゲート端子Ｇｌ１の電位は−２．８５Ｖとなる。そして、発光サイリスタＬ１のしきい電圧は−４．３５Ｖとなる。前述したように、点灯信号線７５の電位は「Ｈ」（０Ｖ）であるので、発光サイリスタＬ１はターンオンしない。
【０１２８】
転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１と結合ダイオードＤ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤ１のｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖである。そして、転送サイリスタＴ２のしきい電圧は−４．５Ｖである。
【０１２９】
すると、設定サイリスタＳ１と同様に計算すると、設定サイリスタＳ２のゲート端子Ｇｓ２の電位は−３．０３Ｖとなり、設定サイリスタＳ２のしきい電圧は−４．５３Ｖとなる。
一方、ゲート端子Ｇｌ２の電位は−３．２３Ｖとなる。よって、発光サイリスタＬ２のしきい電圧は−４．７３Ｖとなる。
【０１３０】
なお、番号が３以上の転送サイリスタＴには、ゲート端子Ｇｔ１の電位が−１．５Ｖである影響は及ばない。ゲート端子Ｇｔは、接続抵抗Ｒｘ、Ｒｙ、Ｒｚを介して、電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））の電源線７１に接続されているので、ゲート端子Ｇｔの電位は、「Ｌ」（−３．３Ｖ）である。そして、転送サイリスタＴのしきい電圧は−４．８Ｖである。
同様に、番号が３以上の設定サイリスタＳのゲート端子Ｇｓおよび発光サイリスタＬのゲート端子Ｇｌの電位も「Ｌ」（−３．３Ｖ）である。よって、設定サイリスタＳおよび発光サイリスタＬのしきい電圧も−４．８Ｖである。
【０１３１】
＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。
【０１３２】
（２）時刻ｂ
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５が動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖの転送サイリスタＴ１がターンオンする。
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１はアノード端子の「Ｈ」（０Ｖ）になる。すると、順バイアスの結合ダイオードＤ１により、ゲート端子Ｇｔ２の電位が−１．５Ｖになる。そして、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
ゲート端子Ｇｔ３は転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されているので、ゲート端子Ｇｔ３の電位は−３Ｖになる。そして、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴでは、しきい電圧は−４．８Ｖが維持される。
また、転送サイリスタＴ１のカソード端子（図６の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖより低い電位に設定される。
よって、しきい電圧が−４．５Ｖである転送サイリスタＴ３およびしきい電圧が−４．８Ｖである番号が５以上の奇数番号の転送サイリスタＴは、ターンオンしない。
【０１３３】
なお、第２転送信号線７３の電位は「Ｈ」（０Ｖ）であるので、しきい電圧が−３Ｖである転送サイリスタＴ２およびしきい電圧が−４．８Ｖである番号が４以上の偶数番号の転送サイリスタＴはターンオンしない。
【０１３４】
一方、転送サイリスタＴ１がターンオンしてゲート端子Ｇｔ１の電位が「Ｈ」（０Ｖ）となると、設定サイリスタＳ１は、ゲート端子Ｇｓ１の電位が−０．２８Ｖとなり、しきい電圧が−１．７８Ｖになる。
また、発光サイリスタＬ１は、ゲート端子Ｇｌ１の電位が−２．４８Ｖとなり、しきい電圧が−３．９８Ｖとなる。
【０１３５】
さらに、ゲート端子Ｇｔ２の電位が−１．５Ｖとなるので、設定サイリスタＳ２は、ゲート端子Ｇｓ２の電位が−１．６５Ｖとなり、しきい電圧が−３．１５Ｖになる。また、発光サイリスタＬ２は、ゲート端子Ｇｌ２の電位が−２．８５Ｖとなり、しきい電圧が−４．３５Ｖとなる。
さらにまた、ゲート端子Ｇｔ３の電位が−３Ｖとなるので、設定サイリスタＳ３は、ゲート端子Ｇｓ３の電位が−３．０３Ｖとなり、しきい電圧が−４．５３Ｖになる。また、発光サイリスタＬ３は、ゲート端子Ｇｌ３の電位が−３．２３Ｖとなり、しきい電圧が−４．７３Ｖとなる。
なお、番号が４以上の設定サイリスタＳ、発光サイリスタＬのしきい電圧は−４．８Ｖが維持される。
設定信号線７４は「Ｈ」（０Ｖ）であるため、いずれの設定サイリスタＳもターンオンしない。同様に、点灯信号線７５は「Ｈ」（０Ｖ）であるため、いずれの発光サイリスタＬもターンオンしない。
【０１３６】
以上説明したように、ゲート端子Ｇｔの電位が変化すると、ゲート端子Ｇｓ、Ｇｌの電位が変化し、転送サイリスタＴ、設定サイリスタＳ、発光サイリスタＬのしきい電圧が変化する。
以下では、ターンオンまたはターンオフに関係するサイリスタについてのみ説明する。
【０１３７】
すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１のみである。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。他の時刻においても同様である。）において、転送サイリスタＴ１および消灯サイリスタＲＴがオン状態にある。他の転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、発光サイリスタＬはオフ状態にある。
以下では、オン状態にあるサイリスタ（転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、発光サイリスタＬ、消灯サイリスタＲＴ）のみを表記する。
【０１３８】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＣｂ１は初期状態が維持される。
【０１３９】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。これにより、発光チップ群＃ａの期間Ｔａ（１）が開始する。
＜発光チップＣａ１＞
消灯サイリスタＲＴのカソード端子の電位が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、消灯サイリスタＲＴは、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）となって、ターンオフする。すると、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、アノード端子の電位（「Ｈ」（０Ｖ））からフローティング（浮遊）状態に移行する。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して電源線７１に接続されているので、「Ｌ」（−３．３Ｖ）に移行する。これにともない、主ゲート端子Ｇｒ１が「Ｌ」（−３．３Ｖ）になる。このとき、補助ゲート端子Ｇｒ２は「Ｈ」（０Ｖ）である。主ゲート端子Ｇｒ１の「Ｌ」と補助ゲート端子Ｇｒ２の「Ｈ」とは、電流制限抵抗Ｒｒにより保持される。
発光サイリスタＬ１、Ｌ２、Ｌ３のしきい電圧は、それぞれ−３．９８Ｖ、−４．３５Ｖ、−４．７３Ｖである。また、番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。よって、いずれの発光サイリスタＬもターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にある。
【０１４０】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＣｂ１は初期状態が維持される。
【０１４１】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗ＲＥを介して、許可信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、許可信号線７６に接続されたゲート端子Ｇｓ０が「Ｌ」（−３．３Ｖ）になる。すると、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖから−４．８Ｖになる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１４２】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＣｂ１は初期状態が維持される。
【０１４３】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗ＲＷを介して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。設定信号線７４には、設定許可サイリスタＳ０、設定サイリスタＳのそれぞれのカソード端子が接続されている。しきい電圧は、設定許可サイリスタＳ０が−４．８Ｖ、設定サイリスタＳ１が−１．７８Ｖ、設定サイリスタＳ２が−３．１５Ｖ、設定サイリスタＳ３が−４．５３Ｖ、番号が４以上の設定サイリスタＳが−４．８Ｖである。よって、しきい電圧がもっとも高い設定サイリスタＳ１がターンオンし、設定信号線７４の電位をアノード端子の電位から拡散電位Ｖｄを引いた−１．５Ｖより低い電位に設定する。このため、設定許可サイリスタＳ０および設定サイリスタＳ１以外の設定サイリスタＳはターンオンしない。
【０１４４】
すると、ターンオンした設定サイリスタＳ１のゲート端子Ｇｓ１の電位が０Ｖになり、接続抵抗Ｒｙ１が０．８ｋΩになる。これにより、ゲート端子Ｇｌ１の電位は−２．４８Ｖから−０．３９Ｖとなる。よって、発光サイリスタＬ１は、しきい電圧が−３．９８Ｖから−１．８９Ｖになる。
【０１４５】
点灯信号線７５は、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１がターンオンする。これにより、点灯信号線７５の電位は、前述したように−１．９Ｖになる。
なお、発光サイリスタＬ２、Ｌ３のしきい電圧は、それぞれ−４．３５Ｖ、−４．７３Ｖである。また、番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。よって、これらの発光サイリスタＬはターンオンしない。
【０１４６】
点灯信号線７５の電位が−１．９Ｖになることにより、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位が−１．９Ｖになる。前述したように、消灯サイリスタＲＴのしきい電圧は−２．２Ｖになる（図９参照）。
【０１４７】
よって、時刻ｅの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１４８】
＜発光チップＣｂ１＞
しきい電圧は、設定許可サイリスタＳ０が−１．５Ｖ、設定サイリスタＳ１が−３．１５Ｖ、設定サイリスタＳ２が−４．５３Ｖ、番号が３以上の設定サイリスタＳが−４．８Ｖである。よって、設定信号φＷ１が「Ｈ」から「Ｌ」に移行して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、最もしきい電圧が高い−１．５Ｖの設定許可サイリスタＳ０がターンオンする。そして、設定信号線７４の電位を−１．５Ｖより低い値に設定する。よって、他の設定サイリスタＳはターンオンしない。
このため、発光サイリスタＬのしきい電圧は、発光サイリスタＬ１が−４．３５Ｖ、発光サイリスタＬ２が−４．７３Ｖ、番号が３以上の発光サイリスタＬが−４．８Ｖを維持する。点灯信号線７５の電位は「Ｈ」（０Ｖ）であるので、いずれの発光サイリスタＬもターンオンしない。
【０１４９】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４が「Ｌ」から「Ｈ」に移行すると、設定サイリスタＳ１は、カソード端子とアノード端子とがともに「Ｈ」になって、ターンオフする。
しかし、オン状態の発光サイリスタＬ１はオン状態を維持し、ゲート端子Ｇｌ１の電位は０Ｖである。また、転送サイリスタＴ１はオン状態であって、ゲート端子Ｇｔ１の電位も０Ｖである。よって、ゲート端子Ｇｔ１とゲート端子Ｇｌ１とに、それぞれ接続抵抗Ｒｘおよび接続抵抗Ｒｙを介して接続されたゲート端子Ｇｓ１の電位も０Ｖである。よって、設定サイリスタＳ１のしきい電圧は−１．５Ｖである。
時刻ｆの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５０】
＜発光チップＣｂ１＞
設定信号線７４が「Ｈ」になって、設定許可サイリスタＳ０は、カソード端子とアノード端子とがともに「Ｈ」になって、ターンオフする。
【０１５１】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
許可信号線７６が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、設定許可サイリスタＳ０のゲート端子Ｇｓ０の電位が０Ｖになって、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖになる。しかし、設定信号線７４は「Ｈ」（０Ｖ）であるので、しきい電圧が−１．５Ｖの設定許可サイリスタＳ０および設定サイリスタＳ１はターンオンしない。
時刻ｇの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｆの直後の状態が維持される。
【０１５２】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、設定サイリスタＳ１のしきい電圧が−１．７８Ｖになる。また、第１転送信号線７２の電位が−１．５Ｖより低い電位になる。
つまり、発光チップＣｂ１は、タイミングがずれた（位相が１８０°ずれた）関係で発光チップＣａ１と同様に動作する。
時刻ｈにおいて、転送サイリスタＴ１および消灯サイリスタＲＴがオン状態にある。
【０１５３】
（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。これにより、発光チップ群＃ｂの期間Ｔｂ（１）が開始する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
【０１５４】
＜発光チップＣｂ１＞
時刻ｃにおける発光チップＣａ１と同様に、消灯サイリスタＲＴのカソード端子の電位が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、消灯サイリスタＲＴは、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）となって、ターンオフする。すると、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、アノード端子の電位（「Ｈ」（０Ｖ））からフローティング（浮遊）状態に移行する。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して電源線７１に接続されているので、「Ｌ」（−３．３Ｖ）に移行する。
しかし、発光サイリスタＬ１、Ｌ２、Ｌ３のしきい電圧は、それぞれ−３．９８Ｖ、−４．３５Ｖ、−４．７３Ｖである。また、番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。よって、いずれの発光サイリスタＬもターンオンしない。
時刻ｉの直後において、転送サイリスタＴ１がオン状態にある。
【０１５５】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｄにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０１５６】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗ＲＷを介して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。設定信号線７４には、設定許可サイリスタＳ０、設定サイリスタＳのそれぞれのカソード端子が接続されている。設定許可サイリスタＳ０は、時刻ｇにおいてしきい電圧が−１．５Ｖになっているので、ターンオンする。
なお、前述したように、発光サイリスタＬ１がオン状態であるため、設定サイリスタＳ１のしきい電圧も−１．５Ｖになっている。よって、設定許可サイリスタＳ０の代わりに設定サイリスタＳ１がターンオンすることがありうる。また、設定許可サイリスタＳ０と設定サイリスタＳ１とがともにターンオンすることがありうる。発光サイリスタＬ１はオン状態であるので、設定サイリスタＳ１がターンオンしてもかまわない。これにより、設定信号線７４の電位が−１．５Ｖより低い電位になる。
【０１５７】
時刻ｋの直後においては、転送サイリスタＴ１、設定許可サイリスタＳ０（および／または設定サイリスタＳ１）がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５８】
＜発光チップＣｂ１＞
時刻ｅにおける発光チップＣａ１と同様に、設定サイリスタＳ１がターンオンし、次いで発光サイリスタＬ１がターンオンして点灯（発光）する。
時刻ｋの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１５９】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４の電位が「Ｈ」になって、オン状態にあった設定許可サイリスタＳ０（および／または設定サイリスタＳ１）は、カソード端子とアノード端子とがともに「Ｈ」になるので、ターンオフする。
しかし、オン状態の発光サイリスタＬ１はオン状態を維持する。なお、設定許可サイリスタＳ０および設定サイリスタＳ１のしきい電圧はともに−１．５Ｖである。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６０】
＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１と同様に、設定信号線７４が「Ｌ」から「Ｈ」になって、設定サイリスタＳ１がターンオフする。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６１】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、時刻ｇの発光チップＣａ１と同様に、許可信号線７６の電位が０Ｖになって、設定許可サイリスタＳ０のゲート端子Ｇｓ０の電位が０Ｖになる。そして、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖになる。
時刻ｍの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６２】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンし、第２転送信号線７３を−１．５Ｖより低い電位に設定する。番号が４以上の偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンしない。
【０１６３】
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
【０１６４】
ゲート端子Ｇｔ２が「Ｈ」（０Ｖ）になると、ゲート端子Ｇｓ２の電位が−０．２８Ｖになり、設定サイリスタＳ２のしきい電圧が−１．７８Ｖになる。すると、ゲート端子Ｇｌ２の電位が−２．４８Ｖになり、発光サイリスタＬ２のしきい電圧が−３．９８Ｖになる。
時刻ｎの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６５】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｍの直後の状態が維持される。
【０１６６】
（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となって、ターンオフする。なお、発光サイリスタＬ１はオン状態にあって、ゲート端子Ｇｌ１の電位は０Ｖに維持される。よって、転送サイリスタＴ１のしきい電圧は−１．５Ｖが維持される。
時刻ｎの直後においては、転送サイリスタＴ２がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１６７】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｍの直後の状態が維持される。
【０１６８】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される消灯信号φＲａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
消灯信号φＲａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、消灯サイリスタＲＴのカソード端子が、電流制限抵抗Ｒｃを介して、「Ｌ」になって、消灯サイリスタＲＴがターンオンする。前述したように、消灯サイリスタＲＴは、主ゲート端子Ｇｒ１の電位が０Ｖから「Ｌ」（−３．３Ｖ）の間のいずれの電位であっても、カソード端子の電位が「Ｌ」（−３．３Ｖ）になると、ターンオンする（図９参照）。消灯サイリスタＲＴがターンオンすると、主ゲート端子Ｇｒ１が「Ｈ」（０Ｖ）になる。
すると、点灯信号線７５の電位は、主ゲート端子Ｇｒ１の電位（「Ｈ」（０Ｖ））に引き込まれて、「Ｈ」（０Ｖ）に移行する。これにより、点灯していた発光サイリスタＬ１のアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、発光サイリスタＬ１がターンオフして消灯する。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの設定信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｐの消灯信号φＲａが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｐまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
【０１６９】
このとき、転送サイリスタＴ１のゲート端子Ｇｔ１は０Ｖのゲート端子Ｇｔ２に接続されているが、結合ダイオードＤ１は逆方向に電圧が印加（逆バイアス）されている。これにより、ゲート端子Ｇｔ２の電位が０Ｖである影響は、ゲート端子Ｇｔ１に及ばない。すなわち、逆バイアスの結合ダイオードＤで接続されたゲート端子Ｇｔには、他のゲート端子Ｇｔの電位の影響は及ばない。
また、転送サイリスタＴ１、設定サイリスタＳ１、発光サイリスタＬ１がすべてオフ状態であるので、ゲート端子Ｇｌ１、Ｇｓ１、Ｇｔ１は、接続抵抗Ｒｘ１、Ｒｙ１、Ｒｚ１を介して接続された電源線７１の電位である「Ｌ」（−３．３Ｖ）になる。よって、転送サイリスタＴ１、設定サイリスタＳ１、発光サイリスタＬ１のしきい電圧は−４．８Ｖとなる。
なお、点灯信号線７５の電位が「Ｈ」（０Ｖ）になっても、電源線７１の電位（「Ｌ」（−３．３Ｖ））は電流制限抵抗ＲＩにより保持される。
【０１７０】
時刻ｐの直後においては、転送サイリスタＴ２、消灯サイリスタＲＴがオン状態となっている。
【０１７１】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｍの直後の状態が維持される。
【０１７２】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される消灯信号φＲａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
消灯サイリスタＲＴのアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、消灯サイリスタＲＴがターンオフする。すると、時刻ｃと同様に、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、アノード端子の電位（「Ｈ」（０Ｖ））からフローティング（浮遊）状態に移行する。これにより、点灯信号線７５の電位は、電流制限抵抗ＲＩを介して、電源線７１の電位（「Ｌ」（−３．３Ｖ））に移行する。
このとき、発光サイリスタＬ２、Ｌ３、Ｌ４のしきい電圧は、それぞれ−３．９８Ｖ、−４．３５Ｖ、−４．７３Ｖである。また、番号が５以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。また、発光サイリスタＬ１のしきい電圧も、−４．８Ｖである。よって、いずれの発光サイリスタＬも、ターンオンしない。
【０１７３】
時刻ｑからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔａ（１）に期間Ｔａ（２）を加えた期間を周期として変化する。このため、信号の波形は異なるが、期間Ｔａ（２）における発光チップＣａ１の動作は、時刻ｃから時刻ｑまでの期間Ｔａ（１）の繰り返しとなる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
時刻ｑにおいては、転送サイリスタＴ２がオン状態にある。
【０１７４】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｍの直後の状態が維持される。
【０１７５】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がない。なお、時刻ｑから時刻ｒまでにおいて、発光サイリスタＬ２がターンオンして、点灯（発光）している。
時刻ｒの直後においては、転送サイリスタＴ２がオン状態にあるとともに、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１７６】
＜発光チップＣｂ１＞
時刻ｐにおける発光チップＣａ１の動作と同様に、消灯信号φＲｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、消灯サイリスタＲＴがターンオンして、点灯信号線７５の電位を−１．９Ｖから「Ｈ」（０Ｖ）に引き込む。すると、オン状態の発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフして消灯する。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの設定信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｒの消灯信号φＲｂが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｒまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
なお、時刻ｑから時刻ｒまでに、転送サイリスタＴ２がターンオンし、転送サイリスタＴ１がターンオフしている。
時刻ｒの直後においては、転送サイリスタＴ２、消灯サイリスタＲＴがオン状態にある。
【０１７７】
（１９）時刻ｓ
時刻ｓにおいて、発光チップ群＃ｂに送信される消灯信号φＲｂが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｒの直後の状態が維持される。
＜発光チップＣｂ１＞
時刻ｑにおける発光チップＣａ１と同様に、オン状態の消灯サイリスタＲＴがターンオフする。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１の「Ｌ」（−３．３Ｖ）になる。
時刻ｓの直後においては、転送サイリスタＴ２がオン状態にある。
時刻ｓにおいて、発光チップ群＃ｂの発光サイリスタＬ１を点灯制御する期間Ｔｂ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔｂ（２）に入る。
【０１７８】
（２０）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ４の電位は−１．５Ｖになり、転送サイリスタＴ４のしきい電圧は−３Ｖになる。
時刻ｔの直後においては、転送サイリスタＴ２、Ｔ３がオン状態にあるとともに、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がない。時刻ｓから時刻ｔまでに、発光サイリスタＬ２がターンオンして、点灯（発光）する。
時刻ｔの直後においては、転送サイリスタＴ２がオン状態にあるとともに、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１７９】
（２１）時刻ｕ
時刻ｕにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。
時刻ｕの直後においては、転送サイリスタＴ３がオン状態にあるとともに、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｔの直後の状態が維持されている。
【０１８０】
（２２）その他
時刻ｖにおいて、発光チップＣａ１の発光サイリスタＬ２を点灯制御する期間Ｔａ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔａ（３）が開始する。時刻ｗにおいて、発光チップＣｂ１の発光サイリスタＬ２を点灯制御する期間Ｔｂ（２）が終了し、発光サイリスタＬ３を点灯制御する期間Ｔｂ（３）が開始する。
時刻ｘにおいて、発光チップＣａ１の発光サイリスタＬ３を点灯制御する期間Ｔａ（３）が終了し、発光サイリスタＬ４を点灯制御する期間Ｔａ（４）が開始する。時刻ｙにおいて、発光チップＣｂ１の発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了し、発光サイリスタＬ４を点灯制御する期間Ｔｂ（４）が開始する。そして、時刻ｚにおいて、発光チップＣａ１の発光サイリスタＬ４を点灯制御する期間Ｔａ（４）が終了する。
以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御が行われる。
【０１８１】
以上説明した発光チップＣの動作をまとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第１の実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された、しきい電圧が−３Ｖの転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図１０における時刻ｎから時刻ｏまでの期間）ように、位相をずらして送信することにより、転送サイリスタＴを順次オン状態に設定する。
【０１８２】
そして、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔに接続抵抗Ｒｘを介して接続された設定サイリスタＳのゲート端子Ｇｓの電位が−０．２８Ｖになり、設定サイリスタＳのしきい電圧が−１．７８Ｖとなる。
【０１８３】
そして、許可信号φＥが「Ｌ」（−３．３Ｖ）である期間に、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｈ」（０Ｖ）から「Ｌ」に移行すると、設定信号線７４の電位が「Ｌ」（−３．３Ｖ）になって、しきい電圧が−１．７８Ｖの設定サイリスタＳがターンオンする。
【０１８４】
設定サイリスタＳがターンオンして、ゲート端子Ｇｓの電位が０Ｖになると、接続抵抗Ｒｙを介して接続されたゲート端子Ｇｌの電位が−０．３９Ｖになり、発光サイリスタＬのしきい電圧が−１．８９Ｖになる。
このとき、消灯サイリスタＲＴがオフ状態であるので、点灯信号線７５は電源線７１の「Ｌ」（−３．３Ｖ）になっている。よって、しきい電圧が−１．８９Ｖの発光サイリスタＬがターンオンして、点灯（発光）する。
【０１８５】
そして、発光サイリスタＬがオン状態のとき、消灯信号φＲを「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、消灯サイリスタＲＴがターンオンする。すると、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位が「Ｈ」（０Ｖ）になって、点灯信号線７５の電位を「Ｈ」（０Ｖ）に引き込む。よって、オン状態にあった発光サイリスタＬがターンオフする。
すなわち、発光サイリスタＬの点灯期間は、設定信号φＷ（設定信号φＷ１〜φＷ２０）が、「Ｈ」から「Ｌ」になるタイミング（時刻）から、消灯信号φＲが「Ｈ」から「Ｌ」になる時刻（例えば、図１０における時刻ｅから時刻ｐ）までとなる。
【０１８６】
次に、発光サイリスタＬを点灯させない場合を説明する。
図１０の発光チップ組＃２に送信される設定信号φＷ２は、一部の発光サイリスタＬを点灯させない場合を示している。図１０では、発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２を点灯させず、消灯のままとしている。発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４および発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４は点灯させている。
発光サイリスタＬを点灯させないときは、設定信号φＷ（設定信号φＷ１〜φＷ２０）を、点灯させる場合に「Ｈ」から「Ｌ」に移行させる時刻（タイミング）（たとえば、時刻ｅ）において、「Ｈ」（０Ｖ）のままに維持する。すると、設定サイリスタＳはターンオンせず、ゲート端子Ｇｌの電圧が−２．４８Ｖに維持される。このため、発光サイリスタＬのしきい電圧は、−３．９８Ｖが維持され、ターンオンしない。
図１０において、時刻ｅにおいて、設定信号φＷ２を「Ｈ」（０Ｖ）のままに維持している。よって、発光チップＣａ２の発光サイリスタＬ１は点灯しない。また発光チップＣｂ２の発光サイリスタＬ２についても同様である。
なお、発光サイリスタＬを点灯させない場合には、点灯信号線７５は−１．５Ｖより低い電位に移行せず、電源線７１の「Ｌ」（−３．３Ｖ）に維持される。この場合であっても、前述したように、消灯信号φＲが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、消灯サイリスタＲＴはターンオンして、点灯信号線７５を「Ｈ」（０Ｖ）に設定する。
【０１８７】
さらに、設定許可サイリスタＳ０の動作について説明する。
許可信号φＥは許可信号線７６を介して、設定許可サイリスタＳ０のゲート端子Ｇｓ０に送信される。許可信号φＥが「Ｌ」（−３．３Ｖ）であると、設定許可サイリスタＳ０のしきい電圧は−４．８Ｖである。このため、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｌ」（−３．３Ｖ）となると、設定許可サイリスタＳ０はターンオンせず、しきい電圧が−１．７８Ｖの設定サイリスタＳがターンオンする。
【０１８８】
一方、許可信号φＥが「Ｈ」（０Ｖ）であると、設定許可サイリスタＳ０は、ゲート端子Ｇｓ０の電位が０Ｖとなり、しきい電圧が−１．５Ｖとなる。このため、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｌ」（−３．３Ｖ）となると、設定許可サイリスタＳ０がターンオンする。これにより、しきい電圧が−１．７８Ｖの設定サイリスタＳはターンオンできない。
すなわち、許可信号φＥを「Ｌ」とすることで、設定許可サイリスタＳ０をオフ状態に設定して、発光チップＣが点灯することを許可し、「Ｈ」とすることで、設定許可サイリスタＳ０をオン状態に設定して、発光チップＣが点灯することを阻止する。許可信号φＥ（許可信号φＥａ、φＥｂ）は発光チップＣの点灯を許可または阻止するイネーブル信号／ディセーブル信号として働く。
【０１８９】
さらにまた、発光チップ群＃ａの発光チップＣａおよび発光チップ群＃ｂの発光チップＣｂの点灯制御について説明する。
第１の実施の形態では、発光チップ群＃ａに属する発光チップＣと発光チップ群＃ｂに属する発光チップＣとから構成される発光チップ組に対して、それぞれの発光チップＣの発光サイリスタＬを共に点灯（発光）させるときは、共通に送信する設定信号φＷ（設定信号φＷ１〜φＷ２０）に「Ｌ」の期間を２つ設けている（図１０の時刻ｅから時刻ｆまでの期間および時刻ｋから時刻ｌまでの期間）。２つのうち、前の「Ｌ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。
【０１９０】
そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（許可信号φＥａ、φＥｂ）および消灯信号φＲ（消灯信号φＲａ、φＲｂ）の位相を１８０°ずらしている。これにより、設定信号φＷ（設定信号φＷ１〜φＷ２０）にそれぞれ設けた２つの「Ｌ」の期間を設定するための期間の幅（マージン）を最大にしている。
すなわち、位相を１８０°ずらしているので、設定信号φＷ（設定信号φＷ１〜φＷ２０）にそれぞれ設ける２つの「Ｌ」の時刻は、それぞれ期間Ｔの前半の１／２と後半の１／２の期間に設ければよい。
【０１９１】
ここでは、許可信号φＥ（φＥａ、φＥｂ）が「Ｌ」であるときに、設定信号φＷ（設定信号φＷ１〜φＷ２０）が「Ｌ」となることにより、発光サイリスタＬが点灯する。
よって、発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、その発光チップＣに送信する設定信号φＷ１〜φＷ２０の「Ｌ」の期間とは重なるようにし、発光チップ群＃ｂの発光チップＣに送信する設定信号φＷ１〜φＷ２０の「Ｌ」の期間とは重ならないようにしている。許可信号φＥｂについては逆の関係となっている。
【０１９２】
なお、発光サイリスタＬの発する発光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの発光量を補正（光量補正）することが行われる。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、設定信号φＷが「Ｈ」から「Ｌ」に移行して発光サイリスタＬをターンオンする時刻から、消灯信号φＲが「Ｈ」から「Ｌ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。
よって、点灯期間を調整して光量補正を行う場合には、図１０における設定信号φＷ１〜φＷ２０が「Ｈ」から「Ｌ」になる時刻（タイミング）を前後に調整（ずらす）すればよい。
【０１９３】
以上のように、第１の実施の形態における発光チップＣの発光サイリスタＬは、それぞれ個別に点灯制御される。
【０１９４】
以上説明したように、第１の実施の形態においては、点灯信号線７５が電流制限抵抗ＲＩを介して電源線７１に接続され、点灯信号線７５の電位は消灯サイリスタＲＴのオンオフで制御される。このため、発光装置６５において、発光サイリスタＬの点灯のための電流を供給する点灯信号ラインを別途設けることを要しない。すなわち、発光サイリスタＬの点灯のための電流は、電源ライン２００ａ、２００ｂを介して供給される。発光サイリスタＬの点灯のための電流は、例えば２０ｍＡと大きい。よって、抵抗値の小さい幅の広い点灯信号ラインを別途設けると、回路基板６２の幅が大きくなってしまう。
これに対し、消灯信号φＲは、消灯サイリスタＲＴのカソード端子に供給され、消灯サイリスタＲＴをターンオンできればよい。この消灯信号φＲに流れる電流は、点灯している発光サイリスタＬに流れる電流に比べて小さい。
よって、消灯信号φＲを供給する消灯信号ライン２０４ａ、２０４ｂは、発光サイリスタＬを点灯させるための電流を供給する点灯信号ラインを設ける場合に比べ、幅が狭くともよい。よって、回路基板６２の幅が小さくなる。
【０１９５】
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態と発光チップＣの構成が異なっている。他の構成は、第１の実施の形態と同様である。よって、第１の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。
図１１は、第２の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）チップである発光チップＣの回路構成を説明するための等価回路図である。
第２の実施の形態の発光チップＣでは、消灯サイリスタＲＴが許可信号線７６と接続されている。
【０１９６】
図１２は、第２の実施の形態における発光チップＣの平面レイアウト図である。
図７、８に示したように、第１の実施の形態では、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２（ｐ型オーミック電極３６８）を、露出させた基板８０の表面に設けたｐ型オーミック電極３６９に接続した。
これに対し、第２の実施の形態では、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２（ｐ型オーミック電極３６８）を、許可信号線７６に接続している。
【０１９７】
図９において説明したように、補助ゲート端子Ｇｒ２を「Ｈ」（０Ｖ）に設定すると、消灯サイリスタＲＴのしきい電圧が高くなる（例えば−２．５８Ｖ）。よって、消灯サイリスタＲＴは、カソード端子が「Ｌ」（−３．３Ｖ）になるとターンオンする。
図１０に示した期間Ｔａ（１）において、発光チップＣａ１の消灯サイリスタＲＴをターンオンさせるタイミングは時刻ｐである。このとき、許可信号φＥａは、「Ｈ」（０Ｖ）になっている。よって、消灯サイリスタＲＴは、第１の実施の形態と同様に、時刻ｐでターンオンする。
一方、時刻ｄから時刻ｇまでの許可信号φＥａが「Ｌ」（−３．３Ｖ）の期間では、消灯信号φＲａは「Ｈ」（０Ｖ）であって、消灯サイリスタＲＴはオフ状態にある。よって、許可信号φＥａが「Ｌ」（−３．３Ｖ）であっても、消灯サイリスタＲＴの動作に影響を与えない。
【０１９８】
以上説明したように、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２に許可信号φＥａが送信されるようにしておけば、発光装置６５および発光チップＣは、第１の実施の形態と同様に、図１０に示したタイムチャートにしたがって動作する。
【０１９９】
第２の実施の形態では、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２（ｐ型オーミック電極３６８）を「Ｈ」（０Ｖ）に設定するために、露出させた基板８０の表面にｐ型オーミック電極３６９を設けることを要しない。
第１の実施の形態の発光チップＣ（図７、８参照）は、例えば次のように製造される。
始めに、基板８０上にｐ型の第１半導体層８１、ｎ型の第２半導体層８２、ｐ型の第３半導体層８３、ｎ型の第４半導体層８４が順に積層される。そして、ｎ型の第４半導体層８４上にｎ型オーミック電極３４１〜３４７が形成される。その後、ｎ型の第４半導体層８４の一部を除去してｐ型の第３半導体層８３を露出させる（ゲート出しエッチング）ことで、領域３２１〜領域３２７が形成される。そして、露出させたｐ型の第３半導体層８３上に、ｐ型オーミック電極３６１〜３６８が形成される。次いで、ｐ型の第３半導体層８３、ｎ型の第２半導体層８２、ｐ型の第１半導体層８１を、基板８０の表面が露出するように順に除去して、第１アイランド３０１〜第１１アイランド３１１が形成される。この後に、ｐ型オーミック電極３６９が形成される。そして、層間絶縁膜（図７、８では図示せず）が形成される。次いで、ｎ型オーミック電極３４１〜３４７およびｐ型オーミック電極３６１〜３６９上の層間絶縁膜が除去されて、開口（スルーホール）が形成される。その後、開口を接続するように、電源線７１、第１転送信号線７２、第２転送信号線７３、設定信号線７４、点灯信号線７５、許可信号線７６などの配線が形成される。
上記の製造方法では、第１アイランド３０１〜第１１アイランド３１１を形成した後に、ｐ型オーミック電極３６９を形成している。
【０２００】
これに対して、第２の実施の形態における発光チップＣでは、ｐ型オーミック電極３６９を形成しない。よって、第２の実施の形態における発光チップＣは、第１の実施の形態における発光チップＣに比べ、製造にかかる工程が少ない。
【０２０１】
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態における消灯信号φＲａと消灯信号φＲｂとをまとめて１つの消灯信号φＲｃとしている。
図１３は、第３の実施の形態における発光チップＣの構成、信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。図１３（ａ）は発光チップＣの構成を示し、図１３（ｂ）は発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を示す。図１３（ａ）に示す発光チップＣの構成は、第１の実施の形態の発光チップＣの構成（図４（ａ）参照）と同じである。以下では、第１の実施の形態と異なる部分を説明し、第１の実施の形態と同様なものについては同じ符号を付して、詳細な説明を省略する。ここで、許可信号発生部１３０ａ、１３０ｂは、指定手段の一例である。
【０２０２】
図１３（ｂ）に示すように、信号発生回路１１０は、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）および発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）に対して、消灯信号φＲｃを送信する消灯信号発生部１４０ｃを備えている。
そして、回路基板６２には、信号発生回路１１０の消灯信号発生部１４０ｃから、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ２０）および発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ２０）のそれぞれのφＲ端子に、消灯信号φＲｃを送信する消灯信号ライン２０４ｃが設けられている。消灯信号φＲｃは、発光チップ群＃ａの発光チップＣａ１〜Ｃａ２０および発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ２０に共通（並列）に送信される。
【０２０３】
すなわち、第１の実施の形態では、消灯信号φＲａおよび消灯信号φＲｂを使用したが、第３の実施の形態では、消灯信号φＲｃを使用する。よって、第１の実施の形態における回路基板６２上の２本の消灯信号ライン２０４ａおよび消灯信号ライン２０４ｂが、第３の実施の形態では１本の消灯信号ライン２０４ｃになる。配線の本数が減ることによって、回路基板６２が小さくなる。
【０２０４】
第３の実施の形態における発光チップＣは、図１１、１２に示した第２の実施の形態の発光チップＣと同じである。すなわち、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２は、許可信号線７６に接続されている。
【０２０５】
次に、第３の実施の形態における発光装置６５の動作について説明する。ここでも、第１の実施の形態および第２の実施の形態と異なる部分を説明し、同様な部分の説明を省略する。
図１４は、第３の実施の形態における発光装置６５および発光チップＣの動作を説明するためのタイミングチャートである。時刻ａ、時刻ｂ、時刻ｃ、…の順に時間が経過するとする。なお、時刻ａ、時刻ｂ、時刻ｃ、…は、図１０と同じとし、時刻ｑと時刻ｒとの間に時刻ａａを加えた。
第３の実施の形態では、第１の実施の形態における消灯信号φＲａおよび消灯信号φＲｂを消灯信号φＲｃにした。このため、図１３に示すように、φＲｃは、図１０のφＲａとφＲｂとを加えた信号となっている。すなわち、消灯信号φＲｃは、期間Ｔａ（１）における時刻ｃで「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、時刻ｐで「Ｈ」から「Ｌ」に移行し、時刻ｑで「Ｌ」から「Ｈ」に移行する。一方、期間Ｔｂ（１）における時刻ｒで「Ｈ」から「Ｌ」に移行し、時刻ｓで「Ｌ」から「Ｈ」に移行する。以下同様である。
【０２０６】
また、第３の実施の形態では、許可信号φＥａと許可信号φＥｂとが、第１の実施の形態と異なる。
許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｊで「Ｌ」から「Ｈ」に移行する。そして、時刻ｑで「Ｈ」を維持する。そして、期間Ｔａ（１）の許可信号φＥａに対して、１８０°位相がずれた期間Ｔｂ（１）の許可信号φＥｂとは、時刻ａから時刻ｄまでの期間を除いて、「Ｈ」と「Ｌ」とが逆になっている。
そして、第１の実施の形態の期間Ｔａ（１）における消灯信号φＲａが「Ｌ」となる時刻ｐから時刻ｑまでの期間では、許可信号φＥａが「Ｈ」、許可信号φＥｂが「Ｌ」となっている。逆に、第１の実施の形態の期間Ｔｂ（１）における消灯信号φＲｂが「Ｌ」となる時刻ｒから時刻ｓまでの期間では、許可信号φＥａが「Ｌ」、許可信号φＥｂが「Ｈ」と、逆の関係になっている。
すなわち、時刻ｐから時刻ｑまでの消灯信号φＲｃが「Ｌ」である期間は、発光チップ群＃ａの点灯している発光サイリスタＬを消灯させる。このときは、許可信号φＥａが「Ｈ」、許可信号φＥｂが「Ｌ」である。逆に、時刻ｒから時刻ｓまでの消灯信号φＲｃが「Ｌ」である期間は、発光チップ群＃ｂの点灯している発光サイリスタＬを消灯させる。このときは、許可信号φＥａが「Ｌ」、許可信号φＥｂが「Ｈ」である。
第３の実施の形態では、消灯信号φＲｃと許可信号φＥａおよび許可信号φＥｂとの組み合わせにより、発光チップ群＃ａまたは発光チップ群＃ｂの点灯している発光サイリスタＬを消灯させる。
なお、他の信号は図１０に示した第１の実施の形態と同様である。
【０２０７】
以下、時刻にしたがって発光装置６５における発光チップＣａおよび発光チップＣｂの動作について、消灯サイリスタＲＴを中心として、第１の実施の形態と異なる部分を説明する。
（１）時刻ａ
＜発光チップＣａ１、Ｃｂ１＞
時刻ａにおいて、許可信号φＥａおよび許可信号φＥｂが「Ｈ」（０Ｖ）になると、それぞれの消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が、φＥ端子を介して、「Ｈ」（０Ｖ）になる。そして、消灯信号φＲｃが「Ｌ」（−３．３Ｖ）になると、消灯サイリスタＲＴのカソード端子が、φＲ端子を介して「Ｌ」（−３．３Ｖ）になる。すると、第１の実施の形態と同様に、消灯サイリスタＲＴがターンオンして、点灯信号線７５を「Ｈ」（０Ｖ）に設定する。
他の動作は、第１の実施の形態と同様であるので説明を省略する。
【０２０８】
（２）時刻ｂ
時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。第１の実施の形態と同様であるので説明を省略する。
【０２０９】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａおよび発光チップ群＃ｂに送信される消灯信号φＲｃが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
φＲ端子およ電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子の電位が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。すると、消灯サイリスタＲＴは、アノード端子とカソード端子がともに「Ｈ」（０Ｖ）となって、ターンオフする。そして、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、アノード端子の電位（「Ｈ」（０Ｖ））からフローティング（浮遊）状態に移行する。点灯信号線７５は、電流制限抵抗ＲＩを介して電源線７１に接続されているので、「Ｌ」（−３．３Ｖ）に移行する。これにともない、主ゲート端子Ｇｒ１の電位が、「Ｌ」（−３．３Ｖ）になる。主ゲート端子Ｇｒ１の「Ｌ」と補助ゲート端子Ｇｒ２の「Ｈ」とは、電流制限抵抗Ｒｒにより保持される。
このとき、発光サイリスタＬ１、Ｌ２、Ｌ３のしきい電圧は、それぞれ−３．９８Ｖ、−４．３５Ｖ、−４．７３Ｖである。また、番号が４以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。よって、いずれの発光サイリスタＬもターンオンしない。
他の動作は、第１の実施の形態と同様であるので説明を省略する。
時刻ｃの直後において、転送サイリスタＴ１がオン状態にある。
【０２１０】
＜発光チップＣｂ１＞
発光チップＣａ１と同様に、消灯サイリスタＲＴがターンオフし、電流制限抵抗ＲＩを介して電源線７１に接続されている点灯信号線７５は、「Ｌ」（−３．３Ｖ）に移行する。これにともない、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位が、「Ｌ」（−３．３Ｖ）になる。主ゲート端子Ｇｒ１の「Ｌ」と補助ゲート端子Ｇｒ２の「Ｈ」とは、電流制限抵抗Ｒｒにより保持される。
このとき、発光サイリスタＬ１、Ｌ２のしきい電圧は、それぞれ−４．３５Ｖ、−４．７３Ｖである。また、番号が３以上の発光サイリスタＬのしきい電圧は−４．８Ｖである。よって、いずれの発光サイリスタＬもターンオンしない。
【０２１１】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
φＥ端子および電流制限抵抗ＲＥを介して、許可信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、許可信号線７６に接続されたゲート端子Ｇｓ０が「Ｌ」（−３．３Ｖ）になる。すると、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖから−４．８Ｖになる。また、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が「Ｌ」（−３．３Ｖ）になる。このとき、主ゲート端子Ｇｒ１は「Ｌ」（−３．３Ｖ）であるので、消灯サイリスタＲＴのしきい電圧は−４．８Ｖになる。
【０２１２】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、発光チップＣｂ１は、時刻ｃの直後の状態が維持される。
【０２１３】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
φＷ端子および電流制限抵抗ＲＷを介して、設定信号線７４が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。設定信号線７４には、設定許可サイリスタＳ０、設定サイリスタＳのそれぞれのカソード端子が接続されている。しきい電圧は、設定許可サイリスタＳ０が−４．８Ｖ、設定サイリスタＳ１が−１．７８Ｖ、設定サイリスタＳ２が−３．１５Ｖ、設定サイリスタＳ３が−４．５３Ｖ、番号が４以上の設定サイリスタＳが−４．８Ｖである。第１の実施の形態と同様に、しきい電圧がもっとも高い設定サイリスタＳ１がターンオンし、設定信号線７４の電位をアノード端子の電位から拡散電位Ｖｄを引いた−１．５Ｖより低い電位に設定する。
【０２１４】
すると、ターンオンした設定サイリスタＳ１のゲート端子Ｇｓ１の電位が０Ｖになり、接続抵抗Ｒｙ１が０．８ｋΩになる。これにより、ゲート端子Ｇｌ１の電位は−２．４８Ｖから−０．３９Ｖとなる。よって、発光サイリスタＬ１は、しきい電圧が−３．９８Ｖから−１．８９Ｖになる。
点灯信号線７５は、時刻ｃにおいて、「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１がターンオンする。これにより、点灯信号線７５の電位は、前述したように−１．９Ｖになる。
【０２１５】
点灯信号線７５の電位が−１．９Ｖになることにより、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位が−１．９Ｖになる。このとき、補助ゲート端子Ｇｒ２は「Ｌ」（−３．３Ｖ）になっている。主ゲート端子Ｇｒ１の電位である−１．９Ｖと補助ゲート端子Ｇｒ２の「Ｌ」（−３．３Ｖ）との差は電流制限抵抗Ｒｒが保持している。
【０２１６】
時刻ｅの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２１７】
＜発光チップＣｂ１＞
しきい電圧は、設定許可サイリスタＳ０が−１．５Ｖ、設定サイリスタＳ１が−３．１５Ｖ、設定サイリスタＳ２が−４．５３Ｖ、番号が３以上の設定サイリスタＳが−４．８Ｖである。よって、設定信号φＷ１が「Ｈ」から「Ｌ」に移行して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、最もしきい電圧が高い−１．５Ｖの設定許可サイリスタＳ０がターンオンする。そして、設定信号線７４の電位を−１．５Ｖより低い電位に設定する。このため、他の設定サイリスタＳはターンオンしない。
このため、発光サイリスタＬのしきい電圧は、発光サイリスタＬ１が−４．３５Ｖ、発光サイリスタＬ２が−４．７３Ｖ、番号が３以上の発光サイリスタＬが−４．８Ｖを維持する。よって、点灯信号線７５の電位は「Ｌ」（−３．３Ｖ）であるが、いずれの発光サイリスタＬもターンオンしない。
このとき、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は「Ｌ」（−３．３Ｖ）で、補助ゲート端子Ｇｒ２は「Ｈ」（０Ｖ）である。
時刻ｅの直後においては、設定サイリスタＳ０がオン状態にある。
【０２１８】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４が「Ｌ」から「Ｈ」に移行すると、設定サイリスタＳ１は、カソード端子とアノード端子とがともに「Ｈ」になって、ターンオフする。
しかし、オン状態の発光サイリスタＬ１はオン状態を維持し、ゲート端子Ｇｌ１の電位は０Ｖである。また、転送サイリスタＴ１はオン状態であって、ゲート端子Ｇｔ１の電位も０Ｖである。よって、ゲート端子Ｇｔ１とゲート端子Ｇｌ１とに、それぞれ接続抵抗Ｒｘおよび接続抵抗Ｒｙを介して接続されたゲート端子Ｇｓ１の電位も０Ｖである。よって、設定サイリスタＳ１のしきい電圧は−１．５Ｖである。
時刻ｆの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２１９】
＜発光チップＣｂ１＞
設定信号線７４が「Ｈ」になって、設定許可サイリスタＳ０は、カソード端子とアノード端子とがともに「Ｈ」になって、ターンオフする。
【０２２０】
（７）時刻ｇ
第３の実施の形態では、時刻ｇにおいて信号の変化はない。
【０２２１】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。動作は、第１の実施の形態と同様であるので説明を省略する。
【０２２２】
（９）時刻ｉ
期間Ｔｂ（１）の開始時刻である。第３の実施の形態では、時刻ｉにおいて信号の変化はない。
【０２２３】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行するとともに、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
【０２２４】
＜発光チップＣａ１＞
電流制限抵抗ＲＥを介して、許可信号線７６が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行し、設定許可サイリスタＳ０のゲート端子Ｇｓ０の電位が０Ｖになる。そして、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖになる。しかし、設定信号線７４は「Ｈ」（０Ｖ）であるので、しきい電圧が−１．５Ｖの設定許可サイリスタＳ０および設定サイリスタＳ１はターンオンしない。
また、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が「Ｈ」（０Ｖ）になる。主ゲート端子Ｇｒ１の電位は−１．９Ｖであるので、消灯サイリスタＲＴのしきい電圧は−２．２Ｖになる（図９参照）。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２２５】
＜発光チップＣｂ１＞
時刻ｄにおける発光チップＣａ１の動作と同様に、設定許可サイリスタＳ０のしきい電圧が−１．５Ｖから−４．８Ｖになるとともに、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が「Ｌ」（−３．３Ｖ）になる。このとき、主ゲート端子Ｇｒ１は「Ｌ」（−３．３Ｖ）であるので、消灯サイリスタＲＴのしきい電圧は−４．８Ｖになる。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０２２６】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗ＲＷを介して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。設定信号線７４には、設定許可サイリスタＳ０、設定サイリスタＳのそれぞれのカソード端子が接続されている。設定許可サイリスタＳ０は、時刻ｊにおいてしきい電圧が−１．５Ｖになっているので、ターンオンする。
なお、前述したように、発光サイリスタＬ１がオン状態であるため、設定サイリスタＳ１のしきい電圧も−１．５Ｖになっている。よって、設定許可サイリスタＳ０の代わりに設定サイリスタＳ１がターンオンすることがありうる。また、設定許可サイリスタＳ０と設定サイリスタＳ１とがともにターンオンすることがありうる。発光サイリスタＬ１はオン状態であるので、設定サイリスタＳ１がターンオンしてもかまわない。これにより、設定信号線７４の電位が−１．５Ｖより低い電位になる。
【０２２７】
時刻ｋの直後においては、転送サイリスタＴ１、設定許可サイリスタＳ０（および／または設定サイリスタＳ１）がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２２８】
＜発光チップＣｂ１＞
電流制限抵抗ＲＷを介して、設定信号線７４の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。時刻ｅにおける発光チップＣａ１と同様に、設定サイリスタＳ１がターンオンする。これにより、発光サイリスタＬ１は、しきい電圧が−３．９８Ｖから−１．８９Ｖになる。
点灯信号線７５は、時刻ｃにおいて「Ｌ」（−３．３Ｖ）になっているので、発光サイリスタＬ１がターンオンして点灯（発光）する。これにより、点灯信号線７５の電位は、前述したように−１．９Ｖになる。
【０２２９】
点灯信号線７５の電位が−１．９Ｖになることにより、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位が−１．９Ｖになる。このとき、補助ゲート端子Ｇｒ２は「Ｌ」（−３．３Ｖ）になっている。主ゲート端子Ｇｒ１の電位である−１．９Ｖと補助ゲート端子Ｇｒ２の「Ｌ」（−３．３Ｖ）との差は電流制限抵抗Ｒｒが保持している。
時刻ｋの直後においては、転送サイリスタＴ１、設定サイリスタＳ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２３０】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される設定信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
設定信号線７４の電位が「Ｈ」になって、オン状態にあった設定許可サイリスタＳ０（および／または設定サイリスタＳ１）は、カソード端子とアノード端子とがともに「Ｈ」になるので、ターンオフする。
しかし、オン状態の発光サイリスタＬ１はオン状態を維持する。なお、設定許可サイリスタＳ０および設定サイリスタＳ１のしきい電圧はともに−１．５Ｖである。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２３１】
＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１の動作と同様に、設定信号線７４が「Ｌ」から「Ｈ」になって、設定サイリスタＳ１がターンオフする。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２３２】
（１３）時刻ｍ
第３の実施の形態では、時刻ｍにおいて信号の変化はない。
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。第１の実施の形態と同様であるので説明を省略する。（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。第１の実施の形態と同様であるので説明を省略する。
【０２３３】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａおよび発光チップ群＃ｂに送信される消灯信号φＲｃが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）「Ｌ」になる。すると、時刻ｊにおいて、消灯サイリスタＲＴのしきい電圧は−２．２Ｖとなっているので、消灯サイリスタＲＴがターンオンする。すると、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、「Ｈ」（０Ｖ）になる。
これにより、点灯信号線７５の電位は、主ゲート端子Ｇｒ１の電位（「Ｈ」（０Ｖ））に引き込まれて、「Ｈ」（０Ｖ）に移行する。そして、点灯していた発光サイリスタＬ１のアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、発光サイリスタＬ１がターンオフして消灯する。
【０２３４】
時刻ｐの直後においては、転送サイリスタＴ２、消灯サイリスタＲＴがオン状態となっている。
【０２３５】
＜発光チップＣｂ１＞
電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になる。このとき、発光サイリスタＬ１がオン状態で点灯（発光）しているので、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位は、−１．９Ｖになっている。一方、補助ゲート端子Ｇｒ２は、許可信号φＥｂが「Ｌ」（−３．３Ｖ）であるので、電流制限抵抗ＲＥを介して、「Ｌ」（−３．３Ｖ）になっている。すると、消灯サイリスタＲＴのしきい電圧は、「Ｌ」（−３．３Ｖ）より低くなっている。よって、消灯サイリスタＲＴのカソード端子が、「Ｌ」（−３．３Ｖ）になっても、消灯サイリスタＲＴはターンオンしない。よって、発光サイリスタＬ１はオン状態を維持して、点灯（発光）し続ける。そして、点灯信号線７５は、−１．９Ｖを維持する。
【０２３６】
図９で説明したように、消灯サイリスタＲＴは、補助ゲート端子Ｇｒ２が「Ｈ」（０Ｖ）であるときは、主ゲート端子Ｇｒ１の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）の間のいずれであっても、しきい電圧が−２．５８Ｖより高い。しかし、補助ゲート端子Ｇｒ２をオープン（解放）にする（主ゲート端子Ｇｒ１と補助ゲート端子Ｇｒ２とが同じ電位）と、主ゲート端子Ｇｒ１の電位が−１．９Ｖのときのしきい電圧が−３．４Ｖとなる。そして、主ゲート端子Ｇｒ１の電位が−１．９Ｖの場合において、補助ゲート端子Ｇｒ２を「Ｌ」（−３．３Ｖ）とすると、しきい電圧が−３．４Ｖよりさらに低くなる。
【０２３７】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａおよび発光チップ群＃ｂに送信される消灯信号φＲｃが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
消灯サイリスタＲＴのアノード端子とカソード端子とがともに「Ｈ」（０Ｖ）になって、消灯サイリスタＲＴがターンオフする。すると、時刻ｃと同様に、消灯サイリスタＲＴの主ゲート端子Ｇｒ１は、アノード端子の電位（「Ｈ」）からフローティング（浮遊）状態に移行する。これにより、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１の電位（「Ｌ」（−３．３Ｖ））に移行する。
【０２３８】
時刻ｑからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
【０２３９】
＜発光チップＣｂ１＞
電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）になる。このとき、発光サイリスタＬ１はオン状態で点灯（発光）を維持している。よって、点灯信号線７５は、−１．９Ｖになっている。
時刻ｑにおいて、転送サイリスタＴ１がオン状態であるとともに、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０２４０】
（１８）時刻ａａ
時刻ａａにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行するとともに、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗ＲＥを介して、許可信号線７６が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）になる。すると、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が「Ｈ」から「Ｌ」に移行する。
【０２４１】
＜発光チップＣｂ１＞
電流制限抵抗ＲＥを介して、許可信号線７６が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）になる。すると、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２が「Ｌ」から「Ｈ」に移行する。
【０２４２】
（１９）時刻ｒ
時刻ｒにおいて、発光チップ群＃ａおよび発光チップ群＃ｂに送信される消灯信号φＲｃが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｒの直前において、発光サイリスタＬ２がオン状態で点灯（発光）している。点灯信号線７５は−１．９Ｖになっている。よって、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位は−１．９Ｖである。許可信号φＥａが「Ｌ」（−３．３Ｖ）であるので、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２は「Ｌ」になっている。前述したように、消灯サイリスタＲＴのしきい電圧は−３．４Ｖより低くなっている。
よって、電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子が「Ｌ」（−３．３Ｖ）になっても、消灯サイリスタＲＴはターンオンしない。このため、発光サイリスタＬ２はオン状態で点灯（発光）を維持し、点灯信号線７５は−１．９Ｖになっている。
【０２４３】
＜発光チップＣｂ１＞
時刻ｒの直前において、発光サイリスタＬ１がオン状態で点灯（発光）している。点灯信号線７５は−１．９Ｖになっている。よって、消灯サイリスタＲＴの主ゲート端子Ｇｒ１の電位は−１．９Ｖである。許可信号φＥｂが「Ｈ」（０Ｖ）であるので、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２は「Ｈ」になっている。前述したように、消灯サイリスタＲＴのしきい電圧は−２．２Ｖになっている。
よって、電流制限抵抗Ｒｃを介して、消灯サイリスタＲＴのカソード端子が「Ｌ」（−３．３Ｖ）になると、消灯サイリスタＲＴはターンオンする。このため、点灯信号線７５は「Ｈ」（０Ｖ）になり、発光サイリスタＬ１はターンオフして消灯する。
【０２４４】
（２０）時刻ｓ
時刻ｓにおいて、発光チップ群＃ａおよび発光チップ群＃ｂに送信される消灯信号φＲｃが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
電流制限抵抗Ｒｃを介して、オフ状態の消灯サイリスタＲＴのカソード端子が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。消灯サイリスタＲＴはオフ状態を維持する。よって、発光サイリスタＬ２はオン状態で点灯（発光）を維持する。
時刻ｓの直後においては、転送サイリスタＴ２がオン状態にあるとともに、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｑにおける発光チップＣａ１と同様に、オン状態の消灯サイリスタＲＴがターンオフする。そして、点灯信号線７５は、電流制限抵抗ＲＩを介して、電源線７１の「Ｌ」（−３．３Ｖ）になる。
時刻ｓの直後においては、転送サイリスタＴ２がオン状態にある。
時刻ｓにおいて、発光チップ群＃ｂの発光サイリスタＬ１を点灯制御する期間Ｔｂ（１）が終了し、発光サイリスタＬ２を点灯制御する期間Ｔｂ（２）に入る。
【０２４５】
これ以降の発光チップＣａ１および発光チップＣｂ１の動作は、上記した動作の繰り返しとなる。よって、詳細な説明を省略する。
【０２４６】
以上説明したように、第３の実施の形態では、許可信号φＥの電位により、消灯サイリスタＲＴの補助ゲート端子Ｇｒ２の電位を制御して、消灯サイリスタＲＴのしきい電圧を制御している。すなわち、主ゲート端子Ｇｒ１の電位がオン状態の発光サイリスタＬのカソード端子の電位（例えば−１．９Ｖ）である場合、許可信号φＥを「Ｈ」（０Ｖ）とすると、補助ゲート端子Ｇｒ２が「Ｈ」（０Ｖ）になり、消灯サイリスタＲＴのしきい電圧が「Ｌ」（−３．３Ｖ）より高くなる（例えば−２．２Ｖ）。一方、許可信号φＥを「Ｌ」（−３．３Ｖ）とすると、補助ゲート端子Ｇｒ２が「Ｌ」（−３．３Ｖ）になり、消灯サイリスタＲＴのしきい電圧が「Ｌ」（−３．３Ｖ）より低くなる。
すなわち、補助ゲート端子Ｇｒ２に印加する電位によって、消灯サイリスタＲＴのしきい電圧は、消灯信号φＲｃの「Ｌ」を挟んで高い値と低い値とになる。
なお、以上の説明では、消灯信号φＲｃの「Ｌ」を電源電位Ｖｇａ（「Ｌ」（−３．３Ｖ））とし、発光装置６５が単一電源で駆動できるようにした。しかし、消灯信号φＲｃの「Ｌ」と電源電位Ｖｇａとを異なる値としてもよい。
このようにすることで、一の消灯信号φＲｃに対して、発光チップ群＃ａまたは発光チップ群＃ｂのいずれか一方の消灯サイリスタＲＴをターンオンさせて、点灯している発光サイリスタＬを消灯し、いずれか他方の消灯サイリスタＲＴをターンオンさせないで、点灯している発光サイリスタＬの点灯が継続するようにしている。
【０２４７】
消灯サイリスタＲＴは、オン状態になることで、オン状態の発光サイリスタＬに流れる電流を引き抜く。このため、消灯信号φＲｃとして流す電流が大きい。よって、消灯信号φＲの数を少なくすることで、回路基板６２の幅が小さくなる。これにより、発光装置６５、プリントヘッド１４、画像形成装置１が小型になる。
【０２４８】
第１の実施の形態および第２の実施の形態において、接続抵抗Ｒｘ、接続抵抗Ｒｙ、接続抵抗Ｒｚの抵抗値を設定して説明したが、これらの抵抗値は例であって、他の抵抗値であってもよい。
【０２４９】
また、第１の実施の形態および第２の実施の形態において、転送サイリスタＴを第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個置きに３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
【０２５０】
そして、第１の実施の形態および第２の実施の形態において、電気的手段として結合ダイオードＤを用いたが、電気的手段は、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、抵抗などであってもよい。
【０２５１】
そしてまた、第１の実施の形態および第２の実施の形態において、発光チップＣには自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。
【０２５２】
さらに、第１の実施の形態ないし第３の実施の形態において、発光チップ群を発光チップ群＃ａと発光チップ群＃ｂの２個としたが、図５において、発光チップ群＃ａおよび発光チップ群＃ｂに並列に発光チップ群＃ｃ、…を加えて、発光チップ群を３個以上としてもよい。
さらにまた、発光チップ群を構成する発光チップＣの数および発光チップ組を構成する発光チップＣの数をそれぞれ同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。
【０２５３】
第１の実施の形態および第２の実施の形態において、サイリスタ（転送サイリスタＴ、設定サイリスタＳ、設定許可サイリスタＳ０、発光サイリスタＬ、消去サイリスタＲＴ）は、アノード端子を共通にしたアノードコモンとして説明した。カソード端子を共通にしたカソードコモンも、回路の極性を変更することによって用いうる。
【符号の説明】
【０２５４】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、１０２…発光部、１０３…転送部、１０４…設定部、１１０…信号発生回路、１２０、１２０ａ、１２０ｂ…転送信号発生部、１３０、１３０ａ、１３０ｂ…許可信号発生部、１４０、１４０ａ、１４０ｂ、１４０ｃ…消灯信号発生部、１５０…設定信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ）…許可信号、φＷ（φＷ１〜φＷ２０）…設定信号、φＲ（φＲａ、φＲｂ、φＲｃ）…消灯信号、Ｃａ１〜Ｃａ２０、Ｃｂ１〜Ｃｂ２０…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｓ…設定サイリスタ、Ｓ０…設定許可サイリスタ、Ｄ…結合ダイオード、Ｄ０…スタートダイオード、Ｒｘ、Ｒｙ、Ｒｚ…接続抵抗、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
0005849718.tif 000002
【図２】
0005849718.tif 000003
【図３】
0005849718.tif 000004
【図４】
0005849718.tif 000005
【図５】
0005849718.tif 000006
【図６】
0005849718.tif 000007
【図７】
0005849718.tif 000008
【図８】
0005849718.tif 000009
【図９】
0005849718.tif 000010
【図１０】
0005849718.tif 000011
【図１１】
0005849718.tif 000012
【図１２】
0005849718.tif 000013
【図１３】
0005849718.tif 000014
【図１４】
0005849718.tif 000015