(57)【特許請求の範囲】
【請求項１】
第１強磁性金属電極と、
第２強磁性金属電極と、
前記第１強磁性金属電極と前記第２強磁性金属電極との間に設けられたトンネル絶縁膜と、
前記第１強磁性金属電極または前記第２強磁性金属電極を挟んで前記トンネル絶縁膜と反対側の、前記第１強磁性金属電極または前記第２強磁性金属電極の面に設けられた、ＣｏＦｅＢＴａを含むアモルファス拡散制御層と、
前記アモルファス拡散制御層を挟んで前記第１強磁性金属電極または前記第２強磁性金属電極と反対側の、前記アモルファス拡散制御層の面に、設けられた界面キャップ層と、
を備えることを特徴とする垂直磁化型磁気抵抗メモリ。
【請求項２】
前記界面キャップ層を挟んで前記アモルファス拡散制御層と反対側の、前記界面キャップ層の面に設けられた拡散バッファ層を更に有することを特徴とする請求項１に記載の垂直磁化型磁気抵抗メモリ。
【請求項３】
前記アモルファス拡散制御層は、基板に対して前記トンネル絶縁膜の上部に設けられる前記強磁性金属電極の界面に設けられる場合は、膜厚が０．５ｎｍ以上１．０ｎｍ以下であり、基板に対して前記トンネル絶縁膜の下部に設けられる前記強磁性金属電極の界面に設けられる場合は、膜厚が０．２ｎｍ以上１．０ｎｍ以下であることを特徴とする請求項１に記載の垂直磁化型磁気抵抗メモリ。
【請求項４】
前記界面キャップ層の膜厚は、１．０ｎｍ以下であることを特徴とする請求項１に記載の垂直磁化型磁気抵抗メモリ。
【請求項５】
前記トンネル絶縁膜がＭｇＯで、前記強磁性金属電極がＣｏＦｅＢで、前記界面キャップ層がＴａで、前記拡散バッファ層がＲｕで形成されていることを特徴とする請求項２に記載の垂直磁化型磁気抵抗メモリ。
【請求項６】
複数の垂直磁化型磁気抵抗メモリセルを備え、各メモリセルが、下部強磁性金属電極と、前記下部強磁性金属電極上のトンネル絶縁膜と、前記トンネル絶縁膜上の上部強磁性金属電極と、前記上部強磁性金属電極の上に設けられるアモルファス拡散制御層、界面キャップ層および拡散バッファ層の積層と、を備え、前記トンネル絶縁膜と前記強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う磁気抵抗メモリの製造方法であって、
前記上部強磁性金属電極の前記トンネル絶縁膜と逆の界面に、スパッタ法で前記界面キャップ層を打ち込み、
前記上部強磁性金属電極と前記界面キャップ層の相互ミキシングにより、前記上部強磁性金属電極の結晶化熱処理前に、前記アモルファス拡散制御層を形成する、ことを特徴とする磁気抵抗メモリの製造方法。
【請求項７】
前記上部強磁性金属電極がＣｏＦｅＢで、前記界面キャップ層がＴａで、形成され、
前記界面キャップ層を形成するＴａの成膜時のスパッタガスにＡｒを使用し、成膜時の流量を５０ｓｃｃｍ以下にし、前記界面キャップ層の膜厚を０．５ｎｍ以上１．８ｎｍ以下にすることを特徴とする請求項６記載の磁気抵抗メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗メモリおよび磁気抵抗メモリの製造方法に関する。
【背景技術】
【０００２】
近年の電子デバイスにおいては、シリコン（Ｓｉ）のＣＭＯＳロジックに対して低コストで混載が可能な、大容量不揮発性メモリの重要性が高まっている。
【０００３】
磁気抵抗メモリ(Magnetoresistive Random Access Memory: MRAM）は、情報の不揮発性に加えて、情報の高速な書き換えが無制限に行える。このことから、フラッシュメモリなどＲＯＭ用途のメモリだけでなく、ＳＲＡＭやＤＲＡＭといったＲＡＭ用途のメモリを置き換える可能性がある新規不揮発性メモリとして注目されている。
【０００４】
ＭＲＡＭは、トンネル絶縁膜の上下に強磁性金属電極を配置し、強磁性金属電極の相対的な磁化の向きによってトンネル抵抗が変化する磁気トンネル接合(Magnetic Tunnel Junction: MTJ)を利用してメモリ機能を実現する。磁化の方向が固定された強磁性金属電極は磁化固定層、磁化の方向が反転可能な強磁性金属電極は磁化自由層と呼ばれる。これまで、磁化自由層の向きは、配線に電流を流すことで誘導される磁場を用いて反転させていた。しかし、近年になり、スピン偏極した電子によるトルク（Spin-Transfer Torque:   STT）により磁化自由層の磁化反転が可能であることが分かった（スピン注入磁化反転）。これにより、書き換えに必要な電流を大幅に減少でき、ＭＲＡＭの実用化の可能性が一層高まっている。
【０００５】
以下の説明では、磁気トンネル接合を実現する材料として使用されるＭｇＯは酸化マグネシウムを、Ｃｏはコバルトを、Ｆｅは鉄を、Ｂはボロン（ホウ素）を、Ｔａはタンタルを、Ｒｕはルテニウムを、Ｓｉはシリコンを、Ｏは酸素を、Ｎは窒素を示す。さらに、Ｍｎはマンガンを、Ｉｒはイリジウムを、Ｐｔは白金を、Ｋｒはクリプトンを、Ｘｅはキセノンを、Ａｒはアルゴンを、Ｃｕは銅を、Ｐｄはパラジウムを、Ｍｇはマグネシウムを示す。
【０００６】
トンネル絶縁膜にＭｇＯ、トンネル絶縁膜の上下の強磁性金属電極にＣｏＦｅＢを用いたＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢのＭＴＪが知られている。このＭＴＪにおいては、ＭｇＯの（００１）配向の影響を受けてＣｏＦｅＢも（００１）配向しながら結晶化するテンプレート結晶化技術を適用することにより、Δ１バンドのスピン偏極率の高い電子が優先的にＭｇＯをトンネル通過する。これにより、高いＭＲ比が得られることが知られている。ＭＲ比は、低抵抗状態の抵抗Rp、高抵抗状態の抵抗Rapとした場合に、MR比（%）＝１００×（Ｒap-Rp）/Rpで定義される。
【０００７】
さらに、ＭｇＯとＣｏＦｅＢの界面で誘起される界面垂直磁化を利用することで、それまでは面内磁化型であったＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢのＭＴＪ構造を、垂直磁化型として利用できることが明らかになった。垂直磁化型のＭＴＪは、面内磁化型のＭＴＪに比べてスピン注入磁化反転の効率が良く、ＭＲＡＭを作製した場合には同じ熱安定性において、より低い書き換え電流にて素子の情報書き換えが行えると期待される。
【０００８】
これらの研究成果を元に、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ構造による界面垂直ＭＴＪを利用した、界面垂直磁化型ＳＴＴ−ＭＲＡＭの研究開発が活発に行われている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４０８２７１１号公報
【特許文献２】特開２００６−０８０１１６号公報
【特許文献３】特開２００７−１８４０６３号公報
【非特許文献】
【００１０】
【非特許文献１】S. Ikeda et al., Nature materials, Vo. 9, pp.721-724, September 2010
【非特許文献２】W.Kim et al., IEDM11-531 Tech. Dig. 24.1.1-24.1.4 2011
【非特許文献３】R. Shimabukuro et al., Physica E: Low-dimensional Systems and Nanostructures. 2010, 42(4), pp.1014-1017
【非特許文献４】D.C. Worledge et al., Appl. Phys. Lett. 98, 022501 (2011)
【非特許文献５】S. Ikeda et al., Appl. Phys. Lett. 93, 082508 (2008)
【非特許文献６】Y. Maeda et al., Jpn. J. Appl. Phys. Vol. 47, No. 10, 2008, pp. 7879-7885
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＳＴＴ−ＭＲＡＭは、選択トランジスタや周辺回路を形成するＣＭＯＳと同時に作り込むことが求められる。特に、システムＬＳＩやプロセッサを同一チップに混載するＣＭＯＳ混載用ＳＴＴ−ＭＲＡＭにおいては、ＭＴＪがＣＭＯＳの標準的なＣｕ配線プロセスに対する耐熱性を持つことが求められる。現在、ＣＭＯＳのＣｕ配線プロセス温度が３５０〜４００℃程度であることと、ＣｏＦｅＢの結晶化熱処理温度が３５０℃程度で行われることを考えると、ＭＴＪは３５０℃以上の耐熱性を有することが望ましい。
【００１２】
しかし、ＭｇＯとＣｏＦｅＢからなる界面垂直ＭＴＪの耐熱性について調べた結果、特にＭｇＯの上部に成膜されたＣｏＦｅＢについて、３５０℃において磁化を垂直に保つことが難しいことが分かった。したがって、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢの界面垂直ＭＴＪの耐熱性を、３５０℃以上に改善することが望まれている。
【課題を解決するための手段】
【００１３】
第１の観点によれば、複数の垂直磁化型磁気抵抗メモリセルを有する磁気抵抗メモリが提供される。各メモリセルは、トンネル絶縁膜と、トンネル絶縁膜を挟んで対向するように形成された２層の強磁性金属電極と、を有し、トンネル絶縁膜と強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。各メモリセルは、アモルファス拡散制御層、界面キャップ層および拡散バッファ層の積層を、少なくとも一方の強磁性金属電極のトンネル絶縁膜と逆の界面に、有する。
【００１４】
第２の観点によれば、複数の垂直磁化型磁気抵抗メモリセルを有する磁気抵抗メモリの製造方法が提供される。各メモリセルは、下部強磁性金属電極と、下部強磁性金属電極上のトンネル絶縁膜と、トンネル絶縁膜上の上部強磁性金属電極と、を有する。各メモリセルは、上部強磁性金属電極の上に設けられる、アモルファス拡散制御層、界面キャップ層および拡散バッファ層の積層を有し、トンネル絶縁膜と強磁性金属電極の界面垂直磁化を利用してデータの記憶を行う。上部強磁性金属電極のトンネル絶縁膜と逆の界面に、スパッタ法で界面キャップ層を打ち込み、上部強磁性金属電極と界面キャップ層の相互ミキシングにより、上部強磁性電極の結晶化熱処理前に、アモルファス界面制御層を形成する。
【発明の効果】
【００１５】
上記の第１の観点によれば、界面垂直磁化型ＳＴＴ−ＭＲＡＭの耐熱性および性能が向上する。
さらに、上記の第２の観点によれば、耐熱性および性能を向上した界面垂直磁化型ＳＴＴ−ＭＲＡＭの製造方法が実現される。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルを示す図である。
【図２】図２は、図１の（Ｂ）に示したメモリセルのレイアウトで、同一のビット線およびソース線に接続される隣接する２個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。
【図３】図３は、本実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルに設けられるＭＴＪの構成例を示す図である。
【図４】図４は、実施形態におけるＭＴＪ部分の製造工程を説明する図である。
【図５】図５は、実施形態におけるＭＴＪ部分の製造工程を説明する図である。
【図６】図６は、実施形態におけるＭＴＪ部分の製造工程を説明する図である。
【図７】図７は、図４から図６で説明した製造工程で作製されたＭＴＪの構造および各層の厚さの範囲の一例を示す図である。
【図８】図８は、ＭＴＪの構造の変形例を示す図である。
【図９】図９は、特性評価を行うために作製したＭＴＪの試料を示す図である。
【図１０】図１０は、Ｔａ層の膜厚を１ｎｍに固定して、成膜ガスにＫｒとＡｒを用いた場合の、ＣｏＦｅＢ層の膜厚に対するＣｏＦｅＢの磁化量の変化を示す図である。
【図１１】図１１は、Ｔａ膜厚を１ｎｍに固定し、ＫｒとＡｒについてガス流量を変化させた場合の拡散制御層の膜厚を表の形で示す図である。
【図１２】図１２は、図１１の表と同様の条件でＴａ層の成膜時のガス種とガス流量を変えた場合に、垂直方向の飽和磁化量(Ms)とゼロ磁場における垂直方向の残留磁化(Mr)の比が、飽和磁化量(Ms)に対してどのように変化するかを示す図である。
【図１３】図１３は、Ｔａの成膜ガスとしてＡｒガス、５０ｓｃｃｍを用い、Ｔａ層の膜厚を変化させた場合の比Mr/Msの変化を示す図である。
【図１４】図１４は、Ｔａ層の成膜条件による拡散制御層の膜厚変化を表の形で示す図である。
【図１５】図１５は、Ａｒガス、５０ｓｃｃｍの条件で成膜した１ｎｍのＴａ層と、５ｎｍのＴａ層のサンプルのＳＩＭＳ分析を行った結果を示す図である。
【図１６】図１６は、これまで説明したＭＴＪを有する実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭを、ＣＭＯＳ回路に混載した半導体装置のブロック図である。
【図１７】図１７は、ＭＲＡＭのブロック図である。
【発明を実施するための形態】
【００１７】
図１は、実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルを示す図であり、（Ａ）が１個のメモリセルの電気的等価回路を、（Ｂ）が複数のメモリセルを配置したメモリセルアレイを、示す。
【００１８】
図１の（Ａ）に示すように、メモリセル１０は、トランジスタ（nMOSFET）１１と、抵抗値が設定される可変抵抗素子１２と、を有する。可変抵抗素子１２は、界面垂直ＭＴＪを含み、記憶データに応じて磁化自由層の磁化方向が設定される。可変抵抗素子１２の一端はビット線１４に接続され、可変抵抗素子１２の他端はトランジスタ１１の一方の被制御端子（ドレイン）に接続される。トランジスタ１１の制御端子（ゲート）はワード線１３に接続され、トランジスタ１１の他方の被制御端子（ソース）はソース線１５に接続される。
【００１９】
メモリセル１０にデータを書き込む場合は、ワード線１３に選択電圧（Ｈ）を印加してトランジスタ１１をオンし、書き込むデータ（ＨまたはＬ）に応じて、ビット線１４とソース線１５の間に極性の異なる電流を流すように電圧を印加する。これにより、書き込むデータに応じて、ＭＴＪの磁化自由層の磁化方向が設定され、可変抵抗素子１２は、異なる抵抗値を呈する。メモリセル１０からデータを読み出す場合は、ワード線１３に選択電圧（Ｈ）を印加してトランジスタ１１をオンし、ビット線１４とソース線１５の間に、書き込み時より小さい電圧を印加する。これにより、トランジスタ１１および可変抵抗素子１２を介して、ビット線１４とソース線１５の間に電流が流れるが、可変抵抗素子１２の抵抗値に応じて流れる電流が異なるので、電流量の差に対応して記憶しているデータを検出する。
【００２０】
図１の（Ａ）では、ビット線１４とソース線１５が直交しているが、書き込みおよび読み出し動作の関係から、ビット線１４とソース線１５は隣接して平行に配置されることが望ましい。図１の（Ｂ）は、ビット線１４とソース線１５を平行に配置した場合のメモリセルのレイアウトを示す。図１の（Ｂ）に示すように、ビット線１４とソース線１５の組に対してワード線１３が直交する方向に配置される。図１の（Ｂ）では、同一のビット線１４およびソース線１５に接続される隣接する２個のメモリセルのトランジスタ１１のソースは接続され、その接続ノードがソース線１５に接続される。
【００２１】
図２は、図１の（Ｂ）に示したメモリセルのレイアウトで、同一のビット線１４およびソース線１５に接続される隣接する２個のメモリセルおよび周辺回路部分のトランジスタの断面構造の例を示す図である。
図２の（Ａ）に示すように、メモリセル部分および周辺回路部分において、基板２１の上の層２２にトランジスタなどの機能素子が形成される。コンタクト層ＣＴでは、ゲート電極２３Ａおよび２３Ｂ、ドレイン電極２４Ａおよび２４Ｂ、およびソース電極２５が形成される。Ｍ１からＭ５は、それぞれメタル層を示し、Ｖ１からＶＭ４はビア層を示す。図示していないが、ゲート電極２３Ａおよび２３Ｂは、いずれかのメタル層に設けられた、紙面に垂直な方向に伸びるワード線に接続される。また、ソース電極２５は、いずれかのメタル層に設けられた、紙面上を横方向に伸びるソース線に接続される。ドレイン電極２４Ａおよび２４Ｂは、メタル層Ｍ１〜Ｍ４およびビア層Ｖ１〜Ｖ４を介して上層に導かれ、下部電極２６に接続される。以上の構造は、メモリセル部分および周辺回路部分で同じである。メモリセル部分においては、ＭＴＪ３０は下部電極２６と上部電極２８の間に形成され、上部電極２８はメタル層Ｍ５に配置され、紙面上を横方向に伸びるビット線に接続される。
【００２２】
ＭＴＪ３０以外の部分は、これまで広く行われている配線レイアウトおよび製造方法を適用して実現されるため説明は省略し、ＭＴＪについてのみ説明する。
【００２３】
前述のように、ＳＴＴ−ＭＲＡＭは、選択トランジスタや周辺回路を構成するＣＭＯＳと同時に作りこむことが求められる。特に、ＣＭＯＳ混載用ＳＴＴ−ＭＲＡＭにおいては、ＭＴＪがＣＭＯＳの標準的なＣｕ配線プロセスに対する耐熱性を持つことが求められる。図２においても、上部電極２８に接続されるメタル層Ｍ５は、ＭＴＪ３０の形成後作製するため、ＭＴＪ３０は、Ｃｕ配線プロセス温度約３５０℃の耐熱性を有することが望ましい。また、ＣｏＦｅＢの結晶化熱処理温度が３５０℃程度で行われることを考えると、ＭＴＪ３０には３５０℃以上の耐熱性が求められる。しかし、ＭｇＯとＣｏＦｅＢからなる界面垂直ＭＴＪの耐熱性について試験した結果、耐熱性が不十分であり、特に、ＭｇＯの上部に成膜されたＣｏＦｅＢについて、３５０℃において磁化を垂直に保つことが難しいことが分かった。言い換えれば、ＣＭＯＳ混載用ＳＴＴ−ＭＲＡＭにおいては、ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢの界面垂直ＭＴＪを、３５０℃以上の耐熱性を有するように改善することが望ましいことが判明した。
【００２４】
ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢからなる面内磁化型ＭＴＪが知られており、面内磁化型ＭＴＪでは、３５０℃の熱処理が一般的に行われており、同じ構造の界面垂直ＭＴＪに比べて高い耐熱性を有する。耐熱性に関係すると考えられる面内磁化型ＭＴＪと界面垂直ＭＴＪの違いは、以下の３点である。
【００２５】
（１）面内磁化型ＭＴＪではＣｏＦｅＢの膜厚に自由度が高く、一般的には２〜３ｎｍと比較的厚い膜厚が用いられる。これに対して、界面垂直ＭＴＪでは界面の影響を支配的にするためＣｏＦｅＢの膜厚を厚くできず、２ｎｍ以下の極薄膜にする必要がある。言い換えれば、ＣｏＦｅＢの膜厚の薄さが関係している。
【００２６】
（２）界面垂直ＭＴＪで利用している垂直磁化は、ＭｇＯとＣｏＦｅＢの界面におけるＦｅとＯの軌道混成によって生じることが理論的に予想されている。したがって、ＦｅとＯの軌道混成を阻害する要因が発生していると考えられる。
【００２７】
（３）面内磁化型ＭＴＪでは、ＣｏＦｅＢのＭｇＯとは逆側の界面にＴａやＲｕなど様々な金属を用いることができるが、界面垂直ＭＴＪではこの部分にＴａを用いる必要がある。ＣｏＦｅＢのＭｇＯとは逆側の界面におけるＴａが影響している。
【００２８】
さらに、面内磁化型ＭＴＪにおいて、ＰｔＭｎやＩｒＭｎなどの反強磁性層を用いたスピンバルブ構造の場合の耐熱性はＣｏＦｅＢ／ＭｇＯ界面へのＭｎ拡散により決まることが見出されている。さらに、面内磁化型ＭＴＪにおいて、反強磁性層を用いない保持力差型構造の耐熱性はＣｏＦｅＢ／ＭｇＯ界面へのＴａ拡散により決まることも見出されている。
【００２９】
以上のことから、界面垂直ＭＴＪにおいては、熱処理中にＴａが薄いＣｏＦｅＢ中を拡散し、ＣｏＦｅＢ／ＭｇＯ界面に到達することで、界面垂直磁化の発現を阻害していると考えられる。したがって、この拡散を抑制することができれば、界面垂直ＭＴＪの耐熱性が向上すると考えられる。
【００３０】
そこで、本実施形態では、Ｔａの拡散を抑制するために、拡散制御層を設ける。上記の（３）の条件から、拡散制御層にはＴａを含ませる必要があるため、例えば拡散制御層としてアモルファスのＣｏＦｅＢＴａを用いる。
【００３１】
図３は、本実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭのメモリセルに設けられるＭＴＪ３０の構成例を示す図であり、（Ａ）は上部強磁性金属電極上に拡散制御層を設けた例を、（Ｂ）は下部強磁性金属電極下に拡散制御層を設けた例を、示す。
【００３２】
ＭＴＪ３０は、図３の（Ａ）の例では、下部金属３４、下部強磁性金属電極３２、トンネル絶縁膜３１、上部強磁性金属電極３３、拡散制御層４１、界面キャップ層４２および拡散バッファ層４３を有し、この順に積層されている。また、ＭＴＪ３０は、図３の（Ｂ）の例では、拡散バッファ層５３、界面キャップ層５２、拡散制御層５１、下部強磁性金属電極３２、トンネル絶縁膜３１、上部強磁性金属電極３３および上部金属３５有し、この順に積層されている。
【００３３】
図３の（Ａ）および（Ｂ）の例では、トンネル絶縁膜３１を挟んで対向する２層の強磁性金属電極の一方の側にのみ、拡散制御層、界面キャップ層および拡散バッファ層の積層を設けた。しかし、２層の強磁性金属電極の両方のトンネル絶縁膜と逆の界面に設けてもよい。
【００３４】
トンネル絶縁膜３１は、例えばＭｇＯで形成される。下部強磁性金属電極３２および上部強磁性金属電極３３は、例えばＣｏＦｅＢで形成される。拡散制御層４１は、例えばＣｏＦｅＢＴａで形成される。界面キャップ層は、例えばＴａで形成される。拡散バッファ層は、例えばＲｕで形成される。
【００３５】
図３の（Ｂ）に示す下部拡散制御層５１は、ＣｏＦｅＢＴａをスパッタ法にて成膜すると、製造工程を簡単にできるので望ましい。
【００３６】
図３の（Ａ）に示す上部拡散制御層４１は、上部強磁性金属電極（ＣｏＦｅＢ）３３と界面ギャップ層（Ｔａ）４２を連続成膜してミキシングにより形成すると、製造工程を簡単にできるので望ましい。
【００３７】
ＣｏＦｅＢ上にＴａをスパッタ法にて成膜した後、結晶化熱処理を加えると、以下の２つの効果により０．４〜０．５ｎｍの磁気的不活性層(dead layer)が生じることが知られている。
（１）成膜中にガス粒子やＴａがＣｏＦｅＢ中に打ち込まれる効果でミキシングを起こす。
（２）熱処理により、ＴａがＣｏＦｅＢ中に拡散して両者がミキシングを起こす。
【００３８】
一般的に磁気的不活性層は不要な層であると考えられており、薄膜成膜においては通常この層が生じない工夫がなされている。具体的には、例えば（１）の打ち込みに対して、成膜時にＫｒやＸｅなどの重いガスを用いることで、ターゲットから反跳してくる高エネルギーのガス粒子を減らして、ミキシングの生じない急峻な界面を形成している。これに対して、本実施形態では、逆にこの磁気的不活性層を上部拡散制御層４１に利用する。
【００３９】
しかし、通常形成される０．４〜０．５ｎｍ程度の磁気的不活性層は、３５０℃の熱処理時のＴａに対する拡散制御層として不十分であることを見出した。そのため、拡散を効果的に抑制するには、熱処理前の（１）の時点で比較的厚い拡散制御層を準備しておくことが望ましいと考えた。そこで、Ｔａ成膜時に軽いＡｒガスを用い、さらに成膜時のガス流量を５０ｓｃｃｍ(Standard Cubic Centimeter per Minutes)程度まで下げてＣｏＦｅＢ表面への成膜ガス粒子およびＴａの入射エネルギーを高くした。その結果、磁気的不活性層の厚さが０．５ｎｍ以上に増加すると共に、３５０℃における熱安定性が大幅に向上して、垂直磁化の実現が可能であることが分かった。
【００４０】
アモルファスの拡散制御層４１、５１を設けることで、熱処理時における界面キャップ層４２、５２のＴａの下部および上部強磁性金属電極３２、３３中への拡散を防ぎ、ＭＴＪの耐熱性を向上させることができる。特に、拡散制御層４１、５１がアモルファスであることから結晶粒界におけるＴａ拡散が生じず、拡散抑止力が向上する。
【００４１】
一方で、拡散制御層４１、５１のＣｏＦｅＢを３５０℃にて結晶化させるには、膜中のＢがＣｏＦｅＢから抜ける必要がある。ここで、Ｔａ用の拡散制御層を設けた場合でも、以下の条件を満たすことでＣｏＦｅＢ中のＢは結晶化熱処理時に拡散制御層４１、５１を抜けられることが分かった。
【００４２】
（１）界面キャップ層（Ｔａ）４２、５２の膜厚を５ｎｍよりも充分に薄くする。
（２）界面キャップ層４２、５２に加えて、Ｂが拡散するための拡散バッファ層（Ｒｕ）４３、５３を設ける。
【００４３】
以上のことから、拡散制御層（ＣｏＦｅＢＴａ）を設けた場合には、界面キャップ層（Ｔａ）の膜厚を薄くして、さらに拡散バッファ層（Ｒｕ）を設ける。これにより、「ＴａがＣｏＦｅＢ中に拡散する量を減らすこと」と、「ＣｏＦｅＢ中のＢがＣｏＦｅＢの外部へ拡散すること」の両立が可能であることが判明した。
【００４４】
以下、図４から図６を参照して実施形態におけるＭＴＪ部分の製造工程を説明する。なお、ＭＴＪ部分の製造工程は、図２に示したように、ビア層ＶＭ４まで形成された後行われるので、トランジスタと下部電極（ＢＥＬ）２６を接続するビアが露出している状態から説明する。
【００４５】
通常のＣＭＯＳプロセスではビア材料はＣｕであり、図４の（Ａ）に示すように、ＳｉＯ２層６２中にビア（Ｃｕ）６１が形成されている。図４の（Ａ）に示すように、スパッタ法により、下部電極(BEL)２６となるＴａ層（３ｎｍ）６３、Ｒｕ層（２５ｎｍ）６４、Ｔａ層（１５ｎｍ）６５を順番に成膜する。ＢＥＬの中間Ｒｕ層６４はシート抵抗を下げる効果を持ち、Ｔａ単膜で同じシート抵抗を得る場合に比べて表面の平坦性が向上する。Ｒｕ層６４上のＴａ層６５は、ＭＴＪをドライエッチング(RIE)する際のエッチングストッパ層として機能する。
【００４６】
次に、図４の（Ｂ）に示すように、スパッタ法によりＢＥＬ上に拡散バッファ層５３となるＲｕ層６６を８ｎｍ成膜し、続けて界面シード層（界面キャップ層）５２となるＴａ層６７を１ｎｍ成膜する。ここで、界面シード層は、界面キャップ層と同じ役割を果たすが、便宜上ＣｏＦｅＢの下部にある場合はシード層、上部にある場合はキャップ層と呼ぶことにする。
【００４７】
続けてＣｏＦｅＢとＴａの同時スパッタ法により拡散制御層５１となるＣｏＦｅＢＴａ層６８を０．３ｎｍ成膜する。ＣｏＦｅＢの組成比は、ターゲット組成の調整により、Ｃｏ：Ｆｅ：Ｂ＝２０:６０:２０（atomic %）になるよう調整する。また、ＣｏＦｅＢＴａの組成比はスパッタパワーの調整により、ＣｏＦｅＢ：Ｔａ＝８０:２０（atomic %）になるよう調整する。
【００４８】
次に、図４の（Ｃ）に示すように、スパッタ法によりＭＴＪの下部強磁性金属層３２であるＣｏＦｅＢ層６９を１．２ｎｍ成膜する。ＣｏＦｅＢの組成比はターゲット組成の調整により、Ｃｏ：Ｆｅ：Ｂ＝２０:６０:２０（atomic %）になるよう調整する。
【００４９】
次に、図４の（Ｃ）に示すように、スパッタ法によりＭｇを０．８ｎｍ成膜し、続いて酸素雰囲気中で３０秒Ｍｇを酸化させ、次に界面の過酸化を防ぐためにＭｇを０．３５ｎｍ成膜することで、トンネル絶縁膜３１であるＭｇＯ層７０を形成する。
【００５０】
次に、図４の（Ｃ）に示すように、スパッタ法によりＭＴＪの上部強磁性金属層３３であるＣｏＦＢ層７１を１．４ｎｍ成膜する。ＣｏＦｅＢの組成比はターゲット組成の調整により、Ｃｏ：Ｆｅ：Ｂ＝２０:６０:２０（atomic %）になるよう調整する。
【００５１】
次に、図５の（Ａ）に示すように、スパッタ法により界面キャップ層４２であるＴａ層７３を、Ａｒガス、流量５０ｓｃｃｍの条件で供給しながら１ｎｍ成膜する。このようなＴａの成膜条件を用いることで、成膜ガスであるＡｒおよびＴａの、ＣｏＦｅＢ中への打ち込みが促進され、界面でミキシングが生じることで図５の（Ｂ）に示すような厚さが０．５ｎｍ以上の拡散制御層４１であるＣｏＦｅＢＴａ層７２が形成される。
【００５２】
次に、図５の（Ｃ）に示すように、スパッタ法により、拡散バッファ層４３であるＲｕ層７４を７ｎｍ、上部電極(TEL)であるＴａ層７５を８０ｎｍ成膜し，続けてＣＶＤ法によりハードマスク(SiO2)層７６を１００ｎｍ成膜する。
【００５３】
次に、図６の（Ａ）に示すように、ＭＴＪの上部電極(TEL)３５のレジストパターンを液浸のＡｒＦリソグラフィと３層レジストプロセスにより、直径５０ｎｍの円形に露光する。その後、ドライエッチングにより３層レジスト、ハードマスク、ＴＥＬ、ＭＴＪまでエッチングして下部電極(BEL)６５のＴａでストップさせる。なお、３層レジスト、ＳｉＯ２ハードマスク、ＴＥＬのエッチングは、ＭＲＡＭ素子以外の製造工程の技術が適用できるので、詳細な説明は省略する。上部の拡散バッファ４３（Ｒｕ層７４）から下部の拡散バッファ５３（Ｒｕ層６６）までのエッチングに関しては、エッチングガスとしてメタノール（CH3OH）を用いたエッチングを行い、エッチングストッパであるＴａにてエッチングを止める。エッチングが終了した段階で、ハードマスクであるＳｉＯ２はエッチングにより消滅しており、ＴＥＬのＴａが露出している。
【００５４】
次に、図６の（Ｂ）に示すように、層間絶縁膜であるＳｉＮ層７６を３０ｎｍ成膜し、続けて厚い層間絶縁膜であるＳｉＯ２層７７を１００ｎｍ成膜して平坦化を行う。その後、ＭＴＪ間を電気的に分離するため、ＢＥＬ６３−６５のレジストパターンを液浸のＡｒＦリソグラフィと３層レジストプロセスによりＭＴＪとＣｕプラグを覆う形で露光する。さらに、ドライエッチングにより３層レジスト、ＳｉＯ２、ＳｉＮ、ＢＥＬまでエッチングしてＢＥＬより下のＳｉＯ２でストップさせる。
【００５５】
その後は通常のＣｕデュアルダマシンプロセスとほぼ同様であり、図６の（Ｃ）に示すように層間絶縁膜であるＳｉＯ２を３００ｎｍ成膜し、ＣＭＰ法により平坦化を行う。さらに、トランジスタ等のコンタクトとしてビアが必要である部分にはビアを開口し、ＭＴＪの上部は配線部分のエッチングにより上部電極(TEL)を露出させ、Ｃｕを埋め込み、ＣＭＰで平坦化することで上部配線を形成する。その後のプロセスは特に本実施形態の素子に限ったものではなく、さらに上部のＣｕ配線およびＡｌパッドを形成すれば、ＭＲＡＭのＣＭＯＳへの混載が完成する。
【００５６】
図７は、図４から図６で説明した製造工程で作製されたＭＴＪを示す図である。
上記の製造工程で用いた材料、膜厚、条件などは最適な１例であって、これに限定されるものではない。
【００５７】
ＭｇＯ層７０の膜厚は０．６〜１．２ｎｍの範囲であれば良く、ＭｇＯの成膜方法は本実施例のように金属Ｍｇをスパッタ成膜後に酸化する方法でも、ＭｇＯターゲットを用いたダイレクトスパッタ法でも良い。また、本実施形態では上部強磁性金属電極３３のＣｏＦｅＢ層７１が磁化自由層、下部強磁性金属電極３２のＣｏＦｅＢ層６９が磁化固定層であるボトムピン構造を想定している。しかし、上下のＣｏＦｅＢ層６９、７１の膜厚は０．７〜１．８ｎｍの範囲であれば良く、磁化量の大小関係によっては下部のＣｏＦｅＢ層６９が磁化自由層であるトップピン構造でも良い。また、ＣｏＦｅＢの組成比も、上記の実施形態に限定されるものではない。
【００５８】
また、本実施形態では、拡散制御層としてＣｏＦｅＢＴａ層６８、７２を用いた。しかし、上部の拡散制御層であるＣｏＦｅＢＴａ層７２の膜厚が０．５ｎｍ以上１．０ｎｍ以下、下部の拡散制御層であるＣｏＦｅＢＴａ層６８の膜厚が０．２ｎｍ以上１．０ｎｍ以下であれば材料の組み合わせや組成比は限定されるものではない。
【００５９】
また、本実施形態では、界面キャップ（シード）層５２としてＴａ層６７を用いたが、その膜厚は１．０ｎｍ以下の範囲であれば良い。なお、ＣｏＦｅＢ層上に薄いＴａ層を成膜し、ミキシングによりＴａ膜厚が０ｎｍになった状態も含むものとする。また、本実施形態では、拡散バッファ層としてＲｕ層６６、７４を用いたが、その膜厚は自由に設定でき、材料もボロン（Ｂ）が粒界を含めて拡散できる材料であればその選択は自由である。
【００６０】
上記の例では、拡散制御層（ＣｏＦｅＢＴａ層６８，７２）、界面キャップ層（Ｔａ層６７，７３）および拡散バッファ層（Ｒｕ層６６、７４）は、図７のように、下部および上部強磁性金属電極（ＣｏＦｅＢ層６９，７１）の両側に設けた。しかし、拡散制御層、界面キャップ層および拡散バッファ層の積層は、強磁性金属電極の少なくとも一方にあれば良い。図８の（Ａ）は、拡散制御層（ＣｏＦｅＢＴａ層７２）、界面キャップ層（Ｔａ層７３）および拡散バッファ層（Ｒｕ層７４）の積層を、上部強磁性金属電極（ＣｏＦｅＢ層７１）のみの上部に設けた例を示す。
【００６１】
さらに、片側の強磁性金属電極のみに拡散制御層、界面キャップ層および拡散バッファ層の積層を設置する場合は、図８の（Ｂ）に示すように、磁化自由層にこの積層を設置し、磁化固定層は、薄いＴａ層を介して垂直磁化材料にて垂直磁化の固定をしてもよい。図８の（Ｂ）は、上部強磁性金属電極（ＣｏＦｅＢ層７１）にのみ上記の積層を設置し、下部強磁性金属電極（ＣｏＦｅＢ層６９）は、薄いＴａ層６７を介してＣｏ／ＰｄやＣｏ／Ｐｔなどの垂直磁化材料にて垂直磁化の固定をした例を示す。
【００６２】
振動試料型磁化測定装置（VSM）を使用して、実施形態のＭＴＪの特性評価を行った。振動試料型磁化測定装置を使用することにより、磁化の方向や飽和磁化量などの試料の物性値を簡単に測定することができ、試料の特性を定量的に評価することができる。
【００６３】
図９は、特性評価を行うために作製したＭＴＪの試料を示す図である。
この試料は、図９に示すように、ＳｉＯ２層９３上にＴａ／ＭｇＯ／ＣｏＦｅＢ／Ｔａ／Ｒｕという強磁性金属電極を片側のみ設置したものである。この試料は、ＣｏＦｅＢ層９４とＴａ層９５の界面に形成される拡散制御層の膜厚とＴａおよびＢに対する拡散防止能力を評価するものであり、強磁性金属が一層だけになるため、ＶＳＭによって簡単に磁化の方向や飽和磁化量などの物性値を調べることができる。
【００６４】
まず、試料について説明する。下地密着層であるＴａ層９２は５ｎｍ成膜した。トンネル絶縁膜であるＭｇＯ層９１は、実施形態と同様に、０．８ｎｍのＭｇを成膜した後で酸素雰囲気中にて３０秒酸化し、過酸化を防ぐために０．３５ｎｍのＭｇを成膜することで形成した。強磁性金属電極であるＣｏＦｅＢ層９４は、組成比をＣｏ：Ｆｅ：Ｂ＝２０：６０：２０(atomic %)に固定し、膜厚を段階的に異ならせた試料を作成した。界面キャップ層であるＴａ層９５は、ＣｏＦｅＢ層９４とのミキシング量を変化させるため、膜厚、成膜時のガスの種類およびガス流量を変化させて試料を作製した。拡散バッファ層については、Ｂの拡散が充分に行えるようにＲｕ層を３０ｎｍ成膜した。これらの積層構造をスパッタ装置中で連続成膜し、成膜後に真空アニール炉で３５０℃、２時間の条件で熱処理を行った。
【００６５】
図１０は、Ｔａ層９５の膜厚を１ｎｍに固定して、成膜ガスにＫｒとＡｒを用いた場合の、ＣｏＦｅＢ層９４の膜厚に対するＣｏＦｅＢの磁化量の変化を示す図である。いずれのガス種でも流量は５０ｓｃｃｍ（５０×１．６９×１０−４Ｐａ・ｍ３／ｓｅｃ＝８．４５×１０−３Ｐａ・ｍ３／ｓｅｃ）である。図１０で、縦軸の磁化量がゼロの場合の膜厚が、磁気的に不活性なＣｏＦｅＢとＴａのミキシングにより形成される拡散制御層の膜厚を示している。図１０から、成膜ガスを重いＫｒから軽いＡｒにすることで、ＣｏＦｅＢに打ち込まれるＡｒガスのエネルギーが増加して、ＣｏＦｅＢとＴａのミキシングが促進されることにより、拡散制御層の膜厚が大幅に増加していることが判明した。
【００６６】
図１１は、Ｔａ膜厚を１ｎｍに固定し、ＫｒとＡｒについてガス流量を変化させた場合の拡散制御層の膜厚を表の形で示す図である。ガス種が軽く、成膜ガス流量が少ないほど拡散制御層の膜厚が増加することが分かる。一般的に報告されている０．４５〜０．５ｎｍの磁気的不活性層に対して、ガス種と流量を最適化することにより、０．７３ｎｍという厚い拡散制御層が得られることが分かった。なお図１１の表の膜厚は熱処理後の結果であり、成膜直後における拡散制御層の膜厚は、より成膜条件依存性が強いと予想される。
【００６７】
図１２は、図１１の表と同様の条件でＴａ層７３の成膜時のガス種とガス流量を変えた場合に、垂直方向の飽和磁化量(Ms)とゼロ磁場における垂直方向の残留磁化(Mr)の比が、飽和磁化量(Ms)に対してどのように変化するかを示す図である。上記のように、ガス種と流量により拡散制御層の膜厚が変化するので、図１２は、比Mr/Msが拡散制御層の膜厚に対してどのように変化するかを示す図でもある。比Mr/Msが、ゼロに近い値から１００％に近い値に急激に変化し、その後１００％に近い値を維持することが望ましい。
【００６８】
図１２から、拡散制御層が厚い条件ほど、広い磁化範囲で比Mr/Msが大きくなることが分かる。したがって、拡散制御層を０．５ｎｍ以上に厚くして界面キャップ層であるＴａがＣｏＦｅＢ層中に拡散するのを防ぐことにより、３５０℃の熱処理後もＭｇＯ／ＣｏＦｅＢの界面垂直磁化の劣化が抑制されて良好な垂直磁化が得られることが分かった。
【００６９】
ただし良好な垂直磁化を得るためには、拡散制御層の最適化に加えて界面キャップ層の膜厚の最適化も必要である。図１３は、Ｔａの成膜ガスとしてＡｒガス、５０ｓｃｃｍを用い、Ｔａ層の膜厚を変化させた場合の比Mr/Msの変化を示す図である。図１３から、Ｔａの膜厚が５ｎｍと厚い場合に、垂直磁化特性が劣化していることが分かる。
【００７０】
なお、図１４は、Ｔａ層の成膜条件による拡散制御層の膜厚変化を表の形で示す図である。図１４から、Ｔａ層の膜厚が５ｎｍの場合の拡散制御層は充分に厚い、つまり、拡散制御層が厚くても界面キャップ層が厚い場合は良い特性が得られないことが分かる。
【００７１】
この原因を調べるため、Ａｒガス、５０ｓｃｃｍの条件で成膜した１ｎｍのＴａ層と、５ｎｍのＴａ層のサンプルのＳＩＭＳ分析を行った。図１５は、その結果を示す。図１５は、Ｔａ層の膜厚によるＢ拡散プロファイルの変化を示す図であり、図の右側が下地で、ＳｉＯ２／Ｔａ／ＭｇＯ／ＣｏＦｅＢ／Ｔａ／Ｒｕの順で層配置され、ＭｇＯのピークを深さ(Depth)０ｎｍの位置に設定している。
【００７２】
図１５から明らかなように、１ｎｍのＴａ層の場合は界面キャップ層として残っているＴａ層の膜厚が非常に薄いため、ＣｏＦｅＢ層中のＢが拡散制御層および界面キャップ層を通過して、拡散バッファ層であるＲｕ中まで拡散していることが分かる。一方、Ｔａ層の膜厚が５ｎｍの場合には、界面キャップ層であるＴａの残膜が厚いため、Ｔａ自身がＢに対する拡散バリアとして機能する結果、Ｒｕ中へのＢ拡散は生じていないことが分かる。
【００７３】
これらの実験結果から、拡散制御層はＢを容易に拡散させるが、界面キャップ層であるＴａ層中のＢ拡散は容易ではなく、界面キャップ層が厚い場合にはＣｏＦｅＢ層中のＢが拡散バッファ層へ到達できないことが分かった。この場合、ＣｏＦｅＢ中のＢ残留濃度が高いため、ＣｏＦｅＢが結晶化しにくいことに加え、ＭｇＯ／ＣｏＦｅＢ界面においてもＢ濃度が高くなり、ＦｅとＯの軌道混成により生じる界面垂直磁化の発現を阻害している可能性が考えられる。したがって，熱処理後のTa残膜としては０ｎｍ（すなわちＣｏＦｅＢとＴａが完全に反応した状態）から１ｎｍ以下が好ましいといえる。この場合、成膜時のＴａ層の膜厚としては０．５ｎｍから１．８ｎｍの範囲であることが重要である。
【００７４】
以上の結果をまとめると、界面垂直磁化の耐熱性を向上させるためには、次の３点が重要であることが分かった。
【００７５】
（１）界面キャップ層のＴａがＭｇＯ／ＣｏＦｅＢ界面へ拡散することを防ぐため、拡散制御層の膜厚を０．５ｎｍ以上にする。拡散制御層をＣｏＦｅＢとＴａのミキシングにより形成する場合には、Ｔａ成膜時のガスとして軽いガス種（Ａｒなど）と低流量(50 sccm以下)の条件が望ましい。
【００７６】
（２）界面キャップ層のＴａ層の膜厚が厚いと、強磁性金属電極中のＣｏＦｅＢのＢがこのＴａを拡散できずにＣｏＦｅＢ中に留まりやすいため、ＣｏＦｅＢが結晶化しにくいことに加え、ＭｇＯ／ＣｏＦｅＢにおける界面垂直磁化の発現を阻害する可能性がある。したがって、界面キャップ層の膜厚は、少なくとも５ｎｍ以下、望ましくは１ｎｍ以下にする。
【００７７】
（３）拡散制御層および界面キャップ層を通過したＢを蓄えておく層が必要であるため、Ｒｕなどの拡散バッファ層を成膜しておくことが必要である。
【００７８】
以上説明したように、ＣｏＦｅＢ層とＴａ層の界面に拡散制御層（ＣｏＦｅＢＴａ層）を設け、界面キャップ層（Ｔａ層）の薄膜化と拡散バッファ層（Ｒｕ層）の設置により以下の効果があることが明らかになった。
【００７９】
（１）拡散制御層によりＴａのＣｏＦｅＢ層中への拡散が抑制される結果、ＭｇＯ／ＣｏＦｅＢ構造における界面垂直磁化の耐熱性が向上し、ＣＭＯＳ混載に必要な３５０℃の熱処理後も充分に広い磁化範囲で磁化の垂直化が可能となった。
【００８０】
（２）界面キャップ層と拡散バッファ層の設置により、ＣｏＦｅＢ層中のＢが拡散制御層と界面キャップ層を拡散して拡散バッファ層へ抜けることで、熱処理後のＣｏＦｅＢ層中のＢ濃度が減少して、結果として界面垂直磁化の発現が容易となった。
【００８１】
これらの効果により、耐熱性が高く、かつ結晶性の良い界面垂直ＭＴＪを作製できる。
【００８２】
図１６は、これまで説明したＭＴＪを有する実施形態の界面垂直磁化型ＳＴＴ−ＭＲＡＭを、ＣＭＯＳ回路に混載した半導体装置のブロック図である。
図１６に示すように、半導体装置（チップ）１００は、ＭＲＡＭ１２０と、ＭＲＡＭ１２０以外のＣＭＯＳ回路部１１０と、を有する。ＣＭＯＳ回路部１１０は、例えば、プロセッサ等のロジック回路部１１１、アナログ回路部１１２、電源回路等を有する。
【００８３】
図１７は、ＭＲＡＭ１２０のブロック図である。
図１７に示すように、ＭＲＡＭ１２０は、メモリセルアレイ２０１、ロウデコーダ２０２、コラムデコーダ２０３、選択スイッチ列２０４、ライトアンプ２０５、センスアンプ２０６、データＩ／Ｏ部２０７および制御部２０８を有する。ロウデコーダ２０２、コラムデコーダ２０３、データＩ／Ｏ部２０７および制御部２０８は、ＣＭＯＳ回路部１１０からのアドレス信号、入出力データおよび制御信号を受け、メモリセルアレイ２０１にアクセスする。ＭＲＡＭ１２０の構成および動作については広く知られているので、説明は省略する。
【００８４】
図１６に示した半導体装置１００に搭載されたＭＲＡＭ１２０は、ＣＭＯＳ回路部１１０の製造に適用される３５０℃以上の高温が印加されるプロセスで製造される。ＭＲＡＭ１２０のＭＴＪは、実施形態で説明した構造を有し、説明した製造工程で製造されるので、３５０℃以上の耐熱性を有し、３５０℃以上の高温が印加されても性能は劣化しない。
【００８５】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００８６】
１２    可変抵抗素子
３０    ＭＴＪ（磁気トンネル接合）(Magnetic Tunnel Junction)
３１    トンネル絶縁膜
３２    下部強磁性金属電極
３３    上部強磁性金属電極
４１、５１    拡散制御層
４２、５２    界面キャップ層
４３、５３    拡散バッファ層
【図１】
0005895610.tif 000002
【図２】
0005895610.tif 000003
【図３】
0005895610.tif 000004
【図４】
0005895610.tif 000005
【図５】
0005895610.tif 000006
【図６】
0005895610.tif 000007
【図７】
0005895610.tif 000008
【図８】
0005895610.tif 000009
【図９】
0005895610.tif 000010
【図１０】
0005895610.tif 000011
【図１１】
0005895610.tif 000012
【図１２】
0005895610.tif 000013
【図１３】
0005895610.tif 000014
【図１４】
0005895610.tif 000015
【図１５】
0005895610.tif 000016
【図１６】
0005895610.tif 000017
【図１７】
0005895610.tif 000018