(57)【特許請求の範囲】
【請求項１】
設計対象回路のレイアウト領域を区切り作成された複数の部分領域のそれぞれに配置されている配線のエッチングによるずれ幅の予測値を、前記複数の部分領域のそれぞれにおける、前記配線の密度、前記配線の周囲長および、前記複数の部分領域のそれぞれに影響を与える前記複数の部分領域のうちの他の部分領域との距離に基づき算出し、算出した前記予測値を用いて前記密度を再計算する算出部と、
前記算出部が再計算した前記密度と、予め設定された前記密度の閾値との関係に応じて前記密度を変更する変更部と、
を有することを特徴とする設計支援装置。
【請求項２】
前記変更部は、前記複数の部分領域のそれぞれに含まれるダミー配線の密度を変更することを特徴とする請求項１記載の設計支援装置。
【請求項３】
前記算出部は、前記複数の部分領域のそれぞれの面積、前記周囲長、および前記密度から前記複数の部分領域のそれぞれに含まれる実配線の配線幅の平均値を算出し、算出した前記平均値と前記予測値とを用いて前記密度を再計算することを特徴とする請求項１記載の設計支援装置。
【請求項４】
前記変更部は、前記密度と前記閾値との差分が所定値以上である場合、前記密度を上げ、前記密度の閾値との差分が所定値以下である場合、前記密度を下げることを特徴とする請求項１記載の設計支援装置。
【請求項５】
コンピュータが、
設計対象回路のレイアウト領域を区切り作成された複数の部分領域のそれぞれに配置されている配線のエッチングによるずれ幅の予測値を、前記複数の部分領域のそれぞれにおける、前記配線の密度、前記配線の周囲長および、前記複数の部分領域のそれぞれに影響を与える前記複数の部分領域のうちの他の部分領域との距離に基づき算出し、
算出した前記予測値を用いて前記密度を再計算し、
再計算した前記密度と、予め設定された前記密度の閾値との関係に応じて前記密度を変更する、
ことを特徴とする設計支援方法。
【請求項６】
コンピュータに、
設計対象回路のレイアウト領域を区切り作成された複数の部分領域のそれぞれに配置されている配線のエッチングによるずれ幅の予測値を、前記複数の部分領域のそれぞれにおける、前記配線の密度、前記配線の周囲長および、前記複数の部分領域のそれぞれに影響を与える前記複数の部分領域のうちの他の部分領域との距離に基づき算出し、
算出した前記予測値を用いて前記密度を再計算し、
再計算した前記密度と、予め設定された前記密度の閾値との関係に応じて前記密度を変更する、
処理を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は設計支援装置、設計支援方法およびプログラムに関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化や多層配線化にともなって各層での平坦性が求められている。具体的には、半導体デバイス製造における配線工程において銅メッキ等が施された基板表面上を、ＣＭＰ（Chemical Mechanical Polishing）技術等により研磨して均一に平坦化させることが品質向上の点で重要となっている。
【０００３】
ところで、半導体デバイス全体における、部分領域の配線の配線密度およびエッジ長（配線の周囲長）は、その部分領域内の配線パターンに応じてそれぞれ異なる。例えば、部分領域の１辺の長さに比べて配線幅の小さい配線が複数形成される場合には、他の部分領域に比べて配線のエッジ長は大きくなる傾向にある。一方で、配線幅の大きい配線が形成される場合には、他の部分領域に比べて配線のエッジ長は小さくなる傾向にある。配線後における各部分領域の配線のエッジ長が大きくばらついてしまうと、研磨後の基板表面の凹凸が増大し、半導体デバイスの性能劣化を招いてしまうことが知られている。このため、各部分領域の配線の配線密度およびエッジ長を一定の範囲内に抑え、研磨後の基板表面の凹凸差を低減させる試みが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１１２４４号公報
【特許文献２】特開２００４−８８１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
各部分領域の配線の配線密度およびエッジ長を一定の範囲内に抑えるため、各部分領域の配線の配線密度およびエッジ長の最大値を制限し、さらに、配線のレイアウト後において、配線の配線密度が小さい部分領域にダミー配線を挿入することにより、各部分領域の配線の配線密度およびエッジ長の最小値を制限する方法を考える。
【０００６】
この方法では、エッチングにより配線の高さや幅がばらつくと、配線密度およびエッジ長のいずれか一方または両方が最大値または最小値の範囲外になってしまうおそれがある。
【０００７】
１つの側面では、本発明は、エッチングによる配線の高さや幅のばらつきを低減させることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、開示の設計支援装置が提供される。この設計支援装置は、算出部と、変更部とを有している。
算出部は、設計対象回路のレイアウト領域を区切り作成された各部分領域それぞれに配置されている配線のエッチングによるずれ幅の予測値を、各部分領域の配線の密度、配線の周囲長および部分領域に影響を与える他の部分領域との距離に基づき算出し、算出した予測値を用いて各部分領域それぞれの配線の密度を再計算する。
【０００９】
変更部は、算出部が再計算した配線の密度と、予め設定された密度の閾値との関係に応じて配線の密度を変更する。
【発明の効果】
【００１０】
１態様では、エッチングによる配線の高さや幅のばらつきを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の設計支援装置を示す図である。
【図２】第２の実施の形態の設計支援装置のハードウェア構成を示す図である。
【図３】第２の実施の形態の設計支援装置の機能を示すブロック図である。
【図４】ダミー配線の挿入方法の一例を説明する図である。
【図５】部分領域データ記憶部に記憶されているデータの一例を示す図である。
【図６】予測部の処理を説明する図である。
【図７】ダミー変更部の処理を説明する図である。
【図８】設計支援装置の処理を示すフローチャートである。
【図９】危険度算出処理を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、実施の形態の設計支援装置を、図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は、第１の実施の形態の設計支援装置を示す図である。
【００１３】
第１の実施の形態の設計支援装置（コンピュータ）１は、部分領域作成部１ａと、算出部１ｂと、変更部１ｃとを有している。部分領域作成部１ａ、算出部１ｂ、変更部１ｃは、設計支援装置１が有するＣＰＵ（Central Processing Unit）が備える機能により実現することができる。
【００１４】
部分領域作成部１ａは、設計対象の半導体集積回路２のレイアウト領域を区切って複数部分領域に分割する。
図１において、半導体集積回路２は、メッシュ状に区切られた複数の部分領域２ａに分割されている。部分領域２ａは、１辺の長さがｘ［μｍ］の正方領域である。複数の部分領域２ａのうち、１つの部分領域２ａには、配線幅がｐ［μｍ］の実配線ｗ１、およびダミー配線ｗ２が形成されている。ダミー配線とは、実配線とは異なり、電気信号の伝達とは無関係のダミーのメタル配線である。ダミー配線の形状は、任意に設定可能であり、例えば、図１に示す矩形以外にも三角形、円形等であってもよい。なお、ダミー配線の挿入方法については、第２の実施の形態にて詳述する。
【００１５】
部分領域２ａのエッジ長（配線の周囲長）は、実配線ｗ１のエッジ長：２ｘ［μｍ］と、ダミー配線ｗ２のエッジ長：（ｐ＋２ｑ）［μｍ］とを加算した値：（２ｘ＋ｐ＋２ｑ）［μｍ］である。
【００１６】
算出部１ｂは、各部分領域２ａに配置されている配線のエッチングによるずれ幅（ばらつき幅）の予測値を、部分領域２ａそれぞれの配線の密度、エッジ長および部分領域２ａに影響を与える他の部分領域２ａとの距離に基づき算出し、算出したずれ幅の予測値を用いて部分領域２ａ内の配線の密度を再計算する。
【００１７】
具体的には、算出部１ｂは、部分領域２ａの面積、部分領域２ａ内の配線のエッジ長、および配線密度から部分領域２ａ内の配線幅の平均値を算出する。なお、配線幅の平均値を算出する具体的な式は、第２の実施の形態にて詳述する。そして算出部１ｂは、算出した平均値と予測値とを用いて部分領域２ａ内の配線の密度を再計算する。配線幅の平均値を算出し、密度の再計算に用いることにより、演算量を減らすことができる。
【００１８】
変更部１ｃは、算出部１ｂが再計算した配線の密度と、予め設定された密度の閾値との関係に応じて部分領域２ａ内の配線の密度を変更する。具体的には、変更部１ｃは、算出部１ｂが再計算した配線の密度と閾値との差分が所定値以上である場合、部分領域２ａ内のダミー配線の密度を上げる。図１には、ダミー配線ｗ２より密度が高いダミー配線ｗ２ａが配置された部分領域２ａを示している。また、変更部１ｃは、密度の閾値との差分が所定値以下である場合、部分領域２ａ内のダミー配線の密度を下げる。図１には、ダミー配線ｗ２より密度が低いダミー配線ｗ２ｂが配置された部分領域２ａを示している。
【００１９】
算出部１ｂは、変更部１ｃによって変更された各部分領域２ａについて、再度、配線の密度を再計算し、変更部１ｃが前述した処理を行い、各部分領域２ａのダミー配線の密度を変更する。そして、例えば、変更部１ｃが配線の密度を変更する部分領域２ａがなくなれば、設計支援装置１は、処理を終了する。
【００２０】
設計支援装置１によれば、算出部１ｂが、エッチングによる配線のずれ幅を算出し、ずれ幅を用いて配線の密度を再計算した。そして、変更部１ｃが、再計算された配線の密度と、予め設定された密度の閾値との関係に応じて配線の密度を変更した。これにより、エッチング工程での配線幅のばらつきを考慮した密度、およびエッジ長の配線がなされた半導体集積回路２の設計データが得られる。従って、エッチングにより配線の密度およびエッジ長が最大値または最小値の範囲外になる可能性を抑制し、エッチングによる各部分領域間の配線の高さや幅のばらつきを低減させることができる。
【００２１】
なお、ダミー配線の密度を変更する際に、各部分領域２ａの配線のエッジ長を考慮することとしてもよい。具体的には、変更部１ｃは、部分領域２ａのエッジ長と、予め設定されたエッジ長に関する閾値との差分以上であるか否かを判断する。
【００２２】
以下、第２の実施の形態において、開示の設計支援装置をより具体的に説明する。
＜第２の実施の形態＞
図２は、第２の実施の形態の設計支援装置のハードウェア構成を示す図である。
【００２３】
設計支援装置１０は、ＣＰＵ１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０８を介してＲＡＭ（Random Access Memory）１０２と複数の周辺機器が接続されている。
【００２４】
ＲＡＭ１０２は、設計支援装置１０の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に使用する各種データが格納される。
【００２５】
バス１０８には、ハードディスクドライブ（ＨＤＤ:Hard Disk Drive）１０３、グラフィック処理装置１０４、入力インタフェース１０５、ドライブ装置１０６、および通信インタフェース１０７が接続されている。
【００２６】
ハードディスクドライブ１０３は、内蔵したディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ハードディスクドライブ１０３は、設計支援装置１０の二次記憶装置として使用される。ハードディスクドライブ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、二次記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。
【００２７】
グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ１０４ａの画面に表示させる。モニタ１０４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や、液晶表示装置等が挙げられる。
【００２８】
入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号をＣＰＵ１０１に送信する。なお、マウス１０５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、例えばタッチパネル、タブレット、タッチパッド、トラックボール等が挙げられる。
【００２９】
ドライブ装置１０６は、例えば、光の反射によって読み取り可能なようにデータが記録された光ディスクや、ＵＳＢ（Universal Serial Bus）メモリ等の持ち運び可能な記録媒体に記録されたデータの読み取りを行う。例えば、ドライブ装置１０６が光学ドライブ装置である場合、レーザ光等を利用して、光ディスク２００に記録されたデータの読み取りを行う。光ディスク２００には、Ｂｌｕ−ｒａｙ（登録商標）、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
【００３０】
通信インタフェース１０７は、ネットワーク５０に接続されている。通信インタフェース１０７は、ネットワーク５０を介して、他のコンピュータまたは通信機器との間でデータを送受信する。
【００３１】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
図２に示すようなハードウェア構成の設計支援装置１０内には、以下のような機能が設けられる。
【００３２】
図３は、第２の実施の形態の設計支援装置の機能を示すブロック図である。
設計支援装置１０は、部分領域データ作成部１１と、部分領域データ記憶部１２と、予測部１３と、算出部１４と、ダミー変更部１５と、出力部１６と、ダミー配線情報記憶部１７とを有している。
【００３３】
部分領域データ作成部１１は、設計対象の半導体集積回路に関する回路データに基づいて、半導体集積回路のレイアウト領域をメッシュ状に区切って複数の部分領域に分割する。部分領域の一辺の大きさは、例えば１０μｍ〜４０μｍ程度である。回路データは、半導体集積回路のネットリストやフロアプランデータを含む電子データである。この回路データは、不図示の外部装置から取得することとしてもよく、また、ユーザの操作入力、不図示のデータベースやライブラリからの抽出によって取得することとしてもよい。また、分割する部分領域の形状や寸法等は、例えば、図２に示したキーボード１０５ａやマウス１０５ｂ等をユーザが操作することで任意に設定可能である。
【００３４】
次に、部分領域データ作成部１１は、部分領域毎の実配線の配線密度（銅密度）およびエッジ長を算出する。具体的には、部分領域データ作成部１１は、例えば、レイアウトデータに基づいて、部分領域毎の配線密度およびエッジ長を算出することができる。レイアウトデータとは、例えば、ＧＤＳＩＩデータ等のマスクパターンを記述するためのバイナリ形式の電子データである。また、実配線の配線密度とは、例えば、部分領域の表面積に対する該部分領域に形成されている配線の表面積の割合である。実配線のエッジ長とは、実配線の周囲長である。
【００３５】
次に、部分領域データ作成部１１は、算出したエッジ長に基づいて、配線密度の低い部分領域にダミー配線を挿入する。なお、これらダミー配線に関する情報は、複数種類のダミー配線を保持するダミー配線情報記憶部１７に記憶されている。
【００３６】
以下、ダミー配線の挿入方法の一例を説明する。
部分領域データ作成部１１は、部分領域に挿入するダミー配線の配線密度、およびエッジ長を求める。このあと、部分領域データ作成部１１は、ダミー配線情報記憶部１７から、求めた配線密度およびエッジ長に応じたダミー配線を抽出し、部分領域の空き領域に挿入する。
【００３７】
図４は、ダミー配線の挿入方法の一例を説明する図である。
部分領域データ作成部１１は、部分領域８００に形成されている実配線の配線位置を特定し、特定された配線位置を塗りつぶす。このあと、デザインルール等に従って最低限必要となる配線とダミー配線との間の最低必要間隔位置を特定し、特定された最低必要間隔位置を塗りつぶす。このあと、既に塗りつぶされた領域を除く空き領域のうち、ダミー配線を挿入する挿入位置を特定し、特定された挿入位置を塗りつぶす。
【００３８】
このとき、個々のダミー配線が重ならないように挿入位置を特定する。最後に、部分領域データ作成部１１は、部分領域８００のダミー配線の挿入位置にダミー配線を挿入する。これにより、各部分領域の配線密度およびエッジ長を一定値以内に抑え、研磨後における基板表面の平坦性をある程度向上させることができる。
【００３９】
なお、ダミー配線の挿入時には、部分領域の配線密度が、予め設定された配線密度に関する制限値以上であるか否かを判断し、制限値以上である部分領域にはダミー配線を挿入しないようにしてもよい。
【００４０】
部分領域データ作成部１１は、各部分領域の実配線の配線密度およびエッジ長の算出結果、並びにダミー配線の配線密度等を部分領域データ記憶部１２に記憶する。
図５は、部分領域データ記憶部に記憶されているデータの一例を示す図である。
【００４１】
図５では、半導体集積回路のレイアウト領域をｎ個の部分領域に分割した場合を例に挙げて説明する。
図５において、テーブル１２ａには、部分領域ＩＤ、Ｄｅｎｓ、ｄｕｍｍｙＤｅｎｓ、ｅｄｇｅＬｅｎｇｔｈ、ｄｕｍｍｙＡｒｅａ、ｄｅｌｔａＷｉｄｔｈ、Ｄｅｎｓ２、ｅｄｇｅＬｅｎｇｔｈ２、Ｄｕｍｍｙ変更データ、ｌａｙｅｒ、ｘ座標、ｙ座標の欄が設けられている。横方向に並べられた情報同士が互いに関連づけられている。これらの各欄の情報のうち、部分領域ＩＤ、Ｄｅｎｓ、ｄｕｍｍｙＤｅｎｓ、ｅｄｇｅＬｅｎｇｔｈ、ｄｕｍｍｙＡｒｅａ、Ｄｕｍｍｙ変更データ、ｌａｙｅｒ、ｘ座標、ｙ座標は、部分領域データ作成部１１が作成するデータであり、ｄｅｌｔａＷｉｄｔｈ、Ｄｅｎｓ２、ｅｄｇｅＬｅｎｇｔｈ２は、予測部１３、および算出部１４が作成するデータである。
【００４２】
部分領域ＩＤの欄には、各部分領域を識別するＩＤが設定されている。
Ｄｅｎｓの欄には、実配線およびダミー配線の配線密度［％］を表わす情報が設定されている。
【００４３】
ｄｕｍｍｙＤｅｎｓの欄には、ダミー配線の配線密度を表す情報が設定されている。
ｅｄｇｅＬｅｎｇｔｈの欄には、実配線およびダミー配線のエッジ長［μｍ］を表す情報が設定されている。
【００４４】
ｄｕｍｍｙＡｒｅａの欄には、挿入したダミー配線の位置を識別する情報が設定されている。
ｄｅｌｔａＷｉｄｔｈの欄には、配線のエッチングによる配線のずれ幅［μｍ］が設定される。ずれ幅の算出方法については、後述する。
【００４５】
Ｄｅｎｓ２の欄には、ずれ幅を考慮した実配線の銅密度とダミー配線の銅密度との和を表す情報が設定される。
ｅｄｇｅＬｅｎｇｔｈ２の欄には、ずれ幅を考慮した実配線のエッジ長とダミー配線のエッジ長との和を表す情報が設定される。
【００４６】
Ｄｕｍｍｙ変更データの欄には、どのダミー配線を使用しているかを示す情報が設定される。
ｌａｙｅｒの欄には、半導体集積回路のレイヤを識別する番号が記載される。
【００４７】
ｘ座標の欄には、当該部分領域のｘ座標が設定される。ｙ座標の欄には、当該部分領域のｙ座標が設定される。
予測部１３は、各部分領域に配置されている配線のエッチングによるずれ幅の予測値を求める。
【００４８】
図６は、予測部の処理を説明する図である。
図６では、部分領域ＩＤと符号を一致させて説明している。例えば、部分領域ＩＤがＡ−１の部分領域を部分領域Ａ−１と表記する。
【００４９】
予測部１３は、処理対象の部分領域Ａ−ｉ、および部分領域Ａ−ｉに影響を与える距離内の全ての部分領域の銅密度（ｄ）、エッジ長（ｅ）、および部分領域Ａ−ｉの中心部からの距離（ｒ）を用いた予測式ｆ（ｄ，ｅ，ｒ）を用いて配線のずれ幅の予測値ｗ（ｄｅｌｔａＷｉｄｔｈ）を算出する。予測式は、例えば、下記式（１）となる。
【００５０】
ｗ＝Σ（ａ1ｄb1＋ａ2ｅb2）・・・（１）
ここで、ａ1、ａ2、ｂ1、ｂ2は、いずれもキャリブレーションパラメータである。Σは、距離ｒ内に位置する部分領域である。
【００５１】
予測部１３は、部分領域Ａ−ｉのずれ幅の予測値ｗを算出し、テーブル１２ａのｄｅｌｔａＷｉｄｔｈの欄に記憶する。
なお、図６では、部分領域Ａ−ｉのずれ幅の予測値ｗを算出する場合を説明したが、予測部１３は部分領域Ａ−１〜Ａ−ｎについて式（１）を用いてずれ幅の予測値ｗを算出する。
【００５２】
予測部１３は、算出したずれ幅の予測値ｗをテーブル１２ａに追加する。
算出部１４は、予測部１３が算出したずれ幅の予測値ｗに応じて部分領域それぞれの配線の密度を再計算する。具体的には、算出部１４は、ずれ幅の予測値ｗを考慮した実配線の銅密度とダミー配線の銅密度との和（Ｄｅｎｓ２）、およびずれ幅の予測値ｗを考慮した実配線のエッジ長とダミー配線のエッジ長との和（ｅｄｇｅＬｅｎｇｔｈ２）を求める。
【００５３】
次に、算出部１４は、求めたＤｅｎｓ２、およびｅｄｇｅＬｅｎｇｔｈ２を用いて危険度を算出する。この危険度は、配線の密度およびエッジ長が、予め定めた望ましい範囲からはみ出す危険性を示す指標となるものである。以下、危険度の算出方法を説明する。
【００５４】
算出部１４は、テーブル１２ａに記載されている各部分領域の配線の密度、およびエッジ長から実配線の平均配線幅を求める。
この平均配線幅は、平均配線幅＝２×（部分領域の辺の長さ）2×Ｄｅｎｓ１／エッジ長で求めることができる。ここでＤｅｎｓ１は、各部分領域内の実配線の密度であり、Ｄｅｎｓ１＝Ｄｅｎｓ−ｄｕｍｍｙＤｅｎｓで求めることができる。
【００５５】
次に、算出部１４は、配線のずれ幅の予測値ｗに応じて各部分領域内の実配線とダミー配線の密度を変更する。実配線の変更後の密度は、変更後の密度＝元の密度×（平均配線幅＋ずれ幅の予測値ｗ）／平均配線幅で求めることができる。また、ダミー配線の変更後の密度は、事前に計算しておく。
【００５６】
算出部１４は、実配線とダミー配線それぞれの変更後の密度の和を求め、Ｄｅｎｓ２を求める。また、算出部１４は、ｅｄｇｅＬｅｎｇｔｈ２についてもＤｅｎｓ２と同様の方法で求めることができる。
【００５７】
次に、算出部１４は、設定した第１の閾値と密度との差分を第１の危険度として抽出し、設定した第２の閾値とエッジ長との差分を第２の危険度として抽出する。第１の閾値、および第２の閾値は、設計者が任意の値に決定することができる。例えば、第１の閾値２０％、変更後の密度が１５．４％の場合は、第１の危険度は４．６となる。
【００５８】
図７は、ダミー変更部の処理を説明する図である。
図７に示す部分領域Ａ−ｉには、実配線Ｒ１、および複数のダミー配線Ｄ１が配置されている。図７では、部分領域Ａ−ｉに配置されているダミー配線Ｄ１を斜線の矩形で示している。ダミー変更部１５は、算出部１４が決定した部分領域毎の第１の危険度、および第２の危険度を用いて部分領域Ａ−ｉに挿入されたダミー配線を変更するか否かを決定する。すなわち、ダミー変更部１５は、部分領域Ａ−ｉにおける第１の危険度と第２の危険度とのいずれか一方が、１未満である場合は、当該部分領域Ａ−ｉに挿入されているダミー配線Ｄ１の少なくとも１つを、密度の低いダミー配線Ｄ２に変更する。これにより、当該部分領域Ａ−ｉ内の実配線Ｒ１とダミー配線の密度の和の値が小さくなる。他方、ダミー変更部１５は、第１の危険度と第２の危険度とのいずれか一方が、５より大きい場合は、当該部分領域Ａ−ｉに挿入されているダミー配線Ｄ１の少なくとも１つを、密度の高いダミー配線Ｄ３に変更する。これにより、当該部分領域Ａ−ｉ内の実配線Ｒ１とダミー配線の密度の和の値が大きくなる。なお、ダミー配線Ｄ１を変更する際の基準となる値（１未満、５より大きい）は、一例であり、設計者が任意の値に決定することができる。
【００５９】
出力部１６は、判断結果に応じてダミー変更部１５によってダミー配線が変更された部分領域に関するデータを出力する。具体的には、出力部１６は、挿入対象領域の空き領域にダミー配線が挿入された挿入結果を表わすレイアウトデータ（ＧＤＳＩＩデータ等）を出力する。
【００６０】
次に、設計支援装置１０の処理を、フローチャートを用いて説明する。
図８は、設計支援装置の処理を示すフローチャートである。
［ステップＳ１］  部分領域データ作成部１１は、検証対象の半導体集積回路の各レイヤの各部分領域の実配線の配線密度およびエッジ長の算出結果、並びにダミー配線の配線密度等を部分領域データ記憶部１２に記憶する。その後、ステップＳ２に遷移する。
【００６１】
［ステップＳ２］  予測部１３は、未処理のレイヤを１つ選択する。その後、ステップＳ３に遷移する。
［ステップＳ３］  予測部１３は、エッチングによる配線のずれ幅の予測値ｗを、予測式（１）を用いて算出する。その後、ステップＳ４に遷移する。
【００６２】
［ステップＳ４］  算出部１４は、終了条件を満たすか否かを判断する。終了条件は、例えば、（１）部分領域Ａ−１〜Ａ−ｎの中で第１の危険度および第２の危険度が１未満または５より大きい部分領域の割合が所定値以下である、（２）ステップＳ７またはステップＳ９の条件を満たさない部分領域が存在するが、全てのダミー配線を挿入してステップＳ５〜Ｓ１１に示す処理を実行した、（３）ステップＳ３〜Ｓ１１の処理を所定回数繰り返した、等が挙げられる。終了条件を満たす場合（ステップＳ４のＹｅｓ）、ステップＳ１２に遷移する。終了条件を満たさない場合（ステップＳ４のＮｏ）、ステップＳ５に遷移する。
【００６３】
［ステップＳ５］  算出部１４は、部分領域を１つ選択する。その後、ステップＳ６に遷移する。
［ステップＳ６］  算出部１４は、危険度算出処理を行う。その後、ステップＳ７に遷移する。なお、危険度算出処理については後述する。
【００６４】
［ステップＳ７］  算出部１４は、ステップＳ６にて算出した第１の危険度と第２の危険度とのいずれか一方が、１未満であるか否かを判断する。第１の危険度と第２の危険度とのいずれか一方が、１未満である場合（ステップＳ７のＹｅｓ）、ステップＳ８に遷移する。第１の危険度と第２の危険度との両方が１以上である場合（ステップＳ７のＮｏ）、ステップＳ９に遷移する。
【００６５】
［ステップＳ８］  ダミー変更部１５は、当該部分領域のダミー配線を低密度に変更する。その後、ステップＳ１１に遷移する。
［ステップＳ９］  算出部１４は、ステップＳ６にて算出した第１の危険度と第２の危険度とのいずれか一方が、５より大きいか否かを判断する。第１の危険度と第２の危険度とのいずれか一方が、５より大きい場合（ステップＳ９のＹｅｓ）、ステップＳ１０に遷移する。第１の危険度と第２の危険度との両方が５以下である場合（ステップＳ９のＮｏ）、ステップＳ１１に遷移する。
【００６６】
［ステップＳ１０］  ダミー変更部１５は、当該部分領域のダミー配線を高密度に変更する。その後、ステップＳ１１に遷移する。
［ステップＳ１１］  算出部１４は、未処理の部分領域が存在するか否かを判断する。未処理の部分領域が存在する場合（ステップＳ１１のＹｅｓ）、ステップＳ４に遷移する。未処理の部分領域が存在しない場合（ステップＳ１１のＮｏ）、ステップＳ２に遷移する。
【００６７】
［ステップＳ１２］  算出部１４は、検証対象の半導体集積回路の全てのレイヤについてステップＳ３〜Ｓ１１の処理を実行したか否かを判断する。設計対象の半導体集積回路の全てのレイヤについてステップＳ３〜Ｓ１１の処理を実行した場合（ステップＳ１２のＹｅｓ）、出力部１６が、ダミー変更部１５によってダミー配線が変更された部分領域、および変更されたダミー配線の識別データを出力する。その後、図８の処理を終了する。ステップＳ３〜Ｓ１１の処理を実行していないレイヤが存在する場合（ステップＳ１２のＮｏ）、ステップＳ２に遷移して未処理のレイヤを選択し、ステップＳ３以降の処理を引き続き実行する。
【００６８】
次に、ステップＳ６の危険度算出処理を説明する。
図９は、危険度算出処理を示すフローチャートである。
［ステップＳ６ａ］  算出部１４は、ステップＳ５にて選択した部分領域の平均配線幅を算出する。その後、ステップＳ６ｂに遷移する。
【００６９】
［ステップＳ６ｂ］  算出部１４は、ステップＳ６ａにて算出した平均配線幅を用いてステップＳ５にて選択した部分領域の実配線の密度、およびダミー配線の密度を算出する。その後、ステップＳ６ｃに遷移する。
【００７０】
［ステップＳ６ｃ］  算出部１４は、第１の危険度を算出する。その後、ステップＳ６ｄに遷移する。
［ステップＳ６ｄ］  算出部１４は、ステップＳ６ａにて算出した平均配線幅を用いてステップＳ５にて選択した部分領域の実配線のエッジ長、およびダミー配線のエッジ長を算出する。その後、ステップＳ６ｅに遷移する。
【００７１】
［ステップＳ６ｅ］  算出部１４は、第２の危険度を算出する。その後、図９の処理を終了する。なお、ステップＳ６ｂ〜６ｅの処理の順番は、図９に示したものに限定されない。
【００７２】
以上述べたように、設計支援装置１０によれば、予測式（１）を用いて配線のずれ幅の予測値ｗを求めた。そして、ずれ幅の予測値ｗに応じて部分領域内の実配線とダミー配線の密度を変更するようにした。各部分領域からの距離ｒを用いてずれ幅の予測値ｗを求めることにより、距離ｒ内の範囲内のレイアウトの影響を加味して、各部分領域内の配線の密度およびエッジ長の均一化を図ることができる。従って、エッチングにより配線密度およびエッジ長が最大値または最小値の範囲外になる可能性を抑制し、エッチングによる各部分領域間の配線の高さや幅のばらつきを低減させることができる。
【００７３】
また、必要に応じてダミー配線を変更するようにしたので、出力部１６が出力するレイアウトデータのデータサイズの増加を抑制することができる。
また、平均配線幅を求め、求めた平均配線幅を用いてずれを考慮したダミー配線と実配線の密度を求めるようにした。これにより、逐次図形演算を行う場合に比べ、演算量を減らすことができる。
【００７４】
なお、設計支援装置１０が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、１つの装置が、ずれ幅の予測値ｗを求めておき、他の装置が、そのずれ幅の予測値ｗを用いてダミー配線を変更するようにしてもよい。
【００７５】
以上、本発明の設計支援装置、設計支援方法およびプログラムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【００７６】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、設計支援装置１、１０が有する機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスクドライブ、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクには、ＤＶＤ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ／ＲＷ等が挙げられる。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等が挙げられる。
【００７７】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００７８】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００７９】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）等の電子回路で実現することもできる。
【符号の説明】
【００８０】
１、１０  設計支援装置
１ａ  部分領域作成部
１ｂ、１４  算出部
１ｃ  変更部
２  半導体集積回路
２ａ、８００、Ａ−１、Ａ−ｉ、Ａ−ｎ  部分領域
１１  部分領域データ作成部
１２  部分領域データ記憶部
１２ａ  テーブル
１３  予測部
１５  ダミー変更部
１６  出力部
１７  ダミー配線情報記憶部
Ｄ１、Ｄ２、Ｄ３、ｗ２、ｗ２ａ、ｗ２ｂ  ダミー配線
Ｒ１、ｗ１  実配線
【図１】
0005924029.tif 000002
【図２】
0005924029.tif 000003
【図３】
0005924029.tif 000004
【図４】
0005924029.tif 000005
【図５】
0005924029.tif 000006
【図６】
0005924029.tif 000007
【図７】
0005924029.tif 000008
【図８】
0005924029.tif 000009
【図９】
0005924029.tif 000010