(57)【特許請求の範囲】
【請求項１】
基板であって、
第１のヤング率を有する第１のコア層と、
前記基板内の前記第１のコア層に対して横方向に配置された第２のコア層と、
前記第１のコア層および前記第２のコア層と同一平面上にあり、前記第１のコア層と前記第２のコア層との間に横方向に配置された第１の無機コア層であって、前記第１の無機コア層が前記第１のヤング率よりも大きい第２のヤング率を有し、前記第１の無機コア層が前記第１および第２のコア層よりも厚い、第１の無機コア層と、
前記第１のコア層と、前記第２のコア層と、前記第１の無機コア層とを覆う誘電体層であって、前記誘電体層が、さらに、前記第１のコア層と前記第１の無機コア層との間の第１の間隙を充填し、前記第２のコア層と前記第１の無機コア層との間の第２の間隙を充填する、誘電体層と、
前記基板に結合されたダイと、を備え、
前記第１の無機コア層が、前記ダイと垂直に整列された基板を備えた集積化デバイス。
【請求項２】
前記第１の無機コア層が第１の熱膨張係数（ＣＴＥ）を有し、前記ダイが第２の熱膨張係数を有し、前記第１のコア層が第３の熱膨張係数（ＣＴＥ）を有し、前記ダイの前記第２のＣＴＥが前記第１のコア層の前記第３のＣＴＥよりも前記第１の無機コア層の前記第１のＣＴＥに近い、請求項１に記載の集積化デバイス。
【請求項３】
前記第２のヤング率が、前記第１のヤング率よりも少なくとも１．３５倍大きい、請求項１に記載の集積化デバイス。
【請求項４】
前記第１の無機コア層が、少なくともガラス、シリコン、および／またはセラミックのうちの１つである、請求項１に記載の集積化デバイス。
【請求項５】
前記第１の無機コア層と前記第２のコア層との間に横方向に配置された第２の無機コア層をさらに備え、前記第１および第２の無機コア層が、前記ダイと垂直に整列され、前記誘電体層が、前記第１の無機コア層と前記第２の無機コア層との間の第３の間隙を充填している、請求項１に記載の集積化デバイス。
【請求項６】
前記第１の無機コア層を貫通して横断する少なくとも１つのビアをさらに備える、請求項１に記載の集積化デバイス。
【請求項７】
前記ダイが、少なくとも１つのモールドまたは補強アタッチメントのうちの一方に結合されるように構成されている、請求項１に記載の集積化デバイス。
【請求項８】
ビルドアップ層をさらに備える、請求項１に記載の集積化デバイス。
【請求項９】
前記基板が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１に記載の集積化デバイス。
【請求項１０】
装置であって、
第１のヤング率を有する第１のコア層と、
前記装置内の前記第１のコア層に対して横方向に配置された第２のコア層と、
ダイが前記装置に結合されたときに反りを低減するための手段であって、前記反りを低減するための手段が、前記第１のコア層および前記第２のコア層と同一平面上にあり、前記第１のコア層と前記第２のコア層との間に横方向に配置され、前記反りを低減するための手段が前記第１のヤング率よりも大きい第２のヤング率を有し、前記反りを低減するための手段が前記第１および第２のコア層よりも厚い、反りを低減するための手段と、
前記第１のコア層と、前記第２のコア層と、前記反りを低減するための手段とを覆う誘電体層であって、前記誘電体層が、さらに、前記第１のコア層と前記反りを低減するための手段との間の第１の間隙を充填し、前記第２のコア層と前記反りを低減するための手段との間の第２の間隙を充填する、誘電体層と
前記装置に結合されたダイと、を備え、前記反りを低減するための手段が、前記ダイと垂直に整列された装置。
【請求項１１】
前記反りを低減するための手段が第１の熱膨張係数（ＣＴＥ）を有し、前記ダイが第２の熱膨張係数を有し、前記第１のコア層が第３の熱膨張係数（ＣＴＥ）を有し、前記ダイの前記第２のＣＴＥが、前記第１のコア層の前記第３のＣＴＥよりも前記反りを低減するための手段の前記第１のＣＴＥに近い、請求項１０に記載の装置。
【請求項１２】
前記第２のヤング率が、前記第１のヤング率よりも少なくとも１．３５倍大きい、請求項１０に記載の装置。
【請求項１３】
前記反りを低減するための手段が、少なくともガラス、シリコン、および／またはセラミックのうちの１つである、請求項１０に記載の装置。
【請求項１４】
前記反りを低減するための手段が、第１の無機コア層と第２の無機コア層とを備え、前記第１および第２の無機コア層が前記第１のコア層と前記第２のコア層との間に横方向に配置され、前記第１および第２の無機コア層が、前記ダイと垂直に整列され、前記誘電体層が、前記第１の無機コア層と前記第２の無機コア層との間の第３の間隙を充填している、請求項１０に記載の装置。
【請求項１５】
前記反りを低減するための手段を貫通して横断する少なくとも１つのビアをさらに備える、請求項１０に記載の装置。
【請求項１６】
前記ダイが、少なくとも１つのモールドまたは補強アタッチメントのうちの一方に結合されるように構成されている、請求項１０に記載の装置。
【請求項１７】
ビルドアップ層をさらに備える、請求項１０に記載の装置。
【請求項１８】
前記装置が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１０に記載の装置。
【請求項１９】
前記第１のコア層または前記第２のコア層のうちの少なくとも一方の少なくとも１つの表面上に配置されたトレースのセットをさらに備え、前記第１の無機コア層が、前記トレースのセットと横方向に同一平面上にある、請求項１に記載の集積化デバイス。
【請求項２０】
前記第１のコア層または前記第２のコア層のうちの少なくとも一方の少なくとも１つの表面上に配置されたトレースのセットをさらに備え、前記反りを低減するための手段が、前記トレースのセットと横方向に同一平面上にある、請求項１０に記載の装置。
【請求項２１】
第１のヤング率を有する第１のコア層を設けるステップと、
基板内の前記第１のコア層に対して横方向に位置した第２のコア層を設けるステップと、
第１の無機コア層を設け、前記第１のコア層と前記第２のコア層との間に前記第１の無機コア層を横方向に配置するステップであって、前記第１の無機コア層を設けるステップが前記第１のヤング率よりも大きな第２のヤング率を有する前記第１の無機コア層を選択するステップをさらに備え、前記第１の無機コア層が前記第１のコア層及び前記第２のコア層よりも厚いステップと、
前記第１のコア層、前記第２のコア層、及び前記第１の無機コア層を覆う誘電体層を設けるステップと、
前記基板にダイを結合し、前記ダイを前記第１の無機コア層と垂直に整列するステップと、を備える、集積化デバイスの生産方法。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張／利益の主張
本出願は、参照により本明細書に明確に組み込まれている、２０１３年５月３１日に出願した「Ｓｕｂｓｔｒａｔｅ  Ｃｏｍｐｒｉｓｉｎｇ  Ｉｎｏｒｇａｎｉｃ  Ｍａｔｅｒｉａｌ  Ｔｈａｔ  Ｌｏｗｅｒｓ  Ｔｈｅ  Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ  （ＣＴＥ）  ａｎｄ  Ｒｅｄｕｃｅｓ  Ｗａｒｐａｇｅ」と題する米国仮出願第６１／８２９，９２８号の優先権を主張するものである。
【０００２】
様々な特徴は、熱膨張係数（ＣＴＥ）を低下させ、反りを低減する無機材料を含む基板に関する。
【背景技術】
【０００３】
基板は、典型的には、中央コア層と、中央コア層の両側の複数の誘電体層とで形成されている。銅または他の導電性材料は、集積回路（ＩＣ）／ダイの能動構成要素からデバイス内のマザーボードおよび他の構成要素に信号をルーティングするために、コアおよび誘電体層の表面上に使用される。コア層は、硬化誘電体層（例えば、樹脂）の両側に接着された金属（例えば、銅）箔を有する硬化誘電体層を含む。ビルドアップ誘電体層は、しばしば、プリプレグ（予備含浸）層またはビルドアップエポキシと呼ばれ、製造中にコアの上部に積層またはプレスされ得る。
【０００４】
図１は、従来の基板上に結合（例えば、実装）されたダイを示す。具体化には、図１は、ダイ１０２が上に実装された基板１００を示す。基板１００は、パッケージ基板である。図１に示すように、基板１００は、コア層１０４と、第１の誘電体層１０６と、第１のはんだレジスト層１１０と、第２のはんだレジスト層１１２と、トレースの第１のセット１１４と、トレースの第２のセット１１６と、パッドの第１のセット１２０と、パッドの第２のセット１２２と、第１のビア１２４と、第２のビア１２６と、第３のビア１２８とを含む。
【０００５】
基板１００は、また、はんだボールの第１のセット１３０と、はんだボールの第２のセット１３２を含む。ダイ１０２は、はんだボールの第１のセット１３０を介して基板１００に結合（例えば、実装）されている。はんだボールの第２のセット１３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【０００６】
基板の製造業者が直面している１つの大きな課題および懸念は、ＩＣ／ダイ／チップおよび／またはボード実装中の基板の反りであり、これは、表面実装の歩留まりの問題につながる可能性がある。これらの高温の反りの問題は、基板を構成する材料の熱膨張係数（ＣＴＥ）を含む材料特性に関連する。本質的には、（基板上に実装されている）ＩＣ／ダイは、典型的には、基板のＣＴＥと実質的に異なるＣＴＥを有する材料で形成されている。典型的には、基板は、ＩＣ／ダイのＣＴＥよりも大きいＣＴＥを有する。これは、基板がＩＣ／ダイよりも多くの金属材料を含むためである。金属材料（例えば、銅）は、ＩＣ／ダイの材料よりもはるかに大きいＣＴＥを有する。ＩＣと基板とのＣＴＥの差は、ＩＣが基板と異なって膨張および収縮することになるので、基板上へのＩＣ／ダイの実装中に反りの問題を引き起こす。図１では、コア層１０４は、ダイ１０２のＣＴＥと異なるＣＴＥを有する。ＣＴＥのこの差は、反りの問題を引き起こす可能性があり、したがって、不完全なダイパッケージをもたらす可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、基板上のＩＣ／ダイの実装中の反りの問題を低減し、したがって、基板上に実装されるダイの表面実装の歩留まりを増加させるために、ＩＣ／ダイのＣＴＥに近いＣＴＥを有する基板の必要性が存在する。
【課題を解決するための手段】
【０００８】
様々な特徴は、熱膨張係数（ＣＴＥ）を低下させ、反りを低減する無機材料を含む基板に関する。
【０００９】
第１の例は、第１のコア層と、第２のコア層と、第１の無機コア層と、誘電体層とを含む基板を提供する。第１のコア層は、第１のヤング率を有する。第２のコア層は、基板内の第１のコア層に対して横方向に配置されている。第１の無機コア層は、第１のコア層と第２のコア層との間に横方向に配置されている。第１の無機コア層は、第１のヤング率よりも大きい第２のヤング率を有する。誘電体層は、第１のコア層と、第２のコア層と、第１の無機コア層とを覆っている。
【００１０】
一態様によれば、第１の無機コア層は、基板に結合されるように構成されたダイと垂直に整列されるように構成されている。
【００１１】
一態様によれば、第１の無機コア層は、第１の熱膨張係数（ＣＴＥ）を有し、ダイは、第２の熱膨張係数を有し、第１のコア層は、第３の熱膨張係数（ＣＴＥ）を有し、ここで、ダイの第２のＣＴＥは、第１のコア層の第３のＣＴＥよりも第１の無機コア層の第１のＣＴＥに近い。いくつかの実施態様では、第１の無機コア層の第１のＣＴＥは、反りの可能性を低減するために、ダイの第２のＣＴＥと密接に一致する。
【００１２】
一態様によれば、第２のヤング率は、第１のヤング率よりも少なくとも１．３５倍大きい。いくつかの実施態様では、第２のヤング率は、第１のヤング率よりも少なくとも１．５倍大きい。いくつかの実施態様では、第２のヤング率は、少なくとも５０ギガパスカル（ＧＰａ）である。
【００１３】
一態様では、第１の無機コア層は、少なくともガラス、シリコン、および／またはセラミックのうちの１つである。
【００１４】
一態様では、基板は、さらに、第１のコア層と第２のコア層との間に横方向に配置された第２の無機コア層を含み、第１および第２の無機コア層は、基板に結合されるように構成されたダイと垂直に整列されるように構成されている。
【００１５】
一態様によれば、基板は、さらに、第１の無機コア層を貫通して横断する少なくとも１つのビアを含む。
【００１６】
一態様によれば、基板は、パッケージ基板である。
【００１７】
一態様によれば、ダイは、少なくとも１つのモールドまたは補強アタッチメントのうちの一方に結合されるように構成されている。
【００１８】
一態様によれば、基板は、さらに、ビルドアップ層を含む。
【００１９】
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている。
【００２０】
第２の例は、第１のコア層と、第２のコア層と、ダイが装置に結合されたときに反りを低減するための手段と、誘電体層とを含む装置を提供する。第１のコア層は、第１のヤング率を含む。第２のコア層は、装置内の第１のコア層に対して横方向に配置されている。反りを低減するための手段は、第１のコア層と第２のコア層との間に横方向に配置されている。反りを低減するための手段は、第１のヤング率よりも大きい第２のヤング率を含む。誘電体層は、第１のコア層と、第２のコア層と、反りを低減するための手段とを覆っている。
【００２１】
一態様によれば、反りを低減するための手段は、装置に結合されるように構成されたダイと垂直に整列されるように構成されている。
【００２２】
一態様によれば、反りを低減するための手段は、第１の熱膨張係数（ＣＴＥ）を有し、ダイは、第２の熱膨張係数を有し、第１のコア層は、第３の熱膨張係数（ＣＴＥ）を有し、ここで、ダイの第２のＣＴＥは、第１のコア層の第３のＣＴＥよりも反りを低減するための手段の第１のＣＴＥに近い。いくつかの実施態様では、反りを低減するための手段の第１のＣＴＥは、反りの可能性を低減するために、ダイの第２のＣＴＥと密接に一致する。
【００２３】
一態様によれば、第２のヤング率は、第１のヤング率よりも少なくとも１．３５倍大きい。いくつかの実施態様では、第２のヤング率は、第１のヤング率よりも少なくとも１．５倍大きい。いくつかの実施態様では、第２のヤング率は、少なくとも５０ギガパスカル（ＧＰａ）である。
【００２４】
一態様では、反りを低減するための手段は、少なくともガラス、シリコン、および／またはセラミックのうちの１つである。
【００２５】
一態様によれば、反りを低減するための手段は、第１の無機コア層と第２の無機コア層とを含む。第１および第２の無機コア層は、第１のコア層と第２のコア層との間に横方向に配置されている。第１および第２の無機コア層は、装置に結合されるように構成されたダイと垂直に整列するように構成されている。
【００２６】
一態様によれば、装置は、さらに、反りを低減するための手段を貫通して横断する少なくとも１つのビアを含む。
【００２７】
一態様によれば、装置は、パッケージ基板である。
【００２８】
一態様によれば、ダイは、少なくとも１つのモールドまたは補強アタッチメントのうちの一方に結合されるように構成されている。
【００２９】
一態様によれば、装置は、さらに、ビルドアップ層を含む。
【００３０】
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている。
【００３１】
第３の例は、基板を提供するための方法を提供する。方法は、第１のヤング率を含む第１のコア層を提供する。方法は、基板内の第１のコア層に対して横方向に配置された第２のコア層を提供する。方法は、第１のコア層と第２のコア層との間に横方向に配置された第１の無機コア層を提供する。第１の無機コア層は、第１のヤング率より大きい第２のヤング率を含む。方法は、第１のコア層と、第２のコア層と、第１の無機コア層とを覆う誘電体層を提供する。
【００３２】
一態様によれば、第１の無機コア層は、基板に結合されるように構成されたダイと垂直に整列されるように構成されている。
【００３３】
一態様によれば、第１の無機コア層は、第１の熱膨張係数（ＣＴＥ）を有し、ダイは、第２の熱膨張係数を有し、第１のコア層は、第３の熱膨張係数（ＣＴＥ）を有し、ここで、ダイの第２のＣＴＥは、第１のコア層の第３のＣＴＥよりも第１の無機コア層の第１のＣＴＥに近い。いくつかの実施態様では、第１の無機コア層の第１のＣＴＥは、反りの可能性を低減するために、ダイの第２のＣＴＥと密接に一致する。
【００３４】
一態様によれば、第２のヤング率は、第１のヤング率よりも少なくとも１．３５倍大きい。いくつかの実施態様では、第２のヤング率は、第１のヤング率よりも少なくとも１．５倍大きい。いくつかの実施態様では、第２のヤング率は、少なくとも５０ギガパスカル（ＧＰａ）である。
【００３５】
一態様によれば、第１の無機コア層は、少なくともガラス、シリコン、および／またはセラミックのうちの１つである。
【００３６】
一態様によれば、方法は、さらに、第１のコア層と第２のコア層との間に横方向に配置された第２の無機コア層を提供する。いくつかの実施態様では、第１および第２の無機コア層は、基板に結合するように構成されたダイと垂直に整列されるように構成されている。
【００３７】
一態様によれば、方法は、また、第１の無機コア層を貫通して横断する少なくとも１つのビアを提供する。
【００３８】
一態様によれば、基板は、パッケージ基板である。
【００３９】
一態様によれば、ダイは、少なくとも１つのモールドまたは補強アタッチメントのうちの一方に結合されるように構成されている。
【００４０】
一態様によれば、方法は、さらに、ビルドアップ層を提供する。
【００４１】
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている。
【００４２】
様々な特徴、性質、および利点は、同様の参照文字が全体を通じて対応して識別する図面と併せて読まれたとき、以下に記載の詳細な説明から明らかになり得る。
【図面の簡単な説明】
【００４３】
【図１】従来の基板を示す図である。
【図２】１つの無機コア層を含む例示的な基板を示す図である。
【図３】２つ以上の無機コア層を含む例示的な基板を示す図である。
【図４】１つの無機コア層とモールド層とを含む例示的な基板を示す図である。
【図５】２つ以上の無機コア層とモールド層とを含む例示的な基板を示す図である。
【図６】１つの無機コア層とアタッチメントとを含む例示的な基板を示す図である。
【図７】２つ以上の無機コア層とアタッチメントとを含む例示的な基板を示す図である。
【図８Ａ】１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造する例示的なシーケンスを示す図である。
【図８Ｂ】１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造する例示的なシーケンスを示す図である。
【図８Ｃ】１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造する例示的なシーケンスを示す図である。
【図８Ｄ】１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造する例示的なシーケンスを示す図である。
【図８Ｅ】１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造する例示的なシーケンスを示す図である。
【図９】１つまたは複数の無機コア層を含む基板を提供する／製造するための方法の例示的なフロー図である。
【図１０】いくつかの誘電体層と、１つの無機コア層と、モールド層とを含む例示的な基板を示す図である。
【図１１】いくつかの誘電体層と、２つ以上の無機コア層と、モールド層とを含む例示的な基板を示す図である。
【図１２】本明細書に記載の集積回路および／またはＰＣＢを組み込むことができる様々な電子デバイスを示す図である。
【発明を実施するための形態】
【００４４】
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。しかしながら、態様は、これらの特定の詳細なしで実施され得ることは、当業者によって理解されるであろう。例えば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示されている場合がある。他の例では、周知の回路、構造、および技術は、本開示の態様を不明瞭にしないために、詳細には示されていない場合がある。
【００４５】
概要
いくつかの新規な特徴は、第１のコア層と、第２のコア層と、第１の無機コア層と、誘電体層とを含む基板に関係する。第２のコア層は、基板内の第１のコア層に対して横方向に配置されている。第１の無機コア層（例えば、ガラス、シリコン、セラミック）は、第１のコア層と第２のコア層との間に横方向に配置されている。誘電体層は、第１のコア層と、第２のコア層と、第１の無機コア層とを覆っている。いくつかの実施態様では、第１のコア層は、第１のヤング率を含む。いくつかの実施態様では、第１の無機コア層は、第２のヤング率を含む。いくつかの実施態様では、第２のヤング率は、第１のヤング率よりも少なくとも１．３５倍大きい。いくつかの実施態様では、第２のヤング率は、第１のヤング率よりも少なくとも１．５倍大きい。いくつかの実施態様では、第２のヤング率は、少なくとも５０ギガパスカル（ＧＰａ）である。いくつかの実施態様では、第１の無機コア層は、基板に結合されるように構成されたダイと垂直に整列されるように構成されている。いくつかの実施態様では、第１の無機コア層は、第１の熱膨張係数（ＣＴＥ）を有し、ダイは、第２の熱膨張係数を有し、第１のコア層は、第３の熱膨張係数（ＣＴＥ）を有する。いくつかの実施態様では、ダイの第２のＣＴＥは、第１のコア層の第３のＣＴＥよりも第１の無機コア層の第１のＣＴＥに近い。いくつかの実施態様では、第１の無機コア層の第１のＣＴＥは、反りの可能性を低減するために、ダイの第２のＣＴＥと密接に一致する。
【００４６】
無機材料を含む例示的な基板
図２は、基板の熱膨張係数（ＣＴＥ）を低下させ、基板の反りを低減する１つまたは複数の無機材料を含む基板の一例を示す。具体的には、図２は、ダイ２０２が上に実装された基板２００を示す。基板２００は、いくつかの実施態様では、パッケージ基板である。図２に示すように、基板２００は、コア層２０４と、第１の誘電体層２０６と、第１の無機コア層２０８と、第１のはんだレジスト層２１０と、第２のはんだレジスト層２１２と、トレースの第１のセット２１４と、トレースの第２のセット２１６と、パッドの第１のセット２２０と、パッドの第２のセット２２２と、第１のビア２２４と、第２のビア２２６と、第３のビア２２８とを含む。
【００４７】
コア層２０４は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。コア層２０４は、第１のコア層２０４ａと第２のコア層２０４ｂとを含むことができる。第１のコア層２０４ａは、第２のコア層２０４ｂに対して横方向に配置され得る。第１の無機コア層２０８は、ダイ２０２の熱膨張係数（ＣＴＥ）に近い／ごく近い熱膨張係数（ＣＴＥ）を有する材料である。いくつかの実施態様では、第１の無機コア層２０８のＣＴＥは、基板の有効ＣＴＥよりも小さい。いくつかの実施態様では、第１の無機コア層２０８のＣＴＥは、コア層２０４のＣＴＥよりも小さい。いくつかの実施態様では、第１の無機コア層２０８のＣＴＥは、第１の誘電体層２０６のＣＴＥよりも小さい。いくつかの実施態様では、第１の無機コア層２０８は、ガラスである。いくつかの実施態様では、第１の無機コア層２０８は、シリコンである。いくつかの実施態様では、第１の無機コア層２０８は、セラミックである。しかしながら、異なる実施態様は、第１の無機コア層２０８のための異なる材料を使用することができる。
【００４８】
図２に示すように、第１の無機コア層２０８は、基板２００内に埋設されている。具体的には、第１の無機コア層２０８は、基板２００内にあり、第１の誘電体層２０６によって取り囲まれている。第１の無機コア層２０８は、第１のコア層２０４ａと第２のコア層２０４ｂとの間に横方向に位置することができる／配置され得る。いくつかの実施態様では、第１の無機コア層２０８は、ダイが基板に結合されたときに反りを低減するための手段として動作するように構成され得る。
【００４９】
基板２００は、また、はんだボールの第１のセット２３０と、はんだボールの第２のセット２３２とを含む。ダイ２０２は、はんだボールの第１のセット２３０を介して基板２００に結合（例えば、実装）されている。はんだボールの第２のセット２３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００５０】
図２は、また第１の誘電体層２０６と第１の無機コア層２０８とを貫通して横断する第１のビア２２４と、第２のビア２２６と、第３のビア２２８とを示している。第１のビア２２４、第２のビア２２６、および第３のビア２２８は、パッドの第１のセット２２０と、パッドの第２のセット２２２とに結合されている。
【００５１】
図２は、さらに、ダイ２０２が第１の無機コア層２０８と垂直に整列されるようにダイ２０２が基板２００上に結合（例えば、実装）されていることを示している。いくつかの実施態様では、第１の無機コア層２０８は、基板２００上に実装されたダイ２０２と（例えば、部分的に、実質的に、完全に）垂直に整列されるように構成されている（例えば、基板２００内に埋設されている）。異なる実施態様は、ダイ２０２を基板２００に異なるように結合することができる。例えば、いくつかの実施態様では、ダイ２０２は、第１の無機コア層２０８と部分的に、実質的に、または完全に垂直に整列され得る。ダイ２０２および第１の無機コア層２０８は、各々、互いに同様の（例えば、ごく近い）ＣＴＥを有するので、それらは、各々、同様に膨張および収縮する。同様のＣＴＥ（例えば、同様の横方向の膨張および／または収縮特性）を有する結果として、ダイ２０２が基板２００上に実装されたときに反りの可能性の低減がある。最終結果は、基板（例えば、パッケージ基板）上のダイの製造および実装における改善された歩留まりである。
【００５２】
図２は、第１の無機コア層２０８がダイ２０２のサイズ（例えば、幅）と実質的に同じであるサイズ（例えば、幅）を有することを示している。しかしながら、異なる実施態様は、ダイ２０２のサイズと異なるサイズを有する第１の無機コア層２０８を使用することができることに留意すべきである。例えば、第１の無機コア層２０８は、ダイ２０２よりも大きく（例えば、広く）または小さく（例えば、狭く）てもよい。
【００５３】
いくつかの実施態様では、２つ以上の無機コア層が、基板内に設けられ得る。
【００５４】
無機コア層およびコア層のヤング率
いくつかの実施態様では、第１の無機コア層２０８の他の材料特性は、コア層２０４の材料特性と異なっていてもよい。例えば、第１の無機コア層２０８の剛性は、コア層２０４（例えば、コア層２０４ａ、コア層２０４ｂ）の剛性と異なっていてもよい。いくつかの実施態様では、材料の剛性は、ヤング率（例えば、引張弾性率（ｔｅｎｓｉｌｅ  ｍｏｄｕｌｕｓ）、弾性率（ｅｌａｓｔｉｃ  ｍｏｄｕｌｕｓ））によって定義され得る。異なる材料は、異なるヤング率を有する可能性がある。
【００５５】
いくつかの実施態様では、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、コア層２０４は、２０〜３７ギガパスカル（ＧＰａ）の間のヤング率を有することができる。
【００５６】
いくつかの実施態様では、第１の無機コア層２０８は、コア層２０４のヤング率（例えば、第１および第２のコア層２０４ａ〜２０４ｂのヤング率）よりも大きいヤング率を有するように構成され得る。いくつかの実施態様では、第１の無機コア層２０８は、少なくとも５０ギガパスカル（ＧＰａ）のヤング率を有することができる。いくつかの実施態様では、第１の無機コア層２０８は、（例えば、コア層２０４が３７ＧＰａのヤング率を有し、第１の無機コア層２０８が５０ＧＰａのヤング率を有するとき）コア層２０４のヤング率よりも少なくとも１．３５倍大きいヤング率を有するように構成され得る。いくつかの実施態様では、第１の無機コア層２０８は、コア層２０４のヤング率よりも少なくとも１．５倍大きいヤング率を有するように構成され得る。
【００５７】
ガラスコア層（例えば、コア層２０８）は、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）と異なっていてもよい。いくつかの実施態様では、第１の無機コア層２０８は、５０〜９０ギガパスカル（ＧＰａ）の間のヤング率を有するガラスコア層であり得る。いくつかの実施態様では、ガラスコア層は、主にガラス（例えば、（質量または体積で）５０％よりも多くのガラス）を含むコア層である。いくつかの実施態様では、ガラスコア層は、実質的に純粋なガラス（例えば、９９％よりも高い純粋なガラス）であるコア層である。
【００５８】
いくつかの実施態様では、第１の無機コア層２０８は、１３０〜１８５ギガパスカル（ＧＰａ）の間のヤング率を有するシリコンコア層であり得る。
【００５９】
いくつかの実施態様では、第１の無機コア層２０８は、２００〜４００ギガパスカル（ＧＰａ）の間のヤング率を有するセラミックコア層であり得る。
【００６０】
いくつかの実施態様では、より高いヤング率は、より低いヤング率を有する材料よりも柔軟であり、曲がりやすいことを意味する。例えば、材料Ａが材料Ｂのヤング率よりも高いヤング率を有する場合、材料Ａは、材料Ｂよりも柔軟であると言われる。
【００６１】
いくつかの実施態様では、異なるヤング率を有するコア層（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ、無機コア層２０８）を設けることは、基板の割れの可能性を最小化および／または低減するように、特定の領域および／または部分（例えば、ダイの下の領域）で柔軟（または、少なくともより柔軟）でありながら、集積回路（ＩＣ）および／またはダイのための支持を提供するために十分な剛性である基板を提供する。
【００６２】
複数の無機材料を含む例示的な基板
図３は、いくつかの無機コア層を含む基板の一例を示す。図３は、図３の基板が複数の無機コア層を含むことを除いて、図２の基板と同様である。具体的には、図３は、ダイ３０２が上に実装された基板３００を示す。基板３００は、いくつかの実施態様では、パッケージ基板である。図３に示すように、基板３００は、コア層３０４と、第１の誘電体層３０６と、第１の無機コア層３０８と、第２の無機コア層３０９と、第１のはんだレジスト層３１０と、第２のはんだレジスト層３１２と、トレースの第１のセット３１４と、トレースの第２のセット３１６と、パッドの第１のセット３２０と、パッドの第２のセット３２２と、第１のビア３２４と、第２のビア３２６と、第３のビア３２８とを含む。
【００６３】
コア層３０４は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。コア層３０４は、第１のコア層３０４ａと第２のコア層３０４ｂとを含むことができる。第１のコア層３０４ａは、第２のコア層３０４ｂに対して横方向に配置され得る。第１の無機コア層３０８および第２の無機コア層２０９は、各々、ダイ３０２の熱膨張係数（ＣＴＥ）に近い／ごく近い熱膨張係数（ＣＴＥ）を有する材料から形成されている。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々のＣＴＥは、基板の有効ＣＴＥよりも小さい。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々のＣＴＥは、コア層３０４のＣＴＥよりも小さい。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々のＣＴＥは、第１の誘電体層３０６のＣＴＥよりも小さい。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々は、ガラスである。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々は、シリコンである。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９の各々は、セラミックである。いくつかの実施態様では、第１の無機コア層３０８は、ガラスであり得、第２の無機コア層３０９は、シリコンであり、またはその逆である。しかしながら、異なる実施態様は、第１および第２の無機コア層３０８〜３０９のための異なる材料を使用することができる。
【００６４】
図３に示すように、第１および第２の無機コア層３０８〜３０９は、基板３００内に埋設されている。具体的には、第１および第２の無機コア層３０８〜３０９は、基板３００内にあり、第１の誘電体層３０６によって取り囲まれている。第１および第２の無機コア層３０８〜３０９は、第１のコア層３０４ａと第２のコア層３０４ｂとの間に横方向に位置することができる／配置され得る。いくつかの実施態様では、第１の無機コア層３０８は、ダイが基板に結合されたときに反りを低減するための手段として動作するように構成され得る。
【００６５】
基板３００は、また、はんだボールの第１のセット３３０と、はんだボールの第２のセット３３２とを含む。ダイ３０２は、はんだボールの第１のセット３３０を介して基板３００に結合（例えば、実装）されている。はんだボールの第２のセット３３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００６６】
図３は、また、第１のビア３２４、第２のビア３２６、および第３のビア３２８が、第１の誘電体層３０６を通過して横断することを示す。第１のビア３２４は、また、第１の無機コア層３０８を横断する。第３のビアの３２８は、また、第２の無機コア層３０９を横断する。第１のビア３２４、第２のビア３２６、および第３のビア３２８は、パッドの第１のセット３２０とパッドの第２のセット３２２とに結合されている。
【００６７】
図３は、ダイ３０２が第１および第２の無機コア層３０８〜３０９と垂直に整列されるように、基板３００上に結合（例えば、実装）されていることをさらに示す。いくつかの実施態様では、第１および第２の無機コア層３０８〜３０９は、基板３００上に実装されたダイ３０２と（例えば、部分的に、実質的に、完全に）垂直に整列されるように構成されている（例えば、基板３００内に埋設されている）。異なる実施態様は、ダイ３０２を基板３００に異なるように結合することができる。例えば、いくつかの実施態様では、ダイ３０２は、第１および第２の無機コア層３０８〜３０９と部分的に、実質的に、または完全に垂直に整列され得る。ダイ３０２ならびに第１および第２の無機コア層３０８〜３０９は、各々、互いに同様の（例えば、ごく近い）ＣＴＥを有するので、それらは、各々、同様に膨張および収縮する。同様のＣＴＥ（例えば、同様の横方向の膨張および／または収縮特性）を有する結果として、ダイ３０２が基板３００上に実装されたときに反りの可能性の低減がある。最終結果は、基板（例えば、パッケージ基板）上のダイの製造および実装における改善された歩留まりである。
【００６８】
図３は、２つの無機コア層を示す。しかしながら、異なる実施態様は、異なる数の無機コア層（例えば、３つ以上の無機層）を使用することができることに留意すべきである。
【００６９】
無機コア層およびコア層のヤング率
いくつかの実施態様では、第１の無機コア層３０８の他の材料特性は、コア層３０４の材料特性と異なっていてもよい。例えば、第１の無機コア層３０８および／または第２の無機コア層３０９の剛性は、コア層３０４（例えば、コア層３０４ａ、コア層３０４ｂ）の剛性と異なっていてもよい。いくつかの実施態様では、材料の剛性は、ヤング率（例えば、引張弾性率、弾性率）によって定義され得る。異なる材料は、異なるヤング率を有する可能性がある。
【００７０】
いくつかの実施態様では、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、コア層３０４は、２０〜３７ギガパスカル（ＧＰａ）の間のヤング率を有することができる。
【００７１】
いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、コア層３０４のヤング率（例えば、第１および第２のコア層３０４ａ〜３０４ｂのヤング率）よりも大きいヤング率を有するように構成され得る。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、少なくとも５０ギガパスカル（ＧＰａ）のヤング率を有することができる。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、（例えば、コア層３０４が３７ＧＰａのヤング率を有し、第１の無機コア層３０８および／または第２の無機コア層３０９が５０ＧＰａのヤング率を有するとき）コア層３０４のヤング率よりも少なくとも１．３５倍大きいヤング率を有するように構成され得る。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、コア層３０４のヤング率よりも少なくとも１．５倍大きいヤング率を有するように構成され得る。
【００７２】
ガラスコア層（例えば、第１の無機コア層３０８、第２の無機コア層３０９）は、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）と異なっていてもよい。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、５０〜９０ギガパスカル（ＧＰａ）の間のヤング率を有するガラスコア層であり得る。いくつかの実施態様では、ガラスコア層（例えば、第１および第２の無機コア層３０８〜３０９）は、主にガラス（例えば、（質量または体積で）５０％よりも多くのガラス）を含むコア層である。いくつかの実施態様では、ガラスコア層は、実質的に純粋なガラス（例えば、９９％よりも高い純粋なガラス）であるコア層である。
【００７３】
いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、１３０〜１８５ギガパスカル（ＧＰａ）の間のヤング率を有するシリコンコア層であり得る。
【００７４】
いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、２００〜４００ギガパスカル（ＧＰａ）の間のヤング率を有するセラミックコア層であり得る。
【００７５】
いくつかの実施態様では、より高いヤング率は、より低いヤング率を有する材料よりも柔軟であり、曲がりやすいことを意味する。例えば、材料Ａが材料Ｂのヤング率よりも高いヤング率を有する場合、材料Ａは、材料Ｂよりも柔軟であると言われる。
【００７６】
いくつかの実施態様では、異なるヤング率を有するコア層（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ、第１の無機コア層３０８、第２の無機コア層３０９）を設けることは、基板の割れの可能性を最小化および／または低減するように、特定の領域および／または部分（例えば、ダイの下の領域）で柔軟（または、少なくともより柔軟）でありながら、集積回路（ＩＣ）および／またはダイのための支持を提供するために十分な剛性である基板を提供する。
【００７７】
無機材料およびモールドを含む例示的な基板
いくつかの実施態様では、基板およびＩＣ／ダイは、モールドで封止され得る。図４〜図５は、基板上のＩＣ／ダイの例を示し、ＩＣ／ダイは、モールドで覆われている。
【００７８】
図４は、無機コア層を含む基板上のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、モールド／モールド層で覆われている。具体的には、図４は、ダイ２０２が上に実装された基板２００を示す。基板２００は、いくつかの実施態様では、パッケージ基板である。図４に示すように、基板２００は、コア層２０４と、第１の誘電体層２０６と、第１の無機コア層２０８と、第１のはんだレジスト層２１０と、第２のはんだレジスト層２１２と、トレースの第１のセット２１４と、トレースの第２のセット２１６と、パッドの第１のセット２２０と、パッドの第２のセット２２２と、第１のビア２２４と、第２のビア２２６と、第３のビア２２８とを含む。いくつかの実施態様では、コア層２０４は、第１のコア層２０４ａと第２のコア層２０４ｂとを含む。いくつかの実施態様では、図４の基板２００は、図２の基板２００と同様および／または同一である。
【００７９】
いくつかの実施態様では、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、無機コア層２０８は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【００８０】
基板２００は、また、はんだボールの第１のセット２３０と、はんだボールの第２のセット２３２とを含む。ダイ２０２は、はんだボールの第１のセット２３０を介して基板２００に結合（例えば、実装）されている。はんだボールの第２のセット２３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００８１】
図４は、また、第１のビア２２４、第２のビア２２６、および第３のビア２２８が第１の誘電体層２０６と第１の無機コア層２０８とを貫通して横断していることを示す。第１のビア２２４、第２のビア２２６、および第３のビア２２８は、パッドの第１のセット２２０と、パッドの第２のセット２２２とに結合されている。
【００８２】
図４は、また、ダイ２０２がモールド／モールド層４００で覆われていることを示す。いくつかの実施態様では、モールド／モールド層４００は、ダイ２０２のための保護層を提供するように構成されている。モールド／モールド層４００は、また、はんだレジスト層２１０とはんだボールの第１のセット２３０とを覆っている。
【００８３】
図５は、いくつかの無機コア層を含む基板上の別のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、モールド／モールド層で覆われている。具体的には、図５は、ダイ３０２が上に実装された基板３００を示す。基板３００は、いくつかの実施態様では、パッケージ基板である。図５に示すように、基板３００は、コア層３０４と、第１の誘電体層３０６と、第１の無機コア層３０８と、第２の無機コア層３０９と、第１のはんだレジスト層３１０と、第２のはんだレジスト層３１２と、トレースの第１のセット３１４と、トレースの第２のセット３１６と、パッドの第１のセット３２０と、パッドの第２のセット３２２と、第１のビア３２４と、第２のビア３２６と、第３のビア３２８とを含む。いくつかの実施態様では、コア層３０４は、第１のコア層３０４ａと第２のコア層３０４ｂとを含む。いくつかの実施態様では、図５の基板３００は、図３の基板３００と同様および／または同一である。
【００８４】
いくつかの実施態様では、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【００８５】
図５に示すように、第１および第２の無機コア層３０８〜３０９は、基板３００内に埋設されている。具体的には、第１および第２の無機コア層３０８〜３０９は、基板３００内にあり、第１の誘電体層３０６によって取り囲まれている。
【００８６】
基板３００は、また、はんだボールの第１のセット３３０と、はんだボールの第２のセット３３２とを含む。ダイ３０２は、はんだボールの第１のセット３３０を介して基板３００に結合（例えば、実装）されている。はんだボールの第２のセット１３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００８７】
図５は、また、１のビア３２４、第２のビア３２６、および第３のビア３２８が第１の誘電体層３０６を貫通して横断していることを示す。第１のビア３２４は、また、第１の無機コア層３０８を横断する。第３のビア３２８は、また、第２の無機コア層３０９を横断する。第１のビア３２４、第２のビア３２６、および第３のビア３２８は、パッドの第１のセット３２０と、パッドの第２のセット３２２とに結合されている。
【００８８】
図５は、また、ダイ３０２がモールド／モールド層５００で覆われていることを示す。いくつかの実施態様では、モールド／モールド層５００は、ダイ３０２のための保護層を提供するように構成されている。モールド／モールド層５００は、また、はんだレジスト層３１０と、はんだボールの第１のセット３３０とを覆っている。
【００８９】
無機材料とアタッチメントとを含む例示的な基板
いくつかの実施態様では、基板およびＩＣ／ダイがアタッチメントに結合されている。図６〜図７は、基板上のＩＣ／ダイの例を示し、ＩＣ／ダイは、アタッチメントで覆われている。アタッチメントは、ＩＣ／ダイの構造的支持を提供するように構成された補強アタッチメントであり得る。
【００９０】
図６は、無機コア層を含む基板上のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、アタッチメント（例えば、補強アタッチメント）に結合されている。具体的には、図６は、ダイ２０２が上に実装された基板２００を示す。基板２００は、いくつかの実施態様では、パッケージ基板である。図６に示すように、基板２００は、コア層２０４と、第１の誘電体層２０６と、第１の無機コア層２０８と、第１のはんだレジスト層２１０と、第２のはんだレジスト層２１２と、トレースの第１のセット２１４と、トレースの第２のセット２１６と、パッドの第１のセット２２０と、パッドの第２のセット２２２と、第１のビア２２４と、第２のビア２２６と、第３のビア２２８とを含む。いくつかの実施態様では、コア層２０４は、第１のコア層２０４ａと第２のコア層２０４ｂとを含む。いくつかの実施態様では、図６の基板２００は、図２の基板２００と同様および／または同一である。
【００９１】
いくつかの実施態様では、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層２０４（例えば、第１のコア層２０４ａ、第２のコア層２０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、無機コア層２０８は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【００９２】
基板２００は、また、はんだボールの第１のセット２３０と、はんだボールの第２のセット２３２とを含む。ダイ２０２は、はんだボールの第１のセット２３０を介して基板２００に結合（例えば、実装）されている。はんだボールの第２のセット２３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００９３】
図６は、また、第１のビア２２４、第２のビア２２６、および第３のビア２２８が、第１の誘電体層２０６と第１の無機コア層２０８とを貫通して横断していることを示す。第１のビア２２４、第２のビア２２６、および第３のビア２２８は、パッドの第１のセット２２０とパッドの第２のセット２２２とに結合されている。
【００９４】
図６は、また、ダイ２０２がアタッチメント６００（例えば、補強アタッチメント）に結合されていることを示す。いくつかの実施態様では、アタッチメント６００は、ダイ２０２のための構造／構造的支持を提供するように構成されている。
【００９５】
図７は、いくつかの無機コア層を含む基板上の別のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、アタッチメント（例えば、補強アタッチメント）に結合されている。具体的には、図７は、ダイ３０２が上に実装された基板３００を示す。基板３００は、いくつかの実施態様では、パッケージ基板である。図７に示すように、基板３００は、コア層３０４と、第１の誘電体層３０６と、第１の無機コア層３０８と、第２の無機コア層３０９と、第１のはんだレジスト層３１０と、第２のはんだレジスト層３１２と、トレースの第１のセット３１４と、トレースの第２のセット３１６と、パッドの第１のセット３２０と、パッドの第２のセット３２２と、第１のビア３２４と、第２のビア３２６と、第３のビア３２８とを含む。いくつかの実施態様では、コア層３０４は、第１のコア層３０４ａと第２のコア層３０４ｂとを含む。いくつかの実施態様では、図７の基板３００は、図３の基板３００と同様および／または同一である。
【００９６】
いくつかの実施態様では、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層３０４（例えば、第１のコア層３０４ａ、第２のコア層３０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、第１の無機コア層３０８および／または第２の無機コア層３０９は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【００９７】
図７に示すように、第１および第２の無機コア層３０８〜３０９は、基板３００内に埋設されている。具体的には、第１および第２の無機コア層３０８〜３０９は、基板３００内にあり、第１の誘電体層３０６によって取り囲まれている。
【００９８】
基板３００は、また、はんだボールの第１のセット３３０と、はんだボールの第２のセット３３２とを含む。ダイ３０２は、はんだボールの第１のセット３３０を介して基板３００に結合（例えば、実装）されている。はんだボールの第２のセット３３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【００９９】
図７は、また、第１のビア３２４、第２のビア３２６、および第３のビア３２８が、第１の誘電体層３０６を貫通して横断していることを示す。第１のビア３２４は、また、第１の無機コア層３０８を横断している。第３のビア３２８は、また、第２の無機コア層３０９を横断している。第１のビア３２４、第２のビア３２６、および第３のビア３２８は、パッドの第１のセット３２０とパッドの第２のセット３２２とに結合されている。
【０１００】
図７は、また、ダイ３０２がアタッチメント７００（例えば、補強アタッチメント）に結合されていることを示す。いくつかの実施態様では、アタッチメント７００は、ダイ３０２のための構造／構造的支持を提供するように構成されている。
【０１０１】
無機コア層を有するいくつかの基板を説明してきたが、１つまたは複数の無機コア層を含む基板を提供する／製造するためのシーケンスをここで説明する。
【０１０２】
無機コア層を含む基板を提供する／製造するための例示的なシーケンス
図８Ａ〜図８Ｅは、１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造するための例示的なシーケンスを示す。明瞭さおよび単純化の目的のため、図８Ａ〜図８Ｅのシーケンスは、１つまたは複数の無機コア層を含む基板を提供する／製造するすべてのステップおよび／または段階を必ずしも含まないことに留意すべきである。さらに、いくつかの例では、いくつかのステップおよび／または段階は、シーケンスの説明を簡単にするために、単一のステップおよび／または段階に結合されている場合がある。
【０１０３】
図８Ａに示すように、（段階１で）コア層８００が設けられる。コア層８００は、第１の金属層８０２と第２の金属層８０４とを含むことができる。コア層８００は、いくつかの実施態様では、誘電体層であり得る。第１の金属層８０２および第２の金属層８０４は、いくつかの実施態様では、銅層であり得る。
【０１０４】
第１および第２の金属層８０２および８０４は、コア層８００上の金属の一部を選択的に除去するために（段階２で）エッチングされ得る。異なる実施態様は、第１および第２の金属層８０２および８０４をエッチングするために異なるプロセスを使用することができる。いくつかの実施態様では、残りの金属は、コア層８００上の１つまたは複数のトレース（例えば、銅トレース）を画定する。
【０１０５】
（段階３で）空洞８０５（例えば、穴）がコア層８００に作成される。異なる実施態様は、空洞８０５を作成するために異なるプロセスを使用することができる。いくつかの実施態様では、空洞８０５は、コア層８００に空洞（例えば、穴）をあけるためにレーザを使用することによって作成される。
【０１０６】
コア層８００は、次いで、（段階４で）支持フィルム８０６に結合される。いくつかの実施態様では、支持フィルム８０６は、コア層８００のための一時的な土台を提供する。（段階４で）無機コア層８０８が、また、空洞８０５内に設けられる。いくつかの実施態様では、無機コア層８０８は、支持フィルム８０６上に静止している。いくつかの実施態様では、いくつかの無機コア層（例えば、２つ以上の無機コア層）が、空洞８０５内に設けられ得る。異なる実施態様は、無機コア層のための異なる材料を使用することができる。いくつかの実施態様では、無機コア層８０８は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。いくつかの実施態様では、無機コア層８０８は、ダイが基板に結合されたときに反りを低減するための手段として動作するように構成され得る。
【０１０７】
図８Ｂに示すように、（段階５で）第１の誘電体層８１０がコア層８００および無機コア層８０８の上部に設けられる。（段階５で）第１の誘電体層８１０が設けられた後、（段階６で）支持フィルム８０６は、除去される。
【０１０８】
（段階７で）第２の誘電体層８１２がコア層８００および無機コア層８０８の底部に設けられる。（段階７で）第３の金属層８１４および第４の金属層８１６も設けられる。第３および第４の金属層８１４および８１６は、いくつかの実施態様では、銅層であり得る。いくつかの実施態様では、（段階７で）１つまたは複数のビルドアップ層が設けられ得る。いくつかの実施態様では、ビルドアップ層は、誘電体層と金属層とを含むことができる。ビルドアップ層の金属層は、ビルドアップ層内に１つまたは複数のトレースを画定するために選択的にエッチングされ得る。
【０１０９】
図８Ｃに示すように、段階８は、第２の誘電体層８１２、第３の金属層８１４および第４の金属層８１６が、コア層８００と、無機コア層８０８と、第１の誘電体層８１０とに結合された後の基板を示す。段階８に示すように、いくつかの実施態様では、第１および第２の誘電体層８１０および８１２は、境界線なしに混合され得る。いくつかの実施態様では、組み立て後、第１および第２の誘電体層８１０および８１２は、まとめて第１の誘電体層８１０と呼ばれ得る。いくつかの実施態様では、第２の誘電体層８１２は、第１の誘電体層８１０と同じ誘電体である。
【０１１０】
（段階９で）１つまたは複数のビア空洞（例えば、第１のビア空洞８１８、第２のビア空洞８２０、第３のビア空洞８２２）が基板に作成される。より具体的には、第１の誘電体層８１０と無機コア層８０８とを横断する１つまたは複数のビア空洞が作成される。いくつかの実施態様では、第１の誘電体層８１０と無機コア層８０８とを横断するビア空洞を作成するために、レーザが使用され得る。
【０１１１】
図８Ｄに示すように、第３のおよび第４の金属層８１４および８１６は、（段階１０で）基板上の１つまたは複数のトレースおよび／またはパッドを画定するために選択的にエッチングされる。異なる実施態様は、第３のおよび第４の金属層８１４および８１６を選択的にエッチングするために異なるプロセスを使用することができる。加えて、ビア空洞（例えば、第１のビア空洞８１８、第２のビア空洞８２０、第３のビア空洞８２２）は、（段階１０で）基板内のビア（例えば、第１のビア８２４、第２のビア８２６、第３のビア８２８）を画定する金属（例えば、銅、銅ペースト）で充填される。段階１０に示すように、ビアは、無機コア層８０８を貫通して横断する。いくつかの実施態様では、ビア空洞（例えば、第１のビア空洞８１８、第２のビア空洞８２０、第３のビア空洞８２２）は、第３および第４の金属層８１４および８１６が基板上の１つまたは複数のトレースおよび／またはパッドを画定するために選択的にエッチングされるのと同時に充填され得る。
【０１１２】
（段階１１で）第１のはんだレジスト層８３０および第２のはんだレジスト層８３２が設けられる。次に、はんだレジスト層８３０および第２のはんだレジスト層８３２は、（段階１２で）１つで複数のパッドを露出させるために選択的にエッチングされる。いくつかの実施態様では、段階１１および段階１２は、バックエンド処理と呼ばれ得る。
【０１１３】
図８Ｅに示すように、ダイ８４０が、（段階１３で）はんだボールの第１のセット８４２を介して基板に結合される。はんだボールの第２のセット８４４も、（段階１４で）基板に結合される。
【０１１４】
いくつかの実施態様では、モールド／モールド層（図示せず）が、ダイ８４０と基板とに結合され得る。いくつかの実施態様では、アタッチメント（例えば、補強アタッチメント）が、ダイ８４０に結合され得る。
【０１１５】
１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造するための例示的なシーケンスを説明してきたが、１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造するための例示的な方法のフロー図を、ここで以下に説明する。
【０１１６】
無機コア層を含む基板を提供する／製造するための方法の例示的なフロー図
図９は、１つまたは複数の無機コア層を含む基板（例えば、パッケージ基板）を提供する／製造するための方法の例示的なフロー図を示す。明瞭さおよび単純化の目的のため、図９のフロー図は、１つまたは複数の無機コア層を含む基板を提供する／製造するすべてのステップを必ずしも含まないことに留意すべきである。さらに、いくつかの例では、いくつかのステップは、シーケンスの説明を簡単にするために、単一のステップに結合されている場合がある。
【０１１７】
図９に示すように、方法は、（ステップ９０５で）コア層を設ける。コア層（例えば、コア層８００）は、第１の金属層と第２の金属層とを含むことができる。コア層は、いくつかの実施態様では、誘電体層であり得る。第１の金属層および第２の金属層は、いくつかの実施態様では、銅層であり得る。
【０１１８】
方法は、次いで、コア層上の金属の一部を選択的に除去するために（ステップ９１０で）第１のおよび第２の金属層を選択的にエッチングする。異なる実施態様は、第１および第２の金属層を選択的にエッチングするために異なるプロセスを使用することができる。いくつかの実施態様では、コア層上の残りの金属は、コア層上の１つまたは複数のトレース（例えば、銅トレース）を画定する。
【０１１９】
次いで、方法は、（９１５で）コア層内に１つまたは複数の空洞（例えば、空洞８０５）を作成する。異なる実施態様は、空洞を作成するために異なるプロセスを使用することができる。いくつかの実施態様では、空洞は、コア層内に空洞（例えば、穴）をあけるためにレーザを使用することによって作成される。
【０１２０】
方法は、次いで、（９２０で）コア層の空洞内に少なくとも１つの無機コア層を設ける。いくつかの実施態様では、少なくとも１つの無機コア層は、少なくともガラス、シリコン、および／またはセラミックのうちの１つである。いくつかの実施態様では、少なくとも１つの無機コア層は、ダイが基板に結合されたときに反りを低減するための手段として動作するために構成され得る。いくつかの実施態様では、（９２０で）少なくとも１つの無機コア層を設けることは、コア層を支持フィルムに結合することと、支持フィルムの上の空洞内の少なくとも１つの無機コア層を設けることとを含む。いくつかの実施態様では、支持フィルムは、コア層のための一時的な土台を提供する。
【０１２１】
方法は、（９２５で）コア層と無機コア層との上に少なくとも１つの誘電体層を設ける。いくつかの実施態様では、少なくとも１つの誘電体層を設けることは、無機コア層とコア層とを結合する。いくつかの実施態様では、少なくとも１つの誘電体層を設けることは、コア層と無機コア層との上の第１の誘電体層と、コア層と無機コア層との下の第２の誘電体層とを設けることを含む。第２の誘電体層は、いくつかの実施態様では、支持フィルムが除去された後に設けられ得る。
【０１２２】
方法は、（９３０で）基板を積層する。いくつかの実施態様では、基板を積層することは、第３の金属層と第４の金属層とを基板上に設けることを含む。具体的には、第３の金属層を設けることは、誘電体層（例えば、第１の誘電体層）の上に第３の金属層を設けることを含み、第４の金属層を設けることは、誘電体層（例えば、第２の誘電体層）の下に第４の金属層を設けることを含む。いくつかの実施態様では、（９３０で、または９３０の前に）１つまたは複数のビルドアップ層が設けられ得る。いくつかの実施態様では、ビルドアップ層は、誘電体層と金属層とを含むことができる。ビルドアップ層の金属層は、ビルドアップ層内の１つまたは複数のトレースを画定するために選択的にエッチングされ得る。
【０１２３】
方法は、（９３５で）基板内のビアと、基板上のトレースおよび／またはパッドとを設ける。いくつかの実施態様では、ビアを設けることは、基板内に１つまたは複数のビア空洞をあけることと、金属（例えば、銅、銅ペースト）でビア空洞を充填することとを含む。いくつかの実施態様では、ビアは、誘電体層および／または無機コア層を横断する。しかしながら、異なる実施態様は、ビアを異なるように設けることができる。いくつかの実施態様では、基板上にトレースおよび／またはパッドを設けることは、トレースおよび／またはパッドを画定するために第３および第４の金属層を選択的にエッチングすることを含む。
【０１２４】
方法は、さらに、（９４０で）基板のバックエンド処理を実行する。いくつかの実施態様では、（９４０で）基板のバックエンド処理を実行することは、第１のはんだレジスト層と第２のはんだレジスト層とを設けることを含む。いくつかの実施態様では、バックエンド処理を実行することは、さらに、基板上のトレースおよび／またはパッドを露出させるために第１および第２のはんだレジスト層を選択的にエッチングすることを含む。
【０１２５】
バックエンド処理が完了した後、ダイは、いくつかの実施態様では、１つまたは複数の無機コア層を含む基板に結合され得る。加えて、いくつかの実施態様では、モールド／モールド層が、ダイおよび／または基板に結合され得る。さらに、いくつかの実施態様では、アタッチメント（例えば、補強アタッチメント）が、ダイに結合され得る。
【０１２６】
無機材料と、いくつかの誘電体層と、モールドとを含む例示的な基板
いくつかの実施態様では、基板は、いくつかの誘電体層（例えば、１つまたは複数のビルドアップ層）と、モールドで封止され得るＩＣ／ダイとを含むことができる。図１０〜図１１は、基板上のＩＣ／ダイの例を示し、ＩＣ／ダイは、モールドで覆われている。
【０１２７】
図１０は、いくつかの誘電体層（例えば、１つまたは複数のビルドアップ層）と無機コア層とを含む基板上のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、モールド／モールド層で覆われている。具体的には、図４は、ダイ１００２が上に実装された基板１０００を示す。基板１０００は、いくつかの実施態様では、パッケージ基板である。図１０に示すように、基板１０００は、コア層１００４と、第１の誘電体層１００６と、第１の無機コア層１００８と、第１のはんだレジスト層１０１０と、第２のはんだレジスト層１０１２と、トレースの第１のセット１０１４と、トレースの第２のセット１０１６と、パッドの第１のセット１０２０と、パッドの第２のセット１０２２と、第１のビア１０２４と、第２のビア１０２６と、第３のビア１０２８とを含む。
【０１２８】
いくつかの実施態様では、コア層１００４は、第１のコア１００４ａと第２のコア層１００４ｂとを含む。いくつかの実施態様では、コア層１００４（例えば、第１のコア層１００４ａ、第２のコア層１００４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層１００４（例えば、第１のコア層１００４ａ、第２のコア層１００４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、無機コア層１００８は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【０１２９】
基板１０００は、また、はんだボールの第１のセット１０３０と、はんだボールの第２のセット１０３２とを含む。ダイ１００２は、はんだボールの第１のセット１０３０を介して基板１０００に結合（例えば、実装）されている。はんだボールの第２のセット１０３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【０１３０】
図１０は、また、第１のビア１０２４、第２のビア１０２６、および第３のビア１０２８が、第１の誘電体層１００６と第１の無機コア層１００８とを貫通して横断することを示す。第１のビア１０２４、第２のビア１０２６、および第３のビア１０２８は、パッドの第１のセット１０２０と、パッドの第２のセット１０２２とに結合されている。
【０１３１】
図１０は、また、ダイ１００２がモールド／モールド層１０４０で覆われていることを示す。いくつかの実施態様では、モールド／モールド層１０４０は、ダイ１００２のための保護層を提供するように構成されている。モールド／モールド層１０４０は、また、はんだレジスト層１０１０と、はんだボールの第１のセット１０３０とを覆っている。
【０１３２】
図１０は、さらに、基板１０００がいくつかのビルドアップ層を含むことを示す。具体的には、図１０は、基板１０００が第１のビルドアップ層１０４２と第２のビルドアップ層１０４４とを含むことを示す。第１および第２のビルドアップ層１０４２および１０４４は、誘電体層を含む。第１のビルドアップ層１０４２は、また、トレースのセット１０４６を含む。第２のビルドアップ層１０４４は、トレースのセット１０４８を含む。いくつかの実施態様では、追加のビルドアップ層が、基板１０００上に設けられ得る。
【０１３３】
図１１は、いくつかの無機コア層を含む基板上の別のＩＣ／ダイを示し、ここで、ＩＣ／ダイは、モールド／モールド層で覆われている。具体的には、図１１は、ダイ１１０２が上に実装された基板１１００を示す。基板１１００は、いくつかの実施態様では、パッケージ基板である。図１１に示すように、基板１１００は、コア層１１０４と、第１の誘電体層１１０６と、第１の無機コア層１１０８と、第２の無機コア層１１０９と、第１のはんだレジスト層１１１０と、第２のはんだレジスト層１１１２と、トレースの第１のセット１１１４と、トレースの第２のセット１１１６と、パッドの第１のセット１１２０と、パッドの第２のセット１１２２と、第１のビア１１２４と、第２のビア１１２６と、第３のビア１１２８とを含む。
【０１３４】
いくつかの実施態様では、コア層１１０４は、第１のコア層１１０４ａと、第２のコア層１１０４ｂとを含む。いくつかの実施態様では、コア層１１０４（例えば、第１のコア層１１０４ａ、第２のコア層１１０４ｂ）は、いくつかの実施態様では、樹脂／ガラス繊維／エポキシ層で被覆および／または含浸された誘電体層であり得る。いくつかの実施態様では、コア層１１０４（例えば、第１のコア層１１０４ａ、第２のコア層１１０４ｂ）は、ガラス、樹脂、ガラス繊維、および／またはエポキシを含むことができる。いくつかの実施態様では、第１の無機コア層１１０８および第２の無機コア層１１０９は、ガラス、シリコン、および／またはセラミックのうちの１つであり得る。
【０１３５】
図１１に示すように、第１および第２の無機コア層１１０８〜１１０９は、基板１１００内に埋設されている。具体的には、第１および第２の無機コア層１１０８〜１１０９は、基板１１００内にあり、第１の誘電体層１１０６によって取り囲まれている。
【０１３６】
基板１１００は、また、はんだボールの第１のセット１１３０と、はんだボールの第２のセット１１３２とを含む。ダイ１１０２は、はんだボールの第１のセット１１３０を介して基板１１００に結合（例えば、実装）されている。はんだボールの第２のセット１１３２は、プリント回路基板（ＰＣＢ）に結合されるように構成されている。
【０１３７】
図１１は、また、第１のビア１１２４、第２のビア１１２６、および第３のビア１１２８が第１の誘電体層１１０６を貫通して横断していることを示す。第１のビア１１２４は、また、第１の無機コア層１１０８を横断している。第３のビア１１２８は、また、第２の無機コア層１１０９を横断している。第１のビア１１２４、第２のビア１１２６、および第３のビア１１２８は、パッドの第１のセット１１２０と、パッドの第２のセット１１２２とに結合されている。
【０１３８】
図１１は、また、ダイ１１０２がモールド／モールド層１１４０で覆われていることを示す。いくつかの実施態様では、モールド／モールド層１１４０は、ダイ１１０２のための保護層を提供するように構成されている。モールド／モールド層１１４０は、また、はんだレジスト層１１１０と、はんだボールの第１のセット１１３０とを覆っている。
【０１３９】
図１１は、さらに、基板１１００がいくつかのビルドアップ層を含むことを示す。具体的には、図１１は、基板１１００が第１のビルドアップ層１１４２と第２のビルドアップ層１１４４とを含むことを示す。第１および第２のビルドアップ層１１４２および１１４４は、誘電体層を含む。第１のビルドアップ層１１４２は、また、トレースのセット１１４６を含む。第２のビルドアップ層１１４４は、トレースのセット１１４８を含む。いくつかの実施態様では、追加のビルドアップ層が、基板１１００上に設けられ得る。
【０１４０】
いくつかの実施態様では、図１０〜図１１に示す基板上のＩＣ／ダイは、モールドの代わりに補強アタッチメントで覆われている。
【０１４１】
例示的な電子デバイス
図１２は、上述した半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体化され得る様々な電子デバイスを示す。例えば、携帯電話１２０２、ラップトップコンピュータ１２０４、および固定位置端末１２０６は、本明細書に記載のように、集積回路（ＩＣ）１２００を含むことができる。ＩＣ１２００は、例えば、本明細書に記載の集積回路、ダイ、またはパッケージのいずれかであり得る。図１２に示すデバイス１２０２、１２０４、１２０６は、単なる例示である。他の電子デバイスは、限定しないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含むＩＣ１２００を採用することもできる。
【０１４２】
図２、図３、図４、図５、図６、図７、図８Ａ〜図８Ｅ、図９、図１０、図１１、および／または図１２に示す構成要素、ステップ、特徴、および／または機能の１つまたは複数は、単一の構成要素、ステップ、特徴、もしくは機能に再配置および／もしくは結合され得、または、いくつかの構成要素、ステップ、または機能で具体化され得る。追加の要素、構成要素、ステップ、および／または機能は、また、本発明から逸脱することなく加えられ得る。
【０１４３】
「例示的」という単語は、本明細書では、「例、事例、または例示として役立つこと」を意味するために使用されている。「例示的」として本明細書に記載の任意の実施態様または様態は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じた動作の特徴、利点、またはモードを含むことを必要としない。「結合された」という用語は、本明細書では、２つの物体の間の直接的または間接的な結合を指すために使用されている。例えば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触した場合、それらが互いに直接物理的に接触していない場合でも、物体ＡおよびＣは、依然として互いに結合されたと考えられ得る。
【０１４４】
また、実施形態は、フローチャート、フロー図、構造図、またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは、順次プロセスとして動作を説明している場合があるが、動作の多くは、並列または同時に実行され得る。加えて、動作の順序は、再配置され得る。プロセスは、その動作が完了したとき、終了する。
【０１４５】
本明細書に記載の本発明の様々な特徴は、本発明から逸脱することなく、異なるシステムで実施され得る。本開示の前述の態様は、単に例であり、本発明を限定するものとして解釈されるべきではないことに留意すべきである。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。そのように、本教示は、他のタイプの装置に容易に適用され得、多くの代替、修正、および変形が、当業者には明らかであろう。
【符号の説明】
【０１４６】
２００  基板
２０２  ダイ
２０４  コア層
２０４ａ  第１のコア層
２０４ｂ  第２のコア層
２０６  第１の誘電体層
２０８  第１の無機コア層
２１０  第１のはんだレジスト層
２１２  第２のはんだレジスト層
２１４  トレースの第１のセット
２１６  トレースの第２のセット
２２０  パッドの第１のセット
２２２  パッドの第２のセット
２２４  第１のビア
２２６  第２のビア
２２８  第３のビア
２３０  はんだボールの第１のセット
２３２  はんだボールの第２のセット
３００  基板
３０２  ダイ
３０４  コア層
３０４ａ  第１のコア層
３０４ｂ  第２のコア層
３０６  第１の誘電体層
３０８  第１の無機コア層
３０９  第２の無機コア層
３１０  第１のはんだレジスト層
３１２  第２のはんだレジスト層
３１４  トレースの第１のセット
３１６  トレースの第２のセット
３２０  パッドの第１のセット
３２２  パッドの第２のセット
３２４  第１のビア
３２６  第２のビア
３２８  第３のビア
３３０  はんだボールの第１のセット
３３２  はんだボールの第２のセット
４００  モールド／モールド層
５００  モールド／モールド層
６００  アタッチメント
７００  アタッチメント
８００  コア層
８０２  第１の金属層
８０４  第２の金属層
８０５  空洞
８０６  支持フィルム
８０８  無機コア層
８１０  第１の誘電体層
８１２  第２の誘電体層
８１４  第３の金属層
８１６  第４の金属層
８１８  第１のビア空洞
８２０  第２のビア空洞
８２２  第３のビア空洞
８２４  第１のビア
８２６  第２のビア
８２８  第３のビア
８３０  第１のはんだレジスト層
８３２  第２のはんだレジスト層
８４０  ダイ
８４２  はんだボールの第１のセット
８４４  はんだボールの第２のセット
１０００  基板
１００２  ダイ
１００４  コア層
１００４ａ  第１のコア層
１００４ｂ  第２のコア層
１００６  第１の誘電体層
１００８  第１の無機コア層
１０１０  第１のはんだレジスト層
１０１２  第２のはんだレジスト層
１０１４  トレースの第１のセット
１０１６  トレースの第２のセット
１０２０  パッドの第１のセット
１０２２  パッドの第２のセット
１０２４  第１のビア
１０２６  第２のビア
１０２８  第３のビア
１０３０  はんだボールの第１のセット
１０３２  はんだボールの第２のセット
１０４０  モールド／モールド層
１０４２  第１のビルドアップ層
１０４４  第２のビルドアップ層
１０４６  トレースのセット
１０４８  トレースのセット
１１００  基板
１１０２  ダイ
１１０４  コア層
１１０４ａ  第１のコア層
１１０４ｂ  第２のコア層
１１０６  第１の誘電体層
１１０８  第１の無機コア層
１１０９  第２の無機コア層
１１１０  第１のはんだレジスト層
１１１２  第２のはんだレジスト層
１１２４  第１のビア
１１２６  第２のビア
１１２８  第３のビア
１１３０  はんだボールの第１のセット
１１３２  はんだボールの第２のセット
１１４０  モールド／モールド層
１１４２  第１のビルドアップ層
１１４４  第２のビルドアップ層
１１４６  トレースのセット
１１４８  トレースのセット
１２００  集積回路（ＩＣ）
１２０２  携帯電話
１２０４  ラップトップコンピュータ
１２０６  固定位置端末
【図１】
0006018340.tif 000002
【図２】
0006018340.tif 000003
【図３】
0006018340.tif 000004
【図４】
0006018340.tif 000005
【図５】
0006018340.tif 000006
【図６】
0006018340.tif 000007
【図７】
0006018340.tif 000008
【図８Ａ】
0006018340.tif 000009
【図８Ｂ】
0006018340.tif 000010
【図８Ｃ】
0006018340.tif 000011
【図８Ｄ】
0006018340.tif 000012
【図８Ｅ】
0006018340.tif 000013
【図９】
0006018340.tif 000014
【図１０】
0006018340.tif 000015
【図１１】
0006018340.tif 000016
【図１２】
0006018340.tif 000017