(57)【特許請求の範囲】
【請求項１】
トランス（Ｔ）の１次側コイル（ｗ１）に交流電圧を印加する交流電圧印加手段（ＦＢ）と、
前記トランスの２次側コイル（ｗ２）の出力電流を整流する整流手段（ＲＣ）と、
前記整流手段の出力側に接続されてかつ該整流手段の出力電流を平滑化する平滑インダクタ（１６）と、
前記整流手段の出力側に並列接続された第１の経路に設けられた蓄電手段（１８）と、
前記第１の経路において前記蓄電手段の両端のうち前記整流手段の出力側及び前記平滑インダクタの接続点の反対側に設けられた第１の阻止手段（Ｄｓ１）と、
前記平滑インダクタの両端のうち前記蓄電手段の反対側と、前記第１の経路のうち該蓄電手段及び前記第１の阻止手段の間とを接続する第２の経路に設けられた第２の阻止手段（Ｄｓ２）とを備え、
前記第１の阻止手段は、前記第１の経路において該第１の阻止手段から前記蓄電手段へと向かう第１の方向の電流の流通を許容してかつ該第１の方向とは逆方向の電流の流通を阻止し、
前記第２の阻止手段は、前記第２の経路において前記蓄電手段及び前記第１の阻止手段の間から該第２の阻止手段へと向かう第２の方向の電流の流通を許容してかつ該第２の方向とは逆方向の電流の流通を阻止し、
前記交流電圧印加手段及び前記整流手段の間には、前記交流電圧印加手段による印加電圧の極性が反転するに先立ち該交流電圧印加手段によって電圧が印加されない場合において、該電圧が印加されなくなる直前に前記２次側コイルに流れていた電流を継続して流すインダクタンス設定（１４）がなされ、
前記蓄電手段に蓄電可能な電気量（Ｃｓ）は、前記電圧が印加されない期間が終了する以前に前記２次側コイルから前記整流手段へと流れる電流を０とすることが可能であり、かつ前記蓄電手段の充電が終了した時点から前記電圧が印加されない期間の終了時点までの期間に渡って前記平滑インダクタに継続して電流を流通可能な値に設定されていることを特徴とするスイッチング電源。
【請求項２】
前記平滑インダクタに流れる電流が０とならないように前記交流電圧印加手段を操作する電流連続モード操作手段を更に備えることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記交流電圧印加手段は、フルブリッジ回路（ＦＢ）を備え、
前記フルブリッジ回路の有するスイッチング素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）をフェーズシフト処理によってオンオフ操作するフェーズシフト操作手段を更に備えることを特徴とする請求項１又は２記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを備えるスイッチング電源に関する。
【背景技術】
【０００２】
この種のスイッチング電源としては、例えば下記特許文献１に見られるものも知られている。詳しくは、この電源は、直流電圧源の電圧をブリッジ回路を介してトランスの１次側コイルに印加し、２次側コイルに生じる交流電圧をダイオードからなる全波整流回路によって直流電圧に変換する。また、この電源は、ダイオードのリカバリ電流に起因したサージを吸収するためのスナバコンデンサを備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２９５６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、スナバコンデンサの静電容量の設定によっては、ダイオードのリカバリ電流に起因したサージ電圧の吸収度合いが低下し、スイッチング電源における損失が増大することも考えられる。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング電源における損失を低減できる新たなスイッチング電源を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決すべく、請求項１記載の発明は、トランス（Ｔ）の１次側コイル（ｗ１）に交流電圧を印加する交流電圧印加手段（ＦＢ）と、前記トランスの２次側コイル（ｗ２）の出力電流を整流する整流手段（ＲＣ）と、前記整流手段の出力側に接続されてかつ該整流手段の出力電流を平滑化する平滑インダクタ（１６）と、前記整流手段の出力側に並列接続された第１の経路に設けられた蓄電手段（１８）と、前記第１の経路において前記蓄電手段の両端のうち前記整流手段の出力側及び前記平滑インダクタの接続点の反対側に設けられた第１の阻止手段（Ｄｓ１）と、前記平滑インダクタの両端のうち前記蓄電手段の反対側と、前記第１の経路のうち該蓄電手段及び前記第１の阻止手段の間とを接続する第２の経路に設けられた第２の阻止手段（Ｄｓ２）とを備え、前記第１の阻止手段は、前記第１の経路において該第１の阻止手段から前記蓄電手段へと向かう第１の方向の電流の流通を許容してかつ該第１の方向とは逆方向の電流の流通を阻止し、前記第２の阻止手段は、前記第２の経路において前記蓄電手段及び前記第１の阻止手段の間から該第２の阻止手段へと向かう第２の方向の電流の流通を許容してかつ該第２の方向とは逆方向の電流の流通を阻止し、前記交流電圧印加手段及び前記整流手段の間には、前記交流電圧印加手段による印加電圧の極性が反転するに先立ち該交流電圧印加手段によって電圧が印加されない場合において、該電圧が印加されなくなる直前に前記２次側コイルに流れていた電流を継続して流すインダクタンス設定（１４）がなされ、前記蓄電手段に蓄電可能な電気量（Ｃｓ）は、前記電圧が印加されない期間が終了する以前に前記２次側コイルから前記整流手段へと流れる電流を０とすることが可能であり、かつ前記蓄電手段の充電が終了した時点から前記電圧が印加されない期間の終了時点までの期間に渡って前記平滑インダクタに継続して電流を流通可能な値に設定されていることを特徴とする。
【０００７】
上記発明では、上記インダクタンス設定がなされていることから、交流電圧印加手段による印加電圧の極性が反転されるに先立ち交流電圧印加手段によって電圧が印加されない場合において、２次側コイルから整流手段へと電流が流れる。そして、上記発明では、蓄電手段に蓄電可能な電気量を上記態様にて設定することにより、上記電圧が印加されない期間において整流手段を流れる電流の減少速度を高めている。このため、上記電圧が印加されない期間が終了する以前に２次コイルから整流手段へと流れる電流を０にできる。すなわち、２次側コイルから整流手段へと流れる電流が漸減して０となる時点以降において１次側コイルへの電圧の印加を再開することができる。これにより、その後、交流電圧印加手段によって逆極性の電圧が印加され始めたとしても、整流手段にリカバリ電流が流れることを回避でき、ひいてはスイッチング電源における損失を低減させることができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるスイッチング操作手法を示すタイムチャート。
【図３】同実施形態にかかる電力変換処理時の回路状態を示す図。
【図４】同実施形態にかかる電力変換処理時の回路状態を示す図。
【図５】同実施形態にかかる電力変換処理の一例を示すタイムチャート。
【図６】同実施形態にかかるインダクタンスが電力変換に及ぼす影響を示す図。
【図７】同実施形態にかかるインダクタンス及びスイッチング素子損失の関係を示す図。
【図８】第２の実施形態にかかるスイッチング操作手法を示すタイムチャート。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
以下、本発明にかかるスイッチング電源を車載充電装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１０】
図示されるように、コンバータＣＮＶは、入力側コンデンサ１０、フルブリッジ回路ＦＢ、トランスＴ、全波整流回路ＲＣ及び出力側コンデンサ１２を備えて構成される絶縁型コンバータである。コンバータＣＮＶは、入力側コンデンサ１０の電圧を出力側コンデンサ１２の電圧に変換するものである。なお、入力側コンデンサ１０は、例えば、車両の外部から供給される商用電源からの電力を所定の直流電圧とする装置（図示略）の出力部となるものである。
【００１１】
トランスＴの１次側において、入力側コンデンサ１０の両電極間には、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の直列接続体と、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の直列接続体とが並列接続されている。スイッチング素子Ｑ１〜Ｑ４は、トランスＴの１次側コイルｗ１に交流電圧を印加する交流電圧印加手段（フルブリッジ回路ＦＢ）を構成する。本実施形態では、スイッチング素子Ｑ１〜Ｑ４として、ＮチャネルＭＯＳ電界効果トランジスタを用いている。なお、図中、ダイオードＤ１〜Ｄ４のそれぞれは、スイッチング素子Ｑ１〜Ｑ４のそれぞれのボディダイオードである。
【００１２】
上記スイッチング素子Ｑ１及びスイッチング素子Ｑ２の接続点と、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の接続点との間には、トランスＴの１次側コイルｗ１が接続されている。
【００１３】
トランスＴの２次側コイルｗ２の一端は、ダイオードＤａ及びダイオードＤｂの直列接続体の接続点に接続され、他端は、ダイオードＤｃ及びダイオードＤｄの直列接続体の接続点に接続されている。これらダイオードＤａ〜Ｄｄは、２次側コイルｗ２から出力される交流電圧を直流電圧に変換して出力するための整流手段（全波整流回路ＲＣ）である。
【００１４】
なお、図中、１次側コイルｗ１の巻数を「Ｎ１」で示し、２次側コイルｗ２の巻数を「Ｎ２」で示した。また、１次側コイルｗ１の印加電圧を「ＶＴ１」で示し、２次側コイルｗ２の誘起電圧を「ＶＴ２」で示した。さらに、２次側コイルｗ２及び全波整流回路ＲＣの間にインダクタ１４が記載されている。これは、トランスＴの図示しない磁心と、１次側コイルｗ１及び２次側コイルｗ２との間隙を大きくすることで生成される漏れインダクタの等価回路表現である。インダクタ１４は、後述するフェーズシフト処理を行うためなどに必要となるものである。ちなみに、図中、インダクタ１４のインダクタンスを「Ｌｓ」で示した。
【００１５】
上記ダイオードＤａ，Ｄｃのカソードは、平滑インダクタ１６を介して出力側コンデンサ１２に接続されている。また、ダイオードＤａ，Ｄｃのカソードと、ダイオードＤｂ，Ｄｄのアノードとを接続する経路（第１の経路）には、コンデンサ１８及び第１のダイオードＤｓ１の直列接続体が設けられている。詳しくは、第１のダイオードＤｓ１のアノードは、ダイオードＤｂ，Ｄｄのアノードに接続され、カソードは、コンデンサ１８の一端に接続されている。すなわち、第１のダイオードＤｓ１は、上記第１の経路においてダイオードＤｂ，Ｄｄのアノードからコンデンサ１８へと向かう方向の電流の流れを許容してかつ逆方向の電流の流れを阻止する第１の阻止手段である。
【００１６】
平滑インダクタ１６の両端のうち出力側コンデンサ１２側と、コンデンサ１８及び第１のダイオードＤｓ１の接続点とを接続する経路（第２の経路）には、第２のダイオードＤｓ２が設けられている。詳しくは、第２のダイオードＤｓ２のアノードは、コンデンサ１８及び第１のダイオードＤｓ１の接続点に接続され、カソードは、平滑インダクタ１６及び出力側コンデンサ１２の接続点に接続されている。すなわち、第２のダイオードＤｓ２は、第２の経路においてコンデンサ１８及び第１のダイオードＤｓ１の接続点から出力側コンデンサ１２へと向かう方向の電流の流れを許容してかつ逆方向の電流の流れを阻止する第２の阻止手段である。なお、図中、平滑インダクタ１６のインダクタンスを「Ｌｏ」で示し、コンデンサ１８の静電容量（蓄電可能な電気量）を「Ｃｓ」で示した。
【００１７】
上記出力側コンデンサ１２には、負荷２０が並列接続されている。負荷２０には、車載主機としての回転機と電力の授受を行う蓄電池が含まれる。
【００１８】
制御装置２２は、スイッチング素子Ｑ１〜Ｑ４に操作信号ｍｓ１〜ｍｓ４を出力することで、入力側コンデンサ１０の電圧を変換して出力側コンデンサ１２に印加する処理を行う。本実施形態では、上記印加する処理として、図２に示すように、スイッチング素子Ｑ１（Ｑ２）とスイッチング素子Ｑ４（Ｑ３）とでオン状態への切り替えタイミングとオフ状態への切り替えタイミングとを互いにずらしつつ通流率を調節するフェーズシフト処理を行う。
【００１９】
さらに、本実施形態では、上記印加する処理を、平滑インダクタ１６に流れる電流が０とならないようにスイッチング素子Ｑ１〜Ｑ４をオンオフ操作する電流連続モードにて行う。
【００２０】
なお、図２には、フェーズシフト処理におけるスイッチング素子Ｑ１〜Ｑ４の各操作状態に対応させて、「ｍｏｄｅ１−１」〜「ｍｏｄｅ１−４」，「ｍｏｄｅ２−１」〜「ｍｏｄｅ２−４」の符号を付している。
【００２１】
続いて、図３及び図４を用いて、コンバータＣＮＶによる電力変換処理について説明する。
【００２２】
まず、図３を用いて、「ｍｏｄｅ１−１」〜「ｍｏｄｅ１−４」における回路状態について説明する。
【００２３】
図３（ａ）は、「ｍｏｄｅ１−１」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ１，Ｑ４がオン状態とされてかつ、スイッチング素子Ｑ２，Ｑ３がオフ状態とされている。
【００２４】
この期間においては、トランスＴの１次側に１点鎖線にて示すように、入力側コンデンサ１０、スイッチング素子Ｑ１、１次側コイルｗ１、スイッチング素子Ｑ４及び入力側コンデンサ１０にて構成される閉回路が形成される。これにより、１次側コイルｗ１に入力側コンデンサ１０の正の極性の電圧が印加され、上記閉回路に電流が流れる。
【００２５】
これに伴い、トランスＴの２次側に１点鎖線にて示すように、２次側コイルｗ２、ダイオードＤａ、平滑インダクタ１６、出力側コンデンサ１２、ダイオードＤｄ及び２次側コイルｗ２にて構成される閉回路に電流が流れる。また、２点鎖線にて示すように、２次側コイルｗ２、ダイオードＤａ、コンデンサ１８、第２のダイオードＤｓ２、出力側コンデンサ１２、ダイオードＤｄ及び２次側コイルｗ２にて構成される閉回路にも電流が流れる。これにより、コンデンサ１８が充電される。
【００２６】
図３（ｂ）は、「ｍｏｄｅ１−２」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ４がオン状態とされてかつ、スイッチング素子Ｑ１〜Ｑ３がオフ状態とされている。
【００２７】
この期間は、ソフトスイッチングを行うために設けられる。すなわち、スイッチング素子Ｑ１，Ｑ４を同時にオフ操作する代わりに、スイッチング素子Ｑ４をオン状態に維持することで、トランスＴの１次側に１点鎖線にて示すように、インダクタ１４に蓄えられたエネルギによって１次側コイルｗ１、スイッチング素子Ｑ４、ダイオードＤ２及び１次側コイルｗ１にて構成される閉回路に還流電流を流す。なお、この際、１次側コイルｗ１の印加電圧ＶＴ１は「０」となる。
【００２８】
一方、トランスＴの２次側では、平滑インダクタ１６及びインダクタ１４に蓄えられたエネルギが放出され、トランスＴの２次側に１点鎖線にて示す閉回路に電流が流れる。この際、２次側コイルｗ２の誘起電圧ＶＴ２が「０」となる。
【００２９】
ここで、上記閉回路に電流が流れるとともに、図中２点鎖線にて示すように、コンデンサ１８、平滑インダクタ１６、出力側コンデンサ１２、第１のダイオードＤｓ１及びコンデンサ１８にて構成される閉回路にコンデンサ１８の放電電流が流れる。本実施形態では、コンデンサ１８の静電容量Ｃｓが、１次側コイルｗ１に電圧が印加されない期間の終了時点まで平滑インダクタ１６に継続して電流を流通可能な値に設定されている。特に、本実施形態では、上記静電容量Ｃｓが、「ｍｏｄｅ１−４」に移行する以前に２次側コイルｗ２から全波整流回路ＲＣに出力される電流が「０」となるような値に設定されている。このため、１次側コイルｗ１に逆極性の電圧が印加される以前に（「ｍｏｄｅ２−１」に移行する以前に）ダイオードＤａ，Ｄｄの逆回復を完了させることができ、「ｍｏｄｅ２−１」に移行した場合においてダイオードＤａ，Ｄｄにリカバリ電流が流れることを回避できる。これにより、リカバリ電流に起因したサージ電圧の発生を回避できる等、リカバリ電流に起因した損失を低減することができる。
【００３０】
なお、「ｍｏｄｅ１−２」の後、「ｍｏｄｅ１−３」に移行する。「ｍｏｄｅ１−３」では、図示しないが、スイッチング素子Ｑ２が新たにオン状態とされる。この際、ダイオードＤ２に還流電流が流れていることから、スイッチング素子Ｑ２のオン状態への切り替えをゼロボルトスイッチング（ＺＶＳ）とすることができる。
【００３１】
図３（ｃ）は、「ｍｏｄｅ１−４」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ２のみがオン状態とされてかつ、スイッチング素子Ｑ１，Ｑ２，Ｑ４がオフ状態とされる。
【００３２】
上述したように、「ｍｏｄｅ１−４」に移行する以前に２次側コイルｗ２の出力電流が「０」となるようにコンデンサ１８の静電容量Ｃｓが設定されている。このため、「ｍｏｄｅ１−３」から「ｍｏｄｅ１−４」に移行する際のスイッチング素子Ｑ４に流れる電流が「０」となり、スイッチング素子Ｑ４のオフ状態への切り替えをゼロ電流スイッチング（ＺＣＳ）とすることができる。
【００３３】
なお、トランスＴの２次側においては、図中２点鎖線にて示すように、コンデンサ１８、平滑インダクタ１６、出力側コンデンサ１２、第１のダイオードＤｓ１及びコンデンサ１８にて構成される閉回路にコンデンサ１８の放電電流が流れる。
【００３４】
続いて、図４を用いて、「ｍｏｄｅ２−１」〜「ｍｏｄｅ２−４」における回路状態について説明する。
【００３５】
図４（ａ）は、「ｍｏｄｅ２−1」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ２，Ｑ３がオン状態とされてかつスイッチング素子Ｑ１，Ｑ４がオフ状態とされている。
【００３６】
この期間においては、トランスＴの１次側に１点鎖線にて示すように、入力側コンデンサ１０、スイッチング素子Ｑ３、１次側コイルｗ１、スイッチング素子Ｑ２及び入力側コンデンサ１０にて構成される閉回路が形成される。これにより、１次側コイルｗ１に入力側コンデンサ１０の負の極性の電圧が印加され、上記閉回路に電流が流れる。
【００３７】
これに伴い、トランスＴの２次側に１点鎖線にて示すように、２次側コイルｗ２、ダイオードＤｃ、平滑インダクタ１６、出力側コンデンサ１２、ダイオードＤｂ及び２次側コイルｗ２にて構成される閉回路に電流が流れる。また、２次側コイルｗ２、ダイオードＤｃ、コンデンサ１８、第２のダイオードＤｓ２、出力側コンデンサ１２、ダイオードＤｂ及び２次側コイルｗ２にて構成される閉回路にも電流が流れる。これにより、コンデンサ１８が充電される。
【００３８】
図４（ｂ）は、「ｍｏｄｅ２−２」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ３のみがオン状態とされてかつ、スイッチング素子Ｑ１，Ｑ２，Ｑ４がオフ状態とされている。
【００３９】
この期間は、「ｍｏｄｅ１−２」と同様に、ソフトスイッチングを行うために設けられる。すなわち、スイッチング素子Ｑ２，Ｑ３を同時にオフ操作する代わりに、スイッチング素子Ｑ３をオン状態に維持することで、トランスＴの１次側に１点鎖線にて示すように、インダクタ１４に蓄えられたエネルギによって、１次側コイルｗ１、ダイオードＤ１、スイッチング素子Ｑ３及び１次側コイルｗ１にて構成される閉回路に還流電流を流す。なお、この際、１次側コイルｗ１の印加電圧ＶＴ１は「０」となる。
【００４０】
一方、トランスＴの２次側では、平滑インダクタ１６及びインダクタ１４に蓄えられたエネルギが放出され、トランスＴの２次側に１点鎖線にて示す閉回路に電流が流れる。この際、２次側コイルｗ２の誘起電圧ＶＴ２が「０」となる。
【００４１】
ここで、コンデンサ１８の上述した静電容量Ｃｓの設定により、「ｍｏｄｅ１−１」に移行する以前に２次側コイルｗ２から全波整流回路ＲＣに出力される電流が「０」となる。このため、１次側コイルｗ１に逆極性の電圧が印加される以前に（「ｍｏｄｅ１−１」に移行する以前に）ダイオードＤｂ，Ｄｃの逆回復を完了させることができ、「ｍｏｄｅ１−１」に移行した場合においてダイオードＤｂ，Ｄｃにリカバリ電流が流れることを回避できる。
【００４２】
なお、「ｍｏｄｅ２−２」の後、「ｍｏｄｅ２−３」に移行する。「ｍｏｄｅ２−３」では、図示しないが、スイッチング素子Ｑ１が新たにオン状態とされる。この際、ダイオードＤ１に還流電流として順方向電流が流れていることから、スイッチング素子Ｑ１のオン状態への切り替えをＺＶＳとすることができる。
【００４３】
図４（ｃ）は、「ｍｏｄｅ２−４」とされる期間の回路状態を示す図である。この期間においては、スイッチング素子Ｑ１のみがオン状態とされてかつ、スイッチング素子Ｑ２〜Ｑ４がオフ状態とされる。
【００４４】
上述したように、「ｍｏｄｅ２−４」に移行する以前に２次側コイルｗ２の出力電流が「０」となるようにコンデンサ１８の静電容量Ｃｓが設定されている。このため、「ｍｏｄｅ２−３」から「ｍｏｄｅ２−４」に移行する際のスイッチング素子Ｑ３に流れる電流が「０」となり、スイッチング素子Ｑ３のオフ状態への切り替えをＺＣＳとすることができる。
【００４５】
なお、トランスＴの２次側においては、「ｍｏｄｅ１−４」と同様に、コンデンサ１８、平滑インダクタ１６、出力側コンデンサ１２、第１のダイオードＤｓ１及びコンデンサ１８にて構成される閉回路にコンデンサ１８の放電電流が流れる。
【００４６】
図５に、電力変換処理の一例を示す。詳しくは、図５（ａ）は、２次側コイルｗ２の誘起電圧ＶＴ２の推移を示し、図５（ｂ），図５（ｃ）は、スイッチング素子Ｑ１，Ｑ４に流れる電流の推移を示し、図５（ｄ），図５（ｅ）は、ダイオードＤａ，Ｄｃに流れる電流の推移を示す。また、図５（ｆ）は、第２のダイオードＤｓ２に流れる電流（コンデンサ１８の充電電流）の推移を示し、図５（ｇ）は、第１のダイオードＤｓ１に流れる電流（コンデンサ１８の放電電流）の推移を示し、図５（ｈ）は、平滑インダクタ１６の出力電流の推移を示す。
【００４７】
図示されるように、時刻ｔ１において「ｍｏｄｅ1−1」に移行することで、スイッチング素子Ｑ１，Ｑ４に流れる電流が上昇し始めるとともに、２次側コイルｗ２に正の極性の電圧が誘起されてダイオードＤａに流れる電流も上昇し始める。そして、時刻ｔ２においてコンデンサ１８の充電が開始され、充電電流が上昇し始める。
【００４８】
その後、時刻ｔ３において「ｍｏｄｅ１−１」から「ｍｏｄｅ１−２」に移行することで、スイッチング素子Ｑ１に電流が流れなくなるとともに、スイッチング素子Ｑ４及びダイオードＤａに流れる電流が減少し始める。また、コンデンサ１８の充電電流も減少し始める。
【００４９】
その後、時刻ｔ４においてコンデンサ１８の充電電流が「０」になるとともに、コンデンサ１８から放電電流が流れ始める。この放電電流は、「ｍｏｄｅ１−４」の終了タイミング（時刻ｔ６）を跨いで「ｍｏｄｅ２−１」に移行した直後の時刻ｔ７まで継続して流れる。これにより、ダイオードＤａ及びスイッチング素子Ｑ４に流れる電流は、２次側コイルｗ２に逆極性の電圧が誘起される以前のタイミングである時刻ｔ５において「０」となる。したがって、ダイオードＤａにリカバリ電流が流れることを回避でき、また、「ｍｏｄｅ１−４」に移行する場合にスイッチング素子Ｑ４のオフ状態への切り替えに際して生じるスイッチング損失が低減される。
【００５０】
なお、図５（ｃ），図５（ｄ）に、「ｍｏｄｅ１−４」（「ｍｏｄｅ２−４」）の終了タイミングの際にコンデンサ１８の放電電流を流すことができない静電容量Ｃｓの設定がなされる従来技術の電流の推移を破線にて併記した。
【００５１】
この場合、「ｍｏｄｅ１−２」から「ｍｏｄｅ１−４」までの期間においてダイオードＤａ及びスイッチング素子Ｑ１に電流が流れ続けることとなる。このため、その後、スイッチング素子Ｑ４がオフ状態に切り替えられる際に生じるスイッチング損失が増大し、また、２次側コイルｗ２の誘起電圧ＶＴ２の極性が反転されることでダイオードＤａにリカバリ電流が流れることとなる。
【００５２】
ちなみに、本実施形態では、インダクタ１４を、上述したフェーズシフト処理を行うことに加えて、スイッチング素子Ｑ１〜Ｑ４のオン状態への切り替えに際して生じるスイッチング損失を低減するために設けている。これは、インダクタ１４によって、スイッチング素子Ｑ１〜Ｑ４のオン状態への切り替えに伴ってスイッチング素子Ｑ１〜Ｑ４に流れる電流の上昇速度を制限することができるためである。ここでは、インダクタ１４のインダクタンスＬｓが大きいほど、上記上昇速度を抑制できることから、オン状態への切り替えの際に生じるスイッチング損失の低減度合いが大きくなる。また、インダクタンスＬｓが大きいほど、１次側コイルｗ１に対する電圧の印加が停止される際のスイッチング素子Ｑ１〜Ｑ４に流れる電流を小さくできることから、スイッチング素子Ｑ１〜Ｑ４のオフ状態への切り替えに際して生じるスイッチング損失の低減度合いも大きくなる。
【００５３】
ここで、インダクタンスＬｓを大きくすることで上記上昇速度が制限される様子を図６に示した。詳しくは、図６は、コンデンサ１８の静電容量Ｃｓを「１００ｎＦ」に設定し、インダクタ１４のインダクタンスＬｓを「５μＨ」，「２０μＨ」の２通りに設定した場合の電流の推移を示す図である。なお、図６において、各インダクタンスＬｓに対するコンバータＣＮＶの出力電圧は同一である。
【００５４】
ただし、インダクタ１４のインダクタンスＬｓは、上記事項に加えて、コンバータＣＮＶの出力電圧が不足しないとの観点から設定される。これは、インダクタンスＬｓが大きくなると、フェーズシフト処理における通流率をその上限値に設定したとしても、出力電圧をその要求値にできないことがあることによる。
【００５５】
図７に、本実施形態において、入力側コンデンサ１０の電圧である入力電圧Ｖｉを「４００Ｖ」とし、出力側コンデンサ１２の電圧である出力電圧Ｖｏを「２６０Ｖ」とし、出力電力Ｐを「３．３ｋＷ」とした場合のインダクタ１４のインダクタンスＬｓと、スイッチング素子Ｑ１〜Ｑ４の合計損失との関係を示す。なお、合計損失とは、これらスイッチング素子Ｑ１〜Ｑ４のオン状態及びオフ状態のうち一方から他方への切り替えに際して生じるスイッチング損失及び導通損失等を含む損失のことである。
【００５６】
図７に示す結果から、上記合計損失の低減を図るには、インダクタ１４のインダクタンスＬｓを、例えば、「２０μＨ〜４０μＨ」に設定することが望ましい。
【００５７】
以上説明したように、本実施形態では、コンデンサ１８の静電容量Ｃｓを、コンデンサ１８の充電が終了した時点から「ｍｏｄｅ１−４」（「ｍｏｄｅ２−４」）の終了時点までの期間に渡って平滑インダクタ１６に継続して電流を流通可能な値に設定した。これにより、全波整流回路ＲＣのダイオードＤａ〜Ｄｄにリカバリ電流が流れることを回避でき、リカバリ電流に起因した損失を低減できる。
【００５８】
特に、本実施形態では、フェーズシフト処理が行われる構成において、「ｍｏｄｅ1−4」（「ｍｏｄｅ２−４」）に移行される以前に２次側コイルｗ２の出力電流を「０」とできる値に上記静電容量Ｃｓを設定した。このため、スイッチング素子Ｑ３，Ｑ４のオフ状態への切り替えに際して生じるスイッチング損失をいっそう低減することができる。
【００５９】
すなわち、上記静電容量Ｃｓの設定により、スイッチング電源における損失を好適に低減することができる。
【００６０】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６１】
本実施形態では、ハードスイッチングにてスイッチング素子Ｑ１〜Ｑ４をオンオフ操作することで、入力側コンデンサ１０の電圧を変換して出力側コンデンサ１２に印加する処理を行う。ここで、スイッチング素子Ｑ１〜Ｑ４の操作信号ｍｓ１〜ｍｓ４について、図８に示すように、操作信号ｍｓ１，ｍｓ４と操作信号ｍｓ２，ｍｓ３とのそれぞれを互いに同一の信号としてかつ、操作信号ｍｓ１，ｍｓ４と操作信号ｍｓ２，ｍｓ３とで、オン操作指令期間の位相をπだけずらす設定がなされている。
【００６２】
上記ハードスイッチングが行われる構成によっても、ダイオードＤａ〜Ｄｄにリカバリ電流が流れるのを回避することはできる。
【００６３】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６４】
・上記第１の実施形態では、「ｍｏｄｅ１−４」（「ｍｏｄｅ２−４」）に移行する以前に２次側コイルｗ２の出力電流が「０」とされるようにコンデンサ１８の静電容量Ｃｓを設定したがこれに限らない。例えば、「ｍｏｄｅ１−４」（「ｍｏｄｅ２−４」）の期間内の任意のタイミングで２次側コイルｗ２の出力電流が「０」とされるように上記静電容量Ｃｓを設定してもよい。この場合であっても、「ｍｏｄｅ１−４」（「ｍｏｄｅ２−４」）に移行する際にスイッチング素子Ｑ４（Ｑ３）に流れる電流を低減できることから、スイッチング素子Ｑ４（Ｑ３）がオフ状態に切り替えられる際に生じるスイッチング損失を低減させることはできる。
【００６５】
・上記各実施形態では、スイッチング素子Ｑ１〜Ｑ４のオンオフ操作を電流連続モードで行ったがこれに限らない。例えば、上記オンオフ操作を基本的には電流連続モードで行いつつも、特定の状況（例えば、負荷２０の要求電力が大きくなってコンバータＣＮＶの出力電圧が低くなる状況）において上記オンオフ操作を電流不連続モードで行ってもよい。より具体的には、上記特定の状況において電流連続モードから電流不連続モードに切り替えてもよい。ここで、電流不連続モードとは、１次側コイルｗ１に電圧が印加されない期間（「ｍｏｄｅ1−２」から「ｍｏｄｅ１−４」までの期間、又は「ｍｏｄｅ２−２」から「ｍｏｄｅ２−４」までの期間）が終了する際に平滑インダクタ１６に流れる電流が０となるようにスイッチング素子Ｑ１〜Ｑ４をオンオフ操作するモードである。電流不連続モードが行われる場合、１次側コイルｗ１の印加電圧の極性が反転される際に２次側コイルｗ２の出力電流を「０」とできることから、ダイオードＤａ〜Ｄｄにリカバリ電流が流れるのを回避することができる。
【００６６】
・交流電圧印加手段としては、フルブリッジ回路ＦＢに限らず、例えば、一対のスイッチング素子の直列接続体を備えるハーフブリッジ回路であってもよい。
【００６７】
・整流手段としては、全波整流回路ＲＣに限らず、例えば半波整流回路であってもよい。
【００６８】
・蓄電手段としては、コンデンサ１８に限らず、例えば蓄電池であってもよい。この場合であっても、コンデンサ１８の静電容量Ｃｓの設定手法と同様の手法により蓄電池の蓄電可能な電気量を設定することで、ダイオードＤａ〜Ｄｄにリカバリ電流が流れるのを回避できる。
【００６９】
・第１，第２の阻止手段としては、ダイオードに限らず、例えばサイリスタであってもよい。
【００７０】
・インダクタンス設定としては、トランスＴの漏れインダクタ（インダクタ１４）に限らず、インダクタンス素子を用いてもよい。この際、インダクタンス素子の配置箇所は、２次側コイルｗ２と全波整流回路ＲＣとの間に配置すればよい。また、漏れインダクタやインダクタンス素子の配置箇所は、２次側コイルｗ２側に限らず、１次側コイルｗ１側であってもよい。
【００７１】
・コンバータＣＮＶとしては、車両の外部の商用電源の電力を車載蓄電池に充電するものに限らない。また、コンバータＣＮＶが搭載される充電装置としては、車両に搭載されるものに限らず、例えば、住宅に設置されるものであってもよい。
【符号の説明】
【００７２】
１４…インダクタ、１６…平滑インダクタ、１８…コンデンサ、Ｄａ〜Ｄｄ…ダイオード、Ｄｓ１…第１のダイオード、Ｄｓ２…第２のダイオード、ＦＢ…フルブリッジ回路、ＲＣ…全波整流回路、Ｔ…トランス、ｗ１…１次側コイル、ｗ２…２次側コイル。
【図１】
0005849820.tif 000002
【図２】
0005849820.tif 000003
【図３】
0005849820.tif 000004
【図４】
0005849820.tif 000005
【図５】
0005849820.tif 000006
【図６】
0005849820.tif 000007
【図７】
0005849820.tif 000008
【図８】
0005849820.tif 000009