(57)【特許請求の範囲】
【請求項１】
半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせ界面であるＳＯＩ基板と、
前記シリコン層及び前記絶縁層を貫通する穴部と、
前記穴部の底部に熱酸化膜と、
前記半導体支持基板の前記熱酸化膜下で、前記熱酸化膜と上面全てが接触するセンサ用の拡散層と、
を備え、
前記半導体支持基板における前記穴部の下方の領域には、半導体素子として前記拡散層のみを有し、
前記熱酸化膜に接触する全ての前記拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されている半導体装置。
【請求項２】
前記拡散層が存在する領域Ａが、前記熱酸化膜が存在する領域Ｂよりも小さく、かつ前記領域Ａの縁が前記領域Ｂの縁の内側に存在する請求項１に記載の半導体装置。
【請求項３】
半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせで形成された貼り合わせ界面であるＳＯＩ基板を用意する工程と、
前記半導体支持基板の半導体素子形成予定領域上の前記シリコン層及び前記絶縁層を貫通し、前記半導体支持基板を露出する穴部を形成する工程と、
前記穴部の下方にある前記半導体素子形成予定領域上に熱酸化膜を形成する工程と、
前記熱酸化膜下の前記半導体素子形成予定領域に、半導体素子として前記熱酸化膜と上面全てが接触するセンサ用の拡散層のみを形成する工程と、
を有し、
前記拡散層のみを形成する工程は、前記熱酸化膜に接触する全ての拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されるように前記拡散層を形成する工程である半導体装置の製造方法。
【請求項４】
前記拡散層が形成される領域Ａが、前記熱酸化膜が形成される領域Ｂよりも小さく、かつ前記領域Ａの縁が前記領域Ｂの縁の内側に存在する請求項３に記載の半導体装置の製造方法。
【請求項５】
前記拡散層のみを形成する工程は、
前記熱酸化膜を介して前記半導体素子形成予定領域にイオンを注入する工程と、
前記イオンを熱活性化して前記拡散層を形成する工程と、
を有する、請求項３又は請求項４に記載の半導体装置の製造方法。
【請求項６】
前記穴部を形成する工程の前又は後に、
前記シリコン層上に絶縁膜を成膜する工程と、
前記シリコン層上の前記絶縁膜の一部を除去して前記シリコン層の一部を露出させる工程と、
を有し、
前記熱酸化膜を形成する工程において、前記半導体支持基板の前記半導体素子形成予定領域とともに、前記絶縁膜が除去されて露出した前記シリコン層を熱酸化する、請求項３〜請求項５の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
現在、半導体装置に含まれる半導体素子、特に半導体センサにおいては、高感度、低リークの要請から、半導体支持基板（Ｓｕｂｓｔｒａｔｅ）、埋め込み酸化膜(Ｂｕｒｉｅｄ Ｏｘｉｄｅ；ＢＯＸ）及びシリコン層（Ｓｉｌｉｃｏｎｏｎ Ｉｎｓｕｌａｔｏｒ；ＳＯＩ）の三層構造を有するＳＯＩ基板の使用が趨勢となっている。
中でも、ＳＯＩ基板の特徴を活かした応用例として、ＳＯＩ層側にデジタル回路を搭載し、半導体支持基板側にセンサを搭載し、センサ／駆動回路をワンチップ化した製品が挙げられる。
【０００３】
そして、このようなＳＯＩ基板の半導体支持基板側にセンサを形成する応用例においては、リーク電流を抑制するために、ＢＯＸ／半導体支持基板界面の改質が大きな課題となっている。これは、商業的に広く用いられているＳＯＩ基板の製造は、所謂、貼り合わせ法によるもので、製法上、熱酸化により形成されるＳＯＩ／ＢＯＸ界面に対して、貼り合わせで形成されるＢＯＸ／半導体支持基板界面の品質が著しく低いためである。また、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法などの他の製造方法においても、ＢＯＸ／半導体支持基板界面の品質は低く、改質する必要があった。
【０００４】
特許文献１には、ＳＯＩ基板の半導体支持基板側にフォトダイオードを形成するものではないが、ＳＯＩ層にフォトダイオードを形成する構成において、ＢＯＸ／半導体支持基板界面の品質が悪く、リーク電流が発生してしまうという問題点が記載されている。
【０００５】
ここで、前述したような、貼り合わせ法によるＳＯＩ基板を用いて半導体支持基板へセンサを形成する従来の製造方法及びその構造を、図を交えて説明する。
【０００６】
図３は、一の従来例として直接インプラント法を示す図である。
まず、図３（Ａ）に示すように、ＳＯＩ基板２００を用意する。このＳＯＩ基板２００は、半導体支持基板２０２、ＢＯＸ層２０４及びＳＯＩ層２０６の３層構造を有し、ＳＯＩ／ＢＯＸ界面が熱酸化界面であるのに対して、ＢＯＸ／半導体支持基板界面は貼り合わせ界面である。
次に、図３（Ｂ）に示すように、ＳＯＩ層２０６上に、デジタル回路用素子の下地層の形成を行った後に(図示せず)、フォトリソグラフィー/エッチング法により、ＳＯＩ層２０６及びＢＯＸ層２０４を開口してＢｏｘ  Ｗｉｎｄｏｗ（ＢＷ）２０８を形成する。
次いで、図３（Ｃ）に示すように、フォトレジスト２１０をマスクとして、ＢＷ２０８から露出する半導体支持基板２０２にセンサ形成用イオン２１２を注入する。
そして、図３（Ｄ）に示すように、半導体支持基板２０２に注入したイオン２１２を熱的に活性化し、センサ用拡散層２１４を得る。
【０００７】
また、図４は、別の従来例としてマスクＮＳＧ(Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ)法を示す図である。
まず、図４（Ａ）に示すように、ＳＯＩ基板２００を用意する。
次に、図４（Ｂ）に示すように、上述同様ＳＯＩ基板２００にＢＷ２０８を形成し、ＢＷ２０８側から半導体支持基板２０２上へ、マスクＮＳＧ膜３００をＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法により堆積する。
次いで、図４（Ｃ）に示すように、フォトレジスト３０２をマスクとして、ＢＷ２０８から露出する半導体支持基板２０２に、マスクＮＳＧ膜３００を介してセンサ形成用イオン３０４を注入する。
そして、図４（Ｄ）に示すように、半導体支持基板２０２に注入したイオン３０４を熱的に活性化し、センサ用拡散層３０６を得る。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−２５５８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図３に示す一の従来例では、ＢＯＸ／半導体支持基板界面の品質が十分でないことと、イオン２１２注入の際、イオン注入装置からの微量金属イオンのコンタミネーションとが相俟って、図３（Ｅ）に示すように、不純物濃度の薄い拡散層２１４周辺に沿って、接合リーク電流２１６が発生するという課題があった。
【００１０】
一方、図４に示す別の従来例では、マスクＮＳＧ膜３００が、イオン３０４注入の際、イオン注入装置からの微量金属イオンのコンタミネーションを防ぐ働きをするものの、やはり、マスクＮＳＧ膜／半導体支持基板界面の品質が十分でないために、図４（Ｅ）に示すように、不純物の打ち込まれない拡散層３０６周辺のマスクＮＳＧ膜／半導体支持基板界面において、界面準位を介した表面リーク３０８が発生するという課題があった。
【００１１】
以上述べた如く、いずれの従来例も、ＢＯＸ／半導体支持基板界面やマスクＮＳＧ膜／半導体支持基板界面など半導体支持基板界面の品質が十分でないという課題を解決することが出来ないため、貼り合わせＳＯＩ基板の半導体支持基板側へのセンサ形成においては、高感度及び低リークを実現することが極めて困難であり、センサ／駆動回路をワンチップ化した製品開発上の大きな障壁となっている。
【００１２】
本発明は上記事実を考慮し、半導体支持基板界面の品質を向上することが可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の上記課題は下記の手段によって解決された。
＜１＞半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせ界面であるＳＯＩ基板と、前記シリコン層及び前記絶縁層を貫通する穴部と、前記穴部の底部に熱酸化膜と、前記半導体支持基板の前記熱酸化膜下で、前記熱酸化膜と上面全てが接触するセンサ用の拡散層と、を備え、前記半導体支持基板における前記穴部の下方の領域には、半導体素子として前記拡散層のみを有し、前記熱酸化膜に接触する全ての前記拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されている半導体装置。
＜２＞前記拡散層が存在する領域Ａが、前記熱酸化膜が存在する領域Ｂよりも小さく、かつ前記領域Ａの縁が前記領域Ｂの縁の内側に存在する＜１＞に記載の半導体装置。
＜３＞半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせで形成された貼り合わせ界面であるＳＯＩ基板を用意する工程と、前記半導体支持基板の半導体素子形成予定領域上の前記シリコン層及び前記絶縁層を貫通し、前記半導体支持基板を露出する穴部を形成する工程と、前記穴部の下方にある前記半導体素子形成予定領域上に熱酸化膜を形成する工程と、前記熱酸化膜下の前記半導体素子形成予定領域に、半導体素子として前記熱酸化膜と上面全てが接触するセンサ用の拡散層のみを形成する工程と、を有し、前記拡散層のみを形成する工程は、前記熱酸化膜に接触する全ての拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されるように前記拡散層を形成する工程である半導体装置の製造方法。
＜４＞前記拡散層が形成される領域Ａが、前記熱酸化膜が形成される領域Ｂよりも小さく、かつ前記領域Ａの縁が前記領域Ｂの縁の内側に存在する＜３＞に記載の半導体装置の製造方法。
＜５＞前記拡散層のみを形成する工程は、前記熱酸化膜を介して前記半導体素子形成予定領域にイオンを注入する工程と、前記イオンを熱活性化して前記拡散層を形成する工程と、を有する、＜３＞又は＜４＞に記載の半導体装置の製造方法。
＜６＞前記穴部を形成する工程の前又は後に、前記シリコン層上に絶縁膜を成膜する工程と、前記シリコン層上の前記絶縁膜の一部を除去して前記シリコン層の一部を露出させる工程と、を有し、前記熱酸化膜を形成する工程において、前記半導体支持基板の前記半導体素子形成予定領域とともに、前記絶縁膜が除去されて露出した前記シリコン層を熱酸化する、＜３＞〜＜５＞の何れか一項に記載の半導体装置の製造方法。
【発明の効果】
【００１４】
本発明は、上記構成としたので、半導体支持基板界面の品質を向上することができた。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る半導体装置の製造方法及び半導体装置を説明する図である。
【図２】本発明の第２実施形態に係る半導体装置の製造方法及び半導体装置を説明する図である。
【図３】一の従来例として直接インプラ法を示す図である。
【図４】別の従来例としてマスクＮＳＧ法を示す図である。
【発明を実施するための形態】
【００１６】
以下、添付の図面を参照しながら、本発明に係る半導体装置及び半導体装置の製造方法について具体的に説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１７】
本発明の半導体装置は、半導体センサ等の半導体素子を備えた装置を広く含み、ＣＭＯＳ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、アクティブマトリクス基板、液晶表示装置や有機ＥＬ表示装置などの各種表示装置、電子機器などであってもよい。
【００１８】
（第１実施形態）
−製造方法等−
本発明の第１実施形態に係る半導体装置の製造方法及び半導体装置として、熱酸化法による半導体支持基板側へのセンサ形成方法及びそのセンサ構造を、図１を用いて説明する。
【００１９】
まず、図１（Ａ）に示すように、ＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、シリコン等からなる半導体支持基板１２、ＢＯＸ層１４及びＳＯＩ層１６の３層構造を有し、ＳＯＩ／ＢＯＸ界面１５が熱酸化界面であるのに対して、ＢＯＸ／半導体支持基板界面１７は貼り合わせ界面である。
そして、このＳＯＩ基板１０上に、マスクＮＳＧ膜１８をＣＶＤ法により堆積する。
【００２０】
次に、図１（Ｂ）に示すように、フォトリソグラフィー及びエッチング法により、半導体支持基板１２のセンサ形成予定領域Ａ１を含む領域上のＳＯＩ層１６及びＢＯＸ層１４を開口（貫通）し、半導体支持基板１２表面の一部が露出するように穴部、すなわちＢＷ２０を形成する。
ＢＷ２０を形成した後、熱酸化法により、ＢＷ２０から露出したセンサ形成予定領域Ａ１上、及びマスクＮＳＧ膜１８上に、例えば２０ｎｍ以上５０ｎｍ以下の厚さでマスク熱酸化膜２２を形成する。
【００２１】
次いで、図１（Ｃ）に示すように、フォトレジスト２４をマスクとして、形成した熱酸化膜２２を介し、センサ形成予定領域Ａ１に例えばＰ＋やＢ＋等のセンサ形成用イオン２６を注入する。
そして、図１（Ｄ）に示すように、センサ形成用イオン２６を熱的に活性化し、センサ形成予定領域Ａ１にセンサ用拡散層（センサ）２８を得る。
【００２２】
−作用−
本発明の第１実施形態によれば、ＢＷ２０開口後の半導体支持基板１２（センサ形成予定領域Ａ１）に、熱酸化法により、マスク熱酸化膜２２を形成することにより、半導体支持基板１２のセンサ形成予定領域Ａ１上の界面は、低品質の貼り合わせ界面１７から、高品質の熱酸化界面３０に改質される。
センサ形成予定領域Ａ１上の界面が改質された結果、センサ用拡散層２８において、不純物の打ち込まれないセンサ用拡散層２８周辺での、界面準位に起因する表面リーク３２を十分低く抑えることが可能になる（図１（Ｅ）参照）。
【００２３】
また、熱酸化法により形成されたマスク熱酸化膜２２は、ＣＶＤ法により形成されたＮＳＧ膜１８に比して、未結合手が少なく、膜質が緻密であるため、センサ形成用イオン２６注入工程における装置からの微量金属イオンのコンタミネーションに対するゲッタリング能が高くなる。これにより、不純物濃度の薄いセンサ用拡散層２８周辺に沿う接合リーク電流３４を、より一層低く抑えることが可能となる。
【００２４】
以上の結果、貼り合わせＳＯＩ基板１０における半導体支持基板１２側への高感度、低リークセンサ形成が可能となり、センサ/駆動回路をワンチップ化する製品開発への大きな足掛かりとなる。
【００２５】
（第２実施形態）
−製造方法等−
本発明の第２実施形態に係る半導体装置の製造方法及び半導体装置として、フィールド酸化法による半導体支持基板側へのセンサ形成方法及びそのセンサ構造を、図１及び図２を用いて説明する。本第２実施形態では、フィールド酸化法を用いてセンサを形成する。また、本第２実施形態では、ＳＯＩ層上のデジタル回路形成を含めより集約してセンサ形成方法を説明する。
【００２６】
まず、第１実施形態同様、図１（Ａ）に示すように、ＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、シリコン等からなる半導体支持基板１２、ＢＯＸ層１４及びＳＯＩ層１６の３層構造を有し、ＳＯＩ／ＢＯＸ界面１５が熱酸化界面であるのに対して、ＢＯＸ／半導体支持基板界面は貼り合わせ界面１７である。
【００２７】
次に、図２（Ａ）に示すように、半導体支持基板１２のセンサ形成予定領域Ａ２を含む領域上に、ＢＷ５０をフォトリソグラフィー及びエッチング法により開口した上で、パッド酸化膜(図示せず)を熱酸化法により形成する。続いて、シリコン窒化膜５２をＣＶＤ法により堆積し、アクティブ(ＡＣ)形成予定領域Ａ３以外の、パッド酸化膜/シリコン窒化膜５２の２層積層膜を、フォトリソグラフィー及びエッチング法により、選択的に除去する。
【００２８】
次いで、図２（Ｂ）に示すように、ＬＯＣＯＳ(Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ)法により、ＳＯＩ層１６のＡＣ形成予定領域Ａ３以外の領域上と、ＢＷ５０の下方に位置するセンサ形成予定領域Ａ２上に、フィールド熱酸化膜５４、５６を同時形成する。ここで、フィールド熱酸化膜５４、５６の膜厚は、ＳＯＩ層１６のＡＣ間の素子分離が可能な最小限の膜厚以上で、かつ、センサ形成予定領域Ａ２へのイオン注入を妨げない最大の膜厚以下である必要があり、例えば、５０ｎｍ以上１００ｎｍ以下とする。
続いて、図２（Ｃ）に示すように、パッド酸化膜/シリコン窒化膜５２をウェットエッチング法により除去し、ＳＯＩ層１６上のＡＣ面５８を露出させる。
【００２９】
そして、図２（Ｄ）に示すように、ＳＯＩ層１６上に、ＳｉＯ２からなる絶縁膜６０を介してゲート電極６２を形成する。この後、ソース・ドレイン電極（Ｓ／Ｄ）形成予定領域、センサ形成予定領域Ａ２に、フォトリソグラフィー法とイオン注入法により、夫々、選択的に所望のイオン（例えばＰ＋イオンやＢ＋イオン）を注入し、熱活性化により、Ｓ／Ｄ用拡散層６４、センサ用拡散層（センサ）６６を各々得る。尚、ここで、センサ形成予定領域Ａ２に注入するイオンのエネルギーは、第１実施形態よりも熱酸化膜５６を厚く形成したことを考慮して、エネルギーも高く設定するものとする。
【００３０】
熱活性化の後、図２（Ｅ）に示すように、中間絶縁膜６８をＣＶＤ法により堆積し、熱処理によるフロー及び、ＣＭＰ(Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)法などの組み合わせにより平坦化し、Ｓ／Ｄ用拡散層６４上にコンタクトホール７０、センサ用拡散層６６上にコンタクトホール７２をそれぞれ形成する。
【００３１】
この後、金属配線層により、各素子間の回路接続を行う(図示せず)。
【００３２】
−作用−
本発明の第２実施形態によれば、フィールド熱酸化膜５４は、ＳＯＩ層１６側の各素子間の分離膜として機能し、またフィールド熱酸化膜５６は、ＢＷ５０開口後の、半導体支持基板１２界面の改質に寄与する。
また、フィールド熱酸化膜５６の形成により、ＢＷ５０開口面、即ち、センサ素子形成面の半導体支持基板／ＢＯＸ界面が改質されるため、該センサ素子において、第１実施形態同様、界面準位に起因する表面リークが十分低く抑えられ、結果、高感度、低リークの実現が可能となる。
さらに、フィールド酸化工程は、ＳＯＩ層１６側の素子分離と、半導体支持基板／ＢＯＸ界面の改質を同時に実現できるため、工程簡略化による製造コストの低減と、製品品質の高歩留化を図ることができる。
さらにまた、熱酸化の工程が一工程で済むことにより、ＳＯＩ層１６上のデジタル回路素子用のイオン注入形成後の過分な熱処理を避けることが出来るため、デジタル回路素子、すなわち微細化素子の熱処理による予期せぬ特性変動も抑えることができ、シンプルでスマートなプロセスインテグレーションが可能となる。
【００３３】
（変形例）
本発明は、上記の実施形態に限るものではなく、種々の変形、変更、改良が可能である。
例えば、第１実施形態及び第２実施形態では、貼り合わせＳＯＩ基板１０に特化して、半導体支持基板１２にセンサ素子を形成する場合の問題に特化して、本発明の効果について説明してきたが、ＳＯＩ基板の別の製造方法であるＳＩＭＯＸ法においても、本発明は有効である。何故ならば、これまでのＳＯＩ基板１０においては、いずれの製造方法においても、ＳＯＩ／ＢＯＸ界面の品質向上に注力して製造されて来たのに比して、ＢＯＸ／半導体支持基板界面については、全く留意されて来なかったためである。
【００３４】
また、第２実施形態では、ＢＷ５０を形成した後に、ＳＯＩ層１６上にシリコン窒化膜５２を成膜する工程と、ＳＯＩ層１６の一部以外のシリコン窒化膜５２を除去する工程を有する製造方法を説明したが、ＢＷ５０を形成する前に、ＳＯＩ層１６上にシリコン窒化膜５２を成膜する工程と、ＳＯＩ層１６の一部以外のシリコン窒化膜５２を除去する工程を有する製造方法であってもよい。
【００３５】
また、ＳＯＩ層１６の下層は、ＢＯＸ層１４である場合を説明したが、絶縁層であれば、他の材料からなる層であってもよい。
また、半導体支持基板１２上にセンサ以外の半導体素子を形成してもよい。
【符号の説明】
【００３６】
１０  ＳＯＩ基板
１２  半導体支持基板
１４  ＢＯＸ層（絶縁層）
１６  ＳＯＩ層（シリコン層）
２０  ＢＷ（穴部）
２２  マスク熱酸化膜（熱酸化膜）
２６  センサ形成用イオン（イオン）
２８  センサ用拡散層（拡散層、センサ）
５０  ＢＷ（穴部）
５２  シリコン窒化膜（絶縁膜）
５４  フィールド熱酸化膜（熱酸化膜）
５６  フィールド熱酸化膜（熱酸化膜）
６０  絶縁膜
６６  センサ用拡散層（拡散層、センサ）
６８  中間絶縁膜
Ａ１  センサ形成予定領域
Ａ２  センサ形成予定領域
Ａ３  アクティブ形成予定領域
【図１】
0005917790.tif 000002
【図２】
0005917790.tif 000003
【図３】
0005917790.tif 000004
【図４】
0005917790.tif 000005