(57)【特許請求の範囲】
【請求項１】
入力端子から入力されたアナログ入力電圧を複数の容量からなる容量アレイにかけて、設定されたサンプリング時間まで電荷を蓄積するサンプルホールド回路と、
前記容量アレイの各容量の電圧を各容量から逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成するコンパレータ回路と、
前記入力端子に接続された外部装置から入力された調整用電圧に応じて前記サンプルホールド回路の入力側において上昇する電圧が、前記基準電圧に対して予め定められた閾値に達するまでの時間を計測し、該計測した時間に基づいて求めた時間を前記サンプリング時間として設定するサンプリング時間調整回路と、
を備えたＡＤ変換回路。
【請求項２】
前記サンプリング時間調整回路は、前記計測した時間に、予め定められた精度に対応した値を乗算した値を前記サンプリング時間として設定する
請求項１記載のＡＤ変換回路。
【請求項３】
前記閾値を、前記調整用電圧の前記基準電圧に対する１未満の比で定めた
請求項１又は請求項２記載のＡＤ変換回路。
【請求項４】
前記サンプリング時間調整回路で計測した時間もしくは設定したサンプリング時間を記憶する記憶手段を備えた
請求項１から請求項３のいずれか１項に記載のＡＤ変換回路。
【請求項５】
前記サンプリング時間調整回路は、
前記調整用電圧と前記閾値とを比較して前記調整用電圧が前記閾値に達したことを示す信号を出力する比較手段と、
前記調整用電圧の前記サンプルホールド回路への入力開始から前記比較手段からの前記信号が出力されるまでの時間を計測する計測手段と、
前記計測手段で計測された時間を用いて前記サンプルホールド時間を導出する導出手段と、を備えた
請求項１から請求項４のいずれか１項に記載のＡＤ変換回路。
【請求項６】
前記サンプリング時間調整回路は、前記基準電圧を分圧して前記閾値として前記比較手段に入力する第１の抵抗と第２の抵抗を備え、
前記第１の抵抗の抵抗値と第２の抵抗の抵抗値は、前記外部装置が接続された際の入力インピーダンスと前記容量アレイとの時定数τに応じて上昇する前記調整用電圧が前記基準電圧の１００％未満で、前記比較手段から前記信号が出力されるように設定される
請求項５に記載のＡＤ変換回路。
【請求項７】
前記サンプリング時間調整回路は、前記基準電圧を分圧して前記閾値として前記比較手段に入力する第１の抵抗と第２の抵抗を備え、
前記第１の抵抗の抵抗値と第２の抵抗の抵抗値は、前記比較手段に分圧され入力される電圧が、前記基準電圧の６３．２％となるよう設定される
請求項５に記載のＡＤ変換回路。
【請求項８】
前記第１の抵抗と前記第２の抵抗は可変抵抗である
請求項６又は請求項７記載のＡＤ変換回路。
【請求項９】
請求項１乃至８のいずれか１項に記載のＡＤ変換回路と、
該ＡＤ変換回路の動作制御を含むプログラムに基づく処理を行う中央処理装置と、
を備えたマイクロコントローラ。
【請求項１０】
入力端子から入力されたアナログ入力電圧を複数の容量からなる容量アレイにかけて、設定されたサンプリング時間まで電荷を蓄積するサンプルホールド回路と、前記容量アレイの各容量の電圧を各容量から逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成するコンパレータ回路と、を備えたＡＤ変換回路におけるサンプリング時間を設定するサンプリング時間調整方法であって、
前記入力端子に接続された外部装置から入力された調整用電圧とに応じて前記サンプルホールド回路の入力側において上昇する電圧が、前記基準電圧に対して予め定められた閾値に達するまでの時間を計測する第１の手順と、
前記第１の手順で計測した時間に基づいて求めた時間を前記サンプリング時間として設定する第２の手順と、
を含むサンプリング時間調整方法。
【請求項１１】
前記第２の手順では、前記第１の手順で計測された時間に、予め定められた精度に対応した値を乗算した値を前記サンプリング時間として設定する
請求項１０記載のサンプリング時間調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプル・アンド・ホールド機能を有する逐次比較型アナログ・デジタル変換回路（以降、「ＡＤ変換回路」とも記載する）に係り、特に、接続される外部装置によって変化する入力インピーダンスに応じて自動的に入力値のサンプリング時間の調整を行うのに好適なＡＤ変換回路とマイクロコントローラ及びサンプリング時間調整方法に関するものである。
【背景技術】
【０００２】
サンプル・アンド・ホールド機能を有するＡＤ変換回路は、比較的簡単な回路構成で実現され、比較的安価に製造できるＣＭＯＳプロセスとの整合性が高く、占有面積も比較的小さいことから、ＬＳＩ（Large Scale Integration）で構成され、マイクロコントローラ（ＭＣＵ）に内蔵されることが多い。
【０００３】
このようなＡＤ変換回路は、アナログ入力電圧を複数の容量素子にかけて、当該アナログ入力電圧分の電荷を各容量素子にチャージ（蓄積）し、そのチャージした電荷に相当する電圧をホールドし、ＡＤ変換回路の内部基準電圧との比較により、アナログ入力電圧をＡＤ変換回路の分解能分のデジタル値で出力している。なお、以下、アナログ入力電圧を容量素子にかけて当該アナログ入力電圧分の電荷を容量素子にチャージ（蓄積）することを、説明を簡単にするために、単にアナログ入力電圧を容量素子にチャージ（蓄積）する等と記載する。
【０００４】
ＡＤ変換回路においては、外付け部品をできるだけ少なくするため、マイクロコントローラ内部に、アナログ入力電圧をチャージするための容量素子を設けてサンプル・アンド・ホールド回路（以下、サンプルホールド回路と記載する）を構成している。
【０００５】
以下、図５に示す従来の６ビットＡＤ変換回路の構成と動作について説明する。図５のＡＤ変換回路において、アナログ入力電圧Ｖainは、オン状態のスイッチＳ１を介して、Ｃラダー３内の複数の容量素子からなる内部変換容量アレイ（図中、「内部変換容量」と記載）１に印加される。
【０００６】
スイッチＳ１をオンすることにより、アナログ入力電圧Ｖainが容量素子アレイ１にチャージされた後、スイッチＳ１をオフしてアナログ入力電圧ＶainとＣラダー３を切り離し、その後、ＡＤ変換回路は、ＡＤ変換（アナログ信号からデジタル信号への変換）を開始する。ＡＤ変換を開始すると、内部容量素子アレイ１の各容量素子は、デジタル論理回路で構成された制御回路２によって、スイッチＳＷ１〜ＳＷ７とスイッチＳ４により、基準電圧ＶrefまたはＧＮＤのどちらか一方と接続される。
【０００７】
コンパレータ回路４は、内部容量素子アレイ１の一端（Ｃｉｎ）と接続され、ＡＤ変換結果に応じて“Ｈｉｇｈ”か“Ｌｏｗ”レベルを出力する。
【０００８】
コンパレータ回路４におけるＡＤ変換動作は、ＡＤ変換回路と共にＬＳＩ内に設けられた図示していないマイクロコンピュータ（以下、中央処理装置もしくはＣＰＵともいう）から入力される基本クロック信号ＣＬＫ、及び、制御信号に基づく制御回路２による制御で行われる。また、コンパレータ回路４からの出力は制御回路２に入力され、制御回路２からマイクロコンピュータに変換結果として出力される。
【０００９】
このような構成のＡＤ変換回路において、内部容量素子アレイ１は、全体で、Ｑ＝６４ｐＦ×(Ｖt−Ｖain)の電荷をチャージする。なお、Ｖｔはコンパレータ回路４のしきい値電圧であり、この時、アナログ入力電圧Ｖainの入力用のスイッチＳ１と、コンパレータ回路４におけるスイッチＳ２,Ｓ３はＯＮ（オン：接続状態）である。
【００１０】
このチャージ期間が終了すると、制御回路２の制御により、アナログ入力用スイッチＳ１と、コンパレータ回路４のスイッチＳ２,Ｓ３がＯＦＦ（オフ：遮断状態）し、内部容量素子アレイ１に蓄えられた電荷は、コンパレータ回路４によるＡＤ変換が終了するまで保持される。
【００１１】
コンパレータ回路４によるＡＤ変換においては、最上位ビットの変換を例にとると、３２ｐＦの容量素子のみがスイッチＳＷ１によりアナログ入力電圧（ここでは基準電圧Ｖref）側に接続され、それ以外の容量素子は全てスイッチＳＷ２〜ＳＷ７、及びスイッチＳ４を介してＧＮＤに接続される。
【００１２】
本例のＡＤ変換回路は１０ｂｉｔ（ｂｉｔ９〜ｂｉｔ０）のＡＤ変換回路であり、「９ｂｉｔ」が最上位ｂｉｔとなるので、この接続状態で、内部容量素子アレイ１の一端（Ｃｉｎ：コンパレータ回路４側）における電圧を「Ｖ９」とすると、内部容量素子アレイ１に蓄えられた電荷（Ｑ）は不変であるため、下記の式（１）が成立する。
【００１３】
Q=64pF×(Vt−Vain)=32pF×(V9−Vref)＋32pF×(V9-GND)      …（１）
【００１４】
変換電圧範囲を、電源電圧ＶＤＤからグランド（０Ｖ）、すなわち、基準電圧Ｖref＝電源電圧ＶＤＤ、ＧＮＤ＝０Ｖとすると、コンパレータ回路４の入力部（Ｃｉｎ）の電圧変化分である「Ｖｔ−Ｖ９」の値は、「Ｖt−Ｖ９＝Ｖain−（１／２）×ＶＤＤ」となる。
【００１５】
コンパレータ回路４では、Ｖ９の値がＶｔの値より高いか低いかで変換結果が判定されるので、「Ｖain＞（１／２）×ＶＤＤ」であれば「Ｖ９＜Ｖｔ」となり、変換結果は「１」(Ｈｉｇｈ、ハイ）となり、「Ｖain＜（１／２）×ＶＤＤ」であれば「Ｖ９＞Ｖｔ」となり、変換結果は「０」（Ｌｏｗ、ロー)となる。
【００１６】
従って、最上位ビットの判定は、アナログ入力電圧Ｖainが「（１／２）×ＶＤＤ」より大きいか小さいかで決定する。他のビットも最上位ビットと同様な動作で変換される。
【００１７】
しかし、このような構成からなるＡＤ変換回路においては、内部容量素子アレイ１へのアナログ入力電圧のチャージ期間、すなわち、入力値のサンプリング時間に関して以下の問題点がある。
【００１８】
例えば、ＡＤ変換回路においてアナログ入力電圧Ｖainをサンプリングする時間は、内部変換容量アレイ１とＡＤ変換回路の入力インピーダンスの時定数で決定される。現在、ＡＤ変換回路の変換時間を高速化するために、入力インピーダンス値を小さくする傾向がある。しかし、ＡＤ変換回路の入力インピーダンスによっては、ＡＤ変換回路の入力電圧をサンプリングする時間が足らず、ＡＤ変換回路が誤った変換結果を出力する場合がある。このような場合、入力インピーダンスの値を規定する必要がある。
【００１９】
しかしながら、入力インピーダンス値は、ＡＤ変換回路を具備したマイクロコントローラに接続される外部装置によって決定されるため、接続される外部装置が特定されない状態では、入力インピーダンス値をマイクロコントローラ側で決定することはできない。
【００２０】
例えば、入力インピーダンス値を仕様で規定することも考えられるが、この場合、ユーザーの設計の自由度を狭めてしまう。また、サンプリング時間を複数設け、その中から選択するような構成とすることも考えられるが、そのためには、レジスタ等を設ける必要があり、コスト高となってしまう。
【００２１】
なお、ＡＤ変換回路におけるサンプリング時間に関する従来技術が例えば特許文献１，２に記載されている。
【００２２】
特許文献１においては、デジタル信号に変換すべきアナログ信号の入力を制御するためのアナログ・スイッチと、アナログ信号のサンプリングに使用するスイッチ回路部と、２進の重み付けがなされた複数の容量からなる容量アレイ部と、出力信号であるデジタル信号を形成するためのコンパレータ部とを備えてなる逐次比較型ＡＤコンバータにおいて、アナログ・スイッチとスイッチ回路部との間に、利得が１で、高入力インピーダンス、低出力インピーダンスの増幅器を介在させる構成が記載されている。
【００２３】
このような構成とすることにより、サンプリング時、容量アレイ部を構成する容量を充電する時間は、増幅器の低い出力インピーダンスに依存することとなり、充電時間を短くすることができる。
【００２４】
また、特許文献２においては、アナログ入力信号ＡＮinがサンプルホールド回路でサンプリングされ、サンプルホールド回路の出力電圧と、Ｄ／Ａコンバータから順次出力される複数のアナログ基準電圧ＡＮsとがコンパレータで逐次比較され、その比較結果が逐次比較レジスタに格納されてデジタル出力信号Ｄoutとして出力される逐次比較型ＡＤコンバータにおいて、クロック信号に基づいて動作する制御回路により、サンプリング動作及び逐次比較動作が制御される構成とし、クロック信号選択回路により、基準クロック信号ＣＬＫに基づいて複数のクロック信号を生成し、この複数のクロック信号の中からいずれか一つのクロック信号を選択して制御回路に動作クロック信号ＣＬＫＭとして出力すると共に、選択制御回路により、電源電圧に基づいてクロック信号選択回路で選択するクロック信号を変更して、サンプリング動作時間及び逐次比較動作時間を変更する技術が記載されている。
【００２５】
しかしながら、このような特許文献１，２に記載の技術では、用途に応じて接続する外部装置によって変化する入力インピーダンス値に対応して、自動的にサンプリング時間を設定することはできない。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開平４−２２００１６号公報
【特許文献２】特開平７−２６４０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
本発明は、上記問題点を解決するためのものであり、用途に応じて接続する外部装置によって変化する入力インピーダンス値に対応して、自動的にサンプリング時間を設定することを可能とするＡＤ変換回路とマイクロコントローラ及びサンプリング時間調整方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成するため、本発明のＡＤ変換回路は、入力端子から入力されたアナログ入力電圧を複数の容量からなる容量アレイに、設定されたサンプリング時間まで蓄積するサンプルホールド回路と、前記容量アレイの各容量に蓄積された前記アナログ入力電圧を各容量から逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成するコンパレータ回路と、前記入力端子に接続された外部装置から入力された調整用電圧に応じて前記サンプルホールド回路の入力側において上昇する電圧が、前記基準電圧に対して予め定められた閾値に達するまでの時間を計測し、該計測した時間に基づいて求めた時間を前記サンプリング時間として設定するサンプリング時間調整回路と、を備えた。
【００２９】
また、本発明のマイクロコントローラは、前記ＡＤ変換回路と、該ＡＤ変換回路の動作制御を含むプログラムに基づく処理を行う中央処理装置と、を備えている。
【００３０】
また、本発明のサンプリング時間調整方法は、入力端子から入力されたアナログ入力電圧を複数の容量からなる容量アレイに、設定されたサンプリング時間まで蓄積するサンプルホールド回路と、前記容量アレイの各容量に蓄積された前記アナログ入力電圧を各容量から逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成するコンパレータ回路と、を備えたＡＤ変換回路におけるサンプリング時間を設定するサンプリング時間調整方法であって、前記入力端子に接続された外部装置から入力された調整用電圧に応じて前記サンプルホールド回路の入力側において上昇する電圧が、前記基準電圧に対して予め定められた閾値に達するまでの時間を計測する第１の手順と、  前記第１の手順で計測した時間に基づいて求めた時間を前記サンプリング時間として設定する第２の手順と、を含む。
【発明の効果】
【００３１】
本発明によれば、ＡＤ変換回路及びそれを備えたマイクロコントローラにおいて、用途に応じて接続する外部装置によって変化する入力インピーダンス値に対応して、自動的にサンプリング時間を設定することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】実施の形態に係るＡＤ変換回路の構成例を示す回路図である。
【図２】図１におけるＡＤ変換回路の動作例を示すタイミングチャートである。
【図３】図１におけるＡＤ変換回路を備えたマイクロコントローラの構成例を示すブロック図である。
【図４】実施の形態に係るＡＤ変換回路におけるサンプリング時間調整方法の手順例を示すフローチャートである。
【図５】従来のＡＤ変換回路の構成例を示す回路図である。
【発明を実施するための形態】
【００３３】
以下、図を用いて本発明の実施の形態について説明する。
【００３４】
図１は、本実施の形態に係るＡＤ変換回路の構成を示しており、図５に示した従来のＡＤ変換回路にサンプリング時間調整回路を設けた構成となっている。
【００３５】
図１に示すように、本実施の形態に係るＡＤ変換回路のＡＤ変換を行う回路部分（サンプルホールド回路部分、及びコンパレータ回路部分）の構成及び動作は、図５に示した従来の回路とほぼ同じで、制御回路２ａの動作に相違があるだけであり、ここでのＡＤ変換動作に関しての詳細な説明は行わず、以下、サンプリング時間調整回路に関しての構成と動作の説明を主に行う。
【００３６】
本実施の形態に係るサンプリング時間調整回路は、コンパレータ１１、ＮＭＯＳトランジスタ１２、リセット付きのＤフリップ・フロップ（以下、単に「フリップ・フロップ」とも記載する）１３，１４、２入力ＡＮＤゲート１５、カウンタ１６、及び、抵抗Ｒ１，Ｒ２、スイッチＳ５を備えている。なお、本例では、図示していないマイクロコンピュータ（中央処理装置、ＣＰＵ）で実現される機能（例えば導出手段）や、図示してない記憶装置（例えば不揮発性記憶手段）等も、サンプリング時間調整回路の構成要素となる。
【００３７】
コンパレータ１１のプラス入力（非反転入力）には、ＡＤ変換回路のＣラダー３における内部容量素子アレイ１への入力線Ｌｉｎにおけるアナログ入力電圧ＶainがスイッチＳ５を介して入力される。
【００３８】
コンパレータ１１のマイナス入力（反転入力）には、基準電圧Ｖrefを抵抗Ｒ１と抵抗Ｒ２で分圧した電圧が入力される。
【００３９】
ＮＭＯＳトランジスタ１２のドレインは抵抗Ｒ２と接続され、ソースはＧＮＤと接続され、ゲートには、スイッチＳ５をＯＮ／ＯＦＦ制御する信号ｃｏｎｔ1が入力される。なお、この信号ｃｏｎｔ１は、マイクロコンピュータからの制御信号に基づき制御回路２ａから出力される。
【００４０】
コンパレータ１１の出力は、フリップ・フロップ１３のＤ入力に接続され、このフリップ・フロップ１３のＱ出力は、フリップ・フロップ１４のＤ入力と２入力ＡＮＤゲート１５の一方の入力に接続されている。
【００４１】
フリップ・フロップ１４のＱ出力は、２入力ＡＮＤゲート１５の他方の入力に接続されている。
【００４２】
フリップ・フロップ１３，１４のクロックＣＫとリセットＲの各々は、それぞれ共通に接続されている。クロックＣＫに入力されるＣＬＫは、制御回路２ａに入力されるＣＬＫと同じである。
【００４３】
フリップ・フロップ１３，１４のリセットＲには制御回路２ａから出力されるｃｏｎｔ２信号が入力される。フリップ・フロップ１３，１４には、制御回路２ａからスイッチＳＷ１に出力されるｃｏｎｔ２信号と同じ信号が入力される。
【００４４】
カウンタ１６におけるクロック入力ＣＫにはＣＬＫが接続され、リセットＲには、ｃｏｎｔ２信号が入力される。
【００４５】
さらに、カウンタ１６のストップ端子（Ｓ端子）には、２入力ＡＮＤゲート１５の出力が接続され、この２入力ＡＮＤゲート１５からの出力がＳ端子に入力されることにより、カウンタ１６はカウント動作を停止する。
【００４６】
２入力ＡＮＤゲート１５の出力と、カウンタ１６の出力ＯＵＴは、図示していないマイクロコンピュータに入力される。
【００４７】
以下、このような構成のＡＤ変換回路におけるサンプリング時間を調整する動作を説明する。なお、サンプリング時間調整の動作時には、ＡＤ変換動作は停止させておく。
【００４８】
まず、設定対象の外部装置を接続して、当該外部装置から、アナログ入力電圧Ｖainが入力される入力端に、基準電圧Ｖrefと同じ電圧の調整用電圧Ｖrefを入力する。
【００４９】
この状態で、基本クロックＣＬＫを入力すると共に、マイクロコンピュータからの制御信号に基づき制御回路２ａにおいて、ｃｏｎｔ１信号を“Ｌｏｗ”から“Ｈｉｇｈ”にする。
【００５０】
このように、ｃｏｎｔ１信号が“Ｌｏｗ”から“Ｈｉｇｈ”に変化することで、ＮＭＯＳトランジスタ１２とスイッチＳ５が共にオンとなり、コンパレータ１１のプラス入力側には調整用電圧Ｖrefが入力され、コンパレータ１１のマイナス入力には基準電圧Ｖrefを抵抗Ｒ１，Ｒ２で分圧した電圧（Ｖref×Ｒ２／（Ｒ１＋Ｒ２））が入力される。
【００５１】
この状態で、次に、制御回路２ａは、ｃｏｎｔ２を信号“Ｌｏｗ”から“Ｈｉｇｈ”にする。このように、ｃｏｎｔ２信号が“Ｌｏｗ”から“Ｈｉｇｈ”になることで、スイッチＳ１がオンとなると共に、フリップ・フロップ１３，１４とカウンタ１６がリセットされる。このリセット後にカウンタ１６によるカウント動作が開始される。
【００５２】
このようにして、スイッチＳ１がオンすると、接続された外部装置の入力インピーダンスとＣラダー３における内部変換容量アレイ１との時定数τに応じた速度で、コンパレータ１１のプラス入力が基準電圧Ｖrefになるよう上昇する。
【００５３】
この時定数τは、接続された外部装置の入力インピーダンスをＺ、内部変換容量アレイ１の容量をＣとすると、「τ=１-ｅｘｐ（−１／ＺＣ）」で表され、基準電圧Ｖrefの６３．２％の電圧で「１τ」となる。
【００５４】
そこで、本例では、コンパレータ１１のマイナス入力の電圧を、基準電圧Ｖrefの６３．２％になるように抵抗Ｒ１と抵抗Ｒ２を設定する。例えば、抵抗Ｒ１と抵抗Ｒ２の抵抗値の合計を１００Ｒとした場合には、抵抗Ｒ１は３６．８Ｒ、抵抗Ｒ２は６３．２Ｒと設定する。
【００５５】
このように設定することにより、コンパレータ１１のプラス入力の電圧が、マイナス入力側の基準電圧Ｖrefの６３．２％以上になると、コンパレータ１１の出力が、“Ｌｏｗ”から“Ｈｉｇｈ”に変化する。
【００５６】
このコンパレータ１１の出力を、フリップ・フロップ１３，１４でラッチ（保持）する。
【００５７】
このように、フリップ・フロップ１３，１４の２つを用いて２回ラッチするのは、誤検地防止のためである。
【００５８】
フリップ・フロップ１３，１４の出力Ｑが共に“Ｈｉｇｈ”の時には、２入力ＡＮＤゲート１５の出力は、Ｌｏｗ”から“Ｈｉｇｈ”に変化し、この信号の変化は、マイクロコンピュータがカウンタ１６のカウンタ値を読み込む通知信号となる。
【００５９】
２入力ＡＮＤゲート１５の“Ｈｉｇｈ”出力は、カウンタ１６のＳ端子に入力され、カウンタ１６のカウント動作が停止し、カウンタ１６でカウントされたカウンタ値は、ＡＤ変換回路の制御を行うマイクロコンピュータに送られる。
【００６０】
マイクロコンピュータは、カウンタ１６のカウンタ値を読み取ると、ｃｏｎｔ１信号とｃｏｎｔ２信号を”Ｌｏｗ”にして、サンプリング時間調整回路とＡＤ変換回路の動作をリセットする。
【００６１】
そして、マイクロコンピュータは、読み取ったカウンタ１６のカウンタ値を用いて求めた時間を、外部装置に対するサンプルホールド回路におけるアナログ入力電圧のサンプリング時間として制御回路２ａに設定する。
【００６２】
本例では、サンプリング時間調整回路は、カウンタ値を用いて求めた時間に、予め定められた精度に対応した値を乗算した値をサンプリング時間として設定する。
【００６３】
例えば、サンプル時間の設定は、カウンタ値（１τの時間）の８倍に設定すると、「τ=１−exp-8」で内部変換容量の充電した電圧に対して0.0335％の誤差となる。これは、例えば１０ｂｉｔＡＤ変換回路の場合、「exp-8×210」で約「０．３４ＬＳＢ」の誤差精度となり、ＡＤ変換回路のサンプル時間としては十分となる。
【００６４】
このように、本例においては、内部の基準電圧と調整用電圧とを比較し、調整用電圧が内部の基準電圧の６３．２％の値より高くなるまで、ＡＤ変換回路の動作クロックで動作するカウンタでカウントすることで、外部装置の入力インピーダンスとＡＤ変換回路の内部変換容量の時定数τを求め、その際のカウンタ値を用いてＡＤ変換回路の入力電圧Ｖainのサンプル時間を設定する。
【００６５】
このようにしてサンプリング時間を設定すると、マイクロコンピュータは、ＡＤ変換回路の実動作制御において、制御回路２ａを介してｃｏｎｔ２信号をオンさせ、設定したサンプリング時間で、アナログ入力電圧Ｖainのサンプル動作を行わせ、その後、従来技術と同様にしてＡＤ変換を行わせる。
【００６６】
なお、本実施の形態例では、図示していない記憶装置（例えば不揮発性記憶装置）を設け、サンプリング時間調整回路で計測した時間もしくは設定したサンプリング時間を、この記憶装置に記憶しておくことで、ＡＤ変換時に、記憶したサンプリング時間を用いて、当該外部装置に対するＡＤ変換を行うようにしても良い。これにより、ＡＤ変換回路を起動する度にサンプリング時間を計測して制御回路２ａに設定する必要がなくなる。
【００６７】
このように、本例のサンプリング時間調整回路は、コンパレータ１１において、調整用電圧と基準電圧を比較して調整用電圧が閾値に達したことを示す信号を出力し、カウンタ１６において、調整用電圧のサンプルホールド回路への入力開始からコンパレータ１１からの信号が出力されるまでの時間を計測し、マイクロコンピュータにおいて、カウンタ１６で計測された時間を用いてサンプルホールド時間を導出する。
【００６８】
そして、上述したように、本実施の形態例では、閾値を、調整用電圧の基準電圧に対する１未満の比で定める。
【００６９】
すなわち、本例のサンプリング時間調整回路は、基準電圧Ｖrefを抵抗Ｒ１，Ｒ２により分圧して閾値としてコンパレータ１１に入力する構成とし、抵抗Ｒ１，Ｒ２のそれぞれの抵抗値は、入力インピーダンスと内部変換容量の時定数τに応じて上昇する調整用電圧が基準電圧の１００％未満で、コンパレータ１１からの信号が出力されるように設定される。
【００７０】
具体的には、本例のサンプリング時間調整回路では、抵抗Ｒ１，Ｒ２の抵抗値は、コンパレータ１１に分圧され入力される電圧が、基準電圧の６３．２％となるよう設定される。
【００７１】
このことにより、入力された調整用電圧が基準電圧に一致するまで待つ必要がないので、短時間で十分な精度を持つサンプリング時間を決定することができる。
【００７２】
なお、抵抗Ｒ１と抵抗Ｒ２を可変抵抗としても良い。このようにすることで、任意の精度に応じたサンプリング時間に自動的に調整することができる。
【００７３】
以上の本例のサンプリング時間調整回路の動作を示すタイミングチャートが図２に示されており、以下、この図２におけるサンプリング時間調整回路の動作の説明を行う。
【００７４】
接続された設定対象の外部装置から、アナログ入力電圧の入力端子（Ｖain）に、基準電圧と同じ電圧の調整用電圧Ｖrefが入力され、コンパレータ１１のマイナス入力に基準電圧Ｖrefを抵抗Ｒ１，Ｒ２で分圧した「Ｖref×Ｒ２／（Ｒ１＋Ｒ２）」の電圧が入力されている状態で、基本クロックＣＬＫが入力され、ｃｏｎｔ１信号が“Ｌｏｗ”から“Ｈｉｇｈ”に切り換えられることで、コンパレータ１１のプラス入力側に調整用電圧Ｖrefが入力される。
【００７５】
この状態で、次に、ｃｏｎｔ２信号が“Ｌｏｗ”から“Ｈｉｇｈ”に切り換えられると、カウンタ１６によるカウント動作（０，１，２，…，ｎ）が開始される。
【００７６】
この状態において、接続された外部装置の入力インピーダンスとＣラダー３における内部変換容量アレイ１との時定数τに応じた速度で、コンパレータ１１のプラス入力が上昇し、マイナス入力側の基準電圧Ｖrefの６３．２％以上になると、コンパレータ１１の出力が、“Ｌｏｗ”から“Ｈｉｇｈ”に変化する。
【００７７】
このコンパレータ１１の出力の変化に応じて、２入力ＡＮＤゲート１５の出力が変化し、この変化が、マイクロコンピュータにカウンタ１６のカウンタ値を読み込む通知信号となる。すなわち、２入力ＡＮＤゲート１５の“Ｈｉｇｈ”出力により、カウンタ１６のカウント動作が停止し、カウンタ１６の停止したカウンタ値（ｎ）が、マイクロコンピュータに送られる。
【００７８】
このようにして送られてきたカウンタ１６のカウンタ値を用いて、マイクロコンピュータは、外部装置から入力された調整用電圧Ｖrefに応じてサンプルホールド回路の入力側において上昇する電圧が、基準電圧Ｖrefに対して予め定められた閾値（例えば基準電圧の６３．２％）に達するまでの時間を求め、さらに、この時間に基づいて求めた時間を、外部装置に対するサンプルホールド回路におけるアナログ入力電圧のサンプリング時間として設定する。
【００７９】
次に、このようなサンプリング時間調整回路を設けたＡＤ変換回路を備えたマイクロコントローラ（半導体装置）の構成について、図３を用いて説明する。
【００８０】
図３に示す本例のマクロコントローラ３１は、ＡＤ変換回路３２、ＣＰＵ３３、及びメモリ３４を備え、ＡＤ変換回路３２は、サンプルホールド回路３２ａと、コンパレータ回路３２ｂと、サンプリング時間調整回路３２ｃと、制御回路３２ｄと、を備えている。
【００８１】
制御回路３２ｄは、ＣＰＵ３３のプログラムに基づく処理で出力される制御信号を入力して、サンプルホールド回路３２ａ、コンパレータ回路３２ｂ、及び、サンプリング時間調整回路３２ｃの動作制御を行う。
【００８２】
なお、サンプルホールド回路３２ａは図１に示したＣラダー３を備え、コンパレータ回路３２ｂは図１に示したコンパレータ回路４を備え、サンプリング時間調整回路３２ｃは、図１に示した、コンパレータ１１、ＮＭＯＳトランジスタ１２、フリップ・フロップ１３，１４、２入力ＡＮＤゲート１５、カウンタ１６、及び、抵抗Ｒ１，Ｒ２、スイッチＳ５を備えている。
【００８３】
このような構成により、本例のマイクロコントローラ３１は、ＣＰＵ３３のメモリ３４に記憶されたプログラムに基づく処理に応じた制御回路３２ｄの制御により、サンプルホールド回路３２ａにおいて、アナログ入力電圧を容量アレイにおける各容量素子に、設定されたサンプリング時間まで蓄積し、コンパレータ回路３２ｂにおいて、各容量素子に蓄積されたアナログ入力電圧を逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成し、そして、サンプリング時間調整回路３２ｃにおいて、ＡＤ変換動作を開始する前に、接続された外部装置から入力された基準電圧と同じ値の調整用電圧に応じてサンプルホールド回路３２ａの入力側において上昇する電圧が、基準電圧に対して予め定められた閾値（例えば基準電圧の６３．２％）に達するまでの時間を計測し、計測した時間を基に、外部装置に対するサンプルホールド回路３２ａにおけるアナログ入力電圧のサンプリング時間を設定する。
【００８４】
なお、マクロコントローラ３１は、ＡＤ変換回路３２で変換されたデジタル信号を図示していないインターフェース部を介して外部に出力する。
【００８５】
次に、このようなＣＰＵ３３のプログラムされた処理に基づくサンプルホーサンプリング時間調整回路３２ｃの処理内容を、図４を用いて説明する。
【００８６】
まず、ステップ４００において、アナログ入力電圧の入力端子に調整用電圧（Ｖref）を入力し、ステップ４０２において、コンパレータ１１のマイナス入力に基準電圧Ｖrefの６３．２％の分圧を入力する。
【００８７】
ステップ４０４において、カウンタ１６のカウント動作を開始し、ステップ４０６において、コンパレータ１１からのＨｉｇｈレベル信号の出力を待つ。
【００８８】
コンパレータ１１からＨｉｇｈレベル信号の出力があれば、ステップ４０８において、カウンタ１６のカウント動作を停止し、ステップ４１０において、カウンタ１６のカウント値を読み取り、ステップ４１２において、読み取ったカウント値を用いてサンプリング時間を算出して処理を終了する。
【００８９】
以上、図１〜図４を用いて説明したように、本例のＡＤ変換回路は、サンプルホールド回路により、入力端子から入力されたアナログ入力電圧を複数の容量からなる容量アレイに、設定されたサンプリング時間まで蓄積し、コンパレータ回路により、容量アレイの各容量に蓄積されたアナログ入力電圧を各容量から逐次読み出して予め設定された基準電圧と比較しデジタル信号を生成し、サンプリング時間調整回路により、ＡＤ変換動作を停止した状態で、入力端子に接続された外部装置から入力された基準電圧と同じ値の調整用電圧に応じてサンプルホールド回路の入力側において上昇する電圧が、基準電圧に対して予め定められた閾値（例えば基準電圧の６３．２％）に達するまでの時間を計測し、計測した時間に基づいて求めた時間を、外部装置に対するサンプルホールド回路におけるアナログ入力電圧のサンプリング時間として設定し、設定したサンプリング時間で、当該外部装置から入力されるアナログ入力電圧に対するサンプリングを行い、ＡＤ変換を行う。
【００９０】
なお、サンプリング時間調整回路は、計測した時間に、予め定められた精度に対応した値（例えば８）を乗算した値をサンプリング時間として設定する。
【００９１】
また、閾値を、調整用時間の基準電圧に対する１未満の比で定める。
【００９２】
また、サンプリング時間調整回路で計測した時間もしくは設定したサンプリング時間を記憶する記憶装置、例えば不揮発性記憶装置を備えた構成としても良い。
【００９３】
また、サンプリング時間調整回路は、調整用電圧と閾値とを比較して調整用電圧が閾値に達したことを示す信号を出力するコンパレータ（１１）と、調整用電圧のサンプルホールド回路への入力開始からコンパレータ（１１）からの信号が出力されるまでの時間を計測するカウンタ１６と、カウンタ１６で計測された時間を用いてサンプルホールド時間を導出するマイクロコンピュータの処理機能、を備えた構成とする。
【００９４】
また、サンプリング時間調整回路は、基準電圧を分圧して閾値として比較手段に入力する第１の抵抗Ｒ１と第２の抵抗Ｒ２を備え、第１の抵抗Ｒ１の抵抗値と第２の抵抗Ｒ２の抵抗値は、入力インピーダンスと内部変換容量の時定数τに応じて上昇する調整用電圧が基準電圧の１００％未満で、コンパレータ（１１）からの信号が出力されるように設定される。
【００９５】
例えば、第１の抵抗Ｒ１の抵抗値と第２の抵抗Ｒ２の抵抗値は、コンパレータ（１１）に分圧され入力される電圧が、基準電圧の６３．２％となるよう設定される。
【００９６】
なお、第１の抵抗Ｒ１と第２の抵抗Ｒ２は可変抵抗としても良い。
【００９７】
そして、本例のマイクロコントローラは、このようなＡＤ変換回路と、このＡＤ変換回路の動作制御を行うＣＰＵと、を備えた構成とし、このようなＡＤ変換回路におけるサンプリング時間を設定するために、入力端子に接続された外部装置から入力された基準電圧と同じ値の調整用電圧に応じてサンプルホールド回路の入力側において上昇する電圧が、基準電圧に対して予め定められた閾値(例えば基準電圧の６３．２％）に達するまでの時間を計測する第１の手順と、第１の手順で計測された時間に基づいて求めた時間を、外部装置に対するサンプルホールド回路におけるアナログ入力電圧のサンプリング時間として設定する第２の手順と、を含むサンプリング時間調整方法を行う。
【００９８】
以上のように、本例においては、内部の基準電圧と調整用電圧とを比較し、調整用電圧が内部の基準電圧に対して予め定められた閾値（例えば基準電圧の６３．２％）より高くなるまで、ＡＤ変換回路の動作クロックで動作するカウンタでカウントすることで、接続された外部装置の入力インピーダンスとＡＤ変換回路の内部変換容量の時定数τに達する時間を求め、その際の時間を用いてＡＤ変換回路の入力電圧Ｖainのサンプル時間を自動設定することができる。
【００９９】
そして、上述したように、サンプル時間の設定は、カウンタ値（１τの時間）の８倍に設定すると、「τ=１−exp-8」で内部変換容量の充電した電圧に対して0.0335％の誤差となる。これは、例えば１０ｂｉｔＡＤ変換回路の場合、「exp-8×210」で約「０．３４ＬＳＢ」の誤差精度となり、ＡＤ変換回路のサンプル時間としては十分となる。
【０１００】
また、１度測定したサンプル時間の測定結果をフラッシュメモリーなどの不揮発性メモリに書き込んでおけば、ＡＤ変換回路を起動する毎にサンプル時間を測定することは不要となる。
【０１０１】
また、例えば、本例のＡＤ変換回路は汎用のマイクロコントローラに搭載することが可能であり、火災警報器用ＩＣや、炊飯器用ＩＣなどに用いることが可能である。
【０１０２】
なお、本発明は、図１〜図４を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、メモリに記憶されたプログラムを読み込んでＣＰＵが実行することにより、本発明に係るサンプリング時間調整回路の制御を行っているが、このような、サンプリング時間調整回路の制御を、論理素子回路からなるハードウェア構成で行う構成としても良い。
【０１０３】
また、本例では、１０ビットのＡＤ変換回路を例としているが、これに限るものではない。
【０１０４】
また、図１に示す例では、コンパレータ１１のプラス入力に調整用電圧を入力し、マイナス入力に基準電圧の分圧を入力する構成としているが、逆の入力とし、コンパレータ１１の出力側にインバータを設けた構成としても良い。その他、サンプリング時間調整回路を構成する比較手段、計測手段、及び、導出手段としては、図１に示すコンパレータ１１、抵抗Ｒ１，Ｒ２、フリップ・フロップ１３，１４、２入力ＡＮＤゲート１５、カウンタ１６からなる構成に限定されるものではなく、適宜に変更可能である。
【０１０５】
また、本例では、基準電圧の６３．２％を閾値とすることで、外部装置の入力インピーダンスとＡＤ変換回路の内部変換容量の時定数の１τに達する時間を求め、その際の時間を用いてＡＤ変換回路の入力電圧Ｖainのサンプル時間を自動調整するようにしているが、例えば「２τ」や「３τ」に達する時間を求め、その際の時間を用いてＡＤ変換回路の入力電圧Ｖainのサンプル時間を自動調整するようにしても良い。また、閾値を基準電圧の６３．２％以下、例えば、基準電圧の５０％を閾値としても良い。この場合、ＡＤ変換回路の仕様の精度を満足するように、当該閾値で求めた時間を何倍にするかを決定する。しかし、例えば、９０％以上もしくは１０％以下といった極端な高低の閾値とした場合、コンパレータ１１の精度を高めることが必要となる。特に、高い閾値とした場合には、カウンタ値の取得に時間がかかる。
【符号の説明】
【０１０６】
１  内部変換容量アレイ
２，２ａ  制御回路
３  Ｃラダー（サンプルホールド回路）
４  コンパレータ回路
１１  コンパレータ
１２  ＮＭＯＳトランジスタ
１３，１４  フリップ・フロップ（リセット付きＤフリップ・フロップ）
１５  ２入力ＡＮＤゲート
１６  カウンタ
３１  マイクロコントローラ
３２  ＡＤ変換回路
３２ａ  サンプルホールド回路
３２ｂ  コンパレータ回路
３２ｃ  サンプリング時間調整回路
３２ｄ  制御回路
３３  ＣＰＵ（中央処理装置）
３４  メモリ
Ｒ１，Ｒ２  抵抗
Ｓ１〜Ｓ５，ＳＷ１〜ＳＷ７  スイッチ
【図１】
0005851285.tif 000002
【図２】
0005851285.tif 000003
【図３】
0005851285.tif 000004
【図４】
0005851285.tif 000005
【図５】
0005851285.tif 000006