(57)【特許請求の範囲】
【請求項１】
活性層を含む半導体層と、
前記半導体層の第１の表面上に形成された第１の電極と、
前記半導体層の前記第１の表面とは反対の第２の表面上に形成された第２の電極と
を有し、
前記半導体層は、前記第２の電極側から見たとき、側面が逆テーパ形状に形成されており、
更に、前記半導体層の前記側面上に形成された第１の絶縁層を含み、
前記側面上の前記活性層の位置における前記第１の絶縁層の厚さは、２０Å以上、かつ、前記活性層で発光される光の前記第１の絶縁層内での波長の１／１０以下である半導体発光素子。
【請求項２】
更に、前記半導体層の前記第２の表面上に形成された第２の絶縁層を含み、
前記第２の絶縁層の厚さは、前記活性層で発光される光の、前記第２の絶縁層内での波長の８０％以上２００％以下である請求項１に記載の半導体発光素子。
【請求項３】
前記第１の絶縁層は、前記第２の表面から遠ざかるほど薄くなる請求項１または２に記載の半導体発光素子。
【請求項４】
（ａ）成長基板上に、活性層を含む半導体層を形成する工程と、
（ｂ）前記半導体層の表面に第１の電極を形成する工程と、
（ｃ）前記第１の電極側から見たとき、前記半導体層の側面が順テーパ形状となるように、前記活性層を分離する工程と、
（ｄ）前記成長基板上の積層構造を、支持基板と接合する工程と、
（ｅ）前記成長基板を除去する工程と、
（ｆ）前記成長基板が除去され、露出した前記半導体層表面、及び、前記半導体層の側面に、絶縁層を形成する工程と、
（ｇ）前記成長基板が除去され、露出した前記半導体層表面に、第２の電極を形成する工程と
を有し、
前記工程（ｆ）において、前記側面上の前記活性層の位置における前記絶縁層の厚さが、２０Å以上、かつ、前記活性層で発光される光の前記絶縁層内での波長の１／１０以下となるように、前記絶縁層を形成する半導体発光素子の製造方法。
【請求項５】
前記工程（ｆ）において、前記成長基板が除去され、露出した前記半導体層表面における前記絶縁層の厚さが、前記活性層で発光される光の、前記絶縁層内での波長の８０％以上２００％以下となるように、前記絶縁層を形成する請求項４に記載の半導体発光素子の製造方法。
【請求項６】
前記工程（ｆ）において、前記成長基板が除去され、露出した前記半導体層表面と、前記半導体層側面とに、同時に、前記絶縁層を形成する請求項４または５に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体発光素子の活性層には、一般に井戸層と障壁層とからなる量子井戸構造が採用される。活性層で発生した光の一部は、井戸層と障壁層、もしくはそれらの層とその周囲に近接しているクラッド層との屈折率差により、活性層内で全反射を繰り返しながら、活性層の面内方向に伝播し、半導体発光素子側面の活性層部分から外部へと放出される。放出される光は、屈折率差に応じ全光束の５〜１０％程度である。この光は活性層とほぼ平行な方向に、外部に向けて放出されるため、効率よく光取り出し方向に向かわせて活用するには、素子側面に何らかの反射構造を形成する必要がある。
【０００３】
テーパ角を有する素子側面に対し、素子側面を覆い、素子側面より傾斜した表面を有する透明樹脂層を形成し、更にこの透明樹脂層表面に反射膜を形成して、素子側面（活性層側端）から外部へ放出される光を効率よく取り出し方向側（ｎ電極側）に反射させる構造を有する半導体発光素子の発明が開示されている（たとえば、特許文献１参照）。素子側面から放出される光はテーパ角の効果で、素子と透明樹脂層との界面で取り出し方向側に屈折され、最終的に、反射膜によって取り出し方向側へと反射される。素子側面のテーパ角がほぼ９０°、もしくは９０°以上となる構造の半導体発光素子に対しても、透明樹脂層と外気との界面で光が一度素子内部へ反射され、反射膜で取り出されやすい方向に角度を変えられるため、取り出し面から取り出される光の割合を増加させることができる。透明樹脂層は、スピンコートや成型、インプリントなど手法により形成される。
【０００４】
素子側面に絶縁保護層を形成し、かつ、素子側面のテーパ角を、活性層と絶縁保護層の全反射臨界角度以上とすることにより、活性層を伝播してくる光を、活性層と絶縁保護層との界面で取り出し方向側（透光性基板側）へ全反射させる構造を有する半導体発光素子の発明が開示されている（たとえば、特許文献２参照）。特許文献２には、素子側面のテーパ角θ１より大きな角度θ２で傾斜した表面を有する絶縁保護層を形成する例の記載もある。この場合、活性層を伝播してくる光は、テーパ角θ１を有する素子側面により取り出し面側に屈折される。屈折された光が絶縁保護層表面側で全反射する角度より、角度θ２を大きくすることで、光を取り出し面側へ向かわせることができる。
【０００５】
特許文献１記載の半導体発光素子においては、素子側面が透明樹脂層で覆われる。上記のような方法により設けられた透明樹脂層中には、通常微細な気泡が含まれており、気泡による散乱や、樹脂層自身の吸収により光の透過率が低下する。また、透明樹脂層表面には凹凸が形成されるため、透明樹脂層上に反射膜を形成すると、透明樹脂層と反射膜の界面で多重反射が生じる。多重反射するほど光量が減衰し、光取り出し効率が低下する。
【０００６】
特許文献２においても、絶縁保護層表面上に反射金属を形成する構成が提案されている。しかしながら、テーパ角を有する素子側面に絶縁保護層や反射金属を平坦に形成することは困難である。したがって特許文献１記載の技術と同様に、多重反射の問題が生じる。
【０００７】
光取り出し効率が低下するだけではなく、反射膜を設けず全反射を利用した場合では、歩留まりの低下が招来される。特許文献１記載の発明においても、特許文献２記載の発明においても、一定以上のテーパ角が必要となることにより、１素子の外形サイズが発光面積を超えて大きくなってしまう。ウエハ面内で一括して多数の素子を形成する際、最終的な外形サイズより大きい間隔で素子を配列させる必要があるため、特許文献１及び２に記載の半導体発光素子を製造するに当たっては、ウエハ面内での素子取り数が落ち、全体的な歩留まりが低下する。なお、特許文献１記載の発明においては、主に傾斜面を有する樹脂の加工精度（通常は数μｍ以上のオーダーと思われる。）の問題により、特許文献２記載の発明においては、効果的に全反射を行わせるために、一定以上のテーパ角が必要となる。
【０００８】
更に、特許文献２記載の技術における透光性基板は、熱引きの妨げとなるなどの問題があるため、既知の基板剥離手法を用いて除去し、薄膜型の素子構成とすることが望ましい。しかし特許文献２記載の半導体発光素子は外形サイズが大きくなり、素子の最外周付近で膜厚が薄く、物理的強度の弱い領域が多くなる。そのため、基板剥離やその後の工程において素子外周が破損しやすく、この点においても歩留まりが低下する。
【０００９】
また、特許文献１及び２に記載されているような、透明樹脂層や絶縁保護層上に反射金属を形成する構成の場合、半導体積層構造を支持基板と貼り合わせた後では、反射金属の形成面が逆テーパ形状となり、十分な厚さの反射金属層を形成することが困難であるため、貼り合わせ前に反射金属層を形成しておく必要がある。そうすると後の工程で、反射金属が付着した素子外周部分が破損、散乱し、素子の信頼性を大きく損なう懸念がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１９４６７号公報
【特許文献２】特許第４１２３８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、光取り出し効率が高く、高い歩留まりで製造可能な半導体発光素子を提供することである。
【００１２】
また、光取り出し効率の高い半導体発光素子を、高い歩留まりで製造可能な半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一観点によると、活性層を含む半導体層と、前記半導体層の第１の表面上に形成された第１の電極と、前記半導体層の前記第１の表面とは反対の第２の表面上に形成された第２の電極とを有し、前記半導体層は、前記第２の電極側から見たとき、側面が逆テーパ形状に形成されており、更に、前記半導体層の前記側面上に形成された第１の絶縁層を含み、前記側面上の前記活性層の位置における前記第１の絶縁層の厚さは、２０Å以上、かつ、前記活性層で発光される光の前記第１の絶縁層内での波長の１／１０以下である半導体発光素子が提供される。
【００１４】
また、本発明の他の観点によると、（ａ）成長基板上に、活性層を含む半導体層を形成する工程と、（ｂ）前記半導体層の表面に第１の電極を形成する工程と、（ｃ）前記第１の電極側から見たとき、前記半導体層の側面が順テーパ形状となるように、前記活性層を分離する工程と、（ｄ）前記成長基板上の積層構造を、支持基板と接合する工程と、（ｅ）前記成長基板を除去する工程と、（ｆ）前記成長基板が除去され、露出した前記半導体層表面、及び、前記半導体層の側面に、絶縁層を形成する工程と、（ｇ）前記成長基板が除去され、露出した前記半導体層表面に、第２の電極を形成する工程とを有し、前記工程（ｆ）において、前記側面上の前記活性層の位置における前記絶縁層の厚さが、２０Å以上、かつ、前記活性層で発光される光の前記絶縁層内での波長の１／１０以下となるように、前記絶縁層を形成する半導体発光素子の製造方法が提供される。
【発明の効果】
【００１５】
本発明によれば、光取り出し効率が高く、高い歩留まりで製造可能な半導体発光素子を提供することができる。
【００１６】
また、光取り出し効率の高い半導体発光素子を、高い歩留まりで製造可能な半導体発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例による半導体発光素子の製造方法を示すフローチャートである。
【図２】図２Ａ及び図２Ｂは、実施例による半導体発光素子の製造方法を詳細に説明するための概略的な断面図である。
【図３】図３Ａは、ＬＬＯにより成長基板１を除去した後の、実施例による半導体発光素子の素子状態を示す写真であり、図３Ｂは、素子分離工程で露出した活性層端面を含む素子側面に、保護絶縁膜（ＳｉＯ２膜）を形成した後、成長基板の除去を行って作製した従来型半導体発光素子の、成長基板除去後の写真である。
【図４】図４は、ｎ型半導体層２、及びその表面に形成された絶縁層８を示す概略的な断面図である。
【発明を実施するための形態】
【００１８】
図１は、実施例による半導体発光素子の製造方法を示すフローチャートである。実施例による半導体発光素子の製造方法は、半導体膜形成工程（ステップＳ１０１）、ｐ型半導体層活性化工程（ステップＳ１０２）、ｐオーミック電極形成及び熱処理工程（ステップＳ１０３）、反射金属層・キャップ層形成工程（ステップＳ１０４）、接合金属層形成工程（ステップＳ１０５）、素子分離・貼り合わせ工程（ステップＳ１０６）、成長基板除去工程（ステップＳ１０７）、凹凸構造形成工程（ステップＳ１０８）、絶縁層形成工程（ステップＳ１０９）、ｎ電極形成工程（ステップＳ１１０）、及び、素子分離工程（ステップＳ１１１）を含む。
【００１９】
図２Ａ及び図２Ｂは、実施例による半導体発光素子の製造方法を詳細に説明するための概略的な断面図である。図２Ａを参照する。
【００２０】
［半導体膜形成工程（ステップＳ１０１）］
まず、ＡｌｘＩｎｙＧａｚＮ（０≦ｘ、ｙ、ｚ≦１、ｘ＋ｙ＋ｚ＝１）を成長可能な成長基板１、たとえばＣ面サファイア基板を準備し、ＭＯＣＶＤ法を用いて、成長基板１上にＡｌｘＩｎｙＧａｚＮからなるｎ型半導体層２、活性層３、ｐ型半導体層４がこの順に積層された半導体膜（半導体層）を結晶成長させる。
【００２１】
具体的には、サファイア基板１をＭＯＣＶＤ装置に投入し、水素雰囲気中で１０００℃、１０分の加熱を行う（サーマルクリーニング）。次に、約５００℃で、ＴＭＧ１０．４μｍｏｌ／ｍｉｎ、ＮＨ３３．３ＬＭを３分間供給して低温バッファ層（ＧａＮ層）を形成する（図示しない）。続いて、１０００℃まで昇温して３０秒間保持することにより、低温バッファ層を結晶化させ、そのままの温度でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを２０分間供給し、下地ＧａＮ層を約１μｍに形成する（図示しない）。その後、１０００℃で、ＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＳｉＨ４２．７×１０−９μｍｏｌ／ｍｉｎを約６０分間供給し、ｎ−ＧａＮ層であるｎ型半導体層２を、約４μｍ成長させる。
【００２２】
活性層３には、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を採用した。実施例においては、ＩｎＧａＮ／ＧａＮを１周期として、５周期成長を行った。約７００℃でＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＴＭＩ１０μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３３秒間供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層、ＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３２０秒間供給し、膜厚約１５ｎｍのＧａＮ障壁層の成長を５周期分繰り返す。
【００２３】
８７０℃まで昇温し、ＴＭＧ８．１μｍｏｌ／ｍｉｎ、ＴＭＡ７．５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＣＰ２Ｍｇ２．９×１０−７μｍｏｌ／ｍｉｎを５分間供給し、ｐ−ＡｌＧａＮクラッド層（図示しない）を、約４０ｎｍに成長させる。引き続きそのままの温度で、ＴＭＧ１８μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＣＰ２Ｍｇ２．９×１０−７μｍｏｌ／ｍｉｎを７分間供給し、ｐ−ＧａＮ層であるｐ型半導体層４を約１００ｎｍに成長させる。
【００２４】
［ｐ型半導体層活性化工程（ステップＳ１０２）］
ｐ型半導体層（ｐ−ＧａＮ層）４には、成長過程において膜中に水素が混入し、Ｍｇ−Ｈ結合が形成されている。この状態では、Ｍｇがドーパントとしての機能を果たすことができず、ｐ型半導体層４は高抵抗化している。そのためｐ型半導体層４内の水素を膜中から脱離させる活性化工程が必要となる。具体的には、熱処理炉を用い、真空中または不活性ガス雰囲気中において、４００℃以上の温度で熱処理を行う。
【００２５】
［ｐオーミック電極形成及び熱処理工程（ステップＳ１０３）］
次に、ｐ型半導体層４上全面にｐオーミック電極５材料を成膜した後、フォトリソグラフィ技術で所望のフォトレジストパターンを形成し、ｐオーミック電極５材料の一部をエッチングしてからフォトレジストを除去することで、所望の形状のｐオーミック電極５を形成する。実施例においては、ｐオーミック電極５として、膜厚２００Å以下のＩＴＯ膜をスパッタ成膜した後、上述のエッチングを行うことで所望の形状とした。ＩＴＯのエッチング液としては、市販のＩＴＯエッチング溶液を用いた。成膜方法には、電子ビーム蒸着やスパッタ法といったドライプロセス、もしくは、メッキのようなウェットプロセスなど、既存の成膜手法を用いることができる。それらを組み合わせて用いてもよい。
【００２６】
ｐオーミック電極５の他の形成方法として、フォトリソグラフィ技術で所望のフォトレジストパターンを形成し、その後全面にｐオーミック電極５材料を成膜後、フォトレジストパターンを除去してもよい（リフトオフ法）。しかしながらこの方法では、ｐオーミック電極５とｐ型半導体層４の接触面に、一度フォトレジストを形成することになり、接触抵抗率への悪影響が懸念されるため、エッチングを用いて形成することが好ましい。
【００２７】
ｐオーミック電極５を形成する材料としては、ＩＴＯの他、低接触抵抗率を実現可能な材料を用いることができる。高反射率を有するＡｇやＡｇ合金を用いて、次の反射金属層形成工程で形成される反射金属層と兼ねてもよい。
【００２８】
ｐオーミック電極５のパターン形成を行った後、少なくともＯ２を含む雰囲気中において、４５０℃程度の温度で熱処理を実施する。これによりｐオーミック電極５の低接触抵抗が実現される。ＩＴＯなどの透明電極材料を用いてｐオーミック電極５を形成する場合は、この熱処理は透明化処理も兼ねる。Ｏ２を含む雰囲気中の熱処理条件としては、４５０℃〜６００℃程度の温度とすることが望ましい。４００℃以下の条件では接触抵抗が極端に悪化する傾向が見られ、７００℃以上では半導体膜（ｎ型半導体層２、活性層３、ｐ型半導体層４）にダメージを与える可能性がある。
【００２９】
［反射金属層・キャップ層形成工程（ステップＳ１０４）］
ｐ型半導体層４及びｐオーミック電極５表面上に、フォトリソグラフィ技術で所望の反射金属層（図示しない）パターンを形成する。このパターンは、ｐオーミック電極５の場合と同様に、リフトオフ法やエッチングを用いて形成することができる。直後の工程で形成するキャップ層によるマイグレーション防止を効果的に実現するため、反射金属層はパターンの端部が順テーパを有する形状となるように、リフトオフ法で形成することが好ましい。反射金属層は、Ａｇ、Ａｌ、Ｒｈ、これらの合金、またはこれらのうちの一つ以上とＴｉやＮｉとの積層膜により形成される。なかでも、反射率の高いＡｇを用いることが好ましい。また、反射金属層は広い範囲における高反射率を実現するため、ほぼ素子面内全面に形成することが望ましい。
【００３０】
次に、ｐオーミック電極５及び反射金属層を全面覆うように、マイグレーションを防止するキャップ層（図示しない）を形成する。キャップ層には、ＴｉやＴｉＷなど、自身がマイグレーションしにくく、かつ、他の材料のマイグレーションを防止することができる材料を用いる。キャップ層の所望パターンは、ｐオーミック電極５の場合と同様に、エッチングやリフトオフ法を用いて形成することができるが、キャップ層の材料は残渣なくエッチングすることが困難な材料系となるため、リフトオフ法で形成することが好ましい。成膜方法には、逆スパッタと呼ばれる試料表面のエッチング処理を装置中で実施でき、電子ビーム蒸着に比べて段差部分の被覆率がよいことから、スパッタ法を用いるのが望ましい。逆スパッタ条件は、素子作製工程中に自然酸化しているＡｇ表面を除去できるよう選択する。実施例においては、Ａｒ雰囲気、０．５Ｐａ中、ＲＦ１５０Ｗにて処理することにより、１００Å／ｍｉｎ程度のレートでＡｇをエッチングした。なお、このエッチング分を見込んで、反射金属層の膜厚は厚めに形成される。
【００３１】
［接合金属層形成工程（ステップＳ１０５）］
続いて、これまで形成した成長基板１上の積層構造を支持基板７に貼り合わせるための接合金属層６を形成する。接合金属層６は、ｐオーミック電極５を形成する場合と同様に、電子ビーム蒸着法、スパッタ法、メッキ法など既存の成膜手法を用いて形成することができる。これらの組み合わせで成膜してもよい。所望のパターンを形成する場合は、キャップ層の場合と同じく、素子に悪影響を与えない条件では、残渣なくエッチングすることが困難な材料系となるため、リフトオフ法を利用することが好ましい。
【００３２】
接合金属層６は、半導体層２〜４側から、拡散防止材料層と接合金属材料層とを積層して形成することができる。拡散防止材料層は、接合金属材料の半導体層２〜４側への拡散を防止する材料、たとえばＰｔで形成される。接合金属材料層は、たとえばＡｕ、ＡｕＳｎ、Ｃｕなどを用いて形成する。なお、キャップ層と接合金属層６との間に、ＴｉやＮｉなど密着性を向上させる材料で構成される層を形成してもよい。
【００３３】
［素子分離・貼り合わせ工程（ステップＳ１０６）］
次に、半導体膜（ｎ型半導体層２、活性層３、ｐ型半導体層４）の一部を成長基板１の近傍までエッチングし、各素子の活性層３を分離する（素子分離工程）。具体的には、これまでの工程で電極層や金属層が形成された領域を覆うように、フォトリソグラフィ技術で所望形状のレジスト保護膜を形成した後、反応性イオンエッチング（ＲＩＥ）などのドライエッチング、もしくはウェットエッチングにより、レジスト保護膜が形成されていない部分の半導体膜をエッチングする。このとき、エッチングにより形成される素子側面の傾斜角θがたとえば２３．８°以上となるようにする。傾斜角θの制御は、レジスト保護膜自身の端面形状を調整する方法や、エッチング条件により、レジスト保護膜と半導体膜のエッチングレート比を調整する方法によることができる。実施例においては、半導体膜以上の膜厚を有するレジスト保護膜を形成し、後のレーザリフトオフ（ＬＬＯ）による成長基板除去工程で発生する反応ガス（Ｎ２）を逃がす道として活用するため、半導体膜の一部を、成長基板１まで完全にエッチングした。この素子分離工程により素子側面は逆テーパ形状（ｐオーミック電極５側から見たときは順テーパ形状）となる。
【００３４】
成長基板１上の積層構造を、接合金属層６を介して支持基板７と接合させる。支持基板７として、ＳｉやＳｉＣの表面に接合用のＡｕＳｎなどが形成されたメタライズド基板や、メッキ法で形成されたＣｕ合金などを使用することができる。支持基板７は半導体層２〜４と近い熱膨張係数や、高い熱伝導率を有することが望ましい。接合には共晶接合やメッキなどの手法を用いることが可能である。
【００３５】
［成長基板除去工程（ステップＳ１０７）］
成長基板１を、ＬＬＯ、エッチング、ＣＭＰなどの手法により除去し、ｎ型半導体層（ｎ−ＧａＮ層）２表面を露出させる。成長基板１を剥離した表面にアンドープ層が存在する場合は、ＲＩＥやウェットエッチング、ＣＭＰなどの手法により、ｎ型半導体層２表面が露出するまで、アンドープ層の全部または一部を除去する。実施例においては、ＬＬＯにより成長基板１全部を除去し、ＬＬＯの際の反応で生じるＧａ析出物をウェットエッチングで除去した後、ＲＩＥでアンドープ層全面を除去して、ｎ型半導体層２表面を露出させた。
【００３６】
図３Ａは、ＬＬＯにより成長基板１を除去した後の素子状態を示す写真である。図３Ｂには、比較例として、前述の素子分離工程で露出した活性層端面を含む素子側面に、保護絶縁膜（ＳｉＯ２膜）を形成した後、成長基板の除去を行って作製した従来型半導体発光素子の、成長基板除去後の写真を示す。ＬＬＯ時には、成長基板１とｎ型半導体層２との界面において反応ガス（Ｎ２）が発生する。図３Ｂに示す比較例においては、この反応ガスによって、保護絶縁膜（ＳｉＯ２膜）の一部が破損して支持基板上に散乱、付着している。
【００３７】
実施例による半導体発光素子の製造方法においては、成長基板１の除去工程時には、素子分離工程で露出した素子側面（半導体層２〜４端面）に絶縁層が形成されていない。このため、図３Ａに示されるように、成長基板１の除去工程後においても、散乱物、付着物のない、きれいな素子表面を得ることができる。
【００３８】
［凹凸構造形成工程（ステップＳ１０８）］
図２Ｂを参照する。成長基板１除去工程により露出したｎ型半導体層（ｎ−ＧａＮ層）２表面全面、もしくは後工程でｎ電極を形成する部分以外に凹凸構造を形成する。凹凸構造は、ｎ型半導体層２表面での全反射を抑制し、光取り出し効率を向上させる機能を有する。凹凸構造は、フォトリソグラフィやナノプリントで所望のパターンを形成した後にエッチングする方法や、ウェットエッチングによるＭＣ形成などの手法で作成することができる。実施例においては、光取り出しに適した角度を有する凹凸構造を容易に形成できるため、ＴＭＡＨ溶液を用いてＭＣを形成した。
【００３９】
［絶縁層形成工程（ステップＳ１０９）］
凹凸が形成されたｎ型半導体層（ｎ−ＧａＮ層）２表面に、ｎ型半導体層２の屈折率ｎ１と、大気の屈折率（約１）の間の屈折率ｎ２（１＜ｎ２＜ｎ１）を有する絶縁層８を、たとえばＳｉＯ２で形成する。ｎ型半導体層２表面上（凹凸構造上）における絶縁層８は、絶縁層８内での発光波長（λ／ｎ２）と同程度以上の厚さとする。ｎ型半導体層２表面上の絶縁層８によって、光取り出し効率を一層向上させることができる。
【００４０】
実施例においては、ｎ型半導体層２表面上にたとえばスパッタで、絶縁層８を形成するとともに、素子側面の逆テーパ形状部分にも絶縁層８を形成する。たとえば成膜レートを落とし、かつ成膜雰囲気圧力を高くすることで、素子側面の逆テーパ形状部分へも絶縁材料が回り込み、活性層３近傍の素子側面に数十Å〜絶縁層８内での発光波長（λ／ｎ２）の１／１０程度の厚さの絶縁層８が、同時に形成されるよう調整する。ここで波長はドミナント波長を基準される。成膜レートと成膜雰囲気圧力とを調節し、ｎ型半導体層２表面上にＳｉＯ２膜をスパッタ成膜することで、ｎ型半導体層２表面及び素子側面（ｎ型半導体層２、活性層３、及び、ｐ型半導体層４端面）を覆い、ｎ型半導体層２表面では厚く、素子側面においては支持基板７側ほど薄くなる（ｎ型半導体層２表面から遠ざかるほど薄くなる）絶縁層８が形成される。たとえば、スパッタ成膜で成膜レート８０Å／ｍｉｎ程度、成膜雰囲気圧力０．５ＰａとしてＳｉＯ２を成膜することにより、このような膜厚分布の絶縁層８をｎ型半導体層２表面及び素子側面（逆テーパ形状領域）とに同時形成することができる。なお、ｎ型半導体層２表面と素子側面における膜厚を前述程度に制御可能であれば、絶縁層８の形成方法はスパッタ法に制限されない。
【００４１】
続いて、フォトリソグラフィにより所望のパターンを形成し、直後のｎ電極形成工程でｎ電極を形成する部分の絶縁層８をエッチングして、部分的にｎ型半導体層２を露出させる。なお、同様の絶縁層８パターンはリフトオフ法でも形成することが可能である。
【００４２】
［ｎ電極形成工程（ステップＳ１１０）］
露出させたｎ型半導体層２表面にｎ電極９を形成する。実施例においては、ｎ電極９パターンをリフトオフ法により形成した。ｎ電極９には、ｎ型半導体層２側から順に、Ｔｉ１０Å／Ａｌ２０００Å／Ｔｉ１０００Å／Ｐｔ２０００Å／Ａｕ２５０００Åの構成を用い、電子ビーム蒸着により成膜した。ｎ電極９はこの例に限らず、低接触抵抗を実現できる既知の材料、層構成とすることができる。また、成膜方法も電子ビーム蒸着以外の既存の手法やその組み合わせを用いることが可能である。
【００４３】
［素子分離工程（ステップＳ１１１）］
ステップＳ１１０までの工程で得られたウエハを、たとえばレーザスクライブ／ブレイキング、ポイントスクライブ／ブレイキング、ダイシング等の既存の手法を利用して、個々の半導体発光素子へと細分化する。
【００４４】
以上説明した工程によって、図２Ｂに断面図を示す、実施例による半導体発光素子が製造される。実施例による半導体発光素子は、半導体層２〜４の一方の表面（ｐ型半導体層４）上にｐオーミック電極５が形成され、他方の表面（ｎ型半導体層２）上にｎ電極９が形成され、活性層３で発光した光のうち、ｐオーミック電極５側に進行する光は、ｐオーミック電極５側に配置された反射金属層等で反射され、光がｎ電極９側から取り出される構造の半導体発光素子である。素子側面は光取り出し面側（ｎ電極９側）から見て、逆テーパ形状を有する。活性層３で発光され、素子側面で反射された光も光取り出し面側から取り出される。以下、実施例による半導体発光素子の特徴部分を中心に説明を加える。
【００４５】
素子の外形サイズの増大を抑制しながら、活性層３で発光され、活性層３内を伝播する光を、効率よく光取り出し面側（ｎ電極９側）へ全反射させるには、素子側面の活性層３端部において、活性層３の屈折率ｎ３と、その外周部に配される低屈折率部材（実施例においては絶縁層８がこれに相当する。）の屈折率ｎ２（１＜ｎ２＜ｎ３）との屈折率差をできるだけ大きくとり、全反射の臨界角θｔｈ＝ｓｉｎ−１（ｎ２／ｎ３）を小さくして、光が全反射するという条件のもとで、素子側面のテーパ角（傾斜角）θを０に近づけることが望ましい。活性層３の屈折率ｎ３は、活性層３を形成する材料によりほぼ決定されるため、θｔｈを小さくするには、ｎ２をなるべく小さくする（大気の屈折率≒１に近くする）ことが望ましい。実施例による半導体発光素子においては、活性層３端部を含む素子側面に、たとえば活性層３端部における厚さが数十Å〜絶縁層８内での発光波長（λ／ｎ２）の１／１０程度である絶縁層８が形成されている。絶縁層８は、素子側面における電気的短絡を防止する機能、素子側面を保護する機能を有する。更に絶縁層８は、活性層３近傍の素子側面においては厚さが十分に薄いため、実効的な屈折率が大気とほぼ等しい。このため、全反射の臨界角θｔｈ＝ｓｉｎ−１（ｎ２／ｎ３）を小さくして、光が全反射して進行するという条件を実現しつつ、素子側面のテーパ角（傾斜角）θを小さくする（０に近づける）ことができる。
【００４６】
また絶縁層８は、図４に示すように、凹凸構造が形成されたｎ型半導体層２表面にも形成される。絶縁層８は、ｎ型半導体層２の屈折率ｎ１と、大気の屈折率（約１）の間の屈折率ｎ２（１＜ｎ２＜ｎ１）を有する。ｎ型半導体層２表面上（凹凸構造上）における絶縁層８の厚さは、絶縁層８内での発光波長（λ／ｎ２）と同程度以上である。ｎ型半導体層２表面上における絶縁層８は、ｎ型半導体層２表面の絶縁保護のほか、ｎ型半導体層２表面での全反射を抑制し、光取り出し効率を向上させる機能を有する。
【００４７】
実施例においては、素子側面の絶縁膜と、ｎ型半導体層２表面の絶縁膜とを、同じ材料、同じ工程で形成される絶縁層８とした。具体的には、成膜条件の制御により、成長基板１除去後の逆テーパ面（素子側面）へ絶縁材料を回りこませ、素子側面とｎ型半導体層２表面とで異なる厚さのＳｉＯ２膜を一括形成した。これにより、半導体発光素子の製造工程を簡略化することができる。また、たとえば図３Ａ及び図３Ｂを参照して説明したように、破損した絶縁層や素子の破片による散乱物や付着物のない、きれいな素子表面を有する半導体発光素子を得ることができる。したがって、実施例による半導体発光素子の製造方法によれば、高い歩留まりで、光取り出し効率の高い半導体発光素子を製造することが可能である。
【００４８】
続いて、素子側面の絶縁層８の厚さと、ｎ型半導体層２表面の絶縁層８の厚さについて詳細に説明する。
【００４９】
まず、活性層３近傍の素子側面での絶縁層８の厚さは、実効的な屈折率が大気と同等となるように十分に薄くする。活性層３を伝播してきた光が低屈折率の絶縁層界面で全反射する際、光が感じる実効的な屈折率は、低屈折率側媒質の大よそ１波長分までの平均と捉えられるため、絶縁層８の実効的な厚さ（光学厚）を発光波長の１／１０以下程度とする。この場合、その外側が大気なら、実効的にはほぼ大気と同等の屈折率を実現することができる。
【００５０】
たとえば、絶縁層８として屈折率ｎ２が１．５程度のＳｉＯ２を用いた場合、活性層３近傍のＳｉＯ２膜厚（光学厚）を発光波長の１／１０とすれば、実効的な屈折率は１．０５程度となり、全反射の臨界角度θｔｈは２３．８°となり、大気の屈折率（約１）の場合の臨界角度２２．６°に近い値を実現できる。比較のため、同様に素子側面に絶縁層を形成する特許文献２記載の技術について考えると、実効的な屈折率がＳｉＯ２の屈折率（１．５程度）となるため、臨界角度は３５．２°程度とかなり大きくなってしまう。
【００５１】
活性層３を伝播してくる光を、効率的に取り出し方向へ全反射させるためには、素子側面の傾斜角、もしくは、絶縁層表面の傾斜角が臨界角度θｔｈより大きい必要があるため、たとえば特許文献２記載の技術よりも臨界角度θｔｈが小さい本実施例においては、それらの傾斜角を小さくして、すなわち素子側面を垂直に近く形成して、素子外形サイズの拡大を抑制することができる。
【００５２】
なお、絶縁層８を薄くしすぎると、電気的な保護層としての特性が損なわれる懸念があるが、たとえば数十Å以上の厚さをもつＳｉＯ２膜であれば、絶縁膜として有効であることが知られている。ＡｌｘＩｎｙＧａｚＮ系の半導体発光素子の発光波長の１／１０が４５０Å前後であることを考慮すると、絶縁層８は絶縁膜として十分な膜厚を有しているといえる。
【００５３】
ここで、２０Å未満の厚さでは、材料系にかかわらず、素子側面全体に絶縁層８を膜状に形成することは困難であると考えられ、また、そうした状態では明らかに絶縁性に問題が生じると考えられる。したがって、絶縁層８の厚さは２０Å以上とすることが望ましい。
【００５４】
なお、特許文献１、２記載の素子構造において、必要な傾斜角を有する透明樹脂や絶縁膜を形成しようとすると、樹脂の加工精度の問題や絶縁膜の傾斜角度が大きすぎる問題のため、活性層近傍での低屈折率材料の膜厚をウエハ面内均一に、発光波長の１／１０程度に制御することは極めて困難であると思われる。
【００５５】
また、背景技術で述べたように、テーパ角を有する素子側面に絶縁層を平坦に形成することは困難である。しかしながら、２０Å以上、発光波長の１／１０以下の範囲におさまる程度の平坦性をもつ膜であれば、容易に形成可能である。絶縁層８に凹凸があると、厚い部分と薄い部分では１波長分までの範囲で絶縁層８と大気の膜厚比率が変わるため、実効的な屈折率も若干変動する。また薄い部分で２０Åを下回ると絶縁性の問題が懸念される。しかし２０Å以上、発光波長の１／１０以下の厚さを有する絶縁層８の場合、絶縁性、実効的な屈折率ともに、問題は生じない。
【００５６】
次に、凹凸形状の形成されたｎ型半導体層２表面の絶縁層８について説明する。これはｎ型半導体層２の屈折率ｎ１より小さく、大気の屈折率よりも大きい屈折率ｎ２（１＜ｎ２＜ｎ１）を有する材料で形成される層であり、ｎ型半導体層２表面での臨界角を大きくし、全反射を抑制して、凹凸形状による光取り出し効率向上に加え、更に光取り出し効率を高めるためのものである。そのため、ｎ型半導体層２表面の絶縁層８は、活性層３で発光される光の波長と同等以上の膜厚（光学厚）とし、実効的な屈折率を、ほぼ絶縁層８単体の屈折率ｎ２と同等にする。絶縁層８中の光の１波長は、大気中における波長λに対してλ／ｎ２と短くなるため、たとえば絶縁層８をＳｉＯ２（ｎ２≒１．５）で形成したときの、絶縁層８内でのＡｌｘＩｎｙＧａｚＮ系の半導体発光素子の発光波長は３０００Å程度となり、したがってｎ型半導体層２表面の絶縁層８の厚さが３０００Å程度以上であれば、絶縁層８の実効的な屈折率はｎ２となる。
【００５７】
ｎ型半導体層２表面の絶縁層８の膜厚が、絶縁層８内での発光波長λ／ｎ２より薄い場合、絶縁層８の実効的な屈折率は、膜厚が薄くなるほど大気の屈折率に近づき、ｎ型半導体層２表面で全反射を抑制する効果が小さくなる。たとえば絶縁層８がＳｉＯ２で形成される場合、絶縁層８の厚さｄが、ｄ≧λ／ｎ２のとき実効的な屈折率は１．５程度、ｄ＝λ／ｎ２×８０％のとき１．４程度、ｄ＝λ／ｎ２×５０％のとき１．２５程度となる。このため、ｎ型半導体層２表面の絶縁層８の厚さは、屈折率の減少分が０．１以下と小さいλ／ｎ２の８０％以上とすることが好ましい。
【００５８】
ここで、素子側面から離れた位置の活性層３で発光された光ほど、素子側面に到達する割合が減少するため、ｎ型半導体層２表面近傍の素子側面に到達する光は、大半が素子側面近傍の活性層３で発光された光であり、したがって素子側面に対して浅い角度で入射する。入射角が臨界角度以上となるため、光取り出し効率に大きな差が生じないことから、ｎ型半導体層２表面近傍の素子側面に形成される絶縁層８の実効的な屈折率は、ＳｉＯ２単体の屈折率（≒１．５）と同等でもよいし、大気の屈折率（≒１）と同等でもよい。ただし、逆テーパ形状を有し破損しやすいｎ型半導体層２表面近傍領域の素子を物理的に支える観点からは、当該領域の絶縁層８は、サブμｍ程度の膜厚を備えていることが好ましい。しかしながら、ｎ型半導体層２表面及び表面近傍の素子側面領域の絶縁層８を極端に厚くすると、成膜時間が不必要に長くなり、工数及びコスト面での問題が生じるため、ｎ型半導体層２表面に形成される絶縁層８の厚さは、λ／ｎ２の８０％以上２００％以下とするのが好ましい。
【００５９】
素子側面の活性層３の位置における絶縁層８の厚さを、２０Å以上、絶縁層８内での半導体発光素子の発光波長の１／１０以下とし、ｎ型半導体層２表面における絶縁層８の厚さを、絶縁層８内での発光波長λ／ｎ２の８０％以上２００％以下とする条件で、ｎ型半導体層２表面及び素子側面に絶縁層８を一括成膜する手法としては、実施例で行ったように、スパッタ成膜で、成膜レート、成膜雰囲気圧力を調整する方法を採用することができる。具体的な成膜条件は、スパッタ装置の構成や使用条件により異なるが、成膜レートを遅くしてｎ型半導体層２表面に堆積される材料の割合を減らし、かつ、成膜雰囲気（Ａｒなど）の圧力を高くしてスパッタ材料との衝突確率を上げることで、逆テーパ形状の素子側面領域への回り込み成分を増やして、活性層３近傍の素子側面の成膜割合を増加させることができる。
【００６０】
実施例による半導体発光素子は、活性層３近傍の絶縁層８を十分薄くすることで、活性層３と絶縁層８の界面での屈折率差を大きくし、活性層３を伝播する光を効率的に光取り出し面方向へ全反射させ、光取り出し効率を向上させた半導体発光素子である。また、光取り出し効率は、絶縁層８のｎ型半導体層２表面における厚さを、絶縁層８内での発光波長λ／ｎ２の８０％以上２００％以下とすることによっても向上する。
【００６１】
また、活性層３と絶縁層８の界面での屈折率差の大きい実施例による半導体発光素子は、従来の半導体発光素子よりも、素子側面のテーパ角θを０に近づけて形成しても、効率的な全反射が実現されるため、素子外形サイズの拡大を抑止してウエハ面内での素子の取り数を増加させ、歩留まりを向上させることができる。更に、素子側面のテーパ角θを０に近く形成することで、素子端部で膜厚が薄く、機械的強度が弱まる領域を減らし、こうした箇所のチッピング、クラッキングを低減することでも歩留まりを向上させることができる。
【００６２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【産業上の利用可能性】
【００６３】
たとえば、貼り合わせ構造を有する薄膜半導体発光素子全般に利用可能である。
【符号の説明】
【００６４】
１  成長基板（サファイア基板）
２  ｎ型半導体層（ｎ−ＧａＮ層）
３  活性層
４  ｐ型半導体層（ｐ−ＧａＮ層）
５  ｐオーミック電極
６  接合金属層
７  支持基板
８  絶縁層（ＳｉＯ２層）
９  ｎ電極
【図１】
0005851866.tif 000002
【図２】
0005851866.tif 000003
【図４】
0005851866.tif 000004
【図３】
0005851866.tif 000005