(57)【特許請求の範囲】
【請求項１】
放射線撮影装置であって、
撮影パラメータを受信する受信手段と、
前記撮影パラメータに含まれるビニングサイズおよびフレームレートに応じて前記フレームレートでの撮影が可能な範囲で、前記ビニングサイズを形成するデジタルビニングサイズおよびアナログビニングサイズの組み合わせを、前記デジタルビニングサイズが最大となるように設定する設定手段と、
を備えることを特徴とする放射線撮影装置。
【請求項２】
放射線撮影装置であって、
撮影パラメータを受信する受信手段と、
前記撮影パラメータに含まれるビニングサイズおよびフレームレートに応じて前記フレームレートでの撮影が可能な範囲で、上限値を超えない範囲で最大となるように非破壊読み出し回数を設定する設定手段と、を備え、
前記上限値は、前記非破壊読み出し回数とランダムノイズ低減の効果とのビニングサイズごとの相関に応じて、前記ビニングサイズごとに予め定められていることを特徴とする放射線撮影装置。
【請求項３】
前記設定手段により設定された、前記デジタルビニングサイズおよび前記アナログビニングサイズの組み合わせを、前記放射線撮影装置と接続された制御装置へ通知する通知手段をさらに備えることを特徴とする請求項１に記載の放射線撮影装置。
【請求項４】
前記設定手段により設定された前記非破壊読み出し回数を、前記放射線撮影装置と接続された制御装置へ通知する通知手段をさらに備えることを特徴とする請求項２に記載の放射線撮影装置。
【請求項５】
受信手段と、設定手段とを備える放射線撮影装置の制御方法であって、
前記受信手段が、撮影パラメータを受信する受信工程と、
前記設定手段が、前記撮影パラメータに含まれるビニングサイズおよびフレームレートに応じて前記フレームレートでの撮影が可能な範囲で、前記ビニングサイズを形成するデジタルビニングサイズおよびアナログビニングサイズの組み合わせを、前記デジタルビニングサイズが最大となるように設定する設定工程と、
を有することを特徴とする放射線撮影装置の制御方法。
【請求項６】
受信手段と、設定手段とを備える放射線撮影装置の制御方法であって、
前記受信手段が、撮影パラメータを受信する受信工程と、
前記設定手段が、前記撮影パラメータに含まれるビニングサイズおよびフレームレートに応じて前記フレームレートでの撮影が可能な範囲で、上限値を超えない範囲で最大となるように非破壊読み出し回数を設定する設定工程と、を備え、
前記上限値は、前記非破壊読み出し回数とランダムノイズ低減の効果とのビニングサイズごとの相関に応じて、前記ビニングサイズごとに予め定められていることを特徴とする放射線撮影装置の制御方法。
【請求項７】
請求項５又は６に記載の放射線撮影装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線撮影装置、放射線撮影装置の制御方法、およびプログラムに関する。
【背景技術】
【０００２】
近年、放射線撮影装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを抑えるために光電変換素子を用いた等倍光学系の大面積フラットパネル式センサが普及している。
【０００３】
光電変換素子を用いた放射線撮影装置には、アモルファスシリコン型、ＣＣＤ型、ＣＭＯＳ型などがある。ガラス基板上のアモルファスシリコン半導体を使った撮像素子は大画面のものを作成しやすい。しかしその反面、アモルファスシリコンは単結晶シリコン半導体基板に比べガラス基板上の半導体基板の微細加工が難しく、その結果出力信号線の容量が大きくなるなど動作に対して半導体特性が十分ではない。ＣＣＤ型撮像素子については、完全空乏型で高感度であるが、大画面の撮影装置にすると電荷転送の転送段数が増加したり、消費電力がＣＭＯＳ型撮像素子と比較して１０倍以上大きくなったりするなど大画面化には不向きである。
【０００４】
ＣＭＯＳ型撮像素子は、微細加工によりアモルファスシリコンよりも高感度・高速に読み出しが可能で、またＣＣＤ型撮像素子のように電荷転送の転送段数や消費電力に関係なく大面積化が容易であり、大面積フラットパネル式のセンサの、特に動画像撮影装置として優位性が高いことが知られている。
【０００５】
特許文献１では、大面積フラットパネル式のセンサとして、光電変換素子にＣＭＯＳ型撮像素子を使用し、シリコン半導体ウエハからＣＭＯＳ型の光電変換素子を矩形状に切り出した矩形半導体基板をタイリングすることにより大面積を実現したセンサが開示されている。
【０００６】
このセンサを用いた撮影を行う前の撮影モード設定動作においては、各種撮影パラメータが、制御装置から放射線撮影装置に対して設定される。撮影パラメータは、ビニングサイズ、ゲイン設定、蓄積時間、フレームレートなどが挙げられる。そして、撮影モードの設定後、撮影パルス入力タイミングに応じて、設定された撮影モードで放射線撮影が実施される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−３４４８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載のセンサでは、設定される撮影パラメータによっては、放射線撮影された画像にランダムノイズが発生することがある。
【０００９】
上記の課題に鑑み、本発明は、放射線撮影画像に発生するランダムノイズを低減することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成する本発明に係る放射線撮影装置は、
放射線撮影装置であって、
撮影パラメータを受信する受信手段と、
前記撮影パラメータに含まれるビニングサイズおよびフレームレートに応じて前記フレームレートでの撮影が可能な範囲で、前記ビニングサイズを形成するデジタルビニングサイズおよびアナログビニングサイズの組み合わせを、前記デジタルビニングサイズが最大となるように設定する設定手段と、
を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、放射線撮影画像に発生するランダムノイズを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】矩形半導体基板に二次元に構成される画素回路の一例を示す図。
【図２】図１の画素回路における動画撮影時の駆動制御の一例を示すタイミングチャート。
【図３】ＣＭＯＳ型撮像素子である矩形半導体基板の内部構造の一例を模式的に示す図
【図４】大面積フラットパネル式の放射線撮影システム全体を示す模式的ブロック図。
【図５】タイリングされた３枚の矩形半導体基板の画素データを１つのＡ／Ｄ変換器で読み出すためのタイムチャート。
【図６】（ａ）ＣＭＯＳ型撮像素子内の画素加算回路の回路図、（ｂ）ＣＭＯＳ型撮像素子内の画素加算回路の模式的構成図。
【図７】デジタルビニングサイズおよびアナログビニングサイズの組み合わせの設定優先度を示した図。
【図８】デジタルビニングサイズおよびアナログビニングサイズと、ランダムノイズ低減の関係とを表した図。
【図９】各パラメータ設定における最大フレームレートを示した図。
【図１０】第１実施形態に係る放射線撮影装置が実施する処理の手順を示すフローチャート。
【図１１】非破壊読み出し平均化回数に対するランダムノイズ低減の様子を表した図。
【図１２】第２実施形態に係る放射線撮影装置が実施する処理の手順を示すフローチャート。
【発明を実施するための形態】
【００１３】
（第１実施形態）
図１に、タイリングに用いられるＣＭＯＳ型矩形半導体基板に二次元的に構成される画素回路の、１画素分の画素回路の一例を示す。図１において、ＰＤは光電変換を行うフォトダイオードである。Ｍ２はフローティングディフュージョン（浮遊拡散領域）に蓄積された電荷を放電させるためのリセットＭＯＳトランジスタ（リセットスイッチ）、Ｃｆｄは電荷を蓄積するフローティングディフュージョン（浮遊拡散領域）の容量である。Ｍ１は高ダイナミックレンジモードと高感度モードとを切り換えるための感度切り換え用ＭＯＳトランジスタ（感度切り換えスイッチ）である。Ｃ１はダイナミックレンジ拡大用の容量であり、感度切り換えスイッチ（Ｍ１）をオンにすると電荷の蓄積が可能となる。感度切り換えスイッチ（Ｍ１）をオンにするとフローティングノード部の容量が実質増え、感度は低くなるがダイナミックレンジを拡大することができる。よって例えば高感度が必要な透視撮影時には感度切り換えスイッチ（Ｍ１）をオフにし、高ダイナミックレンジが必要なＤＳＡ撮影時などには感度切り換えスイッチ（Ｍ１）をオンにする。Ｍ４はソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ１）である。Ｍ３は画素アンプ１（Ｍ４）を動作状態とさせるための選択ＭＯＳトランジスタ（選択スイッチ１）である。
【００１４】
画素アンプ（Ｍ４）の後段は光電変換部で発生するｋＴＣノイズを除去するクランプ回路が設けられている。Ｃｃｌはクランプ容量で、Ｍ５はクランプ用ＭＯＳトランジスタ（クランプスイッチ）である。Ｍ７はソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ２）である。Ｍ６は画素アンプ（Ｍ７）を動作状態とするための選択ＭＯＳトランジスタ（選択スイッチ２）である。
【００１５】
画素アンプ２（Ｍ７）の後段には２つのサンプルホールド回路が設けられている。Ｍ８は光信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタ（サンプルホールドスイッチＳ）である。ＣＳは光信号用ホールド容量である。Ｍ１１はノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタ（サンプルホールドスイッチＮ）である。ＣＮはノイズ信号用ホールド容量である。Ｍ１０はソースフォロアとして動作する光信号の増幅ＭＯＳトランジスタ（画素アンプＳ）である。Ｍ９は画素アンプＳ（Ｍ１０）で増幅された光信号をＳ信号出力線へ出力するためのアナログスイッチ（転送スイッチＳ）である。Ｍ１３はソースフォロアとしての動作するノイズ信号の増幅ＭＯＳトランジスタ（画素アンプＮ）である。Ｍ１２は画素アンプＮ（Ｍ１３）で増幅されたノイズ信号をＮ信号出力線へ出力するためのアナログスイッチ（転送スイッチＮ）である。
【００１６】
ＥＮ信号は、選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）のゲートに接続され、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態とさせるための制御信号である。ＥＮ信号がハイレベルの時、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）は同時に動作状態となる。ＷＩＤＥ信号は、感度切り換えスイッチ（Ｍ１）のゲートに接続され感度の切換を制御する。ＷＩＤＥ信号がローレベルの時は、感度切り換えスイッチがオフし高感度モードとなる。ＰＲＥＳ信号は、リセットスイッチ（Ｍ２）をオンにしてフォトダイオードＰＤに蓄積された電荷を放電させるリセット信号である。ＰＣＬ信号はクランプスイッチ（Ｍ５）を制御する信号で、ＰＣＬ信号がハイレベルのときクランプスイッチ（Ｍ５）をオンにし、クランプ容量（Ｃｃｌ）を基準電圧ＶＣＬにセットする。ＴＳ信号は光信号サンプルホールド制御信号で、ＴＳ信号をハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンにすることで光信号が画素アンプ２（Ｍ７）を通して容量ＣＳに一括転送される。次いで、全画一括で信号ＴＳをローレベルとし、サンプルスイッチＳ（Ｍ８）をオフにすることで、サンプルホールド回路への光信号電荷の保持が完了する。ＴＮ信号はノイズ信号サンプルホールド制御信号で、ＴＮ信号をハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンにすることでノイズ信号が画素アンプ２（Ｍ７）を通して容量ＣＮに一括転送される。次いで、全画一括で信号ＴＮをローレベルとし、サンプルスイッチＮ（Ｍ１１）をオフにすることで、サンプルホールド回路へのノイズ信号電荷の保持が完了する。容量ＣＳ、容量ＣＮのサンプルホールド後は、サンプルホールドスイッチＳ（Ｍ８）、サンプルホールドスイッチＮ（Ｍ１１）がオフとなり、容量ＣＳ、容量ＣＮは前段の蓄積回路と切り離されるため、再度サンプルホールドされるまで蓄積した光信号を非破壊で読み出すことが可能である。
【００１７】
図２は、図１の画素回路における、動画撮影時の駆動制御の一例を示すタイミングチャートである。以下、動画像撮影において、光信号用ホールド容量ＣＳおよびノイズ信号用ホールド容量ＣＮに電荷がサンプルホールドされるまでの制御信号のタイミングについて図２を用いて説明する。
【００１８】
図２のタイムチャートにおいて、（ｔ５０）で撮影モードが設定され、撮影パルスが入力されると、それをトリガに、（ｔ５１）から撮影のための駆動が開始される。（ｔ５１）から(ｔ５６)までは、リセットとクランプを行うリセット駆動Ｒ１である。
【００１９】
まず、（ｔ５１）で信号ＥＮをハイレベルにし、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態にする。次に（ｔ５２）で信号ＰＲＥＳをハイレベルにし、フォトダイオードＰＤを基準電圧に接続しリセットを行う。その後、（ｔ５４）で信号ＰＲＥＳをローレベルにしてリセットを終了し、クランプ容量（Ｃｃｌ）の画素アンプ１（Ｍ４）側にリセット電圧がセットされる。次に（ｔ５３）で信号ＰＣＬをハイレベルにすることによりクランプスイッチ（Ｍ５）をオンにし、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬがセットされる。その後、（ｔ５５）でクランプスイッチ（Ｍ５）をオフにし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷がクランプ容量（Ｃｃｌ）に蓄積されクランプが終了する。（ｔ５６）で信号ＥＮをローレベルにしてリセット駆動Ｒ１を終了し、（ｔ５６）からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の光電変換部の蓄積が開始される。図２のタイムチャートにおいては、このリセット駆動を適時行うことにより、蓄積時間を制御している。
【００２０】
タイリングされたＣＭＯＳ型撮像素子は、動画撮影時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間で蓄積開始駆動を行う。その後一括してフォトダイオードＰＤで発生した光電荷が容量（Ｃｆｄ）に蓄積される。
【００２１】
（ｔ５１）から（ｔ５６）までのリセット駆動において光電変換部でリセットノイズ（ｋＴＣノイズ）が発生するが、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることによりリセットノイズが除去される。
【００２２】
引き続き、撮影パルスが入力されると、それをトリガに（ｔ６０）から（ｔ７０）で示すサンプル駆動Ｓ１を開始する。（ｔ６０）で信号ＥＮをハイレベルにし選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）をオンにすることで、容量（Ｃｆｄ）に蓄積されている電荷は電荷／電圧変換されソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧としてクランプ容量（Ｃｃｌ）に出力される。画素アンプ１（Ｍ４）の出力はリセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光信号となって画素アンプ２（Ｍ７）に出力される。次にサンプルホールド制御信号ＴＳを（ｔ６１）でハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンにすることで、光信号は画素アンプ２（Ｍ７）を通して光信号用ホールド容量（ＣＳ）に一括転送される。（ｔ６３）で信号ＴＳをローレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオフにすることで、光信号用ホールド容量（ＣＳ）に光電荷信号がサンプルホールドされる。次に（ｔ６４）でリセット信号ＰＲＥＳをハイレベルとし、リセットスイッチ（Ｍ２）をオンにし、容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセットする。（ｔ６６）でリセット信号ＰＲＥＳをローレベルとしリセットを完了する。また、（ｔ６５）で信号ＰＣＬをハイレベルとする。クランプ容量（Ｃｃｌ）には電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。その後、（ｔ６７）で信号ＴＮをハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンにすることで、基準電圧ＶＣＬにセットされた時のノイズ信号をノイズ信号用ホールド容量（ＣＮ）に転送する。続いて（ｔ６８）で、信号ＴＮをローレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオフにすることで、ノイズ信号のノイズ信号用ホールド用容量（ＣＮ）にノイズ信号がサンプルホールドされる。信号ＥＮ、信号ＰＣＬを（ｔ７０）および（ｔ６９）でローレベルとし、サンプリング駆動Ｓ１を終了する。サンプリング駆動は全画素を一括して行う。以降、撮影パルス入力タイミングに応じて、上記動作を繰り返す。
【００２３】
図３は、ＣＭＯＳ矩形半導体基板の内部構造の一例を模式的に示す。矩形半導体基板３０１は、画素回路３０２と、垂直走査回路３０３と、水平走査回路３０４と、行信号線３０５と、列信号線３０６と、列信号線３０７と、アナログ電圧出力線３０８と、アナログ電圧出力線３０９とを有する。また、矩形半導体基板３０１は、チップセレクト端子ＣＳと、光信号出力端子Ｓと、ノイズ信号出力端子Ｎと、垂直走査回路スタート信号端子ＶＳＴと、垂直走査回路クロック端子ＣＬＫＶと、水平走査回路スタート信号端子ＨＳＴと、水平走査回路クロック端子ＣＬＫＨとを有している。
【００２４】
垂直走査回路３０３は、横方向の画素群を選択し、垂直走査クロックＣＬＫＶに同期して画素群を順次副走査方向である垂直方向に走査する。水平走査回路３０４は、垂直走査回路３０３により選択された主走査方向である横方向の画素群の列信号線を水平走査クロックＣＬＫＨに同期して順次１画素ずつ選択する。図１に示した構成を有する画素回路３０２は、垂直走査回路３０３の出力線である行信号線３０５がイネーブルになることにより、列信号線３０６、列信号線３０７にサンプルホールドされた光信号電圧信号を光信号出力端子Ｓから出力し、ノイズ電圧信号をノイズ信号出力端子Ｎから出力する。列信号線３０６、列信号線３０７へ出力された電圧信号を水平走査回路３０４が順次選択することにより、アナログ電圧出力線３０８、アナログ電圧出力線３０９に各画素の電圧信号が順次出力される。
【００２５】
以上のように、矩形半導体基板３０１は、垂直走査回路３０３、水平走査回路３０４を使用したＸＹアドレス方式によるスイッチング動作によって画素選択が行われ、トランジスタで増幅された各画素の光信号Ｓ、ノイズ信号Ｎの電圧信号は、列信号線３０６、列信号線３０７、アナログ電圧出力線３０８、アナログ電圧出力線３０９を通してアナログ出力端子Ｓ、アナログ出力端子Ｎに出力される。
【００２６】
端子ＣＳは、チップセレクト信号入力端子であり、端子ＣＳをオンにすることにより内部走査に従った撮像素子の光電圧信号Ｓ、ノイズ電圧信号Ｎが、アナログ出力端子Ｓ、アナログ出力端子Ｎから出力される。サンプルホールド回路後段のＳ信号出力切り換えアナログスイッチ（転送スイッチＳ）、Ｎ信号出力切り換えアナログスイッチ（転送スイッチＮ）、光電圧信号Ｓ、ノイズ電圧信号Ｎの伝送路である列信号線３０６、列信号線３０７、列信号線を水平走査回路３０４の出力により切り換えるスイッチングトランジスタは、読み出し走査の伝送回路を構成している。
【００２７】
垂直走査回路クロック端子ＣＬＫＶは垂直走査回路３０３のクロック、垂直走査スタート信号ＶＳＴは垂直走査回路３０３のスタート信号である。垂直走査スタート信号端子ＶＳＴをハイにした後、垂直走査クロックＣＬＫＶを入力することにより、Ｖ１，Ｖ２，・・・Ｖｍと行選択信号が順次イネーブルに入れ替わる。垂直走査が開始されたら垂直走査スタート信号ＶＳＴをローにする。水平走査回路クロック端子ＣＬＫＨは水平走査回路のクロック、水平走査回路スタート信号ＨＳＴは水平走査回路のスタート信号である。水平走査スタート信号ＨＳＴをハイにし、水平走査クロックＣＬＫＨを入力することにより、Ｈ１，Ｈ２，・・・Ｈｎと列選択信号が順次イネーブルに入れ替わる。水平走査が開始されたら水平走査スタート信号ＨＳＴをローにする。
【００２８】
垂直走査回路３０３の行選択信号Ｖ１出力がイネーブルになると行選択信号Ｖ１に接続する横１行の画素群（１，１）から（ｎ，１）が選択され、横１行の各画素からそれぞれの列信号線３０６、３０７にＳ，Ｎ電圧信号が出力される。水平走査回路３０４の列選択信号のイネーブルをＨ１，Ｈ２，・・・Ｈｎと順次切り換えることにより、横１行の画素のＳ，Ｎ電圧信号が順次アナログ電圧出力線３０８、３０９を経由してアナログログ出力端子Ｓ、Ｎに出力される。行選択信号Ｖｍまで同様な水平走査を行うことにより、全画素の画素出力が得られる。
【００２９】
図４は、大面積フラットパネル式の放射線撮影システム全体を示す模式的ブロック図である。放射線撮影システムは、放射線撮影装置１００と、画像処理・システム制御装置１０１と、画像表示装置１０２と、放射線発生装置１０３と、放射線管１０４とを有する。撮影時には画像処理・システム制御装置１０１により、放射線撮影装置１００と放射線発生装置１０３とが同期制御される。被写体を透過した放射線は不図示のシンチレータにより可視光に変換され、光量に応じた光電変換の後にＡ／Ｄ変換が行われ、放射線照射に対応したフレーム画像データが放射線撮影装置１００から、画像処理・システム制御装置１０１に転送され、画像処理が行われた後、画像表示装置１０２に放射線画像がリアルタイムに表示される。
【００３０】
撮影制御部１０９は、画像処理・システム制御装置１０１との間で、制御コマンドの通信、同期信号の通信、画像処理・システム制御装置１０１への画像データの送信を行う。また、撮影制御部１０９は、フラットパネルセンサの制御機能も兼ね備えており、フラットパネルセンサの駆動制御や撮影モード制御を行い、また、放射線撮影装置１００内の複数のＡ／Ｄ変換装置によりＡ／Ｄ変換されたブロックごとのデジタル画像データをフレームデータに合成し、画像処理・システム制御装置１０１に転送する。
【００３１】
コマンド制御用通信ライン１１０を用いて、画像処理・システム制御装置１０１から撮影制御部１０９へ撮影モードの設定、各種パラメータの設定、撮影開始設定、撮影終了設定などが通知され、または、撮影制御部１０９から画像処理・システム制御装置１０１へ放射線撮影装置１００の状態等が通知される。
【００３２】
画像データインターフェース１１１を用いて、撮影された画像データが、撮影制御部１０９から画像処理・システム制御装置１０１へ送られる。ＲＥＡＤＹ信号１１２により、放射線撮影装置１００が撮影可能状態になったことが、撮影制御部１０９から画像処理・システム制御装置１０１へ伝達される。外部同期信号１１３により、撮影制御部１０９からＲＥＡＤＹ信号１１２を受けた画像処理・システム制御装置１０１が、撮影制御部１０９に放射線曝射のタイミングを通知する。
【００３３】
また曝射許可信号１１４がイネーブルの間に画像処理・システム制御装置１０１から放射線発生装置１０３に曝射信号が送信され、放射線発生装置１０３と接続されている放射線管１０４から曝謝された放射線が有効な放射線として蓄積され、放射線画像が形成される。
【００３４】
フラットパネルセンサ１０５は、シリコン半導体ウエハから二次元の光電変換素子を短冊状に切り出したＣＭＯＳ型撮像素子である矩形半導体基板１０６が１２列×２行にマトリクス状にタイリングされて構成されている。横約２０ｍｍ、縦約１４０ｍｍの短冊状に切り出した矩形半導体基板１０６には、１６０μｍピッチで、横方向に画素が１２８画素、縦方向に画素が８９６画素形成されている場合を例に説明する。
【００３５】
フラットパネルセンサ１０５は、タイリングされた３枚の矩形半導体基板を１つのＡ／Ｄ変換器１０８の変換領域としてデジタル変換する。ここで、矩形半導体基板読み出しのＡ／Ｄ変換器１０８の変換クロックを２０ＭＨｚとする。Ａ／Ｄ変換器１０８は、増幅器１０７と接続されており、矩形半導体基板３枚で構成される１つのＡ／Ｄ変換領域を、チップセレクトを切り換えながら領域内の矩形半導体基板について横方向に１ラインのＡ／Ｄ変換を行い、この変換を順次外側から中心部に向かって縦方向に繰り返す。
【００３６】
図５は、タイリングされた３枚の矩形半導体基板の画素データを１つのＡ／Ｄ変換器で読み出すためのタイムチャートである。
【００３７】
信号ＣＳ０〜ＣＳ２は矩形半導体基板のアナログ信号の出力を制御するチップセレクト信号である。図４の矩形半導体基板のアナログ出力信号に振られている番号は、タイムチャートのチップセレクト信号ＣＳ０、ＣＳ１、ＣＳ２の各数字と１対１で対応しており、例えば、ＣＳ０が“Ｈ”の間は矩形半導体基板のアナログ出力信号番号“０”のアナログ出力が有効になり、次段の増幅器１０７に出力される。ＣＳ１が“Ｈ”の時はアナログ出力信号番号“１”のアナログ出力が有効になり、次段の増幅器１０７に出力される。ＣＳ２が“Ｈ”の時はアナログ出力信号番号“２”のアナログ出力が有効になり、次段の増幅器１０７に出力される。ＣＳ０はアナログ出力信号番号“０”の矩形半導体基板に接続され、ＣＳ１はアナログ出力信号番号“１”の矩形半導体基板に接続され、ＣＳ２はアナログ出力信号番号“２”の矩形半導体基板に接続されている。
【００３８】
画像の読み出しは、ＣＳ０に対応するチップセレクトにより１つの矩形半導体基板が選択されると、垂直走査スタート信号ＶＳＴがハイの状態で、垂直走査クロックＣＬＫＶが立ち上がると、図３の垂直走査回路の行信号線Ｖ１がイネーブルとなり、行信号線Ｖ１で選択される画素群（１，１）から（ｎ，１）の出力が有効になり、列信号線に画素群（１，１）から（ｎ，１）の各画素の画素電圧信号が出力される。
【００３９】
水平走査スタート信号ＨＳＴがハイの状態で、水平走査クロックＣＬＫＨが立ち上がると、水平走査回路３０４の列選択行信号Ｈ１がイネーブルとなる。ＣＬＫＨの立ち上がりに同期して、水平走査回路３０４の列選択行信号がＨ２，・・Ｈｎと切り換わり、画素を（１，１）から順番に（ｎ，１）まで選択し、水平方向のチップセレクトで選択された矩形半導体基板の横方向画素群の走査を終了する。Ａ／Ｄ変換はＣＬＫＨに同期して行われる。次にＣＳ１応じてチップセレクトを切り換え同様に水平走査を行い、同様にＣＳ２に応じてチップセレクトを切り換え水平走査を行うことにより、３枚の矩形半導体基板の、横１ラインに配列した画像群の読み出しを終了する。以降、ＣＬＫＶにより垂直走査回路３０３の行信号線を順次切り換えながら、同様に水平走査をＶｍまで行うことにより、矩形半導体基板３枚の全画素の読み出しが完了する。
【００４０】
図６（ａ）および図６（ｂ）は、ＣＭＯＳ型矩形半導体基板内の画素加算回路の回路図および模式的構成図である。図６（ａ）は、図１の画素回路を２回路分簡略化した回路に画素加算回路を挿入した回路例である。実際の回路はＳ信号、Ｎ信号についてそれぞれ画素加算回路が構成されているが、図６（ａ）および図６（ｂ）ではＳ信号、Ｎ信号のサンプルホールド回路は説明簡略化のため片方のみ記載している。ＴＮ、ＴＳについても同様である。フォトダイオード１６０、１６１は、それぞれの回路のフォトダイオードであり、図１のフォトダイオードＰＤにあたる。増幅ＭＯＳトランジスタ１６２、１６３、１６６、１６７、１７２、１７３はそれぞれの回路のソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ）である。増幅ＭＯＳトランジスタ１６２、１６３は図１の画素アンプ１（Ｍ４）にあたり、増幅ＭＯＳトランジスタ１６６、１６７は図１の画素アンプ２（Ｍ７）にあたり、増幅ＭＯＳトランジスタ１７２、１７３は図１の画素アンプＳ（Ｍ１０）もしくは画素アンプＮ（Ｍ１３）にあたる。クランプ容量１６４、１６５はそれぞれの回路のクランプ容量であり、図１のクランプ容量（Ｃｃｌ）にあたる。サンプルＭＯＳトランジスタ１６８、１６９は、それぞれの回路の光信号もしくはノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルＭＯＳトランジスタ（サンプルスイッチ）である。サンプルＭＯＳトランジスタ１６８、１６９は図１のサンプルホールドスイッチＳ（Ｍ８）もしくはサンプルホールドスイッチＮ（Ｍ１１）にあたる。容量１７０、１７１は光信号用もしくはノイズ信号用ホールド容量であり、図１の光信号用ホールド容量（ＣＳ）もしくはノイズ信号用ホールド容量（ＣＮ）にあたる。加算用ＭＯＳトランジスタ１５０および１５１は画素加算回路を構成する加算用ＭＯＳトランジスタ（加算スイッチ）である。図６（ｂ）は矩形半導体基板の１画素分の画素回路を記号“□”で表した画素加算回路を示す。図６（ａ）の点線で囲まれた部分と図６（ｂ）の点線で囲まれた部分は同じ回路部を示している。図６（ｂ）に示すように、隣り合う画素ごとの光信号もしくはノイズ信号用ホールド容量を接続し、画素加算を行う。これにより画素情報を捨てることなく走査する画素を減らし、より高速なフレームレートでの信号の読み出し（撮影）を可能としている。図６（ｂ）では、信号ＡＤＤ０をハイレベル、信号ＡＤＤ１をローレベルにすると、縦２画素・横２画素分＝２×２の画素加算が行われる。信号ＡＤＤ０をハイレベル、信号ＡＤＤ１をハイレベルにすると縦４画素・横４画素分＝４×４の画素加算が行われる。この機能は、アナログ的にビニングを実施しているので、アナログビニング機能と呼ばれる。尚、アナログビニング機能を用いることにより、ビニング前に比べて、ランダムノイズが低減される。
【００４１】
一方、放射線撮影装置１００内のＦＰＧＡ（Ｆｉｅｌｄ-Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）内にて、読み出し画像をデジタル的に加算平均する機能も有する。加算平均の領域としては、例えば、２×２画素の加算平均や、４×４画素の加算平均を行う。この機能は、デジタルビニング機能と呼ばれる。デジタルビニング機能は、ｎ×ｎ画素の加算平均処理により、ランダムノイズ量が１／ｎに低減されることが知られている。
【００４２】
また、アナログビニングとデジタルビニングとを組み合わせて実行することも可能である。例えば、２×２のアナログビニング処理で読みとった画像を、更に２×２のデジタルビニング処理を実施することにより、結果として、４×４ビニングサイズの画像を得ることができる。
【００４３】
図７は、各ビニングサイズ７０１に対する、アナログビニング設定７０２とデジタルビニング設定７０３の組合せ例を示す。ビニングサイズ（１×１）に対して、デジタルビニングサイズ（１×１）かつアナログビニングサイズ（１×１）である。ビニングサイズ（２×２）に対して、デジタルビニングサイズ（２×２）かつアナログビニングサイズ（１×１）、あるいは、デジタルビニングサイズ（１×１）かつアナログビニングサイズ（２×２）である。ビニングサイズ（４×４）に対して、デジタルビニングサイズ（４×４）かつアナログビニングサイズ（１×１）、デジタルビニングサイズ（２×２）かつアナログビニングサイズ（２×２）、あるいはデジタルビニングサイズ（１×１）かつアナログビニングサイズ（４×４）である。なお、設定優先度７０４は、各ビニングサイズ７０１を構成するための上述したデジタルビニングサイズとアナログビニングサイズとの組み合わせの設定優先度を示している。この例では、組み合わせが複数存在する場合に、デジタルビニングサイズが大きいものから順に優先度を設定している。
【００４４】
ここで、デジタルビニングとアナログビニングのランダムノイズ低減の様子を図８に示す。図８の横軸はビニングサイズ、縦軸はランダムノイズ値である。図８で示されるように、同ビニングサイズで比較すると、デジタルビニングのみの方が、アナログビニングのみに比べて、ランダムノイズ低減効果は大きい。また、デジタルビニングとアナログビニングの組み合わせは、その中間値を取る。しかし、デジタルビニングを行う際、バッファメモリに対象エリアの画像データを一時保存しながら加算平均処理を行うので、同サイズのアナログビニング処理と比べると、処理に時間を要する。
【００４５】
そこで本実施形態では、ランダムノイズがより低減できるように、画像処理・システム制御装置１０１から設定されるフレームレートでの読み出し（撮影）が達成可能な範囲で、デジタルビニングサイズとアナログビニングサイズとの組合せにおいてデジタルビニングサイズがより大きくなるように自動設定する。すなわちビニングサイズは、図７に示した設定優先度７０４に従って設定される。なお、設定されるフレームレートでの読み出し（撮影）が達成可能かどうかは、ビニングサイズおよび（最大）フレームレートの組合せから決定する。例えば、図７および図９のような判定用のテーブルを放射線撮影装置１００内のファームウェアに用意しておき、最大フレームレートに応じて、動作可能な範囲で、優先度に従いビニング組み合わせを決定する。
【００４６】
例えば、ビニングサイズ９０１が４×４であり、フレームレートが８０ｆｐｓであり、蓄積時間９０３については情報がない場合、図９の対応テーブルから、蓄積時間Ｆｕｌｌ ＯＰｅｎに対応するデジタルビニングサイズ９０３、アナログビニングサイズ９０４の組み合わせのうち３種類の何れも選択可能である。これは最大フレームレート９０５がそれぞれ２４０ｆｐｓ、１５０ｆｐｓ、９０ｆｐｓであり、何れも８０ｆｐｓよりも大きいためである。さらに、これら３種類のうち、図７の設定優先度に従って、デジタルビニングサイズ４×４と、アナログビニングサイズ１×１との組み合わせに決定されることになる。
【００４７】
図１０のフローチャートを参照して、本実施形態に係る放射線撮影装置１００が実施する処理の手順を説明する。
【００４８】
電源オンにより放射線撮影装置１００が起動すると（Ｓ１）、放射線撮影装置１００は、画像処理・システム制御装置１０１との間でコマンド通信ラインの確立を実施する（Ｓ２）。通信ラインの確立は、通信仕様に応じて実施され、例えばリンク確立作業だったり、イーサネット（登録商標）通信においては、ＩＰアドレスを指定してのポートリンク確立作業だったりする。
【００４９】
コマンド通信ラインが確立すると、撮影に向けて、画像処理・システム制御装置１０１から放射線撮影装置１００に対する状態遷移コマンドを受信する（Ｓ３）。放射線撮影装置１００は、省電力化の目的で、アナログ系電源がオフになっているスリープ状態、アナログ系電源がオンになっているレディー状態、センサリセット駆動の繰り返しにより撮影可能状態となっているエクスポレディー状態等、幾つかの状態を取りうる。これらの状態を、画像処理・システム制御装置１０１から受信する状態遷移コマンドに応じて、順に遷移させていく。
【００５０】
引き続き、放射線撮影装置１００は、画像処理・システム制御装置１０１から撮影モード設定コマンドを受信する（Ｓ４）。撮影モード設定コマンドに含まれる撮影パラメータは、ビニングサイズ、フレームレートなどの情報を含む。なお、放射線撮影装置１００が受信する撮影モード設定コマンドの画像処理・システム制御装置１０１による送信タイミングは、放射線撮影装置１００の状態を遷移させる過程の任意のタイミング、若しくは、規定のタイミングとする。
【００５１】
撮影モード設定コマンドを受信すると、放射線撮影装置１００は、撮影パラメータに含まれるビニングサイズおよびフレームレートと、図９の対応テーブルとに基づいて、撮影パラメータに含まれるフレームレートでの撮影が可能な範囲で、デジタルビニングサイズとアナログビニングサイズとの組合せを決定する（Ｓ５）。例えば、撮影パラメータに含まれるフレームレートでの撮影が可能な範囲で、ビニングサイズを形成するデジタルビニングサイズおよびアナログビニングサイズの組合せのうち、デジタルビニングサイズが最大となるように組み合わせを設定してもよい。これは、図７での設定優先度の例に相当する。
【００５２】
なお、撮影パラメータに蓄積時間の情報も含まれる場合は、蓄積時間も考慮してデジタルビニングサイズとアナログビニングサイズとの組合せを決定するが、蓄積時間の情報が含まれない場合には蓄積時間を除いて対応テーブルを用意しておき、当該対応テーブルを用いて、組み合わせの決定を行う。その後、放射線撮影装置１００は、撮影パルス入力を受け付けたことに応じて、撮影動作へと移行する（Ｓ６）。
【００５３】
なお、上記により放射線撮影装置１００において内部設定されたデジタルビニングとアナログビニングの設定値を、画像処理・システム制御装置１０１に通知してもよい。また、本実施形態に記載のパラメータは一例であり、他にもフレームレートに影響するパラメータが存在する時は、そのパラメータも考慮する。また、本実施形態では、決定の際に対応テーブルを用いたが、同種の判定式を用いてもよい。
【００５４】
また、撮影動作時の撮影パルス信号は、画像処理・システム制御装置１０１から入力されるのではなく、放射線撮影装置１００内部で生成してもよい。その場合は、撮影開始コマンドを受信することにより、設定されたフレームレートにて撮影動作が実施される。
【００５５】
以上説明したように、本実施形態によれば、ビニングサイズや、蓄積時間、フレームレートなどのパラメータが設定されると、それに応じてアナログビニングおよびデジタルビニング組合せがテーブル情報に基づいて最適化されるため、放射線撮影画像に発生するランダムノイズを低減することができる。
【００５６】
（第２実施形態）
本実施形態に係る放射線撮影装置１００のＣＭＯＳ型センサは、コンデンサ等に蓄積された電荷の量を実質的に保存したまま（すなわち蓄積された電荷を実質的に放電させずに）当該蓄積電荷量を読み出す非破壊読み出しが可能に構成されている。非破壊読み出しが可能なＣＭＯＳ型センサでは、蓄積された電荷が電気信号として読み取られても、当該蓄積電荷は読み出されない。従って、電荷の蓄積動作を継続しながら、蓄積途中の各画素の電荷量に比例する出力を得ることができる。ランダムノイズを低減する目的で、非破壊読み出し回数が画像処理・システム制御装置１０１からの指示によって設定される。
【００５７】
読み出し画素値の加算平均処理は放射線撮影装置１００内のＦＰＧＡによって実施され、１回目の非破壊読み出しの画素値をＰＸ１、ｎ回目の非破壊読み出しの画素値をＰＸｎとすると、非破壊読み出しｎ回時の画素値ＰＸは、式（１）により表される。
【００５８】
【数１】
0006039926.tif 000002
【００５９】
一般に、非破壊読み出しｎ回により、画素値読み出しのアナログ系回路に関するランダムノイズ量が１／√ｎに低減されることが知られている。
【００６０】
図１１は、非破壊読み出し平均化回数と、ランダムノイズ低減効果とのビニングサイズごとの相関の例である。図１１の横軸は非破壊読み出し平均化回数であり、縦軸はランダムノイズ値である。非破壊読み出し平均化回数を増やしていくと、ランダムノイズは低減するが、やがて、低減効果は薄れてくる。そこで、効果の程を考慮して、例えば最大非破壊読み出し回数は４回となどの上限値を各ビニングサイズについて個別に設定しておき、受信したフレームレートでの読み出し（撮影）が達成可能な範囲で、非破壊読出し回数が最大となるように、放射線撮影装置１００内にて自動設定する。なお、上限値については定めずに、最大の非破壊読出し回数を設定してもよい。フレームレートでの読み出しが達成可能かどうかは、第１実施形態と同様に、ビニングサイズ、蓄積時間、フレームレートの組合せに応じた対応テーブルを用意しておき、当該対応テーブルから判定すればよい。
【００６１】
図１２のフローチャートを参照して、本実施形態に係る放射線撮影装置１００が実施する処理の手順を説明する。図１０のフローチャートのＳ５の処理が、図１２におけるＳ５’の処理に置き換わっている点が異なる。その他の処理については図１０と同様であるため説明を省略する。撮影モード設定コマンドを受信すると（Ｓ４）、放射線撮影装置１００は、そのコマンドに含まれる撮影パラメータに基づいて非破壊読み出し平均化回数を設定する（Ｓ５’）。その後、撮影パルス入力に応じて、撮影動作へと移行する（Ｓ６）。
【００６２】
なお、アナログビニングサイズとデジタルビニングサイズとの組み合わせを画像処理・システム制御装置１０１へ通知したのと同様に、設定された非破壊読み出し平均化回数を画像処理・システム制御装置１０１へ通知してもよい。
【００６３】
なお、ビニング設定やゲイン設定に応じて、非破壊読み出し平均化回数におけるランダムノイズ低減効果に差がある場合は、それぞれに応じた非破壊読み出し平均化回数の上限値を設定してもよい。また、図１０のＳ５の処理と、図１２のＳ５’の処理とを並行して実行してもよい。
【００６４】
なお、第１実施形態で説明したデジタルビニングサイズおよびアナログビニングサイズの組合せと、第２実施形態で説明した非破壊読み出し回数とは、それぞれ独立したパラメータなので、実際の動作においては、画像処理・システム制御装置１０１から一方を設定され、他方を放射線撮影装置１００にて自動設定する、或いは、両方の最適解を放射線撮影装置にて自動設定するようにしてもよい。
【００６５】
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
0006039926.tif 000003
【図２】
0006039926.tif 000004
【図３】
0006039926.tif 000005
【図４】
0006039926.tif 000006
【図５】
0006039926.tif 000007
【図６】
0006039926.tif 000008
【図７】
0006039926.tif 000009
【図８】
0006039926.tif 000010
【図９】
0006039926.tif 000011
【図１０】
0006039926.tif 000012
【図１１】
0006039926.tif 000013
【図１２】
0006039926.tif 000014