(57)【特許請求の範囲】
【請求項１】
半導体基板の表面側に半導体素子の表面構造を形成する工程と、
前記半導体基板に荷電粒子を打ち込むことによって前記半導体基板内に結晶欠陥を形成する工程と、
前記結晶欠陥を形成する前記工程の後に、前記半導体基板を熱処理する工程と、
熱処理する前記工程の後に、前記半導体基板の表面側に支持板を貼り付ける工程と、
前記支持板が貼り付けられた前記半導体基板の裏面側を研磨して前記半導体基板を薄板化する工程と、
薄板化後の前記半導体基板の裏面側に前記半導体素子の裏面構造を形成する工程、
を備えており、
前記結晶欠陥を形成する前記工程は、
前記半導体基板の表面側から第１の深さに結晶欠陥密度の第１のピークが形成されるように前記荷電粒子を打ち込む工程と、
前記半導体基板の表面側から前記第１の深さよりも浅い第２の深さに結晶欠陥密度の第２のピークが形成されるように前記荷電粒子を打ち込む工程、
を備えており、
薄板化する前記工程では、前記半導体基板の前記第１の深さを含む部分を研磨して除去する、
半導体装置の製造方法。
【請求項２】
前記荷電粒子は、ヘリウムイオン、プロトン、デュートロンのうちの少なくとも１つである、請求項１の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体基板の表面側から荷電粒子を打ち込み、その後に熱処理を行うことによって、結晶欠陥を有するダイオードを製造する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２００８−１７２１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されている技術では、製品であるダイオードの厚さまで薄板化された後の半導体基板に対して荷電粒子の打ち込みが行われている。薄板化後の半導体基板は割れや欠けが生じ易い。そのため、通常、薄板化後の半導体基板を用いて作業を行う場合には、半導体基板の一方の面に半導体基板を支持するための支持板を貼り付けた状態で作業を行う。
【０００５】
しかしながら、支持板の貼り付けに用いられる接着材料は高熱に耐えられない。そのため、荷電粒子を打ち込んだ後に熱処理を行う場合には支持板を半導体基板から取り外さなければならない。そのため、熱処理を行う際に半導体基板が破損する可能性がある。その結果、製品であるダイオードの歩留まりが低下するおそれがある。
【０００６】
本明細書では、歩留まりを向上させることができる半導体装置の製造方法を開示する。
【課題を解決するための手段】
【０００７】
本明細書で開示する半導体装置の製造方法は、半導体基板の表面側に半導体素子の表面構造を形成する工程と、半導体基板に荷電粒子を打ち込むことによって半導体基板内に結晶欠陥を形成する工程と、結晶欠陥を形成する工程の後に、半導体基板を熱処理する工程と、熱処理する工程の後に、半導体基板の表面側に支持板を貼り付ける工程と、支持板が貼り付けられた半導体の裏面側を研磨して半導体基板を薄板化する工程と、薄板化後の半導体基板の裏面側に半導体素子の裏面構造を形成する工程を備えている。
【０００８】
上記の製造方法では、薄板化前の厚い半導体基板に対して、表面構造の形成、荷電粒子の打ち込み、及び、熱処理を行うことができる。薄板化前の厚い半導体基板は、作業時に割れや欠けが生じ難い。そのため、表面構造を形成する工程、結晶欠陥を形成する工程、及び、半導体基板を熱処理する工程において、半導体基板が破損することを抑制することができる。また、半導体基板を薄板化する工程及び裏面構造を形成する工程の前に半導体基板の表面側に支持板を貼り付けるため、半導体基板の薄板化、及び、裏面構造の形成を、半導体基板が支持板で支持された状態で行うことができる。即ち、半導体基板を薄板化する工程及び裏面構造を形成する工程において半導体基板が破損することも抑制することができる。その結果、半導体装置の歩留まりを向上させることができる。
【０００９】
結晶欠陥を形成する工程は、半導体基板の表面側から第１の深さに結晶欠陥密度の第１のピークが形成されるように荷電粒子を打ち込む工程と、半導体基板の表面から第１の深さよりも浅い第２の深さに結晶欠陥密度の第２のピークが形成されるように荷電粒子を打ち込む工程を備えていてもよい。薄板化する工程では、半導体基板の第１の深さを含む部分を研磨して除去してもよい。
【００１０】
半導体装置を高速スイッチングさせるためには、半導体基板内に一定量の結晶欠陥が形成されていることが望ましい。結晶欠陥は、ｐｎ接合部近傍の深さに形成することが好ましいが、この部分の結晶欠陥量を増やし過ぎると、リーク電流が発生する原因になるおそれがある。そのため、半導体装置を高速スイッチングさせるとともに、リーク電流の発生を抑えるためには、半導体基板の深さ方向全域に結晶欠陥が形成されるとともに、ｐｎ接合部近傍の深さに結晶欠陥密度のピークが形成された半導体装置を形成することが好ましい。
【００１１】
この点、上記の方法によると、第１の深さに荷電粒子を打ち込む工程により、半導体基板内の第１の深さに結晶欠陥密度の第１のピークを形成するとともに、半導体基板の表面から第１の深さまでの全域にも所定密度の結晶欠陥を形成することができる。また、第２の深さに荷電粒子を打ち込む工程により、半導体基板内の第２の深さに結晶欠陥密度の第２のピークを形成するとともに、半導体基板の表面から第２の深さまでの全域にも所定密度の結晶欠陥を形成することができる。ここで、第１のピークにおける結晶欠陥密度と、第２のピークにおける結晶欠陥密度は、どちらが大きくてもよい。また、半導体基板を薄板化する工程において、半導体基板の第１の深さを含む部分を研磨して除去することにより、深さ方向全域に結晶欠陥が形成されるとともに、第２の深さに結晶欠陥密度のピークが形成された半導体基板を得ることができる。深さ方向全域に形成される結晶欠陥と、局所的に高密度に形成される結晶欠陥との組合せによって、ターンオフ特性が適切に調整された半導体装置を製造することができる。また、この方法では、打ち込まれる荷電粒子は半導体基板を貫通しないため、打ち込みを行うための設備に対して荷電粒子によるダメージが与えられることを防止することもできる。
また、荷電粒子は、ヘリウムイオン、プロトン、デュートロンのうちの少なくとも１つであってもよい。
【図面の簡単な説明】
【００１２】
【図１】半導体装置の断面図。
【図２】半導体装置の半導体基板の深さと結晶欠陥密度との関係を示すグラフ。
【図３】半導体装置の製造方法を示す断面図（１）。
【図４】半導体装置の製造方法を示す断面図（２）。
【図５】図４の半導体基板の深さと結晶欠陥密度との関係を示すグラフ（１）。
【図６】半導体装置の製造方法を示す断面図（３）。
【図７】図６の半導体基板の深さと結晶欠陥密度との関係を示すグラフ（２）。
【図８】半導体装置の製造方法を示す断面図（４）。
【図９】半導体装置の製造方法を示す断面図（５）。
【図１０】半導体装置の製造方法を示す断面図（６）。
【発明を実施するための形態】
【００１３】
（実施例）
（半導体装置１００の構成）
本実施例の半導体装置の製造方法では、図１に示す半導体装置１００を製造する。図１の半導体装置１００は、同一の半導体基板１０にＩＧＢＴ（Insulated Gate Bipolar Transistor）領域Ｊ１とダイオード領域Ｊ２とが混在している逆導通ＩＧＢＴである。他の例では、半導体装置１００は、他の任意の縦型の半導体装置であってもよい。半導体基板１０の表面には、絶縁層３８及び表面電極６０が形成されている。表面電極６０は、半導体基板１０の表面全面に形成されている。半導体基板１０の裏面には、裏面電極９０が形成されている。裏面電極９０は、半導体基板１０の裏面全面に形成されている。
【００１４】
ＩＧＢＴ領域Ｊ１には、ｎ型のエミッタ領域２０、ｐ型のボディ領域３０、ｎ型のドリフト領域４０、ｎ型のバッファ領域７０、及び、ｐ型のコレクタ領域８０が形成されている。エミッタ領域２０の上面は、表面電極６０に対してオーミック接続している。コレクタ領域８０の下面は、裏面電極９０に対してオーミック接続している。また、ＩＧＢＴ領域Ｊ１には、複数のゲートトレンチ３２が形成されている。ゲートトレンチ３２の内側には、ゲート絶縁膜３４で覆われたトレンチゲート電極３６が形成されている。トレンチゲート電極３６の上面は、絶縁層３８で覆われ、表面電極６０から絶縁されている。トレンチゲート電極３６は、図示しない位置で外部と電気的に接続されている。
【００１５】
ダイオード領域Ｊ２には、ｐ型のアノード領域５０、ｎ型のドリフト領域４０、ｎ型のバッファ領域７０、及び、ｎ型のカソード領域８５が形成されている。アノード領域５０の上面は、表面電極６０に対してオーミック接続している。カソード領域８５の下面は、裏面電極９０に対してオーミック接続している。ダイオード領域Ｊ２内のドリフト領域４０及びバッファ領域７０は、ＩＧＢＴ領域Ｊ１内のドリフト領域４０及びバッファ領域７０と連続している。また、ダイオード領域Ｊ２にも、ＩＧＢＴ領域Ｊ１と同様の複数のトレンチゲート電極３６が形成されている。
【００１６】
半導体基板１０中には、ヘリウムイオンが打ち込まれることによって形成された結晶欠陥領域４４が存在している。結晶欠陥領域４４は、ＩＧＢＴ領域Ｊ１とダイオード領域Ｊ２に亘って連続して形成されている。図１に示す結晶欠陥領域４４は、その結晶欠陥密度が、半導体基板１０中の他の部分の結晶欠陥密度よりも高い領域（即ち、結晶欠陥密度のピーク領域）である。
【００１７】
図２は、図１の半導体装置１００における、半導体基板１０の表面からの深さ方向（図１の矢印Ｖ１の方向）の結晶欠陥密度の分布を示している。図２のグラフの横軸は、半導体基板１０の表面からの深さを示している。横軸の原点は半導体基板１０の表面の位置を示す。横軸の右端は半導体基板１０の裏面の位置を示す。また、深さＶｂは、図１の結晶欠陥領域４４が形成されている深さである。図２のグラフの縦軸は、結晶欠陥の密度Ｄ１を示す。
【００１８】
図２に示すように、図１の半導体装置１００では、深さＶｂを中心に局所的に高密度の結晶欠陥が形成されているとともに、深さ方向全域に所定密度の結晶欠陥が形成されている。図１の半導体装置１００は、深さ方向全域に形成される結晶欠陥と、局所的に高密度に形成される結晶欠陥との組合せによって、ターンオフ特性が適切に調整されている。
【００１９】
（製造方法）
次いで、本実施例の半導体装置１００の製造方法を説明する。まず、図３に示すように、Ｓｉからなる半導体基板１０の表面に、半導体装置１００の表面構造を形成する。即ち、半導体基板１０の表面に、エミッタ領域２０、ボディ領域３０、アノード領域５０を形成する。また、複数のゲートトレンチ３２を形成し、各ゲートトレンチ３２の内側に、ゲート絶縁膜３４で覆われたトレンチゲート電極３６を形成する。各トレンチゲート電極３６の上面に絶縁層３８を形成する。半導体基板１０及び絶縁層３８の表面に、表面電極６０を形成する。表面電極６０は、エミッタ領域２０とアノード領域５０にオーミック接続される。この半導体装置１００の表面構造の各要素は、いずれも周知の方法によって形成される。これにより、ボディ領域３０及びアノード領域５０よりも深い部分は、半導体装置１００のドリフト領域４０を構成する。この時点では、表面構造を含む半導体基板１０の厚さ（図１のＶ１方向の厚さ）は、製品である半導体装置１００（図１参照）の厚さ（例えば、１００μｍ程度）よりも厚い。この時点の半導体基板１０の厚さは、例えば、５００μｍ以上９００μｍ未満である。
【００２０】
次いで、図４に示すように、半導体基板１０の表面側から、半導体基板１０に向けてヘリウムイオンを打ち込む。ヘリウムイオンの打ち込みは、図示しない射出装置によって行われる。射出装置は、半導体基板１０の表面側に配置されている。射出装置は、半導体基板１０の深さＶａに結晶欠陥密度のピークが形成される大きさのエネルギー（即ち、移動速度）でヘリウムイオンを射出する。なお、深さＶａは、上述した深さＶｂよりも深い位置である。射出されたヘリウムイオンは、表面電極６０を貫通して、半導体基板１０の表面側から半導体基板１０に打ち込まれる。打ち込まれたヘリウムイオンは、半導体基板１０を貫通せず、深さＶａの近傍に残留する。これにより、深さＶａに、結晶欠陥密度のピークが形成される。その結果、深さＶａに結晶欠陥密度が高い結晶欠陥領域４２が形成される。また、半導体基板１０の表面から深さＶａまでの全域にも所定密度の結晶欠陥（図示しない）が形成される。図４の工程を終えた時点では、半導体基板１０の表面からの深さ方向の結晶欠陥密度は図５のグラフに示すように分布する。即ち、深さＶａに結晶欠陥密度のピークが形成されるとともに、半導体基板１０の表面から深さＶａまでの全域にも所定密度の結晶欠陥が形成される。
【００２１】
次いで、図６に示すように、半導体基板１０の表面側から、半導体基板１０に向けてさらにヘリウムイオンを打ち込む。この際、半導体基板１０と射出装置との位置関係は、先に行った打ち込みの場合（図４参照）から変更しない。ただし、半導体基板１０の表面と射出装置との間にアルミ箔１１０を配置する。図６の場合も、射出装置は、図４の場合と同じ大きさのエネルギーでヘリウムイオンを射出する。射出されたヘリウムイオンは、アルミ箔１１０と表面電極６０を貫通して半導体基板１０に打ち込まれる。アルミ箔１１０を貫通することにより、ヘリウムイオンのエネルギーは減衰する。そのため、図６において半導体基板１０に打ち込まれるヘリウムイオンのエネルギーは、図４の場合よりも小さくなる。その結果、半導体基板１０に打ち込まれたヘリウムイオンは、深さＶａよりも浅い深さＶｂの近傍に残留する。これにより、深さＶｂに、結晶欠陥密度のピークが形成される。その結果、深さＶｂに結晶欠陥密度が高い結晶欠陥領域４４が形成される。従って、図６の工程を終えた時点では、半導体基板１０の表面からの深さ方向の結晶欠陥密度は図７のグラフに示すように分布する。即ち、深さＶａと深さＶｂに、それぞれ、結晶欠陥密度のピークが形成される。さらに、半導体基板１０の表面から深さＶａまでの全域にも所定密度の結晶欠陥が形成されている。
【００２２】
次いで、ヘリウムイオンが打ち込まれた半導体基板１０を熱処理し、結晶欠陥を回復させる。熱処理は、例えば、３００℃以上５００℃未満の温度で炉アニールすることによって行われる。
【００２３】
次いで、熱処理後の半導体基板１０の周縁部を研磨し、半導体基板１０を小径化する。この例では、半導体基板１０の直径を２００ｍｍから１９８ｍｍまで小さくする。
【００２４】
次いで、図８に示すように、表面電極６０の表面に、ガラス製の支持板１２０を貼り付ける。支持板１２０の貼り付けは、樹脂製の接着材料１２２によって行われる。支持板１２０の厚さは、例えば、５００μｍ程度である。
【００２５】
次いで、図９に示すように、半導体基板１０の裏面を研磨して、半導体基板１０を薄板化する。例えば、半導体基板１０の厚さが１００μｍ程度になるまで半導体基板１０の裏面を研磨する。この際、半導体基板１０の深さＶａを含む部分が、研磨によって除去される。即ち、結晶欠陥領域４２（図７参照）が研磨によって除去される。研磨後、半導体基板１０の裏面をウェットエッチングし、研磨された裏面を平坦に整える。
【００２６】
薄板化を終えた時点では、半導体基板１０の表面からの深さ方向の結晶欠陥密度は、図２のグラフに示すように分布する。即ち、深さＶｂに結晶欠陥密度のピークが形成されるとともに、半導体基板１０の深さ方向全域に所定密度の結晶欠陥が形成されている。半導体基板１０の薄板化により、深さＶａを含む部分が除去されたため、深さＶａに形成されていた結晶欠陥密度のピークは存在しない。
【００２７】
次いで、図１０に示すように、半導体基板１０の裏面に、半導体装置１００の裏面構造を形成する。即ち、まず、半導体基板１０の裏面にバッファ領域７０、コレクタ領域８０、及び、カソード領域８５を形成する。これらの領域７０、８０、８５は、不純物を注入した後に、レーザーアニールを行うことで形成される。次いで、半導体基板１０の裏面全面に裏面電極９０を形成する。裏面電極９０は、例えば、スパッタリングによって形成することができる。
【００２８】
その後、支持板１２０を表面電極６０の表面から剥離する。以上の各工程を行うことにより、図１の半導体装置１００が完成する。
【００２９】
本実施例の製造方法によると、薄板化前の厚い半導体基板１０に対して、表面構造の形成、ヘリウムイオンの打ち込み、及び、熱処理を行うことができる。薄板化前の厚い半導体基板１０は、作業時に割れや欠けが生じ難い。そのため、表面構造を形成する工程、結晶欠陥を形成する工程、及び、半導体基板１０を熱処理する工程において、半導体基板１０が破損することを抑制することができる。また、半導体基板１０を薄板化する工程及び裏面構造を形成する工程の前に、表面電極６０の表面に支持板１２０を貼り付けるため、半導体基板１０の薄板化、及び、裏面構造の形成を、半導体基板１０が支持板１２０で支持された状態で行うことができる。即ち、半導体基板１０を薄板化する工程及び裏面構造を形成する工程において半導体基板１０が破損することも抑制することができる。その結果、半導体装置１００の歩留まりを向上させることができる。
【００３０】
半導体装置１００を高速スイッチングさせるためには、半導体基板１０内に一定量の結晶欠陥が形成されていることが望ましい。結晶欠陥は、ｐｎ接合部近傍の深さに形成することが好ましいが、この部分の結晶欠陥量を増やし過ぎると、リーク電流が発生する原因になるおそれがある。そのため、半導体装置１００を高速スイッチングさせるとともに、リーク電流の発生を抑えるためには、半導体基板１０の深さ方向全域に結晶欠陥が形成されるとともに、ｐｎ接合部近傍の深さに結晶欠陥密度のピークが形成された半導体装置を形成することが好ましい。
【００３１】
この点、本実施例の製造方法によると、最初のヘリウムイオンの打ち込み（図４参照）により、半導体基板１０の深さＶａに結晶欠陥密度のピークを形成するとともに、半導体基板１０の表面から深さＶａまでの全域にも所定密度の結晶欠陥を形成することができる（図５参照）。さらに、次のヘリウムイオンの打ち込み（図６参照）により、半導体基板１０の深さＶｂに結晶欠陥密度のピークを形成するとともに、半導体基板１０の表面から深さＶｂまでの全域にも所定密度の結晶欠陥を形成することができる（図７参照）。また、半導体基板１０を薄板化する際（図９参照）に、半導体基板１０の深さＶａを含む部分を研磨して除去することにより、深さ方向全域に結晶欠陥が形成されるとともに、深さＶｂに結晶欠陥密度のピークが形成された半導体基板１０を得ることができる。深さ方向全域に形成される結晶欠陥と、局所的に高密度に形成される結晶欠陥との組合せによって、ターンオフ特性が適切に調整された（即ち、半導体装置１００を高速スイッチングさせるとともに、リーク電流の発生を抑えることが可能な）半導体装置１００を製造することができる。
【００３２】
また、本実施例の製造方法では、半導体基板１０に打ち込まれるヘリウムイオンは、半導体基板１０を貫通しない。この点、深さＶａにヘリウムイオンを打ち込むことに代えて、半導体基板１０を貫通するようにヘリウムイオンを打ち込むことによって、半導体基板１０の全域に所定密度の結晶欠陥を形成することも可能である。しかしながら、半導体基板１０を貫通するようにヘリウムイオンを打ち込む場合、半導体基板１０を貫通したヘリウムイオンによって、半導体基板１０を載置するための載置台（図示省略）など、打ち込みを行うための設備にダメージが与えられる可能性がある。これに対し、本実施例の製造方法では、半導体基板１０に打ち込まれるヘリウムイオンは、半導体基板１０を貫通しないため、打ち込みを行うための設備にヘリウムイオンによるダメージが与えられることを防止することができる。
【００３３】
以上、本実施例の半導体装置１００の製造方法を説明した。本実施例におけるヘリウムイオンが「荷電粒子」の一例である。深さＶａが「第１の深さ」の一例である。深さＶｂが「第２の深さ」の一例である。
【００３４】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
【００３５】
（変形例１）実施例では、半導体基板１０に結晶欠陥を形成するために、ヘリウムイオンを打ち込んでいる（図４、図６参照）が、半導体基板１０に打ち込まれる荷電粒子は、ヘリウムイオンには限られない。例えば、プロトン、デュートロン（重水素イオン）等が打ち込まれてもよい。
【００３６】
（変形例２）実施例では、２回に分けてヘリウムイオンを半導体基板１０に打ち込んでいる（図４、図６参照）。これに限られず、ヘリウムイオンの打ち込みを１回で行ってもよい。一般的に言うと、半導体基板に荷電粒子を打ち込むことによって半導体基板内に結晶欠陥を形成すればよい。
【００３７】
（変形例３）実施例では、半導体基板１０の表面側に射出装置を配置し、半導体基板１０の表面側からヘリウムイオンを打ち込んでいる（図４、図６参照）。これに限られず、半導体基板１０の裏面側に射出装置を配置し、半導体基板１０の裏面側からヘリウムイオンを打ち込むようにしてもよい。一般的に言うと、半導体基板に荷電粒子を打ち込むことによって半導体基板内に結晶欠陥を形成すればよい。
【００３８】
（変形例４）実施例では、半導体基板１０の深さＶｂにヘリウムイオンを打ち込む場合、半導体基板１０と射出装置の間にアルミ箔１１０を配置した上で、半導体基板１０の深さＶａにヘリウムイオンを打ち込む場合と同じエネルギーでヘリウムイオンを射出している（図６参照）。これに限られず、半導体基板１０の深さＶｂにヘリウムイオンを打ち込む場合、射出装置から射出されるヘリウムイオンの射出エネルギーを、半導体基板１０の深さＶａにヘリウムイオンを打ち込む場合よりも小さくしてもよい。この場合、半導体基板１０と射出装置の間にアルミ箔等の部材を配置しなくてもよい。一般的に言うと、第１の深さに荷電粒子を打ち込む工程と、第１の深さよりも浅い第２の深さに荷電粒子を打ち込む工程であればよい。
【００３９】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４０】
１０：半導体基板
２０：エミッタ領域
３０：ボディ領域
３２：ゲートトレンチ
３４：ゲート絶縁膜
３６：トレンチゲート電極
３８：絶縁層
４０：ドリフト領域
４２：結晶欠陥領域（深さＶａ）
４４：結晶欠陥領域（深さＶｂ）
５０：アノード領域
６０：表面電極
７０：バッファ領域
８０：コレクタ領域
８５：カソード領域
９０：裏面電極
１００：半導体装置
１１０：アルミ箔
１２０：支持板
１２２：接着材料
【図１】
0005895950.tif 000002
【図２】
0005895950.tif 000003
【図３】
0005895950.tif 000004
【図４】
0005895950.tif 000005
【図５】
0005895950.tif 000006
【図６】
0005895950.tif 000007
【図７】
0005895950.tif 000008
【図８】
0005895950.tif 000009
【図９】
0005895950.tif 000010
【図１０】
0005895950.tif 000011