(57)【特許請求の範囲】
【請求項１】
リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、
前記スイッチングレギュレータは、
出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、前記分圧電圧と前記第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記分圧電圧と第１の下限基準電圧とを比較して、前記スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記誤差電圧に応じたデューティのＰＷＭ信号と、最大のデューティのＰＷＭ信号とを生成し、これらＰＷＭ信号のいずれかを前記検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記出力電圧が前記下限値に達すると、前記最大のデューティのＰＷＭ信号でスイッチング動作を行うことと
を備えたことを特徴とする電源回路。
【請求項２】
前記スイッチングレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第１の基準電圧よりも大きな第２の基準電圧が前記エラーアンプに入力され、その後前記第１の基準電圧が前記エラーアンプに入力されることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記第１の下限基準電圧は、前記下限値が前記所望の出力電圧と等しくなるような電圧であることを特徴とする請求項２に記載の電源回路。
【請求項４】
前記スイッチングレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第１の下限基準電圧が前記コンパレータに入力された後、前記第１の下限基準電圧よりも小さな第２の下限基準電圧が前記コンパレータに入力されることを特徴とする請求項１、２または３に記載の電源回路。
【請求項５】
前記リニアレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替えてから、前記所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする請求項１乃至４のいずれか１項に記載の電源回路。
【請求項６】
リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、
前記スイッチングレギュレータは、
出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、前記分圧電圧と前記第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記分圧電圧と第１の下限基準電圧とを比較して、前記スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記誤差電圧に応じたデューティのＰＷＭ信号と、このＰＷＭ信号よりもデューティを一定量増加させたＰＷＭ信号を生成し、これらＰＷＭ信号のいずれかを前記検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記出力電圧が前記下限値に達すると、前記デューティを一定量増加させたＰＷＭ信号でスイッチング動作を行うことと
を備えたことを特徴とする電源回路。
【請求項７】
前記スイッチングレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第１の基準電圧よりも大きな第２の基準電圧が前記エラーアンプに入力され、その後前記第１の基準電圧が前記エラーアンプに入力されることを特徴とする請求項６に記載の電源回路。
【請求項８】
前記第１の下限基準電圧は、前記下限値が前記所望の出力電圧と等しくなるような電圧であることを特徴とする請求項７に記載の電源回路。
【請求項９】
前記スイッチングレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第１の下限基準電圧が前記コンパレータに入力された後、前記第１の下限基準電圧よりも小さな第２の下限基準電圧が前記コンパレータに入力されることを特徴とする請求項６、７または８に記載の電源回路。
【請求項１０】
前記リニアレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替えてから、前記所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする請求項６乃至９のいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関し、より詳細には、リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路に関する。
【背景技術】
【０００２】
電子機器や電気製品等が動作するための電力を供給するものには、電池やコンセント等の電源がある。この電源から電子機器等に電力を供給するときに、電子機器等に適した形態の電力に変換し、電力を制御する回路が電源回路である。
【０００３】
電源回路には、リニアレギュレータやスイッチングレギュレータなど様々な回路があるが、リニアレギュレータとスイッチングレギュレータの両方を備えて、負荷の重さに応じてそれらを切り替える回路もある。リニアレギュレータからスイッチングレギュレータに切り替える電源回路は、切り替えてからスイッチングレギュレータが安定するまで、出力電圧にアンダーシュートが発生することが知られている。
【０００４】
図１に、従来の電源回路１の回路図を示す。電源回路１は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ５とを備え、負荷の重さに応じてこれらを切り替える回路である。
【０００５】
リニアレギュレータ３は、入力端子であるＶIN端子４に入力された入力電圧ＶINをリニアレギュレータ３の出力電圧ＶOUT１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９と、出力電圧ＶOUT１と基準電圧ＶREF１または基準電圧ＶREF２とを増幅するエラーアンプ１１とを備える。出力トランジスタＴ１は、ＶIN端子４と出力端子であるＶOUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子は、基準電圧ＶREF１または基準電圧ＶREF２に切り替え可能に接続されている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。ここで、基準電圧ＶREF２は基準電圧ＶREF１よりも低い電圧である。
【０００６】
スイッチングレギュレータ５は、ＶIN端子４に接続されたトランジスタＴ２とグラウンドに接続されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴMOSを備える。スイッチＴMOSは、ＶIN端子４に入力された入力電圧ＶINをスイッチングレギュレータ５の出力電圧ＶOUT２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶOUT端子１２との間には、ＤＤＣ用コイルＬが接続され、ＶOUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。スイッチングレギュレータ５は、抵抗７および９の接続点１３とスイッチＴ２およびＴ３のゲート端子の接続点１７との間に、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１が縦続接続されている。エラーアンプ１９は、基準電圧ＶREF３およびエラーアンプ１１の−入力端子に接続されている。
【０００７】
この電源回路１の動作について説明する。電源回路１は、負荷状況に応じて制御信号ＣＴＲＬにより動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替える。軽負荷であるときは、リニアレギュレータ３を動作させ、重負荷であるときは、スイッチングレギュレータ５を動作させる。動作させる電源を切り替えるときに、リニアレギュレータ３をすぐに停止してスイッチングレギュレータ５を動作させるのではなく、スイッチングレギュレータ５を動作させてから一定期間リニアレギュレータ３も動作させる。
【０００８】
このとき、エラーアンプ１１に基準電圧ＶREF１を接続し、その接続したまま動作させる電源を切り替えると、出力電圧ＶOUTに変化がなく安定したままである。すると、エラーアンプ１９の積分結果（誤差電圧累積結果）は０である。これより、スイッチングレギュレータ５のＰＷＭ信号生成回路２１が出力するＰＷＭ信号のデューティは初期デューティ（例えば、入力電圧ＶINと出力電圧ＶOUTと負荷電流が代表値（typical値）であるときのデューティ）のままである。したがって、実際の入力電圧ＶIN、出力電圧ＶOUT、負荷電流に対応したデューティとならない。そこで、動作させる電源をリニアレギュレータ３からスイッチングレギュレータ５に切り替えるときに、リニアレギュレータ３も基準電圧をＶVREF１からそれよりも低いＶVREF２に変えて一定期間動作させる。
【０００９】
このように、従来の電源回路１は、リニアレギュレータ３により生成される出力電圧ＶOUT１とスイッチングレギュレータ５により生成される出力電圧ＶOUT２の少なくとも１つを用いて、電源回路１の出力電圧ＶOUTを生成する。電源回路１は、生成した出力電圧ＶOUTを電子機器等に出力する。
【００１０】
図２は、従来の電源回路１の動作を説明するための図である。電源回路１が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。波形Ｗ１はリニアレギュレータ３の出力電圧ＶOUT１で、波形Ｗ２はスイッチングレギュレータ５の出力電圧ＶOUT２で、波形Ｗ３はＶOUT端子１２の出力電圧ＶOUTの波形である。低い基準電圧ＶREF２でリニアレギュレータ３を一定期間動作させることで、リニアレギュレータ３からも電荷供給を行いスイッチングレギュレータ５が安定するまでに発生するアンダーシュートを低減している。このようなアンダーシュートを低減する電源回路１は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−３０５３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、スイッチングレギュレータ５は、エラーアンプ１９の出力に対応したデューティのＰＷＭ信号でスイッチング動作を行っているので、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができない。このため、スイッチングレギュレータ５が安定するまでの時間（切り替え時の時間）が長く、アンダーシュートが発生する時間が長くなるという問題がある。また、電源回路１では、基準電圧ＶREF２を上げることで、出力電圧ＶOUTに対応した分圧電圧とスイッチングレギュレータ５の基準電圧ＶREF３との差が小さくなる。これより、その小さな差に応じたデューティのＰＷＭ信号でスイッチング動作を行うため、所望の出力電圧ＶOUTに到達するまでの時間（適応する時間）が長くなるという問題もある。さらに、基準電圧ＶREF２を上げて、基準電圧ＶREF１と同じ電圧にすると、エラーアンプ１９の出力電圧が０のままとなる。したがって、スイッチングレギュレータ５がスイッチング動作をするためのＰＷＭ信号のデューティが所望の出力電圧ＶOUTを出力できるようなデューティとならないため、基準電圧ＶREF１およびＶREF２はある程度差を持たせなければならないという問題もある。
【００１３】
本発明は、上記した点に鑑みて行われたものであり、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間が短い電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、このような目的を達成するために、請求項１に記載の発明は、リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、分圧電圧と第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、分圧電圧と第１の下限基準電圧とを比較して、スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、誤差電圧に応じたデューティのＰＷＭ信号と、最大のデューティのＰＷＭ信号とを生成し、これらＰＷＭ信号のいずれかを検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、出力電圧が下限値に達すると、最大のデューティのＰＷＭ信号でスイッチング動作を行うこととを備えたことを特徴とする。
【００１５】
この構成によれば、切り替え時に出力電圧の下限値をリニアレギュレータの動作とは独立に設定して、出力電圧が下限値に達したときに、エラーアンプの出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプに早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間を短くすることができる。
【００１７】
請求項２に記載の発明は、請求項１に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の基準電圧よりも大きな第２の基準電圧がエラーアンプに入力され、その後第１の基準電圧をエラーアンプに入力されることを特徴とする。請求項３に記載の発明は、請求項２に記載の電源回路であって、第１の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項４に記載の発明は、請求項１、２または３に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の下限基準電圧がコンパレータに入力された後、第１の下限基準電圧よりも小さな第２の下限基準電圧がコンパレータに入力されることを特徴とする。請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする。
【００１８】
請求項６に記載の発明は、リニアレギュレータとスイッチングレギュレータとを有し、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第１の基準電圧とを入力して、分圧電圧と第１の基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、分圧電圧と第１の下限基準電圧とを比較して、スイッチングレギュレータの出力電圧が下限値に達しているかどうかを示す検出信号を出力するコンパレータと、誤差電圧に応じたデューティのＰＷＭ信号と、このＰＷＭ信号よりもデューティを一定量増加させたＰＷＭ信号を生成し、これらＰＷＭ信号のいずれかを前記検出信号に応じて出力するＰＷＭ信号生成回路であって、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、出力電圧が下限値に達すると、デューティを一定量増加させたＰＷＭ信号でスイッチング動作を行うこととを備えたことを特徴とする。
【００１９】
請求項７に記載の発明は、請求項６に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の基準電圧よりも大きな第２の電圧がエラーアンプに入力され、その後第１の基準電圧がエラーアンプに入力されることを特徴とする。請求項８に記載の発明は、請求項７に記載の電源回路であって、第１の下限基準電圧は、下限値が所望の出力電圧と等しくなるような電圧であることを特徴とする。請求項９に記載の発明は、請求項６、７または８に記載の電源回路であって、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、第１の下限基準電圧がコンパレータに入力された後、第１の下限基準電圧よりも小さな第２の下限基準電圧がコンパレータに入力されることを特徴とする。請求項１０に記載の発明は、請求項６乃至９のいずれか１項に記載の電源回路であって、リニアレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替えてから、所望の出力電圧よりも低い電圧を出力するように動作することを特徴とする。
【発明の効果】
【００２０】
以上説明したように、本発明の電源回路によれば、リニアレギュレータからスイッチングレギュレータへの切り替え時に、スイッチングレギュレータが安定するまでの時間を短くすることができる。
【図面の簡単な説明】
【００２１】
【図１】従来の電源回路の回路図である。
【図２】従来の電源回路の動作を説明するための図である。
【図３】本発明の実施形態１の電源回路の回路図である。
【図４】本発明の実施形態１のＰＷＭ信号生成回路の回路図である。
【図５】本発明の実施形態１の他のＰＷＭ信号生成回路の回路図である。
【図６】本発明の実施形態１の電源回路の動作を説明するための図である。
【図７】本発明の実施形態２の電源回路の回路図である。
【図８】本発明の実施形態２の電源回路の動作を説明するための図である。
【図９】本発明の実施形態３の電源回路の回路図である。
【図１０】本発明の実施形態３の電源回路の動作を説明するための図である。
【図１１】本発明の実施形態４の電源回路の回路図である。
【図１２】本発明の実施形態４の電源回路の動作を説明するための図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、コンセント等の電源からノートパソコン等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。
【００２３】
（実施形態１）
図３は、本発明の実施形態１の電源回路３０の回路図である。図３において電源回路３０は、ＬＤＯ（Low Drop Out）回路であるリニアレギュレータ３とＤＤＣ（DC-DCコンバータ）であるスイッチングレギュレータ５とを備え、負荷の重さに応じてこれらを切り替える回路である。
【００２４】
リニアレギュレータ３は、ＶIN端子４に入力された入力電圧ＶINをリニアレギュレータ３の出力電圧ＶOUT１１に変換する出力トランジスタＴ１と、フィードバック抵抗７および抵抗９とを備えている。さらに、出力電圧ＶOUT１１をフィードバック抵抗７および抵抗９とで分圧した電圧と所望の出力電圧に応じた基準電圧ＶVREF１１との差を増幅するエラーアンプ１１とを備えている。出力トランジスタＴ１は、入力端子であるＶIN端子４と出力端子であるＶOUT端子１２との間に接続されている。抵抗７の一端は出力トランジスタＴ１とＶOUT端子１２との間に接続され、他端が接続点１３で抵抗９の一端と直列接続されている。抵抗９の他端は、グラウンドに接地されている。接続点１３は、エラーアンプ１１の−入力端子に接続されている。エラーアンプ１１の＋入力端子は、基準電圧ＶVREF１１に接続されている。エラーアンプ１１の出力端子は、出力トランジスタＴ１のゲート端子に接続されている。リニアレギュレータ３は、動作時は基準電圧ＶVREF１１に対応した電圧をＶOUT端子１２に出力し、リニアレギュレータ３からスイッチングレギュレータ５に切り替わる一定期間、制御信号ＣＴＲＬにより停止する。
【００２５】
スイッチングレギュレータ５は、ＶIN端子４に接続されたトランジスタＴ２とグラウンドに接続されたトランジスタＴ３とを直列接続して構成されたＣＭＯＳトランジスタのスイッチＴMOSを備える。スイッチＴMOSは、ＶIN端子４に入力された入力電圧ＶINをスイッチングレギュレータ５の出力電圧ＶOUT１２に変換する。スイッチＴ２およびスイッチＴ３の間の接続点１５とＶOUT端子１２との間には、ＤＤＣ用コイルＬが接続され、ＶOUT端子１２とグラウンドとの間には、出力コンデンサＣが接続されている。抵抗７および９の接続点１３とスイッチＴ２およびＴ３のゲート端子の接続点１７との間には、ＤＣ−ＤＣコンバータの制御回路を構成するエラーアンプ１９と、エラーアンプ１９の出力をＰＷＭ信号に変換するＰＷＭ信号生成回路２１が縦続接続されている。エラーアンプ１９は、基準電圧ＶVREF１２およびエラーアンプ１１の−入力端子に接続されている。さらに、ＰＷＭ信号生成回路２１には、低電圧検出回路３１が接続されている。なお、リニアレギュレータ３およびスイッチングレギュレータ５は、フィードバック抵抗７および抵抗９を共有化している。
【００２６】
低電圧検出回路３１は、出力電圧ＶOUT１２の下限値に対応する下限基準電圧ＵＶREF０と、下限基準電圧ＵＶREF０と出力電圧ＶOUT１２を分圧した電圧とを比較して、出力電圧ＶOUT１２が下限値に達しているかどうかを判定するコンパレータ３３で構成される。コンパレータ３３は、出力端子がＰＷＭ信号生成回路２１に接続され、＋入力端子および−入力端子がそれぞれエラーアンプ１１の−入力端子および下限基準電圧ＵＶREF０に接続されている。コンパレータ３３は、出力電圧ＶOUT１２が下限基準電圧ＵＶREF０に達すると、下限値に達したことを示す検出信号をＰＷＭ信号生成回路２１に出力する。検出信号が出力されたＰＷＭ信号生成回路２１は、ＰＷＭ信号のデューティを増加させ、出力電圧ＶOUT１２を速やかに上昇させて出力電圧ＶOUT１２が下限値を下回らないようにする。
【００２７】
図４は、ＰＷＭ信号生成回路２１の回路図である。ＰＷＭ信号生成回路２１は、ノコギリ波発生回路３５と、ノコギリ波発生回路３５が出力するノコギリ波Ｓ１とエラーアンプ１９の出力信号Ｓ２とを比較してＰＷＭ信号Ｓ３を出力するコンパレータＣＭＰ１とを備える。また、最大のデューティに応じた電圧ＶPMAXとノコギリ波Ｓ１とを比較して最大のデューティのＰＷＭ信号ＰＭＡＸを出力するコンパレータＣＭＰ２と、コンパレータ３３の出力信号に応じてＰＭＡＸとＳ３のいずれかを選択するセレクタＭＵＸにより構成される。なお、ＰＷＭ信号生成回路２１はエラーアンプ１９の出力信号Ｓ２に応じたデューティのＰＷＭ信号Ｓ３、ＰＭＡＸが生成できればこの回路構成に限らなくてもよく、出力電圧ＶOUT１２のフィードバック信号と基準電圧ＶVREF１２の差分に応じたデューティのＰＷＭ信号を生成可能であれば構成は任意である。
【００２８】
また、本実施形態１では、コンパレータＣＭＰ２の非反転入力である＋入力端子に最大のデューティに応じた電圧ＶPMAXが入力されているが、エラーアンプ１９の出力信号Ｓ２に対応したデューティ（スイッチングレギュレータ５の出力電圧ＶOUT１２に対応したデューティ）よりも大きなデューティに対応した電圧を入力してもよい。最大のデューティに応じた電圧ＶPMAXが入力されているときが、スイッチングレギュレータ５が安定するまでの時間が最も短くなり好ましい。
【００２９】
図５は、他のＰＷＭ信号生成回路２１ａの回路図である。このＰＷＭ信号生成回路２１ａは、安定動作しているときに用いるＰＷＭ信号Ｓ３とは独立して一定値デューディの大きなＰＷＭ信号ＤＴＹＵを生成するコンパレータＣＭＰ３、およびエラーアンプ１９の出力信号Ｓ２にオフセットＯＡを加えて信号Ｓ４を出力する加算器３７が追加されている。低電圧検出時、つまり出力電圧ＶOUT１２が下限基準電圧ＵＶREF０に達したときに、ＤＴＹＵを最大デューティのＰＷＭ信号ＰＭＡＸの代わりに使用してもよい。また、このような回路構成でなくても、ＰＷＭ信号の出力に対して一定値デューティの大きな信号が出力できれば回路は限定しない。
【００３０】
次に、図３乃至図６を用いて、電源回路３０の動作を以下に説明する。
【００３１】
リニアレギュレータ３は、入力電圧ＶINを降圧して安定した所望のレベルの出力電圧ＶOUT１１を生成する。出力電圧ＶOUT１１は、抵抗７および抵抗９の間の接続点１３を通ってエラーアンプ１１の−入力端子に帰還する。エラーアンプ１１は、出力電圧ＶOUT１１を分圧した電圧と基準電圧ＶREF１１との差を増幅して、出力トランジスタＴ１を駆動する駆動電圧を生成する。基準電圧ＶREF１１は、安定した所望の出力電圧に対応した電圧である。これにより、リニアレギュレータ３は、出力電圧ＶOUT１１の電圧を制御する。
【００３２】
スイッチングレギュレータ５は、スイッチＴ２およびＴ３のオン・デューティを制御することにより、スイッチＴ２およびＴ３間の接続点１５に接続されたコイルＬに電流をチャージし、その電流に応じた電荷をコンデンサＣに蓄える。これにより、スイッチングレギュレータ１４は、第２レギュレータ電圧ＶOUT１２を生成する。
【００３３】
図６は、実施形態１の電源回路３０の動作を説明するための図である。電源回路３０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図６の波形Ｗ１１はリニアレギュレータ３の出力電圧ＶOUT１１で、波形Ｗ１２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧ＶMIN１２である。さらに、図６の波形Ｗ１３は下限値がないスイッチングレギュレータ５の出力電圧ＶOUT１２で、波形Ｗ１４は出力電圧ＶOUTの波形である。
【００３４】
リニアレギュレータ３の動作時において、リニアレギュレータ３は基準電圧ＶVREF１１に対応した出力電圧ＶOUT１１をＶOUT端子１２に出力し、スイッチングレギュレータ５は制御信号ＣＴＲＬにより動作を停止している。具体的にはスイッチングレギュレータ５のコイルＬの接続端はハイ・インピーダンスであり、リニアレギュレータ３のみで出力電圧ＶOUTを生成している。
【００３５】
切り替え時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、スイッチングレギュレータ５は動作を開始する。また、制御信号ＣＴＲＬによりスイッチングレギュレータ５内にある低電圧検出回路３１は動作する。低電圧検出回路３１が出力電圧ＶOUT１２の下限値に対応した下限基準電圧ＵＶREF０に接続点１３の電圧が達したことを検知すると、ＰＷＭ信号のデューティサイクルを増加させ、出力電圧ＶOUT１２を速やかに上昇させて出力電圧ＶOUT１２が下限値を下回らないように動作する。つまり、出力電圧ＶOUT１２が下限値に達しているときに、コンパレータ３３はローをＰＷＭ信号生成回路２１に出力して、ＰＷＭ信号生成回路２１は最大のデューティのＰＷＭ信号ＰＭＡＸを出力する。図２（ａ）の構成のＰＷＭ信号生成回路２１ａのときは、直前のデューティサイクルのデューティに任意のオフセットＯＡを加えたデューディのＰＷＭ信号ＤＴＹＵを出力する。  
【００３６】
最大のデューティのＰＷＭ信号ＰＭＡＸでスイッチング動作を行うことで、出力電圧ＶOUT１２の上昇を加速できる。また、エラーアンプ１９は、最大のデューティのＰＷＭ信号ＰＭＡＸでスイッチング動作を行っている間、出力電圧ＶOUT１２を分圧した電圧と所望の出力電圧からの誤差電圧を積分（累積）するだけであり、エラーアンプ１９の出力電圧ＶOUT１２に応じたデューティのＰＷＭ信号でスイッチングを行わないため、エラーアンプ１９は早く所望のデューティに応じた電圧を出力する。
【００３７】
スイッチングレギュレータ５の動作時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、スイッチングレギュレータ５のコンパレータ３３も停止する。そして、エラーアンプ１９の出力により生成されるＰＷＭ信号によりスイッチング動作が行われる。
【００３８】
以上のように、本実施形態１の電源回路１０は、上述した構成および動作により、切り替え時に出力電圧ＶOUT１２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧ＶOUT１２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。
【００３９】
言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧ＶOUT１２の下限値を従来技術のリニアレギュレータ３の出力電圧ＶOUT１１（基準電圧ＶVREF１１に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。
【００４０】
（実施形態２）
図７は、本発明の実施形態２の電源回路４０の回路図である。実施形態１の電源回路３０との相違点は、リニアレギュレータ３からスイッチングレギュレータ５への切り替え時に、基準電圧をＶREF２１からＶREF２２に切り替えられるようにした点である。  
【００４１】
次に、図７および図８を用いて、電源回路４０の動作を以下に説明する。
【００４２】
図８は、実施形態２の電源回路４０の動作を説明するための図である。電源回路４０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図８の波形Ｗ２１はリニアレギュレータ３の出力電圧ＶOUT２１で、波形Ｗ２２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧ＶMIN２２である。また、図８の波形Ｗ２３は下限値がないスイッチングレギュレータ５の出力電圧ＶOUT２２で、波形Ｗ２４は出力電圧ＶOUTの波形である。ここで、リニアレギュレータ３の動作時は実施形態１の電源回路３０と同じである。
【００４３】
切り替え時においては、制御信号ＣＴＲＬによりリニアレギュレータ３は基準電圧ＶREF２２に対応した出力電圧ＶOUT２１を出力する。基準電圧ＶVREF２２は、所望の出力電圧よりも小さな電圧である。また、制御信号ＣＴＲＬによりスイッチングレギュレータ５内にあるコンパレータ３３は動作する。その他の動作は、実施形態１の電源回路３０と同様である。スイッチングレギュレータ５の動作時は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、コンパレータ３３も停止する。
【００４４】
以上のように、本実施形態２の電源回路４０は、上述した構成および動作により、切り替え時に出力電圧ＶOUT２２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧ＶOUT２２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ５が安定するまでの時間が短い。また、Ａ２の期間においてもリニアレギュレータ３は電荷の供給を継続するため、Ａ１の期間からＡ２の期間に切り替わる際に出力電圧ＶOUTのエッジノイズを低減することもできる。
【００４５】
言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧ＶOUT２２の下限値は従来技術のリニアレギュレータ３の出力電圧ＶOUT２１（基準電圧ＶVREF２２に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをより低減することができる。
【００４６】
（実施形態３）
図９は、本発明の実施形態３の電源回路５０の回路図である。実施形態２の電源回路４０との違いは、コンパレータ３３が２つの下限値である下限基準電圧ＵＶREF０および下限基準電圧ＵＶREF１を切り替えられるようにしたものである。このとき、ＵＶREF０＞ＵＶREF１である。切り替え時には、制御信号ＣＴＲＬにより所望の出力電圧に近い下限値の下限基準電圧ＵＶREF０に設定し、スイッチングレギュレータ５の動作時には、制御信号ＣＴＲＬにより下限基準電圧ＵＶREF０よりも小さな値の下限基準電圧ＵＶREF１に設定する。なお、リニアレギュレータ３は、基準電圧ＶREF２１と基準電圧ＶREF２２とを切り替えられるような構成である必要はなく、実施形態１の電源回路３０と同じように基準電圧ＶREF２１だけを入力する構成でもよい。  
【００４７】
次に、図９および図１０を用いて、電源回路５０の動作を以下に説明する。
【００４８】
図１０は、実施形態３の電源回路５０の動作を説明するための図である。電源回路５０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５の出力電圧ＶOUT２１のみが動作した時Ａ３に分ける。図１０の波形Ｗ３１はリニアレギュレータ３の出力電圧ＶOUT３１で、波形Ｗ３２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧ＶMIN３２である。また、図１０の波形Ｗ３３は下限値がないスイッチングレギュレータ５の出力電圧ＶOUT２２で、波形Ｗ３４は出力電圧ＶOUTの波形である。ここで、リニアレギュレータ３の動作時および切り替え時は実施形態２の電源回路４０と同じである。
【００４９】
スイッチングレギュレータ５の動作時は、制御信号ＣＴＲＬによりリニアレギュレータ３は停止し、コンパレータ３３の下限値は下限基準電圧ＵＶREF０からそれよりも小さな下限基準電圧ＵＶREF１に設定される。出力電圧ＶOUT３２を分圧した電圧が下限値基準電圧ＵＶREF１に達したことを検知すると、ＰＷＭ信号のデューティサイクルを増加させ、出力電圧ＶOUT３２を速やかに上昇させる制御により出力電圧ＶOUT３２が下限値を下回らないように動作する。
【００５０】
以上のように、本実施形態３の電源回路５０は、上述した構成および動作により、切り替え時に出力電圧ＶOUT３２の下限値をリニアレギュレータ３の動作とは独立に設定して、出力電圧ＶOUT３２が下限値に達したときに、エラーアンプ１９の出力に対応したデューティよりも大きなデューティのＰＷＭ信号でスイッチング動作を行い、エラーアンプ１９に早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータが安定するまでの時間が短い。
【００５１】
言い換えれば、スイッチングレギュレータが安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧ＶOUT３２の下限値は従来技術のリニアレギュレータ３の出力電圧ＶOUT３１（基準電圧ＶVREF２２に応じた電圧）よりもターゲットに近づけることができるため、アンダーシュートをもっと低減することができる。
【００５２】
さらに、スイッチングレギュレータ５の動作時に下限基準電圧ＵＶREF０よりも小さな下限基準電圧ＵＶREF１に設定することで、非常に重負荷な状態となっても出力電圧ＶOUT３２が下限基準電圧ＵＶREF１に応じた下限値よりも下回らないようにすることができる。  
【００５３】
（実施形態４）
図１１は、本発明の実施形態４の電源回路６０の回路図である。電源回路６０は、実施形態３の電源回路５０において、スイッチングレギュレータ５の基準電圧をＶREF２３からＶREF２４に切り替えられるようにしたものである。制御信号ＣＴＲＬにより切り替え時に、所望の出力電圧に対応した基準電圧ＶREF２３よりも大きな基準電圧ＶREF２４に切り替える。
【００５４】
つまり、切り替え時に、スイッチングレギュレータ５の基準電圧を通常より高く設定することにより、スイッチングレギュレータ５の出力電圧ＶOUT２２の上昇を早めることができ、さらにアンダーシュートの低減が可能となる。さらに、下限基準電圧ＵＶREF０を所望の出力電圧に設定することで、切り替え時のアンダーシュートをなくすこともできる。なお、本実施形態４もリニアレギュレータ３の基準電圧は、ＶVREF２１とＶVREF２２を切り替えられる構成である必要はなく、基準電圧ＶVREF２１のみを入力する構成でもよい。
【００５５】
次に、図１１および図１２を用いて、電源回路６０の動作を以下に説明する。
【００５６】
図１２は、実施形態４の電源回路６０の動作を説明するための図である。図１２は、スイッチングレギュレータ５の基準電圧がＶREF２３よりも高いＶREF２４に設定され、下限基準電圧ＵＶREF０が所望の出力電圧に対応した電圧に設定されたときの図である。電源回路６０が動作した時を、リニアレギュレータ３のみが動作した時Ａ１、動作電源を切り換えた時Ａ２、およびスイッチングレギュレータ５のみが動作した時Ａ３に分ける。図１２の波形Ｗ４１はリニアレギュレータ３の出力電圧ＶOUT４１で、波形Ｗ４２はスイッチングレギュレータ５の下限基準電圧に対応した出力電圧ＶMIN４２である。また、図１２の波形Ｗ４３は下限値がないスイッチングレギュレータ５のみが動作したときの出力電圧で、波形Ｗ４４は出力電圧ＶOUTの波形、波形Ｗ４５はスイッチングレギュレータ５の基準電圧に対応する出力電圧ＶMAX４２である。
【００５７】
電源回路６０の動作は、切り替え時のスイッチングレギュレータ５の基準電圧がＶREF２３よりも高いＶREF２４に設定されている点、下限基準電圧ＵＶREF０が所望の出力電圧に対応した電圧に設定されている点、以外は実施形態３と同様である。
【００５８】
切り替え時のタイミングにおいてスイッチングレギュレータ５の基準電圧ＶREF２３を通常より高い基準電圧ＶREF２４に設定することにより、エラーアンプに誤差電圧を意図的に発生させて、所望のデューティに応じた電圧にもっと早く近づけることができる。よって、実施形態１乃至３に比べて実施形態４の電源回路６０は、エラーアンプ１９により早く所望のデューティに応じた電圧を出力させることができるため、スイッチングレギュレータ５が安定するまでの時間を実施形態１乃至３よりも短縮できる。
【００５９】
言い換えれば、スイッチングレギュレータ５が安定するまでの時間、すなわち切り替え時の時間が従来技術と同じ時間となるような応答特性の場合、出力電圧ＶOUT４２の下限値は実施形態１乃至３の下限値よりもターゲットに近づけることができるため、アンダーシュートを実施形態１乃至３よりも低減することができる。
【００６０】
また、切り替え時に、基準電圧ＶREF２３を一定期間上げることで、エラーアンプに誤差電圧を意図的に発生させて所望のデューティに応じた電圧を出力させることができる。そのため、下限値を所望の出力電圧に応じた電圧（ターゲット）に設定することができ、アンダーシュートをなくすことができる。 
【符号の説明】
【００６１】
１、３０、４０、５０、６０  電源回路
３    リニアレギュレータ
４    ＶIN端子  
５    スイッチングレギュレータ
７、９  フィードバック抵抗  
１１、１９  エラーアンプ    
１２  ＶOUT端子
１３、１５、１７  接続点
２１、２１ａ  ＰＷＭ信号生成回路
３１  低電圧検出回路
３３  コンパレータ
３５  ノコギリ波発生回路
３７  加算器  
ＶIN   入力電圧
ＶOUT  出力電圧  
ＶREF１〜ＶREF３、ＶREF１１〜ＶREF１２、ＶREF２１〜ＶREF２４  基準電圧  
ＵＶREF０、ＵＶREF１  下限基準電圧
ＶOUT１、ＶOUT１１、ＶOUT２１、ＶOUT３１、ＶOUT４１  リニアレギュレータの出力電圧
ＶOUT１、ＶOUT１２、ＶOUT２２、ＶOUT３２、ＶOUT４２  スイッチングレギュレータの出力電圧
Ｔ１〜Ｔ３  トランジスタ
ＴMOS      スイッチ  
ＣＭＰ１〜ＣＭＰ３  コンパレータ  
Ｌ  ＤＤＣ用コイル
Ｃ  出力コンデンサ
Ａ１〜Ａ３  電源の動作領域
Ｓ１〜Ｓ４  出力信号
Ｗ１〜Ｗ３、Ｗ１１〜Ｗ１４、Ｗ２１〜Ｗ２４、Ｗ３１〜Ｗ３４、Ｗ４１〜Ｗ４５  波形
【図１】
0005993178.tif 000002
【図２】
0005993178.tif 000003
【図３】
0005993178.tif 000004
【図４】
0005993178.tif 000005
【図５】
0005993178.tif 000006
【図６】
0005993178.tif 000007
【図７】
0005993178.tif 000008
【図８】
0005993178.tif 000009
【図９】
0005993178.tif 000010
【図１０】
0005993178.tif 000011
【図１１】
0005993178.tif 000012
【図１２】
0005993178.tif 000013