(57)【特許請求の範囲】
【請求項１】
複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、
前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、
前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段と、
前記選択手段で選択された前記単位セルから各垂直出力線に転送された信号を蓄積するために、各垂直出力線に少なくとも予め設定された第１の数だけ行方向に接続された複数の第１の信号蓄積手段と、
前記第１の数の第１の信号蓄積手段から転送される信号を蓄積するために、各垂直出力線に前記第１の数よりも少ない第２の数だけ前記行方向に接続された複数の第２の信号蓄積手段と、
前記複数の第２信号蓄積手段から転送された信号を列ごとに行方向に転送する水平転送手段と、
各単位セルの前記信号読み出し手段、前記複数の第１の信号蓄積手段および前記複数の第２の信号蓄積手段の駆動を制御するための複数の制御線手段を備え、
前記複数の制御線手段は、前記複数の第１の信号蓄積手段と前記複数の第２の信号蓄積手段を選択的に駆動し、前記選択された単位セルの読み出し手段により当該単位セルから前記垂直出力線に信号を転送し、当該信号を蓄積するための前記第１の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第１の信号蓄積手段と当該他の第１の信号蓄積手段から転送される信号を蓄積するための前記第２の信号蓄積手段を選択的に駆動し、選択的に駆動した当該第２の信号蓄積手段に蓄積された信号を水平転送する
ことを特徴とする固体撮像素子。
【請求項２】
前記第１および第２の数はそれぞれ３および２であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも３であり、
前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、
前記制御線手段は、当該垂直出力線に接続された当該３つの第１の信号蓄積手段のうちの一つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第１の信号蓄積手段に蓄積されている信号を蓄積させるために当該二つの第２の信号蓄積手段を駆動し、
前記水平転送手段は当該二つの第２の信号蓄積手段を、前記他の第１の信号蓄積手段に蓄積されている信号に応じて選択的に異なる水平出力線に接続することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第１および第２の数はそれぞれ３および２であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも３であり、
前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、
前記制御線手段は、当該垂直出力線に接続された当該三つの第１の信号蓄積手段のうちの一つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第１の信号蓄積手段に蓄積されている信号を蓄積させるために当該二つの第２の信号蓄積手段を駆動し、
前記固体撮像素子はさらに、当該他の第１の信号蓄積手段から当該二つの第２の信号蓄積手段に転送されるそれぞれの信号の電位を、前記他の第１の信号蓄積手段に蓄積されている信号に従って反転する複数の電位反転手段を有し、
前記水平転送手段は当該二つの第２の信号蓄積手段を固定的に異なる水平出力線に接続することを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記第１および第２の数はそれぞれ４および２であり、前記単位セルに含まれる複数の光電変換手段の数は少なくとも３であり、
前記信号読み出し手段は当該複数の光電変換手段の少なくとも二つからの信号を上乗せした上乗せ信号を前記垂直出力線に読み出す機能を有し、
前記制御線手段は、当該垂直出力線に接続された当該四つの第１の信号蓄積手段のうちの二つを、前記上乗せ信号を蓄積するために選択的に駆動し、その際に他の第１の信号蓄積手段に蓄積されている信号を蓄積するために当該二つの第２の信号蓄積手段を駆動し、
前記水平転送手段は当該二つの第２の信号蓄積手段を固定的に異なる水平出力線に接続することを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記異なる水平出力線はオペアンプの異なる入力端子にそれぞれ接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の固体撮像素子。
【請求項６】
前記単位セルは、前記信号読み出し手段をリセットするリセット手段と、前記単位セルに含まれる各光電変換手段から電荷を読み出す電荷読み出し手段、および前記信号読み出し手段のリセット電位または前記電荷読み出し手段で読み出した電荷に対応する電位を信号として前記垂直出力線に転送する転送手段とを有し、
前記信号読み出し手段は、各光電変換手段から読み出された電荷に対応する電位を前記リセット電位に順次上乗せして得られる電位を上乗せ信号として前記転送手段を介して垂直出力線に読み出すことを特徴とする請求項１乃至５のいずれか一項に記載の固体撮像素子。
【請求項７】
複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段とを有する固体撮像素子の制御方法において、
各垂直出力線に少なくとも予め設定された第１の数だけ行方向に接続された複数の第１の信号蓄積手段に、前記選択手段で選択された前記単位セルから各垂直出力線に転送された信号を蓄積するステップと、
各垂直出力線に前記第１の数よりも少ない第２の数だけ前記行方向に接続された複数の第２の信号蓄積手段に、前記第１の数の第１の信号蓄積手段から転送される信号を蓄積するステップと、
前記複数の第２の信号蓄積手段から転送された信号を水平転送手段に前記列ごとに転送するステップと、を有し、
各単位セルの前記信号読み出し手段、前記複数の第１の信号蓄積手段および前記複数の第２の信号蓄積手段を駆動するための複数の制御線手段を介して前記複数の第１の信号蓄積手段と前記複数の第２の信号蓄積手段を選択的に駆動して、前記選択された単位セルの読み出し手段を駆動して当該単位セルから前記垂直出力線に信号を転送し、当該信号を蓄積するために前記第１の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第１の信号蓄積手段と当該他の第１の信号蓄積手段から転送される信号を蓄積するための前記第２の信号蓄積手段を選択的に駆動し、選択的に駆動した当該第２の信号蓄積手段に蓄積された信号を水平転送する
ことを特徴とする制御方法。
【請求項８】
コンピュータを、
複数の光電変換手段とそれらに共通に設けられた信号電荷の信号読み出し手段とを有する単位セルを行および列の二次元に配列した画素領域と、前記二次元配列の各列の単位セルに共通に接続され、前記読み出し手段で読み出された単位セルの信号を列ごとに転送する複数の垂直出力線と、前記複数の単位セルを前記二次元配列の行ごとに選択する選択手段とを有する固体撮像素子の制御方法において、
前記選択手段で選択された前記単位セルから垂直出力線に転送された信号を蓄積するために各垂直出力線に少なくとも予め設定された第１の数だけ行方向に接続された複数の第１の信号蓄積手段と、
前記第１の数の第１の信号蓄積手段から転送される信号を蓄積するために各垂直出力線に前記第１の数よりも少ない第２の数だけ前記行方向に接続された複数の第２の信号蓄積手段と、
前記複数の第２の信号蓄積手段から転送された信号を前記列ごとに転送する水平転送手段と、
各単位セルの前記信号読み出し手段、前記複数の第１の信号蓄積手段および前記複数の第２の信号蓄積手段を駆動するために設けられ、前記複数の第１の信号蓄積手段と前記複数の第２の信号蓄積手段を選択的に駆動して、前記選択された単位セルの読み出し手段を駆動して当該単位セルから前記垂直出力線に信号を転送し、当該信号を蓄積するための前記第１の信号蓄積手段を選択的に駆動する期間に、当該垂直出力線に接続されている他の第１の信号蓄積手段と当該他の第１の信号蓄積手段から転送される信号を蓄積するための前記第２の信号蓄積手段を選択的に駆動し、選択的に駆動した当該第２の信号蓄積手段に蓄積された信号を水平転送する複数の制御線手段
として機能させるプログラム。
【請求項９】
請求項８のプログラムを記録したコンピュータが読み取り可能な記録媒体。
【請求項１０】
コンピュータを、請求項１乃至６のいずれか一項に記載の固体撮像素子の各手段として機能させるプログラム。
【請求項１１】
コンピュータを、請求項１乃至６のいずれか一項に記載の固体撮像素子の各手段として機能させるプログラムを格納した記憶媒体。
【請求項１２】
請求項１乃至６のいずれか一項に記載の固体撮像素子と、
前記固体撮像素子から出力される画像信号に信号処理を行なう信号処理手段と、
前記固体撮像素子の前記制御線手段に制御信号を供給する制御手段と
を備えることを特徴とする撮像装置。
【請求項１３】
コンピュータを、
請求項１乃至６のいずれか一項に記載の固体撮像素子と、前記固体撮像素子から出力される画像信号に信号処理を行なう信号処理手段とを有する撮像装置の制御方法において、
前記固体撮像素子の前記制御線手段に制御信号を供給する制御手段として機能させるプログラム。
【請求項１４】
請求項１３のプログラムを記録したコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、その駆動方法および制御プログラムに関し、特にＣＭＯＳ固体撮像素子、その駆動方法および制御プログラムに関する。
【背景技術】
【０００２】
近年撮像素子の多画素化が進んでいるが、それに伴い読み出し時間を高速化することが課題となっている。
撮像素子の高速読み出しのための技術としてよく知られているものの一つに、多チャンネル化（以下、「多ｃｈ化」と記す）が挙げられる。多ｃｈ化とは出力端子を複数設け、例えば垂直出力線の組ごとに異なる出力端子に信号を並列出力することであり、これを以て高速読み出しを可能とする技術である。
【０００３】
しかしながらこの多ｃｈ化は、撮像素子の駆動方法において、水平転送にかかる時間を短縮しているにすぎない。そのため、水平転送以前に行う必要のある、いわゆる水平ブランキング期間中の動作についてはほとんど短縮されていなかった。そのような動作とは、例えば、信号電荷を光電変換素子から浮遊拡散層部へ転送すること、垂直出力線上に現れた信号電位を列ごとに配置された信号蓄積部としてのキャパシタに転送すること、などである。
【０００４】
一方で、多ｃｈ化のみによらず、上記水平ブランキング期間中の動作の一部と水平転送とを同時に行うことによる高速読み出しのための技術も知られている。
【０００５】
特許文献１によれば、そのような技術が可能となる撮像素子の構成と駆動方法が開示されている。すなわち、「二次元的に配置された複数の画素と、前記複数の画素の各列における所定行おきに配置された複数の画素がそれぞれ接続された複数の垂直出力線と、前記複数の垂直出力線により前記画素から転送されてきた画素信号を蓄積する第１信号蓄積部と、前記第１信号蓄積部から転送される画素信号を蓄積する第２信号蓄積部と、前記第２信号蓄積部に蓄積された画素信号を水平転送する水平転送部とを備え、前記複数の垂直出力線により画素信号を前記画素から前記第１信号蓄積部に転送している間に、前記第２信号蓄積部にすでに蓄積されている画素信号を前記水平転送部により水平転送する」ことを特徴とする撮像素子が開示されている。
【０００６】
本特許文献によれば、画素信号を画素から第１信号蓄積部に転送している期間、すなわち水平ブランキング期間の一定部分を占める期間と水平転送期間とを同時並列化することができるので、高速読み出しが可能となっている。なお、この「一定部分を占める期間」を以下、第１の水平ブランキング期間と呼ぶ。
【０００７】
しかしながら、本特許文献では、画素信号の第１信号蓄積部から第２信号蓄積部への転送については明示されてなく、また当該転送は、水平転送および第１の信号蓄積部への伝送のいずれとも並列化することができない。そのため、本特許文献の技術を用いても、従来の水平ブランキング期間より前記第１の水平ブランキング期間を差し引いた期間（以下、第２の水平ブランキング期間と呼ぶ。画素信号の第１信号蓄積部から第２信号蓄積部への転送期間と一致する。）は、垂直行数分だけ単純加算された読み出し時間として残存する。
【０００８】
他方、水平ブランキング期間そのものを短縮する技術も提案されている。特許文献２によれば、そのような技術が可能となる撮像素子の駆動方法が開示されている。すなわち、「光信号を信号電荷に変換して蓄積する複数の光電変換素子と、該各光電変換素子の信号電荷を受けて該信号電荷に対応する信号を出力する１つの増幅素子とを有する単位セルを備え、該単位セルを複数配列してなる固体撮像装置において、該増幅素子の出力線に接続され、該出力線を介して該単位セルから出力される信号を入力する読み出し回路系を備え、該読み出し回路系は、該増幅素子の入力部のリセットレベルに対応する第１の信号と、該第１の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第２の信号と、該第２の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第３の信号と、を入力し、該３つの信号の内のいずれか２つの信号の複数の組合せに対し差分をとる差分手段を備えたことを特徴とする固体撮像装置」が開示されている。
【０００９】
本特許文献によれば、増幅素子の入力部を複数の光電変換素子で共有するため、各素子の信号電荷に対応する信号を転送する毎に当該増幅素子の入力部を複数回リセットすることがなく、リセットレベルに対応する信号も共通に使用できる。よって、増幅素子の入力部をリセットする時間および当該リセット後のリセットレベルに対応する信号を転送する期間を、（増幅素子の入力部を共有する光電変換素子の個数−１個）分だけ少なくする利点を生ずる。
【００１０】
しかしながら、本特許文献では、水平ブランキング期間と水平転送期間とは、時間的に完全に分離されており、特許文献１のように並列化可能な構成となっていない。従って、高速読み出しの達成という点においては、水平ブランキング期間の短縮の範囲にとどまる。
【００１１】
しかも、第１の水平ブランキング期間と水平転送期間の同時並列化（特許文献１）と、水平ブランキング期間の短縮（特許文献２）とを融合して更なる高速読み出しを実現するには、これらを単純に組み合わせることができない次のような課題がある。すなわち、特許文献１による撮像素子の構成および駆動方法に特許文献２による撮像素子の駆動方法を適用する場合、第１信号蓄積部から第２信号蓄積部への転送と光電変換素子からの上乗せ信号の第１信号蓄積部への転送とを単純に並列化できない。というのは、上乗せ信号の数＋１（＋１はリセットレベルに対応する信号を蓄積するため）個のキャパシタを、第１信号蓄積部として設ける必要がある。その理由は、第１信号蓄積部から第２信号蓄積部への転送をしているときに（第２の水平ブランキング期間中）、当該転送期間の直後に行う水平転送に伴う差分処理に係る２つの第１信号蓄積部に新たな上乗せ信号を転送することができないためである。特許文献２による撮像素子の駆動方法を組み合わせることは、当該上乗せ信号の数が多いほど水平ブランキング期間短縮の効果が高いにも関わらず、蓄積部のキャパシタ数の増加をともなう。これは、取りも直さずチップ面積の拡大につながり、また、多画素微細化による画素列方向の狭ピッチ化に伴ってチップ上のスペースが少なくなっている状況では、蓄積部のキャパシタのレイアウトそのものに困難を生じる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０−２０６６５３号公報
【特許文献２】特開２００４−１３４８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、上記のように第１信号蓄積部としてのキャパシタを多数配置することなく、光電変換素子からの上乗せ信号の第１信号蓄積部への転送と第１信号蓄積部から第２信号蓄積部への転送との並列化を可能とする固体撮像装置を提供することである。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明によれば、固体撮像素子は、選択された単位セルから垂直出力線に転送された信号を蓄積するために各垂直出力線に少なくとも予め設定された第１の数だけ接続された複数の第１の信号蓄積手段と、第１の数の第１の信号蓄積手段から転送される信号を蓄積するために各垂直出力線に前記第１の数よりも少ない第２の数だけ接続された複数の第２の信号蓄積手段と、複数の第１の信号蓄積手段と複数の第２の信号蓄積手段を選択的に駆動して、選択された単位セルの読み出し手段を駆動して垂直出力線に信号を転送し、当該信号を蓄積するための第１の信号蓄積手段を選択的に駆動する期間に、垂直出力線に接続されている他の第１の信号蓄積手段とそれから転送される信号を蓄積するための第２の信号蓄積手段を選択的に駆動し、選択的に駆動した当該第２の信号蓄積手段に蓄積された信号を水平転送する。
【発明の効果】
【００１５】
本発明によれば、各画素列につき第１信号蓄積部として３つのキャパシタを設けるだけで次の２つの構成を達成し、高速読み出しを可能とする固体撮像装置を提供することができる。１つは、特許文献１記載の第２の水平ブランキング期間の開始と同時に新たな上乗せ信号の読み出しを開始することができることである。他の一つは、２つ目以降の上乗せ信号を、水平出力の後に保持不要となった信号を保持する第１信号蓄積部のキャパシタに順次転送できることである。これらの構成により、特許文献２記載と同等の効果を得ながらも、特許文献１では達成できない効果を達成し、かつ第１信号蓄積部のキャパシタ数を最小で各画素列当たり３つにすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る撮像装置の全体構成を示すブロック図。
【図２】本発明の第１の実施例に係る固体撮像素子の構成図。
【図３】本発明の第１の実施例に係る固体撮像素子の単位画素の構成を表す等価回路図。
【図４】本発明の第１の実施例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【図５】本発明の第１の実施例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【図６】本発明の第１の実施例の応用例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【図７】本発明の第２の実施例に係る固体撮像素子の構成図。
【図８】本発明の第２の実施例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【図９】本発明の第３の実施例に係る固体撮像素子の構成図。
【図１０】本発明の第３の実施例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【図１１】本発明の第４の実施例に係る固体撮像素子の構成図。
【図１２】本発明の第４の実施例に係る固体撮像素子の駆動方法を説明するためのタイミングチャートを示す図。
【発明を実施するための形態】
【００１７】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
まず、本発明の実施形態に係る固体撮像素子を有する撮像装置の全体構成について説明する。
【００１８】
図１は、本発明の実施形態に係る撮像装置の全体構成を表すブロック図である。図１において、１は、絞りやメカニカルシャッターを含むレンズ等の撮影光学系である。
【００１９】
２は、撮影光学系１によって結像された被写体像を光電変換して電気信号として取り出す固体撮像素子である。本発明の特徴であるこの固体撮像素子２については、後に実施例中で詳述する。
【００２０】
３は固体撮像素子２から出力されたアナログ信号をデジタル信号に変換するためのＡ／Ｄ変換器である。
【００２１】
デジタル化された画像信号は、画像メモリ７に記憶され、信号処理回路６により、ホワイトバランス補正、ガンマ補正をはじめとした各種信号処理が施される。信号処理の施された画像信号は、記録回路８により記録媒体９に記録される。記録回路８は、記録媒体９とのインターフェイス回路でもある。
【００２２】
画像信号は、表示回路インターフェイス１０を通して液晶ディスプレーなどの表示装置１１に直接表示することもできる。表示装置１１はまた、これから撮像しようとする画面を連続的にライブで表示するライブビュー表示や、記録した動画の再生表示も可能である。
【００２３】
タイミング発生回路４は、駆動回路５を通して撮影光学系１や固体撮像素子２などの撮像系を駆動するためのタイミング信号を生成する。さらに、撮像系の駆動ひいては固体撮像素子２の出力信号に同期してＡ／Ｄ変換器３を駆動・制御するためのタイミング信号も生成する。本発明の固体撮像素子の駆動方法における特徴は、このタイミング発生回路４の機能にあるので、後に詳述する。
【００２４】
システム制御部１２は、揮発性メモリ１３に一時記憶されたプログラムを実行することにより撮像装置全体を制御する。メモリ１３はまた、プログラム実行時のワークメモリとしても使用される。
【００２５】
１４は、当該処理実行時に転送されるべきプログラム、各種データを格納した不揮発性メモリである。
【実施例１】
【００２６】
次に、本実施例の特徴とする構成を有する固体撮像素子２の構成を詳述する。
【００２７】
図２は、本実施例に係わる固体撮像素子２の構成を表す等価回路図である。固体撮像素子２は、撮影光学系１によって、被写体が結像されるべき画素領域２０を有している。画素領域２０には、複数の光電変換素子（光電変換手段）を含む単位セルが垂直（列方向）および水平(行方向)に等間隔で二次元に配列されている。なお、図において単位セルは４つの光電変換素子を含み、４行６列の二次元配列になっている。単位セルの構成は図ではやや明確ではないが、図３に拡大してより詳細に示してある。
【００２８】
図３は、図２に示す固体撮像素子２の単位セルの構成を説明するための等価回路図である。以下の説明において全て、（ｎ，ｍ）とは画素領域２０において単位セル配列のｎ行目かつｍ列目の位置を表すものである。従って、一つの単位セル内の構成要素はすべて同じ（ｎ，ｍ）を有する。
【００２９】
また、４つの記号ＬＵ，ＲＵ，ＬＤおよびＲＤとは、単位セルに存在する４つの光電変換素子を図面上で左上、右上、左下および右下と順番に数えたときの各光電変換素子を表わしている。
【００３０】
２００（ｎ，ｍ）は、単一もしくは複数の光電変換素子をその径内に含むマイクロレンズである。光電変換素子とマイクロレンズとの対応関係は、本実施例においては全く任意であり、単位セル内の光電変換素子をいくつその径内に含むかについても問わない。
【００３１】
２０１ＬＵ（ｎ，ｍ），２０１ＲＵ（ｎ，ｍ），２０１ＬＤ（ｎ，ｍ）および２０１ＲＤ（ｎ，ｍ）は、単位セル内の光電変換素子である。光電変換素子はＮ型の半導体領域を含み、電荷蓄積部としての機能も兼ねる。
【００３２】
光電変換素子で発生した信号電荷は、それぞれの転送トランジスタ２０３ＬＵ（ｎ，ｍ）、２０３ＲＵ（ｎ，ｍ）、２０３ＬＤ（ｎ，ｍ）および２０３ＲＤ（ｎ，ｍ）を介して電荷電圧変換部２０２（ｎ，ｍ）（信号読み出し手段）に転送される。転送トランジスタの制御線は、４つの転送トランジスタに対応してＴｘＬＵ（ｎ）、ＴｘＲＵ（ｎ）、ＴｘＬＤ（ｎ）およびＴｘＲＤ（ｎ）の４本存在する。
【００３３】
本発明では、このようにそれぞれの転送トランジスタを介して電荷電圧変換部２０２を共有する光電変換素子の組およびその電荷電圧変換部に接続された増幅トランジスタ（後述）を合わせて、単位セルと称している。
【００３４】
転送トランジスタの制御線がハイ（ｈｉｇｈ）状態のときは、前記対応する転送トランジスタがオンとなり、またロー（ｌｏｗ）状態にときはオフとなる。当該制御線は、水平方向に複数配置された光電変換素子に対し共通に与えられているので、上記のようにインデックスは行番号を表すｎのみに依存するよう書き表している。電荷電圧変換部２０２もＮ型の半導体領域を含み、光電変換素子と同様に電荷蓄積部としての機能も兼ねる。電荷蓄積部としての機能の使い分けは、下記のように光電変換素子から電荷電圧変換部２０２への信号電荷転送の前後に対応するにすぎない。
【００３５】
電荷電圧変換部２０２はさらに、制御線Ｒｘ（ｎ）でオン、オフされるリセットトランジスタ２０４（ｎ，ｍ）（リセット手段）を介して、後述するタイミングチャートの周期で電源電圧ＶＤＤにリセットすることができる。制御線Ｒｘ（ｎ）にハイ信号を与えることにより、前記リセットトランジスタがオン状態となりリセットが行われる。このリセット後にリセットトランジスタはオフとされるので、電荷電圧変換部２０２は電気的に浮遊（フローティング）状態となる。そして、光電変換素子より信号電荷が転送されると、転送された信号電荷に対応する分だけ電位が電源電圧ＶＤＤよりも降下するので、これを信号として読み取ることでアナログ電気信号を出力する。これが単位セルの機能である。信号電荷に対応する電位とは、信号電荷量を電荷電圧変換部２０２の持つ容量で除算し、かつ後述する垂直出力線Ｖｍに接続するソースフォロワ回路を構成するときの電圧増幅率を乗じた電位である。
【００３６】
電荷電圧変換部２０２は増幅トランジスタ２０５（ｎ，ｍ）のゲートに接続されていて、制御線Ｓｘ（ｎ）により選択トランジスタ２０６（ｎ，ｍ）(転送手段)がオンされたときに、垂直出力線Ｖｍに接続された不図示の定電流源とソースフォロワ回路を構成する。これにより、前記信号電荷に対応する電位を垂直出力線Ｖｍに伝達する。
【００３７】
各垂直出力線Ｖｍは、垂直方向に配置された複数の単位セルに共通に接続される一方、水平方向に配置された複数の電荷電圧変換部２０２に対しては１対１に対応していることから、インデックスは列番号を表すｍのみに依存するよう表記している。
【００３８】
以上のような信号電荷から電圧への変換および信号増幅等の構成における各要素は、従来から知られたものである。本発明の構成上の特徴は、このように転送トランジスタを介して電荷電圧変換部２０２を共有する光電変換素子の組およびその電荷電圧変換部に接続された増幅トランジスタを合わせた単位セルを利用した高速な信号読み出し駆動方法にある。
【００３９】
なお、図２では図３に示した単位セルを垂直および水平に等間隔で４行×６列に配列した本実施例に係わる固体撮像素子２の構成を示している。しかし、４行×６列という画素領域２０内の単位セルの配列数は、本実施例の説明上、単純化のために設定したのであって、実用的には数百万から数千万画素程度の画素配列が用いられている。ここで、図２では、単位セルに関わる制御線Ｒｘ（ｎ），ＴｘＬＵ（ｎ），ＴｘＲＵ（ｎ），ＴｘＬＤ（ｎ），ＴｘＲＤ（ｎ），Ｓｘ（ｎ）を煩雑さを避けるために省略している。これらは、後述する垂直走査回路による垂直行指定に連動して制御される。
【００４０】
垂直出力線Ｖｍは、垂直方向に関して４つの行で共通に接続されている一方、水平方向に配置された６つの電荷電圧変換部に関して１対１に対応して計６本（Ｖ０乃至Ｖ５）存在している。６本のうち半数の３本（Ｖ１、Ｖ３、Ｖ５）が図面上方に配置された第１信号蓄積部（第１の信号蓄積手段）へ、残る３本（Ｖ０、Ｖ２、Ｖ４）が図面下方に配置された第１信号蓄積部へ、と接続されている。後述するが、図面上方に１つ目の出力端子、図面下方に２つ目の出力端子が存在し、これらが偶数列・奇数列に分かれて並列に出力する多ｃｈ化の構成を有している。
【００４１】
各垂直出力線Ｖｍの、単位セル側でない方の端部には、第１信号蓄積部のキャパシタＣ１ｍ１、Ｃ１ｍ２およびＣ１ｍ３が並列に接続されている。これにより、垂直出力線Ｖｍの電位を信号として蓄積、転送する単位セルの１行分のメモリとしての機能を実現する。ここで、よく知られた従来のＣＭＯＳ型固体撮像素子においては、信号電荷転送後の電位に対応したメモリと、信号電荷転送前の電位に対応したメモリの２つを設けたものがある。本発明の特徴の一つは、高速な信号読み出し駆動のため、垂直出力線１本につき３つの（第１の数）第１信号蓄積部を設けていることである。また、これら３つの第１信号蓄積部を効率的に制御する駆動方法にも本発明の特徴がある。
【００４２】
なお、第１信号蓄積部Ｃ１ｍ１、Ｃ１ｍ２およびＣ１ｍ３に信号を転送するトランジスタの制御線(制御線手段)をそれぞれＰ１＿１、Ｐ１＿２およびＰ１＿３と表わす。これらに供給される制御信号は、システム制御部１２による制御の下にタイミング発生回路４を介して駆動回路５から与えられる。
【００４３】
また、第１信号蓄積部の前段に、信号電圧を増幅する増幅回路を設けてもよい。増幅回路は、高ＩＳＯでの撮影時における暗部のノイズを低減する手段として有用であるため広く用いられているが、本発明にとって必須の構成ではないため、図２では省略している。
【００４４】
第１信号蓄積部の後段には、第２信号蓄積部（第２の信号蓄積手段）としてのキャパシタＣ２ｍ１、Ｃ２ｍ２およびＣ２ｍ３が直列に配列されている。これらは、第１信号蓄積部のキャパシタＣ１ｍ１、Ｃ１ｍ２およびＣ１ｍ３の電位をさらに信号として蓄積する１行分のメモリとしての機能を実現する。単位セルの各列の第２信号蓄積部を構成するキャパシタの数は（第２の数）、３つではなく２つでもよい。２つとした場合の具体的な構成については、実施例３で説明する。
【００４５】
なお、第２信号蓄積部のキャパシタＣ２ｍ１、Ｃ２ｍ２およびＣ２ｍ３に信号を転送するトランジスタの制御線をそれぞれＰ２＿１、Ｐ２＿２およびＰ２＿３と表わす。これらに供給される制御信号も、システム制御部１２による制御の下にタイミング発生回路４を介して駆動回路５から与えられる。他の実施例で説明される他の制御線についても同様である。
【００４６】
また、第２信号蓄積部の直前には、バッファとしていわゆるボルテージフォロワ回路Ｆ＿ｍ１、Ｆ＿ｍ２およびＦ＿ｍ３を設けている。ボルテージフォロワ回路は、第１信号蓄積部に蓄積された電位と等しい電位を、第２信号蓄積部に伝達する機能を有する。
【００４７】
２１は、前述の転送トランジスタ、リセットトランジスタおよび選択トランジスタを、後述のタイミングチャートに従って垂直方向に順次オンするための行指定信号を送る垂直走査回路（選択手段）である。
【００４８】
２２Ｕおよび２２Ｄは、第２信号蓄積部のキャパシタＣ２ｍ１、Ｃ２ｍ２およびＣ２ｍ３に蓄積された電位を、それぞれの出力端子２３Ｕもしくは２３Ｄに出力すべく水平方向に順次走査する機能を有する水平走査回路(水平転送手段)である。出力端子２３Ｕおよび２３Ｄは、例えば信号電荷転送後の電位と信号電荷転送前の電位（例えばリセット電位）を差し引きして出力する差動回路構成となっている。これにより、ノイズ除去済みのいわゆるＳ−Ｎ信号を得ることができ、また、特許文献２のように異なる上乗せ信号同士の差分信号を得て、これを単一の光電変換素子の信号電荷相当の信号として出力することも可能となる。
【００４９】
水平走査回路２２Ｕおよび２２Ｄは本来の走査機能と併せて、上記差動回路２３Ｕ、２３Ｄに入力される水平出力線上の電位の符号を変えるために第２信号蓄積部の各キャパシタにつき二つの水平転送用トランジスタを含んでいる。この二つの水平転送用トランジスタの導通制御により、異なる上乗せ信号同士の差分信号を自在に得ることができる。水平走査回路２２Ｕおよび２２Ｄ中の符号ＰＨ１＋、ＰＨ１−、ＰＨ２＋、ＰＨ２−、ＰＨ３＋およびＰＨ３−が、上記導通制御に係る水平走査信号制御線を表しているが、動作については、後述するタイミングチャートを使って詳細に説明する。
【００５０】
なお、出力端子である差動回路２３Ｕおよび２３Ｄに接続された信号線を水平出力線と称することもある。また、水平走査や差分信号の出力を合わせて、水平転送と称することもある。
【００５１】
水平転送において、第２信号蓄積部から水平出力線への転送電位は第２信号蓄積部の容量Ｃ２と水平出力線の容量ＣＨとの間で容量分割比Ｃ２／（Ｃ２＋ＣＨ）倍に低下するので、この低下した電位同士の差分を出力端子から出力することとなる。
【００５２】
また、水平転送においては、一行分の信号につき複数列に及ぶ単位セルを水平方向に順次走査していくので、第２信号蓄積部からの低下した電位は水平出力線上で順次情報を失いながら、いわば水平方向に破壊読み出しされていく。
【００５３】
一方、第１信号蓄積部の電位は、水平転送期間においてＰ２ｍ１、Ｐ２ｍ２およびＰ２ｍ３がいずれもオフ状態にあるため水平方向に破壊されることはなく、新たな信号転送でリセットしない限り保持される。さらに、第２信号蓄積部の直前にボルテージフォロワ回路Ｆ＿ｍ１、Ｆ＿ｍ２およびＦ＿ｍ３があるので、容量分割によらない電位を再度第２信号蓄積部に転送することができる。
【００５４】
図４に、本発明に係る固体撮像素子の駆動方法を実現するためのタイミングチャートを示す。図４のタイミングチャートは、システム制御部１２による制御の下でタイミング発生回路５により実現される。以下、このタイミングチャートにしたがって、固体撮像素子２の動作を具体的に説明する。
【００５５】
図４は、水平同期信号が表している通り、垂直走査回路２１がｎ行目を選択したときのみの各制御線の状態の時間的変化を示したものである。したがって、図４に示した動作が完了すれば、垂直走査回路２１はｎ＋１行目を選択し、図４の動作を繰り返す。以下このような繰り返しは、選択可能な行が存在しなくなるまで継続される。
【００５６】
図４の時刻ｔ１において、水平同期信号の立ち上がりとともに、選択された当行（ｎ行目）の選択トランジスタ２０６（ｎ，ｍ）の制御線Ｓｘ（ｎ）が立ち上がり、選択されたｎ行目に対応する単位セルは全て垂直出力線Ｖｍと接続される（ｍ＝０〜５）。
【００５７】
時刻ｔ２において、ｎ行目のリセットトランジスタ２０４（ｎ，ｍ）の制御線Ｒｘ（ｎ）が立ち上がり、ｎ行目にある単位セルの電荷電圧変換部２０２（ｎ，ｍ）は全て電源ＶＤＤにリセットされる。こうして電荷電圧変換部２０２（ｎ，ｍ）の電位は略ＶＤＤとなる。この電位状態は、時刻ｔ３において制御線Ｒｘ（ｎ）が立ち下がり、リセットトランジスタ２０４（ｎ，ｍ）がオフ状態になった時点でもほとんど変化しない。なお、時刻ｔ２の前に、水平同期信号が立ち下がっているが、これは同期信号が持つ情報として十分な期間だけハイ状態が維持されていればよいので、立ち下がり時刻は限定されるものではない。また、時刻ｔ３において、リセットトランジスタ２０４（ｎ，ｍ）がオフ状態となったので、電荷電圧変換部２０２（ｎ，ｍ）は浮遊（フローティング）状態となっている。
【００５８】
時刻ｔ４において、このような浮遊（フローティング）状態の、電荷電圧変換部２０２（ｎ，ｍ）の詳細なる電位を、キャパシタＣ１ｍ１（ｍ＝０〜５）よりなる１行分のメモリに信号として転送するため、制御線Ｐ１＿１を立ち上げる。図４の時刻ｔ５にて、Ｐ１＿１は立ち下がる。
【００５９】
次に時刻ｔ６において、転送トランジスタ２０３ＬＵ（ｎ，ｍ）（電荷読み出し手段）の制御線ＴｘＬＵ（ｎ）が立ち上がり、光電変換素子２０１ＬＵ（ｎ，ｍ）に光電変換・蓄積されていた信号電荷の全てが電荷電圧変換部２０２（ｎ，ｍ）に転送される。信号電荷の転送に十分な時間が経過した時刻ｔ７を待って、制御線ＴｘＬＵ（ｎ）が立ち下がる。
【００６０】
時刻ｔ８において、前述浮遊（フローティング）状態の電位に光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位が加わった電位を、第１信号蓄積部のキャパシタＣ１ｍ２（ｍ＝０〜５）に１行分の信号として転送するため制御線Ｐ１＿２を立ち上げる。時刻ｔ９においてＰ１＿２は立ち下がる。
【００６１】
以上述べたところまでが、本発明に係る固体撮像素子２の駆動タイミングのうち、従来技術における第１の水平ブランキング期間に相当する期間である。特許文献１をはじめとする従来技術においては、専ら光電変換信号とリセット電位に対応する信号の差分を出力するため、第１の水平ブランキング期間は以上で完了する。一方、特許文献２が特徴とする、別の光電変換素子の信号電荷を上乗せした信号を読み出す固体撮像素子においては、電荷電圧変換部２０２の電圧に新たな信号電荷成分の電圧を順次上乗せしていくので、第１の水平ブランキング期間がさらに継続する。
【００６２】
他方、特許文献１によれば、時刻ｔ９で完了する第１の水平ブランキング期間の後、第１信号蓄積部から第２信号蓄積部への転送期間を、水平転送期間とも独立して第２の水平ブランキング期間として設けなければならない。上乗せした信号の読み出しを継続する場合にも、通常は、独立した第２の水平ブランキング期間を設けることしか想到し得ず、読み出し時間短縮につながらない。そればかりか、上乗せした信号の数に相当する数だけ、第１信号蓄積部としてのキャパシタを並列配置しなくてはならず、回路スペースの点でも無駄が大きい。
【００６３】
本発明はこの点に着目し、以下に続く駆動方法によって、第一に、水平ブランキング期間の一部と第２の水平ブランキング期間とを並列化することで、特許文献１の技術を発展させる。第二に、並列化したことで蓄積している電荷が不要となった第１信号蓄積部のキャパシタを、新たに光電変換信号電荷を上乗せした信号を電荷電圧変換部２０２から転送するために順次再利用していく。これにより、上乗せする回数が増えても、垂直出力線１本につき最低で３つのキャパシタだけで、上乗せ信号による高速読み出しのメリットを享受することができる。
【００６４】
引き続き図４を用いて、第２の水平ブランキング期間に相当する本実施形態の期間の駆動タイミングの説明を行う。なお、図４の時刻ｔ１０から第２の水平ブランキング期間に対応する期間が開始されているが、同時に、新たな上乗せ信号の転送も開始されている。前記並列化とは、この点である。
【００６５】
まず、第２の水平ブランキング期間について説明し、すぐ後に、同時進行する新たな上乗せ信号の転送についても説明する。時刻ｔ１０において、制御線Ｐ２＿１およびＰ２＿２を立ち上げ、第１信号蓄積部のキャパシタＣ１ｍ１から第２信号蓄積部のキャパシタＣ２ｍ１への転送用トランジスタおよびＣ１ｍ２からＣ２ｍ２への転送用トランジスタをオンとする。前述のように、Ｃ１ｍ１には電荷電圧変換部２０２（ｎ，ｍ）の浮遊拡散層部のリセット電位に対応する信号が転送されており、Ｃ１ｍ２にはリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位を加えた電位が信号として転送されている。そして、ボルテージフォロワ回路Ｆ＿ｍ１、Ｆ＿ｍ２およびＦ＿ｍ３の機能によれば、当該２つの電位は第２信号蓄積部のキャパシタＣ２ｍ１およびＣ２ｍ２に完全に転送されることがわかる。転送に十分なだけの時間をおいて時刻ｔ１１に制御線Ｐ２＿１およびＰ２＿２を立ち下げ、この２つの信号の差分を出力する水平転送期間に移行することができる。
【００６６】
上記第２の水平ブランキング期間に並列して、新たな上乗せ信号の第１信号蓄積部への転送が行われる。上記と同じく時刻ｔ１０において、転送トランジスタ２０３ＲＵ（ｎ，ｍ）の制御線ＴｘＲＵ（ｎ）が立ち上がり、光電変換素子２０１ＲＵ（ｎ，ｍ）に光電変換・蓄積されていた信号電荷の全てが、電荷電圧変換部２０２（ｎ，ｍ）に転送される。信号電荷の転送に十分な時刻ｔ１２を待って制御線ＴｘＲＵ（ｎ）が立ち下がる。
【００６７】
次いで時刻ｔ１３において制御線Ｐ１＿３を立ち上げる。これにより、上乗せ信号を第１信号蓄積部のキャパシタＣ１ｍ３（ｍ＝０〜５）よりなる１行分のメモリに信号として完全に転送する。このときの上乗せ信号は、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻ｔ１４において制御線Ｐ１＿３は立ち下がる。
【００６８】
上記上乗せした信号の第１信号蓄積部への転送のためには、まず電荷電圧変換部２０２（ｎ，ｍ）に信号電荷を転送する必要があるが、小電荷ももれなく転送するためには比較的長い時間が必要である。特に高ＩＳＯ撮影時などにゲインを上昇すると、小電荷のわずかな転送もれも画像上に顕著な欠陥となって現れる。また、信号電荷転送完了後の第１信号蓄積部への信号転送についても、画素領域２０の垂直配線相当の長さに応じて伝達遅延が発生するので、いわゆる静定時間としてマージンを持った比較的長い時間が必要となる。すなわち、このように読み出し時間のボトルネックとなりやすい第１信号蓄積部への信号転送を、第２の水平ブランキング期間終了を待たずに開始できることは、高速読み出しのためのキーポイントとなりうる。
【００６９】
以上のような、並列化が可能となった理由は、第１信号蓄積部としてのキャパシタを垂直出力線１本につき少なくとも３つ備えている点にある。
【００７０】
なお、第２の水平ブランキング期間が終了している時刻ｔ１１より後の任意の時刻からｔ１５（後述）の時間帯を利用して、第２信号蓄積部のキャパシタＣ２ｍ１およびＣ２ｍ２に転送された一行分の信号を水平方向に順次走査する一回目の水平転送が行われる。図４においては、時刻ｔ１２よりも前に水平走査を開始しているが、あくまで時刻ｔ１１よりも後であればよいのであって、本発明で規定する並列化の領域ではない。ただし、高速読み出しのためには、時刻ｔ１１の後であって速やかに一回目の水平転送期間を開始することが望ましい。
【００７１】
また、一回目の水平転送期間の長さは、１信号あたりの転送時間の逆数である駆動周波数と並列出力のために用意されているｃｈ数で規定される。図４では、一回目の水平転送期間の終了が、上乗せした信号の第１信号蓄積部から第２信号蓄積部への転送開始時刻ｔ１５と同一であるとして例示した。これにより、垂直方向の信号転送と水平方向の信号転送とを、互いに間断なく行うことができる。
【００７２】
時刻ｔ１５においては、制御線Ｐ２＿２およびＰ２＿３を立ち上げ、第１信号蓄積部のキャパシタＣ１ｍ２から第２信号蓄積部のキャパシタＣ２ｍ２への転送用トランジスタおよびＣ１ｍ３からＣ２ｍ３への転送用トランジスタをオンとする。前述のように、Ｃ１ｍ２には、電荷電圧変換部２０２のリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位を加えた電位が信号として保持されている。また、これも前述のように、Ｃ１ｍ３には、電荷電圧変換部のリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位が信号として転送されている。
【００７３】
上記二つの信号のうち、Ｃ１ｍ２に転送された信号については時刻ｔ１０から時刻ｔ１１において既にＣ２ｍ２に転送されたことがある。しかし、その際の各列の信号は、時刻ｔ１１から時刻ｔ１５に行われた一回目の水平転送期間の際に水平方向に破壊読み出しされている。そのため、Ｃ１ｍ３に転送された新たに光電変換信号電荷を上乗せした信号をキャパシタＣ２ｍ３に信号として転送するだけでなく、Ｃ１ｍ２に保持されている信号についても再度Ｃ２ｍ２に転送することが必要である。ボルテージフォロワ回路Ｆ＿ｍ１、Ｆ＿ｍ２およびＦ＿ｍ３の機能によれば、当該２つの電位は第１信号蓄積部に破壊されず保持されている。これらが第２信号蓄積部のキャパシタＣ２ｍ２およびＣ２ｍ３に完全に転送されるので、上記必要性を満たすことができる。
【００７４】
この後、上記光電変換信号電荷を上乗せした信号に係る第２の水平ブランキング期間に並列して、さらに新たに光電変換信号電荷を上乗せした信号の第１信号蓄積部への転送が行われる。上記と同じく時刻ｔ１５において、転送トランジスタ２０３ＬＤ（ｎ，ｍ）の制御線ＴｘＬＤ（ｎ）が立ち上がり、光電変換素子２０１ＬＤ（ｎ，ｍ）に光電変換・蓄積されていた信号電荷の全てが（ｍ＝０〜５）、電荷電圧変換部２０２（ｎ，ｍ）に転送される。信号電荷の転送に十分な時間が経過した時刻ｔ１７を待って制御線ＴｘＬＤ（ｎ）が立ち下がる。
【００７５】
次いで時刻ｔ１８において制御線Ｐ１＿１を立ち上げる。これにより、新たな上乗せ信号を第１信号蓄積部のキャパシタＣ１ｍ１（ｍ＝０〜５）に信号として１行分完全に転送する。このときの新たな上乗せ信号は、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）および２０１ＬＤ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻ｔ１９において制御線Ｐ１＿１は立ち下がる。
【００７６】
また、時刻ｔ１６より後の任意の時刻からｔ２０（後述）の時間帯を利用して、第２信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する二回目の水平転送が行われる。図４においては、時刻ｔ１７よりも前に水平走査を開始しているが、あくまで時刻ｔ１６よりも後であればよいのであって、本発明で規定する並列化領域ではない。ただし、高速読み出しのためには、時刻ｔ１６の後であって速やかに二回目の水平転送期間を開始することが望ましい。
【００７７】
また、二回目の水平転送期間の長さも一回目の水平転送期間と同様、１信号あたりの転送時間の逆数である駆動周波数と並列出力のため用意されているｃｈ数で規定される。
【００７８】
一回目の水平転送期間では、電荷電圧変換部２０２のリセットノイズが除去された、光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する信号を出力する。
【００７９】
二回目の水平転送期間では、電荷電圧変換部のリセットノイズがともに除去されていない光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷と、光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）の信号電荷の和との差分信号に対応する信号を出力する。従って、これを電荷電圧変換部２０２のリセットノイズ除去済みの光電変換素子２０１ＲＵ（ｎ，ｍ）の信号電荷に対応する信号として扱うことができる。
【００８０】
上記したように、二回目の水平転送期間においては、第２信号蓄積部のキャパシタＣ２ｍ２に保持された一行分のメモリ信号の符号を差動回路２３Ｕおよび２３Ｄへの入力に際して一回目の水平転送に対して反転させなければならない。この場合を例として、水平走査回路２２Ｕおよび２２Ｄの駆動方法を図５に示すタイミングチャートを用いて説明する。
【００８１】
図５の水平走査信号ＰＨ１＋、ＰＨ１−、ＰＨ２＋、ＰＨ２−、ＰＨ３＋およびＰＨ３−は、図２の水平走査回路２２Ｕおよび２２Ｄに示している通り、水平転送用トランジスタの制御線である。これらのトランジスタは、各列につき３つ設けられた第２信号蓄積部のキャパシタＣ２ｍ１、Ｃ２ｍ２およびＣ２ｍ３のそれぞれに２つ一組で設けられている。これにより、各キャパシタに保持された信号を水平方向に順次選択して差動回路２３Ｕまたは２３Ｄのどの入力端子に選択的に供給するかを決定している。制御信号はパルス状を呈していればよく、その立ち上がりおよび立ち下がりを一周期として、一画素分の信号を選択していく。なお、以下の説明で用いる時刻ｔに関する表記は、図４と共通である。
【００８２】
図５において時刻ｔ１１からｔ１５までが、一回目の水平転送期間となる。一回目の水平転送期間においては、制御線ＰＨ２＋およびＰＨ１−がビジー状態となっている。これにより、第２信号蓄積部のうち電荷電圧変換部２０２のリセット電位が転送されているキャパシタＣ２ｍ１に保持された信号は差動回路２３Ｕまたは２３Ｄの負側入力端子に入力される。また、リセット電位と光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位を加えた電位が転送されているキャパシタＣ２ｍ２の信号は差動回路２３Ｕまたは２３Ｄの正側入力端子に入力にされる。
【００８３】
一方、図５時刻ｔ１６からｔ２０までに行われる二回目の水平転送期間においては、制御線ＰＨ２＋およびＰＨ１−がビジー状態となっている。この場合は、第２信号蓄積部のキャパシタＣ２ｍ２が差動回路２３Ｕまたは２３Ｄの負側入力に接続される。このときのキャパシタＣ２ｍ２には、電荷電圧変換部２０２のリセット電位と光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位を加えた電位が転送されている。また、上記電位に加えて光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位をさらに加えた電位が転送されているキャパシタＣ２ｍ３は、差動回路２３Ｕおよび２３Ｄ正側入力に接続される。
【００８４】
図４において既に説明している水平転送は、この時刻ｔ２０までの２回目の水平転送期間である。図４においてまだ説明していないが、本実施形態の固体撮像素子においてはこの後、時刻ｔ２１から時刻ｔ２５までの三回目の水平転送期間および時刻ｔ２６から時刻ｔ３０までの四回目の水平転送期間がある。三回目および四回目の水平転送期間におけるビジーな制御線は、図４のタイミングチャートの説明と照らし合わせれば容易に理解できるため説明を省略し、図４のタイミングチャートの説明に戻る。
【００８５】
なお、図５および上記説明は、本実施形態における水平走査のあくまで一例を示すものであって、構成および駆動方法は完全に同一でなくても本発明特有の効果を得ることは可能である。
【００８６】
再び図４において、時刻ｔ２０からの、新たな上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ）に係る第２の水平ブランキング期間と、新たな上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ＋ＲＤ）の読み出しについて説明する。
【００８７】
時刻ｔ２０において、制御線Ｐ２＿３およびＰ２＿１を立ち上げ、第１信号蓄積部のキャパシタＣ１ｍ３から第２信号蓄積部のキャパシタＣ２ｍ３への転送用トランジスタおよびＣ１ｍ１からＣ２ｍ１への転送用トランジスタをオンにする。前述のように、Ｃ１ｍ３には、電荷電圧変換部２０２のリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）それぞれの信号電荷に対応する電位を加えた電位が信号として転送されている。また、Ｃ１ｍ１には、電荷電圧変換部２０２のリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）および２０１ＬＤ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた電位が信号として転送されている。
【００８８】
上記新たな上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ）に係る第２の水平ブランキング期間に並列して、新たな上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ＋ＲＤ）の第１信号蓄積部への転送が行われる。上記と同じく時刻ｔ２０において転送トランジスタ２０３ＲＤ（ｎ，ｍ）の制御線ＴｘＲＤ（ｎ）が立ち上がり、光電変換素子２０１ＲＤ（ｎ，ｍ）に光電変換・蓄積されていた信号電荷の全てが、電荷電圧変換部２０２（ｎ，ｍ）に転送される。信号電荷の転送に十分な時間が経過した時刻ｔ２２を待って、制御線ＴｘＲＤ（ｎ）が立ち下がる。
【００８９】
次いで時刻ｔ２３において、制御線Ｐ１＿２を立ち上げる。これにより、新たな上乗せ信号を第１信号蓄積部のキャパシタＣ１ｍ２に信号として１行分完全に転送する。このときの新たな上乗せ信号は、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）、２０１ＬＤ（ｎ，ｍ）および２０１ＲＤ（ｎ，ｍ）の各信号電荷を上乗せした信号電荷に対応する電位を加えた電位に対応する信号である。時刻ｔ２４において制御線Ｐ１＿２は立ち下がる。
【００９０】
また、時刻ｔ２１より後の任意の時刻からｔ２５（後述）までの時間帯を利用して、第２信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する三回目の水平転送が行われる。図４においては、時刻ｔ２２よりも前に水平走査を開始しているが、あくまで時刻ｔ２１よりも後であればよいのであって、本発明で規定する並列化領域ではない。ただし、高速読み出しのためには、時刻ｔ２１の後であって速やかに三回目の水平転送期間を開始することが望ましい。
【００９１】
三回目の水平転送期間で出力される信号は、電荷電圧変換部２０２のリセットノイズがともに除去されていない次の信号電荷の和(１)および（２）の差分信号に対応する信号である。（１）光電変換素子２０１ＬＵ（ｎ，ｍ）と２０１ＲＵ（ｎ，ｍ）との信号電荷の和。（２）光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）、２０１ＬＤ（ｎ，ｍ）の信号電荷の和。従って、これを電荷電圧変換部のリセットノイズが除去された光電変換素子２０１ＬＤ（ｎ，ｍ）の信号電荷に対応する信号として扱うことができる。
【００９２】
引き続き、時刻ｔ２５において、制御線Ｐ２＿１およびＰ２＿２を立ち上げ、第１信号蓄積部のキャパシタＣ１ｍ１から第２信号蓄積部のキャパシタＣ２ｍ１への転送用トランジスタおよびＣ１ｍ２からＣ２ｍ２への転送用トランジスタをオンとする。前述のように、Ｃ１ｍ１には、電荷電圧変換部２０２のリセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）および光電変換素子２０１ＬＤ（ｎ，ｍ）の各信号電荷に対応する電位を加えた電位が信号として転送されている。また、これも前述のように、Ｃ１ｍ２には、電荷電圧変換部２０２のリセット電位に次の各信号電荷を上乗せした信号電荷に対応する電位が信号として転送されている。すなわち、光電変換素子２０１ＬＵ（ｎ，ｍ）、光電変換素子２０１ＲＵ（ｎ，ｍ）、光電変換素子２０１ＬＤ（ｎ，ｍ）および光電変換素子２０１ＲＤ（ｎ，ｍ）それぞれの信号電荷である。
【００９３】
次いで、時刻ｔ２６より後の任意の時刻からｔ２７の時間帯を利用して、第２信号蓄積部のキャパシタに読み出された一行分の信号を水平方向に順次走査する四回目の水平転送が行われる。この四回目の水平転送期間では、電荷電圧変換部２０２のリセットノイズが除去された光電変換素子２０１ＲＤ（ｎ，ｍ）の信号電荷に対応する信号を得ることができる。
【００９４】
なお、時刻ｔ２５より後については、単位セルを垂直出力線Ｖｍと接続したソースフォロワ回路を構成する必要がないので、時刻ｔ２５において、選択トランジスタ２０６（ｎ，ｍ）をオフ状態にするため、制御線Ｓｘ（ｎ）を立ち下げている。
【００９５】
以上を以て、図４に示した本実施形態に係る駆動方法におけるタイミングチャートの説明を終了する。
【００９６】
ここで本実施形態の技術的効果をまとめる。第一に、各列につき３つの第１信号蓄積部を設けているため、第２の水平ブランキング期間を開始すると同時に、読み出し時間のボトルネックとなりやすい新たな上乗せ信号の読み出しを開始することができる。これにより高速読み出しが可能となる。第二に、２つ以上の光電変換素子の信号電荷を上乗せした信号電荷に対応する信号を、差動出力の後不要となった信号を保持する第１信号蓄積部のキャパシタに順次転送している。これにより、第１信号蓄積部のキャパシタ数を各列３つにすることができる。なお、第二の技術的効果は、より多くの光電変換素子の信号電荷を上乗せした信号を使うことのできる単位セル構成に対してより大きくなる。すなわち単位セルを構成する光電変換素子の数をＮとしたとき、Ｎ≧３つ以上の光電変換素子につき一つの電荷電圧変換部を設けた構成において、Ｎが大きくなるほどに効果も大きくなる。本実施例では、説明を単純化するため、単位セルに含まれる光電変換素子の数を４つとしたが、かような効果を考慮すれば、３つ以上の光電変換素子を備えた単位セルを持つＣＭＯＳ固体撮像素子に適用することができる。
【００９７】
ここまでの説明に用いた図４のタイミングチャートは、本発明の効果を具体的に説明するための一例にすぎず、種々の変形態様が考えられる。
【００９８】
以上説明した本実施例によれば、３つ以上の光電変換素子を備えた単位セルを持つＣＭＯＳ固体撮像素子において、各列あたりのキャパシタ数を３つにすることができ、各素子の信号電荷を上乗せした信号を利用した高速読み出しが可能となる。
【００９９】
なお、実施例１ではｎ行の水平走査の動作のみについて説明したが、次の行を選択して同様の水平走査の動作を開始するときにも水平ブランキング期間の並列化を実施例１の構成に倣って行なうことができる。この構成を実施例１の応用例として図６を用いて説明する。
【０１００】
図６では、時刻ｔ２５で立ち下げた選択トランジスタの制御線Ｓｘ（ｎ＋１）を時刻ｔ２６において再び立ち上げ、ｎ＋１行に存在する単位セルの選択を開始することにある。これは、時刻ｔ２６から時刻ｔ３０において行われているｎ行に対する四回目の水平転送期間後は、ｎ行目の単位セルの信号を第１信号蓄積部に保持している必要がないためである。そのため、上記水平転送期間にｎ＋１行目の単位セルの電荷電圧変換部をリセットする動作およびリセット電位の第１信号蓄積部への転送を行う。
【０１０１】
時刻ｔ２７において、リセットトランジスタの制御線Ｒｘ（ｎ＋１）が立ち上がりｎ＋１行目の電荷電圧変換部２０２を電源電圧ＶＤＤにリセットする。時刻ｔ２８においてＲｘ（ｎ＋１）が立ち下がり、当該電荷電圧変換部を浮遊状態とする。当該浮遊状態の電位を第１信号蓄積部に転送するため、時刻ｔ２９において、制御線Ｐ１＿１を立ち上げる。
【０１０２】
時刻ｔ２５から時刻ｔ２９における動作は、ｎ行目(図４)における時刻ｔ１から時刻ｔ４と相似である。すなわち、図４における時刻ｔ１からｔ４は、図６にハッチングで示すように直前の行の最後の水平転送期間中に行なうことができるので動作時間を削減することができ、更なる高速読み出しに寄与する。実施例１のこの応用例は、実施例２以降の実施例にも適用可能である。
【実施例２】
【０１０３】
本実施例では、第２信号蓄積部のキャパシタを垂直出力線１本につき２つにでき、かつ本発明固有の効果を得ることができる構成を説明する。
【０１０４】
図７は、本実施例に係る固体撮像素子２の構成を示す図である。図において、図２の構成と同じ部分は同じ符号を付して示し、特に必要がない限りその説明を省略する。
【０１０５】
実施例１の説明に用いた図２の固体撮像素子との違いは、次の４点である。第１は、垂直出力線１本につき、第２信号蓄積部として２つのキャパシタＣ２ｍ１およびＣ２ｍ２を設けたことである。第２は、当該第２信号蓄積部の２つのキャパシタに合わせてその前段に２つのボルテージフォロワ回路Ｆ＿ｍ１およびＦ＿ｍ２を設けたことである。第３は、第２信号蓄積部の２つのキャパシタに合わせてその水平走査信号の数をＰＨ１＋，ＰＨ１−，ＰＨ２＋およびＰＨ２−の４本に削減したことである。第４は、第１信号蓄積部から前記２つのボルテージフォロワ回路への入力を制御する転送用トランジスタが、第１信号蓄積部のうちＣ１ｍ２に対してのみ一つ増え、垂直出力線１本につき４個となったことである。
【０１０６】
一つ増えた転送用トランジスタに対して、第２信号蓄積部のキャパシタ、ボルテージフォロワ回路および水平走査信号が削減されたため、信号蓄積部付近の回路規模は実施例１よりも小さくなっている。
【０１０７】
以下、第１信号蓄積部のＣ１ｍ２に対して一つ増えた転送用トランジスタの制御線を、新たにＰ２＿４として、本実施例の光電変換素子の構成を説明する。
【０１０８】
図８は、図７に示す本実施例に係る固体撮像素子２の駆動方法を示すタイミングチャートを示す。
【０１０９】
図４に示したタイミングチャートとの違いは、次の２点である。一つは、第１信号蓄積部のＣ１ｍ２から第２信号蓄積部のＣ２ｍ１およびＣ２ｍ２への転送用トランジスタの制御線Ｐ２＿２の信号が変更され、制御線Ｐ２＿４が追加されたこと。他の一つは、水平走査信号の数が減ったことにより水平転送が単純化されたことである。
【０１１０】
上記以外の制御線については、立ち上がりおよび立ち下がり時刻の全てが図２と同一であるため、それらの説明を省略する。なお、以下の説明で用いる時刻ｔに関する表記は、図４に示すそれと同じ場合は同じ時刻を表わす。
【０１１１】
図４との違いとして、まず、時刻ｔ１０からｔ１１において、第１信号蓄積部のＣ１ｍ２に一旦転送された光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する信号を、第２信号蓄積部へさらに転送する際は、制御線Ｐ２＿４による制御でＣ２ｍ２に転送される。
【０１１２】
次に、時刻ｔ１５からｔ１６において、第１信号蓄積部のＣ１ｍ２に保持していた光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する信号を再び第２信号蓄積部へ転送する際は、制御線Ｐ２＿２による制御でＣ２ｍ１に転送される。
【０１１３】
これは、時刻ｔ１０からｔ１４にかけて第１信号蓄積部のＣ１ｍ３に転送され、次いで第２信号蓄積部のＣ２ｍ２に転送される上乗せ信号とキャパシタＣ２ｍ１に転送される上記信号との差分をとるためである。ここでＣ２ｍ２に転送される上乗せ信号とは、光電変換素子２０１ＬＵ（ｎ，ｍ）と２０１ＲＵ（ｎ，ｍ）の各信号電荷を上乗せした信号電荷に対応する電位をリセット電位に加えた電位に対応する信号である。
【０１１４】
時刻ｔ１１から時刻ｔ１５において一回目の水平転送が、時刻ｔ１６から時刻ｔ２０において二回目の水平転送が行われる。上記で理解される通り、いずれの水平転送期間においても、第２信号蓄積部のキャパシタＣ２ｍ２を差動回路２３Ｕおよび２３Ｄの正側入力へ、第２信号蓄積部のキャパシタＣ２ｍ１を差動回路２３Ｕおよび２３Ｄの負側入力へ転送する。このため、水平走査信号の制御線ＰＨ１−およびＰＨ２＋がビジー状態となっている。
【０１１５】
引き続き、時刻ｔ２０から時刻ｔ２６において行われる第１信号蓄積部から第２信号蓄積部への信号転送においては、第１信号蓄積部のＣ１ｍ２からの転送がないため、図４と同一の制御となっている。
【０１１６】
時刻ｔ２１から時刻ｔ２５にかけての三回目の水平転送期間は、一回目および二回目と異なっている。すなわち、第２信号蓄積部のキャパシタＣ２ｍ１を差動回路２３Ｕおよび２３Ｄの正側入力へ、第２信号蓄積部のキャパシタＣ２ｍ２を差動回路２３Ｕおよび２３Ｄの負側入力へ転送する。このため、水平走査信号の制御線ＰＨ１＋およびＰＨ２−がビジー状態となっている。
【０１１７】
光電変換素子からの最後の上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ＋ＲＤ）は、時刻ｔ２０からｔ２４にかけて、第１信号蓄積部のキャパシタＣ１ｍ２に転送されている。
【０１１８】
この信号は、Ｃ１ｍ１に保持されていた一つ前の上乗せ信号（ＬＵ＋ＲＵ＋ＬＤ）との差分をとるため、第２信号蓄積部Ｃ２ｍ２に転送される。そのため、時刻ｔ２５からｔ２６において、転送用トランジスタの制御線Ｐ２＿４をハイ状態とする。
【０１１９】
４回目の水平転送期間においては、水平走査信号の制御線ＰＨ２＋およびＰＨ１−がビジー状態となって、最後の上乗せ信号に関わる差分出力を得る。
【０１２０】
なお、本実施例の下で、全ての第１信号蓄積部Ｃ１ｍ１，Ｃ１ｍ２およびＣ１ｍ３につき、それぞれを二つの第２信号蓄積部Ｃ２ｍ１およびＣ２ｍ２に転送できる転送用トランジスタを３×２＝６個設けることも可能となる。この場合、第２信号蓄積部Ｃ２ｍ２もしくはＣ２ｍ１を常に差動回路２３Ｕおよび２３Ｄの正側入力に、Ｃ１ｍ２もしくはＣ２ｍ２を常に負側入力に接続することができるので、水平走査信号制御線はＰＨ２＋とＰＨ１−の２本のみで足りることとなる。
【０１２１】
また、差動回路で上乗せ信号同士の差分を得るのでなく、常に負側入力をリセット電位に対応する信号とし、単位セル内の光電変換素子の信号電荷の和を順次得る構成にすることも可能である。例えば第１信号蓄積部のうちキャパシタＣ１ｍ１を当該リセット電位に対応する信号と固定して常に第２信号蓄積部Ｃ１ｍ１に転送するよう取り決め、第１信号蓄積部Ｃ１ｍ１に係る転送用トランジスタを１つとする構成も可能である。この場合は、第１信号蓄積部Ｃ１ｍ２およびＣ１ｍ３を、光電変換素子からの上乗せ信号を順次保持していくキャパシタとして使用すればよい。
【実施例３】
【０１２２】
本実施例では、実施例２に比べてさらに水平走査信号制御線を簡略化できる構成を説明する。
【０１２３】
図９は、本実施例に係わる固体撮像素子の構成を示す図である。同図において、図２または図７と同じ部分は同じ符号を付して示し、特に必要がない限りそれらの説明を省略する。
図９に示す構成で図７に示す実施例２の構成との違いは、次の点である。すなわち、１本の垂直出力線Ｖｍに接続する第２信号蓄積部のＣ２ｍ１およびＣ２ｍ２の前段にあるオペアンプ回路Ｆ＿０２およびＦ＿０２のそれぞれにボルテージフォロワとしての機能に加えて反転増幅アンプとしての機能を追加したことにある。
【０１２４】
具体的には、各オペアンプ回路に２つの動作制御用トランジスタと図示しない基準電圧Ｖｒｆを伴う構成を追加している。１つのオペアンプ回路につき２つの動作制御用トランジスタは、そのいずれのゲートもオペアンプ回路毎に、制御線ＰＣ１またはＰＣ２に接続されている。制御線ＰＣ１またはＰＣ２の信号がハイであるとオペアンプ回路が反転増幅アンプとして機能し、ローであるとボルテージフォロワ回路として機能することとなる。なお、各制御線ＰＣ１、ＰＣ２に設けられているインバータは、制御線に加えられた信号の極性を反転する機能を有する。
【０１２５】
ここで、反転増幅アンプの増幅率は、Ｃ０ｍ１＝Ｃｆｍ１およびＣ０ｍ２＝Ｃｆｍ２としておけば１．０であるので、制御線の信号のみで第１信号蓄積部に転送する信号の符号を決定することができる。なお、反転増幅の場合には基準電圧Ｖｒｆを基準とした反転電位が伝達されるのであって実際に負電位が生じるわけではない。
【０１２６】
ボルテージフォロワと反転増幅アンプとの切り替えが目的とするところは、水平走査制御線ＰＨ２＋およびＰＨ１−のみの機能で水平転送ができるように、水平走査回路２２Ｕおよび２２Ｄを簡略化することである。すなわち、第２信号蓄積部に信号を転送するときにその符号を変えることにより、第２信号蓄積部のキャパシタＣ２ｍ１を差動回路２３Ｕまたは２３Ｄの負側入力に常（固定的）に接続し、Ｃ２ｍ２を正側入力に常に接続することができる。
【０１２７】
図１０に、図９に示す本実施例に係わる固体撮像装置を駆動するためのタイミングチャートを示す。以下、同図を参照して本実施例に係わる固体撮像装置の動作を具体的に説明する。なお、以下の説明で用いる時刻ｔに関する表記のうち、図４に示すそれらと同じ表記は同じ時刻を表わす。
【０１２８】
図１０に示すタイミングチャートにおいて図８に示す実施例２に係わるタイミングチャートとの違いは二つある。一つは、時刻ｔ１０からｔ１１，ｔ１５からｔ１６，ｔ２０からｔ２１およびｔ２５からｔ２６に行われるいわゆる第２の水平ブランキング期間である。すなわち、第１信号蓄積部から第２信号蓄積部へ転送される信号の符号を、信号毎にＰＣ１またはＰＣ２を用いて制御していることである。そしてもう一つの違いは、上記第１の違いに伴い、時刻ｔ１１からｔ１５，ｔ１６からｔ２０，ｔ２１からｔ２５およびｔ２６からｔ２７にかけて行われる、いわゆる水平転送のための制御信号が簡略化されたことにある。
【０１２９】
それ以外は図８に示される構成と相違がないので、上記に掲げた時刻における信号転送の振る舞いについてのみ説明する。
【０１３０】
まず、時刻ｔ１０から時刻ｔ１１に行う第２の水平ブランキング期間では、制御線ＰＣ１もＰＣ２もロー状態のままである。すなわちオペアンプ回路Ｆ＿ｍ１もＦ＿ｍ２も、ともにボルテージフォロワ回路として機能し、第２信号蓄積部の信号反転は起こらない。これに合わせて、一回目の水平転送期間である時刻ｔ１１から時刻ｔ１５においても、ＰＨ２＋とＰＨ１−をビジー状態にすれば、差動回路２３Ｕおよび２３Ｄからは光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する信号が出力される。
【０１３１】
次に、時刻ｔ１５から時刻ｔ１６に行う第２の水平ブランキング期間でも、制御線ＰＣ１もＰＣ２もロー状態のままである。ここでも第２信号蓄積部へ転送される信号の反転を起こす必要がないためである。これに合わせて、二回目の水平転送期間である時刻ｔ１６から時刻ｔ２０においても、ＰＨ２＋とＰＨ１−をビジー状態にすれば、差動回路２３Ｕおよび２３Ｄからは光電変換素子２０１ＲＵ（ｎ，ｍ）の信号電荷に対応する信号が出力される。
【０１３２】
一方、時刻ｔ２０から時刻ｔ２１に行う第２の水平ブランキング期間では、制御線ＰＣ１もＰＣ２はともにハイ状態としている。すなわちオペアンプ回路Ｆ＿ｍ１もＦ＿ｍ２もともに反転増幅アンプとして機能し、第２信号蓄積部に転送される信号の電位反転を起こす。
【０１３３】
その理由は、三回目の水平転送期間（ｔ２１からｔ２５）においてＰＨ２＋とＰＨ１−のビジー状態が予定されているので、差動回路２３Ｕおよび２３Ｄから光電変換素子２０１ＬＤ（ｎ，ｍ）の信号電荷に対応する信号が出力されるようにするためである。
【０１３４】
詳細に述べると、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）、および２０１ＬＤ（ｎ，ｍ）の各信号電荷を上乗せした信号電荷に対応する電位信号を第２信号蓄積部のキャパシタＣ２ｍ１に転送するときにその符号を反転しておく。そうすれば、差動回路２３の負側入力でさらに反転される。他方、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）の信号電荷を上乗せした信号電荷に対応する信号電位が第２信号蓄積部のキャパシタＣ２ｍ２に転送されるときにその符号も反転しておく。そうすれば、差動回路の正側入力に入力されることで、入力されて２つの信号の差分信号として光電変換素子２０１ＬＤ（ｎ，ｍ）の信号電荷に対応する信号が出力される。
【０１３５】
ｎ行の最後の第２の水平ブランキング期間（時刻ｔ２５から時刻ｔ２６）および四回目の水平転送期間（時刻ｔ２６から時刻ｔ２７）においては、信号転送時の符号変更の必要がないので、制御線ＰＣ１，ＰＣ２ともにロー状態となっている。
【０１３６】
なお、本実施例に固有の符号反転動作は、必ずしも第２信号蓄積部の手前で行う必要はない。例えば、第１信号蓄積部のキャパシタＣ１ｍ１，Ｃ１ｍ２およびＣ１ｍ３それぞれの前段に、本実施例の動作制御用トランジスタと図示しない基準電圧Ｖｒｆを伴うオペアンプ回路を追加して、反転増幅アンプの機能を追加することも可能である。
【０１３７】
以上により、オペアンプ回路を用いた符号反転機能を追加することでも光電変換素子からの信号電荷の読み出しと第１信号蓄積部から第２信号蓄積部への信号転送の並列化である本発明の効果をより簡易な構成で実現できることが理解される。
【実施例４】
【０１３８】
実施例３では、第２信号蓄積部に転送される際にその符号を必要に応じて自在に切り替え可能な構成とすることで本発明の効果を実現していた。
【０１３９】
本実施例では、実施例３のように符号反転機能を設けることなくより自在な方法で符号の変更を実現する。具体的には、第１信号蓄積部に信号を転送する段階で、同じ信号にたいして正と負それぞれの符号用の二つの信号を用意する。そのために本実施例では、第１信号蓄積部のキャパシタを１本の垂直出力線Ｖｍにつき４つ設け、いわゆる第１の水平ブランキング期間での上乗せ信号の転送段階で常に正および負用の二つの信号を保持する。
【０１４０】
図１１に本実施例に係わる固体撮像素子２の構成を示す。同図において、図２、図７および図９と同じ部分は同じ符号を付して示し、特に必要がない限りその説明を省略する。
【０１４１】
図１１の構成において、垂直出力線１本につき４つの第１信号蓄積部のキャパシタを設けたこと以外で図９と相違する点は次の通りである。
【０１４２】
まず、４つのキャパシタのうちＣ１ｍ１およびＣ１ｍ２が、差動回路２３Ｕまたは２３Ｄの負側入力に接続された第２信号蓄積部のキャパシタＣ２ｍ１に選択可能に接続されている。次に、４つのキャパシタのうちＣ１ｍ４およびＣ１ｍ３が、差動回路２３Ｕまたは２３Ｄの正側入力に接続された第２信号蓄積部のキャパシタＣ２ｍ２に選択可能に接続されている。さらには、垂直出力線ＶｍからキャパシタＣ１ｍ１およびＣ１ｍ３への信号転送用トランジスタの制御線がＰ１＿１として共通であり、またキャパシタＣ１ｍ２およびＣ１ｍ４への信号転送用トランジスタの制御線がＰ１＿２として共通である。
【０１４３】
なお、符号の変更を転送過程で行なっているので、水平走査制御線は、実施例３と同様、ＰＨ２＋とＰＨ１−のみに簡略化されている。また、第１信号蓄積部から第２信号蓄積部への信号転送の際に符号反転を行う必要がないことに対応して、オペアンプ回路Ｆ＿ｍ１およびＦ＿ｍ２に付随するキャパシタと動作制御用トランジスタＰＣ１およびＰＣ２を削除している。さらに、第１信号蓄積部への信号転送用トランジスタの制御線は、前述のように２組に束ねられていることに対応して、Ｐ１＿１およびＰ１＿２の２本のみとなっている。
【０１４４】
図１２に、図１１の固体撮像素子２を駆動するためのタイミングチャートの一例を示す。なお、以下の説明で用いる時刻ｔに関する表記で図４と同じ表記は同じ時刻を表わすものとする。
【０１４５】
図１２と図１０のタイミングチャートとの違いは、図１２においては、信号転送用トランジスタの制御線Ｐ１＿１およびＰ１＿２が時間を追って交互にハイ状態となることである。ハイ状態になるのは、リセット電位を信号として第１信号蓄積部に転送する期間を含め、第１の水平ブランキング期間における信号転送期間（ｔ４からｔ５，ｔ８からｔ９，ｔ１３からｔ１４，ｔ１８からｔ１９およびｔ２３からｔ２４）である。また、前記オペアンプ回路の動作制御用トランジスタを削除したことに伴い、その制御線ＰＣ１およびＰＣ２も削除している。
【０１４６】
以下では、上記括弧内の期間に限って、その動作を説明する。
【０１４７】
まず、時刻ｔ４から時刻ｔ５においては、リセット電位に対応する信号を第１信号蓄積部のキャパシタＣ１ｍ１およびＣ１ｍ３に転送するべく、制御線Ｐ１＿１をハイ状態とする。そして、時刻ｔ８から時刻ｔ９においては、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）の信号電荷に対応する電位を加えた信号を第１信号蓄積部のキャパシタＣ１ｍ２およびＣ１ｍ４に転送すべく、制御線Ｐ１＿２をハイ状態とする。
【０１４８】
キャパシタＣ１ｍ２およびＣ１ｍ４には同一の光電変換素子の信号電荷に対応する信号が転送されている。しかし、キャパシタＣ１ｍ２からは第２信号蓄積部のキャパシタＣ２ｍ１に、キャパシタＣ１ｍ４からは第２信号蓄積部のキャパシタＣ２ｍ２に、それぞれ時刻ｔ１０からｔ１１、時刻ｔ１５からｔ１６の期間において転送される。従って、それぞれの期間おける差動回路２３Ｕまたは２３Ｄへの入力の符号は、正負反転することになる。
【０１４９】
このような第２の水平ブランキング期間およびそれに続く一回目および二回目の水平転送期間で要求される符号に合わせて、同一の信号を、第１信号蓄積部の２つのキャパシタに転送、保持しておく。
【０１５０】
このような二種類の符号が予定された信号のうち、正に対応するキャパシタＣ１ｍ４に転送された信号は、時刻ｔ１０からｔ１１の最初の第２の水平ブランキング期間に制御線Ｐ２＿４がハイ状態となり、第２信号蓄積部のキャパシタＣ２ｍ２に転送される。このとき、制御線Ｐ２＿１もハイ状態となり、キャパシタＣ１ｍ１に転送された信号はキャパシタＣ２ｍ１に転送される。
【０１５１】
一方、負に対応するキャパシタＣ１ｍ２に転送された信号は、時刻ｔ１５からｔ１６における次の第２の水平ブランキング期間に制御線Ｐ２＿２がハイ状態となり、別の上乗せ信号に対応して第２信号蓄積部のキャパシタＣ２ｍ１に転送される。
【０１５２】
同じように、時刻ｔ１３から時刻ｔ１４においては、上記次の第２の水平ブランキング期間における別の上乗せ信号をリセット電位に対応する信号が転送されたキャパシタＣ１ｍ３およびＣ１ｍ１に転送すべく、制御線Ｐ１＿１をハイ状態とする。別の上乗せ信号とは、この場合リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）および２０１ＲＵ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。
【０１５３】
また同じように、時刻ｔ１８から時刻ｔ１９においては、さらに次の第２の水平ブランキング期間における別の上乗せ信号を第１信号蓄積部のキャパシタＣ１ｍ２およびＣ１ｍ４に転送すべく、制御線Ｐ１＿２をハイ状態とする。この場合の上乗せ信号とは、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）の信号電荷および２０１ＬＤ（ｎ，ｍ）それぞれの信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。
【０１５４】
なお、時刻ｔ２３から時刻ｔ２４において第１信号蓄積部のキャパシタＣ１ｍ１およびＣ1ｍ３に転送される上乗せ信号は、負の符号用の信号としては使用されない。この場合の上乗せ信号とは、リセット電位に光電変換素子２０１ＬＵ（ｎ，ｍ）、２０１ＲＵ（ｎ，ｍ）、２０１ＬＤ（ｎ，ｍ）および２０１ＲＤ（ｎ，ｍ）の信号電荷を上乗せした信号電荷に対応する電位を加えた信号である。リセット電位に対応する信号も正の符号用の信号としては使用することもないが、特に弊害なく第１信号蓄積部への転送用トランジスタの制御線を共通化できるメリットが高いので、個別に制御することはしていない。
【０１５５】
以上、実施例４の構成によれば、信号蓄積部のキャパシタへの転送の段階から正負の符号に対応した同じ信号を用意しておく駆動方法と合わせて、本発明特有の効果を得ることができる。
【０１５６】
前述した本発明の実施形態における固体撮像素子を構成する各手段並びにその駆動方法の各工程は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記憶したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【０１５７】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
【０１５８】
なお、本発明は、前述した実施形態（図４、６、８、１０および１２のタイムチャート）の機能を実現するソフトウェアのプログラムを、システムまたは装置に直接、または遠隔から供給する場合も含む。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【０１５９】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【０１６０】
プログラムを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスクなどがある。さらに、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ）などもある。
【０１６１】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
【０１６２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図１】
0005917055.tif 000002
【図４】
0005917055.tif 000003
【図５】
0005917055.tif 000004
【図６】
0005917055.tif 000005
【図８】
0005917055.tif 000006
【図１０】
0005917055.tif 000007
【図１２】
0005917055.tif 000008
【図２】
0005917055.tif 000009
【図３】
0005917055.tif 000010
【図７】
0005917055.tif 000011
【図９】
0005917055.tif 000012
【図１１】
0005917055.tif 000013