(57)【特許請求の範囲】
【請求項１】
所望のマルチバイブレータ構成を変化させるためにパラメータを調整する制御入力を行う非線形カオス系に連結するとともに、出力ブロックに連結する入力ブロックを備え、動的に再構成可能なマルチバイブレータ素子であって、
前記パラメータの前記調整により、無安定、双安定及び単安定の３つの異なるマルチバイブレータ構成を得ることができ、
前記非線形カオス系は、区分線形（ＰＷＬ）カオス系であり、
前記入力ブロックの制御は、
それぞれ抵抗を介して系に導入される２つの入力（Ｓ）及び入力（Ｒ）を用い、入力（Ｒ）は、演算増幅器及び抵抗によって得られる反転増幅器を通過し、
真理値表を示す下記の表１に記載の入力（Ｓ，Ｒ）によって、無安定、双安定及び単安定の３つの異なるマルチバイブレータを構成する
【表１】
0005847955.tif 000007
ことを特徴とする動的に再構成可能なマルチバイブレータ素子。
【請求項２】
前記出力ブロックは、少なくとも１つのコンパレータ回路を備える
請求項１に記載の動的に再構成可能なマルチバイブレータ素子。
【請求項３】
双安定構成に設定される場合、完全なＳＲフリップフロップの様式になる
請求項１に記載の動的に再構成可能なマルチバイブレータ素子。
【請求項４】
前記完全なＳＲフリップフロップは、すべての論理入力（Ｓ，Ｒ）：（０，０）、（０，１）、（１，０）及び（１，１）を受け入れ、それぞれに（Ｑｎ＋１）：Ｑｎ、０、１、及びＱｎと応答する
請求項１に記載の動的に再構成可能なマルチバイブレータ素子。
【請求項５】
無安定構成に設定されている場合、前記非線形カオス系がカオス的にパルスを発振している、または限定サイクルで発振している場合に規則的にパルスを発振している際に、周期が不規則なパルス発生器の様式になる
請求項１に記載の動的に再構成可能なマルチバイブレータ素子。
【請求項６】
単安定構成に設定されている場合、論理がゼロの状態では不安定になり、論理が１の状態では安定する
請求項１に記載の動的に再構成可能なマルチバイブレータ素子。
【請求項７】
所望のマルチバイブレータ構成を変化させるためにパラメータを調整する制御入力を行う区分線形（ＰＷＬ）カオス系に連結するとともに、少なくとも１つのコンパレータ回路を備える出力ブロックと、前記出力ブロックに連結する入力ブロックを備え、動的に再構成可能なマルチバイブレータ素子であって、
前記パラメータの前記調整により、無安定、双安定及び単安定の３つの異なるマルチバイブレータ構成を得ることができ、
前記入力ブロックの制御は、
それぞれ抵抗を介して系に導入される２つの入力（Ｓ）及び入力（Ｒ）を用い、入力（Ｒ）は、演算増幅器及び抵抗によって得られる反転増幅器を通過し、
真理値表を示す下記の表２に記載の入力（Ｓ，Ｒ）によって、無安定、双安定及び単安定の３つの異なるマルチバイブレータを構成する
【表２】
0005847955.tif 000008
ことを特徴とする動的に再構成可能なマルチバイブレータ素子。
【請求項８】
請求項１に記載の動的に再構成可能なマルチバイブレータ素子を備える
ことを特徴とするＳＲフリップフロップ装置。
【請求項９】
請求項７に記載の動的に再構成可能なマルチバイブレータ素子を備える
ことを特徴とするＳＲフリップフロップ装置。
【請求項１０】
請求項１に記載の動的に再構成可能なマルチバイブレータ素子を備える
ことを特徴とするパルス発生装置。
【請求項１１】
請求項７に記載の動的に再構成可能なマルチバイブレータ素子を備える
ことを特徴とするパルス発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願：本出願は、２０１１年１１月１日に出願された米国特許仮出願である特許文献１に基づく優先権の利益を主張し、その内容を参照することにより本願に組み入れる。
【０００２】
本発明は、再構成可能な構造の分野、詳細には、再構成可能なマルチバイブレータ搭載電子機器に関する。基本原理として、本発明では、非線形（カオス）系に動的な要素が多いことを利用して、マルチバイブレータの様々な代替例または実施形態を提供する。非線形発振回路の場合、単純な入力回路、及びコンパレータ機能（出力回路）を設けて無安定モード、単安定モードまたは双安定モードで動作する。
【背景技術】
【０００３】
カオスは有用であることが知られている。実際、特定の条件にあるとき、カオスは系及び回路に望ましい特徴である。カオスの挙動に多い動的要素には、安全な通信、持続的励起、情報処理及び情報暗号化など、実世界の問題に重要である言及すべき潜在的用途があるが、そのいくつか（非特許文献１〜３）を挙げる。特に、本発明では、カオス理論を用いて再構成可能なマルチバイブレータ素子を設計し、オールインワン回路内に様々な構成を得る。
【０００４】
マルチバイブレータ回路は、可能性のある３つの構成のうちの１つしかない単純な２状態の系であり、その構成は以下のものである。
（ｉ）無安定マルチバイブレータ。この構成では、系の状態が両方とも不安定である。その結果、回路の出力は、一方の状態で所与の時間が経過したあとにもう一方の状態になり、一方の状態からもう一方の状態への行き来を連続的な反復周期で行う。通常この構成は、シーケンスならびに所与の周波数及び幅であるパルスを発生させるために使用され、例えば、特許文献２〜３を参照されたい。
（ｉｉ）単安定マルチバイブレータ。この構成では、一方の回路状態が安定で、もう一方の回路状態が不安定である。そのため、系は、不安定状態でいくらかの時間が経過することがあるが、最終的には安定状態に移ってその後はその状態に留まる。この構成は、例えばあるイベントから測定した活動の期間を算出するために使用でき、例えば特許文献４〜５では、モータのタイミングに単安定マルチバイブレータが使用されている。
（ｉｉｉ）双安定マルチバイブレータ。この構成では、両方の状態が安定している。これは、回路が外部イベントまたは入力によってもう一方の状態に変更させられるまで現在の状態に留まるという意味である。双安定構成のマルチバイブレータ系をレジスタまたは記憶装置の基本構築ブロックとして使用でき、例えば特許文献３、６では、双安定マルチバイブレータがスイッチング装置の一部として使用されている。
【０００５】
現在の静的に構成可能なアーキテクチャを補足し、ひいてはこれに取って代わるための新たな動作模範例を開発することに、大きな関心が寄せられている。最新の構想の１つが、動的な論理アーキテクチャを備える装置の開発に焦点を当て、論理演算に非線形素子またはカオス素子を用いるカオスコンピューティングである。カオスコンピューティングを適用するには、閾値の基準信号及びオフセット信号に応じて応答を変化させて様々な論理ゲートを生成することのできる動的な論理ゲート（論理セルとも呼ばれる）が必要である。このような動的な論理ゲートは、次世代コンピュータ向けの論理チップの開発を支持するものである。電子分野で実装して非線形の動的な系の特徴を利用する論理ゲートに関する現在の発明が、例えば、特許文献７〜１６である。これらの発明には、非線形素子に基づくカオスコンピューティングのアーキテクチャが利用されているが、本発明は、非線形発振器を用いた再構成可能なマルチバイブレータを開示する。
【０００６】
カオスに基づく再構成可能な構造が長年にわたって研究され、非特許文献４のような重要な結果が示されている。この文献では、２つの可変的状態から２つの論理ゲートを得るためにカオス的なチュア回路が使用され、著者らは、そのようなカオスに基づく論理から２つのＮＯＲゲートを実装し、標準のフリップフロップ装置を構築している。カオスに基づく論理ゲートを代替する実施形態が、非特許文献５〜７に報告されている。これらの論理ゲートでは、静的な双安定マルチバイブレータしか構築できない。
【０００７】
マルチバイブレータの構築に様々な方法が開示されており、例えば特許文献１７〜１９には、安定した増幅器、ＭＯＳＦＥＴ及びインバータに基づく無安定、単安定及び双安定のマルチバイブレータの構築が記載されている。しかし、本発明とは異なり、これらのマルチバイブレータでは構成が固定されていて、再構成できる見込みがない。マルチバイブレータの多くの応用例では、２つ以上の構成が必要であり、例えば温度の測定・管理装置、音響、及びモータタイミングなどである（特許文献２、６、２０を参照）。これらの発明では、２つ以上のマルチバイブレータ構成を組み合わせることが必須である。本発明で提供した再構成可能なマルチバイブレータは、オールインワンのマルチバイブレータ構成（単安定、無安定、及び双安定）を得るための単一の装置を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許仮出願第６１／５５４，１８７号
【特許文献２】日本国特許第５３０８５４７９号
【特許文献３】米国特許第４１９１９２７号
【特許文献４】日本国特許第５７０４４７６８号
【特許文献５】米国特許第４４３０６８２号
【特許文献６】米国特許第４０８１８４０号
【特許文献７】米国特許第８０９１０６２号
【特許文献８】米国特許第７９７３５６６号
【特許文献９】米国特許第７９２４０５９号
【特許文献１０】米国特許第７８６３９３７号
【特許文献１１】米国特許第７４１５６８３号
【特許文献１２】米国特許第７０９６４３７号
【特許文献１３】米国特許第７４５３２８５号
【特許文献１４】米国特許第７９２５８１４号
【特許文献１５】米国特許第７９２５１３１号
【特許文献１６】米国特許出願第２０１０／０２１９８５８号
【特許文献１７】米国特許第６２８１７３２号
【特許文献１８】米国特許第４３０１４２７号
【特許文献１９】英国特許第１４１６９３１号
【特許文献２０】米国特許第７３１０８２号
【非特許文献】
【０００９】
【非特許文献１】Ｏｔｔ，２００２“Ｃｈａｏｓ  ｉｎ  Ｄｙｎａｍｉｃａｌ  Ｓｙｓｔｅｍｓ（Ｃａｍｂｒｉｄｇｅ  Ｕｎｉｖｅｒｓｉｔｙ  Ｐｒｅｓｓ，ＵＫ）．
【非特許文献２】Ｓｔｒｏｇａｔｚ，Ｓ．Ｈ．２００１“Ｎｏｎｌｉｎｅａｒ  Ｄｙｎａｍｉｃｓ，ａｎｄ  Ｃｈａｏｓ：ｗｉｔｈ  ａｐｐｌｉｃａｔｉｏｎｓ  ｔｏ  ｐｈｙｓｉｃｓ，ｂｉｏｌｏｇｙ，ｃｈｅｍｉｓｔｒｙ，ａｎｄ  ｅｎｇｉｎｅｅｒｉｎｇ（Ｗｅｓｔｖｉｅｗ  Ｐｒｅｓｓ，ＵＳＡ）．
【非特許文献３】Ｔａｍ  ｅｔａｌ．，２００７“Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ｗｉｔｈ  Ｃｈａｏｓ：Ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ  ｔｅｃｈｎｉｑｕｅｓ  ａｎｄ  ｐｅｒｆｏｒｍａｎｃｅ（Ｅｌｓｅｖｉｅｒ  Ｓｃｉｅｎｃｅ  Ｐｒｅｓｓ，Ｇｒｅａｔ  Ｂｒｉｔａｉｎ）．
【非特許文献４】Ｃａｆａｇｎａ，Ｄ．＆Ｇｒａｓｓｉ，Ｇ．２００５．“Ｃｈａｏｓ−ｂａｓｅｄ  ｃｏｍｐｕｔａｔｉｏｎ  ｖｉａ  Ｃｈｕａ’ｓ  ｃｉｒｃｕｉｔ：Ｐａｒａｌｌｅｌ  ｃｏｍｐｕｔｉｎｇ  ｗｉｔｈ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｔｈｅ  ＳＲ  ｆｌｉｐ−ｆｌｏｐ，”Ｉｎｔ．Ｓｙｍｐ．Ｓｉｇｎ．Ｃｉｒｃｕｉｔｓ  Ｓｙｓｔ．２，４９−７５２．
【非特許文献５】Ｓｉｎｈａ，Ｓ．＆Ｄｉｔｔｏ，Ｗ．１９９８“Ｄｙｎａｍｉｃｓ  ｂａｓｅｄ  ｃｏｍｐｕｔａｔｉｏｎｓ，”Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．８１，２１５６−２１５９．
【非特許文献６】Ｍｕｒａｌｉ  Ｋ．，Ｓｕｄｅｓｈｎａ  Ｓ．２００３“Ｅｘｐｅｒｉｍｅｎｔａｌ  ｒｅａｌｉｚａｔｉｏｎ  ｏｆ  ｃｈａｏｓ  ｃｏｎｔｒｏｌ  ｂｙ  ｔｈｒｅｓｈｏｌｄｉｎｇ”，Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｅ．，ｖｏｌ．６８，Ｊｕｌ．  １４，２００３．
【非特許文献７】Ｃａｍｐｏｓ−Ｃａｎｔｏｎ  Ｅ．，Ｊ．Ｇ．Ｂａｒａｊａｓ−Ｒａｍｉｒｅｚ，Ｇ．Ｓｏｌｉｓ−Ｐｅｒａｌｅｓ，Ｒ．Ｆｅｍａｔ，２０１０，“Ｍｕｌｔｉｓｃｒｏｌｌ  ａｔｔｒａｃｔｏｒｓ  ｂｙ  ｓｗｉｔｃｈｉｎｇ  ｓｙｓｔｅｍｓ”．ＣＨＡＯＳ，２０：０１３１１６．
【発明の概要】
【課題を解決するための手段】
【００１０】
本明細書では、動的に再構成可能なマルチバイブレータ素子であって、所望のマルチバイブレータ構成を変化させるためにパラメータを調整する制御入力を行う非線形カオス系に連結するとともに、出力ブロックに連結する入力ブロックを備え、非線形カオス系は区分線形（ＰＷＬ）カオス系であり、出力ブロックは少なくとも１つのコンパレータ回路を備える、動的に再構成可能なマルチバイブレータ素子を開示し、特許請求する。
【００１１】
前記動的に再構成可能なマルチバイブレータ素子では、パラメータの調整により、無安定、双安定及び単安定という３つの異なるマルチバイブレータ構成を得ることができる。さらに、動的に再構成可能なマルチバイブレータ素子が双安定構成に設定される場合、完全なＳＲフリップフロップの様式になり、完全なＳＲフリップフロップは、すべての論理入力（Ｓ，Ｒ）：（０，０）、（０，１）、（１，０）及び（１，１）を受け入れ、それぞれに（Ｑｎ＋１）：Ｑｎ、０、１、及びＱｎと応答する。
【００１２】
また、前記動的に再構成可能なマルチバイブレータ素子は、無安定構成に設定されている場合、非線形素子がカオス的にパルスを発振している、または限定サイクルで発振している場合に規則的にパルスを発振している際に、周期が不規則なパルス発生器の様式になる。
【００１３】
さらに別の実施形態では、前記動的に再構成可能なマルチバイブレータ素子は、単安定構成に設定されている場合、論理がゼロの状態では不安定になり、論理が１の状態では安定する。
【００１４】
前記動的に再構成可能なマルチバイブレータ素子の特定の実施形態のように、同素子は、入力ブロックと、所望のマルチバイブレータ構成を変化させるためにパラメータを調整する制御入力を行う区分線形（ＰＷＬ）カオス系と、少なくとも１つのコンパレータ回路を備える出力ブロックとを備える。
【００１５】
また、上記の動的に再構成可能なマルチバイブレータ素子を備えるＳＲフリップフロップ装置を記載し、特許請求する。
【００１６】
最後に、上記に開示した動的に再構成可能なマルチバイブレータ素子を備えるパルス発生器について記載する。
【図面の簡単な説明】
【００１７】
【図１】入力回路、非線形発振器及び出力回路内のコンパレータ機能を使用する再構成可能な動的なマルチバイブレータ装置のブロック図
【図２】本発明の１つの実施形態による図１の再構成可能なマルチバイブレータ装置の概略的回路図。素子２０２、２０４、２０６、２０８、２１０、２１２、２１４、２１６、２１８、２２０、２２２、２２４、２２６、２２８、２３０、２３２及び２３４は入力ブロックを構成し、出力ブロックは、素子２３６、２３８、２４０、２４２、２４４及び２４６からなり、非線形発振器は、素子２４８、２５０、２５２、２５４、２５６、２５８、２６０、２６２、２６４、２６６、２６８、２７０、２７２、２７４、２７６、２７８及び２８０で作製されている。
【図３】完全なＲＳフリップフロップを生成する本明細書で開示した配置に応じて形成した代表的な双安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフ
【図４】本発明で開示した動的に再構成可能なマルチバイブレータ素子を使用する配置に応じて形成した代表的な無安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフ
【図５】本明細書に開示した本発明の配置に応じた代表的な単安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフ
【発明を実施するための形態】
【００１８】
本発明は、非線形（カオス）力学に基づき動的に再構成可能なマルチバイブレータ素子を備え、この力学は、３つのマルチバイブレータ構成のうちの１つ、すなわち無安定、単安定または双安定のマルチバイブレータ回路として動作するように特別に設計されたパラメータ変調による制御を通して行うものである。本素子の利点は、追加のマルチバイブレータ素子がなくとも単一の装置（オールインワン）で３構成を実行できる点である。
【００１９】
本発明の範囲に関して、素子という用語は、本発明の目的に適したさらに大きい系、装置または回路に組み入れることのできる回路である。
【００２０】
本発明は、３つの異なるマルチバイブレータ構成を提供するために使用する区分線形（ＰＷＬ）系の非線形力学を含むものである。構造的にＰＷＬ系は、極めて単純であり、その位相空間の各区分に対して線形に記述することからなるものである。この単純さから、ＰＷＬ系は、例えばオペアンプを介する電子的な実装を対象に特によく研究されている。その一方で、ＰＷＬ系は、安定した固定点からマルチスクロールカオスアトラクタまでに及ぶ力学挙動を生み出す可能性がある。非特許文献７に記載されているように、系のパラメータを的確に調整することによって、ＰＷＬ系の解に様々な動的体制を課すことができる。このように、３つのマルチバイブレータ構成間にみられる類似点及びＰＷＬ系の動的体制は、以下のように得られる。
（ｉ）無安定マルチバイブレータ。パラメータ変調による制御を適用することで、ＰＷＬ系を設けて、吸引流域が領域全体をカバーしているダブルスクロールカオスアトラクタを得ることができる。各スクロールに異なる出力状態を関連付けることで、系の軌道がカオスアトラクタに沿って動くとき、出力状態は、一方の出力状態からもう一方の出力状態へ連続的に切り替わり、これが無安定マルチバイブレータの挙動に相当する。出力状態間の移行は軌道がカオスアトラクタに沿って動く際に発生するため、この移行は不規則な時間に発生するのであって、決まった周期で発生するのではないことは注目に値する。
（ｉｉ）単安定マルチバイブレータ。制御したＰＷＬ系を作製して、領域全体に対してシングルスクロールカオスアトラクタを得ることができる。シングルスクロールアトラクタが片側に含まれる中心軸に沿って領域を分割することで、１つの出力状態をその領域の空部分に関連付け、もう一方の出力状態をシングルスクロールアトラクタに関連付けることが可能である。次に、軌道が空の半分の領域からシングルスクロールアトラクタの方へ動くとき、出力状態はしばらくの間１つの値になり、軌道がアトラクタに達すると、出力はもう一方の状態に切り替わり、その瞬間からその値のまま残る。このように、単安定マルチバイブレータの挙動は、カオス制御を介してＰＷＬ系から得られる。
（ｉｉｉ）双安定マルチバイブレータ。パラメータ変調による制御を適切に行った状態でＰＷＬ系を設けて、領域の中央軸の各側に位置する２つの異なる安定したシングルスクロールアトラクタを得ることができる。２つの安定したカオスアトラクタがあり、かつ初期条件を変更することによってアトラクタの一方のみを発生することが可能な場合、その系は双安定カオスであると言われる。この場合、軌道は、初期条件に応じて一方のアトラクタのみに従う。つまり、双安定カオスでは、各アトラクタは独自の異なる吸引流域を有する。そのため、各出力状態を各シングルスクロールカオスアトラクタの吸引流域に関連付けて、アトラクタの一方に初期条件を設定すれば、出力状態はその瞬間からその値のまま残る。しかし、反対側に初期条件を設定すれば、もう一方の出力状態は、その瞬間以降に示される。このように、双安定マルチバイブレータの挙動は、制御したＰＷＬ系から得られる。
【００２１】
そのため、本発明は、双安定マルチバイブレータ、単安定マルチバイブレータ及び無安定マルチバイブレータなど、様々に異なるマルチバイブレータのうちのいずれかとして機能するように構成できる再構成可能なマルチバイブレータを提供する。再構成可能なマルチバイブレータの機能性は、非線形発振器に対して１つ以上のパラメータを変化させることで変更できる。再構成可能なマルチバイブレータは、例えば双安定マルチバイブレータなど、１種類のマルチバイブレータとして機能でき、動作中は、無安定マルチバイブレータもしくは単安定マルチバイブレータまたは両者を組み合わせたものなど、別の種類のマルチバイブレータとして動作または機能し始めるように命令されることができる。オールインワンで再構成可能なマルチバイブレータ素子に基づきパルス発生器及び完全なＳ−Ｒフリップフロップ装置として機能する回路を設計することによる適用例を以下に示す。
【００２２】
以下の表１は、基本動作の真理値表を示している。例えば列３は、双安定マルチバイブレータの機能を示し、列４は、入力値（Ｓ，Ｒ）を与えられた無安定マルチバイブレータの機能を示し、列５は、入力値（Ｓ，Ｒ）を与えられた単安定マルチバイブレータの機能を示す。
【００２３】
【表１】
0005847955.tif 000002
【００２４】
図１は、本発明による再構成可能なマルチバイブレータの高度な回路アーキテクチャ１００を示す概略図である。したがって、この図１は、本発明の本質的な技術特性を開示したものであり、この図は本発明の主原理である。図示したように、再構成可能なマルチバイブレータは、非線形発振器１１０、パラメータコントローラ１１２、入力回路１０６、及び出力回路１１６を備えることができる。パラメータコントローラは、非線形発振器の安定性を変化させるパラメータの調整を行う。入力ブロックは、入力信号Ｓ１０２及びＲ１０４を受信でき、Ｓ及びＲが等しいとき信号１０８はゼロだが、両者が異なるときは、信号１０８は強制的に非線形発振器１１０へ送られる。出力ブロック１１６は、信号１１４を受信し、この信号を基準信号と比較して論理回路のゼロまたは１を生成し、これが出力値Ｑ１１８として与えられる。
【００２５】
本発明による非線形発振器１１０の動作は、以下の数学モデルを用いて説明できる。
【００２６】
【数１】
0005847955.tif 000003
【００２７】
式中、ｆ（ｘ１）は、非線形負性抵抗であり、以下のように記述する。
【００２８】
【数２】
0005847955.tif 000004
【００２９】
この式では、ｃi＝ｂi−ａ、ｉ＝１，２である。そのため、非線形発振器１１０は、３次元チュア回路として実装できる。物理的な装置に相当する力学を とすると、実装されるパラメータの値及び真理値表から導き出した条件を満たしている初期状態が算出されるはずである。離散時間のカオス関数などだがこれに限定されない他の関数を使用してもよい。
【実施例】
【００３０】
作業例として考えるべきであって本発明の範囲を限定しない好適な実施形態として、図２は、図１に描いた動的に再構成可能なマルチバイブレータ素子１００の例示的な回路の実装を示す概略図である。本発明による入力ブロックの動作は、以下のように記載できる：抵抗２１４（Ｒ２０９）及び２０６（Ｒ２０６）を介して系に導入される２つの入力２０２（Ｓ）及び２０４（Ｒ）がある。入力２０４（Ｒ）は、演算増幅器２１０（Ｕ２）ならびに抵抗２０６（Ｒ６）及び２０８（Ｒ７）によって得られる反転増幅器を通過する。演算増幅器２１６（Ｕ３）の出力は、入力信号２０２（Ｓ）とともに加算される電圧2２６２（Ｖ１）であり、演算増幅器２１０（−Ｒ）の出力は、反転加算器によって抵抗２１２（Ｒ８）、２１４（Ｒ９）、２１８（Ｒ１０）及び２２０（Ｒ１１）ならびに演算増幅器２２２（Ｕ４）を通る。そのため、２２２（Ｖａ）の出力は、１００ｋΩに設定される抵抗２３４（Ｒ１４）を除いて入力ブロックの抵抗値がすべて１ｋΩであるために、Ｒ−Ｓ−Ｖ１（２０４−２０２−２６２）である。電圧２２４（Ｖａ）は、抵抗２２６（Ｒ１２）及び２２８（Ｒ１３）、ならびに演算増幅器２３０（Ｕ５）によって得られる反転増幅器を通過して、電圧２３２（Ｖｎ）を生成する。電圧２３２（Ｖｎ）は、Ｖ１＋Ｓ−Ｒによって得られ、入力２０２及び２０４が等しい（Ｓ＝Ｒ）ときは常に、電圧２３２（Ｖｎ）は電圧２６２（Ｖ１）に等しく、抵抗２３４（Ｒ１４）を通る電流はゼロである。
【００３１】
本発明による出力ブロックの動作は、以下のように記載できる：このブロックの入力電圧は２６２（Ｖ１）であり、この電圧は緩衝器２３６（Ｕ６）を通ったあとに、抵抗２３８（Ｒ１５）及びコンデンサ２４０（Ｃ３）を含むローパスフィルタを通り、この信号は、緩衝器２４２（Ｕ７）及びコンパレータ２４４（Ｕ８）を通って出力信号２４６（Ｑ）を生成する。
【００３２】
非線形発振器は、図２の電子部品間に以下の関係があり、数学モデルのパラメータは以下の通りである。
【００３３】
【数３】
0005847955.tif 000005
【００３４】
式中、コンデンサ２６０はＣ１＝１００ｎＦ、コンデンサ２５４はＣ２＝１００μＦ、インダクタ２５０はＬ＝６７．１ｍＨで内部抵抗２４８がｒ＝２．５７Ωであり、抵抗２７０（Ｒ２）及び２６８（Ｒ３）は２２０Ωである。抵抗２５８（Ｒ０）、２７２（Ｒ１）、２７６（Ｒ４）及び２８０（Ｒ５）は、５ｋΩのポテンショメータである。ポテンショメータ２５８Ｒ０は１００３Ωに調整され、他のポテンショメータは表２に記載の通りである。パラメータｂ１ は、ダイオード２７４ Ｄ１ が順方向バイアス電圧であるときに有効であり、パラメータｂ２ は、ダイオード２７８ Ｄ２ が順方向バイアス電圧であるときに有効である。
【００３５】
【表２】
0005847955.tif 000006
【００３６】
図２に示したマルチバイブレータの双安定形態は、表１に記載の入力によって制御され、ポテンショメータ２７２（Ｒ１）、２７６（Ｒ４）、及び２８０（Ｒ５）は、表２に応じて調整される。
【００３７】
マルチバイブレータ素子を動的に双安定に構成する場合、同素子は、例えば完全なＳＲフリップフロップ装置の一部になる。そのため、図３は、本発明の特定の実施形態で開示した配置に応じて形成した代表的な双安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフであり、本発明は、完全なＳＲフリップフロップを生み出す。例示的な双安定マルチバイブレータの実装のタイミングシーケンスは、上から下に、（１）第１の入力Ｓ；（２）第２の入力Ｒ；及び（３）出力Ｑを表している。
【００３８】
本発明によるマルチバイブレータの双安定形態の利点は、いかなる入力も許可される、すなわち、系は特定の入力（Ｓ，Ｒ）＝（１，１）に対して決定されるという点であり、これは表１に示した通りである。
【００３９】
図２に示したマルチバイブレータの無安定形態は、ポテンショメータ２７２（Ｒ１）、２７６（Ｒ４）、及び２８０（Ｒ５）が表２の通りに調整され、入力がゼロボルトに設定されるとき、フリーランニングである。
【００４０】
マルチバイブレータ素子を動的に無安定に構成する場合、同素子は、例えばノイズ発生器の一部になる。したがって、図４は、本発明の動的に再構成可能なマルチバイブレータ素子の特定の例に応じて形成した代表的な無安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフである。このマルチバイブレータは、非周期的な矩形波出力を生成し、周期的な矩形波出力も生成できる。無安定マルチバイブレータはフリーランニング形態で示されているため、入力回路は省力でき、よって抵抗２３４からノード２６２（Ｖ１）までのラインは遮断してよい。
【００４１】
本発明によるマルチバイブレータの無安定形態の利点により、矩形波の立ち上がり時間と立ち下がり時間とが等しくなるほか、オン期間とオフ期間とが対称になる。さらに、非線形力学及びカオス発生の可能性により、不規則またはカオス的な矩形波を発生させることができ、これをノイズ発生器として使用できる。
【００４２】
図２に示したマルチバイブレータの単安定形態は、ポテンショメータ２７２（Ｒ１）、２７６（Ｒ４）、及び２８０（Ｒ５）が表２の通りに調整され、入力がゼロボルトに設定されるとき、フリーランニングである。
【００４３】
このような単安定構成において、図５は、上記に開示した動的に再構成可能なマルチバイブレータ素子により形成した代表的な単安定マルチバイブレータ構成を実装したタイミングシーケンスを示す一連のタイミンググラフを表している。
【００４４】
その結果、１つのマルチバイブレータ、一連のマルチバイブレータ、または系内の全マルチバイブレータは、表２に記載のデータに従って機能性を変化させることができ、特定の類似部品に組み入れた例を用いている動的に再構成可能なマルチバイブレータ素子の用途に応じて、パラメータを変化させることができる。当業者は、このような部品が例示目的のみで用いられていることがわかるであろう。したがって、機能上同等であっても様々に異なる任意の部品、その派生品、または類似部品の代替品もしくは本明細書に開示したこれよりも高度な（すなわち図１の）部品の代替品を使用してよく、これらは本発明の範囲内である。このように、本発明は、特定の一部品または一連の部品の使用に限定されるものではない。
【００４５】
上記の説明に照らして、線形なサブ系の安定特性を変更する変調パラメータを追加することで、動的に再構成可能なマルチバイブレータ素子を設計する。カオスの発生を利用するため、本マルチバイブレータ素子には、論理ゲートのアーキテクチャに動的特徴を組み入れている。そのため、提供した動的な論理構造は、パラメータの変調によって再構成可能であるために、静的な論理ゲートよりも適応しやい。この再構成により、同一回路で異なるタスクを達成できる。つまり、提供したアーキテクチャは、柔軟構造の汎用コンピューティング装置の部品としての役割を果たす可能性がある。パラメータ変調の結果、多様なスクロールが発生するか、あるいは非線形（カオス）系（ＰＷＬ系など）が連続的に接続した部分の平衡点の周囲で抑制される。
【図１】
0005847955.tif 000009
【図２】
0005847955.tif 000010
【図３】
0005847955.tif 000011
【図４】
0005847955.tif 000012
【図５】
0005847955.tif 000013