(57)【特許請求の範囲】
【請求項１】
一定の変調指数を備える中心周波数Ｆｃを有する制御可能な発振器を変調周波数Ｆｍで周波数変調する方法であって、この方法が、
可変振幅を備える三角ランプ発生器信号を提供することと、
変調時間期間Ｔｍの前半の間に前記発振器の周波数が前記中心周波数Ｆｃより高く、前記変調時間期間Ｔｍの後半の間に前記発振器の周波数が前記中心周波数Ｆｃより低くなるように、前記三角ランプ発生器信号を用いて前記制御可能な発振器を周波数変調することと、
前記制御可能な発振器から出力される変調された発振器周波数を測定することと、
前記変調時間期間Ｔｍの前半の間に時間にわたって前記測定された変調発振器周波数を積分し、前記変調時間期間Ｔｍの後半の間に時間にわたって前記測定された変調発振器周波数を積分することと、
前記変調時間期間Ｔｍの前半の間に得られた結果と、前記変調時間期間Ｔｍの後半の間に得られた結果との間の差を計算することと、
前記計算された差を予測差と比較することと、
前記計算された差が前記予測値に合致するように周波数変調ユニットからの前記三角ランプ発生器信号出力の振幅を調節することと、
を含む、方法。
【請求項２】
周波数変調指数を制御するための電子デバイスであって、
前記デバイスが、中心周波数Ｆｃを有する周波数制御可能な発振器の出力に接続されるように適合される入力と周波数変調ユニットの入力に接続されるように適合される出力とを有し、前記変調指数を判定するように適合される、周波数変調指数制御ループを含み、
前記周波数変調指数制御ループが、前記周波数制御可能な発振器から出力される変調された周波数を測定するよう適合され、
前記変調指数が、前記測定された変調周波数信号の前記中心周波数Ｆｃからの偏差の絶対値の時間にわたる積分により計算され、
前記周波数変調ユニットが、変調時間期間Ｔｍの前半の間に発振器周波数が前記中心周波数Ｆｃより高く、前記変調時間期間Ｔｍの後半の間に前記発振器周波数が前記中心周波数Ｆｃより低くなるように、変調周波数Ｆｍで前記中心周波数Ｆｃを周波数変調するための変調信号を前記周波数制御可能な発振器に出力するように適合され、
前記周波数変調指数制御ループが、
前記周波数制御可能な発振器の出力に接続されるように適合される入力を有し、前記変調時間期間Ｔｍの前半の間の時間にわたる前記変調された発振器周波数の積分と、前記変調時間期間Ｔｍの後半の間の時間にわたる前記変調された発振器周波数の積分との間の差を計算するよう適合される、積分ユニットと、
前記積分ユニットの出力に結合され、前記計算された差を予測値と比較するよう適合され、かつ、前記計算された差が前記予測値に合致するように前記周波数変調ユニットからの前記変調信号の出力を調節するために、コンパレータ信号を前記周波数変調ユニットの入力に出力するように結合されるコンパレータユニットと、
を含む、電子デバイス。
【請求項３】
請求項２に記載の電子デバイスであって、
前記周波数変調ユニットが、前記コンパレータ信号により調節可能である制御可能な振幅を備えた三角信号を作動する三角信号発生器である、電子デバイス。
【請求項４】
請求項２に記載の電子デバイスであって、
前記積分ユニットが、前記変調時間期間Ｔｍの前半の間、前記変調された周波数の周期をカウントアップするように、前記変調時間期間Ｔｍの後半の間、前記変調された周波数の周期をカウントダウンするように、結合される、アップダウンカウンタである、電子デバイス。
【請求項５】
請求項４に記載の電子デバイスであって、
前記アップダウンカウンタが、前記変調時間期間Ｔｍの開始の度にリセットされ、前記コンパレータユニットに前記変調時間期間Ｔｍの終了の度に実際のカウントを出力する、電子デバイス。
【請求項６】
請求項５に記載の電子デバイスであって、
前記コンパレータユニットが、前記計算された差が前記予測差より小さいとき第１の信号を、前記計算された差が前記予測差に等しいとき第２の信号を、及び前記計算された差が前記予測差より大きいとき第３の信号を、出力するよう適合される、デジタルコンパレータである、電子デバイス。
【請求項７】
請求項２に記載の電子デバイスであって、
前記積分ユニットがアナログ積分器である、電子デバイス。
【請求項８】
請求項７に記載の電子デバイスであって、
前記コンパレータユニットがアナログコンパレータである、電子デバイス。
【請求項９】
請求項２に記載の電子デバイスであって、
前記変調周波数に対してクロック信号を提供するクロックユニットを更に含み、前記クロックユニットが前記周波数変調ユニットと前記積分ユニットとに結合され、前記周波数変調ユニットに供給されるクロック信号が前記積分ユニットに供給されるクロック信号に対し９０度位相シフトされる、電子デバイス。
【請求項１０】
請求項２に記載の電子デバイスを含む発振システムであって、
前記周波数制御可能な発振器が自励発振ＤＣ−ＤＣコンバータであり、前記変調された信号が自励発振ＤＣ−ＤＣコンバータの伝播遅延を変えるよう適合される、発振システム。
【請求項１１】
請求項２に記載の電子デバイスを含む発振システムであって、
前記周波数制御可能な発振器がリング発振器であり、前記変調された信号が前記リング発振器の伝播遅延を変えるよう適合される、発振システム。
【請求項１２】
自励発振ＤＣ−ＤＣコンバータであって、
中心周波数Ｆｃを有し、拡散スペクトラム信号を発生するための変調入力を有する、非ロックドループの制御可能な発振器と、
変調時間期間の前半の間に発振器周波数が前記中心周波数Ｆｃよりも高く、前記変調時間期間の後半の間に前記発振器周波数が前記中心周波数Ｆｃよりも低くなるように、前記制御可能な発振器の出力周波数を周波数変調する周波数変調回路と、
前記制御可能な発振器から出力される変調された周波数を測定するように適合される周波数変調指数制御ループと、
前記変調時間期間の前半の間に時間に亙り前記測定された変調発振器周波数を積分し、前記変調時間期間の後半の間に時間に亙り前記測定された変調発振器周波数を積分する、積分ユニットと、
一定の変調指数を維持するために、前記変調時間期間の前半と前記変調時間期間の後半の間に前記積分ユニットにより測定された値の間の差を利用する、変調指数制御回路と、
を含む、コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、発振器の周波数変調制御ための方法及び装置に関し、特に、制御可能な発振器を一定の変調指数を備えた中心周波数Ｆｃを有する変調周波数Ｆｍで変調するための方法及び装置に関連する。
【背景技術】
【０００２】
発振器を周波数変調することは周知である。スイッチングされるＤＣ−ＤＣコンバータも周知であり、例えば、発振器により生成されるスイッチング周波数でトランジスタがスイッチングされる。特に、スイッチング周波数が高いとき、これはノイズ及び所望とされない電磁干渉（ＥＭＩ）につながる。
【０００３】
種々の理由により高周波数変換システムは、低周波数のものよりも多くのノイズを生成する。
【０００４】
従って、スイッチングされるＤＣ−ＤＣコンバータに用いられる発振器を周波数変調することが最近必要となっている。この場合、コンバータのノイズレベルを低く保つためにスペクトル拡散機能が用いられる。スペクトル拡散アプローチは、ＤＣ−ＤＣコンバータを固定周波数でスイッチングせず、拡散される周波数スペクトルを得るためスイッチング周波数は中心周波数周辺で変化する。そのため、エネルギーは単一の周波数に集中しない。
【０００５】
周波数変調の１つの既知のパラメータは、変調指数（変調比と呼ぶこともある）であり、これは、変調された周波数の中心周波数からの最大差又は偏移間の比と定義される。変調指数は、変調された周波数が中心周波数周辺でどの程度変化するかを示す。変調指数は式１で表わすことができる。
ＭＩ＝ΔＦ／Ｆｃ  （式１）
ここで、ＭＩは０&#8804;ＭＩ&#8804;１の変調指数であり、ΔＦは、変調された周波数と中心周波数との間の最大差であり、Ｆｃは中心周波数である。
【０００６】
所定の周波数変調では、変調指数が一定に保たれることが重要である。固定周波数発振器を用いる変換システムでは、スペクトル拡散は、所望の変調指数を得るため変調信号として特定の大きさの線形ランプ発生器を用いることによって容易に達成され得る。変調指数を一定に保つため、線形ランプ発生器の最大振幅は、電流又は電圧制御を用いて一定に保たれる。
【０００７】
高周波数変換システムでは、ヒステリシス／リング発振調整方法がしばしば用いられる。
【０００８】
ヒステレティック／リング発振方法を用いるＤＣ−ＤＣコンバータ又は発振器は、本質的に可変でありそのため予測困難である周波数を有する。こういったコンバータの動作周波数を所定の周波数に固定する方法はいくつかある。しかし、その結果のシステムの周波数利得は、著しく可変であり、非線形であり、外部条件に依存する。例えば、入力及び出力の電圧レベルに依存し、ＤＣ−ＤＣコンバータ内の出力コンデンサの等価直列インダクタンス（ＥＳＬ）に依存する。これらの発振器は非線形の制御挙動を有する。
【０００９】
そのため、所定の変調指数を達成するために必要とされる変調信号の大きさは著しく可変であり、変調する電流を特定の値に保つことは、必ずしも変調指数を一定に保たない。
【発明の概要】
【００１０】
本発明の全般的な目的の一つは、周波数変調指数を制御するための電子デバイスを提供することである。周波数変調指数を制御することにより、たとえ制御挙動が非線形であっても、制御可能な発振器を一定の変調指数で周波数変調することが可能となる。
【００１１】
本発明の別の目的は、一定の変調指数を備えた中心周波数Ｆｃを有する非線形の制御可能な発振器に対し周波数変調する方法を提供することである。
【００１２】
従って、本発明の一つの側面において、電子デバイスが、周波数変調指数制御ループを含んで提供される。制御ループは、中心周波数Ｆｃを備えた周波数制御可能な発振器の周波数出力に接続されるように適合される入力を有する。制御ループは、周波数変調ユニットの入力に接続されるように適合される出力を有し、変調指数制御ループが変調指数を判定するように適合される。
【００１３】
本発明の一つの側面において、周波数変調指数制御ループは、制御可能な発振器から出力される変調された周波数を測定するよう適合される。制御可能な発振器は、リング発振器又は任意の他の種類の発振器であり得る。本発明は、自励発振（self-oscillating）ＤＣ−ＤＣコンバータにも適用し得る。変調された周波数は種々の手段によって測定され得る。
【００１４】
一実施例において、発振器は、ゼロヒステリシスを備えた自励発振ＤＣ−ＤＣバック・コンバータであり得る。このコンバータは更に、電源入力を備えたコンパレータ、参照電圧を印加し得る非反転入力、フィードバック信号を印加し得る反転入力、及びフィルタネットワークを結合し得る出力を含み得る。フィードバック信号は、フィルタネットワークから得ることができ、コンバータの出力電圧は参照電圧によって決まり得る。
【００１５】
一実施例において、コンパレータは、単一のインバータ擬似リング発振器として用いることができる。コンパレータの高利得は、コンパレータの伝播遅延の２倍の周期での発振を確実にする。コンパレータの出力が反転入力にループされるとき、その結果は、コンパレータの出力の矩形波形となる。コンパレータの非反転入力に印加される電圧は、コンパレータの出力信号に何も影響を与えない。しかし、インダクタ及びコンデンサを備えたフィルタネットワークをコンパレータの出力に接続すること、及びフィルタネットワークからフィードバック信号を得ることは利点となり得る。これは、重畳されたリップルを備えたＤＣ出力であるコンパレータの出力となり得る。ＤＣ出力のレベルは、コンパレータの非反転入力に印加される参照電圧、及びコンパレータ出力に接続される負荷回路の等価直列抵抗を流れるインダクタ電流によりつくられるリップル電圧によって制御され得る。このリップルは、従来のＤＣ−ＤＣコンバータのランプ信号とみなすことができる。従って、コンパレータへの電源入力及び参照電圧に従うよう調整されたコンパレータの出力電圧があれば、提案されるトポロジーはＤＣ−ＤＣバック・コンバータと同等となり得る。便宜上、本明細書において定義するようなコンパレータは、低インピーダンス出力を有していてもよいこと、及び実際の実装ではゲート・ドライバ及び一対の相補パワー・トランジスタを従来のように含むパワーステージを必要とすることを理解されたい。
【００１６】
一実施例において、フィルタネットワークは、コンパレータの出力に接続される第１の端子と、出力コンデンサに接続される第２の端子とを備えた出力インダクタを含み得る。そのためフィードバック信号は、出力インダクタ及び出力コンデンサの相互接続ノートで取得され得る。
【００１７】
発振周波数はその後、コンパレータの伝播遅延、及びフィルタネットワークを介するコンパレータの反転入力へのスイッチノードＳＷ信号（コンパレータの出力）の位相シフト（時間遅延）によって決まり得る。一実施例において、コンバータの伝播遅延は、発振周波数を御するため、コンパレータのバイアス電流を調節することによって制御され得る。発振周波数は、本発明の種々の側面に従って制御ループで有利に御され得る。コンパレータのバイアス電流（そのため変化するコンパレータの伝播遅延）は、動作周波数を調節及び変化させるように変化し得る。
【００１８】
説明したようなコンバータは、「自動生成ランプ」を有し得、これは、インダクタ電流リップルを負荷回路内の等価直列抵抗（ＥＳＲ）で乗算したものである。このランプの大きさが、基板生成された共振に起因するコンバータの出力にフィードバックされる信号の大きさより大きい限り、周波数制御は連続的である。しかし、寄生共振がコンバータの動作周波数の領域にある場合、周波数ロックは安定しない可能性がある。
【００１９】
更なる実施例において、安定周波数制御の範囲は、コンパレータが、コンパレータの出力に接続される２つの異なるフィルタ回路の一つに各々接続される一対の相補補助入力を有する点で、拡大され得る。フィルタ回路はその後、各々、コンパレータの出力と参照端子の間にコンデンサを備えて接続される抵抗直列を有し得る。この実施例において、コンパレータは、ランプを内部で生成し、これを標準的な高速フィードバック信号と合計する。
【００２０】
変調指数はその後、測定された変調された周波数信号の中心周波数からの偏差の絶対値を時間にわたって積分することにより計算され得る。
【００２１】
図１を参照して、変調指数の計算を説明する。図１の線１０は、発振器の時間にわたる候補となる変調された周波数出力を示す。破線１２は発振器の中心周波数を示す。一例として、変調された周波数出力は三角信号の形式で変化する。しかし、他の変形、例えば正弦波信号も可能である。変調された周波数の中心周波数からの最大差又は偏差はΔＦである。変調周波数はＦｍであり、変調時間期間Ｔｍが示されている。
【００２２】
中心周波数からの偏差の絶対値の時間にわたる積分は、例えば、変調時間期間Ｔｍの４分の１の時間セクションにより実現され得る。時間期間Ｔｍの第１の４分の１の間、実際の周波数出力は下記式により得られる。
【数１】
0005851421.tif 000002
時間にわたる積分により下記が得られる。
【数２】
0005851421.tif 000003
変調時間期間Ｔｍの第２の４分の１にわたり積分すること、及び第１の４分の１の間の結果にこれを加算することで、変調時間期間の前半に対し下記が得られる。
【数３】
0005851421.tif 000004
時間期間Ｔｍの後半では結果は下記のようになる。
【数４】
0005851421.tif 000005
その後、フル変調時間期間Ｔｍにわたる中心周波数からの偏差の絶対値は、下記式により得られる。
【数５】
0005851421.tif 000006
実際、これは図１の線影を付した領域に対応する。変調指数がΔＦ／Ｆｃで定義される場合、変調時間期間Ｔｍ及び発振器の中心周波数Ｆｃが既知であるとき、計算されたＲにより変調指数を表すことが可能である。
【数６】
0005851421.tif 000007
【００２３】
そのため、測定された変調された周波数信号の中心周波数から偏差の絶対値の時間にわたる積分により、実際の変調指数を計算することができる。
【００２４】
一実施例において、この電子デバイスは更に周波数変調ユニットを含み、この周波数変調ユニットは、変調時間期間Ｔｍの前半の間、発振器周波数が中心周波数Ｆｃより高く、変調時間期間Ｔｍの後半の間、発振器周波数が中心周波数Ｆｃより低くなるように、変調周波数Ｆｍで発振器中心周波数Ｆｃを周波数変調するための変調信号を制御可能な発振器に出力するように適合される。周波数変調指数制御ループは、制御可能な発振器の出力に接続されるように適合される入力を備え、変調時間期間Ｔｍの前半の間の時間にわたる変調された発振器周波数の積分と、変調時間期間Ｔｍの後半の間の時間にわたる変調された発振器周波数の積分との間の差を計算するよう適合される積分ユニットを更に含む。周波数変調指数制御ループは、積分ユニットの出力に結合され、計算された差を予測値と比較するよう適合され、かつ、計算された差が予測値に合致するように応じて周波数変調ユニットからの変調信号の出力を調節するように適合されるコンパレータユニットを更に含む。
【００２５】
本実施例に従った、変調された発振器周波数は、変調時間期間の前半の間中心周波数より高く、変調時間期間の後半の間発振器周波数が中心周波数より低い。これにより積分が促進される。そのため、時間にわたる積分は、上記で数学的に示したように、常に変調時間期間Ｔｍの前半の間の積分と変調時間期間Ｔｍの後半の間の差となる。これら２つの積分結果をそれぞれ変調時間期間の前半及び後半に対し減算することにより、中心周波数からの偏差の絶対値の時間にわたる積分が容易に得られる。
【００２６】
本発明の更なる側面において、周波数変調ユニットは、コンパレータ信号により調節され得る制御可能な振幅を備えた三角信号を出力する、三角信号発生器である。振幅が大きくなると、変調された周波数の中心周波数からの最大偏差も増大する。
【００２７】
本発明の更なる側面において、積分ユニットは、変調時間期間Ｔｍの前半の間、変調された周波数の周期をカウントアップするように、及び変調時間期間Ｔｍの後半の間、変調された周波数の周期をカウントダウンするように結合されるアップダウンカウンタである。これは、積分ユニットの非常にシンプルな具現化である。変調時間期間の前半の間、変調周波数Ｆｍが中心周波数より高くなり、変調時間期間の後半で発振器周波数が中心周波数より低くなるため、アップダウンカウンタは、常にフル変調時間期間Ｔｍにわたりカウントするときの差となる。好ましくは、この実施例において、アップダウンカウンタは、変調時間期間Ｔｍの開始の度にリセットされ、変調時間期間の各端の実際のカウントをコンパレータユニットに出力する。
【００２８】
本発明の一つの側面において、コンパレータユニットは、計算された差が予測値より小さい第１の信号を、計算された差が予測値に等しいとき第２の信号を、及び計算された差が予測値より大きいとき第３の信号を出力するよう適合されるデジタルコンパレータである。これら３つの異なる信号は、周波数変調ユニットの制御可能な振幅の、それぞれ、増加、不変、又は減少につながる。本発明の更なる実施例において、積分ユニットがアナログ積分器であることが可能であり、コンパレータユニットがアナログコンパレータであることが可能である。
【００２９】
本発明は更に、一定の変調指数を備えた中心周波数Ｆｃを有する非線形の制御可能な発振器を変調周波数Ｆｍで変調する方法を提供する。この方法は、可変振幅を備えた三角ランプ発生器信号を提供すること、変調時間期間Ｔｍの前半の間、発振器周波数が中心周波数より高く、変調時間期間Ｔｍの後半で発振器周波数が中心周波数より低くなるように、三角ランプ発生器信号を用いて非線形の制御可能な発振器を周波数変調することを含む。この方法は更に、制御可能な発振器から出力される変調された発振器周波数を測定することを含む。更なるステップにおいて、測定された変調された発振器周波数が、変調時間期間の前半の間時間にわたって積分されること、及び変調時間期間の後半の間時間にわたって積分されることを含む。変調時間期間の前半の間得られた結果と、変調時間期間の後半の間得られた結果との間の差が計算される。これは、例えば、アップダウンカウンタを用いることによって容易に達成される。計算された差はその後、予測差と比較される。予測差は、所望の変調指数、変調時間期間、及び中心周波数により定められる。本発明による方法の更なるステップにおいて、周波数変調ユニットから出力される三角ランプ発生器信号の振幅は、計算された差が予測差に合致するように応じて調節される。そのため、変調指数は一定に保たれる。
【００３０】
例示の実施例を添付の図面を参照して説明する。
【図面の簡単な説明】
【００３１】
【図１】図１は、変調された周波数の時間にわたる積分を示す周波数時間図である。
【００３２】
【図２】図２は、本発明の原理の例示の実施例に従った電子デバイスを含む発振システムを示すブロック図である。
【００３３】
【図３】図３は、例示の一実施例に従った発振器を示す簡略化した回路図である。
【００３４】
【図４】図４は、変調周期にわたる周波数変動を示す。
【発明を実施するための形態】
【００３５】
図２は発振システム１４を概略的に示す。発振器１６が、発振器周波数が出力される周波数出力１８を有する。発振器１６は、変調信号を受信するよう適合される変調信号入力２０を更に含む、制御可能な発振器である。周波数出力１８は、カウント結果を出力するよう適合されるカウント出力２６を含むデジタルアップダウンカウンタ２４の入力２２に接続される。カウント出力２６は、コンパレータ３０のコンパレータ入力２８に接続される。
【００３６】
コンパレータ３０は、ターゲットカウントを入力するよう適合される第２の入力３２を含む。コンパレータ３０は、カウンタ２４からのカウント出力とターゲットカウントとの比較の結果を表す信号を出力するよう適合されるコンパレータ出力３４を含む。コンパレータ出力３４は、ランプ発生器３８の制御入力３６に接続される。制御入力３６は、ランプ信号の振幅を制御するための制御信号を受信するよう適合される。ランプ発生器３８は更に信号出力４０を含み、信号出力４０からランプ発生器３８により生成されたランプ信号が出力される。発生器信号出力４０は、発振器１６の変調制御入力２０に接続される。ランプ発生器により生成されるランプは変調信号である。
【００３７】
発振システム１４は更に、第１のクロック出力４４を備えたクロックユニット４２を含み、第１のクロック出力４４は、ランプ発生器３８のクロック入力４６に接続され、第２の出力４８は、カウンタ２４のクロック入力５０に接続される。クロックユニット４２は、入力５２でシステム・クロックを受信する。
【００３８】
発振器１６は、中心周波数Ｆｃを備えたヒステレティック／リング発振器型アーキテクチャの発振器であり得る。有利な実施例において、発振器は図３に示すように実装され得る。リング発振器の発振周波数は、そのリング発振器を構築するために用いられるゲートの伝播遅延を変えることによって変えられ得る。入力２０で入力される変調信号は、バイアス電流であり得、そのため、リング発振器の伝播遅延は変化する。図３に示す発振器では、信号２０もバイアス電流であってよい。これは、図３を参照して更に詳細に説明する。
【００３９】
積分ユニットとしてのカウンタ２４、及びコンパレータ３０は、共に周波数変調指数制御ループを形成し、一方、ランプ発生器３８は周波数変調ユニットである。
【００４０】
入力５２の信号は、数ＭＨｚ、例えば６ＭＨｚの周波数の周期的クロック信号であり得る。出力４８及び４４で生成される信号は、より低い周波数、例えば１００ｋＨｚの周期的クロック信号であり得る。ランプ発生器３８は、乗算デジタル・アナログ・コンバータであり得る。
【００４１】
図３は、図２に示した発振器１６として用いることができる自励発振ＤＣ−ＤＣコンバータの簡略化した回路図を示す。ＣＯＭＰは、一対の相補入力と出力とを備えた高利得コンパレータである。このコンパレータの非反転入力に参照電源Ｖｒｅｆが接続される。フィルタネットワークが、主として出力インダクタＬｏｕｔを含み、負荷コンデンサＣｌｏａｄがコンパレータＣＯＭＰの出力に接続される。Ｌｏｕｔ及びＣｌｏａｄは、通常通り、等価直列抵抗Ｒｅｓｒ及び等価直列インダクタンスＬｅｓｌと直列に示されている。Ｌｏｕｔ及びＣｌｏａｄの相互接続ノードは、コンパレータＣＯＭＰの反転入力に接続され、同時にこの回路の電圧出力Ｖｏｕｔである。コンパレータＣＯＭＰは、通常通り電源ＶＤＤ及びＶＳＳを有する。
【００４２】
コンパレータＣＯＭＰの高利得に、コンパレータの伝播遅延に、及びフィルタネットワークによって生じる遅延に起因して、図３に示す構成の発振条件は、典型的な実装において数ＭＨｚであり得る固定周波数で満たされる。
【００４３】
自励発振ＤＣ−ＤＣコンバータの発振周波数は、コンパレータＣＯＭＰのバイアス電流ＩＢＩＡＳで調節され得る。従って、図３の信号２０は、バイアス電流ＩＢＩＡＳを制御するように結合され得る。コンパレータの出力ＳＷは、本発明に従って、発振周波数及び変動を判定するようにカウンタ２４に結合されてもよい。
【００４４】
コンパレータＣＯＭＰの出力の信号はスイッチノードＳＷと呼ばれる。ノードＳＷの信号は矩形波形を有し得る。電圧スイングは、実質的にレールツーレールであり得る。ここに示した例において、参照電圧は例えば、２．８０Ｖであると仮定される。そのため、出力電圧Ｖｏｕｔは、重畳されたリップルを備えた参照電圧のレベルであり得る。このリップルは非常に小さいが、コンパレータＣＯＭＰの反転入力に印加されることにより、それが、従来のコンバータに類似するランプ信号として機能し、それにより、出力電圧Ｖｏｕｔのレベルを調整する。本発明の文脈において、ランプ信号は、これを個別のランプ信号発生器により生成されるランプ信号と区別するため、「自動生成ランプ」と呼ばれる。「自動生成ランプ」の大きさは、リップル電流に等価直列抵抗Ｒｅｓｒを乗算したものである。
【００４５】
発振周波数が制御される必要がある応用例において、コンパレータの伝播遅延が、コンパレータにより供給されるバイアス電流を調節することにより制御され得るという事実から利点が得られる。
【００４６】
発振システム１４のオペレーションを図面を参照して下記のように説明する。
【００４７】
発振器１６は中心周波数Ｆｃで発振する。クロックユニット４２は、クロック出力４４でクロック信号を出力し、このクロック信号を図４において線５４で表す。クロック入力４６でクロック信号５４を受信するランプ発生器３８は、クロック信号５４でクロックされる。そのため、図４に示すランプ信号５６は、クロック信号に従う、即ち、クロック信号５４が正である間増加するランプがあり、クロック信号５４が負である間減少するランプがある、ランプ発生器出力４０で出力される。このランプ信号は三角ランプ信号である。もちろん、この関係は、クロック信号が高であるとき減少するランプ、及びクロック信号が低であるとき増加するランプで入れ替わってもよい。
【００４８】
クロックユニット４２は更に、クロック信号５４に関連して９０度位相がずれているクロック信号５８をクロック出力４８で出力する。図４は、クロック信号５８及びクロック信号５４の関係を示す。クロック信号５８は、カウンタ２４のクロック入力５０へ供給される。例示の実施例において、カウンタ２４は、クロック信号５８が高である間カウントアップし、クロック信号５８が低である間カウントダウンする。クロック信号５４又は５８の１つの時間期間は、１つの変調時間期間に対応する。ランプ信号５６が、信号出力４０で出力され、発振器１６の変調信号入力２０へ供給される。
【００４９】
発振器出力１８で時間にわたって出力される変調された周波数Ｆｍを、図１で線１０として示す。周波数変動は変調制御ランプ信号５６に従う。線１０は無論理想化されており、発振器の非線形挙動のため、振幅、即ち、最大周波数偏差は変化し、ランプ信号に線形的には従わない。
【００５０】
発振器１６の周波数出力に接続される、カウント入力２２を備えたカウンタ２４は、発振器時間期間毎にカウントし、そのため変調された周波数を測定する。クロック信号５８はクロック信号５４に関連して位相シフトされているため、カウントアップ期間は、変調された発振器周波数が中心周波数に等しい、増加するランプの中間の時間Ｔ１で開始する。全カウントアップ期間の間、変調された発振器周波数は中心周波数より大きい。変調時間期間の４分の１後である時間Ｔ２で、クロック信号５４は高から低に変わり、変調信号５６は、減少するランプを開始する。変調された発振器周波数は、中心周波数よりまだ高く、カウンタ２４は、クロック信号５８がまだ高であるとしてまだカウントアップする。
【００５１】
カウントダウン期間は、カウンタ２４をクロックするクロック信号５８が高から低へ変わる時間Ｔ３で開始する。これは、変調された発振器周波数が再び中心周波数に等しくなる、減少するランプの中間である。時間Ｔ３ではクロック信号５４がまだ低であるため、変調信号のランプはまだ減少する。変調時間期間の４分の３後である時間T４で、クロック信号５４は低から高に変わり、ランプ発生器のランプは再び増加し始める。しかし、カウンタ２４はクロック信号５８がまだ低であるとしてまだカウントダウンする。時間T５でフル変調周期が終了し、クロック信号５８が高になりカウントダウン期間が止まる。全カウントダウン期間の間、変調された発振器周波数は中心周波数より低い。
【００５２】
時間Ｔ５で、即ち、フル変調周期の後、カウンタ２４はリセットされ、カウント出力２６でカウント結果をコンパレータ３０に出力する。カウントアップ位相の間、変調された発振器周波数は常に中心周波数より高く、カウントダウン位相の間、変調された発振器周波数は常に中心周波数より小さいため、常に正の結果となり得る。カウントアップすることは、変調時間期間Ｔｍの前半の間の時間にわたる変調された発振器周波数の積分に対応し、カウントダウン位相の間変調された発振器周波数は、変調時間期間Ｔｍの後半の間、時間にわたって積分される。そのためカウント結果は、変調時間期間Ｔｍの前半の間の時間にわたる変調された発振器周波数の積分と、変調時間期間Ｔｍの後半の積分の間時間にわたる変調された発振器周波数の積分の間の差である。
【００５３】
カウンタ出力２６で出力される差Ｒは、変調指数ＭＩに及び発振器中心周波数と変調周波数の比に依存する。Ｒに対して式１０を解くことにより、下記式が得られる。
【数７】
0005851421.tif 000008
発振器の中心周波数Ｆｃと変調周波数Ｆｍの差の比Ｎが６４であると仮定すると、Ｎ＝Ｆｃ／Ｆｍ＝６４となり、Ｔｍ＝１／Ｆｍ、及び変調指数ＭＩ＝０．１の場合、その結果又はカウンタ出力の予測差は、Ｒ＝（６４×０．１）／２＝３．２となり得る。
【００５４】
この予測差は、入力３２でコンパレータ３０に入力される。この差は、所望の変調指数に及び中心周波数と変調周波数の比に依存する。これは整数であり得、或いはカウントすることが幾つかの時間期間にわたって実現され得、その結果がコンパレータ３２に入力される前に平均化されてもよい。
【００５５】
コンパレータは、出力３４で３つの異なる信号を出力するよう適合される。 好ましい実施例において、コンパレータ３０はデジタルコンパレータである。第１の信号は、計算された差が予測値より小さいことを示し、第２の信号は、計算された差が予測値に等しいことを示し、第３の信号は、計算された差が予測値より大きいことを示す。コンパレータ出力信号は、ランプ発生器３８の制御入力３６に入力される。計算された差が予測値より小さいことを示す第１のコンパレータ信号は、図４に点線６０で示すようなランプ信号の振幅の増加につながる。第２の信号は不変につながり、第３のコンパレータ信号はランプ信号の振幅の低減につながる。
【００５６】
変化したランプ信号は、発振器周波数の変化に、及びそのため変調指数の変化につながり得る。このように、発振システム１４は周波数変調指数制御を実現する。
【００５７】
本発明をデジタル実装に対して説明してきたが、アナログ実装も可能である。
【００５８】
当業者であれば、他の多くの実施例及び変形が特許請求の範囲に包含されること、及び簡潔さ或いは平易さのため、特徴又は工程は、例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明したが、説明した一つ又は複数の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることが理解されるであろう。
【図１】
0005851421.tif 000009
【図２】
0005851421.tif 000010
【図３】
0005851421.tif 000011
【図４】
0005851421.tif 000012