(57)【特許請求の範囲】
【請求項１】
絶縁基板の上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線の上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上に第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を形成する段階と、
前記第２金属膜の上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階と、
前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜をエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、
前記第２金属パターンにＳＦ６気体またはＳＦ６とＨｅの混合気体で前処理する段階と、
前記感光膜パターンをマスクとして前記第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして非晶質シリコンパターン及び半導体を形成する段階と、
前記感光膜パターンの第１部分を除去する段階と、
前記第２部分をマスクとして前記第２金属パターンをウェットエッチングしてデータ線配線用上部膜を形成する段階と、
前記第２部分をマスクとして前記第１金属パターン及び非晶質シリコンパターンをエッチングして、データ配線用下部膜及びオーミックコンタクト部材を形成する段階と、
前記第２部分を除去した後、前記データ配線用上部膜の上にコンタクトホールを含む保護膜を形成する段階と、
前記保護膜の上に前記コンタクトホールを通じて前記データ配線用上部膜と接続する画素電極を形成する段階と、
が順に実施される薄膜トランジスタ表示板の製造方法。
【請求項２】
前記第１金属膜はチタニウムで形成し、
前記第２金属膜は銅で形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記感光膜パターンの第１部分を除去する段階において、
ＳＦ６とＯ２の混合気体を用いる、請求項１〜２のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記混合気体は、ＳＦ６：Ｏ２が１：２０以上である、請求項３に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記ウェットエッチング時にアンダーカットを形成する、請求項１〜４のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記前処理は１０秒間行う、請求項１〜５のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
前記下部膜及びオーミックコンタクト部材を形成する段階はドライエッチングによって形成する、請求項１〜６のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記データ配線用上部膜と前記データ配線用下部膜は、ソース電極を有するデータ線、及びソース電極と対向するドレイン電極を形成し、
前記第１部分は、前記ソース電極と前記ドレイン電極との間のチャネル部と対応する位置に配置される、請求項１〜７のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
絶縁基板の上にゲート電極を含むゲート線を形成する段階と、
前記ゲート線の上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上に第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を形成する段階と、
前記第２金属膜の上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階と、
前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜をエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、
前記第１部分を除去する段階と、
前記第２部分をマスクとして前記第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン及び半導体を形成する段階と、
前記基板をＯ２とＨｅの混合気体で洗浄する段階と、
前記第２部分をマスクとして前記第２金属パターンをウェットエッチングしてデータ線配線用上部膜を形成する段階と、
前記第２部分をマスクとして前記第１金属パターン及び非晶質シリコンパターンをエッチングして、データ配線用下部膜及びオーミックコンタクト部材を形成する段階と、
前記第２部分を除去した後、前記データ配線用上部膜上にコンタクトホールを含む保護膜を形成する段階と、
前記保護膜の上に前記コンタクトホールを通じて前記データ配線用上部膜と接続する画素電極を形成する段階と、
が順に実施される薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記第１金属膜はチタニウムで形成し、
前記第２金属膜は銅で形成する、請求項９に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記第２金属パターン及び前記第１金属パターンを形成する段階後、
前記第２金属パターンをＳＦ６気体またはＳＦ６とＨｅの混合気体で前処理する段階をさらに含む、請求項９〜１０のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記洗浄段階は、Ｏ２を５００ｓｃｃｍ〜１５、０００ｓｃｃｍの範囲で注入し、Ｈｅは１０００ｓｃｃｍで注入する、請求項９〜１１のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記ウェットエッチング時にアンダーカットを形成する、請求項９〜１２のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
前記下部膜及びオーミックコンタクト部材を形成する段階はドライエッチングによって形成する、請求項９〜１３のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記データ配線用上部膜と前記データ配線用下部膜は、ソース電極を有するデータ線、及びソース電極と対向するドレイン電極を形成し、
前記第１部分は、前記ソース電極と前記ドレイン電極との間のチャネル部と対応する位置に配置される、請求項９〜１４のいずれかに記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板の製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、液晶表示装置や有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ）などの平板表示装置において、各画素を独立的に駆動するためのスイッチング素子として使用される。薄膜トランジスタを含む薄膜トランジスタ表示板は、薄膜トランジスタと、これに接続されている画素電極以外にも、薄膜トランジスタに走査信号を伝達するゲート線と、データ信号を伝達するデータ線などの複数の信号線を含む。
【０００３】
このような薄膜トランジスタ表示板が含まれる表示装置の面積が段々大型化される傾向によって、信号線の長さが次第に長くなり、そのために低い抵抗を有する材料で信号線を形成する必要がある。したがって、このような問題点を克服するために、低い抵抗を有する銅（Ｃｕ）を使用する。
【０００４】
しかし、銅は、薄膜トランジスタを保護する保護膜にコンタクトホールを形成するか、または感光膜パターンをアッシングするなどの工程で露出する場合、これらと反応したり酸素と反応して不純物を形成する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような不純物は、以降の工程において、エッチングを阻害するか、または他の金属層と接触して短絡などの不良を起こす問題点がある。
【０００６】
そこで、本発明の目的は、エッチング工程時に銅の露出によって不純物が発生することを最小化できる薄膜トランジスタ表示板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、絶縁基板の上にゲート電極を含むゲート線を形成する段階と、ゲート線の上にゲート絶縁膜を形成する段階と、ゲート絶縁膜の上に第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を形成する段階と、第２金属膜の上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階と、感光膜パターンをマスクとして前記第２金属膜及び第１金属膜をエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、第１金属パターンにＳＦ６気体またはＳＦ６とＨｅの混合気体で前処理する段階と、感光膜をマスクとして前記第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン及び半導体を形成する段階と、感光膜パターンの第１部分を除去する段階と、第２部分をマスクとして前記第２金属パターンをウェットエッチングしてデータ線配線用上部膜を形成する段階と、第２部分をマスクとして前記第１金属パターン及び非晶質シリコン膜をエッチングして、データ配線用下部膜及びオーミックコンタクト部材を形成する段階と、第２部分を除去した後に前記データ配線用上部膜上にコンタクトホールを含む保護膜を形成する段階、保護膜の上に前記コンタクトホールを通じて前記データ配線用上部膜と接続する画素電極を形成する段階とを含む。
【０００８】
前記前処理は１０秒間行える。
【０００９】
前記第１部分を除去する段階において、ＳＦ６とＯ２の混合気体を用い、混合気体はＳＦ６：Ｏ２を１：２０以上とすることができる。
【００１０】
前記データ配線用上部膜と前記データ配線用下部膜は、ソース電極を有するデータ線、及びソース電極と対向するドレイン電極を形成し、第１部分は前記ソース電極と前記ドレイン電極との間のチャネル部と対応する位置に配置することができる。
【００１１】
前記第１金属膜はチタニウムで形成し、第２金属膜は銅で形成することができる。
【００１２】
前記ウェットエッチング時にアンダーカットを形成することができる。
【００１３】
前記下部膜及びオーミックコンタクト部材を形成する段階はドライエッチングによって形成することができる。
【００１４】
上記課題を達成するための他の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を含むゲート線を形成する段階と、ゲート線の上にゲート絶縁膜を形成する段階と、ゲート絶縁膜の上に第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を形成する段階と、第２金属膜の上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階と、感光膜パターンをマスクとして前記第２金属膜及び第１金属膜をエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、感光膜をマスクとして前記第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン及び半導体を形成する段階と、感光膜パターンの第１部分を除去する段階と、第２部分をマスクとして前記第２金属パターンをウェットエッチングしてデータ線配線用上部膜を形成する段階と、第２部分をマスクとして前記第１金属パターン及び非晶質シリコン膜をエッチングして、データ配線用下部膜及びオーミックコンタクト部材を形成する段階と、第２部分を除去した後、前記データ配線用上部膜上にコンタクトホールを含む保護膜を形成する段階と、保護膜の上に前記コンタクトホールを通じて前記データ配線用上部膜と接続する画素電極を形成する段階とを含み、第１部分を除去する段階はＳＦ６とＯ２の混合気体を用いる。
【００１５】
前記混合気体は、ＳＦ６：Ｏ２を１：２０以上とすることができる。
【００１６】
前記データ配線用上部膜と前記データ配線用下部膜は、ソース電極を有するデータ線、及びソース電極と対向するドレイン電極を形成し、第１部分は前記ソース電極と前記ドレイン電極との間のチャネル部と対応する位置に配置することができる。
【００１７】
前記第１金属膜はチタニウムで形成し、第２金属膜は銅で形成することができる。
【００１８】
前記ウェットエッチング時にアンダーカットを形成することができる。
【００１９】
前記下部膜及びオーミックコンタクト部材を形成する段階はドライエッチングによって形成することができる。
【００２０】
上記課題を達成するための他の薄膜トランジスタの製造方法は、絶縁基板上にゲート電極を含むゲート線を形成する段階と、ゲート線の上にゲート絶縁膜を形成する段階と、ゲート絶縁膜の上に第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を形成する段階と、第２金属膜の上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階と、感光膜パターンをマスクとして前記第２金属膜及び第１金属膜をエッチングして、第２金属パターン及び第１金属パターンを形成する段階と、第１部分を除去する段階と、第２部分をマスクとして前記第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン及び半導体を形成する段階と、基板をＯ２とＨｅの混合気体で洗浄する段階と、第２部分をマスクとして前記第２金属パターンをウェットエッチングしてデータ線配線用上部膜を形成する段階と、第２部分をマスクとして前記第１金属パターン及び非晶質シリコン膜をエッチングして、データ配線用下部膜及びオーミックコンタクト部材を形成する段階と、第２部分を除去した後、前記データ配線用上部膜上にコンタクトホールを含む保護膜を形成する段階と、保護膜の上に前記コンタクトホールを通じて前記データ配線用上部膜と接続する画素電極を形成する段階とを含む。
【００２１】
前記洗浄する段階は、Ｏ２を５００ｓｃｃｍ〜１５、０００ｓｃｃｍの範囲で注入し、Ｈｅは１０００ｓｃｃｍで注入することができる。
【００２２】
前記第１金属パターンを形成する段階後、第１金属パターンをＳＦ６気体またはＳＦ６とＨｅの混合気体で前処理する段階をさらに含むことができる。
【００２３】
前記データ配線用上部膜と前記データ配線用下部膜は、ソース電極を有するデータ線、及びソース電極と対向するドレイン電極を形成し、第１部分は前記ソース電極と前記ドレイン電極との間のチャネル部と対応する位置に配置することができる。
【００２４】
前記第１金属膜はチタニウムで形成し、第２金属膜は銅で形成することができる。
【００２５】
前記ウェットエッチング時にアンダーカットを形成することができる。
【００２６】
前記下部膜及びオーミックコンタクト部材を形成する段階はドライエッチングによって形成することができる。
【発明の効果】
【００２７】
本発明のように前処理または後処理を実施すれば、銅配線を形成する時に不純物の生成を最小化でき、不純物によって後続するエッチング工程で不良が発生することを最小化できる。したがって、高品質の薄膜トランジスタ表示板を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図２】本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図３】本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図４】本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図５】本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図６】従来技術による前処理後のチャネル部の写真である。
【図７】本発明の実施形態による前処理後のチャネル部の写真である。
【図８】本発明の実施形態による前処理後のチャネル部の写真である。
【図９】従来技術による後処理工程後のチャネル部の写真である。
【図１０】本発明の実施形態による後処理工程後のチャネル部の写真である。
【図１１】本発明は他の実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図１２】本発明は他の実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図１３】本発明は他の実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図１４】本発明は他の実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【図１５】本発明の実施形態による混合気体を利用して後処理した後のチャネル部の写真である。
【図１６】本発明の一実施形態に係る液晶表示装置の配置図である。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図１８】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図１９】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図２０】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図２１】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図２２】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【図２３】本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【発明を実施するための形態】
【００２９】
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
【００３０】
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるという場合、これは他の部分の“すぐ上”にある場合だけでなく、その中間にまた他の部分がある場合も含む。一方、ある部分が他の部分の“すぐ上”にあるという場合には、中間に他の部分がないことを意味する。
【００３１】
図１乃至図５は、本発明の一実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【００３２】
図１に示したように、ゲート電極１２４が形成されている基板１１０の上に、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、第２非晶質シリコン膜１６０、第１金属膜、及び第２金属膜を積層する。第２非晶質シリコン膜１６０には導電型不純物がドーピングされており、第１金属膜はチタニウムで形成し、第２金属膜は銅で形成することができる。
【００３３】
次に、第２金属膜の上に感光膜を塗布した後、露光及び現像して、厚さが異なる感光膜パターン５２、５４を形成する。感光膜パターン５２、５４は、チャネルが形成される部分のゲート絶縁膜１４０、第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜をチャネル部分（Ａ）とし、ソース電極及びドレイン電極が形成される部分のゲート絶縁膜１４０、第１非晶質シリコン膜、第２非晶質シリコン膜、第１金属膜、及び第２金属膜を配線部分（Ｂ）とし、配線部分（Ｂ）及びチャネル部分（Ａ）を除いた領域をその他の部分（Ｃ）とする。
【００３４】
感光膜パターン５２、５４のうちの配線部分（Ｂ）に位置した感光膜５２は、チャネル部分（Ａ）に位置した感光膜５４より厚く形成し、その他の部分（Ｃ）の感光膜は全て除去する。この時、配線部分（Ｂ）に位置した感光膜５２の厚さと、チャネル部分（Ａ）に位置した感光膜５４の厚さとの比は、後述するエッチング工程における工程条件によって異なるようにしなければならず、チャネル部分（Ａ）の感光膜５４の厚さを第１配線部分の感光膜５２の厚さの１／２以下とするのが好ましい。
【００３５】
このように、位置によって感光膜の厚さを異なって形成する方法は多様であるが、露光マスクに、透明領域（ｔｒａｎｓｐａｒｅｎｔ  ａｒｅａ）と遮光領域（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ａｒｅａ）だけでなく、半透明領域（ｓｅｍｉ-ｔｒａｎｓｐａｒｅｎｔａｒｅａ）を設けるのがその例である。半透光領域には、スリット（ｓｌｉｔ）パターン、格子パターン（ｌａｔｔｉｃｅ  ｐａｔｔｅｒｎ）、または透過率が中間であるかまたは厚さが中間である薄膜が具備される。スリットパターンを使用する時には、スリットの幅やスリット間の間隔が、写真工程に使用する露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。他の例としては、リフロー（ｒｅｆｌｏｗ）の可能な感光膜を使用することである。即ち、透明領域と遮光領域だけを有する通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて、感光膜が残留しない領域に流れるようにすることにより、薄い部分を形成する。
【００３６】
以降、感光膜パターン５２、５４をマスクとしてその他の領域（Ｃ）の第２金属膜及び第１金属膜をエッチングして、第２金属パターン１７４ｂ及び第１金属パターン１７４ａを形成する。
【００３７】
エッチングはウェットエッチングで行って、感光膜パターンの下にアンダーカットが形成できる。
【００３８】
次に、露出した第２金属パターン１７４ｂの側壁が腐食することを防止するために第１前処理を実施する。第１前処理は、図１の基板を前処理用気体雰囲気に露出させることであり、前処理用気体としては、ＳＦ６気体またはＳＦ６とＨｅの混合気体を使用する。この時、前処理は約１０秒程度進行する。
【００３９】
本願発明のように、ＳＦ６とＨｅを含む前処理用気体を用いると、感光膜パターン５２、５４に影響を与えないので、感光膜パターンの幅や厚さが減少しない。
【００４０】
したがって、感光膜パターンの厚さの薄い部分５４が、前処理用エッチング気体により除去されて下部の第２金属パターンが露出することがないので、第２金属パターンが以降の工程時に使用する気体と反応して不純物を発生させない。
【００４１】
次に、図２に示したように、感光膜パターン５２、５４をマスクとしてその他の領域（Ｃ）の第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン１６４及び半導体１５４を形成する。この時、エッチングはドライエッチングで行う。
【００４２】
次に、図３に示したように、エッチバック（ｅｔｃｈｂａｃｋ）によってチャネル部分の感光膜パターンを除去する。この時、他の部分の感光膜パターン５２も一部除去されて感光膜パターン５２の厚さ及び幅が減少する。
【００４３】
以降、エッチバック時に発生した不純物によってチャネル部分が汚染するのを防止するために後処理工程を実施する。このような不純物は、後続工程時にエッチングを阻害して所望のパターンにエッチングされないようにする恐れがある。しかし、本発明の実施形態のように、後処理工程で不純物を除去することにより、後続工程のエッチング不良を最小化できる。
【００４４】
後処理工程は、図１の基板を後処理用気体雰囲気に露出させることであり、後処理用気体としてはＳＦ６とＯ２の混合気体を用い、ＳＦ６とＯ２の比率は１：２０以上であるのが好ましい。
【００４５】
次に、図４に示したように、感光膜パターンをマスクとして第２金属パターン１７４ｂをウェットエッチングして、配線の上部膜１７３ｂ、１７５ｂを形成する。
【００４６】
以降、第１前処理と同様の方法で第２前処理を実施する。第２前処理は必要によって省略可能である。
【００４７】
次に、図５に示したように、感光膜パターン５２をマスクとして第１金属パターン１７４ａ及び非晶質シリコンパターン１６４をエッチングして、配線の下部膜１７３ａ、１７５ａ及びオーミックコンタクト部材１６３、１６５を形成する。
【００４８】
図６は、従来技術による前処理後のチャネル部の写真であり、図７及び図８は、本発明の実施形態による前処理後のチャネル部の写真である。
【００４９】
図６に示したように、従来技術によって前処理を実施すれば、ソース電極１７３とドレイン電極１７５との間のチャネル部１５４に、黒色で視認される不純物が形成されることが確認できる。これは、従来技術による前処理時にチャネル部１５４の感光膜パターンが除去されて下部の金属パターンが露出し、露出した下部金属パターンが腐食して発生したものである。
【００５０】
しかし、図７及び図８に示したように、本発明の実施形態と同様の方法で前処理を実施する場合、ソース電極１７３とドレイン電極１７５との間のチャネル部１５４に、従来技術の図６で視認されたような不純物がほとんど残っていないことが確認できる。即ち、本発明の実施形態による前処理工程は、感光膜パターンに影響を与えないので、感光膜パターンが除去されて下部の金属パターンが露出することがないためである。また、図７はＳＦ６とＨｅの比率が１：５であるが、図８に示したように、Ｈｅの比率を１：１０に増加させる場合、不純物が図７でよりさらに多く除去されたことが確認できる。
【００５１】
図９は、従来技術による後処理工程後のチャネル部の写真であり、図１０は、本発明の実施形態による後処理工程後のチャネル部の写真である。従来技術による後処理工程はＳＦ６とＯ２が４０ｓｃｃｍ：８０００ｓｃｃｍであり、本発明による後処理工程はＳＦ６とＯ２が４００ｓｃｃｍ：８０００ｓｃｃｍの比率で、ＳＦ６の比率が増加した。
【００５２】
図９に示したように、従来技術による後処理工程を実施すれば、チャネル部の不純物が完全に除去されなくて、エッチングされない第２非晶質シリコン膜が存在することが確認できる。図９では、ソース電極１７３とドレイン電極１７５との間のチャネル部１５４に不純物が残っているため、灰色の色が図１０に比較して濃くなっており、ソース電極１７３とドレイン電極１７５の幅が図１０に比較して狭く、また、輪郭が明確ではない。
【００５３】
しかし、図１０に示したように、本発明の実施形態による後処理工程を実施すれば、チャネル部１５４の不純物が完全に除去されて、第２非晶質シリコン膜が完全に除去されることが確認できる。
【００５４】
図１１〜図１４は、本発明は他の実施形態に係る薄膜トランジスタの製造方法を順次に示した断面図である。
【００５５】
最初に、図１に示したように、ゲート電極１２４を含む基板１１０の上に、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、第２非晶質シリコン膜１６０、第１金属膜、及び第２金属膜を積層する。
【００５６】
そして、第２金属膜の上に感光膜を塗布した後、露光及び現像して、厚さの異なる感光膜パターン５２、５４を形成する。感光膜パターン５２、５４をマスクとしてその他の領域（Ｃ）の第２金属膜及び第１金属膜をエッチングして、第２金属パターン１７４ｂ及び第１金属パターン１７４ａを形成する。
【００５７】
エッチングはウェットエッチングで行って、感光膜パターンの下にアンダーカットが形成できる。
【００５８】
次に、露出した第２金属パターン１７４ｂの側壁が腐食することを防止するために前処理を実施する。前処理は図１の実施形態と同様の方法で行う。
【００５９】
次に、図１１に示したように、エッチバックによってチャネル部分の感光膜パターンを除去する。この時、他の部分の感光膜パターン５２も一部除去されて、感光膜パターンの厚さ及び幅が減少する。
【００６０】
次に、図１２に示したように、感光膜パターン５２をマスクとして第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン１６４及び半導体１５４を形成する。
【００６１】
第１実施形態とは異なって、エッチバックを実施した後、幅が減少した感光膜パターンを利用してエッチングすることにより、第１金属パターンの境界線の外に半導体が突出することを減少させることができる。図３に示したように、エッチバックの前に非晶質シリコン膜をエッチングすれば、ウェットエッチングによって感光膜パターン５２の下にアンダーカットが形成され、アンダーカットの幅分だけ感光膜パターン５２の幅が第１金属パターンの幅より大きい。したがって、これをマスクとして非晶質シリコン膜をエッチングする場合、第１金属パターンの境界線の外に半導体が突出し得、これは光漏れなどによる漏洩電流を発生させる。
【００６２】
しかし、図１２に示したように、エッチバックを実施した後、幅が減少した感光膜パターンをマスクとしてエッチングする場合、第１金属パターン１７４ａと感光膜パターン５２の幅の差が減少し、これをマスクとして非晶質シリコン膜をエッチングする場合、第１金属パターン１７４ａの境界線の外に半導体が突出することを減少させることができる。
【００６３】
以降、後処理を実施して、エッチバック及び非晶質シリコン膜をエッチングする時に発生した不純物を除去する。
【００６４】
後処理工程はＯ２とＨｅの混合気体で実施できる。後処理工程は約１０秒程度実施する。この時、Ｏ２は５００ｓｃｃｍ〜１５、０００ｓｃｃｍの範囲で注入し、Ｈｅは約１０００ｓｃｃｍで注入する。
【００６５】
次に、図１３に示したように、感光膜パターン５２をマスクとして第２金属パターン１７４ｂをウェットエッチングして、配線の上部膜１７３ｂ、１７５ｂを形成する。
【００６６】
次に、図１４に示したように、感光膜パターン５２をマスクとして第１金属パターン１７４ａ及び非晶質シリコンパターン１６４をドライエッチングして、配線の下部膜１７３ａ、１７５ａとオーミックコンタクト部材１６３、１６５を形成する。
【００６７】
図１５は、本発明の実施形態による混合気体を利用して後処理した後のチャネル部の写真である。図１５では、上から３つの結果では、Ｈｅを１０００ｓｃｃｍとし、それぞれＯ２の量を０ｓｃｃｍ、３００ｓｃｃｍ、６００ｓｃｃｍとしている。また、一番下の結果では、Ｈｅを０ｓｃｃｍとし、Ｏ２を１０００ｓｃｃｍとしている。
【００６８】
図１５に示したように、Ｈｅは１０００ｓｃｃｍに一定に維持した後、Ｏ２の量を０ｓｃｃｍ、３００ｓｃｃｍ、６００ｓｃｃｍに増加させると、Ｏ２が５００ｓｃｃｍ以上に注入される場合、チャネル部１５４の不純物が除去されたことが確認できる。なお、図１５の結果では、単一層ではなく複数層で形成され、層がテーパ形状を有する構成が示されている。そのため、２つのラインにより輪郭が視認できる方が不純物の残留が少なくテーパが明確に形成されていることとなる。
【００６９】
また、Ｈｅを注入せずに、Ｏ２だけを１０００ｓｃｃｍに注入する場合には、不純物が残留することが確認できる。
【００７０】
以下、図１乃至図５の薄膜トランジスタを形成する方法を利用して薄膜トランジスタ表示板を形成する方法について、図１６〜図２３を参照して具体的に説明する。
【００７１】
図１６は、本発明の一実施形態に係る液晶表示装置の配置図であり、図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【００７２】
図１６及び図１７を参照すると、本発明の一実施形態に係る液晶表示装置は、互いに対向する下部表示板１００と上部表示板２００、及びこれら二つの表示板１００、２００の間に挿入されている液晶層３を含む。
【００７３】
まず、下部表示板１００について説明する。
【００７４】
絶縁基板１１０の上に、複数のゲート線（ｇａｔｅ  ｌｉｎｅ）１２１、及び複数の維持電極線（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ  ｌｉｎｅ）１３１、１３５が形成されている。
【００７５】
ゲート線１２１は、ゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１は、上に突出した複数の第１ゲート電極（ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）１２４ａと第２ゲート電極１２４ｂ、及び下に突出した突出部１２２を含む。
【００７６】
維持電極線１３１、１３５は、ゲート線１２１と実質的に平行に延びた幹線（ｓｔｅｍ）１３１、及び環状の維持電極（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ）１３５を含む。維持電極１３５の一部分は幅が拡張されており、維持電極線１３１、１３５の形状及び配置は種々の形態に変形できる。
【００７７】
ゲート線１２１及び維持電極線１３１、１３５の上にはゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されており、ゲート絶縁膜１４０の上には非晶質または結晶質ケイ素などからなる複数の半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂが形成されている。
【００７８】
半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂの上にはそれぞれ複数対のオーミックコンタクト部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが形成されており、オーミックコンタクト部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂは、シリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成することができる。
【００７９】
オーミックコンタクト部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０の上には、複数対のデータ線（ｄａｔａ  ｌｉｎｅ）１７１ａ、１７１ｂ、複数対の第１ドレイン電極１７５ａ及び第２ドレイン電極（ｄｒａｉｎ  ｅｌｅｃｔｒｏｄｅ）１７５ｂが形成されている。
【００８０】
データ線１７１ａ、１７１ｂ、第１ドレイン電極１７５ａ、及び第２ドレイン電極１７５ｂは、下部膜１７１ａａ、１７１ｂａ、１７３ａａ、１７３ｂａ、１７５ａａ、１７５ｂａと上部膜１７１ａｂ、１７１ｂｂ、１７３ａｂ、１７３ｂｂ、１７５ａｂ、１７５ｂｂが二重膜に形成される。下部膜はチタニウムからなり、上部膜は銅で形成することができる。
【００８１】
データ線１７１ａ、１７１ｂは、データ信号を伝達し、主に縦方向に延びてゲート線１２１及び維持電極線の幹線１３１と交差する。データ線１７１ａ、１７１ｂは、第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂに向かって延び、Ｕ字状に曲がった第１ソース電極１７３ａ及び第２ソース電極（ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３ｂを含み、第１ソース電極１７３ａ及び第２ソース電極１７３ｂは、それぞれ第１ゲート電極１２４ａ及び第２ゲート電極１２４ｂを中心として、それぞれ第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂと対向する。
【００８２】
第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂは、それぞれ第１ソース電極１７３ａ及び第２ソース電極１７３ｂによって一部が囲まれた一端から上に延びており、反対側の一端は他の層との接続のために面積を広くすることができる。
【００８３】
しかし、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂをはじめとするデータ線１７１ａ、１７１ｂの形状及び配置は種々の形態に変形できる。
【００８４】
第１ゲート電極１２４ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａは、第１半導体１５４ａと共にそれぞれ第１薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）（Ｑａ）を形成し、第２ゲート電極１２４ａ、１２４ｂ、第２ソース電極１７３ｂ、及び第２ドレイン電極１７５ｂは、第２半導体１５４ｂと共にそれぞれ第２薄膜トランジスタ（Ｑｂ）を形成する。
【００８５】
第１薄膜トランジスタ（Ｑａ）及び第２薄膜トランジスタ（Ｑｂ）のチャネル（ｃｈａｎｎｅｌ）は、それぞれ第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間の第１半導体１５４ａ、及び第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間の第２半導体１５４ｂに形成される。
【００８６】
オーミックコンタクト部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂは、その下部の半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂと、その上のデータ線１７１ａ、１７１ｂ及びドレイン電極１７５ａ、１７５ｂとの間にだけ存在し、これらの間の接触抵抗を低くする。半導体１５４ａ、１５４ｂには、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂとの間をはじめとして、データ線１７１ａ、１７１ｂ及びドレイン電極１７５ａ、１７５ｂによって覆われずに、露出した部分がある。
【００８７】
データ線１７１ａ、１７１ｂ、ドレイン電極１７５ａ、１７５ｂ、及び露出した半導体１５４ａ、１５４ｂ部分の上には、窒化ケイ素または酸化ケイ素などからなる下部保護膜１８０ｐが形成されている。
【００８８】
下部保護膜１８０ｐの上にはカラーフィルタ２３０が形成されており、カラーフィルタ２３０は画素の長さ方向に沿って長く形成されている。カラーフィルタ２３０はフォトエッチング工程を利用するか、またはインクジェット印刷方法を利用して形成することができ、インクジェット印刷方法によって形成する場合、カラーフィルタを封ずるための隔壁などをさらに形成することができる。
【００８９】
カラーフィルタ２３０が形成されない領域には、光漏れを遮断する遮光部材（ｌｉｇｈｔ  ｂｌｏｃｋｉｎｇ  ｍｅｍｂｅｒ）２２０が形成されている。遮光部材２２０は、データ線１７１ａ、１７１ｂに沿って形成されており、薄膜トランジスタと対応する部分を含む。本発明の実施形態においては、ゲート線１２１と重畳する遮光部材を形成しなかったが、ゲート線１２１と対応する遮光部材をさらに形成することができる。また、本発明の実施形態においては、遮光部材を上部基板に形成したが、下部基板に形成することも可能である。
【００９０】
遮光部材２２０及びカラーフィルタ２３０の上には上部保護膜１８０ｑが形成されている。上部保護膜１８０ｑは無機絶縁物または有機絶縁物などからなり、表面を平坦に形成することができる。無機絶縁物の例としては、窒化ケイ素と酸化ケイ素が挙げられる。有機絶縁物は、感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有することができ、その誘電定数（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）は約４．０以下であるのが好ましい。上部保護膜１８０ｑの上には複数の画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）１９１が形成されている。
【００９１】
各画素電極１９１は、間隙９５を間に置いて互いに分離されている第１副画素電極１９１ａ及び第２副画素電極１９１ｂを含む。間隙９５は、維持電極１３５と重畳して、間隙９５による光漏れを防止する。間隙９５は、テクスチャーの形態によって曲がることができ、曲がた部分によって二つの副画素電極１９１ａ、１９１ｂは間隙９５を間に置いて上、下部が噛み合った形態を有する。
【００９２】
第１副画素電極１９１ａは、略四角形状に下部角が第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂの境界線に沿って凹状に形成されている。
【００９３】
第１副画素電極１９１ａは第１ドレイン電極１７５ａに向かって突出した突出部１９５ａを含み、突出部１９５ａはコンタクトホール１８５ａ通じて第１ドレイン電極１７５ａと物理的、電気的に接続されている。
【００９４】
第２副画素電極１９１ｂはデータ線１７１ａ、１７１ｂに沿って延びた一対の枝１９６を含む。枝１９６は、第１副画素電極１９１ａとデータ線１７１ａ、１７１ｂとの間に位置し、第１副画素電極１９１ａの下端で接続部１９７に接続される。したがって、第１副画素電極１９１ｂは、第２副画素電極１９１ｂ、枝１９６、及び接続部１９７によって囲まれている。第２副画素電極１９１ｂの２つの枝のうちの一つは突出部１９５ｂを含み、突出部１９５ｂはコンタクトホール１８５ｂを通じて第２ドレイン電極１７５ｂと物理的、電気的に接続されている。
【００９５】
第２副画素電極１９１ｂが占める面積は、第１副画素電極１９１ａが占める面積より大きくてもよく、この時、第２副画素電極１９１ｂは第１副画素電極１９１ａの面積より１．０倍から２．２倍程度大きく形成することができる。
【００９６】
第２副画素電極１９１ｂの上部境界線は、前段ゲート線の突出部１２２と重畳する。
【００９７】
画素電極１９１の上には配向膜１１が形成されている。
【００９８】
次に、上部表示板２００について説明する。
【００９９】
上部表示板２００は、透明な絶縁基板２１０の上には共通電極２７０が全面に形成されており、共通電極２７０の上に配向膜２１が形成されている。
【０１００】
以下、図１６及び図１７に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図１８〜図２３を参照して詳細に説明する。
【０１０１】
図１８〜図２３は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。
【０１０２】
図１８に示したように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に金属膜を形成した後、パターニングして、ゲート電極１２４ａ、１２４ｂを有するゲート線を形成する。
【０１０３】
図１９に示したように、ゲート電極１２４ａ、１２４ｂを有するゲート線の上に、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、第２非晶質シリコン膜１６０、第１金属膜、及び第２金属膜を積層する。第２非晶質シリコン膜１６０には導電型不純物がドーピングされており、第１金属膜はチタニウムで形成し、第２金属膜は銅で形成することができる。
【０１０４】
次に、第２金属膜の上に感光膜を塗布した後、露光及び現像して、厚さの異なる感光膜パターン５２、５４を形成する。
【０１０５】
次に、感光膜パターン５２、５４をマスクとしてその他の領域（Ｃ）の第２金属膜及び第１金属膜をエッチングして、第２金属パターン１７４ｂ及び第１金属パターン１７４ａを形成する。
【０１０６】
エッチングはウェットエッチングで行って、感光膜パターンの下にアンダーカットが形成できる。
【０１０７】
次に、露出した第２金属パターン１７４ｂの側壁が腐食することを防止するために、第１前処理を実施する。第１前処理は、前処理用気体雰囲気に露出させることであって、前処理用気体としては、ＳＦ６気体またはＳＦ６とＨｅの混合気体を用いる。この時、前処理は約１０秒程度進行する。
【０１０８】
本願発明のように、ＳＦ６とＨｅを含む前処理用気体を用いると、感光膜パターン５２、５４に影響を与えないので、感光膜パターンの幅や厚さが減少しない。
【０１０９】
したがって、感光膜パターンの厚さの薄い部分５４が、前処理用エッチング気体により除去されて下部の第２金属パターンが露出することがないので、第２金属パターンが以降の工程時に使用する気体と反応して不純物を発生させない。
【０１１０】
次に、図２０に示したように、感光膜パターン５２、５４をマスクとしてその他の領域（Ｃ）の第２非晶質シリコン膜及び第１非晶質シリコン膜をエッチングして、非晶質シリコンパターン１６４及び半導体１５１ａ、１５１ｂ、１５４ａ、１５４ｂを形成する。この時、エッチングはドライエッチングで行う。
【０１１１】
次に、図２１に示したように、エッチバックによってチャネル部分の感光膜パターンを除去する。この時、他の部分の感光膜パターン５２も一部除去されて、感光膜パターン５２の厚さ及び幅が減少する。
【０１１２】
以降、エッチバック時に発生した不純物によってチャネル部分が汚染することを防止するために後処理工程を実施する。このような不純物は、後続工程時にエッチングを阻害して所望のパターンにエッチングされないようにする恐れがある。しかし、本発明の実施形態のように、後処理工程で不純物を除去することにより、後続工程のエッチング不良を最小化することができる。
【０１１３】
後処理工程は、ＳＦ６とＯ２の混合気体を用い、ＳＦ６とＯ２の比率は１：２０以上であるのが好ましい。
【０１１４】
次に、図２２に示したように、感光膜パターンをマスクとして第２金属パターン１７４ｂをウェットエッチングして、配線の上部膜１７１ａｂ、１７１ｂｂ、１７３ａｂ、１７５ａｂ、１７３ｂｂ、１７５ｂｂを形成する。
【０１１５】
次に、第１前処理と同様の方法で第２前処理を実施する。第２前処理は必要によって省略可能である。
【０１１６】
次に、図２３に示したように、感光膜パターン５２をマスクとして第１金属パターン１７４ａ及び非晶質シリコンパターン１６４をエッチングして、配線の下部膜１７１ａａ、１７１ｂａ、１７３ａａ、１７３ｂａ、１７５ａａ、１７５ｂａ及びオーミックコンタクト部材１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂを形成する。
【０１１７】
次に、図１７に示したように、半導体の突出部１５４の露出した部分を覆うように下部保護膜１８０ｐを形成し、カラーフィルタ２３０を形成する。
【０１１８】
以降、カラーフィルタ２３０が形成されない領域に遮光部材２２０を形成した後、上部保護膜１８０ｑを形成する。次に、上部保護膜１８０ｑをエッチングしてコンタクトホール１８５ａ、１８５ｂを形成する。次に、保護膜１８０ｑの上にコンタクトホール１８５ａ、１８５ｂを通じてドレイン電極１７５ａ、１７５ｂとそれぞれ接触する画素電極１９１ａ、１９１ｂを形成する。
【０１１９】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【０１２０】
３  液晶層
１１、２１  配向膜
５２、５４  感光膜パターン
１００  下部表示板
１２１  ゲート線
１２４ａ、１２４ｂ  ゲート電極
１５０  第１非晶質シリコン膜
１５１ａ、１５１ｂ、１５４ａ、１５４ｂ  半導体
１６０  第２非晶質シリコン膜
１６１ａ、１６１ｂ、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ  オーミックコンタクト部材
１６４  非晶質シリコンパターン
１７１ａ、１７１ｂ  データ線
１７３ａ、１７３ｂ  ソース電極
１７４ａ  第１金属パターン
１７４ｂ  第２金属パターン
１７５ａ、１７５ｂ  ドレイン電極
１７１ａｂ、１７１ｂｂ、１７３ａｂ、１７５ａｂ、１７３ｂｂ、１７５ｂｂ  上部膜
１７１ａａ、１７１ｂａ、１７３ａａ、１７３ｂａ、１７５ａａ、１７５ｂａ  下部膜
１８０ｑ  保護膜
１８５ａ、１８５ｂ  コンタクトホール
１９１  画素電極
１９１ａ  第１副画素電極
１９１ｂ  第２副画素電極
２００  上部表示板
２２０  遮光部材
２３０  カラーフィルタ
２７０  共通電極
【図１】
0005917015.tif 000002
【図２】
0005917015.tif 000003
【図３】
0005917015.tif 000004
【図４】
0005917015.tif 000005
【図５】
0005917015.tif 000006
【図１１】
0005917015.tif 000007
【図１２】
0005917015.tif 000008
【図１３】
0005917015.tif 000009
【図１４】
0005917015.tif 000010
【図１６】
0005917015.tif 000011
【図１７】
0005917015.tif 000012
【図１８】
0005917015.tif 000013
【図１９】
0005917015.tif 000014
【図２０】
0005917015.tif 000015
【図２１】
0005917015.tif 000016
【図２２】
0005917015.tif 000017
【図２３】
0005917015.tif 000018
【図６】
0005917015.tif 000019
【図７】
0005917015.tif 000020
【図８】
0005917015.tif 000021
【図９】
0005917015.tif 000022
【図１０】
0005917015.tif 000023
【図１５】
0005917015.tif 000024