(57)【特許請求の範囲】
【請求項１】
基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスの製造方法であって、
基板となる第１導電体層の上に絶縁体層が積層し、絶縁体層の上に第２導電体層が積層した半導体ウェハを準備する工程と、
半導体ウェハの下側表面から、第１導電体層と絶縁体層を貫通して、第２導電体層に達する第１溝部を形成する工程と、
前記第１溝部に導電体からなる保護部を形成する工程と、
半導体ウェハの上側表面に、一対の対向電極の形状に対応したレジストパターンを形成する工程と、
反応性イオンエッチング法により、半導体ウェハの上側表面から、第２導電体層を選択的にエッチングして、第２導電体層に一対の対向電極を形成する工程と、
反応性イオンエッチング法を継続し、絶縁体層に蓄積した電荷によって側方に弾かれるイオンを利用して、一方の対向電極の下端部を削る工程と、
絶縁体層を選択的に除去する工程を備えており、
前記第１溝部は、一対の対向電極が対向する方向に関して、他方の対向電極の両側面の外側に配置されていることを特徴とするＭＥＭＳデバイスの製造方法。
【請求項２】
前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記保護部が金属から構成されていることを特徴とする請求項１のＭＥＭＳデバイスの製造方法。
【請求項３】
前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記保護部がポリシリコンから構成されていることを特徴とする請求項１のＭＥＭＳデバイスの製造方法。
【請求項４】
反応性イオンエッチング法を行う前に、以下の２つの工程、すなわち、
半導体ウェハの下側表面から、第１導電体層と絶縁体層を貫通して、第２導電体層に達する第２溝部を形成する工程と、
前記第２溝部に絶縁体層よりも誘電率の高い絶縁体からなる誘導部を形成する工程をさらに備えており、
前記第２溝部は、一対の対向電極が対向する方向に関して、前記一方の対向電極の両側面の外側に配置されていることを特徴とする請求項１のＭＥＭＳデバイスの製造方法。
【請求項５】
前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記誘導部が窒化シリコンから構成されていることを特徴とする請求項４のＭＥＭＳデバイスの製造方法。
【請求項６】
第１導電体層に形成された基板と、
絶縁体層を挟んで第１導電体層に積層された第２導電体層に形成されており、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスであって、
一方の対向電極の上端部が他方の対向電極の上端部よりも低く、
一方の対向電極の下端部が他方の対向電極の下端部よりも高く、
基板に垂直な方向に基板を貫通する第１溝部が形成されており、
一対の対向電極が対向する方向に関して、他方の対向電極の両側面の外側に、第１溝部が配置されていることを特徴とするＭＥＭＳデバイス。
【請求項７】
第１導電体層に形成された基板と、
絶縁体層を挟んで第１導電体層に積層された第２導電体層に形成されており、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスであって、
基板に垂直な方向に基板を貫通する第１溝部が形成されており、
一対の対向電極が対向する方向に関して、他方の対向電極の両側面の外側に、第１溝部が配置されており、
前記第１溝部に導電体からなる保護部が形成されており、
保護部の上端部が他方の対向電極の下端部よりも高いことを特徴とするＭＥＭＳデバイス。
【請求項８】
前記一方の対向電極は下端に近づくにつれて幅が狭くなっている請求項６または７のＭＥＭＳデバイス。
【請求項９】
基板に垂直な方向に基板を貫通する第２溝部が形成されており、
一対の対向電極が対向する方向に関して、一方の対向電極の両側面の外側に、第２溝部が配置されていることを特徴とする請求項６から８の何れか一項のＭＥＭＳデバイス。
【請求項１０】
前記第２溝部に絶縁体層よりも誘電率の高い絶縁体からなる誘導部が形成されている請求項９のＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスの製造方法およびＭＥＭＳデバイスに関する。
【背景技術】
【０００２】
近年、半導体集積回路作製技術を利用して３次元構造を備えるＭＥＭＳデバイスを製造する技術が開発されており、圧力センサ、加速度センサ、ジャイロスコープ、光偏向装置、ＲＦスイッチ、可変容量キャパシタ等の各種デバイスが実現されている。半導体集積回路作製技術で３次元構造を実現するために、犠牲層である絶縁体層を含む積層基板を選択的かつ局所的にエッチングする技術が利用される。本明細書でいうＭＥＭＳデバイスとは、成膜技術とエッチング技術に代表される半導体集積回路作製技術を利用し、犠牲層である絶縁体層を含む積層基板を選択的かつ局所的にエッチングすることによって実現された３次元構造を備える装置をいう。
【０００３】
特許文献１には、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスが開示されている。このＭＥＭＳデバイスでは、一方の対向電極の上端部が、他方の対向電極の上端部に比べて、高さが低くなるように加工されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２９４４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一対の対向電極のうち、一方の対向電極の下端部を他方の対向電極の下端部よりも高さが高くなるように加工したい場合がある。特許文献１の技術では、一方の対向電極の上端部を他方の対向電極の上端部よりも高さが低くなるように加工しているものの、下端部については、一方の対向電極と他方の対向電極を同じ高さとしている。一方の対向電極の下端部を他方の対向電極の下端部よりも高さが高くなるように加工することが可能な技術が期待されている。
【０００６】
本明細書では、上記の課題を解決する技術を提供する。本明細書では、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスにおいて、他方の対向電極の下端部を削ることなく、一方の対向電極の下端部を削ることが可能な技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書では、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスの製造方法を開示する。その製造方法は、基板となる第１導電体層の上に絶縁体層が積層し絶縁体層の上に第２導電体層が積層した半導体ウェハを準備する工程と、半導体ウェハの下側表面から第１導電体層と絶縁体層を貫通して第２導電体層に達する第１溝部を形成する工程と、前記第１溝部に導電体からなる保護部を形成する工程と、半導体ウェハの上側表面に一対の対向電極の形状に対応したレジストパターンを形成する工程と、反応性イオンエッチング法により半導体ウェハの上側表面から第２導電体層を選択的にエッチングして第２導電体層に一対の対向電極を形成する工程と、反応性イオンエッチング法を継続し絶縁体層に蓄積した電荷によって側方に弾かれるイオンを利用して一方の対向電極の下端部を削る工程と、絶縁体層を選択的に除去する工程を備えている。その製造方法では、前記第１溝部は一対の対向電極が対向する方向に関して他方の対向電極の両側面の外側に配置されている。
【０００８】
上記の製造方法では、反応性イオンエッチング法によって第２導電体層を選択的にエッチングすることで、第２導電体層に一対の対向電極が形成される。この際に、第２導電体層が除去された箇所では、絶縁体層が露出するとともに、第１溝部を利用して形成された導電体からなる保護部も露出する。その後、さらに反応性イオンエッチング法を継続すると、絶縁体層の表面に電荷が蓄積し、その電荷によって照射されたイオンが側方に弾かれて、残存している第２導電体層の下端部が側面から削られる。この際に、導電体からなる保護部が露出している箇所では、表面に電荷が蓄積しないので、照射されたイオンはほとんど側方に弾かれることがない。すなわち、反応性イオンエッチング法を継続する際に、第１溝部に形成された保護部は、その上方の第２導電体層の下端部を保護する役割を果たす。この保護部は、他方の対向電極の両側面の外側に配置されているから、他方の対向電極の下端部はほとんど削られることなく、一方の対向電極の下端部のみを側面から削ることができる。
【０００９】
上記の製造方法では、前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記保護部が金属から構成されていてもよい。
【００１０】
金属はシリコンに比べてエッチングレートが遅いから、上記の場合には、反応性イオンエッチング法を継続して一方の対向電極の下端部を削る際に、保護部が消失してしまうことがない。他方の対向電極の下端部を確実に保護することができる。
【００１１】
あるいは、上記の製造方法では、前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記保護部がポリシリコンから構成されていてもよい。
【００１２】
ポリシリコンは溝部への成膜や充填を容易に行うことができるから、上記の場合には、第１溝部への保護部の形成を容易に行うことができる。また、ポリシリコンと単結晶シリコンは熱膨張係数の差が小さいから、製造されるＭＥＭＳデバイスの基板における反りの発生を抑制することができる。
【００１３】
上記の製造方法は、反応性イオンエッチング法を行う前に、半導体ウェハの下側表面から第１導電体層と絶縁体層を貫通して第２導電体層に達する第２溝部を形成する工程と、前記第２溝部に絶縁体層よりも誘電率の高い絶縁体からなる誘導部を形成する工程をさらに備えており、前記第２溝部は、一対の対向電極が対向する方向に関して、前記一方の対向電極の両側面の外側に配置されていることが好ましい。
【００１４】
上記の製造方法では、反応性イオンエッチング法を継続する際に、一方の対向電極の両側面の外側下方には誘導部が露出しており、他方の対向電極の両側面の外側下方には保護部が露出している。誘導部は絶縁体層よりも誘電率の高い絶縁体から構成されているので、表面に多くの電荷が蓄積し、照射されたイオンが側方に弾かれやすくなる。これによって、一方の対向電極の下端部が速やかに削られる。製造工程の迅速化を図ることができる。
【００１５】
上記の製造方法では、前記第１導電体層が単結晶シリコンから構成されており、前記絶縁体層が酸化シリコンから構成されており、前記第２導電体層が単結晶シリコンから構成されており、前記誘導部が窒化シリコンから構成されていてもよい。
【００１６】
窒化シリコンは溝部への成膜や充填を容易に行うことができるから、上記の場合には、第２溝部への誘導部の形成を容易に行うことができる。
【００１７】
本明細書は、第１導電体層に形成された基板と、絶縁体層を挟んで第１導電体層に積層された第２導電体層に形成されており基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスを開示する。そのＭＥＭＳデバイスでは、一方の対向電極の下端部が側面から削られており、基板に垂直な方向に基板を貫通する第１溝部が形成されており、一対の対向電極が対向する方向に関して、他方の対向電極の両側面の外側に、第１溝部が配置されている。
【００１８】
上記のＭＥＭＳデバイスは、製造時に、第１溝部に導電体からなる保護部を形成しておいて、反応性イオンエッチング法によって第２導電体層に一対の対向電極を形成した後も、引き続き反応性イオンエッチング法を継続することによって、容易に製造することができる。
【００１９】
上記のＭＥＭＳデバイスでは、第１溝部に導電体からなる保護部が形成されたまま残されていることがある。あるいは、第１溝部に形成された保護部が、最終的に除去されていることがある。
【００２０】
上記のＭＥＭＳデバイスでは、基板に垂直な方向に基板を貫通する第２溝部が形成されており、一対の対向電極が対向する方向に関して、一方の対向電極の両側面の外側に、第２溝部が配置されていることが好ましい。
【００２１】
上記のＭＥＭＳデバイスは、製造時に、第２溝部に絶縁体層よりも誘電率の高い絶縁体からなる誘導部を形成しておくことで、反応性イオンエッチング法を継続する際に、一方の対向電極の下端部を速やかに削ることができる。製造工程の迅速化を図ることができる。
【００２２】
上記のＭＥＭＳデバイスでは、第２溝部に絶縁体層よりも誘電率の高い絶縁体からなる誘導部が形成されたまま残されていることがある。あるいは、第２溝部に形成された誘導部が、最終的に除去されていることがある。
【発明の効果】
【００２３】
本明細書が開示する技術によれば、基板に沿った方向に相対的に移動可能な一対の対向電極を有するＭＥＭＳデバイスにおいて、他方の対向電極の下端部を削ることなく、一方の対向電極の下端部を削ることができる。
【図面の簡単な説明】
【００２４】
【図１】実施例１の加速度センサ１０、および実施例２の加速度センサ５０の平面図である。
【図２】実施例１の加速度センサ１０について図１のII−II断面で見た縦断面図である。
【図３】実施例１の加速度センサ１０、および実施例２の加速度センサ５０について図１のIII−III断面で見た縦断面図である。
【図４】（Ａ）は実施例１の加速度センサ１０で、固定電極１１４に対して可動電極１１６が下方に変位した状態を示す図であり、（Ｂ）は実施例１の加速度センサ１０で、固定電極１１４に対して可動電極１１６が上方に変位した状態を示す図である。
【図５】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図６】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図７】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図８】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図９】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図１０】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図１１】実施例１に係る加速度センサ１０の製造工程を示す図である。
【図１２】実施例１に係る加速度センサ１０における保護部２０８の平面的な配置の例を示す図である。
【図１３】実施例１に係る加速度センサ１０における保護部２０８の平面的な配置の他の例を示す図である。
【図１４】実施例１の変形例に係る加速度センサ１０における保護部２１２の構成を示す図である。
【図１５】実施例１の変形例に係る加速度センサ１０における保護部２１４の構成を示す図である。
【図１６】実施例１の変形例に係る加速度センサ１０における保護部２０８の構成を示す図である。
【図１７】実施例１の変形例に係る加速度センサ１０における保護部２１５の構成を示す図である。
【図１８】実施例２の加速度センサ５０について図１のII−II断面で見た縦断面図である。
【図１９】実施例２に係る加速度センサ５０の製造工程を示す図である。
【図２０】実施例２に係る加速度センサ５０の製造工程を示す図である。
【図２１】実施例２に係る加速度センサ５０の製造工程を示す図である。
【図２２】実施例２に係る加速度センサ５０の製造工程を示す図である。
【図２３】実施例２に係る加速度センサ５０の製造工程を示す図である。
【発明を実施するための形態】
【００２５】
好ましい実施例の特徴を最初に列記する。
（特徴１）一方の対向電極は可動電極であり、他方の対向電極を固定電極である。
【実施例１】
【００２６】
以下では図１−図３を参照しながら、実施例１に係る加速度センサ１０の構造について説明する。図２、図３に示すように、加速度センサ１０は、導電体からなる第１層２０と、絶縁体からなる第２層３０と、導電体からなる第３層４０の積層構造を有している。具体的には、本実施例の加速度センサ１０では、第１層２０は不純物を添加した単結晶シリコンからなり、第２層３０は酸化シリコンからなり、第３層３０は不純物を添加した単結晶シリコンからなる、いわゆるＳＯＩ（Silicon on Insulator）構造を有している。
【００２７】
図１−図３に示すように、加速度センサ１０は、支持基板１００と、プルーフマス１０２と、支持梁１０４と、枠状支持部１０６を備えている。支持基板１００は第１層２０に形成されている。プルーフマス１０２、支持梁１０４、枠状支持部１０６は第３層４０に形成されている。枠状支持部１０６は、第２層３０に形成された絶縁支持部１０８を介して、支持基板１００に対して固定されている。支持梁１０４は枠状支持部１０６とプルーフマス１０２の間を連結している。プルーフマス１０２は、矩形の平板形状に形成されている。プルーフマス１０２は、支持基板１００から間隙を隔てて、支持基板１００に対して略平行となるように、支持梁１０４によって支持されている。支持梁１０４は、Ｙ方向およびＺ方向についての曲げ剛性およびせん断剛性が低くなるように、細長い形状に形成されている。従って、例えばプルーフマス１０２にＹ方向の慣性力が作用すると、支持梁１０４がＹ方向に撓んで、プルーフマス１０２は支持基板１００に対してＹ方向に相対変位する。また、プルーフマス１０２にＺ方向の慣性力が作用すると、支持梁１０４がＺ方向に撓んで、プルーフマス１０２は支持基板１００に対してＺ方向に相対変位する。このときの支持梁１０４の撓み量は、プルーフマス１０２に作用する慣性力の大きさに応じたものとなる。言い換えると、支持基板１００に対するプルーフマス１０２の相対変位量は、プルーフマス１０２に作用する加速度の大きさに応じたものとなる。従って、支持基板１００に対するプルーフマス１０２の変位量を検出することで、加速度センサ１０に作用している加速度を検出することができる。
【００２８】
加速度センサ１０は、Ｙ方向検出部１１０と、Ｚ方向検出部１２４を備えている。Ｙ方向検出部１１０は、固定電極支持部１１２と、固定電極支持部１１２から伸びる櫛歯状の固定電極１１４と、プルーフマス１０２から伸びる櫛歯状の可動電極１１６を備えている。固定電極支持部１１２、固定電極１１４および可動電極１１６は、第３層４０に形成されている。固定電極支持部１１２は、第２層３０に形成された絶縁支持部１１３を介して、支持基板１００に対して固定されている。固定電極１１４と可動電極１１６は、Ｙ方向に関して互いに対向するように配置されている。固定電極１１４と可動電極１１６の間には、両者の対向面積と距離に応じた静電容量が構成される。固定電極１１４に対して可動電極１１６がＹ方向に変位すると、固定電極１１４と可動電極１１６の間のＹ方向の距離が変化し、それに応じて固定電極１１４と可動電極１１６の間の静電容量の大きさが変化する。この静電容量の変化を検出することで、プルーフマス１０２の支持基板１００に対するＹ方向の変位量を検出することができる。なお、本実施例の加速度センサ１０では、プルーフマス１０２に対して一方側（例えば図１の上側）に配置されたＹ方向検出部１１０と、他方側（例えば図１の下側）に配置されたＹ方向検出部１１０の出力を組み合わせることで、製造公差等に起因する容量誤差を補正することができる。
【００２９】
図２、図３に示すように、Ｚ方向検出部１２４は、固定電極としての役割を果たす支持基板１００と、可動電極としての役割を果たすプルーフマス１０２から構成されている。支持基板１００とプルーフマス１０２の間には、両者の対向面積と距離に応じた静電容量が構成される。支持基板１００に対してプルーフマス１０２がＺ方向に変位すると、支持基板１００とプルーフマス１０２の間の静電容量の大きさが変化する。この静電容量の変化を検出することで、プルーフマス１０２の支持基板１００に対するＺ方向の変位量を検出することができる。
【００３０】
本実施例の加速度センサ１０では、プルーフマス１０２と、支持梁１０４と、枠状支持部１０６と、可動電極１１６が、第３層４０の単結晶シリコンをトリミングすることで、継ぎ目無く一体的に形成されている。従って、プルーフマス１０２と、支持梁１０４と、枠状支持部１０６と、可動電極１１６は、互いに同電位に保たれている。
【００３１】
加速度センサ１０は、枠状支持部１０６の電位（Ｚ方向検出部１２４の可動電極であるプルーフマス１０２の電位でもあり、Ｙ方向検出部１１０の可動電極１１６の電位でもある）を検出する第１表面電極１１８と、支持基板１００の電位（すなわち、Ｚ方向検出部１２４の固定電極の電位）を検出する第２表面電極１２０と、Ｙ方向検出部１１０の固定電極１１４の電位を検出する第３表面電極１２２を備えている。これらの表面電極からの出力に基づいて、図示しない演算回路で演算処理を行うことで、加速度センサ１０に作用するＹ方向およびＺ方向の加速度をそれぞれ検出することができる。
【００３２】
図２に示すように、本実施例の加速度センサ１０では、可動電極１１６の上端が固定電極１１４の上端よりも低くなり、可動電極１１６の下端は固定電極１１４の下端よりも高くなるように、Ｙ方向検出部１１０が形成されている。従って、Ｚ方向に関して、プルーフマス１０２が支持基板１００に近づく方向に相対変位した場合でも、図４の（Ａ）に示すように、可動電極１１６と固定電極１１４の対向面積が変化しない。また、プルーフマス１０２が支持基板１００から遠ざかる方向に相対変位した場合でも、図４の（Ｂ）に示すように、可動電極１１６と固定電極１１４の対向面積が変化しない。従って、Ｙ方向検出部１１０での検出結果に、プルーフマス１０２のＺ方向の変位が影響を及ぼすことを抑制することができる。
【００３３】
また、本実施例の加速度センサ１０では、可動電極１１６の下端は固定電極１１４の下端よりも高くなるように形成されているので、支持基板１００と可動電極１１６の間の距離が確保され、支持基板１００と可動電極１１６の間の寄生容量が小さく抑えられている。特に、図４の（Ａ）に示すように、プルーフマス１０２が支持基板１００に対して沈み込んだ場合でも、支持基板１００と可動電極１１６の間の距離が確保され、支持基板１００と可動電極１１６の間の寄生容量が小さく抑えられている。本実施例の加速度センサ１０によれば、支持基板１００と可動電極１１６の間の寄生容量が常に小さく抑えられ、この寄生容量が加速度センサ１０の検出値に及ぼす影響を抑制することができる。
【００３４】
また、本実施例の加速度センサ１０では、可動電極１１６は下端に近づくにつれて幅が狭くなるように形成されているものの、固定電極１１４については上端から下端まで幅が一定となるように形成されている。従って、可動電極１１６が固定電極１１４に対してＺ方向に変位した場合であっても、可動電極１１６と固定電極１１４の間の距離が変化しない。可動電極１１６と固定電極１１４の間の容量の変動を抑制することができる。
【００３５】
以下では図５−図１１を参照しながら、本実施例の加速度センサ１０の製造方法について説明する。図５−図１１は、図１のII−II線断面、すなわち、図２の断面に相当する。
【００３６】
まず、図５に示すように、不純物を添加した単結晶シリコンからなる第１層２０と、酸化シリコンからなる第２層３０と、不純物を添加した単結晶シリコンからなる第３層４０の積層構造を有するＳＯＩウェハ２０２を用意した後、反応性イオンエッチング（Reactive Ion Etching; RIE）によって、第３層４０の表面に、浅く広い溝部２０４を形成する。浅く広い溝部２０４の位置は、製造される加速度センサ１０の可動電極１１６の位置に対応しており、浅く広い溝部２０４の深さは、可動電極１１６の上端の高さに対応している。なお、第１層２０は、製造される加速度センサ１０の支持基板１００に相当する。
【００３７】
次いで、図６に示すように、ディープＲＩＥ法によって、ＳＯＩウェハ２０２の背面側から、第１層２０に、深く細い溝部２０６を形成する。深く細い溝部２０６は、第１層２０を貫通して、第２層３０との界面まで到達させる。深く細い溝部２０６は、製造される加速度センサ１０の固定電極１１４の両側に配置されるように、その位置が設定されている。
【００３８】
次いで、図７に示すように、酸化膜ＲＩＥ法によって、深く細い溝部２０６を延伸させて、第２層３０を貫通して第３層４０との界面まで到達させる。
【００３９】
次いで、図８に示すように、化学気相蒸着（Chemical Vapor Deposition; CVD）法によって、深く細い溝部２０６に、金属を充填し、保護部２０８を形成する。保護部２０８を形成する金属としては、例えばアルミや銅などを用いることができる。
【００４０】
次いで、図９に示すように、第３層４０の表面にレジストパターン２１０を形成して、ディープＲＩＥ法によって、第３層４０をトリミングする。これによって、第３層４０に、プルーフマス１０２、支持梁１０４、枠状支持部１０６、固定電極支持部１１２、固定電極１１４、可動電極１１６が形成される。
【００４１】
次いで、図１０に示すように、ディープＲＩＥ法をそのまま継続（オーバーエッチング）して、可動電極１１６の下端部を除去する。ディープＲＩＥ法によって第３層４０をエッチングして第２層３０が露出した後、さらにディープＲＩＥ法を継続すると、露出した第２層３０の表面に電荷が蓄積していく。第２層３０の表面に蓄積された電荷によって、照射されたイオンが側方に弾かれて、可動電極１１６の下端部が側面から削られる。本実施例では、可動電極１１６の下端の高さが所定の高さになるまで、オーバーエッチングを継続する。
【００４２】
なお、上記のオーバーエッチングの際には、第２層３０の表面に保護部２０８が露出している箇所では、第２層３０の表面に電荷が蓄積しない。従って、オーバーエッチングを行う際にも、保護部２０８の近傍では、照射されたイオンが側方に弾かれることがない。言い換えると、保護部２０８は、オーバーエッチングの際に、その上方近傍に位置する第３層４０を保護する役割を果たす。本実施例では、固定電極１１４の両側に保護部２０８が配置されているので、オーバーエッチングの際に、固定電極１１４の下端部が削られてしまうことを防ぐことができる。
【００４３】
なお、上記のオーバーエッチングの際には、保護部２０８が配置されていない、枠状支持部１０６や固定電極支持部１１２の縁部でも、側方に弾かれたイオンによって下端部が削られる。しかしながら、枠状支持部１０６や固定電極支持部１１２の大きさに比べて削られる範囲は非常に小さく、枠状支持部１０６や固定電極支持部１１２の機能に影響を及ぼさないため、ここでは図示を省略している。
【００４４】
次いで、図１１に示すように、レジストパターン２１０を除去して、犠牲層である第２層３０の酸化シリコンを選択的に除去する。これによって、第２層３０から、絶縁支持部１０８および絶縁支持部１１３を除いた部分が除去される。
【００４５】
そして、保護部２０８を除去することで、図１−図３に示す加速度センサ１０を得ることができる。なお、保護部２０８については、除去することなく、そのまま残存させることもできる。
【００４６】
上記の実施例では、深く細い溝部２０６に金属を充填して、中実の保護部２０８を形成する場合について説明した。これとは異なり、深く細い溝部２０６の内側表面のみに金属を成膜して、中空の保護部２０８を形成してもよい。
【００４７】
オーバーエッチングの際に固定電極１１４の下端を保護する保護部２０８の平面的な配置については、例えば図１２に示すように、固定電極１１４の両側面の外側に連続的に配置してもよいし、図１３に示すように、固定電極１１４の両側面の外側に離散的に配置してもよい。
【００４８】
上記の実施例では、保護部２０８の上端が第２層３０と第３層４０の界面に位置する場合について説明した。これとは異なり、例えば、図７で深く細い溝部２０６を第２層３０と第３層４０の界面まで延伸させた後、さらにディープＲＩＥ法によって、第３層４０の中まで深く細い溝部２０６を延伸させることで、図１６に示すように、保護部２０８の上端が固定電極１１４の下端より高くなるように形成することもできる。この構成の場合、オーバーエッチングによって可動電極１１６の下端部を加工する際に、保護部２０８が露出する面積を増大するので、固定電極１１４の下端部を確実に保護することができる。なお、保護部２０８は最終的に除去することもできるし、そのまま残存させることもできる。保護部２０８をそのまま残存させた場合、保護部２０８は可動電極１１６のＹ方向の変位に対する機械的なストッパとして機能する。
【００４９】
上記の実施例では、導電性材料からなる第１層２０と、絶縁性材料からなる第２層３０と、導電性材料からなる第３層４０の積層構造を有するＳＯＩウェハ２０２から加速度センサ１０を製造する場合について説明した。これとは異なり、例えば図１７に示すように、より多くの層からなる積層構造を有するウェハから、同様の製造方法によって、加速度センサ１０を製造することもできる。図１７は、導電性の第１層２１６と、絶縁性の第２層２１８と、導電性の第３層２２０と、絶縁性の第４層２２２と、導電性の第５層２２４の積層構造を有する積層ウェハ２２６から、加速度センサ１０を製造する場合について示している。
【００５０】
上記の実施例では、上下方向に厚さが均一な保護部２０８を形成する場合について説明した。これとは異なり、例えば図１４に示すように、上端部の厚さが下方の部分の厚さよりも大きな形状の保護部２１２を形成してもよい。このような保護部２１２は、図７で深く細い溝部２０６を延伸させる際に、酸化膜ＲＩＥ法に代えて、等方性エッチングによって第２層３０の酸化シリコンを深く細い溝部２０６の先端から側方に向けてエッチングすることで、形成することができる。このような構造とすることで、固定電極１１４の両側面の直下に確実に保護部２１２を形成することができ、オーバーエッチングによって可動電極１１６の下端部を加工する際に、固定電極１１４の下端部を確実に保護することができる。この場合も、深く細い溝部２０６に金属を充填して、中実の保護部２１２を形成してもよいし、深く細い溝部２０６の内側表面のみに金属を成膜して、中空の保護部２１２を形成してもよい。なお保護部２１２は最終的に除去することもできるし、除去することなく、そのまま残存させることもできる。保護部２１２を除去しないで残存させる場合には、固定電極１１４と保護部２１２が導通しているため、支持基板１００の他の部位（少なくとも、Ｚ方向検出部１２４の固定電極となる部位）と保護部２１２の間を絶縁するための構造を別途有することが好ましい。
【００５１】
上記の実施例では、固定電極１１４の両側に一対の保護部２０８を配置する構成について説明した。これとは異なり、例えば図１５に示すように、固定電極１１４より幅が厚く、固定電極１１４の両側からはみ出る大きさの保護部２１４を形成してもよい。この場合も、深く細い溝部２０６に金属を充填して、中実の保護部２１４を形成してもよいし、深く細い溝部２０６の内側表面のみに金属を成膜して、中空の保護部２１４を形成してもよい。なお保護部２１４は最終的に除去することもできるし、除去することなく、そのまま残存させることもできる。保護部２１４を除去しないで残存させる場合には、固定電極１１４と保護部２１４が導通しているため、支持基板１００の他の部位（少なくとも、Ｚ方向検出部１２４の固定電極となる部位）と保護部２１４の間を絶縁するための構造を別途有することが好ましい。
【００５２】
上記の実施例では、保護部２０８が金属からなる場合について説明した。金属はシリコンに比べてエッチングレートが遅いので、可動電極１１６の下端部を除去するオーバーエッチングの際に、保護部２０８が消失してしまうことがなく、固定電極１１４の下端部を確実に保護することができる。これとは異なり、保護部２０８の材料としては、導電性の他の材料を用いることもできる。例えば、保護部２０８として不純物を添加したポリシリコンを用いる場合には、成膜や充填が容易である上、第１層２０の単結晶シリコンとの間で熱膨張係数の差が小さく、基板１００の反りを生じにくいという利点がある。この場合も、深く細い溝部２０６にポリシリコンを充填して、中実の保護部２０８を形成してもよいし、深く細い溝部２０６の内側表面のみにポリシリコンを成膜して、中空の保護部２０８を形成してもよい。また、図１４に示すような保護部２１２や、図１５に示すような保護部２１４を、ポリシリコンによって形成することもできる。
【実施例２】
【００５３】
本実施例の加速度センサ５０は、図１−図３に示す実施例１の加速度センサ１０とほぼ同様の構成を供えているが、図１８に示すように、固定電極１１４の下方の基板１００に深く細い溝部２０６が形成されているだけでなく、可動電極１１６の下方の基板１００に深く細い溝部２２８が形成されている点で、実施例１の加速度センサ１０と異なる。
【００５４】
以下では図１９−図２３を参照しながら、本実施例の加速度センサ１０の製造方法について説明する。図１９−図２３は、図１のII−II線断面、すなわち、図１８の断面に相当する。
【００５５】
まず、実施例１の図５−図８までの各工程と同様の工程を実施して、不純物を添加した単結晶シリコンからなる第１層２０と、酸化シリコンからなる第２層３０と、不純物を添加した単結晶シリコンからなる第３層４０の積層構造を有するＳＯＩウェハ２０２に、浅く広い溝部２０４と、保護部２０８を形成する。
【００５６】
次いで、図１９に示すように、ディープＲＩＥ法によって、ＳＯＩウェハ２０２の背面側から、第１層２０に、深く細い溝部２２８を形成する。深く細い溝部２２８は、第１層２０を貫通して、第２層３０との界面まで到達させる。深く細い溝部２２８は、製造される加速度センサ５０の可動電極１１６の両側に配置されるように、その位置が設定されている。さらに、酸化膜ＲＩＥ法によって、深く細い溝部２２８を延伸させて、第２層３０を貫通して第３層４０との界面まで到達させる。
【００５７】
次いで、図２０に示すように、化学気相蒸着（Chemical Vapor Deposition; CVD）法によって、深く細い溝部２２８に、窒化シリコンを充填し、誘導部２３０を形成する。
【００５８】
次いで、図２１に示すように、第３層４０の表面にレジストパターン２１０を形成して、ディープＲＩＥ法によって、第３層４０をトリミングする。これによって、第３層４０に、プルーフマス１０２、支持梁１０４、枠状支持部１０６、固定電極支持部１１２、固定電極１１４、可動電極１１６が形成される。
【００５９】
次いで、図２２に示すように、ディープＲＩＥ法をそのまま継続（オーバーエッチング）して、可動電極１１６の下端部を除去する。この際に、第２層３０の表面に誘導部２３０が露出している箇所では、多くの電荷が蓄積するので、誘導部２３０が形成されていない箇所に比べて、照射されたイオンが側方に弾かれやすくなる。これによって、可動電極１１６の下端部が速やかに削られる。他方、保護部２０８が露出している箇所では、電荷がほとんど蓄積せず、照射されたイオンが側方に弾かれることがない。これによって、固定電極１１４の下端部が削られてしまうことを防ぐことができる。本実施例では、可動電極１１６の下端の高さが所定の高さになるまで、オーバーエッチングを継続する。
【００６０】
次いで、図２３に示すように、レジストパターン２１０を除去して、犠牲層である第２層３０の酸化シリコンを選択的に除去する。これによって、第２層３０から、絶縁支持部１０８および絶縁支持部１１３を除いた部分が除去される。
【００６１】
そして、保護部２０８と誘導部２３０を除去することで、加速度センサ５０を得ることができる。なお、保護部２０８と誘導部２３０については、除去することなく、そのまま残存させることもできる。
【００６２】
実施例１において保護部２０８について説明したのと同様に、誘導部２３０は、深く細い溝部２２８に窒化シリコンを充填して、中実構造に形成してもよいし、深く細い溝部２２８の内側表面のみに窒化シリコンを成膜して、中空構造に形成してもよい。
【００６３】
実施例１において保護部２０８について説明したのと同様に、誘導部２３０は、可動電極１１６の両側面の外側に連続的に配置してもよいし、可動電極１１６の両側面の外側に離散的に配置してもよい。
【００６４】
実施例１において保護部２０８について説明したのと同様に、誘導部２３０は、上下方向に厚さが均一な形状に形成してもよいし、上端部の厚さが下方の部分の厚さよりも大きな形状に形成してもよい。このような誘導部２３０は、図１９の工程で深く細い溝部２２８を延伸させる際に、酸化膜ＲＩＥ法に代えて、等方性エッチングによって第２層３０の酸化シリコンを深く細い溝部２２８の先端から側方に向けてエッチングすることで、形成することができる。
【００６５】
実施例１において保護部２０８について説明したのと同様に、誘導部２３０は、可動電極１１６の両側に一対配置する構成としてもよいし、可動電極１１６より幅を厚くして、可動電極１１６の両側からはみ出るように配置する構成としてもよい。
【００６６】
上記の実施例では、誘導部２３０が窒化シリコンからなる場合について説明したが、誘導部２３０の材料としては、第２層３０の酸化シリコンよりも誘電率の高い材料であれば、どのような材料を用いても良い。
【００６７】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００６８】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６９】
１０，５０    加速度センサ
２０   第１層
３０   第２層
４０   第３層
１００ 支持基板
１０２ プルーフマス
１０４ 支持梁
１０６ 枠状支持部
１０８ 絶縁支持部
１１０ Ｙ方向検出部
１１２ 固定電極支持部
１１３ 絶縁支持部
１１４ 固定電極
１１６ 可動電極
１１８ 第１表面電極
１２０ 第２表面電極
１２２ 第３表面電極
１２４ Ｚ方向検出部
２０２ ＳＯＩウェハ
２０４ 浅く広い溝部
２０６ 深く細い溝部
２０８，２１２，２１４      保護部
２１０ レジストパターン
２１６ 第１層
２１８ 第２層
２２０ 第３層
２２２ 第４層
２２４ 第５層
２２６ 積層ウェハ
２２８ 深く細い溝部
２３０ 誘導部
【図１】
0005849398.tif 000002
【図２】
0005849398.tif 000003
【図３】
0005849398.tif 000004
【図４】
0005849398.tif 000005
【図５】
0005849398.tif 000006
【図６】
0005849398.tif 000007
【図７】
0005849398.tif 000008
【図８】
0005849398.tif 000009
【図９】
0005849398.tif 000010
【図１０】
0005849398.tif 000011
【図１１】
0005849398.tif 000012
【図１２】
0005849398.tif 000013
【図１３】
0005849398.tif 000014
【図１４】
0005849398.tif 000015
【図１５】
0005849398.tif 000016
【図１６】
0005849398.tif 000017
【図１７】
0005849398.tif 000018
【図１８】
0005849398.tif 000019
【図１９】
0005849398.tif 000020
【図２０】
0005849398.tif 000021
【図２１】
0005849398.tif 000022
【図２２】
0005849398.tif 000023
【図２３】
0005849398.tif 000024