(57)【特許請求の範囲】
【請求項１】
一方の面にスパッタ法によりニッケルを形成した基板を用い、前記スパッタ法によりニッケルを形成した後、真空雰囲気を保ったまま、前記一方の面上に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む厚さが２〜１０μｍの合金膜をスパッタ法により形成する工程Ａ１と、
前記合金膜上に、少なくとも前記合金膜との接触部位が、銅、及び、ニッケル被覆されたアルミニウムの何れか一方からなる部品αを載置する工程Ａ３と、
前記基板と前記合金膜との間、及び、前記合金膜と前記部品αとの間を各々接合するために、２４０〜２５０℃の熱処理を施し、前記部品αから前記合金膜中に、銅またはニッケルの何れか一方が侵入しＳｎ−ＣｕまたはＳｎ−Ｎｉのいずれか一方の約１μｍの合金領域を部品α近傍に形成し、前記一方の面がニッケルからなる基板から前記合金膜中にニッケルが侵入し、Ｓｎ−Ｎｉの約１μｍの合金領域を形成する工程Ａ４と、
を少なくとも順に備える、部品βの製造方法であって、
前記工程Ａ１において、減圧雰囲気とした空間内に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む合金ターゲットを設けたカソード電極と、前記基板を設けたアノード電極とを対向して配置し、前記基板の前記一方の面上に、前記合金膜を形成する際に、前記カソード電極に電圧を印加するとともに、前記基板を１５０℃以下の温度とすることを特徴とする部品βの製造方法。
【請求項２】
前記工程Ａ１と前記工程Ａ３との間に、
後工程において前記部品αがマウントされる領域にあたる部分に、貫通孔が形成されたレジストを、前記合金膜上に設ける工程Ａ２を更に備える
ことを特徴とする請求項１に記載の部品βの製造方法。
【請求項３】
前記工程Ａ２と前記工程Ａ３との間に、前記レジストの前記貫通孔を通して見える前記合金膜上に、フラックスを塗布して、前記合金膜の表層をなす酸化膜を除去する工程Ａ６を更に備える
ことを特徴とする請求項２に記載の部品βの製造方法。
【請求項４】
一方の面にスパッタ法によりニッケルを形成した基板を用い、前記スパッタ法によりニッケルを形成した後、真空雰囲気を保ったまま、前記一方の面上に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む厚さが２〜１０μｍの合金膜をスパッタ法により形成する工程Ｂ１と、
前記合金膜上に、少なくとも、はんだペーストを塗布する工程Ｂ３と、
前記合金膜上に、前記はんだペーストを介して、少なくとも接触部位が、銅、及び、ニッケル被覆されたアルミニウムの何れか一方からなる部品αを載置する工程Ｂ４と、
前記基板と前記合金膜との間、前記はんだペーストと前記合金膜との間、及び、前記はんだペーストと前記部品αとの間を各々接合するために、２４０〜２５０℃の熱処理を施し、前記部品αから前記合金膜中に、銅またはニッケルの何れか一方が侵入しＳｎ−ＣｕまたはＳｎ−Ｎｉのいずれか一方の約１μｍの合金領域を部品α近傍に形成し、前記一方の面がニッケルからなる基板から前記合金膜中にニッケルが侵入し、Ｓｎ−Ｎｉの約１μｍの合金領域を形成する工程Ｂ５と、
を少なくとも順に備える、部品βの製造方法であって、
前記工程Ｂ１において、減圧雰囲気とした空間内に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む合金ターゲットを設けたカソード電極と、前記基板を設けたアノード電極とを対向して配置し、前記基板の前記一方の面上に、前記合金膜を形成する際に、前記カソード電極にＤＣ電圧を印加するとともに、前記基板を１５０℃以下の温度とする
ことを特徴とする部品βの製造方法。
【請求項５】
前記工程Ｂ１と前記工程Ｂ３との間に、
後工程において前記部品αをマウントされる領域にあたる部分に、貫通孔が形成された、テープ状のレジストを、前記合金膜上に設ける工程Ｂ２を更に備える
ことを特徴とする請求項４に記載の部品βの製造方法。
【請求項６】
前記工程Ｂ３において、前記はんだペーストがフラックスを含有している
ことを特徴とする請求項４又は５に記載の部品βの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品βの製造方法に係る。より詳細には、本発明は、機械的特性、電気的特性を確保しつつ、はんだ層の薄膜化により、低コスト化および薄膜化も図ることが可能な部品βの製造方法に関する。
本願は、２０１１年０８月１６日に、日本に出願された特願２０１１−１７７８９３号に基づき優先権を主張し、その内容をここに援用する。
【背景技術】
【０００２】
半導体デバイスなどの実装には、Ｓｎ−Ｐｂ（錫−鉛）合金やＳｎ−Ａｕ（錫−金）合金等のはんだ材料が用いられている。特に、Ｓｎ系はんだは、アルミニウム等の電極層中への錫成分の拡散が著しく、はんだ接合部の信頼性に大きな影響を与える。このため、Ｓｎ系はんだを用いる際には、下地の電極層に対して、はんだ層を直接形成せずに、錫成分の拡散を防止するためのバリア層、接合強度を高めるための密着層を介して、はんだ層を形成するようにしている（例えば、特許文献１参照）。【０００３】
図１０Ａ〜１０Ｆは、従来の部品製造方法を模式的に示す工程断面図である。従来の部品製造方法は下記の手順１０ａから手順１０ｆの順に進められる。
（手順１０ａ）
図１０Ａに示すように基板１００上に、下地膜１０１として、Ａｕ膜（密着層）、Ｎｉ膜（バリア層）、Ｔｉ膜、Ａｌ膜を順にスパッタ法により積層形成する。
（手順１０ｂ)
図１０Ｂに示すように、後工程において部品をマウントする領域にあたる部分に、貫通孔１０２ａを備えたテープ状のレジスト１０２を、前記下地膜１０１上に設ける。
（手順１０ｃ)
図１０Ｃに示すように、前記レジスト１０２の貫通孔１０２ａを通して見える前記下地膜１０１上に、少なくとも、はんだペースト１０３を塗布する。【０００４】
（手順１０ｄ)
図１０Ｄに示すように、前記レジストの貫通孔１０２ａを通して見える前記下地膜１０１上に、はんだペースト１０３を介して部品１０４を載置する。
（手順１０ｅ)
図１０Ｅに示すように、熱処理を施し、前記基板１００と前記下地膜１０１との間、前記下地膜１０１とはんだペースト１０３との間、及び、前記はんだペースト１０３と前記部品１０４との間、を各々接合する。
（手順１０ｆ)
最後に、図１０Ｆに示すように、前記レジスト１０２を除去する。【０００５】
しかしながら、下地膜の材料として用いられる金（Ａｕ）は高価であり、コストの増加につながる。
さらに、部品が基板上に実装されてなる実装品を用いたパッケージにおいては、パッケージ全体の小型化の要求も強まっており、実装品自体の薄型化要求も厳しくなっている。
従来のように、はんだペーストを塗布することによりはんだ層を形成すると、例えば５０μｍとはんだ層の厚みが厚くなってしまう。はんだ層を薄くすると、機械的特性、電気的特性が低下してしまうという問題があり、実装品更にはパッケージの薄型化の妨げとなっていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】日本国特開２００６−２６９４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、従来と同等の機械的特性、電気的特性を確保しつつ、はんだ層を薄膜化することが可能であり、低コスト化、薄型化を実現可能な部品の製造方法及び部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明の第一の態様に係る部品βの製造方法は、一方の面にスパッタ法によりニッケルを形成した基板を用い、前記スパッタ法によりニッケルを形成した後、真空雰囲気を保ったまま、前記一方の面上に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む厚さが２〜１０μｍの合金膜をスパッタ法により形成する工程Ａ１と、前記合金膜上に、少なくとも前記合金膜との接触部位が、銅、及び、ニッケル被覆されたアルミニウムの何れか一方からなる部品αを載置する工程Ａ３と、前記基板と前記合金膜との間、及び、前記合金膜と前記部品αとの間を各々接合するために、２４０〜２５０℃の熱処理を施し、前記部品αから前記合金膜中に、銅またはニッケルの何れか一方が侵入しＳｎ−ＣｕまたはＳｎ−Ｎｉのいずれか一方の約１μｍの合金領域を部品α近傍に形成し、前記一方の面がニッケルからなる基板から前記合金膜中にニッケルが侵入し、Ｓｎ−Ｎｉの約１μｍの合金領域を形成する工程Ａ４と、を少なくとも順に備える、部品βの製造方法であって、前記工程Ａ１において、減圧雰囲気とした空間内に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む合金ターゲットを設けたカソード電極と、前記基板を設けたアノード電極とを対向して配置し、前記基板の前記一方の面上に、前記合金膜を形成する際に、前記カソード電極に電圧を印加するとともに、前記基板を１５０℃以下の温度とする。
【０００９】
（２）上記（１）に記載の製造方法は、前記工程Ａ１と前記工程Ａ３との間に、後工程において前記部品αがマウントされる領域にあたる部分に、貫通孔が形成されたレジストを、前記合金膜上に設ける工程Ａ２を更に備えていてもよい。
【００１０】
（３）上記（２）に記載の製造方法は、前記工程Ａ２と前記工程Ａ３との間に、前記レジストの前記貫通孔を通して見える前記合金膜上に、フラックスを塗布して、前記合金膜の表層をなす酸化膜を除去する工程Ａ６を更に備えていてもよい。【００１２】
（４）本発明の第二の態様に係る部品βの製造方法は、一方の面にスパッタ法によりニッケルを形成した基板を用い、前記スパッタ法によりニッケルを形成した後、真空雰囲気を保ったまま、前記一方の面上に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む厚さが２〜１０μｍの合金膜をスパッタ法により形成する工程Ｂ１と、前記合金膜上に、少なくとも、はんだペーストを塗布する工程Ｂ３と、前記合金膜上に、前記はんだペーストを介して、少なくとも接触部位が、銅、及び、ニッケル被覆されたアルミニウムの何れか一方からなる部品αを載置する工程Ｂ４と、前記基板と前記合金膜との間、前記はんだペーストと前記合金膜との間、及び、前記はんだペーストと前記部品αとの間を各々接合するために、２４０〜２５０℃の熱処理を施し、前記部品αから前記合金膜中に、銅またはニッケルの何れか一方が侵入しＳｎ−ＣｕまたはＳｎ−Ｎｉのいずれか一方の約１μｍの合金領域を部品α近傍に形成し、前記一方の面がニッケルからなる基板から前記合金膜中にニッケルが侵入し、Ｓｎ−Ｎｉの約１μｍの合金領域を形成する工程Ｂ５と、を少なくとも順に備える、部品βの製造方法であって、前記工程Ｂ１において、減圧雰囲気とした空間内に、Ｓｎ，Ａｇ，Ｃｕの３元素を含む合金ターゲットを設けたカソード電極と、前記基板を設けたアノード電極とを対向して配置し、前記基板の前記一方の面上に、前記合金膜を形成する際に、前記カソード電極にＤＣ電圧を印加するとともに、前記基板を１５０℃以下の温度とする。
【００１３】
（５）上記（４）に記載の製造方法は、
前記工程Ｂ１と前記工程Ｂ３との間に、後工程において前記部品αをマウントされる領域にあたる部分に、貫通孔が形成された、テープ状のレジストを、前記合金膜上に設ける工程Ｂ２を更に備えていてもよい。
【００１４】
（６）上記（４）又は（５）に記載の製造方法は、前記工程Ｂ３において、前記はんだペーストがフラックスを含有してもよい。
【発明の効果】
【００１７】
上記（１）から（９）に記載の部品の製造方法及び部品によれば、錫を主成分とする合金膜を、スパッタ法により形成する際に、減圧雰囲気とした空間内に、錫を主成分とする合金ターゲットを設けたカソード電極と、前記基板を設けたアノード電極とを対向して配置する。そして、前記基板の一方の面上に前記合金膜を形成する際に、前記カソード電極にＤＣ電圧を印加することで、薄膜化されても従来と同等の機械的特性、電気的特性を確保した合金膜を成膜することが可能である。これにより上記の部品の製造方法及び部品によれば、従来と同等の機械的特性、電気的特性を確保しつつ、はんだ層を薄膜化することが可能であり、低コスト化、薄型化を実現可能な部品の製造方法及び部品を提供することができる。
【図面の簡単な説明】
【００１８】
【図１Ａ】本発明の部品の製造方法（第１実施形態）の手順１ａを説明する工程断面図である。
【図１Ｂ】本発明の部品の製造方法（第１実施形態）の手順１ｂを説明する工程断面図である。
【図１Ｃ】本発明の部品の製造方法（第１実施形態）の手順１ｃを説明する工程断面図である。
【図１Ｄ】本発明の部品の製造方法（第１実施形態）の手順１ｄを説明する工程断面図である。
【図１Ｅ】本発明の部品の製造方法（第１実施形態）の手順１ｅを説明する工程断面図である。
【図１Ｆ】本発明の部品の製造方法（第１実施形態）の手順１ｆを説明する工程断面図である。
【図２】本発明で用いられるスパッタ装置の構成を示す模式平面図である。
【図３】図２に示すスパッタ装置において、スパッタ室内に配置されている電極に、ＤＣパルス電圧を印加するＤＣパルス電源ユニットの構成を示す模式ブロック図である。
【図４Ａ】図３のＤＣパルス電源ユニットの出力電圧波形を説明するタイムチャートである（ＤＣパルス電圧）。
【図４Ｂ】図３のＤＣパルス電源ユニットの出力電圧波形を説明するタイムチャートである（ＤＣ電圧）。
【図５】基板、合金膜及び、部品の部分を拡大して模式的に示した図である。
【図６Ａ】本発明の部品の製造方法（第２実施形態）の手順２ａを説明する工程断面図である。
【図６Ｂ】本発明の部品の製造方法（第２実施形態）の手順２ｂを説明する工程断面図である。
【図６Ｃ】本発明の部品の製造方法（第２実施形態）の手順２ｃを説明する工程断面図である。
【図６Ｄ】本発明の部品の製造方法（第２実施形態）の手順２ｄを説明する工程断面図である。
【図６Ｅ】本発明の部品の製造方法（第２実施形態）の手順２ｅを説明する工程断面図である。
【図６Ｆ】本発明の部品の製造方法（第２実施形態）の手順２ｆを説明する工程断面図である。
【図７】リフロープロファイルを示す図である。
【図８】はんだ合金膜とＮｉ基板との接合界面におけるＳＥＭ写真を示す図である。
【図９】はんだ合金膜とＣｕ部品との接合界面におけるＳＥＭ写真を示す図である。
【図１０Ａ】従来の部品の製造方法の手順１０ａを説明する工程断面図である。
【図１０Ｂ】従来の部品の製造方法の手順１０ｂを説明する工程断面図である。
【図１０Ｃ】従来の部品の製造方法の手順１０ｃを説明する工程断面図である。
【図１０Ｄ】従来の部品の製造方法の手順１０ｄを説明する工程断面図である。
【図１０Ｅ】従来の部品の製造方法の手順１０ｅを説明する工程断面図である。
【図１０Ｆ】従来の部品の製造方法の手順１０ｆを説明する工程断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明に係る部品の製造方法の一実施形態を図面に基づいて説明する。
後述する各実施形態では、錫（Ｓｎ）を主成分とする合金ターゲットとして、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金ターゲットを用い、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金膜を形成した例について詳述する。しかしながら、本発明は、必ずしも、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金ターゲットに限定されるものでは無い。本発明に好適な錫（Ｓｎ）を主成分とする合金ターゲットとしては、例えば、Ｓｎを主成分として、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）などを含むものが挙げられる。
【００２０】
（第一実施形態）
図１Ａ〜１Ｆは、本発明による部品の製造方法を説明する工程断面図である。
（手順１ａ）
まず、図１Ａに示すように、一方の面１０ａがニッケル（Ｎｉ）からなる基板１０を用い、一方の面１０ａ上に、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金膜１１をスパッタ法により形成する（工程Ａ１）。
基板１０は、一方の面がニッケルからなればよく、例えば、シリコン（Ｓｉ）基板１０の一面にニッケル（Ｎｉ）膜が形成されたものが好適に用いられる。以下では、この構成としたものを、Ｎｉ膜付き基板１０とも呼ぶ。
特に本実施形態は、減圧雰囲気とした空間内に、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金ターゲットを設けたカソード電極６０（図３参照）と、前記基板１０を設けたアノード電極７０（図３参照）とを対向して配置し、前記基板１０の一方の面上に前記合金膜１１を形成する際に、前記カソード電極６０にＤＣパルス電圧を印加する。
【００２１】
ここで、図２は、本実施形態で用いられるスパッタ装置１１０の構成を示す模式平面図であり、基板１０上にはんだ合金膜１１を積層形成するためのものである。
図２において、スパッタ装置１１０は、基板（ウエハー）１０の搬送室Ｔ０と、スパッタ処理をするスパッタ室Ｓ１、Ｓ２と、ロードロック室Ｌ／ＵＬと、基板１０の移載機Ｔ１とを備えている。
スパッタ装置１１０において、スパッタ室Ｓ１は、Ｓｉ基板１０の一面にＮｉ膜を形成する成膜室であり、スパッタ室Ｓ２は、はんだ合金膜１１を形成する成膜室である。２つのスパッタ室Ｓ１、Ｓ２は、後述するバルブ機構を介して搬送室Ｔ０と連通するように構成されているので、スパッタ室Ｓ１においてＮｉ膜が形成されたシリコン（Ｓｉ）基板１０を、減圧雰囲気中を通って、はんだ合金膜１１を形成するスパッタ室Ｓ２へ移動させることが可能となる。これにより、Ｎｉ膜の表面が酸化されることないので、Ｎｉ膜上にはんだ合金膜１１を形成した際に、Ｎｉ膜とはんだ合金膜１１との濡れ性が良好に保たれる。すなわち、Ｎｉ膜に対するはんだ合金膜１１の濡れ性を良好に保つためには、Ｎｉ膜とはんだ膜は真空中一貫にて成膜することが望ましい。
なお、スパッタ装置１１０としては、例えばマグネトロンスパッタ装置が好適に用いられる。
【００２２】
図２のスパッタ装置１１０において、搬送室Ｔ０は、ハンドラＨ０を有している。ハンドラＨ０は、基板１０を保持したまま移動し、スパッタ室間あるいはスパッタ室Ｓ１、Ｓ２とロードロック室Ｌ／ＵＬの間で、基板１０を搬送する。また、移載機Ｔ１は、ハンドラＨ１と、基板（ウエハー）１０のカセットＣ１，Ｃ２とを有している。ハンドラＨ１は、基板１０を保持したまま移動し、カセットＣ１にセットされた基板１０をロードロック室Ｌ／ＵＬに搬入し、スパッタ処理された基板１０をロードロック室Ｌ／ＵＬから搬出してカセットＣ１に戻す。
【００２３】
なお、スパッタ装置１１０では、搬送室Ｔ０と各スパッタ室Ｓ１、Ｓ２の間、搬送室Ｔ０とロードロック室Ｌ／ＵＬの間、およびロードロック室Ｌ／ＵＬと移載機Ｔ１との間に、それぞれバルブ機構が設けられており、室間の真空度・雰囲気を遮断できる構成となっている。
【００２４】
（スパッタ装置１１０においてのＤＣパルススパッタおよび静電チャックによるはんだ合金膜１１の形成）
このようなスパッタ装置１１０において、スパッタ室Ｓ２では、電極に、ＤＣ電圧（直流電圧）ではなく、ＤＣパルス電圧を印加するＤＣパルススパッタによって、合金膜１１を予めＮｉ膜が形成された基板１０の上に形成する。また、スパッタ室Ｓ２では、基板１０をセットする静電チャックに温度制御部が設けられており、この静電チャックによって、基板１０の温度上昇を抑えつつ、合金膜１１を形成する。静電チャックに設けられた温度制御部は、基板１０の温度を調整制御可能であり、スパッタ処理時には基板１０を冷却して所定の温度に保持する。
【００２５】
（ＤＣパルス電源ユニット）
図３はスパッタ室Ｓ３内に配置されている電極に、ＤＣパルス電圧を印加するＤＣパルス電源ユニット５０の構成を示す模式ブロック図である。図３において、ＤＣパルス電源ユニット５０は、ＤＣ電源５１と、ＯＦＦパルス電源５２と、印加電圧生成部５３と、制御部５４とを備えている。
【００２６】
このＤＣパルス電源ユニット５０の出力電圧は、スパッタ室Ｓ３内のカソード電極６０に印加される。また、スパッタ室Ｓ３内のアノード電極７０は接地されている。従って、アノード電極７０の電位Ｅａは基準電位（０電位）であり、カソード電極６０の電位ＥｋはＤＣパルス電源ユニット５０の出力電位である。
【００２７】
（ＤＣパルス）
図４Ａ、図４Ｂは、ＤＣパルス電源ユニット５０の出力電圧波形を説明するタイムチャートである。図４Ａは、ＤＣパルススパッタ時に電極に印加するＤＣパルス電圧である。図４Ｂは、ＤＣスパッタ時に電極に印加するＤＣ電圧である。
【００２８】
図４Ａに示すように、ＤＣパルス電源ユニット５０によって生成されるＤＣパルスの周期はｔ０である。この周期ｔ０の内、期間ｔ１がＤＣパルスのＯＦＦ期間であり、残りの期間ｔ２がＤＣパルスのＯＮ期間である。ＯＮ期間ｔ２で、カソード電位Ｅｋは、負の電位Ｅｋ１である。しかし、ＯＦＦ期間ｔ１で、カソード電位Ｅｋは、正または０のＯＦＦパルス電位Ｅｋ０（図４Ａでは、電位Ｅｋ０は正電位）である。一方、図４Ｂに示すように、ＤＣパルス電源ユニット５０をＤＣ電源５１として機能させた場合には、カソード電位Ｅｋは負の固定電位Ｅｋ２となる。
【００２９】
図３のＤＣパルス電源ユニット５０の動作について説明する。ＤＣ電源５１は、制御部５４から送信される波高値制御信号に従って、負電位Ｅｋ１を生成する。ＯＦＦパルス電源５２は、制御部５４から送信される波高値制御信号に従って、ＯＦＦパルス電位（正電位または０（ゼロ）電位）Ｅｋ０を生成し、これらの電位Ｅｋ１，Ｅｋ０をそれぞれ印加電圧生成部５３に出力する。なお、電位Ｅｋ１，Ｅｋ０の値は、上記波高値制御信号によって可変設定可能である。
【００３０】
印加電圧生成部５３は、制御部５４から送信される切換制御信号に従って、ＯＮ期間ｔ２で、電位Ｅｋ１を、ＯＦＦ期間ｔ１で、電位Ｅｋ０を、切り換えて出力する。これにより、カソード電極６０には、ＤＣパルスＥｋ（図４Ａ参照）が印加される。なお、ＤＣパルスＥｋのＯＦＦデューティー比ｔ１／ｔ０は、上記切換制御信号によって、例えば０％〜５０％の間で可変設定可能である。図４Ａでは、ＯＦＦデューティー比ｔ１／ｔ０を２０％に設定している。但し、このＯＦＦデューティー比ｔ１／ｔ０は、１０％〜３０％の範囲内に設定することが望ましい。また、ＤＣパルスＥｋの周波数（１／ｔ０）も、上記切換制御信号によって、例えば５０Ｈｚ〜２５０Ｈｚの間で可変設定可能である。
【００３１】
一方、ＤＣパルス電源ユニット５０をＤＣ電源５１として使用するとき、印加電圧生成部５３は、ＤＣ電源５１で生成された電位Ｅｋ２（図４Ｂ参照）のみを継続して、カソード印加電位Ｅｋとして出力する。
【００３２】
（スパッタ装置１１０における、Ｎｉ膜およびはんだ合金膜１１の形成手順）
（基板１０の搬入）
まず、シリコン（Ｓｉ）からなる基板（ウエハー）１０を、移載機Ｔ１内のカセットＣ１にセットする。そして、ロードロック室Ｌ／ＵＬをベントして、移載機Ｔ１との間のバルブ機構を開いたあと、上記カセットＣ１にセットした基板１０をハンドラＨ１によってカセットＣ１からロードロック室Ｌ／ＵＬ内に移送する。
【００３３】
次に、ロードロック室Ｌ／ＵＬと移載機Ｔ１の間のバルブ機構を閉じ、ロードロック室Ｌ／ＵＬを１０−３Ｐａ台まで真空排気する。そして、ロードロック室Ｌ／ＵＬと搬送室Ｔ０の間のバルブ機構を開き、搬送室Ｔ０内のハンドラＨ０によって基板１０を搬送室Ｔ０内に搬入し、ロードロック室Ｌ／ＵＬとの間のバルブ機構を閉じる。
【００３４】
（Ｎｉ膜の形成、スパッタ室Ｓ１）
次に、搬送室Ｔ０とスパッタ室Ｓ１との間のバルブ機構を開き、ハンドラＨ０によってＮｉ基板１０を、搬送室Ｔ０からスパッタ室Ｓ１内に搬送する。そして、スパッタ室Ｓ１において、Ｎｉ膜を形成する。スパッタ室Ｓ１の成膜圧力を０．１Ｐａ〜１．０Ｐａとし、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとした減圧雰囲気中において、Ｎｉターゲットを使用して、ＤＣスパッタ法により、例えば膜厚０．２μｍ〜４．０μｍのＮｉ膜を形成する。そして、Ｎｉ膜を形成した後、搬送室Ｔ０との間のバルブ機構を開き、裏面（被成膜面）にＮｉが形成されたＮｉ膜付き基板１０を、ハンドラＨ０によってスパッタ室Ｓ１より搬送室Ｔ０に戻し、スパッタ室Ｓ１との間のバルブ機構を閉じる。
【００３５】
（合金膜１１の形成、スパッタ室Ｓ２）
次に、搬送室Ｔ０とスパッタ室Ｓ２との間のバルブ機構を開き、ハンドラＨ０によってＮｉ膜付き基板１０を、搬送室Ｔ０からスパッタ室Ｓ２内に搬送する。そして、スパッタ室Ｓ２において、ＳｎおよびＣｕを主成分としてＡｇを含有する合金膜１１を成膜する。スパッタ室Ｓ２の成膜圧力を０．１Ｐａ〜１．０Ｐａとし、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとした減圧雰囲気中において、Ａｇ−Ｓｎ−Ｃｕ合金のはんだターゲット（Ａｇ−Ｓｎ−Ｃｕ合金ターゲット）を使用して、ＤＣパルススパッタ（マグネトロンスパッタ）によって例えば膜厚２μｍ〜１０μｍｍのはんだ合金膜１１を成膜する。そして、成膜終了後、搬送室Ｔ０との間のバルブ機構を開き、裏面（被成膜面）に合金膜１１が形成されたＮｉ膜付き基板１０を、ハンドラＨ０によってスパッタ室Ｓ２より搬送室Ｔ０に戻し、スパッタ室Ｓ２との間のバルブ機構を閉じる。
【００３６】
上記合金膜１１を成膜するＤＣパルススパッタでは、例えば、ＤＣパルスのＯＦＦデューティーｔ１／ｔ０（図４Ａ参照）を２０％に設定し、ＤＣパルスの周波数１／ｔ０を２５０ｋＨｚに設定する。また、静電チャックの温度制御部によってＮｉ基板１０を冷却することにより、Ｎｉ基板１０の温度を１５０℃以下に保持しつつ、はんだ合金膜１１を成膜する。Ａｇ−Ｓｎ−Ｃｕ合金ターゲットには、例えば、主成分となるＳｎとＣｕの重量％比率がＳｎ：Ｃｕ＝６０：４０であり、これにＡｇが３重量％添加された合金ターゲット（Ｓｎ−Ｃｕ（６０：４０）−Ａｇ（９７：３）重量％ターゲット）が使用される。Ａｇ−Ｓｎ−Ｃｕ合金ターゲットは、スパッタ室Ｓ３内のカソード電極６０（図３参照）のアノード電極７０側の面の上に設けられる。また、Ｎｉ膜付き基板１０は、アノード電極７０（図３参照）のカソード電極６０側の面の上に、被成膜面である裏面（Ｎｉ膜が形成された面）をカソード電極６０側に向けて設けられる。
【００３７】
（成膜された基板１０の搬出）
その後、ロードロック室Ｌ／ＵＬとの間のバルブ機構を開き、ハンドラＨ０によって、合金膜１１を形成したＮｉ膜付き基板１０を搬送室Ｔ０から搬出し、搬送室Ｔ０とロードロック室Ｌ／ＵＬの間のバルブ機構を閉じる。そして、ロードロック室Ｌ／ＵＬをベントして、移載機Ｔ１との間のバルブ機構を開いたあと、移載機Ｔ１のハンドラＨ１によって、ロードロック室Ｌ／ＵＬ内の上記Ｎｉ膜付き基板１０を、カセットＣ２に戻す。
【００３８】
（基板１０の冷却）
ＤＣスパッタは、一般に、ＲＦスパッタよりもスパッタレートが高いが、基板１０の温度が上昇すると、基板１０に付着した金属が遊離し易くなるので、スパッタレートが低下する。そこで、基板１０を冷却すれば、基板１０に付着した金属が遊離し難くなるので、スパッタレートの低下を抑えることができる。本実施形態のはんだ合金膜１１のＤＣパルススパッタでは、ＤＣパルスのＯＦＦ期間ｔ１（図４Ａ参照）において基板１０が冷却され、基板１０の温度上昇を抑えることができるので、スパッタレートの低下を抑えることができ、ＲＦスパッタよりも高いスパッタレートを確保できる。
【００３９】
さらに、本実施形態のはんだ合金膜１１のＤＣパルススパッタでは、静電チャックの温度制御部によって基板１０を冷却し、基板温度を１５０℃以下の所定温度に保持しているので、スパッタレートの低下を効果的に抑えることができる。ここで、基板温度を１５０℃以下としているのは、一般的なはんだの融点が１５０℃であり、１５０℃以上の温度になると、薄膜のはんだが蒸発してしまうためである。
【００４０】
以上のように本実施形態によれば、カソード電極６０にＤＣパルス電圧を印加するＤＣパルススパッタによって、低融点金属Ｃｕを含有する合金膜１１を成膜することにより、合金膜１１の含有金属組成のずれを生じることなく、かつ成膜レートを低下させることなく成膜することができる。したがって、従来技術においてはんだ層成膜のための基板１０の大気暴露時の酸化防止膜として必要であった下地膜を設ける必要がない。これにより、はんだ合金膜１１を成膜するために、基板１０をスパッタ装置１１０から取り出して真空蒸着装置にセットする際の手間や基板１０の破損などを低減できるとともに、下地膜の金属材料として使用していた貴金属（例えばＡｕなど）のコストを低減できる。
上述したように、ＤＣパルススパッタには優れた点が存在するが、本発明はＤＣパルススパッタに限定されるものではない。適切な構成とした成膜装置や適切な成膜条件などを設定することにより、ＤＣパルススパッタに代えてＤＣスパッタを用いても、本発明は実現できる。
【００４１】
また、後述する実施例に示されるように、はんだからなる合金膜１１を形成する際に、カソード電極６０にＤＣパルス電圧を印加することで、薄膜化されても従来と同等の機械的特性、電気的特性を確保した合金膜を成膜することが可能である。特に、従来密着層として用いられていたＡｕ膜を形成しなくても十分な接合強度を確保することができ、コストの低下を図ることができる。
【００４２】
このようにして形成される合金膜１１の厚みとしては、特に限定されるものではないが、例えば、２μｍ以上、１０μｍ以下とすることが好ましい。
後述するように、Ｎｉ膜付き基板（あるいはＮｉ基板１０）１０上に形成された合金膜１１の上に部品１４を載置し、熱処理（リフロー）して三者を接合する。このとき、合金膜１１において基板１０と接する側には、基板１０に含まれるＮｉが侵入して、このＮｉとＳｎとの合金領域αが形成される。また、合金膜１１において部品１４と接する側には、部品１４に含まれるＣｕまたはＮｉが侵入して、このＣｕまたはＮｉとＳｎとの合金領域βが形成される。これらの合金領域α、合金領域βは、いずれも１μｍ程度の厚みとなることを、本発明者らは確認した。そのため、合金膜１１の厚みとしては、少なくとも（１μｍ＋１μｍ＝）２μｍはあることが好ましい。一方、合金膜１１が１０μｍよりも厚いと、膜にクラックが生じる虞がある。
【００４３】
（手順１ｂ）
次に、必要に応じて、図１Ｂに示すように、後工程において部品１４をマウントする領域にあたる部分に貫通孔１２ａを備えたテープ状のレジスト１２を、前記合金膜１１上に設ける（工程Ａ２）。後工程とは、組立、検査を行う工程のことである。
合金膜１１上に、所定厚さのテープ状のレジスト１２を張り付ける。テープ状のレジスト１２には、後工程において部品１４をマウントする領域にあたる部分に貫通孔１２ａ（開口部）が設けられている。
テープ状のレジスト１２としては、特に限定されるものではないが、例えば、ポリイミドテープが用いられる。
【００４４】
（手順１ｃ）
次に、図１Ｃに示すように、（レジスト１２を形成した場合には、レジスト１２の貫通孔１２ａを通して見える）前記合金膜１１上に、フラックス１３を塗布して、前記合金膜１１の表層をなす酸化膜を除去する（工程Ａ６）。
合金膜１１上に、部品１４の接合面と接触させる際、合金膜１１表面に残留している酸化膜を化学的に除去するため、フラックス１３を塗布する。このフラックス１３には、この金属酸化物と反応して、それを溶解除去する作用を有する活性化学種が含有されている。その後、洗浄処理を行うことにより、酸化膜が除去される。
【００４５】
（手順１ｄ）
次に、図１Ｄに示すように、（レジスト１２を形成した場合には、レジスト１２の貫通孔１２ａを通して見える）前記合金膜１１上に、少なくとも接触部位が、銅（Ｃｕ）、又はニッケル（Ｎｉ）被覆されたアルミニウム（Ａｌ）からなる部品１４を載置する（工程Ａ３）。
【００４６】
（手順１ｅ）
次に、図１Ｅに示すように、前記基板１０と前記合金膜１１、及び、前記合金膜１１と前記部品１４と、の間を各々接合するために、熱処理を施す（工程Ａ４）。
遠赤外線ヒータ及び熱風を用いて熱処理（リフロー）を施すことにより、基板１０と合金膜１１、及び、合金膜１１と部品１４と、の間が各々接合され、これにより基板１０、合金膜１１及び部品１４の三者が接合される。
このとき、基板１０と合金膜１１、及び、部品１４を載置しただけでは、何の変化も生じないが、熱処理することにより、接合界面で次のような変化が生じることを、本発明者らは見出した。
【００４７】
ここで、図５は、基板１０、合金膜１１及び部品１４の部分を拡大して模式的に示した図である。
基板１０に該当する「部材ａ」の上に、合金膜１１に該当する「はんだ（Ｓｎ系）」、部品１４に該当する「部材ｂ」の順に設けて、リフロー（熱処理）した物品においては、「はんだ（Ｓｎ系）」の「部材ａ」側に、「部材ａに含まれる元素Ｘが侵入して、この元素ＸとＳｎとの合金領域αが形成される。また、「はんだ（Ｓｎ系）」の「部材ｂ」側には、「部材ｂに含まれる元素Ｙが侵入して、この元素Ｙとの合金領域βが形成される。「はんだ」は、２つの合金領域α、βに挟まれる領域に、ターゲット組成と同じ合金領域γ（Ｓｎ−Ａｇ−Ｃｕ）が存在する。
【００４８】
すなわち、本実施形態においては、図５に示すように、まず、下方の基板１０（Ｎｉ）と合金膜１１（Ｓｎ−Ａｇ−Ｃｕ）の接合界面では、Ｎｉがはんだ中に侵入し、（Ｓｎ−Ｎｉ）合金領域αが形成される。合金領域αは、１μｍ程度の厚みとなる。
一方、上方の合金膜１１（Ｓｎ−Ａｇ−Ｃｕ）と部品１４（ＣｕまたはＮｉコートされたＡｇ）との接合界面では、ＣｕまたはＮｉがはんだ中に侵入し、（Ｓｎ−Ｃｕ）あるいは（Ｓｎ−Ｎｉ）合金領域βが形成される。合金領域βは、１μｍ程度の厚みとなる。
そして、はんだ合金膜１１において２つの合金領域α、βに挟まれる領域には、ターゲット組成と同じ合金領域γ（Ｓｎ−Ａｇ−Ｃｕ）が存在する。
これら合金領域α（Ｓｎ−Ｎｉ）、合金領域β（Ｓｎ−ＣｕあるいはＳｎ−Ｎｉ）は、合金領域γ（Ｓｎ−Ａｇ−Ｃｕ）に比べて固い部分となる。これにより、はんだ合金膜１１を薄くしても、十分な機械的強度を確保することができる。
【００４９】
熱処理（リフロー）の温度としては、特に限定されるものではないが、例えば２４０〜２５０℃とすることが好ましい。通常より高めの２４０〜２５０℃にて熱処理することで良好に接合することができる。
【００５０】
（手順１ｆ）
最後に、図１Ｆに示すように、（レジスト１２を形成した場合には、）前記レジスト１２を除去する（工程Ａ５）。
最後に、テープ状のレジスト１２を除去（剥離）することにより、基板１０上に、はんだからなる合金膜１１を介して部品１４が実装された実装品が得られる。
なお、当然ではあるが、レジスト１２を形成する必要がない場合には、上述した「工程Ａ２」と「工程Ａ５」は不要である。
【００５１】
以上説明してきたように、本発明では、はんだからなる合金膜１１を形成する際に、前記カソード電極６０にＤＣパルス電圧を印加することで、薄膜化されても従来と同等の機械的特性、電気的特性を確保した合金膜１１を成膜することが可能である。これにより本発明では、従来と同等の機械的特性、電気的特性を確保しつつ、合金膜１１を薄膜化することが可能であり、低コスト化、薄型化を実現可能である。
【００５２】
このようにして得られた実装品において、はんだからなる合金膜１１（Ｓｎ−Ａｇ−Ｃｕ）は、基板１０（Ｎｉ層）近傍に、（Ｓｎ−Ｎｉ）合金領域αを、部品（Ｃｕ部品あるいはＮｉコートＡｌ部品）１４近傍に、（Ｓｎ−Ｃｕ）合金あるいは（Ｓｎ−Ｎｉ）合金領域βを、それぞれ含む。
【００５３】
＜第二実施形態＞
次に、本発明の第二実施形態について説明する。
なお、以下の説明において、上述した第一実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略している場合がある。
図６Ａ〜図６Ｆは、本実施形態による部品の製造方法を説明する工程断面図である。
【００５４】
（手順２ａ）
まず、図６Ａに示すように、一方の面がニッケル（Ｎｉ）からなる基板１０を用い、前記一方の面上に、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金膜１１をスパッタ法により形成する（工程Ｂ１）。
図２に示したような装置を用いて、減圧雰囲気とした空間内に、銀（Ａｇ）、錫（Ｓｎ）及び、銅（Ｃｕ）を含有する合金ターゲットを設けたカソード電極６０と、前記基板１０を設けたアノード電極７０とを対向して配置し、前記基板１０の一方の面上に前記合金膜１１を形成する際に、前記カソード電極６０にＤＣパルス電圧を印加する。
【００５５】
（手順２ｂ）
次に、図６Ｂに示すように、必要に応じて、後工程において部品１４をマウントする領域にあたる部分に貫通孔１２ａを備えたテープ状のレジスト１２を、前記合金膜１１上に設ける（工程Ｂ２）。
（手順２ｃ）
次に、図６Ｃに示すように、（レジスト１２を形成した場合には、レジスト１２の貫通孔１２ａを通して見える）前記合金膜１１上に、少なくとも、はんだペースト１５を塗布する（工程Ｂ３）。
このとき、はんだペースト１５としてフラックス１３入りのはんだペースト１５を用いることが好ましい。
（手順２ｄ）
次に、図６Ｄに示すように、（レジスト１２を形成した場合には、レジスト１２の貫通孔１２ａを通して見える）前記合金膜１１上に、前記はんだペースト１５を介して、少なくとも接触部位が、銅（Ｃｕ）、又はニッケル（Ｎｉ）被覆されたアルミニウム（Ａｌ）からなる部品１４を載置する（工程Ｂ４）。
【００５６】
（手順２ｅ）
次に、図６Ｅに示すように、前記基板１０と前記合金膜１１、前記合金膜１１と前記はんだペースト１５、及び前記はんだペースト１５と前記部品１４と、の間を各々接合するために、熱処理（リフロー）を施す（工程Ｂ５）。
（手順２ｆ）
最後に、図６Ｆに示すように、（レジスト１２を形成した場合には、）前記レジスト１２を除去する（工程Ｂ６）。
なお、当然ではあるが、レジスト１２を形成する必要がない場合には、上述した「工程Ｂ２」と「工程Ｂ６」は不要である。
【００５７】
本実施形態においても、はんだからなる合金膜１１を形成する際に、前記カソード電極６０にＤＣパルス電圧を印加することで、薄膜化されても従来と同等の機械的特性、電気的特性を確保した合金膜１１を成膜することが可能である。これにより本発明では、従来と同等の機械的特性、電気的特性を確保しつつ、合金膜１１を薄膜化することが可能であり、低コスト化、薄型化を実現可能である。
【００５８】
このようにして得られた実装品において、合金膜１１及び、はんだペースト１５（Ｓｎ−Ａｇ−Ｃｕ）は、基板（Ｎｉ層）１０近傍に、（Ｓｎ−Ｎｉ）合金領域αを、部品（Ｃｕ部品あるいは、ＮｉコートＡｌ部品）１４近傍に、（Ｓｎ−Ｃｕ）合金あるいは（Ｓｎ−Ｎｉ）合金領域βを、それぞれ含む。
【実施例１】
【００５９】
本発明の効果を確認するために行った実施例について説明する。
（実施例１）
図２に示したような装置を用いて、Ｎｉ膜付き基板１０上にはんだ（Ｓｎ−Ａｇ−Ｃｕ）合金膜を形成した。
まず、スパッタ室Ｓ１にて、シリコン（Ｓｉ）基板１０上にＮｉ膜を形成した。スパッタ室Ｓ１の成膜圧力を０．１Ｐａ〜１．０Ｐａとし、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとした減圧雰囲気中において、Ｎｉターゲットを使用して、ＤＣスパッタ法によって膜厚０．７μｍのＮｉ膜を成膜した。
次に、Ｎｉ膜付きの基板１０をスパッタ室Ｓ１からスパッタ室Ｓ２へ移動した後、スパッタ室Ｓ２の成膜圧力を０．１Ｐａ〜１．０Ｐａとし、Ａｒ流量を５ｓｃｃｍ〜５０ｓｃｃｍとした減圧雰囲気中において、Ａｇ−Ｓｎ−Ｃｕ合金のはんだターゲット（Ａｇ−Ｓｎ−Ｃｕ合金ターゲット）を使用して、ＤＣパルススパッタ（マグネトロンスパッタ）によって膜厚１０μｍのはんだ合金膜１１を、Ｎｉ膜付きの基板１０上に形成した。
はんだ合金膜１１上に、Ｃｕ部品１４を載置し、その後熱処理（リフロー）することにより、Ｎｉ膜付き基板１０、はんだ合金膜１１及び、部品１４の三者を接合した。【００６０】
（実施例２）
実施例１と同様にして、Ｎｉ膜付き基板１０上に膜厚５μｍのはんだ合金膜１１を成膜した。はんだ合金膜１１上にＣｕ部品１４を載置し、その後熱処理（リフロー）することにより、Ｎｉ膜付き基板１０、はんだ合金膜１１及び、部品１４の三者を接合した。【００６１】
（比較例１）
Ｎｉ膜付き基板１０上にスパッタ法によりＡｕ膜を成膜し、Ａｕ膜上にはんだを塗布してはんだ膜を形成した。はんだ膜上にＣｕ部品１４を載置し、その後熱処理（リフロー）することにより、Ｎｉ膜付き基板１０、はんだ膜及び、部品１４の三者を接合した。【００６２】
実施例１において、このときのリフロープロファイルを図７に示す。
図７から、通常（標準）よりも、高温条件（２００−２２０秒の領域＝２４０〜２５０℃）にてリフローすると良い結果が得られることがわかる。【００６３】
また、実施例１においてはんだ合金膜１１とＮｉ基板１０との接合界面におけるＳＥＭ写真を図８に、はんだ合金膜１１とＣｕ部品１４との接合界面におけるＳＥＭ写真を、図９にそれぞれ示す。
図８から、Ｓｉウェハ上に設けたＮｉ層から、はんだ（Ｓｎ−Ａｇ−Ｃｕ）中にＮｉが侵入して、（Ｓｎ−Ｎｉ）合金の領域が、局所的に（均一ではなく）形成されていることが分かる。また、図９から、Ｃｕ部品１４から、はんだ合金膜（Ｓｎ−Ａｇ−Ｃｕ）１１中にＣｕが侵入して、（Ｓｎ−Ｃｕ）合金の領域が、局所的に（あぶく状に）形成されていることが分かる。
これらの結果から、本発明に係るはんだ合金膜（Ｓｎ−Ａｇ−Ｃｕ）１１は、Ｎｉ膜付き基板（Ｎｉ膜）１０近傍に、（Ｓｎ−Ｎｉ）合金領域を、Ｃｕ部品（ＮｉコートＡｌ部品）１４近傍に、（Ｓｎ−Ｃｕ）合金（あるいは（Ｓｎ−Ｎｉ）合金）領域を、それぞれ含んでいることが確認された。【００６４】
次に、実施例１，２及び比較例１で得られた実装品について、接合強度を測定した。その結果を表１に示す。なお、表１に示す結果は、１０サンプルについての平均値である。【００６５】
【表１】
0005851510.tif 000002
【００６６】
表１から、本発明のＳｎ−Ａｇ−Ｃｕ系のはんだは、従来、密着層として用いていたＡｕ膜と同レベルの接合強度を有していること分かった。Ａｕ膜の場合（比較例１）に比べて、はんだ合金膜１１の厚さを５μｍとした場合（実施例２）の接着強度は若干低いが、はんだ合金膜１１の厚さを１０μｍとした場合（実施例１）には、Ａｕ膜の場合（比較例１）を上回る接合強度が得られていることが確認された。これにより、密着層として用いられていたＡｕ膜を形成しなくても十分な接合強度を確保することができ、コストの低下を図ることができる。【００６７】
以上、本発明の部品の製造方法について説明してきたが、本発明は上述した例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
【産業上の利用可能性】
【００６８】
本発明によれば、従来と同等の機械的特性、電気的特性を確保しつつ、はんだ層を薄膜化することが可能であり、低コスト化、薄型化を実現可能な部品の製造方法及び部品を提供することができる。
【符号の説明】
【００６９】
１０  基板
１１  はんだ合金膜
１２  レジスト
１２ａ  貫通孔
１３  フラックス
１４  部品
１５  はんだペースト
５０  ＤＣパルス電源ユニット
５１  ＤＣ電源
５２  ＯＦＦパルス電源
５３  印加電圧生成部
５４  制御部
６０  カソード電極
７０  アノード電極
１００  基板
１０１  下地膜
１０２  レジスト
１０２ａ  貫通孔
１０３  はんだペースト
１０４  部品
１１０  スパッタ装置
Ｃ１、Ｃ２  カセット
Ｅａ、Ｅｋ、Ｅｋ１  電位
Ｅｋ０  ＯＦＦパルス電位
Ｅｋ２  負の固定電位
Ｈ０、Ｈ１  ハンドラ
Ｌ／ＵＬ  ロードロック室
Ｓ１、Ｓ２、Ｓ３  スパッタ室
ｔ０  周期
ｔ１、ｔ２  期間
Ｔ０  搬送室
Ｔ１  移載機
【図１Ａ】
0005851510.tif 000003
【図１Ｂ】
0005851510.tif 000004
【図１Ｃ】
0005851510.tif 000005
【図１Ｄ】
0005851510.tif 000006
【図１Ｅ】
0005851510.tif 000007
【図１Ｆ】
0005851510.tif 000008
【図２】
0005851510.tif 000009
【図３】
0005851510.tif 000010
【図４Ａ】
0005851510.tif 000011
【図４Ｂ】
0005851510.tif 000012
【図５】
0005851510.tif 000013
【図６Ａ】
0005851510.tif 000014
【図６Ｂ】
0005851510.tif 000015
【図６Ｃ】
0005851510.tif 000016
【図６Ｄ】
0005851510.tif 000017
【図６Ｅ】
0005851510.tif 000018
【図６Ｆ】
0005851510.tif 000019
【図７】
0005851510.tif 000020
【図１０Ａ】
0005851510.tif 000021
【図１０Ｂ】
0005851510.tif 000022
【図１０Ｃ】
0005851510.tif 000023
【図１０Ｄ】
0005851510.tif 000024
【図１０Ｅ】
0005851510.tif 000025
【図１０Ｆ】
0005851510.tif 000026
【図８】
0005851510.tif 000027
【図９】
0005851510.tif 000028