(57)【特許請求の範囲】
【請求項１】
第１の電圧である電源を供給されて定電流を発生する定電流部と、
前記定電流部で発生された定電流を供給されて前記第１の電圧より低い第２の電圧を発生し、前記第１の電圧の電源を前記第２の電圧にクランプするクランプ部と、
前記クランプ部でクランプされた電源を供給されて基準電圧を発生する基準電圧発生部と、を有し、
前記クランプ部は、ゲートとドレインに接続され縦型接続されたｎ段のＭＯＳトランジスタであり、
前記縦型接続されたｎ段のＭＯＳトランジスタは、飽和領域で動作し、
前記第２の電圧であるＶｃは、前記定電流であるＩＲＥＦ、電子の移動度μｎ、単位面積あたりのゲート容量Ｃｏｘ、ＭＯＳトランジスタのゲート幅Ｗ、ＭＯＳトランジスタのゲート長Ｌ、ＭＯＳトランジスタのスレショールド電圧Ｖｔｈを用いて、
Ｖｃ＝ｎ×［２×ＩＲＥＦ／（μｎＣｏｘ）］１／２×（Ｌ／Ｗ）１／２＋ｎ×Ｖｔｈ
と表される
ことを特徴とする半導体集積回路。
【請求項２】
請求項１記載の半導体集積回路において、
前記定電流部は、
電流を安定化して前記定電流を出力する電流安定化部と、
前記第１の電圧である電源の投入からの一定期間に前記第１の電圧である電源を前記電流安定化部に供給する第１の起動部と、
前記基準電圧発生部に流れる電流に応じた電流を前記電流安定化部に供給する電流供給部と、
を有することを特徴とする半導体集積回路。
【請求項３】
請求項１記載の半導体集積回路において、
前記定電流部は、
電流を安定化して前記定電流を出力する電流安定化部と、
前記基準電圧発生部で発生した基準電圧が所定の参照電圧未満であるとき前記第１の電圧である電源を前記電流安定化部に供給する第２の起動部と、
前記基準電圧発生部に流れる電流に応じた電流を前記電流安定化部に供給する電流供給部と、
を有することを特徴とする半導体集積回路。
【請求項４】
請求項１乃至３のいずれか１項記載の半導体集積回路において、
前記基準電圧発生部は、
前記クランプ部でクランプされた電源をドレインに供給され、ゲート及びソースを前記基準電圧の出力端子に接続されたディプレッション型の第１のＭＯＳトランジスタと、
前記基準電圧の出力端子にゲート及びドレインを接続されたエンハンスメント型の第２のＭＯＳトランジスタと、
を有することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧回路を有する半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路には、高耐圧回路と、低耐圧回路とが混載された半導体集積回路がある。このような半導体装置では、高い電圧が低耐圧回路に印加されることを防止するクランプ回路が設けられている。
【０００３】
図６は本出願人が先に、特許文献１で提案した半導体集積回路の一例の回路構成図を示す。図６において、半導体集積回路は、電源端子１１と、抵抗１２と、クランプ回路１３と、低耐圧の内部回路１４を有する。電源端子１１は高電圧ＶＤＤ１（例えば最大３０Ｖ）が印加される端子であり、抵抗１２を介してクランプ回路１３及び内部回路１４に接続されている。
【０００４】
クランプ回路１３は、１つのｎｐｎ型バイポーラトランジスタ２１により構成されている。ｎｐｎ型バイポーラトランジスタ２１のエミッタは、抵抗１２を介して電源端子１１に接続されると共に、内部回路１４に接続されている。トランジスタ２１のコレクタはベースと共通接続されて接地されている。
【０００５】
上記構成とされたクランプ回路１３は抵抗１２との接続点の電圧を内部回路１４が破壊されない電圧にクランプする。クランプ電圧つまりｎｐｎ型バイポーラトランジスタ２１の逆電圧（エミッタ、ベース間の逆方向電圧）は例えば６Ｖであり、クランプ回路１３は内部回路１４に供給される電圧をトランジスタ２１の逆電圧にクランプする。
【０００６】
内部回路１４は、基準電圧発生回路１６と、低電圧（例えば６Ｖ以下）で駆動する低電圧駆動用回路１７とを有する。基準電圧発生回路１６は、低電圧駆動用回路１７に接続されている。基準電圧発生回路１６は、ディプレッション型ｎチャネルＭＯＳトランジスタ２３とエンハンスメント型ｎチャネルＭＯＳトランジスタ２４を有する。ＭＯＳトランジスタ２３のドレインはトランジスタ２１のエミッタと接続されている。ＭＯＳトランジスタ２４のソースは接地されている。
【０００７】
ＭＯＳトランジスタ２３のゲートはＭＯＳトランジスタ２４のゲートと共通接続され、かつ、ＭＯＳトランジスタ２３のソース及びＭＯＳトランジスタ２４のドレインと共通接続されている。ディプレッション型のＭＯＳトランジスタ２３は電流源として動作し、ＭＯＳトランジスタ２３のソース電流がＭＯＳトランジスタ２４のドレイン電流として流れることで生じるＭＯＳトランジスタ２４のエミッタ、ベース間の閾値電圧（例えば２．０Ｖ）を基準電圧ＶＲＥＦとして低電圧駆動用回路１７に供給する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６４４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６に示す従来の半導体集積回路は、ＭＯＳトランジスタを形成するプロセスで作成されている。ｎｐｎ型バイポーラトランジスタ２１は、ＭＯＳトランジスタを作成するプロセスで形成されたｎｐｎ接合をバイポーラトランジスタとして用いている。ＭＯＳトランジスタを形成するプロセスで形成したバイポーラトランジスタ２１では、バイポーラトランジスタ２１の逆電圧のバラツキが大きく、クランプ電圧を正確な値（６Ｖ）に設定することができず、結果として半導体集積回路の歩留りが悪くなるという問題があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、クランプ電圧を正確な値に設定できる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施態様による半導体集積回路は、第１の電圧である電源を供給されて定電流を発生する定電流部（６０）と、
前記定電流部（６０）で発生された定電流を供給されて前記第１の電圧より低い第２の電圧を発生し、前記第１の電圧の電源を前記第２の電圧にクランプするクランプ部（７１）と、
前記クランプ部（７１）でクランプされた電源を供給されて基準電圧を発生する基準電圧発生部（７２）と、を有し、
前記クランプ部（７１）は、ゲートとドレインに接続され縦型接続されたｎ段のＭＯＳトランジスタ（Ｍ１１−１〜Ｍ１１−ｎ）であり、
前記縦型接続されたｎ段のＭＯＳトランジスタは、飽和領域で動作し、
前記第２の電圧であるＶｃは、前記定電流であるＩＲＥＦ、電子の移動度μｎ、単位面積あたりのゲート容量Ｃｏｘ、ＭＯＳトランジスタのゲート幅Ｗ、ＭＯＳトランジスタのゲート長Ｌ、ＭＯＳトランジスタのスレショールド電圧Ｖｔｈを用いて、
Ｖｃ＝ｎ×［２×ＩＲＥＦ／（μｎＣｏｘ）］１／２×（Ｌ／Ｗ）１／２＋ｎ×Ｖｔｈ
と表される
。
【００１２】
好ましくは、前記定電流部（６０）は、
電流を安定化して前記定電流を出力する電流安定化部（６３）と、
前記第１の電圧である電源の投入からの一定期間に前記第１の電圧である電源を前記電流安定化部（６３）に供給する第１の起動部（６１）と、
前記基準電圧発生部（７２）に流れる電流に応じた電流を前記電流安定化部（６３）に供給する電流供給部（６２）と、を有する。
【００１３】
好ましくは、前記定電流部（６０）は、
電流を安定化して前記定電流を出力する電流安定化部（６３）と、
前記基準電圧発生部（７２）で発生した基準電圧が所定の参照電圧未満であるとき前記第１の電圧である電源を前記電流安定化部（６３）に供給する第２の起動部（６４）と、
前記基準電圧発生部（７２）に流れる電流に応じた電流を前記電流安定化部（６３）に供給する電流供給部（６２）と、を有する。
【００１４】
好ましくは、前記基準電圧発生部（７２）は、
前記クランプ部（７１）でクランプされた電源をドレインに供給され、ゲート及びソースを前記基準電圧の出力端子（７３）に接続されたディプレッション型の第１のＭＯＳトランジスタ（Ｍ１３）と、
前記基準電圧の出力端子（７３）にゲート及びドレインを接続されたエンハンスメント型の第２のＭＯＳトランジスタ（Ｍ１４）と、を有する。
【００１５】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１６】
本発明によれば、クランプ電圧を正確な値に設定することができる。
【図面の簡単な説明】
【００１７】
【図１】監視警報システムの一実施形態の構成図である。
【図２】子機の一実施形態の構成図である。
【図３】本発明の半導体集積回路の一実施形態の回路構成図である。
【図４】本発明の半導体集積回路の一実施形態の変形例の回路構成図である。
【図５】電源電圧とレギュレータ回路の出力電圧の関係を示す図である。
【図６】半導体集積回路の一例の回路構成図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施形態について説明する。
【００１９】
＜警報システムの構成＞
図１は監視警報システムの一実施形態の構成図を示す。監視警報システムは、親機３０と、電源信号線３１と、複数の子機３２−１〜３２−ｎを有している。親機３０は電源信号線３１に接続されている複数の子機３２−１〜３２−ｎそれぞれに電源ＶＤＤ１を供給する。電源ＶＤＤ１は通常電圧２４Ｖ（最大電圧３０Ｖ）である。また、親機３０は電源信号線３１を通じて複数の子機３２−１〜３２−ｎそれぞれに制御データをシリアル通信で送信する。
【００２０】
各子機３２−１〜３２−ｎそれぞれは親機３０から電源を供給されて動作し、内蔵する監視センサを用いて設置環境のデータ収集つまり監視を行う。そして、各子機は監視センサの出力データを閾値と比較して判定を行い、判定結果によっては警報（アラーム）を発生する。各子機３２−１〜３２−ｎは警報発生時に電源信号線３１を通じて親機３０に警報データをシリアル通信で送信する。
【００２１】
＜子機の構成＞
図２は子機の一実施形態の構成図を示す。子機は、高耐圧チップ４１と、マイクロコンピュータ４２と、監視センサ４４を有する。高耐圧チップ４１とマイクロコンピュータ４２はベースチップ４３上に設けられている。
【００２２】
端子４５には電源信号線３１が接続される。端子４５には高耐圧チップ４１内の基準電圧回路４６，レギュレータ回路４７，受信回路４８，送信回路４９それぞれが接続されている。基準電圧回路４６は端子４５を介して電源信号線３１から電源ＶＤＤ１（通常電圧２４Ｖ、最大電圧３０Ｖ）を供給されて基準電圧ＶＲＥＦ（例えば２．０Ｖ）を発生してレギュレータ回路４７に供給する。
【００２３】
レギュレータ回路４７は端子４５を介して電源信号線３１から電源ＶＤＤ１を供給され、基準電圧ＶＲＥＦを基準として例えば５Ｖで安定化した直流電圧を生成して出力する。レギュレータ回路４７の出力する直流電圧は受信回路４８，送信回路４９，レギュレータ回路５０それぞれに電源として供給される。レギュレータ回路５０はレギュレータ回路４７から供給される５Ｖの直流電圧からマイクロコンピュータ用の例えば２．５Ｖの直流電圧を生成してマイクロコンピュータ４２に供給する。
【００２４】
受信回路４８は端子４５を介して供給される電源信号線３１の電圧変化を検出し、親機３０からシリアル伝送された制御データ又は他の子機からシリアル伝送された警報データを判別し、判別した親機からの制御データ又は他の子機からの警報データをマイクロコンピュータ４２に供給する。
【００２５】
送信回路４９はマイクロコンピュータ４２から警報データを供給されると、この警報データのローレベルのタイミングで端子４５の電圧を例えば９Ｖにプルダウンすることで、当該警報データを電源信号線３１にシリアルに送出する。
【００２６】
マイクロコンピュータ４２は受信回路４８を通して親機３０から制御データを供給され、この制御データに基づいて動作を行う。マイクロコンピュータ４２は監視センサ４４を用いて例えば温度、湿度、煙などの設置環境のデータ収集つまり監視を行う。マイクロコンピュータ４２は収集したデータを予め設定されている閾値と比較して判定を行い、判定結果によっては警報（アラーム）を発生する。そして、警報発生時には、自己の識別情報、警報の種類などを含む警報データを生成し、送信回路４９を通して親機３０にシリアルに送信する。
【００２７】
＜基準電圧回路の構成＞
図３は本発明の半導体集積回路である基準電圧回路４６の一実施形態の回路構成図を示す。基準電圧回路４６は、定電流源部６０と、基準電圧発生部７０とを有する。定電流源部６０において、抵抗Ｒ１の一端には電源ＶＤＤ１（通常電圧２４Ｖ、最大３０Ｖ）に接続されている。抵抗Ｒ１の他端はキャパシタＣ１を介して接地されると共に、ｐチャネルＭＯＳトランジスタＭ１のゲートに接続されている。
【００２８】
ＭＯＳトランジスタＭ１のソースは電源ＶＤＤ１に接続され、ドレインは抵抗Ｒ２を介して接続点Ａに接続されている。接続点ＡにはｐチャネルＭＯＳトランジスタＭ４のドレインと、ｎチャネルＭＯＳトランジスタＭ５のドレインと、ｎチャネルＭＯＳトランジスタＭ７のゲートが接続されている。上記の抵抗Ｒ１，Ｒ２，キャパシタＣ１，ＭＯＳトランジスタＭ１は起動部６１を構成している。起動部６１は電流安定化部６３を通してクランプ部７１に安定的に電流を供給するために設けている。
【００２９】
ｐチャネルＭＯＳトランジスタＭ２はソースを電源ＶＤＤ１に接続され、ゲートとドレインをＭＯＳトランジスタＭ４のゲートに接続されると共に、ｎチャネルＭＯＳトランジスタＭ３のドレインに接続されている。ＭＯＳトランジスタＭ３のゲートは基準電圧発生部７０のｎチャネルＭ１５のゲート及びドレインに接続され、ＭＯＳトランジスタＭ３のソースは接地されている。
【００３０】
ＭＯＳトランジスタＭ４はＭＯＳトランジスタＭ２のゲートとドレインに接続されており、ＭＯＳトランジスタＭ２，Ｍ４はカレントミラー回路を構成している。ＭＯＳトランジスタＭ４のドレインはＭＯＳトランジスタＭ５のドレインと接続され、ＭＯＳトランジスタＭ５のゲートはＭＯＳトランジスタ７のソースに接続され、ＭＯＳトランジスタＭ５のソースは接地されている。
【００３１】
ＭＯＳトランジスタＭ７のドレインはｐチャネルＭＯＳトランジスタＭ６のドレインの接続されている。ＭＯＳトランジスタＭ６のドレインはＭＯＳトランジスタＭ６のゲート及び基準電圧発生部７０のｐチャネルＭＯＳトランジスタＭ１０のゲートに接続され、ＭＯＳトランジスタＭ６のソースは電源ＶＤＤ１に接続されており、ＭＯＳトランジスタＭ６，Ｍ１０はカレントミラー回路を構成している。ＭＯＳトランジスタＭ７のソースである接続点ＢはＭＯＳトランジスタＭ５のゲートに接続されると共に、抵抗Ｒ３を介して接地されている。
【００３２】
上記のＭＯＳトランジスタＭ２，Ｍ３は電流供給部６２を構成し、ＭＯＳトランジスタＭ４に電流を供給する。ＭＯＳトランジスタＭ４〜Ｍ７及び抵抗Ｒ３は電流安定化部６３を構成し、ＭＯＳトランジスタＭ１０のドレイン電流を安定化している。
【００３３】
基準電圧発生部７０において、ＭＯＳトランジスタＭ１０のソースは電源ＶＤＤ１に接続されており、ＭＯＳトランジスタＭ１０のドレインである接続点ＣはｎチャネルＭＯＳトランジスタＭ１２のゲートに接続されると共に、縦型に多段接続されたｎチャネルＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎのうちのＭＯＳトランジスタＭ１１−１のゲートとドレインに接続されている。ＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎそれぞれはゲートとドレインを接続されており、上段のＭＯＳトランジスタのソースを下段のＭＯＳトランジスタのゲートとドレインに接続されている。最下段のＭＯＳトランジスタＭ１１−ｎのソースは接地されている。なお、上段のＭＯＳトランジスタのソースを下段のＭＯＳトランジスタのドレインに接続することを縦型接続という。ＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎの段数は数段から１０段程度である。上記の電流源としてのＭＯＳトランジスタＭ１０と、それぞれがゲートとドレインに接続され縦型に多段接続されたＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎはクランプ部７１を構成している。
【００３４】
ここで、ＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎはゲートとドレインを接続され、全て飽和領域で動作するものとすると、ＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎの電流源であるＭＯＳトランジスタＭ１０のドレイン電流ＩＲＥＦは（１）式で表される。なお、μｎは電子の移動度［ｃｍ２／Ｖ／ｓ］、Ｃｏｘは単位面積あたりのゲート容量［Ｆ／ｍ２］、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長、ＶＧＳはＭＯＳトランジスタのゲート・ソース間電圧、ＶｔｈはＭＯＳトランジスタのスレショールド電圧である。
【００３５】
ＩＲＥＦ＝（μｎＣｏｘ／２）×［Ｗ（ＶＧＳ−Ｖｔｈ）２／Ｌ］            …（１）
（１）式をＶＧＳについて解くと、
ＶＧＳ＝［２×ＩＲＥＦ／（μｎＣｏｘ）］１／２×（Ｌ／Ｗ）１／２＋Ｖｔｈ      …（２）
ＭＯＳトランジスタＭ１１−１の段数が１段であれば、接続点Ｃの電圧Ｖｃすなわちクランプ電圧Ｖｃは（２）式で表されるＶＧＳとなるが、縦型接続されたＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎの段数がｎ個であるため、接続点Ｃの電圧Ｖｃすなわちクランプ電圧Ｖｃは（３）式で表される。
【００３６】
Ｖｃ＝ｎ×［２×ＩＲＥＦ／（μｎＣｏｘ）］１／２×（Ｌ／Ｗ）１／２＋ｎ×Ｖｔｈ    …（３）
上記のＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎで構成されるクランプ部７１は接続点ＣつまりＭＯＳトランジスタＭ１２のゲートを電圧Ｖｃ（Ｖｃは例えば６Ｖ〜７Ｖ程度の値）にクランプする。ＭＯＳトランジスタＭ１２は、ゲート電圧Ｖｃをレベルシフトしてソースから出力する。
【００３７】
このように、ゲートとドレインを接続したＭＯＳトランジスタに定電流を流した場合のドレイン・ソース間電圧は（２）式で表されるとおり正確に決定され、上記のゲートとドレインを接続したＭＯＳトランジスタを縦型に多段接続して構成したクランプ部７１によるクランプ電圧Ｖｃは（３）式で表され、大きなバラツキを生じることはなく、正確な値となる。
【００３８】
ＭＯＳトランジスタＭ１２のドレインは電源ＶＤＤ１に接続されており、ＭＯＳトランジスタＭ１２のソースはディプレッション型ｎチャネルＭＯＳトランジスタＭ１３のドレインに接続されている。ＭＯＳトランジスタＭ１３のゲート及びソースはｎチャネルＭＯＳトランジスタＭ１４のゲート及びドレインと接続されて出力端子７３に接続されており、ＭＯＳトランジスタＭ１３はＭＯＳトランジスタＭ１４と共に基準電圧発生部７２を構成している。
【００３９】
ディプレッション型のＭＯＳトランジスタＭ１３は電流源として動作し、ＭＯＳトランジスタＭ１３のソース電流がＭＯＳトランジスタＭ１４のドレイン電流として流れることで生じるＭＯＳトランジスタＭ１４の閾値電圧（例えば２．０Ｖ）を基準電圧ＶＲＥＦとして端子７３から出力する。
【００４０】
ここで、図３に示すＭＯＳトランジスタＭ１〜Ｍ１５は、ＭＯＳトランジスタＭ１３，Ｍ１４を除き、全てエンハンスメント型の高耐圧ＭＯＳトランジスタである。これに対し、ディプレッション型ｎチャネルＭＯＳトランジスタＭ１３は、ｐ型基板の表面に例えば拡散法によってｎ型のチャネルを形成するため低耐圧となっており、また、ＭＯＳトランジスタＭ１４は、エンハンスメント型の低耐圧のｎチャネルＭＯＳトランジスタである。基準電圧発生部７２はＭＯＳトランジスタＭ１３とＭ１４とで構成される低耐圧回路である。なお、高耐圧ＭＯＳトランジスタでディプレッションＭＯＳトランジスタを製造する場合、安定的に負のピンチオフ電圧Ｖｔ（−０．４Ｖ付近）を設定することが困難であり、製造コストもアップする。
【００４１】
ＭＯＳトランジスタＭ１４のソースはｎチャネルＭＯＳトランジスタＭ１５のゲート及びドレインとＭＯＳトランジスタＭ３のゲートに接続され、ＭＯＳトランジスタＭ１５のソースは接地されている。これにより、ＭＯＳトランジスタＭ１５，Ｍ３はカレントミラー回路を構成している。
【００４２】
＜基準電圧回路の動作＞
電源が投入されて電源ＶＤＤ１が０Ｖから立ち上がると、キャパシタＣ１の充電電流が抵抗Ｒ１を流れ、抵抗Ｒ１によってＭＯＳトランジスタＭ１がオンする。これにより、ＭＯＳトランジスタＭ１のドレイン電流が抵抗Ｒ２を流れ、接続点Ａの電圧が上昇してＭＯＳトランジスタＭ７がオンし、ＭＯＳトランジスタＭ７のソース電流が抵抗Ｒ２を流れ接続点Ｂの電圧が上昇する。
【００４３】
ＭＯＳトランジスタＭ７のソース電流はＭＯＳトランジスタＭ６のドレイン電流であるので、ＭＯＳトランジスタＭ６とカレントミラー構成のＭＯＳトランジスタＭ１０のドレイン電流はＭＯＳトランジスタＭ６のドレイン電流に比例した値となる。ＭＯＳトランジスタＭ１０のドレイン電流がＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎを流れることで、接続点Ｃの電圧Ｖｃは（３）式で表される電圧にクランプされる。
【００４４】
ＭＯＳトランジスタＭ１２のドレイン電流は接続点Ｃの電圧Ｖｃに基づく一定値となり、このドレイン電流がＭＯＳトランジスタＭ１３，Ｍ１４を流れることで基準電圧発生部７２は端子７３から基準電圧ＶＲＥＦが出力される。
【００４５】
また、ＭＯＳトランジスタＭ１４のドレイン電流はほぼ一定であり、ＭＯＳトランジスタＭ１４のドレイン電流はＭＯＳトランジスタＭ１５のドレイン電流となり、ＭＯＳトランジスタＭ１５，Ｍ３がカレントミラー構成のため、ＭＯＳトランジスタＭ３のドレインにはＭＯＳトランジスタＭ１５のドレイン電流に応じた電流が流れる。更に、ＭＯＳトランジスタＭ２，Ｍ４がカレントミラー構成のため、ＭＯＳトランジスタＭ４のドレインにはＭＯＳトランジスタＭ３のドレイン電流に応じたほぼ一定の電流が流れる。
【００４６】
こののち、キャパシタＣ１の充電が終了してＭＯＳトランジスタＭ１がオフしても、電流供給部６２のＭＯＳトランジスタＭ２，Ｍ３の動作によりＭＯＳトランジスタＭ４のドレイン電流はほぼ一定で定常的に流れるため接続点Ａの電圧が低下することはない。また、接続点Ｂの電圧がＭＯＳトランジスタＭ５にフィードバックされることで接続点Ａの電圧はほぼ一定電圧に固定され、ＭＯＳトランジスタＭ６，Ｍ１０のドレイン電流はほぼ一定となる。
【００４７】
＜基準電圧回路の変形例＞
図４は本発明の半導体集積回路である基準電圧回路４６の一実施形態の変形例の回路構成図を示す。図４においては、起動部６１の代りに起動部６４を設けている。起動部６４はコンパレータ６５、直流電源６６、ＭＯＳトランジスタＭ２，抵抗Ｒ２を有している。コンパレータ６５の非反転入力端子には直流電源６６から参照電圧Ｖｒが供給され、コンパレータ６５の反転入力端子には出力端子７３の電圧が供給されており、コンパレータ６５の出力をＭＯＳトランジスタＭ１のゲートに供給する。なお、参照電圧Ｖｒは基準電圧ＶＲＥＦ（例えば２．０Ｖ）未満の値（例えば１．５Ｖ〜１．９Ｖ程度）に設定されている。
【００４８】
図４においては、電源が投入され電源ＶＤＤ１が０Ｖから立ち上がると、基準電圧ＶＲＥＦが参照電圧Ｖｒ未満である期間は、コンパレータ６５のハイレベル出力によりオンしたＭＯＳトランジスタＭ１のドレイン電流が抵抗Ｒ２を流れ、接続点Ａの電圧が上昇してＭＯＳトランジスタＭ７がオンし、ＭＯＳトランジスタＭ７のソース電流が抵抗Ｒ２を流れ接続点Ｂの電圧が上昇する。
【００４９】
ＭＯＳトランジスタＭ７のソース電流はＭＯＳトランジスタＭ６のドレイン電流であるので、ＭＯＳトランジスタＭ６とカレントミラー構成のＭＯＳトランジスタＭ１０のドレイン電流はＭＯＳトランジスタＭ６のドレイン電流に比例した値となる。ＭＯＳトランジスタＭ１０のドレイン電流が流れることで、接続点Ｃの電圧Ｖｃは（３）式で表される。
【００５０】
ＭＯＳトランジスタＭ１２のドレイン電流は接続点Ｃの電圧Ｖｃに基づく値となり、このドレイン電流がＭＯＳトランジスタＭ１３，Ｍ１４を流れることで基準電圧発生部７２は端子７３から基準電圧ＶＲＥＦを出力する。
【００５１】
ＭＯＳトランジスタＭ１４のドレイン電流はＭＯＳトランジスタＭ１５のドレイン電流となり、ＭＯＳトランジスタＭ１５，Ｍ３がカレントミラー構成のため、ＭＯＳトランジスタＭ３のドレインにはＭＯＳトランジスタＭ１５のドレイン電流に応じた電流が流れる。更に、ＭＯＳトランジスタＭ２，Ｍ４がカレントミラー構成のため、ＭＯＳトランジスタＭ４のドレインにはＭＯＳトランジスタＭ３のドレイン電流に応じた電流が流れる。
【００５２】
こののち、基準電圧ＶＲＥＦが参照電圧Ｖｒ以上となりＭＯＳトランジスタＭ１がオフしても、ＭＯＳトランジスタＭ４のドレイン電流により接続点Ａの電圧が低下することはなく、接続点Ｂの電圧がＭＯＳトランジスタＭ５にフィードバックされることで接続点Ａの電圧は所定電圧にほぼ固定され、ＭＯＳトランジスタＭ６，Ｍ１０のドレイン電流はほぼ一定となる。
【００５３】
更に、電源ＶＤＤ１の瞬断などにより基準電圧ＶＲＥＦが参照電圧Ｖｒ未満となった場合には、コンパレータ６５の出力によりＭＯＳトランジスタＭ１がオンするため、基準電圧ＶＲＥＦを所定の電圧（例えば２．０Ｖ）に復帰することができる。
【００５４】
図５に、図２の端子４５における電源ＶＤＤ１の電圧とレギュレータ回路４７の出力電圧の関係を示す。ここでは、基準電圧回路４６においてＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎを用いてクランプを行った場合に、電源ＶＤＤ１を最大定格３０Ｖまで上げても基準電圧回路４６が保護され、レギュレータ回路４７の出力電圧が５Ｖで安定していることを示している。
【００５５】
なお、電圧をクランプするＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎが占めるチップ面積は、従来のｎｐｎ型バイポーラトランジスタ２１が占めるチップ面積よりわずかに大きい程度であり、ＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎを使用することで、高耐圧チップ４１の面積が大型化することはほとんどない。
【符号の説明】
【００５６】
３０  親機
３１  電源信号線
３２−１〜３２−ｎ  子機
４１  高耐圧チップ
４２  マイクロコンピュータ
４３  ベースチップ
４４  監視センサ
４６  基準電圧回路
４７  レギュレータ回路
４８  受信回路
４９  送信回路
６０  定電流源部
６１、６４  起動部
６２  電流供給部
６３  電流安定化部
６５  コンパレータ
６６  直流電源
７０  基準電圧発生部
７１  クランプ部
７２  基準電圧発生部
Ｃ１  キャパシタ
Ｍ１〜Ｍ１５  ＭＯＳトランジスタ
Ｒ１，Ｒ２  抵抗
【図１】
0005849567.tif 000002
【図２】
0005849567.tif 000003
【図３】
0005849567.tif 000004
【図４】
0005849567.tif 000005
【図５】
0005849567.tif 000006
【図６】
0005849567.tif 000007