(57)【特許請求の範囲】
【請求項１】
酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法であって、
酸化物半導体薄膜を基板に形成した後、前記酸化物半導体薄膜の電子状態を接触式方法、または非接触式方法により測定することによって、前記酸化物半導体薄膜の膜中欠陥に起因する不良を評価する第１ステップと、
前記評価に基いて決定された条件により処理された酸化物半導体薄膜の表面に、保護膜を形成した後、接触式方法または非接触式方法により前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜と前記保護膜との界面欠陥に起因する不良を評価する第２ステップ、を有する前記積層体の品質評価方法。
【請求項２】
前記酸化物半導体薄膜の電子状態は、前記酸化物半導体薄膜の電気抵抗率に基いて測定されるものである請求項１に記載の評価方法。
【請求項３】
前記第１ステップにおける前記膜中欠陥に起因する不良を評価することによって、薄膜トランジスタに光照射と共に負バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを間接的に評価するものである請求項１または２に記載の評価方法。
【請求項４】
前記第２ステップにおける前記界面欠陥に起因する不良を評価することによって、下記（１）〜（３）のいずれかを評価するものである請求項１または２に記載の評価方法。
（１）薄膜トランジスタのしきい値電圧Ｖｔｈ、
（２）薄膜トランジスタに正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈ、
（３）薄膜トランジスタのしきい値電圧を複数回測定したとき、１回目に測定したときの
しきい値電圧と、複数回測定後のしきい値電圧との差
【請求項５】
前記第１ステップにおける前記膜中欠陥に起因する不良を、接触式方法によって測定するにあたり、前記酸化物半導体薄膜の表面に第１の電極および第２の電極を設置し、測定した電流値または電圧に基いて評価するものである請求項１〜３のいずれかに記載の評価方法。
【請求項６】
前記第２ステップにおける前記界面欠陥に起因する不良を、接触式方法によって測定するにあたり、前記保護膜の両側に接するように第１の電極および第２の電極を設置し、測定した電流値または電圧に基いて評価するものである請求項１、２または４に記載の評価方法。
【請求項７】
前記酸化物半導体薄膜の電気抵抗率を、接触式方法によって測定するにあたり、少なくとも２つの電極を有する測定端子を前記酸化物半導体薄膜に接触させて電流値を測定するものである請求項２〜６のいずれかに記載の評価方法。
【請求項８】
前記酸化物半導体薄膜の電子状態を、非接触式方法によって測定するにあたり、
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップに基いて前記酸化物半導体薄膜の電子状態を測定するものである請求項１〜４のいずれかに記載の評価方法。
【請求項９】
前記パラメータ算出ステップが、前記反射率の変化から、励起光の照射停止後０．１〜１０μｓに見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜の電子状態を評価するものである請求項８に記載の評価方法。
【請求項１０】
酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の製造工程の任意の２工程において、
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップを適用し、
前記パラメータ算出ステップの遅い減衰に対応するパラメータを夫々パラメータＰＸ１、パラメータＰＸ２として算出し、前記パラメータの差ΔＰ（ＰＸ１−ＰＸ２：但しＰＸ２はＰＸ１よりも後の製造工程のパラメータ）に基いて、前記酸化物半導体薄膜の電子状態を評価するものである酸化物半導体薄膜の品質管理方法。
【請求項１１】
前記反射率測定ステップの反射波の最大値に対応するパラメータを夫々パラメータＱＸ１、パラメータＱＸ２として算出し、前記パラメータＱＸ１、ＱＸ２の差ΔＱ（ＱＸ１−ＱＸ２）、及び前記パラメータＰＸ１、ＰＸ２の差ΔＰ（ＰＸ１−ＰＸ２）に基いて、前記酸化物半導体薄膜の電子状態を評価するものである請求項１０に記載の品質管理方法。
【請求項１２】
グラフの縦軸を前記反射率測定ステップの反射波の最大値に対応するパラメータをパラメータＱ、横軸を前記パラメータ算出ステップの遅い減衰に対応するパラメータをパラメータＰとし、前記パラメータ［ＱＸ１、ＰＸ１］、前記パラメータ［ＱＸ２、ＰＸ２］をグラフにプロットして前記酸化物半導体薄膜の電子状態を評価するものである請求項１１に記載の品質管理方法。
【請求項１３】
前記酸化物半導体薄膜は、絶縁膜の表面に形成されたものである請求項１０〜１２のいずれかに記載の品質管理方法。
【請求項１４】
前記酸化物半導体薄膜は熱処理が施されたものである請求項１０〜１３のいずれかに記載の品質管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に好適な半導体層用酸化物（以下、「酸化物半導体薄膜」という）、及び該酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法及び酸化物半導体薄膜の品質管理方法に関する。詳細には、酸化物半導体薄膜の膜中欠陥や該酸化物半導体薄膜の表面に形成される保護膜との界面欠陥に起因する不良を、接触式方法、または非接触式方法により測定し、該酸化物半導体薄膜を有する積層体の品質を評価する技術、及び該酸化物半導体薄膜の品質管理方法に関する。
【背景技術】
【０００２】
非晶質酸化物半導体薄膜は高いキャリア移動度を有し、光学バンドギャップが大きく、低温で成膜できる。そのため非晶質酸化物半導体薄膜は、大型・高解像度・高速駆動が要求される次世代ディスプレイや、透明ディスプレイやフレキシブルディスプレイに用いられる耐熱性の低い樹脂基板などへの適用が期待されている。
【０００３】
酸化物半導体薄膜のなかでも特に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）からなるアモルファス酸化物半導体薄膜（以下、「Ｉｎ−Ｇａ−Ｚｎ−Ｏ」、または「ＩＧＺＯ」ということがある。）は、非常に高いキャリア移動度を有するため、好ましく用いられている。
【０００４】
しかしながら、酸化物半導体薄膜は、成膜工程、およびその後の熱処理に起因して電子状態が変化し、ＴＦＴの品質に影響を及ぼすことが知られている。例えば、成膜工程で生じる格子欠陥や膜中の水素に起因して、ＴＦＴ特性を支配するキャリア濃度が大きく変化し、ＴＦＴ特性にばらつきが生じやすい。そのため、表示装置などの製造工程においては、酸化物半導体薄膜の特性を評価し、その結果をフィードバックして製造条件を調整してＴＦＴの品質管理を行うことが、生産性向上の観点からは重要となる。
【０００５】
本発明者らは、電極付けすることなく、非接触式方法で、酸化物半導体薄膜の移動度を評価する方法として、特許文献１にマイクロ波光導電減衰法（以下、「μ−ＰＣＤ法」ということがある）により、酸化物半導体薄膜の移動度を定性的または定量的に評価する方法を開示している。
【０００６】
ところで、酸化物半導体薄膜を用いたＴＦＴでは、トランジスタ特性として基本的な移動度だけでなく、輝度ムラ、色飛び、表示不良などの製品不良を抑制することが重要となる。そのためにはこれら製品不良の原因となる光照射や電圧印加などのストレスに対する耐性（以下、「ストレス耐性」ということがある）に優れていることも要求される。ストレス耐性とは、トランジスタ等の半導体素子に、例えば光を照射し続けたり、ゲート電圧を印加し続けたりするなどのストレスを加えても、良好な特性を有することを意味する。
【０００７】
ストレス耐性の一つとして、ドレイン電流−ゲート電圧特性（以下、「Ｉ−Ｖ特性」ということがある）において、しきい値電圧（Ｖｔｈ：Ｔｈｒｅｓｈｏｌｄ  Ｖｏｌｔａｇｅ）がシフトしないこと、すなわち、ストレス印加前後のＶｔｈの変化量（以下、「ΔＶｔｈ」ということがある）が小さいことが挙げられる。例えば有機ＥＬディスプレイでは、有機ＥＬ素子を発光させる間、駆動ＴＦＴのゲート電極に正電圧（以下、「正バイアス」ということがある。）が印加され続けることになる。そのため、Ｖｔｈが変化し、スイッチング特性が変化することが問題となっている。液晶テレビでは、バックライトからの光がＴＦＴに照射されることになる。そのため負電圧（以下、「負バイアス」ということがある。）に加えて光照射が継続され続けると、Ｖｔｈが変化し、スイッチング特性が変化することが問題となっている。
【０００８】
上記の他、正バイアスに関連するストレス耐性として、初期繰り返し特性に優れることも必要である。初期繰り返し特性とは、ＴＦＴを製造した後、Ｉ−Ｖ特性を複数回測定したとき、最初の測定で得られたＩ−Ｖ特性から算出されるＶｔｈと、複数回測定後に得られＩ−Ｖ特性から算出されるＶｔｈとの差を意味する。初期繰り返し特性は、Ｖｔｈの差が小さい程良い。
【０００９】
更に正バイアスに関連するストレス耐性として、ＴＦＴのＶｔｈが適正な範囲内に抑えられていることも必要である。Ｖｔｈの値がマイナスの値をとると、ゲート電圧を印加していないときに電流が流れてしまうため、消費電力が増える。一方、Ｖｔｈの正の値が大きすぎると、ＴＦＴの動作に大きな電圧が必要になる。
【００１０】
このようにスイッチング特性が変化すると、表示装置自体の信頼性低下を招くため、ストレス耐性の向上が切望されている。
【００１１】
また上記以外にも、ＴＦＴ特性に大きな違いが生じるプロセス条件が報告されている。例えば非特許文献１には、上記ＴＦＴに用いられるゲート絶縁膜の種類によって、酸化物半導体薄膜をアニールした後の当該酸化物半導体の膜中の電子状態が変化し、その結果、ＴＦＴの特性に大きな影響を及ぼすことが開示されている。また、非特許文献２には、酸化物半導体薄膜の表面に形成される保護膜の種類によってＴＦＴ特性が大きく影響されることが詳細に報告されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１２−３３８５７号公報
【非特許文献】
【００１３】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｅｓ  Ｖｏｌ．１１２、１１４５１５（２０１２）
【非特許文献２】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＤＷ、５８７（２０１１）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＴＦＴの材料開発においては、要求される特性に応じて酸化物半導体の組成や含有量等を変更するだけでなく、成膜温度や雰囲気などの成膜条件、更にはその後の工程の処理条件など（以下、これらをまとめて「製造条件」ということがある）も最適化する必要がある。最適な組み合わせを検討する際には、酸化物半導体薄膜のストレス耐性を評価する必要があるが、従来はＴＦＴを実際に作製してからストレス耐性を評価していた。そのため、ストレス耐性に影響を及ぼす酸化物半導体薄膜の製造条件を突き止めるためには、多くの時間とコストを要していた。そこで、ストレス耐性を正確、かつ簡便に評価する技術が求められている。
【００１５】
本発明は上記の様な事情に着目してなされたものである。本発明の目的は、酸化物半導体薄膜、及び該酸化物半導体薄膜の表面に保護膜を有する積層体の品質、及び酸化物半導体薄膜の品質管理方法を正確、かつ簡便に評価できる方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法であって、
酸化物半導体薄膜を基板に形成した後、前記酸化物半導体薄膜の電子状態を接触式方法、または非接触式方法により測定することによって、前記酸化物半導体薄膜の膜中欠陥に起因する不良を評価する第１ステップと、
前記評価に基いて決定された条件により処理された酸化物半導体薄膜の表面に、保護膜を形成した後、接触式方法または非接触式方法により前記酸化物半導体薄膜の電子状態を測定することによって、前記酸化物半導体薄膜と前記保護膜との界面欠陥に起因する不良を評価する第２ステップ、を有することに要旨を有する。
【００１７】
上記酸化物半導体薄膜の電子状態は、前記酸化物半導体薄膜の電気抵抗率に基いて測定されることも好ましい。
【００１８】
上記第１ステップにおける前記膜中欠陥に起因する不良を評価することによって、薄膜トランジスタに光照射と共に負バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈを間接的に評価することも好ましい。
【００１９】
上記第２ステップにおける前記界面欠陥に起因する不良を評価することによって、下記（１）〜（３）のいずれかを評価することも好ましい。
（１）薄膜トランジスタのしきい値電圧Ｖｔｈ、
（２）薄膜トランジスタに正バイアスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈ、
（３）薄膜トランジスタのしきい値電圧を複数回測定したとき、１回目に測定したときの
しきい値電圧と、複数回測定後のしきい値電圧との差
【００２０】
本発明では、上記第１ステップにおける前記膜中欠陥に起因する不良を、接触式方法によって測定するにあたり、前記酸化物半導体薄膜の表面に第１の電極および第２の電極を設置し、測定した電流値または電圧に基いて評価することも好ましい実施態様である。
【００２１】
また上記第２ステップにおける前記界面欠陥に起因する不良を、接触式方法によって測定するにあたり、前記保護膜の両側に接するように第１の電極および第２の電極を設置し、測定した電流値または電圧に基いて評価することも好ましい。
【００２２】
更に上記酸化物半導体薄膜の電気抵抗率を、接触式方法によって測定するにあたり、少なくとも２つの電極を有する測定端子を前記酸化物半導体薄膜に接触させて電流値を測定することも好ましい。
【００２３】
本発明では、上記酸化物半導体薄膜の電子状態を、非接触式方法によって測定するにあたり、
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップに基いて前記酸化物半導体薄膜の電子状態を測定することも好ましい実施態様である。
【００２４】
上記パラメータ算出ステップが、前記反射率の変化から、励起光の照射停止後０．１〜１０μｓに見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜の電子状態を評価するものであることも好ましい。
【００２５】
また本発明は酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の製造工程の任意の２工程において、
前記酸化物半導体薄膜に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記照射した部位からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記照射した部位からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、
前記反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップを適用し、
前記パラメータ算出ステップの遅い減衰に対応するパラメータを夫々パラメータＰＸ１、パラメータＰＸ２として算出し、前記パラメータの差ΔＰ（ＰＸ１−ＰＸ２：但しＰＸ２はＰＸ１よりも後の製造工程のパラメータ）に基いて、前記酸化物半導体薄膜の電子状態を評価することに要旨を有する酸化物半導体薄膜の品質管理方法も含まれる。
【００２６】
また上記反射率測定ステップの反射波の最大値に対応するパラメータを夫々パラメータＱＸ１、パラメータＱＸ２として算出し、前記パラメータＱＸ１、ＱＸ２の差ΔＱ（ＱＸ１−ＱＸ２）、及び前記パラメータＰＸ１、ＰＸ２の差ΔＰ（ＰＸ１−ＰＸ２）に基いて、前記酸化物半導体薄膜の電子状態を評価することも好ましい。
【００２７】
更にグラフの縦軸を前記反射率測定ステップの反射波の最大値に対応するパラメータをパラメータＱ、横軸を前記パラメータ算出ステップの遅い減衰に対応するパラメータをパラメータＰとし、前記パラメータ［ＱＸ１、ＰＸ１］、前記パラメータ［ＱＸ２、ＰＸ２］をグラフにプロットして前記酸化物半導体薄膜の電子状態を評価することも好ましい。
【００２８】
上記酸化物半導体薄膜は、絶縁膜の表面に形成されたものであることも好ましく、また上記酸化物半導体薄膜は熱処理が施されたものであることも好ましい。
【発明の効果】
【００２９】
本発明によれば、酸化物半導体薄膜の電子状態を直接、または間接的に測定することによって、酸化物半導体薄膜の膜中欠陥や界面欠陥に起因する不良を評価できる。そして該評価に基いて酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質を正確、かつ簡便に評価できる。また本発明によれば酸化物半導体薄膜の品質も適切に管理できる。
【図面の簡単な説明】
【００３０】
【図１】図１は、光照射と負バイアス印加に対するしきい値電圧のシフトの例を示すグラフである。
【図２】図２は、正バイアス印加に対するしきい値電圧のシフトの例を示すグラフである。
【図３】図３は、マイクロ波減衰波形の一例を示す図である。
【図４】図４は、実施例に用いた酸化物半導体ＴＦＴの構造を示す概略図である。
【図５】図５は、本発明に用いられる評価素子の構成の一例を示す概略図である。
【図６】図６は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図７】図７は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図８】図８は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図９】図９は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図１０】図１０は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図１１】図１１は、本発明に用いられる評価素子の他の構成の一例を示す概略図である。
【図１２】図１２は、本発明に用いられる評価素子の配列構成の一例を示す評価用基板の概略図である。
【図１３】図１３は本発明に用いられる評価装置の一例を示す概略説明図である。
【図１４】図１４は、接触式方法の測定手段と非接触式方法の測定手段とを有する評価装置の一例を示す概略説明図である。
【図１５】図１５は、酸化物半導体薄膜の成膜時の酸素濃度とμ−ＰＣＤ法の測定結果との関係を示すグラフである。
【図１６Ａ】図１６Ａは、酸化物半導体薄膜成膜後のプレアニール時間とμ−ＰＣＤ法の測定結果を示すグラフである。
【図１６Ｂ】図１６Ｂは、プレアニール時間とΔＶｔｈ、またはライフタイムとの関係を示すグラフである。
【図１７Ａ】図１７Ａは、酸化物半導体薄膜の膜中欠陥に起因する不良、および界面欠陥に起因する不良に関するライフタイム値、電気抵抗率、膜中欠陥の関係、界面欠陥の関係、酸化物半導体薄膜の水素ドナーの関係を示す概略説明図である。
【図１７Ｂ】図１７Ｂは、酸化物半導体薄膜の評価に基く移動度とストレス耐性の関係を示す概略説明図である。
【図１８】図１８は、実施例１−２において、試料１〜３のμ−ＰＣＤ法による測定結果を示すグラフである。
【図１９】図１９は、実施例１−３において、評価素子１〜３のμ−ＰＣＤ法による測定結果を示すグラフである。
【図２０】図２０は、実施例１−４において、評価素子１〜３のμ−ＰＣＤ法による測定結果を示すグラフである。
【図２１Ａ】図２１Ａは、実施例１−５におけるμ−ＰＣＤ法による測定結果を示すグラフであり、酸素添加量４％の測定結果を示す。
【図２１Ｂ】図２１Ｂは、実施例１−５におけるμ−ＰＣＤ法による測定結果を示すグラフであり、酸素添加量８％の測定結果を示す。
【図２２Ａ】図２２Ａは、実施例１−５において、プレアニール温度と、ΔＶｔｈまたはライフタイムとの関係を示すグラフであり、酸素添加量４％の測定結果を示す。
【図２２Ｂ】図２２Ｂは、実施例１−５において、プレアニール温度と、ΔＶｔｈまたはライフタイムとの関係を示すグラフであり、酸素添加量８％の測定結果を示す。
【図２３】図２３は、実施例１−６におけるμ−ＰＣＤ法による測定結果を示すグラフである。
【図２４】図２４は、実施例１−６において、成膜温度と、ΔＶｔｈまたはライフタイムとの関係を示すグラフである。
【図２５】図２５は、実施例１−７の結果を示すグラフであり、縦軸は保護膜有無でのピーク比およびライフタイムの比である。
【図２６Ａ】図２６Ａは、実施例１−８において、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とτ2（図中、△）との関係を示すグラフであって、評価２によって得られたτ2を示す。
【図２６Ｂ】図２６Ｂは、実施例１−８において、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とτ2（図中、△）との関係を示すグラフであって、評価３によって得られたτ2を示す。
【図２７Ａ】図２７Ａは実施例１−９の結果を示すグラフであって、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とパラメータＢ（図中、■）との関係を示すグラフである。
【図２７Ｂ】図２７Ｂは実施例１−９の結果を示すグラフであって、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とパラメータＣ（図中、◆）との関係を示すグラフである。
【図２８】図２８は、実施例２−１において、式（１）中のＢ値と、シート抵抗との関係を示すグラフである。
【図２９Ａ】図２９Ａは、実施例２−２の結果を示すグラフであって、基板上の各測定点における比抵抗と、式（５）中のＢ値との関係を示すグラフである。
【図２９Ｂ】図２９Ｂは、実施例２−２の結果を示すグラフであって、基板上の各測定点における比抵抗と、相関係数との関係を示すグラフである。
【図３０】図３０は、実施例３−１におけるΔＶｔｈと電気抵抗との関係を示すグラフである。
【図３１】図３１は、実施例３−１におけるΔＶｔｈと繰り返しスイープのしきい値シフト量との関係を示すグラフである。
【図３２】図３２は、実施例３−１におけるΔＶｔｈと静特性におけるしきい値電圧の絶対値との関係を示すグラフである。
【図３３】図３３は、実施例３−２におけるＩ−Ｖ特性の結果を示すグラフである。
【図３４】図３４は、実施例３−２におけるＳｉＨ4／Ｎ2Ｏの流量比とΔＶｔｈとの関係を示すグラフである。
【図３５Ａ】図３５Ａは、実施例３−２におけるストレス印加時間とΔＶｔｈの関係を示すグラフである。
【図３５Ｂ】図３５Ｂは、実施例３−２におけるＳｉＨ4の流量と、傾きＢを構成するＡ値、ｎ値との関係を示すグラフである。
【図３６】図３６は、実施例３−２におけるＳｉＨ4／Ｎ2Ｏの流量比とシート抵抗との関係を示すグラフである。
【図３７】図３７は、実施例３−２におけるＶｔｈと、傾きＢ値との関係を示すグラフである。
【図３８】図３８は、酸化物半導体薄膜の品質評価方法の概略説明図である。
【図３９Ａ】図３９Ａは、実施例１−１０の各工程における遅い減衰に対応するパラメータをプロットしたグラフである。
【図３９Ｂ】図３９Ｂは、実施例１−１０の各工程における遅い減衰に対応するパラメータの差ΔＰをプロットしたグラフである。
【図３９Ｃ】図３９Ｃは、実施例１−１０の各試料のＴＦＴ特性をプロットしたグラフである。
【図４０】図４０は、実施例１−１１の各工程における遅い減衰に対応するパラメータをプロットしたグラフである。
【図４１】図４１は、実施例１−１１の各工程における遅い減衰に対応するパラメータの差ΔＰをプロットしたグラフである。
【図４２Ａ】図４２Ａは、実施例１−１２のプレアニール後のパラメータをプロットしたグラフである。
【図４２Ｂ】図４２Ｂは、実施例１−１２のエッチストップ層成膜後のパラメータをプロットしたグラフである。
【図４２Ｃ】図４２Ｃは、実施例１−１２の１層目の保護膜成膜後のパラメータをプロットしたグラフである。
【図４２Ｄ】図４２Ｄは、実施例１−１２の２層目の保護膜成膜後のパラメータをプロットしたグラフである。
【図４２Ｅ】図４２Ｅは、実施例１−１２のポストアニール後のパラメータをプロットしたグラフである。
【図４３Ａ】図４３Ａは、実施例１−１２のプレアニール後のパラメータをプロットしたグラフである。
【図４３Ｂ】図４３Ｂは、実施例１−１２のエッチストップ層成膜後のパラメータをプロットしたグラフである。
【図４３Ｃ】図４３Ｃは、実施例１−１２の１層目の保護膜成膜後のパラメータをプロットしたグラフである。
【図４３Ｄ】図４３Ｄは、実施例１−１２の２層目の保護膜成膜後のパラメータをプロットしたグラフである。
【図４３Ｅ】図４３Ｅは、実施例１−１２のポストアニール後のパラメータをプロットしたグラフである。
【発明を実施するための形態】
【００３１】
ＴＦＴを用いた表示装置の輝度ムラの原因としては、正バイアスを印加した際のしきい値電圧のシフトに起因することが知られている。また表示装置の色とびや表示不良の原因としては、負バイアスと光照射によるしきい値電圧のシフトに起因することが知られている。
【００３２】
例えば液晶ディスプレイでは光照射下、負バイアス印加状態にさらされると、しきい値電圧が不安定になり、図１に示すように時間の経過と共にＶｔｈが変化し、スイッチング特性が変化する。また有機ＥＬディスプレイでは、ゲート電極に正バイアスを印加することでＴＦＴをＯＮにしてディスプレイを発光させることができるが、ゲート電圧の継続的な印加により欠陥が発生し、電荷がトラップされると、図２に示すように時間の経過と共にＶｔｈが変化し、スイッチング特性が変化する。
【００３３】
本発明者らが、ＴＦＴの品質に影響を及ぼす上記問題を解決すべく研究を重ねた結果、以下のことがわかった。まず、（１）光照射と負バイアス（以下、「負バイアスストレス」ということがある）によるしきい値電圧の変化は、薄膜トランジスタの製造工程において主に酸化物半導体薄膜成膜後やその後のアニールなどにより膜中に一定量含まれる酸化物半導体薄膜中の欠陥（以下、「膜中欠陥」ということがある）による電子状態の変化に起因している。そして膜中欠陥が存在すると負バイアスストレスが誘因となって色とびや表示不良が生じる。また（２）正バイアスによるしきい値変化は、主にゲート絶縁膜や保護膜形成後の酸化物半導体薄膜と保護膜との界面に存在する界面準位に起因する欠陥（（以下、「界面欠陥」ということがある）に起因している。そして界面欠陥が存在すると正バイアスストレスが誘因となって輝度ムラが生じることを突き止めた。
【００３４】
更に上記膜中欠陥が存在すると、該欠陥は半導体膜にキャリアである電子を放出する性質があるため、電子状態が変化することを突き止めた。また、界面欠陥が存在すると、酸化物半導体薄膜にバンドベンディングが生じる。その結果、各製造工程において形成される当該酸化物半導体薄膜の電子状態が変化することを突き止めた。そして該電子状態の変化は酸化物半導体薄膜の電気抵抗率で測定できることがわかった。すなわち、光照射と負バイアスの印加後、または正バイアス印加後（以下、これらをまとめて「バイアスストレス」ということがある）に生じるΔＶｔｈの増大は、酸化物半導体のバイアスストレス前の電気抵抗率と良好な関係を有することが判明した。
【００３５】
よって、バイアスストレスの印加後に生じるΔＶｔｈの大小を評価するに当たっては、実際にＴＦＴを製造してバイアスストレスを印加するストレス試験を実施してΔＶｔｈを測定しなくてよい。すなわち、各製造工程における酸化物半導体の電子状態、特に電気抵抗率を測定するだけで簡便に評価できることが分かった。また、正バイアス印加に伴うΔＶｔｈは、初期繰り返し特性、およびしきい値電圧の絶対値と密接に相関することがわかった。したがって酸化物半導体薄膜の電子状態、特に電気抵抗率を測定すれば、（Ａ）負バイアスストレスに伴うストレス耐性の指標となるしきい値電圧の差ΔＶｔｈを評価できる。また（Ｂ）正バイアスストレスに伴うストレス耐性の指標となる下記（１）〜（３）のすべてを評価できることが判明した。
（１）薄膜トランジスタのしきい値電圧Ｖｔｈ、
（２）薄膜トランジスタにバイアスストレスを印加したとき、印加前後のしきい値電圧の差ΔＶｔｈ、
（３）薄膜トランジスタのしきい値電圧を複数回測定したとき、１回目に測定したときのしきい値電圧と、複数回測定後のしきい値電圧との差
【００３６】
すなわち、酸化物半導体薄膜のストレス耐性は、膜中欠陥と界面欠陥が影響している。したがって本発明はこれらを測定、評価することで、ストレス耐性に優れた酸化物半導体薄膜が得られることを見出した点に特徴を有する。なお、通常は、膜中欠陥と界面欠陥は混在しており、両者を同時に測定し、各欠陥の優劣を評価することは一般には困難である。なぜなら酸化物半導体薄膜の膜厚は最大でも５００ｎｍ程度であるため、保護膜形成後に接触型測定で直接電気抵抗率を測定する場合、非接触型測定で間接的に電子状態、特に電気抵抗率を測定する場合も、測定値は膜中欠陥の影響を受けるからである。例えば膜中欠陥の異なる酸化物半導体薄膜に異なるシラン流量比で保護膜を形成すると膜中欠陥の影響により、界面欠陥も異なることとなる。そのため界面欠陥に基くストレス耐性を正しく評価することが困難となる。したがって界面欠陥を正しく評価する前提として、膜中欠陥を同一条件とする必要がある。そのためには酸化物半導体薄膜を成膜するまでの製造条件を同一とすることがよい。膜中欠陥を同一条件とすることで、異なる製造条件で保護膜を形成した酸化物半導体薄膜の電気抵抗率の測定値から界面欠陥のみを正しく評価することができる。
【００３７】
本発明によれば、下記第１ステップと第２ステップを経ることで、膜中欠陥と界面欠陥を測定、評価できる。本発明において「測定」とは、非接触式方法または接触式方法により、酸化物半導体薄膜の電子状態を間接的または直接的に測定することである。また「評価」とは、測定結果に基く膜中欠陥または界面欠陥に起因する不良、または該不良に起因する品質の優劣である。本発明の評価に基けば、酸化物半導体薄膜の上記欠陥を減少させるための製造条件の予測、または製造条件の変更によって生じる上記欠陥を推測できる。
【００３８】
第１ステップとして、基板に形成された酸化物半導体薄膜の膜中欠陥に起因する不良を測定結果に基いて評価する。第１ステップで膜中欠陥のみを評価することで、該評価結果に基いて膜中欠陥を低減させるための最適な製造条件を予測し、決定できる。そして第２ステップとして、まず、第１ステップで決定した最適な製造条件に基いて新たに基板に形成した膜中欠陥が同一条件の酸化物半導体薄膜の表面に保護膜を形成する。該試料から界面欠陥に起因する不良を測定結果に基いて評価する。第２ステップで界面欠陥のみを評価することで、該評価結果に基いて界面欠陥を低減させるために必要な最適な製造条件を予測し、決定できる。
【００３９】
すなわち、本発明では第１ステップにおいて、酸化物半導体薄膜の電子状態を測定することによって膜中欠陥と製造条件の関係を把握して、膜中欠陥を低減するための製造条件を予測し、決定できる。したがって第１ステップを経ることで膜中欠陥を同一条件に制御した酸化物半導体薄膜を形成できる。そして膜中欠陥を同一にした各酸化物半導体薄膜の表面に異なる条件で保護膜を形成すれば、第２ステップでの測定結果に基く評価の相違は界面欠陥に起因していると推定できる。したがって第１ステップ、第２ステップを経ることで、界面欠陥と製造条件の関係を把握して、界面欠陥を低減するための製造条件を予測し、決定できる。そして第１ステップ、および第２ステップで決定された製造条件を採用することで、膜中欠陥と界面欠陥の両方が低減された酸化物半導体薄膜の製造が可能となる。また該酸化物半導体薄膜を用いれば、ストレス耐性に優れた酸化物半導体薄膜、及び該酸化物半導体薄膜の表面に保護膜を有する積層体を製造できる。該積層体は、ＴＦＴ構造を有していることが好ましく、したがって酸化物半導体薄膜、保護膜以外にも、必要に応じて基板やゲート電極などの電極層、ゲート絶縁膜などの絶縁層などを有していてもよく、またＴＦＴに必要な配線構造に加工されていてもよい。
【００４０】
第１ステップ、及び第２ステップにおいて上記電子状態を測定するに当たっては、接触式方法や非接触式方法のいずれでもよい。また電子状態は酸化物半導体薄膜の電気抵抗率に基いて測定できる。電気抵抗率は直接測定してもよいし、間接的に測定してもよい。また電気抵抗率として、シート抵抗（Ω・ｃｍ／□）または比抵抗（Ω・ｃｍ）が挙げられる。比抵抗はシート抵抗に膜厚を掛けたものである。
【００４１】
以下、各ステップについて説明する。
【００４２】
［第１ステップ］
まず、第１ステップでは酸化物半導体薄膜を基板に形成した後、該酸化物半導体薄膜の電子状態を接触式方法、または非接触式方法により測定する。
【００４３】
［酸化物半導体薄膜］
酸化物半導体薄膜は基板上に直接形成されていてもよいし、基板の上にゲート絶縁膜など任意の絶縁膜を形成してから酸化物半導体薄膜が形成されていてもよい。また酸化物半導体薄膜の表面には、測定方法に応じて必要な電極等が形成されていてもよい。
【００４４】
酸化物半導体薄膜として、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む非晶質の酸化物半導体薄膜が好ましく用いられる。これらの元素は単独で含有しても良く、二種以上を併用しても良い。具体的には例えば、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物などが挙げられる。
【００４５】
酸化物半導体薄膜の膜厚は特に限定されないが、好ましくは１０ｎｍ以上、より好ましくは３０ｎｍ以上であって、好ましくは５００ｎｍ以下、より好ましくは２００ｎｍ以下、更に好ましくは１００ｎｍ以下である。
【００４６】
［第１ステップ−接触式方法］
まず、第１ステップにおいて、接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。
【００４７】
接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させて測定する方法である。接触式方法によって酸化物半導体薄膜の電子状態を電気抵抗率として直接測定できる。例えば４端子法や４探針法などのように酸化物半導体膜上に電極を形成して電気抵抗率を測定してもよいし、二重リング電極法のように、電極を有する測定端子を用いて電気抵抗率を測定してもよい。
【００４８】
酸化物半導体薄膜の上に測定用の電極を形成する場合は、該電極に電圧を印加して、その電流値を測定すればよい。例えば、酸化物半導体薄膜の上にオーミック電極を形成して、その２点間の電気抵抗率を測定するのが簡便である。具体的には、例えば１Ｖの電圧を印加し、電極間に流れる電流値を測定すればよい。
【００４９】
４端子法は、２対のオーミック電極を形成して電気抵抗率を測定するものである。この方法では、酸化物半導体薄膜の上に形成された少なくとも一対の電極間に電流を流して、上記電極とは異なる少なくとも一方の電極間の電圧を測定できる。
【００５０】
４探針法によって電気抵抗率を測定する方法は、例えばＪＩＳ  Ｈ６０２などで標準化された測定方法を適用してもよい。
【００５１】
また酸化物半導体薄膜の上に電極を形成しない接触式方法としては、２重リング電極法などの測定方法が挙げられる。この測定方法では測定プローブを酸化物半導体薄膜の表面に直接接触させて、プローブの電極間に電流を流すことで電気抵抗率を求めることができる。そのため２重リング電極法は、電極付けが必要な４端子法や４探針法と比べて簡易、かつ低コストであり、好ましい。
【００５２】
［第１ステップ−非接触式方法］
次に第１ステップにおいて、非接触式方法で酸化物半導体薄膜の電子状態を測定する方法について説明する。
【００５３】
非接触式方法とは、抵抗測定端子を酸化物半導体薄膜に接触させずに電子状態を測定する方法である。非接触式方法によって非破壊的、且つ非接触で間接的に電気抵抗率を測定できる。非接触式方法として例えばμ−ＰＣＤ法が例示される。μ−ＰＣＤ法の場合、上記接触式方法と異なり、電気抵抗率を直接測定できない。しかしながら後記するようにμ−ＰＣＤ法の測定値は、電気抵抗率と相関関係を有するため、間接的に電気抵抗率を評価できる。
【００５４】
μ−ＰＣＤ法を用いた測定方法とは、酸化物半導体薄膜に励起光及びマイクロ波を照射し、該励起光の照射により変化する該マイクロ波の該酸化物半導体薄膜からの反射波の最大値を測定した後、該励起光の照射を停止し、該励起光の照射停止後の該マイクロ波の該酸化物半導体薄膜からの反射波の反射率の時間的な変化を測定する反射率測定ステップと、該反射率の時間的な変化から、励起光の照射停止後に見られる遅い減衰に対応するパラメータを算出するパラメータ算出ステップと、を含む。
【００５５】
μ−ＰＣＤ法の測定値と電気抵抗率の相関関係は以下の通りである。μ−ＰＣＤ法を用いた測定方法の反射率測定ステップとパラメータ算出ステップのうち、パラメータ算出ステップの遅い減衰、具体的には励起光の照射を停止し、停止後１μｓ程度に見られるマイクロ波減衰の程度（以下、「遅いマイクロ波減衰波形」ということがある）が、酸化物半導体薄膜の伝導帯下の欠陥順位、すなわち電子状態によって大きく影響を受ける。そのため、この領域の信号を解析すると、酸化物半導体薄膜の光照射と負バイアスのストレス印加試験後のストレス耐性などと密接な相関関係を有していることが本発明者らの研究の結果わかった。
【００５６】
第１ステップにおいてμ−ＰＣＤ法を採用すれば、反射率の変化から膜中欠陥に起因する不良を非接触型で、正確且つ簡便に測定、評価できるため、極めて有用である。
【００５７】
本明細書において、上記「励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータ」（以下、「Ｂ値」ということがある）としては、例えば、マイクロ波反射強度が最大値の１／ｅ2となるまでの時間；マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ〜２μｓ程度の反射波強度の減衰曲線の傾き、または当該傾きの逆数の絶対値；励起光の照射停止後１μｓ程度に見られるマイクロ波の反射波強度；マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾きのうちの長い方の値、または当該傾きの逆数の絶対値；などが挙げられる。例えば後記する実施例３−２に記載の式（１）のべき乗の関係式で表される傾きが挙げられる。ここで、上記「マイクロ波の反射波の減衰を２つの指数関数の和で表した場合、得られる対数変換した傾き」とは、例えば下式（１）に記載のτ1、下式（２）に記載のτ2を意味する。
【００５８】
【数１】
0005993496.tif 000002
【００５９】
【数２】
0005993496.tif 000003
【００６０】
上記パラメータのうち、好ましいのは、ある範囲におけるマイクロ波反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。特に好ましいパラメータは、最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値、および１μｓ付近から２μｓ付近の反射波強度の減衰曲線を対数変換した傾き、または当該傾きの逆数の絶対値である。
【００６１】
ここで、上記パラメータ中の「１μｓ程度」とは、厳密に１μｓに限定する趣旨ではなく、励起光照射停止後の反射率減衰が遅く、すなわち反射率減衰の傾きが小さくなってからのマイクロ波反射率の範囲をも含む意味である。よって、上記時間を一義的に規定するのは困難であるが、例えば、好ましくは０．１μｓ以上、より好ましくは０．５μｓ以上、更に好ましくは１μｓ以上であって、好ましくは１０μｓ以下、より好ましくは２μｓ以下、更に好ましくは１．５μｓ以下、最も好ましくは１μｓ以下である。
【００６２】
上記「遅い減衰」について、図３を用いて、より詳細に説明する。図３は、μ−ＰＣＤ法における過剰のキャリア密度の変化の様子を示す図である。図３の縦軸は、マイクロ波の反射率に対応する。酸化物半導体薄膜試料に励起光を照射すると、酸化物半導体薄膜に吸収されてキャリアが励起されて過剰キャリアが生成される。その際、過剰キャリア密度が増加すると共に、その消失速度も増えるが、キャリア注入速度と消失速度が等しくなったときに過剰キャリア密度は一定のピーク値となる。そして該過剰キャリアの生成と消滅の速度が等しくなると飽和して一定の値を維持するようになる。その状態で励起光の照射を停止すると、過剰キャリアの再結合、消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻ることが知られている。
【００６３】
図３に示すようにマイクロ波の酸化物半導体薄膜からの反射波の反射率は、一旦最大値を示すが、励起光の照射を停止すると同時に急速に減衰する。その後、ある一定の傾きを持った減衰が見られるが、おおむね、この傾きが上述した「励起光の照射停止後に見られる遅い減衰に対応するパラメータ」に対応し、本発明ではＢ値、またはパラメータＰということがある。なお、上記反射波の反射率の最大値をパラメータＱということがある。
【００６４】
具体的には、上記傾きとして、例えば、上記範囲の時間と反射波強度との傾き、上記範囲の時間を対数変換した値に対する、反射波強度を対数変換した値の傾きなどが挙げられる。後記する実施例２−１では、式（７）中のＢ値を用いた。なお、前述したように、この傾きには、励起光照射停止後の反射率減衰が遅くなったときの傾きも含まれる。
【００６５】
以下、上記非接触式方法による評価方法を詳しく説明する。本発明に用いられる装置は、酸化物半導体薄膜に対して励起光及びマイクロ波を照射し、その励起光の照射により変化するマイクロ波の酸化物半導体薄膜からの反射波の強度を検出できることが必要である。このような装置として、例えば、後に詳述する図１３、１４に示す装置や、上記特許文献１の図１に示すライフタイム測定装置が挙げられる。装置の説明は、特許文献１に詳述しているので、それを参照すればよい。但し、本発明に用いられる装置はこれに限定されない。
【００６６】
μ−ＰＣＤ法では基板上に形成された酸化物半導体薄膜に、励起光およびマイクロ波を照射する。
【００６７】
本発明において、過剰キャリア密度の変化を解析することで酸化物半導体薄膜のキャリア濃度を判定し得、電子状態、ひいては、電気抵抗率、すなわちシート抵抗または比抵抗に基いて品質を評価できるのは、次のような理由に基くものと思われる。
【００６８】
酸化物半導体薄膜に照射されたマイクロ波は、酸化物半導体薄膜に存在するキャリアによるプラズマ振動により反射される。この反射率は、酸化物半導体薄膜中のキャリア密度に依存する。しかし、定常状態の酸化物半導体薄膜においては、マイクロ波反射を実用的に観測できるレベルのキャリア数は存在しない。ところが、励起光を照射すると、膜中に過剰キャリアが生成され、該過剰キャリアのプラズマ振動によりマイクロ波の反射率が増加する。一方で、励起光の照射停止により、過剰キャリア数が減少するに従ってマイクロ波の反射率も減少する。
【００６９】
一般に、シリコン半導体などにおけるキャリアは、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因して発生する。この場合のエネルギー準位は、伝導帯下、数十ｍｅＶ程度であり、室温付近ではほとんど活性化している。一方、定常状態における酸化物半導体薄膜中のキャリアは、同じく、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルに起因することが知られている。しかしながら酸化物半導体においては、そのレベルは０．１〜０．２ｅＶ程度であり、比較的深い。そのため励起光の照射によって生成される過剰キャリアは、励起されたホールと電子が再結合する場合のほか、該ドナーレベルにいったん捕獲されて再放出する場合がある。この捕獲、および再放出の割合は、エネルギーバンド中において伝導帯下部に存在する浅いドナーレベルの量に依存する。したがって、励起光の照射によって生成された過剰キャリアについて、励起光停止後に観測される消滅過程をトレースすることで、ドナーレベルの大小の影響を解析できる。なお、酸化物半導体薄膜の比抵抗は、電荷と自由電子と移動度の積で表されるが、酸化物半導体薄膜の移動度は、当該酸化物半導体薄膜を構成する金属元素の組成が同じであれば大きく変化しない。例えば、ＩＧＺＯの移動度は約１０ｃｍ２／ＶＳ程度である。よって、μ−ＰＣＤ法において観測されるマイクロ波の反射率の変化、すなわち、過剰キャリア密度の変化は、キャリア濃度および電気抵抗率と、おおむね、相関することになる。
【００７０】
なお、酸化物半導体のようなアモルファスな半導体材料においては、例えば、アモルファスシリコン、ＩＧＺＯなどのように伝導帯〜ドナーレベルの間に連続的な準位を有するものもある。このような場合、μ−ＰＣＤ法において観測されるキャリアの消滅過程は、各準位間での個々のキャリア遷移挙動を重ね合わせたものとして理解できる。その結果、減衰過程は、一つの準位間での遷移に比較してある程度長い時間範囲に渡って観測されることになる。また、そのときの時間依存性は、時間に対して、べき乗の関係を有する。
【００７１】
したがって、前述した反射率測定ステップの後、おおむね、０．１〜１０μｓの範囲に渡る時間範囲に見られる遅い減衰に対応するパラメータを算出することによって、酸化物半導体薄膜のキャリア密度を判定することができる。その結果、シート抵抗、比抵抗などの電気抵抗率を間接的に測定し、評価することができる。
【００７２】
以上、第１ステップにおいて酸化物半導体薄膜の膜中欠陥に起因する不良をμ−ＰＣＤ法によって非接触式方法で測定する方法について詳述した。なお、後記する第２ステップにおいて酸化物半導体薄膜の電気抵抗率をμ−ＰＣＤ法によって非接触式方法で測定する場合も上記と同様の理由により、測定、評価できる。
【００７３】
本発明では第１ステップの評価結果から、膜中欠陥を低減するための製造条件を予測し、設定できる。例えば、第１ステップの評価に基いて、酸化物半導体薄膜の成膜条件を調整して基板に膜中欠陥の低減された酸化物半導体薄膜を形成してもよいし、第１ステップの評価に基いて熱履歴条件を調整し、第１ステップで測定に供した膜中欠陥を低減させてもよい。このように第１ステップの評価結果に基いて良好な電子状態を有する化物半導体薄膜を製造することが可能となる。第１ステップに基く膜中欠陥を低減させる具体的な手段については後に詳細する。
【００７４】
［第２ステップ］
次に、第２ステップでは、上記膜中欠陥が低減された酸化物半導体薄膜の表面に保護膜を形成した後、酸化物半導体薄膜の界面欠陥に起因する不良を接触式方法または非接触式方法により測定する。
【００７５】
第２ステップでは、酸化物半導体薄膜に保護膜を形成するが、酸化物半導体薄膜は、第１ステップと同じく基板上に直接形成されていてもよいし、基板上に絶縁膜を形成してから酸化物半導体薄膜が形成されていてもよい。また保護膜は酸化物半導体薄膜の上に直接形成されていてもよい。なお、上記保護膜（以下、「パッシベーション絶縁膜」ということがある）には、酸化物半導体薄膜の表面を直接保護するための保護膜（以下、「エッチストップ層」または「ＥＳＬ」ということがある）、および当該保護膜の表面を更に保護するための保護膜（以下、「最終保護膜」ということがある）の両方が含まれる。なお、保護膜はＳｉＯ2などの絶縁膜であることが好ましい。
【００７６】
［第２ステップ−接触式方法］
まず、第２ステップにおいて、接触式方法で電子状態を測定する方法について説明する。接触式方法としては、第１ステップにおいて説明した二重リング電極法、４端子法や４探針法によって測定すればよい。その際、電気抵抗率測定に必要な電極を形成すればよいが、４探針法で電気抵抗率を測定する場合、酸化物半導体薄膜の表面が保護膜などで覆われていると測定できない。そのため、針が酸化物半導体表面に接するところのみ保護膜を除去して、酸化物半導体薄膜の表面と針を接触可能な状態にすれば、４探針法により電気抵抗率を測定できる。２重リング電極法の場合も同様に測定プローブが酸化物半導体薄膜表面に接するところの保護膜を除去すれば、電気抵抗率を測定できる。
【００７７】
［第２ステップ−非接触式方法］
次に第２ステップにおいて、非接触式方法で電子状態を測定する方法について説明する。非接触式測定方法としては、第１ステップと同様、μ−ＰＣＤ法によって非接触で間接的に電気抵抗率を測定することが好ましい。以下、μ−ＰＣＤ法によって酸化物半導体薄膜の電気抵抗率を測定する場合について説明する。
【００７８】
第２ステップは、マイクロ波の減衰のうち、励起光の照射停止後１μｓ程度に見られる遅いマイクロ波減衰波形が、酸化物半導体薄膜の正バイアスのストレス印加試験後のストレス耐性などと密接な相関関係を有しており、ストレス耐性を、非接触型で、正確且つ簡便に測定、評価し得る指標として極めて有用であることを見出したところに特徴がある。第２ステップにおいてμ−ＰＣＤ法によって酸化物半導体薄膜の電気抵抗率を測定する方法は、第１ステップにおける測定方法と同じである。第２ステップでは保護膜が形成されているが、μ−ＰＣＤ法では、保護膜を除去することなく測定可能であるため、接触式方法よりも簡便な測定手段である。したがって第２ステップでは、μ−ＰＣＤ法は励起光の照射停止後のマイクロ波の酸化物半導体薄膜からの反射波の反射率の変化を測定し、該反射波の反射率の変化から界面欠陥に起因する不良を評価するものである。
【００７９】
なお、第１ステップで決定した酸化物半導体薄膜に異なる製造条件を施して得られる酸化物半導体薄膜を用いて複数の界面欠陥を評価することで、評価結果から界面欠陥を低減できる保護膜の製造条件を予測し、設定することが可能である。例えば第２ステップの評価に基いて、保護膜の製造条件を調整してもよし、保護膜を形成した後の熱履歴条件を調整してもよい。あるいは第２ステップの評価に基いて、酸化物半導体薄膜の成膜時の酸素供給条件などの製造条件を調整してもよい。また測定した酸化物半導体薄膜には界面欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットする等して製造条件と界面欠陥の結果から最適な条件を見出すことも可能であり、該条件に基いて再度保護膜を成膜、評価することで界面欠陥の最適化を図ることができる。
【００８０】
本発明の第２ステップによれば、酸化物半導体薄膜の材料開発段階において、界面欠陥に起因するストレス耐性を簡易に短時間で、且つ低コストで評価できる。
【００８１】
以上、第２ステップの測定方法について説明した。上記第１ステップ、及び第２ステップによれば、酸化物半導体薄膜の電子状態を直接、または間接的に測定でき、酸化物半導体薄膜の膜中欠陥や界面欠陥に起因する不良を評価できる。したがって本発明によれば、酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質を正確、かつ簡便に評価できる。また上記第１ステップ、及び第２ステップの評価結果に基いて適宜製造条件を調整すれば、第１ステップで選択した酸化物半導体の良好な電子状態を維持したままＴＦＴに好適な積層体を製造できる。
【００８２】
本発明の評価方法を用いれば、液晶表示装置などの製造工程において、酸化物半導体薄膜の電気的特性をインラインで短時間に評価できる。更にμ−ＰＣＤ法によれば非接触型で電子状態を測定できるため、μ−ＰＣＤ法を用いた本発明の評価方法を製造工程のいずれか工程に適用することで、歩留まりの向上など、生産性を向上することができ、積層体の品質管理をより適切に行うことができる。
【００８３】
［製造条件の予測方法］
上記第１ステップの評価に基いて、膜中欠陥を低減させる手段について説明する。
【００８４】
第１ステップの測定、評価結果に基いて、製造条件を制御すれば、膜中欠陥を低減することが可能であり、電気抵抗率を最適化できる。本発明者らが酸化物半導体薄膜の成膜条件と膜中欠陥の関係について検討した結果、以下のことがわかった。
【００８５】
酸化物半導体薄膜成膜時の酸素濃度と膜中欠陥の関係についてμ−ＰＣＤ法で調べた。図１５に示すように酸素濃度によってライフタイム値が異なる。以下、ライフタイムとしてτ2を指標に説明するが、酸素を含まない場合は、膜の抵抗が低いため、ライフタイムτ2が長くなる。酸素濃度が低い間は、ライフタイム値が短くなる、すなわち、τ2の傾斜がきつくなる傾向があり、τ2の傾きが増す程、膜中欠陥が少なくなることがわかった。そして酸素濃度が高くなると、ライフタイム値が極端に短くなる。この場合は、τ2が発生しない。したがって異なる酸素濃度で酸化物半導体薄膜を成膜してτ2の傾きから膜中欠陥を評価することで、最適な酸素濃度を決定できるため、膜中欠陥を低減させた酸化物半導体薄膜の成膜が可能となる。
【００８６】
また酸化物半導体薄膜成膜後の熱履歴と膜中欠陥の関係についてμ−ＰＣＤ法で調べた。図１６Ａに示すように酸化物半導体薄膜の成膜後、大気中３５０℃、加熱時間を０分〜１２０分に変化させたプレアニール処理後、μ−ＰＣＤ法でライフタイムを測定した。その結果、τ2の傾きが加熱時間によって変化することがわかる。
【００８７】
また図１６Ｂに示すようにプレアニール時間と、ΔＶｔｈ、またはライフタイムとの関係をプロットすると、プレアニール時間によって変化するτ2のライフタイム値とΔＶｔｈとがほぼ比例していることがわかる。
【００８８】
また後記実施例３−２にも示すようにプレアニール温度が高くなるにつれて膜中欠陥が減少する傾向にある。
【００８９】
したがって酸化物半導体薄膜の成膜条件や成膜後のプレアニール条件などの製造条件を適宜調整することで、膜中欠陥を低減できる。なお、上記した酸素濃度やプレアニール温度、プレアニール時間は、酸化物半導体薄膜の組成や膜中欠陥の多少、熱履歴温度等によって異なる。したがって複数の酸化物半導体薄膜について膜中欠陥を評価することで、評価結果から膜中欠陥を低減できる条件を選択可能である。また測定した酸化物半導体薄膜には膜中欠陥が十分に低減されたものが含まれていなかったとしても、複数の評価結果をグラフにプロットすれば、その結果の傾向から最適な条件を見出すことも可能である。例えば膜中欠陥は、酸化物半導体薄膜成膜後のプレアニール温度を３００〜３５０℃程度、該温度域でのプレアニール時間を５０〜７０分、好ましくは６０分程度に制御すれば低減できる。
【００９０】
また上記膜中欠陥と同様、製造条件によって酸化物半導体薄膜の界面に欠陥が生じて電子状態が変化する。そのため、界面欠陥に起因してτ2の傾きが変化し、ストレス耐性も影響を受ける。上記第１ステップと同様、上記第２ステップの評価に基いて保護膜の成膜条件や保護膜成膜後のポストアニール条件などの製造条件を制御することで、界面欠陥を低減できる。
【００９１】
第１ステップの測定結果に基いて膜中欠陥を低減させると共に、第２ステップの測定結果に基いて界面欠陥を低減させる製造条件を予測する場合には、以下の手順によって行うことが好ましい。
【００９２】
まず、製造条件の異なる処理をした酸化物半導体薄膜の電子状態を測定し、膜中欠陥に起因する不良を評価する。図１５に示すように酸化物半導体膜成膜時の酸素濃度によってμ−ＰＣＤ法で測定した遅い減衰が異なるため、τ2から膜中欠陥の不良を評価できる。例えば製造条件の異なる処理をした各酸化物半導体薄膜のシート抵抗を測定し、図１７Ａに示すように横軸にτ2、縦軸にシート抵抗をとり、シート抵抗の測定値とライフタイム値の関係をプロットすると、τ2が長い場合や、電気抵抗率が小さい場合は膜中欠陥が多くなる傾向があることがわかった。したがって製造条件の異なる処理をされた酸化物半導体薄膜を複数作製し、接触式方法や非接触式方法で酸化物半導体薄膜の電子状態を評価して、実測抵抗値と最適抵抗値の差を調整する必要がある。すなわち、τ2が短く、電気抵抗率が適切な値になるように酸化物半導体薄膜の製造条件を決定する。調整方法としては酸素濃度などの酸化物半導体薄膜の成膜条件や酸化物半導体薄膜成膜後のプレアニール条件などの製造条件を適宜変更すればよい。評価結果に基いて最適化された酸化物半導体薄膜は膜中欠陥が減少しているため、図１７Ａにプロットすればτ2の値は、最適化前の酸化物半導体薄膜と比べて、横軸の左側方向にシフトすると共に、電気抵抗率も高くなる。
【００９３】
もっとも第１ステップで酸化物半導体薄膜の膜中欠陥に起因する不良を最適化しても、保護膜をした後の酸化物半導体薄膜の電子状態は、界面欠陥や水素ドナーによって変動する。したがって第２ステップとして、保護膜を形成したあとに酸化物半導体薄膜の電子状態を測定し、界面欠陥に起因する不良の評価結果に基いて、保護膜成膜後の酸化物半導体薄膜の電子状態も最適化する必要がある。図１７Ａに示すようにシート抵抗の測定値とライフタイム値の関係をグラフ中にプロットすると、ステップ１において最適化されたτ2において測定される電気抵抗率が高い場合は、界面欠陥が多く、また電気抵抗率が低い場合は酸化物半導体薄膜と保護膜の界面に水素ドナーが多くなる傾向があることがわかった。したがって上記第１ステップで最適化された酸化物半導体薄膜に製造条件の異なる処理をした保護膜を複数成膜し、接触式方法や非接触式方法で酸化物半導体薄膜の電子状態を評価して調整する必要がある。例えば図１７Ａ中の太い矢印で示すように実測抵抗値と最適抵抗値の差を調整する必要がある。調整方法としては雰囲気など保護膜の成膜条件や保護膜成膜後のポストアニール条件などの製造条件を適宜変更すればよい。例えば界面欠陥が多くなる程、酸化物半導体薄膜表面の空乏領域が拡大する傾向にあるため、ポストアニール条件を制御すれば空乏領域を調整できる。また水素ドナーが多くなるほど酸化物半導体薄膜の蓄積領域が拡大する傾向にあるため、保護膜成膜時の酸素量を制御すれば蓄積領域を調整できる。このように酸化物半導体薄膜の品質に影響を及ぼす条件を２段階で制御することで、膜中欠陥や界面欠陥に起因する不良が最適化された酸化物半導体薄膜が得られる。
【００９４】
μ−ＰＣＤ法で酸化物半導体薄膜のライフタイムを測定して得られるライフタイムのピーク値と遅い減衰に対応する「べき乗の肩の絶対値」をプロットすると、例えば図１７Ｂに示すようになる。図１７ＢからはＹ軸の位置から酸化物半導体薄膜の移動度を予測することができ、Ｘ軸の位置から酸化物半導体薄膜のストレス耐性を予測できる。シート抵抗が増加すると導電帯下のドナーライクセンターが減少する傾向を示し、またべき乗の肩の絶対値が大きくなると空間荷電を作る浅い準位の減少を示す。そのため移動度が高く、またべき乗の肩の絶対値が大きい程、好ましい。また上記したように酸化物半導体薄膜のシート抵抗は熱処理など製造条件を制御して向上可能である。また移動度についても同様に製造条件を制御して向上可能である。もっとも、シート抵抗とべき乗の肩の値の関係は、後記実施例２−１の図２８に示すように、図中、Ｂ値で表されるべき乗の肩の絶対値は、あるシート抵抗の値を境にして低下する傾向がある。たとえば図１７Ｂではアニール条件を調整することでべき乗の肩の絶対値をＸ軸左側にシフトさせると共に、ピーク値をＹ軸上方向にシフトさせて、酸化物半導体薄膜の最適化を図っている。したがってプロットした実測値からピーク値が高く、またべき乗の肩の絶対値が最大値を有するように成膜時の酸素添加量やプレアニール時間などの製造条件を適切に調整して酸化物半導体薄膜を最適化することが望ましい。
【００９５】
以上のように第１ステップでは膜中欠陥に起因する不良を最適化するための条件を決定することができ、それにしたがって酸化物半導体薄膜の製造条件を制御することで、膜中欠陥に起因する不良の少ない酸化物半導体薄膜が得られる。そして第２ステップでは界面欠陥に起因する不良を最適化するための条件を決定することができ、それにしたがって保護膜の製造条件を制御することで、界面欠陥に起因する不良の少ない酸化物半導体薄膜と保護膜の積層体が得られる。したがってこれら条件にしたがって、薄膜トランジスタを製造する際の酸化物半導体薄膜の成膜条件や保護膜の成膜条件、あるいはプレアニール条件、ポストアニール条件などの製造条件を適宜調整すれば、ストレス耐性に優れた薄膜トランジスタを製造できる。
【００９６】
［品質管理方法］
更に本発明には、上記の評価方法を、半導体製造工程のいずれかの工程に適用して酸化物半導体薄膜の品質管理を行う方法も含まれる。上記の評価方法を膜中欠陥や界面欠陥に影響を与える製造工程のいずれかの工程に適用して、酸化物半導体薄膜の電子状態の評価結果をフィードバックすればよい。該フィードバックに基いて製造条件を調整すれば膜中欠陥や界面欠陥を減少できる。その結果、酸化物半導体薄膜の適切な品質管理ができる。
【００９７】
ここで、上記「いずれかの工程」は、半導体製造工程の任意の工程を意味する。本発明者らの検討結果によれば、膜中欠陥に起因するストレス耐性に影響を及ぼす製造工程として、（ｉ）ゲート絶縁膜の成膜工程、（ｉｉ）酸化物半導体薄膜の成膜工程、（ｉｉｉ）上記酸化物半導体薄膜成膜後の熱処理（以下、「プレアニール処理」ということがある）工程などがあることを知見している。また界面欠陥に起因するストレス耐性に影響を及ぼす製造工程として、（ｉｖ）酸化物半導体薄膜の表面に形成され得る保護膜の成膜工程、（ｖ）上記保護膜成膜後の熱処理（以下、「ポストアニール処理」ということがある）工程などがあることを知見している。例えば、これらの工程に上記評価方法を適用すれば、膜中欠陥や界面欠陥に関する酸化物半導体薄膜の電子状態を精度良く管理できる。
【００９８】
品質管理方法としては、例えば基板上へ、ゲート絶縁膜を形成した後、若しくはゲート絶縁膜を形成せずに直接、酸化物半導体薄膜を形成し、その直後に、上記第１ステップの評価方法を行っても良い。或いは、基板上またはゲート絶縁膜上へ形成した酸化物半導体薄膜に対して、例えば酸素や水蒸気によるプレアニール処理を行った後に上記評価方法を行っても良い。或いは、パッシベーション絶縁膜の形成前に行っても良い。また上記のいずれかの後、得られた酸化物半導体薄膜の上に保護膜を形成する場合。なお、当該保護膜を更に保護するための最終保護膜も含む。或いは、その後にポストアニール処理する場合などに、本発明の上記評価方法を適用できる。
【００９９】
上記のように第１ステップの評価に基いて、酸化物半導体薄膜の成膜条件を調整して膜中欠陥を低減しても、その後の製造条件によって膜中欠陥や界面欠陥が変動して酸化物半導体薄膜の電子状態が変化する場合がある。したがって良好な酸化物半導体薄膜の電子状態を維持するためには、酸化物半導体薄膜の電子状態に影響を与えない、あるいは変化した電子状態を改善できるように成膜条件や熱処理条件などの製造条件を設定することが好ましい。
【０１００】
上記評価方法は、表示装置に好適なＴＦＴ構造を有する上記積層体の製造工程の任意の１工程にワンポイントで行っても良いし、２以上の工程の複数のポイントで行っても良い。２以上の工程に本発明の評価方法を適用すると、より精緻に酸化物半導体薄膜の電子状態を評価できる。そして該評価に基いての製造条件を調整することで、酸化物半導体薄膜の品質管理ができ、良好な電子状態を維持した積層体が得られる。また好ましくは積層体の電気的特性を推測でき、積層体の品質管理も可能である。
【０１０１】
以下、本発明の評価方法を製造工程の任意の２工程に適用する方法について詳しく説明する。
【０１０２】
上記積層体の製造工程の任意の２工程に上記評価方法を適用する場合は、２工程間で測定した酸化物半導体薄膜のパラメータの乖離が小さくなるように製造条件を調整することが望ましい。この際、基準となるパラメータとの乖離が小さい程、酸化物半導体薄膜は良好な電子状態を維持していると評価できる。
【０１０３】
評価基準となる酸化物半導体薄膜は特に限定されないが、良好な電子状態を有する酸化物半導体薄膜を用いることが好ましい。上記評価方法に基いて決定される欠陥の少ない酸化物半導体薄膜を選択することがより好ましい。そして評価基準となる酸化物半導体薄膜のパラメータを参照値として、任意の処理を施して得られる酸化物半導体薄膜のパラメータと比較すればよい。この際、複数用意した評価基準となる酸化物半導体薄膜に温度や雰囲気などの製造条件の異なる処理工程を行って得られた酸化物半導体薄膜の電子状態を測定し、評価することで、その結果の傾向から最適な条件を見出すことができる。
【０１０４】
上記パラメータとしては、接触式方法、または非接触式方法で測定された値を用いることができる。μ−ＰＣＤ法によれば非接触型で電子状態を測定できるため、歩留まりの向上など、生産性を向上でき、品質管理をより適切に行うことができるため好ましい。
【０１０５】
例えば図３８に示すように複数の酸化物半導体薄膜Ａ〜Ｃから上記評価方法によって基準となる良好な電子状態を有する酸化物半導体薄膜Ｃを決定し、該酸化物半導体薄膜ＣのパラメータＰＣを参照値とする。そして該酸化物半導体薄膜Ｃに異なる製造条件ａ〜ｃの任意の処理工程を施して複数の試料Ｃａ〜Ｃｃを作製すると共に、パラメータＰＣａ〜ＰＣｃを測定、算出する。そしてパラメータＰＣとパラメータＰＣａ〜ＰＣｃとの差（ＰＣ−ＰＣａ〜ｃ）を評価する。図示例ではパラメータＰＣｃはパラメータＰＣとの乖離がほぼなく、試料Ｃｃの酸化物半導体薄膜は任意の処理後も良好な電子状態を維持していると評価できる。一方、試料Ｃａ、ＣｂはパラメータＰＣとの乖離が大きく、任意の処理時の製造条件ａ、ｂによって酸化物半導体薄膜の電子状態が変化したことが読み取れる。したがって図示例では製造条件ｃを採用すれば、良好な電子状態を維持できることがわかる。
【０１０６】
以下、代表例として非接触方式方法であるμ−ＰＣＤ法に基いてパラメータを導出し、該パラメータに基いて酸化物半導体薄膜の電子状態を評価すると共に、該評価に基いて製造条件を予測する方法を説明する。
【０１０７】
μ−ＰＣＤ法を用いる場合、上記パラメータとして（１）反射率測定ステップに対応するパラメータ算出ステップの遅い減衰に対応するパラメータＰ、または（２）該反射率測定ステップの反射波の最大値に対応するパラメータＱと、該反射率測定ステップに対応するパラメータ算出ステップの遅い減衰に対応するパラメータＰを用いることができる。
【０１０８】
また他の評価項目として、ディスプレイなどの製品に組み込んだ際に良好なＴＦＴ性能を発揮させる観点からは酸化物半導体薄膜の面内均一性も評価対象とすることも望ましい。
【０１０９】
まず、（１）パラメータＰを用いる場合について説明する。上記したようにパラメータ算出ステップのパラメータＰは酸化物半導体薄膜の電子状態に応じて変動する。そのため、参照値のパラメータＰＸ１と、比較対象のパラメータＰＸ２との差ΔＰ（ＰＸ１−ＰＸ２）に基いて酸化物半導体薄膜の電子状態を評価できる。例えばΔＰの値が大きくなるほど、良好な酸化物半導体薄膜の電子状態からの乖離が大きく、欠陥が多いことを示す。したがってΔＰが小さくなるように製造条件を調整することで、膜中欠陥や界面欠陥に対応するバイアスストレス特性が良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。なお、ΔＰも後記するΔＱも絶対値で評価することが好ましい。
【０１１０】
参照値とするパラメータＰＸ１は、任意の工程後の酸化物半導体薄膜のパラメータを用いることができる。例えば、（ａ１）上記第１ステップの評価に基いて決定された酸化物半導体薄膜、あるいは（ａ２）該酸化物半導体薄膜に１以上の任意の工程を施して作製された試料の酸化物半導体薄膜から測定されるパラメータ算出ステップの遅い減衰に対応するパラメータを用いることができる。なお、（ａ１）上記第１ステップの評価に基いて決定された酸化物半導体薄膜は、基板と酸化物半導体薄膜の間にゲート絶縁膜のような絶縁層を有していてもよい。また（ａ２）上記１以上の任意の工程が施された試料としては、（ａ２−１）酸化物半導体薄膜形成後のプレアニール処理が施された試料、（ａ２−２）保護膜が形成された試料、（ａ２−３）保護膜形成後にポストアニール処理が施された試料のいずれでもよい。なお、上記工程は全て行う必要はなく、少なくとも１以上の工程が施されていればよい。
【０１１１】
また比較対象となるパラメータＰＸ２は、上記参照値の酸化物半導体薄膜に少なくとも１以上の工程後の酸化物半導体薄膜のパラメータを用いることができる。少なくとも１以上の工程としては、例えば上記（ａ２−１）〜（ａ２−３）の工程、或いはポストアニール後の任意の工程が例示される。
【０１１２】
本発明では前後の工程間の酸化物半導体薄膜を比較する必要はなく、任意の工程間の酸化物半導体薄膜を比較することができる。例えば上記（ａ１）の酸化物半導体薄膜と上記（ａ２−１）と（ａ２−２）が施された酸化物半導体薄膜とを比較してもよい。あるいは上記（ａ２−１）の酸化物半導体薄膜と上記（ａ２−２）の酸化物半導体薄膜とを比較してもよい。なお、２以上の工程でパラメータを測定する場合は、工程毎にパラメータの識別番号を付与した上で比較すればよい。例えば工程数に応じてパラメータをＰＸ１、ＰＸ２、ＰＸ３、・・・ＰＸｎ（ｎは工程番号に対応する番号）とし、ΔＰはＰＸ１−ＰＸ２、ＰＸ２−ＰＸ３、ＰＸ１−ＰＸｎなど任意の組み合わせで比較すればよい。
【０１１３】
異なる工程間の酸化物半導体薄膜を比較する場合、処理条件が酸化物半導体薄膜の電子状態に及ぼす影響を評価するために、複数の酸化物半導体薄膜の比較結果を用いることが望ましい。比較結果が多いほど、より精緻な製造条件の予測ができる。例えば上記したように同一条件で処理された基準となる酸化物半導体薄膜を複数用意し、その後、異なる処理条件の工程を施して得られた酸化物半導体薄膜とを比較した結果から望ましい製造条件を検討してもよい。また異なる処理条件で複数用意した酸化物半導体薄膜を基準とし、その後、同一の処理条件の工程を施して得られた酸化物半導体とを比較した結果から望ましい製造条件を検討してもよい。
【０１１４】
次に（２）パラメータＱとパラメータＰを用いる場合について説明する。本発明者らは上記パラメータＰ、及びパラメータＱに基いて任意の工程間の酸化物半導体薄膜の電子状態の変化を捉えることによって、酸化物半導体薄膜を有するトランジスタ構造の特性をより精緻に把握できることを見出した。本発明者らが上記特許文献１で開示しているように、酸化物半導体薄膜の移動度と反射率の最大値との関係は、反射率の最大値の大きさに比例して移動度も高くなる傾向がある。そのため、参照値のパラメータＱＸ１と、比較対象のパラメータＱＸ２との差ΔＱ（ＱＸ１−ＱＸ２）に基いて移動度を評価できる。例えばΔＱの値が大きくなるほど、良好な酸化物半導体薄膜の移動度からの乖離が大きい場合がある。したがって移動度との関係で適切なΔＱが得られるように製造条件を調整することで、移動度が良好な酸化物半導体薄膜を有するトランジスタ構造を製造できる。本発明ではパラメータＱと上記パラメータＰの両方を考慮して製造条件を調整することで、移動度とバイアスストレス特性に関する酸化物半導体薄膜の品質管理ができる。
【０１１５】
パラメータＱとパラメータＰは同一工程の酸化物半導体薄膜の値である。すなわち、μ−ＰＣＤ法によって酸化物半導体薄膜を測定する際、上記反射率測定ステップの反射波の最大値がパラメータＱであり、該最大値を測定した後に導出されるパラメータ算出ステップの遅い減衰に対応するパラメータがパラメータＰである。
【０１１６】
参照値とするパラメータＱＸ１、パラメータＰＸ１は、上記（ａ１）、（ａ２）の任意の工程後の酸化物半導体のパラメータを用いることができる。また比較対象となるパラメータＱＸ２、パラメータＰＸ２は、該酸化物半導体薄膜に１以上の任意の処理工程が施されて得られた酸化物半導体薄膜のパラメータを用いることができる。
【０１１７】
本発明ではパラメータＱ、パラメータＰをグラフにプロットして評価してもよい。例えばグラフの縦軸を反射率測定ステップの反射波の最大値に対応するパラメータＱ、横軸をパラメータ算出ステップの遅い減衰に対応するパラメータＰとし、異なる製造条件で処理した複数の酸化物半導体薄膜の各パラメータをプロットすれば、移動度とストレス耐性の評価を容易に行える。パラメータは工程や処理条件に応じて同一、または異なるグラフにプロットしてもよい。評価対象となる工程数、処理条件数、パラメータ数は特に限定されないが、評価対象が多くなるほど、酸化物半導体薄膜の電子状態の変化を追跡しやすくなる。パラメータが多くなる程、酸化物半導体薄膜の電子状態の変化を修正するための製造条件の予測が容易になる。
【０１１８】
また任意の工程間の酸化物半導体薄膜のパラメータを比較して酸化物半導体薄膜の品質管理もできる。例えば後記実施例１−１２の図４２Ａ〜Ｅでは、成膜時の酸素添加量、及びプレアニール処理時の温度を変えて作製した複数の酸化物半導体薄膜について、工程毎にパラメータＱ、パラメータＰを測定している。
【０１１９】
実施例１−１２では前後の工程のパラメータからΔＱ、ΔＰを算出して評価しているが、任意の工程間のパラメータからΔＱ（ＱＸｍ−ＱＸｎ：ｍ、ｎは工程数に対応した番号、ｎはｍよりも後の工程番号）、ΔＰ（ＰＸｍ−ＰＸｎ：ｍ、ｎは工程数に対応した番号、ｎはｍよりも後の工程番号）を算出して評価してもよい。例えばプレアニール処理工程：ＱＸ１、ＰＸ１と、ポストアニール処理工程：ＱＸ５、ＰＸ５から算出したΔＱ（ＱＸ１−ＱＸ５）、ΔＰ（ＰＸ１−ＱＸ５）に基いて評価すると共に、該評価に基いて最適な製造条件を予測できる。
【０１２０】
［評価素子］
評価素子とは、上記のいずれかに記載の評価方法に用いられる試料を意味する。上記第１ステップに適した評価素子は、基板の上に酸化物半導体薄膜が形成されたものであり、前述した（ｉ）〜（ｉｉｉ）の工程などに代表される「いずれかの工程」に対応する構成からなる。また上記第２ステップに適した評価素子は、基板の上に酸化物半導体薄膜と、当該酸化物半導体薄膜の上に保護膜を有するものであり、前述した（ｉｖ）、（ｖ）の工程に代表される工程に対応する構成からなる。
【０１２１】
第１ステップに適した評価素子は例えば、（ａ）酸化物半導体薄膜が基板の表面に直接形成された評価素子；（ｂ）酸化物半導体薄膜がゲート絶縁膜の表面に直接形成された評価素子などが挙げられる。
【０１２２】
第２ステップに適した評価素子は例えば、（ｃ）基板の表面に酸化物半導体薄膜が直接形成され、当該酸化物半導体薄膜の表面に、例えば図１０に記載のエッチストップ層や図９に記載の最終保護膜などの保護膜が形成された評価素子、（ｄ）ゲート絶縁膜の表面に酸化物半導体薄膜が直接形成され、当該酸化物半導体薄膜の表面に、例えば図１０に記載のエッチストップ層や図９に記載の最終保護膜などの保護膜が形成された評価素子が挙げられる。
【０１２３】
上記評価素子は、上記（ａ）〜（ｄ）に記載のように、基板またはゲート絶縁膜の表面に直接、酸化物半導体薄膜が形成されていることが重要である。すなわち、酸化物半導体薄膜の直下に例えばゲート電極などの金属電極は存在しない。酸化物半導体薄膜の直下にゲート電極などが存在すると、ゲート電極の自由キャリアである電子が１０18ｃｍ-3以上と多いため、前記マイクロ波の反射率に対し、該ゲート電極の影響が優性になるからである。
【０１２４】
いずれの評価素子も必要に応じて電極など測定に必要な構成を採用してもよい。
【０１２５】
本発明の第１ステップに適した評価素子の構成の一例を、図５〜７に示す。これらの図に示すように、酸化物半導体薄膜の直下に金属電極は設置されていない。
【０１２６】
このうち、例えば図５は、ガラス基板などの基板２０ａ上にゲート絶縁膜４３および酸化物半導体薄膜２０ｂがこの順序で形成されたものである。なお、酸化物半導体薄膜のパターニングはしていない。
【０１２７】
図６は、基板２０ａ上にゲート絶縁膜４３および酸化物半導体薄膜２０ｂをこの順序で形成した後、酸化物半導体薄膜をパターニングしたものである。
【０１２８】
図７は、基板２０ａ上に酸化物半導体薄膜２０ｂを形成したものである。
【０１２９】
本発明の第２ステップに適した評価素子の構成の一例を、図８〜１１に示す。図に示すように、酸化物半導体薄膜の直下に金属電極は設置されていない。
【０１３０】
図８は、基板２０ａ上にゲート絶縁膜４３、パターニングされた酸化物半導体薄膜２０ｂ、およびパターニングされた保護膜であるエッチストップ層４５をこの順序で形成したものである。
【０１３１】
図９は、基板２０ａ上にゲート絶縁膜４３、パターニングされた酸化物半導体薄膜２０ｂ、パターニングされたエッチストップ層４５、最終保護膜４７をこの順序で形成したものである。
【０１３２】
図１０は、基板２０ａ上にゲート絶縁膜４３、酸化物半導体薄膜２０ｂ、およびエッチストップ層４５をこの順序で形成したものである。
【０１３３】
図１１は、基板２０ａ上に酸化物半導体薄膜２０ｂ、およびエッチストップ層４５をこの順序で形成したものである。
【０１３４】
更に上記のいずれかに記載の評価素子が基板上に複数配置された評価用基板を用いることも好ましい。
【０１３５】
図１２は、上記評価素子の配列構成の一例を示す評価用基板の概略図である。図１２に示すように、量産ラインで用いられるガラス基板などのマザーガラス５１に、ディスプレイ５０、および複数の評価素子４９が規則的に配列して設置されている。このような評価用基板を用いることにより、酸化物半導体薄膜の品質管理、具体的には基板面内分布、すなわち面内における電気抵抗率のばらつきや、基板間分布、すなわち基板間における電気抵抗率のばらつきを測定することができる。
【０１３６】
［評価装置］
以下、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明に適した評価装置は以下の構成に限定されず、適宜変更を加えることも可能である。
【０１３７】
図１３は、上記酸化物半導体薄膜を非接触式方法で測定する際に用いる装置の構成の一例を示す概略図である。図１３に示す評価装置は、基板２０ａに酸化物半導体薄膜２０ｂが形成された試料２０の測定部位に対して励起光を照射して酸化物半導体薄膜中に電子−正孔対を生成する励起光照射手段１、該試料２０の測定部位に対してマイクロ波を照射するマイクロ波照射手段３、励起光の照射により変化するマイクロ波の試料２０からの反射マイクロ波の強度を検出する反射マイクロ波強度検出手段７、前記反射マイクロ波強度検出手段の検出データに基いて試料２０の電気抵抗率を評価する手段を備えており、該構成により同一の装置で反射率の変化と電気抵抗率を測定・評価できる。なお、第２ステップでは、上記試料２０に代えて図８〜１１に示されるような酸化物半導体薄膜に保護膜が形成されている試料を用いる。
【０１３８】
励起光照射手段１は、試料２０に照射する励起光を出力する光源を有するものであり、励起光の照射により酸化物半導体薄膜中に電子−正孔対を生成させるものである。好ましくは酸化物半導体薄膜のバンドキャップ以上のエネルギーを出力する光源を有するものである。酸化物半導体薄膜のバンドキャップ以上のエネルギーを出力することで効率的にキャリアを発生させ、高感度で測定できるため好ましい。励起光照射手段１としては、例えば光源に紫外線レーザを用いればよい。具体的には波長３４９ｎｍ、パワー１μＪ／ｐｕ
ｌｓｅ、パルス幅１５ｎｓ程度、ビーム径１．５ｍｍ程度のパルス状の紫外光、例えばＹＬＦレーザ第三高調波等を励起光として出射するパルスレーザなどの半導体レーザ等である。
【０１３９】
また、励起光照射手段１は評価手段９から伝送（図中、破線）されてくるタイミング信号の入力をトリガとして励起光であるパルス光を出力する。なお、タイミング信号は、同時に信号処理装置８に対しても伝送される。また励起光照射手段１から出力される励起光は出力調整用パワーモニター１６ａと出力調整手段１６ｂによって出力を調整することができる。
【０１４０】
励起光照射手段１から出力された励起光は、ミラーなどの光路変更手段（以下、「ミラー」ということがある）１２で反射されると共に、図示しない集光レンズなどの集光手段（以下、「集光レンズ」ということがある）によって集光され、第１導波管６ａに設けられた微小開口６ｃを通過し、その第１導波管６ａの試料２０に近接する端部（開口部６ｄ）を通じて、試料２０の例えば、直径５〜１０μｍ程度の測定部位に対して照射される。このように、ミラー１２及び集光レンズが、励起光照射手段１から出力された励起光を集光して試料２０の測定部位へ導く。これにより、試料２０における測定部位である微小な励起光照射領域２１において、励起キャリアが発生する。
【０１４１】
マイクロ波照射手段３は、試料２０の測定部位に照射するマイクロ波を出力する手段である。このマイクロ波照射手段３は、例えば、周波数２６ＧＨｚのガンダイオード等のマイクロ波発振器が挙げられる。
【０１４２】
方向性結合器４は、マイクロ波照射手段３から出力されたマイクロ波を２分岐するものである。分岐後の一方の出力波（以下、第１マイクロ波Ｏｐ１という）はマジックＴ（５）側へ伝送され、他方の出力波（以下、第２マイクロ波Ｏｐ２という）は相位調整器４ａ、反射マイクロ波強度検出手段７のＬＯ入力端へ伝送される。この方向性結合器４は、例えば、１０ｄＢカプラ等が採用される。
【０１４３】
マジックＴ（５）は、第１マイクロ波Ｏｐ１を２分岐すると共に、２分岐された第１マイクロ波各々の試料２０に対する反射波各々の差信号Ｒｔ１（以下、「反射波差信号」ということがある）及び和信号を出力するものである。
【０１４４】
マジックＴ（５）により２分岐されたマイクロ波Ｏｐ１の一方（以下、「第１主マイクロ波Ｏｐ１１」ということがある）は、そのマジックＴ（５）に接続された第１導波管６ａにより、試料２０の励起部を含む測定部位に導かれてその先端の開口部６ｄから放射される。これにより、第１主マイクロ波Ｏｐ１１が試料２０の測定部位に照射される。さらに第１導波管６ａは、前記第１主マイクロ波Ｏｐ１１を放射するアンテナ（以下、「導波管アンテナ」ということがある）としての機能に加え、測定部位に照射された第１主マイクロ波Ｏｐ１１の反射波をその先端の開口部６ｄで捕捉し、マジックＴ（５）まで折り返し導く機能も果たす。
【０１４５】
一方、マジックＴ（５）により２分岐された第１マイクロ波Ｏｐ１の他方（以下、「第１副マイクロ波Ｏｐ１２」という）は、マジックＴ（５）に接続された第２導波管６ｂにより、試料２０ａの測定部位の近傍、但し、励起光による励起部を含まない部分に導かれてその先端の開口部６ｅから放射される。これにより、第１副マイクロ波Ｏｐ１２が、試料２０ａの測定部位の近傍に照射される。さらに第２導波管６ｂは、第１副マイクロ波Ｏｐ１２を放射する導波管アンテナとしての機能に加え、測定部位の近傍に照射された第１副マイクロ波Ｏｐ１２の反射波をその先端の開口部６ｅで捕捉し、マジックＴ（５）まで折り返し導く機能も果たす。ここで、第１導波管６ａがマイクロ波を導く経路長と、第２導波管６ｂがマイクロ波を導く経路長とは等しい。
【０１４６】
また第１導波管６ａ及び第２導波管６ｂによりマジックＴ（５）に導かれた２つの反射波、すなわち、２分岐後の第１マイクロ波Ｏｐ１１，Ｏｐ１２各々が試料２０に反射したものの差信号、すなわち反射波差信号Ｒｔ１が、そのマジックＴ（５）により出力され、反射マイクロ波強度検出手段７のＲＦ入力端に伝送される。
【０１４７】
反射マイクロ波強度検出手段７は、第２マイクロ波Ｏｐ２及び反射波差信号Ｒｔ１を混合することによって検波信号Ｓｇ１を出力する。この検波信号Ｓｇ１は、反射波差信号Ｒｔ１の強度、例えば試料２０に照射された第１マイクロ波Ｏｐ１の反射波の強度の一例を表す信号であり、信号処理装置８に取り込まれる。反射波差信号Ｒｔ１は、基板保持部によって所定位置に保持された試料２０に対する励起光の照射によってその強度が変化する。このように反射マイクロ波強度検出手段７は、反射波差信号Ｒｔ１の強度を検出するものであり、この反射マイクロ波強度検出手段７としてはミキサーや、マイクロ波を入力してその強度に応じた電気信号、すなわち電流や電圧を出力するマイクロ波検出器（以下、「検波器」ということがある）が設けられてもよい。
【０１４８】
反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度は、試料２０の測定部位に対する励起光の照射により変化する。具体的には、反射波差信号Ｒｔ１の強度は、励起光の照射によって一時的に強くなった後に減衰する。また測定部位に不純物や欠陥等が多いほど反射波差信号Ｒｔ１の強度のピーク値は小さくなり、その減衰時間、すなわちキャリア寿命も短くなる。
【０１４９】
ここで励起光の照射により変化する反射波差信号Ｒｔ１の強度について、そのピーク値が生じてから励起光照射停止後に見られる遅い減衰に対応するパラメータが、試料２０の電気抵抗率を評価する指標となる。
【０１５０】
信号処理装置８は、反射マイクロ波強度検出手段７により検出される反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出し、その検出結果を評価手段９に伝送する装置である。より具体的には信号処理装置８は、評価手段９からのタイミング信号の入力をトリガとして反射波差信号Ｒｔ１の変化を所定時間監視し、その間に得られる反射波差信号Ｒｔ１のレベルの最高値を反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐとして検出する。ここで信号処理装置８は、反射波差信号Ｒｔ１に対して遅延処理を施す遅延回路を備え、遅延処理後の信号に対して所定のサンプリング周波数で信号強度を順次検出し、その検出値の変化から反射波差信号Ｒｔ１の強度の変化のピーク値Ｓｐを検出する。
【０１５１】
評価手段９としては、ＣＰＵ、記憶部、入出力信号のインターフェース等を備えたコンピューターを用いることができ、ＣＰＵが所定のプログラムを実行することによって各種の処理を実行する。
【０１５２】
例えば、評価手段９は、励起光照射手段１及び信号処理装置８に対して励起光の出力タイミングを表すタイミング信号を出力すると共に、信号処理装置８によって検出される反射波差信号Ｒｔ１のピーク値Ｓｐを取り込んで当該評価手段９が備える記憶部に記録する。記録された反射波差信号Ｒｔ１（検出データ）は、試料２０の電気抵抗率の評価に用いられる。
【０１５３】
またステージコントローラ１０は、評価手段９からの指令に従ってＸ−Ｙステージ１１を制御することにより、試料２０における測定部位の位置決め制御を行う。
【０１５４】
Ｘ−Ｙステージ１１の上側には図示しない試料台が設けられている。試料台は、アルミニウム、ステンレス或いは鉄等の金属又はその他の導体からなる板状の導体部材である。その上側に図示しない基板保持部が設けられ、さらにその基板保持部の上に試料２０が載置される。これにより試料台は、試料２０に対して前記第１マイクロ波Ｏｐ１１、Ｏｐ１２が照射される側と反対側、すなわち、試料２０の下側に配置される。
【０１５５】
基板保持部は、試料台に対してその上側に固定された固形の誘電体である。基板保持部は基板と試料台との間に挿入される固形の誘電体であり、その材質は、例えばガラスやセラミック等の比較的屈折率の大きな誘電体である。これにより基板保持部を媒質とするマイクロ波の波長が短くなり、基板保持部としてより厚みの薄い軽量なものを採用できる。
【０１５６】
以上、本発明の電気抵抗率を評価するための構成によれば、励起光照射手段１から照射された励起光によって酸化物半導体薄膜中に光励起キャリアが生成されると共に、マイクロ波照射手段３から照射されたマイクロ波の電界で光励起キャリアが運動し、その運動状態は、半導体中の不純物、欠陥等の存在によって影響を受ける。このため、反射マイクロ波強度検出手段７で、試料からの反射マイクロ波の強度を検出し、評価手段９で既に説明したように過剰キャリア濃度の変化を解析することで、酸化物半導体薄膜のキャリア濃度を判定し、電子状態の変化から間接的に電気抵抗率を評価することができる。この際、評価手段９が、Ｘ−Ｙテーブル１１などから成るステージの位置を制御することで、所定の範囲の電気抵抗率を判定するマッピング測定も可能である。
【０１５７】
更に本発明の上記評価装置に、電気抵抗測定手段を備えることで、上記電気抵抗率の評価だけでなく、酸化物半導体薄膜の電気的特性をインラインで短時間に評価する装置を提供することができる。上記電気抵抗率の評価では、いわゆる遅い減衰に基いて電気抵抗率を評価するものであるが、本発明者らの研究の結果、遅い減衰は酸化物半導体薄膜の膜中欠陥によっても影響を受けることがわかっており、膜中欠陥の多少によって、上記μ−ＰＣＤ法に基いて測定・評価する電気抵抗率も変化する。また酸化物半導体薄膜の電気抵抗率は同一面内であっても汚染や不純物などに起因して異なる場合があり、測定箇所によって値にバラツキがある。したがって酸化物半導体薄膜のより適切な品質管理を行うためには、上記μ−ＰＣＤ法による測定箇所と電気抵抗率測定手段による箇所が略同一であることが重要となる。
【０１５８】
そこで、上記評価装置に電気抵抗測定手段を備ければ、Ｘ−Ｙステージを適宜動かすだけで、簡便、かつ正確に略同一箇所を測定することが可能となる。そのため、電気抵抗測定手段を設けた上記評価装置を液晶表示装置などの製造ラインに用いれば、生産性が大きく向上すると共に、酸化物半導体薄膜のより適切な品質管理を行うことができる。
【０１５９】
図１４に基いて電気抵抗測定手段を設けた装置構成について説明する。図１４は、上記説明したμ−ＰＣＤ法に基いて反射率の変化と電気抵抗率を測定・評価する図１３の装置に、電気抵抗測定手段３０を備えた装置である。電気抵抗測定手段３０は、必ずしも設置されなくても良い。具体的な設置箇所は限定されないが、上記したようにＸ−Ｙステージ１１を動かすことによって、酸化物半導体薄膜のマイクロ波光導電測定箇所と略同一箇所において電気抵抗測定手段３０によって電気抵抗率を測定できるように設置することが望ましい。電気抵抗測定手段３０は、好ましくは電気抵抗率測定ヘッド３１と、電気抵抗率測定ヘッド３１の昇降手段３２を有する。電気抵抗測定手段３０によって試料２０の電気抵抗率を測定できる。
【０１６０】
電気抵抗率測定ヘッド３１は、接触式方法で電気抵抗率を測定する手段である。電気抵抗率測定ヘッド３１は上記した抵抗測定手段に対応した抵抗測定端子が設けられており、抵抗測定端子としては２重リング電極などの測定用プローブや、直線上に針状の４本の電極を配したヘッドなどが例示される。酸化物半導体薄膜の電気抵抗率は、ＪＩＳ  Ｋ６９１１に準拠した二重リング電極を用いた抵抗測定や、ＪＩＳ  Ｋ７１９４に準拠した四探針法による抵抗測定を行うことができる。
【０１６１】
また電気抵抗率測定ヘッド３１の昇降手段３２は、試料２０の電気抵抗率を測定する際に所望の位置まで電気抵抗率測定ヘッドを降下させる昇降機構である。電気抵抗率を測定する手段としては各種公知の電気抵抗率測定装置を用いることができる。例えば三菱化学アナリテック社製のハイレスタなどの電気抵抗測定装置を用いた場合は、電気抵抗率測定ヘッド３１に相当するプローブが試料２０の表面と接触するように昇降手段３２で降下させて電気抵抗率を測定した後、プローブと試料２０とが非接触状態となるように上昇させればよい。測定した電気抵抗率は測定値送信ライン３３を通して例えば評価手段９と同様の構成を有する図示しない評価手段に送られて評価することができる。その他にも、ＪＡＮＤＥＬ製プローブヘッドなどの電気抵抗測定装置が同様に評価可能である。
【０１６２】
［薄膜トランジスタの製造方法］
更に上記評価方法をＴＦＴの製造方法に適用することで、膜中欠陥、および界面欠陥の低減された酸化物半導体薄膜を有するＴＦＴを製造することができる。
【０１６３】
ＴＦＴは、基板上に、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜の表面に形成される保護膜、およびソース電極・ドレイン電極を有する。そしてＴＦＴの酸化物半導体薄膜は上記第１ステップの評価に基いて決定した条件で成膜すると共に、保護膜は上記第２ステップの評価に基いて決定した条件で成膜すればよい。
【０１６４】
上記したように酸化物半導体薄膜の電子状態は接触式方法と非接触式方法のいずれによっても測定でき、膜中欠陥に起因する不良や界面欠陥に起因する不良を評価できる。よって上記ＴＦＴの製造方法によれば、接触式方法と非接触式方法を任意に組み合わせて、上記のように膜中欠陥、および界面欠陥を低減可能な製造条件を適宜決定できる。
【実施例】
【０１６５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【０１６６】
（実施例１−１）
実施例１では、μ−ＰＣＤ法に基いて算出される酸化物半導体薄膜（ここではＩｎＧａＺｎＯ、ＩＧＺＯ）のライフタイム値と、ストレス耐性（ΔＶｔｈ）との相関関係を評価するため、以下の実験を行った。本実施例、および後記実施例では、マイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度の減衰曲線を対数変換した傾きの逆数を、ライフタイム値として算出した。
【０１６７】
（１）ライフタイム値測定用試料の作製
まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ  ＸＧ）の上に、下記条件で酸化物半導体薄膜としてＩＧＺＯをスパッタリング法で成膜した。
スパッタリング装置：アルバック社製「ＣＳ−２００」
スパッタリングターゲットの組成：ＩｎＧａＺｎＯ4［Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子比）］
基板温度：室温
酸化物半導体薄膜の膜厚：４０ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％（体積比）
ガス圧：１ｍＴｏｒｒ
【０１６８】
次に、酸化物半導体薄膜のΔＶｔｈを変化させるため、プレアニール処理の条件を変えて種々の試料を作製した。具体的には、プレアニール処理条件として、プレアニール時間以外の条件は一定とし、大気中、３５０℃で大気圧でのプレアニール時間を表１に示すように０分〜１２０分間の間で変化させ、種々の試料を得た。
【０１６９】
このようにして得られた各試料について、図１３に示すような構成を有する装置を用いて、μ−ＰＣＤ法におけるライフタイム測定を行った。具体的には、以下の条件でμ−ＰＣＤ法を実施し、反射率の変化を測定した。
レーザ波長：３４９ｎｍ、紫外光
パルス幅：１５ｎｓ
パルスエネルギー：１μＪ／ｐｕｌｓｅ
ビーム径：１．５ｍｍφ
１測定におけるパルス数=６４ショット
装置：ＬＴＡ−１８２０ＳＰ（コベルコ科研社製）
【０１７０】
図１６Ａに、上記μ−ＰＣＤ法に基いて測定した結果を示す。図１６Ａ中、縦軸「Ｓｉｇｎａｌ［ｍＶ］」はμ−ＰＣＤ法の反射強度である。
【０１７１】
更に、図１６Ａから得られた、マイクロ波の酸化物半導体薄膜からの反射波の最大値であるピーク値と、ライフタイム値の解析結果を表１に示す。
【０１７２】
【表１】
0005993496.tif 000004
【０１７３】
これらの結果より、プレアニール時間が０〜６０分と長くなるにつれて酸化物半導薄膜膜中の欠陥が減少し、キャリアのトラップが減るため、ライフタイム値が短くなることが分かる。但し、プレアニール時間が１２０分と長くなり過ぎると、膜中のＺｎが抜け出るため、欠陥が増加し、ライフタイム値が長くなる。
【０１７４】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、図４に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
【０１７５】
まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ２０００）上に、ゲート電極としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜ＳｉＯ2を膜厚２００ｎｍ、順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した。スパッタリング条件は基板温度：室温、ガス圧：２ｍＴｏｒｒとした。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスをＮ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ)、成膜パワー：３００Ｗ、成膜温度：３２０℃とした。
【０１７６】
次に、酸化物半導体薄膜としてＩＧＺＯを上記（１）で作製した試料と同じ条件でスパッタリング法によって成膜した。
【０１７７】
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
【０１７８】
このようにして酸化物半導体薄膜をパターニングした後、上記（１）で作製した試料と同じ条件でプレアニール処理を行った。
【０１７９】
次に、純Ｍｏを使用し、ＤＣスパッタリング法により膜厚１００ｎｍとなるように成膜した後、パターニングを行い、ソース・ドレイン電極を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
【０１８０】
このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための保護膜を形成した。保護膜として、膜厚２００ｎｍのＳｉＯ2と膜厚２００ｎｍのＳｉＮの積層膜を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成には、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
【０１８１】
次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを得た。
【０１８２】
このようにして得られた各ＴＦＴについて、以下のようにして、ストレス印加前後における（Ｉ）トランジスタ特性としてＩ−Ｖ特性、および（ＩＩ）しきい値電圧Ｖｔｈの変化ΔＶｔｈを調べた。
【０１８３】
（Ｉ）トランジスタ特性の測定：Ｉ−Ｖ特性
トランジスタ特性の測定はＮａｔｉｏｎａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧  ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧  ：−３０〜３０Ｖ（測定間隔：１Ｖ）
【０１８４】
（ＩＩ）ストレス耐性としてΔＶｔｈを評価した。本実施例では、実際のパネル駆動時のストレス環境を模擬して、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
光源：白色光源
照度としてＴＦＴに照射される光の強度：２５，０００ＮＩＴ
光照射装置：Ｙａｎｇ電子製ＹＳＭ−１４１０
ストレス印加時間：２時間
【０１８５】
ここで、しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態、すなわちドレイン電流の低い状態からオン状態、すなわちドレイン電流の高い状態に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値Ｖｔｈ電圧と定義し、ストレス印加前後のしきい値電圧の変化量ΔＶｔｈを測定した。ΔＶｔｈが小さいほど、ストレス耐性に優れている。
【０１８６】
図１６Ｂに、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とライフタイム値（図中、△）との関係を示す。
【０１８７】
図１６Ｂより、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基く評価方法を用いれば、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
【０１８８】
（実施例１−２）
本実施例では、本発明の評価方法により、ゲート絶縁膜の形成後、その上に酸化物半導体薄膜を成膜する工程におけるストレス耐性を評価可能かどうか調べるため、以下の実験を行った。具体的には、酸化物半導体薄膜のΔＶｔｈを変化させるため、表２に示すようにゲート絶縁膜中の水素濃度および酸化物半導体薄膜成膜時のガス圧を種々変えることにより、各種試料を作製した。
【０１８９】
（１）ライフタイム値測定用試料の作製
まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ２０００）の上に、ゲート絶縁膜として、膜中水素量の異なる（ｉ）ＳｉＯ2積層膜の二層構造および（ｉｉ）ＳｉＯ2／ＳｉＮ積層膜の三層構造をそれぞれ、プラズマＣＶＤ法にて成膜した。各ゲート絶縁膜の詳細な成膜条件は以下のとおりである。
【０１９０】
（ｉ）膜中水素量１．２原子％のＳｉＯ2積層膜
第１層：ゲート絶縁膜側、ＳｉＯ2層
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝６ｓｃｃｍ、Ｎ2＝５４ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：１５０ｎｍ
第２層：半導体側、ＳｉＯ2層
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝２．２ｓｃｃｍ、Ｎ2＝１９．８ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：３００Ｗ
成膜温度：３２０℃
膜厚：１００ｎｍ
【０１９１】
（ｉｉ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜
第１層：ゲート絶縁膜側、ＳｉＮ層
キャリアガス：ＮＨ3＝１００ｓｃｃｍ、ＳｉＨ4＝３０．４ｓｃｃｍ、Ｎ2＝３２１．６ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：３５０ｎｍ
第２層：中間、ＳｉＮ層
キャリアガス：ＮＨ3＝１００ｓｃｃｍ、ＳｉＨ4＝２２ｓｃｃｍ、Ｎ2＝６７７ｓｃｃｍ
ガス圧：１６０Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：５０ｎｍ
第３層：半導体側、ＳｉＯ2層
キャリアガス：Ｎ2Ｏ＝３７５ｓｃｃｍ、ＳｉＨ4＝８．４ｓｃｃｍ、Ｎ2＝７５．６ｓｃｃｍ
ガス圧：２００Ｐａ
成膜パワー：１００Ｗ
成膜温度：３２０℃
膜厚：５０ｎｍ
【０１９２】
次に、酸化物半導体薄膜としてＩＧＺＯをスパッタリング法にて成膜した。具体的には、ＩＧＺＯ成膜時のガス圧を、表２に記載のように変化させたこと以外は上記実施例１−１の上記（１）と同様にして酸化物半導体薄膜を成膜した。
【０１９３】
その後、大気中、３５０℃で６０分間のプレアニール処理を行い、以下の試料１〜３を得た。
試料１：（ｉ）膜中水素量１．２原子％のＳｉＯ2積層膜の二層構造
（ＩＧＺＯ成膜時のガス圧１ｍＴｏｒｒ）
試料２：（ｉｉ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜の三層構造
（ＩＧＺＯ成膜時のガス圧１ｍＴｏｒｒ）
試料３：（ｉｉ）膜中水素量４．３原子％のＳｉＯ2／ＳｉＮ積層膜の三層構造
（ＩＧＺＯ成膜時のガス圧５ｍＴｏｒｒ）
【０１９４】
次に、上記の各試料１〜３について、上記実施例１と同様にしてμ−ＰＣＤ法を行った。その結果を図１８に示す。
【０１９５】
（２）ストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料１〜３のストレス耐性を測定するため、前述した図４に示すＴＦＴを作製した。具体的には、上記試料１〜３のそれぞれに対応するＴＦＴを作製するため、上記試料１〜３に対応するゲート絶縁条件およびＩＧＺＯ成膜時のガス圧条件を行ったこと以外は上記記実施例１−１の（２）の試料と同様にして各ＴＦＴを作製し、しきい値電圧のシフト量ΔＶｔｈを測定した。表２に、各試料のライフタイム値とΔＶｔｈの結果を示す。
【０１９６】
【表２】
0005993496.tif 000005
【０１９７】
これらの結果より、前述した実施例１−１と同様、ライフタイム値とΔＶｔｈは、同様の挙動を示すことが分かる。
【０１９８】
詳細には、まず図１８より、ゲート絶縁膜中の水素量と、ライフタイム値は良好な相関関係を有しており、試料１に比べて水素量が多い試料２および試料３では、試料１に比べてライフタイム値も長くなることが分かる。また表２より、ゲート絶縁膜中の水素量が多くなると、ΔＶｔｈは大きくなり、ストレス耐性が劣化することが分かる。よって、ゲート絶縁膜中の水素量に起因するストレス耐性の低下も、良好に評価できることが実証され
た。
【０１９９】
なお、試料２と試料３を対比すると、これらはゲート絶縁膜中の水素量は同じであるが、ＩＧＺＯ成膜時のガス圧を変えた例である。試料２に比べてガス圧が大きい試料３のライフタイム値およびΔＶｔｈは、いずれも、試料２に比べて低下した。これは、ＩＧＺＯ成膜時のガス圧が大きくなると膜密度が低下し、欠陥も多くなり、ライフタイム値が長くなり、ストレス耐性が低下するためである。よって、本発明の評価方法を用いれば、ＩＧＺＯ成膜時のガス圧に起因するストレス耐性の低下も、精度良く評価できることが実証された。
【０２００】
（実施例１−３）
本実施例では、前述した図６、８、９に示す評価素子１〜３を用いることにより、各工程:
ゲート絶縁膜の形成後、その上に酸化物半導体薄膜を成膜する工程（図６）
更に、その上にエッチストップ層を成膜する工程（図８）
更にその上に最終保護膜を成膜する工程（図９）
におけるストレス耐性を評価可能かどうか調べるため、以下の実験を行った。本実施例１−３の評価素子１では、酸化物半導体薄膜をパターニングしている点で、酸化物半導体薄膜をパターニングしない前述した実施例１−２と相違している。
【０２０１】
（１）ライフタイム値測定用素子の作製
まず、ガラス基板上に、ゲート電極を形成せずに下記評価素子１〜３を作製した。
評価素子１：図６の評価素子
評価素子２：図８の評価素子
評価素子３：図９の評価素子
【０２０２】
各評価素子１〜３の製造条件は以下のとおりである。
【０２０３】
（１−１）評価素子１の製造
まず、実施例１−２と同じガラス基板上に、ゲート電極として膜厚１００ｎｍのＭｏ薄膜、およびゲート絶縁膜として膜厚２００ｎｍのＳｉＯ2を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した。スパッタリング条件は基板温度：室温、ガス圧：２ｍＴｏｒｒとした。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスとしてＮ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ、圧力：２００Ｐａ、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
【０２０４】
次に、実施例１−１と同じ条件で酸化物半導体薄膜をスパッタリング法によって成膜した。
【０２０５】
酸化物半導体薄膜を成膜した後、実施例１−１と同様にしてフォトリソグラフィおよびウェットエッチングによりパターニングを行った。本実施例では、図６に示す酸化物半導体薄膜のサイズ対応するパターニング後の酸化物半導体薄膜のサイズを１５ｍｍ角とした。
【０２０６】
酸化物半導体薄膜をパターニングした後、プレアニール時間を６０分とした以外は実施例１−１と同様にしてプレアニール処理を行った。
【０２０７】
（１−２）評価素子２の製造
上記のようにして得られた評価素子１に、エッチストップ層（ＥＳＬ：Ｅｔｃｈ  Ｓｔｏｐ  Ｌａｙｅｒ）と呼ばれる保護膜を形成して評価素子２を製造した。保護膜の形成条件は以下のとおりである。
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：２３０℃
膜厚：１００ｎｍ
【０２０８】
（１−３）評価素子３の製造
上記のようにして得られた評価素子２に、最終保護膜（ＰＶ：Ｐａｓｓｉｖａｔｉｏｎ  Ｆｉｌｍ）と呼ばれる保護膜を形成した。最終保護膜は基板側から順に、第１層ＳｉＯ2と第２層ＳｉＮの積層膜で構成されている。最終保護膜の形成条件は以下のとおりである。
【０２０９】
（第１層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4／Ｎ2＝４／３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１００ｎｍ
【０２１０】
（第２層）
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝１２．５ｓｃｃｍ、Ｎ2＝２９７．５ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃
膜厚：１５０ｎｍ
【０２１１】
次に、このようにして得られた上記の評価素子１〜３を用い、実施例１−１と同様にしてμ−ＰＣＤ法で測定した。その結果を図１９に示す。
【０２１２】
更に、図１９から得られたマイクロ波の酸化物半導体薄膜からの反射波の最大値であるピーク値と、ライフライム値の解析結果を表３に示す。
【０２１３】
【表３】
0005993496.tif 000006
【０２１４】
表３より、評価素子１に比べて、評価素子２と評価素子３のライフタイム値は短くなっていることが分かる。これは、評価素子２および評価素子３では、酸化物半導体薄膜の表面に形成された絶縁膜であるエッチストップ層により、酸化物半導体薄膜の表面に生成されている欠陥が修復されたことに起因すると考えられる。
【０２１５】
このように、上記評価素子２および３のようにエッチストップ層や最終保護膜などの保護膜が形成された場合であても、保護膜の形成による、酸化物半導体薄膜からのマイクロ波反射の波形の変化を観測することができた。よって、本発明の評価方法を用いれば、保護膜を有しない評価素子１のみならず、保護膜を有する評価素子２および３においても、本発明の評価法を具現化するための評価素子として利用できることが実証された。
【０２１６】
（実施例１−４）
本実施例では、前述した実施例１−３の評価素子３において、パターニングサイズの異なる下記評価素子を用いて、同様の実験を行った。
【０２１７】
（１）ライフタイム値測定用素子の作製
評価素子１：パターニングサイズ１５ｍｍ角：実施例１−３の評価素子３と同じ
評価素子２：パターニングなし
評価素子３：パターニングサイズ５ｍｍ角
【０２１８】
上記評価素子２は、上記実施例１−３の評価素子３において、パターニングを行わなかったこと以外は同様にして製造したものである。
【０２１９】
上記評価素子３は、上記実施例１−３の評価素子１において、パターニングサイズを５ｍｍ角としたこと以外は同様にして製造したものである。なお、パターニングサイズは、パターンサイズの異なるマスクを用いることにより調整した。
【０２２０】
次に、上記の評価素子１〜３を用い、実施例１−１と同様にしてμ−ＰＣＤ法に基いて測定した。その結果を図２０に示す。
【０２２１】
更に、図２０から得られたピーク値と、ライフライム値の解析結果を表４に示す。
【０２２２】
【表４】
0005993496.tif 000007
【０２２３】
表４より、各評価素子１〜３におけるピーク値およびライフタイム値は、ほぼ同程度であることが分かった。すなわち、本発明の評価方法を用いれば、パターニングの有無やパターニングサイズの大小にかかわらず、ストレス耐性を評価できることが実証された。
【０２２４】
特に評価素子３のようにパターニングサイズが５ｍｍ角と、マイクロ波導波管サイズが１０ｍｍ角よりも小さいものを用いた場合であっても本発明の評価方法を適用できることは非常に有用である。このことは、図１２に示すような、複数の評価素子が規則的に配列された酸化物半導体薄膜のガラス基板面内分布、ガラス基板間分布などの品質管理を精度良く行うことができることを裏付けるものである。
【０２２５】
（実施例１−５）
実施例１−５では、酸化物半導体薄膜のライフタイム値と、ストレス耐性ΔＶｔｈのプレアニール温度依存性について、相関関係を評価するため、以下の実験を行った。
【０２２６】
（１）ライフタイム値測定用試料の作製
酸素添加量をＯ2／（Ａｒ＋Ｏ2）＝４％、８％（体積比）にした以外は、実施例１−１の（１）の試料と同様にしてガラス基板上に酸化物半導体薄膜を成膜した。
【０２２７】
次に、酸化物半導体薄膜のΔＶｔｈを変化させるため、プレアニール処理の条件を変えて種々の試料を作製した。具体的には、プレアニール処理条件として、プレアニール温度以外の条件は大気中１時間で一定とし、プレアニール温度を２５０℃、３００℃、３５０℃で変化させ、種々の試料を得た。
【０２２８】
このようにして得られた各試料について、実施例１−１と同様にしてμ−ＰＣＤ法におけるライフタイム測定を行った。
【０２２９】
図２１Ａ、Ｂに、上記μ−ＰＣＤ法に基いて測定した結果を示す。図２１Ａは酸素添加量４％、図２１Ｂは酸素添加量８％の測定結果である。上記図に示すように、プレアニール温度が高くなるにつれて酸化物半導薄膜膜中の欠陥が減少し、キャリアのトラップが減るため、ライフタイム値が小さくなることが分かる。
【０２３０】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、下記条件以外は実施例１−１の（２）の試料と同様にして前述した図４に示すＴＦＴを作製し、得られた各ＴＦＴについて、実施例１−１と同様にして、（Ｉ）Ｉ−Ｖ特性、および（ＩＩ）ΔＶｔｈを調べた。ＴＦＴ特性およびストレス耐性を評価した。
【０２３１】
まず、直径１００ｍｍ×厚さ０．７ｍｍのガラス基板（コーニング社製ＥＡＧＬＥ２０００）上に、ゲート電極として膜厚１００ｎｍのＭｏ薄膜を、および膜厚２００ｎｍのゲート絶縁膜ＳｉＯ2を順次成膜した。ゲート電極は純Ｍｏのスパッタリングターゲットを使用してＤＣスパッタ法により形成した。スパッタリング条件は基板温度：室温、ガス圧：２ｍＴｏｒｒである。また、ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスとしてＮ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
【０２３２】
次に、酸化物半導体薄膜をスパッタリング法によって成膜した。酸化物薄膜としては、ＩＧＺＯ［Ｉｎ：Ｇａ：Ｚｎ（組成比、原子比）＝１：１：１］を用いた。スパッタリングに使用した装置は（株）アルバック製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝４％、８％（体積比）
膜厚：４０ｎｍ
【０２３３】
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
【０２３４】
このようにして酸化物半導体薄膜をパターニングした後、膜質を向上させるため、上記（１）と同様の温度条件でプレアニール処理を行った。プレアニールは、大気中にて、６０分間行った。
【０２３５】
次に、エッチストップ層として、膜厚１００ｎｍのＳｉＯ2膜をプラズマＣＶＤ法により成膜した後、フォトリソグラフィ、ドライエッチングによりパターニングした。
【０２３６】
次に、純Ｍｏを使用し、ＤＣスパッタリング法により膜厚が１００ｎｍとなるように成膜した後、パターニングを行い、ソース・ドレイン電極を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
【０２３７】
このようにしてソース・ドレイン電極を形成した後、酸化物半導体薄膜を保護するための保護膜を形成した。保護膜として、膜厚２００ｎｍのＳｉＯ2と膜厚２００ｎｍのＳｉＮの積層膜を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行った。本実施例では、ＳｉＯ2、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成には、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
【０２３８】
次に、フォトリソグラフィ、およびドライエッチングにより、保護膜にトランジスタ特性評価用プロービングのためのコンタクトホールを形成し、ＴＦＴを得た。
【０２３９】
このようにして得られた各ＴＦＴについて、実施例１−１と同様にして、ストレス印加前後における（Ｉ）トランジスタ特性、および（ＩＩ）しきい値電圧Ｖｔｈの変化ΔＶｔｈを調べた。
【０２４０】
図２２Ａ、Ｂに、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とライフタイム値（図中、△）との関係を示す。図２２Ａは酸素添加量４％、図２２Ｂは酸素添加量８％のものである。
【０２４１】
上記図より、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基く評価方法を用いれば、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
【０２４２】
（実施例１−６）
実施例１−６では、酸化物半導体薄膜の表面に保護膜を有している酸化物半導体膜について、ライフタイム値と、ストレス耐性ΔＶｔｈの相関関係を評価するため、以下の実験を行った。
【０２４３】
（１）ライフタイム値測定用試料の作製
実施例１−１の（１）の試料と同様にしてガラス基板上に酸化物半導体薄膜を成膜した。
【０２４４】
次に大気中で３５０℃１時間のプレアニール処理を行った。
【０２４５】
さらに酸化物半導体膜上に保護膜として、ＳｉＯ2を形成した。上記ＳｉＯ2の形成は、サムコ社製「ＰＤ−２２０ＮＬ」を用いてプラズマＣＶＤ法により行った。成膜条件は以下のとおりで、成膜温度を変えて成膜し、３通りの試料を得た。
キャリアガス：Ｎ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ
ガス圧：１３３Ｐａ
成膜パワー：１００Ｗ
成膜温度：１５０℃、２００℃、２３０℃
膜厚：１００ｎｍ
【０２４６】
このようにして得られた各試料について、実施例１−１と同様の方法により、μ−ＰＣＤ法におけるライフタイム測定を行った。
【０２４７】
図２３に、上記μ−ＰＣＤ法に基いて測定した結果を示す。ＳｉＯ2の成膜温度が高くなるにつれて、ライフタイム値が小さくなっている。
【０２４８】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、保護膜の成膜温度を上記（１）と同様にすると共に、実施例１−１の（２）の試料と同様の方法で前述した図４に示すＴＦＴを作製し、ＴＦＴ特性およびストレス耐性を評価した。
【０２４９】
図２４に、成膜温度とΔＶｔｈ（図中、●）、および成膜温度とライフタイム値（図中、△）との関係を示す。
【０２５０】
上記図より、これらは同様のプロファイルを示しており、ΔＶｔｈとライフタイム値の挙動は一致していることが分かる。すなわち、本発明によるライフタイム値に基く評価方法を用いれば、保護膜つきの試料においても、ＴＦＴのストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
【０２５１】
（実施例１−７）
実施例１−７では、下記試料を作製し、ライフタイム値と、ピーク値と、ストレス耐性ΔＶｔｈの相関関係を評価するため、以下の実験を行った。
【０２５２】
（１）ライフタイム値測定用試料の作製
前述した実施例１−６の試料に、ＳｉＯ2の成膜温度２５０℃を追加し、以下の４通りの試料を得た。ＳｉＯ2成膜温度以外の条件は実施例１−３と同じである。
成膜温度：１５０℃、２００℃、２３０℃、２５０℃
【０２５３】
上記ＳｉＯ2形成後の試料およびＳｉＯ2形成前の試料について、実施例１−１と同様の方法により、μ−ＰＣＤ法におけるライフタイム測定を行った結果を図２５に示す。図中、縦軸はＳｉＯ2有無でのピーク比およびライフタイムの比である。
【０２５４】
上記図より、ＳｉＯ2の成膜温度が高くなるにつれて、ライフタイム比が小さくなっている。一方、ピーク比に関しては２３０℃で極大となり、２５０℃では小さくなっている。
【０２５５】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
上記（１）で作製した試料のＴＦＴ特性を確認するため、実施例１−１の（２）の試料と同様の方法で前述した図４に示すＴＦＴを作製し、実施例１−１と同様の方法によりＴＦＴ特性およびストレス耐性を評価した。
【０２５６】
表５に、ＳｉＯ2の成膜温度、ピーク比、ライフタイム比、トランジスタ動作、ΔＶｔｈの結果を示す。
【０２５７】
【表５】
0005993496.tif 000008
【０２５８】
上記表に示すように成膜温度が２５０℃では、酸化物半導体のキャリアが多くなりすぎ、抵抗が低くなるためトランジスタが動作しない。よってΔＶｔｈは評価できなかった（表中、「−」と表記）。
【０２５９】
評価基準：表５中、「判定」はピーク比が１．００以上かつライフタイム比が０．９０以下のものをＰ（Ｐａｓｓ）としている。判定がＰとなっているものは、トランジスタ動作が合格基準であり、かつΔＶｔｈが１．００Ｖ以下となっている。それ以外は不合格（Ｆ：Ｆａｉｌｕｒｅ）とした。
【０２６０】
すなわち、本発明によるピーク値およびライフタイム値に基く評価方法を用いれば、ＴＦＴの動作およびストレス耐性を、間接的に精度良く評価できることが可能であることが実証された。
【０２６１】
（実施例１−８）
実施例１−８では、前述した実施例１−１の（１）の試料と同じ試料を用いて、下記評価１〜３の方法により算出したライフタイム値と、しきい値シフトとの相関を調べた。
【０２６２】
評価１．実施例１−１と同様にマイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度を対数変換した傾き
評価２．マイクロ波反射強度を下記（３）式で表し、パラメータフィッティングした時のライフタイム値τ2
【０２６３】
【数３】
0005993496.tif 000009
【０２６４】
上記式（３）中、ｔは測定時間（秒）、ｎ1およびｎ2は定数、τ1は短い時定数をもつキャリアのライフタイム、τ2は長い時定数をもつキャリアのライフタイムを意味する。
【０２６５】
評価３．マイクロ波反射強度を下記（４）式で表し、パラメータフィッティングした時のライフタイム値τ2
【０２６６】
【数４】
0005993496.tif 000010
【０２６７】
上記式（４）中、ｔは測定時間（秒）、ｎ1およびｎ2は定数、τ1は短い時定数をもつキャリアのライフタイム、を、τ2は長い時定数をもつキャリアのライフタイム、βはリラクゼーションファクターを意味する。
【０２６８】
ここで、上記「パラメータフィッティングした時」とは、前述した（３）式ではｎ1、ｎ2、τ1、τ2について、また前述した式（４）ではｎ1、ｎ2、τ1、τ2、βについて、これまでの経験に基いて適当な値を入力し、上記（３）式全体の相関係数、または上記（４）式全体の相関係数が最も小さくなるように計算を繰り返すことでフィッティングを行った時を意味する。後記する実施例１−９も同様である。
【０２６９】
図２６Ａ、Ｂに、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間とτ2（図中、△）との関係を示す。図２６Ａは評価２によって得られたτ2、図２６Ｂは評価３によって得られたτ2を示している。
【０２７０】
実施例１−１と同様に、ΔＶｔｈとτ2は同様のプロファイルを示しており、ΔＶｔｈとτ2の挙動は一致していることが分かる。すなわち、評価１〜評価３のいずれの方法を用いても、ＴＦＴのストレス耐性を評価できることが可能であることが実証された。
【０２７１】
（実施例１−９）
実施例１−９では、前述した実施例１と同じ試料を用いて、下記評価１〜３の方法により算出したライフタイム値と、しきい値シフトとの相関を調べた。
【０２７２】
評価１．実施例１−１と同様にマイクロ波反射強度が最大値の１／ｅから最大値の１／ｅ2になるまでの反射波強度を対数変換した傾き
評価２．マイクロ波反射率を下記（５）式で表し、パラメータフィッティングした時のライフタイム値：パラメータＢ
【０２７３】
【数５】
0005993496.tif 000011
【０２７４】
評価３．マイクロ波反射率を下記（６）式で表し、パラメータフィッティングした時のライフタイム値：パラメータＣ
【０２７５】
【数６】
0005993496.tif 000012
【０２７６】
図２７Ａに、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間と評価２によって得られたパラメータＢ（図中、■）との関係を示す。また、図２７Ｂに、プレアニール時間とΔＶｔｈ（図中、●）、およびプレアニール時間と評価３によって得られたパラメータＣ（図中、◆）との関係を示す。なお、本実施例では、上記の式（５）および式（６）における測定時間を、深い準位の再結合や装置のノイズがマイクロ波減衰波形に影響を与え難い１μｓ〜２μｓとした。
【０２７７】
これらの図より、実施例１−１と同様に、ΔＶｔｈと、パラメータＢ、パラメータＣとは同様のプロファイルを示しており、ΔＶｔｈと、パラメータＢ、パラメータＣの挙動は一致していることが分かる。すなわち、評価１、評価２のいずれの方法を用いても、ＴＦＴのストレス耐性を評価できることが可能であることが実証された。また、上記の実験結果より、本発明によれば、前述した実施例に記載のライフタイム値のみならず、上記式（５）の指数関数式より算出されるライフタイム値であるパラメータＢ、および上記式（６）のべき乗の肩で表されるパラメータＣも、酸化物半導体薄膜のストレス耐性を評価するパラメータとして有用であることも分かった。
【０２７８】
（実施例１−１０）
上記各実施例で示したように酸化物半導体薄膜の膜中欠陥に起因する不良を第１ステップで評価できる。そして該評価結果に基けば複数の酸化物半導体薄膜から膜中欠陥が低減された良好な品質を有する酸化物半導体薄膜を選択できる。本実施例では酸化物半導体薄膜の膜質が各種製造工程に影響されることを確認する。また製造工程後も良好な酸化物半導体薄膜の品質を維持するため、第１ステップの評価に基いて決定した酸化物半導体薄膜のパラメータＰＸ１を参照値として、ΔＰ（ＰＸ１−ＰＸｎ）を求め、最適な製造条件を検討した。具体的には、パラメータＰを変化させるため、酸化物半導体薄膜成膜時の酸素添加量を種々変えて作製した各種試料を用いて実験した。
【０２７９】
（１）ライフタイム値測定用試料の作製 
まず、実施例１−１の（１）の試料と同じガラス基板の上に、ゲート絶縁膜に対応する膜厚２００ｎｍのＳｉＯ2を成膜した。ゲート絶縁膜はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスとしてＮ2Ｏ＝１００ｓｃｃｍ、ＳｉＨ4＝４ｓｃｃｍ、Ｎ2＝３６ｓｃｃｍ、圧力：２００Ｐａ、成膜パワー：３００Ｗ、成膜温度：３２０℃にて成膜した。
【０２８０】
［酸化物半導体薄膜成膜工程：（ＡＳＤＥＰＯと表記することがある）］
次に、酸素添加量以外は実施例１−１と同じ条件で酸化物半導体薄膜としてＩＧＺＯをスパッタリング法で成膜した。本実施例では酸素添加量を下記のように変更した複数の試料を作製した。
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝０％、４％、８％、１２％、２０％（体積比） 
【０２８１】
［プレアニール処理工程：（ＰＲＥと表記することがある）］
次に、プレアニール処理を行った。プレアニール処理条件としては、実施例１−１の評価から最適な条件として抽出した大気中、３５０℃、1時間の条件で行った。
【０２８２】
［エッチストップ層成膜工程：（ＥＳＬと表記することがある）］
次に、酸化物半導体薄膜上に上記実施例１−３の評価素子２と同じ条件でエッチストップ層を形成した。
【０２８３】
［最終保護膜成膜工程：（ＰＶと表記することがある）］
さらに、上記実施例１−３の評価素子３と同じ条件で第１層ＳｉＯ 2と第２層ＳｉＮの積層膜で構成される最終保護膜形成した。
【０２８４】
［ポストアニール処理工程：（ＰＡと表記することがある）］
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。
【０２８５】
上記ＰＲＥ、ＥＳＬ、ＰＶ、及びＰＡの各工程後の試料について、実施例１−１と同様にしてμ−ＰＣＤ法を実施し、反射率の変化を測定した。得られた結果を解析し、０．３〜１μ秒の傾きに対応するＢ値を算出し、Ｂ値をパラメータ算出ステップの遅い減衰に対応するパラメータＰとした。各工程に対応してＰＲＥ＝パラメータＰＸ１、ＥＳＬ＝パラメータＰＸ２、ＰＶ＝パラメータＰＸ３、ＰＡをパラメータＰＸ４として、図３９Ａにプロットした。
【０２８６】
またパラメータＰＸ１を参照値、すなわちΔＰ１＝０に設定し、パラメータＰＸ１とパラメータＰＸ２〜ＰＸ４との差［ＰＸ１−（ＰＸｎ：ｎ＝２、３、４）を夫々ΔＰｎ（ｎ＝２、３、４）を図３９Ｂにプロットした。
【０２８７】
図３９Ａに示すようにＰＲＥの酸化物半導体薄膜は酸素添加量にかかわらず、いずれも膜中欠陥の少ない酸化物半導体薄膜と評価できる。また酸素添加量以外は同一の製造条件でＥＳＬ、ＰＶ、ＰＡの各工程を行っているにもかからず、酸素添加量によってパラメータＰの変動幅が異なっていた。このことから酸化物半導体薄膜の品質は酸素添加量に影響を受けていることがわかる。
【０２８８】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製 
上記（１）で作製した試料のＴＦＴ特性を確認するため、上記実施例１−１と同様にして図４に示すＴＦＴを作製してＴＦＴ特性、及びストレス耐性を評価した。なお、上記（１）と同じように酸化物半導体薄膜の成膜時の酸素添加量を変更して複数の試料を作製すると共に、最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。
【０２８９】
得られた試料を実施例１−１と同様にしてストレス印加試験を行って負バイアスストレス耐性を調べた。結果を表６に示す。また図３９Ｃには、反射率測定ステップの反射率の最大値に対応するパラメータＱを縦軸、パラメータ算出ステップの遅い減衰に対応するパラメータＰを横軸とし、該ストレス印加試験に供した試料についてμ−ＰＣＤ法で測定したパラメータＱとパラメータＰの関係をプロットした。
【０２９０】
【表６】
0005993496.tif 000013
【０２９１】
図３９Ｃに示されているように、Ｎｏ．１０−２、１０−３は、良好な負バイアスストレス耐性を示した。図３９Ｂと図３９ＣからΔＰ４（ＰＸ１−ＰＸ４）の乖離が小さい程、良好な負バイアスストレス耐性を示しており、ΔＰは酸化物半導体薄膜の品質と相関していることがわる。したがって、酸化物半導体薄膜のΔＰ４（ＰＸ１−ＰＸ４）を評価することで、酸化物半導体薄膜の実際にＴＦＴ試料を作製しなくても、酸化物半導体薄膜の品質を評価できることがわかる。本実施例ではパラメータＰＸ１とパラメータＰＸ４との差ΔＰ４（ＰＸ１−ＰＸ４）から酸化物半導体薄膜の品質を評価した。その結果、酸素添加量を４％、または８％に調整すれば、ΔＰの値が小さく、ＰＡの酸化物半導体薄膜はＰＲＥで想定した良好な酸化物半導体薄膜の品質を維持していることがわかる。
【０２９２】
（実施例１−１１）
【０２９３】
（１）ライフタイム値測定用試料の作製 
実施例１−１０と同様にしてガラス基板上にゲート絶縁膜を成膜した。
【０２９４】
［酸化物半導体薄膜成膜工程：ＡＳＤＥＰＯ］
次に、酸素添加量、及びスパッタリングターゲットの組成を変更した以外は、実施例１−１の（１）の試料と同じ条件で酸化物半導体薄膜をスパッタリング法で成膜した。
スパッタリングターゲット：コベルコ科研社製「ＫＯＳ−Ｂ０２」
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝０％、３．８％、７．７％、１０．０％、１１．５％、１５．４％、１９．２％（体積比）
【０２９５】
［プレアニール処理工程：ＰＲＥ］
実施例１−１０と同じ条件でプレアニール処理を行った。
［エッチストップ層成膜工程：ＥＳＬ］
次に、酸化物半導体薄膜上に上記実施例１−３の評価素子２と同じ条件でエッチストップ層を形成した。
［最終保護膜成膜工程：ＰＶ］
さらに、上記実施例１−３の評価素子３と同じ条件で第１層ＳｉＯ 2と第２層ＳｉＮの積層膜で構成される最終保護膜形成した。
［ポストアニール処理工程：ＰＡ］
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。
【０２９６】
上記ＡＳＤＥＰＯ、ＰＲＥ、ＥＳＬ、ＰＶ、及びＰＡの各工程後の試料について、実施例１−１０と同様にＢ値をパラメータ算出ステップの遅い減衰に対応するパラメータＰとした。各工程のパラメータをＡＳＤＥＯＰ＝パラメータＰＸ０、ＰＲＥ＝パラメータＰＸ１、ＥＳＬ＝パラメータＰＸ２、ＰＶ＝パラメータＰＸ３、及びＰＡ＝パラメータＰＸ４とした。パラメータＰＸ１を参照値とし、パラメータＰＸ１とパラメータＰＸ２〜ＰＸ４との差［ＰＸ１−（ＰＸｎ：ｎ＝２、３、４）を夫々ΔＰｎ（ｎ＝２、３、４）とし、図４０にプロットした。
【０２９７】
またパラメータＰＸ１とパラメータＰＸ４との差ΔＰ４（ＰＸ１−ＰＸ４）から酸化物半導体薄膜の品質を評価した。図４０からは酸素添加量が１５．４％、１９．２％、１０％、１１．５％の順にパラメータＰ４の乖離が小さく、ΔＰの値は０．２以下であった。一方、酸素添加量３．８％、７．７％、０％であったＮｏ．１１−１〜３はΔＰが０．２を超えており、パラメータＰ４の乖離が大きかった。
【０２９８】
（２）ＴＦＴ特性およびストレス耐性測定用ＴＦＴ試料の作製
実施例１−１０と同様にして、図４に示すＴＦＴを作製し、実施例１−１の（２）の試料と同様にしてストレス印加試験を行って負バイアスストレス耐性を調べた。なお、上記（１）と同様に酸素添加量などの製造条件を変更した。結果を表７に示す。
【０２９９】
【表７】
0005993496.tif 000014
【０３００】
表７に示されているように、Ｎｏ．１１−４〜Ｎｏ．１１−７は負バイアスストレス耐性が３Ｖ以下であり、優れた負バイアスストレス耐性を示した。一方、Ｎｏ．１１−１〜１１−３は負バイアスストレス耐性が３Ｖを超えており、負バイアスストレス耐性に劣っていた。また図４０からΔＰ４（ＰＸ１−ＰＸ４）が０．２よりも小さかったＮｏ．１１−４〜Ｎｏ．１１−７は、良好な負バイアスストレス耐性を有していた。これらの結果からΔＰが酸化物半導体薄膜の品質と相関していることがわかる。特にΔＰが小さい程、優れた負バイアスストレス耐性が得られており、プレアニールにより最適化された電子状態が、ＴＦＴ製造プロセス終了後も維持されていることがわかる。したがって、酸化物半導体薄膜の組成にかかわらず、ΔＰを評価することで酸化物半導体薄膜の品質を評価できることがわかる。
【０３０１】
上記実施例１−１１の各パラメータを前後の工程のパラメータＰＸｎ（ｎ＝０〜４）で比較してΔＰｎ（ｎ＝０〜４）を算出し、図４１にプロットした。
【０３０２】
実施例１−１１で測定した負バイアスストレス耐性と対比すると、任意の工程間でパラメータＰを比べた場合も、最終的にＰＯＳＴのΔＰ４の乖離が０±０．１の範囲内であったＮｏ．１１−４〜１１−７は、良好な負バイアスストレス耐性を有していた。工程間でのΔＰが小さい程、優れた負バイアスストレス耐性が得られており、プレアニールにより最適化された電子状態が、維持されていることがわかる。
【０３０３】
（実施例１−１２）
本実施例ではμ−ＰＣＤ法によって測定した反射率測定ステップの反射波の最大値に対応するパラメータＱとパラメータ算出ステップの遅い減衰に対応するパラメータＰに基いて酸化物半導体薄膜の品質を評価した。
【０３０４】
（１）ライフタイム値測定用試料の作製 
実施例１−１０と同様にしてガラス基板上にゲート絶縁膜を成膜した。
【０３０５】
［酸化物半導体薄膜成膜工程：ＡＳＤＥＰＯ］
次に、酸素添加量、及びスパッタリングターゲットの組成を変更した以外は、実施例１−１の（１）の試料と同じ条件で酸化物半導体薄膜をスパッタリング法で成膜した。
スパッタリングターゲット：コベルコ科研製「ＫＯＳ−Ｂ０２」
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝０％、５％、１０％、２０％（体積比）
【０３０６】
［プレアニール処理工程：ＰＲＥ］
各酸素添加量で作製した試料に対し、下記温度条件に変更した以外は、実施例１−１０と同じ条件でプレアニール処理を行った。例えば酸素添加量０％の試料を６点用意し、各温度でプレアニール処理を行った。なお、プレアニール温度なしは、プレアニール処理工程を行わなかった例である。
プレアニール温度：なし、２５０℃、３００℃、３５０℃、４００℃、４５０℃
【０３０７】
［エッチストップ層成膜工程：ＥＳＬ］
次に、酸化物半導体薄膜上に上記実施例１−３の評価素子２と同じ条件でエッチストップ層を形成した。
【０３０８】
［最終保護膜成膜工程：ＰＶ］
さらに、上記実施例１−３の評価素子３と同じ条件で第１層ＳｉＯ 2と第２層ＳｉＮの積層膜で構成される最終保護膜形成した。なお、第１層をＰＶ１、第２層をＰＶ２と表記することがある。
【０３０９】
［ポストアニール処理工程：ＰＡ］
最終保護膜を形成した後、最終のアニールとして窒素雰囲気下、２５０℃で３０分の熱処理を行った。
【０３１０】
上記ＰＲＥ、ＥＳＬ、ＰＶ１、ＰＶ２、及びＰＡの各工程後の試料について、実施例１−１と同様にしてμ−ＰＣＤ法を実施した。得られた結果を解析し、励起光の照射により変化するマイクロ波の照射した部位からの反射波の最大値に対応するパラメータＱを算出した。また実施例１−１０と同様にしてＢ値を算出し、Ｂ値をパラメータ算出ステップの遅い減衰に対応するパラメータＰを算出した。各工程に対応する試料のパラメータは以下の通りである。
（Ａ）ＰＲＥ＝パラメータＱＸ１、パラメータＰＸ１
（Ｂ）ＥＳＬ＝パラメータＱＸ２、パラメータＰＸ２
（Ｃ）ＰＶ１＝パラメータＱＸ３、パラメータＰＸ３
（Ｄ）ＰＶ２＝パラメータＱＸ４、パラメータＰＸ４
（Ｅ）ＰＡ＝パラメータＱＸ５、パラメータＰＸ５とした。
【０３１１】
図４２Ａ〜Ｅ、図４３Ａ〜Ｅは夫々ＰＲＥ、ＥＳＬ、ＰＶ１、ＰＶ２、及びＰＡの各工程に該当するグラフである。なお、表８、図４２Ａ〜Ｅはプレアニール温度毎にプロットした図表である。表９、図４３Ａ〜Ｅは同一の試料を酸素添加量毎にプロットした図表である。また図中、縦軸は反射波の最大値に対応するパラメータＱ（ｍｖ）、横軸は遅い減衰に対応するパラメータＰである。
【０３１２】
前後の処理工程間のパラメータの差ΔＱと、パラメータＰの差ΔＰから酸化物半導体薄膜の品質を評価した。
【０３１３】
【表８】
0005993496.tif 000015
【０３１４】
【表９】
0005993496.tif 000016
【０３１５】
図４２Ａ〜Ｅ、表８、及び図４３Ａ〜Ｅ、表９から以下のことがわかる。
【０３１６】
ＰＲＥとＥＳＬの対比
図４２Ａ、Ｂからプレアニール温度が低い程、また図４３Ａ、Ｂからは酸素添加量が少ない程、パラメータＰ、及びパラメータＱの変動が大きくなる傾向がみられた。
【０３１７】
ＥＳＬとＰＶ１との対比
図４２Ｂ、Ｃからプレアニール温度が３００℃以上の場合にパラメータＰが０．７〜１．０の間に集約される傾向がみられた。図４３Ｂ、Ｃから酸素添加量が５％と１０％の場合、同様にパラメータＰが集約される傾向がみられた。
【０３１８】
ＰＶ１とＰＶ２との対比
図４２Ｃ、ＤからパラメータＰはほとんど変化しないが、パラメータＱがわずかに上昇する傾向がみられた。図４３Ｃ、Ｄからも同様にパラメータＱが上昇する傾向がみられた。
【０３１９】
ＰＶ２とＰＡとの対比
図４２Ｄ、Ｅからはプレアニール温度３００℃以上の場合にパラメータＰが変動したが、酸素添加量にかかわらずプレアニール毎にほぼ同様のパラメータＰ、パラメータＱに集約される傾向がみられた。また図４３Ｄ、Ｅからは全体的にパラメータＱは高くなる傾向があり、また酸素濃度が高く、プレアニール温度が低い程、パラメータＰの変動が大きくなる傾向がみられた。
【０３２０】
グラフを用いることで、各工程のパラメータＰとパラメータＱを測定して各工程での値の変化を追跡することができ、また工程ごとの酸化物半導体薄膜の品質の変化を視覚的に把握することができる。そして各工程間の変化をΔＱ、ΔＰとして解析することで、膜中欠陥の影響や膜中水素の分布などの影響を把握することができる。したがってΔＰだけで評価する場合と比べて、ΔＱとΔＰをあわせて評価する方が、より精緻に酸化物半導体薄膜の品質を評価できると共に、製造条件を調整して製造工程で受ける酸化物半導体薄膜への影響を低減することがでる。そのため、良好な酸化物半導体薄膜の品質管理を精度よく行うことができる。
【０３２１】
（実施例２−１）
本実施例では、μ−ＰＣＤ法に基いて算出される酸化物半導体薄膜、ここではＩｎＧａＺｎＯ、ＩＧＺＯのパラメータと、シート抵抗値との相関関係を評価するため、以下の実験を行った。
【０３２２】
（１）試料の作製
酸素添加量、及び酸化物半導体薄膜の膜厚を変更した以外は、実施例１−１の（１）の試料と同様にしてガラス基板上に酸化物半導体薄膜であるＩＧＺＯをスパッタリング法で成膜した。
酸化物半導体薄膜の膜厚：２００ｎｍ
酸素添加量：Ｏ2／（Ａｒ＋Ｏ2）＝体積比で０％、４％、８％、１２％、１６％、２０％
【０３２３】
次に、酸化物半導体薄膜の膜質の改善、すなわち、移動度、スイッチング性能、動作時における特性の安定性などのＴＦＴ特性の向上を狙い、プレアニール処理の条件、具体的にはプレアニール時間を変えて種々の試料を作製した。具体的には、プレアニール処理条件として、大気中でプレアニール温度を３５０℃に固定して、プレアニール時間を０分、５分、３０分、６０分、１２０分と変化させて種々の試料を得た。なお、０分はプレアニール処理を行わなかった例である。
【０３２４】
このようにして得られた各試料について、実施例１−１と同様にしてμ−ＰＣＤ法を実施し、反射率の変化を測定した。
【０３２５】
更に上記試料について、別途、三菱化学アナリテック社製のハイレスタを用いてシート抵抗を測定した。なお、このシート抵抗の測定は、μ−ＰＣＤ法による電気抵抗率の評価と、実測したシート抵抗の測定値との相関関係を評価するためである。
【０３２６】
図２８に、上記μ−ＰＣＤ法に基いて測定した結果を示す。図中、縦軸はシート抵抗であり、横軸は、μ−ＰＣＤ法より得られる反射率−測定時間との関係に基いて算出されるパラメータ、すなわち本発明で規定する「遅い減衰」に対応するパラメータである。詳細には、このパラメータは、反射率と測定時間との関係を下式（７）で表したときの「Ｂ」値であり、傾きに相当する。本実施例では、測定時間ｘ＝０．５〜２．５μｓとし、上記測定時間の範囲での傾き（−Ｂ）を算出した。
【０３２７】
【数７】
0005993496.tif 000017
【０３２８】
上記図より、シート抵抗と上記Ｂ値とは相関していることが分かる。詳細には、シート抵抗が、１０2から１０7と高くなるにつれ、絶対値である上記Ｂ値も大きくなるが、この値を境にして、更にシート抵抗が高くなると、上記Ｂ値は小さくなった。また、上記図より、上記Ｂ値は、スパッタ時の酸素添加量やプレアニール時間などの影響を受けることが分かる。
【０３２９】
本発明者らの基礎実験によれば、上記Ｂ値が最大になるとき、良好なＴＦＴ特性を有することを知見している。よって、上記Ｂ値が最大値を有するように、スパッタ時の酸素添加量やプレアニール時間などの条件を適切に調整すれば、良好なＴＦＴ特性が発揮されることが期待される。
【０３３０】
（実施例２−２）
本実施例では、μ−ＰＣＤ法に基いて算出される酸化物半導体薄膜としてＩＧＺＯのパラメータと、比抵抗値との相関関係を評価するため、以下の実験を行った。
【０３３１】
（１）試料の作製
スパッタリング装置をアルバック社製「ＳＭＤ−４５０」に変更した以外は実施例１−１と同様にしてガラス基板の上に酸化物半導体薄膜としてＩＧＺＯをスパッタリング法で成膜した。
【０３３２】
次に、試料を大気中で、プレアニール温度３５０℃、プレアニール時間６０分で熱処理をした。このようにして得られた各試料における、基板上の任意の測定個所、具体的には等間隔に配置された合計２１点の測定箇所について、μ−ＰＣＤ法における「励起光の照射後に見られる遅い減衰に対応するパラメータ」の測定を行った。μ−ＰＣＤ法の測定条件は、前述した実施例１−１と同じであり、上記パラメータとして、上記「Ｂ」値を用いた。但し、本実施例では、式（５）の測定時間ｘをそれぞれ、０．５〜１．５μｓ、０．５〜１μｓ、１〜１．５μｓ、１．５〜２μｓに変化させたときの傾き、すなわち上記Ｂ値を測定した。
【０３３３】
更に上記試料について、別途、三菱化学アナリテック社製のハイレスタを用いて比抵抗を測定した。なお、この比抵抗の測定は、μ−ＰＣＤ法による電気抵抗率の評価と、実測した比抵抗の測定値との相関関係を評価するためである。
【０３３４】
上記の結果を図２９Ａに示す。図中、横軸は各測定点における比抵抗を、縦軸は各測定点におけるＢ値を、それぞれ、示す。
【０３３５】
上記図より、測定時間ｘ＝０．５〜１μｓ、０．５〜１．５μｓでは、各測定点における比抵抗と上記Ｂ値の間のバラツキは小さいのに対し、測定時間ｘ＝１〜１．５μｓになると、上記バラツキが大きくなり、１．５〜２μｓになると、このバラツキは、一層顕著になった。
【０３３６】
更に、上記で求めたＢ値を算出した際の仮想関数として、式（５）と測定したマイクロ波の反射率の減衰波形との相関係数を求めた。この値が１に近いほど、式（５）と減衰波形の測定値との相関性、具体的には、フィッティング性が高いことを示す。すなわち、算出されたＢ値が、酸化物半導体薄膜の特性評価パラメータとして、より適切であることを示す。一方、この値がゼロ（０）に近いほど、式（５）と減衰波形の測定値との相関性、具体的には、フィッティング性が低いことを示す。すなわち、算出されたＢ値が、酸化物半導体薄膜の特性評価パラメータとして、不適切、ないし妥当でないことを示す。図２９Ｂに、各測定点の比抵抗（横軸）における上記相関係数（縦軸）との関係を示す。
【０３３７】
この図より、測定時間ｘ＝０．５〜１μｓ、０．５〜１．５μｓでは、各測定点における上記相関係数はほぼ１であるのに対し、測定時間ｘ＝１〜１．５μｓになると相関係数は約０．５〜０．８の近傍に低下し、測定時間ｘ＝１．５〜２μｓになると、相関係数はほぼ０になった。これは、測定中のノイズの影響により、直線関係からずれることを意味する。この結果は、前述した図２９Ａの結果とも合致している。すなわち、上記図２９Ａにおいてバラツキが小さいｘ＝０．５〜１．５μｓの領域では、図２９Ｂにおける相関係数はほぼ１となるのに対し、上記図２９Ａにおいてバラツキが大きく見られたｘ＝１．５〜２μｓ領域では、図２９Ｂにおける相関係数はほぼ０となった。
【０３３８】
この結果より、本実験の条件下では、本発明に規定する「遅い減衰に対応するパラメータ」として、測定時間ｘ＝０．５〜１．５μｓの傾きであるＢ値を採用すれば、酸化物半導体薄膜の比抵抗を、間接的に精度良く評価可能であることが実証された。
【０３３９】
以上より、μ−ＰＣＤ法に基いて算出される遅い減衰と、酸化物半導体薄膜のシート抵抗、および比抵抗とが相関関係にあることがわかる。
【０３４０】
（実施例２−３）
上記μ−ＰＣＤ法評価装置（コベルコ科研社製ＬＴＡ−１８２０ＳＰ）に上記電気抵抗測定装置（三菱化学アナリテック社製ハイレスタ）を組み込んだ装置を用いて上記実施例２−２と同様してμ−ＰＣＤ法による測定法によるＢ値解析を行うと共に、電気抵抗測定装置によって比抵抗の測定を行った。
【０３４１】
具体的には、図１４に示す構成の装置を用いて、図中電気抵抗率測定手段３０以外で構成されているμ−ＰＣＤ法評価装置（コベルコ科研社製：ＬＴＡ−１８２０ＳＰ）を用いて、上記実施例２−２と同一の条件でμ−ＰＣＤ法を実施し、反射率の変化を測定した。続いて図１４中電気抵抗率測定手段３０の構成、すなわち、電気抵抗率測定ヘッド３１に該測定ヘッドを上下移動させる昇降手段３２が設けている電気抵抗率測定装置（三菱化学アナリテック社製：ハイレスタ）を用いて、上記実施例２−２と同一の条件で、比抵抗を測定した。比抵抗を測定する際、昇降手段３２によって電気抵抗率測定ヘッド３１を降下させて酸化物半導体薄膜２０ｂに電気抵抗率測定ヘッド３１を接触させて測定し、測定後は昇降手段３２によって電気抵抗率測定ヘッド３１を上昇させて酸化物半導体薄膜２０ｂから離し、試料の交換を行った。その結果、実施例２−２と同様に相関関係が認められた。特に実施例３の装置を用いた場合は、実施例２−２のように別途比抵抗を測定する場合と比べて、より正確に相関関係を評価することができた。またＢ値は、図２８に示すように、ベストポイントで絶対値が最大になることが示されているが、このポイントより抵抗が高い場合や低い場合をＢ値だけでは判断できない場合がある。この様な場合には、試料の同じ場所をマイクロ波減衰法で反射率の変化を測定すると共に、電気抵抗率測定装置を用いて抵抗を測定し、両手法の測定結果で比較することにより、より正確、且つその絶対値を評価できる。
【０３４２】
（実施例３−１）
本実施例では、正バイアス印加後のストレスに起因する特性を、酸化物半導体薄膜の電気抵抗率を直接測定することによって評価した。
【０３４３】
具体的には、下記（１）のようにして電気抵抗率測定用の積層構造体試料を作製すると共に、下記（２）のようにしてＴＦＴ特性測定用のＴＦＴを作製した。上記（１）の積層構造体試料は、基板の上にゲート絶縁膜、酸化物半導体薄膜、および保護膜が形成されている点で下記（２）のＴＦＴと同一の断面構造を有している。
【０３４４】
（１）電気抵抗率測定用試料の作製
まず、実施例１−２のガラス基板上に実施例１−１０と同様にして膜厚２００ｎｍのゲート絶縁膜ＳｉＯ2を成膜した。
【０３４５】
次に、実施例１−５と同様にして酸化物半導体薄膜として膜厚４０ｎｍのＩＧＺＯをスパッタリング法によって成膜した。
【０３４６】
上記のようにして酸化物半導体薄膜を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ＩＴＯ−０７Ｎ」を使用した。
【０３４７】
このようにして酸化物半導体薄膜をパターニングした後、プレアニール処理を行った。プレアニールは、１００％酸素雰囲気、大気圧下にて、３５０℃で６０分間行った。次いで、酸化物半導体薄膜を保護するためのエッチストップ層を形成した。保護膜の形成は、プラズマＣＶＤ法によりＳｉＯ2を１００ｎｍ形成した。成膜に用いたガスはＳｉＨ4／Ｎ2Ｏの混合ガスであり、その流量（単位はｓｃｃｍ／ｓｃｃｍ）を２／５０、４／１００、６／１５０、８／２００、１０／２５０の範囲で種々変化させた。成膜時の温度は２３０℃であった。
【０３４８】
次に、オーミック電極を作製した。具体的には純Ｍｏを使用し、ＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した後、パターニングを行った。
【０３４９】
最後に、外部雰囲気を遮断するための保護膜として、膜厚２００ｎｍのＳｉＯ2と膜厚２００ｎｍのＳｉＮの積層膜を用いた。上記ＳｉＯ2およびＳｉＮの形成は、実施例１−１の（２）の試料と同じ条件でおこなった。
【０３５０】
次に、フォトリソグラフィ、およびドライエッチングにより、保護膜に電気抵抗を測定するための接続用のコンタクトホールを形成して電気抵抗率測定用試料を得た。
【０３５１】
上記試料について、電極間に電圧を印加して、そのシート抵抗を測定した。具体的には、Ｎａｔｉｏｎａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用して、電流電圧特性を測定した。
【０３５２】
（２）ＴＦＴ測定用試料の作製
実施例１−１の（２）の試料と同様にしてガラス基板条に膜厚１００ｎｍのＭＯ薄膜のゲート電極を形成した。
【０３５３】
このようにして得られたゲート電極の上に上記（１）と同様にして膜厚２００ｎｍのゲート絶縁膜ＳｉＯ2、膜厚４０ｎｍの酸化物半導体薄膜を順次成膜してパターニングし、プレアニールを行った後、酸化物半導体薄膜を保護するための保護膜を形成した。保護膜として、膜厚２００ｎｍのＳｉＯ2と膜厚２００ｎｍのＳｉＮの積層膜を用いた。上記（１）に記載のオーミック電極を形成する替わりに、ソース電極・ドレイン電極としてＭｏ薄膜を形成した。純Ｍｏ膜の成膜方法およびパターニング方法は、前述したゲート電極の場合と同じであり、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２００μｍとした。
【０３５４】
このようにしてソース・ドレイン電極を形成した後、上記（１）と同様にして酸化物半導体薄膜を保護するための保護膜を形成し、コンタクトホールを形成してＴＦＴ測定用試料を得た。
【０３５５】
このようにして得られた各ＴＦＴについて、以下のようにしてＴＦＴ特性を調べた。具体的には、（Ｉ）トランジスタ特性、詳細には（ｉ）しきい値電圧の絶対値、および（ｉｉ）繰り返し初期特性を調べた。また、（ＩＩ）正バイアスを印加したストレス印加試験を行ったときのしきい値電圧Ｖｔｈの変化ΔＶｔｈを調査した。
【０３５６】
（Ｉ）トランジスタ特性の測定
トランジスタ特性の測定はＮａｔｉｏｎａｌ  Ｉｎｓｔｒｕｍｅｎｔｓ社製「４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧：０．１Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）
【０３５７】
この結果から、静特性における（ｉ）しきい値電圧の絶対値を測定した。また、（ｉｉ）初期繰り返し特性の評価として、（Ｉ）トランジスタ特性評価試験を３回行い、１回目のときのしきい値電圧の絶対値と、３回目のときのしきい値電圧の絶対値の差、すなわち繰り返しスイープのしきい値シフト量を算出した。
【０３５８】
（ＩＩ）ストレス耐性として正バイアスを印加したときのΔＶｔｈを評価した。
本実施例では、実際のパネル駆動時のストレス環境を模擬して、ゲート電極に正バイアスをかけながらストレス印加試験を行った。ストレス印加条件は以下のとおりである。
ゲート電圧：＋２０Ｖ
基板温度：６０℃
ストレス印加時間：２時間
【０３５９】
図３０に、ＰＢＴＳのΔＶｔｈ（縦軸）と電極間の電気抵抗（横軸）のとの関係を示す。上記図より、ΔＶｔｈと電気抵抗率の挙動はほぼ一致していることが分かる。
【０３６０】
また、繰り返しスイープのしきい値シフト量（縦軸）と、上記（ｉｉ）の方法によって測定したΔＶｔｈ（横軸）との関係を図３１に示す。更に、静特性におけるしきい値電圧の絶対値（縦軸）と、ΔＶｔｈ（横軸）との関係を図３２に示す。これらの図より、ΔＶｔｈと、静特性におけるしきい値電圧の絶対値、および繰り返しスイープのしきい値シフト量とはいずれも、良好な相関関係を有することがわかる。
【０３６１】
上記図３０〜図３２の結果より、本発明による電気抵抗率に基く評価方法を用いれば、正バイアス印加のストレスに起因する上記各項目を、間接的に精度良く評価できることが可能であることが実証された。
【０３６２】
（実施例３−２）
本実施例では、正バイアス印加後のストレスに起因する特性を、酸化物半導体薄膜の電気抵抗率をμ−ＰＣＤ法によって間接的に測定することによって評価した。
【０３６３】
具体的には、上記実施例３−１の（２）で作製したＴＦＴを用いて種々の特性を評価した。この結果を表１０に示す。ここで、ＳｉＨ4／Ｎ2Ｏの流量（ｓｃｃｍ／ｓｃｃｍ）を２／５０、４／１００、６／１５０、８／２００、１０／２５０の範囲で変化させてＥＳＬを成膜して得られた各ＴＦＴ１〜５について、２時間経過後のΔＶｔｈは以下のとおりである。
ＴＦＴ−１：５Ｖ
ＴＦＴ−２：５．２５Ｖ
ＴＦＴ−３：４．５Ｖ
ＴＦＴ−４：１．７５Ｖ
ＴＦＴ−５：−０．２５Ｖ
【０３６４】
【表１０】
0005993496.tif 000018
【０３６５】
更に上記ＴＦＴを用いて、μ−ＰＣＤ法における「励起光の照射後に見られる遅い減衰に対応するパラメータ」の測定を行った。具体的には、前述した特許文献１の図１や図１３に示すような構成を有する装置、具体的にはコベルコ科研社製：ＬＴＡ−１８２０ＳＰを用いて、実施例１−１と同じ条件でμ−ＰＣＤ法を実施し、反射率の変化を測定した。
【０３６６】
μ−ＰＣＤ法より得られる反射率−測定時間との関係に基いて算出されるパラメータ、すなわち本発明で規定する「遅い減衰に対応するパラメータ」を算出するため、本実施例では、反射率と測定時間との関係を式（７）で表したときの傾きをＢ値として算出した。ここでは、測定時間ｘ＝０．３〜１．０μｓとし、上記測定時間の範囲での傾き（−Ｂ）を算出した。
【０３６７】
図３３に、各ＴＦＴ１〜５のＩＶ特性を示す。上記図より、ＴＦＴの動作は、ＳｉＨ4／Ｎ2Ｏの流量比によって変化することが分かる。
【０３６８】
図３４は、ＳｉＨ4／Ｎ2Ｏの流量比とΔＶｔｈの関係を示すグラフである。上記図より、ＳｉＨ4／Ｎ2Ｏの流量を増やすと、ＰＢＴＳ試験におけるΔＶｔｈが小さくなることが分かる。
【０３６９】
図３５Ａは、各ＴＦＴにおける、ストレス印加時間ごとのΔＶｔｈの値をプロットした両対数グラフである。上記図より、これらは良好な直線性を示し、ストレス印加時間に対してべき乗（ｐｏｗｅｒ−ｌａｗ）で記述される関係を持つことが分かった。
【０３７０】
この結果から、しきい値の時間変化をＡ×ｔnの関係でフィッティングし、それぞれのパラメータを、ＳｉＨ4／Ｎ2Ｏの流量に対してプロットした。
【０３７１】
この結果を図３５Ｂに示す。上記図より、イニシャル値を決める上記Ａは、ＳｉＨ4の流量が増加すると共に減少するのに対し、上記ｎの値は０．２５、すなわちＳｉＨ4の流量≒２ｓｃｃｍ／Ｎ2Ｏから０．５、すなわちＳｉＨ4の流量≒６ｓｃｃｍ／Ｎ2Ｏに変化した。このようにｎが０．２５付近を取る挙動は、斉藤らにより、酸化物半導体薄膜、すなわち本実施例ではＩＧＺＯと保護膜、すなわち本実施例ではＥＳＬとの界面に存在する水素が上記界面の結合からはずれ、界面から拡散して遠ざかることにより、上記界面のトラップ準位が形成することが指摘されている（論文名：Ｓ．Ｎａｋａｎｏ，Ｎ．Ｓａｉｔｏ，Ｋ．Ｍｉｕｒａ，Ｔ．Ｓａｋａｎｏ，Ｔ．Ｕｅｄａ，Ｋ．Ｓｕｇｉ，Ｈ．Ｙａｍａｇｕｃｈｉ，Ｉ．Ａｍｅｍｉｙａ，Ｍ．Ｈｉｒａｍａｔｓｕ，Ａ．Ｉｓｈｉｄａ，Ｋ．Ｋａｎａｍａｒｕ，ａｎｄ  Ｍ．Ｓａｗａｄａ，ＩＤＷ’１１，１２７１（２０１１））。よって、上記図の結果は、ＥＳＬとＩＧＺＯとの界面準位は、ＳｉＨ4／Ｎ2Ｏの流量比を大きくすることで減少することを示している。
【０３７２】
図３６に、シート抵抗とＳｉＨ4／Ｎ2Ｏの流量との関係を示す。上記図より、シート抵抗はＳｉＨ4の流量が増加するに従って減少することが分かる。前述した図３７の結果も含めて考慮すると、ΔＶｔｈとシート抵抗は相関することが分かる。ＭＯＳダイオードを用いて行った容量−電圧（ＣＶ）測定の結果からは、それぞれのサンプルでドナー密度が１×１０18ｃｍ-3程度あることがわかっている。また、膜厚の厚いＩＧＺＯのホール効果測定結果から、同一条件のａ−ＩＧＺＯ膜の比抵抗は２．７Ωｃｍと見積もられており、その結果から予想される値より、上記シート抵抗は大きい。従って、上記シート抵抗の急激な増加は、界面準位の増加によるバンドベンディングに起因することが強く示唆された。
【０３７３】
なお、繰り返しスイープ特性や静特性におけるしきい値電圧は、前述した図３１および図３２に示すように、ＰＢＴＳにおけるΔＶｔｈと良好な相関関係を有することが分かった。この結果は、上述した繰り返しスイープ特性や静特性におけるしきい値電圧も、上記ΔＶｔｈと同様、ＥＳＬとＩＧＺＯとの界面の界面準位に起因していることを強く示唆している。上記界面準位の増加の原因は詳細には不明であるが、ＥＳＬ成膜における成膜時間が大きく異なることを考慮すると、ＥＳＬ成膜中のプラズマダメージが界面準位形成の原因であると推察される。
【０３７４】
図３７に、上記実施例１の方法によって得られたΔＶｔｈ（縦軸）と、上記μ−ＰＣＤ法より得られる上記「Ｂ」値（横軸）の関係を示す。上記図より、ΔＶｔｈと上記Ｂ値とはＵ字曲線を示し、相関していることが分かる。詳細にはΔＶｔｈがＵ字型曲線の頂点ΔＶｔｈ≒３．５Ｖ以下の場合、ΔＶｔｈが小さくなるにつれ、上記絶対値であるＢ値も大きくなることが判明した。また、上記図より、上記Ｂ値は、保護膜形成時のシラン量の比率などの影響を受けることが分かる。
【０３７５】
前述した図３４、図３６、および図３７の結果より、上記Ｂ値は、シート抵抗およびΔＶｔｈの指標として有用であるため、結果的に、上記Ｂ値を用いれば酸化物半導体薄膜のシート抵抗を評価できることが分かる。
【０３７６】
更に本発明者らの基礎実験によれば、上記Ｂ値が最大になるとき、ΔＶｔｈが最小になり、良好なＴＦＴ特性を有することを知見している。よって、上記Ｂ値が最大値を有するように、保護膜成膜時の形成条件を適切に調整すれば、良好なＴＦＴ特性が発揮されることが期待される。
【符号の説明】
【０３７７】
１  励起光照射手段
３  マイクロ波照射手段
４  方向性結合器
４ａ  相位調整器
５  マジックＴ
６ａ  第１導波管
６ｂ  第２導波管
６ｄ、６ｅ  開口部
７  反射マイクロ波強度検出手段
８  信号処理装置
９  評価手段
１０  ステージコントローラ
１１  Ｘ−Ｙステージ
１２  光路変更手段
１６ａ  出力調整用パワーモニター
１６ｂ  出力調整手段
２０  試料
２０ａ  基板
２０ｂ  酸化物半導体薄膜
２１  励起光照射領域
３０  電気抵抗率測定手段
３１  電気抵抗率測定ヘッド
３２  昇降手段
３３  測定値送信ライン
４２  ゲート電極
４３  ゲート絶縁膜
４５  エッチストップ層
４６ａ  ソース電極
４６ｂ  ドレイン電極
４７  最終保護膜
４８  コンタクトホール
４９  評価素子
５０  ディスプレイ
５１  マザーガラス
【図４２Ａ】
0005993496.tif 000019
【図４２Ｂ】
0005993496.tif 000020
【図４２Ｃ】
0005993496.tif 000021
【図４２Ｄ】
0005993496.tif 000022
【図４２Ｅ】
0005993496.tif 000023
【図４３Ａ】
0005993496.tif 000024
【図４３Ｂ】
0005993496.tif 000025
【図４３Ｃ】
0005993496.tif 000026
【図４３Ｄ】
0005993496.tif 000027
【図４３Ｅ】
0005993496.tif 000028
【図１】
0005993496.tif 000029
【図２】
0005993496.tif 000030
【図３】
0005993496.tif 000031
【図４】
0005993496.tif 000032
【図５】
0005993496.tif 000033
【図６】
0005993496.tif 000034
【図７】
0005993496.tif 000035
【図８】
0005993496.tif 000036
【図９】
0005993496.tif 000037
【図１０】
0005993496.tif 000038
【図１１】
0005993496.tif 000039
【図１２】
0005993496.tif 000040
【図１３】
0005993496.tif 000041
【図１４】
0005993496.tif 000042
【図１５】
0005993496.tif 000043
【図１６Ａ】
0005993496.tif 000044
【図１６Ｂ】
0005993496.tif 000045
【図１７Ａ】
0005993496.tif 000046
【図１７Ｂ】
0005993496.tif 000047
【図１８】
0005993496.tif 000048
【図１９】
0005993496.tif 000049
【図２０】
0005993496.tif 000050
【図２１Ａ】
0005993496.tif 000051
【図２１Ｂ】
0005993496.tif 000052
【図２２Ａ】
0005993496.tif 000053
【図２２Ｂ】
0005993496.tif 000054
【図２３】
0005993496.tif 000055
【図２４】
0005993496.tif 000056
【図２５】
0005993496.tif 000057
【図２６Ａ】
0005993496.tif 000058
【図２６Ｂ】
0005993496.tif 000059
【図２７Ａ】
0005993496.tif 000060
【図２７Ｂ】
0005993496.tif 000061
【図２８】
0005993496.tif 000062
【図２９Ａ】
0005993496.tif 000063
【図２９Ｂ】
0005993496.tif 000064
【図３０】
0005993496.tif 000065
【図３１】
0005993496.tif 000066
【図３２】
0005993496.tif 000067
【図３３】
0005993496.tif 000068
【図３４】
0005993496.tif 000069
【図３５Ａ】
0005993496.tif 000070
【図３５Ｂ】
0005993496.tif 000071
【図３６】
0005993496.tif 000072
【図３７】
0005993496.tif 000073
【図３８】
0005993496.tif 000074
【図３９Ａ】
0005993496.tif 000075
【図３９Ｂ】
0005993496.tif 000076
【図３９Ｃ】
0005993496.tif 000077
【図４０】
0005993496.tif 000078
【図４１】
0005993496.tif 000079