(57)【特許請求の範囲】
【請求項１】
第１の導電型を有する単結晶シリコンからなる半導体基板と、
前記半導体基板の一方の表面に接して設けられ、前記第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面に接して設けられ、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とを備え、
前記第１および第２の非晶質膜の一方と前記半導体基板との界面は、前記半導体基板の厚み方向において、前記第１および第２の非晶質膜の他方と前記半導体基板との界面と異なる位置に存在し、
前記第２の非晶質膜の一部は、前記半導体基板の面内方向において前記第２の非晶質膜に隣接する前記第１の非晶質膜の電極が配置される面に接して前記第１の非晶質膜の一部の上に配置されるとともに、前記半導体基板の面内方向において前記第２の非晶質膜の外側に向かって膜厚が徐々に薄くなるテーパ形状を有する、光電変換素子。
【請求項２】
前記第２の非晶質膜と前記半導体基板との界面は、前記半導体基板の厚み方向において、前記第１の非晶質膜と前記半導体基板との界面よりも前記半導体基板の光入射側に位置する、請求項１に記載の光電変換素子。
【請求項３】
第１の導電型を有する単結晶シリコンからなる半導体基板と、
前記半導体基板の一方の表面に接して設けられ、前記第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、
前記半導体基板の面内方向において前記第１の非晶質膜に隣接して前記半導体基板の一方の表面に接して設けられ、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とを備え、
前記第１および第２の非晶質膜の一方と前記半導体基板との界面は、前記半導体基板の厚み方向において、前記第１および第２の非晶質膜の他方と前記半導体基板との界面と異なる位置に存在し、
前記第１の非晶質膜の一部は、前記半導体基板の面内方向において前記第１の非晶質膜に隣接する前記第２の非晶質膜の電極が配置される面に接して前記第２の非晶質膜の一部の上に配置されるとともに、前記半導体基板の面内方向において前記第１の非晶質膜の外側に向かって膜厚が徐々に薄くなるテーパ形状を有する、光電変換素子。
【請求項４】
前記第１の非晶質膜と前記半導体基板との界面は、前記半導体基板の厚み方向において、前記第２の非晶質膜と前記半導体基板との界面よりも前記半導体基板の光入射側に位置する、請求項３に記載の光電変換素子。
【請求項５】
前記第１の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第１のノンドープ層と、
前記第１のノンドープ層に接して設けられた前記第１の不純物層とを含み、
前記第２の非晶質膜は、
前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第２のノンドープ層と、
前記第２のノンドープ層に接して設けられた前記第２の不純物層とを含む、請求項１から請求項４のいずれか１項に記載の光電変換素子。
【請求項６】
第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して設けられ、前記第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とのうち、一方の非晶質膜を形成する第１の工程と、
前記半導体基板の面内方向における前記一方の非晶質膜の一部分と、該一部分に接する前記半導体基板の一部分とを除去する第２の工程と、
前記一方の非晶質膜の残部上に被覆層を形成する第３の工程と、
前記半導体基板の一方の表面、前記被覆層および前記一方の非晶質膜の残部の一部に接して前記第１および第２の非晶質膜の他方の非晶質膜を形成する第４の工程と、
前記被覆層を除去する第５の工程とを備え、
前記第３の工程において、前記被覆層は、前記半導体基板の面内方向における寸法が前記一方の非晶質膜の残部の前記半導体基板の面内方向における寸法よりも小さくなり、前記半導体基板の面内方向における端部が前記半導体基板の面内方向において前記被覆層の外側に向かうに従って膜厚が徐々に薄くなるように形成される、光電変換素子の製造方法。
【請求項７】
前記第１の工程において、前記半導体基板の一方の表面に接して前記第１の非晶質膜を形成し、
前記第２の工程において、前記第１の非晶質膜の一部分と、該一部分に接する前記半導体基板の一部分とを除去し、
前記第４の工程において、前記半導体基板の一方の表面、前記被覆層および前記第１の非晶質膜の残部の一部に接して前記第２の非晶質膜を形成する、請求項６に記載の光電変換素子の製造方法。
【請求項８】
前記第１の工程において、前記半導体基板の一方の表面に接して前記第２の非晶質膜を形成し、
前記第２の工程において、前記第２の非晶質膜の一部分と、該一部分に接する前記半導体基板の一部分とを除去し、
前記第４の工程において、前記半導体基板の一方の表面、前記被覆層および前記第２の非晶質膜の残部の一部に接して前記第１の非晶質膜を形成する、請求項６に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光電変換素子およびその製造方法に関するものである。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池としては、化合物半導体または有機材料を用いたものなど様々な種類があるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とに電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合、電極における光の反射、吸収があることから、形成された電極の面積分だけ入射する太陽光が減少するので、裏面にのみ電極を形成した太陽電池が開発されている。
【０００５】
図１１は、特許文献１に開示されている裏面にのみ電極を形成した従来の太陽電池を表す平面図である。また、図１２は、図１１に示す線ＸＩＩ−ＸＩＩ間における太陽電池の断面である。
【０００６】
太陽電池３００の裏面には、ｎ側電極１４０ｎ及びｐ側電極１４０ｐが形成されている。また、半導体基板１１１の裏面には、ｉｎ接合１２０、ｉｐ接合１３０が形成されている。ｉｎ接合１２０は、ｉ型アモルファスシリコン層１２０ｉとｎ型アモルファスシリコン層１２０ｎとによって構成されている。また、ｉｐ接合１３０は、ｉ型アモルファスシリコン層１３０ｉとｐ型アモルファスシリコン層１３０ｐとによって構成されている。ｎ型アモルファスシリコン層１２０ｎとｐ型アモルファスシリコン層１３０ｐとは、ｉ型アモルファスシリコン層１３０ｉによって電気的に分離されている。１２０ｆは、斜面である。
【０００７】
図１３は、特許文献１に開示されている太陽電池の製造方法の一例を示す工程図である。図１３に示すように、模式的断面図を参照して太陽電池３００の製造方法を説明する。
【０００８】
まず、図１３（ａ）に示すように、ｎ型単結晶シリコン基板である半導体基板１１１の裏面上に、ＣＶＤ法を用いて、ｉ型アモルファスシリコン層１２０ｉとｎ型アモルファスシリコン層１２０ｎを順次形成する。これによって、ｉｎ接合１２０が形成される。
【０００９】
次に、図１３（ｂ）に示すように、ｎ型アモルファスシリコン層１２０ｎ上に、ＣＶＤ法を用いて、被覆層１５０を形成する。被覆層１５０としては、例えば、窒化シリコンや酸化シリコンなどを用いることができる。
【００１０】
次に、図１３（ｃ）に示すように、フォトリソグラフィ法によって、被覆層１５０の一部を所定間隔で第１方向に沿って除去する。これによって、第１方向に沿ってそれぞれ延びる複数の第１溝１５０ｇが形成される。
【００１１】
次に、図１３（ｄ）に示すように、被覆層１５０をマスクとし、アルカリ水溶液を用いた等方性エッチング法によって、ｉ型アモルファスシリコン層１２０ｉとｎ型アモルファスシリコン層１２０ｎとの一部を所定間隔で第１方向に沿って除去する。これによって、第１方向に沿ってそれぞれ延びる複数本の第２溝１２０ｇが形成される。第２溝１２０ｇは、第１溝１５０ｇから半導体基板１１１側に延び、半導体基板１１１まで達するように形成される。
【００１２】
ここで、第２溝１２０ｇを形成する工程では、ｎ型アモルファスシリコン層１２０ｎのうち、被覆層１５０の第１方向と略直交する第２方向における一端部と半導体基板１１１との間に設けられた部分をも除去する。すなわち、被覆層１５０の下に設けられたｎ型アモルファスシリコン層１２０ｎを抉るように除去する。被覆層１５０の下でエッチングを等方的に進めることによって、ｉｎ接合１２０に斜面１２０ｆが形成される。
【００１３】
次に、図１３（ｅ）に示すように、第２溝１２０ｇの底面上及び側面上に、ＣＶＤ法を用いて、ｉ型アモルファスシリコン層１３０ｉとｐ型アモルファスシリコン層１３０ｐとを順次形成する。これによって、ｉｐ接合１３０が形成される。被覆層１５０の下部にも回り込むようにｉ型アモルファスシリコン層１３０ｉ及びｐ型アモルファスシリコン層１３０ｐを形成することによって、ｉｎ接合１２０の斜面１２０ｆは、ｉｐ接合１３０のｉ型アモルファスシリコン層１３０ｉによって覆われる。ｎ型アモルファスシリコン層１２０ｎとｐ型アモルファスシリコン層１３０ｐとは、ｉ型アモルファスシリコン層１３０ｉによって電気的に分離される。
【００１４】
次に、図１３（ｆ）に示すように、エッチング法によって、被覆層１５０を全て除去する。これによって、ｉｐ接合１３０とｎ型アモルファスシリコン層１２０ｎとが露出される。なお、このときｐ型アモルファスシリコン層１３０ｐの端部は、ｉ型アモルファスシリコン層１３０ｉによって覆われており、ｐ型アモルファスシリコン層１３０ｐの中央部は、露出される。また、本工程において、被覆層１５０の表面に形成されたｉ型アモルファスシリコン層１３０ｉとｐ型アモルファスシリコン層１３０ｐとは、被覆層１５０とともに除去される。
【００１５】
次に、スパッタリング法を用いて、ｎ型アモルファスシリコン層１２０ｎ上及びｐ型アモルファスシリコン層１３０ｐ上に、第１方向に沿って、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）層である透明電極層を形成する。続いて、印刷法や塗布法などを用いて、透明電極層上に銀ペーストである導電層を形成する。このようにして、太陽電池３００が製造される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１においては、裏面にｐｎ接合をパターン形成するため、ｐｎ接合形成時には最低２回製膜をしなければならず、２回目の製膜時は１回目の製膜によるプラズマダメージ層上に製膜することになる。それにより、２回目の製膜箇所の界面パッシベーションが十分になされず、太陽電池特性の低下を招くという問題がある。
【００１８】
そこで、この発明の実施の形態によれば、２回目の製膜箇所の界面パッシベーション性を低下させない光電変換素子を提供する。
【００１９】
また、この発明の実施の形態によれば、２回目の製膜箇所の界面パッシベーション性を低下させない光電変換素子の製造方法を提供する。
【課題を解決するための手段】
【００２０】
この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１および第２の非晶質膜とを備える。半導体基板は、第１の導電型を有する単結晶シリコンからなる。第１の非晶質膜は、半導体基板の一方の表面に接して設けられ、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む。第２の非晶質膜は、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して設けられ、第１の導電型を有する第２の不純物層を少なくとも含む。そして、第１および第２の非晶質膜の一方と半導体基板との界面は、半導体基板の厚み方向において、第１および第２の非晶質膜の他方と半導体基板との界面と異なる位置に存在する。
【００２１】
また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、前記第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とのうち、一方の非晶質膜を形成する第１の工程と、半導体基板の面内方向における一方の非晶質膜の一部分と、該一部分に接する半導体基板の一部分とを除去する第２の工程と、一方の非晶質膜の残部上に被覆層を形成する第３の工程と、半導体基板の一方の表面および被覆層上に第１および第２の非晶質膜の他方の非晶質膜を形成する第４の工程と、被覆層を除去する第５の工程とを備える。
【発明の効果】
【００２２】
この発明の実施の形態による光電変換素子においては、第１および第２の非晶質膜の一方と半導体基板との界面は、半導体基板の厚み方向において、第１および第２の非晶質膜の他方と半導体基板との界面と異なる位置に存在する。その結果、第１および第２の非晶質膜の両方は、プラズマダメージが無い半導体基板に接して形成され、キャリア（電子および正孔）の伝導特性が向上する。
【００２３】
従って、光電変換素子の変換効率を向上できる。
【００２４】
また、この発明の実施の形態による光電変換素子の製造方法においては、第１および第２の非晶質膜の一方の非晶質膜が半導体基板上に形成され、該一方の非晶質膜の一部分およびその一部分に接する半導体基板の一部分が除去された位置に第１および第２の非晶質膜の他方の非晶質膜が形成される。その結果、第１および第２の非晶質膜の両方は、プラズマダメージが無い半導体基板に接して形成され、キャリア（電子および正孔）の伝導特性が向上する。
【００２５】
従って、光電変換素子の変換効率を向上できる。
【図面の簡単な説明】
【００２６】
【図１】この発明の実施の形態１による光電変換素子の平面図である。
【図２】図１に示す線ＩＩ−ＩＩ間における光電変換素子の断面図である。
【図３】図２に示す非晶質膜の拡大図である。
【図４】図２に示す光電変換素子の裏面側の平面図である。
【図５】図１，２に示す光電変換素子の製造方法を示す第１の工程図である。
【図６】図１，２に示す光電変換素子の製造方法を示す第２の工程図である。
【図７】図１，２に示す光電変換素子裏面側の一部を示す断面図である。
【図８】実施の形態２による光電変換素子の構成を示す断面図である。
【図９】図８に示す光電変換素子の製造工程の一部を示す第１の工程図である。
【図１０】図８に示す光電変換素子の製造工程の一部を示す第２の工程図である。
【図１１】特許文献１に開示されている裏面にのみ電極を形成した従来の太陽電池を表す平面図である。
【図１２】図１１に示す線ＸＩＩ−ＸＩＩ間における太陽電池の断面である。
【図１３】特許文献１に開示されている太陽電池の製造方法の一例を示す工程図である。
【発明を実施するための形態】
【００２７】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２８】
この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。
【００２９】
［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の平面図である。また、図２は、図１に示す線ＩＩ−ＩＩ間における光電変換素子の断面図である。なお、図１は、光電変換素子の裏面側の平面図である。図１，２を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、反射防止膜２と、非晶質膜１１〜１ｍ（ｍは２以上の整数）と、非晶質膜２１〜２ｍ−１と、電極３，４とを備える。
【００３０】
ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。更に、ｎ型単結晶シリコン基板１は、光入射側の表面（反射防止膜２が形成された表面）にテクスチャ構造を有する。更に、ｎ型単結晶シリコン基板１は、裏面（反射防止膜２が形成された面と反対側の表面）において、矩形の凸部１Ａと凹部１Ｂとを有する。凸部１Ａの高さ（＝凹部１Ｂの深さ）は、２０ｎｍ〜５μｍである。
【００３１】
反射防止膜２は、例えば、窒化シリコン膜からなり、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。そして、反射防止膜２は、例えば、１００ｎｍの膜厚を有する。
【００３２】
非晶質膜１１〜１ｍの各々は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側と反対側の表面に接して設けられる。より具体的には、非晶質膜１１〜１ｍの各々は、ｎ型単結晶シリコン基板１の凸部１Ａに接して設けられる。そして、非晶質膜１１〜１ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。
【００３３】
非晶質膜２１〜２ｍ−１は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側と反対側の表面に接して設けられる。より具体的には、非晶質膜２１〜２ｍ−１の各々は、ｎ型単結晶シリコン基板１の凹部１Ｂに接して設けられる。そして、非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。
【００３４】
電極３は、非晶質膜１１〜１ｍに接して設けられる。電極４は、非晶質膜２１〜２ｍ−１に接して設けられる。そして、電極３，４は、櫛形の平面形状を有し、交互に噛み合うように配置される。また、電極３，４の各々は、例えば、銀（Ａｇ）からなる。その結果、電極３，４は、それぞれ、非晶質膜１１〜１ｍおよび非晶質膜２１〜２ｍ−１とオーミックコンタクトを形成する。
【００３５】
図３は、図２に示す非晶質膜１１，２１の拡大図である。図３を参照して、非晶質膜１１は、非晶質膜１１Ａ，１１Ｂのいずれかからなり、非晶質膜２１は、非晶質膜２１Ａ，２１Ｂのいずれかからなる。そして、非晶質膜１１Ａ，１１Ｂと非晶質膜２１Ａ，２１Ｂとの組み合わせは、図３の（ａ）〜（ｄ）に示すように４通りである。
【００３６】
非晶質膜１１Ａは、ノンドープ層１０１と、ｐ型不純物層１０２とからなる。ノンドープ層１０１は、ｎ型単結晶シリコン基板１の凸部１Ａに接して配置される。ｐ型不純物層１０２は、ノンドープ層１０１に接して配置される。
【００３７】
ノンドープ層１０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５〜１０ｎｍである。ｐ型不純物層１０２は、ｐ型の導電型を有し、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のボロン（Ｂ）を含む。また、ｐ型不純物層１０２は、５〜１０ｎｍの膜厚を有する。従って、非晶質膜１１Ａは、全体で１０〜２０ｎｍの膜厚を有する。
【００３８】
非晶質膜２１Ａは、ノンドープ層２０１と、ｎ型不純物層２０２とからなる。ノンドープ層２０１は、ｎ型単結晶シリコン基板１の凹部１Ｂに接して配置される。ｎ型不純物層２０２は、ノンドープ層２０１に接して配置される。
【００３９】
ノンドープ層２０１は、ｉ型の導電型を有し、例えば、ｉ型ａ−Ｓｉからなり、膜厚は、例えば、５ｎｍ〜１０ｎｍである。ｎ型不純物層２０２は、ｎ型の導電型を有し、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のリン（Ｐ）を含む。また、ｎ型不純物層２０２は、５ｎｍ〜１０ｎｍの膜厚を有する。従って、非晶質膜２１Ａは、全体で１０ｎｍ〜２０ｎｍの膜厚を有する。
【００４０】
非晶質膜１１Ｂは、ｐ型不純物層１０３からなる。ｐ型不純物層１０３は、ｎ型単結晶シリコン基板１の凸部１Ａに接して配置される。また、ｐ型不純物層１０３は、例えば、ｐ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＢを含む。更に、ｐ型不純物層１０３は、１０〜２０ｎｍの膜厚を有する。
【００４１】
非晶質膜２１Ｂは、ｎ型不純物層２０３からなる。ｎ型不純物層２０３は、ｎ型単結晶シリコン基板１の凹部１Ｂに接して配置される。また、ｎ型不純物層２０３は、例えば、ｎ型ａ−Ｓｉからなり、例えば、５×１０１９ｃｍ−３のＰを含む。更に、ｎ型不純物層２０３は、１０〜２０ｎｍの膜厚を有する。
【００４２】
このように、非晶質膜１１Ａは、ｉ型ａ−Ｓｉ／ｐ型ａ−Ｓｉからなり、非晶質膜１１Ｂは、ｐ型ａ−Ｓｉからなる。また、非晶質膜２１Ａは、ｉ型ａ−Ｓｉ／ｎ型ａ−Ｓｉからなり、非晶質膜２１Ｂは、ｎ型ａ−Ｓｉからなる。
【００４３】
なお、図２に示す非晶質膜１２〜１ｍの各々も、図３に示す非晶質膜１１Ａ，１１Ｂのいずれかからなり、図２に示す非晶質膜２２〜２ｍ−１の各々も、図３に示す非晶質膜２１Ａ，２１Ｂのいずれかからなる。
【００４４】
非晶質膜１１〜１ｍの各々が図３に示す非晶質膜１１Ａ，１１Ｂのいずれかからなり、非晶質膜２１〜２ｍ−１の各々が図３に示す非晶質膜２１Ａ，２１Ｂのいずれかからなる場合、電極３は、ｐ型不純物層１０２，１０３のいずれかに接して設けられ、電極４は、ｎ型不純物層２０２，２０３のいずれかに接して設けられる。
【００４５】
上述したように、非晶質膜１１〜１ｍの各々は、非晶質膜１１Ａ（＝ノンドープ層１０１／ｐ型不純物層１０２）、または非晶質膜１１Ｂ（＝ｐ型不純物層１０３）からなる。また、非晶質膜２１〜２ｍ−１の各々は、非晶質膜２１Ａ（＝ノンドープ層２０１／ｎ型不純物層２０２）、または非晶質膜２１Ｂ（＝ｎ型不純物層２０３）からなる。従って、非晶質膜１１〜１ｍの各々は、少なくともｐ型不純物層を含む非晶質膜であり、非晶質膜２１〜２ｍ−１の各々は、少なくともｎ型不純物層を含む非晶質膜である。
【００４６】
再び、図１，２を参照して、非晶質膜１１〜１ｍおよび非晶質膜２１〜２ｍ−１は、図２の紙面に垂直な方向において同じ長さを有する。そして、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。
【００４７】
このように、少なくともｐ型不純物層を含む非晶質膜１１〜１ｍの面積占有率を少なくともｎ型不純物層を含む非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｎ接合（少なくともｐ型不純物層を含む非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。
【００４８】
また、非晶質膜２１の一部は、非晶質膜１１，１２の一部に重なっており、非晶質膜２２の一部は、非晶質膜１２，１３の一部に重なっており、以下同様にして、非晶質膜２ｍ−１の一部は、非晶質膜１ｍ−１，１ｍの一部に重なっている。
【００４９】
その結果、光電変換素子１００は、領域５〜７がｎ型単結晶シリコン基板１の面内方向に配置された構造からなる。領域５は、非晶質膜１１〜１ｍが非晶質膜２１〜２ｍ−１に重なった領域であり、領域６は、非晶質膜１１〜１ｍからなる領域であり、領域７は、非晶質膜２１〜２ｍ−１からなる領域である。
【００５０】
非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合、領域５は、ｎ型単結晶シリコン基板１側から、ノンドープ層１０１、ｐ型不純物層１０２、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなり、領域６は、ｎ型単結晶シリコン基板１側から、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなり、領域７は、ｎ型単結晶シリコン基板１側から、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなる。
【００５１】
また、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合、領域５は、ｎ型単結晶シリコン基板１側から、ｐ型不純物層１０３、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなり、領域６は、ｎ型単結晶シリコン基板１上にｐ型不純物層１０３が堆積された構造からなり、領域７は、ｎ型単結晶シリコン基板１側から、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなる。
【００５２】
更に、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合、領域５は、ｎ型単結晶シリコン基板１側から、ノンドープ層１０１、ｐ型不純物層１０２およびｎ型不純物層２０３が順次積層された構造からなり、領域６は、ｎ型単結晶シリコン基板１側から、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなり、領域７は、ｎ型単結晶シリコン基板１上にｎ型不純物層２０３が堆積された構造からなる。
【００５３】
更に、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合、領域５は、ｎ型単結晶シリコン基板１側から、ｐ型不純物層１０３およびｎ型不純物層２０３が順次積層された構造からなり、領域６は、ｎ型単結晶シリコン基板１上にｐ型不純物層１０３が堆積された構造からなり、領域７は、ｎ型単結晶シリコン基板１上にｎ型不純物層２０３が堆積された構造からなる。
【００５４】
図４は、図２に示す光電変換素子１００の裏面側の平面図である。なお、図４においては、電極３，４は、削除されている。図４を参照して、領域５は、１ｍｍ以下の幅を有する。領域５の幅が１ｍｍよりも大きい場合、光励起された少数キャリアが電極まで到達できなくなり、光電変換素子１００の発電効率が低下するからである。
【００５５】
以下においては、非晶質膜１１〜１ｍの各々が非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１の各々が非晶質膜２１Ａからなる場合を例にして説明する。
【００５６】
図５および図６は、それぞれ、図１，２に示す光電変換素子１００の製造方法を示す第１および第２の工程図である。
【００５７】
光電変換素子１００の製造方法について説明する。光電変換素子１００は、プラズマ装置を主に用いてプラズマＣＶＤ法によって製造される。
【００５８】
プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。
【００５９】
仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００６０】
反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。なお、反応室ＣＢ１は、ｉ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ２は、ｐ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ３は、ｎ型ａ−Ｓｉを堆積するための反応室である。
【００６１】
取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０−５Ｐａ以下に設定する。
【００６２】
仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。
【００６３】
ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。
【００６４】
光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、ｎ型単結晶シリコン基板１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１の表面をテクスチャ化する。その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する（図５の工程（ａ）参照）。
【００６５】
ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１をスパッタ装置に入れ、窒化シリコン膜からなる反射防止膜２をスパッタリングによってｎ型単結晶シリコン基板１の光入射側の表面に形成する（図５の工程（ｂ）参照）。
【００６６】
そして、ｎ型単結晶シリコン基板１／反射防止膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【００６７】
その後、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１／反射防止膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【００６８】
ｎ型単結晶シリコン基板１／反射防止膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１／反射防止膜２は、仕込室から反応室ＣＢ１へ搬送される。
【００６９】
ノンドープ層１０１，２０１、ｐ型不純物層１０２，１０３およびｎ型不純物層２０２，２０３を形成するときの材料ガスの流量を表１に示す。
【００７０】
【表１】
0006032911.tif 000002
【００７１】
ｎ型単結晶シリコン基板１／反射防止膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのシラン（ＳｉＨ４）ガスと、１００ｓｃｃｍの水素（Ｈ２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層１８がｎ型単結晶シリコン基板１の表面（＝反射防止膜２が形成された面と反対側の表面）に堆積される。
【００７２】
ノンドープ層１８の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層１８／ｎ型単結晶シリコン基板１／反射防止膜２を反応室ＣＢ１から反応室ＣＢ２へ搬送する。
【００７３】
その後、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ２Ｈ６）ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ２Ｈ６ガスの濃度は、０．１％である。
【００７４】
これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型不純物層１９がノンドープ層１８上に堆積される。その結果、非晶質膜１１〜１ｍ用の非晶質膜２０がｎ型単結晶シリコン基板１の裏面（反射防止膜２が形成された表面と反対側の表面）に形成される（図５の工程（ｃ）参照）。
【００７５】
ｐ型不純物層１９の膜厚が５〜１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、非晶質膜２０／ｎ型単結晶シリコン基板１／反射防止膜２を反応室ＣＢ２から取出室へ搬送し、非晶質膜２０／ｎ型単結晶シリコン基板１／反射防止膜２を室温まで冷却した後、取り出す。
【００７６】
そして、取り出した非晶質膜２０／ｎ型単結晶シリコン基板１／反射防止膜２の非晶質膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３０を形成する（図５の工程（ｄ）参照）。
【００７７】
その後、レジストパターン３０をマスクとして非晶質膜２０およびｎ型単結晶シリコン基板１の一部をドライエッチングまたはウェットエッチングによってエッチングし、非晶質膜１１〜１ｍを形成する（図５の工程（ｅ）参照）。この場合、ｎ型単結晶シリコン基板１は、２０ｎｍ〜５μｍだけ厚み方向にエッチングされ、凸部１Ａおよび凹部１Ｂが形成される。これによって、非晶質膜２０をプラズマＣＶＤ法によって形成したときのプラズマダメージ層が除去される。
【００７８】
引き続いて、非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２のｎ型単結晶シリコン基板１の裏面側の全面に被覆層を形成し、その後、フォトリソグラフィおよびエッチングを用いて非晶質膜１１〜１ｍ上の被覆層を残し、非晶質膜１１〜１ｍ上に被覆層４０を形成する（図６の工程（ｆ）参照）。この場合、ｎ型単結晶シリコン基板１の面内方向ＤＲ１における被覆層４０の寸法が非晶質膜１１〜１ｍの面内方向ＤＲ１における寸法よりも小さくなるように被覆層４０を形成する。また、被覆層４０は、窒化シリコン膜または酸化シリコン膜からなり、膜厚は、約１００ｎｍである。
【００７９】
そして、被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２のｎ型単結晶シリコン基板１の凹部１Ｂをフッ酸で洗浄し、被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【００８０】
そして、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【００８１】
被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２の温度が２００℃に達すると、被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２を仕込室から反応室ＣＢ１へ搬送する。
【００８２】
被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを反応室ＣＢ１に流し（表１参照）、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層４８が非晶質膜１１〜１ｍ上、被覆層４０上およびｎ型単結晶シリコン基板１の凹部１Ｂ上に堆積される。
【００８３】
ノンドープ層４８の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層４８／被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２を反応室ＣＢ１から反応室ＣＢ３へ搬送する。
【００８４】
ノンドープ層４８／被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ４ガスと、１５０ｓｃｃｍのＨ２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ３）ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ３ガスの濃度は、０．２％である。
【００８５】
これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型不純物層４９がノンドープ層４８上に堆積される。その結果、非晶質膜２１〜２ｍ−１用の非晶質膜５０がｎ型単結晶シリコン基板１の裏面側の全面に形成される（図６の工程（ｇ）参照）。
【００８６】
ｎ型不純物層４９の膜厚が５〜１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、非晶質膜５０／被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２を反応室ＣＢ３から取出室へ搬送する。そして、非晶質膜５０／被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２を室温まで冷却し、取出室から取出す。
【００８７】
その後、非晶質膜５０／被覆層４０／非晶質膜１１〜１ｍ／ｎ型単結晶シリコン基板１／反射防止膜２の被覆層４０を酸性のエッチング液を用いて除去する。これによって、被覆層４０上の非晶質膜５０がリフトオフによって除去され、非晶質膜１１〜１ｍがｎ型単結晶シリコン基板１の凸部１Ａ上に形成され、非晶質膜２１〜２ｍ−１がｎ型単結晶シリコン基板１の凹部１Ｂ上に形成される（図６の工程（ｈ）参照）。
【００８８】
そして、非晶質膜１１〜１ｍ，２１〜２ｍ−１側にＡｇを蒸着して電極３，４を形成する。これによって、光電変換素子１００が完成する（図６の工程（ｉ）参照）。
【００８９】
上述したように、被覆層４０の面内方向ＤＲ１における寸法を非晶質膜１１〜１ｍの面内方向ＤＲ１における寸法よりも小さくすることによって、工程（ｇ）において、ノンドープ層４８（＝ｉ型ａ−Ｓｉ）を堆積するときのカバレッジを良くすることができ、その後に堆積されるｎ型ａ−Ｓｉと、既に堆積しているｐ型ａ−Ｓｉとを、より確実に電気的に分離させることができる。
【００９０】
光電変換素子１００において、太陽光が反射防止膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。
【００９１】
光励起された電子および正孔は、反射防止膜２側へ拡散しても、反射防止膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散する。
【００９２】
そして、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散した電子および正孔は、（ノンドープ層１０１およびｐ型不純物層１０２からなる非晶質膜１１〜１ｍ）／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、非晶質膜１１〜１ｍ（＝ノンドープ層１０１／ｐ型不純物層１０２）を介して電極３へ到達し、電子は、非晶質膜２１〜２ｍ−１（＝ノンドープ層２０１／ｎ型不純物層２０２）を介して電極４へ到達する。
【００９３】
電極４へ到達した電子は、電極３と電極４との間に接続された負荷を介して電極３へ到達し、正孔と再結合する。
【００９４】
このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝反射防止膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。
【００９５】
そして、光電変換素子１００においては、ｎ型不純物層２０２を含む非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面側が２０ｎｍ〜５μｍの深さに亘って除去された後のｎ型単結晶シリコン基板１の裏面（＝凹部１Ｂ）に接して形成される（工程（ｆ），（ｇ），（ｈ）参照）。
【００９６】
その結果、ｎ型不純物層２０２を含む非晶質膜２１〜２ｍ−１は、非晶質膜２０を形成したときのプラズマダメージ層が除去されたｎ型単結晶シリコン基板１の裏面（＝凹部１Ｂ）に接して形成され、ｐ型不純物層１０２を含む非晶質膜１１〜１ｍは、プラズマダメージが無いｎ型単結晶シリコン基板１の裏面（＝凸部１Ａ）に接して形成されるので、電子は、プラズマダメージ層が除去されたｎ型単結晶シリコン基板１の裏面から非晶質膜２１〜２ｍ−１を介して電極４へ到達し、正孔は、プラズマダメージが無いｎ型単結晶シリコン基板１の裏面から非晶質膜１１〜１ｍを介して電極３へ到達する。即ち、正孔および電子は、プラズマダメージが無いｎ型単結晶シリコン基板１の裏面からそれぞれ非晶質膜１１〜１ｍ，２１〜２ｍ−１を介して電極へ到達する。
【００９７】
従って、光電変換素子１００においては、キャリア（電子および正孔）に対する伝導特性を向上でき、光電変換素子１００の変換効率を向上できる。
【００９８】
上記においては、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合（図３の（ａ）参照）について説明したが、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなっていてもよい（図３の（ｂ）参照）。この場合、図５の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（反射防止膜２が形成された面と反対側の表面）に堆積される。
【００９９】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなる場合も、ｎ型不純物層２０２を含む非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面側が２０ｎｍ〜５μｍの深さに亘って除去された後のｎ型単結晶シリコン基板１の裏面（＝凹部１Ｂ）に接して形成される（工程（ｆ），（ｇ），（ｈ）参照）。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ａからなる場合も、上述したように、キャリア（電子および正孔）に対する伝導特性を向上でき、光電変換素子１００の変換効率を向上できる。
【０１００】
また、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図３の（ｃ）参照）。この場合、図６の工程（ｇ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面側の全面に堆積される。
【０１０１】
その結果、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、ｎ型不純物層２０３からなる非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面側が２０ｎｍ〜５μｍの深さに亘って除去された後のｎ型単結晶シリコン基板１の裏面（＝凹部１Ｂ）に接して形成される（工程（ｆ），（ｇ），（ｈ）参照）。従って、非晶質膜１１〜１ｍが非晶質膜１１Ａからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、キャリア（電子および正孔）に対する伝導特性を向上でき、光電変換素子１００の変換効率を向上できる。
【０１０２】
更に、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなっていてもよい（図３の（ｄ）参照）。この場合、図５の工程（ｃ）において、ｐ型不純物層１０３用のｐ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面（反射防止膜２が形成された面と反対側の表面）に堆積される。また、図６の工程（ｇ）において、ｎ型不純物層２０３用のｎ型ａ−Ｓｉが表１に示すガス流量を用いてｎ型単結晶シリコン基板１の裏面側の全面に堆積される。
【０１０３】
その結果、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、ｎ型不純物層２０３からなる非晶質膜２１〜２ｍ−１は、ｎ型単結晶シリコン基板１の裏面側が２０ｎｍ〜５μｍの深さに亘って除去された後のｎ型単結晶シリコン基板１の裏面（＝凹部１Ｂ）に接して形成される（工程（ｆ），（ｇ），（ｈ）参照）。従って、非晶質膜１１〜１ｍが非晶質膜１１Ｂからなり、非晶質膜２１〜２ｍ−１が非晶質膜２１Ｂからなる場合も、上述したように、キャリア（電子および正孔）に対する伝導特性を向上でき、光電変換素子１００の変換効率を向上できる。
【０１０４】
また、上記においては、非晶質膜１１〜１ｍを構成するノンドープ層１０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ノンドープ層１０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【０１０５】
更に、非晶質膜１１〜１ｍを構成するｐ型不純物層１０２，１０３の各々は、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型不純物層１０２，１０３の各々は、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。
【０１０６】
更に、非晶質膜２１〜２ｍ−１を構成するノンドープ層２０１は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ノンドープ層２０１は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。
【０１０７】
更に、非晶質膜２１〜２ｍ−１を構成するｎ型不純物層２０２，２０３の各々は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型不純物層２０２，２０３の各々は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。
【０１０８】
即ち、光電変換素子１００においては、ｐ型不純物層１０２，１０３、ｎ型不純物層２０２，２０３およびノンドープ層１０１，２０１は、それぞれ、表２に示す材料のいずれかからなっていてもよい。
【０１０９】
【表２】
0006032911.tif 000003
【０１１０】
この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ４ガス、メタン（ＣＨ４）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ４ガス、酸素（Ｏ２）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ４ガス、アンモニア（ＮＨ３）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ゲルマン（ＧｅＨ４）ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ４ガス、Ｂ２Ｈ６ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【０１１１】
また、ｎ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ４ガス、ＰＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【０１１２】
更に、ｉ型ａ−ＳｉＣは、ＳｉＨ４ガス、ＣＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＯは、ＳｉＨ４ガス、Ｏ２ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＣＮは、ＳｉＨ４ガス、ＣＨ４ガス、ＮＨ３ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ４ガス、ＧｅＨ４ガスおよびＨ２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。
【０１１３】
なお、ノンドープ層１０１，２０１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをノンドープ層１０１，２０１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００においては、非晶質膜１１〜１ｍ，２１〜２ｍ−１におけるノンドープ層１０１，２０１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。
【０１１４】
そこで、実施の形態１においては、ｎ型単結晶シリコン基板１の光学バンドギャップよりも大きい光学バンドギャップを有するｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをノンドープ層１０１，２０１として用いることにした。
【０１１５】
図７は、図１，２に示す光電変換素子１００の裏面側の一部を示す断面図である。図７を参照して、被覆層４０は、面内方向ＤＲ１における端部にテーパ形状４１を有する。テーパ形状４１は、ｎ型単結晶シリコン基板１の凹部１Ｂから非晶質膜１１，１２側へ向かう方向に被覆層４０の膜厚が徐々に厚くなるように形成される。そして、テーパ形状４１は、ドライエッチングまたはウェットエッチングによって形成される。
【０１１６】
被覆層４０の面内方向ＤＲ１における寸法を非晶質膜１１，１２の面内方向ＤＲ１における寸法よりも小さくし、被覆層４０の面内方向ＤＲ１における端部にテーパ形状４１を設けることによって、ノンドープ層４８（＝ｉ型ａ−Ｓｉ）のカバレッジが更に良くなる。
【０１１７】
そして、被覆層４０上のノンドープ層４８（＝ｉ型ａ−Ｓｉ）およびｎ型不純物層４９（＝ｎ型ａ−Ｓｉ膜）をリフトオフによって除去する際、図７に示す点線付近から、矢印で示す外側のノンドープ層４８（＝ｉ型ａ−Ｓｉ）およびｎ型不純物層４９（＝ｎ型ａ−Ｓｉ膜）が除去される。
【０１１８】
従って、被覆層４０にテーパ形状４１を設けることによって、カバレッジ良く非晶質膜２１〜２ｍ−１を形成できる。
【０１１９】
［実施の形態２］
図８は、実施の形態２による光電変換素子の構成を示す断面図である。図８を参照して、実施の形態２による光電変換素子２００は、図１に示す光電変換素子１００のｎ型単結晶シリコン基板１をｎ型単結晶シリコン基板３０１に代え、非晶質膜１１〜１ｍおよび非晶質膜２１〜２ｍ−１をそれぞれ非晶質膜６１〜６ｍおよび非晶質膜７１〜７ｍ−１に代えたものであり、その他は、光電変換素子１００と同じである。
【０１２０】
ｎ型単結晶シリコン基板３０１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板３０１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。更に、ｎ型単結晶シリコン基板３０１は、光入射側の表面がテクスチャ化されている。更に、ｎ型単結晶シリコン基板３０１は、裏面（反射防止膜２が形成された面と反対側の表面）において、矩形の凸部３０１Ａと凹部３０１Ｂとを有する。凸部３０１Ａの高さ（＝凹部３０１Ｂの深さ）は、２０ｎｍ〜５μｍである。
【０１２１】
非晶質膜６１〜６ｍの各々は、上述した非晶質膜１１Ａまたは非晶質膜１１Ｂ（図３参照）からなり、凹部３０１Ｂに配置される。そして、非晶質膜６１〜６ｍは、非晶質膜１１〜１ｍと同じ膜厚を有する。
【０１２２】
非晶質膜７１〜７ｍ−１の各々は、上述した非晶質膜２１Ａまたは非晶質膜２１Ｂ（図３参照）からなり、凸部３０１Ａに配置される。そして、非晶質膜７１〜７ｍ−１は、非晶質膜２１〜２ｍ−１と同じ膜厚を有する。
【０１２３】
そして、非晶質膜６１〜６ｍの一部は、非晶質膜７１〜７ｍ−１の一部に重なっている。
【０１２４】
その結果、光電変換素子２００は、領域３１〜３３がｎ型単結晶シリコン基板３０１の面内方向ＤＲ１に配置された構造からなる。領域３１は、非晶質膜６１〜６ｍが非晶質膜７１〜７ｍ−１に重なった領域であり、領域３２は、非晶質膜７１〜７ｍ−１からなる領域であり、領域３３は、非晶質膜６１〜６ｍからなる領域である。
【０１２５】
非晶質膜６１〜６ｍが非晶質膜１１Ａからなり、非晶質膜７１〜７ｍ−１が非晶質膜２１Ａからなる場合、領域３１は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層２０１、ｎ型不純物層２０２、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなり、領域３２は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなり、領域３３は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなる。
【０１２６】
また、非晶質膜６１〜６ｍが非晶質膜１１Ｂからなり、非晶質膜７１〜７ｍ−１が非晶質膜２１Ａからなる場合、領域３１は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層２０１、ｎ型不純物層２０２およびｐ型不純物層１０３が順次積層された構造からなり、領域３２は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層２０１およびｎ型不純物層２０２が順次積層された構造からなり、領域３３は、ｎ型単結晶シリコン基板３０１上に、ｐ型不純物層１０３が堆積された構造からなる。
【０１２７】
更に、非晶質膜６１〜６ｍが非晶質膜１１Ａからなり、非晶質膜７１〜７ｍ−１が非晶質膜２１Ｂからなる場合、領域３１は、ｎ型単結晶シリコン基板３０１側から、ｎ型不純物層２０３、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなり、領域３２は、ｎ型単結晶シリコン基板３０１上に、ｎ型不純物層２０３が堆積された構造からなり、領域３３は、ｎ型単結晶シリコン基板３０１側から、ノンドープ層１０１およびｐ型不純物層１０２が順次積層された構造からなる。
【０１２８】
更に、非晶質膜６１〜６ｍが非晶質膜１１Ｂからなり、非晶質膜７１〜７ｍ−１が非晶質膜２１Ｂからなる場合、領域３１は、ｎ型単結晶シリコン基板３０１側から、ｎ型不純物層２０３およびｐ型不純物層１０３が順次積層された構造からなり、領域３２は、ｎ型単結晶シリコン基板３０１上にｎ型不純物層２０３が堆積された構造からなり、領域３３は、ｎ型単結晶シリコン基板３０１上にｐ型不純物層１０３が堆積された構造からなる。
【０１２９】
光電変換素子２００においては、電極３は、非晶質膜６１〜６ｍ上に配置され、電極４は、非晶質膜７１〜７ｍ−１上に配置される。
【０１３０】
なお、以下においては、非晶質膜６１〜６ｍの各々が非晶質膜１１Ａからなり、非晶質膜７１〜７ｍ−１の各々が非晶質膜２１Ａからなる場合を例にして説明する。
【０１３１】
図９および図１０は、それぞれ、図８に示す光電変換素子２００の製造工程の一部を示す第１および第２の工程図である。光電変換素子２００は、図５および図６に示す工程（ａ）〜工程（ｉ）の工程（ｃ）〜（ｉ）をそれぞれ図９および図１０に示す工程（ｃ’）〜（ｉ’）に代えた工程に従って製造される。
【０１３２】
光電変換素子２００の製造が開始されると、上述した工程（ａ），（ｂ）が順次実行される。そして、工程（ｂ）の後、ｎ型単結晶シリコン基板３０１／反射防止膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【０１３３】
その後、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板３０１／反射防止膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【０１３４】
ｎ型単結晶シリコン基板３０１／反射防止膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板３０１／反射防止膜２は、仕込室から反応室ＣＢ１へ搬送される。
【０１３５】
ｎ型単結晶シリコン基板３０１／反射防止膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを反応室ＣＢ１に流し（表１参照）、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層５８がｎ型単結晶シリコン基板３０１の表面（＝反射防止膜２が形成された面と反対側の表面）に堆積される。
【０１３６】
ノンドープ層５８の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層５８／ｎ型単結晶シリコン基板３０１／反射防止膜２を反応室ＣＢ１から反応室ＣＢ３へ搬送する。
【０１３７】
その後、２０ｓｃｃｍのＳｉＨ４ガスと、１５０ｓｃｃｍのＨ２ガスと、水素希釈された５０ｓｃｃｍのＰＨ３ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。
【０１３８】
これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型不純物層５９がノンドープ層５８上に堆積される。その結果、非晶質膜７１〜７ｍ−１用の非晶質膜６０がｎ型単結晶シリコン基板１の裏面（反射防止膜２が形成された面と反対側の面）に形成される（図９の工程（ｃ’）参照）。
【０１３９】
ｎ型不純物層５９の膜厚が５〜１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、非晶質膜６０／ｎ型単結晶シリコン基板３０１／反射防止膜２を反応室ＣＢ３から取出室へ搬送する。そして、非晶質膜６０／ｎ型単結晶シリコン基板１／反射防止膜２を室温まで冷却し、取出室から取出す。
【０１４０】
その後、非晶質膜６０／ｎ型単結晶シリコン基板１／反射防止膜２の非晶質膜６０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン７０を形成する（図９の工程（ｄ’）参照）。
【０１４１】
そして、レジストパターン７０をマスクとして非晶質膜６０およびｎ型単結晶シリコン基板３０１をドライエッチングまたはウェットエッチングによってエッチングし、レジストパターン７０を除去する。これによって、非晶質膜７１〜７ｍ−１が形成されるとともに、ｎ型単結晶シリコン基板３０１の裏面に凸部３０１Ａおよび凹部３０１Ｂが形成される。
【０１４２】
引き続いて、非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２のｎ型単結晶シリコン基板１の裏面側の全面に被覆層を形成し、その後、フォトリソグラフィおよびエッチングを用いて非晶質膜７１〜７ｍ−１上の被覆層を残し、非晶質膜７１〜７ｍ−１上に被覆層８０を形成する（図９の工程（ｆ’）参照）。この場合、ｎ型単結晶シリコン基板３０１の面内方向ＤＲ１における被覆層８０の寸法が非晶質膜７１〜７ｍ−１の面内方向ＤＲ１における寸法よりも小さくなるように被覆層８０を形成する。また、被覆層８０は、窒化シリコン膜または酸化シリコン膜からなり、膜厚は、約１００ｎｍである。
【０１４３】
そして、被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。
【０１４４】
その後、仕込室の排気機構は、１×１０−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２の温度を２００℃に設定するように基板ホルダーを加熱する。
【０１４５】
被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２は、仕込室から反応室ＣＢ１へ搬送される。
【０１４６】
被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ４ガスと、１００ｓｃｃｍのＨ２ガスとを反応室ＣＢ１に流し（表１参照）、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるノンドープ層８８がｎ型単結晶シリコン基板３０１の裏面側の全面に堆積される。
【０１４７】
ノンドープ層８８の膜厚が５〜１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガスおよびＨ２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ノンドープ層８８／被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２を反応室ＣＢ１から反応室ＣＢ２へ搬送する。
【０１４８】
その後、２ｓｃｃｍのＳｉＨ４ガスと、４２ｓｃｃｍのＨ２ガスと、水素希釈された１２ｓｃｃｍのＢ２Ｈ６ガスとを反応室ＣＢ２に流し（表１参照）、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。
【０１４９】
これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型不純物層８９がノンドープ層８８上に堆積される。その結果、非晶質膜６１〜６ｍ用の非晶質膜９０がｎ型単結晶シリコン基板３０１の裏面側の全面に形成される（図１０の工程（ｇ’）参照）。
【０１５０】
ｐ型不純物層８９の膜厚が５〜１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、非晶質膜９０／非晶質膜７１〜７ｍ−１／被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２を反応室ＣＢ２から取出室へ搬送し、非晶質膜９０／非晶質膜７１〜７ｍ−１／被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２を室温まで冷却した後、取り出す。
【０１５１】
そして、取り出した非晶質膜９０／非晶質膜７１〜７ｍ−１／被覆層８０／非晶質膜７１〜７ｍ−１／ｎ型単結晶シリコン基板３０１／反射防止膜２の被覆層８０を酸性のエッチング液によって除去する。これによって、非晶質膜６１〜６ｍがｎ型単結晶シリコン基板３０１の凹部３０１Ｂに形成され、非晶質膜２１〜２ｍ−１がｎ型単結晶シリコン基板３０１の凸部３０１Ａに形成された構造が作製される（図１０の工程（ｈ’）参照）。
【０１５２】
その後、非晶質膜６１〜６ｍ，７１〜７ｍ−１側にＡｇを蒸着して電極３，４を形成する。これによって、光電変換素子２００が完成する（図１０の工程（ｉ’）参照）。
【０１５３】
上述したように、被覆層８０の面内方向ＤＲ１における寸法を非晶質膜７１〜７ｍ−１の面内方向ＤＲ１における寸法よりも小さくすることによって、工程（ｇ’）において、ノンドープ層８８（＝ｉ型ａ−Ｓｉ）を堆積するときのカバレッジを良くすることができ、その後に堆積されるｐ型ａ−Ｓｉと、既に堆積しているｎ型ａ−Ｓｉとを、より確実に電気的に分離させることができる。
【０１５４】
また、被覆層８０は、ｎ型単結晶シリコン基板３０１の面内方向ＤＲ１における端部に上述したテーパ形状４１を有していてもよい。これによって、工程（ｈ’）において、カバレッジ良く非晶質膜６１〜６ｍを形成できる。
【０１５５】
光電変換素子２００の発電機構は、上述した光電変換素子１００の発電機構と同じである。従って、光電変換素子２００もバックコンタクト型の光電変換素子である。
【０１５６】
そして、光電変換素子２００においては、ｐ型不純物層１０２を含む非晶質膜６１〜６ｍは、ｎ型単結晶シリコン基板３０１の裏面側が２０ｎｍ〜５μｍの深さに亘って除去された後のｎ型単結晶シリコン基板３０１の裏面（＝凹部３０１Ｂ）に接して形成される（工程（ｆ’），（ｇ’），（ｈ’）参照）。
【０１５７】
その結果、ｐ型不純物層１０２を含む非晶質膜６１〜６ｍは、非晶質膜６０を形成したときのプラズマダメージ層が除去されたｎ型単結晶シリコン基板３０１の裏面（＝凹部３０１Ｂ）に接して形成され、非晶質膜７１〜７ｍ−１は、プラズマダメージが無いｎ型単結晶シリコン基板３０１の裏面（＝凸部３０１Ａ）に接して形成されるので、正孔は、プラズマダメージ層が除去されたｎ型単結晶シリコン基板３０１の裏面から非晶質膜６１〜６ｍを介して電極３へ到達し、電子は、プラズマダメージが無いｎ型単結晶シリコン基板３０１の裏面から非晶質膜７１〜７ｍ−１を介して電極４へ到達する。
【０１５８】
従って、光電変換素子２００においては、キャリア（電子および正孔）に対する伝導特性を向上でき、光電変換素子２００の変換効率を向上できる。
【０１５９】
実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。
【０１６０】
上記においては、単結晶シリコン基板としてｎ型単結晶シリコン基板１，３０１を備える光電変換素子１００，２００について説明したが、この発明の実施の形態による光電変換素子は、単結晶シリコン基板としてｐ型単結晶シリコン基板を備える光電変換素子であってもよい。
【０１６１】
この場合、非晶質膜１１〜１ｍ，６１〜６ｍは、ノンドープ層（＝ｉ型ａ−Ｓｉ等）／ｎ型不純物層（＝ｎ型ａ−Ｓｉ等）、またはｎ型不純物層（＝ｎ型ａ−Ｓｉ等）からなり、非晶質膜２１〜２ｍ−１，７１〜７ｍ−１は、ノンドープ層（＝ｉ型ａ−Ｓｉ等）／ｐ型不純物層（＝ｐ型ａ−Ｓｉ等）、またはｐ型不純物層（＝ｐ型ａ−Ｓｉ等）からなる。即ち、非晶質膜１１〜１ｍ，６１〜６ｍは、少なくともｎ型不純物層を含む非晶質膜からなり、非晶質膜２１〜２ｍ−１，７１〜７ｍ−１は、少なくともｐ型不純物層を含む非晶質膜からなる。
【０１６２】
そして、非晶質膜１１〜１ｍと非晶質膜２１〜２ｍ−１との組み合わせ、および非晶質膜６１〜６ｍと非晶質膜７１〜７ｍ−１との組み合わせは、図３に示す組み合わせと同じ４通りである。この場合、ｐ型不純物層１０２，１０３をｎ型不純物層と読み替え、ｎ型不純物層２０２，２０３をｐ型不純物層と読み替えればよい。
【０１６３】
また、ｐ型単結晶シリコン基板を備える光電変換素子は、上述した工程（ａ）〜（ｉ）または工程（ａ），（ｂ），（ｃ’）〜（ｉ’）に従って製造される。
【０１６４】
実施の形態１においては、ｎ型不純物層２０２（またはｎ型不純物層２０３）を含む非晶質膜２１〜２ｍ−１がｎ型単結晶シリコン基板１の厚み方向においてｐ型不純物層１０２（またはｐ型不純物層１０３）を含む非晶質膜１１〜１ｍよりも深い位置に形成された光電変換素子１００について説明した。
【０１６５】
また、実施の形態２においては、ｐ型不純物層１０２（またはｐ型不純物層１０３）を含む非晶質膜６１〜６ｍがｎ型単結晶シリコン基板３０１の厚み方向においてｎ型不純物層２０２（またはｎ型不純物層２０３）を含む非晶質膜７１〜７ｍ−１よりも深い位置に形成された光電変換素子２００について説明した。
【０１６６】
従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコンからなる半導体基板と、半導体基板の一方の表面に接して設けられ、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、半導体基板の面内方向において第１の非晶質膜に隣接して半導体基板の一方の表面に接して設けられ、第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とを備え、第１および第２の非晶質膜の一方と半導体基板との界面は、半導体基板の厚み方向において、第１および第２の非晶質膜の他方と半導体基板との界面と異なる位置に存在すればよい。
【０１６７】
そして、ｎ型単結晶シリコン基板１，３０１が用いられる場合、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。また、ｐ型単結晶シリコン基板が用いられる場合、第１の導電型は、ｐ型であり、第２の導電型は、ｎ型である。
【０１６８】
また、この発明の実施の形態による光電変換素子の製造方法は、上述した光電変換素子１００，２００と同様の裏面構造を有し、ｐ型単結晶シリコン基板を用いた光電変換素子を製造する製造方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、第１の導電型と反対の第２の導電型を有する第１の不純物層を少なくとも含む第１の非晶質膜と、第１の導電型を有する第２の不純物層を少なくとも含む第２の非晶質膜とのうち、一方の非晶質膜を形成する第１の工程と、半導体基板の面内方向における一方の非晶質膜の一部分と、該一部分に接する半導体基板の一部分とを除去する第２の工程と、一方の非晶質膜の残部上に被覆層を形成する第３の工程と、半導体基板の一方の表面および被覆層上に第１および第２の非晶質膜の他方の非晶質膜を形成する第４の工程と、被覆層を除去する第５の工程とを備えていればよい。
【０１６９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１７０】
この発明は、光電変換素子およびその製造方法に適用される。
【符号の説明】
【０１７１】
１，３０１  ｎ型単結晶シリコン基板、１Ａ，３０１Ａ  凸部、１Ｂ，３０１Ｂ  凹部、２  反射防止膜、３，４  電極、１１〜１ｍ，１１Ａ，１１Ｂ，２０，２１〜２ｍ−１，２１，２１Ｂ，６０，６１〜６ｍ，７１〜７ｍ−１  非晶質膜、３０，７０  レジストパターン、４０，８０  被覆層、４１  テーパ形状、１００，２００  光電変換素子、１０１，２０１  ノンドープ層、１０２，１０３  ｐ型不純物層、２０２，２０３  ｎ型不純物層。
【図１】
0006032911.tif 000004
【図２】
0006032911.tif 000005
【図３】
0006032911.tif 000006
【図４】
0006032911.tif 000007
【図５】
0006032911.tif 000008
【図６】
0006032911.tif 000009
【図７】
0006032911.tif 000010
【図８】
0006032911.tif 000011
【図９】
0006032911.tif 000012
【図１０】
0006032911.tif 000013
【図１１】
0006032911.tif 000014
【図１２】
0006032911.tif 000015
【図１３】
0006032911.tif 000016