(57)【特許請求の範囲】
【請求項１】
２つの３相交流電源の同期を検出する同期検出装置であって、
一方の前記３相交流電源の任意の２相間の線間電圧を検出する第１の電圧検出手段と、
該検出した線間電圧から、その正負に応じた２値の矩形波を生成する第１のゼロクロスコンパレータと、
該矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第１の正弦波生成手段と、
他方の前記３相交流電源の任意の２相間の線間電圧を検出する第２の電圧検出手段と、
該検出した線間電圧から、その正負に応じた２値の矩形波を生成する第２のゼロクロスコンパレータと、
該矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第２の正弦波生成手段と、
前記第１、第２の正弦波生成手段で生成された各正弦波信号に基づいて、前記３種類の２相間毎に、前記２つの３相交流電源間のビート電圧を生成するビート電圧生成手段と、
該３種類の２相間に対応する３つのビート電圧に基づいて、同期検出用信号を生成・出力する同期検出用信号生成手段と、
該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記２つの３相交流電源の同期を検出する比較器と、
を有することを特徴とする同期検出装置。
【請求項２】
２つの３相交流電源の同期を検出する同期検出装置であって、
一方の前記３相交流電源の３種類の２相間それぞれの線間電圧を検出する第３の電圧検出手段と、
それぞれが該検出した各線間電圧の何れかから、その正負に応じた２値の矩形波を生成する３つの第３のゼロクロスコンパレータと、
該各矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第３の正弦波生成手段と、
他方の前記３相交流電源の３種類の２相間それぞれの線間電圧を検出する第４の電圧検出手段と、
該検出した線間電圧各々から、その正負に応じた２値の矩形波を生成する３つの第４のゼロクロスコンパレータと、
該各矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第４の正弦波生成手段と、
前記第３、第４の正弦波生成手段で生成された各正弦波信号に基づいて、前記３種類の２相間毎に、前記２つの３相交流電源間のビート電圧を生成するビート電圧生成手段と、
該３種類の２相間に対応する３つのビート電圧に基づいて、同期検出用信号を生成・出力する同期検出用信号生成手段と、
該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記２つの３相交流電源の同期を検出する比較器と、
を有することを特徴とする同期検出装置。
【請求項３】
前記同期検出用信号生成手段は、
前記３つのビート電圧それぞれの絶対値を求める３つの絶対値回路と、
該３つのビート電圧絶対値の最大値を検出して、該最大値信号を前記同期検出用信号として出力する第１の最大値検出回路と、
を有することを請求項１または２記載の同期検出装置。
【請求項４】
前記同期検出用信号生成手段は、
前記３つのビート電圧それぞれの２乗値を求める３つの２乗演算回路と、
該３つのビート電圧２乗値の最大値を検出して、該最大値信号を前記同期検出用信号として出力する第２の最大値検出回路と、
を有することを請求項１または２記載の同期検出装置。
【請求項５】
前記同期検出用信号生成手段は、
前記３つのビート電圧それぞれの絶対値を求める３つの絶対値回路と、
該３つのビート電圧絶対値同士を加算して総和を求め、該総和を前記同期検出用信号として出力する第１の加算回路と、
を有することを請求項１または２記載の同期検出装置。
【請求項６】
前記同期検出用信号生成手段は、
前記３つのビート電圧それぞれの２乗値を求める３つの２乗演算回路と、
該３つのビート電圧２乗値同士を加算して総和を求め、該総和を前記同期検出用信号として出力する第２の加算回路と、
を有することを請求項１または２記載の同期検出装置。
【請求項７】
前記第１の最大値検出回路と前記比較器との間に、フィルタ回路を設け、前記比較器には該フィルタ回路通過後の前記同期検出用信号を入力させることを特徴とする請求項３記載の同期検出装置。
【請求項８】
前記第２の最大値検出回路と前記比較器との間に、フィルタ回路を設け、前記比較器には該フィルタ回路通過後の前記同期検出用信号を入力させることを特徴とする請求項４記載の同期検出装置。
【請求項９】
前記第１の加算回路と前記比較器との間に、フィルタ回路を設け、前記比較器には該フィルタ回路通過後の前記同期検出用信号を入力させることを特徴とする請求項５記載の同期検出装置。
【請求項１０】
前記第２の加算回路と前記比較器との間に、フィルタ回路を設け、前記比較器には該フィルタ回路通過後の前記同期検出用信号を入力させることを特徴とする請求項６記載の同期検出装置。
【請求項１１】
前記第１、第２の正弦波生成手段は、
前記矩形波を入力して、該矩形波信号を周波数逓倍した信号を生成・出力する第１のＰＬＬ回路と、
該ＰＬＬ回路の出力信号を入力して、該入力信号に対して、それぞれ、０°、１２０°、２４０°位相の異なる正弦波信号を生成する第１の正弦波発生器と、
を有することを特徴とする請求項１記載の同期検出装置。
【請求項１２】
前記第３と第４の正弦波生成手段は、
それぞれが前記各矩形波の何れかを入力して、入力した矩形波信号を周波数逓倍した信号を生成・出力する３つの第２のＰＬＬ回路と、
それぞれが前記各ＰＬＬ回路の何れかの出力信号を入力して、該入力信号に応じた正弦波信号を生成する３つの第２の正弦波発生器と、
を有することを特徴とする請求項２記載の同期検出装置。
【請求項１３】
前記３種類の２相間は、Ｕ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間であることを特徴とする請求項１〜１２の何れかに記載の同期検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの異なる交流電源の同期検出を行う同期検出装置に関する。
【背景技術】
【０００２】
従来、２つの異なる交流電源系統を連系する遮断器、あるいは２つの異なる交流電源系統を切換えるスイッチに対して、この遮断器あるいはスイッチの両側電源の電圧位相が一致した時点で遮断器を閉路させる自動同期投入装置や系統を切換える電源転換器が知られている。自動同期投入装置や電源転換器は、上記遮断器あるいはスイッチの両側電源の電圧位相が一致したことを検出する（同期を検出する）同期検出回路を有する。
【０００３】
例えば特許文献１には、この様な同期検出回路の従来例が開示されている。
図１２に特許文献１の同期検出回路を示す。
図１２に示す自動同期投入装置においては、２つの異なる交流電源系統（三相交流系統１，２；例えば一方が電力系統で、他方が発電機；以降、電源、もしくは（遮断器の）両側電源等と呼ぶ場合もあるものとする））の同期検出を行う。まず、各三相交流系統１，２それぞれについて、三相交流電圧の各相それぞれの電圧を、変圧器（電圧検出器）により検出し、この検出値から両側電源の各相電圧それぞれの同相差電圧（偏差）の二乗和を、２乗演算回路等によって演算する。これによって、上記両側電源の和周波数／２の成分と差周波数／２との掛算で表される両側電源の同相差電圧波形のうちの差周波数／２に相当する成分のみを算出し、この成分を基に遮断器の投入指令を出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許２６４６８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、図１２に示す従来の同期検出回路では、２つの異なる３相交流電源系統の各相毎の電圧を電圧検出器で検出し、この検出電圧から各相毎に偏差を演算し、更にこの偏差の２乗和を演算することで、同期を検出するための信号を求めている。
【０００６】
この様な構成では、電源に歪みが生じた場合、同期検出に影響を与え、誤検出する可能性がある。
すなわち、２つの位相の異なる電源の同期を検出する同期検出回路において、線間電圧を検出して各相毎のビート電圧を演算する場合、元の電源で短絡などによって波形歪みが生じた場合、ビート電圧の演算結果に誤差が生じ、波形の歪みによって同期検出を誤る可能性がある。
【０００７】
本発明の課題は、検出対象の３相交流電源に電圧低下等による波形歪み等が生じても、誤検出等しない同期検出装置等を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の第１の同期検出装置は、２つの３相交流電源の同期を検出する同期検出装置であって、一方の前記３相交流電源の任意の２相間の線間電圧を検出する第１の電圧検出手段と、該検出した線間電圧から、その正負に応じた２値の矩形波を生成する第１のゼロクロスコンパレータと、該矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第１の正弦波生成手段と、他方の前記３相交流電源の任意の２相間の線間電圧を検出する第２の電圧検出手段と、該検出した線間電圧から、その正負に応じた２値の矩形波を生成する第２のゼロクロスコンパレータと、該矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第２の正弦波生成手段と、前記第１、第２の正弦波生成手段で生成された各正弦波信号に基づいて、前記３種類の２相間毎に、前記２つの３相交流電源間のビート電圧を生成するビート電圧生成手段と、該３種類の２相間に対応する３つのビート電圧に基づいて、同期検出用信号を生成・出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記２つの３相交流電源の同期を検出する比較器とを有する。
【０００９】
本発明の第２の同期検出装置は、２つの３相交流電源の同期を検出する同期検出装置であって、一方の前記３相交流電源の３種類の２相間それぞれの線間電圧を検出する第３の電圧検出手段と、それぞれが該検出した各線間電圧の何れかから、その正負に応じた２値の矩形波を生成する３つの第３のゼロクロスコンパレータと、該各矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第３の正弦波生成手段と、他方の前記３相交流電源の３種類の２相間それぞれの線間電圧を検出する第４の電圧検出手段と、該検出した線間電圧各々から、その正負に応じた２値の矩形波を生成する３つの第４のゼロクロスコンパレータと、該各矩形波に基づいて前記３相交流電源の３種類の２相間それぞれの線間電圧に相当する３つの正弦波信号を生成する第４の正弦波生成手段と、前記第３、第４の正弦波生成手段で生成された各正弦波信号に基づいて、前記３種類の２相間毎に、前記２つの３相交流電源間のビート電圧を生成するビート電圧生成手段と、該３種類の２相間に対応する３つのビート電圧に基づいて、同期検出用信号を生成・出力する同期検出用信号生成手段と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、前記２つの３相交流電源の同期を検出する比較器とを有する。
【発明の効果】
【００１０】
本発明の同期検出装置等によれば、検出対象の３相交流電源に電圧低下等による波形歪みが生じても、同期検出出来なくなる等の誤検出が生じることなく、問題なく同期検出が行える。
【図面の簡単な説明】
【００１１】
【図１】実施例１の同期検出装置の構成図である。
【図２】（ａ）はＰＬＬ回路の構成例、（ｂ）は正弦波発生器の構成例である。
【図３】図２に示す各種信号の具体例を示す図である。
【図４】（ａ）〜（ｃ）は図１における各信号の具体例を示す図（その1）である。
【図５】（ａ）〜（ｅ）は図１における各信号の具体例を示す図（その２）である。
【図６】実施例１の同期検出装置の他の構成（変形例）を示す図である。
【図７】実施例２の同期検出装置の構成例である。
【図８】実施例２の同期検出装置の他の構成例（変形例）を示す図である。
【図９】（ａ）、（ｂ）は、各実施例に共通の変形例（その１）である。
【図１０】（ａ）〜（ｄ）は、各実施例に共通の変形例（その２）である。
【図１１】（ａ）〜（ｄ）は、本例の効果について説明する為の図である。
【図１２】従来の同期検出回路の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、実施例１の同期検出装置の構成図である。
実施例１に限らず他の実施例も同様であるが、本手法による同期検出装置は何れも、負荷３が接続された２つの異なる三相交流系統（三相交流系統１と三相交流系統２）に対して設けられている。尚、本手法による同期検出装置も、上記従来の自動同期投入装置と略同様、２つの三相交流系統１，２の電圧位相が一致したことを検出して（これを、“同期検出”という）、これら２つの三相交流系統１，２を切換えるスイッチ（スイッチ４，５）を開路、閉路させるものである。
【００１３】
尚、一例としては例えば、三相交流系統１の電圧は商用系統の電圧（母線電圧）であり、三相交流系統２の電圧は任意の発電機の出力電圧であるが、この例に限るわけではない。尚、基本的には、三相交流系統１の周波数と三相交流系統２の周波数は、ほぼ同じであるものとする。
【００１４】
三相交流系統１と三相交流系統２との間には、スイッチ４、スイッチ５が設けられており、駆動回路６がこれらスイッチ４，５をＯＮ／ＯＦＦ制御する。駆動回路６は、同期検出装置（そのコンパレータ）から出力される同期信号によって、スイッチ４，５をＯＮ／ＯＦＦ制御する。
【００１５】
尚、２つの三相交流系統（三相交流電源）１，２自体は、上記従来の図１２と略同様であってよく、従って同一符号を付してある。
同期検出装置は、概略的には、三相交流系統１の３種類の２相間のうちの任意の２相間の線間電圧に基づいて３種類の正弦波信号を生成する第1の構成と、三相交流系統２の３種類の２相間のうちの任意の２相間の線間電圧に基づいて３種類の正弦波信号を生成する第２の構成と、これら２つの構成の出力を入力して、上記３種類の２相間毎に、上記２つの３相交流電源間のビート電圧を生成・出力する加減算器２１を有する。
【００１６】
同期検出装置は、更に、これら３つのビート電圧に基づいて同期検出用信号を生成・出力する構成（同期検出用信号生成部と呼ぶものとする）と、該同期検出用信号を入力して、該同期検出用信号が所定の設定値以下になったことを検出することで、上記２つの３相交流電源間の同期を検出する比較器（コンパレータ２４）とを有する。
【００１７】
上記同期検出用信号生成部は、図１の例では、例えば、各ビート電圧の絶対値を生成する絶対値回路２２と、これら３つのビート電圧絶対値全てを入力して最大値を検出・出力する最大値検出回路２３とから成る。この最大値が上記同期検出用信号に相当する。但し、この例に限らない。
【００１８】
同期検出用信号生成部の他の構成例としては、例えば後述する図６の例では後述する２乗演算回路５１と最大値検出回路２３とから成るものである。あるいは、後述する図１０の例では、同期検出用信号生成部は、例えば絶対値回路２２と後述する加算回路７２とから成るものや、２乗演算回路５１と加算回路７２とから成るものである。あるいは更に同期検出用信号生成部と比較器（コンパレータ２４）との間に後述するフィルタ回路７１を備える構成であってもよい。
【００１９】
図１の構成例では、上記最大値検出回路２３の出力を入力するコンパレータ２４を有する。コンパレータ２４は、最大値検出回路２３の出力（上記同期検出用信号に相当）がほぼ‘０’になっているときに同期信号‘Ｈ’を出力する。
【００２０】
ここで、上記３種類の２相間とは、後述するＵ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間である。このうち、図１の例では、上記任意の２相間をＵ相−Ｖ相間とするが、勿論、この例に限らない。また、上記３種類の正弦波信号は、上記３種類の２相間それぞれの線間電圧に相当する正弦波信号である。この正弦波信号は、実際の線間電圧（正弦波信号）が例えば電圧低下等した場合でも（波形歪み等があった場合でも）、その影響を受けることなく、正常な電圧波高値の正弦波信号となる。詳しくは後述する。
【００２１】
まず、上記第1の構成について説明する。
第1の構成は、まず、三相交流系統１の３種類の２相間のうちの任意の２相間の線間電圧を検出する電圧検出器１１を有する。三相交流系統１、２は、Ｕ相、Ｖ相、Ｗ相の３相から成り、図示の例ではＵ相−Ｖ相間の線間電圧を検出するが、勿論、この例に限らず、Ｖ相−Ｗ相間やＷ相−Ｕ相間の線間電圧であっても構わない。尚、電圧検出器１１は、例えば変圧器や絶縁増幅器等を有するものであってもよいが、この例に限らない。
【００２２】
第１の構成は、更に、ゼロクロスコンパレータ１２、ＰＬＬ回路１３、正弦波発生器１４等を有する。電圧検出器１１の出力、すなわちＵ−Ｖ間電圧の検出信号は、ゼロクロスコンパレータ１２に入力される。ゼロクロスコンパレータ１２は、入力信号の正負に応じた２値（０，１）の矩形波を生成する。例えば入力信号が正の値のときには‘１’出力し、負の値のときには‘０’出力する。
【００２３】
次に、この矩形波信号に基づき、ＰＬＬ（フェイズ・ロックド・ループ）回路１３と正弦波発生器１４とによって、正弦波信号を生成する。この正弦波信号は、上記のように３種類あり、そのうちの１つは上記Ｕ−Ｖ間電圧に相当するが、波形歪み等が無いものとなっている（これは、他の２種類についても同様である）。すなわち、上記ゼロクロスコンパレータ１２、ＰＬＬ回路１３、正弦波発生器１４によって、たとえ三相交流系統１の電圧に波形歪み（例えば電圧降下等）があっても、その影響を殆ど受けない（波形歪みのない／少ない）正弦波信号を発生させることができる。よって、この正弦波信号から的確な同期検出を行うことができる。
【００２４】
ＰＬＬ回路１３は、ゼロクロスコンパレータ１２の出力すなわち電源周波数に同期したゼロクロスの同期信号を入力して、これを周波数逓倍して成る位相情報を生成・出力する。例えば１２ＢＩＴ信号の場合０が０°に相当し、ＦＦＦ（１６進数；Ｆ＝１１１１）が「３６０°−（１／４０９６°）」に対応する。
【００２５】
図２（ａ）に、ＰＬＬ回路１３の構成例を示す。
尚、これはＰＬＬ回路（特に周波数シンセサイザ（周波数逓倍器）等と呼ばれるもの）の一般的な構成例であり、以下、簡単に説明するものとする。
【００２６】
図示の例のＰＬＬ回路１３は、位相比較器３１、フィルタ３２、電圧制御発振器３３、
５逓倍器３４を有する。位相比較器３１、フィルタ３２、及び電圧制御発振器３３については特に詳細には説明しないが、位相比較器３１にはゼロクロスコンパレータ１２の出力信号Ｖzeroと５逓倍器３４からの図示のＡ５信号とが入力されて両信号の位相差成分を出力し、この位相差成分をフィルタ３２によって高周波成分をカットしてから電圧制御発振器３３に入力させる。電圧制御発振器３３の出力は５逓倍器３４に入力される。
【００２７】
そして、５逓倍器３４が、この電圧制御発振器３３の出力信号を入力して周波数逓倍した信号を生成・出力する。すなわち、例えば信号Ｖzeroの周波数を逓倍した(ここでは、例えば、２倍、４倍、８倍、１６倍、３２倍した)各信号（A0,A1,A2,A3,A4）を、５逓倍器３４が生成・出力する。また、図示のA5は、位相比較器３１においてゼロクロスコンパレータ１２の出力信号Ｖzeroと比較させるための信号であり、例えば図３に示すように周波数・位相が信号Ｖzeroとほぼ同期した信号である。
【００２８】
ここで図３に、上述した各信号（Ｖzero、A0,A1,A2,A3,A4,A5）の具体例を示す。
図示のように、例えば信号Ａ５はＶzeroとほぼ同じ周波数・位相の信号であり、信号Ａ４はＶzeroの２倍の周波数であり、信号Ａ３は信号Ａ４の２倍の周波数（よって、Ｖzeroの４倍の周波数）等となっており、周波数が２倍ずつ増えている（但し、周波数は異なっても位相はほぼ同期している）。
【００２９】
ＰＬＬ回路１３は、上述した各信号のうち、A0,A1,A2,A3,A4,及びA5を、上記位相情報（同期信号を周波数逓倍した信号）として正弦波発生器１４に対して出力する。これら位相情報“A0,A1,A2,A3,A4,A5”を、正弦波発生器１４の後述するＲＯＭからデータを読み出すためのアドレス信号として使用する。
【００３０】
上記ＰＬＬ回路１３の出力（同期信号を周波数逓倍した位相情報“A0,A1,A2,A3,A4,A5”）を、正弦波信号を生成・出力する機能を有する正弦波発生器１４に入力する。
ここで、図２（ｂ）に、正弦波発生器１４の構成例を示す。
【００３１】
尚、図示の符号４１ａ，４１ｂ，４１ｃの構成を特に区別せずに説明する場合には総称して‘ＲＯＭデバイス４１’と記すものとする（これは、他の構成要素についても同様であり、例えば４２ａ等に関しても総称して‘ディジタル−アナログ変換器４２’等と記すものとする）。
【００３２】
正弦波発生器１４は、ＲＯＭ（リード・オンリー・メモリ）デバイス４１やディジタル−アナログ変換器（Ｄ／Ａコンバータ）４２等を有しており、ＲＯＭデバイス４１には予めｓｉｎ情報（正弦波データ）を記憶させてある。このＲＯＭデバイス４１のアドレスバスに上記ＰＬＬ１３の出力（“A0,A1,A2,A3,A4,A5”）を図示のように入力させて、このアドレスに応じたｓｉｎ情報をデータバスから出力させる。そして、この出力データをディジタル−アナログ変換器４２でアナログ信号に変換して出力する（正弦波信号を出力する）。
【００３３】
ここで本例では、上記ＲＯＭデバイス４１を３個設けておき（図示のＲＯＭ（Ｕ−Ｖ）４１ａ、ＲＯＭ（Ｖ−Ｗ）４１ｂ、ＲＯＭ（Ｗ−Ｕ）４１ｃ）、それぞれ異なるｓｉｎ情報（正弦波データ）を記憶させておくことで（ｓｉｎθ、ｓｉｎ（θ＋１２０）、ｓｉｎ（θ＋２４０））、３相分の正弦波信号を得るように構成している。すなわち、上記Ｕ−Ｖ間電圧の検出信号に対して、それぞれ、０°、１２０°、２４０°位相の異なる３種類の正弦波信号を得るように構成している。これは、換言すれば、Ｕ−Ｖ間、Ｖ−Ｗ間、Ｗ−Ｕ間の各線間電圧それぞれに相当する正弦波信号を得るものと見做せる。これより、上記各ディジタル−アナログ変換器（Ｄ／Ａコンバータ）４２ａ，４２ｂ，４２ｃが出力する正弦波信号を、それぞれ図１に示すように“Ｕ１−Ｖ１”、“Ｖ１−Ｗ１”、“Ｗ１−Ｕ１”と記すものとする。
【００３４】
以上、上記第1の構成について説明した。
以下、上記第２の構成について説明する。
第２の構成は、その構成自体は、第１の構成と同じである。すなわち、第２の構成は、図示の電圧検出器１５、ゼロクロスコンパレータ１６、ＰＬＬ回路１７、正弦波発生器１８等を有するが、これらの構成自体は上記電圧検出器１１、ゼロクロスコンパレータ１２、ＰＬＬ回路１３、正弦波発生器１４と同じであってよく、従ってここでは説明を省略する。
【００３５】
第１の構成と第２の構成との違いは、検出対象である。すなわち、第１の構成の検出対象は三相交流系統（三相交流電源）１であったが、第２の構成の検出対象は三相交流系統（三相交流電源）２である。第１の構成の電圧検出器１１は、三相交流系統１のＵ相−Ｖ相間の線間電圧を検出するが、第２の構成の電圧検出器１５は、三相交流系統２のＵ相−Ｖ相間の線間電圧を検出する。つまり、第１の構成と第２の構成とで異なる電源の同じ２相間（本例ではＵ相−Ｖ相間）の線間電圧を検出する。
【００３６】
これより、第２の構成は、三相交流系統２のＵ−Ｖ間、Ｖ−Ｗ間、Ｗ−Ｕ間の各線間電圧それぞれに相当する３種類の正弦波信号を生成・出力するものであり、このような正弦波信号を、それぞれ図１に示すように“Ｕ２−Ｖ２”、“Ｖ２−Ｗ２”、“Ｗ２−Ｕ２”と記すものとする。
【００３７】
上記第１の構成、第２の構成の出力は、各相間毎にそれぞれ対応する加減算器２１（２１ａ、２１ｂ、２１ｃ）に入力して、２つの電源間の偏差（各相間毎の偏差（電圧差））すなわちビート電圧を求める。
【００３８】
すなわち、図示のように、加減算器２１ａには、２つの電源１，２それぞれのＵ相−Ｖ相間の線間電圧に対応する上記２つの正弦波信号“Ｕ１−Ｖ１”と“Ｕ２−Ｖ２”とを入力させて、これらの差分／偏差（“Ｕ１−Ｖ１”−“Ｕ２−Ｖ２”）（＝Ｕ−Ｖ間のビート電圧）を生成・出力させる。
【００３９】
同様に、加減算器２１ｂには、２つの電源１，２それぞれのＶ相−Ｗ相間の線間電圧に対応する上記２つの正弦波信号“Ｖ１−Ｗ１”と“Ｖ２−Ｗ２”とを入力させて、これらの差分／偏差（“Ｖ１−Ｗ１”−“Ｖ２−Ｗ２”）（＝Ｖ−Ｗ間のビート電圧）を生成・出力させる。
【００４０】
加減算器２１ｃには、２つの電源１，２それぞれのＷ相−Ｕ相間の線間電圧に対応する上記２つの正弦波信号“Ｗ１−Ｕ１”と“Ｗ２−Ｕ２”とを入力させて、これらの差分／偏差（“Ｗ１−Ｕ１”−“Ｗ２−Ｕ２”）（＝Ｗ−Ｕ間のビート電圧）を生成・出力させる。
【００４１】
次に、上記３つのビート電圧を、それぞれ、対応する絶対値回路２２に入力して、ビート電圧の絶対値を生成・出力させる。すなわち、図示の例では、Ｕ−Ｖ間のビート電圧を絶対値回路２２ａに入力してその絶対値を得る。同様に、Ｖ−Ｗ間のビート電圧を絶対値回路２２ｂに入力してその絶対値を得る。Ｗ−Ｕ間のビート電圧を絶対値回路２２ｃに入力してその絶対値を得る。
【００４２】
そして、これら３つのビート電圧絶対値を最大値検出回路２３に入力させて最大値演算を行わせ、この最大値演算によって得られた信号（絶対値演算後の複数のビート電圧のうちの最大値）を、コンパレータ２４の−入力端子に入力させる。コンパレータ２４の＋入力端子には所定電圧（例えば‘０’に近い所定電圧）が印加させており、コンパレータ２４は上記複数のビート電圧のうちの最大値が所定電圧未満となった場合（ほぼ０となった場合等）‘Ｈ’出力する。
【００４３】
尚、上記絶対値回路２２、最大値検出回路２３は、既存の回路であり、ここではその詳細について特に図示・説明は行わないが、よく知られているように、絶対値回路は例えば“全波整流回路”等であり、入力電圧の絶対値を出力する（正電圧はそのまま、負電圧は反転させて正電圧にして出力する）。また、最大値検出回路に関しては、例えば特開２００５−５８０８号公報や特開２０１１−８０９３８号公報などに、複数の入力電圧から最大値を検出する最大値検出回路に関する開示がある。
【００４４】
ここで、図４に、各信号の具体例（その１）を示す。
尚、図４（ａ）〜（ｃ）に示すものは、何れも、横軸が時間（sec）、縦軸が電圧（Ｖ）である。
【００４５】
図４（ａ）は上記２つの電源１，２のＵ−Ｖ間電圧の具体例である。すなわち、三相交流系統１のＵ−Ｖ間電圧（正弦波信号）と三相交流系統２のＵ−Ｖ間電圧（正弦波信号）の例を示している。図示のように、２つのＵ−Ｖ間電圧（正弦波信号）同士は、基本的には位相がずれているが、周期的に一致する動作となっている。本例の同期検出装置は、位相がほぼ一致しているときを検出するものである。
【００４６】
図４（ｂ）には上記３つのビート電圧と、これらに応じた最大値検出回路２３の出力（ビート電圧の最大値信号）を示すものである。最大値検出回路２３は、各時間毎に上記３つのビート電圧絶対値のなかでそのときに最も値が大きいものを抽出することで、例えば図示のようなビート電圧の最大値信号を生成するものである。
【００４７】
そして、このビート電圧の最大値信号が図示のようにほぼ‘０’になっている間、図４（ｃ）に示すように、コンパレータ２４の出力信号は‘Ｈ’となっている。この出力信号すなわち同期信号を、駆動回路６に入力させることで、これに応じたスイッチ４，５のＯＮ／ＯＦＦ制御が行われることになる。尚、図４（ｃ）はコンパレータ２４の出力信号例である。
【００４８】
尚、ビート電圧とは、基本的には三相交流系統１の電圧と三相交流系統２の電圧との電圧差（同相差電圧；同一相の差電圧もしくは同一相間の差電圧）を意味する。但し、本説明では、図１で説明したように、正弦波発生器１４で発生した正弦波信号と正弦波発生器１８で発生した正弦波信号との同相差電圧も、ビート電圧と定義するものとする。
【００４９】
尚、ビート電圧の定義の一例としては、例えば上記特許文献１の記載によれば以下のようになる。
すなわち、２つの電源（三相交流系統１と三相交流系統２）それぞれのＵ−Ｖ間電圧を、Ｖuv１、Ｖuv２とし、Ｖuv１＝Ｅ１sinω１t、Ｖuv２＝Ｅ２sinω２tとし、Ｅ１＝Ｅ２＝１．０とすると、これらの同相差電圧（Ｕ−Ｖ間ビート電圧）ｄＶuvは、下式で定義される。
【００５０】
【数１】
0005849672.tif 000002
【００５１】
図５に、各信号の具体例（その２）を示す。
図５（ａ）には三相交流系統１、２の任意の相間電圧（例えばＵ−Ｖ間電圧）を示す正弦波信号を示し、図５（ｂ）には図５（ａ）の２つの正弦波信号間の差電圧（同相差電圧；ビート電圧）を示す。図示のように、２つの正弦波信号の位相がほぼ一致しているときにはビート電圧はほぼ‘０’となっている。そして、このときには、他の相間電圧（Ｖ−Ｗ間電圧とＷ−Ｕ間電圧）に係るビート電圧もほぼ‘０’となっているはずである。
【００５２】
また、図５（ｃ）には図５（ｂ）のビート電圧の絶対値の信号波形例を示す。
また、図５（ｄ）には最大値検出回路２３の出力信号例を示す。これは、例えば図５（ｃ）のビート電圧の絶対値と、他の２相間（Ｖ−Ｗ間とＷ−Ｕ間）に係るビート電圧の絶対値の３種類のビート電圧の絶対値が、最大値検出回路２３に入力した場合の出力信号例である。
【００５３】
図５（ｃ）に示したように、１つの相間電圧（例えばＵ−Ｖ間電圧）に係るビート電圧だけでは谷が生じる（電圧波高値が高いときでも周期的に‘０’近辺となる）ため、例えば他の２つのビート電圧も含めた最大値をとることで（あるいは後述する加算回路７２によって総和を求めることで）、図５（ｄ）に示すように谷が生じない信号波形が得られる。
【００５４】
また、後述する変形例では、最大値検出回路２３とコンパレータ２４との間に、最大値検出回路２３の出力信号を入力するフィルタ回路７１が更に設けられ、図５（ｅ）には図５（ｄ）の信号を入力した場合のフィルタ回路７１の出力信号例を示している。図示のように、フィルタ回路７１を通すことで、変動が抑えられたものとなっている。
【００５５】
図６に、実施例１の同期検出装置の他の構成（変形例）を示す。
図６に示す構成において、図１の構成と略同様の構成には同一符号を付してあり、その説明は省略するものとする。従って、図示の通り、図１の構成と異なる点は、図１の３つの絶対値回路２２（２２ａ，２２ｂ，２２ｃ）の代わりに、３つの２乗演算回路５１（５１ａ，５１ｂ，５１ｃ）が設けられている点である。尚、２乗演算回路５１は、基本的には単なる乗算回路であり、２つの入力端子に同じ信号を入力することで、実質的に２乗演算を実現しているものである。
【００５６】
上記３つの加減算器２１から出力される３種類のビート電圧を、それぞれ、対応する２乗演算回路５１に入力して、これらビート電圧の二乗値を生成・出力させる。すなわち、図示の例では、Ｕ−Ｖ間のビート電圧を２乗演算回路５１ａに入力してその二乗値を得る。同様に、Ｖ−Ｗ間のビート電圧を２乗演算回路５１ｂに入力してその二乗値を得る。Ｗ−Ｕ間のビート電圧を２乗演算回路５１ｃに入力してその二乗値を得る。
【００５７】
そして、これら３つのビート電圧二乗値を最大値検出回路２３に入力させて最大値演算を行わせ、この最大値演算によって得られた信号（３つのビート電圧二乗値のうちの最大値）をコンパレータ２４に入力させることで、図１の場合と略同様の同期信号を生成・出力させることができる。
【００５８】
尚、上記絶対値回路２２や２乗演算回路５１の例に限るものではなく、基本的にビート電圧から負電圧を除外することができる回路であれば何でもよい。
上記のように、図６の構成では、図１における各相間のビート電圧の絶対値に代えて、ビート電圧の２乗演算し、さらに最大値演算によって得られた信号が所定値以下になったことを検出することで、図１の構成と同様に同期検出することができる。
【００５９】
図７は、実施例２の同期検出装置の構成例である。
図７において、図１の構成と略同様の構成には同一符号を付してあり、その説明は省略・簡略化するものとする。
【００６０】
これより、まず、図１と同じ構成について説明するならば、図示の通り、３つの加減算器２１（２１ａ，２１ｂ，２１ｃ）、３つの絶対値回路２２（２２ａ，２２ｂ，２２ｃ）、最大値検出回路２３、及びコンパレータ２４は、図１と同じであってよい。また、３つの加減算器２１（２１ａ，２１ｂ，２１ｃ）に入力される信号も、図１の場合と略同様であると見做してよい（全く同じなるわけでないが）。
【００６１】
図１における上記第１の構成に相当する構成（第３の構成というものとする）と、図１における上記第２の構成に相当する構成（第４の構成というものとする）が、図１とは異なるものである。但し、構成は異なっても、第３、第４の構成の出力は、上記第１、第２の構成の出力と略同様であり、従って上記の通り３つの加減算器２１に入力される信号は、図１の場合と略同様となる。
【００６２】
基本的には、実施例１の第１、第２の構成では、三相交流系統１、２それぞれについて、３種類の２相間のうちの任意の２相間（例えばＵ相−Ｖ相間）の線間電圧のみを検出し、これに基づいて、この線間電圧に対応する正弦波信号を生成すると共に他の２相間（Ｖ相−Ｗ相間、Ｗ相−Ｕ相間）に対応する正弦波信号も生成していた。これに対して、実施例２の第３、第４の構成では、Ｕ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間の３種類の２相間全てについて、線間電圧を検出して対応する正弦波信号を生成する。
【００６３】
まず、第３の構成について説明する。
第３の構成は、図７に示す電圧検出器６１、３つのゼロクロスコンパレータ６２（６２ａ，６２ｂ，６２ｃ）、３つのＰＬＬ回路６３（６３ａ，６３ｂ，６３ｃ）、３つの正弦波発生器６４（６４ａ，６４ｂ，６４ｃ）等を有する。
【００６４】
電圧検出器６１は、三相交流系統１のＵ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間の３つ全てについて、各々、２相間の線間電圧を検出する。そして、Ｕ相−Ｖ相間の線間電圧はゼロクロスコンパレータ６２ａに入力させ、Ｖ相−Ｗ相間の線間電圧はゼロクロスコンパレータ６２ｂに入力させ、Ｗ相−Ｕ相間の線間電圧はゼロクロスコンパレータ６２ｃに入力させる。
【００６５】
ゼロクロスコンパレータ６２及びＰＬＬ回路６３は、その構成・動作自体は、図１のゼロクロスコンパレータ１２及びＰＬＬ回路１３と同じであってよく、その説明は省略する。また、正弦波発生器６４も、基本的には上記図１の正弦波発生器１４と似た構成と考えてよい。但し、正弦波発生器１４の場合には図２（ｂ）に示したように、ＲＯＭデバイス４１とディジタル−アナログ変換器４２がそれぞれ３つずつあったのに対して、本例の正弦波発生器６４は、これらがそれぞれ１つずつのみ設けられているものと見做してよい。尚、正弦波発生器６４内の不図示のＲＯＭデバイスは上記４１ａ（ｓｉｎθ）に相当するものとなる（換言すれば、上記４１ｂ（ｓｉｎ（θ＋１２０°））や４１ｃ（ｓｉｎ（θ＋２４０°））に相当するものではない）。
【００６６】
上述した構成により、例えば図示のゼロクロスコンパレータ６２ａとＰＬＬ回路６３ａと正弦波発生器６４ａとによって、Ｕ−Ｖ間の線間電圧に相当する正弦波信号“Ｕ１−Ｖ１”（図１の正弦波信号“Ｕ１−Ｖ１”に相当する信号；全く同一ではないが同一符号を付すものとする。他も同様）を生成する。同様に、例えば図示のゼロクロスコンパレータ６２ｂとＰＬＬ回路６３ｂと正弦波発生器６４ｂとによって、Ｖ−Ｗ間の線間電圧に相当する正弦波信号“Ｖ１−Ｗ１”を生成する。例えば図示のゼロクロスコンパレータ６２ｃとＰＬＬ回路６３ｃと正弦波発生器６４ｃとによって、Ｗ−Ｕ間の線間電圧に相当する正弦波信号“Ｗ１−Ｕ１”を生成する。
【００６７】
以上説明したように、図１では、電圧検出部においてＵ−Ｖ間の線間電圧のみを検出して、これに基づいて３種類の２相間（Ｕ−Ｖ,Ｖ−Ｗ，Ｗ−Ｕ）全てに対応する正弦波信号を生成したのに対して、図７では、電圧検出部において３種類の２相間それぞれの線間電圧（Ｕ−Ｖ,Ｖ−Ｗ，Ｗ−Ｕ）を検出したうえで、個別にゼロクロスコンパレート→ＰＬＬ演算→正弦波発生を行うことで、各相間（Ｕ−Ｖ,Ｖ−Ｗ，Ｗ−Ｕ）に対応する正弦波信号を生成している。この様な構成でも、図１の構成と同様に、電源の電圧変動等に影響されずに的確に同期検出することができる。
【００６８】
また、上記第４の構成は、電圧検出器６５、３つのゼロクロスコンパレータ６６（６６ａ，６６ｂ，６６ｃ）、３つのＰＬＬ回路６７（６７ａ，６７ｂ，６７ｃ）、３つの正弦波発生器６８（６８ａ，６８ｂ，６８ｃ）等を有する。
【００６９】
第４の構成は、その構成自体は上記第３の構成と略同様であり、検出対象が異なるだけである。すなわち、第３の構成の電圧検出器６１では三相交流系統１のＵ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間の各線間電圧を検出したのに対して、第４の構成の電圧検出器６５では三相交流系統２のＵ相−Ｖ相間、Ｖ相−Ｗ相間、Ｗ相−Ｕ相間の各線間電圧を検出している。
【００７０】
この様に、第４の構成についてはここでは特に説明しないが、第４の構成によって上記図１における「三相交流系統２に応じた３つの正弦波信号“Ｕ２−Ｖ２”、“Ｖ２−Ｗ２”、“Ｗ２−Ｕ２”」に相当する正弦波信号が生成される（上記第３の構成の場合と同様に、同一符号を付すものとする）。
【００７１】
そして、図１の場合と略同様にして、上記第３の構成で生成された「三相交流系統１に応じた３つの正弦波信号“Ｕ１−Ｖ１”、“Ｖ１−Ｗ１”、“Ｗ１−Ｕ１”」と、上記第４の構成で生成された「三相交流系統２に応じた３つの正弦波信号“Ｕ２−Ｖ２”、“Ｖ２−Ｗ２”、“Ｗ２−Ｕ２”」とが、３つの加減算器２１（２１ａ，２１ｂ，２１ｃ）にそれぞれ入力されて、３種類の２相間それぞれについてビート電圧が生成される。これら加減算器２１以降の構成については、図１と同じであり、ここでの説明は省略する。
【００７２】
図８は、実施例２の同期検出装置の他の構成例（変形例）である。
図８に示す構成において、図７の構成と略同様の構成には同一符号を付してあり、その説明は省略するものとする。従って、図示の通り、図７の構成と異なる点は、図７の３つの絶対値回路２２（２２ａ，２２ｂ，２２ｃ）の代わりに、２乗演算回路５１（５１ａ，５１ｂ，５１ｃ）が設けられている点である。つまり、絶対値演算を２乗演算に置き換えたものである。
【００７３】
これら３つの２乗演算回路５１については、図６に示したものと同じであってよく、よって同一符号を付してあり、ここでの説明は省略する。
尚、実施例１は、実施例２に比べて、電圧検出器などの構成を簡略化できるが、その一方で、線間電圧を検出しない２相間に関しては、線間電圧を検出する２相間に基づく擬似的な正弦波信号を生成することになる（実際の線間電圧に基づくものはない）。
【００７４】
次に、図９、図１０に、上記図１、図６、図７、図８に示す各実施例に共通の変形例について説明する。
図９（ａ）、（ｂ）は、各実施例に共通の変形例（その１）である。
【００７５】
図１０（ａ）〜（ｄ）は、各実施例に共通の変形例（その２）である。
まず、図９を参照して説明する。
図９は、上記図１、図６、図７、図８に示す最大値検出回路２３とコンパレータ２４との間に、フィルタ回路７１を設けたものである。つまり、最大値演算によって得た信号を、フィルタ回路７１を通してコンパレータ２４に入力させる構成としたものである。フィルタ回路７１は、例えば、基本周波数の１００分１以下程度の時定数のフィルタである。このように、例えば基本周波数の１００分１以下程度の時定数でフィルタを設定することで、ノイズ成分を除去しつつ、同期検出を行うことができる。つまり、より的確な同期検出を行うことができる。
【００７６】
尚、図９を図９(ａ)と図９（ｂ）とに分けて示しているのは、単に図９（ａ）が図１、図７に適用した場合を示し（よって絶対値回路２２が示されている）、図９（ｂ）が図６、図８に適用した場合を示している（よって２乗演算回路５１が示されている）ということだけであり、それ以上の意味はない。
【００７７】
これによって、既に図５で説明したように、図５（ｄ）に示す例の最大値検出回路２３の出力信号が、フィルタ回路７１を通すことで、図５（ｅ）に示すような滑らかな（ノイズ成分／変動が抑制された）信号となる。
【００７８】
図１０（ａ）、（ｂ）は、上記図１、図６、図７、図８に示す最大値検出回路２３の代わりに、加算回路７２を設けた構成である。尚、図１０（ａ）は図１、図７に適用した場合を示し（よって絶対値回路２２がある）、図１０（ｂ）は図６、図８に適用した場合を示している（よって２乗演算回路５１がある）。
【００７９】
図１０（ａ）に示す構成では、３つの絶対値回路２２（２２ａ，２２ｂ，２２ｃ）の出力全てが加算回路７２に入力されて当該出力（ビート電圧絶対値）同士で加算されることで、３つのビート電圧絶対値の総和が求められて、この総和がコンパレータ２４に入力される。
【００８０】
同様に、図１０（ｂ）に示す構成では、３つの２乗演算回路５１（５１ａ，５１ｂ，５１ｃ）の出力全てが加算回路７２に入力されて当該出力（ビート電圧２乗値）同士で加算されることで、３つのビート電圧二乗値の総和が求められて、この総和がコンパレータ２４に入力される。
【００８１】
上述したように、上記図１、図６、図７、図８ではビート電圧の絶対値演算または２乗演算を行い、その後、これらの最大値演算によってコンパレータ２４の入力信号を得ていたが、図１０に示すように、最大値演算に代わって総和を求めることでコンパレータ２４の入力信号を得る構成としてもよい。この様な構成の場合でも、図１等の構成と同様に的確な同期検出を行うことができる。
【００８２】
また、図９と略同様に、上記加算回路７２によって総和をとった信号を、フィルタ回路７１を通すことでノイズ成分を除去し、このノイズ成分を除去した信号をコンパレータ２４に入力する構成としてもよい。この様な構成を図１０（ｃ）、（ｄ）に示すが、これについては図示の通りであり、またフィルタ回路７１も図９で説明した通りであり、ここでは特に説明しない。
【００８３】
以上、図１０のような構成とすることでも、図１等と同様の的確な同期検出を行うことができる。
図１１（ａ）〜（ｄ）は、本例の効果について説明する為の図である。
【００８４】
図１１（ａ）は、２つの電源（三相交流系統１、三相交流系統１２）それぞれの任意の相間電圧（例えばＵ−Ｖ間電圧）信号を示す図ある。これは、２つの電源電圧に電位差がある場合を示している（たとえば一方の電源電圧が何らかの原因で低下したことにより、両電源の電圧波高値に差がある場合）。電位差がある為に、図示のように、２つの相間電圧信号の位相がほぼ一致するときでも、波形が合致しないものとなる。この為、従来技術であれば、図１１（ｂ）に示すように、２つの相間電圧信号の位相がほぼ一致するときでも、ビート電圧が‘０’近辺にならない。この為、同期検出することが困難となる。
【００８５】
一方、本例では、図１１（ａ）の様な信号であっても、ゼロクロスコンパレータによってゼロクロスタイミングを検出して、これに基づいてＰＬＬ回路、正弦波発生器によって図１１（ｃ）に示すような信号を生成できる。すなわち、図１１（ｃ）に示すような両者に電位差が殆どない信号を生成でき、２つの相間電圧信号の位相がほぼ一致するときには波形が合致することになる（勿論、その為には全ての正弦波発信器の出力電圧（波高値）を同一とする必要がある）。尚、２つの電源電圧信号に電位差があっても、ゼロクロスタイミングは殆ど変わらない。
【００８６】
従って、図１１（ｃ）に示すような信号に基づいて生成したビート電圧は、図１１（ｄ）に示すように、２つの相間電圧信号のほぼ位相が一致するときには、ビート電圧が‘０’近辺になる。よって、問題なく同期検出することができる。
【００８７】
ここで、２つの電源の電圧を電圧検出器にて検出し、その検出した信号に基づいて両電源の電圧が同期していることを検出する場合、従来では例えば特許文献１（特許２６４６８４５）に開示されているように、両電源の電圧波高値の差が所定の範囲内にないと、両電源の位相が同期していることを検出することができない。
【００８８】
この為、例えば電源転換器の場合、一方の電源電圧が低下したとき他の電源に切換を行うが、このとき、電圧低下した電源の電圧が他の正常な電源の電圧値とほぼ同じ電圧値まで復帰しない場合、いつまでも両電源が同期していることを検出することができないという課題がある。
【００８９】
これに対して、本手法では、両電源の電圧波高値に差があっても、両電源の位相が同期していることを検出することができる。
すなわち、本手法では、２つの電源それぞれについて、線間電圧を検出し、これをゼロクロスコンパレータにて２値の信号にした後、ＰＬＬ回路と正弦波発生器とによって、基準化した（所定の電圧波高値の）正弦波信号を生成する。これによって、２つの電源それぞれに対応する正弦波信号は、同じ電圧波高値の信号となり、この様な正弦波信号からビート電圧を求めることになる。
【００９０】
例えば図１の構成を例にするならば、正弦波発生器１４から出力される電圧の波高値を１．０（基準化した値）として、仮に±5°の位相差内であれば同期していると判定することにした場合、同期を検出するコンパレータ２４の設定値Vdet（＋入力端子に印加する所定電圧の値）を、下式に基づき‘０．０８７２’に設定することが考えられる。
【００９１】
Vdet＝1.0×SIN5°=0.0872
尚、上記数値は、正弦波発生器１４からの電圧の波高値を基準（１．０）とした相対的なものであり、実際の電圧値は、例えば上記１．０や‘０．０８７２’に所定の係数を乗じたものとなる。
【００９２】
ここで、Ｕ−Ｖ間電圧の位相が０°のとき、Ｖ−Ｗ間電圧は１２０°遅れで、Ｗ−Ｕ間電圧は２４０°遅れである。
例えば、系統２の電圧に対して系統１の電圧が１５％低い場合、位相0°の相はほとんど影響を受けないが、他の２相は、１２０°、２４０°の大きさをもっているため、影響を受ける。
【００９３】
|ΔV120|=１.0×SIN120°×0.15=0.1299=|ΔV240|
尚、SIN120°＝−SIN240°であるので、絶対値としては同じである。
上記の例の場合、１２０°あるいは、２４０°のときの検出値（ビート電圧絶対値）は、常に、上記設定値（＝0.0872）以上の電圧差があることになる（0.1299＞0.0872）。つまり、上記の例ではＶ−Ｗ間とＷ−Ｕ間のビート電圧絶対値は、上記設定値（=0.0872）未満となることはない。この為、Ｕ−Ｖ間、Ｖ−Ｗ間、Ｗ−Ｕ間の３つの相間のビート電圧絶対値の最大値が、上記設定値（=0.0872）未満となることはない。換言すれば、最大値検出回路２３の出力電圧が、上記設定値（=0.0872）未満となることはない。この様に、ビート電圧絶対値の最大値が、上記±5°に応じた設定値（＝０．０８７２）未満にならないので、両電源が同期していることを検出することができない。
【００９４】
尚、絶対値の代わりに二乗値を用いる場合でも、上記設定値が二乗値に応じた値となるだけであり、最大値検出回路２３の出力電圧が、設定値未満となることがないという点では同じとなる。
【００９５】
このように電圧波高値の違いあるいは波形歪みにより、系統間の電圧に電圧差が生じると、従来では同期を検出できなくなる。
これに対して、本手法によれば、この様な場合でも、ゼロクロス検出等を利用して、電源電圧に波形歪み等が生じても誤検出の生じない同期検出が実現できる。
【符号の説明】
【００９６】
１  三相交流系統
２  三相交流系統
３  負荷
４  スイッチ
５  スイッチ
６  駆動回路
１１  電圧検出器
１２  ゼロクロスコンパレータ
１３  ＰＬＬ回路
１４  正弦波発生器
１５  電圧検出器
１６  ゼロクロスコンパレータ
１７  ＰＬＬ回路
１８  正弦波発生器
２１（２１ａ，２１ｂ，２１ｃ）  加減算器
２２（２２ａ，２２ｂ，２２ｃ）  絶対値回路
２３  最大値検出回路
２４  コンパレータ
３１  位相比較器
３２  フィルタ
３３  電圧制御発振器
３４  ５逓倍器
４１  ＲＯＭデバイス
４１ａ  ＲＯＭ（Ｕ−Ｖ）
４１ｂ  ＲＯＭ（Ｖ−Ｗ）
４１ｃ  ＲＯＭ（Ｗ−Ｕ）
４２（４２ａ，４２ｂ，４２ｃ）  ディジタル−アナログ変換器
５１（５１ａ，５１ｂ，５１ｃ）  ２乗演算回路
６１  電圧検出器
６２（６２ａ，６２ｂ，６２ｃ）  ゼロクロスコンパレータ
６３（６３ａ，６３ｂ，６３ｃ）  ＰＬＬ回路
６４（６４ａ，６４ｂ，６４ｃ）  正弦波発生器
６５  電圧検出器
６６（６６ａ，６６ｂ，６６ｃ）  ゼロクロスコンパレータ
６７（６７ａ，６７ｂ，６７ｃ）  ＰＬＬ回路
６８（６８ａ，６８ｂ，６８ｃ）  正弦波発生器
７１  フィルタ回路
７２  加算回路
【図１】
0005849672.tif 000003
【図２】
0005849672.tif 000004
【図６】
0005849672.tif 000005
【図７】
0005849672.tif 000006
【図８】
0005849672.tif 000007
【図９】
0005849672.tif 000008
【図１０】
0005849672.tif 000009
【図１２】
0005849672.tif 000010
【図３】
0005849672.tif 000011
【図４】
0005849672.tif 000012
【図５】
0005849672.tif 000013
【図１１】
0005849672.tif 000014