(57)【特許請求の範囲】
【請求項１】
発光デバイスを製造する方法であって、
横方向アクティブ領域分離技法を用いるバルク半導体製造プロセスを利用するステップと、
第１のドーピング種の半導体材料の基板内に、かつ該基板の上面の一方の側に、第２のドーピング種の第１の島状部と、該第１の島状部から横方向に離隔される、第３のドーピング種の第２の島状部とを形成するステップであって、それによって、該第１の島状部及び該第２の島状部は互いに向かい合う面を有する、形成するステップと、
前記互いに向かい合う面の少なくとも一部の間に絶縁材料の障壁が形成されるのを阻止するステップと、
前記基板の、前記互いに向かい合う面の間に延在する両側を、絶縁層を用いて終端するステップと、
前記第１の島状部と前記第２の島状部との間にあり、かつ前記上面の別の側にある該デバイスの領域を、該デバイスによって放射される光の伝搬を容易にするように適合させるステップと、
を含む、発光デバイスを製造する方法。
【請求項２】
前記第１のドーピング種は前記第２のドーピング種と逆であり、前記第３のドーピング種は前記第２のドーピング種と同じである、請求項１に記載の方法。
【請求項３】
前記第１のドーピング種は前記第２のドーピング種と逆であり、前記第３のドーピング種は前記第１のドーピング種と同じであり、前記第１のドーピング種の第１のドーピング濃度は前記第３のドーピング種の第３のドーピング濃度よりも低い、請求項１に記載の方法。
【請求項４】
前記製造プロセスはサブミクロン製造プロセスである、請求項１乃至３のいずれか一項に記載の方法。
【請求項５】
前記半導体材料は間接遷移半導体材料を含む、請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
前記間接遷移半導体材料はシリコンを含み、前記バルク半導体製造プロセスは、サブミクロンバルクＣＭＯＳプロセス及びサブミクロンバルクＢｉＣＭＯＳプロセスのうちの１つである、請求項５に記載の方法。
【請求項７】
平面図で見るときに、結合された前記第１の島状部及び前記第２の島状部は前記絶縁層によって少なくとも部分的に取り囲まれる、請求項１乃至６のいずれか一項に記載の方法。
【請求項８】
前記横方向アクティブ領域分離技法は、シリコン局所酸化（ＬＯＣＯＳ）及び浅溝分離（ＳＴＩ）のうちの１つを含む、請求項１乃至７のいずれか一項に記載の方法。
【請求項９】
前記両側に接する前記絶縁層を形成する間に、前記互いに向かい合う面の少なくとも一部の間に前記絶縁材料の障壁が形成されるのを阻止するブロック構造体を適用するステップと、
少なくとも第１のドーピングマスクを利用して前記基板内に前記第１及び第２の島状部を形成するステップと、
をさらに含む請求項１乃至８のいずれか一項に記載の方法。
【請求項１０】
前記第１及び第２の島状部の両方が前記第１のドーピングマスクを利用して形成される、請求項９に記載の方法。
【請求項１１】
前記第１の島状部は前記第１のマスクを利用して形成され、前記第２の島状部は第２のマスクを利用して形成される、請求項９に記載の方法。
【請求項１２】
発光デバイスを製造する方法であって、
第１のドーピング種の半導体材料の基板内に、かつ該基板の第１の上面の一方の側に、第２のドーピング種の第１の島状部の形状の第１のアクティブ領域と、該第１の島状部から横方向に離隔される、第３のドーピング種の第２の島状部の形状の第２のアクティブ領域とを形成するステップであって、それによって、該第１の島状部の底部及び該第２の島状部の底部が該基板と接触し、該第１の島状部及び該第２の島状部がそれぞれ互いに向かい合う第１の面及び第２の面を有し、該基板は該互いに向かい合う面の間に横方向に延在する結合部を提供する、形成するステップであって、該結合部は、
上面であって、該結合部の該上面、前記第１の島状部の上面及び前記第２の島状部の上面が集合的に、前記基板に隣接する絶縁層との平坦な境界面を形成するように、前記基板の前記第１の上面の少なくとも一部と一致する上面と、
対向する側壁部であって、該側壁部の各々は、前記第１の上面の前記一方の側において前記第１の島状部の前記第１の面から前記第２の島状部の前記第２の面まで延在する、側壁部と、
を備え、
前記結合部の前記対向する側壁部の各々に接するように、前記平坦な境界面を越えて延在する前記絶縁層の領域を形成するステップと、
前記第１の島状部と前記第２の島状部との間にあり、かつ前記第１の上面の別の側にある該デバイスの領域を、該デバイスによって放射される光の伝搬を容易にするように適合させるステップと、
を含む、発光デバイスを製造する方法。
【請求項１３】
発光デバイスであって、
第１のドーピング濃度の第１のドーピング種の半導体材料の基板を含むボディと、
前記基板に隣接する絶縁層と、
前記基板が複数の表面部を有する第１の上面を有し、該第１の上面の一方の側において、前記基板内に形成される、
第２のドーピング濃度の第２のドーピング種の第１の島状部であって、該第１の島状部の第１の面と前記基板との間に第１の接合部が形成され、該第１の島状部は上面及び底部を有し、該上面は前記複数の表面部の第１の部分を形成し、該底部は前記基板と接触する、第１の島状部と、
前記第１の島状部から横方向に離隔される、第３のドーピング濃度の第３のドーピング種の第２の島状部であって、該第２の島状部は、前記第１の島状部の前記第１の面と向かい合う第２の面、上面及び底部を有し、該第２の島状部の該上面は前記複数の表面部の第２の部分を形成し、該底部は前記基板と接触し、前記複数の表面部の第３の部分は前記第１の上面の前記第１及び前記第２の部分の間に位置する前記第１の上面の部分を備える、第２の島状部と、
を備え、
前記基板は、前記第１の面と前記第２の面との間に横方向に延在する結合部を提供し、該結合部は、
上面であって、前記第１の上面の前記第１、第２及び第３の部分が集合的に、前記隣接する絶縁層との平坦な境界面を形成するように、前記第１の面の前記第３の部分を含む、上面と、
対向する側壁部であって、該結合部の各側壁部は前記第１の上面の前記一方の側において前記第１の島状部の前記第１の面から前記第２の島状部の前記第２の面まで延在し、その結果、各側壁部が前記平坦な境界面を越えて延在する前記絶縁層の領域と接する、側壁部と、
を含み、
さらに、前記ボディに接続され、前記第１の接合部にわたってバイアス電圧をもたらし、それにより該デバイスに光を放射させるように構成される端子配列と、
放射された光の伝搬を容易にするように構成される領域であって、該領域は、前記第１の面及び前記第１の面に隣接する前記結合部の少なくとも一部のうちの少なくとも一方を含むゾーンから離れるように、前記基板の前記第１の上面の別の側に延在する、領域と、
を備える、発光デバイス。
【請求項１４】
発光デバイスであって、
第１のドーピング濃度の第１のドーピング種の半導体材料の基板を含むボディと、
前記基板に隣接する絶縁層と、
前記基板が上面を有し、該上面の一方の側において、前記基板内に形成される、
第２のドーピング濃度の第２のドーピング種の第１の島状部であって、該第１の島状部と前記基板との間に第１の接合部が形成され、該第１の島状部は上面を有する、第１の島状部と、
前記第１の島状部から横方向に離隔される、第３のドーピング濃度の第３のドーピング種の第２の島状部であって、それによって、前記第１の島状部が第１の面を有し、該第２の島状部が第２の面を有し、該第１の面及び該第２の面が互いに向かい合い、さらに、該第２の島状部は上面を有する、第２の島状部と、
を備え、
前記基板は、前記第１の面と前記第２の面との間に横方向に延在する結合部を提供し、該結合部は、
上面であって、該結合部の該上面、前記第１の島状部の前記上面及び前記第２の島状部の前記上面が集合的に、前記ボディと前記絶縁層との間の平坦な境界面を形成するように、前記基板の前記上面と一致する、上面と、
対向する側壁部であって、各側壁部が前記平坦な境界面を越えて延在する前記絶縁層の領域によって終端されるように、各側壁部は前記基板の前記上面の前記一方の側において前記第１の島状部の前記第１の面から前記第２の島状部の前記第２の面まで延在する、側壁部と、
を有し、
さらに、前記ボディに接続され、前記第１の接合部に逆バイアスをかけ、前記第１の接合部の降伏モードを引き起こし、それにより該デバイスに光を放射させるように構成される端子配列と、を備え、
該デバイスは、該デバイスの１つの領域において、放射された前記光の伝搬を容易にするように構成され、該領域は、前記第１の面、及び前記第１の面から前記結合部の中に延在する空乏領域の少なくとも一部のうちの少なくとも一方を含むゾーンから垂直に離れるように、前記基板の前記上面の別の側に延在する、発光デバイス。
【請求項１５】
前記第１のドーピング種は前記第２のドーピング種と逆であり、前記第３のドーピング種は前記第２のドーピング種と同じである、請求項１４に記載の発光デバイス。
【請求項１６】
前記端子配列は、前記第２の島状部と前記基板との間にある第２の接合部に順バイアスをかけるように構成される、請求項１５に記載の発光デバイス。
【請求項１７】
前記第１のドーピング種は前記第２のドーピング種と逆であり、前記第３のドーピング種は前記第１のドーピング種と同じであり、前記第１のドーピング濃度は前記第３のドーピング濃度よりも低い、請求項１４に記載の発光デバイス。
【請求項１８】
前記第１の面から延在する前記空乏領域が、前記第１の接合部が前記降伏モードに入る前に、前記結合部を突き抜けて延在し、前記第２の島状部に達するように構成される、請求項１７に記載の発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電子デバイスに関し、より詳細には、シリコンなどの半導体材料から製造される発光デバイス、及びそのようなデバイスを製造する方法に関する。
【背景技術】
【０００２】
シリコンから製造される発光デバイスが当該技術分野において既知である。１つのそのようなデバイスは、ドープされたｐ＋ｎｐ＋領域又はｎ＋ｐｎ＋領域が直に隣接するサンドイッチ構造を有する２接合デバイスである。このデバイスは、逆バイアスをかけられて降伏モードに入り、光を放射する第１のｐｎ接合部と、順バイアスをかけられてキャリアを第１の接合部に注入し、それによりデバイスの内部量子効率を改善する、隣接する第２のｐｎ接合部とを備える。デバイスをパンチスルーモードに至らせることも既知であり、パンチスルーモードでは、逆バイアスをかけられた接合部に関連付けられる空乏領域が、順バイアスをかけられた接合部に関連付けられる空乏領域にパンチスルーし、それにより、順バイアスをかけられた接合部のエネルギー障壁を弱め、順バイアスをかけられた接合部から逆バイアスをかけられた接合部へのキャリアの注入を容易にし、かつデバイス内のエレクトロルミネッセンス効果を改善する。
【０００３】
別の既知の発光デバイスは、ドープされたｎ＋ｐｐ＋領域又はｐ＋ｎｎ＋領域が直に隣接するサンドイッチ構造を有する。このデバイスは、逆バイアスをかけられて降伏モードに入り、光を放射する第１のｐｎ接合部と、隣接するｐｐ＋接合部又はｎｎ＋接合部とを備える。使用時には、そのデバイスをリーチスルーモードに至らせることができ、リーチスルーモードでは、逆バイアスをかけられた接合部が降伏に達する前に、逆バイアスをかけられた接合部の空乏領域が、場合に応じて、ｐ領域を突き抜けてｐ＋領域にリーチスルーするか、又はｎ領域を突き抜けてｎ＋領域にリーチスルーし、それにより、デバイス内のエレクトロルミネッセンス効果を改善する。
【０００４】
ＢｉＣＭＯＳを含む、最新の標準的なバルクＣＭＯＳ製造プロセス、より詳細には、サブミクロンプロセスでは、シリコン局所酸化（ＬＯＣＯＳ）及び／又は浅溝分離（ＳＴＩ）のような横方向素子分離技法（lateral device isolation techniques）を用いて、ｐ型又はｎ型バルク基板材料との接合部を形成するためのドープされた注入ｎ＋又はｐ＋アクティブ領域を互いから横方向に分離するための絶縁材料のボディを含む、物理的な分離構造又は障壁を形成する。これらの技法によれば、必然的に、注入アクティブ領域の互いに向かい合う面の間に障壁が形成される。ドープされたアクティブ領域間のこれらの障壁は、上述のパンチスルーモード及びリーチスルーモードを阻止することになる。
【０００５】
他の既知のデバイスでは、注入領域間にゲート構造が形成され、その構造が、放射された光がデバイスから横に向かって、かつ外に向かって伝搬するのを阻止する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は、本出願人が上述の不都合を少なくとも緩和することができると考える、又は既知のデバイス及び方法の有用な代替手段を提供することができる発光デバイス及びそのデバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明によれば、発光デバイスであって、
第１のドーピング濃度の第１のドーピング種の半導体材料の基板を含むボディと、
前記基板が上面を有し、該上面の一方の側において、絶縁材料のボディを用いる横方向アクティブ領域分離技法を利用するバルク半導体製造プロセスに従って前記基板内に形成される、
第２のドーピング濃度の第２のドーピング種の第１の島状部であって、該第１の島状部と前記基板との間に第１の接合部が形成され、該第１の島状部は上面を有する、第１の島状部と、
前記第１の島状部から横方向に離隔される、第３のドーピング濃度の第３のドーピング種の第２の島状部であって、それによって、前記第１の島状部が第１の面を有し、該第２の島状部が第２の面を有し、該第１の面及び該第２の面が互いに向かい合い、さらに、該第２の島状部は上面を有する、第２の島状部と、
を備え、
前記基板は、前記第１の面と前記第２の面との間に横方向に延在し、該基板の前記上面と一致する上面を有する結合部を提供し、それによって、該結合部の該上面、前記第１の島状部の前記上面及び前記第２の島状部の前記上面が集合的に、前記ボディと該デバイスの絶縁層との間の平坦な境界面を形成し、
さらに、前記ボディに接続され、前記第１の接合部に逆バイアスをかけ、前記第１の接合部の降伏モードを引き起こし、それにより該デバイスに光を放射させるように構成される端子配列と、を備え、
該デバイスは、該デバイスの１つの領域において、放射された光の伝搬を容易にするように構成され、該領域は、前記第１の面、及び使用時に前記第１の面から前記結合部の中に延在する空乏領域の少なくとも一部のうちの少なくとも一方を含むゾーンから垂直に離れるように、前記基板の前記上面の別の側に延在する、発光デバイスが提供される。
【０００８】
前記ゾーンは、前記第１の面、及び使用時に該第１の面から前記結合部の中に延在する前記空乏領域の少なくとも一部のうちの少なくとも一方、好ましくは両方を覆う上面ゾーンとすることができる。
【０００９】
前記第１のドーピング種はｐ型とすることができ、代替的にはｎ型とすることができる。
【００１０】
前記デバイスの一実施の形態では、前記第１のドーピング種は前記第２のドーピング種と逆にすることができ、前記第３のドーピング種は前記第２のドーピング種と同じにすることができる。前記第２のドーピング濃度及び前記第３のドーピング濃度は、前記第１のドーピング濃度よりも高くすることができる。
【００１１】
前記端子配列は、前記第２の島状部と前記基板との間に形成される第２の接合部に順バイアスをかけるように構成することができる。
【００１２】
前記デバイスの別の実施の形態では、前記第１のドーピング種は前記第２のドーピング種と逆にすることができ、前記第３のドーピング種は前記第１のドーピング種と同じにすることができ、前記第１のドーピング濃度は前記第３のドーピング濃度よりも低くすることができる。
【００１３】
前記デバイスは、前記第１の面から延在する前記空乏領域が、前記第１の接合部が前記降伏モードに入る前に、前記結合部を突き抜けて延在し、前記第２の島状部に達するように構成することができる。
【００１４】
前記半導体材料は間接遷移半導体材料を含むことができる。前記間接遷移半導体材料はシリコンを含むことができる。
【００１５】
前記バルク半導体製造プロセスは、サブミクロンバルクＣＭＯＳプロセス及びサブミクロンバルクＢｉＣＭＯＳプロセスのうちの１つとすることができる。
【００１６】
平面図で見るときに、結合された前記第１の島状部及び前記第２の島状部は前記デバイスの前記絶縁層によって少なくとも部分的に取り囲むことができる。
【００１７】
発光デバイスを製造する方法であって、
横方向アクティブ領域分離技法を用いるバルク半導体製造プロセスを利用するステップと、
第１のドーピング種の半導体材料の基板内に、かつ該基板の上面の一方の側に、第２のドーピング種の第１の島状部と、該第１の島状部から横方向に離隔される、第３のドーピング種の第２の島状部とを形成するステップであって、それによって、該第１の島状部及び該第２の島状部は互いに向かい合う面を有する、形成するステップと、
前記互いに向かい合う面の少なくとも一部の間に絶縁材料の障壁が形成されるのを阻止するステップと、
前記第１の島状部と前記第２の島状部との間にあり、かつ前記上面の別の側にある該デバイスの領域を、該デバイスによって放射される光の、前記基板から離れる方向への伝搬を容易にするように適合させるステップと、
を含む、発光デバイスを製造する方法も本発明の範囲内に含まれる。
【００１８】
ここで、例にすぎないが、本発明を添付の図面を参照しながら更に説明する。
【図面の簡単な説明】
【００１９】
【図１】従来技術の発光デバイスの関連する部分の概略的な等角図である。
【図２】図１の線ＩＩに沿った断面図である。
【図３】図１に対応するが、本発明による発光デバイスの概略的な等角図である。
【図４】図３の線ＩＶに沿った断面図である。
【図５】本発明によるデバイスの概略的な組立分解等角図である。
【図６】（ａ）から（ｄ）はデバイスを製造するための標準的な従来技術のバルクＣＭＯＳプロセスにおける関連するステップを示す図である。
【図７】（ａ）から（ｄ）は本発明による発光デバイスを製造するための改良されたバルクＣＭＯＳプロセスにおける関連するステップを示す図である。
【図８】（ａ）および（ｂ）はパンチスルーに至らされたときの従来技術のデバイスの空乏領域の空間的な挙動の比較図である。
【図９】（ａ）および（ｂ）はリーチスルーに至らされるように構成されたデバイスの場合の同様の比較図である。
【図１０】標準的なバルクＣＭＯＳ又はＢｉＣＭＯＳ製造プロセスを適合させることによってリーチスルー及びパンチスルー発光デバイスを形成するための本発明による方法の流れ図である。
【発明を実施するための形態】
【００２０】
本発明による発光デバイスは、図３及び図４において概して参照番号１０によって示される。
【００２１】
発光デバイス１０は、半導体材料の基板１２を含むボディ１１を備える。図示される例示的な実施形態では、シリコンの形をとる、第１のドーピング種ｐ及び第１のドーピング濃度の間接遷移半導体材料が用いられる。基板は上面１４を有する。第２のドーピング種及び第２のドーピング濃度ｎ＋の第１の島状部１６、及び第３のドーピング種及び第３のドーピング濃度（この場合には同じくｎ＋）の第２の島状部１８が、横方向アクティブ領域物理的分離（ＬＯＣＯＳ又はＳＴＩ）を用いる横方向素子分離技法を利用する標準的なバルク半導体製造プロセス（例えば、標準的な０．３５μｍＣＭＯＳプロセスなどの標準的なサブミクロンプロセス等）に従って、基板１２の上面１４の一方の側に形成される。第１の島状部は、上面１４に隣接する基板１２内に埋め込まれ、第１の島状部１６は上面１６．１を有し、該上面は上面１４と位置合わせされる。さらに、第１の島状部１６は、基板１２と接触する（interface）底部１６．３を有する。第２の島状部１８は第１の島状部１６から横方向に離隔され、その結果、第１の島状部及び第２の島状部は互いに向かい合う面１６．２及び１８．２を有する。第２の島状部１８は上面１８．１を有し、該上面も上面１４と位置合わせされる。さらに、第２の島状部１８は、基板１２と接触する底部１８．３を有する。基板１２は、第１の島状部１６と第２の島状部１８との間に延在する、横方向に延在する結合部２０を提供する。結合部２０は、基板１２の上面１４と一致する上面を有する。それゆえ、結合部の上面と第１の島状部の上面１６．１と第２の島状部の上面１８．１とは、集合的に、デバイスのボディ１１と絶縁層１９との間の平坦な境界面２１を形成する。結合部２０は、ボディ１２によって一体的に設けられ、直線的に、すなわち、互いに向かい合う面１６．２及び１８．２の少なくとも一部の間に途切れることなく直線を成して延在する。端子配列（図示せず）はボディに接続され、基板１２と第１の島状部１６との間に形成される第１の接合部２４に逆バイアスをかけ、第１の接合部２４の降伏モードを引き起こし、それにより、デバイス１０に光を放射させるように構成される。デバイス１０は、デバイスの領域２６において、放射された光が基板から離れる一般的な方向Ａにおいてデバイス１０から外に向かって、かつデバイス１０に対して横に向かって伝搬するのを容易にするように構成される。領域２６は、デバイスのゾーン２８から垂直に離れるように、基板の上面１４の別の側に延在する。ゾーン２８は、第１の面１６．２と、使用時に第１の面１６．２から結合部２０の中に延在する空乏領域（図示せず）の少なくとも一部とを覆う上面ゾーンであることが好ましい。例えば、デバイス１０は、領域２６が、ゲート構造の場合に用いられるような、導体又は半導体ボディなどの光伝搬阻止構造又は構成要素を一切含まないように構成することができる。
【００２２】
図１及び図２を参照すると、本明細書の序論において参照された従来技術のデバイス１００の一例が示される。注入アクティブ領域１１６及び１１８を横方向に分離するＬＯＣＯＳ又はＳＴＩ分離技法によって形成された二酸化シリコン分離障壁１２０が明確に示される。その結果として、従来技術のデバイスのボディ１１１と絶縁層１１９との間の境界面１２１が階段状になる。本明細書の序論において述べたように、これらの障壁１２０の不都合な点は、それらの障壁が、デバイス内のエレクトロルミネッセンス効果を改善するために都合良く用いることができる、パンチスルー効果及びリーチスルー効果を阻止することである。
【００２３】
横方向素子分離技法を用いて分離障壁を形成し、ドープされた注入アクティブ領域を互いから分離するが、その分離技法は、選択されたアクティブ領域間に分離障壁が形成されないように適合されているタイプの標準的なバルク半導体製造プロセスを利用して発光デバイスを製造する本発明による方法は、上述の標準的なプロセスと完全に互換性を有する。一般的に、これらの標準的なプロセスにおいて、ＡＣＴＩＶＥ又はＤＩＦＦとして画定される層を用いて、フィールド酸化膜成長又はトレンチ形成が阻止されるべき場所を示す。注入画定ステップのために別々の１組のマスクが作製され、ｎドーパント又はｐドーパントが注入されるべき場所が示される。幾つかの標準的なプロセスにおいて、アクティブ領域がｎ＋として画定された場合には、他の全てのアクティブ領域は自動的にｐ＋にドープされることになる。しかしながら、本発明による方法では、ｎ＋アクティブ領域及びｐ＋アクティブ領域を独立して別々に画定できる必要がある。別の要件は、ｎ＋アクティブ領域及びｐ＋アクティブ領域を画定するフォトリソグラフィプロセスがこれらの領域を幾何学的に正確に画定するための許容できる解像度を有することである。
【００２４】
図６（ａ）〜図６（ｄ）には、標準的な従来技術のｐ基板タイプＣＭＯＳプロセスが示されており、図１及び図２の２つのｎ＋領域１１６及び１１８が画定されている。ＡＣＴＩＶＥ領域マスク２００が、ＬＯＣＯＳプロセスにおいてチャネルストップ注入物２０２及びフィールド酸化膜成長領域１２０の両方を画定する役割を果たし、Ｓｉ３Ｎｉ４等が酸化を防止し続けることになる。フィールド酸化膜成長が行なわれない場合、ゲート酸化物のみが残る。別のマスク２０４を用いて、ｎ＋領域１１６及び１１８を画定し、フォトレジスト及びフィールド酸化膜の両方が、望ましくない領域への注入を制限する。図６（ｄ）には、「バードビーク」形成物３００とともに、図１及び図２の阻止用酸化膜障壁１２０も示される。
【００２５】
図７（ａ）〜図７（ｄ）には、本発明による方法の１つの形態が示される。その意図は、ドーピングマスク２０４が２つの領域１６及び１８を分離している間に、２つのｎ＋領域１６と１８との間にアクティブ領域結合部２０を画定することである。結果として、ｎ＋領域１６及び１８がそれほど明確には画定されない場合があるが、適合させた方法は、横方向酸化膜障壁１２０の形成を阻止し、該障壁をアクティブ材料ｐの結合部２０で置き換える。該結合部はｐ基板１２によって一体的に設けられ、互いに向かい合う面１６．２及び１８．２の少なくとも一部の間に途切れることなく直線的に延在する。図５において最もわかりやすく示されるように、フィールド酸化膜層１９の領域１９．１が環状の終端部を形成し、その終端部はアクティブ領域１６及び１８を少なくとも部分的に取り囲み、結合部２０の両側２０．１及び２０．２を終端する。
【００２６】
本発明によるデバイス１０は、従来技術のデバイスより優れた少なくとも以下の利点を有することができると考えられる。第一に、図６（ｄ）の３００において示される「バーズビーク」形成物を除去することに起因して、角度を成すＳｉ／ＳｉＯ２境界面において光生成が生じることは予想されないので、より多くの光が上面１４から出ることができ、それゆえ、デバイスの外部量子効率を改善することができる。第二に、絶縁層、すなわちＳｉＯ２層１９が、結合部の両側２０．１及び２０．２において結合部２０を終端し、電界及びキャリアをアクティブ領域１６と１８との間の横方向に閉じ込める。第三に、上述の望ましくない分離障壁１２０が存在しないとき、リーチスルーデバイス及びパンチスルーデバイスの電気的特性を、ｎ＋／ｐ＋領域分離の影響を受けにくくすることができる。
【００２７】
通常、サンドイッチ構造内の第１の領域と第３の領域との間の間隔は重要である。例えば、電子なだれが生じるまで、電子なだれ接合部に逆バイアスをかけることによって、物理的な空間電荷領域が増加する。順バイアスをかけられた接合部の空乏領域が、電子なだれ接合部の空乏領域につながらない場合には、パンチスルーは生じない。一方、間隔を小さくすると、非ルミネッセントトンネル効果の確率を高くすることができる。さらに、Ｓｉ３Ｎｉ４  ＬＯＣＯＳマスクの近接性が小さくなり、フィールド酸化膜成長が影響を受けるようになり、結果として、電子なだれ降伏から非発光性導通（non-radiative conduction）への急転が生じる。例えば、３００ｎｍの分離距離を有するリーチスルーデバイスはトンネル効果モードにおいて動作できるのに対して、４５０ｎｍの分離を有するデバイスは、既に強い電子なだれを示しており、もはやリーチスルーしない。
【００２８】
図８（ａ）には、従来技術の分離用フィールド酸化膜障壁１２０が空乏領域の空間的挙動に及ぼす影響が示される。図８（ｂ）に示されるように、障壁１２０が除去されるとき、パンチスルーを受けるエリアは大きくなると予想される。降伏状態の接合部２４に対して露出する注入領域の空乏領域の部分が大きくなる。これにより、結果として、降伏状態の接合部２４に達する注入されたキャリアが増えると予想される。
【００２９】
図９（ａ）及び図９（ｂ）を参照すると、デバイスがリーチスルーモードに至らせられる場合の類似の状況を予想することができる。障壁１２０が除去されると、逆バイアスに応じた空間電荷領域の成長がより良好に分布するようになると考えられ、これにより、所与の空間範囲について、リーチスルー動作及びパンチスルー動作が成功する見込みを増加させることができると更に考えられる。
【００３０】
図１０には、シリコンにおいてパンチスルー又はリーチスルーいずれかの発光デバイスを形成するために、本発明の方法に従って適合させた、横方向アクティブ領域分離技法を用いる標準的なバルクＣＭＯＳ／ＢｉＣＭＯＳプロセスを利用する自明の流れ図が示される。
【図１】
0006008742.tif 000002
【図２】
0006008742.tif 000003
【図３】
0006008742.tif 000004
【図４】
0006008742.tif 000005
【図５】
0006008742.tif 000006
【図６】
0006008742.tif 000007
【図７】
0006008742.tif 000008
【図８】
0006008742.tif 000009
【図９】
0006008742.tif 000010
【図１０】
0006008742.tif 000011