(57)【特許請求の範囲】
【請求項１】
ＭＥＭＳチップと、
シングルエンド入力ポートを有する増幅器と、
前記シングルエンド入力ポートに電気的に接続された第１のバックプレートと、
アースに電気的に接続された第２のバックプレートと、
前記第１のバックプレートと前記第２のバックプレートの間に配設されたメンブレンと、
前記第１のバックプレートに電気的に接続されている１ＧΩ以上の抵抗値を有する第１の抵抗素子と、
前記メンブレンに電気的に接続されている１ＧΩ以上の抵抗値を有する第２の抵抗素子と、
前記第１のバックプレートと前記メンブレンとの間の、第１の容量Ｃ１と、
前記第２のバックプレートと前記メンブレンとの間の、第２の容量Ｃ２と、
前記第１のバックプレートとアースとの間の、寄生容量Ｃｐ１と、
前記メンブレンとアースとの間の、寄生容量Ｃｍと、
前記第２のバックプレートとアースとの間の、寄生容量Ｃｐ２と、
を備え、
前記Ｃ１，Ｃ２，Ｃｐ１，Ｃｍ，Ｃｐ２が、４ｐＦ≦Ｃｍ＝Ｃ１＝Ｃ２≦８ｐＦ 、Ｃｐ１＝０．１＊Ｃ１、およびＣｐ２＝０．５＊Ｃ１の関係を満たすダブルバックプレートマイクロフォンであって、
前記第１の抵抗素子および前記第２の抵抗素子は、逆極性で並列に電気的に接続されたダイオードで実現されており、
前記第１のバックプレート，前記メンブレン，前記第２のバックプレートは前記ＭＥＭＳチップ内に配設されていることを特徴とするダブルバックプレートマイクロフォン。
【請求項２】
請求項１に記載のダブルバックプレートマイクロフォンにおいて、
前記第１のバックプレートは−２Ｖと＋２Ｖとの間の電圧でバイアスされることを特徴とするダブルバックプレートマイクロフォン。
【請求項３】
請求項１または２に記載のダブルバックプレートマイクロフォンにおいて、
前記メンブレンは前記第１のバックプレートに対し電圧Ｖ１でバイアスされ、
前記メンブレンは前記第２のバックプレートに対し電圧Ｖ２でバイアスされ、
前記Ｖ１およびＶ２は、５Ｖ≦Ｖ１＝Ｖ２≦１５Ｖを満たすことを特徴とするダブルバックプレートマイクロフォン。
【請求項４】
前記増幅器は低雑音増幅器であることを特徴とする、請求項１乃至３のいずれか１項に記載のダブルバックプレートマイクロフォン。
【請求項５】
担体基板と、ＩＣチップとをさらに備えた、請求項１乃至４のいずれか１項に記載のダブルバックプレートマイクロフォンにおいて、
前記増幅器が、前記ＩＣチップに配設された増幅器回路を備え、
前記ＭＥＭＳチップと前記ＩＣチップとが、前記担体基板上に配設されている、ことを特徴とするダブルバックプレートマイクロフォン。
【請求項６】
請求項１乃至４のいずれか１項に記載のダブルバックプレートマイクロフォンにおいて、
前記増幅器は、前記ＭＥＭＳチップ内に配設された増幅器回路を備える、
ことを特徴とするダブルバックプレートマイクロフォン。
【請求項７】
前記第１の抵抗素子および前記第２の抵抗素子はＳＭＤ部品として実装されていることを特徴とする、請求項１乃至６のいずれか１項に記載のダブルバックプレートマイクロフォン。
【請求項８】
前記第１の抵抗素子および前記第２の抵抗素子はＩＣチップ内に形成されていることを特徴とする、請求項１乃至７のいずれか１項に記載のダブルバックプレートマイクロフォン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングルエンド入力ポートを有する増幅器を備えたダブルバックプレートＭＥＭＳマイクロフォンに関する。
【背景技術】
【０００２】
単純なＭＥＭＳマイクロフォンは、１つのバックプレートと、バイアス電圧が印加されるコンデンサを形成する１つのメンブレンとを備える。音響はメンブレンの振動をもたらす。したがって、このコンデンサの容量を求めることにより、音響信号は電気信号に変換することができる。このため、このメンブレンあるいはバックプレートは、増幅器に接続され、そのコンデンサの他の電極は、固定電位に電気的に接続される。これに合わせて、シングルエンド入力ポートを有する増幅器が必要となる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、改善された信号対雑音比を有するＭＥＭＳマイクロフォンを提供することである。本発明のさらなる目的は、低い製造コストで製造可能なＭＥＭＳマイクロフォンを提供することである。本発明の第３の目的は、低電流消費のＭＥＭＳマイクロフォンを提供することである。
【課題を解決するための手段】
【０００４】
このため、独立請求項１は、良好な信号対雑音比を有し、低い製造コストで製造できる、低電流消費のＭＥＭＳマイクロフォンを提供する。
【０００５】
ＭＥＭＳマイクロフォンは、第１のバックプレートと、アースに電気的に接続された第２のバックプレートとを備える。このマイクロフォンは、さらにこれらの第１のバックプレートと第２のバックプレートとの間に配設されたメンブレンと、シングルエンド入力ポートを有する増幅器とを備える。この第１のバックプレートは、シングルエンド入力ポートに電気的に接続されている。
【０００６】
このようにしてダブルバックプレートマイクロフォンが形成される。バイアス電圧がメンブレンに印加されてよく、この際第１および第２のバックプレートがＤＣ的に固定電位にバイアスされる。第１のバックプレートからの信号と、第２のバックプレートからの信号は、共に電気信号の形態に変換された音響信号を含んでおり、より良好な信号対雑音比となるように、これらの信号は同相で足し合わされる。
【０００７】
しかしながら、従来のダブルバックプレートマイクロフォンと比較して、本発明では、電気信号を増幅するための、シングルエンド入力ポートを有する増幅器が用いられている。従来のダブルバックプレートマイクロフォンは、バランス入力ポートを有する増幅器を用いており、たとえば逆の極性であるが同様な絶対値の電気信号を受信する、２つの信号接続部を有する入力ポートを用いている。バランス入力ポートの代わりにシングルエンド入力ポートを備えた増幅器は、低コストで製造することができる。こうして、これらの単純な増幅器を備えたＭＥＭＳマイクロフォンが、低製造コストで、かつ低電流消費となるように製造することができる。このようなマイクロフォンは、従来のダブルバックプレートマイクロフォンと比較して低製造コストであり、またシングルバックプレートマイクロフォンと比較してより良好な信号対雑音比を提供する。
【０００８】
メンブレンとそれぞれのバックプレートとの間の距離は２μｍであってよい。
【０００９】
１つの実施形態では、このダブルバックプレートマイクロフォンは、さらに、１ＧΩと１０００ＧΩの間の、たとえば１００ＧΩの第１の抵抗素子を備える。この第１の抵抗素子は、第１のバックプレートに電気的に接続されている。この第１の抵抗素子を介して、第１のバックプレートは、アースに電気的に接続されている第２のバックプレートに対し相対的にバイアスすることができる。このバックプレートおよびメンブレンは、第１のコンデンサの電極を形成している。メンブレンと第２のバックプレートは、この第１のコンデンサに直列に電気的に接続されている第２のコンデンサの電極を形成している。こうして、この直列接続された第１のコンデンサおよび第２のコンデンサは、第１の抵抗素子を介してバイアスされる。この直列接続された第１のコンデンサおよび第２のコンデンサは、可変容量のコンデンサ素子を形成することができる。１つのコンデンサの容量が増加すると、他のコンデンサの容量が減少し、またこの逆の場合もある。こうして第１のコンデンサからの信号電圧と第２のコンデンサからの信号電圧とが同相に足し合わされる。
【００１０】
コンデンサ素子を、シングルエンド入力ポートを有する増幅器を備えた増幅回路に接続するためには、このコンデンサ素子のシングルエンド出力ポートのみが必要である。したがって、メンブレンはＤＣ的に特定の電位に接続されていてよく、またはＡＣ的にフローティングであってよい。
【００１１】
１つの実施形態では、このダブルバックプレートマイクロフォンは、さらに、１ＧΩと１０００ＧΩの間の、たとえば１００ＧΩの第２の抵抗素子を備える。この第２の抵抗素子は、メンブレンに電気的に接続されている。したがって、このメンブレンの電位は単独で調整することができる。
【００１２】
上記の抵抗素子は、逆極性で並列に電気的に接続されたダイオードで実現されてよい。従来のダブルバックプレートマイクロフォンにおいては、コンデンサ素子を外部回路に電気的に接続するために、３つの信号ポートが必要であった。すなわち、第１のバックプレートが増幅器の第１の入力ポートに電気的に接続され、第２のバックプレートが増幅器の第２のバランスポートに電気的に接続され、メンブレンが、このメンブレンにメンブレン電位を供給する電圧源に電気的に接続されている。しかしながら、本発明のこの実施形態においては、コンデンサ素子を外部回路に接続するために、２つの信号ポートのみが必要である。
【００１３】
１つの実施形態では、アース電位に対して、メンブレンは５Ｖと１５Ｖの間の電圧で、たとえば１０Ｖでバイアスされる。
【００１４】
第２のバックプレートはアースに電気的に接続される。
【００１５】
１つの実施形態では、第１のバックプレートは−２Ｖと＋２Ｖとの間の電圧でバイアスされる。
【００１６】
１つの実施形態では、増幅器は低雑音増幅器である。
【００１７】
１つの実施形態では、ダブルバックプレートマイクロフォンは、さらに担体基板とＭＥＭＳチップと、ＩＣチップとを備える。第１のバックプレート、メンブレン、および第２のバックプレートは、このＭＥＭＳチップ内に配設されている。増幅器は、このＩＣチップ内に配設された増幅器回路を備えている。このＭＥＭＳチップおよびＩＣチップは担体基板上に配設されている。
【００１８】
第１のコンデンサおよび第２のコンデンサから成るコンデンサ素子は、第１のバックプレートのみを介して増幅器に電気的に接続されているので、これらのコンデンサを搭載したＭＥＭＳチップと増幅器の集積回路を搭載したＩＣチップとを電気的に接続するために、単一の信号ラインのみが必要である。
【００１９】
１つの実施形態では、本発明のダブルバックプレートマイクロフォンは、第１および第２の抵抗素子を備え、これらは担体基板上に配設されたＳＭＤ部品として実装されるか、あるいはＩＣチップ内の回路素子として形成される。
【００２０】
１つの実施形態では、このマイクロフォンは、ＭＥＭＳチップを備え、ここで第１のバックプレート、メンブレン、および第２のバックプレートがＭＥＭＳチップ上に配設され、増幅器は、このＭＥＭＳチップに配設された増幅器回路を備える。このようなチップはシリコンチップであってよい。
【００２１】
１つの実施形態では、このＩＣチップはＡＳＩＣ（Application-Specific Integrated Circuit）チップである。
【００２２】
さらに本発明の基本原理および概略実施形態の説明が以下の図で示される。
【図面の簡単な説明】
【００２３】
【図１】基本的な実施形態の等価回路図を示す図である。
【図２】さらに高性能なＭＥＭＳマイクロフォンの等価回路図を示す図である。
【図３】バランス入力ポートを有する増幅器を備えたＭＥＭＳマイクロフォンの等価回路図を示す図である。
【図４】ＭＥＭＳチップ、ＩＣチップ、および２つの抵抗素子を搭載した担体基板を備えるダブルバックプレートマイクロフォンを示す図である。
【発明を実施するための形態】
【００２４】
図１は、第１のバックプレートＢＰ１と第２のバックプレートＢＰ２とを備えるＭＥＭＳマイクロフォンＤＢＭの等価回路図を示す。メンブレンＭは、第１のバックプレートＢＰ１と第２のバックプレートＢＰ２との間に配設される。第２のバックプレートＢＰ２は、アースＧＮＤに電気的に接続される。第１のバックプレートＢＰ１は、増幅器ＡＭＰのシングルエンド入力ポートＳＥＩＰに電気的に接続されている。第１のバックプレートＢＰ１およびメンブレンＭは、第１のコンデンサ（図１のＣ１）の電極を形成する。メンブレンＭおよび第２のバックプレートＢＰ２は、第２のコンデンサ（図１のＣ２）の電極を形成する。この第１のコンデンサと第２のコンデンサの直列接続は、可変容量を有する容量素子ＣＥを形成し、この容量は受信した音圧に依存して時間で変化する。容量素子ＣＥを増幅器ＡＭＰのシングルエンド入力ポートＳＥＩＰに電気的に接続するために、シングルエンド出力ポートＳＥＯＰのみが必要である。このため、シングルエンド出力ポートＳＥＯＰとシングルエンド入力ポートＳＥＩＰとを電気的に接続する信号ラインが、たとえばメタライゼーションとして設けられてよい。第１のバックプレートＢＰ１は、第１の電圧源ＶＳ１および第１の抵抗素子Ｒ１を介して、第１の電圧Ｖ１でバイアスされている。このため、この第１の抵抗素子Ｒ１は、容量素子ＣＥのシングルエンド出力ポートＳＥＯＰと、増幅器ＡＭＰのシングルエンド入力ポートＳＥＩＰとにそれぞれ電気的に接続されている。
【００２５】
こうして、このダブルバックプレート構造のおかげで、良好な信号対雑音比を有するＭＥＭＳマイクロフォンが提供され、このＭＥＭＳマイクロフォンは、シングルエンド入力ポートのみを有する増幅器を利用することにより低製造コストを可能とする。
【００２６】
図２は、さらなる回路素子を備えたダブルバックプレートＭＥＭＳマイクロフォンＤＢＭの１つの実施形態を示す。図１の第１のバックプレートＢＰ１およびメンブレンは、概略的に第１のコンデンサＣ１として示されている。第２のバックプレートＢＰ２およびメンブレンＭは、概略的に第２のコンデンサＣ２として示されている。このメンブレンは第２の抵抗素子Ｒ２を介して電源ＶＳ２によりバイアスされている。このため、この第２の抵抗素子Ｒ２は、メンブレンをバイアスするポートＭＢＰに電気的に接続されている。
【００２７】
この電圧源はチャージポンプで実現されてよい。
【００２８】
第２のバックプレートＢＰ２は、アースＧＮＤに接続され、第１のバックプレートＢＰ１は、増幅器の入力に接続されている。第２のバックプレートからの信号と、第１のバックプレートからの信号とが同相で足し合わされる。電圧Ｖ２がショートされないように、メンブレンは第２の抵抗素子を介して、たとえば超高インピーダンスネットワークを介してバイアスされている。
【００２９】
従来のダブルバックプレートマイクロフォンとは対照的に、メンブレンとアースとの間の寄生容量はもはやこれらに関係しない。こうしてこの容量が極小化されることになる。
【００３０】
第１のバックプレートＢＰ１とアースとの間で生成される寄生容量はＣｐ１として示されている。メンブレンＭとアースとの間で生成される寄生容量はＣｍの記号で示されている。第２のバックプレートＢＰ２とアースとの間で生成される寄生容量はＣｐ１の記号で示されている。平衡状態、すなわち音響信号が全く受信されていない状態では、第１のコンデンサＣ１および第２のコンデンサＣ２は、４ｐＦと８ｐＦの間の容量を有し、たとえば６ｐＦの容量を有する。第１のバックプレートＢＰ１とアースとの間の寄生容量Ｃｐ１は、０．１＊Ｃ１の値を有してよい。第２のバックプレートＢＰ１とアースとの間の寄生容量Ｃｐ２は、０．５＊Ｃ１の値を有してよい。メンブレンＭとアースとの間の寄生容量Ｃｍは、０．５＊Ｃ１の値を有してよい。検出電圧Ｖｓｅｎｓは、Ｖ１とＶ２の和で定義される。寄生容量が考慮された有効検出電圧は以下の式で表される。
Ｖｓｅｎｓｅｆｆ＝（Ｃ２／（Ｃ２＋Ｃｍ）＊Ｖ１＋Ｖ２）
＊（Ｃ１＊（Ｃ２＋Ｃｍ））
／
（Ｃ１＊（Ｃ２＋Ｃｍ）＋（Ｃ２＋Ｃ１＋Ｃｍ）＊Ｃｐ１）
．．．  （１）
したがって、Ｖｓｅｎｓｅｆｆ＝０．７１４＊Ｖｓｅｎｓとなる。有効検出電圧は係数０．７１４によって低減される。
【００３１】
図３は、２つのバランス入力ポート、第１のバランス入力ポートＢＩＰ１と第２のバランス入力ポートＢＩＰ２、を有する増幅器ＡＭＰを備えたダブルバックプレートマイクロフォンＤＢＭを示す。第１のバランス入力ポートＢＩＰ１は、第１の容量素子Ｃ１の第１のバックプレートＢＰ１と電気的に接続されている。第２のバランス入力ポートＢＩＰ２は、第２の容量素子Ｃ２の第２のバックプレートＢＰ２と電気的に接続されている。メンブレンＭは、メンブレン入力ポートを介してバイアスされる。容量素子ＣＥの両方のバックプレートは増幅器ＡＭＰに電気的に接続されるので、この容量素子ＣＥは、メンブレンバイアスポートＭＢＰに加えて、第１のバックプレート出力ポートＢＯＰ１と第２のバックプレート出力ポートＢＯＰ２とを必要とする。
【００３２】
コンデンサの容量および寄生容量が、図２の実施形態のそれぞれの容量と等しいと仮定すると、差分有効検出電圧は以下の式で与えられる。
Ｖｄｉｆｆ＝Ｖ２＊Ｃ２／（Ｃ２＋Ｃｐ２）＋Ｖ１＊Ｃ１／（Ｃ１＋Ｃｐ１）
．．．  （２）
したがってＶｄｉｆｆ＝０．７８８＊Ｖｓｅｎｓとなる。
【００３３】
したがって、シングルエンド入力を有する増幅器を備えたマイクロフォンの検出効率（式（１）参照）は、バランス増幅器入力を有するダブルバックプレートマイクロフォンに対して、０．７１４／０．７８８＝０．９だけ減少する。
【００３４】
しかしながら、シングルバックプレートマイクロフォンと比べて検出効率は向上し、バランス入力ポートを有する増幅器を備えたマイクロフォンに比べて製造コストおよび電流消費は低減される。
【００３５】
図４は、ダブルバックプレートマイクロフォンＤＢＭの１つの実施形態を示し、ここで担体基板ＣＳは、ＭＥＭＳチップＭＣ、抵抗素子Ｒ１およびＲ２、そしてＩＣチップＩＣを搭載する。機械部品、特にバックプレートＢＰ１，ＢＰ２，メンブレンＭおよびバックキャビティ（back volume）がＭＥＭＳチップＭＣ内に配設される。増幅器の回路素子は、ＩＣチップ内に一体化される。このＩＣチップはＡＳＩＣチップであってよい。
【００３６】
ダブルバックプレートＭＥＭＳマイクロフォンは、本明細書またはこれらの図に記載した実施形態に限定されない。さらなるバックプレート，メンブレン，容量性または抵抗性の素子等の部材、あるいは増幅器、あるいはこれらの組み合わせが本発明に含まれてもよい。高バイアス電圧がメンブレンに印加されるが、定電位側バックプレートおよび高電位側バックプレートは、超高インピーダンスネットワークのような抵抗性素子を介して、共にコモンモード電圧でバイアスされる。このバイアス電圧は、増幅器に適合した入力バイアスポイントとなるように選択される。したがって、マイクロフォンは、有効バイアス電圧Ｖ２−Ｖ１でバイアスされる。音圧に対しては、バランス出力ポートＢＯＰ１およびＢＯＰ２にそれぞれ逆相の信号が生成される。この差分信号は増幅器で増幅され、シングルエンド出力電圧となる。
【符号の説明】
【００３７】
ＡＭＰ        ：増幅器
ＢＩＰ１      ：第１のバランス入力ポート
ＢＩＰ２      ：第２のバランス入力ポート
ＢＯＰ１      ：第１のバランス出力ポート
ＢＯＰ２      ：第２のバランス出力ポート
ＢＰ１，ＢＰ２：第１、第２のバックプレート
Ｃ１，Ｃ２    ：第１、第２のコンデンサ
ＣＥ          ：（時間的に）可変な容量の容量素子
ＣＭ          ：メンブレンとアースとの間の寄生容量
ＣＰ１        ：第１のコンデンサとアースとの間の寄生容量
ＣＰ２        ：第２のコンデンサＣ２とアースとの間の寄生容量
ＣＳ          ：担体基板
ＤＢＭ        ：ダブルバックプレートマイクロフォン
ＧＮＤ        ：アース
ＩＣ          ：ＩＣチップ
Ｍ            ：メンブレン
ＭＢＰ        ：メンブレンバイアスポート
ＭＣ          ：ＭＥＭＳチップ
Ｒ１          ：第１の抵抗素子
Ｒ２          ：第２の抵抗素子
ＳＥＩＰ      ：増幅器のシングルエンド入力ポート
ＳＥＯＰ      ：シングルエンド出力ポート
ＶＳ１        ：第１の電圧源
ＶＳ２        ：第２の電圧源
【図１】
0005993026.tif 000002
【図２】
0005993026.tif 000003
【図３】
0005993026.tif 000004
【図４】
0005993026.tif 000005