(57)【特許請求の範囲】
【請求項１】
半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型撮像素子であって、
第１の直流電圧が印加され、前記他の面側に設けられた裏面電極と、
前記第１の直流電圧よりも高い第２の直流電圧が印加され、前記被写体光を光電変換して生成した信号電荷を収集する信号電荷収集部と、
第１のクロックが印加され、前記信号電荷収集部が収集した前記信号電荷を順次出力する信号電荷出力部と、
互いに位相が異なる第２及び第３のクロックがそれぞれ印加され、前記信号電荷出力部が出力する信号電荷を順次蓄積して出力側に転送する第１及び第２の信号電荷蓄積転送部と、
を備え、
前記第１、前記第２及び前記第３のクロックは、それぞれ、ハイレベル及びローレベルの電圧を有し、
前記第１のクロックの前記ハイレベルは、前記第２のクロックの前記ハイレベルよりも低く前記第２の直流電圧よりも高い電圧であり、
順次連続する第１期間、第２期間、第３期間及び第４期間を含む露光期間において、
前記第１期間から第４期間までは前記第１及び前記第２の直流電圧が印加され、
前記第１期間では、前記第１のクロックの前記ハイレベル、前記第２及び前記第３のクロックの前記ローレベルの電圧が印加され、
前記第２期間では、前記第１及び前記第２のクロックの前記ハイレベル、前記第３のクロックの前記ローレベルの電圧が印加され、
前記第３期間では、前記第１のクロックの前記ローレベル、前記第２及び前記第３のクロックの前記ハイレベルの電圧が印加され、
前記第４期間では、前記第１及び前記第２のクロックの前記ローレベル、前記第３のクロックの前記ハイレベルの電圧が印加される
ことを特徴とする裏面照射型撮像素子。
【請求項２】
請求項１に記載の裏面照射型撮像素子を駆動する駆動装置であって、
前記第１の直流電圧を前記裏面電極に印加する第１の直流電圧印加手段と、
前記第２の直流電圧を前記信号電荷収集部に印加する第２の直流電圧印加手段と、
前記第１のクロックを前記信号電荷出力部に印加する第１のクロック印加手段と、
前記第２及び前記第３のクロックをそれぞれ前記第１及び前記第２の信号電荷蓄積転送部に印加する第２のクロック印加手段と、
を備えたことを特徴とする駆動装置。
【請求項３】
請求項１に記載の裏面照射型撮像素子と、
請求項２に記載の駆動装置と、
前記裏面照射型撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路と、
を備えたことを特徴とする撮像装置。
【請求項４】
半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型撮像素子を駆動する駆動方法であって、
前記裏面照射型撮像素子は、
第１の直流電圧が印加され、前記他の面側に設けられた裏面電極と、
前記第１の直流電圧よりも高い第２の直流電圧が印加され、前記被写体光を光電変換して生成した信号電荷を収集する信号電荷収集部と、
第１のクロックが印加され、前記信号電荷収集部が収集した前記信号電荷を順次出力する信号電荷出力部と、
互いに位相が異なる第２及び第３のクロックがそれぞれ印加され、前記信号電荷出力部が出力する信号電荷を順次蓄積して出力側に転送する第１及び第２の信号電荷蓄積転送部と、
を備え、
前記第１、前記第２及び前記第３のクロックは、それぞれ、ハイレベル及びローレベルの電圧を有し、
前記第１のクロックの前記ハイレベルは、前記第２のクロックの前記ハイレベルよりも低く前記第２の直流電圧よりも高い電圧であり、
順次連続する第１期間、第２期間、第３期間及び第４期間を含む露光期間において、
前記第１期間から第４期間までは前記第１及び前記第２の直流電圧を印加し、
前記第１期間では、前記第１のクロックの前記ハイレベル、前記第２及び前記第３のクロックの前記ローレベルの電圧を印加し、
前記第２期間では、前記第１及び前記第２のクロックの前記ハイレベル、前記第３のクロックの前記ローレベルの電圧を印加し、
前記第３期間では、前記第１のクロックの前記ローレベル、前記第２及び前記第３のクロックの前記ハイレベルの電圧を印加し、
前記第４期間では、前記第１及び前記第２のクロックの前記ローレベル、前記第３のクロックの前記ハイレベルの電圧を印加する
ことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、高速度撮影に使用される裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法に関する。
【背景技術】
【０００２】
高速度撮影に使用される高速撮像素子には、画素周辺記録型が適していることが一般に知られている。最高撮影速度が１００万枚／秒の超高速度撮影が可能な斜行直線状のＣＣＤメモリを持つ画素周辺記録型撮像素子が既に発明されている（特許文献１）。また、分割駆動と画素配線抵抗の低減を行った、最高撮影速度が２００万枚／秒の画素周辺記録型撮像素子が既に発明されている（特許文献２）。
【０００３】
高速度撮影では１フレームあたりの蓄積時間が短くなるので、高速撮影素子は同時に高感度であることも必要である。特許文献１及び２には表面照射型の画素周辺記録型撮像素子について記載されており、表面照射型では表面側にＣＣＤメモリを配置する必要があり、この占有面積が大きいため、光電変換部の占有面積比は１画素の面積（５０．４μｍ□）の約１６％であった。また、表面照射型の画素周辺記録型撮像素子では、発生した信号電荷を２００万枚／秒で読み出すため、面積が約５０μｍ×１０μｍの光電変換部から信号電荷を高速に集め排出する必要がある。したがって、表面照射型の画素周辺記録型撮像素子では、光電変換部にはフォトダイオードではなく、フォトゲートを使用する必要がある。
【０００４】
以下、従来の表面照射型の画素周辺記録型撮像素子の構成について、図１１〜図１４を用いて具体的に説明する。
【０００５】
図１１は、従来の表面照射型の画素周辺記録型撮像素子１００の平面模式図である。光電変換部であるフォトゲート１０１は、画素毎の斜行直線状のＣＣＤメモリ１０２に接続している。ＣＣＤメモリ１０２は、合流部１０３を経て１列共通の読み出し用のＶＣＣＤ（垂直転送ＣＣＤ）１０４に接続している。ＶＣＣＤ１０４は、全列共通のＨＣＣＤ（水平転送ＣＣＤ）１０５に接続している。ＶＣＣＤ１０４の出力側にはアンプ１０６が接続されている。
【０００６】
図１２は、表面照射型の画素周辺記録型撮像素子１００のフォトゲート電極からＣＣＤメモリ電極に沿った断面模式図である。フォトゲート電極はＧ１とＧ２の２枚から構成される。ＣＣＤメモリ電極はＭ１からＭ４までの４相により構成される。
【０００７】
図１３は、表面照射型の画素周辺記録型撮像素子１００のフォトゲート電極Ｇ１とＧ２及びＣＣＤメモリ電極のうちＭ１とＭ２の駆動波形模式図である。図示のように、駆動電圧φＧ１、φＧ２、φＭ１、φＭ２は、ハイレベル（Ｈ）期間及びローレベル（Ｌ）期間を有するクロックである。
【０００８】
駆動電圧φＧ１及びφＧ２は標準でハイレベル期間が１周期の１／２、ローレベル期間が１周期の１／２になっている。ハイレベル期間に露光してフォトゲート１０１で発生した信号電荷は、そのままフォトゲート１０１に蓄積する。フォトゲート１０１からＣＣＤメモリ１０２に転送するときは、駆動電圧φＧ１及びφＧ２をハイレベルからローレベルにすることで、フォトゲート１０１内の信号電荷を高速に排出することができる。駆動電圧φＧ１及びφＧ２がローレベルの期間は、フォトゲート１０１で発生した信号電荷は基板に捨てられる。
【０００９】
図１４は、表面照射型の画素周辺記録型撮像素子１００の断面電位模式図である。この図１４は、図１２におけるＡ１−Ａ２断面の、図１３における期間Ｔ１から期間Ｔ４までの駆動電圧φＧ１、φＧ２、φＭ１、φＭ２を印加した場合の断面電位模式図である。期間Ｔ１においてフォトゲート電極Ｇ１で発生した信号電荷はフォトゲート電極Ｇ２に集まる。期間Ｔ２においてフォトゲート電極Ｇ１で発生した信号電荷はフォトゲート電極Ｇ２を経てＣＣＤメモリ電極Ｍ１に集まる。期間Ｔ３と期間Ｔ４においてフォトゲート電極Ｇ１及びＧ２はオフであり、発生した信号電荷は基板に捨てられ、ＣＣＤメモリ電極Ｍ１からＭ２に信号電荷が転送される。
【００１０】
従来の表面照射型の画素周辺記録型撮像素子１００は、図１３におけるハイレベル期間（期間Ｔ１及びＴ２）で発生した信号電荷だけが使用できるので、フォトゲートの時間開口率は標準で５０％である。ここで、時間開口率とは、フォトゲートが露光される期間に対し、ＣＣＤメモリに転送することができる電荷をフォトゲートが発生する期間の割合をいう。
【００１１】
ところで、フォトゲートをオフにする動作において駆動波形がなまる現象が知られており、この現象を考慮してオンとオフの期間を設定すると、６０枚／秒以上５０万枚／秒未満においては、前述のように、時間開口率は５０％（オン期間１／２、オフ期間１／２）であるが、５０万枚／秒以上２００万枚／秒以下ではオン期間１／４、オフ期間３／４にする必要がある（特許文献３）。
【００１２】
フォトゲートのオフ期間に入射した光により発生した信号電荷は基板へと捨てられるため、オフ期間に発生した信号電荷は利用できない。具体的には、従来の表面照射型の画素周辺記録型撮像素子では、撮影速度５０万枚／秒以上で、空間開口率１６％、時間開口率２５％の場合、時空間開口率は４％であった。このため、従来の表面照射型のものは、２００万枚／秒の超高速度撮影では、フォトゲートの面積を大きく設計していたにもかかわらず、感度が足りなくなるという課題があった。ここで、空間開口率とは、単位画素面積に対するフォトゲートの開口面積の割合をいう。時空間開口率とは、空間開口率と時間開口率との積をいう。
【００１３】
固体撮像素子の感度を高める手法として、一般的に裏面照射型撮像素子が知られている（特許文献４）。この裏面照射型撮像素子では、各画素の光電変換部が素子の裏面側に設けられ、ＡＤ変換器や信号蓄積部などが素子の表面側に設けられる。裏面照射型では光電変換部の空間開口率を１００％まで高めることができる。
【００１４】
超高速度撮影が可能な画素周辺記録型撮像素子の感度を高めるため、画素周辺記録型撮像素子を裏面照射型にする素子構造が研究されている。これまでに、周辺回路に信号電荷が混入することを防止する構造（特許文献５）、電荷収集層中の信号電荷の移動速度を向上する構造（特許文献６）、信号電荷を迅速かつ効率的に取り出すことができる構造の不純物濃度分布（特許文献７）などが発明されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−３４５４４１号公報
【特許文献２】特開２０１１−２３９２７８号公報
【特許文献３】特開２０１１−２５０４７７号公報
【特許文献４】特開平９−３３１０５２号公報
【特許文献５】特開２００４−２３５６２１号公報
【特許文献６】特開２００６−１２１０５８号公報
【特許文献７】特開２０１０−２８３２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の表面照射型の画素周辺記録型撮像素子では、フォトゲートを使用しているため、図１３及び図１４を用いて説明したように時間開口率が標準で５０％であり、感度が不十分であった。また、裏面照射型の画素周辺記録型撮像素子に関する特許文献５、６、７に記載のものは、空間開口率については考慮されているが、時間開口率については考慮されておらず、さらなる感度向上が望まれていた。
【００１７】
本発明は、前述のような事情に鑑みてなされたものであり、従来のものよりも感度を向上させることができる裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の裏面照射型撮像素子は、半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型撮像素子であって、第１の直流電圧が印加され、前記他の面側に設けられた裏面電極と、前記第１の直流電圧よりも高い第２の直流電圧が印加され、前記被写体光を光電変換して生成した信号電荷を収集する信号電荷収集部と、第１のクロックが印加され、前記信号電荷収集部が収集した前記信号電荷を順次出力する信号電荷出力部と、互いに位相が異なる第２及び第３のクロックがそれぞれ印加され、前記信号電荷出力部が出力する信号電荷を順次蓄積して出力側に転送する第１及び第２の信号電荷蓄積転送部と、を備え、前記第１、前記第２及び前記第３のクロックは、それぞれ、ハイレベル及びローレベルの電圧を有し、前記第１のクロックの前記ハイレベルは、前記第２のクロックの前記ハイレベルよりも低く前記第２の直流電圧よりも高い電圧であり、順次連続する第１期間、第２期間、第３期間及び第４期間を含む露光期間において、前記第１期間から第４期間までは前記第１及び前記第２の直流電圧が印加され、前記第１期間では、前記第１のクロックの前記ハイレベル、前記第２及び前記第３のクロックの前記ローレベルの電圧が印加され、前記第２期間では、前記第１及び前記第２のクロックの前記ハイレベル、前記第３のクロックの前記ローレベルの電圧が印加され、前記第３期間では、前記第１のクロックの前記ローレベル、前記第２及び前記第３のクロックの前記ハイレベルの電圧が印加され、前記第４期間では、前記第１及び前記第２のクロックの前記ローレベル、前記第３のクロックの前記ハイレベルの電圧が印加される構成を有している。
【００１９】
この構成により、本発明の裏面照射型撮像素子は、第１の直流電圧が裏面電極に印加され、第１の直流電圧よりも高い第２の直流電圧が信号電荷収集部に印加され、第１のクロックが信号電荷出力部に印加されることにより１００％の時間開口率が得られ、全期間において発生した信号電荷が利用できることとなる。したがって、本発明の裏面照射型撮像素子は、従来のものよりも感度を向上させることができる。
【００２０】
本発明の駆動装置は、裏面照射型撮像素子を駆動する駆動装置であって、前記第１の直流電圧を前記裏面電極に印加する第１の直流電圧印加手段と、前記第２の直流電圧を前記信号電荷収集部に印加する第２の直流電圧印加手段と、前記第１のクロックを前記信号電荷出力部に印加する第１のクロック印加手段と、前記第２及び前記第３のクロックをそれぞれ前記第１及び前記第２の信号電荷蓄積転送部に印加する第２のクロック印加手段と、を備えた構成を有している。
【００２１】
この構成により、本発明の駆動装置は、裏面照射型撮像素子の時間開口率を１００％とすることができ、全期間において発生した信号電荷が利用可能となる。したがって、本発明の駆動装置は、従来のものよりも感度を向上させることができる。
【００２２】
本発明の撮像装置は、裏面照射型撮像素子と、駆動装置と、前記裏面照射型撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路と、を備えた構成を有している。
【００２３】
この構成により、本発明の撮像装置は、時間開口率が１００％の裏面照射型撮像素子を備えることにより、従来のものよりも感度を向上させることができる。
【００２４】
本発明の駆動方法は、半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型撮像素子を駆動する駆動方法であって、前記裏面照射型撮像素子は、第１の直流電圧が印加され、前記他の面側に設けられた裏面電極と、前記第１の直流電圧よりも高い第２の直流電圧が印加され、前記被写体光を光電変換して生成した信号電荷を収集する信号電荷収集部と、第１のクロックが印加され、前記信号電荷収集部が収集した前記信号電荷を順次出力する信号電荷出力部と、互いに位相が異なる第２及び第３のクロックがそれぞれ印加され、前記信号電荷出力部が出力する信号電荷を順次蓄積して出力側に転送する第１及び第２の信号電荷蓄積転送部と、を備え、前記第１、前記第２及び前記第３のクロックは、それぞれ、ハイレベル及びローレベルの電圧を有し、前記第１のクロックの前記ハイレベルは、前記第２のクロックの前記ハイレベルよりも低く前記第２の直流電圧よりも高い電圧であり、順次連続する第１期間、第２期間、第３期間及び第４期間を含む露光期間において、前記第１期間から第４期間までは前記第１及び前記第２の直流電圧を印加し、前記第１期間では、前記第１のクロックの前記ハイレベル、前記第２及び前記第３のクロックの前記ローレベルの電圧を印加し、前記第２期間では、前記第１及び前記第２のクロックの前記ハイレベル、前記第３のクロックの前記ローレベルの電圧を印加し、前記第３期間では、前記第１のクロックの前記ローレベル、前記第２及び前記第３のクロックの前記ハイレベルの電圧を印加し、前記第４期間では、前記第１及び前記第２のクロックの前記ローレベル、前記第３のクロックの前記ハイレベルの電圧を印加する構成を有している。
【００２５】
この構成により、本発明の駆動方法は、裏面照射型撮像素子の時間開口率を１００％とすることができ、全期間において発生した信号電荷が利用可能となる。したがって、本発明の駆動装置は、従来のものよりも感度を向上させることができる。
【発明の効果】
【００２６】
本発明は、従来のものよりも感度を向上させることができるという効果を有する裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法を提供することができるものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態における駆動装置のブロック構成図である。
【図２】本発明の第１実施形態における裏面照射型撮像素子の断面模式図である。
【図３】本発明の第１実施形態における駆動装置が出力する駆動電圧波形の模式図である。
【図４】本発明の第１実施形態における裏面照射型撮像素子の断面電位模式図である。
【図５】本発明の第１実施形態における駆動装置の駆動電圧の一例を示す図である。
【図６】本発明の第１実施形態における裏面照射型撮像素子において、ほぼ１画素の表面近傍の２次元電位分布を表示した図である。
【図７】本発明の第１実施形態における裏面照射型撮像素子において、信号電荷の移動を示す断面模式図である。
【図８】本発明の第１実施形態における裏面照射型撮像素子と、従来の表面照射型の画素周辺記録型撮像素子とにおいて、像面照度とＣＣＤ出力電圧の関係を示す図である。
【図９】従来の表面照射型の画素周辺記録型撮像素子の出力画像（左）と、第１実施形態における裏面照射型撮像素子の出力画像（右）とを示す図である。
【図１０】本発明の第２実施形態における撮像装置のブロック構成図である。
【図１１】従来の表面照射型の画素周辺記録型撮像素子の平面模式図である。
【図１２】従来の表面照射型の画素周辺記録型撮像素子の断面模式図である。
【図１３】従来の表面照射型の画素周辺記録型撮像素子の駆動波形模式図である。
【図１４】従来の表面照射型の画素周辺記録型撮像素子の断面電位模式図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図面を用いて説明する。
【００２９】
（第１実施形態）
図１は、本実施形態における駆動装置１０の構成と、裏面照射型撮像素子２０の表面側の構成と、を模式的に示した図であって、駆動装置１０は裏面照射型撮像素子２０を駆動するものである。この裏面照射型撮像素子２０は、以下に説明するように、裏面照射型の画素周辺記録型撮像素子である。
【００３０】
駆動装置１０は、裏面照射型撮像素子２０に対して、駆動電圧φＢＳを印加する裏面電極電圧印加部１１、駆動電圧φＧ１を印加するゲート電極電圧印加部１２、駆動電圧φＧ２を印加するゲート電極電圧印加部１３、駆動電圧φＭを印加する蓄積転送電圧印加部１４、駆動電圧φＶを印加する垂直転送電圧印加部１５、駆動電圧φＨを印加する水平転送電圧印加部１６を備えている。
【００３１】
ここで、裏面電極電圧印加部１１及びゲート電極電圧印加部１２は、それぞれ、本発明に係る第１及び第２の直流電圧印加手段を構成する。また、ゲート電極電圧印加部１３及び蓄積転送電圧印加部１４は、それぞれ、本発明に係る第１及び第２のクロック印加手段を構成する。
【００３２】
裏面照射型撮像素子２０は、電荷収集ゲート２１及び２２、アンチブルーミングゲート２３、ドレイン２４、合流部２５、上書きゲート２６、ＣＣＤメモリ２７、ＶＣＣＤ２８、ＨＣＣＤ２９、アンプ３０を備えている。図中に点線で示した、画素幅×画素長の領域が１画素の領域である。
【００３３】
図１は、裏面照射型撮像素子２０の表面側の構成を示しているので、裏面側にある光電変換部は図示していないが、光電変換部で発生した信号電荷は、表面側の電荷収集ゲート２１に集まり、電荷収集ゲート２２に送られる。電荷収集ゲート２２の出口は分岐しており、アンチブルーミングゲート２３を経て画素毎のドレイン２４に繋がる経路と、画素毎の斜行直線状のＣＣＤメモリ２７に繋がる経路とに分かれる。
【００３４】
ＣＣＤメモリ２７は、合流部２５を経て１列共通の読み出し用のＶＣＣＤ（垂直転送ＣＣＤ）２８に接続されている。合流部２５は、上書きゲート２６を経てドレイン２４に接続されている。ＶＣＣＤ２８は、全列共通のＨＣＣＤ（水平転送ＣＣＤ）２９に接続されている。ＨＣＣＤ２９は、信号電荷を増幅して外部信号として出力するアンプ３０に接続されている。
【００３５】
前述の電荷収集ゲート２１及び２２は、それぞれ、本発明に係る信号電荷収集部及び信号電荷出力部を構成する。また、ＣＣＤメモリ２７は、本発明に係る信号電荷蓄積転送部を構成する。
【００３６】
図２は、裏面照射型撮像素子２０の電荷収集ゲート２１からＣＣＤメモリ２７に沿った断面模式図である。ここで、図１に示した電荷収集ゲート２１のゲート電極をＧ１、電荷収集ゲート２２のゲート電極をＧ２、裏面電極をＢＳで示している。電荷収集ゲート電極Ｇ１はゲート電極電圧印加部１２からの駆動電圧φＧ１を入力し、電荷収集ゲート電極Ｇ２はゲート電極電圧印加部１３からの駆動電圧φＧ２を入力するようになっている。
【００３７】
また、ＣＣＤメモリ２７のうち、電荷収集ゲート電極Ｇ２に接続された１個目から４個目までをＣＣＤメモリ電極Ｍ１〜Ｍ４で示し、その他の図示を省略している。このＣＣＤメモリ２７は、蓄積転送電圧印加部１４が出力する、互いに位相が異なる４相クロックの駆動電圧φＭ（φＭ１〜４）によって駆動されるようになっている。例えば、ＣＣＤメモリ電極Ｍ１、Ｍ２、Ｍ３及びＭ４には、それぞれ、駆動電圧φＭ１、φＭ２、φＭ３及びφＭ４が印加される。この４相クロックのφＭ１〜４が印加されることにより、ＣＣＤメモリ２７は、電荷収集ゲート２２が出力する信号電荷を順次蓄積してＶＣＣＤ２８に順次転送するようになっている。
【００３８】
裏面照射型撮像素子２０は、複数の画素部（図１参照）が二次元アレイ状に配列形成される面側である半導体基板の表面４１、光を入射する裏面４２を有する。ここで、表面４１は本発明に係る１つの面を構成し、裏面４２は本発明に係る他の面を構成する。
【００３９】
また、裏面照射型撮像素子２０は、半導体基板の裏面４２側から、ｐ＋半導体層５１（裏面電極ＢＳ）、ｐ−半導体層５２（光電変換部）及びｎ−半導体層５３（電荷収集層）が順次形成された構成を有する。これら各層は、エピタキシャル成長法によって形成されたものである。なお、ｐ＋半導体層５１は、本発明に係る裏面電極を構成する。
【００４０】
さらに、裏面照射型撮像素子２０は、ｎ−半導体層５３の上面に順次形成されたｐ−半導体層のｐウエル５４、ｎ＋半導体層５５（メモリ）、酸化膜５６、配線層５７を備えている。
【００４１】
以上説明した裏面照射型撮像素子２０の製造方法としては、例えば、前述の特許文献７に記載されており、公知であるので説明を省略する。
【００４２】
次に、駆動装置１０が印加する駆動電圧の波形について、図３を用いて説明する。
【００４３】
図３に示した駆動電圧波形の模式図において、裏面照射型撮像素子２０の裏面電極ＢＳの駆動電圧をφＢＳ、電荷収集ゲート２１の駆動電圧をφＧ１、電荷収集ゲート２２の駆動電圧をφＧ２、ＣＣＤメモリ電極のうちＣＣＤメモリ電極Ｍ１、Ｍ２の駆動電圧をφＭ１、φＭ２としている。
【００４４】
駆動装置１０は、駆動電圧φＢＳとして予め定められた電圧振幅の直流電圧（第１の直流電圧）を裏面電極ＢＳに印加し、駆動電圧φＧ１として駆動電圧φＢＳよりも高い直流電圧（第２の直流電圧）を電荷収集ゲート電極Ｇ１に印加する。その結果、裏面電極ＢＳと電荷収集ゲート電極Ｇ１との間に直流のバイアスが加わって空乏層が広がった状態となり、光電変換部であるｐ−半導体層５２で発生した信号電荷は電荷収集ゲート電極Ｇ１に高速に集まる。電荷収集ゲート電極Ｇ２、ＣＣＤメモリ電極Ｍ１及びＭ２が駆動電圧として入力するクロックは、ハイレベル期間が１周期の１／２、ローレベル期間が１周期の１／２になっており、１／４周期ずつ位相が互いに異なっている。この駆動電圧により、電荷収集ゲート２１に収集された信号電荷が、電荷収集ゲート２２及びＣＣＤメモリ２７を経由してＶＣＣＤ２８に順次転送される。
【００４５】
図４は、裏面照射型撮像素子２０の断面電位模式図であって、図２に示したＢ１−Ｂ２断面の、図３における期間Ｔ１からＴ４までの駆動電圧φＢＳ、φＧ１、φＧ２、φＭ１、φＭ２を印加した場合の断面電位模式図である。
【００４６】
期間Ｔ１においてｐ−半導体層５２で発生した信号電荷は、電荷収集ゲート電極Ｇ１を経て電荷収集ゲート電極Ｇ２に集まる。期間Ｔ２においてｐ−半導体層５２で発生した信号電荷は、電荷収集ゲート電極Ｇ１、Ｇ２を経てＣＣＤメモリ電極Ｍ１に集まる。期間Ｔ３及び期間Ｔ４においてｐ−半導体層５２で発生した信号電荷は、電荷収集ゲート電極Ｇ１に集まり、ＣＣＤメモリ電極Ｍ１からＣＣＤメモリ電極Ｍ２に信号電荷が転送される。したがって、裏面照射型撮像素子２０は、全期間において発生した信号電荷が利用できるので、光電変換部の時間開口率は１００％である。
【００４７】
図５は、駆動電圧φＢＳ、φＧ１、φＧ２、φＭ１、φＭ２についての一例を示した図である。すなわち、駆動電圧φＢＳは−５Ｖの直流電圧、駆動電圧φＧ１は４Ｖの直流電圧である。駆動電圧φＧ２は、ＶＬ（ローレベル）＝−３Ｖ、ＶＨ（ハイレベル）＝８Ｖでデューティ比が５０％のクロックである。駆動電圧φＭ１及びφＭ２は、ＶＬ＝−３Ｖ、ＶＨ＝１２Ｖでデューティ比が５０％のクロックである。駆動電圧φＭ１の位相は、駆動電圧φＧ２よりも１／４周期遅れ、駆動電圧φＭ２の位相は、駆動電圧φＭ１よりも１／４周期遅れている。
【００４８】
なお、図５では、駆動電圧φＢＳとして負の直流電圧、駆動電圧φＧ１として正の直流電圧を例示したが、本発明はこれに限定されず、駆動電圧φＢＳ＜駆動電圧φＧ１の関係を有すればよく、例えば両者がともに正の直流電圧であってもよい。また、図５には示していないが、駆動電圧φＭ３及びφＭ４は、駆動電圧φＭ１及びφＭ２と同一の駆動電圧であり、駆動電圧φＭ３の位相は駆動電圧φＭ２よりも１／４周期遅れ、駆動電圧φＭ４の位相は駆動電圧φＭ３よりも１／４周期遅れている。
【００４９】
次に、裏面照射型撮像素子２０の画素部の３次元電荷転送シミュレーションを行った結果について、図６を用いて説明する。
【００５０】
図６は、ほぼ１画素の３次元電位分布を計算した結果から、ほぼ１画素の表面近傍の２次元電位分布を表示した図である。１画素の大きさは４６．８μｍ□である。図中の白丸が信号電荷の発生位置を示し、黒丸が信号電荷の移動先を示している。信号電荷の発生位置としては、図示のように６とおりとした。信号電荷の発生は厚さ２９．５μｍの位置で、信号電荷の移動先は厚さ０μｍの位置であった。移動時間はいずれも１０ナノ秒以下であった。
【００５１】
この３次元電荷転送シミュレーション結果によれば、裏面照射型撮像素子２０は、図６に示したような画素部の平面構造において、１画素の大きさが４６．８μｍ□と大きくても、裏面側で発生した信号電荷を高速に電荷収集ゲート電極Ｇ１に集めることができる。裏面照射型撮像素子２０の断面図で模式的に表すと、信号電荷は図７に示すように移動する。すなわち、裏面４２から入射した光は、ｐ−半導体層５２で光電変換されて信号電荷となり、発生した信号電荷は、図示のような経路を通って電荷収集ゲート電極Ｇ１下に高速に集まる。
【００５２】
図８に、従来の表面照射型の画素周辺記録型撮像素子と、本実施形態における裏面照射型撮像素子２０とにおいて、像面照度とＣＣＤ出力電圧の関係を示す。同一ＣＣＤ出力電圧を得られる像面照度は、従来の表面照射型のものに比べ、裏面照射型撮像素子２０は１３分の１である。すなわち、裏面照射型撮像素子２０の感度向上は従来の表面照射型のものに対して１３倍である。
【００５３】
図９に、同一撮像条件における従来の表面照射型の画素周辺記録型撮像素子の出力画像（左）と、本実施形態における裏面照射型撮像素子２０の出力画像（右）とを示す。従来の表面照射型の画素周辺記録型撮像素子の出力映像は、空間開口率１６％、時間開口率５０％のものである。裏面照射型撮像素子２０の出力映像は、空間開口率１００％、時間開口率１００％のものである。
【００５４】
前述のように、駆動装置１０によって駆動される裏面照射型撮像素子２０は、空間開口率及び時間開口率が、従来の表面照射型のものよりも向上しているが、これらのみでは前述の１３倍の感度向上にはならないので、空間開口率及び時間開口率の向上に加えて、光の利用率も向上していると言える。すなわち、駆動装置１０によって駆動される裏面照射型撮像素子２０は、空間開口率、時間開口率、光の利用率の３項目を合わせた感度向上が、従来の表面照射型の画素周辺記録型撮像素子の１３倍であり、従来よりも明るい映像になっていることが視認できる。
【００５５】
以上のように、本実施形態における駆動装置１０は、第１の直流電圧の駆動電圧φＧ１を電荷収集ゲート電極Ｇ１に印加するゲート電極電圧印加部１２と、第１の直流電圧よりも低い第２の直流電圧の駆動電圧φＢＳを裏面電極ＢＳに印加する裏面電極電圧印加部１１と、第１のクロックの駆動電圧φＧ２を電荷収集ゲート電極Ｇ２に印加するゲート電極電圧印加部１３と、互いに位相が異なる複数相の第２のクロックの駆動電圧φＭを印加する蓄積転送電圧印加部１４と、を備える構成としたので、裏面照射型撮像素子２０における空間開口率、時間開口率、光の利用率の３項目を合わせた感度の向上を図ることができる。
【００５６】
（第２実施形態）
図１０に示すように、本実施形態における撮像装置６０は、図１に示した駆動装置１０及び裏面照射型撮像素子２０、被写体光を入射して集光するレンズ６１、アナログ信号の処理を行うアナログ信号処理部６２、アナログ信号をデジタル信号に変換（以下「ＡＤ変換」という。）するＡＤ変換部６３、デジタルの信号の処理を行うデジタル信号処理部６４、映像信号を記憶する映像信号メモリ６５、映像信号を出力する映像信号出力部６６、映像を表示する表示部６７を備えている。
【００５７】
なお、駆動装置１０及び裏面照射型撮像素子２０の構成については、第１実施形態で説明したので省略する。また、アナログ信号処理部６２及びデジタル信号処理部６４は、本発明に係る信号処理回路を構成する。また、撮像装置６０は、図示を省略したが、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えた制御部を有し、この制御部がＲＯＭに記憶されたプログラムに基づいて装置全体の制御を行うようになっている。
【００５８】
駆動装置１０は、第１実施形態で説明したように、ゲート電極電圧印加部１２は、第１の直流電圧の駆動電圧φＧ１を電荷収集ゲート電極Ｇ１に印加し、裏面電極電圧印加部１１は、第１の直流電圧よりも低い第２の直流電圧の駆動電圧φＢＳを裏面電極ＢＳに印加し、ゲート電極電圧印加部１３は、第１のクロックの駆動電圧φＧ２を電荷収集ゲート電極Ｇ２に印加し、蓄積転送電圧印加部１４は、互いに位相が異なる４相の第２のクロックの駆動電圧φＭを印加することにより、裏面照射型撮像素子２０を駆動する。その結果、レンズ６１を通過して電荷収集ゲート２１に入射した光信号の信号電荷は、順次、ＣＣＤメモリ２７に蓄積される。
【００５９】
その後、駆動装置１０は、ＣＣＤメモリ２７に蓄積された信号電荷の読み出しの駆動を行う。すなわち、駆動装置１０は、読出用クロックの駆動電圧φＭをＣＣＤメモリ２７に印加し、駆動電圧φＶをＶＣＣＤ２８に印加し、駆動電圧φＨをＨＣＣＤ２９に印加する。その結果、ＣＣＤメモリ２７に蓄積された信号電荷がアンプ３０経由でアナログ信号処理部６２に出力される。
【００６０】
アナログ信号処理部６２は、裏面照射型撮像素子２０から出力されるアナログ信号に対して自動利得調整や相関二重サンプリング処理等のアナログ信号処理を行って、ＡＤ変換部６３に出力する。
【００６１】
ＡＤ変換部６３は、アナログ信号処理部６２が印加するアナログ信号をデジタル信号に変換し、デジタル信号処理部６４に出力する。
【００６２】
デジタル信号処理部６４は、ＡＤ変換部６３から得られる映像信号に対し、撮影時のフレームに対応させた並べ替えや、補間処理及びホワイトバランス補正、ＲＧＢ／ＹＣ変換処理等のデジタル信号処理を行って、映像信号メモリ６５に出力する。
【００６３】
映像信号メモリ６５は、デジタル信号処理部６４からのデジタル値の映像信号を入力して記憶する。この映像信号メモリ６５は、例えば数千フレーム程度の映像信号を保存することができる。
【００６４】
映像信号出力部６６は、映像信号メモリ６５からの映像信号を例えばＨＤ−ＳＤＩ（High Definition - Serial Digital Interface）の規格の映像信号に変換し、表示部６７及び外部装置（図示省略）に所定レートで出力する。例えば、通常のテレビレートの場合、映像信号出力部６６は３０フレーム／秒で映像信号を出力する。
【００６５】
表示部６７は、例えば液晶ディスプレイで構成され、映像信号出力部６６が出力する映像信号に基づいた映像を表示する。
【００６６】
以上のように、本実施形態における撮像装置６０は、駆動装置１０を備えたことにより、裏面照射型撮像素子２０における空間開口率、時間開口率、光の利用率の３項目を合わせた感度の向上を図ることができる。
【産業上の利用可能性】
【００６７】
以上のように、本発明に係る裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法は、従来のものよりも感度を向上させることができるという効果を有し、高速度撮影に使用される裏面照射型撮像素子、それを備えた駆動装置及び撮像装置並びに裏面照射型撮像素子の駆動方法として有用である。
【符号の説明】
【００６８】
１０  駆動装置
１１  裏面電極電圧印加部（第１の直流電圧印加手段）
１２  ゲート電極電圧印加部（第２の直流電圧印加手段）
１３  ゲート電極電圧印加部（第１のクロック印加手段）
１４  蓄積転送電圧印加部（第２のクロック印加手段）
１５  垂直転送電圧印加部
１６  水平転送電圧印加部
２０  裏面照射型撮像素子
２１  電荷収集ゲート（信号電荷収集部）
２２  電荷収集ゲート（信号電荷出力部）
２７  ＣＣＤメモリ（信号電荷蓄積転送部）
４１  表面（１つの面）
４２  裏面（他の面）
５１  ｐ＋半導体層（裏面電極）
５２  ｐ−半導体層
５３  ｎ−半導体層
５４  ｐウエル
５５  ｎ＋半導体層
５６  酸化膜
５７  配線層
６０  撮像装置
６１  レンズ
６２  アナログ信号処理部（信号処理回路）
６３  ＡＤ変換部
６４  デジタル信号処理部（信号処理回路）
６５  映像信号メモリ
６６  映像信号出力部
６７  表示部
【図１】
0006018396.tif 000002
【図２】
0006018396.tif 000003
【図３】
0006018396.tif 000004
【図４】
0006018396.tif 000005
【図５】
0006018396.tif 000006
【図６】
0006018396.tif 000007
【図７】
0006018396.tif 000008
【図８】
0006018396.tif 000009
【図１０】
0006018396.tif 000010
【図１１】
0006018396.tif 000011
【図１２】
0006018396.tif 000012
【図１３】
0006018396.tif 000013
【図１４】
0006018396.tif 000014
【図９】
0006018396.tif 000015