(57)【特許請求の範囲】
【請求項１】
ＰＷＭ信号を発信するＰＷＭ信号発信手段と、
入力された前記ＰＷＭ信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をＰＷＭ制御するスイッチング素子と、
前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）を検出するように構成され、
前記検出は、前記ＰＷＭ信号の周期のうち、前記ＰＷＭ信号がＨレベルの継続時間と同Ｌレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）を検出した連続回数が所定回数よりも多い場合、または、前記スイッチング素子と前記負荷との間の遮断（オフ）を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するＰＷＭ制御回路。
【請求項２】
前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）の検出を一定周期で繰り返し行う請求項１に記載のＰＷＭ制御回路。
【請求項３】
前記所定回数は、前記ＰＷＭ信号のデューティ比に基づいて前記負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）の検出周期と、に基づいて定まる回数である請求項１または２に記載のＰＷＭ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたＰＷＭ信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をＰＷＭ制御するスイッチング素子を備えたＰＷＭ制御回路に関するものである。
【背景技術】
【０００２】
ＰＷＭ制御回路は、当該回路に接続した負荷に対し、断続的に電流を入力することで負荷を制御（ＰＷＭ制御）するもので、広く用いられている。
【０００３】
このＰＷＭ制御回路は、負荷に接続されるトランジスタ等のスイッチング素子と、当該スイッチング素子に接続されたＣＰＵ等の制御手段とを備える。前記制御手段からスイッチング素子へＰＷＭ信号が入力されることにより、スイッチング素子は、前記ＰＷＭ信号におけるデューティ比でオン・オフされ、これにより、負荷を通る電流の通電及び遮断を行い、負荷に対し、前記デューティ比に対応する断続的な電流を入力する。
【０００４】
このＰＷＭ制御回路では、具体的に、ＰＷＭ信号がＨレベルである場合に、スイッチング素子のうち負荷に接続された側の端子が通電状態となり、ＰＷＭ信号がＬレベル（つまり、ＰＷＭ信号の電流が０）である場合に前記端子が遮断状態となるように、スイッチング素子が制御される（図３（Ａ）参照）。
【０００５】
ここで、スイッチング素子が故障して端子間で短絡が発生した場合、制御手段からスイッチング素子へＰＷＭ信号が入力されているか否かにかかわらず、負荷に電流が流れ続けてしまうことがある。
【０００６】
例えば、スイッチング素子としてトランジスタが用いられ、トランジスタのベースが制御手段（ＣＰＵ等）に接続され、コレクタが負荷に接続され、エミッタが接地されている場合（図１参照）について、トランジスタが故障しておらず、正常なＰＷＭ制御の実施中では、ＰＷＭ信号がＨレベルである場合にコレクタからエミッタへの電流が流れる。そして、ＰＷＭ信号がＬレベルである場合にコレクタからエミッタへの電流が流れない。
【０００７】
ところが、トランジスタが短絡すると、ＰＷＭ信号とは関係なく（ＨレベルであってもＬレベルであっても）、コレクタからエミッタへ電流が流れ続けてしまうことがある。そうなると、過電流により負荷が破壊されてしまうことがある。このような過電流による破壊から負荷を保護するためには、スイッチング素子（トランジスタ等）が短絡したことを検知する必要がある。
【０００８】
従来のＰＷＭ制御回路では、スイッチング素子の短絡検知は、ＰＷＭ制御が実施されていない状況で行われていた。具体的には、ＰＷＭ制御が実施されていない状況で、スイッチング素子が正常であるならば、スイッチング素子は負荷に対して遮断状態となっているはずである。そこで、この状況下で負荷を通る電流の有無を検出し、この検出結果によりスイッチング素子の短絡を検知するように回路を構成する。すなわち、ＰＷＭ制御が実施されていない状況下で負荷を通る電流が検出されれば、これは「異常な通電状態」によるものであって、スイッチング素子が短絡しているということである。つまり、この状況下で負荷を通る電流の有無を検出することで、スイッチング素子の短絡検知が可能である。
【０００９】
ちなみに、スイッチング素子を用いた回路に関する短絡検知技術としては、たとえば、特許文献１に示される方法がある。すなわち、負荷電流の目標値と検出値との偏差に応じた負荷電流のパルス幅が所定値以下の状態が所定時間継続した場合に負荷の短絡故障であると判定する方法である。しかしながら、この方法は、あくまでもスイッチング素子が正常に動作していることを前提として負荷の短絡を検知するものであり、スイッチング素子自体が短絡することは想定されていない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−３５９９１９
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、ＰＷＭ制御の実施中でも、スイッチング素子の短絡は発生する。しかしながら、従来、ＰＷＭ制御の実施中にはスイッチング素子の短絡検知が行われていなかった。それは、ＰＷＭ制御の実施中に短絡検知を行うために、前記のようなＰＷＭ制御が実施されていない状況での短絡検知と同じ考え方を適用しようとすれば、スイッチング素子が遮断状態となるタイミングに同期させて検知を行わねばならないからである。
【００１２】
しかしながら、ＰＷＭ制御の実施中では、スイッチング素子が通電状態と遮断状態とを短時間に繰り返し、かつ、デューティ比も変化するため、スイッチング素子が負荷に対して遮断状態となるタイミングに同期させて、前記「異常な通電状態」を検出することは、例えば、制御手段（ＣＰＵ等）で短絡の検知を行おうとすると、タイミングを同期させた検知を行わねばならないため、当該制御手段の処理負荷が増えてしまうことにより実用的でなかった。
【００１３】
そこで本発明は、処理負荷を増やすことなく、ＰＷＭ制御の実施中でもスイッチング素子の短絡を検知できるＰＷＭ制御回路を提供することを課題とする。
【課題を解決するための手段】
【００１４】
本発明は、ＰＷＭ信号を発信するＰＷＭ信号発信手段と、入力された前記ＰＷＭ信号により、接続した負荷を通る電流の通電及び遮断を行うことで負荷をＰＷＭ制御するスイッチング素子と、前記スイッチング素子が短絡していることを検知する短絡検知手段と、を備え、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）を検出するように構成され、前記検出は、前記ＰＷＭ信号の周期のうち、前記ＰＷＭ信号がＨレベルの継続時間と同Ｌレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）を検出した連続回数が所定回数よりも多い場合、または、前記スイッチング素子と前記負荷との間の遮断（オフ）を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断するＰＷＭ制御回路である。
【００１５】
前記構成によると、短絡検知手段によるスイッチング素子と負荷との間の通電（オン）と遮断（オフ）の検出は、前記ＰＷＭ信号の周期のうち、前記ＰＷＭ信号がＨレベルの継続時間と同Ｌレベルの継続時間とのうちで短い方の継続時間よりも小さい周期で繰り返し行われ、前記短絡検知手段は、通電（オン）を検出した連続回数が所定回数よりも多い場合、または、遮断（オフ）を検出しない連続回数が所定回数よりも多い場合に、前記スイッチング素子が短絡していると判断する。このため、電流の検出周期を、ＰＷＭ周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。
【００１６】
そして、本発明の短絡検知手段は、前記短絡検知手段は、前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）の検出を一定周期で繰り返し行うことが好ましい。
【００１７】
更に、本発明では、前記所定回数は、前記ＰＷＭ信号のデューティ比に基づいて前記負荷を通る電流が通電状態となる時間と、前記短絡検知手段における前記スイッチング素子と前記負荷との間の通電（オン）と遮断（オフ）の検出周期と、に基づいて定まる回数であることが好ましい。
【発明の効果】
【００１８】
本発明は、電流の検出周期を、ＰＷＭ周期及びデューティ比に同期させる必要がなく、検出回数だけの判断により、容易に短絡検知を行える。よって、処理負荷を増やすことなく、ＰＷＭ制御の実施中でもスイッチング素子の短絡を検知できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るＰＷＭ制御回路の構成図である。
【図２】同実施形態に係るＰＷＭ制御回路のブロック図である。
【図３】同実施形態に係るＰＷＭ制御回路の電流検出及び短絡検知の概念図であり、（Ａ）は正常時、（Ｂ）は短絡発生時を示す。
【図４】同実施形態に係るＰＷＭ制御回路のフロー図である。
【発明を実施するための形態】
【００２０】
本発明につき、一実施形態を取り上げて、図面とともに以下説明を行う。
【００２１】
本実施形態のＰＷＭ制御回路は、一例として、フォークリフト等の産業車両における制御回路に設けられ、負荷を制御するために用いられる。負荷としては、例えば、油圧バルブやブレーキに設けられたコイルが挙げられ、このコイルがＰＷＭ制御回路から入力された断続的な電流によって励磁される。
【００２２】
このＰＷＭ制御回路は、図１（概略図）、図２（ブロック図）に示すように構成されている。このＰＷＭ制御回路１は、図示のように、制御手段としてのＣＰＵ３、スイッチング素子４、Ｖｃｃ（正電圧電源）５を備えており、スイッチング素子４とＶｃｃ（正電圧電源）５との間に負荷２が接続されている。
【００２３】
ＣＰＵ３は、図２に示すように、ＰＷＭ信号発信手段３１と短絡検知手段３２とを備える。ＰＷＭ信号発信手段３１は、所定のデューティ比でＰＷＭ信号をスイッチング素子４に発信する。本実施形態のデューティ比は、０％〜５０％の間で可変とされている。ただし、デューティ比０％の状態とは、すなわち、通電の無い状態であるため、本実施形態でＰＷＭ制御が実施されるのは、デューティ比が０％を超え、５０％以下の範囲である。ただし、本発明は、デューティ比が５０％を超える範囲でのＰＷＭ制御を排除している訳ではなく、当該範囲での実施も可能である。
【００２４】
スイッチング素子４は、ＰＷＭ信号発信手段３１から発信されたＰＷＭ信号の入力により、この入力に応じたデューティ比で、当該スイッチング素子４に接続した負荷２を通る電流の通電（オン）及び遮断（オフ）を交互に繰り返して行う。この動作により、スイッチング素子４と負荷２との間の配線に、デューティ比に対応した断続的な電流が流れ、負荷２がＰＷＭ制御される。図３（Ａ）に示すように、ＰＷＭ信号がＨレベルでは、スイッチング素子４が通電状態（図示「ＯＮ」）となり、ＰＷＭ信号がＬレベルでは、スイッチング素子４が遮断状態（図示「ＯＦＦ」）となる。ＰＷＭ信号の周期とスイッチング素子４のオン・オフ周期とは同じ周期である。ただし、図示のように、ＰＷＭ信号の変化に応じてスイッチング素子４の状態が変化するまでには若干のタイムラグが発生する。
【００２５】
このスイッチング素子４として、本実施形態ではトランジスタが用いられる。トランジスタとしては、バイポーラトランジスタ、ＭＯＳ−ＦＥＴ、ＩＧＢＴなどが挙げられるが、その他種々のトランジスタを用いることができる。また、スイッチング素子４として、トランジスタ以外の素子を用いることもできる。
【００２６】
本実施形態では、スイッチング素子４のトランジスタとしてバイポーラトランジスタが用いられている。図１に示すように、このトランジスタのベース（図示「ｂ」）がＣＰＵ３に接続され、コレクタ（同「ｃ」）が負荷２に接続され、エミッタ（同「ｅ」）が接地されている。
【００２７】
次に、短絡検知手段３２について説明する。この短絡検知手段３２は、図２に示すように、ＣＰＵ３の一部として設けられており、スイッチング素子４が短絡していることを検知する。この短絡検知手段３２は、電流検知手段（図示しない）を備え、当該電流検知手段により、スイッチング素子４に接続した負荷２を通る電流の有無を検出するもので、本実施形態では、スイッチング素子４と負荷２との間の配線を流れる電流の有無を検出している。そして、この短絡検知手段３２はカウンター３２１を備えており、このカウンター３２１が前記電流の有無が検出された連続回数をカウント（積算）する。この回数のカウント（積算）は、電流検出が一定周期で連続した回数を積算するものであり、一度でも電流非検出となった場合には、カウント値（積算値）は０にリセットされる。
【００２８】
なお、この短絡検知手段３２は、回路のハード構成の点では、従来、ＰＷＭ制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。しかし、短絡検知の手法は、後述のように全く異なる。
【００２９】
この短絡検知手段３２は、ＰＷＭ制御の実施前に当該短絡検知手段３２にあらかじめ設定された一定周期で、前記電流の有無を繰り返し検出する。前記検出周期は、本実施形態では、ＰＷＭ制御中に変化しない一定周期で設定され、ＰＷＭ周期及びデューティ比に同期する周期ではない。つまり、前記検出は、ＰＷＭ信号がＨレベルであるかＬレベルであるかに関係なく、一定周期でなされる。
【００３０】
この検出周期は、ＰＷＭ周期（ＰＷＭ信号発信手段３１から発信されるＰＷＭ信号の周期）のうち、ＰＷＭ信号がＨレベルの継続時間と同Ｌレベルの継続時間とのうちで短い方の継続時間よりも小さい周期である。このような周期で検出周期が設定される理由は、検出周期がＰＷＭ周期及びデューティ比に同期する関係にないため（周期にズレがあるため）、スイッチング素子４の通電状態（オン）と遮断状態（オフ）のいずれの状態でも、少なくとも１回の検知がなされるようにするためである。検出周期がこのような周期に設定されることにより、デューティ比が０％を超え５０％以下である範囲（遮断状態の継続時間の方が通電状態の継続時間よりも長い）においては、スイッチング素子４の通電状態の継続中に、短絡検知手段３２において電流有りの状態が少なくとも１回検知されるため、後述のように、電流有りの状態検知が何回連続するかにより、短絡を判断できる。なお、本実施形態の範囲外ではあるが、デューティ比が５０％を超え１００％未満である範囲（通電状態の継続時間の方が遮断状態の継続時間よりも長い）においては、スイッチング素子４の遮断状態の継続中に、短絡検知手段３２において電流無しの状態が少なくとも１回検知されるため、後述のように、カウンター３２１のリセットが確実になされ、電流有りの状態検知が何回連続するかにより、短絡を判断できる。
【００３１】
図３（Ａ）に、本実施形態である、デューティ比５０％で、ＰＷＭ周期が１／ｎ秒（周波数ｎＨｚ）で、検出周期が１／（４ｎ）秒（周波数４ｎＨｚ）の場合を示した。この場合の短絡検知手段３２の検出周期は、スイッチング素子４により負荷２を通る電流が遮断されている時間、通電されている時間のいずれよりも短時間の周期である。
【００３２】
短絡検知手段３２による前記検出の継続中、スイッチング素子４は、ＣＰＵ３にて設定されたデューティ比で通電状態（オン）と遮断状態（オフ）とを繰り返している。このため、短絡検知手段３２においては、電流有りの状態（図３（Ａ）下段上の「１」）が検出され、次に、電流無しの状態（同「０」）が検出される。本実施形態では、図３（Ａ）に示すように、ＰＷＭ周期の周波数がｎＨｚとされている（スイッチング素子４のオン・オフ周期の周波数も同じくｎＨｚとなる）。一方、検出周期の周波数は４ｎＨｚに設定されている。このため、通電状態（オン）と遮断状態（オフ）とが２回または３回毎に検出される。前記「２回または３回」となるのは、前記のように、検出周期は常に一定であるから、スイッチング素子４のオン・オフ周期との重なり具合（または、ずれ具合）により、検出回数が変わることがあるからである。なお、図３（Ａ）下段に示したアスタリスク記号は、タイミング次第で検出結果が「０」と「１」のいずれかとなること（不定）を示している。ＰＷＭ制御が正常になされている場合、短絡検知手段３２では、前記検出が繰り返される。
【００３３】
ここで、スイッチング素子４が故障して短絡状態となった場合、ＣＰＵ３からスイッチング素子４へのＰＷＭ信号の入力にかかわらず、図３（Ｂ）中段に示すように、スイッチング素子４では通電が継続し続ける状態となる。このことから、検出継続中の短絡検知手段３２では、電流有りの状態（図示「１」）が連続して検出される。
【００３４】
スイッチング素子４の正常時において、通電状態の継続時間はデューティ比に対応した所定値となる。このため、正常時の短絡検知手段３２において、電流ありの状態が検出される連続回数も所定回数となる。この所定回数とは、ＰＷＭ信号のデューティ比に基づき、負荷２を通る電流が通電状態となる時間と、前記短絡検知手段３２における前記電流の有無の検出周期と、に基づいて定まる回数である。つまり、前記通電状態の継続時間に、前記検出周期で繰り返されるべき検出の連続回数である。
【００３５】
具体的には、前記通電状態の継続時間の値を、短絡検知手段３２の検出周期で割り算した値のうち小数点を切り捨てた値（整数）に、前記検出結果が不定となること（図３（Ａ）下段に示したアスタリスク記号の検出結果）を考慮して、更に１を加えた数である。本実施形態では、デューティ比５０％で、ＰＷＭ周期が１／ｎ秒、検出周期が１／（４ｎ）秒に設定されているから、前記通電状態の継続時間は、
（１／ｎ）×０．５＝１／（２ｎ）秒
となり、所定回数は、
（１／（２ｎ））÷（１／（４ｎ））＋１＝３回
である。
【００３６】
前記所定回数の算出は、デューティ比を変化させた当初のみに行えば良いため、ＰＷＭ周期及びデューティ比に対応してスイッチング素子４が遮断状態となるタイミングに同期させた周期で短絡検知を行うことに比べると、ＣＰＵ３の処理負荷が増加することを格段に抑制できる。なお、この所定回数は、都度算出ではなく、あらかじめデューティ比と回数との関係が定められたテーブルを参照することにより決定されるものでも良い。
【００３７】
短絡検知手段３２におけるカウンター３２１は、電流ありの状態が連続して検出される回数をカウントする。このカウンター３２１でカウントした回数が、前記検出の所定回数を超える回数（つまり、前記検出の所定回数よりも１回多い回数）となったことを条件として、短絡検知手段３２に設けられた判断手段（図示しない）は、スイッチング素子４に短絡が発生していることを判断する。このような、所定回数を超える回数がカウントされるのは、前記検出の所定回数を超える回数分、電流ありの状態が連続しているためであり、これはすなわち、スイッチング素子４に短絡が発生して、遮断状態が現れなくなったことを意味しているからである。
【００３８】
図３（Ａ）に示す場合を例にとると、電流ありの状態が検出される連続回数は２回または３回である。このため、４回以上連続して電流ありの状態が検出された場合、短絡検知手段３２は、スイッチング素子４に短絡が発生しているということを判断できる。この「４回」とは、前記計算で求めた所定回数の「３回」よりも１多い回数である。
【００３９】
ここまで説明してきたように、本実施形態の短絡検知手段３２は、ＰＷＭ周期及びデューティ比に同期する関係にない、固有の検出周期で短絡検知を行う。このため、従来行われてきた、ＰＷＭ制御が実施されていない状況での短絡検知と同じ考え方を適用して、ＰＷＭ周期に同期させて短絡検知を行おうとする場合のように、処理負荷を増やしたり、また、ＰＷＭ周期に同期させるための手段を別に設けること等により回路構成を複雑化させたりすることがなく、ＰＷＭ制御の実施中においても、スイッチング素子４の短絡検知を行うことができる。
【００４０】
また、本実施形態の短絡検知手段３２は、回路のハード構成上、従来、ＰＷＭ制御が実施されていない状況での短絡検知に用いられていた検知手段と同一である。このため、制御手段（ＣＰＵ等）のプログラムを更新することにより、既存のＰＷＭ制御回路をハードウェアの改造を行うことなく、常時短絡検知できるように改良することも可能である。
【００４１】
なお、前記の短絡検知手段３２に加え、過電流の遮断手段がＰＷＭ制御回路１上に設けられていても良い。ただ、本実施形態では、この過電流の遮断手段は必ずしも必要でないため、過電流の遮断手段を設けない場合は、その分、ＰＷＭ制御回路の製造コストを低減できる。
【００４２】
最後に、本実施形態のＰＷＭ制御回路１の処理フローを、フロー図である図４と共に説明する。なお、図４には、短絡検知に関する処理のみを記載しており、その他の処理（検知前の処理等）については記載を省略している。
【００４３】
ＰＷＭ制御の開始後、短絡検知手段３２は、あらかじめ設定された一定の周期に従う検出タイミングにあるか確認する（ステップＳ１）。検出タイミングでない場合は、ステップＳ１の前に戻る。
【００４４】
ステップＳ１にて検出を行う場合、短絡検知手段３２は、スイッチング素子４と負荷２との間の配線を流れる電流の有無を検出する（ステップＳ２）。電流が検出された場合は、短絡検知手段３２のカウンター３２１が検出の連続回数をカウント（積算）する（ステップＳ３）。電流が検出されなかった場合は、カウンター３２１はカウント値（積算値）をリセットした上（ステップＳ４）、ステップＳ１の前に戻る。
【００４５】
次に、ステップＳ３におけるカウンター３２１のカウント値（積算値）が、デューティ比に対応する所定回数よりも多いかを判断する（ステップＳ５）。カウント値（積算値）が所定回数以下の場合は、ステップＳ１の前に戻る。
【００４６】
カウント値（積算値）が所定回数よりも多い場合は、スイッチング素子４が故障して短絡状態となっている可能性が高いため、安全のため、負荷２への通電を遮断する（ステップＳ６）。そして、表示手段（図示していない）により異常表示を出し、短絡発生をＰＷＭ制御回路１の使用者に報知する（ステップＳ７）。
【００４７】
以上、本発明につき一実施形態を取り上げて説明してきたが、本発明は、前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４８】
例えば、本実施形態では制御手段３としてＣＰＵが用いられているが、ＣＰＵの代わりにＦＰＧＡが用いられても良い。
【００４９】
また、本実施形態では、ＰＷＭ信号発信手段３１はＣＰＵ３に備えられているが、図１に破線で示した「ＰＷＭ出力素子（外付の場合）」のように、ＰＷＭ信号発信手段３１がＣＰＵとは別に設けられていても良い。
【００５０】
また、本実施形態では、通電状態を検出した連続回数が所定回数よりも多い場合に、短絡検知手段３２が短絡発生を判断するが、これとは逆に、遮断状態を検出しない（非検出）連続回数が所定回数よりも多い場合に、短絡検知手段が短絡発生を判断するものでも良い。
【００５１】
また、短絡検知手段３２の、電流の有無を検知するための検出周期は、本実施形態では、ＰＷＭ制御の実施中において常に一定であるが、変化させることも可能である。例えば、ＰＷＭ周期、または、デューティ比の変動に応じて変化させることもできるし、これらと全く無関係に変化させることもできる。ただし、このように検出周期が一定でない場合であっても、検出周期は、スイッチング素子が遮断状態にある時間よりも短い周期とされることが必須である。
【符号の説明】
【００５２】
１          ＰＷＭ制御回路
２          負荷
３          制御手段、ＣＰＵ
３１        ＰＷＭ信号発信手段
３２        短絡検知手段
４          スイッチング素子、トランジスタ
５          Ｖｃｃ（正電圧電源）
【図１】
0005924574.tif 000002
【図２】
0005924574.tif 000003
【図３】
0005924574.tif 000004
【図４】
0005924574.tif 000005