(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された複数の量子ドット層と、
前記複数の量子ドット層間に位置する中間層と、
を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、
前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、
を有することを特徴とする光半導体素子。
【請求項２】
基板と、
前記基板の上方に形成された複数の量子ドット層と、
前記複数の量子ドット層間に位置する中間層と、
を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、
前記ＩｎＧａＡｓＰ層上に形成され、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、
を有することを特徴とする光半導体素子。
【請求項３】
前記量子ドットの組成がＩｎＡｓで表わされることを特徴とする請求項１又は２に記載の光半導体素子。
【請求項４】
前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、
前記メサ構造の周囲にｐｎ埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の光半導体素子。
【請求項５】
前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、
前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の光半導体素子。
【請求項６】
前記基板がＩｎＰ基板であることを特徴とする請求項１乃至５のいずれか１項に記載の光半導体素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の光半導体素子を有することを特徴とする光半導体モジュール。
【請求項８】
基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層を形成する工程は、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層、及び、前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する工程を有することを特徴とする光半導体素子の製造方法。
【請求項９】
基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層を形成する工程は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層を形成する工程と、
前記ＩｎＧａＡｓＰ層上に、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する工程と、
を有することを特徴とする光半導体素子の製造方法。
【請求項１０】
前記量子ドットの組成がＩｎＡｓで表わされることを特徴とする請求項８又は９に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
光通信用の半導体レーザ等の光半導体素子を高温下で動作させるためには、熱励起による発振準位からのキャリアの漏出を防ぐことが重要であり、そのためには離散的なエネルギー準位を有する量子ドットを活性層に適用することが有効である。また、長距離光通信で重要な波長１．５５μｍ帯で用いる光半導体素子としては、ＩｎＰ基板上方の自己形成型ＩｎＡｓ量子ドットの層（量子ドット層）を複数、活性層に含むものが有望視されている。そして、ＩｎＰ基板上方にＩｎＡｓ量子ドットを形成する際に、光利得の増大及び光導波路の形成のために、ＩｎＰよりも高屈折率であるＩｎＧａＡｓＰ中間層を用いることが知られている。ＩｎＧａＡｓＰ中間層の厚さは、量子ドット層間での波動関数の結合が発生しない１０ｎｍ以上とされている。
【０００３】
しかしながら、このような従来の技術では、閾値電流値を低減することが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６５１４１号公報
【非特許文献】
【０００５】
【非特許文献１】S. Anantathanasarn et al., Journal of Crystal Growth 298 (2007) 553-557
【非特許文献２】Jang et al., Appl. Phys. Lett., Vol. 85, No. 17, 25 (2004)
【非特許文献３】F. Genz et al., J. Vac. Sci. Technol. B 28, 4, Jul/Aug 2010
【非特許文献４】P.J. Poole et al., Journal of Crystal Growth 311 (2009) 1482-1486
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、高い光利得を得ながら閾値電流値を低減することができる光半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
光半導体素子の一態様には、基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、が設けられている。前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされる。前記中間層には、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、が含まれている。
【０００８】
光半導体素子の他の一態様には、基板と、前記基板の上方に形成された複数の量子ドット層と、前記複数の量子ドット層間に位置する中間層と、が設けられている。前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされる。前記中間層には、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、前記ＩｎＧａＡｓＰ層上に形成され、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、が含まれている。
【０００９】
光半導体素子の製造方法の一態様では、基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する。前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされる。前記中間層を形成する際には、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層、及び、前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する。
【００１０】
光半導体素子の製造方法の他の一態様では、基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する。前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされる。前記中間層を形成する際には、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層を形成し、前記ＩｎＧａＡｓＰ層上に、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する。
【発明の効果】
【００１１】
上記の光半導体素子等によれば、量子ドット層間に適切な中間層が設けられているため、量子ドット層間での量子ドットの面密度のばらつきを抑えて、高い光利得を得ながら閾値電流値を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本願発明者による検証の結果を示す図である。
【図２】第１の実施形態に係る光半導体素子の構造を示す断面図である。
【図３】第１の実施形態における活性層３の構造を示す断面図である。
【図４Ａ】第１の実施形態に係る光半導体素子の製造方法を示す断面図である。
【図４Ｂ】図４Ａに引き続き、光半導体素子の製造方法を示す断面図である。
【図５Ａ】第１の実施形態において活性層３を形成する方法を示す断面図である。
【図５Ｂ】図５Ａに引き続き、活性層３を形成する方法を示す断面図である。
【図６Ａ】第２の実施形態に係る光半導体素子の製造方法を示す断面図である。
【図６Ｂ】図６Ａに引き続き、光半導体素子の製造方法を示す断面図である。
【図７】第３の実施形態における活性層３の構造を示す断面図である。
【図８Ａ】第３の実施形態において活性層３を形成する方法を示す断面図である。
【図８Ｂ】図８Ａに引き続き、活性層３を形成する方法を示す断面図である。
【図９】第４の実施形態に係る光半導体モジュールの構成を示す図である。
【発明を実施するための形態】
【００１３】
本願発明者は、従来の技術において、閾値電流値の低減が困難になっている原因について鋭意検討を行った。この結果、以下のような事項が判明した。
【００１４】
ＩｎＧａＡｓＰ中間層を用いる場合には、ＩｎＧａＡｓＰ中間層の形成の際に組成分離が生じるため、ＩｎＧａＡｓＰ中間層の組成は均一にならず、ＩｎＡｓ量子ドット上方の領域でＩｎＡｓリッチに、他の領域ではＧａＰリッチになる。組成分離が生じるのは、既に量子ドット層が形成されていて、表面の歪及び形状の局所的な分布による表面エネルギーの相違が存在するためである。そして、ＩｎＡｓの方がＧａＰより格子定数が大きいため、ＩｎＧａＡｓＰ中間層のＩｎＡｓリッチの領域にＧａＰリッチの領域よりも突出した部分が発生してしまう。つまり、ＩｎＧａＡｓＰ中間層の表面に凹凸が生じることとなる。本願発明者が非特許文献３に記載された内容を精査したところ、図１（ａ）に示すように、ＩｎＧａＡｓＰ中間層が厚くなるほど凹凸が小さくなるものの、ＩｎＧａＡｓＰ中間層を４０ｎｍ程度と厚くしたとしても、１ＭＬ（モルレイヤー）以下の凹凸（原子ステップ）が存在することが明らかになった。このため、量子ドット層の下地に着目すると、最も基板側に位置する量子ドット層は平坦な面上に形成されるのに対し、それよりも基板から離間して位置する量子ドット層はＩｎＧａＡｓＰ中間層の凹凸が存在する表面上に形成されることになる。
【００１５】
更に、本願発明者が非特許文献４に記載された内容をも精査したところ、ＩｎＧａＡｓＰ中間層の表面に凹凸が存在する場合には、基板から離間するほどＩｎＡｓ量子ドットのサイズが大きくなり、図１（ｂ）に示すように、量子ドット層の数が増加するほど、ＩｎＡｓ量子ドットの密度が減少し、フォトルミネッセンス（ＰＬ）の半値幅が増大することが明らかになった。例えば、図１（ｂ）に示す結果が得られた条件下では、量子ドット層が４層の場合には、１層の場合と比較して、量子ドットの密度が４０％程度低く、ＰＬの半値幅が１２％程度高いことが明らかになった。なお、図１（ｂ）に示す傾向は、ＩｎＧａＡｓＰ中間層の厚さが３０ｎｍの場合のものである。
【００１６】
このような傾向があるため、従来のＩｎＡｓ量子ドットの量子ドット層を複数含む活性層を備えた半導体レーザでは、閾値電流値が高くなっているのである。
【００１７】
なお、ＩｎＧａＡｓＰ中間層を厚くすれば凹凸を緩和することは可能であるが、ＩｎＧａＡｓＰ中間層を厚くするほど、活性層内の量子ドットの密度が低下するため、縦高次伝播モードが発生しやすくなる。
【００１８】
以下、これらの知見に基づいて想到した実施形態について添付の図面を参照しながら具体的に説明する。
【００１９】
（第１の実施形態）
先ず、第１の実施形態について説明する。図２は、第１の実施形態に係る光半導体素子（半導体レーザ）の構造を示す断面図である。なお、図２（ｂ）は、図２（ａ）中のＩ−Ｉ線に沿った断面を示している。
【００２０】
第１の実施形態では、図２に示すように、基板１上にバッファ層２、活性層３及びクラッド層４が形成され、これらがエッチングされてメサ構造１０２が形成されている。基板１としては、例えば、表面の方位が（００１）のｎ型ＩｎＰ基板が用いられる。バッファ層２としては、例えば、ｎ型ドーパントが５．０×１０17ｃｍ-3の濃度でドーピングされ、厚さが５００ｎｍのｎ型ＩｎＰ層が用いられる。活性層３については後述する。クラッド層４としては、例えば、ｐ型ドーパントが５．０×１０17ｃｍ-3の濃度でドーピングされ、厚さが２００ｎｍのｐ型ＩｎＰ層が用いられる。そして、メサ構造１０２の周囲に埋め込み層１０３及びブロック層１０４が形成されている。埋め込み層１０３としては、例えば、ｐ型ＩｎＰ層が用いられ、ブロック層１０４としては、例えば、ｎ型ＩｎＰ層が用いられる。更に、ブロック層１０４上に、クラッド層４と接するクラッド層５が形成され、クラッド層５上にコンタクト層６が形成されている。クラッド層５としては、例えば、ｐ型不純物が５．０×１０17ｃｍ-3の濃度でドーピングされたｐ型ＩｎＰ層が用いられ、コンタクト層６としては、例えば、ｐ型不純物が１．０×１０19ｃｍ-3の濃度でドーピングされたｐ型ＩｎＧａＡｓ層が用いられる。コンタクト層６上にｐ側電極７Ｐが形成され、基板１の裏面にｎ側電極７Ｎが形成されている。そして、メサ構造１０２の一方の端面を覆うように低反射膜８Ｌが形成され、他方の端面を覆うように高反射膜８Ｈが形成されている。
【００２１】
ここで、活性層３について説明する。図３は、第１の実施形態における活性層３の構造を示す断面図である。
【００２２】
第１の実施形態では、図３に示すように、活性層３に、バッファ層２上に形成された光閉じ込め（ＳＣＨ：separated confinement heterostructure）層１１が含まれている。光閉じ込め層１１としては、例えば、組成波長が１．１５μｍ、歪量が０％、厚さが３０ｎｍのノンドープＩｎＧａＡｓＰ層が用いられる。
【００２３】
この光閉じ込め層１１上に量子ドット層１２が形成されている。量子ドット層１２には、複数の自己形成型（Ｓ−Ｋ（Stranski-Krastanov）モード）のＩｎＡｓ量子ドット１２ａが含まれている。例えば、ＩｎＡｓ量子ドット１２ａの面密度は４．０×１０10ｃｍ-2程度であり、ＰＬ発光波長は１．５５μｍである。量子ドット層１２上に、下側ＩｎＧａＡｓＰ層１３、挿入層１４及び上側ＩｎＧａＡｓＰ層１５が形成されている。下側ＩｎＧａＡｓＰ層１３としては、例えば、組成波長が１．１５μｍ、無歪、厚さが１０ｎｍのＩｎＧａＡｓＰ層が用いられる。下側ＩｎＧａＡｓＰ層１３には、量子ドット１２ａ上方に位置するＩｎＡｓリッチ領域１３ａ、及び、他の部分（ＩｎＡｓ量子ドット１２ａのウェット層上方）に位置するＧａＰリッチ領域１３ｂが含まれている。下側ＩｎＧａＡｓＰ層１３の表面には、ＩｎＡｓリッチ領域１３ａ及びＧａＰリッチ領域１３ｂにおける格子定数の相違に伴う、例えば０．１７５ｎｍ程度の凹凸が存在する。挿入層１４としては、例えば、厚さが２ｎｍのＩｎＰ層が用いられる。挿入層１４は下側ＩｎＧａＡｓＰ層１３の表面に存在する凹凸を引き継がず、挿入層１４の表面は平坦である。上側ＩｎＧａＡｓＰ層１５としては、例えば、組成波長が１．１５μｍ、無歪、厚さが２０ｎｍのＩｎＧａＡｓＰ層が用いられる。挿入層１４の表面が平坦であるため、上側ＩｎＧａＡｓＰ層１５の表面も平坦である。下側ＩｎＧａＡｓＰ層１３及び上側ＩｎＧａＡｓＰ層１５の組成はＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、互いに共通していてもよく、下側ＩｎＧａＡｓＰ層１３及び上側ＩｎＧａＡｓＰ層１５の間で組成が相違していてもよい。本実施形態では、下側ＩｎＧａＡｓＰ層１３、挿入層１４及び上側ＩｎＧａＡｓＰ層１５の積層体が、中間層の一例である。
【００２４】
そして、上側ＩｎＧａＡｓＰ層１５上に、上記のような量子ドット層１２、下側ＩｎＧａＡｓＰ層１３、挿入層１４及び上側ＩｎＧａＡｓＰ層１５の積層体が２つ形成されている。更に、最上部に位置する上側ＩｎＧａＡｓＰ層１５上に量子ドット層１２が形成され、その上に光閉じ込め（ＳＣＨ：separated confinement heterostructure）層１６が形成されている。光閉じ込め層１６としては、光閉じ込め層１１と同様に、例えば、組成波長が１．１５μｍ、歪量が０％、厚さが３０ｎｍのノンドープＩｎＧａＡｓＰ層が用いられる。つまり、活性層３に、合計で４つの量子ドット層１２が含まれている。本実施形態では、最も基板１側に位置する量子ドット層１２も、それよりも上方に位置する３つの量子ドット層１２も、すべて平坦な面上に形成されている。
【００２５】
このため、４つの量子ドット層１２の間では、量子ドット１２ａのサイズ及び面密度が均一なものとなっている。従って、ＩｎＧａＡｓＰ中間層の厚さが３０ｎｍで挿入層が用いられていない光半導体素子（参考例）の特性を示す図１（ｂ）を考慮すると、本実施形態によれば、挿入層１４が用いられていない場合と比較して、量子ドットの面密度を約４０％向上し、ＰＬの半値幅を約１２％低減することができるといえる。そして、光利得は量子ドットの面密度に比例し、ＰＬ半値幅に反比例するため、挿入層１４が用いられていない場合と比較して、光利得は１．６倍程度増加し、閾値電流値を約３８％低減することができる。
【００２６】
次に、第１の実施形態に係る光半導体素子（半導体レーザ）の製造方法について説明する。図４Ａ〜図４Ｂは、第１の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。
【００２７】
先ず、表面の方位が（００１）のｎ型ＩｎＰの基板１を有機金属気相エピタキシ（ＭＯＶＰＥ：metal organic vapor phase epitaxy）成長炉に装備し、Ｐ（V族元素）の原料であるフォスフィン（ＰＨ3）雰囲気下にて成長温度（基板温度）を６３０℃まで昇温する。次いで、Ｉｎ（III族元素）の原料であるトリメチルインジウム（ＴＭＩｎ）及びＳｉ（ｎ型のドーパント）の原料であるモノシラン（ＳｉＨ4）を供給して、図４Ａ（ａ）に示すように、ｎ型ＩｎＰのバッファ層２を形成する。
【００２８】
その後、バッファ層２上に活性層３を形成する。ここで、活性層３を形成する方法について説明する。図５Ａ〜図５Ｂは、第１の実施形態において活性層３を形成する方法を工程順に示す断面図である。バッファ層２の形成後には、ＴＭＩｎ及びＳｉＨ4の供給を停止し、ＰＨ3雰囲気下で成長温度を４８０℃まで下げる。次いで、雰囲気をＰＨ3雰囲気からＰＨ3及びＡｓ（V族元素）の原料であるアルシン（ＡｓＨ3）の混合ガス雰囲気に切り替える。その後、ＴＭＩｎ及びＧａ（III族）の原料であるトリエチルガリウム（ＴＥＧａ）を更に供給して、図５Ａ（ａ）に示すように、ノンドープＩｎＧａＡｓＰの光閉じ込め層１１を形成する。
【００２９】
続いて、ＴＭＩｎ及びＡｓＨ3の供給を継続し、ＴＥＧａ及びＰＨ3の供給を停止して、図５Ａ（ｂ）に示すように、第１層目のＩｎＡｓの量子ドット層１２を形成する。量子ドット層１２の形成では、例えば、成長温度が４８０℃、ＩｎＡｓの供給量が２．５ＭＬ相当、成長速度が０．１μｍ／ｈ、Ｖ／ＩＩＩ比が３０という条件の下で成長を行う。このような条件下で、面密度が４．０×１０10ｃｍ-2程度、ＰＬ発光波長が１．５５μｍのＳ−Ｋ量子ドット１２ａを含む量子ドット層１２が形成される。
【００３０】
次いで、光閉じ込め層１１の形成時と同様の条件下で、図５Ａ（ｃ）に示すように、量子ドット層１２上にＩｎＧａＡｓＰの下側ＩｎＧａＡｓＰ層１３を形成する。このとき、組成分離に伴って、下側ＩｎＧａＡｓＰ層１３には、ＩｎＡｓリッチ領域１３ａ及びＧａＰリッチ領域１３ｂが含まれることとなり、下側ＩｎＧａＡｓＰ層１３の表面に、これらの格子定数の相違に伴う、例えば０．１７５ｎｍ程度の凹凸が形成される。
【００３１】
その後、成長温度を４８０℃に維持しつつ、ＴＭＩｎ及びＰＨ3の供給を継続し、ＴＥＧａ及びＡｓＨ3の供給を停止して、図５Ａ（ｄ）に示すように、ＩｎＰの挿入層１４を形成する。挿入層１４は下側ＩｎＧａＡｓＰ層１３の表面に存在する凹凸を引き継がず、挿入層１４の表面は平坦なものとなる。
【００３２】
続いて、下側ＩｎＧａＡｓＰ層１３の形成時と同様の条件下で、図５Ｂ（ｅ）に示すように、挿入層１４上にＩｎＧａＡｓＰの上側ＩｎＧａＡｓＰ層１５を形成する。挿入層１４の表面が平坦であるため、上側ＩｎＧａＡｓＰ層１５の形成時には組成分離が生じず、上側ＩｎＧａＡｓＰ層１５の表面は平坦なものとなる。
【００３３】
次いで、第１層目のＩｎＡｓの量子ドット層１２の形成時と同様の条件下で、図５Ｂ（ｆ）に示すように、第２層目のＩｎＡｓの量子ドット層１２を上側ＩｎＧａＡｓＰ層１５上に形成する。上側ＩｎＧａＡｓＰ層１５の表面が、光閉じ込め層１１の表面と同様に平坦であるため、第２層目のＩｎＡｓの量子ドット層１２における量子ドット１２ａの面密度は、第１層目のものと同等になる。以降、上記のものと同様の条件下での下側ＩｎＧａＡｓＰ層１３、挿入層１４、上側ＩｎＧａＡｓＰ層１５及び量子ドット層１２の形成を２回繰り返す。その後、光閉じ込め層１１の形成時と同様の条件下で、第４層目の量子ドット１２上にＩｎＧａＡｓＰの光閉じ込め層１６を形成する。このようにして４つの量子ドット層１２を含む活性層３を形成することができる。
【００３４】
活性層３の形成後には、ＰＨ3雰囲気下で成長温度を６３０℃まで昇温する。次いで、Ｚｎ（ｐ型のドーパント）の原料であるジエチルジンク（ＤＥＺｎ）、ＴＭＩｎ及びＰＨ3を供給して、図４Ａ（ａ）に示すように、ｐ型ＩｎＰのクラッド層４を形成する。その後、例えば、［１１０］方向に延伸する長さが３００μｍ、幅が１．５μｍの誘電体のマスク１０１をパターニングする。
【００３５】
続いて、マスク１０１をエッチングマスクとして用いてドライエッチングを行って、図４Ａ（ｂ）に示すように、ストライプ状のメサ構造１０２を形成する。
【００３６】
次いで、マスク１０１を選択成長マスクとして用いたｐｎ埋め込み成長により、図４Ｂ（ｃ）に示すように、ｐ型ＩｎＰの埋め込み層１０３及びｎ型ＩｎＰのブロック層１０４をメサ構造１０２の両脇に形成する。つまり、ストライプメサｐｎ埋め込み型の電流狭窄構造により導波路を形成する。
【００３７】
その後、図４Ｂ（ｄ）に示すように、マスク１０１をウエットエッチングで除去し、ブロック層１０４及びクラッド層４上に、ｐ型ＩｎＰのクラッド層５、及びｐ型ＩｎＧａＡｓのコンタクト層６を形成する。
【００３８】
なお、これらのＭＯＣＶＤ法による結晶成長では、例えば、キャリアガスとして水素（Ｈ2）を用い、成長圧力は５０Ｔｏｒｒとする。
【００３９】
そして、ｐ側電極７Ｐをコンタクト層６上に形成し、ｎ側電極７Ｎを基板１の裏面に形成し、メサ構造１０２の一方の端面（前側端面）に低反射膜８Ｌを形成し、他方の端面（後側端面）に高反射膜８Ｈを形成する。
【００４０】
このようにして、第１の実施形態に係る光半導体素子（半導体レーザ）を製造することができる。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。第１の実施形態では、ｐｎ埋め込み成長により電流狭窄構造が形成されているのに対し、第２の実施形態では、Ｆｅドープ高抵抗（ＳＩ）埋め込み成長により電流狭窄構造が形成されている。第２の実施形態に係る光半導体素子（半導体レーザ）の構造については、その製造方法と共に説明する。図６Ａ〜図６Ｂは、第２の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。
【００４２】
先ず、第１の実施形態と同様にして、図６Ａ（ａ）に示すように、クラッド層４の形成までの処理を行う。次いで、クラッド層４上にコンタクト層６を形成する。その後、第１の実施形態と同様にして、コンタクト層６上にマスク１０１を形成する。
【００４３】
続いて、マスク１０１をエッチングマスクとして用いてドライエッチングを行って、図６Ａ（ｂ）に示すように、ストライプ状のメサ構造１０２を形成する。
【００４４】
次いで、マスク１０１を選択成長マスクとして用いたＦｅドープ高抵抗（ＳＩ）埋め込み成長により、図６Ｂ（ｃ）に示すように、Ｆｅがドープされた高抵抗の埋め込み層１０５をメサ構造１０２の両脇に形成する。つまり、ストライプメサＳＩ埋め込み型の電流狭窄構造により導波路を形成する。
【００４５】
以降、第１の実施形態と同様にして、ｐ側電極７Ｐ、ｎ側電極７Ｎ、低反射膜８Ｌ及び高反射膜８Ｈを形成する。
【００４６】
このようにして、第２の実施形態に係る光半導体素子（半導体レーザ）を製造することができる。
【００４７】
なお、第１及び第２の実施形態において、厚さ方向で隣り合う量子ドット層１２間に位置する一組の下側ＩｎＧａＡｓＰ層１３及び上側ＩｎＧａＡｓＰ層１５の厚さは、合計で１０ｎｍ以上４０ｎｍ以下である。合計の厚さが１０ｎｍ未満であると、厚さ方向で隣り合う量子ドット層１２間で波動関数の結合が発生することがある。合計の厚さが４０ｎｍを超えていると、活性層３内の量子ドット１２ａの個数密度が低く、縦高次元伝播モードが発生することがある。また、下側ＩｎＧａＡｓＰ層１３の厚さは１０ｎｍ以上である。つまり、挿入層１４はその直下に位置する量子ドット層１２から厚さ方向で１０ｎｍ以上離間している。下側ＩｎＧａＡｓＰ層１３の厚さは１０ｎｍ未満であると、量子ドット層１２のサイズ分布によって挿入層１４への波動関数の広がり程度が異なるため、エネルギー準位の分布の拡大によりＰＬ半値幅が増大し、光利得が低下してしまう。
【００４８】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、活性層３の構成が第１の実施形態と相違している。他の構造は第１の実施形態と同様である。図７は、第３の実施形態における活性層３の構造を示す断面図である。
【００４９】
第３の実施形態では、図７に示すように、活性層３に、バッファ層２上に形成された光閉じ込め層２１が含まれている。光閉じ込め層２１としては、例えば、組成波長が１．２μｍ、歪量が０％、厚さが３０ｎｍのノンドープＩｎＧａＡｓＰ層が用いられる。この光閉じ込め層２１上に挿入層２４が形成されている。挿入層２４としては、例えば、厚さが２ｎｍのＩｎＰ層が用いられる。そして、挿入層２４上に量子ドット層１２が形成されている。量子ドット層１２には、複数のＩｎＡｓ量子ドット１２ａが含まれており、例えば、ＩｎＡｓ量子ドット１２ａの面密度は３．０×１０10ｃｍ-2程度であり、ＰＬ発光波長は１．５５μｍである。量子ドット層１２上にＩｎＧａＡｓＰ層２３が形成されている。ＩｎＧａＡｓＰ層２３としては、例えば、組成波長が１．２μｍ、無歪、厚さが２０ｎｍのものが用いられる。ＩｎＧａＡｓＰ層２３には、量子ドット１２ａ上方に位置するＩｎＡｓリッチ領域２３ａ、及び、他の部分（ＩｎＡｓ量子ドット１２ａのウェット層上方）に位置するＧａＰリッチ領域２３ｂが含まれている。ＩｎＧａＡｓＰ層２３の表面には、ＩｎＡｓリッチ領域２３ａ及びＧａＰリッチ領域２３ｂにおける格子定数の相違に伴う、例えば０．１ｎｍ程度の凹凸が存在する。更に、このようなＩｎＧａＡｓＰ層２３上に挿入層２４が形成されている。この挿入層２４はＩｎＧａＡｓＰ層２３の表面に存在する凹凸を引き継がず、挿入層２４の表面は平坦である。ＩｎＧａＡｓＰ層２３の組成はＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされる。本実施形態では、ＩｎＧａＡｓＰ層２３及び挿入層２４の積層体が、中間層の一例である。
【００５０】
そして、この基板１側から第２番目の挿入層２４上に、上記のような量子ドット層１２、ＩｎＧａＡｓＰ層２３、及び挿入層２４の積層体が２つ形成されている。更に、最上部に位置する挿入層２４上に量子ドット層１２が形成され、その上に光閉じ込め層２６が形成されている。光閉じ込め層２６としては、光閉じ込め層２１と同様に、例えば、組成波長が１．２μｍ、歪量が０％、厚さが３０ｎｍのノンドープＩｎＧａＡｓＰ層が用いられる。つまり、活性層３に、合計で４つの量子ドット層１２が含まれている。本実施形態でも、最も基板１側に位置する量子ドット層１２も、それよりも上方に位置する３つの量子ドット層１２も、すべて平坦な面上に形成されている。
【００５１】
このため、４つの量子ドット層１２の間では、量子ドット１２ａのサイズ及び面密度が均一なものとなっている。従って、第１の実施形態と同様に、高い光利得を得ながら、閾値電流値を低減することができる。
【００５２】
次に、第３の実施形態に係る光半導体素子（半導体レーザ）の製造方法について説明する。但し、第３の実施形態が第１の実施形態と相違する点は活性層３の構造であるため、ここでは、第３の実施形態における活性層３を形成する方法について説明する。図８Ａ〜図８Ｂは、第３の実施形態において活性層３を形成する方法を工程順に示す断面図である。
【００５３】
第３の実施形態では、バッファ層２の形成後に、ＴＭＩｎ及びＳｉＨ4の供給を停止し、ＰＨ3雰囲気下で成長温度を４８０℃まで下げる。次いで、雰囲気をＰＨ3雰囲気からＰＨ3及びＡｓＨ3の混合ガス雰囲気に切り替える。その後、ＴＭＩｎ及びＴＥＧａを更に供給して、図８Ａ（ａ）に示すように、ノンドープＩｎＧａＡｓＰの光閉じ込め層２１を形成する。続いて、成長温度を４８０℃に維持しつつ、ＴＭＩｎ及びＰＨ3の供給を継続し、ＴＥＧａ及びＡｓＨ3の供給を停止して、ＩｎＰの挿入層２４を形成する。光閉じ込め層２１の表面が平坦であるため、挿入層２４の表面は平坦なものとなる。
【００５４】
次いで、ＴＭＩｎ及びＡｓＨ3を供給して、図８Ａ（ｂ）に示すように、第１層目のＩｎＡｓの量子ドット層１２を形成する。量子ドット層１２の形成では、例えば、成長温度が４８０℃、ＩｎＡｓの供給量が２．５ＭＬ相当、成長速度が０．１μｍ／ｈ、Ｖ／ＩＩＩ比が３０という条件の下で成長を行う。このような条件下で、面密度が３．０×１０10ｃｍ-2程度、ＰＬ発光波長が１．５５μｍのＳ−Ｋ量子ドット１２ａを含む量子ドット層１２が形成される。
【００５５】
次いで、光閉じ込め層２１の形成時と同様の条件下で、図８Ａ（ｃ）に示すように、量子ドット層１２上にＩｎＧａＡｓＰのＩｎＧａＡｓＰ層２３を形成する。このとき、組成分離に伴って、ＩｎＧａＡｓＰ層２３には、ＩｎＡｓリッチ領域２３ａ及びＧａＰリッチ領域２３ｂが含まれることとなり、ＩｎＧａＡｓＰ層２３の表面に、これらの格子定数の相違に伴う、例えば０．１ｎｍ程度の凹凸が形成される。
【００５６】
その後、ＴＭＩｎ及びＰＨ3の供給を継続し、ＴＥＧａ及びＡｓＨ3の供給を停止して、図８Ｂ（ｄ）基板１側から第２層目のＩｎＰの挿入層２４を形成する。この挿入層２４はＩｎＧａＡｓＰ層２３の表面に存在する凹凸を引き継がず、挿入層２４の表面は平坦なものとなる。
【００５７】
続いて、第１層目のＩｎＡｓの量子ドット層１２の形成時と同様の条件下で、図５Ｂ（ｄ）に示すように、第２層目のＩｎＡｓの量子ドット層１２を第２層目の挿入層２４上に形成する。この挿入層２４の表面が、光閉じ込め層２１の表面と同様に平坦であるため、第２層目のＩｎＡｓの量子ドット層１２における量子ドット１２ａの面密度は、第１層目のものと同等になる。以降、上記のものと同様の条件下でのＩｎＧａＡｓＰ層２３、挿入層２４及び量子ドット層１２の形成を２回繰り返す。その後、光閉じ込め層２１の形成時と同様の条件下で、第４層目の量子ドット１２上にＩｎＧａＡｓＰの光閉じ込め層２６を形成する。このようにして４つの量子ドット層１２を含む活性層３を形成することができる。
【００５８】
このようにして、第３の実施形態に係る光半導体素子（半導体レーザ）を製造することができる。
【００５９】
なお、第３の実施形態において、厚さ方向で隣り合う量子ドット層１２間に位置するＩｎＧａＡｓＰ層２３の厚さは、１０ｎｍ以上４０ｎｍ以下である。この厚さが１０ｎｍ未満であると、厚さ方向で隣り合う量子ドット層１２間で波動関数の結合が発生することがある。この厚さが４０ｎｍを超えていると、活性層３内の量子ドット１２ａの個数密度が低く、縦高次元伝播モードが発生することがある。
【００６０】
また、第３の実施形態では、第１の実施形態と同様に、ｐｎ埋め込み成長により電流狭窄構造が形成されているが、第２の実施形態と同様に、Ｆｅドープ高抵抗（ＳＩ）埋め込み成長により電流狭窄構造が形成されていてもよい。
【００６１】
また、最も基板１側に位置する挿入層２４が設けられていなくてもよい。つまり、最も基板１側に位置する量子ドット層１２が光閉じ込め層２１上に直接形成されていてもよい。光閉じ込め層２１の表面が平坦だからである。
【００６２】
また、第１〜第４の実施形態において、最も基板１側に位置する量子ドット層１２よりも上方の挿入層１４、２４の厚さは０．３ｎｍ以上２ｎｍ以下である。挿入層１４、２４の厚さが０．３ｎｍ（１ＭＬ）未満であると、その下の下側ＩｎＧａＡｓＰ層１３又はＩｎＧａＡｓＰ層２３の表面に存在する凹凸の影響が当該挿入層１４、２４の表面にも及び、挿入層１４、２４の表面にも凹凸が現れてしまう。また、挿入層１４、２４の厚さが２ｎｍを超えていると、素子抵抗が高くなり過ぎて光出射効率が不足する。
【００６３】
実際に、本願発明者が第１の実施形態と同様の活性層３に関して、次のような実験を行ったところ、挿入層の厚さが２ｎｍを超えると、素子抵抗が増大することが確認された。この実験では、下側ＩｎＧａＡｓＰ層／ＩｎＰ挿入層／上側ＩｎＧａＡｓＰ層の厚さが、それぞれ、１０ｎｍ／０ｎｍ／２０ｎｍ、１０ｎｍ／１ｎｍ／１９ｎｍ、１０ｎｍ／２ｎｍ／１８ｎｍ、１０ｎｍ／３ｎｍ／１７ｎｍの４種の厚さの組み合わせを採用して、組み合わせ毎に、ＩｎＡｓ量子ドット層を４層成長させた活性層を形成した。そして、これら活性層を用いた４種の半導体レーザを作製した。なお、各半導体レーザでは、ストライプメサ幅を１．５μｍ、共振器長を３００μｍとした。このような半導体レーザの素子抵抗を測定した結果、１０ｎｍ／０ｎｍ／２０ｎｍ、１０ｎｍ／１ｎｍ／１９ｎｍ、１０ｎｍ／２ｎｍ／１８ｎｍの活性層を用いた３種の半導体レーザでは、抵抗値が６Ω程度であったのに対して、１０ｎｍ／３ｎｍ／１７ｎｍの活性層を用いた半導体レーザでは、抵抗値が１０Ωと非常に高かった。
【００６４】
このような挿入層の厚さの増加に伴う素子抵抗の増加は、バンドギャップの高いＩｎＰ層を適用することでキャリアの注入が阻害されることに起因していると考えられる。従って、挿入層１４、２４の厚さは、キャリア注入が阻害されない２ｎｍ以下とする。
【００６５】
また、第１〜第４の実施形態において、構造パラメータ、構成材料、デバイス構造は上記のものに限定されるものではない。例えば、ＩｎＡｓ量子ドットの供給量、並びに、ＩｎＧａＡｓＰバリア層の組成波長、厚さ及び歪量は上記の値に限定されるものではない。また、量子ドットの材料としてＩｎＡｓ以外のものを用いてもよい。例えば、ＩｎＳｂ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ等の、組成がＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされるものを用いることができる。但し、量子ドットの面内の対称性が小さいという観点でＩｎＡｓが好ましい。また、基板１として、ｐドープＩｎＰ（００１）基板、高抵抗（ＳＩ）ＩｎＰ（００１）基板等を用いてもよい。これらの場合、埋め込み構造を適宜変更することが好ましい。
【００６６】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、第１〜第３の実施形態のいずれかの光半導体素子（半導体レーザ）を含む光半導体モジュールに関する。図９は、第４の実施形態に係る光半導体モジュールの構成を示す図である。
【００６７】
本実施形態に係る光半導体モジュールでは、図９に示すように、第１〜第３の実施形態のいずれかの半導体レーザ３１が、一対のリードピン３６及び一対のリードピン３７を有する同軸型のパッケージ３３に搭載されている。また、バックモニタ用の受光素子３２が、半導体レーザ３１の後端面側に設置されている。一対のリードピン３６は半導体レーザ３１に接続され、一対のリードピン３７は受光素子３２に接続されている。そして、リードピン（端子）３６は、半導体レーザ３１を駆動する電気信号源に接続される。一方、リードピン３７は、半導体レーザ３１の出力を監視するモニタ装置に接続される。また、半導体レーザ３１の前端面から出射されたレーザ光３１Ｌを集光して、光ファイバに入射させるレンズ３５が、キャップ３４に設けられている。ここで、レンズ３５は、半導体レーザ３１が出射する信号光を出力する光出力ポートとして機能する。
【００６８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６９】
（付記１）
基板と、
前記基板の上方に形成された複数の量子ドット層と、
前記複数の量子ドット層間に位置する中間層と、
を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、
前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、
を有することを特徴とする光半導体素子。
【００７０】
（付記２）
基板と、
前記基板の上方に形成された複数の量子ドット層と、
前記複数の量子ドット層間に位置する中間層と、
を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層と、
前記ＩｎＧａＡｓＰ層上に形成され、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層と、
を有することを特徴とする光半導体素子。
【００７１】
（付記３）
前記量子ドットの組成がＩｎＡｓで表わされることを特徴とする付記１又は２に記載の光半導体素子。
【００７２】
（付記４）
前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、
前記メサ構造の周囲にｐｎ埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする付記１乃至３のいずれか１項に記載の光半導体素子。
【００７３】
（付記５）
前記複数の量子ドット層を含むストライプ状のメサ構造が形成されており、
前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造が設けられて導波路が形成されていることを特徴とする付記１乃至３のいずれか１項に記載の光半導体素子。
【００７４】
（付記６）
前記基板がＩｎＰ基板であることを特徴とする付記１乃至５のいずれか１項に記載の光半導体素子。
【００７５】
（付記７）
前記中間層は、前記ＩｎＧａＡｓＰ層及び前記ＩｎＰ層から構成されていることを特徴とする付記１乃至６のいずれか１項に記載の光半導体素子。
【００７６】
（付記８）
付記１乃至７のいずれか１項に記載の光半導体素子を有することを特徴とする光半導体モジュール。
【００７７】
（付記９）
基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層を形成する工程は、組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層、及び、前記ＩｎＧａＡｓＰ層の底面から１０ｎｍ以上４０ｎｍ未満の高さに位置し、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する工程を有することを特徴とする光半導体素子の製造方法。
【００７８】
（付記１０）
基板の上方に、複数の量子ドット層、及び、前記複数の量子ドット層間に位置する中間層を形成する工程を有し、
前記量子ドット層に含まれる量子ドットの組成が、ＩｎxＧａ1-xＡｓyＳｂ1-y（０＜ｘ≦１、０＜ｙ≦１）で表わされ、
前記中間層を形成する工程は、
組成がＩｎaＧａ1-aＡｓbＰ1-b（０＜ａ＜１、０＜ｂ＜１）で表わされ、厚さが１０ｎｍ以上４０ｎｍ以下のＩｎＧａＡｓＰ層を形成する工程と、
前記ＩｎＧａＡｓＰ層上に、厚さが０．３ｎｍ以上２ｎｍ以下のＩｎＰ層を形成する工程と、
を有することを特徴とする光半導体素子の製造方法。
【００７９】
（付記１１）
前記量子ドットの組成がＩｎＡｓで表わされることを特徴とする付記９又は１０に記載の光半導体素子の製造方法。
【００８０】
（付記１２）
前記複数の量子ドット層を含むストライプ状のメサ構造を形成する工程と、
前記メサ構造の周囲にｐｎ埋め込み型の電流狭窄構造を設けて導波路を形成する工程と、
を有することを特徴とする付記９乃至１１のいずれか１項に記載の光半導体素子の製造方法。
【００８１】
（付記１３）
前記複数の量子ドット層を含むストライプ状のメサ構造を形成する工程と、
前記メサ構造の周囲に高抵抗埋め込み型の電流狭窄構造を設けて導波路を形成する工程と、
を有することを特徴とする付記９乃至１１のいずれか１項に記載の光半導体素子の製造方法。
【００８２】
（付記１４）
前記基板がＩｎＰ基板であることを特徴とする付記９乃至１３のいずれか１項に記載の光半導体素子の製造方法。
【００８３】
（付記１５）
前記中間層を、前記ＩｎＧａＡｓＰ層及び前記ＩｎＰ層から構成することを特徴とする付記９乃至１４のいずれか１項に記載の光半導体素子の製造方法。
【符号の説明】
【００８４】
１：基板
３：活性層
１１：光閉じ込め層
１２：量子ドット層
１２ａ：量子ドット
１３：下側ＩｎＧａＡｓＰ層
１４：挿入層
１５：上側ＩｎＧａＡｓＰ層
１６：光閉じ込め層
２１：光閉じ込め層
２３：ＩｎＧａＡｓＰ層
２４：挿入層
２６：光閉じ込め層
３１：光半導体素子
【図１】
0005887858.tif 000002
【図２】
0005887858.tif 000003
【図３】
0005887858.tif 000004
【図４Ａ】
0005887858.tif 000005
【図４Ｂ】
0005887858.tif 000006
【図５Ａ】
0005887858.tif 000007
【図５Ｂ】
0005887858.tif 000008
【図６Ａ】
0005887858.tif 000009
【図６Ｂ】
0005887858.tif 000010
【図７】
0005887858.tif 000011
【図８Ａ】
0005887858.tif 000012
【図８Ｂ】
0005887858.tif 000013
【図９】
0005887858.tif 000014