(57)【特許請求の範囲】
【請求項１】
並行する複数の出力信号線に対して、順に画素トランジスタを導通させる電位である導通電位を印加する駆動回路を備え、
前記駆動回路は、前記複数の出力信号線のうち一番端の出力信号線である初段出力信号線に出力するための回路である初段出力回路を有し、
前記初段出力回路は、
前記複数の出力信号線に対して順次導通電位を印加させるための開始の信号が印加されるスタート信号線と、
クロック信号である第１クロック信号が印加される第１クロック信号線と、
前記第１クロック信号とは導通電位となる時間が重ならないクロック信号である第２クロック信号が印加される第２クロック信号線と、
前記初段出力信号線が、直接又は間接的にソース及びドレインのいずれか一方に接続され、前記第１クロック信号線が、直接又は間接的に前記ソース及びドレインのいずれか他方に接続されたトランジスタである第１トランジスタと、
前記第１トランジスタのゲートと直接又は間接的に接続されたノードと、
前記スタート信号線がゲートに接続され、前記第２クロック信号線と前記ノードとの間に配置され、前記スタート信号線が導通電位となることにより、前記第２クロック信号線と前記ノードとを導通させる第２トランジスタとを備え、
前記駆動回路は、
前記並行する複数の出力信号線のうち、一方の端の前記出力信号線に出力する前記初段出力回路である第１初段出力回路と、
前記並行する複数の出力信号線のうち、他方の端の前記出力信号線に出力する前記初段出力回路である第２初段出力回路と、を有し、
前記一方の端から順に前記画素トランジスタを導通させる順走査と、前記他方の端から順に前記画素トランジスタを導通させる逆走査とを切替えて行ない、
前記スタート信号線は、前記順走査及び前記逆走査において共通であり、
前記スタート信号線が導通電位となる期間と前記第２クロック信号線が導通電位となる期間とが重なる
ことを特徴とする表示装置。
【請求項２】
前記スタート信号線の信号が導通電位になるタイミングは、前記第２クロック信号線の信号が導通電位になるタイミングより、貫通電流を防止できるように設定された微少時間だけ前である、ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記スタート信号線の信号がトランジスタを導通させない非導通電位になるタイミングは、前記第２クロック信号線が非導通電位になるタイミングより、貫通電流を防止できるように設定された微少時間だけ前である、ことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記第１クロック信号及び前記第２クロック信号とは、前記導通電位となる時間が重ならないクロック信号である第３クロック信号が印加される第３クロック信号線と、
トランジスタを導通させない非導通電位を保持する非導通電位保持線と、
前記第３クロック信号線がゲートに接続され、前記第３クロック信号線が導通電位となることにより前記ノードと前記非導通電位保持線とを接続する第３トランジスタと、を更に備えることを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
前記複数の出力信号線であり、前記初段出力信号線の隣に配置された次段出力信号線と、
前記次段出力信号線は、前記次段出力信号線が導通電位となることにより、整流装置を介して前記ノードと導通する、ことを特徴とする請求項１乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記次段出力信号線は、画像が表示される表示領域を挟んで、前記初段出力信号線に前記導通電位が印加される側とは反対側で導通電位が印加される、ことを特徴とする請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を電界の変化により変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させる導通電圧を出力するように制御されている。また、画面の上下を反転させても表示できるように、導通電圧を出力する順を順方向と逆方向との両方で行うことができる双方向走査（双方向スキャン）機能を有するものもある。特許文献１には、双方向走査を実現するための回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−７３３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１３は、双方向走査回路の一例を概略的に示す図である。この図に示されるように、双方向走査回路は、表示領域８０２の上部から順に走査する順走査と、表示領域８０２の下部から走査する逆走査があり、表示領域８０２の左右に配置された複数の出力回路から交互に出力して走査することにより、順走査及び逆走査を実現している。
【０００６】
複数の出力回路は、スタート信号ＶＳＴをトリガーとして動作し、出力を行なう初段出力回路８１５と、表示領域を挟んで対向する出力回路からの出力をトリガーとして動作し、出力を行なう繰返し出力回路８１６と、対向する出力回路からの出力を入力しても最終段出力を出力する最終段出力回路８１７と、を有している。図１４には、図１３の右上及び左下に示される初段出力回路８１５の回路図が示されている。回路規模を縮小するために、順走査及び逆走査において同じスタート信号ＶＳＴが入力されることとしている。
【０００７】
図１５は、図１３の右上に示される初段出力回路８１５（図１４参照）において、順走査時に入力される信号とノードＮ１及びＮ２及び出力ＶＯＵＴ０信号の変化について示すタイミングチャートである。このタイミングチャートに示されるように、スタート信号ＶＳＴの入力により、ノードＮ１がＨｉｇｈ電位となり、その後クロック信号ＣＫ３のＨｉｇｈ電位により、出力ＶＯＵＴ０信号が出力されるようになっている。
【０００８】
図１６には、同じく図１３の右上に示される初段出力回路８１５において、逆走査時の信号が入力された場合のタイミングチャートが示されている。この図に示されるように、逆走査時には、右上の初段出力回路８１５は、スタート信号ＶＳＴによりノードＮ１はＨｉｇｈ電位となるが、出力用のクロック信号ＣＫ３がＨｉｇｈ電位となる前に、クロック信号ＣＫ１によりノードＮ１電位が下げられるために出力されることはない。
【０００９】
これらの図１５及び図１６のタイミングチャートに見られるように、クロック信号ＣＫ２及びＣＫ３は、スタート信号ＶＳＴの出力の際に停止させている。しかしながら、このようにスタート信号ＶＳＴのタイミング等により停止を必要とするクロック信号発生回路の構成は回路規模が大きくなると共に、またコスト的にも無駄が多いため、図１７に示されるような、連続したクロック信号のまま初段出力回路８１５を動作させることが考えられる。この場合にも、図１７のタイミングチャートに示されるように、順走査の場合には、問題なく動作させることが可能である。しかしながら、逆走査を行なった場合には、図１８のタイミングチャートに示されるように、右上の初段出力回路から出力が発生してしまう場合がある。
【００１０】
本発明は、上述の事情を鑑みてされたものであり、クロック信号を停止させることなく双方向走査可能とすることにより、回路規模を縮小した双方向走査可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、並行する複数の出力信号線に対して、順に画素トランジスタを導通させる電位である導通電位を印加する駆動回路を備え、前記駆動回路は、前記複数の出力信号線のうち一番端の出力信号線である初段出力信号線に出力するための回路である初段出力回路を有し、前記初段出力回路は、前記複数の出力信号線に対して順次導通電位を印加させるための開始の信号が印加されるスタート信号線と、クロック信号である第１クロック信号が印加される第１クロック信号線と、前記第１クロック信号とは導通電位となる時間が重ならないクロック信号である第２クロック信号が印加される第２クロック信号線と、前記初段出力信号線が、直接又は間接的にソース及びドレインのいずれか一方に接続され、前記第１クロック信号線が、直接又は間接的に前記ソース及びドレインのいずれか他方に接続されたトランジスタである第１トランジスタと、前記第１トランジスタのゲートと直接又は間接的に接続されたノードと、前記スタート信号線がゲートに接続され、前記スタート信号線が導通電位となることにより、前記第２クロック信号線と前記ノードとを導通させる第２トランジスタと、を備えることを特徴とする表示装置である。
【００１２】
ここで、出力信号線は、表示領域内の走査信号線のほか、表示領域外のダミー回路等への出力信号線も含むこととし、表示領域内を含めて順次導通信号が印加されるすべての信号線含む意味である。
【００１３】
また、本発明の表示装置において、前記スタート信号線の信号が導通電位になるタイミングは、前記第２クロック信号線の信号が導通電位になるタイミングより、クロック信号の周期より十分小さい微少時間だけ前としてもよい。
【００１４】
また、本発明の表示装置において、前記スタート信号線の信号がトランジスタを導通させない非導通電位になるタイミングは、前記第２クロック信号線が非導通電位になるタイミングより、クロック信号の周期より十分小さい微少時間だけ前としてもよい。
【００１５】
また、本発明の表示装置において、前記第１クロック信号及び前記第２クロック信号とは、前記導通電位となる時間が重ならないクロック信号である第３クロック信号が印加される第３クロック信号線と、トランジスタを導通させない非導通電位を保持する非導通電位保持線と、前記第３クロック信号線がゲートに接続され、前記第３クロック信号線が導通電位となることにより前記ノードと前記非導通電位保持線とを接続する第３トランジスタと、を更に備えることとしてもよい。
【００１６】
また、本発明の表示装置において、前記複数の出力信号線であり、前記初段出力信号線の隣に配置された次段出力信号線と、前記次段出力信号線は、前記次段出力信号線が導通電位となることにより、整流装置を介して前記ノードと導通することとしてもよい。
【００１７】
また、本発明の表示装置において、前記次段出力信号線は、画像が表示される表示領域を挟んで、前記初段出力信号線に前記導通電位が印加される側とは反対側で導通電位が印加される、こととしてもよい。
【００１８】
また、本発明の表示装置において、前記駆動回路は、前記並行する複数の出力信号線のうち、一方の端の前記出力信号線に出力する前記初段出力回路である第１初段出力回路と、前記並行する複数の出力信号線のうち、他方の端の前記出力信号線に出力する前記初段出力回路である第２初段出力回路と、を有し、前記一方の端から順に前記画素トランジスタを導通させる順走査と、前記他方の端から順に前記画素トランジスタを導通させる逆走査とを切替えて行ない、前記スタート信号線は、前記順走査及び前記逆走査において共通である、こととしてもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る表示装置を概略的に示す図である。
【図２】図１の表示パネルの構成を示す図である。
【図３】図２の駆動回路の構成について概略的に示す図である。
【図４】図３の右側駆動回路の繰返し出力回路の回路構成を具体的に示す図である。
【図５】図３の右側駆動回路の初段出力回路の回路構成を示す図である。
【図６】図３の右側駆動回路の最終段出力回路の回路構成を示す図である。
【図７】図５の右側駆動回路の初段出力回路の順走査時の動作のタイミングチャートである。
【図８】順走査時のスタート信号線ＶＳＴとクロック信号ＣＫ２とタイミング差について示す図である。
【図９】図５の右側駆動回路の初段出力回路の逆走査時の動作のタイミングチャートである。
【図１０】図４の繰返し出力回路の変形例である出力回路を示す図である。
【図１１】トランジスタＴ８を配置しない構成とした場合のタイミングチャートである。
【図１２】図４の繰返し出力回路の変形例である出力回路を示す図である。
【図１３】双方向走査回路の一例を概略的に示す図である。
【図１４】図１３の右上に示される初段出力回路の回路図である。
【図１５】初段出力回路の順走査時の信号の変化を示すタイミングチャートである。
【図１６】初段出力回路の逆走査時の信号の変化を示すタイミングチャートである。
【図１７】連続したクロック信号により駆動した場合の初段出力回路の順走査時の信号の変化を示すタイミングチャートである。
【図１８】連続したクロック信号により駆動した場合の初段出力回路の逆走査時の信号の変化を示すタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。なお、各信号に付された符号は、当該信号が印加される各信号線を示すものとする。
【００２１】
図１には、本発明の一実施形態に係る表示装置１００が概略的に示されている。この図に示されるように、表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された表示パネル２００等から構成されている。なお、表示パネル２００は液晶表示パネル、有機ＥＬ表示パネル等の薄膜トランジスタ基板を利用した表示パネルであればいずれの表示パネルでもよいが、本実施形態においては、表示パネル２００は液晶表示パネルであるものとする。
【００２２】
図２には、図１の表示パネル２００の構成が示されている。表示パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、走査信号線Ｇ１〜Ｇｎに対して、順に所定の電圧を印加する駆動回路２１０と、画素領域２０２において走査信号線Ｇ１〜Ｇｎに垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。なお、駆動回路２１０は、図面に向って画素領域２０２の右側にある右側駆動回路２１２と、画素領域２０２の左側にある左側駆動回路２１４とを有している。
【００２３】
図３は、駆動回路２１０の回路の構成について概略的に示す図である。この図に示されるように、右側駆動回路２１２は、奇数番目の走査信号線Ｇ２ｉ−１（ｉは自然数）に対して各画素に配置されたＴＦＴのゲートにＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位（導通電圧）を印加するための駆動回路であり、左側駆動回路２１４は、偶数番目の走査信号線Ｇ２ｉに対して各画素に配置されたＴＦＴのゲートにＴＦＴのソース・ドレイン間を導通させるためのＨｉｇｈ電位を印加するための駆動回路である。右側駆動回路２１２及び左側駆動回路２１４は、それぞれ、初段出力回路２１５と、最終段出力回路２１７と、初段出力回路２１５及び最終段出力回路２１７の間に配置される繰返し出力回路２１６と、を有している。右側駆動回路２１２の繰返し出力回路２１６は、左側駆動回路２１４の出力をトリガーとして出力を行い、左側駆動回路２１４の繰返し出力回路２１６は、右側駆動回路２１２の出力をトリガーとして出力を行う。初段出力回路２１５はスタート信号ＶＳＴをトリガーとして出力を行なう。なお、右側駆動回路２１２のスタート信号ＶＳＴと左側駆動回路２１４のスタート信号はＶＳＴとは、同一の信号であり、同時に両方の初段出力回路２１５に入力される。初段出力回路２１５を除く右側駆動回路２１２は、クロック信号ＣＫ１及びＣＫ３により駆動し、右側駆動回路２１２の初段出力回路２１５は、クロック信号ＣＫ１及びＣＫ３に加えてクロック信号ＣＫ２を利用している。また、初段出力回路２１５を除く左側駆動回路２１４はクロック信号ＣＫ２及びＣＫ４により駆動し、左側駆動回路２１４の初段出力回路２１５は、クロック信号ＣＫ２及びＣＫ４に加えてクロックＣＫ３を利用している。また、クロック信号ＣＫ１〜ＣＫ４は、順走査時には、ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４の順にＨｉｇｈ電位となる４相クロックであり、逆走査時には、ＣＫ４、ＣＫ３、ＣＫ２、ＣＫ１の順にＨｉｇｈ電位となる４相クロックである。
【００２４】
順走査は、スタート信号ＶＳＴをトリガーとして、右側駆動回路２１２の初段出力回路２１５の出力Ｖｏｕｔ０に対するＨｉｇｈ電位の出力から開始し、右側駆動回路２１２の最終段出力回路２１７で終了する。逆走査は、スタート信号ＶＳＴをトリガーとして、左側駆動回路２１４の初段出力回路２１５の出力Ｖｏｕｔ０に対する出力で開始し、左側駆動回路２１４の最終段出力回路２１７で終了する。
【００２５】
図４には、右側駆動回路２１２の繰返し出力回路２１６の回路構成が具体的に示されている。ここで、図４に示された端子の名称は、後述する図７のタイミングチャートにおける説明のために、図３の繰返し出力回路２１６の端子の名称ではなく、図３の駆動回路２１０の外部端子の名称に変更している。図４に示されるように、繰返し出力回路２１６は、２つのクロックＣＫ１及びＣＫ３により動作する回路であり、２つの走査信号線Ｇ２ｉ−１及びＧ２ｉ＋１へ出力する部分が示されている。なお、符号Ｔはトランジスタを示し、符号Ｎはノードを示す。なお、各トランジスタはＬＴＰＳ（Low Temperature Poly Silicon）により形成されている。
【００２６】
この図に示されるように、走査信号線Ｇ２ｉ−１へ出力するための回路は、順走査時に回路入力となるダイオードトランジスタＴ１と、後述するトランジスタＴ５のゲート電極をトランジスタの非導通電圧であるＬｏｗ電位（ＶＧＬ）に固定するトランジスタＴ２と、保持ノードＮ２を充電するトランジスタＴ３と、保持ノードリセット用トランジスタＴ４と、走査信号線Ｇ２ｉ−１へＨｉｇｈ電位を出力するためのトランジスタＴ５と、保持ノードＮ２により走査信号線Ｇ２ｉ−１を電圧ＶＧＬに固定するトランジスタＴ６と、順走査時に入力信号により保持ノードＮ２をリセットするトランジスタＴ７と、初期リセット用トランジスタＴ８と、トランジスタＴ５のゲート電極リセット用トランジスタＴ９と、トランジスタＴ５のゲートの昇圧を中間電圧ＶＤＨで制限する電圧緩和用トランジスタＴ１０と、トランジスタＴ３で充電した電圧を中間電圧ＶＤＨで降圧するトランジスタＴ１１と、逆走査時に回路入力となるダイオードトランジスタＴ１２と、逆走査時に入力信号により保持ノードＮ２を電圧ＶＧＬにリセットするトランジスタＴ１３とから構成されている。なお、中間電圧ＶＤＨは、走査信号線Ｇ２ｉ−１のＨｉｇｈ電位であるＶＧＨより低い電圧であって、トランジスタを導通させる電位を有している。ここでは、中間電圧ＶＤＨもＨｉｇｈ電位として表している。
【００２７】
図５には、回路の初段となる初段出力回路２１５の回路構成が示されている。初段出力回路２１５の構成は、基本的に繰返し出力回路２１６の構成と同様であるが、スタート信号ＶＳＴは、トランジスタＴ７のゲートに接続されると共に、トランジスタＴ１のゲートに接続され、トランジスタＴ１のドレイン側はクロック信号ＣＫ２に接続されている。また、初期リセット用トランジスタＴ８が配置されない構成となっている。この初段出力回路の動作については、後述する。
【００２８】
図６には、回路の最終段となる最終段出力回路２１７の回路構成が示されている。最終段出力回路２１７は、繰返し出力回路２１６と比較して、検査用端子に接続されるトランジスタＴ１４及びＴ１５を追加した構成となっている。
【００２９】
図７には、図５の右側駆動回路２１２の初段出力回路２１５の順走査時の動作のタイミングチャートが示されている。以下、図７のタイミングチャートを用いて、初段出力回路２１５の動作について説明する。まず、初段出力回路２１５は、時刻ｔ１のクロック信号ＣＫ２のタイミングより微少時間ｔｓ１だけ前に（図８参照）、スタート信号線ＶＳＴにＨｉｇｈ電位を入力することにより、トランジスタＴ７を導通させ、ノードＮ２をＬｏｗ電位（ＶＧＬ）と接続させＬｏｗ電位とする。次にクロック信号ＣＫ２がＨｉｇｈ電位となることによりトランジスタＴ１を導通させ、保持ノードＮ１の電位をＨｉｇｈに設定し、トランジスタＴ５を導通させる。このように、クロック信号ＣＫ２がＨｉｇｈ電位になる少し前にスタート信号をＨｉｇｈ電位にすることにより、ノードＮ２をノードＮ１がＨｉｇｈ電位になる前にＬｏｗ電位に落とすことができるため、貫通電流を防止することができ、信頼性の向上および消費電力を抑えることが出来る。また、スタート信号ＶＳＴの立ち下がりのタイミングは、クロック信号ＣＫ２の立ち下がりのタイミングより微少時間ｔｓ２だけ前になっている（図８参照）。これにより、トランジスタＴ１を先に遮断して、ノードＮ１をＨｉｇｈに維持することができる。ここで微少時間は、クロック信号の周期より十分に小さい時間であることを意味する。
【００３０】
引き続き、ｔ２のタイミングにおいて、クロック信号ＣＫ３がＨｉｇｈ電位になると、トランジスタＴ５のゲートの電圧は、所謂ブートストラップ効果により更に昇圧され、出力Ｖｏｕｔ０には、Ｈｉｇｈ信号が出力され、引き続き、クロックＣＫ３の動作に追従して、Ｌｏｗ信号が出力される。
【００３１】
次に、ｔ３のタイミングにおいて、ＣＫ１がＨｉｇｈになることにより、Ｔ３が導通し、ノードＮ２をＨｉｇｈ電位に上げると共に、トランジスタＴ９が導通するため、ノードＮ１はＬｏｗ電位に下げられる。ノードＮ１はトランジスタＴ１０を介してトランジスタＴ５のソース・ドレイン間を遮断すると共に、ノードＮ２のＨｉｇｈ電位によりトランジスタＴ６が導通することにより、出力Ｖｏｕｔ０は、Ｌｏｗ電位（ＶＧＬ）と接続される。
【００３２】
ここで、トランジスタＴ１０は、クロック信号ＣＫ３がＨｉｇｈになることにより、昇圧された電圧に耐えられるようにトランジスタを２つ重ねて配置するダブルゲート構成として高耐圧化している。出力された出力Ｖｏｕｔ０にＨｉｇｈ信号は、左側駆動回路２１４の繰返し出力回路２１６への入力信号となり、上述の動作と同様の動作により、走査信号線Ｇ１にＨｉｇｈ信号を出力する。
【００３３】
図９には、図５の右側駆動回路２１２の初段出力回路２１５の逆走査時の動作のタイミングチャートが示されている。図７と比較して、ＣＫ１〜ＣＫ４の位相が異なり、逆順序でＨｉｇｈ電位となっている。まず、ｔ４のタイミングにおいて、左側駆動回路２１４の初段出力回路２１５をスタートさせるために、クロック信号ＣＫ３に合わせてスタート信号ＶＳＴがＨｉｇｈ電位となる。これにより、左側駆動回路２１４の初段出力回路２１５においては、ノードＮ１がＨｉｇｈ電位となり、ノードＮ２がＬｏｗ電位となるが、右側駆動回路２１２においては、トランジスタＴ１が導通してＣＫ２のＬｏｗ電位より、動作を開始しない。これにより、逆走査の際にスタート信号ＶＳＴをＨｉｇｈ電位になったとしても、右側駆動回路２１２の初段出力回路２１５は走査を開始しない。
【００３４】
以上説明したように、上述の実施形態においては、クロック信号を停止させることなく双方向走査可能となるため、回路規模を縮小して双方向走査可能な表示装置とすることができる。
【００３５】
また、上述の実施形態においては、順方向に走査する回路と逆方向に走査する回路は、同じ回路を利用するため、逆方向の走査のための回路を配置する必要がなく、回路規模を縮小でき、表示装置の額縁領域を小さくすることができる。
【００３６】
また、トランジスタを重ねて配置するダブルゲート構成としているため、ＬＴＰＳトランジスタであっても高耐圧の回路とすることができる。
【００３７】
図１０には、上述した図４の繰返し出力回路２１６の変形例である出力回路３０１が示されている。繰返し出力回路２１６との違いは、トランジスタＴ８が配置されていない点であり、上述の実施形態においては、トランジスタＴ８は、スタート信号ＶＳＴにより保持ノードＮ２を充電するために配置されている。しかしながら、全クロック信号ＣＫ１〜ＣＫ４をＨｉｇｈ電位とすることでも保持ノードＮ２を充電することが可能であることから、図１１に示されるように、スタート信号ＶＳＴの前にクロック信号ＣＫ１〜ＣＫ４を同時にＨｉｇｈ電位とする駆動方法を用いることにより、トランジスタＴ８を配置しない構成とし、より回路規模を縮小させることが可能である。
【００３８】
図１２には、上述した図４の繰返し出力回路２１６の変形例である出力回路３０２が示されている。繰返し出力回路２１６との違いは、トランジスタＴ８及びＴ１１が配置されていない点である。トランジスタＴ１１は、トランジスタＴ２及びＴ６のゲートにクロック信号ＣＫ１〜ＣＫ４の高電圧が直接かからないように配置されていたが、製造ラインのＮａ汚染等が抑えられる場合には、トランジスタＴ１１を配置しない構成とし、より回路規模を縮小させることが可能である。
【００３９】
なお、上述の実施形態においては、Ｈｉｇｈ電位を導通電位として、Ｈｉｇｈ電位がゲートに入力されることで、ソース・ドレイン間が導通するＮＭＯＳ型のトランジスタとしたが、Ｌｏｗ電位を導通電位として、Ｌｏｗ電位がゲートに入力することによりソース・ドレイン間が導通するＰＭＯＳ型のトランジスタとしてもよい。
【００４０】
また、上述の実施形態においては、クロック信号を４相クロックを用いることとしたが、これ以外のクロック信号を用いて実現してもよい。
【００４１】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路を用いるその他の表示装置に用いることができる。
【符号の説明】
【００４２】
１００  表示装置、１１０  上フレーム、１２０  下フレーム、２００  表示パネル、２０２  画素領域、２１０  駆動回路、２１２  右側駆動回路、２１４  左側駆動回路、２１５  初段出力回路、２１６  繰返し出力回路、２１７  最終段出力回路、２２０  ＴＦＴ基板、２３０  カラーフィルタ基板、２６０  駆動ＩＣ、３０１  出力回路、３０２  出力回路、８０２  表示領域、８１５  初段出力回路、８１６  繰返し出力回路、８１７  最終段出力回路。
【図１】
0006009153.tif 000002
【図２】
0006009153.tif 000003
【図３】
0006009153.tif 000004
【図４】
0006009153.tif 000005
【図５】
0006009153.tif 000006
【図６】
0006009153.tif 000007
【図７】
0006009153.tif 000008
【図８】
0006009153.tif 000009
【図９】
0006009153.tif 000010
【図１０】
0006009153.tif 000011
【図１１】
0006009153.tif 000012
【図１２】
0006009153.tif 000013
【図１３】
0006009153.tif 000014
【図１４】
0006009153.tif 000015
【図１５】
0006009153.tif 000016
【図１６】
0006009153.tif 000017
【図１７】
0006009153.tif 000018
【図１８】
0006009153.tif 000019