(57)【特許請求の範囲】
【請求項１】
第１コイルおよび第２コイルを有する絶縁トランスと、上記第１コイルに接続され、入力される第１信号の論理値の変化に応じて上記第１コイルの第１端、第２端への送信信号を生成して出力する第１回路と、上記第２コイルに接続され、上記第１回路に入力される上記第１信号に対応した第２信号を生成して出力する第２回路とを備え、
上記第１コイルの上記第１端、第２端への上記送信信号は、上記第１信号の論理値の１変化につき交互に連続して発生される複数のパルスから成り、
上記第２回路は、２つの入力端子が上記第２コイルの第１端、第２端に接続され該第１端、第２端に発生する各電圧信号を比較する比較器と、セット信号およびリセット信号が入力され上記第２信号を出力するＳＲラッチ回路と、上記比較器の出力信号に基づく基準セット信号および基準リセット信号を、それぞれ部分的にマスクして上記セット信号および上記リセット信号を生成する信号生成回路とを備え、
上記信号生成回路は、上記リセット信号の立ち上がりに基づくタイミングから予め設定された第１連続期間で上記基準セット信号をマスクして上記セット信号を生成し、上記セット信号の立ち上がりに基づくタイミングから予め設定された第２連続期間で上記基準リセット信号をマスクして上記リセット信号を生成する、
信号伝達回路。
【請求項２】
上記信号生成回路は、上記比較器の出力信号の立上りエッジを検出して上記基準セット信号を出力する第１エッジ検出回路と、上記比較器の出力信号の立下がりエッジを検出して上記基準リセット信号を出力する第２エッジ検出回路と、上記基準セット信号の一部をマスクして上記ＳＲラッチ回路の上記セット信号を生成する第１マスク回路と、上記基準リセット信号の一部をマスクして上記ＳＲラッチ回路の上記リセット信号を生成する第２マスク回路とを備える請求項１に記載の信号伝達回路。
【請求項３】
上記第１マスク回路、上記第２マスク回路は、上記ＳＲラッチ回路から上記第２信号、該第２信号の反転信号の論理値の変化をそれぞれ取得して、上記セット信号、上記リセット信号を生成する請求項２に記載の信号伝達回路。
【請求項４】
上記第１マスク回路は、上記リセット信号の立ち上がりに基づくタイミングである上記第２信号の反転信号の立ち上がりタイミングから上記第１連続期間で上記基準セット信号をマスクし、
上記第２マスク回路は、上記セット信号の立ち上がりに基づくタイミングである上記第２信号の立ち上がりタイミングから上記第２連続期間で上記基準リセット信号をマスクする請求項３に記載の信号伝達回路。
【請求項５】
上記第１マスク回路は、上記リセット信号を上記第２マスク回路から取得し、上記基準セット信号の一部をマスクして上記ＳＲラッチ回路の上記セット信号を生成し、
上記第２マスク回路は、上記セット信号を上記第１マスク回路から取得し、上記基準リセット信号の一部をマスクして上記ＳＲラッチ回路の上記リセット信号を生成する請求項２に記載の信号伝達回路。
【請求項６】
上記第１マスク回路は、上記リセット信号の立ち上がりタイミングから上記第１連続期間で上記基準セット信号をマスクし、
上記第２マスク回路は、上記セット信号の立ち上がりタイミングから上記第２連続期間で上記基準リセット信号をマスクする請求項５に記載の信号伝達回路。
【請求項７】
上記信号生成回路は、上記比較器の出力信号を遅延させる遅延回路と、上記比較器の出力信号を上記基準セット信号とし、上記遅延回路の出力反転信号を用いて上記基準セット信号の一部をマスクして上記ＳＲラッチ回路の上記セット信号を生成する第３マスク回路と、上記比較器の出力反転信号を上記基準リセット信号とし、上記遅延回路の出力信号を用いて上記基準リセット信号の一部をマスクして上記ＳＲラッチ回路の上記リセット信号を生成する第４マスク回路とを備える請求項１に記載の信号伝達回路。
【請求項８】
上記遅延回路は、上記送信信号における上記複数のパルスの連続発生期間より長い期間で上記比較器の出力信号を遅延させる請求項７に記載の信号伝達回路。
【請求項９】
上記送信信号は、上記第１信号の論理値の１変化につき上記複数のパルスを２Ｎ個有する請求項１から請求項８のいずれか１項に記載の信号伝達回路。
【請求項１０】
上記信号伝達回路は、電力半導体スイッチング素子の制御部と駆動回路との間に接続されて上記制御部と上記駆動回路とを絶縁し、上記制御部からの制御信号を上記第１信号として入力し、生成された上記第２信号を上記駆動回路に出力する請求項１から請求項８のいずれか１項に記載の信号伝達回路。
【請求項１１】
電力半導体スイッチング素子と、上記電力半導体スイッチング素子を駆動する駆動回路と、上記電力半導体スイッチング素子を制御する制御信号を生成する制御部と、信号伝達回路とを備え、
上記信号伝達回路は、
第１コイルおよび第２コイルを有する絶縁トランスと、上記第１コイルに接続され、入力される第１信号の論理値の変化に応じて上記第１コイルの第１端、第２端への送信信号を生成して出力する第１回路と、上記第２コイルに接続され、上記第１回路に入力される上記第１信号に対応した第２信号を生成して出力する第２回路とを備え、
上記第１コイルの上記第１端、第２端への上記送信信号は、上記第１信号の論理値の１変化につき交互に連続して発生される複数のパルスから成り、
上記第２回路は、２つの入力端子が上記第２コイルの第１端、第２端に接続され該第１端、第２端に発生する各電圧信号を比較する比較器と、セット信号およびリセット信号が入力され上記第２信号を出力するＳＲラッチ回路と、上記比較器の出力信号に基づく基準セット信号および基準リセット信号を、それぞれ部分的にマスクして上記セット信号および上記リセット信号を生成する信号生成回路とを備え、
上記信号生成回路は、上記リセット信号の立ち上がりに基づくタイミングから予め設定された第１連続期間で上記基準セット信号をマスクして上記セット信号を生成し、上記セット信号の立ち上がりに基づくタイミングから予め設定された第２連続期間で上記基準リセット信号をマスクして上記リセット信号を生成し、
上記信号伝達回路は、上記制御部と上記駆動回路との間に接続されて、上記制御部と上記駆動回路とを絶縁し、上記制御部からの上記制御信号を上記第１信号として入力し、上記第２信号を生成して上記駆動回路に出力する
電力変換装置。
【請求項１２】
上記駆動回路と上記電力半導体スイッチング素子とで構成されるパワーモジュールを備える請求項１１に記載の電力変換装置。
【請求項１３】
上記信号伝達回路と上記駆動回路と上記電力半導体スイッチング素子とで構成されるパワーモジュールを備える請求項１１に記載の電力変換装置。
【請求項１４】
上記制御部と上記信号伝達回路と上記駆動回路と上記電力半導体スイッチング素子とで構成されるパワーモジュールを備える請求項１１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスを介して信号を伝達する信号伝達回路、およびそれを備えた電力変換装置に関するものである。
【背景技術】
【０００２】
例えば、三相交流モータ等を駆動するインバータにおいて、インバータ内の電力半導体スイッチング素子の駆動回路装置に用いられる従来の信号伝達回路を以下に示す。
従来の信号伝達回路は、一次巻線と二次巻線を有するトランスと、一次巻線の上流側に接続される駆動回路と、二次巻線に接続され二次巻線からのパルスによって駆動される選択回路と、選択回路の下流側に接続され、設定条件下で入力されたパルスの転送を防止するラッチ回路とを備える。駆動回路は、入力信号の立上り、または立下りの変化に対応して、それぞれ２つ以上のエッジ信号に変換して一次巻線に送信する。選択回路は、２つの比較器で構成され、それぞれの比較器に異なる基準電圧が割り当てられ、二次巻線からのパルスを割り当てに従って分離する。ラッチ回路は、選択回路で分離された各パルスを比較し、短時間に連続して異なるパルスが発生される場合にそのパルスをマスクして転送を防ぐ（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許６７２０８１６Ｂ２（ＦＩＧ．３、ＦＩＧ．４）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の信号伝達回路は以上のように構成されているため、入力信号の論理値の変化に対応してそれぞれ複数のエッジ信号をトランスの一次巻線に送信することで、信号伝達の信頼性を高めている。しかしながら、トランスの二次側に基準電圧が異なる２つの比較器を備えて、ラッチ回路に入力される２種の信号を生成するため、回路構成の簡略化や、回路面積の低減化を図るには限界があり、コスト低減が困難であった。さらに、比較器の基準電圧にノイズが生じると比較器が誤動作する可能性があった。【０００５】
この発明は、上記のような問題を解消するためになされたものであって、高い信頼性で信号を伝達できると共に、回路構成の簡略化および回路面積の低減化が促進し、さらにノイズ耐性の向上した低コストな信号伝達回路、およびそれを備えた電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る信号伝達回路は、第１コイルおよび第２コイルを有する絶縁トランスと、上記第１コイルに接続され、入力される第１信号の論理値の変化に応じて上記第１コイルの第１端、第２端への送信信号を生成して出力する第１回路と、上記第２コイルに接続され、上記第１回路に入力される上記第１信号に対応した第２信号を生成して出力する第２回路とを備える。上記第１コイルの上記第１端、第２端への上記送信信号は、上記第１信号の論理値の１変化につき交互に連続して発生される複数のパルスから成る。そして、上記第２回路は、２つの入力端子が上記第２コイルの第１端、第２端に接続され該第１端、第２端に発生する各電圧信号を比較する比較器と、セット信号およびリセット信号が入力され上記第２信号を出力するＳＲラッチ回路と、上記比較器の出力信号に基づく基準セット信号および基準リセット信号を、それぞれ部分的にマスクして上記セット信号および上記リセット信号を生成する信号生成回路とを備え、上記信号生成回路は、上記リセット信号の立ち上がりに基づくタイミングから予め設定された第１連続期間で上記基準セット信号をマスクして上記セット信号を生成し、上記セット信号の立ち上がりに基づくタイミングから予め設定された第２連続期間で上記基準リセット信号をマスクして上記リセット信号を生成するものである。
【０００７】
またこの発明に係る電力変換装置は、電力半導体スイッチング素子と、上記電力半導体スイッチング素子を駆動する駆動回路と、上記電力半導体スイッチング素子を制御する制御信号を生成する制御部と、上記信号伝達回路とを備え、上記信号伝達回路は、上記制御部と上記駆動回路との間に接続されて、上記制御部と上記駆動回路とを絶縁し、上記制御部からの上記制御信号を上記第１信号として入力し、生成された上記第２信号を上記駆動回路に出力するものである。
【発明の効果】
【０００８】
この発明による信号伝達回路は上記のように構成されているため、高い信頼性で信号を伝達できると共に、ノイズ耐性を向上でき、さらに回路構成の簡略化および回路面積の低減化が促進した低コストな信号伝達回路を提供することができる。
またこの発明による電力変換装置は上記のように構成されているため、制御部と絶縁された駆動回路に制御部から制御信号を伝達する信号伝達回路を、高い信頼性で信号を伝達できると共にノイズ耐性の向上した簡略で小型な回路構成で実現でき、制御信号の信号伝達の信頼性が高く、ノイズ耐性の向上した電力変換装置の小型化、低コスト化を促進できる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による信号伝達回路の回路構成を示す図である。
【図２】この発明の実施の形態１による電力変換装置をモータ制御に適用した構成図である。
【図３】この発明の実施の形態１による信号伝達回路の動作波形を示す図である。
【図４】この発明の実施の形態１による第１回路の回路構成を示す図である。
【図５】この発明の実施の形態１による第１回路の動作波形を示す図である。
【図６】この発明の実施の形態１による立上りエッジ検出回路の回路構成を示す図である。
【図７】この発明の実施の形態１による立上りエッジ検出回路の動作波形を示す図である。
【図８】この発明の実施の形態１による立下りエッジ検出回路の回路構成を示す図である。
【図９】この発明の実施の形態１による立下りエッジ検出回路の動作波形を示す図である。
【図１０】この発明の実施の形態１による信号伝達回路においてノイズ発生時の動作波形を示す図である。
【図１１】この発明の実施の形態１の別例による第１回路の回路構成を示す図である。
【図１２】この発明の実施の形態１の別例による第１回路の動作波形を示す図である。
【図１３】この発明の実施の形態２による信号伝達回路の回路構成を示す図である。
【図１４】この発明の実施の形態２による信号伝達回路の動作波形を示す図である。
【図１５】この発明の実施の形態２による第１回路の回路構成を示す図である。
【図１６】この発明の実施の形態２による第１回路の動作波形を示す図である。
【図１７】この発明の実施の形態２の別例による第１回路の回路構成を示す図である。
【図１８】この発明の実施の形態２の別例による第１回路の動作波形を示す図である。
【図１９】この発明の実施の形態３による信号伝達回路の回路構成を示す図である。
【図２０】この発明の実施の形態３による信号伝達回路の動作波形を示す図である。
【図２１】この発明の実施の形態４による信号伝達回路の回路構成を示す図である。
【図２２】この発明の実施の形態４による信号伝達回路の動作波形を示す図である。
【図２３】この発明の実施の形態５による電力変換装置をモータ制御に適用した構成図である。
【図２４】本発明の実施の形態５の別例による電力変換装置をモータ制御に適用した構成図である。
【図２５】本発明の実施の形態５の別例による電力変換装置をモータ制御に適用した構成図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１による信号伝達回路を図に基づいて説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
図１は、この発明の実施の形態１による信号伝達回路１０００の回路構成を示す図である。図１に示すように、信号伝達回路１０００は、第１コイル１１および第２コイル１２を有する絶縁トランス１０と、第１コイル１１に接続される第１回路１００と、第２コイル１２に接続される第２回路２００とを備え、入力端子１０１から第１回路１００に入力される第１信号である入力信号ＩＮを絶縁トランス１０を介して伝達し、第２回路２００の出力端子２０１から第２信号である出力信号ＯＵＴを出力する。この信号伝達により出力信号ＯＵＴは入力信号ＩＮに対応した信号となる。
【００１１】
第１回路１００は、第１パルス変換回路１２０で構成される。第１パルス変換回路１２０は、入力端子１０１から入力される入力信号ＩＮの論理値の変化に応じて第１コイル１１への送信信号ＶＳ、ＶＲを生成して出力する。第１パルス変換回路１２０では、入力される入力信号ＩＮがロウからハイに変化すると、第１コイル１１の第１端に所定期間の幅を持ったパルスを出力し、更に連続して、第１コイル１１の第２端に所定期間の幅を持ったパルスを出力する。また、入力信号ＩＮがハイからロウに変化すると、第１コイル１１の第２端に所定期間の幅を持ったパルスを出力し、更に連続して、第１コイル１１の第１端に所定期間の幅を持ったパルスを出力する。即ち、第１パルス変換回路１２０では、入力信号ＩＮの論理値が変化すると、第１コイル１１の第１端、第２端に交互に連続して複数のパルスが出力される。
【００１２】
第２回路２００は、２つの入力端子が第２コイル１２の第１端、第２端に接続され該第１端、第２端に発生する各電圧信号ＶＲＸ＋、ＶＲＸ−を受信して比較する比較器２２０と、セット信号ＶＳ２およびリセット信号ＶＲ２が入力され出力信号ＯＵＴとなる信号ＶＱを出力するＳＲラッチ回路２７０と、信号生成回路２１０とを備える。
比較器２２０は、第２コイル１２からの信号を受信して論理値の二値信号ＶＯに復調して出力する。信号生成回路２１０は、比較器２２０の出力信号ＶＯに基づいて基準セット信号ＶＳ１および基準リセット信号ＶＲ１を生成した後、それぞれ部分的にマスクしてセット信号ＶＳ２およびリセット信号ＶＲ２を生成し、ＳＲラッチ回路２７０へ出力する。
【００１３】
信号生成回路２１０は、第１エッジ検出回路としての立上りエッジ検出回路２３０と、第２エッジ検出回路としての立下りエッジ検出回路２４０と、第１マスク回路２５０と、第２マスク回路２６０とを備える。
立上りエッジ検出回路２３０は、比較器２２０の出力信号ＶＯの立上りエッジの変化を検出し、所定期間τ３のパルス幅を持った基準セット信号ＶＳ１を出力する。立下りエッジ検出回路２４０は、比較器２２０の出力信号ＶＯの立下りエッジの変化を検出し、所定期間τ３のパルス幅を持った基準リセット信号ＶＲ１を出力する。
【００１４】
第１マスク回路２５０は、立上りエッジ検出回路２５２と、ＮＯＴ回路２５３と、ＡＮＤ回路２５１とを備える。
ＳＲラッチ回路２７０の反転出力端子ＱＢからの出力信号ＶＱＢが立上りエッジ検出回路２５２へ入力され、立上りエッジ検出回路２５２の出力がＮＯＴ回路２５３へ入力される。ＡＮＤ回路２５１では、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１がＡＮＤ回路２５１の第１端に入力され、ＮＯＴ回路２５３の出力であるマスク信号ＶＳＭがＡＮＤ回路２５１の第２端へ入力される。そして、ＡＮＤ回路２５１の出力が、セット信号ＶＳ２としてＳＲラッチ回路２７０のセット端子Ｓへ入力される。なお、ＳＲラッチ回路２７０の反転出力端子ＱＢからの出力信号ＶＱＢは、信号ＶＱの反転信号であり、ＳＲラッチ回路２７０の出力反転信号ＶＱＢと称す。
第１マスク回路２５０は、立上りエッジ検出回路２３０の出力である基準セット信号ＶＳ１の不要な信号を所定期間、即ち部分的にマスクし、入力信号ＩＮに対応する信号をＳＲラッチ回路２７０で復調するために必要となるセット信号ＶＳ２のみを出力する。
【００１５】
第２マスク回路２６０は、立上りエッジ検出回路２６２と、ＮＯＴ回路２６３と、ＡＮＤ回路２６１とを備える。
ＳＲラッチ回路２７０の出力端子Ｑからの出力信号ＶＱが立上りエッジ検出回路２６２へ入力され、立上りエッジ検出回路２６２の出力がＮＯＴ回路２６３へ入力される。ＡＮＤ回路２６１では、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１がＡＮＤ回路２６１の第１端に入力され、ＮＯＴ回路２６３の出力であるマスク信号ＶＲＭがＡＮＤ回路２６１の第２端へ入力される。そして、ＡＮＤ回路２６１の出力が、リセット信号ＶＲ２としてＳＲラッチ回路２７０のリセット端子Ｒへ入力される。
第２マスク回路２６０は、立下りエッジ検出回路２４０の出力である基準リセット信号ＶＲ１の不要な信号を所定期間、即ち部分的にマスクし、入力信号ＩＮに対応する信号をＳＲラッチ回路２７０で復調するために必要となるリセット信号ＶＲ２のみを出力する。
【００１６】
ＳＲラッチ回路２７０は、信号伝達回路１０００の出力信号ＯＵＴとなる信号ＶＱを出力端子Ｑから出力する。このＳＲラッチ回路２７０では、第１マスク回路２５０で生成したセット信号ＶＳ２がセット端子Ｓへ入力され、第２マスク回路２６０で生成したリセット信号ＶＲ２がリセット端子Ｒへ入力される。そして、セット信号ＶＳ２の論理変化に従って出力端子Ｑからの出力信号ＶＱをロウからハイに立ち上げる。そして出力信号ＶＱのハイの状態を維持し、リセット信号ＶＲ２の論理変化に従って、出力端子Ｑからの出力信号ＶＱをハイからロウに立ち下げる。また、ＳＲラッチ回路２７０の反転出力端子ＱＢから、出力反転信号ＶＱＢを出力する。
【００１７】
このような信号伝達回路１０００は、例えば図２に示すように、電力変換装置２０内で電力半導体スイッチング素子２を駆動制御する制御信号の伝達に適用される。
図２に示すように、ハイブリッド自動車や電気自動車等で用いられるモータ１を制御する電力変換装置２０は、電力半導体スイッチング素子２と、電力半導体スイッチング素子２を駆動する駆動回路としてのドライバ部３と、電力半導体スイッチング素子２を制御する制御信号を生成する制御部４と、制御部４からの制御信号をドライバ部３に伝達する信号伝達回路１０００とを備える。
信号伝達回路１０００は、制御部４とドライバ部３との間に接続され、ドライバ部３、電力半導体スイッチング素子２およびモータ１等、高電圧で制御される装置と制御部４とを絶縁し、制御部４からの制御信号を入力信号ＩＮとして入力し、制御信号に対応する出力信号ＯＵＴを生成してドライバ部３に出力する。
【００１８】
図３は、この実施の形態１の信号伝達回路１０００の動作波形を示す図である。
図３には、信号伝達回路１０００に入力される入力信号ＩＮと、第１回路１００から第１コイル１１の第１端、第２端にそれぞれ送信される送信信号ＶＳ、ＶＲと、第２コイル１２の第１端、第２端に発生して第２回路２００が受信する信号ＶＲＸ＋、ＶＲＸ−と、比較器２２０の出力信号ＶＯと、比較器２２０の出力信号ＶＯの立上りエッジを検出する立上りエッジ検出回路２３０の出力信号（基準セット信号）ＶＳ１と、比較器２２０の出力信号ＶＯの立下りエッジを検出する立下りエッジ検出回路２４０の出力信号（基準リセット信号）ＶＲ１と、信号伝達回路１０００の出力信号ＯＵＴとなるＳＲラッチ回路２７０の出力信号ＶＱと、ＳＲラッチ回路２７０の出力反転信号ＶＱＢと、第２マスク回路２６０内で生成され、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１を所定期間τ４だけマスクする為のマスク信号ＶＲＭと、第１マスク回路２５０内で生成され、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１を所定期間τ４だけマスクする為のマスク信号ＶＳＭと、ＳＲラッチ回路２７０のセット端子Ｓへ入力されるセット信号ＶＳ２と、ＳＲラッチ回路２７０のリセット端子Ｒへ入力されるリセット信号ＶＲ２との動作波形を示す。
【００１９】
以下、信号伝達回路１０００の各部の詳細構成、および動作について説明する。
図４は、信号伝達回路１０００の第１回路１００を構成する第１パルス変換回路１２０の構成を示し、図５はその動作波形である。なお、図４に示す第１パルス変換回路１２０の構成は一例であって限定されるのもではない。
図４に示すように、第１パルス変換回路１２０は、送信回路１２０ａと、２つのＯＲ回路１３０、１３１とを備える。送信回路１２０ａは、立上りエッジ検出回路１２７と、３つの立下りエッジ検出回路１２８ａ〜１２８ｃとを備える。送信回路１２０ａに入力される入力信号ＩＮは、立上りエッジ検出回路１２７と、立下りエッジ検出回路１２８ａへ入力される。立上りエッジ検出回路１２７の出力ＶＡは、立下りエッジ検出回路１２８ｂと、ＯＲ回路１３０の第１端とに入力される。立下りエッジ検出回路１２８ａの出力ＶＢは、立下りエッジ検出回路１２８ｃと、ＯＲ回路１３１の第２端とへ入力される。立下りエッジ検出回路１２８ｂの出力ＶＣは、ＯＲ回路１３１の第１端へ入力され、立下りエッジ検出回路１２８ｃの出力ＶＤは、ＯＲ回路１３０の第２端へ入力される。
【００２０】
図５に示すように、第１パルス変換回路１２０では、入力信号ＩＮの論理値がロウからハイに変化すると、これに応じて立上りエッジ検出回路１２７は所定期間τ１の幅を持ったパルス（信号ＶＡ）を出力する。更に、信号ＶＡがハイからロウに変化すると、これに応じて立下りエッジ検出回路１２８ｂは所定期間τ２の幅を持ったパルス（信号ＶＣ）を出力する。
また、第１パルス変換回路１２０では、入力信号ＩＮの論理値がハイからロウに変化すると、これに応じて立下りエッジ検出回路１２８ａは所定期間τ１の幅を持ったパルス（信号ＶＢ）を出力する。更に、信号ＶＢがハイからロウに変化すると、これに応じて立下りエッジ検出回路１２８ｃは所定期間τ２の幅を持ったパルス（信号ＶＤ）を出力する。そしてＯＲ回路１３０は、信号ＶＡと信号ＶＤとが入力されて、第１パルス変換回路１２０の出力である信号ＶＳを出力する。ＯＲ回路１３１は、信号ＶＢと信号ＶＣとが入力されて、第１パルス変換回路１２０の出力である信号ＶＲを出力する。
【００２１】
なお、立上りエッジ検出回路１２７の所定期間τ１と立下りエッジ検出回路１２８ａの所定期間τ１とは同じであることが望ましいが、この限りではない。また立下りエッジ検出回路１２８ｂの所定期間τ２と立下りエッジ検出回路１２８ｃの所定期間τ２とは同じであることが望ましいが、この限りではない。
【００２２】
図６は、立上りエッジ検出回路１２７の構成を示す回路図、図７はその動作波形である。なお、図６に示す立上りエッジ検出回路１２７の構成は一例であって限定されるものではない。
図６に示すように、立上りエッジ検出回路１２７は、遅延回路１２７ａ、ＮＯＴ回路１２７ｂおよびＡＮＤ回路１２７ｃで構成される。立上りエッジ検出回路１２７に入力される信号ＤＩＮ１は、遅延回路１２７ａと、ＡＮＤ回路１２７ｃの第１端に入力される。遅延回路１２７ａに入力された信号ＤＩＮ１は、所定期間（この場合τで示す）だけ遅延されて、ＮＯＴ回路１２７ｂを介してＡＮＤ回路１２７ｃの第２端に入力される。ＡＮＤ回路１２７ｃは、立上りエッジ検出回路１２７の出力である信号ＤＯＵＴ１を出力する。
図７に示すように、立上りエッジ検出回路１２７では、入力される信号ＤＩＮ１がロウからハイに変化すると、所定期間τの幅を持った信号ＤＯＵＴ１を出力する。
【００２３】
なお、上述した立上りエッジ検出回路１２７の構成は、信号伝達回路１０００の第２回路２００内で用いられる他の立上りエッジ検出回路２３０、２５２、２６２にも、遅延させる所定時間τを個別に設定する事で適用できる。
【００２４】
図８は、立下りエッジ検出回路１２８ａの構成を示す回路図、図９はその動作波形である。なお、図８に示す立下りエッジ検出１２８ａの構成は一例であって限定されるものではない。
図８に示すように、立下りエッジ検出回路１２８ａは、遅延回路１２８ｄ、ＮＯＴ回路１２８ｅおよびＡＮＤ回路１２８ｆで構成される。立下りエッジ検出回路１２８ａに入力される信号ＤＩＮ２は、遅延回路１２８ｄに入力されると共に、ＮＯＴ回路１２８ｅを介してＡＮＤ回路１２８ｆの第１端に入力される。遅延回路１２８ｄに入力された信号ＤＩＮ２は、所定期間（この場合τで示す）だけ遅延させて、ＡＮＤ回路１２８ｆの第２端に入力される。ＡＮＤ回路１２８ｆは、立下りエッジ検出回路１２８ａの出力である信号ＤＯＵＴ２を出力する。
図９に示すように、立下りエッジ検出回路１２８ａでは、入力される信号ＤＩＮ２がハイからロウに変化すると、所定期間τの幅を持った信号ＤＯＵＴ２を出力する。
【００２５】
なお、上述した立下りエッジ検出回路１２８ａの構成は、信号伝達回路１０００の第１回路１００、第２回路２００内で用いられる他の立下りエッジ検出回路１２８ｂ、１２８ｃ、２４０にも、遅延させる所定時間τを個別に設定する事で適用できる。
【００２６】
次に、図３を参照して信号伝達回路１０００の全体の動作について説明する。上述したように、信号伝達回路１０００は、第１コイル１１および第２コイル１２を有する絶縁トランス１０と、第１コイル１１に接続される第１回路１００と、第２コイル１２に接続される第２回路２００とを備え、第１回路１００に入力される入力信号ＩＮを絶縁トランス１０を介して伝達し、第２回路２００から出力信号ＯＵＴを出力する。
【００２７】
時刻ｔ１では、第１回路１００の第１パルス変換回路１２０に入力される入力信号ＩＮがロウからハイになる。第１パルス変換回路１２０では、入力信号ＩＮがロウからハイになると、所定期間τ１の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第１パルス変換回路１２０からの出力信号ＶＳのパルス幅（所定期間τ１）より短い期間（τ３＜τ１）である。
【００２８】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。そして、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになり、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイからロウになる。
また、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになると、第２マスク回路２６０は所定期間τ４の幅を持ったオフパルス（マスク信号ＶＲＭ）を生成する。第２マスク回路２６０では、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１をマスク信号ＶＲＭにより所定期間τ４だけマスクし、その間はロウとなるリセット信号ＶＲ２を生成してＳＲラッチ回路２７０のリセット端子Ｒへ出力する。即ち、第２マスク回路２６０は、出力信号ＯＵＴの立ち上がりタイミングから連続期間である所定期間τ４で基準リセット信号ＶＲ１をマスクする。
【００２９】
時刻ｔ２において、第１パルス変換回路１２０では、時刻ｔ１で発生した所定期間τ１の幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。なお、第１パルス変換回路１２０の出力信号ＶＳの所定期間τ１と出力信号ＶＲの所定期間τ２との関係は、τ１＝τ２でもよく、大小関係は特に指定しない。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ１での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
【００３０】
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。なお、基準リセット信号ＶＲ１のパルス幅（所定期間τ３）は、第１パルス変換回路１２０からの出力信号ＶＲのパルス幅（所定期間τ２）より短い期間（τ３＜τ２）である。また、基準リセット信号ＶＲ１のパルス幅τ３と基準セット信号ＶＳ１のパルス幅τ３とは同じであることが望ましいが、大小関係は特に指定しない。
【００３１】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭの論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。即ち、所定期間τ３のパルス（基準リセット信号ＶＲ１）は、所定期間τ４のオフパルス（マスク信号ＶＲＭ）にマスクされて、リセット信号ＶＲ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
なお、第２マスク回路２６０が生成するマスク信号ＶＲＭの所定期間τ４は、第１パルス変換回路１２０の出力信号ＶＳの所定期間τ１と基準リセット信号ＶＲ１の所定期間τ３を足した期間より長く設定（τ４＞τ１＋τ３）される。マスク信号ＶＲＭは、出力信号ＯＵＴの立ち上がりタイミングから所定期間τ４のみロウ状態となり、出力信号ＯＵＴの立ち下がりタイミング以前にハイに戻る。この場合は、時刻ｔ３以前にハイに戻っている。
【００３２】
時刻ｔ３において、第１パルス変換回路１２０では、時刻ｔ２で発生した所定期間τ２の幅のパルス（信号ＶＲ）がオフし、即ち信号ＶＲがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ２での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
【００３３】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
【００３４】
時刻ｔ４では、第１パルス変換回路１２０に入力される入力信号ＩＮがハイからロウになる。第１パルス変換回路１２０では、入力信号ＩＮがハイからロウになると、所定期間τ１の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ３での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は比較器２２０へ入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
【００３５】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。そして、ＳＲラッチ回路２７０の出力信号ＶＱがハイからロウになり、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウからハイになる。
また、ＳＲラッチ回路２７０の出力反転信号ＶＱＢがロウからハイになると、第１マスク回路２５０は所定期間τ４の幅を持ったオフパルス（マスク信号ＶＳＭ）を生成する。第１マスク回路２５０では、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１をマスク信号ＶＳＭにより所定期間τ４だけマスクし、その間はロウとなるセット信号ＶＳ２を生成してＳＲラッチ回路２７０のセット端子Ｓへ出力する。即ち、第１マスク回路２５０は、出力信号ＯＵＴの立ち下がりタイミングから連続期間である所定期間τ４で基準セット信号ＶＳ１をマスクする。
【００３６】
時刻ｔ５において、第１パルス変換回路１２０では、時刻ｔ４で発生した所定期間τ１の幅のパルス（信号ＶＲ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。なお、第１パルス変換回路１２０の出力信号ＶＲの所定期間τ１と出力信号ＶＳの所定期間τ２との関係は、τ１＝τ２でもよく、大小関係は特に指定しない。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ４での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
【００３７】
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第１パルス変換回路１２０からの出力信号ＶＳのパルス幅（所定期間τ２）より短い期間（τ３＜τ２）である。
【００３８】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭの論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。即ち、所定期間τ３のパルス（基準セット信号ＶＳ１）は、所定期間τ４のオフパルス（マスク信号ＶＳＭ）にマスクされて、セット信号ＶＳ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
【００３９】
なお、第１マスク回路２５０が生成するマスク信号ＶＳＭの所定期間τ４は、第１パルス変換回路１２０の出力信号ＶＲの所定期間τ１と基準セット信号ＶＳ１の所定期間τ３を足した期間より長く設定（τ４＞τ１＋τ３）され、第２マスク回路２６０が生成するマスク信号ＶＲＭの所定期間τ４と同じであることが望ましい。マスク信号ＶＳＭは、出力信号ＯＵＴの立ち下がりタイミングから所定期間τ４のみロウ状態となり、出力信号ＯＵＴの立ち上がりタイミング以前にハイに戻る。
【００４０】
時刻ｔ６において、第１パルス変換回路１２０では、時刻ｔ５で発生した所定期間τ２の幅のパルス（信号ＶＳ）がオフし、即ち信号ＶＳがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ５での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
【００４１】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
【００４２】
次に、信号伝達回路１０００に同相ノイズが発生した場合の全体の動作について説明する。図１０は、絶縁トランス１０の第２コイル１２に比較器２２０の動作領域Ａを超える同相ノイズ５が発生した場合の動作波形を示す。
時刻ｔ１では、第１回路１００の第１パルス変換回路１２０に入力される入力信号ＩＮがロウからハイになる。第１パルス変換回路１２０では、第１入力信号ＩＮがロウからハイになると、所定期間τ１の幅を持ったパルス信号ＶＳを第１コイル１１の第１端へ出力する。第１パルス変換回路１２０では、入力信号ＩＮがロウからハイになると、所定期間τ１の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。
【００４３】
第２コイル１２の第１端、第２端に出力される信号ＶＲＸ＋、ＶＲＸ−は比較器２２０に入力されるが、この時、図に示すように、信号ＶＲＸ＋、ＶＲＸ−に比較器２２０の動作領域Ａを超える同相ノイズ５が発生したとする。このため比較器２２０は動作せず、比較器２２０の出力信号ＶＯはロウ状態を継続する。比較器２２０の後段の立上りエッジ検出回路２３０からの基準セット信号ＶＳ１もロウ状態で、ＳＲラッチ回２７０が動作せずに出力信号ＯＵＴはロウ状態が維持される。
【００４４】
時刻ｔ２において、第１パルス変換回路１２０では、時刻ｔ１で発生した所定期間τ１の幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ１での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力される。
この時、比較器２２０に入力される信号ＶＲＸ＋、ＶＲＸ−は、時刻ｔ１での同相ノイズ５が減少して比較器２２０の動作領域内となっている。比較器２２０の出力信号ＶＯは、時刻ｔ１での同相ノイズ５によってロウ状態が継続しており、第２コイル１２の第１端、第２端からの信号ＶＲＸ＋、ＶＲＸ−が比較器２２０に入力され、比較器２２０の正常動作によりロウ状態がさらに継続される。比較器２２０の後段の立上りエッジ検出回路２３０からの基準セット信号ＶＳ１もロウ状態で、ＳＲラッチ回２７０が動作せずに出力信号ＯＵＴはロウ状態が維持される。
【００４５】
時刻ｔ３において、第１パルス変換回路１２０では、時刻ｔ２で発生した所定期間τ２の幅のパルス（信号ＶＲ）がオフし、即ち信号ＶＲがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ２での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力される。
この時、比較器２２０に入力される信号ＶＲＸ＋、ＶＲＸ−は、時刻ｔ１での同相ノイズ５がさらに減少して比較器２２０の動作領域内であり、比較器２２０の出力信号ＶＯがロウからハイになる。比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
【００４６】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。そして、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになり、信号伝達回路１０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイからロウになる。
また、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになると、第２マスク回路２６０は所定期間τ４の幅を持ったオフパルス（マスク信号ＶＲＭ）を生成する。第２マスク回路２６０では、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１をマスク信号ＶＲＭにより所定期間τ４だけマスクし、その間はロウとなるリセット信号ＶＲ２を生成してＳＲラッチ回路２７０のリセット端子Ｒへ出力する。即ち、第２マスク回路２６０は、出力信号ＯＵＴの立ち上がりタイミングから連続期間である所定期間τ４で基準リセット信号ＶＲ１をマスクする。
時刻ｔ４以降の動作は、図３に基づく動作と同様であるため説明を省略する。
【００４７】
この実施の形態では、第１回路１００の第１パルス変換回路１２０は、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端に交互に連続して複数のパルス（信号ＶＳ、ＶＲ）を出力している。そして、各パルス（信号ＶＳ、ＶＲ）は絶縁トランス１０の第１コイル１１に送信され、第２コイル１２に電圧信号ＶＲＸ＋、ＶＲＸ−を誘起させ、これらの信号ＶＲＸ＋、ＶＲＸ−が比較器２２０の２つの入力端子に入力される。
図１０に示す動作では、入力信号ＩＮが時刻ｔ１でロウからハイになり、第１パルス変換回路１２０は、第１コイル１１の第１端、第２端に交互に連続して２個のパルス（時刻ｔ１、ｔ２の信号ＶＳ、ＶＲ）を出力する。そして時刻ｔ１で発生した同相ノイズ５により、比較器２２０が第２コイル１２の第１端、第２端に発生する信号ＶＲＸ＋、ＶＲＸ−を処理できず、誤動作が発生する。しかし、同相ノイズ５が減少した時に、２番目の時刻ｔ２でのパルス（信号ＶＲ）により第２コイル１２の第１端、第２端に発生する信号ＶＲＸ＋、ＶＲＸ−を比較器２２０が処理する。これにより、時刻ｔ３で比較器２２０の出力信号ＶＯおよび第２回路２００全体の動作を正常状態に戻すことができる。
【００４８】
このように、この実施の形態１による信号伝達回路１０００は、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端へ交互に連続して複数のパルス（信号ＶＳ、ＶＲ）を出力するため、ノイズによって比較器２２０が入力信号を処理できず誤動作する場合でも、速やかに復帰することができ、高い信頼性で信号を伝達できる。
また、第２コイル１２の第１端、第２端の信号ＶＲＸ＋、ＶＲＸ−を比較器２２０の２つの入力端子に入力するため、第２コイル１２に接続される比較器２２０は、基準電圧を要せず、しかも１つの比較器２２０のみで２つの信号ＶＲＸ＋、ＶＲＸ−を処理して２値信号ＶＯに変換する。このため、信号伝達回路１０００の回路構成を簡略化でき回路面積の低減化およびコスト低減が図れる。さらに比較器２２０は、ノイズの影響を基準電圧が受けて誤動作を引き起こすなどの問題が無く、ノイズ耐性が向上して信号伝達の信頼性がさらに向上する。
【００４９】
また、比較器２２０の出力信号ＶＯに基づいて、立上りエッジ検出回路２３０により基準セット信号ＶＳ１を、立下りエッジ検出回路２４０により基準リセット信号ＶＲ１をそれぞれ生成する。さらに第１マスク回路２５０、第２マスク回路２６０により基準セット信号ＶＳ１、基準リセット信号ＶＲ１を所定期間τ４、マスクして不要部分を除去することで、ＳＲラッチ回路２７０に入力するセット信号ＶＳ２、リセット信号ＶＲ２を生成する。そしてＳＲラッチ回路２７０からの出力信号ＶＱを信号伝達回路１０００の出力信号ＯＵＴとする。
これにより、ＳＲラッチ回路２７０に入力されるセット信号ＶＳ２、リセット信号ＶＲ２を、比較器２２０の１つの出力信号ＶＯのみから容易に信頼性良く生成して、入力信号ＩＮに対応する出力信号ＯＵＴを得ることができる。
【００５０】
また、第１マスク回路２５０は、ＳＲラッチ回路２７０の出力反転信号ＶＱＢの立ち上がりタイミングから所定期間τ４だけ基準セット信号ＶＳ１をマスクしてセット信号ＶＳ２を生成する。第２マスク回路２６０は、ＳＲラッチ回路２７０の出力信号ＶＱの立ち上がりタイミングから所定期間τ４だけ基準リセット信号ＶＲ１をマスクしてリセット信号ＶＲ２を生成する。このため、基準セット信号ＶＳ１、基準リセット信号ＶＲ１の不要部分を確実に除去して、ＳＲラッチ回路２７０に入力するセット信号ＶＳ２、リセット信号ＶＲ２を信頼性良く生成できる。
【００５１】
また、電力変換装置２０がこのような信号伝達回路１０００を備えることで、制御部４からの制御信号をドライバ部３に伝達する信号伝達のノイズ耐性を向上させ信頼性を高めると共に、電力変換装置２０の小型化、低コスト化を促進できる。
【００５２】
なお、上記実施の形態では、第１回路１００を構成する第１パルス変換回路１２０を図４で示す回路としたが、以下に別例を示す。
図１１は、信号伝達回路１０００の第１回路１００を構成する第１パルス変換回路１２０の図４とは異なる回路構成を示し、図１２はその動作波形である。なお、第１パルス変換回路１２０の出力信号ＶＳ、ＶＲの波形は、第１パルス変換回路１２０の回路構成に依らず同じである。
【００５３】
図１１に示すように、第１パルス変換回路１２０は、送信回路１２０ｂと、２つのＯＲ回路１３０、１３１とを備える。送信回路１２０ｂは、２つの遅延回路１２１、１２２と、４つのＮＯＴ回路１２３ａ、１２３ｂ、１２４ａ、１２４ｂと、４つのＡＮＤ回路１２５ａ、１２５ｂ、１２６ｃ、１２６ｃとを備える。送信回路１２０ｂに入力される入力信号ＩＮは、遅延回路１２１と、ＡＮＤ回路１２５ａの第１端と、ＮＯＴ回路１２４ｂを介してＡＮＤ回路１２６ｂの第２端とに入力される。また、遅延回路１２１の出力ＶＥは、遅延回路１２２と、各ＮＯＴ回路１２３ａ、１２３ｂを介して各ＡＮＤ回路１２５ａ、１２５ｂの第２端と、各ＡＮＤ回路１２６ａ、１２６ｂの第１端とに入力される。遅延回路１２２の出力ＶＦは、ＡＮＤ回路１２５ｂの第１端と、ＮＯＴ回路１２４ａを介してＡＮＤ回路１２６ａの第２端とに入力される。
【００５４】
図１２に示すように、第１パルス変換回路１２０では、入力信号ＩＮの論理値が変化すると、これに応じて遅延回路１２１で所定期間τ１だけ遅延させた信号ＶＥを出力し、更に、遅延回路１２１の出力信号ＶＥの論理値が変化すると、これに応じて遅延回路１２２で所定期間τ２だけ遅延させた信号ＶＦを出力する。これら入力信号ＩＮと、遅延回路１２１の出力信号ＶＥと、遅延回路１２２の出力信号ＶＦとに基づいて、４つのＮＯＴ回路１２３ａ、１２３ｂ、１２６ａ、１２６ｂと４つのＡＮＤ回路１２５ａ、１２５ｂ、１２６ａ、１２６ｂとを用いて、ＯＲ回路１３０に入力される信号ＶＧ、ＶＨと、ＯＲ回路１３１に入力される信号ＶＩ、ＶＪとが生成される。そして、ＯＲ回路１３０、１３１は信号ＶＳ、ＶＲを生成して第１パルス変換回路１２０から出力する。
【００５５】
この場合も、入力信号ＩＮの論理値の変化に応じて、第１コイル１１の第１端、第２端へ交互に連続して複数のパルス（信号ＶＳ、ＶＲ）を確実に出力でき、上述した効果を同様に得ることができる。またこの場合、第１パルス変換回路１２０内で、回路ブロックの共有化によって回路規模を縮小でき、小型化に適した回路構成を提供できる。
【００５６】
実施の形態２．
次に、この発明の実施の形態２による信号伝達回路を図に基づいて説明する。
図１３は、この発明の実施の形態２による信号伝達回路２０００の回路構成を示す図であり、その動作波形を図１４に示す。
この実施の形態２では、信号伝達回路２０００の第１回路１００ａの構成が上記実施の形態１と異なる。第１回路１００ａは、第２パルス変換回路１４０で構成され、第２パルス変換回路１４０の構成を図１５に示す。また第２パルス変換回路１４０の動作波形を図１６に示す。なお、その他の構成は、上記実施の形態１と同様である。
また、図１５に示す第２パルス変換回路１４０の構成は一例であって限定されるものではない。
【００５７】
図１３に示すように、信号伝達回路２０００は、上記実施の形態１と同様に、第１コイル１１および第２コイル１２を有する絶縁トランス１０と、第１コイル１１に接続される第１回路１００ａと、第２コイル１２に接続される第２回路２００とを備え、入力端子１０１から第１回路１００ａに入力される第１信号である入力信号ＩＮを絶縁トランス１０を介して伝達し、第２回路２００の出力端子２０１から第２信号である出力信号ＯＵＴを出力する。この信号伝達により出力信号ＯＵＴは入力信号ＩＮに対応した信号となる。
【００５８】
第２パルス変換回路１４０は、入力端子１０１から入力される入力信号ＩＮの論理値の変化に応じて第１コイル１１への送信信号ＶＳ、ＶＲを生成して出力する。
第２パルス変換回路１４０では、入力される入力信号ＩＮがロウからハイに変化すると、第１コイル１１の第１端に所定期間τ１の幅を持ったパルスを出力し、更に連続して、第１コイル１１の第２端に所定期間τ２の幅を持ったパルスを出力し、更に、第１コイル１１の第１端、第２端に交互に連続して所定期間τ１ａ、τ２ａの幅のパルスを出力し、計４個のパルスを連続して出力する。また、入力信号ＩＮがハイからロウに変化すると、第１コイル１１の第２端に所定期間τ１の幅を持ったパルスを出力し、更に連続して、第１コイル１１の第１端に所定期間τ２の幅を持ったパルスを出力し、更に、第１コイル１１の第２端、第１端に交互に連続して所定期間τ１ａ、τ２ａの幅のパルスを出力し、計４個のパルスを連続して出力する。
【００５９】
図１５に示すように、第２パルス変換回路１４０は、送信回路１４０ａと、２つのＯＲ回路１４３、１４４とを備える。送信回路１４０ａは、立上りエッジ検出回路１４１と、７つの立下りエッジ検出回路１４２ａ〜１４２ｇとを備える。送信回路１４０ａに入力される入力信号ＩＮは、立上りエッジ検出回路１４１と立下りエッジ検出回路１４２ａとに入力される。立上りエッジ検出回路１４１の出力ＶＡは、立下りエッジ検出回路１４２ｂとＯＲ回路１４３の第１端とに入力される。立下りエッジ検出回路１４２ａの出力ＶＢは、立下りエッジ検出回路１４２ｃとＯＲ回路１４４の第１端とに入力される。立下りエッジ検出回路１４２ｂの出力ＶＣは、立下りエッジ検出１４２ｄとＯＲ回路１４４の第２端とに入力される。立下りエッジ検出回路１４２ｃの出力ＶＤは、ＯＲ回路１４３の第２端と立下りエッジ検出回路１４２ｅとに入力される。立下りエッジ検出回路１４２ｄの出力ＶＥは、立下りエッジ検出回路１４２ｆとＯＲ回路１４３の第３端とに入力される。立下りエッジ検出回路１４２ｅの出力ＶＦは、立下りエッジ検出回路１４２ｇとＯＲ回路１４４の第３端とに入力される。立下りエッジ検出回路１４２ｆの出力ＶＧは、ＯＲ回路１４４の第４端に入力される。立下りエッジ検出回路１４２ｇの出力ＶＨは、ＯＲ回路１４３の第４端に入力される。
そしてＯＲ回路１４３は、信号ＶＡ、ＶＤ、ＶＥ、ＶＨが入力されて、第２パルス変換回路１４０の出力である信号ＶＳを出力する。ＯＲ回路１４４は、信号ＶＢ、ＶＣ、ＶＦ、ＶＧが入力されて、第２パルス変換回路１４０の出力である信号ＶＲを出力する。
【００６０】
なお、立上りエッジ検出回路１４１は、上記実施の形態１の図６、図７で示した同様の回路を用い、立下りエッジ検出回路１４２ａ〜１４２ｇは、上記実施の形態１の図８、図９で示した同様の回路を用いるが、これに限定されるものではない。
【００６１】
図１６に示すように、第２パルス変換回路１４０では、入力信号ＩＮの論理値がロウからハイに変化すると、これに応じて立上りエッジ検出回路１４１は所定期間τ１の幅を持ったパルス（信号ＶＡ）を出力する。その後、信号ＶＡがハイからロウに変化すると、これに応じて立下りエッジ検出回路１４２ｂは所定期間τ２の幅を持ったパルス（信号ＶＣ）を出力する。その後、信号ＶＣがハイからロウに変化すると、立下りエッジ検出回路１４２ｄは所定期間τ１ａの幅を持ったパルス（信号ＶＥ）を出力する。その後、信号ＶＥがハイからロウに変化すると、立下りエッジ検出回路１４２ｆは所定期間τ２ａの幅を持ったパルス（信号ＶＧ）を出力する。
【００６２】
また、第２パルス変換回路１４０では、入力信号ＩＮの論理値がハイからロウに変化すると、これに応じて立下りエッジ検出回路１４２ａは所定期間τ１の幅を持ったパルス（信号ＶＢ）を出力する。その後、信号ＶＢがハイからロウに変化すると、これに応じて立下りエッジ検出回路１４２ｃは所定期間τ２の幅を持ったパルス（信号ＶＤ）を出力する。その後、信号ＶＤがハイからロウに変化すると、立下りエッジ検出回路１４２ｅは所定期間τ１ａの幅を持ったパルス（信号ＶＦ）を出力する。その後、信号ＶＦがハイからロウに変化すると、立下りエッジ検出回路１４２ｇは所定期間τ２ａの幅を持ったパルス（信号ＶＨ）を出力する。
そして信号ＶＡ、ＶＤ、ＶＥ、ＶＨはＯＲ回路１４３に入力されて、ＯＲ回路１４３は、第２パルス変換回路１４０の出力である信号ＶＳを出力する。また信号ＶＢ、ＶＣ、ＶＦ、ＶＧはＯＲ回路１４４に入力されて、ＯＲ回路１４４は、第２パルス変換回路１４０の出力である信号ＶＲを出力する。
【００６３】
次に、図１４を参照して信号伝達回路２０００の全体の動作について説明する。
時刻ｔ１では、第１回路１００ａの第２パルス変換回路１４０に入力される入力信号ＩＮがロウからハイになる。第２パルス変換回路１４０では、入力信号ＩＮがロウからハイになると、所定期間τ１の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＳのパルス幅（所定期間τ１）より短い期間（τ３＜τ１）である。
【００６４】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。そして、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになり、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイからロウになる。
また、ＳＲラッチ回路２７０の出力信号ＶＱがロウからハイになると、第２マスク回路２６０は所定期間τ４ａの幅を持ったオフパルス（マスク信号ＶＲＭ）を生成する。第２マスク回路２６０では、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１をマスク信号ＶＲＭにより所定期間τ４ａだけマスクし、その間はロウとなるリセット信号ＶＲ２を生成してＳＲラッチ回路２７０のリセット端子Ｒへ出力する。即ち、第２マスク回路２６０は、出力信号ＯＵＴの立ち上がりタイミングから連続期間である所定期間τ４ａで基準リセット信号ＶＲ１をマスクする。
【００６５】
時刻ｔ２において、第２パルス変換回路１４０では、時刻ｔ１で発生した所定期間τ１の幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ１での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
【００６６】
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。なお、基準リセット信号ＶＲ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＲのパルス幅（所定期間τ２）より短い期間（τ３＜τ２）である。また、基準リセット信号ＶＲ１のパルス幅τ３と基準セット信号ＶＳ１のパルス幅τ３とは同じであることが望ましいが、大小関係は特に指定しない。
【００６７】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭの論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。即ち、所定期間τ３のパルス（基準リセット信号ＶＲ１）は、所定期間τ４ａのオフパルス（マスク信号ＶＲＭ）にマスクされて、リセット信号ＶＲ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
【００６８】
時刻ｔ３において、第２パルス変換回路１４０では、時刻ｔ２で発生した所定期間τ２の幅のパルス（信号ＶＲ）がオフし、連続して所定期間τ１ａの幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ２での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＳのパルス幅（所定期間τ１ａ）より短い期間（τ３＜τ１ａ）である。
【００６９】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
【００７０】
時刻ｔ４において、第２パルス変換回路１４０では、時刻ｔ３で発生した所定期間τ１ａの幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ２ａの幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ３での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。なお、基準リセット信号ＶＲ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＲのパルス幅（所定期間τ２ａ）より短い期間（τ３＜τ２ａ）である。
【００７１】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭの論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。即ち、所定期間τ３のパルス（基準リセット信号ＶＲ１）は、所定期間τ４ａのオフパルス（マスク信号ＶＲＭ）にマスクされて、リセット信号ＶＲ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
なお、第２マスク回路２６０が生成するマスク信号ＶＲＭの所定期間τ４ａは、時刻ｔ１〜時刻ｔ４までの期間と基準セット信号ＶＲ１の所定期間τ３を足した期間より長く、即ち（τ４ａ＞τ１＋τ２＋τ１ａ＋τ３）となるように設定される。
マスク信号ＶＲＭは、出力信号ＯＵＴの立ち上がりタイミングから所定期間τ４ａのみロウ状態となり、出力信号ＯＵＴの立ち下がりタイミング以前にハイに戻る。この場合は、時刻ｔ５以前にハイに戻っている。
【００７２】
時刻ｔ５において、第２パルス変換回路１４０では、時刻ｔ４で発生した所定期間τ２ａの幅のパルス（信号ＶＲ）がオフし、即ち信号ＶＲがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ４での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
【００７３】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはハイ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウ状態を継続する。
【００７４】
時刻ｔ６では、第２パルス変換回路１４０に入力される入力信号ＩＮがハイからロウになる。第２パルス変換回路１４０では、入力信号ＩＮがハイからロウになると、所定期間τ１の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ５での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は比較器２２０へ入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
【００７５】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。そして、ＳＲラッチ回路２７０の出力信号ＶＱがハイからロウになり、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはロウからハイになる。
また、ＳＲラッチ回路２７０の出力反転信号ＶＱＢがロウからハイになると、第１マスク回路２５０は所定期間τ４ａの幅を持ったオフパルス（マスク信号ＶＳＭ）を生成する。第１マスク回路２５０では、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１をマスク信号ＶＳＭにより所定期間τ４ａだけマスクし、その間はロウとなるセット信号ＶＳ２を生成してＳＲラッチ回路２７０のセット端子Ｓへ出力する。即ち、第１マスク回路２５０は、出力信号ＯＵＴの立ち下がりタイミングから連続期間である所定期間τ４ａで基準セット信号ＶＳ１をマスクする。
【００７６】
時刻ｔ７において、第２パルス変換回路１４０では、時刻ｔ６で発生した所定期間τ１の幅のパルス（信号ＶＲ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ６での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
【００７７】
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＳのパルス幅（所定期間τ２）より短い期間（τ３＜τ２）である。
【００７８】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭの論理に従って、ＳＲラッチ回路２７０へのセット信号ＶＳ２が生成される。即ち、所定期間τ３のパルス（基準セット信号ＶＳ１）は、所定期間τ４ａのオフパルス（マスク信号ＶＳＭ）にマスクされて、セット信号ＶＳ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
【００７９】
時刻ｔ８において、第２パルス変換回路１４０では、時刻ｔ７で発生した所定期間τ２の幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ１ａの幅を持ったパルス（信号ＶＲ）を第１コイル１１の第１端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ７での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
なお、基準リセット信号ＶＲ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＲのパルス幅（所定期間τ１ａ）より短い期間（τ３＜τ１ａ）である。
【００８０】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
【００８１】
時刻ｔ９において、第２パルス変換回路１４０では、時刻ｔ８で発生した所定期間τ１ａの幅のパルス（信号ＶＲ）がオフし、連続して所定期間τ２ａの幅を持ったパルス（信号ＶＳ）を第１コイル１１の第２端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ８での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。
比較器２２０の出力信号ＶＯがロウからハイになると、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。なお、基準セット信号ＶＳ１のパルス幅（所定期間τ３）は、第２パルス変換回路１４０からの出力信号ＶＳのパルス幅（所定期間τ２ａ）より短い期間（τ３＜τ２ａ）である。
【００８２】
第１マスク回路２５０では、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが入力されると、マスク信号ＶＳＭの論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＳ２が生成される。即ち、所定期間τ３のパルス（基準セット信号ＶＳ１）は、所定期間τ４ａのオフパルス（マスク信号ＶＳＭ）にマスクされて、セット信号ＶＳ２はロウ状態を維持する。これによりＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
なお、第１マスク回路２５０が生成するマスク信号ＶＳＭの所定期間τ４ａは、時刻ｔ６〜時刻ｔ９までの期間と基準セット信号ＶＳ１の所定期間τ３を足した期間より長く、即ち（τ４ａ＞τ１＋τ２＋τ１ａ＋τ３）となるように設定される。
マスク信号ＶＳＭは、出力信号ＯＵＴの立ち下がりタイミングから所定期間τ４ａのみロウ状態となり、出力信号ＯＵＴの立ち上がりタイミング以前にハイに戻る。この場合は、時刻ｔ１０以前にハイに戻っている。
【００８３】
時刻ｔ１０において、第２パルス変換回路１４０では、時刻ｔ９で発生した所定期間τ２ａの幅のパルス（信号ＶＳ）がオフし、即ち信号ＶＳがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ９での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。
比較器２２０の出力信号ＶＯがハイからロウになると、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
【００８４】
第２マスク回路２６０では、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが入力されると、マスク信号ＶＲＭ（ハイ状態を継続）の論理に従って、ＳＲラッチ回路２７０へのリセット信号ＶＲ２が生成される。ＳＲラッチ回路２７０の出力信号ＶＱはロウ状態を継続して、信号伝達回路２０００の出力信号ＯＵＴとして出力される。この際、ＳＲラッチ回路２７０の出力反転信号ＶＱＢはハイ状態を継続する。
【００８５】
以上のように、この実施の形態２による信号伝達回路２０００は、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端へ交互に連続して計４個のパルス（信号ＶＳ、ＶＲ）を出力する。これにより絶縁トランス１０の第２コイル１２に同相ノイズが発生し、比較器２２０が入力信号を処理できず誤動作する場合でも、速やかに復帰することができ、高い信頼性で信号を伝達できる。この場合、入力信号ＩＮの論理値の１変化につき、比較器２２０が論理値を正常値に変化させる機会が３回あるため、同相ノイズが定常状態に戻るのに時間を要する場合でも、出力信号ＯＵＴを正常状態に復帰でき、ノイズ耐性および信頼性をさらに向上させることができる。
【００８６】
なお、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端へ交互に連続して計６個あるいはそれ以上の２Ｎ個のパルス（信号ＶＳ、ＶＲ）を出力させても良く、より大きな、あるいは期間の長いノイズに対しても、出力信号ＯＵＴを正常状態への復帰させる事が可能になる。その場合、第１マスク回路２５０、第２マスク回路２６０が生成するマスク信号ＶＳＭ、ＶＲＭの所定期間は、（２Ｎ−１）個のパルス（信号ＶＳ、ＶＲ）の連続発生期間と、基準セット信号ＶＳ１（あるいは基準リセット信号ＶＲ１）の所定期間τ３とを足した期間より長く設定する。
【００８７】
また、電力変換装置２０がこのような信号伝達回路２０００を備えることで、制御部４からの制御信号をドライバ部３に伝達する信号伝達のノイズ耐性および信頼性をさらに向上させると共に、電力変換装置２０の小型化、低コスト化を促進できる。
【００８８】
また上記実施の形態２では、第１回路１００ａを構成する第２パルス変換回路１４０を図１５で示す回路としたが、以下に別例を示す。
図１７は、信号伝達回路２０００の第１回路１００ａを構成する第２パルス変換回路１４０の図１５とは異なる回路構成を示し、図１８はその動作波形である。なお、第２パルス変換回路１４０の出力信号ＶＳ、ＶＲの波形は、第２パルス変換回路１４０の回路構成に依らず同じである。
【００８９】
図１７に示すように、第２パルス変換回路１４０は、送信回路１４０ｂと、２つのＯＲ回路１４３、１４４とを備える。送信回路１４０ｂは、４つの遅延回路１４５〜１４８と、８つのＮＯＴ回路１４９ａ〜１４９ｄ、１５０ａ〜１５０ｄと、８つのＡＮＤ回路１５１ａ〜１５１ｄ、１５２ａ〜１５２ｄとを備える。送信回路１４０ｂに入力される入力信号ＩＮは、遅延回路１４５と、ＡＮＤ回路１５１ａの第１端と、ＮＯＴ回路１５０ｂを介してＡＮＤ回路１５２ｂの第２端とに入力される。遅延回路１４５の出力ＶＡ１は、遅延回路１４６と、ＮＯＴ回路１４９ａを介してＡＮＤ回路１５１ａの第２端と、ＮＯＴ回路１４９ｂを介してＡＮＤ回路１５１ｂの第２端と、ＡＮＤ回路１５２ａの第１端と、ＡＮＤ回路１５２ｂの第１端とに入力される。
【００９０】
遅延回路１４６の出力ＶＢ１は、ＡＮＤ回路１５１ｂの第１端と、ＮＯＴ回路１５０ａを介してＡＮＤ回路１５２ａの第２端と、ＡＮＤ回路１５１ｃの第１端と、遅延回路１４７と、ＮＯＴ回路１５０ｄを介してＡＮＤ回路１５２ｄの第２端とに入力される。遅延回路１４７の出力ＶＣ１は、ＮＯＴ回路１４９ｃを介してＡＮＤ回路１５１ｃの第２端と、ＮＯＴ回路１４９ｄを介してＡＮＤ回路１５１ｄの第２端と、遅延回路１４８と、ＡＮＤ回路１５２ｃの第１端と、ＡＮＤ回路１５２ｄの第１端とに入力される。遅延回路１４８の出力ＶＤ１は、ＡＮＤ回路１５１ｄの第１端と、ＮＯＴ回路１５０ｃを介してＡＮＤ回路１５２ｃの第２端とに入力される。ＮＯＴ回路１４９ａの出力は、ＡＮＤ回路１５１ａの第２端へ入力される。
【００９１】
ＯＲ回路１４３の第１端、第２端、第３端、第４端には、それぞれＡＮＤ回路１５１ａの出力ＶＥ１、ＡＮＤ回路１５１ｂの出力ＶＦ１、ＡＮＤ回路１５１ｃの出力ＶＧ１、ＡＮＤ回路１５１ｄの出力ＶＨ１が入力され、ＯＲ回路１４３は信号ＶＳを生成して第２パルス変換回路１４０から出力する。
ＯＲ回路１４４の第１端、第２端、第３端、第４端には、それぞれＡＮＤ回路１５２ａの出力ＶＩ１、ＡＮＤ回路１５２ｂの出力ＶＪ１、ＡＮＤ回路１５２ｃの出力ＶＫ１、ＡＮＤ回路１５２ｄの出力ＶＬ１が入力され、ＯＲ回路１４４は信号ＶＲを生成して第２パルス変換回路１４０から出力する。
【００９２】
図１８に示しように、第２パルス変換回路１４０では、入力信号ＩＮの論理値が変化すると、遅延回路１４５は入力信号ＩＮを所定期間τ１だけ遅延させた出力信号ＶＡ１を出力する。遅延回路１４６は、遅延回路１４５の出力信号ＶＡ１を所定期間τ２だけ遅延させた出力信号ＶＢ１を出力する。遅延回路１４７は、遅延回路１４６の出力信号ＶＢ１を所定期間τ１ａだけ遅延させた出力信号ＶＣ１を出力する。遅延回路１４８は、遅延回路の出力信号ＶＣ１を所定期間τ２ａだけ遅延させた出力信号ＶＤ１を出力する。
そして、これら入力信号ＩＮと、４つの遅延回路１４５〜１４８の出力信号ＶＡ１〜ＶＤ１とに基づいて、８つのＮＯＴ回路１４９ａ〜１４９ｄ、１５０ａ〜１５０ｄと、８つのＡＮＤ回路１５１ａ〜１５１ｄ、１５２ａ〜１５２ｄとを用いて、ＯＲ回路１４３に入力される信号ＶＥ１〜ＶＨ１と、ＯＲ回路１４４に入力される信号ＶＩ１〜ＶＬ１とが生成される。ＯＲ回路１４３、１４４は、信号ＶＳ、ＶＲを生成して第２パルス変換回路１４０から出力する。
【００９３】
この場合も、入力信号ＩＮの論理値の変化に応じて、第１コイル１１の第１端、第２端へ交互に連続して計４個のパルス（信号ＶＳ、ＶＲ）を確実に出力でき、上述した効果を同様に得ることができる。またこの場合、第２パルス変換回路１４０内で、回路ブロックの共有化によって回路規模を縮小でき、小型化に適した回路構成を提供できる。
【００９４】
実施の形態３．
次に、この発明の実施の形態３による信号伝達回路を図に基づいて説明する。
図１９は、この発明の実施の形態３による信号伝達回路３０００の回路構成を示す図であり、その動作波形を図２０に示す。
この実施の形態３では、信号伝達回路３０００の第２回路２００ａの構成が上記実施の形態１と異なり、その他の構成は、上記実施の形態１と同様である。
図１９に示すように、信号伝達回路３０００は、上記実施の形態１と同様に、第１コイル１１および第２コイル１２を有する絶縁トランス１０と、第１コイル１１に接続される第１回路１００と、第２コイル１２に接続される第２回路２００ａとを備え、入力端子１０１から第１回路１００に入力される第１信号である入力信号ＩＮを絶縁トランス１０を介して伝達し、第２回路２００ａの出力端子２０１から第２信号である出力信号ＯＵＴを出力する。この信号伝達により出力信号ＯＵＴは入力信号ＩＮに対応した信号となる。
【００９５】
第２回路２００ａは、２つの入力端子が第２コイル１２の第１端、第２端に接続され該第１端、第２端に発生する各電圧信号ＶＲＸ＋、ＶＲＸ−を受信して比較する比較器２２０と、セット信号ＶＳ２およびリセット信号ＶＲ２が入力され出力信号ＯＵＴとなる信号ＶＱを出力するＳＲラッチ回路２７０ａと、信号生成回路２８０とを備える。
比較器２２０は、第２コイル１２からの信号を受信して論理値の二値信号ＶＯに復調して出力する。信号生成回路２８０は、比較器２２０の出力信号ＶＯを基準セット信号ＶＳ１とし、その反転信号を基準リセット信号ＶＲ１として、それぞれ部分的にマスクしてセット信号ＶＳ２およびリセット信号ＶＲ２を生成し、ＳＲラッチ回路２７０ａへ出力する。
【００９６】
信号生成回路２８０は、遅延回路２８１と第３マスク回路２５０ａと第４マスク回路２６０ａとを備える。
遅延回路２８１は、比較器２２０の出力信号ＶＯを所定期間τ５だけ遅延させた信号Ｖｄ１を出力する。
第３マスク回路２５０ａは、ＮＯＴ回路２８３とＡＮＤ回路２８４とを備える。比較器２２０の出力信号ＶＯが基準セット信号ＶＳ１としてＡＮＤ回路２８４の第１端に入力され、遅延回路２８１の出力信号Ｖｄ１がＮＯＴ回路２８３を介してＡＮＤ回路２８４の第２端へ入力される。そして、ＡＮＤ回路２８４の出力が、セット信号ＶＳ２としてＳＲラッチ回路２７０ａのセット端子Ｓへ入力される。
第３マスク回路２５０ａは、比較器２２０の出力信号ＶＯである基準セット信号ＶＳ１を、遅延回路２８１の出力信号Ｖｄ１の反転信号をマスク信号に用いて部分的にマスクする。そして入力信号ＩＮに対応する信号をＳＲラッチ回路２７０ａで復調するために必要となるセット信号ＶＳ２のみを出力する。
【００９７】
第４マスク回路２６０ａは、ＮＯＴ回路２８２とＡＮＤ回路２８５とを備える。比較器２２０の出力信号ＶＯがＮＯＴ回路２８２を介してＡＮＤ回路２８５の第１端に入力され、遅延回路２８１の出力信号Ｖｄ１がＡＮＤ回路２８５の第２端へ入力される。そして、ＡＮＤ回路２８５の出力が、リセット信号ＶＲ２としてＳＲラッチ回路２７０ａのリセット端子Ｒへ入力される。
第４マスク回路２６０ａは、比較器２２０の出力信号ＶＯの反転信号を基準リセット信号ＶＲ１とし、基準リセット信号ＶＲ１を、遅延回路２８１の出力信号Ｖｄ１をマスク信号に用いて部分的にマスクする。そして入力信号ＩＮに対応する信号をＳＲラッチ回路２７０ａで復調するために必要となるリセット信号ＶＲ２のみを出力する。
【００９８】
ＳＲラッチ回路２７０ａは、信号伝達回路３０００の出力信号ＯＵＴとなる信号ＶＱを出力端子Ｑから出力する。このＳＲラッチ回路２７０ａでは、第３マスク回路２５０ａで生成したセット信号ＶＳ２がセット端子Ｓへ入力され、第４マスク回路２６０ａで生成したリセット信号ＶＲ２がリセット端子Ｒへ入力される。そして、セット信号ＶＳ２の論理変化に従って出力端子Ｑからの出力信号ＶＱをロウからハイに立ち上げる。そして出力信号ＶＱのハイの状態を維持し、リセット信号ＶＲ２の論理変化に従って、出力端子Ｑからの出力信号ＶＱをハイからロウに立ち下げ、そしてロウの状態を維持する。
【００９９】
次に、図２０を参照して信号伝達回路３０００の全体の動作について説明する。
図２０には、信号伝達回路３０００に入力される入力信号ＩＮと、第１回路１００から第１コイル１１の第１端、第２端にそれぞれ送信される送信信号ＶＳ、ＶＲと、第２コイル１２の第１端、第２端に発生して第２回路２００ａが受信する信号ＶＲＸ＋、ＶＲＸ−と、比較器２２０の出力信号ＶＯ（基準セット信号ＶＳ１）と、遅延回路２８１を用いて比較器２２０の出力信号ＶＯを遅延させた信号Ｖｄ１と、ＳＲラッチ回路２７０ａのセット端子Ｓへ入力されるセット信号ＶＳ２と、ＳＲラッチ回路２７０ａのリセット端子Ｒへ入力されるリセット信号ＶＲ２と、信号伝達回路３０００の出力信号ＯＵＴとなるＳＲラッチ回路２７０ａの出力信号ＶＱとの動作波形を示す。
【０１００】
図２０に示すように、第１回路１００から第１コイル１１の第１端、第２端にそれぞれ送信される送信信号ＶＳ、ＶＲは上記実施の形態１と同様であり、遅延回路２８１が遅延させる所定期間τ５は、入力信号ＩＮの論理値が変化する際に出力される２つのパルスの連続発生期間（τ１＋τ２）より長く設定する。
【０１０１】
時刻ｔ１では、第１回路１００の第１パルス変換回路１２０に入力される入力信号ＩＮがロウからハイになる。第１パルス変換回路１２０では、入力信号ＩＮがロウからハイになると、所定期間τ１の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第１端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯ（基準セット信号ＶＳ１）がロウからハイになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１０２】
信号生成回路２８０内の遅延回路２８１は、比較器２２０の出力信号ＶＯを所定期間τ５遅延させた信号Ｖｄ１を出力するため、信号Ｖｄ１はロウ状態を継続し、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態になる。このとき、出力信号Ｖｄ１の反転信号（図示省略）はハイ状態で、信号ＶＯ（基準セット信号ＶＳ１）がロウからハイになると、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウからハイになる。そして、セット信号ＶＳ２はＳＲラッチ回路２７０ａに入力され、ＳＲラッチ回路２７０ａの出力信号ＶＱがロウからハイになり、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１０３】
時刻ｔ２において、第１パルス変換回路１２０では、時刻ｔ１で発生した所定期間τ１の幅のパルス（信号ＶＳ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ１での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯ（基準セット信号ＶＳ１）がハイからロウになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１０４】
信号生成回路２８０内の遅延回路２８１の出力信号Ｖｄ１はロウ状態を継続し、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態を継続する。このとき、出力信号Ｖｄ１の反転信号（図示省略）はハイ状態であるが、信号ＶＯ（基準セット信号ＶＳ１）がハイからロウになると、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はハイからロウになる。リセット信号ＶＲ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１０５】
時刻ｔ３において、第１パルス変換回路１２０では、時刻ｔ２で発生した所定期間τ２の幅のパルス（信号ＶＲ）がオフし、即ち信号ＶＲがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ２での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１０６】
信号生成回路２８０内の遅延回路２８１の出力信号Ｖｄ１はロウ状態を継続し、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態を継続する。このとき、出力信号Ｖｄ１の反転信号（図示省略）はハイ状態であり、信号ＶＯ（基準セット信号ＶＳ１）がロウからハイになると、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウからハイになる。リセット信号ＶＲ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１０７】
時刻ｔ４では、遅延回路２８１の出力信号Ｖｄ１、即ち、比較器２２０の出力信号ＶＯを所定期間τ５遅延させた信号Ｖｄ１がロウからハイになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはハイ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１（図示省略）はロウ状態であり、遅延回路２８１の出力信号Ｖｄ１はロウからハイになるが、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態を継続する。このとき信号ＶＯ（基準セット信号ＶＳ１）はハイ状態であるが、出力信号Ｖｄ１の反転信号はハイからロウになり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はハイからロウになる。リセット信号ＶＲ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１０８】
時刻ｔ５では、遅延回路２８１の出力信号Ｖｄ１がハイからロウになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはハイ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はロウ状態であり、遅延回路２８１の出力信号Ｖｄ１もハイからロウになるため、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態を継続する。このとき信号ＶＯ（基準セット信号ＶＳ１）はハイ状態で、出力信号Ｖｄ１の反転信号はロウからハイになり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウからハイになる。リセット信号ＶＲ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１０９】
時刻ｔ６では、遅延回路２８１の出力信号Ｖｄ１がロウからハイになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはハイ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はロウ状態であり、遅延回路２８１の出力信号Ｖｄ１はロウからハイになるが、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウ状態を継続する。このとき信号ＶＯ（基準セット信号ＶＳ１）はハイ状態であるが、出力信号Ｖｄ１の反転信号はハイからロウになり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はハイからロウになる。リセット信号ＶＲ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１０】
時刻ｔ７では、第１パルス変換回路１２０に入力される入力信号ＩＮがハイからロウになる。第１パルス変換回路１２０では、入力信号ＩＮがハイからロウになると、所定期間τ１の幅を持ったパルス（信号ＶＲ）を第１コイル１１の第２端へ出力する。信号ＶＲがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ３での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は比較器２２０へ入力され、比較器２２０の出力信号ＶＯがハイからロウになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１１１】
信号生成回路２８０では、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はロウからハイになる。また遅延回路２８１は、比較器２２０の出力信号ＶＯを所定期間τ５遅延させた信号Ｖｄ１を出力するため、信号Ｖｄ１はハイ状態を継続し、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウからハイになる。このとき、出力信号Ｖｄ１の反転信号はロウ状態で、信号ＶＯ（基準セット信号ＶＳ１）がハイからロウになるため、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。リセット信号ＶＲ２がロウからハイになるため、ＳＲラッチ回路２７０ａの出力信号ＶＱがハイからロウになり、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１２】
時刻ｔ８において、第１パルス変換回路１２０では、時刻ｔ７で発生した所定期間τ１の幅のパルス（信号ＶＲ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＳ）を第１コイル１１の第２端へ出力する。信号ＶＳがロウからハイになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に、時刻ｔ７での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがロウからハイになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１１３】
信号生成回路２８０内の遅延回路２８１の出力信号Ｖｄ１はハイ状態を継続するが、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はハイからロウになるため、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はハイからロウになる。このとき、出力信号Ｖｄ１の反転信号はロウ状態であり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。セット信号ＶＳ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１４】
時刻ｔ９において、第１パルス変換回路１２０では、時刻ｔ８で発生した所定期間τ２の幅のパルス（信号ＶＳ）がオフし、即ち信号ＶＳがハイからロウになると、第１コイル１１に電流変化が起こり、その電流変化に誘起され、第２コイル１２の第１端と第２端に時刻ｔ８での誘導電圧信号とは逆方向の双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。そして、双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−は、比較器２２０に入力され、比較器２２０の出力信号ＶＯがハイからロウになる。比較器２２０の出力信号ＶＯは信号生成回路２８０へ入力される。
【０１１５】
信号生成回路２８０内の遅延回路２８１の出力信号Ｖｄ１はハイ状態を継続し、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はロウからハイになるため、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウからハイになる。このとき、出力信号Ｖｄ１の反転信号はロウ状態であり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。セット信号ＶＳ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１６】
時刻ｔ１０では、遅延回路２８１の出力信号Ｖｄ１、即ち、比較器２２０の出力信号ＶＯを所定期間τ５遅延させた信号Ｖｄ１がハイからロウになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはロウ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、遅延回路２８１の出力信号Ｖｄ１はハイからロウになり、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はハイ状態を継続するが、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はハイからロウになる。このとき、出力信号Ｖｄ１の反転信号はロウからハイになるが、信号ＶＯ（基準セット信号ＶＳ１）がロウ状態であり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。セット信号ＶＳ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１７】
時刻ｔ１１では、遅延回路２８１の出力信号Ｖｄ１がロウからハイになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはロウ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、遅延回路２８１の出力信号Ｖｄ１はロウからハイになり、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はハイ状態を継続するため、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はロウからハイになる。このとき、出力信号Ｖｄ１の反転信号はハイからロウになり、信号ＶＯ（基準セット信号ＶＳ１）がロウ状態であり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。セット信号ＶＳ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１８】
時刻ｔ１２では、遅延回路２８１の出力信号Ｖｄ１がハイからロウになる。この時、第１回路１００の第１パルス変換回路１２０は動作しないため、第１コイル１１での電流変化は発生せず、第２コイル１２に誘導電圧信号は発生しない。比較器２２０の出力信号ＶＯはロウ状態を継続し、信号生成回路２８０へ入力される。
信号生成回路２８０では、遅延回路２８１の出力信号Ｖｄ１はハイからロウになり、比較器２２０の出力信号ＶＯの反転信号である基準リセット信号ＶＲ１はハイ状態を継続するが、ＡＮＤ回路２８５の出力（リセット信号ＶＲ２）はハイからロウになる。このとき、出力信号Ｖｄ１の反転信号はロウからハイになるが、信号ＶＯ（基準セット信号ＶＳ１）がロウ状態であり、ＡＮＤ回路２８４の出力（セット信号ＶＳ２）はロウ状態を継続する。セット信号ＶＳ２がロウ状態を継続するため、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続し、信号伝達回路３０００の出力信号ＯＵＴとして出力される。
【０１１９】
以上のように、この実施の形態３においても、上記実施の形態１と同様に、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端へ交互に連続して複数のパルス（信号ＶＳ、ＶＲ）を出力するため、ノイズによって比較器２２０が入力信号を処理できず誤動作する場合でも、速やかに復帰することができ、高い信頼性で信号を伝達できる。
また、第２コイル１２の第１端、第２端の信号ＶＲＸ＋、ＶＲＸ−を比較器２２０の２つの入力端子に入力するため、第２コイル１２に接続される比較器２２０は、基準電圧を要せず、しかも１つの比較器２２０のみで２つの信号ＶＲＸ＋、ＶＲＸ−を処理して２値信号ＶＯに変換する。このため、信号伝達回路３０００の回路構成を簡略化でき回路面積の低減化およびコスト低減が図れる。さらに比較器２２０は、ノイズの影響を基準電圧が受けて誤動作を引き起こすなどの問題が無く、ノイズ耐性が向上して信号伝達の信頼性がさらに向上する。
【０１２０】
また、比較器２２０の出力信号ＶＯに基づいて、基準セット信号ＶＳ１と基準リセット信号ＶＲ１とをそれぞれ生成し、第３マスク回路２５０ａ、第４マスク回路２６０ａにより基準セット信号ＶＳ１、基準リセット信号ＶＲ１の不要部分をマスクして除去することで、ＳＲラッチ回路２７０ａに入力するセット信号ＶＳ２、リセット信号ＶＲ２を生成する。そしてＳＲラッチ回路２７０ａからの出力信号ＶＱを信号伝達回路３０００の出力信号ＯＵＴとする。
これにより、ＳＲラッチ回路２７０ａに入力されるセット信号ＶＳ２、リセット信号ＶＲ２を、比較器２２０の１つの出力信号ＶＯのみから容易に信頼性良く生成して、入力信号ＩＮに対応する出力信号ＯＵＴを得ることができる。
【０１２１】
またこの実施の形態では、ＳＲラッチ回路２７０ａに入力されるセット信号ＶＳ２、リセット信号ＶＲ２を生成する信号生成回路２８０は、比較器２２０の出力信号ＶＯを遅延させる遅延回路２８１と、第３マスク回路２５０ａと、第４マスク回路２６０ａとを備える。第３マスク回路２５０ａは、比較器２８１の出力信号ＶＯを基準セット信号ＶＳ１とし、遅延回路２８１の出力反転信号を用いて基準セット信号ＶＳ１の一部をマスクして不要部分を除去し、セット信号ＶＳ２を生成する。第４マスク回路２６０ａは、比較器２８１の出力反転信号を基準リセット信号ＶＲ１とし、遅延回路２８１の出力信号Ｖｄ１を用いて基準リセット信号ＶＲ１の一部をマスクして不要部分を除去し、リセット信号ＶＲ２を生成する。この場合、第３マスク回路２５０ａ、第４マスク回路２６０ａは、それぞれ１つのＮＯＴ回路２８３、２８２とＡＮＤ回路２８４、２８５とで構成される。
これにより、信号生成回路２８０を簡略な回路構成にでき、信号伝達回路３０００の回路構成をさらに簡略化でき回路面積の低減化およびコスト低減をさらに促進できる。
【０１２２】
また、電力変換装置２０がこのような信号伝達回路３０００を備えることで、制御部４からの制御信号をドライバ部３に伝達する信号伝達のノイズ耐性を向上させ信頼性を高めると共に、電力変換装置２０の小型化、低コスト化をさらに促進できる。
【０１２３】
実施の形態４．
次に、この発明の実施の形態４による信号伝達回路を図に基づいて説明する。
図２１は、この発明の実施の形態４による信号伝達回路４０００の回路構成を示す図であり、その動作波形を図２２に示す。
この実施の形態４では、信号伝達回路４０００の第２回路２００ｂの構成が上記実施の形態１と異なり、その他の構成は、上記実施の形態１と同様である。
図２１に示すように、信号伝達回路４０００は、上記実施の形態１と同様に、第１コイル１１および第２コイル１２を有する絶縁トランス１０と、第１コイル１１に接続される第１回路１００と、第２コイル１２に接続される第２回路２００ｂとを備え、入力端子１０１から第１回路１００に入力される第１信号である入力信号ＩＮを絶縁トランス１０を介して伝達し、第２回路２００ｂの出力端子２０１から第２信号である出力信号ＯＵＴを出力する。この信号伝達により出力信号ＯＵＴは入力信号ＩＮに対応した信号となる。
【０１２４】
第２回路２００ｂは、２つの入力端子が第２コイル１２の第１端、第２端に接続され該第１端、第２端に発生する各電圧信号ＶＲＸ＋、ＶＲＸ−を受信して比較する比較器２２０と、セット信号ＶＳ２およびリセット信号ＶＲ２が入力され出力信号ＯＵＴとなる信号ＶＱを出力するＳＲラッチ回路２７０ａと、信号生成回路２９０とを備える。
比較器２２０は、第２コイル１２からの信号を受信して論理値の二値信号ＶＯに復調して出力する。信号生成回路２９０は、比較器２２０の出力信号ＶＯに基づいて基準セット信号ＶＳ１および基準リセット信号ＶＲ１を生成した後、それぞれ部分的にマスクしてセット信号ＶＳ２およびリセット信号ＶＲ２を生成し、ＳＲラッチ回路２７０ａへ出力する。
【０１２５】
信号生成回路２９０は、第１エッジ検出回路としての立上りエッジ検出回路２３０と、第２エッジ検出回路としての立下りエッジ検出回路２４０と、第１マスク回路２５０ｂと、第２マスク回路２６０ｂとを備える。
立上りエッジ検出回路２３０は、比較器２２０の出力信号ＶＯの立上りエッジの変化を検出し、所定期間τ３のパルス幅を持った基準セット信号ＶＳ１を出力する。立下りエッジ検出回路２４０は、比較器２２０の出力信号ＶＯの立下りエッジの変化を検出し、所定期間τ３のパルス幅を持った基準リセット信号ＶＲ１を出力する。
【０１２６】
第１マスク回路２５０ｂは、ワンショット・マルチバイブレータ２５２ｂと、ＮＯＴ回路２５３ｂと、ＮＯＲ回路２５１ｂとを備える。
第２マスク回路２６０ｂから出力されるリセット信号ＶＲ２がワンショット・マルチバイブレータ２５２ｂへ入力される。ワンショット・マルチバイブレータ２５２ｂは、入力信号の変化をトリガとして、所定期間τ６の幅を持った出力信号を出力する。ＮＯＲ回路２５１ｂでは、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１がＮＯＴ回路２５３ｂを介してＮＯＲ回路２５１ｂの第１端に入力され、ワンショット・マルチバイブレータ２５２ｂの出力であるマスク信号ＶＳＭがＮＯＲ回路２５１ｂの第２端に入力される。そして、ＮＯＲ回路２５１ｂの出力が、セット信号ＶＳ２としてＳＲラッチ回路２７０ａのセット端子Ｓへ入力される。
第１マスク回路２５０ｂは、立上りエッジ検出回路２３０の出力である基準セット信号ＶＳ１を所定期間、即ち部分的にマスクし、入力信号ＩＮに対応する信号をＳＲラッチ回路２７０ａで復調するために必要となるセット信号ＶＳ２のみを出力する。
【０１２７】
第２マスク回路２６０ｂは、ワンショット・マルチバイブレータ２６２ｂと、ＮＯＴ回路２６３ｂと、ＮＯＲ回路２６１ｂとを備える。
第１マスク回路２５０ｂから出力されるセット信号ＶＳ２がワンショット・マルチバイブレータ２６２ｂへ入力される。ワンショット・マルチバイブレータ２６２ｂは、入力信号の変化をトリガとして、所定期間τ６の幅を持った出力信号を出力する。ＮＯＲ回路２６１ｂでは、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１がＮＯＴ回路２６３ｂを介してＮＯＲ回路２６１ｂの第１端に入力され、ワンショット・マルチバイブレータ２６２ｂの出力であるマスク信号ＶＲＭがＮＯＲ回路２６１ｂの第２端に入力される。そして、ＮＯＲ回路２６１ｂの出力が、リセット信号ＶＲ２としてＳＲラッチ回路２７０ａのリセット端子Ｒへ入力される。
第２マスク回路２６０ｂは、立下りエッジ検出回路２４０の出力である基準リセット信号ＶＲ１を所定期間、即ち部分的にマスクし、入力信号ＩＮに対応する信号をＳＲラッチ回路２７０ａで復調するために必要となるリセット信号ＶＲ２のみを出力する。
【０１２８】
ＳＲラッチ回路２７０ａは、信号伝達回路４０００の出力信号ＯＵＴとなる信号ＶＱを出力端子Ｑから出力する。このＳＲラッチ回路２７０ａでは、第１マスク回路２５０ｂで生成したセット信号ＶＳ２がセット端子Ｓへ入力され、第２マスク回路２６０ｂで生成したリセット信号ＶＲ２がリセット端子Ｒへ入力される。そして、セット信号ＶＳ２の論理変化に従って出力端子Ｑからの出力信号ＶＱをロウからハイに立ち上げる。そして出力信号ＶＱのハイの状態を維持し、リセット信号ＶＲ２の論理変化に従って、出力端子Ｑからの出力信号ＶＱをハイからロウに立ち下げ、そしてロウの状態を維持する。
【０１２９】
次に、図２２を参照して信号伝達回路４０００の全体の動作について説明する。
図２２には、信号伝達回路４０００に入力される入力信号ＩＮと、第１回路１００から第１コイル１１の第１端、第２端にそれぞれ送信される送信信号ＶＳ、ＶＲと、第２コイル１２の第１端、第２端に発生して第２回路２００ｂが受信する信号ＶＲＸ＋、ＶＲＸ−と、比較器２２０の出力信号ＶＯと、比較器２２０の出力信号ＶＯの立上りエッジを検出する立上りエッジ検出回路２３０の出力信号（基準セット信号）ＶＳ１と、比較器２２０の出力信号ＶＯの立下りエッジを検出する立下りエッジ検出回路２４０の出力信号（基準リセット信号）ＶＲ１と、ＳＲラッチ回路２７０ａのセット端子Ｓへ入力されるセット信号ＶＳ２と、ＳＲラッチ回路２７０ａのリセット端子Ｒへ入力されるリセット信号ＶＲ２と、第２マスク回路２６０ｂ内で生成され、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１を所定期間マスクする為のマスク信号ＶＲＭと、第１マスク回路２５０ｂ内で生成され、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１を所定期間マスクする為のマスク信号ＶＳＭと、信号伝達回路４０００の出力信号ＯＵＴとなるＳＲラッチ回路２７０ａの出力信号ＶＱとの動作波形を示す。
【０１３０】
なお上記実施の形態１〜３では、マスク信号がロウの時に基準セット信号ＶＳ１、基準リセット信号ＶＲ１をマスクするものを示したが、この実施の形態４では、マスク信号ＶＳＭ、ＶＲＭがハイの時に基準セット信号ＶＳ１、基準リセット信号ＶＲ１の不要部分をマスクする。
また、第１コイル１１の第１端、第２端にそれぞれ送信される送信信号ＶＳ、ＶＲ、第２コイル１２の第１端、第２端に発生する信号ＶＲＸ＋、ＶＲＸ−、比較器２２０の出力信号ＶＯ、基準セット信号ＶＳ１、基準リセット信号ＶＲ１、セット信号ＶＳ２およびリセット信号ＶＲ２は、上記実施の形態１の図３で示したものと同様であり、上記実施の形態１と同様の動作は適宜省略して説明する。なお、図２２におけるｔ１〜ｔ１４は図３に示すものと異なる。
【０１３１】
時刻ｔ１では、第１回路１００の第１パルス変換回路１２０に入力される入力信号ＩＮがロウからハイになる。第１パルス変換回路１２０では、所定期間τ１の幅を持ったパルス（信号ＶＳ）を第１コイル１１へ出力し、第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。これにより比較器２２０の出力信号ＶＯがロウからハイになり、立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
第１マスク回路２５０ｂでは、リセット信号ＶＲ２（ロウ状態）がワンショット・マルチバイブレータ２５２ｂに入力され、ワンショット・マルチバイブレータ２５２ｂの出力（マスク信号ＶＳＭ）はロウ状態を継続する。そして、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが第１マスク回路２５０ｂに入力されると、マスク信号ＶＳＭの論理に従って、第１マスク回路２５０ｂの出力（セット信号ＶＳ２）がロウからハイになる。そして、ＳＲラッチ回路２７０ａの出力信号ＶＱがロウからハイになり、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
【０１３２】
また、第１マスク回路２５０ｂの出力（セット信号ＶＳ２）がロウからハイになると、第２マスク回路２６０ｂのワンショット・マルチバイブレータ２６２ｂは、所定期間τ６の幅を持ったパルス（マスク信号ＶＲＭ）を生成する。第２マスク回路２６０ｂでは、立下りエッジ検出回路２４０からの基準リセット信号ＶＲ１をマスク信号ＶＲＭにより所定期間τ６だけマスクし、その間はロウとなるリセット信号ＶＲ２を生成してＳＲラッチ回路２７０ａのリセット端子Ｒへ出力する。即ち、第２マスク回路２６０ｂは、セット信号ＶＳ２の立ち上がりタイミングから連続期間である所定期間τ６で基準リセット信号ＶＲ１をマスクする。
【０１３３】
時刻ｔ２では、基準セット信号ＶＳ１およびセット信号ＶＳ２がハイからロウになる。
時刻ｔ３において、第１パルス変換回路１２０では、時刻ｔ１で発生したパルス（信号ＶＳ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＲ）を第１コイル１１へ出力する。第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力され、比較器２２０の出力信号ＶＯがロウに変化する。立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
所定期間τ３のパルス（基準リセット信号ＶＲ１）は、所定期間τ６のパルス（マスク信号ＶＲＭ）にマスクされて、リセット信号ＶＲ２はロウ状態を維持する。これによりＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続して、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
【０１３４】
時刻ｔ４では、基準リセット信号ＶＲ１がハイからロウになり、その後、マスク信号ＶＲＭがハイからロウになる。
なお、ワンショット・マルチバイブレータ２６２ｂの出力であるマスク信号ＶＲＭの所定期間τ６は、第１回路１００の第１パルス変換回路１２０の時刻ｔ１での出力信号ＶＳの所定期間τ１と、立下りエッジ検出回路２４０の所定期間τ３とを足した期間より長く設定（τ６＞τ１＋τ３）される。マスク信号ＶＲＭは、セット信号ＶＳ２の立ち上がりタイミングから所定期間τ６のみハイ状態となり、次にセット信号ＶＳ２がハイになる前、即ち時刻ｔ５以前にロウに戻る。
【０１３５】
時刻ｔ５において、第１パルス変換回路１２０では、時刻ｔ３で発生した所定期間τ２の幅のパルス（信号ＶＲ）がオフし、第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力され、比較器２２０の出力信号ＶＯがハイに変化する。立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
第１マスク回路２５０ｂでは、リセット信号ＶＲ２（ロウ状態）がワンショット・マルチバイブレータ２５２ｂに入力され、ワンショット・マルチバイブレータ２５２ｂの出力（マスク信号ＶＳＭ）はロウ状態を継続する。そして、立上りエッジ検出回路２３０から基準セット信号ＶＳ１のパルスが第１マスク回路２５０ｂに入力されると、マスク信号ＶＳＭの論理に従って、第１マスク回路２５０ｂの出力（セット信号ＶＳ２）がロウからハイになる。
【０１３６】
また、第１マスク回路２５０ｂの出力（セット信号ＶＳ２）がロウからハイになると、第２マスク回路２６０ｂのワンショット・マルチバイブレータ２６２ｂは、所定期間τ６の幅を持ったパルス（マスク信号ＶＲＭ）を生成する。基準リセット信号ＶＲ１はロウ状態であるためおよび第２マスク回路２６０ｂでは、リセット信号ＶＲ２はロウ状態を継続し、ＳＲラッチ回路２７０ａの出力信号ＶＱはハイ状態を継続して、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
時刻ｔ６では、基準セット信号ＶＳ１およびセット信号ＶＳ２がハイからロウになる。
時刻ｔ７では、マスク信号ＶＲＭがハイからロウになる。
【０１３７】
時刻ｔ８では、第１回路１００の第１パルス変換回路１２０に入力される入力信号ＩＮがハイからロウになる。第１パルス変換回路１２０では、所定期間τ１の幅を持ったパルス（信号ＶＲ）を第１コイル１１へ出力し、第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に双極性の誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力される。これにより比較器２２０の出力信号ＶＯがハイからロウになり、立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
第２マスク回路２６０ｂでは、セット信号ＶＳ２（ロウ状態）がワンショット・マルチバイブレータ２６２ｂに入力され、ワンショット・マルチバイブレータ２６２ｂの出力（マスク信号ＶＲＭ）はロウ状態を継続する。そして、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが第２マスク回路２６０ｂに入力されると、マスク信号ＶＲＭの論理に従って、第２マスク回路２６０ｂの出力（リセット信号ＶＲ２）がロウからハイになる。そして、ＳＲラッチ回路２７０ａの出力信号ＶＱがハイからロウになり、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
【０１３８】
また、第２マスク回路２６０ｂの出力（リセット信号ＶＲ２）がロウからハイになると、第１マスク回路２５０ｂのワンショット・マルチバイブレータ２５２ｂは、所定期間τ６の幅を持ったパルス（マスク信号ＶＳＭ）を生成する。第１マスク回路２５０ｂでは、立上りエッジ検出回路２３０からの基準セット信号ＶＳ１をマスク信号ＶＳＭにより所定期間τ６だけマスクし、その間はロウとなるリセット信号ＶＳ２を生成してＳＲラッチ回路２７０ａのセット端子Ｓへ出力する。即ち、第１マスク回路２５０ｂは、リセット信号ＶＲ２の立ち上がりタイミングから連続期間である所定期間τ６で基準セット信号ＶＳ１をマスクする。
【０１３９】
時刻ｔ９では、基準リセット信号ＶＲ１およびリセット信号ＶＲ２がハイからロウになる。
時刻ｔ１０において、第１パルス変換回路１２０では、時刻ｔ８で発生したパルス（信号ＶＲ）がオフし、連続して所定期間τ２の幅を持ったパルス（信号ＶＳ）を第１コイル１１へ出力する。第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力され、比較器２２０の出力信号ＶＯがハイに変化する。立上りエッジ検出回路２３０は、所定期間τ３の幅を持ったパルス（基準セット信号ＶＳ１）を出力する。
所定期間τ３のパルス（基準セット信号ＶＳ１）は、所定期間τ６のパルス（マスク信号ＶＳＭ）にマスクされて、セット信号ＶＳ２はロウ状態を維持する。これによりＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続して、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
【０１４０】
時刻ｔ１１では、基準セット信号ＶＳ１がハイからロウになり、その後、マスク信号ＶＳＭがハイからロウになる。
なお、ワンショット・マルチバイブレータ２５２ｂの出力であるマスク信号ＶＳＭの所定期間τ６は、時刻ｔ８での出力信号ＶＲの所定期間τ１と、立上りエッジ検出回路２３０の所定期間τ３とを足した期間より長く設定（τ６＞τ１＋τ３）される。マスク信号ＶＳＭは、リセット信号ＶＲ２の立ち上がりタイミングから所定期間τ６のみハイ状態となり、次にセット信号ＶＲ２がハイになる前、即ち時刻ｔ１２以前にロウに戻る。
【０１４１】
時刻ｔ１２において、第１パルス変換回路１２０では、時刻ｔ１０で発生した所定期間τ２の幅のパルス（信号ＶＳ）がオフし、第１コイル１１の電流変化に誘起されて第２コイル１２の第１端と第２端に誘導電圧信号ＶＲＸ＋とＶＲＸ−が出力され、比較器２２０の出力信号ＶＯがロウに変化する。立下りエッジ検出回路２４０は、所定期間τ３の幅を持ったパルス（基準リセット信号ＶＲ１）を出力する。
第２マスク回路２６０ｂでは、セット信号ＶＳ２（ロウ状態）がワンショット・マルチバイブレータ２６２ｂに入力され、ワンショット・マルチバイブレータ２６２ｂの出力（マスク信号ＶＲＭ）はロウ状態を継続する。そして、立下りエッジ検出回路２４０から基準リセット信号ＶＲ１のパルスが第２マスク回路２６０ｂに入力されると、マスク信号ＶＲＭの論理に従って、第２マスク回路２６０ｂの出力（リセット信号ＶＲ２）がロウからハイになる。
【０１４２】
また、第２マスク回路２６０ｂの出力（リセット信号ＶＲ２）がロウからハイになると、第１マスク回路２５０ｂのワンショット・マルチバイブレータ２５２ｂは、所定期間τ６の幅を持ったパルス（マスク信号ＶＳＭ）を生成する。基準セット信号ＶＳ１はロウ状態であるためおよび第１マスク回路２５０ｂでは、セット信号ＶＳ２はロウ状態を継続し、ＳＲラッチ回路２７０ａの出力信号ＶＱはロウ状態を継続して、信号伝達回路４０００の出力信号ＯＵＴとして出力される。
時刻ｔ１３では、基準リセット信号ＶＲ１およびリセット信号ＶＲ２がハイからロウになる。
時刻ｔ１４では、マスク信号ＶＳＭがハイからロウになる。
【０１４３】
以上のように、この実施の形態４においても、上記実施の形態１と同様に、入力信号ＩＮの論理値の１変化につき、第１コイル１１の第１端、第２端へ交互に連続して複数のパルス（信号ＶＳ、ＶＲ）を出力するため、ノイズによって比較器２２０が入力信号を処理できず誤動作する場合でも、速やかに復帰することができ、高い信頼性で信号を伝達できる。
また、第２コイル１２の第１端、第２端の信号ＶＲＸ＋、ＶＲＸ−を比較器２２０の２つの入力端子に入力するため、第２コイル１２に接続される比較器２２０は、基準電圧を要せず、しかも１つの比較器２２０のみで２つの信号ＶＲＸ＋、ＶＲＸ−を処理して２値信号ＶＯに変換する。このため、信号伝達回路４０００の回路構成を簡略化でき回路面積の低減化およびコスト低減が図れる。さらに比較器２２０は、ノイズの影響を基準電圧が受けて誤動作を引き起こすなどの問題が無く、ノイズ耐性が向上して信号伝達の信頼性がさらに向上する。
【０１４４】
また、比較器２２０の出力信号ＶＯに基づいて、立上りエッジ検出回路２３０により基準セット信号ＶＳ１を、立下りエッジ検出回路２４０により基準リセット信号ＶＲ１をそれぞれ生成する。さらに第１マスク回路２５０ｂ、第２マスク回路２６０ｂにより基準セット信号ＶＳ１、基準リセット信号ＶＲ１を所定期間、マスクして不要部分を除去することで、ＳＲラッチ回路２７０ａに入力するセット信号ＶＳ２、リセット信号ＶＲ２を生成する。そしてＳＲラッチ回路２７０ａからの出力信号ＶＱを信号伝達回路４０００の出力信号ＯＵＴとする。
これにより、ＳＲラッチ回路２７０ａに入力されるセット信号ＶＳ２、リセット信号ＶＲ２を、比較器２２０の１つの出力信号ＶＯのみから容易に信頼性良く生成して、入力信号ＩＮに対応する出力信号ＯＵＴを得ることができる。
【０１４５】
また、第１マスク回路２５０ｂは、ワンショット・マルチバイブレータ２５２ｂを用い、リセット信号ＶＲ２の立ち上がりタイミングから所定期間τ６だけ基準セット信号ＶＳ１をマスクしてセット信号ＶＳ２を生成する。第２マスク回路２６０ｂは、ワンショット・マルチバイブレータ２６２ｂを用い、セット信号ＶＳ２の立ち上がりタイミングから所定期間τ６だけ基準リセット信号ＶＲ１をマスクしてリセット信号ＶＲ２を生成する。このため、基準セット信号ＶＳ１、基準リセット信号ＶＲ１の不要部分を確実に除去して、ＳＲラッチ回路２７０ａに入力するセット信号ＶＳ２、リセット信号ＶＲ２を信頼性良く生成できる。
【０１４６】
また、電力変換装置２０がこのような信号伝達回路４０００を備えることで、制御部４からの制御信号をドライバ部３に伝達する信号伝達のノイズ耐性を向上させ信頼性を高めると共に、電力変換装置２０の小型化、低コスト化を促進できる。
【０１４７】
実施の形態５．
図２３は、この発明の実施の形態５による電力変換装置をモータ制御に適用した構成図である。ここでは、上記実施の形態１による信号伝達回路１０００を備えた電力変換装置２０ａについて示すが、実施の形態２〜４による信号伝達回路２０００〜４０００を備えた場合も同様である。
図２３に示すように、ハイブリッド自動車や電気自動車等で用いられるモータ１を制御する電力変換装置２０ａは、１または複数の電力半導体スイッチング素子２とドライバ部３とを共に樹脂封止して構成されるパワーモジュール２ａと、電力半導体スイッチング素子２を制御する制御信号を生成する制御部４と、制御部４からの制御信号をドライバ部３に伝達する信号伝達回路１０００とを備える。
【０１４８】
信号伝達回路１０００は、制御部４とドライバ部３との間に接続され、ドライバ部３、電力半導体スイッチング素子２およびモータ１等、高電圧で制御される装置と制御部４とを絶縁し、制御部４からの制御信号を入力信号ＩＮとして入力し、出力信号ＯＵＴとして出力する。
この実施の形態では、電力変換装置２０ａが、信号伝送の確度を向上し、更に回路構成の簡略化、および回路面積の低減化と、ノイズによる誤動作の抑制を促進した低コストな信号伝達回路１０００を備え、さらに電力半導体スイッチング素子２とドライバ部３とで構成されるパワーモジュール２ａを備えているため、電力変換装置２０ａの小型化、低コスト化がさらに促進できる。
【０１４９】
なお、図２４に示すように、電力半導体スイッチング素子２とドライバ部３と信号伝達回路１０００とを共に樹脂封止して構成されるパワーモジュール２ｂを備えた電力変換装置２０ｂを用いても良く、同様の効果が得られる。
また、図２５に示すように、電力半導体スイッチング素子２とドライバ部３と信号伝達回路１０００と、制御部４とを共に樹脂封止して構成されるパワーモジュール２ｃを備えた電力変換装置２０ｃを用いても良く、同様の効果が得られる。
【０１５０】
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
0006009719.tif 000002
【図２】
0006009719.tif 000003
【図３】
0006009719.tif 000004
【図４】
0006009719.tif 000005
【図５】
0006009719.tif 000006
【図６】
0006009719.tif 000007
【図７】
0006009719.tif 000008
【図８】
0006009719.tif 000009
【図９】
0006009719.tif 000010
【図１０】
0006009719.tif 000011
【図１１】
0006009719.tif 000012
【図１２】
0006009719.tif 000013
【図１３】
0006009719.tif 000014
【図１４】
0006009719.tif 000015
【図１５】
0006009719.tif 000016
【図１６】
0006009719.tif 000017
【図１７】
0006009719.tif 000018
【図１８】
0006009719.tif 000019
【図１９】
0006009719.tif 000020
【図２０】
0006009719.tif 000021
【図２１】
0006009719.tif 000022
【図２２】
0006009719.tif 000023
【図２３】
0006009719.tif 000024
【図２４】
0006009719.tif 000025
【図２５】
0006009719.tif 000026