(57)【特許請求の範囲】
【請求項１】
整列した複数の画素を有する撮像装置において、
各々の前記画素は、
フォトダイオードと、
アンプの入出力端子間に接続されたキャパシタ及び当該キャパシタを短絡するリセットスイッチを有する積分回路と、
前記積分回路の出力端子に第１転送スイッチを介して接続された第１ノイズメモリと、
前記第１ノイズメモリに第２転送スイッチを介して接続された第２ノイズメモリと、
前記積分回路の出力端子に第３転送スイッチを介して接続された第１信号メモリと、
前記第１信号メモリに第４転送スイッチを介して接続された第２信号メモリと、
を備え、
この撮像装置は、
前記第２ノイズメモリと前記第２信号メモリの出力の差分を出力する差動アンプと、
前記差動アンプから出力されるビデオ信号に基づいて、前記キャパシタへの電荷蓄積期間を制御する制御回路と、
を備え、
前記制御回路は、
以下の（１）〜（９）の状態の期間：
（１）前記リセットスイッチ、前記第１転送スイッチ、前記第２転送スイッチ、前記第３転送スイッチ、及び前記第４転送スイッチがＯＦＦである初期状態の第１期間、
（２）前記リセットスイッチ及び前記第１転送スイッチをＯＮし、前記積分回路の出力端子を前記第１ノイズメモリに接続する第２期間、
（３）前記リセットスイッチがＯＦＦになる前に、前記第１転送スイッチがＯＦＦされる第３期間、
（４）前記リセットスイッチをＯＦＦし、前記フォトダイオードから前記キャパシタに電荷を蓄積させる第４期間、
（５）前記第３転送スイッチ及び第４転送スイッチをＯＮして、前記積分回路の出力端子を、前記第１信号メモリを介して、前記第２信号メモリに接続する第５期間、
（６）前記第３転送スイッチ及び第４転送スイッチをＯＦＦする第６期間、
（７）前記第２転送スイッチをＯＮして、前記第１ノイズメモリ内に記憶されたデータを前記第２ノイズメモリに転送する第７期間、
（８）前記第２転送スイッチをＯＦＦする第８期間、及び、
（９）前記差動アンプからビデオ信号を出力させる第９期間、
を順番に実行するように、前記リセットスイッチ、前記第１転送スイッチ、前記第２転送スイッチ、前記第３転送スイッチ、及び前記第４転送スイッチを制御し、
前記ビデオ信号の大きさを判定し、
前記ビデオ信号の大きさが所定値未満の場合には、前記リセットスイッチをＯＮすることなく、前記第５期間〜前記第９期間の動作を繰り返し、
前記ビデオ信号の大きさが前記所定値以上の場合には、前記フォトダイオードから前記キャパシタへの電荷の蓄積を停止させ、前記第５期間〜前記第９期間の動作を行って、ビデオ信号を前記差動アンプから出力させる、ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードアレイを含む撮像装置に関するものである。
【背景技術】
【０００２】
従来、フォトダイオードアレイを含む撮像装置においては、幾つかの制御手法が知られている。
【０００３】
特許文献１に記載の撮像装置においては、フォトダイオードと、積分回路との間に接続スイッチを設けており、積分回路における電荷蓄積動作の終了後に、スイッチがオフされる構成が示されている。
【０００４】
更に、特許文献２に記載の撮像装置においては、フォトダイオードと、積分回路との間に接続スイッチを設けており、積分回路からの出力が過剰な場合には、接続スイッチを切断する構成が示されており、過剰電荷の積分回路への流入を防止している。
【０００５】
また、特許文献３に記載の撮像装置においては、デジタルカメラにおいて、フォトダイオードの露光量が所定値に到達した場合に、メカニカルシャッタを自動的に閉じる構成（ＡＥ：自動露出）が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１７８０４６号公報
【特許文献２】特開平１１−２５２３０５号公報
【特許文献３】特開２０００−７８４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年、従来よりも更に高速かつ高精度の撮像を行うことが可能な撮像装置が期待されている。特に、高速かつ高精度の撮像装置は、プリンタやスキャナなどの電子情報機器、移動体追尾装置、或いは工業用検査装置など、様々な分野への適用が期待されている。
【０００８】
本発明は、このような課題に鑑みてなされたものであり、高速かつ高精度の撮像を行うことが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の課題を解決するため、本発明に係る撮像装置は、整列した複数の画素を有する撮像装置において、各々の前記画素は、フォトダイオードと、アンプの入出力端子間に接続されたキャパシタ及び当該キャパシタを短絡するリセットスイッチを有する積分回路と、前記積分回路の出力端子に第１転送スイッチを介して接続された第１ノイズメモリと、前記第１ノイズメモリに第２転送スイッチを介して接続された第２ノイズメモリと、前記積分回路の出力端子に第３転送スイッチを介して接続された第１信号メモリと、前記第１信号メモリに第４転送スイッチを介して接続された第２信号メモリと、を備え、この撮像装置は、前記第２ノイズメモリと前記第２信号メモリの出力の差分を出力する差動アンプと、前記差動アンプから出力されるビデオ信号に基づいて、前記キャパシタへの電荷蓄積期間を制御する制御回路と、を備えている。
【００１０】
ここで、前記制御回路は、以下の（１）〜（９）の状態の期間を順番に実行するように、前記リセットスイッチ、前記第１転送スイッチ、前記第２転送スイッチ、前記第３転送スイッチ、及び前記第４転送スイッチを制御する。
【００１１】
（１）前記リセットスイッチ、前記第１転送スイッチ、前記第２転送スイッチ、前記第３転送スイッチ、及び前記第４転送スイッチがＯＦＦである初期状態の第１期間。
（２）前記リセットスイッチ及び前記第１転送スイッチをＯＮし、前記積分回路の出力端子を前記第１ノイズメモリに接続する第２期間。
（３）前記リセットスイッチがＯＦＦになる前に、前記第１転送スイッチがＯＦＦされる第３期間。
（４）前記リセットスイッチをＯＦＦし、前記フォトダイオードから前記キャパシタに電荷を蓄積させる第４期間。
（５）前記第３転送スイッチ及び第４転送スイッチをＯＮして、前記積分回路の出力端子を、前記第１信号メモリを介して、前記第２信号メモリに接続する第５期間。
（６）前記第３転送スイッチ及び第４転送スイッチをＯＦＦする第６期間。
（７）前記第２転送スイッチをＯＮして、前記第１ノイズメモリ内に記憶されたデータを前記第２ノイズメモリに転送する第７期間。
（８）前記第２転送スイッチをＯＦＦする第８期間。
（９）前記差動アンプからビデオ信号を出力させる第９期間。
【００１２】
そして、前記制御回路は、前記ビデオ信号の大きさを判定し、前記ビデオ信号の大きさが所定値未満の場合には、前記リセットスイッチをＯＮすることなく、前記第５期間〜前記第９期間の動作を繰り返し、前記ビデオ信号の大きさが前記所定値以上の場合には、前記フォトダイオードから前記キャパシタへの電荷の蓄積を停止させ、前記第５期間〜前記第９期間の動作を行って、ビデオ信号を前記差動アンプから出力させることを特徴とする。
【００１３】
本発明の撮像装置によれば、２段階のメモリを設けることで、差動アンプにてノイズ成分を除去しつつ、ビデオ信号の大きさが所定値未満の場合には、改めて、リセットスイッチをＯＮして、積分回路をリセットすることなく、第５期間以降の動作を実行するので、電荷蓄積に必要な時間を短縮しつつ高精度な撮像を行うことができる。
【発明の効果】
【００１４】
本発明の撮像装置によれば、高速かつ高精度の撮像を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態に係る撮像装置のブロック図（図１（Ａ））と、撮像装置を用いた変位センサのブロック図（図１（Ｂ））である。
【図２】露光時間制御回路のブロック図（図２（Ａ））と、入出力と制御出力の関係を示す図表（図２（Ｂ））である。
【図３】１画素周辺の回路構成を示すブロック図（図３（Ａ））と、各スイッチのＯＮ／ＯＦＦの状態を示す図表（図３（Ｂ））である。
【図４】各スイッチのタイミングチャートである。
【図５】方形波生成回路の一例を示す図（図５（Ａ））、方形波生成要素の一例の図（図５（Ｂ））である。
【発明を実施するための形態】
【００１６】
以下、実施の形態に係る撮像装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１７】
図１は、実施形態に係る撮像装置のブロック図（図１（Ａ））と、撮像装置を用いた変位センサのブロック図（図１（Ｂ））である。
【００１８】
図１（Ａ）に示すように、この撮像装置１は、ラインセンサであって、一次元状に配列された複数の画素Ｐ（１）〜Ｐ（Ｎ）を備えている（Ｎは２以上の整数）。これらの画素群は二次元状に配列させることも可能である。各画素Ｐ（１）〜Ｐ（Ｎ）からの信号は、スイッチＳｗ９及びアンプＡＭＰ３を介して順次読み出される。スイッチＳｗ９の出力は、アンプＡＭＰ３を介して、撮像装置１の外部にビデオ信号として出力される。このビデオ信号は、必要に応じてＡ／Ｄ変換される。
【００１９】
各スイッチＳｗ９は、シフトレジスタ１Ｓからの電荷転送指示信号に同期して、順次ＯＮされる。シフトレジスタ１Ｓには、クロック信号ＣＬＫと、電荷転送開始を指示するスタート信号或いはトリガ信号Ｔｒｉｇが入力される。トリガ信号Ｔｒｉｇが入力されると、シフトレジスタ１Ｓは、一次元状に配列された画素ごとの転送スイッチＳｗ９を順次ＯＮして、電荷転送を開始する。シフトレジスタ１Ｓとしては、ＭＯＳシフトレジスタを用いることができる。クロック信号は、シフトレジスタ１Ｓにおける動作タイミングを決定する。
【００２０】
各画素Ｐ（１）〜Ｐ（Ｎ）における露光時間（複数の電荷蓄積時間の積算値）は、露光時間制御回路１Ｅによって、制御される。露光時間制御回路１Ｅは、撮像チップとしての撮像装置１内に組み込むことができるが、他の装置、例えば、制御用のコンピュータ内に組み込むことも可能である。露光時間制御装置１Ｅには、ビデオ信号が入力される。入力されたビデオ信号に応じて、各画素における露光時間を設定する。なお、露光時間制御回路１Ｅは、シフトレジスタ１Ｓと共に撮像装置のスイッチ群を制御する制御回路として機能する。
【００２１】
露光時間制御回路１Ｅには、露光時間計測等に用いられるクロック信号ＣＬＫと、信号読出時のタイミングを知らせるためのトリガ信号Ｔｒｉｇが入力される。露光時間制御回路１Ｅは、ビデオ信号の大きさ（強度）が、所定値未満の場合には、露光時間（複数の電荷蓄積時間の積算値）を長くし、所定値以上の場合には、各画素内のフォトダイオードから積分回路のキャパシタＣ１（図３（Ａ）参照）への電荷の蓄積を停止させる。この露光時間は、各画素内のスイッチをＯＮ／ＯＦＦすることで行うことができる。
【００２２】
図１（Ｂ）に示されるように、変位センサは、上述の撮像装置１と、投光装置２と、これらを制御する制御装置３とを備えており、被測定対象物ＯＢＪまでの距離を計測することができる。対象物ＯＢＪ上の照射位置を走査する場合には、距離情報の集合、すなわち表面凹凸を求めることができる。制御装置３からトリガ信号Ｔｒｉｇが投光装置２に入力されると、投光装置２は対象物ＯＢＪに向けて、光を出射する。この光の波長は、撮像装置１における画素の感度波長領域に応じて選択される。例えば、画素がＳｉからなる場合には、出射光として赤外線を用いることができる。投光装置２には、クロック信号ＣＬＫも入力されており、入力されたクロック信号ＣＬＫをカウントすることで、投光時間を決定することができる。クロック信号ＣＬＫは、パルス信号なので、投光装置２内の発光素子（レーザダイオード又は発光ダイオード等）に、パルス信号に同期した駆動電流を供給することで、パルス光を出射することができる。
【００２３】
投光装置２へ入力される発光用のトリガ信号と、クロック信号ＣＬＫは、撮像装置１にも入力される。投光動作と撮像動作を同期させるためである。投光装置２から光が対象物ＯＢＪに照射されると、照射された光は対象物の表面で反射される。反射光は、撮像装置１内の画素群に入射する。この場合、反射光の画素群内の入射位置（スポット）は、三角測距法の原理に基づき、対象物ＯＢＪまでの距離（変位）に対応する。すなわち、画素群内に入射光ピークがある場合、その位置は投光装置２から対象物ＯＢＪまでの距離に対応する。なお、撮像装置１は反射光を画素群上に集光する集光レンズを備えている。撮像装置１からは、ビデオ信号が出力されているので、このビデオ信号をコンピュータなどの処理回路に入力し、入射位置を求めればよい。したがって、かかるシステムは、変位センサとして利用することもできる。
【００２４】
図２は、第１実施形態に係る露光時間制御回路のブロック図（図２（Ａ））と、入出力と制御出力の関係を示す図表（図２（Ｂ））である。
【００２５】
撮像装置１におけるアンプＡＭＰ３（図１参照）からは、ビデオ信号（Ｖｏｕｔ）が出力されるが、露光時間制御回路１Ｅには、このビデオ信号（Ｖｏｕｔ）が帰還入力される。露光時間制御回路１Ｅは、撮像装置１における積分回路ＩＴＧの出力（ビデオ信号（Ｖｏｕｔ））の大きさを判定する判定回路１Ｅａと、判定回路１Ｅａの出力に基づき露光時間（電荷蓄積時間）を調整する制御出力を生成する露光時間調整回路１Ｅｂと、制御出力に基づく各種スイッチを制御する方形波を生成する方形波生成回路１Ｅｃとを備えている。
【００２６】
判定回路１Ｅａは、比較器ＣＯＭＰ１を備えている。比較器ＣＯＭＰ１においては、その反転入力端子（−）に下限値である所定値の電圧Ｖｌｏｗが入力され、非反転入力端子（＋）にビデオ信号（Ｖｏｕｔ）が入力され、出力１を発生する。
【００２７】
図２（Ｂ）の上欄に示すように、入力されるビデオ信号（Ｖｏｕｔ）の大きさが、下限値Ｖｌｏｗ以上の場合、すなわち入力電圧が適正な場合、比較器ＣＯＭＰ１の出力１は、Ｈ（高レベル）となり、露光時間調整回路１Ｅｂは、露光時間終了を促す制御出力を発生する。
【００２８】
図２（Ｂ）の下欄に示すように、入力されるビデオ信号（Ｖｏｕｔ）が、下限値Ｖｌｏｗよりも低い場合、すなわち入力電圧が低すぎる場合、比較器ＣＯＭＰ１の出力１，出力２は、Ｌ（低レベル）となり、露光時間調整回路１Ｅｂは、露光時間延長を促す制御出力を発生する。
【００２９】
ここで、大きさが判定されるビデオ信号は、時系列に転送される各画素Ｐ（１）〜Ｐ（Ｎ）からの積分出力を含んでいる。それぞれの画素に対応する積分出力を基準として、画素内のスイッチを制御し、各画素内の露光時間を個別に制御することもできるが、ここでは、全体の画素出力の平均値或いは積算値に基づき、全体の画素の露光時間を一斉に制御する。
【００３０】
すなわち、大きさが判定されるビデオ信号は、時系列に転送される各画素Ｐ（１）〜Ｐ（Ｎ）からの積分出力の１フレーム分の積算値とし、全ての画素内のスイッチを同時に制御し、全ての画素内の露光時間を同時に制御する。
【００３１】
出力されたビデオ信号は判定回路１Ｅａにより判定されるが、露光時間調整回路１Ｅｂは、判定回路１Ｅａの判定結果に基づいて、画素の露光時間（（複数の電荷蓄積時間の積算値）を帰還制御している。ここで、露光時間（積分回路における電荷蓄積時間の積算値）は、一度、リセットスイッチＳｗ２（図３参照）がＯＦＦとなってから、露光が終了するまでの、複数の電荷蓄積時間の積算回数（延長回数）によって、決定される。この露光終了は、フォトダイオードから積分回路のキャパシタＣ１への電荷流入の停止によって行われる。具体的な一例としては、積分回路とフォトダイオードＰＤとの間の接続スイッチＳｗ１をＯＦＦする方法である。
【００３２】
露光時間調整回路１Ｅｂは、判定回路１Ｅａにより、積分回路の出力であるビデオ信号（Ｖｏｕｔ）が、下限値Ｖｌｏｗよりも小さいと判定された場合は、電荷蓄積期間の延長回数を増加させる出力、すなわち、露光終了を禁止する旨の指示信号（接続スイッチＳｗ１（図３参照）のＯＦＦを禁じる）を方形波生成回路１Ｅｃに入力する、これにより、方形波生成回路１Ｅｃは、露光終了が禁止された状態で、次回の電荷蓄積動作を繰り返されるよう方形波を生成し、生成された方形波は該当するスイッチに入力される。ビデオ信号が、下限値Ｖｌｏｗ以上の場合には、露光終了は禁止されないので、接続スイッチＳｗ１がＯＦＦとなり、露光は終了する。
【００３３】
このように、露光時間制御回路１Ｅは、積分回路の出力に基づいて、定期的に読み出されるビデオ信号に基づく、非破壊の電荷蓄積期間の延長回数を制御することで、積分回路における全体の電荷蓄積期間を制御している。
【００３４】
次に、電荷蓄積期間の積算回数（延長回数）の制御について説明する。
【００３５】
図３は、実施形態に係る１画素周辺の回路構成を示すブロック図（図３（Ａ））と、実施形態に係る各スイッチのＯＮ／ＯＦＦの状態を示す図表（図３（Ｂ））である。
【００３６】
図３（Ａ）に示すように、上述の撮像装置に含まれる各画素Ｐは、フォトダイオードＰＤと、アンプＡＭＰ１を含む積分回路ＩＴＧと、積分回路ＩＴＧの入力端子とフォトダイオードＰＤのカソードとの間を接続するスイッチＳｗ１とを備えている。フォトダイオードＰＤのアノードは接地されている。
【００３７】
画素Ｐは、積分回路ＩＴＧの出力端子に第１転送スイッチＳｗ３を介して接続された第１ノイズメモリＭ３と、第１ノイズメモリＭ３に第２転送スイッチＳｗ５を介して接続された第２ノイズメモリＭ５と、積分回路ＩＴＧの出力端子に第３転送スイッチＳｗ４を介して接続された第１信号メモリＭ４と、第１信号メモリＭ４に第４転送スイッチＳｗ６を介して接続された第２信号メモリＭ６と、第２ノイズメモリＭ５と第２信号メモリＭ６の出力の差分を出力する差動アンプＡＭＰ２と、差動アンプＡＭＰ２から出力されるビデオ信号に基づいて、キャパシタＣ１への電荷蓄積期間を制御する制御回路（露光時間制御回路及びシフトレジスタ（図２参照））を備えている。
【００３８】
積分回路ＩＴＧは、アンプＡＭＰ１の入力端子と出力端子との間に介在するキャパシタＣ１と、キャパシタＣ１に対して並列に接続され、同様にアンプＡＭＰ１の入力端子と出力端子との間に介在するリセットスイッチＳｗ２とを備えている。リセットスイッチＳｗ２はキャパシタＣ１を短絡することができる。
【００３９】
後段のノイズメモリＭ５及び信号メモリＭ６の出力端子には、転送スイッチＳｗ７，Ｓｗ８を介して差動アンプＡＭＰ２が接続され、差動アンプＡＭＰ２の出力端子にはビデオ信号読出用のスイッチＳｗ９を介して出力アンプＡＭＰ３が接続されている。なお、フォトダイオードＰＤには、グランドとの間に並列に寄生キャパシタＣｐｄが接続されている。
【００４０】
ここで、積分回路ＩＴＧのキャパシタＣ１に電荷を蓄積するためには、（１）リセットスイッチＳｗ２が開放（ＯＦＦ）しており、且つ、（２）接続スイッチＳｗ１が、接続（ＯＮ）されていることが必要である（以下、電荷蓄積条件）。これらの２つの条件が満たされた場合に、積分回路ＩＴＧのキャパシタＣ１に電荷が蓄積される。一方、積分回路ＩＴＧのキャパシタＣ１への電荷蓄積動作を停止させるためには、上記２つの条件（１）、（２）のいずれか一方、又は、双方の条件が満たされなければよい。
【００４１】
図３（Ｂ）は、各スイッチの時刻ｔ１〜ｔ１１までの制御、時刻ｔＡ〜ｔＩまでの制御について説明している。また、図４は、実施形態に係る各スイッチのタイミングチャートである。
【００４２】
ここで、上記制御回路は、以下の（１）〜（１０）の状態の期間Ｔ１〜Ｔ１０を順番に実行するように、接続スイッチＳｗ１、リセットスイッチＳｗ２、第１転送スイッチＳｗ３、第２転送スイッチＳｗ５、第３転送スイッチＳｗ４、第４転送スイッチＳｗ６、その他の転送スイッチＳｗ６〜Ｓｗ９を制御する。
【００４３】
（第１期間Ｔ１）  時刻ｔ１〜ｔ２で規定される第１期間Ｔ１は、リセットスイッチＳｗ２、第１転送スイッチＭ３、第２転送スイッチＭ５、第３転送スイッチＳｗ４、及び第４転送スイッチＳｗ６を含めた全てのスイッチＳｗ１〜Ｓｗ９がＯＦＦである初期状態の期間である。第１期間Ｔ１においては、１つの電荷蓄積条件（上記条件（１））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。
【００４４】
（第２期間Ｔ２）  時刻ｔ２〜ｔ３で規定される第２期間Ｔ２は、接続スイッチＳｗ１、リセットスイッチＳｗ２及び第１転送スイッチＳｗ３をＯＮし、積分回路ＩＴＧの出力端子を第１ノイズメモリＭ３に接続する期間であり、その他のスイッチＳｗ４〜Ｓｗ９はＯＦＦである。第２期間Ｔ２においては、１つの電荷蓄積条件（上記条件（２））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。なお、リセットスイッチＳｗ２がＯＮされることで、キャパシタＣ１に蓄積された電荷はリセットされ、また、接続スイッチＳｗ１がＯＮされることで、電荷蓄積の準備が整う。
【００４５】
（第３期間Ｔ３）  時刻ｔ３〜ｔ４で規定される第３期間Ｔ３は、リセットスイッチＳｗ２がＯＦＦになる前に、第１転送スイッチＳｗ３がＯＦＦされる期間である。第３期間Ｔ２においては、１つの電荷蓄積条件（上記条件（２））のみが満たされるが、電荷蓄積条件の全てが満たされているわけではないので、電荷は蓄積されない。
【００４６】
（第４期間Ｔ４）  時刻ｔ４〜ｔ５で規定される第４期間Ｔ４は、リセットスイッチＳｗ４をＯＦＦし、フォトダイオードＰＤからキャパシタＣ１に電荷を蓄積させる期間である。この時刻ｔ４は、露光開始時刻（電荷蓄積開始時刻）である。フォトダイオードＰＦへの光の入射によって発生した電荷は、接続スイッチＳｗ１を介してキャパシタＣ１内に蓄積される。第２期間Ｔ４においては、双方の電荷蓄積条件（上記条件（１）、（２））が満たされるので、電荷が蓄積される。以後、いずれかの条件が満たされなくなるまで、電荷蓄積が行われる。
【００４７】
（第５期間Ｔ５）  時刻ｔ５〜ｔ６で規定される第５期間Ｔ５は、第３転送スイッチＳｗ４及び第４転送スイッチＳｗ６をＯＮして、積分回路ＩＴＧの出力端子を、第１信号メモリＭ４を介して、第２信号メモリＭ６に接続する期間である。この時刻ｔ６は、最初の電荷蓄積期間終了時刻である。
【００４８】
（第６期間Ｔ６）  時刻ｔ６〜ｔ７で規定される第６期間Ｔ６は、第３転送スイッチＳｗ４及び第４転送スイッチＳｗ６をＯＦＦする期間である。
【００４９】
（第７期間Ｔ７）  時刻ｔ７〜ｔ８で規定される第７期間Ｔ７は、第２転送スイッチＳｗ５をＯＮして、第１ノイズメモリＭ３内に記憶されたデータを第２ノイズメモリＭ５に転送する期間である。
【００５０】
（第８期間Ｔ８）  時刻ｔ８〜ｔ９で規定される第８期間Ｔ８は、第２転送スイッチＳｗ５をＯＦＦする期間である。
【００５１】
（第９期間Ｔ９）  時刻ｔ９〜ｔ１０で規定される第９期間Ｔ９は、差動アンプＡＭＰ２からビデオ信号を出力させる期間である。すなわち、転送スイッチＳｗ７、Ｓｗ８、Ｓｗ９をＯＮし、出力アンプＡＭＰ３からビデオ信号を出力させる。
【００５２】
（第１０期間Ｔ１０）  時刻ｔ１０〜ｔ１１で規定される第１０期間Ｔ１０は、転送スイッチＳｗ７、Ｓｗ８、Ｓｗ９をＯＦＦし、接続スイッチＳｗ１以外のスイッチＳｗ２〜Ｓｗ９をＯＦＦ状態とする期間である。
【００５３】
図４のタイミングチャートを参照すると、第２期間Ｔ２において、リセットスイッチＳｗ２をＯＦＦからＯＮにする際に発生したノイズ成分は、第１ノイズメモリＭ３に蓄積される。また、第４期間Ｔ４を含む時刻ｔ４から時刻ｔ５までの期間が、第１の電荷蓄積期間（積分期間）Ｉｎｔｅｇ１となる。この期間内にキャパシタＣ１内に蓄積された電荷（データ）は、第２信号メモリＭ５内に記憶（転送）される。続いて、転送スイッチＳｗ５をＯＮすることで、第１ノイズメモリＭ３に記憶されたデータを、第２ノイズメモリＭ５に転送し、続く第９期間（時刻ｔ９〜ｔ１０）Ｔ９において、これらのデータの差分が、ビデオ信号（Ｖｉｄｅｏ）として読み出される。２５６個のフォトダイオードを一次元状に配置している場合には、第９期間Ｔ９内において、２５６チャンネルの信号が、時系列に順次読み出される。
【００５４】
ここで、ビデオ信号の大きさが十分であるかどうかについて、判定が行われる。上記制御回路は、ビデオ信号の大きさを判定し、ビデオ信号の大きさが所定値（Ｖｌｏｗ）未満の場合には、リセットスイッチＳｗ２をＯＮすることなく、第５期間Ｔ５〜第９期間Ｔ９（時刻ｔ５〜時刻ｔ１０）の動作を繰り返す。すなわち、時刻ｔ１０以降であれば、第５期間Ｔ５〜第９期間Ｔ９は、図４の時刻ｔ１１〜１６に相当する。この場合、全体の電荷蓄積期間（積分期間）は、時刻ｔ４〜時刻ｔ１２までの期間（Ｉｎｔｅｇ２）となる。この時刻ｔ１２は、２回目の電荷蓄積期間終了時刻である。
【００５５】
第２の積分期間Ｉｎｇｅｇ２は、第１の積分期間ｉｎｔｅｇ１のｋ倍（ｋ=２）に設定されている。同様に、第２の積分期間２を経ても、ビデオ信号の大きさが十分でない場合には、更に、電荷蓄積時間を延長する。第３の積分期間ｉｎｔｅｇ４は、時刻ｔ４〜時刻ｔＡまでとする。この時刻ｔＡは、３回目の電荷蓄積期間終了時刻である。第３の積分期間Ｉｎｇｅｇ３は、第１の積分期間ｉｎｔｅｇ１の２×ｋ倍（４倍）に設定されている。電荷蓄積時間を等比数列的に増加させることで、ビデオ信号を目的のレベル以上に到達させるまでの回路上の処理数を減少させることができる。
【００５６】
ビデオ信号の大きさが所定値（Ｖｌｏｗ）以上の場合には、フォトダイオードＰＤからキャパシタＣ１への電荷の蓄積を停止させる。すなわち、接続スイッチＳｗ２をＯＦＦとする。続いて、第５期間Ｔ５〜第９期間Ｔ９の動作を行って、ビデオ信号を差動アンプＡＭＰ２及び出力アンプＡＭＰ３から出力させる（時刻ｔＧ〜時刻ｔＨ）。
【００５７】
第５期間Ｔ５〜第９期間Ｔ９（時刻ｔ５〜時刻ｔ１０）の動作は、図４においては、時刻ｔＡ〜時刻ｔＨの動作に対応するが、次回の撮像のため、時刻ｔＦ〜ｔＧにおいては、接続スイッチＳｗ１、リセットスイッチＳｗ２をＯＮすると同時に、ノイズ用の転送スイッチＳｗ３もＯＮすることで、積分回路ＩＴＧの出力側で発生したノイズをノイズメモリＭ３に蓄積する。その他のスイッチＳｗ４，Ｓｗ６，Ｓｗ３，Ｓｗ５の動作は、時刻ｔＡからｔＩにおいて、時刻ｔ５〜時刻ｔ１０のものと同一である。なお、接続スイッチＳｗ１及びリセットスイッチＳｗ２は時刻ｔＡ〜時刻ｔＦの間はＯＦＦしてある。
【００５８】
本発明の撮像装置によれば、ノイズ成分及び信号成分のそれぞれに対して２段階のメモリＭ３〜Ｍ６を設けることで、差動アンプＡＭＰ２にてノイズ成分を除去しつつ、ビデオ信号の大きさが所定値未満の場合には、改めて、リセットスイッチＳｗ２をＯＮして、積分回路ＩＴＧをリセットすることなく（時刻ｔ４〜時刻ｔＧまでリセットしない）、第５期間Ｔ５以降の動作を繰り返し実行するので、電荷蓄積に必要な時間を短縮しつつ高精度な撮像を行うことができる。
【００５９】
各メモリＭ３〜Ｍ６は、電荷蓄積可能なキャパシタから構成することもできるが、入力電圧を保持することができるサンプルホールド回路から構成することもできる
【００６０】
なお、全ての画素のスイッチＳｗ７、Ｓｗ８を同時にＯＮした後、読み出しに必要な画素に対応するスイッチＳｗ９を順次ＯＮさせることで、各画素のデータを時系列に読み出すことができる。すなわち、スイッチＳｗ７、Ｓｗ８は、信号読出期間（ｔ９〜ｔ１０、ｔ１５〜ｔ１６、ｔＧ〜ｔＨ）内において常にＯＮされているが、スイッチＳｗ９は画素毎に順次ＯＮされる。
【００６１】
画素数が２５６個であり、これらの２５６チャンネルの画素が、一次元状に整列している場合、上記の信号読出期間内において、これらの画素データがスイッチＳｗ９を順次ＯＮさせることで読み出されるが、メモリが前段側の回路と切断されていれば（スイッチＳｗ５、Ｓｗ６がＯＦＦ）、読み出し期間を、リセットスイッチＳｗ２による次回の撮像サイクルのリセット期間内（ｔＦ〜ｔＩ）に設定しても問題なく画素データを読み出すことができる。
【００６２】
なお、スイッチＳｗ９は、画素毎に順次ＯＮされるが、残りのスイッチは、全ての画素において、同一の動作をする（グローバルシャッタ）ことができる。換言すれば、露光時間制御回路１Ｅは、全ての画素Ｐの積分回路ＩＴＧにおける電荷蓄積状態を、同一の期間内に設定している。この場合には、各画素Ｐにおける露光時刻が同時になるため、実際の画像と同一の画像を撮像することができる。また、電荷蓄積或いは露光に必要な時間サイクルを短くすることができ、高速撮像が可能となる。
【００６３】
次に、図１（Ｂ）を再び参照して、投光装置との関係について、補足的に説明を行う。
【００６４】
投光装置２に、投光開始用のトリガ信号Ｔｒｉｇが入力されると、投光装置２は、上述の時刻ｔ１において、対象物ＯＢＪに向けて投光を開始すると同時に、同じくトリガ信号Ｔｒｉｇが入力された撮像装置１において、時刻ｔ１から始まる撮像サイクルが開始する。投光期間は、電荷の蓄積期間（時刻ｔ４〜時刻ｔＡ）を含み、これよりも長く設定される。電荷の蓄積期間（時刻ｔ４〜時刻ｔＡ）を含む投光期間以外のビデオ信号出力期間等においては、低消費電力の観点から、投光は停止される。投光を常時行っていても、装置としては動作する。投光される光は連続光とすることもできるが、入力されるクロック信号ＣＬＫに同期したパルス光とすることができる。
【００６５】
なお、上記では、投光の開始をオープンループ制御（トリガ信号Ｔｒｉｇの入力に同期して動作する制御）で、撮像装置１が認識する構成となっているが、撮像装置１は、トリガ信号Ｔｒｉｇの入力に加えて、対象物からの反射光をモニタ用フォトダイオード又は画素の一部を用いてモニタし、反射光が入射した場合に、トリガ信号の入力を有効値として認識し、撮像サイクルを開始するフィードバック制御を行うこととしてもよい。
【００６６】
なお、蓄積開始時刻ｔ４は、投光開始時刻ｔ１から、所定時間が経過した時刻に設定される。所定時間は、投光開始から、光強度が安定するまでの期間に設定される。オープンループ制御の場合は、所定時間は、撮像装置１において予め設定しておくことができるが、フィードバック制御の場合は、モニタされる反射光の強度が所定値を超えた場合に、所定時間が終了すると認識させることができる。
【００６７】
なお、制御装置３から投光終了用のトリガ信号Ｔｒｉｇが投光装置２に入力されると、投光装置２からの発光は停止するが、投光終了用のトリガ信号Ｔｒｉｇの入力後においても過渡現象として僅かな間は発光が継続する。この継続期間は、発光が不安定な期間であるので、投光の終了時刻は、電荷蓄積期間の経過後（時刻ｔＡよりも後）に、設定される。これにより不安定な投光時の撮像を回避することができる。
【００６８】
なお、投光開始と投光終了のトリガ信号Ｔｒｉｇは、１つの方形波の立ち上がりと、立下りのタイミングによって、設定することもできるが、この方形波の立ち上がり時刻を生成するパルス波と、立下り時刻を生成するパルス波を、双安定マルチバイブレータ（ラッチ・フリップフロップ）等に入力することにより、トリガ信号Ｔｒｉｇは容易に生成することができる。
【００６９】
図５、方形波生成回路の一例を示す図（図５（Ａ））、方形波生成要素の一例の図（図５（Ｂ））である。
【００７０】
回路内動作に必要な他の方形波も、上記と同様に、双安定マルチバイブレータを用いて生成することができ、図２の方形波生成回路１Ｅｃは、制御出力に基づき、入力されるトリガ信号Ｔｒｉｇとクロック信号ＣＬＫに基づいて、各種スイッチを制御する方形波を生成する複数の方形波生成要素ＷＧを有している。方形波生成要素ＷＧは、入力された制御出力に基づき、上述のＯＮ／ＯＦＦのタイミングを有する各種スイッチの制御信号を生成する。同図では、８つのスイッチ用の制御信号を出力する例が示されているが、回路の変形に伴い制御対象のスイッチ数がこれと異なる場合、方形波生成要素ＷＧの数を、制御対象のスイッチ数とすればよい。
【００７１】
方形波の立ち上り及び立ち下がり時刻は、入力されたクロック信号をカウンタでカウントし、カウント値が所望の値となったときのクロックを採用する構成とし、所望の値になる時刻を、それぞれの時刻とすることができる。すなわち、いずれの方形波であっても、その立ち上り及び立下り時刻は容易に制御することができる。一連の撮像サイクルの開始及び終了時刻は、方形波生成回路１Ｅｃに入力されるトリガ信号Ｔｒｉｇによって、決定することができる。すなわち、トリガ信号Ｔｒｉｇを入力した場合にのみ方形波生成回路１Ｅｃの動作を開始すればよい。
【００７２】
なお、カウンタとしては、カウント値が所望の値となった場合に出力を発生するプログラマブルカウンタＰＣ（図５（Ｂ））を用いることができ、所望の値は、露光時間調整回路からの制御出力により変更することができる。プログラマブルカウンタＰＣが所望のクロック数をカウントした後、これをラッチ・フリップフロップＦＦに入力すれば、ラッチ・フリップフロップＦＦは、入力時に方形波の立ち上り又は立下り部分を生成する。同図では、１つの方形波生成要素ＷＧが１つのプログラマブルカウンタＰＣを備えているが、これが２以上のプログラマブルカウンタを備えれば、様々な波形生成用のクロックパルスを自由に生成することが可能である。
【００７３】
露光時間制御回路１Ｅの制御出力が露光時間（積算時間）の延長を促す場合には、ビデオ信号の判定後に、接続スイッチＳｗ１をＯＦＦするまでの時間を計測するカウンタをリセットすればよい。
【００７４】
なお、リセットスイッチＳｗ２のＯＦＦからＯＮへの切り替わりのタイミングは、クロック信号ＣＬＫに含まれるパルス方形波の中間位置（パルスの立ち上り時刻と立下り時刻の間の時刻）に設定されることが好ましい。すなわち、接続スイッチＳｗ１のＯＮ／ＯＦＦの制御する方形波信号は、クロック信号ＣＬＫから生成しているため、クロックの立ち上り時刻と立下り時刻には接続スイッチＳｗ１への入力信号にノイズが重畳する。このノイズの発生と同時にリセットスイッチＳｗ２をＯＮからＯＦＦに切り替えると、ノイズがキャパシタＣ１に取り込まれる。したがって、ノイズ成分の蓄積を避けるため、クロック信号のエッジにおいては、リセットスイッチＳｗ２の切り替えを避けることとしている。
【００７５】
変位センサにおいては、撮像装置１がラインセンサである場合、反射光の入射位置が、対象物までの距離に対応する。すなわち、一次元状に並んだ特定の画素における光入射強度が、その周囲の画素における光入射強度と比較して高くなる。すなわち、撮像装置１から出力されるビデオ信号は、１フレームの中で強度ピークを有している。詳説すれば、ビデオ信号における強度ピークが下限値Ｖｌｏｗを超えるように設定し、これに応じて電荷蓄積時間が設定される。
【００７６】
なお、対象物の反射率が高い場合には、反射光強度が高くなるので、全体の電荷蓄積時間は短くなり、反射率が低い場合には、反射光強度が低くなるので、全体の電荷蓄積時間は短くなる。
【００７７】
なお、露光時間調整回路１Ｅｂは、入力レベルＬ，Ｈにより、図２（Ｂ）のような制御出力を発生することができる。図２（Ｂ）では２つの状態を示しているので、１ビットのデジタル出力で全ての状態を表現できる。露光時間調整回路１Ｅｂは、１つの状態が入力された場合、上述の各種スイッチのＯＮ／ＯＦＦのタイミングを生成する。この機能は論理回路によって構成することができるが、入力状態に併せて上述のＯＮ／ＯＦＦのタイミングを発生するプログラムをマイクロコンピュータに組み込んで構成することとしてもよい。
【００７８】
また、露光時間制御回路１Ｅは、全ての画素Ｐにおける電荷蓄積期間を、同一の期間内に設定することが好ましく、この場合には、露光時刻が同時になるため、実際の画像と同一の画像を撮像することができる。
【００７９】
なお、上述の実施形態において、スイッチＳｗ４のＯＮする際に、接続スイッチＳｗ１はＯＦＦすることとしてもよい（期間Ｔ５）。これにより、フォトダイオードＰＤの寄生キャパシタＣｐｄの影響を抑え、積分回路ＩＴＧにおけるアンプの負荷を小さくすることができる。したがって、スイッチＳｗ４をＯＮする際のデータ転送時間を短縮することが可能となり、高速の撮像が可能となる。
【００８０】
以上、説明したように、上述の実施形態に係る撮像装置においては、ビデオ信号の大きさを判定し、ビデオ信号の大きさが所定値未満の場合には、リセットスイッチＳｗ２をＯＮすることなく、第５期間Ｔ５〜第９期間Ｔ９の動作を繰り返し、ビデオ信号の大きさが所定値以上の場合には、フォトダイオードＰＤからキャパシタへの電荷の蓄積を停止させ、第５期間Ｔ５〜第９期間Ｔ９の動作を行って、ビデオ信号を差動アンプＡＭＰ２から出力させる。この装置では、２段階のメモリＭ３〜Ｍ６を設けることで、ＣＤＳ（相関二重サンプリング）回路による差動アンプＡＭＰ２にてノイズ成分を除去しつつ、ビデオ信号の大きさが所定値未満の場合には、改めて、リセットスイッチをＯＮして、積分回路ＩＴＧをリセットすることなく、第５期間Ｔ５以降の動作を実行するので、電荷蓄積に必要な時間を短縮しつつ高精度な撮像を行うことができる。
【符号の説明】
【００８１】
１…撮像装置、２…投光装置、３…制御装置、ＯＢＪ…対象物、１Ｅ…露光時間制御回路、１Ｓ…シフトレジスタ、Ｐ…画素、ＩＴＧ…積分回路、Ｃ１…キャパシタ、ＰＤ…フォトダイオード、Ｍ１〜Ｍ６…メモリ、Ｓｗ１…接続スイッチ、Ｓｗ２…リセットスイッチ、Ｓｗ３〜Ｓｗ６…転送スイッチ。
【図１】
0005917929.tif 000002
【図２】
0005917929.tif 000003
【図３】
0005917929.tif 000004
【図４】
0005917929.tif 000005
【図５】
0005917929.tif 000006