(57)【特許請求の範囲】
【請求項１】
第１方向にそれぞれ延出したゲート配線及び補助容量線と、第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続され前記補助容量線の上方に位置し第１方向に延出した帯状の副画素電極及び前記副画素電極に接続され第２方向に延出した帯状の主画素電極を備えた十字状の画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
前記主画素電極を挟んだ両側で第２方向に延出した主共通電極を備えた共通電極と、前記共通電極を覆う第２配向膜と、を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、
前記第１基板の外面に接着され第１偏光板を含む第１光学素子と、
前記第２基板の外面に接着され第２偏光板を含む第２光学素子と、を備え、
前記補助容量線は、画素の略中央部に配置され、
前記スイッチング素子は、前記ゲート配線及び前記ソース配線の交点に設けられ、そのドレイン配線は前記ソース配線及び前記補助容量線に沿って延長され且つ前記補助容量線と重なる領域に形成されたコンタクトホールを介して前記副画素電極と電気的に接続され、
前記第１配向膜及び前記第２配向膜の体積抵抗値は、前記液晶層の体積抵抗値よりも低く、前記液晶層の体積抵抗値の１／１００以下であり、
前記第１光学素子を前記第１基板の外面に接着する第１接着剤の体積抵抗値は、前記第１配向膜の体積抵抗値と同等以下であり、
前記第２光学素子を前記第２基板の外面に接着する第２接着剤の体積抵抗値は、前記第２配向膜の体積抵抗値と同等以下であり、０．２×１０１１〜０．７×１０１１Ω・ｃｍであることを特徴とする液晶表示装置。
【請求項２】
前記第１偏光板は第１偏光軸を備え、前記第２偏光板は第１偏光軸とクロスニコルの位置関係にある第２偏光軸を備え、前記第１偏光板の第１偏光軸が前記液晶分子の初期配向方向と直交する或いは平行であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記共通電極は、さらに、前記主共通電極に接続され前記ゲート配線の上方に位置し第１方向に延出した帯状の副共通電極を備えたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１基板は、さらに、前記ゲート配線と対向し前記第１配向膜によって覆われ前記共通電極と同電位の第１シールド電極と、前記ソース配線と対向し前記第１配向膜によって覆われ前記共通電極と同電位の第２シールド電極と、を備えたことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記主共通電極は、前記ソース配線の上方に位置することを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。さらに、いわゆる焼き付きに起因した表示不良の発生を防止するために、液晶層の体積抵抗値及び配向膜の体積抵抗値の最適化について検討がなされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−００５１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向にそれぞれ延出したゲート配線及び補助容量線と、第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続され第１方向に延出した帯状の副画素電極及び前記副画素電極に接続され第２方向に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で第２方向に延出した主共通電極を備えた共通電極と、前記共通電極を覆う第２配向膜と、を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、を備え、前記第１配向膜及び前記第２配向膜の体積抵抗値は、前記液晶層の体積抵抗値よりも低いことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
第１方向にそれぞれ延出したゲート配線及び補助容量線と、第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続され第１方向に延出した帯状の副画素電極及び前記副画素電極に接続され第２方向に延出した帯状の主画素電極を備えた画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記主画素電極を挟んだ両側で第２方向に延出した主共通電極を備えた共通電極と、前記共通電極を覆う第２配向膜と、を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶分子を含む液晶層と、前記第１基板の外面に接着され第１偏光板を含む第１光学素子と、前記第２基板の外面に接着され第２偏光板を含む第２光学素子と、を備え、前記第２配向膜の体積抵抗値は、前記液晶層の体積抵抗値よりも低く、前記第２光学素子を前記第２基板の外面に接着する第２接着剤の体積抵抗値は、前記第２配向膜の体積抵抗値と同等以下であることを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図３】図３は、図２に示した液晶表示パネルをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。
【図４】図４は、本実施形態に適用可能な他の対向基板の構成を概略的に示す平面図である。
【図５】図５は、本実施形態に適用可能な他のアレイ基板の構成を概略的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１４】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１５】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいはアレイ基板ＡＲの基板主面あるいは対向基板ＣＴの基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００１６】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１７】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１８】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００１９】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２０】
ゲート配線Ｇ１、ゲート配線Ｇ２、及び、補助容量線Ｃ１は、それぞれ第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、それぞれ第２方向Ｙに沿って延出している。補助容量線Ｃ１は、ゲート配線Ｇ１とゲート配線Ｇ２とのほぼ中間に位置している。つまり、ゲート配線Ｇ１と補助容量線Ｃ１との第２方向Ｙに沿った間隔は、ゲート配線Ｇ２と補助容量線Ｃ１との第２方向Ｙに沿った間隔と略同等である。
【００２１】
図示した例では、画素ＰＸは、図中の破線で示したように、ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とが成すマス目の領域に相当し、第１方向Ｘに沿った長さよりも第２方向Ｙに沿った長さの方が長い長方形状である。画素ＰＸの第１方向Ｘに沿った長さはソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿ったピッチに相当し、画素ＰＸの第２方向Ｙに沿った長さはゲート配線Ｇ１とゲート配線Ｇ２との第２方向Ｙに沿ったピッチに相当する。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。
【００２２】
図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置され、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素ＰＸの略中央部に配置されている。
【００２３】
図示した例のスイッチング素子ＳＷは、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２４】
画素電極ＰＥは、主画素電極ＰＡ及び副画素電極ＰＢを備えている。これらの主画素電極ＰＡ及び副画素電極ＰＢは、一体的あるいは連続的に形成されており、互いに電気的に接続されている。なお、図示した例では、一画素ＰＸに配置された画素電極ＰＥのみが図示されているが、図示を省略した他の画素についても同一形状の画素電極が配置されている。
【００２５】
主画素電極ＰＡは、第２方向Ｙに沿って延出し、第１方向Ｘに沿って略一定の幅を有する帯状に形成されている。この主画素電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との略中間に位置している。つまり、ソース配線Ｓ１と主画素電極ＰＡとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００２６】
副画素電極ＰＢは、第１方向Ｘに沿って延出した帯状に形成されている。図示した例では、副画素電極ＰＢは、主画素電極ＰＡの第２方向Ｙに沿った中間部で交差している。つまり、ここに示した画素電極ＰＥは、十字状に形成されている。また、図示した例では、副画素電極ＰＢは、補助容量線Ｃ１の上方に位置している。つまり、副画素電極ＰＢは、その全体が補助容量線Ｃ１と重なる領域に位置している。このような副画素電極ＰＢは、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。
【００２７】
共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと平行な第２方向Ｙに沿って直線的に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。
【００２８】
図示した例では、主共通電極ＣＡは、第１方向Ｘに間隔をおいて２本平行に並んでおり、画素ＰＸの左側端部に配置された主共通電極ＣＡＬと、画素ＰＸの右側端部に配置された主共通電極ＣＡＲと、を備えている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。
【００２９】
画素電極ＰＥと共通電極ＣＥとのＸ−Ｙ平面内での位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の主画素電極ＰＡが位置している。主画素電極ＰＡは、主共通電極ＣＡＬと主共通電極ＣＡＲとの略中間に位置している。つまり、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。
【００３０】
図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
【００３１】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３２】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。ソース配線Ｓは、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。なお、図示しないゲート配線や補助容量線は、例えば、第１絶縁基板１０と第１絶縁膜１１との間に配置されている。画素電極ＰＥは、第２絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接するソース配線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００３３】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２絶縁膜１２の上にも配置されている。つまり、第１配向膜ＡＬ１は、画素電極ＰＥにコンタクトしている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。
【００３４】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００３５】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００３６】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。このようなオーバーコート層ＯＣは、例えば、透明な樹脂材料によって形成されている。
【００３７】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。主共通電極ＣＡは、ソース配線Ｓの上方に位置している。第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。つまり、第２配向膜ＡＬ２は、共通電極ＣＥにコンタクトしている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００３８】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１は、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２と平行である。図２の（Ａ）で示した例では、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２とがともに第２方向Ｙに平行であって、互いに同じ向きである。図２の（Ｂ）で示した例では、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２とがともに第２方向Ｙに平行であって、互いに逆向きである。
【００３９】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側に位置するシール材ＳＢによって貼り合わせられている。
【００４０】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、液晶分子ＬＭを含んでいる。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００４１】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が第１接着剤ＡＤ１により接着されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。
【００４２】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が第２接着剤ＡＤ２により接着されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。
【００４３】
第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、クロスニコルの位置関係にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子ＬＭの初期配向方向と平行または直交するように配置されている。図２において、（ａ）で示した例では、第１偏光板ＰＬ１はその第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向である第２方向Ｙに対して直交するように配置され、第２偏光板ＰＬ２はその第２偏光軸ＡＸ２が第２方向Ｙに対して平行となるように配置されている。図２において、（ｂ）で示した例では、第２偏光板ＰＬ２はその第２偏光軸ＡＸ２が第２方向Ｙに対して直交するように配置され、第１偏光板ＰＬ１はその第１偏光軸ＡＸ１が第２方向Ｙに対して平行となるように配置されている。
【００４４】
本実施形態においては、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の体積抵抗値は、液晶層ＬＱの体積抵抗値よりも低い。一例として、液晶層ＬＱの体積抵抗値は１．０×１０１３Ω・ｃｍのオーダーもしくはそれ以上であるのに対して、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の体積抵抗値は１．０×１０１１Ω・ｃｍのオーダーもしくはそれ以下である。第１配向膜ＡＬ１及び第２配向膜ＡＬ２の体積抵抗値は、液晶層ＬＱの体積抵抗値の１／１０以下、あるいは、液晶層ＬＱの体積抵抗値の１／１００程度であることが望ましい。
【００４５】
第１配向膜ＡＬ１がコンタクトする画素電極ＰＥ、及び、第２配向膜ＡＬ２がコンタクトする共通電極ＣＥは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２よりもさらに低抵抗な材料によって形成されている。
【００４６】
また、第１光学素子ＯＤ１をアレイ基板ＡＲの外面に接着する第１接着剤ＡＤ１及び第２光学素子ＯＤ２を対向基板ＣＴの外面に接着する第２接着剤ＡＤ２の体積抵抗値は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の体積抵抗値と同等以下である。一例として、第１接着剤ＡＤ１及び第２接着剤ＡＤ２の体積抵抗値は、０．２×１０１１〜０．７×１０１１Ω・ｃｍ程度である。
【００４７】
次に、上記構成の液晶表示パネルＬＰＮの動作について、図２及び図３を参照しながら説明する。
【００４８】
すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００４９】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００５０】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。
【００５１】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。このように液晶分子ＬＭがスプレイ配向している状態では、基板の法線方向から傾いた方向においても第１配向膜ＡＬ１の近傍の液晶分子ＬＭと第２配向膜ＡＬ２の近傍の液晶分子ＬＭとにより光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００５２】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００５３】
バックライト４からのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸ＡＸ１と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００５４】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００５５】
図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域のうち、下側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向し、また、上側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域のうち、下側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向し、上側半分の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。
【００５６】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００５７】
このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸ＡＸ１と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００５８】
このような本実施形態によれば、対向基板ＣＴは、液晶層ＬＱとの境界に液晶層ＬＱよりも低抵抗な第２配向膜ＡＬ２を備えている。第２配向膜ＡＬ２の抵抗値は、液晶層ＬＱの抵抗値と比較して十分に低いため、表示面となる対向基板ＣＴの側から侵入する外部電界の影響を受けて対向基板ＣＴが帯電したとしても、液晶層ＬＱに外部電界が到達する前に、第２配向膜ＡＬ２にて電荷を分散することが可能となる。つまり、第２配向膜ＡＬ２は、外部電界をシールドする機能を有している。また、この第２配向膜ＡＬ２は、より低抵抗な共通電極ＣＥにコンタクトしている。このため、第２配向膜ＡＬ２は、共通電極ＣＥを介してより迅速に電荷を拡散させることが可能となる。
【００５９】
また、対向基板ＣＴの外面に第２光学素子ＯＤ２を接着するための第２接着剤ＡＤ２は第２配向膜ＡＬ２と同等以下の抵抗値を有している。このため、第２接着剤ＡＤ２は、液晶層ＬＱ及び第２配向膜ＡＬ２よりも表示面に近い位置で、電荷を分散させ、外部電界をシールドする機能を有している。
【００６０】
したがって、対向基板ＣＴの側から液晶層ＬＱへの外部電界の侵入を抑制することが可能となる。このため、液晶層ＬＱが不所望な電界の影響を受けにくくなり、液晶層ＬＱには、画素電極ＰＥと共通電極ＣＥとの間に形成される所望の電界を印加することが可能となる。特に、共通電極ＣＥが形成されていない領域、すなわち、開口部ＡＰが形成された領域において、不所望な電界によって液晶分子が動作することに起因した液晶分子の配向不良を抑制することが可能となる。これにより、表示品位の劣化を抑制することが可能となる。
【００６１】
また、本実施形態によれば、アレイ基板ＡＲは、液晶層ＬＱとの境界に液晶層ＬＱよりも低抵抗な第１配向膜ＡＬ１を備えている。バックライト４と第１光学素子ＯＤ１との間には、微小なギャップを設ける場合がある。すなわち、バックライト４は、第１光学素子ＯＤ１と対向する表面に光学シートを備えている。この光学シートと第１光学素子ＯＤ１とを密着させた場合、光学シートのゆがみなどの影響を受けて輝度にバラツキを生ずるおそれがある。一方で、バックライト４と第１光学素子ＯＤ１との間に大きなギャップを設けると、液晶表示装置の全体の厚みが増し、薄型化が阻害される。このため、バックライト４と第１光学素子ＯＤ１との間に微小なギャップを設けることが望ましいが、光学シートが局所的に浮き、あるいは、光学シートが局所的に第１光学素子ＯＤ１と接触することで、アレイ基板ＡＲが帯電することがある。このようにアレイ基板ＡＲが帯電したとしても、第１配向膜ＡＬ１の抵抗値が液晶層ＬＱの抵抗値と比較して十分に低いため、液晶層ＬＱに外部電界が到達する前に、第１配向膜ＡＬ１にて電荷を分散することが可能となる。つまり、第１配向膜ＡＬ１は、外部電界をシールドする機能を有している。
【００６２】
また、アレイ基板ＡＲの外面に第１光学素子ＯＤ１を接着するための第１接着剤ＡＤ１は第１配向膜ＡＬ１と同等以下の抵抗値を有している。このため、第１接着剤ＡＤ１は、液晶層ＬＱ及び第１配向膜ＡＬ１よりもバックライト４に近い位置で、電荷を分散させ、外部電界をシールドする機能を有している。したがって、アレイ基板ＡＲの側から液晶層ＬＱへの外部電界の侵入も抑制することが可能となる。
【００６３】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は液晶表示パネルＬＰＮにおいて液晶分子ＬＭの配向を規制するために不可欠な構成要素であり、また、第１接着剤ＡＤ１及び第２接着剤ＡＤ２は液晶表示パネルＬＰＮに第１光学素子ＯＤ１及び第２光学素子ＯＤ２をそれぞれ接着するために不可欠な構成要素である。このような第１配向膜ＡＬ１及び第２配向膜ＡＬ２や第１接着剤ＡＤ１及び第２接着剤ＡＤ２が低抵抗な材料によって形成され、外部電界をシールドする機能を有しているため、別個にシールド電極を設ける必要がなくなる。また、第１配向膜ＡＬ１及び第２配向膜ＡＬ２や第１接着剤ＡＤ１及び第２接着剤ＡＤ２は、パターニングが不要である。したがって、製造工程の簡素化及び製造コストの削減が可能となる。
【００６４】
また、近年、液晶表示装置の薄型化が要求されており、基板を研磨するケースが増えている。
【００６５】
このような場合、本実施形態では、アレイ基板ＡＲの内側に電界シールド機能を有する第１配向膜ＡＬ１を設け、また、対向基板ＣＴの内側に電界シールド機能を有する第２配向膜ＡＬ２を設ける構成を採用したことにより、基板を研磨する前後の製造過程を通してアレイ基板ＡＲ及び対向基板ＣＴの不所望な帯電を抑制することが可能となる。また、本実施形態では、基板外面にシールド電極を設ける場合と比較してシールド電極を形成する工程を省けるため、製造工程の簡素化及び製造コストの削減が可能となる。
【００６６】
また、液晶表示装置において、液晶層ＬＱに含まれる不純物イオン（あるいは電荷）がアレイ基板ＡＲの表面及び対向基板ＣＴの表面に引き寄せられ、第１配向膜ＡＬ１の表面や第２配向膜ＡＬ２の表面に堆積し、局在化した状態ではいわゆる焼き付きが発生しやすいといった課題がある。このような焼き付き改善のためには、第１配向膜ＡＬ１及び第２配向膜ＡＬ２に堆積した不純物イオンをすばやく液晶層ＬＱに分散させ、電荷が局在化した状態を緩和することが重要である。本実施形態によれば、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の体積抵抗値が十分に低いため、電荷が局在化した状態をすばやく緩和することができ、焼き付きを改善することが可能となる。
【００６７】
また、本実施形態によれば、画素電極と共通電極との間の電極間隙において高い透過率を得ることが可能となる。このため、主画素電極と主共通電極との間の電極間距離を拡大することで、一画素あたりの透過率を十分に高くすることが可能となる。また、画素ピッチが異なる製品仕様に対しては、主画素電極と主共通電極との電極間距離を変更することで、透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【００６８】
また、本実施形態によれば、ブラックマトリクスＢＭと重なる領域では、透過率が十分に低下する。これは、ソース配線の直上に位置する共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００６９】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの第１方向Ｘに沿った水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【００７０】
また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。このため、主共通電極ＣＡがソース配線Ｓよりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。また、主共通電極ＣＡをソース配線Ｓの直上に配置することによって、画素電極ＰＥと主共通電極ＣＡとの間の水平電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。
【００７１】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【００７２】
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向Ｄは、第２方向Ｙを斜めに交差する斜め方向であっても良い。
【００７３】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。液晶層ＬＱの誘電率異方性が正または負のいずれにおいても、液晶層ＬＱの体積抵抗値は上記の値と同程度であり、このような液晶層ＬＱに接する第１配向膜ＡＬ１及び第２配向膜ＡＬ２としては、上記と同程度の体積抵抗値を有するものが適用される。
【００７４】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、不透明な配線材料を用いて形成しても良い。
【００７５】
本実施形態において、画素ＰＸの構造は、図２に示した例に限定されるものではない。以下に、本実施形態のバリエーションについて説明する。
【００７６】
例えば、図４に示すように、対向基板ＣＴは、さらに、共通電極ＣＥを構成する副共通電極ＣＢを備えていても良い。すなわち、共通電極ＣＥは、主共通電極ＣＡと一体的あるいは連続的に形成され、ゲート配線Ｇの上方に位置し、第１方向Ｘに沿って延出した帯状の副共通電極ＣＢを備えている。図示した例では、対向基板ＣＴは、画素ＰＸの上側端部に配置された副共通電極ＣＢＵ及び画素ＰＸの下側端部に配置された副共通電極ＣＢＢを備えている。副共通電極ＣＢＵはゲート配線Ｇ１の上方に位置し、副共通電極ＣＢＢはゲート配線Ｇ２の上方に位置している。これらの主共通電極ＣＡ及び副共通電極ＣＢを含む共通電極ＣＥは、第２配向膜ＡＬ２によって覆われており、つまり、第２配向膜ＡＬ２とコンタクトしている。このような主共通電極ＣＡ及び副共通電極ＣＢを有する共通電極ＣＥは、対向基板ＣＴにおいて、格子状に形成されている。
【００７７】
この共通電極ＣＥを備えた対向基板ＣＴを適用する場合、画素電極ＰＥは、Ｘ−Ｙ平面内において、格子状の共通電極ＣＥによって囲まれた内側に位置する。
【００７８】
このような構造例においても、上記の例と同様の効果が得られるのに加えて、第２配向膜ＡＬ２は、格子状の共通電極ＣＥとコンタクトしているため、より迅速に電荷を分散させることが可能となる。
【００７９】
また、図５に示すように、アレイ基板ＡＲは、さらに、第１シールド電極ＳＥ１及び第２シールド電極ＳＥ２を備えていても良い。第１シールド電極ＳＥ１は、共通電極ＣＥと同電位であり、第１方向Ｘに沿って延出し、ゲート配線Ｇの各々と対向するように形成されている。この第１シールド電極ＳＥ１は、第１配向膜ＡＬ１によって覆われており、つまり、第１配向膜ＡＬ１とコンタクトしている。このような第１シールド電極ＳＥ１を設けることにより、ゲート配線Ｇからの不所望な電界をシールドすることが可能である。このため、更なる表示品位の劣化を抑制することが可能となる。
【００８０】
第２シールド電極ＳＥ２は、共通電極ＣＥと同電位であり、第２方向Ｙに沿って延出し、ソース配線Ｓの各々と対向するように形成されている。この第２シールド電極ＳＥ２は、第１配向膜ＡＬ１によって覆われており、つまり、第１配向膜ＡＬ１とコンタクトしている。このような第２シールド電極ＳＥ２を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。このため、更なる表示品位の劣化を抑制することが可能となる。
【００８１】
図示した例のように、第１シールド電極ＳＥ１と第２シールド電極ＳＥ２とを組み合わせた場合、第１シールド電極ＳＥ１は第２シールド電極ＳＥ２と一体的あるいは連続的に形成され、両者が格子状をなす。このとき、画素電極ＰＥは、第１シールド電極ＳＥ１及び第２シールド電極ＳＥ２によって囲まれた内側に位置する。但し、画素電極ＰＥは、第１シールド電極ＳＥ１及び第２シールド電極ＳＥ２から離間し、電気的に絶縁されている。
【００８２】
このような構造例においても、上記の例と同様の効果が得られるのに加えて、第１配向膜ＡＬ１は、格子状の第１シールド電極ＳＥ１及び第２シールド電極ＳＥ２とコンタクトしているため、より迅速に電荷を分散させることが可能となる。
【００８３】
以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。
【００８４】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＰＡ…主画素電極  ＰＢ…副画素電極
ＣＥ…共通電極  ＣＡ…主共通電極  ＣＢ…副共通電極
ＡＬ１…第１配向膜  ＡＤ１…第１接着剤  ＯＤ１…第１光学素子
ＡＬ２…第２配向膜  ＡＤ２…第２接着剤  ＯＤ２…第２光学素子
【図１】
0006039914.tif 000002
【図２】
0006039914.tif 000003
【図３】
0006039914.tif 000004
【図４】
0006039914.tif 000005
【図５】
0006039914.tif 000006