(57)【特許請求の範囲】
【請求項１】
送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯを使用して、送信信号をアップコンバートするように構成された送信信号経路と、
前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）ＬＯを使用して、受信信号をダウンコンバートするように構成された受信信号経路、前記受信信号経路は、前記ダウンコンバートされた受信信号を処理するように構成された離散時間アナログフィルタを備える、と、
前記受信信号経路のミキサの出力に結合された連続時間バンドパスフィルタと、
を備え、
前記離散時間アナログフィルタは、前記連続時間バンドパスフィルタの出力から導出された電圧を入力電圧として前記離散時間アナログフィルタの後続の一部分に選択的に結合する離散時間スイッチを備え、
前記離散時間アナログフィルタの前記後続の一部分は、離散時間スイッチトキャパシタ回路を備え、
前記離散時間スイッチトキャパシタ回路は、並列に結合された複数のキャパシタを備え、各キャパシタは、対応する直列結合されたキャパシタスイッチによって前記離散時間スイッチに選択的に結合される、
装置。
【請求項２】
前記離散時間アナログフィルタは、離散時間アナログバンドパスフィルタを備える、請求項１に記載の装置。
【請求項３】
前記送信信号経路を、また前記受信信号経路から、分離するデュプレクサをさらに備え、前記デュプレクサは、ＲＸ−ＴＸデュプレクサ周波数分離で動作するように設計され、ここにおいて、前記離散時間アナログフィルタのパスバンドは、前記ＲＸ−ＴＸデュプレクサ周波数分離を含む、請求項１に記載の装置。
【請求項４】
前記ＴＸ局部発振器と前記ＲＸ局部発振器の両方のために使用される、単一のＬＯ信号を生成するように構成されたフェーズロックループをさらに備え、ここにおいて、前記単一のＬＯ信号は、前記離散時間アナログフィルタへの入力をサンプリングするための１つまたは複数のスイッチを制御するために、前記離散時間アナログフィルタにさらに供給される、請求項１に記載の装置。
【請求項５】
前記受信信号経路のミキサの前記出力から導出された信号を積分持続時間に対して積分するように構成されたチャージサンプラをさらに備え、前記チャージサンプラは、前記積分の出力をチャージサンプラサンプリング間隔に従ってサンプリングするようにさらに構成される、請求項１に記載の装置。
【請求項６】
前記チャージサンプラは、
ミキサの前記出力から導出された前記信号を電流に変換するように構成されたトランスコンダクタンス増幅器と、
前記トランスコンダクタンス増幅器の前記出力に選択的に結合可能なサンプリングキャパシタ、ここにおいて、前記サンプリングキャパシタは、前記チャージサンプラサンプリング間隔の一部の間、前記トランスコンダクタンス増幅器の前記出力に結合され、また前記サンプリングキャパシタは、前記チャージサンプラサンプリング間隔の前記一部の終了でリセットされる、と、
を備える、請求項５に記載の装置。
【請求項７】
前記受信信号経路のミキサの前記出力から導出された信号を積分期間で積分するように構成されたチャージサンプラをさらに備え、前記チャージサンプラは、前記積分の前記出力をチャージサンプラサンプリング間隔に従ってサンプリングするようにさらに構成され、ここにおいて、前記ミキサから導出された前記信号は、前記連続時間バンドパスフィルタによって生成される電圧である、請求項１に記載の装置。
【請求項８】
前記直列結合されたキャパシタスイッチは、前記入力電圧を前記複数のキャパシタに連続的にサンプリングし、また前記離散時間スイッチトキャパシタ回路の前記出力を生成するために、所定の時間間隔の間、前記複数のキャパシタの間の電荷を共用するように構成される、請求項１に記載の装置。
【請求項９】
前記受信信号経路の信号をデジタル信号に変換するためのアナログ−デジタル変換器（ＡＤＣ）をさらに備え、前記ＡＤＣは、前記ＲＸ  ＬＯから導出されたＡＤＣサンプリングクロックを使用して、電圧をサンプリングするように構成可能である、請求項１に記載の装置。
【請求項１０】
前記受信信号は、搬送周波数を有し、前記搬送周波数と前記ＬＯ周波数の差は、中間周波数を備える、請求項９に記載の装置。
【請求項１１】
前記受信信号経路は、同相（Ｉ）ミキサと直交（Ｑ）ミキサとを備え、ここにおいて、前記ＲＸ  ＬＯは、Ｉ局部発振器信号とＱ局部発振器信号とを備える、請求項１に記載の装置。
【請求項１２】
送信信号を、送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯで混合するための手段と、
ミキサ出力を生成するために、受信信号を、前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）局部発振器（ＬＯ）で混合するための手段と、
前記ミキサ出力を連続時間でフィルタ処理するための手段と、
前記ミキサ出力から導出された信号を離散時間でフィルタ処理するための手段と、
を備え、
前記離散時間でフィルタ処理するための手段は、連続時間バンドパスフィルタの出力から導出された電圧を入力電圧として離散時間アナログフィルタの一部分に選択的に結合する離散時間スイッチを備え、
前記離散時間アナログフィルタの前記一部分は、離散時間スイッチトキャパシタ回路を備え、
前記離散時間スイッチトキャパシタ回路は、並列に結合された複数のキャパシタを備え、各キャパシタは、対応する直列結合されたキャパシタスイッチによって前記離散時間スイッチに選択的に結合され、
前記ミキサ出力から導出された前記信号は、前記ミキサ出力を連続時間でフィルタ処理するための手段の前記出力を備える、
装置。
【請求項１３】
前記ミキサ出力から導出された第２の信号を積分するための手段と、
前記積分するための手段の前記出力をチャージサンプラ間隔に従ってサンプリングするための手段、前記ミキサ出力から導出された前記信号は、前記サンプリングするための手段の前記出力を備える、と、
をさらに備える、請求項１２に記載の装置。
【請求項１４】
前記離散時間でフィルタ処理するための手段の前記出力をサブサンプリングするための手段と、
前記サブサンプリングするための手段の前記出力をデジタル化するための手段と、
をさらに備える、請求項１２に記載の装置。
【請求項１５】
送信信号を、送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯで混合することと、
ミキサ出力を生成するために、受信信号を、前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）局部発振器（ＬＯ）で混合することと、
前記ミキサ出力を連続時間バンドパスフィルタを使用してフィルタ処理することと、
前記連続時間バンドパスフィルタの出力から導出された電圧を、入力電圧として離散時間スイッチを使用して離散時間アナログバンドパスフィルタに選択的に結合すること、ここにおいて、前記離散時間アナログバンドパスフィルタは、離散時間スイッチトキャパシタ回路を備え、前記離散時間スイッチトキャパシタ回路は、並列に結合された複数のキャパシタを備える、と、
前記離散時間アナログバンドパスフィルタを使用して前記入力電圧をフィルタ処理すること、ここにおいて、前記入力電圧をフィルタ処理することは、並列に結合された前記複数のキャパシタの各キャパシタを、対応する直列結合されたキャパシタスイッチによって前記離散時間スイッチに選択的に結合することを備える、と、
を備える、方法。
【請求項１６】
前記入力電圧を前記フィルタ処理することは、前記離散時間アナログバンドパスフィルタのノッチを干渉に対応する周波数に配置することを備える、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は、通信システム向けの送受信機アーキテクチャに関する。
【背景技術】
【０００２】
[0002]ワイヤレス送受信機は、通信装置向けの、送信（ＴＸ）機能と受信（ＲＸ）機能の両方を実行するための回路を組み込んでいる。送受信機のＴＸ部は、ベースバンドＴＸ信号生成器と、ＴＸ局部発振器（ＬＯ）でベースバンドＴＸ信号を混合するためのアップコンバージョンミキサとを含み得、それはＴＸ信号をＴＸ搬送周波数にシフトアップする。送受信機のＲＸ部は、ＲＸ  ＬＯで、ＲＸ信号を混合するためのダウンコンバージョンミキサを含むことができ、それはＲＸ信号のスペクトルを周波数においてその後の処理のためにシフトダウンする。
【０００３】
[0003]ＴＸおよびＲＸ搬送周波数は、一般に、通信システム設計に基づいて異なり得るので、ゼロ中間周波数（ゼロＩＦ）送受信機アーキテクチャは、通常、別々のＴＸ  ＬＯとＲＸ  ＬＯとを（すなわち異なる周波数で）使用して、アップコンバージョンとダウンコンバージョンとをそれぞれ実行する。しかしながら、別々のＴＸ  ＬＯとＲＸ  ＬＯとを提供する必要性は、たとえば、別々のＴＸ  ＬＯとＲＸ  ＬＯとを生成するために複数のフェーズロックループ（ＰＬＬ）を提供する必要によって、送受信機の電力およびダイ面積の消費を望ましくなく増加させる。一方、送受信機のＴＸ部とＲＸ部の両方のために（たとえば、Ｎｏｎ−ＺＩＦアーキテクチャに従って）単一のＬＯを提供することは、いくつかの難題の原因となり、それは、ＲＸ信号の結果として生じる中間周波数（ＩＦ）が、特定の通信システム設計に依存して、可変となり得るからである。
【発明の概要】
【０００４】
[0004]そのような可変または「スライディング」ＩＦ（sliding IF）を、有利に送受信機設計における電力消費と複雑さとを低減させるために、適応させる技法を提供することは望ましい。
【図面の簡単な説明】
【０００５】
【図１】[0005]本開示の技法が実装され得る、従来技術によるワイヤレス通信デバイスの設計のブロック図。
【図２】[0006]本開示による送受信機の例示的な実施形態を示す図。
【図３】[0007]ＲＸ処理ブロックの例示的な実施形態を示す図。
【図４】[0008]チャージサンプラ（charge sampler）によって実行される例示的な関数演算を示す例示的なブロック図。
【図４Ａ】[0009]本開示によるチャージサンプラの例示的な実施形態を示す図。
【図４Ｂ】[0010]チャージサンプラの例示的な伝送特性を示す図。
【図５】[0011]ＤＴアナログＢＰＦの例示的な実施形態を示す図。
【図６】[0012]本開示によるＲＸ処理ブロックの代替の例示的な実施形態を示す図。
【図７】[0013]例示的な性能仕様を有するＲＸ処理ブロックの例示的な実施形態を示す図。
【図８】[0014]例示的な性能仕様を有するＲＸ処理ブロックを使用する受信信号経路の代替の例示的な実施形態を示す図。
【図９】[0015]本開示による方法の例示的な実施形態を示す図。
【発明を実施するための形態】
【０００６】
[0016]本開示の様々な態様は、添付の図面を参照して以下でより詳細に説明される。ただし、本開示は、多くの異なる形態で具現化でき、本開示全体にわたって提示されるいずれか特定の構造または機能だけに限定されるものと解釈されるべきではない。むしろ、これらの態様は、本開示が徹底的かつ完全なものとなり、本開示の範囲を当業者に十分に伝えるものとなるように提供される。本明細書の教示に基づいて、本開示の範囲は、本開示の他の何らかの態様とは独立して実装されるにせよ、本開示の他の何らかの態様と組み合わされるにせよ、本明細書で開示される本開示のいかなる態様をもカバーするものであることを、当業者なら理解するはずである。たとえば、本明細書に記載の任意の数の態様を使用して、装置が実装され得るか、方法が実践され得る。さらに、本開示の範囲は、本明細書に記載の本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実践される装置または方法をカバーするものとする。本明細書で開示される本開示のいずれの態様も、請求項の１つまたは複数の要素によって具現化され得ることが理解されるはずである。
【０００７】
[0017]添付の図面に関して以下に記載する発明を実施するための形態は、本発明の例示的な態様を説明するものであり、本発明が実践され得る単に例示的な様態を表すものではない。この明細書全体にわたって使用される「例示的」という用語は、「例、事例、または例示の働きをすること」を意味し、必ずしも他の例示的な態様よりも好ましいまたは有利であると解釈されるべきではない。発明を実施するための形態は、本発明の例示的な態様の完全な理解を与える目的で具体的な詳細を含む。本発明の例示的な態様はこれらの具体的な詳細なしに実践され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な態様の新規性を不明瞭にしないように、知られている構造およびデバイスがブロック図の形式で示される。本明細書および特許請求の範囲において、「モジュール」および「ブロック」という用語は、説明された動作を実行するように構成されたエンティティを示すのに、交換可能なようにして使用され得る。
【０００８】
[0018]図１は、本開示の技法が実装され得る、従来技術によるワイヤレス通信デバイス１００の設計のブロック図を示す。図１は、例示的な送受信機設計を示す。一般に、送信機および受信機における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数のステージによって実行され得る。これらの回路ブロックは、図１に示される構成とは違って構成され得る。さらに、図１に図示されない他の回路ブロックも、送信機および受信機の信号を調整するのに使用され得る。別段の言及がない限り、図１のいずれの信号、または図面における他のいずれかの図は、シングルエンド式または差動式のいずれかであり得る。図１のいくつかの回路ブロックは、省略もされ得る。
【０００９】
[0019]図１に示される設計において、ワイヤレスデバイス１００は、送受信機１２０とデータプロセッサ１１０とを含む。データプロセッサ１１０は、データとプログラムコードとを格納するためのメモリ（図示せず）を含み得る。送受信機１２０は、双方向通信をサポートする、送信機１３０と受信機１５０とを含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび周波数帯域に対する任意の数の送信機および／または受信機を含み得る。送受信機１２０のすべてまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、無線周波数集積回路（ＲＦＩＣ）、混合信号ＩＣなどに実装され得る。
【００１０】
[0020]送信機または受信機は、スーパヘテロダインアーキテクチャまたはダイレクトコンバージョンアーキテクチャで実装され得る。スーパヘテロダインアーキテクチャでは、信号は、受信機のために、複数のステージにおいて、無線周波数（ＲＦ）とベースバンドの間で周波数変換され、たとえば、あるステージではＲＦから中間周波数（ＩＦ）に、次いで別のステージではＩＦからベースバンドに周波数変換される。ダイレクトコンバージョンアーキテクチャでは、信号は、１つのステージにおいて、ＲＦとベースバンドの間で周波数変換される。スーパヘテロダインアーキテクチャおよびダイレクトコンバージョンアーキテクチャは、異なる回路ブロックを使用し得、および／または異なる必要条件を有し得る。図１に示される設計において、送信機１３０および受信機１５０は、ダイレクトコンバージョンアーキテクチャで実装される。
【００１１】
[0021]送信経路において、データプロセッサ１１０は、送信されるべきデータを処理し、Ｉアナログ出力信号とＱアナログ出力信号とを送信機１３０に供給する。図示されている例示的な実施形態では、データプロセッサ１１０は、さらなる処理のために、たとえば、ＩおよびＱ出力電流などの、ＩおよびＱアナログ出力信号に、データプロセッサ１１０によって生成されたデジタル信号を変換するための、デジタル−アナログ変換器（ＤＡＣ）１１４ａおよび１１４ｂを含む。
【００１２】
[0022]送信機１３０内で、ローパスフィルタ１３２ａおよび１３２ｂは、前のデジタル−アナログ変換によってもたらされた望ましくないイメージ（image）を除去するために、Ｉアナログ出力信号とＱアナログ出力信号とをそれぞれフィルタ処理する。増幅器（Ａｍｐ）１３４ａおよび１３４ｂは、ローパスフィルタ１３２ａおよび１３２ｂからの信号をそれぞれ増幅し、Ｉベースバンド信号とＱベースバンド信号とを供給する。アップコンバータ１４０は、送信（ＴＸ）局部発振器（ＬＯ）信号生成器１９０からのＩおよびＱ  ＴＸ  ＬＯ信号で、Ｉベースバンド信号とＱベースバンド信号とをアップコンバートし、アップコンバートされた信号を供給する。フィルタ１４２は、周波数アップコンバージョンによってもたらされた望ましくないイメージならびに受信周波数帯域内の雑音を除去するために、アップコンバートされた信号をフィルタ処理する。電力増幅器（ＰＡ）１４４は、所望の出力電力レベルを得るためにフィルタ１４２からの信号を増幅し、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通って送られてアンテナ１４８を介して送信される。
【００１３】
[0023]受信経路において、アンテナ１４８は、基地局によって送信された信号を受信し、受信ＲＦ信号（received RF signal）を供給し、その信号は、デュプレクサまたはスイッチ１４６を通って送られて低雑音増幅器（ＬＮＡ）１５２に供給される。デュプレクサ１４６は、ＲＸ信号がＴＸ信号から分離されるような特定のＲＸ−ＴＸデュプレクサ周波数分離で動作するように設計されている。受信ＲＦ信号は、ＬＮＡ１５２によって増幅され、所望のＲＦ入力信号を得るためにフィルタ１５４によってフィルタ処理される。ダウンコンバージョンミキサ１６１ａおよび１６１ｂは、Ｉベースバンド信号とＱベースバンド信号とを生成するために、フィルタ１５４の出力を、ＲＸ  ＬＯ信号生成器１８０からのＩおよびＱ受信（ＲＸ）ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合する。ＩおよびＱベースバンド信号は、増幅器１６２ａおよび１６２ｂによって増幅され、さらに、データプロセッサ１１０に供給される、Ｉアナログ入力信号とＱアナログ入力信号とを得るために、ローパスフィルタ１６４ａおよび１６４ｂによってフィルタ処理される。図示されている例示的な実施形態では、データプロセッサ１１０は、データプロセッサ１１０によってさらに処理されるべきデジタル信号にアナログ入力信号を変換するための、アナログ−デジタル変換器（ＡＤＣ）１１６ａおよび１１６ｂを含む。
【００１４】
[0024]図１において、ＴＸ  ＬＯ信号生成器１９０は、周波数アップコンバージョンのために使用される、Ｉ  ＴＸ  ＬＯ信号とＱ  ＴＸ  ＬＯ信号とを生成し、一方、ＲＸ  ＬＯ信号生成器１８０は、周波数ダウンコンバージョンのために使用される、Ｉ  ＲＸ  ＬＯ信号とＱ  ＲＸ  ＬＯ信号とを生成する。各ＬＯ信号は、特定の基本周波数を有する周期信号である。ＰＬＬ１９２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１９０からのＴＸ  ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１８０からのＲＸ  ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
【００１５】
[0025]送受信機１２０では、通信システムにおけるＴＸおよびＲＸ搬送周波数は一般に設計によりそれぞれ異なるので、ＴＸ  ＬＯ信号生成器１９０およびＲＸ  ＬＯ信号生成器１８０が個別に配置されることに留意されたい。たとえば、ＴＸ搬送周波数は、１９２０〜１９８０ＭＨｚのＴＸ帯域にあり得、一方、ＲＸ搬送周波数は、２１１０〜２１７０ＭＨｚのＲＸ帯域にあり得る。ＴＸ  ＬＯ信号生成器１９０をＲＸ  ＬＯ信号生成器１８０から分離して提供する必要性は、一般に、送受信機１２０において同時に動作する２つのＰＬＬ（ＴＸ  ＰＬＬ１９２およびＲＸ  ＰＬＬ１８２）を必要とし、１つのＰＬＬだけが使用された場合よりも、より多くの電力とより多くのダイ面積とを望ましくなく消費し、複雑である。さらに、２つのＰＬＬを配置することは潜在的に、特に、２つの電圧制御発振器（ＶＣＯ）が互いに極めて近い周波数で動作するキャリアアグリゲーションのシナリオにおいて、電圧制御発振器（ＶＣＯ）「プリング（pulling）」を引き起こし得る。これらの考慮事項を踏まえると、送受信機の性能を改善するのと同様に、送受信機における電力とダイ面積とを低減するための技法を実現することが望ましいはずである。
【００１６】
[0026]図２は、本開示による送受信機の例示的な実施形態２００を示す。図２は、例示のみを目的に示されており、本開示の範囲を限定することを意味するものではないことに留意されたい。さらに、図１および図２において同様にラベルを付けた要素は、同様の機能を有する要素に対応可能であり、したがって、図１を参照してすでに説明された、図２における一定の要素のための説明は、便宜上、省略されることに留意されたい。送受信機２００は、送信信号経路２０１と受信信号経路２０２とを含む。
【００１７】
[0027]送信（ＴＸ）信号経路２０１は、ローパスフィルタ（ＬＰＦ）１３２ａ、１３２ｂに結合されてさらにミキサ１４１ａ、１４１ｂに結合されている、ＤＡＣ１１４ａ、１１４ｂを含む。図示されている例示的な実施形態では、ミキサ１４１ａ、１４１ｂは、周波数シンセサイザ２２０によって生成された、たとえばそれぞれ、同相局部発振器（ＬＯ）信号２２０Ｉや直交局部発振器（ＬＯ）信号２２０ＱなどのＴＸ  ＬＯ信号と、ＬＰＦ出力信号を混合する。本明細書および特許請求の範囲において、「局部発振器信号」という用語は一般に、信号２２０Ｉもしくは２２０Ｑのいずれか、または集合的に、単一周波数を有する、同相信号２２０Ｉと直交信号２２０Ｑの両方を指すことができることに留意されたい。
【００１８】
[0028]例示的な実施形態では、信号２２０Ｉ、２２０Ｑは、送信信号の中心周波数に対応する、ｆ＿ＴＸという周波数を有することができる。代替の例示的な実施形態では、信号２２０Ｉ、２２０Ｑの周波数は、ｆ＿ＴＸに限定される必要はなく、代わりに他の何らかの適当な周波数であるように選択されてもよい。ミキサ１４１ａ、１４１ｂの後、アップコンバートされた信号は、組み合わされ、電力増幅器（ＰＡ）１４４に供給される。
【００１９】
[0029]受信（ＲＸ）信号経路２０２は、ＬＮＡ１５２を含み、それは中心周波数ｆ＿ＲＸを有する受信（ＲＸ）信号を増幅する。ＬＮＡ１５２の出力は、Ｉミキサ１６１ａおよびＱミキサ１６１ｂに結合され、それらは、ミキサ１６１ａ、１６１ｂの出力をダウンコンバートするために、送信信号経路２０１によってアップコンバージョンのために使用されたのと同じＬＯ信号２２０Ｉおよび２２０ＱとＬＮＡの出力を混合する。ＬＯ２２０Ｉ、２２０Ｑが周波数ｆ＿ＴＸを有するとき、ダウンコンバージョンの後、ＲＸ信号は、ｆ＿ＲＸ−ｆ＿ＴＸ（またはｆ＿ＴＸ−ｆ＿ＲＸ）の中間周波数（ＩＦ）を中心とするようになる。ｆ＿ＴＸとｆ＿ＲＸの差は、様々な通信システムおよび動作シナリオにわたって可変であり得るので、図２の例示的な実施形態は、「スライディングＩＦ」を有することと特徴付けられ得る。たとえば、例示的な実施形態では、ＩＦは、所与の通信システムに対するｆ＿ＴＸとｆ＿ＲＸとの関係に依存して、１ディケードの周波数領域と同量にわたって変化し得る。
【００２０】
[0030]本明細書および特許請求の範囲において、「ＴＸ局部発振器信号」は、ＴＸ信号経路２０１のＴＸミキサ１４１ａ、１４１ｂに供給されるＬＯ信号を指すことができ、一方、「ＲＸ局部発振器信号」は、ＲＸ信号経路２０２のＲＸミキサ１６１ａ、１６１ｂに供給されるＬＯ信号を指すことができることに留意されたい。ＴＸ局部発振器信号およびＲＸ局部発振器信号は、たとえば、ＴＸ  ＬＯ信号およびＲＸ  ＬＯ信号が、周波数シンセサイザ２２０によって生成された２２０Ｉ、２２０Ｑに対応する、図２に示されるように、別々の信号である必要はないことに留意されたい。
【００２１】
[0031]ダウンコンバージョンの後、ＲＸ処理ブロック２１０ａ、２１０ｂが、ミキサ１６１ａ、１６１ｂのスライディングＩＦ出力を処理するために設けられる。例示的な実施形態では、ＲＸ処理ブロック２１０ａ、２１０ｂは、その後の処理のために干渉と他の雑音成分とをスライディングＩＦ信号から除去するために、たとえば、フィルタリング、サンプリングなどを使用して、図３を参照してさらに下記で説明されるように、スライディングＩＦ信号を処理することができる。本開示によれば、ブロック２１０ａ、２１０ｂは、構成可能な周波数特性を有する、たとえば、スライディングＩＦ  ＲＸ信号をバンドパスフィルタ処理する離散時間アナログバンドパスフィルタなどの離散時間アナログフィルタを含むことができる。バンドパスフィルタは、イメージ周波数およびエイリアシング周波数において干渉を除去するように構成され得る。ＲＸ処理ブロック２１０ａ、２１０ｂの出力は、ダウンサンプリングブロック２１５ａ、２１５ｂと、その後に続く、デジタル化のためのＡＤＣ２１６ａ、２１６ｂとに結合されている。
【００２２】
[0032]例示的な実施形態では、ＡＤＣ２１６ａ、２１６ｂは、バンドパスの性質を有する信号を最適にデジタル化するように設計された「バンドパス」ＡＤＣであり得る。たとえば、ＡＤＣ２１６ａ、２１６ｂは、入力信号をサブサンプリングする、すなわち、入力信号を、入力信号のナイキスト周波数よりも小さいレートでサンプリングし得る。例示的な実施形態では、サブサンプリングは、デジタル化の前に、ブロック２１５ａ、２１５ｂを使用して、入力信号をＮの係数でダウンサンプリングすることによって実装され得る。一定の例示的な実施形態では、ＡＤＣ２１６ａ、２１６ｂは、サブサンプリングを実行する必要がなく、それに応じてダウンサンプリングブロック２１５ａ、２１５ｂは、そのような例示的な実施形態において省略され得ることに留意されたい。例示的な実施形態では、ＡＤＣサンプリングクロックは、ＬＯ２２０Ｉもしくは２２０Ｑのいずれか、またはＬＯ２２０Ｉと２２０Ｑの両方から導出され得る。たとえば、ＡＤＣサンプリングクロックは、ある決まった整数（たとえば、Ｎ）によって分周されたＬＯ周波数ｆＬＯに等しい周波数を有し得る。
【００２３】
[0033]図３は、ＲＸ処理ブロック２１０ａの例示的な実施形態２１０ａ．１を示す。図３は、例示のみを目的に示されており、本開示の範囲を限定することを意味するものではないことに留意されたい。さらに、図３において示されている、ブロック２１０ａに対するアーキテクチャ２１０ａ．１はまた、ブロック２１０ｂに類似的に実装され得るが、説明の簡略化のために、ブロック２１０ｂの実装形態は、個別には説明されないことに留意されたい。
【００２４】
[0034]図３において、ブロック２１０ａ．１への入力信号は、連続時間（ＣＴ）バンドパスフィルタ（ＢＰＦ）３１０に結合されている。例示的な実施形態では、ＣＴ  ＢＰＦ３１０は、たとえば、１次ローパスフィルタ（ＬＰＦ）と直列の１次ハイパスフィルタ（ＨＰＦ）として実装され得る（図示せず）。ＣＴ  ＢＰＦ３１０は、さらに下記で説明されるように、たとえばチャージサンプラ、ＤＴアナログＢＰＦ、またはＡＤＣのサンプリング周波数などの、ＲＸ信号経路のその後のステージによって決定されるイメージおよびエイリアシング周波数の除去と同様に、ＲＸ処理ブロック２１０ａ．１の入力信号に干渉除去を提供できることが理解されよう。ＣＴ  ＢＰＦ３１０の出力は、チャージサンプラ３２０に結合される。例示的な実施形態では、チャージサンプラ３２０はさらに、ある決まった間隔で信号を積分し、サンプリングすることによって、信号をフィルタ処理する。例示的な実施形態では、チャージサンプラ３２０は、たとえば、図４によって説明されるように実装され得る。
【００２５】
[0035]チャージサンプラ３２０の出力は、離散時間（ＤＴ）アナログバンドパスフィルタ（ＢＰＦ）３３０に結合される。例示的な実施形態では、ＤＴアナログＢＰＦ３３０は、図５を参照して説明されるように、たとえば、スイッチトキャパシタアーキテクチャを使用して実装されるＦＩＲフィルタであり得る。
【００２６】
[0036]図４は、チャージサンプラ３２０によって実行される例示的な関数演算を示す例示的なブロック図を示す。図４において、入力電圧ｘ（ｔ）は、機能ブロック４０１に提供され、示される演算を実行する。特に、電圧ｘ（ｔ）は、時間ｔからｔ＋Ｔｉｎｔまで積分されて係数（１／Ｔｉｎｔ）で正規化されるが、ここにおいて、Ｔｉｎｔは、積分期間（integration duration）に相当する。ブロック４０１の出力は、チャージサンプラサンプリング間隔Ｔｓに従って、スイッチＳｓ’によって周期的にサンプリングされる。
【００２７】
[0037]図４Ａは、本開示によるチャージサンプラ３２０の例示的な実施形態３２０．１を示す。図４Ａは、例示のみを目的に示されており、本開示の範囲を、チャージサンプラのいかなる特定の例示的な実施形態に限定することを意味するものではないことに留意されたい。図４Ａでは、チャージサンプラは、入力電圧を電流に変換し、さらに、変換された電流を電荷としてキャパシタに取り込む働きをし、この電圧は、周期的に、ある決まった間隔でサンプリングされる。
【００２８】
[0038]特に、低雑音トランスコンダクタンス増幅器（ＬＮＴＡ：low-noise trans-conductance amplifier）４１０は、チャージサンプラ３２０．１への入力電圧ｘ（ｔ）を受ける。ＬＮＴＡ４１０は、当業者に知られている回路設計原理を使用して、入力電圧を出力電流Ｉｏｕｔに変換する。スイッチＳｓは、サンプリングキャパシタＣｓにＩｏｕｔを選択的に結合又は分離するためにするために、クロックｐｈｉ＿ｓに従って、開かれ又は閉じられる。スイッチＳｒはさらに、Ｃｓの相対する端子を互いから又は互いに、選択的に結合し又は分離するために、クロックｐｈｉ＿ｒに従って、開かれる又は閉じられる。図４Ａにさらに示されるように、クロックｐｈｉｓおよびｐｈｉｒは、たとえば、ｐｈｉ＿ｓが高いとき、ｐｈｉ＿ｒは低く、またｐｈｉ＿ｒが低いとき、ｐｈｉ＿ｓは高いなど、重ならない位相を有するように設計され得る。例示的な実施形態では、スイッチＳｓおよびＳｒは、決して同時には閉じられない。
【００２９】
[0039]Ｓｓが閉じられ、Ｓｒが開かれている時間間隔（たとえば、持続時間Ｔｉｎｔを有している）の間、Ｉｏｕｔは、Ｃｓに充電することに留意されたい。したがって、キャパシタＣｓにわたる電圧ＶＣｓは、そのような時間間隔の間、Ｉｏｕｔの積分に比例するはずである。一方、Ｓｓが開かれ、Ｓｒが閉じられている時間間隔の間、ＶＣｓは、０Ｖにリセットされる。先に説明された回路３２０．１の演算に従って、チャージサンプラ３２０．１が、図４を参照して説明されるように、入力電圧ｘ（ｔ）にチャージサンプリング演算を効果的に実行することが理解されよう。
【００３０】
[0040]図４および図４Ａに示されるチャージサンプリング演算の伝送特性は、図４Ｂの４００Ｂのグラフに示される伝送特性に対応することが理解されよう。特に、チャージサンプラ３２０の伝送特性は、次のように表現され得るが（式１）、
【数１】
0005917779.tif 000002
【００３１】
ここにおいて、Ｇｍは、ＬＮＴＡ４１０のトランスコンダクタンスに相当する。周波数１／Ｔｉの整数倍の周波数伝送特性で、「零（null）」が存在することが、式１から、またグラフ４００Ｂからわかるであろう。これらの零は、チャージサンプリング演算への入力信号ｘ（ｔ）が大幅に減衰するはずである周波数に対応することが理解されよう。したがって、設計者は、たとえば、システムのイメージ周波数やエイリアシング周波数などの、干渉を含むことが知られているスペクトルの周波数に、これらの零を選択的に配置することができる。
【００３２】
[0041]図５は、ＤＴアナログＢＰＦ３３０の例示的な実施形態３３０．１を示す。図５は、例示のみを目的に示されており、本開示の範囲を、離散時間アナログバンドパスフィルタのいかなる特定の実施形態に限定することを意味するものではないことに留意されたい。さらに４つのキャパシタが図５に示されているが、代替の例示的な実施形態は、４つのキャパシタおよびスイッチよりもより多い、またはより少ない数を容易に組込み可能なことが理解され得るほか、そのような代替の例示的な実施形態は、本開示の範囲内にあることが考えられることに留意されたい。
【００３３】
[0042]図５において、ＤＴ入力電圧Ｖｉｎ＿ＤＴは、クロックｐｈｉ_ｔによって制御湯される離散時間スイッチＳｄｔを介して離散時間スイッチトキャパシタ回路５０１に結合されている。スイッチトキャパシタ回路５０１は、それぞれの直列結合されたキャパシタスイッチＳ１、Ｓ２、Ｓ３、およびＳ４を介してスイッチＳｄｔに結合された、複数のキャパシタＣｕ．１と、Ｃｕ．２と、Ｃｕ．３と、Ｃｕ．４とを含む。スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、クロック信号ｐｈｉ１、ｐｈｉ２、ｐｈｉ３、およびｐｈｉ４に従ってそれぞれ開閉される。図５で採用された規則に従って、何らかのクロック信号の高い値は、対応するスイッチを閉じ得ることに留意されたい。
【００３４】
[0043]さらに図５に示されるように、クロック信号の位相ごとに、スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、ｔ１からｔ６までの周期にわたって連続してそれぞれ閉じられ、Ｓｄｔは、Ｖｉｎ＿ＤＴをそれぞれのキャパシタに結合するために、ｔ１からｔ５まで閉じられる。たとえば、Ｓ１は、ｔ１からｔ２まで閉じられ、Ｓ２は、ｔ２からｔ３まで閉じられ、Ｓ３は、ｔ３からｔ４まで閉じられ、Ｓ４は、ｔ４からｔ５まで閉じられる。スイッチの連続的な閉鎖は、Ｖｉｎ＿ＤＴを４つのキャパシタＣｕ．１、Ｃｕ．２、Ｃｕ．３、およびＣｕ．４に、４つの連続的な時間間隔にわたって、各周期の間、効果的にサンプリングする。
【００３５】
[0044]ｔ５で、入力スイッチＳｄｔは開かれており、また４つのすべてのスイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、ｔ５からｔ６まで、同時に閉じられている。この間隔の間、キャパシタＣｕ．１、Ｃｕ．２、Ｃｕ．３、Ｃｕ．４にわたる電荷は共用され、また、各キャパシタにわたる正味の電圧Ｖｏｕｔ＿ＤＴは、４つのサンプリングされた電圧の平均になるようになる。先行する説明を踏まえると、ＤＴアナログＢＰＦが、次のインパルス応答（式２）を有する有限インパルス応答（ＦＩＲ）フィルタを効果的に実装することが理解されよう。
【数２】
0005917779.tif 000003
【００３６】
式中、ｚ領域（z-domain）において次の伝送特性を有する（式３）。
【数３】
0005917779.tif 000004
【００３７】
[0045]例示的な実施形態では、ＤＴアナログＢＰＦのクロック信号の周波数（たとえば、ｐｈｉ１、ｐｈｉ２、ｐｈｉ３、ｐｈｉ４、ｐｈｉ＿ｔ）は、局部発振器周波数ｆＬＯ、あるいはその分周されたバージョン（version）に対応し得る。例示的な実施形態では、ＶＣＯ周波数が、ＬＯ周波数の２倍または４倍として選択され得るが、この場合、クロックｐｈｉ１、ｐｈｉ２、ｐｈｉ３、ｐｈｉ４を駆動するために必要とされ得る多相ＬＯは、容易に生成され得る。
【００３８】
[0046]先に説明された離散時間アナログＢＰＦやチャージサンプラのような離散時間コンポーネントを提供することは、フィルタリング要素の周波数応答を特定のＩＦに依存して容易に再プログラム可能とすることを有利に可能とすることが理解されよう。対照的に、スライディングＩＦを適応させるために、１つまたは複数の連続時間フィルタの周波数応答を再プログラムすることは比較的難しいはずである。たとえば、一定の適用例では、ＩＦは、４００ＭＨｚもの高さから、４００ＭＨｚよりも１ディケード低い高さにまで及ぶ可能性があり、これにより、エイリアシング成分を除去するための連続時間ローパスフィルタの設計が極めて難しくなるはずである。一方、離散時間アナログＢＰＦを使用すると、そのようなＤＴアナログＢＰＦのノッチ周波数は、予測されるエイリアシング周波数に対処するために、可変ＩＦに従って、容易にプログラムされ得る。
【００３９】
[0047]図５に示されているものなどのスイッチトキャパシタアーキテクチャをＤＴアナログＢＰＦに使用するさらなる利点は、キャパシタなどの受動素子が主に使用されるので、フィルタの電力消費が最小限に抑えられることである。
【００４０】
[0048]図５を参照して説明されるＤＴアナログＢＰＦアーキテクチャ３３０．１のさらなる利点は、キャパシタサイズを変更することによって、（たとえば、式２におけるインパルス応答係数の）係数値を容易に調整する機能を含む。さらに、ＡＤＣの入力サンプリングネットワークは、同様に、フィルタリング目的に利用され得る。
【００４１】
[0049]離散時間アナログバンドパスフィルタの例示的な実施形態が図５を参照して説明されてきたが、本開示の範囲は、離散時間アナログバンドパスフィルタのそのような実装形態に必ずしも限定されるものではないことに留意されたい。代替の例示的な実施形態では、離散時間アナログＢＰＦの代替のアーキテクチャは、先に説明された原理を踏まえると、当業者によって容易に設計され得る。そのような代替の例示的な実施形態は、本開示の範囲内にあると考えられる。
【００４２】
[0050]さらに、代替の例示的な実施形態（図示せず）では、ＤＴアナログＢＰＦは、たとえば、ＢＰＦの出力がＩ経路およびＱ経路にわたって平均化される、複素ＦＩＲフィルタとして実装され得る。たとえば、例示的な実施形態では、次のインパルス応答を有する複素ＦＩＲフィルタが、実装され得る（式５）。
【数４】
0005917779.tif 000005
【００４３】
そのような複素ＦＩＲフィルタは、有利なことに、より低いフィルタ次数を使用して、より良いジャマー（jammer）除去を有利に提供しうる。
【００４４】
[0051]図６は、本開示によるＲＸ処理ブロック２１０ａの代替の例示的な実施形態２１０ａ．２を示す。図６において、ＣＴ  ＢＰＦ６１０は、ＤＴアナログＢＰＦ６２０に結合され、ＤＴアナログＢＰＦ６２０はさらに、ダウンサンプラ６３０に結合される。図３の例示的な実施形態２１０ａ．１と比較して、ＲＸ処理ブロック２１０ａ．２は、チャージサンプラ３２０を省略している。本開示の一定の例示的な実施形態では、チャージサンプラのフィルタリング特性は、送受信機の仕様を満たすのに必要ではないので、示されているようにチャージサンプラが省略され得ることを理解されたい。ＣＴ  ＢＰＦ６１０およびＤＴアナログＢＰＦ６２０の演算は、２１０ａ．１を参照して先に説明された類似のブロックに類似し得ることに留意されたい。さらに図６においてブロック２１０ａに関して示されている、アーキテクチャ２１０ａ．２はまた、ブロック２１０ｂに類似的に実装され得るが、説明の簡略化のために、ブロック２１０ｂの実装形態は、個別には説明されないことに留意されたい。
【００４５】
[0052]上記において先に説明されたように、例示的な実施形態では、単一のフェーズロックループ（ＰＬＬ）が、ＲＸ  ＬＯ信号とＴＸ  ＬＯ信号の両方を生成するために使用され得る。さらに、同じＰＬＬが、たとえば、整数分周比（integer divide ratio）を有する分周器を使用して、送受信機において必要なすべてのクロックを生成するために使用され得る。たとえば、チャージサンプラ、離散時間アナログバンドパスフィルタ、ＡＤＣなどはすべて、ＰＬＬから、直接、または整数分周器による分周の後でのいずれかで導出されたクロック信号を使用し得る。そのような別の例示的な実施形態は、本開示の範囲内にあると考えられる。
【００４６】
[0053]図７は、例示的な性能仕様を有するＲＸ処理ブロック２１０ａ．１および２１０ｂ．１の例示的な実施形態７００を示す。図７を参照して説明される例示的な仕様は、例示のみを目的にしており、本開示の範囲を限定することを意味するものではないことに留意されたい。例示的な仕様は、ＴＸ搬送周波数が７０４〜７１６ＭＨｚの範囲にあり、またＲＸ搬送周波数が７３４〜７４６ＭＨｚの範囲にある、例示的なシナリオのために記述されている。この場合、デュプレクサ間隔は、ＴＸ周波数とＲＸ周波数とを分離するために３０ＭＨｚとして選択され得る。シナリオは、たとえば、ＬＴＥ規格に従って実装されたワイヤレスシステムに存在し得る。
【００４７】
[0054]図７において、ミキサ１６１ａ、１６１ｂは、ＲＦ  ＩＮ信号（すなわち、ＲＸ信号）を、直交ＬＯ２２０Ｉ、２２０Ｑとそれぞれ混合する。この場合のＬＯは、ＴＸ信号経路（図７に図示せず）による、ＴＸ信号のアップコンバージョンのために使用される同じ周波数に対応する周波数ｆＬＯを有する。例示的な実施形態では、ｆＬＯは、ＴＸ搬送周波数に対応する７１０ＭＨｚであってもよい。ＲＸ搬送周波数およびＴＸ搬送周波数は、このシステムで３０ＭＨｚだけ（またデュプレクサ周波数にも対応して）異なり得るので、ミキサ１６１ａ、１６１ｂのダウンコンバートされた出力７０１ａ、７０１ｂは、３０ＭＨｚの第１の中間周波数（ＩＦ１）を中心とするようになることが理解されよう。
【００４８】
[0055]信号７０１ａ、７０１ｂは、ＲＸ処理ブロック２１０ａ．１、２１０ｂ．１によってそれぞれ処理される。ブロック２１０ａ．１、２１０ｂ．１の各々は、たとえば、図３を参照して上記において先に説明されたように、ＣＴ  ＢＰＦと、チャージサンプラと、ＤＴアナログＢＰＦと、ダウンサンプリングブロックとを含む。例示的な実施形態では、ＣＴ  ＢＰＦ３１０ａ、３１０ｂの各々は、１次ハイパスフィルタ（ＨＰＦ）および１次ローパスフィルタ（ＬＰＦ）の直列連接（serial concatenation）として実装される。例示的な実施形態では、チャージサンプラのサンプリング周波数ｆｓ（たとえば、図４および図４ＡにおけるＴｓ）は、ダウンコンバージョンのために使用される同じ周波数ｆＬＯになるように選択され得る。さらに、チャージサンプラ３２０ａ、３２０ｂは、ジャマーフィルタリングに対する７５％デューティサイクル、たとえば、Ｔｉｎｔ／Ｔｓ＝７５％で、ＣＴ  ＢＰＦ３１０ａ、３１０ｂの出力をサンプリングするように構成され得る。
【００４９】
[0056]例示的な実施形態では、チャージサンプラ３２０ａ、３２０ｂの各々は、図４のチャージサンプラ３２０．１を参照して説明されるように実装され得る。たとえば、ｐｈｉ＿ｓは、Ｓｓが各周期の７５％閉じられているように構成するクロック信号であり得、ｐｈｉ＿ｒは、それに応じて、Ｓｒが各周期の残りの２５％が閉じられているように構成し得る。一定の例示的な実施形態では、チャージサンプラ３２０ａ、３２０ｂは、省略され得、またＣＴ  ＢＰＦ３１０ａ、３１０ｂの１次ＬＰＦは、ジャマーフィルタリングのために信頼され得ることに留意されたい。
【００５０】
[0057]ＤＴアナログＢＰＦ３３０ａ、３３０ｂは、チャージサンプラ３２０ａ、３２０ｂの出力を、ダウンコンバージョンのために使用される同じ周波数ｆＬＯに対応可能な離散時間サンプリング周波数ｆｓでフィルタ処理するように構成される。ＤＴアナログＢＰＦ３３０ａ、３３０ｂは、その後のデシメーション（decimation）ブロックおよびＡＤＣサンプリングブロックによって決定されるエイリアシング周波数において成分を除去するように設計され得る。ＢＰＦ３３０ａ、３３０ｂの後、ダウンサンプリングブロック２１５ａ、２１５ｂは、出力をＡＤＣ２１６ａ、２１６ｂを使用してデジタル化する前に、結果として生じた信号をＮ＝２の係数でダウンサンプリングする。例示的な実施形態では、ＡＤＣ２１６ａ、２１６ｂのサンプリング周波数ｆ＿ＡＤＣは、ｆＬＯ／２、たとえば、３５５ＭＨｚとして選択され得る。この範囲のサンプリング周波数を有するＡＤＣは、低価格で、実装の複雑さを抑えて、容易に設計され得ることが理解されよう。ＡＤＣ２１６ａ、２１６ｂによるデジタル化の後、デジタルミキサ７１０ａ、７１０ｂが、ＡＤＣ出力をたとえばデジタルＬＯ７１０Ｉ、７１０Ｑを使用してベースバンドにデジタル処理でダウンコンバートするように設けられる。
【００５１】
[0058]図８は、例示的な性能仕様を有するＲＸ処理ブロック２１０ａ．２および２１０ｂ．２を使用する受信信号経路の代替の例示的な実施形態８００を示す。図８を参照して説明される例示的な仕様は、例示のみを目的にしており、本開示の範囲を限定することを意味するものではないことに留意されたい。例示的な仕様は、ＴＸ搬送周波数が１９２０〜１９８０ＭＨｚの範囲にあり、またＲＸ搬送周波数が２１１０〜２１７０ＭＨｚの範囲にある、例示的なシナリオのために説明されている。この場合、デュプレクサ間隔は、１９０ＭＨｚとして選択され得る。シナリオは、たとえば、ＷＣＤＭＡ（登録商標）、ＣＤＭＡ、および／またはＬＴＥ規格に従って実装されたワイヤレスシステムに存在し得る。
【００５２】
[0059]図８において、ミキサ１６１ａ、１６１ｂは、ＲＦ  ＩＮ信号を直交ＬＯ２２０Ｉ、２２０Ｑとそれぞれ混合する。例示的な実施形態では、ＬＯ２２０Ｉ、２２０Ｑは、ＴＸ信号経路（図８では図示せず）によってＴＸ信号のアップコンバージョンのために使用される周波数でもある、１９５０ＭＨｚの周波数ｆＬＯを有している。ＲＸ搬送周波数およびＴＸ搬送周波数は、このシステムで１９０ＭＨｚだけ異なり得るので、ミキサ１６１ａ、１６１ｂのダウンコンバートされた出力８０１ａ、８０１ｂは、１９０ＭＨｚのＩＦ１を中心とするようになることが理解されよう。
【００５３】
[0060]信号８０１ａ、８０１ｂは、ＴＸ処理ブロック２１０ａ．２、２１０ｂ．２によってそれぞれ処理される。ブロック２１０ａ．２、２１０ｂ．２の各々は、たとえば、図６を参照して上記において先に説明されたように、ＣＴ  ＢＰＦと、ＤＴアナログＢＰＦと、ダウンサンプリングブロックとを含む。例示的な実施形態では、ＣＴ  ＢＰＦ３１０ａ、３１０ｂの各々は、１次ハイパスフィルタ（ＨＰＦ）および２次ローパスフィルタ（ＬＰＦ）の直列連接として実装される。図示されている例示的な実施形態では、ＣＴ  ＢＰＦ、特にＣＴ  ＬＰＦが、ジャマー除去に十分であり得るとき、チャージサンプラは必要ないことに留意されたい。
【００５４】
[0061]ＤＴアナログＢＰＦ３３０ａ、３３０ｂは、ＣＴ  ＢＰＦ３１０ａ、３１０ｂの出力を、ダウンコンバージョンのために使用される同じ周波数、たとえばｆＬＯ＝１９５０ＭＨｚに対応する離散時間サンプリング周波数でフィルタ処理するように構成される。ダウンサンプリングブロック３４０ａ、３４０ｂは、その後、結果として生じた信号をＮ＝８の係数でダウンサンプリングする。ＲＸ処理ブロック２１６ａ、２１６ｂの出力は、バンドパスＡＤＣ２１６ａ、２１６ｂに提供される。例示的な実施形態では、ＡＤＣ２１６ａ、２１６ｂのサンプリング周波数ｆ＿ＡＤＣは、ｆＬＯ／８、たとえば、２４３．７５ＭＨｚとして選択され得るが、この場合、ＲＸ周波数スペクトルは、第２の中間周波数ＩＦ２＝５３．７５ＭＨｚを中心とする。ＡＤＣ２１６ａ、２１６ｂによるデジタル化の後、デジタルミキサ８１０ａ、８１０ｂは、ＡＤＣ出力をベースバンドにデジタル処理でダウンコンバートするように設けられる。
【００５５】
[0062]図９は、本開示による方法９００の例示的な実施形態を示す。図９は、例示のみを目的に示されており、本開示の範囲を限定することを意味するものではないことに留意されたい。
【００５６】
[0063]図９において、ブロック９１０では、送信信号は、ＴＸ局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯで混合される。
【００５７】
[0064]ブロック９２０では、受信信号は、ミキサ出力を生成するために、ＲＸ  ＬＯで混合される。
【００５８】
[0065]ブロック９３０では、ミキサ出力から導出された信号は、離散時間アナログバンドパスフィルタを使用してフィルタ処理される。
【００５９】
[0066]本明細書および特許請求の範囲において、ある要素が別の要素に「接続されている」または「結合されている」と言及されるとき、その要素は他の要素に直接接続され得るか、結合され得る、または介在要素が存在し得ることが理解されよう。対照的に、ある要素が別の要素に「直接接続されている」または「直接結合されている」と言及されるとき、介在要素は存在しない。さらに、ある要素が別の要素に「電気的に結合されている」と言及されるとき、そのような要素間に低抵抗の経路が存在することを示し、ある要素が別の要素に単に「結合されている」と言及されるとき、そのような要素間に低抵抗の経路があることもまたはないこともある。
【００６０】
[0067]情報および信号は多種多様な異なる技術および技法のいずれかを使用して表され得ることを、当業者なら理解するであろう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表され得る。
【００６１】
[0068]さらに、本明細書で開示される例示的な態様に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者ならさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、上記では概してそれらの機能に関して説明されてきた。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明された機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の例示的な態様の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００６２】
[0069]本明細書で開示される態様に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェアコンポーネント、または本明細書で説明される機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
【００６３】
[0070]本明細書で開示される例示的な態様に関して説明した方法またはアルゴリズムのステップは、ハードウェアで直接具現化されるか、プロセッサによって実行されるソフトウェアモジュールで具現化されるか、またはその２つの組合せで具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。プロセッサおよび記憶媒体はＡＳＩＣ中に存在し得る。ＡＳＩＣはユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末中に個別コンポーネントとして存在し得る。
【００６４】
[0071]１つまたは複数の例示的な態様では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に格納されるか、コンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを搬送または格納するために使用でき、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザー（登録商標）ディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−Ｒａｙディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
【００６５】
[0072]開示された例示的な態様の前述の説明は、当業者が本発明を作製または使用することができるように提供されている。これらの例示的な態様への様々な修正は当業者には容易に明らかであり、本明細書で定義された一般原理は、本発明の趣旨または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書で示された例示的な態様に限定されるものではなく、本明細書で開示された原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯを使用して、送信信号をアップコンバートするように構成された送信信号経路と、
前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）ＬＯを使用して、受信信号をダウンコンバートするように構成された受信信号経路、前記受信信号経路は、前記ダウンコンバートされた受信信号を処理するように構成された離散時間アナログフィルタを備える、と、
を備える装置。
［Ｃ２］
前記離散時間アナログフィルタは、離散時間アナログバンドパスフィルタを備える、Ｃ１に記載の装置。
［Ｃ３］
前記送信信号経路を、また前記受信信号経路から、分離するデュプレクサをさらに備え、前記デュプレクサは、ＲＸ−ＴＸデュプレクサ周波数分離で動作するように設計され、ここにおいて、前記離散時間アナログフィルタのパスバンドは、前記ＲＸ−ＴＸデュプレクサ周波数分離を含む、Ｃ１に記載の装置。
［Ｃ４］
前記ＴＸ局部発振器と前記ＲＸ局部発振器の両方のために使用される、単一のＬＯ信号を生成するように構成されたフェーズロックループをさらに備え、ここにおいて、前記単一のＬＯ信号は、前記離散時間アナログフィルタへの入力をサンプリングするための１つまたは複数のスイッチを制御するために、前記離散時間アナログフィルタにさらに供給される、Ｃ１に記載の装置。
［Ｃ５］
前記受信信号経路のミキサの前記出力に結合された連続時間バンドパスフィルタをさらに備える、Ｃ１に記載の装置。
［Ｃ６］
前記受信信号経路のミキサの前記出力から導出された信号を積分持続時間に対して積分するように構成されたチャージサンプラをさらに備え、前記チャージサンプラは、前記積分の前記出力をチャージサンプラサンプリング間隔に従ってサンプリングするようにさらに構成される、Ｃ１に記載の装置。
［Ｃ７］
前記チャージサンプラは、
ミキサの前記出力から導出された前記信号を電流に変換するように構成されたトランスコンダクタンス増幅器と、
前記トランスコンダクタンス増幅器の前記出力に選択的に結合可能なサンプリングキャパシタ、ここにおいて、前記サンプリングキャパシタは、前記チャージサンプラサンプリング間隔の一部の間、前記トランスコンダクタンス増幅器の前記出力に結合され、また前記サンプリングキャパシタは、前記チャージサンプラサンプリング間隔の前記一部の終了でリセットされる、と、
を備える、Ｃ６に記載の装置。
［Ｃ８］
前記受信信号経路のミキサの前記出力から導出された信号を積分期間で積分するように構成されたチャージサンプラをさらに備え、前記チャージサンプラは、前記積分の前記出力をチャージサンプラサンプリング間隔に従ってサンプリングするようにさらに構成され、ここにおいて、前記ミキサから導出された前記信号は、前記連続時間バンドパスフィルタによって生成される電圧である、Ｃ５に記載の装置。
［Ｃ９］
前記離散時間アナログフィルタは、
離散時間（ＤＴ）スイッチトキャパシタ回路と、
前記連続時間バンドパスフィルタの前記出力から導出されたＤＴ入力電圧を前記スイッチトキャパシタ回路に選択的に結合する離散時間スイッチと、
を備える、Ｃ５に記載の装置。
［Ｃ１０］
前記離散時間スイッチトキャパシタ回路は、
複数のキャパシタを備え、各キャパシタは、対応する直列結合されたキャパシタスイッチによって前記離散時間スイッチに選択的に結合され、
ここにおいて、前記直列結合されたキャパシタスイッチは、前記ＤＴ入力電圧を前記複数のキャパシタに連続的にサンプリングし、また前記離散時間スイッチトキャパシタ回路の前記出力を生成するために、所定の時間間隔の間、前記複数のキャパシタの間の電荷を共用するように構成される、Ｃ９に記載の装置。
［Ｃ１１］
前記受信信号経路の信号をデジタル信号に変換するためのアナログ−デジタル変換器（ＡＤＣ）をさらに備え、前記ＡＤＣは、前記ＲＸ  ＬＯから導出されたＡＤＣサンプリングクロックを使用して、電圧をサンプリングするように構成可能である、Ｃ１に記載の装置。
［Ｃ１２］
前記受信信号は、搬送周波数を有し、前記搬送周波数と前記ＬＯ周波数の差は、中間周波数を備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記受信信号経路は、同相（Ｉ）ミキサと直交（Ｑ）ミキサとを備え、ここにおいて、前記ＲＸ  ＬＯは、Ｉ局部発振器信号とＱ局部発振器信号とを備える、Ｃ１に記載の装置。
［Ｃ１４］
送信信号を、送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯで混合するための手段と、
ミキサ出力を生成するために、受信信号を、前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）局部発振器（ＬＯ）で混合するための手段と、
前記ミキサ出力から導出された信号を離散時間でフィルタ処理するための手段と、
を備える、装置。
［Ｃ１５］
前記ミキサ出力を連続時間でフィルタ処理するための手段をさらに備え、前記ミキサ出力から導出された前記信号は、前記連続時間でフィルタ処理するための手段の前記出力を備える、Ｃ１４に記載の装置。
［Ｃ１６］
前記ミキサ出力から導出された第２の信号を積分するための手段と、
前記積分するための手段の前記出力をチャージサンプラ間隔に従ってサンプリングするための手段、前記ミキサ出力から導出された前記信号は、前記サンプリングするための手段の前記出力を備える、と、
をさらに備える、Ｃ１４に記載の装置。
［Ｃ１７］
前記離散時間でフィルタ処理するための手段の前記出力をサブサンプリングするための手段と、
前記サブサンプリングするための手段の前記出力をデジタル化するための手段と、
をさらに備える、Ｃ１４に記載の装置。
［Ｃ１８］
送信信号を、送信（ＴＸ）局部発振器（ＬＯ）周波数を有するＴＸ  ＬＯで混合することと、
ミキサ出力を生成するために、受信信号を、前記ＴＸ  ＬＯ周波数を有する受信（ＲＸ）局部発振器（ＬＯ）で混合することと、
前記ミキサ出力から導出された信号を、離散時間アナログバンドパスフィルタを使用してフィルタ処理することと、
を備える、方法。
［Ｃ１９］
前記ミキサ出力を連続時間バンドパスフィルタを使用してフィルタ処理することをさらに備え、前記ミキサ出力から導出された前記信号は、前記連続時間バンドパスフィルタの前記出力を備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記信号を前記フィルタ処理することは、前記離散時間アナログバンドパスフィルタのノッチを干渉に対応する周波数に配置することを備える、Ｃ１８に記載の方法。
【図１】
0005917779.tif 000006
【図２】
0005917779.tif 000007
【図３】
0005917779.tif 000008
【図４】
0005917779.tif 000009
【図４Ａ】
0005917779.tif 000010
【図４Ｂ】
0005917779.tif 000011
【図５】
0005917779.tif 000012
【図６】
0005917779.tif 000013
【図７】
0005917779.tif 000014
【図８】
0005917779.tif 000015
【図９】
0005917779.tif 000016