(57)【特許請求の範囲】
【請求項１】
複数の画点が配置された投影面に少なくとも１つの光線を投影する方法において、
少なくとも１つの画点の前記光線の投影の保持時間が少なくとも１つの別の画点に対して少なくとも部分的に延長され、前記別の画点は、前記少なくとも１つの画点と前記投影面の別の部分に配置され、
前記少なくとも１つの画点の前記保持時間は、当該画点の前記投影面の位置が前記別の画点よりも前記投影面の中心よりも離れていると、少なくとも部分的に延長され、
入力画像信号に従って前記投影面の画点を投影するために前記少なくとも１つの光線の振幅を制御するために少なくとも１つのデジタル／アナログコンバータが利用され、
前記デジタル／アナログコンバータはベースクロックで作動してデジタル形式で与えられた前記入力画像信号をアナログ形式の信号に変換し、前記アナログ形式の信号に従って前記少なくとも１つの光線の振幅が制御され、
前記ベースクロックに基づいて決定されたピクセルクロックにより、前記少なくとも１つの画点の前記保持時間が延長されて、前記少なくとも１つの画点の前記保持時間が前記ピクセルクロックに基づいて少なくとも部分的に延長される、方法。
【請求項２】
前記ピクセルクロックは前記ベースクロックの整数倍に相当している、請求項１に記載の方法。
【請求項３】
前記保持時間は、画点の表示情報を含む入力画像信号を遅延して前記投影の光線を制御する遅延段によって設定される、請求項１に記載の方法。
【請求項４】
前記遅延段は、前記入力画像信号を取り込む動作を制御するベースクロックに基づいて生成されるピクセルクロックにより駆動されて前記入力画像信号に従って制御信号を発生し、前記少なくとも１つの光線は、前記制御信号に従って生成される、請求項３に記載の方法。
【請求項５】
前記遅延段は、前記入力画像信号をサンプリングおよび保持して前記制御信号を発生するサンプルホールド段と時間制御部とを含んでおり、前記時間制御部は前記ピクセルクロックに基づいて前記サンプルホールド段のサンプリングおよび保持の動作を制御する、請求項４に記載の方法。
【請求項６】
画点の第１の情報が、当該画点に続いて投影される直後の画点の第２の情報に依存して前記当該および直後の画点のコントラストが強くなるように、前記第１の情報と前記第２の情報との比較により前記第１の情報を変更して、変更された前記前記第１の情報に応じて当該画点の前記光線の投影の保持時間を調整し、前記第１および第２の情報は、前記当該および直後の画点のコントラストに関する情報である、請求項１に記載の方法。
【請求項７】
画点の前記第１の情報は当該画点の投影の時間中に変更される、請求項６に記載の方法。
【請求項８】
前記第１の情報は該画点を表示するための前記１つの光線の振幅および前記当該画点の明度の少なくとも１つを含む、請求項６または７に記載の方法。
【請求項９】
前記第２の情報は、前記直後の画点の前記１つの光線の振幅および前記直後の画点の明度のうちの少なくとも１つを含む、請求項６から８までのいずれか１項に記載の方法。
【請求項１０】
前記直後の画点に対する前記少なくとも１つの光線による投影の到達時に前記第２の情報が、前記当該および直後の画点のコントラストを強くするユニットにより得られて前記少なくとも１つの光線による前記直後の画点に対して投影がされるように、前記画点の前記第１の情報が変更される、請求項６から９までのいずれか１項に記載の方法。
【請求項１１】
前記直後の画点の到達は、次の条件：
前記直後の画点への前記到達と同時、直前、または直後という条件；
画点について予め設定された、前記投影面上の空間的な範囲への、前記１つの光線の到達と同時、直前、または直後という条件
のうちの１つを備える、請求項１０に記載の方法。
【請求項１２】
少なくとも１つの画点に対して前記第１および第２の情報を格納して前記画点の第１の情報を前記第２の情報と比較して該比較結果に従って前記第１の情報を変更するための記憶装置が設けられる、請求項６から１１までのいずれか１項に記載の方法。
【請求項１３】
前記記憶装置は、交互に制御されて画像信号を交互にサンプリングおよび保持して前記第１および第２の情報を記憶し、該記憶された前記第１および第２の情報に交互に従って前記光線により前記画点を投影するための２つのサンプルホールド段を含んでいる、請求項１２に記載の方法。
【請求項１４】
入力デジタル画像信号を交互にアナログ画像信号に変換して前記光線を交互に案内する少なくとも２つのデジタル／アナログコンバータが設けられ、前記アナログ画像信号に従って前記画点の前記第１の情報を前記直後の画点の前記第２の情報とが比較されて前記１つの光線を案内するための駆動信号が生成される、請求項６から１３までのいずれか１項に記載の方法。
【請求項１５】
前記１つの光線を駆動する駆動信号の立下りエッジに対して該画点の前記投影の期間の最後のところで必要な立下り時間を、前記画点の前記１つの光線による投影の期間から差し引くことによって、前記画点の前記第１の情報が前記第２の情報に依存する態様で変更される、請求項６から１４までのいずれか１項に記載の方法。
【請求項１６】
結像誤差が補償されるように前記少なくとも１つの光線がパラメータを用いて制御可能であり、
各前記少なくとも１つの光線がそれぞれ対応の画点に対応する領域へ投影されるように、各前記少なくとも１つの光線の保持時間が調整される、請求項１に記載の方法。
【請求項１７】
方向転換をする投影装置によって前記少なくとも１つの光線が位置的に偏向される、請求項１に記載の方法。
【請求項１８】
前記投影装置はマイクロミラーを含んでいる、請求項１７に記載の方法。
【請求項１９】
前記少なくとも１つの光線は少なくとも１つの光源から供給される、請求項１に記載の方法。
【請求項２０】
前記少なくとも１つの光源は少なくとも１つのレーザを含んでいる、請求項１９に記載の方法。
【請求項２１】
前記光線は、赤色レーザ、青色レーザ、および緑色レーザからなる第１のレーザ光源群と、または赤色レーザ、青色レーザ、および２つの緑色レーザからなる第２のレーザ光源群とからなるレーザ光源群からの光線により形成される、請求項１に記載の方法。
【請求項２２】
前記少なくとも１つの光線はフライングスポット法によって投影される、請求項１に記載の方法。
【請求項２３】
投影面上の複数の画点に少なくとも１つの光線を投影する装置であって、入力画像信号を遅延して前記少なくとも１つの光線を駆動する制御信号を生成する遅延段を備え、該遅延段を用いて前記複数の画点の少なくとも１つの画点に対する前記光線の投影の保持時間を、前記少なくとも１つの画点とは前記投影面の別の部分に配置された少なくとも１つの別の画点に対して少なくとも部分的に延長可能である、装置。
【請求項２４】
少なくとも隣接画点間のコントラストを強くするユニットを含み、当該ユニットにおいて画点の第１の情報は当該画点の投影に続いて投影される直後の画点の第２の情報に依存して変更可能であり、前記第１および第２の情報は画点への投影による表示の特性を示す、請求項２３に記載の装置。
【請求項２５】
結像誤差が補償されるように前記少なくとも１つの光線をパラメータを用いて制御可能であり、該パラメータを用いた制御により前記少なくとも１つの光線各々の各画点に対する投影の保持時間は、前記少なくとも１つの光線各々が、それぞれ対応の画点に対応する領域に投影されるように設定される、請求項２３または２４に記載の装置。
【請求項２６】
前記少なくとも１つの光線を局所的に偏向させる、方向転換をする投影装置が設けられている、請求項２３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの光線を投影する方法および装置に関する。
【背景技術】
【０００２】
いわゆる「フライングスポット」の機能原理に依拠しているプロジェクタでは、二次元の共鳴マイクロミラーによって光線（典型的には３原色の赤、緑、青からなる）が偏向されて、画像平面に投影される。
【０００３】
図１は、「フライングスポット」投影の機能原理を図解するための略図を示している。ここでは、色の異なる光線が光源１０１（赤Ｒ）、１０２（青Ｂ）、１０３（緑Ｇ）からそれぞれ半透明のミラー（このミラーの透過と反射は波長に依存して行われる）１０４，１０５，１０６へ、そしてさらに共通のビーム１１０（投影ビームとも呼ぶ）として二次元の共鳴マイクロミラー１０７へ向けられ、このマイクロミラーが共通のビーム１１０を二次元に偏向させて、画像平面１０８へ投影する。このとき画像平面１０８では、連続して整合的に偏向される共通のビーム１１０によって画像が生成される（画像平面１０８のビーム形状１０９を参照）。
【０００４】
画像情報は、それぞれの光源１０１から１０３の強度変調により、マイクロミラー１０７の偏向と同期して生起されて、表示される。
【０００５】
マイクロミラー１０７の非線形の偏向、およびその結果として生じる画像平面１０８での非線形のビーム形状１０９に基づき、位置的に離散している個々の画像情報（「画点」または「ピクセル」）を表示するために時分割多重化法が適用される。すなわち定義された時間区域内で、特定の情報が画像平面に投影される。
【０００６】
投影される情報は、特に、光源１０１から１０３により生成される光線の明度と色の重なり合いを意味しており、光線の明度は、付属の光源の振幅を用いて調整可能である。
【０００７】
光源はそれぞれレーザであるのが好ましく、特にレーザダイオードであるのが好ましい。すなわちレーザを通る電流が、当該レーザから放射される光の明度に対応している。
【０００８】
図２は、秒を単位とする画点ごとのスキャン時間領域の図面を、それぞれの画点の位置に依存して、列についても（曲線２０１参照）行についても（曲線２０２参照）示している。
【０００９】
一例として、投影される画像は幅が画点６４０個、高さが画点４８０個である。図１に示して説明した共通のビーム１１０の偏向１０９により、たとえば画像が行ごとに構成される場合、共通のビーム１１０は、行の中心部において縁部領域よりも細くなる。
【００１０】
一例として図２の例のマイクロミラーは、６４０個×４８０個の画点の解像度で、２７ｋＨｚの水平周波数と１．２ｋＨｚの垂直周波数を有している。
【００１１】
このように、時間領域、時間的に限られた長さ、ならびに各画点についての時間は、時間分割多重化法により、時間にわたってＸＹ座標系で画点が空間的に割り当てられることから生じる。
【００１２】
図３は、画像平面の中央部の領域（画像中央部）における（水平方向の）行に沿った時間領域について、図２の一部分を示している。
【００１３】
上に挙げたパラメータを用いると明らかなように、画像情報を投影面で位置的な誤差なしに表示するために光線の強度あるいは振幅を変調するのにエレクトロニクスが必要とする時間解像度は、ピコセカンドを下回る範囲内にある。理論上、相応に時間的に高解像度でコストを要する回路を用いれば、割り当て誤差を減らすことができる。しかし、そのような投資は高価なコンポーネントを必要とし、たとえば選択される解像度によっては、実際上は必ずしも実行可能ではない。
【００１４】
しかし時間解像度を下げると画質が低下し、誤差のある空間的な割り当てに基づいて、画点平面に歪みが生じてしまう。
【００１５】
さらに別の問題は、マイクロミラーの非線形の偏向に基づく、時間領域と位置領域との間の変換にある。
【００１６】
時間分割多重化法によって１つの画点が選択される時間区域内では、エレクトロニクスの立上がり時間と立下り時間が、各画点のあいだのコントラストに影響を及ぼす。こうした影響は、信号エッジの立上りあるいは立下りの時間によって強められる。すなわち、画点について利用できる時間との比較でエッジが長くなるほど、各画点のあいだのコントラストは悪くなる。
【００１７】
図２と図３における上記の実施形態では、エッジ勾配が一定ならば、画点について全体的にもっとも少ない時間しか利用できないときに、すなわち画像中央部のところで、コントラストがもっとも悪くなる。
【００１８】
図４は、最大限可能なコントラストをもつ画像平面で、すなわちそれぞれ２つの画点の間の白から黒もしくは黒から白への移行部で、投影されるべき画像の一部分を一例として示している。
【００１９】
図５は、レーザに対する制御電圧５０１と、その結果として生じるレーザを通る電流５０２とを適宜簡略化して示している。
【００２０】
レーザを通る電流推移５０２は、典型的には放出される光量に比例しており、したがって、観察者により感受される明度に呼応している。
【００２１】
図５には、一例として時間Ｔｐを有し、図４に示す明暗明のパターンを有する画点ｎ−２，ｎ−１およびｎが示されている。制御電圧５０１はレーザをオン、オフして再びオンに切り換える。
【００２２】
有限のエッジ勾配に基づき、レーザのターンオンのときにターンオン遅延５０３および５０５が生じるとともに、レーザのターンオフのときにターンオフ遅延５０４および５０６が生じる。
【００２３】
こうした遅延は、各画点のあいだのコントラストを有意に劣化させる。特に遅延５０４および５０６のあいだに暗い画点が部分的に照明され、そのために、画像で稜線を表示するときの投影ユニットの最大限実現可能なコントラスト（高い位置周波数あるいは空間周波数）が、明らかに低下してしまう。
【００２４】
図６は、レーザ６０３を制御するためのブロック図を示している。
ｎビットの幅をもつデジタル信号６０５が、デジタル／アナログコンバータ６０１（ＤＡＣ）によりアナログ信号に変換され、レーザ６０３を制御するためにドライバによって増幅される。レーザ６０３はその陽極が供給電圧６０４（ＶＤＤ）に接続されており、デジタル／アナログコンバータ６０１を介してドライバ６０２により制御される。
【００２５】
たとえばパーソナルコンピュータやＰｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ（ＰＤＡ）のような画像ソースが、ｎビットの幅をもつデジタル信号６０５を供給し、この信号が、レーザ６０３の制御のために、デジタル／アナログコンバータ６０１で相応にアナログ信号（電流信号または電圧信号）に変換される。
【発明の概要】
【発明が解決しようとする課題】
【００２６】
必要とされる高い時間解像度は、高い変換率（サンプリングレート）によって実現される。このことは、デジタル／アナログコンバータ６０１の変換率に関して極端な要求を課す。
【００２７】
一例として、６４０個×４８０個の画点の解像度と、２７ｋＨｚの水平周波数と、１．１８ｋＨｚの垂直周波数とを備える上に説明したシステムに着目すると、位置的な解像度誤差を１％以下にするためには、デジタル／アナログコンバータ６０１は２８０ｐｓよりも低い時間解像度を提供できなくてはならない。
【００２８】
このことは、デジタルインターフェースに関してだけでなく、デジタル／アナログコンバータ６０１の変換率に関しても、３ＧＨｚの帯域幅要求を意味している。
【００２９】
しかしこのようなエレクトロニクスは、たとえそれが実現可能であるとしても、極端に高いコストがかかり、損失が多く生じて高価である。さらに留意すべきなのは、図６に示す回路およびその結果として生じるコストが各々のレーザについて別々に必要となり、それに結びつくコストは何倍にもなることである。
【００３０】
本発明の課題は、上に述べた欠点を回避し、特に「フライングスポット」の取組みにおいて、簡単で効率的、かつ故障許容性があり低コストな投影の可能性を提供することにある。
【課題を解決するための手段】
【００３１】
この課題は、独立請求項の構成要件に基づいて解決される。本発明の発展例は従属請求項に記載されている。
【００３２】
課題を解決するために、少なくとも１つの画点の保持時間が少なくとも１つの別の画点に対して少なくとも部分的に延長される、少なくとも１つの光線を投影する方法が記載される。
【００３３】
特にフライングスポット法の場合、投影光線は画像平面上で整合的に運動する。上で説明したとおり、投影光線の速度は、表示されるべき画点の位置に依存して変わる。その意味で、投影面の列の中央部にある画点は、投影面の縁部にある画点よりも短い時間を有している（すなわち投影光線はそこで相応に高い速度を有している）。
【００３４】
この現象は、特に、投影光線が最大の速度を有する画点よりも長い時間を有するすべての点について、保持時間が導入されることによって、効果的に相殺される。
【００３５】
ここで記載している取組みは、複数の光線を含む投影光線に適用することができ、あるいは、それぞれ個々の光線について別々に適用することができる。
【００３６】
保持時間という概念は、特に、画点についての値（たとえば少なくとも１つの光線の少なくとも１つのレーザについての変調電流）または情報を含んでいる。
【００３７】
回路のデジタルコンポーネントが作動するベースクロック。
１つの実施形態の要諦は、少なくとも１つの画点の保持時間が、それぞれの画点の投影の位置に依存して、少なくとも部分的に延長されることにある。
【００３８】
保持時間は、少なくとも１つのサンプルホールド段によって延長できるのが好ましい。
特に、保持時間はベースクロックと同期して調整される。すなわち、ベースクロックが各々の可能な保持時間の整数倍である必要はない。それにより、デジタルコンポーネントのベースクロックあるいは必要な最大の動作周波数を低減できるという利点がある。
【００３９】
１つの発展例は、少なくとも１つのデジタル／アナログコンバータが少なくとも１つの光線を制御するために利用され、
−デジタル／アナログコンバータはベースクロックで作動し、
−ベースクロックを用いてピクセルクロックが判定され、ピクセルクロックに基づいて少なくとも１つの画点の保持時間が延長されることによって、少なくとも１つの画点の保持時間が少なくとも部分的に延長されることにある。
【００４０】
特に１つの発展例は、ピクセルクロックがベースクロックの整数倍に相当していることにある。
【００４１】
保持時間はベースクロックにもピクセルクロックにも同期していてよいのが好ましい。
別の発展例は、保持時間を遅延段によって調整可能であることにある。特に、遅延段は（デジタル）制御信号によって制御することができる。
【００４２】
このとき、必要な遅延の量子化に依存して、たとえば４ビットまたは５ビットの所定の幅のデジタル信号を利用可能であるのが好ましい。
【００４３】
また１つの実施形態は、遅延段がサンプルホールド段と時間制御部とを含んでおり、時間制御部は制御信号を用いてサンプルホールド段を制御することにある。
【００４４】
このように、長さが制御信号と相関関係にあり、それによってサンプルホールド段の保持時間を設定するパルスを生起するために、デジタル制御信号を利用することができる。
【００４５】
制御信号がアナログ式に設定され、このアナログ制御信号を用いてサンプルホールド段が制御されることも可能である。
【００４６】
デジタル制御信号またはアナログ制御信号は、所定の最低要求事項（解像度誤差）を実現するために、あるいは下回るために、そのつどの投影に依存して必要な保持時間に呼応しているのが好ましい。
【００４７】
別の実施形態は、画点の第１の情報が第２の情報に依存して変更されることにある。特に、画点の第１の情報は画点を投影するための時間中に変更することができる。
【００４８】
それにより、有限のエッジ勾配という問題、およびその結果として生じるコントラスト低下を効果的に補償することができる。たとえば画点の第１の情報を、すでに第１の画点時間の満了前に、画点の第２の情報に合わせて適合化することができる。そのために２つの画点が中間保存され、それらの情報が互いに比較され、あるいは上述したように適応調節されるのが好ましい。
【００４９】
別案として、前回の値だけを中間保存しておくこともできる。
１つの発展例は、第１の情報が画点を表示するための振幅および／または明度を含んでいることにある。これに応じて第２の情報は、少なくとも１つの後続する画点の振幅および／または明度を含むことができる。
【００５０】
特に、画点の明度はレーザの変調電流の大きさに依存して決まる。
別の発展例は、少なくとも１つの後続する画点の到着と実質的に同時に第２の情報が得られるように、画点の第１の情報が変更されことにある。
【００５１】
特に、少なくとも１つの後続する画点の到着は、次の基準のうちの１つを含むことができる：
−少なくとも１つの後続する画点の到着と同時、直前、または直後；
−画点について設定されている空間的な広がりの到着と実質的に同時、直前、または直後。
【００５２】
また１つの発展例は、画点の第１の情報を第２の情報と比較するために、少なくとも１つの画点について記憶装置が設けられていることにある。
【００５３】
特に、記憶装置は交互に制御される２つのサンプルホールド段を含むことができる。
１つの実施形態は、画点の第１の情報を第２の情報と比較するために、光線を交互に制御する少なくとも２つのデジタル／アナログコンバータが設けられていることにある。
【００５４】
このときデジタル／アナログコンバータは、デジタル／アナログコンバータの出力信号が交互に比較されることによって、記憶装置の機能性を担う。
【００５５】
別案として、係数２だけ高いサンプリングレートを有するデジタル／アナログコンバータが設けられていてもよい。その場合、サンプルホールド段によって保存を行うことができる。
【００５６】
別の実施形態の要諦は、立下りエッジに必要な立下り時間が、画点の実質的に最後のところで画点の時間から差し引かれることによって、画点の第１の情報が第２の情報に依存して変更されることにある。
【００５７】
さらに１つの実施形態は、結像誤差が補償されるように、少なくとも１つの光線がパラメータ化されることにある。
【００５８】
そのようにして、たとえば光源あるいはレーザもしくは光学コンポーネントの静力学的な組立の不正確さを補償することができる。このような不正確さのせいで、たとえば複数の光源（たとえば３つの異なる色のレーザ）の光線の間に生じる可能性があるずれが、画像平面（投影平面）に生じる。すなわち光源は所定の時点で、投影面のそれぞれ異なる点を照明する。このような誤差は照明時間に伴って増大し、すなわち解像度が高くなるにつれてたえず増大する。
【００５９】
ここに記載している取組みは、高い費用がかかりコストが集中する組立技術を要することなく、結果的に生じるサブピクセル領域（すなわち画点よりも小さい領域）で、このような種類の組立誤差の補償を可能にする。
【００６０】
この点に関わる１つの発展例は、各々の少なくとも１つの光線がそれぞれ付属の画点に対応する領域へ投影されるように、各々の少なくとも１つの光線の保持時間が調整されることである。
【００６１】
別の発展例は、少なくとも１つの光線が、方向転換をさせる投影装置によって位置的に偏向することにある。方向転換をさせる投影装置はマイクロミラー、特に二次元の共鳴マイクロミラーであるのが好ましい。
【００６２】
別の発展例は、少なくとも１つの光線が少なくとも１つの光源から組み合わされてなることにある。
【００６３】
特に１つの発展例は、少なくとも１つの光源が少なくとも１つのレーザ、特に少なくとも１つのレーザダイオードを含んでいることにある。
【００６４】
また１つの発展例は、光線は赤色レーザ、青色レーザ、および緑色レーザから組み合わされてなることである。
【００６５】
さらに１つの発展例は、光線が赤色レーザ、青色レーザ、および２つの緑色レーザから組み合わされてなることである。
【００６６】
これに応じて光線は、上記の組み合わせの複数倍から組み合わされてなっていてよい。
追加の発展例の枠内においては、少なくとも１つの光線はフライングスポット法によって投影される。
【００６７】
さらに、上に述べた説明した課題を解決するために、プロセッサユニットおよび／または固定配線された回路構造および／または自由にプログラミング可能なロジックを含む、少なくとも１つの光線を投影する装置が記載され、この装置は、ここに記載されている方法を実施可能であるようにセットアップされている。
【００６８】
上述のプロセッサユニットは、相応に必要な周辺機器（記憶装置、インプット／アウトプットインターフェース、入出力機器など）を備える、あらゆる種類のプロセッサまたは計算機またはコンピュータであってよく、もしくはこれを含むことができる。固定配線された回路ユニットまたは自由にプログラミング可能なロジックは、ＦＰＧＡ、ＣＰＬＤ、ＡＳＩＣ、またはその他の集積回路であってよい。
【００６９】
上述した課題を解決するために、遅延段を含み、この遅延段を用いて少なくとも１つの画点の保持時間を少なくとも１つの別の画点に対して少なくとも部分的に延長可能である、少なくとも１つの光線を投影する装置も記載される。
【００７０】
それぞれ異なる方法についての発展例、実施形態、およびその他の施工形態は、装置についても、内容に即して同様に適用することができる。
【００７１】
１つの発展例は、少なくとも１つの画点の保持時間を、それぞれの画点の投影の位置に依存して、遅延段を用いて少なくとも部分的に延長可能であることにある。
【００７２】
これに次ぐ発展例の要諦は、少なくとも１つの光線を制御するためにデジタル／アナログコンバータが設けられており、
−デジタル／アナログコンバータはベースクロックで作動可能であり、
−ベースクロックを用いてピクセルクロックを規定可能であり、ピクセルクロックに基づいて少なくとも１つの画点の保持時間を延長可能であることによって、少なくとも１つの画点の保持時間を少なくとも部分的に延長可能である。
【００７３】
１つの実施形態は、ピクセルクロックがベースクロックの整数倍に相当していることにある。
【００７４】
別案の実施形態の要諦は、遅延段を制御信号によって、特にデジタル制御信号によって、制御可能であることである。
【００７５】
これに次ぐ実施形態は、遅延段がサンプルホールド段と時間制御部とを含んでおり、時間制御部は制御信号を用いてサンプルホールド段を制御することにある。
【００７６】
また１つの実施形態は、本装置がコントラスト改善をするユニットを有しており、画点の第１の情報を第２の情報に依存して変更可能であることである。
【００７７】
１つの発展例の要諦は、画点の第１の情報を画点の投影の時間中に変更可能であることにある。
【００７８】
追加の実施形態は、第１の情報が画点の表示のための振幅および／または明度を含んでいることである。それに応じて第２の情報は、少なくとも１つの後続する画点の振幅および／または明度を含むことができる。
【００７９】
別の実施形態は、画点の第１の情報を変更可能であり、それにより、少なくとも１つの後続する画点の到着と実質的に同時に第２の情報が得られるようになっていることである。
【００８０】
また１つの選択肢は、少なくとも１つの後続する画点の到着が、次の基準のうちの１つを含んでいることにある：
−少なくとも１つの後続する画点の到着と同時、直前、または直後；
−画点について設定されている空間的な広がりの到着と実質的に同時、直前、または直後。
【００８１】
また、さらに別の実施形態は、画点の第１の情報を第２の情報と比較するために、少なくとも１つの画点の記憶装置が設けられていることにある。
【００８２】
別の発展例は、記憶装置が交互に制御される２つのサンプルホールド段を含んでいることである。
【００８３】
また１つの発展例は、画点の第１の情報を第２の情報と比較するために、光線を交互に制御する少なくとも２つのデジタル／アナログコンバータが設けられていることである。
【００８４】
１つの発展例の要諦は、立下りエッジに必要な立下り時間が、画点の実質的に最後のところで画点の時間から差し引かれることによって、画点の第１の情報を第２の情報に依存して変更可能であることにある。
【００８５】
さらに別の実施形態は、少なくとも１つの光線をパラメータ化可能であり、それによって結像誤差が補償されることである。
【００８６】
また１つの実施形態は、各々の少なくとも１つの光線がそれぞれ付属の画点に対応する領域へ投影されるように、各々の少なくとも１つの光線の保持時間が遅延段を用いて調整されることである。
【００８７】
さらに１つの実施形態は、少なくとも１つの光線を位置的に偏向させる、方向転換をさせる投影装置が設けられることである。特に、方向転換をさせる投影装置はマイクロミラー、特に二次元の共鳴マイクロミラーを含むことができる。
【００８８】
追加の発展例の枠内では、少なくとも１つの光線は少なくとも１つの光源から組み合わされてなっていてよい。少なくとも１つの光源は、少なくとも１つのレーザ、特に少なくとも１つのレーザダイオードを含むことができるのが好ましい。
【００８９】
１つの発展例は、光線が赤色レーザ、青色レーザ、および緑色レーザから組み合わされてなっていることである。
【００９０】
別の発展例は、光線が赤色レーザ、青色レーザ、および２つの緑色レーザから組み合わされてなっていることである。
【００９１】
また１つの発展例は、本装置が少なくとも１つの光線をフライングスポット法によって投影することである。
【００９２】
次に、本発明の実施例について図面を参照しながら図解、説明する。
【図面の簡単な説明】
【００９３】
【図１】「フライングスポット」投影の機能原理を図解するための略図である。
【図２】秒を単位とする画点ごとのスキャン時間領域の図面を、それぞれの画点の位置に依存して、列についても（曲線２０１参照）行についても（曲線２０２参照）示した図である。
【図３】画像平面の中央部の領域（画像中央部）における（水平方向の）行に沿った時間領域について、図２の一部分を示した図である。
【図４】最大限可能なコントラストをもつ画像平面で、すなわちそれぞれ２つの画点の間の白から黒もしくは黒から白への移行部で、投影されるべき画像の一部分を一例として示した図である。
【図５】レーザに対する制御電圧５０１と、その結果として生じるレーザを通る電流５０２とを適宜簡略化して示した図である。
【図６】レーザ６０３を制御するためのブロック図である。
【図７】遅延段によってレーザを制御するためのブロック図である。
【図８】画像中央部の付近の領域で画点ごとに量子化された時間領域の図である。
【図９】特定の画点への時間領域の割り当てである。
【図１０】時間制御部と、サンプルホールド段を備えるスイッチとを含む（プログラミング可能な）遅延段によってレーザを制御するためのブロック図である。
【図１１】エッジ選択的にパルスを所定の幅で生成することができる回路のブロック図である。
【図１２】図１１に付属するタイムチャートである。
【図１３】所定の幅のパルスをエッジ選択的に生成するためのブロック図である。
【図１４】特に画点ｎ，ｎ＋１等に依存する、ならびにベースクロックに依存する、図１３に付属するタイムチャートである。
【図１５】レーザに対する制御信号の時間的推移を含むグラフであり、画点内容に依存して、ならびにレーザに必要な変調電流の立上り時間あるいは立下り時間に依存して、制御時間の変化を行うことができる。
【図１６】コントラスト、コントラスト比率、最大強度、最小強度などの量を、補償を行う場合と行わない場合とで対比した表である。
【図１７Ａ】エッジの立上り時間あるいは立下り時間に依存する、補償を行うときと補償を行わないときのコントラストの比較である。
【図１７Ｂ】エッジの立上り時間あるいは立下り時間に依存する、補償を行うときと補償を行わないときのコントラスト比率の比較である。
【図１７Ｃ】エッジの立上り時間あるいは立下り時間に依存する、非理想的なエッジの補償によるエネルギー損失およびこれに伴う明度損失である。
【図１８】コントラスト改善をするユニットによってレーザを制御するためのブロック図である。
【図１９】図４の市松模様パターンの投影に基づく、図１８に付属するタイムチャートである。
【図２０】さまざまな明るい画点の投影に基づく、図１８に付属するタイムチャートであり、画点ｎ−１は画点ｎ−２に対してわずかだけ低減した明度を有している。
【図２１】コントラスト改善をするユニットによってレーザを制御するためのブロック図の別案の構成であり、図１８の両方のサンプルホールド段に代えて、２つのデジタル／アナログコンバータが利用される。
【図２２】図２１に付属するタイムチャートである。
【００９４】
本明細書で説明している取組みは、特に、デジタル／アナログコンバータと出力段あるいはドライバ回路との間の信号経路にあるプログラミング可能な、またはアナログ制御式の遅延段によって、空間的な割り当て誤差の効率的な削減を可能にする。
【００９５】
このことは特に、デジタル／アナログコンバータの出力信号が所定の時間のあいだ保持され、それによって保持時間が、投影される画像内部における画点のそれぞれのジオメトリーあるいは位置に依存して、画点の正しい表示に対応することによって実現される。
【００９６】
さらに本明細書に記載している取組みは、有限のエッジ勾配という問題の解決を可能にするものであり、それにより、画点ごとの情報（たとえば振幅や明度）が少なくとも１つの後続する画点の情報（たとえば振幅や明度）に依存して変更され、特に、そのために立下りエッジに必要な立下り時間が、画点の最後のところでの画点の名目上の時間から差し引かれる。
【００９７】
それにより、有限のエッジ勾配に基づいて、投影面への画点の一義的な空間的割り当てが失われることが効果的に防止される。
【００９８】
さらに別の好ましい取組みの要諦は、それぞれの解決法を組み合わせることにある。空間的な割り当て誤差を低減するための解決法と、有限のエッジ勾配の補償によるコントラストの最適化は、いずれも画点ごとの時間に影響を及ぼす。
【００９９】
さらに、画点ごとの時間の操作によって、垂直方向のサブピクセル領域で組立の不正確さを補償することが提案される。
【発明を実施するための形態】
【０１００】
空間的な割り当ての改善
図７は、遅延段７０６によってレーザ７０３を制御するためのブロック図を示している。
【０１０１】
ｎビットの幅をもつデジタル信号７０５が、デジタル／アナログコンバータ７０１（ＤＡＣ）によってアナログ信号に変換され、このアナログ信号を用いて、調整可能な遅延段７０６が時間的に遅延され、レーザ７０３の制御のためにドライバを用いて増幅される。レーザ７０３は、その陽極が供給電圧７０４（ＶＤＤ）に接続されている。
【０１０２】
その結果、デジタル／アナログコンバータ７０１を作動させるためのベースクロックと、それぞれの画点が表示されるピクセルクロックとの間で意図される非同期性が生じる。
【０１０３】
たとえば、投影ビームを偏向させるためのマイクロミラーが２７ｋＨｚの水平周波数と１．１８ｋＨｚの垂直周波数とを有する、６４０個×４８０個の画点の解像度をもつシステムを想定すると、位置的な解像度誤差（または割り当て誤差）を１％以下にするために、デジタル／アナログコンバータ７０１は２８０ｐｓよりも低い時間的な解像度を必要とする。
【０１０４】
解像度誤差は、投影平面におけるピクセルの誤差を含んだ空間的な広がりに相当している。
【０１０５】
その結果として、図８に示す画像中央部で画点ごとに時間的な量子化が生じる。
図９には、特定の画点への時間領域の割り当てが示されている。
【０１０６】
投影行の平均的な画点ｎ（たとえば座標（幅、高さ）３２０，２４０をもつ画点）について、当該画点ｎに必要となる時間領域は、ベースクロックに相当している。このことは、投影されるすべての画点のもっとも短く出現する時間領域が画点ｎに必要とされるという事実の結果である。投影ビームは当該画点ｎを最高の速度で通過するからである。
【０１０７】
したがって画点ｎについての時間領域ＴＰは、デジタル／アナログコンバータが作動するべきベースクロックの時間を規定する。
【０１０８】
本例では、垂直方向で１．１８ｋＨｚおよび水平方向で２７ｋＨｚのミラー周波数、ならびに６４０×４８０の解像度のとき、５６ＭＨｚのベースクロックが得られる。画点ｎについての上述した時間領域は１８ｎｓとなるからである。
【０１０９】
それぞれ個々の画点の時間と位置を割り当てるにあたって所定の精度を実現するために、図９では、画点ｎ＋１についての時間領域は、画点ｎについての時間領域よりも追加の時間領域ΔｔＰの分だけ広い。
【０１１０】
本例では、１％以下の割り当て誤差を可能にするために、追加の時間領域ΔｔＰは２８０ｐｓに設定される。
【０１１１】
さらに、画点ｎ＋２についての時間領域は、画点ｎ＋１についての時間領域よりも追加の時間領域２ΔｔＰの分だけ広い。このように、画像中央部から縁部までの画点に必要となる追加の時間領域は、画点ごとに広くなっていく。特定の画点ｍ以後、追加の時間領域は次のようになる。
【０１１２】
【数１】
0005844524.tif 000002
【０１１３】
このことは、画点ｍ以後、ピクセルクロックを半減させることができることを意味している。なぜなら次式が成り立つからである：
【０１１４】
【数２】
0005844524.tif 000003
【０１１５】
システム全体の時間ベース（ベースクロック）は、時間的にもっとも短い画点の時間領域（ピクセルクロック）の整数の約数になるように選択されるのが好ましい。
【０１１６】
たとえば１１２ＭＨｚのベースクロックをもつ４ビットインターフェースを、遅延段の制御のために利用することができる。
【０１１７】
図６に示すモデルは二次元のマイクロミラーについて、ミラーシステムのその他の取組みについてと同様に適用可能である。
【０１１８】
図１０は、時間制御部１００５とスイッチ１００４とを含む（プログラミング可能な）遅延段１００１によって、レーザ１００８を制御するためのブロック図を示している。
【０１１９】
ｎビットの幅をもつデジタル信号１０１０がデジタル／アナログコンバータ１００２（ＤＡＣ）によりアナログ信号に変換されて、スイッチ１００４に印加される。時間制御部１００５のデジタル制御信号１０１１がスイッチ１００４を制御して、デジタル／アナログコンバータ１００２のアナログ信号が画点の相応の時間領域にマッピングされるようになっている。
【０１２０】
スイッチ１００４の出力部は、ドライバ１００７と、レーザ１００８と、レーザのための供給電圧部１００９とを含む出力段１００６に接続されている。
【０１２１】
スイッチ１００４は、いわゆるサンプルホールド段を含んでいる。これは、入力値がサンプルホールド段に印加されなくなってからもアナログ入力値を保持し、あるいはこれを所定の時間だけ保存する。
【０１２２】
時間制御部１００５は制御信号１０１１によってパラメータ化され、制御信号１０１１の値に応じてスイッチ１００４を制御し、そのようにして、制御信号１０１１がサンプルホールド段の相応の遅延を実現する。
【０１２３】
次に、時間制御部１００５ならびにその考えられる具体化と実施形態について説明する。
【０１２４】
まず最初に図１１は、パルスをエッジ選択的に所定の幅で生成することができる回路のブロック図を示している。図１２は、図１１に付属するタイムチャートを示している。
【０１２５】
図１１は、ＮＡＮＤゲート１１０３の入力部と、ＮＯＲゲート１１０６の入力部とに印加される入力信号Ｕｉを示している。さらに入力信号Ｕｉは、遅延段１１０１およびこれに後続するインバータ１１０２を介して、ＮＡＮＤゲート１１０３の他の入力部と接続されている。また入力信号Ｕｉは、遅延段１１０４およびこれに後続するインバータ１１０５を介して、ＮＯＲゲート１１０６の他の入力部と接続されている。ＮＡＮＤゲート１１０３は出力信号として電圧Ｕａを供給し、ＮＯＲゲート１１０６は出力信号として電圧Ｕａを供給する。
【０１２６】
遅延段１１０１および１１０４は、信号をそれぞれ時間Δｔだけ遅延させる。
電圧の推移Ｕｉ，ＵａおよびＵｂが図１２のタイムチャートに図示されている。
【０１２７】
図１２の理想化されたタイムチャートでは、入力信号Ｕｉの立上りエッジの結果として、電圧Ｕｂが時間Δｔのあいだ「１」から「０」に切り換わる様子が示されている。これに準じて入力信号Ｕｉの立下りエッジは、電圧Ｕａが時間Δｔのあいだ「０」から「１」に切り換わるように作用する。
【０１２８】
図１３は、所定の幅のパルスをエッジ選択的に生成するためのブロック図を示している。
【０１２９】
図１３は、図１１のブロック図に実質的に相当するブロック１３０３を含んでいる。図１１とは異なり、ブロック１３０３には入力信号Ｕｉに代えて（前処理された）ピクセルクロック１３０１が印加される。さらに、それぞれの遅延段は制御信号（制御パラメータ）１３０２を用いて調整可能である。ブロック１３０３の出力部では、信号１３０４（図１１の電圧Ｕｂに代えて）、ならびに信号１３０５（図１１の電圧Ｕａに代えて）を利用することができる。
【０１３０】
ブロック１３０３に後置されているのは、２つのインバータ１３０７および１３０９と、ＮＡＮＤゲート１３０８と、ＮＯＲゲート１３１０とを含む、パルス生成のためのユニット１３０６（パルスジェネレータ）である。信号１３０４は、ときには直接的に、ときにはインバータ１３０７を介して、ＮＡＮＤゲート１３０８と接続される。信号１３０５は、ときには直接的に、ときにはインバータ１３０９を介して、ＮＯＲゲート１３１０と接続される。
【０１３１】
ＮＡＮＤゲート１３０８の出力部は、インバータ１３１１を介して、フリップフロップ１３１４のＳＥＴ入力部と接続されている。ＮＯＲゲート１３１０の出力部は、フリップフロップ１３１４のＲＥＳＥＴ入力部と接続されている。フリップフロップ１３１４は、特にＲＳフリップフロップとして施工されている。
【０１３２】
ＮＡＮＤゲート１３０８の出力部でピックアップされる信号は信号１３１２として図示されており、ＮＯＲゲート１３１０の出力部でピックアップされる信号は信号１３１３として図示されている。フリップフロップ１３１４のＱ出力部では、制御信号１３１５がピックアップされる。
【０１３３】
図１４は、図１３に付属するタイムチャートを、特に画点ｎ，ｎ＋１等に依存して、ならびにベースクロックに依存して示している。
【０１３４】
画点ｎについては、ベースクロックはピクセルクロック１３０１と同期している。一例として画点ｎは、投影ビームが最大の速度を有しており、したがってどの画点でも当該画点ｎについて最小の時間を利用可能である画点だからである。
【０１３５】
信号１３０４は、第１の遅延段の出力信号を表している。ピクセルクロック１３０１が論理的な「０」から論理的な「１」へ移行するたびに（立上りエッジ）、信号１３０５がその時点で論理的に「０」であるという条件のもとで、信号１３０４について論理的な「０」パルスが生成される。このことは、画点ｎ＋４については当てはまらず（信号１３０５は、ピクセルクロック１３０１の立上りエッジのところで論理的に「１」である）、その意味で、信号１３０４ではそこに立下りエッジがない。
【０１３６】
信号１３０５は、ピクセルクロック１３０１の各々の立下りエッジと同時に、論理的な「１」への移行部を有している。
【０１３７】
信号１３０４および１３０５のパルス幅は、制御信号１３０２（図１３参照）に依存して決まる。
【０１３８】
信号１３０４の立上りエッジ（論理的な「０」から論理的な「１」への移行部）、および信号１３０５の立下りエッジ（論理的な「１」から論理的な「０」への移行部）は、信号１３１２あるいは信号１３１３に示すように短いパルスをそれぞれ生成する。これらのパルスは、フリップフロップ１３１４を（信号１３１２を用いて）セットするとともに、（信号１３１３を用いて）リセットする役目を果たす。
【０１３９】
フリップフロップ１３１４のＱ出力部における信号１３１５は、サンプルホールド段を制御する役目を果たす。
【０１４０】
このような取組みは、サンプルホールド段の制御信号１３１５がベースクロックと非同期であり、したがって、投影システムの高い位置解像度を実現できるという利点を有している。すなわち、サンプルホールド段の制御信号１３１５のパルス幅を変更することができ、画像中央部にある画点（「画点ｎ」）が、投影される画像の縁部にある画点よりも短い時間を有していることを考慮することができ、特に、画点ｎの時間が縁部の方向で増えていくことを考慮することができる。
【０１４１】
このとき、画点ｎについての論理的な「１」パルスのパルス幅は、画点ｎ＋１についての論理的な「０」のパルス幅よりも短い。このことは、論理的な「１」パルスのパルス幅と論理的な「０」パルスのパルス幅が両方とも、投影される画像の画像中央部から画像縁部まで絶えず増していくことを意味している。
【０１４２】
このような制御信号１３１５のパルス幅が、（たとえば図１４では画点ｎ＋４についてのように）ベースクロックの周期時間の整数倍を必要としている場合、ピクセルクロック１３０１が半分にされ（画点ｎ＋５以後はピクセルクロック１３０１が画点ｎ＋４に対して半分にされる）、このときピクセルクロック１３０１のエッジは図１３に示す回路の時間的関連をなしており、すなわち、信号１３０４および１３０５は画点ｎ＋５以後、変更されたピクセルクロック１３０１から相応に生起される。
【０１４３】
制御信号１３１５のエッジは、図１０に示すサンプルホールド段の制御信号１４０１を規定する。制御信号１４０１の各々のパルスと同時に、図１０のスイッチ１００４がパルスの時間だけ閉じられる。それにより、デジタル／アナログコンバータの出力値がサンプルホールド段によりその時間のあいだ保存されて、出力段１００６へ転送される。出力段１００６に対するこの信号は、図１４では信号１４０２として図示されている。
【０１４４】
パルスの幅は、デジタルインターフェースの制御信号１３０２（図１３参照）によって規定される。このことは、各々の画点に必要となる時間領域を、投影面における画点のそれぞれの位置へ、正確に時間的に割り当てることを可能にする。
【０１４５】
画点ごとの時間が画像中央部から縁部領域の方向へ連続して増えていくので、（たとえば４ビットの幅をもつ）デジタルインターフェースに代えて、そのつど必要な画点の遅延を自律的に設定する制御式のカウンタを設けることが可能である。このことは、データバスの幅を削減することができるという利点がある。
【０１４６】
コントラストの改善
図１５には、レーザに対する制御信号の時間的推移を含むグラフが示されており、制御時間の変化は画点内容に依存して、ならびに、レーザに必要な変調電流の立上り時間あるいは立下り時間に依存して行うことができる。
【０１４７】
図５には、ここで説明している補償のための取組みを行わないレーザの制御が示されている。補償がなされないと、隣接する画点の一義的な分離は不可能である。
【０１４８】
それに対して図１５に示す補償は、隣接する領域の一義的な分離を可能にする。すなわち、各々の画点が時間ＴＰを必要とする。レーザの有限の切換時間により、それぞれ特定の時間ｔＣを必要とする立上りエッジあるいは立下りエッジが生じる。この時間ｔＣは特に画点情報に依存して決まり、たとえば、後続する画点あるいは先行する画点の振幅や明度に依存して決まる。
【０１４９】
ここで説明している補償は、画点の時間が満了するのと実質的に同時に、当該画点がすでに後続する画点の情報（振幅や明度）に合わせて調整されていることを可能にする。このことは、特に、後続する画点の振幅が現在の画点の振幅よりも小さい場合に当てはまる。
【０１５０】
したがって、隣接する画点あるいは空間的に次の画点の振幅の値になるまでの画点の振幅の減衰が、隣接する画点あるいは空間的に次の画点の時間領域ＴＰが始まる前に完了するようにすることができる。
【０１５１】
このような挙動は、強度Ｉに依存して次式により記述することができる。
コントラスト定義：
【０１５２】
【数３】
0005844524.tif 000004
【０１５３】
コントラスト挙動：
【０１５４】
【数４】
0005844524.tif 000005
【０１５５】
図１６は、コントラスト、コントラスト比率、最大の強度、最小の強度などの量を、補償が行われる場合と行われない場合とで対比した表を示している。
【０１５６】
図１６に掲げる時間ｔｒｆは、最大の強度の０％から１００％に到達するために必要とされるものである。実際には時間ｔｒｆについて、最大の強度がその１０％から９０％に到達するのに必要とする時間が想定されるのが好ましい。さらにそのための簡略化として、線形の増大を（０％から１００％の範囲についても）想定することができる。
【０１５７】
図１７Ａは、補償が行われるとき（グラフ１７０１）と補償が行われないとき（グラフ１７０２）のコントラストの比較を、エッジの立上り時間あるいは立下り時間に依存して示している。
【０１５８】
図１７Ｂは、補償が行われるとき（グラフ１７０３）と補償が行われないとき（グラフ１７０４）のコントラスト比率の比較を、エッジの立上り時間あるいは立下り時間に依存して示している。
【０１５９】
図１７Ｃは、非理想的なエッジの補償によるエネルギー損失およびこれに伴う明度損失１７０５を、エッジの立上り時間あるいは立下り時間に依存して示している。
【０１６０】
一例として、図１７Ａ、図１７Ｂ、図１７Ｃに示すグラフでは次のパラメータを前提としている：
【０１６１】
【数５】
0005844524.tif 000006
【０１６２】
パラメータＡＯｆｆｓｅｔ／Ａｍａｘは、外光の影響や、投影ビームの空間的な広がりによって生じる。
【０１６３】
図１７Ａと図１７Ｂのグラフを比較してみると、ここで説明している補償により、コントラストあるいはコントラスト比率の明らかな改善が同じエッジ勾配で得られている。たとえば２ｎｓのエッジ勾配を考慮に入れたとき、補償が行われない場合には８５％のコントラストあるいは１５：１のコントラスト比率が生じるのに対して、補償が行われる場合には９８％のコントラストあるいは９０：１のコントラスト比率が生じている。
【０１６４】
たとえば９０：１のコントラスト比率を実現したいときは、その結果として、上述した補償方法を行えば、５％の明度損失で２ｎｓの立上り時間あるいは立下り時間が生じ、または、補償方法を行わなければ、０％のエネルギー損失で２００ｐｓ以下の時間が生じる。
【０１６５】
以上から明らかなとおり、９０：１のコントラスト比率は、ここで説明している補償方法なしでは実現することができない。この補償方法によって引き起こされる明度損失は、レーザの変調電流の適合化によって補償することができる。
【０１６６】
図１８は、コントラスト改善をするユニット１８１３によってレーザ１８０８を制御するためのブロック図を示している。
【０１６７】
ｎビットの幅をもつデジタル信号１８１０が、デジタル／アナログコンバータ１８０２（ＤＡＣ）によりアナログ信号に変換され、スイッチ１８０１ならびにスイッチ１８０４へ印加される。スイッチ１８０１は、信号１８１４によってトリガされるサンプルホールド段を含んでおり、スイッチ１８０４は、信号１８１５によってトリガされるサンプルホールド段を含んでいる。
【０１６８】
スイッチ１８０１の出力部はスイッチ１８１２と接続されている。スイッチ１８０４の出力部も同じくスイッチ１８１２に接続されており、スイッチ１８１２は切換信号１８１６によってその出力部をスイッチ１８０１の出力部と接続するか、またはスイッチ１８０４の出力部と接続する。
【０１６９】
スイッチ１８０１の出力部、ならびにスイッチ１８０４の出力部は、コントラスト改善をするユニット１８１３の入力部とそれぞれ接続されており、ユニット１８１３の出力部はスイッチ１８１２に対する切換信号１８１６を供給する。
【０１７０】
時間制御部１８０５がデジタル制御信号１８１１によってパラメータ化され、時間制御部１８０５のそれぞれの出力部が信号１８１４、信号１８１５、および信号１８１７を、コントラスト改善をするユニット１８１３の制御のために提供する。
【０１７１】
スイッチ１８１２の出力部は、ドライバ１８０７と、レーザ１８０８と、レーザに対する供給電圧部１８０９とを含む出力段１８０６と接続されている。
【０１７２】
図１８のスイッチ１８０１および１８０４は、（特に個々の画点を表示するために必要な時間に比べて長い）所定の時間のあいだデジタル／アナログコンバータ１８０２の出力電圧を保存するアナログ記憶素子として、それぞれ１つのサンプルホールド段を含んでおり、もしくは表している。
【０１７３】
図１８では、このような２つのサンプルホールド段がスイッチ１８０１および１８０４の形態で設けられている。それに応じて、複数のスイッチあるいは記憶装置段が設けられていてよい。
【０１７４】
コントラスト改善をするユニット１８１３は、現在の画点の振幅値を、後続する画点の振幅値と比較する。スイッチ１８０１および１８０４に保存されているそれぞれの振幅値の間の振幅差に依存して、スイッチ１８１２の切換時点が判定される。
【０１７５】
スイッチ１８１２は、スイッチ１８０１および１８０４に印加される信号の間で切換を行い、導通された信号を出力段１８０６へと転送する。
【０１７６】
スイッチ１８０１および１８０４は、（特にデジタル処理段として施工された）時間制御部１８０５により、信号１８１４および１８１５を通じて制御される。時間制御部１８０５は、特に画像生成システムのデジタルインターフェースを用いてパラメータ化される。
【０１７７】
このときパラメータ化は、特に、たとえば判定されたエッジ勾配のような特定のシステム特性の設定を含んでいる。
【０１７８】
コントラスト改善をするユニット１８１３は、信号１８１６により、スイッチ１８０１および１８０４に保存されている電圧値に応じてスイッチ１８１２を切り換え、時間制御部１８０５から制御信号１８１７を受けとる。
【０１７９】
図１９は、図４の市松模様パターンの投影に基づく、図１８に付属するタイムチャートを示している。
【０１８０】
後続する画点ｎ−２に必要な時間ＴＰが始まる直前に、スイッチ１８０４が閉じられる。このことは、スイッチ１８０４を制御するための信号１８１５のパルス１９０１によって表されている。
【０１８１】
それによって画点ｎ−２の振幅に関する情報が得られ、スイッチ１８１２によって出力段１８０６へ転送することができる。
【０１８２】
遅くとも次の時点
【０１８３】
【数６】
0005844524.tif 000007
【０１８４】
において、スイッチ１８０１のサンプルホールド段を用いて画点ｎ−１の画像情報が中間保存される。
【０１８５】
このように、コントラスト改善をするユニット１８１３は時点Ｔｉで、現在の画点ｎ−２の振幅に関する情報と、後続する画点ｎ−１の振幅に関する情報とを利用することができる。それにより、コントラスト改善をするユニット１８１３は、エッジ勾配が既知であれば、スイッチ１８１２についての切換時点を判定することができる。
【０１８６】
それにより、個々の画点の間の融合という現象が効果的に補償され、したがって、明度の異なる各画点の間のコントラストが大幅に改善される。
【０１８７】
時間ｔＣの見積りは、入力信号Ｕｉが飛躍的に変化したときの電流ＩＬａｓｅｒの増大が時間を通じて線形であるという仮定のもとで、一次近似で行うことができる。したがって次式が近似的に成り立つ：
【０１８８】
【数７】
0005844524.tif 000008
【０１８９】
ここでＩは強度を表しており、ｔｒｆはエッジ立上りまたはエッジ立下りのために必要な時間を表している。
【０１９０】
後続する画点ｎ−１が現在の画点ｎ−２よりも大きい変調電流を必要とするケースについては、特に次式が導かれる。
【０１９１】
【数８】
0005844524.tif 000009
【０１９２】
このことは、隣接する２つの画点が明度差を有しているときに限り、画点の時間領域が適合化されることを意味している。この方策は、効率の向上あるいは画像明度の向上に役立つ。
【０１９３】
図２０は、異なる明度の画点の投影に基づく、図１８に付属するタイムチャートを示している。特に、画点ｎ−１は画点ｎ−２に対して少ししか低減していない明度を有している。
【０１９４】
信号１８１４および１８１５の立上りエッジは、ベースクロックとの時間的な同期化の役目を果たす。信号１８１６は、同じく遅延素子により操作される信号に相当しているのが好ましい。
【０１９５】
信号１８１５の立上りエッジと信号１８１６の立上りエッジとの間の時間差、および、信号１８１４の立上りエッジと信号１８１６の立下りエッジとの間の時間差は、色に応じて連続する画点の画像情報に依存して決まる。
【０１９６】
次に一例として、画点ｎ−２から画点ｎ−１への移行部に着目する。
もっとも明瞭なケースでは、時間的に連続する２つの画点の間の振幅差は、出力段１８０６の最大のダイナミクスに呼応している。レーザダイオードの寄生キャパシタンスは一定の電流ＩＬａｓｅｒにより移し替えることができると想定できるので、レーザダイオードを通る横電流について有限の勾配のエッジが生じる。この最大の立上り時間あるいは立下り時間は、信号１８１４の立上りエッジと信号１８１６の立下りエッジとの間の時間ｔｒに相当している。最大の立上り時間あるいは立下り時間は、システムに既知であるのが好ましい。
【０１９７】
時間ｔＣは、隣接する画点の間の振幅差を増大または縮小するために、出力信号ＩＬａｓｅｒがどれだけの時間を必要とするかを表している。したがって、信号１８１４の立上りエッジと信号１８１６の立下りエッジとの間の時間差は次式により得られる：
【０１９８】
【数９】
0005844524.tif 000010
【０１９９】
隣接する画点の間に最大の振幅差があるケースでは、この時間差はΔｔ＝０である。
このような関係は、図２０では、画点ｎから画点ｎ＋１への移行部に示されている。
【０２００】
すなわち時間ｔｒは、振幅差に応じて減少するタイムバッファとみなすこともできる。
このように、特に時間ｔＣと振幅差との間には関係があるので、時間ｔＣは、１つの画点から次の画点への移行のたびに、エレクトロニクスによってあらためて算出される。このことはリアルタイムで行われるのが好ましい。
【０２０１】
信号１８１６および１８１４の間の関係についての上記の説明に準じて、信号１８１５および１８１６の間の関係も記述することができる。
【０２０２】
コントラスト改善をするユニット２１０７によってレーザ２１１２を制御するための別案の実施形態が、図２１に示されている。
【０２０３】
図２１は、デジタルの画像データ２１０４および２１０５がそれぞれ供給される２つのデジタル／アナログコンバータ２１０１および２１０２を示している。切換スイッチ２１０８は、デジタル／アナログコンバータ２１０１あるいは２１０２のそれぞれのアナログ出力部の間で切換を行い、そのつど導通されたアナログ信号を出力段２１１０と接続する。
【０２０４】
出力段２１１０は、ドライバ２１１１と、レーザ２１１２と、レーザへの供給電圧部２１１３とを含んでいる。
【０２０５】
さらに、デジタル信号２１０６によってパラメータ化される時間制御部２１０３が設けられており、時間制御部２１０３の出力部はコントラスト改善をするユニット２１０７に対する信号を提供する。
【０２０６】
コントラスト改善をするユニット２１０７は２つの入力部を含んでおり、その各々が、デジタル／アナログコンバータ２１０１あるいは２１０２の出力部と接続されている。コントラスト改善をするユニット２１０７の出力部は、スイッチ２１０８を制御するための信号を供給する。
【０２０７】
図２１に示す回路の利点は、図１８のスイッチ１８０１および１８０４を省略できるという点にある。隣接する画点の振幅値がそれぞれ１つのデジタル／アナログコンバータ２１０１および２１０２によって提供され、所定の時間にわたって保持されるからである。
【０２０８】
この場合、各々のデジタル／アナログコンバータ２１０１および２１０２のための最大限必要な処理速度が、図１８のデジタル／アナログコンバータ１８０２に比べて低いという利点がある。デジタル／アナログコンバータ２１０１および２１０２にとっては、変換を行うために、時間
【０２０９】
【数１０】
0005844524.tif 000011
【０２１０】
を利用できるからである。
図１８および図１９との関連で上に説明したとおり、スイッチ２１０８（図１８のスイッチ１８１２）の切換はピクセルクロックと同期せずに行われる。
【０２１１】
図２２は、図２１に付属するタイムチャートを示している。時間制御部２１０３では、変化するピクセルクロックの二倍化が行われる。この周波数増大は、入力クロックの立下りエッジにも立上りエッジにも状態変化によって選択的に反応するエッジトリガ方式のフリップフロップによって、電子式に行われるのが好ましい。
【０２１２】
図面を簡略化するために、図２２ではピクセルクロックは一定として図示されている。
特に簡略化のために、二倍化されたピクセルクロックの立下りエッジだけを時間ベースとして援用することができる。コントラスト改善をするユニット２１０７により判定された振幅差は、アナログ回路によって、二倍化されたピクセルクロックの遅延へと変換される（図２２の信号２２０１参照）。
【０２１３】
論理ゲートによるオリジナル信号と信号２２０１との組み合わせによって、エッジ選択的なパルスが得られる。
【０２１４】
特定の幅をもつエッジ選択的なパルスを生成する段は、図１１と図１２に示されている。
【０２１５】
このとき生起されるパルスの幅は遅延Δｔに相当しており、あるいは、論理ゲート（ＮＡＮＤまたはＮＯＲ）で終わる両方の信号回線の進行時間差に相当している。したがって２つのエッジを基準として利用することができる。それは、二倍化されたピクセルクロックの立上りエッジと、上で説明した遅延回路の出力信号の立下りエッジである。これら両者は、図２１のスイッチ２１０８あるいは図１８のスイッチ１８１２の切換につながる。このようにして、デジタル制御を成功裏に実行することができる。
【０２１６】
組み合わせ：空間的割り当ての改善とコントラストの改善
以上に説明した取組みは、相互に組み合わせることができるのが好ましい。
【０２１７】
たとえばコントラストは、特に時間制御部により制御されてスイッチ（切換スイッチ）を制御する、上に説明した空間的割り当てを改善するユニットの機能性によって向上させることができる。
【０２１８】
空間的割り当ては、上述したように、少なくとも１つのスイッチおよびこれに結びついた少なくとも１つのサンプルホールド段のパラメータ化された閉止によって可能である。
【０２１９】
これに応じて、割り当て誤差を時間制御部でも補償することができる。
組立の不正確さの補償
図１０は、画点の空間的割り当てについての考えられる解決法を示している。時間制御部１００５のパラメータ化がそのように設定されると、投影される画像の相応のプリディストーションが得られる。
【０２２０】
こうしたプリディストーションにより、光学系やレーザの組立の不正確さをサブピクセル領域で（すなわち画点よりも小さい領域で）少なくとも部分的に補償することができる。
【０２２１】
たとえば組立誤差が投影平面で作用し、そのために、個々のレーザのそのつど照明される画像領域に、１つの画点分よりも大きい差異がなくなっている場合、デジタル情報源の画像情報を、個々のレーザ発生源の相互の歪みによってプリディストーションさせることができ、それによって誤差が補償される（すなわち、画点がエレクトロニクスによって相応に正しく投影平面で結像される）。
【０２２２】
その他の利点：
ここで説明している取組みは、デジタル／アナログコンバータのデータインターフェースと変換レートを、特にレーザであるそのつどの光源の振幅変調に関わる高い時間的要求から解放することを可能にする。
【０２２３】
この取組みは、「フライングスポット」法に基づくレーザ投影システムを、改善された画質で提供することを可能にする。高い時間的解像度およびこれに伴う高い位置解像度で、画点を少ない誤差で表示することができるからである。
【０２２４】
さらに別の利点は、デジタル／アナログコンバータの技術的具体化が簡単かつ低コストに可能であり、画像生成システムのインターフェースに対する要求事項が低いことにある。最短の画点の時間的な量子化が必要なく、したがって、処理速度を何倍にも増やす必要がないからである。
【０２２５】
さらに別の利点は、所要の遅延を色固有に具体化しなくてよく、したがって３つの色の個々の遅延段を、ビット幅の小さい１つのインターフェースを介してパラメータ化できるということにある。
【０２２６】
別案として、遅延を色ごとに別々に実行することも可能であり、それにより、たとえばそれぞれの光源の組立の不正確さを、時分割多重化法の相応の操作によって補償することができる。
【０２２７】
さらに別の利点は、エッジ勾配の影響が比較的強い場合でも、高いコントラストを実現可能なことにある。それにより、短い切換時間およびそれに応じた急勾配のエッジのためのアナログ電子装置に対する要求事項が低くなる。さらに、変調電流を提供するアナログのドライバ回路のテクノロジーに関する要求事項が回避される。
【符号の説明】
【０２２８】
１０１  赤色の光源
１０２  青色の光源
１０３  緑色の光源
１０４  方向転換ミラー
１０５  方向転換ミラー
１０６  方向転換ミラー
１０７  マイクロミラー、特に二次元の共鳴マイクロミラー
１０８  画像平面
１０９  画像平面における投影ビームのビーム形状
１１０  共通のビーム、投影ビーム
２０１  秒を単位とする画点ごとのスキャン時間領域を、それぞれの画点の位置に依存して、列について表すための曲線
２０２  秒を単位とする画点ごとのスキャン時間領域を、それぞれの画点の位置に依存して、行について表すための曲線
５０１  レーザに対する制御電圧
５０２  レーザ電流
５０３  ターンオン遅延
５０４  ターンオフ遅延
５０５  ターンオン遅延
５０６  ターンオフ遅延
６０１  デジタル／アナログコンバータ（ＤＡＣ）
６０２  ドライバ
６０３  レーザ
６０４  供給電圧（ＶＤＤ）
６０５  デジタル信号
７０１  デジタル／アナログコンバータ（ＤＡＣ）
７０２  ドライバ
７０３  レーザ
７０４  供給電圧（ＶＤＤ）
７０５  デジタル信号
７０６  遅延段
１００１  遅延段
１００２  デジタル／アナログコンバータ
１００４  スイッチ（サンプルホールド段を含む）
１００５  時間制御部
１００６  出力段
１００７  ドライバ
１００８  レーザ
１００９  供給電圧
１０１０  デジタル信号
１０１１  制御信号
１１０１  遅延段
１１０２  インバータ
１１０３  ＮＡＮＤゲート
１１０４  遅延段
１１０５  インバータ
１１０６  ＮＯＲゲート
１３０１  ピクセルクロック
１３０２  制御信号（制御パラメータ）
１３０３  図１１のブロック
１３０４  ＮＡＮＤゲートの出力部の信号
１３０５  ＮＯＲゲートの出力部の信号
１３０６  パルス生成をするユニット（パルスジェネレータ）
１３０７  インバータ
１３０８  ＮＡＮＤゲート
１３０９  インバータ
１３１０  ＮＯＲゲート
１３１１  インバータ
１３１２  インバータ１３１１の出力部の信号
１３１３  ＮＯＲゲート１３１０の出力部の信号
１３１４  フリップフロップ（ＲＳフリップフロップ）
１３１５  制御信号
１７０１  エッジの立上り時間あるいは立下り時間に依存する、補償を行ったときのコントラストの曲線推移
１７０２  エッジの立上り時間あるいは立下り時間に依存する、補償を行わないときのコントラストの曲線推移
１７０３  エッジの立上り時間あるいは立下り時間に依存する、補償を行ったときのコントラスト比率の曲線推移
１７０４  エッジの立上り時間あるいは立下り時間に依存する、補償を行わないときのコントラスト比率の曲線推移
１７０５  エッジの立上り時間あるいは立下り時間に依存する、非理想的なエッジの補償によるエネルギー損失およびこれに伴う明度損失の曲線推移
１８０１  スイッチ（サンプルホールド段を含む）
１８０２  デジタル／アナログコンバータ
１８０４  スイッチ（サンプルホールド段を含む）
１８０５  時間制御部
１８０６  出力段
１８０７  ドライバ
１８０８  レーザ
１８０９  供給電圧
１８１０  デジタル信号（ｎビットの幅をもつ）
１８１１  デジタル制御信号
１８１２  スイッチ（切換スイッチ）
１８１３  コントラスト改善をするユニット
１８１４  スイッチ１８０１のサンプルホールド段をドリガする信号
１８１５  スイッチ１８０４のサンプルホールド段をドリガする信号
１８１６  スイッチ１８１２を切り換えるための切換信号
１８１７  コントラスト改善をするユニット１８１３を制御するための信号
１９０１  パルス
２１０１  デジタル／アナログコンバータ
２１０２  デジタル／アナログコンバータ
２１０３  時間制御部
２１０４  デジタル画像データ
２１０５  デジタル画像データ
２１０６  デジタル信号（時間制御部２１０３をパラメータ化するための）
２１０７  コントラスト改善をするユニット
２１０８  切換スイッチ
２１１０  出力段
２１１１  ドライバ
２１１２  レーザ
２１１３  供給電圧
２２０１  遅延信号
【図１】
0005844524.tif 000012
【図２】
0005844524.tif 000013
【図３】
0005844524.tif 000014
【図４】
0005844524.tif 000015
【図５】
0005844524.tif 000016
【図６】
0005844524.tif 000017
【図７】
0005844524.tif 000018
【図８】
0005844524.tif 000019
【図９】
0005844524.tif 000020
【図１０】
0005844524.tif 000021
【図１１】
0005844524.tif 000022
【図１２】
0005844524.tif 000023
【図１３】
0005844524.tif 000024
【図１４】
0005844524.tif 000025
【図１５】
0005844524.tif 000026
【図１６】
0005844524.tif 000027
【図１７Ａ】
0005844524.tif 000028
【図１７Ｂ】
0005844524.tif 000029
【図１７Ｃ】
0005844524.tif 000030
【図１８】
0005844524.tif 000031
【図１９】
0005844524.tif 000032
【図２０】
0005844524.tif 000033
【図２１】
0005844524.tif 000034
【図２２】
0005844524.tif 000035