(57)【特許請求の範囲】
【請求項１】
複数のシリコン貫通ビア（ＴＳＶ）を含む無線周波数（ＲＦ）第１ダイを有する装置であって：
前記ＲＦ第１ダイは：
アクティブ面及び裏面と、
当該ＲＦ第１ダイ内の複数のセクターと、
信号、電源及びグランドのうちの１つを伝送する少なくとも１つのＴＳＶ（信号ＴＳＶ）と、
前記複数のセクターのうちの少なくとも１つのＴＳＶ遮蔽されたセクターと
を有し、
前記少なくとも１つのＴＳＶ遮蔽されたセクターは：
当該ＴＳＶ遮蔽されたセクターの少なくとも一部の周りの境界を形成する、間隔を置いた複数の遮蔽ＴＳＶからなる遮蔽ＴＳＶエンクロージャと、
前記裏面上に配置され且つ前記境界と合致する、格子構造を有する格子リッドと
を含み、
当該装置は更に、
前記ＲＦ第１ダイ内に配置された前記少なくとも１つの信号ＴＳＶを介して前記ＲＦ第１ダイに結合されたデジタルプロセッサ（ＤＰ）後続ダイであり、当該ＤＰ後続ダイのバックエンドメタライゼーション内に配置されて当該ＤＰ後続ダイ内のセクターの周りの境界を形成するグランドリングを含むＤＰ後続ダイと、
前記ＤＰ後続ダイと前記ＲＦ第１ダイの前記裏面との間に配置されたバンプリングであり、前記グランドリングと同じ境界を共有するバンプリングと
を含む、
装置。
【請求項２】
複数のシリコン貫通ビア（ＴＳＶ）を含む無線周波数（ＲＦ）第１ダイを有する装置であって：
前記ＲＦ第１ダイは：
アクティブ面及び裏面と、
当該ＲＦ第１ダイ内の複数のセクターと、
信号、電源及びグランドのうちの１つを伝送する少なくとも１つのＴＳＶ（信号ＴＳＶ）と、
前記複数のセクターのうちの少なくとも１つのＴＳＶ遮蔽されたセクターと
を有し、
前記少なくとも１つのＴＳＶ遮蔽されたセクターは：
当該ＴＳＶ遮蔽されたセクターの少なくとも一部の周りの境界を形成する、間隔を置いた複数の遮蔽ＴＳＶからなる遮蔽ＴＳＶエンクロージャと、
前記裏面上に配置され且つ前記境界と合致する、格子構造を有する格子リッドと
を含み、
当該装置は更に、
少なくとも１つの信号ＴＳＶを介して前記ＲＦ第１ダイに結合されたフェイズドアレイアンテナ
を含む、
装置。
【請求項３】
複数のシリコン貫通ビア（ＴＳＶ）を含む無線周波数（ＲＦ）第１ダイを有する装置であって：
前記ＲＦ第１ダイは：
アクティブ面及び裏面と、
当該ＲＦ第１ダイ内の複数のセクターと、
信号、電源及びグランドのうちの１つを伝送する少なくとも１つのＴＳＶ（信号ＴＳＶ）と、
前記複数のセクターのうちの少なくとも１つのＴＳＶ遮蔽されたセクターと
を有し、
前記少なくとも１つのＴＳＶ遮蔽されたセクターは：
当該ＴＳＶ遮蔽されたセクターの少なくとも一部の周りの境界を形成する、間隔を置いた複数の遮蔽ＴＳＶからなる遮蔽ＴＳＶエンクロージャと、
前記裏面上に配置され且つ前記境界と合致する、格子構造を有する格子リッドと
を含み、
前記少なくとも１つのＴＳＶ遮蔽されたセクターは、前記ＲＦ第１ダイの第１のセクター内のグローバル・ポジショニング・システム（ＧＰＳ）回路を含み、
当該装置は更に：
前記ＲＦ第１ダイの第２のセクター内の２Ｇ回路、３Ｇ回路又は４Ｇ回路のうちの１つと、
前記ＲＦ第１ダイの更なるセクター内のＷｉＦｉ回路と、
前記第１のセクター内に配置された少なくとも１つの第１のＴＳＶと、
前記第２のセクター内に配置された少なくとも１つの第２の信号ＴＳＶと、
前記更なるセクター内に配置された少なくとも１つの更なる信号ＴＳＶと、
前記少なくとも１つの信号ＴＳＶを介して前記ＲＦ第１ダイに結合されたデジタルプロセッサ（ＤＰ）後続ダイと
を含む、
装置。
【請求項４】
前記少なくとも１つのＴＳＶ遮蔽されたセクターは更に：
第１の複数の遮蔽ＴＳＶと、
前記第１の複数の遮蔽ＴＳＶと同心の更なる複数の遮蔽ＴＳＶと
を含む、請求項１乃至３の何れか一項に記載の装置。
【請求項５】
前記アクティブ面はバックエンドメタライゼーションに結合され、前記バックエンドメタライゼーションは、前記境界と合致するメタライゼーション貫通ビア（ＴＭＶ）エンクロージャを含む、請求項１乃至４の何れか一項に記載の装置。
【請求項６】
前記エンクロージャ及び前記リッドは各々、無線干渉又は電磁干渉を遮る間隔及び幅を有する、請求項１乃至５の何れか一項に記載の装置。
【請求項７】
前記ＲＦ第１ダイの前記アクティブ面で前記ＲＦ第１ダイに結合されたマウント基板、を更に含む請求項１乃至６の何れか一項に記載の装置。
【請求項８】
前記ＲＦ第１ダイの前記アクティブ面で前記ＲＦ第１ダイに結合されたマウント基板と、
少なくとも１つの信号ＴＳＶを介して前記ＲＦ第１ダイに結合されたフェイズドアレイアンテナ、
を更に含む請求項１に記載の装置。
【請求項９】
前記ＲＦ第１ダイの前記アクティブ面で前記ＲＦ第１ダイに結合されたマウント基板と、
少なくとも１つの信号ＴＳＶを介して前記ＲＦ第１ダイに結合されたフェイズドアレイアンテナと
を含む、請求項３に記載の装置。
【請求項１０】
前記間隔を置いた複数の遮蔽ＴＳＶの各ＴＳＶは絶縁材料の層内に形成されている、請求項１乃至９の何れか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、パッケージングされた無線周波数集積回路及びそれを形成する方法に関する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
一態様において、無線・電磁干渉を遮蔽するシリコン貫通ビアを含む装置が提供される。
【課題を解決するための手段】
【０００３】
一態様において、装置は、複数のシリコン貫通ビア（ＴＳＶ）を含む無線周波数（ＲＦ）第１ダイを有する。ＲＦ第１ダイは、アクティブ面及び裏面と、当該ＲＦ第１ダイ内の複数のセクターと、信号、電源及びグランドのうちの１つを伝送する少なくとも１つのＴＳＶ（信号ＴＳＶ）と、前記複数のセクターのうちの少なくとも１つのＴＳＶ遮蔽されたセクターとを有する。前記少なくとも１つのＴＳＶ遮蔽されたセクターは、当該ＴＳＶ遮蔽されたセクターの少なくとも一部の周りの境界を形成する、間隔を置いた複数の遮蔽ＴＳＶからなる遮蔽ＴＳＶエンクロージャ（囲い）と、前記裏面上に配置され且つ前記境界と合致する格子リッド（蓋）とを含む。
【図面の簡単な説明】
【０００４】
実施形態が得られる方法を理解するため、添付図面を参照して、手短に上述した様々な実施形態の更に具体的な説明を提供する。これらの図面が描写する実施形態は、必ずしも縮尺通りに描かれておらず、また、範囲の限定として見なされるべきものではない。一部の実施形態は、以下の図を含む添付図面を使用して、更なる特異性及び詳細性で記述・説明される。
【図１ａ】一実施形態例に従ったシリコン貫通ビア遮蔽されたセクターを含むマイクロエレクトロニクス装置を示す断面図である。
【図１ｂ】一実施形態例に従った更なる処理後の図１ａに示したマイクロエレクトロニクス装置を含んだチップパッケージを示す断面図である。
【図１ｃ】一実施形態例に従った更なる処理後のシリコン貫通ビアデジタルプロセッサを備えた図１ａに示したマイクロエレクトロニクス装置を含んだチップパッケージを示す断面図である。
【図２】一実施形態例に従った図１ａに示したＲＦダイの、部分的に分解されたワイヤフレーム斜視切断図である。
【図３】一実施形態例に従った無線・電磁干渉遮蔽構造の詳細な分解斜視切断図である。
【図４】一実施形態例に従った無線・電磁干渉遮蔽構造の一部の上面図である。
【図５】一実施形態例に従った図１ｂに示したチップパッケージの一部の分解斜視切断図である。
【図６】一実施形態例に従ったプロセス及び方法のフロー図である。
【図７】一実施形態に従ったコンピュータを示す模式図である。
【発明を実施するための形態】
【０００５】
シリコン貫通ビア無線周波数集積回路（ＴＳＶ  ＲＦＩＣ）を、高感度回路を保護する遮蔽されたセクター（区画）を形成するダイ内の遮蔽ＴＳＶを用いて構成するプロセスが開示される。
【０００６】
図面を参照するが、図面において、同様の構造物には似通った参照符号を付している。様々な実施形態の構造を一層明瞭に示すため、ここに含まれる図面は集積回路構造を図面的に表現したものである。故に、製造される集積回路構造の実際の外観は、例えば顕微鏡写真において、図示した実施形態の構造を組み入れながらも異なって見え得る。また、図面は、図示した実施形態を理解するのに有用な構造のみを示していることがある。図面の明瞭性を保つために、技術的に知られた更なる構造が含められていないことがある。
【０００７】
図１ａは、一実施形態例に従った、シリコン貫通ビア遮蔽されたセクター（区画）を含むマイクロエレクトロニクス装置１００の断面切断図である。無線周波数（ＲＦ）ダイ１１０は、アクティブ面１１２と裏面１１４とを有している。ＲＦダイ１１０をＲＦＩＣダイ１１０としても参照する場合があるが、ＲＦダイ１１０は当該ＲＦダイ１１０内に収容された複数の異なるＲＦＩＣ及びその他の集積回路を有し得る。ＲＦダイ１１０は、ドープされたシリコン材料とし得るバルク半導体材料１１６で製造される。一実施形態において、バルク半導体材料１１６は、ドープされたガリウム砒素材料からなる。一実施形態において、バルク半導体材料１１６はＰＭＯＳデバイスとして構成される。一実施形態において、バルク半導体材料１１６はＮＭＯＳデバイスとして構成される。バルク半導体材料１１６には、その他の材料及び構成も選択され得る。
【０００８】
バルク半導体材料１１６のアクティブ面１１２は回路層１１８を含んでいる。回路層１１８は、回路層１１８内に能動デバイス及び受動デバイスを含んだ集積回路を達成するようにフロントエンド処理されている。回路層１１８は、ＲＦダイ１１０のアクティブ面１１２に隣接して且つそれを含むように配置されている。バックエンド処理によるメタライゼーション１２０（バックエンドメタライゼーション１２０）が、アクティブ面に隣接してその上に配置されている。バックエンドメタライゼーション１２０は、幾つかの開示実施形態の有用な用途に応じて、例えばメタル１（Ｍ１）からＭ２乃至Ｍ１２若しくはそれ以上の何れかまで、複数のメタライゼーション層を有し得る。一実施形態において、裏面１１４はその全面が裏面金属膜１２２で覆われる。
【０００９】
ＲＦダイ１１０の第１のセクター１２４が区分けされている。一実施形態において、第１のセクター１２４は、回路層１１８内に、例えばグローバルポジショニングシステム（ＧＰＳ）回路などの回路を含んでいる。何であろうと、第１のセクター１２４内に配置される回路をＲＦＩＣ  ＧＰＳセクター１２４として参照することがある。第１のセクター１２４は、ＲＦダイ１１０のどこかで生成され得る、あるいは隣接デバイスからの、例えばスイッチングノイズやその他のノイズなどの、近隣の無線・電磁干渉（radio-  and  electromagnetic  interference；ＲＭＩ）による影響を受け得る。従って、第１のセクター１２４は、囲い（エンクロージャ）と蓋（リッド）とを含む少なくとも１つの無線・電磁干渉遮蔽構造を備えるように構成される。
【００１０】
一実施形態において、複数の遮蔽用のシリコン貫通ビア（遮蔽ＴＳＶ）１２６が、第１のセクター１２４内のＧＰＳ回路の外縁の周囲に、３次元（３Ｄ）無線・電磁干渉第１シールドを形成する。３Ｄ構造１２６は、Ｘ方向及びＺ方向の双方に対処していることが見て取れるが、図２に示すようにＸ−Ｙビューを含むように描くと、閉じた境界を形成している。遮蔽ＴＳＶ１２６は上記囲いを形成する。一実施形態において、第１のセクター１２４はまた、裏面シールド１２８によって裏面遮蔽される。裏面シールドは、第１のセクター１２４に有益な無線・電磁ノイズ遮蔽を提供するようにパターニングされ得る。一実施形態において、裏面シールド１２８は、遮蔽ＴＳＶ１２６によって形成される境界と合致している。この合致の結果は、遮蔽ＴＳＶ１２６のＸ−Ｙ境界が、フットプリントにおいて、裏面シールド１２８のＸ−Ｙフットプリントと実質的に同じであることを意味する。裏面シールド１２８は、上記蓋を形成する格子構造である。蓋１２８は、図示の目的で囲い１２６から引き上げられているが、点線の矢印で指し示されるように揃えられる。裏面シールド１２８は図２にも示されている。裏面シールド１２８は、遮蔽ＴＳＶ１２６の境界のみを覆うように図示されているが、ダイ裏面１１４上でＲＦダイ１１０の長さ方向及び幅方向に延在していてもよい。
【００１１】
信号、電源及びグランドの何れであろうと、電気通信は、第１のセクター１２４内に配置された少なくとも１つの第１のＴＳＶ１３０を介して行われ得る。信号接続、電源接続又はグランド接続として機能するＴＳＶを、ここでは、遮蔽ＴＳＶとして機能するＴＳＶと対比して、“信号ＴＳＶ”と呼ぶことがある。理解され得るように、複数の第１のＴＳＶ１３０が第１のセクター１２４内に配置されることができるが、それらは、信号機能及び電源／グランド機能のうちの１つ用に構成され、故に、遮蔽ＴＳＶ１２６で構成される囲いの一部ではない。第１のＴＳＶ１３０は、裏面シールド１２８の格子内の空きを（Ｚ方向に）通過するようにＸ−Ｙ方向に調整される。図１ａにおいて、裏面シールド１２８は、第１のＴＳＶ１３０が裏面シールド格子の隙間を通過し得るように、第１のＴＳＶ１３０からオフセットされる。
【００１２】
もはや理解され得るように、遮蔽されたセクターは、単一の回路を含んでいてもよいし、例えばＧＰＳ回路などのデバイス全体のサブセットである多数の回路を含んでいてもよい。一実施形態において、例えばマイクロエレクトロニクス装置１００などのマイクロエレクトロニクス装置を形成するための設計ルールは、第１のセクター１２４内の例えばＧＰＳなどの所与のデバイスの全回路のうちのサブセットの周りに、遮蔽されたセクターを形成するのに好適であり得る。従って、第１のセクター１２４内のＧＰＳの全回路のうちのサブセットを保護する第１の遮蔽されたセクターが存在し得る。一実施形態において、第１のセクター内のＧＰＳの全回路の全て又はサブセットを保護する第１の遮蔽されたセクターと、第２のセクター１３４内のＮ番目のＧデバイスの全回路のサブセットを保護する第２の遮蔽されたセクターとが存在する。同様に、後続のセクター１３８内に後続の遮蔽されたセクターが存在して、該後続の遮蔽されたセクターによって回路の全てが又はサブセットが保護されてもよい。
【００１３】
一実施形態において、第１のセクター１２４内の電気遮蔽は、遮蔽用のメタライゼーション貫通ビア（ＴＭＶ）を用いてバックエンドメタライゼーション１２０内まで延在される。遮蔽ＴＭＶのうち２つが参照符号１３２で指し示されている。図示のように、ＴＳＶエンクロージャを構成する囲いは、遮蔽ＴＭＶによって形成される境界と同じ境界を有する。見て取れるように、囲い１２６の延在は、この囲いがバルク半導体材料１１６の（Ｚ方向）深さより（Ｚ方向に）深くなるように、ＴＭＶ１３２で形成される。理解され得るように、遮蔽ＴＳＶ１２６は縦向き（Ｚ方向）の構造を形成するが、ＴＭＶ１３２は、Ｚ方向の相互接続ビアとともに、Ｘ−Ｙ方向の配線の組合せを含み得る。
【００１４】
一実施形態において、遮蔽ＴＭＶ１３２は、囲い１２６の深さをＺ方向に約１．０１から約１．５０までの倍率で延長させる。メタライゼーション１２０が、ｎは２から１２若しくはそれ以上として、例えばＭ１からＭｎまでなど、複数の層を有する一実施形態において、遮蔽ＴＭＶ１３２はｎ未満の階層まで延在する。これは、メタライゼーション配線が、囲い１２６のフットプリントを出て、ＲＦダイ１１０のその他のセクターに結合するその他のバックエンドメタライゼーションまで横方向（Ｘ−Ｙ方向）に移ることを可能にする。一実施形態例において、遮蔽ＴＭＶ１３２はＭ１２バックエンドメタライゼーション１２０内のＭ４のみまで延在する。
【００１５】
一実施形態において、ＲＦダイ１１０内で第２のセクター１３４が区分けされており、第２のセクターもＲＦ機能を有する。第１のセクター１２４がＧＰＳ機能の回路を含む一実施形態において、第２のセクター１３４は異なるＲＦ機能を含む。例えば、第１のセクター１２４がＧＰＳ機能を含む場合に、第２のセクター１３４は、例えば２Ｇ、３Ｇ、４Ｇ、又はより新しい、これらと異なる“第Ｎ世代”開発などのスマートフォン用ＲＦ機能を有し得る。一実施形態において、第１のセクター１２４はＧＰＳ回路を有し、第２のセクター１３４は４Ｇ回路を有する。
【００１６】
信号、電源及びグランドの何れであろうと、電気通信は、第２のセクター１３４内に配置された少なくとも１つの第２のＴＳＶ１３６を介して行われ得る。理解され得るように、複数の第２のＴＳＶ１３６が第２のセクター１３４内に配置され得る。一実施形態において、少なくとも１つのＴＳＶ１３６は薄い絶縁材料層１３７内に形成される。
【００１７】
一実施形態において、後続のセクター１３８がＲＦダイ１１０内で区分けされる。後続セクター１３８も、第１のセクター１２４のＲＦ機能に加えてそれとは異なるＲＦ機能を有する。第１のセクター１２４がＧＰＳ機能の回路を含む一実施形態において、後続セクター１３８は、第１のセクター１２４及び第２のセクター１３４のＲＦ機能とは異なるＲＦ機能を含む。一実施形態例において、後続セクター１３８はＷｉＦｉ機能を有し得る。第１のセクター１２４がＧＰＳ機能の回路を含み、且つ第２のセクター１３４が２Ｇ、３Ｇ、４Ｇ又は第Ｎ世代の機能の回路を含む一実施形態において、後続セクター１３８はＷｉＦｉ機能の回路を含む。
【００１８】
信号、電源及びグランドの何れであろうと、電気通信は、後続セクター１３８内に配置された少なくとも１つの後続のＴＳＶ１４０を介して行われ得る。理解され得るように、複数の後続ＴＳＶ１４０が後続セクター１３８内に配置され得る。一実施形態において、少なくとも１つの後続ＴＳＶ１４０は薄い絶縁材料層１４１内に形成される。遮蔽ＴＳＶ１２６は絶縁材料を備えないように描かれているが、理解され得るように、半導体材料への信号又は電力の低リークを支援するよう、全てのＴＳＶが絶縁材料を備えて製造されてもよい。
【００１９】
図２は、一実施形態例に従った、図１ａに示したＲＦダイ１１０の、部分的に分解されたワイヤフレーム斜視切断図２００である。裏面１１４がアクティブ面１１２の反対側に描かれており、アクティブ面１１２はバックエンドメタライゼーション１２０によって覆われている。
【００２０】
ＲＦダイ１１０は、囲い１２６と蓋１２８とを含む無線・電磁干渉遮蔽構造を有する第１のセクター１２４を示している。見て取れるように、裏面シールド１２８は、遮蔽ＴＳＶ１２６によって形成される境界に合致する。単一の第１のＴＳＶ１３０が無線・電磁干渉遮蔽構造の内側に描かれているが、理解され得るように、複数の第１のＴＳＶ１３０が遮蔽構造内に配置されて、第１のセクター１２４内の回路層１１８の回路を裏面１１４の位置の接続に結合し得る。
【００２１】
ＲＦダイ１１０は、第１のセクター１２４に隣接する第２のセクター１３４を示している。複数の第２のＴＳＶ１３６が第２のセクター１３４内に描かれている。４つの第２のＴＳＶ１３６が第２のセクター内に描かれているが、理解されるように、複数の第２のＴＳＶ１３０が配置されて、第２のセクター１３４内の回路層１１８の回路を裏面１１４の位置の接続に結合し得る。
【００２２】
ＲＦダイ１１０は、第２のセクター１３４に隣接する後続セクター１３８を示している。複数の後続ＴＳＶ１４０が後続セクター１３８内に描かれている。４つの後続ＴＳＶ１４０が後続セクター１３８内に描かれているが、理解されるように、複数の後続ＴＳＶが配置されて、後続セクター１３８内の回路層１１８の回路を裏面１１４の位置の接続に結合し得る。複数の第２のＴＳＶ１３６がＹ方向に沿って整列されているのに対し、複数の後続ＴＳＶ１４０はＸ方向に沿って整列されている。様々な整列が可能であり、ＴＳＶは、セクター位置にかかわらずに、何れかの方向に整列されたり、Ｘ−Ｙレイアウト内で混ぜ合わされたりし得る。
【００２３】
第３のセクター１４２、第４のセクター１４４及び第５のセクター１４６を含むその他のセクターが、無作為的にＲＦダイ内に描かれている。これらその他のセクターは、例えばシリコン貫通ビア無線周波数集積回路（ＴＳＶ  ＲＦＩＣ）２００などのダイ内に製造されるマイクロエレクトロニクス装置を例示するものである。
【００２４】
一実施形態例において、例えば図２に示した遮蔽ＴＳＶ１２６などの遮蔽用のＴＳＶエンクロージャは、２つ以上の領域を包囲してもよい。例えば、ＧＰＳ回路及びＷｉＦｉ回路の少なくとも一部が、遮蔽ＴＳＶエンクロージャによって包囲され得る。一実施形態において、複数のセクターは、遮蔽されたＧＰＳセクター１２４と、第Ｎ世代セクター１３４と、ＷｉＦｉセクター１３８と、ＣＰＵセクター１４２と、Ｂｌｕｅｔｏｏｔｈ（登録商標）セクター１４４と、その他のセクター１４６とを含む。その他のセクター１４６は、クロック、ＳＣ、ＶＥＤ及びＶＥＣ、オーディオ、ディスプレイ、ＧＦＸ、及びその他異なるが有益な回路を含み得る。
【００２５】
図３は、一実施形態例に従った無線・電磁干渉遮蔽構造３００の詳細な分解斜視切断図である。遮蔽構造３００は、バックエンドメタライゼーション３２０より上（Ｚ方向）の空間を占めるように指し示される半導体基板３１０内に埋め込まれている。少なくとも１つの信号又は電源のＴＳＶ３３０が、図示した半導体基板３１０のセクター３２４内に配置される。
【００２６】
一実施形態において、隣接し合う遮蔽ＴＳＶ３２６間の間隔３４８は、半導体基板３１０内及び隣接デバイス内で生成されるＲＦノイズの有利な遮蔽を生じさせるように計算される。一実施形態において、中心から中心までの中心間ピッチ間隔３４８は、近隣の無線ノイズ又は電磁ノイズの波長の１／１０、すなわち、λ／１０に等しくされる。一実施形態において、中心間ピッチ間隔３４８は、λ／２０からλ／１の範囲内にされる。一実施形態において、各遮蔽ＴＳＶ３２６の直径３４９がｄであるとき、２つの隣接する遮蔽ＴＳＶ３２６のピッチ間隔３４８は１．１ｄから３ｄまでである。一実施形態において、ピッチ間隔３４８は２ｄである。一実施形態において、遮蔽ＴＳＶ３２６の直径がｄであるとき、如何なる２つの隣接する遮蔽ＴＳＶ３２６の中心間ピッチ間隔３４８も２ｄである。一実施形態において、各遮蔽ＴＳＶ３２６は８μｍの直径３４９及びピッチｄを有し、２つの隣接する遮蔽ＴＳＶ３２６のピッチ間隔３４８は１６μｍである。
【００２７】
裏面シールド３２８は、遮蔽ＴＳＶ３２６の上方に分解されて描かれている。蓋３２８は、図示の目的で囲い３２６から引き上げられているが、点線の矢印で指し示されるように揃えられる。裏面シールド３２８は、遮蔽ＴＳＶ３２６である囲いへの格子蓋を形成する。図示のように、Ｘ方向に走る２つのヘッダ３５２の間でＹ方向に走る複数の配線３５０が示されている。蓋３２８を形成する格子の配線幅及び配線間隔は、遮蔽ＴＳＶの直径及び中心間隔と同様とし得る。従って、一実施形態において、如何なる２つの隣接する遮蔽ＴＳＶ３２６も、ｄの直径及び距離２ｄの中心間ピッチを有する場合、如何なる２つの隣接する配線３５０も、ｄに等しい幅ｗ、３５１（Ｘ方向）及び距離２ｄの中心間隔を有する。一実施形態において、裏面シールド３２８は、例えばフォトリソグラフィ技術によって、パターニング・エッチングされる。
【００２８】
裏面シールド３２８及びＴＳＶ３２６が一緒になって無線・電磁干渉遮蔽構造を構築する。一実施形態において、より大きい有利な無線・電磁干渉遮蔽構造を達成するように、例えば図１ａに示した遮蔽ＴＭＶ１３２などの遮蔽ＴＭＶが追加される。
【００２９】
もはや理解され得るように、ＴＳＶの数は、それらが遮蔽ＴＳＶとして作用しようと、電源、グランド又は信号のＴＳＶとして作用しようと、所与のＲＦＩＣダイの一実施形態において約３０，０００となり得る。従って、第１のセクター３２４の面積が既知であり、遮蔽すべき具体的な波長λが既知であり、且つ遮蔽ＴＳＶの所与の中心間隔が例えばλ／１０などの有利な関係に基づく場合、単一行の遮蔽ＴＳＶ構成に関して、第１のセクター３２４に見出される遮蔽ＴＳＶの数も分かることになる。従って、ＴＳＶ遮蔽されたセクターはまた、適切な個数の遮蔽ＴＳＶによって規定され得る。
【００３０】
図４は、一実施形態例に従った無線・電磁干渉遮蔽構造４００の一部の上面図である。遮蔽構造４００は、第１のセクター４２４内の空間を占めるように指し示される半導体基板４１０内に埋め込まれている。少なくとも１つの信号、電源又はグランドのＴＳＶ４３０が、半導体基板４１０の第１のセクター４２４内に配置される。
【００３１】
第１の複数の遮蔽ＴＳＶ４２６が、第１のセクター４２４内のＧＰＳ回路の外縁の周りに３Ｄ無線・電磁干渉第１シールドを形成している。一実施形態において、後続の複数の遮蔽ＴＳＶ４２７が、第１シールドと同心の３Ｄ無線・電磁干渉後続シールドを形成している。理解され得るように、第１の複数の遮蔽ＴＳＶ４２６及び後続の複数の遮蔽ＴＳＶ４２７に加えて、第２の複数の遮蔽ＴＳＶが設けられてもよい。複数の遮蔽ＴＳＶの数は、（図４に示した）２から１００までの範囲とし得る。
【００３２】
一実施形態において、隣接し合う第１の遮蔽ＴＳＶ４２６間の間隔は、半導体基板４１０内及び隣接デバイス内で生成されるＲＦノイズの有利な遮蔽を生じさせるように計算される。同様に、隣接し合う後続遮蔽ＴＳＶ４２７間の間隔は、半導体基板４１０内及び隣接デバイス内で生成されるＲＦノイズの有利な遮蔽を生じさせるように計算される。もはや理解され得るように、少なくとも２つの同心の３Ｄシールド（及び蓋）の組合せは、有利な無線遮蔽されたセクターを達成するために使用され得る。所与の組合せにおいて、中心間ピッチ、遮蔽ＴＳＶの直径、及び２つの同心の囲い間のＸ−Ｙスタガリング（ずらした配置）の何れか又は全てを用いて、有利な複合的な無線・電磁干渉シールドを達成し得る。
【００３３】
もはや理解され得るように、ＴＳＶの数は、それらが遮蔽ＴＳＶとして作用しようと、電源、グランド又は信号のＴＳＶとして作用しようと、所与のＲＦＩＣダイの一実施形態において約３０，０００となり得る。従って、第１のセクター４２４の面積が既知であり、遮蔽すべき具体的な波長λが既知であり、且つ遮蔽ＴＳＶの所与の中心間隔が例えばλ／１０などの有利な関係に基づく場合、多重の複数の遮蔽ＴＳＶの構成に関して、第１のセクター４２４に見出される遮蔽ＴＳＶの数も分かることになる。しかしながら、例えば第１の複数の遮蔽ＴＳＶ４２６及び後続の複数の遮蔽ＴＳＶ４２７などの複数の行が配置される場合、中心間ピッチは大きくされてもよい。例えば、後続の複数の遮蔽ＴＳＶ４２７が、第１の複数の遮蔽ＴＳＶ４２６同士の間の隙間を埋めるようにずらして配置される場合、所与の行における中心間ピッチは大きくされることができる。何故なら、何れの第１のＴＳＶ４２６についても、それに隣接する後続ＴＳＶ４２７との中心間ピッチを依然としてλ／１０などの距離にし得るからである。
【００３４】
図１ｂは、一実施形態例に従った、更なる処理後の図１ａに示したマイクロエレクトロニクス装置１００を含んだチップパッケージ１０１の断面図である。チップパッケージ１０１は、ＲＦダイ１１０と、例えばデジタルプロセッサ（ＤＰ）ダイなどの後続ダイ１５４と、例えばレベル１インターコネクトなどのマウント基板１７２とを含んでいる。一実施形態において、後続ダイ１５４はメモリダイ１５４である。一実施形態において、後続ダイ１５４は複数のメモリダイ１５４のスタックである。一実施形態において、マウント基板１７２はダイレクト・チップ・アタッチ（ＤＣＡ）ボード１７２である。一実施形態において、ＤＰダイ１５４はＴＳＶ  ＤＰダイ（図１ｃ参照）とし得る。
【００３５】
ＲＦダイ１１０は、一実施形態例に従ったシリコン貫通ビア遮蔽されたセクター１２４を含んでいる。ＲＦダイ１１０は、アクティブ面１１２とそれにコプラナーな裏面１１４とを有するように示されている。回路層１１８は、フロントエンド処理されており、且つバルク半導体材料１１６に隣接している。回路層１１８は、ＲＦダイ１１０のアクティブ面１１２に隣接して且つそれを含むように配置されている。バックエンド処理によるメタライゼーション１２０が、アクティブ面に隣接してその上に配置されている。ＲＦダイ１１０の第１のセクター１２４とともに、第２のセクター１３４及び後続セクター１３８が示されている。信号、電源及びグランドの何れであろうと、電気通信は、第１のセクター１２４内に配置された少なくとも１つの第１のＴＳＶ１３０を介して行われ得る。有利な場合、遮蔽ＴＭＶ１３２が使用されてもよい。
【００３６】
一実施形態において、後続ダイ１５４は、囲い１２６の実施形態と蓋１２８の実施形態とを含む無線・電磁干渉遮蔽構造の外側まで連通する少なくとも上記第１のＴＳＶ１３０を介して、ＲＦダイ１１０に結合される。後続ダイ１５４は、アクティブ面１５６と裏面１６０とを有するフリップチップダイ１５４として示されている。バルクシリコン１６２内の回路層１５８もアクティブ面１５６の一部である。アクティブ面１５６はまた、バックエンドメタライゼーション１６４と接触しており、このバックエンドメタライゼーション１６４を介して、ＲＦダイ１１０は後続ダイ１５４と通信する。
【００３７】
図示のように、ＲＦダイ１１０は、遮蔽された第１のセクター１２４を形成するＴＳＶエンクロージャ１２６と蓋１２８とを有している。後続ダイ１５４では、無線・電磁干渉発生セクター１７０が、バックエンドメタライゼーション１６４内にあるグランドリング１６６によって遮蔽されている。この遮蔽は、グランドリング１６６と同じＸ−Ｙ境界を共有するバンプリング１６８を用いて続けられている。例えば、後続ダイ１５４がデジタルプロセッサである場合、無線・電磁干渉発生セクター１７０は、例えばクロック信号などのノイズ源を有し得る。グランドリング１６６及びバンプリング１６８は、無線・電磁干渉をセクター１７０に閉じ込めるのに有用である。従って、第１のセクター１２４を近隣の無線・電磁干渉から遮蔽することが有利であり、且つ問題となる無線・電磁干渉が近隣デバイス１５４の近隣セクター１７０内で発生される場合、グランドリング１６６及びバンプリング１６８の使用によってＲＭＩが実効的に抑制され得る。もはや認識され得るように、少なくともグランドリング１６６の間隔は、問題となる無線信号の波長を例えば１０などの有利な数で割ったものなどの、有利な公式に従い得る。
【００３８】
一実施形態において、ＲＦダイ１１０は、例えばＤＣＡボードなどの第１階層インターコネクト１７２であるマウント基板１７２上にフリップチップ実装される。図示のように、受動デバイス１７４がマウント基板１７２に内蔵されている。一実施形態において、マウント基板１７２は、少なくとも１つの受動デバイス１７４を内蔵したコアレス基板１７２である。ＲＦダイ１１０と受動デバイス１７４との間の電気通信は、開示の実施形態に従った電気バンプを介して行われ、あるいは既知の技術に従ってその他の方法で行われる。図示のように、ＲＦダイ１１０は、開示の実施形態に従った電気バンプの使用により、あるいは既知の技術に従ってその他の方法により、マウント基板１７２に結合される。マウント基板１７２には、ＰＣＴ特許出願第ＰＣＴ／ＵＳ２０１０／０６１３８８号に開示される技術に従って、その他の受動デバイスが埋め込まれ得る。なお、この文献の開示内容全体をここに援用する。
【００３９】
図１ｃは、一実施形態例に従った、シリコン貫通ビアデジタルプロセッサ１５５のバリエーションの、図１ａに示したマイクロエレクトロニクスチップ装置を含んだチップパッケージ１０２の断面図である。一実施形態において、参照符号１５５で指し示される空間は、複数のメモリダイのスタックによって占有される。一実施形態において、参照符号１５５で指し示される空間は、ＤＰダイ及びそれとともに積層された少なくとも１つのメモリダイである。
【００４０】
チップパッケージ１０２は、ＲＦダイ１１０と、ＴＳＶ後続ＤＰダイ１５５と、マウント基板１７２と、フェイズドアレイアンテナ基板１８０とを含んでいる。一実施形態において、マウント基板１７２はダイレクト・チップ・アタッチ（ＤＣＡ）ボード１７２である。ＴＳＶ後続ダイ１５５は、フェイズドアレイアンテナ（ＰＡＡ）基板１８０に結合されるとともに、ＲＦダイ１１０に結合されている。
【００４１】
ＰＡＡ基板１８０は、アレイマスク１８６を通して露出された４つのプレーナアンテナ素子１８１、１８２、１８３及び１８４を有するように図示されている。一実施形態において、アンテナ帯域幅を改善するために、ＰＡＡ基板１８０内にグランドプレーンとして、開口を有する金属層１８８が配置される。グランドプレーン１８８は、ＰＡＡ基板１８０内のグランドビア１９２を介してダミーバンプ１９０に結合されている。
【００４２】
ＲＦダイ１１０とアンテナ素子との電気コンタクトは、少なくとも１つの配線１９４を介して成し遂げられる。ＰＡＡ基板１８０を介したアンテナ素子１８１、１８２、１８３及び１８４の電気的結合は、誘導結合の開口フィーディングによって成し遂げられる。一実施形態において、ＰＡＡ基板１８０は第１の誘電体層１９６及び第２の誘電体層１９８を含む。一実施形態において、第１の誘電体層１９６はガラスであり、やはりガラスである第２の誘電体層１９８より低い誘電率を有する。
【００４３】
ＲＦダイ１１０は、少なくとも１つのＴＳＶ１５７及び少なくとも１つの配線１９４を介してＰＡＡ基板１８０に結合されている。一実施形態において、ＲＦダイ１１０のＴＳＶ信号はフェイズドアレイアンテナ素子に伝送されるが、より低周波数の機能はＰＡＡ基板１８０から分離されてマウント基板１７２に含められる。この統合システムは、信号の混雑状態を緩和するとともに、ＰＡＡ基板１８０の寸法によって制約されるＸ−Ｙフォームファクタをより小さくすることを容易にする。
【００４４】
図５は、一実施形態例に従った図１ｂに示したチップパッケージ１０１の一部の分解斜視切断図である。図５には、セクター１７０に関する後続ダイ１５４のＺ方向フットプリントのみが示されている。後続ダイ１５４はセクター１７０内のワイヤフレームにて示されており、後続ダイ１５４とＲＦダイ１１０との間に配置されるバンプリング１６８は、後続ダイ１５４及びＲＦダイ１１０の双方からＺ方向に離して、分解して示されている。見て取れるように、グランドリング１６６とバンプリング１６８とにより、無線・電磁干渉をセクター１７０内に制限する遮蔽構造が形成される。
【００４５】
図６は、一実施形態例に従ったプロセス及び方法のフロー図６００である。
【００４６】
ステップ６１０にて、プロセスの一実施形態は、無線・電磁干渉遮蔽ＴＳＶエンクロージャをＲＦダイ内に形成することを含む。非限定的な一実施形態例において、図１ａに示したように、ＲＭＩ  ＴＳＶエンクロージャ１２６がＲＦダイ１１０内に形成される。ＲＭＩ  ＴＳＶエンクロージャ１２６用のＴＳＶの形成は、既知の技術によって行われ得る。非限定的な一実施形態例において、バックエンドメタライゼーション１２０はメタライゼーション貫通遮蔽ビア１３２を含む。
【００４７】
ステップ６１２にて、上記エンクロージャがＧＰＳ回路を包囲する。非限定的な一実施形態例において、図１ｂに示した第１のセクター１２４がＲＭＩ  ＴＳＶエンクロージャ１２６内に包囲される。
【００４８】
ステップ６２０にて、このプロセスは、ダイの裏面側で上記エンクロージャ上にＲＭＩ遮蔽蓋（リッド）を形成することを含む。リッド１２８は、図２に示したような有利な配線幅及び間隔で形成される。一実施形態例において、このプロセスはステップ６１０で開始してステップ６２０で終了する。
【００４９】
ステップ６３０にて、方法の一実施形態は、ＲＦＩＣダイ内にある信号ＴＳＶ及び電源／グランドＴＳＶを用いて、ＲＦＩＣダイをデジタルプロセッサ（ＤＰ）ダイに取り付けることを含む。非限定的な一実施形態例において、図１ｂに示したようにＤＰダイである後続ダイ１５４がＲＦダイ１１０にフリップチップアセンブルされる。一実施形態において、この方法はステップ６１０で開始してステップ６３０で終了する。
【００５０】
ステップ６３２にて、この方法は、フェイズドアレイアンテナ基板をＲＦダイに取り付けることを含む。非限定的な一実施形態例において、図１ｃに示したようにＰＡＡ基板１８０がＲＦダイ１１０にアセンブルされる。理解されるように、どのような形態のＰＡＡ基板がＴＳＶ  ＲＦダイに取り付けられてもよい。
【００５１】
ステップ６４０にて、方法の一実施形態は、ＲＦＩＣダイをマウント基板に取り付けることを含む。非限定的な一実施形態例において、図１ｂのようにＲＦダイ１１０がボード１７２にアセンブルされる。非限定的な一実施形態例において、ステップ６１０、６２０からステップ６４０への矢印で図示するように、ＲＦダイ１１０の形態のままでボードにアセンブルされる。例えば後続ダイをＲＦダイに取り付けるなど、ステップ６１０、６２０及び６４０に付随して、あるいは続いて、その他の組立が行われてもよい。
【００５２】
ステップ６４２にて、方法の一実施形態は、少なくとも１つの受動デバイスを内蔵したマウント基板を含む。非限定的な一実施形態例において、ＲＦダイ１１０を支援するインダクタ１７４が、マウント基板１７２に埋め込まれ、ボード１７２とＲＦダイ１１０との間のフリップチップ接続によって結合される。
【００５３】
ステップ６５０にて、方法の一実施形態は、ＲＦダイをコンピュータシステムに取り付けることを含む。非限定的な一実施形態例において、図７に示すコンピュータシステム７００は、コンピュータシステム７００を構築するように組み立てられたＲＦダイの一実施形態を含んでいる。
【００５４】
図７は、一実施形態に従ったコンピュータの模式図である。
【００５５】
図示のようなコンピュータシステム７００（電子システム７００とも呼ぶ）は、開示した複数の実施形態及び本開示にて説明したその均等物のうちの何れかに従った無線・電磁干渉遮蔽構造を備えたＲＦダイを含む装置を具現化することができる。ＲＭＩ遮蔽構造の一実施形態を含む装置はコンピュータシステムに組み立てられる。コンピュータシステム７００は、例えばネットブックコンピュータなどのモバイル（移動式）装置とし得る。コンピュータシステム７００はデスクトップコンピュータとし得る。コンピュータシステム７００は手持ち式読み取り装置とし得る。コンピュータシステム７００は自動車に一体化され得る。コンピュータシステム７００はテレビジョンに一体化され得る。
【００５６】
一実施形態において、電子システム７００は、電子システム７００の様々なコンポーネントを電気的に結合するシステムバス７２０を含んだコンピュータシステムである。システムバス７２０は、様々な実施形態に従って、単一のバス、又は複数のバスの組合せである。電子システム７００は、集積回路７１０に電力を供給する電圧源７３０を含んでいる。一部の実施形態において、電圧源７３０はシステムバス７２０を介して集積回路７１０に電流を供給する。
【００５７】
集積回路７１０は、システムバス７２０に電気的に結合されるとともに、一実施形態に従った回路又は複数回路の組合せを含む。一実施形態において、集積回路７１０は、ＲＭＩ遮蔽構造の一実施形態を含んだ何らかの種類の装置とし得るプロセッサ７１２を含む。ここでは、プロセッサ７１２は、以下に限られないが例えばマイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又はその他のプロセッサなどの如何なるタイプの回路をも意味する。一実施形態において、プロセッサ７１２は、ここに開示されたＲＭＩ遮蔽構造の実施形態である。一実施形態において、プロセッサのメモリキャッシュ内にＳＲＡＭの実施形態が見出される。集積回路７１０に含められ得るその他の種類の回路は、例えば、携帯電話、スマートフォン、ポケットベル、ポータブルコンピュータ、送受信兼用無線機及び同様の電子システムなどの無線装置で使用される通信回路７１４のような、カスタム回路又は特定用途向け集積回路（ＡＳＩＣ）である。一実施形態において、集積回路７１０は、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）などのオンダイ（on-die）メモリ７１６を含む。一実施形態において、集積回路７１０は、例えば混載ダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）などの組込オンダイメモリ７１６を含む。
【００５８】
一実施形態において、集積回路７１０は後続の集積回路７１１で補完される。後続の集積回路７１１は例えば、インテル社によって製造されるＳａｎｄｙ  Ｂｒｉｄｇｅ（登録商標）型プロセッサなどのグラフィックプロセッサを含み得るＤＰである。一実施形態において、デュアル集積回路７１１は、例えばｅＤＲＡＭなどの組込オンダイメモリ７１７を含む。デュアル集積回路７１１は、デュアルプロセッサ７１３、デュアル通信回路７１５、及びＳＲＡＭなどのデュアルオンダイメモリ７１７と含む。
【００５９】
一実施形態において、少なくとも１つの受動デバイス７８０がＲＦ集積回路７１０に結合されて、ＲＦ集積回路７１０及び当該少なくとも１つの受動デバイスが、集積回路７１０と必要に応じて集積回路７１１の一部とを含んだＲＭＩ遮蔽構造を含む装置の実施形態の一部であるようにされる。
【００６０】
一実施形態において、電子システム７００は、例えば本開示にて説明したＰＡＡの実施形態などのアンテナ素子７８２を含む。本開示にて説明したＰＡＡの実施形態などのアンテナ素子７８２の使用により、例えばテレビジョンなどの遠隔装置７８４が、装置の一実施形態による無線リンクを介して遠隔操作され得る。例えば、無線・電磁干渉遮蔽構造を用いて動作するスマートフォン上のアプリケーションは、例えばＢｌｕｅｔｏｏｔｈ（登録商標）技術などによってテレビジョンまで最大約３０ｍの距離の無線リンクで命令をブロードキャストするが、ＲＭＩ遮蔽構造の実施形態がＧＰＳ回路を保護する。アンテナ素子７８２はまた、ＧＰＳセクター用のアンテナを有し得る。アンテナ素子７８２はまた、携帯電話用のアンテナを有し得る。アンテナ素子７８２はまた、モノポール機能を有し得る。アンテナ素子７８２はまた、ダイポール機能を有し得る。アンテナ素子７８２はまた、ＰＩＦＡ機能を有し得る。アンテナ素子７８２はまた、ビバルディ型機能を有し得る。アンテナ素子７８２はまた、ソレノイド型機能を有し得る。その他の有利な機能は必要な場合には、その他のアンテナ機能も使用され得る。
【００６１】
一実施形態において、電子システム７００はまた外部メモリ７４０を含む。外部メモリ７４０は、具体的な用途に適した１つ以上の記憶素子を含むことができ、例えば、ＲＡＭの形態のメインメモリ７４２、１つ以上のハードドライブ７４４、及び／又は、例えばディスケット、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、フラッシュメモリデバイス及び技術的に知られたその他の取り外し可能媒体などのリムーバブル媒体７４６を取り扱う１つ以上のドライブを含み得る。外部メモリ７４０はまた、開示した何れかの実施形態に従った無線・電磁干渉遮蔽構造を含んだ装置などの、内蔵メモリ７４８であってもよい。
【００６２】
一実施形態において、電子システム７００はまた、表示装置７５０及び音声出力７６０を含んでいる。一実施形態において、電子システム７００は、例えば、キーボード、マウス、タッチパッド、キーパッド、トラックボール、ゲームコントローラ、マイク、音声認識装置、又は情報を電子システム７００に入力するその他の入力装置、とし得るコントローラなどの入力装置７７０を含んでいる。一実施形態において、入力装置７７０はカメラを含む。一実施形態において、入力装置７７０はデジタル録音装置を含む。一実施形態において、入力装置７７０はカメラとデジタル録音装置とを含む。
【００６３】
基礎基板７９０はコンピュータシステム７００の一部とし得る。一実施形態において、基礎基板７９０は、後続ダイと結合されたＲＭＩ遮蔽構造を含んだ装置を支持するマザーボードである。理解され得るように、ＤＣＡボードは、コンピュータシステム７００の一部であるとともに、該ＤＣＡボードが取り付けられるマザーボードの一部であってもよい。一実施形態において、基礎基板７９０は、ＰＡＡ基板に結合されたＲＭＩ遮蔽構造を有するＲＦダイを含んだ装置を支持するボードである。一実施形態において、基礎基板７９０は、破線７９０で囲まれた機能のうちの少なくとも１つを組み込んでおり、例えば無線発信器のユーザシェルなどの基板である。
【００６４】
ここに示すように、集積回路７１０は、開示の複数の実施形態及びそれらの均等物の何れかに従ったＲＭＩ遮蔽構造を含んだ装置、電子システム、コンピュータシステム、集積回路を製造する１つ以上の方法、並びに、様々な実施形態にて説明した開示の複数の実施形態及び技術的に認識されるそれらの均等物の何れかに従ったＲＭＩ遮蔽構造を含んだ装置の製造及び組立を行う１つ以上の方法、といった数多くの異なる形態で実現され得る。要素、材料、幾何学構成、寸法、及び処理順序は全て、ＲＭＩ遮蔽構造の実施形態及びそれらの均等物を含む具体的なＩ／Ｏ結合要求に適合するように変更されることができる。
【００６５】
ダイはプロセッサチップを意味し得るが、ＲＦチップ、ＲＦＩＣチップ、ＩＰＤチップ又はメモリチップも同じ文内で意味され得る。しかしながら、これらは均等な構造であるとは見なされるべきでない。本開示全体を通しての“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が本発明の少なくとも１つの実施形態に含まれることを意味する。本開示全体を通して様々な箇所に“一実施形態において”又は“或る実施形態において”なる言い回しが現れることは、必ずしも、全てが同じ実施形態に言及しているわけではない。また、特定の複数の機能、構造又は特徴が、１つ以上の実施形態において好適に組み合わされ得る。
【００６６】
例えば“上側”や“下側”、“上方”や“下方”などの用語は、図示したＸ−Ｚ座標を参照することで理解され、例えば“隣接する”などの用語は、Ｘ−Ｙ座標を参照する、あるいはＺ座標でないものを残照することで理解され得る。
【００６７】
以上の詳細な説明においては、開示の効率化の目的で、単一の実施形態内に様々な機構がまとめられている。この開示手法は、請求項に記載される本発明の実施形態が、各請求項に明示されたものより多くの機構を必要とする、という意図を反映したものとして解釈されるべきでない。むしろ、以下の請求項が反映するように、本発明の主題は、開示した単一の実施形態の機構のうちの一部にある。故に、以下の請求項は、各請求項がそれ自身を別個の好適実施形態として表すように、この発明の詳細な説明に組み込まれる。
【００６８】
当業者に容易に理解されるように、本発明の性状を説明するために記載・図示した細部、材料、並びに部分群や方法ステップ群の編成には、請求項に表現される本発明の原理及び範囲を逸脱することなく、その他の様々な変更が為され得る。
【図１ａ】
0005944490.tif 000002
【図１ｂ】
0005944490.tif 000003
【図１ｃ】
0005944490.tif 000004
【図２】
0005944490.tif 000005
【図３】
0005944490.tif 000006
【図４】
0005944490.tif 000007
【図５】
0005944490.tif 000008
【図６】
0005944490.tif 000009
【図７】
0005944490.tif 000010