(57)【特許請求の範囲】
【請求項１】
出力電力のレベルに応じた電源電圧が供給され、無線周波数信号を増幅する増幅用トランジスタと、
前記電源電圧に応じたバイアス電圧を生成するバイアス制御回路と、
前記バイアス電圧に応じたバイアス電流を前記増幅用トランジスタに供給するバイアス回路と、
を備え、
前記バイアス制御回路は、
前記電源電圧に応じた制御電流を生成する制御電流生成回路と、
前記制御電流に基づいて、前記電源電圧に応じた制御電圧を生成する制御電圧生成回路と、
前記制御電圧に基づいて前記バイアス電圧を生成するバイアス電圧生成回路と、
を含み、
前記制御電圧生成回路は、
第２の基準電圧に基づいて基準電流を生成する基準電流生成回路と、
前記基準電流から前記制御電流を減じた電流を前記制御電圧に変換する電流電圧変換回路と、
を含み、
前記無線周波数信号が入力されていない時に前記増幅用トランジスタに流れる電流を、前記出力電力のレベルに応じて変化させる電力増幅モジュール。
【請求項２】
請求項１に記載の電力増幅モジュールであって、
前記制御電流生成回路は、
第１の基準電圧と前記電源電圧との差に応じた差電流を生成する差電流生成回路と、
前記差電流のミラー電流として前記制御電流を生成する電流ミラー回路と、
を含む、電力増幅モジュール。
【請求項３】
請求項２に記載の電力増幅モジュールであって、
前記差電流生成回路は、
前記基準電圧がゲートに印加される第１のＮチャネルＦＥＴと、
前記電源電圧がゲートに印加される第２のＮチャネルＦＥＴと、
前記第１のＮチャネルＦＥＴのソースに接続される第１の定電流源と、
前記第２のＮチャネルＦＥＴのソースに接続される第２の定電流源と、
前記第１及び第２のＮチャネルＦＥＴのソース間に設けられた第１の抵抗と、
を含み、
前記第１のＮチャネルＦＥＴのドレインの電流に基づいて前記差電流を生成する、
電力増幅モジュール。
【請求項４】
請求項１に記載の電力増幅モジュールであって、
前記制御電流生成回路は、
一方の入力端子に前記電源電圧が印加されるオペアンプと、
前記オペアンプの他方の入力端子と一端が接続され、他端が接地される第２の抵抗と、
を含み、
前記第２の抵抗の前記一端に印加される電圧に基づいて前記制御電流を生成する、
電力増幅モジュール。
【請求項５】
請求項４に記載の電力増幅モジュールであって、
前記オペアンプは、
ダイオード接続された第１のＰチャネルＦＥＴと、
前記第１のＰチャネルＦＥＴと電流ミラー接続される第２のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインと接続され、ゲートが前記第２の抵抗の前記一端に接続される第３のＮチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインと接続され、ゲートに前記電源電圧が印加される第４のＮチャネルＦＥＴと、
前記第３及び第４のＮチャネルＦＥＴのソースに接続される電流源と、
を含む、
電力増幅モジュール。
【請求項６】
請求項１に記載の電力増幅モジュールであって、
前記制御電流生成回路は、
コレクタ及びベースに前記電源電圧が印加される第１のＮＰＮトランジスタと、
一端が前記第１のＮＰＮトランジスタのエミッタに接続され、他端が接地される第３の抵抗と、
ベースに前記電源電圧が印加される第２のＮＰＮトランジスタと、
一端が前記第２のＮＰＮトランジスタのエミッタに接続され、他端が接地される第４の抵抗と、
を含み、
前記第２のＮＰＮトランジスタのコレクタの電流に基づいて前記制御電流を生成する、
電力増幅モジュール。
【請求項７】
請求項１〜６の何れか一項に記載の電力増幅モジュールであって、
前記バイアス電圧生成回路は、
前記出力電力の出力モードに応じた増幅率で前記制御電圧を増幅して前記バイアス電圧を生成する増幅回路を含む、
電力増幅モジュール。
【請求項８】
請求項１〜７の何れか一項に記載の電力増幅モジュールであって、
前記バイアス制御回路は、
前記増幅用トランジスタの温度特性に応じて変化する調整電流を生成する温度補償回路を含み、
前記電源電圧に応じた前記バイアス電圧を、前記調整電流に基づいて調整する、
電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、基地局へ送信する信号の電力を増幅するために電力増幅モジュール（パワーアンプモジュール）が用いられる。このような電力増幅モジュールにおいて、特許文献１には、要求される出力電力のレベルに応じて、電力増幅用トランジスタに供給される電源電圧を可変制御する構成が開示されている。
【０００３】
また、特許文献２には、電力増幅モジュールにおいて、バイアス電流を制御する構成が開示されている。具体的には、特許文献２に開示されている構成では、負荷変動によって電力増幅用トランジスタのコレクタ電圧のピーク値が予め設定した電圧より高くなると、バイアス回路を制御してバイアス電流を増加させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２７０１４６号公報
【特許文献２】特開２００７−８１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される構成においては、要求される出力電力のレベルに応じて電源電圧が制御されるものの、バイアス電流の制御については考慮されていない。即ち、特許文献１に開示される構成においては、無信号時に電力増幅用トランジスタに流れる電流（アイドル電流）の低減については考慮されていない。また、特許文献２に開示される構成においては、バイアス電流の制御が行われるのは負荷変動時のみであり、アイドル電流の低減については考慮されていない。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、電力増幅用トランジスタに供給される電源電圧が出力電力のレベルに応じて制御される電力増幅モジュールにおいて、消費電流を低減させることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅モジュールは、出力電力のレベルに応じた電源電圧が供給され、無線周波数信号を増幅する増幅用トランジスタと、電源電圧に応じたバイアス電圧を生成するバイアス制御回路と、バイアス電圧に応じたバイアス電流を増幅用トランジスタに供給するバイアス回路と、を備え、無線周波数信号が入力されていない時に増幅用トランジスタに流れる電流を、出力電力のレベルに応じて変化させる。
【発明の効果】
【０００８】
本発明によれば、電力増幅用トランジスタに供給される電源電圧が出力電力のレベルに応じて制御される電力増幅モジュールにおいて、消費電流を低減させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。
【図２】電力増幅モジュールの構成の一例を示す図である。
【図３】バイアス制御回路の構成の一例を示す図である。
【図４】バイアス制御回路における、制御電流生成回路、制御電圧生成回路、及びバイアス電圧生成回路の構成の一例を示す図である。
【図５】バイアス制御回路における、制御電流生成回路、制御電圧生成回路、及びバイアス電圧生成回路の構成の他の一例を示す図である。
【図６】バイアス制御回路における、制御電流生成回路、制御電圧生成回路、及びバイアス電圧生成回路の構成の他の一例を示す図である。
【図７】バイアス電圧生成回路の構成の他の一例を示す図である。
【図８】バイアス制御回路の構成の他の一例を示す図である。
【図９】図８に示すバイアス制御回路における温度補償回路及び制御電圧生成回路の構成の一例を示す図である。
【図１０】図９に示した構成における低パワーモード時のシミュレーション結果を示す図である。
【図１１】図９に示した構成における高パワーモード時のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。送信ユニット１００は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
【００１１】
図１に示すように、送信ユニット１００は、変調部１１０、電源制御部１２０、電力増幅モジュール１３０、フロントエンド部１４０、及びアンテナ１５０を含んで構成される。
【００１２】
変調部１１０は、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｐｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）やＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）等の変調方式に基づいて入力信号を変調し、無線送信を行うための無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を生成する。ＲＦ信号は、例えば、数百ＭＨｚから数ＧＨｚ程度である。
【００１３】
電源制御部１２０は、送信電力制御信号に基づいて、電力増幅モジュール１３０に供給する電源電圧ＶCCのレベルを制御する。即ち、電源制御部１２０は、電力増幅モジュール１３０の出力電力のレベル（パワーレベル）に応じた電源電圧ＶCCを生成する。具体的には、出力電力のレベルが高くなるに従って、電源電圧ＶCCも高くなる。電源制御部１２０は、例えば、バッテリ電圧から目的レベルの電源電圧ＶCCを生成するためのＤＣ−ＤＣコンバータを含むことができる。送信電力制御信号は、例えば、基地局から送信される適応電力制御（ＡＰＣ：Ａｄａｐｔｉｖｅ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）信号に基づいて生成される。例えば、基地局は、移動体通信機からの信号を測定することにより、移動体通信機における送信電力を適切なレベルに調整するためのコマンドとして、ＡＰＣ信号を移動体通信機に送信することができる。
【００１４】
電力増幅モジュール１３０は、変調部１１０から出力されるＲＦ信号（ＲＦIN）の電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号（ＲＦOUT）を出力する。電力増幅モジュール１３０に供給される電源電圧ＶCCは、電源制御部１２０により制御される。また、電力増幅モジュール１３０は、パワーモードを制御するためのパワーモード制御電圧ＶMODEに応じたパワーモードで動作する。パワーモードには、例えば、低パワーモード（ＬＰＭ）及び高パワーモード（ＨＰＭ）が含まれる。
【００１５】
フロントエンド部１４０は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部１４０から出力される増幅信号は、アンテナ１５０を介して基地局に送信される。
【００１６】
図２は、電力増幅モジュール１３０の構成の一例を示す図である。電力増幅モジュール１３０は、バイアス制御回路２００、電力増幅回路２１０、インダクタ２２０，２２１、及び整合回路（ＭＮ）２３０を含む。
【００１７】
バイアス制御回路２００は、電力増幅モジュール１３０に供給される電源電圧ＶCCのレベルに応じたバイアス電圧（ＶBIAS1，ＶBIAS2）を生成する。また、バイアス制御回路２００は、パワーモード制御電圧ＶMODEに基づいて、バイアス電圧の出力を制御する。具体的には、例えば、バイアス制御回路２００は、低パワーモードの場合はバイアス電圧ＶBIAS2をゼロレベルとする。バイアス制御回路２００の詳細については後述する。
【００１８】
電力増幅回路２１０は、電力増幅用トランジスタＰＡ１，ＰＡ２，ＰＡ３、バイアス回路２４０〜２４２、及び整合回路（ＭＮ）２５０〜２５２を含む。電力増幅回路２１０は、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）により構成される。
【００１９】
電力増幅用トランジスタＰＡ１〜ＰＡ３は、ＲＦ信号の電力を増幅するためのＮＰＮトランジスタである。電力増幅用トランジスタＰＡ１は、ドライブ段を構成し、電力増幅用トランジスタＰＡ２，ＰＡ３は、パワー段を構成している。パワー段の電力増幅用トランジスタＰＡ２，ＰＡ３から出力されるＲＦ信号は、整合回路２３０を介して増幅信号（ＲＦOUT）として出力される。
【００２０】
電力増幅用トランジスタＰＡ１のコレクタには、インダクタ２２０を介して電源電圧ＶCCが供給される。また、電力増幅用トランジスタＰＡ１のベースには、バイアス回路２４０からバイアス電流が供給される。また、電力増幅用トランジスタＰＡ１のベースには、整合回路２５０を介してＲＦ信号が入力される。そして、電力増幅用トランジスタＰＡ１は、ＲＦ信号を増幅した信号をコレクタから出力する。
【００２１】
電力増幅用トランジスタＰＡ２のコレクタには、インダクタ２２１を介して電源電圧ＶCCが供給される。また、電力増幅用トランジスタＰＡ２のベースには、バイアス回路２４１からバイアス電流が供給される。また、電力増幅用トランジスタＰＡ２のベースには、整合回路２５１を介して、電力増幅用トランジスタＰＡ１から出力されるＲＦ信号が入力される。そして、電力増幅用トランジスタＰＡ２は、ＲＦ信号を増幅した信号をコレクタから出力する。
【００２２】
電力増幅用トランジスタＰＡ３のコレクタには、インダクタ２２１を介して電源電圧ＶCCが供給される。また、電力増幅用トランジスタＰＡ３のベースには、バイアス回路２４２からバイアス電流が供給される。また、電力増幅用トランジスタＰＡ３のベースには、整合回路２５２を介して、電力増幅用トランジスタＰＡ１から出力されるＲＦ信号が入力される。そして、電力増幅用トランジスタＰＡ３は、ＲＦ信号を増幅した信号をコレクタから出力する。なお、低パワーモード時には、バイアス回路２４２からバイアス電流が供給されないため、電力増幅用トランジスタＰＡ３は動作しない。
【００２３】
バイアス回路２４０は、バイアス電圧ＶBIAS1に応じたバイアス電流を生成し、電力増幅用トランジスタＰＡ１のベースに供給する。バイアス回路２４１は、バイアス電圧ＶBIAS1に応じたバイアス電流を生成し、電力増幅用トランジスタＰＡ２のベースに供給する。バイアス回路２４２は、バイアス電圧ＶBIAS2に応じたバイアス電流を生成し、電力増幅用トランジスタＰＡ３のベースに供給する。なお、低パワーモード時には、バイアス電圧ＶBIAS2がゼロレベルであるため、バイアス回路２４２は動作しない。バイアス回路２４０〜２４２は、例えば、エミッタフォロワ回路により構成することができる。
【００２４】
図３は、バイアス制御回路２００の構成の一例を示す図である。バイアス制御回路２００は、制御電流生成回路３００、制御電圧生成回路３１０、及びバイアス電圧生成回路３２０を含む。
【００２５】
制御電流生成回路３００は、電源電圧ＶCCに応じた制御電流ＩCONTを生成する。制御電圧生成回路３１０は、制御電流ＩCONTに基づいて、電源電圧ＶCCに応じた制御電圧ＶCONTを生成する。バイアス電圧生成回路３２０は、パワーモード制御電圧ＶMODE及び制御電圧ＶCONTに基づいて、電源電圧ＶCCに応じたバイアス電圧ＶBIAS1，ＶBIAS2を生成する。以下、各回路の詳細について説明する。
【００２６】
図４は、バイアス制御回路２００における、制御電流生成回路３００、制御電圧生成回路３１０、及びバイアス電圧生成回路３２０の構成の一例を示す図である。
【００２７】
制御電流生成回路３００は、ＰチャネルＦＥＴ（Ｐ１〜Ｐ３）、ＮチャネルＦＥＴ（Ｎ１〜Ｎ４）、定電流源ＩA（第１の定電流源）及び定電流源ＩB（第２の定電流源）、及び抵抗ＲC（第１の抵抗）を含む。
【００２８】
ＮチャネルＦＥＴ（Ｎ１）（第１のＮチャネルＦＥＴ）は、ゲートに基準電圧ＶREF（第１の基準電圧）が印加され、ドレインがＰチャネルＦＥＴ（Ｐ１）のドレインと接続され、ソースが定電流源ＩAに接続されている。基準電圧ＶREFは、例えば、バッテリ電圧に基づいて生成されたバンドギャップ電圧である。ＮチャネルＦＥＴ（Ｎ２）（第２のＮチャネルＦＥＴ）は、ゲートに電源電圧ＶCCが印加され、ドレインがＰチャネルＦＥＴ（Ｐ２）のドレインと接続され、ソースが定電流源ＩBに接続されている。抵抗ＲCは、ＮチャネルＦＥＴ（Ｎ１）のソースとＮチャネルＦＥＴ（Ｎ２）のソースとの間に設けられている。ＮチャネルＦＥＴ（Ｎ１，Ｎ２）は、例えば同一サイズである。
【００２９】
ＰチャネルＦＥＴ（Ｐ１）は、ダイオード接続されている。また、ＰチャネルＦＥＴ（Ｐ２）も、ダイオード接続されている。ＰチャネルＦＥＴ（Ｐ３）は、ＰチャネルＦＥＴ（Ｐ１）に電流ミラー接続されている。ＰチャネルＦＥＴ（Ｐ１〜Ｐ３）のサイズ比は、例えば、１：１：ｍ１である。
【００３０】
ＮチャネルＦＥＴ（Ｎ３）は、ダイオード接続されており、ドレインがＰチャネルＦＥＴ（Ｐ３）のドレインに接続されている。ＮチャネルＦＥＴ（Ｎ４）は、ＮチャネルＦＥＴ（Ｎ３）に電流ミラー接続されており、ドレインから制御電流ＩCONTを出力する。ＮチャネルＦＥＴ（Ｎ３，Ｎ４）のサイズ比は、例えば、１：ｍ２である。
【００３１】
ここで、定電流源ＩA，ＩBの電流を、それぞれ、ＩA，ＩBとする。また、ＮチャネルＦＥＴ（Ｎ２）のソースからＮチャネルＦＥＴ（Ｎ１）のソースに抵抗ＲCを介して流れる電流をＩCとする。ＰチャネルＦＥＴ（Ｐ１，Ｐ２）に流れる電流を、それぞれＩD，ＩEとする。抵抗ＲCの抵抗値をＲCとする。そして、ＮチャネルＦＥＴ（Ｎ１，Ｎ２）のソース電圧を、それぞれＶA，ＶBとする。この条件において、ＮチャネルＦＥＴ（Ｎ４）に流れる電流、即ち制御電流ＩCONTを説明する。
【００３２】
まず、制御電流生成回路３００においては、ＩA＋ＩB＝ＩD＋ＩEが成立する。また、ＩA＝ＩD＋ＩC、ＩB＝ＩE−ＩCが成立する。そして、ＩCONT＝ｍ１×ｍ２×ＩDが成立する。なお、電流ＩDは、ＶREF（第１の基準電圧）と電源電圧ＶCCとの差に応じた電流（差電流）である。
【００３３】
ＶCC＝ＶREFの場合、ＶA＝ＶBであるため、ＩC（＝（ＶB−ＶA）／ＲC）はゼロとなり、ＩD＝ＩEとなる。
【００３４】
ＶCC＞ＶREFの場合、ＶB＞ＶAとなり、ＩCが正となる。ＩAは定電流であるため、ＶCC＝ＶREFの場合と比較して、ＩDが減少する。従って、ＶCCが上昇するに従ってＩCONTが減少する。なお、ＩDの最小値はゼロである。即ち、ＩCONTの最小値はゼロである。
【００３５】
ＶCC＜ＶREFの場合、ＶB＜ＶAとなり、ＩCが負となる。ＩAは定電流であるため、ＶCC＝ＶREFの場合と比較して、ＩDが増加する。従って、ＶCCが低下するに従ってＩCONTが増加する。なお、ＩDの最大値はＩD＝ＩA＋ＩBである。即ち、ＩCONTの最大値はＩCONT＝ｍ１×ｍ２×（ＩA＋ＩB）である。
【００３６】
このように、制御電流生成回路３００は、電源電圧ＶCCに応じて変化する制御電流ＩCONTを生成する。なお、制御電流ＩCONTの変化に影響を与えるＩCは、ＩC＝（ＶB−ＶA）／ＲCである。そのため、電源電圧ＶCCの変化に応じた制御電流ＩCONTの変化率は、ＲCの値によって変化する。従って、ＲCの値によって、制御電流生成回路３００のダイナミックレンジ（ＩCONTが変化するＶCCの範囲）を制御することができる。具体的には、ＲCの値が比較的小さい場合、ＶCCに応じたＩCONTの変化率が高くなり、ダイナミックレンジが小さくなる。一方、ＲCの値が比較的大きい場合、ＶCCに応じたＩCONTの変化率が小さくなり、ダイナミックレンジが大きくなる。
【００３７】
制御電圧生成回路３１０は、オペアンプＯＰ１、ＰチャネルＦＥＴ（Ｐ４，Ｐ５）、及び抵抗ＲF，ＲGを含む。
【００３８】
オペアンプＯＰ１は、非反転入力端子に基準電圧ＶREFが印加され、反転入力端子が、出力端子及び抵抗ＲFの一端に接続されている。抵抗ＲFの他端は接地されている。ＰチャネルＦＥＴ（Ｐ４）は、ドレインがオペアンプＯＰ１の出力端子に接続されている。ＰチャネルＦＥＴ（Ｐ５）は、ＰチャネルＦＥＴ（Ｐ４）に電流ミラー接続され、ドレインが抵抗ＲG（電流電圧変換回路）の一端に接続されている。ＰチャネルＦＥＴ（Ｐ４，Ｐ５）のサイズ比は、例えば、１：ｍ３である。また、抵抗ＲGの一端には、制御電流生成回路３００の出力が接続されている。
【００３９】
ここで、抵抗ＲF，ＲGの抵抗値を、それぞれＲF，ＲGとする。また、ＰチャネルＦＥＴ（Ｐ４，Ｐ５）に流れる電流を、それぞれＩF，ＩGとする。この条件において、バイアス電圧生成回路３２０に供給される制御電圧ＶCONTを説明する。
【００４０】
オペアンプＯＰ１のイマジナリショートにより、抵抗ＲFの一端に印加される電圧はＶREFとなる。従って、ＩFは、ＩF＝ＶREF／ＲFとなり、ＩG＝ｍ3×ＩFとなる。よって、抵抗ＲGの一端の電圧、即ちＶCONTは、ＶCONT＝（ＩG−ＩCONT）×ＲGとなる。
【００４１】
このように、制御電圧生成回路３１０は、基準電圧ＶREFに応じた基準電流ＩGと、制御電流ＩCONTとに基づいて、制御電圧ＶCONTを生成する。なお、制御電流ＩCONTは、電源電圧ＶCCに応じた電流であるため、制御電圧ＶCONTは、電源電圧ＶCCに応じた電圧となる。
【００４２】
バイアス電圧生成回路３２０は、オペアンプＯＰ２、抵抗ＲX，ＲY、及びスイッチＳ１を含む。
【００４３】
オペアンプＯＰ２は、非反転入力端子に制御電圧ＶCONTが印加される。そして、オペアンプＯＰ２及び抵抗ＲX，ＲYは、非反転増幅回路を構成している。即ち、オペアンプＯＰ２の出力端子からは、制御電圧ＶCONTを増幅したバイアス電圧ＶBIASが出力される。オペアンプＯＰ２の出力端子は、バイアス電圧ＶBIAS1の出力端子及びスイッチＳ１の一端に接続されている。
【００４４】
スイッチＳ１は、パワーモード制御電圧ＶMODEに基づいて、バイアス電圧ＶBIAS又はゼロレベルの電圧をバイアス電圧ＶBIAS2として出力する。具体的には、低パワーモードの場合は、スイッチＳ１は接地に接続され、ゼロレベルの電圧をバイアス電圧ＶBIAS2として出力する。一方、高パワーモードの場合は、スイッチＳ１はオペアンプＯＰ２の出力端子に接続され、バイアス電圧ＶBIASをバイアス電圧ＶBIAS2として出力する。
【００４５】
このように、バイアス電圧生成回路３２０は、パワーモード制御電圧ＶMODE及び制御電圧ＶCONTに基づいて、バイアス電圧ＶBIAS1，ＶBIAS2を生成する。なお、制御電圧ＶCONTは、電源電圧ＶCCに応じた電圧であるため、バイアス電圧ＶBIAS1，ＶBIAS2も電源電圧ＶCCに応じた電圧となる。これにより、バイアス電圧ＶBIAS1，ＶBIAS2に基づいてバイアス回路２４０〜２４２で生成されるバイアス電流は、電源電圧ＶCCに応じた電流となる。従って、電力増幅用トランジスタＰＡ１〜ＰＡ３に供給される電源電圧ＶCCが出力電力のレベルに応じて制御される電力増幅モジュール１３０において、出力電力の低下に応じてバイアス電流が低減される。これにより、電力増幅モジュール１３０において、出力電力の低下に応じてアイドル電流（ＲＦ信号が入力されていない時に電力増幅用トランジスタＰＡ１〜ＰＡ３に流れる電流）が低減されるため、消費電流を低減させることができる。
【００４６】
図５は、バイアス制御回路２００における、制御電流生成回路３００、制御電圧生成回路３１０、及びバイアス電圧生成回路３２０の構成の他の一例を示す図である。なお、図５に示す制御電圧生成回路３１０及びバイアス電圧生成回路３２０は、図４に示した構成と同一であるため説明を省略する。
【００４７】
図５に示す制御電流生成回路３００は、ＰチャネルＦＥＴ（Ｐ６〜Ｐ９）、ＮチャネルＦＥＴ（Ｎ５，Ｎ６）、電流源Ｉ５、位相補償用のキャパシタＣ５、及び抵抗ＲH（第２の抵抗）を含む。
【００４８】
ＰチャネルＦＥＴ（Ｐ６）（第１のＰチャネルＦＥＴ）は、ダイオード接続されている。ＰチャネルＦＥＴ（Ｐ７）（第２のＰチャネルＦＥＴ）は、ＰチャネルＦＥＴ（Ｐ６）に電流ミラー接続されている。ＰチャネルＦＥＴ（Ｐ８）のゲートは、ＰチャネルＦＥＴ（Ｐ７）のドレインに接続されており、PチャネルＦＥＴ（Ｐ８）のドレインが抵抗ＲHの一端に接続されている。ＰチャネルＦＥＴ（Ｐ９）は、ＰチャネルＦＥＴ（Ｐ８）に電流ミラー接続されており、ドレインから制御電流ＩCONTを出力する。ＰチャネルＦＥＴ（Ｐ８，Ｐ９）のサイズ比は、例えば、１：ｍ４である。
【００４９】
ＮチャネルＦＥＴ（Ｎ５）（第３のＮチャネルＦＥＴ）は、ゲートが抵抗ＲHの一端に接続され、ドレインがＰチャネルＦＥＴ（Ｐ６）のドレインに接続され、ソースが電流源Ｉ５に接続されている。ＮチャネルＦＥＴ（Ｎ６）（第４のＮチャネルＦＥＴ）は、ゲートに電源電圧ＶCCが印加され、ドレインがＰチャネルＦＥＴ（Ｐ７）のドレインに接続され、ソースが電流源Ｉ５に接続されている。
【００５０】
ここで、抵抗ＲHの抵抗値をＲH、ＰチャネルＦＥＴ（Ｐ８）に流れる電流をＩHとして、ＰチャネルＦＥＴ（Ｐ９）に流れる電流、即ち制御電流ＩCONTを説明する。
【００５１】
ＰチャネルＦＥＴ（Ｐ６，Ｐ７）、ＮチャネルＦＥＴ（Ｎ５，Ｎ６）、及び電流源Ｉ５は、オペアンプを構成する回路となっている。このオペアンプのイマジナリショートにより、抵抗ＲHの一端の電圧は電源電圧ＶCCとなる。従って、ＰチャネルＦＥＴ（Ｐ８）に流れる電流ＩHは、ＩH＝ＶCC／ＲHとなる。よって、制御電流ＩCONTは、ＩCONT＝ｍ４×ＶCC／ＲHとなる。
【００５２】
このように、図５に示す制御電流生成回路３００は、電源電圧ＶCCに応じて変化する制御電流ＩCONTを生成する。なお、制御電流ＩCONTの変化率は、ＲHの値によって変化する。
【００５３】
図４に示す構成では、基準電流ＩGから制御電流ＩCONTを引くことによって制御電圧ＶCONTが制御されていたが、図５に示す構成では、基準電流ＩGに制御電流ＩCONTを加えることによって制御電圧ＶCONTが制御される。即ち、ＶCONT＝（ＩG＋ＩCONT）×ＲGとなる。図５に示す構成では、ＩCONT＝ｍ４×ＶCC／ＲHであり、電源電圧ＶCCの低下に従って制御電流ＩCONTが減少する。従って、電源電圧ＶCCの低下に従って制御電圧ＶCONTが低下される。これにより、電力増幅モジュール１３０において、出力電力の低下に応じてアイドル電流が低減されるため、消費電流を低減させることができる。
【００５４】
図６は、バイアス制御回路２００における、制御電流生成回路３００、制御電圧生成回路３１０、及びバイアス電圧生成回路３２０の構成の他の一例を示す図である。なお、図６に示す制御電圧生成回路３１０及びバイアス電圧生成回路３２０は、図４に示した構成と同一であるため説明を省略する。
【００５５】
図６に示す制御電流生成回路３００は、ＰチャネルＦＥＴ（Ｐ１０，Ｐ１１）、ＮＰＮトランジスタＴ１，Ｔ２、及び抵抗ＲJB，ＲJE，ＲKB，ＲKEを含む。
【００５６】
ＮＰＮトランジスタＴ１（第１のＮＰＮトランジスタ）は、ダイオード接続されており、コレクタに電源電圧ＶCCが印加され、ベースに電源電圧ＶCCが抵抗ＲJBを介して印加される。ＮＰＮトランジスタＴ２（第２のＮＰＮトランジスタ）は、ＮＰＮトランジスタＴ１に抵抗ＲKBを介して電流ミラー接続されている。ＮＰＮトランジスタＴ１，Ｔ２は、例えば同一サイズである。
【００５７】
抵抗ＲJBは、ＮＰＮトランジスタＴ１のベース・コレクタ間に設けられ、抵抗ＲJE（第３の抵抗）は、ＮＰＮトランジスタＴ１のエミッタと接地との間に設けられている。抵抗ＲKBは、ＮＰＮトランジスタＴ２のベースとＮＰＮトランジスタＴ１のコレクタとの間に設けられ、抵抗ＲKE（第４の抵抗）は、ＮＰＮトランジスタＴ２のエミッタと接地との間に設けられている。抵抗ＲJB，ＲKBは、例えば同一抵抗値である。また、抵抗ＲJE，ＲKEは、例えば同一抵抗値である。
【００５８】
ＰチャネルＦＥＴ（Ｐ１０）は、ダイオード接続されており、ドレインがＮＰＮトランジスタＴ２のコレクタに接続されている。ＰチャネルＦＥＴ（Ｐ１１）は、ＰチャネルＦＥＴ（Ｐ１０）に電流ミラー接続されており、ドレインから制御電流ＩCONTを出力する。ＰチャネルＦＥＴ（Ｐ１０，Ｐ１１）のサイズ比は、例えば、１：ｍ５である。
【００５９】
ここで、抵抗ＲJEの抵抗値をＲJE、ＮＰＮトランジスタＴ１のベース・エミッタ間電圧をＶBE、ＮＰＮトランジスタＴ１，Ｔ２のコレクタ電流を、それぞれＩJ，ＩKとして、ＰチャネルＦＥＴ（Ｐ１１）に流れる電流、即ち制御電流ＩCONTを説明する。
【００６０】
説明を簡単にするために、ＮＰＮトランジスタＴ１のベース電流を無視すると、ＩJ＝（ＶCC−ＶBE）／ＲJEとなる。また、ＩK＝ＩJである。従って、ＩCONT＝ｍ５×（ＶCC−ＶBE）／ＲJEとなる。
【００６１】
このように、図６に示す制御電流生成回路３００は、電源電圧ＶCCに応じて変化する制御電流ＩCONTを生成する。図６に示す構成では、図５に示す構成と同様に、基準電流ＩGに制御電流ＩCONTを加えることによって制御電圧ＶCONTが制御される。即ち、ＶCONT＝（ＩG＋ＩCONT）×ＲGとなる。図６に示す構成では、ＩCONT＝ｍ５×（ＶCC−ＶBE）／ＲJEであり、電源電圧ＶCCの低下に従って制御電流ＩCONTが減少する。従って、電源電圧ＶCCの低下に従って制御電圧ＶCONTが低下される。これにより、電力増幅モジュール１３０において、出力電力の低下に応じてアイドル電流が低減されるため、消費電流を低減させることができる。
【００６２】
図７は、バイアス電圧生成回路３２０の構成の他の一例を示す図である。図７に示すバイアス電圧生成回路３２０は、図４〜図６に示したバイアス電圧生成回路３２０に代えて用いることができる。なお、図４〜図６に示したバイアス電圧生成回路３２０と同一の要素には同一の符号を用いて説明を省略する。
【００６３】
図７に示すバイアス電圧生成回路３２０は、図４〜図６に示したバイアス電圧生成回路３２０の構成に加えて、抵抗ＲZ及びスイッチＳ２を含む。
【００６４】
抵抗ＲY，ＲZは直列接続され、オペアンプＯＰ２の反転入力端子と出力端子との間に設けられている。また、スイッチＳ２は、抵抗ＲZの両端間に設けられており、パワーモード制御電圧ＶMODEに基づいて動作する。具体的には、スイッチＳ２は、低パワーモードの場合はオン、高パワーモードの場合はオフとなる。これにより、バイアス電圧生成回路３２０が生成するバイアス電圧ＶBIASは、低パワーモードの場合に低くなる。従って、低パワー時の消費電流をさらに低減させることが可能となる。
【００６５】
図８は、バイアス制御回路２００の構成の他の一例を示す図である。図８に示すバイアス制御回路２００は、図３に示した構成に加えて、温度補償回路８００を含む。温度補償回路８００は、電力増幅回路２１０の増幅用トランジスタＰＡ１〜ＰＡ３の温度特性に応じてバイアス電流を調整するための調整電流ＩADJ1，ＩADJ2を生成する。
【００６６】
図９は、図８に示すバイアス制御回路２００における温度補償回路８００及び制御電圧生成回路３１０の構成の一例を示す図である。なお、制御電流生成回路３００及びバイアス電圧生成回路３２０は、図４〜図７に示した何れかの構成を採用することができる。
【００６７】
温度補償回路８００は、オペアンプＯＰ３、ＰチャネルＦＥＴ（Ｐ１２，Ｐ１３）、ＮチャネルＦＥＴ（Ｎ７〜Ｎ１０）、抵抗ＲL、及びダイオードＤ１を含む。
【００６８】
オペアンプＯＰ３は、非反転入力端子に基準電圧ＶREFが印加され、反転入力端子が、出力端子及び抵抗ＲLの一端に接続されている。抵抗ＲLの他端は、ダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは接地されている。
【００６９】
ＰチャネルＦＥＴ（Ｐ１２）は、ドレインがオペアンプＯＰ３の出力端子に接続されている。ＰチャネルＦＥＴ（Ｐ１３）は、ＰチャネルＦＥＴ（Ｐ１２）に電流ミラー接続され、ドレインがＮチャネルＦＥＴ（Ｎ７）のドレインに接続されている。ＰチャネルＦＥＴ（Ｐ１２，Ｐ１３）のサイズ比は、例えば、１：ｍ６である。
【００７０】
ＮチャネルＦＥＴ（Ｎ７）はダイオード接続され、ドレインがＰチャネルＦＥＴ（Ｐ１３）のドレインに接続されている。ＮチャネルＦＥＴ（Ｎ８）は、ＮチャネルＦＥＴ（Ｎ７）に電流ミラー接続されており、ドレインから調整電流ＩADJ1を出力する。ＮチャネルＦＥＴ（Ｎ９）は、ＮチャネルＦＥＴ（Ｎ７）に電流ミラー接続されており、ドレインがＮチャネルＦＥＴ（Ｎ１０）のソースに接続されている。ＮチャネルＦＥＴ（Ｎ１０）は、ゲートが制御電圧生成回路３１０のＰチャネルＦＥＴ（Ｐ１９）のソースに接続され、ドレインから調整電流ＩADJ2を出力する。ＮチャネルＦＥＴ（Ｎ７，Ｎ８，Ｎ９）のサイズ比は、例えば、１：ｍ７：ｍ８である。
【００７１】
ここで、抵抗ＲLの抵抗値をＲL、ダイオードＤ１の順方向降下電圧をＶDT、ＰチャネルＦＥＴ（Ｐ１２，Ｐ１３）に流れる電流を、それぞれＩL，ＩMとする。この条件において、調整電流ＩADJ1，ＩADJ2を説明する。
【００７２】
オペアンプＯＰ３のイマジナリショートにより、抵抗ＲLの一端の電圧はＶREFとなる。また、抵抗ＲLの他端の電圧はＶDTとなる。従って、ＩL＝（ＶREF−ＶDT）／ＲLとなり、ＩM＝ｍ６×ＩLとなる。これにより、ＩADJ1＝ｍ６×ｍ７×ＩL、ＩADJ2＝ｍ６×ｍ８×ＩLとなる。なお、ダイオードＤ１の温度特性により、順方向降下電圧ＶDTが変化する。具体的には、例えば、ＶDTは低温で上昇し高温で低下する特性を有する。よって、ＩADJ1，ＩADJ2はダイオードＤ１の温度特性に応じて変化する。
【００７３】
図９に示す制御電圧生成回路３１０は、図４に示した構成に加えて、ＰチャネルＦＥＴ（Ｐ１４〜Ｐ１９）、及び抵抗ＲPを含む。なお、図４に示した制御電圧生成回路３１０と同一の要素には同一の符号を用いて説明を省略する。
【００７４】
ＰチャネルＦＥＴ（Ｐ１４，Ｐ１５，Ｐ１６）は、ＰチャネルＦＥＴ（Ｐ４）に電流ミラー接続されている。ＰチャネルＦＥＴ（Ｐ１７）は、ダイオード接続され、ソースがＰチャネルＦＥＴ（Ｐ１５）のドレインに接続され、ドレインがＰチャネルＦＥＴ（Ｐ１６）のドレインに接続されている。ＰチャネルＦＥＴ（Ｐ１８）は、ＰチャネルＦＥＴ（Ｐ１７）に電流ミラー接続され、ドレインが抵抗ＲGの一端に接続されている。ＰチャネルＦＥＴ（Ｐ１９）は、ゲートに基準電圧ＶREFが印加され、ソース及びバックゲートが抵抗ＲPの他端に接続され、ドレインが接地されている。ＰチャネルＦＥＴ（Ｐ４，Ｐ５，Ｐ１４）のサイズ比は、例えば、１：ｍ３：ｍ９である。また、ＰチャネルＦＥＴ（Ｐ１７，Ｐ１８）のサイズ比は、例えば、１：ｍ１０である。
【００７５】
ここで、抵抗ＲF，ＲG，ＲPの抵抗値を、それぞれＲF，ＲG，ＲPとする。また、ＰチャネルＦＥＴ（Ｐ４，Ｐ５，Ｐ１４〜Ｐ１８）に流れる電流を、それぞれＩF，ＩG1，ＩG2，ＩP1，ＩQ，ＩP2，ＩRとする。また、抵抗ＲGに流れる電流をＩGとする。この条件において、バイアス電圧生成回路３２０に供給される制御電圧ＶCONTを説明する。
【００７６】
オペアンプＯＰ１のイマジナリショートにより、抵抗ＲFの一端に印加される電圧はＶREFとなる。従って、ＩFは、ＩF＝ＶREF／ＲFとなる。また、ＩG1＝ｍ３×ＩF、ＩG2＝ｍ９×ＩFとなる。また、ＩP2＝ＩADJ2−ＩQである。従って、ＩR＝ｍ１０×ＩP2＝ｍ１０×（ＩADJ2−ＩQ）となる。
【００７７】
制御電流生成回路３００が図４に示す構成の場合、ＩG＝ＩG1＋ＩG2＋ＩR−ＩADJ1−ＩCONT＝ＩG1−ＩCONT＋（ＩG2−ＩADJ1）＋ｍ１０×（ＩADJ2−ＩQ）となる。そして、制御電圧ＶCONT＝ＩG×ＲGとなる。なお、制御電流生成回路３００が図５又は図６に示す構成の場合、ＩG＝ＩG1＋ＩG2＋ＩR−ＩADJ1＋ＩCONTとなる。以下では、制御電流生成回路３００が図４に示す構成であることとして説明する。
【００７８】
温度補償回路８００及び制御電圧生成回路３１０は、所定の温度Ｔにおいて、ＩG2＝ＩADJ1、ＩQ＝ＩADJ2となるように設計されている。即ち、温度Ｔでは、ＩG＝ＩG1−ＩCONTとなる。
【００７９】
温度がＴより低い場合、ＩQ＞ＩADJ2となるため、ＩRはゼロとなる。従って、ＩG＝ＩG1−ＩCONT＋（ＩG2−ＩADJ1）となる。ＩADJ1は、温度が上昇するに従って増加する。従って、温度がＴより低い領域において、ＩGは、ＩADJ1の変化率に応じて、温度の上昇に伴って減少する。
【００８０】
温度がＴより高い場合、ＩQ＜ＩADJ2となるため、ＩRが正となる。従って、ＩG＝ＩG1−ＩCONT＋（ＩG2−ＩADJ1）＋ｍ１０×（ＩADJ2−ＩQ）となる。ＩADJ2は、温度が上昇するに従って増加する。従って、温度がＴより高い領域において、ＩGは、ＩADJ1及びＩADJ2の変化率に応じて、温度の上昇に伴って減少する。なお、温度がＴより高い領域においては、ＩGにＩRが加えられるため、温度の上昇に伴うＩGの減少率が、温度がＴより低い場合よりも小さくなる。
【００８１】
このように、温度補償回路８００は、増幅用トランジスタＰＡ１〜ＰＡ３の温度特性に応じて変化する調整電流ＩADJ1，ＩADJ2を生成する。これにより、電力増幅回路２１０に供給されるバイアス電圧ＶBIAS1，ＶBIAS2が、増幅用トランジスタＰＡ１〜ＰＡ３の温度特性に応じて調整される。
【００８２】
また、図９に示す構成において、ＰチャネルＦＥＴ（Ｐ１７，Ｐ１８）のソース電圧をＶP1、ＰチャネルＦＥＴ（Ｐ１９）のゲート・ソース間電圧をＶPGS19とすると、ＶP1＝ＶREF＋ＶPGS19＋ＩP×ＲPとなる。なお、ＩP＝ＩP1−（ＩP2＋ＩR）である。また、ＮチャネルＦＥＴ（Ｎ９）のドレイン電圧をＶN1、ＮチャネルＦＥＴ（Ｎ１０）のゲート・ソース間電圧をＶNGS10とすると、ＶN1＝ＶREF＋ＶPGS19−ＶNGS10となる。
【００８３】
このように、図９に示す構成においては、ＰチャネルＦＥＴ（Ｐ１７，Ｐ１８）のソース電圧ＶP1及びＮチャネルＦＥＴ（Ｎ９）のドレイン電圧ＶN1は、バッテリ電圧ＶBATの変化に依存しない。従って、制御電圧ＶCONTのバッテリ電圧ＶBATへの依存性を低減させることができる。
【００８４】
図１０は、図９に示した構成における低パワーモード時のシミュレーション結果を示す図である。図１１は、図９に示した構成における高パワーモード時のシミュレーション結果を示す図である。図１０及び図１１において、横軸は電源電圧ＶCC［Ｖ］、縦軸はバイアス電圧ＶBIAS［Ｖ］である。
【００８５】
図１０に示すように、２５℃、８５℃、−２０℃のいずれの温度においても、約１．９Ｖのダイナミックレンジにおいて、電源電圧ＶCCが低下するに伴って、バイアス電圧ＶBIASが低下している。これにより、低パワー時に消費電流を低減させることが可能となる。また、図１０に示すように、温度に応じてバイアス電圧ＶBIASが変化している。これにより、増幅用トランジスタＰＡ１〜ＰＡ３の温度特性に応じて、バイアス電流を調整することが可能となる。図１１に示す高パワーモードの場合においても同様である。
【００８６】
以上、本実施形態について説明した。本実施形態によれば、電源電圧ＶCCの低下に従って、バイアス電圧ＶBIASが低下し、バイアス電流が減少する。これにより、電力増幅用トランジスタＰＡ１〜ＰＡ３に供給される電源電圧ＶCCが出力電力のレベルに応じて制御される電力増幅モジュール１３０において、出力電力の低下に応じてアイドル電流が低減されるため、消費電流を低減させることが可能となる。
【００８７】
なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【符号の説明】
【００８８】
１００  送信ユニット
１１０  変調部
１２０  電源制御部
１３０  電力増幅モジュール
１４０  フロントエンド部
１５０  アンテナ
２００  バイアス制御回路
２１０  電力増幅回路
２２０，２２１  インダクタ
２３０，２５０〜２５２  整合回路
２４０〜２４２  バイアス回路
ＰＡ１〜ＰＡ３  電力増幅用トランジスタ
３００  制御電流生成回路
３１０  制御電圧生成回路
３２０  バイアス電圧生成回路
８００  温度補償回路
【図１】
0005958774.tif 000002
【図２】
0005958774.tif 000003
【図３】
0005958774.tif 000004
【図４】
0005958774.tif 000005
【図５】
0005958774.tif 000006
【図６】
0005958774.tif 000007
【図７】
0005958774.tif 000008
【図８】
0005958774.tif 000009
【図９】
0005958774.tif 000010
【図１０】
0005958774.tif 000011
【図１１】
0005958774.tif 000012