(57)【特許請求の範囲】
【請求項１】
（ａ）成長基板上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成するステップと、
（ｂ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｄ）前記第４半導体層の内部に第２トレンチを形成するステップと、
（ｅ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｆ）前記第３半導体層または前記第４半導体層と電気的に連結されるソース電極を形成するステップと、
（ｇ）前記第１半導体層と電気的に連結されるドレイン電極を形成するステップとを含むことを特徴とする、窒化物系トランジスタの製造方法。
【請求項２】
（ａ）成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、前記下部窒化物系半導体層よりも低濃度の第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成するステップと、
（ｂ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｄ）前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成するステップと、
（ｅ）少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｆ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｇ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｈ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、窒化物系トランジスタの製造方法。
【請求項３】
（ａ）成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成するステップと、
（ｂ）前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成するステップと、
（ｄ）前記第３半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｅ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｆ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｇ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、窒化物系トランジスタの製造方法。
【請求項４】
第１型にドーピングされた窒化物系第１半導体領域と、
前記第１半導体領域によって取り囲まれるように配置され、第２型にドーピングされた窒化物系第２半導体パターン領域と、
前記第１半導体領域上に配置される、高濃度の第１型にドーピングされた窒化物系第３半導体領域と、
前記第２半導体パターン領域の間の前記第１半導体領域に形成されるトレンチの内部に配置されるゲート誘電層およびゲート電極と、
前記第３半導体領域と電気的に連結されるソース電極と、
前記第１半導体領域と電気的に連結されるドレイン電極とを含むことを特徴とする、窒化物系トランジスタ。
【請求項５】
（ａ）成長基板上に、第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成するステップと、
（ｂ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｄ）前記第４半導体層の内部に第２トレンチを形成するステップと、
（ｅ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｆ）前記第３半導体層または前記第４半導体層と電気的に連結されるソース電極を形成するステップと、
（ｇ）前記第１半導体層と電気的に連結されるドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項６】
（ａ）成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、前記下部窒化物系半導体層よりも低濃度の第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成するステップと、
（ｂ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｄ）前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成するステップと、
（ｅ）少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｆ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｇ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｈ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項７】
（ａ）成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成するステップと、
（ｂ）前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｃ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成するステップと、
（ｄ）前記第３半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｅ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｆ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｇ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項８】
第１型にドーピングされた窒化物系第１半導体領域と、
前記第１半導体領域によって取り囲まれるように配置され、第２型にドーピングされた窒化物系第２半導体領域と、
前記第２半導体領域の下面に配置される絶縁性電流遮断層と、
前記第１半導体領域上に配置される、高濃度の第１型にドーピングされた窒化物系第３半導体領域と、
前記第２半導体領域の間の前記第１半導体領域に形成されるトレンチの内部に配置されるゲート誘電層およびゲート電極と、
前記第３半導体領域と電気的に連結されるソース電極と、
前記第１半導体領域と電気的に連結されるドレイン電極とを含むことを特徴とする、垂直型窒化物系トランジスタ。
【請求項９】
（ａ）基板上に窒化物シード（ｓｅｅｄ）パターンを形成するステップと、
（ｂ）前記窒化物シードパターンの間を埋め込むように、前記基板上に窒化物バッファ層を形成するステップと、
（ｃ）前記窒化物シードパターンの上部の前記窒化物バッファ層上に窒化物側面成長用マスクパターンを形成するステップと、
（ｄ）前記窒化物側面成長用マスクパターンを用いて、前記窒化物バッファ層から高濃度の第１型にドーピングされた下部窒化物系半導体層を成長させるステップと、
（ｅ）前記下部窒化物系半導体層上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成するステップと、
（ｆ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｇ）前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｈ）前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成するステップと、
（ｉ）少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｊ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｋ）前記上部窒化物系半導体層および前記下部窒化物系半導体層とそれぞれオーミックコンタクトをなすソース電極およびドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項１０】
（ａ）基板上に窒化物シード（ｓｅｅｄ）パターンを形成するステップと、
（ｂ）前記窒化物シードパターンの間を埋め込むように、前記基板上に窒化物バッファ層を形成するステップと、
（ｃ）前記窒化物シードパターンの上部の前記窒化物バッファ層上に窒化物側面成長用マスクパターンを形成するステップと、
（ｄ）前記窒化物側面成長用マスクパターンを用いて、前記窒化物バッファ層から高濃度の第１型にドーピングされた下部窒化物系半導体層を成長させるステップと、
（ｅ）前記下部窒化物系半導体層上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成するステップと、
（ｆ）前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｇ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成するステップと、
（ｈ）前記第３半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｉ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｊ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｋ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項１１】
（ａ）基板上に第１型にドーピングされた窒化物系第１半導体層を形成するステップと、（ｂ）前記第１半導体層上に窒化物側面成長用マスクパターンを形成するステップと、
（ｃ）前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第１型にドーピングされた窒化物系第２半導体層を成長させるステップと、
（ｄ）前記第２半導体層上に第２型にドーピングされた窒化物系第３半導体層を形成するステップと、
（ｅ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｆ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｇ）前記第４半導体層の内部に第２トレンチを形成するステップと、
（ｈ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｉ）前記第４半導体層と電気的に連結されるソース電極を形成するステップと、
（ｊ）前記第１半導体層と電気的に連結されるドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項１２】
（ａ）基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層とを形成するステップと、
（ｂ）前記第１半導体層上に窒化物側面成長用マスクパターンを形成するステップと、
（ｃ）前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第２型にドーピングされた窒化物系第２半導体層を成長させるステップと、
（ｄ）前記第２半導体層上に第１型にドーピングされた窒化物系第３半導体層を形成するステップと、
（ｅ）前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｆ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｇ）前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成するステップと、
（ｈ）少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｉ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｊ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｋ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【請求項１３】
（ａ）基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層とを形成するステップと、
（ｂ）前記第１半導体層上に窒化物側面成長用マスクパターンを形成するステップと、
（ｃ）前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第２型にドーピングされた窒化物系第２半導体層を成長させるステップと、
（ｄ）前記第２半導体層上に、第1型にドーピングされた窒化物系第３半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを形成するステップと、
（ｅ）前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成するステップと、
（ｆ）前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成するステップと、
（ｇ）前記第４半導体層を選択的にエッチングして、第２トレンチを形成するステップと、
（ｈ）前記第２トレンチの内部にゲート電極を形成するステップと、
（ｉ）前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成するステップと、
（ｊ）前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成するステップとを含むことを特徴とする、垂直型窒化物系トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して（ｇｅｎｅｒａｌｌｙ）、窒化物系トランジスタに関するものである。特に、垂直型窒化物系トランジスタに関するものである。
【背景技術】
【０００２】
情報通信技術の発達により、高速スイッチング環境や高電圧環境で動作する高耐圧トランジスタの要請が増加している。そこで、最近登場したＩＩＩ−Ｖ族半導体物質を適用する窒化ガリウム系トランジスタは、従来のシリコントランジスタに比べて高速スイッチング動作が可能で、超高速信号処理に適するだけでなく、素材自体の高耐圧特性により高電圧環境に適用可能である利点があり、業界の注目を集めている。
【０００３】
このような窒化ガリウム系トランジスタは、水平型構造または垂直型構造で製造できる。水平型構造は、窒化ガリウム系トランジスタの電荷の伝導が窒化ガリウム表面に対して水平方向に行われている構造を意味し、一般的に、ソース電極、ゲート電極、およびドレイン電極が基板上の同一面上に配置される構造である。
【０００４】
しかし、このような水平型構造では、窒化ガリウムの表面に形成された電界がチャネル層を介して移動する電荷の流れを妨げて電荷移動度を減少させたり、素子の動作時に、ゲート電極の角に集中した電界が素子の耐圧を劣化させる問題が報告されている。
【０００５】
最近登場した垂直型構造は、前述の水平型構造とは異なり、電荷の伝導が窒化ガリウム表面に対して垂直方向に行われている構造を意味し、米国公開特許第２０１２−０３１９１２７号に開示された電流アパーチャ垂直電子トランジスタ（ＣＡＶＥＴ；Ｃｕｒｒｅｎｔ  Ａｐｅｒｔｕｒｅ  Ｖｅｒｔｉｃａｌ  Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｉｓｔｏｒ）を一例として提示することができる。
【０００６】
前記ＣＡＶＥＴによれば、ソース電極とドレイン電極は、垂直方向に互いに対向して配置され、その間に、電流障壁層としてｐ型ガリウムナイトライド（ｐ−ＧａＮ）層が配置される。そして、電流は、ｐ型ガリウムナイトライド（ｐ−ＧａＮ）層によって提供されるアパーチャ（ａｐｅｒｔｕｒｅ）を介してソース電極からドレイン電極まで垂直方向に流れる。
【０００７】
しかし、このような垂直型構造の商用化のためには、チャネル層における電荷移動度を向上させる技術、ソース電極とドレイン電極との間のリーク電流を減少させて動作信頼性を向上させる技術などへの要請が依然として続いている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国公開特許第２０１２−０３１９１２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の実施形態は、チャネル層の移動度を向上させることができる窒化物系トランジスタを提供する。
【００１０】
本発明の実施形態は、ソース電極とドレイン電極との間のリーク電流を抑制することができる窒化物系トランジスタを提供する。
【００１１】
本発明の実施形態は、窒化物系半導体物質層内の結晶欠陥の密度が減少した垂直型窒化物系トランジスタを提供する。
【００１２】
本発明の実施形態は、結晶欠陥によって発生するリーク電流を抑制させることができる垂直型窒化物系トランジスタを提供する。
【００１３】
本発明の実施形態は、窒化物系半導体物質層内の貫通転位を通して伝導されるリーク電流を減少させることができる垂直型窒化物系トランジスタを提供する。
【００１４】
本発明の実施形態は、前述の特性を備える窒化物系トランジスタを製造する方法を提供する。
【課題を解決するための手段】
【００１５】
本発明の一態様にかかる窒化物系トランジスタの製造方法が開示される。前記窒化物系トランジスタの製造方法において、成長基板上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層の内部に第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記第３半導体層または前記第４半導体層と電気的に連結されるソース電極を形成する。前記第１半導体層と電気的に連結されるドレイン電極を形成する。
【００１６】
他の態様にかかる窒化物系トランジスタの製造方法が開示される。前記窒化物系トランジスタの製造方法において、成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、前記下部窒化物系半導体層よりも低濃度の第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成する。少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００１７】
さらに他の態様にかかる窒化物系トランジスタの製造方法が開示される。前記窒化物系トランジスタの製造方法において、成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成する。前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成する。前記第３半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００１８】
さらに他の態様にかかる窒化物系トランジスタが開示される。前記窒化物系トランジスタは、第１型にドーピングされた窒化物系第１半導体領域と、前記第１半導体領域の内部に配置され、第２型にドーピングされた窒化物系第２半導体パターン領域と、前記第１半導体領域上に配置される、高濃度の第１型にドーピングされた窒化物系第３半導体領域と、前記第２半導体パターン領域の間の領域に形成されるトレンチの内部に配置されるゲート誘電層およびゲート電極と、前記第３半導体領域と電気的に連結されるソース電極と、前記第１半導体領域と電気的に連結されるドレイン電極とを含む。
【００１９】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、成長基板上に、第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層の内部に第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記第３半導体層または前記第４半導体層と電気的に連結されるソース電極を形成する。前記第１半導体層と電気的に連結されるドレイン電極を形成する。
【００２０】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、前記下部窒化物系半導体層よりも低濃度の第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成する。少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００２１】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、成長基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層と、絶縁性電流遮断層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成する。前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成する。前記第３半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００２２】
さらに他の態様にかかる垂直型窒化物系トランジスタが開示される。前記垂直型窒化物系トランジスタは、第１型にドーピングされた窒化物系第１半導体領域と、前記第１半導体領域の内部に配置され、第２型にドーピングされた窒化物系第２半導体パターン領域と、前記第２半導体パターン領域の下面に配置される絶縁性電流遮断層と、前記第１半導体領域上に配置される、高濃度の第１型にドーピングされた窒化物系第３半導体領域と、前記第２半導体パターン領域の間の領域に形成されるトレンチの内部に配置されるゲート誘電層およびゲート電極と、前記第３半導体領域と電気的に連結されるソース電極と、前記第１半導体領域と電気的に連結されるドレイン電極とを含む。
【００２３】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、まず、基板上に窒化物シード（ｓｅｅｄ）パターンを形成する。前記窒化物シードパターンの間を埋め込むように、前記基板上に窒化物バッファ層を形成する。前記窒化物シードパターンの上部の前記窒化物バッファ層上に窒化物側面成長用マスクパターンを形成する。前記窒化物側面成長用マスクパターンを用いて、前記窒化物バッファ層から高濃度の第１型にドーピングされた下部窒化物系半導体層を成長させる。前記下部窒化物系半導体層上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、第１型にドーピングされた窒化物系第３半導体層とを順次形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込み、前記第３半導体層上に積層される第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成する。少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層および前記下部窒化物系半導体層とそれぞれオーミックコンタクトをなすソース電極およびドレイン電極を形成する。
【００２４】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、基板上に窒化物シード（ｓｅｅｄ）パターンを形成する。前記窒化物シードパターンの間を埋め込むように、前記基板上に窒化物バッファ層を形成する。前記窒化物シードパターンの上部の前記窒化物バッファ層上に窒化物側面成長用マスクパターンを形成する。前記窒化物側面成長用マスクパターンを用いて、前記窒化物バッファ層から高濃度の第１型にドーピングされた下部窒化物系半導体層を成長させる。前記下部窒化物系半導体層上に、第１型にドーピングされた窒化物系第１半導体層と、第２型にドーピングされた窒化物系第２半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを順次形成する。前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第３半導体層を形成する。前記第３半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００２５】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、基板上に第１型にドーピングされた窒化物系第１半導体層を形成する。前記第１半導体層上に窒化物側面成長用マスクパターンを形成する。前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第１型にドーピングされた窒化物系第２半導体層を成長させる。前記第２半導体層上に第２型にドーピングされた窒化物系第３半導体層を形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層の内部に第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記第４半導体層と電気的に連結されるソース電極を形成する。前記第１半導体層と電気的に連結されるドレイン電極を形成する。
【００２６】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層とを形成する。前記第１半導体層上に窒化物側面成長用マスクパターンを形成する。前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第１型にドーピングされた窒化物系第２半導体層を成長させる。前記第２半導体層上に第２型にドーピングされた窒化物系第３半導体層を形成する。前記第３半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層上に高濃度の第１型にドーピングされた上部窒化物系半導体層を形成する。少なくとも前記上部窒化物系半導体層および前記第４半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【００２７】
さらに他の態様にかかる垂直型窒化物系トランジスタの製造方法が開示される。前記垂直型窒化物系トランジスタの製造方法において、基板上に、高濃度の第１型にドーピングされた下部窒化物系半導体層と、第１型にドーピングされた窒化物系第１半導体層とを形成する。前記第１半導体層上に窒化物側面成長用マスクパターンを形成する。前記窒化物側面成長用マスクパターンを用いて、前記第１半導体層から第１型にドーピングされた窒化物系第２半導体層を成長させる。前記第２半導体層上に、第２型にドーピングされた窒化物系第３半導体層と、高濃度の第１型にドーピングされた上部窒化物系半導体層とを形成する。前記上部窒化物系半導体層から前記第１半導体層の内部に至る第１トレンチを形成する。前記第１トレンチを埋め込む、第１型にドーピングされた窒化物系第４半導体層を形成する。前記第４半導体層を選択的にエッチングして、第２トレンチを形成する。前記第２トレンチの内部にゲート電極を形成する。前記上部窒化物系半導体層とオーミックコンタクトをなすソース電極を形成する。前記下部窒化物系半導体層とオーミックコンタクトをなすドレイン電極を形成する。
【発明の効果】
【００２８】
本発明の実施形態によれば、上下方向のチャネルを有する窒化物系トランジスタにおいて、第２型にドーピングされた窒化物系半導体層とゲート誘電層との間に、第１型にドーピングされた窒化物系半導体層を配置させることができる。ゲート電極は、前記第１型にドーピングされた窒化物系半導体層の空乏領域を制御することにより、前記第１型にドーピングされた窒化物系半導体層にチャネル層を形成することができる。一例として、前記第１型にドーピングされた窒化物系半導体層がｎ型半導体層で、前記第２型にドーピングされた窒化物系半導体層がｐ型半導体層の場合に、電荷伝導度が相対的に高い前記ｎ型半導体層にチャネル層を形成することにより、窒化物系トランジスタのチャネル移動度を向上させることができる。
【００２９】
本発明の実施形態によれば、第２型にドーピングされた窒化物系第２半導体層の下面に絶縁性電流遮断層を形成することができる。前記絶縁性電流遮断層は、上下方向のチャネル以外の他の経路を介して伝導されるリーク電流を効果的に抑制する役割を果たすことができる。前記絶縁性電流遮断層は、炭素または鉄を含む窒化物系半導体物質を含むことにより、前記絶縁性電流遮断層の上部および下部に形成される第１半導体層、第２半導体層との格子定数の差に起因する変形を効果的に防止することができる。
【００３０】
本発明の一実施形態によれば、基板との格子定数の差によって窒化物系半導体物質層内に発生する貫通転位の密度が減少した垂直型窒化物系トランジスタを製造することができる。これにより、チャネル層以外の経路に伝導されるリーク電流を低下させることができ、窒化物系トランジスタの電気的信頼性を向上させることができる。
【００３１】
本発明の一実施形態によれば、窒化物系半導体物質層の側面成長により、成長した半導体物質層の内部に位置する貫通転位の密度を減少させる垂直型窒化物系トランジスタの製造方法を提供することができる。
【００３２】
具体的な実施形態において、窒化物側面成長用マスクパターンを用いて、窒化物系半導体物質層を側面成長させることにより、成長した半導体物質層の内部に位置する貫通転位の密度を効果的に減少させることができる。また、窒化物側面成長用マスクパターンを、下部の窒化物系半導体物質層と異なる構成元素および組成を備えるように形成することにより、前記下部の窒化物系半導体物質層から窒化物側面成長用マスクパターンの内部に貫通転位が延びることを遮断することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。
【図２】本発明の第２実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。
【図３】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１０】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１１】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１２】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１３】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１４】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１５】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１６】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１７】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１８】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１９】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２０】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２１】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２２】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２３】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２４】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２５】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２６】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図２７】本発明の第３実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。
【図２８】本発明の第４実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。
【図２９】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３０】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３１】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３２】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３３】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３４】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３５】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３６】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３７】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３８】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図３９】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４０】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４１】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４２】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４３】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４４】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４５】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４６】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４７】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４８】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図４９】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５０】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５１】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５２】本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５５】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５６】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５７】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５８】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図５９】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６０】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６１】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６２】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６５】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６６】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６７】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６８】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図６９】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７０】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７１】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７２】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７５】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７６】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７７】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７８】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図７９】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８０】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８１】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８２】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８５】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８６】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８７】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８８】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図８９】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９０】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９１】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９２】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９５】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９６】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９７】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９８】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図９９】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１００】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１０１】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１０２】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１０３】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【図１０４】本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。
【発明を実施するための形態】
【００３４】
以下、添付した図面を参照して、本発明の実施形態をより詳細に説明する。しかし、本開示にる技術は、ここで説明される実施形態に限定されず、他の形態に具体化されてもよい。図面において、各装置の構成要素を明確に表現するために、前記構成要素の幅や厚さなどの大きさをやや拡大して示したが、それらの幅や厚さに限定する趣旨ではない。
【００３５】
本明細書において、一要素が他の要素の「上」または「下」に位置すると言及される場合、これは、前記一要素が他の要素の「上」または「下」に直に位置するか、またはそれらの要素の間に追加的な要素が介在し得るという意味をすべて含む。また、本明細書において、「上部」または「下部」という用語は、観察者の時点から設定された相対的な概念で、観察者の時点が変われば、「上部」が「下部」を意味することもでき、「下部」が「上部」を意味することもできる。
【００３６】
複数の図面上において、同一の符号は実質的に互いに同一の要素を指し示す。また、単数の表現は、文脈上明らかに別途に示さない限り、複数の表現を含むと理解されなければならず、「含む」または「有する」などの用語は、記述される特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定するものであって、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加の可能性を予め排除しないと理解されなければならない。
【００３７】
本明細書において、上下方向に形成されるチャネルという意味は、ソース電極からドレイン電極への電荷の伝導が上下方向に行われるチャネルを備えることを意味することができる。したがって、前記チャネルは、チャネル層が基板面のような基準面に対して垂直に形成される場合だけでなく、前記チャネル層が前記基準面に対して所定の角度で傾斜した場合をすべて含む意味で使用できる。傾斜度はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜面を有することができる。
【００３８】
本明細書において、ソース電極およびドレイン電極は、電流の方向を考慮して、便宜上区分して名付けたものであって、印加される電圧の極性の変化によって電流方向が変化する場合、ソース電極はドレイン電極を、ドレイン電極はソース電極を意味することもできる。
【００３９】
本明細書において、第１層と第２層との間の界面領域とは、第１層と第２層との境界面だけでなく、前記境界面に隣接する第１層または第２層の所定深さへの内部領域を包括すると解釈できる。
【００４０】
本明細書において、ｎ型またはｐ型にドーピングされるという意味は、窒化物系半導体内に、ドーパントが、ｐ型は約１Ｅ１７〜１Ｅ２０／ｃｍ３、ｎ型は約１Ｅ１６〜１Ｅ１９／ｃｍ３程度の濃度で注入される場合を意味することができる。一方、「高濃度のｎ型またはｐ型にドーピングされる」という意味は、窒化物系半導体内に、ｐ型の場合、約１Ｅ２０／ｃｍ３以上、ｎ型の場合、ドーパントが約１Ｅ１９／ｃｍ３以上注入される場合を意味することができる。
【００４１】
図１は、本発明の第１実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。図１を参照すれば、窒化物系トランジスタ１００は、窒化物系第１半導体領域１０５と、窒化物系第２半導体パターン領域１２０と、窒化物系第３半導体領域１３０とを備える。また、窒化物系トランジスタ１００は、窒化物系第２半導体パターン領域１２０の間の第１半導体領域１０５に形成されるトレンチ１０を備えることができる。また、窒化物系トランジスタ１００は、トレンチ１０の内部に配置されるゲート誘電層１４２およびゲート電極１４４を含むことができる。窒化物系トランジスタ１００は、窒化物系第３半導体領域１３０と電気的に連結されるソース電極１５０と、窒化物系第１半導体領域１０５と電気的に連結されるドレイン電極１７０とを含むことができる。
【００４２】
図面を参照すれば、窒化物系第１半導体領域１０５は、第１型にドーピングされた窒化物半導体層を含むことができる。前記第１型とは、ドーピングタイプを意味するもので、半導体物質層の内部に流入するドーパントの種類によって、一例として、ｎ型またはｐ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。
【００４３】
窒化物系第１半導体領域１０５は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物を含むことができる。第１半導体領域１０５は、一例として、エピ成長したｎ型のＧａＮ層であってよい。
【００４４】
第２半導体パターン領域１２０は、第１半導体領域１０５の内部に配置されてよい。したがって、第２半導体パターン領域１２０は、第１半導体領域１０５によって取り囲まれるように配置されてよい。第２半導体パターン領域１２０は、所定の幅、長さおよび厚さを有し、不連続的に配置されるパターン層を含むことができる。第２半導体パターン領域１２０は、第１半導体領域１０５と異なる類型のドーピングタイプである第２型にドーピングされた窒化物層を含むことができる。一例として、第１半導体領域１０５がｎ型にドーピングされる場合、第２半導体パターン領域１２０はｐ型にドーピングされてよく、第１半導体領域１０５がｐ型にドーピングされる場合、第２半導体パターン領域１２０はｎ型にドーピングされてよい。
【００４５】
第３半導体領域１３０は、第１半導体領域１０５上に配置されてよい。第３半導体領域１３０は、高濃度の第１型にドーピングされた窒化物半導体層を含むことができる。第３半導体領域１３０は、第１半導体領域１０５と同一類型のドーピングタイプを備えることができる。第３半導体領域１３０は、ソース電極１５０と電気的に連結できる。
【００４６】
以下では、一実施形態として、第１半導体領域１０５がｎ型にドーピングされたＧａＮ層を含み、第２半導体パターン領域１２０がｐ型にドーピングされたＧａＮ層を含み、第３半導体領域１３０が高濃度のｎ型にドーピングされたＧａＮ層を含む場合について説明する。しかし、必ずしもこれに限定されるものではなく、他の変形例においても、後述の実施形態における動作機序と実質的に同一の動作機序が適用可能である。
【００４７】
図面をさらに参照すれば、第２半導体パターン領域１２０の間の第１半導体領域１０５内にトレンチ１０が形成されてよい。トレンチ１０の内部には、ゲート誘電層１４２およびゲート電極１４４が配置されてよい。
【００４８】
ゲート誘電層１４２は、トレンチ１０の内壁に薄膜の形態で配置されてよい。ゲート誘電層１４２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。一例として、ゲート誘電層１４２は、シリコン酸化膜を含むことができる。
【００４９】
ゲート電極１４４は、ゲート誘電層１４２上に配置され、トレンチ１０を満たすように形成されてよい。ゲート電極１４４は、一例として、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極１４４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。
【００５０】
ゲート電極１４４は、第２半導体パターン領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５の空乏領域を調整することができる。図示のように、第１半導体領域１０５と第２半導体パターン領域１２０とが接するように配置される時、第１半導体領域１０５と第２半導体パターン領域１２０との界面領域では、ＰＮ接合による空乏領域が発生し得る。図面では、空乏領域１１５として、便宜上、第１半導体領域１０５の内部に形成される空乏領域のみを概略的に示している。また、図示しないが、第１半導体領域１０５とゲート電極１４４との間のエネルギーバンドの差によって、ゲート誘電層１４２に隣接する第１半導体領域１０５内に空乏領域が追加的に形成されることもある。
【００５１】
具体的には、第１半導体領域１０５がｎ型にドーピングされたＧａＮ層を含み、第２半導体パターン領域１２０がｐ型にドーピングされたＧａＮ層を含む時、第２半導体パターン領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５の内部には、電子の空乏領域を形成させることができる。
【００５２】
この時、ゲート電極１４４にゲート電圧を印加することにより、空乏領域１１５の幅Ｗを変化させることができる。具体的な実施形態において、前記ゲート電圧に閾値電圧以上のゲート電圧を印加して空乏領域１１５の幅Ｗを十分に減少させることにより、第２半導体パターン領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５に電子伝導のためのチャネル層を形成することができる。前記チャネル層が上下方向に形成される場合、第３半導体領域１３０から前記チャネル層を介して下部のドレイン電極１７０方向に電子が伝導可能である。
【００５３】
ソース電極１５０は、ゲート電極１４４と物理的に離隔して配置され、第３半導体領域１３０と接するように配置されてよい。ソース電極１５０は、第３半導体領域１３０とオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）可能な物質を含むことができる。ソース電極１５０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【００５４】
図示のように、ソース電極１５０は、第２半導体パターン領域１２０と接するように形成されてよい。ソース電極１５０は、素子の動作時に、第２半導体パターン領域１２０と第３半導体領域１３０の電位を接地レベルに維持させることができる。かくして、第２半導体パターン領域１２０と第３半導体領域１３０を電気的に安定化させることができる。ソース電極１５０とゲート電極１４４との間には絶縁層１４６が配置され、ソース電極１５０とゲート電極１４４とを電気的に絶縁することができる。
【００５５】
第１半導体領域１０５の下部には、高濃度の第１型にドーピングされた第４半導体領域１６０が配置されてよい。一実施形態において、第１半導体領域１０５がｎ型ＧａＮ層を含む場合、第４半導体領域１６０は、高濃度のｎ型ＧａＮ層を含むことができる。
【００５６】
ドレイン電極１７０が第４半導体領域１６０上に配置されてよい。ドレイン電極１７０は、第４半導体領域１６０とオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）可能な物質を含むことができる。ドレイン電極１７０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【００５７】
図面を参照すれば、ソース電極１５０の上部にはヒートシンク１８０が配置されてよい。ヒートシンク１８０は、接合部材１８２を用いて、ソース電極１５０の上部に付着することができる。接合部材１８２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。ヒートシンク１８０は、窒化物系トランジスタ１００で発生する熱を外部に伝達する役割を果たすことができる。ヒートシンク１８０は、熱伝導率の良い金属のような材質からなる構造物であってよい。
【００５８】
上述の図面を用いて、本実施形態にかかる窒化物系トランジスタ１００の駆動方法を説明する。まず、動作待機状態で、第２半導体パターン領域１２０とゲート電極１４４との間に位置する第１半導体領域１０５に空乏領域１１５が形成される。ソース電極１５０とドレイン電極１７０との間に駆動電圧が印加されても、空乏領域１１５が電荷の移動を妨げることにより、ソース電極１５０とドレイン電極１７０との間で電荷の伝導は発生しない。
【００５９】
ゲート電極１４４に閾値電圧以上の電圧が印加されると、空乏領域１１５が除去され、第１半導体領域１０５内に上下方向のチャネル層が形成される。一実施形態として、第１半導体領域１０５がｎ型ドーピングされたＧａＮ層を含み、第２半導体パターン領域１２０がｐ型ドーピングされたＧａＮ層を含む場合、ゲート電極１４４に印加される前記電圧によって、第１半導体領域１０５に電子が伝導可能な上下方向のチャネル層が形成できる。
【００６０】
前記電子は、ソース電極１５０から第３半導体領域１３０に伝導された後に、下部方向に位置する前記チャネル層、第１半導体領域１０５、および第４半導体領域１６０を通過してドレイン電極１７０に伝導可能である。本実施形態では、ゲート電極１４４によって制御されるチャネル層を上下方向に構成するが、チャネル層をｎ型ドーピングされたＧａＮ層に形成することにより、チャネル層における電荷移動度を増加させることができる。
【００６１】
本発明者らによれば、本実施形態と対比される第１比較例として、ｎ型ドーピング領域−ｐ型ドーピング領域−ｎ型ドーピング領域からなる窒化物構造物において、ゲート電圧により前記ｐ型ドーピング領域内に直接チャネル層を形成する窒化物系トランジスタ構造が挙げられる。しかし、本発明者らは、第１比較例のトランジスタ構造は、チャネル層における電子移動度を信頼性あるように実現し難いと判断する。
【００６２】
必ずしも特定の理論にこだわって解釈されることはないものの、通常、前記ｐ型ドーピング領域は、ＧａＮのような窒化物半導体層内にマグネシウムのようなｐ型ドーパントを注入させて形成するが、ｐ型ドーパントの注入濃度が増加するほど、ｐ型ドーパントの活性化工程を信頼性あるように実現し難いことから、前記チャネル層における電子移動度に偏差が発生し得ると判断している。
【００６３】
また、本発明者らによれば、本実施形態と対比される第２比較例として、ｎ型ドーピング領域−ｐ型ドーピング領域−ｎ型ドーピング領域からなる窒化物構造物において、前記ｐ型ドーピング領域とゲート電極との間に、ＡｌＧａＮ層およびＧａＮ層の二重接合による２ＤＥＧ（two dimensional electron gas）層（２次元電子ガス層）を形成するトランジスタ構造が挙げられる。この場合、２ＤＥＧ層がチャネル層を形成することにより、電荷移動度を向上させることができるが、第２比較例のトランジスタでは、閾値電圧が高電圧環境で動作するには相対的に低い問題があると判断している。すなわち、本発明者らは、第２比較例のトランジスタ構造において、前記ゲート電極が前記２ＤＥＧ層を制御することが相対的に困難で、３Ｖ以上の閾値電圧を実現し難いと判断する。
【００６４】
これに対し、本実施形態は、ゲート電極１４４に隣接する第１半導体領域１０５内に空乏領域１１５を形成し、ゲート電圧により空乏領域１１５を制御することにより、電荷伝導のための十分な移動度を備え、３Ｖ以上の十分に高い閾値電圧を備えるチャネル層を形成することができる。かくして、上述の比較例で示されるチャネル層における電荷移動度の低下現象および閾値電圧の低下現象を克服することができる利点がある。
【００６５】
図２は、本発明の第２実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。図２を参照すれば、窒化物系トランジスタ２００は、基板１０１上に第４半導体領域１６０が配置され、ドレイン電極２７０が第４半導体領域１６０の一部分上にパターン形態で配置される構成を除けば、図１に関連して上述した窒化物系トランジスタ１００と実質的に同一である。
【００６６】
基板１０１は、一例として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ基板などのような成長基板であってよい。基板１０１は、電気的絶縁性を備えることができる他の多様な材質の基板が適用されてもよい。
【００６７】
図３〜図１４は、本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いて形成することができる。
【００６８】
図３を参照すれば、成長基板３０１の上部に、第１型にドーピングされた窒化物系第１半導体層３０５と、第２型にドーピングされた窒化物系第２半導体層３２０と、第１型にドーピングされた窒化物系第３半導体層３３０とを順次形成する。この時、成長基板３０１と第１半導体層３０５との間に、前記第１半導体層３０５よりも高濃度の第１型にドーピングされた下部窒化物系半導体層３０２を追加的に形成することができる。
【００６９】
成長基板３０１は、一例として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ基板であってよいが、必ずしもこれに限定されず、窒化物系物質層を成長させる条件を満足する多様な基板が適用可能である。
【００７０】
一実施形態によれば、第１半導体層３０５、第２半導体層３２０、および第３半導体層３３０は、ドーピングタイプが異なるだけで、同一の窒化物半導体を含むことができる。第１型がｎ型の場合、第２型はｐ型を意味することができ、第１型がｐ型の場合、第２型がｎ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。
【００７１】
図４を参照すれば、第３半導体層３３０から第１半導体層３０５の内部に至る第１トレンチ２０を形成する。第１トレンチ２０は、第３半導体層３３０、第２半導体層３２０、および第１半導体層３０５の一部分を選択的にエッチングすることにより形成することができる。第１トレンチ２０の側壁部は、第１トレンチ２０の底面と垂直をなすように形成されてよい。
【００７２】
別の例として、第１トレンチ２０の側壁部は、第１トレンチ２０の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【００７３】
図５を参照すれば、第１トレンチ２０を埋め込む、第１型にドーピングされた窒化物系第４半導体層３４０を形成する。第４半導体層３４０は、第１トレンチ２０を埋め込むように形成されると同時に、第３半導体層３３０上に積層されるように形成されてよい。
【００７４】
次に、第４半導体層３４０よりも高濃度の第１型にドーピングされた上部窒化物系半導体層３６０を形成することができる。一実施形態において、第４半導体層３４０は、約１Ｅ１６〜１Ｅ１７／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよく、上部窒化物系半導体層３６０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第２半導体層３２０は、第１半導体層３０５、第３半導体層３３０、および第４半導体層３４０によって取り囲まれるように配置されてよい。
【００７５】
図６を参照すれば、上部窒化物系半導体層３６０および窒化物系第４半導体層３４０を選択的にエッチングして、第２トレンチ３０を形成する。第２トレンチ３０は、第１トレンチ２０の内部に形成されてよい。
【００７６】
より具体的な一実施形態によれば、第２トレンチ３０は、第１トレンチ２０の側壁部から第４半導体層３４０が所定の厚さだけ残存するように、第４半導体層３４０を選択的にエッチングする工程を行うことにより形成されてよい。残存する第４半導体層３４０の一部分は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第４半導体層３４０の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【００７７】
第２トレンチ３０は、第３半導体層３４０の表面から少なくとも第２半導体層３２０の厚さをカバーするように形成されてよい。たとえ、図面では、第２トレンチ３０の底面が第１トレンチ２０の底面と同一水準の深さで示されているが、必ずしもこれに限定されるものではなく、第２トレンチ３０の底面が第１トレンチ２０の底面より深く、または浅くなるように形成されてもよい。
【００７８】
第２トレンチ３０の側壁部は、第２トレンチ３０の底面と垂直をなすように形成されてよい。別の例として、第２トレンチ３０の側壁部は、第２トレンチ３０の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【００７９】
図７を参照すれば、第２トレンチ３０の間の上部窒化物系半導体層３６０、第４半導体層３４０、および第３半導体層３３０を選択的にエッチングして、第２半導体層３２０を部分的に露出させる第３トレンチ４０を形成する。第３トレンチ４０の側壁部は、第３トレンチ４０の底面と垂直をなすように形成されてよい。別の例として、第３トレンチ４０の側壁部は、第３トレンチ４０の底面と所定の角度で傾斜をなすように形成されてよい。第３トレンチ４０は、後述のソース電極３８０を形成するためのソースコンタクト４０として機能することができる。
【００８０】
図８を参照すれば、第２トレンチ３０および第３トレンチ４０の内部および上部窒化物系半導体層３６０上にゲート誘電膜３７２を形成する。図示のように、ゲート誘電膜３７２が第２トレンチ３０の側壁に沿って形成され、第３トレンチ４０の内部を埋め込むように形成されてよい。
【００８１】
ゲート誘電膜３７２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。ゲート誘電膜３７２を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【００８２】
図９を参照すれば、第２トレンチ３０の内部および第２トレンチ３０の外部のゲート誘電膜３７２上にゲート導電層を形成することにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ３０の内部を埋め込むように形成されてよい。
【００８３】
ゲート電極３７４は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極３７４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。ゲート電極３７４を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【００８４】
図１０を参照すれば、ゲート誘電膜３７２およびゲート電極３７４上に層間絶縁層３７６を形成する。層間絶縁層３７６は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。層間絶縁層３７６を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【００８５】
図１１を参照すれば、層間絶縁層３７６およびゲート誘電膜３７２を選択的にエッチングして、絶縁層パターン３７８およびゲート誘電層３７３を形成する。また、前記選択的エッチング過程で、第３トレンチ４０の内部のゲート誘電膜３７２が除去されることにより、第３トレンチ４０が露出する。第３トレンチ４０は、少なくとも第４半導体層３４０から下部方向に形成されて、第２半導体層３２０を露出させることができる。第３トレンチ４０は、後述のように、ソース電極３８０を形成するためのソースコンタクト４０として機能することができる。
【００８６】
図１２を参照すれば、ソースコンタクト４０の内部および絶縁層パターン３７８の間にソース電極３８０を形成する。ソース電極３８０は、第３半導体層３３０、第４半導体層３４０、または上部窒化物系半導体層３６０とオーミックコンタクトをなすことができる。
【００８７】
ソース電極３８０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ソース電極３８０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【００８８】
図１３を参照すれば、ソース電極３８０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、一例として、熱伝導率の良い金属のような材質からなる構造物であってよい。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極３８０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【００８９】
図１３をさらに参照すれば、成長基板３０１を、下部窒化物系半導体層３０２と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【００９０】
図１４を参照すれば、成長基板３０１が分離されることにより、露出する下部窒化物系半導体層３０２上にドレイン電極３９０を形成する。ドレイン電極３９０は、下部窒化物系半導体層３０２とオーミックコンタクトを形成することができる。ドレイン電極３９０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ドレイン電極３９０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。上述の工程により、本発明の一実施形態にかかる窒化物系トランジスタを製造することができる。
【００９１】
いくつかの他の実施形態によれば、図１２に関連して上述したソース電極３８０を形成する工程を行った後に、成長基板３０１上で、第１半導体層３０５、第２半導体層３２０、第３半導体層３３０、第４半導体層３４０、上部窒化物系半導体層３６０を選択的にエッチングして、下部窒化物系半導体層３０２を露出させることができる。
【００９２】
次に、下部窒化物系半導体層３０２上にドレイン電極３９０を形成することができる。上述の工程により、図２に関連して上述した窒化物系トランジスタを形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【００９３】
図１５〜図２６は、本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いて形成することができる。図３〜図１４に関連して上述した実施形態の構成要素と同一の構成要素については、重複を排除するために、以下、詳細な説明は省略する。
【００９４】
図１５を参照すれば、成長基板３０１上に、高濃度の第１型にドーピングされた下部窒化物系半導体層３０２と、第１型にドーピングされた窒化物系第１半導体層３０５と、第２型にドーピングされた窒化物系第２半導体層３２０と、高濃度の第１型にドーピングされた上部窒化物系半導体層１５１０とを順次形成する。一実施形態において、下部窒化物系半導体層３０２は高濃度にドーピングされたｎ型のＧａＮ層、第１半導体層３０５は下部窒化物系半導体層３０２に比べて相対的に低濃度にドーピングされたｎ型のＧａＮ層、第２半導体層３２０はｐ型のＧａＮ層、上部窒化物系半導体層１５１０は高濃度にドーピングされたｎ型のＧａＮ層であってよい。下部窒化物系半導体層３０２および上部窒化物系半導体層１５１０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされてよく、第１半導体層３０５は、約１Ｅ１６〜１Ｅ１７／ｃｍ３のドーピング濃度にドーピングされてよい。
【００９５】
図１６を参照すれば、上部窒化物系半導体層１５１０から第１半導体層３０５の内部に至る第１トレンチ６０を形成する。第１トレンチ６０は、上部窒化物系半導体層１５１０、第２半導体層３２０、および第１半導体層３０５の一部分を選択的にエッチングすることにより形成されてよい。第１トレンチ６０の側壁部は、第１トレンチ６０の底面と垂直をなすように形成されてよい。別の例として、第１トレンチ６０の側壁部は、第１トレンチ６０の底面と所定の角度で傾斜をなすように形成されてよい。
【００９６】
図１７を参照すれば、第１トレンチ６０を埋め込む、第１型にドーピングされた窒化物系第３半導体層１５２０を形成する。第３半導体層１５２０は、第１トレンチ６０を埋め込むように形成されると同時に、上部窒化物系半導体層１５１０上に積層されるように形成されてよい。一実施形態において、第３半導体層１５２０は、約１Ｅ１６〜１Ｅ１７／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第２半導体層３２０は、第１半導体層３０５、上部窒化物系半導体層１５１０、および第３半導体層１５２０によって取り囲まれるように配置されてよい。
【００９７】
図１８を参照すれば、第３半導体層１５２０を平坦化して、第３半導体層１５２０の表面が上部窒化物系半導体層１５１０の表面と均一となるようにする。前記平坦化方法は、一例として、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、ドライエッチング法またはウェットエッチング法を適用することができる。
【００９８】
図１９を参照すれば、第３半導体層１５２０を選択的にエッチングして、第２トレンチ７０を形成する。第２トレンチ７０は、第１トレンチ６０の内部に形成されてよい。より具体的な一実施形態によれば、第２トレンチ７０は、第１トレンチ６０の側壁部から第３半導体層１５２０が所定の厚さだけ残存するように、第３半導体層１５２０を選択的にエッチングする工程を行うことにより形成されてよい。
【００９９】
第２トレンチ７０の側壁部に残存する第３半導体層１５２０の一部分１５２２は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第３半導体層１５２０の一部分１５２２の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【０１００】
図面では、第２トレンチ７０の底面が第１トレンチ６０の底面と同一水準の深さで示されているが、必ずしもこれに限定されるものではなく、第２トレンチ７０の底面が第１トレンチ６０の底面より深く、または浅くなるように形成されてもよい。
【０１０１】
図２０を参照すれば、第２トレンチ７０の内部、第３半導体層１５２２、および上部窒化物系半導体層１５１０上にゲート誘電膜３７２を形成する。ゲート誘電膜３７２は、第２トレンチ７０の側壁および底面に沿って形成されてよい。
【０１０２】
図２１を参照すれば、第２トレンチ７０の内部および第２トレンチ７０の外部のゲート誘電膜３７２上にゲート導電層を形成することにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ７０の内部を埋め込むように形成されてよい。
【０１０３】
図２２を参照すれば、ゲート誘電膜３７２およびゲート電極３７４上に層間絶縁層３７６を形成する。
【０１０４】
図２３を参照すれば、層間絶縁層３７６、ゲート誘電膜３７２、および上部窒化物系半導体層１５１０を選択的にエッチングして、絶縁層パターン３７８およびゲート誘電層３７３を形成する。また、第２半導体層３２０を部分的に露出させる第３トレンチ８０を形成することができる。第３トレンチ８０は、ソース電極３８０を形成するためのソースコンタクト８０として機能することができる。
【０１０５】
図２４を参照すれば、ソースコンタクト８０の内部および絶縁層パターン３７８の間にソース電極３８０を形成する。ソース電極３８０は、上部窒化物系半導体層１５１０とオーミックコンタクトをなすことができる。
【０１０６】
図２５を参照すれば、ソース電極３８０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極３８０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【０１０７】
図面をさらに参照すれば、成長基板３０１を、下部窒化物系半導体層３０２と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０１０８】
図２６を参照すれば、成長基板３０１が分離されることにより、露出する下部窒化物系半導体層３０２上にドレイン電極３９０を形成する。ドレイン電極３９０は、下部窒化物系半導体層３０２とオーミックコンタクトを形成することができる。上述の工程により、本発明の実施形態にかかる窒化物系トランジスタを形成することができる。
【０１０９】
いくつかの他の実施形態によれば、図２４に関連して上述したソース電極３８０を形成する工程を行った後に、成長基板３０１上で、第１半導体層３０５、第２半導体層３２０、上部窒化物系半導体層１５１０を選択的にエッチングして、下部窒化物系半導体層３０２を露出させることができる。
【０１１０】
次に、下部窒化物系半導体層３０２上にドレイン電極３９０を形成することができる。上述の工程により、図２に関連して上述した窒化物系トランジスタと実質的に同一の構造を形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【０１１１】
図２７は、本発明の第３実施形態にかかる垂直型窒化物系トランジスタを概略的に示す断面図である。図２７を参照すれば、垂直型窒化物系トランジスタ３００は、窒化物系第１半導体領域１０５と、絶縁性電流遮断層１１０と、窒化物系第２半導体領域１２０と、窒化物系第３半導体領域１３０とを備える。また、窒化物系トランジスタ３００は、窒化物系第２半導体領域１２０の間の第１半導体領域１０５に形成されるトレンチ１０を備えることができる。さらに、窒化物系トランジスタ３００は、トレンチ１０の内部に配置されるゲート誘電層１４２およびゲート電極１４４を含むことができる。窒化物系トランジスタ３００は、窒化物系第３半導体領域１３０と電気的に連結されるソース電極１５０と、窒化物系第１半導体領域１０５と電気的に連結されるドレイン電極１７０とを含むことができる。
【０１１２】
第２半導体領域１２０は、成長中にドーピング原子に自然結合された水素原子を除去するために熱処理しなければならないが、この時生成された水素ガスの離脱を容易にするために、第３半導体領域１３０の少なくとも一部が露出できる。また、これによって、ソース電極１５０の一部は、第２半導体領域１２０と接することができる。
【０１１３】
図面を参照すれば、窒化物系第１半導体領域１０５は、第１型にドーピングされた窒化物半導体層を含むことができる。前記第１型とは、ドーピングタイプを意味するもので、半導体物質層の内部に流入するドーパントの種類によって、一例として、ｎ型またはｐ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。窒化物系第１半導体層１０５は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。第１半導体層１０５は、一例として、エピ成長したｎ型のＧａＮ層であってよい。
【０１１４】
第２半導体領域１２０は、第１半導体領域１０５の内部に配置されてよい。したがって、第２半導体領域１２０は、第１半導体領域１０５によって取り囲まれるように配置されてよい。第２半導体領域１２０は、所定の幅、長さおよび厚さを有し、不連続的に配置されるパターン層を含むことができる。第２半導体領域１２０は、第１半導体領域１０５と異なる類型のドーピングタイプである第２型にドーピングされた窒化物層を含むことができる。一例として、第１半導体領域１０５がｎ型にドーピングされる場合、第２半導体領域１２０はｐ型にドーピングされてよく、第１半導体領域１０５がｐ型にドーピングされる場合、第２半導体領域１２０はｎ型にドーピングされてよい。
【０１１５】
第２半導体領域１２０の下面には、絶縁性電流遮断層１１０が配置されてよい。絶縁性電流遮断層１１０は、一例として、炭素または鉄のドーピングされた窒化物系半導体物質を含むことができる。一実施形態において、絶縁性電流遮断層１１０は、炭素または鉄のドーピングされた窒化ガリウム層を含むことができる。絶縁性電流遮断層１１０は、第２半導体領域１２０を通過してソース電極１５０およびドレイン電極１７０の間に伝導されるリーク電流を抑制する機能を果たすことができる。絶縁性電流遮断層１１０は、炭素または鉄のドーピングされた窒化物系半導体層を含むことにより、絶縁性電流遮断層１１０と接する第１半導体領域１０５、第２半導体領域１２０との格子定数の差に起因する変形を効果的に防止することができる。
【０１１６】
第３半導体領域１３０は、第１半導体領域１０５上に配置されてよい。第３半導体領域１３０は、高濃度の第１型にドーピングされた窒化物半導体層を含むことができる。第３半導体領域１３０は、第１半導体領域１０５と同一類型のドーピングタイプを備えることができる。第３半導体領域１３０は、ソース電極１５０と電気的に連結できる。
【０１１７】
以下では、一実施形態として、第１半導体領域１０５がｎ型にドーピングされたＧａＮ層を含み、絶縁性電流遮断層１１０が炭素または鉄でドーピングされたＧａＮ層であり、第２半導体領域１２０がｐ型にドーピングされたＧａＮ層を含み、第３半導体領域１３０が高濃度のｎ型にドーピングされたＧａＮ層を含む場合について説明する。しかし、必ずしもこれに限定されるものではなく、他の変形例においても、後述の実施形態における動作機序と実質的に同一の動作機序が適用可能である。
【０１１８】
図面をさらに参照すれば、第２半導体領域１２０の間の第１半導体領域１０５内にトレンチ１０が形成されてよい。トレンチ１０の内部には、ゲート誘電層１４２およびゲート電極１４４が配置されてよい。
【０１１９】
ゲート誘電層１４２は、トレンチ１０の内壁に薄膜の形態で配置されてよい。ゲート誘電層１４２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。一例として、ゲート誘電層１４２は、シリコン酸化膜を含むことができる。
【０１２０】
ゲート電極１４４は、ゲート誘電層１４２上に配置され、トレンチ１０を満たすように形成されてよい。ゲート電極１４４は、一例として、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極１４４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。
【０１２１】
ゲート電極１４４は、第２半導体領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５の空乏領域を調整することができる。図示のように、第１半導体領域１０５と第２半導体領域１２０とが接するように配置される時、第１半導体領域１０５と第２半導体領域１２０との界面領域では、ＰＮ接合による空乏領域が発生し得る。また、第１半導体領域１０５とゲート電極１４４との間のエネルギーバンドの差によって、ゲート誘電層１４２に隣接する第１半導体領域１０５内に空乏領域が追加的に形成されることもある。図面では、上述の第２半導体領域１２０またはゲート電極１４４の影響によって第１半導体領域１０５の内部に形成される空乏領域１１５を概略的に示している。
【０１２２】
具体的には、第１半導体領域１０５がｎ型にドーピングされたＧａＮ層を含み、第２半導体領域１２０がｐ型にドーピングされたＧａＮ層を含む時、第２半導体領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５の内部には、キャリアである電子の空乏領域が形成される。
【０１２３】
この時、ゲート電極１４４にゲート電圧を印加することにより、ゲート電極１４４に沿って上下方向に位置する空乏領域１１５の幅Ｗ１、Ｗ２を変化させることができる。具体的な実施形態において、前記ゲート電圧に閾値電圧以上のゲート電圧を印加して空乏領域１１５の幅Ｗを十分に減少させると、第２半導体領域１２０とトレンチ１０の側壁との間に位置する第１半導体領域１０５に電子伝導のためのチャネル層を形成することができる。前記チャネル層が上下方向に形成される場合、第３半導体領域１３０から前記チャネル層を介して下部のドレイン電極１７０方向に電子を伝導させることができる。
【０１２４】
ソース電極１５０は、ゲート電極１４４と物理的に離隔して配置され、第３半導体領域１３０と接するように配置されてよい。ソース電極１５０は、第３半導体領域１３０とオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）可能な物質を含むことができる。ソース電極１５０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【０１２５】
また、図示のように、ソース電極１５０は、第２半導体領域１２０と接するように形成されてよい。ソース電極１５０を接地させることにより、素子の動作時に、第２半導体領域１２０と第３半導体領域１３０の電位を接地レベルに維持させることができる。かくして、第２半導体領域１２０と第３半導体領域１３０を電気的に安定化させることができる。ソース電極１５０とゲート電極１４４との間には絶縁層１４６を配置し、ソース電極１５０とゲート電極１４４とを電気的に絶縁することができる。
【０１２６】
第１半導体領域１０５の下部には、高濃度の第１型にドーピングされた第４半導体領域１６０が配置されてよい。一実施形態において、第１半導体領域１０５がｎ型ＧａＮ層を含む場合、第４半導体領域１６０は、高濃度のｎ型ＧａＮ層を含むことができる。
【０１２７】
ドレイン電極１７０が第４半導体領域１６０上に配置されてよい。ドレイン電極１７０は、第４半導体領域１６０とオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）可能な物質を含むことができる。ドレイン電極１７０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【０１２８】
図面を参照すれば、ソース電極１５０の上部にはヒートシンク１８０が配置されてよい。ヒートシンク１８０は、接合部材１８２を用いて、ソース電極１５０の上部に付着することができる。接合部材１８２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。ヒートシンク１８０は、窒化物系トランジスタ３００で発生する熱を外部に伝達する役割を果たすことができる。ヒートシンク１８０は、熱伝導率の良い金属のような材質からなる構造物であってよい。
【０１２９】
上述の図面を用いて、本実施形態にかかる窒化物系トランジスタ３００の駆動方法を説明する。まず、動作待機状態で、第２半導体領域１２０とゲート電極１４４との間に位置する第１半導体領域１０５に空乏領域１１５が形成される。ソース電極１５０とドレイン電極１７０との間に駆動電圧が印加されても、空乏領域１１５が電荷の移動を妨げることにより、ソース電極１５０とドレイン電極１７０との間で電荷の伝導は発生しない。
【０１３０】
ゲート電極１４４に閾値電圧以上の電圧が印加されると、空乏領域１１５が除去され、第１半導体領域１０５内に上下方向のチャネル層が形成される。一実施形態として、第１半導体領域１０５がｎ型ドーピングされたＧａＮ層を含み、第２半導体領域１２０がｐ型ドーピングされたＧａＮ層を含む場合、ゲート電極１４４に印加される前記電圧によって、第１半導体領域１０５に電子が伝導可能な上下方向のチャネル層が形成できる。
【０１３１】
前記電子は、ソース電極１５０から第３半導体領域１３０内に伝導された後に、下部方向に位置する前記チャネル層、第１半導体領域１０５、および第４半導体領域１６０を通過してドレイン電極１７０に伝導可能である。本実施形態では、ゲート電極１４４によって制御されるチャネル層を上下方向に構成するが、チャネル層をｎ型ドーピングされたＧａＮ層（すなわち、第１半導体領域１０５の内部）に形成することにより、チャネル層における電荷移動度を増加させることができる。
【０１３２】
本発明者らによれば、本実施形態と対比される第１比較例として、ｎ型ドーピング領域−ｐ型ドーピング領域−ｎ型ドーピング領域からなる窒化物構造物において、ゲート電圧により前記ｐ型ドーピング領域内に直接チャネル層を形成する窒化物系トランジスタ構造が挙げられる。しかし、本発明者らは、第１比較例のトランジスタ構造は、チャネル層における電子移動度を信頼性あるように実現し難いと判断している。
【０１３３】
必ずしも特定の理論にこだわって解釈されることはないものの、通常、前記ｐ型ドーピング領域は、ＧａＮのような窒化物層内にマグネシウムのようなｐ型ドーパントを注入させて形成するが、ｐ型ドーパントの注入濃度が増加するほど、ｐ型ドーパントの活性化工程を信頼性あるように実現し難いことから、前記チャネル層における電子移動度に偏差が発生し得ると判断している。
【０１３４】
また、本発明者らによれば、本実施形態と対比される第２比較例として、ｎ型ドーピング領域−ｐ型ドーピング領域−ｎ型ドーピング領域からなる窒化物構造物において、前記ｐ型ドーピング領域とゲート電極との間に、ＡｌＧａＮ層およびＧａＮ層の二重接合による２ＤＥＧ（two dimensional electron gas）層（２次元電子ガス層）を形成するトランジスタ構造が挙げられる。この場合、２ＤＥＧ層がチャネル層を形成することにより、電荷移動度を向上させることができるが、第２比較例のトランジスタでは、閾値電圧が高電圧環境で動作するには相対的に低い問題があると判断している。すなわち、本発明者らは、第２比較例のトランジスタ構造において、前記ゲート電極が前記２ＤＥＧ層を制御することが相対的に困難で、３Ｖ以上の閾値電圧を実現し難いと判断している。
【０１３５】
これに対し、本実施形態は、ゲート電極１４４に隣接する第１半導体領域１０５内に空乏領域１１５を形成し、ゲート電圧により空乏領域１１５を制御することにより、電荷伝導のための十分な移動度を備え、３Ｖ以上の十分に高い閾値電圧を備えるチャネル層を形成することができる。かくして、上述の比較例で示されるチャネル層における電荷移動度の低下現象および閾値電圧の低下現象を克服することができる利点がある。
【０１３６】
また、第２半導体領域１２０の下面に絶縁性電流遮断層１１０を形成することにより、前記チャネル層でない、第２半導体領域１２０の内部を貫通して伝導されるリーク電流を効果的に抑制することができる利点がある。さらに、絶縁性電流遮断層１１０が炭素または鉄のドーピングされた窒化物系半導体層を含むことにより、絶縁性電流遮断層１１０と接する第１半導体領域１０５、第２半導体領域１２０との格子定数の差に起因する変形を効果的に防止することができる。
【０１３７】
図２８は、本発明の第４実施形態にかかる窒化物系トランジスタを概略的に示す断面図である。図２８を参照すれば、窒化物系トランジスタ４００は、基板１０１上に第４半導体領域１６０が配置され、ドレイン電極２７０が第４半導体領域１６０の一部分上にパターン形態で配置される構成を除けば、図２７に関連して上述した窒化物系トランジスタ３００と実質的に同一である。
【０１３８】
基板１０１は、一例として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ基板などのような成長基板であってよい。基板１０１は、電気的絶縁性を備えることができる他の多様な材質の基板が適用されてもよい。
【０１３９】
図２９〜図４０は、本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。以下、説明する前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いて形成することができる。
【０１４０】
図２９を参照すれば、成長基板３０１の上部に、第１型にドーピングされた窒化物系第１半導体層３０５と、絶縁性電流遮断層３１０と、第２型にドーピングされた窒化物系第２半導体層３２０と、第１型にドーピングされた窒化物系第３半導体層３３０とを順次形成する。この時、成長基板３０１と第１半導体層３０５との間に、前記第１半導体層３０５よりも高濃度の第１型にドーピングされた下部窒化物系半導体層３０２を追加的に形成することができる。
【０１４１】
成長基板３０１は、一例として、サファイア基板、ＧａＮ基板、ＳｉＣ基板、Ｓｉ基板、ＡｌＮ基板であってよいが、必ずしもこれに限定されず、窒化物系物質層を成長させる条件を満足する多様な基板が適用可能である。
【０１４２】
一実施形態によれば、第１半導体層３０５、第２半導体層３２０、および第３半導体層３３０は、ドーピングタイプが異なるだけで、同一の窒化物半導体を含むことができる。第１型がｎ型の場合、第２型はｐ型を意味することができ、第１型がｐ型の場合、第２型がｎ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。
【０１４３】
絶縁性電流遮断層３１０は、炭素（Ｃ）または鉄（Ｆｅ）のドーピングされた窒化物系半導体物質を含むことができる。一実施形態によれば、絶縁性電流遮断層３１０は、炭素のドーピングガスとして、四臭化炭素（ＣＢｒ４）、または四塩化炭素（ＣＣｌ４）を適用して、上述の金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を進行させることにより形成することができる。
【０１４４】
あるいは、他の実施形態によれば、絶縁性電流遮断層３１０は、鉄の前駆体として、ビスシクロペンタジエニル鉄（Ｃｐ２Ｆｅ、ｂｉｓ（ｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）ｉｒｏｎ）を適用して、上述の金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を進行させることにより形成することができる。
【０１４５】
図３０を参照すれば、第３半導体層３３０から第１半導体層３０５の内部に至る第１トレンチ２２を形成する。第１トレンチ２２は、第３半導体層３３０、第２半導体層３２０、絶縁性電流遮断層３１０の一部分を選択的にエッチングすることにより形成することができる。第１トレンチ２２の側壁部は、第１トレンチ２２の底面と垂直をなすように形成されてよい。
【０１４６】
別の例として、第１トレンチ２２の側壁部は、第１トレンチ２２の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０１４７】
第１トレンチ２２の底面は、絶縁性電流遮断層３１０と第１半導体層３０５との境界面と同一の水準を維持するか、前記境界面よりも下に形成されてよい。
【０１４８】
図３１を参照すれば、第１トレンチ２２を埋め込む、第１型にドーピングされた窒化物系第４半導体層３４０を形成する。第４半導体層３４０は、第１トレンチ２２を埋め込むように形成されると同時に、第３半導体層３３０上に積層されるように形成されてよい。
【０１４９】
次に、第４半導体層３４０よりも高濃度の第１型にドーピングされた上部窒化物系半導体層３６０を形成することができる。一実施形態において、第４半導体層３４０は、約１Ｅ１７〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよく、上部窒化物系半導体層３６０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第２半導体層３２０は、第１半導体層３０５、絶縁性電流遮断層３１０、第３半導体層３３０、および第４半導体層３４０によって取り囲まれるように配置されてよい。
【０１５０】
図３２を参照すれば、上部窒化物系半導体層３６０および窒化物系第４半導体層３４０を選択的にエッチングして、第２トレンチ３２を形成する。第２トレンチ３２は、第１トレンチ２２の内部に形成されてよい。
【０１５１】
より具体的な一実施形態によれば、第２トレンチ３２は、第１トレンチ２２の側壁部から第４半導体層３４０が所定の厚さｔ１、ｔ２だけ残存するように、第４半導体層３４０を選択的にエッチングする工程を行うことにより形成されてよい。残存する第４半導体層３４０の一部分は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第４半導体層３４０の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【０１５２】
第２トレンチ３２は、第３半導体層３３０の表面から少なくとも第２半導体層３２０の厚さをカバーするように形成されてよい。たとえ、図面では、第２トレンチ３２の底面が第１トレンチ２２の底面と同一水準の深さで示されているが、必ずしもこれに限定されるものではなく、第２トレンチ３２の底面が第１トレンチ２２の底面よりも深く、または浅くなるように形成されてもよい。
【０１５３】
第２トレンチ３２の側壁部は、第２トレンチ３２の底面と垂直をなすように形成されてよい。別の例として、第２トレンチ３２の側壁部は、第２トレンチ３２の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０１５４】
図３３を参照すれば、第２トレンチ３２の間の上部窒化物系半導体層３６０、第４半導体層３４０、および第３半導体層３３０を選択的にエッチングして、第２半導体層３２０を部分的に露出させる第３トレンチ４２を形成する。第３トレンチ４２の側壁部は、第３トレンチ４２の底面と垂直をなすように形成されてよい。別の例として、第３トレンチ４２の側壁部は、第３トレンチ４２の底面と所定の角度で傾斜をなすように形成されてよい。第３トレンチ４２は、後述のソース電極３８０を形成するためのソースコンタクト４２として機能することができる。
【０１５５】
図３４を参照すれば、第２トレンチ３２および第３トレンチ４２の内部、および上部窒化物系半導体層３６０上にゲート誘電膜３７２を形成する。図示のように、ゲート誘電膜３７２が第２トレンチ３２の側壁に沿って形成され、第３トレンチ４２の内部を埋め込むように形成されてよい。
【０１５６】
ゲート誘電膜３７２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。ゲート誘電膜３７２を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０１５７】
図３５を参照すれば、第２トレンチ３２の内部および第２トレンチ３２の外部のゲート誘電膜３７２上にゲート導電層を形成することにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ３２の内部を埋め込むように形成されてよい。
【０１５８】
ゲート電極３７４は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極３７４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。ゲート電極３７４を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０１５９】
図３６を参照すれば、ゲート誘電膜３７２およびゲート電極３７４上に層間絶縁層３７６を形成する。層間絶縁層３７６は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。層間絶縁層３７６を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０１６０】
図３７を参照すれば、層間絶縁層３７６およびゲート誘電膜３７２を選択的にエッチングして、絶縁層パターン３７８およびゲート誘電層３７３を形成する。また、前記選択的エッチング過程で、第３トレンチ４２の内部のゲート誘電膜３７２が除去されることにより、第３トレンチ４２が露出する。第３トレンチ４２は、少なくとも第４半導体層３４０から下部方向に形成されて、第２半導体層３２０を露出させることができる。第３トレンチ４２は、後述のように、ソース電極３８０を形成するためのソースコンタクト４２として機能することができる。
【０１６１】
図３８を参照すれば、ソースコンタクト４２の内部および絶縁層パターン３７８の間にソース電極３８０を形成する。ソース電極３８０は、第３半導体層３３０、第４半導体層３４０、または上部窒化物系半導体層３６０とオーミックコンタクトをなすことができる。ソース電極３８０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ソース電極３８０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０１６２】
図３９を参照すれば、ソース電極３８０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、一例として、熱伝導率の良い金属のような材質からなる構造物であってよい。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極３８０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【０１６３】
図３９をさらに参照すれば、成長基板３０１を、下部窒化物系半導体層３０２と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０１６４】
図４０を参照すれば、成長基板３０１が分離されることにより、露出する下部窒化物系半導体層３０２上にドレイン電極３９０を形成する。ドレイン電極３９０は、下部窒化物系半導体層３０２とオーミックコンタクトを形成することができる。ドレイン電極３９０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ドレイン電極３９０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。上述の工程により、本発明の一実施形態にかかる窒化物系トランジスタを製造することができる。
【０１６５】
いくつかの他の実施形態によれば、図３８に関連して上述したソース電極３８０を形成する工程を行った後に、成長基板３０１上で、第１半導体層３０５、絶縁性電流遮断層３１０、第２半導体層３２０、第３半導体層３３０、第４半導体層３４０、上部窒化物系半導体層３６０を選択的にエッチングして、下部窒化物系半導体層３０２を露出させることができる。
【０１６６】
次に、下部窒化物系半導体層３０２上にドレイン電極を形成することができる。上述の工程により、図２８に関連して上述した窒化物系トランジスタを形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【０１６７】
図４１〜図５２は、本発明の一実施形態にかかる窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いて形成することができる。図２７〜図４０に関連して上述した実施形態の構成要素と同一の構成要素については、重複を排除するために、以下、詳細な説明は省略する。
【０１６８】
図４１を参照すれば、成長基板３０１上に、高濃度の第１型にドーピングされた下部窒化物系半導体層３０２と、第１型にドーピングされた窒化物系第１半導体層３０５と、絶縁性電流遮断層３１０と、第２型にドーピングされた窒化物系第２半導体層３２０と、高濃度の第１型にドーピングされた上部窒化物系半導体層１５１０とを順次形成する。
【０１６９】
一実施形態において、下部窒化物系半導体層３０２は高濃度にドーピングされたｎ型のＧａＮ層、第１半導体層３０５は下部窒化物系半導体層３０２に対して相対的に低濃度にドーピングされたｎ型のＧａＮ層、第２半導体層３２０はｐ型のＧａＮ層、上部窒化物系半導体層１５１０は高濃度にドーピングされたｎ型のＧａＮ層であってよい。下部窒化物系半導体層３０２および上部窒化物系半導体層１５１０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされてよく、第１半導体層３０５は、約１Ｅ１６〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされてよい。
【０１７０】
絶縁性電流遮断層３１０は、炭素（Ｃ）または鉄（Ｆｅ）のドーピングされた窒化物系半導体物質を含むことができる。一実施形態によれば、絶縁性電流遮断層３１０は、炭素のドーピングガスとして、四臭化炭素（ＣＢｒ４）、または四塩化炭素（ＣＣｌ４）を適用するか、鉄の前駆体として、ビスシクロペンタジエニル鉄（Ｃｐ２Ｆｅ、ｂｉｓ（ｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）ｉｒｏｎ）を適用して、上述の金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を進行させることにより形成することができる。
【０１７１】
図４２を参照すれば、上部窒化物系半導体層１５１０から第１半導体層３０５の内部に至る第１トレンチ６２を形成する。第１トレンチ６２は、上部窒化物系半導体層１５１０、第２半導体層３２０、および絶縁性電流遮断層３１０の一部分を選択的にエッチングすることにより形成されてよい。第１トレンチ６２の側壁部は、第１トレンチ６２の底面と垂直をなすように形成されてよい。別の例として、第１トレンチ６２の側壁部は、第１トレンチ６２の底面と所定の角度で傾斜をなすように形成されてよい。
【０１７２】
第１トレンチ６２の底面は、絶縁性電流遮断層３１０と第１半導体層３０５との境界面と同一の水準を維持するか、前記境界面よりも下に形成されてよい。
【０１７３】
図４３を参照すれば、第１トレンチ６２を埋め込む、第１型にドーピングされた窒化物系第３半導体層１５２０を形成する。第３半導体層１５２０は、第１トレンチ６２を埋め込むように形成されると同時に、上部窒化物系半導体層１５１０上に積層されるように形成されてよい。一実施形態において、第３半導体層１５２０は、約１Ｅ１７〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第２半導体層３２０は、第１半導体層３０５、絶縁性電流遮断層３１０、上部窒化物系半導体層１５１０、および第３半導体層１５２０によって取り囲まれるように配置されてよい。
【０１７４】
図４４を参照すれば、第３半導体層１５２０を平坦化して、第３半導体層１５２０の表面が上部窒化物系半導体層１５１０の表面と均一となるようにする。前記平坦化方法は、一例として、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、ドライエッチング法、またはウェットエッチング法を適用することができる。
【０１７５】
図４５を参照すれば、第３半導体層１５２０を選択的にエッチングして、第２トレンチ７２を形成する。第２トレンチ７２は、第１トレンチ６２の内部に形成されてよい。より具体的な一実施形態によれば、第２トレンチ７２は、第１トレンチ６２の側壁部から第３半導体層１５２０が所定の厚さｔ３、ｔ４だけ残存するように、第３半導体層１５２０を選択的にエッチングする工程を行うことにより形成されてよい。
【０１７６】
第２トレンチ７２の側壁部に残存する第３半導体層１５２０の一部分１５２２は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第３半導体層１５２０の一部分１５２２の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【０１７７】
図面では、第２トレンチ７２の底面が第１トレンチ６２の底面と同一水準の深さで示されているが、必ずしもこれに限定されるものではなく、第２トレンチ７２の底面が第１トレンチ６２の底面より深く、または浅くなるように形成されてもよい。
【０１７８】
図４６を参照すれば、第２トレンチ７２の内部、第３半導体層１５２２、および上部窒化物系半導体層１５１０上にゲート誘電膜３７２を形成する。ゲート誘電膜３７２は、第２トレンチ７２の側壁および底面に沿って形成されてよい。
【０１７９】
図４７を参照すれば、第２トレンチ７２の内部および第２トレンチ７２の外部のゲート誘電膜３７２上にゲート導電層を形成することにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ７２の内部を埋め込むように形成されてよい。
【０１８０】
図４８を参照すれば、ゲート誘電膜３７２およびゲート電極３７４上に層間絶縁層３７６を形成する。
【０１８１】
図４９を参照すれば、層間絶縁層３７６、ゲート誘電膜３７２、および上部窒化物系半導体層１５１０を選択的にエッチングして、絶縁層パターン３７８およびゲート誘電層３７３を形成する。また、第２半導体層３２０を部分的に露出させる第３トレンチ８２を形成することができる。第３トレンチ８２は、ソース電極３８０を形成するためのソースコンタクト８２として機能することができる。
【０１８２】
図５０を参照すれば、ソースコンタクト８２の内部および絶縁層パターン３７８の間にソース電極３８０を形成する。ソース電極３８０は、上部窒化物系半導体層１５１０とオーミックコンタクトをなすことができる。
【０１８３】
図５１を参照すれば、ソース電極３８０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極３８０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【０１８４】
図面をさらに参照すれば、成長基板３０１を、下部窒化物系半導体層３０２と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０１８５】
図５２を参照すれば、成長基板３０１が分離されることにより、露出する下部窒化物系半導体層３０２上にドレイン電極３９０を形成する。ドレイン電極３９０は、下部窒化物系半導体層３１０とオーミックコンタクトを形成することができる。上述の工程により、本発明の実施形態にかかる窒化物系トランジスタを形成することができる。
【０１８６】
いくつかの他の実施形態によれば、図５０に関連して上述したソース電極３８０を形成する工程を行った後に、成長基板３０１上で、第１半導体層３０５、絶縁性電流遮断層３１０、第２半導体層３２０、上部窒化物系半導体層１５１０を選択的にエッチングして、下部窒化物系半導体層３１０を露出させることができる。
【０１８７】
次に、下部窒化物系半導体層３１０上にドレイン電極を形成することができる。上述の工程により、図２８に関連して上述した窒化物系トランジスタと実質的に同一の構造を形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【０１８８】
図５３〜図６９は、本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いて形成することができる。
【０１８９】
図５３を参照すれば、基板３０１上に窒化物半導体層４１０を形成する。基板３０１は、一例として、シリコン基板、サファイア基板、炭化シリコン（ＳｉＣ）基板、ＡｌＮ基板などのような成長基板であってよいが、必ずしもこれに限定されず、窒化物系半導体物質層を成長させる要件を満足する限り、他の基板も可能である。
【０１９０】
窒化物半導体層４１０は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物系半導体を含む層であってよい。一実施形態として、基板３０１がサファイア基板の場合、窒化物半導体層４１０はＧａＮ層であってよい。
【０１９１】
ただし、このような窒化物半導体層４１０を形成する過程で、基板３０１と窒化物半導体層４１０との間の格子定数の差に起因する結晶欠陥である貫通転位４１２が窒化物半導体層４１０内に形成される。貫通転位４１２は、基板３０１に対して上下方向に形成される。
【０１９２】
図５４を参照すれば、窒化物半導体層４１０を選択的にエッチングして、窒化物シードパターン４１５を形成する。前記エッチング工程において、窒化物半導体層４１０をエッチングした後に、追加的なエッチングを進行させて、基板３０１が所定の深さに凹部を形成させることができる。前記エッチング工程は、異方性エッチング工程で進行可能であり、一例として、ドライエッチング、ウェットエッチング、またはこれらの結合で進行可能である。
【０１９３】
図５５を参照すれば、窒化物シードパターン４１５を用いて、窒化物バッファ層４２０を成長させる。窒化物バッファ層４２０は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物系半導体を含む層であってよい。窒化物バッファ層４２０は、一例として、ＧａＮ層、ＡｌＧａＮ層、またはこれらの積層構造であってよい。窒化物バッファ層４２０は、第１型にドーピングされてよい。
【０１９４】
窒化物バッファ層４２０は、図面の矢印方向、すなわち、基板３０１を基準として上下方向および左右方向に成長するように制御されてよい。基板３０１を基準として上下方向に成長する窒化物バッファ層４２０の内部には、窒化物シードパターン４１５から延びる貫通転位４１２が形成される。
【０１９５】
これに対し、基板３０１を基準として左右方向に成長する窒化物バッファ層４２０の内部には、貫通転位４１２が形成されることが抑制できる。エピタキシ成長の特性上、成長する方向に沿って下部層の結晶欠陥をそのまま保有しながら、上部層の薄膜が形成されるからである。したがって、貫通転位４１２は、窒化物バッファ層４２０が基板３０１を基準として上下方向に成長する時、成長する窒化物バッファ層４２０内に形成される。
【０１９６】
図５６を参照すれば、窒化物バッファ層４２０上に窒化物側面成長用マスクパターン４３０を形成する。窒化物側面成長用マスクパターン４３０は、一例として、酸化物、窒化物、または酸窒化物を含むパターン層であってよい。一例として、窒化物側面成長用マスクパターン４３０は、シリコン酸化膜パターン層であってよい。
【０１９７】
窒化物側面成長用マスクパターン４３０は、非晶質形態の結晶構造を有するように形成されてよく、一例として、化学気相蒸着法、蒸発法、コーティング法などのような方法を適用して形成することができる。また、窒化物側面成長用マスクパターン４３０は、窒化物バッファ層４２０と互いに異なる組成および構成原子を有することにより、窒化物バッファ層４２０内の貫通転位が窒化物側面成長用マスクパターン４３０の内部に延びなくて済む。
【０１９８】
図５７を参照すれば、窒化物側面成長用マスクパターン４３０を用いて、窒化物バッファ層４２０から高濃度の第１型にドーピングされた下部窒化物系半導体層３０２を成長させる。
【０１９９】
次に、下部窒化物系半導体層３０２上に、第１型にドーピングされた窒化物系第１半導体層３０５と、第２型にドーピングされた窒化物系第２半導体層３２０と、第１型にドーピングされた窒化物系第３半導体層３３０とを順次形成する。
【０２００】
第１半導体層３０５、第２半導体層３２０、および第３半導体層３３０は、ドーピングタイプが異なるだけで、同一の窒化物を含むことができる。第１型がｎ型の場合、第２型はｐ型を意味することができ、第１型がｐ型の場合、第２型がｎ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。
【０２０１】
一実施形態において、窒化物バッファ層４２０としてｎ型ドーピングされたＧａＮ層、下部窒化物系半導体層３０２として高濃度のｎ型ドーピングされたＧａＮ層、第１半導体層３０５としてｎ型ドーピングされたＧａＮ層、第２半導体層３２０としてｐ型ドーピングされたＧａＮ層、第３半導体層３３０としてｎ型ドーピングされたＧａＮ層が形成されてよい。
【０２０２】
下部窒化物系半導体層３０２は、窒化物バッファ層４２０から上下方向および左右方向にエピ成長することができる。エピ成長工程中に上述のｎ型ドーパントが注入されてよい。
【０２０３】
下部窒化物系半導体層３０２が窒化物バッファ層４２０から成長する時、窒化物バッファ層４２０内の貫通転位４１２も共に延びて、下部窒化物系半導体層３０２内に形成される。
【０２０４】
ただし、窒化物側面成長用マスクパターン４３０の上部に形成される下部窒化物系半導体層３０２の内部には、貫通転位４１２の密度が相対的に低くなり得る。なぜなら、窒化物側面成長用マスクパターン４３０の上部では、バッファ層４２０から直接窒化物半導体層が成長せず、窒化物バッファ層４２０から上下方向に成長する下部窒化物系半導体層３０２の一部分が窒化物側面成長用マスクパターン４３０の側面方向に成長することにより、窒化物側面成長用マスクパターン４３０の上部に下部窒化物系半導体層３０２が形成されるからである。上述のように、側面成長する窒化物層の内部には、下部層から貫通転位が延びないことから、貫通転位の密度が低くなり得る。
【０２０５】
図５８を参照すれば、第３半導体層３３０から第１半導体層３０５の内部に至る第１トレンチ２４を形成する。第１トレンチ２４は、第３半導体層３３０、第２半導体層３２０、および第１半導体層３０５の一部分を選択的にエッチングすることにより形成することができる。
【０２０６】
第１トレンチ２４の側壁部は、第１トレンチ２４の底面と垂直をなすように形成されてよい。別の例として、第１トレンチ２４の側壁部は、第１トレンチ２４の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０２０７】
図５９を参照すれば、第１トレンチ２４を埋め込む、第１型にドーピングされた窒化物系第４半導体層３４０を形成する。第４半導体層３４０は、第１トレンチ２４を埋め込むように形成されると同時に、第３半導体層３３０上に積層されるように形成されてよい。
【０２０８】
次に、第４半導体層３４０よりも高濃度の第１型にドーピングされた上部窒化物系半導体層３６０を形成することができる。一実施形態において、第４半導体層３４０は、約１Ｅ１６〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよく、上部窒化物系半導体層３６０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第２半導体層３２０は、第１半導体層３０５、第３半導体層３３０、および第４半導体層３４０によって取り囲まれるように配置されてよい。
【０２０９】
図６０を参照すれば、上部窒化物系半導体層３６０および窒化物系第４半導体層３４０を選択的にエッチングして、第２トレンチ３４を形成する。第２トレンチ３４は、第１トレンチ２４の内部に形成されてよい。
【０２１０】
より具体的な一実施形態によれば、第２トレンチ３４は、第１トレンチ２４の側壁部から第４半導体層３４０が所定の厚さｔ１、ｔ２だけ残存するように、第４半導体層３４０を選択的にエッチングする工程を行うことにより形成されてよい。残存する第４半導体層３４０の一部分は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第４半導体層３４０の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【０２１１】
第２トレンチ３４は、第３半導体層３３０の表面から少なくとも第２半導体層３２０の厚さをカバーするように形成されてよい。図面では、第２トレンチ３４の底面が第１トレンチ２４の底面と同一水準の深さで示されているが、必ずしもこれに限定されるものではなく、第２トレンチ３４の底面が第１トレンチ２４の底面より深く、または浅くなるように形成されてもよい。
【０２１２】
第２トレンチ３４の側壁部は、第２トレンチ３４の底面と垂直をなすように形成されてよい。別の例として、第２トレンチ３４の側壁部は、第２トレンチ３４の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０２１３】
図６１を参照すれば、第２トレンチ３４の間の上部窒化物系半導体層３６０、第４半導体層３４０、および第３半導体層３３０を選択的にエッチングして、第２半導体層３２０を部分的に露出させる第３トレンチ４４を形成する。第３トレンチ４４の側壁部は、第３トレンチ４４の底面と垂直をなすように形成されてよい。
【０２１４】
別の例として、第３トレンチ４４の側壁部は、第３トレンチ４４の底面と所定の角度で傾斜をなすように形成されてよい。第３トレンチ４４は、後述のソース電極３８０を形成するためのソースコンタクト４４として機能することができる。
【０２１５】
図６２を参照すれば、第２トレンチ３４および第３トレンチ４４の内部および上部窒化物系半導体層３６０上にゲート誘電膜３７２を形成する。図示のように、ゲート誘電膜３７２が第２トレンチ３４の側壁に沿って形成され、第３トレンチ４４の内部を埋め込むように形成されてよい。
【０２１６】
ゲート誘電膜３７２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。ゲート誘電膜３７２を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２１７】
図６３を参照すれば、第２トレンチ３４の内部および第２トレンチ３４の外部のゲート誘電膜３７２上にゲート導電層を形成することにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ３４の内部を埋め込むように形成されてよい。
【０２１８】
ゲート電極３７４は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極３７４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。ゲート電極３７４を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２１９】
図６４を参照すれば、ゲート誘電膜３７２およびゲート電極３７４上に層間絶縁膜３７６を形成する。層間絶縁膜３７６は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。層間絶縁膜３７６を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２２０】
図６５を参照すれば、層間絶縁膜３７６およびゲート誘電膜３７２を選択的にエッチングして、層間絶縁層３７８およびゲート誘電層３７３を形成する。また、前記選択的エッチング過程で、第３トレンチ４４の内部のゲート誘電膜３７２が除去されることにより、第３トレンチ４４が露出する。第３トレンチ４４は、少なくとも第４半導体層３４０から下部方向に形成されて、第２半導体層３２０を露出させることができる。第３トレンチ４４は、後述のように、ソース電極３８０を形成するためのソースコンタクト４４として機能することができる。
【０２２１】
図６６を参照すれば、ソースコンタクト４４の内部および層間絶縁層３７８の間にソース電極３８０を形成する。ソース電極３８０は、第３半導体層３３０、第４半導体層３４０、または上部窒化物系半導体層３６０とオーミックコンタクトをなすことができる。ソース電極３８０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ソース電極３８０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２２２】
図６７を参照すれば、ソース電極３８０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、一例として、熱伝導率の良い金属のような材質からなる構造物であってよい。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極３８０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【０２２３】
図６７をさらに参照すれば、基板３０１を、窒化物シードパターン４１５および窒化物バッファ層４２０と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０２２４】
図６８を参照すれば、基板３０１が分離されることにより、露出する窒化物シードパターン４１５および窒化物バッファ層４２０上にドレイン電極３９０を形成する。ドレイン電極３９０は、窒化物バッファ層４２０とオーミックコンタクトを形成することができる。
【０２２５】
ドレイン電極３９０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ドレイン電極３９０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。上述の工程により、本発明の一実施形態にかかる窒化物系トランジスタを製造することができる。
【０２２６】
いくつかの他の実施形態によれば、図６６に関連して上述したソース電極３８０を形成する工程を行った後に、基板３０１上で、第１半導体層３０５、第２半導体層３２０、第３半導体層３３０、第４半導体層３４０、上部窒化物系半導体層３６０を選択的にエッチングして、下部窒化物系半導体層３０２を露出させることができる。
【０２２７】
次に、下部窒化物系半導体層３０２上にドレイン電極３９０を形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【０２２８】
以下では、図６８を参照して、本発明の実施形態にかかる垂直型窒化物系トランジスタの駆動方法を説明する。まず、動作待機状態で、第２半導体層３２０とゲート電極３７４との間に位置する第４半導体層３４０に空乏領域１６１０が形成される。ソース電極３８０とドレイン電極３９０との間に駆動電圧が印加されても、空乏領域１６１０が電荷の移動を妨げることにより、ソース電極３８０とドレイン電極３９０との間で電荷の伝導は発生しない。
【０２２９】
ゲート電極３７４に閾値電圧以上の電圧が印加されると、空乏領域１６１０が除去され、第４半導体層３４０内に上下方向のチャネル層が形成される。一実施形態として、第４半導体領域３４０がｎ型ドーピングされたＧａＮ層を含み、第２半導体層３２０がｐ型ドーピングされたＧａＮ層を含む場合、ゲート電極３７４に印加される前記電圧によって、第４半導体層３４０に電子が伝導可能な上下方向のチャネル層が形成できる。
【０２３０】
前記電子は、ソース電極３８０から第３半導体領域３３０に伝導された後に、下部方向に位置する前記チャネル層、第１半導体層３２０、下部窒化物系半導体層３０２、窒化物バッファ層４２０を通過してドレイン電極３９０に伝導可能である。本実施形態では、ゲート電極３７４によって制御されるチャネル層を上下方向に構成するが、チャネル層をｎ型ドーピングされたＧａＮ層に形成することにより、チャネル層における電荷移動度を増加させることができる。
【０２３１】
本発明の実施形態にかかる製造方法によれば、基板３０１上に、下部窒化物系半導体層３０２、第１半導体層３０５〜第４半導体層３４０、および上部窒化物系半導体層３６０を形成するにあたり、基板物質と窒化物系半導体物質との間の結晶格子の差に起因して窒化物系半導体層内に発生する貫通転位の形成を抑制することができる。これにより、上述の垂直型窒化物系トランジスタの構造において、貫通転位を介したソース電極とドレイン電極との間の、所望しないリーク電流の発生を抑制することができる。
【０２３２】
図７０〜図７８は、本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。図７０を参照すれば、基板３０１上に窒化物シードパターン４１５を形成する。次に、窒化物シードパターン４１５の間を埋め込むように、基板３０１上に窒化物バッファ層４２０を形成する。窒化物バッファ層４２０上に窒化物側面成長用マスクパターン４３０を形成する。次に、窒化物側面成長用マスクパターン４３０を用いて、窒化物バッファ層４２０から高濃度の第１型にドーピングされた下部窒化物系半導体層３０２を形成する。
【０２３３】
上述の窒化物シードパターン４１５、窒化物バッファ層４２０、窒化物側面成長用マスクパターン４３０、および下部窒化物系半導体層３０２の構成および形成方法は、図５３〜図５７に関連して上述した実施形態におけるそれぞれの構成および形成方法と実質的に同一である。
【０２３４】
上述のように、窒化物シードパターン４１５を用いる窒化物バッファ層４２０の側面成長、および窒化物側面成長用マスクパターン４３０を用いる下部窒化物系半導体層３０２の側面成長により、下部窒化物系半導体層３０２の内部の貫通転位の密度を従来に比べて減少させることができる。
【０２３５】
図７０を参照すれば、下部窒化物系半導体層３０２上に、第１型にドーピングされた窒化物系第１半導体層３０５と、第２型にドーピングされた窒化物系第２半導体層３２０と、高濃度の第１型にドーピングされた上部窒化物系半導体層１５１０とを順次形成する。一実施形態において、下部窒化物系半導体層３０２は高濃度にドーピングされたｎ型のＧａＮ層、第１半導体層３０５は下部窒化物系半導体層３０２に対して相対的に低濃度にドーピングされたｎ型のＧａＮ層、第２半導体層３２０はｐ型のＧａＮ層、上部窒化物系半導体層１５１０は高濃度にドーピングされたｎ型のＧａＮ層であってよい。下部窒化物系半導体層３０２および上部窒化物系半導体層１５１０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされてよく、第１半導体層３０２および第２半導体層３０５は、約１Ｅ１６〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされてよい。
【０２３６】
図７１を参照すれば、上部窒化物系半導体層１５１０から第１半導体層３０５の内部に至る第１トレンチ６４を形成する。第１トレンチ６４は、上部窒化物系半導体層１５１０、第２半導体層３２０、および第１半導体層３０５の一部分を選択的にエッチングすることにより形成されてよい。第１トレンチ６４の側壁部は、第１トレンチ６４の底面と垂直をなすように形成されてよい。別の例として、第１トレンチ６４の側壁部は、第１トレンチ６４の底面と所定の角度で傾斜をなすように形成されてよい。
【０２３７】
図７２を参照すれば、第１トレンチ６４を埋め込む、第１型にドーピングされた窒化物系第３半導体層１５２２を形成する。かくして、第２半導体層３２０は、第１半導体層３０５、上部窒化物系半導体層１５１０、および第３半導体層１５２２によって取り囲まれるように配置されてよい。図示のように、第３半導体層１５２２は、上部窒化物系半導体層１５１０の表面と同一の高さ水準を有するように平坦化できる。
【０２３８】
図７３を参照すれば、第３半導体層１５２２を選択的にエッチングして、第２トレンチ７４を形成する。第２トレンチ７４は、第１トレンチ６４の内部に形成されてよい。より具体的な一実施形態によれば、第２トレンチ７４は、第１トレンチ６４の側壁部から第３半導体層１５２２が所定の厚さｔ３、ｔ４だけ残存するように、第３半導体層１５２２を選択的にエッチングする工程を行うことにより形成されてよい。
【０２３９】
第２トレンチ７４の側壁部に残存する第３半導体層１５２２は、後続の工程により、窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第３半導体層１５２２の厚さは、第２半導体層３２０とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。
【０２４０】
図７４を参照すれば、第２トレンチ７４の内部、第３半導体層１５２２、および上部窒化物系半導体層１５１０上にゲート誘電膜３７３を形成する。ゲート誘電膜３７３は、第２トレンチ７４の側壁および底面に沿って形成されてよい。
【０２４１】
次に、第２トレンチ７４の内部および第２トレンチ７４の外部のゲート誘電膜３７３上にゲート導電層を形成してパターニングすることにより、ゲート電極３７４を形成することができる。この時、前記ゲート導電層は、第２トレンチ７４の内部を埋め込むように形成されてよい。
【０２４２】
図７５を参照すれば、ゲート誘電膜３７３およびゲート電極３７４上に層間絶縁層３７８を形成する。次に、前記層間絶縁層３７８、ゲート誘電膜３７３、および上部窒化物系半導体層１５１０を選択的にエッチングして、第２半導体層３２０を部分的に露出させる第３トレンチ８４を形成することができる。第３トレンチ８４は、ソース電極３８０を形成するためのソースコンタクト８４として機能することができる。
【０２４３】
図７６を参照すれば、ソースコンタクト８４の内部および層間絶縁層３７８の間にソース電極３８０を形成する。ソース電極３８０は、上部窒化物系半導体層１５１０とオーミックコンタクトをなすことができる。
【０２４４】
図７７を参照すれば、接合部材９１２を用いて、ソース電極３８０の上部にヒートシンク９１０を配置させる。また、基板３０１を、窒化物シードパターン４１５および窒化物バッファ層４２０と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０２４５】
基板３０１が分離されることにより、露出する窒化物シードパターン４１５および窒化物バッファ層４２０上にドレイン電極３９０を形成する。ドレイン電極３９０は、窒化物バッファ層４２０とオーミックコンタクトを形成することができる。ドレイン電極３９０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【０２４６】
いくつかの他の実施形態によれば、図７６に関連して上述したソース電極３８０を形成する工程を行った後に、図７８に示されるように、基板３０１上で、第１半導体層３０５、第２半導体層３２０などを選択的にエッチングして、下部窒化物系半導体層３０２を露出させることができる。次に、下部窒化物系半導体層３０２上にドレイン電極３９２を形成することができる。加えて、ソース電極３８０の上部にヒートシンクを追加的に配置させてもよい。
【０２４７】
図７９〜図９３は、本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。以下、説明する実施形態において、窒化物系半導体層は、一例として、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）のような窒化物半導体を含むことができる。前記窒化物系半導体層は、一例として、金属有機化学気相蒸着法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、水素化気相蒸着エピタキシ（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）などのような方法を用いるエピ成長法によって形成することができる。
【０２４８】
図７９を参照すれば、基板５０５上に、高濃度の第１型にドーピングされた下部窒化物系半導体層５１０と、第１型にドーピングされた窒化物系第１半導体層５２１とを順次形成する。基板５０５は、一例として、シリコン基板、サファイア基板、炭化シリコン（ＳｉＣ）基板、ＡｌＮ基板などのような基板であってよいが、必ずしもこれに限定されず、窒化物系半導体物質層を成長させる要件を満足する限り、他の基板も可能である。
【０２４９】
前記第１型とは、ｎ型またはｐ型のドーピング形態を意味する。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。上述のドーピングは、前記窒化物系半導体層の製造工程を行う途中に、ドーピングガスを反応器内に提供することにより行われてよい。一実施形態によれば、下部窒化物系半導体層５１０として高濃度のｎ型ドーピングされたＧａＮ層、第１半導体層５２１としてｎ型ドーピングされたＧａＮ層が形成されてよい。
【０２５０】
下部窒化物系半導体層５１０が基板５０５上で形成される時、基板５０５と下部窒化物系半導体層５１０をなす物質の格子定数の差に起因して結晶欠陥である貫通転位５１２が下部窒化物系半導体層５１０の内部に形成される。貫通転位５１２は、基板５０５に対して上下方向に形成される。貫通転位５１２は、第１半導体層５２１が下部窒化物系半導体層５１０上に形成される時、下部窒化物系半導体層５１０の内部に延びる。エピ成長法を適用する限り、下部層の結晶構造に沿って上部層が形成されるからである。
【０２５１】
図７９をさらに参照すれば、第１半導体層上にマスク層５３０を形成する。マスク層５３０は、一例として、酸化物、窒化物、酸窒化物、またはこれらの２以上を含む物質で形成することができる。マスク層５３０は、具体的な例として、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜であってよい。マスク層５３０は、上述の材料膜を単独または複層の積層構造で形成することができる。
【０２５２】
マスク層５３０は、非晶質形態の結晶構造を有するように形成されてよく、一例として、化学気相蒸着法、蒸発法、コーティング法などのような方法を適用して形成することができる。また、マスク層５３０は、第１半導体層５２１と互いに異なる組成および構成原子を有することにより、第１半導体層５２１内の貫通転位５１２がマスク層５３０の内部に延びなくて済む。
【０２５３】
図８０を参照すれば、マスク層５３０を選択的にエッチングして、窒化物側面成長用マスクパターン５３５を形成する。上述のエッチング法は、異方性エッチング法または等方性エッチング法を適用することができる。
【０２５４】
図８１を参照すれば、窒化物側面成長用マスクパターン５３５を用いて、第１半導体層５２１から第１型にドーピングされた窒化物系第２半導体層５２２を成長させる。次に、第２半導体層５２２上に第２型にドーピングされた窒化物系第３半導体層５２３を形成する。
【０２５５】
第１半導体層５２１、第２半導体層５２２、および第３半導体層５２３は、ドーピングタイプが異なるだけで、同一の窒化物を含むことができる。第１型がｎ型の場合、第２型はｐ型を意味することができ、第１型がｐ型の場合、第２型がｎ型であってよい。一例として、ｎ型にドーピングされる場合、ドーパントは、シリコン（Ｓｉ）が適用可能であり、ｐ型にドーピングされる場合、ドーパントは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）などが適用可能である。
【０２５６】
一実施形態において、下部窒化物系半導体層５１０として高濃度のｎ型ドーピングされたＧａＮ層、第１半導体層５２１としてｎ型ドーピングされたＧａＮ層、第２半導体層５２２としてｐ型ドーピングされたＧａＮ層、第３半導体層５２３としてｎ型ドーピングされたＧａＮ層が形成されてよい。
【０２５７】
第２半導体層５２２は、第１半導体層５２１から上下方向および左右方向にエピ成長することができる。エピ成長工程中に上述のｐ型ドーパントが注入されてよい。
【０２５８】
第２半導体層５２２が第１半導体層５２１から成長する時、第１半導体層５２１内の貫通転位５１２も共に延びて、第２半導体層５２２内に形成される。ただし、窒化物側面成長用マスクパターン５３５の上部に形成される第２半導体層５２２の内部には、貫通転位５１２の密度が相対的に低くなり得る。なぜなら、窒化物側面成長用マスクパターン５３５の上部では、第１半導体層５２１から直接窒化物半導体層が成長せず、第１半導体層５２１から上下方向に直接成長していた第１半導体層５２１の一部分が窒化物側面成長用マスクパターン５３５の側面方向に方向を切り替えて成長することにより、窒化物側面成長用マスクパターン５３５の上部に第２半導体層５２２の部分が形成されるからである。側面成長する窒化物層は、下部層の結晶構造に沿わないことから、下部層の貫通転位が延びなくて済む。
【０２５９】
第２半導体層５２２内の貫通転位の密度が低いことから、第２半導体層５２２からエピ成長する第３半導体層５２３内の貫通転位の密度も低くなり得る。
【０２６０】
図８２を参照すれば、第３半導体層５２３から第１半導体層５２１の内部に至る第１トレンチ１６を形成する。第１トレンチ１６は、第３半導体層５２３、第２半導体層５２２、窒化物側面成長用マスクパターン５３５、および第１半導体層５２１を選択的にエッチングすることにより形成することができる。第１トレンチ１６の側壁部は、第１トレンチ１６の底面と垂直をなすように形成されてよい。
【０２６１】
別の例として、第１トレンチ１６の側壁部は、第１トレンチ１６の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０２６２】
図８３を参照すれば、第１トレンチ１６を埋め込む、第１型にドーピングされた窒化物系第４半導体層５２４を形成する。第４半導体層５２４は、第１トレンチ１６を埋め込むように形成されると同時に、第３半導体層５２３上に積層されるように形成されてよい。
【０２６３】
次に、第４半導体層５２４よりも高濃度の第１型にドーピングされた上部窒化物系半導体層５４０を形成することができる。一実施形態において、第４半導体層５２４は、約１Ｅ１７〜１Ｅ１９／ｃｍ３のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよく、上部窒化物系半導体層５４０は、約１Ｅ１９／ｃｍ３以上のドーピング濃度にドーピングされたｎ型のＧａＮ層であってよい。かくして、第３半導体層５２３は、第２半導体層５２２、および第４半導体層５２４によって取り囲まれるように配置されてよい。
【０２６４】
図８４を参照すれば、上部窒化物系半導体層５４０および第４半導体層５２４を選択的にエッチングして、第２トレンチ２６を形成する。第２トレンチ２６は、第１トレンチ１６の内部に形成されてよい。
【０２６５】
より具体的な一実施形態によれば、第２トレンチ２６は、第１トレンチ１６の側壁部から第４半導体層５２４が所定の厚さｔ１、ｔ２だけ残存するように、第４半導体層５２４を選択的にエッチングする工程を行うことにより形成されてよい。
【０２６６】
残存する第４半導体層５２４の一部分は、後続の工程により、垂直型窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第４半導体層５２４の厚さは、第３半導体層５２３とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。図示のように、第２トレンチ２６の底面は、第１トレンチ１６の底面と同一水準の深さであってよいが、必ずしもこれに限定されるものではなく、第２トレンチ２６の底面が第１トレンチ１６の底面より深く、または浅くなるように形成されてもよい。
【０２６７】
第２トレンチ２６の側壁部は、第２トレンチ２６の底面と垂直をなすように形成されてよい。別の例として、第２トレンチ２６の側壁部は、第２トレンチ２６の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０２６８】
図８５を参照すれば、第２トレンチ２６の間の上部窒化物系半導体層５４０、第４半導体層５２４を選択的にエッチングして、第２半導体層５２２を部分的に露出させる第３トレンチ３６を形成する。第３トレンチ３６の側壁部は、第３トレンチ３６の底面と垂直をなすように形成されてよい。別の例として、第３トレンチ３６の側壁部は、第３トレンチ３６の底面と所定の角度で傾斜をなすように形成されてよい。第３トレンチ３６は、後述のソース電極５７０を形成するためのソースコンタクト３６として機能することができる。
【０２６９】
図８６を参照すれば、第２トレンチ２６および第３トレンチ３６の内部および上部窒化物系半導体層５４０上にゲート誘電膜５５２を形成する。図示のように、ゲート誘電膜５５２が第２トレンチ２６の側壁に沿って形成され、第３トレンチ３６の内部を埋め込むように形成されてよい。
【０２７０】
ゲート誘電膜５５２は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。ゲート誘電膜５５２を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２７１】
図８７を参照すれば、第２トレンチ２６の内部および第２トレンチ２６の外部のゲート誘電膜５５２上にゲート導電層を形成してパターニングすることにより、ゲート電極５５４を形成することができる。この時、前記ゲート導電層は、第２トレンチ２６の内部を埋め込むように形成されてよい。
【０２７２】
ゲート電極５５４は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、炭素（Ｃ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、またはこれらの組み合わせを含むドーパントがドーピングされたｐ型ＧａＮ半導体を含むことができる。他の例として、ゲート電極５５４は、ニッケル（Ｎｉ）、金（Ａｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）などの金属を含むことができる。ゲート電極５５４を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２７３】
図８８を参照すれば、ゲート誘電膜５５２およびゲート電極５５４上に層間絶縁膜５６０を形成する。層間絶縁膜５６０は、一例として、酸化物、窒化物、または酸窒化物を含むことができる。層間絶縁膜５６０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２７４】
図８９を参照すれば、層間絶縁膜５６０およびゲート誘電膜５５２を選択的にエッチングして、層間絶縁層５６２およびゲート誘電層５５３を形成する。また、前記選択的エッチング過程で、第３トレンチ３６の内部のゲート誘電膜５５２が除去されることにより、第３トレンチ３６が露出する。第３トレンチ３６は、少なくとも第４半導体層５２４から下部方向に形成されて、第３半導体層５２３を露出させることができる。第３トレンチ３６は、後述のように、ソース電極５７０を形成するためのソースコンタクト３６として機能することができる。
【０２７５】
図９０を参照すれば、ソースコンタクト３６の内部および層間絶縁層５６２の間にソース電極５７０を形成する。ソース電極５７０は、第４半導体層５２４または上部窒化物系半導体層５４０とオーミックコンタクトをなすことができる。ソース電極５７０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ソース電極５７０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。
【０２７６】
図９１を参照すれば、ソース電極５７０の上部にヒートシンク９１０を配置させる。ヒートシンク９１０は、垂直型窒化物系トランジスタの内部で発生する熱を外部に伝導させる機能を果たす。ヒートシンク９１０は、一例として、熱伝導率の良い金属のような材質からなる構造物であってよい。ヒートシンク９１０は、接合部材９１２を用いて、ソース電極５７０の上部に付着することができる。接合部材９１２は、一例として、熱伝導率の良いソルダーまたは金属ペーストを含むことができるが、必ずしもこれに限定されず、公知の他の物質を含むことができる。
【０２７７】
図９１をさらに参照すれば、基板５０５を、下部窒化物系半導体層５１０と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０２７８】
図９２を参照すれば、基板５０５が分離されることにより、露出する下部窒化物系半導体層５１０上にドレイン電極５８０を形成する。ドレイン電極５８０は、下部窒化物系半導体層５１０とオーミックコンタクトを形成することができる。
【０２７９】
ドレイン電極５８０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。ドレイン電極５８０を形成する方法は、一例として、化学気相蒸着法、スパッタリング、原子層蒸着法、蒸発法などを適用することができる。上述の工程により、本発明の一実施形態にかかる窒化物系トランジスタを製造することができる。
【０２８０】
図９３のように、いくつかの他の実施形態によれば、図９０に関連して上述したソース電極５７０を形成する工程を行った後に、基板５０５上で、第１半導体層５２１、第２半導体層５２２、窒化物側面成長用マスクパターン５３５、第３半導体層５２３、第４半導体層５２４、上部窒化物系半導体層５４０を選択的にエッチングして、下部窒化物系半導体層５１０を露出させることができる。
【０２８１】
次に、下部窒化物系半導体層５１０上にドレイン電極５８２を形成することができる。加えて、ソース電極５７０の上部にヒートシンクを追加的に配置させてもよい。
【０２８２】
以下では、図９２を参照して、本発明の実施形態にかかる垂直型窒化物系トランジスタの駆動方法を説明する。まず、動作待機状態で、第３半導体層５２３とゲート電極５５４との間に位置する第４半導体層５２４に空乏領域１４１０が形成される。ソース電極５７０とドレイン電極５８０との間に駆動電圧が印加されても、空乏領域１４１０が電荷の移動を妨げることにより、ソース電極５７０とドレイン電極５８０との間で電荷の伝導は発生しない。
【０２８３】
ゲート電極５５４に閾値電圧以上の電圧が印加されると、空乏領域１４１０が除去され、第４半導体層５２４内に上下方向のチャネル層が形成される。一実施形態として、第４半導体層５２４がｎ型ドーピングされたＧａＮ層を含み、第３半導体層５２３がｐ型ドーピングされたＧａＮ層を含む場合、ゲート電極５５４に印加される前記電圧によって、第４半導体層５２４に電子が伝導可能な上下方向のチャネル層が形成できる。
【０２８４】
前記電子は、ソース電極５７０から上部窒化物系半導体層５４０に伝導された後に、下部方向に位置する前記チャネル層、第１半導体層５２１、および下部窒化物系半導体層５１０を通過してドレイン電極５８０に伝導可能である。本実施形態では、ゲート電極５５４によって制御されるチャネル層を上下方向に構成するが、チャネル層をｎ型ドーピングされたＧａＮ層に形成することにより、チャネル層における電荷移動度を増加させることができる。
【０２８５】
図９４〜図１０４は、本発明の一実施形態にかかる垂直型窒化物系トランジスタの製造方法を概略的に示す断面図である。図９４を参照すれば、図８１に関連して上述した基板構造物を用意する。すなわち、基板５０５上に、下部窒化物系半導体層５１０、第１半導体層５２１、第２半導体層５２２、および第３半導体層５２３が積層される。第２半導体層５２２は、窒化物側面成長用マスクパターン５３５を用いて、第１半導体層５２１からエピ成長することができる。
【０２８６】
図９５を参照すれば、第３半導体層５２３上に高濃度の第１型にドーピングされた上部窒化物系半導体層１５４０を形成する。一実施形態において、下部窒化物系半導体層５１０として高濃度のｎ型ドーピングされたＧａＮ層、第１半導体層５２１としてｎ型ドーピングされたＧａＮ層、第２半導体層５２２としてｐ型ドーピングされたＧａＮ層、第３半導体層５２３としてｎ型ドーピングされたＧａＮ層、上部窒化物系半導体層１５４０として高濃度のｎ型ドーピングされたＧａＮ層が形成されてよい。
【０２８７】
図９６を参照すれば、上部窒化物系半導体層１５４０から第１半導体層５２１の内部に至る第１トレンチ４６を形成する。第１トレンチ４６は、上部窒化物系半導体層１５４０、第３半導体層５２３、第２半導体層５２２、窒化物側面成長用マスクパターン５３５、および第１半導体層５２１を選択的にエッチングすることにより形成することができる。第１トレンチ４６の側壁部は、第１トレンチ４６の底面と垂直をなすように形成されてよい。
【０２８８】
別の例として、第１トレンチ４６の側壁部は、第１トレンチ４６の底面と所定の角度で傾斜をなすように形成されてよい。この時、傾斜角はエッチング工程によって異なるが、ＧａＮの格子面に沿って約３０〜９０度未満の角度を有することができる。より詳細には、ドライエッチングまたはウェットエッチングした時、約６０〜７０度の傾斜を有することができる。
【０２８９】
図９７を参照すれば、第１トレンチ４６を埋め込む、第１型にドーピングされた窒化物系第４半導体層１５５０を形成する。第４半導体層１５５０は、第１トレンチ４６を埋め込み、上部窒化物系半導体層１５４０と同一の表面を有するように平坦化できる。かくして、第３半導体層５２３は、第２半導体層５２２、上部窒化物系半導体層１５４０、および第４半導体層１５５０によって取り囲まれるように配置されてよい。
【０２９０】
図９８を参照すれば、第４半導体層１５５０を選択的にエッチングして、第２トレンチ５６を形成する。第２トレンチ５６は、第１トレンチ４６の内部に形成されてよい。より具体的な一実施形態によれば、第２トレンチ５６は、第１トレンチ４６の側壁部から第４半導体層１５５０が所定の厚さｔ３、ｔ４だけ残存（すなわち、図面における第４半導体層の部分１５５２）するように、第４半導体層１５５０を選択的にエッチングする工程を行うことにより形成されてよい。
【０２９１】
残存する第４半導体層１５５０の一部分１５５２は、後続の工程により、垂直型窒化物系トランジスタのチャネル層として機能することができる。したがって、残存する第４半導体層１５５２の厚さは、第３半導体層５２３とゲート電極との間に形成される空乏領域の幅を考慮して決定可能である。図示のように、第２トレンチ５６の底面は、第１トレンチ４６の底面と同一水準の深さであってよいが、必ずしもこれに限定されるものではなく、第２トレンチ５６の底面が第１トレンチ４６の底面より深く、または浅くなるように形成されてもよい。
【０２９２】
図９９を参照すれば、第２トレンチ５６の内部、第４半導体層１５５２、および上部窒化物系半導体層１５４０上にゲート誘電膜５５３を形成する。ゲート誘電膜５５３は、第２トレンチ５６の側壁および底面に沿って形成されてよい。
【０２９３】
次に、第２トレンチ５６の内部および第２トレンチ５６の外部のゲート誘電膜５５３上にゲート導電層を形成してパターニングすることにより、ゲート電極５５４を形成することができる。この時、前記ゲート導電層は、第２トレンチ５６の内部を埋め込むように形成されてよい。
【０２９４】
図１００を参照すれば、ゲート誘電膜５５３およびゲート電極５５４上に層間絶縁層５６２を形成する。次に、前記層間絶縁層５６２、ゲート誘電膜５５３、および上部窒化物系半導体層１５４０を選択的にエッチングして、第３半導体層５２３を部分的に露出させる第３トレンチ６６を形成することができる。第３トレンチ６６は、ソース電極５７０を形成するためのソースコンタクト６６として機能することができる。
【０２９５】
図１０１を参照すれば、ソースコンタクト６６の内部および層間絶縁層５６２の間にソース電極５７０を形成する。ソース電極５７０は、上部窒化物系半導体層１５４０とオーミックコンタクトをなすことができる。
【０２９６】
図１０２を参照すれば、接合部材９１２を用いて、ソース電極５７０の上部にヒートシンク９１０を配置させる。
【０２９７】
次に、基板５０５を、下部窒化物系半導体層５１０と互いに分離させる。前記分離させる方法は、一例として、レーザリフトオフ（ｌａｓｅｒ  ｌｉｆｔ  ｏｆｆ）工程を適用することができる。
【０２９８】
図１０３を参照すれば、基板５０５が分離されることにより、露出する下部窒化物系半導体層５１０上にドレイン電極５８０を形成する。ドレイン電極５８０は、下部窒化物系半導体層５１０とオーミックコンタクトを形成することができる。ドレイン電極５８０は、一例として、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、またはこれらの組み合わせを含むことができる。
【０２９９】
図１０４のように、いくつかの他の実施形態によれば、図１０１に関連して上述したソース電極５７０を形成する工程を行った後に、基板５０５上で、第１半導体層５２１、第２半導体層５２２、第３半導体層５２３、窒化物側面成長用マスクパターン５３５を選択的にエッチングして、下部窒化物系半導体層５１０を露出させることができる。
【０３００】
次に、下部窒化物系半導体層５１０上にドレイン電極５８２を形成することができる。加えて、ソース電極５７０の上部にヒートシンクを追加的に配置させてもよい。
【０３０１】
以上、図面および実施形態を参照して説明したが、当該技術分野における熟練した当業者は、下記の特許請求の範囲に記載された本出願の技術的思想を逸脱しない範囲内で本出願に開示された実施形態を多様に修正および変更可能であることを理解することができる。
【符号の説明】
【０３０２】
１００、２００、３００、４００：窒化物系トランジスタ
１０、２０、３０、４０、２２、３２、４２、６０、７０、８０、６２、７２、８２、２４、３４、４４、５４、６４、７４、８４、１６、２６、３６、４６、５６、６６：トレンチ
１０１：基板
１０５：第１半導体領域
１１０：絶縁性電流遮断層
１１５：空乏領域
１２０：第２半導体パターン領域
１３０：第３半導体領域
１４２：ゲート誘電層
１４４：ゲート電極
１４６：層間絶縁層
１５０：ソース電極
１６０：第４半導体領域
１７０：ドレイン電極
１８０：ヒートシンク
１８２：接合部材
３０１：基板
３０２：下部窒化物系半導体層
３０５：第１半導体層
３２０：第２半導体層
３３０：第３半導体層
３４０：第４半導体層
３６０：上部窒化物系半導体層
３７２：ゲート誘電膜
３７３：ゲート誘電層
３７４：ゲート電極
３７６：層間絶縁層
３７８：層間絶縁層
３８０：ソース電極
３９０、３９２：ドレイン電極
４１０：窒化物層
４１２：貫通転位
４１５：窒化物シードパターン
４２０：窒化物バッファ層
４３０：窒化物側面成長用マスクパターン
５０５：基板
５１０：下部窒化物系半導体層
５１２：貫通転位
５２１、５２２、５２３、５２４：第１、第２、第３、第４半導体層
５３０：マスク層
５３５：窒化物側面成長用マスクパターン
５４０：上部窒化物系半導体層
５５３：ゲート誘電層
５５４：ゲート電極
５６２：層間絶縁層
５７０：ソース電極
５８０、５８２：ドレイン電極
９１０：ヒートシンク
９１２：接合部材
１５１０：上部窒化物系半導体層
１５２０、１５２２：第３半導体層
１５４０：上部窒化物系半導体層
１５５０、１５５２：第４半導体層
【図１】
0005909531.tif 000002
【図２】
0005909531.tif 000003
【図３】
0005909531.tif 000004
【図４】
0005909531.tif 000005
【図５】
0005909531.tif 000006
【図６】
0005909531.tif 000007
【図７】
0005909531.tif 000008
【図８】
0005909531.tif 000009
【図９】
0005909531.tif 000010
【図１０】
0005909531.tif 000011
【図１１】
0005909531.tif 000012
【図１２】
0005909531.tif 000013
【図１３】
0005909531.tif 000014
【図１４】
0005909531.tif 000015
【図１５】
0005909531.tif 000016
【図１６】
0005909531.tif 000017
【図１７】
0005909531.tif 000018
【図１８】
0005909531.tif 000019
【図１９】
0005909531.tif 000020
【図２０】
0005909531.tif 000021
【図２１】
0005909531.tif 000022
【図２２】
0005909531.tif 000023
【図２３】
0005909531.tif 000024
【図２４】
0005909531.tif 000025
【図２５】
0005909531.tif 000026
【図２６】
0005909531.tif 000027
【図２７】
0005909531.tif 000028
【図２８】
0005909531.tif 000029
【図２９】
0005909531.tif 000030
【図３０】
0005909531.tif 000031
【図３１】
0005909531.tif 000032
【図３２】
0005909531.tif 000033
【図３３】
0005909531.tif 000034
【図３４】
0005909531.tif 000035
【図３５】
0005909531.tif 000036
【図３６】
0005909531.tif 000037
【図３７】
0005909531.tif 000038
【図３８】
0005909531.tif 000039
【図３９】
0005909531.tif 000040
【図４０】
0005909531.tif 000041
【図４１】
0005909531.tif 000042
【図４２】
0005909531.tif 000043
【図４３】
0005909531.tif 000044
【図４４】
0005909531.tif 000045
【図４５】
0005909531.tif 000046
【図４６】
0005909531.tif 000047
【図４７】
0005909531.tif 000048
【図４８】
0005909531.tif 000049
【図４９】
0005909531.tif 000050
【図５０】
0005909531.tif 000051
【図５１】
0005909531.tif 000052
【図５２】
0005909531.tif 000053
【図５３】
0005909531.tif 000054
【図５４】
0005909531.tif 000055
【図５５】
0005909531.tif 000056
【図５６】
0005909531.tif 000057
【図５７】
0005909531.tif 000058
【図５８】
0005909531.tif 000059
【図５９】
0005909531.tif 000060
【図６０】
0005909531.tif 000061
【図６１】
0005909531.tif 000062
【図６２】
0005909531.tif 000063
【図６３】
0005909531.tif 000064
【図６４】
0005909531.tif 000065
【図６５】
0005909531.tif 000066
【図６６】
0005909531.tif 000067
【図６７】
0005909531.tif 000068
【図６８】
0005909531.tif 000069
【図６９】
0005909531.tif 000070
【図７０】
0005909531.tif 000071
【図７１】
0005909531.tif 000072
【図７２】
0005909531.tif 000073
【図７３】
0005909531.tif 000074
【図７４】
0005909531.tif 000075
【図７５】
0005909531.tif 000076
【図７６】
0005909531.tif 000077
【図７７】
0005909531.tif 000078
【図７８】
0005909531.tif 000079
【図７９】
0005909531.tif 000080
【図８０】
0005909531.tif 000081
【図８１】
0005909531.tif 000082
【図８２】
0005909531.tif 000083
【図８３】
0005909531.tif 000084
【図８４】
0005909531.tif 000085
【図８５】
0005909531.tif 000086
【図８６】
0005909531.tif 000087
【図８７】
0005909531.tif 000088
【図８８】
0005909531.tif 000089
【図８９】
0005909531.tif 000090
【図９０】
0005909531.tif 000091
【図９１】
0005909531.tif 000092
【図９２】
0005909531.tif 000093
【図９３】
0005909531.tif 000094
【図９４】
0005909531.tif 000095
【図９５】
0005909531.tif 000096
【図９６】
0005909531.tif 000097
【図９７】
0005909531.tif 000098
【図９８】
0005909531.tif 000099
【図９９】
0005909531.tif 000100
【図１００】
0005909531.tif 000101
【図１０１】
0005909531.tif 000102
【図１０２】
0005909531.tif 000103
【図１０３】
0005909531.tif 000104
【図１０４】
0005909531.tif 000105