(57)【特許請求の範囲】
【請求項１】
半導体基板の表面側に設けられた第１導電型のコンタクト領域と、
コンタクト領域より深い位置に設けられているとともにコンタクト領域に隣接する第２導電型のボディ領域と、
ボディ領域より深い位置に設けられているとともにボディ領域によってコンタクト領域から分離されている第１導電型のドリフト領域と、
半導体基板の表面からコンタクト領域及びボディ領域を貫通して形成され、その底部がドリフト領域内に位置するトレンチと、
トレンチの内面を覆う絶縁膜と、
絶縁膜で覆われた状態でトレンチ内に収容されているゲート電極と、
ドリフト領域内のトレンチの底部より深い位置に設けられているとともに、トレンチの底部に隣接する第２導電型のフローティング領域と、
を有しており、
フローティング領域は、トレンチの底部に隣接している第１層と、第１層よりも深い位置に設けられている第２層とを有しており、第１層の幅は、第２層の幅よりも広く、かつ、トレンチの底部の幅と同一か又はそれよりも狭い、
ことを特徴とする半導体装置。
【請求項２】
半導体装置を製造する方法であって、
半導体装置は、
半導体基板の表面側に設けられた第１導電型のコンタクト領域と、
コンタクト領域より深い位置に設けられているとともにコンタクト領域に隣接する第２導電型のボディ領域と、
ボディ領域より深い位置に設けられているとともにボディ領域によってコンタクト領域から分離されている第１導電型のドリフト領域と、
半導体基板の表面からコンタクト領域及びボディ領域を貫通して形成され、その底部がドリフト領域内に位置するトレンチと、
トレンチの内面を覆う絶縁膜と、
絶縁膜で覆われた状態でトレンチ内に収容されているゲート電極と、
ドリフト領域内のトレンチの底部より深い位置に設けられているとともに、トレンチの底部に隣接する第２導電型のフローティング領域と、
を有しており、
フローティング領域は、トレンチの底部に隣接している第１層と、第１層よりも深い位置に設けられている第２層とを有しており、第１層の幅は、第２層の幅よりも広く、
半導体装置を製造する方法は、
半導体基板の表面から深さ方向に伸びるトレンチを形成するトレンチ形成工程と、
形成されたトレンチの底部に、第１の注入エネルギーで第２導電型の不純物を注入することによって第１層に対応する第２導電型領域を形成する第１の不純物注入工程と、
トレンチの底部に第２導電型の不純物が注入された後に、トレンチの少なくとも側面を覆う保護膜を形成する保護膜形成工程と、
保護膜が形成された後に、さらに、トレンチの底部に、第１の注入エネルギーよりも大きい第２の注入エネルギーで第２導電型の不純物を注入することによって第２層に対応する第２導電型領域を形成する第２の不純物注入工程と、
を有しており、
第１の不純物注入工程では、形成されたトレンチの少なくとも側面に保護膜が形成されていない状態で、又は、形成されたトレンチの少なくとも側面に保護膜形成工程で形成される保護膜より厚みの薄い保護膜が形成された状態で、第２導電型の不純物を注入する、
ことを特徴とする半導体装置の製造方法。
【請求項３】
保護膜形成工程において形成される保護膜は、半導体基板の表面を酸化することで形成される犠牲酸化膜であって、
第２の注入エネルギーで第２導電型の不純物が注入された後に、犠牲酸化膜を除去する犠牲酸化膜除去工程をさらに有する、
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
例えば、日本国特許公開公報２００５−１１６８２２号（以下、特許文献１という）には、トレンチゲート構造を有する半導体装置が開示されている。この半導体装置は、ｎ型のソース領域と、ｐ型のボディ領域と、ｎ型のドリフト領域と、ｎ型のドレイン領域と、トレンチと、ゲート電極と、ｐ型のフローティング領域とを有する。ソース領域は、半導体基板の表面側に設けられている。ボディ領域は、ソース領域の下側に設けられている。ドリフト領域は、ボディ領域の下側に設けられている。ドレイン領域は、ドリフト領域の下側に設けられている。トレンチは、半導体基板の表面からソース領域及びボディ領域を貫通して形成され、その底部がドリフト領域に位置する。ゲート電極は、絶縁膜で覆われた状態でトレンチ内に収容されている。フローティング領域は、トレンチの直下に設けられている。【０００３】
特許文献１の半導体装置では、ゲート電圧のオフ時に、ボディ領域とドリフト領域との間のｐｎ接合箇所から空乏層が広がるとともに、フローティング領域とドリフト領域との間のｐｎ接合箇所からも空乏層が広がる。即ち、特許文献１の半導体装置では、フローティング領域を有することにより、ドリフト領域の空乏化を促進し、ソース‐ドレイン間の高耐圧化が図られている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フローティング領域をドリフト領域内の深い位置まで形成すれば、空乏層がドリフト領域の深い位置まで形成されるため、電界緩和効果が高くなる。フローティング領域を深い位置まで形成するには、高エネルギーでトレンチに不純物を注入する必要がある。高エネルギーで不純物を注入する場合、トレンチの側面への不純物の注入を抑制するため、トレンチの側面を厚い保護膜で覆う必要がある。しかしながら、トレンチの側面を厚い保護膜で覆うと、例えばトレンチの底部の周縁部（以下コーナー部と呼ぶ）付近に十分に不純物が注入されず、フローティング領域全体の幅が狭くなる場合がある。その場合、コーナー部付近の電界集中が緩和されず、半導体装置の耐圧が低下する場合がある。【０００５】
一方、幅の広いフローティング領域を形成すれば、コーナー部付近の電界集中を緩和でき、半導体装置の高耐圧化を促進することができる。幅の広いフローティング領域を形成するためには、トレンチに不純物を注入する際に、トレンチの側面を厚い保護膜で覆うことはできない。しかしながら、トレンチの側面を薄い保護膜で覆うと、注入される不純物によるトレンチの側面への損傷を抑えるために、低エネルギーで不純物を注入する必要がある。このため、フローティング領域をドリフト領域内の深い位置まで形成できず、フローティング領域全体の深さが浅くなる。その結果、空乏層がドリフト領域の深い位置まで形成されず、半導体装置の耐圧を高くすることができない。【０００６】
本明細書では、従来の構成と比べて、トレンチの側面を保護しながら、半導体装置全体の耐圧を高くすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、第１導電型のコンタクト領域と、第２導電型のボディ領域と、第１導電型のドリフト領域と、トレンチと、絶縁膜と、ゲート電極と、第２導電型のフローティング領域とを有する。コンタクト領域は、半導体基板の表面側に設けられている。ボディ領域は、コンタクト領域より深い位置に設けられているとともにコンタクト領域に隣接する。ドリフト領域は、ボディ領域より深い位置に設けられているとともにボディ領域によってコンタクト領域から分離されている。トレンチは、半導体基板の表面からコンタクト領域及びボディ領域を貫通して形成され、その底部がドリフト領域内に位置している。絶縁膜は、トレンチの内面を覆う。ゲート電極は、絶縁膜で覆われた状態でトレンチ内に収容されている。フローティング領域は、ドリフト領域内のうちトレンチの底部より深い位置に設けられているとともに、トレンチの底部に隣接する。フローティング領域は、トレンチの底部に隣接している第１層と、第１層よりも深い位置に設けられている第２層とを有している。第１層の幅は、第２層の幅よりも広く、かつ、トレンチの底部の幅と同一か又はそれよりも狭い。ここで、「第１層（第２層）の幅」とは、半導体基板を平面視したときのトレンチの長手方向に直交する方向の長さ（寸法）を意味する。
【０００８】
上記の半導体装置では、フローティング領域は、トレンチの底部に隣接している第１層と、第１層より深い位置に形成された第２層を有している。第１層の幅は第２層の幅よりも広い。そのため、トレンチの底部の周縁部（コーナー部）付近への電界集中を緩和することができる。また、第１層は、第２層と比較し、ドリフト領域の浅い位置に形成されるため、第１層の幅を広くしてもトレンチの側面への損傷を抑制することができる。さらに、上記の半導体装置では、フローティング領域は、第１層よりも深い位置に設けられている第２層を有している。そのため、ドリフト領域の深い位置まで空乏層を形成することができる。一方、第２層の幅は第１層の幅より狭いため、第２層をドリフト領域の深い位置まで形成しても、トレンチの側面への損傷を抑制することができる。従って、トレンチの側面を保護しながら、半導体装置全体の耐圧を高くすることができる。【０００９】
さらに本明細書は、新規な半導体装置の製造方法を開示する。本明細書が開示する半導体装置の製造方法は、上記の半導体装置を製造する方法である。本明細書が開示する半導体装置の製造方法は、トレンチ形成工程と、第１の不純物注入工程と、保護膜形成工程と、第２の不純物形成工程とを有している。トレンチ形成工程では、半導体基板の表面から深さ方向に伸びるトレンチを形成する。第１の不純物注入工程では、形成されたトレンチの底部に、第１の注入エネルギーで第２導電型の不純物を注入することによって第１層に対応する第２導電型領域を形成する。保護膜形成工程では、トレンチの底部に第２導電型の不純物が注入された後に、トレンチの少なくとも側面を覆う保護膜を形成する。第２の不純物注入工程では、保護膜が形成された後に、さらに、トレンチの底部に、第１の注入エネルギーよりも大きい第２の注入エネルギーで第２導電型の不純物を注入することによって第２層に対応する第２導電型領域を形成する。第１の不純物注入工程では、形成されたトレンチの少なくとも側面に保護膜が形成されていない状態で、又は、形成されたトレンチの少なくとも側面に保護膜形成工程で形成される保護膜より厚みの薄い保護膜が形成された状態で、第２導電型の不純物を注入する。
【００１０】
上記の方法によると、第１の不純物注入工程では、第２の不純物注入工程で形成される不純物の層（上記の第２層）よりも、幅が広く、深さが浅い不純物の層（上記の第１層）を形成することができる。第２の不純物注入工程では、第１の不純物注入工程で形成される不純物の層（第１層）よりも、幅が狭く、深さが深い不純物の層（第２層）を形成することができる。即ち、この方法によると、先に説明した本明細書で開示する半導体装置を製造することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施例の半導体装置１０の概略断面図。
【図２】半導体装置１０の製造工程を説明する断面図（１）。
【図３】半導体装置１０の製造工程を説明する断面図（２）。
【図４】半導体装置１０の製造工程を説明する断面図（３）。
【図５】半導体装置１０の製造工程を説明する断面図（４）。
【図６】半導体装置１０の製造工程を説明する断面図（５）。
【図７】半導体装置１０の製造工程を説明する断面図（６）。
【図８】第２実施例の半導体装置１０の製造工程を説明する断面図（１）。
【図９】第２実施例の半導体装置１０の製造工程を説明する断面図（２）。
【図１０】第３実施例の半導体装置１００の概略断面図。
【図１１】第４実施例の半導体装置２００の概略断面図。
【００１２】
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。【００１５】
（特徴１）  保護膜形成工程において形成される保護膜は、半導体基板の表面を酸化することで形成される犠牲酸化膜であってもよい。第２の注入エネルギーで第２導電型の不純物が注入された後に、犠牲酸化膜を除去する犠牲酸化膜除去工程をさらに有していてもよい。この構成によると、保護膜が半導体基板の表面を酸化することで形成される犠牲酸化膜であるため、第１の不純物注入工程で不純物を注入した結果、トレンチの側面等に不純物による損傷が発生した場合であっても、犠牲酸化膜内に損傷箇所を含ませることができる。従って、犠牲酸化膜を除去することにより、トレンチの側面等に不純物による損傷が残りにくくなる。製造される半導体装置のゲート閾値電圧が上昇することを抑制することができる。
【００１６】
（第１実施例）
図１に示す半導体装置１０は、主にＳｉＣからなる半導体基板１１、各種電極、絶縁膜、金属配線等によって構成されている。本実施例の半導体装置１０は、縦型のＭＯＳＦＥＴである。図１では、半導体基板１１の表面側及び裏面側に備えられる絶縁膜、電極等の図示を省略している。【００１７】
図１に示すように、半導体基板１１には、ソース領域２０、ボディ領域２２、ドリフト領域２４、ドレイン領域２６、トレンチ１２、ゲート絶縁膜１４、ゲート電極１６、及び、フローティング領域３０が形成されている。【００１８】
ソース領域２０は、半導体基板１１の表面に露出する範囲に形成されている。ソース領域２０はｎ型であり、その不純物濃度は高い。ソース領域２０の表面は、表面電極（図示省略）に対してオーミック接続されている。【００１９】
ボディ領域２２は、ソース領域２０より深い位置に設けられているとともに、ソース領域２０と隣接している。ボディ領域２２は、トレンチ１２の下端部より浅い範囲に形成されている。ボディ領域２２はｐ型である。【００２０】
ドリフト領域２４は、ボディ領域２２より深い位置に設けられている。ドリフト領域２４は、ボディ領域２２によってソース領域２０から分離されている。ドリフト領域２４はｎ型であり、その不純物濃度は低い。【００２１】
ドレイン領域２６は、ドリフト領域２４より深い位置に設けられている。ドレイン領域２６はｎ型であり、その不純物濃度は高い。ドレイン領域２６の裏面は、図示しない裏面電極に対してオーミック接続されている。【００２２】
トレンチ１２は、半導体基板１１の表面からソース領域２０及びボディ領域２２を貫通して形成されている。トレンチ１２の深さ方向の下端部は、ボディ領域２２の下端部からドリフト領域２４内に突き出している。本実施例では、トレンチ１２の開口部の幅は、トレンチ１２の底部１２ａの幅よりも広く形成されている。即ち、トレンチ１２は、底部１２ａに向かってその幅が狭くなるテーパ状に形成されている。トレンチ１２がテーパ状に形成されていることにより、トレンチ１２の肩部（トレンチ１２の開口部付近）での電界集中が緩和され易くなり、高耐圧化を図ることができる。また、トレンチ１２がテーパ状に形成されていることにより、トレンチ１２内にゲート電極１６を形成する際にボイドが形成され難くなるという利点もある。なお、「トレンチ１２の幅」とは、半導体基板１１を平面視したときのトレンチ１２の長手方向に直交する方向（図１では横方向）の長さ（寸法）を意味する。以下、本明細書で「幅」という場合、同様の方向における長さを意味する。【００２３】
ゲート絶縁膜１４は、トレンチ１２の内面を被覆している。ゲート電極１６は、ゲート絶縁膜１４で覆われた状態でトレンチ１２内に収容されている。ゲート電極１６は、その上面が絶縁層（図示省略）で覆われ、表面電極（図示両略）から絶縁されている。ただし、他の位置で、ゲート電極は図示しないゲート配線と接続されている。【００２４】
フローティング領域３０は、トレンチ１２の底部１２ａより深い位置に設けられているとともに、トレンチ１２の底部に隣接している。フローティング領域３０はｐ型である。フローティング領域３０は、トレンチ１２の底部１２ａに隣接している第１層３２と、第１層３２よりも深い位置に設けられている第２層３４とを有している。図に示すように、第１層３２の幅は、第２層３４の幅よりも広い。また、本実施例では、第１層３２の幅は、トレンチ１２の底部１２ａの幅とほぼ同一である。【００２５】
以上、本実施例の半導体装置１０の構成を説明した。上記の通り、本実施例の半導体装置１０では、フローティング領域３０は、トレンチ１２の底部１２ａに隣接する第１層３２を有している。第１層３２の幅は第２層３４の幅よりも広い。また、第１層３２の幅はトレンチ１２の底部１２ａの幅とほぼ同一である。そのため、ドリフト領域内の深い位置までフローティング領域を有する一方、フローティング領域全体の幅が狭い従来の構成と比べて、トレンチ１２の底部１２ａの周縁部（以下「コーナー部」と呼ぶ）付近への電界集中を緩和することができる。また、第１層３２は、第２層３４と比較し、ドリフト領域２４の浅い位置に形成されるため、第１層３２の幅を広くしてもトレンチ１２の側面への損傷を抑制することができる。また、本実施例の半導体装置１０では、フローティング領域３０は、第１層３２よりも深い位置に設けられている第２層３４を有している。そのため、幅の広いフローティング領域を有する一方、フローティング領域全体の深さが浅い従来の構成と比べ、ドリフト領域２４の深い位置まで空乏層を形成することができる。一方、第２層３４の幅は第１層３２の幅より狭いため、第２層３４をドリフト領域２４の深い位置まで形成しても、トレンチ１２の側面への損傷を抑制することができる。従って、トレンチ１２の側面を保護しながら、半導体装置１０全体の耐圧を高くすることができる。【００２６】
続いて、本実施例の半導体装置１０の製造方法を説明する。まず、図２に示すように、ソース領域２０、ボディ領域２２、及び、ドリフト領域２４を作りこんだ半導体基板１１を用意する。次に、半導体基板１１の表面全面に酸化膜４０（図３参照）を形成する。酸化膜４０は、ＣＶＤ法によって形成することができる。酸化膜４０を形成した後、トレンチ１２を形成する部分に対応する部分の酸化膜４０を除去する。次いで、図３に示すように、半導体基板１１の表面に残された酸化膜４０をマスクとして半導体基板１１に対してドライエッチングを行い、トレンチ１２を形成する。この際、トレンチ１２は、底部１２ａに向かってその幅が狭くなるテーパ状に形成される。【００２７】
次に、図４に示すように、半導体基板１１の表面に酸化膜４０を残したままの状態で、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入する。第１の注入エネルギーは、後述の第２の注入エネルギー（図６参照）に比べて低いエネルギーである。本実施例では、この時点では、トレンチ１２の内側には保護膜（犠牲酸化膜等）が形成されていない。そのため、トレンチ１２の底部１２ａ（コーナー部を含む）に隣接するドリフト領域２４内にｐ型の不純物が注入され、ｐ型領域５０が形成される。上記の通り、第１の注入エネルギーは、後述の第２の注入エネルギーに比べて低いエネルギーであるため、ｐ型領域５０は、トレンチ１２の底部１２ａに隣接するドリフト領域２４内の比較的浅い範囲に形成される。また、トレンチ１２は、底部１２ａに向かって幅が狭くなるテーパ状に形成されているため、ソース領域２０、ボディ領域２２、及び、ドリフト領域２４のうち、トレンチ１２の側面に隣接する部分にもｐ型の不純物が注入され、ｐ型領域５０が形成される。ただし、第１の注入エネルギーが低いエネルギーであるため、トレンチ１２の側面から深い位置までｐ型領域５０が形成されることはない。なお、半導体基板１１の表面には、酸化膜４０が形成されているため、ｐ型の不純物が注入されない。【００２８】
次に、図５に示すように、トレンチ１２の内面に犠牲酸化膜６０を形成する。犠牲酸化膜６０は、公知の任意の犠牲酸化法（ウエット酸化法、ドライ酸化法等）によって形成することができる。これにより、トレンチ１２の側面に隣接する部分に形成されたｐ型領域５０が酸化され、犠牲酸化膜６０の一部になる。また、トレンチ１２の底部１２ａに隣接する部分に形成されたｐ型領域５０も酸化され、犠牲酸化膜６０の一部になる。また、半導体基板１１を酸化して犠牲酸化膜６０を形成すると、半導体基板１１の体積は酸化前より酸化後が大きくなる。そのため、犠牲酸化膜６０の内面は、犠牲酸化膜６０が形成される前のトレンチ１２（図３参照）の内面よりも、トレンチ１２の中心寄りに位置する。【００２９】
次に、図６に示すように、犠牲酸化膜６０が形成された状態で、トレンチ１２の底部１２ａに第２の注入エネルギーでｐ型の不純物を注入する。第２の注入エネルギーは、上述の第１の注入エネルギーに比べて高いエネルギーである。そのため、ドリフト領域２４内のｐ型領域５０よりも深い位置にｐ型の不純物が注入され、ｐ型領域７０が形成される。ただし、トレンチ１２の内面（側面）が厚い犠牲酸化膜６０によって覆われているため、ｐ型の不純物が注入される範囲は、図４でｐ型不純物を注入するときよりも狭くなる。そのため、形成されるｐ型領域７０の幅は、ｐ型領域５０よりも狭くなる。同様に、トレンチ１２の側面が犠牲酸化膜６０によって覆われているため、ソース領域２０、ボディ領域２２、及び、ドリフト領域２４のうち、トレンチ１２の側面に隣接する部分にｐ型の不純物がほとんど注入されない。そのため、トレンチ１２の側面に隣接する部分にはｐ型領域７０がほとんど形成されない。なお、この場合も、半導体基板１１の表面には、酸化膜４０が形成されているため、半導体基板１１の表面にｐ型の不純物が注入されることはない。【００３０】
次いで、図７に示すように、半導体基板１１の表面の酸化膜４０と、トレンチ１２の内面の犠牲酸化膜６０とを除去する。酸化膜４０及び犠牲酸化膜６０は、フッ酸溶液によるウエットエッチングによって除去することができる。犠牲酸化膜６０が除去されることにより、トレンチ１２の内面が露出する。即ち、トレンチ１２の側面に形成されていたｐ型領域５０も、犠牲酸化膜６０とともに除去される。トレンチ１２の内面は、犠牲酸化膜６０の一部に含まれていた部分が除去されたことにより、最初に形成されたトレンチ１２の内面（図３参照）よりも外側に位置する。【００３１】
その後、熱拡散処理を行う。この結果、ドリフト領域２４内に形成されているｐ型領域５０及びｐ型領域７０によって図１のフローティング領域３０が形成される。ｐ型領域５０、７０は、それぞれ、それぞれ、図１の第２層３４及び第１層３２に相当する。【００３２】
その後、トレンチ１２の内面にゲート絶縁膜１４を形成し、ゲート絶縁膜１４の内側にゲート電極１６を形成する。さらに、半導体基板１１の表面に所定の表面構造（表面電極等）を形成する。さらに、半導体基板１１の裏面を研削して半導体基板１１を薄板化し、半導体基板１１の裏面にｎ型の不純物を注入してドレイン領域２６を形成する。その後、半導体基板１１の裏面に所定の裏面構造（裏面電極等）を形成すると、図１に示す半導体装置１０が完成する。【００３３】
以上、本実施例の半導体装置１０の製造方法について説明した。図４に示すように、第１の注入エネルギーでｐ型の不純物を注入することにより、図１の第１層３２に対応するｐ型領域５０を形成することができる。また、図６に示すように、第２の注入エネルギーでｐ型の不純物を注入することにより、図１の第２層３４に対応するｐ型領域７０を形成することができる。ｐ型領域５０は、ｐ型領域７０よりも、幅が広く、深さが浅い。一方、ｐ型領域７０は、ｐ型領域５０よりも、幅は狭いが、深さは深い。ｐ型領域５０、７０がこのように形成される理由は上述の通りである。従って、本実施例の製造方法によると、上述の本実施例の半導体装置１０を製造することができる。【００３４】
また、本実施例の製造方法では、図５に示すように、第１の注入エネルギーでｐ型の不純物を注入した後に、トレンチ１２の内面に犠牲酸化膜６０を形成する。犠牲酸化膜６０には、トレンチ１２の側面に隣接する部分に形成されたｐ型領域５０が含まれる。その後、図７に示すように、第２の注入エネルギーでｐ型の不純物を注入した後に、犠牲酸化膜６０を除去する。これにより、トレンチ１２の側面に形成されていたｐ型領域５０が、犠牲酸化膜６０とともに除去される。即ち、トレンチ１２の側面に、ｐ型不純物（ｐ型不純物による損傷）が残りにくくなる。そのため、製造される半導体装置１０のゲート閾値電圧が上昇することを抑制することができる。【００３５】
本実施例と請求の範囲の記載の対応関係を説明しておく。ソース領域２０が「コンタクト領域」の一例である。図３で説明したトレンチ１２を形成する工程が「トレンチ形成工程」の一例である。図４で説明したｐ型の不純物を注入する工程が「第１の不純物注入工程」の一例である。図５で説明した犠牲酸化膜６０を形成する工程が「保護膜形成工程」の一例である。図６で説明したｐ型の不純物を注入する工程が「第２の不純物注入工程」の一例である。図７で説明した酸化膜４０及び犠牲酸化膜６０を除去する工程が「犠牲酸化膜除去工程」の一例である。【００３６】
（第２実施例）
第２実施例について、第１実施例とは異なる点を中心に説明する。本実施例でも、半導体装置１０の構成は第１実施例とほぼ同様である。本実施例では、半導体装置１０の製造方法の一部が第１実施例とは異なる。第１実施例では、図４に示すように、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入する場合、トレンチ１２の内側には保護膜（犠牲酸化膜等）が形成されていない。これに対し、本実施例では、図８に示すように、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入する際に、トレンチ１２の内面に予め酸化膜８０が形成されている点で第１実施例とは異なる。【００３７】
図８に示す酸化膜８０は、ＣＶＤ法によって形成される酸化膜である。酸化膜８０の厚みは、その後形成される酸化膜９０（図９参照）の厚みよりも薄い。本実施例では、第１の注入エネルギーでｐ型の不純物を注入すると、注入される不純物の一部は、厚みの薄い酸化膜８０を通過する。そのため、トレンチ１２の底部１２ａ（コーナー部を含む）に隣接するドリフト領域２４内にｐ型の不純物が注入され、第１実施例とほぼ同様にｐ型領域５０が形成される。一方、トレンチ１２の側面は酸化膜８０で覆われているため、ソース領域２０、ボディ領域２２、及び、ドリフト領域２４のうち、トレンチ１２の側面に隣接する部分には、ｐ型の不純物がほとんど注入されない。【００３８】
次に、図９に示すように、酸化膜８０を除去することなく、ＣＶＤ法によって、酸化膜８０の上からさらに厚い酸化膜９０を形成する。その後、図６の場合と同様に、第２の注入エネルギーでｐ型の不純物を注入する。この結果、図６の場合と同様に、ｐ型領域７０が形成される。その後、図７の場合と同様に、酸化膜４０及び酸化膜９０を除去する。それ以降の各処理は第１実施例と同様である。【００３９】
本実施例の製造方法による場合も、第１実施例と同様に、図１の半導体装置１０と同様の半導体装置を製造することができる。本実施例では、図９で説明したｐ型の不純物を注入する工程が「第１の不純物注入工程」の一例である。図１０で説明した酸化膜９０を形成する工程が「保護膜形成工程」の一例である。【００４０】
（第３実施例）
第３実施例について、第１実施例とは異なる点を中心に説明する。図１０に示すように、本実施例の半導体装置１００は、フローティング領域３０の第１層１３２の構成が、第１実施例とは異なる。第１実施例では、第１層３２の幅は、トレンチ１２の底部１２ａの幅とほぼ同一に形成されている。これに対し、本実施例では、第１層１３２の幅が、トレンチ１２の底部１２ａの幅よりも広く形成されている。そのため、本実施例の半導体装置１００では、トレンチ１２のコーナー部付近に第１層１３２を配置することができ、コーナー部付近に電界集中することを効果的に抑制することができる。【００４１】
本実施例の半導体装置１００の製造方法は、基本的には上記の第１実施例の製造方法と共通する。ただし、本実施例では、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入する際に、トレンチ１２の底部１２ａに対して鉛直に不純物を注入する（図４参照）だけではなく、トレンチ１２の底部１２ａに対して斜め方向にも不純物を注入する点で第１実施例の方法とは異なる。この結果、本実施例では、トレンチ１２の底部１２ａの幅の範囲よりも広い範囲にｐ型領域が形成される。なお、トレンチ１２の底部１２ａに対して斜め方向にも不純物を注入すると、トレンチ１２の側面にｐ型の不純物が注入されてｐ型領域が形成される。ただし、本実施例でも、第１実施例と同様に、その後、トレンチ１２の内面に犠牲酸化膜６０（図５参照）を形成し、第２の注入エネルギーでｐ型の不純物を注入した後（図６参照）、犠牲酸化膜６０を除去することにより、トレンチ１２の側面に形成されていたｐ型領域は、犠牲酸化膜６０とともに除去される（図７参照）。そのため、トレンチ１２の側面に、ｐ型不純物（ｐ型不純物による損傷）が残りにくくなる。【００４２】
（第４実施例）
第４実施例について、第１実施例とは異なる点を中心に説明する。図１１に示すように、本実施例の半導体装置２００も、フローティング領域３０の第１層２３２の構成が、第１実施例とは異なる。本実施例では、第１層２３２の幅が、トレンチ１２の底部１２ａの幅よりも狭く形成されている。そのため、本実施例の半導体装置２００では、空乏層の横方向への広がりが抑制されるため、オン抵抗を低減することができる。【００４３】
本実施例の半導体装置１００の製造方法は、基本的には上記の第２実施例の製造方法と共通する。ただし、本実施例では、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入する際に、トレンチ１２の内面（少なくとも側面）に予め形成しておく酸化膜の厚みが、図８の酸化膜８０よりも厚い点で第１実施例とは異なる。この結果、本実施例では、トレンチ１２の底部１２ａに第１の注入エネルギーでｐ型の不純物を注入することにより、トレンチ１２の底部１２ａの幅の範囲よりも狭い範囲に、ｐ型領域が形成される。その後、第２実施例と同様に、図９に示すように、既にトレンチ１２内に形成されている酸化膜を除去することなく、さらに厚い酸化膜９０を形成し、第２の注入エネルギーでｐ型の不純物を注入する。その後の各処理は第２実施例と同様である。【００４４】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。【００４５】
（変形例１）  上記の各実施例では、半導体装置１０（１００、２００）は、いずれも、主にＳｉＣからなる半導体基板１１に形成されている。これには限られず、半導体装置１０（１００、２００）は、主にＳｉからなる半導体基板１１に形成されていてもよい。【００４６】
（変形例２）  上記の各実施例では、半導体装置１０（１００、２００）がＭＯＳＦＥＴである場合について説明した。これには限られず、半導体装置がＩＧＢＴ（Insulated Gate Bipolar Transistor）である場合も、本明細書で開示した技術を適用することができる。【００４７】
（変形例３）  上記の第１実施例では、図５に示すように、犠牲酸化膜６０は、トレンチ１２の内面（側面及び底面１２ａ）の全面に形成されているが、犠牲酸化膜６０の形成場所はこれには限られず、少なくともトレンチ１２の側面を覆うように形成されていれば、任意の場所に形成されていてもよい。【００４８】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
0005864784.tif 000002
【図２】
0005864784.tif 000003
【図３】
0005864784.tif 000004
【図４】
0005864784.tif 000005
【図５】
0005864784.tif 000006
【図６】
0005864784.tif 000007
【図７】
0005864784.tif 000008
【図８】
0005864784.tif 000009
【図９】
0005864784.tif 000010
【図１０】
0005864784.tif 000011
【図１１】
0005864784.tif 000012