(57)【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層上であって、前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、
前記酸化物半導体層上、前記ソース電極上及びドレイン電極上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極及び前記ドレイン電極は、それぞれ、下端部にテーパー角を有し、
前記ソース電極及び前記ドレイン電極は、それぞれ、上端部に曲面形状を有する半導体装置の作製方法であって、
チャネル長方向に沿った断面における前記酸化物半導体層の側端部は、前記ソース電極及び前記ドレイン電極により覆われており、
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体層上に導電層を成膜し、前記導電層をレジストマスクを用いたドライエッチングによって加工することで形成し、
前記ドライエッチング時に、前記レジストマスクを後退させながらエッチングを行うことで、前記ソース電極及び前記ドレイン電極の下端部に前記テーパー角を形成し、
前記ドライエッチング後に、前記ソース電極及び前記ドレイン電極に対し、希ガス、窒素、酸素及び酸化窒素を一以上含む雰囲気にて生成したプラズマを用いて処理を行うことで、前記ソース電極及び前記ドレイン電極の上端部に前記曲面形状を形成する半導体装置の作製方法。
【請求項２】
酸化物半導体層と、
前記酸化物半導体層上であって、前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、
前記酸化物半導体層上、前記ソース電極上及びドレイン電極上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極及び前記ドレイン電極は、それぞれ、下端部にテーパー角を有し、
前記ソース電極及び前記ドレイン電極は、それぞれ、上端部に曲面形状を有し、
前記曲面形状は、前記ソース電極又は前記ドレイン電極の厚さの１／１００以上１／２以下である曲率半径を有する半導体装置の作製方法であって、
チャネル長方向に沿った断面における前記酸化物半導体層の側端部は、前記ソース電極及び前記ドレイン電極により覆われており、
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体層上に導電層を成膜し、前記導電層をレジストマスクを用いたドライエッチングによって加工することで形成し、
前記ドライエッチング時に、前記レジストマスクを後退させながらエッチングを行うことで、前記ソース電極及び前記ドレイン電極の下端部に前記テーパー角を形成し、
前記ドライエッチング後に、前記ソース電極及び前記ドレイン電極に対し、アルゴンを含む雰囲気にて生成したプラズマを用いて処理を行うことで、前記ソース電極及び前記ドレイン電極の上端部に前記曲面形状を形成する半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記プラズマを用いた処理は、逆スパッタ処理であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照。）。
【０００５】
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧が変動してしまう。
【０００６】
また、ゲート絶縁層、ソース電極層及びドレイン電極層に対し、プラズマ処理等の表面処理を行うことによって、その後に酸化物半導体層を形成する際、不純物の混入やソース電極層及びドレイン電極層との接触抵抗の増大に起因する素子特性の悪化を抑制することができるボトムゲートボトムコンタクト型のトランジスタが開示されている。（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２０１０−１３５７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体を用いたトランジスタの電気的特性のばらつき、電気的特性の劣化は、半導体装置の信頼性を著しく低下させる。そこで、本発明の一態様は、半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、基板上に形成される酸化物半導体層と、酸化物半導体層と電気的に接続する、端部がテーパー角を有し、かつ上端部が曲面形状を有するソース電極及びドレイン電極と、酸化物半導体層の一部と接し、かつ酸化物半導体層、ソース電極及びドレイン電極を覆うゲート絶縁層と、酸化物半導体層と重畳する、ゲート絶縁層上のゲート電極と、を有する半導体装置及びその作製方法である。
【００１０】
ここで、ソース電極及びドレイン電極は、ゲート絶縁層及び酸化物半導体層の間に形成される。
【００１１】
または、ソース電極及びドレイン電極は、基板及び酸化物半導体層の間に形成される。
【００１２】
端部がテーパー角を有するソース電極及びドレイン電極を形成するには、ドライエッチング法を用いることが好ましい。ドライエッチング法を用いてレジストマスクを後退させながら加工することによって、端部のテーパー角が２０°以上９０°未満となるソース電極及びドレイン電極を得ることができる。
【００１３】
端部がテーパー角を有するソース電極及びドレイン電極を用いることによって、少なくとも側面と接して設けられる酸化物半導体層またはゲート絶縁層とソース電極及びドレイン電極との側面部における被覆性を向上させることができる。そのため、ソース電極及びドレイン電極上に形成する層の被覆性が低いことに起因して起こる電界集中による破壊が起こりにくくなる。
【００１４】
また、上端部が曲面形状を有するソース電極及びドレイン電極は、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノンなど）、窒素、酸素及び酸化窒素（亜酸化窒素など）を一以上含む雰囲気においてプラズマを生成し、該プラズマを用いてソース電極及びドレイン電極の表面を処理することによって形成することができる。好ましくは、反応性の小さい希ガスを用いる。具体的には、前述のプラズマを含むチャンバーにて、ソース電極及びドレイン電極に対し陽イオンが加速されるよう基板ホルダにバイアスを印加すればよい。例えば、当該処理においてドライエッチング装置、ＣＶＤ装置またはスパッタリング装置などを用いてもよい。
【００１５】
好ましくは、スパッタリング装置を用いて、逆スパッタ法によって行う。
【００１６】
こうすることで、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの１／１００以上１／２以下とすることができる。
【００１７】
上端部が曲面形状を有するソース電極及びドレイン電極を用いることによって、上端部において酸化物半導体層またはゲート絶縁層の電界集中を緩和することができる。電界集中を緩和できるため、当該電界集中箇所からのリーク電流が低減し、トランジスタの信頼性を向上させることができる。
【００１８】
なお、トランジスタは、基板と酸化物半導体層の間に形成され、かつ酸化物半導体層に接する絶縁層を有してもよい。または、基板と酸化物半導体層の間に形成され、かつ酸化物半導体層に接する絶縁層として、加熱により酸素を放出する絶縁層を用いてもよい。また、絶縁層として、水素濃度が１．１×１０２０ａｔｏｍｓ／ｃｍ３以下の絶縁層を用いてもよい。
【００１９】
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【００２０】
上記構成において、加熱により酸素を放出する絶縁層は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法によって測定した値である。
【００２１】
絶縁層から酸化物半導体層に酸素が供給されることで、絶縁層及び酸化物半導体層における界面準位を低減できる。この結果、半導体装置の動作などに起因して生じうる電荷などが、上述の絶縁層及び酸化物半導体層における界面に捕獲されることを十分に抑制することができる。
【００２２】
さらに、酸化物半導体層の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体層中の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャネル側で顕著である。なお、本明細書におけるバックチャネルとは、絶縁層側の酸化物半導体層の領域をいう。具体的には、酸化物半導体層における絶縁層に接する領域近傍をいう。絶縁層から酸化物半導体層に酸素が十分に放出されることによって、しきい値電圧がマイナス方向へシフトする要因である酸化物半導体層の酸素欠損を補うことができる。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にするために必要なゲート電圧をいう。ゲート電圧とは、ソースの電位を基準としたゲートの電位との電位差をいう。
【００２３】
即ち、酸化物半導体層に酸素欠損が生じると、絶縁層と酸化物半導体層との界面における電荷の捕獲を抑制することが困難になるが、絶縁層として、加熱により酸素を放出する絶縁層を設けることで、酸化物半導体層及び絶縁層における界面準位、並びに酸化物半導体層の酸素欠損を低減し、酸化物半導体層と絶縁層との界面における電荷捕獲の影響を小さくすることができる。
【００２４】
なお、トップゲート構造を採用することよって、酸化物半導体層のバックチャネルが大気、水分、薬液及びプラズマに曝されることを未然に防ぐことができる。バックチャネルの清浄度が保たれるため、安定した電気的特性のトランジスタを作製することができる。
【００２５】
上述の通り、本発明の一態様を用いることで、電気的特性の安定した信頼性の高い半導体装置を作製することができる。
【発明の効果】
【００２６】
本発明の一態様により、電気的特性の安定した信頼性の高い酸化物半導体を用いた半導体装置が提供される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様である半導体装置の一例を示す上面図及び断面図。
【図２】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図３】本発明の一態様である半導体装置の一例を示す上面図及び断面図。
【図４】本発明の一態様である半導体装置の作製工程の一例を示す断面図。
【図５】本発明の一態様である半導体装置としての電子機器を示す図。
【図６】トランジスタの断面形状を示す図。
【図７】トランジスタの電気的特性を示す図。
【図８】トランジスタのＢＴ試験前後の電気的特性を示す図。
【図９】トランジスタのＢＴ試験前後の電気的特性を示す図。
【図１０】用いた光源のスペクトルを示す図。
【図１１】トランジスタの暗状態及び明状態の電気的特性を示す図。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２９】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３０】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１及び図２を用いて説明する。
【００３１】
図１には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型であるトランジスタ１５１の上面図及び断面図を示す。ここで、図１（Ａ）は上面図であり、図１（Ｂ）及び図１（Ｃ）はそれぞれ、図１（Ａ）における一点鎖線Ａ−Ｂ及び一点鎖線Ｃ−Ｄにおける断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５１の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
【００３２】
図１に示すトランジスタ１５１は、基板１００と、基板１００上の絶縁層１０２と、絶縁層１０２上の酸化物半導体層１０６と、酸化物半導体層１０６上に設けられた端部が角度θであるテーパー形状であり、かつ上端部が曲面形状１０４を有するソース電極１０８ａ及びドレイン電極１０８ｂと、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、酸化物半導体層１０６と一部が接するゲート絶縁層１１２と、酸化物半導体層１０６上にゲート絶縁層１１２を介して設けられたゲート電極１１４とを含む。
【００３３】
ここで、テーパー角を有するとは、テーパー角の角度θが２０°以上９０°未満をいう。好ましくは、４０°以上８５°未満とすることで、ゲート絶縁層１１２の段切れを防止でき被覆性を高めることができる。例えば、テーパー角の角度θが２０°未満である場合、ソース電極１０８ａ及びドレイン電極１０８ｂは、上面形状におけるテーパー角を有する領域の占める面積が大きくなり、トランジスタの微細化が困難となる。また、９０°以上である場合、段切れが生じ、ゲート絶縁層１１２におけるリークや破壊の原因となる。
【００３４】
なお、「テーパー角の角度θ」とは、テーパー角を有する層（ここでは、ソース電極１０８ａまたはドレイン電極１０８ｂ）を、断面方向（基板１００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側の先端部分の傾斜角を示す。例えば、断面方向から観察した際の、ソース電極１０８ａまたはドレイン電極１０８ｂの酸化物半導体層１０６と接する下端部の角度に相当する。
【００３５】
また、ソース電極１０８ａ及びドレイン電極１０８ｂの上端部における曲面形状１０４の曲率半径を、ソース電極１０８ａ及びドレイン電極１０８ｂの厚さの１／１００以上１／２以下、好ましくはソース電極１０８ａおよびドレイン電極１０８ｂの厚さの３／１００以上１／５以下とすることで、ゲート絶縁層１１２の当該箇所における電界集中を緩和でき、当該箇所でのリークが低減され、電気的特性の安定した、かつ信頼性の高いトランジスタとすることができる。
【００３６】
絶縁層１０２の材料には、酸化シリコン、酸化窒化シリコン、酸化アルミニウムまたはこれらの混合材料などを用いればよい。また、絶縁層１０２には、前述の材料と酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウムまたはこれらの混合材料などを積層して用いてもよい。例えば、絶縁層１０２を窒化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ１５１への水素原子を含む不純物の混入を防ぐことができる。絶縁層１０２を積層構造で形成する場合、酸化物半導体層１０６と接する側を酸化シリコン、酸化窒化シリコン、酸化アルミニウムまたはこれらの混合材料などの酸化物層とするとよい。なお、絶縁層１０２はトランジスタ１５１の下地層として機能する。絶縁層１０２は、加熱により酸素を放出する絶縁層を用いてもよい。
【００３７】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％、水素が０原子％〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％、水素が１０原子％〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３８】
例えば、絶縁層１０２の材料には、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含む酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いてもよい。
【００３９】
このとき、基板１００及び絶縁層１０２における界面の水素濃度が１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。基板及び絶縁層における界面の水素濃度が１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であることによって、基板１００及び絶縁層１０２における界面の水素が、酸化物半導体層１０６まで拡散することによる影響を小さくできる。この結果、トランジスタのしきい値電圧のマイナスシフトを低減でき、かつ信頼性を高めることができる。
【００４０】
酸化物半導体層１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用いてもよい。また、上記の材料に酸化シリコン、ランタノイドを含む酸化物を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物層、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００４１】
また、酸化物半導体層１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いた薄膜により形成する。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いてもよい。
【００４２】
また、酸化物半導体層１０６中のアルカリ金属及びアルカリ土類金属は２×１０１６ａｔｏｍｓ／ｃｍ３以下、あるいは１×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合すると一部がキャリアを生成し、しきい値電圧をマイナスシフトさせる原因となる。
【００４３】
さらに、酸化物半導体層１０６と加熱により酸素を放出する絶縁層１０２とが接することで、絶縁層１０２及び酸化物半導体層１０６における界面準位、並びに酸化物半導体層１０６の酸素欠損を低減することができる。界面準位の低減によって、ＢＴ試験前後のしきい値電圧変動を小さくすることができる。また、酸素欠損の低減によって、しきい値電圧のマイナスシフトの量が低減し、ノーマリーオフの特性が得られる。
【００４４】
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）などを用いる。また、Ａｌ、Ｃｕなどの金属層の下側及び上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）を積層させた構成を用いてもよい。なお、本明細書において、ソース電極及びドレイン電極には特に区別はなく、トランジスタの動作における便宜的な呼び名である。
【００４５】
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層は、導電性の金属酸化物としてもよい。導電性の金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いる。
【００４６】
ここで、ソース電極１０８ａ及びドレイン電極１０８ｂと酸化物半導体層１０６の間にソース電極１０８ａ及びドレイン電極１０８ｂよりも高抵抗、かつ酸化物半導体層１０６よりも低抵抗な導電層を設けてもよい。該導電層は、ソース電極１０８ａ及びドレイン電極１０８ｂと酸化物半導体層１０６の接触抵抗を低減できる材料とする。または、導電層は酸化物半導体層１０６からほとんど酸素を引き抜かない材料を用いる。該導電層を設けることで、酸化物半導体層１０６から酸素が引き抜かれることによる酸化物半導体層１０６の低抵抗化を抑制し、かつソース電極１０８ａ及びドレイン電極１０８ｂの酸化物が形成されることによる接触抵抗の増大を抑制できる。あるいは、ソース電極１０８ａ及びドレイン電極１０８ｂとして、酸化物半導体層１０６からほとんど酸素を引き抜かない材料を用いる場合、上述の導電層を省略しても構わない。
【００４７】
ゲート絶縁層１１２は、絶縁層１０２と同様の構成としてもよく、加熱により酸素を放出する絶縁層であることが好ましい。このとき、トランジスタのゲート絶縁層として機能することを考慮して、イットリア安定化ジルコニア、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに、イットリア安定化ジルコニア、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高い材料を積層してもよい。
【００４８】
ゲート電極１１４は、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とする合金材料を用いる。なお、ゲート電極１１４は、単層構造としてもよいし、積層構造としてもよい。
【００４９】
トランジスタ１５１上には、さらに保護絶縁層及び配線が設けられていてもよい。保護絶縁層は、絶縁層１０２と同様の構成としてもよい。また、ソース電極１０８ａやドレイン電極１０８ｂと配線とを電気的に接続させるために、絶縁層１０２、ゲート絶縁層１１２などには開口部が設けられていてもよい。また、酸化物半導体層１０６の下方に、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状に加工されていることが好ましいが、島状に加工されていなくてもよい。
【００５０】
なお、チャネル長Ｌは、図１（Ａ）のソース電極１０８ａ及びドレイン電極１０８ｂのＡ−Ｂ方向における間隔をいう。また、チャネル幅Ｗは、ソース電極１０８ａ及びドレイン電極１０８ｂのＣ−Ｄ方向における幅をいう。
【００５１】
図示されていないが、酸化物半導体層１０６がゲート電極１１４よりも内側に収まっていてもよい。
【００５２】
以下、図２（Ａ）乃至図２（Ｅ）を用いて、図１に示すトランジスタ１５１の作製工程の一例について説明する。
【００５３】
まず、基板１００を準備する。このとき、基板１００に第１の熱処理を行うと好ましい。第１の熱処理の温度は、基板に吸着または含有される水素を脱離させることが可能な温度がよく、代表的には１００℃以上基板歪み点未満である。第１の熱処理の時間は、１分以上７２時間以下である。第１の熱処理によって、基板表面に吸着する水素を含む分子などを低減できる。第１の熱処理は、水素を含まない雰囲気で行う。好ましくは１×１０−４Ｐａ以下の高真空中で行う。
【００５４】
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【００５５】
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトランジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設けるとよい。
【００５６】
次に、基板１００上に絶縁層１０２を成膜する。
【００５７】
絶縁層１０２の成膜方法は、例えば、プラズマＣＶＤ法やスパッタリング法などを用いる。加熱により酸素を放出する絶縁層の成膜にはスパッタリング法を用いることが好ましい。絶縁層１０２の合計の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上とする。絶縁層１０２を厚く設けることによって、絶縁層１０２からの酸素放出量を増加させることができる。あるいは、絶縁層１０２を厚く設けることによって、基板１００及び絶縁層１０２における界面の吸着水素の拡散による影響を低減できる。吸着水素の拡散による影響を低減できる理由は、水素の拡散源である基板１００及び絶縁層１０２の界面から酸化物半導体層１０６までの物理的な距離が長くなるためである。
【００５８】
スパッタリング法を用いて加熱により酸素を放出する絶縁層を成膜するには、成膜ガスとして、酸素と希ガスの混合ガスを用いる場合、希ガスに対して酸素の混合割合を高めるとよい。例えば、全ガス中の酸素の濃度を６％以上１００％未満にするとよい。なお、好ましくは成膜ガスとして酸素ガスのみを用いる。
【００５９】
例えば、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を１％以上１００％以下（好ましくは６％以上１００％以下）として、ＲＦスパッタリング法によって酸化シリコン層を成膜する。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【００６０】
次に、絶縁層１０２上に酸化物半導体層を成膜し、加工して島状の酸化物半導体層１０６を形成する（図２（Ａ）参照。）。
【００６１】
なお、第１の熱処理を行う場合、第１の熱処理から酸化物半導体層の成膜までを大気暴露せずに行うと好ましい。より好ましくは、真空を破らずに行う。第１の熱処理から酸化物半導体層の成膜までを大気暴露せずに行うことによって、基板表面の汚染及び水素を含む分子の吸着を抑制でき、その後の熱処理による酸化物半導体層への水素の拡散を低減できる。
【００６２】
次に、第２の熱処理を行ってもよい。第２の熱処理の温度は、加熱により酸素を放出する絶縁層から酸化物半導体層に酸素を供給することが可能な温度であることが好ましく、代表的には１５０℃以上基板１００の歪み点未満とする。第２の熱処理によって、絶縁層１０２から酸素が放出され、絶縁層１０２及び酸化物半導体層の界面準位、並びに酸化物半導体層の酸素欠損を低減させることができる。なお、第２の熱処理は、酸化物半導体層の成膜後であればどのタイミングで行ってもよい。また、複数回行ってもよい。第２の熱処理は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。処理時間は１分以上７２時間以下とする。
【００６３】
第２の熱処理によって、酸化物半導体層の酸素欠損が低減する。また、基板表面に存在する水素の拡散の影響を低減することができるため、作製するトランジスタはノーマリーオフの特性となる。
【００６４】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射によって、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガスまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが用いられる。
【００６５】
なお、不活性ガスとは、窒素または希ガスを主成分とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが１０ｐｐｍ未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。
【００６６】
なお、酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
【００６７】
酸化物半導体層は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法、ＣＶＤ法などを用いて成膜する。また、酸化物半導体層の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。酸化物半導体層を厚くしすぎると（例えば、厚さを１００ｎｍ以上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンの特性になるおそれがあるためである。
【００６８】
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを用いたスパッタリング法によって成膜する。
【００６９】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。なお、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。
【００７０】
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることによって、成膜する酸化物半導体層を緻密な層とすることができるためである。
【００７１】
例えば、酸化物半導体層は、次のように成膜する。ただし、次の方法に限定されるわけではない。
【００７２】
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量比率３３％）とする。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ましい。
【００７３】
次に、酸化物半導体層１０６上にソース電極及びドレイン電極となる導電層を成膜する。該導電層を加工してソース電極１１８ａ及びドレイン電極１１８ｂを形成する（図２（Ｂ）参照。）。なお、ここで形成されるソース電極１１８ａの端部とドレイン電極１１８ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
【００７４】
ソース電極１１８ａ及びドレイン電極１１８ｂの加工は、フォトリソグラフィ法によって形成したレジストマスクを用い、ドライエッチング法によって行う。レジストマスクを後退させながらエッチングを行うことで、ソース電極１１８ａ及びドレイン電極１１８ｂの端部がテーパー角を有する。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
【００７５】
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に作製されるトランジスタのチャネル長Ｌを短くできるため、回路の動作の高速化が可能となる。
【００７６】
また、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
【００７７】
なお、ソース電極１１８ａ及びドレイン電極１１８ｂの加工の際に、酸化物半導体層１０６の一部がエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
【００７８】
次に、ソース電極１１８ａ及びドレイン電極１１８ｂに対し、プラズマ処理を行い、上端部が曲面形状を有するソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図２（Ｃ）参照。）。
【００７９】
プラズマは、希ガス、窒素、酸素及び酸化窒素を一以上含む雰囲気にて生成する。該プラズマを用いてソース電極１１８ａ及びドレイン電極１１８ｂの表面を処理することによって、上端部を曲面形状とすることができる。好ましくは、反応性の少ない希ガスを用いる。例えば、前述のプラズマを含むチャンバーにて、ソース電極１１８ａ及びドレイン電極１１８ｂに対し陽イオンが加速されるよう基板ホルダにバイアスを印加すればよい。例えば、ドライエッチング装置、ＣＶＤ装置またはスパッタリング装置などを用いてもよい。
【００８０】
例えば、スパッタリング装置を用いて、逆スパッタ法によって行ってもよい。逆スパッタの方法は、基板側に印加するＲＦ電力を５０Ｗ以上３００Ｗ以下とし、スパッタ圧力を０．２Ｐａ以上１０Ｐａ以下、スパッタガスをアルゴンガスに代表される希ガスとすればよい。処理時間は０．５分以上２０分以下とする。
【００８１】
プラズマ処理は、処理時間が短すぎるとソース電極１１８ａ及びドレイン電極１１８ｂの断面形状における上端を曲面形状とする効果が得られない。また、処理時間が長すぎると酸化物半導体層１０６、ソース電極１０８ａ及びドレイン電極１０８ｂが薄膜化してしまう。
【００８２】
ソース電極及びドレイン電極の表面に対し陽イオンを衝突させることで、上端部の角を取り、曲面形状とすることができる。これは、陽イオンが垂直に入射するとスパッタ率が極小値をとり、０°または１８０°に近いほどスパッタ率が大きくなる関係から容易に理解できる。つまり、基板に対して陽イオンを垂直に入射させるとき（述べるまでもないが、スパッタリング法では、電極と基板を対向して設置したとしても、基板に対して垂直成分のみ入射するわけではなく、ある程度の角度の広がりを持つ。）、ソース電極及びドレイン電極の上面においては、最もスパッタ率が小さくなり、反対にソース電極及びドレイン電極の側面部においては、スパッタ率が大きくなる。このとき、ソース電極及びドレイン電極の下端部に近づくに連れて陽イオンの衝突頻度が下がり、スパッタリングされにくくなる。そのため、ソース電極及びドレイン電極の上端部が最もスパッタリングされ、角の取れた曲面形状となる。この傾向は、ソース電極及びドレイン電極の幅に対する厚さが大きいほど顕著となる。なお、曲面形状になると共に、テーパー角の角度θを小さくすることができる。
【００８３】
こうすることで、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの１／１００以上１／２以下とすることができる。このような形状とすることで、積層するゲート絶縁層１１２のソース電極及びドレイン電極の上端部における電界集中を緩和でき、信頼性の高いトランジスタを作製することができる。
【００８４】
このとき、ソース電極１１８ａ及びドレイン電極１１８ｂ、並びに酸化物半導体層１０６の表面は、プラズマ処理によって平坦化される。これは、プラズマ処理によって凸部が優先的にエッチングされるためである。平坦化によって、その後に形成するゲート絶縁層１１２との界面状態が良好になり、凹凸に由来するトランジスタの不良を低減することができる。なお、酸化物半導体層、ソース電極及びドレイン電極の平均面粗さＲａは０．５ｎｍ以下とすることが好ましい。なお平均面粗さＲａはＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式１にて定義される。
【００８５】
【数１】
0005876682.tif 000002
【００８６】
なお、数式１において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。
【００８７】
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１０６の一部と接するように、ゲート絶縁層１１２を設ける（図２（Ｄ）参照。）。
【００８８】
ゲート絶縁層１１２は、例えば、スパッタリング法またはプラズマＣＶＤ法などによって成膜する。ゲート絶縁層１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁層１１２が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナスシフトしやすい。また、ゲート絶縁層１１２が５ｎｍ以下となるとトンネル電流によるリーク電流が増大する。
【００８９】
その後、ゲート電極１１４を形成する（図２（Ｅ）参照。）。ゲート電極１１４は、例えば、スパッタリング法、蒸着法または塗布法などでゲート電極１１４となる導電層を成膜し、該導電層をレジストマスクを用いたエッチングによって加工して形成する。
【００９０】
以上の工程でトランジスタ１５１を作製することができる。
【００９１】
なお、酸化物半導体層のバックチャネルが大気、水分、薬液及びプラズマに曝されることがないことでバックチャネルの清浄度が保たれるため、安定した電気的特性のトランジスタを作製することができる。
【００９２】
本実施の形態を適用することにより、電気的特性の安定した、信頼性の高いトランジスタを提供することができる。
（実施の形態２）
【００９３】
本実施の形態では、トランジスタ１５１と異なる半導体装置の例として、トップゲートボトムコンタクト型であるトランジスタ１５２について説明する。トランジスタ１５２は、ソース電極及びドレイン電極に対するプラズマ処理と、酸化物半導体層の成膜とを真空を破らずに行って作製することができる。
【００９４】
図３（Ａ）はトランジスタ１５２の上面図であり、図３（Ｂ）及び図３（Ｃ）はそれぞれ、図３（Ａ）の一点鎖線Ａ−Ｂ及び一点鎖線Ｃ−Ｄにおける断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、トランジスタ１５２の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
【００９５】
図３に示すトランジスタ１５２は、基板１００、絶縁層１０２、酸化物半導体層１０６、端部が角度θであるテーパー角を有し、かつ上端部が曲面形状１０４を有するソース電極１０８ａ及びドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジスタ１５１との相違は、酸化物半導体層１０６と、ソース電極１０８ａ及びドレイン電極１０８ｂが接続する位置である。即ち、トランジスタ１５２では、酸化物半導体層１０６の下部において、酸化物半導体層１０６と、ソース電極１０８ａ及びドレイン電極１０８ｂとが接している。その他の構成要素については、図１のトランジスタ１５１と同様である。
【００９６】
次に、図４（Ａ）乃至図４（Ｅ）を用いて、図３に示すトランジスタ１５２の作製工程の一例について説明する。
【００９７】
まず、基板１００を準備する。このとき、基板１００に第１の熱処理を行ってもよい。
【００９８】
第１の熱処理を行う場合、第１の熱処理後、大気暴露せずに基板１００上に絶縁層１０２を成膜すると好ましい。より好ましくは、第１の熱処理と絶縁層１０２の成膜は、真空を破らずに行う（図４（Ａ）参照。）。
【００９９】
次に、絶縁層１０２上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電層を成膜し、当該導電層をドライエッチング法によって加工して、ソース電極１１８ａ及びドレイン電極１１８ｂを形成する（図４（Ｂ）参照。）。このとき、レジストマスクを後退させながらエッチングを行うことで、ソース電極及びドレイン電極の端部がテーパー角を有する。
【０１００】
次に、ソース電極１１８ａ及びドレイン電極１１８ｂに対し、プラズマ処理を行い、上端部が曲面形状を有するソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図４（Ｃ）参照。）。
【０１０１】
プラズマは、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンなどの希ガス、並びに窒素、酸素及び亜酸化窒素などの酸化窒素を一以上含む雰囲気にて生成する。該プラズマを用いてソース電極１１８ａ及びドレイン電極１１８ｂの表面を処理することによって、上端部を曲面形状とすることができる。
【０１０２】
プラズマ処理は、処理時間が短すぎると十分な角をとる効果が得られない。また、処理時間が長すぎると絶縁層１０２、ソース電極１０８ａ及びドレイン電極１０８ｂが薄膜化してしまう。
【０１０３】
具体的には、ソース電極及びドレイン電極の上端部の曲率半径を、ソース電極及びドレイン電極の厚さの１／１００以上１／２以下とすることができる。このような形状とすることで、積層する酸化物半導体層１０６及びゲート絶縁層１１２のソース電極及びドレイン電極の上端部における電界集中を緩和でき、信頼性の高いトランジスタを作製することができる。
【０１０４】
次に、絶縁層１０２、ソース電極１０８ａ及びドレイン電極１０８ｂの表面に吸着する水素を低減するために第１の熱処理と同様の熱処理を行う。その後、大気に暴露せずに酸化物半導体層を成膜する。好ましくは、該熱処理と酸化物半導体層の成膜を真空を破らずに行う。
【０１０５】
あるいは、ソース電極１１８ａ及びドレイン電極１１８ｂに対するプラズマ処理から酸化物半導体層の成膜までを真空を破らずに行ってもよい。こうすることで、プラズマ処理によってソース電極１１８ａ及びドレイン電極１１８ｂ表面の酸化膜や有機汚染物などが除去された後、再び酸化膜や有機汚染物が生じることを抑制できる。ソース電極１０８ａ及びドレイン電極１０８ｂと、酸化物半導体層の界面に、ソース電極１１８ａ及びドレイン電極１１８ｂの材料の酸化膜や有機汚染物がないことによって、ソース電極１０８ａ及びドレイン電極１０８ｂと、酸化物半導体層とのコンタクト抵抗を低減でき、トランジスタのオン電流の低下を抑制できる。また、ソース電極１０８ａ及びドレイン電極１０８ｂ表面の酸化膜や有機汚染物に起因して起こる、光に起因する電気的特性の劣化、または光、ゲートバイアス及び温度に起因する電気的特性の劣化を抑制できる。ここで、電気的特性の劣化とは、しきい値電圧のシフトやオン電流の低減などのことである。
【０１０６】
次に、第２の熱処理を行ってもよい。
【０１０７】
次に、酸化物半導体層を加工して、酸化物半導体層１０６を形成する。次に、酸化物半導体層１０６を覆い、かつ、ソース電極１０８ａ及びドレイン電極１０８ｂの一部と接するように、ゲート絶縁層１１２を設ける（図４（Ｄ）参照。）。
【０１０８】
その後、ゲート電極１１４を形成する（図４（Ｅ）参照。）。
【０１０９】
以上の工程でトランジスタ１５２を作製することができる。
【０１１０】
このように、酸化物半導体層のバックチャネルが大気、薬液及びプラズマに曝されることなくトランジスタ１５２を作製できる。
【０１１１】
本実施の形態を適用することにより、電気的特性の安定した、劣化が少なく、信頼性の高いトランジスタを提供することができる。
【０１１２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。
【０１１３】
（実施の形態３）
本発明の一態様である半導体装置は、さまざまな記憶装置、電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
【０１１４】
図５（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構成されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
【０１１５】
図５（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付属品としてスタイラス３１２がある。実施の形態１または２で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０１１６】
図５（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２１及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３２５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０１１７】
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれている。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図５（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図５（Ｃ）では表示部３２４）に画像を表示することができる。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
【０１１８】
また、図５（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている。操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
【０１１９】
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１２０】
図５（Ｄ）は、携帯型情報端末であり、筐体３３０及び筐体３３１の二つの筐体で構成されている。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３３４、ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８などを備えている。また、筐体３３０には、携帯型情報端末の充電を行う太陽電池セル３４０、外部メモリスロット３４１などを備えている。また、アンテナは筐体３３１内部に内蔵されている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高い携帯型情報端末とすることができる。
【０１２１】
また、表示パネル３３２はタッチパネルを備えており、図５（Ｄ）には映像表示されている複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０１２２】
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。スピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１２３】
外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０１２４】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０１２５】
図５（Ｅ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、筐体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示することが可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示している。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置３６０とすることができる。
【０１２６】
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０１２７】
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いてもよい。
【実施例１】
【０１２９】
本実施例では、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって、作製した試料１及び試料２の断面形状の観察を行った。
【０１３０】
以下に試料１及び試料２の作製方法を示す。なお、特に断りがない限り、本作製工程は、試料１及び試料２のいずれにも適用される。
【０１３１】
試料１と試料２の違いは、第２のタングステン層５０６及び酸化窒化シリコン層５０４に対するプラズマ処理（逆スパッタ処理）の有無である。試料１は、第２のタングステン層５０６及び酸化窒化シリコン層５０４に対し逆スパッタ処理を行っておらず、試料２は第２のタングステン層５０６及び酸化窒化シリコン層５０４に対し逆スパッタ処理を行っている。
【０１３２】
図６は各試料のＳＴＥＭによる断面形状である。図６（Ａ）は、試料１を示し、図６（Ｂ）は試料２を示す。以下に試料１及び試料２の作製方法を説明する。
【０１３３】
まず、基板上に第１のタングステン層５０２を１５０ｎｍの厚さで成膜した。
【０１３４】
次に、酸化窒化シリコン層５０４を１００ｎｍの厚さで成膜した。
【０１３５】
次に、タングステン層を１００ｎｍの厚さで成膜し、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法を用いて加工し、その後レジストマスクを剥離し、第２のタングステン層５０６を形成した。
【０１３６】
次に、試料２のみに逆スパッタ処理を行い、上端部に曲面形状を有する形状の第２のタングステン層５１０を形成した。逆スパッタ処理の条件は以下に示す通りである。
【０１３７】
・ガス：Ａｒ（５０ｓｃｃｍ）
・電力：０．２ｋＷ（１３．５６ＭＨｚ）
・圧力：０．６Ｐａ
・温度：室温
・時間：５分
【０１３８】
次に、酸化物半導体層５０８を５０ｎｍの厚さで成膜した。酸化物半導体層５０８の成膜条件を以下に示す。
【０１３９】
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：２００℃
【０１４０】
以上の工程で試料１及び試料２を作製した。
【０１４１】
試料１と比べて試料２は、第２のタングステン層の上端部が曲面形状となっており、その曲率半径は１０ｎｍであった。
【０１４２】
なお、試料１のテーパー角の角度θは８５°、試料２のテーパー角の角度θは７９°であった。テーパー角の角度θは第２のタングステン層の側面部において、直線状になっている箇所に接線（接線５５０、接線５５１）を引いて、該接線の一部を斜辺として、また、第２のタングステン層の厚さを一辺として第２のタングステン層に形成される直角三角形の底辺の長さと高さから算出している。
【０１４３】
試料１は、第２のタングステン層５０６上に成膜した酸化物半導体層５０８が、第２のタングステン層５０６の上端部付近で薄くなっている箇所があり、不均一であることがわかった。一方、試料２は、第２のタングステン層５１０上に成膜した酸化物半導体層５０８が、第２のタングステン層５１０の上端部付近でも均一性よく被覆していることがわかる。
【実施例２】
【０１４４】
本実施例では、トップゲートボトムコンタクト構造の酸化物半導体を用いたトランジスタについて説明する。
【０１４５】
本実施例では、作製した試料３及び試料４のトランジスタにおける電気的特性とその劣化について評価した。
【０１４６】
以下に試料３及び試料４の作製工程を示す。なお、特に断りがない限り、本作製工程は、試料３及び試料４のいずれにも適用される。
【０１４７】
試料３と試料４の違いは、ソース電極及びドレイン電極に対するプラズマ処理（逆スパッタ処理）の有無である。試料３は、ソース電極及びドレイン電極に対し逆スパッタ処理を行っておらず、試料４はソース電極及びドレイン電極に対し逆スパッタ処理を行っている。
【０１４８】
まず、ガラス基板上に窒化酸化シリコン層をプラズマＣＶＤ法によって１００ｎｍの厚さで成膜した。
【０１４９】
次に、酸化シリコン層をスパッタリング法で２５０ｎｍの厚さで成膜した。なお、酸化シリコン層の成膜条件は以下に示す通りである。
【０１５０】
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
【０１５１】
次に、酸化シリコン層上にタングステン層をスパッタリング法によって１００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法を用いてソース電極及びドレイン電極の形状に加工し、その後レジストマスクを剥離した。このとき、レジストマスクを後退させながらエッチングを行うことで、ソース電極及びドレイン電極の端部がテーパー角を有する。
【０１５２】
次に、試料４のみ、逆スパッタ法によって表面を処理した。逆スパッタ処理の条件を以下に示す。
【０１５３】
・ガス：Ａｒ（５０ｓｃｃｍ）
・電力：０．２ｋＷ（１３．５６ＭＨｚ）
・圧力：０．６Ｐａ
・温度：室温
・時間：３分
【０１５４】
逆スパッタ処理の後、真空を破らず、酸化物半導体層をスパッタリング法によって２５ｎｍの厚さで成膜した。
【０１５５】
酸化物半導体層の成膜条件を以下に示す。
【０１５６】
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：２００℃
【０１５７】
次に、酸化物半導体層を、フォトリソグラフィ法によって形成したレジストマスクを用いて、ウェットエッチングによって島状に加工した。
【０１５８】
次に、酸化物半導体層、ソース電極及びドレイン電極を覆うゲート絶縁層として酸化窒化シリコン層をプラズマＣＶＤ法によって３０ｎｍの厚さで成膜した。
【０１５９】
次に、窒化タンタル層及びタングステン層をスパッタリング法にて、それぞれ３０ｎｍ及び３７０ｎｍの厚さで成膜した。その後、窒化タンタル層及びタングステン層上に、フォトリソグラフィ法によってレジストマスクを形成し、ドライエッチング法によって窒化タンタル層及びタングステン層をゲート電極の形状に加工した。
【０１６０】
次に、酸化シリコン層をスパッタリング法によって３００ｎｍの厚さで成膜した。該酸化シリコン層は層間絶縁層として機能する。層間絶縁層及びゲート絶縁層をフォトリソグラフィ法によって形成したレジストマスクを用いて加工し、ゲート電極、ソース電極及びドレイン電極まで達するコンタクトホールを形成した。
【０１６１】
次に、第１のチタン層、アルミニウム層及び第２のチタン層をスパッタリング法によってそれぞれ５０ｎｍ、１００ｎｍ及び５ｎｍの厚さで成膜した。その後、該第１のチタン層、アルミニウム層及び第２のチタン層を、フォトリソグラフィ法によって形成したレジストマスクを用いて、ドライエッチング法によって配線の形状に加工した。
【０１６２】
次に、各試料に対し、窒素雰囲気にて２５０℃、１時間の熱処理を行った。
【０１６３】
以上の工程によって、トランジスタを作製し、試料３及び試料４とした。
【０１６４】
次に、本実施例の各試料のトランジスタにおける、ドレイン電流（Ｉｄｓ）−ゲート電圧（Ｖｇｓ）測定結果について図７に示す。測定は基板面内２５ポイントで行い、それらの結果を重ね合わせて表示している。チャネル長Ｌは３μｍであり、チャネル幅Ｗは２０μｍである。基板温度２５℃である。なお、トランジスタのソース電極とドレイン電極の間の電圧Ｖｄｓは３Ｖとした。ここで、図７（Ａ）は、試料３のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。また、図７（Ｂ）は試料４のトランジスタのＩｄｓ−Ｖｇｓ測定結果である。
【０１６５】
試料３と比べ試料４はしきい値電圧のばらつきが小さく、またオン電流の低下及びばらつきが小さい結果となった。
【０１６６】
次に、本実施例におけるＢＴ試験について説明する。ＢＴ試験を行うトランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。本実施例では、まず基板温度２５℃とし、ソース電極とドレイン電極の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。
【０１６７】
次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとする。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極に負の電圧を印加し、そのまま１時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。試料３及び試料４のトランジスタにおけるＢＴ試験前後のＩｄｓ−Ｖｇｓ測定結果をそれぞれ図８（Ａ）及び図８（Ｂ）に示す。
【０１６８】
図８（Ａ）において、実線１００２はＢＴ試験前の試料３のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果であり、実線１００４はＢＴ試験後の試料３のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前と比べ、ＢＴ試験後のしきい値電圧はプラス方向に１．１６Ｖ変動した。
【０１６９】
図８（Ｂ）において、実線１０１２はＢＴ試験前の試料４のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果であり、実線１０１４はＢＴ試験後の試料４のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前と比べ、ＢＴ試験後のしきい値電圧はプラス方向に０．７１Ｖ変動した。
【０１７０】
同様に、試料内の測定するトランジスタを替えて、基板温度２５℃とし、ソース電極とドレイン電極の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。トランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。
【０１７１】
次に、基板ステージ温度を１５０℃とし、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極に正の電圧を印加し、そのまま１時間保持した。次に、ゲート電極の電圧を０Ｖとした。次に、基板温度２５℃とし、ソース電極とドレイン電極の電圧Ｖｄｓを３Ｖとし、トランジスタのＩｄｓ−Ｖｇｓ測定を行った。試料３及び試料４のトランジスタにおけるＢＴ試験前後のＩｄｓ−Ｖｇｓ測定結果をそれぞれ図９（Ａ）及び図９（Ｂ）に示す。
【０１７２】
図９（Ａ）において、実線１０２２はＢＴ試験前の試料３のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果であり、実線１０２４はＢＴ試験後の試料３のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前と比べ、ＢＴ試験後はＩｄｓ−Ｖｇｓカーブがいびつになり、オン電流が低下した。
【０１７３】
図９（Ｂ）において、実線１０３２はＢＴ試験前の試料４のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果であり、実線１０３４はＢＴ試験後の試料４のトランジスタにおけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前と比べ、ＢＴ試験後のしきい値電圧はマイナス方向に０．２２Ｖ変動した。
【０１７４】
次に、本実施例における光劣化試験について説明する。光劣化試験を行うトランジスタのチャネル長Ｌは３μｍであり、チャネル幅Ｗは５０μｍである。基板温度２５℃とし、ソース電極とドレイン電極の電圧Ｖｄｓを３Ｖとした。本実施例では、まず暗状態とし、トランジスタのＩｄｓ−Ｖｇｓ測定を行い、次に、明状態でトランジスタのＩｄｓ−Ｖｇｓ測定を行った。
【０１７５】
図１０に本実施例で用いた光のスペクトルを示す。なお、明状態とは、前述のスペクトルを有する光を３６ｋｌｘの照度で照射した状態である。
【０１７６】
図１１（Ａ）において、実線１０４２は試料３のトランジスタの暗状態におけるＩｄｓ−Ｖｇｓ測定結果であり、実線１０４４は試料３のトランジスタの明状態におけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はマイナス方向に０．０５Ｖ変動した。
【０１７７】
図１１（Ｂ）において、実線１０５２は試料４のトランジスタの暗状態におけるＩｄｓ−Ｖｇｓ測定結果であり、実線１０５４は試料４のトランジスタの明状態におけるＩｄｓ−Ｖｇｓ測定結果である。ＢＴ試験前から比べ、ＢＴ試験後のしきい値電圧はマイナス方向に０．０１Ｖ変動した。
【０１７８】
上述の通り、本実施例の試料４のトランジスタは、基板面内のしきい値電圧のばらつきが小さく、また、ＢＴ試験前後及び光照射時における電気的特性の劣化が小さいことがわかる。
【符号の説明】
【０１７９】
１００    基板
１０２    絶縁層
１０４    曲面形状
１０６    酸化物半導体層
１０８ａ    ソース電極
１０８ｂ    ドレイン電極
１１２    ゲート絶縁層
１１４    ゲート電極
１１８ａ    ソース電極
１１８ｂ    ドレイン電極
１５１    トランジスタ
１５２    トランジスタ
２０８ａ    ソース電極
２０８ｂ    ドレイン電極
３０１    本体
３０２    筐体
３０３    表示部
３０４    キーボード
３１１    本体
３１２    スタイラス
３１３    表示部
３１４    操作ボタン
３１５    外部インターフェイス
３２０    電子書籍
３２１    筐体
３２２    筐体
３２３    表示部
３２４    表示部
３２５    軸部
３２６    電源
３２７    操作キー
３２８    スピーカー
３３０    筐体
３３１    筐体
３３２    表示パネル
３３３    スピーカー
３３４    マイクロフォン
３３５    操作キー
３３６    ポインティングデバイス
３３７    カメラ用レンズ
３３８    外部接続端子
３４０    太陽電池セル
３４１    外部メモリスロット
３６０    テレビジョン装置
３６１    筐体
３６３    表示部
３６５    スタンド
５０２    第１のタングステン層
５０４    酸化窒化シリコン層
５０６    第２のタングステン層
５０８    酸化物半導体層
５１０    第２のタングステン層
１００２    実線
１００４    実線
１０１２    実線
１０１４    実線
１０２２    実線
１０２４    実線
１０３２    実線
１０３４    実線
１０４２    実線
１０４４    実線
１０５２    実線
１０５４    実線
【図１】
0005876682.tif 000003
【図２】
0005876682.tif 000004
【図３】
0005876682.tif 000005
【図４】
0005876682.tif 000006
【図５】
0005876682.tif 000007
【図７】
0005876682.tif 000008
【図８】
0005876682.tif 000009
【図９】
0005876682.tif 000010
【図１０】
0005876682.tif 000011
【図１１】
0005876682.tif 000012
【図６】
0005876682.tif 000013