(57)【特許請求の範囲】
【請求項１】
本体部と、該本体部の下部に複数段積み重ね可能な給紙カセットユニットとを備えた画像形成装置であって、
前記本体部は、
スタート信号が伝送されるスタート用制御線と、
レディー信号が伝送されるレディー用制御線と、
前記スタート信号を生成すると共に、前記レディー信号の回数に基づいて、前記給紙カセットユニットの接続段数を検知する本体側制御部とを有し、
前記給紙カセットユニットは、
前記スタート用制御線を介して上段から入力される前記スタート信号を遅延させて下段に向けて出力すると共に、前記スタート信号を遅延させている間に前記レディー信号を生成して前記レディー用制御線に向けて上段に出力するカセット側制御部とを有する
ことを特徴とする画像形成装置。
【請求項２】
前記本体側制御部は、
前記レディー信号の入力中に、前記レディー信号を出力している前記カセット側制御部と通信する
ことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記カセット側制御部は、
前記生成したレディー信号により前記本体部に接続している旨と前記本体部との通信が可能である旨を前記本体部に通知する
ことを特徴とする請求項１又は２に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数段の給紙カセットユニットを接続可能な画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置においては、給紙カセットユニットを複数段積み重ねて本体部に接続できるものがあり、必要な用紙サイズ種別や用紙枚数等に応じて積み重ねる給紙カセットユニットの段数を増減することができる。本体部は、接続された個々の給紙カセットユニットを認識するために、制御信号により給紙カセットユニットの接続段数を検知している。この制御信号の数が多くなると、例えば制御線を配線するために本体部の回路基板にスペースが必要になったりするため、制御線の本数を減らす仕組みが開発されている。
【０００３】
例えば、リセット信号１本とクロック信号１本と本体部から出力して各段の給紙カセットユニットに入力し、各段の給紙カセットユニットから本体部にコネクト信号１本が入力されるようにして、計３本の制御線により接続検知する技術が提案されている（例えば、特許文献１を参照）。特許文献１の技術では、各段の給紙カセットユニットにフリップフロップを設けており、本体部から出力されるリセット信号とクロック信号とを分岐させてそれぞれ各段のフリップフロップに入力することにより、順に各段のフリップフロップから出力されるコネクト信号の状態を変化させて接続検知を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2002-002059号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述の給紙カセットユニットでは、積み重ねられた給紙カセットユニットの段数が増えるほど、筐体や配線の連結が多くなるため、ノイズ耐性が低下していく。しかしながら、従来の技術では、フリップフロップを利用しており、リセット信号とクロック信号がエッジトリガーになって給紙カセットユニットの接続検知を行っている。そのため、従来の技術では、フリップフロップという回路の特性上、ノイズ耐性が低いという問題があった。
【０００６】
本発明は上記課題に鑑みてなされたものであり、上記課題を解決することができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、本体部と、該本体部の下部に複数段積み重ね可能な給紙カセットユニットとを備えた画像形成装置であって、前記本体部は、スタート信号が伝送されるスタート用制御線と、レディー信号が伝送されるレディー用制御線と、前記スタート信号を生成すると共に、前記レディー信号の回数に基づいて、前記給紙カセットユニットの接続段数を検知する本体側制御部とを有し、前記給紙カセットユニットは、前記スタート用制御線を介して上段から入力される前記スタート信号を遅延させて下段に向けて出力すると共に、前記スタート信号を遅延させている間に前記レディー信号を生成して前記レディー用制御線に向けて上段に出力するカセット側制御部とを有することを特徴とする。
また、前記本体側制御部は、前記レディー信号の入力中に、前記レディー信号を出力している前記カセット側制御部と通信してもよい。
また、前記カセット側制御部は、前記生成したレディー信号により前記本体部に接続している旨と前記本体部との通信が可能である旨を前記本体部に通知してもよい。
【発明の効果】
【０００８】
本発明によれば、積み重ねられた給紙カセットユニットの接続段数を検知する際の制御信号数を減らすとともにノイズ耐性を高めることができる技術を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る実施形態の画像形成装置の外観図である。
【図２】本体側ＣＰＵが積み重ねられた給紙カセットユニットの接続段数を検知するための回路図である。
【図３】図２に示す本体側ＣＰＵと各給紙カセットユニットとにおけるスタート信号とレディー信号の出力タイミングを示したタイムチャートである。
【発明を実施するための形態】
【００１０】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
本発明の実施の形態の画像形成装置１００は、複写機能、印刷機能、スキャナー機能等を有する複合機であり、図１を参照すると、原稿読取部１２０と、原稿給送部１３０と、本体部１４０とを備えている。原稿読取部１２０は、本体部１４０の上部に配設され、原稿給送部１３０は、原稿読取部１２０の上部に配設されている。
【００１１】
画像形成装置１００の手前側には、画像形成装置１００の設定や動作指示を行う操作パネル４が配設されている。操作パネル４は、タッチパネルと操作ボタンとを備えている。タッチパネルは、各種操作キーや画像形成状況を表示する表示部の表面に透明の感圧センサーが設けられており、表示手段及び入力手段として機能する。タッチパネルは、表示面へのタッチ操作を検知して、タッチ操作が検知された位置に対応する信号を出力することで、表示部に表示した操作キーへの操作を受け付ける。操作ボタンは、印刷枚数等の数値を入力するためのテンキー、設定情報を初期化させる指示を入力するためのリセットキー、複写動作を停止させるためのストップキー、印刷動作を開始させる出力指示を入力するためのスタートキー等の各種操作キーを備えている。
【００１２】
原稿読取部１２０は、原稿給送部１３０により給紙されてきた原稿ＭＳや、ユーザーによってプラテンガラス１２２に載置された原稿に対して光を照射し、その反射光等を受光して原稿画像を読み取って画像データを出力するスキャナーである。
【００１３】
原稿給送部１３０は、可倒式に構成され、原稿給送部１３０を上方に持ち上げることで、プラテンガラス１２２の上面を開放させ、原稿ＭＳをプラテンガラス１２２に載置することができる。また、原稿給送部１３０は、原稿載置部１３１に載置された原稿ＭＳを１枚ずつ順に繰り出して原稿読取部１２０に搬送する。
【００１４】
本体部１４０は、原稿読取部１２０により読み取られた画像データや不図示の記憶部から読み出した画像データに基づいて感光体ドラムの表面に潜像を形成し、トナーによってその潜像をトナー像とする画像形成を行い、給紙部１６０から搬送されてきた記録紙に感光体ドラムのトナー像を転写させ、そのトナー像を記録紙に定着させて排紙する。
【００１５】
給紙部１６０は、本体部１４０の下部に接続された給紙カセットユニット１６１を有しており、給紙カセットユニット１６１に収納された記録紙を１枚ずつ繰り出して本体部１４０に搬送する。給紙カセットユニット１６１は、複数段積み重ねて連結して本体部１４０に接続することができる。図１では、本体部１４０に給紙カセットユニット１６１ａ〜ｄの４段の給紙カセットユニット１６１が積み重ねられて接続された例を示している。
【００１６】
図２は、本体部１４０と給紙カセットユニット１６１ａ〜ｄの接続構成を示した回路図である。
【００１７】
本体部１４０は、本体側ＣＰＵ（本体側制御部）１４１を有している。本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ信号）を出力するためのスタート用制御線Ｓ１と、レディー信号（ＰＦＲＤＹＮ）が入力されるレディー用制御線Ｓ２とが電気的に接続されている。レディー用制御線Ｓ２は、プルアップ抵抗Ｒを介してＶｃｃに電気的に接続されており、レディー信号（ＰＦＲＤＹＮ）はＨｉｇｈでディゼーブル（ｄｉｓａｂｌｅ）になっている。
【００１８】
本体部１４０の下部には、給紙カセットユニット１６１を接続するための接続端子Ｐｓ及びＰｒが設けられている。接続端子Ｐｓには、スタート用制御線Ｓ１が電気的に接続され、接続端子Ｐｒには、レディー用制御線Ｓ２が電気的に接続される。
【００１９】
給紙カセット１６１ａ〜ｄの構成は同じであり、給紙カセット１６１ａを例に説明する。
【００２０】
給紙カセットユニット１６１ａの上部には、第１の接続端子Ｐｓ１−１と第２の接続端子Ｐｒ２−１が設けられており、給紙カセットユニット１６１ａの下部には、第３の接続端子Ｐｓ３−１と第４の接続端子Ｐｒ４−１が設けられている。給紙カセットユニット１６１ａが本体部１４０の下段に１段目として接続されると、第１の接続端子Ｐｓ１−１と接続端子Ｐｓが電気的に接続され、第２の接続端子Ｐｒ２−１と接続端子Ｐｒとが電気的に接続される。
【００２１】
給紙カセットユニット１６１ａの下段に他の給紙カセットユニット１６１が接続された場合、第３の接続端子Ｐｓ３−１と他の給紙カセットユニット１６１（１６１ｂ〜ｄ）における第１の接続端子Ｐｓ１（Ｐｓ１−２、Ｐｓ１−３、・・・）とが電気的に接続され、第４の接続端子Ｐｒ４−１と他の給紙カセットユニット１６１における第２の接続端子Ｐｒ２（Ｐｒ２−２、Ｐｓ２−３、・・・）とが電気的に接続される。
【００２２】
なお、給紙カセットユニット１６１ａは、本体部１４０ではなく他の給紙カセットユニット１６１の下段に接続されてもよい。この場合、給紙カセットユニット１６１ａの第１の接続端子Ｐｓ１−１は、他の給紙カセットユニット１６１における第３の接続端子Ｐｓ３（Ｐｓ３−２、Ｐｓ３−３、・・・）に電気的に接続され、給紙カセットユニット１６１ａの第２の接続端子Ｐｒ２−１は、他の給紙カセットユニット１６１における第４の接続端子Ｐｒ４（Ｐｒ４−２、Ｐｒ４−３、・・・）に電気的に接続される。
【００２３】
本体側ＣＰＵ１４１で生成されたイネーブルのスタート信号（ＰＦＳＴＡ）は、１段目の給紙カセットユニット１６１ａと通信を開始するためのスタート信号（ＰＦ１ＳＴＡ）として、スタート用制御線Ｓ１、接続端子Ｐｓ、第１の接続端子Ｐｓ１−１、スタート用制御線Ｓ３−１を介して、給紙カセットユニット１６１ａのカセット側ＣＰＵ（カセット側制御部）１６２ａにおける遅延制御部１６３ａに入力される。カセット側ＣＰＵ１６２ａは、スタート用制御線Ｓ３−１の途中に設けられており、上段から入力されたスタート信号を遅延制御部１６３ａにより遅延させて下段に向けて出力する。
【００２４】
また、カセット側ＣＰＵ１６２ａは、遅延制御部１６３ａにスタート信号（ＰＦ１ＳＴＡ）が入力されると、スタート信号（ＰＦ１ＳＴＡ）の応答信号としてイネーブルのレディー信号（ＰＦ１ＲＤＹ）を生成して出力する。イネーブルのレディー信号（ＰＦ１ＲＤＹ）は、カセット側ＣＰＵ１６２ａのトランジスター１６４ａのベース端子に入力され、トランジスター１６４ａをＯＮにする。
【００２５】
トランジスター１６４ａは、オープンコレクターであり、ベース端子がカセット側ＣＰＵ１６２ａに接続され、コレクター端子が給紙カセットユニット１６１ａにおける第２の接続端子Ｐｒ２−１と第４の接続端子Ｐｓ４−１間のレディー用制御線Ｓ４−１に接続され、エミッター端子が接地されている。トランジスター１６４ａがＯＮになることにより、レディー用制御線Ｓ４−１、第２の接続端子Ｐｒ２−１、接続端子Ｐｒを介して、レディー用制御線Ｓ２のレディー信号（ＰＦＲＤＹＮ）がＬｏｗに落とされて、本体側ＣＰＵ１４１にカセット側ＣＰＵ１６２ａによるイネーブル（ｅｎａｂｌｅ）のレディー信号が入力される。
【００２６】
カセット側ＣＰＵ１６２ａは、イネーブルのレディー信号（ＰＦ１ＲＤＹ）を出力すると、不図示のタイマーにより計時を開始して、所定時間経過すると、レディー信号（ＰＦ１ＲＤＹ）をイネーブルからディゼーブルにする。これにより、トランジスター１６４ａがＯＦＦになって、本体側ＣＰＵ１４１に入力されるレディー信号（ＰＦＲＤＹＮ）がイネーブル（Ｌｏｗ）からディゼーブル（Ｈｉｇｈ）になる。
【００２７】
本体側ＣＰＵ１４１では、スタート信号（ＰＦＳＴＡ）の出力後にレディー信号（ＰＦＲＤＹＮ）がディゼーブルからイネーブルに１回目になったことにより、給紙カセットユニット１６１ａが１段目に接続されていることを検知する。
【００２８】
遅延制御部１６３ａでは、本体側ＣＰＵ１４１に給紙カセットユニット１６１ａの接続段数を検知させる時間のため、スタート信号（ＰＦ１ＳＴＡ）を所定の遅延時間だけ遅延させる処理が行われる。遅延されたスタート信号（ＰＦ２ＳＴＡ）は、スタート用制御線Ｓ３−１、第３の接続端子Ｐｓ３−１を介して次段の給紙カセットユニット１６１（１６１ｂ〜ｄ）に向けて出力される。なお、遅延制御部１６３ａがスタート信号（ＰＦ１ＳＴＡ）を遅延させる時間は、カセット側ＣＰＵ１６２ａがレディー信号（ＰＦ１ＲＤＹ）をイネーブルにしてからディゼーブルにするまでの時間よりも長く設定されている。
【００２９】
同様に、２〜４段目の給紙カセットユニット１６１ｂ〜ｄそれぞれの第１の接続端子Ｐｓ１と第２の接続端子Ｐｒ２は、前段の給紙カセットユニット１６１ａ〜ｃにおける第３の接続端子Ｐｓ３と第４の接続端子Ｐｒ４にそれぞれ接続される。また、２、３段目の給紙カセットユニット１６１ｂ、ｃそれぞれの第３の接続端子Ｐｓ３と第４の接続端子Ｐｒ４は、後段の給紙カセットユニット１６１ｃ、ｄの第１の接続端子Ｐｓ１と第２の接続端子Ｐｒ２に接続される。
【００３０】
このようにして、本実施形態では、本体側ＣＰＵ１４１を開始点として次段の給紙カセット１６１にリレー式にスタート信号が出力される。そして、スタート信号が入力された給紙カセット１６１で生成された（イネーブルになった）レディー信号がレディー用制御線Ｓ２に向けて出力され、本体側ＣＰＵ１４１により積み重ねられた給紙カセット１６１の接続段数が検知される。
【００３１】
具体的に図３を参照して、本体側ＣＰＵ１４１から出力されるスタート信号（ＰＦＳＴＡ）と本体側ＣＰＵ１４１に入力されるレディー信号（ＰＦＲＤＹＮ）と、１〜４段目の給紙カセットユニット１６１ａ〜ｄにおけるスタート信号（ＰＦ１ＳＴＡ、ＰＦ２ＳＴＡ、ＰＦ３ＳＴＡ、ＰＦ４ＳＴＡ）とレディー信号（ＰＦ１ＲＤＡ、ＰＦ２ＲＤＡ、ＰＦ３ＲＤＡ、ＰＦ４ＲＤＡ）とにおける出力タイミングを説明する。
【００３２】
まず、本体側ＣＰＵ１４１はスタート信号（ＰＦＳＴＡ）をディゼーブルからイネーブルにして出力する。本体側ＣＰＵ１４１からのスタート信号（ＰＦＳＴＡ）は、スタート信号（ＰＦ１ＳＴＡ）として１段目のカセット側ＣＰＵ１６２ａの遅延制御部１６３ａに入力される。なお、ここで、スタート信号（ＰＦＳＴＡ）がスタート信号（ＰＦ１ＳＴＡ）として遅延制御部１６３ａに入力されるまでの時間は無視できるほど短いものとする。
【００３３】
カセット側ＣＰＵ１６２ａは、遅延制御部１６３ａにスタート信号（ＰＦ１ＳＴＡ）が入力されると、イネーブルのレディー信号（ＲＦ１ＲＤＹ）を出力する。カセット側ＣＰＵ１６２ａにより生成されたレディー信号（ＲＦ１ＲＤＹ）により、トランジスター１６４ａがＯＮになって、本体側ＣＰＵ１４１にイネーブルのレディー信号（ＰＦＲＤＹＮ）が入力される。
【００３４】
本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ）を出力してから、イネーブルのスタート信号（ＰＦＲＤＹＮ）が入力された回数に基づいて、本体部１４０の下部に積み重ねられた給紙カセット１６１の接続段数を検知する。カセット側ＣＰＵ１６２ａによりイネーブルのレディー信号（ＲＦ１ＲＤＹ）が出力されたことによって、スタート信号（ＰＦＳＴＡ）の出力後、本体側ＣＰＵ１４１には１回目にイネーブルのレディー信号（ＰＦＲＤＹＮ）が入力される。これにより、本体側ＣＰＵ１４１は１段目に給紙カセット１６１ａが接続されていることを検知する。
【００３５】
このとき、遅延制御部１６３ａに入力されたスタート信号（ＲＦ１ＳＴＡ）は、遅延制御部１６３ａによって所定の遅延時間（例えば２０〜３０ｍｓｅｃ）だけ遅延される。そのため、本体側ＣＰＵ１６２ａによって１段目の給紙カセットユニット１６１が検知されているときに、本体側ＣＰＵ１４１からのスタート信号（ＰＦＳＴＡ＝ＰＦ１ＳＴＡ）は、遅延制御部１６３ａに留め置かれており、２段目以降の給紙カセット１６１ｂ〜ｄのカセット側ＣＰＵ１６２ｂ〜ｄに入力されない。そのため、２段目以降のカセット側ＣＰＵ１６２ｂ〜ｄからのレディー信号（ＰＦ２ＲＤＹ、ＰＦ３ＲＤＹ、ＰＦ４ＲＤＹ）はディゼーブルになっている。所定の遅延時間が経過すると、遅延されたスタート信号（ＰＦ２ＳＴＡ）が遅延制御部１６３ａから下段の給紙カセットユニット１６１ｂに向けて出力される。
【００３６】
カセット側ＣＰＵ１６２ａは、イネーブルのレディー信号（ＲＦ１ＲＤＹ）を出力後、所定時間経過すると、レディー信号（ＲＦ１ＲＤＹ）をディゼーブルにする。これにより、トランジスター１６４ａがＯＦＦになって、本体側ＣＰＵ１４１に入力されるレディー信号（ＰＦＲＤＹＮ）がディゼーブルになる。
【００３７】
遅延制御部１６３ａは、入力されたスタート信号（ＰＦ１ＳＴＡ）を所定の遅延時間だけ遅延させると下段の給紙カセットユニット１６１ｂに向けて出力する。遅延制御部１６３ａによって遅延されたスタート信号（ＰＦ３ＳＴＡ）は、下段の給紙カセットユニット１６１ｂの遅延制御部１６３ｂに入力される。
【００３８】
給紙カセットユニット１６１ｂのカセット側ＣＰＵ１６２ｂは、上段から遅延制御部１６３ｂにスタート信号（ＰＦ３ＳＴＡ）が入力されると、イネーブルのレディー信号（ＲＦ２ＲＤＹ）を出力する。カセット側ＣＰＵ１６２ｂからイネーブルのレディー信号（ＲＦ２ＲＤＹ）が出力されることにより、トランジスター１６４ｂがＯＮになって、本体側ＣＰＵ１４１に再びイネーブルのレディー信号（ＰＦＲＤＹＮ）が入力される。
【００３９】
本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ）の出力後、２回目にイネーブルのレディー信号（ＰＦＲＤＹＮ）が入力されたことにより、２段目に給紙カセット１６１ｂが接続されていることを検知する。
【００４０】
カセット側ＣＰＵ１６２ｂは、イネーブルのレディー信号（ＲＦ２ＲＤＹ）を出力後、所定時間経過すると、レディー信号（ＲＦ２ＲＤＹ）をディゼーブルにする。これにより、トランジスター１６４ｂがＯＦＦになって、本体側ＣＰＵ１４１に入力されるレディー信号（ＰＦＲＤＹＮ）が再びディゼーブルになる。
【００４１】
遅延制御部１６３ｂは、入力されたスタート信号（ＰＦ２ＳＴＡ）を遅延させて出力する。遅延制御部１６３ａによって遅延されたスタート信号（ＰＦ３ＳＴＡ）は、下段の給紙カセットユニット１６１ｃの遅延制御部１６３ｃに入力される。
【００４２】
同様にして、３段目の給紙カセットユニット１６１ｃにおける遅延制御部１６３ｃ及びカセット側ＣＰＵ１６２ｃ、４段目の給紙カセットユニット１６１ｄにおける遅延制御部１６３ｄ及びカセット側ＣＰＵ１６２ｄにおいて、レディー信号（ＲＦ３ＲＤＹ、ＲＦ４ＲＤＹ）、スタート信号（ＰＦ４ＳＴＡ）の出力制御が行われる。それにより、本体側ＣＰＵ１４１は、イネーブルのレディー信号（ＰＦＲＤＹＮ）が入力された回数に基づいて、給紙カセットユニット１６１ｃが３段目に、給紙カセットユニット１６１ｄが４段目に接続されていることを検知する。
【００４３】
なお、本実施形態の場合、４段目の給紙カセットユニット１６１ｄに５段目の給紙カセットユニット１６１は接続されていないので、遅延されたスタート信号（ＰＦ５ＳＴＡ）は４段目の給紙カセットユニット１６１ｄの第３の接続端子Ｐｓ３−４でオープンとするか、ノイズ耐量を上げるため高抵抗で接地するとよい。
【００４４】
本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ）の出力後、所定時間経過するとタイムアウトして、給紙カセットユニット１６１ａ〜ｄに対する接続検知処理を終了する。例えば、本体部１４０に対する給紙カセットユニット１６１の最大接続台数等に基づいてタイムアウトする時間が決定されてもよい。
【００４５】
なお、下段に出力されるスタート信号のパルス時間幅は、下段のカセット側ＣＰＵ１６２ａ〜ｄがノイズキャンセル処理するために十分な時間（例えば２ｍｓｅｃ）あればよい。
【００４６】
また、各カセット側ＣＰＵ１６２ａ〜ｄがイネーブルのレディー信号（ＰＦ１ＲＤＹ、ＰＦ２ＲＤＹ、ＰＦ３ＲＤＹ、ＰＦ４ＲＤＹ）を出力している時間は、例えば１〜３ｍｓｅｃであってもよい。本体側ＣＰＵ１４１は、レディー用制御線Ｓ２を介してイネーブルのレディー信号（ＰＦＲＤＹＮ）が入力されている間に、不図示のデータ線を介して、接続を検知したカセット側ＣＰＵ１６２ａ〜ｄに識別ＩＤを割り振る等のデータ通信をシリアルで行うことができる。つまり、レディー信号は、スタート信号に対する応答により本体部１４０に接続されていることを示す機能だけでなく、本体部１４０と通信可能か否かを示す機能も兼ねている。そのため、各カセット側ＣＰＵ１６２ａ〜ｄがイネーブルのレディー信号（ＰＦ１ＲＤＹ、ＰＦ２ＲＤＹ、ＰＦ３ＲＤＹ、ＰＦ４ＲＤＹ）を出力している時間は、本体側ＣＰＵ１４１との通信時間に合わせて設定されるとよい。
【００４７】
また、遅延制御部１６３ａ〜ｄがスタート信号（ＰＦ１ＳＴＡ、ＰＦ２ＳＴＡ、ＰＦ３ＳＴＡ、ＰＦ４ＳＴＡ）を遅延させる時間は、例えば２０〜３０ｍｓｅｃであってもよい。
【００４８】
このように、本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ）が伝送されるスタート用制御線Ｓ１と、レディー信号（ＰＦＲＤＹＮ）が伝送されるレディー用制御線Ｓ２とに接続され、スタート信号（ＰＦＳＴＡ）を生成すると共に、レディー信号（ＰＦＲＤＹＮ）の回数に基づいて給紙カセットユニット１６１ａ〜ｄの接続段数を検知している。また、給紙カセットユニット１６１ａ〜ｄは、本体部１４０の下部に複数段積み重ね可能であり、スタート用制御線Ｓ１を介して上段から入力されるスタート信号（ＰＦ１ＳＴＡ、ＰＦ２ＳＴＡ、ＰＦ３ＳＴＡ、ＰＦ４ＳＴＡ）を遅延させて下段に向けて出力すると共に、入力されたスタート信号（ＰＦ１ＳＴＡ、ＰＦ２ＳＴＡ、ＰＦ３ＳＴＡ、ＰＦ４ＳＴＡ）を遅延させている間にイネーブルのレディー信号（ＰＦ１ＲＤＹ、ＰＦ２ＲＤＹ、ＰＦ３ＲＤＹ、ＰＦ４ＲＤＹ）を生成してレディー用制御線Ｓ２に向けて上段に出力するカセット側ＣＰＵ１６２ａ〜ｄを備えている。
【００４９】
そのため、本実施形態によれば、本体側ＣＰＵ１４１は、スタート信号（ＰＦＳＴＡ）とレディー信号（ＰＦＲＤＹＮ）との２つの制御信号により、給紙カセットユニット１６１ａ〜ｄの段数を検知することができる。そのため、本体側ＣＰＵ１４１に接続される制御線は、スタート用制御線Ｓ１とレディー用制御線Ｓ２との２本で済む。また、本実施形態では、フリップフロップを利用していないので、エッジトリガーとなる信号線が存在せず、ノイズ耐性を高めることができる。また、本実施形態では、フリップフロップというハードウェアを用いないため、製品コストを抑えることができる。
【００５０】
本発明は上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々様々に変更が可能であることは言うまでもない。
【符号の説明】
【００５１】
４  操作パネル
１００  画像形成装置
１２０  原稿読取部
１２２  プラテンガラス
１３０  原稿給送部
１３１  原稿載置部
１４０  本体部
１４１  本体側ＣＰＵ
１６０  給紙部
１６１、１６１ａ〜ｄ  給紙カセットユニット
１６２ａ〜ｄ  カセット側ＣＰＵ
１６３ａ〜ｄ  遅延制御部
１６４ａ〜ｄ  トランジスター
Ｐｓ、Ｐｒ、Ｐｓ１−１〜Ｐｓ１−４、Ｐｓ２−１〜Ｐｓ２−４、Ｐｓ３−１〜Ｐｓ３−４、Ｐｒ２−１〜Ｐｒ２−４、Ｐｒ４−１〜Ｐｒ４−４  接続端子
Ｓ１、Ｓ３−１〜Ｓ３−４  スタート用制御線
Ｓ２、Ｓ４−１〜Ｓ４−４  レディー用制御線
Ｒ  プルアップ抵抗
【図１】
0006038852.tif 000002
【図２】
0006038852.tif 000003
【図３】
0006038852.tif 000004