(57)【特許請求の範囲】
【請求項１】
圧電トランスと、
前記圧電トランスを駆動する駆動部と、
前記圧電トランスの出力側に接続された整流部と、
前記駆動部へ供給するパルス信号を生成する信号生成部と、
前記圧電トランスまたは前記整流部の出力電圧を検出する電圧検出部と、
前記電圧検出部により検出された出力電圧が目標電圧になるように、第１時定数に対応した切り替え周期で、前記信号生成部に第１の周波数ｆ１のパルス信号Ｐ１と前記第１の周波数ｆ１とは異なる第２の周波数ｆ２のパルス信号Ｐ２とを交互に切り替えながら生成させる制御部と、を備え、
前記第１時定数は、前記圧電トランスおよび前記整流部を含む制御対象から出力される出力電圧の立ち上がり時間としての第２時定数よりも小さく、かつ、前記電圧検出部の時定数である第３時定数は、前記第２時定数よりも小さいことを特徴とする高圧電源装置。
【請求項２】
前記整流部の出力側に接続され、該整流部から出力された出力電圧のリプルを低減するフィルタ部をさらに備えることを特徴とする請求項１に記載の高圧電源装置。
【請求項３】
前記第１時定数は、前記フィルタ部の時定数である第４時定数よりも小さいことを特徴とする請求項２に記載の高圧電源装置。
【請求項４】
前記信号生成部および前記制御部をデジタル回路により構成したことを特徴とする請求項１ないし３のいずれか１項に記載の高圧電源装置。
【請求項５】
画像形成装置であって、
高圧電源装置と、
前記高圧電源装置から供給された電力を用いて画像を形成する画像形成部と
を備え、
前記高圧電源装置は、
圧電トランスと、
前記圧電トランスを駆動する駆動部と、
前記圧電トランスの出力側に接続された整流部と、
前記駆動部へ供給するパルス信号を生成する信号生成部と、
前記圧電トランスまたは前記整流部の出力電圧を検出する電圧検出部と、
前記電圧検出部により検出された出力電圧が目標電圧になるように、第１時定数に対応した切り替え周期で、前記信号生成部に第１の周波数ｆ１のパルス信号Ｐ１と前記第１の周波数ｆ１とは異なる第２の周波数ｆ２のパルス信号Ｐ２とを交互に切り替えながら生成させる制御部と、を備え、
前記第１時定数は、前記圧電トランスおよび前記整流部を含む制御対象から出力される出力電圧の立ち上がり時間としての時定数である第２時定数よりも小さく、かつ、前記電圧検出部の時定数である第３時定数は、前記第２時定数よりも小さいことを特徴とする画像形成装置。
【請求項６】
前記画像形成部は、
像担持体と、
前記像担持体を一様に帯電させる帯電器と、
前記帯電器により一様に帯電した像担持体の表面を露光して潜像を形成する露光器と、
前記潜像を現像して現像剤像を形成する現像器と、
前記現像剤像を記録材へ転写する転写部と、
前記記録材に転写された現像剤を定着させる定着装置と、を備え、
前記高圧電源装置は、前記帯電器、前記現像器および前記転写部の少なくとも１つへ高電圧を印加することを特徴とする請求項５に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランス式の高圧電源装置およびその高圧電源装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置では、数百ボルトを超える電圧（高圧）を生成する高圧電源装置が必要となる。これは、例えば、転写部材に直流のバイアス電圧を印加するためである。従来の高圧電源装置は巻線式の電磁トランスを使用していたが、近年の高圧電源装置は圧電トランス（圧電セラミックトランス）を使用している。
【０００３】
特許文献１は、圧電トランスに入力する駆動周波数を発生させる電圧制御発振回路（ＶＣＯ）を備えた高圧電源装置を示している。圧電トランスは、共振周波数において出力電圧が最大となる特徴を有する。そのため、特許文献１に記載の高圧電源装置は、ＶＣＯから出力される周波数を制御することで圧電トランスの出力電圧を制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２０６１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、ＶＣＯは、圧電トランスの出力電圧を増加させるために、例えば圧電トランスの駆動周波数を高周波数から低周波数へ変化させる。また、ＶＣＯは、駆動周波数の変化量を制御することにより出力電圧の立ち上がり時間を制御する。そのため、所望とする電圧が高くなるほど、立ち上がり時間が長くなる。さらに、駆動周波数を変化させるため、圧電トランスの定電圧出力に出力リプルが発生しやすく、不要な回路発振も生じやすい。例えば、このような高圧電源装置を用いた画像形成装置では形成される画像の品質が出力リプルによって低下してしまう恐れがある。
【０００６】
そこで、本発明は、このような課題および他の課題のうち、少なくとも１つを解決することを目的とする。本発明は、例えば、圧電トランスから出力される電圧に生じうるリプルを低減することを目的とする。なお、他の課題については明細書の全体を通して理解できよう。
【課題を解決するための手段】
【０００７】
本発明の高圧電源装置は、例えば、
圧電トランスと、
前記圧電トランスを駆動する駆動部と、
前記圧電トランスの出力側に接続された整流部と、
前記駆動部へ供給するパルス信号を生成する信号生成部と、
前記圧電トランスまたは前記整流部の出力電圧を検出する電圧検出部と、
前記電圧検出部により検出された出力電圧が目標電圧になるように、第１時定数に対応した切り替え周期で、前記信号生成部に第１の周波数ｆ１のパルス信号Ｐ１と前記第１の周波数ｆ１とは異なる第２の周波数ｆ２のパルス信号Ｐ２とを交互に切り替えながら生成させる制御部と、を備え、
前記第１時定数は、前記圧電トランスおよび前記整流部を含む制御対象から出力される出力電圧の立ち上がり時間としての第２時定数よりも小さく、かつ、前記電圧検出部の時定数である第３時定数は、前記第２時定数よりも小さいことを特徴とする。
【０００８】
なお、整流部の出力側に接続され、整流部から出力された出力電圧に含まれているリプルを低減するフィルタ部がさらに設けられていてもよい。この場合、第１時定数は、フィルタ部の時定数である第４時定数よりも小さくなるように制御部およびフィルタ部が構成される。なお、フィルタ部を設ける場合、第１時定数は第２時定数よりも小さくなくてもよい。
【発明の効果】
【０００９】
本発明によれば、第１時定数を第２時定数よりも小さくすることで、圧電トランスから出力される電圧に生じうるリプルを低減できる。なお、第３時定数を第２時定数よりも小さくすることで、さらに不要な回路発振が抑圧される。
【図面の簡単な説明】
【００１０】
【図１】画像形成装置の一例を示した図である。
【図２】実施例１に係る高圧電源装置１１３の回路図である。
【図３】圧電トランス２０１の駆動周波数と出力電圧との関係を示す図である。
【図４】実施例１に係るＡＳＩＣ１１２の構成例を示したブロック図である。
【図５】実施例１に係るフィードバック制御系を示すブロック図である。
【図６】（Ａ）は実施例１に係る圧電トランス２０１の駆動周波数に対する出力電圧の特性を示した図である。（Ｂ）はターゲット電圧値を３０００Ｖとした際の、駆動周波数及び出力電圧の特性を拡大して表した図である。
【図７】（Ａ）は切り替え部の出力、パルス発生部の出力および出力電圧を示した図である。（Ｂ）は定電圧出力時の電圧波形を示す図である。
【図８】第２時定数Ｔ２についての所望の周波数特性を示す図である。
【図９】出力リプルが２．５Ｖまで減衰されたときの出力波形を示す図である。
【発明を実施するための形態】
【００１１】
［実施例１］
まず、図１を参照して、プリンタの概要について説明する。プリンタ１００は、本発明の電源装置を適用可能な電子写真方式の画像形成装置の一例である。本発明の電源装置は、画像形成方式に依存することはない。そのため、本発明は、電子写真方式のみならずインクジェット方式など各種の画像形成方式を採用した画像形成装置に適用できる。プリンタ１００は、イエローＹ、マゼンタＭ、シアンＣ、ブラックＢのトナーごとに画像形成ユニットとして機能する画像形成部１０１ａ、１０１ｂ、１０１ｃ、１０１ｄを備える。画像形成部１０１ａ、１０１ｂ、１０１ｃ、１０１ｄは高圧電源装置から供給された電力を用いて画像を形成する。つまり、高圧電源装置は、帯電器、現像器および転写部の少なくとも１つへ高電圧を印加する。各画像形成部１０１ａ〜１０１ｄは基本的に同一の構成である。なお、各画像形成部に共通する事項を説明する際には、参照符号に付与した添え字のａ〜ｄを省略して表記する。帯電ローラ１０４は、感光ドラム１０３を一様に帯電する。このように、像担持体としての感光ドラム１０３は帯電器によって表面（画像形成面）を一様に帯電される。一様に帯電された感光ドラム１０３には、形成する画像信号に基づいた露光器１０２からの露光によって静電潜像が形成される。現像器１０５は、担当するトナー色の現像剤を備え、当該現像剤によって感光ドラム１０３に形成された静電潜像を現像して現像剤像を形成する。転写部として機能する転写ローラ１０６は、感光ドラム１０３に形成された現像剤像を記録材に転写させる。具体的に、転写ローラ１０６と感光ドラム１０３とが搬送されてきた記録材を狭持搬送することにより、感光ドラム１０３上に形成された現像剤像が記録材に転写される。転写ベルト１０７は、駆動ローラ及び従属ローラに張架されており、駆動ローラの駆動力により記録材の搬送を制御する。記録材カセット１０８は、記録材を積載し、印刷ジョブに応じて記録材を画像形成部１０１へ供給する。定着装置１０９は、画像形成部１０１ａから出力される記録材に形成された現像剤像を加圧、加熱することにより当該記録材に定着させる。定着装置１０９から出力された記録材は、プリンタ１００の機外へ排出される。
【００１２】
ＤＣコントローラ１１０は、１チップマイクロコンピュータ（以下では、ＣＰＵ１１１と称す。）、特定用途向け集積回路（以下では、ＡＳＩＣ１１２と称す。）、各種入出力制御回路（不図示）及びＲＡＭ、ＲＯＭ等のメモリを備える。ＡＳＩＣ１１２は、高圧電源装置１１３へ供給する駆動周波数を調整して、高圧電源装置１１３から出力される出力電圧を制御する制御ユニットとして機能する。ビデオコントローラ１１５は、パーソナルコンピュータ等の外部装置１１６から入力される画像データをビットマップデータに展開し、画像形成用の画像信号に変換する。また、ビデオコントローラ１１５は、プリンタ１００に含まれるスキャナーから読み込んだ画像データを画像形成用の画像信号に変換する。
【００１３】
高圧電源装置１１３は、帯電ローラ１０４へ印可する帯電用の高電圧（以下、帯電高圧という。）、現像剤へ印可する現像用の高電圧（以下、現像高圧という。）及び各画像形成部１０１の転写ローラ１０６へ印可する転写用の高電圧（以下、転写高圧という。）を生成して出力する。さらに、高圧電源装置１１３は、圧電トランスを備える。圧電トランスは、セラミックを素材として構成され、電磁トランス以上の効率で高電圧を生成することが可能である。さらに、圧電トランスは、一次側と二次側の電極間の距離を離すことが可能である。また、圧電トランスは、特別に絶縁のためのモールド加工を施す必要がない。よって、圧電トランスは、高圧電源装置の小型化および軽量化に有効である。
【００１４】
図２において、高圧電源装置１１３の圧電トランス２０１は、供給された駆動周波数に応じて電圧を出力する。一般に、高圧電源装置では、圧電トランス２０１に接続した電圧制御発振器（ＶＣＯ）を含むアナログ回路からの発振周波数により圧電トランス２０１の出力電圧が制御される。とりわけ、ＶＣＯは、駆動周波数の変化量を制御することにより出力電圧の立ち上がり時間を制御する。そのため、所望とする電圧が高くなるほど、立ち上がり時間が長くなってしまう。一方、実施例１では、ＡＳＩＣ１１２が駆動周波数を生成して圧電トランス２０１へ供給する。このように、駆動周波数発生部や制御部をデジタル回路により構成すれば、出力電圧の立ち上がり時間を短縮することが可能となる。
【００１５】
ＡＳＩＣ１１２は、圧電トランス２０１から出力された電圧を検知するように、フィードバック制御系で高圧電源装置１１３に接続されている。ＡＳＩＣ１１２は、ＣＰＵ１１１から出力される電圧値を取得し、取得した電圧値に応じた駆動周波数を圧電トランス２０１へ供給する。ＡＳＩＣ１１２から出力された駆動周波数（パル紙信号）は、トランジスタ２１１のベース端子に入力される。トランジスタ２１１のコレクタ端子はインダクタ２１２を介して正電源電圧Ｖｃｃに接続されている。トランジスタ２１１のエミッタ端子は接地されている。トランジスタ２１１のコレクタ端子はさらにコンデンサ２１６の一端と、圧電トランス２０１の１つ目の端子とに接続されている。コンデンサ２１６の他端と、圧電トランス２０１の２つ目の端子はともに接地されている。ＡＳＩＣ１１２から供給された駆動周波数（パルス信号）にしたがってトランジスタ２１１はスイッチング動作し、インダクタ２１２及びコンデンサ２１６による共振によって入力電圧を昇圧して高電圧を発生させる。この高電圧は、圧電トランス２０１の一次側にパルス信号として供給される。圧電トランス２０１は一次側に供給されたパルス信号に応じて振動し、２次側に圧電トランス２０１のサイズに応じた昇圧比で増幅した交流電圧を発生させる。
【００１６】
圧電トランス２０１の二次側には整流部が接続されている。すなわち、圧電トランス２０１の出力端子は、整流用のダイオード２０２のカソード端子と、整流用のダイオード２０３のアノード端子とに接続されている。平滑用のコンデンサ２０４の一端は、ダイオード２０３のカソード端子およびダイオード２０２のアノード端子に接続されかつ接地されている。ダイオード２０２、２０３は整流回路２２０を形成している。よって、圧電トランス２０１の出力端子から出力された交流電圧は、この整流回路２２０およびコンデンサ２０４によって正電圧に整流平滑され、出力端子２１７を通じて転写ローラ１０６に供給される。コンデンサ２０４も整流回路２２０の一部として考えてもよい。
【００１７】
圧電トランス２０１または整流部の出力電圧を検出するために電圧検出部が設けられている。電圧検出部の構成は以下の通りである。出力端子２１７は、抵抗器２０５の一端と接続されている。抵抗器２０５の他端は、抵抗器２０７の一端と、抵抗器２０６の一端と、コンデンサ２１５の一端と、保護用の抵抗器２０８の一端とに接続されている。抵抗器２０６の他端は基準電圧を供給する基準電圧源に接続されている。抵抗器２０７の他端と、コンデンサ２１５の他端は接地されている。抵抗器２０８の他端はＡＳＩＣ１１２の入力端子に接続されている。つまり、整流回路２２０からの出力電圧は、抵抗器２０５、２０６、２０７によって分圧され、分圧後の電圧が抵抗器２０８を介してＡＳＩＣ１１２へ入力される。このように抵抗器２０５、２０６、２０７は、電圧検出回路２２１を形成している。なお、コンデンサ２１５および抵抗器２０８も電圧検出回路２２１の一部と考えてもよい。ここでは、転写高圧について説明したが、同様構成を採用した他の２つの高圧電源装置（図示略）が帯電高圧と現像高圧とを生成する。
【００１８】
図３において、横軸は圧電トランス２０１へ入力する駆動周波数［Ｈｚ］を示し、縦軸は圧電トランス２０１から出力される電圧［Ｖ］を示す。一般に圧電トランス２０１の特性は、図３に示すように共振周波数ｆ０において出力電圧が最大となるような裾広がりの形状をしている。ｆＺはＶＣＯで動作可能な最低周波数、ｆＡはＶＣＯで動作可能な最高周波数である。通常は、最高周波数ｆＡと共振周波数ｆ０との間で駆動パルスを変化させることにより圧電トランスの出力電圧が制御される。圧電トランス２０１には、共振周波数ｆ０の他にスプリアス周波数と呼ばれる共振周波数ｆ０以外の不要な複数の共振周波数ｆＳが存在する。ＡＳＩＣ１１２の代わりにＶＣＯを利用した高圧電源装置では、圧電トランス２０１から所望の電圧を得るために駆動周波数を制御する時間が長くなってしまう。具体的に、ＶＣＯは、まず最高周波数ｆＡを圧電トランス２０１へ入力する。その後、ＶＣＯは、圧電トランス２０１から所望の電圧が出力されるまで、一定の変化量で駆動周波数を下げる。したがって、高圧電源装置は、所望の電圧が高いほど、圧電トランス２０１へ入力する駆動周波数の制御に多くの時間を要する。さらに、所望の電圧範囲を広く必要とする場合、スプリアス周波数ｆＳの影響を受けやすく、低い電圧での制御が困難となる。
【００１９】
そこで、実施例１では、ＶＣＯの代わりに圧電トランス２０１を制御するＣＰＵ１１１又はＡＳＩＣ１１２等のデジタル回路を設けている。このデジタル回路から出力したクロックやパルス信号でトランジスタ２１１をスイッチングさせることで、圧電トランス２０１を直接制御する。さらに、ＣＰＵ１１１およびＡＳＩＣ１１２は、各駆動周波数と出力電圧との対応関係を予め定義したテーブルを用いることで、所望の電圧値に対応する駆動周波数を設定する。これにより、所望の電圧を得るための駆動周波数を即座に発生させて圧電トランス２０１へ入力することで、従来必要であった駆動周波数の制御を省略できる。つまり、ＶＣＯを用いた従来技術と比較し、実施例１では目標電圧への立ち上がり時間を大幅に短縮できるようになる。
【００２０】
図４に示したＡＳＩＣ１１２の取得部４０１は、圧電トランス２０１から出力させる電圧の目標値を取得する取得ユニットとして機能する。具体的に、取得部４０１は、ＣＰＵ１１１から通知された目標値（以下、ターゲット電圧値と称す。）を取得する。選択部４０２は、例えば、複数の駆動周波数と複数の出力電圧との対応関係が予め定義されたルックアップテーブル（以下、ＬＵＴと称す。）を用いて、ターゲット電圧値に対応する駆動周波数を設定する設定ユニットとして機能する。具体的に、選択部４０２は、ターゲット電圧値に対応する駆動周波数をＬＵＴから選択する選択ユニットとして機能する。また、選択部４０２は、選択した駆動周波数をパルス生成部４０３へ設定する。ここで、ＬＵＴは、プリンタ１００の電源投入時のイニシャル処理でテーブル生成部４０６によって生成され、ＲＡＭ４０８に格納されている。パルス生成部４０３は、選択された駆動周波数にしたがって圧電トランス２０１へ供給すべきパルス信号を生成するパルス生成ユニットもしくは駆動周波数発生部として機能する。このように、ＣＰＵ１１１やＡＳＩＣ１１２は、電圧検出部により検出された出力電圧の電圧値に対応した駆動周波数を発生するよう駆動周波数発生部を制御する制御部として機能している。
【００２１】
切換え部４０４は、予め定められた変化量で駆動周波数を切換える切換えユニットとして機能する。パルス生成部４０３は、タイミング生成部４０７から通知されるタイミングにしたがって、切換え部４０４から通知された変化量を現在の周波数に加算することで、パルスを生成する。タイミング生成部４０７は、ＲＡＭ４０８に記憶されているタイミングデータにしたがってパルス生成部４０３にタイミング信号を通知する。Ａ／Ｄコンバータ４０５は、切換え部４０４によって切換えられた駆動周波数に基づいて圧電トランス２０１によって生成された出力電圧を検出する検出ユニットとして機能する。具体的に、Ａ／Ｄコンバータ４０５は、入力されるアナログ信号をデジタル信号に変換する。
【００２２】
図５において、ＣＰＵ１１１とＡＳＩＣ１１２を含む制御部の時定数を第１時定数Ｔ１（主として切換え部４０４の回路時定数となる）とする。圧電トランスと整流部を含む制御対象の時定数を第２時定数Ｔ２とする。電圧検出回路２２１の時定数を第３時定数Ｔ３とする。なお、図５において、整流回路２２０に対して電圧を出力する側にはオプションとしてのフィルタ回路２２２が接続されている。フィルタ回路２２２は、リプルを低減するための回路であるが、実施例１では必須の要素ではない。フィルタ回路２２２は第４時定数Ｔ４となるように設計されているものとする。
【００２３】
図６（Ａ）によれば、出力電圧の形状は、共振周波数ｆ０において最大となるような裾広がりな形状をしている。ｆＺはＡＳＩＣ１１２で発生させることができる最低周波数を示し、ｆＡはＡＳＩＣ１１２で発生させることができる最高周波数を示している。また、図６（Ａ）に示した丸（〇）は、切換え部４０４によって切換えられる駆動周波数を示す。図６（Ａ）に示した丸の数（サンプリング数）は一例であり、切換え部４０４は、変化量を制御することでサンプリング数を制御することができる。さらに、サンプリング数（サンプリング分解能）の制御は、ＣＰＵ１１１及びＡＳＩＣ１１２の動作クロックに依存して決定される。例えば、ＣＰＵ１１１およびＡＳＩＣ１１２の動作クロックが５０ＭＨｚと仮定すると、分解能は０．０２ｕｓｅｃ周期となる。図６（Ａ）に示した周波数特性において、実使用領域における制御周波数及び出力電圧の関係を計算するために、次の近似を採用する。すなわち、周波数１５９ｋＨｚ〜１６５ｋＨｚ間（出力電圧４０００Ｖ〜１０００Ｖに相当）の出力電圧のカーブを直線近似する。その結果、単位周波数当たりの電圧変動は５００Ｖ／ｋＨｚ、すなわち０．５Ｖ／Ｈｚとなる。
【００２４】
図６（Ｂ）において、ターゲット電圧値３０００Ｖは、１６０ＫＨｚに相当する３２００Ｖと１６０．５ＫＨｚに相当する２９５０Ｖとの間に存在する。ターゲット電圧値３０００Ｖを出力するためには、対応する駆動周波数ｆｔ＝１６０．３ｋＨｚで圧電トランスを駆動させなければならない。しかし、図６（Ａ）および図６（Ｂ）が示すように、駆動周波数は離散的にしか取れない。そこで、ターゲット電圧値３０００Ｖを得るために、例えば、次の方法を採用する。
【００２５】
駆動周波数発生部は、第１の周波数ｆ１のパルスＰ１と、第２の周波数ｆ２のパルスＰ２とを制御部により指定された切り替え周期（１／ｆｘ）で切り替えながら出力することで目標となる駆動周波数ｆｔを発生するように構成されている。図７（Ａ）が示すように、切換え部４０４により切換えに応じて２つの隣り合った周波数１６０ｋＨｚ（周期６．２５ｕｓｅｃ）と１６０．５ｋＨｚ（周期６．２３ｕｓｅｃ）を交互にパルス生成部４０３から出力させる。そして、これらを組み合わせた１０波（ここでは、１６０ｋＨｚを４波、１６０．５ｋＨｚを６波用いた。）によって、ターゲット電圧値３０００Ｖを作り出すことができる。その際の周波数１６０ｋＨｚと１６０．５ｋＨｚの切換え周波数ｆｘは、周波数１６０ｋＨｚの１／１０で約１６ｋＨｚとなる。１／１０とするのは、１０波（１０パルス）によってターゲット電圧値を生成するからである。つまり２つの隣接した周波数ｆ１、ｆ２のパルスを合計でｎ波使用する場合、切り替え周波数ｆｘは、ｆｘ＝ｆ１／ｎと表現できる。約１６ｋＨｚに対応した周期６２．５ｎｓｅｃを第１時定数Ｔ１とする。すなわち、
Ｔ１＝１／ｆｘ＝ｎ／ｆ１
となる。このように、第１時定数Ｔ１は、切り替え周期（１／ｆｘ）と一致している。
【００２６】
ここでは、２つの周波数を合計１０波組み合わせることでターゲット電圧値を生成する例を説明した。しかし、組み合わせるパルスの数は、例えば、５０波や１００波でも構わない。ただし、組み合わせる波数が多いほど、第１時定数Ｔ１は大きくなる。よって、組み合わせパルスの数に応じた第１時定数Ｔ１の変化に応じて他の時定数の変更の必要があれば適宜行うことになる。さらに、２つの周波数ｆ１、ｆ２の各パルスＰ１，Ｐ２を１つまたは複数個ずつ交互に繰返し出力してもよい。例えば、Ｐ２、Ｐ１、Ｐ２、Ｐ１、Ｐ２、Ｐ２、Ｐ１、Ｐ２、Ｐ１、Ｐ２（Ｐ１：Ｐ２＝４：６）の如くである。
【００２７】
図６（Ｂ）及び図７（Ａ）に示すように、２つの駆動周波数１６０ｋＨｚと１６０．５ｋＨｚの周波数差分Δｆは５００Ｈｚである。この周波数差分Δｆに相当する出力電圧差分ΔＶは、上述した単位周波数当たりの電圧変動の関係から、算出される。
【００２８】
０．５（Ｖ／Ｈｚ）  ×  ５００（Ｈｚ）  ＝  ２５０（Ｖ）
すなわち、周波数差分Δｆ＝５００Ｈｚに対して出力電圧差分ΔＶ＝２５０Ｖの出力リプルが発生することになる。図７（Ｂ）の定電圧出力時の電圧波形が示すように、出力リプルの周波数は約１６ｋＨｚである。すなわち、第１時定数Ｔ１は、切換え周波数ｆｘ＝１６ｋＨｚ）の逆数（切り替え周期）に一致するため、低減すべき出力リプルの周波数ｆｒの逆数とも一致する。出力リプル（振幅は２５０Ｖ）を十分に減衰させるためには、圧電トランス２０１と整流回路２２０を含む制御対象の第２時定数Ｔ２を調整すればよい。
【００２９】
振幅が２５０Ｖである出力リプルを、例えば、２．５Ｖ（目標減衰率ｄ＝１／１００倍）に減衰させたいものと仮定する。これは、図８に示すように、第２時定数Ｔ２の周波数特性を、１６０Ｈｚ（６．２５ｍｓｅｃ）にポールをもち、かつ、減衰対象の１６ｋＨｚにおいて−４０ｄＢの利得をもつ周波数特性にすることで実現できる。すなわち、圧電トランス２０１と整流回路２２０を含む制御対象の第２時定数Ｔ２（すなわち、出力電圧の立ち上がり時間ｔｒに相当する）を、６．２５ｍｓｅｃ（１６０Ｈｚ）以上となるように設計すればよい。すなわち、第２時定数Ｔ２は出力電圧の立ち上がり時間ｔｒよりも大きくなる。より大きな減衰量を得たい場合は、出力電圧の立ち上がり時間ｔｒを６．２５ｍｓｅｃよりも大きくする必要がある。出力電圧の立ち上がりの遅延に伴う画像への影響を考慮しながら設計する必要がある。つまり、出力リプルに起因した画像の品質と、出力電圧の立ち上がりの遅延に起因した画像の品質とにはトレードオフの関係となるため、実験やシミュレーションの結果に基づいて、最適化すればよい。
【００３０】
図９は、出力リプルが２．５Ｖまで減衰されたときの出力波形を示す図である。電圧検出回路２２１がもつ第３時定数Ｔ３は、回路発振を防ぐことができるような値に設定されなければならない。第３時定数Ｔ３は、圧電トランス２０１の駆動周波数ｆｔに対応した周期ｐｔよりも大きく、かつ、圧電トランス２０１と整流回路２２０を含む制御対象の第２時定数Ｔ２よりも小さくする必要がある。以上に説明した各回路の時定数の関係を以下にまとめる。周期ｐｔは、例えば、１６０ｋＨｚ（＝６．２５ｕｓｅｃ）である。
【００３１】
第１時定数  Ｔ１＝６２．５ｕｓｅｃ
第２時定数  Ｔ２≧６．２５ｍｓｅｃ
第３時定数  Ｔ３＞６．２５ｕｓｅｃ，  Ｔ３＜６．２５ｍｓｅｃ
すなわち、
Ｔ１  ＜  Ｔ２    かつ    Ｔ３  ＜  Ｔ２
の関係が成立することとなる。
【００３２】
このように、電圧検出部の時定数である第３時定数Ｔ３が圧電トランスおよび整流部を含んだ制御対象の時定数である第２時定数Ｔ２よりも小さくなるように、圧電トランス、整流部および電圧検出部を構成することで、不要な回路発振を低減できる。さらに、制御部の時定数である第１時定数Ｔ１が第２時定数Ｔ２よりも小さくなるように、制御部、圧電トランスおよび整流部を構成することでリプルを低減できる。リプルを低減すれば、プリンタ１００が形成する画像の品質を向上させることができる。駆動周波数発生部および制御部をデジタル回路により構成しているため、ＶＣＯを含むアナログ回路と比較し、出力電圧の立ち上がり時間を短縮できる。
【００３３】
なお、本実施例では理解しやすいように圧電トランスの駆動周波数を１６０ｋＨｚとし、ターゲット電圧値を３０００Ｖとし、ＣＰＵ１１１及びＡＳＩＣ１１２の動作クロックを５０ＭＨｚとした。しかし、本発明は、必ずしもこの値に限定されることはなく、種々の出力電圧、その出力電圧に応じた駆動周波数に対して適用可能である。さらに、本実施例では圧電トランスの駆動周波数の高域側（高い周波数）から低域側（低い周波数）に変化させることで出力電圧を増加させる構成を採用した。しかし、逆に低域側から高域側に駆動周波数を変化させることにより出力電圧を増加させる構成が採用されてもよい。また、本実施例では画像形成装置をカラーレーザプリンタとして説明した。しかし、画像形成装置はカラーレーザプリンタに限定されるものではなく、モノクロレーザプリンタや複写機、ファックスであっても構わない。また、カラー画像形成装置に用いる転写高圧を例に説明したが、他の帯電や現像などの高圧バイアスについても本発明を適用できる。
【００３４】
［実施例２］
実施例２では、整流部に対して電圧の出力側（後段）に接続され、整流部から出力された出力電圧に含まれているリプルを低減するフィルタ部を設けることを特徴とする。すなわち、図５にオプションとして示したように、フィルタ回路２２２を制御対象と出力端子２１７との間に設ける。第１時定数Ｔ１（切換え周波数１６ｋＨｚ）における出力電圧リプル（２５０Ｖ）を十分に減衰させることができるよう、フィルタ回路２２２の時定数である第４時定数Ｔ４を調整する。具体的には、第１時定数Ｔ１が第４時定数Ｔ４よりも小さくなるように制御部およびフィルタ部を設計すればよい。
【００３５】
図７（Ｂ）を用いて説明したように、出力リプルを例えば１／１００に減衰させることを考える。この場合、制御対象の第４時定数Ｔ４の周波数特性を、図８に示したように、１６０Ｈｚ（６．２５ｍｓｅｃ）にポールをもち、かつ、減衰対象の１６ｋＨｚにおいて−４０ｄＢの利得をもつ周波数特性にすればよい。
【００３６】
電圧検出回路２２１の第３時定数Ｔ３は、回路発振を防ぐために、圧電トランスの駆動周波数（例えば、１６０ｋＨｚ（＝６．２５ｕｓｅｃ））よりも大きく、かつ、第２時定数Ｔ２よりも小さくする必要がある。以上に説明した各回路の時定数の関係をまとめる。
【００３７】
第１時定数  Ｔ１＝６２．５ｕｓｅｃ
第２時定数  Ｔ２＞Ｔ３
第３時定数  Ｔ３＞６．２５ｕｓｅｃ
第４時定数  Ｔ４≧６．２５ｍｓｅｃ
すなわち、
Ｔ１  ＜  Ｔ４    かつ    Ｔ３  ＜  Ｔ２
の関係が成立することとなる。
【００３８】
例えば、フィルタ回路２２２を単純なＲＣ回路により実現するものと仮定する。この場合、抵抗器の抵抗値２ＭΩとし、コンデンサの容量を３３００ｐＦとすれば、ポールが１６０Ｈｚ以上とすれば、所望のローパスフィルタ回路が得られる。なお、実施例２では、第２時定数Ｔ２（つまり、出力電圧の立ち上がり時間）については、１６０Ｈｚ以上にしなければならないという制約が生じない。よって、実施例２では、実施例１よりも、回路時定数の設計自由度が高い。
【００３９】
このように、実施例２ではフィルタ部を設けることで実施例１と同様の効果を発揮している。なお、フィルタ部を設けているため、第１時定数Ｔ１を第２時定数Ｔ２よりも小さくする必要はない。よって、実施例２では、実施例１よりも、回路時定数の設計自由度が高い。ただし、実施例１と実施例２とを組み合わせてもよい。すなわち、フィルタ回路２２２を導入し、Ｔ１  ＜  Ｔ４かつＴ１  ＜  Ｔ２を満たすようにしてもよい。
【図１】
0005864845.tif 000002
【図２】
0005864845.tif 000003
【図３】
0005864845.tif 000004
【図４】
0005864845.tif 000005
【図５】
0005864845.tif 000006
【図６】
0005864845.tif 000007
【図７】
0005864845.tif 000008
【図８】
0005864845.tif 000009
【図９】
0005864845.tif 000010