(57)【特許請求の範囲】
【請求項１】
第１のＤＣ電圧を第２のＤＣ電圧に変換するための回路であって、
第１の参照電圧を受信するよう結合される第１の入力を有する誤差増幅器と、
前記第２のＤＣ電圧を出力導体に生成するための出力段であって、前記誤差増幅器の出力に結合される第１の入力と前記第１のＤＣ電圧を受信するよう結合される第２の入力とを有する、前記出力段と、
前記出力導体に結合される第１の端子と前記誤差増幅器の第２の入力にフィードバック導体により結合される第２の端子とを有する第１のコンデンサと、
第２の参照電圧に結合される第１の端子を有する分圧器と、
前記分圧器の第２の端子に結合される第１の端子と前記出力導体に結合される第２の端子とを有する第１のサンプリングスイッチと、前記フィードバック導体に結合される第１の端子と前記分圧器の出力に結合される第２の端子とを有する第２のサンプリングスイッチと、前記分圧器を周期的に励起させるため前記第１のサンプリングスイッチの制御端子に結合される第１の出力と、前記分圧器が励起される間前記第１のコンデンサを周期的にリフレッシュさせるため前記第２のサンプリングスイッチの制御端子に結合される第２の出力とを有し、前記分圧器内の電力消費を低減させるタイミング回路とを含む、サンプリング回路と、
を含む、回路。
【請求項２】
請求項１に記載の回路であって、
前記フィードバック導体と前記第２の参照電圧との間に結合される第２のコンデンサを含む、回路。
【請求項３】
請求項２に記載の回路であって、
前記分圧器が、前記第１のサンプリングスイッチの前記第１の端子に結合される第１の端子と前記分圧器の前記出力に結合される第２の端子とを有する第１のレジスタと、前記分圧器の前記出力に結合される第１の端子と前記第２の参照電圧に結合される第２の端子とを有する第２のレジスタとを含む、回路。
【請求項４】
請求項３に記載の回路であって、
前記第２のコンデンサが、前記第２のレジスタの抵抗で除算した前記第１のレジスタの抵抗の比で乗算した前記第１のコンデンサの静電容量に等しい静電容量を有する、回路。
【請求項５】
請求項１に記載の回路であって、
前記第１のサンプリングスイッチが第１のトランジスタを含み、前記第１のサンプリングスイッチの前記第１の端子、第２の端子、及び制御端子が前記第１のトランジスタのそれぞれ第１及び第２の電流キャリー電極及び制御電極であり、更に、前記第２のサンプリングスイッチが第２のトランジスタを含み、前記第２のサンプリングスイッチの前記第１の端子、第２の端子、及び制御端子が前記第２のトランジスタの第１及び第２の電流キャリー電極及び制御電極である、回路。
【請求項６】
請求項１に記載の回路であって、
前記第１の参照電圧を生成するナノパワー電圧参照回路を更に含む、回路。
【請求項７】
請求項１に記載の回路であって、
前記誤差増幅器がナノパワー増幅器である、回路。
【請求項８】
請求項１に記載の回路であって、
前記出力段が低ドロップアウト（ＬＤＯ）電圧レギュレータを含む、回路。
【請求項９】
請求項１に記載の回路であって、
前記出力段が、前記第１のＤＣ電圧に結合される入力と前記誤差増幅器の前記出力に結合される制御入力と前記出力導体に結合される出力とを有するバック／昇圧型コンバータを含む、回路。
【請求項１０】
請求項１に記載の回路であって、
前記出力段が、前記第１のＤＣ電圧に結合されるソースと前記誤差増幅器の前記出力に結合されるゲートと前記出力導体に結合されるドレインとを有するトランジスタを含む、回路。
【請求項１１】
請求項１に記載の回路であって、
前記第１のＤＣ電圧が、エナジーハーベスティングデバイスから収集された電圧信号である、回路。
【請求項１２】
請求項１に記載の回路であって、
前記タイミング回路が少なくとも１秒毎に約１回前記分圧器を励起する、回路。
【請求項１３】
請求項１１に記載の回路であって、
前記第２のスイッチが開の間寄生漏れ電流に起因するチャージロスを前記第１のコンデンサに回復させることが可能となるのに少なくとも充分な時間量の間、前記タイミング回路が前記分圧器を励起する、回路。
【請求項１４】
請求項１に記載の回路であって、
前記タイミング回路が、周波数分周器を駆動するように結合される発信器と、前記タイミング回路の前記第１及び第２の出力に信号を生成するように、前記周波数分周器の種々の出力をデコードするデコード回路とを含む、回路。
【請求項１５】
請求項１に記載の回路であって、
前記誤差増幅器が相互コンダクタンス増幅器である、回路。
【請求項１６】
第１のＤＣ電圧を第２のＤＣ電圧に変換する方法であって、
（ａ）コンバータの誤差増幅器の第１の入力を第１の参照電圧を受信するように結合し、前記誤差増幅器の出力を前記コンバータの出力段の第１の入力に結合することであって、前記コンバータが前記第１のＤＣ電圧を受信するよう結合される第２の入力を有し、前記コンバータの出力に前記第２のＤＣ電圧を生成する、前記結合することと、
（ｂ）タイミング回路と第１のサンプリングスイッチとを用いて、分圧器の第１の端子を前記第２のＤＣ電圧に周期的に結合することと、
（ｃ）前記タイミング回路と第２のサンプリングスイッチとを用いて、前記分圧器の出力をフィードバック導体に周期的に結合し、前記第２のＤＣ電圧と前記誤差増幅器の第２の入力に結合される前記フィードバック導体との間に結合される第１のコンデンサをリフレッシュする、前記周期的に結合することと、
を含む、方法。
【請求項１７】
請求項１６に記載の方法であって、
ステップ（ｂ）が、前記第１のサンプリングスイッチを周期的に閉じて前記分圧器を出力導体に結合することと、前記分圧器が前記出力導体に結合されない間に前記第１のコンデンサの電圧が前記第１のコンデンサからのチャージの寄生リークから回復されることを確実にするのに充分な時間量の間、前記第２のサンプリングスイッチを閉じて前記分圧器の前記出力を前記フィードバック導体に結合することとを含む、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記誤差増幅器と前記出力段とのナノパワー実装を提供することを更に含む、方法。
【請求項１９】
請求項１２に記載の方法であって、
前記フィードバック導体と前記第２の参照電圧間に第２のコンデンサを結合し、前記第１及び第２のコンデンサが、前記分圧器の分圧比に等しい分圧比を有する分圧器として機能するようにすることによって、前記誤差増幅器の安定性を確実にすることを更に含む、方法。
【請求項２０】
第１のＤＣ電圧を第２のＤＣ電圧に変換するための回路であって、
誤差増幅器の出力に応答し、前記第１のＤＣ電圧に応答して、前記第２のＤＣ電圧をコンバータの出力に生成するための手段と、
分圧器の第１の端子を前記第２のＤＣ電圧に周期的に結合する手段と、
前記分圧器の出力をフィードバック導体に結合する手段であって、前記第２のＤＣ電圧と前記フィードバック導体との間に結合される第１のコンデンサをリフレッシュし、前記フィードバック導体が前記誤差増幅器の入力に結合されている、前記手段と、
を含む、回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、全般的にＤＣ−ＤＣコンバータ及び電圧レギュレータに関し、更に特定して言えば、それらの、エナジーハーベスタ（energy harvester）と共に用いるように特に適合された超低電力な実装に関連する。
【背景技術】
【０００２】
図１は、参照電圧ＶＲＥＦを誤差増幅器２の（−）入力に印加する電圧参照回路３を含む、従来のＤＣ−ＤＣコンバータ又はＬＤＯ（低ドロップアウト）電力レギュレータ１を示す。電圧リファレンス３は典型的に１．２ボルトバンドギャップ回路である。誤差増幅器２の出力２Ａは出力段４の入力に接続される。出力段４は出力電圧ＶＯＵＴを導体５に生成し、導体５は負荷６の１つの端子に接続される。負荷６の他方の端子は接地に接続される。ＶＯＵＴと接地の間に、直列接続されるレジスタＲＯ及びＲｌを含む抵抗性分圧器回路が接続される。レジスタＲ０とＲｌの間の接合は、導体７により誤差増幅器２の（＋）入力に結合される。誤差増幅器２及び出力段４は、ＶＤＤと接地の間に結合される。
【０００３】
ＤＣ−ＤＣコンバータ又はＬＤＯ電圧レギュレータ１の電圧調整ループは、出力段４、誤差増幅器２、電圧リファレンス３、及び抵抗性分圧器Ｒ０、Ｒ１を含む。抵抗性分圧器Ｒ０、Ｒ１は、ＤＣ出力電圧ＶＯＵＴの所望の値を設定し、ＶＯＵＴの値をＶＲＥＦより低い、等しい、又は高いレベルになるようにすることができる。レジスタＲ０及びＲｌは通常、ＤＣ−ＤＣコンバータ１の他の構成要素を含む集積回路チップと共に印刷回路基板上に搭載される外部レジスタである。外部レジスタＲ０及びＲｌは、印刷回路基板内の漏れ電流のため、わずか約１〜２メグオームの値を有するのが典型的である。レジスタＲ０及びＲｌは、集積回路チップ上に形成される場合、それらが大量のチップ領域を占めるため高価となる。いずれの場合においても、エナジーハーベスタシステムなど超低電力応用例に誤差増幅器２及び出力段４を実装するために通例「ナノパワー」回路と呼ばれる超低電力回路が用いられる場合、フィードバックレジスタネットワークＲ０、Ｒ１内の電力放散が支配的である。
【０００４】
低電力応用例において、抵抗性分周器Ｒ０、Ｒ１を介する典型的に数マイクロアンペアの電流は、ＤＣ−ＤＣコンバータ又はＬＤＯ電圧レギュレータ１により消費される総電流の実質的な部分であるか又は大部分である場合もあり、そのため、数マイクロアンペア又はそれより小さい小さな負荷電流でのコンバータ１の効率を実質的に減少させる。
【０００５】
本明細書で用いられるような「ＤＣ−ＤＣコンバータ」という用語は、昇圧型コンバータ、バック・コンバータ、及びバック／昇圧型コンバータなど、種々の種類のＤＣ−ＤＣコンバータを包含することが意図されており、ＬＤＯ電圧レギュレータを包含することも意図されている。本明細書において用いられるような「ナノパワー」という用語は、約１マイクロアンペアより小さいＤＣ電流を引き出す回路及び／又は回路構成要素を包含することが意図されている。
【０００６】
種々の低電力誤差増幅器構成が既知であり、後に説明する図６は既知の低電力誤差増幅器を示す。
【発明の概要】
【０００７】
１つの側面において、本発明の実施例は、第１のＤＣ電圧（ＶＤＤ）を第２のＤＣ電圧（ＶＯＵＴ）に変換するためのコンバータ（１０）を提供し、コンバータ（１０）は、第１のＤＣ電圧（ＶＤＤ）及び誤差増幅器（２０）の出力の両方に応答して第２のＤＣ電圧（ＶＯＵＴ）を生成するための出力段（４０）を含む。サンプリング回路（１５）が、サンプリング回路の第１の端子を第２のＤＣ電圧に周期的に結合することにより分圧器（Ｒ０、Ｒ１）を周期的に励起し、励起された分圧器の出力（１４）をフィードバック導体（７）に周期的に結合して、第２のＤＣ電圧とフィードバック導体との間に結合される第１のコンデンサ（ＣＯ）をリフレッシュさせる。フィードバック導体（７）は、誤差増幅器の入力に結合される。コンバータ（１０）は、ナノパワーエナジーハーベスタ応用例に特に有用である。
【０００８】
一実施例において、本発明は、第１のＤＣ電圧（ＶＤＤ）を第２のＤＣ電圧（ＶＯＵＴ）に変換するためのＤＣ−ＤＣ変換回路を提供し、このＤＣ−ＤＣ変換回路は、第１の参照電圧（ＶＲＥＦ）を受信するよう結合される第１の入力（−）を有する誤差増幅器（２０）、及び出力導体（５）に第２のＤＣ電圧（ＶＯＵＴ）を生成するための出力段（４０）を含む。出力段（４０）は、誤差増幅器（２０）の出力（２Ａ）に結合される第１の入力、及び第１のＤＣ電圧（ＶＤＤ）を受信するよう結合される第２の入力を有する。第１のコンデンサ（ＣＯ）が、出力導体（５）に結合される第１の端子と、フィードバック導体（７）により誤差増幅器（２０）の第２の入力（＋）結合される第２の端子とを有する。分圧器（Ｒ０、Ｒ１）が、第２の参照電圧（ＧＮＤ）に結合される第１の端子を有する。サンプリング回路（１５）が、分圧器（Ｒ０、Ｒ１）の第２の端子に結合される第１の端子と、出力導体（５）に結合される第２の端子とを有する第１のサンプリングスイッチ（ＳＯ）、及びフィードバック導体（７）に結合される第１の端子と、分圧器（Ｒ０、Ｒｌ）の出力（１４）に結合される第２の端子とを有する第２のサンプリングスイッチ（Ｓ１）を含む。タイミング回路（１１）が、分圧器（Ｒ０、Ｒ１）を周期的に励起するため第１のサンプリングスイッチ（ＳＯ）の制御端子に結合される第１の出力（１２）、及び第２のサンプリングスイッチ（Ｓ１）の制御端子に結合される第２の出力（１３）を有して、分圧器内の平均電力消費を低減させるように、分圧器（Ｒ０、Ｒ１）が励起される間第１のコンデンサ（ＣＯ）を周期的にリフレッシュさせる。記述される実施例において、フィードバック導体（７）と第２の参照電圧（ＧＮＤ）との間に第２のコンデンサ（Ｃ１）が結合される。記述される実施例において、分圧器は、第１のサンプリングスイッチ（ＳＯ）の第１の端子に結合される第１の端子と、分圧器の出力（１４）に結合される第２の端子とを有する第１のレジスタ（ＲＯ）、及び分圧器の出力（１４）に結合される第１の端子と、第２の参照電圧（ＧＮＤ）に結合される第２の端子とを有する第２のレジスタ（Ｒｌ）を含む。第２のコンデンサ（Ｃ１）は、第２のレジスタの抵抗（Ｒｌ）で除算した第１のレジスタの抵抗（ＲＯ）の比で乗算される、第１のコンデンサの静電容量（ＣＯ）に等しい静電容量を有する。
【０００９】
一実施例において、第１のサンプリングスイッチ（ＳＯ）は、第１のトランジスタ（Ｍ０）を含み、第１のサンプリングスイッチ（ＳＯ）の第１、第２、及び制御端子が、第１のトランジスタ（ＭＯ）のそれぞれ第１及び第２の電流キャリー電極及び制御電極であり、第２のサンプリングスイッチ（Ｓ１）は第２のトランジスタ（Ｍｌ）を含み、第２のサンプリングスイッチ（Ｓ１）の第１、第２の、及び制御端子は、第２のトランジスタ（Ｍｌ）のそれぞれ第１及び第２の電流キャリー電極及び制御電極である。
【００１０】
一実施例において、出力段（４０）は、低ドロップアウト電圧レギュレータ回路を含む。別の実施例において、出力段（４０）は、第１のＤＣ電圧（ＶＤＤ）に結合される入力、誤差増幅器（２０）の出力（２Ａ）に結合される制御入力、及び出力導体（５）に結合される出力を有するバック／昇圧型コンバータ（２２）を含む。一実施例において、出力段（４０）は、第１のＤＣ電圧（ＶＤＤ）に結合されるソース、誤差増幅器（２０）の出力（２Ａ）に結合されるゲート、及び出力導体（５）に結合されるドレインを有するトランジスタ（図５ＡのＭ２）を含む。説明した実施例において、第１のＤＣ電圧（ＶＤＤ）は、エナジーハーベスティングデバイスから収集された電圧である。
【００１１】
一実施例において、タイミング回路（１１）は、第２のスイッチ（Ｓ１）が開いている間、第１のコンデンサ（ＣＯ）に、少なくとも、寄生漏れ電流に起因するチャージロスを回復させるのに充分な時間量の間分圧器（Ｒ０、Ｒ１）を励起する。一実施例において、タイミング回路（１１）は、分圧器（Ｒ０、Ｒ１）を少なくとも１秒毎に約１回励起する。
【００１２】
一実施例において、タイミング回路（１１）は、周波数分周器（１８）を駆動するように結合される発振器（１７）、及びタイミング回路（１１）の第１の（１２）及び第２の（１３）出力に信号を生成するように周波数分周器（１８）の種々の出力をデコードするためのデコード回路（２０）を含む。一実施例において、誤差増幅器（２０）は相互コンダクタンス増幅器である。
【００１３】
一実施例において、本発明は、第１のＤＣ電圧（ＶＤＤ）を第２のＤＣ電圧（ＶＯＵＴ）に変換するためのコンバータ（１０）の電力消費を低減させるための方法を提供する。この方法は、コンバータ（１０）の誤差増幅器（２０）の第１の入力（−）を第１の参照電圧（ＶＲＥＦ）を受信するように結合すること、及び誤差増幅器（２０）の出力（２Ａ）をコンバータ（１０）の出力段（４０）の入力に結合することを含み、コンバータ（１０）は、第１のＤＣ電圧（ＶＤＤ）を受信して、第２のＤＣ電圧（ＶＯＵＴ）をコンバータ（１０）の出力（５）に生成するよう結合される第２の入力を有する。この方法は、更に、分圧器（Ｒ０、Ｒ１）をその第１の端子を第２のＤＣ電圧（ＶＯＵＴ）に周期的に結合することにより周期的に励起させること、及び励起された分圧器（Ｒ０、Ｒ１）の出力（１４）を周期的に結合して第２のＤＣ電圧（ＶＯＵＴ）と誤差増幅器（２０）の第２の入力（＋）に結合されるフィードバック導体（７）との間に結合される第１のコンデンサ（ＣＯ）をリフレッシュさせることを含む。一実施例において、これは、第１のサンプリングスイッチ（ＳＯ）を周期的に閉じて出力導体（５）から分圧器（Ｒ０、Ｒ１）を励起すること、及び分圧器（Ｒ０、Ｒ１）が励起されない間に起こり得る第１のコンデンサ（ＣＯ）からのチャージの如何なる寄生リークからも第１のコンデンサ（ＣＯ）の電圧が回復することを確実にするために充分な時間量の間、第２のサンプリングスイッチ（Ｓ１）を閉じて励起された分圧器（Ｒ０、Ｒ１）の出力（１４）をフィードバック導体（７）に結合することを含む。
【００１４】
一実施例において、この方法は、第２のコンデンサ（Ｃ１）をフィードバック導体（７）と第２の参照電圧（ＧＮＤ）の間に結合することにより、第１の（ＣＯ）及び第２の（Ｃ１）コンデンサが、分圧器（Ｒ０、Ｒ１）の分圧比に等しい分圧比を有する分圧器として機能するようにして、誤差増幅器（２０）の安定性を確実にすることを含む。
【００１５】
一実施例において、本発明は、第１のＤＣ電圧（ＶＤＤ）を第２のＤＣ電圧（ＶＯＵＴ）に変換するためのコンバータ（１０）の電力消費を低減させるための回路を提供する。この方法は、誤差増幅器（２０）の出力に応答して及び第１のＤＣ電圧（ＶＤＤ）に応答して第２のＤＣ電圧（ＶＯＵＴ）をコンバータ（１０）の出力（５）生成するための手段（４０）、及び分圧器（Ｒ０、Ｒ１）を周期的に励起させる手段（１５）であって、その第１の端子を第２のＤＣ電圧（ＶＯＵＴ）に周期的に結合することにより励起された分圧器（Ｒ０、Ｒ１）の出力（１４）をフィードバック導体（７）に結合することにより、第２のＤＣ電圧（ＶＯＵＴ）とフィードバック導体（７）との間に結合される第１のコンデンサ（ＣＯ）をリフレッシュさせ、フィードバック導体（７）が誤差増幅器（２０）の入力に結合される、前記手段を含む。
【００１６】
本発明の例示の実施例を添付の図面を参照して説明する。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来のＤＣ−ＤＣコンバータ又はＬＤＯ電圧レギュレータの概略図である。
【００１８】
【図２】図２は、図１のＤＣ−ＤＣコンバータ又はＬＤＯ電圧レギュレータの超低電力実装の概略図である。
【００１９】
【図３】図３は、図２の回路１５を含む概略図である。
【００２０】
【図４】図４は、図２及び図３のタイミング回路１１の従来の実装のブロック図である。
【００２１】
【図５Ａ】図５Ａは、図２の出力回路４０の実装のブロック図である。
【図５Ｂ】図５Ｂは、図２の出力回路４０の実装のブロック図である。
【００２２】
【図６】図６は、図２の誤差増幅器２０の超低電力実装の概略図である。
【発明を実施するための形態】
【００２３】
本発明の一実施例に従って、図１のコンバータ１内の高電力消費の問題は、コンバータ１のフィードバック・ループから抵抗性分圧器Ｒ０、Ｒｌを取り除き、代わりに、フィードバック・コンデンサＣＯを単独で提供することにより、或いは、図２のＤＣ−ＤＣコンバータ１０に示すような容量性フィードバック分圧器ＣＯ、Ｃ１を提供することにより解決する。抵抗性分圧器Ｒ０、Ｒ１は、周期的に励起されてその平均電力消費を実質的に低減させ、励起された抵抗性分圧器Ｒ０、Ｒ１の出力が、寄生電流に起因してそこから失われる如何なるＤＣチャージをも置き換えることにより、フィードバック・コンデンサＣＯ又は容量性フィードバック分圧器ＣＯ、Ｃ１をリフレッシュさせるのに充分長くサンプリングされる。
【００２４】
図２のＤＣ−ＤＣコンバータ１０は、従来のＤＣ−ＤＣコンバータ又はＬＤＯ電圧レギュレータであり得、参照電圧ＶＲＥＦをナノパワー誤差増幅器２０の（−）入力に印加するナノパワー電圧参照回路３を含む。種々の超低電力、即ち、ナノパワーの、バンドギャップ参照回路（これに対するＶＲＥＦが約１.２ボルトである）又はリバースバンドギャップ参照回路（これに対するＶＲＥＦが約２００ミリボルト）の既知の実装例を用いることができる。誤差増幅器２０の出力２Ａは、ナノパワー出力段４０の入力に接続される。出力段４０は、導体５に出力電圧ＶＯＵＴを生成し、これは負荷６の１つの端子に接続される。負荷６の他方の端子は接地に接続される。誤差増幅器２０の種々の実装は、図６に示すものなどに用いることができる。
【００２５】
出力導体５とフィードバック導体７との間にフィードバック・コンデンサＣＯが結合される。任意のコンデンサＣ１が、フィードバック導体７と接地間に接続されて、コンデンサＣＯ及びＣ１が、ＶＯＵＴと誤差増幅器２０の（＋）入力の間に容量性フィードバック分圧器を形成するようにする。誤差増幅器２０及び出力段４０は、ＶＤＤと接地間に結合される。直列接続されるレジスタＲ０及びＲｌを含む抵抗性分圧器回路が、接地に接続される１つの端子と、第１のサンプリングスイッチＳＯの第１の端子に結合される別の端子とを有する。サンプリングスイッチＳＯは、ＶＯＵＴに結合される第２の端子と導体１２によりタイミング回路１１の出力に結合される制御端子とを有する。レジスタＲ０とＲｌの間の接合１４は、抵抗性分周器Ｒ０、Ｒ１の出力であり、フィードバック導体７に接続される第２の端子を有する第２のサンプリングスイッチＳ１の第１の端子に結合される。サンプリングスイッチＳ１の制御端子は、導体１３によりタイミング回路１１の別の出力に結合される。フィードバック導体７は、誤差増幅器２０の（＋）入力に結合される。サンプリングスイッチＳＯ及びＳ１及びタイミング回路１１は、サンプリング回路１５に含まれる。コンデンサＣ１が用いられる場合、これは、ＣＯ×（Ｒ０／Ｒ１）に等しい静電容量を有することが好ましい。
【００２６】
本発明に従って、抵抗性分周器Ｒ０、Ｒｌは、サンプリングスイッチＳＯを介してＶＯＵＴから周期的に励起され、サンプリングスイッチＳＯは、タイミング回路１１により導体１２に生成される第１のサンプリング信号により制御される。それと本質的に同じ時間期間の間、フィードバック・コンデンサＣＯ内のＤＣチャージの量は、タイミング回路１１により導体１３に生成される第２のサンプリング信号に応答してサンプリングスイッチＳ１を介して抵抗性分圧器Ｒ０、Ｒｌの出力導体１４から周期的にリフレッシュされる。寄生漏れ電流はフィードバック・コンデンサＣＯの電圧を著しく減らし得るので、フィードバック・コンデンサＣＯのこの周期的リフレッシュは必要である。サンプリングスイッチＳ１がオンであるリフレッシュ期間は、典型的に数マイクロ秒であり得、抵抗性分圧器Ｒ０、Ｒ１が励起される間サンプリングスイッチＳＯをオンにすることにより少なくとも約１秒毎に起こる必要がある。タイミング回路１１は、抵抗性分圧器ＲＯ、Ｒｌの各励起の持続時間及び周期、及び励起された抵抗性分周器ＲＯ、Ｒｌの導体１４上の出力電圧の各サンプリングの持続時間を決定する。
【００２７】
任意のコンデンサＣ１が用いられる場合、容量性分周器ＣＯ、Ｃ１は、図１の抵抗性分周器ＲＯ、Ｒｌと本質的に同じフィードバック機能を実行し、更に図２の誤差増幅器２０の安定性を確実にする助けとなる。
【００２８】
抵抗性分圧器ＳＯ、Ｓ１を介する一定のＤＣ電流がないため分周器ＳＯ、Ｓ１の全体的な電流及び電力消費は、及びそのためＤＣ−ＤＣコンバータ１０の全体的な電流及び電力消費も、図１のコンバータ１のものに比べ著しく低減される。
【００２９】
要約すると、本発明は、図１の電力消費型抵抗性フィードバックネットワークを、図２に示すように、周期的に励起された抵抗性分周器回路をサンプリングすることにより周期的にリフレッシュされる容量性フィードバック回路で置き換える。シンプルな実装例において、スイッチＳ１及びフィードバック導体７を介して抵抗性分圧器ネットワークＲ０、Ｒｌの出力１４からコンデンサＣＯの電圧がサンプリングされる。コンデンサＣＯは、参照電圧ＶＲＥＦとＶＯＵＴ間の差に等しい電圧をストアする。別の実装例において、コンデンサＣ１及びＣＯの両方を用いる利点は、フィードバック・コンデンサＣＯのみを用いる場合に生じるユニティゲインではなくおおよそ２の利得をもつ誤差増幅器２０が提供される点にある。これは、誤差増幅器２０の上述した改良された安定性をもたらす。
【００３０】
図３は、サンプリング回路１５の１つの実装例を示し、ここでは、図２のタイミング回路１１が、スイッチＳＯとして用いられるＰチャネル・トランジスタＭ０のゲートに導体１２を介して「励起」パルスを印加する。トランジスタＭ０のソースは出力導体５に接続され、トランジスタＭ０のドレインは分周器レジスタＲ０の上側端子に接続される。導体１２上の「励起」パルスの持続時間は、少なくとも、コンデンサＣＯの、及び用いられる場合コンデンサＣ１の、リフレッシュを可能とするのに充分長く抵抗性分周器Ｒ０、Ｒｌを励起するのに充分である。タイミング回路１１も、抵抗性分周器Ｒ０、Ｒｌが励起される間スイッチＳ１として用いられるＰチャネル・トランジスタＭｌのゲートに導体１３を介して「リフレッシュ」パルスを印加する。各リフレッシュパルスは、フィードバック・コンデンサＣＯをリフレッシュさせるのに充分な時間量の間トランジスタＭｌをオンにする。導体１２及び１３上のパルスの周期は、少なくとも、寄生電流がフィードバック・コンデンサＣＯの電圧を所定の量より多く低減させないことを確実にするように充分長い。    
【００３１】
図４は、図２のタイマー１１の従来の実装例を示し、従来のクロック発振器１７を含み、その出力が、フリップフロップのチェーンを含む従来の周波数分周器１８を駆動する。周波数分周器１８の種々のタップ１９は、デコード及び制御回路２０によってデコードされて、上述のスイッチ制御信号を導体１２及び１３に生成する。
【００３２】
先行技術の図５Ａ及び５Ｂは、図２の出力回路４０の２つの実装例を示す。図５Ａに示すような出力回路４０は、ソースをＶＤＤに結合させ、ゲートを誤差増幅器２０の出力２Ａに接続させ、ドレインをＶＯＵＴ導体５に接続させるＰチャネル・トランジスタＭ２を含む。図５Ｂに示すような出力回路４０は、入力端子をＶＤＤ結合させ、制御入力を誤差増幅器２０の出力２Ａに結合させ、出力をＶＯＵＴ導体５に接続させる従来のバック／昇圧型コンバータ２２を含む。
【００３３】
図６は、図２の上述の低電力誤差増幅器２０の実装例を示す。図６に示すように誤差増幅器２０は、ナノパワーＡＢ級相互コンダクタンス誤差増幅器として実装される。低電力又はナノパワーＤＣ−ＤＣコンバータの最も重要なパラメータの一つは、通常その中の誤差増幅器により支配される、無負荷静止電流であることを理解されたい。誤差増幅器の帯域幅は、ＤＣ−ＤＣコンバータの帯域幅より大きい必要があり、誤差増幅器の静止電流にほぼ比例する。誤差増幅器の利得は、ＤＣ−ＤＣコンバータの周波数安定性を決め、５から１０％内で安定に保つべきである。誤差増幅器のオフセットは、ＤＣ−ＤＣコンバータの精度を決め、可能な限り低くすべきであり、１ミリボルトより低いことが理想的である。図６に示すような誤差増幅器２０において、図６のトランジスタＭ０及びＭｌを含むフィードバック・ループ、及びトランジスタＭｌ及びＭ５を含むフィードバック・ループにおいて１より大きい利得がある限り、トランジスタＭ０及びＭｌの電流は、それぞれ、電流Ｉ２及びＩ３に等しい。その結果、図６のトランジスタＭ３及びＭ４によりミラーされるトランジスタＭ２及びＭ４内の電流の差は、ｄＩＯＵＴ＝ｄ（ＶＦＢ−Ｖｉｎ）／Ｒ０である。
【００３４】
この回路において、トランジスタＭ０を介する電流はＩ２に等しく、これは、トランジスタＭ０のゲート・ソース電圧ＶＧＳＯをトランジスタＭｌのゲート・ソース電圧ＶＧＳ１に等しくし、ｄｌＯＵＴ＝ｄ（ＶＦＢ−Ｖｉｎ）／Ｒ０である。電流Ｉ１はＩ３に等しくすべきであり、この回路を動作状態に保ち、いずれも導体２Ａ内の誤差増幅器２０により生成された電流ｌＯＵＴに等しい、トランジスタＭ４を介する電流及びトランジスタＭ５を介する電流を提供するのに充分なだけ、フィードバック・ループＭ６−Ｍ７−Ｍ８−Ｍ９により電流Ｉ０が運ばれる。入力差動電圧がゼロであるとき、誤差増幅器２０の静止電流Ｉｑは、Ｉ２＋Ｉ３にほぼ等しい。Ｉ２及びＩ３の値は、フィードバック・ループＭｌ、Ｍ５及びＭ０−Ｍ６−Ｍ７−Ｍ８−Ｍ９の帯域幅を決め、誤差増幅器２０の要求される帯域幅に従って選択すべきである。シミュレーションは、静止電流Ｉｑが、０．３５ミクロン最短チャネル長さを有するＣＭＯＳ製造プロセスに対し１００ＫＨｚの帯域幅毎に約１マイクロアンペアに等しいことを示している。増幅器２０の精度及びオフセットは、図６のトランジスタＭ０及びＭｌのドレイン電圧を等しく保つことにより改善される。
【００３５】
このように、本発明は、それ自体が周期的に励起される抵抗性分圧器からＤＣ出力電圧を表す電圧をサンプリングすることより周期的にリフレッシュされる容量性フィードバックネットワークを用いることによって先行技術の上述の問題を解決する。これは、抵抗性分圧器の平均電流及び電力消費を実質的に低減させ、従って、エナジーハーベスティング応用例に有用である超低電力ＤＣ−ＤＣコンバータの実際的な実装を可能にする。
【００３６】
上述の例示の実施例に変形を加えることが可能である。例えば、抵抗性分圧器を、容量性分周器を励起する直前に容量性分圧器の各コンデンサをゼロボルトにリセットするため各コンデンサが周期的に短絡される、対応する容量性分圧器により置き換えることが実際的であり得る。そのため容量性分周器の出力が、ＣＯを周期的にリフレッシュさせるために用いられ得る。あるいは、前述の容量性分圧器内のコンデンサは、バンドギャップ電圧リファレンスなど、既知の電圧リファレンスに結合され得、それがリセットされた後の各コンデンサの電圧がゼロ以外の既知の値であるようにする。当業者であれば多くの他の実施例及び変形も特許請求する範囲内で可能であることが分かるであろう。例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又は複数の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることを意図している。
【図１】
0005864438.tif 000002
【図２】
0005864438.tif 000003
【図３】
0005864438.tif 000004
【図４】
0005864438.tif 000005
【図５Ａ】
0005864438.tif 000006
【図５Ｂ】
0005864438.tif 000007
【図６】
0005864438.tif 000008