(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された、入力光導波路と、１×Ｎ光カプラと、マイナス電圧の印加により吸収係数が増加するＮ個の電界吸収型光ゲートと、Ｎ個の出力光導波路とを順に接続して構成されている光スイッチ素子であって、
前記入力光導波路と、前記１×Ｎ光カプラと、前記電界吸収型光ゲートと、前記出力光導波路は、物理的に連続して形成されており、
前記入力光導波路から、入力信号光とともに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする光スイッチ素子。
【請求項２】
半導体基板上に形成された、２×２マッハツェンダ干渉計型光スイッチと、マイナス電圧の印加により吸収係数が増加する２個の電界吸収型光ゲートと、２個の出力光導波路とを順に接続して構成されている光スイッチ素子であって、
前記２×２マッハツェンダ干渉計型光スイッチと、前記電界吸収型光ゲートと、前記出力光導波路は、物理的に連続して形成されており、
前記２×２マッハツェンダ干渉計型光スイッチの一方の入力ポートに入力信号光を入力し、前記２×２マッハツェンダ干渉計型光スイッチの他方の入力ポートに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする光スイッチ素子。
【請求項３】
複数の２×２マッハツェンダ干渉計型光スイッチと、マイナス電圧の印加により吸収係数が増加する複数の電界吸収型光ゲートとを、半導体基板上に形成して成る光スイッチ素子であって、
前記複数の２×２マッハツェンダ干渉計型光スイッチは多段に配設され、前段の２×２マッハツェンダ干渉計型光スイッチの２つの出力ポートのそれぞれに対して、後段の２×２マッハツェンダ干渉計型光スイッチの２つの入力ポートのうちの１つが接続されており、
前記複数の電界吸収型光ゲートは、最終段の２×２マッハツェンダ干渉計型光スイッチの各出力ポートにそれぞれ設けられており、
多段に配置された前記２×２マッハツェンダ干渉計型光スイッチと、前記電界吸収型光ゲートは、物理的に連続して形成されており、
前記最終段の２×２マッハツェンダ干渉計型光スイッチにおいて入力信号光が通過する入力ポートとは異なる入力ポートに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする光スイッチ素子。
【請求項４】
請求項１に記載の光スイッチ素子において、
前記アシスト光の波長は、前記入力信号光の波長よりも短いことを特徴とする光スイッチ素子。
【請求項５】
請求項２又は３に記載の光スイッチ素子において、
前記アシスト光の波長は、前記入力信号光の波長と同じであることを特徴とする光スイッチ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明である。
【背景技術】
【０００２】
近年、通信トラフィックの急激な増大に起因して，電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングするＮ入力Ｎ出力（以下、Ｎ×Ｎとする）光スイッチ素子は、たとえば４０Ｇｂｉｔ／ｓや１００Ｇｂｉｔ／ｓなどの高速なビットレートの光パケット信号を光−電気変換および電気−光変換を必要とせずにスイッチングできるため、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。
【０００３】
Ｎ×Ｎ光スイッチ素子は、たとえばＮ個の１×Ｎ光スイッチ素子１０１とＮ個のＮ×１光カプラ１０２を図１２に示すように接続することで構成できる。入力ポート１０３より入力された光パケットは、１×Ｎ光スイッチ素子１０１により、所望の出力ポート１０４に接続されたＮ×１光カプラ１０２に向けて出力される。
【０００４】
このようなＮ×Ｎ光スイッチ素子を構成する光スイッチ素子の従来技術として、たとえば特許文献１（特開平６−５９２９４号公報）に示す２×２光スイッチ素子が提案されている。
【０００５】
図１３に従来の２×２光スイッチ素子の斜視図を示す。図１３の２×２光スイッチ素子は、方向性結合器型の光スイッチ素子であり、ｎ−ＩｎＰ基板２０６上に、光入力部（図１３中のI）、光スイッチ部（図１３中のII）、光出力部（図１３中のIII）および光吸収部（図１３中のIV）を設けた構成となっている。より詳細に説明すると、従来の２×２光スイッチ素子は、ｎ−ＩｎＰ基板２０６上に、ｉ−ＭＱＷ層２０５、ｉ−ＩｎＰクラッド層２０４、ｐ−ＩｎＰクラッド層２０３が順に積層され、ｐ−ＩｎＰクラッド層２０３は、図１３に示すような構造で、細線状に形成されている。さらに、光スイッチ部IIの一方のｐ−ＩｎＰクラッド層２０３上、および光吸収部IVの両方のｐ−ＩｎＰクラッド層２０３上には、ｐ+ −ＩｎＧａＡｓキャップ層２０２およびｐ形電極２０１が順に形成されている。ｎ−ＩｎＰ基板２０６の裏面にはｎ型電極２０７が形成されている。
【０００６】
光パケットなどの入力信号光は、ｉ−ＭＱＷ層２０５内の、細線状に形成されたｐ−ＩｎＰクラッド層２０３の下部に位置する部分を導波する。以下、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVに設けたｐ−ＩｎＰクラッド層２０３の下部に位置するｉ−ＭＱＷ層２０５を、それぞれ入力導波路、光スイッチ導波路、出力導波路および光吸収導波路と呼ぶこととする。
【０００７】
入力信号光は、いずれか一方の入力導波路に入力され、光スイッチ導波路に導かれる。光スイッチ導波路では、光スイッチ部IIに設けたｐ形電極２０１とｎ型電極２０７との間に所望の電圧を印加することにより、たとえば多重量子井戸（Multiple Quantum Well: ＭＱＷ）構造に起因する量子井戸シュタルク効果（Quantum Confined Stark Effect: ＱＣＳＥ）により、ｐ形電極２０１下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。すなわち、光路切り替えを行う。光吸収部IVでは、信号光が入力された光吸収導波路と異なる光吸収導波路に設けたｐ形電極２０１と、ｎ型電極２０７との間に、所望の電圧が印加される。これにより、電圧が印加された光吸収導波路を導波する光（すなわち、前記光スイッチ導波路から漏れ出たクロストーク光）は光吸収導波路で吸収される一方、光スイッチ導波路から出力された信号光は出力導波路へ導かれる。このように、光吸収部IVを備えることにより、光クロストークを低減可能な光スイッチ素子を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−５９２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の光スイッチ素子では、光スイッチ部IIに少なくとも一つ、光吸収部IVに二つ設け
られた電極２０１は、それぞれ異なる電圧値で、かつ独立に動作させる必要があった。そのため、各電極２０１間で電気クロストークが生じないよう、各電極２０１間は電気的に分離される必要があった。一般に、電気クロストークを抑制するためには、電極間の抵抗を増大させる手段がとられるため、従来の光スイッチ素子では、図１３に示されているように、各電極２０１間にある導電率の高いｐ+ −ＩｎＧａＡｓキャップ層２０２およびｐ−ＩｎＰクラッド層２０３を除去し、電極２０１間に分離溝２０４を形成することで、電極２０１間抵抗を増大させている。
【００１０】
しかし、ｐ−ＩｎＰクラッド層２０３を除去してしまうと、信号光が伝搬する導波路の実効屈折率が変化してしまい、分離溝２０４の有無により導波路伝搬光のモード分布に差異が生じる。これにより、信号光の過剰損失が増大してしまう、という課題があった。また、信号光がモード分布の差異に起因して反射する、という課題があった。すなわち、光スイッチ素子の光学的特性が劣化してしまう、という課題があった。
【００１１】
本発明は、上記課題に鑑み、作製方法が簡便で、光学的特性を劣化させることなく、かつ、高い光クロストークを有する光スイッチ素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決する第１発明の光スイッチ素子は、半導体基板上に形成された、入力光導波路と、１×Ｎ光カプラと、マイナス電圧の印加により吸収係数が増加するＮ個の電界吸収型光ゲートと、Ｎ個の出力光導波路とを順に接続して構成されている光スイッチ素子であって、
前記入力光導波路と、前記１×Ｎ光カプラと、前記電界吸収型光ゲートと、前記出力光導波路は、物理的に連続して形成されており、
前記入力光導波路から、入力信号光とともに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする。
【００１３】
また、第２発明の光スイッチ素子は、半導体基板上に形成された、２×２マッハツェンダ干渉計型光スイッチと、マイナス電圧の印加により吸収係数が増加する２個の電界吸収型光ゲートと、２個の出力光導波路とを順に接続して構成されている光スイッチ素子であって、
前記２×２マッハツェンダ干渉計型光スイッチと、前記電界吸収型光ゲートと、前記出力光導波路は、物理的に連続して形成されており、
前記２×２マッハツェンダ干渉計型光スイッチの一方の入力ポートに入力信号光を入力し、前記２×２マッハツェンダ干渉計型光スイッチの他方の入力ポートに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする。
【００１４】
また、第３発明の光スイッチ素子は、複数の２×２マッハツェンダ干渉計型光スイッチと、マイナス電圧の印加により吸収係数が増加する複数の電界吸収型光ゲートとを、半導体基板上に形成して成る光スイッチ素子であって、
前記複数の２×２マッハツェンダ干渉計型光スイッチは多段に配設され、前段の２×２マッハツェンダ干渉計型光スイッチの２つの出力ポートのそれぞれに対して、後段の２×２マッハツェンダ干渉計型光スイッチの２つの入力ポートのうちの１つが接続されており、
前記複数の電界吸収型光ゲートは、最終段の２×２マッハツェンダ干渉計型光スイッチの各出力ポートにそれぞれ設けられており、
多段に配置された前記２×２マッハツェンダ干渉計型光スイッチと、前記電界吸収型光ゲートは、物理的に連続して形成されており、
前記最終段の２×２マッハツェンダ干渉計型光スイッチにおいて入力信号光が通過する入力ポートとは異なる入力ポートに、前記電界吸収型光ゲートの導波層内にフォトキャリアを発生させるためのアシスト光を入力させる構成であることを特徴とする。
【００１５】
また、第４発明の光スイッチ素子は、第１発明の光スイッチ素子において、
前記アシスト光の波長は、前記入力信号光の波長よりも短いことを特徴とする。
【００１６】
また、第５発明の光スイッチ素子は、第２又は第３発明の光スイッチ素子において、
前記アシスト光の波長は、前記入力信号光の波長と同じであることを特徴とする。
【発明の効果】
【００１７】
本発明の光スイッチ素子によれば、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、高い光クロストークを有する、という効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る１×２光スイッチ素子を示す斜視図である。
【図２】本発明の第１の実施形態に係る１×２光スイッチ素子を示す構成図（概念図）である。
【図３】本発明の第１の実施形態に係る１×２光スイッチ素子を示す導波路断面図（図１のＡ−Ａ線矢視断面図）である。
【図４】本発明の第１の実施形態に係る１×２光スイッチ素子の各出力ポートにおける透過率と印加電圧の関係（印加電圧に対する光ゲートの透過特性）を示す特性図である。
【図５】本発明の第１の実施形態に係る１×２光スイッチ素子を示す等価回路図である。
【図６】本発明の第１の実施形態に係る１×２光スイッチ素子の各点における上部クラッド層の電位分布を示す模式図である。
【図７】本発明の第１の実施形態の変形例に係る１×Ｎ光スイッチ素子を示す構成図である。
【図８】本発明の第２の実施形態に係る１×２光スイッチ素子を示す構成図である（Crossポート側に信号光が出力される状態を示す）。
【図９】本発明の第２の実施形態に係る２×２ＭＺＩ光スイッチ素子の透過率と注入電流の関係を示す特性図である。
【図１０】本発明の第２の実施形態のＥＡ光ゲート単体素子の透過率と印加電圧の関係を示す特性図である。
【図１１】本発明の第２の実施形態の変形例に係る１×８光スイッチ素子を示す構成図である。
【図１２】Ｎ個の１×Ｎ光スイッチ素子とＮ個のＮ×１光カプラで構成されるＮ×Ｎ光スイッチ素子を示す構成図である。
【図１３】特許文献１に示された従来技術である２×２光スイッチ素子を示す構成図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２０】
（第１の実施形態）
本発明の第１の実施形態に係る光スイッチ素子は、１×２光カプラと、この１×２光カプラの各出力にそれぞれ電界吸収型（Electro absorption: ＥＡ）の光ゲートを備えた１×２光スイッチ素子であり、入力信号光とともに、ＥＡ光ゲートの導波層内にフォトキャリア（正孔と電子の対）を発生させるためのアシスト光を入力させることを特徴とする。以下、図面を用いてその構成および動作について詳細に説明する。
【００２１】
本実施形態に係る光スイッチ素子の斜視図を図１に、概念図を図２に示す。また、図１のＡ−Ａ線矢視における光スイッチ素子の断面図を図３に示す。
【００２２】
光スイッチ素子は、同一のｎ−ＩｎＰ基板１１上に形成された、入力光導波路１２と、１×２光カプラ１３と、２個のＥＡ光ゲート１４（１４Ａ，１４Ｂ）と、２個の出力光導波路１５（１５Ａ，１５Ｂ）とを順に接続して構成されている。入力光導波路１２は、その端面である入力ポート１２ａを介して、入力信号光およびアシスト光を１×２光カプラ１３に導く。１×２光カプラ１３は、入力光導波路から入力される入力信号光およびアシスト光をそれぞれ２分割し、同じ強度で２つのＥＡ光ゲート１４Ａ，１４Ｂへ出力する。ＥＡ光ゲート１４Ａ，１４Ｂの動作については、後述する。ＥＡ光ゲート１４Ａ，１４Ｂから出力される信号光は出力光導波路１５Ａ，１５Ｂへ導かれ、その端面である出力ポート１５Ａ−１，１５Ｂ−１から出力される。
【００２３】
入力光導波路１２、１×２光カプラ１３、ＥＡ光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造を有する。すなわち、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、バルク１．４Ｑ組成のＩｎＧａＡｓＰコア層２２（フォトルミネッセンスピーク波長１．４μｍ、厚さ０．３μｍ）、ｐ−ＩｎＰ上部クラッド層２３、ｐ+ −ＩｎＧａＡｓキャップ層２４の順に形成された積層構造を、同時にＩｎＧａＡｓＰコア層２２の下部までエッチングすることで作製され、ハイメサ光導波路構造を形成している。入力光導波路１２、１×２光カプラ１３、ＥＡ光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂは、ｐｉｎダブルヘテロ接合構造となっている。ＥＡ光ゲート１４Ａ，１４Ｂのｐ+ −ＩｎＧａＡｓキャップ層２４には、その上面を覆うように、それぞれｐ型電極１６Ａ，１６Ｂが設けられている。ｎ−ＩｎＰ基板１１の裏面、あるいは上面の各積層構造が除去された部分には、ｎ型電極（不図示）が設けられている。
【００２４】
入力光導波路１２、１×２光カプラ１３、ＥＡ光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂの高さは、４μｍとした。入力光導波路１２、ＥＡ光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂの導波路幅は、１．５μｍとした。ＥＡ光ゲート１４Ａ，１４Ｂの導波方向の長さ（すなわち、ＥＡ光ゲート１４Ａ，１４Ｂに設けたｐ型電極１６Ａ，１６Ｂの長さ）は、１０００μｍとした。１×２光カプラ１３は、マルチモード干渉（ＭＭＩ）光カプラとし、そのサイズは１７×４μｍとした（導波方向の長さが１７μｍ）。
【００２５】
以下、ＥＡ光ゲート１４Ａ，１４Ｂおよび光スイッチ素子の動作について説明する。
ｎ−ＩｎＰ基板１１に設けたｎ型電極は接地し（電位＝０Ｖ）、ＥＡ光ゲート１４Ａ，１４Ｂに設けたｐ型電極１６Ａ，１６Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果により、ＩｎＧａＡｓＰコア層２２における吸収端がシフトし、ＥＡ光ゲート１４Ａ，１４Ｂを伝搬する信号光波長での吸収係数が増加する。
【００２６】
そこで、例えば、ＥＡ光ゲート１４Ａに０Ｖを印加し、ＥＡ光ゲート１４Ｂに信号光波長で所望の吸収率（減衰）が得られるマイナス電圧を印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ａ−１からのみ出力されるようになる。逆に、ＥＡ光ゲート１４Ａに所定のマイナス電圧を印加し、ＥＡ光ゲート１４Ｂに０Ｖを印加することで、入力ポート１２ａに入力された入力信号光は出力ポート１５Ｂ−１からのみ出力されるようになる。こうして、ＥＡ光ゲート１４Ａ，１４Ｂへの印加電圧の制御により、光スイッチ素子をスイッチ動作させることができる。
【００２７】
なお、ＥＡ光ゲート１４Ａ，１４Ｂへの印加電圧が０Ｖである場合、信号光波長を１．５５μｍとすると、ＥＡ光ゲート１４Ａ，１４Ｂの吸収端は信号光波長よりも１００ｎｍ以上離れており、ＥＡ光ゲート１４Ａ，１４Ｂにおける伝搬損失は０．５dB/mmと極めて低い。
【００２８】
図１に記載の光スイッチ素子のＥＡ光ゲート１４Ｂに印加する電圧を０Ｖとしたときの、ＥＡ光ゲート１４Ａの印加電圧に対する、出力ポート１５Ａ−１および出力ポート１５Ｂ−１からの各出力の透過特性を図４に示す。図４の縦軸は、入力信号光の強度に対する出力ポート１５Ａ−１，１５Ｂ−１からの出力光の強度の比であり、ＥＡ光ゲート１４Ａの印加電圧が０Ｖであるときの出力光の強度を基準（０dB）とした場合の「正規化透過率」とした。また、入力信号光としては、波長１．５５μｍ、強度０dBmの連続光（ＣＷ光）を用いた。
【００２９】
図４（ａ）は、光スイッチ素子にアシスト光を入力しない場合のＥＡ光ゲート１４Ａ，１４Ｂの透過特性である。出力ポート１５Ａ−１の透過特性（図４（ａ）の実線）から、ＥＡ光ゲート１４Ａ単体では、印加電圧−７Ｖで４０dB以上の消光比が得られることが分かる。一方、出力ポート１５Ｂ−１の透過特性（図４（ａ）の破線）から、ＥＡ光ゲート１４Ｂへの印加電圧を０Ｖとしているにもかかわらず、ＥＡ光ゲート１４Ａへのマイナス電圧印加とともにＥＡ光ゲート１４Ｂの透過率が減少する現象が見られた。具体的には、ＥＡ光ゲート１４Ａへの印加電圧が−７Ｖのとき、ＥＡ光ゲート１４Ｂで約１０dBの光出力強度の低下が生じた。これは、物理的に分断されていないｐ+ −ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を介して、ＥＡ光ゲート１４Ａに印加した電圧がＥＡ光ゲート１４Ｂ近傍にまで及ぶ（電気クロストーク）ことに起因する。すなわち、ＥＡ光ゲート１４Ａのｐ型電極１６Ａに印加した電圧により、ＥＡ光ゲート１４Ａ，１×２光カプラ１３，ＥＡ光ゲート１４Ｂの各ｐ−ＩｎＰ上部クラッド層２３の電圧がマイナス側に引っ張られたため、１×２光カプラ１３とＥＡ光ゲート１４Ｂの間のＩｎＧａＡｓＰコア層２２の吸収係数がフランツケルディッシュ効果により増大したものである。以下、この現象を、等価回路を用いて詳しく説明する。
【００３０】
図５は、図１の光スイッチ素子にて、ＥＡ光ゲート１４Ａにマイナス電圧である−Ｖbを、ＥＡ光ゲート１４Ｂに０Ｖを印加した場合における等価回路図を示している。図１の光スイッチ素子の積層構造は、前述のとおり半導体ｐｉｎ構造であり、ｐ側をマイナス電圧にして動作（逆方向バイアス動作）させるため、図５に示すように容量Ｃと電流源Ｉを用いて表すことができる。また、ＥＡ光ゲート１４Ａ、１×２光カプラ１３およびＥＡ光ゲート１４Ｂ間には素子抵抗Ｒが存在し、本実施形態のＥＡ光ゲート１４Ａ−ＥＡ光ゲート１４Ｂ間の抵抗値（図５の等価回路図における４Ｒに相当）は約１０ｋΩであった。等価回路中の素子抵抗Ｒは、ｐ−ＩｎＰ上部クラッド層２３における等価抵抗に相当する。なお、図５中、Ａ点はＥＡ光ゲート１４Ａのｐ型電極１６Ａの端子、Ｃ点はＥＡ光ゲート１４Ｂのｐ型電極１６Ｂの端子、Ｂ点は１×２光カプラ１３の中心付近におけるｐ−ＩｎＰ上部クラッド層２３の仮想端子を表している。
【００３１】
図６は、ＥＡ光ゲート１４Ａのｐ型電極１６Ａ（Ａ点）に電圧−Ｖbを印加し、ＥＡ光ゲート１４Ｂのｐ型電極１６Ｂ（Ｃ点）を０Ｖとした場合の、光スイッチ素子のＡ−Ｃ点間の電位分布を示している。信号光を入力しない場合は、図６（ａ）の実線のように、Ａ点からＣ点に向けてリニアに電位が降下する。Ｃ点の電位は０Ｖであり、光吸収は生じないが、Ｂ点−Ｃ点間、すなわち１×２光カプラ１３−ＥＡ光ゲート１４Ｂ間のｐ−ＩｎＰ上部クラッド層２３にはマイナス電圧が印加された状態となる。したがって、この状態では、Ｂ点−Ｃ点間においてフランツケルディッシュ効果により光吸収が生じる。
【００３２】
次いで、光スイッチ素子に信号光を入力すると、光スイッチ素子全域において光スイッチ素子におけるＩｎＧａＡｓＰコア層２２（ｐｉｎダブルヘテロ接合構造における空乏層に相当）でフォトキャリア（正孔と電子の対）が発生する。発生した正孔は、ｐ−ＩｎＰ上部クラッド層２３およびｐ+ −ＩｎＧａＡｓキャップ層２４を通りＥＡ光ゲート１４Ａのｐ型電極１６Ａ（Ａ点）に向けて移動するため、図５に示すような光電流（フォトカレント）Ｉp1〜Ｉp5が流れるが、そこには素子間抵抗Ｒがあるため、光電流量に応じてｐ−ＩｎＰ上部クラッド層２３の電圧は図６（ａ）の破線のように降下する。しかし、それでもＢ−Ｃ点間にマイナス電圧が印加された状態となっているため、図４（ａ）の破線のように、本来透過状態であるべきＥＡ光ゲート１４Ｂからの光出力強度は低下してしまう。
【００３３】
そこで、前述の電気クロストークによる光出力強度の変動を抑えるため、入力信号光とともに「アシスト光」を入力する。アシスト光とは、前述のフォトカレントを増大させてＢ−Ｃ点間の電位降下を増大させるための光である。後述するように、連続光（ＣＷ光）あるいはパルス光のいずれであってもよい。アシスト光として、波長１．５３μｍ、強度−１０dBmのＣＷ光（条件I）を入力した場合、図６（ｂ）の一点鎖線に示すように、Ｂ−Ｃ点間の電位が０Ｖに近づくようになったため、ＥＡ光ゲート１４Ｂにおける光出力強度の低下は抑制される。さらに、アシスト光の強度を０dBm（条件II）まで増大させると、図６（ｂ）の破線に示すように、Ｂ−Ｃ点間の電位がほぼ０Ｖとなり、ＥＡ光ゲート１４Ｂにおける光出力強度の低下はほぼ無視できる程度になった（図４（ｂ）の一点鎖線）。このように、アシスト光を入力させることで、ｐ+ −ＩｎＧａＡｓキャップ層２４およびｐ−ＩｎＰ上部クラッド層２３を除去するなどデバイスの構造に物理的な加工を施すことなく、ＥＡ光ゲート１４Ａ，１４Ｂの各電極１６Ａ，１６Ｂ間の電気的な分離が可能になる。
【００３４】
アシスト光の波長は、シングルモードで光スイッチ素子を導波し、１×２光カプラ１３にて等しい強度に２分岐出力される波長とすることが望ましい。また、入力信号光の波長と異なる波長とすることが望ましい。その場合、波長フィルタを用いて容易に信号光だけを取り出せるようになるため、アシスト光による光クロストークを無視することができる。アシスト光の波長は、上記条件を満たし、かつ短波長であるほど効率的にフォトキャリアを生成できるため、強度の小さいアシスト光であっても、ＥＡ光ゲート１４Ａ，１４Ｂの光出力低下を抑制できる。アシスト光の強度は、光スイッチ素子の設計パラメータによって変わるが、フォトキャリアによるＢ−Ｃ点間の電位を十分に低い値にすることができる程度の強度があればよい。前述のとおり、アシスト光は連続光（ＣＷ光）あるいはパルス光のいずれであってもよい。本実施形態では、波長範囲１．５〜１．６μｍのＣＷ光をアシスト光として用いることで、光出力の低下を抑制することができた。
【００３５】
次に、本実施形態に係る光スイッチ素子の作製方法について述べる。
まず、ｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰ下部クラッド層２１、１．４Ｑ組成０．３μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層２２、ｐ−ＩｎＰ上部クラッド層２３、ｐ+ −ＩｎＧａＡｓキャップ層２４を、有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）により成長させる。次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路１２、１×２光カプラ１３、ＥＡ光ゲート１４Ａ，１４Ｂ、および出力光導波路１５Ａ，１５Ｂを一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Benzocyclobutene: ＢＣＢ）をスピンコートにより塗布し、Ｏ2／Ｃ2Ｆ6混合ガスを用いたＲＩＥ（Reactive Ion Etching）によりｎ−ＩｎＰ基板１１の表面が露出するまでエッチバックし、ｎ−ＩｎＰ基板１１の表面を平坦化する。最後に、ＥＡ光ゲート１４ＡおよびＥＡ光ゲート１４Ｂのｐ+ −ＩｎＧａＡｓキャップ層２４上にｐ型電極１６Ａ，１６Ｂを形成し、ｎ−ＩｎＰ基板１１の裏面ないし同基板１１の光導波路構造が形成されていない領域にｎ型電極を形成する。
【００３６】
以上説明したように、ＭＯＶＰＥ成長および光導波路構造の形成を一括に行えるようになる。また、従来の光スイッチ素子と異なり、１×２光カプラ１３とＥＡ光ゲート１４Ａ，１４Ｂ間で、ｎ−ＩｎＰ上部クラッド層２３およびｐ+−ＩｎＧａＡｓキャップ層２４を除去するプロセスが不要となる。ゆえに、作製方法が簡便で、光学的特性を劣化させることなく、かつ、高い光クロストークを有する光スイッチ素子を提供することができるようになる。
【００３７】
本実施形態では、膜厚０．３μｍ、幅１．５μｍの１．４Ｑ組成ＩｎＧａＡｓＰコア層２２を用いている。これらの設計値は、光スイッチ素子の光学的特性を決める重要なパラメータとなる。入力信号光波長が例えば１．５３μｍから１．５７μｍで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件が満たされることが好ましい。
１）  ＩｎＧａＡｓＰコア層２２の厚さは、入力信号光およびアシスト光に対してシングルモード導波条件で、かつＩｎＧａＡｓＰコア層２２への十分な光閉じ込めを有する条件であり、０．１μｍ〜０．４μｍの範囲が望ましい。
２）  ＩｎＧａＡｓＰコア層２２の幅は、入力信号光およびアシスト光に対してシングルモード導波条件であり、０．８μｍ〜３μｍの範囲が望ましい。
３）  駆動回路の消費電力を低減する観点から、ＥＡ光ゲート１４Ａ，１４Ｂへの印加電圧が−７Ｖ以下となる条件であり、ＩｎＧａＡｓＰコア層２２の組成は１．３Ｑ〜１．５Ｑで、各電極長は１００μｍ〜２０００μｍの範囲が望ましい。
【００３８】
本実施形態における光スイッチ素子では、ＥＡ光ゲート１４Ａ，１４ＢのＩｎＧａＡｓＰコア層２２としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになる。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはＩｎＧａＡｓＰコア層２２の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
【００３９】
本実施形態では、光スイッチ素子として１×２光スイッチ素子について説明してきたが、図７のように、入力光導波路１２と、１×Ｎ光カプラ１３と、Ｎ個のＥＡ光ゲートアレイであるＮアレイ光ゲート１４と、Ｎ個の出力光導波路１５とを順に接続して構成された、１×Ｎ光スイッチ素子にも応用できることは言うまでもない。この１×Ｎ光スイッチ素子においても、１×２光スイッチ素子の場合と同様に入力光導波路１２から、入力信号光とともに、ＥＡ光ゲート１４の導波層内にフォトキャリアを発生させるためのアシスト光を入力させる。
【００４０】
本実施形態では、ＩｎＰ系の化合物半導体を用いて説明してきたが、ＧａＡｓ系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。
【００４１】
（第２の実施形態）
本発明の第２の実施形態に係る光スイッチ素子は、２×２対称マッハツェンダー干渉計（ＭＺＩ）と、この２×２ＭＺＩの各出力にそれぞれ電界吸収型（Electro absorption: ＥＡ）の光ゲートを備えた１×２光スイッチ素子であり、２×２ＭＺＩの一方の入力ポートに入力信号光を入力し、他方の入力ポートに、ＥＡ光ゲートの導波層内にフォトキャリア（正孔と電子の対）を発生させるためのアシスト光を入力させることを特徴とする。以下、図面を用いてその構成および動作について詳細に説明する。
【００４２】
本実施形態に係る光スイッチ素子の概念図を図８に示す。この光スイッチ素子は、同一のｎ−ＩｎＰ基板上に形成された、２×２ＭＺＩ３１と、２個のＥＡ光ゲート３２Ａ，３２Ｂと、２個の出力光導波路３３Ａ，３３Ｂとを順に接続して構成されている。２×２ＭＺＩ３１の構成の詳細は後述するが、２×２ＭＺＩ３１は２つの入力ポート４１Ａ，４１Ｂを有し、一方の入力ポート４１Ａに入力信号光が入力され、他方の入力ポート４１Ｂにアシスト光が入力される。２×２ＭＺＩ３１は、後述する動作に従い、入力信号光とアシスト光をＥＡ光ゲート３２ＡあるいはＥＡ光ゲート３２Ｂへ導く。ＥＡ光ゲート３２Ａ，３２Ｂは、第１の実施形態で述べたＥＡ光ゲート１４Ａ，１４Ｂの動作と同じ動作をする。すわなち、ＥＡ光ゲート３２Ａ，３２Ｂへのマイナス電圧の印加に従い、入力された光を透過ないし減衰する。ＥＡ光ゲート３２Ａ，３２Ｂから出力される信号光は出力光導波路３３Ａ，３３Ｂへ導かれ、その端面である出力ポートから出力される。
【００４３】
２×２ＭＺＩ３１、ＥＡ光ゲート３２Ａ，３２Ｂ、および出力光導波路３３Ａ，３３Ｂは、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されており、すべて図３に示すものと同じ断面構造を有する。ｎ−ＩｎＰ基板の裏面、あるいは上面の各積層構造が除去された部分には、やはり第１の実施形態と同様、ｎ型電極が設けられる。
【００４４】
本実施形態に用いる２×２ＭＺＩ３１の構成および動作について説明する。
図８に示すように、２×２ＭＺＩ３１は、入力された信号を２分岐する２×２光カプラ４２、および２×２光カプラ４３と、２×２光カプラ４２の２つの出力光導波路と２×２光カプラ４３の２つの入力光導波路をそれぞれ接続する、長さの等しい２つのアーム光導波路４４Ａ，４４Ｂとで構成される。２つのアーム光導波路４４Ａ，４４Ｂ上のｐ+ −ＩｎＧａＡｓキャップ層２４上にはそれぞれｐ型電極４５Ａ，４５Ｂが形成され、ｎ−ＩｎＧａＡｓＰコア層２２に電流を注入できるようになっている。ｐ型電極４５Ａ，４５Ｂが形成されたアーム光導波路４４Ａ，４４Ｂの長さはそれぞれ２００μｍである。
【００４５】
ｐ型電極４５Ａ，４５Ｂを介して電流が注入されると、注入電流はｎ−ＩｎＧａＡｓＰコア層２２に効率的に閉じ込められ、プラズマ効果により屈折率が変化し、２つのアーム光導波路４４Ａ，４４Ｂ間に位相差が与えられる。図９に２×２ＭＺＩ３１の透過特性を示す。２つのアーム光導波路４４Ａ，４４Ｂへの注入電流が０mAの場合、２×２ＭＺＩ３１の入力ポート４１Ａに入力された入力信号光は、図８におけるＣｒｏｓｓポート側に出力される。どちらか一方のｐ型電極４５Ａ（４５Ｂ）に電流を注入すると、注入した方のアーム光導波路４４Ａ（４４Ｂ）の屈折率が変化し、該アーム光導波路４４Ａ（４４Ｂ）を伝搬する光の位相が変化する。アーム光導波路４４Ａ（４４Ｂ）への注入電流が４mAとなったとき、Ｃｒｏｓｓポートからの出力は最小となり、Ｂａｒポートへの光出力が最大となる。このとき、Ｂａｒポートへの光出力とＣｒｏｓｓポートへの光出力との比は２０dB以上が得られた。本実施形態の２×２ＭＺＩ３１において、注入電流を０mAと４mAの二つの状態、すなわち２値をデジタル的に切り替えることで、ＣｒｏｓｓかＢａｒの所望のポートに信号光を出力することができる。一方、アシスト光は、入力信号光とは異なる入力ポート４１Ｂから入力されるため、注入電流が０mAでは図８のＢａｒポートへ、注入電流が４mAでは図８のＣｒｏｓｓポートへ出力される。
【００４６】
前述のとおり、２×２ＭＺＩ３１を動作させるためには、２つのアーム光導波路４４Ａ，４４Ｂの一方のみに電流を注入すればよいため、ｐ型電極は一方のアーム光導波路にのみ設けるようにしてもよい。
【００４７】
本実施形態に係る光スイッチ素子は、２×２ＭＺＩ３１の２つの出力ポート（ＣｒｏｓｓポートおよびＢａｒポート）のそれぞれに、２×２ＭＺＩ３１と同じ構造、同一組成を光導波層とするＥＡ型の光ゲート３２Ａ，３２Ｂを接続するようにしている。光ゲート３２Ａおよび光ゲート３２Ｂとも、その導波方向の長さは４００μｍであり、第１の実施形態と同様、ｐ+ −ＩｎＧａＡｓキャップ層上にはそれぞれｐ型電極３４Ａ，３４Ｂが設けられている。
【００４８】
第１の実施形態と同様に、ＥＡ光ゲート３２Ａ，３２Ｂにマイナス電圧を印加すると、フランツケルディッシュ効果によりＩｎＧａＡｓＰコア層における吸収端がシフトし、ＥＡ光ゲート３２Ａ，３２Ｂを伝搬する信号光波長での吸収係数が増加する。本実施形態のＥＡ光ゲート３２ＡおよびＥＡ光ゲート３２Ｂでは、図１０に示すように、印加電圧−３Ｖで消光比２０dBを得ることができる。２×２ＭＺＩ３１の消光比２０dBと併せて、光スイッチ素子全体で消光比４０dB以上を得ることができる。
【００４９】
なお、光ゲートとして半導体光増幅器を用いて同様の機能を実現することも可能であるが、ＥＡ型の光ゲート３２Ａ，３２Ｂを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。
【００５０】
本実施形態の光スイッチ素子の場合であっても、第１の実施形態と同様の理由で、各電極３４Ａ，３４Ｂ間を電気的に分離しなければならない。そこで、本実施形態では、図８に示すとおり、アシスト光を入力信号光と異なる入力ポート４１Ｂに入力させる。このような構成により、消光動作させるＥＡ光ゲート側、つまり図８においていずれの電極３４Ａ，３４Ｂにも電流を注入しない場合には、光ゲート３２Ａ側にアシスト光は出力され、ＥＡ光ゲート３２Ａ−２×２光カプラ４３間の光導波路におけるＩｎＧａＡｓＰコア層（ｐｉｎダブルヘテロ接合構造における空乏層に相当）で効率的にフォトキャリアが生成され、結果として２×２光カプラ４３の電位をおおむね０Ｖにすることができる。また、アシスト光は入力信号光とは異なる入力ポート４１Ｂから入力するため、２×２ＭＺＩ３１の出力段では入力信号光と空間的に分離出力（先の例ではＢａｒポートから出力）される。つまり、アシスト光の波長は、入力信号光の波長と同一であってもよく、第１の実施形態と比較して波長フィルタが不要になる、という効果がある。
【００５１】
本実施形態では、光スイッチ素子として２×２ＭＺＩ３１を１つ用いた１×２光スイッチ素子について説明してきたが、図１１のように、２×２ＭＺＩ３１をツリー状に多段接続し、最終段の出力ポートにＮ個のＥＡ光ゲート３２を備えた、１×Ｎ光スイッチ素子としてもよい。図１１の例では、半導体基板３７上に設けた７個の２×２ＭＺＩ３１と、８個のＥＡ型の光ゲート３２を接続することで、１×８光スイッチ素子を構成している。
即ち、１段目（前段）の２×２ＭＺＩ３１の２つの出力ポートのそれぞれ対して、２段目（後段）の２×２ＭＺＩ３１の２つの入力ポートのうちの１つが接続され、同様に２段目（前段）の２×２ＭＺＩ３１の２つの出力ポートのそれぞれに対して、３段目（後段）の２×２ＭＺＩ３１の二つの入力ポートのうちの一つが接続されることにより、ツリー状の１×８ＭＺＩ光スイッチ部５１を構成している。更に、３段目（最終段）の２×２ＭＺＩ３１の出力ポート３６−１〜３６−８のそれぞれにＥＡ光ゲート３２を設けることにより、ＥＡゲートアレイ部５２を構成している。
光スイッチ部５１とＥＡゲートアレイ部５２は、物理的に分断されることなく連続して（途中に分離溝を有することなく）形成されている。
【００５２】
この場合、アシスト光用入力ポート５３は、３段目（最終段）にある４つの２×２ＭＺＩ３１の入力ポートの一方で、入力信号光が通過する入力ポートとは異なる入力ポートに設けるようにすればよい。４つのアシスト光用入力ポート５３からは、アシスト光を同時に入力する。これにより、アシスト光を用いて８個のＥＡ光ゲート３２におけるすべての電極３４の電気的分離、およびアシスト光と出力信号光との空間的分離が可能である。
なお、図１１では、交差導波路５４を用いてアシスト光用入力ポート５３を信号入力用ポート３５と同じ側に設けたが、交差導波路５４による損失や反射を回避するために、アシスト光用入力ポート５３を導波路の途中で１８０度反転させ、出力ポート３６−１〜３６−８側に設けるようにしてもよい。
【００５３】
その他、各種の応用的構成については、第１の実施形態と同様に取り扱ってよいことは言うまでもない。
【産業上の利用可能性】
【００５４】
本発明は光スイッチ素子に関するものであり、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、高い光クロストークを有する光スイッチ素子を実現する場合に適用して有用なものである。
【符号の説明】
【００５５】
１１  ｎ−ＩｎＰ基板
１２  入力光導波路
１２ａ  入力ポート
１３  １×２光カプラ（１×Ｎ光カプラ）
１４，１４Ａ，１４Ｂ  ＥＡ光ゲート
１５，１５Ａ，１５Ｂ  出力光導波路
１５Ａ−１，１５Ｂ−１  出力ポート
１６Ａ，１６Ｂ  ｐ型電極
２１  ｎ−ＩｎＰ下部クラッド層
２２  ｉ−ＩｎＧａＡｓＰコア層
２３  ｐ−ＩｎＰ上部クラッド層
２４  ｐ+ −ＩｎＧａＡｓキャップ層
３１  ２×２ＭＺＩ
３２，３２Ａ，３２Ｂ  ＥＡ光ゲート
３３Ａ，３３Ｂ  出力光導波路
３４，３４Ａ，３４Ｂ  ｐ型電極
３５  入力ポート
３６−１〜３６−８  出力ポート
４１Ａ，４１Ｂ  入力ポート
４２，４３  ２×２光カプラ
４４Ａ，４４Ｂ  アーム光導波路
４５Ａ，４５Ｂ  ｐ型電極
５１  １×８ＭＺＩ光スイッチ部
５２  ＥＡゲートアレイ部
５３  アシスト光用入力ポート
５４  交差導波路
【図１】
0006023028.tif 000002
【図２】
0006023028.tif 000003
【図３】
0006023028.tif 000004
【図４】
0006023028.tif 000005
【図５】
0006023028.tif 000006
【図６】
0006023028.tif 000007
【図７】
0006023028.tif 000008
【図８】
0006023028.tif 000009
【図９】
0006023028.tif 000010
【図１０】
0006023028.tif 000011
【図１１】
0006023028.tif 000012
【図１２】
0006023028.tif 000013
【図１３】
0006023028.tif 000014