(57)【特許請求の範囲】
【請求項１】
Ｄ級オーディオアンプであって、
該アンプは、ロード信号を供給するラウドスピーカー負荷（８４０）のそれぞれの入力に接続可能な第１出力ノードと第２出力ノードとを含む第１出力ドライバと第２出力ドライバとを含み、
前記第１出力ドライバは、
第１供給電圧と前記第１出力ノードとの間に結合した一つ以上の半導体スイッチと、
前記第１出力ノードと第２供給電圧との間に結合した一つ以上の半導体スイッチと、
前記第１出力ノードと第３供給電圧との間に結合した一つ以上の半導体スイッチと、
を含み、
前記第２出力ドライバ（８２６）は、
前記第１供給電圧（Ｖs）と前記第２出力ノードとの間に結合した一つ以上の半導体スイッチと、
前記第２出力ノードと前記第２供給電圧との間に結合した一つ以上の半導体スイッチと、
前記第２出力ノードと前記第３供給電圧との間に結合した一つ以上の半導体スイッチと、
を含み、
一つ以上の半導体スイッチのそれぞれは、各半導体スイッチをオン状態又はオフ状態に選択的に配置するために前記半導体スイッチの状態を制御するように構成されたスイッチ制御端子を含み、
該アンプは、オーディオ入力信号を受信し、変調制御信号の第１セットを導出し、前記第１出力ドライバの各スイッチ制御端子に前記変調制御信号の第１セットを印加するように構成されたコントローラ、を更に含み、
前記コントローラは、前記変調制御信号の第１セットに対して所定の位相関係を有する変調制御信号の第２セットを導出し、前記第２出力ドライバの各スイッチ制御端子に前記変調制御信号の第２セットを印加するように、更に構成され、
前記コントローラは、
第１動作モードにおいて、前記ラウドスピーカー負荷の両端に第１マルチレベルロード信号を生成するように、前記変調制御信号の第１セットと第２セットとの間に第１の所定の位相関係を設定し、
第２動作モードにおいて、前記ラウドスピーカー負荷の両端に第２マルチレベルロード信号を生成するように、前記変調制御信号の第１セットと第２セットとの間に第２の所定の位相関係を設定する、
ように構成されている、Ｄ級オーディオアンプ。
【請求項２】
前記コントローラは、
前記第１動作モードにおいて、３レベルロード信号を生成するために、前記変調制御信号の第１セットの制御信号に対して、逆位相で前記変調制御信号の第２セットの各制御信号を供給し、
前記第２動作モードにおいて、５レベルロード信号を生成するために、前記変調制御信号の第１セットの制御信号に対して、逆位相で、＋／−９０度位相シフトさせた前記変調制御信号の第２セットの各制御信号を提供する、
ように構成されている、請求項１に記載のＤ級オーディオアンプ。
【請求項３】
前記コントローラは、オーディオ信号レベル検出部を含み、
前記コントローラは、前記オーディオ入力信号の検出されたレベルに依存して前記第１動作モードと前記第２動作モードとの間で切り替えるように構成されている、
請求項１又は請求項２に記載のＤ級オーディオアンプ。
【請求項４】
前記コントローラは、更に、
前記オーディオ信号の検出したレベルを所定レベルの閾値と比較し、
前記検出したオーディオ信号のレベルが前記所定レベルの閾値を超えるときに前記第１動作モードを選択し、
前記検出したオーディオ信号のレベルが前記所定レベルの閾値よりも小さいときに前記第２動作モードを選択する、
ように構成されている、請求項３に記載のＤ級オーディオアンプ。
【請求項５】
前記第１出力ドライバは、
前記第１供給電圧と前記第１出力ノードとの間に直列に結合した第１及び第２半導体スイッチと、
前記第２供給電圧と前記第１出力ノードとの間に直列に結合した第３及び第４半導体スイッチと、
を含み、
前記第２出力ドライバは、
前記第１供給電圧と前記第２出力ノードとの間に直列に結合した第５及び第６半導体スイッチと、
前記第２供給電圧と前記第２出力ノードとの間に直列に結合した第７及び第８半導体スイッチと、
を含み、
第３供給電圧源が、前記第３供給電圧を生成するように構成され、該第３供給電圧源は、
前記第１及び第２半導体スイッチの間に位置する第１ノードと、前記第３及び第４半導体スイッチの間に位置する第２ノードと、の間に第１の所定の直流電圧差を設定するように構成されている第１直流電圧源と、
前記第５及び第６半導体スイッチの間に位置する第３ノードと、前記第７及び第８半導体スイッチの間に位置する第４ノードと、の間に第２の所定の直流電圧差を設定するように構成されている第２直流電圧源と、
を含む、請求項１から請求項４までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項６】
前記第１、第２、第３及び第４変調制御信号は、
第１状態では、前記第１及び第３半導体スイッチを介して前記出力ノードに前記直流電圧源の第１端子を接続し、
第２状態では、前記第４及び第２半導体スイッチを介して前記出力ノードに前記直流電圧源の第２端子を接続する、
ように構成されている、請求項５に記載のＤ級オーディオアンプ。
【請求項７】
前記第１直流電圧源及び第２直流電圧源の一つ以上が充電キャパシタを含み、各キャパシタが１００ｎＦ乃至１０μＦの静電容量を有する、請求項５又は請求項６に記載のＤ級オーディオアンプ。
【請求項８】
前記第１出力ドライバは、
前記第１供給電圧と前記第１出力ノードとの間に直列に結合した第１及び第２半導体スイッチと、
前記第２供給電圧と前記第１出力ノードとの間に直列に結合した第３及び第４半導体スイッチと、
を含み、
前記第２出力ドライバは、
前記第１供給電圧と前記第２出力ノードとの間に直列に結合した第５及び第６半導体スイッチと、
前記第２供給電圧と前記第２出力ノードとの間に直列に結合した第７及び第８半導体スイッチと、
を含み、
前記第３供給電圧を生成するように構成された第３供給電圧源が、
中点電圧を供給するために、前記第１供給電圧と前記第２供給電圧との間に直列に結合した一対の供給キャパシタと、
前記中点電圧と前記第１及び第２半導体スイッチ間のノードとの間に結合した第１ダイオードと、
前記中点電圧と前記第３及び第４半導体スイッチ間のノードとの間に結合した第２ダイオードと、
前記中点電圧と前記第５及び第６半導体スイッチ間のノードとの間に結合した第３ダイオードと、
前記中点電圧と前記第７及び第８半導体スイッチ間のノードとの間に結合した第４ダイオードと、
を含む、
請求項１から請求項４までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項９】
前記第３供給電圧を生成するように構成された第３供給電圧源が、
中点電圧を供給するために、前記第１供給電圧と前記第２供給電圧との間に直列に結合された１対の供給キャパシタを含み、
前記第１出力ドライバは、
前記第１供給電圧と前記第１出力ノードとの間に直列に結合した第１半導体スイッチと、
前記第２供給電圧と前記第１出力ノードとの間に直列に結合した第２半導体スイッチと、
前記中点電圧と前記第１出力ノードとの間に結合した第３半導体スイッチと、
を含み、
前記第２出力ドライバは、
前記第１供給電圧と前記第２出力ノードとの間に直列に結合した第４半導体スイッチと、
前記第２供給電圧と前記第２出力ノードとの間に直列に結合した第５半導体スイッチと、
前記中点電圧と前記第１出力ノードとの間に結合した第６半導体スイッチと、
を含む、請求項１から請求項４までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項１０】
前記変調制御信号の第１及び第２セットの各変調制御信号は、パルス幅変調制御信号を含む、又は、
前記変調制御信号の第１及び第２セットの各変調制御信号は、パルス密度変調制御信号を含む、
請求項１から請求項９までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項１１】
前記半導体スイッチの各々は、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタ（ＢＪＴ）および、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のグループから選択されたトランジスタスイッチを含む、請求項１から請求項１０までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項１２】
前記第１の所定の直流電圧差を、前記第１及び第２直流供給電圧間の直流電圧差の実質的に半分に設定し、又は、
前記第３供給電圧を、前記第１及び第２供給電圧の電圧差の実質的に半分に設定する、  請求項１から請求項１１までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項１３】
前記変調制御信号の各々のスイッチング周波数又は変調周波数は、２５０ｋＨｚ乃至５ＭＨｚ、好ましくは５００ｋＨｚ乃至１ＭＨｚである、請求項１から請求項１２までのいずれか一項に記載のＤ級オーディオアンプ。
【請求項１４】
前記コントローラは、プログラム可能なデジタルシグナルプロセッサを含む、請求項１から請求項１３までのいずれか一項に記載の駆動回路。
【請求項１５】
請求項１から請求項１４までのいずれか一項に記載のＤ級オーディオアンプと、
前記第１出力ドライバの出力ノードと前記第１及び第２直流供給電圧の一方とに動作可能に結合されたラウドスピーカー負荷、又は、前記第１及び第２出力ドライバの前記第１及び第２出力ノードの間に動作可能に結合されたラウドスピーカー負荷と、
を含むサウンド再生アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル、４レベル又は５レベルのパルス幅等のマルチレベルの出力信号、又は、ラウドスピーカー負荷に印加するためのパルス密度変調出力信号をサポートすることによって、向上した出力ドライバトポロジーを有するＤ級オーディオアンプの一態様に関連する。現在のＤ級オーディオアンプは、量産した消費者向けオーディオの用途や解決策に特に最適である。
【背景技術】
【０００２】
Ｄ級オーディオアンプは、ラウドスピーカー負荷両端におけるパルス幅変調（ＰＷＭ）、又は、パルス密度変調（ＰＤＭ）オーディオ信号を切り替えることで、ラウドスピーカー負荷のエネルギー効率の良いオーディオドライブを実現すると広く認識されているオーディオパワーアンプのよく知られたタイプである。Ｄ級オーディオアンプは、逆位相パルス幅変調、又は、パルス密度オーディオ信号をラウドスピーカー負荷両端に印加するために、各々のサイド、又は、ラウドスピーカー負荷の端子に結合したペアの出力端子を有するＨブリッジドライバを一般的に含む。パルス幅変調オーディオ信号のためのいくつかの変調スキームを、従来技術のＤ級アンプで利用する。いわゆるＡＤ変調において、Ｈブリッジの各々のノード、又は、出力端子のパルス幅変調オーディオ信号を、逆位相の二つの別のレベル間で切り替えたり、トグルスイッチを切り替えたりする。その二つの別のレベルは、それぞれ、正と負の直流供給レールのような上下直流電源供給レールに一般的に対応する。
【０００３】
いわゆるＢＤ変調において、パルス幅変調オーディオ信号をラウドスピーカー負荷両端に、上述した上下直流電源供給レールに対応した二つのレベルに加えて、ラウドスピーカー負荷の両端子のいずれかを直流供給レールの一つまで引き下げることにより実現する０レベルである三つ目のレベルの３レベル間を交互に切り替えた。
【０００４】
従来技術のＤ級アンプを、Ａ、Ｂ及びＡＢ級のアンプ等の従来のノンスイッチングオーディオパワーアンプに比べてエネルギー効率が良いと考える一方で、オーディオ入力信号が少ないとき、又は、ほとんど０レベルのときに、従来技術のＤ級アンプは、決して少なくない待機電力を消費する。アイドル消費電力は、従来技術のＤ級アンプのしばしば引き合いに出される電力効率の９０〜１００％をはるかに下回った効率指数を有する小さなオーディオ入力信号で、悪い電力効率につながる。オーディオ入力信号の典型的なレベル以内の動作がとても悪いエネルギー効率につながる一方、しばしば引き合いに出される電力効率における動作を、とても大きいオーディオ入力信号のためだけに実現する。Ｈブリッジの半導体スイッチと負荷インダクタに誘起したリップル電流で発生するスイッチング損失、及び、負荷キャパシタに誘起したリップル電圧は、とりわけ低レベルオーディオ入力信号における比較的低い電力効率の原因になる。負荷インダクタ及び負荷キャパシタは、各出力端子、又は、Ｈブリッジのノード、及び、「未変調の」パルス幅又は密度変調オーディオ信号のローパスフィルタを実現するためのラウドスピーカー負荷との間に通常、挿入される。ローパスフィルタリングを、パルス幅又は密度変調オーディオ信号の大振幅スイッチング又は搬送波周波数成分を抑圧するため、及び、ラウドスピーカーへの熱損傷を避けるか、又は相互変調歪みの様々なタイプを誘導するために必要とする。
【０００５】
しかしながら、負荷インダクタと、従来技術のＤ級オーディオアンプに適したサイズの負荷キャパシタは、他の機能とＤ級オーディオアンプの回路とを含む集積回路の外部のコンポーネントとして設けなければならないため、しばしばとても大きい。したがって、負荷インダクタと負荷キャパシタは、アンプソリューションを完成するコスト又は、ＴＶセットのコンピュータのオーディオ、Ｈｉ−Ｆｉステレオアンプ等のポータブルで固定したエンターテイメント及び通信用の機器の組立コストを追加する。同様に、外付けのインダクタ及びキャパシタは、アンプソリューションのための貴重なボードスペースの割り当てを必要とし、電位の電源信頼性を示す。
【０００６】
従来技術のＤ級オーディオアンプに関連付けられているもう一つの問題は、２５０ｋＨｚ乃至２ＭＨｚの範囲の繰り返し周波数を持つ実質的に矩形パルスを含むパルス幅又は密度変調オーディオ信号に関連する搬送波又はスイッチング周波数によるＥＭＩノイズの過剰なレベルの発生である。ＥＭＩノイズの高レベルは、例えば、無線周波数送信機／受信機等の信号処理回路の他のタイプの従来技術のＤ級オーディオアンプの積分を困難にする。
【０００７】
したがって、ＥＭＩノイズが低減レベルであるＤ級アンプは、非常に価値がある。同様に、特に低オーディオ入力信号レベルで向上した電力効率のＤ級アンプもまた、非常に有用である。最後に、よりコンパクトな、電源効率が良く、信頼性が高く、安価な消費者向け又は他のタイプのオーディオ製品ためのアンプソリューションを実現するために、外部負荷インダクタと負荷キャパシタの大きさを減少させることが好ましい。
【発明の概要】
【０００８】
本発明の第一の態様は、ロード信号を供給するラウドスピーカー負荷に接続可能な出力ノードを含む第１出力ドライバと、第１直流供給電圧と前記出力ノードとの間に結合した上部支脈と、前記出力ノードと第２直流供給電圧の間に結合した下部支脈を含む前記第１出力ドライバと、直列に結合され、第１スイッチ及び第２スイッチ制御端子によりそれぞれが制御された第１半導体スイッチと第２半導体スイッチとを含む前記上部支脈と、直列に結合され、第３スイッチ及び第４スイッチ制御端子によりそれぞれが制御された第３半導体スイッチと第４半導体スイッチとを含む前記下部支脈と、オーディオ入力信号を受信し、かつ、前記オーディオ入力信号から第１、第２、第３及び第４パルス幅又はパルス密度変調制御信号を導出するように構成されたコントローラであって、前記第１、第２、第３、第４スイッチ制御端子に前記第１、第２、第３及び第４パルス幅又はパルス密度変調制御信号をそれぞれ印加するように構成された前記コントローラと、前記第１及び第２半導体スイッチの間に位置した第１ノードと、前記第３及び第４半導体スイッチの間に位置した第２ノードとの間の第１の所定の直流電圧の差を設定するように構成された第１直流電圧源と、を含むＤ級オーディオアンプに関連する。
【０００９】
パルス幅又はパルス密度変調制御信号の変調がゼロである場合、即ち、オーディオ信号レベルがゼロである場合、コントローラは、逆位相と非重複における第１及び第４パルス幅又はパルス密度変調制御信号を供給するように構成されることが好ましい。同様に、第２及び第３パルス幅又はパルス密度変調制御信号は好ましくは逆位相を有し、ゼロ変調で非重複である。
【００１０】
所定の直流電圧の差は、第１、第２、第３、第４パルス幅又はパルス密度変調制御信号の適切なタイミングで、第１及び第２直流供給電圧との間の直流電圧差の半分に実質的に等しい場合、Ｄ級アンプを、第１ドライバの出力ノードで３出力レベルを実現するように構成してもよい。本実施形態によれば、第１ドライバの出力ノードにおける出力レベルは、所定の直流電圧差である第１直流供給電圧と第２直流供給電圧との間で切り替える。第２直流供給電圧は、Ｄ級アンプの接地電圧、ＧＮＤ、又は、例えば、第１直流供給電圧の大きさに実質的に等しい負の直流供給電圧であってもよい。
【００１１】
他の実施形態によれば、直流電圧源は、第１半導体スイッチを介して第１直流供給電圧に、又は、第４半導体スイッチを介して第２直流供給電圧に、交互に接続しているため、出力ノードに４レベルの信号を作成するように、所定の直流電圧の差は、第１及び第２直流供給電圧間の直流電圧差の半分とは異なる。従来のＡＤ及びＢＤパルス幅変調に対する本Ｄ級オーディオアンプの大きな利点は、ラウドスピーカー負荷と出力フィルタコンポーネント間の同相リップル電圧の抑制又は減衰である。この同相リップル電圧がパルス幅変調搬送波の切り替え又は変調周波数の望ましくない残りである。別のもう一つの利点は、オーディオ入力信号の小さなレベルに対応する短い変調デューティサイクルでの低出力フィルタインダクタのリップル電流と出力フィルタキャパシタのリップル電圧である。
【００１２】
第１出力ドライバを、直流供給電圧の広い範囲、即ち、特定の用途の要件に応じて第１及び第２直流供給電圧間の電圧差、にわたって動作するように構成してもよい。直流供給電圧を有用な用途の範囲内で、５Ｖ乃至１２０Ｖの値に設定してもよい。直流供給電圧差は、ユニポーラ又はバイポーラ直流電圧、例えば、接地基準、ＧＮＤ、に対して、＋５Ｖ又は＋／−２．５Ｖ、として設けてもよい。
【００１３】
第１及び第２の直流供給電圧との間の直流電圧差を上部支脈の少なくとも二つの直列結合した半導体スイッチ（例えば、第１及び第２半導体スイッチ等）の間、又は下部支脈の少なくとも二つの直列結合した半導体スイッチ（例えば、第３及び第４半導体スイッチ等）の間で分割することにより、半導体スイッチのブレークダウン電圧要件を低減することは、本Ｄ級オーディオアンプの重要な利点である。
【００１４】
第１出力ドライバは、特定の用途、例えば低電圧又は高電圧用途、の要件に応じて、半導体スイッチの異なるタイプを利用してもよい。各々の第１、第２、第３及び第４半導体スイッチは、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタ（ＢＪＴｓ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）というグループから選択される一つ以上のパラレルトランジスタを含むことが好ましい。第１、第２、第３、第４半導体スイッチは、それぞれのＣＭＯＳトランジスタスイッチを含むことが好ましい。全体のＤ級オーディオアンプを、量産した消費者向けのオーディオ用途、コストが重要なパラメータであるテレビ、携帯電話又はＭＰ３プレーヤー等、に特に適していて、ロバストで低コストのシングルチップソリューションを実現するＣＭＯＳ又はＢＣＤ半導体素子又は回路基板上に、集積することが好ましい。
【００１５】
本発明の好ましい実施形態によれば、Ｄ級オーディオアンプのコントローラは、アナログオーディオ入力信号を受信し、自然にサンプリングされた（即ち、アナログ）パルス幅変調オーディオ信号を生成するように結合したアナログパルス幅変調器をさらに含む。サンプリング装置又は回路は、デジタルクロック信号に応じて動作し、自然にサンプリングされたパルス幅変調オーディオ信号に基づく、均一にサンプリングされたパルス幅又はパルス密度変調オーディオ信号を生成するように構成される。コントローラは、均一なパルス幅変調オーディオ信号に基づいて、第１、第２、第３及び第４パルス幅変調制御信号を生成するように構成される。均一にサンプリングされたパルス幅変調オーディオ信号に自然にサンプリングパルス幅変調オーディオ信号の変換に関連付けられた量子化誤差は、自然にサンプリングされた、パルス幅変調オーディオ信号のサンプリング周波数を設定するデジタルクロック信号の適切な周波数を選択することにより、任意の所望のレベルまで低減してもよい。しかしながら、多くの状況では、量子化誤差の所望の大きさに到達するために十分に高いサンプリング周波数を使用することは実用的である。したがって、本発明の別の好ましい実施形態は、アナログパルス幅変調器の前方に位置するロード信号から加算ノードに至るフィードバック経路と、自然にサンプリングされたパルス幅変調オーディオ信号のサンプリングによって生成された量子化ノイズのスペクトルを整形するためにフィードバック経路に挿入された第１、第２又は第３次ローパスフィルタのようなループフィルタとを含む。量子化ノイズのスペクトルに変換の成形は、量子化ノイズが不可聴で、適切なフィルタリングが簡単に抑制できる、所望のオーディオ帯域よりも高い周波数範囲（１０ｋＨｚ、１６ｋＨｚ又は２０ｋＨｚ以上等）にこのノイズの大部分を、変更又は移動する。フィードバックループの別の重要な利点は、第１、第２、第３及び第４半導体スイッチのうちの一つ又は複数の非理想的スイッチング動作によって生じる出力信号の誤差の抑制である。
【００１６】
いくつかの実施形態では、出力ノードとラウドスピーカー負荷との間に挿入されたローパスフィルタの出力フィルタ（典型的には、直列に結合した負荷インダクタと、結合した分路負荷キャパシタとを含む）の後、他の実施形態では、ロード信号をラウドスピーカー負荷端子で検出する一方で、ロード信号を、第１出力ドライバの出力ノード、又は第１及び第２出力ドライバを有するＨブリッジドライバの第１及び第２出力ノード間で検出する。
【００１７】
Ｄ級オーディオアンプの別の好ましい実施形態を、例えば、ＰＣＭデジタルオーディオ信号とデジタルオーディオ入力信号を受信し処理するように構成する。この実施形態によれば、Ｄ級オーディオアンプのコントローラは、デジタルオーディオ入力信号を受け取り、量子化した均一にサンプリングされたパルス幅変調オーディオ信号を生成するように結合したＰＣＭ−ＰＷＭコンバータ（ＰＣＭ ｔｏ ＰＷＭ converter）をさらに含む。ノイズシェーパは、内部量子化ノイズを抑制するために量子化した均一にサンプリングされたパルス幅変調オーディオ信号をフィルタリングするように構成される。スイッチコントローラは、均一に量子化したパルス幅変調オーディオ信号に基づいて、第１、第２、第３及び第４パルス幅変調制御信号を生成するように、構成される。
【００１８】
本発明の特に有利な実施形態は、反対側又はロード信号を供給するラウドスピーカー負荷の端子に動作可能に接続可能な第１及び第２出力ノードを有するＨブリッジ出力ドライバを形成する、協調し、実質的に同一のペアの出力ドライバを含む。したがって、第２ロード信号を供給するためのラウドスピーカー負荷に接続可能な第２出力ノードを含む第２出力ドライバをさらに含むことを特徴とするＤ級オーディオアンプを設ける。第２出力ドライバは、第１直流供給電圧と第２出力ノードとの間に結合した上部支脈と、第２出力ノードと第２直流供給電圧との間に結合した下部支脈とを含む。上部支脈は、直列に結合され、第５及び第６スイッチ制御端子によりそれぞれ制御された第５半導体スイッチと第６半導体スイッチとを含む。下部支脈は、直列に結合され、第７及び第８スイッチ制御端子により制御された第７半導体スイッチと第８半導体スイッチとをそれぞれ含む。第２直流電圧源は、第５及び第６半導体スイッチの間に位置する第３ノードと、第７及び第８半導体スイッチの間に位置する第４ノードとの間の第２の所定の直流電圧の差を、設定するように構成される。コントローラは、オーディオ入力信号から第５、第６、第７及び第８パルス幅変調制御信号を導出し、第５、第６、第７及び第８スイッチの制御端子にこれらをそれぞれ印加するように構成される。第１及び第２の所定の直流電圧の差は、好ましくは、実質的に同一である。
【００１９】
第２出力ドライバは、もちろん、第１出力ドライバの上記の実施形態に関連して説明した、任意の個々の特徴又は個々の特徴の任意の組み合わせを含んでもよい。
【００２０】
本発明の実施形態では、コントローラは、例えば、プログラム可能な形態であるソフトウェアプログラマブルＤＳＰ等のデジタルシグナルプロセッサ（ＤＳＰ）、又は、ＡＳＩＣ又は適切に設定したフィールドプログラマブルロジックアレイ（ＦＰＧＡ）に基づくハードワイヤーカスタマイズＤＳＰを含む。コントローラは、ソフトウェアプログラマブルＤＳＰを含む場合、ＥＥＰＲＯＭ又はフラッシュメモリデバイス内に位置する、不揮発性のメモリ空間は、第１、第２、第３及び第４半導体スイッチだけでなく、他の機能のためのそれぞれのスイッチ制御信号を生成するために、適切なプログラム命令又はルーチンを含んでもよい。
【００２１】
第１、第２、第３及び第４半導体スイッチの各スイッチ制御信号を、適切なＤＳＰプログラム／アルゴリズムが生成してもよく、個々の半導体スイッチに、直接、又はプリドライバ回路を介して印加する。多数の印加において、駆動回路は、２５０ｋＨｚ乃至２ＭＨｚに所定の切替又は変調周波数を有するパルス幅変調信号を含んでもよい。この実施形態では、第１及び第２ドライバ出力はＰＷＭ又はＰＤＭ変調出力信号を負荷に印加してもよい。一般に、第１、第２、第３及び第４パルス幅変調制御信号の各々のスイッチング周波数又は変調周波数は、好ましくは、１５０ｋＨｚ乃至５ＭＨｚにさらにより好ましくは５００ｋＨｚ乃至１ＭＨｚにある。
【００２２】
本発明の一実施形態では、コントローラは、マスタークロック発生器が生成するマスタークロック信号に従って動作する。マスタークロック信号は、第１、第２、第３及び第４パルス幅変調制御信号のスイッチング周波数よりも大幅に高く、例えば１０〜１００倍高くしてもよい。各半導体スイッチのためのスイッチ制御信号又は各々の半導体スイッチのための制御信号を、マスタークロック信号に同期して動作してもよい。
【００２３】
Ｄ級オーディオアンプの一実施形態では、スイッチコントローラは、第１出力ドライバの第１、第２ノードとの間に所定の直流電圧差を維持するために、冗長な状態選択バランシングを実行するように構成される。Ｄ級オーディオアンプの動作中に、第１の所定の直流電圧差の電流値を所定の第１直流電圧差の所望又は目標値を表す直流電圧基準と比較してもよい。もし、それが直流電圧基準から予め設定した電圧を超えて逸脱した場合は、第１の所定の直流電圧差を上げ又は下げて調節してもよい。第１及び第２の直流供給電圧との間に結合した抵抗性または容量性分圧器等の様々な方法によって、直流電圧基準を生成してもよい。
【００２４】
一実施形態では、第１、第２、第３及び第４パルス幅変調制御信号は、第１状態では、第１及び第３半導体スイッチを介して出力ノードに直流電圧源の一方の端子を接続し、第２状態では、第４及び第２半導体スイッチを介して出力ノードに直流電圧源の第２端子を接続し、効果的に電気出力ノードに直流電圧源の一方の端子を接続するように、構成される。第１及び第３半導体スイッチを、出力ノードに直流電圧源の第１端子を効果的に電気的に接続するようにパルス幅変調制御信号によって、それぞれ導通状態又はオン状態に同時にそれぞれ配置する。第１及び第４パルス幅変調制御信号を第２及び第３パルス幅制御信号の逆位相と非重複関係とにより、第２、第４半導体スイッチを、それぞれ第２直流供給電圧と出力ノードからの直流電圧源の他端を切断するように、第１フェーズの非導電性又はオフの状態に同時に配置する。第２状態では、半導体スイッチのそれぞれの状態が反転し、これにより直流電圧源の第２端子は、電気的出力ノードに接続している。
【００２５】
本Ｄ級オーディオアンプは、Ｈブリッジ出力ドライバを含む場合、Ｈブリッジ出力ドライバを第１出力ドライバの対応するパルス幅変調制御信号と第２出力ドライバとの間の位相関係に依存する出力レベルの異なる数を実現するように構成してもよい。本Ｄ級オーディオアンプの３レベルロード信号の実施形態を、パルス幅変調制御信号のゼロ変調のために、第１、第２、第３及び第４パルス幅変調制御信号に実質的に逆位相で、第５、第６、第７、第８パルス幅変調制御信号をそれぞれ生成するようにコントローラを構成することにより、生成してもよい。
【００２６】
マルチレベルの出力信号に存在するＤ級オーディオアンプの別の有用なＨブリッジベースの実施形態をラウドスピーカー負荷両端に５レベルのロード信号を生成するために、逆位相の第６、第７、第８パルス幅変調制御信号と、第１、第２、第３及び第４パルス幅変調制御信号に対して＋／−９０度位相シフトしたさらなる信号とをそれぞれ生成するようにコントローラを構成することにより、作成してもよい。このように、第５パルス幅変調制御信号を、反転、又は、位相を＋／−９０度後方にシフトする第１パルス変調制御信号から導出してもよく、そして、第２及び第６パルス幅変調制御信号、第３及び第７パルス幅変調制御信号及び第４及び第８パルス幅変調制御信号に対しても同様である。
【００２７】
コントローラが、オーディオ信号の検出したレベルに応じて、第１、第２、第３、第４、第５、第６、第７、及び第８パルス幅変調制御信号の各々のスイッチング又は変調周波数を変化させるようにさらに構成されることによって、もう一つの有利な効果を達成する。オーディオ信号の検出したレベルが、上述した所定のレベルの閾値以下に低下した場合、一実施形態では、スイッチング周波数を３００ｋＨｚ乃至８００ｋＨｚの第１周波数から２００ｋＨｚ未満の第２周波数に低減する。電力損失は、ＭＯＳトランジスタベースの半導体スイッチの多くの共通タイプのスイッチング周波数に実質的に比例するから、所定のレベル閾値以下のオーディオ入力信号のスイッチング周波数の低下は、半導体スイッチでの電力損失の低減につながるかもしれない。
【００２８】
各々の第１及び第２出力ドライバは、半導体スイッチの一つ以上のさらなるペアを含んでもよい。半導体スイッチのさらなるペアのさらなる半導体スイッチを、第１及び第２半導体スイッチと直列に最初の出力ドライバの上部支脈に配置してもよく、別の半導体スイッチを、第３及び第４半導体スイッチと直列に下部支脈に配置してもよい。第２又は第３直流電圧源を設け、第２又は第３直流電圧源をさらなる半導体スイッチ、及び、第１及び第４半導体スイッチの間の結合ノードに接続する。当業者は、さらなるペアの半導体スイッチ及び直流電圧源を、さらにもっと出力レベルを提供することに対応する方法で、第１又は第２出力ドライバに追加してもよいことを理解するだろう。したがって、このような一実施形態の本Ｄ級オーディオアンプにおいて、第１出力ドライバは、第１出力ドライバの上部支脈が第１半導体スイッチと第１直流供給電圧と直列に結合した第５又は第９半導体スイッチ（第９半導体スイッチは、Ｈブリッジ出力ドライバの動作（implementation）を求める（applies））電圧を含み、第１出力ドライバの下部支脈が第４半導体スイッチと第２直流供給電圧と直列に結合した第６又は第１０半導体スイッチ（第１０半導体スイッチは、Ｈブリッジ出力ドライバの動作（implementation）を求める（applies））を含むような６カスケード接続した半導体スイッチの全体を含む。第２又は第３直流電圧源（第３直流電圧源は、Ｈブリッジ出力ドライバの動作（implementation）を求める（applies））は、必要に応じて、第５又は第９半導体スイッチと、第１半導体スイッチの間に位置する第３又は第５ノードと、第６又は第１０半導体スイッチと、第４半導体スイッチの間に位置する第４又は第６ノードと、の間の第２又は第３の所定の直流電圧の差を設定するように構成される。第２出力ドライバの上部支脈は、第５半導体スイッチと第１直流供給電圧と直列に結合した第１１半導体スイッチを含み、第２出力ドライバの下部支脈は、第８半導体スイッチと第２直流供給電圧と直列に結合した第１２半導体スイッチを含み、第４直流電圧源は、第１１半導体スイッチと第５半導体スイッチの間に位置する第５ノードと、第８と第１２半導体スイッチの間に位置する第６ノードの第４の所定の直流電圧差を設定するように、構成される。
【００２９】
好ましくは、第１、第２、第３及び第４直流電圧源の少なくとも一つは、充電されたキャパシタ、フローティング直流電源レール、バッテリというグループから少なくとも一つのコンポーネントを含む。多くの実施形態では、しばしば「フライングキャパシタ」というそれぞれに充電したキャパシタは、特定のＤ級アンプトポロジー又は実施の形態で必要な直流電圧源のすべてを提供するための電気部品の便利なタイプであってもよい。Ｄ級オーディオアンプの動作時のエネルギーの非常に小さな量を送達するために直流電圧源だけ必要であり、かつ、線形性要件を緩和するため、限られた容量と物理サイズのキャパシタは、フライングキャパシタとして使用できる。多くの実施形態では、第１、第２、第３又は第４直流電圧源の一つ以上が、１００ｎＦ乃至１０μＦの静電容量を持っている充電キャパシタである、充電キャパシタ又はフライングキャパシタを含む。
【００３０】
本発明の第二態様は、ロード信号を供給するためのラウドスピーカー負荷のそれぞれの入力に接続可能な第１及び第２出力ノードを含む第１出力ドライバ及び第２出力ドライバを含むＤ級オーディオアンプに関連する。第１出力ドライバは、第１供給電圧と第１出力ノードとの間に結合した一つ以上の半導体スイッチと、第１出力ノードと第２供給電圧の間に結合した一つ以上の半導体スイッチとを含む。第１出力ドライバは、第１出力ノードと第３供給電圧との間に結合した一つ以上の半導体スイッチをさらに含む。第２出力ドライバは、第１供給電圧と第２出力ノードの間に結合した一つ以上の半導体スイッチと、第２出力ノードと第２供給電圧との間に結合した一つ以上の半導体スイッチとを含む。第２出力ドライバは、第２の出力ノードと第３供給電圧との間に結合した一つ以上の半導体スイッチをさらに含む。各々の一つ以上の半導体スイッチは、そのオン状態又はオフ状態に各半導体スイッチを選択的に配置する半導体スイッチの状態を制御するように構成されたスイッチ制御端子を含む。コントローラは、オーディオ入力信号を受信し、変調制御信号の第１セットを導出するように構成される。コントローラは、変調制御信号の第１セットを第１ドライバの各スイッチの制御端子に印加する。コントローラは、変調制御信号の第２セットを導出するようにさらに構成され、変調制御信号の第１セットに所定の位相関係を有し、変調制御信号の第２セットを第２ドライバのそれぞれのスイッチ制御端子に印加する。コントローラは、第１動作モードでは、ラウドスピーカー負荷の両端に第１マルチレベルロード信号を生成するために変調制御信号の第１及び第２セットとの間の第１の所定の位相関係を設定し、第２動作モードにおいて、変調制御信号の第１及び第２セットとの間の第２の所定の位相関係は、ラウドスピーカー負荷両端に第２マルチレベルのロード信号を生成するために設定するようにさらに構成される。
【００３１】
第１及び第２動作モードを経由して別のマルチレベルのロード信号を切り替えるためのＤ級オーディオアンプの能力は、電力効率とＥＭＩノイズの発生との間のトレードオフを最適化できる。Ｄ級オーディオアンプの高出力電力レベルにおいて、レベルの低い数、好ましくは、第１及び第２出力ノード上の出力信号の和が実質的に一定である３レベル、を選択することによって、ラウドスピーカー負荷両端における同相信号の生成を、最小限に抑えてもよい。一方、Ｄ級オーディオアンプの低出力電力レベルにおいて、第１及び第２出力ノード上の出力信号の和の大幅な違いにもかかわらず、半導体スイッチのスイッチングによるＥＭＩノイズの発生が低減されることで、ラウドスピーカー負荷に対してレベルの高い数値の使用を可能にする。さらに詳細に後述するオーディオ入力信号の所定のレベル閾値によって、高出力及び低出力電力レベル間の閾値を設定又は定義してもよい。低出力レベルでのレベルが高いほど、半導体スイッチの変調制御信号のスイッチング周波数を低減することができ、低出力電力レベルにおいてＤ級オーディオアンプのより良好な電力効率をもたらす。
【００３２】
第１マルチレベルロード信号は、好ましくは、第２マルチレベルロード信号よりも少ないレベルを含む。一実施形態では、第１マルチレベルロード信号は、三つのレベルのロード信号であり、第２マルチレベルロード信号は、五つのレベルのロード信号である。本実施形態は、比較的低い数の半導体スイッチと、以下にさらに詳細に説明する正及び負の直流供給電圧と中点電圧のような三つの異なった供給電圧だけとともに、出力ドライバトポロジーで実装できる。
【００３３】
当業者は、Ｎレベルのロード信号は、３６０／（Ｎ−１）度の位相差を有する（Ｎ−１）の異なる制御信号位相で変調制御信号のセットから生成できることを理解するだろう。３レベルのロード信号は、Ｎ  ＝  ３＝＞  Ｎ−１  ＝２異なる制御信号位相＝＞  ３６０／（３−１）＝１８０度の位相シフトを設定することによって実現される。同様に、５レベルのロード信号は、Ｎ  ＝  ５＝＞  Ｎ−１  ＝４異なる制御信号位相＝＞  ３６０／（５−１）＝９０度の位相シフトを設定することによって実現される。また、７レベルのロード信号は、Ｎ７＝＞  Ｎ−１  ＝６異なる制御信号位相＝＞  ３６０／（７−１）＝６０度というように位相シフトを設定することによって実現される。Ｎは正の整数、好ましくは、偶数でない整数の数である。
【００３４】
好ましくは、変調制御信号の第１及び第２セットの各々の変調制御信号は、パルス幅変調制御信号を含む、又は、変調制御信号の第１及び第２セットの各々の変調制御信号は、パルス密度変調制御信号を含む。それぞれの振幅、又は、第１、第２、第３及び第４パルス幅変調制御信号の変調制御信号のレベル、又は第１セット及び／又は第２セットの変調制御信号の各制御信号は、選択的にオン状態／クローズ状態又はオフ状態／オープン状態のいずれかで問題になっている半導体スイッチを配置する十分な大きさであることが好ましい。いくつかの実施形態において、コントローラ及び／又は第１及び第２ドライバは、第１振幅よりも、より高い又はより大きい第２振幅を第１振幅から変調制御信号のそれぞれの振幅を上昇させるように構成する一つ又は複数のレベル変換器を含んでもよい。第２振幅は、必要なときに各々の半導体スイッチをオン状態に駆動するために十分に高いことが好ましい。オン状態又はＯＮにおいて、半導体スイッチは、ＭＯＳトランジスタのドレイン(drain)及びソース端子として、ペアの制御スイッチ端子間に、例えば１０Ω未満、より好ましくは１Ω未満として、低抵抗性を示すことが好ましい。ＯＦＦ又はオフ状態において、半導体スイッチは、制御したペアの端子間に、このような１ΜΩ又は複数のΜΩ以上の大きな抵抗を示すことが好ましい。半導体装置のオン抵抗をその製造プロセス及び構造によって、一般に決定する。ＣＭＯＳトランジスタとして実装する半導体スイッチに対する関連幾何学的パラメータは、ＣＭＯＳトランジスタの幅と長さ（Ｗ／Ｌ）の比である。ＣＭＯＳ半導体加工によるＰＭＯＳトランジスタは、同じ半導体加工で製造され、同様の寸法を有するＮＭＯＳトランジスタのオン抵抗よりも２〜３倍のオン抵抗を一般に示す。一般に、各々の半導体スイッチのオン抵抗は０．０５Ω乃至１０Ωが好ましい。
【００３５】
特定の用途の要件に応じて、第１及び第２出力ドライバは、電源電圧の広い範囲、即ち、第１及び第２供給電圧の間に電源電圧差、にわたって動作する構成でもよい。第１供給電圧は、正の直流供給電圧であってよく、第２供給電圧が負の直流供給電圧又は接地基準であってもよい。有用な用途の範囲内で、供給電圧差を５Ｖ乃至１２０Ｖの直流電圧に設定してもよい。
【００３６】
好ましい実施形態によれば、コントローラは、第１動作モードにおいて、３レベルロード信号を生成するための変調制御信号の第１セットの対応する制御信号に対して、逆位相で変調制御信号の第２セットの各々の制御信号を供給し、第２動作モードでは、５レベルのロード信号を生成するために、変調制御信号の第１セットに対応する制御信号に対して、逆位相で、さらに＋／−９０度位相シフトした変調制御信号の第２セットの各々の制御信号を提供するように構成される。このように、よく制御した位相シフトを第１及び第２出力ドライバの対応する半導体スイッチ、即ち、出力ドライバトポロジーの同じ位置の半導体スイッチ、の制御信号間に設定する。
【００３７】
本Ｄ級オーディオアンプのさらに別の有用な実施形態によれば、コントローラは、オーディオ信号レベル検出器を含む。コントローラは、オーディオ入力信号の検出したレベルに応じて第１及び第２動作モードを切り替えるように構成される。オーディオ入力信号のレベルを、オーディオ入力信号の平均、ピーク、ピークツーピーク、ＲＭＳ等のレベルの決定又は測定によって、直接決定してもよい。もう一つの方法として、オーディオ入力信号のレベルを例えば、第１、第２、第３及び第４パルス幅変調制御信号の一つ又はそれらに由来する信号のような一つ以上のパルス幅変調制御信号の変調指数、又は変調デューティサイクルの検出によって、間接的に決定してもよい。
【００３８】
好ましい一実施形態では、コントローラは、比較の結果に応じて、第１及び第２動作モードの間に所定のレベル閾値のオーディオ入力信号の検出したレベルと変化を比較するように、さらに構成される。コントローラは、所定のレベル閾値とオーディオ入力信号の検出したレベルとを比較し、検出したオーディオ信号レベルが所定のレベル閾値を超えたとき第１動作モードを選択する。コントローラは、検出したオーディオ信号レベルが所定のレベル閾値より小さいときに第２動作モードを選択する。本実施形態の大きな利点は、変調制御信号のスイッチング周波数を低減する可能性とともに、同相負荷キャパシタのリップル電圧の許容レベルである。スイッチング周波数の低減は、半導体スイッチ、ゲート駆動回路のような半導体スイッチに関連する駆動回路の制御端子における電力損失の有利な低下につながる。
【００３９】
オーディオ信号の検出したレベルに応じて、変調制御信号の第１セット及び変調制御信号の第２セットの変調制御信号の各々の切替又は変調周波数を変更する。一実施形態では、スイッチング周波数をオーディオ信号のレベルが上述した所定のレベル閾値を下回るとき、３００ｋＨｚ乃至８００ｋＨｚの範囲の第１周波数から２００ｋＨｚ未満の範囲の第２周波数、例えば、１５０ＫＨｚ未満に小さくする。
【００４０】
Ｄ級オーディオアンプの好ましい実施形態によれば、第１出力ドライバは、第１供給電圧と第１出力ノードとの間に直列に結合した第１及び第２半導体スイッチと、第２供給電圧と第１出力ノードとの間に直列に結合した第３及び第４半導体スイッチとを含む。第２出力ドライバは、第１供給電圧と第２出力ノードとの間に直列に結合した第５及び第６半導体スイッチと、第２供給電圧と第２出力ノードとの間に直列に結合した第７及び第８半導体スイッチと、を含む。第３供給電圧源は、第３供給電圧を生成するように構成される。第３供給電圧源は、第１及び第２半導体スイッチの間に位置する第１ノードと、第３及び第４半導体スイッチの間に位置する第２ノードとの間の第１の所定の直流電圧の差を設定するように構成された第１直流電圧源と、第５及び第６半導体スイッチの間に位置する第３ノードと、第７及び第８半導体スイッチの間に位置する第４ノードとの間の第２の所定の直流電圧の差を設定するように構成された第２直流電圧源とを含む。この実施形態では、第１直流電圧源は、好ましくは、第１充電キャパシタを含み、第２直流電圧源は、好ましくは、第２充電キャパシタを含む。本発明の第一の態様に関連して上記で説明したように、第１及び第２充電キャパシタ又は「フライングキャパシタ」はＤ級アンプトポロジー又は実施形態における第３電圧を供給するための電気部品の便利なタイプである。本実施形態では、第３供給電圧は、Ｄ級オーディオアンプの動作中に少量のエネルギーだけを送達する必要がある。線形性の要件を緩和するのでさらに、限られた容量及び物理的サイズのキャパシタは、第１及び第２フライングキャパシタとして使用できる。いくつかの実施形態では、フライングキャパシタは、それぞれ１００ｎＦ乃至１０μＦの静電容量を有していてもよい。
【００４１】
Ｄ級オーディオアンプの別の実施形態によれば、第１出力ドライバは、第１供給電圧と第１出力ノードとの間に直列に結合した第１及び第２半導体スイッチと、第２供給電圧と第１出力ノードとの間に直列に結合した第３及び第４半導体スイッチと、を含み、第２出力ドライバは、第１供給電圧と第２出力ノードとの間に直列に結合した第５及び第６半導体スイッチと、第２供給電圧と第２出力ノードとの間に直列に結合した第７及び第８半導体スイッチとを含み、第３供給電圧源は第３供給電圧を生成するように構成され、第３供給電圧源は、中点電圧を提供する第１供給電圧と第２供給電圧との間に直列に結合したペアの供給キャパシタと、第１及び第２半導体スイッチ間のノードと中点電圧との間に結合した第１ダイオードと、第３及び第４半導体スイッチ間のノードと中点電圧との間に結合した第２ダイオードと、第５及び第６半導体スイッチ間のノードと中点電圧との間に結合した第３ダイオードと、第７及び第８半導体スイッチ間のノードと中点電圧との間に結合した第４ダイオードを含む。
【００４２】
Ｄ級オーディオアンプの別の実施形態は、第３供給電圧源は第３供給電圧を生成するように構成され、中点電圧を供給するために、第１供給電圧と第２供給電圧との間に直列に結合したペアの供給キャパシタを含む第３供給電圧源とを含む。第１出力ドライバは、第１供給電圧と第１出力ノードとの間に直列に結合した第１半導体スイッチと、第２供給電圧と第１出力ノードとの間に直列に結合した第２半導体スイッチと、中点電圧と第１出力ノードとの間に結合した第３第２半導体スイッチとを含み、さらに、第２出力ドライバは、第１供給電圧と第２出力ノードとの間に直列に結合した第４半導体スイッチと、第２供給電圧と第２出力ノードとの間に直列に結合した第５半導体スイッチと、中点電圧と第１出力ノードとの間に結合した第６半導体スイッチとを含む。
【００４３】
本発明の第三の態様は、上述の態様及びその実施形態のいずれかに記載のＤ級オーディオアンプと、第１ドライバの出力ノードに動作可能に結合されたラウドスピーカー負荷と、第２直流供給電圧がＧＮＤであり得る第１及び第２直流供給電圧のいずれかと、を含むサウンド再生アセンブリ(sound reproducing assembly)に関連する。代わりに、サウンド再生アセンブリ(sound reproducing assembly)は、ラウドスピーカー負荷が第１及び第２出力ドライバの各出力ノードとの間に動作可能に結合された上記のように第１及び第２出力ドライバを有するＨブリッジベースのＤ級オーディオアンプを含んでもよい。ラウドスピーカー負荷は、オーディオスピーカーの移動電機子、圧電、静電型、（動的な）移動コイルの任意のタイプを含んでもよい。サウンド再生アセンブリは、テレビ、コンピュータ、Ｈｉ−Ｆｉ装置等の固定又はポータブルエンターテイメント製品と一体化するためのサイズであることが好ましい。
【００４４】
サウンド再生アセンブリ(sound reproducing assembly)はさらに、第１ドライバの出力ノードとラウドスピーカー負荷との間に結合された負荷インダクタと、ラウドスピーカー負荷と第１及び第２直流供給電圧のうちの一つとの間に結合された負荷キャパシタを含んでもよい。負荷インダクタとキャパシタは、パルス幅又は出力ノード又は出力ノードにおけるパルス密度変調出力信号のスイッチング周波数に関連付けられた高周波成分を抑制するために、組合せでローパスフィルタを形成する。このローパスフィルタのカットオフ周波数は、負荷インダクタとキャパシタの成分値を適切に選択することによって、例えば２０乃至１００ｋＨｚのようなオーディオ帯域の上側であってもよい。
【図面の簡単な説明】
【００４５】
本発明の好適な実施形態を添付の図面に関連してより詳細に説明する。
【図１】ラウドスピーカー負荷に結合したＨブリッジドライバと、ＡＤ変調を利用した従来技術のＤ級アンプの第１タイプによるＨブリッジドライバのパルス幅変調出力信号波形とを示す。
【図２】ラウドスピーカー負荷に結合に結合したＤ級オーディオアンプのＨブリッジドライバと、ＢＤ変調を利用した従来技術のＤ級アンプの第２タイプによるＨブリッジドライバのパルス幅変調出力信号波形を示す。
【図３】図１、２に図示した従来技術のＤ級アンプの負荷インダクタリップル電流波形と負荷キャパシタのリップル電圧波形とを示す。
【図４】本発明の第一の実施形態に係るラウドスピーカー負荷にそれぞれ結合したＤ級オーディオアンプのシングルエンド出力ドライバと、Ｈブリッジ出力ドライバとの回路図を示す。
【図５】図４ｂ）で図示したＨブリッジ出力ドライバの３レベルと５レベルのパルス幅変調出力信号波形を示す。
【図６】本発明の第二の実施形態に係るラウドスピーカー負荷に結合したＤ級オーディオアンプのＣＭＯＳベースのシングルエンドマルチレベルの出力ドライバの回路図である。
【図７】本発明の第三の実施形態に係るラウドスピーカー負荷に結合したＨブリッジ出力ドライバを有するＤ級オーディオアンプの回路図である。
【図８】本発明の第四の実施形態に係るラウドスピーカー負荷に結合したＨブリッジ出力ドライバを有するＤ級オーディオアンプの回路図である。
【図９】図４ｂ）で図示した三つのレベルの動作モードと五つのレベルの動作モードにおけるＨブリッジ出力ドライバの半導体スイッチの各々のパルス幅変調制御信号の生成を示す。
【図１０】３レベルの出力モードで動作する図４ｂ）に図示したＨブリッジドライバと比較して図１に図示した従来技術のＨブリッジドライバの変調デューティサイクルに対する負荷キャパシタのリップル電圧と、電流負荷インダクタのリップル電流とを示す。
【図１１】模式的に図４ｂ）に図示したＨブリッジドライバを含むＤ級オーディオアンプと付随するコントローラを示す。
【図１２】本発明の第五の実施形態に係るオーディオ入力信号の検出したレベルに応じて異なる動作モードにおける本Ｄ級アンプの実施形態を動作させるためのモード切替方式を示す。
【図１３】図４ｂ）に図示した本発明の第二の実施形態に係る従来技術ＨブリッジドライバとＨブリッジ出力ドライバとに対して実験的に記録した電力損失データを示す。
【発明を実施するための形態】
【００４６】
図１は、ラウドスピーカー負荷１４０に結合したＨブリッジ出力ドライバ１００を概略的に示す。パルス幅変調出力信号波形１２０、１２１は、それぞれのＨブリッジ出力ドライバの出力ノードＶＡ、ＶＢで供給される。図示した従来技術のＤ級アンプは、半導体スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４の制御端子（図示しない）に印加する各スイッチ制御信号に応じて、正の直流供給電圧ＶｓとＧＮＤ等の負の直流供給電圧の間、逆の場合も同様に、ラウドスピーカー負荷が二者択一的に結合する、いわゆるＡＤ変調を利用する。出力信号波形１２２によって図示するように、第１段階で、ＳＷ１とＳＷ４とをそれぞれＯＮ、又は、導電状態に設定し、ＳＷ２とＳＷ３をそれぞれＯＦＦ又は非導電状態に設定することによって、ＶｓとＧＮＤの間のラウドスピーカー負荷の交互のスイッチングを達成する。第２段階では、ＳＷ１とＳＷ４とをＯＦＦか非導電状態にそれぞれ設定し、ＳＷ２とＳＷ３とをＯＮにそれぞれ設定する。パルス幅変調出力信号波形に対応するオーディオ入力信号波形を、波形１１９によって図示する。
【００４７】
負荷インダクタ１３８、１３７を、Ｈブリッジ出力ドライバ１００の各出力ノードＶＡ、ＶＢとラウドスピーカー負荷１４０の各サイドとの間に結合する。同様に、負荷キャパシタ１３６、１３５を、各端子又はラウドスピーカー負荷のサイドからＧＮＤに結合する。負荷キャパシタと負荷インダクタの協調した動作は、ラウドスピーカー駆動又はロード信号の搬送波又はスイッチング周波数成分を抑制するために、出力ノードＶＡ及びＶＢでのパルス幅変調出力信号波形１２０、１２１のローパスフィルタリングを提供することである。
【００４８】
図２は、ラウドスピーカー負荷２４０に結合し、図１で図示したＨブリッジドライバと類似のトポロジーを有する別の従来技術のＨブリッジ出力ドライバを図示する。しかしながら、本従来技術のD級アンプは、いわゆるＢＤ変調を利用している。クラスＢＤ変調では、一定の時間間隔の間、出力ノードＶＡとＶＢを同じ状態又は電圧、即ちＶｓ又はＧＮＤ、へ同時に設定することに関するゼロの状態が、存続している。ゼロ状態で両端部又はラウドスピーカー負荷２４０の端子が、ラウドスピーカー負荷２４０両端における駆動電圧をゼロに設定するために、ＶＳ又はＧＮＤのいずれかに同時に結合又は接続する。したがって、オーディオ入力信号のレベルがゼロに近いとき、それぞれの出力ノードＶＡ、ＶＢにおけるパルス幅変調出力波形１２０、１２１の切り替えは、不要である。これを、オーディオ入力信号２１９の振幅がゼロに交差する符号２２４でマークした時間のパルス幅変調出力波形２２２において、図示する。しかしながら、ラウドスピーカー負荷両端におけるゼロ差動電圧の状態の存在にもかかわらず、ＶＳ又はＧＮＤのような出力ドライバの出力ノードＶＡ、ＶＢのそれぞれの二つの異なる状態又はレベルのみが存在することに気づくことが重要である。
【００４９】
図３は、とりわけ負荷インダクタのリップル電流波形と、図１及び図２で図示した従来技術のＤ級アンプの負荷キャパシタのリップル電圧波形とを図示する。図３に図示した波形は、第１及び第２出力ノードVA、ＶＢでのパルス幅変調出力波形の変調がゼロであるようなオーディオ入力信号の振幅又はゼロレベルの状況に対応している。図２に関連して、上記に概説したように、右手側の波形が、クラスＢＤ変調の同じ電圧又は電流変動(current variables)を示す一方で、図１に関連して上記に概説しているように図の左手側の波形は、ＡＤ変調に対応している。波形プロット３０３上のそれぞれの負荷インダクタのリップル電流波形は、矩形の搬送波波形の負荷インダクタ２３７、２３８と１３７、１３８の積分関数を示す。ラウドスピーカー負荷のそれぞれの入力端子で測定した波形プロット３０５上の近似正弦形の負荷キャパシタのリップル電圧波形ＶＰとＶＮは、長方形搬送波形の負荷キャパシタ２３５、２３６、１３５、１３６のローパスフィルタリング効果を示す。負荷キャパシタのリップル電圧波形ＶＰとＶＮは、実質的に同一の振幅である一方、ラウドスピーカー負荷両端におけるリップル電圧差、即ちＶＰマイナスＶＮは、波形３０７によって示したように、異なっていることに気づくことは興味深い。クラスＢＤ変調のリップル電圧差は、ほとんどゼロである一方、クラスＡＤ変調のリップル電圧差は、個々のキャパシタのリップル電圧の倍である。クラスＢＤ変調リップル電圧の低レベルは、パルス幅変調した搬送波波形をラウドスピーカー負荷に印加することによって、低い電力損失を示している。しかしながら、クラスＢＤ変調のラウドスピーカー負荷両端で実質的にゼロのリップル電圧差にもかかわらず、この変調タイプの電力損失につながる顕著な同相電圧差が同相波形プロット３０９に示すように、依然として存在する。実際のインダクタは固有抵抗及びヒステリシス損失を有するため、実用的なＤ級アンプの電力損失の原因となる負荷インダクタを介して周期的に往復した負荷電流は、この同相電位差を引き起こす。
【００５０】
図４ａ）と図４ｂ）は、本発明の第一の好ましい実施形態に係るラウドスピーカー負荷４４０に結合したシングルエンド出力ドライバとＨブリッジ出力ドライバとをそれぞれ示す。パルス幅変調スイッチ制御信号を生成するように構成されたコントローラ（図示しない）の二つの異なる動作モードに応じて、第１及び第２出力ノードＶＡ、ＶＢでのパルス幅変調負荷波形又は信号を図５に示す一方で、ラウドスピーカー負荷が出力ノードＶＡ及びＶＢのペア間に動作可能に相互接続するＨブリッジ出力ドライバ４０１の動作を、以下に詳細に説明する。第２動作モードにおいて、５レベルの負荷変調信号を生成する一方で、第１動作モードにおいて、３レベルの負荷変調信号を生成する。
【００５１】
図４ｂ）において、Ｈブリッジ出力ドライバ４０１をラウドスピーカー負荷４４０に動作可能に結合する。Ｈブリッジ出力ドライバ４０１は、実質的に同一の第１及び第２出力ドライバ４２５、４２６をそれぞれ含む。出力ドライバの各々は、４つのカスケード接続したＣＭＯＳトランジスタスイッチ、例えば、上部の直流供給電圧又はレールＶＳと低い直流供給電圧、接地の形のレール又はＧＮＤレールとの間に結合したＮＭＯＳトランジスタ、を含む。さらに、各出力ドライバ４２５、４２６は、以下にさらに詳細に説明する出力ノードＶＡとＶＢでのＶＳとＧＮＤ間の実質的に中間に位置する第３出力レベル又は中間点電圧の生成を有効にする、充電したいわゆるフライングキャパシタＣｆｌｙ１、Ｃｆｌｙ２４１８、４１９を含む。
【００５２】
本実施形態では、Ｈブリッジドライバ４０１の第１出力ドライバ４２５の上部支脈Ａは、ＣＭＯＳトランジスタ、好ましくはＮＭＯＳトランジスタのような直列に又はカスケード結合したペアの半導体スイッチを含む。直列に結合した半導体スイッチＳＷ１、ＳＷ２が、第１端部ではＶＳに結合し、反対側の端部では、出力ノードＶＡに結合する。第１出力ドライバ４２５の下部支脈Ｂは、出力ノードＶＡからＧＮＤへ結合した直列に又はカスケード結合した他のペアのＣＭＯＳ半導体スイッチＳＷ３、ＳＷ４を含む。Ｈブリッジドライバ４０１の第２出力ドライバ４２６の上部支脈Ｃは、支脈ＡのＣＭＯＳ半導体スイッチＳＷ１とＳＷ２のそれぞれと電気的特性が好ましくは同一である直列に又はカスケード結合したペアのＣＭＯＳ半導体ＳＷ５、ＳＷ６を含む。下部支脈Ｄは、支脈ＢのＣＭＯＳ半導体スイッチＳＷ３とＳＷ４のそれぞれと電気的特性が好ましくは同一である直列に又はカスケード結合した他のペアのＣＭＯＳ半導体ＳＷ７、ＳＷ８をさらに含む。上述したＣＭＯＳ半導体スイッチを、理想的なスイッチ素子として図４ａ）と図４ｂ）で概略的に図示する。半導体スイッチの各々は、概略的に示した単一の半導体スイッチからなってもよく、又は、他の実施形態では、位相制御端子を有し、並列に結合した個々の複数の半導体スイッチを含んでもよい。
【００５３】
Ｈブリッジドライバ４０１の動作中に、コントローラは、ＣＭＯＳ半導体スイッチの各状態を制御するために、適切な振幅の第１、第２、第３、及び第４パルス幅変調制御信号をＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４の第１、第２、第３及び第４ゲート端子（図示しない）にそれぞれ印加するように、構成される。したがって、ＣＭＯＳ半導体スイッチの各々の状態は、パルス幅変調制御信号の推移に応じて導電状態又はＯＮ、非導電状態又はＯＦＦの間でトグルスイッチを切り替え、又はスイッチを切り替える。同じことが、ゲート端子で、第５、第６、第７及び第８パルス幅変調制御信号を印加する第２出力ドライバ４２６のＣＭＯＳ半導体スイッチＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８にもそれぞれ当てはまる。
【００５４】
オン状態又は導電状態又は閉状態におけるＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２の各々のオン抵抗は、特定の用途の要件、特にラウドスピーカー負荷４４０のオーディオ周波数インピーダンス、に応じて大きく変化してもよい。半導体スイッチのオン抵抗は、スイッチ容量、制御端子の駆動電圧、即ち、本実施形態に係るゲート端子及び半導体プロセスの結果、に応じて変化する。半導体スイッチＳＷ１、ＳＷ２を出力ノードＶＡ、ＶＢを通して伝達した電力をラウドスピーカー負荷４４０で主に消費し、半導体スイッチの個々のオン抵抗でスイッチ電力損失としてわずかに消費するようにラウドスピーカー４４０のオーム抵抗よりもはるかに小さいオン抵抗を有するように、構成又は設計することが好ましい。
【００５５】
ＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７及びＳＷ８の各々のオン抵抗を、０．０５乃至５オーム、例えば、本発明の実施形態では、０．１乃至０．５オームの値に設定することが好ましい。
【００５６】
可動コイル、可動電機子又はオーディオスピーカーの他のタイプを含んでもよいラウドスピーカー負荷４４０を、Ｈブリッジドライバ４００の第１及び第２出力ノードＶＡとＶＢ内との間に動作可能に結合する。ラウドスピーカー負荷４４０は、重要なインダクタンスコンポーネントと直列に抵抗コンポーネントを通常含む。第１負荷インダクタ４３８及び第１負荷キャパシタ４２２を、ローパスフィルタを形成するために、第１出力ノードのＶＡとラウドスピーカー負荷４４０の第１端子との間に結合する。第１負荷インダクタ４３８及び第１負荷キャパシタ４２２を、Ｈブリッジドライバの第１及び第２出力ドライバ４２５、４２６の集積回路の実装に外付けコンポーネントとして提供してもよい。ローパスフィルタリングは、ラウドスピーカー負荷４４０両端に印加するロード信号の出力ノードＶＡ、ＶＢの本出力波形の変調又はスイッチング周波数成分を抑制する。本実施形態に係る第１負荷キャパシタ４２２は、１００乃至５００ｎＦ、例えば約２２０ｎＦ、の静電容量を有してもよい。第１負荷インダクタ４３８は、１μＨ乃至５μＨ、例えば、約２．２０μＨ、のインダクタンスがあってもよい。第２負荷インダクタ４３７及び第２出力ノードＶＢに結合した第２負荷キャパシタ４２３のそれぞれの値は、同一であることが好ましい。
【００５７】
第１フライングキャパシタ４１８は、ＳＷ１とＳＷ２とフライングキャパシタ端子間の電気的接続を実現するために、第１出力ドライバ４２５の上部支脈Ａのカスケード結合したペアのＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２間に第１接続ノード４１８ａが結合した一つの端子を有する。第１フライングキャパシタ４１８の反対の端子を、第１出力ドライバ４２５の下部支脈Ｂのカスケード結合したペアのＣＭＯＳ半導体スイッチＳＷ３、ＳＷ４間に位置する第２接続ノード４１８ｂに結合する。第１フライングキャパシタ４１８を、本Ｈブリッジドライバ４００の動作を開始する前に、低い直流供給電圧のＧＮＤ接続であるため、ＶＳとＧＮＤ間の約半分、即ち、単にＶＳの半分、に等しい所定の直流電圧に予め充電する。したがって、第１フライングキャパシタ４１８は、第１及び第２接続ノード４１８ａ、４１８ｂ間にＶＳの半分の直流電圧差を維持又は設定する直流電圧源として機能する。
【００５８】
（図１１の符号１１０３で示す）コントローラは、ＣＭＯＳ半導体スイッチＳＷ１とＳＷ２は、決して同時にパルス幅変調制御信号のゼロ変調でオン状態にならないような非重複と、逆位相の第１及び第４パルス幅変調制御信号を提供するように構成される。同様に、好ましくは、第２及び第３パルス幅変調制御信号は、逆位相を有し、ＣＭＯＳ半導体スイッチＳＷ２、ＳＷ３が、決して同時にゼロ変調でオン状態にならないようなパルス幅変調制御信号のゼロ変調で非重複である。これは、第１状態の第１フライングキャパシタ４１８を、ＳＷ１とＳＷ３が導電状態、ＯＮが同時であるとき、ＳＷ４とＳＷ２は、ＶＳマイナスＶＳの半分の出力レベル、即ち、ＶＳの半分の出力レベル、につながる両方ともＯＦＦ又は非導電状態である間ずっと、ＶＳと出力ノードＶＡ間に結合することを意味する。第１出力ドライバ４２５の第２状態において、第１キャパシタ４１８を、ＳＷ２とＳＷ４が同時にＯＮであるとき、ＳＷ１とＳＷ３は、ＧＮＤプラス直流供給電圧の半分、即ち、第１状態の場合のようにＶＳの半分、の出力レベルにつながる両方ＯＦＦになる間ずっと、ＳＷ２とＳＷ４を介してＧＮＤと出力ノードＶＡ間に結合する。したがって、本実施形態に係る第１フライングキャパシタは、直流供給電圧ＶＳの半分に等しい出力ノードＶＡで第３供給電圧レベルを生成するように動作可能である。第３供給電圧レベルを、第１フライングキャパシタ４１８の直流電圧をＶＳの半分にするという選択した調整のため、上記に概説したように、第１及び第２出力駆動状態の両方で生成する。したがって、ＶＳは、第１ドライバ４２５の出力ノードＶＡの出力レベルは、三つの個別のレベル間、ＶＳ、ＶＳの半分、ＧＮＤ、で切り替わる。当然のことながら、他の実施形態では、ＧＮＤ電圧が、負又は正の直流供給電圧、例えば、負の直流電圧が第１直流供給電圧の大きさと実質的に等しい電圧であってもよい。
【００５９】
図示したＨブリッジ出力ドライバ４０１は、第２出力ノードＶＢを介してラウドスピーカー負荷４０３の別のサイド又は端子に結合した第２出力ドライバ４２６を含む。回路トポロジー及び個々のコンポーネント、例えばＣＭＯＳ半導体スイッチＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８及び第２出力ドライバ４２６のフライングキャパシタ４１９、の電気的特性は、第１出力ドライバ４２５に対応するコンポーネントと実質的に同一であることが好ましい。同様に、外付けの第２負荷インダクタ４３７及び第２外部負荷キャパシタ４２３は、第１出力ドライバ４２５に関連した対応する外付けコンポーネントと同一であることが好ましい。
【００６０】
本発明の第一の実施形態に係る様々なパルス幅変調制御信号を、第１及び第５パルス幅変調制御信号がゼロ変調で逆位相になるように設定する。同じことが、第２及び第６パルス幅変調制御信号、第３及び第７パルス幅変調制御信号及び第４及び第８パルス幅変調制御信号にも当てはまる。パルス幅変調制御信号のこの設定は、フライングキャパシタＣｆｌｙ１、Ｃｆｌｙ２（４１８、４１９）の所定の直流電圧を第１直流供給電圧ＶＳの半分程度にそれぞれ設定することとの組み合わせで、３レベルのパルス幅変調出力信号を第１及び第２出力ノードＶＡとＶＢとの間に生成し、ラウドスピーカー負荷４４０にロード信号として印加することを確保する。この３レベルのパルス幅変調出力信号を、波形５０７として、図５に示す。対応するロード信号としてラウドスピーカー４４０に印加する信号である、図示した３レベルパルス幅変調出力信号は、入力されたオーディオ信号がゼロに近いとき、第１及び第２出力ノードＶＡ、ＶＢにおける状態スイッチングレートを低減するという、上記に概説した従来技術のＢＤ変調の有利な効果を共有する。
【００６１】
本発明の第二の実施形態では、様々なパルス幅変調制御信号を、第１及び第４パルス幅変調制御信号を反転し、さらに、互いに＋／−９０度、位相シフトするように、設定する。同じことが、第２及び第６パルス幅変調制御信号、第３及び第７パルス幅変調制御信号、第４及び第８パルス幅変調制御信号との対応する位相関係にも当てはまる。パルス幅変調制御信号の調整は、フライングキャパシタＣｆｌｙ１、Ｃｆｌｙ２（４１８、４１９）の所定の直流電圧の両方を第１直流供給電圧ＶＳの約半分に設定することと組み合わせて、５レベルのパルス幅変調出力信号を第１及び第２出力ノードＶＡとＶＢとの間で生成し、ラウドスピーカー負荷４４０にロード信号として印加することを保証する。この５レベルのパルス幅変調出力信号を、ゼロより上のパルス幅変調波形の二つの個別のレベル、ゼロレベル、及びゼロより下のパルス幅変調波形の二つの個別のレベルを描いた出力波形５１３として、図５に示す。図示した５レベルのパルス幅変調出力信号は、オーディオ信号入力がゼロに近づいたときに、第１、第２出力ノードＶＡ、ＶＢの状態スイッチングレートを低減するという、上記に概説したクラスＢＤ変調と３レベル変調の有利な効果を共有する。
【００６２】
図６は、本発明の第三の実施の形態に係る、負荷インダクタ６３７及び負荷キャパシタ６３５を含むローパスフィルタを介してラウドスピーカー負荷６４０に結合したシングルエンドマルチレベル出力ドライバ６０１をベースにしたＣＭＯＳを図示する。シングルエンドのマルチレベルの出力ドライバ６０１は、図４ａ）で描いたシングルエンド出力ドライバの半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４に加えて、ＣＭＯＳ半導体スイッチＳＷ５に結合又は直列接続した総数を６にまでする第５ＣＭＯＳ半導体スイッチＳＷ５と第６半導体スイッチＳＷ６とを含む。第５ＣＭＯＳ半導体スイッチＳＷ５を、上部又は第１直流供給電圧ＶＳに直列に結合し、出力ノードＶＡに結合する第１及び第２半導体スイッチＳＷ１及びＳＷ２に直列に結合する。第６ＣＭＯＳ半導体スイッチＳＷ６を、出力ノードＶＡと結合した第３及び第４半導体スイッチＳＷ３及びＳＷ４に直列にＧＮＤと結合する。したがって、本シングルエンドのマルチレベル出力ドライバ６０１の上部支脈Ａと下部支脈Ｂの両方が、図４ａ）の出力ドライバで使用する二つのスイッチの代わりに、三つのカスケード接続したＣＭＯＳ半導体スイッチを含む。さらに、ＣＭＯＳシングルエンドのマルチレベルの出力ドライバ６０１は、第１フライングキャパシタＣｆｌｙ１キャパシタ６１８に加えて、第２フライングキャパシタＣｆｌｙ２６１９を含む。前者は、図４ｂ）に図示したシングルエンド出力ドライバの第１フライングキャパシタ４１８に対応する。第２フライングキャパシタ６１９は、上部支脈Ａのカスケード結合したペアのＣＭＯＳ半導体スイッチＳＷ５、ＳＷ１の間に位置する第１接続ノード６３０ａに結合した一つの端子を有する。第２フライングキャパシタ６１９の反対側の端子を、下部支脈Ｂのカスケード結合したペアのＣＭＯＳ半導体スイッチＳＷ４、ＳＷ６の間に位置する第２接続ノード６３０ｂに電気的に結合する。第２フライングキャパシタ６１９を、好ましくは、直流供給電圧ＶＳの６０％乃至７５％、例えば、直流供給電圧の同じ約３分の２で直流電圧と等しくてもよい第１の所定の直流電圧に予め充電する。第１フライングキャパシタＣｆｌｙ１6１８を、ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のそれぞれの間に位置する第３、第４接続又は結合ノードの間で、電気的に結合する。第１フライングキャパシタ６１９を、第１の所定の直流電圧と異なる第２の所定の直流電圧に予め充電する。第２の所定の直流電圧は、直流供給電圧ＶＳの２５％乃至４０％、例えば、直流供給電圧ＶＳの約３分の１、にしてもよい。
【００６３】
したがって、ＣＭＯＳシングルエンドのマルチレベルの出力ドライバ６０１は、フライングキャパシタ６１８、６１９の第１及び第２の所定の直流電圧の選択した設定に応じて、図４ａ）に図示した３又は４レベルのシングルエンド出力ドライバトポロジーに比べて、出力ノードＶＡで、さらに上の出力レベルを実現できる。
【００６４】
ＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５及びＳＷ６は、Ｄ級アンプの適切に設定したコントローラ（図示しない）によって、供給される適切なパルス幅変調制御信号によって駆動されるゲート端子６５０ａ−ｆの形の各スイッチの制御端子又は入力を含む。
【００６５】
当業者は、シングルエンドのマルチレベルの出力ドライバ６０１を、図４ｂ）に図示したＨブリッジ出力ドライバ４０１と同様に、レイアウトや回路構成の本質的に同一の二つの出力ドライバ６０１の組み合わせベースのＨブリッジ出力ドライバトポロジーを提供するために、修正できることを理解するだろう。後者の出力ドライバトポロジーは、ＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６に対する適切な変調制御信号の最初のセット生成と、第２出力ドライバの対応するＣＭＯＳ半導体スイッチに対する適切な変調制御信号の第２セットの生成とによって、ラウドスピーカー負荷の両端における７レベルのロード信号を実現できる。最後に、当業者は、ＳＷ５とＳＷ６と直列にさらなる一つ以上のＣＭＯＳ半導体スイッチを結合することによって、ＣＭＯＳシングルエンドのマルチレベルの出力ドライバ６０１をさらに拡張できることを理解し、出力ノードＶＡでさらなる出力レベルを生成するために新しい相互接続ノード間にさらなるフライングキャパシタを追加するだろう。
【００６６】
図７は、本発明の第三の実施形態に係るラウドスピーカー負荷７４０にそれぞれ結合した第１及び第２出力ドライバ７２５、７２６を含むＨブリッジ出力ドライバを備えたＤ級オーディオアンプの回路図である。出力ドライバの各々のトポロジーを、しばしば、「中性点クランプ(neutral-point clamped)」３レベルハーフブリッジと呼ぶ。第１負荷インダクタ７３８及び第１負荷キャパシタ７２２を、ローパスフィルタを形成するために、第１ドライバ７２５の第１出力ノードＶＡとラウドスピーカー負荷７４０の第１端子との間に結合する。第２ドライバ７２６の第２出力ノードＶＢとラウドスピーカー負荷７４０の第２端子との間に結合した第２負荷インダクタ７３７及び第２負荷キャパシタ７２３によって、もう一つのローパスフィルタを形成する。これらの各々のローパスフィルタの目的と特徴は、第一の実施形態に係る出力ドライバ４０１に関連して前述したように、同じである。
【００６７】
第１出力ドライバ７２５は、第１供給電圧ＶＳと第１出力ドライバの第１出力ノードＶＡとの間に直列に結合する第１半導体スイッチＳＷ２を含む。第２半導体スイッチＳＷ３をＧＮＤ、即ち、第２供給電圧、とＶＡの間に直列に結合する。第３及び第４半導体スイッチＳＷ１とＳＷ４を中点電圧１／２ＶＳとＶＡとの間に直列にそれぞれ結合する。第１及び、任意に第２出力ドライバ７２５、７２６のための第３供給電圧としての第３供給電圧源によって、中点電圧１／２ＶＳを生成する。第３供給電圧源は、中点電圧を提供するために、第１供給電圧ＶＳとＧＮＤとの間に直列に結合するペアの供給キャパシタ、Ｃ１及びＣ２を含む。供給キャパシタＣ１及びC２は、中点電圧を第１供給電圧ＶＳの半分程度に設定するように、実質的に等しい容量を有することが好ましい。各々の半導体スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４は、問題になっている半導体スイッチの状態を制御するために、ゲート端子ＧＣ１、ＧＣ２、ＧＣ３及びＧＣ４を含む。半導体スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４は、例えば、ＮＭＯＳトランジスタのような、それぞれのＣＭＯＳトランジスタを含んでもよい。
【００６８】
第２出力ドライバ７２６は、ラウドスピーカー負荷７４０の反対側又は端子に結合した第２出力ノードＶＢを含む。第２出力ドライバ７２６は、第１出力ドライバ７２５と同様の回路トポロジーに結合した半導体スイッチＳＷ５、ＳＷ６、ＳＷ７及びＳＷ８を含む。第２出力ドライバ７２６は、中間点の電圧を生成するために、好ましくは第１出力ドライバの第３供給電圧源と同様に、単独の第３供給電圧源を含んでもよい。もう一つの方法として、第１出力ドライバ７２５のために生成した中間点の電圧を第２出力ドライバと同様に利用してもよい。第２出力ドライバ７２６と個々のコンポーネントの電気的特性の回路トポロジーは、第１出力ドライバ７２５のものと好ましくは実質的に同一である。
【００６９】
コントローラ７０３を、オーディオ入力信号、オーディオを受信し、パルス幅変調制御信号の第１セットと、前に述べたパルス幅変調制御信号の第２セットとを導出するように設定する。Ｖｃ１、Ｖｃ２、Ｖｃ３及びＶｃ４をＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３及びＳＷ４のゲート端子にそれぞれ印加することによって、パルス幅変調制御信号の第１セットを図示する。Ｖｃ５、Ｖｃ６、Ｖｃ７、Ｖｃ８を第２出力ドライバの内側に配置したＣＭＯＳ半導体スイッチＳＷ５、ＳＷ６、ＳＷ７及びＳＷ８にそれぞれ印加することによって、パルス幅変調制御信号の第２セットを図示する。コントローラは、第１動作モードにおけるラウドスピーカー負荷７４０両端における３レベルのロード信号を生成し、及び、第２動作モードにおけるラウドスピーカー負荷７４０両端における５レベルのロード信号を生成するようなパルス幅変調制御信号の第１セットとパルス幅変調制御信号の第２セットとの間で、所定の位相関係を制御するために、設定される。パルス幅変調制御信号の第１及び第２セットを生成するためのプロセスの例示的な図を図９に関連してさらに詳細に以下で説明する。
【００７０】
図８は、本発明の第四の実施の形態に係るラウドスピーカー８４０にそれぞれ結合した第１、第２出力ドライバ８２５、８２６を含むＨブリッジ出力ドライバを備えたＤ級オーディオアンプの回路図である。第１負荷インダクタ８３８及び第１負荷キャパシタ８２２を、第１ドライバ８２５の第１出力ノードＶＡとローパスフィルタを形成するためのラウドスピーカー負荷８４０の第１端子の間に結合する。第２ドライバ８２６の第２出力ノードＶＢとラウドスピーカー負荷８４０の第２端子の間に第２負荷インダクタ８３７と第２負荷キャパシタ８２３を結合することによって、もう一つのローパスフィルタを形成する。これらの各々のローパスフィルタの目的と特徴は、第一の実施形態に係る出力ドライバ４０１に関連して上記に説明したものと同じである。第１出力ドライバ８２５は、第１供給電圧ＶＳと第１出力ノードＶＡとの間に直列に結合した第１及び第２半導体スイッチＳＷ１、ＳＷ２を含む。第３、第４半導体スイッチＳＷ３、ＳＷ４をＧＮＤ、即ち、第２供給電圧、とＶＡとの間に直列に結合する。第１半導体ダイオードＤ１を、中点電圧１／２ＶＳからＳＷ１とＳＷ２との間に位置する第１ノード８１８ａへ結合する。第２半導体ダイオードＤ２を、中点電圧１／２ＶＳからＳＷ３とＳＷ４との間に位置する第２ノード８１８ｂへ結合する。第１、任意に第２出力ドライバ８２５、８２６のための第３供給電圧源によって、中点電圧１／２ＶＳを生成する。第３供給電圧源は、中点電圧を提供するために第１供給電圧ＶＳとＧＮＤとの間に直列に結合した供給キャパシタＣ１、Ｃ２を含む。供給キャパシタＣ１、Ｃ２は、中点電圧が第１供給電圧の半分程度に設定するような容量と実質的に同一の容量であることが好ましい。それぞれの半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は問題となっている半導体スイッチの状態（即ち、ＯＮ状態又はＯＦＦ状態）の設定をそれぞれ制御するためのゲート端子Ｇｃ１、Ｇｃ２、Ｇｃ３、Ｇｃ４を含む。第２出力ドライバ８２６はラウドスピーカー負荷８４０の反対側又は端子に結合する第２出力ノードＶＢを含む。第２出力ドライバ８２６は第１出力ドライバ８２５と同様に回路トポロジーに結合したＣＭＯＳ半導体スイッチＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８を含む。第２出力ドライバ８２６は、単独の中点電圧を生成するために、好ましくは第１出力ドライバの第３供給電源と同様に、単独の第３供給電源を含む。もう一つの方法として、第１出力ドライバ８２５のために生成した中点電圧を、第２出力ドライバによって、同様に利用してもよい。第２出力ドライバ８２６と回路トポロジーとその個々のコンポーネントの電気的特徴は、第１出力ドライバ８２５のこれらと好ましくは実質的に同一である。
【００７１】
コントローラ８０３を、オーディオ入力信号、オーディオを受信し、前述したパルス幅変調制御信号の第１セットとパルス幅変調制御信号の第２セットとを導出するように、設定する。Ｖｃ１、Ｖｃ２、Ｖｃ３、Ｖｃ４をＣＭＯＳ半導体スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のゲート端子にそれぞれ印加することによって、パルス幅変調制御信号の第１セットを図示する。Ｖｃ５、Ｖｃ６、Ｖｃ７、及び、Ｖｃ８を第２出力ドライバ８２６の内部に配置したＣＭＯＳ半導体スイッチＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８（図示しない）に、それぞれ印加することによって、パルス幅変調制御信号の第２セットを図示する。第１出力ノードＶＡの出力電圧を、ＳＷ２及びＳＷ３をオン状態でそれぞれ設定するとき、だいたい中点電圧１／２ＶＳに設定できる。Ｄ１は一方向に電流を導通し、Ｄ２は反対方向に電流を導通するので、ＳＷ２とＳＷ３が同時にＯＮ状態である場合、双方向の電流経路を中点電圧とＶＡとの間に形成する。したがって、第１出力ノードＶＡの電圧を所望の３レベルロード信号を提供するために三つの別々のレベルに設定できる。当業者は、第２出力ノードＶＢの出力電圧を対応する方法で三つの別々のレベルに設定できることを理解するだろう。
【００７２】
コントローラ８０３は、第１動作モードでラウドスピーカー負荷８４０の両端における３レベルロード信号を生成することと、第２動作モードでラウドスピーカー負荷８４０の両端における５レベルロード信号を生成するようなパルス幅変調制御信号の第１セットとパルス幅変調制御信号の第２セットの間の所定の位相関係を制御するように、設定される。パルス幅制御信号の第１、第２セットの生成のためのプロセスの例示的な図を、図９に関連して以下にさらに詳細に説明する。
【００７３】
図９ａ）〜図９ｂ）は、図４ｂ）で図示したＨブリッジ出力ドライバ４０１のそれぞれの半導体スイッチのためのパルス幅変調信号の生成を図示している。オーディオ入力信号から図１１で図示するコントローラ１１０３のスイッチングパターンマッピング回路１１１９（図１１）によって、パルス幅変調制御信号ＳＷ１−ＳＷ８を導出する。図９ａ）及び図９ｂ）のパルス幅変調制御信号ＳＷ１−ＳＷ８の図示した波形形状を、オーディオ入力信号の所定の非ゼロの瞬間的なレベル、即ち、変調、にマップする。図９ｂ）が５レベル動作モードでパルス幅変調制御信号の生成を図示する一方で、図９ａ）は、図１１のＤ級オーディオアンプの３レベル動作モードのパルス幅変調制御信号の生成を図示する。両方の動作モードにおいて、図１１に図示したアナログＰＷＭ１１１５を、互いに順次９０度の位相シフトした４つのパルス幅変調信号φ０φ９０φ１８０φ２７０を導出し、これらをスイッチングパターンマッピング回路に送信するように、設定する。
【００７４】
図９ａ）に図示した３レベル動作モードにおいて、スイッチングパターンマッピング回路は、第１出力ドライバ（図４ｂの符号４２５）の半導体スイッチＳＷ１及びＳＷ２に対するパルス幅変調制御信号ＳＷ１及びＳＷ２のように、パルス幅変調信号φ０とφ１８０を選択することによって、位相選択を行う。スイッチングパターンマッピング回路が、半導体スイッチ第１出力ドライバのＳＷ３及びＳＷ４のためのパルス幅変調制御信号として、ＳＷ２及びＳＷ１に対して、それぞれ逆位相、又は反転であるペアのパルス幅変調制御信号ＳＷ３及びＳＷ４をさらに生成する。選択したパルス幅変調信号φ０とφ１８０から、スイッチングパターンマッピング回路は、第２出力ドライバ（図４ｂの符号４２６）の半導体スイッチＳＷ３及びＳＷ４に対するパルス幅変調制御信号ＳＷ８及びＳＷ７をさらに生成する。スイッチングパターンマッピング回路は第２出力ドライバの半導体スイッチＳＷ８、ＳＷ７に対するパルス幅変調制御信号として、ＳＷ８とＳＷ７の逆位相であるペアのパルス幅変調制御信号ＳＷ５、ＳＷ６をさらに生成する。したがって、３レベル動作モードでは、スイッチングパターンマッピング回路を、第２出力ドライバに対するパルス幅変調制御信号ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８の第２セットの対応するパルス幅変調制御信号と逆相、又は反転である第１出力ドライバに対するパルス幅変調制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の形で、パルス幅変調制御信号の第１セットを生成するように設定する。この方法で、第１出力ドライバのためのパルス幅変調制御信号ＳＷ１を、第２出力ドライバの対応するパルス幅変調制御信号ＳＷ５と逆位相でレンダリングし、第１出力ドライバのためのＳＷ２を、第２出力ドライバの対応するパルス幅変調制御信号ＳＷ６と逆位相でレンダリングし、その他も同様である。
【００７５】
図９ｂ）に図示した５レベル動作モードにおいて、スイッチングパターンマッピング回路は、第１出力ドライバのパルス幅変調制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を形成する変調制御信号の第１セットを生成する前に図示したように、すべてのパルス幅変調信号φ０、φ９０、φ１８０、φ２７０を選択し、再アレンジすることによって、位相選択を行う。図９ａ）と比較して、３レベル、５レベル動作モードにおいて、第１出力ドライバのパルス幅変調制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のそれぞれの波形が同一であることは、明らかである。しかしながら、第２出力ドライバのパルス幅変調制御信号ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８を形成する制御信号の第２セットの波形は、図示した３レベルと５レベルの間で異なる。スイッチングパターンマッピング回路を、第１出力ドライバのパルス幅変調制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の第１セットの対応するパルス幅変調制御信号に対して反転し、さらに位相がマイナス９０度シフトする第２出力ドライバのパルス幅変調制御信号ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８の第２セットのパルス幅変調制御信号を生成するように設定する。この方法で、第２出力ドライバに対するパルス幅変調制御信号ＳＷ５を、第１出力ドライバの対応するパルス幅変調制御信号ＳＷ１に対して反転し、さらにマイナス９０度の位相シフトしてレンダリングし、第２出力ドライバに対するＳＷ6を、第１出力ドライバの対応するパルス幅変調制御信号ＳＷ２に対して反転し、さらにマイナス９０度の位相シフトさせてレンダリングし、その他も同様である。
【００７６】
図１０ａ）と１０ｂ）は、パルス幅変調スイッチ制御信号の変調デューティサイクルに対してそれぞれプロットした負荷キャパシタのリップル電圧と負荷インダクタのリップル電流とのそれぞれのグラフである。０．５の変調デューティサイクルは、「アイドルオペレーション」をマークすることによって、グラフ１００１で図示するように順番にオーディオ入力信号のゼロレベルに対応するパルス幅変調オーディオ信号のゼロ変調に対応する。図示したグラフは、１０μＨ（図４ｂ）符号４３８参照）の負荷インダクタ値及び１μF（図４ｂ）符号４２２参照）の負荷キャパシタ値を描画する。第１又は上部直流供給電圧ＶＳ又はＨブリッジ出力ドライバ４０１のＰＶＤＤを、４０Ｖに設定した。パルス幅変調スイッチ制御信号のそれぞれのスイッチング又は変調周波数を、４００ｋＨｚに設定した。
【００７７】
図１０ａ）のグラフ１００１は、Ｄ級オーディオアンプの二つの異なるタイプためのボルトで測定した負荷キャパシタ（図４ｂ）の符号４２２）のピーク−ピークのリップル電圧を図示する。曲線１００３は、図１、２、３で図示したような２レベルクラスＡＤ変調やＢＤ変調を利用する従来技術の出力ドライバに対するキャパシタリップル電圧を示す。曲線１００５は、本発明の第一の態様に係る図４ｂ）のＨブリッジ出力ドライバ４０１の３レベル動作モードに対するキャパシタリップル電圧を示す。特に、ゼロ変調付近で、ピーク−ピークのキャパシタリップル電圧の大きな減少は、明らかである。キャパシタリップル電圧のこの減少は、負荷キャパシタの同一の容量値を用いても、本Ｈブリッジ出力ドライバ４０１に基づくＤ級アンプからのＥＭＩ放射の減衰や非常に有利な抑制につながる。
【００７８】
図１０ｂ）のグラフ１０１１は、Ｄ級オーディオアンプの二つの別のタイプのためにアンペアで測定する負荷インダクタ（図４ｂの符号４３８）のピーク−ピークの負荷リップル電流を図示する。曲線１０１５は、１０μＦの負荷インダクタ値と１０μＦの負荷容量値で測定した、図１、２、及び３で示した従来技術である２レベルのクラスＡＤ又はクラスＢＤ変調出力ドライバのための負荷インダクタリップル電流を示す。曲線１０１３は、図４ｂ）のＨブリッジ出力ドライバの３レベル動作モードの負荷インダクタリップル電流を示す。しかしながら、後者の場合は、（２レベルのクラスＡＤ又はクラスＢＤ変調出力ドライバでの１０μＨと比較して、）負荷インダクタ値は、たった２．２μＨであり、負荷容量値は、０．４７μＦである。インダクタのリップル電流の振幅の非常に大きな減少を、本Ｈブリッジ出力ドライバの負荷インダクタンスと負荷容量がかなり小さな値であるにもかかわらず、ゼロ変調付近で、即ち、日常的に聞いている状況を制御する傾向がある小さなオーディオ入力信号に対して達成する。
【００７９】
図１１は、発明の好ましい実施形態に係るコントローラ１１０３に結合した図４ｂ）で図示したＨブリッジ出力ドライバ４０１に似ている出力ドライバ１１０１を含むＤ級オーディオアンプ１１００を概略的に図示する。本クラスＤオーディオアンプ１１００は、以下に詳細に説明するように、高機能なオーディオ入力信号レベル依存スイッチングを二つの異なる動作モード間で利用する。
【００８０】
概略的に図示したＨブリッジドライバ１１０１は、個々の半導体スイッチを適切にＯＮかＯＦＦの状態にするレベルにするために電力段１１０７の８つの半導体スイッチに対してそれぞれのパルス幅変調制御信号の振幅を増加するゲート駆動回路１１０９を含む。ゲート駆動回路１１０９は、レベル変換器の様々なタイプを含むことができる。パルス幅変調スイッチ制御信号のそれぞれの振幅は、コントローラ１１０３を含む通常のＣＭＯＳ集積回路から供給されるとき、約１．８Ｖ、３．３Ｖ又は５Ｖであってもよい。例えばＨブリッジドライバの直流供給電圧を約４０Ｖに設定している場合、ゲート駆動回路１１０９は、パルス幅変調したスイッチ制御信号の振幅を、約４０Ｖ、又はそれ以上に同様に、上昇する。電力段１１０７は、上述した図４ｂ）に図示したＨブリッジ出力ドライバ４０１と実質的に同一の回路トポロジーを有している。出力フィルタ回路１１０５の特性は、また、Ｈブリッジ出力ドライバ４０１に結合した出力フィルタと似ていることが好ましい。したがって、出力フィルタ回路１１０５は、Ｈブリッジ出力ドライバ１１０１の第１と第２出力ノードのそれぞれに結合した負荷インダクタと負荷キャパシタを含む。
【００８１】
コントローラ１１０３は、プログラム命令の実行可能なセットに従って、以下に説明する機能又は動作を実現するように構成されたソフトウェアプログラム可能なデジタルシグナルプロセッサ（ＤＳＰ）を含むことが好ましい。コントローラ１１０３は、アナログオーディオ入力信号の受信のための減算回路１１３１を含む。オーディオ信号を形成する減算回路１１３１は、出力フィルタ回路１１０５より前のＨブリッジ出力ドライバの第１又は第２出力ノードから派生するフィードバック信号をアナログオーディオ入力信号から減算する。結果として生じるオーディオ信号を、ループフィルタ１１１７に送信する。ループフィルタ１１１７は、積分記号によって概略的に図示した一つ以上の積分器と、アナログパルス幅変調回路１１１５又はアナログＰＭＷへの送信前にローパスが、結果として生じるオーディオ入力信号を低域通過する積分係数Ｋ１−Ｋｎとを含む。アナログＰＷＭ１１１５への同期パルスを生成するＰＷＭクロック回路１１２１は、アナログＰＷＭ１１１５の搬送波周波数を制御する。アナログＰＷＭ１１１５は、ＰＷＭクロック回路１１２１が設定した搬送波周波数を有する自然にサンプリングされたパルス幅変調オーディオ信号を生成する。自然にサンプリングされたパルス幅変調オーディオ信号をスイッチングパターンマッピング回路１１１９へと搬送する。スイッチングパターンマッピング回路１１１９は、上記に図９ａ）、９ｂ）に関連して説明したように、電力段１１０７の八つの半導体スイッチのそれぞれについての適切な段階に時間を合わせたパルス幅変調制御信号を生成するように、構成される。したがって、本実施形態においては、スイッチングパターンマッピング回路１１１９の出力は、オプショナルタイミング制御部１１３３に搬送する八つのパルス幅変調制御信号である。タイミングコントローラ１１３３は、例えば、同一の制御信号の非オーバーラップを確保するための制御信号の特定のペア間のデッドタイム制御のような八つのパルス幅変調制御信号のうちの一つ以上に一定の時間ベース調整を実行するように、構成されてもよい。上記に述べたように、時間に基づいて調整した八つのパルス幅変調制御信号を、その後、ゲート駆動回路１１０９に送信する。
【００８２】
一実施形態では、スイッチングパターンマッピング回路１１１９は、Ｄ級アンプのクロック信号、クロックによって操作されるデジタルレジスタとして具現化したサンプリング回路を備えている。デジタルレジスタは、自然にサンプリングされたパルス幅変調オーディオ信号のうちの均一にサンプリングされたパルス幅変調オーディオ信号の代表を提供するために、同期クロック信号に自然にサンプリングされたパルス幅変調オーディオ信号の信号値を定期的にサンプリング又はラッチする。レジスターを操作するサンプリング周波数を、１００ｋＨｚ乃至１．２ＭＨｚに自然にサンプリングされたパルス幅変調オーディオ信号の搬送波周波数に対して、１０ＭＨｚ乃至４００ＭＨｚ、例えば、５０ＭＨｚ乃至２００ＭＨｚの値に設定してもよい。
【００８３】
他の実施形態では、スイッチングパターンマッピング回路１１１９は、電力段１１０７の八つの半導体スイッチのそれぞれのパルス幅変調制御信号が自然にサンプリングされたパルス幅変調オーディオ信号であるようなアナログドメイン(analog domain)で完全に動作する。
【００８４】
しかしながら、両方の実施形態において、スイッチングパターンマッピング回路１１１９は、図４ｂ）及び図９ａ）、図９ｂ）に関連して上述したように、Ｈブリッジ出力ドライバ１１０７の八つの個別の半導体スイッチに対して適切なタイミング及び極性のパルス幅変調スイッチ制御信号を生成するように構成される。クロック管理回路１１２３が設定したクロック周波数制御信号に応じてＰＷＭクロック発生器１１２１の動作によって、各々のパルス幅変調制御信号の搬送波周波数を設定する。これにより、クロック管理回路１１２３は、ＰＷＭクロック発生器１１２１の搬送波周波数を制御するように構成される。電源管理回路１１２５は、電源管理回路１１２５にスイッチングパターンマッピング回路１１１９の入力に供給されるパルス幅変調オーディオ信号の変調デューティサイクルを検出する変調検知入力ポート１１２７を含む。検出した変調デューティサイクルがオーディオ入力信号による瞬間的なレベルを示しているので、電源管理モジュールは、パルス幅変調制御信号の搬送波周波数設定を制御、又は、制御信号を切り替えるために、このオーディオレベル情報を利用する。また、さらに、電源管理回路又はモジュール１１２５は、Ｈブリッジ出力ドライバ１１０７の出力ノードで３レベル変調モード、５レベルの変調モードを選択するためにオーディオレベル情報を活用するように構成される。本実施形態では、電源管理回路１１２５は、検出した変調デューティサイクルに応じて三つの異なる動作モードを切り替えるように構成される。下限と上限閾値は、検出した変調デューティサイクルは低い変調閾値より下の場合、最初の又はスーパーアイドルモードを入力するような、変調搬送周波数の適切な設定や動作モード（本実施形態では３レベルモード又は５レベルモード）の適切な設定の両方を決定する。この第１変調閾値を、０．０１乃至０．０５のような変調指数、例えば、約０．０２、に設定してもよい。スーパーアイドルモードでは、搬送波周波数ＦＳＷを約１５０ｋＨｚに設定してもよく、好ましくは、スイッチングパターンマッピング回路１１１９は、スイッチ制御信号が５レベルの変調を実現するように構成される。この動作モードを、水平方向の矢印がオーディオ入力信号のレベルの増加方向、それによる、変調デューティサイクルの増加を示す図１２のスーパーアイドルモードとして、図面を使って図示する。
【００８５】
電源管理回路１１２５は、検出した変調デューティサイクルが低い変調閾値を越えたが、まだ上限変調閾値以下に位置していると、第２又は低電力モード１２０５に切り替えるように構成される。この第２変調閾値を、例えば、０．０１のような０．０５乃至０．２の変調指数に設定してもよい。低電力モードでは、搬送波周波数ＦＳＷは、フィードバック経路の高いループ帯域幅を電力段１１０７のＨブリッジ出力ドライバにおける非線形性の抑制を改善させるから、搬送波周波数ＦＳＷをスーパーアイドルモードに対して相対的に増加することが好ましい。搬送波周波数ＦＳＷを、後者の搬送波周波数の約二倍に設定してもよい。スイッチ制御信号は、自然にサンプリングされたパルス幅変調オーディオ信号の搬送波周波数ＦＳＷの所与の設定に対してフィードバック経路のループ帯域幅を最大化するために、既存の５レベルの変調を維持するように構成されることが好ましい。
【００８６】
最後に、電源管理回路１１２５は、一旦検出した変調デューティサイクル変調が上限閾値を超えると、第３又はノーマルモード１２０７に切り替えるように構成される。通常モードでは、搬送波周波数ｆＳＷを、通常モードでの動作モードの変化のため、低電力モードの搬送波周波数に対して所定量だけ増加することが好ましい。この変更は、搬送波周波数が一定のままであった場合、ループ帯域幅を減少する傾向がある。しかしながら、ラウドスピーカー負荷の両端における出力信号の三つのレベルの変調は、大きいオーディオ信号レベルでのＥＭＩパフォーマンスを向上するための有利な方法で、負荷キャパシタのリップル電圧の同相成分を抑制する。
【００８７】
特定の実施形態では、電源管理回路１１２５は、フィルタ制御信号１１２９を介して検出した変調デューティサイクルに応じて適応的にループフィルタ１１１７の周波数応答特性を変更するように構成されてもよい。これが上述のスーパーアイドルモード、低電力モードと通常モードの切り替えに応じて、既存のループフィルタの帯域幅を維持するか、又は変更するために、特に有用である。
【００８８】
図１３は図１１、及び１２に関連して上記に説明した変調デューティサイクル依存モード切り替え方式を適用する図４ｂ）に図示した本発明に係るＨブリッジ出力ドライバと比較してＡＤ変調を用いた従来技術の図２に図示したＨブリッジの出力ドライバに対する実験的に記録した消費電力データを示す。オーディオ入力信号は、１ｋＨｚの正弦波であり、両方のケースで示したラウドスピーカー負荷が８Ωである。従来技術のＨブリッジドライバは９．４μΗの負荷インダクタの値と４００ｋＨｚの周波数の変調を使用する。本発明に係るＨブリッジ出力ドライバは、２．２μΗの負荷インダクタの値と６００ｋＨｚとの変調周波数を使用する。曲線１３０３は、本発明に係るＨブリッジ出力ドライバの実績と同じ数字を表している一方で、曲線１３０１は、従来技術のＨブリッジ出力ドライバの供給負荷電力又は出力電力に対するワットで測定した電力損失を表す。図示のように、Ｈブリッジ出力ドライバの線形動作範囲の大部分を通じて本発明は、電力損失の大幅な減少を実現する。出力電力として１ワット未満という供給される出力電力の小さい値に対する電力損失の著しい減少が、この電力範囲を毎日のたくさんの状況で使用するから、特に顕著である。測定した消費電力の節約は、出力又は負荷電力の値が小さいために、約９倍に達する。図１３の実験的に記録した電力損失データの条件下で、負荷インダクタは著しく小さい一方で、本Ｈブリッジドライバに対して大きな負荷インダクタや負荷容量値を用いずに、この著しく向上したエネルギー効率を実現することは、注目に値する。
【図１】
0006023361.tif 000002
【図３】
0006023361.tif 000003
【図４】
0006023361.tif 000004
【図５】
0006023361.tif 000005
【図６】
0006023361.tif 000006
【図７】
0006023361.tif 000007
【図８】
0006023361.tif 000008
【図９】
0006023361.tif 000009
【図１０】
0006023361.tif 000010
【図１１】
0006023361.tif 000011
【図１２】
0006023361.tif 000012
【図１３】
0006023361.tif 000013
【図２】
0006023361.tif 000014