(57)【特許請求の範囲】
【請求項１】
上部と底部と複数の側面部とからなる筐体と、
前記筐体と結合された基板と、
前記筐体の複数の側面部の間を水平方向に広がり、かつ、前記筐体の上部と前記基板との間を垂直方向に広がる単一のフロントキャビティと、
前記筐体の複数の側面部の間を水平方向に広がり、かつ、前記筐体の底部と前記基板との間を垂直方向に広がる単一のリアキャビティと、
前記筐体に位置する音響ポートであって、該音響ポートを通って音が前記フロントキャビティに入り込むように構成された音響ポートと、
前記筺体の内部に配置された緩衝集積回路と、
前記基板の片面上に取り付けられた複数の互いに対等であるＭＥＭＳ音響変換器とを備え、
前記複数のＭＥＭＳ音響変換器のうち２つ以上はお互いに電気的に並列に接続され、かつ、前記緩衝集積回路に接続され、前記基板は前記フロントキャビティと前記リアキャビティとの間の遮音をもたらすように構成されていることを特徴とするマイクロフォン。
【請求項２】
前記基板は、シリコンを含む請求項１に記載のマイクロフォン。
【請求項３】
前記基板は、セラミック材料を含む請求項１に記載のマイクロフォン。
【請求項４】
少なくとも１つの前記ＭＥＭＳ音響変換器は、音が該音響変換器に当たるようにするための穴を有する、請求項１に記載のマイクロフォン。
【請求項５】
前記２以上のＭＥＭＳ音響変換器は、一体構造のＭＥＭＳ変換器素子を形成する、請求項１に記載のマイクロフォン。
【請求項６】
少なくとも１つの前記ＭＥＭＳ音響変換器は可変コンデンサーである、請求項１に記載のマイクロフォン。
【請求項７】
上部と底部と複数の側面部とからなる筐体と、
前記筐体と結合された基板と、
前記筐体の複数の側面部の間を水平方向に広がり、かつ、前記筐体の上部と前記基板との間を垂直方向に広がる単一のフロントキャビティと、
前記筐体の複数の側面部の間を水平方向に広がり、かつ、前記筐体の底部と前記基板との間を垂直方向に広がる単一のリアキャビティと、
前記筐体に位置する音響ポートであって、該音響ポートを通って音が前記フロントキャビティに入り込むように構成された音響ポートと、
前記筺体の内部に配置された緩衝集積回路と、
前記基板の片面上に取り付けられた複数の互いに対等であるＭＥＭＳ音響変換器とを備え、
前記基板が前記フロントキャビティと前記リアキャビティとの間の遮音をもたらすように、前記複数のＭＥＭＳ音響変換器のうち２つ以上はお互いに電気的に並列に接続され、かつ、前記緩衝集積回路に接続されていることを特徴とするマイクロフォン。
【請求項８】
前記基板は、シリコンを含む請求項７に記載のマイクロフォン。
【請求項９】
前記基板は、セラミック材料を含む請求項７に記載のマイクロフォン。
【請求項１０】
少なくとも１つの前記ＭＥＭＳ音響変換器は、音が該音響変換器に当たるようにするための穴を有する、請求項７に記載のマイクロフォン。
【請求項１１】
２以上の前記複数のＭＥＭＳ音響変換器は、一体構造のＭＥＭＳ変換器素子を形成する、請求項７に記載のマイクロフォン。
【請求項１２】
少なくとも１つの前記ＭＥＭＳ音響変換器は可変コンデンサーである、請求項７に記載のマイクロフォン。
【発明の詳細な説明】
【技術分野】
【０００１】
本件出願は、２００８年１０月１４日に出願した、「複数の変換素子を含むマイクロフォン」を発明の名称とする米国特許仮出願第６１／１０５０７３号明細書に基づいて優先権を主張し、その内容全体を参照し、本件出願に組み入れる。
【０００２】
本件出願は、２以上の変換器素子（transducer element）を含むマイクロフォンに関するものである。
【背景技術】
【０００３】
マイクロフォンに関するものである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
感度とノイズに対して最適な性能につながり、信号対雑音比（ＳＮＲ）を最適化する。
【０００５】
また、単一のマイクロフォンパッケージに集約された複数の互いに対等な変換器素子により、ＳＮＲの改善を成し遂げる。
【０００６】
互いに対等な変換器により、個々の１つの変換器素子の感度と同等の感度を有するほかに、改善された雑音特性（noise performance）を有するマイクロフォンを提供する。
【課題を解決するための手段】
【０００７】
本開示内容は、様々な変更や代替形態の余地があり、一方、いくつかの実施形態は、図面において例として示され、そして、これらの実施形態は、ここで詳細に説明される。しかしながら、本開示内容は、本発明を説明された特定の形態に限定する意図はなく、それとは反対に、本発明は、特許請求の範囲で定められた本発明の精神と範囲内にある、すべての変更形態、代替形態、同等の形態をカバーすることが意図されている。
【０００８】
１つの実施形態では、マイクロフォンが提供される。該マイクロフォンは、筐体と、前記筐体内に位置する音響ポート（acoustic port）と、前記筐体と結合された基板と、前記基板上に配置された集積回路と、前記基板上に取り付けられた２以上のＭＥＭＳ変換器であって、該変換器は並列に接続された、ＭＥＭＳ変換器を有する。
【０００９】
１つの実施形態では、前記基板はシリコンを含む。
【００１０】
１つの実施形態では、前記基板はセラミック材料を含む。
【００１１】
１つの実施形態では、前記基板はフロントキャビティとリアキャビティとの間の遮音をもたらす。
【００１２】
１つの実施形態では、少なくとも１つの前記ＭＥＭＳ変換器は、音が該変換器に当たるようにするための穴を有する。
【００１３】
１つの実施形態では、前記変換器が互いに対等である。
【００１４】
１つの実施形態では、前記２以上のＭＥＭＳ変換器は、一体構造のＭＥＭＳ変換器素子を形成する。
【００１５】
１つの実施形態では、前記集積回路は緩衝回路である。
【００１６】
１つの実施形態では、少なくとも１つの前記ＭＥＭＳ変換器素子は可変コンデンサーである。
【００１７】
別の実施形態では、マイクロフォンが提供される。該マイクロフォンは、筐体と、前記筐体に位置する音響ポートと、前記筐体と結合された基板と、前記基板上に配置された集積回路と、前記基板上に取り付けられた複数のＭＥＭＳ変換器であって、２またはそれ以上の該複数のＭＥＭＳ変換器は並列に接続された、複数のＭＥＭＳ変換器を有する。
【００１８】
１つの実施形態では、前記基板はシリコンを含む。
【００１９】
１つの実施形態では、前記基板はセラミック材料を含む。
【００２０】
１つの実施形態では、前記基板はフロントキャビティとリアキャビティとの間の遮音をもたらす。
【００２１】
１つの実施形態では、少なくとも１つの前記ＭＥＭＳ変換器は、音が該変換器に当たるようにするための穴を有する。
【００２２】
１つの実施形態では、少なくとも２つの前記変換器が互いに対等である。
【００２３】
１つの実施形態では、２以上の前記複数のＭＥＭＳ変換器は、一体構造のＭＥＭＳ変換器素子を形成する。
【００２４】
１つの実施形態では、前記集積回路は緩衝回路である。
【００２５】
１つの実施形態では、少なくとも１つの前記複数のＭＥＭＳ変換器素子は可変コンデンサーである。
【００２６】
開示内容のより完全な理解を得るために、以下の詳細な説明および添付の図面について述べる。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明による複数の変換器を利用するマイクロフォンの断面透視図を示す。
【図２】図２は、本発明の１つの実施形態において、緩衝素子（buffer element）を有する単一のバッフル（baffle）に取り付けられた４つの変換素子の透視図を示す。
【図３】図３は、本発明の１つの実施形態において、緩衝素子を有する単一のバッフルに取り付けられた３つの変換器素子の透視図を示す。
【図４】図４は、本発明の１つの実施形態において、緩衝素子を有する単一のバッフルに取り付けられた２つの変換器素子の透視図を示す。
【図５】図５は、本発明の１つの実施形態における、マイクロフォンの透視図を示す。
【図６】図６は、本発明の１つの実施形態において、２以上の個別変換器を含む一体構造のマイクロフォンユニット（monolithic microphone unit）を利用したマイクロフォンの断面透視図を示す。
【図７】図７は、本発明の１つの実施形態において、４つの個別変換器を含む一体構造の変換器素子を有するバッフルの断面透視図を示す。
【図８】図８は、本発明の１つの実施形態において、個々の変換器と緩衝回路（buffer circuit）との接続性を示す回路の概略図である。
【図９】図９は、本発明の別の実施形態において、個々の変換器と緩衝回路との接続性を示す回路の概略図である。
【図１０】図１０は、複数個の変換器部品を用いてより高い信号対雑音比（Ｓ／Ｎ比）を達成する重ね合わせ法を示す概略図である。
【００２８】
当業者は、図における素子が、簡単かつ明りょうにするために図示されていることを十分に理解できる。さらに、ある動作かつ／またはステップが、特定の出現順に表現され、あるいは、描かれることを十分に理解でき、そして同時に、当業者は、順序に関する特異性は現に要求されないことを理解できる。ここで用いられている用語や表現は、それぞれ対応する調査分野や研究分野に関する用語や表現と、一致するような普通の意味を有するものである。ただし、ここで説明される特有の意味のものについては除かれる。
【発明を実施するための形態】
【００２９】
図１は、複数の音響変換器素子４を有するマイクロフォン２を示す。該マイクロフォンは、例えば、ステンレス鋼、その他の型打ちした金属、または、同種のもののような材料から構成できる。音は、上部カップ（top cup）８中に位置する音響ポート６を通って、マイクロフォン２に入り込むことができる。上部カップ８は、マイクロフォンの一方の側から他方の側まで水平方向に広がる領域、かつ、バッフル板１４からマイクロフォン２の上面１２まで垂直方向に広がる領域として定めることができる。バッフル板１４は、上部カップと下部カップとの間に備わっており、フロントキャビティ１５とリアキャビティ１７との間の遮音をもたらすことができる。バッフル板１４は、金属、セラミック、または、同種のもののような材料から構成することができる。音響変換器素子４は、バッフル板１５上に配置され、該音響変換器素子４は、表面実装（surface mounting）、接着結合（adhesive bonding）、当業者が予想し得る任意のその他の方法によって、バッフル板１４と結合できる。例えば、変換器素子４は、ＭＥＭＳマイクロフォン変換器とすることができる。緩衝集積回路（buffer integrated circuit）は、例えば、表面実装、接着結合、当業者が予想し得る任意のその他の方法によって、バッフル板１４と結合できる。音響変換器素子４のそれぞれは、音が変換器素子４に当たるようにするための音孔（sound port）を含み、電気出力を結果として生じ、その結果を緩衝集積回路１６によってバッファーに記憶する。音は、変換器素子４の音孔と一列に並んだ１またはそれ以上の開口部２０を通って進むことができる。
【００３０】
１つの実施形態では、ＭＥＭＳ変換器素子を用いることができる。ＭＥＭＳ変換器素子を利用することによって、いくつかの利益が得られる。例えば、ＭＥＭＳ音響変換器のより小さいサイズは、複数の変換器素子の使用でも、全体的に小さなパッケージを維持することができる。ＭＥＭＳ変換器には、半導体加工を用いるので、ウェハー内の素子は、感度に関して互いに対等にすることができる。ＭＥＭＳ変換器における感度は、振動板のまとまり（diaphragm mass）、外力をうけたときの物理的な弾力性（compliance）、モーターギャップ(motor gap)によって決定される。これらのパラメータは、半導体製造プロセスがＭＥＭＳで使われる材料と半導体素子を堆積するために、使用する薄膜の堆積厚（deposition thickness）に関連するので、当該パラメータを操作することができる。互いに対等である変換器の使用は、感度とノイズに対して最適な性能につながり、信号対雑音比（ＳＮＲ）を最適化する。
【００３１】
別の実施形態では、ＭＥＭＳ音響素子は、互いに対等であることを必要としない。ＳＮＲの利益は、単一変換器構成と比べて、成し遂げられるかもしれない。複数の変換器素子を集約することで、密接に対等な個別変換器素子を維持する依存関係は、最小となり得る。
【００３２】
再度、図１を参照すると、上部カップ８の構造は、音響ポートが任意の表面に沿って配置されることを許容できる。すなわち、音響ポートは、長い側面、または、短い側面、または、上面のいずれかに、配置することができる。これは、例えば、多様な応用分野における利用を可能にするための柔軟なポーティング構成（flexible porting scheme）を提供する。
【００３３】
単一のマイクロフォンパッケージに集約された複数の互いに対等な変換器素子は、ＳＮＲの改善を成し遂げることができる。改善の程度は、使用した変換器の数に直接関連する。図２は、４つの変換器５０がバッフル５２に結合した実施形態を示す。図３は、３つの変換器５４がバッフル５６に結合した実施形態を示す。図４は、２つの変換器５８がバッフル６０に結合した実施形態を示す。ＳＮＲの改善の程度は、音響変換器素子の数に比例して増加する。より高いＳＮＲは、図２から図４に示したそれらのものよりも、より多くの数の変換器を用いることで成し遂げられ得る。
【００３４】
図５は本発明の別の実施形態を示す。マイクロフォン７０は、上面７４において、変換器素子（図示せず、すなわち、壁７６、７８によって隠れている）と一列に並んだポート７２を有する。この実施形態では、上部カップ構造は存在しない。結果として、より小さなマイクロフォンパッケージを達成でき、より小さなサイズを要する応用分野における使用を可能にすることができる。
【００３５】
図６と図７に示された、さらに、別の実施形態では、２以上の個々の変換器素子８２を有する、一体構造のＭＥＭＳ変換素子８０を作り出すことができる。これは、複数の個々の変換器を単一の基板上に集約することで、ＭＥＭＳ音響変換器を成し遂げることができる。これは、単一化技術（singulation technique）を必要とし、それは、必要な数の変換器をさいの目に切ることで、単一のモノリシック素子（monolithic device）の上に、複数の電動集成部品（motor assemblies）を作り出す。さらに、機器構成は、複数の個々の変換器を利用することで設計され、該個々の変換器の電気接続は、接続点を最小限にするように結合される。変換器素子８０は、緩衝回路８４に接続することができる。この実施形態は、複数の変換器素子を取り扱う必要性を排除できるので、より効率的な製造（manufacturing）、かつ／または、パッケージング（packaging）を提供することができる。
【００３６】
図８に示す回路図１００を参照すると、複数の変換器素子１０２は並列に接続される。回路図１００において、変換器素子１０２は可変コンデンサーとして表される。複数の素子１０２は並列に接続され、緩衝回路１０４に接続される。緩衝集積回路１０４は、高インピーダンス変換器素子１０２とユーザインターフェース電気回路との間のインピーダンス整合（impedance match）をもたらすために、利用することができる。これは、当該マイクロフォンが、回路の最後において信号損失を負うことなく最大感度を達成できるようにする。信号対雑音比（ＳＮＲ）は、変換器が互いに対等なときには最大となる。このようにして組合された、互いに対等な変換器は、個々の１つの変換器素子の感度と同等の感度を有するほかに、改善された雑音特性（noise performance）を有するマイクロフォンを結果として生じる。直流電源１０６は、非エレクトレットコンデンサー変換器素子に対しては必要とされるが、エレクトレット型には必要とされない可能性がある。
【００３７】
類似の回路図は、図１０に示される。回路３００において、ｎ個のＡＣ電源３０２は、単一の負荷３０４を駆動するために並列で接続される。該ｎ個の電源のそれぞれは、電源インピーダンスＺｎを有し、全出力は負荷ＺＬ３０４に送られる。出力電圧ＶＯＵＴは、次式のように、重ね合わせ理論で計算することができる。
【００３８】
VOUT = V1*(Z2//Z3//..//Zn//ZL) / (Z1+(Z2//Z3//..//Zn//ZL))+
V2*(Z1//Z3//..//Zn//ZL) / (Z2+(Z1//Z3//..//Zn//ZL))+...+
Vn*(Z1//Z2//..//Zn-1//ZL) / (Zn+(Z1//Z2//..//Zn-1//ZL))
【００３９】
各電源の電源インピーダンスが、完全に一致、つまり、Ｚ１＝Ｚ２＝...Ｚｎとなり、負荷インピーダンスＺＬが、該電源インピーダンスに対して大きいとき、上記数式は次のようにまとめあげることができる。
【００４０】
VOUT = (1/n)*V1+(1/n)*V2+...+(1/n)*Vn
【００４１】
さらに、例えば、厳密に釣り合った電源である場合のように、もしＶ＝Ｖ１＝Ｖ２＝...＝Ｖｎならば、出力電圧は次式で表される。
【００４２】
VOUT = n*(1/n)*V = V
【００４３】
出力電圧ＶＯＵＴは、互いに釣り合った電源のいずれの電源電圧にも等しい。
【００４４】
それぞれの電源の雑音電圧は、Ｎ１,Ｎ２,...,Ｎｎと表される。熱電子雑音（thermal electronic noise）または音響抵抗雑音（acoustic-resistive noise）の場合のように、もし雑音が相互に関連がないならば、全システム雑音は、それぞれの原因となる電源からの、個々の雑音電力の合計で表される。
【００４５】
雑音伝達関数は上述のものと同じであるが、雑音電力が加わると、結果として生じる雑音は、次式で表される。
【００４６】
(NOUT)2=(N1/n)2+(N2/n)2+...+(Nn/n)2
【００４７】
もし電圧源が、雑音電圧で完全に一致する場合、つまり、Ｎ＝Ｎ１＝Ｎ２＝...＝Ｎｎの場合、
NOUT=N*SQRT(1/n)
【００４８】
信号対雑音比（ＳＮＲ）は、特定出力から生じるシステム出力と該システムのノイズフロアとの比で計算される。互いに対等な複数の変換器のシステムに対して、ＳＮＲは次式のように規定される。
【００４９】
SNR=VOUT/NOUT=V/(N*SQRT(1/n))
【００５０】
単一の変換器のＳＮＲは、比率Ｖ／Ｎで表される。複数変換器システムにおいて、ＳＮＲは、次式によって効率的に増加する。
【００５１】
SNR=(V/N)*SQRT(n)
【００５２】
上に示したように、互いに対等な変換器が用いられたとき、ＳＮＲにおける増加は、システムに用いられた付加的な素子数の平方根で達成できる。例として、４つの素子は、ＳＮＲ対単一変換器性能をＳＱＲＴ（４）＝２または６ｄＢに増加させる。これは、複数の変換器素子を利用することによる、ＳＮＲの利益の最大理論値を表す。上述と同じ式を用いると、互いに対等ではない個々の変換器の使用は、ＳＮＲの利益をなおも提供することができるが、最大の利益は（Ｖ／Ｎ）＊ＳＱＲＴ（ｎ）によって規定されることとなる。
【００５３】
複数の変換器素子を接続する別の方法は、図９の回路図２００に示される加算方式（summing method）によるものである。これは、複数の変換器または一体構造の変換器構成で用いることができる。一組の変換器素子２０２を加算することで、より低い雑音特性に加えて、より高いマイクロフォン感度が達成することができる。変換器素子は緩衝回路２０４に接続することができる。直流電源２０６は、非エレクトレットコンデンサー変換器素子に対しては必要とされることもあるが、エレクトレット型には必要とされない場合がある。
【００５４】
ＳＮＲにおける付加的な利益は、増加した電源容量（source capacitance）によって成し遂げられる。図８のように、個々の変換器を並列に接続することで、複数の変換器システムの電源容量は、使用された個々の素子の数によって増す。結果として生じる電源容量の増加のために、入力熱雑音は、より大きな入力容量（input capacitance）に伝送されるので、低域雑音コーナー周波数（low-pass noise corner frequency）の減少を引き起こし、総積分出力雑音（total integrated output noise）の減少をもたらすため、緩衝回路の雑音（buffer circuit noise）は減少する。
【００５５】
相互関係のある信号源を加算することは、ＳＱＲＴ（ｎ）で相互関係のない全雑音を増やしながら、ｎ＊Ｖで全信号を増やすことによって、ＳＮＲを増加させる手段であることは周知である。一方、ｎ／ｓｑｒｔ（ｎ）の全体的なＳＮＲの利益をもたらすように、本発明では、全体のＳＮＲを改善するための、並列に接続された信号源を用いる。
【００５６】
図８に示されたように並列に信号源を接続することで、相互関係のある信号は、信号の加算からの利益を得られないが、ＳＮＲの利益は、いままでどおり成し遂げられる。信号対雑音比（ＳＮＲ）の当該利益に加えて、本解決策は、加算単独で達成されるよりも、より低電力システムをもたらす。ただ１つの緩衝回路を利用することで、電流は、複数緩衝加算回路（multi-buffer summation circuit）と比べて、最小になる。
【００５７】
並列接続された信号源は、加算信号源（summed source）の設計を改良するために用いることもできる。図９は概念を示す。並列接続された信号源２０２が配置され、該並列接続された信号源の加算後に増加した感度の利益に加えて、並列接続された信号源のＳＮＲの利益を提供するために、並列接続された信号源が加算される。
【００５８】
本発明の好ましい実施形態は、本発明を実施するために、発明者らが知り得る最良の形態を含み、ここに記載される。当然のことながら、説明された実施形態は模範的なもののみであり、本発明の範囲を限定するものとして受け取ることはできない。
【図１】
0005844155.tif 000002
【図２】
0005844155.tif 000003
【図３】
0005844155.tif 000004
【図４】
0005844155.tif 000005
【図５】
0005844155.tif 000006
【図６】
0005844155.tif 000007
【図７】
0005844155.tif 000008
【図８】
0005844155.tif 000009
【図９】
0005844155.tif 000010
【図１０】
0005844155.tif 000011