(57)【特許請求の範囲】
【請求項１】
複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置であって、
前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、
前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、
前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、
前記第１前段容量と前記第２前段容量とは、前記画素アレイの列方向に垂直な方向又は平行な方向において互いに位置が異なる、
ことを特徴とする固体撮像装置。
【請求項２】
複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置であって、
前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、
前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、
前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、
前記第１前段容量と前記第１転送部とを接続するために配線層に設けられたパターンと、前記第２前段容量と前記第２転送部とを接続するために配線層に設けられたパターンとは並進対称性を有する、
ことを特徴とする固体撮像装置。
【請求項３】
前記第１前段容量と前記第１転送部とを接続するために配線層に設けられたパターンに隣接するシールドパターンと、前記第２前段容量と前記第２転送部とを接続するために配線層に設けられたパターンに隣接するシールドパターンとは並進対称性を有する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置であって、
前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、
前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、
前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、
前記第１転送部および前記第２転送部の各々がバッファを含み、
前記第１転送部の前記バッファを構成するトランジスタのアクティブ領域およびポリシリコンと前記第２転送部の前記バッファを構成するトランジスタのアクティブ領域およびポリシリコンとが並進対称である、
ことを特徴とする固体撮像装置。
【請求項５】
複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置であって、
前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、
前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、
前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、
前記第１転送部および前記第２転送部の各々がバッファを含み、
前記第１転送部の前記バッファを構成する１つの配線層と前記第２転送部の前記バッファを構成する１つの配線層とが並進対称である、
ことを特徴とする固体撮像装置。
【請求項６】
複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置であって、
前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、
前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、
前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、
前記画素アレイから離れる方向に向かって前記第１前段容量、前記第１転送部、前記第２前段容量、前記第２転送部が順に配置され、前記画素アレイから見て前記第２転送部よりも遠い位置に前記第１後段容量および前記第２後段容量が配置されている、
ことを特徴とする固体撮像装置。
【請求項７】
請求項１乃至５のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置が備える画素アレイの画素信号を高速に読み出す技術の一つとして、例えば、特許文献１には、第１保持容量と第２保持容量とを備える撮像装置（固体撮像装置）が開示されている。特許文献１によると、該撮像装置は、画素アレイから出力された画素信号を第１保持容量及び第２保持容量のうち一方の容量に保持する処理と、他方の容量に保持された画素信号を出力する処理とを並列に行うことにより、画素信号の読み出しを行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２２４５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、画素アレイの水平方向（行方向）の画素ピッチ内に収まるように各処理部が配置されるため、画素数の増大に伴う画素ピッチの縮小により、該処理部のレイアウトを設計することは容易ではない。
【０００５】
本発明の目的は、固体撮像装置の多画素化及び画素信号の高速読み出しに有利な技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、複数の画素ユニットが複数の行及び複数の列を構成するように配列された画素アレイと、前記画素アレイの複数の列に対応した複数の処理部と、を有する固体撮像装置に係り、前記複数の画素ユニットのそれぞれは、少なくとも１つの光電変換素子を備え、前記複数の処理部のそれぞれは、ノイズ成分を含む第１信号を保持する第１前段容量、前記第１前段容量の後段に配された第１後段容量、該ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号を保持する第２前段容量、前記第２前段容量の後段に配された第２後段容量、前記第１信号を前記第１前段容量から前記第１後段容量に転送する第１転送部、並びに、前記第２信号を前記第２前段容量から前記第２後段容量に転送する第２転送部を有し、前記第１転送部と前記第２転送部とは、前記画素アレイの列方向に平行な方向における位置が互いに異なり、前記第１前段容量と前記第２前段容量とは、前記画素アレイの列方向に垂直な方向又は平行な方向において互いに位置が異なる。
【発明の効果】
【０００７】
本発明によれば、固体撮像装置の多画素化及び画素信号の高速読み出しに有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の固体撮像装置の構成の例を説明する図。
【図２】第１実施形態の固体撮像装置の画素アレイの構成の例を説明する図。
【図３】第１実施形態の固体撮像装置のレイアウトの概略を説明する図。
【図４】第１実施形態の固体撮像装置のレイアウトの具体例を説明する図。
【図５】第１転送部の構成の例を説明する図。
【図６】第１転送部のレイアウトの具体例を説明する図。
【図７】第２転送部の構成の例を説明する図。
【図８】第２転送部のレイアウトの具体例を説明する図。
【図９】第１実施形態の固体撮像装置の駆動方法の例を説明する図。
【図１０】レイアウトのその他の実施形態を説明する図。
【図１１】第２実施形態の固体撮像装置の構成の例を説明する図。
【図１２】第２実施形態の固体撮像装置のレイアウトの具体例を説明する図。
【図１３】第２実施形態の固体撮像装置の駆動方法の例を説明する図。
【図１４】第３実施形態の固体撮像装置の構成の例を説明する図。
【図１５】第３実施形態の固体撮像装置のレイアウトの具体例を説明する図。
【図１６】第３実施形態の固体撮像装置の駆動方法の例を説明する図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
図１乃至１０を参照しながら、第１実施形態の固体撮像装置１０１を説明する。図１は、固体撮像装置１０１の構成例を示している。固体撮像装置１０１は、複数の画素ユニットＰＵが複数の行及び複数の列を構成するように配列された画素アレイ１０、画素アレイ１０を制御する垂直走査回路１２、及び画素アレイ１０の複数の列に対応した複数の処理部１８を含む読出部１５を有している。ここでは、画素アレイ１０には、簡易化のため、２行×２列分の画素ユニットＰＵを表している。
【００１０】
例えば、第１行目、第１列目の画素ユニットＰＵは、少なくとも１つの光電変換素子Ｄ１１、転送トランジスタＭ１１１、リセットトランジスタＭ２１１、ソースフォロワトランジスタＭ３１１、選択トランジスタＭ４１１を含んでいる。光電変換素子Ｄ１１は、例えば、フォトダイオードが用いられる。転送トランジスタＭ１１１のゲート端子には、制御信号ＰＴＸ１が与えられる。制御信号ＰＴＸ１が活性化されると転送トランジスタＭ１１１は導通状態になり、光電変換素子Ｄ１１において受光によって発生し蓄積された電荷が、フローティングディフュージョン容量（不図示、以下「ＦＤ容量」）に転送される。このＦＤ容量は、転送トランジスタＭ１１１の一方の拡散層の拡散層容量を示し、ソースフォロワトランジスタＭ３１１のゲート端子と接続されている。よって、ソースフォロワトランジスタＭ３１１のゲート端子の電位は、光電変換素子Ｄ１１において受光によって発生し蓄積された電荷に応じて変動しうる。ソースフォロワトランジスタＭ３１１に流れる電流量は、該ゲート端子の電位の変動に応じて変化しうる。選択トランジスタＭ４１１のゲート端子には、制御信号ＰＳＥＬ１が与えられる。制御信号ＰＳＥＬ１が活性化されると、選択トランジスタＭ４１１は、ソースフォロワトランジスタＭ３１１の電流量に応じた画素信号を列信号線ＮＶ１１に出力しうる。また、リセットトランジスタＭ２１１のゲート端子には、制御信号ＰＲＥＳ１が与えられる。制御信号ＰＲＥＳ１が活性化されると、リセットトランジスタＭ２１１はソースフォロワトランジスタＭ３１１のゲート端子の電位をリセットしうる。その他の画素ユニットＰＵについても同様である。
【００１１】
読出部１５は、列信号線ＮＶ１１に接続された定電流源Ｉｂ１１を有している。また、読出部１５は、容量Ｃｉ１１、容量Ｃｆ１１、スイッチＳＧＡ１１、及びゲインアンプＧＡ１１を含む列アンプを有している。この列アンプは、列信号線ＮＶ１１を介して入力された画素信号を増幅して、ノードＮｇａ１から出力する。読出部１５は、画素アレイ１０の各列に対応した処理部１８を含んでいる。処理部１８は、第１前段容量ＣＴＮ１１１、第１後段容量ＣＴＮ２１１、第２前段容量ＣＴＳ１１１、第２後段容量ＣＴＳ２１１、第１転送部（バッファＶＦＮ１１）、第２転送部（バッファＶＦＳ１１）を有している。容量ＣＴＮ１１１は、スイッチＳＣＮ１１１によってノードＮｇａ１に接続され、ノイズ成分を含む第１信号（以下、「Ｎ信号」）を保持する。ここで、ノイズ成分は、本実施形態のように列信号線ＮＶ１１が上記のような列アンプに接続されている場合は、列アンプのオフセット成分を含みうる。一方で、列アンプを有していない場合は、ノイズ成分は、画素ユニットＰＵにおいて前記リセットが為された後、光電変換素子Ｄ１１からの前記電荷の転送が為される前に、列信号線ＮＶ１１を介して出力されうるノイズレベルに対応している。容量ＣＴＮ２１１は、容量ＣＴＮ１１１の後段に配されている。容量ＣＴＳ１１１は、スイッチＳＣＳ１１１によってノードＮｇａ１に接続され、ノイズ成分と画素ユニットに入射した光量に応じた信号成分とを含む第２信号（以下、「Ｓ信号」）を保持する。容量ＣＴＳ２１１は、容量ＣＴＳ１１１の後段に配されている。バッファＶＦＮ１１は、Ｎ信号を容量ＣＴＮ１１１から容量ＣＴＮ２１１に転送する。バッファＶＦＳ１１は、Ｎ信号を容量ＣＴＳ１１１から容量ＣＴＳ２１１に転送する。スイッチＳＣＮ１１１、容量ＣＴＮ１１１、及び第１転送部（バッファＶＦＮ１１）を含む領域を、領域１と記している。スイッチＳＣＳ１１１、容量ＣＴＳ１１１、及び第２転送部（バッファＶＦＳ１１）を含む領域を、領域２と記している。その他の列信号線ＮＶ２１、ＮＶ１２等についても同様である。
【００１２】
また、読出部１５は、Ｎ信号用の水平転送線７及び２７、Ｓ信号用の水平転送線８及び２８、並びに、出力アンプＭＡ１及びＭＡ２を有している。出力アンプＭＡ１の非反転端子には水平転送線７が接続され、反転端子には水平転送線８が接続されている。出力アンプＭＡ２の非反転端子には水平転送線２７が接続され、反転端子には水平転送線２８が接続されている。以上のような構成によって、Ｎ信号とＳ信号との差分のアナログ信号が、読み出されている。また、ここでは、２つの出力アンプＭＡ１及びＭＡ２を用いた構成によって、画素アレイ１０の２列分の画素信号を同時に読み出す、いわゆる２線読みを行っている。
【００１３】
図２は、画素アレイ１０について、４行×３列分の画素ユニットＰＵを示している。第１列目の奇数行目の画素ユニットＰＵは、列信号線ＮＶ１１に接続されている。第１列目の偶数行目の画素ユニットＰＵは、列信号線ＮＶ２１に接続されている。第２列目の奇数行目の画素ユニットＰＵは、列信号線ＮＶ１２に接続されている。第２列目の偶数行目の画素ユニットＰＵは、列信号線ＮＶ２２に接続されている。第３列目の奇数行目の画素ユニットＰＵは、列信号線ＮＶ１３に接続されている。第３列目の偶数行目の画素ユニットＰＵは、列信号線ＮＶ２３に接続されている。ここでは、列信号線ＮＶ１１、ＮＶ１２、ＮＶ１３、及びＮＶ２３は、読出部１５に接続され、列信号線ＮＶ１２、ＮＶ２２は、読出部１５と同様の構成の読出部１６に接続されている。即ち、奇数列の列信号線は読出部１５に接続され、偶数列の列信号線は読出部１６に接続されており、読み出された画素信号についての信号処理は、読出部１５及び１６によって、それぞれ並列に為されうる。
【００１４】
図３は、固体撮像装置１０１の読出部１５に対応する部分についてのレイアウトの概略をブロック図で示している。ここで、容量ＣＴＮ１１１及びバッファＶＦＮ１１と、容量ＣＴＳ１１１及びバッファＶＦＳ１１とは、画素ピッチＦに収まるように配置されている。また、容量ＣＴＮ１１１及びバッファＶＦＮ１１と、容量ＣＴＳ１１１及びバッファＶＦＳ１１とは、画素アレイ１０の列方向に平行な方向において互いに位置が異なるように配置されている。
【００１５】
図４は、固体撮像装置１０１の処理部１８に対応する部分についてのレイアウトの具体例を示している。ポリシリコン（Ｐｏｌｙ−Ｓｉ）又は活性領域（Ａｃｔｉｖｅ  Ａｒｅａ）と第１配線層（Ｍｅｔａｌ１）とは、ビア１（Ｖｉａ１）によって電気的に接続されている。第１配線層と第２配線層（Ｍｅｔａｌ２）とは、ビア２（Ｖｉａ２）によって電気的に接続されている。図４の中の点線は、レイアウト配置の繰り返しの単位となる領域を示している。
【００１６】
例えば、容量ＣＴＮ１１１は、他の容量ＣＴＮ１２１、ＣＴＳ１１１、及びＣＴＳ１２１との関係において並進対称性を有するとよい。並進対称性を有する構造を採ることによって、容量ＣＴＮ１１１と、他の容量ＣＴＳ１１１等とは、寄生容量及び寄生抵抗も含めた容量成分及び抵抗成分が同じになる。よって、Ｎ信号とＳ信号とは、各画素ユニットＰＵにおいて同様の外乱ノイズの影響を受けうるため、出力アンプＭＡ１及びＭＡ２においてＮ信号とＳ信号の差分を出力した際に、高精度の画像信号が得られうる。同様の理由から、容量ＣＴＮ１１１に接続するために配線層に設けられたパターン５及び６は、他の容量ＣＴＮ１２１、ＣＴＳ１１１、及びＣＴＳ１２１に接続するために配線層に設けられたパターン５及び６のそれぞれとの関係において、並進対称性を有するとよい。また、配線間のクロストークを防止する目的で、容量ＣＴＮ１１１、ＣＴＮ１２１、ＣＴＳ１１１、及びＣＴＳ１２１に接続するために配線層に設けられたパターン５及び６に隣接するように、シールドパターン３を配置してもよい。また、同様の理由から、容量ＣＴＮ１１１、ＣＴＮ１２１、ＣＴＳ１１１、及びＣＴＳ１２１を覆うように、シールドパターン４を配置してもよい。また、例えば、容量ＣＴＮ１１１のためのシールドパターン３及び４は、他の容量ＣＴＮ１２１、ＣＴＳ１１１、及びＣＴＳ１２１のためのシールドパターン３及び４のそれぞれとの関係において、並進対称性を有するとよい。シールドパターン３及び４は、接地電位又は電源電位に固定されるとよい。
【００１７】
図５及び６は、スイッチＳＣＮ１１１、容量ＣＴＮ１１１、及び第１転送部（バッファＶＦＮ１１）を含む領域１の回路構成及びレイアウトの具体例を示している。トランジスタＭ１及びＭ２は、バッファＶＦＮ１１においてカスコード接続型の電流源を構成している。バッファＶＦＮ１１は、これらのトランジスタＭ１及びＭ２とトランジスタＭ３乃至Ｍ６とを用いて、ボルテージフォロアを構成している。同様にして、図７及び８は、スイッチＳＣＳ１１１、容量ＣＴＳ１１１、及び第２転送部（バッファＶＦＳ１１）を含む領域２の回路構成及びレイアウトの具体例を示している。ここで、図６と図８とを比較して分かるように、容量ＣＴＮ１１１と容量ＣＴＳ１１１とは、互いに並進対称性を有しているとよい。また、バッファＶＦＮ１１と、バッファＶＦＳ１１とは、少なくともアクティブ領域及びポリシリコンにおいて、互いに並進対称性を有しているとよく、第１配線層、ビア１においても並進対称性を有しているとさらによい。さらには、領域１と、領域２とは、互いに並進対称性を有しているとよい。特に、第１配線層から下に配された各層について、並進対称性を有しているとよい。このような構成にすることにより、前述のノイズの他、各列の間における特性ばらつきを抑制することが可能となり、固体撮像装置の多画素化及び画素信号の高速読み出しに有利である。
【００１８】
また、領域１の上の配線層には、ゲインアンプＧＡ１１の出力Ｎｇａ１を伝搬するためのパターンが配されている。また、領域２の上の配線層には、バッファＶＦＮ１１の出力Ｎｖｆｎ１を伝搬するためのパターンが配されている。このため、本実施形態においては、容量ＣＴＮ１１１等を覆うようにシールドパターン４等を設けている。しかし、出力Ｎｇａ１及び出力Ｎｖｆｎ１を伝搬するためのパターンを領域１及び２の外側に配置する等をし、シールドパターン４を削除してもよい。
【００１９】
また、本実施形態においては、各転送部（バッファＶＦＮ１１等）は、ボルテージフォロアを構成するものとして説明したが、ソースフォロアやゲインアンプ等を構成するものとしてもよい。また、スイッチＳＣＮ１１１等には、例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせたアナログスイッチを用いるとよいが、いずれか一方のトランジスタによって構成されてもよい。また、本実施形態においては、各列に列アンプを配しているが、列アンプを複数の画素ユニットＰＵについて共通に用いる構成とすればよい。
【００２０】
最後に、固体撮像装置１０１の駆動方法の一例を述べる。図９は、固体撮像装置１０１の駆動するためのタイミングチャートを示している。制御信号ＰＳＥＬ１、ＰＳＥＬ２、ＰＲＥＳ１、ＰＲＥＳ２、ＰＴＸ１、及びＰＴＸ２は、前述のとおりであるので説明を省く。制御信号ＰＳＧＡは、スイッチＳＧＡ１１及びＳＧＡ２１の状態（導通状態となるか非導通状態となるか）を制御する信号である。制御信号ＰＳＣＮ１は、スイッチＳＣＮ１１１及びＳＣＮ１２１の状態を制御する信号である。制御信号ＰＳＣＳ１は、スイッチＳＣＳ１１１及びＳＣＳ１２１の状態を制御する信号である。制御信号ＰＳＣＮ２は、スイッチＳＣＮ２１１及びＳＣＮ２２１の状態を制御する信号である。制御信号ＰＳＣＳ２は、スイッチＳＣＳ２１１及びＳＣＳ２２１の状態を制御する信号である。制御信号ＰＳＨＮ１は、スイッチＳＨＮ１１の状態を制御する信号である。制御信号ＰＳＨＳ１は、スイッチＳＨＳ１１の状態を制御する信号である。制御信号ＰＳＨＮ２は、スイッチＳＨＮ２１の状態を制御する信号である。制御信号ＰＳＨＳ２は、スイッチＳＨＳ２１の状態を制御する信号である。これらの制御信号は、Ｈｉ状態になることによって、制御対象のトランジスタ又はスイッチを導通状態にし、Ｌｏｗ状態になることによって非導通状態にするものとして、以下を述べる。
【００２１】
時刻ｔ０において、ＰＳＥＬ１及びＰＳＥＬ２はＨｉ状態になっている。これにより、選択トランジスタＭ４１１、Ｍ４１２、Ｍ４２１、及びＭ４２２が導通状態になり、画素アレイ１０のうち第１行目及び第２行目の画素ユニットＰＵが選択された状態になる。また、時刻ｔ０においては、ＰＳＧＡはＨｉ状態になっている。これにより、ゲインアンプＧＡ１１、ＧＡ２１がバイアス電圧Ｖｒｅｆに対するボルテージフォロア状態になる。また、ＰＳＣＮ１及びＰＳＣＳ１がＨｉ状態になる。これにより、スイッチＳＣＮ１１１、ＳＣＳ１１１、ＳＣＮ１２１、及びＳＣＳ１２１が導通状態になり、容量ＣＴＮ１１１、ＣＴＳ１１１、ＣＴＮ１２１、及びＣＴＳ１２１は、リセット電圧Ｖｒｅｆに充電されうる。
【００２２】
時刻ｔ１において、ＰＲＥＳ１及びＰＲＥＳ２はＬｏｗ状態になっている。これにより、リセットトランジスタＭ２１１、Ｍ２１２、Ｍ２２１、及びＭ２２２は非導通状態になり、各画素ユニットＰＵのリセット状態が解除される。よって、前述のとおり、列信号線ＮＶ１１及びＮＶ２１のそれぞれは、選択されている各列の画素ユニットＰＵのそれぞれのリセット時の出力を伝搬しうる。また、時刻ｔ１においては、ＰＳＧＡはＬｏｗ状態になっている。これにより、ゲインアンプＧＡ１１は、増幅率Ｃｆ１１／Ｃｉ１１で列信号線ＮＶ１１を伝搬する信号を増幅する動作モードになる。また、ゲインアンプＧＡ２１は、増幅率Ｃｆ２１／Ｃｉ２１で列信号線ＮＶ２１を伝搬する信号を増幅する動作モードになる。また、時刻ｔ１においては、ＰＳＣＮ１及びＰＳＣＳ１はＬｏｗ状態になっている。これにより、スイッチＳＣＮ１１１、ＳＣＳ１１１、ＳＣＮ１２１、及びＳＣＳ１２１は非導通状態になり、容量ＣＴＮ１１１、ＣＴＳ１１１、ＣＴＮ１２１、及びＣＴＳ１２１の充電を終了する。
【００２３】
時刻ｔ２において、ＰＳＣＮ１はＨｉ状態になっている。これにより、第１行目、第１列目の画素ユニットＰＵから出力され、列アンプを介して増幅されたＮ信号は、容量ＣＴＮ１１１に保持されうる。同様にして、第２行目、第１列目の画素ユニットＰＵから出力され、列アンプを介して増幅されたＮ信号は、容量ＣＴＮ１２１に保持されうる。
【００２４】
時刻ｔ３において、ＰＴＸ１及びＰＴＸ２はＨｉ状態になっている。これにより、例えば、第１行目、第１列目の画素ユニットＰＵについては、転送トランジスタＭ１１１が導通状態になり、前述のとおり、光電変換素子Ｄ１１で蓄積された電荷に応じた画素信号が列信号線ＮＶ１１に出力される。他の画素ユニットＰＵについても同様である。よって、前述のとおり、列信号線ＮＶ１１及びＮＶ２１のそれぞれは、選択されている各列の画素ユニットＰＵのそれぞれについて、リセット時の出力成分と画素ユニットに入射した光量に応じた信号成分とを伝搬しうる。
【００２５】
時刻ｔ４において、ＰＳＣＳ１はＨｉ状態になっている。これにより、列信号線ＮＶ１１及びＮＶ２１から列アンプを介して増幅されたＳ信号のそれぞれは、容量ＣＴＳ１１１及びＣＴＳ１２１に保持されうる。
【００２６】
時刻ｔ５において、ＰＲＥＳ１及びＰＲＥＳ２はＨｉ状態になっている。これにより、各画素ユニットＰＵはリセット状態される。これをもって、第１行目、第１列目の画素ユニットＰＵの画素信号（Ｎ信号及びＳ信号）を容量ＣＴＮ１１１及びＣＴＳ１１１に保持する処理を終了している。また、第２行目、第１列目の画素ユニットＰＵの画素信号（Ｎ信号及びＳ信号）を容量ＣＴＮ１２１及びＣＴＳ１２１に保持する処理を終了している。
【００２７】
時刻ｔ６において、ＰＳＣＮ２はＨｉ状態になっている。これにより、容量ＣＴＮ１１１及びＣＴＮ１２１に保持されたＮ信号のそれぞれは、バッファＶＦＮ１１及びＶＦＮ２１によって、容量ＣＴＮ２１１及びＣＴＮ２２１のそれぞれに、それぞれ転送され、保持される。また、時刻ｔ６においては、ＰＳＣＳ２はＨｉ状態になっている。よって、同様にして、容量ＣＴＳ１１１及びＣＴＳ１２１に保持されたＳ信号のそれぞれは、バッファＶＦＳ１１及びＶＦＳ２１によって、容量ＣＴＳ２１１及びＣＴＳ２２１のそれぞれに、それぞれ転送され、保持される。
【００２８】
時刻ｔ７において、ＰＳＥＬ１及びＰＳＥＬ２はＬｏｗ状態になっており、ＰＳＥＬ３及びＰＳＥＬ４はＨｉ状態になっている。これにより、画素アレイ１０のうち第１行目及び第２行目の画素ユニットＰＵは非選択の状態になり、第３行目及び第４行目の画素ユニットＰＵが選択された状態になる。また、時刻ｔ７においては、ＰＳＣＮ１及びＰＳＣＳ１はＨｉ状態になっている。よって、時刻ｔ０で動作と同様にして、容量ＣＴＮ１１１、ＣＴＳ１１１、ＣＴＮ１２１、及びＣＴＳ１２１は、リセット電圧Ｖｒｅｆに充電されうる。ここで、第３行目及び第４行目の画素ユニットＰＵにおいては、第１行目及び第２行目の画素ユニットＰＵにおいて時刻ｔ０〜ｔ７にわたって為された前述の処理と同様の処理が、時刻ｔ７〜時刻ｔ１２にわたって為されうる。よって、第３行目及び第４行目の画素ユニットＰＵの処理の説明は省略する。
【００２９】
時刻ｔ８において、ＰＳＨＮ１及びＰＳＨＳ１はＨｉ状態になっている。これにより、スイッチＳＨＮ１及びＳＮＳ１が導通状態となり、容量ＣＴＮ２１１に保持されたＮ信号、及び容量ＣＴＳ２１１に保持されたＳ信号は、それぞれ水平信号線７及び８にそれぞれ出力される。その後、出力アンプＭＡ１は、該Ｎ信号と該Ｓ信号との差分を出力しうる。この処理は、以下において「水平転送」という。また、時刻ｔ８においては、ＰＳＨＮ２及びＰＳＨＳ２もＨｉ状態になっている。よって、同様にして、容量ＣＴＮ２２１に保持されたＮ信号、及び容量ＣＴＳ２２１に保持されたＳ信号は、それぞれ水平信号線２７及び２８にそれぞれ出力される。出力アンプＭＡ２は、該Ｎ信号と該Ｓ信号との差分を出力しうる。また、第１行目及び第２行目、第２列目の画素ユニットＰＵについては、以上において述べた処理と同様の処理が、読出部１６を介して為されている。
【００３０】
時刻ｔ９において、ＰＳＨＮ３、ＰＳＨＳ３、ＰＳＨＮ４、及びＰＳＨＳ４はＨｉ状態になっている。これにより、画素アレイ１０のうち第１行目、第３列目の画素ユニットＰＵ（列信号線ＮＶ１３に対応）の画素信号についての水平転送と、第２行目、第３列目の画素ユニットＰＵ（列信号線ＮＶ２３に対応）の画素信号についての水平転送とが為される。以降、同様にして、画素アレイ１０のうち第１行目及び第２行目、第４列目以降についても同様の処理が順次なされる。
【００３１】
ある時刻において、画素アレイ１０のうち第１行目及び第２行目について、各列について水平転送が終了し、この時刻を時刻ｔ１０とする。また、時刻ｔ７〜ｔ１０の間に、画素アレイ１０のうち第３行目及び第４行目の画素ユニットＰＵの画素信号（Ｎ信号及びＳ信号）を容量ＣＴＮ１１１、ＣＴＳ１１１等に保持する処理は、前述（時刻ｔ０〜ｔ５）の処理と同様にして終了している。また、時刻ｔ７〜ｔ１０の間は、画素アレイ１０の第１〜２行目の画素ユニットＰＵの画素信号についての水平転送と、第３〜４行目の画素ユニットＰＵの画素信号を読み出し、容量ＣＴＮ１１１、ＣＴＳ１１１等に保持する処理とを並列に行っている。よって、画素アレイ１０の１行分の水平走査期間が短縮され、フレーム速度を高速化することが可能となる。
【００３２】
時刻ｔ１１において、ＰＳＣＮ２及びＰＳＣＳ２はＨｉ状態になっている。これにより、前述（時刻ｔ６）の処理と同様にして、Ｎ信号及びＳ信号のそれぞれは容量ＣＴＳ２１１等に、それぞれ転送され、保持される。
【００３３】
時刻ｔ１２において、ＰＳＥＬ３及びＰＳＥＬ４はＬｏｗ状態になっており、ＰＳＥＬ５及びＰＳＥＬ６（不図示）はＨｉ状態になっている。これにより、画素アレイ１０の第５〜６行目の画素ユニットＰＵの画素信号についての処理が、前述（時刻ｔ７）の処理と同様にして開始される。このようにして、固体撮像装置１０１は駆動されうる。
【００３４】
以上、本実施形態によると、例えば、上記に示した駆動方法においても、前述のようなノイズや特性ばらつきを抑制することが可能となり、固体撮像装置の多画素化及び画素信号の高速読み出しに有利である。
【００３５】
また、本実施形態においては、図１０に例示されるように、奇数行の画素ユニットＰＵのための読出部１５と、偶数行の画素ユニットＰＵのための読出部１５とが、画素アレイ１０の列方向に平行な方向において互いに位置が異なるように配置されてもよい。図１０において用いられている記号は、前述のものと同様のものを示している。このようなレイアウト構成によって処理部１８を含む読出部１５を画素アレイ１０の各列に対応させてもよく、これによっても前述と同様の効果が得られる。さらに、素子を多く含む転送部（バッファＶＦＮ１１等）や列アンプ（ゲインアンプＧＡ１１、容量Ｃｆ１１、Ｃｉ１１等）を、画素ピッチＦの２倍の幅の中に配置すればよく、固体撮像装置のレイアウト設計において有利である。
【００３６】
＜第２実施形態＞
図１１乃至１３を参照しながら、第２実施形態の固体撮像装置１０２を説明する。図１１は、固体撮像装置１０２の構成例を示している。固体撮像装置１０２は、第１前段容量ＣＴＮ１１と第２前段容量ＣＴＳ１１とが、画素アレイ１０の列方向に垂直な方向において互いに位置が異なるように配されている点で、第１実施形態と異なる。また、固体撮像装置１０２には、画素アレイ１０の各列に１本の列信号線Ｖ１等が１本ずつ配されているため、固体撮像装置１０２は１つの出力部（出力部ＭＡ）を備えている。
【００３７】
容量ＣＴＮ１１から容量ＣＴＮ２１にＮ信号を転送するバッファＶＦＮ１、容量ＣＴＳ１１から容量ＣＴＳ２１にＳ信号を転送するＶＦＳ１等を含む転送部には、例えば、前述のようなアンプ回路が用いられうる。しかし、このような転送部は、これを構成するための素子数が多く、画素ピッチＦの間に配置することが難しい場合がある。これに対して、スイッチや容量は素子数も少ないため、画素ピッチＦの間にこれらを配置することは容易である。そこで、本実施形態では、第１前段容量ＣＴＮ１１及び第２前段容量ＣＴＳ１１については、画素アレイ１０の列方向に垂直な方向において互いに位置が異なるように配置している。
【００３８】
図１２は、本実施形態の処理部１８のレイアウトの具体例を示している。第２配線層と第３配線層（Ｍｅｔａｌ３）とは、ビア３（Ｖｉａ３）によって電気的に接続されている。図１１及び１２に示されている領域１３は、スイッチＳＣＮ１１（又は、ＳＣＮ１３）と容量ＣＴＮ１１（又は、ＣＴＮ１３）とを含み、領域１４は、スイッチＳＣＳ１１（又は、ＳＣＳ１３）と容量ＣＴＳ１１（又は、ＣＴＳ１３）とを含んでいる。その他の記号は、第１実施形態と同様のものを示している。
【００３９】
前述のとおり、領域１３と領域１４とは、画素アレイ１０の列方向に垂直な方向において互いに位置が異なるように配置されている。一方で、バッファＶＦＮ１（又は、ＶＦＮ３）とバッファＶＦＳ１（又は、ＶＦＳ３）とは、該列方向に平行な方向において互いに位置が異なるように配置されている。ここで、バッファＶＦＮ１及びＶＦＮ３と、バッファＶＦＳ１及びＶＦＳ３とは、少なくともアクティブ領域及びポリシリコンについて並進対称性を有しているとよい。また、第１配線層、ビア１、第２配線層についても並進対称性を有しているとさらによい。例えば、容量ＣＴＮ１１、ＣＴＳ１１、ＣＴＮ１３、及びＣＴＳ１３のそれぞれとバッファＶＦＮ１、ＶＦＳ１、ＶＦＮ３、及びＶＦＳ３のそれぞれとを接続する配線層におけるパターン６のそれぞれは、互いに並進対称性を有しているとよい。これは、例えば、図１２に示されるように、配線層において本来必要十分なパターンの長さよりも長いパターン（ダミー部分２３）を設けるとよい。また、ここでは図示していないが、スイッチＳＣＮ１１等と容量ＣＴＮ１１等とを接続する配線５のそれぞれ、及び容量ＣＴＮ１１等とバッファＶＦＮ１等とを接続する配線６のそれぞれに隣接するようにシールドパターンを配置してもよい。第１実施形態と同様の動作であるため説明を省略するが、図１３に、固体撮像装置１０２の駆動するためのタイミングチャートを示す。
【００４０】
以上、本実施形態によると、転送部等の素子を多く含む回路部を画素ピッチＦの間に配置する必要がない。そのため、固体撮像装置のレイアウト設計において有利であり、前述のようなノイズや特性ばらつきを抑制することができる。
【００４１】
＜第３実施形態＞
図１４乃至１６を参照しながら、第３実施形態の固体撮像装置１０３を説明する。固体撮像装置１０３は、図１４に例示されるように、各画素ユニットＰＵが複数の光電変換素子を備えている点で第２実施形態と異なる。例えば、第１行目、第１列目の画素ユニットＰＵは、光電変換素子Ｄａ１１及びＤｂ１１を備えている。このことは、位相差検出法を用いた焦点検出に利用されうる。
【００４２】
図１４では、画素アレイ１０には、２行×３列の画素ユニットＰＵを示している。ここで、光電変換素子Ｄａ１１〜Ｄａ２３は、第１像を読み出すためのフォトダイオードを示している。光電変換素子Ｄｂ１１〜Ｄｂ２３は、第２像を読み出すためのフォトダイオードを示している。トランジスタＭａ１１〜Ｍａ２３は、光電変換素子Ｄａ１１〜Ｄａ２３にそれぞれ対応した転送トランジスタである。トランジスタＭｂ１１〜Ｍｂ２３は、光電変換素子Ｄｂ１１〜Ｄｂ２３にそれぞれ対応した転送トランジスタである。スイッチＳＧＡ１及びＳＧＡ３は、ゲインアンプＧＡ１及びＧＡ３をリセットするためのものである。以下では、読出部１５のうち第１列目に対応する部分について述べる。第１像のための画素信号は、スイッチＳＣＳａ１１が導通状態になることによって読み出され、容量ＣＴＳａ１１に保持される。容量ＣＴＳａ１１に保持された信号は、転送部（ここでは、バッファＶＦＳａ１）によってスイッチＳＣＳａ２１を介して、容量ＣＴＳ２１に転送されて保持される。読出部１５のうち第３列目に対応する部分についても同様である。その他の記号は、第１及び第２実施形態と同様のものを示している。
【００４３】
固体撮像装置１０３は、画素アレイ１０の全体（又は一部）の画素ユニットＰＵのそれぞれから読み出された第１像及び第２像のための画素信号のそれぞれにしたがって、焦点検出を行いうる。焦点検出は、具体的には、第１像に基づく第１データと第２像に基づく第２データとの差（位相差）にしたがって為され、その結果に基づいて、例えば、第１データと第２データとのピークが一致するように焦点を合わせる。また、焦点検出の他、被写体の各部位についての距離を計測することにより３次元映像情報を得ることも可能である。
【００４４】
図１５は、本実施形態の処理部１８のレイアウトの具体例を示している。ここでは、スイッチＳＣＳａ１１、ＳＣＮ１１、及びＳＣＳ１１は、画素アレイ１０の列方向に垂直な方向における位置が互いに異なるように配置されている。また、容量ＣＴＳａ１１、ＣＴＮ１１、及びＣＴＳ１１は、画素アレイ１０の列方向に垂直な方向における位置が互いに異なるように配置されている。一方で、転送部のそれぞれ（バッファＶＦＳａ１１、ＶＦＮ１１、及びＶＦＳ１１）は、画素アレイ１０の列方向に平行な方向における位置が互いに異なるように配置されている。これらのことは、第２実施形態で述べた内容と同様の理由からである。
【００４５】
また、スイッチＳＣＳａ１１及び容量ＣＴＳａ１１（領域１７）と、スイッチＳＣＮ１１及び容量ＣＴＮ１１（領域１３）と、スイッチＳＣＳ１１及び容量ＣＴＳ１１（領域１４）とは、互いに並進対称性を有しているとよい。また、バッファＶＦＳａ１１、ＶＦＮ１１、及びＶＦＳ１１は、互いに並進対称性を有しているとよい。特に、第２配線層や第１配線層において設けられたパターンはダミー部（図１５において破線で示す）を有するパターンにし、並進対称性を有するようにするとよい。また、図示はしていないが、シールドパターンを配する場合においても、やはり並進対称性を有しているとよい。以上のようなレイアウト構成を採ることにより、高画素の固体撮像装置のレイアウト設計において有利であり、前述のようなノイズや特性ばらつきを抑制することができる。
【００４６】
最後に、固体撮像装置１０３の駆動方法の一例を述べる。図１６は、固体撮像装置１０３の駆動するためのタイミングチャートを示している。制御信号ＰＴＸａ１は、転送トランジスタＭａ１１、Ｍａ１２、及びＭａ１３の状態を制御する信号である。制御信号ＰＴＸｂ１は、転送トランジスタＭｂ１１、Ｍｂ１２、及びＭｂ１３の状態を制御する信号である。制御信号ＰＴＸａ２は、転送トランジスタＭａ２１、Ｍａ２２、及びＭａ２３の状態を制御する信号である。制御信号ＰＴＸｂ２は、転送トランジスタＭｂ２１、Ｍｂ２２、及びＭｂ２３の状態を制御する信号である。制御信号ＰＳＣＳａ１は、スイッチＳＣＳａ１１及びＳＣＳａ１３の状態を制御する信号である。制御信号ＰＳＣＳａ２は、スイッチＳＣＳａ２１及びＳＣＳａ２３の状態を制御する信号である。その他の記号は、前述と同様のものを示している。
【００４７】
時刻ｔ０において、ＰＳＥＬ１はＨｉ状態になっている。これにより、画素アレイ１０のうち第１行目の画素ユニットＰＵが選択された状態になる。また、時刻ｔ０においては、ＰＳＧＡはＨｉ状態なっている。これにより、ゲインアンプＧＡ１、ＧＡ３がバイアス電圧Ｖｒｅｆに対するボルテージフォロア状態になる。また、時刻ｔ０においては、ＰＳＣＮ１、ＰＳＣＳａ１及びＰＳＣＳ１がＨｉ状態になっている。よって、スイッチＳＣＮ１１、ＳＣＳａ１１、ＳＣＳ１１、ＳＣＮ１３、ＳＣＳａ１３、及びＳＣＳ１３が導通状態になる。これにより、容量ＣＴＮ１１、ＣＴＳａ１１、ＣＴＳ１１、ＣＴＮ１３、ＣＴＳａ１３、及びＣＴＳ１３は、リセット電圧Ｖｒｅｆに充電されうる。
【００４８】
時刻ｔ１において、ＰＲＥＳ１はＬｏｗ状態になっている。これにより、リセットトランジスタＭ２１１、Ｍ２１２、及びＭ２１３は非導通状態になり、各画素ユニットＰＵのリセット状態が解除される。よって、前述のとおり、列信号線ＮＶ１１及びＮＶ２１のそれぞれは、選択されている各列の画素ユニットＰＵのそれぞれのリセット時の出力を伝搬しうる。また、時刻ｔ１においては、ＰＳＧＡはＬｏｗ状態になっている。これにより、ゲインアンプＧＡ１は、増幅率Ｃｆ１／Ｃｉ１で列信号線ＮＶ１を伝搬する信号を増幅する動作モードになる。また、ゲインアンプＧＡ３は、増幅率Ｃｆ３／Ｃｉ３で列信号線ＮＶ３を伝搬する信号を増幅する動作モードになる。また、時刻ｔ１においては、ＰＳＣＮ１、ＰＳＣＳａ１及びＰＳＣＳ１はＬｏｗ状態になっている。よって、スイッチＳＣＮ１１、ＳＣＳａ１１、ＳＣＳ１１、ＳＣＮ１３、ＳＣＳａ１３、及びＳＣＳ１３は非導通状態になる。これにより、容量ＣＴＮ１１、ＣＴＳａ１１、ＣＴＳ１１、ＣＴＮ１３、ＣＴＳａ１３、及びＣＴＳ１３の充電を終了する。
【００４９】
時刻ｔ２において、ＰＳＣＮ１はＨｉ状態になっている。これにより、第１行目、第１列目の画素ユニットＰＵから出力され、列アンプを介して増幅されたＮ信号は、容量ＣＴＮ１１にそれぞれ保持されうる。同様にして、第１行目、第３列目の画素ユニットＰＵから出力され、列アンプを介して増幅されたＮ信号は、容量ＣＴＮ１３に保持されうる。
【００５０】
時刻ｔ３において、ＰＴＸａ１はＨｉ状態になっている。これにより、例えば、第１行目、第１列目の画素ユニットＰＵについては、転送トランジスタＭａ１１が導通状態になり、前述のとおり、光電変換素子Ｄａ１１で蓄積された電荷に応じた画素信号が列信号線ＮＶ１に出力される。第１行目の他の画素ユニットＰＵについても同様である。よって、前述のとおり、列信号線ＮＶ１及びＮＶ３のそれぞれは、選択されている各列の画素ユニットＰＵのそれぞれについて、リセット時の出力成分と画素ユニットＰＵに入射した光量に応じた信号成分とを伝搬しうる。
【００５１】
時刻ｔ４において、ＰＳＣＳａ１はＨｉ状態になっている。これにより、列信号線ＮＶ１及びＮＶ３から列アンプを介して増幅された信号（以下、「Ｓａ信号」）のそれぞれは、容量ＣＴＳａ１１及びＣＴＳａ１３に保持されうる。
【００５２】
時刻ｔ５において、ＰＳＣＮ２はＨｉ状態になっている。これにより、スイッチＳＣＮ２１及びＳＣＮ２３が導通状態になり、ＮＶ１及びＮＶ３から列アンプを介して増幅されたＮ信号が容量ＣＴＮ２１及びＣＴＮ２３にそれぞれ保持される。また、時刻ｔ５においては、ＰＳＣＳａ２もＨｉ状態になっている。これにより、スイッチＳＣＳａ２１及びＳＣＳａ２３が導通状態になり、Ｓａ信号が容量ＣＴＳ２１及びＣＴＳ２３にそれぞれ保持される。
【００５３】
時刻ｔ６において、ＰＳＨＮ１及びＰＳＨＳ１はＨｉ状態になっている。これにより、スイッチＳＨＮ２１及びＳＨＳ２１が導通状態になり、容量ＣＴＮ２１に保持されたＮ信号、及び容量ＣＴＳ２１に保持されたＳａ信号についてそれぞれ水平転送が為される。出力アンプＭＡは、これらの差分を出力しうる。また、時刻ｔ６においては、ＰＴＸａ１及びＰＴＸｂ１がＨｉ状態になっている。これにより、転送トランジスタＭａ１１、Ｍａ１２、Ｍｂ１１及びＭｂ１２が導通状態になる。よって、例えば、第１行目、第１列目の画素ユニットＰＵについては、光電変換素子Ｄａ１１及びＤｂ１１の双方において蓄積した電荷に応じた信号が列信号線ＮＶ１に出力される。よって、各列信号線ＮＶ１等に伝搬した信号のそれぞれは、後に列アンプによってそれぞれ増幅され、Ｓａ信号とＳｂ信号とが加算されたＳ信号として出力されうる。ここで、Ｓｂ信号は、光電変換素子Ｄａ１１及びＤｂ１１のうち光電変換素子Ｄｂ１１において蓄積した電荷に応じた信号が列アンプによって増幅された信号成分を示している。
【００５４】
時刻ｔ７において、ＰＳＨＮ２及びＰＳＨＳ２はＨｉ状態になっている。これにより、スイッチＳＨＮ２３及びＳＨＳ２３が導通状態になり、容量ＣＴＮ２３に保持されたＮ信号、及び容量ＣＴＳ２３に保持されたＳａ信号についてそれぞれ水平転送が為される。出力アンプＭＡは、これらの差分を出力しうる。また、時刻ｔ７においては、ＰＳＣＳ１はＨｉ状態になっている。これにより、スイッチＳＣＳ１１及びＳＣＳ１３が導通状態になり、各列の列アンプを介して増幅されたＳ信号（Ｓａ信号＋Ｓｂ信号）が、容量ＣＴＳ１１及びＣＴＳ１３に保持される。
【００５５】
時刻ｔ８において、ＰＳＣＳ１はＬｏｗ状態になっている。よって、スイッチＳＣＳ１１及びＳＣＳ１３が非導通状態になる。これにより、第１行目、第１列目の画素ユニットＰＵのＳ信号を容量ＣＴＳ１１に保持する処理を終了している。また、第３行目、第１列目の画素ユニットＰＵのＳ信号を容量ＣＴＳ１３に保持する処理を終了している。
【００５６】
時刻ｔ９において、第３列目以降の水平転送も終わっている。また、時刻ｔ９においては、ＰＳＣＮ２はＨｉ状態になっている。よって、スイッチＳＣＮ２１及びＣＳＮ２３が導通状態になる。これにより、容量ＣＴＮ１１及びＣＴＮ１３に保持されたＮ信号のそれぞれは、バッファＶＦＮ１及びＶＦＮ３を介して、容量ＣＴＮ２１及びＣＴＮ２３にそれぞれ転送されて保持される。また、時刻ｔ９においては、ＰＳＣＳ２もＨｉ状態になっている。よって、同様にして、容量ＣＴＳ１１及びＣＴＳ１３に保持されたＳ信号のそれぞれは、バッファＶＦＳ１及びＶＦＳ３を介して、容量ＣＴＳ２１及びＣＴＳ２３にそれぞれ転送されて保持される。ここで、時刻ｔ６〜ｔ９の期間においては、画素アレイ１０の第１行目の画素ユニットＰＵのＳａ信号及びＮ信号についての水平転送と、Ｓ信号を読み出し、容量ＣＴＮ１１、ＣＴＳ１３等に保持する処理とを並列に行っている。よって、画素アレイ１０の１行分の水平走査期間が短縮され、フレーム速度を高速化することが可能となる。
【００５７】
時刻ｔ１０において、ＰＳＣＨ１及びＰＳＣＳ１はＨｉ状態になっている。よって、スイッチＳＨＮ２１及びＳＨＳ２１が導通状態になる。これにより、容量ＣＴＮ２１に保持されたＮ信号、容量ＣＴＳ２１に保持されたＳ信号は、水平転送されうる。出力アンプＭＡは、これらの差分を出力しうる。ここで、第１行目、第１列目の画素信号のうち、Ｓ信号とＮ信号との差分、及びＳａ信号とＮ信号との差分が得られている。よって、これらから、Ｓｂ信号を算出することができる。また、時刻ｔ１０においては、ＰＳＥＬ１はＬｏｗ状態になっており、ＰＳＥＬ２はＨｉ状態になっている。これにより、以降、画素アレイ１０の第２行目の処理が、前述と同様にして開始されうる。
【００５８】
時刻ｔ１１において、ＰＳＣＨ２及びＰＳＣＨ２がＨｉ状態になっている。よって、スイッチＳＨＮ２３及びＳＨＳ２３が導通状態になる。これにより、容量ＣＴＮ２３に保持されたＮ信号、及び容量ＣＴＳ２３に保持されたＳ信号は、水平転送される。
【００５９】
時刻ｔ１２において、図示していない第３列目以降の画素ユニットＰＵのＮ信号及びＳ信号についての水平転送が終わっている。
【００６０】
時刻ｔ１３では、ＰＳＥＬ２はＬｏｗ状態になり、ＰＳＥＬ３（不図示）がＨｉ状態になっている。これにより、画素アレイ１０の第３行目の画素ユニットＰＵの画素信号についての処理が、前述と同様にして開始される。以上のようにして、固体撮像装置１０３は駆動されうる。
【００６１】
以上、本実施形態によると、例えば、上記に示される駆動方法においても、前述のようなノイズや特性ばらつきを抑制することが可能となり、固体撮像装置の多画素化及び画素信号の高速読み出しに有利である。
【００６２】
以上の３つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途、機能、およびその他の仕様の変更が適宜可能であり、他の実施形態によっても実施されうることは言うまでもない。センサ部は、例えば、ＣＭＯＳイメージセンサとして構成され、その他の如何なるセンサでもよい。
【００６３】
また、以上の実施形態は、カメラに含まれる固体撮像装置について述べたが、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
0006023437.tif 000002
【図２】
0006023437.tif 000003
【図３】
0006023437.tif 000004
【図４】
0006023437.tif 000005
【図５】
0006023437.tif 000006
【図６】
0006023437.tif 000007
【図７】
0006023437.tif 000008
【図８】
0006023437.tif 000009
【図９】
0006023437.tif 000010
【図１０】
0006023437.tif 000011
【図１１】
0006023437.tif 000012
【図１２】
0006023437.tif 000013
【図１３】
0006023437.tif 000014
【図１４】
0006023437.tif 000015
【図１５】
0006023437.tif 000016
【図１６】
0006023437.tif 000017