(57)【特許請求の範囲】
【請求項１】
振動部と、
前記振動部の主面に対する平面視において、前記振動部と並んでいると共に、
前記振動部と繋がっており、かつ前記振動部の厚さより厚さが厚い厚肉部と、
前記振動部の両主面のそれぞれに配置されている励振電極と、
前記厚肉部および前記振動部の両主面のそれぞれに配置されており、同一主面側にある前記励振電極と電気的に接続されているリード電極と、を含み、
前記励振電極の一電極膜と前記リード電極の一導電膜とが一体的に連続している同一層膜であり、
前記リード電極は、さらに前記一導電膜と同じ材質の導電層膜を有し、
前記厚肉部および前記振動部の前記両主面において、前記導電層膜は、前記厚肉部に配置されている前記リード電極の前記一導電膜の表面と、前記振動部に配置されている前記リード電極の前記一導電膜の表面と、に接続している、
ことを特徴とする振動素子。
【請求項２】
請求項１に記載の振動素子において、
前記リード電極の厚さは、前記励振電極の厚さより厚い、
ことを特徴とする振動素子。
【請求項３】
請求項１または２に記載の振動素子において、
前記同一層膜の材質と前記導電層膜の材質がＡｕであり、
前記リード電極の最上層が前記導電層膜である、
ことを特徴とする振動素子。
【請求項４】
請求項１ないし３のいずれか一項に記載の振動素子と、
前記振動素子が収容されているパッケージと、を備えている、
ことを特徴とする振動子。
【請求項５】
請求項４に記載の振動子において、
前記パッケージが搭載面を有するパッケージ本体、蓋部材、及び前記搭載面に載置されている搭載パッド並びに電極端子を有し、
前記振動素子の両主面の内、一方の主面にある前記リード電極が、前記搭載パッドと対向しているとともに前記搭載パッドと導電性接着剤を介して導通接続しており、
前記振動素子の両主面の内、他方の主面にある前記リード電極がボンディングワイヤーを介して前記電極端子に導通接続している、
ことを特徴とする振動子。
【請求項６】
請求項１ないし３のいずれか一項に記載の振動素子と、前記振動素子を励振する発振回路と、を備えている、
ことを特徴とする発振器。
【請求項７】
請求項４または５に記載の振動子、または請求項６に記載の発振器を備える、
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動素子、振動子、発振器および電子機器に関する。
【背景技術】
【０００２】
近年、小型で高周波発振する圧電発振器の振動素子として、励振する主振動の振動モードが厚みすべり振動であり、優れた周波数温度特性の三次曲線を有するＡＴカット水晶振動子が、多くの電子機器に使用されていが、更なる高周波化と小型化が実現される振動子が要求されている。ＡＴカット水晶振動子の高周波化には、振動素子の振動部分の厚みを薄くすることが一般的であるが、振動部分の薄型化に伴い、振動部分に形成される励振電極も、より薄い導電層にする必要があった。
【０００３】
しかし、励振導電層をより薄くすることで、導通抵抗の上昇などの課題があった。これに対して、特許文献１では、振動部分の水晶振動素子の厚みと、励振導電層の厚みと、の最適な厚み比によって振動子を形成することによって、水晶と導電層との間に生じる熱ひずみを低減し、良好な周波数温度特性を得ることが開示されている。
【０００４】
また、特許文献２でも、特許文献１と同様に、振動部分における水晶振動素子と導電層との適正な厚み比によって振動子を形成することによって、ヒステリシスによるリフロー前後の周波数変化および周波数温度特性の変化を防止することが開示されている。さらに、励振導電層を薄くすることに導通抵抗が大きくなりＣＩ値が増加する場合には、引出電極の膜厚を励振導電層より厚くすることで改善できることも開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２８４４８４号公報
【特許文献２】特開２００５−２０３８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述の特許文献１，２に開示されているように、励振電極をより薄く形成することによって良好な周波数温度特性を有する振動子を得ることができても、励振電極に比べ引出電極を厚膜化することによって励振電極と引出電極との間の電気的な接続が不安定となる恐れがあった。
【０００７】
そこで、励振電極に対して厚膜の引出電極を形成しても、電気的接続を確実に取ることができる振動素子、振動子を提供し、確実に動作する発振器および電子機器を提供する。
【課題を解決するための手段】
【０００８】
本発明は、少なくとも上述の課題の一つを解決するように、下記の形態または適用例として実現され得る。
【０００９】
〔適用例１〕本適用例の振動素子は、振動部と、前記振動部と一体化され、前記振動部の厚みより厚い肉厚部と、前記振動部の両主面に配置されている一層以上の導電層からなる励振電極と、前記厚肉部に配置されており、前記励振電極と電気的に接続されている、一層以上の導電層からなるリード電極と、を含み、前記励振電極および前記リード電極の少なくとも一層が、同一層であることを特徴とする。
【００１０】
本適用例の振動素子によれば、リード電極と励振電極とに跨って少なくとも一層の導電層が形成されることにより、リード電極と励振電極との電気的な接続が確実に保持され、動作の信頼性が高い振動素子を得ることができる。
【００１１】
〔適用例２〕上述の適用例において、前記リード電極は、前記同一層上に一層以上の導電層が積層されたものである、ことを特徴とする。
【００１２】
上述の適用例によれば、振動部の振動性能を高めるために励振電極は、極力薄く成膜されるが、薄膜化によって増加する抵抗による損失、いわゆるオーミックロスが増加する。振動に寄与しないリード電極を励振電極より厚く形成することによって、オーミックロスを低減することができ、これによりＣＩ値の劣化を抑制することができる。
【００１３】
〔適用例３〕本適用例の振動子は、上述の振動素子と、前記圧電振動素子が収容されているパッケージと、を備えていることを特徴とする。
【００１４】
本適用例の振動子によれば、リード電極と励振電極との電気的な接続が確実に保持され、動作の信頼性が高い振動素子を得ることができる。更にオーミックロスが低減され、ＣＩ値の劣化が抑制される振動子を得ることができる。
【００１５】
〔適用例４〕本適用例の発振器は、上述の振動素子と、前記圧電振動素子を励振する発振回路と、を備えていることを特徴とする。
【００１６】
本適用例の発振器によれば、リード電極と励振電極との電気的な接続が確実に保持され、動作の信頼性が高く、オーミックロスが低減されてＣＩ値の劣化が抑制される振動子を用いることで、信頼性が高く安定した性能の発振器を得ることができる。
【００１７】
〔適用例５〕本適用例の電子機器は、上述の振動素子、または上述の発振器を備えることを特徴とする。
【００１８】
本適用例の電子機器によれば、リード電極と励振電極との電気的な接続が確実に保持され、動作の信頼性が高く、オーミックロスが低減されてＣＩ値の劣化が抑制される振動子を用いることで、信頼性が高く安定した性能の電子機器を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る振動素子を示す、（ａ）は平面図、ｂ）は（ａ）に示すＡ−Ａ´部の断面図、（ｃ）は（ａ）に示すＢ−Ｂ´部の断面図。
【図２】ＡＴカット水晶基板と結晶軸との関係を説明する斜視図。
【図３】第１実施形態に係る振動素子の導電層の構成を説明する拡大断面図。
【図４】第１実施形態に係る振動素子の製造フローチャート。
【図５】第１実施形態に係る振動素子の製造方法を示す概略断面図および概略平面図。
【図６】第１実施形態に係る振動素子の製造方法を示す概略断面図および概略平面図。
【図７】第３実施形態に係る振動子を示す、（ａ）は平面図、（ｂ）は（ａ）に示すＣ−Ｃ´部の断面図。
【図８】第４実施形態に係る発振器を示す、（ａ）は平面図、（ｂ）は（ａ）に示すＤ−Ｄ´部の断面図。
【図９】第５実施形態に係る電子機器の模式図。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明に係る実施形態を説明する。
【００２１】
（第１実施形態）
図１は、第１実施形態に係る振動素子を示し、（ａ）は平面図、（ｂ）は（ａ）に示すＡ−Ａ´部の断面図、（ｃ）は（ａ）に示すＢ−Ｂ´部の断面図である。図１（ａ）に示すように、振動素子１は、圧電材料から形成された圧電基板１０と、圧電基板１０の両面に形成された電極２０と、を備えている。圧電基板１０は、矩形の平面形状に薄肉の平板状に形成された振動部１１と、振動部１１の矩形平面の３辺と繋がる振動部１１より厚肉に形成された厚肉部としての支持部１２と、を備えている。図１（ｂ）に示すように、振動部１１の振動の主面としての一方の面１１ａ（以降、第１振動面１１ａという）は、支持部１２の一方の面１２ａ（以降、第１支持面１２ａという）より段差面１２ｂと繋がり、いわゆる振動部１１は支持部１２から陥没した形態となっている。しかし、振動部１１の振動の主面としての他方の面１１ｂ（以降、第２振動面１１ｂという）と支持部１２の他方の面１２ｃ（以降、第２支持面１２ｃという）とは、同一面に形成されている。
【００２２】
電極２０は、第１振動面１１ａおよび第１支持面１２ａに形成される第１電極２１と、第２振動面１１ｂおよび第２支持面１２ｃに形成される第２電極２２、とを備えている。第１電極２１は、第１振動面１１ａに形成された第１励振電極２１ａと、第１励振電極２１ａに接続し第１振動面１１ａと段差面１２ｂと第１支持面１２ａとに形成される第１リード電極２１ｂと、パッケージの備える接続電極と接続される第１支持面１２ａに形成された第１パッド２１ｃと、を備えている。同様に、第２電極２２は、第２振動面１１ｂに形成された第２励振電極２２ａと、第２励振電極２２ａに接続し第２振動面１１ｂと第２支持面１２ｃとに形成される第２リード電極２２ｂと、パッケージの備える接続電極と接続される第２支持面１２ｃに形成された第２パッド２２ｃと、を備えている。
【００２３】
振動素子１は、第１パッド２１ｃおよび第２パッド２２ｃから入力された励振電流によって、第１励振電極２１ａと第２励振電極２２ａとの間の振動部１１に電界が生じ、圧電効果により振動部１１が振動する。圧電基板１０を、三方晶系の圧電材料に属する水晶を用いて形成する場合、図２に示すように、互いに直交する結晶軸Ｘ，Ｙ，Ｚを有する。Ｘ軸は電気軸、Ｙ軸は機械軸、Ｚ軸は光学軸と、それぞれ呼称され、ＸＺ面をＸ軸の回りに所定の角度θだけ回転させた平面に沿って、切り出された平板が圧電基板１０として用いられる。
【００２４】
例えば、ＡＴカット水晶基板の場合、角度θは３５．２５°（３５°１５′）である。ここで、Ｙ軸とＺ軸とをＸ軸の回りに角度θ回転させ、Ｙ´軸およびＺ´軸とすると、ＡＴカット水晶基板は、直交する結晶軸Ｘ，Ｙ´，Ｚ´を有する。従ってＡＴカット水晶基板は、厚み方向がＹ´軸であり、Ｙ´軸に直交するＸ軸とＺ´軸を含む面が主面であり、主面に厚み滑り振動が主振動として励振される。このように形成されるＡＴカット水晶基板から圧電基板１０が形成される。なお、本実施形態に係る圧電基板１０は、図２に示す角度θが３５．２５°のＡＴカットに限定されず、例えば、厚み滑り振動を励振するＢＴカットなどの圧電基板であってもよい。
【００２５】
ここで、電極２０について図３を用いて説明する。図３は図１（ｂ）に示す断面図の部分拡大図である。第１電極２１は、図３に示すように、導電層としての第１導電層３１ａ、第２導電層３１ｂ、および第３導電層３１ｃが第１振動面１１ａおよび第１支持面１２ａ上に積層され、形成されている。また第２電極２２は、導電層としての第１導電層３２ａ、第２導電層３２ｂ、および第３導電層３２ｃが第２振動面１１ｂおよび図示されないが第２支持面１２ｃ上に積層され、形成されている。
【００２６】
振動部１１の第１振動面１１ａ表面には第１電極２１の第１励振電極２１ａとして、第１導電層３１ａと第２導電層３１ｂとが積層されている。第１導電層３１ａは、例えば圧電基板１０の水晶との密着性に優れたニッケル（Ｎｉ）を下地層として成膜され、第１導電層３１ａの表層に、導電膜として金（Ａｕ）を用いて第２導電層３１ｂを成膜する。また支持部１２の第１支持面１２ａ、段差面１２ｂおよび第１振動面１１ａには第１電極２１の第１リード電極２１ｂとして、第１導電層３１ａと第２導電層３１ｂと第３導電層３１ｃとが積層されている。第３導電層３１ｃとしては、導電膜として金が成膜される。
【００２７】
第１励振電極２１ａと第１リード電極２１ｂとには、共通導電層として第１導電層３１ａ、第２導電層３１ｂを有し、第１リード電極２１ｂを厚く形成するために第１リード電極２１ｂには、共通電極の第２導電層３１ｂ上に第３導電層３１ｃが積層されている。このように第１電極２１を形成することにより、振動部１１の振動性能を高めるために第１励振電極２１ａは、極力薄く成膜されるが、薄膜化によって増加する抵抗による損失、いわゆるオーミックロスを低減するために第１リード電極２１ｂを第１励振電極２１ａより厚膜に形成する。これによりＣＩ値の劣化を抑制することができる。また、第１導電層３１ａと第２導電層３１ｂとを、第１励振電極２１ａと第１リード電極２１ｂとの共通電極として、同一層膜としていることにより、第１リード電極２１ｂと第１励振電極２１ａとの電気的な接続が確実に行われ、高い信頼性を有する振動素子１を得ることができる。
【００２８】
同様に、第２振動面１１ｂおよび第２支持面１２ｃに形成される第２電極２２においても、第２振動面１１ｂ表面には第２励振電極２２ａとして、第１導電層３２ａと第２導電層３２ｂとが積層され、第２支持面１２ｃおよび第２振動面１１ｂには第２リード電極２２ｂとして、第１導電層３２ａと第２導電層３２ｂと第３導電層３２ｃとが積層されている。第２電極２２においても、振動部１１の振動性能を高めるために第２励振電極２２ａは、極力薄く成膜されるが、薄膜にするに従って増加する抵抗による損失、いわゆるオーミックロスを低減するために第２リード電極２２ｂを第２励振電極２２ａより厚膜に形成する。これによりＣＩ値の劣化を抑制することができる。また、第１導電層３２ａと第２導電層３２ｂとを、第２励振電極２２ａと第２リード電極２２ｂとの共通電極として、同一層膜としていることにより、第２リード電極２２ｂと第２励振電極２２ａとの電気的な接続が確実に行われ、高い信頼性を有する振動素子１を得ることができる。
【００２９】
なお本実施形態では第１導電層３１ａ，３２ａ、第２導電層３１ｂ，３２ｂ、第３導電層３１ｃ，３２ｃの３層の導電層が積層される電極２０の構成を説明したが、これに限定はされない。少なくとも第１励振電極２１ａおよび第２励振電極２２ａの導電層の厚みより、第１リード電極２１ｂおよび第２リード電極２２ｂの導電層の厚みが厚く形成されていればよい。更に、第１励振電極２１ａおよび第２励振電極２２ａを構成する１層以上の導電層と、第１リード電極２１ｂおよび第２リード電極２２ｂを構成する１層以上の導電層とにおいて、少なくとも１層以上の同一層を有していれば、導電層の層数には限定されない。
【００３０】
（第２実施形態）
第２実施形態として、上述した第１実施形態に係る振動素子１の圧電基板１０への電極２０の形成方法の一つの実施形態を例示する。図４は、第２実施形態に係る圧電基板１０への電極２０の形成方法を示すフローチャートである。また、図５，６は振動素子１の製造方法を示す図１に示すＡ−Ａ´部における概略断面図、および概略平面図である。
【００３１】
〔圧電基板準備工程〕
まず、図５（ａ）に示すように、水晶により形成された圧電基板１０を準備する圧電基板準備工程（Ｓ１）を行う。圧電基板準備工程（Ｓ１）では、検査等の品質チェックにより良品と判定された圧電基板１０を、洗浄、計数、冶具への取り付け、などを行い、次の第１導電層成膜工程に移行する。
【００３２】
〔第１導電層成膜工程〕
第１導電層成膜工程（Ｓ２）では、図５（ｂ）に示すように、圧電基板１０の主面側の両面全面に第１導電層３１ａ，３２ａを成膜する。成膜材料としては、圧電基板１０を形成する水晶との密着性に優れるニッケル（Ｎｉ）を、スパッタリング法、蒸着法あるいはＣＶＤ法などの方法により約７ｎｍの厚さに成膜する。成膜後、次の第２導電層成膜工程へ移行する。なお、第１導電層成膜工程（Ｓ２）において、圧電基板１０の図示側面部１０ａに第１導電層３１ａ，３２ａが成膜されてもよい。
【００３３】
〔第２導電層成膜工程〕
第２導電層成膜工程（Ｓ３）では、図５（ｃ）に示すように、第１導電層成膜工程（Ｓ２）において成膜された第１導電層３１ａ，３２ａの表面に第２導電層３１ｂ，３２ｂを成膜する。成膜材料としては導電性、耐食性に優れる金（Ａｕ）を、スパッタリング法、蒸着法あるいはＣＶＤ法などの方法により約６０ｎｍの厚さに成膜する。なお、第２導電層成膜工程（Ｓ３）においても、圧電基板１０の図示側面部１０ａ側に第２導電層３１ｂ，３２ｂが成膜されてもよい。
【００３４】
〔マスク形成工程〕
第２導電層成膜工程（Ｓ３）によって第２導電層３１ｂ，３２ｂが形成されると、マスク形成工程（Ｓ４）に移行する。マスク形成工程（Ｓ４）は、図５（ｄ）に示すように励振電極２１ａ，２２ａに対応する領域を覆うようにマスク４０を形成する。マスク４０は、例えばステンレス、チタンなどの金属によってマスク４０を成形し第２導電層３１ｂ，３２ｂ表面に接着剤などにより固着する方法、あるいは、耐熱樹脂材料を第２導電層３１ｂ，３２ｂ表面にマスク４０の形状に形成する方法、などによって形成される。マスク４０が形成され、第３導電層成膜工程に移行する。
【００３５】
〔第３導電層成膜工程    〕
第３導電層成膜工程（Ｓ５）では、図６（ｅ）に示すように、マスク形成工程（Ｓ４）によって形成されたマスク４０の表面も含め、第２導電層３１ｂ，３２ｂ表面上に第３導電層３１ｃ，３２ｃを成膜する。第３導電層３１ｃ，３２ｃは導電膜として金を、スパッタリング法、蒸着法あるいはＣＶＤ法などの方法により約２００ｎｍの厚さに成膜する。これによって、後述する方法によって形成されるリード電極２１ｂ，２２ｂが、励振電極２１ａ，２２ａより厚く成膜することができる。
【００３６】
第３導電層３１ｃ，３２ｃがマスク４０の表面も含めて成膜された後、図６（ｆ）に示すように、マスク４０を第２導電層３１ｂ，３２ｂから離間させることにより、マスク４０の表面に成膜された第３導電層３１ｃ，３２ｃの一部導電層３１ｄ，３２ｄも含めて除去され、その領域には第２導電層３１ｂ，３２ｂが露出する。そして次にエッチングマスク形成工程へ移行する。
【００３７】
〔エッチングマスク形成工程〕
エッチングマスク工程（Ｓ６）では、図６（ｇ）に示すように、いわゆるファオトリソグラフィ技術を用いてエッチングパターンにレジスト剤を成形しエッチングマスク５０を形成する。すなわち、電極２０に対応する領域形状に、エッチングマスク５０が形成される。エッチングマスク５０が形成された後、電極エッチング工程に移行する。
【００３８】
〔電極エッチング工程〕
電極エッチング工程（Ｓ７）では、導電層を形成するＮｉおよびＡｕを除去することができるエッチング液に浸漬することにより、図６（ｈ）に示すように、エッチングマスク５０に覆われていない導電層が圧電基板１０から除去される。そして、エッチングマスク５０を除去することにより、図１あるいは図３に示す振動素子１が形成される。
【００３９】
上述した製造方法によって形成される振動素子１は、第１導電層３１ａ，３２ａおよび第２導電層３１ｂ，３２ｂが、励振電極２１ａ，２２ａとリード電極２１ｂ，２２ｂと亘って同一層として形成されていることで、電気的な接続を確実に維持しながら、リード電極２１ｂ，２２ｂの膜厚を厚く形成することができる。よって、オーミックロスを低減し、ＣＩ値の劣化を抑制することができる振動素子１を得ることができる。
【００４０】
（第３実施形態）
第３実施形態として、第１実施形態に係る振動素子１を備える振動子を説明する。図７は、第３実施形態に係る振動子１００を示し、（ａ）は蓋部材を省略した平面図、（ｂ）は（ａ）に示すＣ−Ｃ´部の断面図である。振動子１００は、図７（ａ），（ｂ）に示すように、矩形の箱状に形成されたパッケージ本体２００と、金属あるいはセラミックスもしくはガラスなどから形成される蓋部材３００と、により形成されるパッケージ４００の内部に、振動素子１が気密に収納される構成となっている。
【００４１】
パッケージ本体２００は、図７（ｂ）に示すように、第１基板２１０と、第２基板２２０と、枠状に形成された第３基板２３０と、を積層し気密固定し、第１基板２１０の外部面２１０ａに実装端子２５０が複数形成され、第３基板２３０の上端面２３０ａにシーリング２４０が形成されている。第３基板２３０と第２基板２２０とにより、振動素子１が収納される凹部２００ａ（以下、キャビティ２００ａという）が形成される。また、第２基板２２０の振動素子１を載置する搭載面２２０ａには、後述する振動素子１のパッド２１ｃ，２２ｃと電気的に接続される搭載パッド２７０と電極端子２８０が形成されている。これらの搭載パッド２７０と電極端子２８０とは、パッケージ本体２００の内部に形成された内部配線によって実装端子２５０と電気的に接続されている。なお搭載パッド２７０は、振動素子１をキャビティ２００ａ内に載置した場合に第１支持面１２ａに形成された第１パッド２１ｃに対応する領域に形成される。
【００４２】
パッケージ本体２００のキャビティ２００ａ内に、振動素子１は第１励振電極２１ａが第２基板２２０の搭載面２２０ａと対向するように載置される。そして、振動素子１の第１パッド２１ｃと、第２基板２２０の搭載面２２０ａに形成された搭載パッド２７０と、の間に導電性接着剤５００を塗布、硬化させることによりパッケージ本体２００に振動素子１が固定され、振動素子１の第２支持面１２ｃに形成された第２パッド２２ｃと、第２基板２２０の搭載面２２０ａに形成された電極端子２８０と、はボンディングワイヤーＢＷによって導通接続されている。このようにキャビティ２００ａに振動素子１を載置固定し、蓋部材３００を第３基板２３０に備えるシーリング２４０によって気密固定することにより、振動子１００が得られる。
【００４３】
第３実施形態に係る振動子１００では、振動素子１が支持固定される部位が第１パッド２１ｃ部の１点であるが、第１パッド２１ｃが形成されている部位と振動部１１との間に貫通溝１３（図１参照）を形成することによって、導電性接着剤５００に起因して圧電基板１０に生じる応力を緩和することができるため、周波数再現性、周波数温度特性、ＣＩ温度特性、および周波数エージング特性に優れた振動子１００を得ることができる。
【００４４】
（第４実施形態）
第４実施形態として、第１実施形態に係る振動素子１を備える電子デバイスとしての発振器を説明する。図８は、第３実施形態に係る発振器１０００を示し、（ａ）は蓋部材を省略した平面図、（ｂ）は（ａ）に示すＤ−Ｄ´部の断面図である。発振器１０００は、図８（ａ），（ｂ）に示すように、パッケージ本体１１００と蓋部材１２００とにより形成されるパッケージ１３００の内部に、振動素子１と、振動素子１を励振させる発振回路を含む半導体装置１４１０と、電圧により容量が変化する可変容量素子、もしくは温度により抵抗値が変化するサーミスター、インダクターなどの少なくともどちらかである電子部品１４２０と、を備えている。
【００４５】
図８（ｂ）に示すように、パッケージ本体１１００は、第１基板１１１０と、第２基板１１２０と、第３基板１１３０と、を積層して形成されている。実装端子１１５０は第１基板１１１０の外部面１１１０ｂに複数形成されている。第２基板１１２０と第３基板１１３０とは、中央部が除去された枠状に形成され、第１基板１１１０と、第２基板１１２０と、第３基板１１３０と、を積層することにより、振動素子１、半導体装置１４１０、電子部品１４２０などを収納する凹部１１００ａ（以下、キャビティ１１００ａという）が形成される。また、第２基板１１２０の振動素子１を載置する搭載面１１２０ａには、振動素子１のパッド２１ｃ，２２ｃと電気的に接続される搭載パッド１１７０と電極端子１１８０が形成されている。これらの搭載パッド１１７０と電極端子１１８０とは、パッケージ本体１１００の内部に形成された内部配線によって半導体装置１４１０もしくは電子部品１４２０と電気的に接続されている。なお搭載パッド１１７０は、振動素子１をキャビティ１１００ａ内に載置した場合に第１支持面１２ａに形成された第１パッド２１ｃに対応する領域に形成される。
【００４６】
振動素子１の第２基板１１２０への固定は、上述した第３実施形態と同様であるため、説明は省略する。半導体装置１４１０は、第１基板１１１０の電子部品搭載面１１１０ａの所定位置に接着剤などにより固定し、半導体装置１４１０の端子と、電子部品搭載面１１１０ａに設けられた電極端子１４３０とボンディングワイヤーＢＷによって電気的に接続する。また、電子部品１４２０は、電子部品搭載面１１１０ａの所定の固定位置に形成された金属バンプなどにより接続固定される。電極端子１４３０は第１基板１１１０の内部配線１１６０によって第１基板１１１０の外部面１１１０ｂに形成される複数の実装端子１１５０に接続されている。
【００４７】
キャビティ１１００ａに振動素子１、半導体装置１４１０および電子部品１４２０を接続固定し、パッケージ本体１１００を蓋部材１２００により気密封止することにより発振器１０００を得る。
【００４８】
第４実施形態として上述の通り、パッケージ１３００の内部に振動素子１と、発振回路を含む半導体装置１４１０と、電子部品１４２０と、を備える発振器１０００を説明したが、これに限定されない。例えば、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）技術を応用し、電子機器のプリント基板、等に振動素子１、および発振回路を含む半導体装置１４１０と、電子部品１４２０と、を剥き出しの状態で実装し、その後、チップをモールドしたり、キャップを被せたりして発振器を形成してもよい。または、プリント基板に振動素子１を一方の電極で接合材を介して一点支持し電気的にも接続し、他方の電極をワイヤ接続しても良い。
【００４９】
（第５実施形態）
図９は、電子機器の一例を示す概略構成図である。電子機器２０００は、第３実施形態に係る振動子１００を備えている。電子機器２０００としては、伝送機器などが挙げられ、電子機器２０００において振動子１００は、基準信号源、あるいは電圧可変型発振器（ＶＣＸＯ）などとして用いられ、小型で特性の良好な電子機器２０００を得ることができる。
【符号の説明】
【００５０】
１…振動素子、１０…圧電基板、２０…電極。
【図１】
0006015010.tif 000002
【図２】
0006015010.tif 000003
【図３】
0006015010.tif 000004
【図４】
0006015010.tif 000005
【図５】
0006015010.tif 000006
【図６】
0006015010.tif 000007
【図７】
0006015010.tif 000008
【図８】
0006015010.tif 000009
【図９】
0006015010.tif 000010