(57)【特許請求の範囲】
【請求項１】
基板の１次面及び２次面の両面に電子部品を実装する電子部品の実装用基板であって、
先に電子部品を実装する前記基板の２次面のランドのサイズよりも、後で電子部品を実装する前記基板の１次面のランドのサイズを大きくしたことを特徴とする実装用基板。
【請求項２】
前記基板の１次面及び２次面に実装するそれぞれの電子部品では、ともにインターポーザのランドのサイズとランドのピッチが同じであることを特徴とする請求項１に記載の実装用基板。
【請求項３】
前記電子部品は、ＢＧＡチップであることを特徴とする請求項１又は２に記載の実装用基板。
【請求項４】
基板の１次面及び２次面の両面に電子部品を実装した基板であって、
前記基板の２次面にリフローにより実装された電子部品インターポーザのランドのサイズと、前記基板の２次面のランドのサイズとが同じであり、前記基板の２次面のリフローに続いて前記基板の１次面にリフローにより実装された電子部品インターポーザのランドのサイズよりも、前記基板の１次面のランドのサイズが大きいことを特徴とする電子部品を実装した基板。
【請求項５】
前記基板の１次面及び２次面に実装するそれぞれの電子部品は、ともにインターポーザのランドのサイズとランドのピッチが同じであることを特徴とする請求項４に記載の電子部品を実装した基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装用基板及び電子部品を実装した基板に係り、特に電子部品の実装用基板の両面にチップを実装する基板に関するものである。
【背景技術】
【０００２】
近年、高密度の実装基板の部品パッケージの一種として、リードレスタイプのＢＧＡ（Ball Grid Array）が採用されている。その理由は、ＢＧＡは半導体パッケージの周辺にリードを有するＱＦＰ（Quad Flat Package）のような周辺端子型のパッケージに比べ高密度に実装でき、多ピン化が容易なためである。また、ＢＧＡは、一般的にリフローと呼ばれる工程を経て一括して実装することができる。ここで、リフローとは、実装基板のランドにはんだペースト（はんだの粉末とフラックスを混練しペースト状にしたもの）を印刷し、その上に電子部品を載せて基板を加熱する。このようにして、はんだボール（バンプともいう）等を溶解させてはんだ付けする工程をリフローという。
【０００３】
特許文献１には、ＢＧＡ等の複数のはんだボールが二次元的に配置された面を有する電子部品において、適切なはんだ付けを行う電子部品の実装用基板が開示されている。この電子部品の実装用基板は、基板の反りによって、はんだボールの接続不良がＢＧＡの中央或いは中央付近に比べて周囲に多く発生する。このため、ＢＧＡの周囲のはんだボールのランドサイズを中央又は中央付近のはんだボールのランドサイズよりも大きくするものである。一般的に、ランドサイズを大きくすると、はんだとの接合面積が大きくなり、はんだボールの融解時の表面張力（セルファライメント効果）も大きくなる。そのため、基板反り等の外部応力に対して強くすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１４９８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１記載の電子部品の実装用基板のように、ＢＧＡチップのインターポーザのランドサイズに対して基板のランドサイズを異なるサイズにすると、以下のような問題がある。即ち、基板の２次面側のＢＧＡチップを実装する場合に以下に示す現象が発生し、はんだボールの接続不良を招いてしまう恐れがある。
【０００６】
図３及び図４を参照して、基板３０１の２次面側のＢＧＡチップ３０３ではんだボール３０７の接続不良が発生する現象について説明する。
【０００７】
図３は、まず基板３０１の２次面側のリフローを行い、ＢＧＡチップ３０３を実装した基板３０１の断面図である。図３に示すように、はんだの接合を強くするために、ＢＧＡチップ３０３のインターポーザ３０５のランド３１０のサイズに対して基板３０１のランド３１１のサイズを大きくしている。
【０００８】
こうして基板３０１の２次面側のリフロー後、基板３０１の１次面側のリフローを行う。ここで図４で示すように、１次面のリフロー時は、ＢＧＡチップ３０３が基板３０１の裏側になるため、重力によってＢＧＡチップ３０３に対して下（矢印）方向４０１に力が働く。更に、基板３０１の１次面側のリフローによって基板３０１が温められることによって、基板３０１の２次面側のはんだボール３０７が溶解する。このとき、はんだの表面張力はランドのサイズに比例するため、（インターポーザの表面張力）＜（基板の表面張力）となり、はんだボール３０７が基板３０１のランド３１１に吸い寄せられてしまう。その結果、ランドの小さい方、即ち、インターポーザ３０５のはんだが切れてしまい接続不良を招いてしまう。
【０００９】
本発明の目的は、上記従来技術の問題点を解決することにある。
【００１０】
本発明の特徴は、基板の両面にチップを実装する場合に、先に実装した面のチップの実装不良を減少させることにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明の一態様に係る電子部品の実装用基板は以下のような構成を備える。即ち、
基板の１次面及び２次面の両面に電子部品を実装する電子部品の実装用基板であって、
先に電子部品を実装する前記基板の２次面のランドのサイズよりも、後で電子部品を実装する前記基板の１次面のランドのサイズを大きくしたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、基板の両面にチップを実装する場合に、先にチップを実装する基板の１次面或いは２次面のランドサイズと基板のランドサイズを同じにすることで、先に実装した面のチップの実装不良を減少させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係る電子部品の実装用基板の構成の断面図。
【図２】本発明の実施形態に係る１次面リフロー時の電子部品の実装用基板の断面図。
【図３】従来の２次面リフロー時の電子部品の実装用基板の断面図。
【図４】従来の１次面リフロー時の電子部品の実装用基板の断面図。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１５】
図１は、本発明の実施形態に係る電子部品の実装用基板１０１の構成を示す断面図である。
【００１６】
この電子部品の実装用基板１０１には、同じ形状のパッケージのＢＧＡチップ１０２と１０３、ＢＧＡチップ以外の抵抗やコンデンサ等の電子部品１０４が基板１０１の両面に実装されている。また、ここでいう同じ形状のパッケージとは、インターポーザ１０５のランドサイズとランドピッチが同じものをいう。図１において、ＢＧＡチップ１０２が実装されている方が基板１０１の１次面側、ＢＧＡチップ１０３が実装されている方が基板１０１の２次面側である。ここでは基板１０１の２次面のリフローによりＢＧＡチップ１０３を実装した後、基板１０１の１次面のリフローによりＢＧＡチップ１０２を実装する場合で説明する。
【００１７】
ＢＧＡチップ１０２は、インターポーザ１０５、ダイ１０６、はんだボール１０７、ワイヤーボンディング１０８、封止樹脂１０９を備えている。インターポーザ１０５は、一方の面側には、能動形、受動形からなる集積回路であるダイ１０６が実装されていて、他方の面側は、はんだボール１０７により電子部品の実装用基板１０１と接合されている。ここで、はんだボール１０７は、リフローによりインターポーザ１０５のランド１１０と基板１０１のランド１１１とをそれぞれ接合する。またダイ１０６は、ワイヤーボンディング１０８によりインターポーザ１０５と電気的に接続されている。更に、ダイ１０６はインターポーザ１０５に対して封止樹脂１０９により封止されている。尚、２次面側のＢＧＡチップ１０３の構成については、ＢＧＡチップ１０２と同様であるため、その説明を省略する。
【００１８】
次に、インターポーザ１０５のランド１１０と基板１０１のランド１１１のサイズについて説明する。
【００１９】
図１に示すように、２次側のＢＧＡチップ１０３では、インターポーザ１０５のランド１２０と基板１０１のランド１２１とを同じサイズにする。一方、１次側のＢＧＡチップ１０２については、従来通りはんだの接合を強くするために、インターポーザ１０５のランド１１０より基板１０１のランド１１１サイズの方を大きくする。
【００２０】
こうすることで、図２に示すように、２次面のリフロー後、１次面のリフロー時、２次面側のＢＧＡチップ１０３では、インターポーザ１０５と基板１０１の表面張力が釣り合うことになる。その結果、ＢＧＡチップ１０３のインターポーザ１０５と基板１０１との間では、はんだボール１０７に対して両側から同じ力が加わる。これにより、従来のように、どちらかのランドが小さい場合に比べ、はんだボール１０７が切れづらくなり、実装不良を減少させることができる。
【００２１】
以上説明したように本実施形態によれば、基板１０１の両面にＢＧＡチップを実装する場合に、先に実装される２次面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにする。これにより、基板の１次面のリフロー時における、２次面側のＢＧＡチップの実装不良を減少させることができる。
【００２２】
尚、前記実施形態では、先に２次面にチップを実装し、その後、１次面にチップを実装するようにしたが本発明はこれに限定されるものでなく、その逆でも良い。その場合には、先に実装される１次面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにすることになる。
【００２３】
また上記実施形態では、先に実装される面側のＢＧＡチップのインターポーザのランドのサイズと基板のランドのサイズとを同じにしたが、全く同じでなくてもよい。即ち、先に実装される面側の基板のランドのサイズを、実装するチップのインターポーザのランドのサイズよりも若干大きくしてもよい。
【００２４】
また上記実施形態では、基板の１次面と２次面に実装するチップは、ともにインターポーザのランドのサイズとランドのピッチが同じパッケージとしたが、本発明はこれに限定されるものでない。即ち、インターポーザのランドのサイズとランドのピッチが互いに少しだけ異なっていてもよい。
【符号の説明】
【００２５】
１０１            電子部品の実装用基板
１０２            ＢＧＡチップ
１０３            ＢＧＡチップ
１０５            インターポーザ
１０６            ダイ
１０７            はんだボール
１１０，１２０    インターポーザのランド
１１１，１２１    基板のランド
【図１】
0005845105.tif 000002
【図２】
0005845105.tif 000003
【図３】
0005845105.tif 000004
【図４】
0005845105.tif 000005