(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた下層配線と、
前記半導体基板及び前記下層配線上に設けられ、前記下層配線上に第１の開口を有する樹脂膜と、
前記下層配線及び前記樹脂膜上に設けられ、前記第１の開口内に第２の開口を有する第１のＳｉＮ膜と、
前記下層配線及び前記樹脂膜の一部上に設けられた上層配線と、
前記上層配線及び前記樹脂膜上に設けられ、前記樹脂膜上において前記第１のＳｉＮ膜に付着した第２のＳｉＮ膜とを備え、
前記上層配線は、前記第１及び第２の開口を介して前記下層配線に接続されたＴｉ膜と、前記Ｔｉ膜上に設けられたＡｕ膜とを有し、
前記第１の開口内において、前記第１のＳｉＮ膜は、前記樹脂膜の側面と前記Ｔｉ膜の側面の間、及び、前記Ｔｉ膜の下面の一部と前記下層配線との間に配置され、
前記第１及び第２のＳｉＮ膜は前記Ｔｉ膜の周囲を保護することを特徴とする半導体装置。
【請求項２】
前記第２のＳｉＮ膜は、前記上層配線上に第３の開口を有し、
前記第３の開口を介して前記上層配線に接続された金属パッドを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属パッドはパッドＡｕ膜を有することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記金属パッドは、
前記上層配線に接続されたパッドＴｉ膜と、
前記パッドＴｉ膜と前記パッドＡｕ膜との間に設けられ、Ｐｔ，Ｐｄ，Ｒｕ，Ｔａ，Ｎｉ，Ｍｏ，Ｒｈ，Ｏｓ，Ｉｒの何れかからなるパッド金属膜とを更に有することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体基板の裏面に設けられ、前記半導体基板を貫通するバイアホールを介して前記下層配線に接続された裏面パッドを更に備え、
前記第２のＳｉＮ膜は開口を有しないことを特徴とする請求項１に記載の半導体装置。
【請求項６】
半導体基板上に下層配線を形成する工程と、
前記半導体基板及び前記下層配線上に樹脂膜を形成し、前記下層配線上において前記樹脂膜に第１の開口を形成する工程と、
前記下層配線及び前記樹脂膜上に第１のＳｉＮ膜を形成し、前記第１の開口内において前記第１のＳｉＮ膜に第２の開口を形成する工程と、
前記下層配線及び前記樹脂膜上に上層配線を形成する工程と、
異方性エッチングにより前記上層配線及び前記第１のＳｉＮ膜をパターニングする工程と、
パターニングした前記上層配線及び前記樹脂膜上に第２のＳｉＮ膜を形成する工程とを備え、
前記上層配線は、前記第１及び第２の開口を介して前記下層配線に接続されたＴｉ膜と、前記Ｔｉ膜上に設けられたＡｕ膜とを有し、
前記第１の開口内において、前記第１のＳｉＮ膜は、前記樹脂膜の側面と前記Ｔｉ膜の側面の間、及び、前記Ｔｉ膜の下面の一部と前記下層配線との間に配置され、
前記第１及び第２のＳｉＮ膜は前記Ｔｉ膜の周囲を保護することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部からの不純物等に対する耐性を向上することができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＭＭＩＣ（モノリシックマイクロ波ＩＣ）において、Ｔｉ／Ａｕ配線が用いられている（例えば、特許文献１参照）。Ｔｉ膜は数１０ｎｍと比較的薄く、下層との付着力を確保するために最下層に設けられる。また、配線間の容量を低減するために、エアブリッジ配線が用いられている。これは、スパッタによりＴｉ／Ａｕ給電層を形成した後、Ａｕメッキにより形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２６２６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
メッキ表面に対するＳｉＮ膜の付着力が低く、かつエアブリッジ配線のカバレッジが悪い。このため、耐湿性に優れたＳｉＮ膜によりエアブリッジ配線を保護することは困難であった。従って、周りの組立部材から発生する不純物（Ｂｒ、Ｃｌ等）や外気のＨ２Ｏにより、配線のＴｉ膜が腐食し高抵抗になる場合があった。さらに、半導体基板の表面まで不純物が到達し、半導体基板が腐食して動作不良が生じる場合もあった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は外部からの不純物等に対する耐性を向上することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた下層配線と、前記半導体基板及び前記下層配線上に設けられ、前記下層配線上に第１の開口を有する樹脂膜と、前記下層配線及び前記樹脂膜上に設けられ、前記第１の開口内に第２の開口を有する第１のＳｉＮ膜と、前記下層配線及び前記樹脂膜の一部上に設けられた上層配線と、前記上層配線及び前記樹脂膜上に設けられ、前記樹脂膜上において前記第１のＳｉＮ膜に付着した第２のＳｉＮ膜とを備え、前記上層配線は、前記第１及び第２の開口を介して前記下層配線に接続されたＴｉ膜と、前記Ｔｉ膜上に設けられたＡｕ膜とを有し、前記第１の開口内において、前記第１のＳｉＮ膜は、前記樹脂膜の側面と前記Ｔｉ膜の側面の間、及び、前記Ｔｉ膜の下面の一部と前記下層配線との間に配置され、前記第１及び第２のＳｉＮ膜は前記Ｔｉ膜の周囲を保護することを特徴とする。
【発明の効果】
【０００７】
本発明により、外部からの不純物等に対する耐性を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図２】比較例に係る半導体装置を示す断面図である。
【図３】本発明の実施の形態２に係る半導体装置を示す断面図である。
【図４】本発明の実施の形態２に係る半導体装置の変形例を示す断面図である。
【図５】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図６】本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図７】本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図８】本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図９】本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図１０】本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。ＧａＡｓ基板１上に下層配線２が設けられている。下層配線２は、Ｔｉ膜２ａと、その上に設けられたＡｕ膜２ｂとを有する。ＧａＡｓ基板１及び下層配線２上にＳｉＮ膜３及び樹脂膜４が設けられている。ＳｉＮ膜３及び樹脂膜４は、下層配線２上に開口５を有する。
【００１１】
下層配線２及び樹脂膜４上にＳｉＮ膜６が設けられている。ＳｉＮ膜６は、開口５内に開口７を有する。下層配線２及び樹脂膜４の一部上に上層配線８が設けられている。
【００１２】
上層配線８は、開口５，７を介して下層配線２に接続されたＴｉ膜８ａと、その上に設けられたＡｕ膜８ｂとを有する。上層配線８は蒸着により形成される。ＳｉＮ膜９は、樹脂膜４上においてＳｉＮ膜６に付着している。これらのＳｉＮ膜６，９によりＴｉ膜８ａの周囲を保護する。
【００１３】
上層配線８及び樹脂膜４上にＳｉＮ膜９が設けられている。ＳｉＮ膜９は上層配線８上に開口１０を有する。この開口１０において露出した上層配線８の一部がパッド部である。
【００１４】
続いて、本実施の形態の効果を比較例と比較して説明する。図２は、比較例に係る半導体装置を示す断面図である。比較例では、樹脂膜４が無く、ＳｉＮ膜６，９の代わりにＳｉＯＮ膜１１により上層配線８を保護している。しかし、周りの組立部材から発生する不純物（Ｂｒ、Ｃｌ等）や外気のＨ２Ｏにより、配線のＴｉ膜２ａ，８ａが腐食し高抵抗になる場合がある。さらに、ＧａＡｓ基板１の表面まで不純物が到達し、ＧａＡｓ基板１が腐食して動作不良が生じる場合もある。
【００１５】
これに対して、本実施の形態では、耐湿性に優れたＳｉＮ膜６，９によりＴｉ膜８ａの周囲を保護している。従って、外部からのＢｒ等の不純物浸入を抑制し、Ｔｉ膜８ａの腐食を抑制することができる。
【００１６】
また、樹脂膜４上のＳｉＮ膜６と上層配線８を覆うＳｉＮ膜９は互いの付着力が高い。このため、上層配線８に対するＳｉＮ膜９の付着力が低くても、膜剥がれが生じ難い。また、樹脂膜４を設けた本実施の形態の構造では、比較例のエアブリッジ構造に比べて、ＳｉＮ膜６，９のカバレッジが良好である。よって、これらのＳｉＮ膜６，９によりＴｉ膜８ａの周囲を十分に保護することができる。この結果、外部からの不純物等に対する耐性を向上することができる。
【００１７】
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置を示す断面図である。金属パッド１２が開口１０を介して上層配線８に接続されている。金属パッド１２はＡｕ膜である。その他の構成は実施の形態１と同様である。
【００１８】
金属パッド１２により、開口１０における上層配線８とＳｉＮ膜９の界面からのＢｒ等の不純物の浸入を抑制することができる。この結果、耐性を更に向上することができる。
【００１９】
図４は、本発明の実施の形態２に係る半導体装置の変形例を示す断面図である。金属パッド１２は、上層配線８に接続されたＴｉ膜１２ａと、Ａｕ膜１２ｂと、Ｔｉ膜１２ａとＡｕ膜１２ｂとの間に設けられたＰｔ膜１２ｃとからなる。
【００２０】
付着力を確保するためにＴｉ膜１２ａの膜厚は５０ｎｍ程度にする。Ｔｉ膜１２ａとＡｕ膜１２ｂとの間に膜厚５０ｎｍのＰｔ膜１２ｃを挿入することで、Ｔｉ膜１２ａの腐食が抑制されることを実験的に確認している。具体的には、２００℃のＢｒ雰囲気中にチップを保存した場合、Ｐｔ膜１２ｃが無い場合には７０ｈｒでＴｉ膜の腐食が発生したが、Ｐｔ膜１２ｃが有る場合には３００ｈｒ後でも劣化が生じなかった。
【００２１】
なお、Ｐｔ膜１２ｃの代わりに、Ｐｄ，Ｒｕ，Ｔａ，Ｎｉ，Ｍｏ，Ｒｈ，Ｏｓ，Ｉｒの何れかからなる膜を用いても同様の効果を得ることができる。
【００２２】
実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置を示す断面図である。ＧａＡｓ基板１の裏面に裏面パッド１３が設けられている。裏面パッド１３は、ＧａＡｓ基板１を貫通するバイアホール１４を介して下層配線２に接続されている。ＳｉＮ膜９は開口を有しない。その他の構成は実施の形態１と同様である。
【００２３】
表面側のＳｉＮ膜９に開口が無いため、外部からのＢｒ等の不純物浸入を抑制し、Ｔｉ膜８ａの腐食を抑制することができる。具体的には、Ｂｒ雰囲気中にチップを保存した場合、ＳｉＮ膜９に開口が有る場合には開口の周辺からＴｉ膜の腐食が発生したが、開口が無い場合には劣化が生じなかった。
【００２４】
実施の形態４．
図６から図１０は、本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。これらの図を参照して本実施の形態に係る半導体装置の製造方法を説明する。
【００２５】
まず、図６に示すように、ＧａＡｓ基板１上に下層配線２を形成する。次に、図７に示すように、ＧａＡｓ基板１及び下層配線２上にＳｉＮ膜３及び樹脂膜４を形成し、下層配線２上においてＳｉＮ膜３及び樹脂膜４に開口５を形成する。そして、下層配線２及び樹脂膜４上にＳｉＮ膜６を形成する。さらに、開口５内においてＳｉＮ膜６に開口７を形成する。
【００２６】
次に、図８に示すように、下層配線２及び樹脂膜４上に上層配線８をスパッタにより全面に形成する。上層配線８は、開口５，７を介して下層配線２に接続されたＴｉ膜８ａと、Ｔｉ膜８ａ上に設けられたＡｕ膜８ｂとを有する。
【００２７】
次に、図９に示すように、上層配線８上にレジスト膜１５を形成し、フォトリソグラフィ等によりパターニングする。そして、このレジスト膜１５をマスクとして用い、異方性エッチングにより上層配線８及びＳｉＮ膜６をパターニングする。この際に樹脂膜４の表層部分もエッチングされる。
【００２８】
次に、図１０に示すように、パターニングした上層配線８及び樹脂膜４上にＳｉＮ膜９を形成する。このＳｉＮ膜９によりＴｉ膜８ａの側面を保護する。以上の工程により本実施の形態に係る半導体装置が製造される。
【００２９】
上記のように下層配線２及び樹脂膜４上に上層配線８をスパッタにより全面に形成するため、樹脂膜４の開口５部分の段差のカバレッジを改善することができる。また、ＳｉＮ膜６，９によりＴｉ膜８ａの周囲を保護するため、外部からの不純物等に対する耐性を向上することができる。
【符号の説明】
【００３０】
１  ＧａＡｓ基板（半導体基板）
２  下層配線
４  樹脂膜
５  開口（第１の開口）
６  ＳｉＮ膜（第１のＳｉＮ膜）
７  開口（第２の開口）
８  上層配線
８ａ  Ｔｉ膜
８ｂ  Ａｕ膜
９  ＳｉＮ膜（第２のＳｉＮ膜）
１０  開口（第３の開口）
１２  金属パッド
１２ａ  Ｔｉ膜（パッドＴｉ膜）
１２ｂ  Ａｕ膜（パッドＡｕ膜）
１２ｃ  Ｐｔ膜（パッド金属膜）
１３  裏面パッド
１４  バイアホール
【図１】
0005909980.tif 000002
【図２】
0005909980.tif 000003
【図３】
0005909980.tif 000004
【図４】
0005909980.tif 000005
【図５】
0005909980.tif 000006
【図６】
0005909980.tif 000007
【図７】
0005909980.tif 000008
【図８】
0005909980.tif 000009
【図９】
0005909980.tif 000010
【図１０】
0005909980.tif 000011