(57)【特許請求の範囲】
【請求項１】
無線周波数信号を増幅して第１の増幅信号を出力する第１の電力増幅回路と、
前記無線周波数信号の振幅に応じて変動する電源電圧に基づいて、前記第１の増幅信号を増幅して第２の増幅信号を出力する第２の電力増幅回路と、
前記第１及び第２の電力増幅回路の間に直列に接続された第１及び第２のキャパシタと、前記第１及び第２のキャパシタの間と接地との間に接続されたインダクタとを含み、前記第２の電力増幅回路の電源電圧が高くなるにつれて前記第１の電力増幅回路のゲインを低下させる、整合回路と、
を備える電力増幅モジュール。
【請求項２】
請求項１に記載の電力増幅モジュールであって、
前記第２のキャパシタの容量値は、前記１のキャパシタの容量値より大きい、
電力増幅モジュール。
【請求項３】
請求項１または２に記載の電力増幅モジュールであって、
前記電源電圧が高くなるにつれて低減するバイアスを前記第１の電力増幅回路に供給するバイアス回路をさらに備える、
電力増幅モジュール。
【請求項４】
請求項１または２に記載の電力増幅モジュールであって、
前記第１の電力増幅回路より前段に設けられた第３の電力増幅回路と、
前記電源電圧が高くなるにつれて低減するバイアスを前記第３の電力増幅回路に供給するバイアス回路と、
をさらに備える電力増幅モジュール。
【請求項５】
請求項１または２に記載の電力増幅モジュールであって、
前記第１の電力増幅回路より前段に設けられ、前記電源電圧が高くなるにつれて大きくなる減衰率を有する可変減衰器をさらに備える、
電力増幅モジュール。
【請求項６】
請求項１または２に記載の電力増幅モジュールであって、
前記無線周波数信号の振幅が大きくなるにつれて低減するバイアスを前記第１の電力増幅回路に供給するバイアス回路をさらに備える、
電力増幅モジュール。
【請求項７】
請求項１または２に記載の電力増幅モジュールであって、
前記第１の電力増幅回路より前段に設けられた第３の電力増幅回路と、
前記無線周波数信号の振幅が大きくなるにつれて低減するバイアスを前記第３の電力増幅回路に供給するバイアス回路と、
をさらに備える電力増幅モジュール。
【請求項８】
請求項１または２に記載の電力増幅モジュールであって、
前記第１の電力増幅回路より前段に設けられ、前記無線周波数信号の振幅が大きくなるにつれて大きくなる減衰率を有する可変減衰器をさらに備える、
電力増幅モジュール。
【請求項９】
請求項１〜８の何れか一項に記載の電力増幅モジュールであって、
前記インダクタと直列に接続された第３のキャパシタをさらに備え、
前記第１及び第２の電力増幅回路と、前記第１及び第２のキャパシタとは、同一のチップ上に形成され、
前記チップは、
前記インダクタ及び前記第３のキャパシタを前記第１及び第２のキャパシタの間に接続するための端子と、
前記第１及び第２のキャパシタの間と接地との間に接続され、前記端子から侵入する静電気を吸収する保護ダイオードと、
を含む、電力増幅モジュール。
【請求項１０】
請求項９に記載の電力増幅モジュールであって、
前記第３のキャパシタの容量値は、前記第１及び第２のキャパシタの容量値より大きい、
電力増幅モジュール。
【請求項１１】
請求項９または１０に記載の電力増幅モジュールであって、
前記第１及び第２のキャパシタの間と接地との間に接続された抵抗をさらに備える、
電力増幅モジュール。
【請求項１２】
請求項１〜１１の何れか一項に記載の電力増幅モジュールであって、
前記整合回路は、
前記第１の電力増幅回路と前記第１のキャパシタとの間と接地との間に接続された第４のキャパシタと、
前記第２のキャパシタと前記第２の電力増幅回路との間と接地との間に接続された第５のキャパシタと、
をさらに含む、
電力増幅モジュール。
【請求項１３】
請求項１〜１２の何れか一項に記載の電力増幅モジュールであって、
前記第１の電力増幅回路に前記電源電圧を供給するための第１の電源端子と、
前記第２の電力増幅回路に前記電源電圧を供給するための第２の電源端子と、
前記第１の電源端子から前記第１の電力増幅回路への前記電源電圧の供給ライン上に設けられたフェライトビーズと、
をさらに含む、
電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機においては、基地局へ送信する信号の電力を増幅するために電力増幅回路（パワーアンプ）が用いられる。近年、携帯電話においては、高速なデータ通信の規格である、ＨＳＵＰＡ（Ｈｉｇｈ  Ｓｐｅｅｄ  Ｕｐｌｉｎｋ  Ｐａｃｋｅｔ  Ａｃｃｅｓｓ）やＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、ＬＴＥ−Ａｄｖａｎｃｅｄなどの変調方式が採用されてきている。このような通信規格では、通信速度を向上させるために、位相や振幅のずれを小さくすることが重要となる。すなわち、電力増幅回路に高い線形性が求められる。また、このような通信規格では、通信速度を向上させるために、信号の振幅が変化する範囲（ダイナミックレンジ）が広くなることが多い。そして、ダイナミックレンジが大きい場合においても線形性を高くするためには、高い電源電圧が必要となり、電力増幅回路における消費電力が大きくなる傾向にある。
【０００３】
一方、携帯電話においては、通話や通信の可能時間を長くするために、消費電力を低減させることが求められる。例えば、特許文献１には、入力される変調信号の振幅レベルに応じて電力増幅回路の電源電圧を制御することによって電力効率の向上を図る、エンベロープトラッキング方式を採用した線形送信装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−２７６９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、電力増幅回路の電源電圧を制御することにより、電力効率の向上を図ることができるが、電源電圧の変動に応じて電力増幅回路のゲインが変動し、線形性が低下してしまうことがある。そこで、特許文献１に開示されている線形送信装置では、エンベロープトラッキングにより制御される電力増幅回路の前段の電力増幅回路に供給する電源電圧を調整することにより、線形送信装置全体でのゲインが一定となるように制御されている。
【０００６】
しかしながら、特許文献１に開示された構成では、エンベロープトラッキング制御に加えて、前段の電力増幅回路の電源電圧を制御するための制御回路が必要となり、コストが増加してしまう。
【０００７】
本発明はこのような事情に鑑みてなされたものであり、エンベロープトラッキング方式を採用する電力増幅モジュールにおいて、低コストで線形性の向上を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面に係る電力増幅モジュールは、無線周波数信号を増幅して第１の増幅信号を出力する第１の電力増幅回路と、無線周波数信号の振幅に応じて変動する電源電圧に基づいて、第１の増幅信号を増幅して第２の増幅信号を出力する第２の電力増幅回路と、第１及び第２の電力増幅回路の間に直列に接続された第１及び第２のキャパシタと、第１及び第２のキャパシタの間と接地との間に接続されたインダクタとを含み、第２の電力増幅回路の電源電圧が高くなるにつれて第１の電力増幅回路のゲインを低下させる、整合回路と、を備える。
【発明の効果】
【０００９】
本発明によれば、エンベロープトラッキング方式を採用する電力増幅モジュールにおいて、低コストで線形性の向上を実現することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。
【図２】ＲＦ部の構成の一例を示す図である。
【図３】固定の電源電圧を用いて電力増幅を行った場合の電力損失の一例を示す図である。
【図４】エンベロープトラッキングによる可変の電源電圧を用いて電力増幅を行った場合の電力損失の一例を示す図である。
【図５】電力増幅モジュールの構成の一例を示す図である。
【図６】電力増幅回路のロードプルの一例を示す図である。
【図７】電源電圧ＶREGが比較的低いレベルの場合におけるロードインピーダンスＺ３の一例を示す図である。
【図８】電源電圧ＶREGが比較的高いレベルの場合におけるロードインピーダンスＺ３の一例を示す図である。
【図９】二段目の電力増幅回路におけるゲイン特性の一例を示す図である。
【図１０】一段目の電力増幅回路におけるゲイン特性の一例を示す図である。
【図１１】電力増幅モジュールの他の構成の一例を示す図である。
【図１２】電力増幅モジュールの他の構成の一例を示す図である。
【図１３】電力増幅モジュールの他の構成の一例を示す図である。
【図１４】電力増幅モジュールの他の構成の一例を示す図である。
【図１５】電力増幅モジュールの他の構成の一例を示す図である。
【図１６】電力増幅モジュールの他の構成の一例を示す図である。
【図１７】電力増幅モジュールの他の構成の一例を示す図である。
【図１８】保護ダイオードのカソードの電圧の一例を示す図である
【図１９】保護ダイオードに流れる順方向電流の一例を示す図である。
【図２０】電力増幅モジュールにおける出力電力とゲインとの関係の一例を示す図である。
【図２１】電力増幅モジュールにおける出力電力と隣接チャネル漏洩電力比との関係の一例を示す図である。
【図２２】電力増幅モジュールの他の構成の一例を示す図である。
【図２３】電力増幅モジュールの他の構成の一例を示す図である。
【図２４】電力増幅モジュールの構成の他の一例を示す図である。
【図２５】図５に示す電力増幅モジュールの効率の一例を示すシミュレーション結果である。
【図２６】図２５に示したシミュレーション結果における、図５に示す電力増幅モジュールの整合回路５０７の出力側のインピーダンスの周波数特性の一例を示すスミスチャートである。
【図２７】図５に示す電力増幅モジュールの整合回路５０７の出力側に、図２４に示したキャパシタを設けた構成における、出力側のインピーダンスの周波数特性の一例を示すシミュレーション結果である。
【図２８】図２４に示す電力増幅モジュールの整合回路５０７における、出力側のインピーダンスの周波数特性の一例を示すシミュレーション結果である。
【図２９】図２４に示す電力増幅モジュールの効率の一例を示すシミュレーション結果である。
【図３０】電力増幅モジュールの他の構成の一例を示す図である。
【図３１】図３０に示す電力増幅モジュールにおける帰還信号の信号レベルの一例を示すシミュレーション結果である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。送信ユニット１００は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。本実施形態の送信ユニット１００は、無線周波数（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）における複数の周波数帯域に対応している。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
【００１２】
図１に示すように、送信ユニット１００は、ベースバンド部１１０、ＲＦ部１１１、電源回路１１２、電力増幅モジュール１１３、フロントエンド部１１４、及びアンテナ１１５を含んで構成される。
【００１３】
ベースバンド部１１０は、ＨＳＵＰＡやＬＴＥ等の変調方式に基づいて、音声やデータなどの入力信号を変調し、変調信号を出力する。本実施形態では、ベースバンド部１１００から出力される変調信号は、振幅および位相をＩＱ平面上で表したＩＱ信号（Ｉ信号及びＱ信号）として出力される。ＩＱ信号の周波数は、例えば、数ＭＨｚから数１０ＭＨｚ程度である。
【００１４】
ＲＦ部１１１は、ベースバンド部１１０から出力されるＩＱ信号から、無線送信を行うためのＲＦ信号（ＲＦIN）を生成する。ＲＦ信号は、例えば、数百ＭＨｚから数ＧＨｚ程度である。また、ＲＦ部１１１は、ＩＱ信号に基づいて変調信号の振幅レベルを検出し、電力増幅モジュール１１３に供給される電源電圧ＶREGがＲＦ信号の振幅レベルに応じたレベルとなるように、電源回路１１２に対して電源制御信号ＣＴＲＬを出力する。つまり、ＲＦ部１１１は、エンベロープトラッキングを行うために電源制御信号ＣＴＲＬを出力する。
【００１５】
なお、ＲＦ部１１１において、ＩＱ信号からＲＦ信号へのダイレクトコンバージョンが行われるのではなく、ＩＱ信号が中間周波数（ＩＦ：Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号に変換され、ＩＦ信号からＲＦ信号が生成されることとしてもよい。
【００１６】
電源回路１１２は、ＲＦ部１１１から出力される電源制御信号ＣＴＲＬに応じたレベルの電源電圧ＶREGを生成し、電力増幅モジュール１１３に供給する。電源回路１１２は、例えば、電源制御信号ＣＴＲＬに応じたレベルの電源電圧ＶREGを入力電圧（例えばバッテリ電圧等）から生成するＤＣ−ＤＣコンバータを含むことができる。
【００１７】
電力増幅モジュール１１３は、電源回路１１２から供給される電源電圧ＶREGに基づいて、ＲＦ部１１１から出力されるＲＦ信号（ＲＦIN）の電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号（ＲＦOUT）を出力する。
【００１８】
フロントエンド部１１４は、増幅信号（ＲＦOUT）に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部１１４から出力される増幅信号は、アンテナ１１５を介して基地局に送信される。
【００１９】
図２は、ＲＦ部１１１の構成の一例を示す図である。図２に示すように、ＲＦ部１１１は、遅延回路２００，２０１、ＲＦ変調部２０２、振幅レベル検出部２０３、歪み補償部２０４、及びデジタル−アナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）２０５を含んで構成される。
【００２０】
遅延回路２００，２０１は、ＲＦ信号が電力増幅モジュール１１３に入力されるタイミングと、ＲＦ信号の振幅レベルに応じた電源電圧ＶREGが電力増幅モジュール１１３に供給されるタイミングとを合わせるために、ＩＱ信号を所定時間遅延させる回路である。
【００２１】
ＲＦ変調部２０２は、ＩＱ信号からＲＦ信号を生成して出力する。具体的には、ＲＦ変調部２０２は、例えば、Ｉ信号と搬送波信号とを乗算器で合成するとともに、Ｑ信号と、９０度位相をずらした搬送波信号とを乗算器で合成し、これらの合成信号を減算器で合成することにより、ＲＦ信号を得ることができる。
【００２２】
振幅レベル検出部２０３は、ＩＱ信号に基づいて変調信号の振幅レベルを検出する。ここで検出される振幅レベルは、ＲＦ変調部２０２から出力されるＲＦ信号の振幅レベルに応じたものとなる。
【００２３】
歪み補償部２０４は、エンベロープトラッキングを行う際に増幅信号に振幅歪みが発生しないように、電源電圧ＶREGのレベルを調整する。電力増幅モジュール１１３に用いられるトランジスタは、電源電圧ＶREGによってゲイン特性が変化することがある。そのため、電力増幅回路１２０において線形性を保つためには、ゲインが一定となるように電源電圧ＶREGを制御する必要がある。歪み補償部２０４は、例えば、トランジスタのゲイン特性に基づいた、変調信号の振幅レベルと電源電圧ＶREGのレベルとの対応関係を示すテーブルを記憶しておくことができる。そして、歪み補償部２０４は、このテーブルに基づいて、電源電圧ＶREGを変調信号の振幅レベルに応じたレベルとするための電源制御信号を出力することができる。
【００２４】
ＤＡＣ２０５は、歪み補償部２０４から出力される電源制御信号をアナログ信号に変換して出力する。
【００２５】
図３及び図４を参照して、エンベロープトラッキングによる電源電圧制御の一例を説明する。図３には、固定の電源電圧を用いて電力増幅を行った場合の電力損失の一例が示されている。図３に示すように、ＲＦ信号の振幅レベルが大きく変化する場合、ＲＦ信号の振幅の最大レベルに合わせた固定の電源電圧を採用すると、ＲＦ信号の振幅レベルが小さい区間における電力損失は大きなものとなる。
【００２６】
図４には、エンベロープトラッキングによる可変の電源電圧を用いて電力増幅を行った場合の電力損失の一例が示されている。図４に示すように、ＲＦ信号の振幅レベルに応じて電源電圧を変動させることにより、電力損失を低減させることができる。
【００２７】
本実施形態では、電源回路１１２は、ＲＦ部１１１から出力される電源制御信号に基づいて、電力増幅回路１２０に供給される電源電圧ＶREGを、ＲＦ信号の振幅レベルに応じたレベルに制御する。
【００２８】
図５は、電力増幅モジュール１１３の構成の一例を示す図である。図５に示すように、電力増幅モジュール１１３は、電力増幅回路５００（第１の電力増幅回路），５０１（第２の電力増幅回路）、バイアス回路５０２，５０３、インダクタ５０４，５０４、及び整合回路５０６，５０７，５０８を含んでいる。
【００２９】
電力増幅回路５００，５０１は、二段の増幅回路を構成しており、入力されるＲＦ信号（ＲＦIN）を増幅して、増幅信号（ＲＦOUT）を出力する。各増幅回路は、バイポーラトランジスタ（例えばヘテロ接合バイポーラトランジスタ）を含んで構成され、入力される信号を増幅して出力する。電力増幅回路５００には、所定レベルの電源電圧ＶCC（例えば、バッテリ電圧）が、インダクタ５０４を介して供給される。一方、電力増幅回路５０１には、ＲＦ信号（ＲＦIN）の振幅レベルに応じたレベルに制御される電源電圧ＶREGが、インダクタ５０５を介して供給される。
【００３０】
バイアス回路５０２，５０３は、それぞれ、電力増幅回路５００，５０１に対してバイアスを供給する。
【００３１】
整合回路５０６〜５０８は、段間のインピーダンスをマッチングさせるために設けられている。整合回路５０７は、電力増幅回路５００，５０１の間に設けられており、キャパシタ５１０（第１のキャパシタ），５１１（第２のキャパシタ）及びインダクタ５１２（インダクタ）を含む。具体的には、キャパシタ５１０，５１１は、電力増幅回路５００，５０１の間に直列に接続され、インダクタ５１２は、キャパシタ５１０，５１１の間と接地との間に接続されている。
【００３２】
電力増幅モジュール１１３においては、電力増幅回路５０１に供給される電源電圧ＶREGが高くなるにつれて、電力増幅モジュール５０１を構成する増幅素子であるバイポーラトランジスタのベース・コレクタ間の寄生容量ＣBCが小さくなり、これに伴い、電力増幅回路５０１のゲインが大きくなる。そこで、電力増幅モジュール１１３においては、整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインを低下させている。これにより、電力増幅モジュール１１３全体で、電源電圧ＶREGの変動に伴うゲイン変動を抑制している。この点について、以下に説明する。
【００３３】
図６は、電力増幅回路５００のロードプルの一例を示す図である。図６に示す例では、中心から左上のＡ点付近が、電力増幅回路５００のゲインが最大となる領域となっている。図７及び図８は、電力増幅回路５００の出力側のインピーダンス（ロードインピーダンス）Ｚ３の一例を示したスミスチャートである。
【００３４】
図７は、電源電圧ＶREGが比較的低いレベル（例えば０．８Ｖ程度）の場合におけるロードインピーダンスＺ３の一例を示している。図７に示すように、ロードインピーダンスＺ３は、電力増幅回路５００のゲインが最大となる領域であるＡ点付近に位置している。
【００３５】
一方、図８は、電源電圧ＶREGが比較的高いレベル（例えば３．４Ｖ程度）の場合におけるロードインピーダンスＺ３の一例を示している。図８に示すように、ロードインピーダンスＺ３は、電力増幅回路５００のゲインが最大となる領域であるＡ点から離れたところに位置している。これは、電源電圧ＶREGの上昇に伴って電力増幅回路５０１における寄生容量ＣBCが小さくなり、キャパシタ５１１の入力側のインピーダンスＺ１が、図８に示す矢印方向に移動したためである。これにより、電力増幅回路５００のゲインが低下することとなる。
【００３６】
図９及び図１０は、電力増幅モジュール１１３における電源電圧ＶREGとゲインとの関係の一例を示すグラフである。図９は、二段目の電力増幅回路５０１におけるゲイン特性の一例を示している。前述したように、電力増幅回路５０１では、電源電圧ＶREGが高くなるにつれて、ベース・コレクタ間の寄生容量ＣBCが小さくなるため、これに伴い、ゲインも大きくなっている。図１０は、一段目の電力増幅回路５００におけるゲイン特性の一例を示している。一段目の電力増幅回路５００では、二段目の電力増幅回路５０１とは逆に、電源電圧ＶREGが高くなるにつれて、ゲインが小さくなっている。これは、図７及び図８に示したように電力増幅回路５００のロードインピーダンスＺ３が変化するためである。
【００３７】
これにより、電源電圧ＶREGの上昇に伴う電力増幅回路５０１のゲイン上昇が、電力増幅回路５００のゲイン低下によって相殺され、電力増幅モジュール１１３全体で、電源電圧ＶREGの変動に伴うゲイン変動が抑制されることとなる。即ち、エンベロープトラッキング制御に加えて一段目の電力増幅回路５００の電源電圧ＶCCを制御するという複雑な制御を行うことなく、電力増幅モジュール１１３の線形性を向上させることができる。
【００３８】
なお、電力増幅モジュール１１３の整合回路５０７において、キャパシタ５１１の容量値は、キャパシタ５１０の容量値よりも大きく（例えば、２〜３倍程度）することができる。このように、キャパシタ５１１の容量値を大きくすることにより、電力増幅回路５０１のベース・コレクタ間寄生容量ＣBCの変動の影響を小さくすることができる。これにより、電力増幅モジュール１１３における線形性を高めることが可能となる。
【００３９】
図１１は、電力増幅モジュール１１３の他の構成の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１１に示すように、電力増幅モジュール１１３は、図５に示したバイアス回路５０２の代わりに、可変バイアス回路１１００を備えている。
【００４０】
可変バイアス回路１１００は、電力増幅回路５０１に供給される電源電圧ＶREGが高くなるにつれて低減するバイアスを電力増幅回路５００に供給する。前述したように、電源電圧ＶREGが高くなるにつれて、電力増幅回路５０１のベース・コレクタ間寄生容量ＣBCが小さくなり、これに伴い、電力増幅回路５０１のゲインが大きくなる。
【００４１】
電力増幅モジュール１１３では、図５に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。さらに、電力増幅回路１１３では、可変バイアス回路１１００が、電源電圧ＶREGが高くなるにつれて低減するバイアスを電力増幅回路５００に供給することにより、電力増幅回路５００のゲイン調整の精度を高めることが可能となる。これにより、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００４２】
図１２は、電力増幅モジュール１１３の他の構成の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１２に示すように、電力増幅モジュール１１３は、図５に示した構成に加えて、電力増幅回路１２００（第３の増幅回路）、インダクタ１２０１、整合回路１２０２、及び可変バイアス回路１２０３を備えている。即ち、電力増幅モジュール１１３は、三段の電力増幅回路により構成されている。
【００４３】
電力増幅回路１２００は、インダクタ１２０１を介して供給される電源電圧ＶCCに基づいてＲＦ信号（ＲＦIN）の増幅を行う、一段目の増幅回路である。電力増幅回路１２００は、整合回路１２０２を介して入力されるＲＦ信号（ＲＦIN）を増幅して出力する。電力増幅回路１２００によって増幅されたＲＦ信号は、図５に示した構成と同様に、電力増幅回路５００，５０１によって増幅され、増幅信号（ＲＦOUT）として出力される。
【００４４】
可変バイアス回路１２０３は、図１１に示した可変バイアス回路１１００と同様に、電力増幅回路５０１に供給される電源電圧ＶREGが高くなるにつれて低減するバイアスを電力増幅回路１２００に供給する。電力増幅モジュール１１３では、図５に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。さらに、電力増幅モジュール１１３では、可変バイアス回路１２０３が、電源電圧ＶREGが高くなるにつれて低減するバイアスを電力増幅回路１２００に供給することにより、電力増幅回路１２００のゲインを調整する。
【００４５】
このように、三段の電力増幅回路により構成される電力増幅モジュール１１３において、一段目の電力増幅回路１２００に供給されるバイアスを、エンベロープトラキング制御の電源電圧ＶREGに応じて調整することにより、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００４６】
図１３は、電力増幅モジュール１１３の他の構成の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１３に示すように、電力増幅モジュール１１３は、図５に示した構成に加えて、可変減衰器１３００及び整合回路１３０１を備えている。
【００４７】
可変減衰器１３００は、整合回路１３０１を介して入力されるＲＦ信号（ＲＦIN）を減衰させて出力する。可変減衰器１３００の減衰率は、電力増幅回路５０１に供給される電源電圧ＶREGに応じて変化する。具体的には、可変減衰器１３００の減衰率は、電源電圧ＶREGが高くなるにつれて大きくなる。電力増幅モジュール１１３では、図５に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。さらに、電力増幅モジュール１１３では、可変減衰器１３００が、電源電圧ＶREGが高くなるにつれてＲＦ信号（ＲＦIN）の減衰率を大きくする。これにより、電源電圧ＶREGの上昇に伴って大きくなる電力増幅回路５０１のゲインを、電力増幅回路５００のゲイン低減及び可変減衰器１３００の減衰率増大によって相殺し、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００４８】
図１４は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図１１に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１４に示すように、電力増幅モジュール１１３は、図１１に示した可変バイアス回路１１００の代わりに、可変バイアス回路１４００を備えている。可変バイアス回路１４００は、電源電圧ＶREGを調整するための制御信号ＣＴＲＬに応じて変化するバイアスを電力増幅回路５００に供給する。具体的には、可変バイアス回路１４００は、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて低減するバイアスを電力増幅回路５００に供給する。
【００４９】
電力増幅モジュール１１３では、図１１に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。電力増幅モジュール１１３の電力増幅回路５０１に供給される電源電圧ＶREGは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて高くなるから、電力増幅回路５００のゲインは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて小さくなるように調整される。さらに、電力増幅回路１１３では、可変バイアス回路１１００が、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて低減するバイアスを電力増幅回路５００に供給することにより、電力増幅回路５００のゲイン調整の精度を高めることが可能となる。これにより、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００５０】
図１５は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図１２に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１５に示すように、電力増幅モジュール１１３は、図１２に示した可変バイアス回路１２０３の代わりに、可変バイアス回路１５００を備えている。
【００５１】
可変バイアス回路１５００は、電源電圧ＶREGを調整するための制御信号ＣＴＲＬに応じて変化するバイアスを電力増幅回路１２００に供給する。具体的には、可変バイアス回路１５００は、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて低減するバイアスを電力増幅回路１２００に供給する。
【００５２】
電力増幅モジュール１１３では、図１２に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。電力増幅モジュール１１３の電力増幅回路５０１に供給される電源電圧ＶREGは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて高くなるから、電力増幅回路５００のゲインは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて小さくなるように調整される。さらに、電力増幅回路１１３では、可変バイアス回路１５００が、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて低減するバイアスを電力増幅回路１２００に供給することにより、電力増幅回路１２００のゲインを調整する。これにより、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００５３】
図１６は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図１３に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１６に示すように、電力増幅モジュール１１３は、図１３に示した可変減衰器１３００の代わりに、可変減衰器１６００を備えている。
【００５４】
可変減衰器１６００は、整合回路１３０１を介して入力されるＲＦ信号（ＲＦIN）を減衰させて出力する。可変減衰器１６００の減衰率は、電源電圧ＶREGを調整するための制御信号ＣＴＲＬに応じて変化する。具体的には、可変減衰器１６００の減衰率は、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて大きくなる。
【００５５】
電力増幅モジュール１１３では、図１３に示した構成と同様に、キャパシタ５１０，５１１及びインダクタ５１２による整合回路５０７によって、電源電圧ＶREGが高くなるにつれて電力増幅回路５００のゲインが小さくなるように制御される。電力増幅モジュール１１３の電力増幅回路５０１に供給される電源電圧ＶREGは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて高くなるから、電力増幅回路５００のゲインは、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて小さくなるように調整される。さらに、電力増幅回路１１３では、可変減衰器１６００が、ＲＦ信号（ＲＦIN）の振幅レベルが大きくなるにつれて大きくなる減衰率によってＲＦ信号（ＲＦIN）を減衰させる。これにより、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００５６】
図１７は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図１７に示す電力増幅モジュール１１３は、電力増幅ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１７００、インダクタ５０４，５０５，５１２、及びキャパシタ１７０１（第３のキャパシタ）を含んでいる。
【００５７】
電力増幅ＩＣ１７００は、電力増幅回路５００，５０１、バイアス回路５０２，５０３、整合回路５０６，５０８、キャパシタ５１０，５１１、及び保護ダイオード１７０２を含んでいる。
【００５８】
電力増幅ＩＣ１７００には、インダクタ５１２を接続するための端子１７０３が設けられている。この端子１７０３を介して、インダクタ５１２が、キャパシタ５１０，５１１の間に接続されている。また、キャパシタ１７０１は、インダクタ５１２と直列に接続されている。
【００５９】
保護ダイオード１７０２は、カソードがキャパシタ５１０，５１１の間に接続され、アノードが接地されている。この保護ダイオード１７０２は、静電気による回路の破壊を防ぐために設けられている。つまり、端子１７０３から静電気が侵入した場合、保護ダイオード１７０２に電流が流れることによって静電気が吸収され、電力増幅ＩＣ１７００内部の回路に高電圧が印加されるのを防ぐことができる。
【００６０】
ところで、キャパシタ５１１から出力されるＲＦ信号の電圧（保護ダイオード１７０２のカソードの電圧）は、負となることがあるため、保護ダイオード１７０２に順方向の電流が流れる可能性がある。このような電流が流れると、エネルギーロスが発生し、電力増幅モジュール１１３の出力が劣化してしまうことがある。また、保護ダイオード１７０２に順方向の電流が流れることを抑制するために、保護ダイオード１７０２を複数個直列に接続する構成とすることも考えられるが、静電気への保護耐性が低下してしまう。
【００６１】
そこで、図１７に示す電力増幅モジュール１１３では、端子１７０３に接続されたインダクタと直列に、キャパシタ１７０１が接続されている。このキャパシタ１７０１によって、保護ダイオード１７０２のカソードの電圧が持ち上げられ、保護ダイオード１７０２に順方向の電流が流れることを防ぐことができる。
【００６２】
なお、電力増幅モジュール１１３において、キャパシタ１７０１は、キャパシタ５１０，５１１と比較して大きな容量値を有している。例えば、キャパシタ５１０，５１１の容量値が数ｐＦであるのに対して、キャパシタ１７０１の容量値は１００ｐＦ程度とすることができる。このようにキャパシタ１７０１の容量値を大きくすることにより、共振周波数が低い方へとシフトされ、ＲＦ信号への影響を抑制することができる。
【００６３】
図１８は、保護ダイオード１７０２のカソードの電圧の一例を示す図である。図１８には、キャパシタ１７０１がある場合の電圧（実線）とキャパシタ１７０１がない場合の電圧（破線）とが示されている。図１８に示すように、キャパシタ１７０１がある場合、キャパシタ１７０１がない場合と比較して、保護ダイオード１７０２のカソードの電圧が高くなっている。
【００６４】
図１９は、保護ダイオード１７０２に流れる順方向電流の一例を示す図である。図１９には、キャパシタ１７０１がある場合の電流（実線）とキャパシタ１７０１がない場合の電流（破線）とが示されている。図１８に示したように、キャパシタ１７０１がある場合、保護ダイオード１７０２のカソードの電圧が持ち上げられる。これにより、図１９に示すように、キャパシタ１７０１がある場合、保護ダイオード１７０２に順方向電流が流れることが抑制されている。
【００６５】
図２０は、電力増幅モジュール１１３における出力電力とゲインとの関係の一例を示す図である。図２０には、キャパシタ１７０１がある場合の一例（実線）とキャパシタ１７０１がない場合の一例（破線）とが示されている。図２０に示すように、キャパシタ１７０１がある場合、キャパシタ１７０１がない場合と比較して、最大出力電力を向上させることができる。これは、図１９に示したように、キャパシタ１７０１があることによって、保護ダイオード１７０２に流れる順方向電流によるエネルギーロスを抑制することができるためである。
【００６６】
図２１は、電力増幅モジュール１１３における出力電力と隣接チャネル漏洩電力比（ＡＣＬＲ：Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  ｐｏｗｅｒ  Ｒａｔｉｏ）との関係の一例を示す図である。図２１には、キャパシタ１７０１がある場合の一例（実線）とキャパシタ１７０１がない場合の一例（破線）とが示されている。図２１に示すように、キャパシタ１７０１がある場合、キャパシタ１７０１がない場合と比較して、高出力動作時の歪みを低減させることができる。これは、図１９に示したように、キャパシタ１７０１があることによって、保護ダイオード１７０２に流れる順方向電流により生じる歪みを防ぐことができるためである。
【００６７】
図２２は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図１７に示した構成と同一の要素には、同一の符号を付して説明を省略する。図２２に示す電力増幅モジュール１１３では、図１７に示す構成と比較して、インダクタ５１２とキャパシタ１７０３との接続関係が逆になっている。即ち、電力増幅ＩＣ１７００の端子１７０３にキャパシタ１７０１が接続され、キャパシタ１７０１と接地との間にインダクタ５１２が設けられている。このような構成においても、図１７に示した電力増幅モジュール１１３と同様の効果を得ることができる。
【００６８】
図２３は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図１７に示した構成と同一の要素には、同一の符号を付して説明を省略する。図２３に示す電力増幅モジュール１１３では、図１７に示す構成に加えて、電力増幅ＩＣ１７００内に、抵抗２３００が設けられている。
【００６９】
抵抗２３００は、一端がキャパシタ５０１，５１１の間に接続され、他端が接地されている。抵抗２３００は、抵抗に流れるＲＦ信号を減らすため、また、抵抗を接続することによる段間整合回路のインピーダンスへの影響を抑制するために、比較的大きな抵抗値（例えば１０ｋΩ程度）を有している。
【００７０】
図２４は、電力増幅モジュール１１３の構成の他の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図２４に示す電力増幅モジュール１１３では、図５に示す構成に加えて、整合回路５０７に、キャパシタ２４００（第４のキャパシタ）及びキャパシタ２４１０（第５のキャパシタ）が設けられている。具体的には、キャパシタ２４００は、電力増幅回路５００とキャパシタ５１０との間と接地との間に接続されている。また、キャパシタ２４１０は、キャパシタ５１１と電力増幅回路５０１との間と接地との間に接続されている。
【００７１】
このように、キャパシタ５１０，５１１の前後に、シャント接続されたキャパシタ２４００，２４１０を設けることにより、電力増幅モジュール１１３の効率を改善することができる。以下に、説明する。
【００７２】
図２５は、図５に示す電力増幅モジュール１１３の効率を示すシミュレーション結果の一例を示す図である。図２５において、横軸は出力電力（ｄＢｍ）、縦軸は電力付加効率（ＰＡＥ：Ｐｏｗｅｒ  Ａｄｄｅｄ  Ｅｆｆｉｃｉｅｎｃｙ）（％）である。図２５に示すシミュレーション結果では、図５に示す電力増幅モジュール１１３のＰＡＥは、出力電力２９．５ｄＢｍにおいて、４４．８％となっている。
【００７３】
図２６は、図２５に示したシミュレーション結果における、図５に示す電力増幅モジュール１１３の整合回路５０７の出力側のインピーダンスの周波数特性の一例を示すスミスチャートである。図２６に示す例では、基本波に対するインピーダンスとして、１．７１０ＧＨｚ（ｍ４７）、１．８７０ＧＨｚ（ｍ５８）、及び２．０３０ＧＨｚ（ｍ４８）の３点がプロットされている。また、図２６に示す例では、２倍波に対するインピーダンスとして、３．４２０ＧＨｚ（ｍ４９）、３．７４０ＧＨｚ（ｍ６０）、及び４．０５０ＧＨｚ（ｍ５０）の３点がプロットされている。なお、図２６に示すスミスチャートは、２−ｊ５で正規化され、その中心は２＋ｊ５となっている。
【００７４】
ここで、電力増幅回路５０１のＰＡＥのソース側の２倍波のインピーダンスの依存性のシミュレーションをした結果、虚部を−ｊ１３付近にするとＰＡＥが改善した。従って、整合回路５０７の出力側の２倍波のインピーダンスについても、虚部が−ｊ１３付近となるように調整する。以下に、調整の検討過程を示す。
【００７５】
まず、整合回路５０７の出力側の２倍波のインピーダンスを変化させるために、図５に示す電力増幅モジュール１１３の整合回路５０７の出力側にキャパシタを設けた構成を検討する。図２７は、図５に示す電力増幅モジュール１１３の整合回路５０７の出力側に、図２４に示したキャパシタ２４１０を設けた構成における、出力側のインピーダンスの周波数特性の一例を示すシミュレーション結果である。図２７に示すように、整合回路５０７の出力側にキャパシタ２４１０を設けることにより、２倍波のインピーダンスを、調整することができる。しかしながら、図２７に示すように、基本波のインピーダンスが、図２６の場合と比較して、中心からのズレが大きくなり、整合状態が低下している。
【００７６】
そこで、基本波のインピーダンスへの影響をキャンセルするために、図５に示す電力増幅モジュール１１３の整合回路５０７の出力側に加えて入力側にもキャパシタを設けた構成、即ち、図２４に示した構成を検討する。図２８は、図２４に示す電力増幅モジュール１１３の整合回路５０７における、出力側のインピーダンスの周波数特性の一例を示すシミュレーション結果である。図２８に示す例では、基本波のインピーダンスとして、１．７１０ＧＨｚ（ｍ４７）、１．８７０ＧＨｚ（ｍ５８）、及び２．０３０ＧＨｚ（ｍ４８）の３点がプロットされている。また、図２８に示す例では、２倍波のインピーダンスとして、３．４２０ＧＨｚ（ｍ４９）、３．７４０ＧＨｚ（ｍ６０）、及び４．０５０ＧＨｚ（ｍ５０）の３点がプロットされている。
【００７７】
図２８に示すように、２倍波のインピーダンスは、図２６の場合と比較して、虚部がより−ｊ１３に近づいている。また、図２８に示すように、基本波のインピーダンスは、図２６の場合と同様に中心付近に存在しており、整合状態に近い。このように、整合回路５０７の入力側及び出力側にキャパシタを設けることにより、２倍波のインピーダンスを調整するとともに、基本波のインピーダンスの整合状態を維持することが可能となる。
【００７８】
図２９は、図２４に示す電力増幅モジュール１１３の効率を示すシミュレーション結果の一例を示す図である。図２９において、横軸は出力電力（ｄＢｍ）、縦軸はＰＡＥ（％）である。図２９に示すシミュレーション結果では、図２４に示す電力増幅モジュール１１３のＰＡＥは、出力電力２９．５ｄＢｍにおいて、４７．４％となっている。即ち、図５に示す電力増幅モジュール１１３（２９．５ｄＢｍにおけるＰＡＥが４４．８％）より、ＰＡＥが２．６％改善している。
【００７９】
このように、整合回路５０７におけるキャパシタ５１０，５１１の前後に、シャント接続されたキャパシタ２４００，２４１０を設けることにより、電力増幅モジュール１１３の効率を改善することができる。
【００８０】
なお、図２４では、図５に示す電力増幅モジュール１１３の整合回路５０７におけるキャパシタ５１０，５１１の前後にキャパシタ２４００，２４１０を設ける例を示したが、図５に示す電力増幅モジュール１１３に限られず、他の図に示す電力増幅モジュール１１３においても同様に、キャパシタ２４００，２４１０を設けることができる。
【００８１】
図３０は、電力増幅モジュール１１３の他の構成の一例を示す図である。なお、図５に示した構成と同一の要素には、同一の符号を付して説明を省略する。図３０に示すように、電力増幅モジュール１１３は、図５に示した構成に加えて、キャパシタ３０００，３０１０及びフェライトビーズ３１００を備えている。また、図３０に示す構成では、電力増幅回路５００及び電力増幅回路５０１の両方の電源電圧が、電源回路１１２から供給される電源電圧ＶREGとなっている。具体的には、電源電圧ＶREGは、電源端子ＶC1（第１の電源端子）を介して電力増幅回路５００に供給され、電源端子ＶC2（第２の電源端子）を介して電力増幅回路５０１に供給される。
【００８２】
キャパシタ３０００は、一端が、電源端子ＶC1から電力増幅回路５００への電源電圧ＶREGの供給ラインに接続され、他端が接地されている。キャパシタ３０１０は、一端が、電源端子ＶC2から電力増幅回路５０１への電源電圧ＶREGの供給ラインに接続され、他端が接地されている。キャパシタ３０００，３０１０は、電源電圧ＶREGの供給ラインにおけるノイズを除去するためのバイパスコンデンサである。なお、電力増幅モジュール１１３は、キャパシタ３０００，３０１０が設けられていない構成であってもよい。
【００８３】
フェライトビーズ３１００は、電源端子ＶC1から電力増幅回路５００への電源電圧ＶREGの供給ライン上に設けられている。フェライトビーズ３１００は、電力増幅回路５００の電源と電力増幅回路５０１の電源との間のアイソレーションを改善するために設けられている。この点について、以下に説明する。
【００８４】
図３０に示す電力増幅モジュール１１３では、電力増幅回路５００及び電力増幅回路５０１の両方に、電源電圧ＶREGが供給されている。即ち、電源端子ＶC1と電源端子ＶC2とが電気的に接続される。従って、図３０に破線で示すように、電力増幅回路５０１の入力、電力増幅回路５０１の出力、電源端子ＶC2、電源端子ＶC1、電力増幅回路５００の出力、電力増幅回路５０１の入力の閉ループが形成される。この閉ループを通って電力増幅回路５０１の入力に戻る帰還信号ＳFBは、電力増幅モジュール１１３の出力に影響を与えるため、信号レベルが小さい方が好ましい。
【００８５】
帰還信号ＳFBの信号レベルを小さくするために、例えば、キャパシタ３０００の容量を大きくする構成が考えられる。しかしながら、電源電圧ＶREGはＲＦ信号の振幅レベルに応じて変化する電圧であるため、キャパシタ３０００の容量を大きくすると、電源電圧ＶREGの変化が電力増幅回路５００に伝搬するのが遅くなり、エンベロープトラッキング制御の効果が低下してしまう。
【００８６】
そこで、図３０に示す構成では、キャパシタ３０００の容量を大きくするのではなく、電源端子ＶC1から電力増幅回路５００への電源電圧ＶREGの供給ライン上にフェライトビーズ３１００を設けることにより、電力増幅モジュール１１３の入力に戻る帰還信号ＳFBの信号レベルを低減させている。
【００８７】
図３１は、図３０に示す電力増幅モジュールにおける帰還信号の信号レベルの一例を示すシミュレーション結果である。なお、シミュレーションにおいては、電力増幅回路５０１の入力からキャパシタ５１１までの帰還信号を評価した。図３１には、フェライトビーズ３１００がある場合（図３０の構成）とない場合（図３０の構成からフェライトビーズを削除した構成）におけるシミュレーション結果が示されている。図３１において、横軸は周波数（ＧＨｚ）、縦軸は帰還信号ＳFBの信号レベル（ｄＢ）である。図３１に示すように、フェライトビーズ３１００がある場合、比較的低い周波数帯域（例えば、１．０ＧＨｚ以下）において、フェライトビーズ３１００がない場合よりも、帰還信号ＳFBの信号レベルが小さくなっている。このシミュレーション結果からも、フェライトビーズ３１００を設けることにより、電力増幅モジュール１１３の入力に戻る帰還信号ＳFBの信号レベルが低減されることがわかる。
【００８８】
このように、電力増幅回路５００及び電力増幅回路５０１の両方に電源電圧ＶREGを供給する場合において、フェライトビーズ３１００を設けることにより、電力増幅回路５００の電源と電力増幅回路５０１の電源との間のアイソレーションを改善することが可能となる。なお、電源端子ＶC2側にフェライトビーズを配置する構成や、電源端子ＶC1及び電源端子ＶC2の両側にフェライトビーズを配置する構成であってもよい。また、図３０では、図５に示した電力増幅回路１１３にフェライトビーズ３１００を追加した構成を示したが、図１１〜図１７、図２２〜２４に示した他の構成においても同様に、電力増幅回路５００及び電力増幅回路５１０の両方に電源電圧ＶREGを供給し、電力増幅回路５００の電源ライン上にフェライトビーズ３１００を設ける構成を採用することが可能である。
【００８９】
以上、本実施形態について説明した。本実施形態の電力増幅モジュール１１３では、電力増幅回路５００，５０１の間に、キャパシタ５１０，５１１及びインダクタ５１２により構成される整合回路５０７が設けられている。電力増幅モジュール１１３では、電力増幅回路５０１に供給される電源電圧ＶREGが高くなるにつれて、電力増幅回路５０１を構成するトランジスタのベース・コレクタ間容量ＣBCが小さくなり、電力増幅回路５０１のゲインが大きくなってしまう。そこで、電力増幅モジュール１１３では、図６〜図８に示したように、整合回路５０７の作用により、電力増幅回路５０１に供給される電源電圧ＶREGが高くなるにつれて、電力増幅回路５００のゲインを低下させている。これにより、電力増幅回路５０１のゲインの上昇が、電力増幅回路５００のゲインの低下により相殺され、電力増幅モジュール１１３全体で、電源電圧ＶREGの変動に伴うゲイン変動が抑制されることとなる。従って、エンベロープトラッキング制御に加えて一段目の電力増幅回路５００の電源電圧ＶCCを制御するという複雑な制御を行うことなく、電力増幅モジュール１１３の線形性を向上させることができる。
【００９０】
また、本実施形態によれば、整合回路５０７において、キャパシタ５１１の容量値は、キャパシタ５１０の容量値より大きいものとすることができる。このように、キャパシタ５１１の容量値を大きくすることにより、電力増幅回路５０１のベース・コレクタ間寄生容量ＣBCの変動の影響を小さくすることができる。これにより、電力増幅モジュール１１３における線形性を高めることが可能となる。
【００９１】
また、本実施形態によれば、図１１に示したように、電力増幅回路５００に供給するバイアスを、電源電圧ＶREGが高くなるにつれて低減することができる。これにより、電力増幅回路５００のゲイン調整の精度を高めることが可能となる。従って、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００９２】
また、本実施形態によれば、図１２に示したように、電力増幅回路を三段の構成とし、最終段の電力増幅回路５０１に電源電圧ＶREGを供給する一方、初段の電力増幅回路１２００に供給するバイアスを、電源電圧ＶREGが高くなるにつれて低減することができる。これにより、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００９３】
また、本実施形態によれば、図１３に示したように、電力増幅回路５００の前段に、電源電圧ＶREGが高くなるにつれて減衰率が大きくなる可変減衰器１３００を設けることができる。これにより、電源電圧ＶREGの上昇に伴って大きくなる電力増幅回路５０１のゲインを、電力増幅回路５００のゲイン低減及び可変減衰器１３００の減衰率増大によって相殺し、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００９４】
また、本実施形態によれば、図１４に示したように、電力増幅回路５００に供給するバイアスを、ＲＦ信号の振幅が大きくなるにつれて低減することができる。これにより、電力増幅回路５００のゲイン調整の精度を高めることが可能となる。従って、電力増幅モジュール１１３全体でのゲイン変動を抑制し、電力増幅モジュール１１３の線形性を高めることが可能となる。
【００９５】
また、本実施形態によれば、図１５に示したように、電力増幅回路を三段の構成とし、最終段の電力増幅回路５０１に電源電圧ＶREGを供給する一方、初段の電力増幅回路１２００に供給するバイアスを、ＲＦ信号の振幅が大きくなるにつれて低減することができる。これにより、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００９６】
また、本実施形態によれば、図１６に示したように、電力増幅回路５００の前段に、ＲＦ信号の振幅が大きくなるにつれて減衰率が大きくなる可変減衰器１６００を設けることができる。これにより、ＲＦ信号の振幅が大きくなり、電源電圧ＶREGが上昇することに伴って大きくなる電力増幅回路５０１のゲインを、電力増幅回路５００のゲイン低減及び可変減衰器１６００の減衰率増大によって相殺し、電力増幅モジュール１１３全体でのゲインの変動を抑制することができる。
【００９７】
また、本実施形態によれば、図１７に示したように、整合回路用のインダクタ５１２を電力増幅ＩＣ１７００の端子１７０３に接続する場合において、キャパシタ１７０１によって、保護ダイオード１７０２のカソードの電圧を持ち上げることができる。これにより、保護ダイオード１７０２に順方向電流によるエネルギーロスを抑制することができる。
【００９８】
また、本実施形態によれば、インダクタ５１２と直列に接続されるキャパシタ１７０１の容量値を、キャパシタ５１０，５１１の容量値より大きいものとすることができる。これにより、共振周波数が低い方へとシフトされ、キャパシタ１７０１の追加によるＲＦ信号への影響を抑制することができる。
【００９９】
また、本実施形態によれば、図２３に示したように、キャパシタ５１０，５１１間と接地との間に接続された抵抗２３００を設けることができる。これにより、キャパシタ１７０１によって持ち上げられた電圧によるキャパシタ５１０，５１１の破壊を防ぐことができる。
【０１００】
また、本実施形態によれば、図２４に示したように、整合回路５０７におけるキャパシタ５１０，５１１の前後に、シャント接続されたキャパシタ２４００，２４１０を設けることにより、電力増幅モジュール１１３の効率を改善することができる。
【０１０１】
また、本実施形態によれば、図３０に示したように、電力増幅回路５００及び電力増幅回路５０１の両方に、エンベロープトラッキング制御のための電源電圧ＶREGを供給する構成において、電力増幅回路５００の電源ライン上にフェライトビーズ３１００を設けることにより、電力増幅回路５００の電源と電力増幅回路５０１の電源との間のアイソレーションを改善することが可能となる。
【０１０２】
なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【符号の説明】
【０１０３】
１００  送信ユニット
１１０  ベースバンド部
１１１  ＲＦ部
１１２  電源回路
１１３  電力増幅モジュール
１１４  フロントエンド部
１１５  アンテナ
２００，２０１  遅延回路
２０２  ＲＦ変調部
２０３  振幅レベル検出部
２０４  歪み補償部
２０５  ＤＡＣ  ５００，５０１，１２００  電力増幅回路
５０２，５０３  バイアス回路
５０４，５０５，５１２  インダクタ
５０６〜５０８，１２０２，１３０１  整合回路
５１０，５１１，１７０１，２４００，２４１０，３０００，３０１０  キャパシタ
１１００，１２０３，１４００，１５００  可変バイアス回路
１３００，１６００  可変減衰器
１７００  電力増幅ＩＣ
１７０３  端子
２３００  抵抗
３１００  フェライトビーズ
【図１】
0005958483.tif 000002
【図２】
0005958483.tif 000003
【図３】
0005958483.tif 000004
【図４】
0005958483.tif 000005
【図５】
0005958483.tif 000006
【図６】
0005958483.tif 000007
【図７】
0005958483.tif 000008
【図８】
0005958483.tif 000009
【図９】
0005958483.tif 000010
【図１０】
0005958483.tif 000011
【図１１】
0005958483.tif 000012
【図１２】
0005958483.tif 000013
【図１３】
0005958483.tif 000014
【図１４】
0005958483.tif 000015
【図１５】
0005958483.tif 000016
【図１６】
0005958483.tif 000017
【図１７】
0005958483.tif 000018
【図１８】
0005958483.tif 000019
【図１９】
0005958483.tif 000020
【図２０】
0005958483.tif 000021
【図２１】
0005958483.tif 000022
【図２２】
0005958483.tif 000023
【図２３】
0005958483.tif 000024
【図２４】
0005958483.tif 000025
【図２５】
0005958483.tif 000026
【図２９】
0005958483.tif 000027
【図３０】
0005958483.tif 000028
【図３１】
0005958483.tif 000029
【図２６】
0005958483.tif 000030
【図２７】
0005958483.tif 000031
【図２８】
0005958483.tif 000032