(57)【特許請求の範囲】
【請求項１】
カラー読み取り用センサ及びモノクロ読み取り用センサを有する光電変換素子と、
前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置であって、
前記光電変換素子は、
画像読み取り時に前記駆動制御手段からパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を備え、
前記駆動制御手段は、
カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートすること
を特徴とする画像読取装置。
【請求項２】
前記所定時間をＴＷＡＩＴとしたとき、
ＴＷＡＩＴ＞ＱＡＬＬ÷ＱＲＥＧ×Ｔｌｉｎｅ（ｍｉｎ）
を満たすことを特徴とする請求項１に記載の画像読取装置。
ＱＡＬＬは、前記光電変換素子内部の所定の色の光を受光する複数の画素で構成される１チャンネル分全ての回路に蓄積できる全電荷量、ＱＲＥＧは、前記光電変換素子内部のシフトレジスタ１本に蓄積できる全電荷量、Ｔｌｉｎｅ（ｍｉｎ）は、シフトレジスタ１本分全ての電荷を転送するために必要な最小の蓄積期間。
【請求項３】
請求項１または２に記載の画像読取装置を備えたことを特徴とする画像形成装置。
【請求項４】
カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を有する光電変換素子と、
前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置で実行される画像読取方法であって、
前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートする工程を含むこと
を特徴とする画像読取方法。
【請求項５】
カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を有する光電変換素子と、
前記光電変換素子を駆動制御する駆動制御手段として機能するプロセッサと、を備えた画像読取装置において実行される画像読取プログラムであって、
前記プロセッサに、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートするステップを実行させるための画像読取プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿などの画像を読み取る画像読取装置、画像形成装置、画像読取方法及び画像読取プログラムに関する。
【背景技術】
【０００２】
一般に、原稿などの画像を読み取る画像読取装置には、ＣＣＤと、その後段に配されるＡＦＥ（analog  front  end）を備えている。そして、ＣＣＤ出力とＡＦＥ信号入力はＡＣ結合（コンデンサ直列）されるので、ＡＦＥにはＣＣＤ出力の変化分（ＡＣ分）しか伝わらない。換言すると、ＣＣＤ出力の変化分すなわち出力変動は、ＡＦＥに必ず伝わってしまうということである。例えば、ＣＣＤが一時的にＡＦＥの定格入力電圧を超える過大電圧を発生した場合などには、それがそのままＡＦＥに伝わり、ＡＦＥデバイスの特性劣化や、最悪、デバイス破壊を引き起こす可能性がある。このため、ＡＦＥへの入力過大電圧の問題は従来から重要な課題となっており、いくつかの技術が知られている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、今までの技術は、ＣＣＤの電源オフ時に蓄積された不要電荷がＣＣＤの電源オン直後に一度に放出されるために発生する過大電圧を抑制することを目的としていた。一方、一般にカラー（Ｒ／Ｇ／Ｂ）に加えてモノクロ（ＢＷ）のセンサを持ついわゆる４ラインＣＣＤにおいては、ＣＣＤの電源オンが継続された状態においても、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時において、それまで使用していなかった方のセンサ（例えば、カラー読み取りモードを使用していた場合はＢＷセンサ、モノクロ読み取りモードを使用していた場合はＲ／Ｇ／Ｂセンサ）に蓄積された不要電荷が読み取りモードを切り替えた直後に一度に放出され過大電圧が発生するという問題があった。
【０００４】
なお、読み取りモード切替時に発生する過大電圧に対して、上述したＣＣＤの電源オフから電源オンに変更する時の技術を応用した場合は、読み取りモードを切り替える以外のための制御信号が必要となる。また、それらの制御信号をシーケンスを組んで制御するため読み取りモードの切替に時間を要し、制御が複雑化するなどといった問題があった。
【０００５】
特許文献１には、ＡＦＥへの入力過大電圧の影響を低減させる目的で、アナログ信号処理回路部の入力部でＡＣ結合コンデンサの充放電によってアナログ画像データの入力オフセットレベルを任意の電位に固定するクランプ回路部を備え、光電変換素子をＯＮ／ＯＦＦする際には、クランプ手段の任意の電位に固定する期間がＯＮ／ＯＦＦしないときの期間よりも長く設定されていることを特徴とする構成が開示されている。しかし、ＣＣＤのカラーモードとモノクロモードとのモード切替時に過大電圧が発生するという問題は解消できていない。
【０００６】
本発明は、上記に鑑みてなされたものであって、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時に発生する過大電圧をより簡易な構成で抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、カラー読み取り用センサ及びモノクロ読み取り用センサを有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置であって、前記光電変換素子は、画像読み取り時に前記駆動制御手段からパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を備え、前記駆動制御手段は、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートすることを特徴とする。
【０００９】
また、本発明は、本発明に係る画像読取装置を備えたことを特徴とする。
【００１０】
また、本発明は、カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段と、を備えた画像読取装置で実行される画像読取方法であって、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートする工程を含むことを特徴とする。
【００１１】
また、本発明は、カラー読み取り用センサ、モノクロ読み取り用センサ及び画像読み取り時にパルス状に供給される信号であるリセットパルスがアサートされている間、カラー読み取り用センサ又はモノクロ読み取り用センサの出力信号電荷を排出する電荷排出手段を有する光電変換素子と、前記光電変換素子を駆動制御する駆動制御手段として機能するプロセッサと、を備えた画像読取装置において実行される画像読取プログラムであって、前記駆動制御手段が、カラー読み取りモードからモノクロ読み取りモードへの切替の際又はモノクロ読み取りモードからカラー読み取りモードへの切替の際に、前記リセットパルスをアサートし、その後、前記光電変換素子の読み取りモードを切り替えて前記カラー読み取り用センサ又は前記モノクロ読み取り用センサに蓄積された不要電荷を前記電荷排出手段によって排出し、所定時間経過後に前記リセットパルスをネゲートするステップを実行させる。
【発明の効果】
【００１２】
本発明によれば、カラー読み取りモードとモノクロ読み取りモードとの読み取りモード切替時に発生する過大電圧を簡易な構成で抑制することができ、光電変換素子の後段の回路の特性劣化や破壊を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態に係る画像読取装置の構成を示すブロック図である。
【図２−１】図２−１は、図１のエミッタフォロアーの構成を示す図である。
【図２−２】図２−２は、図１のＣＣＤから出力された段階でのアナログ画像信号を示す図である。
【図２−３】図２−３は、図１のＡＦＥへ入力される段階でのアナログ画像信号を示す図である。
【図３】図３は、本実施の形態に適用される４ラインＣＣＤの構成の一例を示した図である。
【図４】図４は、ＣＣＤ内部の出力回路構成（１チャンネル分）を示す図である。
【図５】図５は、図４の出力回路の入出力信号のタイミングチャートである。
【図６】図６は、４ラインＣＣＤのモノクロ読み取り時の駆動方法の一例を示すタイミングチャートである。
【図７】図７は、４ラインＣＣＤの駆動方法の比較例を示すタイミングチャートである。
【図８】図８は、本発明の実施の形態に係る４ラインＣＣＤ内部の出力回路構成（１チャンネル分）を示す図である。
【図９】図９は、本発明の実施の形態に係る４ラインＣＣＤの駆動方法を示すタイミングチャートである。
【図１０】図１０は、本発明の実施の形態にかかる複合機のハードウェア構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、この発明にかかる画像読取装置の最良な実施の形態を詳細に説明する。図１は、本発明の実施の形態に係る画像読取装置の構成を示すブロック図である。画像読取装置１は、照明光源２、光源点灯装置（インバータ）３、ＣＣＤ（イメージセンサ）４、エミッタフォロアー５、ＡＣカップリングコンデンサ６、ＡＦＥ７、データ処理部８、制御部９及び記憶部１０を備えて構成されている。
【００１５】
照明光源２は、画像読み取りを行う対象である原稿に光を照射する光源である。光源点灯装置３は、照明光源２を点灯させるための回路である。ＣＣＤ４は、原稿から反射された光を電気信号（アナログ画像信号）に変換する。ＣＣＤ４の構成については、後ほど詳しく説明する。
【００１６】
エミッタフォロアー５は、ＣＣＤ４とＡＦＥ７との間のインピーダンス整合を行う。ＡＣカップリングコンデンサ６は、ＣＣＤ４から出力されたアナログ画像信号の電圧がＡＦＥ７の入力定格電圧の範囲内に収まるようにＣＣＤ出力電圧の直流オフセット分を除去する。
【００１７】
ＡＦＥ（analog  front  end）７は、Ａ／Ｄ変換、Ｓ／Ｈ回路、ゲイン調整等の機能を集積化したＩＣである。また、ＡＦＥ７の重要な機能の一つは、ＡＦＥ７に入力されるアナログ画像信号をデジタル画像信号に変換することである。さらに、ＡＦＥ７は、入力されるアナログ画像信号のレベルを希望の一定電圧レベルに安定させるクランプ機能、変換されたデジタル画像信号のピークレベルを希望のレベルに調整するＡＧＣ（auto  gain  control）機能及び画像信号の基準となる黒レベルを希望の出力に設定する黒オフセット調整機能等を備えていても良い。
【００１８】
データ処理部８は、ＡＦＥ７から出力されたデジタル画像信号に対して、シェーディング補正やガンマ補正等の各種データ処理を行う。処理後のデジタル画像データは、書込み部１５へ直接送信されるか、制御部９を介して記憶部１０に一時記憶された後、再び、制御部９を介して書込み部１５へ送信される。
【００１９】
制御部９は、画像読取装置１の全体を制御する。制御部９は、光源駆動制御部１１、ＣＣＤ駆動制御部１２、ＡＦＥ駆動制御部１３及びデータ処理制御部１４を備えて構成されている。
【００２０】
光源駆動制御部１１は、光源点灯装置３の駆動を制御することにより、照明光源２の放出光量を制御する。具体的には、光源点灯装置３に直流電圧を入力（印加）したり、ＰＷＭ信号を入力したりすることにより、照明光源２の放出光量を制御する。
【００２１】
ＣＣＤ駆動制御部１２は、ＣＣＤ４の駆動を制御する。具体的には、ＣＣＤ駆動制御部１２は、ＣＣＤ４が有する複数の読み取りモードの中から、どの読み取りモードでＣＣＤ４に原稿を読み取らせるかを選択し、ＣＣＤ４に指示する。
【００２２】
ＡＦＥ駆動制御部１３は、ＡＦＥ７の駆動を制御する。データ処理制御部１４は、データ処理部８の駆動を制御する。記憶部１０は、各種の駆動設定データ及びデータ処理部８によりデータ処理済みのデジタル画像データを記憶する。記憶部１０は、例えば、ＲＯＭ、ＲＡＭ又はＨＤＤ等の記憶媒体である。ここで、各種の駆動設定データとは、照明光源２及び光源点灯装置３の駆動設定データ、ＣＣＤ４の駆動設定データ、ＡＦＥ７の駆動設定データ並びにデータ処理部８のデータ処理設定データ等である。
【００２３】
次に、画像読取装置１による画像読み取りの仕組みを簡単に説明する。照明光源２から放出された光は原稿に照射され、その反射光が図示しない複数枚のミラーを経由してＣＣＤ４に入力される。ＣＣＤ４は、記憶部１０に記憶されているＣＣＤ４の駆動設定データに基づいて駆動され、その入力された光量に応じたアナログ画像信号を出力する。そして、アナログ画像信号は、エミッタフォロアー５を経由し、ＡＣカップリングコンデンサ６へ入力される。ＣＣＤ４から出力された段階でのアナログ画像信号には、一定のオフセット電圧が重畳されているが、このオフセット電圧はＡＦＥ７の入力定格電圧を超えており、そのままＡＦＥ７に入力することはできない。そこで、ＡＣカップリングコンデンサ６で、ＡＦＥ７の入力定格電圧を超えないようにアナログ画像信号のオフセット分を除去する。
【００２４】
図２−１は、エミッタフォロアー５の構成を示す図であり、図２−２は、ＣＣＤ４から出力された段階でのアナログ画像信号を示す図であり、図２−３は、ＡＦＥ７へ入力される段階でのアナログ画像信号を示す図である。図２−１に示すように、エミッタフォロアー５は、抵抗５ａと、トランジスタ５ｂと、を含んで構成されている。抵抗５ａの一端は、接地電位に接続されている。トランジスタ５ｂは、第１の入出力端子が抵抗５ａの一端に接続され、第２の入出力端子が電源電位（ここでは、１０〜１２Ｖ）に接続され、制御端子にはＣＣＤ４の出力信号が入力される。
【００２５】
図２−１に示す例では、ＣＣＤ４の電源電圧は１０〜１２Ｖであり、ＣＣＤ４から出力された段階でのアナログ画像信号（図２−２参照）は、５Ｖのオフセット電圧にマイナスパルスのアナログ画像信号が重畳されている。これに対して、ＡＦＥ７の電源電圧は３．３Ｖであり、入力定格電圧は０〜２Ｖ、オフセット電圧は２Ｖである。従って、ＣＣＤ４の出力信号をそのままＡＦＥ７へ入力することはできない。そこで、ＡＣカップリングコンデンサ６により、ＣＣＤ４の出力信号を２Ｖのオフセット電圧にマイナスパルスのアナログ画像信号が重畳された状態である信号に変換し（図２−３参照）、その変換後の信号がＡＦＥ７へ入力される。なお、上記電圧値は本発明の実施の形態を示す一例であり、これらの値に限定されない。
【００２６】
ここで、ＣＣＤ４から出力された段階でのアナログ画像信号の振幅値が２Ｖ以上あると、オフセット電圧を２Ｖにした場合に、アナログ画像信号の２Ｖを超える部分の振幅値は、接地電位（ＧＮＤ）に達してしまい、ＡＦＥ７の入力定格電圧の下限を下回り、ＡＦＥ７に悪影響を及ぼし、特性劣化や、最悪の場合はデバイス破壊に至る。従って、アナログ画像信号の振幅値は、ＡＦＥ７の入力定格電圧内に収まる範囲で使用するのが好ましい。
【００２７】
しかしながら、ＣＣＤ４の状態遷移中など過渡的な状態において、上記の振幅値範囲を超える過大電圧が発生してしまう場合がある。例えば、ＣＣＤ４の光電変換素子はＣＣＤ４の電源がＯＮであるかＯＦＦであるかに関わらず、入射した光に反応して電荷を蓄積している。この電荷蓄積は、意図的に光を入射させた場合でなくても、周囲の微量な光を感知して起こる現象である。従って、ＣＣＤ４の電源がＯＦＦからＯＮに移行する際に、ＣＣＤ４の電源ＯＦＦ時に蓄積された不要電荷がＣＣＤ４の電源をＯＮにした直後に出力端子に一度に放出され、過大電圧が発生してしまう。
【００２８】
また、一般にＲ／Ｇ／Ｂのカラー読み取り用センサに加えてＢＷのモノクロ読み取り用センサを持ついわゆる４ラインＣＣＤにおいては、ＣＣＤの電源ＯＮが継続された状態においても、カラーモードとモノクロモードとのモード切替時において、それまで使用していなかった方のセンサ（例えば、カラーモードを使用していた場合はＢＷセンサ、モノクロモードを使用していた場合はＲ／Ｇ／Ｂセンサ）に蓄積された不要電荷がモードを切替えた直後に出力端子に一度に放出され過大電圧が発生してしまう。
【００２９】
図３は、本実施の形態に適用される４ラインＣＣＤの構成の一例を示した図である。４ラインＣＣＤは、Ｒ（レッド）の画素群４ａ、Ｇ（グリーン）の画素群４ｂ、Ｂ（ブルー）の画素群４ｃの３つの画素群を有しており、カラーモードでは合計３ｃｈ（チャンネル）分の信号が出力される。さらに、４ラインＣＣＤは、モノクロ（ＢＷ）読み取り専用の画素群４ｄも有しており、モノクロモードで読み取る場合はこの画素群４ｄの１ｃｈ（チャンネル）分の信号が出力される。その際、画素群を奇数画素（ＯＤＤ）と偶数画素（ＥＶＥＮ）に分けて２ｃｈ（チャンネル）で出力するＣＣＤもあり、３ラインＣＣＤと比べてモノクロ画像を高速に読み取ることができる。
【００３０】
Ｒ（レッド）の画素群４ａの出力信号は、アンプ４ｅによって増幅され、Ｇ（グリーン）の画素群４ｂの出力信号は、アンプ４ｆによって増幅され、Ｂ（ブルー）の画素群４ｃの出力信号は、アンプ４ｇによって増幅され、モノクロ（ＢＷ）の画素群４ｄの出力信号は、アンプ４ｈ，４ｉ，４ｊによって増幅される。アンプ４ｅ〜４ｊの出力信号は、スイッチ４ｍ〜４ｒに入力される。スイッチ４ｐ〜４ｒには、カラー／モノクロ切替信号がインバータ４ｋを介して入力されており、カラー／モノクロ切替信号がハイレベル（モノクロモード）の場合に、スイッチ４ｐ〜４ｒは信号を出力する。スイッチ４ｍ〜４ｏには、カラー／モノクロ切替信号がインバータ４ｋ，４ｌを介して入力されており、カラー／モノクロ切替信号がローレベル（カラーモード）の場合に、スイッチ４ｍ〜４ｏは信号を出力する。
【００３１】
４ラインＣＣＤに対するカラーモードかモノクロモードかの切替えは、ＣＣＤ駆動制御部１２（図１参照）からのカラー／モノクロ切替信号によりＣＣＤ内部の各ＳＷ（スイッチ）を操作することにより行われ、Ｒ／Ｇ／Ｂ／ＢＷの各画素群から送られた画像信号がカラー／モノクロ切替信号に応じて選択されＣＣＤ外部に出力される。
【００３２】
なお、特許文献１に記載されているように、４ラインＣＣＤのカラー用センサ（Ｒ／Ｇ／Ｂ）内部の図示しないシフトゲートや転送レジスタと、モノクロ用センサ（ＢＷ）内部の図示しないシフトゲートや転送レジスタと、をそれぞれ駆動する駆動クロック入力端子を別々に設けることも行われている。本実施の形態にはこのタイプの４ラインＣＣＤが適用される。
【００３３】
ここで、ＣＣＤを駆動する駆動クロック及び駆動方法の一例を、図４及び図５を参照しながら説明する。図４は、ＣＣＤ内部の出力回路構成（１チャンネル分）を示す図であり、図５は、図４の出力回路の入出力信号のタイミングチャートである。
【００３４】
図４を参照すると、この出力回路２１は、ＣＣＤ転送部２２と、フローティングキャパシタ２３と、信号電荷排出部２４と、アンプ２５，２７と、クランプ部２６と、スイッチ２８と、を含んで構成されている。
【００３５】
ＣＣＤ転送部２２は、転送クロック１，２に同期して、ＣＣＤ画素からの信号を出力する。フローティングキャパシタ２３は、ＣＣＤ転送部２２の出力端子と接地電位との間に接続されている。信号電荷排出部２４は、トランジスタ２４ａを含んでいる。トランジスタ２４ａの第１の入出力端子は、ＣＣＤ転送部２２の出力端子とフローティングキャパシタ２３との接続点２９に接続され、第２の入出力端子は、高電位側の電源電位に接続され、制御端子にはリセットパルスが入力される。このような構成により、リセットパルスがハイレベルの間は、トランジスタ２４ａがオン状態となり、接続点２９の電位が高電位側の電源電位にプルアップされ、信号電荷（電子）が排出される。アンプ２５は、接続点２９の電位を増幅出力する。
【００３６】
クランプ部２６は、キャパシタ２６ａと、直流電源２６ｂと、トランジスタ２６ｃと、を含んで構成されている。キャパシタ２６ａの一端は、アンプ２５の出力端子に接続されている。直流電源２６ｂの低電位側の出力端子は、接地電位に接続されている。トランジスタ２６ｃの第１の入出力端子は、直流電源２６ｂの高電位側の出力端子に接続され、第２の入出力端子は、キャパシタ２６ａの他端と接続され、クランプ部２６の出力端子となっている。このような構成により、クランプパルスがハイレベルの間は、トランジスタ２６ｃがオン状態となり、クランプ部２６の出力端子の電位が直流電源２６ｂの電位（直流オフセット電位）にクランプされる。アンプ２７は、クランプ部２６の出力端子の電位を増幅出力する。スイッチ２８は、カラー／モノクロ切替信号に応じて、アンプ２７の出力信号を外部出力端子に出力する。
【００３７】
図５を参照すると、転送クロック１は転送クロック２の反転信号である。時刻ｔ０において、転送クロック１がローレベルからハイレベルに変化し、転送クロック２がハイレベルからローレベルに変化し、リセットパルスがローレベルからハイレベルに変化すると、信号電荷排出部２４内のトランジスタ２４ａ（図４参照）がオン状態になり、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）がハイレベルに変化する。その後、時刻ｔ１において、リセットパルスがハイレベルからローレベルに変化し、クランプパルスがローレベルからハイレベルに変化すると、信号電荷排出部２４内のトランジスタ２４ａ（図４参照）がオフ状態になり、クランプ部２６内のトランジスタ２６ｃ（図４参照）がオン状態になり、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が直流オフセット電位にクランプされる。この時刻ｔ１の前後において、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）にオーバーシュートが発生するが、これはリセットノイズと呼ばれている。
【００３８】
次に、時刻ｔ２において、転送クロック１がハイレベルからローレベルに変化し、転送クロック２がローレベルからハイレベルに変化すると、原稿からの反射光に比例したアナログ振幅電圧が、直流オフセット電位に足されアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）として出力される。その後、時刻ｔ３において、転送クロック１がローレベルからハイレベルに変化し、転送クロック２がハイレベルからローレベルに変化し、リセットパルスがローレベルからハイレベルに変化すると、アナログ振幅電圧はリセットされ、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）にはリセットノイズが重畳される。その後、時刻ｔ４において、クランプパルスがローレベルからハイレベルに変化すると、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）はクランプされ、ＣＣＤの出力信号の基準となる直流オフセット電位に安定化される。
【００３９】
つまり、ＣＣＤの各センサ（Ｒ／Ｇ／Ｂ／ＢＷ）内部の図示しない転送レジスタに溜まった電荷は、転送クロック１，２に同期して順次転送レジスタの後段へと転送され、転送レジスタの最終段にてアナログ振幅電圧に変換されて出力され、最終段転送レジスタに溜まった電荷はリセットパルスによって信号電荷排出部２４により排出され、リセットされた出力信号はクランプパルスにより直流オフセット電位へとクランプされる。また、図示しないシフトパルスはＣＣＤの光電変換素子列に溜まった全画素の電荷をＣＣＤのシフトレジスタに転送する際に利用されるパルス信号で、シフトパルスの１周期が各画素における光信号の蓄積期間に相当する。
【００４０】
図６は、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子を別々に持つ４ラインＣＣＤにおいて、モノクロ読み取り時の駆動方法の一例を示すタイミングチャートである。
【００４１】
モノクロ読み取りのため、カラー／モノクロ切替信号はハイレベルに、カラー用シフトパルスはハイレベルに、カラー用転送クロック１はローレベルに、カラー用転送クロック２はハイレベルに、それぞれ固定されている。
【００４２】
時刻ｔ１０において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、ＣＣＤの画素の電荷がシフトレジスタに転送される。時刻ｔ１１から、リセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。時刻ｔ１２から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。時刻ｔ１３から、モノクロ用転送クロック１が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→・・・と変化し、モノクロ用転送クロック２が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。これにより、モノクロのアナログ出力信号が出力される。時刻ｔ１４においてモノクロ用シフトパルスがローレベルからハイレベルに変化する。時刻ｔ１０〜時刻ｔ１４が蓄積期間に相当する。
【００４３】
モノクロ読み取り時には、カラー用センサは駆動する必要が無いため、図６に示すように、カラー用シフトパルス及びカラー用転送クロック１，２はハイレベル又はローレベルに固定することとしている。このように使用しない回路動作を停止する事で、消費電力の削減効果及び不要輻射（ＥＭＩ）の抑制効果などがある。
【００４４】
なお、カラー読み取り時は、図示しないが、カラー／モノクロ切替信号がローレベル（カラーモード）に切り替わり、モノクロ用シフトパルス及びモノクロ用転送クロック１，２がハイレベル又はローレベルに固定され、カラー用シフトパルス及びカラー用転送クロック１，２がモノクロ用と同様に供給される。
【００４５】
また、図６ではリセットパルス及びクランプパルスはカラー用とモノクロ用で共通としているが、カラー用とモノクロ用のリセットパルス入力端子及びクランプパルス入力端子を別々に備え、カラー用とモノクロ用のリセットパルス及びクランプパルスそれぞれを個別に駆動することとしても良い。
【００４６】
ところで、４ラインＣＣＤは全てのセンサに常に光が入射され電荷の蓄積が起こっているので、上記した駆動方法ではカラーモードとモノクロモードとのモード切替時において、それまで使用していなかった方のセンサ（例えば、カラーモードを使用していた場合はＢＷセンサ、モノクロモードを使用していた場合はＲ／Ｇ／Ｂセンサ）に蓄積された不要電荷がモードを切替えた直後に一度に放出され過大電圧が出力されるという問題がある。先にも述べた通り、この過大電圧が後段のＡＦＥ７に入力されると、ＡＦＥ７の入力定格電圧の下限を下回るため悪影響を及ぼし、特性劣化や最悪の場合はＡＦＥ７のデバイス破壊に至る可能性もある。
【００４７】
図７は、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子を別々に持つ４ラインＣＣＤにおいて、モノクロモードからカラーモードへ切替時の駆動方法の比較例を示すタイミングチャートである。
【００４８】
初期時ｔ２０において、カラー／モノクロ切替信号はハイレベル（モノクロモード）となっている。時刻ｔ２１において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、ＣＣＤの画素の電荷がシフトレジスタに転送される。その後、リセットパルス、クランプパルス、モノクロ用転送クロック１，２が供給されると、先に図５で説明したように、原稿からの反射光に比例したアナログ出力信号（ＯＳ１）が出力される。
【００４９】
時刻ｔ２２において、カラー／モノクロ切替信号がハイレベル（モノクロモード）からローレベル（カラーモード）に変化する。時刻ｔ２３から、リセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）に重畳される。時刻ｔ２４から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が直流オフセット電位にクランプされる。時刻ｔ２５から、カラー用転送クロック１が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→・・・と変化し、カラー用転送クロック２が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。すると、時刻ｔ２０〜ｔ２２までの間使用されていなかったＲ／Ｇ／Ｂセンサに蓄積された電荷が放出され、時刻ｔ２６において、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）は接地電位（ＧＮＤ）に達してしまい、ＡＦＥ７の入力定格電圧の下限を下回ってしまう。
【００５０】
その後、所定時間が経過してＲ／Ｇ／Ｂセンサに蓄積された電荷の放出が終了し、時刻ｔ２７において、カラー用シフトパルスがローレベルからハイレベルに変化し、時刻ｔ２８からリセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）に重畳される。時刻ｔ２９から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が直流オフセット電位にクランプされる。時刻ｔ３０から、カラー用転送クロック１が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→・・・と変化し、カラー用転送クロック２が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。すると、原稿からの反射光に比例したアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が出力される。
【００５１】
なお、図７においては、モノクロモードからカラーモードへの切替時について説明したが、カラーモードからモノクロモードへの切替時においても、モノクロ用の各駆動信号とカラー用の各駆動信号の駆動を入れ替えるだけで、同様である。
【００５２】
図８は、本発明の実施の形態に係る４ラインＣＣＤ内部の出力回路構成（１チャンネル分）を示す図である。図８を参照すると、この出力回路３１は、先に説明した図４に示す出力回路２１の構成要素に加えて、不要電荷排出部３２を更に備えている。不要電荷排出部３２は、エッジ検出回路３２ａ、保持回路３２ｂ及びトランジスタ３２ｃを含んでいる。
【００５３】
エッジ検出回路３２ａには、カラー／モノクロ切替信号が入力され、エッジ検出回路３２ａは、カラー／モノクロ切替信号のエッジを検出したら、ハイレベルの信号を保持回路３２ｂに出力する。保持回路３２ｂは、エッジ検出回路３２ａから入力されるハイレベルの信号を所定時間ＴＷＡＩＴ保持し、トランジスタ３２ｃの制御端子に出力する。なお、所定時間ＴＷＡＩＴは、ＣＣＤ内部の１チャンネル分全ての回路に蓄積できる全電荷量（ＣＣＤの品種毎の固有値）をＱＡＬＬ、ＣＣＤ内部のシフトレジスタ１本に蓄積できる全電荷量（ＣＣＤの品種毎の固有値）をＱＲＥＧ、シフトレジスタ１本分全ての電荷を転送するために必要な最小の蓄積期間をＴｌｉｎｅ（ｍｉｎ）とすると、
ＴＷＡＩＴ＞ＱＡＬＬ÷ＱＲＥＧ×Ｔｌｉｎｅ（ｍｉｎ）  ・・・（１）
で表される。
【００５４】
トランジスタ３２ｃの第１の入出力端子は、接続点２９に接続され、第２の入出力端子は、高電位側の電源電位に接続されている。このような構成により、カラー／モノクロ切替信号がハイレベルからローレベルに変化又はローレベルからハイレベルに変化してから所定時間、接続点２９が高電位側の電源電位にプルアップされる。
【００５５】
これにより、図７の時刻ｔ２６〜ｔ２７に示されるような、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が接地電位（ＧＮＤ）になってしまうことを抑制することができる。これにより、後段のＡＦＥ７の特性劣化やデバイス破壊を抑制することができる。
【００５６】
図９は、本発明の実施の形態に係る、カラー用シフトパルス入力端子及び転送クロック入力端子とモノクロ用シフトパルス入力端子及び転送クロック入力端子とを別々に備え、図４に示す出力回路を備える４ラインＣＣＤにおいて、モノクロモードからカラーモードへの切替時における駆動方法を示すタイミングチャートである。
【００５７】
初期時ｔ４０において、カラー／モノクロ切替信号はハイレベル（モノクロモード）となっている。時刻ｔ４１において、モノクロ用シフトパルスがローレベルからハイレベルに変化すると、ＣＣＤの画素の電荷がシフトレジスタに転送される。その後、リセットパルス、クランプパルス、モノクロ用転送クロック１，２が供給されると、先に図５で説明したように、原稿からの反射光に比例したアナログ出力信号（ＯＳ１）が出力される。
【００５８】
時刻ｔ４２において、リセットパルスをアサート（ハイレベル）にする。すると、信号電荷排出部２４内のトランジスタ２４ａ（図４参照）がオン状態になり、接続点２９の電位が高電位側の電源電位にプルアップされる。これにより、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）がハイレベルに変化する。
【００５９】
時刻ｔ４３において、カラー／モノクロ切替信号がハイレベル（モノクロモード）からローレベル（カラーモード）に変化し、その後、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化し、カラー用転送クロック１が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→・・・と変化し、カラー用転送クロック２が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。しかし、リセットパルスがアサート（ハイレベル）され続けているので、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）はハイレベルのまま変化しない。
【００６０】
時刻ｔ４３から所定時間ＴＷＡＩＴ経過後の時刻ｔ４４において、リセットパルスがネゲート（ローレベル）されると、アナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）は直流オフセット電位に変化する。なお、所定時間ＴＷＡＩＴは、先に説明した式（１）で表される。また、カラー用シフトパルスがローレベルからハイレベルに変化すると、ＣＣＤの画素の電荷がシフトレジスタに転送される。時刻ｔ４５からリセットパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。リセットパルスがハイレベルとなったとき、先に説明したリセットノイズがアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）に重畳される。時刻ｔ４６から、クランプパルスが所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。クランプパルスがハイレベルとなったとき、先に説明したようにアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が直流オフセット電位にクランプされる。時刻ｔ４７から、カラー用転送クロック１が所定のデューティ且つ所定の周期でハイレベル→ローレベル→ハイレベル→・・・と変化し、カラー用転送クロック２が所定のデューティ且つ所定の周期でローレベル→ハイレベル→ローレベル→・・・と変化する。すると、原稿からの反射光に比例したアナログ出力信号（ＯＳ１，ＯＳ２，ＯＳ３）が出力される。
【００６１】
このように、Ｒ／Ｇ／Ｂセンサに蓄積した不要電荷をモノクロモードからカラーモードに切替える前後は常にリセットしておくことで、カラーモードへの切替直後の過大電圧を抑制することができる。これにより、後段のＡＦＥ７の特性劣化やデバイス破壊を抑制することができる。さらに、カラー用シフトパルス及び転送クロックとモノクロ用シフトパルス及び転送クロックを同時に駆動する必要はないため、駆動回路の消費電力や不要輻射（ＥＭＩ）量は、図７記載の駆動方法から増加することが無いという効果もある。
【００６２】
なお、カラーモードからモノクロモードへの切替時は、図示しないが、図９のモノクロ用の各駆動信号とカラー用の各駆動信号の駆動を入れ替えるだけで、同様である。また、図９では、リセットパルス及びクランプパルスはカラー用とモノクロ用で共通としているが、カラー用とモノクロ用のリセットパルス入力端子及びクランプパルス入力端子を別々に備える４ラインＣＣＤにおいて、モノクロモードからカラーモードへ切替える前にカラー用リセットパルスをアサートし続ければ良い。
【００６３】
図１０は、本発明の実施の形態にかかる画像読取装置を含む画像形成装置としての複合機のハードウェア構成を示すブロック図である。本図に示すように、この複合機は、コントローラ１１０とエンジン部（Ｅｎｇｉｎｅ）１６０とをＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｆａｃｅ）バスで接続した構成となる。コントローラ１１０は、複合機全体の制御と描画、通信、図示しない操作部からの入力を制御するコントローラである。エンジン部１６０は、ＰＣＩバスに接続可能なプリンタエンジンなどであり、たとえば白黒プロッタ、１ドラムカラープロッタ、４ドラムカラープロッタ、スキャナ（画像読取装置に相当）またはファックスユニットなどである。なお、このエンジン部１６０には、プロッタなどのいわゆるエンジン部分に加えて、誤差拡散やガンマ変換などの画像処理部分が含まれる。
【００６４】
コントローラ１１０は、ＣＰＵ１１１と、ノースブリッジ（ＮＢ）１１３と、システムメモリ（ＭＥＭ−Ｐ）１１２と、サウスブリッジ（ＳＢ）１１４と、ローカルメモリ（ＭＥＭ−Ｃ）１１７と、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１６と、ハードディスクドライブ（ＨＤＤ）１１８とを有し、ノースブリッジ（ＮＢ）１１３とＡＳＩＣ１１６との間をＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ  Ｇｒａｐｈｉｃｓ  Ｐｏｒｔ）バス１１５で接続した構成となる。また、ＭＥＭ−Ｐ１１２は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１１２ａと、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)１１２ｂと、をさらに有する。
【００６５】
ＣＰＵ１１１は、複合機の全体制御をおこなうものであり、ＮＢ１１３、ＭＥＭ−Ｐ１１２およびＳＢ１１４からなるチップセットを有し、このチップセットを介して他の機器と接続される。
【００６６】
ＮＢ１１３は、ＣＰＵ１１１とＭＥＭ−Ｐ１１２、ＳＢ１１４、ＡＧＰ１１５とを接続するためのブリッジであり、ＭＥＭ−Ｐ１１２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩマスタおよびＡＧＰターゲットとを有する。
【００６７】
ＭＥＭ−Ｐ１１２は、プログラムやデータの格納用メモリ、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いるシステムメモリであり、ＲＯＭ１１２ａとＲＡＭ１１２ｂとからなる。ＲＯＭ１１２ａは、プログラムやデータの格納用メモリとして用いる読み出し専用のメモリであり、ＲＡＭ１１２ｂは、プログラムやデータの展開用メモリ、プリンタの描画用メモリなどとして用いる書き込みおよび読み出し可能なメモリである。
【００６８】
ＳＢ１１４は、ＮＢ１１３とＰＣＩデバイス、周辺デバイスとを接続するためのブリッジである。このＳＢ１１４は、ＰＣＩバスを介してＮＢ１１３と接続されており、このＰＣＩバスには、ネットワークインターフェース（Ｉ／Ｆ）部なども接続される。
【００６９】
ＡＳＩＣ１１６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）であり、ＡＧＰ１１５、ＰＣＩバス、ＨＤＤ１１８およびＭＥＭ−Ｃ１１７をそれぞれ接続するブリッジの役割を有する。このＡＳＩＣ１１６は、ＰＣＩターゲットおよびＡＧＰマスタと、ＡＳＩＣ１１６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ−Ｃ１１７を制御するメモリコントローラと、ハードウェアロジックなどにより画像データの回転などをおこなう複数のＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）と、エンジン部１６０との間でＰＣＩバスを介したデータ転送をおこなうＰＣＩユニットとからなる。このＡＳＩＣ１１６には、ＰＣＩバスを介してＦＣＵ（Ｆａｃｓｉｍｉｌｅ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）１３０、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）１４０、ＩＥＥＥ１３９４（ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ  １３９４）インターフェース１５０が接続される。操作表示部１２０はＡＳＩＣ１１６に直接接続されている。
【００７０】
ＭＥＭ−Ｃ１１７は、コピー用画像バッファ、符号バッファとして用いるローカルメモリであり、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）１１８は、画像データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積を行うためのストレージである。
【００７１】
ＡＧＰ１１５は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレーターカード用のバスインターフェースであり、ＭＥＭ−Ｐ１１２に高スループットで直接アクセスすることにより、グラフィックスアクセラレーターカードを高速にするものである。
【００７２】
なお、本実施の形態の画像読取装置で実行される画像読取プログラムは、ＲＯＭ等に予め組み込まれて提供される。本実施の形態の画像読取装置で実行される画像読取プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成しても良い。
【００７３】
さらに、本実施の形態の画像読取装置で実行される画像読取プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施の形態の画像読取装置で実行される画像読取プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
【００７４】
本実施の形態の画像読取装置で実行される画像読取プログラムは、上述した各部（光源駆動制御部、ＣＣＤ駆動制御部、ＡＦＥ駆動制御部、データ処理制御部）を含むモジュール構成となっており、実際のハードウェアとしてはＣＰＵ（プロセッサ）が上記ＲＯＭから画像読取プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、光源駆動制御部、ＣＣＤ駆動制御部、ＡＦＥ駆動制御部、データ処理制御部が主記憶装置上に生成されるようになっている。
【００７５】
なお、上記実施の形態では、本発明の画像読取装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明するが、複写機、プリンタ、スキャナ装置、ファクシミリ装置等の画像形成装置であればいずれにも適用することができる。
【符号の説明】
【００７６】
１  画像読取装置
２  照明光源
３  光源点灯装置
４  ＣＣＤ
４ａ，４ｂ，４ｃ，４ｄ  画素群
５  エミッタフォロアー
６  ＡＣカップリングコンデンサ
７  ＡＦＥ
８  データ処理部
９  制御部
１０  記憶部
１１  光源駆動制御部
１２  ＣＣＤ駆動制御部
１３  ＡＦＥ駆動制御部
１４  データ処理制御部
１５  書込み部
２２  ＣＣＤ転送部
２４  信号電荷排出部
２６  クランプ部
３１  出力回路
３２  不要電荷排出部
【先行技術文献】
【特許文献】
【００７７】
【特許文献１】特開２００６−３１４０３９号公報
【図１】
0005909909.tif 000002
【図２−１】
0005909909.tif 000003
【図２−２】
0005909909.tif 000004
【図２−３】
0005909909.tif 000005
【図３】
0005909909.tif 000006
【図４】
0005909909.tif 000007
【図５】
0005909909.tif 000008
【図６】
0005909909.tif 000009
【図７】
0005909909.tif 000010
【図８】
0005909909.tif 000011
【図９】
0005909909.tif 000012
【図１０】
0005909909.tif 000013