(57)【特許請求の範囲】
【請求項１】
画像データを入力する画像入力部と、入力した前記画像データを蓄積して保存する主記憶部と、保存された前記画像データを出力する画像出力部と、前記画像入力部から前記主記憶部への前記画像データの転送、並びに前記主記憶部から前記画像出力部への前記画像データの転送についてのシリアル通信を高速バス上で制御するシリアル通信制御部と、前記シリアル通信により接続されるコントローラと、を備えた画像処理装置であって、
前記シリアル通信制御部は、前記画像入力部から前記主記憶部へ転送する前記画像データの転送量と当該主記憶部から前記画像出力部へ転送する前記画像データの転送量とを監視し、当該画像出力部への当該画像データにおけるｎ番目のラインデータの転送量に応じて当該ｎ番目のラインデータの転送より後に転送される当該画像データにおけるｎ＋１番目以降のラインデータの転送時間を延ばし、当該画像入力部からの当該画像データの転送量を帯域制限内に調節するデータ転送量調節部を備えたことを特徴とする画像処理装置。
【請求項２】
請求項１記載の画像処理装置において、前記シリアル通信制御部は、前記ｎ番目のラインデータの転送量が上限転送量を超えていた場合に、当該上限転送量から当該ｎ番目のラインデータの転送量を差し引いた差分に応じて前記ｎ＋１番目以降のラインデータの転送時間を延ばすことを特徴とする画像処理装置。
【請求項３】
請求項１又は２記載の画像処理装置において、前記シリアル通信制御部は、延ばされた転送時間に応じてｎ＋２番目以降のラインデータのトランザクション間隔を延ばすことを特徴とする画像処理装置。
【請求項４】
請求項１〜３の何れか１項記載の画像処理装置において、前記データ転送量調節部は、１ライン単位でライン間隔の調節を行うことを特徴とする画像処理装置。
【請求項５】
請求項１〜３の何れか１項記載の画像処理装置において、前記データ転送量調節部は、１ライン単位でトランザクション間隔の調節を行うことを特徴とする画像処理装置。
【請求項６】
請求項１〜３の何れか１項記載の画像処理装置において、前記データ転送量調節部は、前記帯域制限をＰＣＩ−Ｅｘｐｒｅｓｓの接続レーン数に応じて切り替えることを特徴とする画像処理装置。
【請求項７】
請求項１〜３の何れか１項記載の画像処理装置において、前記データ転送量調節部は、前記画像入力部から転送される前記画像データを１ライン単位で監視して転送量を測定する入力データ転送量監視部と、前記画像出力部へ転送される前記画像データの転送量を１ライン単位で監視して測定する出力データ転送量監視部と、前記入力データ転送量監視部及び前記出力データ転送量監視部での監視結果に基づいて前記帯域制限の帯域確認を１ライン単位で行う都度、当該画像出力部への当該画像データの転送量に応じた当該画像入力部からの当該画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定すると共に、当該帯域制限をＰＣＩ−Ｅｘｐｒｅｓｓの接続レーン数に応じて切り替えて動的に算出して調節するデータ転送量算出調節部と、を備えたことを特徴とする画像処理装置。
【請求項８】
請求項１〜７の何れか１項記載の画像処理装置において、前記主記憶部以外に前記画像入力部からの前記画像データを一時保存する記憶部を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｃｔ）バス等の高速バスを用いて画像データのシリアル通信を制御するシリアル通信制御機能を備えた画像処理装置に関する。
【背景技術】
【０００２】
従来、画像処理装置では画像データの転送時におけるバスへのアクセス集中を回避するため、画像入力部からの画像データを記憶部（メモリ）に転送する場合と記憶部（メモリ）からの画像データを画像出力部に転送する場合とが同一バスで同時に発生する場合、バスが破綻しないように調整するための機能を持たせている。
【０００３】
既知の調整方法では、ライン単位でアクセス間隔を調整したり、接続されるコントローラ（システムＣＰＵ）や転送条件によりデータ転送開始毎に予め求められていたアクセス間隔を設定しているが、一旦設定した後には次に設定変更するまで同じアクセス間隔となるため、バスの使用率が上がらないという難点がある。
【０００４】
そこで、こうした問題を解決するため、ＰＣＩバスを用いて転送率を常時測定し、その結果が予め設定してある設定範囲に収まるように転送間隔を自動で調整する技術も提案されている。係る周知技術としては、画像読み取り手段の両面並行読み取り機能と並列転送機能とを最大限に利用し、装置全体の処理効率を向上させることができる「画像情報処理装置および画像データ転送方法」（特許文献１参照）や、ＰＣＩ−Ｅｘｐｒｅｓｓ規格の高速シリアルバスを有効に活用することで、ライン同期転送のタイミング制約があっても、高速な画像データ出力や同時転送を可能にする「画像形成システム」（特許文献２参照）が挙げられる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１に係る技術は、画像入力手段として両面並行読み取り機能を接続した場合に、両面並行読み取り機能と並列転送機能とを最大限に利用し、装置全体の処理効率を向上させることを目的とし、画像読み取り手段で読み取った画像データを一時的に記憶する１次記憶手段を用いて1次記録手段から2次記録手段への画像データを転送する転送速度を、装置構成に応じて変更可能にするか、或いは転送可能な速度範囲に応じて変更可能とした手法である。
【０００６】
ところが、係る技術は画像データの転送速度を変更するものであってもライン単位で調整する方法には変わりないことにより、バスの使用率を十分に向上させることができないという問題がある。
【０００７】
また、特許文献２に係る技術は、ライン同期転送のタイミング制約があっても高速で画像データの出力を行うことを目的とし、画像入力部と画像出力部とが画像データ転送のイニシエータとなるように、画像入力部ではメモリライトトランザクションを用い、画像出力部ではメモリリードトランザクションを用いる画像データ転送方式を採用し、これらのトランザクションを別のトラフィッククラスに割り当てる際、仮想チャネルを設定して画像出力部のメモリリードトランザクションのトラフィッククラスのプライオリティを画像入力部のメモリライトトランザクションのトラフィッククラスのプライオリティより高くし、且つメモリリードトランザクションが全て発行されてからメモリライトトランザクションが発行されるようにスクリクトプライオリティを設定する転送手法である。
【０００８】
ところが、係る技術はライン同期転送のタイミング制約があっても高速で画像データを出力でき、同一バスを使用する場合にも画像出力部への画像データの転送を画像入力部からの画像データの転送よりも優先的に行わせることで、ライン同期転送のタイミング制約がある場合にも高速で画像データを出力することができるという利点を持つが、画像入力側にタイミング制約がある場合には画像データの転送を適確に調節することができないという問題がある。
【０００９】
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率を十分に向上させることができる画像処理装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記技術課題を解決するため、本発明の基本構成は、画像データを入力する画像入力部と、入力した画像データを蓄積して保存する主記憶部と、保存された画像データを出力する画像出力部と、画像入力部から主記憶部への画像データの転送、並びに主記憶部から画像出力部への画像データの転送についてのシリアル通信を高速バス上で制御するシリアル通信制御部と、シリアル通信により接続されるコントローラと、を備えた画像処理装置であって、シリアル通信制御部は、画像入力部から主記憶部へ転送する画像データの転送量と当該主記憶部から画像出力部へ転送する画像データの転送量とを監視し、当該画像出力部への当該画像データにおけるｎ番目のラインデータの転送量に応じて当該ｎ番目のラインデータの転送より後に転送される当該画像データにおけるｎ＋１番目以降のラインデータの転送時間を延ばし、当該画像入力部からの当該画像データの転送量を帯域制限内に調節するデータ転送量調節部を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明の画像処理装置によれば、上記構成により、画像データにおけるｎ番目のライン中の転送量を監視し、ｎ＋１番目のラインではコマンドの発生タイミングを遅らせることで最適な帯域で送受信を行うことが可能となり、画像入力側にタイミング制約がある場合にも適確に画像データの転送を調節でき、バスの使用率が向上し、装置構成に柔軟に対応できる他、画像転送条件によるバスの使用率を予め算出する手間が省けるようなる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る画像処理装置の基本構成及び画像処理機能のフローを示したブロックである。
【図２】図１に示す画像処理装置に備えられるシリアル通信制御部における細部構成として、データ転送量調節部及びその周辺部の細部構成を示したブロック図である。
【図３】図１に示す画像処理装置に備えられるシリアル通信制御部におけるデータ転送量調節部による画像データの転送量の算出に要する各種信号波形の測定タイミングを示したタイミングチャートである。
【図４】図１に示す画像処理装置に備えられるシリアル通信制御部におけるデータ転送量調節部による画像データの転送量の調節に要する各種信号波形の調節タイミングを示したタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下に、本発明の画像処理装置について、実施例を挙げ、図面を参照して詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る画像処理装置の基本構成及び画像処理機能のフローを示したブロックである。
【００１５】
この画像処理装置は、特許文献２で開示されているようなＰＣＩ−Ｅｘｐｒｅｓｓ等を用いた高速シリアルバスでのシリアル通信の制御が可能なシリアル通信制御部４を備え、このシリアル通信制御部４内のデータ転送量調節部５の入力側には読み取り部１及びローカルメモリ３と接続された画像入力部２が接続されると共に、データ転送量調節部５の出力側には書き込み部７と接続された画像出力部６が接続され、更に、シリアル通信制御部４のエンドポインド側には外部Ｉ／Ｆ１２と接続されたシステムＣＰＵ９（シリアル通信により接続されるコントローラ）、メモリ１１、及びＨＤＤ（ハードディスクドライブ）１０と接続されたメモリ制御部８が接続されて構成されている。
【００１６】
このうち、読み取り部１は、ＣＣＤスキャナ並びにＣＩＳスキャナを持つことで原稿の両面から同時に読み取りを行ってカラー画像の画像データを取得する。画像入力部２は、読み取り部１から送信された画像データに対してＭＴＦ補正や平滑処理等の画像処理を行い、ライン同期信号に同期してローカルメモリ３に一時的に保存したり、或いは保存した画像データをシリアル通信制御部４のデータ転送量調節部５に送出する。
【００１７】
画像出力部６は、シリアル通信制御部４のデータ転送量調節部５から送出されたデータに対して諧調処理、エッジ補正や総量規制等の書き込み画像用の画像処理を行い、書き込み部７からのポリゴンの回転に同期したライン同期信号に応じて画像データを出力する。書き込み部７は、画像出力部６からの画像データを受け取り、半導体レーザ（ＬＤ）による書き込みを制御する。
【００１８】
シリアル通信制御部４の高速シリアルバスでのシリアル通信の制御は、画像入力部２から送出された画像データ（ローカルメモリ３に一時的に保存されてからメモリ１１に蓄積保存される）について、メモリライトトランザクションを用いてメモリ制御部８へ転送する制御と、画像出力部６へ送出する画像データ（メモリ１１に蓄積保存される）について、メモリリードトランザクションを用いてメモリ制御部８を通してメモリ１１から転送する制御とを行う。
【００１９】
メモリ制御部８は、ＰＣＩ−Ｅｘｐｒｅｓｓ等のルーツ機能を持ち、シリアル通信制御部４との間で高速バスを通してデータ転送を行うと共に、メモリ１１へのデータアクセスを行う他、システムＣＰＵ９からの外部Ｉ／Ｆ１２経由でのデータ転送とシリアル通信制御部９との間のデータ転送との調停を行う。因みに、メモリ１１は画像データ、符号データ、プログラムの保存用であり、システムＣＰＵ９は画像処理装置の各部の制御を行う。外部I／F１２は画像データの外部への転送や外部からのプリントデータを入力のためのＩ／Ｆ制御用であり、ＨＤＤ１０は符号データ、ログデータの保存用である。
【００２０】
シリアル通信制御部４におけるデータ転送量調節部５は、画像入力部２からシリアル通信制御部４へ転送されるデータ転送量を測定すると共に、シリアル通信制御部４から画像出力部６へ転送するデータ転送量を測定する他、画像出力部６へのデータ転送量に応じてメモリライトトランザクション間隔を調整し、更にローカルメモリ３から読み出す画像データのライン単位のデータの間隔を調整する。
【００２１】
即ち、この画像処理装置において、メモリ１１は画像入力部２により入力された画像データを蓄積して保存する主記憶部であり、ローカルメモリ３は画像データを画像入力側で一時的に保存する記憶部として機能する。また、シリアル通信制御部４は、画像入力部２からメモリ１１への画像データの転送、並びにメモリ１１から画像出力部６への画像データの転送についてのシリアル通信をＰＣＩ−Ｅｘｐｒｅｓｓバス等の高速バス上で制御する。更に、シリアル通信制御部４に備えられたデータ転送量調節部５は、画像入力部２から転送される画像データの転送量と画像出力部６へ転送される画像データの転送量とを監視し、画像出力部６への画像データの転送量に応じて画像入力部２からの画像データの転送量を帯域制限内に調節する機能を持つ。
【００２２】
以下は、実施例１に係る画像処理装置における画像処理動作について具体的に説明する。この画像処理装置において、読み取り部１で読み取られた画像データは、画像入力部２によりスキャナ画像処理（シェーディング補正、フィルタ処理、色補正）されてからローカルメモリ３に一時保存される。ここでの読み取り部１は、原稿の両面の同時読み取りが可能なユニットであるので、表面画像、裏面画像を同時にローカルメモリ３に蓄積する。因みに、読み取り部１からローカルメモリ３へ転送する画像データは、読み取り部１において読み取り画像の乱れをなくすため原稿を搬送する速度を一定に保つように一定間隔のライン周期に従っている。
【００２３】
また、画像入力部２は、ローカルメモリ３からライン順次でシリアル通信制御部４へ画像データを転送し、シリアル通信制御部４ではメモリライトトランザクションを用いてメモリ制御部８へ画像データを転送する。メモリ制御部８ではメモリアクセスを調停して受け取った画像データをメモリ１１に保存する。因みに、画像データについては、メモリ１１への画像蓄積（保存）やジャムバックアップのために、画像を圧縮し、それに要した符号データをＨＤＤ１０に保存する。
【００２４】
メモリ１１に蓄積された画像データを印刷する場合には、書き込み部９からのライン同期信号に同期してシリアル通信制御部４からメモリリードトランザクションを発行し、メモリリード要求を受け付けたメモリ制御部８がメモリ１１から画像データを読み出してシリアル通信制御部４へ画像データを返す。このとき、印刷される画像データについては予めＨＤＤ１０に保存してある符号データを伸長し、メモリ１１に画像データとして用意するか、或いは伸長しながらシリアル通信制御部４へ送出する。画像出力部６では、受信した画像データに印刷するための階調処理やγ補正の画像処理を行ってから書き込み部７へ引き渡し、書き込み部７が半導体レーザ（ＬＤ）によって作像して印刷を実行する。印刷の方向を変えるときには、メモリ制御部８の回転機能（回転器）によって画像データの方向を変えて印刷する。
【００２５】
外部へ読み取り画像を送出する場合には、ローカルメモリ３に保存された読み取り画像データ又はＨＤＤ１０から符号データを読み出し伸長したメモリ１１に蓄積された画像データをシステムＣＰＵ９の制御により読み出して例えばＪＰＥＧやＴｉｆｆに画像変換して外部Ｉ／Ｆを経由して外部へ送信する。
【００２６】
プリンタ動作時には、システムＣＰＵ９が外部から外部Ｉ／Ｆを経由してプリントデータを受け取り、プリントデータを翻訳してメモリ１１に描画蓄積した後、描画した画像データを書き込み部９に送って印刷を行わせる。
【００２７】
ところで、画像データの印刷に際しては、画像の歪みや乱れが起きないように一定の速度で原稿（用紙）の搬送を行う必要があるし、ポリゴンの周期についても一定に保たなければならない。これにより、書き込み部９への画像データの転送時にはライン同期転送のタイミング制約が発生する。また、１ライン中に１ライン分の画像データがシリアル通信制御部４を経由して読み取れない場合には異常画像が発生することになる。
【００２８】
同様に、読み取り部１からの画像データも一定間隔のライン周期でデータ転送を行う必要がある。ローカルメモリ３がない場合には、画像出力部６へのデータ転送と同時に転送を行うとき、画像出力部６へのデータ転送が優先された結果、シリアル通信制御部４からメモリ制御部８へのデータ転送が遅くなり、画像入力部２からシリアル通信制御部４へのデータ転送が追い越す事態も考えられ、こうした場合には読み取り画像にも異常画像が発生する。
【００２９】
そこで、実施例１に係る画像処理装置では、読み取り部１からの画像データをローカルメモリ３に一時保存し、シリアル通信制御部４へのデータ転送を調節する。また、画像データは全てメモリ１１を経由するので、システムＣＰＵ９の性能やメモリ制御部８のメモリ帯域により画像データの転送が律速され、高速シリアル通信自体は全二重で行われるが、メモリ帯域に応じたシリアル通信帯域に制限されることになる。これにより、画像入力側からメモリ１１へのデータ転送にも帯域制限を行う必要を伴う。シリアル通信制御部４のデータ転送量調節部５は、こうした場合のデータ転送を調節する機能を持つ。
【００３０】
図２は、シリアル通信制御部４における細部構成として、データ転送量調節部５及びその周辺部の細部構成を示したブロック図である。
【００３１】
図２を参照すれば、データ転送量調節部５は、入力データ転送量監視部５ａ、データ転送量算出調節部５ｂ、及び出力データ転送量監視部５ｃから構成され、入力データ転送量監視部５ａには周辺部の入力バッファ１３及びエンドポイント１５が接続され、出力データ転送量監視部５ｃには周辺部の出力バッファ１４及びエンドポイント１５が接続された構成となっている。
【００３２】
このうち、入力バッファ１３は、画像入力部２の転送クロックからシリアル通信制御部４内の転送クロックに画像データを乗せ替える機能を持つ。出力バッファ１４は、シリアル通信制御部４内の転送クロックから画像出力部６の転送クロックに画像データを乗せ替える機能を持つ。
【００３３】
エンドポイント１５は、ＰＣＩ−Ｅｘｐｒｅｓｓ側の機能を持ち、メモリライトトランザクションｍｍｗ_ｒｅａｄｙ、ｍｍｗ_ｖａｌｉｄを用いてペイロードサイズ毎に入力バッファ１３からメモリ制御部８に画像データを転送すると共に、メモリリードトランザクションｍｍｒ_ｖａｒｉｄ、ｍｍｒ_ｒｅａｄｙを用いてペーロードサイズ毎にメモリ制御部８からメモリ１１に蓄積された印刷用の画像データを受信して出力バッファ１４へ転送する。
【００３４】
データ転送量調節部５における入力データ転送量監視部５ａは、画像入力部２から転送される画像データを１ライン単位で監視して転送量を測定するもので、ここではメモリライトトランザクションｍｍｗ_ｒｅａｄｙ、ｍｍｗ_ｖａｌｉｄを監視して、読み取り主走査サイズ分のデータ積算量に達した時間を測定する。測定時間は読み取りライン同期信号ｓｌｓｙｎｃで初期化し、ライン単位でデータ転送帯域を算出する。
【００３５】
出力データ転送量監視部５ｃは、画像出力部６へ転送される画像データの転送量を１ライン単位で監視して測定するもので、ここではメモリリードトランザクションｍｍｒ_ｖａｒｉｄ、ｍｍｒ_ｒｅａｄｙを監視して、読み取りライン同期信号ｓｌｓｙｎｃから読み取り主走査サイズに達した期間のデータ積算量を測定し、データ転送帯域を算出する。
【００３６】
データ転送量算出調節部５ｂは、入力データ転送量監視部５ａ及び出力データ転送量監視部５ｃでの監視結果に基づいて帯域制限の帯域確認を１ライン単位で行う都度、画像出力部６への画像データの転送量に応じた画像入力部２からの画像データの転送量について、ライン間隔及びトランザクション間隔を変更設定すると共に、帯域制限をＰＣＩ−Ｅｘｐｒｅｓｓ規格の接続レーン数に応じて切り替えて動的に算出して調節する。ここでは算出されたデータ転送帯域の総量（画像データについての転送バスの帯域、メモリアクセス帯域の総量）を求め、読み取りライン同期信号ｓｌｓｙｎｃ及び読み取り主走査サイズｓｃａｎｄｔ_ｓｉｚｅに基づいてメモリ帯域制限内に収まるようにｇｒａｎｔコマンドを発出して読み取り側（画像入力側）の画像データの転送量について、読み取りライン同期信号ｓｌｓｙｎｃ間隔、及びメモリライトトランザクション間隔ｗｔ_ｗｉｄを調節することにより行う。
【００３７】
図３は、シリアル通信制御部４におけるデータ転送量調節部５による画像データの転送量の算出に要する各種信号波形の測定タイミングを示したタイミングチャートである。
【００３８】
図３を参照すれば、ここでは画像データの転送量の算出に際して、データ転送量算出調整部５ｂが入力バッファ１３に入力される読み取りライン同期信号ｓｌｓｙｎｃを用いて各種信号波形の測定タイミングを初期化する。
【００３９】
そこで、入力データ転送量監視部５ａでは、エンドポイント１５からのメモリライトトランザクションｍｍｗ_ｒｅａｄｙ、ｍｍｗ_ｖａｌｉｄの双方が有効な期間をメモリライトデータｍｍｗ_ｄｅｔａとして、それらのデータ量を積算してメモリライトデータ積算量（ｍｍｗ_積算量）ｗｍを算出する。メモリライトデータ転送時間（ｍｍｗ_転送時間）ｗｔは、読み取りライン同期信号ｓｌｓｙｎｃ開始からメモリライトデータ積算量（ｍｍｗ_積算量）ｗｍが読み取り主走査サイズｓｃａｎｄｔ_ｓｉｚｅと一致するまでとする。
【００４０】
また、出力データ転送量監視部５ｃでは、エンドポイント１５からのメモリリードトランザクションｍｍｒ_ｖａｒｉｄ、ｍｍｒ_ｒｅａｄｙの双方が有効な期間をメモリリードデータｍｍｒ_ｄｅｔａとして、それらのデータ量を積算してメモリリードデータ積算量（ｍｍｒ_積算量）ｒｍを算出する。
【００４１】
読み取りライン同期信号ｓｌｓｙｎｃは、ｇｒａｎｔコマンドがハイレベルＨになると次のラインの転送を指示する。
【００４２】
画像入力部２からメモリ１１へ画像データを転送する場合の帯域幅は、メモリライトデータ積算量（ｍｍｗ_積算量）ｗｍをメモリライトデータ転送時間（ｍｍｗ_転送時間）ｗｔで除算した関係式ｗｍ／ｗｔ（ｂｙｔｅ／ｓ）で得られる。また、メモリ１１から画像出力部６へ画像データを転送する場合の帯域幅は、メモリリードデータ積算量（ｍｍｒ_積算量）ｒｍをメモリライトデータ転送時間（ｍｍｗ_転送時間）ｗｔで除算した関係式ｒｍ／ｗｔ（ｂｙｔｅ／ｓ）で得られる。
【００４３】
図４は、シリアル通信制御部４におけるデータ転送量調節部５による画像データの転送量の調節に要する各種信号波形の調節タイミングを示したタイミングチャートである。
【００４４】
図４を参照すれば、ここでは画像データの転送量の調節に際して、データ転送量算出調整部５ｂが入力バッファ１３に入力される読み取りライン同期信号ｓｌｓｙｎｃのｎ＋１ライン目において、画像入力部２からメモリ１１への画像データの転送とメモリ１１から画像出力部６への画像データの転送とが同時に起きた場合について説明する。
【００４５】
この場合、メモリライトトランザクションｍｍｗ_ｒｅａｄｙ、ｍｍｗ_ｖａｌｉｄの1ライン分のデータ量の全てを転送し終わった時点での画像データの転送帯域はｗｍ０／ｗｔ０＋ｒｍ０／ｗｔ０となる。ここで、メモリ制御部８の帯域制限により高速シリアルの上限帯域がｌｉｍｉｔ_ａ（ｂｙｔｅ／ｓ）であるとすれば、転送帯域ｗｍ０／ｗｔ０＋ｒｍ０／ｗｔ０が上限帯域ｌｉｍｉｔ_ａよりも大きい場合（ｗｍ０／ｗｔ０＋ｒｍ０／ｗｔ０＞ｌｉｍｉｔ_ａの場合）には、転送帯域ｗｍ０／ｗｔ０＋ｒｍ０／ｗｔ０から上限帯域ｌｉｍｉｔ_ａを差し引いた差分ｙ（＝ｗｍ０／ｗｔ０＋ｒｍ０／ｗｔ０−ｌｉｍｉｔ_ａ）を算出した結果を用いて画像入力部２側の読み取り帯域を下げ、差分ｙが零（ｙ＝０）となるようにシリアル通信制御部４の内部クロック数ａｄｄ_ｌｓｗ分、ｇｒａｎｔコマンドの発生を遅らせる。
【００４６】
時間ｘを含む読み取り帯域をｗｍ０／（ｗｔ０＋ｘ）とし、ｗｍ０／（ｗｔ０＋ｘ）＋ｒｍ０／ｗｔ０＝ｌｉｍｉｔ_ａとなるように計算すると、差分ｙはｙ＝ｗｍ０／ｗｔ０−ｗｍ０／（ｗｔ０＋ｘ）で得られる。従って、時間ｘはｘ＝ｙ＊ｗｔ０＊ｗｔ０／（ｗｍ０−ｙ＊ｗｔ０）と書き換えることができる。
【００４７】
時間ｘをシリアル通信制御部４の内部クロック数ａｄｄ＿ｌｓｗに換算し、その分のクロック数ａｄｄ＿ｌｓｗ分についてｇｒａｎｔコマンドの発生を遅らせる。これにより、1ライン（ｎ＋１ライン）中で上限帯域を超過したか否かを判断し、そのライン中に読み取り側の帯域を抑えることができる。
【００４８】
ｎ＋２ラインでは、ｎ＋１ラインで付加された時間ｘをメモリライトトランザクション間隔ｗｔ_ｗｉｄに分散させる。メモリライトトランザクション間隔ｗｔ_ｗｉｄは、シリアル通信制御部４の内部クロック数ａｄｄ_ｌｓｗをトランザクション回数で除算した値で得られるものである。
【００４９】
メモリライトトランザクション間隔ｗｔ_ｗｉｄを広げることで、読み取り側の帯域を下げつつ、メモリリードトランザクションｍｍｒ_ｖａｒｉｄ、ｍｍｒ_ｒｅａｄｙを発生させるためのメモリリードリクエストがメモリライトトランザクションｍｍｗ_ｒｅａｄｙ、ｍｍｗ_ｖａｌｉｄに邪魔されることが避けられる。これにより、特許文献２で開示されているトラフッククラスのプライオリティ制御の場合と同様に、書き込み側のライン同期転送のタイミング制約が守られる。
【００５０】
画像データの転送帯域ｗｍ／ｗｔ＋ｒｍ／ｗｔが上限帯域ｌｉｍｉｔ_ａ以下の場合（ｗｍ／ｗｔ＋ｒｍ／ｗｔ≦ｌｉｍｉｔ_ａの場合）には、シリアル通信制御部４の内部クロック数ａｄｄ_ｌｓｗ、メモリライトトランザクション間隔ｗｔ_ｗｉｄは０に戻る。
【００５１】
帯域確認は各ライン単位で行われ、その都度、ライン間隔及びトランザクション間隔を動的に変更するため、最適な帯域で送受信を行うことができる他、上限帯域ｌｉｍｉｔ_ａが接続レーンで判断されて切り替わるので、接続されるシステムＣＰＵ９やメモリ制御部８の性能に応じた帯域に対応させることができる。
【００５２】
要するに、実施例１に係る画像処理装置は、画像出力部６への画像データの転送時に１ライン中にデータ転送が間に合わない場合には異常画像の発生となるため、画像出力部６へのデータ転送のためのバス帯域が必ず確保されなければならない点、並びに画像出力部６への画像データの転送が発生していないときや、或いはデータ転送量が少ない転送条件のときには、画像入力部２からのデータ転送により多くの帯域が使える点を留意したものである。
【００５３】
そこで、実施例１に係る画像処理装置では、画像入力側にローカルメモリ３を持たせて画像データの転送間隔を調整できるようにし、シリアル通信制御部４に備えられるデータ転送量調節部５に対して、画像入力部２からメモリ１１への画像データの転送量を測定する入力データ転送量監視部５ａ、並びにメモリ１１から画像出力部６への画像データの転送量を測定する入力データ転送量監視部５ｃを設ける他、これらの測定値に基づいて画像出力部６への画像データの転送量に応じて画像入力部２からの画像データの転送量をライン間隔やトランザクション間隔を変更することで動的に調節するデータ転送量算出調節部５ｂを設けている。
【００５４】
こうした構成により、ライン間隔及びトランザクション間隔を画像データの転送量が帯域制限内（バス帯域の総量内）に収まるように動的に調節する機能が得られ、画像データの転送量の調節が自動的に行われるので、予めライン間隔を算出し設定する手間が省け、ライン単位のアクセス間隔を設定する場合よりも画像データの転送効率が向上する。結果として、画像出力側の画像データの転送量に応じて画像入力側の画像データの転送量を適切に調節できるため、バスの使用率が向上し、装置構成に柔軟に対応でき、画像転送条件によるバスの使用率を予め算出する手間が省けるようなる。
【符号の説明】
【００５５】
１  読み取り部
２  画像入力部
３  ローカルメモリ
４  シリアル通信制御部
５  データ転送量調節部
５ａ  入力データ転送量監視部
５ｂ  データ転送量算出調節部
５ｃ  出力データ転送量監視部
６  画像出力部
７  書き込み部
８  メモリ制御部
９  システムＣＰＵ
１０  ＨＤＤ（ハードディスクドライブ）
１１  メモリ
１２  外部Ｉ／Ｆ
１３  入力バッファ
１４  出力バッファ
１５  エンドポイント
【先行技術文献】
【特許文献】
【００５６】
【特許文献１】特開２００５−２６０８４６号公報
【特許文献２】特開２０１０−０３３６０２号公報
【図１】
0005958019.tif 000002
【図２】
0005958019.tif 000003
【図３】
0005958019.tif 000004
【図４】
0005958019.tif 000005