(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の表面に形成された多層反射層と、前記多層反射層の上に形成された吸収層とを具備する反射型マスクブランクにおいて、
前記吸収層は、遮光枠と、前記遮光枠に囲まれた回路パターン形成領域とを有し、
前記遮光枠の前記吸収層は、ＴａＢＯＮ、ＴａＳｉＯ及びＴａＯの少なくとも一種を含み、且つ前記回路パターン形成領域の前記吸収層に比べて１５０ｎｍ以上厚く、
前記遮光枠は、ＥＵＶ光に対し反射率が０．２５％以下であることを特徴とする、反射型マスクブランク。
【請求項２】
請求項１に記載の反射型マスクブランクの前記回路パターン形成領域に回路パターン領域を形成して作製されたことを特徴とする、反射型マスク。
【請求項３】
前記遮光枠は、前記回路パターン領域から外側に２００ｎｍ以上離れていることを特徴とする、請求項２に記載の反射型マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型マスクブランクおよび反射型マスクに関する。特に、極端紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ；ＥＵＶ）を光源とするＥＵＶリソグラフィを用いた半導体製造装置などに利用される反射型マスクブランクおよび反射型マスクに関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴い、波長が１３．５ｎｍ近傍のＥＵＶを光源に用いたＥＵＶリソグラフィが提案されている。ＥＵＶリソグラフィは光源波長が短く光吸収性が非常に高いため、真空中で行われる必要がある。またＥＵＶの波長領域においては、ほとんどの物質の屈折率は１よりもわずかに小さい値である。このため、ＥＵＶリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスク（以下、マスクと呼ぶ）も、従来の透過型マスクは使用できないため、反射型マスクとする必要がある。
【０００３】
このような反射型マスクの元となる反射型マスクブランクは、低熱膨張基板の上に露光光源波長に対して高い反射率を示す多層反射層と、露光光源波長の吸収層が順次形成されており、更に基板の裏面には露光機内における静電チャックのための裏面導電膜が形成されている。また、前記多層反射層と吸収層との間に緩衝層を有する構造を持つＥＵＶ反射型マスクブランクもある。反射型マスクブランクから反射型マスクへ加工する際には、ＥＢリソグラフィとエッチング技術により吸収層を部分的に除去し、緩衝層を有する構造の場合はこれも同じく除去し、吸収部と反射部からなる回路パターンを形成する。このように作製された前記反射型マスクによって反射された光像が反射光学系を経て半導体基板上に転写される。
【０００４】
反射光学系を用いた露光方法では、マスク面に対して垂直方向から所定角度傾いた入射角（通常６°）で照射されるため、吸収層の膜厚が厚い場合、パターン自身の影が生じてしまい、この影となった部分における反射強度は、影になっていない部分よりも小さいため、コントラストが低下し、転写パターンのエッジ部のぼやけや設計寸法からのずれが生じてしまう。これはシャドーイングと呼ばれ、反射型マスクの原理的課題の一つである。
【０００５】
このようなパターンエッジ部のぼやけや設計寸法からのずれを防ぐためには、吸収層の膜厚を小さくし、パターンの高さを低くすることが有効であるが、吸収層の膜厚を小さくすると、吸収層における遮光性が低下し、転写コントラストが低下し、転写パターンの精度低下となる。つまり、吸収層を薄くし過ぎると、転写パターンの精度を保つための必要なコントラストが得られなくなってしまう。即ち、吸収層の膜厚は厚すぎても薄すぎても問題になるので、現在は概ね５０〜９０ｎｍの間になっており、ＥＵＶ光の吸収層での反射率は０．５〜２％程度である。
【０００６】
一方、反射型マスクを用いて半導体基板上に転写回路パターンを形成する際、一枚の半導体基板上には複数の回路パターンのチップが形成される。隣接するチップ間において、チップ外周部が重なる領域が存在する場合がある。これはウェハ１枚あたりに取れるチップを出来るだけ増やしたいという生産性向上のために、チップを高密度に配置するためである。この場合、この領域については複数回（最大で４回）に亘り露光（多重露光）されることになる。この転写パターンのチップ外周部は反射型マスク上でも外周部であり、通常、吸収層の部分である。しかしながら、上述したように吸収層上でのＥＵＶ光の反射率は、０．５〜２％程度あるために、多重露光によりチップ外周部が感光してしまう問題があった。このため、反射型マスク上のチップ外周部は通常の吸収層よりもＥＵＶ光の遮光性の高い領域（以下、遮光枠と呼ぶ）を形成する必要性が出てきた。
【０００７】
上述の多重露光はＥＵＶ光だけでは無く、アウトオブバンド(ＯｏＢ：Ｏｕｔ  ｏｆ  Ｂａｎｄ)と呼ばれる１３．５ｎｍ帯以外の真空紫外線から近赤外線領域光も同様に、チップ外周部を感光してしまう問題がある。これらＯｏＢの光は反射型マスクの最表面のＥＵＶ吸収層（主材料はＴａが多い）で反射し、ウェハに放射される。その為、１３．５ｎｍ以外にも様々な波長の光がウェハ上レジストに照射され感光し、チップ境界領域近傍のパターン寸法などに悪影響を及ぼす。
このような問題を解決するために、反射型マスクの外周部に吸収層から多層反射層までを掘り込んだ溝を形成することで、多層反射層の反射率を低下させることにより、露光光源波長に対する遮光性の高い遮光枠を設けた反射型マスクが提案されている。（特許文献１）
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２１２２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記特許文献１に記載された反射型マスクでは、回路パターン領域を形成した後の多層反射層の掘り込みにおいては、材質の異なるＳｉとＭｏの合計８０層を加工する必要があり、ドライエッチング処理を実現させるには非常に複雑な条件が必須となる。また、この反射型マスクでは、遮光枠を設けるために多層反射層を除去することから、多層反射層が数層残ってしまった場合は、逆に反射率を高くしてしまう懸念がある。さらに、多層反射層を除去することから、多層反射層の加工面からのパーティクル発生は避けられず、欠陥面でのマスク品質の低下を招いてしまう。
そこで、本発明は、上述の問題を解決するためになされたものであり、パーティクル発生を抑制したパターン転写精度の高い反射型マスクブランク、反射型マスクを提供することを目的とする。
【課題を解決するための手段】
【００１０】
この目的を達成するため、請求項１に記載の発明は、反射型マスクブランクにおいて、基板と、前記基板の表面に形成された多層反射層と、前記多層反射層の上に形成された吸収層とを具備する反射型マスクブランクにおいて、前記吸収層は、遮光枠と、前記遮光枠に囲まれた回路パターン形成領域とを有し、前記遮光枠の前記吸収層は、ＴａＢＯＮ、ＴａＳｉＯ及びＴａＯの少なくとも一種を含み、且つ前記回路パターン形成領域の前記吸収層に比べて１５０ｎｍ以上厚く、前記遮光枠は、ＥＵＶ光に対し反射率が０．２５％以下であることを特徴とする。
【００１２】
また、請求項２に記載の発明は、反射型マスクにおいて、反射型マスクブランクの前記回路パターン形成領域に回路パターン領域を形成して作製されたことを特徴とする。
また、請求項３に記載の発明は、前記遮光枠は、前記回路パターン領域から外側に２００ｎｍ以上離れていることを特徴とする。
【発明の効果】
【００１３】
本発明は、回路パターン領域形成の前段階で遮光枠を形成すること、また遮光枠を形成するために多層反射層を除去しないことから、回路パターン領域へのパーティクル付着を抑制できる。つまり、マスク欠陥品質の低下を抑えることが可能である。また、遮光枠を形成するために多層反射層を除去しないから、多層反射層が数層残ってしまう懸念が無く、多層反射層から発生する反射光の強度を抑制し、遮光性の高い遮光枠を形成することができる。これらのことから、本発明の反射型マスクを用いることで、高い精度で転写パターンを形成できるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の反射型マスクブランクの構造の概略断面図である。
【図２】本発明の反射型マスクブランクの概略図である。
【図３】本発明の反射型マスクの構造の概略断面図である。
【図４】本発明の反射型マスクの概略図である。
【図５】本発明の反射型マスクブランクの遮光枠の作製工程を示す図である。
【図６】実施例の反射型マスクブランクの作製工程を示す図である。
【図７】実施例の反射型マスクブランク、反射型マスクの作製工程を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る実施形態について、図面を参照しながら説明する。
まず、本発明に係る実施形態の反射型マスクブランクの構成について説明する。図１（ａ）〜（ｄ）は、本発明に係る実施形態の反射型マスクブランク１００、２００、３００、４００の断面を示している。即ち、本発明に係る実施形態の反射マスクの構成は、反射型マスクブランク１００、２００、３００、４００のいずれを用いてもよい。図２（ａ）は、図１（ａ）〜（ｄ）の本発明の反射型マスクブランク１００、２００、３００、４００を表面から見た図であり、図２（ｂ）は反射型マスクブランク２００、４００を裏面から見た図であり、図２（ｃ）は反射型マスクブランク１００、３００を裏面から見た図である。
【００１６】
図１（ａ）に示す反射型マスクブランク１００は、基板１１の表面に、多層反射層２１、吸収層５１が順次形成されている。図１（ｂ）に示す反射型マスクブランク２００は基板１１の表面に、多層反射層２１、吸収層５１が順次形成されていると共に、基板１１の裏面に裏面導電膜７１が形成された構造となっている。つまり、図１（ｂ）の反射型マスク２００は、図１（ａ）の反射型マスク１００の基板１１の裏面に裏面導電膜７１が形成されている。図１（ｃ）の反射型マスクブランク３００は、基板１１の表面に多層反射層２１、緩衝層４１、吸収層５１が順次形成されている。図１（ｄ）の反射型マスクブランク４００は、図１（ｃ）の反射型マスク３００の基板１１の裏面に裏面導電膜７１が形成された構造となっている。
【００１７】
図１（ａ）〜（ｄ）の多層反射層２１上の吸収層５１の周辺部、つまり遮光枠２５となる部分は他領域に比べ厚く形成されている。なお、遮光枠２５の吸収層５１は遮光枠２５に囲まれた回路パターン形成領域８０の吸収層５１に比べて１５０ｎｍ以上厚いことが好ましい。１５０ｎｍ以上厚いと、遮光枠２５のＥＵＶに対する反射率を０．２５％以下にすることができる。反射率を０．２５％以下にすることで、多重露光により遮光枠２５がウェハ上に転写される問題がなくなる。図１（ｃ）、（ｄ）の場合は、緩衝層４１が多層反射層２１と吸収層５１との間にある構造となっている。図１（ａ）〜（ｄ）の本発明の反射型マスクブランク１００、２００、３００、４００を表面から見ると、図２（ａ）のように、回路パターン形成領域８０と遮光枠２５が形成されている。また、反射型マスクブランク２００と反射型マスクブランク４００は裏面から見ると図２（ｂ）のように、裏面導電膜７１が露呈しており、反射型マスクブランク１００と反射型マスクブランク３００は裏面から見ると図２（ｃ）のように基板１１が露呈している。
【００１８】
図１（ａ）〜（ｄ）の反射型マスクブランク１００、２００、３００、４００の多層反射層２１は、１３．５ｎｍ近傍のＥＵＶ光に対して６０％程度の反射率を達成できるように設計されており、モリブデン（Ｍｏ）とシリコン（Ｓｉ）とを交互に４０〜５０ペア積層した積層膜で、さらに最上層はルテニウム（Ｒｕ）で構成されている。Ｒｕ層の下に隣接する層はＳｉ層である。ＭｏとＳｉが使われている理由は、ＥＵＶ光に対する吸収（消衰係数）が小さく、且つＭｏとＳｉのＥＵＶ光での屈折率差が大きいために、ＳｉとＭｏの界面での反射率を高く出来るためである。多層反射層２１の最上層のＲｕは、吸収層５１の加工におけるストッパーやマスク洗浄時の薬液に対する保護層としての役割を果たしている。
【００１９】
図１（ｃ）、（ｄ）の反射型マスクブランク３００、４００の緩衝層４１は、吸収層５１のエッチングやパターン修正時に、緩衝層４１の下に隣接する多層反射層２１の最上層であるＳｉ層を保護するために設けられており、クロム（Ｃｒ）の窒素化合物（ＣｒＮ）で構成されている。
図１（ａ）〜（ｄ）の反射型マスクブランク１００、２００、３００、４００の吸収層５１は、１３．５ｎｍ近傍のＥＵＶに対して吸収率の高いタンタル（Ｔａ）の窒素化合物（ＴａＮ）で構成されている。他の材料として、タンタルホウ素窒化物（ＴａＢＮ）、タンタルシリコン（ＴａＳｉ）、タンタル（Ｔａ）や、それらの酸化物（ＴａＢＯＮ、ＴａＳｉＯ、ＴａＯ）でも良い。
【００２０】
図１（ａ）〜（ｄ）の反射型マスクブランク１００、２００、３００、４００の吸収層５１は、上層に波長１９０〜２６０ｎｍの紫外光に対して反射防止機能を有する低反射層を設けた２層構造から成る吸収層であっても良い。低反射層は、マスクの欠陥検査機の検査波長に対して、コントラストを高くし、検査性を向上させるためのものである。
図１（ｂ）、（ｄ）の反射型マスクブランク２００、４００の裏面導電膜７１は、一般にはＣｒＮで構成されているが、導電性があれば良いので、金属材料からなる材料であれば良い。
【００２１】
本発明の反射型マスクの構成を説明する。
前記図１（ａ）の反射型マスクブランク１００から作製した反射型マスク１０１を図３（ａ）に示す。前記図１（ｂ）の反射型マスクブランク２００から作製した反射型マスク２０１を図３（ｂ）に示す。前記図１（ｃ）の反射型マスクブランク３００から作製した反射型マスク３０１を図３（ｃ）に示す。前記図１（ｄ）の反射型マスクブランク４００から作製した反射型マスク４０１を図３（ｄ）に示す。反射型マスク１０１、２０１、３０１、４０１は、回路パターン形成領域８０の多層反射層２１の上部の吸収層５１及び緩衝層４１がある場合は緩衝層４１を掘り込むことによって形成された回路パターン領域８５を有する。なお、遮光枠２５は回路パターン領域８５から外側に２００ｎｍ以上離れていることが好ましい。２００ｎｍ以上離れていることで、遮光枠２５のシャドーイングの影響を防止することができる。
【００２２】
また、図４（ａ）は図３（ａ）〜（ｄ）の本発明の反射型マスク１０１、２０１、３０１、４０１を表面からみた図である。反射型マスク１０１、２０１、３０１、４０１は遮光枠２５と回路パターン領域８５から構成されている。図４（ｂ）は図３（ｂ）、（ｄ）の本発明の反射型マスク２０１、４０１を裏面からみた図であり、裏面導電膜７１が露呈している。図４（ｃ）は図３（ａ）、（ｃ）の本発明の反射型マスク１０１、３０１を裏面からみた図であり、基板１１が露呈している。
【００２３】
次に、本発明の反射型マスクブランクの遮光枠を形成する方法について説明する。
図５（ａ）、（ｂ）に示す吸収層５１上に電子線レジスト６１を塗布した反射型マスクブランクを用意し、電子線リソグラフィにより遮光枠２５のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマにより吸収層５１をエッチングし、レジスト剥膜洗浄することで、遮光枠２５が形成された、図１（ａ）、（ｂ）に示す反射型マスクブランク１００もしくは２００を得る。
【００２４】
あるいは、図５（ｃ）、（ｂ）に示す吸収層５１上に電子線レジスト６１を塗布した反射型マスクブランクを用意し、電子線リソグラフィにより遮光枠２５のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマにより吸収層５１をエッチングし、レジスト剥膜洗浄することで、遮光枠２５が形成された、図１（ｃ）、（ｄ）に示す反射型マスクブランク３００もしくは４００を得る。
【００２５】
次に、反射型マスク及び反射型マスクの製造方法について説明する。
図１（ａ）、（ｂ）に示す遮光枠２５が形成された反射型マスクブランク１００もしくは２００を用意し、電子線リソグラフィにより回路パターン領域８５のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより回路パターン形成領域８０の吸収層５１をエッチングし、レジスト剥離洗浄することで、吸収層５１に回路パターンが形成された回路パターン領域８５を有する、図３（ａ）、（ｂ）に示す反射型マスク１０１もしくは２０１を得る。
【００２６】
あるいは、図１（ｃ）、（ｂ）に示す遮光枠２５を形成された反射型マスクブランク３００もしくは４００を用意し、電子線リソグラフィにより回路パターン領域８５のレジストパターンを形成後、フルオロカーボンプラズマもしくは塩素プラズマ、必要な場合はその両方のプラズマより回路パターン形成領域８０の吸収層５１をエッチングし、次いで塩素プラズマにより緩衝層４１をエッチングし、レジスト剥離洗浄することで、吸収層５１および緩衝層４１に回路パターンが形成された回路パターン領域８５を有する、図３（ｃ）、（ｂ）に示す反射型マスク３０１もしくは４０１を得る。
【００２７】
本発明においては、回路パターン領域８５を形成する前段階で遮光枠２５を形成しており、また遮光枠２５の吸収層５１は回路パターン形成領域８０の吸収層５１に比べて厚くなっており、遮光枠２５を形成するために多層反射層２１を除去しないことから、回路パターン領域８５へのパーティクル付着を抑制できる。つまり、マスク欠陥品質の低下を抑えることが可能である。また、遮光枠２５を形成するために多層反射層２１を除去しないから、多層反射層２１が数層残ってしまう懸念が無く、反射層から発生する反射光の強度を抑制し、遮光性の高い遮光枠２５を形成することができる。これらのことから、本発明の反射型マスクを用いることで、高い精度で転写パターンを形成できるという効果がある。
【実施例】
【００２８】
以下、本発明の反射型マスクブランク、反射型マスクの製造方法の実施例を説明する。
図６（ａ）に本実施例で用意した低熱膨張ガラス基板１１１を示す。その後裏面に静電チャッキング用の裏面導電膜１７１をスパッタリング装置により図６（ｂ）のように形成した。ガラス基板１１１上に波長１３．５ｎｍのＥＵＶ光に対して反射率が６４％程度となるように設計されたＭｏとＳｉの４０ペア反射層１２１を図６（ｃ）のように積層した。続いてＴａＮからなる吸収層１５１をスパッタリング装置により形成した（図６（ｄ））。このときの吸収層１５１の膜厚は２００ｎｍとした。こうして、反射型マスクブランク２０２が完成した。
【００２９】
次に、図７（ａ）に示す吸収層１５１上に電子線レジスト１６１を塗布した反射型マスクブランク２０３を用意し、反射型マスクブランク２０３に電子線リソグラフィとドライエッチング、レジスト剥離洗浄を行い、遮光枠１２５が形成された反射型マスクブランク２０４を作製した（図７（ｂ））。電子線リソグラフィには、化学増幅型ポジレジストＦＥＰ１７１（富士フイルムエレクトニクスマテリアルズ製）を用いて、描画機ＪＢＸ９０００（日本電子製）によってドーズ１５μＣ／ｃｍ描画した後に、ＴＭＡＨ（水酸化テトラメチルアンモニウム）２．３８％現像液によりレジストパターンを形成した。吸収層１５１のエッチングにはＣｌ２の誘導結合型プラズマを適用した。続いて、反射型マスクブランク２０４に電子線リソグラフィとドライエッチング、レジスト剥膜洗浄を行い、回路パターン領域１８５を形成し、本発明の遮光枠を有する反射型マスク２０５を作製した（図７（ｃ））。電子線リソグラフィには、化学増幅型ポジレジストＦＥＰ１７１（富士フイルムエレクトニクスマテリアルズ製）を用いて、描画機ＪＢＸ３０４０（日本電子製）によってドーズ１８μＣ／ｃｍ描画した後に、ＴＭＡＨ２．３８％現像液によりレジストパターンを形成した。吸収層１５１のエッチングにはＣｌ２の誘導結合型プラズマを適用した。
【００３０】
図７（ｃ）の反射型マスク２０５の吸収層側のＥＵＶ光（波長１３．５ｎｍ）の反射率を測定した。遮光枠１２５以外の領域での反射率が１．２４％であるのに対し、遮光枠１２５の反射率が０．００％となった。また、ＯｏＢの影響を調べる為、真空紫外線から近赤外領域の波長における反射率を測定したところ、それぞれ０．００％となった。
図７（ｃ）の反射型マスク２０５を用いて１３．５ｎｍのＥＵＶを光源とした露光を行い、半導体基板上に隣接した４つのチップを転写した。隣接したチップにおいて、作製した反射型マスク上の遮光枠に相当する領域の一部は重なっていたにもかかわらず、半導体基板上の当該領域におけるレジストの感光は確認されなかった。
【符号の説明】
【００３１】
１１・・・基板
２１・・・多層反射層
２５・・・遮光枠
４１・・・緩衝層
５１・・・吸収層
６１・・・電子線レジスト
７１・・・裏面導電膜
８０・・・回路パターン形成領域
８５・・・回路パターン領域
１００、２００、３００、４００、２０２、２０３、２０４・・・反射型マスクブランク
１０１、２０１、３０１、４０１、２０５・・・反射型マスク
１１１・・・ガラス基板
１２１・・・多層反射層
１２５・・・遮光枠
１５１・・・吸収層
１６１・・・電子線レジスト
１７１・・・裏面導電膜
１８５・・・回路パターン領域
【図１】
0005909964.tif 000002
【図２】
0005909964.tif 000003
【図３】
0005909964.tif 000004
【図４】
0005909964.tif 000005
【図５】
0005909964.tif 000006
【図６】
0005909964.tif 000007
【図７】
0005909964.tif 000008