(57)【特許請求の範囲】
【請求項１】
順次供給される画像データに応じて画像表示パネルに対して輝度電位を順次供給する画像表示パネルドライバであって、
複数の階調電位を生成する階調電位生成部と、
前記画像データに基づいて前記複数の階調電位を順次選択するデコーダと、
当該選択された階調電位に基づいて前記輝度電位を生成してこれを前記画像表示パネルに順次供給する駆動部と、
前記画像データを構成する複数桁のビットのうちの少なくとも１つの桁のビットを制御ビットとして抽出する抽出部と、を含み、
前記駆動部は、
定電流源に各々の動作電流端子が共通接続され且つ一方のトランジスタの制御端子に前記階調電位が入力される差動入力トランジスタ対と、
各々の動作電流端子が前記差動入力トランジスタ対の残りの動作電流端子に接続されたカレントミラートランジスタ対と、
前記カレントミラートランジスタ対の残りの動作電流端子と電源電位との間に接続された２つの可変抵抗から構成され、前記２つの可変抵抗の少なくとも一方は互いに並列接続された少なくとも２つの抵抗からなる可変抵抗対と、
前記差動入力トランジスタ対の他方のトランジスタの制御端子の電流値に基づいて前記輝度電位を生成して出力する出力ドライバと、
前記制御ビットのビット値に応じて前記少なくとも２つの抵抗のうちの少なくとも１つを非接続とし、前記可変抵抗対の抵抗値を変更する制御部と、
を含み、前記輝度電位の高さを前記制御ビットに応じて調整することを特徴とする画像表示パネルドライバ。
【請求項２】
前記デコーダは、前記画像データが示す階調が偶数階調である場合には当該階調を示す階調電位を選択し、且つ前記画像データが示す階調が奇数階調である場合には当該階調よりも単位階調分だけ小さい階調を示す階調電位を選択することを特徴とする請求項１に記載の画像表示パネルドライバ。
【請求項３】
前記階調電位の総数は、前記画像データによって示される総階調数の半数であることを特徴とする請求項２に記載の画像表示パネルドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示パネルに輝度電位を順次供給する画像表示パネルドライバに関する。
【背景技術】
【０００２】
一般に、画像表示パネルドライバはオペアンプを含み、当該オペアンプがデコーダから供給された階調電位に基づいて輝度電位を生成し、これを画像表示パネルに供給していた。従来より、差動分割方式のオペアンプを用いた画像表示パネルドライバが知られている（例えば特許文献１及び２）。差動分割方式のアンプを用いた場合には、デコーダのサイズを小さくすることができるので、チップサイズを大きくすることなく高精度の輝度電位を出力し得るという利点がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１３０３３２号公報
【特許文献２】特開２００９−８８７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、差動分割方式のアンプを用いた従来の画像表示パネルドライバには以下の問題があった。いわゆるガンマカーブの特性により、差動分割すべき電位差が大きくなる場合には差動段に流れる電流のバランスがくずれて、画像表示パネルに供給すべき輝度電位の精度が悪化してしまうという問題である。
【０００５】
また、表示装置の小型化に伴い、画像表示パネルドライバのサイズを更に小さくしたいという要望もあった。
【０００６】
本発明は上記した如き問題点に鑑みてなされたものであって、画像表示パネルに供給されるべき輝度電位の精度悪化を軽減でき且つサイズを小さくすることができる画像表示パネルドライバを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による画像表示パネルドライバは、順次供給される画像データに応じて画像表示パネルに対して輝度電位を順次供給する画像表示パネルドライバであって、複数の階調電位を生成する階調電位生成部と、前記画像データに基づいて前記複数の階調電位を順次選択するデコーダと、当該選択された階調電位に基づいて前記輝度電位を生成してこれを前記画像表示パネルに順次供給する駆動部と、前記画像データを構成する複数桁のビットのうちの少なくとも１つの桁のビットを制御ビットとして抽出する抽出部と、を含み、前記駆動部は、定電流源に各々の動作電流端子が共通接続され且つ一方のトランジスタの制御端子に前記階調電位が入力される差動入力トランジスタ対と、各々の動作電流端子が前記差動入力トランジスタ対の残りの動作電流端子に接続されたカレントミラートランジスタ対と、前記カレントミラートランジスタ対の残りの動作電流端子と電源電位との間に接続された２つの可変抵抗から構成され、前記２つの可変抵抗の少なくとも一方は互いに並列接続された少なくとも２つの抵抗からなる可変抵抗対と、前記差動入力トランジスタ対の他方のトランジスタの制御端子の電流値に基づいて前記輝度電位を生成して出力する出力ドライバと、前記制御ビットのビット値に応じて前記少なくとも２つの抵抗のうちの少なくとも１つを非接続とし、前記可変抵抗対の抵抗値を変更する制御部と、を含み、前記輝度電位の高さを前記制御ビットに応じて調整することを特徴とする。
【発明の効果】
【０００８】
本発明による画像表示パネルドライバによれば、画像表示パネルに供給されるべき輝度電位の精度悪化を軽減でき且つサイズを小さくすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施例である画像表示パネルドライバの構成を示すブロック図である。
【図２】図１の階調電位生成部の構成の一例を示す回路図である。
【図３】図１の制御部及びオフセットキャンセルブロックの構成の一例を示す回路図である。
【図４】画像表示パネルドライバによる輝度電位制御処理フローを示すフローチャートである。
【図５】第２の実施例における制御部及びオフセットキャンセルブロックの構成の一例を示す回路図である。
【図６】制御ビットとスイッチのオン／オフとの対応を示すテーブルである。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
【００１１】
＜第1の実施例＞
図１には、本発明の実施例である画像表示パネルドライバ１００の構成が示されている。
【００１２】
階調電位生成部１は、分圧により複数の階調電位を生成する。
【００１３】
図２には、階調電位生成部１の構成の一例が示されている。階調電位生成部１は、一番高いＧＭＡ電位ＧＭＡ＿Ｕと一番低いＧＭＡ電位ＧＭＡ＿Ｌとの間に直列接続された抵抗Ｒ１〜Ｒｎ−１（ｎは２以上の整数）からなる。例えば２５６階調の場合には、ｎ＝１２８とすることができる。この場合、抵抗Ｒ１〜Ｒｎ−１の分圧により得られた１２８個の階調電位が生成される。かかる構成により、階調電位生成部１は、階調０、１、・・・、２５５からなる２５６階調のうちの例えば偶数番目の階調０、２、・・・、２５４に対応する１２８個の階調電位を生成する。
【００１４】
データラッチ２は、画像データ供給部（図示せず）から順次供給される画像データを一時的に保持する。当該画像データ供給部からは、例えば２５６階調のうちの１つの階調を示す画像データが供給される。２５６階調の場合には、画像データは８ビットの２進数からなる。
【００１５】
抽出部３は、データラッチ２に保持されている画像データを構成する複数桁のビットのうちの少なくとも１つの桁のビットを制御ビットとして抽出する。例えば、制御ビットは、画像データを構成するビットのうちの最下位のビットである。
【００１６】
デコーダ４は、階調電位生成部１によって生成された複数の階調電位のうちから、データラッチ２に保持されている画像データに基づいて１つの階調電位を選択して駆動部５に供給する。詳細には、デコーダ４は、画像データが偶数番目の階調を示すものである場合には、その偶数番目の階調に対応する階調電位を選択する。例えば、画像データが”０”番目の階調を示すものである場合には、”０”番目の階調に対応する階調電位を選択する。また、デコーダ４は、画像データが奇数番目の階調を示すものである場合には、その奇数番目の階調よりも単位階調分だけ小さい偶数番目の階調に対応する階調電位を選択する。例えば、１つ画像データが”１”番目の階調を示すものである場合には、１階調分だけ小さい”０”番目の階調に対応する階調電位を選択する。なお、データラッチ２とデコーダ４との間にレベルシフタ（図示せず）を設けても良い。当該レベルシフタは、データラッチ２に保持されている画像データを示す電圧を増幅してデコーダ４に供給する。
【００１７】
駆動部５は、デコーダ４から供給される階調電位に基づいて輝度電位を生成し、これを画像表示パネル１６に供給する。
【００１８】
差動段バイアストランジスタ６は、差動段バイアス用のＮＭＯＳ（Negative channel Metal Oxide Semiconductor）トランジスタである。差動段バイアストランジスタ６のソースは接地電位Ｇｎｄに接続され、ドレインは差動段トランジスタ７及び８各々のソースに接続されている。差動段バイアストランジスタ６は、そのゲートにバイアス電圧ＶＢ１が印加された場合にオン状態となる。差動段バイアストランジスタ６は、バイアス電位ＶＢ１に応じた定電流を生成する定電流源として動作する。
【００１９】
差動段トランジスタ７は、差動段トランジスタ８と共に差動入力トランジスタ対を構成するＮＭＯＳトランジスタである。差動段トランジスタ７のソースは差動段バイアストランジスタ６のドレインに接続され、ドレインはカレントミラートランジスタ９のドレインに接続されている。差動段トランジスタ７のゲートにはデコーダ４から１つの階調電位が供給される。差動段トランジスタ８もＮＭＯＳトランジスタであり、そのソースは差動段バイアストランジスタ６のドレインに共通接続され、ドレインはカレントミラートランジスタ１０のドレインに接続され、ゲートは出力段トランジスタ１１のドレイン及び出力段トランジスタ１２のドレインに接続されている。
【００２０】
カレントミラートランジスタ９は、カレントミラートランジスタ１０と対になってカレントミラーを構成するＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタである。カレントミラートランジスタ９のドレインは差動段トランジスタ７のドレインに接続され、ソースは第１可変抵抗１４に接続され、ゲートはカレントミラートランジスタ１０のゲートに接続されている。カレントミラートランジスタ１０もＰＭＯＳトランジスタであり、そのドレインは差動段トランジスタ８のドレインに接続され、ソースは第２可変抵抗１５に接続され、ゲートは自身のドレイン及びカレントミラートランジスタ９のゲートに接続されている。
【００２１】
出力段トランジスタ１１は、出力段トランジスタ１２と共に出力段を構成するＮＭＯＳトランジスタである。出力段トランジスタ１１のソースは接地電位Ｇｎｄに接続され、ドレインは差動段トランジスタ８のゲート及び出力段トランジスタ１２のドレインに接続されている。出力段トランジスタ１１は、そのゲートにバイアス電圧ＶＢ２が印加された場合にオン状態となる。出力段トランジスタ１２はＰＭＯＳトランジスタであり、そのドレインは出力段トランジスタ１１のドレインに接続され、ソースは電源電位ＶＤＤに接続され、ゲートは差動段トランジスタ７のドレイン及びカレントミラートランジスタ９のドレインに接続されている。出力段トランジスタ１２のドレインの電位が輝度電位として画像表示パネル１６に供給される。なお、以下、各トランジスタのソース端子及びドレイン端子を動作電流端子とも称し、ゲート端子を制御端子とも称する。
【００２２】
オフセットキャンセルブロック１３は、カレントミラートランジスタ９及び１０と電源電位ＶＤＤとの間に設けられている。オフセットキャンセルブロック１３は、第１可変抵抗１４と、これと対になる第２可変抵抗１５とからなる。第１可変抵抗１４は、電源電位ＶＤＤとカレントミラートランジスタ９のソースとの間に設けられている。第２可変抵抗１５は、電源電位ＶＤＤとカレントミラートランジスタ１０のソースとの間に設けられている。このように、駆動部５には、差動段トランジスタ７及び８、カレントミラートランジスタ９及び１０、オフセットキャンセルブロック１３からなる差動構成が含まれている。
【００２３】
制御部３０は、抽出部３によって抽出された制御ビットに応じて、オフセットキャンセルブロック１３の第１可変抵抗１４及び／又は第２可変抵抗１５の抵抗値を変更する。制御部３０の詳細については後述する（図３）。
【００２４】
画像表示パネル１６は、複数の表示ラインを有する例えば液晶などのパネルである。図１には１つの駆動部５のみ記載されているが、実際には当該表示ライン毎に同様の駆動部が設けられている。
【００２５】
図３には制御部３０及びオフセットキャンセルブロック１３の構成の一例が示されている。
【００２６】
第１可変抵抗１４は、互いに並列接続されたＰＭＯＳのトランジスタ２１及び２２からなる。トランジスタ２１及び２２の各々のドレインはカレントミラートランジスタ９（図１）のソースに接続され、各々のソースは電源電位に接続されている。トランジスタ２１のゲートはスイッチＳ１に接続され、トランジスタ２２のゲートはスイッチＳ２に接続されている。第２可変抵抗１５は、ＰＭＯＳのトランジスタからなり、そのゲートには接地電位Ｇｎｄが常に供給されておりオン状態となっている。
【００２７】
例えば、トランジスタ２２のソース−ドレイン間抵抗値と第２可変抵抗１５の抵抗値とを同一とし、トランジスタ２１のソース−ドレイン間抵抗値を第２可変抵抗１５の抵抗値に比較して大きい値又は小さい値とし得る。
【００２８】
制御部３０は、抽出部３によって抽出された制御ビットに基づいてオフセットキャンセルブロック１４の抵抗値を制御する。詳細には、制御部３０は、スイッチＳ１及びＳ２をオン又はオフすることによりトランジスタ２１及び２２の少なくとも一方の抵抗値を制御して、オフセットキャンセルブロック１４の抵抗値を制御する。かかる制御により、差動段トランジスタ７及び８を流れる電流値を調整することができる。
【００２９】
例えば、制御部３０は、制御ビットの値が”０”の場合には、スイッチＳ１を接地電位Ｇｎｄに接続してトランジスタ２１をオン状態とし且つスイッチＳ２を電源電位ＶＤＤに接続してトランジスタ２２をオフ状態とする。また、例えば、制御部３０は、制御ビットの値が”１”の場合にはスイッチＳ１を電源電位ＶＤＤに接続してトランジスタ２１をオフ状態とし且つスイッチＳ２を接地電位Ｇｎｄに接続してトランジスタ２２をオフ状態とする。
【００３０】
以下、図４を参照しつつ、画像表示パネルドライバ１００による輝度電位制御処理について説明する。前提として、階調電位生成部１は、階調０、１、・・・、２５５からなる２５６階調のうちの偶数番目の階調０、２、・・・、２５４に対応する１２８個の階調電位を生成している。また、図示せぬ画像データ供給部は、階調０、１、・・・、２５５からなる２５６階調のうちの偶数番目の階調０、２、・・・、２５４のうちの１つをデータラッチ２に供給する。
【００３１】
先ず、データラッチ２は、画像データ供給部（図示せず）から供給された１つの画像データを保持する（ステップＳ１１）。画像データは、例えば階調”０”を示す２進数のビット列”００００００００”である。
【００３２】
次に、抽出部３は、データラッチ２に保持されている画像データを構成する複数桁のビットのうちの最下位のビットを制御ビットとして抽出する（ステップＳ１２）。画像データが階調”０”を示すビット列”００００００００”である場合には、制御ビットは”０”となる。
【００３３】
次に、デコーダ４は、階調電位生成部１によって生成された複数の階調電位のうちから、データラッチ２に保持されている画像データに基づいて１つの階調電位を選択して駆動部５に供給する（ステップＳ１３）。例えば、画像データが階調”０”を示すものである場合には、デコーダ４は、階調”０”を示す階調電位を選択して駆動部５に供給する（ステップＳ１３）。階調”０”が偶数なので、デコーダ４は、階調”０”を示す階調電位を選択したのである。
【００３４】
次に、制御部３０は、抽出部３によって抽出された制御ビットに基づいてオフセットキャンセルブロック１３の抵抗値を制御する（ステップＳ１４）。
【００３５】
例えば、制御ビットが”０”である場合には、制御部３０は第１可変抵抗１４の抵抗値と第２可変抵抗１５の抵抗値とを同一とする。これにより、デコーダ４から駆動部５に供給されている階調電位が示す階調と同一の階調を示す高さの輝度電位が生成される（ステップＳ１５）。例えば、駆動部５に階調”０”に対応する階調電位が供給されている場合には、画像表示パネル１６にも階調”０”を示す高さの輝度電位が供給される（ステップＳ１５）。
【００３６】
以下、ステップＳ１１においてデータラッチ２が、階調”３”を示す画像データの供給を画像データ供給部（図示せず）から受けた場合について説明する。
【００３７】
先ず、データラッチ２は、画像データ供給部（図示せず）から供給された画像データを保持する（ステップＳ１１）。当該画像データは、階調”３”を示す２進数のビット列”００００００１１”からなる。
【００３８】
次に、抽出部３は、データラッチ２に保持されている画像データを構成する複数桁のビットのうちの最下位のビット”１”を制御ビットとして抽出し、これを制御部３０に供給する（ステップＳ１２）。
【００３９】
次に、デコーダ４は、階調電位生成部１によって生成された複数の階調電位のうちから、データラッチ２に保持されている階調”３”を示す画像データに基づいて、階調”２”を示す階調電位を選択して駆動部５に供給する（ステップＳ１３）。階調”３”が奇数なので、デコーダ４は、階調”３”よりも１つだけ階調の小さい階調”２”を選択したのである。
【００４０】
次に、制御部３０は、抽出部３によって抽出された制御ビット”１”に基づいてオフセットキャンセルブロック１３の抵抗値を制御する（ステップＳ１４）。制御ビットが”１”なので、第１可変抵抗１４の抵抗値を第２可変抵抗１５の抵抗値よりも所定値分だけ大きくする。かかる処理により、差動段トランジスタ７及び８に流れる電流値が調整され、デコーダ４から駆動部５に供給されている階調電位が示す階調”２”よりも１階調だけ大きい階調”３”を示す高さの輝度電位が生成される（ステップＳ１５）。これにより、データラッチ２に供給された画像データが示す階調”３”と同一の階調”３”を示す高さの輝度電位が画像表示パネル１６に供給される（ステップＳ１５）。
【００４１】
なお、第１可変抵抗１４の抵抗値を第２可変抵抗１５の抵抗値よりもどれだけ大きくするかについては、例えばこれらの抵抗値と輝度電位の高さと関係についての事前のシミュレーション評価や試作装置における輝度電位の測定等に基づいて予め決定する。
【００４２】
上記の例は、画像データ供給部（図示せず）から供給される画像データが”０”又は”３”の場合の例であるが、画像データが他の階調を示すデータの場合にも、画像表示パネルドライバ１００は同様の処理を行なう。このように、オフセットキャンセルブロック１３は、抽出部３によって抽出された制御ビットが”０”であるか”１”であるかに応じて自身の抵抗値を制御し、差動段に流れる電流を制御することにより、２５６階調の輝度電位を画像表示パネル１６に供給することができる。
【００４３】
上記したように、本実施例による画像表示パネルドライバ１００においては、例えば、画像データによって示される総階調数が２５６階調である場合に階調電位生成部１は２５６階調の半数の１２８個の階調電位を生成する。かかる構成により、階調電位生成部１のサイズを縮小できる。また、デコーダ４は、データラッチ２に保持されている画像データに基づいて１２８の階調電位のうちの１つを選択する。かかる構成により、全２５６の階調電位のうちの１つを選択する場合に比較してデコーダのサイズも縮小できる。また、オフセットキャンセルブロック１３は、画像データ供給部（図示せず）から供給される画像データを構成するビットのうちの最下位のビットに基づいて自身の抵抗値を制御する。かかる構成により、階調電位生成部１によって生成される階調電位の総数が、画像データによって示される総階調数２５６の半数の１２８階調であるにもかかわらず、２５６階調の輝度電位を画像表示パネル１６に供給することができる。また、オフセットキャンセルブロック１３を構成する第１可変抵抗１４及び第２可変抵抗１５の抵抗値を予め適当な値に設定しておくことにより、いわゆるガンマカーブ特性に起因して生じるオフセットをキャンセルする効果も奏することができる。
【００４４】
このように本実施例の画像表示パネルドライバ１００によれば、そのサイズを小さくすることができ且つ２５６階調の輝度電位を画像表示パネル１６に供給することができる。また、本実施例の画像表示パネルドライバ１００によれば、オフセットキャンセルにより、画像表示パネル１６に供給すべき輝度電位の精度悪化を軽減することができる。
【００４５】
＜第２の実施例＞
図５には、本実施例における制御部３０及びオフセットキャンセルブロック１３の構成の一例が示されている。以下、第1の実施例と異なる点について主に説明する。
【００４６】
第１可変抵抗１４は、互いに並列接続されたＰＭＯＳのトランジスタ２１〜２４からなる。トランジスタ２１〜２４の各々のドレインはカレントミラートランジスタ９（図１）のソースに接続され、各々のソースは電源電位に接続されている。トランジスタ２１のゲートはスイッチＳ１に接続され、トランジスタ２２のゲートはスイッチＳ２に接続されている。また、トランジスタ２３のゲートはスイッチＳ３に接続され、トランジスタ２４のゲートはスイッチＳ４に接続されている。第２可変抵抗１５は、トランジスタからなり、そのゲートには接地電位Ｇｎｄが常に供給されておりオン状態となっている。
【００４７】
抽出部３は、データラッチ２に保持されている画像データを構成する複数桁のビットのうちの少なくとも２つの桁のビットを制御ビットとして抽出する。例えば、制御ビットは、画像データを構成するビットのうちの最下位ビット及び最上位ビットからなる。以下、制御ビットのうちの当該最下位ビットに対応するビットを最下位制御ビットと称し、当該最上位ビットに対応するビットを最上位制御ビットと称する。
【００４８】
制御部３０は、抽出部３から供給された制御ビットの値に基づいてスイッチＳ１〜Ｓ４の接続を制御する。制御ビットは２ビットからなるので、４通りの制御が可能である。つまり、トランジスタ２１〜２４（図５）の各々のソース−ドレイン間の抵抗値を互いに異なる値とすれば、４通りの抵抗値を選択することができる。
【００４９】
図６には、制御ビットとスイッチのオン／オフとの対応が示されている。制御部３０は、かかる対応に従って、０〜１２７階調のうちの偶数階調についてはスイッチＳ１のみオン状態とし、０〜１２７階調のうちの奇数階調についてはスイッチＳ２のみオン状態とし、１２８〜２５５階調のうちの偶数階調についてはスイッチＳ３のみオン状態とし、１２８〜２５５階調のうちの奇数階調についてはスイッチＳ４のみオン状態とする。かかる動作によって、トランジスタ２１〜２４の少なくとも１つを選択して非接続とすることができる。
【００５０】
このように、本実施例の画像表示パネルドライバ１００においては、画像データが示す階調が偶数であるか奇数であるかに応じて１階調変更のためにオフセットキャンセルブロック１３の抵抗値を変更するだけでなく、画像データが示す階調が属する階調範囲に応じてオフセットキャンセルブロック１３の抵抗値を変更することができる。故に、階調範囲毎に大きさの異なるオフセットを効果的にキャンセルできるという効果を奏する。
【００５１】
なお、トランジスタ２１〜２４の各々のソース−ドレイン間の抵抗値については、例えばこれらの抵抗値と輝度電位の高さと関係についての事前のシミュレーション評価や試作装置における輝度電位の測定等に基づいて予め決定する。
【００５２】
第１及び第２の実施例は、第１可変抵抗１４の抵抗値を変更させ、第２可変抵抗１５の抵抗値を固定とした場合の例であるが、本発明の構成はこれに限られない。例えば、第１可変抵抗１４の抵抗値を固定とし、第２可変抵抗１５の抵抗値を変更させても良いし、第１可変抵抗１４及び第２可変抵抗１５の各々の抵抗値を変更させても良い。
【００５３】
第２の実施例は、第１可変抵抗１４が並列接続された４つのトランジスタ２１〜２４から成り、制御部３０が４つのスイッチＳ１〜Ｓ４を含む構成であるが、本発明の構成はこれに限られない。例えば、第１可変抵抗１４を構成する並列トランジスタの数、及び制御部３０に含まれるスイッチの数を更に増やすことができる。更に、抽出部３が抽出する制御ビットの数をこれらのトランジスタ及びスイッチの数に応じて増やすことができる。かかる構成により、オフセットキャンセルブロック１３の抵抗値を微調整できるようになり、オフセットをより効果的にキャンセルすることができる。また、２つ以上の並列トランジスタを同時に選択して抵抗値の微調整を行なうことも考えられる。
【００５４】
また、制御部３０は、階調とオフセット値との対応を示すルックアップテーブルを有し、当該対応に基づいて階調毎にオフセットキャンセルブロック１３の抵抗値を変更することも考えられる。
【００５５】
また、上記実施例においては、差動入力トランジスタ対（７及び８）がＮＭＯＳトランジスタからなるＮ差動アンプである場合について説明したが、当該トランジスタ対がＰＭＯＳトランジスタからなるＰ差動アンプとした場合でも同様の制御が可能である。
【符号の説明】
【００５６】
１  階調電位生成部
２  データラッチ
３  抽出部
４  デコーダ
５  駆動部
６  差動段バイアストランジスタ
７、８  差動段トランジスタ
９、１０  カレントミラートランジスタ
１１、１２  出力段トランジスタ
１３  オフセットキャンセルブロック
１４  第１可変抵抗
１５  第２可変抵抗
１６  画像表示パネル
２１〜２４  トランジスタ
３０  制御部
１００  画像表示パネルドライバ
【図１】
0005864179.tif 000002
【図２】
0005864179.tif 000003
【図３】
0005864179.tif 000004
【図４】
0005864179.tif 000005
【図５】
0005864179.tif 000006
【図６】
0005864179.tif 000007