(57)【特許請求の範囲】
【請求項１】
単相ブラシレスモータの駆動コイルに第１の駆動電流、および前記第１の駆動電流と反対方向の第２の駆動電流をいずれも供給しない非通電期間を挟んで、前記駆動コイルに前記第１の駆動電流と前記第２の駆動電流とを交互に供給するための駆動信号を生成する駆動信号生成回路と、
前記駆動信号に応じて前記駆動コイルに前記第１または第２の駆動電流を供給する出力回路と、
前記非通電期間に、前記駆動コイルに発生する誘起電圧のゼロクロスを検出するゼロクロス検出回路と、
を有し、
前記駆動信号生成回路は、前記出力回路が前記駆動コイルに前記第１または第２の駆動電流を供給する通電期間の開始から、前記ゼロクロス検出回路が前記ゼロクロスを検出するまでの駆動周期に基づいて、次の通電期間の長さを決定し、
前記ゼロクロス検出回路は、前記非通電期間の開始から所定時間経過後に前記ゼロクロスの検出を開始することを特徴とする単相ブラシレスモータの駆動回路。
【請求項２】
前記ゼロクロス検出回路は、前記非通電期間の開始から前記所定時間経過後に前記ゼロクロスの検出を開始し、前記ゼロクロスを検出すると前記ゼロクロスの検出を終了することを特徴とする請求項１に記載の単相ブラシレスモータの駆動回路。
【請求項３】
前記ゼロクロス検出回路は、前記通電期間の開始から前記ゼロクロスの検出の開始までの非検出期間に前記誘起電圧がゼロクロスしたか否かを判定し、
前記駆動信号生成回路は、前記ゼロクロス検出回路が、前記ゼロクロスを検出した場合、および前記非検出期間に前記誘起電圧がゼロクロスしたと判定した場合に、前記第１の駆動電流と前記第２の駆動電流とを切り替えて、前記出力回路から前記駆動コイルへの前記第１または第２の駆動電流の供給を開始させることを特徴とする請求項１または請求項２に記載の単相ブラシレスモータの駆動回路。
【請求項４】
前記ゼロクロス検出回路は、
前記駆動コイルの両端電圧を差動増幅する差動増幅回路と、
前記差動増幅回路の出力電圧と所定の基準電圧とを比較する比較器と、
前記比較器の出力信号の立ち上がりエッジまたは立ち下がりエッジを検出し、エッジ検出信号を出力するエッジ検出回路と
を含み、
前記エッジ検出回路は、前記非通電期間の開始から前記所定時間マスクするマスク信号を生成し、前記エッジ検出信号を前記マスク信号でマスクして出力し、
前記駆動信号生成回路は、前記エッジ検出回路から前記エッジ検出信号が入力される度に、前記第１の駆動電流と前記第２の駆動電流とを切り替えて、前記出力回路から前記駆動コイルへの前記第１または第２の駆動電流の供給を開始させることを特徴とする請求項１に記載の単相ブラシレスモータの駆動回路。
【請求項５】
前記エッジ検出回路は、前記通電期間の開始から、前記非通電期間の開始から前記所定時間経過するまでの間マスクする前記マスク信号を生成し、前記エッジ検出信号を前記マスク信号でマスクして出力することを特徴とする請求項４に記載の単相ブラシレスモータの駆動回路。
【請求項６】
前記エッジ検出回路は、前記比較器の出力信号に基づいて、前記エッジ検出信号が前記マスク信号でマスクされる非検出期間に前記誘起電圧がゼロクロスしたか否かを判定し、前記非検出期間に前記誘起電圧がゼロクロスしたと判定した場合には、前記非通電期間の開始から前記所定時間経過後に前記エッジ検出信号を出力することを特徴とする請求項４または請求項５に記載の単相ブラシレスモータの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単相ブラシレスモータの駆動回路に関する。
【背景技術】
【０００２】
直流モータのうちブラシレスモータは、ブラシや整流子を用いないため長寿命であるなどの利点がある。また、例えば特許文献１に開示されている単相ブラシレスモータとすることによって、ホール素子などの位置検出素子が１つで済み、駆動回路も１相分で足りるため、低コスト化や小型化などを図ることができる。  
一方、一般的な単相ブラシレスモータでは、駆動コイルへの駆動電流の供給を開始してもロータ（回転子）が回転しない、デッド（ロック）ポイントと呼ばれる停止位置が存在する。そのため、特許文献１の単相ブラシレスモータでは、永久磁石の中心と駆動コイルの中心とがずれた位置で停止するようにして、デッドポイントを回避する対策を行っている。さらに、駆動コイルに発生する誘起電圧（逆起電圧）とは反対方向の電流を発生する電圧を印加して、効率の向上や振動・騒音の低減などを実現する駆動制御回路も開示されている。  
このようにして、デッドポイント対策を行ったり、振動・騒音の低減技術を用いたりすることによって、単相ブラシレスモータをファンモータなどの種々の用途に用いることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３１２４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
単相ブラシレスモータは、低コストで小型の構成とすることができるため、好適な用途として、例えば、携帯電話機の着信を知らせるためのバイブレーション機能に用いられる振動モータが挙げられる。特に、振動モータとして用いる場合には、駆動信号として振動が発生しやすい矩形波を用いることもできるため、モータ駆動回路の回路規模を抑え、モータ駆動用ＩＣの低コスト化や小型化を図ることができる。
【０００５】
また、モータ駆動用ＩＣの中には、ロータの回転位置を検出するホール素子を内蔵したモータ駆動用ＩＣも知られている。しかしながら、このようなホール素子内蔵ＩＣは、モータの内部に実装する必要があるため、単相ブラシレスモータの小型化に対する効果が抑制されてしまう。さらに、ＩＣの製造時におけるホール素子自体の特性などによって、ロータの回転位置の検出精度に誤差が生じるため、出荷時に磁場を印加した試験を行う必要がある。そのため、低コスト化の効果も抑制されてしまう。
【課題を解決するための手段】
【０００６】
前述した課題を解決する主たる本発明は、単相ブラシレスモータの駆動コイルに第１の駆動電流、および前記第１の駆動電流と反対方向の第２の駆動電流をいずれも供給しない非通電期間を挟んで、前記駆動コイルに前記第１の駆動電流と前記第２の駆動電流とを交互に供給するための駆動信号を生成する駆動信号生成回路と、前記駆動信号に応じて前記駆動コイルに前記第１または第２の駆動電流を供給する出力回路と、前記非通電期間に、前記駆動コイルに発生する誘起電圧のゼロクロスを検出するゼロクロス検出回路と、を有し、前記駆動信号生成回路は、前記出力回路が前記駆動コイルに前記第１または第２の駆動電流を供給する通電期間の開始から、前記ゼロクロス検出回路が前記ゼロクロスを検出するまでの駆動周期に基づいて、次の通電期間の長さを決定し、前記ゼロクロス検出回路は、前記非通電期間の開始から所定時間経過後に前記ゼロクロスの検出を開始することを特徴とする単相ブラシレスモータの駆動回路である。
【０００７】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【０００８】
本発明によれば、ホール素子などの位置検出素子を用いないで単相ブラシレスモータを駆動することができ、モータの小型化や低コスト化が可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における単相ブラシレスモータの駆動回路全体の構成を示す回路ブロック図である。
【図２】出力回路２０および誘起電圧検出回路３０の具体的な構成の一例を示す回路ブロック図である。
【図３】本発明の第１実施形態におけるエッジ検出回路の構成を示す回路ブロック図である。
【図４】本発明の第１実施形態において、起動モードにおけるモータ駆動回路１ａの動作を説明する図である。
【図５】起動モードにおいて、ループカウント値（通電回数）ごとに予め設定された起動時カウント（通電時間）の一例を示す図である。
【図６】本発明の第１実施形態において、通常モードにおけるモータ駆動回路１ａの動作を説明する図である。
【図７】本発明の第１実施形態において、誘起電圧のゼロクロスを検出した直後に駆動電流によるゼロクロスが発生した場合のモータ駆動回路１ａの動作を説明する図である。
【図８】本発明の第１実施形態において、非検出期間に誘起電圧がゼロクロスした場合のモータ駆動回路１ａの動作を説明する図である。
【図９】本発明の第２実施形態における単相ブラシレスモータの駆動回路全体の構成を示す回路ブロック図である。
【図１０】本発明の第２実施形態におけるエッジ検出回路の構成を示す回路ブロック図である。
【図１１】本発明の第２実施形態において、誘起電圧のゼロクロスを検出した直後に駆動電流によるゼロクロスが発生した場合のモータ駆動回路１ｂの動作を説明する図である。
【図１２】本発明の第２実施形態において、非検出期間に誘起電圧がゼロクロスした場合のモータ駆動回路１ｂの動作を説明する図である。
【発明を実施するための形態】
【００１０】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１１】
＜第１実施形態＞
＝＝＝単相ブラシレスモータの駆動回路全体の構成＝＝＝
以下、図１を参照して、本発明の第１の実施形態における単相ブラシレスモータの駆動回路全体の構成について説明する。
【００１２】
図１に示されているモータ駆動回路１ａは、駆動コイル９を備えた単相ブラシレスモータを駆動するための回路であり、少なくとも、駆動コイル９が接続される出力端子９１および９２を備えた集積回路として構成されている。また、モータ駆動回路１ａは、メインカウンタ１１、駆動周期記憶レジスタ１２、通電時間設定レジスタ１３、ループカウンタ１４、選択回路１５、タイミング制御回路１６、ＮＯＲ回路（否定論理和回路）１７、出力回路２０、誘起電圧検出回路３０、コンパレータ（比較器）４０、およびエッジ検出回路５０を含んで構成されている。
【００１３】
なお、本実施形態では、メインカウンタ１１、駆動周期記憶レジスタ１２、通電時間設定レジスタ１３、ループカウンタ１４、選択回路１５、およびタイミング制御回路１６が駆動信号生成回路に相当する。また、誘起電圧検出回路３０、コンパレータ４０、およびエッジ検出回路５０がゼロクロス検出回路に相当する。
【００１４】
メインカウンタ１１のＣＫ入力（クロック入力）には、クロック信号ＣＬＫが入力され、ＣＬ入力（クリア入力）には、エッジ検出回路５０から出力されるエッジ検出信号ＥＧが入力されている。そして、メインカウンタ１１からは、メインカウント値ＣＮＴが出力されている。
【００１５】
駆動周期記憶レジスタ１２には、メインカウント値ＣＮＴおよびエッジ検出信号ＥＧが入力され、駆動周期記憶レジスタ１２からは、通常時カウント値Ｔｏｎが出力されている。また、通電時間設定レジスタ１３からは、ループカウンタ１４から出力されるループカウント値ＬＰごとに予め設定された起動時カウント値Ｔ１ないしＴ１０が出力されている。
【００１６】
ループカウンタ１４のＣＫ入力には、エッジ検出信号ＥＧが入力され、ループカウンタ１４からは、ループカウント値ＬＰが出力されている。また、選択回路１５は、１１入力１出力のマルチプレクサとして構成されており、選択制御入力には、ループカウント値ＬＰが入力されている。さらに、ループカウント値ＬＰが１ないし１０の場合に対応するデータ入力には、それぞれ起動時カウント値Ｔ１ないしＴ１０が入力され、ループカウント値ＬＰが１１以上の場合に対応するデータ入力には、通常時カウント値Ｔｏｎが入力されている。
【００１７】
タイミング制御回路１６には、メインカウント値ＣＮＴおよび選択回路１５の出力値とともに、ループカウント値ＬＰが奇数であるか偶数であるかを示す最下位ビット（以下、奇偶ビットＬＰ［０］と称する）が入力されている。また、タイミング制御回路１６からは、駆動信号Ｓ１およびＳ２が出力されている。さらに、ＮＯＲ回路１７には、駆動信号Ｓ１およびＳ２が入力され、ＮＯＲ回路１７からは、ハイ・インピーダンス信号ＨＺが出力されている。
【００１８】
出力回路２０には、駆動信号Ｓ１およびＳ２が入力され、出力回路２０の出力ノードは、それぞれ出力端子９１および９２を介して駆動コイル９に接続されている。また、誘起電圧検出回路３０には、出力端子９１および９２のそれぞれの電圧Ｖ１およびＶ２が入力されている。さらに、コンパレータ４０の非反転入力には、誘起電圧検出回路３０の出力電圧Ｖｏｕｔが印加され、反転入力には、基準電圧Ｖｒｅｆが印加され、コンパレータ回路４０からは、比較結果信号ＣＰが出力されている。そして、エッジ検出回路５０には、比較結果信号ＣＰおよびハイ・インピーダンス信号ＨＺが入力され、エッジ検出回路５０からは、エッジ検出信号ＥＧが出力されている。
【００１９】
＝＝＝出力回路および誘起電圧検出回路の構成＝＝＝
次に、図２を参照して、出力回路２０および誘起電圧検出回路３０のさらに具体的な構成について説明する。
【００２０】
図２に示されている出力回路２０は、出力トランジスタＭ１ないしＭ４を含むＨブリッジ回路として構成されている。なお、以下においては、一例として、出力トランジスタＭ１およびＭ２がＰＭＯＳ（P-channel Metal-Oxide Semiconductor：Ｐチャネル金属酸化膜半導体）トランジスタであり、出力トランジスタＭ３およびＭ４がＮＭＯＳ（N-channel MOS：Ｎチャネル金属酸化膜半導体）トランジスタである場合について説明する。
【００２１】
出力トランジスタＭ１は、出力トランジスタＭ３と直列に接続され、出力トランジスタＭ２は、出力トランジスタＭ４と直列に接続されている。また、出力トランジスタＭ１およびＭ２のソースは、いずれも電源ＶＣＣに接続され、出力トランジスタＭ３およびＭ４のソースは、いずれもグランドに接続されている。さらに、出力トランジスタＭ１およびＭ４のゲートには、いずれも駆動信号Ｓ１が入力され、出力トランジスタＭ２およびＭ３のゲートには、いずれも駆動信号Ｓ２が入力されている。そして、出力トランジスタＭ１およびＭ３の接続点は、出力端子９１に接続され、出力トランジスタＭ２およびＭ４の接続点は、出力端子９２に接続されている。
【００２２】
図２に示されている誘起電圧検出回路３０は、抵抗Ｒ１ないしＲ４、およびオペアンプ（演算増幅器）ＯＰを含む差動増幅回路として構成されている。抵抗Ｒ１の一端は、出力端子９２に接続され、他端は、オペアンプＯＰの反転入力に接続されている。また、抵抗Ｒ２の一端は、出力端子９１に接続され、他端は、オペアンプＯＰの非反転入力に接続されている。さらに、抵抗Ｒ３の一端は、オペアンプＯＰの反転入力に接続され、他端は、オペアンプＯＰの出力に接続されている。そして、抵抗Ｒ４の一端は、オペアンプＯＰの非反転入力に接続され、他端には、基準電圧Ｖｒｅｆが印加されている。
【００２３】
＝＝＝エッジ検出回路の構成＝＝＝
次に、図３を参照して、エッジ検出回路５０のさらに具体的な構成について説明する。
【００２４】
図３に示されているエッジ検出回路５０は、遅延回路５１、５３、ＸＯＲ回路（排他的論理和回路）５２、およびＡＮＤ回路（論理積回路）５４を含んで構成されている。
【００２５】
遅延回路５１には、比較結果信号ＣＰが入力されている。また、ＸＯＲ回路５２には、比較結果信号ＣＰおよび遅延回路５１の出力信号が入力され、ＸＯＲ回路５２からは、両エッジ信号ＥＧｒｆが出力されている。さらに、遅延回路５３には、ハイ・インピーダンス信号ＨＺが入力され、遅延回路５３からは、マスク信号ＭＳが出力されている。そして、ＡＮＤ回路５４には、両エッジ信号ＥＧｒｆおよびマスク信号ＭＳが入力され、ＡＮＤ回路５４からは、エッジ検出信号ＥＧが出力されている。
【００２６】
＝＝＝単相ブラシレスモータの駆動回路の動作＝＝＝
以下、本実施形態における単相ブラシレスモータの駆動回路の動作について説明する。
【００２７】
メインカウンタ１１は、クロック信号ＣＬＫでカウントし、１ずつ増加するメインカウント値ＣＮＴを出力する。また、メインカウンタ１１は、パルス状のエッジ検出信号ＥＧが入力される度にリセットされ、メインカウント値ＣＮＴがクリアされる。なお、実際には、メインカウンタ１１のビット数は有限であるため、メインカウンタ１１は、例えば、所定のカウント値（例えばフルカウント値）までカウントすると、リセットされるまでカウントを停止する。
【００２８】
駆動周期記憶レジスタ１２は、エッジ検出信号ＥＧが入力される度に、クリアされる直前のメインカウント値ＣＮＴを駆動周期として記憶する。なお、後述するように、駆動周期は、駆動コイル９に駆動電流が供給される通電期間と、それに続く、駆動コイル９に駆動電流が供給されない非通電期間とからなる。そして、駆動周期記憶レジスタ１２は、記憶されているメインカウント値ＣＮＴ（駆動周期）に所定の係数ａ（０＜ａ＜１）を乗じた値を、次の駆動周期における通電期間の長さを示す通常時カウント値Ｔｏｎとして出力する。
【００２９】
ループカウンタ１４は、エッジ検出信号ＥＧが入力される度にカウントし、１ずつ増加するループカウント値ＬＰを出力する。したがって、ループカウンタ１４は、モータ駆動回路１ａの起動時からの駆動周期の回数、すなわち、通電期間の回数をカウントし、ループカウント値ＬＰは、モータ駆動回路１ａの起動時からの駆動コイル９への通電回数を示している。また、通電時間設定レジスタ１３には、１から１０までのループカウント値ＬＰごとに予め設定された通電時間を示す起動時カウント値Ｔ１ないしＴ１０が記憶されている。
【００３０】
選択回路１５は、ループカウント値ＬＰが１ないし１０の場合には、それぞれ起動時カウント値Ｔ１ないしＴ１０を出力し、ループカウント値ＬＰが１１以上の場合には、通常時カウント値Ｔｏｎを出力する。なお、実際には、ループカウンタ１４のビット数は有限であるため、ループカウンタ１４は、例えば、選択回路１５が通常時カウント値Ｔｏｎを出力する値（例えば１１）までカウントすると、ループカウント値ＬＰの最下位ビット（奇偶ビットＬＰ［０］）のみを変化させる。
【００３１】
タイミング制御回路１６は、メインカウント値ＣＮＴに基づいて駆動信号Ｓ１およびＳ２を出力し、出力回路２０は、駆動信号Ｓ１およびＳ２に応じて、駆動コイル９に駆動電流を供給する。なお、以下においては、駆動コイル９を出力端子９１から出力端子９２の方向に流れる駆動電流（第１の駆動電流）を正電流と称し、正電流と反対方向に流れる駆動電流（第２の駆動電流）を負電流と称することとする。
【００３２】
より具体的には、メインカウント値ＣＮＴがエッジ検出信号ＥＧによってクリアされてから選択回路１５の出力値に達するまでの間は、タイミング制御回路１６は、駆動信号Ｓ１またはＳ２の何れか一方をハイ・レベルとする。そして、出力回路２０は、駆動コイル９に正電流（駆動信号Ｓ１がハイ・レベルの場合）または負電流（駆動信号Ｓ２がハイ・レベルの場合）を供給する。
【００３３】
一方、メインカウント値ＣＮＴが選択回路１５の出力値に達してからエッジ検出信号ＥＧによってクリアされるまでの間は、タイミング制御回路１６は、駆動信号Ｓ１およびＳ２をいずれもロー・レベルとする。そして、出力回路２０は、駆動コイル９に正電流および負電流をいずれも供給しない。
【００３４】
また、タイミング制御回路１６は、奇偶ビットＬＰ［０］に応じて、通電期間にハイ・レベルとする駆動信号を切り替える。したがって、タイミング制御回路１６は、エッジ検出信号ＥＧによって奇偶ビットＬＰ［０］が変化する度に、出力回路２０が駆動コイル９に供給する正電流と負電流とを切り替える。
【００３５】
このようにして、タイミング制御回路１６は、通電期間および非通電期間を制御し、出力回路２０は、タイミング制御回路１６の制御に従って、非通電期間を挟んで駆動コイル９に正電流と負電流とを交互に供給する。なお、ＮＯＲ回路１７は、駆動信号Ｓ１およびＳ２がいずれもロー・レベルとなり、出力回路２０の出力がハイ・インピーダンス状態となる非通電期間に、ハイ・レベルとなるハイ・インピーダンス信号ＨＺを出力する。
【００３６】
誘起電圧検出回路３０は、電圧Ｖ１およびＶ２の差電圧Ｖ１−Ｖ２を増幅して出力することによって、非通電期間においては、駆動コイル９に発生する誘起電圧を検出する。ここで、Ｒ１＝Ｒ２、Ｒ３＝Ｒ４とすることによって、誘起電圧検出回路３０の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｒｅｆ＋（Ｒ３／Ｒ１）・（Ｖ１−Ｖ２）
となる。そして、コンパレータ４０は、出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較し、Ｖｏｕｔ＞Ｖｒｅｆの場合、すなわち、差電圧Ｖ１−Ｖ２が正の場合にハイ・レベルとなり、負の場合にロー・レベルとなる比較結果信号ＣＰを出力する。
【００３７】
エッジ検出回路５０のＸＯＲ回路５２は、比較結果信号ＣＰとその遅延信号（遅延回路５１の出力信号）との排他的論理和をとることによって、比較結果信号ＣＰの立ち上がりエッジおよび立ち下がりエッジを検出し、パルス状の両エッジ信号ＥＧｒｆを出力する。したがって、両エッジ信号ＥＧｒｆは、差電圧Ｖ１−Ｖ２が正から負、または負から正に切り替わるゼロクロスのタイミングを示している。
【００３８】
また、遅延回路５３は、通電期間に流れる駆動電流（正電流または負電流）や、通電期間から非通電期間への移行時に流れる回生電流によるゼロクロスをマスクするため、ハイ・インピーダンス信号ＨＺを遅延したマスク信号ＭＳを出力する。そして、ＡＮＤ回路５４は、両エッジ信号ＥＧｒｆをマスク信号ＭＳでマスクして、エッジ検出信号ＥＧを出力する。
【００３９】
このようにして、ゼロクロス検出回路（誘起電圧検出回路３０、コンパレータ４０、およびエッジ検出回路５０）は、非通電期間に駆動コイル９に発生する誘起電圧のゼロクロスを検出し、パルス状のエッジ検出信号ＥＧを出力する。
【００４０】
＝＝＝単相ブラシレスモータの駆動回路の動作の具体例＝＝＝
ここで、図４ないし図６を適宜参照して、本実施形態における単相ブラシレスモータの駆動回路の動作の具体例について説明する。なお、以下においては、ループカウント値ＬＰが１から１０までの間の動作モードを起動モードと称し、それ以降の動作モードを通常モードと称することとする。また、駆動コイル９には、ループカウント値ＬＰが奇数（ＬＰ［０］＝１）の場合に正電流が流れ、ループカウント値ＬＰが偶数（ＬＰ［０］＝０）の場合に負電流が流れるものとする。
【００４１】
まず、図４を参照して、起動モード（ＬＰ≦１０）におけるモータ駆動回路１ａの動作について説明する。なお、起動モードは、モータ駆動回路１ａの起動時から１０回目の駆動周期までの動作モードであり、図４は、１回目から４回目までの駆動周期を示している。
【００４２】
モータ駆動回路１ａが起動すると、メインカウンタ１１はクロック信号ＣＬＫでカウントを開始し、１回目の駆動周期（ＬＰ＝１）が開始される。そして、タイミング制御回路１６は、駆動信号Ｓ１をハイ・レベル、駆動信号Ｓ２をロー・レベルとし、出力回路２０から駆動コイル９への正電流の供給を開始させる。なお、当該正電流の通電期間においては、差電圧Ｖ１−Ｖ２は正となり、比較結果信号ＣＰはハイ・レベルとなる。
【００４３】
正電流の通電期間において、メインカウント値ＣＮＴが起動時カウント値Ｔ１に達すると（ＣＮＴ＝Ｔ１）、タイミング制御回路１６は、駆動信号Ｓ１およびＳ２をいずれもロー・レベルとし、出力回路２０から駆動コイル９への正電流および負電流のいずれの供給も停止させる。なお、当該通電期間から非通電期間への移行時には、回生電流によるゼロクロスが発生し得るが、当該ゼロクロスは、ハイ・インピーダンス信号ＨＺを遅延回路５３の遅延時間Ｄ１だけ遅延したマスク信号ＭＳによってマスクされる。
【００４４】
非通電期間において、ゼロクロス検出回路が駆動コイル９に発生する誘起電圧のゼロクロスを検出し、遅延回路５１の遅延時間Ｄ２のパルス幅を有するエッジ検出信号ＥＧを出力すると、メインカウンタ１１はリセットされ、メインカウント値ＣＮＴがクリアされる（ＣＮＴ＝０）。また、ループカウント値ＬＰがインクリメントされ、２回目の駆動周期（ＬＰ＝２）が開始される。そして、タイミング制御回路１６は、駆動信号Ｓ１をロー・レベル、駆動信号Ｓ２をハイ・レベルとし、出力回路２０から駆動コイル９への負電流の供給を開始させる。なお、当該負電流の通電期間においては、差電圧Ｖ１−Ｖ２は負となり、比較結果信号ＣＰはロー・レベルとなる。
【００４５】
負電流の通電期間において、メインカウント値ＣＮＴが起動時カウント値Ｔ２に達すると（ＣＮＴ＝Ｔ２）、タイミング制御回路１６は、駆動信号Ｓ１およびＳ２をいずれもロー・レベルとし、出力回路２０から駆動コイル９への正電流および負電流のいずれの供給も停止させる。
【００４６】
非通電期間において、ゼロクロス検出回路が誘起電圧のゼロクロスを検出し、エッジ検出信号ＥＧを出力すると、メインカウンタ１１はリセットされ、メインカウント値ＣＮＴがクリアされる（ＣＮＴ＝０）。また、ループカウント値ＬＰがインクリメントされ、３回目の駆動周期（ＬＰ＝３）が開始される。そして、タイミング制御回路１６は、駆動信号Ｓ１をハイ・レベル、駆動信号Ｓ２をロー・レベルとし、出力回路２０から駆動コイル９への正電流の供給を再び開始させる。
【００４７】
このようにして、起動モードにおいては、モータ駆動回路１ａは、ループカウント値ＬＰごとに予め設定された起動時カウント値Ｔ１ないしＴ１０が示す通電時間だけ出力回路２０から駆動コイル９に正電流または負電流を供給し、非通電期間に移行する。また、非通電期間に駆動コイル９に発生する誘起電圧のゼロクロスを検出すると、正電流と負電流とを切り替えて通電期間に移行する。そして、これらの動作を１０回目の駆動周期（ＬＰ＝１０）まで繰り返す。
【００４８】
ここで、起動時カウント値Ｔ１ないしＴ１０（が示す通電時間）を、ループカウント値ＬＰ（が示す通電回数）の増加に応じて減少するように設定することによって、モータ駆動回路１ａは、単相ブラシレスモータを停止状態から高速回転まで滑らかに立ち上げることができる。また、一例として、図５に示すように、起動時カウント値Ｔ１ないしＴ１０は、ループカウント値ＬＰに略反比例するように予め設定される。起動時カウント値Ｔ１ないしＴ１０をこのように設定することによって、モータ駆動回路１ａは、単相ブラシレスモータをより速やかに立ち上げることができる。
【００４９】
次に、図６を参照して、通常モード（ＬＰ≧１１）におけるモータ駆動回路１ａの動作について説明する。なお、通常モードは、１１回目の駆動周期以降の動作モードであり、図６は、（ｎ−１）回目から（ｎ＋２）回目（ｎは１２以上の偶数）までの駆動周期を示している。
【００５０】
（ｎ−１）回目の駆動周期（ＬＰ＝ｎ−１）における非通電期間において、ゼロクロス検出回路が誘起電圧のゼロクロスを検出し、エッジ検出信号ＥＧを出力すると、メインカウンタ１１はリセットされ、メインカウント値ＣＮＴがクリアされる（ＣＮＴ＝０）。また、駆動周期記憶レジスタ１２は、クリアされる直前のメインカウント値ＣＮＴを記憶するとともに、当該記憶したメインカウント値ＣＮＴに係数ａを乗じた通常時カウント値Ｔｏｎを出力する（Ｔｏｎ＝ＣＮＴ×ａ）。ここで、通常時カウント値Ｔｏｎは、ｎ回目の駆動周期（ＬＰ＝ｎ）における通電期間の長さを示し、好ましくは、（ｎ−１）回目の駆動周期全体の７０％程度に設定される（ａ＝０．７）。
【００５１】
さらに、ループカウント値ＬＰがインクリメントされ、ｎ回目の駆動周期が開始される。そして、タイミング制御回路１６は、駆動信号Ｓ１をロー・レベル、駆動信号Ｓ２をハイ・レベルとし、出力回路２０から駆動コイル９への負電流の供給を開始させる。
【００５２】
ｎ回目の駆動周期における通電期間において、メインカウント値ＣＮＴが通常時カウント値Ｔｏｎに達すると（ＣＮＴ＝Ｔｏｎ）、タイミング制御回路１６は、駆動信号Ｓ１およびＳ２をいずれもロー・レベルとし、出力回路２０から駆動コイル９への正電流および負電流のいずれの供給も停止させる。
【００５３】
非通電期間において、ゼロクロス検出回路が誘起電圧のゼロクロスを検出し、エッジ検出信号ＥＧを出力すると、メインカウンタ１１はリセットされ、メインカウント値ＣＮＴがクリアされる（ＣＮＴ＝０）。また、駆動周期記憶レジスタ１２は、クリアされる直前のメインカウント値ＣＮＴを記憶するとともに、通常時カウント値Ｔｏｎを出力する（Ｔｏｎ＝ＣＮＴ×ａ）。さらに、ループカウント値ＬＰがインクリメントされ、（ｎ＋１）回目の駆動周期（ＬＰ＝ｎ＋１）が開始される。そして、タイミング制御回路１６は、駆動信号Ｓ１をハイ・レベル、駆動信号Ｓ２をロー・レベルとし、出力回路２０から駆動コイル９への正電流の供給を開始させる。
【００５４】
このようにして、通常モードにおいては、モータ駆動回路１ａは、駆動周期記憶レジスタ１２に記憶されているメインカウント値ＣＮＴに所定の係数ａ（０＜ａ＜１）を乗じた通常時カウント値Ｔｏｎが示す通電時間だけ出力回路２０から駆動コイル９に正電流または負電流を供給し、非通電期間に移行する。起動モードにおいて単相ブラシレスモータを立ち上げた後の通常モードでは、駆動周期の変動が小さくなっているため、直前の駆動周期全体に対して所定の割合となるように、その都度次の通電期間の長さが決定されている。また、起動モード時と同様に、非通電期間に駆動コイル９に発生する誘起電圧のゼロクロスを検出すると、正電流と負電流とを切り替えて通電期間に移行する。そして、これらの動作を駆動周期ごとに繰り返す。
【００５５】
＜第２実施形態＞
＝＝＝単相ブラシレスモータの駆動回路全体およびエッジ検出回路の構成＝＝＝
前述したように、第１実施形態のエッジ検出回路５０は、ハイ・インピーダンス信号ＨＺを遅延回路５３の遅延時間Ｄ１だけ遅延したマスク信号ＭＳで両エッジ信号ＥＧｒｆをマスクして、エッジ検出信号ＥＧを出力している。したがって、ゼロクロス検出回路は、非通電期間の開始から遅延時間Ｄ１（所定時間）が経過した後にゼロクロスの検出を開始することによって、通電期間から非通電期間への移行時に流れる回生電流によるゼロクロスをマスクしている。
【００５６】
しかしながら、エッジ検出回路５０では、通電期間の開始より遅延時間Ｄ１だけ遅れてマスク信号ＭＳが立ち下がることとなる。そのため、例えば図７に示すように、誘起電圧のゼロクロスを検出した直後に、駆動コイル９への供給が開始された駆動電流の影響によってゼロクロスを検出してしまい、当該誤検出によってモータ駆動回路１ａが誤動作する場合もあり得る。
【００５７】
また、前述したように、タイミング制御回路１６は、エッジ検出信号ＥＧによって奇偶ビットＬＰ［０］が変化する度に、出力回路２０が駆動コイル９に供給する正電流と負電流とを切り替えている。
【００５８】
しかしながら、非通電期間の開始から遅延時間Ｄ１が経過してマスク信号ＭＳが立ち上がる前に誘起電圧がゼロクロスした場合、当該ゼロクロスはマスク信号ＭＳによってマスクされてしまう。さらに、駆動コイル９に駆動電流が供給されている通電期間中や、通電期間から非通電期間への移行時に回生電流が流れている間は、いずれにしても、駆動コイル９に発生する誘起電圧を正しく検出することができない。そのため、例えば図８に示すように、通電期間中や、非通電期間にマスク信号ＭＳが立ち上がる前に誘起電圧がゼロクロスした場合、エッジ検出回路５０からパルス状のエッジ検出信号ＥＧが出力されず、正電流と負電流とを切り替えて通電期間に移行することができない。
【００５９】
以下、図９および図１０を参照して、これらの場合であっても誤動作を防止することができる、本発明の第２の実施形態における単相ブラシレスモータの駆動回路全体およびエッジ検出回路の構成について説明する。
【００６０】
図９に示されているモータ駆動回路１ｂは、第１実施形態のモータ駆動回路１ａに対して、エッジ検出回路５０の代わりにエッジ検出回路７０を含んで構成されている。また、ループカウンタ１４から出力される奇偶ビットＬＰ［０］は、エッジ検出回路７０にも入力されている。
【００６１】
図１０に示されているエッジ検出回路７０は、遅延回路７１、７８、７９、インバータ（反転回路）７２、８０、ＡＮＤ回路７３、８１、８３、ＮＯＲ回路７４、選択回路７５、判定回路７６、ＯＲ回路（論理和回路）７７、およびＲＳＦＦ（ＲＳ型フリップフロップ）８２を含んで構成されている。
【００６２】
遅延回路７１には、比較結果信号ＣＰが入力され、遅延回路７１の出力信号は、インバータ７２に入力されている。また、ＡＮＤ回路７３には、比較結果信号ＣＰおよびインバータ７２の出力信号が入力され、ＡＮＤ回路７３からは、立ち上がりエッジ信号ＥＧｒが出力されている。さらに、ＮＯＲ回路７４にも、比較結果信号ＣＰおよびインバータ７２の出力信号が入力され、ＮＯＲ回路７４からは、立ち下がりエッジ信号ＥＧｆが出力されている。
【００６３】
選択回路７５は、２入力１出力のマルチプレクサとして構成されており、選択制御入力には、奇偶ビットＬＰ［０］が入力されている。また、奇偶ビットＬＰ［０］が０の場合に対応するデータ入力には、立ち上がりエッジ信号ＥＧｒが入力され、奇偶ビットＬＰ［０］が１の場合に対応するデータ入力には、立ち下がりエッジ信号ＥＧｆが入力されている。
【００６４】
判定回路７６には、比較結果信号ＣＰおよび奇偶ビットＬＰ［０］とともに、ＲＳＦＦ８２から出力されるマスク信号ＭＳが入力され、判定回路７６からは、擬似エッジ信号ＥＧｐが出力されている。また、ＯＲ回路７７には、選択回路７５の出力信号および擬似エッジ信号ＥＧｐが入力されている。そして、ＡＮＤ回路８３には、ＯＲ回路７７の出力信号およびマスク信号ＭＳが入力され、ＡＮＤ回路８３からは、エッジ検出信号ＥＧが出力されている。
【００６５】
遅延回路７８には、ハイ・インピーダンス信号ＨＺが入力されている。また、遅延回路７９には、遅延回路７８の出力信号が入力され、遅延回路７９の出力信号は、インバータ８０に入力されている。さらに、ＡＮＤ回路８１には、遅延回路７８およびインバータ８０の出力信号が入力されている。そして、ＲＳＦＦ８２のＳ入力（セット入力）には、ＡＮＤ回路８１の出力信号が入力され、Ｒ入力（リセット入力）には、エッジ検出信号ＥＧが入力され、ＲＳＦＦ８２からは、マスク信号ＭＳが出力されている。
【００６６】
＝＝＝単相ブラシレスモータの駆動回路の動作＝＝＝
以下、図１１および図１２を適宜参照して、本実施形態における単相ブラシレスモータの駆動回路の動作について説明する。なお、本実施形態におけるモータ駆動回路１ｂの動作は、エッジ検出回路７０の動作を除いて、第１実施形態のモータ駆動回路１ａの動作と同様である。
【００６７】
エッジ検出回路７０のＡＮＤ回路７３は、比較結果信号ＣＰとその遅延反転信号（インバータ７２の出力信号）との論理積をとることによって、比較結果信号ＣＰの立ち上がりエッジを検出し、パルス状の立ち上がりエッジ信号ＥＧｒを出力する。したがって、立ち上がりエッジ信号ＥＧｒは、差電圧Ｖ１−Ｖ２が負から正に切り替わるゼロクロスのタイミングを示している。
【００６８】
一方、ＮＯＲ回路７４は、比較結果信号ＣＰとその遅延反転信号との否定論理和をとることによって、比較結果信号ＣＰの立ち下がりエッジを検出し、パルス状の立ち下がりエッジ信号ＥＧｆを出力する。したがって、立ち下がりエッジ信号ＥＧｆは、差電圧Ｖ１−Ｖ２が正から負に切り替わるゼロクロスのタイミングを示している。
【００６９】
選択回路７５は、駆動コイル９に正電流が供給される奇数回目の駆動周期（ＬＰ［０］＝１）には、立ち下がりエッジ信号ＥＧｆを出力する。一方、駆動コイル９に負電流が供給される偶数回目の駆動周期（ＬＰ［０］＝０）には、立ち上がりエッジ信号ＥＧｒを出力する。
【００７０】
ＡＮＤ回路８１は、遅延回路７８の出力信号とその遅延反転信号（インバータ８０の出力信号）との論理積をとることによって、遅延回路７８の出力信号の立ち上がりエッジを検出する。したがって、ＲＳＦＦ８２から出力されるマスク信号ＭＳは、非通電期間の開始（ハイ・インピーダンス信号ＨＺの立ち上がりエッジ）から遅延回路７８の遅延時間Ｄ１が経過した後に、ハイ・レベルとなる。また、ＡＮＤ回路８３からパルス状のエッジ検出信号ＥＧが出力されると、非通電期間から通電期間に移行するとともに、マスク信号ＭＳはロー・レベルとなる。
【００７１】
このようにして、本実施形態のモータ駆動回路１ｂでは、通電期間の開始から、非通電期間の開始から遅延時間Ｄ１（所定時間）が経過するまでの間、マスク信号ＭＳがロー・レベルとなる。そして、ゼロクロス検出回路は、非通電期間の開始から遅延時間Ｄ１が経過した後にゼロクロスの検出を開始し、ゼロクロスを検出するとゼロクロスの検出を終了する。したがって、例えば図１１に示すように、誘起電圧のゼロクロスを検出してパルス状のエッジ検出信号ＥＧが出力されると、マスク信号ＭＳがロー・レベルとなるため、その直後に駆動電流によるゼロクロスが発生した場合であっても、当該ゼロクロスは検出されない。なお、以下においては、マスク信号ＭＳがロー・レベルの期間を非検出期間と称することとする。
【００７２】
判定回路７６は、ゼロクロスの検出開始時（マスク信号ＭＳの立ち上がりエッジ）における比較結果信号ＣＰの論理レベルに基づいて、非検出期間に誘起電圧がゼロクロスしたか否かを判定する。
【００７３】
より具体的には、正から負へのゼロクロスを検出して、立ち下がりエッジ信号ＥＧｆが出力されるべき奇数回目の駆動周期（ＬＰ［０］＝１）において、ゼロクロスの検出開始時に比較結果信号ＣＰがロー・レベルの場合には、非検出期間に誘起電圧がゼロクロスしたと判定する。一方、負から正へのゼロクロスを検出して、立ち上がりエッジ信号ＥＧｒが出力されるべき偶数回目の駆動周期（ＬＰ［０］＝０）において、ゼロクロスの検出開始時に比較結果信号ＣＰがハイ・レベルの場合には、非検出期間に誘起電圧がゼロクロスしたと判定する。そして、判定回路７６は、非検出期間に誘起電圧がゼロクロスしたと判定した場合には、ゼロクロスの検出開始時にパルス状の擬似エッジ信号ＥＧｐを出力する。
【００７４】
このようにして、本実施形態のモータ駆動回路１ｂでは、ゼロクロスのタイミングを示す立ち上がりエッジ信号ＥＧｒおよび立ち下がりエッジ信号ＥＧｆのほか、非検出期間に誘起電圧がゼロクロスしたとの判定結果を示す擬似エッジ信号ＥＧｐを出力する。そして、ゼロクロス検出回路は、非通電期間に誘起電圧のゼロクロスを検出した場合に、エッジ検出信号ＥＧを出力するほか、非検出期間に誘起電圧がゼロクロスしたと判定した場合にも、ゼロクロスの検出開始時にエッジ検出信号ＥＧを出力する。したがって、例えば図１２に示すように、非検出期間に誘起電圧がゼロクロスした場合にも、パルス状のエッジ検出信号ＥＧが出力されるため、正電流と負電流とを切り替えて通電期間に移行することができる。
【００７５】
前述したように、モータ駆動回路１ａおよび１ｂにおいて、非通電期間を挟んで駆動コイル９に正電流と負電流とを交互に供給しつつ、単相ブラシレスモータを立ち上げた後の通常モードでは、駆動コイル９への通電期間とそれに続く非通電期間とからなる駆動周期に基づいてその都度次の通電期間の長さを決定することによって、ホール素子などの位置検出素子を用いず、単相ブラシレスモータを駆動することができる。したがって、モータ駆動用ＩＣのチップ厚をさらに薄くして低背化したり、ＩＣをモータの外部に実装したりすることにより、モータの小型化を図ることができる。さらに、ＩＣをモータの内部に実装した場合であっても、ＩＣの実装位置のばらつきがロータの回転位置の検出精度に影響を与えないため、モータの製造工程を簡略化してモータの低コスト化を図ることができるとともに、ＩＣの出荷時における試験工数を削減してＩＣの低コスト化を図ることができる。
【００７６】
また、非通電期間の開始から遅延時間Ｄ１（所定時間）が経過した後にゼロクロスの検出を開始することによって、通電期間から非通電期間への移行時に流れる回生電流によるゼロクロスをマスクすることができる。
【００７７】
さらに、モータ駆動回路１ｂにおいては、ゼロクロスを検出するとゼロクロスの検出を終了することによって、誘起電圧のゼロクロスを検出した直後に駆動電流によるゼロクロスが発生した場合であっても、当該ゼロクロスをマスクすることができる。
【００７８】
さらに、モータ駆動回路１ｂにおいては、非通電期間に誘起電圧のゼロクロスを検出した場合のほか、非検出期間に誘起電圧がゼロクロスしたと判定した場合にも、パルス状のエッジ検出信号ＥＧを出力することによって、正電流と負電流とを切り替えて通電期間に移行することができる。
【００７９】
また、モータ駆動回路１ａおよび１ｂにおいて、非通電期間の開始から遅延時間Ｄ１が経過した後にハイ・レベルとなるマスク信号ＭＳを生成することによって、通電期間から非通電期間への移行時に流れる回生電流によるゼロクロスをマスク信号ＭＳによってマスクすることができる。
【００８０】
さらに、モータ駆動回路１ｂにおいては、通電期間の開始から、非通電期間の開始から遅延時間Ｄ１が経過するまでの間ロー・レベルとなるマスク信号ＭＳを生成することによって、誘起電圧のゼロクロスを検出した直後に駆動電流によるゼロクロスが発生した場合であっても、当該ゼロクロスをマスク信号ＭＳによってマスクすることができる。
【００８１】
さらに、モータ駆動回路１ｂにおいては、ゼロクロスの検出開始時における比較結果信号ＣＰの論理レベルに基づいて、非検出期間に誘起電圧がゼロクロスしたとの判定結果を示す擬似エッジ信号ＥＧｐを生成することによって、非検出期間に誘起電圧がゼロクロスした場合にも、パルス状のエッジ検出信号ＥＧを出力し、正電流と負電流とを切り替えて通電期間に移行することができる。
【００８２】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【００８３】
上記実施形態では、ループカウント値ＬＰが１から１０までの間の動作モードを起動モードとしたが、起動モードとなるループカウント値ＬＰの個数ｍは適宜変更され得る。この場合、１からｍまでのループカウント値ＬＰごとにｍ個の起動時カウント値Ｔ１ないしＴｍが予め設定され、通電時間設定レジスタ１３に記憶されることとなる。
【符号の説明】
【００８４】
１ａ、１ｂ  モータ駆動回路
９          駆動コイル
１１        メインカウンタ
１２        駆動周期記憶レジスタ
１３        通電時間設定レジスタ
１４        ループカウンタ
１５        選択回路
１６        タイミング制御回路
１７        ＮＯＲ回路（否定論理和回路）
２０        出力回路
３０        誘起電圧検出回路
４０        コンパレータ（比較器）
５０、７０  エッジ検出回路
５１、５３  遅延回路
５２        ＸＯＲ回路（排他的論理和回路）
５４        ＡＮＤ回路（論理積回路）
７１、７８、７９  遅延回路
７２、８０  インバータ（反転回路）
７３、８１、８３  ＡＮＤ回路（論理積回路）
７４        ＮＯＲ回路（否定論理和回路）
７５        選択回路
７６        判定回路
７７        ＯＲ回路（論理和回路）
８２        ＲＳＦＦ（ＲＳ型フリップフロップ）
９１、９２  出力端子
Ｍ１〜Ｍ４  出力トランジスタ
Ｒ１〜Ｒ４  抵抗
ＯＰ        オペアンプ（演算増幅器）
【図１】
0005904523.tif 000002
【図２】
0005904523.tif 000003
【図３】
0005904523.tif 000004
【図４】
0005904523.tif 000005
【図５】
0005904523.tif 000006
【図６】
0005904523.tif 000007
【図７】
0005904523.tif 000008
【図８】
0005904523.tif 000009
【図９】
0005904523.tif 000010
【図１０】
0005904523.tif 000011
【図１１】
0005904523.tif 000012
【図１２】
0005904523.tif 000013