(57)【特許請求の範囲】
【請求項１】
直流電源電圧に応じて動作する第１のトランジスタと、
前記第１のトランジスタの出力端子に接続された定電圧素子と、
前記定電圧素子を流れる電流により動作する第２のトランジスタと、
前記第１のトランジスタの出力端子と前記第２のトランジスタの出力端子とからなる一対のリレー出力端子間にリレーコイルが接続されたリレーと、
通電制御部から出力されるパルス状のリレー制御信号により動作する第３のトランジスタと、
を備え、
前記第３のトランジスタに連動させて前記第１のトランジスタを動作させ、
前記リレー出力端子間の出力電圧が前記定電圧素子と前記第２のトランジスタとによって定まる所定値を超えたときに前記第２のトランジスタ、前記第３のトランジスタを順次、動作させて前記第１のトランジスタの出力電圧を調整し、前記リレー出力端子間の出力電圧を前記所定値に保つと共に、
前記通電制御部は、
一定周期のパルス信号である上位信号と前記上位信号よりも周期が長いパルス信号である下位信号との何れかを選択する選択手段と、前記選択手段により選択された信号に基づいて前記リレー制御信号を生成するリレー制御信号生成手段と、を有することを特徴とするリレー駆動回路。
【請求項２】
請求項１に記載したリレー駆動回路において、
前記第２のトランジスタの出力電流が前記第３のトランジスタのベースに入力され、前記第３のトランジスタの出力電流が前記第１のトランジスタのベースに入力されていることを特徴とするリレー駆動回路。
【請求項３】
請求項２に記載したリレー駆動回路において、
前記定電圧素子がツェナダイオードであり、このツェナダイオードを流れる電流が前記第２のトランジスタのベースに流れることを特徴とするリレー駆動回路。
【請求項４】
請求項３に記載したリレー駆動回路において、
前記ツェナダイオードを流れる電流により前記第２のトランジスタを動作させ、第２のトランジスタに連動させて前記第３のトランジスタ、前記第１のトランジスタを順次動作させることにより、前記リレー出力端子間の出力電圧を低下させることを特徴とするリレー駆動回路。
【請求項５】
請求項１〜４の何れか１項に記載したリレー駆動回路において、
前記リレー制御信号生成手段は、前記選択手段により上位信号が選択されたときに、前記上位信号の周期の２倍以上の周期を有するパルス信号を前記リレー制御信号として生成することを特徴とするリレー駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、インバータ装置における突入電流抑制動作を行うためのリレーの駆動回路に関するものである。
【背景技術】
【０００２】
図３は、リレー駆動回路を備えたインバータ装置の主回路を示しており、以下ではその動作を構成と共に説明する。
交流電源１１から出力された交流電圧は、ダイオードブリッジ等からなるコンバータ部１２により整流され、直流電圧に変換される。コンバータ部１２の正側出力端子には、電源投入時に過大な電流が流れることによるインバータ装置内部の破損を防ぐため、抵抗等からなる突入電流抑制回路１３の一端が接続されている。
また、突入電流抑制回路１３の他端とコンバータ部１２の負側出力端子との間には、電解コンデンサ等からなる平滑コンデンサ１６が接続されている。
【０００３】
平滑コンデンサ１６の両端には、半導体スイッチング素子のオン・オフにより直流電圧を所定の大きさ及び周波数の交流電圧に変換するインバータ部１７が接続され、その出力側には、負荷としてのモータ１８が接続されている。
更に、平滑コンデンサ１６には、その両端電圧を所定の大きさの直流電圧に変換し、直流電源電圧として出力するＤＣ−ＤＣコンバータ１４が並列に接続されている。ＤＣ−ＤＣコンバータ１４から出力される直流電源電圧は、図示するようにリレー駆動回路１５に供給されるほか、種々の制御用電源電圧として用いられる。ここで、リレー駆動回路１５は、後述するように突入電流抑制回路１３を動作させるリレーを駆動するためのものである。
【０００４】
図４は、図３とほぼ同様に構成された従来技術として、特許文献１に記載されたインバータ装置の主回路を示している。
図４において、図３と同一の機能を有する構成要素には同一の番号を付してあり、以下では図３と異なる部分を中心に説明する。
【０００５】
図４における電源回路１４Ａは、インバータ部１７のスイッチング素子に対する駆動信号生成回路を図３のＤＣ−ＤＣコンバータ１４と一体化したものに相当する。また、リレー駆動回路１５の出力側の遅延回路１９は、リレー駆動回路１５の出力信号を一定時間だけ遅らせてリレー２０に出力するためのものである。
リレー２０は、遅延回路１９の出力電流により励磁されるリレーコイル２１とリレー接点２２とを備えており、リレー接点２２のオンにより突入電流抑制回路１３の両端を短絡するように動作する。
【０００６】
この従来技術では、通常時はリレー接点２２がオフしているため、交流電源１１を投入すると、平滑コンデンサ１６の充電電流が突入電流抑制回路１３により制限されながら流れる。その後、平滑コンデンサ１６の電圧が所定値に達すると、電源回路１４Ａを介してリレー駆動回路１５が動作し、遅延回路１９により一定時間、遅延されてリレーコイル２１が励磁される。このため、平滑コンデンサ１６が十分に充電されてその電圧が所定値に確立してからリレー接点２２をオンさせることができ、平滑コンデンサ１６の電圧不足によってリレーコイル２１に過大な励磁電流が長期間流れるのを防止することができる。
【０００７】
次に、図５は、前述した図３におけるリレー駆動回路１５の構成を示している。
図５において、１５１は通電制御部としてのＣＰＵであり、ＣＰＵ１５１から出力されるパルス状のリレー制御信号は電流制限抵抗１５２を介してフォトカプラ１５３内の発光ダイオード１５３ａに加えられている。フォトカプラ１５３内のフォトトランジスタ１５３ｂの出力電流は、電流制限抵抗１５４を介してリレーコイル２１に流れる。なお、２３はリレーコイル２１に並列に接続された還流ダイオードである。
図５のリレー駆動回路では、リレー２０の発熱を抑制するために、ＣＰＵ１５１から出力されるリレー制御信号を細かくオン・オフ制御することにより、リレー制御信号がオン状態となる期間の比率（デューティ）を小さくする方式が用いられている。
【０００８】
理想条件において、リレー出力電圧（リレー駆動回路の出力電圧）は、ＤＣ−ＤＣコンバータ１４の出力電圧×リレー制御信号のデューティによって表すことができる。このデューティを小さくしてリレー出力電圧の平均値が低下すればリレー２０の励磁電流が小さくなるため、リレー制御信号が常にオンである場合よりリレー２０の発熱を抑制することができる。
【０００９】
また、リレー制御信号のオフ期間がリレー固有の一定期間より長くなると、リレーコイル２１の励磁力が弱まり、リレー接点２２がオフされる。しかし、リレー制御信号がオフした後でも、リレー制御信号のオン期間中にリレーコイル２１に流れていた励磁電流が還流ダイオード２３を介して還流するため、リレーコイル２１の励磁力が維持されることになり、リレー接点２２がごく短いオン時間の後でオフするのを防止することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−１６５５２０号公報（段落[００１０]〜[００１３]、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
さて、この種のインバータ装置では、負荷の変動によってＤＣ−ＤＣコンバータ１４の出力電圧が上昇する場合がある。図５において、ＤＣ−ＤＣコンバータの出力電圧の上昇によってリレー出力電圧が上昇すると、リレーコイル２１の励磁電流が増加して発熱量が増加し、適宜な冷却手段によりインバータ装置の内部温度を下げる等の対策を行わなければリレー２０を使用できなくなる恐れがある。
【００１２】
ここで、図６（ａ）は、従来技術におけるリレー制御信号、リレー出力電圧及びその平均値を示すタイミングチャートである。なお、図６（ｂ）は後述する本発明の実施形態によるタイミングチャートであるが、これについては後述する。
【００１３】
図６（ａ）の従来技術では、リレーの起動時にリレー接点２２を確実にオンさせるため、リレー制御信号を一定期間継続的にオン状態とする（全オン期間）。そして、起動後は、リレー制御信号を所定のデューティにてオン・オフ制御することにより（デューティ制御期間）、リレー出力電圧の平均値を低下させてリレーコイル２１の励磁電流を減少させ、リレー２０の発熱を抑制している。
【００１４】
図６（ａ）のデューティ制御期間におけるリレー出力電圧の平均値はデューティに比例するため、デューティを小さくするほどリレー２０の発熱を抑制することができる。なお、リレーの起動時及びデューティ制御期間中のリレー出力電圧の最大値は、ＤＣ−ＤＣコンバータ１４の出力電圧からフォトカプラ１５３内のフォトトランジスタ１５３ｂのコレクタ・エミッタ間飽和電圧を引いた値となるが、図６（ａ）では上記飽和電圧を無視している。
【００１５】
ここで、図５のＣＰＵ１５１が生成する制御信号として、周期の短い上位信号Ｌ０（その周期をＴ０とする）と周期の長い下位信号Ｌ１（その周期をＴ１とする）とがある場合、一般的に、上位信号Ｌ０は高速処理が必要な演算等に使用され、リレー制御信号には周期の長い下位信号Ｌ１が使用される。
【００１６】
前述した図６（ａ）において、リレー制御信号のオフ期間は、リレーコイル２１の励磁電流の減少によってリレー２０が誤オフしないように、リレー固有の一定期間よりも短くする必要がある。
しかし、ＣＰＵ１５１からのリレー制御信号として周期が長い下位信号Ｌ１を用いる場合には、図７に示すように上位信号Ｌ０が下位信号Ｌ１の周期Ｔ１に割り込む可能性がある。例えば、デューティが５０％である下位信号Ｌ１のオフ期間の終期に上位信号Ｌ０が割り込むと、リレー２０の最大オフ期間は、下位信号Ｌ１のオフ期間であるＴ１／２に上位信号Ｌ０の周期Ｔ０を加えたＴ１／２＋Ｔ０となり、通常のオフ期間Ｔ１／２に比べてＴ０だけ長くなる。このようにリレー２０の誤オフ期間（Ｔ１／２＋Ｔ０）が経過した後でリレー接点２２がオンすると、大きな負荷電流が流れてリレー接点２２が溶着する恐れがあった。
【００１７】
上述したリレー２０の誤オフを解決する方法の一つとして、ＣＰＵ１５１の上位信号Ｌ０に基づいてリレー制御信号を生成し、下位信号Ｌ１の割り込みを防ぐ方法がある。
図２（ａ）は、ＣＰＵ１５１におけるリレー制御信号の生成方法を示す概念図であり、上位信号Ｌ０と下位信号Ｌ１とを選択手段としてのスイッチ手段１５１ａにより選択し、選択した信号に基づいてリレー制御信号生成手段１５１ｂがリレー制御信号を生成し、出力する。
【００１８】
ここで、図８は、リレー制御信号とフォトカプラの動作との関係を示す図である。
一般的なフォトカプラは、リレー制御信号の立ち上がりからフォトカプラがオンするまでのオン遅れ時間Ｔｄｏｎよりも、リレー制御信号の立ち下がりからフォトカプラがオフするまでのオフ遅れ時間Ｔｄｏｆｆの方が長い。従って、リレー制御信号の周期が短いほどフォトカプラがオン状態となる期間が増加してリレー出力電圧のデューティが大きくなり、リレー出力電圧の平均値は増加する。
従って、周期が短い上位信号Ｌ０に基づいてリレー制御信号を生成し、リレー２０を駆動する場合にも、リレー２０の発熱量が増加するという問題があった。
【００１９】
そこで、本発明の解決課題は、リレーの発熱を抑制すると共にリレーの誤オフを防止し、信頼性を向上させたリレー駆動回路を提供することにある。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、請求項１に係る発明は、直流電源電圧に応じて動作する第１のトランジスタと、
前記第１のトランジスタの出力端子に接続された定電圧素子と、
前記定電圧素子を流れる電流により動作する第２のトランジスタと、
前記第１のトランジスタの出力端子と前記第２のトランジスタの出力端子とからなる一対のリレー出力端子間にリレーコイルが接続されたリレーと、
通電制御部から出力されるパルス状のリレー制御信号により動作する第３のトランジスタと、
を備え、
前記第３のトランジスタに連動させて前記第１のトランジスタを動作させ、
前記リレー出力端子間の出力電圧が前記定電圧素子と前記第２のトランジスタとによって定まる所定値を超えたときに前記第２のトランジスタ、前記第３のトランジスタを順次、動作させて前記第１のトランジスタの出力電圧を調整し、前記リレー出力端子間の出力電圧を前記所定値に保つと共に、
前記通電制御部は、
一定周期のパルス信号である上位信号と前記上位信号よりも周期が長いパルス信号である下位信号との何れかを選択する選択手段と、前記選択手段により選択された信号に基づいて前記リレー制御信号を生成するリレー制御信号生成手段と、を有するものである。
【００２１】
請求項２に係る発明は、請求項１に記載したリレー駆動回路において、前記第２のトランジスタの出力電流が前記第３のトランジスタのベースに入力され、前記第３のトランジスタの出力電流が前記第１のトランジスタのベースに入力されていることを特徴とする。
【００２２】
請求項３に係る発明は、請求項２に記載したリレー駆動回路において、前記定電圧素子がツェナダイオードであり、このツェナダイオードを流れる電流が前記第２のトランジスタのベースに流れることを特徴とする。
【００２３】
請求項４に係る発明は、請求項３に記載したリレー駆動回路において、前記ツェナダイオードを流れる電流により前記第２のトランジスタを動作させ、第２のトランジスタに連動させて前記第３のトランジスタ、前記第１のトランジスタを順次動作させることにより、前記リレー出力端子間の出力電圧を低下させることを特徴とする。
【００２４】
請求項５に係る発明は、請求項１〜４の何れか１項に記載したリレー駆動回路において、前記リレー制御信号生成手段は、前記選択手段により上位信号が選択されたときに、前記上位信号の周期の２倍以上の周期を有するパルス信号を前記リレー制御信号として生成することを特徴とする。
【発明の効果】
【００２７】
本発明によれば、直流電源電圧の上昇に関わらず、リレー出力電圧を安定化させてリレーの発熱を抑制することができる。
また、周期の短い上位信号に基づくリレー制御信号を用いることにより、リレーの誤オフを防止してリレー接点の溶着を未然に防止すると共に、インバータ装置の信頼性を向上させることができる。更に、通電制御部から指令されるリレー制御信号のデューティに比例したリレー出力電圧が得られるため、リレーを高精度に駆動することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態の構成を示す回路図である。
【図２】ＣＰＵにおけるリレー制御信号の生成手段（図２（ａ））及び生成動作（図２（ｂ））を示す説明図である。
【図３】リレー駆動回路を備えたインバータ装置の主回路構成図である。
【図４】特許文献１に記載されたインバータ装置の主回路構成図である。
【図５】図３におけるリレー駆動回路の構成図である。
【図６】従来技術（図６（ａ））及び本発明の実施形態（図６（ｂ））におけるリレー制御信号、リレー出力電圧及びその平均値の波形図である。
【図７】従来技術において、上位信号の割込みが発生したときのリレー制御信号の説明図である。
【図８】リレー制御信号とフォトカプラ動作との関係を示す図である。
【発明を実施するための形態】
【００２９】
以下、図に沿って本発明の実施形態を説明する。図１は、本発明の実施形態に係るリレー駆動回路の回路図である。図１において、図５と同一の機能を有する構成要素には同一の番号を付してあり、以下では図５と異なる部分を中心に説明する。
なお、図１に示すリレー駆動回路は、図３に示したようにＤＣ−ＤＣコンバータ１４から直流電源電圧が供給され、リレーコイル２１を励磁することによりリレー接点２２をオンさせて突入電流抑制回路１３の両端を短絡するように動作するものである。
【００３０】
図１において、フォトカプラ１５３内のフォトトランジスタ１５３ｂのエミッタと回路のグランドとの間には、抵抗１５５が接続されている。また、フォトトランジスタ１５３ｂのエミッタには抵抗１５４の一端が接続され、その他端は第３のトランジスタ１５８のベースと、第２のトランジスタ１５９のコレクタと、に接続されている。
ＤＣ−ＤＣコンバータ１４の出力端子間には、第１のトランジスタ１５６とリレーコイル２１とが直列に接続されており、トランジスタ１５６のベースとトランジスタ１５８のコレクタとの間には抵抗１５７が接続されている。
また、トランジスタ１５８，１５９のエミッタはグランドに接続されている。
【００３１】
トランジスタ１５６のコレクタとグランドとの間には、定電圧素子としてのツェナダイオード１６１と抵抗１６２とが直列に接続され、その直列接続点とトランジスタ１５９のベースとの間には抵抗１６０が接続されている。
ここで、トランジスタ１５６，１５８，１５９、抵抗１５４，１５５，１５７，１６０，１６２、ツェナダイオード１６１は電圧安定化回路１６３を構成している。
なお、図１における抵抗１５２，１５４，１５７，１６０はリレー駆動回路に過電流を流さないためのものであり、抵抗１５５，１６２はトランジスタ１５８，１５９がノイズによって誤オンしないように、ノイズをグランド側へバイパスするためのものである。
【００３２】
次に、この実施形態の動作を説明する。
まず、インバータ装置の電源が投入されると、ＤＣ−ＤＣコンバータ１４から出力される直流電源電圧が上昇する。一方、ＣＰＵ１５１により生成されるパルス状のリレー制御信号によりフォトカプラ１５３がオンし、抵抗１５５の電圧降下により抵抗１５４を介してトランジスタ１５８のベース電流が増加する。前述したように起動時には、リレー制御信号として周期の長い下位信号Ｌ１（周期Ｔ１）を使用するものとする。
トランジスタ１５８のベース電流の増加に伴ってコレクタ電流が増加し、言い換えればトランジスタ１５６のベース電流が増加するため、そのコレクタ・エミッタ間電圧が減少し、リレー出力電圧はツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値まで上昇する。
【００３３】
ツェナダイオード１６１のツェナ−電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値はほぼ一定であるが、リレー出力電圧がこの合計値を超えるとツェナダイオード１６１がオンしてトランジスタ１５９のコレクタ電流が増加し、トランジスタ１５８のベース電流が減少する。これにより、トランジスタ１５６のベース電流も減少し、そのコレクタ・エミッタ間電圧が増加するため、リレー出力電圧は減少する。
このようにしてトランジスタ１５６のコレクタ・エミッタ間電圧は増減を繰り返し、リレー出力電圧の最大値は、図６（ｂ）の中段に示すように、ツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値に制限される。なお、実際には、リレー出力電圧の最大値に抵抗１６０による電圧降下分も含まれるが、この電圧降下分は抵抗１６０の値が小さいと仮定すれば無視することができる。
【００３４】
図６（ｂ）の中段に示すように、リレー出力電圧がツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値に制限されると、リレー出力電圧の平均値は、図６（ｂ）の下段に示すように全オン期間、デユーティ制御期間それぞれについて、ＤＣ−ＤＣコンバータ１４による直流電源電圧に依存しない低い値で一定になる。理想条件におけるリレー出力電圧は、［ツェナダイオード１６１のツェナ電圧＋トランジスタ１５９のベース・エミッタ間電圧］×デューティとなるため、ＣＰＵ１５１がリレー制御信号のデューティを適宜な値に設定することにより、ＤＣ−ＤＣコンバータ１４による直流電源電圧の変動に関わらずリレー出力電圧を高精度かつ安定して制御することができる。
なお、直流電源電圧が通常動作時の［ツェナダイオード１６１のツェナ電圧＋トランジスタ１５９のベース・エミッタ間電圧］を下回る時は、リレー出力電圧は、ＤＣ−ＤＣコンバータ１４の出力電圧からトランジスタ１５９のコレクタ・エミッタ間飽和電圧を引いた値となる。
【００３５】
通常、安定した直流電圧を得るための電圧安定化回路としては、三端子レギュレータが知られているが、三端子レギュレータは、その原理上、入出力の電位差が一定値以上なければ安定して電圧を出力することができない。しかし、三端子レギュレータへの入力電圧を高くする場合にはリレー駆動回路用の電源を個別に設けなくてはならないためＤＣ−ＤＣコンバータの出力を増やす必要が生じ、コストが増加して回路も大型化する。
これに対し、本実施形態によれば、図１の電圧安定化回路１６３の入出力に電位差がなくても安定した電圧を出力することが可能であり、コストの増加や大型化を招く恐れがない。
【００３６】
また、リレー２０の誤オフを防ぐためには、周期の短い上位信号Ｌ０に基づいてリレー制御信号を生成すると共に、その場合のリレー制御信号の周期が上位信号Ｌ０の周期Ｔ０の２倍以上となるようにデューティ制御を行うことが望ましい。
例えば、図２（ａ）に示すように、スイッチ手段１５１ａにより上位信号Ｌ０（周期Ｔ０）が選択されている場合、図２（ｂ）に示すように、上位信号Ｌ０に基づいてその２倍の周期２Ｔ０を有する信号をリレー制御信号生成手段１５１ｂが生成することは容易であり、この信号をＣＰＵ１５１からリレー制御信号として出力すればよい。
【００３７】
ここで、図７において説明したように、リレー制御信号に上位信号Ｌ０を使用すると下位信号Ｌ１の割り込みがなくなるため、リレー制御信号の最大オフ期間＝Ｔ１／２となり、リレー制御信号に下位信号Ｌ１を使用した時の最大オフ期間＝Ｔ１／２＋Ｔ０よりも短くなるので、リレー２０の誤オフを防止することができる。これにより、リレー接点の溶着を未然に防止すると共に、インバータ装置の信頼性を向上させることが可能である。
【００３８】
更に、フォトカプラ１５３の動作遅れを含めたオン・オフ動作を考えると、ＣＰＵ１５１から出力されるリレー制御信号の周期を周期Ｔ０の２倍にした場合（例えば、リレー制御信号の周期を下位信号の周期Ｔ１とし、Ｔ１＝２Ｔ０とした場合）、リレー制御信号のデューティを５０％としてオン期間＝オフ期間＝Ｔ１／２、フォトカプラ１５３のオン遅れ時間をＴｄｏｎ、オフ遅れ時間をＴｄｏｆｆとすると、フォトカプラ１５３の平均オン期間Ｔｏｎ１（ＡＶＧ）は数式１によって表すことができる。
［数１］
Ｔｏｎ１（ＡＶＧ）＝（Ｔ１／２−Ｔｄｏｎ＋Ｔｄｏｆｆ）／Ｔ１
【００３９】
また、リレー制御信号の周期を周期Ｔ０と等しくした場合（図２（ｂ）の上段に示す上位信号Ｌ０をそのままリレー制御信号として出力した場合）、リレー制御信号のデューティを５０％としてオン期間＝オフ期間＝Ｔ０／２とすると、フォトカプラ１５３の平均オン期間Ｔｏｎ０（ＡＶＧ）は数式２によって表すことができる。
［数２］
Ｔｏｎ０（ＡＶＧ）＝（Ｔ０／２−Ｔｄｏｎ＋Ｔｄｏｆｆ）／Ｔ０
【００４０】
ここでＴ０＝Ｔ１／２とすると、Ｔｏｎ０（ＡＶＧ）は数式３によって表すことができる。
［数３］
Ｔｏｎ０（ＡＶＧ）＝（Ｔ０／２−Ｔｄｏｎ＋Ｔｄｏｆｆ）／Ｔ０＝（Ｔ１／４−Ｔｄｏｎ＋Ｔｄｏｆｆ）／（Ｔ１／２）＝｛Ｔ１／２−２×（Ｔｄｏｎ＋Ｔｄｏｆｆ）｝／Ｔ１
【００４１】
上記のように、リレー制御信号の周期を上位信号Ｌ０の周期Ｔ０と等しくした場合は、フォトカプラ１５３のオン・オフ遅れの影響は、リレー制御信号の周期をＴ１としたときの２倍になることがわかる。
一般的なフォトカプラはオン遅れよりオフ遅れの方が大きいため、リレー制御信号の周期が短いほどフォトカプラがオン状態となる期間が増加し、リレー出力電圧の平均値は増加し、結果的にリレーの発熱量も増加する。従って、本実施形態のようにＣＰＵ１５１の上位信号Ｌ０を選択すると共に、その周期Ｔ０の２倍以上の周期を持つリレー制御信号を生成してフォトカプラ１５３を駆動することにより、フォトカプラ１５３のオン・オフ遅れによる影響を小さくすることができる。これにより、ＣＰＵ１５１から指令されるリレー制御信号のデューティに比例したリレー出力電圧を得ることができ、リレーを高精度に駆動することが可能となる。
【産業上の利用可能性】
【００４２】
本発明は、インバータ装置の突入電流抑制回路用のリレーだけでなく、発熱の抑制やリレー接点の誤オフ防止が要請される各種用途のリレー駆動回路として利用可能である。
【符号の説明】
【００４３】
１１  交流電源
１２  コンバータ部
１３  突入電流抑制回路
１４  ＤＣ−ＤＣコンバータ
１５  リレー駆動回路
１６  平滑コンデンサ
１７  インバータ部
１８  モータ
２０  リレー
２１  リレーコイル
２２  リレー接点
２３  還流ダイオード
１５１  ＣＰＵ
１５１ａ  スイッチ手段
１５１ｂ  リレー制御信号生成手段
１５２，１５４，１５５，１５７，１６０，１６２  抵抗
１５３  フォトカプラ
１５３ａ  発光ダイオード
１５３ｂ  フォトトランジスタ
１５６，１５８，１５９  トランジスタ
１６１  ツェナダイオード
１６３  電圧安定化回路
【図１】
0005958739.tif 000002
【図２】
0005958739.tif 000003
【図３】
0005958739.tif 000004
【図４】
0005958739.tif 000005
【図５】
0005958739.tif 000006
【図６】
0005958739.tif 000007
【図７】
0005958739.tif 000008
【図８】
0005958739.tif 000009