(57)【特許請求の範囲】
【請求項１】
圧電超音波振動子装置の形成方法であって、前記方法が、
主基板上に配置される誘電体層上に第１の電極を堆積することと、
前記第１の電極に圧電材料を配置し、前記圧電材料上に第２の電極を堆積することであって、前記第１および第２の電極が、前記圧電材料と共に振動子装置を形成することと、
前記第１の電極の一部が、前記電極から横方向に外側へ延在するように、少なくとも前記圧電材料をパターニングすることと、
前記主基板および前記誘電体層をエッチングし、前記横方向に外側へ延在する前記第１の電極に延在する第１のビアを形成することと、
前記第１のビアを実質的に充填する第１の導電材料を堆積することであって、前記第１の導電材料が、前記横方向に外側へ延在する第１の電極の一部と導電係合を形成することと、
前記基板を貫通して延在する第２のビアを画定する前記主基板をエッチングすることであって、前記第２のビアが、前記第１のビアから横方向に離間されていることと
を含む、方法。
【請求項２】
第１の電極を堆積することが、前記誘電体層上の第１の電極を堆積することをさらに含み、前記誘電体層が、デバイス基板に配置され、前記デバイス基板が、前記主基板上にさらに配置されている、請求項１に記載の方法。
【請求項３】
前記第１のビアの幅に対する前記主基板の厚さのアスペクト比が、約１：１〜約２０：１となるように、前記第１のビアを形成する前記主基板をエッチングする前に、前記主基板の一部を除去することをさらに含む、請求項１に記載の方法。
【請求項４】
前記主基板の一部を除去することが、前記アスペクト比が約５：１〜約７：１となるように前記主基板の一部を除去することをさらに含む、請求項３に記載の方法。
【請求項５】
前記主基板の一部を除去することが、前記アスペクト比が約６：１となるように前記主基板の一部を除去することをさらに含む、請求項３に記載の方法。
【請求項６】
前記主基板上の絶縁材料を堆積することをさらに含み、前記絶縁材料が、前記第１の導電材料の堆積の前に、前記第１のビア内へ延在し、前記第１ビアを覆う、請求項１に記載の方法。
【請求項７】
前記第１のビアが、側壁および端壁によって画定され、前記方法が、前記側壁から前記絶縁材料を除去することなく、前記端壁から前記絶縁材料を実質的に除去するために、前記絶縁材料をエッチングすることをさらに含む、請求項６に記載の方法。
【請求項８】
前記主基板上の前記絶縁材料上の第２の導電材料を堆積することをさらに含み、前記第２の導電材料が、前記第１の導電材料と導電係合を形成する、請求項６に記載の方法。
【請求項９】
前記第２のビアを形成するために前記主基板をエッチングする前に、前記主基板上に配置される前記絶縁材料をエッチングすることをさらに含む、請求項６に記載の方法。
【請求項１０】
前記振動子装置を形成することが、前記第１の電極が信号電極として構成されるように、振動子装置を形成することをさらに含み、前記第２の電極が、接地電極として構成され、前記第１および第２の電極が、それぞれ、電気的に導電した材料を含む、請求項１に記載の方法。
【請求項１１】
導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの１つと、前記第１の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項１に記載の方法。
【請求項１２】
導電はんだ要素、導電スタッド要素およびその間の導電接触材料のうちの１つと、前記第２の導電材料および外部デバイス間に導電係合をさらに含む、請求項８に記載の方法。
【請求項１３】
第２のビアを画定する前記主基板をエッチングすることが、前記圧電素子に向かって前記基板を貫通して延在する第２のビアを画定する前記主基板をエッチングすることをさらに含む、請求項１に記載の方法。
【請求項１４】
圧電超音波振動子装置の形成方法であって、前記方法が、
主基板上に誘電体層を堆積することと、
前記主基板および前記誘電体層を介して延在する第１のビアを形成する前記主基板および前記誘電体層をエッチングすることと、
前記第１の電極が、前記導電材料と導電係合を形成するように、前記主基板上に配置される前記誘電体層上に第１の電極を堆積することと、
前記第１の電極上の圧電材料を堆積することと、前記圧電材料上の第２の電極を堆積することであって、前記第１および第２の電極が、前記圧電材料と共に振動子装置を形成することと、
前記第１の電極の一部が、前記電極から横方向に外側へ延在するように少なくとも前記圧電材料をパターニングすることであって、前記横方向に外側へ延在する前記第１の電極の一部が、前記第１の導電材料と導電係合を形成することと、
前記基板を貫通して延在する第２のビアを画定する前記主基板をエッチングすることであって、前記第２のビアが、前記第１のビアから横方向に離間されていることと
を含む、方法。
【請求項１５】
誘電体層を堆積することが、デバイス基板上に誘電体層を堆積することをさらに含み、前記主基板のエッチングが、前記主基板、前記デバイス基板および前記誘電体層のエッチングをさらに含み、これらを貫通して延在する第１のビアを形成するように、前記デバイス基板が前記主基板上にさらに配置される、請求項１４に記載の方法。
【請求項１６】
前記第１のビアが側壁によって画定され、前記第１の導電材料の堆積前に、前記第１のビアの前記側壁を覆うために、前記方法が絶縁材料を堆積することをさらに含む、請求項１４に記載の方法。
【請求項１７】
絶縁材料を堆積することが、前記主基板を実質的に被覆するために絶縁材料を堆積することをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記第１のビアの幅に対する前記主基板の厚さのアスペクト比が、約１：１〜約２０：１となるように、前記主基板の一部を除去することをさらに含む、請求項１４に記載の方法。
【請求項１９】
前記主基板の一部を除去することが、前記アスペクト比が、約５：１〜約７；１となるように前記主基板の一部を除去することをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記主基板の一部を除去することが、前記アスペクト比が約６：１となるように前記主基板の一部を除去することをさらに含む、請求項１８に記載の方法。
【請求項２１】
前記主基板上の前記絶縁材料上の第２の導電材料を堆積することをさらに含み、前記第２の導電材料が、前記第１の導電材料と導電係合を形成する、請求項１７に記載の方法。
【請求項２２】
前記第２のビアを形成するために前記主基板をエッチングする前に、前記主基板上に配置された前記絶縁材料をエッチングすることをさらに含む、請求項１７に記載の方法。
【請求項２３】
振動子装置を形成することが、前記第１の電極が信号電極として構成されるように振動子装置を形成することをさらに含み、前記第２の電極が、接地電極として構成され、前記第１および第２の電極が、それぞれ導電材料を含む、請求項１４に記載の方法。
【請求項２４】
導電はんだ要素、導電スタッド要素および導電接触材料のうちの１つと、前記第１の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項１４に記載の方法。
【請求項２５】
導電はんだ要素、導電スタッド要素および導電接触材料のうちの１つと、前記第２の導電材料および外部デバイス間に導電係合を形成することをさらに含む、請求項２１に記載の方法。
【請求項２６】
第２のビアを画定するために前記主基板をエッチングすることが、前記主基板を介して、前記圧電材料へ向かって延在する第２のビアを画定する前記主基板をエッチングすることをさらに含む、請求項１４に記載の方法。
【請求項２７】
圧電超音波振動子装置であって、
誘電体層上に配置された振動子装置であって、前記振動子装置が、前記誘電体層上に配置される第１の電極および前記第１の電極と第２の電極との間に配置される圧電材料を含み、前記第１の電極が、少なくとも前記圧電材料から横方向に外側へ延在する電極の一部を有するように構成される振動子装置と、
主基板であって、前記基板上に配置される前記誘電体層を有する主基板であり、前記主基板が、横方向に外側へ延在する前記第１の電極の一部へ延在する第１のビアを画定する前記誘電体層と共に、前記主基板が、前記基板を貫通して延在する第２のビアをさらに画定し、前記第２のビアが、前記第１のビアから横方向に離間されている、主基板と、
前記第１のビアを実質的に充填し、前記横方向に外側へ延在する第１の電極の一部と導電係合を有するよう構成される第１の導電材料と、
前記誘電体層および前記主基板の間に配置されたデバイス基板であり、前記デバイス基板が、前記主基板および前記誘電体層と共に、前記第１のビアを画定する、デバイス基板と
を含む、圧電超音波振動子装置。
【請求項２８】
前記主基板が、シリコン基板を含む、請求項２７に記載の装置。
【請求項２９】
前記主基板および前記デバイス基板が共に、シリコン・オン・インシュレータ基板を画定するよう構成される、請求項２７に記載の装置。
【請求項３０】
前記主基板が、約１：１〜約２０：１の間の前記第１のビアの幅に対する前記主基板の厚さのアスペクト比を有する、請求項２７に記載の装置。
【請求項３１】
主基板が、前記アスペクト比が、約５：１〜約７：１となるように構成される、請求項３０に記載の装置。
【請求項３２】
前記主基板が、前記アスペクト比が約６：１となるように構成される、請求項３０に記載の装置。
【請求項３３】
前記主基板上に堆積する絶縁材料をさらに含み、前記絶縁材料が、前記第１のビアに延在してこれを覆い、ならびに第１の導電材料を実質的に露出させる、請求項２７に記載の装置。
【請求項３４】
前記絶縁材料が、第１のビア内の前記主基板および前記第１の導電材料の間にさらに配置されている、請求項３３に記載の装置。
【請求項３５】
前記主基板上の前記絶縁材料上に堆積する第２の導電材料をさらに含み、前記第２の導電材料が、前記第１の導電材料と導電係合を形成する、請求項３３に記載の装置。
【請求項３６】
前記第１の電極が、信号電極として構成され、前記第２の電極が、接地電極として構成され、前記第１および第２の電極が、それぞれ電気的な導電材料を含む、請求項２７に記載の装置。
【請求項３７】
導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの１つを介した前記第１の導電材料と導電係合した外部デバイスをさらに含む、請求項２７に記載の装置。
【請求項３８】
導電はんだ要素、導電スタッド要素、およびその間の導電接触材料のうちの１つを介した前記第２の導電材料と導電係合した外部デバイスをさらに含む、請求項３５に記載の装置。
【請求項３９】
前記第２のビアが、前記圧電素子に向かって前記基板を貫通して延在するよう構成される、請求項２７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する分野
本発明の態様は、超音波振動子に関し、より詳細には、空気に支持されたキャビティを画定する圧電微小加工超音波振動子の形成方法、および関連する装置に関する。
【０００２】
先行技術の記載
一部の微小加工超音波振動子（ＭＵＴ）は、たとえば、本特許の開示の譲受人でもあるリサーチ・トライアングル・インスティチュートに譲渡された米国特許第７，４４９，８２１号に開示されている圧電微小加工超音波振動子（ｐＭＵＴ）等として構成されてもよく、同文献は、参照により本明細書にその全体が組み込まれていてもよい。
【０００３】
米国特許第７，４４９，８２１号に開示された、空気に支持されたキャビティを画定するようなｐＭＵＴなどのｐＭＵＴ装置の形成は、この振動子装置の第１の電極（すなわち、下部電極）およびコンフォーマルな金属層の間の電気的導電接続の形成を含んでもよく、この第１の電極は、ｐＭＵＴ装置の空気に支持されたキャビティと反対の基板の正面上に配置されており、このコンフォーマルな金属層は、その後の連結性を提供するために空気に支持されたキャビティに設けられ、たとえば、集積回路（ＩＣ）または可撓ケーブルに適用される。この点については、いくつかの先行文献の方法で、たとえば、第１の／下部電極と直接接触するｐＭＵＴの空気に支持されたキャビティにおけるコンフォーマルな金属層の堆積を含む（たとえば、米国特許第７，４４９，８２１号の図７Ａを参照）。別の例では、第１の／下部電極を露出させるために形成された誘電体薄膜を介してこのコンフォーマルな金属層が堆積する（たとえば、米国特許第７，４４９，８２１号の図７Ｂ参照）。さらなる別の例では、シリコン・オン・インシュレータ（ＳＯＩ）を含み、このコンフォーマルな金属層は、直接隣接する振動子装置に延在するビア内に堆積される。（米国特許第７，４４９，８２１号の図１４および図１５参照）。しかしながら、このような手法は、寸法のより小さな高周波数振動子アレイに制限となることもある。
【０００４】
高周波数振動子は、高解像度の超音波撮像、たとえば、２０ＭＨｚ〜５０ＭＨｚの範囲内の周波数の振動子を作用させることによる約１００μｍの解像度の撮像に使用されることがある。標準的な撮像の周波数で作用する振動子は、たとえば１０ＭＨｚ未満であり、概して１ｍｍ以上の解像度を有する。このｐＭＵＴ振動子の作用周波数は、トランスデューサ要素の幅に反比例してもよい。このように、比較的小さなｐＭＵＴ振動子は、一般的により高い周波数で動作することができ、したがって、比較的よりよい解像度を提供してもよい。さらに、たとえば操縦可能位相段列レーダーでは、トランスデューサ信号から生じる結果として得られるグレーティングローブアーティファクトを防ぐためにこのトランスデューサ要素の度合が１つの波長よりも短くなくてはならない。
【０００５】
一般的に、体組織内の超音波の波長は、約２０ＭＨｚの周波数で約７５μｍ、約５０ＭＨｚの周波数で約３０μｍである。したがって、振動子装置の中には、約２０ＭＨｚの動作で約４０μｍのオーダー、または約４０〜５０ＭＨｚの超音波周波数の動作で約２０μｍのオーダーの横方向寸法（すなわち、幅）を有するトランスデューサ要素を含む振動子装置が望ましい場合がある。このような例では、しかしながら、開示された先行技術構成要素は、基板の厚さ（すなわち約４００μｍ）および基板を介してトランスデューサ要素へ延在するビアの幅の間のアスペクト比が約１０：１〜約２０：１という結果となる場合がある。このような構成要素は、トランスデューサ要素（すなわち、ｐＭＵＴの空気に支持されたキャビティ）に即したウェハ相互接続を介して形成されることは望ましいものではない。
【０００６】
先行技術の方法の別の態様の一部では、第１の電極およびコンフォーマルな金属層の間の電気的導電接続を形成する素子が、ｐＭＵＴ装置の側辺の１つに関して形成されてもよい（たとえば、米国特許第７，４４９，８２１号の図１５参照）。このような例では、ｐＭＵＴ装置を動作させる機械的屈曲が、電気的導電接続構成部分およびｐＭＵＴ装置の空気に支持されたキャビティ内のコンフォーマル導電層（他方では、本明細書では「第２のビア」を意味する）の間の係合の疲労が、たとえば、第２のビアの側壁／端壁の端の応力集中により、始まりまたは進むことがある。このような疲労は、金属層のクラッキングまたは剥離および導電係合の不良という結果を招く可能性があり、したがって、ｐＭＵＴ装置の第１の／下部電極およびＩＣ、可撓ケーブル、または可撓ケーブルと係合された再分布基板の間の開回路の条件を作り、または反対にｐＭＵＴ装置により生じた音響信号に影響を与えることもある。
【０００７】
さらに、電気的接続を提供するｐＭＵＴ装置の膜の側辺のあたりに配置される異なる材料（すなわち金属）を有することは、膜の撓曲の境界条件を変化させることができ、したがって、ｐＭＵＴ装置の周波数および／または振動モード（すなわち、基本または調和モード）に影響を与えることができる。このような構成要素は、特に、高周波の動作に要求されるより小さな膜に悪影響を与えることがある。コンフォーマルな金属層、たとえば、約２０μｍの幅および約８μｍの厚さの膜に対して約２μｍのコンフォーマルな金属層を適用することが、有効遊離膜幅を約２０％低減し、かつ、膜の厚さを約２５％増加させてもよい。このような構成要素は、結果として、共鳴周波数を増加させることがあるが、同様に、低減した自由幅および増加した厚さにより振動膜の剛性が増加することにより、音響出力が不必要に低減されることがある。
【０００８】
したがって、超音波振動子技術、特に空気に支持されたキャビティを有する圧電微小加工超音波振動子（ｐＭＵＴ）に関して、たとえば、集積回路（ＩＣ）または可撓ケーブルに対して、その後の接続を提供するために、振動子装置の第１の電極（すなわち下部電極）および第１の電極の基板の裏面から延在する導電膜の間に電気的導電接続の形成方法を改良する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のニーズおよび他のニーズについては、本発明の開示された態様により解決されるものであり、このような態様の１つは、圧電超音波振動子装置の形成方法に関連する。このような方法は、ある主基板上に配置された誘電体層上の第１の電極を堆積させることを含む。振動子装置を形成するために、圧電材料は第１の電極上に堆積され、第２の電極は圧電材料上に堆積される。少なくともこの圧電材料は、第１の電極の一部が、この電極から横方向に外側へ延在するようにパターニングされる。この主基板はおよび誘電体層は、横方向に外側へ延在する第１の電極の一部へ延在する第１のビアを形成するためにエッチングされる。第１の導電材料は、この第１のビアを実質的に充填し、この第１の導電材料が、横方向に外側へ延在する第１の電極の一部と導電係合を形成する。この主基板は、基板を貫通して延在し、ｐＭＵＴ装置の空気に支持されたキャビティを形成する第２のビアを画定するようにエッチングされる。この第２のビアは、第１のビアから横方向に離れた空間にある。したがって、電圧が第１および第２の電極を介してこの圧電材料に適用される場合、または、反響音がｐＭＵＴ膜に受け取られ、または他方でｐＭＵＴ上に作用する場合、圧電素子に関連したｐＭＵＴ装置の空気に支持されたキャビティがｐＭＵＴ膜の可撓および／または振動を容易にする。したがって、このような構成要素は、ｐＭＵＴ装置による音響信号の伝達および反応を容易にする。
【００１０】
本開示の別の態様は、圧電超音波振動子装置の形成方法を提供する。このような方法は、主基板上の誘電体層を堆積し、続いて、この主基板および誘電体層をエッチングし、これら基板および誘電体層を貫通して延在する第１のビアを形成することを含む。第１の導電材料は、第１のビアを実質的に充填させるために堆積される。第１の電極が第１の導電材料と導電係合を形成するように、第１の電極は、主基板上に配置される誘電体層上に配置される。圧電材料は、第１の電極上に堆積され、第２の電極は、圧電材料上に堆積される。この第１および第２の電極は、圧電材料と共に、振動子装置を形成する。第１の電極の一部が電極から横方向に外側へ延在するように少なくとも圧電材料がパターニングされる。この横方向に外側へ延在する第１の電極の一部は、第１の導電材料と導電係合を形成する。この主基板は、その後、基板から延在する第２のビアを画定するためにエッチングされ、この第２のビアは、第２のビアから横方向に離間されている。
【００１１】
さらなる本開示の別の態様は、圧電超音波振動子装置を提供し、誘電体層上に配置される振動子装置を含む圧電超音波振動子装置を提供する。この振動子装置は、誘電体層上に配置される第１の電極ならびに第１の電極および第２の電極の間に配置される圧電材料を含む。この第１の電極は、少なくとも圧電材料から横方向に外側へ延在する一部を有するように構成される。主基板は、この上に配置される誘電体層を有し、誘電体層と共に横方向に外側へ延在する第１の電極の一部へ延在する第１のビアを画定する。この主基板は、基板を貫通して延在する第２のビアをさらに画定し、この第２のビアが、実質的に第１のビアを充填し、横方向に外側へ延在する第１の電極と導電係合を形成するよう構成される。
【００１２】
従って、本開示は上記のニーズに対処し、詳細に記載のように他の利点を提供する。
【００１３】
本開示を係る如く一般的な文言で開示し、添付の図面を参照し、これらの図面は必ずしも実寸どおりに図示されていない。
【図面の簡単な説明】
【００１４】
【図１Ａ】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図１Ｂ】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図２】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図３】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図４】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図５】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図６Ａ】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図６Ｂ】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図７】本開示の一態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図８】本開示の一態様に係る、圧電微小加工超音波振動子装置を形成する部分的な概略平面図である。
【図９Ａ】本開示の別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図９Ｂ】本開示の別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図９Ｃ】本開示の別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図１０Ａ】本開示の更に別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図１０Ｂ】本開示の更に別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【図１０Ｃ】本開示の更に別の態様に係る、圧電微小加工超音波振動子装置の形成方法を概略的に示す。
【発明を実施するための形態】
【００１５】
この添付した図面を参照して、本発明の開示を以下により完全に記述するが、本開示のすべての態様が示されるわけではない。したがって、本開示は、多くの異なる形態で使用されてもよく、本明細書に述べられた態様を限定して解釈するべきものではなく、さらに、本開示が法的必要条件を適切に満たすことを目的としてこれらの態様が提供される。同一の符号は全体にわたり、同じ要素を指す。
【００１６】
本開示の態様は、一般的に、基板を貫通して、基板によって支持される振動子装置に導電材料を形成し、基板上の反対の表面上に形成される振動子装置の第１の／下部電極と電気的に導電接触する方法を目的とする。さらに詳細には、この第１の／下部電極層と導電係合を有して形成される導電材料が、振動子に関して横方向に変位させるため、この第１の／下部電極層が、振動子装置の横方向に外側へ延在するよう構成される。このように、振動子装置の空気に支持されたキャビティからの導電係合の横方向の変位は、導電材料がより望ましいアスペクト比を形成することを可能にし、第１の／下部電極および基板の裏面の間に改良された導電係合を提供してもよく、また、振動子装置の機械的充填および共鳴周波数減衰を提供してもよい。
【００１７】
本開示の一態様に係る、１つ以上の例示的ｐＭＵＴ装置の特定の層を製造する方法を提供する。複数のｐＭＵＴ装置１５０（すなわちｐＭＵＴ「ウェハ」）の例の１つが、図１Ａに示される。このような方法は、最初に、基板上に形成されるシリコン・オン・インシュレータ（ＳＯＩ）デバイス基板１５２を有する主基板１５１をまず第１に含んでもよく、このデバイス基板１５２は、埋込酸化物層１５３を含む（図２）。（不図示の）他の例では、このデバイス基板１５２は、シリコンを含んでもよい。実施される場合、ＳＯＩ基板は、たとえば、ｐＭＵＴ装置の共鳴周波数を制御できる機械的要素として機能するよう構成されるデバイス（すなわちシリコン）層を提供してもよい。このＳＯＩ基板は、同様に、埋込酸化物層を提供するよう構成されてもよく、このことは、主要（処理）基板をエッチングし、ｐＭＵＴ膜を形成する場合に、エッチング停止部として実施されてもよい。このデバイス層は、望ましい共鳴周波数および音響出力を生成するための適切な膜の剛性を提供するために適した厚さを有するよう構成されてもよい。たとえば、約７０μｍ〜約１００μｍの間の幅を有するｐＭＵＴ膜は、約５μｍ〜約１０μｍの厚さを有するデバイス層を有し、約７ＭＨｚ〜約１２ＭＨｚの周波数で最適に動作する。一般的に、約１５μｍまでデバイス層の厚さが増加することが、ｐＭＵＴ膜の剛性およびダンピングを増加させ、このことにより、音響出力を低減させる。別の態様では、単一のシリコンウェハは、主基板上に形成されるｐＭＵＴ装置を備えた主基板として使用することができる。このような例では、ドープ処置されたシリコンは、バルクシリコンよりも比較的ゆっくりとエッチングされてもよいため、このデバイス層およびエッチング停止部は、適切な厚さが得られるまでシリコン基板に多量にドープすることにより形成される。したがって、このドープされたシリコンは、望ましい共鳴周波数を生じる機械的層の提供を容易にするエッチング停止部として機能する。
【００１８】
いくつかの例では、たとえば熱ＳｉＯ２（熱酸化）誘電体層１５４などの誘電材料は、デバイス基板１５２上に堆積されてもよい。たとえばＴｉ／Ｐｔ材料、を含む（他方で、本明細書中にて「底部」電極を意味する）第１の電極層１５６は、この誘電体層１５４上に堆積してもよく、続いて、この第１の誘電体層１５６は、振動子装置のフットプリントを形成するよう構成される。たとえば、圧電（ＰＺＴ）薄膜などの圧電材料層１５８は、第１の電極層１５６上に実質的に堆積される。本開示の態様にしたがって、この圧電材料層１５８は堆積され、または堆積後にパターニングされ、または他方では、第１の電極層１５６の一部が横方向に外側へ、または各振動子装置の圧電材料層１５８より上に延在するように構成される。いくつかの例では、この横方向に外側へ延在する第１の電極層１５６の一部は、たとえば図８に示される隣接する振動子装置１６３の間の割れ目に対するこの振動子装置の圧電材料層１５８とのインターフェースから延在する。このことは、１つの例では、第１の電極層１５６の一部が、電極層から振動子装置の定期的に区切られるアレイに関する４つの隣接する振動子装置の割れ目へ、横方向に外側へ延在するように圧電材料層１５８が堆積されまたはパターニングされてもよい。他の例では、変則的なアレイの空間または（たとえば垂直ピッチと水平ピッチとは異なる）素子ピッチの変化を備えたアレイは、横方向に外側へ延在する第１の電極１５６の一部の配置に適した空間を提供しなくてもよい。このような例では、この横方向に外側へ延在する第１の電極１５６の一部が、（たとえば図１Ａ、図１Ｂおよび図２に示される振動子装置１６３のように）隣接する対の振動子装置１６３の間にて、横方向へまたは垂直方向のどちらかにて配置され、または空間が変則的にパターニングされた振動子装置のアレイを許容する他の配置にて配置されてもよい。
【００１９】
たとえば、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、またはパリレン材料などの層間絶縁膜１６０は、振動子装置１６３を分離し、横方向に外側へ延在する第１の電極層１５６の一部を覆うために堆積および加工される。この層間絶縁膜１６０がパターニングされ、たとえば、フォトリソグラフィおよび／またはエッチングにより、圧電層１５８の表面を露出させる。たとえば、第２の電極１６２は、圧電層１５８の露出された表面と電気的係合／接触するように、Ｔｉ／Ａｕ材料を含む（他方では、本明細書において「上部」電極を意味する）第２の電極層１６２は、第２の電極１６２が、露出された圧電層の表面電気的係合／接続するように、圧電材料層１５８および層間絶縁膜１６０上に堆積される。この第１の電極層１５６、圧電材料層１５８、および第２の電極層１６２は、共に、たとえば、圧電超音波振動子などの振動子装置１６３（たとえば、図１および図２参照）を形成する。いくつかの態様において、第２の電極層１６２は、接地電極を含んでもよく、対して第１の電極層１５６は、振動子装置１６３の信号電極を含んでもよい。振動子装置のアレイのため、第１の電極層１５６内に形成されるこの信号電極は、個々のアレイ素子用の信号電極が、お互いに電気的に絶縁されるように離隔される。しかしながら、このアレイにおける２つ以上の振動子装置が、第２の電極層１６２内に形成される共通の接地電極を共通して使用してもよい。
【００２０】
圧電材料層１５８において実行することのできる圧電材料は、たとえば、ＺｎＯ、ＡｌＮ、ＬｉＮｂＯ４、アンチモン酸鉛・すず酸塩、タンタル酸マグネシウム鉛、タンタル酸ニッケル鉛、チタン酸塩、タングステン酸塩、ジルコン酸塩、鉛、バリウム、ビスマスまたはストロンチウムのニオブ酸塩を含み、ジルコニウム酸チタン酸鉛（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３（ＰＺＴ）、ランタンジルコニウム酸チタン酸鉛（ＰＬＺＴ）、鉛ニオブ・ジルコン酸塩チタン酸塩、（ＰＮＺＴ）、ＢａＴｉＯ３、ＳｒＴｉＯ３、鉛マグネシウム・ニオブ酸塩、鉛ニッケル・ニオブ酸塩鉛マンガン・ニオブ酸塩、鉛亜鉛ニオブ酸塩、チタン酸鉛を含むセラミクスを含む。上記の無機性の酸化型圧電材料により、この材料を結晶化するために高温度のアニールが完了されなければならない。たとえば、ＰＺＴでは、７００℃のアニールを使用し、相対的に良質な圧電性の特性を得るためにＰＺＴ材料の層のペロブスカイト（圧電）層を形成しなければならない。同様に、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリフッ化ビニリデン−トリフルオロエチレン（ＰＶＤＦ−ＴｒＦＥ）またはポリフッ化ビニリデン−四フッ化エチレン（ＰＶＤＦ−ＴＦＥ）を含む圧電性ポリマー材料などの他のより低い温度でアニールすることのできる材料を使用することができ、これらは、高温度のアニールを必要とするものではなく、または他方では、中程度のアニール（＜３００℃）のみを必要としてもよい。
【００２１】
代替的な態様が図１Ｂに示される。このような態様では、第２の電極層１６２が、各振動子装置１６３のそれぞれの信号電極を形成するよう構成されてもよい。より詳細には、たとえば、フォトリソグラフィを使用しておよび／または層間絶縁膜１６０をエッチングすることによる第２の電極層１６２の堆積の前に、開口部１６１が層間絶縁膜１６０内に形成されてもよい。いくつかの例では、この開口部１６１は、層間絶縁膜より上に十分なステップの被覆を備えた第２の電極層１６２の堆積を容易にするために、勾配のある側壁を有してもよい。いくつかの態様では、第２の電極層１６２は、信号電極を含んでもよいが、第１の電極層１５６は、振動子装置１６３の接地電極を含んでもよい。振動子装置のアレイのため、第２の電極層１６２内に形成されるこの信号電極は、アレイ中の個々の振動子装置１６３用の信号電極が、お互いに電気的に絶縁するように離隔される。しかしながら、振動子装置１６３は、第１の電極層１５６内に形成される共通の接地電極を分担してもよい。第１の（接地）電極は、誘電体層１５４を覆う連続層であってもよいが、第１の（接地）電極および第２の（信号）電極が、同様に、お互いに電気的に絶縁するように、層間絶縁膜１６０内の開口部１６１に対応する開口部を有している。
【００２２】
図２に示されるように、基板の裏面を処理するため、キャリア基板１６４は、たとえば、後半の処理で除去することのできるエポキシ、接着テープまたは他の接着剤１６６を使用するｐＭＵＴウェハ１５０の頂面（すなわち、第２の電極層１６２）に接着されてもよい。図３に示されるように、さらに本明細書に開示される態様の開示による振動子装置１６３の望ましい性能のための望ましい寸法（すなわち厚さ）を得るために、たとえば、裏面研削または化学的機械的研磨（ＣＭＰ）により、主基板１５１を薄くしてもよい。主基板１５１の部分的な除去が、様々な方法で達成することができることを当業者が認識する。特に、総合的なスタックの厚さを増加してもよいＩＣおよび／またはインターポーザなどの他の装置に積み重ねられまたは係合される場合に、ｐＭＵＴ装置が相対的小さな直径のカテーテル内により容易に適合するように、主基板１５１の薄型化がｐＭＵＴ装置の全体の厚さを低減することにより利点を提供する。
【００２３】
図４に示されるように、第１のビア１７０は、たとえば、（実質的に垂直側壁用の）ディープ反応性イオンエッチング（ＤＲＩＥ）工程を使用するエッチングにより、主基板１５１の残りの部分中に形成されてもよい。いくつかの例では、横方向に伸びるビアの直径を最小化し、１つの波長未満の素子ピッチを維持するために、エッチプロファイルが実質的に垂直な側壁を含むことが好ましい。１つの態様では、振動子装置１６３の横方向に外側へ延在する第１の／下部電極層１５６の一部を露出させるデバイス基板１５２および誘電体（熱的酸化）層１５４を介して延在するために、第１のビア１７０は、残りの主基板１５１内に形成されてもよい。この方法では、第１のビア１７０は、隣接するｐＭＵＴ装置１６３の間の中間部に形成されてもよい。１つの特定の態様により、第１のビア１７０の形成に先立ち、前の主基板の薄型化は、主基板１５１の厚さおよび第１のビア１７０の幅との間の特定のアスペクト比を提供するように調節されてもよい。このアスペクト比は、インシュレータ（または絶縁材料）の堆積およびエッチングと同様に、その後のコンフォーマル金属または導電材料層で最適化され、特定の堆積のコンフォーマル性を容易にし、側壁に堆積するコンフォーマルの絶縁材料に実質的に影響のない、ビアの端壁（すなわち底面）からのインシュレータ（または絶縁材料）の除去をも容易にしてもよい。したがって、このような特徴は、コンフォーマル金属または導電材料層および第１の電極層１５６の間の導電係合を容易にし、主基板および／またはデバイス層または実施的に堆積されたコンフォーマル金属または導電材料層からの基板を電気的に絶縁するために、ビアの側壁上に堆積するインシュレータ／絶縁材料を実質的に防止する。
【００２４】
一例では、堆積およびエッチング技術は、主基板１５１の厚さおよび第１のビア１７０の幅の間のアスペクト比が、約１：１〜約２０：１の範囲にあるように構成されてもよく、インシュレータ／絶縁材料層、コンフォーマル金属／導電材料層および第１の（底部）電極層１５６の間の導電係合、および／または（ビアの端壁からのインシュレータ／絶縁材料層の除去を容易にし、）ビアの側壁上のコンフォーマルインシュレータ／絶縁材料の実質的な維持と同様に、このような範囲がコンフォーマル金属または導電材料層のコンフォーマル性を容易にしてもよい。１つの態様において、このアスペクト比は、約５：１〜約７：１となることが好ましい。１つの例示的な態様では、第１のビア１７０の幅に対する主基板１５１の厚さのアスペクト比が約６：１であってもよい。たとえば、約２０ＭＨｚの動作のために構成されたｐＭＵＴ装置の例では、第１のビア１７０は、約１２μｍの側部の寸法（すなわち幅）を有しても良く、約８０μｍの深さ（すなわち厚さ）を有する主基板であることが望ましい。このような例では、第１のビア１７０を介した第１の／下部電極１５６との導電係合が、第１のビア１７０が金属などの導電材料にて充電される場合、約５０ミリオームのオーダーのオーム抵抗を有してもよい。別の例では、約４０ＭＭＨｚの動作にて構成されたｐＭＵＴ装置の例にて、第１のビア１７０が、約６μｍの側部の寸法（すなわち幅）を有してもよく、約４０μｍの深さ（すなわち厚さ）を有する主基板１５１であることが望ましい。このような例では、第１のビア１７０を介した第１の／下部電極１５６との導電係合が、第１のビア１７０が金属などの導電材料によって充填されている場合、約１００ミリオームのオーダーのオーム抵抗を有していてもよい。薄型化した主基板１５１を含む構成要素において、薄型化の構成要素に続く特定の工程ステップが、ｐＭＵＴ装置のウェハ１５０の係合された頂面に維持されているキャリア基板１６４によって達成されてもよい。
【００２５】
第１のビア１７０が形成されると、第１のビアを基板内に形成した第１のビアを含む主基板１５１が、堆積した（不図示）コンフォーマルな絶縁材料を有することができ、いくつかの例では、誘電体層１５４に対して第１のビア１７０内へ延在するコンフォーマルな絶縁材料を有することができる。このコンフォーマル誘電体材料は、たとえば、パリレンまたはＴＥＯＳＳｉＯ２などの絶縁ポリマーまたは酸化シリコン層を含み、第１のビア１７０を画定する主基板１５１を電気的に絶縁してもよい。このことは、主基板１５１が、第１のビア１７０の「側壁」を覆うために、主基板１５１の露出された面に関して第１のビア１７０内へ延在するコンフォーマルな絶縁材料を基板上に堆積してもよい。第１のビア１７０内に堆積され、基板の側壁が覆われる場合、このコンフォーマルな絶縁材料は、同様に、誘電体（熱的酸化）層１５４およびデバイス基板１５２と係合してもよく、同様に、第１のビアを画定する。
【００２６】
図５に示されるように、この第１のビアは、たとえば、スパッタリング、化学蒸着、および／またはめっき工程におけるＣｕなどの（すなわち、ある金属または他の導電材料の層の堆積による）第１の導電材料１７２を充填することができる。この第１の導電材料１７２は、実質的に第１のビア１７０を充填し、横方向に外側へ延在する第１の／下部電極層１５６の一部との導電係合を形成するよう構成される。他の態様では、第１のビア１７０を実質的に充填することなく、この導電材料１７２が、第１のビア１７０の側壁上にのみ堆積するように構成されてもよい。当然、導電係合を形成するために、コンフォーマルな絶縁材料が第１のビア１７０内の第１の／下部電極層１５６上に堆積されないこと、または第１のビア１７０内の第１の／下部電極層１５６上に堆積したコンフォーマルな絶縁層が、第１の導電税量１７２の堆積に先立ち除去されることを当業者が認識する。したがって、この第１の導電材料１７２は、誘電体（熱的酸化）層１５４、デバイス基板１５２、および残存する主基板１５１を介して、第１の／下部電極層１５６から基板の裏面へ延在する電気的に導電性の素子を提供してもよい。
【００２７】
たとえば、Ｔｉ／Ｃｕなどの金属を含む（不図示）第２の導電材料は、たとえばスパッタリングまたはイオンミリングプロセスを使用して、パターニングされ、または主基板の裏面上に形成される。このことに関しては、第２の導電材料は、第１のビア１７０からの残存する主基板１５１を介して延在する露出された第１の導電材料１７２の一部との直接的な導電係合を形成するよう構成されてもよい。
【００２８】
図６Ａに示されるように、第２のビア１８４は、たとえば適切なエッチング工程（すなわち、ＤＲＩＥ）を使用して基板の裏面から主基板１５１の中に形成されてもよい。この第２のビア１８４は、主基板１５１（およびこの基板の裏面上に配置されたコンフォーマルな絶縁材料のいずれかの部分）を介して延在するために形成され、露出された埋込酸化物層１５３を有するデバイス基板１５２の埋込酸化物層１５３を露出させ、それにより、第２のビア１８４の端壁を形成してもよい。第２のビア１８４は、第１のビア１７０から横方向に離れていてもよい。一例では、各第２のビア１８４は、振動子装置１６３／圧電材料層１５８に向かって、横方向に外側へ延在する第１の／下部電極層１５６に向かうことなく延在してもよく、このことは、第２のビア１８４が、対応する第１のビア１７０から横方向に離れているという結果となる。第２の（共通の接地）電極層を裏面に接続するために、上記に記述した層間絶縁膜１６０内に形成され、開口部中に堆積される第２の電極層１６２を有する開口部１６１は、第２の電極層１６２に対する接触領域を提供してもよい。より詳細には、開口部１６１と合わせて追加的な第１のビア１７４を、開口部１６１に対応させるためにパターニングしてもよく、これにより、追加的な第１のビア１７４の中に堆積される第１の導電材料１７２が、第２の（共通の接地）電極層１６２と導電係合を形成するよう構成されていてもよい。
【００２９】
たとえば、以前に開示されているように、ｐＭＵＴ装置１５０が形成されると、たとえば、適切な接着配置４００を使用して図６に示されるようなｐＭＵＴ装置１５０が、たとえば、集積回路（たとえば、増幅器またはマルチプレクサーなどの制御ＩＣ）、インターポーザ（たとえば、シリコンまたは可撓ケーブル）または再分布要素（図７参照）などの外部デバイスと動作可能に係合されてもよい。いくつかの例では、導電はんだ要素（たとえば、ソルダーバンプ）、導電スタッド要素、導電接着材料、または他の適切な電気的な導電接続供給物（不図示）は、特定のｐＭＵＴ装置の第１の電極層１５６から延在する第１の導電材料１７２および可撓ケーブル、再分布要素、または他の外部デバイス２００の導電要素の間の導電係合を提供するために実行されてもよい。このことに関しては、たとえば、（本開示の出願人でもある）リサーチ・トライアングル・インスティチュートに譲渡された米国特許出願第６１／３２９，２５８号（“Ｍｅｔｈｏｄｓ  ｆｏｒ  Ｆｏｒｍｉｎｇ  ａ  Ｃｏｎｎｅｃｔｉｏｎ  ｗｉｔｈ  ａ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒ，  ａｎｄ  Ａｓｓｏｃｉａｔｅｄ  Ａｐｐａｒａｔｕｓｅｓ”）に記述される方法および構成要素により、導電係合が第１の導電材料１７２および外部デバイスの間に形成されてもよく、同文献は参照によりその全体が本明細書に組み込まれる
【００３０】
このキャリア基板１６４は、第２の電極層１６２を露出させるために剥脱または除去されてもよい。いくつかの例では、たとえば、パリレンまたは他の適切なポリマーなどのポリマー材料を含むコンフォーマルな層（不図示）が、たとえば、装置の保護および防水層といった機能を提供するために、第２の電極層１６２上に堆積してもよい。
【００３１】
このような本開示の態様は、したがって、第１の導電材料１７２および横方向に外側へ延在する第１の／下部電極層１５６の一部を介して、主基板１５１および第１の／下部電極層１２６の間の導電係合を提供してもよい。このことは、本開示の一態様は、ビアを介して延在する電気的に導電した（すなわち、金属）「プラグ」の形成を含む方法を目的とし、第１の／下部電極層およびビアを介して延在するプラグの間に直接的な導電係合を提供することを目的とする。第１の／下部電極層およびプラグの間の直接の接触などの、金属間の直接的な接触は、ドープ処理したシリコン層と比較して抵抗の低い導電係合を有利に提供してもよい。特定の態様では、第１の／下部電極１５６との導電係合における第１のビア内に形成された電気的導電部材１７２が、振動子装置に関して横方向に配置され、いくつかの例では、隣接するｐＭＵＴ装置の間に配置されるように、第１の／下部電極層が、振動子装置が横方向に外側へ延在するように構成されてもよい。このように、振動子装置空気に支持されたキャビティ（第２のビア）からの導電係合の横方向の変位は、同様に、電気的導電部材１７２により望ましいアスペクト比（すなわち、主基板１５１の厚さおよび第１のビア１７０の幅の間の比）で形成されてもよく、同様に、（たとえば、ｐＭＵＴ装置の空気に支持されたキャビティを介して設置された導電係合と比較して、）振動子装置の機械的充填および共鳴周波数の減衰を低減してもよい。このような本開示の態様は、いくつかの例では、第１の／下部電極層１５６を介したｐＭＵＴ装置と、第１の導電材料および第１の／下部電極１５６の間の導電係合経路を介したインターポーザ、ＩＣ、再分布要素または他の外部デバイスなどの外部デバイスとの間の改良した導電係合をも容易にしてもよい。このような態様は、同様に、１つの特定の例では、医療撮像の適用に使用される超音波振動子装置にも有益であってもよい。
【００３２】
上記に開示された態様は、たとえば、基板の１つの側面（すなわち裏面）を介した振動子装置の信号および接地電極の導電係合構成要素を提供するために、シリコンビアを介して（ＴＳＶ）または基板のビアを介して形成する「ビアラスト（Ｖｉａｓ  Ｌａｓｔ）」調節／方法として指定されてもよい。より詳細には、第１および第２の電極層１５６、１６２へのアクセスは、主基板１５１を介して提供される。このような調節／方法は、ＴＳＶを形成する前に、７００℃での圧電材料層の高温度のアニールを含む、ＰＺＴトランスデューサ要素（すなわち、圧電材料層１５８）の形成を容易にしてもよい。したがって、（すなわち、高い温度でのアニーリングに耐える必要のない）標準的なＴＳＶ材料を実行することができる。たとえば、銅金属被覆法が、第１の導電材料１７２で実施されてもよい。
【００３３】
しかしながら、ＴＳＶなどを形成する他の配置および方法が、ｐＭＵＴ装置の類似の構造を作成するために実行できることを、当業者が認識する。他のＴＳＶ調節および方法の１つの特定の例が、本明細書の以下に開示される。
【００３４】
１つの例示的な態様では、いくつかの例では、まず、ｐＭＵＴ振動子装置１６３を形成する前に、主基板１５１におけるＴＳＶを形成することが望ましい。主基板１５１は、ｐＭＵＴ装置１６３を形成する前に、埋め込まれたまたは他方ではあらかじめ形成されたＴＳＶを含んでいるため、このような態様は、たとえば、「第１のビア（Ｖｉａｓ  Ｆｉｒｓｔ）」調節／方法として示されてもよい。図９Ａに示されるように、この第１のビア５００は、主基板（および、主基板１５１がＳＯＩ基板である場合には、デバイス基板）内にエッチングされてもよい。このような例では、第１のビア５００は、上記に開示された、たとえば高周波数ｐＭＵＴ装置として、主基板１５１の最終的に望ましい厚さに対応する深さにエッチングされた「ブラインドビア（ｂｌｉｎｄ  ｖｉａ）」である。いくつかの態様では、二酸化シリコンなどの誘電体層（不図示）は、その後の層から基板を電気的に絶縁するために、デバイス基板または主基板１５１上および第１のビア５００内に堆積されてもよい。
【００３５】
第１のビア５００は、図９Ｂに示されるように、実質的に導電材料５１０によって充填される。一例では、実質的に堆積した圧電材料層１５８のアニーリング温度に耐えるため、この導電材料５１０は、たとえば、Ｔｉ、Ｐｔ、またはＷなどの相対的に高温度の導電材料であってもよく、このようなアニーリング温度は、ＰＺＴでは約７００℃であってもよい。この導電材料５１０は、たとえば、ＲＦスパッタリング、化学蒸着または電気めっきにより堆積してもよい。第１の電極１５６は、その後、第１のビア５００内の導電材料５１０と導電係合を形成するため、誘電体層１５４上に堆積される。このｐＭＵＴ装置１６３の残りの要素、すなわち、圧電材料層１５８、層間絶縁膜１６０、および第２の電極層は、図９Ｃに示されるように堆積されてもよい。キャリア基板（不図示）は、第１のビア５００内の導電材料５１０を露出させるために薄型化された圧電材料層１６３および主基板１５１と係合してもよい。この第２のビア１８４は、ｐＭＵＴ装置１６３に関連する空気に支持されたキャビティを形成するようエッチングされてもよい。図９Ｃに示されるように、完了した装置は、その後、図７に示されるように、ＩＣ、可撓回路、インターポーザ、または再分布要素などの外部デバイスに接触することができる。
【００３６】
別の態様では、いくつかの例では、圧電素子／圧電材料層１５８を形成した後であるが、ｐＭＵＴ装置１６３の残りの構成要素を形成する前に、主基板１５１内にＴＳＶ’ｓをまず形成することが望ましい。このような態様は、たとえば、「ビアミドル（Ｖｉａｓ  Ｍｉｄｄｌｅ）」調節／方法として示されてもよい。図１０Ａに示されるように、第１の電極層１５６は、誘電体層１５４上に、続いて第１の電極層１５６上に堆積される圧電材料層１５８により堆積される。これらの第１の電極および圧電材料層１５６、１５８は、たとえば、フォトリソグラフィ、エッチングおよび／またはリフトオフプロセシングにより、パターニングされる。この第１のビア６００は、主基板（および主基板がＳＯＩ基板の場合には、デバイス基板）内にエッチングされてもよい。この第１のビア６００は、第１の電極層１５６内のパターニングされた第１の電極に隣接して形成されてもよく、上記に開示された、たとえば、比較的高周波数のｐＭＵＴ装置として、主基板１５１の最終的な望ましい厚さに対応する深さにエッチングする「ブラインドビア（ｂｌｉｎｄ  ｖｉａｓ）」であってもよい。いくつかの態様では、二酸化シリコンなどの誘電体層（不図示）は、デバイス基板または主基板１５１上および第１のビア６００内に堆積され、その後の層からこの基板を電気的に絶縁してもよい。
【００３７】
この第１のビア６００は、図１０Ｂに示されるように、導電材料６１０によって実質的に充填される。一例では、この導電材料６１０は、たとえば、（すなわち、導電材料６１０が、高温度アニーリング工程に続いて堆積されるため）銅などの比較的低温度の導電材料であってもよい。この導電材料は、たとえば、ＲＦスパッタリング、化学蒸着または電気めっきによって堆積されてもよい。層間絶縁膜１６０および第２の電極層１６２を含むｐＭＵＴ装置１６３の残りの構成要素は、図１０Ｃに示されるように堆積されてもよい。キャリア基板（不図示）は、第１のビア６００内の導電材料６１０を露出させるために薄型化される圧電装置１６３および主基板１５１と係合してもよい。この第２のビア１８４は、ｐＭＵＴ装置１６３に関連する空気に支持されたキャビティを形成するためにエッチングされてもよい。図１０Ｃに示される完了した装置は、図７に示すようにＩＣ、可撓回路、インターポーザ、または再分布要素などの外部デバイスに接触することができる。
【００３８】
本明細書に表される本開示の多くの修正および他の形態は、これらの開示が上述の記述および関連する図面に存在する技術の利益を有することを適用することが当業者に理解される。したがって、本開示は、開示された特定の形態に限定されるものではなく、修正および他の態様は、添付した請求項の範囲内に含まれることが示唆される。特定の用語が本明細書において使用されているが、一般的かつ記述的な意味のみに使用されるものであり、意味を限定する目的ではない。
【図１Ａ】
0005876500.tif 000002
【図１Ｂ】
0005876500.tif 000003
【図２】
0005876500.tif 000004
【図３】
0005876500.tif 000005
【図４】
0005876500.tif 000006
【図５】
0005876500.tif 000007
【図６Ａ】
0005876500.tif 000008
【図６Ｂ】
0005876500.tif 000009
【図７】
0005876500.tif 000010
【図８】
0005876500.tif 000011
【図９Ａ】
0005876500.tif 000012
【図９Ｂ】
0005876500.tif 000013
【図９Ｃ】
0005876500.tif 000014
【図１０Ａ】
0005876500.tif 000015
【図１０Ｂ】
0005876500.tif 000016
【図１０Ｃ】
0005876500.tif 000017