(57)【特許請求の範囲】
【請求項１】
半導体ウエハーの厚さ方向に電流を流す縦型の半導体装置の製造方法であって、
前記半導体ウエハーのおもて面の中央部にデバイスの表面構造を形成する表面構造形成工程と、
前記表面構造形成工程の後に、前記半導体ウエハーの裏面の中央部を外周端部よりも薄くして、当該半導体ウエハーの裏面の外周端部にリブ部を形成するリブ形成工程と、
前記リブ形成工程により薄くした領域の前記半導体ウエハーに裏面側から複数種類のドーパントをイオン注入し、前記半導体ウエハーの裏面の中央部に異なる導電型になる複数の不純物層を形成する工程と、
前記ドーパントが注入された前記不純物層を活性化する際に、前記異なる導電型になる複数の不純物層からなる連続層に、固体レーザーまたはエキシマレーザーの複数のパルス状のレーザーを照射領域をオーバーラップさせて照射し、かつ、半導体レーザーを連続的に照射して前記複数の不純物層を活性化させることにより、活性化された前記複数の不純物層からなる前記デバイスの裏面構造を形成する活性化工程と、
を含み、
前記複数の不純物層のうち、レーザー照射面から深い側の前記不純物層の前記ドーパントは、リチウムと、硫黄、セレン、水素の少なくともいずれか１つとの２つ以上であり、
前記半導体ウエハーは、シリコンウエハーであることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体レーザーを前記半導体ウエハー全面に照射することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数のパルス状のレーザーの照射領域のオーバーラップ率が９０％であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記活性化工程の後に、前記半導体ウエハーの前記リブ形成工程により薄くした領域に電極を形成する裏面電極形成工程を含むことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
裏面に電極が形成された前記半導体ウエハーをダイシング用のステージに置く裏面設置工程と、
前記半導体ウエハーの中央部をおもて面から切断してチップにするチップ化工程と、
を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記裏面設置工程において、前記半導体ウエハーの前記リブ部を、前記半導体ウエハーのおもて面または裏面から前記リブ部の内周端部に沿って切断した後に、前記リブ部が切断された後の前記半導体ウエハーを、前記ステージに置くことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記裏面設置工程において、前記半導体ウエハーの裏面の中央部と、前記半導体ウエハーの裏面の中央部に挿入する治具とを、粘着テープを用いて貼付した後に、前記ステージに置くことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記チップ化工程の後に、前記チップを、前記粘着テープから剥離する剥離工程を、さらに含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＩＧＢＴ」と称す）などの半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗などを、電気回路を構成するように接続して１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体装置を含むものはパワーＩＣと呼ばれている。
【０００３】
ＩＧＢＴは、ＭＯＳＦＥＴの高速スイッチング、電圧駆動特性とバイポーラトランジスタの低オン電圧特性を備えたパワーデバイスである。ＩＧＢＴは、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）、スイッチング電源などの産業分野をはじめ、電子レンジ、炊飯器、ストロボなどの民生機器分野への応用が拡大してきている。そして、次世代に向けた開発も進んでおり、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴの開発により、応用装置の低損失化や高効率化が図られている。
【０００４】
ＩＧＢＴの構造には、主に、パンチスルー（Ｐｕｎｃｈ  Ｔｈｒｏｕｇｈ、ＰＴ）型、ノンパンチスルー（Ｎｏｎ  Ｐｕｎｃｈ  Ｔｈｒｏｕｇｈ、ＮＰＴ）型、フィールドストップ（Ｆｉｅｌｄ  Ｓｔｏｐ、ＦＳ）型がある。現在量産されているＩＧＢＴは、一部のオーディオ・パワー・アンプ用のｐチャネル型を除いて、ほぼすべてｎチャネル型の縦型二重拡散構造になっている。以下では、特に示した場合を除き、ＩＧＢＴとはｎ型ＩＧＢＴをいうものとする。なお、以下の説明および添付図面において、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。
【０００５】
ＰＴ型ＩＧＢＴは、ｐ+エピタキシャル基板とｎ-層（ｎ型活性層）との間にｎ+層（ｎバッファ層）を設け、ｎ型活性層中の空乏層がｎバッファ層に到達する構造であり、ＩＧＢＴで主流の基本構造になっている。しかし、例えば耐圧６００Ｖ系のＩＧＢＴに対しｎ型活性層は厚さ７０μｍ程度で十分であるが、ｐ+エピタキシャル基板部分を含めると総厚さは２００μｍ〜３００μｍ程度と厚くなる。そこで、エピタキシャル基板を用いずに、ＦＺ（Ｆｌｏａｔｉｎｇ  Ｚｏｎｅ）法により形成されるＦＺ基板を用いて低ドーズ量の浅いｐ+コレクタ層を形成して薄型化と低コスト化を図ったＮＰＴ型ＩＧＢＴ、ＦＳ型ＩＧＢＴが開発されている。
【０００６】
図１３はＮＰＴ型ＩＧＢＴの断面構造の一例である。図１３に示すＮＰＴ型ＩＧＢＴ１００は、ｎ-型のＦＺ基板（ＦＺ−Ｎ）基板１の表面に、ＳｉＯ2などのゲート酸化膜４を介してポリシリコンなどのゲート電極５が形成され、さらにその上にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などの層間絶縁膜７を介してアルミニウムシリコン膜などの表面電極６が形成された構造を有している。このＦＺ−Ｎ基板１の表面には、ｐ+ベース層２およびこのｐ+ベース層２内にｎ+エミッタ層３が形成される。このＦＺ−Ｎ基板１の表面に形成された表面構造の領域が、能動領域である。そして、ＦＺ−Ｎ基板１の裏面には、ｐ+コレクタ層８が形成されてその上に数種の金属膜を積層して裏面電極９が形成されている。
【０００７】
このような構成のＮＰＴ型ＩＧＢＴ１００において、ｐ+コレクタ層８には、低ドーズ量の浅い低注入ｐ+コレクタが用いられる。このＮＰＴ型ＩＧＢＴ１００では、ｐ+エピタキシャル基板を用いないため、総厚さは上記ＰＴ型ＩＧＢＴに比べて大幅に薄くなる。
【０００８】
ＮＰＴ構造では、正孔の注入率を制御できるので、ライフタイム制御を行わなくても高速スイッチングが可能になる一方、オン電圧がｎ型活性層の厚みと比抵抗に依存するのでやや高い値となる。ｐ+エピタキシャル基板に代えてＦＺ基板を用いているので、チップの低コスト化は可能になっている。
【０００９】
図１４はＦＳ型ＩＧＢＴの断面構造の一例である。ただし、図１４では、図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。図１４に示すＦＳ型ＩＧＢＴ２００には、上記ＮＰＴ型ＩＧＢＴ１００同様、ｐ+エピタキシャル基板に代えてＦＺ−Ｎ基板１が用いられ、その総厚さは１００μｍ〜２００μｍ程度になる。ＰＴ型ＩＧＢＴと同じく、ｎ型活性層は６００Ｖ耐圧に応じて７０μｍ程度にし、空乏化させる。そのため、ＦＳ型ＩＧＢＴ２００には、ＦＺ−Ｎ基板１の裏面に、ｎ+層（ｎバッファ層）１０が形成され、このｎバッファ層１０上にｐ+コレクタ層８および裏面電極９が形成されている。ＦＳ型ＩＧＢＴ２００では、上記ＮＰＴ型ＩＧＢＴ１００同様、ライフタイム制御は不要である。
【００１０】
また、オン電圧の低減を目的として、ＩＧＢＴ表面に狭く深い溝を形成し、その側面にＭＯＳゲートを形成したトレンチ構造のＩＧＢＴを、ＦＳ構造と組み合わせたものもある。最近では設計の最適化を図って総厚さを低減することも行われるようになってきている。
【００１１】
ここで、図１４に示したＦＳ型ＩＧＢＴ２００を例に、ＩＧＢＴの形成方法の一例を図１５から図１７を参照して説明する。図１５は表面側プロセス終了後の断面図、図１６は基板研削プロセスの断面図、図１７は裏面アニールプロセスの断面図である。ただし、図１５から図１７では、図１３および図１４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１２】
ＦＳ型ＩＧＢＴ２００の形成は、大きく表面側プロセスと裏面側プロセスに分けられる。まず、表面側プロセスについて図１５を参照して説明する。表面側プロセスでは、まず、ＦＺ−Ｎ基板１の表面に、ＳｉＯ2およびポリシリコンを堆積し、フォトリソグラフィとエッチングを順次行うことで、ゲート酸化膜４およびゲート電極５をそれぞれ形成する。そして、その表面にＢＰＳＧを堆積し、フォトリソグラフィとエッチングを順次行い、層間絶縁膜７を形成する。これにより、ＦＺ−Ｎ基板１の表面側に、絶縁ゲート構造が形成される。
【００１３】
次いでＦＺ−Ｎ基板１の表面にｐ+ベース層２を形成し、このｐ+ベース層２内にｎ+エミッタ層３を形成する。さらに、このｎ+エミッタ層３に接するようにアルミニウムシリコン膜を堆積し、エミッタ電極となる表面電極６を形成する。アルミニウムシリコン膜は、安定した接合性および低抵抗配線を実現するために、その後４００℃〜５００℃程度の低温で熱処理される。
【００１４】
なお、図１４および図１５では図示を省略したが、表面電極６上にはその表面を覆うようにポリイミドなどを用いて絶縁保護膜が形成される。次に裏面側プロセスについて図１６および図１７を参照して説明する。裏面側プロセスでは、まず、図１６に示すように、ＦＺ−Ｎ基板１を裏面から所望の厚さまでバックグラインドやエッチングなどの研削を行い、薄ウエハー化する。
【００１５】
次いで、図１７に示すように、ＦＺ−Ｎ基板１の裏面に、例えばリン（Ｐ+）およびボロン（Ｂ+）をこの順でそれぞれ注入した後、電気炉を用いて３５０℃〜５００℃の低温で熱処理（アニール）を行う。これにより、リンおよびボロンを注入した不純物層を活性化し、図１７に示したように、ＦＺ−Ｎ基板１の裏面に、ｎバッファ層１０およびｐ+コレクタ層８をそれぞれ形成する。なお、ボロンの注入後にＢＦ2を注入して、ｐ+コレクタ層８の最表面層に、裏面電極とオーミック接触するための表面コンタクト層（ｐ層）を形成する場合もある。
【００１６】
その後、図１４に示すように、ｐ+コレクタ層８の表面に、アルミニウム層、チタン層、ニッケル層、金層などの金属膜を組み合わせた裏面電極９を形成する。最後に、チップ状にダイシングしてから表面電極６の表面に、アルミワイヤ電極を超音波ワイヤーボンディング装置により固着し、裏面電極９を、はんだ層を介して所定の固定部材に接続する。
【００１７】
ところで、近年になって直流を介さずに直接交流−交流変換を行うマトリクスコンバータが脚光を浴びている。従来型インバータと違いコンデンサが不要であり、電源高調波が削減されるというメリットがある。しかし、入力が交流であるため、半導体スイッチには逆方向耐圧が要求される。従来型ＩＧＢＴを用いた場合は、逆阻止用のダイオードを直列に接続する必要があった。
【００１８】
図１８は逆阻止ＩＧＢＴの断面構造の一例である。ただし、図１８では、図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。図１８に示すように、逆阻止ＩＧＢＴ３００は従来型のＩＧＢＴの基本性能を踏襲しつつ、さらにｐ+分離層１３が形成され、逆耐圧を有するようにしたＩＧＢＴである。このような構造を有する逆阻止ＩＧＢＴ３００には直列ダイオードが不要であるために導通損失を半減でき、マトリクスコンバータの変換効率向上に大きく寄与する。１００μｍ以上の深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハー生産技術を組み合わせて、高性能の逆阻止ＩＧＢＴの製造が可能になっている。
【００１９】
しかしながら、ＩＧＢＴ製造に際し、７０μｍ程度の薄型ＩＧＢＴを実現するためには、裏面バックグラインドや裏面からのイオン注入、裏面熱処理等が必要になり、ウエハーに反りの問題が発生する等、製造プロセスの技術的課題も多い。
【００２０】
そこで、薄ウエハーの剛性を維持するために、ウエハーの裏面にリブ構造を設けたウエハーが提案されている。リブ構造のウエハーは、ウエハーの裏面において、外周端部が、中央部よりも厚くなっている。リブ構造のウエハーを用いることで、ウエハーの強度が大幅に向上し、ウエハーの割れや欠けを軽減することができる。
【００２１】
このようなリブ構造のウエハーを作製する方法としては、低濃度のウエハーの一方の表面に半導体素子が形成されたウエハーにおいて、ウエハーの一方の面とは反対側の面から研削加工して、ウエハーを所定の厚さにし、続いてウエハーの反対側の面に対しウエハーの外周部を残して所定深さまでエッチングして薄くした後に、エッチングが施された低濃度のウエハーの反対側の面に高濃度層を形成する方法が提案されている（例えば、下記特許文献１参照。）。
【００２２】
しかしながら、リブ構造のウエハーの裏面に、上述のようにリンおよびボロンをこの順でそれぞれ注入してｎ+層およびｐ+層を形成した後、上記のような電気炉を用いた熱処理を行う場合、この熱処理によりウエハーの裏面に形成されたｐ層の高活性化を図ることができない。また、ウエハーの割れを防ぐために接着シートを用いる方法では、接着シートの耐熱温度が通常２００℃以下であるため、３００℃以上の電気炉アニールが必要となるような場合には使用することができないという問題がある。
【００２３】
そこで、後述するようなレーザーを用いたアニールによって不純物層の活性化を行う方法が提案されている。その方法は、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｕｍ  Ｇａｒｎｅｔ）レーザーの第２高調波（ＹＡＧ２ωレーザー）や第３高調波（ＹＡＧ３ωレーザー）を用いて活性化を行う方法である。また、ウエハーの表面に半導体素子の表面側素子構造部を作製し、ウエハーの表面側素子構造部が形成された面に支持基板を接合する。その状態で、ウエハー裏面の研削を行う。そして、ウエハー裏面にイオン注入を行い、注入された不純物をレーザーアニール法により活性化させるという方法である（例えば、下記特許文献２参照。）。
【００２４】
【特許文献１】特開２００３−２４３３５６号公報
【特許文献２】特開２００４−１４０１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、上述したＹＡＧ２ωレーザーやＹＡＧ３ωレーザーなどの全固体レーザーを単パルスで使用して照射した場合には、例えば直径０．９ｍｍ程度のスポット照射のため照射領域が小さく、ウエハー全面に照射し終えるまでに長い照射時間が必要になり、処理時間がウエハー１枚当たり数時間、例えば５インチウエハーのアニールに２時間程度もかかってしまうようになる。また、照射エネルギー密度を大きくして１つの照射エリアにレーザー照射した場合には、ウエハー表面にレーザー照射による加工跡が残ってしまう場合がある。
【００２６】
また、上述した特許文献２に示すようにレーザーアニールによってｐ層、ｎ層の活性化を行おうとした場合には、エキシマレーザーのような半値幅が１００ｎｓ未満の短い単パルスのレーザー照射では、表面から浅い領域までしか活性化できず、例えばＦＳ型ＩＧＢＴの裏面でｐ層とｎ層が連続するｐｎ連続層のうちｎ層まで十分に活性化することができない。
【００２７】
また、Ｐ（リン）やＡｓ（砒素）等の従来技術によるドーパントでは、拡散係数がそれほど大きくないため、数ｎｓ程度の照射時間でレーザー照射を行っても、ほとんど拡散しない。また、レーザー照射によって活性化させることができる不純物層の深さは、１．５μｍ以下である。そのため、例えば、レーザー照射によってＦＳ型ＩＧＢＴのｐ+コレクタ層とｎバッファ層を活性化させるには、ｐ+コレクタ層とｎバッファ層を浅く形成しなければならない。これらの層を浅く形成する場合、プロセス工程中に基板裏面に傷やゴミがつき、それが原因でその部分にｎバッファ層が正常に形成されないと、漏れ電流が大きくなり、デバイス不良を生じやすいという問題点がある。
【００２８】
また、拡散係数が大きいドーパントを用いる場合、拡散および活性化のために長時間の熱処理を行うと、ドーパントが基板を透過して基板から抜けてしまうため、所望の特性が安定して得られないという問題点がある。さらに、表面側プロセスとバックグラインド等の済んだ薄いウエハーにウエハー裏面側からレーザー光を照射すると、レーザー光の照射面と反対側の面、すなわち表面側プロセスによってゲート構造等を作製した面が高温になる。例えば、ウエハーの厚さが７０μｍである場合、ウエハー表面側の温度が約５００℃に達することがある。そのため、表面電極やその上の絶縁保護膜が溶けてしまい、デバイスが破壊されてしまうという問題点がある。さらに、ウエハーの厚さが７０μｍ程度の薄型ウエハーの裏面にｐ層およびｎ層を形成する場合、不純物層を活性化させるために行うウエハーの裏面にレーザーアニールによって、ウエハーに非常に大きな反りが発生し、ウエハーの剛性が大幅に低下するという問題がある。
【００２９】
この発明は、上述した従来技術による問題点を解消するため、デバイス不良の発生を防ぐことができる半導体装置の製造方法を提供することを目的とする。また、この発明は、良好なデバイス特性を有する半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。さらに、この発明は、レーザー照射時の熱によるデバイスの破壊を防ぐことができる半導体装置の製造方法を提供することを目的とする。また、ウエハーの剛性を向上させ、製造プロセスにおけるウエハーの割れ、欠けや反りを軽減させることを目的としている。
【課題を解決するための手段】
【００３１】
また、上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、半導体ウエハーの厚さ方向に電流を流す縦型の半導体装置の製造方法であって、前記半導体ウエハーのおもて面の中央部にデバイスの表面構造を形成する表面構造形成工程と、前記表面構造形成工程の後に、前記半導体ウエハーの裏面の中央部を外周端部よりも薄くして、当該半導体ウエハーの裏面の外周端部にリブ部を形成するリブ形成工程と、前記リブ形成工程により薄くした領域の前記半導体ウエハーに裏面側からドーパントをイオン注入し、前記半導体ウエハーの裏面の中央部に不純物層を形成する工程と、前記ドーパントが注入された前記不純物層を活性化する際に、異なる導電型の複数の不純物層からなる連続層に、固体レーザーまたはエキシマレーザーの複数のパルス状のレーザーを照射領域をオーバーラップさせて照射し、かつ、半導体レーザーを連続的に照射して前記複数の不純物層を活性化させることにより、活性化された前記複数の不純物層からなる前記デバイスの裏面構造を形成する活性化工程と、を含み、前記複数の不純物層のうち、レーザー照射面から深い側の前記不純物層の前記ドーパントは、リチウムと、硫黄、セレン、水素の少なくともいずれか１つとの２つ以上であり、前記半導体ウエハーは、シリコンウエハーであることを特徴とする。
【００３３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体レーザーを前記半導体ウエハー全面に照射することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記複数のパルス状のレーザーの照射領域のオーバーラップ率が９０％であることを特徴とする。
【００３５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記活性化工程の後に、前記半導体ウエハーの前記リブ形成工程により薄くした領域に電極を形成する裏面電極形成工程を含むことを特徴とする。
【００３６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、裏面に電極が形成された前記半導体ウエハーをダイシング用のステージに置く裏面設置工程と、前記半導体ウエハーの中央部をおもて面から切断してチップにするチップ化工程と、を含むことを特徴とする。
【００３７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記裏面設置工程において、前記半導体ウエハーの前記リブ部を、前記半導体ウエハーのおもて面または裏面から前記リブ部の内周端部に沿って切断した後に、前記リブ部が切断された後の前記半導体ウエハーを、前記ステージに置くことを特徴とする。
【００３８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記裏面設置工程において、前記半導体ウエハーの裏面の中央部と、前記半導体ウエハーの裏面の中央部に挿入する治具とを、粘着テープを用いて貼付した後に、前記ステージに置くことを特徴とする。
【００３９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記チップ化工程の後に、前記チップを、前記粘着テープから剥離する剥離工程を、さらに含むことを特徴とする。
【００４０】
上述した発明によれば、表面構造形成工程後に、半導体ウエハーの裏面の製造プロセス工程を行うので、裏面製造プロセスの処理を行うまでは半導体ウエハーの裏面にはほとんど触れることがない。そのため、半導体ウエハーの裏面は、半導体ウエハーの裏面の製造プロセス工程において、表面構造形成工程による傷やゴミの影響をほとんど受けないようにできる。また、半導体ウエハーに拡散係数の大きなドーパントを注入し、レーザーアニールによって不純物層を活性化させることで、従来よりも深い拡散層が形成される。そのため、裏面製造プロセス工程中の傷やゴミの影響により、拡散層の一部がわずかに浅くなっていたとしても、拡散層の特性を維持することができる。さらに、半導体ウエハーの裏面の中央部を外周端部よりも薄くして、半導体ウエハーの外周端部にリブを形成することで、半導体ウエハーの剛性が大幅に向上する。これにより、製造プロセス中の半導体ウエハーの割れや反りを大幅に軽減することができる。
【００４１】
また、活性化工程において、拡散係数の大きなドーパントがレーザー照射時の熱により瞬時に深さ方向へ拡散する。これにより、熱処理の時間を短くすることができ、ドーパントが基板を透過して基板から抜けてしまうことを防ぐことができる。また、複数のレーザー照射装置を用いることにより、拡散係数の大きなドーパントの活性化を調整することができるので、拡散係数の大きなドーパントを従来よりも深くまで拡散させて活性化させることができる。したがって、拡散層を従来よりも厚く形成することができる。これにより、製造プロセス中の傷やゴミの影響を受けずに、拡散層を正常に形成することができる。
【００４２】
さらに、固体レーザーまたはエキシマレーザーと、半導体レーザーを組み合わせることにより、レーザー照射面側の最表面層におけるドーパントの活性化には、固体レーザーまたはエキシマレーザーの波長の短いレーザーが寄与する。深い層へのドーパントの拡散および活性化には、シリコンへの吸収係数が大きい半導体レーザーが寄与する。また、レーザーアニールにより不純物層を活性化させることで、熱処理の時間を短くすることができるので、ドーパントが基板を透過して基板から抜けてしまうことがない。そのため、半導体のおもて面の表面温度が上昇することを抑えることができ、デバイスの表面構造の破損を防ぐことができる。
【００４３】
また、上述した発明によれば、半導体ウエハーをチップ状に切断する前に、半導体ウエハーの外周端部に円周状に形成されているリブを、リブの内周端部に沿って円周状に切り離す。そのため、半導体ウエハーは、外周端部のリブを切り離した幅の分だけ小さな径を有する平坦なものとなる。これにより、半導体ウエハーの中央部と外周端部との段差が解消され、従来のダイシングや電気的な特性チェックを行うことができる。
【００４４】
また、上述した発明によれば、半導体ウエハーの裏面の凹部に丁度入るような治具を挿入することで、半導体ウエハーの裏面の中央部と外周端部との段差が解消される。これにより、従来のダイシング装置を使用した場合でも、半導体ウエハーの剛性を維持することができ、ダイシングの際の半導体ウエハーの割れや欠けが軽減される。また、半導体ウエハーの中央部のみにレーザー照射することで、半導体ウエハーのリブ部を切断することなく、半導体ウエハーから各チップを切り離すことができる。さらに、レーザー照射時に発生する熱は、半導体ウエハーの裏面に挿入した治具から放熱されるため、ダイシングの際の放熱効果を向上させることができる。
【発明の効果】
【００４５】
本発明にかかる半導体装置の製造方法によれば、デバイス不良の発生を防ぐことができるという効果を奏する。また、良好なデバイス特性を有する半導体装置を製造することができるという効果を奏する。さらに、レーザー照射時の熱によるデバイスの破壊を防ぐことができるという効果を奏する。また、製造プロセスにおけるウエハーの割れ、欠けや反りを軽減できるという効果を奏する。
【発明を実施するための最良の形態】
【００４６】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、特に限定しないが、ここでは、ＦＳ型ＩＧＢＴを製造する場合を例にして説明する。
【００４７】
（実施の形態１）
図１〜４は、実施の形態にかかる半導体装置の裏面製造プロセスについて順に示す断面図である。まず、図１に示すように、ウエハー１のおもて面の中央部に、デバイスの表面構造を形成する。このデバイスの表面構造の形成された領域が能動領域１２である。ついで、ウエハー１の裏面全体をウエハー１の厚さが第１の厚さＡから第２の厚さＢになるまで、例えば、第１の厚さを５００μｍとしたときに、第２の厚さが所定の厚さである３００μｍ程度になるまで薄くする。ついで、図２に示すように、ウエハー１の中央部の厚さを、例えば７０μｍなどの所定の厚さになるまで薄くする。このとき、ウエハー１の外周部の数ｍｍ（例えば５ｍｍ）の幅の部分は元のウエハー１の厚さのままにしておく。この外周端部がリブ１１である。この研削工程により、ウエハー１は、裏面の中央部に凹部を有したリブ構造のウエハーとなる。
【００４８】
なお、研削工程において、このようにウエハーを薄くする方法には、例えば、砥石を用いた研削やエッチングなどがあり、一の方法のみを用いてウエハーを所定の厚さになるまで薄くしてもよいし、それぞれの方法を種々組み合わせてもよい。
【００４９】
ついで、図３に示すように、ウエハー１の凹部に、リチウムおよびボロンをこの順でそれぞれイオン注入し、レーザーアニールを行うことでリチウムおよびボロンを注入した不純物層を活性化させる。これにより、ウエハー１の凹部にはｎバッファ層１０およびｐ+コレクタ層８がそれぞれ形成される。この工程で行っているレーザーアニールについては、後述する。
【００５０】
ついで、図４に示すように、ｐ+コレクタ層８の表面に、例えば、アルミニウム膜、チタン層、ニッケル層、金層などの金属膜を組み合わせて裏面電極９を形成する。なお、裏面電極９を形成する前に、ｐ+コレクタ層８の表面に、裏面電極９とオーミック接触するための表面コンタクト層（ｐ層）を形成してもよい。表面コンタクト層（ｐ層）を形成する場合は、イオン注入工程において、ボロンの注入後に、ウエハー１の凹部の最表面層にＢＦ2を注入する。
【００５１】
ついで、裏面電極が形成されたウエハー１を、例えば、レーザーダイシングを行うことでチップ状に切断する。図５は、実施の形態１にかかる半導体装置のダイシング工程について示す概念図である。まず、ウエハー１の裏面を下にして、ウエハー１のリブ１１を、例えば、真空吸着などによりテーブルに吸着させる。ついで、レーザーダイシングにより、ウエハー１のおもて面側からレーザーカットライン３１に沿って円周状にウエハー１を切断する。これにより、ウエハー１は、デバイスの表面構造が形成されている部分と円周状のリブ部分とに切り分けられる。そして、リブ１１の幅だけ小さい径を有するウエハー（以下、リブなしウエハーとする）１１１となる。ついで、リブなしウエハー１１１の裏面を、既存のダイシング装置の平坦なステージに置く。ついで、レーザーダイシングを行い、ウエハー１のおもて面側からレーザー照射することで、各チップ３２はリブなしウエハー１１１から切り離される。
【００５２】
なお、リブなしウエハー１１１を作製する際に、裏面電極９が形成されているウエハー１の裏面側からレーザーカットライン３１に沿って円周状に切断してもよい。その場合は、レーザーカットライン３１の正確な位置を、例えば、裏面マーキング装置等を利用して、ウエハー１の裏面側から確認するとよい。また、レーザーダイシングの方法は、アブレーション加工によるものでもよいし、ノズルから流出する高速な水柱中にレーザーを誘導して加工する方法を採用してもよい。
【００５３】
上述した実施の形態１において、不純物層の活性化のために行うレーザーアニールについて説明する。図６は、全固体ＹＡＧ２ωレーザーから照射されるパルス状のレーザーのパルス波形および半導体レーザーの連続発振を示す図である。レーザーアニールには、例えば、全固体レーザーと半導体レーザーのように、複数のレーザー照射装置を用いる。図６に示すように、レーザーを照射する際には、例えば、全固体ＹＡＧ２ωレーザーの半値幅（パルス幅に相当）を１００ｎｓとする。また、例えば、全固体ＹＡＧ２ωレーザーの照射エネルギー密度を１．５Ｊ／ｃｍ2とする。そして、例えば、ウエハー処理の間、半導体レーザーを５Ｊ／ｃｍ2の照射エネルギー密度でウエハー全面に照射する。また、例えば、全固体ＹＡＧ２ωレーザーのパルスの照射領域のオーバーラップ率を９０％とする。
【００５４】
また、上述した半導体レーザーに代えて全固体レーザーを用いてもいい。図７は、２台のレーザー照射装置からそれぞれ照射されるパルス状のレーザーのパルス波形を示す図である。図７に示すように、レーザーを照射する際には、例えば、２台のレーザーの半値幅（パルス幅に相当）をともに１００ｎｓとする。また、例えば、１台目のレーザー（１ｓｔパルス）および２台目のレーザー（２ｎｄパルス）の照射エネルギー密度をともに１．５Ｊ／ｃｍ2とし、合計で３Ｊ／ｃｍ2のレーザー照射エネルギー密度となるようにする。また、例えば、１ｓｔパルスに対する２ｎｄパルスの遅延時間を５００ｎｓとする。また、例えば、１台目および２台目のそれぞれについて、パルスの照射領域のオーバーラップ率を９０％とする。
【００５５】
なお、これらのレーザー照射条件は、所望の特性が得られるように、ドーパントの拡散深さや活性化率に応じて、適宜、選択される。レーザー照射の際、異なる導電型の複数の不純物層からなる連続層を活性化させてもよい。また、パルス状のレーザーを照射するには、光源自体を点滅させてもよいし、光源を連続して発光させておき、シャッター等の開閉によって活性化に必要な時間だけレーザーを照射するようにしてもよい。ここでは、複数のレーザーを用いてレーザー照射を行っているが、従来どおり単一のパルスレーザーを用いてレーザー照射を行ってもよい。
【００５６】
また、全固体レーザーは、ＹＡＧ２ωレーザー以外にも、ＹＬＦ２ω、ＹＶＯ４（２ω）、ＹＡＧ３ω、ＹＬＦ３ω、ＹＶＯ４（３ω）等のレーザーでもよい。また、全固体レーザーの代わりに、ＸｅＣｌ、ＫｒＦ、ＸｅＦ等のエキシマレーザーを用いてもよい。また、本発明にかかるレーザーアニール法によって、ＮＰＴ型ＩＧＢＴや逆阻止ＩＧＢＴのｐ層の単層（コレクタ層）を活性化させてもよい。また、本発明は、ＩＧＢＴに限らず、ＩＣやＭＯＳなどの半導体装置の製造にも適用できる。
【００５７】
また、ここでは、ドーパントがリチウムである場合について説明したが、ドーパントは、リチウムの代わりに、拡散係数の大きいドーパントを用いてもよい。図８に、硫黄、セレン、水素、砒素およびリンのシリコンに対する拡散係数の温度特性を示す。図８において、上の横軸は、セ氏温度Ｔ（℃）であり、下の横軸は、絶対温度の逆数（Ｋ-1）である。また、縦軸は、拡散係数である。拡散係数の大きなドーパントとは、図８に示すように、シリコン半導体の製造プロセスにおいて一般的に用いられるドーパント、例えば、リン（Ｐ）、砒素（Ａｓ）、ホウ素（Ｂ）またはアンチモン（Ｓｂ）等よりもシリコンに対する拡散係数が大きい物質のことである。そのような物質として、例えば、リチウム（Ｌｉ）や硫黄（Ｓ）やセレン（Ｓｅ）や水素（Ｈ）が挙げられる。また、それらのうちの２つ以上の組み合わせであってもよい。しかしながら、上述した実施の形態に限らず、種々変更可能であり、それらの値に限定されるものではなく、拡散係数の小さいドーパント、例えば、リン（Ｐ）などを用いてもよい。
【００５８】
上述した実施の形態１によれば、表面構造形成工程後に、ウエハー１の裏面の製造プロセス工程を行うので、裏面製造プロセスの処理を行うまではウエハー１の裏面にはほとんど触れることがない。そのため、ウエハー１の裏面の製造プロセス工程において、ウエハー１の裏面は、表面構造形成工程による傷やゴミの影響をほとんど受けないようにできる。また、ウエハー１に拡散係数の大きなドーパントを注入し、レーザーアニールによって不純物層を活性化させることで、従来よりも深いｎバッファ層１０が形成される。そのため、裏面製造プロセス工程中の傷やゴミの影響により拡散層の一部がわずかに浅くなっていたとしても、ｎバッファ層１０の特性を維持することができる。さらに、ウエハー１の裏面の中央部を外周端部よりも薄くして、ウエハー１の外周端部にリブを形成することで、ウエハー１の剛性が大幅に向上する。これにより、製造プロセス中のウエハー１の割れや反りを大幅に軽減することができる。
【００５９】
また、活性化工程において、拡散係数の大きなドーパントがレーザー照射時の熱により瞬時に深さ方向へ拡散する。これにより、熱処理の時間を短くすることができ、ドーパントが基板を透過して基板から抜けてしまうことを防ぐことができる。また、複数のレーザー照射装置を用いることにより、拡散係数の大きなドーパントの活性化を調整することができるので、拡散係数の大きなドーパントを従来よりも深くまで拡散させて活性化させることができる。したがって、拡散層を従来よりも厚く形成することができる。これにより、製造プロセス中の傷やゴミの影響を受けずに、ｎバッファ層を正常に形成することができる。
【００６０】
さらに、固体レーザーまたはエキシマレーザーと、半導体レーザーを組み合わせることにより、レーザー照射面側の最表面層におけるドーパントの活性化には、固体レーザーまたはエキシマレーザーの波長の短いレーザーが寄与する。深い層へのドーパントの拡散および活性化には、シリコンへの吸収係数が大きい半導体レーザーが寄与する。また、レーザーアニールにより不純物層を活性化させることで、熱処理の時間を短くすることができるので、ドーパントが基板を透過して基板から抜けてしまうことがない。そのため、ウエハーのおもて面の表面温度が上昇することを抑えることができ、デバイスの表面構造の破損を防ぐことができる。
【００６１】
また、ウエハー１をチップ状に切断する前に、ウエハー１の外周端部に円周状に形成されているリブ１１を、レーザーカットライン３１に沿ってウエハー１から切り離している。そのため、ウエハー１は、リブ１１を切り離した幅の分だけ小さな径を有する平坦なウエハーとなる。これにより、ウエハー１の中央部と外周端部との段差が解消されるので、従来のダイシングや電気的な特性チェックを行うことができる。また、レーザーダイシングを行うことで、ダイシングブレードを用いた場合に比べて切断幅を、例えば１００μｍから５０μｍへと少なくすることができる。これにより、ウエハーの生産性を向上させることができる。
【００６２】
（実施の形態２）
図９は、実施の形態２にかかる半導体装置のダイシング工程について示す概念図である。実施の形態２にかかる半導体装置の裏面製造プロセスについては、上述した実施の形態１と同様であるため、その説明を省略する。まず、その裏面に電極が形成されたリブ構造のウエハー１を作製する。ついで、ウエハー１の裏面の電極が形成されている凹部に粘着テープ３３を貼り付ける。この粘着テープ３３には、例えば、加熱により粘着力がゼロまたは容易に剥離できる程度に弱くなる発泡テープなどを用いる。ついで、ウエハー１の裏面の凹部に、例えば、ダイシングのステージと同じ材質で形成された治具３４を挿入し、ウエハー１の裏面の中央部と外周端部との段差を解消する。ついで、ウエハー１のおもて面からレーザーカットライン３１に沿ってレーザーダイシングを行い、ウエハー１の中央部のチップ３２の部分のみを切断する。ついで、切断されたチップ３２の裏面から、粘着テープ３３にレーザー光などを照射して加熱することで、個々のチップ３２を剥離する。これにより、各チップ３２が剥離された後には、ウエハー１のリブ１１が円周形状に残されることになる。
【００６３】
なお、粘着テープ３３は、ダイシングの際に、チップ３２を容易に剥離させるために貼り付けられるものである。そのため、この粘着テープ３３は、少なくとも後にチップ３２となる領域に貼り付けられてあればよい。また、粘着テープ３３は、上述した発泡テープの他に、紫外線を照射することにより粘着力がゼロまたは弱くなるＵＶテープなど、ダイシングによって切断されたチップ３２が容易に剥離されるものを採用することができる。
【００６４】
上述した実施の形態２によれば、ウエハー１の裏面の凹部に丁度入るような治具３４を挿入することで、ウエハー１の裏面の中央部と外周端部との段差が解消される。これにより、従来のダイシング装置を使用した場合でも、ウエハーの剛性を維持することができ、ダイシングの際の半導体の割れや欠けが軽減される。また、ウエハー１の中央部のみにレーザー照射することで、ウエハー１のリブ１１を切断することなく、ウエハー１から各チップ３２を切り離すことができる。さらに、レーザー照射時に発生する熱は、半導体の裏面に挿入した治具３４から放熱されるため、ダイシングの際の放熱効果を向上させることができる。また、レーザーダイシングを行うことで、ダイシングブレードを用いた場合に比べて切断幅を、例えば１００μｍから５０μｍへと少なくすることができる。これにより、ウエハーの生産性が向上する。また、ウエハー１の凹部と治具３４とを、加熱や紫外線照射などにより粘着性をゼロまたは容易に剥離できる程度に弱くすることができる粘着テープ３３で貼り付けているため、切断後の各チップ３２を容易に剥離することができる。ウエハー１の裏面製造プロセス工程における効果は、上述した実施の形態１と同様である。
【００６５】
（実施例）
図１０は、レーザー照射面からの深さ方向の濃度プロファイルを広がり抵抗法により測定した結果である。まず、上述した実施の形態にしたがい、厚さ５００μｍのウエハーの裏面全体を３００μｍになるまで薄くし、続いてウエハーの研削面の中央部のみを７０μｍになるまで薄くしてリブ構造のウエハーを作製した。そして、ウエハーの裏面の凹部に、ｎ+層およびｐ+層を形成するためにイオン注入および熱処理を順次行った。イオン注入の条件は、ｎ+層を形成するためのドーパントにリチウム（Ｌｉ+）を用いて、ドーズ量１×１０14（ｃｍ-2）、加速電圧１００ｋｅＶとした。また、ｐ+層を形成するためドーパントにボロン（Ｂ+）を用い、ドーズ量１×１０15（ｃｍ-2）、加速電圧を５０ｋｅＶとした。そして、イオン注入後の熱処理には、イオン注入面全面に３Ｊ／ｃｍ2の照射エネルギー密度で半導体レーザーを照射しながら、イオン注入面に１．５Ｊ／ｃｍ2の照射エネルギー密度で全固体ＹＡＧ２ωレーザーのパルス状のレーザー照射を行った（以下、第１の試料とする）。
【００６６】
比較のため、ドーパントと熱処理方法を変えて作製されたウエハーについても、濃度プロファイルの測定を行った。図１１が、イオン注入面からの深さ方向の濃度プロファイルを広がり抵抗法により測定した結果である。まず、厚さ５００μｍのウエハーの裏面全体を３００μｍになるまで薄くし、続いてウエハーの研削面の中央部のみを７０μｍになるまで薄くしてリブ構造のウエハーを作製した。そして、ウエハーの裏面の凹部に、ｎ+層およびｐ+層を形成するためにイオン注入および熱処理を順次行った。イオン注入の条件は、ｎ+層を形成するためのドーパントにリン（Ｐ+）を用い、ドーズ量１×１０12（ｃｍ-2）、加速電圧３ＭｅＶとした。また、ｐ+層を形成するためドーパントにボロン（Ｂ+）を用い、ドーズ量１×１０14（ｃｍ-2）、加速電圧を５０ｋｅＶとした。そして、イオン注入後の熱処理には、電気炉で４００℃、５時間のアニールを行った。図１１において、深さ０μｍは、イオン注入面である（以下、第２の試料とする）。
【００６７】
図１０から、第１の試料では、レーザー照射面から１８μｍ程度の深さまで、リチウムが拡散していることがわかる。また、図１１から、第２の試料では、イオン注入面から３μｍ程度の深さまで、リチウムが拡散していることがわかる。第１の試料と第２の試料とを比較すると、実施の形態により作製された第１の試料の方が、比較試料である第２の試料よりも深くまでドーパントが拡散していた。したがって、ドーパントにリチウムを用いて、レーザーアニールにより熱処理を行う場合のほうが、深い拡散層を形成するのによいことがわかった。
【００６８】
また、図１０より、活性化工程においてリチウムなどの拡散係数の大きなドーパントがレーザー照射時の熱により瞬時に深さ方向へ拡散される。また、長時間の熱処理を行わないので、ドーパントが基板を透過して基板から抜けてしまうことがないため、ウエハーのおもて面の表面温度が上昇することを抑えていることがわかった。また、固体レーザーと半導体レーザーを組み合わせることにより、レーザーの照射時間を制御することができるので、拡散係数の大きなドーパントが拡散し、活性化するのを調整することができる。つまり、レーザー照射面側の最表面層におけるドーパントの活性化には、波長の短い固体レーザーが寄与し、深い層へのドーパントの拡散および活性化には、シリコンへの吸収係数が大きい半導体レーザーが適している。
【００６９】
したがって、リチウムや硫黄やセレンや水素などのドーパントを従来よりも深くまで拡散させて活性化させることができるので、例えば、ＦＳ型ＩＧＢＴのｎバッファ層を従来よりも厚く形成することができる。つまり、プロセス工程中の傷やゴミの影響により、ｎバッファ層の一部がわずかに浅くなっていたとしても、ｎバッファ層の特性を維持することができる。これにより、デバイス不良の発生を防ぐことができる。また、良好なデバイス特性を有する半導体装置を製造することができる。
【００７０】
また、上述した第１の試料において、ウエハーのリブの厚さとウエハーの反り量との関係を測定した。図１２は、ウエハーのリブの厚さと反り量の関係を示す図である。まず、ｎ+層およびｐ+層が形成された第１の試料４１において、ウエハーの裏面の凹部に、種々の金属膜を組み合わせて裏面電極を形成した。また、比較試料である第２の試料４２においても、ウエハーの裏面の凹部に、第１の試料４１と同様に裏面電極を形成した。さらに、もう一つの比較試料として、ウエハーの裏面にリブ構造を有しない第３の試料４３を作製した。この第３の試料４３の作製にあたり、はじめにウエハーの裏面全体を７０μｍになるまで薄くし、ウエハーの裏面全体にリチウムおよびボロンをこの順でそれぞれ注入し、続いて電気炉アニールにより熱処理を行うことでｎ+層およびｐ+層を形成した。その後、ウエハーの裏面、つまり、ｐ+層の表面に種々の金属膜を組み合わせて裏面電極を形成した。そして、第１の試料４１、第２の試料４２および第３の試料４３のウエハーの反りを図１２に示した。
【００７１】
第１の試料４１と第３の試料４３とを比較して、第１の試料４１のほうが第３の試料４３よりも大幅にウエハーの反り量が軽減されていることがわかった。また、第１の試料４１と第２の試料４２とを比較して、第１の試料４１のほうが第２の試料４２よりもウエハーの反り量が少ないことがわかった。つまり、実施の形態により作製された第１の試料４１は、比較試料である第２の試料４２および第３の試料４３よりもウエハーの反り量が少ない。したがって、裏面電極形成後のウエハーの反りを軽減させるためには、ウエハーの形状をリブ構造とし、ドーパントに拡散係数の大きいリチウムを用いてレーザーアニールにより熱処理を行うことが好ましいことがわかった。
【産業上の利用可能性】
【００７２】
以上のように、本発明にかかる半導体装置の製造方法は、デバイス厚の薄い半導体装置を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴなどの電力用半導体装置の製造に適している。
【図面の簡単な説明】
【００７３】
【図１】実施の形態にかかる半導体装置の裏面製造プロセスについて示す断面図である。
【図２】実施の形態にかかる半導体装置の裏面製造プロセスについて示す断面図である。
【図３】実施の形態にかかる半導体装置の裏面製造プロセスについて示す断面図である。
【図４】実施の形態にかかる半導体装置の裏面製造プロセスについて示す断面図である。
【図５】実施の形態１にかかる半導体装置のダイシング工程を示す概念図である。
【図６】実施の形態におけるパルス状のレーザーのパルス波形を示す図である。
【図７】実施の形態におけるパルス状のレーザーのパルス波形および半導体レーザーの連続発振を示す図である。
【図８】硫黄、セレン、水素、砒素およびリンのシリコンに対する拡散係数の温度特性を示す図である。
【図９】実施の形態２にかかる半導体装置のダイシング工程を示す概念図である。
【図１０】実施の形態により得られたシリコン半導体の深さ方向の濃度プロファイルを示す図である。
【図１１】電気炉アニールを行ったシリコン半導体の深さ方向の濃度プロファイルを示す図である。
【図１２】半導体の外周端部の厚さと半導体の反り量の関係を示す図である。
【図１３】ＮＰＴ型ＩＧＢＴの断面構造の一例である。
【図１４】ＦＳ型ＩＧＢＴの断面構造の一例である。
【図１５】表面側プロセス終了後の断面図である。
【図１６】基板研削プロセスの断面図である。
【図１７】裏面アニールプロセスの断面図である。
【図１８】逆阻止ＩＧＢＴの断面構造の一例である。
【符号の説明】
【００７４】
１  ウエハー
８  ｐ+コレクタ層
９  裏面電極
１０  ｎバッファ層
１１  リブ
１２  能動領域
【図１】
0005839768.tif 000002
【図２】
0005839768.tif 000003
【図３】
0005839768.tif 000004
【図４】
0005839768.tif 000005
【図５】
0005839768.tif 000006
【図６】
0005839768.tif 000007
【図７】
0005839768.tif 000008
【図８】
0005839768.tif 000009
【図９】
0005839768.tif 000010
【図１０】
0005839768.tif 000011
【図１１】
0005839768.tif 000012
【図１２】
0005839768.tif 000013
【図１３】
0005839768.tif 000014
【図１４】
0005839768.tif 000015
【図１５】
0005839768.tif 000016
【図１６】
0005839768.tif 000017
【図１７】
0005839768.tif 000018
【図１８】
0005839768.tif 000019