(57)【特許請求の範囲】
【請求項１】
ＸＦＰ規格（10Gigabit  Small  Form  Factor  Pluggable）に準拠した光トランシーバであって、
電気信号を光信号に変換する送信部と、
光信号を電気信号に変換する受信部と、
ファームウェアのコンピュータプログラムを実行することによって前記送信部と前記受信部とを制御するコントローラと、
前記コントローラに対する制御用のクロック信号を受信するＳＣＬ端子と、
前記コントローラに対する制御用のデータ信号を受信するＳＤＡ端子と、
前記光トランシーバが外部装置に装着されたことを検出するためのＭｏｄ＿Ａｂｓ端子と、
ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受信するＰ＿Ｄｏｗｎ端子と、
ファームウェアのコンピュータプログラムを受信するＭｏｄ＿ＤｅＳｅｌ端子と、
第１〜第６の信号線と、
ロジック回路と、
を備え、
前記コントローラは、ファームウェアのコンピュータプログラムが格納されたメモリを有し、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受けるクロック端子を有し、
前記コントローラは、ファームウェアのコンピュータプログラムを受けるデータ端子を有し、
前記第１の信号線は、前記Ｐ＿Ｄｏｗｎ端子と前記ロジック回路の入力端とを接続し、
前記第２の信号線は、前記Ｍｏｄ＿Ａｂｓ端子と前記ロジック回路の入力端とを接続し、
前記第３の信号線は、前記Ｍｏｄ＿ＤｅＳｅｌ端子と前記データ端子とを接続し、
前記第４の信号線は、前記ロジック回路の出力端と前記クロック端子とを接続し、
前記第５の信号線は、前記ＳＣＬ端子と前記コントローラとを接続し、
前記第６の信号線は、前記ＳＤＡ端子と前記コントローラとを接続し、
前記Ｐ＿Ｄｏｗｎ端子は、前記第１の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、
前記Ｍｏｄ＿Ａｂｓ端子は、前記第２の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、
前記コントローラは、前記コントローラに対する制御用のクロック信号を、前記ＳＣＬ端子及び前記第５の信号線を介して外部から受け、
前記コントローラは、前記コントローラに対する制御用のデータ信号を、前記ＳＤＡ端子及び前記第６の信号線を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記Ｐ＿Ｄｏｗｎ端子、前記第１の信号線、前記ロジック回路、前記第４の信号線、及び前記クロック端子を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムを、前記Ｍｏｄ＿ＤｅＳｅｌ端子、前記第３の信号線、及び前記データ端子を介して外部から受け、
前記コントローラは、前記Ｍｏｄ＿ＤｅＳｅｌ端子、前記第３の信号線、及び前記データ端子を介してダウンロードしたファームウェアのコンピュータプログラムを、前記メモリに格納する、光トランシーバ。
【請求項２】
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＬｏｗ状態になり、
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記Ｐ＿Ｄｏｗｎ端子における信号の状態が前記クロック端子に伝達される、ことを特徴とする請求項１に記載の光トランシーバ。
【請求項３】
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＨｉｇｈ状態になり、
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記Ｐ＿Ｄｏｗｎ端子における信号の状態が前記クロック端子に伝達される、ことを特徴とする請求項１に記載の光トランシーバ。
【請求項４】
前記ロジック回路は、ＯＲ回路であり、
前記Ｍｏｄ＿Ａｂｓ端子及び前記第２の信号線を通る信号は、反転されてから前記ＯＲ回路に入力される、ことを特徴とする請求項１又は３に記載の光トランシーバ。
【請求項５】
前記ロジック回路は、ＮＰＮトランジスタとプルアップ抵抗素子とから成り、
前記ＮＰＮトランジスタのベース端子は、前記第２の信号線を介して前記Ｍｏｄ＿Ａｂｓ端子に接続され、
前記ＮＰＮトランジスタのコレクタ端子は、前記第４の信号線を介して前記クロック端子に接続され、
前記ＮＰＮトランジスタのエミッタ端子は、前記第１の信号線を介して前記Ｐ＿Ｄｏｗｎ端子に接続され、
前記プルアップ抵抗素子の一端は、前記ＮＰＮトランジスタの前記コレクタ端子に接続される、ことを特徴とする請求項１又は３に記載の光トランシーバ。
【請求項６】
ＸＦＰ規格（10Gigabit  Small  Form  Factor  Pluggable）に準拠した光トランシーバであって、
電気信号を光信号に変換する送信部と、
光信号を電気信号に変換する受信部と、
ファームウェアのコンピュータプログラムを実行することによって前記送信部と前記受信部とを制御するコントローラと、
前記コントローラに対する制御用のクロック信号を受信するＳＣＬ端子と、
前記コントローラに対する制御用のデータ信号を受信するＳＤＡ端子と、
前記光トランシーバが外部装置に装着されたことを検出するためのＭｏｄ＿Ａｂｓ端子と、
ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受信するＴＸ＿ＤＩＳ端子と、
ファームウェアのコンピュータプログラムを受信するＰ＿Ｄｏｗｎ端子と、
第１〜第６の信号線と、
ロジック回路と、
を備え、
前記コントローラは、ファームウェアのコンピュータプログラムが格納されたメモリを有し、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受けるクロック端子を有し、
前記コントローラは、ファームウェアのコンピュータプログラムを受けるデータ端子を有し、
前記第１の信号線は、前記ＴＸ＿ＤＩＳ端子と前記ロジック回路の入力端とを接続し、
前記第２の信号線は、前記Ｍｏｄ＿Ａｂｓ端子と前記ロジック回路の入力端とを接続し、
前記第３の信号線は、前記Ｐ＿Ｄｏｗｎ端子と前記データ端子とを接続し、
前記第４の信号線は、前記ロジック回路の出力端と前記クロック端子とを接続し、
前記第５の信号線は、前記ＳＣＬ端子と前記コントローラとを接続し、
前記第６の信号線は、前記ＳＤＡ端子と前記コントローラとを接続し、
前記ＴＸ＿ＤＩＳ端子は、前記第１の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、
前記Ｍｏｄ＿Ａｂｓ端子は、前記第２の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、
前記コントローラは、前記コントローラに対する制御用のクロック信号を、前記ＳＣＬ端子及び前記第５の信号線を介して外部から受け、
前記コントローラは、前記コントローラに対する制御用のデータ信号を、前記ＳＤＡ端子及び前記第６の信号線を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記ＴＸ＿ＤＩＳ端子、前記第１の信号線、前記ロジック回路、前記第４の信号線、及び前記クロック端子を介して外部から受け、
前記コントローラは、ファームウェアのコンピュータプログラムを、前記Ｐ＿Ｄｏｗｎ端子、前記第３の信号線、及び前記データ端子を介して外部から受け、
前記コントローラは、前記Ｐ＿Ｄｏｗｎ端子、前記第３の信号線、及び前記データ端子を介してダウンロードしたファームウェアのコンピュータプログラムを、前記メモリに格納する、光トランシーバ。
【請求項７】
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＬｏｗ状態になり、
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記ＴＸ＿ＤＩＳ端子における信号の状態が前記クロック端子に伝達される、ことを特徴とする請求項６に記載の光トランシーバ。
【請求項８】
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＨｉｇｈ状態になり、
前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記ＴＸ＿ＤＩＳ端子における信号の状態が前記クロック端子に伝達される、ことを特徴とする請求項６に記載の光トランシーバ。
【請求項９】
前記ロジック回路は、ＯＲ回路であり、
前記Ｍｏｄ＿Ａｂｓ端子及び前記第２の信号線を通る信号は、反転されてから前記ＯＲ回路に入力される、ことを特徴とする請求項６又は８に記載の光トランシーバ。
【請求項１０】
前記ロジック回路は、ＮＰＮトランジスタとプルアップ抵抗素子とから成り、
前記ＮＰＮトランジスタのベース端子は、前記第２の信号線を介して前記Ｍｏｄ＿Ａｂｓ端子に接続され、
前記ＮＰＮトランジスタのコレクタ端子は、前記第４の信号線を介して前記クロック端子に接続され、
前記ＮＰＮトランジスタのエミッタ端子は、前記第１の信号線を介して前記ＴＸ＿ＤＩＳ端子に接続され、
前記プルアップ抵抗素子の一端は、前記ＮＰＮトランジスタの前記コレクタ端子に接続される、ことを特徴とする請求項６又は８に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＸＦＰ規格に準拠した光トランシーバに関する。
【背景技術】
【０００２】
光トランシーバにはＸＦＰ規格（非特許文献１）に準拠したものが用いられる。ＸＦＰ規格に準拠した光トランシーバは、Ｐ＿Ｄｏｗｎ端子と、Ｍｏｄ＿Ａｂｓ端子とを有する。Ｐ＿Ｄｏｗｎ端子は、光トランシーバの監視制御機能を有効にしたまま光通信に関係する機能を止める端子である。Ｐ＿Ｄｏｗｎ端子は、消費電力を抑制した状態に切り替えるための端子である。Ｐ＿Ｄｏｗｎ端子は、光トランシーバ内でＣＰＵまたは制御回路に接続されている。Ｍｏｄ＿Ａｂｓ端子（Ｍｏｄ＿Ａｂｓ：Module  Absence）は、光トランシーバが通信装置（ホスト装置）へ装着されたことを検出するための端子である。Ｍｏｄ＿Ａｂｓ端子は、光トランシーバ内で直接または抵抗を経由してＧＮＤに接続されている。光トランシーバは、ＳＣＬ端子及びＳＤＡ端子を有する。ＳＣＬ端子及びＳＤＡ端子は、Ｉ２Ｃ規格に準拠した二線式シリアルインタフェースの二つの端子である。光トランシーバにおいて、ＳＣＬ端子及びＳＤＡ端子は、光トランシーバのコントローラ（ＣＰＵ）に設けられたＩ２Ｃレシーバ（光トランシーバの識別情報を格納したメモリまたは監視制御用のレジスタを含む。）に接続されている。なお、Ｉ２Ｃレシーバとコントローラとが別体となっている構成の光トランシーバも存在する。光トランシーバは、Ｍｏｄ＿ＤｅＳｅｌ端子を有する。Ｍｏｄ＿ＤｅＳｅｌ端子は、ＳＣＬとＳＤＡとによるＩ２Ｃバスへの応答を制御する端子である。Ｍｏｄ＿ＤｅＳｅｌ端子は、Ｈｉｇｈ状態のときはＩ２Ｃアクセス要求を無視し、Ｌｏｗ状態のときはＩ２Ｃアクセス要求に応答する。Ｍｏｄ＿ＤｅＳｅｌ端子は、１つのＩ２Ｃバスに複数のＸＦＰトランシーバを並列に接続することを可能とする。
【０００３】
光トランシーバは、送信部と受信部とを有する。受信部は、外部から光信号を受信し、この光信号を電気信号に変換する。受信部は、光信号を受けるフォトダイオード（ＰＤ）と、ＰＤからの出力信号を増幅するトランスインピーダンスアンプ（ＴＩＡ）とを有する。送信部は、電気信号を光信号に変換し、この光信号を外部に送信する。送信部は、光信号を出力するレーザダイオード（ＬＤ）と、ＬＤを駆動するドライバ回路（ＬＤＤ）とを有する。光トランシーバのコントローラは、ＬＤＤに接続されており、送信部の監視及び制御を行う。
【０００４】
光トランシーバのコントローラのＣＰＵは、コントローラ内のメモリに格納されたファームウェアのコンピュータプログラムを実行することによって、送信部と受信部とに対する監視及び制御を行う。ファームウェアのコンピュータプログラムは、更新可能である。光トランシーバのコントローラは、ファームウェアのコンピュータプログラムを、外部からダウンロードする。ダウンロードするためのインターフェースの具体例は、非特許文献２，３，４に開示されている。非特許文献２，３，４には、シリアルバスを用いたインターフェースが開示されている。シリアルバスは、二種類の信号線、すなわち、クロック信号線及びデータ信号線からなる。
【０００５】
特許文献１には光トランシーバのファームウェアのダウンロードに係る技術が開示されている。特許文献１に記載の光トランシーバは、入力電気信号を受信し、増幅して出力する駆動増幅器と、増幅された入力電気信号を受信し、光信号に変換して伝送路光ファイバに出力する発光素子と、ファームウェア又は初期値を保持し、ファームウェア又は初期値を用いて駆動増幅器及び発光素子の動作を制御するとともに、伝送路光ファイバ上の光信号に外部から重畳された書き込み光信号に応じて、ファームウェア又は初期値を書き込み又は書き換える制御回路とを有する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１０９４００号公報
【非特許文献】
【０００７】
【非特許文献１】”SFFCommittee,  INF-8077i  10  Gigabit  Small  Form  Factor  Pluggable  Module,  Revision,  4.5  August  31,  2005、[retrieved  on  23  March  2012]、Retrievedfrom the Internet：＜URL:ftp://ftp.seagate.com/pub/sff/INF-8077.PDF
【非特許文献２】“Downloading（In-Circuit  Programming）via  I2C”、アナデバADuC7023、Ｐ．３２、[online]、[retrieved  on  23  March  2012]、Retrieved  from  the  Internet：＜URL:http://www.analog.com/jp/processors-dsp/analog-microcontrollers/aduc7023/processors/product.html＞、＜URL:http://www.analog.com/static/imported-files/data_sheets/ADuC7023.pdf＞
【非特許文献３】“LPC111x/LPC11Cxx  Serial  Wire  Debug  (SWD)”、NXP、Ｐ．３４４、Chapter22、[online]、[retrieved  on  23  March  2012]、Retrieved  from  the  Internet:＜URL:http://www.nxp.com/technical-support-portal/50809/71391/user-manuals＞、＜URL:http://www.nxp.com/documents/user_manual/UM10398.pdf＞
【非特許文献４】“C2Interface”、Silabs、Ｐ．２２３、[online]、[retrieved  on  23  March  2012]、Retrieved  from  the  Internet:＜URL:http://www.silabs.com/support/pages/support.aspx?ProductFamily=Small+Form+Factor+MCUs#Data_Sheets＞、＜URL:http://www.silabs.com/pages/DownloadDoc.aspx?FILEURL=Support%20Documents/TechnicalDocs/C8051F31x.pdf&src=SupportDocLibrary＞
【発明の概要】
【発明が解決しようとする課題】
【０００８】
光トランシーバの動作制御を行うコントローラ内のメモリにファームウェアのコンピュータプログラムを書き込むには、ダウンロードインターフェース端子が光トランシーバの外部には露出していないので（ＸＦＰ  ＭＳＡでは、そのような外部端子を規定していない）、光トランシーバを分解し、ダウンロードインターフェース端子に接続するコネクタを追加する加工等が必要となる。これに対し、特許文献１の光トランシーバは、ファームウェアのコンピュータプログラムを示す信号を光信号として受信し、この光信号を光トランシーバのコントローラ内のメモリに書き込み可能な電気信号に変換するので、光トランシーバを分解しコネクタを追加する加工等を行うこと無く、ファームウェアのコンピュータプログラムを光トランシーバのコントローラ内のメモリに書き込むことができる。また、光トランシーバのコントローラからのリターン信号を光信号に変換し、この光信号を外部に出力することによって、光トランシーバを分解しコネクタを追加する加工等を行うこと無く、光トランシーバのコントローラからのリターン信号の読み出しが可能となる。
【０００９】
しかしながら、特許文献１のように、光信号を、光トランシーバのコントローラ内のメモリに書き込み可能な電気信号に変換するためには、光信号を電気信号に変換するための回路、フィルタ回路及び検波を行う回路、等の構成が更に必要となる。また、光トランシーバのコントローラからのリターン信号を光信号に変換するためには、光トランシーバのコントローラからの電気信号を光信号に変換する回路が更に必要となる。光トランシーバ以外においても、ファームウェアを示す電気信号を光トランシーバに送信する光信号に変換する装置と、光トランシーバから受信した光信号を電気信号に変換する装置とが更に必要になる。従って、回路が複雑となり、回路の規模も増大し、更に、コストも増大する。そこで、本発明の目的は、上記の事情を鑑みてなされたものであり、ＸＦＰ規格に準拠した光トランシーバにおいて、光トランシーバのコントローラに対する書き込みを容易にすることである。
【課題を解決するための手段】
【００１０】
本発明の光トランシーバは、ＸＦＰ規格（10GigabitSmallFormFactorPluggable）に準拠した光トランシーバであって、電気信号を光信号に変換する送信部と、光信号を電気信号に変換する受信部と、ファームウェアのコンピュータプログラムを実行することによって前記送信部と前記受信部とを制御するコントローラと、前記コントローラに対する制御用のクロック信号を受信するＳＣＬ端子と、前記コントローラに対する制御用のデータ信号を受信するＳＤＡ端子と、前記光トランシーバが外部装置に装着されたことを検出するためのＭｏｄ＿Ａｂｓ端子と、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受信する第１の端子と、ファームウェアのコンピュータプログラムを受信する第２の端子と、第１〜第６の信号線と、ロジック回路と、を備え、前記コントローラは、ファームウェアのコンピュータプログラムが格納されたメモリを有し、前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受けるクロック端子を有し、前記コントローラは、ファームウェアのコンピュータプログラムを受けるデータ端子を有し、前記第１の信号線は、前記第１の端子と前記ロジック回路の入力端とを接続し、前記第２の信号線は、前記Ｍｏｄ＿Ａｂｓ端子と前記ロジック回路の入力端とを接続し、前記第３の信号線は、前記第２の端子と前記データ端子とを接続し、前記第４の信号線は、前記ロジック回路の出力端と前記クロック端子とを接続し、前記第５の信号線は、前記ＳＣＬ端子と前記コントローラとを接続し、前記第６の信号線は、前記ＳＤＡ端子と前記コントローラとを接続し、前記第１の端子は、前記第１の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、前記Ｍｏｄ＿Ａｂｓ端子は、前記第２の信号線、前記ロジック回路、及び前記第４の信号線を介して、前記クロック端子に接続されており、前記コントローラは、前記コントローラに対する制御用のクロック信号を、前記ＳＣＬ端子及び前記第５の信号線を介して外部から受け、前記コントローラは、前記コントローラに対する制御用のデータ信号を、前記ＳＤＡ端子及び前記第６の信号線を介して外部から受け、前記コントローラは、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を、前記第１の端子、前記第１の信号線、前記ロジック回路、前記第４の信号線、及び前記クロック端子を介して外部から受け、前記コントローラは、ファームウェアのコンピュータプログラムを、前記第２の端子、前記第３の信号線、及び前記データ端子を介して外部から受け、前記コントローラは、前記第２の端子、前記第３の信号線、及び前記データ端子を介してダウンロードしたファームウェアのコンピュータプログラムを、前記メモリに格納することを特徴とする。
【００１１】
このように、本発明に係る光トランシーバによれば、ファームウェアのコンピュータプログラムのダウンロードに用いるクロック信号を受けるクロック端子がＸＦＰ規格の第１の端子及びＭｏｄ＿Ａｂｓ端子に接続され、ファームウェアのコンピュータプログラムを受けるデータ端子がＸＦＰ規格の第２の端子に接続されている。よって、ＸＦＰ規格に準拠した光トランシーバを分解しコネクタを追加する加工等を行うこと無く、回路を複雑とすること無く、回路の規模を増大させること無く、コストも増大させること無く、既存のＸＦＰ規格の端子を用いることによって、ファームウェアのコンピュータプログラムを外部からダウンロードできる。
【００１２】
本発明に係る光トランシーバにおいて、前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＬｏｗ状態になる、ことが好ましい。従って、本発明は、コンピュータプログラムのダウンロードを行っていないときに、クロック端子をＬｏｗ状態にする場合において、Ｍｏｄ＿Ａｂｓ端子の信号がＬｏｗ状態のときにクロック端子に入力される信号がＬｏｗ状態となり、通信待ち状態となる。このため、クロック端子及びデータ端子を介したコントローラのダウンロードインターフェース（ファームウェアのコンピュータプログラムをダウンロードするためのＸＦＰ規格のインターフェース）が動作することがなく、よって、光トランシーバが光通信装置と通信を行っている最中には、光トランシーバは、このダウンロードインターフェースによる影響を受けない。
【００１３】
本発明に係る光トランシーバにおいて、前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＬｏｗ状態のときに、前記ロジック回路の出力端と前記第４の信号線とにおける信号がＨｉｇｈ状態になる、ことが好ましい。従って、本発明は、コンピュータプログラムのダウンロードを行っていないときに、クロック端子をＨｉｇｈ状態にする場合において、光トランシーバが光通信装置と通信を行っている最中には、クロック端子及びデータ端子を介したコントローラのダウンロードインターフェースが動作しない構成とすることができる。
【００１４】
本発明に係る光トランシーバにおいて、前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記第１の端子における信号の状態が前記クロック端子に伝達される、ことが好ましい。従って、ファームウェアダウンロード装置に光トランシーバが接続され、Ｍｏｄ＿Ａｂｓ端子がＨｉｇｈ状態になると、第１の端子の信号がクロック端子に伝達されるようになり、ファームウェアのコンピュータプログラムのダウンロードが可能となる。
【００１５】
本発明に係る光トランシーバにおいて、前記第３の信号線を介して前記データ端子と接続されている前記第２の端子は、Ｐ＿Ｄｏｗｎ端子である、ことが好ましい。従って、ファームウェアダウンロード装置に光トランシーバが接続されたときに、ファームウェアのコンピュータプログラムを、Ｐ＿Ｄｏｗｎ端子を介してダウンロードできる。
【００１６】
本発明に係る光トランシーバにおいて、前記Ｍｏｄ＿Ａｂｓ端子と前記第２の信号線とにおける信号がＨｉｇｈ状態のときに、前記第１の端子における信号の状態が前記クロック端子に伝達される、ことが好ましい。従って、ファームウェアダウンロード装置に光トランシーバが接続され、Ｍｏｄ＿Ａｂｓ端子がＨｉｇｈ状態になると、第１の端子の信号がクロック端子に伝達されるようになり、ファームウェアのコンピュータプログラムのダウンロードが可能となる。
【００１７】
本発明に係る光トランシーバにおいて、前記第３の信号線を介して前記データ端子と接続されている前記第２の端子は、Ｐ＿Ｄｏｗｎ端子である、ことが好ましい。従って、ファームウェアダウンロード装置に光トランシーバが接続されたときに、ファームウェアのコンピュータプログラムを、Ｐ＿Ｄｏｗｎ端子を介してダウンロードできる。
【００１８】
本発明に係る光トランシーバにおいて、前記ロジック回路は、ＯＲ回路であり、前記Ｍｏｄ＿Ａｂｓ端子及び前記第２の信号線を通る信号は、反転されてから前記ＯＲ回路に入力される、ことが好ましい。従って、本発明は、コンピュータプログラムのダウンロードを行っていないときに、クロック端子をＨｉｇｈ状態にする場合において、光トランシーバが光通信装置に接続され、Ｍｏｄ＿Ａｂｓ端子の信号がＬｏｗ状態となっているときには、クロック端子がＨｉｇｈ状態に維持される。このため、光トランシーバが光通信装置と通信を行っている最中には、光トランシーバは、ダウンロードインターフェースによる影響を受けない。
【００１９】
本発明に係る光トランシーバにおいて、前記ロジック回路は、ＮＰＮトランジスタとプルアップ抵抗素子とから成り、前記ＮＰＮトランジスタのベース端子は、前記第２の信号線を介して前記Ｍｏｄ＿Ａｂｓ端子に接続され、前記ＮＰＮトランジスタのコレクタ端子は、前記第４の信号線を介して前記クロック端子に接続され、前記ＮＰＮトランジスタのエミッタ端子は、前記第１の信号線を介して前記第１の端子に接続され、前記プルアップ抵抗素子の一端は、前記ＮＰＮトランジスタの前記コレクタ端子に接続される、ことが好ましい。従って、本発明は、ロジック回路をＮＰＮトランジスタとプルアップ抵抗素子とから成る簡単な構成によって実現できる。
【発明の効果】
【００２０】
本発明によれば、ＸＦＰ規格に準拠した光トランシーバにおいて、光トランシーバのコントローラに対するファームウェアの書き込みを容易にできる。
【図面の簡単な説明】
【００２１】
【図１】実施形態に係る光トランシーバの構成を示す図である。
【図２】ファームウェア書き込み装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【図３】光通信装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【図４】変形例に係る光トランシーバの構成を示す。
【図５】ＸＦＰＭＳＡで規定された端子を示す。
【図６】変形例に係る光トランシーバにファームウェア書き込み装置が接続された図を示す。
【図７】変形例に係る光トランシーバの構成を示す。
【図８】変形例に係る光トランシーバの構成を示す。
【図９】変形例に係る光トランシーバの構成を示す。
【図１０】変形例に係る光トランシーバの構成を示す。
【図１１】変形例に係る光トランシーバの構成を示す。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１〜３を参照して、実施形態に係る光トランシーバを説明する。図１は、実施形態に係る光トランシーバの構成を示す図である。図２は、ファームウェア書き込み装置に接続された実施形態に係る光トランシーバの構成を示す図である。図３は、光通信装置に接続された実施形態に係る光トランシーバの構成を示す図である。
【００２３】
図１〜３に示す光トランシーバ１は、実施形態に係る光トランシーバである。光トランシーバ１の構成は、ＸＦＰ規格（10Gigabit  Small  Form  Factor  Pluggable）に準拠している。光トランシーバ１は、ファームウェア書き込み装置１１、及び、光通信装置１５に接続されて用いられる。光トランシーバ１は、光ファイバに接続され、光ファイバを介して光信号を送受する。
【００２４】
光トランシーバ１は、送信部３、受信部５、コントローラ７、クロック端子７ｅ、データ端子７ｆ、ＡＮＤゲート７ｙ、プルアップ抵抗素子９ａ、プルアップ抵抗素子９ｂ、プルダウン抵抗素子９ｃ、電源Ｖｃｃ１及び電源Ｖｃｃ２を備える。光トランシーバ１は、信号入力端子３ｅ、信号入力端子３ｉ、信号出力端子５ｅ、Ｐ＿Ｄｏｗｎ端子７ｐ、Ｍｏｄ＿Ａｂｓ端子７ｑ、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、ＳＣＬ端子７ｓ及びＳＤＡ端子７ｔを備える。光トランシーバ１は、信号線３ｆ、信号線３ｊ、信号線５ｆ、信号線７ｃ、信号線７ｄ、信号線７ｇ、信号線７ｈ、信号線７ｉ、信号線７ｊ、信号線７ｋ、信号線７ｌ、信号線７ｍ及び信号線７ｎを有する。信号入力端子３ｅ、信号入力端子３ｉ、信号出力端子５ｅ、Ｐ＿Ｄｏｗｎ端子７ｐ、Ｍｏｄ＿Ａｂｓ端子７ｑ、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、ＳＣＬ端子７ｓ及びＳＤＡ端子７ｔは、ＸＦＰ規格に準拠しており、ファームウェア書き込み装置１１及び光通信装置１５の複数の端子にそれぞれ接続可能である。
【００２５】
送信部３は、信号入力端子３ｅと信号線３ｆとを介して入力される電気信号を光信号３ｇに変換する。送信部３は、ＬＤ３ａ（ＬＤ：Laser  Diode）と、ＬＤＤ３ｂ（LD  Driver）と、検出素子３ｈとを有する。送信部３は、駆動信号線３ｃとモニタ信号線３ｄとを有する。駆動信号線３ｃは、ＬＤ３ａとＬＤＤ３ｂとを接続する。モニタ信号線３ｄは、検出素子３ｈとＬＤＤ３ｂとを接続する。信号線３ｆは、ＬＤＤ３ｂと信号入力端子３ｅとを接続する。ＬＤＤ３ｂは、信号線３ｆと信号線３ｊと信号線７ｃとに接続されている。ＬＤ３ａは、光信号３ｇを光ファイバに出力する。ＬＤ３ａは、駆動信号線３ｃを介してＬＤＤ３ｂから入力される駆動信号に応じて、光信号３ｇを出力する。
【００２６】
検出素子３ｈは、ＬＤ３ａの発光強度をモニタするためのフォトダイオードである。検出素子３ｈは、ＬＤ３ａの発光強度を検出し、発光強度に応じた電気信号（電流）を出力する。検出素子３ｈから出力される電気信号は、モニタ信号線３ｄ、ＬＤＤ３ｂ、信号線７ｃを介してコントローラ７に送られる。
【００２７】
ＬＤＤ３ｂは、信号線７ｃを介して、コントローラ７から制御・監視を受ける。ＬＤＤ３ｂは、信号入力端子３ｅと信号線３ｆとを介して外部（光通信装置１５）から電気信号を受ける。ＬＤＤ３ｂは、信号入力端子３ｉと信号線３ｊとを介して光通信装置１５から基準クロック信号を受ける。ＬＤＤ３ｂは、光通信装置１５からの、電気信号と、基準クロック信号とに応じて、ＬＤ３ａに対する駆動信号を、駆動信号線３ｃに出力する。
【００２８】
受信部５は、受信部５に入力される光信号５ｇを電気的な受信信号に変換し、この受信信号を信号線５ｆと信号出力端子５ｅとを介して外部（光通信装置１５）に出力する。受信部５は、ＰＤ５ａ（ＰＤ：Photo  Diode）とＴＩＡ５ｂ（ＴＩＡ：Trans  Impedance  Amplifier）とを有する。受信部５は、受信信号線５ｃとモニタ信号線５ｄとを有する。受信信号線５ｃは、ＰＤ５ａとＴＩＡ５ｂとを接続する。モニタ信号線５ｄは、ＰＤ５ａとＴＩＡ５ｂとを接続する。信号線５ｆは、ＴＩＡ５ｂと信号出力端子５ｅとを接続する。ＴＩＡ５ｂは、信号線５ｆと信号線７ｄとに接続されている。
【００２９】
ＰＤ５ａは、光ファイバから光信号５ｇを受ける。ＰＤ５ａは、光信号５ｇに対応する電気信号を、受信信号線５ｃを介して、ＴＩＡ５ｂに出力する。ＰＤ５ａは、光信号５ｇのモニタ結果を示すモニタ信号を、モニタ信号線５ｄ、ＴＩＡ５ｂ、信号線７ｄを介してコントローラ７に送る。ＰＤ５ａからモニタ信号線５ｄを介して出力される電気信号は、光信号５ｇの光強度を示す。
【００３０】
ＴＩＡ５ｂは、信号線７ｄを介して、コントローラ７から制御・監視を受ける。ＴＩＡ５ｂは、光信号５ｇに応じてＰＤ５ａから受信信号線５ｃを介して送られる電気信号を増幅し、この増幅後の電気信号（受信信号）を、信号線５ｆと信号出力端子５ｅとを介して外部（光通信装置１５）に出力する。
【００３１】
コントローラ７は、Ｉ２Ｃレシーバ７ａ、メモリ７ｂ及びバッファＢｕｆ１を有する。コントローラ７は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ等を有し、メモリ７ｂは、このＲＯＭを含む。メモリ７ｂは、特に、ファームウェアのコンピュータプログラムＰｒを格納する。コントローラ７のＣＰＵは、メモリ７ｂに格納されているコンピュータプログラムＰｒを実行する。コントローラ７のＣＰＵは、コンピュータプログラムＰｒを実行することによって、光トランシーバ１の各種センサ（例えば、検出素子３ｈや図示しない温度センサ等）を用いて、光トランシーバ１の電源電圧の監視、光トランシーバ１の内部温度の監視、ＬＤ３ａ及びＴＩＡ５ｂの動作の監視など、光トランシーバ１の動作を統括的に監視し、更に、送信部３及び受信部５のオン・オフの制御、送信部３から出力される信号の伝送速度の設定など、光トランシーバ１の動作を統括的に制御する。
【００３２】
バッファＢｕｆ１は、クロック端子７ｅとデータ端子７ｆとに接続されている。信号線７ｌは、クロック端子７ｅと、ＡＮＤゲート７ｙの出力端７ｙ３とを接続する。信号線７ｈは、ＡＮＤゲート７ｙの入力端７ｙ１と、Ｐ＿Ｄｏｗｎ端子７ｐとを接続する。Ｐ＿Ｄｏｗｎ端子７ｐは、光トランシーバ１の監視制御機能を有効にしたまま光通信に関係する機能を止め、光トランシーバ１を制御する制御信号を入力する端子である。信号線７ｈには、プルアップ抵抗素子９ａの一端が接続されている。プルアップ抵抗素子９ａの他端には、電源Ｖｃｃ１が接続されている。Ｐ＿Ｄｏｗｎ端子７ｐは、プルアップ抵抗素子９ａを介してプルアップされている。
【００３３】
信号線７ｉは、ＡＮＤゲート７ｙの入力端７ｙ２と、Ｍｏｄ＿Ａｂｓ端子７ｑとを接続する。Ｍｏｄ＿Ａｂｓ端子７ｑは、外部装置の装着状態を検出する信号を出力する端子である。信号線７ｉには、プルダウン抵抗素子９ｃの一端が接続されている。プルダウン抵抗素子９ｃの他端には、シグナルグラウンドが接続されている。Ｍｏｄ＿Ａｂｓ端子７ｑは、プルダウン抵抗素子９ｃを介してプルダウンされている。
【００３４】
信号線７ｊは、データ端子７ｆとＭｏｄ＿ＤｅＳｅｌ端子７ｒとを接続する。信号線７ｊには、プルアップ抵抗素子９ｂの一端が接続されている。プルアップ抵抗素子９ｂの他端には、電源Ｖｃｃ２が接続されている。Ｍｏｄ＿ＤｅＳｅｌ端子７ｒは、プルアップ抵抗素子９ｂを介してプルアップされている。
【００３５】
コントローラ７は、端子７ｕと端子７ｖと端子７ｗと端子７ｘとを更に有し、Ｉ２Ｃレシーバ７ａは、バッファＢｕｆ２を有する。バッファＢｕｆ２は、端子７ｕと端子７ｖと端子７ｗと端子７ｘとに接続されている。信号線７ｇは、端子７ｕとＰ＿Ｄｏｗｎ端子７ｐとを接続する。信号線７ｋは、端子７ｖとＭｏｄ＿ＤｅＳｅｌ端子７ｒとを接続する。信号線７ｍは、端子７ｗとＳＣＬ端子７ｓとを接続する。信号線７ｎは、端子７ｘとＳＤＡ端子７ｔとを接続する。信号線７ｍと信号線７ｎとは、Ｉ２Ｃバスを構成することができる。Ｍｏｄ＿ＤｅＳｅｌ端子７ｒは、ＳＣＬ端子７ｓとＳＤＡ端子７ｔとによるＩ２Ｃバスへの応答を制御する端子である。
【００３６】
Ｉ２Ｃレシーバ７ａは、メモリやレジスタを更に有する。Ｉ２Ｃレシーバ７ａのメモリには、光トランシーバ１の識別情報を示すデータが格納される。Ｉ２Ｃレシーバ７ａのレジスタは、コントローラ７のＣＰＵによってコンピュータプログラムＰｒの実行時などに用いられる。なお、Ｉ２Ｃレシーバ７ａは、コントローラ７とは別体に設けることもできる。
【００３７】
図２には、光トランシーバ１に接続されたファームウェア書き込み装置１１の構成が示されている。ファームウェア書き込み装置１１は、コンピュータプログラムＰｒをコントローラ７に提供するための装置である。コントローラ７は、Ｐ＿Ｄｏｗｎ端子７ｐとＭｏｄ＿ＤｅＳｅｌ端子７ｒとを用いて、ファームウェア書き込み装置１１からコンピュータプログラムＰｒをダウンロードする。ファームウェア書き込み装置１１は、ファームウェアダウンロード装置１３、信号線１３ａ、信号線１３ｂ、信号線１３ｄ、Ｖｃｃ１３ｅ、端子１３ｆ及び端子１３ｇを備える。ファームウェアダウンロード装置１３は、バッファＢｕｆ３を有する。端子１３ｆと端子１３ｇとは、バッファＢｕｆ３に接続されている。
【００３８】
ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、信号線１３ａは、端子１３ｆとＰ＿Ｄｏｗｎ端子７ｐとを接続する。ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、信号線１３ｂは、端子１３ｇとＭｏｄ＿ＤｅＳｅｌ端子７ｒとを接続する。ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、信号線１３ｄは、電源１３ｅとＭｏｄ＿Ａｂｓ端子７ｑとを接続し、よって、Ｍｏｄ＿Ａｂｓ端子７ｑは、信号線１３ｄを介して、Ｖｃｃ１３ｅによってプルアップされる。信号線１３ａと信号線１３ｂとは、Ｉ２Ｃバスを構成することができる。
【００３９】
クロック端子７ｅは、ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、端子１３ｆ、信号線１３ａ、Ｐ＿Ｄｏｗｎ端子７ｐ、信号線７ｈ、ＡＮＤゲート７ｙ、信号線７ｌを介して、ファームウェアダウンロード装置１３から、コンピュータプログラムＰｒのダウンロードに用いるクロック信号を受ける。
【００４０】
データ端子７ｆは、ファームウェア書き込み装置１１が光トランシーバ１に接続されている場合に、端子１３ｇ、信号線１３ｂ、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、信号線７ｊを介して、ファームウェアダウンロード装置１３から、コンピュータプログラムＰｒを受ける。ファームウェア書き込み装置１１が接続されている光トランシーバ１において、コントローラ７は、端子１３ｇ、信号線１３ｂ、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、信号線７ｊ、データ端子７ｆを介して、コンピュータプログラムＰｒをダウンロードし、ダウンロードしたコンピュータプログラムＰｒを、メモリ７ｂに格納する。
【００４１】
次に、コンピュータプログラムＰｒをダウンロードする場合の光トランシーバ１の動作を説明する。光トランシーバ１は、ファームウェアのコンピュータプログラムＰｒをダウンロードする場合、図２に示すように、コンピュータプログラムＰｒの提供元であるファームウェア書き込み装置１１に接続される。ファームウェアダウンロード装置１３の端子１３ｆが、Ｐ＿Ｄｏｗｎ端子７ｐを経由してクロック端子７ｅに接続される。また、ファームウェアダウンロード装置１３の端子１３ｇが、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒを経由してデータ端子７ｆに接続される。このとき、ファームウェアダウンロード装置１３から、クロック信号が、端子１３ｆ、信号線１３ａ、Ｐ＿Ｄｏｗｎ端子７ｐ、信号線７ｈを介して、ＡＮＤゲート７ｙに入力される。ファームウェアダウンロード装置１３から、データ信号が、端子１３ｇ、信号線１３ｂ、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、信号線７ｊを介して、データ端子７ｆに入力される。
【００４２】
端子１３ｆとクロック端子７ｅとの間でクロック信号が送受できるためには、Ｈｉｇｈ状態のクロック信号が端子１３ｆから出力された場合に、コントローラ７がクロック端子７ｅを介してこのＨｉｇｈ状態のクロック信号を検知できる必要がある。コントローラ７がクロック端子７ｅを介してＨｉｇｈ状態のクロック信号を検知できるためには、プルアップ抵抗素子９ａの抵抗値Ｒ１を、端子１３ｆがＨｉｇｈ状態の場合にクロック端子７ｅもＨｉｇｈ状態であるとコントローラ７が検知できるように、設定する必要がある。
【００４３】
具体的には、クロック端子７ｅがＨｉｇｈ状態であるとコントローラ７が検知するクロック端子７ｅの閾値電位をＶＩＨとし、クロック端子７ｅの実際の電位をＶ１とすると、Ｖ１がＶＩＨよりも大きいこと（Ｖ１＞ＶＩＨ）が必要となる。ここで、プルアップ抵抗素子９ａを流れる電流をＩ１とし、プルアップ抵抗素子９ａの抵抗値をＲ１とすると、Ｖ１＝Ｒ１×Ｉ１の関係が成立するので、端子１３ｆがＨｉｇｈ状態の場合にクロック端子７ｅがＨｉｇｈ状態であることをコントローラ７が検知できるためには、Ｖ１＞ＶＩＨの関係から、プルアップ抵抗素子９ａの抵抗値Ｒ１が、Ｒ１＞ＶＩＨ／Ｉ１の関係を満たす必要がある。
【００４４】
光トランシーバ１がファームウェア書き込み装置１１に接続されている場合、ＡＮＤゲート７ｙは、Ｈｉｇｈ状態の信号を、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ、入力端７ｙ２を介して、ファームウェア書き込み装置１１から受ける。Ｍｏｄ＿Ａｂｓ端子７ｑ及び信号線７ｉにおける信号がＨｉｇｈ状態のときに、Ｐ＿Ｄｏｗｎ端子７ｐにおける信号の状態がクロック端子７ｅに伝達される。よって、ＡＮＤゲート７ｙは、ファームウェア書き込み装置１１から受けたクロック信号を出力端７ｙ３及び信号線７ｌを介してクロック端子７ｅに送る。従って、コントローラ７へのファームウェアのコンピュータプログラムＰｒのダウンロードが正常に行える。
【００４５】
なお、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒは、Ｉ２Ｃレシーバ７ａの入力端子なので、データ端子７ｆのデータに影響を与えることはない。Ｍｏｄ＿ＤｅＳｅｌ端子７ｒには、Ｉ２Ｃバスアクセス応答の有無を制御するＭｏｄ＿ＤｅＳｅｌ信号が入力される。また、コンピュータプログラムＰｒのダウンロード時は、ＳＣＬ端子７ｓ、ＳＤＡ端子７ｔへの入力がないため、Ｉ２Ｃレシーバ７ａが誤動作することはない。
【００４６】
図３には、光通信装置１５が接続された光トランシーバ１の構成が示されている。光通信装置１５は、光トランシーバ１が送信する光信号３ｇに対応する電気的な信号を光トランシーバ１に出力し、光トランシーバ１が受信した光信号５ｇに対応する電気的な受信信号を光トランシーバ１から受ける従来の光通信装置である。光通信装置１５は、信号変換装置１７、信号線１７ａ、信号線１７ｂ、信号線１７ｃ、信号出力端子１７ｄ、信号出力端子１７ｅ、信号入力端子１７ｆ、制御部１９、プルアップ抵抗素子１９ａ、プルアップ抵抗素子１９ｂ、プルアップ抵抗素子１９ｃ、信号線１９ｄ、信号線１９ｅ、信号線１９ｆ、信号線１９ｇ、信号線１９ｈ、端子１９ｉ、端子１９ｊ、端子１９ｋ、端子１９ｌ、端子１９ｍ、電源Ｖｃｃ３、電源Ｖｃｃ４及び電源Ｖｃｃ５を備える。
【００４７】
信号変換装置１７は、バッファＢｕｆ４を有する。バッファＢｕｆ４は、信号出力端子１７ｄと信号出力端子１７ｅと信号入力端子１７ｆとに接続されている。制御部１９は、バッファＢｕｆ５を有する。バッファＢｕｆ５は、端子１９ｉと端子１９ｊと端子１９ｋと端子１９ｌと端子１９ｍとに接続されている。
【００４８】
プルアップ抵抗素子１９ａの一端は、信号線１９ｅに接続されている。プルアップ抵抗素子１９ａの他端は、電源Ｖｃｃ３に接続されている。端子１９ｊは、プルアップ抵抗素子１９ａによってプルアップされている。ＸＦＰ規格によれば、プルアップ抵抗素子１９ａは、４．７ｋΩ以上１０ｋΩ以下である。プルアップ抵抗素子１９ｂの一端は、信号線１９ｇに接続されている。プルアップ抵抗素子１９ｂの他端は、電源Ｖｃｃ４に接続されている。端子１９ｌは、プルアップ抵抗素子１９ｂによってプルアップされている。プルアップ抵抗素子１９ｃの一端は、信号線１９ｈに接続されている。プルアップ抵抗素子１９ｃの他端は、電源Ｖｃｃ５に接続されている。端子１９ｍは、プルアップ抵抗素子１９ｃによってプルアップされている。
【００４９】
信号線１７ａは、光通信装置１５が光トランシーバ１に接続されている場合に、信号出力端子１７ｄと信号入力端子３ｅとを接続する。信号線１７ｂは、光通信装置１５が光トランシーバ１に接続されている場合に、信号出力端子１７ｅと信号入力端子３ｉとを接続する。信号線１７ｃは、光通信装置１５が光トランシーバ１に接続されている場合に、信号入力端子１７ｆと信号出力端子５ｅとを接続する。信号線１９ｄは、光通信装置１５が光トランシーバ１に接続されている場合に、端子１９ｉとＰ＿Ｄｏｗｎ端子７ｐとを接続する。信号線１９ｅは、光通信装置１５が光トランシーバ１に接続されている場合に、端子１９ｊとＭｏｄ＿Ａｂｓ端子７ｑとを接続し、よって、Ｍｏｄ＿Ａｂｓ端子７ｑは、電源Ｖｃｃ３にプルアップされ、プルダウン抵抗素子９ｃによってプルダウンされる。信号線１９ｆは、光通信装置１５が光トランシーバ１に接続されている場合に、端子１９ｋとＭｏｄ＿ＤｅＳｅｌ端子７ｒとを接続する。信号線１９ｇは、光通信装置１５が光トランシーバ１に接続されている場合に、端子１９ｌとＳＣＬ端子７ｓとを接続し、よって、ＳＣＬ端子７ｓは、電源Ｖｃｃ４によってプルアップされる。信号線１９ｈは、光通信装置１５が光トランシーバ１に接続されている場合に、端子１９ｍとＳＤＡ端子７ｔとを接続し、よって、ＳＤＡ端子７ｔは、電源Ｖｃｃ５によってプルアップされる。信号線１９ｇと信号線１９ｈとは、Ｉ２Ｃバスを構成することができる。
【００５０】
信号変換装置１７は、シリアル／パラレル変換部を有するＳＥＲＤＥＳ（シリアライザ／デシリアライザ）を含む。信号変換装置１７は、光通信装置１５が光トランシーバ１に接続されている場合に、送信部３に出力する電気信号を、信号出力端子１７ｄから出力する。信号変換装置１７は、光通信装置１５が光トランシーバ１に接続されている場合に、送信部３に出力する基準クロック信号を、信号出力端子１７ｅから出力する。信号変換装置１７は、光通信装置１５が光トランシーバ１に接続されている場合に、受信部５から入力される電気信号を、信号入力端子１７ｆを介して受ける。
【００５１】
光通信装置１５が接続されている光トランシーバ１において、光トランシーバ１のＬＤＤ３ｂは、光信号３ｇに対応する電気的な送信信号を、信号出力端子１７ｄ、信号線１７ａ、信号入力端子３ｅ、信号線３ｆを介して、信号変換装置１７から受ける。光通信装置１５が接続されている光トランシーバ１において、光トランシーバ１のＬＤＤ３ｂは、基準クロック信号を、信号出力端子１７ｅ、信号線１７ｂ、信号入力端子３ｉ、信号線３ｊを介して、信号変換装置１７から受ける。光通信装置１５が接続されている光トランシーバ１において、光トランシーバ１のＴＩＡ５ｂは、光信号５ｇに対応する電気的な受信信号を、信号線５ｆ、信号出力端子５ｅ、信号線１７ｃ、信号入力端子１７ｆを介して、信号変換装置１７に送る。
【００５２】
光通信装置１５が接続されている光トランシーバ１において、コントローラ７は、コントローラ７に対する制御用のクロック信号を、端子１９ｌ、信号線１９ｇ、ＳＣＬ端子７ｓ、信号線７ｍ、端子７ｗ、Ｉ２Ｃレシーバ７ａを介して、制御部１９から受ける。光通信装置１５が接続されている光トランシーバ１において、コントローラ７は、コントローラ７に対する制御用のデータ信号を、端子１９ｍ、信号線１９ｈ、ＳＤＡ端子７ｔ、信号線７ｎ、端子７ｘ、Ｉ２Ｃレシーバ７ａを介して、制御部１９から受ける。
【００５３】
次に、光通信装置１５に接続されている光トランシーバ１の動作を説明する。光通信装置１５が光トランシーバ１に接続されている場合、制御部１９は、コントローラ７と信号変換装置１７とに対する制御を行う。制御部１９は、光通信装置１５に光トランシーバ１が装着されているか否かを、端子１９ｊを介して検知する。光トランシーバ１が光通信装置１５に装着されていることを制御部１９が端子１９ｊを介して検知するためには、端子１９ｊがＬｏｗ状態であると制御部１９が検知できるように、プルダウン抵抗素子９ｃの抵抗値Ｒ２とプルアップ抵抗素子１９ａの抵抗値Ｒ３とを、設定する必要がある。
【００５４】
具体的には、端子１９ｊがＬｏｗ状態であると制御部１９によって検知される端子１９ｊの閾値電位をＶ１Ｌとし、端子１９ｊの実際の電位をＶ２とすると、Ｖ２がＶ１Ｌよりも小さいこと（Ｖ２＜Ｖ１Ｌ）が必要となる。ここで、プルアップ抵抗素子１９ａとプルダウン抵抗素子９ｃとに流れる電流値をＩ２とし、電源Ｖｃｃ３の電圧をＶ３とすると、Ｖ３＝（Ｒ２＋Ｒ３）×Ｉ２、Ｖ２＝Ｒ２×Ｉ２の関係が成立するので、光トランシーバ１が装着されているか否かを制御部１９が端子１９ｊを介して検知できるためには、Ｖ２＜Ｖ１Ｌの関係から、プルダウン抵抗素子９ｃの抵抗値Ｒ２とプルアップ抵抗素子１９ａの抵抗値Ｒ３とが、Ｒ２＜Ｖ１Ｌ×Ｒ３／（Ｖ３−Ｖ１Ｌ）の関係を満たす必要がある。
【００５５】
光トランシーバ１が光通信装置１５に接続されている場合、ＡＮＤゲート７ｙは、Ｌｏｗ状態の信号を、端子１９ｊ、信号線１９ｅ、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ、入力端７ｙ２を介して、制御部１９から受ける。よって、光トランシーバ１が光通信装置１５に接続されている場合、ＡＮＤゲート７ｙは、Ｐ＿Ｄｏｗｎ端子７ｐの状態にかかわらず、Ｌｏｗ状態の信号を出力端７ｙ３及び信号線７ｌを介してクロック端子７ｅに送る。
【００５６】
このように、光トランシーバ１が光通信装置１５に接続されている場合、クロック端子７ｅはＬｏｗ状態に維持されるので、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェース（ファームウェアのコンピュータプログラムＰｒをダウンロードするためのＸＦＰ規格のインターフェース）は、通信待ち状態に維持される（すなわち、コントローラ７のデータ端子７ｆのインピーダンスは、Ｈｉｇｈ状態に維持される）。すなわち、コントローラ７のダウンロードインターフェースは、クロック端子７ｅからの出力がＬｏｗ状態に維持されている場合には動作しない。従って、光通信装置１５の制御部１９と光トランシーバ１のＩ２Ｃレシーバ７ａとは、コントローラ７のダウンロードインターフェースによって影響されることなく、正常に通信を行う。
【００５７】
以上のように、光トランシーバ１は、従来の光通信装置１５に装着されても、正常に動作する。さらに、光トランシーバ１では、光トランシーバ１が光通信装置１５に装着されている間、クロック端子７ｅがＬｏｗ状態に維持されるので、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェースが動作することがなく、よって、コントローラ７が、コンピュータプログラムＰｒを誤ってダウンロードしてファームウェアの更新を行う、ということが回避される。
【００５８】
以上説明した構成の光トランシーバ１によれば、ファームウェアのコンピュータプログラムＰｒのダウンロードに用いるクロック信号を受けるクロック端子７ｅがＸＦＰ規格のＰ＿Ｄｏｗｎ端子７ｐ及びＭｏｄ＿Ａｂｓ端子７ｑに接続され、コンピュータプログラムＰｒを受けるデータ端子７ｆがＸＦＰ規格のＭｏｄ＿ＤｅＳｅｌ端子７ｒに接続されている。よって、ＸＦＰ規格に準拠した光トランシーバ１を分解しコネクタを追加する加工等を行うこと無く、回路を複雑とすること無く、回路の規模を増大させること無く、コストも増大させること無く、既存のＸＦＰ規格の端子（少なくともＰ＿Ｄｏｗｎ端子７ｐ、Ｍｏｄ＿Ａｂｓ端子７ｑ及びＭｏｄ＿ＤｅＳｅｌ端子７ｒ）を用いることによって、ファームウェアのコンピュータプログラムＰｒを外部のファームウェア書き込み装置１１からダウンロードできる。
【００５９】
光トランシーバ１によれば、Ｍｏｄ＿Ａｂｓ端子７ｑ及び信号線７ｉにおける信号がＬｏｗ状態のときに、ＡＮＤゲート７ｙの出力端７ｙ３及び信号線７ｌにおける信号がＬｏｗ状態になる。従って、コンピュータプログラムＰｒのダウンロードを行っていないときに、クロック端子７ｅをＬｏｗ状態にする場合において、Ｍｏｄ＿Ａｂｓ端子７ｑの信号がＬｏｗ状態のときにクロック端子７ｅに入力される信号がＬｏｗ状態となり、通信待ち状態となる。このため、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェース（ファームウェアのコンピュータプログラムＰｒをダウンロードするためのＸＦＰ規格のインターフェース）が動作することがなく、よって、光トランシーバ１が光通信装置１５と通信を行っている最中には、光トランシーバ１は、このダウンロードインターフェースによる影響を受けない。
【００６０】
光トランシーバ１によれば、光トランシーバ１が光通信装置１５と通信を行っている最中には、通信待ち状態が保持される。データ端子７ｆは、双方向信号で、通信待ち状態ではハイインピーダンス状態を維持するため、光通信装置１５から、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒ、信号線７ｋ、端子７ｖを介して、Ｍｏｄ＿ＤｅＳｅｌ信号がＩ２Ｃレシーバ７ａに伝達される。
【００６１】
（変形例）図４に、光トランシーバ１の変形例（光トランシーバ１ａ）を示す。光トランシーバ１ａにおいては、光トランシーバ１のＡＮＤゲート７ｙが、ＯＲゲート７ｚ（ＯＲ回路）に換えられており、更に、光トランシーバ１のコントローラ７が、コントローラ７１に換えられており、光トランシーバ１の構成と光トランシーバ１ａの構成との相違点は、ＡＮＤゲート７ｙとＯＲゲート７ｚとの相違、及びコントローラ７とコントローラ７１との相違のみである。光トランシーバ１ａは、クロック端子７ｅがＨｉｇｈ状態に維持されている場合にはファームウェアのコンピュータプログラムＰｒをダウンロードしない（通信待ち状態）、という仕様に構成されており、この仕様は、光トランシーバ１と逆の仕様である。
【００６２】
ＯＲゲート７ｚの入力端７ｚ１は、信号線７ｈを介してＰ＿Ｄｏｗｎ端子７ｐに接続されている。ＯＲゲート７ｚの入力端７ｚ２は、信号線７ｉを介してＭｏｄ＿Ａｂｓ端子７ｑに接続されている。ＯＲゲート７ｚの出力端７ｚ３は、信号線７ｌを介してクロック端子７ｅに接続されている。
【００６３】
ＯＲゲート７ｚは、コンピュータプログラムＰｒのダウンロードに用いるクロック信号を、Ｐ＿Ｄｏｗｎ端子７ｐ、信号線７ｈ及び入力端７ｚ１を介して、外部のファームウェア書き込み装置１１から受ける。
【００６４】
ＯＲゲート７ｚは、光トランシーバ１ａがファームウェア書き込み装置１１に接続されている場合、Ｈｉｇｈ状態の信号を、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ、入力端７ｚ２を介して、ファームウェア書き込み装置１１から受け、信号を反転させてＬｏｗ状態とする。このとき、ＯＲゲート７ｚは、クロック信号を、Ｐ＿Ｄｏｗｎ端子７ｐ、信号線７ｈ、入力端７ｚ１を介して、ファームウェア書き込み装置１１から受け、このクロック信号の状態を、出力端７ｚ３、信号線７ｌを介して、クロック端子７ｅに伝達する。従って、ファームウェアのコンピュータプログラムＰｒを外部のファームウェア書き込み装置１１からダウンロードできる。
【００６５】
ＯＲゲート７ｚは、光トランシーバ１ａが光通信装置１５に接続されている場合、Ｌｏｗ状態の信号を、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ、入力端７ｚ２を介して、光通信装置１５から受け、信号を反転させてＨｉｇｈ状態とする。このとき、ＯＲゲート７ｚは、Ｈｉｇｈ状態の信号を、出力端７ｚ３、信号線７ｌを介して、クロック端子７ｅに送る。よって、光トランシーバ１ａが光通信装置１５に接続されている場合、クロック端子７ｅは、Ｐ＿Ｄｏｗｎ端子７ｐの状態にかかわらず、Ｈｉｇｈ状態に維持され、通信待ち状態になる。
【００６６】
光トランシーバ１ａによれば、Ｍｏｄ＿Ａｂｓ端子７ｑ及び信号線７ｉにおける信号がＬｏｗ状態のときに、ＯＲゲート７ｚの出力端７ｚ３及び信号線７ｌにおける信号がＨｉｇｈ状態に維持される。従って、コンピュータプログラムＰｒのダウンロードを行っていないときに、クロック端子７ｅをＨｉｇｈ状態にする場合において、光トランシーバ１ａが光通信装置１５と通信を行っている最中には、クロック端子７ｅ及びデータ端子７ｆを介したダウンロードインターフェースが動作しない構成とすることができる。
【００６７】
また、光トランシーバ１ａによれば、Ｍｏｄ＿Ａｂｓ端子７ｑ及び信号線７ｉを通る信号は、反転されてからＯＲゲート７ｚに入力される。従って、コンピュータプログラムＰｒのダウンロードを行っていないときに、クロック端子７ｅをＨｉｇｈ状態にする場合において、光トランシーバ１ａが光通信装置１５に接続され、Ｍｏｄ＿Ａｂｓ端子７ｑの信号がＬｏｗ状態となっているときには、クロック端子７ｅがＨｉｇｈ状態に維持される。このため、光トランシーバ１ａが光通信装置１５と通信を行っている最中には、ダウンロードインターフェースによる影響を受けない。
【００６８】
（変形例）図５に、ＸＦＰＭＳＡで規定された端子を示す。図６に、光トランシーバ１の変形例（光トランシーバ１ｂ）を示す。光トランシーバ１ｂにおいては、光トランシーバ１のＰ＿Ｄｏｗｎ端子７ｐが、図５のＴＸ＿ＤＩＳ端子７ａ１に換えられており、更に、光トランシーバ１のＭｏｄ＿ＤｅＳｅｌ端子７ｒが、図５のＰ＿Ｄｏｗｎ端子７ａ２に換えられており、光トランシーバ１の構成と光トランシーバ１ｂの構成との相違点は、Ｐ＿Ｄｏｗｎ端子７ｐとＴＸ＿ＤＩＳ端子７ａ１との相違、及びＭｏｄ＿ＤｅＳｅｌ端子７ｒとＰ＿Ｄｏｗｎ端子７ａ２との相違のみである。
【００６９】
ＴＸ＿ＤＩＳ端子７ａ１は、信号線７ｈを介してＡＮＤゲート７ｙの入力端７ｙ１に接続されている。ＴＸ＿ＤＩＳ端子７ａ１は、信号線７ｇを介して端子７ｕに接続されている。光トランシーバ１ｂがファームウェア書き込み装置１１に接続されている場合、ＴＸ＿ＤＩＳ端子７ａ１は、信号線１３ａを介して端子１３ｆに接続される。Ｐ＿Ｄｏｗｎ端子７ａ２は、信号線７ｊを介してデータ端子７ｆに接続されている。Ｐ＿Ｄｏｗｎ端子７ａ２は、信号線７ｋを介して端子７ｖに接続されている。光トランシーバ１ｂがファームウェア書き込み装置１１に接続されている場合、Ｐ＿Ｄｏｗｎ端子７ａ２は、信号線１３ｂを介して端子１３ｇに接続される。
【００７０】
光トランシーバ１ｂがファームウェア書き込み装置１１に接続されている場合、ＡＮＤゲート７ｙは、Ｈｉｇｈ状態の信号を、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ、入力端７ｙ２を介して、ファームウェア書き込み装置１１から受ける。よって、光トランシーバ１ｂがファームウェア書き込み装置１１に接続されている場合、ＡＮＤゲート７ｙは、端子１３ｆ、信号線１３ａ、ＴＸ＿ＤＩＳ端子７ａ１、信号線７ｈ、入力端７ｙ１を介して、ファームウェア書き込み装置１１からクロック信号を受け、このクロック信号の状態を、出力端７ｙ３、信号線７ｌを介してクロック端子７ｅに伝達する。従って、ファームウェアのコンピュータプログラムＰｒを外部のファームウェア書き込み装置１１からダウンロードできる。
【００７１】
光トランシーバ１ｂが光通信装置１５に接続されている場合、ＡＮＤゲート７ｙは、Ｌｏｗ状態の信号を、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉ及び入力端７ｙ２を介して光通信装置１５から受ける。よって、光トランシーバ１ｂが光通信装置１５に接続されている場合、ＡＮＤゲート７ｙは、ＴＸ＿ＤＩＳ端子７ａ１の状態にかかわらず、Ｌｏｗ状態の信号を、出力端７ｙ３、信号線７ｌを介して、クロック端子７ｅに送る。よって、光トランシーバ１ｂが光通信装置１５に接続されている場合、クロック端子７ｅはＬｏｗ状態に維持され、通信待ち状態になる。
【００７２】
光トランシーバ１ｂのように、Ｐ＿Ｄｏｗｎ端子７ｐの代わりにＴＸ＿ＤＩＳ端子７ａ１を、Ｍｏｄ＿ＤｅＳｅｌ端子７ｒの代わりにＰ＿Ｄｏｗｎ端子７ａ２を用いた場合でも、光トランシーバ１と同様の効果が得られる。なお、図５のＴＸ＿ＤＩＳ端子、Ｍｏｄ＿ＤｅＳｅｌ端子、及びＰ＿Ｄｏｗｎ／ＲＳＴ端子から任意の２つの端子を選択して、Ｐ＿Ｄｏｗｎ端子７ｐ、及びＭｏｄ＿ＤｅＳｅｌ端子７ｒの代わりとすることができる。
【００７３】
（変形例）図７に、光トランシーバ１の変形例（光トランシーバ１ｃ）を示す。光トランシーバ１ｃにおいては、光トランシーバ１のＡＮＤゲート７ｙが、ロジック回路２１に換えられており、光トランシーバ１の構成と光トランシーバ１ｃの構成との相違点は、ＡＮＤゲート７ｙとロジック回路２１との相違のみである。
【００７４】
ロジック回路２１は、ＮＰＮトランジスタ素子２１ａ及びプルアップ抵抗素子２１ｂから成る。ＮＰＮトランジスタ素子２１ａのベース端子は、信号線７ｉに接続されている。ＮＰＮトランジスタ素子２１ａのエミッタ端子は、信号線７ｈに接続されている。ＮＰＮトランジスタ素子２１ａのコレクタ端子は、信号線７ｌに接続されている。ＮＰＮトランジスタ素子２１ａのコレクタ端子は、プルアップ抵抗素子２１ｂによってプルアップされている。プルアップ抵抗素子２１ｂの一端は、電源Ｖｃｃ６に接続され、プルアップ抵抗素子２１ｂの他端は、ＮＰＮトランジスタ素子２１ａのコレクタ端子に接続されている。
【００７５】
ファームウェア書き込み装置１１に接続されている光トランシーバ１ｃの動作を説明する。ファームウェア書き込み装置１１に光トランシーバ１ｃが接続された場合、Ｈｉｇｈ状態の信号が、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉを介して、ファームウェア書き込み装置１１から、ＮＰＮトランジスタ素子２１ａのベース端子に入力される。Ｐ＿Ｄｏｗｎ端子７ｐがＬｏｗ状態の場合、ＮＰＮトランジスタ素子２１ａのベース端子からＮＰＮトランジスタ素子２１ａのエミッタ端子に電流が流れ、ＮＰＮトランジスタ素子２１ａのコレクタ端子からもＮＰＮトランジスタ素子２１ａのエミッタ端子に電流が流れ、ＮＰＮトランジスタ素子２１ａのコレクタ端子の電位が下降し、クロック端子７ｅがＬｏｗ状態になる。また、Ｐ＿Ｄｏｗｎ端子７ｐがＨｉｇｈ状態の場合、ＮＰＮトランジスタ素子２１ａのベース端子からＮＰＮトランジスタ素子２１ａのエミッタ端子に電流が流れず、ＮＰＮトランジスタ素子２１ａのコレクタ端子の電位が上昇し、クロック端子７ｅがＨｉｇｈ状態になる。このように、Ｐ＿Ｄｏｗｎ端子７ｐの信号の状態がクロック端子７ｅに伝達されるため、コンピュータプログラムＰｒをダウンロード可能となる。
【００７６】
光通信装置１５に接続されている光トランシーバ１ｃの動作を説明する。光通信装置１５に光トランシーバ１ｃが接続された場合、Ｌｏｗ状態の信号が、Ｍｏｄ＿Ａｂｓ端子７ｑ、信号線７ｉを介して、光通信装置１５から、ＮＰＮトランジスタ素子２１ａのベース端子に入力される。このとき、ＮＰＮトランジスタ素子２１ａのベース端子からＮＰＮトランジスタ素子２１ａのエミッタ端子に電流が流れず、ＮＰＮトランジスタ素子２１ａのコレクタ端子の電位が上昇し、クロック端子７ｅが、Ｐ＿Ｄｏｗｎ端子７ｐの状態にかかわらず、Ｈｉｇｈ状態に維持される。従って、クロック端子７ｅ及びデータ端子７ｆを介したコントローラ７のダウンロードインターフェースは、通信待ち状態となる（データ端子７ｆのインピーダンスがＨｉｇｈ状態となる）。
【００７７】
以上説明したように、ＮＰＮトランジスタ素子２１ａとプルアップ抵抗素子２１ｂとから成る簡単な構成によってロジック回路２１が構成できる。また、光トランシーバ１のＡＮＤゲート７ｙの代わりとしては、図８に示すＮｃｈＦＥＴ２３（N  channel  Field  Effect  Transistor）、図９に示すダイオード２５を用いることができる。
【００７８】
図８は、ＮｃｈＦＥＴ２３を備えた光トランシーバ１の変形例（光トランシーバ１ｄ）を示す。光トランシーバ１ｄを光通信装置１５と接続した場合、Ｍｏｄ＿Ａｂｓ端子７ｑはＬｏｗ状態となり、ＮｃｈＦＥＴ２３のソース端子に対するゲート電圧が下がり、ＮｃｈＦＥＴ２３はオフ状態になる。その結果、クロック端子７ｅがＬｏｗ状態となって、通信待ち状態となる。光トランシーバ１ｄをファームウェア書き込み装置１１と接続した場合、Ｍｏｄ＿Ａｂｓ端子７ｑがＨｉｇｈ状態となり、ＮｃｈＦＥＴ２３はオン状態になる。その結果、Ｐ＿Ｄｏｗｎ端子７ｐの電位がクロック端子７ｅに伝達し、コンピュータプログラムＰｒのダウンロードが可能となる。
【００７９】
図９は、ダイオード２５を備えた光トランシーバ１の変形例（光トランシーバ１ｅ）を示す。光トランシーバ１ｅを光通信装置１５と接続した場合、Ｍｏｄ＿Ａｂｓ端子７ｑはＬｏｗ状態となり、ダイオード２５のカソード側がＬｏｗ状態になる。クロック端子７ｅは、Ｐ＿Ｄｏｗｎ端子７ｐがＬｏｗ状態の場合はそのままＬｏｗ状態になる。クロック端子７ｅは、Ｐ＿Ｄｏｗｎ端子７ｐがＨｉｇｈ状態の場合はダイオード２５に電流が流れ、その結果Ｌｏｗ状態になる。よって、光トランシーバ１ｅを光通信装置１５と接続した場合、通信待ち状態となる。光トランシーバ１ｅをファームウェア書き込み装置１１と接続した場合、Ｍｏｄ＿Ａｂｓ端子７ｑはＨｉｇｈ状態となり、クロック端子７ｅは、Ｐ＿Ｄｏｗｎ端子７ｐがＨｉｇｈ状態の場合はそのままＨｉｇｈ状態になる。クロック端子７ｅは、Ｐ＿Ｄｏｗｎ端子７ｐがＬｏｗ状態の場合はダイオード２５に電流が流れず、その結果Ｌｏｗ状態になる。このように、光トランシーバ１ｅをファームウェア書き込み装置１１と接続した場合、Ｐ＿Ｄｏｗｎ端子７ｐの電位がクロック端子７ｅに伝達し、コンピュータプログラムＰｒのダウンロードが可能となる。
【００８０】
また、光トランシーバ１のＡＮＤゲート７ｙの代わりとしては、、図１０に示すセレクタＩＣ２７、図１１に示すＣＰＬＤ２９（Complex  Programmable  Logic  Device）を用いることが可能である。セレクタＩＣ２７は、アナログセレクタＩＣであり、例えばＡＤＧ６１９又はＡＤＧ６２０と呼ばれるＩＣを用いることができる。また、ＣＰＬＤ２９は、構成をプログラミングによって設定可能な回路であり、ＣＰＬＤ２９の他、ＦＰＧＡ（Field  Programmable  Gate  Array）を用いることもできる。さらに、光トランシーバ１のＡＮＤゲート７ｙの代わりとしては、Ｐ＿Ｄｏｗｎ端子７ｐがＬｏｗ状態のときにクロック端子７ｅがＬｏｗ状態となり、Ｐ＿Ｄｏｗｎ端子７ｐがＨｉｇｈ状態にときにクロック端子７ｅがＨｉｇｈ状態となる論理回路であれば、いかなる回路を用いることも可能である。
【００８１】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置及び詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲及びその精神の範囲から来る全ての修正及び変更に権利を請求する。
【符号の説明】
【００８２】
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ…光トランシーバ、３…送信部、３ａ…ＬＤ、３ｂ…ＬＤＤ、３ｃ…駆動信号線、３ｄ，５ｄ…モニタ信号線、３ｇ，５ｇ…光信号、３ｈ…検出素子、５…受信部、５ａ…ＰＤ、５ｂ…ＴＩＡ、５ｃ…受信信号線、７，７１…コントローラ、７ａ…Ｉ２Ｃレシーバ、７ｂ…メモリ、７ｅ…クロック端子、７ｆ…データ端子、７ｇ…信号線、７ｈ…信号線（第１の信号線）、７ｉ…信号線（第２の信号線）、７ｊ…信号線（第３の信号線）、７ｋ…信号線、７ｌ…信号線（第４の信号線）、７ｍ…信号線（第５の信号線）、７ｎ…信号線（第６の信号線）、７ｐ…Ｐ＿Ｄｏｗｎ端子（第１の端子）、７ｑ…Ｍｏｄ＿Ａｂｓ端子、７ｒ…Ｍｏｄ＿ＤｅＳｅｌ端子（第２の端子）、７ｓ…ＳＣＬ端子、７ｔ…ＳＤＡ端子、７ｙ…ＡＮＤゲート（ロジック回路）、７ａ１…ＴＸ＿ＤＩＳ端子（第１の端子）、７ａ２…Ｐ＿Ｄｏｗｎ端子（第２の端子）、７ｙ１，７ｙ２，７ｚ１，７ｚ２…入力端、７ｙ３，７ｚ３…出力端、７ｚ…ＯＲゲート（ロジック回路、ＯＲ回路）、９ａ，９ｂ，２１ａ…プルアップ抵抗素子、９ｃ…プルダウン抵抗素子、１１…ファームウェア書き込み装置、１３…ファームウェアダウンロード装置、１５…光通信装置、１９…制御部、２１…ロジック回路、２１ａ…ＮＰＮトランジスタ素子、２３…ＦＥＴ（ロジック回路）、２５…ダイオード（ロジック回路）、２７…セレクタＩＣ（ロジック回路）、２９…ＣＰＬＤ（ロジック回路）、Ｂｕｆ１，Ｂｕｆ２，Ｂｕｆ３，Ｂｕｆ４，Ｂｕｆ５…バッファ、Ｐｒ…コンピュータプログラム、Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３，Ｖｃｃ４，Ｖｃｃ５，Ｖｃｃ６…電源。
【図１】
0005958057.tif 000002
【図２】
0005958057.tif 000003
【図３】
0005958057.tif 000004
【図４】
0005958057.tif 000005
【図５】
0005958057.tif 000006
【図６】
0005958057.tif 000007
【図７】
0005958057.tif 000008
【図８】
0005958057.tif 000009
【図９】
0005958057.tif 000010
【図１０】
0005958057.tif 000011
【図１１】
0005958057.tif 000012