(57)【特許請求の範囲】
【請求項１】
基準磁界発生器（８）と磁界検知セル（６）とを備える磁界検知回路（２）と、当該磁界検知セルの出力に接続され、磁界センサの伝達特性の変動を修正するためのゲイン修正フィードバック回路を備える信号処理回路（４）とを、備える磁界センサであって、
前記磁界センサは、基準電流Ｉrefを生成するように構成された基準電流発生器（３）をさらに備え、前記信号処理回路（４）は、前記磁界検知セル（６）からの出力信号を基準信号（ｙref）と測定信号に分離して磁界センサ出力（２６）及び前記ゲイン修正フィードバック回路のフィードバックループ（２８）へ出力する復調回路部（２２）を有し、前記基準電流発生器（３）は、前記磁界検知セル（６）にかけられる基準磁界Ｂrefを生成するために構成された前記基準磁界発生器（８）と、前記復調回路部（２２）とに前記基準電流Ｉrefを出力する磁界センサ。
【請求項２】
前記基準磁界発生器（８）は、前記基準磁界Ｂrefを生成する一つ又は複数の基準コイル（１４）を備え、前記基準電流発生器（３）は、前記基準電流Ｉrefをコピーし、且つ前記基準コイル（１４）を駆動して前記基準磁界Ｂrefを生成するための第二基準電流（Ｉref,coil）を生成するように構成された電流ミラー回路（３６ａ）を有し、前記基準コイル（１４）は、前記電流ミラー回路（３６ａ）に接続される請求項１記載の磁界センサ。
【請求項３】
前記復調回路部（２２）は、前記フィードバックループ（２８）につながる出力（２５）を有する基準復調器（３０）を備え、前記基準電流発生器（３）は、前記基準電流Ｉrefをコピーし、且つ前記ゲイン修正フィードバック回路に供給されるさらなる基準電流（Ｉref,r）を生成するように構成されたさらなる電流ミラー回路（３６ｂ）を有し、前記基準復調器（３０）は、前記さらなる電流ミラー回路（３６ｂ）に接続される請求項２記載の磁界センサ。
【請求項４】
前記基準電流発生器（３）は、内部抵抗器ＲBGに印加されて前記基準電流Ｉrefを生成するためのバンドギャップ電圧基準ＶBGを生成する集積回路素子を備える請求項１乃至３のいずれかに記載の磁界センサ。
【請求項５】
前記復調回路部（２２）は、前記磁界センサ出力（２６）につながる出力（２３）を有する測定信号復調器（２４）を備え、前記信号処理回路（４）は、前記測定信号復調器（２４）の出力（２３）に接続された電圧−電流（Ｖ／Ｉ）変換回路（３４）を備える請求項１乃至４のいずれかに記載の磁界センサ。
【請求項６】
前記電圧−電流（Ｖ／Ｉ）変換回路は、前記測定信号をサンプルホールドするように構成された回路を含む請求項５記載の磁界センサ。
【請求項７】
前記復調回路部（２２）は、前記測定信号と前記基準信号を同時に分離するように構成された少なくとも二つの復調器を並列に備える請求項１乃至６のいずれかに記載の磁界センサ。
【請求項８】
導体に流れる電流を、測定する当該電流によって生成された外部磁界を測定することによって、測定する電流センサであって、
請求項１乃至７のいずれかに記載の磁界センサを備える電流センサ。
【請求項９】
前記導体を取り囲むように配置され、高透磁率を有する材料からなり、前記磁界検知セルが配置される空隙を有する磁気コアを備える請求項８記載の電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度、エージング、機械的ストレス及び電圧オフセット等の要因による伝達特性の変動を補正するために自律的に校正される磁界センサに関する。また、本発明は、当該校正された磁界センサによって外部導体に流れる電流を測定する電流センサに関する。
【背景技術】
【０００２】
電圧オフセット及び温度ドリフトを補正するために製造中に校正される磁界センサは、コンポーネントの機械的ストレス及びエージング等の要因に起因するセンサの伝達特性の変動を適切に補正することができない。この欠点に対処するため、米国特許４，７５２，７３３及びＷＯ２００６／０５６８２９に記載されているように、使用中に校正されるセンサを提供することが知られている。
【０００３】
ＷＯ２００６／０５６８２９は、基準磁界発生器と、磁界検知セルと、磁界検知セルの出力に接続され、磁界検知セルの伝達特性の変動を修正するための一つ以上のフィードバックループを含む信号処理回路とを、備える磁界センサを開示する。外部磁界は、外部磁界上に変調された基準磁界を重畳し、一方の周波数が他方の整数倍である基準磁界の変調周波数とは異なる周波数で、磁界検知セルの出力信号を変調し、そして、この変調信号の異なる位相を加算又は減算して、外部磁界に対応する測定信号及び基準磁界に対応する基準信号を抽出することによって、測定される。基準信号は、磁界検知セルの伝達特性の誤差変動を補正し、且つそれと同時に基準磁界成分を含まない出力センサ信号を生成するためにフィードバックループで用いることができるように、測定信号から分離される。
【０００４】
しかしながら、変調された基準磁界の生成は、基準磁界を生成する基準コイル用の外部基準電流源に依存し、それによって、外部回路及びコンポーネントへのセンサの設置及び相互接続が複雑になり、全実装コストが増加する。外部基準電流に対する依存は、センサの信頼性又は正確性も低下させる場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第４７５２７３３号明細書
【特許文献２】国際公開第２００６／０５６８２９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記を鑑みて、本発明の目的は、長時間にわたって正確であり、外部回路又は装置に容易且つ安価に実装できる信頼性のある磁界センサを提供することである。
【０００７】
さらなる目的は、長時間にわたって正確であり、外部回路又は装置に容易且つ安価に実装できる信頼性のある磁界センサを備える電流センサを提供することである。
【０００８】
様々な用途のための異なる回路への容易な構成及び実装を可能にする入力及び出力を有する磁界センサを提供することは有利である。
【０００９】
産業規模で安価に製造できる磁界センサを提供することは有利である。
【００１０】
本発明の目的が、請求項１に記載の磁界センサを提供することによって、達成された。
【課題を解決するための手段】
【００１１】
本明細書において開示されるのは、基準磁界発生器と磁界検知セルとを備える磁界検知回路と、当該磁界検知セルの出力に接続され、誤差による変動を含む磁界センサの伝達特性の変動を修正するためのゲイン修正フィードバック回路と復調器回路とを備える信号処理回路とを、備える磁界センサである。上記センサは、基準電流を生成するように構成された基準電流発生器をさらに備え、上記信号処理回路は、上記磁界検知セルからの出力信号を基準信号と測定信号に分離して磁界センサ出力及び上記ゲイン修正フィードバック回路のフィードバックループへ出力する復調回路部を有し、上記基準電流発生器は、上記磁界検知セルにかけられる基準磁界を生成するために構成された上記基準磁界発生器と、上記復調回路部とに上記基準電流を出力する。
【００１２】
有利には、内部基準電流発生器を上記センサへ組み込むと、電流検知用途等の様々な用途のための外部回路への実装が容易になる。
【００１３】
上記基準磁界発生器は、上記基準磁界を生成する一つ又は複数の基準コイルを備え、上記基準電流発生器は、上記基準電流をコピーし、且つ上記コイルを駆動して上記基準磁界を生成するための第二基準電流を生成するように構成された電流ミラー回路を有し、上記基準コイルは、上記電流ミラー回路に接続されてもよい。
【００１４】
上記復調回路部は、上記フィードバックループにつながる出力を有する基準復調器を備え、上記基準電流発生器は、上記基準電流Ｉrefをコピーし、且つ上記ゲイン修正フィードバック回路に供給されるさらなる基準電流を生成するように構成されたさらなる電流ミラー回路を有し、上記基準復調器は、上記さらなる電流ミラー回路に接続されてもよい。上記電流ミラー回路は、上記ゲイン修正フィードバック回路の復調器に接続されてもよい。
【００１５】
上記基準電流発生器は、内部抵抗器ＲBGに印加されて上記基準電流Ｉrefを生成するためのバンドギャップ電圧基準ＶBGを生成する集積回路素子を備えてもよい。
【００１６】
上記復調回路部は、上記磁界センサ出力につながる出力を有する測定信号復調器を備え、上記信号処理回路は、上記測定信号復調器の出力に接続された電圧−電流（Ｖ／Ｉ）変換回路を備えてもよい。上記電圧−電流（Ｖ／Ｉ）変換回路は、測定信号に対するサンプルホールド機能と有利に組み合わされてもよい。
上記復調回路部は、上記測定信号と上記基準信号を同時に分離するように構成された少なくとも二つの復調器を並列に備えてもよく、又は、例えば、時分割多重化によって、上記測定信号と上記基準信号を別々に処理するように構成された少なくとも二つの連続する復調モードで動作可能な単一の復調器を備えてもよい。
【００１７】
一実施形態において、上記磁界センサは、導体に流れる電流を、測定する当該電流によって生成された外部磁界を測定することによって、測定する電流センサに、組み込まれてもよい。上記電流センサは、上記導体を取り囲むように配置され、高透磁率を有する材料からなり、上記磁界検知セルが配置される空隙を有する磁気コアを備えてもよい。
【００１８】
本発明の更なる目的及び有利な特徴は、請求項、実施形態の以下の詳細な説明、及び以下の図面からも明らかになるであろう。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施形態に係る磁界センサの全体の回路原理を概略的に示す図である。
【図２】図２は、本発明の実施形態に係る磁界センサの回路を示す図である。
【図３ａ】図３ａは、本発明の実施形態に係る磁界センサの電圧−電流変換回路の実施形態を示す。
【図３ｂ】図３ｂは、当該回路の異なる動作段階に関連する異なる接続構成を示す。
【図３ｃ】図３ｃは、当該回路の異なる動作段階に関連する異なる接続構成を示す。
【図３ｄ】図３ｄは、当該回路の異なる動作段階に関連する異なる接続構成を示す。
【発明を実施するための形態】
【００２０】
まず図２を参照すると、本発明の実施形態に係る磁界センサ１の回路の原理を示す図が示され、当該磁界センサ１は、概して、磁界検知回路２と、内部基準電流発生器３と、信号処理回路４とを備える。磁界検知回路２は、磁界検知セル６と、基準磁界発生器８と、ゲイン修正入力１０とを備える。本発明に係る磁界センサは、測定する電流によって生成された磁界の検出に基づいて、電流センサとして、有利に用いられてもよい。また、本発明に係る磁界センサは、他の磁界検知の用途に実装されてもよい。
【００２１】
磁界検知セル６は、一つ又は複数の磁界検知素子を備えてもよく、例えば、当技術分野で既知のように、ホール効果センサ又は集積回路に形成されたホール効果センサのアレイを備えてもよい。磁界検知セル６は、各磁界検知素子の出力信号を変調するための変調器をさらに備えてもよい。また、フラックスゲート磁界センサ、巨大磁気抵抗磁界センサ、又は他の既知の磁界センサ等の他の磁界センサが、本発明の範囲内において用いられてもよい。
【００２２】
基準磁界発生器８は、磁界検知セル６にかけられる基準磁界Ｂrefを生成する目的のために一つ又は複数の基準コイル１４を駆動するコイル基準電流Ｉref,coilを供給する変調基準電流入力１２を備える。基準コイル及び磁界センサ信号変調器が駆動されるクロック周波数は、スイッチボックス１６ａ、１６ｂによって制御され、それによって、磁界検知セル変調器のクロック周波数が、好ましくは、偶数の約数又は倍数となり、例えば、基準コイル変調器を制御するクロック周波数の半分又は２倍となる。
【００２３】
信号処理回路４は、磁界検知セル６の出力２０に接続された増幅回路部１８と、復調回路部２２と、磁界検知セル６の入力にフィードバックするゲイン修正のためのフィードバックループ２８とを備える。復調回路部は、磁界センサ出力２６につながる出力２３を有する復調器２４と、ゲイン修正フィードバックライン２８につながる出力２５を有する復調器３０と、オフセット修正フィードバックライン２７につながる出力を有する復調器３２とを有する。
【００２４】
復調器の目的は、増幅器の出力での信号に存在する両成分、すなわち、測定信号と基準信号を分離することである。両信号が同時に存在する場合、復調器は、ＷＯ２００６／０５６８２９に記載されているように、加算及び減算によって、これらの信号を抽出できる。これは、二つの復調器を同時に並列に用いて、両信号に対して行われ得る。別の選択肢では、基準信号と測定信号を、二つの連続する復調モードで動作する単一の復調器を用いて抽出する。同様な方法は、基準信号と測定信号が、増幅系で別々に処理される場合、すなわち、センサが、他の信号を消去しながら、外部磁界又は基準磁界のみを測定するように接続される場合にも、適用できる。
【００２５】
図２の実施形態では、別々の復調器３２、３０が、正確性及び応答性を改善するために、オフセット修正及びゲイン修正に用いられる。しかしながら、オフセット修正フィードバックライン及びゲイン修正フィードバックラインにつながる単一の復調器が、用いられてもよい。さらに、復調方式を、断続的に出力信号及びオフセット修正信号を生成するように適応させることにより、フィードバックライン及びセンサ出力ライン２６用の単一の復調器のみを有することができる。すなわち、前置増幅器の出力には、必要数の復調器が接続されて、信号に存在する異なる成分を復調できる。
・外部磁界Ｂextの測定
・ゲインを校正するために用いられる基準磁界Ｂrefの測定
・センサ及び前置増幅器のオフセット
【００２６】
これらの信号成分のそれぞれは、図２に示されるような別個の復調器によって抽出でき、又は、それらのいくつかは、同じ復調器が周期的な時間単位で異なる復調方式を適用することによって、次々抽出できる。
【００２７】
本発明では、測定信号復調器２４の出力は有利には電圧出力であり、それによって、磁界センサ出力２６が、電圧出力となるように、又は、復調器の出力２３に接続された電圧−電流（Ｖ／Ｉ）変換回路３４によって電流出力となるように、容易に構成されてもよい。電流又は電圧という出力の選択によって、外部回路への磁界センサの実装の自由度が向上する。
【００２８】
ここで図１を参照して、本発明の実施形態に係るセンサの全般的な機能原理を、図２、３に示すそのより具体的な実施形態や態様を論ずる前に、大まかに説明する。上述のように、回路は、フィードバックループ２８を有するゲイン修正フィードバック回路を備える。ゲイン誤差を測定するために、基準信号が、生成され外部信号とともに増幅される。基準信号を生成するために、安定した基準電流Ｉrefが必要である。本発明の有利な態様では、安定した基準電流Ｉrefは、基準コイル１４を介して基準磁界Ｂrefを生成するのに用いられる内部基準電流発生器３によって、生成される。
Ｂref＝ＥcoilＩref  （１）
Ｅcoilは、コイル効率である。基準電流Ｉrefの方向を変えることによって、基準磁界Ｂrefは、正又は負になり得る。従って、例えばホールセンサ等の磁界センサ６の入力に存在する全磁界（Ｂ）は、外部（Ｂext）磁界及び基準（Ｂref）磁界の合計又は差である。磁界センサは、以下の電圧を生成する。
ＶH＝ＳIＢＩbias  （２）
ＳIは、ホールセンサの感度であり、Ｉbiasは、当該センサのバイアス電流である。次いで、増幅器の出力での信号ｘは、
ｘ＝ｆ（Ａ，ＳI，Ｂ，Ｉbias）  （３）
となる。Ａは、増幅器のゲインである。
【００２９】
信号ｘは、例えば、ＷＯ２００６／０５６８２９に記載されているような、それ自体が従来技術で既知であるような復調技術によって分離される外部磁界及び基準磁界の両方のイメージを含む。各信号に対して、別個の復調器が設けられる。
第一復調器Ｄ１の出力では、信号ｙoutは、
ｙout＝ｆ（ＧS，Ｂext）  （４）
となり、一方、第二復調器Ｄ２の出力は、
ｙout_ref＝ｆ（ＧR，Ｂref）（５）
となる。ＧS及びＧRは、それぞれ、外部磁界及び基準磁界のゲインである。
【００３０】
基準経路上の復調信号は、増幅系を介した基準磁界Ｂrefのアナログイメージを表す。ゲインの誤差を測定するために、この信号を、チップ上で生成されるある安定したアナログ信号と比較しなければならない。基準電流Ｉrefは、既に利用可能であり安定である。さらに、基準電流Ｉrefは、基準磁界Ｂrefを生成し、そして、第二復調器Ｄ２の出力ｙout_refは、基準磁界Ｂrefのイメージである。よって、それらの比は、一定であり、ゲイン修正に用いることができる。出力ｙout_ref及び基準電流Ｉrefが比較可能な量となるようにする必要がある。
【００３１】
信号の増幅中にゲインの変動がなければ、比較器の出力は、ゼロとなる。基準磁界ＧRのゲインの変動があれば、以下の二つのシナリオがあり得る。
ｉ）ｙout_ref＞ｆ（Ｉref）の場合、比較器の出力Ｃomp＝−Δ
ｉｉ）ｆ（Ｉref）＞ｙout_refの場合、Ｃomp＝＋Δ
この出力は、バイアス電流Ｉbiasを増減させることによって、磁界センサのセル（例えば、ホールセル）６のゲイン修正バイアス電流を制御し、ゲイン修正を行う。復調器Ｄ１、Ｄ２が、完全に整合する場合、
ΔＧR＝ΔＧS
となる。ΔＧi（ｉ＝Ｓ，Ｒ）は、ゲイン誤差を示す。従って、ゲイン修正は、復調器の出力ｙout、ｙout_refに同等に働き、出力ｙoutを、最小誤差を有する外部磁界Ｂextのイメージとすることができる。
【００３２】
増幅系における信号は、電圧又は電流のいずれかになり得る。ホールセンサの出力は、既に電圧である。増幅器の出力ｘが電圧ならば、復調器Ｄ２の出力ｙout_refも同様に電圧となる。この信号を基準電流Ｉrefに対して比較可能な量にするために、
ｉ）Ｉrefは電圧に変換される必要があるか、又は
ｉｉ）ｙout_refは、電流に変換される必要がある。
ゲイン誤差を最小化するために、基準磁界及び外部磁界のゲインの変動が、ΔＧR＝ΔＧSに、又はこれに近くなるようにすることも有用である。
【００３３】
提案する統合基準は、電流を与える。基準復調器の出力は電圧である。これら二つの量を、比較する必要があり、それらの差を、ゲイン修正に用いる。ΔＧRをできるだけΔＧSの近くになるように維持するために、基準電流の電圧への変換を、高精度且つ低温度ドリフトで、行わなければならない。電流と電圧の基本的な関係は、Ｖ＝ＲＩである。Ｒは抵抗である。可能な変換方法では、本発明の実施形態に提案するように、（ｉ）非常に安定した発振器、及び安定した抵抗器を意味するコンデンサ、（ｉｉ）外部抵抗器、又は（ｉｉｉ）内部抵抗器によって、変換を行う。
【００３４】
好ましくは、実施される解決策では、電流の変化が電圧の変化に比例し（ΔＩ〜ΔＶ）、よって、ゲイン修正のための復調器の出力ｙout_refと基準電流Ｉrefの比は変わらない。
【００３５】
非常に安定した発振器は費用のかかる解決策であり、外部抵抗器であればより安価な解決策となるであろうが、その場合、このシステムは、完全には統合されないであろう。内蔵抵抗器は、高い温度ドリフトを有しており、それが基準経路にのみ用いられる場合、目的とするセンサの用途には適さないであろう。しかしながら、前述のものと整合する別の抵抗器を信号経路に用いるとすると、温度ドリフトは基準信号と測定信号の両方に同等に影響を与え、よって、それは相殺され、ΔＧR＝ΔＧSとなる。結果として、本発明に係るシステムの出力信号は、電圧の代わりに、電流となる。
【００３６】
ここで、図２に示す実施形態に係る磁界センサの機能を説明する。示した実施形態では、基準電流発生器３は、基準電流Ｉrefを生成するために内部抵抗器ＲBGに印加されるバンドギャップ電圧基準ＶBG３５を生成する、集積回路素子を備える。
Ｉref＝ＶBG／ＲBG  （１）
しかしながら、基準電流は、他の手段によって生成されてもよく、例えば、他の既知の安定又は一定電圧源から得られてもよい。基準電流Ｉrefは、電流ミラー回路３６ａによってコピーされて、第二基準電流Ｉref,coilを生成する。
Ｉref,coil＝α1Ｉref  （２）
α1は、Ｉref,coilとＩrefとの公称比である。
また、第三基準電流が、さらなる電流ミラー回路３６ｂによって生成される。
Ｉref,r＝α2Ｉref  （３）
α2は、Ｉref,rとＩrefとの公称比である。
第二基準電流Ｉref,coilは、基準磁界Ｂrefを生成するために、基準コイル１４にバイアスをかける。
Ｂref＝ＥcoilＩref,coil  （４）
Ｅcoilは、コイル効率である。
第三基準電流Ｉref,rは、基準電圧Ｖrefを生成するために、内部抵抗器Ｒvrefにバイアスをかける。
Ｖref＝ＲrefＩref,r  （５）
【００３７】
変形例では、Ｉref,coil＝Ｉref,rの場合に、構成を簡略化できる。なぜならば、基準コイルと基準抵抗器は、直列に配置でき、同じ電流で直接バイアスをかけることが可能だからである。ホールセンサマイクロシステムの形態の磁界センサでは、外部磁界Ｂextを測定し増幅させ、外部磁界を表す増幅電圧信号ＶA,extを以下のように生成してもよい。
ＶA,ext＝ＳIＩbiasＡpreampＢext  （６）
ＳIは、ホールセンサの電流に対する感度であり、Ｉbiasは、センサにバイアスをかける電流であり、Ａpreampは、前置増幅器系のゲインである。
また、基準磁界Ｂrefを、同じ回路によって測定し、基準磁界を表す増幅電圧信号ＶA,refを以下のように生成できる。
ＶA,ref＝ＳIＩbiasＡpreampＢref  （７）
二つの増幅電圧信号ＶA,ext、ＶA,refは、変調技術を（例えば、ＷＯ２００６／０５６８２９のように）用いる場合、システムによって同時に処理でき、又は、Ｂext及びＢrefを交互に消去して一度に一つの信号のみを処理することによって、順次処理できる。
【００３８】
基準復調器３０は、感度校正ループに含まれる。その目的は、システムのゲイン、すなわち、ＳIＩbiasＡpreampを、動作中一定にして、それによって、システムが、補正された際、理想的な特性を示すようにすることである。そうするために、ループは、基準電圧信号を安定化させる。
ＶA,ref＝Ｖref  （８）
これによって、式（８）中の全ての項を前述の式を用いて展開すると、以下のようになる。
ＳIＩbiasＡpreampＥcoilα1Ｉref＝Ｒvrefα2Ｉref  （９）
磁界センサのバイアス電流は、よって、以下のように調整される。
Ｉbias＝（Ｒvref／ＳIＡpreampＥcoil）・（α2／α1）  （１０）
システムの信号出力２６は、直接、増幅電圧信号ＶA,extであってもよく、又は、電圧−電流Ｖ／Ｉ変換回路又は抵抗器によって電流Ｉoutに変換したものであってもよい。
Ｉout＝ＶA,ext／ＲVI＝ＳIＩbiasＡpreampＢext／ＲVI  （１１）
校正ループが動作していれば、式（１０）で算出されたバイアス電流Ｉbiasを、式（１１）に代入することができる。
Ｉout＝ＶA,ext／ＲVI＝（ＳIＡpreampＢext／ＲVI）・（Ｒvref／ＳIＡpreampＥcoil）・（α2／α1）
＝Ｂext（１／Ｅcoil）・（Ｒvref／ＲVI）・（α2／α1）  （１２）
【００３９】
式（１２）では、なお、以下の理由から、外部磁界Ｂextを、安定な定数で有利に乗算してもよい。
ａ）コイルの効率は、温度又はエージングによる変化をほとんど受けない幾何学的寸法にのみに依存する。
ｂ）また、抵抗器の比Ｒvref／ＲVIは、両コンポーネントが内部で整合する場合、すなわち、素子が類似し、シリコン上に互いに近接して配置される場合、確実に安定させることができる。
ｃ）また、電流比α2／α1も安定化させることができる。なぜならば、電流ミラーを形成し、抵抗器のように整合させることができる二つのトランジスタによって、それが生成されてもよいからである。このことは、校正ループは、システムの感度を効率よく調整し、出力電流を、以下のようにできることを意味する。
Ｉout＝Ｂext・Ｋ  （１３）
Ｋは、一定で、以下のように等しい。
Ｋ＝（１／Ｅcoil）・（Ｒvref／ＲvI）・（α1／α2）  （１４）
感度の変化は、ａ）、ｂ）及びｃ）で論じた三つの要素のうちの一つの変化によって、生じ得る。これは、例えば、素子が占める比表面積を増加させて内蔵コンポーネントの整合量を改善することによって、有利に最小化できる。
【００４０】
ここで、図３ａ〜３ｄを参照して、信号処理回路４に含まれてもよい電圧−電流（Ｖ／Ｉ）変換回路３４の実施形態を説明する。有利な実施形態によると、Ｖ／Ｉ回路３４は、サンプルホールド機能を含んでもよい。
【００４１】
この組込みは、コンデンサＣ１〜Ｃ５及びスイッチＴ１、Ｔ２を有する増幅器で行う。サンプルホールド動作は、コンデンサＣ３、Ｃ６があるため、可能であり、一方、電圧から電流への変換は、抵抗器Ｒで行う。
【００４２】
Ｖ／Ｉ変換器３４は、信号復調器２４の出力２３に接続され、差動入力電圧入力Ｖｉｎ＿ｎ、Ｖｉｎ＿ｐを有する。よって、以下のように記載可能である。
Ｖｉｎ＿ｎ＝ｖｃｍ−Ｖｉｎ／２  （１）
Ｖｉｎ＿ｐ＝ｖｃｍ＋Ｖｉｎ／２  （２）
ｖｃｍは同相モード電圧である。電圧−電流変換器の動作は、三つの段階を含む。第一段階では、スイッチＴ１が、閉じられる（図３ｂ）。この段階の間、入力電圧Ｖｉｎが、サンプリングされる。Ｑｉ（ｐｈａｓｅ  １）が、第一段階におけるコンデンサＣｉの電荷を表すならば、入力コンデンサＣ１、Ｃ２に集められた対応するコンデンサ電荷は、以下のように記載できる。
Ｑ１（ｐｈａｓｅ  １）＝Ｃ１（Ｖｉｎ＿ｐ−ｖｃｍ）
＝Ｃ１Ｖｉｎ（ｐｈａｓｅ  １）／２  （３）
Ｑ２（ｐｈａｓｅ  １）＝Ｃ２（Ｖｉｎ＿ｎ−ｖｃｍ）
＝−Ｃ２Ｖｉｎ（ｐｈａｓｅ  １）／２  （４）
増幅器の出力、つまり、ノードＢ及びノードＡは、コンデンサＣ３、Ｃ６を介して同相モード電圧ｖｃｍに接続される。Ｃ４、Ｃ５がリセット段階においてあらかじめ放電されていれば、増幅器の入力からの電流がないため、ノードＡ、Ｂでの電圧ＶA、ＶBが供給電圧ｖｃｍと等しい、つまり、ＶA＝ＶB＝ｖｃｍとなる。従って、電流が抵抗器Ｒを流れず、出力電流がゼロ、Ｉout＝０となり得る。さもなければ、もしリセット段階がなければ、コンデンサＣ５は、電流がＶ−ノードに／から流れないため、放電することができず、よって、ノードＢでの電圧ＶBは、前のサイクルからの値を維持し、Ｉout（ｐｈａｓｅ  １）＝Ｉout（ｐｈａｓｅ  ０）となるであろう。
【００４３】
第二段階では、スイッチＴ２が閉じられる（図３ｃ）。Ｃ１、Ｃ２に集められたコンデンサの電荷は、Ｃ４、Ｃ５に移される。そこで、増幅器３８の入力ノード（Ｖ−ノード、Ｖ＋ノード）が、コンデンサＣ３、Ｃ６を介して同相モード電圧ｖｃｍに接続される。
ΔＱ１＝ΔＱ４＋ΔＱ３  （５）
ΔＱ２＝ΔＱ５＋ΔＱ６  （６）
上記の式から、増幅器の入力における電圧を以下のように算出できる。
Ｑ１（ｐｈａｓｅ  ２）−Ｑ１（ｐｈａｓｅ  １）＝Ｑ３（ｐｈａｓｅ  ２）−Ｑ３（ｐｈａｓｅ  １）＋Ｑ４（ｐｈａｓｅ  ２）−Ｑ４（ｐｈａｓｅ  １）  （７）
Ｑ３（ｐｈａｓｅ  １）＝０且つＱ４（ｐｈａｓｅ  １）＝０  （８）
Ｃ１（ｖｃｍ−Ｖ＋−Ｖｉｎ（１）／２）＝Ｃ３（ｖｃｍ−Ｖ＋）＋Ｃ４（ｖｃｍ−Ｖ＋）  （９）
Ｃ３＝Ｃ４且つＣ１＝２Ｃ３については、以下のようになる。
Ｖ＋＝ｖｃｍ−Ｖｉｎ／１０  （１０）
【００４４】
変換器における負のフィードバック及び増幅器の高いゲインのため、増幅器の両入力電圧は、互いに等しい、つまり、Ｖ＋＝Ｖ−となる。
【００４５】
式（６）、（１０）から、ノードＢの電圧は、ＶB＝ｖｃｍ−Ｖｉｎ／２となる。従って、出力電流は、サンプリングされた入力に直接比例する。
Ｉout＝ＩR＝（ＶB−ｖｃｍ）／Ｒ＝−Ｖｉｎ／２Ｒ  （１１）
【００４６】
第三段階の間、全てのスイッチは、開かれ（図３ｄ）、コンデンサＣ４、Ｃ５には電流が流れない。この場合、ノードＢの電圧ＶBは、前の値を維持し、出力電流Ｉoutは変化しない。
【００４７】
変換器に用いられる増幅器３８は、その構造内に、オフセット消去を備えてもよい。オフセットは、入力チョッパによって消去され、それによって、一期間の間、Ｖ＋＝Ｖｉｎ＿ｐ且つＶ−＝Ｖｉｎ＿ｎとなり、一方、第二期間の間、Ｖ＋＝Ｖｉｎ＿ｎ且つＶ−＝Ｖｉｎ＿ｐとなるようにしてもよい。入力を交差させる場合、我々はシングルエンドの出力を有するので、信号経路も、同様に内部で交差する。
【図１】
0005864566.tif 000002
【図２】
0005864566.tif 000003
【図３ａ】
0005864566.tif 000004
【図３ｂ】
0005864566.tif 000005
【図３ｃ】
0005864566.tif 000006
【図３ｄ】
0005864566.tif 000007