(57)【特許請求の範囲】
【請求項１】
ヘッダを含む受信データを復号する復号装置であって、
前記受信データの軟判定値を反復復号により誤り訂正復号する誤り訂正復号部と、
前記誤り訂正復号の出力結果を基に、データ誤りの有無を検出するデータ誤り検出部と、
前記ヘッダの誤り訂正復号における反復復号の繰り返し回数と、前記データ誤りの有無の検出結果とを基に、前記誤り訂正復号の対象とする前記受信データの有効ビット数を決定する制御部と、
を備える復号装置。
【請求項２】
請求項１に記載の復号装置であって、
前記誤り訂正復号部に入力される前記受信データの軟判定値の前記有効ビット数を制限するビット数制限部と、を更に備え、
前記ビット数制限部は、
前記決定された前記有効ビット数に従って、前記誤り訂正復号部に入力される前記受信データの軟判定値の有効ビット数を制限する
復号装置。
【請求項３】
請求項２に記載の復号装置であって、
前記ビット数制限部は、
前記決定された前記有効ビット数に従って、前記軟判定値を構成する複数ビットの中において、最下位ビット若しくは最下位ビットを含む複数ビットを０に固定する
復号装置。
【請求項４】
請求項１〜３のうちいずれか一項に記載の復号装置であって、
前記制御部は、
前記反復復号処理の繰り返し回数と、前記有効ビット数との対応関係を表す情報を保持する有効ビット数テーブルを有し、
前記制御部は、
前記有効ビット数テーブルに従って、前記有効ビット数を決定する
復号装置。
【請求項５】
請求項１〜４のうちいずれか一項に記載の復号装置であって、
前記制御部は、
前記受信データのペイロードに対する前記誤り訂正復号において、反復復号の繰り返し回数が所定の上限回数を超えても前記データ誤りが検出される場合には、前記有効ビット数を増やす
復号装置。
【請求項６】
請求項１〜５のうちいずれか一項に記載の復号装置であって、
前記誤り訂正復号部は、
低密度パリティ検査符号又はターボ符号を用いた反復復号により、前記入力された前記受信データを誤り訂正復号する
復号装置。
【請求項７】
請求項１〜６のうちいずれか一項に記載の復号装置であって、
前記データ誤り検出部は、
前記誤り訂正復号部の出力における前記データ誤りをパリティチェックにより検出する
復号装置。
【請求項８】
ヘッダを含む受信データを復号する復号方法であって、
前記受信データのヘッダを反復復号により誤り訂正復号するステップと、
誤り訂正復号の出力結果を基に、データ誤りの有無を検出するステップと、
前記ヘッダの誤り訂正復号における反復復号の繰り返し回数と、前記データ誤りの有無の検出結果とを基に、前記誤り訂正復号の対象とする前記受信データの有効ビット数を決定するステップと、を含む
復号方法。
【請求項９】
請求項１〜７のうちいずれか一項に記載の復号装置を含む無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信データを誤り訂正復号する復号装置、復号方法及び無線通信装置に関する。
【背景技術】
【０００２】
映像及び音声を扱う電子機器の品質が向上するにつれデータの大容量化が進み、通信システムにおいても送受信されるデータの大容量化が進んでいる。電子機器（例えば、携帯電話）においては小型化、低コスト、低消費電力が求められ、更に通信システムにおいては出来るだけ少ない誤りによってデータを送受信することが要求されている。このため、データ通信においては誤り訂正機能（例えば、ＦＥＣ：Forward Error Correction）が大きな役割を果たしている。
【０００３】
従来、誤り訂正技術は、硬判定誤り訂正（例えば、リードソロモン符号、ＢＣＨ符号）から軟判定誤り訂正（例えば、ビタビ復号）に移行してきたが、近年では、より訂正能力の高い軟判定誤り訂正（例えば、ターボ（Turbo）符号、又は低密度パリティ検査（ＬＤＰＣ：Low-Density Parity-Check）符号）が用いられている。
【０００４】
軟判定誤り訂正符号は、受信したデータを「０」と「１」の２値のビット列として確定的に表現（硬判定）するのではなく、受信したデータの確からしさを複数ビットによって表現（軟判定）することで訂正能力を向上させている。
【０００５】
最近の誤り訂正符号化システムにおいては、理論的な限界であるシャノン限界に近い通信を、如何にして実現するかという課題への取り組みの結果として、ターボ符号又はＬＤＰＣ符号が用いられている。
【０００６】
但し、ターボ符号又はＬＤＰＣ符号が用いられる誤り訂正符号を用いるには、回路構成は複雑さを増し、回路規模も大きい。通信中における受信データに対して誤り訂正を実施する動作が、現在実用化されている誤り訂正回路に含まれることが、複雑化の要因である。従って、誤り訂正回路は消費電力も大きくなるため、小型化及び低消費電力化の妨げとなる。
【０００７】
回路規模が大きくなるもう１つの要因は、処理するデータのビット数である。即ち、軟判定は、受信したデータの確からしさを複数ビットによって表現しているため、データ（軟判定値）のビット数が増えれば回路規模も大きくなる。また、ビット数が増えると回路の消費電力も増える。
【０００８】
軟判定ビット数に関しては、伝送路としてのチャネルの品質に応じて軟判定ビット数を変える（スケーリングする）先行技術が、特許文献１及び特許文献２に開示されている。特許文献１の概要を図１２に示し、特許文献２の概要を図１３に示す。
【０００９】
特許文献１では、復調器５６から出力されたソフト値（軟判定値）を、予め選択されたチャネル品質値６６の関数として使用されるべきスケールファクターを決定するために、復号器５８を通してプロセッサ４４に供給する。プロセッサ４４は、スケーリングされたソフト値を復号器５８に返す。復号器５８の入力に含まれるスケーリング回路は、スケーリング依存の反復復号プロセスを実行するために使われる回路である。即ち、反復復号プロセス処理される前にソフト入力値をスケールするためにスケーリング回路が用いられる。スケーリングファクタについては、プロセッサ４４を用いて方程式を解いて決定する。
【００１０】
また、特許文献２では、通信路監視部４９は、誤り訂正復号部２５から出力される訂正結果に基づいてビット誤り率（ＢＥＲ）を常時算出し、ビット誤り率を基に通信路の状態を常時監視している。また、通信路監視部４９は、ビット誤り率に基づいて通信路の信号対雑音比（ＳＮＲ）を求め、信号対雑音比をスケーリング部５０に出力している。スケーリング部５０は、通信路監視部４９から受けた信号対雑音比に基づいて、尤度決定部４８からの対数尤度比λｎに所定倍率を乗算するか否かを判定する。スケーリング部５０は、尤度決定部４８からの対数尤度比λｎに所定倍率を乗算すべき場合には、対数尤度比λｎに所定倍率を乗算して誤り訂正復号部２５に出力する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００６−５１５４８３号公報
【特許文献２】特開２００９−１５９０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１では、誤り訂正を実行する前に予めスケーリングファクタの計算を終了しておく必要がある。また、スケーリングファクタの計算は複雑であるし、計算を開始してから終了するまでの時間が長い。また、特許文献２においても、ビット誤り率の測定から軟判定値のスケーリングの決定に至るまでの処理にかかる時間が長い。
【００１３】
ここで、携帯電話等の移動端末においては通信品質が時間と共に変化するため、適応的に、スケーリング値を反映する必要がある。
【００１４】
しかし、従来技術では、仮に伝送路の通信品質が良好な状況であっても、スケーリング決定の処理時間が長いため、誤り訂正復号回路が処理するビット数を適応的に減らすことは、困難であり、このため、従来構成のスケーリング値の算出では誤り訂正復号回路における消費電力の低減が困難であった。
【００１５】
本発明は、上述した従来の事情に鑑みてなされたものであって、伝送路の通信品質に応じて、受信データの復号処理量を低減して高速に復号する復号装置、復号方法及び無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、ヘッダを含む受信データを復号する復号装置であって、前記受信データの軟判定値を反復復号により誤り訂正復号する誤り訂正復号部と、前記誤り訂正復号の出力結果を基に、データ誤りの有無を検出するデータ誤り検出部と、前記ヘッダの誤り訂正復号における反復復号の繰り返し回数と、前記データ誤りの有無の検出結果とを基に、前記誤り訂正復号の対象とする前記受信データの有効ビット数を決定する制御部と、を備える。
【００１７】
また、本発明は、ヘッダを含む受信データを復号する復号方法であって、前記受信データのヘッダを反復復号により誤り訂正復号するステップと、誤り訂正復号の出力結果を基に、データ誤りの有無を検出するステップと、前記ヘッダの誤り訂正復号における反復復号の繰り返し回数と、前記データ誤りの有無の検出結果とを基に、前記誤り訂正復号の対象とする前記受信データの有効ビット数を決定するステップと、を含む。
【発明の効果】
【００１８】
本発明によれば、伝送路の通信品質に応じて、受信データの復号処理量を低減して高速に復号できる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態の送受信装置の構成例を示すブロック図
【図２】本実施形態の誤り訂正受信装置の構成例を示すブロック図
【図３】誤り訂正復号部の構成例を示すブロック図
【図４】伝送路品質が悪い場合の誤り訂正受信装置の動作例を示すタイムチャート
【図５】伝送路品質が図４よりも良い場合の誤り訂正受信装置の動作例を示すタイムチャート
【図６】伝送路品質が図５よりも良い場合の誤り訂正受信装置の動作例を示すタイムチャート
【図７】有効ビット数テーブルの構成例（１）を示す模式図
【図８】有効ビット数テーブルの構成例（２）を示す模式図
【図９】誤り訂正復号器のヘッダに対する動作を説明するフローチャート
【図１０】誤り訂正復号器のペイロードに対する動作を説明するフローチャート
【図１１】軟判定値の有効ビット数と誤り率（ＢＥＲ）との関係を示すグラフ
【図１２】特許文献１の概要を示すブロック図
【図１３】特許文献２の概要を示すブロック図
【発明を実施するための形態】
【００２０】
以下、本発明に係る復号装置、復号方法及び無線通信装置の実施形態について、図面を参照して説明する。
【００２１】
＜無線通信装置としての送受信装置３００の構成＞
本実施形態の送受信装置３００の構成例を示すブロック図を図１に示す。無線通信装置としての送受信装置３００は、送信部ＴＸと受信部ＲＸとを含む。
【００２２】
送受信装置３００の送信部ＴＸは、誤り訂正符号器３０１、変調器３０２、ＤＡＣ（Digital Analog Converter）３０３、送信アナログ処理部３０４、ＰＡ（Power Amplifier）３０５、及びアンテナＡｎｔが接続されたアンテナ（ＡＮＴ）回路３０６を含む。
【００２３】
送受信装置３００の受信部ＲＸは、アンテナＡｎｔが接続されたアンテナ回路３０６、受信アナログ処理部３０７、ＡＤＣ（Analog Digital Converter）３０８、復調部３０９、誤り訂正復号器３１０及びデータ認識部３１１を含む。なお、アンテナＡｎｔは、例えばアンテナ素子を用いて構成される。また、アンテナＡｎｔが接続されたアンテナ回路３０６は、送信部ＴＸ又は受信部ＲＸのいずれかに含まれても良い。
【００２４】
＜送受信装置３００が無線信号を送信する場合の動作＞
誤り訂正符号器３０１は、送信データに対して、誤り訂正符号（例えば、誤り訂正の検査符号としての低密度パリティ検査（ＬＤＰＣ）符号により生成されたパリティ符号）を付加する。誤り訂正符号器３０１によりパリティ符号を付加された送信データは、変調器３０２に入力される。
【００２５】
変調器３０２は、入力された送信データを、他の受信装置（不図示）と予め共有された変調方式に従って変調する。変調方式の種類としては、例えばＢＰＳＫ（Binary Phase Shift Keying）、ＱＰＳＫ（Quadrature Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）がある。変調器３０２により変調された送信データはＤＡＣ３０３に入力される。
【００２６】
ＤＡＣ３０３は、デジタル信号の送信データをアナログ信号に変換する。ＤＡＣ３０３から出力されるアナログ信号は、送信アナログ処理部３０４に入力されて所定の信号処理（例えば、ベースバンド信号から高周波信号へのアップコンバート処理）を施された後、ＰＡ３０５に入力される。
【００２７】
ＰＡ３０５は、入力されたアナログ信号を電力増幅してアンテナ回路３０６に出力する。従って、アンテナ回路３０６から、アンテナＡｎｔを介して、無線送信信号（電波）が出力される。
【００２８】
＜送受信装置３００が無線信号を受信する場合の動作＞
他の送信装置（不図示）から送信された無線信号は、アンテナＡｎｔを介して、アンテナ回路３０６において受信され、受信信号として受信アナログ処理部３０７に入力される。受信アナログ処理部３０７は、入力される受信信号に対して所定の信号処理（例えば、高周波信号からベースバンドへのダウンコンバート処理、ＡＧＣ（Auto Gain Control）処理）を施す。受信アナログ処理部３０７により処理された受信信号はＡＤＣ３０８に入力される。
【００２９】
ＡＤＣ３０８は、アナログ信号として入力された受信信号をデジタル信号に変換し、受信データとして出力する。復調部３０９は、ＡＤＣ３０８から入力された受信データを、他の送信装置（不図示）と予め共有された所定の変調方式（例えば、ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ）に従って復調処理する。
【００３０】
復調部３０９により復調された受信データは、本実施形態の復号装置としての誤り訂正復号器３１０に入力される。誤り訂正復号器３１０は、入力された受信データに対して誤り訂正復号し、誤り訂正復号後の受信データをデータ認識部３１１に出力する。
【００３１】
データ認識部３１１は、誤り訂正復号器３１０から出力された誤り訂正後の受信データが入力され、送受信装置３００の制御に必要なデータを認識する。例えば、データ認識部３１１は、受信データのヘッダに含まれているペイロードの変調形式及び符号化率の情報を認識し、ガードインターバル（ＧＩ）を基にして送受信装置３００の制御に必要なタイミングを生成する。
【００３２】
以下、本実施形態の復号装置としての誤り訂正復号器３１０の構成及び動作について詳細に説明する。
【００３３】
＜復号装置（誤り訂正復号器３１０）としての誤り訂正受信装置４００の構成＞
本実施形態の誤り訂正受信装置４００の構成例を図２に示す。図２に示す誤り訂正受信装置４００は、図１に示す誤り訂正復号器３１０に相当する。
【００３４】
誤り訂正受信装置４００は、ビット数制限部４０１、誤り訂正復号部４０２、パリティチェック部４０３、制御部４０４及びクロック発生部４０５を含む。
【００３５】
ビット数制限部４０１は、図１に示す復調部３０９の出力としての受信データを入力する。受信データは、ビットデータの「０」、「１」の確からしさを表す軟判定値である。本実施形態では５ビットの並列信号として、受信データＲＤ１がビット数制限部４０１に入力される。なお、受信データＲＤ１のビット数については必要に応じて変更しても良い。
【００３６】
ビット数制限部４０１は、軟判定値として誤り訂正復号部４０２に入力される受信データＲＤ２の有効ビット数を制限する。具体的には、ビット数制限部４０１は、入力される５ビットの受信データＲＤ１について、並列信号の最上位ビット以外の各ビットを「０」に固定した結果を受信データＲＤ２として出力する。受信データＲＤ２の５ビットにおいて、例えば、固定したビット以外は受信データＲＤ１と同じ信号を出力し、又は、０固定するビットに対して四捨五入の処理をして出力する。
【００３７】
ビット数制限部４０１が固定するビットは、制御部４０４から出力された制御信号ＣＯＮ１に応じて定まる。具体的には、ビット数制限部４０１は、入力された５ビットの並列信号の受信データを、受信データＲＤ２の最下位ビットを固定した状態、下位の２ビットを固定した状態、下位の３ビットを固定した状態、下位の４ビットを固定した状態、又は全ビットを固定しない（ＲＤ１と同じ）状態のいずれかに切り替える。
【００３８】
なお、ビット数制限部４０１が誤り訂正復号部４０２に入力する受信データＲＤ２の有効ビット数を変更することは、軟判定値のスケーリングと同義である。即ち、受信データＲＤ２の有効ビット数を増やせば、誤り訂正復号部４０２の誤り訂正能力が高まり、有効ビット数を減らせば、誤り訂正復号部４０２の誤り訂正能力が低下する。
【００３９】
誤り訂正復号部４０２は、軟判定値として受信データＲＤ２を入力し、所定の復号を繰り返す、即ち、反復復号することにより、受信データの誤りを訂正する。復号の繰り返し回数は必要に応じて変更されても良い。誤り訂正復号部４０２の処理結果は１ビット信号の受信データＲＤ３として、パリティチェック部４０３に入力される。また、誤り訂正復号部４０２は、クロック発生部４０５により供給される一定周期のクロックパルスＣＬＫに同期して動作する。
【００４０】
データ誤り検出部としてのパリティチェック部４０３は、誤り訂正復号部４０２から出力された受信データＲＤ３を順次に入力し、パリティチェックすることにより、誤り訂正復号部４０２の誤り訂正処理の結果のデータに誤りが無いかどうかを識別する。
【００４１】
パリティチェック部４０３は、パリティチェックの結果として、データ誤りの有無を表す信号ＰＣＨを制御部４０４に出力する。パリティチェック部４０３が出力する訂正後の受信データＲＤ４は、誤り訂正復号部４０２から出力された受信データＲＤ３と同じ１ビットの信号である。なお、パリティチェック部４０３は、クロック発生部４０５により供給される一定周期のクロックパルスＣＬＫに同期して動作する。
【００４２】
制御部４０４は、図１に示すデータ認識部３１１から出力された「受信データイネーブル」と「符号化率」の信号を入力する。「受信データイネーブル」は、受信データの有効な期間を表すタイミング信号であり、受信信号中のガードインターバルに基づいてデータ認識部３１１が生成する。また、「符号化率」は、受信信号のヘッダ領域に含まれている情報である。
【００４３】
制御部４０４は、誤り訂正復号部４０２における復号の繰り返し回数を把握し、信号ＰＣＨを基にしてデータ誤りの有無を把握する。誤り訂正復号部４０２における復号の１回あたりの所要時間は一定であるため、制御部４０４は復号を開始してからの経過時間を基にして、誤り訂正復号部４０２の復号の繰り返し回数を把握する。
【００４４】
制御部４０４は、誤り訂正復号部４０２の復号の繰り返し回数と、信号ＰＣＨにより把握したデータ誤りの有無とに基づいて、ビット数制限部４０１が制限する受信データＲＤ２の有効ビット数を決定し、有効ビット数に相当する制御信号ＣＯＮ１を出力する。制御部４０４は、受信信号（受信データ）のヘッダ領域を受信した場合に、誤り訂正復号部４０２の動作状況、即ち、伝送路の品質を監視して有効ビット数を決定する。
【００４５】
また、制御部４０４は、制御信号ＣＯＮ２の出力を制御することにより、クロック発生部４０５が出力するクロックパルスＣＬＫの供給を停止させ、又はクロックパルスＣＬＫの供給を再開させる。制御部４０４の具体的な動作については後述する。
【００４６】
＜誤り訂正復号部４０２の構成例＞
図２の誤り訂正受信装置４００における誤り訂正復号部４０２の構成例を図３に示す。即ち、ＬＤＰＣ符号の復号方式として公知のミニサム復号法を用いる場合には、図３に示す回路により誤り訂正復号部４０２を構成できる。
【００４７】
誤り訂正復号部４０２は、列処理部５０１及び行処理部５０２を含む。各処理部は、数式（１）及び（２）に従って、それぞれ演算処理する。即ち、図示しないが、列処理部５０１及び行処理部５０２の内部は、加算器及び最小値を探索する比較器を用いて構成される。
【００４８】
このため、受信データＲＤ２の各ビットが「０」のまま変化しない場合には、該当するビットを処理する回路の状態には変化が生じない。例えば、「０」と「０」とを加算した結果は「０」であるため、入力ビットが「０」のまま変化しなければ出力ビットも変化しない。ビットを処理する回路が動かないため、誤り訂正復号部４０２の回路が消費する電力が大幅に削減される。数式（１）及び（２）において、ｍは行番号を表し、ｎは列番号を表し、ωは１以下の正の実数を表す。
【００４９】
【数１】
0005844667.tif 000002
【００５０】
【数２】
0005844667.tif 000003
【００５１】
なお、「ミニサム復号法」を用いた誤り訂正復号部４０２は、例えばωとして「０．８」程度の値を与えれば、「ｓｕｍ−ｐｒｏｄｕｃｔ」アルゴリズムと同等の誤り率特性を得ることができる。なお、「０．８」という値はあくまで一例であり、最適な値は検査行列Ｈによって異なる。
【００５２】
＜誤り訂正受信装置４００の動作タイミングの例＞
誤り訂正受信装置４００の動作に関するタイミングの具体例を図４、図５及び図６に示す。図４は、伝送路品質が悪い場合の誤り訂正受信装置４００の動作例を示すタイムチャートである。図５は、伝送路品質が図４よりも良い場合の誤り訂正受信装置４００の動作例を示すタイムチャートである。図６は、伝送路品質が図５よりも良い場合の誤り訂正受信装置４００の動作例を示すタイムチャートである。
【００５３】
本実施形態では、一例として、図４に示すフレームフォーマットの受信データを誤り訂正受信装置４００が受信することを想定している。即ち、受信データは、ヘッダデータＤＨ、並びに、順次連続的に現れる１番目のペイロードデータＤＰ１、２番目のペイロードデータＤＰ２、３番目のペイロードデータＤＰ３、・・・を含む。
【００５４】
ヘッダデータＤＨは、送受信装置３００が送受信するデータを管理するための情報を保持している。具体的には、データ本体を格納するペイロードの変調形式、符号化率の情報を保持している。受信データのヘッダの変調形式は、他の送信装置（不図示）との間において予め共有されている。また、フレームフォーマット内の各データ間には、既知信号としてのガードインターバル（ＧＩ）が設けられている。
【００５５】
誤り訂正受信装置４００の各部の動作を次に示す。
【００５６】
ビット数制限部４０１は、制御部４０４からの制御信号ＣＯＮ１を入力しない場合には、復調部３０９から出力された受信データＲＤ１を受信データＲＤ２として誤り訂正復号部４０２に出力する。誤り訂正復号部４０２は、受信データＲＤ２を入力して誤り訂正復号を繰り返す。誤り訂正復号処理を１回実行する毎に、誤り訂正後の受信データＲＤ３を出力する。
【００５７】
パリティチェック部４０３は、入力された誤り訂正後の受信データＲＤ３をパリティチェックする。パリティチェック部４０３は、シンドロームが０になれば誤り訂正後の受信データＲＤ３にデータ誤りが無いと判断し、パリティチェックが「ＯＫ」の信号ＰＣＨを出力する。
【００５８】
また、図２に示す誤り訂正復号部４０２には、誤り訂正復号の繰り返し回数に上限が設けられている。例えば、図４〜図６に示した動作例においては、誤り訂正復号の繰り返し回数の上限を６回としている。
【００５９】
図４に示す動作例では、伝送路の品質が悪い場合を想定しているため、繰り返し回数が上限の６回になった場合においてパリティチェックが「ＯＫ」となる。なお、繰り返し回数の０回目は誤り訂正が実行されない状態である。
【００６０】
従って、図４では、パリティチェックの結果が「ＯＫ」になるまで、誤り訂正復号部４０２が、何回も誤り訂正復号を繰り返す場合には、伝送路の品質が悪いと判断できる。制御信号ＣＯＮ１による有効ビット数の制限は実施されない。即ち、ビット数制限部４０１は、復調部３０９から出力された受信データＲＤ１を、受信データＲＤ２として誤り訂正復号部４０２に出力する。
【００６１】
一方、図５に示す動作例では、誤り訂正復号の繰り返し回数が１回目の段階において、パリティチェックが「ＯＫ」となっている。即ち、誤り訂正復号部４０２は、比較的伝送路の品質が良かったために、１回目の誤り訂正復号において、データ誤りのない受信データを復号できる。
【００６２】
また、パリティチェックが「ＯＫ」になると、制御部４０４が出力する制御信号ＣＯＮ２を基に、クロック発生部４０５は、誤り訂正復号部４０２に対してクロックパルスＣＬＫの供給を停止する。誤り訂正復号部４０２はクロックパルスＣＬＫに同期して動作しているため、クロックパルスＣＬＫの供給が停止すると、誤り訂正復号部４０２の回路動作も停止する。つまり、誤り訂正受信装置４００は、早い段階にてパリティチェックが「ＯＫ」になった場合には、クロックパルスＣＬＫの供給の停止によって、誤り訂正復号部４０２の消費電力を低減できる。
【００６３】
また、図６に示す動作例では、誤り訂正復号の繰り返し回数が０回目の段階において、パリティチェックが「ＯＫ」となっている。即ち、誤り訂正復号部４０２は誤り訂正復号する前にデータ誤りのない受信データを復号できているため、伝送路の品質が良い状態である。
【００６４】
また、図６に示す動作例においても、パリティチェックが「ＯＫ」となった以降は、クロック発生部４０５は、制御部４０４からの制御信号ＣＯＮ２を基に、誤り訂正復号部４０２に対してクロックパルスＣＬＫの供給を停止し、誤り訂正復号部４０２の回路動作を停止させている。
【００６５】
＜有効ビット数の制限＞
図５又は図６に示す動作例では、伝送路の品質が良く、誤り訂正復号部４０２の訂正能力が下がったとしても、適切な誤り訂正結果が得られる可能性が高い。つまり、ビット数制限部４０１は、誤り訂正復号部４０２に入力される受信データＲＤ２の有効ビット数を制限できる。
【００６６】
制御部４０４は、有効ビット数を決定し、制御信号ＣＯＮ１を用いてビット数制限部４０１の動作を制御する。どの程度まで有効ビット数を制限できるかについては、伝送路の品質に応じて定まる。また、図４〜図６では、パリティチェックが「ＯＫ」と検出されるまでの誤り訂正復号部４０２の復号の繰り返し回数と、伝送路の品質との間に大きな相関がある。従って、制御部４０４は、パリティチェックが「ＯＫ」と検出されるまでの復号の繰り返し回数と有効ビット数とを対応付けて、有効ビット数を決定する。
【００６７】
＜有効ビット数テーブルの説明＞
制御部４０４は、有効ビット数テーブルを保持し、有効ビット数テーブルを用いて有効ビット数を決定する。これにより、制御部４０４は、ビット数制限部４０１が制限する有効ビット数を効率的に決定できる。有効ビット数テーブルの具体的な構成例を図７及び図８にそれぞれ示す。
【００６８】
図７に示す有効ビット数テーブルＴＢＬ１と図８に示す有効ビット数テーブルＴＢＬ２とは内容が異なっている。各々の有効ビット数テーブルＴＢＬ１，ＴＢＬ２については、何れか一方が用いられても良いし、伝送路の品質の状況に応じて選択的に用いられても良い。また、有効ビット数テーブルの内容は、制御部４０４内のメモリ（例えば、不揮発性メモリ）に格納され、必要に応じて制御部４０４が内容を書き換えしても良い。
【００６９】
図７に示す有効ビット数テーブルＴＢＬ１は、次の４種類のデータＤＴ１、ＤＴ２、ＤＴ３及びＤＴ４を含む。即ち、データＤＴ１はパリティチェック「ＯＫ」が検出されるまでの復号処理の繰り返し回数を表す。データＤＴ２は軟判定ビット数を表す。データＤＴ３は有効ビット数を表す。データＤＴ４は「０」に固定されるビット数を表す。
【００７０】
なお、有効ビット数テーブルＴＢＬ１の中において最低限必要な情報は、データＤＴ１と、データＤＴ３又はデータＤＴ４とである。即ち、制御部４０４は、図７に示す有効ビット数テーブルＴＢＬ１を参照することにより、データＤＴ１に対応する復号の繰り返し回数と、データＤＴ３又はデータＤＴ４に対応する有効ビット数とを対応付けできる。
【００７１】
＜有効ビット数の決定に関する具体例＞
有効ビット数テーブルＴＢＬ１を用いる場合の具体例について説明する。例えば、図６に示す動作例では、ヘッダデータＤＨを復号する場合に復号の繰り返し回数が０回目にてパリティチェック「ＯＫ」となっている。制御部４０４は、有効ビット数テーブルＴＢＬ１のデータＤＴ１の「０回目」を参照し、データＤＴ１の「０回目」に対応するデータＤＴ３の内容が「１ビット」であると認識し、有効ビット数を「１ビット」に決定する。
【００７２】
制御部４０４は、有効ビット数が「１ビット」であることを示す情報を、制御信号ＣＯＮ１としてビット数制限部４０１に与える。これにより、ビット数制限部４０１は、５ビットの並列信号によって構成される受信データＲＤ２の中において、下位の４ビットをそれぞれ「０」に固定し、最上位の１ビットを有効ビットとする。
【００７３】
従って、図６に示す動作例では、ヘッダデータＤＨに続くペイロードデータＤＰ１の受信データを復号する場合、誤り訂正復号部４０２に入力される受信データＲＤ２の有効ビット数は１ビットになる。つまり、軟判定値である５ビットの受信データＲＤ１が変化しても、受信データＲＤ２を構成する５ビットの中において、下位の４ビットは「０」のまま変化しない。
【００７４】
また、図５に示す動作例では、ヘッダデータＤＨを復号する場合に復号の繰り返し回数が１回目にてパリティチェックが「ＯＫ」となっている。制御部４０４は、有効ビット数テーブルＴＢＬ１のデータＤＴ１の「１回目」を参照し、データＤＴ１の「１回目」に対応するデータＤＴ３の内容が「２ビット」であると認識し、有効ビット数を「２ビット」に決定する。
【００７５】
制御部４０４は、有効ビット数が「２ビット」であることを示す情報を、制御信号ＣＯＮ１としてビット数制限部４０１に与える。これにより、ビット数制限部４０１は、５ビットの並列信号によって構成される受信データＲＤ２の中において、下位の３ビットをそれぞれ「０」に固定し、残りの上位２ビットを有効ビットとする。
【００７６】
＜誤り訂正受信装置４００における動作の流れの説明＞
誤り訂正受信装置４００のヘッダに対する動作を説明するフローチャートを図９に示す。また、誤り訂正復号器のペイロードに対する動作を説明するフローチャートを図１０に示す。即ち、制御部４０４の制御により、図９及び図１０に示す各手順に沿って、順次に制御が実施される。
【００７７】
受信データＲＤ１としてヘッダデータＤＨが現れた場合には、図９のステップＳ１１〜Ｓ１６が実行される。また、ペイロードデータ（ＤＰ１，ＤＰ２，・・・）が現れた場合には、図１０のステップＳ２１〜Ｓ２８が実行される。
【００７８】
＜ヘッダデータＤＨを復号する場合の動作＞
ビット数制限部４０１は、受信データＲＤ２の有効ビット数を制限しない。つまり、５ビットの受信データＲＤ１が受信データＲＤ２として誤り訂正復号部４０２に入力される。
【００７９】
誤り訂正復号部４０２は、誤り訂正パラメータを算出し、受信データＲＤ２に対して誤り訂正復号する。誤り訂正パラメータの初期値は０である。従って、誤り訂正復号部４０２は、初回、即ち、図４〜図６の「０回目」では、訂正しない状態にて復号する（Ｓ１１）。
【００８０】
制御部４０４は、誤り訂正復号部４０２における誤り訂正復号の繰り返し回数をカウントする（Ｓ１２）。繰り返し回数の初期値は０とする。誤り訂正復号の１回あたりの所要時間が予め決まっているため、制御部４０４は、誤り訂正復号を開始してからの経過時間に従って、誤り訂正復号部４０２における誤り訂正復号の繰り返し回数をカウントする。
【００８１】
制御部４０４は、誤り訂正復号部４０２が復号を１回実行する毎に、パリティチェック部４０３が復号結果に対してパリティチェックしたパリティチェック結果としての信号ＰＣＨを監視し、パリティチェックがＯＫか否かを識別する（Ｓ１３）。
【００８２】
誤り訂正復号部４０２が出力する受信データＲＤ３にデータ誤りが生じている場合には（Ｓ１３、ＮＯ）、パリティチェックがＮＧであるため、誤り訂正受信装置４００の動作はステップＳ１３からステップＳ１１に戻る。つまり、誤り訂正復号部４０２が誤り訂正復号を複数回繰り返す（Ｓ１１）。また、制御部４０４は、繰り返し回数をカウントする（Ｓ１２）。
【００８３】
パリティチェックがＯＫになった場合には（Ｓ１３、ＹＥＳ）、制御部４０４は、制御信号ＣＯＮ２をクロック発生部４０５に出力し、クロックパルスＣＬＫの誤り訂正復号部４０２及びパリティチェック部４０３への供給をクロック発生部４０５に停止させる（Ｓ１４）。これにより、誤り訂正復号部４０２の動作及びパリティチェック部４０３の動作が停止する。
【００８４】
パリティチェックがＯＫになった場合は（Ｓ１３、ＹＥＳ）、制御部４０４は、誤り訂正復号の繰り返し回数を用いて、有効ビット数テーブルＴＢＬ１を参照して有効ビット数を決定する（Ｓ１５）。制御部４０４は、制御信号ＣＯＮ１を出力し、ビット数制限部４０１が制限する有効ビット数を設定する（Ｓ１６）。
【００８５】
＜ペイロードデータ（ＤＰ１，ＤＰ２，・・・）を復号する場合の動作＞
図９に示すステップＳ１６によってビット数制限部４０１は有効ビット数を制限するため、誤り訂正受信装置４００がペイロードデータを受信する場合には、有効ビット数が制限された受信データＲＤ２が誤り訂正復号部４０２に入力される（Ｓ２１）。
【００８６】
誤り訂正復号部４０２は、誤り訂正パラメータを算出し、受信データＲＤ２に対して誤り訂正復号する。誤り訂正パラメータの初期値は０である。従って、誤り訂正復号部４０２は、初回、即ち、図４〜図６の「０回目」では、訂正しない状態にて復号する（Ｓ２２）。
【００８７】
制御部４０４は、誤り訂正復号部４０２における誤り訂正復号の繰り返し回数をカウントする（Ｓ２３）。繰り返し回数の初期値は０とする。誤り訂正復号処理の１回あたりの所要時間が予め決まっているため、制御部４０４は、１つのペイロードデータに対する誤り訂正復号を開始してからの経過時間に従って、誤り訂正復号部４０２における誤り訂正復号の繰り返し回数をカウントする。
【００８８】
制御部４０４は、誤り訂正復号部４０２が復号を１回実行する毎に、パリティチェック部４０３が復号結果に対してパリティチェックしたパリティチェック結果としての信号ＰＣＨを監視し、パリティチェックがＯＫか否かを識別する（Ｓ２４）。
【００８９】
誤り訂正復号部４０２が出力する受信データＲＤ３にデータ誤りが生じている場合は（Ｓ２４、ＮＯ）、パリティチェックがＮＧになるため、誤り訂正受信装置４００の動作はステップＳ１４からステップＳ２６を経由してステップＳ２２に戻る。つまり、誤り訂正復号部４０２が誤り訂正復号を複数回繰り返す（Ｓ２２）。また、制御部４０４は、繰り返し回数をカウントする（Ｓ２３）。
【００９０】
また、パリティチェックがＮＧの場合には（Ｓ２４、ＮＯ）、制御部４０４は、繰り返し回数が事前に定めた最大値（例えば６回）になってもＮＧであるか否かを識別する（Ｓ２６）。繰り返し回数が最大値になってもＮＧの場合には（Ｓ２６、ＹＥＳ）、制御部４０４は、再び有効ビット数テーブルＴＢＬ１又はＴＢＬ２を参照し、有効ビット数を以前の有効ビット数よりも多い数に変更する（Ｓ２７）。制御部４０４は、制御信号ＣＯＮ１を出力し、ステップＳ２７によって変更された有効ビット数を、ビット数制限部４０１が制限する有効ビット数として設定する（Ｓ２８）。
【００９１】
ステップＳ１６において有効ビット数を制限する状態は、伝送路の品質が良い場合である。従って、ビット数制限部４０１が有効ビット数を制限した場合でも、通常であれば、誤り訂正復号の繰り返し回数が最大値になる前に、パリティチェックはＯＫになる。従って、ステップＳ２６〜Ｓ２８は必ずしも必要ではない。
【００９２】
しかし、場合によっては、伝送路の品質が急に悪化する可能性も考えられる。伝送路の品質が悪化した場合には、ステップＳ２７及びＳ２８において制御部４０４が有効ビット数を増やすことにより、誤り訂正復号部４０２の誤り訂正能力を向上できる。これにより、誤り訂正受信装置４００は、伝送路の品質の動的な変化に対応して、受信データを復号できる。
【００９３】
＜誤り訂正受信装置４００の動作の有効性に関する検証＞
軟判定値の有効ビット数と誤り率（ＢＥＲ）との関係を図１０に示す。具体的には、各ビットあたりの雑音比（Ｅｂ／Ｎｏ）における誤り率（ＢＥＲ）と、受信データＲＤ２の軟判定ビット数の関係のシミュレーション結果が図１０に示されている。
【００９４】
図１０では、雑音が多い場合（Ｅｂ／Ｎｏ＝３）では、軟判定ビット数を２ビット又は１ビットに少なくすると誤り率が劣化する。一方、雑音が少ない場合（Ｅｂ／Ｎｏ＝９、Ｅｂ／Ｎｏ＝１０）では、軟判定ビット数を５ビットから１ビットに削減しても誤り率がほぼ一定であることが分かる。
【００９５】
つまり、伝送路の品質が良好であって雑音が少ない場合には、軟判定ビット数を５ビットから１ビットに削減しても誤り率が変化せず、同じ誤り訂正復号結果が得られる。従って、誤り訂正復号部４０２に入力される受信データＲＤ２の軟判定値の有効ビット数を減らしても良い。
【００９６】
そのため、例えば図７の有効ビット数テーブルＴＢＬ１では、制御部４０４は、パリティチェックが「ＯＫ」となった場合、復号の繰り返し回数ＤＴ１が少ないと、伝送路の品質が良い状況と判断し、有効ビット数ＤＴ３を減らすことができる。
【００９７】
つまり、制御部４０４は有効ビット数テーブルＴＢＬ１を用いて適切な有効ビット数を適宜、決定できる。図６の例では、繰り返し回数０回目にてパリティチェックが「ＯＫ」となった場合には、ビット数制限部４０１は、受信データＲＤ２の下位４ビットを０に固定する。誤り訂正復号部４０２において計算されるデータ５ビットのうち４ビットが０であって固定となるため、消費電力を低減できる。
【００９８】
誤り訂正復号部４０２は、ＬＤＰＣ符号の復号のために、サムプロダクト（ｓｕｍ−ｐｒｏｄｕｃｔ）復号法又はサムプロダクト復号法を簡略化した復号方式（例えば、ミニサム（ｍｉｎ−ｓｕｍ）復号法）を用いる。誤り訂正復号部４０２の内部回路は、例えば、主に加算器を用いて構成される。
【００９９】
従って、処理対象の複数ビットの信号が「０」に固定したビットを含む場合には、固定したビットを処理する回路が不要となる。従って、誤り訂正復号部４０２の回路が消費する電力が削減される。
【０１００】
また、図９では、制御部４０４は、受信データのヘッダを処理する場合に有効ビット数を決定するため、データの本体を含むペイロードの処理では、有効ビット数を削減できる。これにより、消費電力を削減する効果が高まる。
【０１０１】
以上により、本実施形態の誤り訂正受信装置４００は、誤り訂正復号部４０２の繰り返し回数に対するパリティチェック結果に応じて軟判定ビット数の有効ビット数を変更する。これによって誤り訂正復号部４０２の動作回路を軽減でき、誤り訂正受信装置４００を含む送受信装置３００の消費電力を低減できる。
【０１０２】
誤り訂正受信装置４００は、特に伝送路品質の良い場合には、クロックを停止させることによる消費電力の低減に加え、誤り訂正復号部４０２及びパリティチェック部４０３の動作の停止によって更なる消費電力を低減できる。
【０１０３】
以上、図面を参照して各実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０４】
本発明は、伝送路の通信品質に応じて、受信データの復号処理量を低減して高速に復号する復号装置、復号方法及び無線通信装置として有用である。
【符号の説明】
【０１０５】
３００  送受信装置
３０１  誤り訂正符号器
３０２  変調器
３０３  ＤＡＣ
３０４  送信アナログ処理部
３０５  ＰＡ部
３０６  アンテナ回路
３０７  受信アナログ処理部
３０８  ＡＤＣ
３０９  復調部
３１０  誤り訂正復号器
３１１  データ認識部
４００  誤り訂正受信装置
４０１  ビット数制限部
４０２  誤り訂正復号部
４０３  パリティチェック部
４０４  制御部
４０５  クロック発生部
５０１  列処理部
５０２  行処理部
【図１】
0005844667.tif 000004
【図２】
0005844667.tif 000005
【図３】
0005844667.tif 000006
【図４】
0005844667.tif 000007
【図５】
0005844667.tif 000008
【図６】
0005844667.tif 000009
【図７】
0005844667.tif 000010
【図８】
0005844667.tif 000011
【図９】
0005844667.tif 000012
【図１０】
0005844667.tif 000013
【図１１】
0005844667.tif 000014
【図１２】
0005844667.tif 000015
【図１３】
0005844667.tif 000016