(57)【特許請求の範囲】
【請求項１】
半導体膜上に接して、ＣＶＤ法、スパッタ法又は熱酸化法のいずれかの方法を用いて、酸素及び水素を含む第１の絶縁膜を形成し、
酸素及び希ガスを含む雰囲気下で、マイクロ波により励起された電子密度が１×１０１１ｃｍ−３以上且つ電子温度が１．５ｅＶ以下のプラズマを用いて前記第１の絶縁膜をプラズマ処理することにより、第２の絶縁膜を形成し、
前記第２の絶縁膜は、膜中の水素含有量が前記第１の絶縁膜中の水素含有量より少なく、
前記半導体膜は、前記第１の絶縁膜に接する表面が前記プラズマ処理により前記第２の絶縁膜の一部になってその膜厚が減少することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記第２の絶縁膜は、二次イオン質量分析（ＳＩＭＳ）による水素濃度測定において、水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、
前記第１の絶縁膜は、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化タンタル又は酸化ハフニウムを含む絶縁膜であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の絶縁膜は、膜厚が４０ｎｍ以下であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２の絶縁膜は、５００℃以下の低温の固相反応による酸化作用で形成されることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜及びその作製方法に関する。また、半導体装置又は不揮発性半導体記
憶装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、集積回路や様々な高機能素子などの発展に伴い、素子の微細化が進んでいる。そ
れに伴い、スイッチング素子等に用いられるトランジスタのゲート絶縁膜の薄膜化が検討
されている。
【０００３】
しかし、ゲート絶縁膜を薄膜化すると、ゲート電極と半導体膜もしくは半導体基板との
間にリーク電流が流れる等の不良が生じ、半導体装置の信頼性が低下するおそれがある。
したがって、高耐圧な絶縁膜が求められている。
【０００４】
例えば、特許文献１では、酸化膜を形成する際に酸化イオンを注入し、その後に熱処理
することによって酸化膜の耐圧強度を向上させる技術が開示されている。
【０００５】
また、一般的な酸化膜形成工程では、酸化膜中に水素が取り込まれやすいことが知られ
ている。酸化膜中に水素が取り込まれると、Ｏ−Ｈ結合が生成されやすい。酸化膜中にＯ
−Ｈ結合が存在すると、Ｏ−Ｈ結合が電子トラップとなり、酸化膜の耐圧を低下させたり
、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果
型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の閾値を
変動させるなど、劣化の要因となる。したがって、ゲート絶縁膜は、電子トラップが少な
い膜であることが求められている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−５５２００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、膜特性に優れる絶縁膜を製造する技術を提供することを目的とする。
【０００８】
また、本発明は、緻密で高耐圧な絶縁膜を製造する技術を提供することを目的とする。
【０００９】
また、本発明は、電子トラップの少ない絶縁膜を製造する技術を提供することを目的と
する。
【００１０】
また、本発明は信頼性の高い半導体装置又は不揮発性半導体記憶装置を歩留まり良く製
造する技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、酸素を含む絶縁膜に対して、マイクロ波等の高周波により励起されたプラズ
マを用いてプラズマ処理を行うことを特徴としている。具体的には、高周波を用いて励起
され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下の条件のプ
ラズマを利用してプラズマ処理を行うことを特徴としている。
【００１２】
酸素を含む絶縁膜としては、ＣＶＤ法、スパッタ法又は熱酸化法等を用いて形成する。
例えば、酸素を含む絶縁膜として、酸化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞
０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アルミニウム（ＡｌｘＯｙ）
、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含む膜を形成すること
ができる。
【００１３】
また、本発明は、酸素と水素を含む絶縁膜に対して、マイクロ波等の高周波により励起
されたプラズマを用いてプラズマ処理を行うことを特徴としている。具体的には、高周波
を用いて電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅＶ以下の条件で
プラズマ処理を行うことを特徴としている。
【００１４】
酸素と水素とを含む絶縁膜は、ＣＶＤ法、スパッタ法又は熱酸化法等を用いて形成する
ことができる。これらの方法は、形成工程において膜中に水素を取り込みやすい。したが
って、例えば、ＣＶＤ法、スパッタ法又は熱酸化法を用いて酸化珪素、酸化窒化珪素（Ｓ
ｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アル
ミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等
を含む膜を形成すると、膜中に水素が含まれる膜を形成することができる。
【００１５】
プラズマ処理は、マイクロ波等の高周波により励起されたプラズマを用いて行う。具体
的には、高周波を用いて電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が１．５ｅ
Ｖ以下の条件でプラズマ処理を行う。詳しくは、マイクロ波（代表的には２．４５ＧＨｚ
）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以
下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用して行うことが好ま
しい。
【００１６】
また、プラズマ処理は、少なくとも酸素を含む雰囲気下で行う。このとき、酸素の他、
希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも１つを含む）を含む雰囲気であるこ
とが好ましい。なお、希ガスを含む雰囲気下でプラズマ処理を行う場合には、プラズマ処
理後の絶縁膜に希ガスが含まれる場合がある。
【００１７】
以下、本明細書では、酸素を含む雰囲気下で、上記条件のようなプラズマ処理を行うこ
とを「プラズマ酸化」という場合がある。
【００１８】
また、本発明は、酸素と水素を含む絶縁膜に対してプラズマ処理を行うことで、膜中の
水素含有量（水素濃度）を低減させることができる。例えば、上記条件を用いてプラズマ
処理を行った場合、二次イオン質量分析（ＳＩＭＳ）による水素濃度測定において、プラ
ズマ処理後の膜中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる
。
【００１９】
また、プラズマ処理が行われた酸素を含む絶縁膜、又は酸素と水素とを含む絶縁膜は、
プラズマ処理する前の絶縁膜よりも０．５ｗｔ％フッ化水素酸に対するエッチング速度が
遅くなることを特徴とする。例えば、上記条件を用いてプラズマ処理を行った場合、０．
５ｗｔ％フッ化水素酸に対するエッチング速度を８ｎｍ／ｍｉｎ以下とすることができる
。
【００２０】
本発明の具体的な構成は、半導体膜領域を形成し、該半導体膜領域上に酸素及び水素を
含む第１の絶縁膜を形成し、酸素を含む雰囲気下で、マイクロ波により励起されたプラズ
マを用いて第１の絶縁膜をプラズマ処理することにより膜中の水素含有量を低減し、第１
の絶縁膜上に浮遊ゲート電極を形成し、該浮遊ゲート電極上に第２の絶縁膜を形成し、酸
素を含む雰囲気下で、マイクロ波により励起されたプラズマを用いて第２の絶縁膜をプラ
ズマ処理し、第２の絶縁膜上に制御ゲート電極を形成し、該制御ゲート電極をマスクとし
て不純物元素を添加し、半導体領域に一対の不純物領域を形成する。
【００２１】
また、本発明の他の構成は、半導体領域を形成し、該半導体領域上に酸素及び水素を含
むゲート絶縁膜を形成し、酸素を含む雰囲気下で、マイクロ波により励起されたプラズマ
を用いてゲート絶縁膜をプラズマ処理することにより膜中の水素含有量を低減し、ゲート
絶縁膜上にゲート電極を形成し、該ゲート電極をマスクとして不純物元素を添加し、半導
体領域に一対の不純物領域を形成する。
【００２２】
また、本発明の他の構成は、酸素及び水素を含む絶縁膜を形成し、酸素を含む雰囲気下
で、マイクロ波により励起されたプラズマを用いて絶縁膜をプラズマ処理することにより
膜中の水素含有量を低減する。
【００２３】
上記構成において、酸素及び水素を含む絶縁膜はＣＶＤ法、スパッタ法又は熱酸化法の
いずれかの方法を用いて形成することができる。また、酸素及び水素を含む絶縁膜として
は、例えば酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化タンタル又
は酸化ハフニウムを含む絶縁膜を形成することができる。
【００２４】
また、上記構成において、第１の絶縁膜、第２の絶縁膜、ゲート絶縁膜、又は酸素及び
水素を含む絶縁膜のプラズマ処理は、酸素の他に希ガスを含む雰囲気下で行うことができ
る。
【００２５】
また、本発明の他の構成は、互いに離間して形成された一対の不純物領域の間にチャネ
ル形成領域を有する半導体領域と、半導体領域の上方に第１の絶縁膜を介して設けられた
浮遊ゲート電極と、浮遊ゲート電極の上方に第２の絶縁膜を介して設けられた制御ゲート
電極と、を有する不揮発性半導体記憶装置である。第１の絶縁膜又は前記第２の絶縁膜は
、二次イオン質量分析（ＳＩＭＳ）による水素濃度測定において、水素濃度が５×１０１
９ａｔｏｍｓ／ｃｍ３以下である。
【００２６】
また、上記構成の不揮発性半導体記憶装置は、第１の絶縁膜又は第２の絶縁膜に希ガス
（例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも１つを含む）が含まれる膜を用い
ることができる。
【００２７】
また、上記構成の不揮発性半導体記憶装置は、０．５ｗｔ％フッ化水素酸に対するエッ
チング速度が８ｎｍ／ｍｉｎ以下の第１の絶縁膜又は第２の絶縁膜を用いることができる
。
【００２８】
また、本発明の他の構成は、互いに離間して形成された一対の不純物領域の間にチャネ
ル形成領域を有する半導体領域と、半導体領域の上方にゲート絶縁膜を介して設けられた
ゲート電極と、を有する半導体装置である。ゲート絶縁膜は、二次イオン質量分析（ＳＩ
ＭＳ）による水素濃度測定において、水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下で
ある。
【００２９】
また、上記構成の半導体装置は、ゲート絶縁膜に希ガス（例えば、Ｈｅ、Ｎｅ、Ａｒ、
Ｋｒ、Ｘｅの少なくとも１つを含む）が含まれる膜を用いることができる。
【００３０】
また、上記構成の半導体装置は、０．５ｗｔ％フッ化水素酸に対するエッチング速度が
８ｎｍ／ｍｉｎ以下のゲート絶縁膜を用いることができる。
【００３１】
なお、本明細書において「半導体領域」とは、半導体基板に形成された領域や、基板上
に形成された半導体膜を示すものとする。
【発明の効果】
【００３２】
本発明を用いることによって、緻密で高耐圧な絶縁膜を提供することができる。
【００３３】
本発明を用いることによって、膜中の水素含有量が少ない絶縁膜を提供することができ
る。
【００３４】
また、本発明を用いることによって、緻密で高耐圧なゲート絶縁膜を提供することがで
きる。したがって、半導体基板に形成された半導体領域または基板上に形成された半導体
領域（半導体膜）とゲート電極との間のリーク電流を低減することができる。
【００３５】
また、本発明を用いることによって、膜中の水素含有量が少なく、電子トラップの少な
いゲート絶縁膜を提供することができる。したがって、半導体基板に形成された半導体領
域または基板上に形成された半導体領域（半導体膜）とゲート絶縁膜との界面の特性を良
好にすることができる。
【００３６】
また、本発明を用いることによって、緻密で高耐圧な膜を有する半導体装置又は不揮発
性半導体記憶装置を提供することができる。さらに、電子トラップの少ない膜を有する半
導体装置又は不揮発性半導体記憶装置を提供することができる。したがって、半導体装置
又は不揮発性半導体記憶装置の歩留まり、信頼性を向上することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の絶縁膜の作製方法の一例を示す図。
【図２】本発明の絶縁膜の作製方法の一例を示す図。
【図３】本発明の絶縁膜を作製する装置の一例を示す図。
【図４】本発明の半導体装置の作製方法の一例を示す図。
【図５】本発明の半導体装置の作製方法の一例を示す図。
【図６】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図７】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図８】本発明の半導体装置の作製方法の一例を示す図。
【図９】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１０】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１１】不揮発性メモリセルアレイの等価回路の一例を示す図。
【図１２】ＮＯＲ型不揮発性メモリセルアレイの等価回路の一例を示す図。
【図１３】ＮＡＮＤ型不揮発性メモリセルアレイの等価回路の一例を示す図。
【図１４】ＮＡＮＤ型不揮発性メモリの書き込み動作を説明する図。
【図１５】ＮＡＮＤ型不揮発性メモリの消去及び読み出し動作を説明する図。
【図１６】電荷が蓄積された”０”の場合と消去された”１”の場合における不揮発性メモリのしきい値電圧の変化を示す図。
【図１７】不揮発性半導体記憶装置の回路ブロック図の一例を示す図。
【図１８】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図１９】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２０】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２１】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２２】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２３】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２４】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２５】本発明の不揮発性半導体記憶装置の作製方法の一例を示す図。
【図２６】本発明の絶縁膜の特性を示す図。
【図２７】本発明の絶縁膜の特性を示す図。
【図２８】本発明の絶縁膜の特性を示す図。
【図２９】本発明の絶縁膜の特性を示す図。
【図３０】本発明の絶縁膜の特性を示す図。
【図３１】本発明の絶縁膜の特性を示す図。
【図３２】本発明の絶縁膜の特性を示す図。
【図３３】本発明の絶縁膜の特性を示す図。
【図３４】本発明の絶縁膜の特性を示す図。
【図３５】本発明の絶縁膜の特性を示す図。
【図３６】本発明の絶縁膜の特性を示す図。
【図３７】本発明の絶縁膜の特性を示す図。
【図３８】本発明の半導体装置の使用形態の一例を示す図。
【図３９】本発明の半導体装置の使用形態の一例を示す図。
【図４０】本発明の不揮発性半導体記憶装置の特性を示す図。
【発明を実施するための形態】
【００３８】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００３９】
（実施の形態１）
本発明は、絶縁膜に対して酸素を含む雰囲気下でプラズマ処理（プラズマ酸化）を行う
ことを特徴としている。ここでは、基板上に形成した絶縁膜に対してプラズマ酸化を行う
例について、図１を用いて説明する。
【００４０】
基板１０上に第１の絶縁膜１２を形成する（図１（Ａ）参照）。基板１０は、ガラス基
板、石英基板、サファイア基板、セラミック基板、金属基板等が挙げられる。また、これ
らの基板に絶縁膜、半導体膜、ゲート電極等の通常の半導体装置の構成要素が形成された
基板も含む。また、Ｓｉ基板等の半導体基板、もしくは半導体基板に通常の半導体装置の
構成要素が形成された基板も含む。さらに、ポリエチレンテレフタレート（ＰＥＴ）、ポ
リエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル等の
プラスチック基板、もしくはプラスチック基板に通常の半導体装置の構成要素が形成され
た基板も含む。
【００４１】
第１の絶縁膜１２は形成した後にプラズマ酸化が行われる膜である。第１の絶縁膜１２
は、少なくとも酸素を含む膜を形成する。具体的には、酸化珪素、酸化窒化珪素（ＳｉＯ
ｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、酸化アルミニ
ウム（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含
む膜を形成すればよい。また、第１の絶縁膜１２は、ＣＶＤ法（例えば、プラズマＣＶＤ
法、ＬＰＣＶＤ法）、スパッタ法、又は熱酸化法等を用いて形成することができる。
【００４２】
一例として、プラズマＣＶＤ法を用いて第１の絶縁膜１２を形成する方法について説明
する。図３には、プラズマＣＶＤ法で被膜（ここでは第１の絶縁膜１２に該当する）の形
成を行うための装置の構成例を示す。図３に示すプラズマＣＶＤ装置は、被処理基板３３
１（ここでは基板１０に該当する）を配置するための支持台３５１と、ガスを導入する細
孔が開いた電極板３６０、高周波電力導入部３６１、ガス導入部３６２、排気口３５３と
を有する処理室を具備している。また、支持台３５１に温度制御部３５７を設けることに
よって、被処理基板３３１の温度を制御することも可能である。
【００４３】
被処理基板３３１に形成したい膜に応じた原料ガスを処理室内に導入することで、所望
の膜を形成することができる。例えば、第１の絶縁膜１２として酸化窒化珪素膜を形成す
る場合には、シラン（ＳｉＨ４）ガスと亜酸化窒素（Ｎ２Ｏ）ガスを処理室内に導入すれ
ばよい。
【００４４】
次に、第１の絶縁膜１２に対してプラズマ酸化を行い（図１（Ｂ）参照）、第２の絶縁
膜１４を形成する（図１（Ｃ）参照）。プラズマ酸化には、マイクロ波（代表的には２．
４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上、且つ電子温
度が１．５ｅＶ以下のプラズマを利用する。より詳しくは、電子密度が１×１０１１ｃｍ
−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプ
ラズマを利用することが好ましい。また、プラズマ酸化を行う雰囲気は、少なくとも酸素
を含み、その他に希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも１つ）を含んでい
てもよい。希ガスとしては、例えばＡｒを用いることができる。また、希ガスとしてＡｒ
とＫｒとを混合したものを用いることもできる。
【００４５】
なお、第１の絶縁膜１２に対して希ガスを含む雰囲気下でプラズマ酸化を行う場合、第
１の絶縁膜１２にプラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なく
とも１つを含む）が含まれる場合がある。例えば、希ガスとしてＡｒを用いた場合、プラ
ズマ酸化して形成される第２の絶縁膜１４中にＡｒが含有される場合がある。
【００４６】
図２には、プラズマ酸化を行うための装置の構成例を示す。図２に示すプラズマ処理装
置は、プラズマ酸化を行う被膜が形成された基板１０（図１（Ａ）に示す第１の絶縁膜１
２が形成された基板１０に相当する）を配置するための支持台８８と、ガスを導入するた
めのガス供給部８４、ガスを排気するために真空ポンプに接続する排気口８６、アンテナ
８０、誘電体板８２、プラズマ発生用のマイクロ波を供給するマイクロ波供給部９２を有
している。また、支持台８８に温度制御部９０を設けることによって、基板１０の温度を
制御することも可能である。
【００４７】
以下、図２に示すプラズマ処理装置を用いて、第１の絶縁膜１２にプラズマ酸化を行う
具体例を述べる。まず、図２に示すプラズマ処理装置の処理室内を真空にする。そして、
ガス供給部８４から少なくとも酸素を含むプラズマ処理用ガスを導入する。基板１０は室
温、若しくは温度制御部９０により１００℃以上５５０℃以下の範囲で加熱する。基板１
０と誘電体板８２との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上８０ｍｍ以下（
好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。次に、マイクロ波供給部９２からア
ンテナ８０にマイクロ波（周波数２．４５ＧＨｚ）を供給する。そしてマイクロ波をアン
テナ８０から誘電体板８２を通して処理室内に導入することによって、プラズマ９４を生
成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好
ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成
することができる。なお、本明細書では、マイクロ波の導入により生成された低電子温度
で高電子密度のプラズマを高密度プラズマという場合もある。この高密度プラズマで生成
された酸素ラジカル（以下、（Ｏ＊）と表記する場合もある）によって、第１の絶縁膜１
２を酸化する。このとき、プラズマ処理用ガスにアルゴンなどの希ガスを混合させると、
希ガスの励起種により酸素ラジカルを効率良く生成することができる。この方法は、プラ
ズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応
による酸化を行うことができる。
【００４８】
例えば、図２に示すプラズマ処理装置を用いて、酸素ガス（Ｏ２）とアルゴンガス（Ａ
ｒ）とを含む雰囲気下でプラズマ処理を行った場合について説明する。プラズマ処理装置
に導入された酸素ガス（Ｏ２）とアルゴンガス（Ａｒ）は、マイクロ波により酸素ガスと
アルゴンガスとが混合された高密度プラズマを生成する。酸素ガスとアルゴンガスとが混
合された高密度プラズマ中では、導入されたマイクロ波によりアルゴンガスが励起されて
アルゴンラジカル（以下、（Ａｒ＊）と表記する場合もある）が生成され、当該アルゴン
ラジカル（Ａｒ＊）と酸素分子とが衝突することにより酸素ラジカル（Ｏ＊）が生成され
る。そして、生成された酸素ラジカル（Ｏ＊）と基板１０上に形成された第１の絶縁膜１
２とが反応し、第２の絶縁膜１４を形成する。
【００４９】
第２の絶縁膜１４は、第１の絶縁膜１２を酸素を含む雰囲気下でプラズマ処理すること
で得られる緻密で高耐圧な膜である。また、従来の熱酸化法と比較して低温プロセスで作
製することができる。本発明を用いることで、熱に脆弱なガラス等の基板上にも、膜特性
の良好な膜を形成することが可能になる。
【００５０】
例えば、第１の絶縁膜１２を酸素を含む雰囲気下でプラズマ処理することで得られる第
２の絶縁膜１４は、０．５ｗｔ％フッ化水素酸に対するエッチング速度を８ｎｍ／ｍｉｎ
以下とすることができる。
【００５１】
また、第１の絶縁膜１２をＣＶＤ法、スパッタ法、ウェット酸化などの熱酸化法により
形成すると膜中に水素が含まれるが、プラズマ酸化を行うことで、膜中の水素含有量を低
減させることができる。本発明を用いることで、絶縁膜中に電子トラップが生じる要因と
なりうる水素を低減させることができる。
【００５２】
例えば、第１の絶縁膜１２を酸素を含む雰囲気下でプラズマ処理することで得られる第
２の絶縁膜１４は、二次イオン質量分析（ＳＩＭＳ）による水素濃度測定において、水素
濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下とすることができる。
【００５３】
ここで、プラズマ酸化処理前後における絶縁膜について、推定される構成を説明する。
【００５４】
上述したように、ＣＶＤ法、スパッタ法、ウェット酸化などの熱酸化法により酸素を含
む膜を形成した場合、膜中に水素が取り込まれやすい。このとき、酸素を含む膜に取り込
まれた水素の一部は、膜中の酸素とＯ−Ｈ結合を生成していると考えられる。
【００５５】
膜中にＯ−Ｈ結合等の水素を含有する膜に対してプラズマ酸化を行うと、酸素ラジカル
による水素の脱離、又は水素と酸素の置換反応が起き、その結果、膜中の水素含有量が低
減すると考えられる。
【００５６】
このように、膜中の水素が酸素ラジカルにより脱離する、又は膜中の水素と酸素との置
換反応が起き、膜中のＯ−Ｈ結合が低減することで、絶縁膜中のＯ−Ｈ結合に起因する電
子トラップを低減することができる。
【００５７】
また、膜中の水素が酸素ラジカルにより脱離する、又は膜中の水素と酸素との置換反応
が起き、膜中の水素が低減することで、緻密で高耐圧な膜が形成することができると考え
られる。
【００５８】
以上のように、本発明を用いることで、緻密で高耐圧な絶縁膜を形成することができる
。また、膜中の水素含有量を低減することができ、電子トラップの少ない絶縁膜を形成す
ることができる。したがって、膜特性の優れた絶縁膜を提供することができる。
【実施例１】
【００５９】
本実施例では、本発明を用いた半導体装置の作製方法の一例について説明する。ここで
は、本発明を用いて薄膜トランジスタ（以下、ＴＦＴともいう）を構成するゲート絶縁膜
を作製する場合について説明する。なお、以下に説明する本発明の構成において、同じ要
素を指す符号は異なる図面で共通して用い、その場合における繰り返しの説明は省略する
場合がある。
【００６０】
まず、基板４００上に下地絶縁膜４０２を形成する（図４（Ａ）参照）。基板４００と
しては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用い
ることができる。また、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ
エーテルサルフォン、アクリル等のプラスチック基板を用いることもできる。その他、少
なくともプロセス中に発生する熱に耐えうる基板であれば用いることができる。本実施例
では、基板４００としてガラス基板を用いる。
【００６１】
下地絶縁膜４０２は、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞
０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ま
た、下地絶縁膜４０２は、単層構造でも多層構造でもよい。下地絶縁膜４０２の形成方法
については特に限定されず、ＣＶＤ法やスパッタ法等を用いて形成することができる。下
地絶縁膜４０２を設けることで、基板からの不純物拡散を防止することができる。なお、
基板４００の凹凸や不純物拡散が問題とならないのであれば、下地絶縁膜４０２は形成し
なくともよい。本実施例では、下地絶縁膜４０２として、プラズマＣＶＤ法を用いて、第
１層目に窒化酸化珪素膜、第２層目に酸化窒化珪素膜を形成する。
【００６２】
次に、下地絶縁膜４０２上に島状の半導体膜４０４を形成する（図４（Ａ）参照）。島
状の半導体膜４０４は、珪素（Ｓｉ）を主成分とする材料（例えば、Ｓｉ、ＳｉｘＧｅ１
−ｘ等）を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に選択
的にエッチングすることによって形成することができる。非晶質半導体膜は、ＣＶＤ法や
スパッタ法等を用いて形成することができる。なお、非晶質半導体膜は結晶化しなくとも
よい。その場合、非晶質半導体膜を選択的にエッチングすることにより、非晶質半導体膜
からなる島状の半導体膜４０４を形成する。
【００６３】
非晶質半導体膜を結晶化する場合は、レーザ結晶化法、ＲＴＡ又はファーネスアニール
炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれらの方
法を組み合わせた方法等により行うことができる。
【００６４】
また、レーザ光の照射によって半導体膜の結晶化若しくは再結晶化を行う場合には、レ
ーザ光の光源として半導体レーザ（ＬＤ）励起の連続発振（ＣＷ）レーザ（ＹＶＯ４、第
２高調波（波長５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要は
ないが、第２高調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷ
レーザを半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦
半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザ
を走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向
に長い結晶粒を形成することができる。また、固体レーザを用いるのは、気体レーザ等と
比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレー
ザに限らず、繰り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である
。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまで
の時間よりもレーザのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることが
でき、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することが
できる。その他のＣＷレーザ及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用
することもできる。例えば、気体レーザとしては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レー
ザ等がある。また、気体レーザとしてヘリウムカドミウムレーザ等の金属蒸気レーザが挙
げられる。固体レーザとしては、ＹＡＧレーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、Ｇｄ
ＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファ
イアレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ等がある。また、固体レーザには、ＹＡＧ
レーザ、Ｙ２Ｏ３レーザ、ＧｄＶＯ４レーザ、ＹＶＯ４レーザなどのセラミックスレーザ
もある。また、レーザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発
振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性
を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザを用いて
も良い。
【００６５】
次に、半導体膜４０４上に第１の絶縁膜４０６を形成する（図４（Ｂ）参照）。第１の
絶縁膜４０６としては少なくとも酸素を含む膜を形成する。例えば、酸化珪素、酸化窒化
珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）、
酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（ＴａＯｘ）等の材料を用いて形成する
。また、酸化ハフニウム（ＨｆＯｘ）等の高誘電率材料を用いることもできる。第１の絶
縁膜４０６は、ＣＶＤ法又はスパッタ法等により形成され、例えば酸化珪素、酸化窒化珪
素ならば、好ましくは膜厚１ｎｍ以上１００ｎｍ以下、より好ましくは膜厚１ｎｍ以上４
０ｎｍ以下で形成する。
【００６６】
第１の絶縁膜４０６として酸化窒化珪素膜を形成する場合、シラン（ＳｉＨ４）ガスと
亜酸化窒素（Ｎ２Ｏ）ガスを原料ガスとしてプラズマＣＶＤ法により成膜することができ
る。このときの酸化窒化珪素膜の成膜条件の一例を以下に示す。
【００６７】
原料ガスのガス質量流量比はＳｉＨ４：Ｎ２Ｏ＝１：８００（ｓｃｃｍ）とする。なお
、本明細書で示すガス質量流量比とは、成膜室内に供給する原料ガスのＳｉＨ４ガスの質
量流量（ｓｃｃｍ）とＮ２Ｏガスの質量流量（ｓｃｃｍ）の比である。また、周波数６０
ＭＨｚで高周波電力１５０Ｗとし、成膜温度（基板温度）４００℃、処理室内圧力４０Ｐ
ａ、電極間隔２８ｍｍとする。
【００６８】
次に、第１の絶縁膜４０６に対してプラズマ酸化を行い（図４（Ｃ）参照）、第２の絶
縁膜４０８を形成する（図４（Ｄ）参照）。プラズマ酸化は、マイクロ波（代表的には２
．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上で、プラズ
マの電子温度が１．５ｅＶ以下のプラズマを利用する。具体的には、電子密度が１×１０
１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１
．５ｅＶ以下のプラズマを利用することが好ましい。また、第１の絶縁膜４０６に対する
プラズマ酸化時間は、６０ｓｅｃ以上が好ましい。
【００６９】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下で行う。例えば、酸素（Ｏ２）
を含む雰囲気下、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも１
つを含む）を含む雰囲気下、若しくは酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、
Ｘｅの少なくとも１つを含む）と水素（Ｈ２）を含む雰囲気下で行うのが好ましい。なお
、水素（Ｈ２）を含む場合は、酸素、希ガスと比較してなるべく少ない方が好ましい。
【００７０】
本実施例では、酸素（Ｏ２）とアルゴン（Ａｒ）とを含む雰囲気下でプラズマ酸化を行
う。具体的には、上記図２に示すようなプラズマ処理装置の処理室内に酸素とアルゴンの
混合ガスをプラズマ処理用ガスとして導入する。例えば、酸素を０．１以上１００ｓｃｃ
ｍ以下、アルゴンを１００以上５０００ｓｃｃｍ以下の範囲で導入すればよい。ここでは
、酸素ガスを５ｓｃｃｍ、アルゴンガスを９００ｓｃｃｍ導入する。基板温度は４００℃
とし、処理室内圧力は１０６．６７Ｐａとする。また、周波数２．４５ＧＨｚのマイクロ
波を用いてプラズマを励起する。
【００７１】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である第１の絶縁膜４０６付近での電子温度が低いため、形成される
第２の絶縁膜４０８がプラズマにより損傷することを防止することができる。また、プラ
ズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、被処理物（ここでは第
１の絶縁膜４０６）をプラズマ酸化することによって形成される膜（ここでは第２の絶縁
膜４０８）は、ＣＶＤ法やスパッタ法等により形成された膜と比較して緻密で高耐圧な膜
を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来
のプラズマ処理や熱酸化法と比較して低温度で被処理物の酸化処理を行うことができる。
例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ酸化を行っても十分に
酸化処理を行うことができる。
【００７２】
以上の条件でプラズマ酸化すると、緻密で高耐圧な膜を得ることができる。また、ＣＶ
Ｄ法又はスパッタ法により形成される水素が含まれる絶縁膜をプラズマ酸化することで、
水素含有量が低減された膜を得ることができる。
【００７３】
また、本実施例では半導体膜４０４上に形成された第１の絶縁膜４０６に対してプラズ
マ酸化を行っている。このとき、第１の絶縁膜４０６の膜厚によっては、第１の絶縁膜４
０６と接する半導体膜４０４の表面も酸化される。例えば、第１の絶縁膜４０６の膜厚が
４０ｎｍ以下であれば、第１の絶縁膜４０６と接する半導体膜４０４の表面も酸化される
場合もある。したがって、第１の絶縁膜４０６に対するプラズマ処理前後で、半導体膜４
０４の膜厚が減少する場合もある。
【００７４】
これは、第１の絶縁膜４０６の膜厚が薄い場合は、酸素ラジカルが第１の絶縁膜４０６
を十分に透過するためである。第１の絶縁膜４０６を透過した酸素ラジカルは、半導体膜
４０４表面を酸化する。酸化された半導体膜４０４の表面は、第２の絶縁膜４０８の一部
となる。その結果、半導体膜４０４の膜厚は減少し、第２の絶縁膜４０８の膜厚は第１の
絶縁膜４０６の膜厚よりも増加する。図４（Ｄ）では、プラズマ処理後の半導体膜４０４
の膜厚が減少する例を示し、プラズマ処理前の半導体膜４０４の外縁を点線で示している
。
【００７５】
ここで、半導体膜及び当該半導体膜上に形成された絶縁膜のプラズマ酸化処理前後の膜
厚を測定した結果を表１に示す。測定は、ガラス基板上に結晶質珪素膜と、酸化珪素膜を
積層した試料を用い、分光エリプソメトリーにて行った。測定装置には堀場製作所社製「
分光エリプソメータ  ＵＶＩＳＥＬ」を用いた。なお、酸化珪素膜はプラズマＣＶＤ法を
用いて形成した後、プラズマ酸化を行った。プラズマ酸化の処理条件は以下に記す。
Ｏ２流量：５ｓｃｃｍ、Ａｒ流量：９００ｓｃｃｍ、Ｈ２流量：５ｓｃｃｍ、処理室内圧
力：１０６．６７Ｐａ、高周波電力３８００Ｗ（２．４５ＧＨｚ）、基板温度：４００℃
。
【００７６】
【表１】
0005876908.tif 000002
【００７７】
上記表１に示すように、酸化珪素（ＳｉＯ２）膜はプラズマ酸化前後で膜厚が５．２７
ｎｍ増加した。一方、結晶質珪素膜（Ｓｉ）はプラズマ酸化前後で膜厚が２．４５ｎｍ減
少した。このことからも、プラズマ酸化することによって結晶質珪素膜の膜厚は減少し、
酸化珪素膜の膜厚は増加することがわかった。また、結晶質珪素膜が減少するのは、高密
度プラズマにより生じた酸素ラジカルが酸化珪素膜を透過して結晶質珪素膜の表面を酸化
したためと考えられる。
【００７８】
また、第１の絶縁膜４０６に対して希ガスを含む雰囲気下でプラズマ酸化を行う場合、
第１の絶縁膜４０６にプラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少
なくとも１つを含む）が含まれる場合がある。例えば、希ガスとしてＡｒを用いた場合、
プラズマ酸化して形成される第２の絶縁膜４０８中にＡｒが含有される場合がある。
【００７９】
以上の工程で形成された第２の絶縁膜４０８は、トランジスタのゲート絶縁膜として機
能する。したがって、緻密で高耐圧なゲート絶縁膜を形成することができる。また、ＣＶ
Ｄ法又はスパッタ法等により形成された膜よりも水素含有量が低減され、電子トラップの
少ないゲート絶縁膜を形成することができる。
【００８０】
次に、第２の絶縁膜４０８上に導電膜を形成する（図５（Ａ）参照）。ここでは、導電
膜として導電膜４１０と導電膜４１２を積層形成する例を示す。もちろん、導電膜は単層
又は３層以上の積層構造を形成することもできる。
【００８１】
導電膜４１０、４１２は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、
モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎ
ｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくはこれら
の元素を主成分とする化合物材料を用いて形成することができる。また、これらの元素を
窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピング
した多結晶珪素に代表される半導体材料により形成することもできる。導電膜４１０、導
電膜４１２は、これらの材料を用いてＣＶＤ法やスパッタ法等により形成することができ
る。
【００８２】
ここでは、窒化タンタルを用いて導電膜４１０を形成し、当該導電膜４１０上にタング
ステンを用いて導電膜４１２を形成する。また、他にも、導電膜４１０として、窒化タン
グステン、窒化モリブデン又は窒化チタンから選択された材料を用いて形成される単層膜
又は積層膜を用い、導電膜４１２として、タンタル、モリブデン、チタンから選択された
材料を用いて形成される単層膜又は積層膜を用いることができる。
【００８３】
次に、導電膜４１０と導電膜４１２を選択的にエッチングすることによって、半導体膜
４０４の上方の一部に導電膜４１０、導電膜４１２を残存させ、ゲート電極４１８を構成
する導電膜４１４と導電膜４１６を形成する（図５（Ｂ）参照）。なお、本実施例では、
ゲート電極４１８において、導電膜４１４と導電膜４１６の端部が概略一致するように形
成したが、本発明は特に限定されない。例えば、下方に形成される導電膜４１４の幅（キ
ャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に概略
平行な方向に対する幅）が、導電膜４１６の幅よりも大きくなるように形成してもよい。
【００８４】
次に、ゲート電極４１８をマスクとして不純物元素を添加し、一対の不純物領域４２２
と、一対の不純物領域の間に位置するチャネル形成領域４２０を形成する（図５（Ｃ）参
照）。ここで形成される不純物領域４２２は、トランジスタのソース領域またはドレイン
領域として機能する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与す
る不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）
等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム
（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リ
ン（Ｐ）を添加する。
【００８５】
次に、第２の絶縁膜４０８及びゲート電極４１８（導電膜４１６、導電膜４１４）を覆
うように絶縁膜を形成する（図５（Ｄ）参照）。ここでは、絶縁膜として第３の絶縁膜４
２４、第４の絶縁膜４２６を積層形成する例を示す。もちろん、本発明は特に限定されず
、絶縁膜は単層または３層以上の積層構造で形成することもできる。
【００８６】
第３の絶縁膜４２４、第４の絶縁膜４２６としては、酸化珪素、窒化珪素、酸化窒化珪
素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の
酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む
膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、
アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜を形成するこ
とができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シ
ロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基と
して、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる
。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水
素を含む有機基と、フルオロ基とを用いてもよい。第３の絶縁膜４２４、第４の絶縁膜４
２６は、これらの材料を用い、ＣＶＤ法、スパッタ法、塗布法等を用いて形成することが
できる。なお、絶縁膜は有機材料またはシロキサン材料で形成することで、半導体膜やゲ
ート電極等による段差を平坦化することができる。ただし、有機材料またはシロキサン材
料を用いて形成された膜は水分を吸収、通過しやすい。そのため、有機材料またはシロキ
サン材料を用いて形成された膜に接して半導体膜、ゲート絶縁膜、ゲート電極等が形成さ
れていると、完成したトランジスタの電気特性に悪影響を与える。したがって、水分に対
するブロッキング効果が高い無機材料を用いた膜を半導体膜、ゲート絶縁膜、ゲート電極
等に接して形成するのが好ましい。特に、窒化珪素、窒化酸化珪素等を有する膜は、水分
に対するブロッキング効果が高いので好ましい。ここでは、第３の絶縁膜４２４として無
機材料を用いた膜を形成し、当該第３の絶縁膜４２４上に第４の絶縁膜４２６として有機
材料又はシロキサン材料を用いた膜を形成する。
【００８７】
次に、第３の絶縁膜４２４、第４の絶縁膜４２６に、半導体膜４０４に形成された不純
物領域４２２に達する開口部を設ける。そして、半導体膜４０４に形成された不純物領域
４２２と電気的に接続する導電膜４２８を形成する（図５（Ｄ）参照）。ここでは、単層
膜の導電膜を形成する例を示すが、もちろん２層以上の積層構造で形成することもできる
。なお、導電膜４２８は、トランジスタのソース配線又はドレイン配線として機能する。
【００８８】
導電膜４２８は、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム
（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成
分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて形成すること
ができる。例えば、アルミニウムを主成分とする合金材料としては、アルミニウムを主成
分としニッケルを含む材料、又はアルミニウムを主成分とし、ニッケルと、炭素と珪素の
一方又は両方とを含む合金材料が挙げられる。導電膜４２８は、例えば、バリア膜とアル
ミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリ
コン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バ
リア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄
膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、
導電膜４２８を形成する材料として最適である。また、上層と下層のバリア層を設けると
、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また
、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄
い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好な
コンタクトをとることができる。
【００８９】
以上の工程で、本発明の半導体装置を作製することができる。なお、本実施例で示した
トランジスタの構造は一例であり、各種公知の構造を適用することができるのは言うまで
もない。例えば、半導体膜にＬＤＤ領域を形成してもよいし、ゲート電極の側面にサイド
ウォールを形成してもよい。また、マルチゲート構造（直列に接続された少なくとも２つ
以上のチャネル形成領域を含んだ半導体膜と、それぞれのチャネル形成領域に電界を印加
する少なくとも２つ以上のゲート電極とを有する構造）や、デュアルゲート構造（半導体
膜の上下をゲート電極で挟む構造）を適用することもできる。
【００９０】
本発明を用いてゲート絶縁膜を形成すると、比較的膜厚が薄く、緻密で高耐圧なゲート
絶縁膜を実現できる。また、高温の加熱処理をせずとも、膜特性の良好なゲート絶縁膜を
実現できる。さらに、ＣＶＤ法やスパッタ法で形成した絶縁膜に対してプラズマ酸化を行
ってゲート絶縁膜を形成することで、半導体膜を十分に被覆することが可能になる。した
がって、ゲート絶縁膜の耐圧不良（耐圧の低下ともいう）、又はゲート絶縁膜の被覆不良
によるゲート電極と半導体膜のチャネル形成領域との短絡及びリーク電流などの不良等を
防止することができ、信頼性の高い半導体装置を作製することができる。
【００９１】
また、緻密で高耐圧、且つ被覆性の良いゲート絶縁膜の薄膜化が可能となるため、半導
体装置のさらなる微細化、高精密化を行うことが可能となり、半導体装置の高性能化を達
成することができる。また、そのような膜の形状不良による不良が軽減されるので、作製
工程においても歩留まりよく生産することができ、完成する半導体装置の信頼性も向上さ
せることができる。
【００９２】
また、本発明を用いてゲート絶縁膜を形成すると、ＣＶＤ法やスパッタ法で形成した絶
縁膜と比較して水素含有量を低減することができ、電子トラップの少ないゲート絶縁膜を
実現できる。したがって、トランジスタの閾値電圧の変動やサブスレッショルド係数の低
下等の不良を防止することができ、信頼性の高い半導体装置を作製することができる。
【００９３】
なお、本実施例は、本明細書で示した他の実施の形態又は実施例と適宜組み合わせて行
うことができる。
【実施例２】
【００９４】
本実施例では、上記実施例１で示した構造において、ゲート電極の側面に絶縁膜（以下
、サイドウォールともいう）を設ける場合について、図８を用いて説明する。なお、上記
実施例と同じものを指す場合には同じ符号を用いて示し、説明は省略する。
【００９５】
まず、実施例１で説明した図５（Ｂ）まで同様に形成する（図８（Ａ）参照）。
【００９６】
次に、ゲート電極４１８をマスクとして半導体膜４０４に不純物元素を添加して、一対
の第１の不純物領域８２２を形成する。ここで形成される不純物領域８２２は、後に完成
するトランジスタの低濃度不純物領域（ＬＤＤ領域ともいう）として機能する。不純物元
素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を
付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型
を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等
を用いることができる（図８（Ｂ）参照）。
【００９７】
次に、ゲート電極４１８の側面に接する第３の絶縁膜８２４を形成する（図８（Ｃ）参
照）。ゲート電極４１８の側面に接する第３の絶縁膜８２４は、サイドウォールともよば
れる。
【００９８】
第３の絶縁膜８２４は、第２の絶縁膜４０８とゲート電極４１８とを覆うように絶縁膜
を形成した後に、垂直方向を主体とした異方性エッチングにより選択的にエッチングする
ことによって形成することができる。絶縁膜（後に形成される第３の絶縁膜８２４）は、
ＣＶＤ法やスパッタ法により、酸化珪素、酸化窒化珪素等の材料を用いた単層膜又は積層
膜で形成することができる。
【００９９】
また、第３の絶縁膜８２４は、プラズマ酸化を行うことが好ましい。プラズマ酸化は、
第２の絶縁膜４０８を形成する際に第１の絶縁膜４０６に対して行った処理と同様に行え
ばよく、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１
×１０１１ｃｍ−３以上で、プラズマの電子温度が１．５ｅＶ以下のプラズマを利用する
ことができる。具体的には、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３
以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用すること
が好ましい。また、プラズマ酸化を行う処理時間は、６０ｓｅｃ以上が好ましい。サイド
ウォールとして機能する絶縁膜に対してプラズマ酸化を行うことで、緻密で高耐圧な膜を
得ることができる。
【０１００】
なお、ＣＶＤ法又はスパッタ法等を用いてサイドウォールとして機能する絶縁膜を形成
した場合は、膜中に水分が含まれやすい。しかし、本発明のように、サイドウォールとし
て機能する絶縁膜に対してプラズマ酸化を行うことで、膜中の水素含有量を低減すること
ができる。
【０１０１】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下で行う。例えば、酸素（Ｏ２）
を含む雰囲気下、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも１
つを含む）を含む雰囲気下、若しくは酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、
Ｘｅの少なくとも１つを含む）と水素（Ｈ２）を含む雰囲気下で行うのが好ましい。なお
、水素を含む場合は、酸素、希ガスと比較して少ない方が好ましい。
【０１０２】
次に、ゲート電極４１８及び第３の絶縁膜８２４をマスクとして半導体膜４０４に不純
物元素を添加して、チャネル形成領域８２５、一対の第２の不純物領域８２６、一対の第
３の不純物領域８２７を形成する（図８（Ｄ）参照）。ここで添加する不純物元素は、第
１の不純物領域８２２を形成する際（図８（Ｂ）参照）に添加した不純物元素よりも高濃
度に添加する。したがって、第３の不純物領域８２７は、第２の不純物領域８２６よりも
高濃度に不純物元素が添加された領域となる。また、第３の不純物領域８２７はソース領
域又はドレイン領域として機能し、第２の不純物領域８２６は低濃度不純物領域（ＬＤＤ
領域）として機能する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与
する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ
）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウ
ム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１０３】
次に、第２の絶縁膜４０８、第３の絶縁膜８２４、及びゲート電極４１８を覆うように
、絶縁膜を形成する。ここでは、絶縁膜は第４の絶縁膜８２８、第５の絶縁膜８３０の積
層構造とする。もちろん本発明は特に限定されず、絶縁膜を単層膜又は３層以上の積層膜
としてもよい。そして、半導体膜４０４に形成された第３の不純物領域８２７と電気的に
接続する導電膜８３２を形成する（図８（Ｅ）参照）。
【０１０４】
第４の絶縁膜８２８、第５の絶縁膜８３０は、酸化珪素、窒化珪素、酸化窒化珪素（Ｓ
ｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸素ま
たは窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エ
ポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリ
ル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜を形成することがで
きる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサ
ンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、
少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換
基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含
む有機基と、フルオロ基とを用いてもよい。第４の絶縁膜８２８、第５の絶縁膜８３０は
、これらの材料を用い、ＣＶＤ法、スパッタ法、塗布法等を用いて形成することができる
。なお、絶縁膜は有機材料またはシロキサン材料で形成することで、半導体膜やゲート電
極等による段差を平坦化することができる。ただし、有機材料またはシロキサン材料を用
いて形成された膜は水分を吸収、通過しやすい。そのため、有機材料またはシロキサン材
料を用いて形成された膜に接して半導体膜、ゲート絶縁膜、ゲート電極等が形成されてい
ると、完成したトランジスタの電気特性に悪影響を与える場合がある。したがって、水分
に対するブロッキング効果が高い無機材料を用いた膜を半導体膜、ゲート絶縁膜、ゲート
電極等に接して形成するのが好ましい。特に、窒化珪素、窒化酸化珪素等を有する膜は、
水分に対するブロッキング効果が高いので好ましい。ここでは、第４の絶縁膜８２８とし
て無機材料を用いた膜を形成し、当該第４の絶縁膜８２８上に第５の絶縁膜８３０として
有機材料又はシロキサン材料を用いた膜を形成する。
【０１０５】
導電膜８３２は、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム
（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成
分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いて形成すること
ができる。例えば、アルミニウムを主成分とする合金材料としては、アルミニウムを主成
分としニッケルを含む材料、又はアルミニウムを主成分とし、ニッケルと、炭素と珪素の
一方又は両方とを含む合金材料が挙げられる。導電膜８３２は、例えば、バリア膜とアル
ミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリ
コン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バ
リア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄
膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、
導電膜８３２を形成する材料として最適である。また、上層と下層のバリア層を設けると
、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また
、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄
い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好な
コンタクトをとることができる。
【０１０６】
以上の工程で、本発明の半導体装置を作製することができる。なお、本実施例で示した
トランジスタの構造は一例であり、各種公知の構造を適用することができるのは言うまで
もない。例えば、マルチゲート構造（直列に接続された少なくとも２つ以上のチャネル形
成領域を含んだ半導体膜と、それぞれのチャネル形成領域に電界を印加する少なくとも２
つ以上のゲート電極とを有する構造）や、デュアルゲート構造（半導体膜の上下をゲート
電極で挟む構造）を適用することもできる。
【０１０７】
本発明を用いることで、緻密で高耐圧な絶縁膜（サイドウォール）をゲート電極の側面
に形成することができる。したがって、ゲート電極側面からサイドウォールを通じての局
所的なリーク電流などの不良等を防止することができ、より信頼性の高い半導体装置を作
製することができる。
【０１０８】
また、本実施例では、基板上に設けられた島状の半導体膜を有する薄膜トランジスタに
ついて説明したが、本発明はこれに限定されない。例えば、半導体基板にチャネル形成領
域が設けられたトランジスタのサイドウォールについても適用することができる。
【０１０９】
なお、本実施例は、本明細書で示した他の実施の形態又は実施例と適宜組み合わせて行
うことができる。
【実施例３】
【０１１０】
本実施例では、不揮発性半導体記憶装置である不揮発性メモリ素子の作製方法の一例を
、図９、図１０を用いて説明する。ここでは、基板上に設けられた半導体膜を用いた不揮
発性メモリ素子について説明する。
【０１１１】
不揮発性メモリなどに代表される不揮発性半導体記憶装置は、ＭＯＳＦＥＴ（Ｍｅｔａ
ｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓ
ｉｓｔｏｒ）と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形
成領域上に設けられているところに特徴がある。この電荷蓄積領域は絶縁膜上に形成され
、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ばれる。浮遊ゲート電極上に
は、さらに絶縁膜を介して制御ゲート電極を備えている。このような構造を所謂浮遊ゲー
ト型の不揮発性半導体記憶装置という。
【０１１２】
上記のような構造を有する不揮発性半導体記憶装置は、制御ゲート電極に印加する電圧
により、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮
遊ゲート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている
。具体的に、浮遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成され
る半導体膜と、制御ゲート電極の間に高電圧を印加して行われている。このときチャネル
形成領域上の絶縁膜には、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ
）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）が流れると言われ
ている。このことよりチャネル形成領域上に設けられる絶縁膜は、トンネル絶縁膜とも呼
ばれている。本実施例では、このような浮遊ゲート型の不揮発性メモリ素子の作製方法の
一例について説明する。
【０１１３】
まず、基板９００上に下地絶縁膜９０２を介して島状の半導体膜９０４を形成する。そ
して、半導体膜９０４上に第１の絶縁膜９０６を形成する（図９（Ａ）参照）。
【０１１４】
基板９００としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属
基板などを用いることができる。また、ポリエチレンテレフタレート、ポリエチレンナフ
タレート、ポリエーテルサルフォン、アクリル等のプラスチック基板を用いることもでき
る。その他、少なくともプロセス中に発生する熱に耐えうる基板であれば用いることがで
きる。本実施例では、基板９００としてガラス基板を用いる。
【０１１５】
下地絶縁膜９０２は、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞
０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ま
た、下地絶縁膜９０２は、単層膜でも多層膜でもよい。下地絶縁膜９０２の形成方法につ
いては特に限定されず、ＣＶＤ法やスパッタ法等を用いて形成することができる。下地絶
縁膜９０２を設けることで、基板からの不純物拡散を防止することができる。なお、基板
９００の凹凸や不純物拡散が問題とならないのであれば、下地絶縁膜９０２は形成しなく
ともよい。本実施例では、下地絶縁膜９０２として、プラズマＣＶＤ法を用いて窒化酸化
珪素膜を形成する。
【０１１６】
島状の半導体膜９０４は、珪素（Ｓｉ）を主成分とする材料（例えば、Ｓｉ、ＳｉｘＧ
ｅ１−ｘ等）を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に
選択的にエッチングすることによって形成することができる。非晶質半導体膜は、ＣＶＤ
法やスパッタ法等を用いて形成することができる。なお、非晶質半導体膜は結晶化しなく
ともよい。その場合、非晶質半導体膜を選択的にエッチングして、非晶質半導体膜からな
る島状の半導体膜９０４を形成する。
【０１１７】
非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用い
る熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、またはこれら方法を組み
合わせた方法等により行うことができる。
【０１１８】
また、レーザ光の照射によって半導体膜の結晶化若しくは再結晶化を行う場合には、レ
ーザ光の光源としてＬＤ励起の連続発振（ＣＷ）レーザ（ＹＶＯ４）、第２高調波（波長
５３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高
調波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザを半導体
膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融
状態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザを走査すること
によって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を
形成することができる。また、固体レーザを用いるのは、気体レーザ等と比較して、出力
の安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザに限らず、繰
り返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波
数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレ
ーザのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面
の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他
のＣＷレーザ及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもでき
る。例えば、気体レーザとしては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ等がある。ま
た、気体レーザとしてヘリウムカドミウムレーザ等の金属蒸気レーザが挙げられる。固体
レーザとして、ＹＡＧレーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｋ
ＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２
Ｏ３レーザ、ＹＶＯ４レーザ等がある。また、固体レーザには、ＹＡＧレーザ、Ｙ２Ｏ３
レーザ、ＧｄＶＯ４レーザ、ＹＶＯ４レーザなどのセラミックスレーザがある。また、レ
ーザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発振して射出すると
、被照射面において得られる線状のビームスポットのエネルギーの均一性を上げることが
できるので好ましい。その他にも、パルス発振のエキシマレーザを用いても良い。
【０１１９】
第１の絶縁膜９０６は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素、酸化窒化珪素（
ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁
材料を用いて形成することができる。また、酸化アルミニウム（ＡｌｘＯｙ）、酸化タン
タル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等の材料を用いて形成してもよい。第
１の絶縁膜９０６は、好ましくは膜厚１ｎｍ以上２０ｎｍ以下、より好ましくは膜厚１ｎ
ｍ以上１０ｎｍ以下で形成する。
【０１２０】
次に、第１の絶縁膜９０６に対してプラズマ酸化を行い、第２の絶縁膜９０７を形成し
、当該第２の絶縁膜９０７上に電荷蓄積膜９０８を形成する（図９（Ｂ）参照）。ここで
、第２の絶縁膜９０７は後に完成する不揮発性半導体記憶装置のトンネル絶縁膜として機
能し、電荷蓄積膜９０８は浮遊ゲート電極として機能する。
【０１２１】
第１の絶縁膜９０６に対して行うプラズマ酸化は、マイクロ波（代表的には２．４５Ｇ
Ｈｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの
電子温度が１．５ｅＶ以下のプラズマを利用する。より詳しくは、電子密度が１×１０１
１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．
５ｅＶ以下のプラズマを利用することが好ましい。また、第１の絶縁膜９０６に対するプ
ラズマ酸化時間は、６０ｓｅｃ以上が好ましい。
【０１２２】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下（例えば、酸素雰囲気下、酸素
（Ｏ２）若しくは亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、又は酸素若しくは亜酸化窒素と水素（Ｈ２）と希ガス雰囲
気下）で行う。なお、水素を含む場合は、酸素若しくは亜酸化窒素、希ガスと比較して少
ない方が好ましい。
【０１２３】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガス
を用いてもよい。プラズマ酸化を希ガス雰囲気中で行った場合、プラズマ酸化することに
より形成される第２の絶縁膜９０７は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ
、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合がある。例えば、プラズマ酸化
に希ガスとしてＡｒを用いた場合には、第２の絶縁膜９０７にＡｒが含まれる場合がある
。
【０１２４】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である第１の絶縁膜９０６付近でのプラズマの電子温度が低いため、
形成される第２の絶縁膜９０７がプラズマにより損傷することを防止することができる。
また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、被処理物（
ここでは第１の絶縁膜９０６）をプラズマ酸化することによって形成される膜（ここでは
第２の絶縁膜９０７）は、ＣＶＤ法やスパッタ法等により形成された膜と比較して緻密で
高耐圧な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低い
ため、従来のプラズマ処理や熱酸化法と比較して低温度で被処理物の酸化処理を行うこと
ができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ酸化を行っ
ても十分に酸化処理を行うことができる。
【０１２５】
また、ＣＶＤ法又はスパッタ法等により形成される水素が含まれる絶縁膜をプラズマ酸
化することで、水素含有量が低減された膜を得ることができる。
【０１２６】
本実施例では、被処理物のプラズマ酸化の際に、酸素（Ｏ２）とアルゴン（Ａｒ）との
混合ガスを導入する。ここで用いる混合ガスは、例えば、酸素を０．１ｓｃｃｍ以上１０
０ｓｃｃｍ以下、アルゴンを１００ｓｃｃｍ以上５０００ｓｃｃｍ以下の範囲で導入すれ
ばよい。例えば、酸素を５ｓｃｃｍ、アルゴンを９００ｓｃｃｍとして導入すればよい。
【０１２７】
本実施例において、第１の絶縁膜９０６に対してプラズマ酸化することにより形成され
た第２の絶縁膜９０７は、後に完成する不揮発性半導体記憶装置において、トンネル絶縁
膜として機能する。従って、第２の絶縁膜９０７の膜厚が薄いほどトンネル電流が流れや
すく、メモリとして高速動作が可能となる。また、第２の絶縁膜９０７の膜厚が薄いほど
、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、半
導体装置の消費電力を低減することができる。そのため、第２の絶縁膜９０７は、膜厚を
薄く形成することが好ましい。
【０１２８】
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板９０
０としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により半
導体膜上に絶縁膜を形成することは非常に困難である。また、ＣＶＤ法やスパッタ法によ
り形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でない。さらに、ＣＶ
Ｄ法やスパッタ法により膜厚の薄い絶縁膜を形成した場合には絶縁耐圧が低く、且つピン
ホール等の欠陥が生じやすい問題がある。そのうえ、ＣＶＤ法やスパッタ法により絶縁膜
を形成した場合には、特に半導体膜の端部の被覆が十分でなく、後に形成される浮遊ゲー
ト電極を構成する導電膜等と半導体膜とが短絡する場合がある。したがって、ＣＶＤ法や
スパッタ法により形成した第１の絶縁膜９０６をそのままトンネル絶縁膜として用いると
、不良が生じる恐れが大きい。
【０１２９】
そこで、本実施例で示すように、第１の絶縁膜９０６をプラズマ酸化して第２の絶縁膜
９０７を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁膜より緻密で高耐
圧な膜を形成することができる。また、第１の絶縁膜９０６形成時に半導体膜９０４の端
部を十分に被覆できなかった場合でも、プラズマ酸化することで十分に被覆可能な第２の
絶縁膜９０７を形成することができる。その結果、メモリとして高速動作や電荷保持特性
を向上させることができる。
【０１３０】
また、後に完成する不揮発性半導体記憶装置は、トンネル絶縁膜を介して電子を注入す
ることによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる
水素が存在すると、書き込み及び消去を繰り返すうちに電圧が変動してしまい、メモリが
劣化する原因となる。したがって、電子トラップの要因となるトンネル絶縁膜中の水素含
有量は少ない方が好ましい。本実施例で示すように、第１の絶縁膜９０６をプラズマ酸化
して第２の絶縁膜９０７を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁
膜より膜中の水素含有量を低減することができる。その結果、メモリとしての性能を向上
させることができる。
【０１３１】
電荷蓄積膜９０８は、単層膜または２層以上の積層膜で形成することができる。具体的
には、電荷蓄積膜９０８は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、タングステン（
Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択された元素、
またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物
材料（前記元素の窒化物、酸化物等）を用いて形成することができる。例えば、前記元素
の化合物として、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを１０
原子％未満の濃度で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化タン
グステン、窒化チタン、酸化チタン、酸化スズ等を用いることができる。また、前記元素
のシリサイド（例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイ
ド））を用いることができる。また、シリコンを用いる場合は、リンやボロンなどの不純
物を添加してもよい。ここでは、電荷蓄積膜９０８として、ゲルマニウム元素を含む雰囲
気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分
とする膜を膜厚１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下で形成する
。
【０１３２】
次に、電荷蓄積膜９０８上に第３の絶縁膜９１０を形成する（図９（Ｃ）参照）。第３
の絶縁膜９１０は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素、酸化窒化珪素（ＳｉＯ
ｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を
用いて形成することができる。また、酸化アルミニウム（ＡｌｘＯｙ）、酸化タンタル（
ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等の材料を用いて形成してもよい。第３の絶
縁膜９１０は、ＣＶＤ法又はスパッタ法等により、好ましくは膜厚１ｎｍ以上１００ｎｍ
以下、より好ましくは膜厚２０ｎｍ以上６０ｎｍ以下で形成する。
【０１３３】
次に、第３の絶縁膜９１０に対してプラズマ酸化を行うことにより第４の絶縁膜９１１
を形成し、当該第４の絶縁膜９１１上に導電膜を形成する（図１０（Ａ）参照）。ここで
は、導電膜として導電膜９１２、導電膜９１４を順に積層して形成した例を示している。
もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。また、プラズマ酸
化は、上記第２の絶縁膜の形成方法で示した方法を用いればよい。
【０１３４】
導電膜９１２、９１４としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは
これらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を
窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピング
した多結晶珪素に代表される半導体材料により形成することもできる。
【０１３５】
次に、積層して設けられた導電膜９１２、９１４を選択的にエッチングして除去するこ
とによって、半導体膜９０４の上方の一部に導電膜９１２、９１４を残存させ、ゲート電
極９２４を構成する導電膜９２０、９２２を形成する（図１０（Ｂ）参照）。また、本実
施例では、ゲート電極９２４と重ならない第２の絶縁膜９０７の表面を露出させる。
【０１３６】
具体的には、ゲート電極９２４の下方に形成された第４の絶縁膜９１１、電荷蓄積膜９
０８のうち当該ゲート電極９２４と重ならない部分を選択的に除去し、ゲート電極９２４
、第４の絶縁膜９１８、電荷蓄積膜９１６の端部が概略一致するように形成する。
【０１３７】
この場合、ゲート電極９２４（導電膜９２０、９２２）の形成と同時に重ならない部分
の絶縁膜等を除去してもよいし、ゲート電極９２４を形成後残存したレジスト又は当該ゲ
ート電極９２４をマスクとして重ならない部分の絶縁膜等を除去してもよい。なお、電荷
蓄積膜９１６は浮遊ゲート電極として機能する。第４の絶縁膜９１８はコントロール絶縁
膜として機能する。また、ゲート電極９２４は制御ゲート電極として機能する。なお、本
明細書で「コントロール絶縁膜」とは浮遊ゲート電極として機能する電極と、制御ゲート
電極として機能する電極と、の間に設けられた絶縁膜のことを示す。
【０１３８】
次に、ゲート電極９２４をマスクとして不純物元素を添加し、一対の不純物領域９２８
と、一対の不純物領域９２８間に位置するチャネル形成領域９２６を形成する（図１０（
Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物
元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用い
ることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）
やガリウム（Ｇａ）等を用いることができる。
【０１３９】
以上の工程で、本発明の不揮発性半導体記憶装置である不揮発性メモリ素子を作製する
ことができる。なお、本実施例で示した不揮発性メモリ素子の構造は一例であり、各種公
知の構造を適用することができるのは言うまでもない。
【０１４０】
本発明を用いることで、比較的膜厚が薄く、緻密で高耐圧なトンネル絶縁膜を実現する
ことができる。また、高温の加熱処理をせずとも、膜特性の良好なトンネル絶縁膜を実現
できる。さらに、ＣＶＤ法やスパッタ法で形成した絶縁膜に対してプラズマ酸化を行って
トンネル絶縁膜を形成することで、半導体膜を十分に被覆することが可能になる。したが
って、トンネル絶縁膜の耐圧不良、又はトンネル絶縁膜の被覆不良による浮遊ゲート電極
と半導体膜のチャネル形成領域との短絡及びリーク電流などの不良等を防止することがで
き、メモリとして高速動作や電荷保持特性を向上させることができる。その結果、信頼性
の高い不揮発性半導体記憶装置を作製することができる。
【０１４１】
また、本発明を用いることで、電子トラップの少ないトンネル絶縁膜を実現することが
できる。不揮発性半導体記憶装置は、トンネル絶縁膜を介して電子を注入して情報を記憶
させるため、電子トラップの少ないトンネル絶縁膜を提供することで信頼性の高い不揮発
性半導体記憶装置を作製することができる。
【０１４２】
また、本発明を用いることで、緻密で高耐圧なコントロール絶縁膜を実現することもで
きる。したがって、メモリとして電荷保持特性を向上させることができ、信頼性の高い不
揮発性半導体記憶装置を作製することができる。
【０１４３】
なお、本実施例は、本明細書で示した他の実施の形態又は実施例と適宜組み合わせて行
うことができる。
【実施例４】
【０１４４】
本実施例では、上記実施例３と異なる不揮発性メモリ素子の作製方法の一例を、図６、
図７を用いて説明する。ここでは、半導体基板を用いた不揮発性メモリ素子の作製方法の
一例について説明する。
【０１４５】
まず、半導体基板６００に素子を分離した領域６０１（以下、素子分離領域６０１とも
いう）を形成し、当該領域６０１の表面に第１の絶縁膜６０３を形成する（図６（Ａ）参
照）。半導体基板６００に設けられた領域６０１は、絶縁膜６０２（フィールド酸化膜と
もいう）によって分離されている。
【０１４６】
半導体基板６００は、半導体基板であれば特に限定されず用いることができる。例えば
、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、Ｉ
ｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法
またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）
法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用
いることができる。
【０１４７】
素子分離領域６０１は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  
ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いて形成することができる。
【０１４８】
本実施例では、半導体基板６００としてｎ型の導電型を有する単結晶Ｓｉ基板を用いる
。なお、ｎ型の導電型を有する半導体基板を用いる場合、ｐ型を示す不純物元素を導入す
ることにより、素子分離領域６０１にｐウェルを形成してもよい。ｐ型を示す不純物元素
としては、ボロン（Ｂ）やガリウム（Ｇａ）等を用いることができる。一方、半導体基板
６００としてｐ型の導電型を有する半導体基板を用いる場合、ｎ型を示す不純物元素を導
入することにより、素子分離領域にｎウェルを形成してもよい。ｎ型を示す不純物元素と
しては、リン（Ｐ）やヒ素（Ａｓ）を用いることができる。
【０１４９】
第１の絶縁膜６０３は、熱酸化法を用いて半導体基板６００に設けられた領域６０１の
表面を酸化させることにより酸化珪素膜で形成することができる。ここでは、第１の絶縁
膜６０３を１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下で形成する。
【０１５０】
また、第１の絶縁膜６０３は、熱酸化法を用いて基板６００に設けられた領域６０１の
表面を酸化させることにより形成した酸化珪素膜に対して、さらにプラズマ酸化を行うこ
とにより形成するのが好ましい。これは、ウェット酸化などの熱酸化法により絶縁膜を形
成すると膜中に水素が含まれるためであり、プラズマ酸化を行うことで膜中の水素含有量
を低減することができる。
【０１５１】
プラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電
子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下のプラ
ズマを利用する。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ
−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用する
ことが好ましい。また、絶縁膜に対するプラズマ酸化時間は、６０ｓｅｃ以上が好ましい
。
【０１５２】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下（例えば、酸素雰囲気下、酸素
（Ｏ２）若しくは亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、又は酸素若しくは亜酸化窒素と水素（Ｈ２）と希ガス雰囲
気下）で行う。なお、水素を含む場合は、酸素若しくは亜酸化窒素、希ガスと比較して少
ない方が好ましい。
【０１５３】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガス
を用いてもよい。プラズマ酸化を希ガス雰囲気中で行った場合、プラズマ酸化することに
より形成される第１の絶縁膜６０３は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ
、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合がある。例えば、プラズマ酸化
に希ガスとしてＡｒを用いた場合には、第１の絶縁膜６０３にＡｒが含まれる場合がある
。
【０１５４】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である絶縁膜付近での電子温度が低いため、形成される第１の絶縁膜
６０３がプラズマにより損傷することを防止することができる。
【０１５５】
なお、領域６０１上に形成される第１の絶縁膜６０３は、後に完成する不揮発性メモリ
素子のトンネル絶縁膜として機能する。したがって、第１の絶縁膜６０３の膜厚が薄いほ
ど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、
不揮発性半導体記憶装置の消費電力を低減することができる。そのため、第１の絶縁膜６
０３は、膜厚を薄く形成することが好ましい。
【０１５６】
次に、第１の絶縁膜６０３上に電荷蓄積膜６０４を形成し（図６（Ｂ）参照）、当該電
荷蓄積膜６０４を選択的にエッチング除去してゲート電極６０６を形成する（図６（Ｃ）
参照）。ゲート電極６０６は、後に完成する不揮発性半導体記憶装置の浮遊ゲート電極と
して機能する。
【０１５７】
電荷蓄積膜６０４は、単層膜または２層以上の積層膜で形成することができる。具体的
には、電荷蓄積膜６０４は、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、タングステン（Ｗ）
、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択された元素、また
はこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物材料
（前記元素の窒化物、酸化物等）を用いて形成することができる。例えば、前記元素の化
合物として、窒化珪素、窒化酸化珪素、炭化珪素、ゲルマニウムを１０原子％未満の濃度
で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化タングステン、窒化チ
タン、酸化チタン、酸化スズ等等を用いることができる。また、前記元素のシリサイド（
例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド））を用いる
ことができる。また、珪素膜を用いる場合は、リンやボロンなどの不純物を添加してもよ
い。ここでは、電荷蓄積膜６０４として、ゲルマニウム元素を含む雰囲気中（例えば、Ｇ
ｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜を１ｎｍ
以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下で形成する。
【０１５８】
次に、ゲート電極６０６上に第２の絶縁膜６０８を形成する（図６（Ｄ）参照）。
【０１５９】
第２の絶縁膜６０８は、ＣＶＤ法、スパッタ法、熱酸化法等を用いて形成した絶縁膜に
対してプラズマ酸化を行うことにより形成される。絶縁膜は、好ましくは膜厚１ｎｍ以上
１００ｎｍ以下、より好ましくは膜厚２０ｎｍ以上６０ｎｍ以下で形成する。プラズマ酸
化は、上記第１の絶縁膜６０３の形成方法で示した方法を用いればよい。なお、プラズマ
酸化を希ガス雰囲気中で行った場合、プラズマ酸化することにより形成される第２の絶縁
膜６０８は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも
一つを含む）を含んでいる場合がある。
【０１６０】
プラズマ酸化することによって形成される第２の絶縁膜６０８は、ＣＶＤ法やスパッタ
法等により形成された膜と比較して緻密で高耐圧な膜を形成することができる。
【０１６１】
また、プラズマ酸化することによって形成される第２の絶縁膜６０８は、ＣＶＤ法やス
パッタ法、熱酸化法等により形成された膜と比較して膜中の水素含有量を低減することが
できる。
【０１６２】
なお、ここで形成される第２の絶縁膜６０８は、後に完成する不揮発性メモリ素子のコ
ントロール絶縁膜として機能する。
【０１６３】
次に、第２の絶縁膜６０８上に導電膜を形成する。導電膜は単層膜又は２層以上の積層
膜で形成することができる。ここでは、導電膜として導電膜６１２、導電膜６１４の積層
膜を形成する（図７（Ａ）参照）。
【０１６４】
導電膜６１２、導電膜６１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは
これらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を
窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピング
した多結晶珪素に代表される半導体材料により形成することもできる。
【０１６５】
ここでは、窒化タンタルを用いて導電膜６１２を形成し、当該導電膜６１２上にタング
ステンを用いて導電膜６１４を形成する。また、他にも、導電膜６１２として、窒化タン
グステン、窒化モリブデン又は窒化チタンから選択された材料を用いて形成される単層膜
又は積層膜を用い、導電膜６１４として、タンタル、モリブデン、チタンから選択された
材料を用いて形成される単層膜又は積層膜を用いることができる。
【０１６６】
次に、積層して設けられた導電膜６１２、６１４を選択的にエッチング除去して、領域
６０１の上方の一部に導電膜６１２、導電膜６１４を残存させ、ゲート電極６２０を形成
する（図７（Ｂ）参照）。ここで、ゲート電極６２０は、残存した導電膜６１６、導電膜
６１８により構成されている。また、本実施例では、ゲート電極６２０において、下方に
形成される導電膜６１６の幅（キャリアがチャネル形成領域を流れる方向（ソース領域と
ドレイン領域を結ぶ方向）に概略平行な方向に対する幅）が導電膜６１８の幅より大きく
なるようにする。なお、ゲート電極６２０は、後に完成する不揮発性メモリ素子の制御ゲ
ート電極として機能する。
【０１６７】
なお、本発明は特に限定されず、導電膜６１６と導電膜６１８の端部が概略一致するよ
うに形成してもよい。また、導電膜６１６と導電膜６１８とゲート電極６０６の端部が概
略一致するように形成してもよい。また、ゲート電極６２０の側面に接する絶縁膜（サイ
ドウォール）を形成してもよい。
【０１６８】
次に、ゲート電極６２０をマスクとして不純物元素を添加し、チャネル形成領域６２２
、一対の第１の不純物領域６２４、一対の第２の不純物領域６２６を形成する（図７（Ｃ
）参照）。ここで、第１の不純物領域６２４上には浮遊ゲート電極として機能するゲート
電極６０６及び導電膜６１８が存在するため、第１の不純物領域６２４は第２の不純物領
域６２６よりも低濃度に不純物が添加された領域となる。なお、第１の不純物領域６２４
は、低濃度不純物領域（ＬＤＤ領域）として機能し、第２の不純物領域６２６はソース領
域又はドレイン領域として機能する。
【０１６９】
不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用い
る。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることがで
きる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム
（Ｇａ）等を用いることができる。
【０１７０】
以上の工程で、本発明の不揮発性メモリ素子を作製することができる。なお、本実施例
で示した不揮発性メモリ素子の構造は一例であり、各種公知の構造を適用することができ
るのは言うまでもない。
【０１７１】
本発明を用いることで、緻密で高耐圧なトンネル絶縁膜を実現することができる。した
がって、トンネル絶縁膜の耐圧不良による浮遊ゲート電極と半導体膜のチャネル形成領域
とのリーク電流などの不良等を防止することができ、メモリとして高速動作や電荷保持特
性を向上させることができる。その結果、信頼性の高い不揮発性半導体記憶装置を作製す
ることができる。
【０１７２】
また、本発明を用いることで、電子トラップの少ないトンネル絶縁膜を実現することが
できる。不揮発性半導体記憶装置は、トンネル絶縁膜を介して電子を注入して情報を記憶
させるため、電子トラップの少ないトンネル絶縁膜を提供することで信頼性の高い不揮発
性半導体記憶装置を作製することができる。
【０１７３】
また、本発明を用いることで、緻密で高耐圧なコントロール絶縁膜を実現することもで
きる。したがって、メモリとして電荷保持特性を向上させることができ、信頼性の高い不
揮発性半導体記憶装置を作製することができる。
【０１７４】
なお、本実施例は、本明細書で示した他の実施の形態又は実施例と適宜組み合わせて行
うことができる。
【実施例５】
【０１７５】
上記実施例３又は実施例４に述べたような不揮発性メモリ素子を用いて、様々な態様の
不揮発性半導体記憶装置を得ることができる。
【０１７６】
なお、上述したような所謂浮遊ゲート電極型の不揮発性メモリ素子は、制御ゲート電極
に電圧を印加することにより、浮遊ゲート電極に電荷（キャリア）を蓄積させ、また放出
させる動作が行われる。すなわち浮遊ゲート電極に保持させる電荷の出し入れにより、デ
ータを記憶する仕組みになっている。具体的に、浮遊ゲート電極への電荷の注入や引き抜
きは、半導体膜のチャネル形成領域と制御ゲート電極との間、又は半導体基板のチャネル
形成領域と制御ゲート電極との間に高電圧を印加して行われている。このときチャネル形
成領域上の絶縁膜（トンネル絶縁膜）には、ファウラー−ノルドハイム（Ｆｏｗｌｅｒ−
Ｎｏｒｄｈｅｉｍ）型（Ｆ−Ｎ型）トンネル電流（ＮＡＮＤ型）や、熱電子（ＮＯＲ型）
が流れると言われている。浮遊ゲート電極に電子を注入するには、上記熱電子を利用する
方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の
電圧を制御ゲート電極に印加して、ドレインに高電圧を印加して熱電子を発生させる。そ
れにより、熱電子を浮遊ゲート電極に注入することができる。Ｆ−Ｎ型トンネル電流を利
用する場合には、正の電圧を制御ゲート電極に印加して半導体膜のチャネル形成領域、又
は半導体基板のチャネル形成領域からＦ−Ｎ型トンネル電流により浮遊ゲート電極に注入
することができる。
【０１７７】
図１１に不揮発性メモリセルアレイの等価回路の一例を示す。１ビットの情報を記憶す
るメモリセルＭＣは、選択トランジスタＳと不揮発性メモリ素子Ｍで構成されている。例
えば、ビット線ＢＬ０及びワード線ＷＬ１で特定されるメモリセルＭＣ０１は、選択トラ
ンジスタＳ０１と不揮発性メモリ素子Ｍ０１で構成されている。選択トランジスタＳ０１
は、ビット線ＢＬ０と不揮発性メモリ素子Ｍ０１の間に直列に挿入され、ゲートがワード
線ＷＬ１に接続されている。不揮発性メモリ素子Ｍ０１のゲートはワード線ＷＬ１１に接
続され、ソースまたはドレインの一方は選択トランジスタＳ０１のソースまたはドレイン
に接続され、他方はソース線ＳＬ０に接続されている。不揮発性メモリ素子Ｍ０１にデー
タを書き込むときは、ワード線ＷＬ１とビット線ＢＬ０をＨレベル、ビット線ＢＬ１をＬ
レベルとして、ワード線ＷＬ１１に高電圧を印加すると、浮遊ゲート電極に電荷が蓄積さ
れる。データを消去する場合には、ワード線ＷＬ１とビット線ＢＬ０をＨレベルとし、ワ
ード線ＷＬ１１に負の高電圧を印加すれば良い。
【０１７８】
なお、図１１において、選択トランジスタと不揮発性メモリ素子を、絶縁表面上に設け
られた半導体膜を有し、当該半導体膜にチャネル形成領域が形成される構造とした場合、
例えばメモリセルＭＣ０１において、選択トランジスタＳ０１と不揮発性メモリ素子Ｍ０
１をそれぞれ、絶縁表面に島状に分離して形成された半導体膜で形成することにより、素
子分離領域を特段設けなくても、他の選択トランジスタ若しくは不揮発性メモリ素子との
干渉を防ぐことができる。また、メモリセルＭＣ０１内の選択トランジスタＳ０１と不揮
発性メモリ素子Ｍ０１は共にｎチャネル型なので、この両者を一つの島状に分離した半導
体膜で形成することにより、この二つの素子を接続する配線を省略することができる。
【０１７９】
図１２は、ビット線に不揮発性メモリ素子を直接接続したＮＯＲ型の等価回路を示して
いる。このメモリセルアレイは、ワード線ＷＬとビット線ＢＬが互いに交差して配設し、
各交差部に不揮発性メモリ素子を配置している。ＮＯＲ型は、個々の不揮発性メモリ素子
のドレインをビット線ＢＬに接続する。ソース線ＳＬには不揮発性メモリ素子のソースが
共通接続される。
【０１８０】
なお、図１２において、不揮発性メモリ素子を絶縁表面上に設けられた半導体膜を有し
、当該半導体膜にチャネル形成領域が形成される構造とした場合、例えばメモリセルＭＣ
０１において、不揮発性メモリ素子Ｍ０１を絶縁表面に島状に分離して形成された半導体
膜で形成することにより、素子分離領域を特段設けなくても、他の不揮発性メモリ素子と
の干渉を防ぐことができる。また、複数の不揮発性メモリ素子（例えば、図１２に示すＭ
０１〜Ｍ２３）を一つのブロックとして扱い、これらの不揮発性メモリ素子を一つの島状
に分離した半導体膜で形成することにより、ブロック単位で消去動作を行うことができる
。
【０１８１】
ＮＯＲ型の動作は、例えば、次の通りである。データ書き込みは、ソース線ＳＬを０Ｖ
とし、データを書込むために選択されたワード線ＷＬに高電圧を与え、ビット線ＢＬには
データ”０”と”１”に応じた電位を与える。例えば、”０”と”１”に対してそれぞれ
Ｈレベル、Ｌレベルの電位をビット線ＢＬに付与する。”０”データを書き込むべく、Ｈ
レベルが与えられた不揮発性メモリ素子ではドレイン近傍でホットエレクトロンが発生し
、これが浮遊ゲート電極に注入される。”１”データの場合この様な電子注入は生じない
。
【０１８２】
”０”データが与えられたメモリセルでは、ドレインとソースとの間の強い横方向電界
により、ドレインの近傍でホットエレクトロンが生成され、これが浮遊ゲート電極に注入
される。これにより、浮遊ゲート電極に電子が注入されてしきい値電圧が高くなった状態
が”０”である。”１”データの場合はホットエレクトロンが生成されず、浮遊ゲート電
極に電子が注入されずしきい値電圧の低い状態、すなわち消去状態が保持される。
【０１８３】
データを消去するときは、ソース線ＳＬに１０Ｖ程度の正の電圧を印加し、ビット線Ｂ
Ｌは浮遊状態としておく。そしてワード線に負の高電圧を印加して（制御ゲートに負の高
電圧を印加して）、浮遊ゲート電極から電子を引き抜く。これにより、データ”１”の消
去状態になる。
【０１８４】
データ読み出しは、ソース線ＳＬを０Ｖにすると共にビット線ＢＬを０．８Ｖ程度とし
、選択されたワード線ＷＬに、データ”０”と”１”のしきい値の中間値に設定された読
み出し電圧を与え、不揮発性メモリ素子の電流引き込みの有無を、ビット線ＢＬに接続さ
れるセンスアンプで判定することにより行う。
【０１８５】
図１３は、ＮＡＮＤ型メモリセルアレイの等価回路を示す。ビット線ＢＬには、複数の
不揮発性メモリ素子を直列に接続したＮＡＮＤセルＮＣ１が接続されている。複数のＮＡ
ＮＤセルが集まってブロックＢＬＫを構成している。図１３で示すブロックＢＬＫ１のワ
ード線は３２本である（ワード線ＷＬ０〜ＷＬ３１）。ブロックＢＬＫ１の同一行に位置
する不揮発性メモリ素子には、この行に対応するワード線が共通接続されている。
【０１８６】
図１３において、選択トランジスタと不揮発性メモリ素子を、絶縁表面上に設けられた
半導体膜を有し、当該半導体膜にチャネル形成領域が形成される構造とした場合、選択ト
ランジスタＳ１、Ｓ２と不揮発性メモリ素子Ｍ０〜Ｍ３１が直列に接続されているので、
これらを一つのまとまりとして一つの半導体膜で形成しても良い。それにより不揮発性メ
モリ素子を繋ぐ配線を省略することが出来るので、集積化を図ることができる。また、隣
接するＮＡＮＤセルとの分離を容易に行うことができる。また、選択トランジスタＳ１、
Ｓ２の半導体膜とＮＡＮＤセルの半導体膜を分離して形成しても良い。不揮発性メモリ素
子Ｍ０〜Ｍ３１の浮遊ゲートから電荷を引き抜く消去動作を行うときに、そのＮＡＮＤセ
ルの単位で消去動作を行うことができる。また、一つのワード線に共通接続する不揮発性
メモリ素子（例えばＭ３０の行）を一つの半導体膜で形成しても良い。
【０１８７】
書込み動作は、ＮＡＮＤセルＮＣ１が消去状態、つまりＮＡＮＤセルＮＣ１の各不揮発
性メモリ素子のしきい値を負電圧の状態にしてから実行される。書込みは、ソース線ＳＬ
側のメモリ素子Ｍ０から順に行う。メモリ素子Ｍ０への書込みを例として説明すると概略
以下のようになる。
【０１８８】
図１４（Ａ）は、”０”書込みをする場合、選択ゲート線ＳＧ２に例えばＶｃｃ（電源
電圧）を印加して選択トランジスタＳ２をオンにすると共にビット線ＢＬ０を０Ｖ（接地
電圧）にする。選択ゲート線ＳＧ１は０Ｖとして、選択トランジスタＳ１はオフとする。
次に、メモリセルＭ０のワード線ＷＬ０を高電圧Ｖｐｇｍ（２０Ｖ程度）とし、これ以外
のワード線を中間電圧Ｖｐａｓｓ（１０Ｖ程度）にする。ビット線ＢＬの電圧は０Ｖなの
で、選択されたメモリセルＭ０のチャネル形成領域の電位は０Ｖとなる。ワード線ＷＬ０
とチャネル形成領域との間の電位差が大きいため、メモリセルＭ０の浮遊ゲート電極には
Ｆ−Ｎトンネル電流により電子が注入される。これにより、メモリセルＭ０のしきい値電
圧が正の状態（”０”が書込まれた状態）となる。
【０１８９】
一方”１”書込みをする場合は、図１４（Ｂ）に示すように、ビット線ＢＬに例えばＶ
ｃｃ（電源電圧）が印加される。選択ゲート線ＳＧ２の電圧がＶｃｃであるので、選択ト
ランジスタＳ２は遮断状態（カットオフ）となる。すなわち、メモリセルＭ０のチャネル
形成領域はフローティング状態となる。次に、ワード線ＷＬ０に高電圧Ｖｐｇｍ（２０Ｖ
）、それ以外のワード線に中間電圧Ｖｐａｓｓ（１０Ｖ）の電圧を印加すると、各ワード
線とチャネル形成領域との容量カップリングにより、チャネル形成領域の電圧がＶｃｃ−
Ｖｔｈから上昇し、例えば８Ｖ程度となる。チャネル形成領域の電圧が高電圧に昇圧され
るため、”０”の書込みの場合と異なり、ワード線ＷＬ０とチャネル形成領域の間の電位
差が小さい。したがって、メモリセルＭ０の浮遊ゲート電極には、Ｆ−Ｎトンネル電流に
よる電子注入が起こらない。よって、メモリセルＭ０のしきい値は、負の状態（”１”が
書込まれた状態）に保たれる。
【０１９０】
消去動作をする場合は、図１５（Ａ）に示すように、選択されたブロック内の全てのワ
ード線に負の高電圧（Ｖｅｒｓ）を印加する。ビット線ＢＬ、ソース線ＳＬはフローティ
ング状態とする。これにより、ブロックの全てのメモリセルにおいて浮遊ゲート電極中の
電子がトンネル電流により半導体膜、又は半導体基板に放出される。この結果、これらの
メモリセルのしきい値電圧が負方向にシフトする。
【０１９１】
図１５（Ｂ）に示す読み出し動作では、読出しの選択がされたメモリセルＭ０のワード
線ＷＬ０の電圧Ｖｒ（例えば０Ｖ）とし、非選択のメモリセルのワード線ＷＬ１〜３１及
び選択ゲート線ＳＧ１、ＳＧ２を電源電圧より少し高い読出し用中間電圧Ｖｒｅａｄとす
る。すなわち、図１６に示すように、選択メモリ素子以外のメモリ素子はトランスファー
トランジスタとして働く。これにより、読出しの選択がされたメモリセルＭ０に電流が流
れるか否かを検出する。つまり、メモリセルＭ０に記憶されたデータが”０”の場合、メ
モリセルＭ０はオフなので、ビット線ＢＬは放電しない。一方、”１”の場合、メモリセ
ルＭ０はオンするので、ビット線ＢＬが放電する。
【０１９２】
図１７は、不揮発性半導体記憶装置の回路ブロック図の一例を示している。不揮発性半
導体記憶装置は、メモリセルアレイ５２と周辺回路５４が同一の基板上に形成されている
。メモリセルアレイ５２は、図１１、図１２、図１３で示すような構成を有している。周
辺回路５４の構成は以下の通りである。
【０１９３】
ワード線選択のためにロウデコーダ６２と、ビット線選択のためにカラムデコーダ６４
が、メモリセルアレイ５２の周囲に設けられている。アドレスは、アドレスバッファ５６
を介してコントロール回路５８に送られ、内部ロウアドレス信号及び内部カラムアドレス
信号がそれぞれロウデコーダ６２及びカラムデコーダ６４に転送される。
【０１９４】
データ書き込み及び消去には、電源電位を昇圧した電位が用いられる。このため、コン
トロール回路５８により動作モードに応じて制御される昇圧回路６０が設けられている。
昇圧回路６０の出力はロウデコーダ６２やカラムデコーダ６４を介して、ワード線ＷＬや
ビット線ＢＬに供給される。センスアンプ６６はカラムデコーダ６４から出力されたデー
タが入力される。センスアンプ６６により読み出されたデータは、データバッファ６８に
保持され、コントロール回路５８からの制御により、データがランダムアクセスされ、デ
ータ入出力バッファ７０を介して出力されるようになっている。書き込みデータは、デー
タ入出力バッファ７０を介してデータバッファ６８に一旦保持され、コントロール回路５
８の制御によりカラムデコーダ６４に転送される。
【０１９５】
このような不揮発性半導体記憶装置では、データの書き込み及び消去がトンネル絶縁膜
を介して行われる。したがって、不揮発性半導体記憶装置において、トンネル絶縁膜の膜
特性は非常に重要である。
【０１９６】
そこで、本発明を用いると、緻密で高耐圧なトンネル絶縁膜を実現できる。また、トン
ネル絶縁膜により半導体膜を十分に被覆することが可能になる。したがって、トンネル絶
縁膜の耐圧不良、又はトンネル絶縁膜の被覆不良等を防止できるため、信頼性の高い不揮
発性半導体記憶装置を提供することができる。
【０１９７】
また、本発明を用いると、電子トラップの少ないトンネル絶縁膜を実現できる。したが
って、信頼性の高い不揮発性半導体記憶装置を提供することができる。
【実施例６】
【０１９８】
本実施例では、不揮発性半導体記憶装置の一例について説明する。ここでは、不揮発性
半導体記憶装置において、メモリ部を構成する不揮発性メモリ素子と、当該メモリ部と同
一の基板上に設けられメモリ部の制御等を行うロジック部を構成するトランジスタ等の素
子とを同時に形成する場合を示す。
【０１９９】
まず、不揮発性半導体記憶装置におけるメモリ部の模式図を図１１に示す。
【０２００】
本実施例で示すメモリ部は、選択トランジスタＳと不揮発性メモリ素子Ｍを有するメモ
リセルが複数設けられている。図１１では、選択トランジスタＳ０１と不揮発性メモリ素
子Ｍ０１により一つのメモリセルＭＣ０１が形成されている。また、同様に、選択トラン
ジスタＳ０２と不揮発性メモリ素子Ｍ０２、選択トランジスタＳ０３と不揮発性メモリ素
子Ｍ０３、選択トランジスタＳ１１と不揮発性メモリ素子Ｍ１１、選択トランジスタＳ１
２と不揮発性メモリ素子Ｍ１２、選択トランジスタＳ１３と不揮発性メモリ素子Ｍ１３と
によりメモリセルが形成されている。
【０２０１】
選択トランジスタＳ０１のゲート電極はワード線ＷＬ１に接続され、ソース又はドレイ
ンの一方はビット線ＢＬ０に接続され、他方は不揮発性メモリ素子Ｍ０１のソース又はド
レインに接続されている。また、不揮発性メモリ素子Ｍ０１のゲート電極はワード線ＷＬ
１１に接続され、ソース又はドレインの一方は選択トランジスタＳ０１のソース又はドレ
インに接続され、他方はソース線ＳＬに接続されている。
【０２０２】
なお、メモリ部に設けられる選択トランジスタは、ロジック部に設けられるトランジス
タと比較して駆動電圧が高いため、メモリ部に設けるトランジスタとロジック部に設ける
トランジスタのゲート絶縁膜等を異なる厚さで形成することが好ましい。例えば、駆動電
圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄いトランジ
スタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合
にはゲート絶縁膜が厚いトランジスタを設けることが好ましい。
【０２０３】
従って、本実施例では、駆動電圧が小さくしきい値電圧のばらつきを小さくしたいロジ
ック部のトランジスタに対しては膜厚が小さい絶縁膜を形成し、駆動電圧が大きくゲート
絶縁膜の耐圧性が求められるメモリ部のトランジスタに対しては膜厚が大きい絶縁膜を形
成する場合に関して以下に図面を参照して説明する。なお、図１８〜図２１において、Ａ
−Ｂ間及びＣ−Ｄ間はロジック部に設けられるトランジスタを示し、Ｅ−Ｆ間はメモリ部
に設けられる不揮発性メモリ素子を示し、Ｇ−Ｈ間はメモリ部に設けられるトランジスタ
を示している。また、本実施例では、Ａ−Ｂ間に設けられるトランジスタをｐチャネル型
、Ｃ−Ｄ間、Ｇ−Ｈ間に設けるトランジスタをｎチャネル型、Ｅ−Ｆ間に設けられる不揮
発性メモリ素子のキャリアの移動を電子で行う場合に関して説明するが、本発明の不揮発
性半導体記憶装置はこれに限られるものでない。
【０２０４】
まず、基板１００上に下地絶縁膜１０２を介して島状の半導体膜１０４、１０６、１０
８、１１０を形成し、当該島状の半導体膜１０４、１０６、１０８、１１０を覆うように
第１の絶縁膜１１２、１１４、１１６、１１８をそれぞれ形成する。そして、第１の絶縁
膜１１２、１１４、１１６、１１８を覆うように電荷蓄積膜１２０を形成する（図１８（
Ａ）参照）。島状の半導体膜１０４、１０６、１０８、１１０は、基板１００上にあらか
じめ形成された下地絶縁膜１０２上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を
用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用いて非
晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に選択的にエッチングする
ことにより設けることができる。また、非晶質半導体膜を結晶化せずに選択的にエッチン
グし、非晶質半導体膜からなる島状の半導体膜１０４、１０６、１０８、１１０を形成し
てもよい。
【０２０５】
非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用い
る熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合
わせた方法等により行うことができる。
【０２０６】
また、レーザ光の照射によって半導体膜の結晶化若しくは再結晶化を行う場合には、レ
ーザ光の光源としてＬＤ励起の連続発振（ＣＷ）レーザ（ＹＶＯ４、第２高調波（波長５
３２ｎｍ））を用いることができる。特に第２高調波に限定する必要はないが、第２高調
波はエネルギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザを半導体膜
に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状
態にすると、溶融状態を継続させることができる。さらに、ＣＷレーザを走査することに
よって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形
成することができる。また、固体レーザを用いるのは、気体レーザ等と比較して、出力の
安定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザに限らず、繰り
返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数
が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレー
ザのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の
移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他の
ＣＷレーザ及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもできる
。例えば、気体レーザとしては、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ等がある。また
、気体レーザとしてヘリウムカドミウムレーザ等の金属蒸気レーザが挙げられる。固体レ
ーザとしては、ＹＡＧレーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｋ
ＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２
Ｏ３レーザ、ＹＶＯ４レーザ等がある。また、固体レーザにはＹＡＧレーザ、Ｙ２Ｏ３レ
ーザ、ＧｄＶＯ４レーザ、ＹＶＯ４レーザなどのセラミックスレーザもある。また、レー
ザ発振器において、レーザ光をＴＥＭ００（シングル横モード）で発振して射出すると、
被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができ
るので好ましい。その他にも、パルス発振のエキシマレーザを用いても良い。
【０２０７】
基板１００は、ガラス基板、石英基板、セラミック基板、金属基板（例えばステンレス
基板など）等から選択されるものである。他にもプラスチック基板として、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフ
ォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【０２０８】
下地絶縁膜１０２は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素、窒化珪素、酸化窒
化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）
等の絶縁材料を用いて形成する。例えば、下地絶縁膜１０２を２層の積層構造とする場合
、第１層目の絶縁膜として窒化酸化珪素膜を形成し、第２層目の絶縁膜として酸化窒化珪
素膜を形成するとよい。また、第１層目の絶縁膜として窒化珪素膜を形成し、第２層目の
絶縁膜として酸化珪素膜を形成してもよい。このように、ブロッキング層として機能する
下地絶縁膜１０２を形成することによって、基板１００からＮａなどのアルカリ金属やア
ルカリ土類金属が、基板上に形成する素子に悪影響を与えることを防ぐことができる。な
お、基板１００として石英を用いるような場合には下地絶縁膜１０２を省略してもよい。
【０２０９】
第１の絶縁膜１１２、１１４、１１６、１１８は、ＣＶＤ法やスパッタ法等を用いて絶
縁膜を形成し、当該絶縁膜に対してプラズマ酸化を行うことで形成することが好ましい。
例えば、ＣＶＤ法又はスパッタ法を用いて、酸化珪素、酸化窒化珪素、酸化アルミニウム
（ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含む絶
縁膜を形成し、当該絶縁膜に対してプラズマ酸化を行うことで第１の絶縁膜１１２、１１
４、１１６、１１８を形成する。絶縁膜は、好ましくは膜厚１ｎｍ以上２０ｎｍ以下、よ
り好ましくは膜厚１ｎｍ以上１０ｎｍ以下で形成する。
【０２１０】
プラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電
子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下のプラ
ズマを利用する。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ
−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用する
ことが好ましい。また、絶縁膜に対するプラズマ酸化時間は、６０ｓｅｃ以上が好ましい
。
【０２１１】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下（例えば、酸素雰囲気下、酸素
（Ｏ２）若しくは亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、又は酸素若しくは亜酸化窒素と水素（Ｈ２）と希ガス雰囲
気下）で行う。なお、水素を含む場合は、酸素若しくは亜酸化窒素、希ガスと比較して少
ない方が好ましい。
【０２１２】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガス
を用いてもよい。プラズマ酸化を希ガス雰囲気中で行った場合、プラズマ酸化することに
より形成される第１の絶縁膜１１２、１１４、１１６、１１８は、プラズマ処理に用いた
希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があ
る。例えば、プラズマ酸化に希ガスとしてＡｒを用いた場合には、第１の絶縁膜１１２、
１１４、１１６、１１８にＡｒが含まれる場合がある。
【０２１３】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である絶縁膜付近でのプラズマの電子温度が低いため、形成される第
１の絶縁膜１１２、１１４、１１６、１１８がプラズマにより損傷することを防止するこ
とができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため
、被処理物をプラズマ酸化することによって形成される膜（ここでは第１の絶縁膜１１２
、１１４、１１６、１１８）は、ＣＶＤ法やスパッタ法等により形成された膜と比較して
緻密で高耐圧な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下
と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で被処理物の酸化処理を行
うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ酸化
を行っても十分に酸化処理を行うことができる。
【０２１４】
また、ＣＶＤ法又はスパッタ法等により形成される水素が含まれる絶縁膜をプラズマ酸
化することで、水素含有量が低減された膜を得ることができる。
【０２１５】
本実施例では、被処理物のプラズマ酸化を行う場合、酸素（Ｏ２）、とアルゴン（Ａｒ
）との混合ガスを導入する。ここで用いる混合ガスは、酸素を０．１ｓｃｃｍ以上１００
ｓｃｃｍ以下、アルゴンを１００ｓｃｃｍ以上５０００ｓｃｃｍ以下として導入すればよ
い。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを９００ｓｃｃｍとして導
入すればよい。
【０２１６】
本実施例において、メモリ部に設けられた半導体膜１０８上に形成される第１の絶縁膜
１１６は、後に完成する不揮発性メモリ素子において、トンネル絶縁膜として機能する。
従って、第１の絶縁膜１１６の膜厚が薄いほど、トンネル電流が流れやすく、メモリとし
て高速動作が可能となる。また、第１の絶縁膜１１６の膜厚が薄いほど、後に形成される
浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、不揮発性半導体記憶
装置の消費電力を低減することができる。そのため、第１の絶縁膜１１２、１１４、１１
６、１１８は、膜厚を薄く形成することが好ましい。
【０２１７】
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板１０
０としてガラス基板等の融点が十分に高くない基板を用いる場合には、熱酸化法により第
１の絶縁膜１１２、１１４、１１６、１１８を形成することは非常に困難である。また、
ＣＶＤ法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が
十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また
、ＣＶＤ法やスパッタ法により絶縁膜を形成した場合には、特に半導体膜の端部の被覆が
十分でなく、後に第１の絶縁膜１１６上に形成される電荷蓄積膜等と半導体膜とが短絡す
る場合がある。従って、本実施例で示すように、プラズマ酸化を行った第１の絶縁膜１１
２、１１４、１１６、１１８を形成することによって、ＣＶＤ法やスパッタ法等により形
成した絶縁膜より緻密で高耐圧な絶縁膜を形成することができる。また、半導体膜１０４
、１０６、１０８、１１０の端部を第１の絶縁膜１１２、１１４、１１６、１１８で十分
に被覆することができる。その結果、メモリとして高速動作や電荷保持特性を向上させる
ことができる。
【０２１８】
また、後に完成する不揮発性半導体記憶装置は、メモリ部に設けられた半導体膜１０８
上に形成され、トンネル絶縁膜として機能する第１の絶縁膜１１６を介して電子を注入す
ることによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる
水素が存在すると、書き込み及び消去を繰り返すうちに電圧が変動してしまい、メモリが
劣化する原因となる。したがって、電子トラップの要因となるトンネル絶縁膜中の水素含
有量は少ない方が好ましい。本実施例で示すように、プラズマ酸化を行って第１の絶縁膜
１１６を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁膜より膜中の水素
含有量を低減することができる。その結果、メモリとしての性能を向上させることができ
る。
【０２１９】
電荷蓄積膜１２０は、単層膜または２層以上の積層膜で形成することができる。具体的
には、電荷蓄積膜１２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、タングステン（
Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択された元素、
またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分とする化合物
材料（例えば、窒化物、酸化物等）を用いて形成することができる。前記元素の化合物と
しては、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを１０原子％未
満の濃度で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化タングステン
、窒化チタン、酸化チタン、酸化スズ等を用いることができる。また、前記元素のシリサ
イド（例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリサイド））を
用いることができる。また、シリコンを用いる場合は、リンやボロンなどの不純物を添加
してもよい。ここでは、電荷蓄積膜１２０として、ゲルマニウム元素を含む雰囲気中（例
えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを主成分とする膜
を１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下で形成する。メモリ部に
設けられた半導体膜１０８上に形成される電荷蓄積膜１２０は、後に完成する不揮発性半
導体記憶装置において、浮遊ゲート電極として機能する。例えば、半導体膜としてＳｉを
主成分とする材料を用いて形成し、当該半導体膜上にトンネル絶縁膜として機能する第１
の絶縁膜を介して浮遊ゲート電極として機能するＳｉよりエネルギーギャップの小さいゲ
ルマニウムを含む導電膜を設けた場合は、半導体膜の電荷に対する絶縁膜により形成され
る第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁膜により形成される第２の障壁
がエネルギー的に高くなる。その結果、半導体膜から浮遊ゲート電極へ電荷を注入しやす
くすることができ、浮遊ゲート電極から電荷が消失することを防ぐことができる。つまり
、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷
保持特性を向上させることができる。
【０２２０】
次に、半導体膜１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４
、１１８と電荷蓄積膜１２０を選択的に除去し、半導体膜１０８上に形成された、第１の
絶縁膜１１６と電荷蓄積膜１２０を残存させる。ここでは、メモリ部に設けられた半導体
膜１０８、第１の絶縁膜１１６、電荷蓄積膜１２０を選択的にレジストで覆い、半導体膜
１０４、１０６、１１０上に形成された、第１の絶縁膜１１２、１１４、１１８と電荷蓄
積膜１２０をエッチングすることによって選択的に除去する（図１８（Ｂ）参照）。
【０２２１】
次に、半導体膜１０４、１０６、１１０と、半導体膜１０８の上方に形成された電荷蓄
積膜１２０の一部を選択的に覆うようにレジスト１２２を形成し、当該レジスト１２２に
覆われていない電荷蓄積膜１２０をエッチングして選択的に除去することによって、電荷
蓄積膜１２０の一部を残存させ、電荷蓄積膜１２１を形成する（図１８（Ｃ）参照）。
【０２２２】
次に、半導体膜１１０の特定の領域に不純物領域を形成する。ここでは、レジスト１２
２を除去後、半導体膜１０４、１０６、１０８と、半導体膜１１０の一部を選択的に覆う
ようにレジスト１２４を形成し、当該レジスト１２４に覆われていない半導体膜１１０に
不純物元素を導入することによって、不純物領域１２６を形成する（図１９（Ａ）参照）
。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用い
る。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる
。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇ
ａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を半導体膜１１
０に導入する。
【０２２３】
次に、半導体膜１０４、１０６、１１０と、半導体膜１０８の上方に形成された第１の
絶縁膜１１６と電荷蓄積膜１２１を覆うように第２の絶縁膜１２８を形成する（図１９（
Ｂ）参照）。
【０２２４】
第２の絶縁膜１２８は、ＣＶＤ法やスパッタ法等を用いて絶縁膜を形成し、当該絶縁膜
に対してプラズマ酸化を行うことで形成することが好ましい。例えば、ＣＶＤ法又はスパ
ッタ法を用いて、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム（ＡｌｘＯ
ｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含む絶縁膜を形成
し、当該絶縁膜に対してプラズマ酸化を行うことで第２の絶縁膜１２８を形成する。絶縁
膜は、好ましくは膜厚１ｎｍ以上１００ｎｍ以下、より好ましくは膜厚２０ｎｍ以上６０
ｎｍ以下で形成する。
【０２２５】
プラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電
子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下のプラ
ズマを利用する。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ
−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用する
ことが好ましい。また、絶縁膜に対するプラズマ酸化時間は、６０ｓｅｃ以上が好ましい
。
【０２２６】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下（例えば、酸素雰囲気下、酸素
（Ｏ２）若しくは亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、又は酸素若しくは亜酸化窒素と水素（Ｈ２）と希ガス雰囲
気下）で行う。なお、水素を含む場合は、酸素若しくは亜酸化窒素、希ガスと比較して少
ない方が好ましい。
【０２２７】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガス
を用いてもよい。プラズマ酸化を希ガス雰囲気中で行った場合、プラズマ酸化することに
より形成される第２の絶縁膜１２８は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ
、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合がある。例えば、プラズマ酸化
に希ガスとしてＡｒを用いた場合には、第２の絶縁膜１２８にＡｒが含まれる場合がある
。
【０２２８】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である絶縁膜付近でのプラズマの電子温度が低いため、形成される第
２の絶縁膜１２８がプラズマにより損傷することを防止することができる。また、プラズ
マの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、被処理物をプラズマ酸化
することによって形成される膜（ここでは第２の絶縁膜１２８）は、ＣＶＤ法やスパッタ
法等により形成された膜と比較して緻密で高耐圧な膜を形成することができる。また、プ
ラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較し
て低温度で被処理物の酸化処理を行うことができる。例えば、ガラス基板の歪点よりも１
００度以上低い温度でプラズマ酸化を行っても十分に酸化処理を行うことができる。
【０２２９】
また、ＣＶＤ法又はスパッタ法等により形成される水素が含まれる絶縁膜をプラズマ酸
化することで、水素含有量が低減された膜を得ることができる。
【０２３０】
本実施例では、被処理物のプラズマ酸化を行う場合、酸素（Ｏ２）、とアルゴン（Ａｒ
）との混合ガスを導入する。ここで用いる混合ガスは、酸素を０．１ｓｃｃｍ以上１００
ｓｃｃｍ以下、アルゴンを１００ｓｃｃｍ以上５０００ｓｃｃｍ以下として導入すればよ
い。例えば、酸素を５ｓｃｃｍ、水素を５ｓｃｃｍ、アルゴンを９００ｓｃｃｍとして導
入すればよい。
【０２３１】
本実施例において、メモリ部に設けられた半導体膜１０８の上方に形成される第２の絶
縁膜１２８は、後に完成する不揮発性メモリ素子において、コントロール絶縁膜として機
能する。また、半導体膜１１０の上方に形成された第２の絶縁膜１２８は、後に完成する
トランジスタにおいてゲート絶縁膜として機能する。従って、第２の絶縁膜１２８が緻密
で高耐圧な膜であれば、後に完成する不揮発性メモリ素子の電荷保持特性を向上させるこ
とができる。また、後に完成するトランジスタのリーク電流などの不良を防止することが
できる。
【０２３２】
また、第２の絶縁膜１２８は、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯｘＮｙ）（
ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いた単層
膜又は積層膜で形成することもできる。例えば、第２の絶縁膜１２８を単層膜で形成する
場合には、ＣＶＤ法により酸化窒化珪素膜又は窒化酸化珪素膜を５ｎｍ以上５０ｎｍ以下
の膜厚で形成する。また、第２の絶縁膜１２８を３層の積層膜で形成する場合には、第１
層目の絶縁膜として酸化窒化珪素膜を形成し、第２層目の絶縁膜として窒化珪素膜を形成
し、第３層目の絶縁膜として酸化窒化珪素膜を形成する。また、他にも第２の絶縁膜１２
８として、ゲルマニウムの酸化物又は窒化物等の材料を用いてもよい。
【０２３３】
次に、半導体膜１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うようにレ
ジスト１３０を選択的に形成し、半導体膜１０４、１０６上に形成された第２の絶縁膜１
２８を選択的に除去する（図１９（Ｃ）参照）。
【０２３４】
次に、半導体膜１０４、１０６を覆うように第３の絶縁膜１３２、１３４をそれぞれ形
成する（図２０（Ａ）参照）。
【０２３５】
第３の絶縁膜１３２、１３４は、上記第１の絶縁膜１１２、１１４、１１６、１１８の
形成方法で示したいずれかの方法を用いて形成する。例えば、ＣＶＤ法又はスパッタ法を
用いて、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム（ＡｌｘＯｙ）、酸
化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含む絶縁膜を形成し、当該
絶縁膜に対してプラズマ酸化を行うことで、当該半導体膜１０４、１０６上に第３の絶縁
膜１３２、１３４を形成する。絶縁膜は、好ましくは膜厚１ｎｍ以上２０ｎｍ以下、より
好ましくは膜厚１ｎｍ以上１０ｎｍ以下で形成する。半導体膜１０４、１０６の上方に形
成された第３の絶縁膜１３２、１３４は、後に完成するトランジスタにおいてゲート絶縁
膜として機能する。
【０２３６】
次に、半導体膜１０４、１０６の上方に形成された第３の絶縁膜１３２、１３４、半導
体膜１０８、１１０の上方に形成された第２の絶縁膜１２８を覆うように導電膜を形成す
る（図２０（Ｂ）参照）。ここでは、導電膜として、導電膜１３６と導電膜１３８を順に
積層して形成した例を示している。もちろん、導電膜は、単層膜又は３層以上の積層膜で
形成してもよい。
【０２３７】
導電膜１３６、１３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは
これらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を
窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピング
した多結晶珪素に代表される半導体材料により形成することもできる。
【０２３８】
ここでは、導電膜１３６として窒化タンタルを用いて形成し、その上に導電膜１３８と
してタングステンを用いて形成する。また、他にも、導電膜１３６として、窒化タングス
テン、窒化モリブデン又は窒化チタンを用いて形成される単層膜又は積層膜を用い、導電
膜１３８として、タンタル、モリブデン、又はチタンを用いて形成される単層膜又は積層
膜を用いることができる。
【０２３９】
次に、積層して設けられた導電膜１３６、１３８を選択的にエッチングして除去するこ
とによって、半導体膜１０４、１０６、１０８、１１０の上方の一部に導電膜１３６、１
３８を残存させ、それぞれゲート電極１４０、ゲート電極１４２、ゲート電極１４４、ゲ
ート電極１４６を形成する（図２０（Ｃ）参照）。なお、メモリ部に設けられた半導体膜
１０８の上方に形成されるゲート電極１４４は、後に完成する不揮発性メモリ素子におい
て制御ゲート電極として機能する。また、ゲート電極１４０、１４２、１４６は、後に完
成するトランジスタのゲート電極として機能する。
【０２４０】
なお、本実施例ではゲート電極１４０、１４２、１４４、１４６を形成する際に、残存
する導電膜１３６と導電膜１３８の端部が概略一致するようエッチングしたが、本発明は
特に限定されない。例えば、ゲート電極を２層の積層構造とする場合、下方（第２の絶縁
膜１２８、第３の絶縁膜１３２、１３４に接する側）の導電膜の幅（キャリアがチャネル
形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に概略平行な方向に対す
る幅）が上方の導電膜の幅より大きくなるようにしてもよい。また、ゲート電極を形成し
た後、ゲート電極の側面にサイドウォールを形成してもよい。
【０２４１】
次に、半導体膜１０４を覆うようにレジスト１４８を選択的に形成し、当該レジスト１
４８、ゲート電極１４２、１４４、１４６をマスクとして半導体膜１０６、１０８、１１
０に不純物元素を導入することによって不純物領域を形成する（図２１（Ａ）参照）。不
純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。
ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ
型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）
等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０２４２】
図２１（Ａ）においては、不純物元素を導入することによって、半導体膜１０６にソー
ス領域又はドレイン領域を形成する高濃度不純物領域１５２とチャネル形成領域１５０が
形成される。また、半導体膜１０８には、ソース領域又はドレイン領域を形成する高濃度
不純物領域１５６とＬＤＤ領域を形成する低濃度不純物領域１５８とチャネル形成領域１
５４が形成される。また、半導体膜１１０には、ソース領域又はドレイン領域を形成する
高濃度不純物領域１６２とＬＤＤ領域を形成する低濃度不純物領域１６４とチャネル形成
領域１６０が形成される。
【０２４３】
また、半導体膜１０８に形成される低濃度不純物領域１５８は、図２１（Ａ）において
導入された不純物元素が浮遊ゲート電極として機能する電荷蓄積膜１２１を突き抜けるこ
とによって形成される。従って、半導体膜１０８において、ゲート電極１４４及び電荷蓄
積膜１２１の双方と重なる領域にチャネル形成領域１５４が形成され、電荷蓄積膜１２１
と重なりゲート電極１４４と重ならない領域に低濃度不純物領域１５８が形成され、電荷
蓄積膜１２１及びゲート電極１４４の双方と重ならない領域に高濃度不純物領域１５６が
形成される。
【０２４４】
次に、半導体膜１０６、１０８、１１０を覆うようにレジスト１６６を選択的に形成し
、当該レジスト１６６、ゲート電極１４０をマスクとして半導体膜１０４に不純物元素を
導入することによって不純物領域を形成する（図２１（Ｂ）参照）。不純物元素としては
、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物
元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元
素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることが
できる。ここでは、図２１（Ａ）で半導体膜１０６、１０８、１１０に導入した不純物元
素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、
半導体膜１０４にソース領域又はドレイン領域を形成する高濃度不純物領域１７０とチャ
ネル形成領域１６８が形成される。
【０２４５】
次に、第２の絶縁膜１２８、第３の絶縁膜１３２、１３４、ゲート電極１４０、１４２
、１４４、１４６を覆うように絶縁膜１７２を形成し、当該絶縁膜１７２上に半導体膜１
０４、１０６、１０８、１１０にそれぞれ形成された不純物領域１５２、１５６、１６２
、１７０と電気的に接続する導電膜１７４を形成する（図２１（Ｃ）参照）。
【０２４６】
絶縁膜１７２は、ＣＶＤ法やスパッタ法等により、酸化珪素、窒化珪素、酸化窒化珪素
（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸
素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜
、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、ア
クリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜を用いて、単層
または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合
を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構
造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香
族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置
換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２４７】
導電膜１７４は、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム
（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成
分とする合金材料若しくはこれらの元素を主成分とする化合物材料を用いた単層膜又は積
層膜で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主
成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪
素の一方又は両方とを含む合金材料に相当する。導電膜１７４は、例えば、バリア膜とア
ルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシ
リコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、
バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる
薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため
、導電膜１７４を形成する材料として最適である。また、上層と下層のバリア層を設ける
と、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。ま
た、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に
薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好
なコンタクトをとることができる。
【０２４８】
本実施例は、本明細書で示した他の実施の形態又は実施例と組み合わせて行うことがで
きる。
【実施例７】
【０２４９】
本実施例では、上記実施例６と異なる不揮発性半導体記憶装置の一例に関して図面を参
照して説明する。なお、図２２〜図２５において、Ａ−Ｂ間及びＣ−Ｄ間はロジック部に
設けられるトランジスタを示し、Ｅ−Ｆ間はメモリ部に設けられる不揮発性メモリ素子を
示し、Ｇ−Ｈ間はメモリ部に設けられるトランジスタを示している。また、本実施例では
、Ａ−Ｂ間に設けられるトランジスタをｐチャネル型、Ｃ−Ｄ間、Ｇ−Ｈ間に設けるトラ
ンジスタをｎチャネル型、Ｅ−Ｆ間に設けられる不揮発性メモリ素子のキャリアの移動を
電子で行う場合に関して説明するが、本発明の不揮発性半導体記憶装置はこれに限定され
るものでない。
【０２５０】
まず、基板２００に素子を分離した領域２０４、２０６、２０８、２１０を形成し、当
該領域２０４、２０６、２０８、２１０の表面に第１の絶縁膜２１２、２１４、２１６、
２１８を形成する。そして、当該第１の絶縁膜２１２、２１４、２１６、２１８を覆うよ
うに後に完成する不揮発性メモリ素子において浮遊ゲート電極として機能する電荷蓄積膜
を形成する（図２２（Ａ）参照）。ここでは、浮遊ゲート電極として機能する電荷蓄積膜
は、電荷蓄積膜２２０、電荷蓄積膜２２３の積層構造で形成する。基板２００に設けられ
た領域２０４、２０６、２０８、２１０は、それぞれ絶縁膜２０２（フィールド酸化膜と
もいう）によって分離されている。また、ここでは、基板２００としてｎ型の導電型を有
する単結晶Ｓｉ基板を用い、基板２００の領域２０６、２０８、２１０にｐウェル２０７
を設けた例を示している。
【０２５１】
また、基板２００は、半導体基板であれば特に限定されず用いることができる。例えば
、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、Ｉ
ｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法
またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）
法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用
いることができる。
【０２５２】
素子が分離された領域２０４、２０６、２０８、２１０は、選択酸化法（ＬＯＣＯＳ（
Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を
適宜用いることができる。
【０２５３】
また、基板２００の領域２０６、２０８、２１０に形成されたｐウェルは、基板２００
にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができ
る。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（
Ｇａ）等を用いることができる。
【０２５４】
なお、本実施例では、基板２００としてｎ型の導電型を有する半導体基板を用いている
ため、領域２０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入
することにより領域２０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては
、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導
体基板を用いる場合には、領域２０４にｎ型を示す不純物元素を導入してｎウェルを形成
し、領域２０６、２０８、２１０には不純物元素の導入を行わない構成としてもよい。
【０２５５】
第１の絶縁膜２１２、２１４、２１６、２１８は、熱酸化法を用いて基板２００に設け
られた領域２０４、２０６、２０８、２１０の表面を酸化させることにより酸化珪素膜で
形成することができる。第１の絶縁膜２１２、２１４、２１６、２１８は、好ましくは膜
厚１ｎｍ以上２０ｎｍ以下、より好ましくは膜厚１ｎｍ以上１０ｎｍ以下で形成する。
【０２５６】
また、第１の絶縁膜２１２、２１４、２１６、２１８は、熱酸化法を用いて基板２００
に設けられた領域２０４、２０６、２０８、２１０の表面を酸化させることにより形成し
た酸化珪素膜に対して、さらにプラズマ酸化を行うことにより形成するのが好ましい。こ
れは、ウェット酸化などの熱酸化法により絶縁膜を形成すると膜中に水素が含まれるため
であり、プラズマ酸化を行うことで膜中の水素含有量を低減することができる。
【０２５７】
プラズマ酸化は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電
子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下のプラ
ズマを利用する。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ
−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用する
ことが好ましい。また、絶縁膜に対するプラズマ酸化時間は、６０ｓｅｃ以上が好ましい
。
【０２５８】
また、プラズマ酸化は、少なくとも酸素を含む雰囲気下（例えば、酸素雰囲気下、酸素
（Ｏ２）若しくは亜酸化窒素（Ｎ２Ｏ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、又は酸素若しくは亜酸化窒素と水素（Ｈ２）と希ガス雰囲
気下）で行う。なお、水素を含む場合は、酸素若しくは亜酸化窒素、希ガスと比較して少
ない方が好ましい。
【０２５９】
希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガス
を用いてもよい。プラズマ酸化を希ガス雰囲気中で行った場合、プラズマ酸化することに
より形成される第１の絶縁膜２１２、２１４、２１６、２１８は、プラズマ処理に用いた
希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる場合があ
る。例えば、プラズマ酸化に希ガスとしてＡｒを用いた場合には、第１の絶縁膜２１２、
２１４、２１６、２１８にＡｒが含まれる場合がある。
【０２６０】
本発明で行うプラズマ酸化は、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密
度であり、被処理物である絶縁膜付近での電子温度が低いため、形成される第１の絶縁膜
２１２、２１４、２１６、２１８がプラズマにより損傷することを防止することができる
。
【０２６１】
ここでは、ウェット酸化を用いて領域２０４、２０６、２０８、２１０の表面に酸化珪
素膜を形成した後、当該酸化珪素膜に対してプラズマ酸化を行うことにより第１の絶縁膜
２１２、２１４、２１６、２１８を形成する。ここでのプラズマ酸化は、酸素（Ｏ２）を
５ｓｃｃｍ、アルゴンを９００ｓｃｃｍ導入して行う。
【０２６２】
本実施例では、基板２００において、メモリ部に設けられた領域２０８上に形成される
第１の絶縁膜２１６は、後に完成する不揮発性メモリ素子において、トンネル絶縁膜とし
て機能する。従って、第１の絶縁膜２１６の膜厚が薄いほど、トンネル電流が流れやすく
、メモリとして高速動作が可能となる。また、第１の絶縁膜２１６の膜厚が薄いほど、後
に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となるため、不揮発
性半導体記憶装置の消費電力を低減することができる。そのため、第１の絶縁膜２１２、
２１４、２１６、２１８は、膜厚を薄く形成することが好ましい。
【０２６３】
また、後に完成する不揮発性半導体記憶装置は、メモリ部に設けられた領域２０８上に
形成され、トンネル絶縁膜として機能する第１の絶縁膜２１６を介して電子を注入するこ
とによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる水素
が存在すると、書き込み及び消去を繰り返すうちに電圧が変動してしまい、メモリが劣化
する原因となる。したがって、電子トラップの要因となるトンネル絶縁膜中の水素含有量
は少ない方が好ましい。本実施例で示すように、プラズマ酸化を行って第１の絶縁膜２１
６を形成することで、ＣＶＤ法やスパッタ法等により形成した絶縁膜より膜中の水素含有
量を低減することができる。その結果、メモリとしての性能を向上させることができる。
【０２６４】
第１の絶縁膜上に形成する電荷蓄積膜は、単層膜または２層以上の積層膜で形成するこ
とができる。具体的には、電荷蓄積膜は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、タ
ングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等から選択
された元素、またはこれらの元素を主成分とする合金材料若しくはこれらの元素を主成分
とする化合物材料（例えば、窒化物、酸化物等）を用いて形成することができる。前記元
素の化合物としては、窒化シリコン、窒化酸化シリコン、炭化シリコン、ゲルマニウムを
１０原子％未満の濃度で含むシリコンゲルマニウム、窒化タンタル、酸化タンタル、窒化
タングステン、窒化チタン、酸化チタン、酸化スズ等を用いることができる。また、前記
元素のシリサイド（例えば、タングステンシリサイド、チタンシリサイド、ニッケルシリ
サイド））を用いることができる。また、シリコンを用いる場合は、リンやボロンなどの
不純物を添加してもよい。本実施例では、電荷蓄積膜２２０、２２３は、ゲルマニウム（
Ｇｅ）又はシリコンゲルマニウム合金等のゲルマニウムを含む膜とシリコン（Ｓｉ）を含
む膜の積層構造で形成する。ここでは、電荷蓄積膜２２０として、ゲルマニウム元素を含
む雰囲気中（例えば、ＧｅＨ４）でプラズマＣＶＤ法を行うことにより、ゲルマニウムを
主成分とする膜を１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下で形成後
、電荷蓄積膜２２３としてシリコン元素を含む雰囲気中（例えば、ＳｉＨ４）でプラズマ
ＣＶＤ法を行うことにより、シリコンを主成分とする膜を１ｎｍ以上５０ｎｍ以下、好ま
しくは１ｎｍ以上２０ｎｍ以下で形成することによって、ゲルマニウムとシリコンの積層
構造で設ける。例えば、基板２００として単結晶Ｓｉ基板を用い、当該Ｓｉ基板のある領
域上にトンネル絶縁膜として機能する第１の絶縁膜を介してＳｉよりエネルギーギャップ
の小さいゲルマニウムを含む導電膜を設けた場合は、前記ある領域の電荷に対する絶縁膜
により形成される第１の障壁に対して浮遊ゲート電極の電荷に対する絶縁膜により形成さ
れる第２の障壁がエネルギー的に高くなる。その結果、前記ある領域から浮遊ゲート電極
へ電荷を注入しやすくすることができ、浮遊ゲート電極から電荷が消失することを防ぐこ
とができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをするこ
とが出来、且つ電荷保持特性を向上させることができる。なお、基板２００において、メ
モリ部に設けられた領域２０８上に形成される電荷蓄積膜２２０及び電荷蓄積膜２２３を
含む積層構造は、後に完成する不揮発性メモリ素子において、浮遊ゲート電極として機能
する。また、ゲルマニウムを含む膜とシリコンゲルマニウム合金を含む膜を順に積層させ
て設けてもよい。
【０２６５】
次に、基板２００の領域２０４、２０６、２１０上に形成された、第１の絶縁膜２１２
、２１４、２１８と電荷蓄積膜２２０、２２３を選択的に除去し、領域２０８上に形成さ
れた、第１の絶縁膜２１６と電荷蓄積膜２２０及び電荷蓄積膜２２３を含む積層構造を残
存させる。ここでは、基板２００において、メモリ部に設けられた領域２０８、第１の絶
縁膜２１６、電荷蓄積膜２２０及び電荷蓄積膜２２３を含む積層構造を選択的にレジスト
で覆い、領域２０４、２０６、２１０上に形成された、第１の絶縁膜２１２、２１４、２
１８と電荷蓄積膜２２０及び電荷蓄積膜２２３を含む積層構造をエッチングすることによ
って選択的に除去する（図２２（Ｂ）参照）。
【０２６６】
次に、基板２００の領域２０４、２０６、２１０と、領域２０８の上方に形成された第
１の絶縁膜２１６と電荷蓄積膜２２０、２２３を含む積層構造を覆うように第２の絶縁膜
２２８を形成する（図２２（Ｃ）参照）。
【０２６７】
第２の絶縁膜２２８は、ＣＶＤ法、スパッタ法、熱酸化法等を用いて絶縁膜を形成し、
当該絶縁膜に対してプラズマ酸化を行うことで形成することが好ましい。例えば、ＣＶＤ
法、スパッタ法を用いて、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム（
ＡｌｘＯｙ）、酸化タンタル（ＴａｘＯｙ）、酸化ハフニウム（ＨｆＯｘ）等を含む絶縁
膜を形成し、当該絶縁膜に対してプラズマ酸化を行うことで第２の絶縁膜２２８を形成す
る。絶縁膜は、好ましくは膜厚１ｎｍ以上１００ｎｍ以下、より好ましくは膜厚２０ｎｍ
以上６０ｎｍ以下で形成する。プラズマ酸化は、上記第１の絶縁膜の形成方法で示した方
法を用いればよい。
【０２６８】
なお、領域２０８の上方に形成された第２の絶縁膜２２８は、後に完成する不揮発性メ
モリ素子においてコントロール絶縁膜として機能する。領域２１０の上方に形成された第
２の絶縁膜２２８は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
【０２６９】
次に、領域２０８、２１０の上方に形成された第２の絶縁膜２２８を覆うようにレジス
ト２３０を選択的に形成し、領域２０４、２０６上に形成された第２の絶縁膜２２８を選
択的に除去する（図２３（Ａ）参照）。
【０２７０】
次に、領域２０４、２０６を覆うように第３の絶縁膜２３２、２３４をそれぞれ形成す
る（図２３（Ｂ）参照）。
【０２７１】
第３の絶縁膜２３２、２３４は、上記第１の絶縁膜２１２、２１４又は第２の絶縁膜２
２８の形成方法で示したいずれかの方法を用いて形成する。すなわち、熱酸化法、ＣＶＤ
法又はスパッタ法を用いて形成することができる。また、これらの方法を用いて形成され
た絶縁膜に対してプラズマ酸化を行ってもよい。基板２００の領域２０４、２０６に形成
された第３の絶縁膜２３２、２３４は、後に完成するトランジスタにおいてゲート絶縁膜
として機能する。
【０２７２】
次に、領域２０４、２０６の上方に形成された第３の絶縁膜２３２、２３４、領域２０
８、２１０の上方に形成された第２の絶縁膜２２８を覆うように導電膜を形成する（図２
３（Ｃ）参照）。ここでは、導電膜として、導電膜２３６と導電膜２３８を順に積層して
形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成して
もよい。
【０２７３】
導電膜２３６、２３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオ
ブ（Ｎｂ）等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは
これらの元素を主成分とする化合物材料で形成することができる。また、これらの元素を
窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピング
した多結晶珪素に代表される半導体材料により形成することもできる。
【０２７４】
ここでは、導電膜２３６として窒化タンタルを用いて形成し、その上に導電膜２３８と
してタングステンを用いて形成する。また、他にも、導電膜２３６として、窒化タングス
テン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３８
として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができ
る。
【０２７５】
次に、積層して設けられた導電膜２３６、２３８を選択的にエッチングして除去するこ
とによって、領域２０４、２０６、２０８、２１０の上方の一部に導電膜２３６、２３８
を残存させ、それぞれゲート電極２４０、２４２、２４４、２４６を形成する（図２４（
Ａ）参照）。また、本実施例では、ゲート電極２４０、２４２、２４４、２４６と重なら
ない領域２０４、２０６、２０８、２１０の表面を露出させる。
【０２７６】
具体的には、領域２０４において、ゲート電極２４０の下方に形成された第３の絶縁膜
２３２のうち当該ゲート電極２４０と重ならない部分を選択的に除去し、ゲート電極２４
０と第３の絶縁膜２３２の端部が概略一致するように形成する。また、領域２０６におい
て、ゲート電極２４２の下方に形成された第３の絶縁膜２３４のうち当該ゲート電極２４
２と重ならない部分を選択的に除去し、ゲート電極２４２と第３の絶縁膜２３４の端部が
概略一致するように形成する。また、領域２０８において、ゲート電極２４４の下方に形
成された第２の絶縁膜２２８、電荷蓄積膜２２０及び電荷蓄積膜２２３を含む積層構造、
第１の絶縁膜２１６のうち当該ゲート電極２４４と重ならない部分を選択的に除去し、ゲ
ート電極２４４と第２の絶縁膜２２８、電荷蓄積膜２２１及び電荷蓄積膜２２５を含む積
層構造及び第１の絶縁膜２１６の端部が概略一致するように形成する。また、領域２１０
において、ゲート電極２４６の下方に形成された第２の絶縁膜２２８うち当該ゲート電極
２４６と重ならない部分を選択的に除去し、ゲート電極２４６と第２の絶縁膜２２８の端
部が概略一致するように形成する。
【０２７７】
この場合、ゲート電極２４０、２４２、２４４、２４６の形成と同時に重ならない部分
の絶縁膜等を除去してもよいし、ゲート電極２４０、２４２、２４４、２４６を形成後残
存したレジスト又は当該ゲート電極２４０、２４２、２４４、２４６をマスクとして重な
らない部分の絶縁膜等を除去してもよい。なお、基板２００においてメモリ部に設けられ
た領域２０８の上方に形成されるゲート電極２４４は、後に完成する不揮発性メモリ素子
において制御ゲート電極として機能する。また、ゲート電極２４０、２４２、２４６は、
後に完成するトランジスタのゲート電極として機能する。
【０２７８】
次に、基板２００の領域２０４、２０６、２０８に不純物元素を選択的に導入する（図
２４（Ｂ）参照）。ここでは、領域２０６、２０８、２１０にゲート電極２４２、２４４
、２４６をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、領域２０
４にゲート電極２４０をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入
する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることが
できる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガ
リウム（Ｇａ）等を用いることができる。
【０２７９】
次に、ゲート電極２４０、２４２、２４４、２４６の側面に接する絶縁膜２８０（サイ
ドウォールともよばれる）を形成する（図２５（Ａ）参照）。具体的には、プラズマＣＶ
Ｄ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や
、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜
を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極
２４０、２４２、２４４、２４６の側面に接するように形成することができる。また、絶
縁膜２８０は、絶縁膜を形成した後、上記第２の絶縁膜の形成方法で示したようにプラズ
マ酸化を行ってもよい。なお、絶縁膜２８０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  
ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、
絶縁膜２８０は、ゲート電極２４０、２４２、２４４、２４６の下方に形成された絶縁膜
や電荷蓄積膜の側面にも接するように形成されている。
【０２８０】
次に、当該絶縁膜２８０、ゲート電極２４０、２４２、２４４、２４６をマスクとして
基板２００の領域２０４、２０６、２０８、２１０に不純物元素を導入することによって
、ソース領域又はドレイン領域として機能する不純物領域を形成する（図２５（Ａ）参照
）。ここでは、基板２００の領域２０６、２０８、２１０に絶縁膜２８０とゲート電極２
４２、２４４、２４６をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域
２０４に絶縁膜２８０とゲート電極２４０をマスクとして高濃度のｐ型を付与する不純物
元素を導入する。
【０２８１】
その結果、基板２００の領域２０４には、ソース領域又はドレイン領域を形成する不純
物領域２６９と、ＬＤＤ領域を形成する低濃度不純物領域２６７と、チャネル形成領域２
６６が形成される。また、基板２００の領域２０６には、ソース領域又はドレイン領域を
形成する不純物領域２５３と、ＬＤＤ領域を形成する低濃度不純物領域２５１と、チャネ
ル形成領域２５０が形成される。また、基板２００の領域２０８には、ソース領域又はド
レイン領域を形成する不純物領域２５７と、ＬＤＤ領域を形成する低濃度不純物領域２５
５と、チャネル形成領域２５４が形成される。また、基板２００の領域２１０には、ソー
ス領域又はドレイン領域を形成する不純物領域２６３と、ＬＤＤ領域を形成する低濃度不
純物領域２６１と、チャネル形成領域２６０が形成される。
【０２８２】
なお、本実施例では、ゲート電極２４０、２４２、２４４、２４６と重ならない基板２
００の領域２０４、２０６、２０８、２１０を露出させた状態で不純物元素の導入を行っ
ている。従って、基板２００の領域２０４、２０６、２０８、２１０にそれぞれ形成され
るチャネル形成領域２６６、２５０、２５４、２６０はゲート電極２４０、２４２、２４
４、２４６と自己整合的に形成することができる。
【０２８３】
次に、基板２００の領域２０４、２０６、２０８、２１０上に設けられた絶縁膜や電荷
蓄積膜等を覆うように絶縁膜２７２を形成し、当該絶縁膜２７２上に領域２０４、２０６
、２０８、２１０にそれぞれ形成された不純物領域２６９、２５３、２５７、２６３と電
気的に接続する導電膜２７４を形成する（図２５（Ｂ）参照）。
【０２８４】
絶縁膜２７２は、ＣＶＤ法やスパッタ法等により、酸化珪素、窒化珪素、酸化窒化珪素
（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の酸
素若しくは窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む
膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、
アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる膜の単層または
積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む
材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構
成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化
水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基と
して、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２８５】
導電膜２７４は、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム
（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成
分とする合金材料若しくはこれらの元素を主成分とする化合物材料で、単層又は積層で形
成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分とし
ニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方
又は両方とを含む合金材料に相当する。導電膜２７４は、例えば、バリア膜とアルミニウ
ムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（
Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜
とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相
当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜
２７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アル
ミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元
性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然
酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタ
クトをとることができる。
【０２８６】
本実施例は、本明細書で示した他の実施の形態又は実施例と適宜組み合わせて行うこと
ができる。
【実施例８】
【０２８７】
本実施例では、本発明を用いて作製した絶縁膜の特性について説明する。まず、測定に
用いた試料Ａ、試料Ｂ、試料Ｃ、試料Ｄ及びその作製方法について説明する。
【０２８８】
試料Ａ、試料Ｂ、試料Ｃは、Ｓｉ基板上に設けられた酸化窒化珪素膜（ＳｉＯｘＮｙ）
（ｘ＞ｙ＞０）と、当該酸化窒化珪素膜上に設けられたアルミニウム−チタン膜からなる
電極とが順次積層された構造とした。また、酸化窒化珪素膜は、プラズマＣＶＤ法を用い
て形成した酸化窒化珪素膜に対してプラズマ酸化を行った。以下、試料Ａ、試料Ｂ、試料
Ｃについて具体的に説明する。
【０２８９】
試料Ａは、まず、１２．７ｃｍ角のＳｉ基板を準備した。そして、当該Ｓｉ基板上に、
酸化窒化珪素膜をプラズマＣＶＤ法を用いて膜厚９ｎｍで形成した。酸化窒化珪素膜の成
膜条件を以下に記す。
ＳｉＨ４流量：１ｓｃｃｍ、Ｎ２Ｏ流量：８００ｓｃｃｍ、処理室内圧力：４０Ｐａ、高
周波電力１５０Ｗ（６０ＭＨｚ）、電極間隔：２８ｍｍ、成膜温度（基板温度）：４００
℃。
【０２９０】
次に、酸化窒化珪素膜に対してプラズマ酸化を１８０ｓｅｃ行った。プラズマ酸化処理
後の酸化窒化珪素膜は、膜厚１０ｎｍであった。プラズマ酸化の処理条件を以下に記す。
Ｏ２流量：５ｓｃｃｍ、Ａｒ流量：９００ｓｃｃｍ、処理室内圧力：１０６．６７Ｐａ、
高周波電力３８００Ｗ（２．４５ＧＨｚ）、基板温度：４００℃。
【０２９１】
次に、酸化窒化珪素膜上に、アルミニウムとチタンの合金であるアルミニウム−チタン
（Ａｌ−Ｔｉ）膜をスパッタ法によって４００ｎｍ形成した。当該アルミニウム−チタン
膜をフォトリソグラフィ法及びエッチング法を用いて選択的にエッチングし、面積１．９
６×１０−３ｃｍ２の電極を形成した。以上の工程で、試料Ａを得た。
【０２９２】
試料Ｂは、まず、１２．７ｃｍ角のＳｉ基板上に、酸化窒化珪素膜をプラズマＣＶＤ法
を用いて膜厚９．５ｎｍで形成した。酸化窒化珪素膜の成膜条件は試料Ａと同様であるの
で省略する。
【０２９３】
次に、酸化窒化珪素膜に対してプラズマ酸化を１２０ｓｅｃ行った。プラズマ酸化処理
後の酸化窒化珪素膜は、膜厚１０ｎｍであった。プラズマ酸化の処理条件は試料Ａと同様
であるので省略する。
【０２９４】
次に、酸化窒化珪素膜上に、アルミニウムとチタンの合金であるアルミニウム−チタン
（Ａｌ−Ｔｉ）膜をスパッタ法によって４００ｎｍ形成した。当該アルミニウム−チタン
膜をフォトリソグラフィ法及びエッチング法を用いて選択的にエッチングし、面積１．９
６×１０−３ｃｍ２の電極を形成した。以上の工程で、試料Ｂを得た。
【０２９５】
試料Ｃは、まず、１２．７ｃｍ角のＳｉ基板上に、酸化窒化珪素膜をプラズマＣＶＤ法
を用いて膜厚１０ｎｍで形成した。酸化窒化珪素膜の成膜条件は試料Ａと同様であるので
省略する。
【０２９６】
次に、酸化窒化珪素膜に対してプラズマ酸化を６０ｓｅｃ行った。プラズマ酸化処理後
の酸化窒化珪素膜は、膜厚１０ｎｍであった。プラズマ酸化の処理条件は試料Ａと同様で
あるので省略する。
【０２９７】
次に、酸化窒化珪素膜上に、アルミニウムとチタンの合金であるアルミニウム−チタン
（Ａｌ−Ｔｉ）膜をスパッタ法によって４００ｎｍ形成した。当該アルミニウム−チタン
膜を選択的にエッチングし、面積１．９６×１０−３ｃｍ２の電極を形成した。以上の工
程で、試料Ｃを得た。
【０２９８】
試料Ｄは、Ｓｉ基板上に設けられた酸化窒化珪素膜（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）と
、当該酸化窒化珪素膜上に設けられたアルミニウム−チタン膜からなる電極とが順次積層
された構造とした。また、酸化窒化珪素膜は、プラズマＣＶＤ法を用いて形成した。
【０２９９】
具体的には、まず、１２．７ｃｍ角のＳｉ基板を準備した。そして、当該Ｓｉ基板上に
、酸化窒化珪素膜をプラズマＣＶＤ法によって膜厚１０ｎｍで形成した。酸化珪素膜の成
膜条件を以下に記す。
ＳｉＨ４流量：１ｓｃｃｍ、Ｎ２Ｏ流量：８００ｓｃｃｍ、処理室内圧力：４０Ｐａ、高
周波電力１５０Ｗ（６０ＭＨｚ）、電極間隔：２８ｍｍ、成膜温度（基板温度）：４００
℃。
【０３００】
次に、酸化窒化珪素膜上に、アルミニウムとチタンの合金であるアルミニウム−チタン
（Ａｌ−Ｔｉ）膜をスパッタ法によって４００ｎｍ形成した。当該アルミニウム−チタン
膜を選択的にエッチングし、面積１．９６×１０−３ｃｍ２の電極を形成した。以上の工
程で、試料Ｄを得た。
【０３０１】
試料Ａについて、電流密度−電界強度（Ｊ−Ｅ）特性を測定した結果を図２６（Ａ）に
示す。また、試料Ｄについて、Ｊ−Ｅ特性を測定した結果を図２６（Ｂ）に示す。図２６
（Ａ）、（Ｂ）において、縦軸は電流密度（Ａ／ｃｍ２）、横軸は電界強度（ＭＶ／ｃｍ
）を表す。測定は基板面内１１２ポイントで行った。なお、図２６（Ａ）、（Ｂ）におい
て、電流密度１Ａ／ｃｍ２の目盛りを点線で示す。
【０３０２】
また、図２６（Ａ）の電流密度１Ａ／ｃｍ２における電界強度をヒストグラムにした結
果を図２７（Ａ）に示す。また、図２６（Ｂ）の電流密度１Ａ／ｃｍ２における電界強度
をヒストグラムにした結果を図２７（Ｂ）に示す。図２７において、縦軸は耐圧不良の割
合（％）、横軸は絶縁破壊電界ＥＢＤ（ＭＶ／ｃｍ）を表す。縦軸の耐圧不良の割合は、
図２６（Ａ）、（Ｂ）において、電流密度が１Ａ／ｃｍ２以上に跳ね上がっているポイン
トを耐圧不良とした。そして、全測定ポイント１１２に対する耐圧不良の割合を算出した
。
【０３０３】
また、図２６（Ａ）、（Ｂ）の電流密度１Ａ／ｃｍ２における電界強度と累積耐圧不良
率の関係を折れ線グラフにしたものを図２８に示す。図２８において、縦軸は累積不良率
Ｆ（％）、横軸は絶縁破壊電界ＥＢＤ（ＭＶ／ｃｍ）を表す。図２８から、試料Ｄは絶縁
破壊電界５ＭＶ／ｃｍ程度から不良率が確認されるが、試料Ａは絶縁破壊電界８ＭＶ／ｃ
ｍ程度まで不良が確認されないことがわかった。したがって、プラズマ酸化した試料Ａは
、試料Ｄと比較して高耐圧であることがわかった。
【０３０４】
なお、図２７、図２８に示すグラフは、絶縁膜耐圧評価の一手法であり、ＴＺＤＢ（Ｔ
ｉｍｅ  Ｚｅｒｏ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）ヒストグラムともいわ
れる。ＴＺＤＢヒストグラムでは、絶縁破壊電界０ＭＶ／ｃｍ〜２ＭＶ／ｃｍまではＡモ
ード、絶縁破壊電界２ＭＶ／ｃｍ〜８ＭＶ／ｃｍまではＢモード、絶縁破壊電界８ＭＶ／
ｃｍ以上はＣモードといわれる。一般的に、トランジスタ等のデバイスを構成する絶縁膜
として用いる際にＡモード、Ｂモードで不良があると、歩留まり、信頼性を低下させる大
きな要因となると言われている。プラズマ酸化した試料Ａは、Ａモード、Ｂモードでは不
良がほとんどなく、高耐圧な膜であることがわかった。
【０３０５】
以上の測定結果から、プラズマＣＶＤ法を用いて作製した膜にプラズマ酸化を行った膜
（ここでは、試料Ａに相当）は、プラズマＣＶＤ法のみで作製した膜（ここでは、試料Ｄ
に相当）と比較して、高耐圧な膜であることがわかった。
【０３０６】
次に、試料Ａ〜試料Ｄについて、電流−電圧（Ｉ−Ｖ）特性を測定した結果を図２９（
Ａ）、（Ｂ）、図３０（Ａ）、（Ｂ）にそれぞれ示す。図２９（Ａ）〜図３０（Ｂ）にお
いて、縦軸は電流（Ａ）、横軸は電圧（Ｖ）を表す。ここでは、基板面内１１２ポイント
のＩ−Ｖ特性を測定した結果を示す。なお、図２９（Ａ）〜図３０（Ｂ）において、電圧
１０Ｖの目盛りを点線で示す。
【０３０７】
また、試料Ａ〜試料Ｄについて、耐圧不良率（％）を算出した結果を図３１に示す。耐
圧不良率は、図２９（Ａ）〜図３０（Ｂ）に示したＩ−Ｖ特性の結果から、Ｉ−Ｖ曲線が
１０Ｖ未満で跳ね上がっているものを耐圧不良としてカウントし、全測定ポイント数から
耐圧不良のポイント数の割合を算出して求めた。図３１から、プラズマ酸化した試料Ａ〜
試料Ｃは、耐圧不良率が非常に低いことがわかった。また、試料Ａ、試料Ｂ、試料Ｃの順
に耐圧不良率が低いことがわかった。
【０３０８】
また、試料Ａ〜Ｄに一定電流（１２μＡ）を流したときの電圧と時間の関係を図３２（
Ａ）、（Ｂ）、図３３（Ａ）、（Ｂ）にそれぞれ示す。図３２（Ａ）〜図３３（Ｂ）にお
いて、縦軸は電圧（Ｖ）、横軸は時間（ｓｅｃ）を表す。
【０３０９】
また、図３２、図３３からＱｂｄ（Ｃ／ｃｍ２）を算出し、平均化した結果を表２に示
す。
【０３１０】
【表２】
0005876908.tif 000003
【０３１１】
なお、Ｑｂｄ値とは、試料Ａ〜試料Ｄに流した電流値と、絶縁破壊に至った時間（電圧
が０付近に降下した時間）を乗じた値である。つまり、Ｑｂｄ値が大きいほど高耐圧な膜
であることがわかる。したがって、表２の結果から、プラズマ酸化した試料Ａ〜試料Ｃは
、試料Ｄと比較してＱｂｄ値で一桁以上高耐圧であることがわかった。また、試料Ａ、試
料Ｂ、試料Ｃの順でＱｂｄ値が小さくなっており、プラズマ酸化処理時間が長いほど高耐
圧な膜が得られることがわかった。
【０３１２】
また、試料Ａについて二次イオン質量分析法（ＳＩＭＳ）で測定した結果を図３４に示
し、試料Ｄについて測定した結果を図３５に示す。図３４、図３５において、縦軸は濃度
（ａｔｏｍｓ／ｃｍ３）、横軸は試料をエッチングした深さ（ｎｍ）を表す。また、約１
０ｎｍの深さまでが酸化窒化珪素膜である。
【０３１３】
図３４、図３５において、酸化窒化珪素膜中の水素濃度に注目すると、試料Ａでは水素
の濃度が約１×１０１９ａｔｏｍｓ／ｃｍ３以下（ＳＩＭＳの測定限界以下）であるのに
対し、試料Ｄでは水素の濃度が約１×１０２０ａｔｏｍｓ／ｃｍ３であり、水素の濃度が
１桁以上異なっていることがわかる。したがって、プラズマ酸化を行うことで、酸化窒化
珪素膜中の水素濃度が１桁以上減少することがわかった。
【０３１４】
また、試料Ａ、試料Ｄについて、酸化窒化珪素膜中のＳｉの結合状態をＸ線光電子分光
法（ＸＰＳ）を用いて測定した結果を図３６（Ａ）、（Ｂ）に示す。図３６（Ａ）、（Ｂ
）において、エネルギーバンド（Ｂｉｎｄｉｎｇ  Ｅｎｅｒｇｙ）９９．４ｅＶ付近にピ
ークを有するのはＳｉ−Ｓｉ結合であり、エネルギーバンド１０４ｅＶ付近にピークを有
するのはＳｉＯ２等の結合である。試料Ａ、試料Ｄいずれにおいても、１０４ｅＶ付近の
ピークについてピーク分離検出を行った結果、エネルギーバンド１０２ｅＶ、１０３ｅＶ
付近に現れるＳｉ−Ｈ結合起因のピークは確認されなかった。図３４、図３５に示したＳ
ＩＭＳ分析結果から、プラズマ酸化を行うことで酸化窒化珪素膜中の水素濃度が減少する
ことがわかっており、ＸＰＳ分析結果と合わせて考えると、プラズマ酸化を行うことで酸
化窒化珪素膜中に含まれるＯ−Ｈ結合からの水素の脱離反応、又は水素と酸素の置換反応
が起きていることがわかった。
【０３１５】
また、試料Ａ、試料Ｄについて、電流ストレス印加前後でＣＶ測定を行った結果を図３
７（Ａ）、（Ｂ）に示す。なお、試料Ａの測定結果を図３７（Ａ）、試料Ｄの測定結果を
図３７（Ｂ）に示す。ここでは、電流ストレスとして、一定電流（１μＡ）を一定時間（
１０ｓｅｃ、又は１００ｓｅｃ）流した。ＣＶ測定は、初期状態と、一定電流を１０ｓｅ
ｃ流した後と、一定電流を１００ｓｅｃ流した後の３回行った。
【０３１６】
図３７（Ａ）、（Ｂ）からわかるように、試料Ｄでは電流ストレス１０ｓｅｃ印加後に
ＣＶカーブは大きくプラスシフトし、電流ストレス３４ｓｅｃ程度印加後に絶縁破壊に至
っている。一方、試料Ａでは電流ストレス１０ｓｅｃ印加後にＣＶカーブはプラスシフト
するものの試料Ｄと比べるとそのシフトは非常に小さい。さらに、電流ストレス１００ｓ
ｅｃ印加後でも絶縁破壊に至らず、ＣＶカーブのシフトは試料Ｄの電流ストレス１０ｓｅ
ｃ印加後よりも小さい。
【０３１７】
ＣＶ測定において、電流ストレス印加後にＣＶカーブがプラスシフトし、ＣＶカーブ立
ち上がりの傾きが鈍くなるのは、酸化膜中に電子トラップが発生し、かつ界面準位密度が
増加していることを示している。図３７（Ａ）、（Ｂ）からわかるように、試料Ａは試料
Ｄと比較してＣＶカーブのプラスシフト、及びＣＶカーブ立ち上がりの傾きが鈍くなる程
度が小さい。以上のことから、プラズマ酸化により、電子トラップとなるＯ−Ｈ結合が減
少し、電気的ストレスによる電子トラップの発生を抑制できることがわかった。
【０３１８】
また、０．５ｗｔ％フッ化水素酸を用いて試料Ａ、試料Ｄをエッチングした。このとき
のエッチング速度は、試料Ｄは８．４３ｎｍ／ｍｉｎ程度であった。一方、試料Ａのエッ
チング速度は４．３３ｎｍ／ｍｉｎ程度であり、試料Ｄのおよそ半分の速度であった。し
たがって、プラズマ酸化を行うことで、より緻密な膜を得られることがわかった。
【０３１９】
以上のように、本発明のようにプラズマＣＶＤ法を用いて形成した絶縁膜に対してプラ
ズマ酸化を行うことで、緻密で高耐圧な膜が得られることがわかった。また、プラズマＣ
ＶＤ法を用いて形成した絶縁膜に対してプラズマ酸化を行うことで、膜中の水素濃度が減
少することがわかった。
【０３２０】
以上の結果から、プラズマ酸化により、膜中に存在するＯ−Ｈ結合の水素が酸素ラジカ
ルにより脱離する、又は膜中の水素と酸素との置換反応が起き、膜中の水素が低減するこ
とで、緻密で高耐圧な膜が得られると考えられる。
【実施例９】
【０３２１】
本実施例では、上述した本発明の不揮発性半導体記憶装置を備えた非接触でデータの入
出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触で
データの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタ
グ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれ
る。
【０３２２】
半導体装置８０００は、非接触でデータを交信する機能を有し、高周波回路８０１０、
電源回路８０２０、リセット回路８０３０、クロック発生回路８０４０、データ復調回路
８０５０、データ変調回路８０６０、他の回路の制御を行う制御回路８０７０、記憶回路
８０８０およびアンテナ８０９０を有している（図３８（Ａ））。高周波回路８０１０は
アンテナ８０９０より信号を受信して、データ変調回路８０６０より受信した信号をアン
テナ８０９０から出力する回路であり、電源回路８０２０は受信信号から電源電位を生成
する回路であり、リセット回路８０３０はリセット信号を生成する回路であり、クロック
発生回路８０４０はアンテナ８０９０から入力された受信信号を基に各種クロック信号を
生成する回路であり、データ復調回路８０５０は受信信号を復調して制御回路８０７０に
出力する回路であり、データ変調回路８０６０は制御回路８０７０から受信した信号を変
調する回路である。また、制御回路８０７０としては、例えばコード抽出回路９０１０、
コード判定回路９０２０、ＣＲＣ判定回路９０３０および出力ユニット回路９０４０が設
けられている。なお、コード抽出回路９０１０は制御回路８０７０に送られてきた命令に
含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９０２０は抽出さ
れたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であ
り、ＣＲＣ判定回路９０３０は判定されたコードに基づいて送信エラー等の有無を検出す
る回路である。
【０３２３】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８０９０に
より無線信号が受信される。無線信号は高周波回路８０１０を介して電源回路８０２０に
送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０００
が有する各回路に供給される。また、高周波回路８０１０を介してデータ復調回路８０５
０に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８０１０を介し
てリセット回路８０３０およびクロック発生回路８０４０を通った信号及び復調信号は制
御回路８０７０に送られる。制御回路８０７０に送られた信号は、コード抽出回路９０１
０、コード判定回路９０２０およびＣＲＣ判定回路９０３０等によって解析される。そし
て、解析された信号にしたがって、記憶回路８０８０内に記憶されている半導体装置の情
報が出力される。出力された半導体装置の情報は出力ユニット回路９０４０を通って符号
化される。さらに、符号化された半導体装置８０００の情報はデータ変調回路８０６０を
通って、アンテナ８０９０により無線信号として送信される。なお、半導体装置８０００
を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳは
ＧＮＤとすることができる。また、本発明の不揮発性半導体記憶装置を記憶回路８０８０
に適用することができる。
【０３２４】
このように、通信手段（例えばリーダ／ライタ、又はリーダ或いはライタいずれかの機
能を有する手段）から半導体装置８０００に信号を送り、当該半導体装置８０００から送
られてきた信号を通信手段で受信することによって、半導体装置のデータを読み取ること
が可能となる。
【０３２５】
また、半導体装置８０００は、各回路への電源電圧の供給を電源（バッテリー）を搭載
せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電
源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０３２６】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する
。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物
３２２０の側面には半導体装置３２３０が設けられる（図３８（Ｂ））。品物３２２０が
含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の
原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品
に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、
リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該
商品３２６０の検品を行うことができる（図３８（Ｃ））。このように、システムに半導
体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化
を実現する。
【０３２７】
また、本発明の不揮発性半導体記憶装置は、メモリを具備したあらゆる分野の電子機器
に用いることが可能である。例えば、本発明の不揮発性半導体記憶装置を適用した電子機
器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントデ
ィスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコ
ンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶ
Ｄ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像
を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を
図３９に示す。
【０３２８】
図３９（Ａ）、（Ｂ）は、デジタルカメラを示している。図３９（Ｂ）は、図３９（Ａ
）の裏側を示す図である。このデジタルカメラは、筐体２１１１、表示部２１１２、レン
ズ２１１３、操作キー２１１４、シャッターボタン２１１５などを有する。また、取り出
し可能な不揮発性のメモリ２１１６を備えており、当該デジタルカメラで撮影したデータ
をメモリ２１１６に記憶させておく構成となっている。本発明を用いて形成された不揮発
性の半導体記憶装置は当該メモリ２１１６に適用することができる。また、本発明を用い
て形成された半導体装置は、表示部２１１２を駆動するスイッチング素子として適用する
ことができる。
【０３２９】
また、図３９（Ｃ）は、携帯電話を示しており、携帯端末の１つの代表例である。この
携帯電話は筐体２１２１、表示部２１２２、操作キー２１２３などを含む。また、携帯電
話は、取り出し可能な不揮発性のメモリ２１２５を備えており、当該携帯電話の電話番号
等のデータ、映像、音楽データ等をメモリ２１２５に記憶させ再生することができる。本
発明を用いて形成された不揮発性の半導体記憶装置は当該メモリ２１２５に適用すること
ができる。また、本発明を用いて形成された半導体装置は、表示部２１２２を駆動するス
イッチング素子として適用することができる。
【０３３０】
また、図３９（Ｄ）は、デジタルプレーヤーを示しており、オーディオ装置の１つの代
表例である。図３９（Ｄ）に示すデジタルプレーヤーは、本体２１３０、表示部２１３１
、メモリ部２１３２、操作部２１３３、イヤホン２１３４等を含んでいる。なお、イヤホ
ン２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。メモリ部２１
３２は、本発明を用いて形成された不揮発性の半導体記憶装置を用いることができる。ま
た、本発明を用いて形成された半導体装置は、表示部２１３１を駆動するスイッチング素
子として適用することができる。例えば、記録容量が２０〜２００ギガバイト（ＧＢ）の
ＮＡＮＤ型不揮発性メモリを用い、操作部２１３３を操作することにより、映像や音声（
音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字
を表示することで消費電力を抑えられる。これは携帯型のオーディオ装置において特に有
効である。なお、メモリ部２１３２に設けられた不揮発性の半導体記憶装置は、取り出し
可能な構成としてもよい。
【０３３１】
また、図３９（Ｅ）は、電子ブック（電子ペーパーともいう）を示している。この電子
ブックは、本体２１４１、表示部２１４２、操作キー２１４３、メモリ部２１４４を含ん
でいる。またモデムが本体２１４１に内蔵されていてもよいし、無線で情報を送受信でき
る構成としてもよい。メモリ部２１４４は、本発明を用いて形成された不揮発性の半導体
記憶装置を用いることができる。また、本発明を用いて形成された半導体装置は、表示部
２１４２を駆動するスイッチング素子として適用することができる。例えば、記録容量が
２０〜２００ギガバイト（ＧＢ）のＮＡＮＤ型不揮発性メモリを用い、操作キー２１４３
を操作することにより、映像や音声（音楽）を記録、再生することができる。なお、メモ
リ部２１４４に設けられた不揮発性の半導体記憶装置は、取り出し可能な構成としてもよ
い。
【０３３２】
以上の様に、本発明の不揮発性半導体記憶装置、及び半導体装置の適用範囲は極めて広
く、メモリを有するものであればあらゆる分野の電子機器に用いることが可能である。
【実施例１０】
【０３３３】
本実施例では、本発明を用いて作製した不揮発性メモリ素子の特性について説明する。
まず、測定に用いた不揮発性メモリ素子Ａ及び不揮発性メモリ素子Ｂの作製方法について
説明する。
【０３３４】
図４０（Ａ）にメモリ素子Ａを、図４０（Ｂ）にメモリ素子Ｂの構成を示す。
【０３３５】
メモリ素子Ａは、ガラス基板４０００上に下地絶縁膜４００２を介して半導体膜４００
４を形成し、当該半導体膜４００４上にトンネル絶縁膜４０１２と、電荷蓄積膜４０１４
と、コントロール絶縁膜４０１６と、制御ゲート電極４０２２とが順に積層された構造と
した。下地絶縁膜４００２は、プラズマＣＶＤ法を用いて、窒化酸化シリコン膜（膜厚５
０ｎｍ）と酸化窒化シリコン膜（膜厚１５０ｎｍ）とを順に積層して設けた。また、半導
体膜４００４は、多結晶シリコン膜で形成し、該半導体膜４００４にはチャネル形成領域
４００６、ＬＤＤ領域４００８、ソース領域又はドレイン領域４０１０を設けた。トンネ
ル絶縁膜４０１２は、半導体膜４００４上にプラズマＣＶＤ法を用いて酸化シリコン膜を
膜厚９ｎｍで形成した後、プラズマ酸化を１８０秒行った。電荷蓄積膜４０１４は、プラ
ズマＣＶＤ法を用いてシリコン膜を膜厚５０ｎｍで形成した後、リンを添加して形成した
。コントロール絶縁膜４０１６は、プラズマＣＶＤ法を用いて酸化窒化シリコン膜を膜厚
１５ｎｍ、窒化シリコン膜を膜厚１０ｎｍ、酸化窒化シリコン膜を膜厚１５ｎｍで連続成
膜した後、プラズマ酸化を１８０秒行った。制御ゲート電極４０２２は、窒化タンタル膜
４０１８（膜厚３０ｎｍ）、タングステン膜４０２０（膜厚３７０ｎｍ）を順に積層して
形成した。なお、ソース領域又はドレイン領域４０１０及びＬＤＤ領域４００８はｎ型の
導電型とし、ソース領域又はドレイン領域４０１０の不純物濃度が高くなるようにした。
チャネル形成領域４００６はｐ型の導電型とした。また、トンネル絶縁膜４０１２及びコ
ントロール絶縁膜４０１６のプラズマ酸化は、プラズマＣＶＤ法を用いた絶縁膜の成膜の
後に連続処理で行った。
【０３３６】
メモリ素子Ｂは、メモリ素子Ａの作製方法において、トンネル絶縁膜４２１２を形成す
る際にプラズマ酸化を行わず、プラズマＣＶＤ法で成膜したままの構成とした。
【０３３７】
ここで、不揮発性メモリ素子Ａ、Ｂを用いて書き込みと読み込みを繰り返し１０００回
行った場合のしきい値電圧（Ｖｔｈ）の変動結果（ΔＶｔｈ）を表３に示す。下記表３に
は、書き込み／読み込みを行う前の初期段階のしきい値（ｉｎｉｔｉａｌ  Ｖｔｈ）、１
０００回書き込み／読み込みを繰り返し行った段階のしきい値（１０３回後のＶｔｈ）を
示している。また、初期段階のしきい値（ｉｎｉｔｉａｌ  Ｖｔｈ）から１０００回書き
込み／読み込み後のしきい値（１０３回後のＶｔｈ）を引いた差分をしきい値変動値（Δ
Ｖｔｈ）として求めた。
【０３３８】
【表３】
0005876908.tif 000004
【０３３９】
上記表３に示すように、不揮発性メモリ素子Ａは１０００回書き込み／読み込みを繰り
返し行った場合のしきい値変動はおよそ−０．９Ｖであった。一方、不揮発性メモリ素子
Ｂの１０００回書き込み／読み込みを繰り返し行った場合のしきい値変動はおよそ−１．
６Ｖであった。したがって、本発明を適用して絶縁膜にプラズマ酸化を行うことで、書き
込み／読み込みを繰り返すことによるしきい値変動を低減することができ、信頼性向上を
図ることができることがわかった。
【符号の説明】
【０３４０】
１０    基板
１２    第１の絶縁膜
１４    第２の絶縁膜
５２    メモリセルアレイ
５４    周辺回路
５６    アドレスバッファ
５８    コントロール回路
６０    昇圧回路
６２    ロウデコーダ
６４    カラムデコーダ
６６    センスアンプ
６８    データバッファ
７０    データ入出力バッファ
８０    アンテナ
８２    誘電体板
８４    ガス供給部
８６    排気口
８８    支持台
９０    温度制御部
９２    マイクロ波供給部
９４    プラズマ
１００    基板
１０２    絶縁膜
１０４    半導体膜
１０６    半導体膜
１０８    半導体膜
１１０    半導体膜
１１２    第１の絶縁膜
１１６    第１の絶縁膜
１２０    電荷蓄積膜
１２１    電荷蓄積膜
１２２    レジスト
１２４    レジスト
１２６    不純物領域
１２８    第２の絶縁膜
１３０    レジスト
１３２    第３の絶縁膜
１３６    導電膜
１３８    導電膜
１４０    ゲート電極
１４２    ゲート電極
１４４    ゲート電極
１４６    ゲート電極
１４８    レジスト
１５０    チャネル形成領域
１５２    不純物領域
１５４    チャネル形成領域
１５６    高濃度不純物領域
１５８    低濃度不純物領域
１６０    チャネル形成領域
１６２    高濃度不純物領域
１６４    低濃度不純物領域
１６６    レジスト
１６８    チャネル形成領域
１７０    高濃度不純物領域
１７２    絶縁膜
１７４    導電膜
２００    基板
２０２    絶縁膜
２０４    領域
２０６    領域
２０７    ｐウェル
２０８    領域
２１０    領域
２１２    第１の絶縁膜
２１６    第１の絶縁膜
２２０    電荷蓄積膜
２２１    電荷蓄積膜
２２３    電荷蓄積膜
２２５    電荷蓄積膜
２２８    第２の絶縁膜
２３０    レジスト
２３２    第３の絶縁膜
２３４    第３の絶縁膜
２３６    導電膜
２３８    導電膜
２４０    ゲート電極
２４２    ゲート電極
２４４    ゲート電極
２４６    ゲート電極
２５０    チャネル形成領域
２５１    低濃度不純物領域
２５３    不純物領域
２５４    チャネル形成領域
２５５    低濃度不純物領域
２５７    不純物領域
２６０    チャネル形成領域
２６１    低濃度不純物領域
２６３    不純物領域
２６６    チャネル形成領域
２６７    低濃度不純物領域
２６９    不純物領域
２７２    絶縁膜
２７４    導電膜
２８０    絶縁膜
３３１    被処理基板
３５１    支持台
３５３    排気口
３５７    温度制御部
３６０    電極板
３６１    高周波電力導入部
３６２    ガス導入部
４００    基板
４０２    下地絶縁膜
４０４    半導体膜
４０６    第１の絶縁膜
４０８    第２の絶縁膜
４１０    導電膜
４１２    導電膜
４１４    導電膜
４１６    導電膜
４１８    ゲート電極
４２０    チャネル形成領域
４２２    不純物領域
４２４    第３の絶縁膜
４２６    絶縁膜
４２８    導電膜
６００    基板
６０１    領域
６０２    絶縁膜
６０３    第１の絶縁膜
６０４    電荷蓄積膜
６０６    ゲート電極
６０８    第２の絶縁膜
６１２    導電膜
６１４    導電膜
６１６    導電膜
６１８    導電膜
６２０    ゲート電極
６２２    チャネル形成領域
６２４    不純物領域
６２６    不純物領域
８２２    不純物領域
８２４    第３の絶縁膜
８２５    チャネル形成領域
８２６    不純物領域
８２７    不純物領域
８２８    絶縁膜
８３０    絶縁膜
８３２    導電膜
９００    基板
９０２    下地絶縁膜
９０４    半導体膜
９０６    第１の絶縁膜
９０７    第２の絶縁膜
９０８    電荷蓄積膜
９１０    第３の絶縁膜
９１１    絶縁膜
９１２    導電膜
９１４    導電膜
９１６    電荷蓄積膜
９１８    絶縁膜
９２０    導電膜
９２４    ゲート電極
９２６    チャネル形成領域
９２８    不純物領域
２１１１    筐体
２１１２    表示部
２１１３    レンズ
２１１４    操作キー
２１１５    シャッターボタン
２１１６    メモリ
２１２１    筐体
２１２２    表示部
２１２３    操作キー
２１２５    メモリ
２１３０    本体
２１３１    表示部
２１３２    メモリ部
２１３３    操作部
２１３４    イヤホン
２１４１    本体
２１４２    表示部
２１４３    操作キー
２１４４    メモリ部
３２００    リーダ／ライタ
３２１０    表示部
３２２０    品物
３２３０    半導体装置
３２４０    リーダ／ライタ
３２５０    半導体装置
３２６０    商品
４０００    ガラス基板
４００２    下地絶縁膜
４００４    半導体膜
４００６    チャネル形成領域
４００８    ＬＤＤ領域
４０１０    ドレイン領域
４０１２    トンネル絶縁膜
４０１４    電荷蓄積膜
４０１６    コントロール絶縁膜
４０１８    窒化タンタル膜
４０２０    タングステン膜
４０２２    制御ゲート電極
４２１２    トンネル絶縁膜
４２１６    コントロール絶縁膜
８０００    半導体装置
８０１０    高周波回路
８０２０    電源回路
８０３０    リセット回路
８０４０    クロック発生回路
８０５０    データ復調回路
８０６０    データ変調回路
８０７０    制御回路
８０８０    記憶回路
８０９０    アンテナ
９０１０    コード抽出回路
９０２０    コード判定回路
９０３０    ＣＲＣ判定回路
９０４０    出力ユニット回路
【図１】
0005876908.tif 000005
【図２】
0005876908.tif 000006
【図３】
0005876908.tif 000007
【図４】
0005876908.tif 000008
【図５】
0005876908.tif 000009
【図６】
0005876908.tif 000010
【図７】
0005876908.tif 000011
【図８】
0005876908.tif 000012
【図９】
0005876908.tif 000013
【図１０】
0005876908.tif 000014
【図１１】
0005876908.tif 000015
【図１２】
0005876908.tif 000016
【図１３】
0005876908.tif 000017
【図１４】
0005876908.tif 000018
【図１５】
0005876908.tif 000019
【図１６】
0005876908.tif 000020
【図１７】
0005876908.tif 000021
【図１８】
0005876908.tif 000022
【図１９】
0005876908.tif 000023
【図２０】
0005876908.tif 000024
【図２１】
0005876908.tif 000025
【図２２】
0005876908.tif 000026
【図２３】
0005876908.tif 000027
【図２４】
0005876908.tif 000028
【図２５】
0005876908.tif 000029
【図２６】
0005876908.tif 000030
【図２７】
0005876908.tif 000031
【図２８】
0005876908.tif 000032
【図２９】
0005876908.tif 000033
【図３０】
0005876908.tif 000034
【図３１】
0005876908.tif 000035
【図３２】
0005876908.tif 000036
【図３３】
0005876908.tif 000037
【図３４】
0005876908.tif 000038
【図３５】
0005876908.tif 000039
【図３６】
0005876908.tif 000040
【図３７】
0005876908.tif 000041
【図３８】
0005876908.tif 000042
【図３９】
0005876908.tif 000043
【図４０】
0005876908.tif 000044