(57)【特許請求の範囲】
【請求項１】
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、電流駆動型の発光素子に流す駆動回路と
を備え、
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続されるとともに、他端が前記駆動トランジスタのソースおよびドレインのうち前記発光素子に接続された方に接続された第１容量素子と
を含み、
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが走査線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
画素回路。
【請求項２】
前記発光素子は、有機ＥＬ素子である
請求項１に記載の画素回路。
【請求項３】
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに備え、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有し、
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続されるとともに、他端が前記駆動トランジスタのソースおよびドレインのうち前記発光素子に接続された方に接続された第１容量素子と
を含み、
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが走査線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
表示パネル。
【請求項４】
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する周辺回路と
を備え、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有し、
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続されるとともに、他端が前記駆動トランジスタのソースおよびドレインのうち前記発光素子に接続された方に接続された第１容量素子と
を含み、
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが走査線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
表示装置。
【請求項５】
前記周辺回路は、映像信号に対応する信号電圧を前記信号線に印加している間に前記信号線の電圧を前記駆動トランジスタにサンプリングさせ、前記駆動トランジスタによるサンプリングによって得られた電圧を用いて前記駆動トランジスタのゲート−ソース間電圧を補正したのち、映像信号とは無関係な電圧を前記信号線に印加し、前記第１容量素子および前記第２容量素子による容量結合を利用して前記駆動トランジスタをオンさせるとともに前記発光素子を発光させる
請求項４に記載の表示装置。
【請求項６】
表示装置を備え、
前記表示装置は、
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する周辺回路と
を有し、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有し、
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続されるとともに、他端が前記駆動トランジスタのソースおよびドレインのうち前記発光素子に接続された方に接続された第１容量素子と
を含み、
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが走査線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの自発光素子を駆動する画素回路に関する。また、本技術は、上記画素回路を備えた表示パネル、表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した発光素子に流れる電流が、発光素子ごとに設けた画素回路によって制御される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アクティブマトリクス方式の表示装置において、各画素回路は、通常、列方向に延在する信号線と、行方向に延在する走査線および電源線とに接続されている。そのため、これらの配線が、今後の高精細化における障害になる可能性がある。
【０００６】
本技術はかかる問題点に鑑みてなされたものであり、その第１の目的は、配線数が従来よりも削減された画素回路を提供することにある。また、第２の目的は、上記画素回路を備えた表示パネル、表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本技術による画素回路は、信号線の電圧をサンプリングする書込回路と、書込回路の出力に応じた電流を信号線から生成し、電流駆動型の発光素子に流す駆動回路とを備えている。駆動回路は、ソースまたはドレインが信号線に接続されるとともに、ソースおよびドレインのうち信号線に非接続の方が発光素子に接続され、さらに、ゲートが書込回路の出力に接続された駆動トランジスタと、一端が駆動トランジスタのゲートに接続されるとともに、他端が駆動トランジスタのソースおよびドレインのうち発光素子に接続された方に接続された第１容量素子とを含んでいる。書込回路は、ソースまたはドレインが信号線に接続されるとともに、ソースおよびドレインのうち信号線に非接続の方が駆動トランジスタのゲートに接続され、さらに、ゲートが走査線に接続された書込トランジスタと、書込トランジスタのソース−ドレイン間に接続された第２容量素子とを含んでいる。
【０００８】
本技術による表示パネルは、電流駆動型の発光素子と、その発光素子を駆動する画素回路とを画素ごとに備えている。各画素回路は、上記の画素回路と同一の構成要素を有している。本技術による表示装置は、上記の表示パネルと、画素回路を駆動する周辺回路とを備えている。本技術による電子機器は、上記の表示装置を備えている。
【０００９】
本技術による画素回路、表示パネル、表示装置および電子機器では、書込回路の出力に応じた電流が信号線から生成され、電流駆動型の発光素子に流れる。そのため、駆動回路に電流を供給するための配線を信号線とは別個に設けることなく、書込回路の出力に応じた電流が発光素子に流れる。
【発明の効果】
【００１０】
本技術による画素回路、表示パネル、表示装置および電子機器によれば、駆動回路に電流を供給するための配線を信号線とは別個に設けることなく、書込回路の出力に応じた電流が発光素子に流れるようにしたので、配線数を従来よりも１つ、削減することができる。
【図面の簡単な説明】
【００１１】
【図１】本技術による一実施の形態に係る表示装置の概略図である。
【図２】図１の画素の構成の一例を表す図である。
【図３】表示パネルに印加する各種電圧の経時変化の一例と、駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例とを表す図である。
【図４】容量結合について説明するための波形図である。
【図５】表示パネル全体の走査の一例を表す図である。
【図６】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図７】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図８】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図９】適用例３の外観を表す斜視図である。
【図１０】適用例４の外観を表す斜視図である。
【図１１】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１２】従来の画素の構成の一例を表す図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
駆動トランジスタのドレインが信号線に接続されている例
２．適用例（電子機器）
上記実施の形態の表示装置が電子機器に適用される例
【００１３】
＜１．実施の形態＞
［構成］
図１は、本技術による一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する周辺回路２０とを備えている。周辺回路２０は、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、および走査線駆動回路２４を有している。
【００１４】
（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って行方向および列方向に２次元配置されたものである。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各画素１１をアクティブマトリクス駆動することにより表示するものである。各画素１１は、例えば、図２に示したように、赤色用のサブピクセル１２Ｒと、緑色用のサブピクセル１２Ｇと、青色用のサブピクセル１２Ｂとを含んでいる。なお、以下では、サブピクセル１２Ｒ，１２Ｇ，１２Ｂの総称としてサブピクセル１２を用いるものとする。
【００１５】
サブピクセル１２Ｒは、例えば、画素回路１３と、赤色光を発する有機ＥＬ素子１４Ｒとを有している。同様に、サブピクセル１２Ｇは、例えば、画素回路１３と、緑色光を発する有機ＥＬ素子１４Ｇとを有している。また、サブピクセル１２Ｂは、例えば、画素回路１３と、青色光を発する有機ＥＬ素子１４Ｂとを有している。なお、以下では、有機ＥＬ素子１４Ｒ，１４Ｇ，１４Ｂの総称として有機ＥＬ素子１４を用いるものとする。有機ＥＬ素子１４は、電流駆動型の発光素子の１つであり、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。
【００１６】
画素回路１３は、例えば、図２に示したように、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２、保持容量Ｃｓおよび補助容量Ｃｓｕｂによって構成されたものであり、２Ｔｒ２Ｃの回路構成となっている。保持容量Ｃｓは、「第１容量素子」の一具体例に相当する。補助容量Ｃｓｕｂは、「第２容量素子」の一具体例に相当する。書き込みトランジスタＴｒ２は、「書込回路」の一具体例に相当する。駆動トランジスタＴｒ１、保持容量Ｃｓおよび補助容量Ｃｓｕｂを含む回路は、「駆動回路」の一具体例に相当する。駆動トランジスタＴｒ１、保持容量Ｃｓおよび補助容量Ｃｓｕｂを含む回路は、書き込みトランジスタＴｒ２の出力に応じた電流を信号線ＤＴＬから生成し、有機ＥＬ素子１４に流すようになっている。なお、画素回路１３は、上述の２Ｔｒ２Ｃの回路構成に、さらに、トランジスタや容量素子を追加した回路構成となっていてもよい。
【００１７】
書き込みトランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、書き込みトランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１４に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。補助容量Ｃｓｕｂは、後述の信号書込み後に、保持容量Ｃｓおよび補助容量Ｃｓｕｂによる容量結合を利用して駆動トランジスタＴｒ１をオンさせるためのものである。
【００１８】
駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（ボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１または書き込みトランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００１９】
表示パネル１０は、図１、図２に示したように、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬとを有している。各信号線ＤＴＬは、画素列ごとに対応して設けられており、信号線駆動回路２３の出力端（図示せず）に接続されている。各信号線ＤＴＬは、図２に示したように、サブピクセル１２ごとに対応して設けられた複数の分枝ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂを有している。分枝ＤＴＬ＿Ｒは、サブピクセル１２Ｒに対応して設けられており、サブピクセル１２Ｒに赤色用の信号電圧ＶｓｉｇＲを供給するためのものである。同様に、分枝ＤＴＬ＿Ｇは、サブピクセル１２Ｇに対応して設けられており、サブピクセル１２Ｇに緑色用の信号電圧ＶｓｉｇＧを供給するためのものである。分枝ＤＴＬ＿Ｂは、サブピクセル１２Ｂに対応して設けられており、サブピクセル１２Ｂに青色用の信号電圧ＶｓｉｇＢを供給するためのものである。
【００２０】
分枝ＤＴＬ＿Ｒは、サブピクセル１２Ｒ内の書き込みトランジスタＴｒ２のソースまたはドレインに接続されている。同様に、分枝ＤＴＬ＿Ｇは、サブピクセル１２Ｇ内の書き込みトランジスタＴｒ２のソースまたはドレインに接続されている。また、分枝ＤＴＬ＿Ｂは、サブピクセル１２Ｂ内の書き込みトランジスタＴｒ２のソースまたはドレインに接続されている。
【００２１】
分枝ＤＴＬ＿Ｒにおいて、分枝ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂが互いに接続された接続点Ａと、分枝ＤＴＬ＿Ｒと書き込みトランジスタＴｒ２とが互いに接続された接続点Ｂとの間には、スイッチング用のトランジスタＴｒ３が挿入されている。同様に、分枝ＤＴＬ＿Ｇにおいて、接続点Ａと、分枝ＤＴＬ＿Ｇと書き込みトランジスタＴｒ２とが互いに接続された接続点Ｃとの間には、スイッチング用のトランジスタＴｒ４が挿入されている。また、分枝ＤＴＬ＿Ｂにおいて、接続点Ａと、分枝ＤＴＬ＿Ｂと書き込みトランジスタＴｒ２とが互いに接続された接続点Ｄとの間には、スイッチング用のトランジスタＴｒ５が挿入されている。
【００２２】
各走査線ＷＳＬは、画素行ごとに対応して設けられている。各走査線ＷＳＬは、図２に示したように、画素行に含まれる各サブピクセル１２内の書き込みトランジスタＴｒ２のゲートに接続されている。各走査線ＷＳＬは、後述の走査線駆動回路２４の出力端（図示せず）にも接続されている。
【００２３】
書き込みトランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが信号線ＤＴＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が有機ＥＬ素子１４のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソースおよびドレインのうち有機ＥＬ素子１４のアノードに接続された端子に接続されている。補助容量Ｃｓｕｂの一端が駆動トランジスタＴｒ１のゲートに接続され、補助容量Ｃｓｕｂの他端が駆動トランジスタＴｒ１のソースおよびドレインのうち信号線ＤＴＬに接続された端子に接続されている。有機ＥＬ素子１４のカソードは、グラウンド線ＧＮＤに接続されている。グラウンド線ＧＮＤは、基準電位（例えばグラウンド電位）となっている外部回路（図示せず）と電気的に接続されるものである。
【００２４】
（周辺回路２０）
次に、周辺回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、信号線駆動回路２３、および走査線駆動回路２４が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２、信号線駆動回路２３および走査線駆動回路２４などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。
【００２５】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路２２は、さらに、外部から入力された同期信号２０Ｂに応じて（同期して）、例えば上記の補正をした後の映像信号２０Ａをアナログに変換して、アナログの信号電圧２２Ａとして信号線駆動回路２３に出力するようになっている。
【００２６】
信号線駆動回路２３は、映像信号処理回路２２から入力された信号電圧２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力し、これにより、選択対象の各画素１１への書き込みを行うものである。なお、書き込みとは、駆動トランジスタＴｒ１のゲートに所定の電圧を印加することを指している。信号線駆動回路２３は、例えば、信号電圧２２Ａに対応する信号電圧Ｖｓｉｇと、信号電圧２２Ａとは無関係な一定の電圧Ｖｓｓ，Ｖｄｄとを出力することが可能となっている。ここで、信号電圧Ｖｓｉｇは、ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢを時系列に含む信号電圧である。電圧Ｖｓｓは、有機ＥＬ素子１４の閾値電圧よりも低い電圧値（一定値）である。電圧Ｖｄｄは、有機ＥＬ素子１４の閾値電圧よりも高い電圧値（一定値）である。
【００２７】
走査線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から１または複数の走査線ＷＳＬに選択パルスを順次印加し、これにより、１または複数の画素行を順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ２をオンさせるときに印加する電圧Ｖｏｎ１と、書き込みトランジスタＴｒ２をオフさせるときに印加する電圧Ｖｏｆｆ１とを出力することが可能となっている。
【００２８】
周辺回路２０は、上述のスイッチング用のトランジスタＴｒ３の制御信号ＳｅｌＲをトランジスタＴｒ３のゲートに出力するようになっている。同様に、周辺回路２０は、上述のスイッチング用のトランジスタＴｒ４の制御信号ＳｅｌＧをトランジスタＴｒ４のゲートに出力するようになっている。また、周辺回路２０は、上述のスイッチング用のトランジスタＴｒ５の制御信号ＳｅｌＢをトランジスタＴｒ５のゲートに出力するようになっている。周辺回路２０は、トランジスタＴｒ３，Ｔｒ４，Ｔｒ５をオンさせるときに印加する電圧Ｖｏｎ２と、トランジスタＴｒ３，Ｔｒ４，Ｔｒ５をオフさせるときに印加する電圧Ｖｏｆｆ２とを出力するようになっている。
【００２９】
[動作]
次に、表示装置１の動作の一例について説明する。図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ）には、走査線ＷＳＬに電圧Ｖｏｎ１、電圧Ｖｏｆｆ１が所定のタイミングで印加されている様子が示されている。図３（Ｂ）には、信号線ＤＴＬに電圧Ｖｓｉｇ，電圧Ｖｓｓ，電圧Ｖｄｄが周期的に印加されている様子が示されている。また、図３（Ｃ）〜（Ｅ）には、トランジスタＴｒ３のゲートに制御信号ＳｅｌＲが、トランジスタＴｒ４のゲートに制御信号ＳｅｌＧが、トランジスタＴｒ５のゲートに制御信号ＳｅｌＢが、それぞれ印加されている様子が示されている。図３（Ｆ）〜（Ｈ）には、分枝ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂの電圧ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢが時々刻々変化している様子が示されている。図３（Ｉ），（Ｊ）には、分枝ＤＴＬ＿Ｒに接続された駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００３０】
---Ｖｔｈ補正準備期間---
まず、Ｖｔｈ補正（閾値補正）の準備を行う。具体的には、走査線ＷＳＬの電圧ＶｗｓがＶｏｆｆ１となっており、制御信号ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢがＶｏｎ２となっており、かつ信号線ＤＴＬの電圧がＶｄｄとなっている時（つまり有機ＥＬ素子１４が発光している時）に、信号線駆動回路２３が信号線ＤＴＬの電圧ＶｄｔをＶｄｄからＶｓｓに下げる（Ｔ１）。すると、ゲート電圧Ｖｇおよびソース電圧ＶｓがＶｓｓ近傍の値となり、有機ＥＬ素子１４が消光する。その後、周辺回路２０は、制御信号ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢをＶｏｎ２からＶｏｆｆ２に下げる（Ｔ２）。
【００３１】
---信号書き込み・Ｖｔｈ補正期間---
制御信号ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢがＶｏｆｆ２となっている時に、信号線駆動回路２３は、信号線ＤＴＬにＶｓｉｇ（ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢ）を印加する（Ｔ３）。周辺回路２０は、ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢの経時的な変化に同期して、制御信号ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢを順次、Ｖｏｎ２に上げたのち、Ｖｏｆｆ２に下げる。これにより、分枝ＤＴＬ＿Ｒの電圧ＶｓｉｇＲがＶｓｉｇＲとなり、分枝ＤＴＬ＿Ｇの電圧ＶｓｉｇＧがＶｓｉｇＧとなり、分枝ＤＴＬ＿Ｂの電圧ＶｓｉｇＢがＶｓｉｇＢとなる。
【００３２】
次に、信号線駆動回路２３は、映像信号２０Ａに対応する信号電圧Ｖｓｉｇを信号線ＤＴＬに印加している間に、周辺回路２０が、信号線ＤＴＬの電圧Ｖｄｔを駆動トランジスタＴｒ１にサンプリングさせる。その後、周辺回路２０は、駆動トランジスタＴｒ１によるサンプリングによって得られた電圧を用いて駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを補正する。
【００３３】
具体的には、信号線駆動回路２３は、信号線ＤＴＬの電圧ＶｄｔをＶｓｉｇからＶｄｄに上げたのち、走査線駆動回路２４が走査線ＷＳＬの電圧ＶｗｓをＶｏｆｆ１からＶｏｎ１に上げる（Ｔ４）。すると、書き込みトランジスタＴｒ２がオンし、駆動トランジスタＴｒ１のゲートにＶｓが書き込まれ、駆動トランジスタＴｒ１がオンする。すると、駆動トランジスタＴｒ１に電流が流れ、保持容量Ｃｓおよび補助容量Ｃｓｕｂに電荷が充電され、駆動トランジスタＴｒ１のソース電圧Ｖｓが上昇する。ソース電圧Ｖｓが上昇して、駆動トランジスタＴｒ１のゲート−ソース間電圧ＶｇｓがＶｔｈ（駆動トランジスタＴｒ１の閾値電圧）となったところで、駆動トランジスタＴｒ１はオフする。その結果、駆動トランジスタＴｒ１には電流が流れなくなり、ソース電圧Ｖｓの上昇が止まる。
【００３４】
---発光期間---
次に、信号線駆動回路２３が、映像信号２０Ａとは無関係な電圧Ｖｄｄを信号線ＤＴＬに印加し、保持容量Ｃｓおよび補助容量Ｃｓｕｂによる容量結合を利用して駆動トランジスタＴｒ１をオンさせるとともに有機ＥＬ素子１４を発光させる。
【００３５】
具体的には、走査線駆動回路２４が走査線ＷＳＬの電圧ＶｗｓをＶｏｎ１からＶｏｆｆ１に下げた（Ｔ５）のち、周辺回路２０が、制御信号ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢをＶｏｆｆ２からＶｏｎ２に上げる（Ｔ６）。すると、分枝ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂの電圧ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢがＶｄｄとなり、駆動トランジスタＴｒ１のゲート電圧Ｖｇが、保持容量Ｃｓおよび補助容量Ｃｓｕｂによる容量結合で上昇する。その結果、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓが大きく開き、駆動トランジスタＴｒ１がオンするので、駆動トランジスタＴｒ１に電流が流れ、有機ＥＬ素子１４が所望の輝度で発光する。
【００３６】
ところで、分枝ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂの信号電圧ＶｓｉｇＲ，ＶｓｉｇＧ，ＶｓｉｇＢがＶｄｄとなった瞬間に、例えば、図４に拡大して示したように、保持容量Ｃｓおよび補助容量Ｃｓｕｂによる容量結合により、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓも上昇する。このときのゲート電圧Ｖｇ１、ソース電圧Ｖｓ１およびゲート−ソース間電圧Ｖｇｓ１は、図４に示した式で表される。従って、このプロセスで、Ｖｔｈ補正を行うことができる。さらに、ゲート−ソース間電圧Ｖｇｓ１がＶｄの関数となっているので、Ｖｄの値によって、駆動トランジスタＴｒ１の電流値を決めることができる。
【００３７】
なお、図４中のＶｄは、Ｖｔｈ補正終了後のゲート電圧である。Ｃｓは、保持容量Ｃｓの容量であり、Ｃｓｕｂは補助容量Ｃｓｕｂの容量である。Ｖｏｌｅｄは有機ＥＬ素子１４の閾値電圧であり、Ｃｏｌｅｄは有機ＥＬ素子１４の容量成分である。Ｖｃａtｈは有機ＥＬ素子１４のカソード電圧である。
【００３８】
その後は、ソース電圧Ｖｓが駆動トランジスタＴｒ１の電流値と、有機ＥＬ素子１４のＩＶ特性とに応じた電圧Ｖｃａtｈ＋Ｖｏｌｅｄになり、ゲート電圧Ｖｇは容量素子Ｃｓを介してブートストラップし、有機ＥＬ素子１４が発光する。
【００３９】
なお、走査線駆動回路２４は、例えば、図５に示したように、ｎ行の画素行に対して順次、信号書込みを行った後、各画素行に対してＶｔｈ補正を一斉に行い、さらに、続けて、発光を一斉に行う。このようにして、表示領域１０Ａに画像が表示される。
【００４０】
[効果]
次に、本実施の形態の表示装置１の効果について説明する。
【００４１】
図１２は、従来の画素（サブピクセル１２０Ｒ，１２０Ｇ，１２０Ｂ）の構成の一例を表したものである。図１２に示したように、従来では、各画素回路１３０は、列方向に延在する信号線ＤＴＬと、行方向に延在する走査線ＷＳＬおよび電源線ＤＳＬとに接続されている。そのため、これらの配線が、今後の高精細化における障害になる可能性がある。
【００４２】
一方、本実施の形態では、電源線ＤＳＬの代わりに、信号線ＤＴＬが駆動トランジスタＴｒ１に接続されている。そのため、信号線ＤＴＬ（ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂ）の電圧に応じた電流が信号線ＤＴＬから生成され、有機ＥＬ素子１４を流れる。そのため、駆動トランジスタＴｒ１に電流を供給するための配線（電源線ＤＳＬ）を信号線ＤＴＬとは別個に設けることなく、信号線ＤＴＬ（ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂ）の電圧に応じた電流を有機ＥＬ素子１４に流すことができる。従って、本実施の形態では、配線数を従来よりも１つ、削減することができる。
【００４３】
また、本実施の形態では、電源線ＤＳＬが不要であることから、電源線ＤＳＬをスキャンするドライバも不要である。従って、電源線ＤＳＬをスキャンするドライバの分だけ製造コストを低減することができる。また、従来、電源線ＤＳＬをスキャンするドライバを表示パネル１０のフレームに設けていた場合には、電源線ＤＳＬをスキャンするドライバがなくなった分だけ、フレームの幅を小さくすることができる。
【００４４】
＜２．適用例＞
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上述の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、映像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４５】
（モジュール）
上述の表示装置１は、例えば、図６に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、周辺回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４６】
（適用例１）
図７は、上述の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上述の表示装置１により構成されている。
【００４７】
（適用例２）
図８は、上述の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上述の表示装置１により構成されている。
【００４８】
（適用例３）
図９は、上述の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および映像を表示する表示部５３０を有しており、その表示部５３０は、上述の表示装置１により構成されている。
【００４９】
（適用例４）
図１０は、上述の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上述の表示装置１により構成されている。
【００５０】
（適用例５）
図１１は、上述の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上述の表示装置１により構成されている。
【００５１】
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００５２】
例えば、上記実施の形態等では、上述の表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１３に追加してもよい。その場合、画素回路１３の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４のほかに、必要な駆動回路を追加してもよい。
【００５３】
また、例えば、上記実施の形態等では、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４の駆動をタイミング生成回路２１が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５４】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、電流駆動型の発光素子に流す駆動回路と
を備えた
画素回路。
（２）
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
前記駆動トランジスタのゲート−ソース間に接続された第１容量素子と
を含む
（１）に記載の画素回路。
（３）
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
（１）または（２）に記載の画素回路。
（４）
前記発光素子は、有機ＥＬ素子である
（１）ないし（３）のいずれか１つに記載の画素回路。
（５）
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに備え、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有する
表示パネル。
（６）
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する周辺回路と
を備え、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有する
表示装置。
（７）
前記駆動回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記発光素子に接続され、さらに、ゲートが前記書込回路の出力に接続された駆動トランジスタと、
前記駆動トランジスタのゲート−ソース間に接続された第１容量素子と
を含む
（６）に記載の表示装置。
（８）
前記書込回路は、
ソースまたはドレインが前記信号線に接続されるとともに、ソースおよびドレインのうち前記信号線に非接続の方が前記駆動トランジスタのゲートに接続され、さらに、ゲートが前記信号線に接続された書込トランジスタと、
前記書込トランジスタのソース−ドレイン間に接続された第２容量素子と
を含む
（６）または（７）に記載の表示装置。
（９）
前記周辺回路は、映像信号に対応する信号電圧を前記信号線に印加している間に前記信号線の電圧を前記駆動トランジスタにサンプリングさせ、前記駆動トランジスタによるサンプリングによって得られた電圧を用いて前記駆動トランジスタのゲート−ソース間電圧を補正したのち、映像信号とは無関係な電圧を前記信号線に印加し、前記第１容量素子および前記第２容量素子による容量結合を利用して前記駆動トランジスタをオンさせるとともに前記発光素子を発光させる
（８）に記載の表示装置。
（１０）
表示装置を備え、
前記表示装置は、
電流駆動型の発光素子と、前記発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する周辺回路と
を有し、
各画素回路は、
信号線の電圧をサンプリングする書込回路と、
前記書込回路の出力に応じた電流を前記信号線から生成し、前記発光素子に流す駆動回路と
を有する
電子機器。
【符号の説明】
【００５５】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１…画素、１２，１２Ｒ，１２Ｇ，１２Ｂ，１２０Ｒ，１２０Ｇ，１２０Ｂ…サブピクセル、１３，１３０…画素回路、１４，１４Ｒ，１４Ｇ，１４Ｂ…有機ＥＬ素子、２０…周辺回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２２Ａ…信号電圧、２３…信号線駆動回路、２４…書込線駆動回路、３１…基板、３２…封止用基板、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ａ，Ｂ，Ｃ，Ｄ…接続点、Ｃｓ…保持容量、Ｃｓｕｂ…補助容量、ＤＴＬ，ＤＴＬ＿Ｒ，ＤＴＬ＿Ｇ，ＤＴＬ＿Ｂ…信号線、ＧＮＤ…グラウンド線、ＤＳＬ…電源線、ＳｅｌＲ，ＳｅｌＧ，ＳｅｌＢ…制御信号、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書き込みトランジスタ、Ｔｒ３，Ｔｒ４，Ｔｒ５…トランジスタ、Ｖｇ…ゲート電圧、Ｖｓ…ソース電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ１，Ｖｏｎ２，Ｖｏｆｆ１，Ｖｏｆｆ２，Ｖｓｓ，Ｖｄｄ…電圧、Ｖｓｉｇ，ＶｓｉｇＲ，ＶｓｉｇＧ，ＢｓｉｇＢ…信号電圧、ＷＳＬ…書込線。
【図１】
0005909759.tif 000002
【図２】
0005909759.tif 000003
【図３】
0005909759.tif 000004
【図４】
0005909759.tif 000005
【図５】
0005909759.tif 000006
【図６】
0005909759.tif 000007
【図７】
0005909759.tif 000008
【図８】
0005909759.tif 000009
【図９】
0005909759.tif 000010
【図１０】
0005909759.tif 000011
【図１１】
0005909759.tif 000012
【図１２】
0005909759.tif 000013