(57)【特許請求の範囲】
【請求項１】
第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、
前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御し、
前記ウインドウは、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される
電流駆動型アクティブマトリクス表示装置のエージング方法。
【請求項２】
前記ウインドウは、前記表示領域内で互いに離間した複数の領域からなる、
請求項１に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。
【請求項３】
前記ウインドウの形状は、前記表示領域を行方向または列方向に横切る帯状であり、
前記ウインドウの移動方向は、前記帯状の長手方向と直交する方向である、
請求項１に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。
【請求項４】
積算発光時間が互いに異なる画素が存在するように、前記ウインドウを移動させる、
請求項１に記載の電流駆動型アクティブマトリクス表示装置のエージング方法。
【請求項５】
第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなり、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている表示領域と、
前記表示領域をエージングモードで動作させる場合に、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させる制御部と、を備え、
前記制御部は、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより前記ウインドウを決定する
電流駆動型アクティブマトリクス表示装置。
【請求項６】
画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定する方法であって、
前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、
探索された前記最大面積のウインドウを、前記ウインドウとして本設定する本設定ステップと、を含む、
表示領域におけるウインドウを決定する方法。
【請求項７】
画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定させるためのプログラムであって、
前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、
探索された前記最大面積のウインドウを提示する探索結果提示ステップと、を実行させる、
表示領域におけるウインドウを決定するプログラム。
【請求項８】
第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、かつ、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられた、電流駆動型アクティブマトリクス表示装置を準備する工程と、
前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域をエージングするエージング工程と、を含み、
前記ウインドウは、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される
電流駆動型アクティブマトリクス表示装置の製造方法。
【請求項９】
第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置をエージングするエージング装置であって、
前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域のエージング処理を行い、
前記ウインドウは、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される
エージング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流駆動型アクティブマトリクス表示装置のエージング方法、電流駆動型アクティブマトリクス表示装置、表示領域におけるウインドウを決定する方法、表示領域におけるウインドウを決定するプログラム、電流駆動型アクティブマトリクス表示装置の製造方法、およびエージング装置に関する。
【背景技術】
【０００２】
近年、固体蛍光性物質の電界発光現象を利用した発光素子である有機ＥＬ素子の研究・開発が進んでいる。ＴＦＴ基板上に有機ＥＬ素子を行列状に複数配列した表示領域を有する有機ＥＬ表示装置は、自発光を行う有機ＥＬ素子を利用するため視認性が高く、さらに完全固体素子であるため耐衝撃性に優れるなどの特徴を有する。有機ＥＬ素子は電流駆動型の発光素子であり、画素電極（陽極）及び共通電極（陰極）の電極対の間に、キャリアの再結合による電界発光現象を行う有機発光層等を積層して構成される。また、上記ＴＦＴ基板には、表示領域をアクティブマトリクス方式で駆動するための駆動素子として、薄膜トランジスタ（ＴＦＴ）が形成されている。
【０００３】
図２７は、有機ＥＬ素子の積算駆動時間に対する輝度の変化を示すグラフである。図２７において、横軸は積算駆動時間、縦軸は有機ＥＬ素子の相対輝度である。有機ＥＬ素子は図２７に示すように、使用当初に急峻な輝度低下があり、その後、安定的に輝度が低下する状態（安定状態）が続くという特性を有する。
このため、有機ＥＬ表示装置の製造においては、画素電極と共通電極との間に電流を流すエージング処理を施し、有機ＥＬ素子を安定状態に移行させる処理が行われる（例えば、特許文献１）。特許文献１においては、表示領域を構成する有機ＥＬ素子の全てを点灯させる（表示領域を全面点灯させる）ことにより、エージング処理を行う例が開示されている。エージング処理を行うことで、有機ＥＬ素子の経時的劣化抑制ならびに表示領域における発光特性の安定化が図られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９７５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、表示領域の全面点灯によるエージング処理を行った場合、以下のような問題点がある。
有機ＥＬ表示装置のような電流駆動型の表示装置の場合、表示領域の周縁部から表示領域の中央部に向かうにつれて共通電極において電圧降下が生じる。このため、有機ＥＬ表示装置においては、表示領域の周縁部と中央部との間で輝度差が生じる。輝度差が生じている状態で全面点灯によるエージング処理を行うと、表示領域内でエージング処理の進行度に差が生じる。均一にエージング処理が行われない場合には、例えば、有機ＥＬ表示装置の使用状態において表示領域の中央部の輝度が急激に低下し、表示品質が劣化するといった問題が生じる。
【０００６】
本発明は、電流駆動型アクティブマトリクス表示装置において、表示領域内で均一にエージング処理を行うことが可能なエージング方法等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様であるエージング方法は、第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御する。
【発明の効果】
【０００８】
本発明の一態様であるエージング方法では、表示領域内に所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の画素を発光させ、当該ウインドウの表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるように、各画素の駆動素子を制御する。このような方法によれば、全面点灯によるエージング処理の場合と比較して、エージング処理時に発光させている領域、すなわちウインドウ内における電圧降下量を小さくすることができる。これに伴って、エージング処理時に発光させている領域における輝度差を小さくすることができる結果、表示領域内におけるエージング処理での進行度の均一化を図ることができる。
【０００９】
したがって、本発明の一態様によれば、電流駆動型アクティブマトリクス表示装置において、表示領域内で均一にエージング処理を行うことが可能なエージング方法等を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の態様１に係る有機ＥＬ表示装置１の構成を示す図である。
【図２】実施の態様１に係る有機ＥＬ表示パネル１０の構成を示す平面図である。
【図３】実施の態様１に係る有機ＥＬ表示パネル１０の構成を示す部分断面図である。
【図４】画素回路１１６の回路構成の一例を示す図である。
【図５】実施の態様１に係る有機ＥＬ表示装置１の製造方法を示すフローチャートである。
【図６】実施の態様１に係るエージング方法の概略を示す図である。
【図７】エージング領域１７の表示領域１１内での位置を移動させる様子を示す図である。
【図８】実施の態様１に係る有機ＥＬ表示装置１のスペックを示す表である。
【図９】実施の態様１に係る、表示領域１１におけるエージング領域１７を決定する工程の手順を示すフローチャートである。
【図１０】実施の態様１に係る、表示領域１１におけるエージング領域１７を決定する工程の手順を示すフローチャートである。
【図１１】実施の態様１に係る、表示領域１１におけるエージング領域１７を決定する工程の手順を示すフローチャートである。
【図１２】映像信号Ｖｄａｔａと各画素に流れる画素電流Ｉｐｉｘとの関係を示す図である。
【図１３】ステップＳ２０３における処理の第１例を説明するための図である。
【図１４】ステップＳ２０３における処理の第２例を説明するための図である。
【図１５】表示領域１１内の各画素における電圧降下量ΔＶｄｒｏｐを算出するためのモデル図（平面図）である。
【図１６】表示領域１１内の各画素における電圧降下量ΔＶｄｒｏｐを算出するためのモデル図（斜視図）である。
【図１７】画素座標（３，３）におけるキルヒホッフの法則の適用方法を説明するための図である。
【図１８】映像信号ＶｄａｔａとΔＩｐｉｘ／ΔＶｄｒｏｐとの関係を示す図である。
【図１９】実施の態様２に係るエージング方法の概略を示す図である。
【図２０】実施の態様２に係るステップＳ２０３における処理を説明するための図である。
【図２１】実施の態様３に係るエージング装置３０と有機ＥＬ表示装置１Ａとの接続関係を示す図である。
【図２２】表示領域におけるエージング領域の形状に係る変形例を示す図である。
【図２３】エージング領域の形状をＹ方向に延びる帯状とした場合において、エージング領域のＸ方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。
【図２４】エージング領域の形状をＸ方向に延びる帯状とした場合において、エージング領域のＹ方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。
【図２５】表示領域１１におけるエージング領域１７を決定する工程の第１の変形例に係る手順を示すフローチャートである。
【図２６】表示領域１１におけるエージング領域１７を決定する工程の第２の変形例に係る手順を示すフローチャートである。
【図２７】有機ＥＬ素子の積算駆動時間に対する輝度の変化を示すグラフである。
【発明を実施するための形態】
【００１１】
≪本発明の一態様の概要≫
本発明の一態様に係る電流駆動型アクティブマトリクス表示装置のエージング方法は、第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置のエージング方法であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させるように、各画素の前記駆動素子を制御する。
【００１２】
また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウは、
前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索することにより決定される。
【００１３】
また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウは、前記表示領域内で互いに離間した複数の領域からなる。
また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、前記ウインドウの形状は、前記表示領域を行方向または列方向に横切る帯状であり、前記ウインドウの移動方向は、前記帯状の長手方向と直交する方向である。
【００１４】
また、本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の特定の局面では、積算発光時間が互いに異なる画素が存在するように、前記ウインドウを移動させる。
本発明の一態様に係る電流駆動型アクティブマトリクス表示装置は、第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなり、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている表示領域と、前記表示領域をエージングモードで動作させる場合に、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させる制御部と、を備える。
【００１５】
本発明の一態様に係る表示領域におけるウインドウを決定する方法は、画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定する方法であって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを、前記ウインドウとして本設定する本設定ステップと、を含む。
【００１６】
本発明の一態様に係る表示領域におけるウインドウを決定するプログラムは、画素が行列状に複数配列されてなる表示領域を備える電流駆動型アクティブマトリクス表示装置において、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより前記表示領域をエージングする場合の、前記表示領域におけるウインドウを決定させるためのプログラムであって、前記表示領域よりも小さい面積である複数のウインドウを想定し、各ウインドウに対して、当該ウインドウ内の全画素に共通の映像信号が入力された場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるウインドウの中で、最大面積のものを探索する探索ステップと、探索された前記最大面積のウインドウを提示する探索結果提示ステップと、を実行させる。
【００１７】
本発明の一態様に係る電流駆動型アクティブマトリクス表示装置の製造方法は、第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、かつ、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられた、電流駆動型アクティブマトリクス表示装置を準備する工程と、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域をエージングするエージング工程と、を含む。
【００１８】
本発明の一態様に係るエージング装置は、第１および第２電極からなる電極対と、前記電極対の間に介挿された発光層と、前記第１電極に接続された駆動素子と、前記駆動素子に接続された電源線と、からなる画素が行列状に複数配列されてなる表示領域を備え、前記第２電極および前記電源線の少なくとも一方が前記複数の画素間で共通に設けられている、電流駆動型アクティブマトリクス表示装置をエージングするエージング装置であって、前記表示領域内に前記画素のうち相互に隣接する複数の画素からなる所定面積のウインドウを設け、当該ウインドウで囲まれる範囲の前記複数の画素を発光させ、当該ウインドウの前記表示領域内における位置を、当該表示領域での未移動領域が存在することなく移動させることにより、前記表示領域のエージング処理を行う。
【００１９】
≪実施の態様１≫
［有機ＥＬ表示装置］
図１は、実施の態様１に係る有機ＥＬ表示装置１の構成を示す図であり、図２は、実施の態様１に係る有機ＥＬ表示パネル１０の構成を示す平面図（ＸＹ平面図）である。
図１に示す有機ＥＬ表示装置１は、有機ＥＬ表示パネル１０、これに接続された駆動制御部２０を備えており、ディスプレイ、テレビ、携帯電話等に用いられる。
【００２０】
図２に示す有機ＥＬ表示パネル１０は、有機材料の電界発光現象を利用したパネルであり、表示領域１１、表示領域１１を取り囲む周辺領域１２からなる。表示領域１１は複数の有機ＥＬ素子１３が、ＸＹ方向に（行列状に）複数配列されてなる。図２においては、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各色に対応する有機ＥＬ素子をそれぞれサブピクセル１３Ｒ，１３Ｇ，１３Ｂとして示しており、１３Ｒ，１３Ｇ，１３Ｂの３つのサブピクセルの組み合わせ１４が、本発明における画素に相当する。以下、１３Ｒ，１３Ｇ，１３Ｂの３つのサブピクセルの組み合わせを、単に、画素１４と記載する。
【００２１】
図１に戻り、駆動制御部２０は、４つの駆動回路２１〜２４と制御回路２５とから構成されている。駆動制御部２０は本発明における制御部に相当し、各画素１４が備えるＴＦＴ（駆動素子）を制御する。具体的には、制御回路２５は、外部から入力される映像信号を基に、各画素１４のＴＦＴを駆動制御するための制御信号を生成する。また、表示領域１１にエージング処理を施すエージングモードの場合には、制御回路２５は内部に記憶されたエージング用の映像信号を基に、各画素１４のＴＦＴを駆動制御するための制御信号を生成する。駆動回路２１〜２４は、上記の制御信号を基に各画素１４が備えるＴＦＴ動作を制御する。
【００２２】
本実施の態様における駆動制御部２０には、表示領域１１を動作させるための動作モードが記憶されている。駆動制御部２０の特徴は、動作モードの１つとして、表示領域１１にエージング処理を施す際の動作モード、すなわち、上記のエージングモードが記憶されている。駆動制御部２０は、エージングモード用の映像信号が外部から入力されなくても、表示領域１１にエージング処理を行うことができる。本実施の態様におけるエージングモードでは、駆動制御部２０は、表示領域１１内に所定面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域１１内における位置を、表示領域１１での未移動領域が存在することなく移動させるような制御信号を生成する。このエージング領域は、本発明のウインドウに相当する。
【００２３】
［有機ＥＬ表示パネル］
図３は、実施の態様１に係る有機ＥＬ表示パネル１０の構成を示す部分断面図（ＺＸ断面図）である。図３に示す部分断面図は図２におけるＡ−Ａ’断面図に相当し、図２に示す平面図は図３におけるＢ−Ｂ’線矢視断面図に相当する。
有機ＥＬ表示パネル１０は、同図上側を表示面とする、いわゆるトップエミッション型である。有機ＥＬ表示パネル１０は、有機ＥＬ素子が形成されたＥＬ基板１５と、カラーフィルターが形成されたＣＦ基板１６とが、シール材１１５により接合されてなる。
【００２４】
ＥＬ基板１５は、その主な構成として、ＴＦＴ基板１０１、引き出し電極１０２、パッシベーション層１０３、平坦化層１０４、画素電極１０５、バンク１０６、有機発光層１０７、電子輸送層１０８、共通電極１０９、封止膜１１０を備える。
一方、ＣＦ基板１６は、その主な構成として、ガラス基板１１１、カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂ、ブラックマトリクス１１３，１１４を備える。
【００２５】
＜ＴＦＴ基板１０１＞
ＴＦＴ基板１０１は、有機ＥＬ表示パネル１０の背面基板であり、無アルカリガラス、ソーダガラス、無蛍光ガラス、燐酸系ガラス、硼酸系ガラス、石英、アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂、ポリエチレン、ポリエステル、シリコーン系樹脂、又はアルミナ等の絶縁性材料の何れかを用いて形成することができる。
【００２６】
ＴＦＴ基板１０１の表面には、有機ＥＬ表示パネル１０をアクティブマトリクス方式で駆動するためのＴＦＴが形成されたＴＦＴ層が存在する。ＴＦＴは本発明における駆動素子に相当し、画素電極１０５と接続される。ＴＦＴは、チャネル材料にシリコンを用いたものでも、インジウムガリウム亜鉛酸化物などの酸化物半導体を用いたものでも、ペンタセン等の有機半導体を用いたものでもよい。
【００２７】
＜引き出し電極１０２＞
引き出し電極１０２は、ＴＦＴ基板１０１表面に形成されたＴＦＴに対して、外部より電力を供給するための配線である。引き出し電極１０２には、図１に示す駆動回路２１〜２４が接続される。
＜パッシベーション層１０３＞
パッシベーション層１０３は、ＴＦＴ及び引き出し電極１０２を被覆して保護する目的で設けられているものであり、例えば、ＳｉＯ（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）等の薄膜で構成される。
【００２８】
＜平坦化層１０４＞
平坦化層１０４は、引き出し電極１０２およびパッシベーション層１０３が配設されたことにより生じるＴＦＴ基板１０１における表面段差を、平坦に調整する目的で設けられる。平坦化層１０４は、例えば、ポリイミド系樹脂またはアクリル系樹脂等の絶縁材料で構成される。
【００２９】
＜画素電極１０５＞
平坦化層１０４の上には、本発明における第１電極に相当する画素電極（陽極）１０５が形成されている。画素電極１０５は、例えば、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等で形成することができる。画素電極１０５は、サブピクセル１３に対応するようにＸＹ方向に行列状に形成されている。
【００３０】
＜バンク１０６＞
バンク１０６は、有機発光層１０７の形成領域を区画する目的で設けられているものである。バンク１０６の材料としては、絶縁性の有機材料、例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等が選択される。
＜有機発光層１０７＞
バンク１０６で区画された領域には、画素電極１０５と共通電極１０９からなる電極対の間に介挿されるように有機発光層１０７が形成されている。有機発光層１０７は、キャリア（正孔と電子）の再結合による発光を行う部位である。Ｒに対応する区画には、Ｒに対応する有機発光材料を含む有機発光層１０７Ｒが、Ｇに対応する区画には、Ｇに対応する有機発光材料を含む有機発光層１０７Ｇ、Ｂに対応する区画には、Ｂに対応する有機発光材料を含む有機発光層１０７Ｂが形成される。
【００３１】
有機発光層１０７として用いることが可能な材料としては、ポリパラフェニレンビニレン（ＰＰＶ）、ポリフルオレンや、例えば、特許公開公報（特開平５−１６３４８８号公報）に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体等の蛍光物質等が挙げられる。
【００３２】
＜電子輸送層１０８＞
電子輸送層１０８は、共通電極１０９から注入された電子を有機発光層１０７へ輸送する機能を有する。電子輸送層１０８に用いる材料としては、例えば、バリウム、フタロシアニン、フッ化リチウム等が挙げられる。
＜共通電極１０９＞
電子輸送層１０８の上には、本発明における第２電極に相当する共通電極（陰極）１０９が形成されている。図３に示すように、共通電極１０９は電子輸送層１０８の上面全体に亘って形成されていることにより、複数の画素間で共通に設けられている。有機ＥＬ表示パネル１０はトップエミッション型であるため、共通電極１０９には、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の透明電極材料が用いられている。
【００３３】
＜封止膜１１０＞
共通電極１０９の上には、有機発光層１０７が水分や空気等に触れて劣化することを抑制する目的で封止膜１１０が設けられる。有機ＥＬ表示パネル１０はトップエミッション型であるため、封止膜１１０の材料としては、例えば、ＳｉＮ、ＳｉＯＮ等の透光性材料を用いる必要がある。
【００３４】
＜ガラス基板１１１＞
ガラス基板１１１は、有機ＥＬ表示パネル１０における表示面基板である。有機ＥＬ表示パネル１０はトップエミッション型であるため、ガラス基板１１１に用いる材料は、良好な透明性を有している必要がある。
＜カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂ＞
カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂは、それぞれ、ＥＬ基板１５側に形成されている有機発光層１０７Ｒ，１０７Ｇ，１０７Ｂの位置に合わせて配設されている。カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂは、Ｒ，Ｇ，Ｂに対応する波長の可視光を透過する透明層であって、公知の樹脂材料（例えば市販製品として、ＪＳＲ株式会社製カラーレジスト）等で構成されている。
【００３５】
＜ブラックマトリクス１１３，１１４＞
ブラックマトリクス１１３，１１４は、有機ＥＬ表示パネル１０の表示面への外光の照り返しや外光の入射を防止し、表示コントラストを向上させる目的で設けられる黒色層である。ブラックマトリクス１１３，１１４は、例えば、光吸収性及び遮光性に優れる黒色顔料を含む紫外線硬化樹脂材料等で構成される。
【００３６】
＜シール材１１５＞
周辺領域１２には、ＥＬ基板１５とＣＦ基板１６とを接合するためのシール材１１５が配設されている。シール材１１５は、緻密な樹脂材料で構成されており、このような材料としては、例えばシリコーン樹脂等を挙げることができる。
＜その他＞
画素電極１０５と有機発光層１０７との間に、さらに、正孔注入層を設けられることもある。正孔注入層は、画素電極１０５から有機発光層１０７への正孔の注入を促進させる目的で設けられているものである。正孔注入層としては、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料を用いることができる。
【００３７】
また、画素電極１０５と正孔注入層との間に、各層間の接合性を良好にする目的でＩＴＯ層またはＩＺＯ層が設けられることもある。
さらに、電子輸送層１０８と共通電極１０９との間に、共通電極１０９から有機発光層１０７への電子注入性を向上させる目的で電子注入層が設けられることもある。電子注入層としては、例えば、電子注入性を有する有機材料にアルカリ金属またはアルカリ土類金属を混合させたものを用いることができる。電子注入性を有する有機材料としては、例えば、特開平５−１６３４８８号公報に記載のニトロ置換フルオレノン誘導体、チオピランジオキサイド誘導体、ジフェキノン誘導体、ペリレンテトラカルボキシル誘導体、アントラキノジメタン誘導体、フレオレニリデンメタン誘導体、アントロン誘導体、オキサジアゾール誘導体、ペリノン誘導体、キノリン錯体誘導体等を用いることができる。
【００３８】
［画素回路］
図４は、１つの有機ＥＬ素子１３（サブピクセル１３）を構成する回路１１６（以下、単に画素回路１１６と記載する。）の回路構成の一例を示す図である。ここでは、一例として２個のトランジスタと１個の容量からなる、いわゆる２Ｔｒ１Ｃの画素回路を示している。
【００３９】
図４に示すように、画素回路１１６は、駆動トランジスタ１１８、スイッチングトランジスタ１１９、電源線１２０、ゲート線１２１、データ線１２２、保持容量１２３を備える。スイッチングトランジスタ１１９および駆動トランジスタ１１８は、薄膜トランジスタ素子である。図４中の１０５，１０７，１０９で示した部分は、それぞれ、図２において説明した画素電極１０５，有機発光層１０７，共通電極１０９に対応する。図４において、１１７の一点鎖線で囲った領域は、ＴＦＴ基板１０１に含まれるＴＦＴ層に形成されている回路を示している。
【００４０】
ＴＦＴ基板１０１に形成されていると述べたＴＦＴ（本発明における駆動素子）は、具体的には、図４に示す駆動トランジスタ１１８とスイッチングトランジスタ１１９とを指している。駆動トランジスタ１１８およびスイッチングトランジスタ１１９と接続されている電源線１２０が、本発明における電源線に相当する。
本実施の態様では、電源線１２０は、各行に１本ずつ設けられており、複数の画素１４は行単位で共通の電源線１２０に接続されている。例えば、水平画素数が１９２０、垂直画素数が１０８０のパネルであれば、電源線は１０８０本設けられており、１９２０画素が１本の電源線に共通に接続されている。一方、共通電極１０９は、複数の画素１４に共通に設けられており、複数の画素１４は全画素共通に共通電極１０９に接続されている。例えば、ＦＨＤ（Ｆｕｌｌ  Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）のパネルであれば、約２００万画素が１枚の共通電極１０９に共通に接続されている。
【００４１】
画素回路１１６はより正確には、サブピクセル１３Ｒに対応する画素回路１１６Ｒと、サブピクセル１３Ｇに対応する画素回路１１６Ｇと、サブピクセル１３Ｂに対応する画素回路１１６Ｂとがある。画素回路１１６Ｒには有機発光層１０７Ｒが、画素回路１１６Ｇには有機発光層１０７Ｇが、画素回路１１６Ｂには有機発光層１０７Ｂがそれぞれ形成されている。すなわち、画素回路１１６Ｒ，１１６Ｇ，１１６Ｂは、有機発光層１０７を除いて同じ回路構成である。
【００４２】
ここで、図４において、電源線１２０から駆動トランジスタ１１８および画素電極１０５を介して有機発光層１０７に流れる電流を、画素電流Ｉｐｉｘと定義する。なお、ここでの画素電流Ｉｐｉｘは、１つのサブピクセルに流れる画素電流ではなく、３つのサブピクセル１３Ｒ，１３Ｇ，１３Ｂに流れる画素電流の合計、すなわち１つの画素１４に流れる画素電流のことを指している。また、画素回路１１６のうち、電源線１２０と画素電極１０５との間をＴＦＴ側と定義し、この電源線１２０と画素電極１０５間の電圧値をＶＴＦＴとする。さらに、画素回路１１６のうち、画素電極１０５と共通電極１０９との間をＥＬ側と定義し、この画素電極１０５と共通電極１０９間の電圧値をＶＥＬとする。
【００４３】
［有機ＥＬ表示装置の製造方法］
図５は、実施の態様１に係る有機ＥＬ表示装置１の製造方法を示すフローチャートである。以下、有機ＥＬ表示装置１の製造方法について、図１，３も併せて参照しながら説明する。
まず、一方の面にＴＦＴ層を形成したＴＦＴ基板１０１（図３）を準備し（ステップＳ１０１）、各ＴＦＴを配線で接続するように引き出し電極１０２（図３）を形成する（ステップＳ１０２）。ステップＳ１０２を終えたＴＦＴ基板１０１をチャンバー内に載置し、パッシベーション層１０３（図３）を蒸着法等の薄膜法により形成する（ステップＳ１０３）。
【００４４】
次に、パッシベーション層１０３上に、ディスペンス法等により平坦化層１０４（図３）を形成する（ステップＳ１０４）。そして、ステップＳ１０４を終えたＴＦＴ基板１０１を再度チャンバー内に導入し、スパッタリング法により画素電極１０５（図３）を成膜する（ステップＳ１０５）。
次に、形成した画素電極１０５の上に、バンク１０６（図３）をフォトリソグラフィー法により形成する（ステップＳ１０６）。そして、バンク１０６で区画された領域に、インクジェット装置を用いたウェットプロセスにより、有機発光層１０７（図３）を形成する（ステップＳ１０７）。具体的には、有機発光層１０７を構成する有機発光材料が溶媒に分散されてなるインクを、バンク１０６で区画された領域に塗布する。塗布後、これを乾燥させることで有機発光層１０７が形成される。
【００４５】
次に、ステップＳ１０７を終えたＴＦＴ基板１０１をチャンバー内に導入し、有機発光層１０７およびバンク１０６を覆うように、真空蒸着法に基づき電子輸送層１０８を形成する（ステップＳ１０８）。次に、電子輸送層１０８の表面上に、真空蒸着法により共通電極１０９を形成する（ステップＳ１０９）。そして、共通電極１０９の表面に、ＳｉＯ等の材料を真空蒸着法で成膜し、封止膜１１０を形成する（ステップＳ１１０）。以上、ステップＳ１０１〜ステップＳ１１０に示した工程が、ＥＬ基板１５を形成する工程に相当する。
【００４６】
続くステップＳ１１１では、ＣＦ基板１６を形成する。具体的には、ガラス基板１１１の一方の面にブラックマトリクス１１３，１１４（図３）の材料となるブラックマトリクスペーストを塗布する。その後、ブラックマトリクス１１３，１１４の配設が予定された領域に開口部が施されたパターンマスクを重ね、その上から紫外線照射を行うことにより、ブラックマトリクス１１３，１１４を形成する。
【００４７】
次に、ブラックマトリクス１１３，１１４を形成したガラス基板１１１に、カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂの材料となるカラーフィルターペーストを塗布する。カラーフィルターペーストに含まれる溶媒を一定除去した後、カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂの配設が予定された領域に開口部が施されたパターンマスクを載置し、紫外線を照射する。その後はキュアを行い、パターンマスク及び未硬化のカラーフィルターペーストを除去して現像する。これにより、カラーフィルター１１２Ｒ，１１２Ｇ，１１２Ｂが形成され、ＣＦ基板１６が完成する（ステップＳ１１１）。
【００４８】
続いて、ＥＬ基板１５の周辺領域１２にシール材１１５のペーストを塗布する（ステップＳ１１２）。シール材１１５を塗布したＥＬ基板１５とＣＦ基板１６とを接合する（ステップＳ１１３）。以上、ステップＳ１０１〜ステップＳ１１３に示した工程が、有機ＥＬ表示パネル１０を形成する工程であり、この工程が本発明における電流駆動型アクティブマトリクス表示装置を準備する工程に相当する。
【００４９】
次に、表示領域１１におけるエージング領域を決定する（ステップＳ１１４）。上述したように、本実施の態様では、表示領域１１内に所定面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域１１内における位置を、表示領域１１での未移動領域が存在することなく移動させることにより、表示領域１１のエージング処理を行う。本ステップでは、エージング領域内の全画素に共通の映像信号が入力されたと仮定した場合の、エージング領域内における最大輝度の画素と最小輝度の画素との間の輝度差（以下、単に「輝度差」と記載する。）が目標値以下となるように、エージング領域を決定する。
【００５０】
次に、エージングモードを制御回路２５（図１）に記憶させる。ここでのエージングモードは、具体的には、ステップＳ１１４で決定された面積のエージング領域を設け、エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域１１内における位置を、表示領域１１での未移動領域が存在することなく移動させるように、表示領域１１を動作させるものである。そして、この制御回路２５を含む駆動制御部２０（図１）を有機ＥＬ表示パネル１０に接続する（ステップＳ１１５）。
【００５１】
最後に有機ＥＬ表示パネル１０に対しエージング工程を行う（ステップＳ１１６）。ステップＳ１１６では、制御回路２５に記憶させたエージングモードに基づき、表示領域１１のエージング処理を行う。以上の工程を経ることで、有機ＥＬ表示装置１が完成する。なお、ステップＳ１１６において、エージング処理を行う時間（エージング時間）は特に限定されるものではない。
【００５２】
［エージング方法の概略］
図６は、実施の態様１に係るエージング方法の概略を示す図である。
図６（ａ），（ｂ）において、最も外側の枠は有機ＥＬ表示パネル１０全体を示しており、その内側の枠は表示領域１１の外枠を示している。また、図６（ａ），（ｂ）において、表示領域１１のうち、塗りつぶされていない領域は発光させている領域を示しており、黒く塗りつぶされている領域は発光させていない領域を示している。
【００５３】
まず、図６（ａ）を用いて説明すると、本実施の態様においては、表示領域１１におけるエージング領域１７を発光させ、この領域１７の表示領域１１内での位置を時間経過に伴って、Ｘ方向の左から右へ向かって移動させることにより、表示領域１１のエージング処理を行うことを特徴としている。図７は、エージング領域１７の表示領域１１内での位置を移動させる様子を示す図であり、図面の左側から右側に向かって、時間が経過していることを示している。図７に示すように、本実施の態様においては、エージング領域１７を表示領域１１の左端から右端に向かってスクロールさせ、エージング領域１７が右端まで移動したら、再びエージング領域１７を左端から右端に向かってスクロールさせることにより、エージング処理を行う。
【００５４】
また、別の態様として、図６（ｂ）に示すように、エージング領域１７をＹ方向の上から下へ向かって移動させることにより、表示領域１１のエージング処理を行う。
本実施の態様によれば、全面点灯によるエージング処理の場合と比較して、エージング領域１７内における電圧降下量を小さくすることができる。これに伴って、エージング領域１７における輝度差を小さくすることができる結果、表示領域内におけるエージング処理での進行度の均一化を図ることができる。
【００５５】
以下、有機ＥＬ表示装置１は一例として、図８に示すようなスペックを有するものであるとして説明する。図８は、実施の態様１に係る有機ＥＬ表示装置１のスペックを示す表である。なお、図８に示す各スペックは、有機ＥＬ表示装置１の設計段階で、エージング条件とは無関係に決定されているものである。
図８の表において「有機ＥＬ表示パネル１０のサイズ」の欄に示しているように、有機ＥＬ表示パネル１０を水平画素数が１９２０、垂直画素数が１０８０の４０型ＦＨＤとする場合を例に挙げて、以下、表示領域１１におけるエージング領域を決定する工程（ステップＳ１１４）について説明する。ここでは、図６（ａ）に示すようにエージング領域１７をＸ方向に移動させながら発光させる場合について、特に、エージング領域１７の形状が表示領域１１の上端から下端に延びる帯状であり、かつ、１つのエージング領域１７を表示領域１１に表示させてエージング処理を行う場合について説明する。
【００５６】
［表示領域におけるエージング領域を決定する工程］
図９〜１１は、実施の態様１に係る、表示領域１１におけるエージング領域１７を決定する工程の手順を示すフローチャートである。
本工程の概観について説明すると、エージング条件を設定するエージング条件設定ステップ（ステップＳ２０１）と、領域内における輝度差が目標値以下となるような面積のエージング領域候補のうち、最大面積のエージング領域候補を探索する探索ステップ（ステップＳ２０２〜Ｓ３０５，ステップＳ２０２〜Ｓ４０５）と、探索ステップにより探索された最大の面積のエージング領域候補を、エージング領域１７として本設定する本設定ステップ（ステップＳ３０６，Ｓ４０６）とからなる。探索ステップと本設定ステップを行うことにより、表示領域１１におけるエージング領域１７の面積が決定される。ここで、探索ステップと本設定ステップとで、本発明の、表示領域におけるエージング領域を決定する方法を構成している。
【００５７】
エージング条件設定ステップ、探索ステップおよび本設定ステップは、有機ＥＬ表示装置１とは別に設けられた面積決定手段（例えば、パーソナルコンピューター等）により行われる。また、本設定ステップの前に、探索ステップの結果は、面積決定手段が備えるディスプレイまたは面積決定手段に接続されたディスプレイ等に提示する探索結果提示ステップを行う。面積決定手段には、表示領域におけるウインドウを決定するプログラムが格納されており、当該プログラムは探索ステップおよび探索結果提示ステップを、面積決定手段に実行させるものである。以下、各ステップの詳細について説明する。
【００５８】
＜エージング条件設定ステップ（ステップＳ２０１）＞
エージング条件設定ステップに相当するステップＳ２０１（図９）においては、エージング条件を設定する。具体的には、本実施の態様においては、（１）エージング領域１７を移動させる方向の設定、（２）エージング領域１７における表示輝度の設定、（３）エージング領域１７の形状の設定、（４）エージング領域１７内における輝度差の目標値の設定を行う。
【００５９】
まず、（１）では、エージング領域１７をどの方向に移動させながら発光させるかを設定する。移動させる方向としては、図６で示したＸ方向、Ｙ方向の他、例えば、最左側の下端から最右側の上端にかけて斜め方向に移動させる等がある。本実施の態様においては、上述したように、エージング領域１７をＸ方向に移動させるように設定する。
（２）では、エージング領域１７をどのような輝度で発光させるかを設定する。ここでの輝度をより高いものに設定することで、有機ＥＬ素子をより短時間で安定状態（背景技術および図２５参照）に移行させることができるため、エージング処理に要する時間の短縮化を図ることができる。本実施の態様においては、例えば４５０［ｃｄ／ｍ２］に設定する。さらに、本実施の態様では、有機ＥＬ表示装置１に２５５［階調］の映像信号Ｖｄａｔａが入力された場合に、輝度が４５０［ｃｄ／ｍ２］となるように設定されている。
【００６０】
（３）では、表示領域１１に表示させるエージング領域１７の形状を設定する。本実施の態様においては、表示領域１１の上端から下端に延びる帯状とするように設定する。また、（３）では、エージング領域１７を互いに離間した複数の領域に分けて表示領域１１に表示させるか否かも設定する。本実施の態様においては、上述したように、複数の領域に分けずに、１つのエージング領域１７を表示領域１１に表示させるように設定する。
【００６１】
最後に、（４）では、エージング処理を行う際の、エージング領域１７内における輝度差を何［％］以下とするか、すなわち、エージング領域１７内における輝度差の目標値を設定する。この目標値は、有機ＥＬ表示装置１（有機ＥＬ表示パネル１０）に求める表示品質によって変わる。目標値を小さくするほどエージング処理を行う際におけるエージング領域１７の面積が縮小する結果、表示領域１１のエージング処理を完了するのに要する時間は長くなる。しかしながら、表示領域１１内をより均一にエージングすることができるため、より表示品質の高い有機ＥＬ表示装置１を提供することが可能となる。本実施の態様においては、図８の表における「目標輝度差」の欄に示すように５［％］に設定する。
【００６２】
＜探索ステップ＞
探索ステップに相当するステップＳ２０２〜Ｓ３０５，ステップＳ２０２〜Ｓ４０５では、具体的には、表示領域１１よりも小さい面積である複数のエージング領域候補を想定し、各エージング領域候補に対して、当該エージング領域内の全画素に共通の映像信号が入力されたと仮定した場合の、最大輝度の画素と最小輝度の画素との間の輝度差を算出し、算出された輝度差が一定値以下となるエージング領域候補の中で、最大面積のものを探索する。
【００６３】
（ステップＳ２０２）
まず、ステップＳ２０２においては、表示領域１１に占めるエージング領域１７の面積を仮設定する。ここで、エージング領域１７の形状はステップＳ２０１において帯状とするように設定した。したがって、図６（ａ）に示すように、エージング領域１７の面積は、エージング領域１７のＸ方向の幅を変えることにより変更することができる。そのため、本実施の態様においては、エージング領域１７の幅Ｗｓｅｔを仮設定することにより、表示領域１１に占めるエージング領域１７の面積を仮設定している。このようにすることで、本ステップにおける処理の簡素化を図ることができる。
【００６４】
ステップＳ２０２において仮設定するエージング領域１７の幅Ｗｓｅｔは、図６（ａ）に示すＷｍｉｎからＷｍａｘで示す範囲のものから選択する。Ｗｍｉｎは、画素１４一個分のＸ方向の幅（垂直画素列１列分の幅）であり、Ｗｍａｘは、画素１０７９個の分のＸ方向の幅（垂直画素列１９１９列分の幅）である。ここで、垂直画素列とは、Ｙ方向に配列された１列の画素群のことを指す。また、Ｘ方向に配列された１行の画素群は、水平画素行と記載する。
【００６５】
（ステップＳ２０３）
以下のステップＳ２０３〜Ｓ２０５に示す処理は、電子回路のアナログ動作をシミュレーションするプログラム等を使用して行っている。このようなプログラムとしては、例えば、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ)等がある。ステップＳ２０３〜Ｓ２０５の説明においてなされている動作は、上記プログラム上で仮想的に行われているものであり、有機ＥＬ表示装置１が実際に行っている動作ではない。
【００６６】
ステップＳ２０３では、映像信号Ｖｄａｔａを画素電流Ｉｐｉｘに変換する。この変換は、全画素について行われる。
図８の「画素電流＠２５５階調」の欄には、２５５［階調］の映像信号Ｖｄａｔａが入力された場合（輝度を４５０［ｃｄ／ｍ２］とする場合）における、サブピクセル１３Ｒ，１３Ｇ，１３Ｂおよび画素１４に流れる画素電流Ｉｐｉｘを示している。「画素電流＠２５５階調」欄の「Ｒ」で示す欄にはサブピクセル１３Ｒに流れる画素電流を、「Ｇ」で示す欄にはサブピクセル１３Ｇに流れる画素電流を、「Ｂ」で示す欄にはサブピクセル１３Ｂに流れる画素電流をそれぞれ示している。「画素電流＠２５５階調」欄の「Ｗ」で示す欄には、画素１４（サブピクセル１３Ｒ，１３Ｇ，１３Ｂに流れる画素電流の合計）に流れる画素電流Ｉｐｉｘを示している。すなわち、エージング領域１７を４５０［ｃｄ／ｍ２］の輝度で発光させる場合に各画素１４に流れる画素電流Ｉｐｉｘは、３．５［μＡ］である。したがって、本実施の態様においては、２５５［階調］の映像信号Ｖｄａｔａが、３．５［μＡ］の画素電流に変換されることになる。
【００６７】
図１２は、映像信号Ｖｄａｔａと各画素に流れる画素電流Ｉｐｉｘとの関係を示す図であり、この関係は有機ＥＬ表示装置１の設計段階で決まっているものである。映像信号Ｖｄａｔａと画素電流Ｉｐｉｘとの関係をグラフ形式で示したものが図１２（ａ）であり、表形式で示したものが図１２（ｂ）である。図８の表における「画素電流＠２５５階調」の欄の「Ｗ」で示す欄には、２５５［階調］の映像信号Ｖｄａｔａが入力されたときに流れる画素電流Ｉｐｉｘの値のみを示している。この映像信号Ｖｄａｔａと画素電流Ｉｐｉｘとの関係は、グラフ形式（図１２（ａ））または表形式（図１２（ｂ））で、面積決定手段に記憶されている。
【００６８】
ここで、後述するステップのＳ２０５においては、ステップＳ２０２で仮設定した面積のエージング領域１７内における輝度差を算出する。このとき、具体的に表示領域１１におけるエージング領域１７の位置を定め、その位置にエージング領域１７が存在していると想定した場合における、エージング領域１７内の輝度差を算出する。そこで、ステップＳ２０３では、エージング領域１７内の輝度差を算出するために用いる、エージング領域１７の表示領域１１における位置（以下、単に「算出位置」と記載する。）の設定も行うこととしている。
【００６９】
なお、言うまでもなく、本実施の態様におけるエージング方法では、時間経過に伴ってエージング領域１７の位置を移動させるため、ステップＳ２０３で設定した算出位置で終始エージング処理が行われるのではない。
次に、図１３，１４を用いてステップＳ２０３における処理の具体例について説明する。
【００７０】
図１３は、ステップＳ２０３における処理の第１例を説明するための図である。図１３（ａ）は、制御回路２５（図１）に入力される映像信号Ｖｄａｔａの階調を各画素毎に示した表であり、図１３（ｂ）は、図１３（ａ）に示す映像信号Ｖｄａｔａが入力された場合に各画素に流れる画素電流Ｉｐｉｘを示した表である。図１３（ａ），（ｂ）において、上側には垂直画素列の列番号を、左側には水平画素行の行番号をそれぞれ記している。
【００７１】
図１３に示す第１例では、ステップＳ２０２においてエージング領域１７の幅ＷｓｅｔがＷｍａｘと仮設定し、垂直画素列における１列目から１９１９列目の領域を算出位置とした場合の例である。図１３（ａ）に示すように、エージング領域１７を４５０［ｃｄ／ｍ２］の輝度で発光させるために、垂直画素列における１列目から１９１９列目には２５５［階調］の映像信号Ｖｄａｔａが入力され、他の垂直画素列においては０［階調］の映像信号Ｖｄａｔａが入力される。ここで、図８の表に示したように、２５５［階調］の映像信号Ｖｄａｔａが入力されると３．５［μＡ］の画素電流Ｉｐｉｘが流れる。したがって、ステップＳ２０３では、図１３（ｂ）に示すように、垂直画素列の１列目から１９１９列目に属する各画素においては、２５５［階調］の映像信号Ｖｄａｔａが３．５［μＡ］の画素電流Ｉｐｉｘに変換され、他の垂直画素列においては、０［階調］の映像信号Ｖｄａｔａが０［μＡ］の画素電流Ｉｐｉｘに変換される。
【００７２】
図１４は、ステップＳ２０３における処理の第２例を説明するための図である。図１３と同様に、図１４（ａ）は映像信号Ｖｄａｔａの階調を示した表であり、図１４（ｂ）は画素電流Ｉｐｉｘを示した表である。第２例では、ステップＳ２０２においてエージング領域１７の幅Ｗｓｅｔが垂直画素列２列分であると仮設定し、表示領域１１のＸ方向に沿った中央部に相当する、垂直画素列における９６０，９６１列目の領域を算出位置とした場合の例である。
【００７３】
第１例と同様に、エージング領域１７を４５０［ｃｄ／ｍ２］の輝度で発光させるために、垂直画素列における９６０，９６１列目には２５５［階調］の映像信号Ｖｄａｔａが入力され、他の垂直画素列においては０［階調］の映像信号Ｖｄａｔａが入力される。そして、ステップＳ２０３では、図１４（ｂ）に示すように、垂直画素列の９６０，９６１列目に属する各画素においては、２５５［階調］の映像信号Ｖｄａｔａが３．５［μＡ］の画素電流Ｉｐｉｘに変換され、他の垂直画素列においては、０［階調］の映像信号Ｖｄａｔａが０［μＡ］の画素電流Ｉｐｉｘに変換される。
【００７４】
ここで、算出位置は、エージング領域１７内の輝度差を算出するために便宜的に設定されるものである。したがって、算出位置は任意に設定することができる。例えば、第１例では、垂直画素列における１列目から１９１９列目の領域を算出位置としたが、２列目から１９２０列目の領域を算出位置とすることもできる。また、第２例では、垂直画素列における９６０，９６１列目を算出位置としたが、例えば、１，２列目もしくは１９１９，１９２０列目を算出位置とすることも可能である。
【００７５】
しかしながら、ステップＳ２０２で仮設定した幅Ｗｓｅｔが比較的幅狭であるために、表示領域１１における算出位置に大きな自由度が生じ得る場合には、算出位置を設定する位置によって、有機ＥＬ表示装置１の表示品質が変わる。つまり、ステップＳ２０１の（４）で同じ目標値を設定していたとしても、設定された算出位置が異なる有機ＥＬ表示装置１同士の間では、エージング処理における進行度の均一性に差が出る。
【００７６】
幅Ｗｓｅｔが幅狭であるために算出位置に大きな自由度が生じ得る場合には、図１４の第２例で示したように、算出位置を可能な限り表示領域１１の中央部に位置させることが望ましい。このようにすることで、有機ＥＬ表示装置１の表示品質をより向上させることが可能である。この理由については、ステップＳ３０６，Ｓ４０６の説明の際に併せて述べる。
【００７７】
（ステップＳ２０４）
ステップＳ２０４では、表示領域１１内の各画素における電圧降下量ΔＶｄｒｏｐを算出する。ここでの電圧降下量ΔＶｄｒｏｐとは、表示領域１１の四隅の画素のうちいずれか一つの画素（本実施の態様においては画素座標（１，１）の画素とする。）における電圧値ＶＴＦＴまたはＶＥＬ（図４）と、対象とする画素における電圧値との差のことを指す。また、画素座標（ｈ，ｖ）の画素とは、垂直画素列ｈ列目に属し、かつ、水平画素行ｖ行目に属する画素を指しており、例えば、上記の画素座標（１，１）の画素は、垂直画素列１列目に属し、かつ、水平画素行１行目に属する画素を指している。
【００７８】
電圧降下量ΔＶｄｒｏｐは、ステップＳ２０３で求めた各画素における画素電流Ｉｐｉｘの数値を、キルヒホッフの法則から導出された連立方程式に代入した上で、この連立方程式を解くことにより算出することができる。以下、この算出方法の詳細について説明する。
図１５は、表示領域１１内の各画素における電圧降下量ΔＶｄｒｏｐを算出するためのモデル図（平面図）である。図１５の上方においてＸ方向に付している数字は垂直画素列の列番号を示しており、１から１９２０まである。また、同図左側においてＹ方向に付している数字は、水平画素行の行番号を示しており、１から１０８０まである。図中に示す黒丸は各画素１４が備える画素電極１０５を示しており、最外周の線は電源線１２０（図４参照）である。
【００７９】
図１５に示すように、水平方向（Ｘ方向）に隣接する画素電極１０５同士は、配線抵抗Ｒａｈ（またはコンダクタンスＧａｈ）で接続されているとみなすことができる。同様に、垂直方向（Ｙ方向）に隣接する画素電極１０５同士は、配線抵抗Ｒａｖ（またはコンダクタンスＧａｖ）で接続されているとみなすことができる。
図１５は、主として画素電極１０５についてのモデル図であるが、図中における符号の下に波括弧で示しているように、共通電極１０９についても同様に適用することができる。すなわち、水平方向（Ｘ方向）に隣接する共通電極１０９同士は、配線抵抗Ｒｃｈ（またはコンダクタンスＧｃｈ）で接続されており、垂直方向（Ｙ方向）に隣接する共通電極１０９同士は、配線抵抗Ｒｃｖ（またはコンダクタンスＧｃｖ）で接続されているとみなすことができる。なお、共通電極１０９の場合における、符号１２４で示した最外周の線は、共通電極１０９に電力を供給する配線である。
【００８０】
上記の配線抵抗Ｒａｈ，Ｒａｖ，Ｒｃｈ，Ｒｃｖの数値は、有機ＥＬ表示装置１の設計段階で決定されているものである。これらの具体的な数値は、図８に示す表における「ＥＬ側配線抵抗」および「ＴＦＴ側配線抵抗」の欄に記載している通りである。
図１６は、表示領域１１内の各画素における電圧降下量ΔＶｄｒｏｐを算出するためのモデル図（斜視図）である。図１６のモデル図は、図１５に示す画素電極１０５および共通電極１０９のモデル図に対し、有機発光層１０７を書き加えて立体的に示したものである。図中上方がＴＦＴ側であり、下方がＥＬ側である。なお、図１６では、表示領域１１の一部のみを取り出して図示している。
【００８１】
図１６に示すモデル図において、各画素に対しキルヒホッフの法則を適用することにより、画素数分（本実施の態様においては１９２０×１０８０個分）の式からなる連立方程式が得られる。ここで、表示領域１１の電圧降下量ΔＶｄｒｏｐは、ＴＦＴ側における電圧降下量ΔＶｄｒｏｐ＿ＴＦＴとＥＬ側における電圧降下量ΔＶｄｒｏｐ＿ＥＬとを足し合わせることにより算出される。したがって、ＴＦＴ側についての連立方程式と、ＥＬ側についての連立方程式の２組の連立方程式を解くこととなる。次に、キルヒホッフの法則の具体的な適用方法を、画素座標（３，３）の場合を例に挙げて説明する。以下の説明において、符号の後ろに（ｈ，ｖ）と付している場合には、画素座標（ｈ，ｖ）におけるものを示すものとする。例えば、ＶＴＦＴ（３，３）は、画素座標（３，３）における電圧値ＶＴＦＴを示している。Ｉｐｉｘ、ＶＥＬ等についても同様とする。
【００８２】
図１７は、画素座標（３，３）におけるキルヒホッフの法則の適用方法を説明するための図である。図１７（ａ）はＴＦＴ側にキルヒホッフの法則の適用する場合、図１７（ｂ）はＥＬ側にキルヒホッフの法則の適用する場合をそれぞれ示している。
図１７（ａ）において、画素座標（２，３）から（３，３）へ流れる電流をＩ１、画素座標（４，３）から（３，３）へ流れる電流をＩ２、画素座標（３，２）から（３，３）へ流れる電流をＩ３、画素座標（３，４）から（３，３）へ流れる電流をＩ４で示している。「電気回路の任意の節点において、流入する電流の和と流出する電流の和の大きさは等しい」とするキルヒホッフの法則（第１法則）より、画素電流Ｉｐｉｘ＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４の関係式が得られる。この関係式にＩ＝Ｖ／Ｒ，Ｇ＝１／Ｒの関係式を代入することにより、画素電流Ｉｐｉｘは電圧値ＶＴＦＴ（図４）を用いて数１のように表される。
【００８３】
【数１】
0005909835.tif 000002
数１を画素座標（ｈ，ｖ）についての一般式で表すと、数２のように表される。
【００８４】
【数２】
0005909835.tif 000003
各画素について数２に示す式を立てることにより、画素数分の式からなる連立方程式が得られ、この連立方程式を解くことにより、各画素の電圧値ＶＴＦＴが求まる。求まった各画素における電圧値ＶＴＦＴと、画素座標（１，１）の画素における電圧値ＶＴＦＴ（１，１）との差分より、表示領域１１内の各画素におけるＴＦＴ側の電圧降下量ΔＶｄｒｏｐ＿ＴＦＴが算出される。
【００８５】
一方、ＥＬ側にキルヒホッフの法則を適用する場合（図１７（ｂ））も、ＴＦＴ側の場合と略同様に説明できる。
図１７（ｂ）において、画素座標（３，３）から（２，３）へ流れる電流をＩ５、画素座標（３，３）から（４，３）へ流れる電流をＩ６、画素座標（３，３）から（３，２）へ流れる電流をＩ７、画素座標（３，３）から（３，４）へ流れる電流をＩ８で示している。この場合、キルヒホッフの法則より、画素電流Ｉｐｉｘ＝Ｉ５＋Ｉ６＋Ｉ７＋Ｉ８の関係式が得られる。この関係式にＴＦＴ側の場合と同様にＩ＝Ｖ／Ｒ，Ｇ＝１／Ｒの関係式を代入すると、画素電流Ｉｐｉｘは電圧値ＶＥＬ（図４）を用いて数３のように表される。
【００８６】
【数３】
0005909835.tif 000004
数３を画素座標（ｈ，ｖ）についての一般式で表すと、数４のように表される。
【００８７】
【数４】
0005909835.tif 000005
各画素について数４に示す式を立てることで、ＥＬ側についての連立方程式が得られる。この連立方程式を解くことにより求まった各画素における電圧値ＶＥＬと、画素座標（１，１）の画素における電圧値ＶＥＬ（１，１）との差分より、最終的に各画素におけるＥＬ側の電圧降下量ΔＶｄｒｏｐ＿ＥＬが算出される。
【００８８】
そして、ＴＦＴ側の電圧降下量ΔＶｄｒｏｐ＿ＴＦＴとＥＬ側の電圧降下量ΔＶｄｒｏｐ＿ＥＬとを足し合わせることにより、１つの画素全体としての電圧降下量ΔＶｄｒｏｐが算出されることとなる。
（ステップＳ２０５）
次に、エージング領域１７における輝度差を算出する。具体的には、ステップＳ２０４で求めた電圧降下量ΔＶｄｒｏｐと、図８の表における「ΔＩｐｉｘ／ΔＶｄｒｏｐ」の欄に示す数値との乗算を行うことにより、輝度差が求まる。
【００８９】
ΔＩｐｉｘ／ΔＶｄｒｏｐは、一の画素において１［Ｖ］の電圧降下があった場合に、当該一の画素の輝度が何［％］低下するかを示すものである。例えば、図８に示すようにΔＩｐｉｘ／ΔＶｄｒｏｐが１７［％／Ｖ］の場合、１［Ｖ］の電圧降下につき輝度が１７［％］低下することを示している。なお、ΔＩｐｉｘ／ΔＶｄｒｏｐは、ＴＦＴ側のΔＩｐｉｘ／ΔＶｄｒｏｐとＥＬ側のΔＩｐｉｘ／ΔＶｄｒｏｐとがあり、図８の表における「ΔＩｐｉｘ／ΔＶｄｒｏｐ」は、ＴＦＴ側ΔＩｐｉｘ／ΔＶｄｒｏｐとＥＬ側ΔＩｐｉｘ／ΔＶｄｒｏｐを足し合わせたものである。
【００９０】
図１８は、映像信号ＶｄａｔａとΔＩｐｉｘ／ΔＶｄｒｏｐとの関係を示す図であり、この関係は有機ＥＬ表示装置１の設計段階で決まっているものである。この関係をグラフ形式で示したものが図１８（ａ）であり、表形式で示したものが図１８（ｂ）である。図８の表における「ΔＩｐｉｘ／ΔＶｄｒｏｐ」の欄には、２５５［階調］の映像信号Ｖｄａｔａが入力された場合のΔＩｐｉｘ／ΔＶｄｒｏｐの値のみを示している。この映像信号ＶｄａｔａとΔＩｐｉｘ／ΔＶｄｒｏｐとの関係は、グラフ形式（図１８（ａ））または表形式（図１８（ｂ））で制御回路２５に記憶されている。
【００９１】
この乗算は全画素について行う必要はない。算出領域内における最も輝度が高くなると思われる画素と、最も輝度が低くなると思われる画素についてのみこの乗算を行い、乗算の結果求まった数値の差分をエージング領域１７における輝度差とすればよい。図６（ａ）を用いて説明すると、エージング領域１７内において最も輝度が高くなると思われる左側上端の画素（Ａ１）と、最も輝度が低くなると思われる中央部の画素（Ａ２）について上記の乗算を行い、これらの乗算結果の差分をエージング領域１７における輝度差とする。
【００９２】
（ステップＳ２０６）
当ステップでは、エージング領域１７における輝度差とステップＳ２０１の（４）で設定した目標値とを比較する。ステップＳ２０５で算出された輝度差が目標値を超えていると判定された場合（ステップＳ２０６においてＹＥＳ）、ステップＳ２０７Ａへ移行する。一方、輝度差が目標値を超えていないと判定された場合（ステップＳ２０６においてＮＯ）、ステップＳ２０７Ｂへ移行する。
【００９３】
（ステップＳ２０７Ａ）
ステップＳ２０７Ａでは、前回仮設定した幅Ｗｓｅｔ（ステップＳ２０２で仮設定した幅Ｗｓｅｔ）からΔＷを引いたものを新たな幅Ｗｓｅｔに仮設定し直す。ステップＳ２０６において輝度差が目標値を超えていると判定されているため、エージング領域１７内における輝度差が小さくなるようにしなければならない。そのため、本ステップでは、エージング領域１７の幅Ｗｓｅｔをより幅狭な幅Ｗｓｅｔに仮設定し直すようにしている。ステップＳ２０７Ａで幅Ｗｓｅｔを仮設定し直したら、次は図１０に示すステップＳ３０１に移行する。
【００９４】
ここで、前回仮設定した幅Ｗｓｅｔから差し引くΔＷの大きさは、任意に決定することが可能である。例えば、輝度差が目標値を大きく上回っている場合には、ΔＷの大きさを大きくすることが望ましい。このようにすることで、探索ステップを完了するのに要する時間の短縮化を図ることが可能である。反対に、輝度差が目標値を僅かに上回っている場合には、ΔＷの大きさを小さくすることが望ましい。このようにすることで、探索ステップにおいてより大きなエージング領域１７の面積を探し出すことができ、エージング処理に要する時間の短縮化に貢献できる。また、輝度差が目標値を大きく上回っているか否かに関わらず、固定的に幅Ｗｓｅｔを減じていくこととしてもよい。このようにすることで、本ステップにおける処理の簡素化を図ることができる。
【００９５】
（ステップＳ３０１〜Ｓ３０５）
ステップＳ３０１ではステップＳ２０７Ａで仮設定し直した幅Ｗｓｅｔについて、ステップＳ２０３（図９）と同様の処理を行う。ステップＳ３０２，Ｓ３０３における処理も、それぞれ、基本的にステップＳ２０４，Ｓ２０５（図９）におけるものと変わりがない。
【００９６】
ステップＳ３０４では、仮設定し直した幅Ｗｓｅｔについて算出された輝度差が目標値以下であるか否かを判定する。輝度差が目標値以下であると判定された場合（ステップＳ３０４においてＹＥＳ）、ステップＳ３０６（本設定ステップ）に移行する。
一方、輝度差が目標値以下でないと判定された場合（ステップＳ３０４においてＮＯ）、ステップＳ３０５へ移行し、ステップＳ２０７Ａと同様に、前回仮設定した幅ＷｓｅｔからΔＷを引いたものを新たな幅Ｗｓｅｔに仮設定し直す。幅Ｗｓｅｔを仮設定し直したのちステップＳ３０１〜Ｓ３０３を行うという処理を、輝度差が目標値以下になるまで繰り返す。そして、目標値以下であると判定されれば（ステップＳ３０４においてＹＥＳ）、ステップＳ３０６（本設定ステップ）に移行する。
【００９７】
（ステップＳ２０７Ｂ）
図９に戻り、ステップＳ２０７Ｂでは、前回仮設定した幅Ｗｓｅｔ（ステップＳ２０２で仮設定した幅Ｗｓｅｔ）からΔＷを足したものを新たな幅Ｗｓｅｔに仮設定し直す。ステップＳ２０６において輝度差が目標値を超えていないと判定されているため、輝度差が目標値を超えない範囲で、エージング領域１７の面積を拡大することが可能であるからである。ステップＳ２０７Ｂで幅Ｗｓｅｔを仮設定し直したら、次は図１１に示すステップＳ４０１に移行する。ステップＳ２０７Ｂにおいても、前回仮設定した幅Ｗｓｅｔから足し合わせるΔＷの大きさは、任意に決定することが可能である。
【００９８】
（ステップＳ４０１〜Ｓ４０５）
ステップＳ４０１〜４０３においては、ステップＳ２０７Ｂで仮設定し直した幅Ｗｓｅｔについて、ステップＳ２０３（図９）と同様の処理を行う。
ステップＳ４０４では、仮設定し直した幅Ｗｓｅｔについて算出された輝度差が目標値を超えているか否かを判定する。輝度差を超えていると判定された場合（ステップＳ４０４においてＹＥＳ）、ステップＳ４０６（本設定ステップ）に移行する。
【００９９】
一方、輝度差が目標値を超えていないと判定された場合（ステップＳ４０４においてＮＯ）、ステップＳ４０５へ移行し、ステップＳ２０７Ｂと同様に、前回仮設定した幅ＷｓｅｔからΔＷを足したものを新たな幅Ｗｓｅｔに仮設定し直す。幅Ｗｓｅｔを仮設定し直したのちステップＳ４０１〜Ｓ４０３を行うという処理を、輝度差が目標値を超えるまで繰り返す。そして、輝度差が目標値を超えたと判定されれば（ステップＳ４０４においてＹＥＳ）、ステップＳ４０６（本設定ステップ）に移行する。
【０１００】
なお、算出された輝度差が目標値と同値である場合もステップＳ２０７Ｂに移行する。ここで、本実施の態様における探索ステップにおいては、算出した輝度差が目標値以下であるという条件を満たしている面積の中から、最大の面積を探索することとしている。ステップＳ２０６までの処理により、ステップＳ２０２において仮設定した幅Ｗｓｅｔのエージング領域１７であれば、その輝度差が目標値以下であるという条件を満たしていると判断できる。しかしながら、ステップＳ２０６までの処理では、ステップＳ２０２において仮設定した幅Ｗｓｅｔについてしか検討していないため、この仮設定した幅Ｗｓｅｔのエージング領域１７が最大のものであるかは不明である。したがって、この仮設定した幅Ｗｓｅｔのエージング領域１７が最大のものであるかを判断するために、算出された輝度差が目標値と同値である場合もステップＳ２０７Ｂに移行することとしている。
【０１０１】
＜本設定ステップ（ステップＳ３０６，Ｓ４０６）＞
まず、ステップＳ３０６では、ステップＳ３０４において初めて輝度差が目標値以下であると判定されたときに仮設定されていた幅Ｗｓｅｔを、エージング処理行う際のエージング領域１７の幅として本設定する。一方、ステップＳ４０６では、ステップＳ４０４において初めて輝度差が目標値を超えたと判定されたときに仮設定されていた幅Ｗｓｅｔではなく、その一つ前に仮設定されていた幅Ｗｓｅｔを、エージング処理行う際のエージング領域１７の幅として本設定する。
【０１０２】
ここで、算出位置を可能な限り表示領域１１の中央部に位置させた方が、より高い表示品質の有機ＥＬ表示装置１が得られる理由について説明する。表示領域１１においては、画素の位置によって電圧降下量ΔＶｄｒｏｐが異なり、表示領域１１の中央部にいくほど電圧降下量ΔＶｄｒｏｐは大きくなる。すなわち、エージング領域１７の面積が同じであっても、算出位置を表示領域１１の中央部に位置させるほど算出される輝度差は大きくなり、表示領域１１の中心点とエージング領域１７における中心点とが重なる場合に、エージング領域１７における輝度差は最高値となる。
【０１０３】
そのため、仮に、ステップＳ２０３，Ｓ３０１，Ｓ４０１で表示領域１１における最左側（または最右側）に算出位置を設定した場合には、探索ステップにおいて輝度差が目標値以下であると判定されているにも関わらず、表示領域１１の中央部にエージング領域１７が位置している瞬間は、実際は目標値を超えた輝度差でエージング処理が行われている可能性がある。その結果、エージング処理における進行度の均一性が低下してしまう。この現象は、ステップＳ２０５，Ｓ３０３，Ｓ４０３の結果算出される輝度差が比較的小さくなるような算出位置が、ステップＳ２０３，Ｓ３０１，Ｓ４０１で設定されたために生じる。
【０１０４】
一方、最高値となる輝度差を基準に目標値との比較を行っておけば、表示領域１１におけるどの位置にエージング領域１７が表示されたとしても、エージング領域１７内における輝度差が目標値を超えた状態でエージング処理が行われることはない。そのため、エージング処理における進行度の均一性を高く維持することができるので、その結果完成する有機ＥＬ表示装置１の表示品質はより高いものとなる。
【０１０５】
したがって、ステップＳ２０３，Ｓ３０１，Ｓ４０１では、最高値の輝度差となるように算出位置を設定する、換言すると、表示領域１１の中央部に算出位置を設定することが望ましいのである。
＜その他＞
上記の説明においては、図６（ａ）のように、表示領域１１の上端から下端に延びる帯状のエージング領域１７を、Ｘ方向に移動させながら発光させる場合について主に説明した。図６（ｂ）のように、表示領域１１の左端から右端に延びる帯状のエージング領域１７を、Ｙ方向に移動させながら発光させる場合についても略同様の原理で説明することができる。以下、相違する点について簡単に述べる。
【０１０６】
図６（ｂ）のようにＹ方向に移動させる場合においては、ステップＳ２０１（図９）の（１）で、エージング領域１７をＹ方向に移動させるように設定する。そして、ステップＳ２０１の（３）で、エージング領域１７の形状を表示領域１１の左端から右端に延びる帯状とするように設定する。
また、ステップＳ２０２において仮設定可能なエージング領域１７の幅Ｗｓｅｔは、水平画素行１行分の幅〜水平画素行１０７９行分の幅の範囲である。例えば、ステップＳ２０２においてエージング領域１７の幅Ｗｓｅｔを水平画素行４行分の幅とした場合には、ステップＳ２０３では、水平画素行における５３９行目から５４２行目の領域を算出位置とすることが望ましい。この例のように設定を行った場合、ステップＳ２０３では最終的に、水平画素行における５３９行目から５４２行目に属する各画素においては、２５５［階調］の映像信号Ｖｄａｔａが３．５［μＡ］の画素電流Ｉｐｉｘに変換され、他の水平画素行においては、０［階調］の映像信号Ｖｄａｔａが０［μＡ］の画素電流Ｉｐｉｘに変換される。
【０１０７】
≪実施の態様２≫
本実施の態様では、エージング領域１７を互いに離間した複数の領域に分けて表示領域１１に表示させることにより、エージング処理を行う例について説明する。
図１９は、実施の態様２に係るエージング方法の概略を示す図である。図１９（ａ）は、エージング領域１７をＸ方向の左から右へ向かって移動させる場合を、図１９（ｂ）はＹ方向の上から下へ向かって移動させる場合をそれぞれ示している。図１９（ａ），（ｂ）に示すように、本実施の態様におけるエージング領域１７は、表示領域１１内で互いに離間した複数の領域からなることとしている。なお、図１９（ａ），（ｂ）においては、離間した領域同士の間隔が等間隔である場合を図示している。
【０１０８】
本実施の態様におけるエージング工程の手順も、実施の態様１と同様に、図９〜１１に示すフローチャートに沿ったものである。主に、ステップＳ２０１〜Ｓ２０３（図９）と、ステップＳ２０３に対応するＳ３０１（図１０）およびＳ４０１ステップ（図１１）での設定事項が、実施の態様１と異なる。
まず、ステップＳ２０１（図９）の（３）においてエージング領域１７の形状の設定を行うが、このときに、エージング領域１７を互いに離間した複数の領域に分けて表示領域１１に表示させるように設定する。このとき、エージング領域１７を何個の領域に分けるようにするかも設定する。本実施の態様においては、図１９（ａ）のように、５個の領域に分けることとする。
【０１０９】
次に、ステップＳ２０２においてエージング領域１７の幅Ｗｓｅｔを仮設定する。ここで、本実施の態様でのエージング領域１７の幅Ｗｓｅｔは分けられた各領域の幅ではなく、複数の領域に分ける前のエージング領域１７の幅（分けられた各領域の幅の総和）を仮設定する。
続くステップＳ２０３では、ステップＳ２０１の（３）で設定した領域の個数と対応するように、算出位置も離間した複数の領域からなるように設定する。図２０は、実施の態様２に係るステップＳ２０３における処理を説明するための図である。図２０（ａ）は、制御回路２５（図１）に入力される映像信号Ｖｄａｔａの階調を各画素毎に示した表であり、図２０（ｂ）は、図２０（ａ）に示す映像信号Ｖｄａｔａが入力された場合に各画素に流れる画素電流Ｉｐｉｘを示した表である。図２０（ａ），（ｂ）において、上側には垂直画素列の列番号を、左側には水平画素行の行番号をそれぞれ記している。図２０では、上述のようにステップＳ２０１の（３）にてエージング領域１７を５個の領域に分けるように設定した上で、ステップＳ２０２にて垂直画素列４０列分を幅Ｗｓｅｔとして仮設定した場合のものである。
【０１１０】
図２０に示す例では、垂直画素列における１〜８列目，４７９〜４８６列目，９５７〜９６４列目，１４３５〜１４４２列目，１９１３〜１９２０列目の領域を算出位置としている。そのため、図２０（ａ）に示すように、算出位置として設定された上記垂直画素列には、２５５［階調］の映像信号Ｖｄａｔａが入力され、他の垂直画素列においては０［階調］の映像信号Ｖｄａｔａが入力される。したがって、図２０（ｂ）に示すように、算出位置として設定された上記垂直画素列に属する各画素においては、２５５［階調］の映像信号Ｖｄａｔａが３．５［μＡ］の画素電流Ｉｐｉｘに変換される。他の垂直画素列においては、０［階調］の映像信号Ｖｄａｔａが０［μＡ］の画素電流Ｉｐｉｘに変換される。
【０１１１】
ステップＳ２０５ではエージング領域１７における輝度差を算出する。本実施の態様においては、分けられた各領域について輝度差を算出し、算出した各輝度差のうち最も大きい輝度差を基準に目標値との比較を行うことが望ましい。このようにすることで、実施の態様１におけるステップＳ３０６で説明したものと同様の理由により、有機ＥＬ表示装置の表示品質はより高いものとなる。
【０１１２】
本実施の態様によれば、単位時間当たりにより多くの面積の表示領域をエージング処理することができるため、エージング時間の短縮化を図ること可能である。
なお、図１９（ａ），（ｂ）では、分けられた各領域同士の間隔を等間隔とする例について説明したが、本発明においては必ずしも等間隔であることは必須ではない。分けられた各領域同士の間隔が等間隔でない場合には、等間隔である場合と比較して、より輝度ムラが発生するおそれがある。したがって、エージング領域１７を互いに離間した複数の領域に分けてエージング処理を行う場合には、図１９（ａ），（ｂ）にように分けられた各領域同士の間隔を等間隔とすることが望ましい。
【０１１３】
≪実施の態様３≫
実施の態様１，２では、エージングモードが動作モードの１つとして記憶された駆動制御部２０が、有機ＥＬ表示装置１の内部に設けられている例について説明した。つまり、有機ＥＬ表示装置１自身が表示領域１１のエージング処理を行う例について説明したが、本発明はこれに限定されない。本実施の態様では、有機ＥＬ表示装置とは別体のエージング装置を用いて表示領域をエージングする例について説明する。
【０１１４】
図２１は、実施の態様３に係るエージング装置３０と有機ＥＬ表示装置１Ａとの接続関係を示す図である。
エージング装置３０は、エージングモード用の映像信号を制御回路２５Ａに出力することで、有機ＥＬ表示装置１Ａの表示領域におけるエージング領域を発光させ、当該発光させる領域の表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるような、エージングモード用の映像信号を生成するものである。エージング装置３０は、エージングモード用の映像信号を有機ＥＬ表示装置１Ａに出力することにより、表示領域のエージング処理を行う。
【０１１５】
図２１に示す有機ＥＬ表示装置１Ａと図１に示す有機ＥＬ表示装置１との相違点は、制御回路２５Ａの構成である。有機ＥＬ表示装置１Ａにおける制御回路２５Ａは、上記エージングモードを記憶していない点で、有機ＥＬ表示装置１における制御回路２５と異なる。すなわち、実施の態様１の有機ＥＬ表示装置１は、エージングモード用の映像信号の入力を受けなくともエージング処理が行えるのに対し、本実施の態様においては、有機ＥＬ表示装置１Ａがエージング装置３０からエージングモード用の映像信号を受けることにより、エージング処理が行われる。
【０１１６】
エージング装置３０の内部の記憶装置には、有機ＥＬ表示装置１Ａの表示領域を動作させるための動作モードの１つとして、エージングモードが記憶されている。エージング装置３０に記憶されているエージングモードは、表示領域におけるエージング領域を決定する工程（図９〜１１に示すフローチャート）に基づき決定された面積のエージング領域を設け、当該エージング領域で囲まれる範囲の画素を発光させ、当該エージング領域の表示領域内における位置を、表示領域での未移動領域が存在することなく移動させるように、表示領域を動作させるものである。すなわち、ステップＳ１１５において制御回路２５（図１）に記憶させたエージングモードと同様のエージングモードが、エージング装置３０に記憶されていることになる。
【０１１７】
本実施の態様によれば、エージングモードを持たない駆動制御部を有する有機ＥＬ表示装置に対しても、実施の態様１，２に係るエージング方法でエージング処理を行うことができる。
［変形例・その他］
以上、実施の態様１〜３について説明したが、本発明は上記の実施の態様に限られない。例えば、以下のような変形例等が考えられる。
【０１１８】
（１）有機ＥＬ表示装置のエージング処理が行われる者としては、例えば、有機ＥＬ表示装置を製造するメーカーや、表示装置のエージング処理を専門に行うエージング業者等が挙げられる。
有機ＥＬ表示装置を製造するメーカーがエージング処理を行う態様としては、［１］実施の態様１で説明したエージング方法でエージング処理を行う場合、［２］実施の態様１に係る有機ＥＬ表示装置１を用いてそのエージング処理を行う場合、および［３］実施の態様３で説明したエージング装置を用いてエージング処理を行う場合等が考えられる。また、エージング処理は、有機ＥＬ表示装置が製品として出荷された後においてもなされる場合がある。したがって、これら［１］〜［３］は、有機ＥＬ表示装置を製造するメーカー自身の工場においてだけでなく、有機ＥＬ表示装置を購入した顧客の家または事業所等においてもされることがある。
【０１１９】
エージング業者がエージング処理を行う態様としては、上記［１］および［３］の場合等が考えられる。エージング業者が行う場合も、エージング業者自身の工場においてだけでなく、有機ＥＬ表示装置を購入した顧客の家等においてもされることがある。
また、本発明におけるエージング方法は、主に、実施の態様１のように有機ＥＬ表示装置自身が行う場合や、実施の態様３のようにエージング装置が行う場合がある。
【０１２０】
なお、上記で説明したエージング処理の態様は単なる一例であり、上記の態様に限定されるものではない。
（２）上記の実施の態様においては、表示領域におけるエージング領域の形状をＹ方向またはＸ方向に延びる帯状であるとしたが、本発明はこれに限定されない。
図２２は、表示領域におけるエージング領域の形状に係る変形例を示す図である。図２２（ａ）に示すエージング領域１７Ａのように、ブロック形状としてもよい。図２２（ａ）に示すブロック形状は表示領域１１におけるＹ方向に亘って３段になっているが、例えば、エージング処理においてエージング領域をＸ方向に移動させる場合、全ての段を左から右へ移動させることとしてもよいし、段によって移動させる方向を逆にしてもよい。ブロック形状とする場合、ステップＳ２０２（図９）においては、例えば、ブロックにおけるＸ方向の幅とブロックにおけるＹ方向の幅とを仮設定すればよい。
【０１２１】
また、図２２（ｂ）に示すエージング領域１７Ｂのように、斜め方向に延びる帯状としてもよい。この場合、ステップＳ２０２においては、例えば、エージング領域１７Ｂの傾斜角度およびＸ方向の幅とを仮設定すればよい。
さらに、図２２（ｃ）に示すエージング領域１７Ｃのように、ネコの図柄としてもよい。図２２（ｃ）にはネコの図柄を示しているが、これは単なる一例である。ネコのほか、例えば、イヌ、ウサギ、カブトムシ等の動物や昆虫等の図柄とすることもできる。このような図柄とする場合、ステップＳ２０２においては、エージング領域１７Ｃとして表示させる図柄を選択した上で、選択した図柄の面積を仮設定すればよい。エージング領域の形状をこのような図柄とすることで、例えば、上述のように有機ＥＬ表示装置を購入した顧客の家でエージングを行う場合に、エージング処理を行っている間の待ち時間に顧客を退屈させないようにすることができる。特に、小さな子供が居る顧客の家でエージング処理を行う場合に有効な変形例である。
【０１２２】
（３）上記の実施の態様においては、発光させる領域（エージング領域）を時間経過に伴って移動させる例として、図７に示すようにエージング領域をスクロールさせる場合を例示したが、本発明はこれに限定されない。例えば、エージング領域が図６（ａ）に示すようなＹ方向に延びる帯状である場合に、最左側、その次に中央部、その次に最右側に表示させるというように、エージング領域を時間軸に沿って飛び飛びに発光させるような場合も、本発明に含まれるものとする。また、図６（ａ）の例において、最左側、その次に最右側、その次に中央部に表示させるというように、エージング領域を時間軸に沿わずに飛び飛びに発光させるような場合や、表示領域の左端から右端に向かってエージング領域を移動させ、右端まで移動したら再びを左端へ向けてスクロールさせるような場合も、本発明に含まれるものとする。
【０１２３】
なお、実施の態様においては、主に、エージング領域を表示領域における左から右に向かって、もしくは上から下に向かって移動させる例を示したが、勿論、右から左に向かって、もしくは下から上に向かって移動させることとしてもよい。
（４）図８に示す有機ＥＬ表示装置のスペックは単なる一例である。有機ＥＬ表示パネルのサイズ等によって大きく変わることも有り得る。
【０１２４】
（５）実施の態様１におけるステップＳ２０４（図９）においては、ＴＦＴ側の電圧降下量ΔＶｄｒｏｐ＿ＴＦＴとＥＬ側の電圧降下量ΔＶｄｒｏｐ＿ＥＬとを足し合わせることにより、１つの画素全体としての電圧降下量ΔＶｄｒｏｐを算出することとしたが、本発明はこれに限定されない。ＴＦＴ側の電圧降下量ΔＶｄｒｏｐ＿ＴＦＴかＥＬ側の電圧降下量ΔＶｄｒｏｐ＿ＥＬのいずれか片方のみを算出し、これを１つの画素全体としての電圧降下量ΔＶｄｒｏｐとみなすこととしてもよい。この場合、ΔＩｐｉｘ／ΔＶｄｒｏｐの値がより大きい側の電圧降下量ΔＶｄｒｏｐを算出し、これを１つの画素全体としての電圧降下量ΔＶｄｒｏｐとみなすことが望ましい。例えば、ＴＦＴ側ΔＩｐｉｘ／ΔＶｄｒｏｐ＞ＥＬ側ΔＩｐｉｘ／ΔＶｄｒｏｐの関係がある場合、ＴＦＴ側の電圧降下量ΔＶｄｒｏｐ＿ＴＦＴを１つの画素全体としての電圧降下量ΔＶｄｒｏｐとみなすことが望ましい。このようにすることで、より正確な電圧降下量ΔＶｄｒｏｐの値が得られる。
【０１２５】
（６）上記の実施の態様においては、エージング領域内において最も輝度が高くなると思われる画素と、最も輝度が低くなると思われる画素との間の輝度差を算出することで（ステップＳ２０５（図９））、直接的に、仮設定した面積の範囲内における最大輝度の画素と最小輝度の画素との間の輝度差を算出することとしたが、本発明はこれに限定されない。例えば、最も輝度が高くなると思われる画素とこの画素から少し離れた場所にある画素との間の輝度差を基にエージング領域内の輝度差を予測する場合のように、間接的にエージング領域内の輝度差を算出する場合も、「仮設定した面積の範囲内における最大輝度の画素と最小輝度の画素との間の輝度差を算出する」に含まれるものとする。このことは、ステップＳ２０５（図９）と同様の処理を行うステップＳ３０３（図１０），Ｓ４０３（図１１）においても同様である。
【０１２６】
（７）制御回路２５（図１）に記憶されているエージングモードの個数は特に限定されない。例えば、エージング領域内の輝度差を５［％］以下とするエージングモード、３［％］以下とするエージングモードのように、制御回路に複数のエージングモードを記憶させておくこととしてもよい。この場合、エージング工程（ステップＳ１１６（図５））において、記憶させた複数のエージングモードの中から１つを選択することとなる。
【０１２７】
（８）表示領域におけるエージング領域を決定する工程（ステップＳ１１４）においては、幾つかの仮設定値に対して算出したエージング領域内の輝度差をグラフ化したものを、面積決定手段に記憶させておくこととしてもよい。このようにしておけば、輝度差の目標値を変える場合であっても有機ＥＬ表示装置のスペックが同じである限りは、図９〜１１に示す処理全てを行うことなく、記憶したグラフを基に希望する目標値に合ったエージング領域の面積を選択することができる。この具体例について、図８に示すスペックの有機ＥＬ表示装置において、図６（ａ），（ｂ）で示すようにエージング領域を移動させた場合を取り上げて説明する。
【０１２８】
図２３は、エージング領域の形状をＹ方向に延びる帯状とした場合において、エージング領域のＸ方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。図２３は、図６（ａ）に示したようにエージング領域をＸ方向に移動させる場合に相当する。また、ここでは、エージング領域のＸ方向の幅を表示領域におけるＸ方向に沿った幅の１００％，８０％，６０％，４０％，２０％，１０％，５％，３．７５％，２．５％，１．２５％と変化させたときの輝度差をプロットしている。
【０１２９】
図２４は、エージング領域の形状をＸ方向に延びる帯状とした場合において、エージング領域のＹ方向の幅を変化させた場合の、エージング領域内の輝度差を示すグラフである。図２４は、図６（ｂ）に示したようにエージング領域をＹ方向に移動させる場合に相当する。また、ここでは、エージング領域のＹ方向の幅を表示領域におけるＹ方向に沿った幅の１００％，８０％，６０％，４０％，２０％，１１．１％，８．８９％，６．６７％，４．４４％と変化させたときの輝度差をプロットしている。
【０１３０】
図２３，２４の各図における輝度差は、エージング領域内での（最高輝度−最低輝度）／最高輝度×１００［％］で定義されるものである。
図２３（ｂ），図２４（ｂ）は、それぞれ図２３（ａ），図２４（ａ）における二点鎖線で囲った部分の拡大図である。また、図２３，２４では、エージング領域における表示輝度を４５０［ｃｄ／ｍ２］とした場合を１００［％］とし、表示輝度を２０〜１４０［％］と変化させた場合のデータを図示している。２０［％］の場合を白抜きの四角で、４０［％］の場合を白抜きの三角で、６０［％］の場合を白抜きの丸で、８０［％］の場合を塗りつぶした菱形で、１００［％］の場合を塗りつぶした四角で、１２０［％］の場合を塗りつぶした三角で、１４０［％］の場合を塗りつぶした丸で、それぞれプロットしている。
【０１３１】
図２３，２４に示すプロットより、実施の態様１のように目標値を５［％］とする場合には、エージング領域におけるＸ方向の幅を３．３［％］（図２３）、エージング領域におけるＹ方向の幅を１０．７［％］（図２４）とすればよいことがわかる。
図２３，２４に示すようなデータを予め取得しておくと、例えば、スペックが同一である複数台の有機ＥＬ表示装置に対してエージング処理を行う場合であって、表示装置ごとに表示品質を異ならせたい（輝度差の目標値を異ならせたい）ような場合において有用である。これにより、ステップＳ１１４に要する時間を短縮することが可能である。
【０１３２】
（９）上記の実施の態様で説明した探索ステップのフローチャート（図９〜１１）は単なる一例であり、本発明はこれに限定されない。
図２５は、表示領域１１におけるエージング領域１７を決定する工程の第１の変形例に係る手順を示すフローチャートである。
ステップＳ５０１は、図９におけるステップＳ２０１と同様である。ステップＳ５０２では、エージング領域１７の幅ＷｓｅｔをＷｍｉｎ（図６）に仮設定する。ステップＳ５０３〜Ｓ５０７では、ステップＳ４０１〜Ｓ４０５（図１１）と同様の処理を行う。そして、ステップＳ５０８では、ステップＳ５０６において初めて輝度差が目標値を超えたと判定されたときに仮設定されていた幅Ｗｓｅｔではなく、その一つ前に仮設定されていた幅Ｗｓｅｔを、エージング処理行う際のエージング領域１７の幅として本設定する。
【０１３３】
本設定されるエージング領域１７の幅が、Ｗｍａｘ（図６）の半分に相当する幅よりも狭くなる（Ｗｍｉｎに近い）と予想される場合に本変形例を適用することで、探索ステップに短縮化し、面積決定手段における処理を簡素化することが可能である。
図２６は、表示領域１１におけるエージング領域１７を決定する工程の第２の変形例に係る手順を示すフローチャートである。
【０１３４】
ステップＳ６０１はステップＳ２０１と同様である。ステップＳ６０２では、エージング領域１７の幅ＷｓｅｔをＷｍａｘに仮設定する。ステップＳ６０３〜Ｓ６０７では、ステップＳ３０１〜Ｓ３０５（図１０）と同様の処理を行う。そして、ステップＳ６０８では、ステップＳ６０６において初めて輝度差が目標値以下であると判定されたときに仮設定されていた幅Ｗｓｅｔを、エージング処理行う際のエージング領域１７の幅として本設定する。
【０１３５】
本変形例は、図２５の場合とは逆に、本設定されるエージング領域１７の幅が、Ｗｍａｘの半分に相当する幅よりも広くなる（Ｗｍａｘに近い）と予想される場合に有効な例である。
なお、上記の実施の態様および本変形例に示すフローチャートはいずれも、輝度差が目標値以下となるようなエージング領域の幅の見当がつかない場合であっても対応できる。
【０１３６】
（１０）上記の実施の態様においては、探索ステップにより探索された面積を、そのままエージング処理を行うエージング領域の面積として本設定することとした。図９〜１１に示すフローチャートに沿って探索された面積は理論値であるため、この理論値を実測値で補正し、当該補正された値を本設定することとしてもよい。このようにすることで、エージング処理の進行度を有機ＥＬ表示装置間で均一にすることが可能である。
【０１３７】
（１１）エージング工程における積算発光時間は、全画素で共通としてもよいし、全画素で共通でないようにしてもよい。全画素で共通でないようにする場合、電圧降下が原因の輝度低下によりエージングの進行度が遅れる表示領域中央部にいくほど、積算発光時間を長くすることが望ましい。このようにすることで、より一層のエージング処理の均一化を図ることが可能である。表示領域中央部における積算発光時間を増やす方法としては、例えば、表示領域中央部ではエージング領域を移動させる速度を遅くする、エージング領域を何回かスクロールさせるうちの１回は表示領域中央部のみを移動するようにする、飛び飛びでエージング領域を移動させる場合に、表示領域中央部に移動させる頻度を増やす等が考えられる。
【０１３８】
（１２）本発明における電流駆動型アクティブマトリクス表示装置を準備する工程には、実施の態様１に示すように電流駆動型アクティブマトリクス表示装置を製造することにより当該装置を準備することとしたが、本発明はこれに限定されない。例えば、電流駆動型アクティブマトリクス表示装置を購入することにより、当該装置を準備することとしてもよい。
【０１３９】
（１３）実施の態様２においては、エージング条件設定ステップでエージング領域を何個の領域に分けるようにするかを予め設定した上で、探索ステップでは分けられた各領域の幅の総和を変えることとしたが、本発明はこれに限定されない。エージング条件設定ステップで離間した各領域の幅を予め設定しておき、探索ステップでは分ける領域の数を変えることとしてもよい。
【０１４０】
（１４）実施の態様３におけるエージング装置３０（図２１）は、有機ＥＬ表示装置１Ａの制御回路２５Ａに入力する映像信号の生成および出力をすることにより、表示領域のエージング処理を行っていたが、本発明はこれに限定されない。駆動回路２１〜２４を駆動させるための制御信号の生成および出力をすることにより、表示領域のエージング処理を行うこととしてもよい。
【０１４１】
（１５）上記の実施の態様においては、電流駆動型アクティブマトリクス表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明はこれに限定されない。本発明は、電流駆動型であって、かつ、アクティブマトリクス方式を採用している表示装置全般に適用することができる。
（１６）上記の実施の態様においては、トップエミッション型の有機ＥＬ表示パネルを例に挙げて説明したが、本発明はこれに限定されない。ＴＦＴ基板１０１（図３）側を表示面とするいわゆるボトムエミッション型であってもよい。
【０１４２】
（１７）有機ＥＬ表示装置について、有機ＥＬ表示パネルに対する駆動制御部の配置や接続関係については、図１に示すものに限られない。
（１８）発明が解決しようとする課題の項において、共通電極が複数の画素間で共通に設けられていることにより発生する電圧降下により、表示領域の周縁部と中央部との間で輝度差が生じてしまうと説明した。この電圧降下が発生するのは、共通電極が複数の画素間で共通に設けられている場合に限られない。画素電極が複数の画素間で共通に設けられている場合にも上記の課題は発生し得るが、このような構成に対しても本発明を適用することで、同様に課題の解決を図ることができる。すなわち、本発明は、画素電極と共通電極の少なくとも一方が複数の画素間で共通に設けられている電流駆動型アクティブマトリクス表示装置に、広く適用することができる。
【産業上の利用可能性】
【０１４３】
本発明のエージング方法等は、例えば、家庭用もしくは公共施設、あるいは業務用の各種ディスプレイ、テレビジョン装置、携帯型電子機器用ディスプレイ等に用いられる有機ＥＬ表示装置等のエージング方法等に好適に利用可能である。
【符号の説明】
【０１４４】
１  有機ＥＬ表示装置
１０  有機表示パネル
１１  表示領域
１２  周辺領域
１３、１３Ｒ、１３Ｇ、１３Ｂ  サブピクセル（有機ＥＬ素子）
１４  画素
１５  ＥＬ基板
１６  ＣＦ基板
１７  発光領域
２０  駆動制御部
２１〜２４  駆動回路
２５  制御回路
３０  エージング装置
１０１  ＴＦＴ基板
１０２  引き出し電極
１０３  パッシベーション層
１０４  平坦化層
１０５  画素電極（陽極）
１０６  バンク
１０７、１０７Ｒ、１０７Ｇ、１０７Ｂ  有機発光層
１０８  電子輸送層
１０９  共通電極（陰極）
１１０  封止膜
１１１  ガラス基板
１１２Ｒ、１１２Ｇ、１１２Ｂ  カラーフィルター
１１３、１１４  ブラックマトリクス
１１５  シール材
１１６  画素回路
１１７  ＴＦＴ層
１１８  駆動トランジスタ
１１９  スイッチングトランジスタ
１２０  電源線
１２１  ゲート線
１２２  データ線
１２３  保持容量
１２４  共通電極に電力を供給する配線
【図１】
0005909835.tif 000006
【図２】
0005909835.tif 000007
【図３】
0005909835.tif 000008
【図４】
0005909835.tif 000009
【図５】
0005909835.tif 000010
【図６】
0005909835.tif 000011
【図７】
0005909835.tif 000012
【図８】
0005909835.tif 000013
【図９】
0005909835.tif 000014
【図１０】
0005909835.tif 000015
【図１１】
0005909835.tif 000016
【図１２】
0005909835.tif 000017
【図１３】
0005909835.tif 000018
【図１４】
0005909835.tif 000019
【図１５】
0005909835.tif 000020
【図１６】
0005909835.tif 000021
【図１７】
0005909835.tif 000022
【図１８】
0005909835.tif 000023
【図１９】
0005909835.tif 000024
【図２０】
0005909835.tif 000025
【図２１】
0005909835.tif 000026
【図２２】
0005909835.tif 000027
【図２３】
0005909835.tif 000028
【図２４】
0005909835.tif 000029
【図２５】
0005909835.tif 000030
【図２６】
0005909835.tif 000031
【図２７】
0005909835.tif 000032