(57)【特許請求の範囲】
【請求項１】
第１半導体と、第２半導体と、第１導電層と、第２導電層と、第３導電層と、第４導電層と、第１絶縁層と、第２絶縁層と、第３絶縁層と、を有し、
前記第１半導体は、第１トランジスタのチャネル形成領域と、前記第１トランジスタのソース領域及びドレイン領域と、を有し、
前記第１導電層は、前記第１トランジスタのゲート電極となる機能を有し、
前記第１絶縁層は、前記第１トランジスタのゲート絶縁層となる機能を有し、
前記第２半導体は、第２トランジスタのチャネル形成領域を有し、
前記第２導電層は、前記第２トランジスタのゲート電極となる機能を有し、
前記第２絶縁層は、前記第２トランジスタのゲート絶縁層となる機能を有し、
前記第１導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第４導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第１絶縁層を介して、前記第１トランジスタのチャネル形成領域と重なる領域を有するように、前記第１導電層は設けられており、
前記第１トランジスタのソース領域又はドレイン領域に接して、前記第３導電層は設けられており、
前記第１導電層の側面に、前記第３絶縁層は設けられており、
前記第１導電層と接する領域と、前記第３絶縁層の上面に沿った領域と、前記第１半導体と接する領域と、前記第３導電層と接する領域と、を有するように、前記第２半導体は設けられており、
前記第２半導体の上面に沿った領域と、前記第１導電層の上面に沿った領域と、を有するように、前記第２絶縁層は設けられており、
前記第２絶縁層を介して、前記第２半導体と重なる領域を有するように、前記第２導電層は設けられており、
前記第２絶縁層を介して、前記第１導電層と重なる領域を有するように、前記第４導電層は設けられており、
前記第２半導体は、酸化物半導体であることを特徴とする半導体装置。
【請求項２】
第１半導体と、第２半導体と、第１導電層と、第２導電層と、第３導電層と、第４導電層と、第１絶縁層と、第２絶縁層と、第３絶縁層と、を有し、
前記第１半導体は、第１トランジスタのチャネル形成領域と、前記第１トランジスタのソース領域及びドレイン領域と、を有し、
前記第１導電層は、前記第１トランジスタのゲート電極となる機能を有し、
前記第１絶縁層は、前記第１トランジスタのゲート絶縁層となる機能を有し、
前記第２半導体は、第２トランジスタのチャネル形成領域を有し、
前記第２導電層は、前記第２トランジスタのゲート電極となる機能を有し、
前記第２絶縁層は、前記第２トランジスタのゲート絶縁層となる機能を有し、
前記第１導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第４導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第１絶縁層を介して、前記第１トランジスタのチャネル形成領域と重なる領域を有するように、前記第１導電層は設けられており、
前記第１トランジスタのソース領域又はドレイン領域に接して、前記第３導電層は設けられており、
前記第１導電層の側面に、前記第３絶縁層は設けられており、
前記第１導電層と接する領域と、前記第３絶縁層の上面に沿った領域と、前記第１半導体と接する領域と、前記第３導電層と接する領域と、を有するように、前記第２半導体は設けられており、
前記第２半導体の上面に沿った領域と、前記第１導電層の上面に沿った領域と、を有するように、前記第２絶縁層は設けられており、
前記第２絶縁層を介して、前記第２半導体と重なる領域を有するように、前記第２導電層は設けられており、
前記第２絶縁層を介して、前記第１導電層と重なる領域を有するように、前記第４導電層は設けられており、
前記第２半導体は、酸化物半導体であり、
前記第１導電層及び前記第３導電層は、Ｔｉ、Ｍｏ又はＷを有することを特徴とする半導体装置。
【請求項３】
第１半導体と、第２半導体と、第１導電層と、第２導電層と、第３導電層と、第４導電層と、第１絶縁層と、第２絶縁層と、第３絶縁層と、を有し、
前記第１半導体は、第１トランジスタのチャネル形成領域と、前記第１トランジスタのソース領域及びドレイン領域と、を有し、
前記第１導電層は、前記第１トランジスタのゲート電極となる機能を有し、
前記第１絶縁層は、前記第１トランジスタのゲート絶縁層となる機能を有し、
前記第２半導体は、第２トランジスタのチャネル形成領域を有し、
前記第２導電層は、前記第２トランジスタのゲート電極となる機能を有し、
前記第２絶縁層は、前記第２トランジスタのゲート絶縁層となる機能を有し、
前記第１導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第４導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第１絶縁層を介して、前記第１トランジスタのチャネル形成領域と重なる領域を有するように、前記第１導電層は設けられており、
前記第１トランジスタのソース領域又はドレイン領域に接して、前記第３導電層は設けられており、
前記第１導電層の側面に、前記第３絶縁層は設けられており、
前記第１導電層と接する領域と、前記第３絶縁層の上面に沿った領域と、前記第１半導体と接する領域と、前記第３導電層と接する領域と、を有するように、前記第２半導体は設けられており、
前記第２半導体の上面に沿った領域と、前記第１導電層の上面に沿った領域と、を有するように、前記第２絶縁層は設けられており、
前記第２絶縁層を介して、前記第２半導体と重なる領域を有するように、前記第２導電層は設けられており、
前記第２絶縁層を介して、前記第１導電層と重なる領域を有するように、前記第４導電層は設けられており、
前記第２半導体は、酸化物半導体であり、
前記第１半導体は、Ｓｉであることを特徴とする半導体装置。
【請求項４】
第１半導体と、第２半導体と、第１導電層と、第２導電層と、第３導電層と、第４導電層と、第１絶縁層と、第２絶縁層と、第３絶縁層と、を有し、
前記第１半導体は、第１トランジスタのチャネル形成領域と、前記第１トランジスタのソース領域及びドレイン領域と、を有し、
前記第１導電層は、前記第１トランジスタのゲート電極となる機能を有し、
前記第１絶縁層は、前記第１トランジスタのゲート絶縁層となる機能を有し、
前記第２半導体は、第２トランジスタのチャネル形成領域を有し、
前記第２導電層は、前記第２トランジスタのゲート電極となる機能を有し、
前記第２絶縁層は、前記第２トランジスタのゲート絶縁層となる機能を有し、
前記第１導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第４導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第１絶縁層を介して、前記第１トランジスタのチャネル形成領域と重なる領域を有するように、前記第１導電層は設けられており、
前記第１トランジスタのソース領域又はドレイン領域に接して、前記第３導電層は設けられており、
前記第１導電層の側面に、前記第３絶縁層は設けられており、
前記第１導電層と接する領域と、前記第３絶縁層の上面に沿った領域と、前記第１半導体と接する領域と、前記第３導電層と接する領域と、を有するように、前記第２半導体は設けられており、
前記第２半導体の上面に沿った領域と、前記第１導電層の上面に沿った領域と、を有するように、前記第２絶縁層は設けられており、
前記第２絶縁層を介して、前記第２半導体と重なる領域を有するように、前記第２導電層は設けられており、
前記第２絶縁層を介して、前記第１導電層と重なる領域を有するように、前記第４導電層は設けられており、
前記第２半導体は、酸化物半導体であり、
前記第１半導体は、Ｓｉであり、
前記第１導電層及び前記第３導電層は、Ｔｉ、Ｍｏ又はＷを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は半導体記憶装置に関する。開示される発明の一態様にはメモリセルの構成およびメモリセルを構成する素子の構造が含まれる。
【背景技術】
【０００２】
半導体メモリにおけるメモリセルとして、読み出し用トランジスタと、書き込み用トランジスタの二つのトランジスタと、一つのキャパシタ、一つのダイオードで構成されたものが知られている（例えば、特許文献１、２参照）。このメモリセルは、読み出し用トランジスタのゲートにキャパシタが接続され、書き込み用のビット線に接続された書き込み用トランジスタによってキャパシタの充放電を制御しており、これによってデータの記憶および消去を行っている。
【０００３】
上記のようなメモリセルにおけるキャパシタは、読み出し用のトランジスタをオンにすることができる程度の容量があれば良いので、一つのトランジスタと一つのキャパシタで構成されるダイナミックＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と比べて、キャパシタの面積を小さくできる利点がある。
【０００４】
しかし、特許文献１および特許文献２で開示されるメモリセルは、ダイナミックＲＡＭと同様に、書き込み用トランジスタがオフ状態であっても、該書き込み用トランジスタのリーク電流によってキャパシタに蓄積された電荷は時間の経過とともに消失してしまう。そのため、このようなメモリセルによって構成される半導体記憶装置を動作させる場合、記憶したデータを保持するために、頻繁（数十ミリ秒ごと）にデータの再書き込みを行う動作（リフレッシュ動作）をしなければならないといった問題がある。
【０００５】
また、半導体記憶装置は、記憶容量を増大させるために、メモリセルを高密度に配置する必要がある。しかし、特許文献１および特許文献２で開示されるような、読み出し用のトランジスタと書き込み用のトランジスタおよびキャパシタでメモリセルを構成する半導体メモリは、ワード線およびビット線がそれぞれ、読み出し用と書き込み用のトランジスタに対応させて設けられているので、集積化が困難であるという問題がある。このような問題に対し、書き込み用のトランジスタを縦チャネル型構造とし、読み出し用のトランジスタのソース領域上に設けるようにして、メモリセルの面積を縮小した半導体記憶装置が開示されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−３２６２７２号公報
【特許文献２】特開平１０−２４１３５８号公報
【特許文献３】特開平２−０５４５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
読み出し用のトランジスタのソース領域上に、縦チャネル型の書き込み用のトランジスタを設ける構造は、トランジスタの上にもう一つトランジスタを形成することになるので、製造工程数が倍増するといった問題を有している。また、縦チャネル型の書き込み用のトランジスタは、読み出し用のトランジスタのソース領域上に形成される半導体膜に対して不純物を添加して縦型にソース領域およびドレイン領域を作り込む必要がある。しかし、このような加工は極めて困難であるため、デザインルール上、大きなマージンをとる必要があり、結局はトランジスタの微細化を図ることができないといった問題を有している。
【０００８】
さらに、縦チャネル型の書き込み用のトランジスタは、単結晶シリコン基板に形成される読み出し用のトランジスタと異なり、欠陥の多い多結晶シリコン膜で形成されるものであるため、トランジスタの特性が悪いといった問題がある。具体的には、多結晶シリコン膜で作製されるトランジスタはオフ電流が高くなりやすいといった問題がある。なお、特許文献３においては、当該トランジスタを構成する半導体層をエピタキシャル成長させて形成するようにしているが、ソース領域のコンタクト開口部を起点としてゲート電極を埋設するように単結晶半導体をエピタキシャル成長させることは不可能である。仮にそのような半導体膜の堆積が出来たとしても結晶欠陥の多いシリコン膜となってしまい、良好なトランジスタを作製することはできない。
【０００９】
上記の通り従来の技術においては、メモリセルのキャパシタに蓄積された電荷は、書き込み用のトランジスタがオフの状態であっても当該トランジスタを通して漏出してしまう。すなわち、書き込み用のトランジスタをオフにしてもキャパシタに蓄積された電荷が漏出してしまうので、メモリセルに書き込んだデータを保持することのできる時間は短く、記憶データを保持するためにリフレッシュ動作を必要としている。
【００１０】
リフレッシュ動作を必要とするメモリは、揮発性メモリとも呼ばれている。揮発性メモリを構成する各メモリセルにおける電荷保持時間は、当然のことながらバラツキがある。そのため、揮発性メモリにおけるリフレッシュ動作のタイミングは、全てのメモリセルが記憶保持不良を起こさないように、電荷保持時間が最も短いメモリセルを基準とし、当該メモリセルが安定して動作できるように十分なマージンを持たせて設定されている。揮発性メモリのメモリセルが増大すると、リフレッシュ動作に要する時間が増加するので、リフレッシュ動作の周期に余裕を持たせることが困難になる。
【００１１】
そこで、本発明の一形態は、リフレッシュ時間のマージンを十分に確保しつつ、微細化が可能な半導体記憶装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１２】
半導体記憶装置におけるメモリセルを、記憶されたデータの読み出しに用いる第１のトランジスタと、データの書き込みおよび消去を制御する第２トランジスタと、データとして蓄えられる電荷を保持し、第１トランジスタのゲート電極の電位を制御するキャパシタとにより構成する。
【００１３】
かかる構成において、第２トランジスタは、データの書き込みおよび消去を制御するとともに、キャパシタに蓄積された電荷が、該第２トランジスタのリーク電流で消失しないように、オフ時の電流が小さいトランジスタを用いる。そのため、第２トランジスタのチャネル領域を形成する半導体には、バンドギャップがシリコン半導体の１．１２ｅＶよりも大きな半導体材料を用いる。例えば、バンドギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上の半導体材料を用いる。かかる半導体として、酸化物半導体、窒化物半導体、酸窒化物半導体、炭化物半導体、半導体特性を示すダイヤモンド薄膜を用いることができる。
【００１４】
第１トランジスタは、シリコン半導体を用いたトランジスタ、すなわち金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ、以下「ＭＯＳトランジスタ」ともいう）を用いることができる。シリコン半導体によって構成されるＭＯＳトランジスタを読み出し用のトランジスタとして用いることで、データの読み出しの高速化を図ることができる。
【００１５】
メモリセルは、ビット線に入出力端の一端が接続され、他端がキャパシタの一端に接続され、ゲートが第１ワード線に接続された第２トランジスタと、ビット線に入出力端の一端が接続され、他端が共通電位線に接続され、ゲートが第２トランジスタの他端およびキャパシタの一端に接続された第１トランジスタにより構成される。なお、キャパシタの他端は第２ワード線に接続される。
【００１６】
このメモリセルの構造において、第２トランジスタを構成する半導体層は、第１トランジスタのゲート電極とソース領域の間を架橋するように設ける。また、キャパシタは、第１トランジスタのゲート電極と重畳するように設ける。メモリセルは二つのトランジスタと一つのキャパシタを要するが、かかる構成とすることでメモリセルの高密度化を図ることができる。
【００１７】
上記発明の概要は、本発明の必要な特徴を全て列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となり得る。
【００１８】
本明細書において、「第１」、「第２」または「第３」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、特に限定されない限り配置および段階の順序を限定するものでもない。
【００１９】
本明細書において、ある構成要素が他の構成要素の「上」にある、或いは「下」にあると言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間に他の構成要素が存在する場合もあると理解されなければならない。
【００２０】
本明細書において、実施形態を説明するために用いられる用語において単数の表現は、文脈上で明白に相違して意味していない限り、複数の表現を含む。「含む」または「有する」などの用語は、明細書中に記載された特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであり、１つまたはそれ以上の他の特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものであると理解されなければならない。
【００２１】
本明細書において、特別に定義されない限り、技術的あるいは科学的な用語を含んで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者にとって一般的に理解され得るものと同じ意味を有している。一般的に用いられる辞書に定義されているものと同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈されなければならず、本出願で明白に定義しない限り、理想的あるいは過度に形式的な意味として解釈されない。
【発明の効果】
【００２２】
第１トランジスタをシリコン半導体によるＭＯＳトランジスタで構成し、第２トランジスタをシリコン半導体よりもバンドギャップの広い半導体によるトランジスタで構成することにより、メモリセルのキャパシタに蓄積された電荷を保持する時間を長くすることができる。キャパシタに蓄積された電荷を保持可能な時間は、第２トランジスタのオフリーク電流に依存するが、オフ電流が１０ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下であれば、キャパシタに蓄積された１０ｆＦの容量を、少なくとも１０４秒以上のデータ保持が可能である。そのため、メモリセルに書き込んだデータを保持するために必要なリフレッシュ動作の間隔を長くすることができる。
【００２３】
メモリセルのデータ保持時間が１０３秒〜１０４秒であるとすれば、各メモリセルにおけるデータ保持時間に多少のバラツキがあったとしても、リフレッシュ動作の間隔を従来のダイナミックＲＡＭと比較して十分長くすることができるので、半導体記憶装置のメモリ容量が増大したとしても、安定した動作を確保することができる。
【００２４】
メモリセルへのデータの書き込み制御を行う第２トランジスタを、ＭＯＳトランジスタのゲート電極とソース領域との間を架橋するように設けることで、一つのメモリセルが専有する面積を縮小することができる。すなわち、一つのメモリセルを構成するのに２つのトランジスタを必要とする場合でも、第１トランジスタと第２トランジスタが重畳するように設けられるので、１セル当たりの面積を増大させることなくメモリセルを構成することができる。
【図面の簡単な説明】
【００２５】
【図１】メモリセルの構造を示す断面図。
【図２】図１に示すメモリセルの等価回路図。
【図３】メモリセルがマトリクス配置されているメモリセルアレイの平面図。
【図４】図３に示すメモリセルアレイの等価回路図。
【図５】メモリセルアレイの作製工程を説明する断面図。
【図６】メモリセルアレイの作製工程を説明する断面図。
【図７】メモリセルアレイの作製工程を説明する断面図。
【図８】メモリセルアレイの作製工程を説明する断面図。
【図９】メモリセルアレイの作製工程を説明する断面図。
【図１０】メモリセルアレイの作製工程を説明する断面図。
【図１１】メモリセルアレイの作製工程を説明する断面図。
【図１２】メモリセルアレイの作製工程を説明する断面図。
【発明を実施するための形態】
【００２６】
以下、開示される発明の一実施態様を、図面を参照して説明する。但し、開示される発明は以下の実施形態に限定されず、その発明の趣旨およびその発明の範囲から逸脱することなくその形態および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場合がある。
【００２８】
＜メモリセルの構造と等価回路＞
本発明の一実施形態に係る半導体記憶装置について図１と図２を参照して説明する。図１は、半導体記憶装置におけるメモリセルの断面構造を模式的に示す図である。図２は、図１で示されるメモリセルの等価回路を示す。図１および図２は、メモリセル１００が第１トランジスタ１０２、第２トランジスタ１０４およびキャパシタ１０６で構成されることを示す。
【００２９】
図２を参照してこのメモリセルの構成を説明する。第１トランジスタ１０２の入出力端（ソースおよびドレイン）の一方はビット線１０８に接続され、他方は共通電位線１１０と接続されている。第２トランジスタ１０４の入出力端（ソースおよびドレイン）の一方はビット線１０８に接続され、他方は第１トランジスタ１０２の制御端子（ゲート）と接続されている。第１トランジスタ１０２の制御端子（ゲート）は、キャパシタ１０６の一方の端子とも接続されている。第２トランジスタ１０４の制御端子（ゲート）は書き込み用の第１ワード線１１２と接続され、キャパシタ１０６の他方の端子は読み出し用の第２ワード線１１４と接続されている。第２トランジスタ１０４がオフ状態のとき、第１トランジスタ１０２のゲートはフローティングゲートと同等のものとみなすことができる。そのため、図２の等価回路ではその部位をフローティングゲート部ＦＧと示している。
【００３０】
図１は、メモリセルの構成要素である第２トランジスタ１０４とキャパシタ１０６が、第１トランジスタ１０２と重畳するように設けられている態様を示している。第１トランジスタ１０２と第２トランジスタ１０４とは、チャネル形成領域となる部分が異なる半導体材料で構成されている。これは、第１トランジスタ１０２については、メモリセルからデータを読み出すため高速動作が可能であることが求められ、第２トランジスタ１０４はメモリセルのキャパシタ１０６に蓄積された電荷が漏洩しないようにオフ状態におけるドレイン電流（オフ電流）が低いことが求められるためである。
【００３１】
なお、オフ電流とは、トランジスタがオフ状態のときソース電極とドレイン電極の間を流れる電流をいう。ｎチャネル型トランジスタの場合には、ゲート電圧がしきい値電圧よりも低いときに、ソース電極とドレイン電極の間を流れる電流をいう。また、別な表現をすれば、オフ電流とは、サブスレッショールド電流とも呼ばれ、トランジスタのゲート電位とソース電位が等しいとき、ソース電極とドレイン電極の間を流れる電流ということもできる。
【００３２】
第１トランジスタ１０２と第２トランジスタ１０４のチャネル形成領域を構成する半導体層は、異なる半導体材料で形成されている。第１トランジスタ１０２は第１半導体層１１６を構成要素として含み、第２トランジスタ１０４は第２半導体層１３２を構成要素として含んでいる。第１半導体層１１６は結晶性の半導体であり、好ましくは単結晶半導体である。結晶性の半導体を用いたトランジスタは高い電界効果移動度を実現できるので、トランジスタの高速動作を可能としている。第２半導体層１３２はワイドギャップ半導体であり、室温での熱励起キャリア密度が１０１８個／ｃｍ３以下となるようにドナー不純物が低減されているものが好ましい。第２半導体層１３２のキャリア密度を低減することにより、第２トランジスタ１０４のオフ電流を低減することができる。
【００３３】
第１トランジスタ１０２は、第１半導体層１１６の表面にゲート絶縁層として機能する第１絶縁層１２４が形成され、その上に第１ゲート電極１２６が設けられている。第１ゲート電極１２６が第１絶縁層１２４によって第１半導体層１１６から絶縁されていることから、第１トランジスタ１０２は単体で見れば絶縁ゲート型電界効果トランジスタと同様の構造を有している。
【００３４】
第２トランジスタ１０４のチャネル領域を形成する第２半導体層１３２は、第１トランジスタ１０２の第１ゲート電極１２６と第１不純物領域１２２との間を架橋するように設けられている。第２半導体層１３２は、一方の端が第１ゲート電極１２６と接触し、他方の端はコンタクトプラグ１４０とコンタクトしている。第１ゲート電極１２６の側面に第３絶縁層１３０を設けておくことで、第２半導体層１３２を、その両端がそれぞれ第１ゲート電極１２６と第１不純物領域１２２上に設けられたコンタクトプラグ１４０と接触するように配設することができる。コンタクトプラグ１４０は、第１トランジスタ１０２のソース領域またはドレイン領域を形成する第１不純物領域１２２とコンタクトする電極を兼ねている。
【００３５】
第２トランジスタ１０４を構成する第２ゲート電極１３６は、第２半導体層１３２が第３絶縁層１３０と重なる部分において、これと重畳するように設けられている。第２ゲート電極１３６と第２半導体層１３２との間には、ゲート絶縁層として機能する第４絶縁層１３４が設けられている。
【００３６】
キャパシタ１０６は第４絶縁層１３４を誘電体膜として用いている。この誘電体膜を挟む一方の電極は、第１ゲート電極１２６がその機能を兼ねている。第１ゲート電極１２６と対向する側にはもう一方の電極としてキャパシタ電極１３８が設けられている。キャパシタ１０６は、第１トランジスタ１０２の第１ゲート電極１２６と重畳して設けられることになり、これによりメモリセルの面積を縮小するのに寄与している。
【００３７】
図１で示すメモリセルの構造に対して、第２トランジスタ１０４の第２ゲート電極１３６に第１ワード線を、キャパシタ電極１３８に第２ワード線を、第１トランジスタ１０２の第２不純物領域１２３に共通電位線を、そしてコンタクトプラグ１４０にビット線となる配線を接続することで、図２と同様な回路を構成することができる。第２トランジスタ１０４における第２半導体層１３２の一端は、コンタクトプラグ１４０と電気的に接続されるので、第１トランジスタ１０２の場合と同様にビット線に接続されることとなる。
【００３８】
図１で例示する半導体記憶装置におけるメモリセルの構造は、第１トランジスタ１０２と第２トランジスタ１０４を近接して設けることが可能としている。キャパシタ１０６は、第１トランジスタ１０２の第１ゲート電極１２６と重畳するように設け、キャパシタを構成する一方の電極を第１ゲート電極１２６と兼ねることで、メモリセルを構成するのに必要な面積を縮小することを可能としている。
【００３９】
第１トランジスタ１０２を高速で動作させるためには、第１半導体層１１６は単結晶半導体で形成されることが好ましく、多結晶半導体で代用することも可能である。単結晶半導体の代表的なものとしてはシリコン半導体が例示されるが、これ以外の半導体材料であっても良い。このため、第１半導体層１１６は、シリコンチップのような半導体基体であって良いし、絶縁層上に半導体層が設けられたいわゆるＳＯＩ構造を有する基板におけるものであっても良い。
【００４０】
第２トランジスタ１０４のオフ電流を１フェムトアンペア（１×１０−１５Ａ）、好ましくは１アトアンペア（１×１０−１８Ａ）、より好ましくは１ゼプトアンペア（１×１０−２１）レベルまで低減させるためには、第２半導体層１３２のバンドギャップがシリコン半導体の１．１２ｅＶよりも大きな半導体材料で形成することが好ましい。バンドギャップがシリコン半導体よりも広い半導体材料としては、酸化物半導体、窒化物半導体、炭化物半導体などの化合物半導体、半導体特性を示すダイヤモンド薄膜を用いることができる。バンドギャップがシリコン半導体よりも大きい半導体材料を用い、しかも伝導型が真性若しくは実質的に真性といえるものを用いることにより、真性キャリア密度はシリコン半導体よりも少なくなるので、オフ電流が低減する。
【００４１】
第２半導体層１３２を酸化物半導体または酸窒化物半導体で形成する場合、コンタクトプラグ１４０、第１ゲート電極１２６が第２半導体層１３２と接触する部分は、酸素を引き寄せて酸化しやすい金属材料で形成されていることが好ましい。そのような金属材料として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などが例示され、特にチタンを用いることが好ましい。このような金属材料は、酸化物半導体および酸窒化物半導体から酸素を引き抜く作用がある。すなわち、第１ゲート電極１２６およびコンタクトプラグ１４０と接触する第２半導体層１３２は、当該接触領域近傍の酸素が引き抜かれることにより、酸素空孔欠陥ができ、これがドナーとして作用するので、当該接触部の接触抵抗を下げることができる。
【００４２】
第２トランジスタ１０４のオフ電流が極めて低い場合、キャパシタ１０６に蓄積された電荷が第２トランジスタ１０４のオフリーク電流によって短時間に消失してしまうことを防ぐことができる。キャパシタ１０６の電位は第１トランジスタ１０２のゲートに印加されるので、第１トランジスタ１０２のゲートの電位を極めて長時間にわたって保持することが可能となる。
【００４３】
上記のようなメモリセル１００を用い、それをマトリクス状に配列させることでメモリセルアレイを構成することができる。図３は、メモリセル１００を用いて構成される２×２のメモリセルアレイの平面図を示し、図４はその等価回路を示す。図３で示すメモリセル１００は、共通電位線１１０を隣接するメモリセルと共有している。行方向に配設されるワード線（第１ワード線１１２、第２ワード線１１４）には、第２トランジスタ１０４、キャパシタ１０６が接続され、列方向に配設されるビット線（ビット線１０８ａ、ビット線１０８ｂ）には、第１トランジスタ１０２および第２トランジスタ１０４が接続されている。
【００４４】
図３において、第１ワード線１１２と第２ワード線１１４は同じ層の上に形成され、それぞれ第２ゲート電極１３６、キャパシタ電極１３８と接続している。ビット線１０８ａ、ビット線１０８ｂおよび共通電位線１１０は、ワード線とは別の層上に形成されている。ワード線（第１ワード線１１２、第２ワード線１１４）と、ビット線１０８ａおよび共通電位線１１０で囲まれる領域に第１トランジスタ１０２、第２トランジスタ１０４およびキャパシタ１０６が重畳するように配置されている。このため、メモリセル１００が占める面積は、それぞれの素子を並置させた場合に比べて小さくなっている。
【００４５】
また、図３の例によれば、２つのトランジスタと一つのキャパシタで構成されるメモリセル１００を用いる場合であっても、２×２のメモリセルアレイにおいて、ワード線およびビット線とメモリセルのトランジスタ等を接続するために必要なコンタクトホールの数は７個で良いことを示している。このように図１で示すメモリセルの構成は、メモリセルアレイを構成するために必要なコンタクトホールの数を削減でき、しかも前述のように、メモリセル１００を構成する素子が重畳するように配置されるので、半導体記憶装置の記憶容量を増加させることができる。
【００４６】
＜メモリセルの動作＞
図４で示すメモリセルは、第２トランジスタ１０４のオフ電流が極めて小さい場合、キャパシタ１０６に蓄積した電荷を保持できる期間が長いため、頻繁なリフレッシュ動作（記憶データの再書き込みの動作）を必要とせず、データの書き込みおよび読み出しを高速に行うことができる。また、これにより半導体記憶装置の動作に必要な電力を削減することができる。
【００４７】
以下に、図４に示すメモリセル１００およびこれと同じ構成を有するメモリセル１０１に、データを書き込む動作およびデータを読み出す動作について説明する。ここでは、その一例として、メモリセル１００へ書き込むデータを「１」とし、メモリセル１０１へ書き込むデータを「０」とする場合について説明する。
【００４８】
＜書き込みの動作＞
第１ワード線１１２に電位Ｖ１を与え、メモリセル１００およびメモリセル１０１の第２トランジスタ１０４をオン状態とする。このとき、他の行の第１ワード線には電位Ｖ０（＝０Ｖ）を与え、他の行に属するメモリセルの第２トランジスタはオフ状態とする。ビット線１０８ａには電位Ｖ２を与え、ビット線１０８ｂには電位Ｖ３（＝０Ｖ）を与える。なお、第２ワード線１１４の電位は０Ｖとしておく。このとき、共通電位線１１０は電位Ｖ２が与えられている。
【００４９】
これにより、メモリセル１００のフローティングゲート部ＦＧには電位Ｖ２が与えられる。また、メモリセル１０１のフローティングゲート部ＦＧには電位Ｖ３（＝０Ｖ）が与えられる。なお、電位Ｖ２は第１トランジスタのしきい値電圧よりも高い電位であるものとする。ここで、電位Ｖ２は、電位Ｖ１と同程度または電位Ｖ１以下とするのが好ましい。
【００５０】
そして、第１ワード線１１２の電位を０Ｖとして、メモリセル１００およびメモリセル１０１の第２トランジスタ１０４をオフ状態とすることで、書き込みの動作は終了する。書き込み終了時には、ビット線１０８ａおよびビット線１０８ｂの電位を変化させる前に、第１ワード線１１２の電位を０Ｖとなるようにする。
【００５１】
書き込み後において、データ「１」が書き込まれたメモリセル１００のしきい値はＶｗ１となり、データ「０」が書き込まれたメモリセル１０１のしきい値はＶｗ０となる。ここで、メモリセルのしきい値とは、第１トランジスタ１０２のソース電極とドレイン電極の間の抵抗状態が変化する、第２ワード線１１４の電圧をいうものとする。なお、ここでは、Ｖｗ０＞０＞Ｖｗ１である。
【００５２】
＜読み出しの動作＞
メモリセル１００およびメモリセル１０１に接続する第２ワード線１１４を読み出し電位とする。読み出し電位は、例えば、０Ｖとする。第２ワード線１１４に読み出し電位が与えられた場合、メモリセル１００の第１トランジスタ１０２はオン状態、メモリセル１０１の第１トランジスタはオフ状態となっている。
【００５３】
このとき、他の第２ワード線の電位はＶＬを与える。電位ＶＬは、しきい値Ｖｗ１よりも低い電位とする。それにより、他のメモリセルでは、データ「１」またはデータ「０」が書き込まれているいずれの場合であっても、第１トランジスタはオフ状態となっている。
【００５４】
ビット線１０８ａ、ビット線１０８ｂには予め所定の電位が与えられている（例えば、電位Ｖ１）。メモリセル１００の第１トランジスタ１０２はオン状態であるため、ビット線１０８ａと共通電位線１１０の間は導通状態となる。一方、メモリセル１０１の第１トランジスタはオフ状態となっているため、ビット線１０８ｂと共通電位線１１０の間は非導通状態となる。この読み出し動作の間、共通電位線１１０の電位は０Ｖとしておく。そのため、ビット線１０８ａ、ビット線１０８ｂの電位をセンスアンプで検出することにより、データを読み出すことができる。この読み出し動作の間、第１ワード線１１２の電位は０Ｖであり、第２トランジスタ１０４をオフ状態としている。一方、他のメモリセルにつながる第２ワード線はＶＬとされているので、これにより第２トランジスタがオン状態になってしまうのを防ぐために、他のメモリセルにつながる第１ワード線の電位もＶＬとしておく。
【００５５】
上記で説明した動作電位は、例えば、Ｖ１＝２Ｖ、Ｖ２＝１．５Ｖ、ＶＨ＝２Ｖ、ＶＬ＝−２Ｖとすることができる。
【００５６】
図３および図４で示すメモリセルアレイのように、メモリセル１００とメモリセル１０１とで共通電位線を共有するようにすることで、ビット線の数に比べて共通電位線の本数を減らすことができる。これによりメモリセルアレイの集積密度を向上させることができる。
【００５７】
＜製造工程の一例＞
図３で示されるメモリセルアレイの作製方法について例示する。以下の説明では、図３のＡ１−Ａ２切断線、Ｂ１−Ｂ２およびＣ１−Ｃ２切断線に対応する断面構造を参照しながら説明する。
【００５８】
図５は、第１トランジスタのゲート電極等を形成する段階を示す。図５において、（Ａ）は図３のＡ１−Ａ２切断線に対応した断面図、（Ｂ）はＢ１−Ｂ２切断線に対応した断面図、（Ｃ）はＣ１−Ｃ２切断線に対応した断面図を示す（以下、図６乃至図９の説明において同じ）。
【００５９】
第１半導体層１１６は結晶性半導体によって形成する。例えば、第１半導体層１１６は、シリコンウエハーのような単結晶半導体基板によって形成する。また、絶縁表面に単結晶半導体層が設けられたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｒａｔｏｒ）基板によって第１半導体層１１６を形成することができる。素子分離絶縁層１１８は、隣接するトランジスタ同士を電気的に分離するために設けられており、トランジスタの誤動作を防止している。
【００６０】
第１半導体層１１６の上に、ゲート絶縁層として機能する第１絶縁層１２４を形成する。第１絶縁層１２４は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む膜の単層構造または積層構造で形成する。
【００６１】
第１ゲート電極１２６は、モリブデン、タングステン、チタン、クロムなどの金属、またはｎ型若しくはｐ型にドープしたシリコンで形成する。第１ゲート電極１２６の上部は、第２トランジスタの半導体層と接触するため、半導体層とオーミックコンタクトが形成できる導電性材料であることが好ましい。そのため、第１ゲート電極１２６の上部を第２トランジスタの半導体層とオーミックコンタクトが形成できる金属材料で形成しても良い。例えば、後の工程で形成される第２トランジスタの半導体層が、酸化亜鉛を成分とする酸化物半導体で形成される場合、第１ゲート電極１２６の下部をｎ型にドープされたポリシリコンで形成し、当該半導体層と接触する部分（第１ゲート電極１２６の上部）をチタン、モリブデン、若しくはタングステンで形成することが好ましい。
【００６２】
図５（Ａ）は、第１トランジスタのチャネル領域が形成される部分の断面図であり、第１半導体層１１６上に第１絶縁層１２４と、第１ゲート電極１２６が設けられ、それらを被覆するように第２絶縁層１２８が形成されている状態を示す。第２絶縁層１２８の材質に限定はないが、例えば窒化シリコン膜で形成すると、第１ゲート電極１２６の酸化を防ぐことができる。
【００６３】
第１半導体層１１６に形成される浅い不純物領域１２０は、ソース領域またはドレイン領域の一部として機能するものである。浅い不純物領域１２０は、第１ゲート電極１２６の近傍まで達するように形成され、エクステンションとも呼ばれる。この浅い不純物領域１２０を設けることにより、チャネル長が短くなった場合でもオフ電流の増加が抑制され、トランジスタのオンオフ比を向上させることができる。
【００６４】
図５（Ｂ）は第１トランジスタの外側であり、素子分離絶縁層１１８の上に第１ゲート電極１２６が延びている状態を示す。図５（Ｃ）は、第２トランジスタが形成される領域の断面であり、この部分には第１トランジスタのゲート電極は形成されていない。また、図５（Ｃ）は、後の工程で第２トランジスタが形成される領域を示し、この段階では、素子分離絶縁層１１８、浅い不純物領域１２０、第２絶縁層１２８が形成されているだけである。
【００６５】
図６（Ａ）、図６（Ｂ）、図６（Ｃ）は、第１ゲート電極１２６の側壁部分に第３絶縁層１３０を形成する段階を示す。第３絶縁層１３０の材質は、酸化シリコンが好ましく、窒化シリコンなど他の絶縁材料であっても良い。第３絶縁層１３０は、第１ゲート電極１２６を埋め込むように絶縁層を形成した後、第１ゲート電極１２６の側壁部に絶縁層が残存するように当該絶縁層を異方性エッチングして形成する。これにより、第１ゲート電極１２６の側面部に設けられる第３絶縁層１３０は、自己整合的に形成される。また、この段階で、第１ゲート電極１２６の上部が露出するように、第２絶縁層１２８のエッチングも行う。
【００６６】
第１半導体層１１６にソース領域およびドレイン領域を形成する第１不純物領域１２２、第２不純物領域１２３を形成する。第１不純物領域１２２および第２不純物領域１２３は、ｎチャネル型トランジスタの場合、リン、ヒ素などドナー不純物をドーピングすることで形成する（ｐチャネル型トランジスタを形成する場合は、ボロンなどアクセプタ不純物を添加する）。この工程では、第１ゲート電極１２６および第３絶縁層１３０がドーパントを遮蔽するマスクとして機能する。このため第１不純物領域１２２および第２不純物領域１２３は自己整合的に形成される。第１半導体層１１６にドーパントを添加する深さは、浅い不純物領域１２０よりも深くする。これにより第１不純物領域１２２および第２不純物領域１２３は低抵抗化が図られる。
【００６７】
図７（Ａ）、図７（Ｂ）、図７（Ｃ）は第２半導体層１３２を形成する段階を示す。第２半導体層１３２は第２トランジスタを形成するためのものである。第２半導体層１３２は第１ゲート電極１２６、第３絶縁層１３０、第１不純物領域１２２および第２不純物領域１２３が被覆されるように形成する。
【００６８】
第２半導体層１３２は、バンドギャップがシリコン半導体の１．１２ｅＶよりも大きな半導体材料により形成する。例えば、バンドギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上の半導体材料を用いる。かかる半導体として、酸化物半導体、窒化物半導体、炭化物半導体、半導体特性を示すダイヤモンド薄膜を用いることができる。
【００６９】
酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。
【００７０】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。このような酸化物半導体材料は、Ｇａを他の元素で代替することが可能であり、これを一般化して表記すると、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）のように表すことができる。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
【００７１】
酸化物半導体膜をスパッタリング法で作製する場合、ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用いるのが好適である。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、ｙ＝１）、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］）の組成比を有するターゲットなどを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用いることもできる。
【００７２】
図７で示すように第１半導体層１１６を用いてトランジスタが形成された基板上に第２半導体層１３２として酸化物半導体膜をスパッタリング法で形成する場合、成膜時の基板加熱温度は室温から５００℃程度であれば良い。そのため、第１ゲート電極１２６として耐熱性の低いアルミニウム合金を使用することもでき、また、第１半導体層１１６に形成された浅い不純物領域１２０、第１不純物領域１２２および第２不純物領域１２３に添加された不純物元素が拡散して濃度分布が変わってしまうことがない。なお、第２半導体層１３２の膜厚は１０ｎｍ〜１００ｎｍ、好ましくは２０ｎｍ〜５０ｎｍの厚さで形成する。
【００７３】
図８（Ａ）、図８（Ｂ）、図８（Ｃ）は第２半導体層１３２を、第２トランジスタが形成される位置に合わせて分離加工し、ゲート絶縁層として用いる第４絶縁層１３４を形成する段階を示す。分離加工された後の第２半導体層１３２は、第３絶縁層１３０に沿うように設けられ、一端が第１ゲート電極１２６と接触し他端が第１不純物領域１２２と接する形態を有している。
【００７４】
第２半導体層１３２をこのような形態に加工するには、第２半導体層１３２上にマスクを形成し、エッチング加工を行うことで形成される。なお、このエッチング加工のとき、第２半導体層１３２上に形成したマスクをそのまま用いて、一対の第１ゲート電極１２６の内側に残存する第３絶縁層１３０を除去しても良い。この部分には第２半導体層１３２が残存しないので、第３絶縁層１３０を設けておく必要は必ずしもないからである。
【００７５】
第４絶縁層１３４は第２半導体層１３２の全面が被覆されるように形成する。また、第４絶縁層１３４は、第１ゲート電極１２６の上部を覆うように形成して、キャパシタの誘電体膜としても用いる。第４絶縁層１３４は、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、などの酸化物絶縁材料で形成するのが好適である。第４絶縁層１３４の厚さに限定はないが、トランジスタを微細化する場合には薄くするのが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。
【００７６】
図９（Ａ）、図９（Ｂ）、図９（Ｃ）は、第２トランジスタのゲート電極およびキャパシタの電極を形成する段階を示す。第２トランジスタの第２ゲート電極１３６は、第１トランジスタの第１ゲート電極１２６の斜め上側に形成する。すなわち、第２ゲート電極１３６は、第２半導体層１３２が第１ゲート電極１２６と第１不純物領域１２２との間を架橋する部分、具体的には第３絶縁層１３０と重畳する部分において、第４絶縁層１３４と重畳するように形成する。第２トランジスタを構成する第２ゲート電極１３６およびキャパシタを構成するキャパシタ電極１３８をこのような配置とすることで、第１トランジスタと第２トランジスタを極めて近接して設けることができる。
【００７７】
第２トランジスタのチャネル長およびチャネル幅は、第１ゲート電極１２６の側部に設けた第３絶縁層１３０の形状によっても制御可能である。第２半導体層１３２が第１ゲート電極１２６と第１不純物領域１２２を架橋する距離は、第１ゲート電極１２６の高さによってある程度制御可能でもある。いずれにしても、第２トランジスタを微細化する目的において、本形態の構造は好適である。
【００７８】
キャパシタ電極１３８は第４絶縁層１３４を挟んで第１ゲート電極１２６と重畳するように形成する。キャパシタは第１トランジスタと重畳するように設けられるので、メモリセルにおいてキャパシタが占める投影面積はほとんど無視することができる。第２トランジスタの第２ゲート電極１３６とキャパシタ電極１３８は同じフォトマスクで形成されるので、アライメントのずれがあっても第２ゲート電極１３６とキャパシタ電極１３８が接触して短絡することはない。
【００７９】
図１０乃至図１２は配線形成の段階を示している。図１０は図３におけるＡ１−Ａ２切断線に対応した断面、図１１は図３におけるＢ１−Ｂ２切断線に対応した断面、図１２は図３におけるＣ１−Ｃ２切断線に対応した断面図を示す。
【００８０】
第５絶縁層１４２は、第１トランジスタ、第２トランジスタおよびキャパシタを埋設する層間絶縁層である。第１不純物領域１２２とコンタクトするコンタクトプラグ１４０はタングステンなどの金属で形成する。コンタクトプラグ１４０は、気相成長法（ＣＶＤ法）により反応ガスとして六フッ化タングステンなどを用い、第５絶縁層１４２に形成されたコンタクトホールが埋め込まれるようにタングステン膜を堆積させる。この場合、タングステン膜を成膜する前に、バリアメタルとしてチタン、モリブデンなどの金属膜を形成しておいても良い。タングステン膜を第５絶縁層１４２の上に成膜した後、化学的機械研磨（ＣＭＰ）により、タングステン膜を研削し、第５絶縁層１４２の表面を平坦化する。これにより、コンタクトプラグ１４０が第５絶縁層１４２に埋め込まれる。コンタクトプラグ１４０は、その上層に形成されるビット線１０８ａ、ビット線１０８ｂ、共通電位線１１０、第１ワード線１１２および第２ワード線１１４と接続される。第１ワード線１１２および第２ワード線１１４は第６絶縁層１４４に埋設され、ビット線１０８ａ、ビット線１０８ｂ、共通電位線１１０は第７絶縁層１４６に埋設されている。
【００８１】
以上のようにして、図３に示すメモリセルアレイを作製することができる。このような作製方法によれば、メモリセルへのデータの書き込み制御を行う第２トランジスタを、ＭＯＳトランジスタのゲート電極とソース領域との間を架橋するように設けることで、一つのメモリセルが専有する面積を縮小することができる。これにより、一つのメモリセルを構成するのに２つのトランジスタを必要とする場合でも、第１トランジスタと第２トランジスタが重畳するように設けられるので、１セル当たりの面積を増大させることなくメモリセルを構成することができる。
【００８２】
＜第２トランジスタについて＞
第２トランジスタを構成する第２半導体層１３２は、低いオフ電流が求められる。例えば、第２トランジスタ１０４の室温（２５℃）でのオフ電流が１０ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下であれば、キャパシタ１０６の容量値が１０ｆＦ程度である場合に、少なくとも１０４秒以上のデータ保持が可能である。
【００８３】
オフ電流の極めて小さいトランジスタは、第２半導体層１３２に含まれる不純物の濃度を低減し、より真性半導体に近づけることで得ることができる。以下に、第２半導体層１３２として酸化物半導体を用いる場合に、その高純度化を図る一例を説明する。
【００８４】
酸化物半導体は、上記のようにインジウム、ガリウム、亜鉛、錫から選ばれた元素を一種または複数種含み、当該元素の酸化物である。従って、酸化物半導体を構成する前記元素以外の元素は不純物として捉えることができる。例えば、水素は酸化物半導体に含まれることによりドナーとして振る舞うことが知られている。酸化物半導体に含まれる水素は、成膜段階で水素としてまたは水酸基として膜中に含まれるものが存在すると考えられる。水素および水酸基の供給源は、酸化物半導体膜を成膜するチャンバーの残留ガスがその一因として考えられ、これは不可避的に混入してしまう。
【００８５】
酸化物半導体膜に不純物として含まれた水素や水酸基を除去するには、熱処理をすることが好ましい。熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除去し、それと同時またはその後で酸化物半導体に酸素を供給して欠陥を修復することで、より高抵抗の酸化物半導体を得ることができる。
【００８６】
このような効果が得られる熱処理の温度は、２５０℃以上５５０℃未満、好ましくは３００℃以上５００℃以下である。熱処理時の雰囲気は、不活性ガス雰囲気下、窒素雰囲気下、または露点−３０℃以下の空気中で行うことが好ましい。熱処理時の雰囲気に水素や水分が含まれていると、それが酸化物半導体に混入してしまうからである。そのため、不活性ガス雰囲気下、窒素雰囲気下であっても、当該雰囲気に水素や水分が混入していることは好ましくなく、窒素や、ヘリウム、ネオン、アルゴン等の不活性ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする必要がある。
【００８７】
上記のような処理により、酸化物半導体中からドナーとなり得る水素を除去することで、真性または限りなく真性に近い酸化物半導体を得ることができる。
【００８８】
上述の熱処理には水素や水分などを除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体層の形成後やゲート絶縁層の形成後、ゲート電極の形成後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【００８９】
熱処理によって水素や水分が除去された酸化物半導体は、それが除去されたことにより多くの欠陥を含むことになる。酸化物半導体に含まれるこのような欠陥は、酸素を供給して修復する必要がある。例えば、酸化物半導体を水素、水分が除去された高純度酸素雰囲気中で熱処理する。他の方法として、第４絶縁層１３４の形成後に不活性ガス雰囲気下、または酸素雰囲気下で熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、第４絶縁層１３４が酸素を過剰に含む場合、第２半導体層１３２に酸素を供給し、酸素欠損を補填して真性半導体または真性半導体に限りなく近い半導体層とすることができる。
【符号の説明】
【００９０】
１００  メモリセル
１０１  メモリセル
１０２  第１トランジスタ
１０４  第２トランジスタ
１０６  キャパシタ
１０８  ビット線
１０８ａ  ビット線
１０８ｂ  ビット線
１１０  共通電位線
１１２  第１ワード線
１１４  第２ワード線
１１６  第１半導体層
１１８  素子分離絶縁層
１２０  浅い不純物領域
１２２  第１不純物領域
１２３  第２不純物領域
１２４  第１絶縁層
１２６  第１ゲート電極
１２８  第２絶縁層
１３０  第３絶縁層
１３２  第２半導体層
１３４  第４絶縁層
１３６  第２ゲート電極
１３８  キャパシタ電極
１４０  コンタクトプラグ
１４２  第５絶縁層
１４４  第６絶縁層
１４６  第７絶縁層
【図１】
0005844618.tif 000002
【図２】
0005844618.tif 000003
【図３】
0005844618.tif 000004
【図４】
0005844618.tif 000005
【図５】
0005844618.tif 000006
【図６】
0005844618.tif 000007
【図７】
0005844618.tif 000008
【図８】
0005844618.tif 000009
【図９】
0005844618.tif 000010
【図１０】
0005844618.tif 000011
【図１１】
0005844618.tif 000012
【図１２】
0005844618.tif 000013