(57)【特許請求の範囲】
【請求項１】
第１の電圧を電圧変換して第２の電圧を出力する電圧変換回路と、
当該電圧変換回路を駆動制御する制御回路と、
前記第１の電圧および第２の電圧を電力源として前記制御回路を動作させるための所定電流値の駆動電流を生成し、当該駆動電流を前記制御回路に供給する内部電源生成回路と、を備え、
前記内部電源生成回路は、
前記第１の電圧から第１の電流を生成する第１の電流生成部と、
前記第２の電圧から第２の電流を生成する第２の電流生成部と、を有し、
前記第２の電流生成部は、
前記第２の電圧から第１の基準電流を生成する第１の基準電流源と、
前記第１の基準電流から、前記第１の電流と同等の変化特性を有する第３の電流を差し引いて第４の電流を生成する生成部と、を備え、前記第４の電流を前記第２の電流とし、
前記第１の電流は、前記電圧変換回路の負荷が第１の負荷から前記負荷の大きさが前記第１の負荷よりも大きい第２の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し、
前記第２の電流は、前記負荷が前記第１の負荷から前記第２の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し、
前記内部電源生成回路は、前記第１の電流と前記第２の電流との和を、前記駆動電流として前記制御回路に供給することを特徴とするスイッチング電源回路。
【請求項２】
前記第１の電流生成部は、
前記第１の電圧から第２の基準電流を生成する第２の基準電流源と、
前記第２の基準電流から前記第１の電流および前記第３の電流を生成する生成部と、
を備えることを特徴とする請求項１記載のスイッチング電源回路。
【請求項３】
前記第１の電流生成部は、
前記第２の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項２記載のスイッチング電源回路。
【請求項４】
前記第１の電流生成部は、
前記第１の電圧から第２の基準電流を生成する第２の基準電流源と、
前記第２の電圧から第３の基準電流を生成する第３の基準電流源と、
前記第２の基準電流を利用して前記第１の電流を生成する生成部と、
前記第３の基準電流を利用して前記第３の電流を生成する生成部と、
を備えることを特徴とする請求項１から請求項３のいずれか１項に記載のスイッチング電源回路。
【請求項５】
前記第１の電流生成部は、
前記第２の基準電流および前記第３の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項４記載のスイッチング電源回路。
【請求項６】
前記電流リミッタは、
ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴とする請求項３または請求項５に記載のスイッチング電源回路。
【請求項７】
前記ピースワイズリニア信号は、
前記負荷が前記第１の負荷から前記第２の負荷に切り替わるときの信号値が予め設定した所定値から零まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの信号値が零から前記所定値まで線形に変化する信号であることを特徴とする請求項６記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関する。
【背景技術】
【０００２】
スイッチング電源回路は、電池等の電源電圧を電子機器等の負荷を駆動するための所要の電圧に変換するための回路であり、一般的には降圧型と昇圧型とに大別される。
降圧型のスイッチング電源回路は、例えば、パソコンにおいて、相対的に高電圧である蓄電池の出力電圧を、相対的に低電圧で駆動され大電流を消費するＣＰＵ等の集積回路用の電源電圧に変換するために利用される。
【０００３】
昇圧型のスイッチング電源回路は、例えば、太陽電池を用いた発電システムにおいて、相対的に低電圧である太陽電池の出力電圧を、相対的に高電圧である家庭用電源等の電源電圧に変換するために利用される。
スイッチング電源回路は、スイッチ、インダクタ、および前記スイッチのオンオフをパルス制御する制御回路を含んで構成される。
【０００４】
このようなスイッチング電源回路は、消費電力を小さくするために、制御回路の電源電圧を低くすることが望まれる。
従来、制御回路の電源電圧を低くするようにしたスイッチング電源回路として、例えば、図１０に示すスイッチング電源回路が提案されている。また、このような制御回路の電源電圧を低くするようにしたスイッチング電源回路として、入力電源の投入時と出力の軽負荷または無負荷時に比較して、スイッチング素子が定常動作を行っているときの方が、制御回路に供給する直流電圧の経路に設けられる抵抗器の消費電力が小さくなるように構成したスイッチング電源回路も提案されている（例えば、特許文献１参照）。
【０００５】
図１０に示したスイッチング電源回路は、内部電源生成回路Ｖｓｕｐｇｅｎと、制御回路Ｃｔｒｌと、電圧変換回路Ｃｏｎｖとを備えている。
内部電源生成回路Ｖｓｕｐｇｅｎは、演算増幅器ＡＭＰ１、電流源Ｓ１、電流リミッタＩｇｅｎ１、カレントミラー回路ＣＭ１およびＣＭ２、バイパス容量Ｃｓｕｐを含んで構成される。
【０００６】
バイパス容量Ｃｓｕｐは、制御回路Ｃｔｒｌが極めて重負荷となったとき、内部電源電圧Ｖｓｕｐの急激な低下を防ぐための容量である。
演算増幅器ＡＭＰ１は、非反転入力端子に基準電圧Ｖｒｅｆ１が与えられ、反転入力端子に内部電源電圧Ｖｓｕｐが与えられ、基準電圧Ｖｒｅｆ１と内部電源電圧Ｖｓｕｐとの差分に応じた信号を電流源Ｓ１の制御端子に出力する。
【０００７】
電流源Ｓ１はＮチャネルＭＯＳトランジスタで構成され、制御端子であるゲートに演算増幅器ＡＭＰ１の出力信号が与えられ、内部電源電圧Ｖｓｕｐに応じた電流Ｉｇ１を生成する。
電流リミッタＩｇｅｎ１は、電流源Ｓ１の電流Ｉｇ１がリミット電流Ｉｒｅｆを越えないように制限する回路である。
【０００８】
電流リミッタＩｇｅｎ１は、例えば、スイッチング電源回路への入力電圧Ｖｉｎを電源電圧とする定電流源Ｉｒｅｆと、ＮチャネルＭＯＳトランジスタＮ１およびＮ２とを含み、ＮチャネルＭＯＳトランジスタＮ１およびＮ２は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がＮチャネルＭＯＳトランジスタＮ１のドレインおよび定電流源Ｉｒｅｆの一端に接続されている。
【０００９】
カレントミラー回路ＣＭ１は、入力電圧Ｖｉｎを電源電圧として、電流源Ｓ１の電流Ｉｇ１をミラーしてミラー電流Ｉｍ１を生成し、バイパス容量Ｃｓｕｐに電荷を供給し、内部電源電圧Ｖｓｕｐを生成する。
カレントミラー回路ＣＭ１は、ソースが入力端子１０１に接続され且つダイオード接続されたＰチャネルＭＯＳトランジスタＰ１と、ソースが入力端子１０１に接続され且つゲートがＰチャネルＭＯＳトランジスタＰ１のゲートと共通接続されたＰチャネルＭＯＳトランジスタＰ２と、これらＰチャネルＭＯＳトランジスタＰ１およびＰ２のゲートの共通接続部と入力端子１０１との間に介在し、スイッチとして機能するＰチャネルＭＯＳトランジスタＰ３と、ＰチャネルＭＯＳトランジスタＰ１のゲートとドレインとの間に介在し、ＰチャネルＭＯＳトランジスタＰ１のゲートドレイン間のオンオフを行うＰチャネルＭＯＳトランジスタＰ４とを含んで構成される。
【００１０】
カレントミラー回路ＣＭ２は、スイッチング電源回路の出力電圧Ｖｏｕｔを電源電圧として、電流源Ｓ１の電流Ｉｇ１をミラーしてミラー電流Ｉｍ２を生成し、バイパス容量Ｃｓｕｐに電荷を供給し、内部電源電圧Ｖｓｕｐを生成する。
カレントミラー回路ＣＭ２は、ソースが出力端子１０２に接続され且つダイオード接続されたＰチャネルＭＯＳトランジスタＰ５と、ソースが出力端子１０２に接続され且つゲートがＰチャネルＭＯＳトランジスタＰ５のゲートと共通接続されたＰチャネルＭＯＳトランジスタＰ６と、これらＰチャネルＭＯＳトランジスタＰ５およびＰ６のゲートの共通接続部と出力端子１０２との間に介在し、スイッチとして機能するＰチャネルＭＯＳトランジスタＰ７と、ＰチャネルＭＯＳトランジスタＰ５のゲートおよびドレイン間に介在し、ＰチャネルＭＯＳトランジスタＰ５のゲートドレイン間のオンオフを行うＰチャネルＭＯＳトランジスタＰ８とを含んで構成される。
【００１１】
そして、カレントミラー回路ＣＭ１のＰチャネルＭＯＳトランジスタＰ１およびカレントミラー回路ＣＭ２のＰチャネルＭＯＳトランジスタＰ５のドレインは互いに結線され、電流源Ｓ１の電流Ｉｇ１を受ける。カレントミラー回路ＣＭ１のＰチャネルＭＯＳトランジスタＰ２およびカレントミラー回路ＣＭ２のＰチャネルＭＯＳトランジスタＰ６のドレインは互いに結線される。
【００１２】
また、内部電源生成回路Ｖｓｕｐｇｅｎは、選択信号ＳＥＬと、選択信号ＳＥＬを反転した反転選択信号ＳＥＬ＿Ｂにより、カレントミラー回路ＣＭ１およびＣＭ２の動作を切り替える。
すなわちＰチャネルＭＯＳトランジスタＰ３およびＰチャネルＭＯＳトランジスタＰ８のゲートには選択信号ＳＥＬが入力され、ＰチャネルＭＯＳトランジスタＰ４およびＰチャネルＭＯＳトランジスタＰ７のゲートには反転選択信号ＳＥＬ＿Ｂが入力される。
【００１３】
そして、起動時には、選択信号ＳＥＬ及び反転選択信号ＳＥＬ＿Ｂによりカレントミラー回路ＣＭ１を選択し、入力端子１０１の入力電圧Ｖｉｎから内部電源電圧Ｖｓｕｐを生成するためカレントミラー回路ＣＭ１を動作させる。
定常時には、選択信号ＳＥＬ及び反転選択信号ＳＥＬ＿Ｂの論理を反転してカレントミラー回路ＣＭ２を選択し、出力端子１０２の出力電圧Ｖｏｕｔから内部電源電圧Ｖｓｕｐを生成するためカレントミラー回路ＣＭ２を動作させる。
【００１４】
また、出力の負荷が重負荷になったとき、選択信号ＳＥＬ及び反転選択信号ＳＥＬ＿Ｂの論理を起動時と同じ論理にして、カレントミラー回路ＣＭ１を動作させる。
そして、内部電源生成回路Ｖｓｕｐｇｅｎで生成された内部電源電圧Ｖｓｕｐを電源電圧として制御回路Ｃｔｒｌが動作し、制御回路Ｃｔｒｌが電圧変換回路Ｃｏｎｖを構成するスイッチング素子を制御することにより、電圧変換回路Ｃｏｎｖにより入力電圧Ｖｉｎが一定電圧に変換されて出力電圧Ｖｏｕｔとして出力端子１０２から出力される。
【００１５】
ここで、図１０に示したスイッチング電源回路における内部電源生成回路Ｖｓｕｐｇｅｎの動作を詳述する。
図１１は、内部電源生成回路Ｖｓｕｐｇｅｎを説明するためのタイミングチャートである。図１１において、（ａ）は選択信号ＳＥＬ、（ｂ）は反転選択信号ＳＥＬ＿Ｂ、（ｃ）はカレントミラー回路ＣＭ１のミラー電流Ｉｍ１、（ｄ）はカレントミラー回路ＣＭ２のミラー電流Ｉｍ２、（ｅ）は制御回路Ｃｔｒｌへの供給電流Ｉｓｕｐを表したものである。
【００１６】
まず、起動時には、選択信号ＳＥＬはハイレベルであり（図１１（ａ））、反転選択信号ＳＥＬ＿Ｂはローレベルである（図１１（ｂ））。
そのため、ＰチャネルＭＯＳトランジスタＰ３はオフ、ＰチャネルＭＯＳトランジスタＰ４はオンとなる。すなわち、カレントミラー回路ＣＭ１は動作し、ミラー電流Ｉｍ１を出力する（図１１（ｃ））。
【００１７】
一方、ＰチャネルＭＯＳトランジスタＰ７はオン、ＰチャネルＭＯＳトランジスタＰ８はオフとなるため、ＰチャネルＭＯＳトランジスタＰ５、Ｐ６は、共通接続部であるゲートが高電圧となりオフする。すなわち、カレントミラー回路ＣＭ２は動作せずミラー電流Ｉｍ２は“０”となる（図１１（ｄ））。したがって、供給電流Ｉｓｕｐは、ミラー電流Ｉｍ１相当となる。
【００１８】
次に、定常時には、選択信号ＳＥＬはローレベルに切り替わり（図１１（ａ））、反転選択信号ＳＥＬ＿Ｂはハイレベルに切り替わる（図１１（ｂ））。このとき、選択信号ＳＥＬと反転選択信号ＳＥＬ＿Ｂとは論理が反転するので、カレントミラー回路ＣＭ１は動作が停止してミラー電流Ｉｍ１は“０”に遷移する（図１１（ｃ））。一方、カレントミラー回路ＣＭ２は動作を開始してミラー電流Ｉｍ２は“０”から増加し（図１１（ｄ））、これが供給電流Ｉｓｕｐとなる（図１１（ｅ））。
【００１９】
そして、重負荷時には、再び選択信号ＳＥＬはハイレベルとなり（図１１（ａ））、反転選択信号ＳＥＬ＿Ｂはローレベルとなって（図１１（ｂ））、カレントミラー回路ＣＭ１は動作を開始してミラー電流Ｉｍ１が“０”から増加して供給電流Ｉｓｕｐに遷移し（図１１（ｃ））、カレントミラー回路ＣＭ２は動作を停止してミラー電流Ｉｍ２は“０”に遷移する（図１１（ｄ））。
図１０に示したスイッチング電源回路は、上述した構成及びスイッチング動作により、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを切り替え、供給電流Ｉｓｕｐをバイパス容量Ｃｓｕｐに供給し、内部電源電圧Ｖｓｕｐを生成して制御回路Ｃｔｒｌへ電力供給を行う。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００３−２７４６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、図１０に示したスイッチング電源回路は、図１１（ｅ）に示すように、入力電圧Ｖｉｎを電源電圧として供給電流Ｉｓｕｐを生成している状態から、出力電圧Ｖｏｕｔを電源電圧として供給電流Ｉｓｕｐを生成する状態に切り替わるとき供給電流Ｉｓｕｐに変動、すなわち供給量の不足が生じる。
つまり、図１１（ｅ）に示すように、ＰチャネルＭＯＳトランジスタＰ３、Ｐ４、Ｐ７、Ｐ８がオンオフし、作動する回路がカレントミラー回路ＣＭ１とカレントミラー回路ＣＭ２とで切り替わるタイミングで、供給電流Ｉｓｕｐに変動が発生するという問題がある。
【００２２】
これはすなわち、カレントミラー回路ＣＭ１およびＣＭ２を構成するＰチャネルＭＯＳトランジスタＰ１〜Ｐ８のゲート容量や寄生容量における電荷の充放電の時定数に起因して、ミラー電流Ｉｍ１およびＩｍ２が、スイッチング素子としてのＰチャネルＭＯＳトランジスタＰ３、Ｐ４、Ｐ７、Ｐ８がオンオフして切り替わるタイミングで瞬間的に“０”または最終的な供給電流値に遷移しないため、図１１に示すように、スイッチング素子がオンオフして切り替わるタイミングで、供給電流Ｉｓｕｐに変動が生じる。
【００２３】
このように、供給電流Ｉｓｕｐに変動が生じると、バイパス容量Ｃｓｕｐへの電荷の供給量に変動が生じ、内部電源電圧Ｖｓｕｐに変動が生じて、制御回路Ｃｔｒｌの動作に影響を及ぼすことになる。
そして、供給電流Ｉｓｕｐの変動量は、上述した時定数による電力供給の不足時間などで決まる。
このような供給電流Ｉｓｕｐの変動を抑制するためには、バイパス容量Ｃｓｕｐの容量値を大きくする必要がある。これはすなわち、スイッチング電源回路の大型化を招くことになる。
特に、集積回路でスイッチング電源回路を実現する際には、大きな容量値の容量は、集積回路に内蔵することは困難であるため、集積回路の外に、外付け部品として容量を備える必要があり、部品数が多くなる。つまり、スイッチング電源回路全体が大型化する。
【００２４】
本発明は上記した点に鑑みて行われたものであり、バイパス容量の容量値を大きくすることなく、回路内で生成される供給電流の変動を抑制するようにしたスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、本発明の請求項１にかかるスイッチング電源回路は、第１の電圧を電圧変換して第２の電圧を出力する電圧変換回路と、当該電圧変換回路を駆動制御する制御回路と、前記第１の電圧および第２の電圧を電力源として前記制御回路を動作させるための所定電流値の駆動電流を生成し、当該駆動電流を前記制御回路に供給する内部電源生成回路と、を備え、前記内部電源生成回路は、前記第１の電圧から第１の電流を生成する第１の電流生成部と、前記第２の電圧から第２の電流を生成する第２の電流生成部と、を有し、前記第２の電流生成部は、前記第２の電圧から第１の基準電流を生成する第１の基準電流源と、前記第１の基準電流から、前記第１の電流と同等の変化特性を有する第３の電流を差し引いて第４の電流を生成する生成部と、を備え、前記第４の電流を前記第２の電流とし、前記第１の電流は、前記電圧変換回路の負荷が第１の負荷から前記負荷の大きさが前記第１の負荷よりも大きい第２の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し、前記第２の電流は、前記負荷が前記第１の負荷から前記第２の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し、前記内部電源生成回路は、前記第１の電流と前記第２の電流との和を、前記駆動電流として前記制御回路に供給することを特徴としている。
【００２８】
請求項２にかかるスイッチング電源回路は、請求項１記載のスイッチング電源回路において、前記第１の電流生成部は、前記第１の電圧から第２の基準電流を生成する第２の基準電流源と、前記第２の基準電流から前記第１の電流および前記第３の電流を生成する生成部と、を備えることを特徴としている。
請求項３にかかるスイッチング電源回路は、請求項２記載のスイッチング電源回路において、前記第１の電流生成部は、前記第２の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴としている。
【００２９】
請求項４にかかるスイッチング電源回路は、請求項１から請求項３のいずれか１項に記載のスイッチング電源回路において、前記第１の電流生成部は、前記第１の電圧から第２の基準電流を生成する第２の基準電流源と、前記第２の電圧から第３の基準電流を生成する第３の基準電流源と、前記第２の基準電流を利用して前記第１の電流を生成する生成部と、前記第３の基準電流を利用して前記第３の電流を生成する生成部と、を備えることを特徴としている。
【００３０】
請求項５にかかるスイッチング電源回路は、請求項４記載のスイッチング電源回路において、前記第１の電流生成部は、前記第２の基準電流および前記第３の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴としている。
請求項６にかかるスイッチング電源回路は、請求項３または請求項５に記載のスイッチング電源回路において、前記電流リミッタは、ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴としている。
【００３１】
請求項７にかかるスイッチング電源回路は、請求項６記載のスイッチング電源回路において、前記ピースワイズリニア信号は、前記負荷が前記第１の負荷から前記第２の負荷に切り替わるときの信号値が予め設定した所定値から零まで線形に変化し且つ前記負荷が前記第２の負荷から前記第１の負荷に切り替わるときの信号値が零から前記所定値まで線形に変化する信号であることを特徴としている。
【発明の効果】
【００３２】
本発明によれば、第１の電圧から生成した第１の電流と、第２の電圧から生成した第２の電流との和を駆動電流として制御回路に供給し、このとき第１の電流は、電圧変換回路の負荷が第１の負荷から負荷の大きさが第１の負荷よりも大きい第２の負荷に切り替わるときの電流値が零から駆動電流相当の電流値まで線形に変化し且つ負荷が第２の負荷から第１の負荷に切り替わるときの電流値が駆動電流相当の電流値から零まで線形に変化するように生成し、逆に第２の電流は、負荷が第１の負荷から第２の負荷に切り替わるときの電流値が駆動電流相当の電流値から零まで線形に変化し且つ負荷が第２の負荷から第１の負荷に切り替わるときの電流値が零から駆動電流相当の電流値まで線形に変化するように生成する。そのため、第１の電圧に基づく第１の電流と第２の電圧に基づく第２の電流との切り換えを、スイッチのオンオフを伴うことなく実現することができ、その結果、制御回路に供給する駆動電流の変動を抑制することができる。よって、制御回路に供給する駆動電流の変動を、バイパス容量の容量値の増加を伴うことなく実現することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態におけるスイッチング電源回路の一例を示す回路図である。
【図２】図１のスイッチング電源回路の具体的構成の一例を示す回路図である。
【図３】制御電流源の構成の一例を示す回路図である。
【図４】各部の電流波形を表すタイミングチャートの一例である。
【図５】各部の電流波形を表すタイミングチャートの一例である。
【図６】第２実施形態におけるスイッチング電源回路の一例を示す回路図である。
【図７】図２のスイッチング電源回路の具体的構成の一例を示す回路図である。
【図８】各部の電流波形を表すタイミングチャートの一例である。
【図９】各部の電流波形を表すタイミングチャートの一例である。
【図１０】従来のスイッチング電源回路の一例を示す回路図である。
【図１１】従来のスイッチング電源回路の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００３４】
以下、図面を参照して本発明の実施の形態を説明する。
（第１実施形態）
まず、本発明の第１実施形態における、スイッチング電源回路を説明する。
（スイッチング電源回路の構成）
図１は、第１実施形態におけるスイッチング電源回路の一例を示す回路図である。
【００３５】
第１実施形態におけるスイッチング電源回路１００は、内部電源生成回路Ｖｓｕｐｇｅｎ１と制御回路Ｃｔｒｌ１と電圧変換回路Ｃｏｎｖ１とを備えている。
第１実施形態における内部電源生成回路Ｖｓｕｐｇｅｎ１は、スイッチング電源回路１００の入力端子１０１および出力端子１０２のそれぞれに接続され、入力端子１０１の入力電圧Ｖｉｎ（第１の電圧）と出力端子１０２の出力電圧Ｖｏｕｔ（第２の電圧）とを選択的に入力し、入力端子１０１の入力電圧Ｖｉｎまたは出力端子１０２の出力電圧Ｖｏｕｔを電力供給源として制御回路Ｃｔｒｌ１に内部電源電圧Ｖｓｕｐ１を出力する。
【００３６】
内部電源生成回路Ｖｓｕｐｇｅｎ１は、電流源ＣＭ１１、ＣＭ１２、Ｓ１１（第２の基準電流源）およびＳ１２（第１の基準電流源）と、電流リミッタＩｇｅｎ１１およびＩｇｅｎ１２と、バイパス容量Ｃｓｕｐ１とを含んで構成される。ここで、バイパス容量Ｃｓｕｐ１は、制御回路Ｃｔｒｌ１が極めて重負荷であるときの変動を抑制するためのものであり、比較的小さな容量値の容量である。バイパス容量Ｃｓｕｐ１は、制御回路Ｃｔｒｌ１が極めて重負荷とならなければ不要である。
【００３７】
電流源Ｓ１１およびＳ１２はそれぞれ電圧制御電流源であり、内部電源電圧Ｖｓｕｐ１に応じた基準電流Ｉｇ１１（第２の基準電流）および基準電流Ｉｇ１２′（第１の基準電流）をそれぞれ生成する。
電流リミッタＩｇｅｎ１１は、電流源Ｓ１１が生成する基準電流Ｉｇ１１を受けて、基準電流Ｉｇ１１がリミット電流ｉ（Ｉｌｉｍ１１）を超えないように制限する。つまり、基準電流Ｉｇ１１の電流範囲は、０≦Ｉｇ１１≦ｉ（Ｉｌｉｍ１１）となる。また、電流リミッタＩｇｅｎ１１は、リミッタ入力端子３０１から部分的に線形な信号（ピースワイズリニア信号）を入力し、ピースワイズリニア信号に基づき、当該ピースワイズリニア信号に応じて変化するリミット電流ｉ（Ｉｌｉｍ１１）を生成する。そして、電流リミッタＩｇｅｎ１１は、内部電源生成回路Ｖｓｕｐｇｅｎ１の電力供給源を、リミット電流ｉ（Ｉｌｉｍ１１）に応じて、ピースワイズリニアに切り替える。
【００３８】
ピースワイズリニア信号は、出力端子１０２に接続される負荷の状態に応じて設定される。前記負荷の状態とは、例えば“重負荷”、“軽負荷”などである。
ピースワイズリニア信号は、出力端子１０２に接続される負荷の状態に応じて“０”または“リミット電流の最大値である電流リミット値Ｉ（Ｉｌｉｍ１１）に応じた電圧”から“電流リミット値Ｉ（Ｉｌｉｍ１１）に応じた電圧”または“０”に線形に遷移する電圧信号であり、外部からリミッタ入力端子３０１に入力される。
【００３９】
つまり、ピースワイズリニア信号は、例えば、出力端子１０２の負荷状態が“重負荷”であるときには“０”に設定され、負荷状態が“軽負荷”であるときには電流リミット値Ｉ（Ｉｌｉｍ１１）相当の電圧に設定される。
そして、ピースワイズリニア信号は、使用する負荷の状態の設定を“重負荷”から“軽負荷”に切り替えるとき、“０”から“電流リミット値Ｉ（Ｉｌｉｍ１１）に応じた電圧”に線形に遷移する。また、使用する負荷の状態の設定を“軽負荷”から“重負荷”に切り替えるとき、“電流リミット値Ｉ（Ｉｌｉｍ１１）に応じた電圧”から“０”に線形に遷移する。
【００４０】
すなわち、ピースワイズリニア信号は、使用する負荷が“重負荷”であるか、“軽負荷”であるかに応じて設定される信号であり、且つ、負荷の状態が、起動時など負荷が大きい状態であるか定常動作時など負荷が比較的小さい状態であるかなど、負荷の運用状況に応じて予め生成して、非同期で外部よりリミッタ入力端子３０１に与える信号である。
なお、ここでは、電流リミッタＩｇｅｎ１１を上述した構成とし、ピースワイズリニア信号に基づきリミット電流ｉ（Ｉｌｉｍ１１）をピースワイズリニアに切り換える構成としたが、この構成に限らず、“重負荷”のときローレベルで、“軽負荷”のときハイレベルとなる制御信号を入力し、ローレベルとハイレベルの切り替わりで、リミット電流ｉ（Ｉｌｉｍ１１）をピースワイズリニアに切り替えるような構成としてもよい。
【００４１】
また、ここでは、ピースワイズリニア信号を、上述のように負荷の運用状況に応じて予め生成しておく信号としたが、負荷が消費する電流を監視して、その電流の電流量に応じて生成する信号としてもよい。
一方、電流リミッタＩｇｅｎ１２は、電流源Ｓ１２が生成する基準電流Ｉｇ１２′（第１の基準電流）を受けて、基準電流Ｉｇ１２′が電流リミット値Ｉ（Ｉｌｉｍ１２）を超えないように制限する。つまり、基準電流Ｉｇ１２′の電流範囲は、０≦Ｉｇ１２′≦Ｉ（Ｉｌｉｍ１２）となる。
【００４２】
電流源ＣＭ１１は、入力端子１０１から電力が供給される電流制御電流源であり、基準電流Ｉｇ１１を制御電流として受けて、基準電流Ｉｇ１１に応じた電流Ｉｍ１１（第３の電流）およびＩｍ１２（第１の電流）を生成する。
図１において、電流源ＣＭ１１は、基準電流Ｉｇ１１を検出する電流センサＰ１１と、電流センサＰ１１が検出した信号を制御信号として入力し、制御信号に応じた電流Ｉｍ１１およびＩｍ１２をそれぞれ生成する電流源Ｐ１２およびＰ１３を含んで構成される。
【００４３】
電流源ＣＭ１２は、出力端子１０２から電力が供給される電流制御電流源であり、基準電流Ｉｇ１２′から電流Ｉｍ１１を引いた基準電流Ｉｇ１２（第４の電流）を制御電流として受けて、基準電流Ｉｇ１２に応じた電流Ｉｍ１３（第２の電流）を生成する。
図１において、電流源ＣＭ１２は、基準電流Ｉｇ１２を検出する電流センサＰ１４と、電流センサＰ１４が検出した信号を制御信号として入力し、制御信号に応じた電流Ｉｍ１３を生成する電流源Ｐ１５とを含んで構成される。
【００４４】
また、電流源Ｐ１２の出力ノード（矢印の終点側）と、電流センサＰ１４の入力ノード（矢印の終点側）と、電流源Ｓ１２の出力ノード（矢印の始点側）とはそれぞれ結線され、電流減算が行われる。
そして、電流源Ｐ１３の出力ノード（矢印の終点側）と、電流源Ｐ１５の出力ノード（矢印の終点側）とはそれぞれ結線され、電流加算されて制御回路Ｃｔｒｌ１が消費する所定電流値の供給電流Ｉｓｕｐ（駆動電流）が生成される。
【００４５】
制御回路Ｃｔｒｌ１は、内部電源生成回路Ｖｓｕｐｇｅｎ１が出力する内部電源電圧Ｖｓｕｐ１を入力して動作する。制御回路Ｃｔｒｌ１は、出力端子１０２の出力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが所望の電圧値となるようなデューティ（パルス信号のローレベルの幅に対するハイレベルの幅の比）のＰＷＭ信号を出力して、電圧変換回路Ｃｏｎｖ１を駆動する。
【００４６】
電圧変換回路Ｃｏｎｖ１は、制御回路Ｃｔｒｌ１が出力するＰＷＭ信号を入力し、ＰＷＭ信号のデューティに応じて、入力端子１０１の入力電圧Ｖｉｎを降圧して、出力端子１０２より出力電圧Ｖｏｕｔを出力する。
本発明のスイッチング電源回路１００は、上述した構成とすることによって、バイパス容量Ｃｓｕｐ１の容量値を大きくすることなく、内部電源生成回路Ｖｓｕｐｇｅｎ１における供給電流Ｉｓｕｐ１の変動を抑制できるという効果を奏する。
【００４７】
また、内部電源生成回路Ｖｓｕｐｇｅｎ１は、制御回路Ｃｔｒｌ１が極めて重負荷でなければ、バイパス容量Ｃｓｕｐ１は不要であるため、極めて小規模なスイッチング電源回路１００を実現することができる。
ここで、電流源ＣＭ１１、Ｓ１１および電流リミッタＩｇｅｎ１１が第１の電流生成部に対応し、電流源Ｃｍ１２、Ｓ１２および電流リミッタＩｇｅｎ１２が第２の電流生成部に対応し、電流源Ｓ１２が第１の基準電流源に対応し、電流源Ｓ１１が第２の基準電流源に対応している。
【００４８】
以下、内部電源生成回路Ｖｓｕｐｇｅｎ１、制御回路Ｃｔｒｌ１、電圧変換回路Ｃｏｎｖ１の具体的な構成について説明する。
図２は、本発明の第１実施形態に係るスイッチング電源回路１００の具体的な構成例を示す回路図である。
【００４９】
（内部電源生成回路の構成）
まず、本発明の第１実施形態におけるスイッチング電源回路１００の内部電源生成回路Ｖｓｕｐｇｅｎ１の構成を説明する。
内部電源生成回路Ｖｓｕｐｇｅｎ１は、図２に示すように、カレントミラー回路ＣＭ１１およびＣＭ１２と、電流リミッタＩｇｅｎ１１およびＩｇｅｎ１２と、演算増幅器ＡＭＰ１１と、電流源Ｓ１１およびＳ１２と、バイパス容量Ｃｓｕｐ１とを備えている。
図１に示した電流源ＣＭ１１およびＣＭ１２が、図２におけるカレントミラー回路ＣＭ１１およびＣＭ１２にそれぞれ対応する。
【００５０】
カレントミラー回路ＣＭ１１は、ＰチャネルＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３を含んで構成され、ＰチャネルＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３は、各ソースが入力端子１０１に接続され、各ゲートが互いに共通接続され、その共通接続部がＰチャネルＭＯＳトランジスタＰ１１のドレインに接続されている。
なお、図１に示した電流センサＰ１１、電流源Ｐ１２およびＰ１３が、図２におけるＰチャネルＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３にそれぞれ対応する。
【００５１】
カレントミラー回路ＣＭ１１は、ＰチャネルＭＯＳトランジスタＰ１１のソースドレイン間に流れる基準電流Ｉｇ１１をミラーして、ＰチャネルＭＯＳトランジスタＰ１２のソースドレイン間にミラー電流Ｉｍ１１を生成し、ＰチャネルＭＯＳトランジスタＰ１３のソースドレイン間にミラー電流Ｉｍ１２を生成する。
カレントミラー回路ＣＭ１２は、ＰチャネルＭＯＳトランジスタＰ１４およびＰ１５を含んで構成され、ＰチャネルＭＯＳトランジスタＰ１４およびＰ１５は、各ソースが出力端子１０２に接続され、各ゲートが互いに共通接続され、その共通接続部がＰチャネルＭＯＳトランジスタＰ１４のドレインに接続されている。
【００５２】
なお、図１に示した電流センサＰ１４および電流源Ｐ１５が、図２におけるＰチャネルＭＯＳトランジスタＰ１４およびＰ１５にそれぞれ対応する。
また、ＰチャネルＭＯＳトランジスタＰ１２およびＰ１４の各ドレインは、互いに共通接続されており、ＰチャネルＭＯＳトランジスタＰ１３およびＰ１５の各ドレインは、互いに共通接続されている。
【００５３】
カレントミラー回路ＣＭ１２は、ＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる基準電流Ｉｇ１２、すなわち電流源Ｓ１２が生成する基準電流Ｉｇ１２′からカレントミラー回路ＣＭ１１が生成するミラー電流Ｉｍ１１を引いた電流Ｉｇ１２をミラーして、ＰチャネルＭＯＳトランジスタＰ１５のソースドレイン間にミラー電流Ｉｍ１３を生成する。
【００５４】
演算増幅器ＡＭＰ１１は、非反転入力端子に基準電圧Ｖｒｅｆ１１が与えられ、反転入力端子にＰチャネルＭＯＳトランジスタＰ１３およびＰ１５の各ドレインが共通接続されている。
電流源Ｓ１１は、ＮチャネルＭＯＳトランジスタで構成され、ＰチャネルＭＯＳトランジスタＰ１１のドレインと、電流リミッタＩｇｅｎ１１を構成する後述のＮチャネルＭＯＳトランジスタＮ１２のドレインとの間に介在する。電流源Ｓ１１は、制御端子であるゲートが演算増幅器ＡＭＰ１１の出力端子に接続され、ソースがＮチャネルＭＯＳトランジスタＮ１２のドレインに接続され、ドレインがＰチャネルＭＯＳトランジスタＰ１１のドレインにそれぞれ接続されている。
【００５５】
そして、電流源Ｓ１１は、演算増幅器ＡＭＰ１１の出力信号をゲートで受けて、内部電源電圧Ｖｓｕｐ１に応じた基準電流Ｉｇ１１を生成する。つまり、演算増幅器ＡＭＰ１１および電流源Ｓ１１としてのＮチャネルＭＯＳトランジスタにより、図１に示した電圧制御電流源Ｓ１１を実現することができる。
電流源Ｓ１２は、ＮチャネルＭＯＳトランジスタで構成され、ＰチャネルＭＯＳトランジスタＰ１２およびＰ１４の各ドレインの共通接続部と電流リミッタＩｇｅｎ１２を構成する後述のＮチャネルＭＯＳトランジスタＮ１４のドレインとの間に介在する。電流源Ｓ２は、制御端子であるゲートが演算増幅器ＡＭＰ１１の出力端子に接続され、ソースがＮチャネルＭＯＳトランジスタＮ１４のドレインに接続され、ドレインがＰチャネルＭＯＳトランジスタＰ１２およびＰ１４の各ドレインの共通接続部にそれぞれ接続されている。
【００５６】
そして、電流源Ｓ１２は、演算増幅器ＡＭＰ１１の出力信号をゲートで受けて、内部電源電圧Ｖｓｕｐ１に応じた基準電流Ｉｇ１２′を生成する。つまり、演算増幅器ＡＭＰ１１および電流源Ｓ１２としてのＮチャネルＭＯＳトランジスタにより、図１に示した電圧制御電流源Ｓ１２を実現することができる。
電流リミッタＩｇｅｎ１１は、リミット電流を生成するためのリミット電流源Ｉｌｉｍ１１と、リミッタ入力端子３０１から、部分的に線形な信号（ピースワイズリニア信号）を入力し、ピースワイズリニア信号に応じた制御電流を生成する制御電流源Ｉｃｔｒｌ１１と、ＮチャネルＭＯＳトランジスタＮ１１およびＮ１２とを含んで構成される。ＮチャネルＭＯＳトランジスタＮ１１およびＮ１２は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がＮチャネルＭＯＳトランジスタＮ１１のドレインと、リミット電流源Ｉｌｉｍ１１の一端と、制御電流源Ｉｃｔｒｌ１１の一端に接続されている。リミット電流源Ｉｌｉｍ１１の他端は入力電圧Ｖｉｎが与えられ、制御電流源Ｉｃｔｒｌ１１の他端はグラウンドに接地されている。
【００５７】
ここで、制御電流源Ｉｃｔｒｌ１１の構成例を図３に示す。
図３は、制御電流源Ｉｃｔｒｌ１１の一例を示す回路図であって、制御電流源Ｉｃｔｒｌ１１は、演算増幅器ＡＭＰ３と、抵抗Ｒ５と、抵抗Ｒ５の一端にソースが接続されたＮチャネルＭＯＳトランジスタＮ５とを含んで構成され、演算増幅器ＡＭＰ３は、非反転入力端子がリミッタ入力端子３０１に接続される。演算増幅器ＡＭＰ３の反転入力端子が抵抗Ｒ５の一端とＮチャネルＭＯＳトランジスタＮ５のソースとに接続され、出力端子がＮチャネルＭＯＳトランジスタＮ５のゲートに接続されている。
【００５８】
そして、抵抗Ｒ５は、他端がグラウンドに接地され、ＮチャネルＭＯＳトランジスタＮ５は、ドレインが端子３０２に接続されている。図２におけるリミット電流源Ｉｌｉｍ１１および制御電流源Ｉｃｔｒｌ１１の共通接続部が前記端子３０２に対応し、制御電流源Ｉｃｔｒｌ１１とグラウンドとの共通接続部が、抵抗Ｒ５の他端に対応する。
図３に示した制御電流源Ｉｃｒｔｌ１１は、リミッタ入力端子３０１の電圧を演算増幅器ＡＭＰ３の仮想短絡（バーチャルショート）により抵抗Ｒ５の一端に生成し、端子３０２とグラウンドとの間に、リミッタ入力端子３０１の電圧に応じた電流ｉ（Ｉｃｔｒｌ１１）を流す。すなわち、リミッタ入力端子３０１の電圧の波形に応じた波形の電流を生成することができる。
【００５９】
図２に戻って、電流リミッタＩｇｅｎ１１は、ＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流Ｉｌ１１、すなわちリミット電流源Ｉｌｉｍ１１のリミット電流ｉ（Ｉｌｉｍ１１）から制御電流源Ｉｃｔｒｌ１１の制御電流ｉ（Ｉｃｔｒｌ１１）を引いた電流（Ｉｌ１１）をミラーして、ＮチャネルＭＯＳトランジスタＮ１２のドレインソース間に流れる基準電流Ｉｇ１１が電流Ｉｌ１１に応じた電流を超えないように制限する。
【００６０】
すなわち、リミット電流ｉ（Ｉｌｉｍ１１）から制御電流ｉ（Ｉｃｔｒｌ１１）を引いた電流Ｉｌ１１により、基準電流Ｉｇ１１は制限される。基準電流Ｉｇ１１は０≦Ｉｇ１１≦ｉ（Ｉｌｉｍ１１）の範囲で変位する。そして、電流リミッタＩｇｅｎ１１は、内部電源電圧Ｖｓｕｐ１を生成するための電力供給源をリミッタ電流に応じて、ピースワイズリニアに切り替える。
【００６１】
電流リミッタＩｇｅｎ１２は、リミット電流を生成するリミット電流源Ｉｌｉｍ１２と、ＮチャネルＭＯＳトランジスタＮ１３およびＮ１４を含んで構成される。ＮチャネルＭＯＳトランジスタＮ１３およびＮ１４は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がＮチャネルＭＯＳトランジスタＮ１３のドレインと、リミット電流源Ｉｌｉｍ１２の一端に接続されている。リミット電流源Ｉｌｉｍ１２の他端には入力電圧Ｖｉｎが与えられる。
【００６２】
電流リミッタＩｇｅｎ１２は、ＮチャネルＭＯＳトランジスタＮ１３に流れる電流Ｉｌ１２、すなわちリミット電流源Ｉｌｉｍ１２のリミット電流ｉ（Ｉｌｉｍ１２）をミラーして、ＮチャネルＭＯＳトランジスタＮ１４のドレインソース間に流れる基準電流Ｉｇ１２′が電流Ｉｌ１２に応じた電流を超えないように制限する。
すなわち、基準電流Ｉｇ１２′は、リミット電流ｉ（Ｉｌｉｍ１２）により制限され、基準電流Ｉｇ１２′は０≦Ｉｇ１２′≦ｉ（Ｉｌｉｍ１２）の範囲で変位する。
【００６３】
そして、バイパス容量Ｃｓｕｐ１は、一端がＰチャネルＭＯＳトランジスタＰ１３およびＰ１５の各ドレインの共通接続部と、演算増幅器ＡＭＰ１の反転入力端子とに接続され、他端がグラウンドに接地されている。
そして、バイパス容量Ｃｓｕｐ１の両端電圧が、内部電源生成回路Ｖｓｕｐｇｅｎ１が出力する内部電源電圧Ｖｓｕｐ１として、制御回路Ｃｔｒｌ１に出力される。
【００６４】
以上が本発明の実施形態に係るスイッチング電源回路１００における内部電源生成回路Ｖｓｕｐｇｅｎ１の構成である。
なお、本第１実施形態では、カレントミラー回路ＣＭ１１およびＣＭ１２をＰチャネルＭＯＳトランジスタＰ１１〜Ｐ１５で構成し、電流リミッタＩｇｅｎ１１およびＩｇｅｎ１２をＮチャネルＭＯＳトランジスタＮ１１〜Ｎ１４で構成し、電流源Ｓ１１およびＳ１２をそれぞれＮチャネルＭＯＳトランジスタで構成したが、ＭＯＳトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各ＮチャネルＭＯＳトランジスタはＮＰＮ型バイポーラトランジスタに置き換え、各ＰチャネルＭＯＳトランジスタはＰＮＰ型バイポーラトランジスタに置き換えればよい。このとき、各ＭＯＳトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。
【００６５】
（制御回路の構成）
次に、本発明の第１実施形態におけるスイッチング電源回路１００の制御回路Ｃｔｒｌ１の構成を説明する。
制御回路Ｃｔｒｌ１は、図２に示すように、抵抗Ｒ１〜Ｒ４と、容量Ｃ１と、演算増幅器ＡＭＰ２と、コンパレータＣＭＰ１と、鋸波生成回路ＯＳＣと、ドライバＤＲＶと、を備えている。
抵抗Ｒ１は、一端が出力端子１０２に接続され、他端が抵抗Ｒ２の一端に共通接続され、抵抗Ｒ２の他端はグラウンドに接地されている。抵抗Ｒ１およびＲ２は直列抵抗を成し、出力端子１０２の出力電圧Ｖｏｕｔを分圧した電圧をその共通接続部より出力する。
【００６６】
抵抗Ｒ３は、一端が抵抗Ｒ１およびＲ２の共通接続部に接続され、他端が抵抗Ｒ４の一端と演算増幅器ＡＭＰ２の反転入力端子とにそれぞれ接続されている。抵抗Ｒ４は、他端が容量Ｃ１の一端に接続されている。演算増幅器ＡＭＰ２は、非反転入力端子に基準電圧Ｖｒｅｆ２が与えられ、出力端子が容量Ｃ１の他端に接続されている。このような接続関係により、抵抗Ｒ３およびＲ４と、容量Ｃ１と、演算増幅器ＡＭＰ２とにより積分器を構成しており、出力電圧Ｖｏｕｔを分圧した電圧と基準電圧Ｖｒｅｆ２との誤差、すなわち出力電圧Ｖｏｕｔの所望の電圧からの誤差に相当する誤差電圧を積分して出力する。
【００６７】
鋸波生成回路ＯＳＣは、積分器の出力と比較してＰＷＭ信号を生成するための鋸波を生成する。鋸波生成回路ＯＳＣは、マルチバイブレータで実現することができる。
コンパレータＣＭＰ１は、非反転入力端子が積分器の出力、すなわち演算増幅器ＡＭＰ２の出力端子に接続され、反転入力端子が鋸波生成回路ＯＳＣの出力端子に接続されており、積分器の出力信号、すなわち演算増幅器ＡＭＰ２の出力信号と鋸波生成回路ＯＳＣの出力信号とを比較してＰＷＭ信号を生成する。
【００６８】
ドライバＤＲＶは、コンパレータＣＭＰ１が出力するＰＷＭ信号を入力し、電圧変換回路Ｃｏｎｖ１の後述するスイッチＳ３およびＳ４を駆動するためのＰＷＭ信号を生成する回路であり、周知のゲート回路で実現できる。
また、演算増幅器ＡＭＰ２、コンパレータＣＭＰ１、ドライバＤＲＶの電源端子には、内部電源生成回路Ｖｓｕｐｇｅｎ１が出力する内部電源電圧Ｖｓｕｐ１が与えられる。
【００６９】
なお、本実施形態のパルス信号を生成する制御回路Ｃｔｒｌ１は、出力端子１０２の出力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが所望の電圧値となるようなデューティ（パルス信号のローレベルの幅に対するハイレベルの幅の比）のＰＷＭ信号を出力して、電圧変換回路Ｃｏｎｖ１を駆動するＰＷＭ変調器であるが、パルス信号として、ΔΣ変調信号（パルス密度変調信号）を生成するΔΣ変調器で構成してもよい。
【００７０】
すなわち、出力端子１０２の出力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが所望の電圧値となるようなパルス密度のΔΣ変調信号を生成するΔΣ変調器で構成してもよい。
制御回路Ｃｔｒｌ１は、内部電源生成回路Ｖｓｕｐｇｅｎ１が生成する内部電源電圧Ｖｓｕｐ１を電源電圧として動作する。上述した構成において、演算増幅器ＡＭＰ２、コンパレータＣＭＰ１、ドライバＤＲＶは、内部電源電圧Ｖｓｕｐ１で動作する。
【００７１】
制御回路Ｃｔｒｌ１は、出力電圧Ｖｏｕｔを抵抗Ｒ１の一端に入力し、抵抗Ｒ１および抵抗Ｒ２で構成される直列抵抗により分圧された出力電圧Ｖｏｕｔに応じた電圧を、抵抗Ｒ１と抵抗Ｒ２の共通接続部から出力する。
抵抗Ｒ１およびＲ２により分圧された電圧は、抵抗Ｒ３、Ｒ４、容量Ｃ１および演算増幅器ＡＭＰ２で構成される積分器に入力され、基準電圧Ｖｒｅｆ２を基準に積分される。ここで、基準電圧Ｖｒｅｆ２は、所望とする出力電圧Ｖｏｕｔに相当する電圧である。すなわち、積分器は、出力電圧Ｖｏｕｔの、所望電圧からの誤差に相当する電圧を積分して、その積分電圧をコンパレータＣＭＰ１の非反転入力端子に出力する。
【００７２】
コンパレータＣＭＰ１は、鋸波生成回路ＯＳＣが出力する鋸波と積分電圧とを比較し、出力電圧Ｖｏｕｔが所望の電圧となるようなＰＷＭ信号をドライバＤＲＶに出力する。コンパレータＣＭＰ１は、出力電圧Ｖｏｕｔが所望の電圧より小さいとき、デューティが比較的小さなＰＷＭ信号を出力し、出力電圧Ｖｏｕｔが所望の電圧より大きいとき、デューティが比較的大きなＰＷＭ信号を出力する。
【００７３】
そして、ドライバＤＲＶは、コンパレータＣＭＰ１が出力するＰＷＭ信号をバッファリングして、大きなゲート容量を有するスイッチＳ３およびＳ４を駆動できるＰＷＭ信号をスイッチＳ３およびＳ４にそれぞれ出力する。
【００７４】
（電圧変換回路の構成）
次に、本発明の第１実施形態におけるスイッチング電源回路１００の、電圧変換回路Ｃｏｎｖ１の構成を説明する。
電圧変換回路Ｃｏｎｖ１は、図２に示すように、スイッチＳ３およびＳ４と、インダクタＬ１と、容量Ｃｏｕｔとを含んで構成される。
スイッチＳ３は、ＰチャネルＭＯＳトランジスタで構成され、ソースが入力端子１０１に接続され、ゲートが制御回路Ｃｔｒｌ１のドライバＤＲＶの一方の出力端子に接続されている。
【００７５】
スイッチＳ４は、ＮチャネルＭＯＳトランジスタで構成され、ソースがグラウンドに接地され、ゲートが制御回路Ｃｔｒｌ１のドライバＤＲＶの他方の出力端子に接続され、ドレインがスイッチＳ３のドレインと共通接続されている。
スイッチＳ３およびＳ４は、ドライバＤＲＶが出力するＰＷＭ信号のデューティに応じてスイッチング動作を行い、その共通接続部に、入力端子１０１の入力電圧Ｖｉｎを間欠的に伝達する。
【００７６】
インダクタＬ１は、一端がスイッチＳ３およびＳ４の共通接続部に接続され、他端が出力端子１０２に接続されている。
容量Ｃｏｕｔは、一端が出力端子１０２に接続され、他端がグラウンドに接地されている。
インダクタＬ１および容量Ｃｏｕｔはリアクタンスフィルタを成し、スイッチＳ３およびＳ４の共通接続部に間欠的に伝達される入力電圧Ｖｉｎを平滑化して、入力電圧Ｖｉｎを降圧した電圧を出力電圧Ｖｏｕｔとして出力端子１０２に出力する。
【００７７】
電圧変換回路Ｃｏｎｖ１は、制御回路Ｃｔｒｌ１におけるドライバＤＲＶが出力するＰＷＭ信号を入力し、このＰＷＭ信号をスイッチＳ３およびＳ４の制御端子である各ゲートにそれぞれ入力する。スイッチＳ３およびＳ４の各ゲートには同一極性のＰＷＭ信号が入力される。
ＰＷＭ信号がハイレベルのとき、スイッチＳ３は、ＰチャネルＭＯＳトランジスタであるのでオフし、スイッチＳ４は、ＮチャネルＭＯＳトランジスタであるのでオンする。このとき、スイッチＳ３およびＳ４の共通接続部にはグラウンド電圧が伝達される。
【００７８】
一方、ＰＷＭ信号がローレベルのとき、スイッチＳ３は、ＰチャネルＭＯＳトランジスタであるのでオンし、スイッチＳ４は、ＮチャネルＭＯＳトランジスタであるのでオフする。このとき、スイッチＳ３およびＳ４の共通接続部には入力電圧Ｖｉｎが伝達される。
つまり、スイッチＳ３およびＳ４の共通接続部には入力電圧ＶｉｎがＰＷＭ信号のデューティに応じて間欠的に伝達される。
【００７９】
そして、この間欠的に伝達された電圧をインダクタＬ１および容量Ｃｏｕｔで構成されるリアクタンスフィルタにより平滑化し、デューティに応じて入力電圧Ｖｉｎを降圧した所望の出力電圧Ｖｏｕｔが出力端子１０２に出力される。なお、インダクタＬ１は、容量Ｃｏｕｔと接続されることで、リアクタンスフィルタとして機能するとともに、ＰＷＭ信号がローレベルからハイレベルに切り替わったとき、回生電流をグラウンドから負荷に流し、電力変換効率を高める役割を成す。
【００８０】
（本発明の第１実施形態の動作）
次に、本発明の第１実施形態に係るスイッチング電源回路１００の動作を説明する。
（内部電源生成回路の動作）
まず、本発明の第１実施形態に係るスイッチング電源回路１００における、内部電源生成回路Ｖｓｕｐｇｅｎ１の動作について図４を参照して説明する。
図４は、本発明の第１実施形態の動作を説明するためのタイミングチャートである。図４は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図４において（ａ）は、制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）、（ｂ）はＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流値Ｉｌ１１およびＮチャネルＭＯＳトランジスタＮ１３のドレインソース間に流れる電流値Ｉ１２、（ｃ）は電流源Ｓ１１の基準電流Ｉｇ１１、（ｄ）はＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる電流値Ｉｇ１２，（ｅ）は供給電流Ｉｓｕｐ１を表す。
【００８１】
また、説明を簡単にするために、リミット電流源Ｉｌｉｍ１１の電流リミット値Ｉ（Ｉｌｉｍ１１）をＩ（Ｉｌｉｍ０）とし、リミット電流源Ｉｌｉｍ１２の電流リミット値Ｉ（Ｉｌｉｍ１２）をリミット電流源Ｉｌｉｍ１１の電流リミット値と同じＩ（Ｉｌｉｍ０）とする。
そして、電流リミッタＩｇｅｎ１１により電流が制限されていないときの電流源Ｓ１１の基準電流Ｉｇ１１をＩｓｕｐ１、電流源Ｓ１２の基準電流Ｉｇ１２′をＩｓｕｐ１とし、Ｉｓｕｐ１は、リミット電流源Ｉｌｉｍ１１およびＩｌｉｍ１２の電流リミット値Ｉ（Ｉｌｉｍ０）よりも小さい値とする。
【００８２】
さらに、電流リミッタＩｇｅｎ１１におけるＮチャネルＭＯＳトランジスタＮ１１およびＮ１２のミラー比（カレントミラー回路を構成するミラーをするための電流を流すＭＯＳトランジスタのチャネル幅／チャネル長に対するミラーするＭＯＳトランジスタのチャネル幅／チャネル長の比、すなわち電流増幅率）、電流リミッタＩｇｅｎ１２におけるＮチャネルＭＯＳトランジスタＮ１３およびＮ１４のミラー比、カレントミラー回路ＣＭ１１におけるＰチャネルＭＯＳトランジスタＰ１１およびＰ１２のミラー比はそれぞれ“１”とし、ＰチャネルＭＯＳトランジスタＰ１１およびＰ１３のミラー比、ＰチャネルＭＯＳトランジスタＰ１４およびＰ１５のミラー比はそれぞれ“１”とする。
【００８３】
まず、電圧変換回路Ｃｏｎｖ１の負荷の変化に応じてピースワイズリニア信号を設定する。例えば、プロセッサなどの負荷を起動し、命令処理数が少ない軽負荷で定常動作させた後、命令処理数が多い重負荷に切り換える場合を考える。起動時は、電圧変換回路Ｃｏｎｖ１にかかる負荷が大きくなるため、入力電圧Ｖｉｎを電力供給源とし、定常状態に以降した後は、負荷が安定するため出力電圧Ｖｏｕｔを電力供給源とすることにより、消費電力の削減を図る。そして、負荷が軽負荷である定常状態から、より大きな負荷に切り替わるとき、負荷の電力供給源を、再度入力電圧Ｖｉｎに切換える。このような動作をさせるため、例えば図３に示すようなピースワイズリニア信号を設定する。
【００８４】
これに伴い、電流リミッタＩｇｅｎ１１における制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）は、図４（ａ）に示す様に、時刻ｔ０までは“０”、時刻ｔ０からｔ２までは線形に単調増加して時刻ｔ２でＩ（Ｉｌｉｍ０）に達する。そして、電流値ｉ（Ｉｃｔｒｌ１１）は、時刻ｔ２からｔ３まではＩ（Ｉｌｉｍ０）を維持し、時刻ｔ３からｔ５までは線形に単調減少して時刻ｔ５で“０”に達し、時刻ｔ５以降は“０”を維持する。
【００８５】
つまり、電流値ｉ（Ｉｃｔｒｌ１１）は、リミッタ入力端子３０１から入力されるピースワイズリニア信号に応じた電流波形となる。図３に示すように、ピースワイズリニア信号が演算増幅器ＡＭＰ１１の非反転入力端子に入力され、演算増幅器ＡＭＰ１１の仮想短絡により反転入力端子がピースワイズリニア信号の電圧となり、抵抗Ｒ５にピースワイズリニア信号に応じた電流ｉ（Ｉｃｔｒｌ１１）が流れる。
【００８６】
ここで、時刻ｔ０までの期間と時刻ｔ５以降の期間は、出力電圧Ｖｏｕｔが小さい起動時や出力端子１０２の負荷が重負荷時であり、入力端子１０１の入力電圧Ｖｉｎから制御回路Ｃｔｒｌ１への供給電流Ｉｓｕｐ１を生成する期間である。
つまり、時刻ｔ０からｔ２までの期間は、供給電流Ｉｓｕｐ１を生成するための電圧を入力電圧Ｖｉｎから出力電圧Ｖｏｕｔに切り替える期間である。
【００８７】
時刻ｔ２からｔ３までの期間は、定常時であり、出力端子１０２の出力電圧Ｖｏｕｔから制御回路Ｃｔｒｌ１への供給電流Ｉｓｕｐ１を生成する期間である。
時刻ｔ３からｔ５までの期間は、供給電流Ｉｓｕｐ１を生成するための電圧を出力電圧Ｖｏｕｔから入力電圧Ｖｉｎに切り替える期間である。
時刻ｔ０までの期間と時刻ｔ５以降の期間は、電流リミッタＩｇｅｎ１１において、制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）は“０”であるので、ＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流値Ｉｌ１１はＩ（Ｉｌｉｍ０）となる。
【００８８】
また、時刻ｔ０からｔ２までの期間は、電流Ｉｌ１１は“Ｉ（Ｉｌｉｍ０）−ｉ（Ｉｃｔｒｌ１１）”となり、時刻ｔ１において電流Ｉｌ１１は電流源Ｓ１１の基準電流Ｉｇ１１と等しくなり、時刻ｔ２において“０”となる（図４（ｂ））。
（時刻ｔ０からｔ１までの期間と時刻ｔ４からｔ５までの期間）
時刻ｔ０からｔ１までの期間と時刻ｔ４からｔ５までの期間は、電流Ｉｌ１１は基準電流Ｉｇ１１より大きいので、ＮチャネルＭＯＳトランジスタＮ１２のドレインソース間に流れる電流値はＩｇ１１となる（図４（ｃ））。
【００８９】
よって、カレントミラー回路ＣＭ１１が生成するミラー電流Ｉｍ１１、Ｉｍ１２は、それぞれＩｇ１１となる。
また、電流リミッタＩｇｅｎ１２において、ＮチャネルＭＯＳトランジスタＮ１３のドレインソース間に流れる電流値Ｉｌ１２はＩ（Ｉｌｉｍ０）となる。電流Ｉｌ１２は電流源Ｓ１２の基準電流Ｉｇ１２′より大きいので、ＮチャネルＭＯＳトランジスタＮ１４のドレインソース間に流れる電流値はＩｇ１２′となる。
【００９０】
よって、カレントミラー回路ＣＭ１２において、ＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる電流値Ｉｇ１２は“Ｉｇ１２′−Ｉｍ１１”、すなわち“０”となる（図４（ｄ））。つまり、カレントミラー回路ＣＭ１２が生成するミラー電流Ｉｍ１３は“０”となる。
そして、制御回路Ｃｔｒｌ１に供給される供給電流Ｉｓｕｐ１は、“Ｉｍ１２＋Ｉｍ１３”、すなわち“Ｉｓｕｐ１”となる。
このときの供給電流Ｉｓｕｐ１の波形を図４（ｅ）に示す。図４（ｅ）に示すように、供給電流Ｉｓｕｐ１の波形は平坦である。
【００９１】
（時刻ｔ１からｔ２までの期間）
時刻ｔ１からｔ２までの期間は、電流リミッタＩｇｅｎ１１において、制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）は“Ｉ（Ｉｌｉｍ０）−Ｉｇ１１”から“Ｉ（Ｉｌｉｍ０）”まで線形に単調増加するので、ＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流値Ｉｌ１１は、傾きが電流値ｉ（Ｉｃｔｒｌ１１）の傾きの絶対値と同じで符号が逆となる“Ｉｇ１１”から“０”まで単調減少する線形関数となり（図４（ｂ））、ＮチャネルＭＯＳトランジスタＮ１２のドレインソース間に流れる電流値Ｉｇ１１は、電流リミッタＩｇｅｎ１１により電流が制限され、“Ｉｇ１１”から“０”まで単調減少する線形関数となる（図４（ｃ））。
【００９２】
よって、カレントミラー回路ＣＭ１１が生成するミラー電流Ｉｍ１１、Ｉｍ１２は、それぞれ“Ｉｇ１１”から“０”まで単調減少する線形関数となる。
また、電流リミッタＩｇｅｎ１２において、ＮチャネルＭＯＳトランジスタＮ１３のドレインソース間に流れる電流値Ｉｌ１２は“Ｉ（Ｉｌｉｍ０）”となる。電流Ｉｌ１２は電流源Ｓ１２の基準電流Ｉｇ１２′より大きいので、ＮチャネルＭＯＳトランジスタＮ１４のドレインソース間に流れる電流値はＩｇ１２′となる。
【００９３】
よって、カレントミラー回路ＣＭ１２において、ＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる電流値Ｉｇ１２は“Ｉｇ１２′−Ｉｍ１１”であるため、“０”から“Ｉｇ１１”まで単調増加する線形関数となる（図４（ｄ））。つまり、カレントミラー回路ＣＭ１２が生成するミラー電流Ｉｍ１３は“０”から“Ｉｇ１１”まで単調増加する線形関数となる。
【００９４】
そして、制御回路Ｃｔｒｌ１に供給される供給電流Ｉｓｕｐ１は、“Ｉｍ１２＋Ｉｍ１３”であるためＩｓｕｐ１となる。すなわち、ミラー電流Ｉｍ１２、Ｉｍ１３は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。
このときの供給電流Ｉｓｕｐ１の波形を図４（ｅ）に示す。図４（ｅ）に示すように、供給電流Ｉｓｕｐ１の波形は平坦である。
【００９５】
（時刻ｔ２からｔ３までの期間）
時刻ｔ２からｔ３までの期間は、電流リミッタＩｇｅｎ１１において、制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）はＩ（Ｉｌｉｍ０）であるので、ＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流値は“０”となり、ＮチャネルＭＯＳトランジスタＮ１２のドレインソース間に流れる電流値は、電流リミッタＩｇｅｎ１１により電流が制限され、“０”となる。
【００９６】
よって、カレントミラー回路ＣＭ１１が生成するミラー電流Ｉｍ１１、Ｉｍ１２は、それぞれ“０”となる。
また、電流リミッタＩｇｅｎ１２において、ＮチャネルＭＯＳトランジスタＮ１３のドレインソース間に流れる電流値Ｉｌ１２はＩ（Ｉｌｉｍ０）となる（図４（ｂ））。電流Ｉｌ１２は電流源Ｓ１２の基準電流Ｉｇ１２′より大きいので、ＮチャネルＭＯＳトランジスタＮ１４のドレインソース間に流れる電流値はＩｇ１２′となる。
【００９７】
よって、カレントミラー回路ＣＭ１２において、ＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる電流値Ｉｇ１２は“Ｉｇ１２′−Ｉｍ１１”であるため、Ｉｓｕｐ１となる。つまり、カレントミラー回路ＣＭ１２が生成するミラー電流Ｉｍ１３はＩｓｕｐ１となる（図４（ｄ））。
そして、制御回路Ｃｔｒｌ１に供給される供給電流Ｉｓｕｐ１は、“Ｉｍ１２＋Ｉｍ１３”であるためＩｓｕｐ１となる。
【００９８】
このときの供給電流Ｉｓｕｐ１の波形を図４（ｅ）に示す。図４（ｅ）に示すように、供給電流Ｉｓｕｐ１の波形は平坦である。また、上述のように、基準電流Ｉｇ１１、ミラー電流Ｉｍ１１、Ｉｍ１２の電流値は“０”であり、電力供給源が入力電圧Ｖｉｎであるカレントミラー回路ＣＭ１１は動作しない。そして、電力供給源が出力電圧Ｖｏｕｔであるカレントミラー回路ＣＭ１２が動作する。つまり、電力供給源が出力電圧Ｖｏｕｔであるカレントミラー回路ＣＭ１２の方が、電力供給源から制御回路Ｃｔｒｌ１までの電圧降下が小さいので、消費電力を小さくすることができる。
【００９９】
（時刻ｔ３からｔ４までの期間）
時刻ｔ３からｔ４までの期間は、電流リミッタＩｇｅｎ１１において、制御電流源Ｉｃｔｒｌ１１の電流値ｉ（Ｉｃｔｒｌ１１）は“Ｉ（Ｉｌｉｍ０）”から“Ｉｇ１１”まで線形に単調減少するので、ＮチャネルＭＯＳトランジスタＮ１１のドレインソース間に流れる電流値Ｉｌ１１は、傾きが電流値ｉ（Ｉｃｔｒｌ１１）の傾きの絶対値と同じで符号が逆となる“０”から“Ｉｇ１１”まで単調増加する線形関数となり、ＮチャネルＭＯＳトランジスタＮ１２のドレインソース間に流れる電流値は、電流リミッタＩｇｅｎ１１により電流が制限され、“０”から“Ｉｇ１１”まで単調増加する線形関数となる（図４（ｃ））。
【０１００】
よって、カレントミラー回路ＣＭ１１が生成するミラー電流Ｉｍ１１、Ｉｍ１２は、それぞれ“０”から“Ｉｇ１１”まで単調増加する線形関数となる。
また、電流リミッタＩｇｅｎ１２において、ＮチャネルＭＯＳトランジスタＮ１３のドレインソース間に流れる電流値Ｉｌ１２は“Ｉ（Ｉｌｉｍ０）”となる（図４（ｂ））。電流Ｉｌ１２は電流源Ｓ１２の基準電流Ｉｇ１２′より大きいので、ＮチャネルＭＯＳトランジスタＮ１４のドレインソース間に流れる電流値はＩｇ１２′となる。
【０１０１】
よって、カレントミラー回路ＣＭ１２において、ＰチャネルＭＯＳトランジスタＰ１４のソースドレイン間に流れる電流値Ｉｇ１２は“Ｉｇ１２′−Ｉｍ１１”であるため、“Ｉｇ１１”から“０”まで単調減少する線形関数となる（図４（ｄ））。つまり、カレントミラー回路ＣＭ１２が生成するミラー電流Ｉｍ１３は“Ｉｇ１１”から“０”まで単調減少する線形関数となる。
【０１０２】
そして、制御回路Ｃｔｒｌ１に供給される供給電流Ｉｓｕｐ１は、“Ｉｍ１２＋Ｉｍ１３”であるためＩｓｕｐ１となる。すなわち、ミラー電流Ｉｍ１２、Ｉｍ１３は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。
このときの供給電流Ｉｓｕｐ１の波形を図４（ｅ）に示す。図４（ｅ）に示すように、供給電流Ｉｓｕｐ１の波形は平坦である。
【０１０３】
以上より、全期間において、供給電流Ｉｓｕｐ１の波形は平坦となる。つまり、供給電流Ｉｓｕｐ１において、電力供給源が切り替わることによる変動は生じない。
すなわち、ミラー電流Ｉｍ１３は、ミラー電流Ｉｍ１２に基づいており、ミラー電流Ｉｍ１３は、ミラー電流Ｉｍ１２を反転した信号であるため、供給電流Ｉｓｕｐ１の波形は平坦となる。
【０１０４】
したがって、このように、供給電流Ｉｓｕｐ１の変動はほとんど生じないため、バイパス容量Ｃｓｕｐ１の容量値は極めて小さい値で済む。すなわち、バイパス容量Ｃｓｕｐ１の容量値を大きくすることなく、供給電流Ｉｓｕｐ１の変動を抑制できるという効果を奏する。
また、本発明の第１実施形態に係るスイッチング電源回路１００における、内部電源生成回路Ｖｓｕｐｇｅｎ１は、このように、供給電流Ｉｓｕｐ１の変動が生じることを抑制することができ、そのため、制御回路Ｃｔｒｌ１が極めて重負荷でなければ、バイパス容量Ｃｓｕｐ１は不要であり、極めて小規模なスイッチング電源回路を実現することができる。
【０１０５】
バイパス容量Ｃｓｕｐ１がない場合、供給電流Ｉｓｕｐ１が制御回路Ｃｔｒｌ１に直接供給され、制御回路Ｃｔｒｌ１を負荷として内部電源電圧Ｖｓｕｐ１が生成される。
図５は、内部電源生成回路Ｖｓｕｐｇｅｎ１の負荷である制御回路Ｃｔｒｌ１の負荷が異なる場合の、各部の電流波形を示したものであって、図５（Ａ）は制御回路Ｃｔｒｌ１がそもそも重負荷である場合、つまりより多くの供給電流Ｉｓｕｐ１を必要とする場合、図５（Ｂ）は制御回路Ｃｔｒｌ１がそもそも軽負荷である場合、つまりより供給電流Ｉｓｕｐ１が比較的少なくてすむ場合の、各部の電流波形を示したものである。制御回路Ｃｔｒｌ１が重負荷である場合あるいは軽負荷である場合ともに、電力供給源が切り替わることによる変動は生じない。したがって、制御回路Ｃｔｒｌ１が重負荷であるか軽負荷であるかに関係なく、供給電流Ｉｓｕｐ１の変動を抑制することができることがわかる。
【０１０６】
（第２実施形態）
次に、本発明の第２実施形態における、スイッチング電源回路を説明する。
（スイッチング電源回路の構成）
図６は、第２実施形態におけるスイッチング電源回路１００の一例を示す回路図である。
第２実施形態におけるスイッチング電源回路１００は、内部電源生成回路Ｖｓｕｐｇｅｎ２と制御回路Ｃｔｒｌ２と電圧変換回路Ｃｏｎｖ２とを備えている。制御回路Ｃｔｒｌ２および電圧変換回路Ｃｏｎｖ２は、上記第１実施形態における制御回路Ｃｔｒｌ１および電圧変換回路Ｃｏｎｖ１と同一の機能構成を有する。
第２実施形態における、内部電源生成回路Ｖｓｕｐｇｅｎ２は、入力端子１０１と出力端子１０２に接続され、入力端子１０１の入力電圧Ｖｉｎ（第１の電圧）と出力端子１０２の出力電圧Ｖｏｕｔ（第２の電圧）を選択的に入力し、制御回路Ｃｔｒｌ２に内部電源電圧Ｖｓｕｐ２を出力する。
【０１０７】
内部電源生成回路Ｖｓｕｐｇｅｎ２は、電流源ＣＭ２１、ＣＭ２１Ｂ、ＣＭ２２、Ｓ２１、Ｓ２１Ｂ、およびＳ２２と、電流リミッタＩｇｅｎ２１およびＩｇｅｎ２２と、バイパス容量Ｃｓｕｐ２とを含んで構成される。ここで、バイパス容量Ｃｓｕｐ２は、制御回路Ｃｔｒｌ２が極めて重負荷であるときの変動を抑制するためのものであり、比較的小さな容量値の容量である。バイパス容量Ｃｓｕｐ２は、制御回路Ｃｔｒｌ２が極めて重負荷とならなければ、不要である。
【０１０８】
電流源Ｓ２１、Ｓ２１ＢおよびＳ２２は、それぞれ電圧制御電流源であり、内部電源電圧Ｖｓｕｐ２に応じた基準電流Ｉｇ２１（第２の基準電流）、基準電流Ｉｇ２１Ｂ（第３の基準電流）および基準電流Ｉｇ２２′（第１の基準電流）をそれぞれ生成する。
電流リミッタＩｇｅｎ２１は、電流源Ｓ２１およびＳ２１Ｂが生成する基準電流Ｉｇ２１、Ｉｇ２１Ｂをそれぞれ受けて、基準電流Ｉｇ２１、Ｉｇ２１Ｂが、リミット電流の最大値である電流リミット値Ｉ（Ｉｌｉｍ２１）を超えないように制限する。つまり、基準電流Ｉｇ２１の電流範囲は、０≦Ｉｇ２１≦Ｉ（Ｉｌｉｍ２１）となる。また、基準電流Ｉｇ２１Ｂの電流範囲は、０≦Ｉｇ２１Ｂ≦Ｉ（Ｉｌｉｍ２１）となる。また、電流リミッタＩｇｅｎ２１は、リミッタ入力端子３０１から部分的に線形な信号（ピースワイズリニア信号）を入力し、ピースワイズリニア信号に応じて変化するリミット電流ｉ（Ｉｌｉｍ２１）を生成する。そして、電流リミッタＩｇｅｎ２１は、内部電源生成回路Ｖｓｕｐｇｅｎ２の電力供給源を、リミット電流ｉ（Ｉｌｉｍ２１）に応じて、ピースワイズリニアに切り替える。
【０１０９】
ピースワイズリニア信号は、出力端子１０２に接続される負荷の状態を設定するときに、その設定に応じて、“０”または“電流リミット値Ｉ（Ｉｌｉｍ２１）に応じた電圧”から、“電流リミット値Ｉ（Ｉｌｉｍ２１）に応じた電圧”または“０”に線形に遷移する信号であり、外部からリミッタ入力端子３０１に入力される。
つまり、出力端子１０２の負荷状態が“重負荷”であるとき、“０”に設定され、負荷状態が“軽負荷”であるとき、電流リミット値Ｉ（Ｉｌｉｍ２１）に設定される。
【０１１０】
そして、使用する負荷の状態の設定を“重負荷”から“軽負荷”に切り替えるとき、“０”から“電流リミット値Ｉ（Ｉｌｉｍ２１）に応じた電圧”に線形に遷移し、使用する負荷の状態の設定を“軽負荷”から“重負荷”に切り替えるとき、“電流リミット値Ｉ（Ｉｌｉｍ２１）に応じた電圧”から“０”に線形に遷移する。
すなわち、ピースワイズリニア信号は、使用する負荷が“重負荷”であるか、“軽負荷”であるかに応じて設定される信号であり、且つ、負荷の状態が、起動時など負荷が大きい状態であるか定常動作時など負荷が比較的小さい状態であるかなど、負荷の運用状況に応じて予め生成して、非同期で外部よりリミッタ入力端子３０１に与える信号である。
【０１１１】
電流リミッタＩｇｅｎ２１は、上述した構成で、ピースワイズリニア信号を入力するようにしたが、この構成に限らず、重負荷のときローレベルで、軽負荷のときハイレベルとなる制御信号を入力し、ローレベルとハイレベルの切り替わりで、電流リミット値をピースワイズリニアに切り替えるような構成でもよい。
また、ここでは、ピースワイズリニア信号がを上述のように負荷の運用状況に応じて予め生成した信号としたが、負荷が消費する電流を監視して、その電流の電流量に応じて生成する信号としてもよい。
【０１１２】
電流リミッタＩｇｅｎ２２は、電流源Ｓ２２が生成する基準電流Ｉｇ２２′を受けて、基準電流Ｉｇ２２′が電流リミット値Ｉ（Ｉｌｉｍ２２）を超えないように制限する。つまり、基準電流Ｉｇ２２′の電流範囲は、０≦Ｉｇ２２′≦Ｉ（Ｉｌｉｍ２２）となる。
電流源ＣＭ２１は、入力端子１０１から電力が供給される電流制御電流源であり、基準電流Ｉｇ２１を制御電流として受けて、基準電流Ｉｇ２１に応じた電流Ｉｍ２１（第１の電流）を生成する。
【０１１３】
図６において、電流源ＣＭ２１は、基準電流Ｉｇ２１を検出する電流センサＰ２１と、電流センサＰ２１が検出した信号を制御信号として入力し、制御信号に応じた電流Ｉｍ２１（第１の電流）を生成する電流源Ｐ２２とを含んで構成される。
電流源ＣＭ２１Ｂは、出力端子１０２から電力が供給される電流制御電流源であり、基準電流Ｉｇ２１Ｂを制御電流として受けて、基準電流Ｉｇ２１Ｂに応じた電流Ｉｍ２２（第３の電流）を生成する。図６において、電流源ＣＭ２１Ｂは、基準電流Ｉｇ２１Ｂを検出する電流センサＰ２３と、電流センサＰ２３が検出した信号を制御信号として入力し、制御信号に応じた電流Ｉｍ２２を生成する電流源Ｐ２４とを含んで構成される。
【０１１４】
電流源ＣＭ２２は、出力端子１０２から電力が供給される電流制御電流源であり、基準電流Ｉｇ２２′から電流Ｉｍ２２を減算した基準電流Ｉｇ２２（第４の電流）を制御電流として受けて、基準電流Ｉｇ２２に応じた電流Ｉｍ２３（第２の電流）を生成する。図６において、電流源ＣＭ２２は、基準電流Ｉｇ２２を検出する電流センサＰ２５と、電流センサＰ２５が検出した信号を制御信号として入力し、制御信号に応じた電流Ｉｍ２３を生成する電流源Ｐ２６とを含んで構成される。
【０１１５】
また、電流源Ｐ２４の出力ノード（矢印の終点側）と、電流センサＰ２５の入力ノード（矢印の終点側）と、電流源Ｓ２２の出力ノード（矢印の始点側）とはそれぞれ結線され、電流減算が行われる。
そして、電流源Ｐ２２の出力ノード（矢印の終点側）と、電流源Ｐ２６の出力ノード（矢印の終点側）とはそれぞれ結線され、電流加算されて制御回路Ｃｔｒｌ２が消費する所定電流値の供給電流Ｉｓｕｐ２（駆動電流）が生成される。
【０１１６】
制御回路Ｃｔｒｌ２は、内部電源生成回路Ｖｓｕｐｇｅｎ２が出力する内部電源電圧Ｖｓｕｐ２を入力して動作する。また、制御回路Ｃｔｒｌ２は、出力端子１０２の出力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが所望の電圧値となるようなデューティ（パルス信号のローレベルの幅に対するハイレベルの幅の比）のＰＷＭ信号を出力して、電圧変換回路Ｃｏｎｖ２を駆動する。
【０１１７】
電圧変換回路Ｃｏｎｖ２は、制御回路Ｃｔｒｌ２が出力するＰＷＭ信号を入力し、ＰＷＭ信号のデューティに応じて、入力端子１０１の入力電圧Ｖｉｎを降圧して、出力端子１０２より出力電圧Ｖｏｕｔを出力する。
本発明のスイッチング電源回路１００は、内部電源生成回路Ｖｓｕｐｇｅｎ２が上述した構成を有する結果、バイパス容量Ｃｓｕｐ２の容量値を大きくすることなく、供給電流Ｉｓｕｐ２の変動を抑制できるという効果を奏する。
【０１１８】
また、内部電源生成回路Ｖｓｕｐｇｅｎ２は、制御回路Ｃｔｒｌ２が極めて重負荷でなければ、バイパス容量Ｃｓｕｐ２は不要であり、極めて小規模なスイッチング電源回路１００を実現することができる。
ここで、電流源ＣＭ２１、ＣＭ２１Ｂ、Ｓ２１およびＳ２１Ｂ、電流リミッタＩｇｅｎ２１が第１電流の生成部に対応し、電流源ＣＭ２２およびＳ２２、電流リミッタＩｇｅｎ２２が第２電流の生成部に対応し、電流源Ｓ２１が第２の基準電流源に対応し、電流源Ｓ２１Ｂが第３の基準電流源に対応している。
【０１１９】
以下、内部電源生成回路Ｖｓｕｐｇｅｎ２の具体的な構成について説明する。
図７は、本発明の第２実施形態に係るスイッチング電源回路１００の具体的な構成を示す回路図の一例である。
（内部電源生成回路）
本発明の第２実施形態に係るスイッチング電源回路１００における内部電源生成回路Ｖｓｕｐｇｅｎ２の構成を説明する。
内部電源生成回路Ｖｓｕｐｇｅｎ２は、カレントミラー回路ＣＭ２１、ＣＭ２１Ｂ、およびＣＭ２２と、電流リミッタＩｇｅｎ２１およびＩｇｅｎ２２と、演算増幅器ＡＭＰ２１と、電流源Ｓ２１、Ｓ２１Ｂ、およびＳ２２と、バイパス容量Ｃｓｕｐ２とを備えている。
図６に示した電流源ＣＭ２１、ＣＭ２１Ｂ、ＣＭ２２が、図７におけるカレントミラー回路ＣＭ２１、ＣＭ２１Ｂ、ＣＭ２２にそれぞれ対応する。
【０１２０】
カレントミラー回路ＣＭ２１は、ＰチャネルＭＯＳトランジスタＰ２１およびＰ２２を含んで構成され、ＰチャネルＭＯＳトランジスタＰ２１およびＰ２２は、各ソースが入力端子１０１に接続され、各ゲートが互いに共通接続され、その共通接続部がＰチャネルＭＯＳトランジスタＰ２１のドレインに接続されている。
図６に示した電流センサＰ２１および電流源Ｐ２２が、図７におけるＰチャネルＭＯＳトランジスタＰ２１およびＰ２２にそれぞれ対応する。
【０１２１】
カレントミラー回路ＣＭ２１は、ＰチャネルＭＯＳトランジスタＰ２１のソースドレイン間に流れる基準電流Ｉｇ２１をミラーして、ＰチャネルＭＯＳトランジスタＰ２２のソースドレイン間にミラー電流Ｉｍ２１を生成する。
カレントミラー回路ＣＭ２１Ｂは、ＰチャネルＭＯＳトランジスタＰ２３およびＰ２４を含んで構成され、ＰチャネルＭＯＳトランジスタＰ２３およびＰ２４は、各ソースが出力端子１０２に接続され、各ゲートが互いに共通接続され、その共通接続部がＰチャネルＭＯＳトランジスタＰ２３のドレインに接続されている。
【０１２２】
図６に示した電流センサＰ２３および電流源Ｐ２４が、図７におけるＰチャネルＭＯＳトランジスタＰ２３およびＰ２４にそれぞれ対応する。
カレントミラー回路ＣＭ２１Ｂは、ＰチャネルＭＯＳトランジスタＰ２３のソースドレイン間に流れる基準電流Ｉｇ２１Ｂをミラーして、ＰチャネルＭＯＳトランジスタＰ２４のソースドレイン間にミラー電流Ｉｍ２２を生成する。
【０１２３】
カレントミラー回路ＣＭ２２は、ＰチャネルＭＯＳトランジスタＰ２５およびＰ２６を含んで構成され、ＰチャネルＭＯＳトランジスタＰ２５およびＰ２６は、各ソースが出力端子１０２に接続され、各ゲートが互いに共通接続され、その共通接続部がＰチャネルＭＯＳトランジスタＰ２５のドレインに接続されている。
図６に示した電流センサＰ２５および電流源Ｐ２６が、図７におけるＰチャネルＭＯＳトランジスタＰ２５およびＰ２６にそれぞれ対応する。
【０１２４】
また、ＰチャネルＭＯＳトランジスタＰ２２およびＰ２６の各ドレインは、互いに共通接続されており、ＰチャネルＭＯＳトランジスタＰ２４およびＰ２５の各ドレインは、互いに共通接続されている。
カレントミラー回路ＣＭ２２は、ＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる基準電流Ｉｇ２２、すなわち電流源Ｓ２２が生成する基準電流Ｉｇ２２′からカレントミラー回路ＣＭ２１Ｂが生成するミラー電流Ｉｍ２２を引いた電流Ｉｇ２２をミラーして、ＰチャネルＭＯＳトランジスタＰ２６のソースドレイン間にミラー電流Ｉｍ２３を生成する。
【０１２５】
演算増幅器ＡＭＰ２１は、非反転入力端子に基準電圧Ｖｒｅｆ２１が与えられ、反転入力端子にＰチャネルＭＯＳトランジスタＰ２２およびＰ２６の各ドレインに接続されている。
電流源Ｓ２１は、ＮチャネルＭＯＳトランジスタを含んで構成され、ＰチャネルＭＯＳトランジスタＰ２１のドレインと後述のＮチャネルＭＯＳトランジスタＮ２２のドレインとの間に介在する。電流源Ｓ２１を構成するＮチャネルＭＯＳトランジスタＳ２１は、制御端子であるゲートが演算増幅器ＡＭＰ２１の出力端子に接続され、ソースがＮチャネルＭＯＳトランジスタＮ２２のドレインに接続され、ドレインがＰチャネルＭＯＳトランジスタＰ２１のドレインにそれぞれ接続されている。
【０１２６】
そして、電流源Ｓ２１は、演算増幅器ＡＭＰ２１の出力信号をゲートで受けて、内部電源電圧Ｖｓｕｐ２に応じた基準電流Ｉｇ２１を生成する。つまり、演算増幅器ＡＭＰ２１とＮチャネルＭＯＳトランジスタＳ２１とにより、図６に示した電圧制御電流源Ｓ２１を実現することができる。
電流源Ｓ２１Ｂは、ＮチャネルＭＯＳトランジスタを含んで構成され、ＰチャネルＭＯＳトランジスタＰ２３のドレインと後述のＮチャネルＭＯＳトランジスタＮ２２Ｂのドレインとの間に介在する。電流源Ｓ２１Ｂを構成するＮチャネルＭＯＳトランジスタは、制御端子であるゲートが演算増幅器ＡＭＰ２１の出力端子に接続され、ソースがＮチャネルＭＯＳトランジスタＮ２２Ｂのドレインに接続され、ドレインがＰチャネルＭＯＳトランジスタＰ２３のドレインにそれぞれ接続されている。
【０１２７】
そして、ＮチャネルＭＯＳトランジスタＳ２１Ｂは、演算増幅器ＡＭＰ２１の出力信号をゲートで受けて、内部電源電圧Ｖｓｕｐ２に応じた基準電流Ｉｇ２１Ｂを生成する。つまり、演算増幅器ＡＭＰ２１およびＮチャネルＭＯＳトランジスタＳ２１Ｂにより、図６に示した電圧制御電流源Ｓ２１Ｂを実現することができる。
電流源Ｓ２２は、ＮチャネルＭＯＳトランジスタを含んで構成され、ＮチャネルＭＯＳトランジスタＳ２２は、ＰチャネルＭＯＳトランジスタＰ２４およびＰ２５の各ドレインの共通接続部と後述のＮチャネルＭＯＳトランジスタＮ２４のドレインとの間に介在する。電流源Ｓ２２を構成するＮチャネルＭＯＳトランジスタＳ２２は、制御端子であるゲートが演算増幅器ＡＭＰ２１の出力端子に接続され、ソースがＮチャネルＭＯＳトランジスタＮ２４のドレインに接続され、ドレインがＰチャネルＭＯＳトランジスタＰ２４およびＰ２５の各ドレインの共通接続部にそれぞれ接続されている。
【０１２８】
そして、電流源Ｓ２２を構成するＮチャネルＭＯＳトランジスタは、演算増幅器ＡＭＰ２１の出力信号をゲートで受けて、内部電源電圧Ｖｓｕｐ２に応じた基準電流Ｉｇ２２′を生成する。つまり、演算増幅器ＡＭＰ２１およびＮチャネルＭＯＳトランジスタＳ２２により、図６に示した電圧制御電流源Ｓ２２を実現することができる。
電流リミッタＩｇｅｎ２１は、リミッタ電流を生成するリミット電流源Ｉｌｉｍ２１と、制御電流を生成する制御電流源Ｉｃｔｒｌ２１と、ＮチャネルＭＯＳトランジスタＮ２１、Ｎ２２およびＮ２２Ｂとを含んで構成され、ＮチャネルＭＯＳトランジスタＮ２１、Ｎ２２およびＮ２２Ｂは、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がＮチャネルＭＯＳトランジスタＮ２１のドレインに接続されるとともに、リミット電流源Ｉｌｉｍ２１の一端と、制御電流源Ｉｃｔｒｌ２１の一端とに接続されている。
【０１２９】
リミット電流源Ｉｌｉｍ２１の他端には入力電圧Ｖｉｎが与えられ、制御電流源の他端はグラウンドに接地されている。
ここで、制御電流源Ｉｃｔｒｌ２１の構成は、実施形態１の制御電流源Ｉｃｔｒｌ１１と同じであるため、説明を省略する。
電流リミッタＩｇｅｎ２１は、ＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流Ｉｌ２１、すなわちリミット電流源Ｉｌｉｍ２１のリミット電流ｉ（Ｉｌｉｍ２１）から制御電流源Ｉｃｔｒｌ２１の制御電流ｉ（Ｉｃｔｒｌ２１）を引いた電流Ｉｌ２１をミラーして、ＮチャネルＭＯＳトランジスタＮ２２、Ｎ２２Ｂのドレインソース間に流れる基準電流Ｉｇ２１、Ｉｇ２１Ｂがそれぞれ電流Ｉｌ２１に応じた電流を超えないように制限する。
【０１３０】
すなわち、リミット電流ｉ（Ｉｌｉｍ２１）から制御電流ｉ（Ｉｃｔｒｌ２１）を引いた電流Ｉｌ２１により、基準電流Ｉｇ２１、Ｉｇ２１Ｂはそれぞれ制限され、基準電流Ｉｇ２１は０≦Ｉｇ２１≦ｉ（Ｉｌｉｍ２１）の範囲で変位する。また、基準電流Ｉｇ２１Ｂは０≦Ｉｇ２１Ｂ≦ｉ（Ｉｌｉｍ２１）の範囲で変位する。
電流リミッタＩｇｅｎ２２は、リミット電流を生成するリミット電流源Ｉｌｉｍ２２と、ＮチャネルＭＯＳトランジスタＮ２３およびＮ２４を含んで構成され、ＮチャネルＭＯＳトランジスタＮ２３およびＮ２４は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がＮチャネルＭＯＳトランジスタＮ２３のドレインに接続されるとともに、リミット電流源Ｉｌｉｍ２２の一端に接続されている。リミット電流源Ｉｌｉｍ２２の他端は入力電圧Ｖｉｎが与えられる。
【０１３１】
電流リミッタＩｇｅｎ２２は、ＮチャネルＭＯＳトランジスタＮ２３に流れる電流Ｉｌ２２、すなわちリミット電流源Ｉｌｉｍ２２のリミット電流ｉ（Ｉｌｉｍ２２）をミラーして、ＮチャネルＭＯＳトランジスタＮ２４のドレインソース間に流れる基準電流Ｉｇ２２′が電流Ｉｌ２２に応じた電流を超えないように制限する。
すなわち、リミット電流ｉ（Ｉｌｉｍ２２）により基準電流Ｉｇ２２′は制限され、基準電流Ｉｇ２２′は０≦Ｉｇ２２′≦ｉ（Ｉｌｉｍ２２）の範囲で変位する。
【０１３２】
そして、バイパス容量Ｃｓｕｐ２は、一端がＰチャネルＭＯＳトランジスタＰ２２およびＰ２６の各ドレインの共通接続部に接続されるとともに、演算増幅器ＡＭＰ２１の反転入力端子に接続され、他端がグラウンドに接地されている。
そして、バイパス容量Ｃｓｕｐ２の両端電圧が、内部電源生成回路Ｖｓｕｐｇｅｎ２が出力する内部電源電圧Ｖｓｕｐ２として、制御回路Ｃｔｒｌ２に出力される。
【０１３３】
以上が本発明の第２実施形態に係るスイッチング電源回路１００における内部電源生成回路Ｖｓｕｐｇｅｎ２の構成である。
なお、本第２実施形態では、カレントミラー回路ＣＭ２１、ＣＭ２１ＢおよびＣＭ２２をＰチャネルＭＯＳトランジスタＰ２１〜Ｐ２６で構成し、電流リミッタＩｇｅｎ２１およびＩｇｅｎ２２をＮチャネルＭＯＳトランジスタＮ２１〜Ｎ２４およびＮ２２Ｂで構成し、電流源Ｓ２１、Ｓ２１ＢおよびＳ２２をそれぞれＮチャネルＭＯＳトランジスタで構成したが、ＭＯＳトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各ＮチャネルＭＯＳトランジスタはＮＰＮ型バイポーラトランジスタに置き換え、各ＰチャネルＭＯＳトランジスタはＰＮＰ型バイポーラトランジスタに置き換えればよい。このとき、各ＭＯＳトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。
【０１３４】
（本発明の実施形態２の動作）
次に、本発明の第２実施形態に係るスイッチング電源回路１００の動作を説明する。
（内部電源生成回路）
まず、本発明の第２実施形態に係るスイッチング電源回路１００における内部電源生成回路Ｖｓｕｐｇｅｎ２の動作について図８を参照して説明する。
図８は、本発明の第２実施形態の動作を説明するためのタイミングチャートである。図８は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図８において（ａ）は、制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）、（ｂ）はＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流値Ｉｌ２１およびＮチャネルＭＯＳトランジスタＮ２３のドレインソース間に流れる電流値Ｉ１２２、（ｃ）は電流源Ｓ２１の基準電流Ｉｇ２１、（ｄ）は電流源Ｓ２１Ｂの基準電流Ｉｇ２１Ｂ、（ｅ）はＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる基準電流Ｉｇ２２、（ｆ）は供給電流Ｉｓｕｐ２を表す。
【０１３５】
また、説明を簡単にするために、リミット電流源Ｉｌｉｍ２１の電流リミット値Ｉ（Ｉｌｉｍ２１）をＩ（Ｉｌｉｍ０）とし、リミット電流源Ｉｌｉｍ２２の電流リミット値Ｉ（Ｉｌｉｍ２２）をリミット電流源Ｉｌｉｍ２１の電流リミット値Ｉ（Ｉｌｉｍ２１）と同じＩ（Ｉｌｉｍ０）とする。
そして、電流リミッタＩｇｅｎ２１により電流が制限されていないときの、電流源を構成するＮチャネルＭＯＳトランジスタＳ２１およびＳ２１Ｂの基準電流Ｉｇ２１およびＩｇ２１ＢをそれぞれＩｓｕｐ２、電流源を構成するＮチャネルＭＯＳトランジスタＳ２２の基準電流Ｉｇ２２′をＩｓｕｐ２とし、Ｉ（Ｉｌｉｍ０）より小さいものとする。
【０１３６】
さらに、電流リミッタＩｇｅｎ２１におけるＮチャネルＭＯＳトランジスタＮ２１、Ｎ２２、およびＮ２２Ｂのミラー比（カレントミラー回路を構成するミラーをするための電流を流すＭＯＳトランジスタのチャネル幅／チャネル長に対するミラーするＭＯＳトランジスタのチャネル幅／チャネル長の比、すなわち電流増幅率）、電流リミッタＩｇｅｎ２２におけるＮチャネルＭＯＳトランジスタＮ２３、Ｎ２４のミラー比、カレントミラー回路ＣＭ２１におけるＰチャネルＭＯＳトランジスタＰ２１、Ｐ２２のミラー比はそれぞれ１とし、ＰチャネルＭＯＳトランジスタＰ２３、Ｐ２４のミラー比、ＰチャネルＭＯＳトランジスタＰ２５、Ｐ２６のミラー比はそれぞれ１とする。
【０１３７】
まず、上記第１実施形態と同様に例えば図３に示すピースワイズリニア信号を設定する。
これにより、電流リミッタＩｇｅｎ２１における制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）は、図８（ａ）に示す様に、時刻ｔ０までは“０”、時刻ｔ０からｔ２までは線形に単調増加して時刻ｔ２でＩ（Ｉｌｉｍ０）に達する。そして、電流値ｉ（Ｉｃｔｒｌ２１）は、時刻ｔ２からｔ３まではＩ（Ｉｌｉｍ０）を維持し、時刻ｔ３からｔ５までは線形に単調減少して時刻ｔ５で“０”に達し、時刻ｔ５以降は“０”を維持する。
【０１３８】
電流値ｉ（Ｉｃｔｒｌ２１）は、リミッタ入力端子３０１より入力されるピースワイズリニア信号に応じた電流波形となる。つまり、図３に示すように、ピースワイズリニア信号が演算増幅器ＡＭＰ３の非反転入力端子に入力され、演算増幅器の仮想短絡により反転入力端子がピースワイズリニア信号の電圧となり、抵抗Ｒ５にピースワイズリニア信号に応じた電流ｉ（Ｉｃｔｒｌ２１）が流れる。
【０１３９】
ここで、時刻ｔ０までの期間と時刻ｔ５以降の期間は、出力電圧Ｖｏｕｔが比較的小さい起動時や出力端子１０２の負荷が比較的重負荷である状態であり、入力端子１０１の入力電圧Ｖｉｎから制御回路Ｃｔｒｌ２への供給電流Ｉｓｕｐ２を生成する期間である。
時刻ｔ０からｔ２までの期間は、供給電流Ｉｓｕｐ２を生成するための電圧を入力電圧Ｖｉｎから出力電圧Ｖｏｕｔに切り替える期間である。
【０１４０】
時刻ｔ２からｔ３までの期間は、定常時であり、出力端子１０２の出力電圧Ｖｏｕｔから制御回路Ｃｔｒｌ２への供給電流Ｉｓｕｐ２を生成する期間である。
時刻ｔ３からｔ５までの期間は、供給電流Ｉｓｕｐを生成するための電圧を出力電圧Ｖｏｕｔから入力電圧Ｖｉｎに切り替える期間である。
時刻ｔ０までの期間と時刻ｔ５以降の期間は、電流リミッタＩｇｅｎ２１において、制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）は０であるので、ＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流値Ｉｌ２１はＩ（Ｉｌｉｍ０）となる（図８（ｂ））。
【０１４１】
また、時刻ｔ０からｔ２までの期間は、電流Ｉｌ２１は“Ｉ（Ｉｌｉｍ０）−ｉ（Ｉｃｔｒｌ２１）”であり、時刻ｔ１において電流Ｉｌ２１は電流源Ｓ２１およびＳ２１Ｂの基準電流Ｉｇ２１、Ｉｇ２１Ｂとそれぞれ等しくなり、時刻ｔ２において“０”となる。
（時刻ｔ０から時刻ｔ１までの期間と時刻ｔ４から時刻ｔ５までの期間）
時刻ｔ０から時刻ｔ１までの期間と時刻ｔ４から時刻ｔ５までの期間は、電流Ｉｌ２１は基準電流Ｉｇ２１、Ｉｇ２１Ｂより大きいので、ＮチャネルＭＯＳトランジスタＮ２２、Ｎ２２Ｂのドレインソース間に流れる電流値はそれぞれＩｇ２１、Ｉｇ２１Ｂとなる。
【０１４２】
よって、カレントミラー回路ＣＭ２１が生成するミラー電流Ｉｍ２１は、Ｉｇ２１となり、カレントミラー回路ＣＭ２１Ｂが生成するミラー電流Ｉｍ２２は、Ｉｇ２１Ｂとなる。
また、電流リミッタＩｇｅｎ２２において、ＮチャネルＭＯＳトランジスタＮ２３のドレインソース間に流れる電流値Ｉｌ２２はＩ（Ｉｌｉｍ０）となる（図８（ｂ））。電流Ｉｌ２２は電流源Ｓ２２の基準電流Ｉｇ２２′より大きいので、ＮチャネルＭＯＳトランジスタＮ２４のドレインソース間に流れる電流値はＩｇ２２′となる。
【０１４３】
よって、カレントミラー回路ＣＭ２２において、ＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる電流値Ｉｇ２２は“Ｉｇ２２′−Ｉｍ２１”であるため“０”となる（図８（ｅ））。つまり、カレントミラー回路ＣＭ２２が生成するミラー電流Ｉｍ２３は“０”となる。
そして、制御回路Ｃｔｒｌ２に供給される供給電流Ｉｓｕｐ２は、“Ｉｍ２＋Ｉｍ３”であるためＩｓｕｐ２となる。
【０１４４】
このときの供給電流Ｉｓｕｐ２の波形を図８（ｆ）に示す。図８（ｆ）に示すように、供給電流Ｉｓｕｐ２の波形は平坦である。
（時刻ｔ１からｔ２までの期間）
時刻ｔ１からｔ２までの期間は、電流リミッタＩｇｅｎ２１において、制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）は“Ｉ（Ｉｌｉｍ０）−Ｉｇ２１”であるため、“Ｉ（Ｉｌｉｍ０）”まで線形に単調増加するので（図８（ａ））、ＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流値Ｉｌ２１は、傾きが電流値ｉ（Ｉｃｔｒｌ２１）の傾きの絶対値と同じで符号が逆となる“Ｉｇ２１”から“０”まで単調減少する線形関数となり（図８（ｂ））、ＮチャネルＭＯＳトランジスタＮ２２、Ｎ２２Ｂのドレインソース間に流れる電流値は、電流リミッタＩｇｅｎ２１により電流が制限され、それぞれ“Ｉｇ２１”から“０”まで単調減少する線形関数（図８（ｃ））、“Ｉｇ２１Ｂ”から“０”まで単調減少する線形関数となる（図８（ｄ））。
【０１４５】
よって、カレントミラー回路ＣＭ２１が生成するミラー電流Ｉｍ２１は、“Ｉｇ２１”から“０”まで単調減少する線形関数となり、カレントミラー回路ＣＭ２１Ｂが生成するミラー電流Ｉｍ２２は、“Ｉｇ２１Ｂ”から“０”まで単調減少する線形関数となる。
また、電流リミッタＩｇｅｎ２２において、ＮチャネルＭＯＳトランジスタＮ２３のドレインソース間に流れる電流値Ｉｌ２２はＩ（Ｉｌｉｍ０）となる（図８（ｂ））。電流Ｉｌ２２は電流源Ｓ２２の基準電流Ｉｇ２２′より大きいので、ＮチャネルＭＯＳトランジスタＮ２４のドレインソース間に流れる電流値はＩｇ２２′となる。
【０１４６】
よって、カレントミラー回路ＣＭ２２において、ＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる電流値Ｉｇ２２は“Ｉｇ２２′−Ｉｍ２１”であるため“０”から“Ｉｇ２１”まで単調増加する線形関数となる（図８（ｅ））。つまり、カレントミラー回路ＣＭ２２が生成するミラー電流Ｉｍ２３は“０”から“Ｉｇ２１”まで単調増加する線形関数となる。
【０１４７】
そして、制御回路Ｃｔｒｌに供給される供給電流Ｉｓｕｐ２は、“Ｉｍ２２＋Ｉｍ２３”であるため“Ｉｓｕｐ２”となる。すなわち、ミラー電流Ｉｍ２２、Ｉｍ２３は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。
このときの供給電流Ｉｓｕｐ２の波形を図８（ｆ）に示す。図８（ｆ）に示すように、供給電流Ｉｓｕｐ２の波形は平坦である。
（時刻ｔ２からｔ３までの期間）
時刻ｔ２からｔ３までの期間は、電流リミッタＩｇｅｎ２１において、制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）は“Ｉ（Ｉｌｉｍ０）”であるので（図８（ａ））、ＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流値は“０”となり、ＮチャネルＭＯＳトランジスタＮ２２、Ｎ２２Ｂのドレインソース間に流れる電流値は、電流リミッタＩｇｅｎ２１により電流が制限され、“０”となる（図８（ｃ）、（ｄ））。
【０１４８】
よって、カレントミラー回路ＣＭ２１が生成するミラー電流Ｉｍ２１は“０”となり、カレントミラー回路ＣＭ２１Ｂが生成するミラー電流Ｉｍ２２は“０”となる。
また、電流リミッタＩｇｅｎ２２において、ＮチャネルＭＯＳトランジスタＮ２３のドレインソース間に流れる電流値Ｉｌ２２は“Ｉ（Ｉｌｉｍ０）となる（図８（ｂ））。電流Ｉｌ２２は電流源Ｓ２２の基準電流Ｉｇ２２′より大きいので、ＮチャネルＭＯＳトランジスタＮ２４のドレインソース間に流れる電流値はＩｇ２２′となる。
【０１４９】
よって、カレントミラー回路ＣＭ２２において、ＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる電流値Ｉｇ２２は“Ｉｇ２２′−Ｉｍ２１”であるため、Ｉｓｕｐ２となる。つまり、カレントミラー回路ＣＭ２２が生成するミラー電流Ｉｍ２３はＩｓｕｐ２となる（図８（ｅ））。
そして、制御回路Ｃｔｒｌ２に供給される供給電流Ｉｓｕｐ２は、“Ｉｍ２２＋Ｉｍ２３”であるため、Ｉｓｕｐ２となる。
【０１５０】
このときの供給電流Ｉｓｕｐ２の波形を図８（ｆ）に示す。図８（ｆ）に示すように、供給電流Ｉｓｕｐ２の波形は平坦である。また、上述のように、基準電流Ｉｇ２１、Ｉｇ２１Ｂ、ミラー電流Ｉｍ２１、Ｉｍ２２の電流値は“０”であり、電力供給源が入力電圧Ｖｉｎであるカレントミラー回路ＣＭ２１、電力供給源が出力電圧Ｖｏｕｔであるカレントミラー回路ＣＭ２１Ｂは動作しない。そして、電力供給源が出力電圧Ｖｏｕｔであるカレントミラー回路ＣＭ２が動作する。つまり、電力供給源から制御回路Ｃｔｒｌ２までの電圧降下が小さいので、消費電力を小さくできる。
（時刻ｔ３からｔ４までの期間）
時刻ｔ３からｔ４までの期間は、電流リミッタＩｇｅｎ２１において、制御電流源Ｉｃｔｒｌ２１の電流値ｉ（Ｉｃｔｒｌ２１）は“Ｉ（Ｉｌｉｍ０）”から“Ｉｇ２１”まで線形に単調減少するので（図８（ａ））、ＮチャネルＭＯＳトランジスタＮ２１のドレインソース間に流れる電流値Ｉｌ２１は、傾きが電流値ｉ（Ｉｃｔｒｌ２１）の傾きの絶対値と同じで符号が逆となる“０”から“Ｉｇ２１”まで単調増加する線形関数となり（図８（ｂ））、ＮチャネルＭＯＳトランジスタＮ２２、Ｎ２２Ｂのドレインソース間に流れる電流値は、電流リミッタＩｇｅｎ２１により電流が制限され、それぞれ“０”から“Ｉｇ２１”まで単調増加する線形関数、“０”から“Ｉｇ２１Ｂ”まで単調増加する線形関数となる（図８（ｃ）、（ｄ））。
【０１５１】
よって、カレントミラー回路ＣＭ２１が生成するミラー電流Ｉｍ２１は、“０”から“Ｉｇ２１”まで単調増加する線形関数となり、カレントミラー回路ＣＭ２１Ｂが生成するミラー電流Ｉｍ２１Ｂは、“０”から“Ｉｇ２１Ｂ”まで単調増加する線形関数となる。
また、電流リミッタＩｇｅｎ２２において、ＮチャネルＭＯＳトランジスタＮ２３のドレインソース間に流れる電流値Ｉｌ２２は“Ｉ（Ｉｌｉｍ０）”となる。電流Ｉｌ２２は電流源Ｓ２２の基準電流Ｉｇ２２′より大きいので、ＮチャネルＭＯＳトランジスタＮ２４のドレインソース間に流れる電流値はＩｇ２２′となる。
【０１５２】
よって、カレントミラー回路ＣＭ２２において、ＰチャネルＭＯＳトランジスタＰ２５のソースドレイン間に流れる電流値Ｉｇ２２は“Ｉｇ２２′−Ｉｍ２１”であるため、“Ｉｇ２１”から“０”まで単調減少する線形関数となる（図８（ｅ））。つまり、カレントミラー回路ＣＭ２２が生成するミラー電流Ｉｍ２３は“Ｉｇ２１”から“０”まで単調減少する線形関数となる。
【０１５３】
そして、制御回路Ｃｔｒｌ２に供給される供給電流Ｉｓｕｐ２は、“Ｉｍ２２＋Ｉｍ２３”であるため、これらからＩｓｕｐ２となる。すなわち、ミラー電流Ｉｍ２２、Ｉｍ２３は、それぞれ傾きの絶対値は同じで符号が逆であるので、その総和は定数となる。
このときの供給電流Ｉｓｕｐ２の波形を図８（ｆ）に示す。図８（ｆ）に示すように、供給電流Ｉｓｕｐ２の波形は平坦である。
【０１５４】
以上より、全期間において、供給電流Ｉｓｕｐ２の波形は平坦となる。すなわち、供給電流Ｉｓｕｐ２の供給源が切り替わることによる変動は生じない。
すなわち、ミラー電流Ｉｍ２３は、ミラー電流Ｉｍ２１に基づいており、ミラー電流Ｉｍ２３は、ミラー電流Ｉｍ２１を反転した信号であるため、供給電流Ｉｓｕｐ２の波形は平坦となる。
【０１５５】
したがって、バイパス容量Ｃｓｕｐ２の容量値は極めて小さい値で済む。すなわち、バイパス容量Ｃｓｕｐ２の容量値を大きくすることなく、制御回路Ｃｔｒｌ２への供給電流の変動を抑制できるという効果を奏する。
また、本発明の第２実施形態に係るスイッチング電源回路１００における内部電源生成回路Ｖｓｕｐｇｅｎ２は、制御回路Ｃｔｒｌ２が極めて重負荷でなければ、バイパス容量Ｃｓｕｐ２は不要であり、極めて小規模なスイッチング電源回路１００を実現することができる。
【０１５６】
バイパス容量Ｃｓｕｐ２がない場合、供給電流が制御回路Ｃｔｒｌ２に直接供給され、制御回路Ｃｔｒｌ２を負荷として内部電源電圧Ｖｓｕｐ２が生成される。
さらに、ＰチャネルＭＯＳトランジスタＰ２４およびＰ２５のソースが、それぞれ出力端子１０２（Ｖｏｕｔ）に接続されているので、ＰチャネルＭＯＳトランジスタＰ２４およびＰ２５、それぞれのチャネル長変調効果によるドレインソース間電圧の誤差が相対的に小さくなる。つまり、より正確な電流減算が可能になる。
【０１５７】
図９は、内部電源生成回路Ｖｓｕｐｇｅｎ２の負荷である制御回路Ｃｔｒｌ２の負荷が異なる場合の、各部の電流波形を示したものであって、図９（Ａ）は制御回路Ｃｔｒｌ２がそもそも重負荷である場合、つまりより多くの供給電流Ｉｓｕｐ２を必要とする場合、図９（Ｂ）は制御回路Ｃｔｒｌ２がそもそも軽負荷である場合、つまりより供給電流Ｉｓｕｐ２が比較的少なくてすむ場合の、各部の電流波形を示したものである。制御回路Ｃｔｒｌ２が重負荷である場合あるいは軽負荷である場合ともに、電力供給源が切り替わることによる変動は生じない。したがって、制御回路Ｃｔｒｌ２が重負荷であるか軽負荷であるかに関係なく、供給電流Ｉｓｕｐ２の変動を抑制することができることがわかる。
【０１５８】
（まとめ）
本発明の実施形態１、２に係るスイッチング電源回路１００は、上述のように、第１の電流生成部が、負荷が重負荷から軽負荷に切り替わるときの電流値が所定の電流値から零まで線形に変化し、負荷が軽負荷から重負荷に切り替わるときの電流値が零から所定の電流値まで線形に変化する第１の電流Ｉｍ１２、Ｉｍ２１を、第１の電圧（Ｖｉｎ）より生成する。
【０１５９】
第２の電流生成部が、負荷が重負荷から軽負荷に切り替わるときの電流値が零から所定の電流値まで線形に変化し、負荷が軽負荷から重負荷に切り替わるときの電流値が所定の電流値から零まで変化する第２の電流Ｉｍ１３、Ｉｍ２３を、第２の電圧（Ｖｏｕｔ）より生成する。
そして、第１の電流と第２の電流を加えた電流を供給電流Ｉｓｕｐ１、Ｉｓｕｐ２とし、これを制御回路Ｃｔｒｌ１、Ｃｔｒｌ２に供給する。
【０１６０】
このような構成とすることによって、内部電源生成回路Ｖｓｕｐｇｅｎ１、Ｖｓｕｐｇｅｎ２は、スイッチのオンオフを行わずに、制御回路Ｃｔｒｌ１、Ｃｔｒｌ２への電力供給源を入力電圧Ｖｉｎから出力電圧Ｖｏｕｔに、または、出力電圧Ｖｏｕｔから入力電圧Ｖｉｎに切り替えることができる。
したがって、バイパス容量Ｃｓｕｐ１、Ｃｓｕｐ２の容量値を大きくすることなく、供給電流の変動を抑制できるという効果を奏する。
また、本発明の実施形態に係るスイッチング電源回路は、制御回路Ｃｔｒｌ１、Ｃｔｒｌ２が極めて重負荷とならなければ、バイパス容量Ｃｓｕｐ１、Ｃｓｕｐ２は不要であるので、さらに小規模でありながら、供給電流の変動を抑制できるという効果を奏する。
【産業上の利用可能性】
【０１６１】
本発明のスイッチング電源回路は、蓄電システムの分野で好適に利用できる。
【符号の説明】
【０１６２】
１００  スイッチング電源回路
Ｖｓｕｐｇｅｎ１  内部電源生成回路
Ｖｓｕｐｇｅｎ２  内部電源生成回路
Ｃｔｒｌ１  制御回路
Ｃｔｒｌ２  制御回路
Ｃｏｎｖ１  電圧変換回路
Ｃｏｎｖ２  電圧変換回路
ＣＭ１１、ＣＭ１２  電流源
ＣＭ２１、ＣＭ２１Ｂ、ＣＭ２２  電流源
Ｓ１１、Ｓ１２  電流源
Ｓ２１、Ｓ２１Ｂ、Ｓ２２  電流源
Ｉｇｅｎ１１、Ｉｇｅｎ１２  電流リミッタ
Ｉｇｅｎ２１、Ｉｇｅｎ２２  電流リミッタ
Ｃｓｕｐ１、Ｃｓｕｐ２  バイパス容量
【図１】
0005864193.tif 000002
【図２】
0005864193.tif 000003
【図３】
0005864193.tif 000004
【図４】
0005864193.tif 000005
【図５】
0005864193.tif 000006
【図６】
0005864193.tif 000007
【図７】
0005864193.tif 000008
【図８】
0005864193.tif 000009
【図９】
0005864193.tif 000010
【図１０】
0005864193.tif 000011
【図１１】
0005864193.tif 000012