(57)【特許請求の範囲】
【請求項１】
帰還電圧と基準電圧の比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成する非線形制御方式のスイッチング制御部と、
前記スイッチ素子への逆流電流を検出して前記スイッチ素子を強制的にオフさせる逆流電流検出部と、
前記逆流電流の未検出時には前記スイッチ素子のデューティに応じて前記スイッチ素子のオン時間を設定する一方、前記逆流電流の検出時には前記スイッチ素子の一端に現れるスイッチ電圧または前記出力電圧に応じて前記スイッチ素子のオン時間を設定するオン時間設定部と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記オン時間設定部は、
キャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、
前記逆流電流の未検出時には前記スイッチ素子のデューティに応じた第２電圧を生成する一方、前記逆流電流の検出時には前記スイッチ電圧または前記出力電圧に応じた第２電圧を生成する第２電圧生成回路と、
前記第１電圧と前記第２電圧を比較して第１制御信号を生成する第１コンパレータと、
を含むことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１電圧生成回路は、
前記入力電圧に応じた充電電流を生成する電流／電圧変換部と、
前記電流／電圧変換部に接続されたキャパシタと、
前記スイッチ素子のオン／オフ制御に応じて前記キャパシタの充放電を切り替える充放電スイッチと、
を含むことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記第２電圧生成回路は、
前記入力電圧の供給を受けて前記スイッチ素子をオン／オフするためのスイッチ制御信号または前記スイッチ素子の一端に現れるスイッチ電圧をレベルシフトするレベルシフタと、
前記逆流電流の未検出時にはレベルシフト済みの前記スイッチ制御信号または前記スイッチ電圧を選択出力する一方、前記逆流電流の検出時には前記スイッチ電圧または前記出力電圧を選択出力するセレクタと、
前記セレクタの出力を平滑して前記第２電圧を生成するフィルタと、
を含むことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記フィルタは、抵抗とキャパシタから成るＣＲフィルタ回路を含むことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記フィルタは、前記ＣＲフィルタ回路を形成する第１抵抗と共に分圧回路を形成する第２抵抗を含み、前記第１抵抗と前記第２抵抗との接続ノードを入力端または出力端とすることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記スイッチング制御部は、
前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部と、
前記基準電圧を生成する基準電圧生成部と、
前記帰還電圧と前記基準電圧を比較して第２制御信号を生成する第２コンパレータと、
前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、
前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、
を含むことを特徴とする請求項２〜請求項６のいずれか一項に記載のスイッチング電源装置。
【請求項８】
前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含むことを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
受信信号から所望チャンネルの放送信号を選局するチューナ部と、
前記チューナ部で選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
前記映像信号を映像として出力する表示部と、
前記音声信号を音声として出力するスピーカ部と、
ユーザ操作を受け付ける操作部と、
外部入力信号を受け付けるインタフェイス部と、
上記各部の動作を統括的に制御する制御部と、
上記各部に電力供給を行う電源部と、
を有し、
前記電源部は、請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置を含むことを特徴とするテレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置、及び、これを用いた電子機器（例えばテレビ）に関するものである。
【背景技術】
【０００２】
図１８は、非線形制御方式（ここではボトム検出オン時間固定方式）を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図である。なお、図１８に描写されているスイッチング電源装置は、入力電圧ＩＮを降圧して所望の出力電圧ＯＵＴを生成する同期整流方式の降圧型ＤＣ／ＤＣコンバータである。
【０００３】
上記に関連する従来技術の一例としては、特許文献１〜特許文献５が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２９１５９号公報
【特許文献２】特開２００９−１４８１５５号公報
【特許文献３】特開２００９−１４８１５７号公報
【特許文献４】米国特許第７７１４５４７号公報
【特許文献５】特開２０１０−２２６９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性が得られるという特長を有している。
【０００６】
しかしながら、非線形制御方式のスイッチング電源装置では、出力トランジスタのスイッチング周波数が入力電圧ＩＮ、出力電圧ＯＵＴ、及び、出力電流ＩＯＵＴに応じて大きく変化する。そのため、非線形制御方式のスイッチング電源装置は、線形制御方式のスイッチング電源装置に比べて、出力電圧精度やロードレギュレーション特性（負荷の変動に対する出力電圧ＯＵＴの安定性）が悪いという課題があった。
【０００７】
また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源として、非線形制御方式のスイッチング電源装置を適用しようとした場合には、広い周波数帯域をカバーし得るようにＥＭＩ［ElectroMagnetic Interference］対策やノイズ対策を施さなければならず、セットの設計が困難となっていた。
【０００８】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑えることのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本明細書中に開示されているスイッチング電源装置は、帰還電圧と基準電圧の比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成する非線形制御方式のスイッチング制御部と、前記スイッチ素子への逆流電流を検出して前記スイッチ素子を強制的にオフさせる逆流電流検出部と、前記逆流電流の未検出時には前記スイッチ素子のデューティに応じて前記スイッチ素子のオン時間を設定する一方、前記逆流電流の検出時には前記スイッチ素子の一端に現れるスイッチ電圧または前記出力電圧に応じて前記スイッチ素子のオン時間を設定するオン時間設定部と、を有する構成（第１の構成）とされている。
【００１０】
上記第１の構成から成るスイッチング電源装置において、前記オン時間設定部は、キャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、前記逆流電流の未検出時には前記スイッチ素子のデューティに応じた第２電圧を生成する一方、前記逆流電流の検出時には前記スイッチ電圧または前記出力電圧に応じた第２電圧を生成する第２電圧生成回路と、前記第１電圧と前記第２電圧を比較して第１制御信号を生成する第１コンパレータと、を含む構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成るスイッチング電源装置において、前記第１電圧生成回路は、前記入力電圧に応じた充電電流を生成する電流／電圧変換部と、前記電流／電圧変換部に接続されたキャパシタと、前記スイッチ素子のオン／オフ制御に応じて前記キャパシタの充放電を切り替える充放電スイッチと、を含む構成（第３の構成）にするとよい。
【００１２】
また、上記第３の構成から成るスイッチング電源装置において、前記第２電圧生成回路は、前記入力電圧の供給を受けて前記スイッチ素子をオン／オフするためのスイッチ制御信号または前記スイッチ素子の一端に現れるスイッチ電圧をレベルシフトするレベルシフタと、前記逆流電流の未検出時にはレベルシフト済みの前記スイッチ制御信号または前記スイッチ電圧を選択出力する一方、前記逆流電流の検出時には前記スイッチ電圧または前記出力電圧を選択出力するセレクタと、前記セレクタの出力を平滑して前記第２電圧を生成するフィルタと、を含む構成（第４の構成）にするとよい。
【００１３】
また、上記第４の構成から成るスイッチング電源装置において、前記フィルタは、抵抗とキャパシタから成るＣＲフィルタ回路を含む構成（第５の構成）にするとよい。
【００１４】
また、上記第５の構成から成るスイッチング電源装置において、前記フィルタは、前記ＣＲフィルタ回路を形成する第１抵抗と共に分圧回路を形成する第２抵抗を含み、前記第１抵抗と前記第２抵抗との接続ノードを入力端または出力端とする構成（第６の構成）にするとよい。
【００１５】
また、上記の第２〜第６いずれかの構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部と、前記基準電圧を生成する基準電圧生成部と、前記帰還電圧と前記基準電圧を比較して第２制御信号を生成する第２コンパレータと、前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、を含む構成（第７の構成）にするとよい。
【００１６】
また、上記第７の構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含む構成（第８の構成）にするとよい。
【００１７】
また、本明細書中に開示されているテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナ部で選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第１〜第８いずれかの構成から成るスイッチング電源装置を含む構成（第９の構成）とされている。
【発明の効果】
【００１８】
本発明によれば、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑えることのできるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】スイッチング電源装置の第１実施形態を示すブロック図
【図２】オン時間設定部の第１構成例を示す図
【図３】第１構成例のオン時間設定動作を説明するためのタイムチャート
【図４】オン時間設定部の第２構成例を示す図
【図５】第２構成例のオン時間設定動作を説明するためのタイムチャート
【図６】スイッチング電源装置の第２実施形態を示すブロック図
【図７】軽負荷時のスイッチング停止動作を説明するためのタイムチャート
【図８】オン時間設定部の第３構成例を示す図
【図９】オン時間設定部の一変形例を示す図
【図１０】負荷増大時のロードトランジェント低下を説明するためのタイムチャート
【図１１】負荷増大時のロードトランジェント向上を説明するためのタイムチャート
【図１２】軽負荷モード時の効率低下を説明するためのタイムチャート
【図１３】軽負荷モード時の効率向上を説明するためのタイムチャート
【図１４】入力急変時のライントランジェント低下を説明するためのタイムチャート
【図１５】入力急変時のライントランジェント向上を説明するためのタイムチャート
【図１６】スイッチング電源装置を搭載したテレビの一構成例を示すブロック図
【図１７Ａ】スイッチング電源装置を搭載したテレビの正面図
【図１７Ｂ】スイッチング電源装置を搭載したテレビの側面図
【図１７Ｃ】スイッチング電源装置を搭載したテレビの背面図
【図１８】スイッチング電源装置の一従来例を示す図
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
［全体構成］
図１は、スイッチング電源装置の第１実施形態を示すブロック図である。第１実施形態のスイッチング電源装置１は、非線形制御方式（ここではボトム検出オン時間固定方式）により入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）とを有する。
【００２１】
半導体装置１０は、外部との電気的な接続を確立するために、少なくとも外部端子Ｔ１〜Ｔ３を有する。半導体装置１０の外部において、外部端子（電源端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ３に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。
【００２２】
半導体装置１０は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＳＲフリップフロップ１４と、オン時間設定部１５と、コンパレータ１６と、基準電圧生成部１７と、を集積化したいわゆるスイッチング電源ＩＣである。
【００２３】
トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。
【００２４】
トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。
【００２５】
ドライバ１３は、ＳＲフリップフロップ１４の出力信号Ｑに応じてゲート信号Ｇ１、Ｇ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１、１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１、１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。
【００２６】
ＳＲフリップフロップ１４は、コンパレータ１６から入力されるセット信号Ｓの立上がりエッジで出力信号Ｑをハイレベルにセットし、オン時間設定部１５から入力されるリセット信号Ｒの立上がりエッジで出力信号Ｑをローレベルにリセットする。
【００２７】
オン時間設定部１５は、ＳＲフリップフロップ１４の反転出力信号ＱＢがローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｒにハイレベルのトリガパルスを発生させる。オン時間設定部１５の構成及び動作については、後ほど詳細に説明する。
【００２８】
コンパレータ１６は、外部端子Ｔ３（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、基準電圧生成部１７から非反転入力端（＋）に入力される基準電圧ＲＥＦを比較してセット信号Ｓを出力する。帰還電圧ＦＢが基準電圧ＲＥＦよりも高ければセット信号Ｓはローレベルとなり、帰還電圧ＦＢが基準電圧ＲＥＦよりも低ければセット信号Ｓはハイレベルとなる。
【００２９】
基準電圧生成部１７は、バンドギャップ回路などを用いて、入力電圧ＩＮや周囲温度の変動に依存しない一定の基準電圧ＲＥＦを生成する。
【００３０】
なお、上記したドライバ１３、ＳＲフリップフロップ１４、コンパレータ１６、及び、基準電圧生成部１７は、帰還電圧ＦＢと基準電圧ＲＥＦの比較結果に応じてスイッチ素子（トランジスタ１１及び１２）のオン／オフ制御を行うことにより、入力電圧ＩＮから出力電圧ＯＵＴを生成する非線形制御方式のスイッチング制御部として機能する。
【００３１】
［オン時間設定部（第１構成例）］
図２は、オン時間設定部１５の第１構成例を示す図である。第１構成例のオン時間設定部１５Ｘは、電圧／電流変換部Ｘ１と、キャパシタＸ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＸ３と、コンパレータＸ４と、抵抗Ｘ５及びＸ６と、を含む。
【００３２】
電圧／電流変換部Ｘ１は、外部端子Ｔ１に印加される入力電圧ＩＮを電圧／電流変換することにより充電電流ＩＸ（＝ａ×ＩＮ）を生成する。充電電流ＩＸの電流値は、入力電圧ＩＮの電圧値に応じて変動する。具体的には、入力電圧ＩＮが高いほど充電電流ＩＸは大きくなり、入力電圧ＩＮが低いほど充電電流ＩＸは小さくなる。
【００３３】
キャパシタＸ２の第１端は、電圧／電流変換部Ｘ１に接続されている。キャパシタＸ２の第２端は接地端に接続されている。トランジスタＸ３がオフされているときには、キャパシタＸ２が充電電流ＩＸによって充電され、キャパシタＸ２の第１端に現れる第１電圧ＶＸ１が上昇する。一方、トランジスタＸ３がオンされているときには、キャパシタＸ２がトランジスタＸ３を介して放電され、第１電圧ＶＸ１が低下する。
【００３４】
トランジスタＸ３は、トランジスタ１１及び１２のオン／オフ制御に応じてキャパシタＸ２の充放電を切り替える充放電スイッチである。トランジスタＸ３のドレインは、キャパシタＸ２の第１端に接続されている。トランジスタＸ３のソースは、接地端に接続されている。トランジスタＸ３のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００３５】
上記した電圧／電流変換部Ｘ１、キャパシタＸ２、及び、トランジスタＸ３は、キャパシタＸ２の充放電動作に応じた第１電圧ＶＸ１を生成する第１電圧生成回路に相当する。
【００３６】
コンパレータＸ４は、非反転入力端（＋）に入力される第１電圧ＶＸ１と、反転入力端（−）に入力される第２電圧ＶＸ２を比較してリセット信号Ｒを生成する。第１電圧ＶＸ１が第２電圧ＶＸ２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧ＶＸ１が第２電圧ＶＸ２よりも低ければリセット信号Ｒはローレベルとなる。
【００３７】
抵抗Ｘ５の第１端は、出力電圧ＯＵＴが印加される外部端子Ｔ４に接続されている。抵抗Ｘ５の第２端は、抵抗Ｘ６の第１端に接続されている。抵抗Ｘ６の第２端は、接地端に接続されている。抵抗Ｘ１及びＸ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した第２電圧ＶＸ２を出力する第２電圧生成回路に相当する。
【００３８】
図３は、第１構成例のオン時間設定動作を説明するためのタイムチャートである。図３では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＸ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。
【００３９】
トランジスタ１１のオフ期間中に、帰還電圧ＦＢが基準電圧ＲＥＦまで低下すると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタＸ３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流ＩＸによるキャパシタＸ２の充電が開始される。先にも述べたように、充電電流ＩＸの電流値は、入力電圧ＩＮの電圧値に応じて変動する。従って、第１電圧ＶＸ１は、入力電圧ＩＮに応じた上昇度（傾き）を持って上昇する。
【００４０】
その後、第１電圧ＶＸ１が第２電圧ＶＸ２（出力電圧ＯＵＴの分圧電圧）まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタＸ３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタＸ２がトランジスタＸ３を介して速やかに放電され、第１電圧ＶＸ１がローレベルに引き下げられる。
【００４１】
ドライバ１３は、出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。
【００４２】
また、オン時間設定部１５Ｘは、オン時間Ｔｏｎを固定値として設定するのではなく、入力電圧ＩＮと出力電圧ＯＵＴに応じた変動値として設定する。より具体的には、オン時間設定部１５Ｘは、入力電圧ＩＮが高いほど第１電圧ＶＸ１の上昇度（傾き）を大きくしてオン時間Ｔｏｎを短くし、入力電圧ＩＮが低いほど第１電圧ＶＸ１の上昇度（傾き）を小さくしてオン時間Ｔｏｎを長くする。また、オン時間設定部１５Ｘは、出力電圧ＯＵＴが低いほど第２電圧ＶＸ２を引き下げてオン時間Ｔｏｎを短くし、出力電圧ＯＵＴが高いほど第２電圧ＶＸ２を引き上げてオン時間Ｔｏｎを長くする。言い換えれば、オン時間設定部１５Ｘは、入力電圧ＩＮに反比例して、出力電圧ＯＵＴに比例するオン時間Ｔｏｎを設定する。
【００４３】
このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。
【００４４】
［オン時間設定部（第２構成例）］
先に説明した第１構成例のオン時間設定部１５Ｘは、スイッチング周波数の変動を抑制するために、入力電圧ＩＮと出力電圧ＯＵＴを監視してオン時間Ｔｏｎを設定する。従って、第１構成例のオン時間設定部１５Ｘでは、出力電圧ＯＵＴを監視するための外部端子Ｔ４を半導体装置１０に別途設ける必要がある。
【００４５】
また、第１構成例のオン時間設定部１５Ｘでは、スイッチング周波数ｆの算出式（１）に、変数（出力電圧ＯＵＴ、出力電流ＩＯＵＴ、及び、トランジスタ１１及び１２のオン抵抗ＲＯＮ）が含まれているので、スイッチング周波数ｆの変動を完全に払拭することはできない。なお、算出式（１）において、ＣはキャパシタＸ２の容量値（定数）を示しており、Ｒ５及びＲ６は抵抗Ｘ５及びＸ６の抵抗値（定数）を示している。また、ＤＵＴＹはスイッチ電圧ＳＷのデューティを示している。
【数１】
0006023468.tif 000002
【００４６】
図４は、オン時間設定部１５の第２構成例を示す図である。第２構成例のオン時間設定部１５Ｙは、定電流源Ｙ１と、キャパシタＹ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ３と、コンパレータＹ４と、レベルシフタＹ５と、バッファＹ６と、フィルタＹ７とを含む。第２構成例の特徴は、電圧／電流変換部Ｘ１に代えて定電流源Ｙ１を有する点と、抵抗Ｘ５及びＸ６に代えてレベルシフタＹ５、バッファＹ６、及び、フィルタＹ７を有する点である。
【００４７】
定電流源Ｙ１は、入力電圧ＩＮや周囲温度の変動に依存しない一定の内部電源電圧ＲＥＧ（例えば５Ｖ）の供給を受けて動作し、入力電圧ＩＮに依存しない一定の充電電流ＩＹを生成する。
【００４８】
キャパシタＹ２の第１端は、定電流源Ｙ１に接続されている。キャパシタＹ２の第２端は接地端に接続されている。トランジスタＹ３がオフされているときには、キャパシタＹ２が充電電流ＩＹによって充電され、キャパシタＹ２の第１端に現れる第１電圧ＶＹ１が上昇する。一方、トランジスタＹ３がオンされているときには、キャパシタＹ２がトランジスタＹ３を介して放電され、第１電圧ＶＹ１が低下する。
【００４９】
トランジスタＹ３は、トランジスタ１１及び１２のオン／オフ制御に応じてキャパシタＹ２の充放電を切り替える充放電スイッチである。トランジスタＹ３のドレインは、キャパシタＹ２の第１端に接続されている。トランジスタＹ３のソースは、接地端に接続されている。トランジスタＹ３のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００５０】
上記した定電流源Ｙ１、キャパシタＹ２、及び、トランジスタＹ３は、キャパシタＹ２の充放電動作に応じた第１電圧ＶＹ１を生成する第１電圧生成回路に相当する。
【００５１】
コンパレータＹ４は、非反転入力端（＋）に入力される第１電圧ＶＹ１と、反転入力端（−）に入力される第２電圧ＶＹ２を比較してリセット信号Ｒを生成する。第１電圧ＶＹ１が第２電圧ＶＹ２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧ＶＹ１が第２電圧ＶＹ２よりも低ければリセット信号Ｒはローレベルとなる。
【００５２】
レベルシフタＹ５は、内部電源電圧ＲＥＧの供給を受けて動作し、外部端子Ｔ２に印加されるスイッチ電圧ＳＷのレベルシフト処理を行う。具体的に述べると、レベルシフタＹ５は、入力電圧ＩＮ（より正確にはＩＮ−ＩＯＵＴ×ＲＯＮ）と接地電圧ＧＮＤとの間でパルス駆動されるスイッチ電圧ＳＷの入力を受けて、内部電源電圧ＲＥＧと接地電圧ＧＮＤとの間でパルス駆動される電圧信号を出力する。レベルシフタＹ５を形成する素子の耐圧は、入力電圧ＩＮと内部電源電圧ＲＥＧとの電圧差に応じて適宜設定すればよい。
【００５３】
バッファＹ６は、内部電源電圧ＲＥＧの供給を受けて動作し、レベルシフタＹ５の出力を波形整形する。オン時間設定部１５Ｙの回路規模縮小を優先する場合には、バッファＹ６を省略することも可能である。
【００５４】
フィルタＹ７は、バッファＹ６の出力を平滑して第２電圧ＶＹ２を生成する。バッファＹ６としては、キャパシタと抵抗から成るＣＲフィルタなどを用いることができる。
【００５５】
上記したレベルシフタＹ５、バッファＹ６、及び、フィルタＹ７は、スイッチ電圧ＳＷのデューティに応じた第２電圧ＶＹ２を生成する第２電圧生成回路に相当する。
【００５６】
図５は、第２構成例のオン時間設定動作を説明するためのタイムチャートである。図５では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＹ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。
【００５７】
トランジスタ１１のオフ期間中に、帰還電圧ＦＢが基準電圧ＲＥＦまで低下すると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタＹ３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流ＩＹによるキャパシタＹ２の充電が開始される。先にも述べたように、充電電流ＩＹの電流値は、入力電圧ＩＮに依存しない固定値である。従って、第１電圧ＶＹ１は、入力電圧ＩＮに依存しない一定の上昇度（傾き）を持って上昇する。
【００５８】
その後、第１電圧ＶＹ１が第２電圧ＶＹ２（スイッチ電圧ＳＷのデューティに応じて電圧値が変動する疑似的な出力電圧ＯＵＴ）まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタＹ３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタＹ２がトランジスタＹ３を介して速やかに放電され、第１電圧ＶＹ１がローレベルに引き下げられる。
【００５９】
ドライバ１３は、出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。この点は、先の第１構成例と何ら変わりがない。
【００６０】
また、オン時間設定部１５Ｙは、オン時間Ｔｏｎを固定値として設定するのではなく、スイッチ電圧ＳＷのデューティ（＝（ＯＵＴ＋ＩＯＵＴ×ＲＯＮ）／ＩＮ）に応じた変動値として設定する。より具体的には、オン時間設定部１５Ｙは、スイッチ電圧ＳＷのデューティが大きいほど第２電圧ＶＹ２を引き上げてオン時間Ｔｏｎを長くし、スイッチ電圧ＳＷのデューティが小さいほど第２電圧ＶＹ２を引き下げてオン時間Ｔｏｎを短くする。言い換えれば、オン時間設定部１５Ｙは、入力電圧ＩＮに反比例して（ＯＵＴ＋ＩＯＵＴ×ＲＯＮ）に比例するオン時間Ｔｏｎを設定する。
【００６１】
例えば、入力電圧ＩＮの上昇や出力電圧ＯＵＴの低下、ないしは、出力電流ＩＯＵＴの増大が生じて、スイッチ電圧ＳＷのデューティが大きくなったときには、第２電圧ＶＹ２が引き上げられてオン時間Ｔｏｎが長くなる。逆に、入力電圧ＩＮの低下や出力電圧ＯＵＴの上昇、ないしは、出力電流ＩＯＵＴの減少が生じて、スイッチ電圧ＳＷのデューティが小さくなったときには、第２電圧ＶＹ２が引き下げられてオン時間Ｔｏｎが短くなる。
【００６２】
このような構成とすることにより、先の第１構成例と同じく、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。
【００６３】
また、第２構成例のオン時間設定部１５Ｙは、スイッチング周波数の変動を抑制するために、スイッチ電圧ＳＷを監視してオン時間Ｔｏｎを設定する。従って、先の第１構成例と異なり、出力電圧ＯＵＴを監視するための外部端子Ｔ４を半導体装置１０に別途設ける必要がなくなる。
【００６４】
また、第２構成例のオン時間設定部１５Ｙでは、スイッチング周波数ｆの算出式（２）に変数が一切含まれていないので、スイッチング周波数ｆの変動を完全に払拭することができる。なお、算出式（２）において、ＣはキャパシタＹ２の容量値（定数）を示しており、ＤＵＴＹはスイッチ電圧ＳＷのデューティを示している。
【数２】
0006023468.tif 000003
【００６５】
＜第２実施形態＞
［全体構成］
図６は、スイッチング電源装置の第２実施形態を示すブロック図である。第２実施形態のスイッチング電源装置１は、先に説明した第１実施形態をベースとして、リップルインジェクション部１８と逆流検出部１９を追加した点に特徴を有している。
【００６６】
リップルインジェクション部１８は、ゲート信号Ｇ１やスイッチ電圧ＳＷを用いて生成したリップル成分を基準電圧ＲＥＦに注入し、リップル注入済みの基準電圧ＲＥＦ２をコンパレータ１６の非反転入力端（＋）に出力する。このようなリップルインジェクション技術を導入すれば、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）のリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、キャパシタＣ１としてＥＳＲ［equivalent series resistance］の小さい積層セラミックコンデンサなどを用いることが可能となる。
【００６７】
逆流検出部１９は、トランジスタ１２への逆流電流（コイルＬ１からトランジスタ１２を介して接地端に逆流するコイル電流ＩＬ）を監視して逆流検出信号Ｓ１を生成する。逆流検出信号Ｓ１は、トランジスタ１２への逆流電流が検出された時点でハイレベル（逆流検出時の論理レベル）にラッチされ、次周期におけるゲート信号Ｇ１の立上りエッジでローレベル（逆流未検出時の論理レベル）にリセットされる。なお、逆流電流を監視する手法としては、例えば、トランジスタ１２のオン期間中にスイッチ電圧ＳＷが負から正に切り替わるゼロクロスポイントを検出すればよい。ドライバ１３は、逆流検出信号Ｓ１がハイレベルであるときには、出力信号Ｑに依ることなくトランジスタ１２を強制的にオフするようにゲート信号Ｇ２を生成する。
【００６８】
図７は、軽負荷時のスイッチング停止動作を説明するためのタイムチャートであり、上から順に、ゲート信号Ｇ１及びＧ２、逆流検出信号Ｓ１、コイル電流ＩＬ、並びに、スイッチ電圧ＳＷが描写されている。
【００６９】
時刻ｔ１〜ｔ２では、ゲート信号Ｇ１がハイレベルとされており、ゲート信号Ｇ２がローレベルとされているので、トランジスタ１１がオンとなり、トランジスタ１２がオフとなる。従って、時刻ｔ１〜ｔ２では、スイッチ電圧ＳＷがほぼ入力電圧ＩＮまで上昇し、コイル電流ＩＬが増大していく。
【００７０】
時刻ｔ２において、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられると、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。従って、スイッチ電圧ＳＷはほぼ接地電圧ＧＮＤまで低下し、コイル電流ＩＬは減少に転じる。
【００７１】
ここで、負荷に流れる出力電流ＩＯＵＴが十分に大きければ、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ４まで、コイル電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。一方、負荷に流れる出力電流ＩＯＵＴが小さい軽負荷時には、コイルＬ１に蓄えられているエネルギが少ないので、時刻ｔ３において、コイル電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生する。このような状態では電荷を接地端に捨てていることになるので、軽負荷時における効率低下の原因となる。
【００７２】
そこで、第２実施形態のスイッチング電源装置１は、逆流電流検出部１９を用いてトランジスタ１２への逆流電流を検出し、逆流検出信号Ｓ１がハイレベルに立ち上がる時刻ｔ３でトランジスタ１２を強制的にオフさせる構成とされている。このような構成とすることにより、軽負荷時における効率低下を解消することが可能となる。
【００７３】
また、第２実施形態のスイッチング電源装置１では、逆流電流検出時のスイッチング停止制御を行うに際して、オン時間設定部１５の内部構成が見直されている。以下では、オン時間設定部１５の第３構成例について、図８を参照しながら詳細に説明する。
【００７４】
［オン時間設定部（第３構成例）］
図８は、オン時間設定部の第３構成例を示す図である。第３構成例のオン時間設定部１５Ｚは、電圧／電流変換部Ｚ１と、キャパシタＺ２（容量値ＣＺ２）と、Ｎチャネル型ＭＯＳ電界効果トランジスタＺ３と、コンパレータＺ４と、レベルシフタＺ５と、フィルタＺ７と、セレクタＺ８を含む。第３構成例の特徴は、第１構成例の第１電圧生成回路（Ｘ１、Ｘ２、Ｘ３）と、第２構成例の第２電圧生成回路（Ｙ５、（Ｙ６）、Ｙ７））とを組み合わせた上で、さらに、セレクタＺ８を有する点である。
【００７５】
電圧／電流変換部Ｚ１は、外部端子Ｔ１に印加される入力電圧ＩＮを電圧／電流変換することにより充電電流ＩＺ（＝ａ×ＩＮ）を生成する回路ブロックであり、抵抗Ｚ１１〜Ｚ１３（抵抗値：ＲＺ１１〜ＲＺ１３）と、オペアンプＺ１４と、Ｎチャネル型ＭＯＳ電界効果トランジスタＺ１５と、Ｐチャネル型ＭＯＳ電界効果トランジスタＺ１６及びＺ１７と、を含む。
【００７６】
抵抗Ｚ１１の第１端は、外部端子Ｔ１に接続されている。抵抗Ｚ１１の第２端と抵抗Ｚ１２の第１端は、いずれもオペアンプＺ１４の非反転入力端（＋）に接続されている。抵抗Ｚ１２の第２端は、接地端に接続されている。オペアンプＺ１４の反転入力端（−）はトランジスタＺ１５のソースと抵抗Ｚ１３の第１端に接続されている。抵抗Ｚ１３の第２端は、接地端に接続されている。オペアンプＺ１４の出力端は、トランジスタＺ１５のゲートに接続されている。トランジスタＺ１５のドレインは、トランジスタＺ１６のドレインに接続されている。トランジスタＺ１６及びＺ１７のソースは、いずれも電源端に接続されている。トランジスタＺ１６のゲートは、トランジスタＺ１７のゲートと共にトランジスタＺ１６のドレインに接続されている。トランジスタＺ１７のドレインは、充電電流ＩＺの出力端としてキャパシタＺ２の第１端に接続されている。
【００７７】
充電電流ＩＺは、次の（３）式で表されるように、入力電圧ＩＮが高いほど大きくなり入力電圧ＩＮが低いほど小さくなる。
【数３】
0006023468.tif 000004
【００７８】
キャパシタＺ２の第１端は、電圧／電流変換部Ｚ１に接続されている。キャパシタＺ２の第２端は接地端に接続されている。トランジスタＺ３がオフされているときには、キャパシタＺ２が充電電流ＩＺによって充電され、キャパシタＺ２の第１端に現れる第１電圧ＶＺ１が上昇する。一方、トランジスタＺ３がオンされているときには、キャパシタＺ２がトランジスタＺ３を介して放電され、第１電圧ＶＺ１が低下する。
【００７９】
トランジスタＺ３は、トランジスタ１１及び１２のオン／オフ制御に応じてキャパシタＺ２の充放電を切り替える充放電スイッチである。トランジスタＺ３のドレインは、キャパシタＺ２の第１端に接続されている。トランジスタＺ３のソースは、接地端に接続されている。トランジスタＺ３のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００８０】
上記した電圧／電流変換部Ｚ１、キャパシタＺ２、及び、トランジスタＺ３は、キャパシタＺ２の充放電動作に応じた第１電圧ＶＺ１を生成する第１電圧生成回路に相当する。
【００８１】
コンパレータＺ４は、非反転入力端（＋）に入力される第１電圧ＶＺ１と、反転入力端（−）に入力される第２電圧ＶＺ２を比較してリセット信号Ｒを生成する。第１電圧ＶＺ１が第２電圧ＶＺ２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧ＶＺ１が第２電圧ＶＺ２よりも低ければリセット信号Ｒはローレベルとなる。なお、トランジスタ１１のオンと同時にキャパシタＺ２の充電動作が開始され、リセット信号Ｒの立上がりエッジをトリガとしてトランジスタ１１がオフされることを鑑みると、オン時間Ｔｏｎは次の（４）式で算出される。
【数４】
0006023468.tif 000005
【００８２】
レベルシフタＺ５は、入力電圧ＩＮの供給を受けて動作し、ゲート信号Ｇ１のレベルシフト処理を行う。具体的に述べると、レベルシフタＺ５は、ゲート信号Ｇ１の入力を受けて、入力電圧ＩＮと接地電圧ＧＮＤとの間でパルス駆動される電圧信号を出力する。レベルシフタＺ５を形成する素子の耐圧は、入力電圧ＩＮと接地電圧ＧＮＤとの電圧差に応じて適宜設定すればよい。
【００８３】
フィルタＺ７は、セレクタＺ８の出力を平滑して第２電圧ＶＺ２を生成する回路ブロックであり、抵抗Ｚ７１〜Ｚ７３と、キャパシタＺ７４及びＺ７５と、を含む。抵抗Ｚ７１の第１端は、セレクタＺ８の出力端に接続されている。抵抗Ｚ７１の第２端は、抵抗Ｚ７２の第１端とキャパシタＺ７４の第１端に接続されている。キャパシタＺ７４の第２端は接地端に接続されている。抵抗Ｚ７２の第２端は、コンパレータＺ４の反転入力端（−）と、抵抗Ｚ７３の第１端と、キャパシタＺ７５の第１端に各々接続されている。抵抗Ｚ７３の第２端とキャパシタＺ７５の第２端は、いずれも接地端に接続されている。
【００８４】
このように、フィルタＺ７は、抵抗Ｚ７１及びＺ７２とキャパシタＺ７４及びＺ７５から成るＣＲフィルタ回路を含む。なお、ＣＲフィルタ回路の段数（図８では２段）については任意に増減が可能である。
【００８５】
また、フィルタＺ７は、ＣＲフィルタ回路を形成する抵抗Ｚ７１及びＺ７２と共に分圧回路を形成する抵抗Ｚ７３を含む。なお、図８では、抵抗Ｚ７２と抵抗Ｚ７３との接続ノードをフィルタＺ７の出力端とする構成を例に挙げたが、フィルタＺ７の構成はこれに限定されるものではなく、例えば、抵抗Ｚ７１の第１端と接地端との間に抵抗Ｚ７３を設けることにより、抵抗Ｚ７１と抵抗Ｚ７３との接続ノードをフィルタＺ７の入力端とする構成としても構わない。
【００８６】
セレクタＺ８は、逆流検出信号Ｓ１に応じて、逆流電流の未検出時にはレベルシフト済みのゲート信号Ｇ１を選択出力する一方、逆流電流の検出時にはスイッチ電圧ＳＷを選択出力する回路ブロックであり、スイッチＺ８１及びＺ８２を含む。なお、逆流電流の検出時には、トランジスタ１１及び１２がいずれもオフとされるので、スイッチ電圧ＳＷは出力電圧ＯＵＴと等しくなる。
【００８７】
スイッチＺ８１は、逆流検出信号Ｓ１に応じてレベルシフタＺ５の出力端とフィルタＺ７の入力端との間を導通／遮断する。より具体的に述べると、スイッチＺ８１は、逆流検出信号Ｓ１がローレベル（逆流未検出時の論理レベル）であるときにオンとなり、逆流検出信号Ｓ１がハイレベル（逆流検出時の論理レベル）であるときにオフとなる。
【００８８】
一方、スイッチＺ８２は、逆流検出信号Ｓ１に応じて外部端子Ｔ２とフィルタＺ７の入力端との間を導通／遮断する。より具体的に述べると、スイッチＺ８２は、逆流検出信号Ｓ１がローレベルであるときにオフとなり、逆流検出信号Ｓ１がハイレベルであるときにオンとなる。
【００８９】
なお、スイッチ電圧ＳＷをフィルタＺ７経由でコンパレータＺ４に供給する構成であれば、スイッチ電圧ＳＷに重畳するリンギングノイズをフィルタＺ７で除去することが可能となる。ただし、オン時間設定部１５Ｚの構成はこれに限定されるものではなく、スイッチ電圧ＳＷをコンパレータＺ４に直接供給する構成としても構わない。
【００９０】
上記したレベルシフタＺ５、フィルタＺ７、及び、セレクタＺ８は、逆流電流の未検出時にはトランジスタ１１のオンデューティに応じた第２電圧ＶＺ２を生成する一方、逆流電流の検出時にはスイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）に応じた第２電圧ＶＺ２を生成する第２電圧生成回路に相当する。
【００９１】
上記構成から成るオン時間設定部１５Ｚの動作について、逆流電流の未検出時（連続モード時）と、逆流電流の検出時（軽負荷モード時）とに場合を分けて詳細に説明する。
【００９２】
まず、逆流電流の未検出時（連続モード時）について詳細に説明する。逆流電流の未検出時（連続モード時）には、逆流検出信号Ｓ１がローレベルとなるので、セレクタＺ８はレベルシフト済みのゲート信号Ｇ１をフィルタＺ７に選択出力する。このときに生成される第２電圧ＶＺ２は、次の（５）式で表される。
【数５】
0006023468.tif 000006
【００９３】
従って、先出の（４）式に（３）式と（５）式を代入することより、オン時間Ｔｏｎは次の（６）式で算出することができる。
【数６】
0006023468.tif 000007
【００９４】
つまり、逆流電流の未検出時（連続モード時）には、オン時間Ｔｏｎがトランジスタ１１のオンデューティ（＝（ＯＵＴ＋ＩＯＵＴ×ＲＯＮ）／ＩＮ）に応じた変動値として設定される。このようなオン時間Ｔｏｎの設定動作は、先の第２構成例と同様である。
【００９５】
次に、逆流電流の検出時（軽負荷モード時）について詳細に説明する。逆流電流の検出時（軽負荷モード時）には、逆流検出信号Ｓ１がハイレベルとなるので、セレクタＺ８はスイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）をフィルタＺ７に選択出力する。従って、第２電圧ＶＺ２は、スイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）そのものとなり、オン時間Ｔｏｎは次の（７）式で算出される。
【数７】
0006023468.tif 000008
【００９６】
つまり、逆流電流の検出時（軽負荷モード時）には、オン時間Ｔｏｎが入力電圧ＩＮと出力電圧ＯＵＴに応じた変動値として設定される。このようなオン時間Ｔｏｎの設定動作は、先の第１構成例と同様である。
【００９７】
上記で説明したように、第３構成例のオン時間設定部１５Ｚは、第１構成例の第１電圧生成回路（Ｘ１、Ｘ２、Ｘ３）と、第２構成例の第２電圧生成回路（Ｙ５、（Ｙ６）、Ｙ７））とを組み合わせた上で、逆流電流検出時（スイッチング停止時）には第２電圧ＶＺ２をスイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）に保持する構成とされている。
【００９８】
このような構成とすることにより、第１構成例や第２構成例と同様のメリット（スイッチング周波数の固定化、出力電圧精度やロードレギュレーション特性の向上、セット設計におけるＥＭＩ対策やノイズ対策の容易化、外部端子数の削減など）を損なうことなく、逆流電流検出時のスイッチング停止制御に起因する不具合を解消することが可能となる。
【００９９】
なお、図８では、レベルシフタＺ５にゲート信号Ｇ１を入力する構成を例に挙げて説明を行ったが、オン時間設定部１５Ｚの構成はこれに限定されるものではなく、例えば、図９で示すようにレベルシフタＺ５にスイッチ電圧ＳＷを入力する構成としても構わない。
【０１００】
［負荷増大時のロードトランジェント向上］
図１０及び図１１は、それぞれ、負荷増大時のロードトランジェント特性を示すタイムチャートであり、上から順番に、出力電流ＩＯＵＴ及びコイル電流ＩＬ、帰還電圧ＦＢ及び基準電圧ＲＥＦ２、スイッチ電圧ＳＷ、並びに、出力電圧ＯＵＴが描写されている。なお、図１０は、第２構成例のオン時間設定部１５Ｙを用いたときにロードトランジェント特性が低下する様子を示しており、図１１は、第３構成例のオン時間設定部１５Ｚを用いたときにロードトランジェント特性が向上する様子を示している。
【０１０１】
逆流電流の検出時（軽負荷モード時）にスイッチング動作を停止する第２実施形態のスイッチング電源装置１では、第２構成例のオン時間設定部１５Ｙを採用すると、スイッチング停止時に第２電圧ＶＹ２が低下してしまうので、オン時間Ｔｏｎが非常に短くなる。このような状態では、軽負荷から重負荷への急峻な切り替わり（出力電流ＩＯＵＴの急激な増大）に対応することができないので、出力電圧ＯＵＴに大きなドロップが生じてしまう（図１０を参照）。
【０１０２】
これに対して、第３構成例のオン時間設定部１５Ｚであれば、スイッチング停止時には第２電圧ＶＺ２としてスイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）が入力されるので、オン時間Ｔｏｎは、入力電圧ＩＮと出力電圧ＯＵＴに応じて適切な長さに保持される。従って、急激な負荷増大にも速やかに対応することができるので、出力電圧ＯＵＴのドロップ幅を大幅に抑制することが可能となる（図１１を参照）。
【０１０３】
［軽負荷モード時の効率向上］
図１２及び図１３は、それぞれ、軽負荷モード時のスイッチング動作を示すタイムチャートであり、上から順に、出力電流ＩＯＵＴ及びコイル電流ＩＬ、帰還電圧ＦＢ及び基準電圧ＲＥＦ２、スイッチ電圧ＳＷ、並びに、出力電圧ＯＵＴが描写されている。なお、図１２は、第２構成例のオン時間設定部１５Ｙを用いたときに効率が低下する様子を示しており、図１３は、第３構成例のオン時間設定部１５Ｚを用いたときに効率が向上する様子を示している。
【０１０４】
先にも述べたように、逆流電流の検出時（軽負荷モード時）にスイッチング動作を停止する第２実施形態のスイッチング電源装置１では、第２構成例のオン時間設定部１５Ｙを採用すると、スイッチング停止時に第２電圧ＶＹ２が低下してしまうので、オン時間Ｔｏｎが非常に短くなる。このような状態では、１回のスイッチング動作でコイルＬ１に供給されるエネルギが小さくなり、出力電圧ＯＵＴが殆ど持ち上がらなくなるので、出力電圧ＯＵＴを保持するために必要なスイッチング回数が不要に増加して効率が低下しまう（図１２を参照）。
【０１０５】
これに対して、第３構成例のオン時間設定部１５Ｚであれば、スイッチング停止時には第２電圧ＶＺ２としてスイッチ電圧ＳＷ（延いては出力電圧ＯＵＴ）が入力されるので、オン時間Ｔｏｎは、入力電圧ＩＮと出力電圧ＯＵＴに応じて適切な長さに保持される。従って、１回のスイッチング動作でコイルＬ１に供給されるエネルギが大きくなり、出力電圧ＯＵＴを十分に持ち上げることができるので、出力電圧ＯＵＴを保持するために必要なスイッチング回数を減らして効率を向上することが可能となる（図１３を参照）。
【０１０６】
［入力急変時のライントランジェント改善］
図１４及び図１５は、それぞれ、入力急変時のライントランジェント特性を示すタイムチャートであり、上から順に、入力電圧ＩＮ、スイッチ電圧ＳＷ、及び、出力電圧ＯＵＴが描写されている。なお、図１４は、第２構成例のオン時間設定部１５Ｙを用いたときにライントランジェント特性が低下する様子を示しており、図１５は、第３構成例のオン時間設定部１５Ｚを用いたときにライントランジェント特性が向上する様子を示している。
【０１０７】
第２構成例のオン時間設定部１５Ｙでは、第１電圧ＶＹ１の上昇度（傾き）を入力電圧ＩＮに依らず常に一定とし、入力電圧ＩＮの変動（延いてはスイッチ電圧ＳＷのデューティ変動）に応じて第２電圧ＶＹ２を変化させることにより、オン時間Ｔｏｎの調整が行われていた。しかしながら、第２電圧ＶＹ２はフィルタＹ７を介して生成されるので、入力電圧ＩＮの急変時には、フィルタＹ７の回路遅延によってオン時間Ｔｏｎの調整が間に合わず、出力電圧ＯＵＴのオーバーシュート量やアンダーシュート量が大きくなり、ライントランジェント特性が低下してしまう（図１４を参照）。
【０１０８】
これに対して、第３構成例のオン時間設定部１５Ｚであれば、第１電圧ＶＺ１の上昇度（傾き）が入力電圧ＩＮに応じて変化する。この第１電圧ＶＺ１は、フィルタＺ７を介することなくコンパレータＺ４に直接入力されているので、入力電圧ＩＮの急変時にもオン時間Ｔｏｎを速やかに調整することが可能となり、延いては、ライントランジェント特性を向上することが可能となる（図１５を参照）。
【０１０９】
＜テレビへの適用＞
図１６は、上記のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図１７Ａ〜図１７Ｃは、それぞれ、上記のスイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。
【０１１０】
チューナ部Ａ１は、テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。
【０１１１】
デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【０１１２】
表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。
【０１１３】
スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。
【０１１４】
操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【０１１５】
インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【０１１６】
制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［central processing unit］などを用いることができる。
【０１１７】
電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。電源部Ａ８としては、先述のスイッチング電源装置１を好適に用いることができる。
【０１１８】
＜その他の変形例＞
なお、上記実施形態では、同期整流方式の降圧型スイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、スイッチング駆動方式として非同期整流方式を採用してもよいし、また、スイッチング電源装置の出力段を昇圧型や昇降圧型としても構わない。
【０１１９】
このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１２０】
本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックスなど、種々の電子機器に搭載される電源として利用することが可能である。
【符号の説明】
【０１２１】
１    スイッチング電源装置
１０    半導体装置（スイッチング電源ＩＣ）
１１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    ドライバ
１４    ＳＲフリップフロップ
１５（１５Ｘ、１５Ｙ、１５Ｚ）    オン時間設定部
１６    コンパレータ
１７    基準電圧生成部
１８    リップルインジェクション部
１９    逆流検出部
Ｌ１    インダクタ
Ｒ１、Ｒ２    抵抗
Ｃ１    キャパシタ
Ｔ１〜Ｔ３    外部端子
Ｘ１、Ｚ１    電圧／電流変換部
Ｙ１    定電流源
Ｘ２、Ｙ２、Ｚ２    キャパシタ
Ｘ３、Ｙ３、Ｚ３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｘ４、Ｙ４、Ｚ４    コンパレータ
Ｘ５、Ｘ６    抵抗
Ｙ５、Ｚ５    レベルシフタ
Ｙ６    バッファ
Ｙ７、Ｚ７    フィルタ（ＣＲフィルタ）
Ｚ８    セレクタ
Ｚ１１〜Ｚ１３    抵抗
Ｚ１４    オペアンプ
Ｚ１５    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｚ１６、Ｚ１７    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｚ７１〜Ｚ７３    抵抗
Ｚ７４、Ｚ７５    キャパシタ
Ｚ８１、Ｚ８２    スイッチ
Ａ    テレビ
Ａ０    アンテナ
Ａ１    チューナ部
Ａ２    デコーダ部
Ａ３    表示部
Ａ４    スピーカ部
Ａ５    操作部
Ａ６    インタフェイス部
Ａ７    制御部
Ａ８    電源部
【図１】
0006023468.tif 000009
【図２】
0006023468.tif 000010
【図３】
0006023468.tif 000011
【図４】
0006023468.tif 000012
【図５】
0006023468.tif 000013
【図６】
0006023468.tif 000014
【図７】
0006023468.tif 000015
【図８】
0006023468.tif 000016
【図９】
0006023468.tif 000017
【図１０】
0006023468.tif 000018
【図１１】
0006023468.tif 000019
【図１２】
0006023468.tif 000020
【図１３】
0006023468.tif 000021
【図１４】
0006023468.tif 000022
【図１５】
0006023468.tif 000023
【図１６】
0006023468.tif 000024
【図１７Ａ】
0006023468.tif 000025
【図１７Ｂ】
0006023468.tif 000026
【図１７Ｃ】
0006023468.tif 000027
【図１８】
0006023468.tif 000028