(57)【特許請求の範囲】
【請求項１】
キャビティによって貫通され、一面に第１の配線パターンが設けられ、他面に第４の配線パターンが設けられ、前記第１の配線パターンと前記第４の配線パターンとがスルービアによって電気的に接続されるコア基板を提供するステップと、
一面に第１の外部端子が複数設けられる電子部品の他面を絶縁基板に結合するステップと、
前記キャビティに前記電子部品が挿入されるように前記コア基板を前記絶縁基板に結合するステップと、
前記コア基板及び前記電子部品上に第２の絶縁層を形成するステップと、
前記第２の絶縁層を貫いて、前記第１の配線パターン及び前記第１の外部端子に各々接触される複数の第１のビアを形成するステップと、
前記第２の絶縁層上に第２の配線パターンを形成するステップと、
前記第２の絶縁層のうち前記第２の配線パターンの外部に露出された面と、前記第２の配線パターンを覆う第３の絶縁層を形成する段階と、
前記第３の絶縁層を貫通して前記第２の配線パターンに接触されている複数のビアを形成する段階と、
前記第３の絶縁層上に第３配線パターンを形成する段階を含み、
前記絶縁基板の熱膨脹係数は、前記第２の絶縁層及び前記第３の絶縁層それぞれの熱膨脹係数より大きく、
前記第１の配線パターン及び前記第２の配線パターンを含む第１の配線層の配線密度が、前記第４の配線パターンを含む第２の配線層の配線密度より高いことを特徴とする電子部品内蔵基板の製造方法。
【請求項２】
前記第２の絶縁層上に少なくとも一つのビルドアップ層を形成するステップと、
前記ビルドアップ層の外面に第１の接触パッドを形成するステップとを、さらに含むことを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。
【請求項３】
一面に第１の外部端子が複数設けられる電子部品の他面を絶縁基板に結合するステップは、
前記電子部品の他面に接着部材が形成された状態で、前記絶縁基板と前記電子部品とが結合されるように行われることを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。
【請求項４】
一面に第１の外部端子が複数設けられる電子部品の他面を絶縁基板に結合するステップは、
前記絶縁基板に第１の金属パターンが形成され、前記電子部品の他面に接着部材が形成された状態で、前記第１の金属パターンと前記接着部材とが接触されるように行われることを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の軽量化、小型化、高速化、多機能化、高性能化に応じるため、印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）に複数の配線層を形成するという、いわゆる多層基板技術が開発されており、ひいては、能動素子や受動素子などの電子部品を多層基板内に内蔵する技術も開発されている。
【０００３】
例えば、特許文献１には、キャビティに電子部品を挿入し、複数の層からなる印刷回路基板及びその製造方法が示されている。
【０００４】
一方、多層基板の分野における重要な課題の一つとして、内蔵電子部品が外部回路や他のデバイスに対して電圧または電流を含む信号を効率よく送受信することが挙げられる。
【０００５】
また、最近、電子部品の高性能化、電子部品及び該電子部品内蔵基板の小型化、薄型化が段々進められるにつれ、より薄く狭い基板に小型電子部品を内蔵し、該電子部品の外部端子を外部配線と接続させるためには、回路パターンの集積度の向上も必須に隋伴されなければならない。
【０００６】
一方、電子部品内蔵基板がより一層薄くなるにつれ、該基板の反りが深刻になるという不都合がある。このような反り現象をいわゆる撓み（ｗａｒｐａｇｅ）とも称される。この撓みは、熱膨脹係数が異なる多様な物質によって電子部品内蔵基板を構成すると大きくなる。
【０００７】
特に、基板に内蔵する電子部品は、一般的な基板資材や配線資材と熱膨脹係数（ＣＴＥ）及び剛性（Ｍｏｄｕｌｕｓ）などの物性が非常に異なり、基板の中心部位に位置しないと、反り現象が酷くなる。そのため、電子部品が内蔵された従来の基板は、該基板の中心部に電子部品を配置し、該電子部品の上部及び下部に配線層を形成する際に、上部の配線層と下部の配線層との物性及び厚さなどを等しくし、電子部品の上部の反りと下部の反りとが互いに相反するようにして、全体として反り現象が緩和されるような方式が主に採用されていた。
【０００８】
このような方式は、特許文献２にも示されている。この特許文献２には、コア基板の中央にキャパシターが配置され、両方向に回路パターン層と絶縁層とがビルドアップされた技術が示されている。
【０００９】
しかし、集積回路などの能動素子は、一面に複数の外部端子が設けられ、他面には外部端子が全然設けられないが、少数の外部端子だけ設けられることが一般的である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願公開第２０１２−０００６４６９号明細書
【特許文献２】特開２０００−２６１１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
このような能動素子が基板に内蔵される場合、従来のように、電子部品の上下部がその物性及び厚さなどの構造が対称を成すように設けられると、不要な配線が配置されてしまい、工程効率が低下し、不要な基板材料が使用され、電子部品内蔵基板のスリム化にも望ましくない。
【００１２】
本発明は上記の問題点に鑑みて成されたものであって、反り現象を減少させると共に、不要な配線を除いて、これを最小化することができる、電子部品内蔵基板及びその製造方法を提供することに、その目的がある。
【課題を解決するための手段】
【００１３】
上記目的を解決するために、本発明の一実施形態による電子部品内蔵基板は、第１の外部端子が複数設けられる第１の面、及び該第１の面の反対側の面であって絶縁物質からなる第２の面を備える電子部品と、前記第１の面上に設けられ、前記第１の外部端子と電気的に接続される第１の配線及び第１の絶縁部を備える第１の配線層と、前記第２の面上に設けられ、第２の配線及び第２の絶縁部を備える第２の配線層とを含み、前記第１の配線層の層数及び配線密度のうちの少なくともいずれか一つは前記第２の配線層の層数及び配線密度のうちの少なくともいずれか一つより大きく、前記第１の絶縁部は前記第２の絶縁部より熱膨脹係数が低い物質からなる。
【００１４】
前記電子部品の少なくとも一部が挿入されるキャビティを含み、絶縁材料からなる第１の絶縁層をさらに含む。
【００１５】
また、前記第１の絶縁層は、コア基板である。
【００１６】
また、前記第１の絶縁層を貫いて、前記第１の配線層及び前記第２の配線層を電気的に接続するスルービアをさらに含む。
【００１７】
また、前記第１の配線層の外面には、前記第１の配線と電気的に接続される第１の接触パッドがさらに設けられる。
【００１８】
また、前記第１の配線層の外面には、前記第１の接触パッドを外部に露出させる第１のソルダレジストがさらに設けられる。
【００１９】
また、前記電子部品の第２の面に接触する接着部材をさらに含む。
【００２０】
また、前記接着部材の外面に設けられる複数の第１の金属パターンをさらに含む。
【００２１】
また、前記第２の配線層上に設けられ、前記第２の配線層と電気的に接続されるチップ部品をさらに含む。
【００２２】
また、前記チップ部品はメモリーチップであり、前記電子部品は集積回路である。
【００２３】
また、前記第２の配線層の外面には、前記第２の配線と電気的に接続される第２の接触パッドがさらに設けられる。
【００２４】
また、前記第２の接触パッドと前記チップ部品とを電気的に接続するソルダボールをさらに含む。
【００２５】
また、前記ソルダボールは、前記電子部品の垂直上方または垂直下方の領域に設けられる。
【００２６】
また、前記第２の配線層の外面には、前記接触パッドを外部に露出させる第２のソルダレジストがさらに設けられる。
【００２７】
上記目的を解決するために、本発明の他の実施形態による電子部品内蔵基板は、第１の外部端子が複数設けられる第１の面、及び該第１の面の反対側の面であって第２の外部端子が少なくとも一つ設けられる第２の面を備える電子部品と、前記第１の面上に設けられ、前記第１の外部端子と電気的に接続される第１の配線及び第１の絶縁部を備える第１の配線層と、前記第２の面上に設けられ、前記第２の外部端子と電気的に接続される第２の配線及び第２の絶縁部を備える第２の配線層とを含み、前記第２の外部端子の数は前記第１の外部端子の数より少なく、前記第１の配線層の層数及び配線密度のうちの少なくともいずれか一つは前記第２の配線層の層数及び配線密度のうちの少なくともいずれか一つより大きく、前記第１の絶縁部は前記第２の絶縁部より熱膨脹係数が低い物質からなる。
【００２８】
本発明の他の実施形態による電子部品内蔵基板は、前記第２の配線層上に設けられ、前記第２の配線層と電気的に接続されるチップ部品をさらに含む。
【００２９】
また、前記チップ部品はメモリーチップであり、前記電子部品は集積回路である。
【００３０】
また、前記第２の配線層の外面には、前記第２の配線と電気的に接続される第２の接触パッドがさらに設けられる。
【００３１】
また、前記第２の接触パッドと前記チップ部品とを電気的に接続するソルダボールをさらに含む。
【００３２】
また、前記ソルダボールは、前記電子部品の垂直上方または垂直下方の領域に設けられる。
【００３３】
また、前記第２の配線層の外面に設けられ、前記第２の接触パッドを外部に露出させる第２のソルダレジストをさらに含む。
【００３４】
また、前記第１の外部端子と前記第２の外部端子とは前記電子部品を貫くスルーシリコーンビア（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）によって電気的に接続される。
【００３５】
前記第２の配線層は、前記第２の外部端子に一面が接触されるビアを含む。
【００３６】
また、前記第２の配線層の外面には、前記ビアの他面に接触される第２の接触パッドと、ソルダボールによって前記第２の接触パッドに電気的に接続されるチップ部品と、をさらに含む。
【００３７】
また、前記電子部品の第２の面に接触する接着部材と、前記接着部材の外面に設けられる複数の第１の金属パターンと、前記第１の金属パターン各々に一面が接触される少なくとも一つのビアと、前記ビアの他面に接触される第２の接触パッドと、ソルダボールによって前記第２の接触パッドに電気的に接続されるチップ部品とをさらに含み、前記複数の第１の金属パターンと前記第２の外部端子とは第２のソルダボールによって電気的に接続される。
【００３８】
本発明のさらに他の実施形態による電子部品内蔵基板の製造方法は、キャビティによって貫通され、一面に第１の配線パターンが設けられ、他面に第４の配線パターンが設けられ、前記第１の配線パターンと前記第４の配線パターンとがスルービアによって電気的に接続されるコア基板を提供するステップと、一面に第１の外部端子が複数設けられる電子部品の他面を絶縁基板に結合するステップと、前記キャビティに前記電子部品が挿入されるように前記コア基板を前記絶縁基板に結合するステップと、前記コア基板及び前記電子部品上に第２の絶縁層を形成するステップと、前記第２の絶縁層を貫いて前記第１の配線パターン及び前記第１の外部端子に各々接触される複数の第１のビアを形成するステップと、前記第２の絶縁層上に第２の配線パターンを形成するステップとを含み、前記絶縁基板の熱膨脹係数は前記第２の絶縁層の熱膨脹係数より大きい。
【００３９】
前記第２の絶縁層上に少なくとも一つのビルドアップ層を形成するステップと、前記ビルドアップ層の外面に第１の接触パッドを形成するステップと、をさらに含む。
【００４０】
また、一面に第１の外部端子が複数設けられる電子部品の他面を絶縁基板に結合するステップは、前記電子部品の他面に接着部材が形成された状態で前記絶縁基板と前記電子部品とが結合されるように行われる。
【００４１】
また、前記絶縁基板に第１の金属パターンが形成され、前記電子部品の他面に接着部材が形成された状態で、前記第１の金属パターンと前記接着部材とが接触されるように行われてもよい。
【発明の効果】
【００４２】
前述のように、本発明の一実施形態によれば、電子部品内蔵基板の反りを減少すると共に不要な配線を最小化することができるという効果が奏する。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図２】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図３】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図４】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図５】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図６】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図７】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図８】本発明の他の実施形態による電子部品内蔵基板を概略的に示す断面図である。
【図９】本発明の一実施形態による電子部品内蔵基板の製造方法を説明するための工程断面図である。
【図１０ａ】本発明の一実施形態による電子部品内蔵基板の製造方法を説明するための工程断面図であって、電子部品が絶縁基板に結合された状態を示す工程断面図である。
【図１０ｂ】同じく、コア基板が絶縁基板に結合された状態を示す工程断面図である。
【図１０ｃ】同じく、第２の絶縁層が提供された状態を示す工程断面図である。
【図１０ｄ】同じく、第２の絶縁層上に第２の配線パターンが形成された状態を示す工程断面図である。
【図１０ｅ】同じく、第３の絶縁層及び第３の配線パターンが形成された状態を示す工程断面図である。
【図１０ｆ】同じく、第４の絶縁層が形成された状態を示す工程断面図である。
【図１０ｇ】同じく、第１の接触パッド及び第２の接触パッドが形成された状態を示す工程断面図である。
【図１０ｈ】同じく、第１のソルダレジスト及び第２のソルダレジストが形成された状態を示す工程断面図である。
【図１０ｉ】同じく、チップ部品が結合された状態を示す工程断面図である。
【発明を実施するための形態】
【００４４】
以下、本発明の好適な実施の形態を、図面を参照して詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されるように例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されず、他の形態で具体化することができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現される場合がある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００４５】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００４６】
以下、添付図面を参照して、本発明の構成及び作用効果について詳記する。
【００４７】
図１は、本発明の一実施形態による電子部品内蔵基板１００を概略的に示す断面図である。
【００４８】
図１を参照すると、本発明の一実施形態による電子部品内蔵基板１００は、電子部品１０、第１の配線層Ｌ１及び第２の配線層Ｌ２を備える。また、電子部品内蔵基板１００は、第１の絶縁層１２０、第１の接触パッドＣＰ１、第２の接触パッドＣＰ２、第１のソルダレジストＳＲ１、第１のソルダボールＳＢ１、第２のソルダボールＳＢ２及びチップ部品２０をさらに備える。
【００４９】
電子部品１０は、外部デバイスと電気的に接続されるように、第１の外部端子１１が一面に設けられる。第１の外部端子１１は少なくとも２個以上設けられる。また、第１の外部端子１１が設けられる面を除いたすべての面は、絶縁物質からなってもよい。
【００５０】
電子部品１０は、ＭＣＵ、ＡＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）など各種集積回路で構成される能動素子である。
第１の配線層Ｌ１は、電子部品１０を基準に第１の外部端子１１の各々から遠くなる方向に設けられ、第１の配線及び第１の絶縁部を有する。第１の配線層Ｌ１は、第１の外部端子１１を基板の内部、または外部の他のデバイスと電気的に接続される。
【００５１】
また、第２の配線層Ｌ２は、電子部品１０を基準に第１の配線層Ｌ１と反対方向に設けられ、第２の配線及び第２の絶縁部を有する。
【００５２】
詳しくは、図１に例示された第１の配線パターンＷＰ１、第２の絶縁層１３２、第２の配線パターンＷＰ２、第３の絶縁層１３３、第３の配線パターンＷＰ３及び第４の絶縁層１３４が、第１の配線層Ｌ１に相当する。
【００５３】
また、図１に例示された第４の配線パターンＷＰ４、第５の絶縁層１２５及び絶縁基板１１０が、第２の配線層Ｌ２に相当する。
【００５４】
電子部品１０の面のうち、第１の外部端子１１の各々が設けられる面の反対側の面には、接着部材１１１が設けられる。この接着部材１１１を介して、電子部品１０が絶縁基板１１０に固定される。一例として、接着部材１１１は、ＤＡＦまたはエポキシ（Ｅｐｏｘｙ）系列などのチップ接着剤で具現されてもよい。また、ＮＣＰ、ＡＣＦなども接着部材１１１を具現するのに活用されてもよい。
【００５５】
一方、同図のように、第１の配線層Ｌ１の配線密度は、第２の配線層Ｌ２の配線密度に比べて大きい。すなわち、第１の配線層Ｌ１は第１の外部端子１１の各々と接続されるビア及び配線パターンからなる第１の配線を含む。第２の配線層Ｌ２は、電子部品１０と電気的に直接接続される配線はないが、第１の配線層Ｌ１の配線密度は相対的に高くなければならず、第２の配線層Ｌ２の配線密度は相対的に低くなる。
【００５６】
前述のように、外部端子は、電子部品１０の一面に全て形成されるのが一般的である。そのため、外部端子のない電子部品の他面には、別途の配線を具備する必要がない。
【００５７】
それにもかかわらず、従来は、反り現象を防止するために電子部品１０を基準に、両方に設けられる各配線層が対称に形成されていたため、多くの問題が引き起こされた。
【００５８】
しかし、本発明の一実施形態による電子部品内蔵基板１００では、第１の外部端子１１と電気的に接続される、第１の配線を備える第１の配線層Ｌ１のみが配線密度が高く、その反対面である第２の配線層Ｌ２は、配線密度が低くなるようにした。
【００５９】
また、本発明の一実施形態による電子部品内蔵基板１００では、第１の配線層Ｌ１は、熱膨脹係数の低い物質で具現し、第２の配線層Ｌ２は、熱膨脹係数の高い物質で具現する。
【００６０】
これによって、熱膨脹係数の低い物質を用いて配線を形成できるので、高い配線密度で配線を形成する場合に有利で、配線の精密度及び配線形成工程の効率性を向上させることができる。
【００６１】
一方、高い密度の配線を一層で形成する場合、配線間の間隔があまり小さくなって信頼性が低下する恐れがある。そのため、必要な場合、ビルドアップ層を追加で設け、配線間隔を確保することによって信頼性を向上させることができる。
【００６２】
例えば、図１において、第２の絶縁層１３２及び第２の配線パターンＷＰ２だけが設けられる場合に比べ、ビルドアップ層として第３の絶縁層１３３、第３の配線パターンＷＰ３、第４の絶縁層１３４などをさらに具備することによって、第２の配線パターンＷＰ２及び第３の配線パターンＷＰ３などを具現するとき、配線配置の余裕空間をさらに確保できるので、工程効率や信頼性が向上する。
【００６３】
また、このように、第１の配線層Ｌ１を２層以上で形成する必要がある場合にも、第２の配線層Ｌ２は、複数のビルドアップ層を含む必要がないので、第５の絶縁層１２５及び絶縁基板１１０のみで第２の配線層Ｌ２を具現することができる。これによって、基板全体の厚さを減少させるのに有利なだけでなく、第２の配線層Ｌ２を複数の層で具現することによる材料や工程の無駄を低減することができる。
【００６４】
ただ、第１の配線層Ｌ１の層数と第２の配線層Ｌ２の層数とが異なる場合、反り現象が大きくなることがある。すなわち、製造工程において加えられる熱によって、第１の配線層Ｌ１の膨脹が大であり、第２の配線層Ｌ２の膨脹が小である場合、基板の中央部よりも周辺部が高くなる反り現象が発生することになる。
【００６５】
しかし、本発明の一実施形態による電子部品内蔵基板１００では、第１の配線層Ｌ１を成す物質よりも高い熱膨脹係数を有する物質によって、第２の配線層Ｌ２を具現するので、反り現象を効率的に減少させることができる。
【００６６】
第１の配線及び第２の配線には、電気的接続性を考慮して、伝導度の高い銅、銀などの金属が用いられるが、その熱膨脹係数の差は大きくない。よって、第１の配線層Ｌ１を成す第１の絶縁部、及び第２の配線層Ｌ２を成す第２の絶縁部の熱膨脹係数を調節することによって、第１の配線層Ｌ１、及び第２の配線層Ｌ２の熱膨脹係数を調節することが望ましい。
【００６７】
一方、本発明の一実施形態による電子部品内蔵基板１００は、第１の絶縁層１２０をさらに含む。
【００６８】
第１の絶縁層１２０には、電子部品１０が挿入されるキャビティ１２２が設けられる。第１の絶縁層１２０は剛性の高い材質からなるコア基板である。
【００６９】
第１の絶縁層１２０の一面には、第１の配線パターンＷＰ１が形成され、他面には、第２の配線パターンＷＰ２が形成される。また、第１の絶縁層１２０を貫いて、第１の配線パターンＷＰ１と第２の配線パターンＷＰ２とを電気的に接続するスルービアＶＴが設けられる。
【００７０】
このように、剛性の強い物質からなる第１の絶縁層１２０を設けることによって、電子部品内蔵基板１００の反り現象をより一層減少させることができる。
【００７１】
また、本発明の一実施形態による電子部品内蔵基板１００は、第１の接触パッドＣＰ１、第２の接触パッドＣＰ２、第１のソルダレジストＳＲ１、第１のソルダボールＳＢ１、第２のソルダボールＳＢ２及びチップ部品２０などをさらに含む。
【００７２】
図１に示すように、第１の接触パッドＣＰ１は、第４の絶縁層１３４上に形成され、ビアによって第３の配線パターンＷＰ３と電気的に接続される。
【００７３】
また、第１の接触パッドＣＰ１の外面には、第１のソルダボールＳＢ１が設けられ、電子部品内蔵基板１００が他の基板に実装されるか、他のデバイスと電気的に接続されるようにすることができる。
【００７４】
第１のソルダレジストＳＲ１は、第１の接触パッドＣＰ１の一部及び第４の絶縁層１３４を覆って、第１の接触パッドＣＰ１の一部を外部に露出させる。第１のソルダボールＳＢ１は、第１のソルダレジストＳＲ１によって露出された第１の接触パッドＣＰ１の外面に接触される。
【００７５】
また、図１に示すように、チップ部品２０は、第２のソルダボールＳＢ２によって第４の配線パターンＷＰ４と電気的に接続される。チップ部品２０は、各種受動素子または能動素子であってもよく、メモリーチップであってもよい。
【００７６】
これによって、電子部品内蔵基板１００に内蔵された電子部品１０と、電子部品内蔵基板１００の外部において、第２のソルダボールＳＢ２によって第４の配線パターンＷＰ４に接触するチップ部品２０との間の信号送信経路が最小化され、高速Ｉ／Ｏを具現することができる。
【００７７】
図２は、本発明の他の実施形態による電子部品内蔵基板２００を概略的に示す断面図である。
【００７８】
図２を参照して、本実施形態による電子部品内蔵基板２００は、接着部材１１１と絶縁基板１１０との間に第１の金属パターン１１２が設けられ、また絶縁基板１１０に第１の開口部Ｏ１が形成される点で、前述の実施形態と異なる。
【００７９】
第１の金属パターン１１２は、電子部品１０から発生する熱を外部へ放出する機能を有する。この点から、第１の金属パターン１１２は放熱パターンとしての働きを果たす。
【００８０】
第１の開口部Ｏ１は、第１の金属パターン１１２を絶縁基板１１０の外部に露出させる。これによって、第１の金属パターン１１２の放熱性能がより一層向上する。
【００８１】
図３は、本発明の他の実施形態による電子部品内蔵基板３００を概略的に示す断面図である。
【００８２】
図３を参照して、本実施形態による電子部品内蔵基板３００は、絶縁基板１１０上に設けられる第２の接触パッドＣＰ２を含む点で、図１に示した前述の実施形態と異なる。
【００８３】
第２の接触パッドＣＰ２は、第２のビアＶ２によって第４の配線パターンＷＰ４と電気的に接続される。また、第２の接触パッドＣＰ２は、チップ部品２０と絶縁基板１１０との間の領域にも形成されてもよい。
【００８４】
これによって、チップ部品２０に２個以上の外部端子が設けられる場合、チップ部品２０の外部端子が全て第２の接触パッドＣＰ２と電気的に接続される。こうして、いわゆるワイド入出力（Ｗｉｄｅ  Ｉ/Ｏ）構造を具現することができる。
【００８５】
第２の接触パッドＣＰ２の一部及び絶縁基板１１０を覆う第２のソルダレジストＳＲ２がさらに設けられ、第２の接触パッドＣＰ２の汚染や損傷を減少させることができる。
【００８６】
また、第２の接触パッドＣＰ２とチップ部品２０との間には、第２のソルダボールＳＢ２が設けられ、電気的接続を具現することもできる。
【００８７】
図４は、本発明の他の実施形態による電子部品内蔵基板４００を概略的に示す断面図である。
【００８８】
図４に示す実施形態による電子部品内蔵基板４００は、接着部材１１１と絶縁基板１１０との間に設けられる複数の第１の金属パターン１１２が、第３のビアＶ３を介して、絶縁基板１１０上に設けられた第２の接触パッドＣＰ２と接続される点で、前述の実施形態と異なる。
【００８９】
詳しくは、図２に示した前述の実施形態では、第１の金属パターン１１２は放熱機能だけを備えるが、本実施形態による第１の金属パターン１１２は、第２のソルダボールＳＢ２と第２の接触パッドＣＰ２、及び第３のビアＶ３を通じて、チップ部品２０の外部端子と電気的に接続される。
【００９０】
これによって、チップ部品２０に外部端子が多く具備され、第２の接触パッドＣＰ２のみでは配線接続を具現しにくい場合に、第１の金属パターン１１２を活用して配線を分散できるので、製造効率及び接続信頼性を向上させることができる。
【００９１】
図５は、本発明の他の実施形態による電子部品内蔵基板５００を概略的に示す断面図である。
【００９２】
図５を参照して、本実施形態による電子部品内蔵基板５００は、複数のチップ部品２１、２２が絶縁基板１１０外部に実装される点で、前述の実施形態と異なる。
【００９３】
チップ部品２１、２２は、メモリーチップ、能動素子、受動素子など多様な部品のうちから選択されてもよい。
【００９４】
また、チップ部品２１、２２のうちの少なくともいずれか一つは、電子部品１０の垂直上方に位置して、第２のソルダボールＳＢ２、第２の接触パッドＣＰ２などによって電気的に接続される。
【００９５】
図６は、本発明の他の実施形態による電子部品内蔵基板６００を、概略的に示す断面図である。
【００９６】
図６を参照すると、本実施形態による電子部品内蔵基板６００は、一面に第１の外部端子１１が設けられ、他面に第２の外部端子１２が設けられる電子部品１０’が内蔵される点で、前述の実施形態と異なる。
【００９７】
ただ、この場合、第２の外部端子１２は、第１の外部端子１１の数より少なく設けられ、第２の配線層Ｌ２の配線密度は、第１の配線層Ｌ１の配線密度より低くなる。
【００９８】
一方、本実施形態では、チップ部品２１、２２の外部端子が第２のソルダボールＳＢ２に接触し、第２のソルダボールＳＢ２が第２の接触パッドＣＰ２と接続される。この場合、第３のビアＶ３を介して、第２の接触パッドＣＰ２と第２の外部端子１２とが直接接続されることになる。
【００９９】
これによって、チップ部品２０と電子部品１０’との間の信号送信経路が格段に減少し、その結果、チップ部品２０と電子部品１０’との間のデータ送信速度を向上させることができる。例えば、チップ部品２０がメモリーチップで、電子部品１０’がＡＰの場合、ＡＰとメモリーチップとの間のデータ送信速度が向上し、ＡＰの機能がより一層充分に活用できるようになる。
【０１００】
図７は、本発明の他の実施形態による電子部品内蔵基板７００を概略的に示す断面図である。
【０１０１】
図７を参照すると、本実施形態による電子部品内蔵基板７００は、その一面に第１の外部端子１１が設けられ、他面に第２の外部端子１２が設けられている。第１の外部端子１１の少なくとも一部と、第２の外部端子１２の少なくとも一部とを接続するスルーシリコーンビア（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）が設けられた電子部品１０”が内蔵される点で、前述の実施形態と異なる。
【０１０２】
第２の接触パッドＣＰ２は、第２のビアＶ２を介して第４の配線パターンＷＰ４と電気的に接続される。また、第２の接触パッドＣＰ２は、チップ部品２０と絶縁基板１１０との間の領域にも形成されてもよい。
【０１０３】
また、第２の接触パッドＣＰ２と第２の外部端子１２とは、第３のビアＶ３を介して電気的に接続される。ここで、第３のビアＶ３は、絶縁基板１１０及び接着部材１１１を貫いて、通常的なレーザービア加工法によって設けられてもよい。
【０１０４】
これによって、チップ部品２０と電子部品１０”とが、第２のソルダボールＳＢ２、第２の接触パッドＣＰ２及び第３のビアＶ３を介して、非常に短い経路で直接接続され、その結果、チップ部品２０と電子部品１０”との間の信号送信速度をより一層向上させることができる。
【０１０５】
また、第２の接触パッドＣＰ２と第２の外部端子１２とが、第３のビアＶ３を介して直接接続されることによって、同じ導電材料、例えばＣｕ-Ｃｕ接続などによって、信号送信経路を具現することができる。そのため、インターコネクション（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）特性をより一層向上させることができる。
【０１０６】
一方、本実施形態による電子部品内蔵基板７００は、電子部品１０”と接着部材１１１とが接触するに当たって、複数の第２の外部端子１２が介設されるが、所定の流動性のある材質で接着部材１１１を具現する必要がある。一例として、エポキシ系列のチップ接着剤が、接着部材１１１を具現するのに活用されてもよい。
【０１０７】
図８は、本発明の他の実施形態による電子部品内蔵基板８００を概略的に示す断面図である。
【０１０８】
図８を参照して、本実施形態による電子部品内蔵基板８００は、一面に第１の外部端子１１が設けられ、他面に第２の外部端子１２が設けられる。また、第１の外部端子１１の少なくとも一部と、第２の外部端子１２の少なくとも一部とを接続するスルーシリコーンビアが設けられる電子部品１０”が内蔵される。接着部材１１１と絶縁基板１１０との間に設けられる複数の第１の金属パターン１１２’の各々が、第３のソルダボールＳＢ３を介して第２の外部端子１２と各々接続される点で、前述の実施形態と異なる。
【０１０９】
詳しくは、図５に示した前述の実施形態では、第１の金属パターン１１２が第２のソルダボールＳＢ２、第２の接触パッドＣＰ２及び第３のビアＶ３を介して、チップ部品２０の外部端子と電気的に接続することによって、第１の金属パターン１１２を活用して配線を分散させている。
【０１１０】
一方、本実施形態では、また、第１の金属パターン１１２’によって配線が分散されるだけでなく、チップ部品２０と電子部品１０”とが、第２のソルダボールＳＢ２、第２の接触パッドＣＰ２、第３のビアＶ３、第１の金属パターン１１２’、及び第３のソルダボールＳＢ３を経て、短経路で直接接続できるようになる。
【０１１１】
これによって、チップ部品２０と電子部品１０”との間の信号送信速度を著しく向上させることができる。
【０１１２】
また、本実施形態による電子部品内蔵基板８００は、第１の金属パターン１１２’がチップ部品２０と電子部品１０”との間の接続経路として活用されると共に、チップ部品２０の外部端子が多い場合にも、第１の金属パターン１１２’を活用して配線を分散させることができる長所を有する。
【０１１３】
ただ、本実施形態による電子部品内蔵基板８００は、第１の金属パターン１１２’と第２の外部端子１２とが、第３のソルダボールＳＢ３を介して接続されるので、図７に例示された実施形態に比べて、インターコネクション信頼性がやや低くなることがある。
【０１１４】
また、第１の金属パターン１１２’及び第２の外部端子１２が微細化されるほど、より小さなソルダボールを用いて半田付け工程を遂行しなければならないので、図７に例示された実施形態に比べて、接続不良が発生する恐れが僅かに増加することがある。
【０１１５】
一方、本実施形態による電子部品内蔵基板８００では、絶縁基板１１０の表面に第１の金属パターン１１２’が形成された状態で、接着部材１１１が第１の金属パターン１１２’を覆うようになり、これによって、接着部材１１１は絶縁性を確保すると共に、電子部品１０”を固定する機能を果たすようになる。
【０１１６】
したがって、本実施形態では、接着部材１１１を具現するための物質が所定の流動性を有する必要があり、一例として、エポキシ系列のチップ接着剤を、接着部材１１１を具現するのに活用することができる。
【０１１７】
図９は、本発明の一実施形態による電子部品内蔵基板の製造方法を説明するための工程断面図である。
【０１１８】
図９を参照して、第１の絶縁層１２０に第２の開口部Ｏ２を形成してスルービアＶＴを具現する。第１の絶縁層１２０の一面に第１の配線パターンＷＰ１、他面に第２の配線パターンＷＰ２をそれぞれ形成し、スルービアＶＴを介して接続可能なことが理解できる。
【０１１９】
また、第１の絶縁層１２０には、電子部品１０を収容するためのキャビティ１２２が形成される。
【０１２０】
第４の配線パターンＷＰ４を覆う第５の絶縁層１２５が形成された状態で、キャビティ１２２が形成されてもよい。こうして形成された第５の絶縁層１２５は、絶縁基板１１０と接触する。
【０１２１】
第１の絶縁層１２０は、剛性の高い材質からなるコア基板であってもよく、以下では第１の絶縁層１２０をコア基板と称することにする。
【０１２２】
また、コア基板は、絶縁材の表面に銅箔などの金属材１２１を設けたものとしてもよい。一実施形態として、銅箔積層板（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ：ＣＣＬ）をコア基板として活用してもよい。
【０１２３】
図１０ａ〜図１０ｉは各々、本発明の一実施形態による電子部品内蔵基板の製造方法を説明するための工程断面図である。
【０１２４】
まず、図１０ａに示すように、絶縁基板１１０に電子部品１０が配置される。
【０１２５】
電子部品１０は、一面に複数の第１の外部端子１１が設けられる。第１の外部端子１１が設けられる面と反対側の面が、絶縁基板１１０に向くように結合される。
【０１２６】
また、電子部品１０と絶縁基板１１０との間には、接着部材１１１がさらに設けられ、電子部品１０がより一層堅固に結合される。
【０１２７】
また、絶縁基板１１０の表面に第１の金属パターン１１２が形成されている状態で、接着部材１１１が第１の金属パターン１１２に接触するようにしてもよい。
【０１２８】
また、図１０ａ〜図１０ｆは各々、ディタッチコア（ＤＣ）を用いて、該ディタッチコアの両面で、電子部品内蔵基板１００の製造工程が対称的に行われることを例示している。
【０１２９】
ディタッチコアの両面で製造工程を行う場合、製造工程で発生される反り現象を減少させるに有利である。
【０１３０】
続いて、図１０ｂを参照して、キャビティ１２２に電子部品１０が挿入されるように、コア基板が絶縁基板１１０に結合される。
【０１３１】
続いて、図１０ｃを参照して、コア基板及び電子部品１０上に絶縁材料１３２’が提供される。この絶縁材料１３２’はコア基板、第１の配線パターンＷＰ１、電子部品１０及び第１の外部端子１１を覆う第２の絶縁層１３２を成すようになる。絶縁材料１３２’は、電子部品１０とキャビティ１２２との間の空間にも充填され、電子部品１０をより一層堅固に固定する機能を果たす。
【０１３２】
また、絶縁材料１３２’はプリプレグ（Ｐｒｅｐｒｅｇ：ＰＰＧ）であってもよく、その一面に金属材が設けられる。
【０１３３】
続いて、図１０ｄを参照して、第２の絶縁層１３２上に第２の配線パターンＷＰ２が形成される。第２の配線パターンＷＰ２が、第１の配線パターンＷＰ１及び第１の外部端子１１と電気的に接続されるように、第１のビアＶ１が設けられる。
【０１３４】
図１０ｅは、第３絶縁層１３３及び第３の配線パターンＷＰ３が形成された状態を示す工程断面図で、図１０ｆは、第４の絶縁層１３４が形成された状態を示す工程断面図である。
【０１３５】
図１０ｅ及び図１０ｆに示すように、第２の絶縁層１３２上に、少なくとも一つのビルドアップ層が形成されることが分かる。
【０１３６】
一方、第４の絶縁層１３４が形成された状態で、ディタッチコアを除去し、ディタッチコアの上部に位置した積層体と、ディタッチコアの下部に位置した積層体とを分離した後、個別的な工程が実施される。
【０１３７】
続いて、図１０ｇに示すように、ビルドアップ層の外面に接触パッドが形成される。すなわち、第４の絶縁層１３４の外面には、第１の接触パッドＣＰ１が形成され、第５の絶縁層１２５の外面には、第２の接触パッドＣＰ２が形成される。
【０１３８】
続いて、図１０ｈに示すように、第１の接触パッドＣＰ１の一部を露出させながら、第１の接触パッドＣＰ１及び第４の絶縁層１３４を覆う第１のソルダレジストＳＲ１が形成される。
【０１３９】
また、第２の接触パッドＣＰ２の一部を露出させながら、第２の接触パッドＣＰ２及び第５の絶縁層１２５を覆う第２のソルダレジストＳＲ２も形成される。
【０１４０】
続いて、図１０ｉに示すように、チップ部品２０がさらに設けられ、第２の接触パッドＣＰ２を通じて電気的に接続される。
【０１４１】
絶縁基板１１０は、第２の絶縁層１３２の熱膨脹係数より大きい材質で形成されることによって、電子部品１０の第１の外部端子１１と接続される配線は高い配線密度を有するようにすると共に、電子部品内蔵基板全体の反り現象が減少されるようにすることが望ましい。
【０１４２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１４３】
１００  電子部品内蔵基板
１０    電子部品
１１    第１の外部端子
１２    第２の外部端子
２０、２１、２２    チップ部品
１１０    絶縁基板
１１１    接着部材
１１２    第１の金属パターン
１２０    第１の絶縁層                   
１２２    キャビティ
１２５    第５の絶縁層                   
１３２    第２の絶縁層
１３３    第３の絶縁層                   
１３４    第４の絶縁層
ＷＰ１    第１の配線パターン
ＷＰ２    第２の配線パターン
ＷＰ３    第３の配線パターン
ＷＰ４    第４の配線パターン
ＣＰ１    第１の接触パッド
ＣＰ２    第２の接触パッド
ＳＲ１    第１のソルダレジスト
ＳＲ２    第２のソルダレジスト
ＳＢ１    第１のソルダボール
ＳＢ２    第２のソルダボール
ＳＢ３    第３のソルダボール
Ｏ１    第１の開口部
Ｏ２    第２の開口部
Ｌ１    第１の配線層
Ｌ２    第２の配線層
ＶＴ    スルービア
ＤＣ    ディタッチコア
ＴＳＶ    スルーシリコーンビア
【図１】
0006023107.tif 000002
【図２】
0006023107.tif 000003
【図３】
0006023107.tif 000004
【図４】
0006023107.tif 000005
【図５】
0006023107.tif 000006
【図６】
0006023107.tif 000007
【図７】
0006023107.tif 000008
【図８】
0006023107.tif 000009
【図９】
0006023107.tif 000010
【図１０ａ】
0006023107.tif 000011
【図１０ｂ】
0006023107.tif 000012
【図１０ｃ】
0006023107.tif 000013
【図１０ｄ】
0006023107.tif 000014
【図１０ｅ】
0006023107.tif 000015
【図１０ｆ】
0006023107.tif 000016
【図１０ｇ】
0006023107.tif 000017
【図１０ｈ】
0006023107.tif 000018
【図１０ｉ】
0006023107.tif 000019